Fitter report for FinalDesign
Wed May 31 13:42:55 2023
Quartus Prime Version 20.1.0 Build 711 06/05/2020 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. DLL Summary
 19. I/O Assignment Warnings
 20. PLL Usage Summary
 21. Fitter Resource Utilization by Entity
 22. Delay Chain Summary
 23. Pad To Core Delay Chain Fanout
 24. Control Signals
 25. Global & Other Fast Signals
 26. Non-Global High Fan-Out Signals
 27. Fitter RAM Summary
 28. Fitter DSP Block Usage Summary
 29. DSP Block Details
 30. Routing Usage Summary
 31. I/O Rules Summary
 32. I/O Rules Details
 33. I/O Rules Matrix
 34. Fitter Device Options
 35. Operating Settings and Conditions
 36. Estimated Delay Added for Hold Timing Summary
 37. Estimated Delay Added for Hold Timing Details
 38. Fitter Messages
 39. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------------+
; Fitter Summary                                                                    ;
+---------------------------------+-------------------------------------------------+
; Fitter Status                   ; Successful - Wed May 31 13:42:55 2023           ;
; Quartus Prime Version           ; 20.1.0 Build 711 06/05/2020 SJ Standard Edition ;
; Revision Name                   ; FinalDesign                                     ;
; Top-level Entity Name           ; FinalDesign                                     ;
; Family                          ; Cyclone V                                       ;
; Device                          ; 5CSEMA5F31C6                                    ;
; Timing Models                   ; Final                                           ;
; Logic utilization (in ALMs)     ; 4,583 / 32,070 ( 14 % )                         ;
; Total registers                 ; 8886                                            ;
; Total pins                      ; 73 / 457 ( 16 % )                               ;
; Total virtual pins              ; 0                                               ;
; Total block memory bits         ; 131,072 / 4,065,280 ( 3 % )                     ;
; Total RAM Blocks                ; 16 / 397 ( 4 % )                                ;
; Total DSP Blocks                ; 64 / 87 ( 74 % )                                ;
; Total HSSI RX PCSs              ; 0                                               ;
; Total HSSI PMA RX Deserializers ; 0                                               ;
; Total HSSI TX PCSs              ; 0                                               ;
; Total HSSI PMA TX Serializers   ; 0                                               ;
; Total PLLs                      ; 1 / 6 ( 17 % )                                  ;
; Total DLLs                      ; 1 / 4 ( 25 % )                                  ;
+---------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CSEMA5F31C6                          ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Router Timing Optimization Level                                   ; MAXIMUM                               ; Normal                                ;
; Placement Effort Multiplier                                        ; 4.0                                   ; 1.0                                   ;
; Device I/O Standard                                                ; 2.5 V                                 ;                                       ;
; Regenerate Full Fit Report During ECO Compiles                     ; On                                    ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; On                                    ; Off                                   ;
; Perform Register Retiming for Performance                          ; On                                    ; Off                                   ;
; Fitter Effort                                                      ; Standard Fit                          ; Auto Fit                              ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.31        ;
; Maximum used               ; 8           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   5.2%      ;
;     Processor 3            ;   4.8%      ;
;     Processor 4            ;   4.6%      ;
;     Processor 5            ;   4.2%      ;
;     Processor 6            ;   4.1%      ;
;     Processor 7            ;   4.1%      ;
;     Processor 8            ;   4.0%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+--------------------------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                                                                                    ; Action     ; Operation                                         ; Reason                     ; Node Port                ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                                                     ; Destination Port         ; Destination Port Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+--------------------------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------+-----------------------+
; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_fpga_interfaces:fpga_interfaces|h2f_rst_n[0]~CLKENA0                                                                                                                                                                                                                                                            ; Created    ; Placement                                         ; Fitter Periphery Placement ;                          ;                ;                                                                                                                                                                                                                                                                                                                                                                      ;                          ;                       ;
; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|~GND                                                                                                                                                                                                                                                  ; Deleted    ; Placement                                         ; Fitter Periphery Placement ;                          ;                ;                                                                                                                                                                                                                                                                                                                                                                      ;                          ;                       ;
; systemfinal:u0|systemfinal_System_PLL:system_pll|systemfinal_System_PLL_sys_pll:sys_pll|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0                                                                                                                                                                                                                                                  ; Created    ; Placement                                         ; Fitter Periphery Placement ;                          ;                ;                                                                                                                                                                                                                                                                                                                                                                      ;                          ;                       ;
; HPS_DDR3_DQS_N[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                             ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                             ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                                ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                             ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[1]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                                ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                             ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                                ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                             ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[3]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                                ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                             ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[4]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                                ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                             ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[5]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                                ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                             ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[6]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                                ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                             ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[7]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                                ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                             ; SERIESTERMINATIONCONTROL ;                       ;
; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|seriesterminationcontrol[0]                                                                                                                                                                   ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                             ; SERIESTERMINATIONCONTROL ;                       ;
; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|clock_gen[0].leveled_dqs_clocks[0]                                            ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                ; CLKOUT                   ;                       ;
; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|leveled_dqs_clocks[0]          ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                ; CLKOUT                   ;                       ;
; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[1].acv_ac_ldc|adc_clk_cps                    ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|adc_clk_cps ; CLKOUT                   ;                       ;
; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[1].acv_ac_ldc|leveled_dqs_clocks[0]          ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                ; CLKOUT                   ;                       ;
; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[2].acv_ac_ldc|adc_clk_cps                    ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|adc_clk_cps ; CLKOUT                   ;                       ;
; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[2].acv_ac_ldc|leveled_dqs_clocks[0]          ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                ; CLKOUT                   ;                       ;
; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[3].acv_ac_ldc|adc_clk_cps                    ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|adc_clk_cps ; CLKOUT                   ;                       ;
; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[3].acv_ac_ldc|leveled_dqs_clocks[0]          ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                ; CLKOUT                   ;                       ;
; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[4].acv_ac_ldc|adc_clk_cps                    ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|adc_clk_cps ; CLKOUT                   ;                       ;
; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[4].acv_ac_ldc|leveled_dqs_clocks[0]          ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                ; CLKOUT                   ;                       ;
; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[5].acv_ac_ldc|adc_clk_cps                    ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|adc_clk_cps ; CLKOUT                   ;                       ;
; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[5].acv_ac_ldc|leveled_dqs_clocks[0]          ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                ; CLKOUT                   ;                       ;
; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[6].acv_ac_ldc|adc_clk_cps                    ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|adc_clk_cps ; CLKOUT                   ;                       ;
; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[6].acv_ac_ldc|leveled_dqs_clocks[0]          ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                ; CLKOUT                   ;                       ;
; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[7].acv_ac_ldc|adc_clk_cps                    ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|adc_clk_cps ; CLKOUT                   ;                       ;
; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[7].acv_ac_ldc|leveled_dqs_clocks[0]          ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                ; CLKOUT                   ;                       ;
; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|leveled_dqs_clocks[0]          ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                ; CLKOUT                   ;                       ;
; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[9].acv_ac_ldc|adc_clk_cps                    ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|adc_clk_cps ; CLKOUT                   ;                       ;
; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[9].acv_ac_ldc|leveled_dqs_clocks[0]          ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                ; CLKOUT                   ;                       ;
; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[10].acv_ac_ldc|adc_clk_cps                   ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|adc_clk_cps ; CLKOUT                   ;                       ;
; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[10].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                ; CLKOUT                   ;                       ;
; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[11].acv_ac_ldc|adc_clk_cps                   ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|adc_clk_cps ; CLKOUT                   ;                       ;
; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[11].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                ; CLKOUT                   ;                       ;
; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[12].acv_ac_ldc|adc_clk_cps                   ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|adc_clk_cps ; CLKOUT                   ;                       ;
; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[12].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                ; CLKOUT                   ;                       ;
; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[13].acv_ac_ldc|adc_clk_cps                   ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|adc_clk_cps ; CLKOUT                   ;                       ;
; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[13].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                ; CLKOUT                   ;                       ;
; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[14].acv_ac_ldc|adc_clk_cps                   ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|adc_clk_cps ; CLKOUT                   ;                       ;
; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[14].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                ; CLKOUT                   ;                       ;
; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[15].acv_ac_ldc|adc_clk_cps                   ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|adc_clk_cps ; CLKOUT                   ;                       ;
; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[15].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                ; CLKOUT                   ;                       ;
; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[16].acv_ac_ldc|adc_clk_cps                   ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|adc_clk_cps ; CLKOUT                   ;                       ;
; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[16].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                ; CLKOUT                   ;                       ;
; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[17].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                ; CLKOUT                   ;                       ;
; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[18].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                ; CLKOUT                   ;                       ;
; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[19].acv_ac_ldc|adc_clk_cps                   ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|adc_clk_cps ; CLKOUT                   ;                       ;
; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[19].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                ; CLKOUT                   ;                       ;
; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[20].acv_ac_ldc|adc_clk_cps                   ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|adc_clk_cps ; CLKOUT                   ;                       ;
; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[20].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                ; CLKOUT                   ;                       ;
; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[21].acv_ac_ldc|adc_clk_cps                   ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|adc_clk_cps ; CLKOUT                   ;                       ;
; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[21].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                ; CLKOUT                   ;                       ;
; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|leveled_dqs_clocks[0] ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                ; CLKOUT                   ;                       ;
; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|leveled_hr_clocks[0]  ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_hr_clocks[0]                                                                                                 ; CLKOUT                   ;                       ;
; TPU8:tpu|SYSMAC:ColumnZero[0].mac|outBottom[1]                                                                                                                                                                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:ColumnZero[0].mac|outBottom[1]~DUPLICATE                                                                                                                                                                                                                                                                                                             ;                          ;                       ;
; TPU8:tpu|SYSMAC:ColumnZero[0].mac|outRight[0]                                                                                                                                                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:ColumnZero[0].mac|outRight[0]~DUPLICATE                                                                                                                                                                                                                                                                                                              ;                          ;                       ;
; TPU8:tpu|SYSMAC:ColumnZero[0].mac|outRight[4]                                                                                                                                                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:ColumnZero[0].mac|outRight[4]~DUPLICATE                                                                                                                                                                                                                                                                                                              ;                          ;                       ;
; TPU8:tpu|SYSMAC:ColumnZero[1].mac|outBottom[4]                                                                                                                                                                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:ColumnZero[1].mac|outBottom[4]~DUPLICATE                                                                                                                                                                                                                                                                                                             ;                          ;                       ;
; TPU8:tpu|SYSMAC:ColumnZero[1].mac|outRight[4]                                                                                                                                                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:ColumnZero[1].mac|outRight[4]~DUPLICATE                                                                                                                                                                                                                                                                                                              ;                          ;                       ;
; TPU8:tpu|SYSMAC:ColumnZero[2].mac|outBottom[7]                                                                                                                                                                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:ColumnZero[2].mac|outBottom[7]~DUPLICATE                                                                                                                                                                                                                                                                                                             ;                          ;                       ;
; TPU8:tpu|SYSMAC:ColumnZero[2].mac|outRight[3]                                                                                                                                                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:ColumnZero[2].mac|outRight[3]~DUPLICATE                                                                                                                                                                                                                                                                                                              ;                          ;                       ;
; TPU8:tpu|SYSMAC:ColumnZero[2].mac|outRight[6]                                                                                                                                                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:ColumnZero[2].mac|outRight[6]~DUPLICATE                                                                                                                                                                                                                                                                                                              ;                          ;                       ;
; TPU8:tpu|SYSMAC:ColumnZero[3].mac|outBottom[2]                                                                                                                                                                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:ColumnZero[3].mac|outBottom[2]~DUPLICATE                                                                                                                                                                                                                                                                                                             ;                          ;                       ;
; TPU8:tpu|SYSMAC:ColumnZero[3].mac|outBottom[4]                                                                                                                                                                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:ColumnZero[3].mac|outBottom[4]~DUPLICATE                                                                                                                                                                                                                                                                                                             ;                          ;                       ;
; TPU8:tpu|SYSMAC:ColumnZero[3].mac|outBottom[6]                                                                                                                                                                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:ColumnZero[3].mac|outBottom[6]~DUPLICATE                                                                                                                                                                                                                                                                                                             ;                          ;                       ;
; TPU8:tpu|SYSMAC:ColumnZero[3].mac|outRight[5]                                                                                                                                                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:ColumnZero[3].mac|outRight[5]~DUPLICATE                                                                                                                                                                                                                                                                                                              ;                          ;                       ;
; TPU8:tpu|SYSMAC:ColumnZero[4].mac|outRight[6]                                                                                                                                                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:ColumnZero[4].mac|outRight[6]~DUPLICATE                                                                                                                                                                                                                                                                                                              ;                          ;                       ;
; TPU8:tpu|SYSMAC:ColumnZero[5].mac|outRight[7]                                                                                                                                                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:ColumnZero[5].mac|outRight[7]~DUPLICATE                                                                                                                                                                                                                                                                                                              ;                          ;                       ;
; TPU8:tpu|SYSMAC:ColumnZero[6].mac|outRight[2]                                                                                                                                                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:ColumnZero[6].mac|outRight[2]~DUPLICATE                                                                                                                                                                                                                                                                                                              ;                          ;                       ;
; TPU8:tpu|SYSMAC:ColumnZero[6].mac|outRight[3]                                                                                                                                                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:ColumnZero[6].mac|outRight[3]~DUPLICATE                                                                                                                                                                                                                                                                                                              ;                          ;                       ;
; TPU8:tpu|SYSMAC:ColumnZero[6].mac|outRight[4]                                                                                                                                                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:ColumnZero[6].mac|outRight[4]~DUPLICATE                                                                                                                                                                                                                                                                                                              ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[0].mac|outBottom[4]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[0].mac|outBottom[4]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[0].mac|outRight[3]                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[0].mac|outRight[3]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[0].mac|outRight[6]                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[0].mac|outRight[6]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[1].mac|outBottom[1]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[1].mac|outBottom[1]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[1].mac|outBottom[4]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[1].mac|outBottom[4]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[1].mac|outRight[2]                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[1].mac|outRight[2]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[1].mac|outRight[4]                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[1].mac|outRight[4]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[1].mac|outRight[7]                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[1].mac|outRight[7]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[2].mac|outBottom[1]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[2].mac|outBottom[1]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[2].mac|outBottom[4]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[2].mac|outBottom[4]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[2].mac|outRight[0]                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[2].mac|outRight[0]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[2].mac|outRight[1]                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[2].mac|outRight[1]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[2].mac|outRight[2]                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[2].mac|outRight[2]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[2].mac|outRight[3]                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[2].mac|outRight[3]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[2].mac|outRight[4]                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[2].mac|outRight[4]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[2].mac|outRight[5]                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[2].mac|outRight[5]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[2].mac|outRight[7]                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[2].mac|outRight[7]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[3].mac|outBottom[0]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[3].mac|outBottom[0]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[3].mac|outBottom[4]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[3].mac|outBottom[4]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[4].mac|outBottom[0]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[4].mac|outBottom[0]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[4].mac|outBottom[1]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[4].mac|outBottom[1]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[4].mac|outBottom[3]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[4].mac|outBottom[3]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[4].mac|outBottom[4]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[4].mac|outBottom[4]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[4].mac|outBottom[5]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[4].mac|outBottom[5]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[4].mac|outBottom[7]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[4].mac|outBottom[7]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[4].mac|outRight[5]                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[4].mac|outRight[5]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[5].mac|outBottom[0]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[5].mac|outBottom[0]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[5].mac|outBottom[2]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[5].mac|outBottom[2]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[5].mac|outRight[3]                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[5].mac|outRight[3]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[6].mac|outRight[4]                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[6].mac|outRight[4]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[6].mac|outRight[7]                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[6].mac|outRight[7]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[1].RestofMacstwo[0].mac|outBottom[6]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[1].RestofMacstwo[0].mac|outBottom[6]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[1].RestofMacstwo[0].mac|outBottom[7]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[1].RestofMacstwo[0].mac|outBottom[7]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[1].RestofMacstwo[0].mac|outRight[3]                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[1].RestofMacstwo[0].mac|outRight[3]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[1].RestofMacstwo[0].mac|outRight[7]                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[1].RestofMacstwo[0].mac|outRight[7]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[1].RestofMacstwo[1].mac|outBottom[0]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[1].RestofMacstwo[1].mac|outBottom[0]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[1].RestofMacstwo[1].mac|outBottom[3]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[1].RestofMacstwo[1].mac|outBottom[3]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[1].RestofMacstwo[2].mac|outBottom[4]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[1].RestofMacstwo[2].mac|outBottom[4]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[1].RestofMacstwo[2].mac|outBottom[5]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[1].RestofMacstwo[2].mac|outBottom[5]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[1].RestofMacstwo[2].mac|outRight[4]                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[1].RestofMacstwo[2].mac|outRight[4]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[1].RestofMacstwo[2].mac|outRight[6]                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[1].RestofMacstwo[2].mac|outRight[6]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[1].RestofMacstwo[3].mac|outBottom[6]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[1].RestofMacstwo[3].mac|outBottom[6]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[1].RestofMacstwo[3].mac|outRight[4]                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[1].RestofMacstwo[3].mac|outRight[4]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[1].RestofMacstwo[3].mac|outRight[6]                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[1].RestofMacstwo[3].mac|outRight[6]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[1].RestofMacstwo[4].mac|outBottom[0]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[1].RestofMacstwo[4].mac|outBottom[0]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[1].RestofMacstwo[4].mac|outBottom[4]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[1].RestofMacstwo[4].mac|outBottom[4]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[1].RestofMacstwo[4].mac|outRight[1]                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[1].RestofMacstwo[4].mac|outRight[1]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[1].RestofMacstwo[4].mac|outRight[4]                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[1].RestofMacstwo[4].mac|outRight[4]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[1].RestofMacstwo[4].mac|outRight[7]                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[1].RestofMacstwo[4].mac|outRight[7]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[1].RestofMacstwo[5].mac|outBottom[2]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[1].RestofMacstwo[5].mac|outBottom[2]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[1].RestofMacstwo[5].mac|outRight[1]                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[1].RestofMacstwo[5].mac|outRight[1]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[1].RestofMacstwo[5].mac|outRight[2]                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[1].RestofMacstwo[5].mac|outRight[2]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[1].RestofMacstwo[5].mac|outRight[4]                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[1].RestofMacstwo[5].mac|outRight[4]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[1].RestofMacstwo[6].mac|outRight[0]                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[1].RestofMacstwo[6].mac|outRight[0]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[1].RestofMacstwo[6].mac|outRight[2]                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[1].RestofMacstwo[6].mac|outRight[2]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[1].RestofMacstwo[6].mac|outRight[3]                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[1].RestofMacstwo[6].mac|outRight[3]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[2].RestofMacstwo[0].mac|outBottom[4]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[2].RestofMacstwo[0].mac|outBottom[4]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[2].RestofMacstwo[0].mac|outBottom[5]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[2].RestofMacstwo[0].mac|outBottom[5]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[2].RestofMacstwo[0].mac|outRight[0]                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[2].RestofMacstwo[0].mac|outRight[0]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[2].RestofMacstwo[0].mac|outRight[6]                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[2].RestofMacstwo[0].mac|outRight[6]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[2].RestofMacstwo[1].mac|outBottom[1]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[2].RestofMacstwo[1].mac|outBottom[1]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[2].RestofMacstwo[1].mac|outBottom[5]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[2].RestofMacstwo[1].mac|outBottom[5]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[2].RestofMacstwo[1].mac|outRight[0]                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[2].RestofMacstwo[1].mac|outRight[0]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[2].RestofMacstwo[1].mac|outRight[3]                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[2].RestofMacstwo[1].mac|outRight[3]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[2].RestofMacstwo[2].mac|outBottom[2]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[2].RestofMacstwo[2].mac|outBottom[2]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[2].RestofMacstwo[2].mac|outBottom[3]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[2].RestofMacstwo[2].mac|outBottom[3]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[2].RestofMacstwo[2].mac|outBottom[4]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[2].RestofMacstwo[2].mac|outBottom[4]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[2].RestofMacstwo[3].mac|outBottom[0]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[2].RestofMacstwo[3].mac|outBottom[0]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[2].RestofMacstwo[3].mac|outBottom[1]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[2].RestofMacstwo[3].mac|outBottom[1]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[2].RestofMacstwo[3].mac|outBottom[2]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[2].RestofMacstwo[3].mac|outBottom[2]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[2].RestofMacstwo[3].mac|outBottom[5]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[2].RestofMacstwo[3].mac|outBottom[5]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[2].RestofMacstwo[3].mac|outRight[5]                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[2].RestofMacstwo[3].mac|outRight[5]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[2].RestofMacstwo[3].mac|outRight[7]                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[2].RestofMacstwo[3].mac|outRight[7]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[2].RestofMacstwo[4].mac|outBottom[1]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[2].RestofMacstwo[4].mac|outBottom[1]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[2].RestofMacstwo[4].mac|outBottom[3]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[2].RestofMacstwo[4].mac|outBottom[3]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[2].RestofMacstwo[4].mac|outRight[6]                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[2].RestofMacstwo[4].mac|outRight[6]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[2].RestofMacstwo[5].mac|outBottom[1]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[2].RestofMacstwo[5].mac|outBottom[1]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[2].RestofMacstwo[5].mac|outBottom[5]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[2].RestofMacstwo[5].mac|outBottom[5]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[2].RestofMacstwo[5].mac|outBottom[7]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[2].RestofMacstwo[5].mac|outBottom[7]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[3].RestofMacstwo[0].mac|outBottom[1]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[3].RestofMacstwo[0].mac|outBottom[1]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[3].RestofMacstwo[0].mac|outBottom[2]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[3].RestofMacstwo[0].mac|outBottom[2]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[3].RestofMacstwo[1].mac|outBottom[0]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[3].RestofMacstwo[1].mac|outBottom[0]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[3].RestofMacstwo[1].mac|outBottom[1]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[3].RestofMacstwo[1].mac|outBottom[1]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[3].RestofMacstwo[1].mac|outBottom[2]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[3].RestofMacstwo[1].mac|outBottom[2]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[3].RestofMacstwo[1].mac|outBottom[3]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[3].RestofMacstwo[1].mac|outBottom[3]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[3].RestofMacstwo[1].mac|outBottom[4]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[3].RestofMacstwo[1].mac|outBottom[4]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[3].RestofMacstwo[1].mac|outBottom[5]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[3].RestofMacstwo[1].mac|outBottom[5]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[3].RestofMacstwo[1].mac|outBottom[6]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[3].RestofMacstwo[1].mac|outBottom[6]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[3].RestofMacstwo[1].mac|outBottom[7]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[3].RestofMacstwo[1].mac|outBottom[7]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[3].RestofMacstwo[1].mac|outRight[3]                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[3].RestofMacstwo[1].mac|outRight[3]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[3].RestofMacstwo[2].mac|outBottom[0]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[3].RestofMacstwo[2].mac|outBottom[0]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[3].RestofMacstwo[2].mac|outBottom[3]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[3].RestofMacstwo[2].mac|outBottom[3]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[3].RestofMacstwo[3].mac|outRight[1]                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[3].RestofMacstwo[3].mac|outRight[1]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[3].RestofMacstwo[3].mac|outRight[2]                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[3].RestofMacstwo[3].mac|outRight[2]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[3].RestofMacstwo[4].mac|outBottom[0]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[3].RestofMacstwo[4].mac|outBottom[0]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[3].RestofMacstwo[4].mac|outBottom[5]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[3].RestofMacstwo[4].mac|outBottom[5]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[3].RestofMacstwo[4].mac|outRight[3]                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[3].RestofMacstwo[4].mac|outRight[3]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[3].RestofMacstwo[4].mac|outRight[4]                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[3].RestofMacstwo[4].mac|outRight[4]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[3].RestofMacstwo[5].mac|outBottom[1]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[3].RestofMacstwo[5].mac|outBottom[1]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[3].RestofMacstwo[5].mac|outBottom[5]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[3].RestofMacstwo[5].mac|outBottom[5]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[3].RestofMacstwo[5].mac|outBottom[7]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[3].RestofMacstwo[5].mac|outBottom[7]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[3].RestofMacstwo[5].mac|outRight[0]                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[3].RestofMacstwo[5].mac|outRight[0]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[3].RestofMacstwo[5].mac|outRight[4]                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[3].RestofMacstwo[5].mac|outRight[4]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[3].RestofMacstwo[5].mac|outRight[5]                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[3].RestofMacstwo[5].mac|outRight[5]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[3].RestofMacstwo[5].mac|outRight[6]                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[3].RestofMacstwo[5].mac|outRight[6]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[3].RestofMacstwo[5].mac|outRight[7]                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[3].RestofMacstwo[5].mac|outRight[7]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[0].mac|outBottom[5]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[0].mac|outBottom[5]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[0].mac|outRight[5]                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[0].mac|outRight[5]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[1].mac|outBottom[0]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[1].mac|outBottom[0]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[1].mac|outBottom[4]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[1].mac|outBottom[4]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[1].mac|outBottom[6]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[1].mac|outBottom[6]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[1].mac|outBottom[7]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[1].mac|outBottom[7]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[1].mac|outRight[4]                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[1].mac|outRight[4]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[2].mac|outBottom[0]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[2].mac|outBottom[0]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[2].mac|outBottom[1]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[2].mac|outBottom[1]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[2].mac|outBottom[2]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[2].mac|outBottom[2]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[2].mac|outBottom[3]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[2].mac|outBottom[3]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[2].mac|outBottom[4]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[2].mac|outBottom[4]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[2].mac|outBottom[7]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[2].mac|outBottom[7]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[2].mac|outRight[0]                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[2].mac|outRight[0]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[2].mac|outRight[4]                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[2].mac|outRight[4]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[2].mac|outRight[5]                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[2].mac|outRight[5]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[2].mac|outRight[7]                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[2].mac|outRight[7]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[3].mac|outBottom[0]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[3].mac|outBottom[0]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[3].mac|outBottom[1]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[3].mac|outBottom[1]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[3].mac|outBottom[3]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[3].mac|outBottom[3]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[3].mac|outBottom[6]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[3].mac|outBottom[6]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[3].mac|outRight[2]                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[3].mac|outRight[2]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[3].mac|outRight[6]                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[3].mac|outRight[6]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[4].mac|outBottom[1]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[4].mac|outBottom[1]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[4].mac|outBottom[2]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[4].mac|outBottom[2]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[4].mac|outRight[2]                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[4].mac|outRight[2]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[4].mac|outRight[3]                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[4].mac|outRight[3]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[4].mac|outRight[5]                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[4].mac|outRight[5]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[5].mac|outBottom[0]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[5].mac|outBottom[0]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[5].mac|outBottom[1]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[5].mac|outBottom[1]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[5].mac|outBottom[7]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[5].mac|outBottom[7]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[5].mac|outRight[1]                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[5].mac|outRight[1]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[6].mac|outRight[1]                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[6].mac|outRight[1]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[6].mac|outRight[4]                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[6].mac|outRight[4]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[6].mac|outRight[5]                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[6].mac|outRight[5]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[5].RestofMacstwo[0].mac|outBottom[6]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[5].RestofMacstwo[0].mac|outBottom[6]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[5].RestofMacstwo[0].mac|outRight[3]                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[5].RestofMacstwo[0].mac|outRight[3]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[5].RestofMacstwo[0].mac|outRight[4]                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[5].RestofMacstwo[0].mac|outRight[4]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[5].RestofMacstwo[0].mac|outRight[5]                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[5].RestofMacstwo[0].mac|outRight[5]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[5].RestofMacstwo[0].mac|outRight[7]                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[5].RestofMacstwo[0].mac|outRight[7]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[5].RestofMacstwo[1].mac|outBottom[0]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[5].RestofMacstwo[1].mac|outBottom[0]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[5].RestofMacstwo[1].mac|outBottom[3]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[5].RestofMacstwo[1].mac|outBottom[3]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[5].RestofMacstwo[1].mac|outBottom[4]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[5].RestofMacstwo[1].mac|outBottom[4]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[5].RestofMacstwo[1].mac|outBottom[5]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[5].RestofMacstwo[1].mac|outBottom[5]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[5].RestofMacstwo[1].mac|outBottom[6]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[5].RestofMacstwo[1].mac|outBottom[6]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[5].RestofMacstwo[1].mac|outBottom[7]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[5].RestofMacstwo[1].mac|outBottom[7]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[5].RestofMacstwo[1].mac|outRight[0]                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[5].RestofMacstwo[1].mac|outRight[0]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[5].RestofMacstwo[1].mac|outRight[2]                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[5].RestofMacstwo[1].mac|outRight[2]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[5].RestofMacstwo[2].mac|outBottom[0]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[5].RestofMacstwo[2].mac|outBottom[0]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[5].RestofMacstwo[2].mac|outBottom[7]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[5].RestofMacstwo[2].mac|outBottom[7]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[5].RestofMacstwo[2].mac|outRight[1]                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[5].RestofMacstwo[2].mac|outRight[1]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[5].RestofMacstwo[2].mac|outRight[2]                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[5].RestofMacstwo[2].mac|outRight[2]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[5].RestofMacstwo[2].mac|outRight[3]                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[5].RestofMacstwo[2].mac|outRight[3]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[5].RestofMacstwo[3].mac|outBottom[7]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[5].RestofMacstwo[3].mac|outBottom[7]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[5].RestofMacstwo[3].mac|outRight[1]                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[5].RestofMacstwo[3].mac|outRight[1]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[5].RestofMacstwo[3].mac|outRight[5]                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[5].RestofMacstwo[3].mac|outRight[5]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[5].RestofMacstwo[3].mac|outRight[7]                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[5].RestofMacstwo[3].mac|outRight[7]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[5].RestofMacstwo[4].mac|outBottom[3]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[5].RestofMacstwo[4].mac|outBottom[3]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[5].RestofMacstwo[4].mac|outBottom[7]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[5].RestofMacstwo[4].mac|outBottom[7]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[5].RestofMacstwo[4].mac|outRight[0]                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[5].RestofMacstwo[4].mac|outRight[0]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[5].RestofMacstwo[4].mac|outRight[6]                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[5].RestofMacstwo[4].mac|outRight[6]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[5].RestofMacstwo[5].mac|outRight[5]                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[5].RestofMacstwo[5].mac|outRight[5]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[5].RestofMacstwo[5].mac|outRight[6]                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[5].RestofMacstwo[5].mac|outRight[6]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[5].RestofMacstwo[6].mac|outRight[4]                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[5].RestofMacstwo[6].mac|outRight[4]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[6].RestofMacstwo[0].mac|outBottom[4]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[6].RestofMacstwo[0].mac|outBottom[4]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[6].RestofMacstwo[0].mac|outBottom[6]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[6].RestofMacstwo[0].mac|outBottom[6]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[6].RestofMacstwo[1].mac|outBottom[6]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[6].RestofMacstwo[1].mac|outBottom[6]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[6].RestofMacstwo[1].mac|outBottom[7]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[6].RestofMacstwo[1].mac|outBottom[7]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[6].RestofMacstwo[2].mac|outBottom[3]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[6].RestofMacstwo[2].mac|outBottom[3]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[6].RestofMacstwo[2].mac|outBottom[5]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[6].RestofMacstwo[2].mac|outBottom[5]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[6].RestofMacstwo[2].mac|outBottom[7]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[6].RestofMacstwo[2].mac|outBottom[7]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[6].RestofMacstwo[3].mac|outBottom[3]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[6].RestofMacstwo[3].mac|outBottom[3]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[6].RestofMacstwo[4].mac|outBottom[1]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[6].RestofMacstwo[4].mac|outBottom[1]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[6].RestofMacstwo[5].mac|outBottom[4]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[6].RestofMacstwo[5].mac|outBottom[4]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|SYSMAC:RestofMACsone[6].RestofMacstwo[5].mac|outBottom[5]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RestofMACsone[6].RestofMacstwo[5].mac|outBottom[5]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|SYSMAC:RowZero[0].mac|outBottom[0]                                                                                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RowZero[0].mac|outBottom[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                ;                          ;                       ;
; TPU8:tpu|SYSMAC:RowZero[0].mac|outBottom[2]                                                                                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RowZero[0].mac|outBottom[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                ;                          ;                       ;
; TPU8:tpu|SYSMAC:RowZero[0].mac|outBottom[6]                                                                                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RowZero[0].mac|outBottom[6]~DUPLICATE                                                                                                                                                                                                                                                                                                                ;                          ;                       ;
; TPU8:tpu|SYSMAC:RowZero[0].mac|outBottom[7]                                                                                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RowZero[0].mac|outBottom[7]~DUPLICATE                                                                                                                                                                                                                                                                                                                ;                          ;                       ;
; TPU8:tpu|SYSMAC:RowZero[1].mac|outBottom[6]                                                                                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RowZero[1].mac|outBottom[6]~DUPLICATE                                                                                                                                                                                                                                                                                                                ;                          ;                       ;
; TPU8:tpu|SYSMAC:RowZero[1].mac|outRight[0]                                                                                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RowZero[1].mac|outRight[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                 ;                          ;                       ;
; TPU8:tpu|SYSMAC:RowZero[2].mac|outBottom[4]                                                                                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RowZero[2].mac|outBottom[4]~DUPLICATE                                                                                                                                                                                                                                                                                                                ;                          ;                       ;
; TPU8:tpu|SYSMAC:RowZero[3].mac|outBottom[4]                                                                                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RowZero[3].mac|outBottom[4]~DUPLICATE                                                                                                                                                                                                                                                                                                                ;                          ;                       ;
; TPU8:tpu|SYSMAC:RowZero[3].mac|outBottom[5]                                                                                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RowZero[3].mac|outBottom[5]~DUPLICATE                                                                                                                                                                                                                                                                                                                ;                          ;                       ;
; TPU8:tpu|SYSMAC:RowZero[3].mac|outRight[3]                                                                                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RowZero[3].mac|outRight[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                 ;                          ;                       ;
; TPU8:tpu|SYSMAC:RowZero[3].mac|outRight[5]                                                                                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RowZero[3].mac|outRight[5]~DUPLICATE                                                                                                                                                                                                                                                                                                                 ;                          ;                       ;
; TPU8:tpu|SYSMAC:RowZero[4].mac|outBottom[5]                                                                                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RowZero[4].mac|outBottom[5]~DUPLICATE                                                                                                                                                                                                                                                                                                                ;                          ;                       ;
; TPU8:tpu|SYSMAC:RowZero[4].mac|outBottom[6]                                                                                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RowZero[4].mac|outBottom[6]~DUPLICATE                                                                                                                                                                                                                                                                                                                ;                          ;                       ;
; TPU8:tpu|SYSMAC:RowZero[4].mac|outRight[2]                                                                                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RowZero[4].mac|outRight[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                 ;                          ;                       ;
; TPU8:tpu|SYSMAC:RowZero[4].mac|outRight[7]                                                                                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RowZero[4].mac|outRight[7]~DUPLICATE                                                                                                                                                                                                                                                                                                                 ;                          ;                       ;
; TPU8:tpu|SYSMAC:RowZero[5].mac|outBottom[0]                                                                                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RowZero[5].mac|outBottom[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                ;                          ;                       ;
; TPU8:tpu|SYSMAC:RowZero[5].mac|outBottom[2]                                                                                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RowZero[5].mac|outBottom[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                ;                          ;                       ;
; TPU8:tpu|SYSMAC:RowZero[5].mac|outBottom[3]                                                                                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RowZero[5].mac|outBottom[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                ;                          ;                       ;
; TPU8:tpu|SYSMAC:RowZero[5].mac|outBottom[6]                                                                                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RowZero[5].mac|outBottom[6]~DUPLICATE                                                                                                                                                                                                                                                                                                                ;                          ;                       ;
; TPU8:tpu|SYSMAC:RowZero[5].mac|outRight[1]                                                                                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RowZero[5].mac|outRight[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                 ;                          ;                       ;
; TPU8:tpu|SYSMAC:RowZero[6].mac|outBottom[2]                                                                                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RowZero[6].mac|outBottom[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                ;                          ;                       ;
; TPU8:tpu|SYSMAC:RowZero[6].mac|outBottom[3]                                                                                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RowZero[6].mac|outBottom[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                ;                          ;                       ;
; TPU8:tpu|SYSMAC:RowZero[6].mac|outBottom[7]                                                                                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:RowZero[6].mac|outBottom[7]~DUPLICATE                                                                                                                                                                                                                                                                                                                ;                          ;                       ;
; TPU8:tpu|SYSMAC:mac|outBottom[1]                                                                                                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:mac|outBottom[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                           ;                          ;                       ;
; TPU8:tpu|SYSMAC:mac|outBottom[3]                                                                                                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:mac|outBottom[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                           ;                          ;                       ;
; TPU8:tpu|SYSMAC:mac|outRight[1]                                                                                                                                                                                                                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|SYSMAC:mac|outRight[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                            ;                          ;                       ;
; TPU8:tpu|inA1[0]                                                                                                                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|inA1[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                                           ;                          ;                       ;
; TPU8:tpu|inA1[2]                                                                                                                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|inA1[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                                           ;                          ;                       ;
; TPU8:tpu|inA1[4]                                                                                                                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|inA1[4]~DUPLICATE                                                                                                                                                                                                                                                                                                                                           ;                          ;                       ;
; TPU8:tpu|inA2[0][0]                                                                                                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|inA2[0][0]~DUPLICATE                                                                                                                                                                                                                                                                                                                                        ;                          ;                       ;
; TPU8:tpu|inA2[0][1]                                                                                                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|inA2[0][1]~DUPLICATE                                                                                                                                                                                                                                                                                                                                        ;                          ;                       ;
; TPU8:tpu|inA2[0][2]                                                                                                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|inA2[0][2]~DUPLICATE                                                                                                                                                                                                                                                                                                                                        ;                          ;                       ;
; TPU8:tpu|inA2[0][3]                                                                                                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|inA2[0][3]~DUPLICATE                                                                                                                                                                                                                                                                                                                                        ;                          ;                       ;
; TPU8:tpu|inA2[0][4]                                                                                                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|inA2[0][4]~DUPLICATE                                                                                                                                                                                                                                                                                                                                        ;                          ;                       ;
; TPU8:tpu|inA2[0][5]                                                                                                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|inA2[0][5]~DUPLICATE                                                                                                                                                                                                                                                                                                                                        ;                          ;                       ;
; TPU8:tpu|inA2[0][6]                                                                                                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|inA2[0][6]~DUPLICATE                                                                                                                                                                                                                                                                                                                                        ;                          ;                       ;
; TPU8:tpu|inA3[0][1]                                                                                                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|inA3[0][1]~DUPLICATE                                                                                                                                                                                                                                                                                                                                        ;                          ;                       ;
; TPU8:tpu|inA3[0][3]                                                                                                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|inA3[0][3]~DUPLICATE                                                                                                                                                                                                                                                                                                                                        ;                          ;                       ;
; TPU8:tpu|inA3[0][4]                                                                                                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|inA3[0][4]~DUPLICATE                                                                                                                                                                                                                                                                                                                                        ;                          ;                       ;
; TPU8:tpu|inA3[0][5]                                                                                                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|inA3[0][5]~DUPLICATE                                                                                                                                                                                                                                                                                                                                        ;                          ;                       ;
; TPU8:tpu|inA3[1][3]                                                                                                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|inA3[1][3]~DUPLICATE                                                                                                                                                                                                                                                                                                                                        ;                          ;                       ;
; TPU8:tpu|inA3[2][2]                                                                                                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|inA3[2][2]~DUPLICATE                                                                                                                                                                                                                                                                                                                                        ;                          ;                       ;
; TPU8:tpu|inA4[0][0]                                                                                                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|inA4[0][0]~DUPLICATE                                                                                                                                                                                                                                                                                                                                        ;                          ;                       ;
; TPU8:tpu|inA4[0][5]                                                                                                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|inA4[0][5]~DUPLICATE                                                                                                                                                                                                                                                                                                                                        ;                          ;                       ;
; TPU8:tpu|inA4[1][3]                                                                                                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|inA4[1][3]~DUPLICATE                                                                                                                                                                                                                                                                                                                                        ;                          ;                       ;
; TPU8:tpu|inA4[2][3]                                                                                                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|inA4[2][3]~DUPLICATE                                                                                                                                                                                                                                                                                                                                        ;                          ;                       ;
; TPU8:tpu|inA4[2][7]                                                                                                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|inA4[2][7]~DUPLICATE                                                                                                                                                                                                                                                                                                                                        ;                          ;                       ;
; TPU8:tpu|inA5[0][2]                                                                                                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|inA5[0][2]~DUPLICATE                                                                                                                                                                                                                                                                                                                                        ;                          ;                       ;
; TPU8:tpu|inA5[0][5]                                                                                                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|inA5[0][5]~DUPLICATE                                                                                                                                                                                                                                                                                                                                        ;                          ;                       ;
; TPU8:tpu|inA5[3][1]                                                                                                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|inA5[3][1]~DUPLICATE                                                                                                                                                                                                                                                                                                                                        ;                          ;                       ;
; TPU8:tpu|inA6[5][4]                                                                                                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|inA6[5][4]~DUPLICATE                                                                                                                                                                                                                                                                                                                                        ;                          ;                       ;
; TPU8:tpu|inA6[5][6]                                                                                                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|inA6[5][6]~DUPLICATE                                                                                                                                                                                                                                                                                                                                        ;                          ;                       ;
; TPU8:tpu|inA7[0][2]                                                                                                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|inA7[0][2]~DUPLICATE                                                                                                                                                                                                                                                                                                                                        ;                          ;                       ;
; TPU8:tpu|inA7[0][3]                                                                                                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|inA7[0][3]~DUPLICATE                                                                                                                                                                                                                                                                                                                                        ;                          ;                       ;
; TPU8:tpu|inA7[2][5]                                                                                                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|inA7[2][5]~DUPLICATE                                                                                                                                                                                                                                                                                                                                        ;                          ;                       ;
; TPU8:tpu|inA7[5][5]                                                                                                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|inA7[5][5]~DUPLICATE                                                                                                                                                                                                                                                                                                                                        ;                          ;                       ;
; TPU8:tpu|inA7[6][1]                                                                                                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|inA7[6][1]~DUPLICATE                                                                                                                                                                                                                                                                                                                                        ;                          ;                       ;
; TPU8:tpu|inA7[6][2]                                                                                                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|inA7[6][2]~DUPLICATE                                                                                                                                                                                                                                                                                                                                        ;                          ;                       ;
; TPU8:tpu|inA[0][7]                                                                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|inA[0][7]~DUPLICATE                                                                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|inA[1][2]                                                                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|inA[1][2]~DUPLICATE                                                                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|inA[1][3]                                                                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|inA[1][3]~DUPLICATE                                                                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|inA[1][4]                                                                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|inA[1][4]~DUPLICATE                                                                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|inA[2][0]                                                                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|inA[2][0]~DUPLICATE                                                                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|inA[2][1]                                                                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|inA[2][1]~DUPLICATE                                                                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|inA[2][2]                                                                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|inA[2][2]~DUPLICATE                                                                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|inA[2][3]                                                                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|inA[2][3]~DUPLICATE                                                                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|inA[3][7]                                                                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|inA[3][7]~DUPLICATE                                                                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|inA[4][5]                                                                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|inA[4][5]~DUPLICATE                                                                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|inA[5][7]                                                                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|inA[5][7]~DUPLICATE                                                                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|inB1[1]                                                                                                                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|inB1[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                                           ;                          ;                       ;
; TPU8:tpu|inB1[2]                                                                                                                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|inB1[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                                           ;                          ;                       ;
; TPU8:tpu|inB1[3]                                                                                                                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|inB1[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                                           ;                          ;                       ;
; TPU8:tpu|inB1[5]                                                                                                                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|inB1[5]~DUPLICATE                                                                                                                                                                                                                                                                                                                                           ;                          ;                       ;
; TPU8:tpu|inB1[6]                                                                                                                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|inB1[6]~DUPLICATE                                                                                                                                                                                                                                                                                                                                           ;                          ;                       ;
; TPU8:tpu|inB1[7]                                                                                                                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|inB1[7]~DUPLICATE                                                                                                                                                                                                                                                                                                                                           ;                          ;                       ;
; TPU8:tpu|inB2[0][1]                                                                                                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|inB2[0][1]~DUPLICATE                                                                                                                                                                                                                                                                                                                                        ;                          ;                       ;
; TPU8:tpu|inB2[0][4]                                                                                                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|inB2[0][4]~DUPLICATE                                                                                                                                                                                                                                                                                                                                        ;                          ;                       ;
; TPU8:tpu|inB2[0][5]                                                                                                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|inB2[0][5]~DUPLICATE                                                                                                                                                                                                                                                                                                                                        ;                          ;                       ;
; TPU8:tpu|inB2[1][6]                                                                                                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|inB2[1][6]~DUPLICATE                                                                                                                                                                                                                                                                                                                                        ;                          ;                       ;
; TPU8:tpu|inB2[1][7]                                                                                                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|inB2[1][7]~DUPLICATE                                                                                                                                                                                                                                                                                                                                        ;                          ;                       ;
; TPU8:tpu|inB3[0][4]                                                                                                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|inB3[0][4]~DUPLICATE                                                                                                                                                                                                                                                                                                                                        ;                          ;                       ;
; TPU8:tpu|inB3[1][0]                                                                                                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|inB3[1][0]~DUPLICATE                                                                                                                                                                                                                                                                                                                                        ;                          ;                       ;
; TPU8:tpu|inB3[1][2]                                                                                                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|inB3[1][2]~DUPLICATE                                                                                                                                                                                                                                                                                                                                        ;                          ;                       ;
; TPU8:tpu|inB3[1][5]                                                                                                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|inB3[1][5]~DUPLICATE                                                                                                                                                                                                                                                                                                                                        ;                          ;                       ;
; TPU8:tpu|inB3[1][6]                                                                                                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|inB3[1][6]~DUPLICATE                                                                                                                                                                                                                                                                                                                                        ;                          ;                       ;
; TPU8:tpu|inB4[0][3]                                                                                                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|inB4[0][3]~DUPLICATE                                                                                                                                                                                                                                                                                                                                        ;                          ;                       ;
; TPU8:tpu|inB4[1][5]                                                                                                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|inB4[1][5]~DUPLICATE                                                                                                                                                                                                                                                                                                                                        ;                          ;                       ;
; TPU8:tpu|inB4[1][7]                                                                                                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|inB4[1][7]~DUPLICATE                                                                                                                                                                                                                                                                                                                                        ;                          ;                       ;
; TPU8:tpu|inB5[0][0]                                                                                                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|inB5[0][0]~DUPLICATE                                                                                                                                                                                                                                                                                                                                        ;                          ;                       ;
; TPU8:tpu|inB5[0][1]                                                                                                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|inB5[0][1]~DUPLICATE                                                                                                                                                                                                                                                                                                                                        ;                          ;                       ;
; TPU8:tpu|inB5[0][3]                                                                                                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|inB5[0][3]~DUPLICATE                                                                                                                                                                                                                                                                                                                                        ;                          ;                       ;
; TPU8:tpu|inB5[2][2]                                                                                                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|inB5[2][2]~DUPLICATE                                                                                                                                                                                                                                                                                                                                        ;                          ;                       ;
; TPU8:tpu|inB5[2][3]                                                                                                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|inB5[2][3]~DUPLICATE                                                                                                                                                                                                                                                                                                                                        ;                          ;                       ;
; TPU8:tpu|inB5[3][7]                                                                                                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|inB5[3][7]~DUPLICATE                                                                                                                                                                                                                                                                                                                                        ;                          ;                       ;
; TPU8:tpu|inB5[4][6]                                                                                                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|inB5[4][6]~DUPLICATE                                                                                                                                                                                                                                                                                                                                        ;                          ;                       ;
; TPU8:tpu|inB6[1][7]                                                                                                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|inB6[1][7]~DUPLICATE                                                                                                                                                                                                                                                                                                                                        ;                          ;                       ;
; TPU8:tpu|inB6[2][1]                                                                                                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|inB6[2][1]~DUPLICATE                                                                                                                                                                                                                                                                                                                                        ;                          ;                       ;
; TPU8:tpu|inB6[3][2]                                                                                                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|inB6[3][2]~DUPLICATE                                                                                                                                                                                                                                                                                                                                        ;                          ;                       ;
; TPU8:tpu|inB7[0][0]                                                                                                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|inB7[0][0]~DUPLICATE                                                                                                                                                                                                                                                                                                                                        ;                          ;                       ;
; TPU8:tpu|inB7[1][1]                                                                                                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|inB7[1][1]~DUPLICATE                                                                                                                                                                                                                                                                                                                                        ;                          ;                       ;
; TPU8:tpu|inB7[2][1]                                                                                                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|inB7[2][1]~DUPLICATE                                                                                                                                                                                                                                                                                                                                        ;                          ;                       ;
; TPU8:tpu|inB7[4][1]                                                                                                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|inB7[4][1]~DUPLICATE                                                                                                                                                                                                                                                                                                                                        ;                          ;                       ;
; TPU8:tpu|inB7[5][1]                                                                                                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|inB7[5][1]~DUPLICATE                                                                                                                                                                                                                                                                                                                                        ;                          ;                       ;
; TPU8:tpu|inB7[6][3]                                                                                                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|inB7[6][3]~DUPLICATE                                                                                                                                                                                                                                                                                                                                        ;                          ;                       ;
; TPU8:tpu|inB[0][2]                                                                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|inB[0][2]~DUPLICATE                                                                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|inB[1][0]                                                                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|inB[1][0]~DUPLICATE                                                                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|inB[3][0]                                                                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|inB[3][0]~DUPLICATE                                                                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|inB[3][5]                                                                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|inB[3][5]~DUPLICATE                                                                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|inB[4][2]                                                                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|inB[4][2]~DUPLICATE                                                                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|inB[4][3]                                                                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|inB[4][3]~DUPLICATE                                                                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|inB[4][7]                                                                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|inB[4][7]~DUPLICATE                                                                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|inB[5][7]                                                                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|inB[5][7]~DUPLICATE                                                                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|inB[6][0]                                                                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|inB[6][0]~DUPLICATE                                                                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|inB[6][1]                                                                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|inB[6][1]~DUPLICATE                                                                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|inB[6][2]                                                                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|inB[6][2]~DUPLICATE                                                                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|inB[6][7]                                                                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|inB[6][7]~DUPLICATE                                                                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|inB[7][1]                                                                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|inB[7][1]~DUPLICATE                                                                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|inB[7][4]                                                                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|inB[7][4]~DUPLICATE                                                                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|inB[7][6]                                                                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|inB[7][6]~DUPLICATE                                                                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; TPU8:tpu|internal_timer[1]                                                                                                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|internal_timer[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                                 ;                          ;                       ;
; TPU8:tpu|internal_timer[2]                                                                                                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|internal_timer[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                                 ;                          ;                       ;
; TPU8:tpu|internal_timer[3]                                                                                                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|internal_timer[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                                 ;                          ;                       ;
; TPU8:tpu|internal_timer[4]                                                                                                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|internal_timer[4]~DUPLICATE                                                                                                                                                                                                                                                                                                                                 ;                          ;                       ;
; TPU8:tpu|internal_timer[7]                                                                                                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|internal_timer[7]~DUPLICATE                                                                                                                                                                                                                                                                                                                                 ;                          ;                       ;
; TPU8:tpu|internal_timer[8]                                                                                                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|internal_timer[8]~DUPLICATE                                                                                                                                                                                                                                                                                                                                 ;                          ;                       ;
; TPU8:tpu|internal_timer[9]                                                                                                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|internal_timer[9]~DUPLICATE                                                                                                                                                                                                                                                                                                                                 ;                          ;                       ;
; TPU8:tpu|internal_timer[11]                                                                                                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|internal_timer[11]~DUPLICATE                                                                                                                                                                                                                                                                                                                                ;                          ;                       ;
; TPU8:tpu|internal_timer[12]                                                                                                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|internal_timer[12]~DUPLICATE                                                                                                                                                                                                                                                                                                                                ;                          ;                       ;
; TPU8:tpu|internal_timer[13]                                                                                                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|internal_timer[13]~DUPLICATE                                                                                                                                                                                                                                                                                                                                ;                          ;                       ;
; TPU8:tpu|internal_timer[16]                                                                                                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; TPU8:tpu|internal_timer[16]~DUPLICATE                                                                                                                                                                                                                                                                                                                                ;                          ;                       ;
; completed[8]                                                                                                                                                                                                                                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; completed[8]~DUPLICATE                                                                                                                                                                                                                                                                                                                                               ;                          ;                       ;
; completed[9]                                                                                                                                                                                                                                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; completed[9]~DUPLICATE                                                                                                                                                                                                                                                                                                                                               ;                          ;                       ;
; completed[12]                                                                                                                                                                                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; completed[12]~DUPLICATE                                                                                                                                                                                                                                                                                                                                              ;                          ;                       ;
; completed[14]                                                                                                                                                                                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; completed[14]~DUPLICATE                                                                                                                                                                                                                                                                                                                                              ;                          ;                       ;
; completed[15]                                                                                                                                                                                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; completed[15]~DUPLICATE                                                                                                                                                                                                                                                                                                                                              ;                          ;                       ;
; inputA[2]                                                                                                                                                                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; inputA[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                  ;                          ;                       ;
; inputA[3]                                                                                                                                                                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; inputA[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                  ;                          ;                       ;
; inputA[4]                                                                                                                                                                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; inputA[4]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                  ;                          ;                       ;
; inputA[24]                                                                                                                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; inputA[24]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                 ;                          ;                       ;
; inputA[48]                                                                                                                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; inputA[48]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                 ;                          ;                       ;
; inputB[1]                                                                                                                                                                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; inputB[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                  ;                          ;                       ;
; inputB[3]                                                                                                                                                                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; inputB[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                  ;                          ;                       ;
; inputB[14]                                                                                                                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; inputB[14]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                 ;                          ;                       ;
; inputB[26]                                                                                                                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; inputB[26]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                 ;                          ;                       ;
; inputB[35]                                                                                                                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; inputB[35]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                 ;                          ;                       ;
; largematrix_count[3]                                                                                                                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; largematrix_count[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                                       ;                          ;                       ;
; next_state.001001                                                                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; next_state.001001~DUPLICATE                                                                                                                                                                                                                                                                                                                                          ;                          ;                       ;
; sram_address[5]                                                                                                                                                                                                                                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; sram_address[5]~DUPLICATE                                                                                                                                                                                                                                                                                                                                            ;                          ;                       ;
; sram_address[9]                                                                                                                                                                                                                                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; sram_address[9]~DUPLICATE                                                                                                                                                                                                                                                                                                                                            ;                          ;                       ;
; state.000111                                                                                                                                                                                                                                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; state.000111~DUPLICATE                                                                                                                                                                                                                                                                                                                                               ;                          ;                       ;
; state.001010                                                                                                                                                                                                                                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; state.001010~DUPLICATE                                                                                                                                                                                                                                                                                                                                               ;                          ;                       ;
; state.001100                                                                                                                                                                                                                                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; state.001100~DUPLICATE                                                                                                                                                                                                                                                                                                                                               ;                          ;                       ;
; systemfinal:u0|systemfinal_control_to_FPGA:control_to_fpga|data_out[1]                                                                                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; systemfinal:u0|systemfinal_control_to_FPGA:control_to_fpga|data_out[1]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; systemfinal:u0|systemfinal_control_to_FPGA:control_to_fpga|data_out[5]                                                                                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; systemfinal:u0|systemfinal_control_to_FPGA:control_to_fpga|data_out[5]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; systemfinal:u0|systemfinal_control_to_FPGA:control_to_fpga|data_out[30]                                                                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; systemfinal:u0|systemfinal_control_to_FPGA:control_to_fpga|data_out[30]~DUPLICATE                                                                                                                                                                                                                                                                                    ;                          ;                       ;
; systemfinal:u0|systemfinal_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onship_sram_s2_agent_rdata_fifo|mem[0][11]                                                                                                                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; systemfinal:u0|systemfinal_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onship_sram_s2_agent_rdata_fifo|mem[0][11]~DUPLICATE                                                                                                                                                                                                                            ;                          ;                       ;
; systemfinal:u0|systemfinal_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onship_sram_s2_agent_rdata_fifo|mem[0][26]                                                                                                                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; systemfinal:u0|systemfinal_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onship_sram_s2_agent_rdata_fifo|mem[0][26]~DUPLICATE                                                                                                                                                                                                                            ;                          ;                       ;
; systemfinal:u0|systemfinal_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onship_sram_s2_agent_rdata_fifo|mem_used[0]                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; systemfinal:u0|systemfinal_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onship_sram_s2_agent_rdata_fifo|mem_used[0]~DUPLICATE                                                                                                                                                                                                                           ;                          ;                       ;
; systemfinal:u0|systemfinal_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onship_sram_s2_agent_rsp_fifo|mem[0][38]                                                                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; systemfinal:u0|systemfinal_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onship_sram_s2_agent_rsp_fifo|mem[0][38]~DUPLICATE                                                                                                                                                                                                                              ;                          ;                       ;
; systemfinal:u0|systemfinal_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onship_sram_s2_agent_rsp_fifo|mem[0][84]                                                                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; systemfinal:u0|systemfinal_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onship_sram_s2_agent_rsp_fifo|mem[0][84]~DUPLICATE                                                                                                                                                                                                                              ;                          ;                       ;
; systemfinal:u0|systemfinal_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onship_sram_s2_agent_rsp_fifo|mem[0][90]                                                                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; systemfinal:u0|systemfinal_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onship_sram_s2_agent_rsp_fifo|mem[0][90]~DUPLICATE                                                                                                                                                                                                                              ;                          ;                       ;
; systemfinal:u0|systemfinal_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onship_sram_s2_agent_rsp_fifo|mem[0][91]                                                                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; systemfinal:u0|systemfinal_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onship_sram_s2_agent_rsp_fifo|mem[0][91]~DUPLICATE                                                                                                                                                                                                                              ;                          ;                       ;
; systemfinal:u0|systemfinal_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onship_sram_s2_agent_rsp_fifo|mem[0][122]                                                                                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; systemfinal:u0|systemfinal_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onship_sram_s2_agent_rsp_fifo|mem[0][122]~DUPLICATE                                                                                                                                                                                                                             ;                          ;                       ;
; systemfinal:u0|systemfinal_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onship_sram_s2_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; systemfinal:u0|systemfinal_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onship_sram_s2_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                                             ;                          ;                       ;
; systemfinal:u0|systemfinal_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:arm_a9_hps_h2f_axi_master_agent|altera_merlin_address_alignment:align_address_to_size|address_burst[0]                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; systemfinal:u0|systemfinal_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:arm_a9_hps_h2f_axi_master_agent|altera_merlin_address_alignment:align_address_to_size|address_burst[0]~DUPLICATE                                                                                                                                                          ;                          ;                       ;
; systemfinal:u0|systemfinal_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:arm_a9_hps_h2f_axi_master_agent|altera_merlin_address_alignment:align_address_to_size|address_burst[3]                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; systemfinal:u0|systemfinal_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:arm_a9_hps_h2f_axi_master_agent|altera_merlin_address_alignment:align_address_to_size|address_burst[3]~DUPLICATE                                                                                                                                                          ;                          ;                       ;
; systemfinal:u0|systemfinal_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:arm_a9_hps_h2f_axi_master_agent|altera_merlin_address_alignment:align_address_to_size|address_burst[4]                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; systemfinal:u0|systemfinal_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:arm_a9_hps_h2f_axi_master_agent|altera_merlin_address_alignment:align_address_to_size|address_burst[4]~DUPLICATE                                                                                                                                                          ;                          ;                       ;
; systemfinal:u0|systemfinal_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:arm_a9_hps_h2f_axi_master_agent|altera_merlin_address_alignment:align_address_to_size|address_burst[5]                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; systemfinal:u0|systemfinal_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:arm_a9_hps_h2f_axi_master_agent|altera_merlin_address_alignment:align_address_to_size|address_burst[5]~DUPLICATE                                                                                                                                                          ;                          ;                       ;
; systemfinal:u0|systemfinal_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:arm_a9_hps_h2f_axi_master_agent|altera_merlin_address_alignment:align_address_to_size|address_burst[10]                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; systemfinal:u0|systemfinal_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:arm_a9_hps_h2f_axi_master_agent|altera_merlin_address_alignment:align_address_to_size|address_burst[10]~DUPLICATE                                                                                                                                                         ;                          ;                       ;
; systemfinal:u0|systemfinal_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:arm_a9_hps_h2f_axi_master_agent|altera_merlin_address_alignment:align_address_to_size|address_burst[13]                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; systemfinal:u0|systemfinal_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:arm_a9_hps_h2f_axi_master_agent|altera_merlin_address_alignment:align_address_to_size|address_burst[13]~DUPLICATE                                                                                                                                                         ;                          ;                       ;
; systemfinal:u0|systemfinal_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:arm_a9_hps_h2f_axi_master_agent|sop_enable                                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; systemfinal:u0|systemfinal_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:arm_a9_hps_h2f_axi_master_agent|sop_enable~DUPLICATE                                                                                                                                                                                                                      ;                          ;                       ;
; systemfinal:u0|systemfinal_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:onship_sram_s2_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_burstwrap_reg[1]                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; systemfinal:u0|systemfinal_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:onship_sram_s2_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_burstwrap_reg[1]~DUPLICATE                                                                                                                                ;                          ;                       ;
; systemfinal:u0|systemfinal_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:onship_sram_s2_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_eop_reg                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; systemfinal:u0|systemfinal_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:onship_sram_s2_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_eop_reg~DUPLICATE                                                                                                                                         ;                          ;                       ;
; systemfinal:u0|systemfinal_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:onship_sram_s2_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_COMP_TRANS                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; systemfinal:u0|systemfinal_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:onship_sram_s2_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_COMP_TRANS~DUPLICATE                                                                                                                                ;                          ;                       ;
; systemfinal:u0|systemfinal_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:onship_sram_s2_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[3]                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; systemfinal:u0|systemfinal_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:onship_sram_s2_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[3]~DUPLICATE                                                                                                                                                             ;                          ;                       ;
; systemfinal:u0|systemfinal_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:onship_sram_s2_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_busy                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; systemfinal:u0|systemfinal_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:onship_sram_s2_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_busy~DUPLICATE                                                                                                                                                                          ;                          ;                       ;
; systemfinal:u0|systemfinal_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:onship_sram_s2_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[9]                                                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; systemfinal:u0|systemfinal_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:onship_sram_s2_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[9]~DUPLICATE                                                                                                                                                               ;                          ;                       ;
; systemfinal:u0|systemfinal_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:onship_sram_s2_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; systemfinal:u0|systemfinal_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:onship_sram_s2_translator|read_latency_shift_reg[0]~DUPLICATE                                                                                                                                                                                                          ;                          ;                       ;
; systemfinal:u0|systemfinal_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:onship_sram_s2_cmd_width_adapter|address_reg[8]                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; systemfinal:u0|systemfinal_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:onship_sram_s2_cmd_width_adapter|address_reg[8]~DUPLICATE                                                                                                                                                                                                                 ;                          ;                       ;
; systemfinal:u0|systemfinal_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:onship_sram_s2_cmd_width_adapter|address_reg[11]                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; systemfinal:u0|systemfinal_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:onship_sram_s2_cmd_width_adapter|address_reg[11]~DUPLICATE                                                                                                                                                                                                                ;                          ;                       ;
; systemfinal:u0|systemfinal_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:onship_sram_s2_cmd_width_adapter|address_reg[12]                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; systemfinal:u0|systemfinal_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:onship_sram_s2_cmd_width_adapter|address_reg[12]~DUPLICATE                                                                                                                                                                                                                ;                          ;                       ;
; systemfinal:u0|systemfinal_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:onship_sram_s2_cmd_width_adapter|address_reg[13]                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; systemfinal:u0|systemfinal_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:onship_sram_s2_cmd_width_adapter|address_reg[13]~DUPLICATE                                                                                                                                                                                                                ;                          ;                       ;
; systemfinal:u0|systemfinal_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:onship_sram_s2_cmd_width_adapter|byte_cnt_reg[5]                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; systemfinal:u0|systemfinal_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:onship_sram_s2_cmd_width_adapter|byte_cnt_reg[5]~DUPLICATE                                                                                                                                                                                                                ;                          ;                       ;
; systemfinal:u0|systemfinal_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:onship_sram_s2_cmd_width_adapter|byte_cnt_reg[7]                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; systemfinal:u0|systemfinal_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:onship_sram_s2_cmd_width_adapter|byte_cnt_reg[7]~DUPLICATE                                                                                                                                                                                                                ;                          ;                       ;
; systemfinal:u0|systemfinal_mm_interconnect_0:mm_interconnect_0|systemfinal_mm_interconnect_0_cmd_mux:cmd_mux|saved_grant[0]                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; systemfinal:u0|systemfinal_mm_interconnect_0:mm_interconnect_0|systemfinal_mm_interconnect_0_cmd_mux:cmd_mux|saved_grant[0]~DUPLICATE                                                                                                                                                                                                                                ;                          ;                       ;
; systemfinal:u0|systemfinal_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:control_to_fpga_s1_agent_rdata_fifo|mem_used[1]                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; systemfinal:u0|systemfinal_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:control_to_fpga_s1_agent_rdata_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                                       ;                          ;                       ;
; systemfinal:u0|systemfinal_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:control_to_hps_s1_agent_rsp_fifo|mem[0][69]                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; systemfinal:u0|systemfinal_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:control_to_hps_s1_agent_rsp_fifo|mem[0][69]~DUPLICATE                                                                                                                                                                                                                           ;                          ;                       ;
; systemfinal:u0|systemfinal_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:control_to_hps_s1_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; systemfinal:u0|systemfinal_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:control_to_hps_s1_agent_rsp_fifo|mem_used[0]~DUPLICATE                                                                                                                                                                                                                          ;                          ;                       ;
; systemfinal:u0|systemfinal_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:control_to_hps_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; systemfinal:u0|systemfinal_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:control_to_hps_s1_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                                          ;                          ;                       ;
; systemfinal:u0|systemfinal_mm_interconnect_1:mm_interconnect_1|altera_merlin_axi_master_ni:arm_a9_hps_h2f_lw_axi_master_agent|sop_enable                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; systemfinal:u0|systemfinal_mm_interconnect_1:mm_interconnect_1|altera_merlin_axi_master_ni:arm_a9_hps_h2f_lw_axi_master_agent|sop_enable~DUPLICATE                                                                                                                                                                                                                   ;                          ;                       ;
; systemfinal:u0|systemfinal_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:control_to_fpga_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|new_burst_reg                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; systemfinal:u0|systemfinal_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:control_to_fpga_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|new_burst_reg~DUPLICATE                                                                                                                                  ;                          ;                       ;
; systemfinal:u0|systemfinal_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:control_to_fpga_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_uncomp_byte_cnt_reg[2]                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; systemfinal:u0|systemfinal_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:control_to_fpga_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_uncomp_byte_cnt_reg[2]~DUPLICATE                                                                                                                     ;                          ;                       ;
; systemfinal:u0|systemfinal_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:control_to_fpga_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_uncomp_byte_cnt_reg[4]                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; systemfinal:u0|systemfinal_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:control_to_fpga_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_uncomp_byte_cnt_reg[4]~DUPLICATE                                                                                                                     ;                          ;                       ;
; systemfinal:u0|systemfinal_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:control_to_fpga_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_valid_reg                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; systemfinal:u0|systemfinal_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:control_to_fpga_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_valid_reg~DUPLICATE                                                                                                                                  ;                          ;                       ;
; systemfinal:u0|systemfinal_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:control_to_fpga_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_COMP_TRANS                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; systemfinal:u0|systemfinal_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:control_to_fpga_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_COMP_TRANS~DUPLICATE                                                                                                                            ;                          ;                       ;
; systemfinal:u0|systemfinal_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:control_to_fpga_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_TRANS                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; systemfinal:u0|systemfinal_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:control_to_fpga_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_TRANS~DUPLICATE                                                                                                                          ;                          ;                       ;
; systemfinal:u0|systemfinal_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:control_to_fpga_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_WR_SUBBURST                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; systemfinal:u0|systemfinal_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:control_to_fpga_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_WR_SUBBURST~DUPLICATE                                                                                                                    ;                          ;                       ;
; systemfinal:u0|systemfinal_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:control_to_hps_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_byte_cnt_reg[2]                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; systemfinal:u0|systemfinal_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:control_to_hps_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_byte_cnt_reg[2]~DUPLICATE                                                                                                                             ;                          ;                       ;
; systemfinal:u0|systemfinal_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:control_to_hps_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_uncomp_byte_cnt_reg[2]                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; systemfinal:u0|systemfinal_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:control_to_hps_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_uncomp_byte_cnt_reg[2]~DUPLICATE                                                                                                                      ;                          ;                       ;
; systemfinal:u0|systemfinal_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:control_to_hps_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_uncomp_byte_cnt_reg[5]                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; systemfinal:u0|systemfinal_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:control_to_hps_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_uncomp_byte_cnt_reg[5]~DUPLICATE                                                                                                                      ;                          ;                       ;
; systemfinal:u0|systemfinal_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:control_to_hps_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_WR_SUBBURST                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; systemfinal:u0|systemfinal_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:control_to_hps_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_WR_SUBBURST~DUPLICATE                                                                                                                     ;                          ;                       ;
; systemfinal:u0|systemfinal_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:control_to_fpga_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_busy                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; systemfinal:u0|systemfinal_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:control_to_fpga_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_busy~DUPLICATE                                                                                                                                                                      ;                          ;                       ;
; systemfinal:u0|systemfinal_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:control_to_fpga_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[5]                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; systemfinal:u0|systemfinal_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:control_to_fpga_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[5]~DUPLICATE                                                                                                                                                           ;                          ;                       ;
; systemfinal:u0|systemfinal_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:control_to_hps_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[2]                                                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; systemfinal:u0|systemfinal_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:control_to_hps_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[2]~DUPLICATE                                                                                                                                                            ;                          ;                       ;
; systemfinal:u0|systemfinal_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:control_to_fpga_s1_translator|av_readdata_pre[8]                                                                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; systemfinal:u0|systemfinal_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:control_to_fpga_s1_translator|av_readdata_pre[8]~DUPLICATE                                                                                                                                                                                                             ;                          ;                       ;
; systemfinal:u0|systemfinal_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:control_to_fpga_s1_translator|av_readdata_pre[11]                                                                                                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; systemfinal:u0|systemfinal_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:control_to_fpga_s1_translator|av_readdata_pre[11]~DUPLICATE                                                                                                                                                                                                            ;                          ;                       ;
; systemfinal:u0|systemfinal_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:control_to_fpga_s1_translator|wait_latency_counter[0]                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; systemfinal:u0|systemfinal_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:control_to_fpga_s1_translator|wait_latency_counter[0]~DUPLICATE                                                                                                                                                                                                        ;                          ;                       ;
; systemfinal:u0|systemfinal_mm_interconnect_1:mm_interconnect_1|altera_merlin_traffic_limiter:arm_a9_hps_h2f_lw_axi_master_rd_limiter|last_channel[1]                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; systemfinal:u0|systemfinal_mm_interconnect_1:mm_interconnect_1|altera_merlin_traffic_limiter:arm_a9_hps_h2f_lw_axi_master_rd_limiter|last_channel[1]~DUPLICATE                                                                                                                                                                                                       ;                          ;                       ;
; tpu_address[2]                                                                                                                                                                                                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; tpu_address[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                                             ;                          ;                       ;
; tpu_address[4]                                                                                                                                                                                                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; tpu_address[4]~DUPLICATE                                                                                                                                                                                                                                                                                                                                             ;                          ;                       ;
; tpu_address[5]                                                                                                                                                                                                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; tpu_address[5]~DUPLICATE                                                                                                                                                                                                                                                                                                                                             ;                          ;                       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+--------------------------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                                                                                                                                                                       ;
+-----------------------------------------+---------------------------------------------+--------------+---------------------------------------------------------------------------------------------------+-----------------------------------+----------------------------+
; Name                                    ; Ignored Entity                              ; Ignored From ; Ignored To                                                                                        ; Ignored Value                     ; Ignored Source             ;
+-----------------------------------------+---------------------------------------------+--------------+---------------------------------------------------------------------------------------------------+-----------------------------------+----------------------------+
; Location                                ;                                             ;              ; ADC_CS_N                                                                                          ; PIN_AJ4                           ; QSF Assignment             ;
; Location                                ;                                             ;              ; ADC_DIN                                                                                           ; PIN_AK4                           ; QSF Assignment             ;
; Location                                ;                                             ;              ; ADC_DOUT                                                                                          ; PIN_AK3                           ; QSF Assignment             ;
; Location                                ;                                             ;              ; ADC_SCLK                                                                                          ; PIN_AK2                           ; QSF Assignment             ;
; Location                                ;                                             ;              ; AUD_ADCDAT                                                                                        ; PIN_K7                            ; QSF Assignment             ;
; Location                                ;                                             ;              ; AUD_ADCLRCK                                                                                       ; PIN_K8                            ; QSF Assignment             ;
; Location                                ;                                             ;              ; AUD_BCLK                                                                                          ; PIN_H7                            ; QSF Assignment             ;
; Location                                ;                                             ;              ; AUD_DACDAT                                                                                        ; PIN_J7                            ; QSF Assignment             ;
; Location                                ;                                             ;              ; AUD_DACLRCK                                                                                       ; PIN_H8                            ; QSF Assignment             ;
; Location                                ;                                             ;              ; AUD_XCK                                                                                           ; PIN_G7                            ; QSF Assignment             ;
; Location                                ;                                             ;              ; CLOCK2_50                                                                                         ; PIN_AA16                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; CLOCK3_50                                                                                         ; PIN_Y26                           ; QSF Assignment             ;
; Location                                ;                                             ;              ; CLOCK4_50                                                                                         ; PIN_K14                           ; QSF Assignment             ;
; Location                                ;                                             ;              ; DRAM_ADDR[0]                                                                                      ; PIN_AK14                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; DRAM_ADDR[10]                                                                                     ; PIN_AG12                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; DRAM_ADDR[11]                                                                                     ; PIN_AH13                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; DRAM_ADDR[12]                                                                                     ; PIN_AJ14                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; DRAM_ADDR[1]                                                                                      ; PIN_AH14                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; DRAM_ADDR[2]                                                                                      ; PIN_AG15                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; DRAM_ADDR[3]                                                                                      ; PIN_AE14                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; DRAM_ADDR[4]                                                                                      ; PIN_AB15                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; DRAM_ADDR[5]                                                                                      ; PIN_AC14                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; DRAM_ADDR[6]                                                                                      ; PIN_AD14                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; DRAM_ADDR[7]                                                                                      ; PIN_AF15                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; DRAM_ADDR[8]                                                                                      ; PIN_AH15                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; DRAM_ADDR[9]                                                                                      ; PIN_AG13                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; DRAM_BA[0]                                                                                        ; PIN_AF13                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; DRAM_BA[1]                                                                                        ; PIN_AJ12                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; DRAM_CAS_N                                                                                        ; PIN_AF11                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; DRAM_CKE                                                                                          ; PIN_AK13                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; DRAM_CLK                                                                                          ; PIN_AH12                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; DRAM_CS_N                                                                                         ; PIN_AG11                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; DRAM_DQ[0]                                                                                        ; PIN_AK6                           ; QSF Assignment             ;
; Location                                ;                                             ;              ; DRAM_DQ[10]                                                                                       ; PIN_AJ9                           ; QSF Assignment             ;
; Location                                ;                                             ;              ; DRAM_DQ[11]                                                                                       ; PIN_AH9                           ; QSF Assignment             ;
; Location                                ;                                             ;              ; DRAM_DQ[12]                                                                                       ; PIN_AH8                           ; QSF Assignment             ;
; Location                                ;                                             ;              ; DRAM_DQ[13]                                                                                       ; PIN_AH7                           ; QSF Assignment             ;
; Location                                ;                                             ;              ; DRAM_DQ[14]                                                                                       ; PIN_AJ6                           ; QSF Assignment             ;
; Location                                ;                                             ;              ; DRAM_DQ[15]                                                                                       ; PIN_AJ5                           ; QSF Assignment             ;
; Location                                ;                                             ;              ; DRAM_DQ[1]                                                                                        ; PIN_AJ7                           ; QSF Assignment             ;
; Location                                ;                                             ;              ; DRAM_DQ[2]                                                                                        ; PIN_AK7                           ; QSF Assignment             ;
; Location                                ;                                             ;              ; DRAM_DQ[3]                                                                                        ; PIN_AK8                           ; QSF Assignment             ;
; Location                                ;                                             ;              ; DRAM_DQ[4]                                                                                        ; PIN_AK9                           ; QSF Assignment             ;
; Location                                ;                                             ;              ; DRAM_DQ[5]                                                                                        ; PIN_AG10                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; DRAM_DQ[6]                                                                                        ; PIN_AK11                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; DRAM_DQ[7]                                                                                        ; PIN_AJ11                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; DRAM_DQ[8]                                                                                        ; PIN_AH10                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; DRAM_DQ[9]                                                                                        ; PIN_AJ10                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; DRAM_LDQM                                                                                         ; PIN_AB13                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; DRAM_RAS_N                                                                                        ; PIN_AE13                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; DRAM_UDQM                                                                                         ; PIN_AK12                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; DRAM_WE_N                                                                                         ; PIN_AA13                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; FAN_CTRL                                                                                          ; PIN_AA12                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; FPGA_I2C_SCLK                                                                                     ; PIN_J12                           ; QSF Assignment             ;
; Location                                ;                                             ;              ; FPGA_I2C_SDAT                                                                                     ; PIN_K12                           ; QSF Assignment             ;
; Location                                ;                                             ;              ; GPIO_0[0]                                                                                         ; PIN_AC18                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; GPIO_0[10]                                                                                        ; PIN_AH18                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; GPIO_0[11]                                                                                        ; PIN_AH17                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; GPIO_0[12]                                                                                        ; PIN_AG16                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; GPIO_0[13]                                                                                        ; PIN_AE16                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; GPIO_0[14]                                                                                        ; PIN_AF16                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; GPIO_0[15]                                                                                        ; PIN_AG17                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; GPIO_0[16]                                                                                        ; PIN_AA18                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; GPIO_0[17]                                                                                        ; PIN_AA19                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; GPIO_0[18]                                                                                        ; PIN_AE17                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; GPIO_0[19]                                                                                        ; PIN_AC20                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; GPIO_0[1]                                                                                         ; PIN_Y17                           ; QSF Assignment             ;
; Location                                ;                                             ;              ; GPIO_0[20]                                                                                        ; PIN_AH19                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; GPIO_0[21]                                                                                        ; PIN_AJ20                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; GPIO_0[22]                                                                                        ; PIN_AH20                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; GPIO_0[23]                                                                                        ; PIN_AK21                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; GPIO_0[24]                                                                                        ; PIN_AD19                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; GPIO_0[25]                                                                                        ; PIN_AD20                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; GPIO_0[26]                                                                                        ; PIN_AE18                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; GPIO_0[27]                                                                                        ; PIN_AE19                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; GPIO_0[28]                                                                                        ; PIN_AF20                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; GPIO_0[29]                                                                                        ; PIN_AF21                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; GPIO_0[2]                                                                                         ; PIN_AD17                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; GPIO_0[30]                                                                                        ; PIN_AF19                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; GPIO_0[31]                                                                                        ; PIN_AG21                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; GPIO_0[32]                                                                                        ; PIN_AF18                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; GPIO_0[33]                                                                                        ; PIN_AG20                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; GPIO_0[34]                                                                                        ; PIN_AG18                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; GPIO_0[35]                                                                                        ; PIN_AJ21                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; GPIO_0[3]                                                                                         ; PIN_Y18                           ; QSF Assignment             ;
; Location                                ;                                             ;              ; GPIO_0[4]                                                                                         ; PIN_AK16                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; GPIO_0[5]                                                                                         ; PIN_AK18                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; GPIO_0[6]                                                                                         ; PIN_AK19                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; GPIO_0[7]                                                                                         ; PIN_AJ19                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; GPIO_0[8]                                                                                         ; PIN_AJ17                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; GPIO_0[9]                                                                                         ; PIN_AJ16                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; GPIO_1[0]                                                                                         ; PIN_AB17                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; GPIO_1[10]                                                                                        ; PIN_AG26                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; GPIO_1[11]                                                                                        ; PIN_AH24                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; GPIO_1[12]                                                                                        ; PIN_AH27                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; GPIO_1[13]                                                                                        ; PIN_AJ27                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; GPIO_1[14]                                                                                        ; PIN_AK29                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; GPIO_1[15]                                                                                        ; PIN_AK28                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; GPIO_1[16]                                                                                        ; PIN_AK27                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; GPIO_1[17]                                                                                        ; PIN_AJ26                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; GPIO_1[18]                                                                                        ; PIN_AK26                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; GPIO_1[19]                                                                                        ; PIN_AH25                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; GPIO_1[1]                                                                                         ; PIN_AA21                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; GPIO_1[20]                                                                                        ; PIN_AJ25                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; GPIO_1[21]                                                                                        ; PIN_AJ24                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; GPIO_1[22]                                                                                        ; PIN_AK24                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; GPIO_1[23]                                                                                        ; PIN_AG23                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; GPIO_1[24]                                                                                        ; PIN_AK23                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; GPIO_1[25]                                                                                        ; PIN_AH23                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; GPIO_1[26]                                                                                        ; PIN_AK22                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; GPIO_1[27]                                                                                        ; PIN_AJ22                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; GPIO_1[28]                                                                                        ; PIN_AH22                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; GPIO_1[29]                                                                                        ; PIN_AG22                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; GPIO_1[2]                                                                                         ; PIN_AB21                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; GPIO_1[30]                                                                                        ; PIN_AF24                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; GPIO_1[31]                                                                                        ; PIN_AF23                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; GPIO_1[32]                                                                                        ; PIN_AE22                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; GPIO_1[33]                                                                                        ; PIN_AD21                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; GPIO_1[34]                                                                                        ; PIN_AA20                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; GPIO_1[35]                                                                                        ; PIN_AC22                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; GPIO_1[3]                                                                                         ; PIN_AC23                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; GPIO_1[4]                                                                                         ; PIN_AD24                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; GPIO_1[5]                                                                                         ; PIN_AE23                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; GPIO_1[6]                                                                                         ; PIN_AE24                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; GPIO_1[7]                                                                                         ; PIN_AF25                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; GPIO_1[8]                                                                                         ; PIN_AF26                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; GPIO_1[9]                                                                                         ; PIN_AG25                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; HEX0[0]                                                                                           ; PIN_AE26                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; HEX0[1]                                                                                           ; PIN_AE27                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; HEX0[2]                                                                                           ; PIN_AE28                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; HEX0[3]                                                                                           ; PIN_AG27                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; HEX0[4]                                                                                           ; PIN_AF28                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; HEX0[5]                                                                                           ; PIN_AG28                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; HEX0[6]                                                                                           ; PIN_AH28                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; HEX1[0]                                                                                           ; PIN_AJ29                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; HEX1[1]                                                                                           ; PIN_AH29                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; HEX1[2]                                                                                           ; PIN_AH30                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; HEX1[3]                                                                                           ; PIN_AG30                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; HEX1[4]                                                                                           ; PIN_AF29                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; HEX1[5]                                                                                           ; PIN_AF30                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; HEX1[6]                                                                                           ; PIN_AD27                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; HEX2[0]                                                                                           ; PIN_AB23                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; HEX2[1]                                                                                           ; PIN_AE29                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; HEX2[2]                                                                                           ; PIN_AD29                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; HEX2[3]                                                                                           ; PIN_AC28                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; HEX2[4]                                                                                           ; PIN_AD30                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; HEX2[5]                                                                                           ; PIN_AC29                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; HEX2[6]                                                                                           ; PIN_AC30                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; HEX3[0]                                                                                           ; PIN_AD26                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; HEX3[1]                                                                                           ; PIN_AC27                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; HEX3[2]                                                                                           ; PIN_AD25                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; HEX3[3]                                                                                           ; PIN_AC25                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; HEX3[4]                                                                                           ; PIN_AB28                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; HEX3[5]                                                                                           ; PIN_AB25                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; HEX3[6]                                                                                           ; PIN_AB22                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; HEX4[0]                                                                                           ; PIN_AA24                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; HEX4[1]                                                                                           ; PIN_Y23                           ; QSF Assignment             ;
; Location                                ;                                             ;              ; HEX4[2]                                                                                           ; PIN_Y24                           ; QSF Assignment             ;
; Location                                ;                                             ;              ; HEX4[3]                                                                                           ; PIN_W22                           ; QSF Assignment             ;
; Location                                ;                                             ;              ; HEX4[4]                                                                                           ; PIN_W24                           ; QSF Assignment             ;
; Location                                ;                                             ;              ; HEX4[5]                                                                                           ; PIN_V23                           ; QSF Assignment             ;
; Location                                ;                                             ;              ; HEX4[6]                                                                                           ; PIN_W25                           ; QSF Assignment             ;
; Location                                ;                                             ;              ; HEX5[0]                                                                                           ; PIN_V25                           ; QSF Assignment             ;
; Location                                ;                                             ;              ; HEX5[1]                                                                                           ; PIN_AA28                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; HEX5[2]                                                                                           ; PIN_Y27                           ; QSF Assignment             ;
; Location                                ;                                             ;              ; HEX5[3]                                                                                           ; PIN_AB27                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; HEX5[4]                                                                                           ; PIN_AB26                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; HEX5[5]                                                                                           ; PIN_AA26                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; HEX5[6]                                                                                           ; PIN_AA25                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; IRDA_RXD                                                                                          ; PIN_AA30                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; IRDA_TXD                                                                                          ; PIN_AB30                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; KEY[0]                                                                                            ; PIN_AA14                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; KEY[1]                                                                                            ; PIN_AA15                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; KEY[2]                                                                                            ; PIN_W15                           ; QSF Assignment             ;
; Location                                ;                                             ;              ; KEY[3]                                                                                            ; PIN_Y16                           ; QSF Assignment             ;
; Location                                ;                                             ;              ; LEDR[0]                                                                                           ; PIN_V16                           ; QSF Assignment             ;
; Location                                ;                                             ;              ; LEDR[1]                                                                                           ; PIN_W16                           ; QSF Assignment             ;
; Location                                ;                                             ;              ; LEDR[2]                                                                                           ; PIN_V17                           ; QSF Assignment             ;
; Location                                ;                                             ;              ; LEDR[3]                                                                                           ; PIN_V18                           ; QSF Assignment             ;
; Location                                ;                                             ;              ; LEDR[4]                                                                                           ; PIN_W17                           ; QSF Assignment             ;
; Location                                ;                                             ;              ; LEDR[5]                                                                                           ; PIN_W19                           ; QSF Assignment             ;
; Location                                ;                                             ;              ; LEDR[6]                                                                                           ; PIN_Y19                           ; QSF Assignment             ;
; Location                                ;                                             ;              ; LEDR[7]                                                                                           ; PIN_W20                           ; QSF Assignment             ;
; Location                                ;                                             ;              ; LEDR[8]                                                                                           ; PIN_W21                           ; QSF Assignment             ;
; Location                                ;                                             ;              ; LEDR[9]                                                                                           ; PIN_Y21                           ; QSF Assignment             ;
; Location                                ;                                             ;              ; PS2_CLK                                                                                           ; PIN_AD7                           ; QSF Assignment             ;
; Location                                ;                                             ;              ; PS2_CLK2                                                                                          ; PIN_AD9                           ; QSF Assignment             ;
; Location                                ;                                             ;              ; PS2_DAT                                                                                           ; PIN_AE7                           ; QSF Assignment             ;
; Location                                ;                                             ;              ; PS2_DAT2                                                                                          ; PIN_AE9                           ; QSF Assignment             ;
; Location                                ;                                             ;              ; SW[0]                                                                                             ; PIN_AB12                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; SW[1]                                                                                             ; PIN_AC12                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; SW[2]                                                                                             ; PIN_AF9                           ; QSF Assignment             ;
; Location                                ;                                             ;              ; SW[3]                                                                                             ; PIN_AF10                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; SW[4]                                                                                             ; PIN_AD11                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; SW[5]                                                                                             ; PIN_AD12                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; SW[6]                                                                                             ; PIN_AE11                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; SW[7]                                                                                             ; PIN_AC9                           ; QSF Assignment             ;
; Location                                ;                                             ;              ; SW[8]                                                                                             ; PIN_AD10                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; SW[9]                                                                                             ; PIN_AE12                          ; QSF Assignment             ;
; Location                                ;                                             ;              ; TD_CLK27                                                                                          ; PIN_H15                           ; QSF Assignment             ;
; Location                                ;                                             ;              ; TD_DATA[0]                                                                                        ; PIN_D2                            ; QSF Assignment             ;
; Location                                ;                                             ;              ; TD_DATA[1]                                                                                        ; PIN_B1                            ; QSF Assignment             ;
; Location                                ;                                             ;              ; TD_DATA[2]                                                                                        ; PIN_E2                            ; QSF Assignment             ;
; Location                                ;                                             ;              ; TD_DATA[3]                                                                                        ; PIN_B2                            ; QSF Assignment             ;
; Location                                ;                                             ;              ; TD_DATA[4]                                                                                        ; PIN_D1                            ; QSF Assignment             ;
; Location                                ;                                             ;              ; TD_DATA[5]                                                                                        ; PIN_E1                            ; QSF Assignment             ;
; Location                                ;                                             ;              ; TD_DATA[6]                                                                                        ; PIN_C2                            ; QSF Assignment             ;
; Location                                ;                                             ;              ; TD_DATA[7]                                                                                        ; PIN_B3                            ; QSF Assignment             ;
; Location                                ;                                             ;              ; TD_HS                                                                                             ; PIN_A5                            ; QSF Assignment             ;
; Location                                ;                                             ;              ; TD_RESET_N                                                                                        ; PIN_F6                            ; QSF Assignment             ;
; Location                                ;                                             ;              ; TD_VS                                                                                             ; PIN_A3                            ; QSF Assignment             ;
; Location                                ;                                             ;              ; USB_B2_CLK                                                                                        ; PIN_AF4                           ; QSF Assignment             ;
; Location                                ;                                             ;              ; USB_B2_DATA[0]                                                                                    ; PIN_AH4                           ; QSF Assignment             ;
; Location                                ;                                             ;              ; USB_B2_DATA[1]                                                                                    ; PIN_AH3                           ; QSF Assignment             ;
; Location                                ;                                             ;              ; USB_B2_DATA[2]                                                                                    ; PIN_AJ2                           ; QSF Assignment             ;
; Location                                ;                                             ;              ; USB_B2_DATA[3]                                                                                    ; PIN_AJ1                           ; QSF Assignment             ;
; Location                                ;                                             ;              ; USB_B2_DATA[4]                                                                                    ; PIN_AH2                           ; QSF Assignment             ;
; Location                                ;                                             ;              ; USB_B2_DATA[5]                                                                                    ; PIN_AG3                           ; QSF Assignment             ;
; Location                                ;                                             ;              ; USB_B2_DATA[6]                                                                                    ; PIN_AG2                           ; QSF Assignment             ;
; Location                                ;                                             ;              ; USB_B2_DATA[7]                                                                                    ; PIN_AG1                           ; QSF Assignment             ;
; Location                                ;                                             ;              ; USB_EMPTY                                                                                         ; PIN_AF5                           ; QSF Assignment             ;
; Location                                ;                                             ;              ; USB_FULL                                                                                          ; PIN_AG5                           ; QSF Assignment             ;
; Location                                ;                                             ;              ; USB_OE_N                                                                                          ; PIN_AF6                           ; QSF Assignment             ;
; Location                                ;                                             ;              ; USB_RD_N                                                                                          ; PIN_AG6                           ; QSF Assignment             ;
; Location                                ;                                             ;              ; USB_RESET_N                                                                                       ; PIN_AG7                           ; QSF Assignment             ;
; Location                                ;                                             ;              ; USB_SCL                                                                                           ; PIN_AG8                           ; QSF Assignment             ;
; Location                                ;                                             ;              ; USB_SDA                                                                                           ; PIN_AF8                           ; QSF Assignment             ;
; Location                                ;                                             ;              ; USB_WR_N                                                                                          ; PIN_AH5                           ; QSF Assignment             ;
; Location                                ;                                             ;              ; VGA_BLANK_N                                                                                       ; PIN_F10                           ; QSF Assignment             ;
; Location                                ;                                             ;              ; VGA_B[0]                                                                                          ; PIN_B13                           ; QSF Assignment             ;
; Location                                ;                                             ;              ; VGA_B[1]                                                                                          ; PIN_G13                           ; QSF Assignment             ;
; Location                                ;                                             ;              ; VGA_B[2]                                                                                          ; PIN_H13                           ; QSF Assignment             ;
; Location                                ;                                             ;              ; VGA_B[3]                                                                                          ; PIN_F14                           ; QSF Assignment             ;
; Location                                ;                                             ;              ; VGA_B[4]                                                                                          ; PIN_H14                           ; QSF Assignment             ;
; Location                                ;                                             ;              ; VGA_B[5]                                                                                          ; PIN_F15                           ; QSF Assignment             ;
; Location                                ;                                             ;              ; VGA_B[6]                                                                                          ; PIN_G15                           ; QSF Assignment             ;
; Location                                ;                                             ;              ; VGA_B[7]                                                                                          ; PIN_J14                           ; QSF Assignment             ;
; Location                                ;                                             ;              ; VGA_CLK                                                                                           ; PIN_A11                           ; QSF Assignment             ;
; Location                                ;                                             ;              ; VGA_G[0]                                                                                          ; PIN_J9                            ; QSF Assignment             ;
; Location                                ;                                             ;              ; VGA_G[1]                                                                                          ; PIN_J10                           ; QSF Assignment             ;
; Location                                ;                                             ;              ; VGA_G[2]                                                                                          ; PIN_H12                           ; QSF Assignment             ;
; Location                                ;                                             ;              ; VGA_G[3]                                                                                          ; PIN_G10                           ; QSF Assignment             ;
; Location                                ;                                             ;              ; VGA_G[4]                                                                                          ; PIN_G11                           ; QSF Assignment             ;
; Location                                ;                                             ;              ; VGA_G[5]                                                                                          ; PIN_G12                           ; QSF Assignment             ;
; Location                                ;                                             ;              ; VGA_G[6]                                                                                          ; PIN_F11                           ; QSF Assignment             ;
; Location                                ;                                             ;              ; VGA_G[7]                                                                                          ; PIN_E11                           ; QSF Assignment             ;
; Location                                ;                                             ;              ; VGA_HS                                                                                            ; PIN_B11                           ; QSF Assignment             ;
; Location                                ;                                             ;              ; VGA_R[0]                                                                                          ; PIN_A13                           ; QSF Assignment             ;
; Location                                ;                                             ;              ; VGA_R[1]                                                                                          ; PIN_C13                           ; QSF Assignment             ;
; Location                                ;                                             ;              ; VGA_R[2]                                                                                          ; PIN_E13                           ; QSF Assignment             ;
; Location                                ;                                             ;              ; VGA_R[3]                                                                                          ; PIN_B12                           ; QSF Assignment             ;
; Location                                ;                                             ;              ; VGA_R[4]                                                                                          ; PIN_C12                           ; QSF Assignment             ;
; Location                                ;                                             ;              ; VGA_R[5]                                                                                          ; PIN_D12                           ; QSF Assignment             ;
; Location                                ;                                             ;              ; VGA_R[6]                                                                                          ; PIN_E12                           ; QSF Assignment             ;
; Location                                ;                                             ;              ; VGA_R[7]                                                                                          ; PIN_F13                           ; QSF Assignment             ;
; Location                                ;                                             ;              ; VGA_SYNC_N                                                                                        ; PIN_C10                           ; QSF Assignment             ;
; Location                                ;                                             ;              ; VGA_VS                                                                                            ; PIN_D11                           ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; ADC_CS_N                                                                                          ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; ADC_DIN                                                                                           ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; ADC_DOUT                                                                                          ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; ADC_SCLK                                                                                          ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; AUD_ADCDAT                                                                                        ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; AUD_ADCLRCK                                                                                       ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; AUD_BCLK                                                                                          ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; AUD_DACDAT                                                                                        ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; AUD_DACLRCK                                                                                       ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; AUD_XCK                                                                                           ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; CLOCK2_50                                                                                         ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; CLOCK3_50                                                                                         ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; CLOCK4_50                                                                                         ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; CLOCK_50                                                                                          ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; DRAM_ADDR[0]                                                                                      ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; DRAM_ADDR[10]                                                                                     ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; DRAM_ADDR[11]                                                                                     ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; DRAM_ADDR[12]                                                                                     ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; DRAM_ADDR[1]                                                                                      ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; DRAM_ADDR[2]                                                                                      ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; DRAM_ADDR[3]                                                                                      ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; DRAM_ADDR[4]                                                                                      ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; DRAM_ADDR[5]                                                                                      ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; DRAM_ADDR[6]                                                                                      ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; DRAM_ADDR[7]                                                                                      ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; DRAM_ADDR[8]                                                                                      ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; DRAM_ADDR[9]                                                                                      ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; DRAM_BA[0]                                                                                        ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; DRAM_BA[1]                                                                                        ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; DRAM_CAS_N                                                                                        ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; DRAM_CKE                                                                                          ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; DRAM_CLK                                                                                          ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; DRAM_CS_N                                                                                         ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; DRAM_DQ[0]                                                                                        ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; DRAM_DQ[10]                                                                                       ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; DRAM_DQ[11]                                                                                       ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; DRAM_DQ[12]                                                                                       ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; DRAM_DQ[13]                                                                                       ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; DRAM_DQ[14]                                                                                       ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; DRAM_DQ[15]                                                                                       ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; DRAM_DQ[1]                                                                                        ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; DRAM_DQ[2]                                                                                        ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; DRAM_DQ[3]                                                                                        ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; DRAM_DQ[4]                                                                                        ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; DRAM_DQ[5]                                                                                        ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; DRAM_DQ[6]                                                                                        ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; DRAM_DQ[7]                                                                                        ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; DRAM_DQ[8]                                                                                        ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; DRAM_DQ[9]                                                                                        ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; DRAM_LDQM                                                                                         ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; DRAM_RAS_N                                                                                        ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; DRAM_UDQM                                                                                         ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; DRAM_WE_N                                                                                         ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; FAN_CTRL                                                                                          ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; FPGA_I2C_SCLK                                                                                     ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; FPGA_I2C_SDAT                                                                                     ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; GPIO_0[0]                                                                                         ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; GPIO_0[10]                                                                                        ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; GPIO_0[11]                                                                                        ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; GPIO_0[12]                                                                                        ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; GPIO_0[13]                                                                                        ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; GPIO_0[14]                                                                                        ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; GPIO_0[15]                                                                                        ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; GPIO_0[16]                                                                                        ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; GPIO_0[17]                                                                                        ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; GPIO_0[18]                                                                                        ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; GPIO_0[19]                                                                                        ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; GPIO_0[1]                                                                                         ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; GPIO_0[20]                                                                                        ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; GPIO_0[21]                                                                                        ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; GPIO_0[22]                                                                                        ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; GPIO_0[23]                                                                                        ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; GPIO_0[24]                                                                                        ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; GPIO_0[25]                                                                                        ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; GPIO_0[26]                                                                                        ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; GPIO_0[27]                                                                                        ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; GPIO_0[28]                                                                                        ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; GPIO_0[29]                                                                                        ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; GPIO_0[2]                                                                                         ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; GPIO_0[30]                                                                                        ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; GPIO_0[31]                                                                                        ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; GPIO_0[32]                                                                                        ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; GPIO_0[33]                                                                                        ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; GPIO_0[34]                                                                                        ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; GPIO_0[35]                                                                                        ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; GPIO_0[3]                                                                                         ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; GPIO_0[4]                                                                                         ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; GPIO_0[5]                                                                                         ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; GPIO_0[6]                                                                                         ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; GPIO_0[7]                                                                                         ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; GPIO_0[8]                                                                                         ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; GPIO_0[9]                                                                                         ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; GPIO_1[0]                                                                                         ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; GPIO_1[10]                                                                                        ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; GPIO_1[11]                                                                                        ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; GPIO_1[12]                                                                                        ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; GPIO_1[13]                                                                                        ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; GPIO_1[14]                                                                                        ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; GPIO_1[15]                                                                                        ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; GPIO_1[16]                                                                                        ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; GPIO_1[17]                                                                                        ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; GPIO_1[18]                                                                                        ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; GPIO_1[19]                                                                                        ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; GPIO_1[1]                                                                                         ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; GPIO_1[20]                                                                                        ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; GPIO_1[21]                                                                                        ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; GPIO_1[22]                                                                                        ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; GPIO_1[23]                                                                                        ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; GPIO_1[24]                                                                                        ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; GPIO_1[25]                                                                                        ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; GPIO_1[26]                                                                                        ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; GPIO_1[27]                                                                                        ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; GPIO_1[28]                                                                                        ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; GPIO_1[29]                                                                                        ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; GPIO_1[2]                                                                                         ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; GPIO_1[30]                                                                                        ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; GPIO_1[31]                                                                                        ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; GPIO_1[32]                                                                                        ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; GPIO_1[33]                                                                                        ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; GPIO_1[34]                                                                                        ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; GPIO_1[35]                                                                                        ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; GPIO_1[3]                                                                                         ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; GPIO_1[4]                                                                                         ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; GPIO_1[5]                                                                                         ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; GPIO_1[6]                                                                                         ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; GPIO_1[7]                                                                                         ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; GPIO_1[8]                                                                                         ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; GPIO_1[9]                                                                                         ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HEX0[0]                                                                                           ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HEX0[1]                                                                                           ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HEX0[2]                                                                                           ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HEX0[3]                                                                                           ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HEX0[4]                                                                                           ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HEX0[5]                                                                                           ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HEX0[6]                                                                                           ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HEX1[0]                                                                                           ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HEX1[1]                                                                                           ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HEX1[2]                                                                                           ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HEX1[3]                                                                                           ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HEX1[4]                                                                                           ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HEX1[5]                                                                                           ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HEX1[6]                                                                                           ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HEX2[0]                                                                                           ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HEX2[1]                                                                                           ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HEX2[2]                                                                                           ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HEX2[3]                                                                                           ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HEX2[4]                                                                                           ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HEX2[5]                                                                                           ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HEX2[6]                                                                                           ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HEX3[0]                                                                                           ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HEX3[1]                                                                                           ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HEX3[2]                                                                                           ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HEX3[3]                                                                                           ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HEX3[4]                                                                                           ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HEX3[5]                                                                                           ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HEX3[6]                                                                                           ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HEX4[0]                                                                                           ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HEX4[1]                                                                                           ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HEX4[2]                                                                                           ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HEX4[3]                                                                                           ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HEX4[4]                                                                                           ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HEX4[5]                                                                                           ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HEX4[6]                                                                                           ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HEX5[0]                                                                                           ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HEX5[1]                                                                                           ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HEX5[2]                                                                                           ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HEX5[3]                                                                                           ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HEX5[4]                                                                                           ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HEX5[5]                                                                                           ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HEX5[6]                                                                                           ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_CONV_USB_N                                                                                    ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_DDR3_ADDR[0]                                                                                  ; SSTL-15 CLASS I                   ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_DDR3_ADDR[10]                                                                                 ; SSTL-15 CLASS I                   ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_DDR3_ADDR[11]                                                                                 ; SSTL-15 CLASS I                   ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_DDR3_ADDR[12]                                                                                 ; SSTL-15 CLASS I                   ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_DDR3_ADDR[13]                                                                                 ; SSTL-15 CLASS I                   ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_DDR3_ADDR[14]                                                                                 ; SSTL-15 CLASS I                   ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_DDR3_ADDR[1]                                                                                  ; SSTL-15 CLASS I                   ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_DDR3_ADDR[2]                                                                                  ; SSTL-15 CLASS I                   ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_DDR3_ADDR[3]                                                                                  ; SSTL-15 CLASS I                   ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_DDR3_ADDR[4]                                                                                  ; SSTL-15 CLASS I                   ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_DDR3_ADDR[5]                                                                                  ; SSTL-15 CLASS I                   ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_DDR3_ADDR[6]                                                                                  ; SSTL-15 CLASS I                   ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_DDR3_ADDR[7]                                                                                  ; SSTL-15 CLASS I                   ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_DDR3_ADDR[8]                                                                                  ; SSTL-15 CLASS I                   ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_DDR3_ADDR[9]                                                                                  ; SSTL-15 CLASS I                   ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_DDR3_BA[0]                                                                                    ; SSTL-15 CLASS I                   ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_DDR3_BA[1]                                                                                    ; SSTL-15 CLASS I                   ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_DDR3_BA[2]                                                                                    ; SSTL-15 CLASS I                   ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_DDR3_CAS_N                                                                                    ; SSTL-15 CLASS I                   ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_DDR3_CKE                                                                                      ; SSTL-15 CLASS I                   ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_DDR3_CK_N                                                                                     ; DIFFERENTIAL 1.5-V SSTL CLASS I   ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_DDR3_CK_P                                                                                     ; DIFFERENTIAL 1.5-V SSTL CLASS I   ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_DDR3_CS_N                                                                                     ; SSTL-15 CLASS I                   ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_DDR3_DM[0]                                                                                    ; SSTL-15 CLASS I                   ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_DDR3_DM[1]                                                                                    ; SSTL-15 CLASS I                   ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_DDR3_DM[2]                                                                                    ; SSTL-15 CLASS I                   ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_DDR3_DM[3]                                                                                    ; SSTL-15 CLASS I                   ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_DDR3_DQS_N[0]                                                                                 ; DIFFERENTIAL 1.5-V SSTL CLASS I   ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_DDR3_DQS_N[1]                                                                                 ; DIFFERENTIAL 1.5-V SSTL CLASS I   ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_DDR3_DQS_N[2]                                                                                 ; DIFFERENTIAL 1.5-V SSTL CLASS I   ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_DDR3_DQS_N[3]                                                                                 ; DIFFERENTIAL 1.5-V SSTL CLASS I   ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_DDR3_DQS_P[0]                                                                                 ; DIFFERENTIAL 1.5-V SSTL CLASS I   ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_DDR3_DQS_P[1]                                                                                 ; DIFFERENTIAL 1.5-V SSTL CLASS I   ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_DDR3_DQS_P[2]                                                                                 ; DIFFERENTIAL 1.5-V SSTL CLASS I   ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_DDR3_DQS_P[3]                                                                                 ; DIFFERENTIAL 1.5-V SSTL CLASS I   ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_DDR3_DQ[0]                                                                                    ; SSTL-15 CLASS I                   ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_DDR3_DQ[10]                                                                                   ; SSTL-15 CLASS I                   ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_DDR3_DQ[11]                                                                                   ; SSTL-15 CLASS I                   ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_DDR3_DQ[12]                                                                                   ; SSTL-15 CLASS I                   ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_DDR3_DQ[13]                                                                                   ; SSTL-15 CLASS I                   ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_DDR3_DQ[14]                                                                                   ; SSTL-15 CLASS I                   ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_DDR3_DQ[15]                                                                                   ; SSTL-15 CLASS I                   ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_DDR3_DQ[16]                                                                                   ; SSTL-15 CLASS I                   ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_DDR3_DQ[17]                                                                                   ; SSTL-15 CLASS I                   ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_DDR3_DQ[18]                                                                                   ; SSTL-15 CLASS I                   ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_DDR3_DQ[19]                                                                                   ; SSTL-15 CLASS I                   ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_DDR3_DQ[1]                                                                                    ; SSTL-15 CLASS I                   ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_DDR3_DQ[20]                                                                                   ; SSTL-15 CLASS I                   ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_DDR3_DQ[21]                                                                                   ; SSTL-15 CLASS I                   ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_DDR3_DQ[22]                                                                                   ; SSTL-15 CLASS I                   ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_DDR3_DQ[23]                                                                                   ; SSTL-15 CLASS I                   ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_DDR3_DQ[24]                                                                                   ; SSTL-15 CLASS I                   ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_DDR3_DQ[25]                                                                                   ; SSTL-15 CLASS I                   ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_DDR3_DQ[26]                                                                                   ; SSTL-15 CLASS I                   ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_DDR3_DQ[27]                                                                                   ; SSTL-15 CLASS I                   ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_DDR3_DQ[28]                                                                                   ; SSTL-15 CLASS I                   ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_DDR3_DQ[29]                                                                                   ; SSTL-15 CLASS I                   ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_DDR3_DQ[2]                                                                                    ; SSTL-15 CLASS I                   ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_DDR3_DQ[30]                                                                                   ; SSTL-15 CLASS I                   ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_DDR3_DQ[31]                                                                                   ; SSTL-15 CLASS I                   ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_DDR3_DQ[3]                                                                                    ; SSTL-15 CLASS I                   ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_DDR3_DQ[4]                                                                                    ; SSTL-15 CLASS I                   ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_DDR3_DQ[5]                                                                                    ; SSTL-15 CLASS I                   ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_DDR3_DQ[6]                                                                                    ; SSTL-15 CLASS I                   ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_DDR3_DQ[7]                                                                                    ; SSTL-15 CLASS I                   ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_DDR3_DQ[8]                                                                                    ; SSTL-15 CLASS I                   ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_DDR3_DQ[9]                                                                                    ; SSTL-15 CLASS I                   ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_DDR3_ODT                                                                                      ; SSTL-15 CLASS I                   ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_DDR3_RAS_N                                                                                    ; SSTL-15 CLASS I                   ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_DDR3_RESET_N                                                                                  ; SSTL-15 CLASS I                   ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_DDR3_RZQ                                                                                      ; SSTL-15 CLASS I                   ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_DDR3_WE_N                                                                                     ; SSTL-15 CLASS I                   ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_ENET_GTX_CLK                                                                                  ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_ENET_INT_N                                                                                    ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_ENET_MDC                                                                                      ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_ENET_MDIO                                                                                     ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_ENET_RX_CLK                                                                                   ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_ENET_RX_DATA[0]                                                                               ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_ENET_RX_DATA[1]                                                                               ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_ENET_RX_DATA[2]                                                                               ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_ENET_RX_DATA[3]                                                                               ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_ENET_RX_DV                                                                                    ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_ENET_TX_DATA[0]                                                                               ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_ENET_TX_DATA[1]                                                                               ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_ENET_TX_DATA[2]                                                                               ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_ENET_TX_DATA[3]                                                                               ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_ENET_TX_EN                                                                                    ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_FLASH_DATA[0]                                                                                 ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_FLASH_DATA[1]                                                                                 ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_FLASH_DATA[2]                                                                                 ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_FLASH_DATA[3]                                                                                 ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_FLASH_DCLK                                                                                    ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_FLASH_NCSO                                                                                    ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_GPIO[0]                                                                                       ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_GPIO[1]                                                                                       ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_GSENSOR_INT                                                                                   ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_I2C1_SCLK                                                                                     ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_I2C1_SDAT                                                                                     ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_I2C2_SCLK                                                                                     ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_I2C2_SDAT                                                                                     ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_I2C_CONTROL                                                                                   ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_KEY                                                                                           ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_LED                                                                                           ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_LTC_GPIO                                                                                      ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_SD_CLK                                                                                        ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_SD_CMD                                                                                        ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_SD_DATA[0]                                                                                    ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_SD_DATA[1]                                                                                    ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_SD_DATA[2]                                                                                    ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_SD_DATA[3]                                                                                    ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_SPIM_CLK                                                                                      ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_SPIM_MISO                                                                                     ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_SPIM_MOSI                                                                                     ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_SPIM_SS                                                                                       ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_UART_RX                                                                                       ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_UART_TX                                                                                       ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_USB_CLKOUT                                                                                    ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_USB_DATA[0]                                                                                   ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_USB_DATA[1]                                                                                   ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_USB_DATA[2]                                                                                   ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_USB_DATA[3]                                                                                   ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_USB_DATA[4]                                                                                   ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_USB_DATA[5]                                                                                   ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_USB_DATA[6]                                                                                   ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_USB_DATA[7]                                                                                   ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_USB_DIR                                                                                       ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_USB_NXT                                                                                       ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; HPS_USB_STP                                                                                       ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; IRDA_RXD                                                                                          ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; IRDA_TXD                                                                                          ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; KEY[0]                                                                                            ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; KEY[1]                                                                                            ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; KEY[2]                                                                                            ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; KEY[3]                                                                                            ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; LEDR[0]                                                                                           ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; LEDR[1]                                                                                           ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; LEDR[2]                                                                                           ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; LEDR[3]                                                                                           ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; LEDR[4]                                                                                           ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; LEDR[5]                                                                                           ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; LEDR[6]                                                                                           ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; LEDR[7]                                                                                           ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; LEDR[8]                                                                                           ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; LEDR[9]                                                                                           ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; PS2_CLK                                                                                           ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; PS2_CLK2                                                                                          ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; PS2_DAT                                                                                           ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; PS2_DAT2                                                                                          ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; SW[0]                                                                                             ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; SW[1]                                                                                             ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; SW[2]                                                                                             ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; SW[3]                                                                                             ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; SW[4]                                                                                             ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; SW[5]                                                                                             ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; SW[6]                                                                                             ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; SW[7]                                                                                             ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; SW[8]                                                                                             ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; SW[9]                                                                                             ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; TD_CLK27                                                                                          ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; TD_DATA[0]                                                                                        ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; TD_DATA[1]                                                                                        ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; TD_DATA[2]                                                                                        ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; TD_DATA[3]                                                                                        ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; TD_DATA[4]                                                                                        ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; TD_DATA[5]                                                                                        ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; TD_DATA[6]                                                                                        ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; TD_DATA[7]                                                                                        ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; TD_HS                                                                                             ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; TD_RESET_N                                                                                        ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; TD_VS                                                                                             ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; USB_B2_CLK                                                                                        ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; USB_B2_DATA[0]                                                                                    ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; USB_B2_DATA[1]                                                                                    ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; USB_B2_DATA[2]                                                                                    ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; USB_B2_DATA[3]                                                                                    ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; USB_B2_DATA[4]                                                                                    ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; USB_B2_DATA[5]                                                                                    ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; USB_B2_DATA[6]                                                                                    ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; USB_B2_DATA[7]                                                                                    ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; USB_EMPTY                                                                                         ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; USB_FULL                                                                                          ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; USB_OE_N                                                                                          ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; USB_RD_N                                                                                          ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; USB_RESET_N                                                                                       ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; USB_SCL                                                                                           ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; USB_SDA                                                                                           ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; USB_WR_N                                                                                          ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; VGA_BLANK_N                                                                                       ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; VGA_B[0]                                                                                          ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; VGA_B[1]                                                                                          ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; VGA_B[2]                                                                                          ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; VGA_B[3]                                                                                          ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; VGA_B[4]                                                                                          ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; VGA_B[5]                                                                                          ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; VGA_B[6]                                                                                          ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; VGA_B[7]                                                                                          ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; VGA_CLK                                                                                           ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; VGA_G[0]                                                                                          ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; VGA_G[1]                                                                                          ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; VGA_G[2]                                                                                          ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; VGA_G[3]                                                                                          ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; VGA_G[4]                                                                                          ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; VGA_G[5]                                                                                          ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; VGA_G[6]                                                                                          ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; VGA_G[7]                                                                                          ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; VGA_HS                                                                                            ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; VGA_R[0]                                                                                          ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; VGA_R[1]                                                                                          ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; VGA_R[2]                                                                                          ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; VGA_R[3]                                                                                          ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; VGA_R[4]                                                                                          ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; VGA_R[5]                                                                                          ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; VGA_R[6]                                                                                          ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; VGA_R[7]                                                                                          ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; VGA_SYNC_N                                                                                        ; 3.3-V LVTTL                       ; QSF Assignment             ;
; I/O Standard                            ; DE1_SoC                                     ;              ; VGA_VS                                                                                            ; 3.3-V LVTTL                       ; QSF Assignment             ;
; Current Strength                        ; DE1_SoC                                     ;              ; HPS_DDR3_ADDR[0]                                                                                  ; MAXIMUM CURRENT                   ; QSF Assignment             ;
; Current Strength                        ; DE1_SoC                                     ;              ; HPS_DDR3_ADDR[10]                                                                                 ; MAXIMUM CURRENT                   ; QSF Assignment             ;
; Current Strength                        ; DE1_SoC                                     ;              ; HPS_DDR3_ADDR[11]                                                                                 ; MAXIMUM CURRENT                   ; QSF Assignment             ;
; Current Strength                        ; DE1_SoC                                     ;              ; HPS_DDR3_ADDR[12]                                                                                 ; MAXIMUM CURRENT                   ; QSF Assignment             ;
; Current Strength                        ; DE1_SoC                                     ;              ; HPS_DDR3_ADDR[13]                                                                                 ; MAXIMUM CURRENT                   ; QSF Assignment             ;
; Current Strength                        ; DE1_SoC                                     ;              ; HPS_DDR3_ADDR[14]                                                                                 ; MAXIMUM CURRENT                   ; QSF Assignment             ;
; Current Strength                        ; DE1_SoC                                     ;              ; HPS_DDR3_ADDR[1]                                                                                  ; MAXIMUM CURRENT                   ; QSF Assignment             ;
; Current Strength                        ; DE1_SoC                                     ;              ; HPS_DDR3_ADDR[2]                                                                                  ; MAXIMUM CURRENT                   ; QSF Assignment             ;
; Current Strength                        ; DE1_SoC                                     ;              ; HPS_DDR3_ADDR[3]                                                                                  ; MAXIMUM CURRENT                   ; QSF Assignment             ;
; Current Strength                        ; DE1_SoC                                     ;              ; HPS_DDR3_ADDR[4]                                                                                  ; MAXIMUM CURRENT                   ; QSF Assignment             ;
; Current Strength                        ; DE1_SoC                                     ;              ; HPS_DDR3_ADDR[5]                                                                                  ; MAXIMUM CURRENT                   ; QSF Assignment             ;
; Current Strength                        ; DE1_SoC                                     ;              ; HPS_DDR3_ADDR[6]                                                                                  ; MAXIMUM CURRENT                   ; QSF Assignment             ;
; Current Strength                        ; DE1_SoC                                     ;              ; HPS_DDR3_ADDR[7]                                                                                  ; MAXIMUM CURRENT                   ; QSF Assignment             ;
; Current Strength                        ; DE1_SoC                                     ;              ; HPS_DDR3_ADDR[8]                                                                                  ; MAXIMUM CURRENT                   ; QSF Assignment             ;
; Current Strength                        ; DE1_SoC                                     ;              ; HPS_DDR3_ADDR[9]                                                                                  ; MAXIMUM CURRENT                   ; QSF Assignment             ;
; Current Strength                        ; DE1_SoC                                     ;              ; HPS_DDR3_BA[0]                                                                                    ; MAXIMUM CURRENT                   ; QSF Assignment             ;
; Current Strength                        ; DE1_SoC                                     ;              ; HPS_DDR3_BA[1]                                                                                    ; MAXIMUM CURRENT                   ; QSF Assignment             ;
; Current Strength                        ; DE1_SoC                                     ;              ; HPS_DDR3_BA[2]                                                                                    ; MAXIMUM CURRENT                   ; QSF Assignment             ;
; Current Strength                        ; DE1_SoC                                     ;              ; HPS_DDR3_CAS_N                                                                                    ; MAXIMUM CURRENT                   ; QSF Assignment             ;
; Current Strength                        ; DE1_SoC                                     ;              ; HPS_DDR3_CKE                                                                                      ; MAXIMUM CURRENT                   ; QSF Assignment             ;
; Current Strength                        ; DE1_SoC                                     ;              ; HPS_DDR3_CS_N                                                                                     ; MAXIMUM CURRENT                   ; QSF Assignment             ;
; Current Strength                        ; DE1_SoC                                     ;              ; HPS_DDR3_ODT                                                                                      ; MAXIMUM CURRENT                   ; QSF Assignment             ;
; Current Strength                        ; DE1_SoC                                     ;              ; HPS_DDR3_RAS_N                                                                                    ; MAXIMUM CURRENT                   ; QSF Assignment             ;
; Current Strength                        ; DE1_SoC                                     ;              ; HPS_DDR3_RESET_N                                                                                  ; MAXIMUM CURRENT                   ; QSF Assignment             ;
; Current Strength                        ; DE1_SoC                                     ;              ; HPS_DDR3_WE_N                                                                                     ; MAXIMUM CURRENT                   ; QSF Assignment             ;
; Input Termination                       ; DE1_SoC                                     ;              ; HPS_DDR3_DQS_N[0]                                                                                 ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment             ;
; Input Termination                       ; DE1_SoC                                     ;              ; HPS_DDR3_DQS_N[1]                                                                                 ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment             ;
; Input Termination                       ; DE1_SoC                                     ;              ; HPS_DDR3_DQS_N[2]                                                                                 ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment             ;
; Input Termination                       ; DE1_SoC                                     ;              ; HPS_DDR3_DQS_N[3]                                                                                 ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment             ;
; Input Termination                       ; DE1_SoC                                     ;              ; HPS_DDR3_DQS_P[0]                                                                                 ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment             ;
; Input Termination                       ; DE1_SoC                                     ;              ; HPS_DDR3_DQS_P[1]                                                                                 ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment             ;
; Input Termination                       ; DE1_SoC                                     ;              ; HPS_DDR3_DQS_P[2]                                                                                 ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment             ;
; Input Termination                       ; DE1_SoC                                     ;              ; HPS_DDR3_DQS_P[3]                                                                                 ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment             ;
; Input Termination                       ; DE1_SoC                                     ;              ; HPS_DDR3_DQ[0]                                                                                    ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment             ;
; Input Termination                       ; DE1_SoC                                     ;              ; HPS_DDR3_DQ[10]                                                                                   ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment             ;
; Input Termination                       ; DE1_SoC                                     ;              ; HPS_DDR3_DQ[11]                                                                                   ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment             ;
; Input Termination                       ; DE1_SoC                                     ;              ; HPS_DDR3_DQ[12]                                                                                   ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment             ;
; Input Termination                       ; DE1_SoC                                     ;              ; HPS_DDR3_DQ[13]                                                                                   ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment             ;
; Input Termination                       ; DE1_SoC                                     ;              ; HPS_DDR3_DQ[14]                                                                                   ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment             ;
; Input Termination                       ; DE1_SoC                                     ;              ; HPS_DDR3_DQ[15]                                                                                   ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment             ;
; Input Termination                       ; DE1_SoC                                     ;              ; HPS_DDR3_DQ[16]                                                                                   ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment             ;
; Input Termination                       ; DE1_SoC                                     ;              ; HPS_DDR3_DQ[17]                                                                                   ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment             ;
; Input Termination                       ; DE1_SoC                                     ;              ; HPS_DDR3_DQ[18]                                                                                   ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment             ;
; Input Termination                       ; DE1_SoC                                     ;              ; HPS_DDR3_DQ[19]                                                                                   ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment             ;
; Input Termination                       ; DE1_SoC                                     ;              ; HPS_DDR3_DQ[1]                                                                                    ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment             ;
; Input Termination                       ; DE1_SoC                                     ;              ; HPS_DDR3_DQ[20]                                                                                   ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment             ;
; Input Termination                       ; DE1_SoC                                     ;              ; HPS_DDR3_DQ[21]                                                                                   ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment             ;
; Input Termination                       ; DE1_SoC                                     ;              ; HPS_DDR3_DQ[22]                                                                                   ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment             ;
; Input Termination                       ; DE1_SoC                                     ;              ; HPS_DDR3_DQ[23]                                                                                   ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment             ;
; Input Termination                       ; DE1_SoC                                     ;              ; HPS_DDR3_DQ[24]                                                                                   ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment             ;
; Input Termination                       ; DE1_SoC                                     ;              ; HPS_DDR3_DQ[25]                                                                                   ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment             ;
; Input Termination                       ; DE1_SoC                                     ;              ; HPS_DDR3_DQ[26]                                                                                   ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment             ;
; Input Termination                       ; DE1_SoC                                     ;              ; HPS_DDR3_DQ[27]                                                                                   ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment             ;
; Input Termination                       ; DE1_SoC                                     ;              ; HPS_DDR3_DQ[28]                                                                                   ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment             ;
; Input Termination                       ; DE1_SoC                                     ;              ; HPS_DDR3_DQ[29]                                                                                   ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment             ;
; Input Termination                       ; DE1_SoC                                     ;              ; HPS_DDR3_DQ[2]                                                                                    ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment             ;
; Input Termination                       ; DE1_SoC                                     ;              ; HPS_DDR3_DQ[30]                                                                                   ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment             ;
; Input Termination                       ; DE1_SoC                                     ;              ; HPS_DDR3_DQ[31]                                                                                   ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment             ;
; Input Termination                       ; DE1_SoC                                     ;              ; HPS_DDR3_DQ[3]                                                                                    ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment             ;
; Input Termination                       ; DE1_SoC                                     ;              ; HPS_DDR3_DQ[4]                                                                                    ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment             ;
; Input Termination                       ; DE1_SoC                                     ;              ; HPS_DDR3_DQ[5]                                                                                    ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment             ;
; Input Termination                       ; DE1_SoC                                     ;              ; HPS_DDR3_DQ[6]                                                                                    ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment             ;
; Input Termination                       ; DE1_SoC                                     ;              ; HPS_DDR3_DQ[7]                                                                                    ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment             ;
; Input Termination                       ; DE1_SoC                                     ;              ; HPS_DDR3_DQ[8]                                                                                    ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment             ;
; Input Termination                       ; DE1_SoC                                     ;              ; HPS_DDR3_DQ[9]                                                                                    ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment             ;
; Output Termination                      ; DE1_SoC                                     ;              ; HPS_DDR3_CK_N                                                                                     ; SERIES 50 OHM WITHOUT CALIBRATION ; QSF Assignment             ;
; Output Termination                      ; DE1_SoC                                     ;              ; HPS_DDR3_CK_P                                                                                     ; SERIES 50 OHM WITHOUT CALIBRATION ; QSF Assignment             ;
; Output Termination                      ; DE1_SoC                                     ;              ; HPS_DDR3_DM[0]                                                                                    ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment             ;
; Output Termination                      ; DE1_SoC                                     ;              ; HPS_DDR3_DM[1]                                                                                    ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment             ;
; Output Termination                      ; DE1_SoC                                     ;              ; HPS_DDR3_DM[2]                                                                                    ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment             ;
; Output Termination                      ; DE1_SoC                                     ;              ; HPS_DDR3_DM[3]                                                                                    ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment             ;
; Output Termination                      ; DE1_SoC                                     ;              ; HPS_DDR3_DQS_N[0]                                                                                 ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment             ;
; Output Termination                      ; DE1_SoC                                     ;              ; HPS_DDR3_DQS_N[1]                                                                                 ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment             ;
; Output Termination                      ; DE1_SoC                                     ;              ; HPS_DDR3_DQS_N[2]                                                                                 ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment             ;
; Output Termination                      ; DE1_SoC                                     ;              ; HPS_DDR3_DQS_N[3]                                                                                 ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment             ;
; Output Termination                      ; DE1_SoC                                     ;              ; HPS_DDR3_DQS_P[0]                                                                                 ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment             ;
; Output Termination                      ; DE1_SoC                                     ;              ; HPS_DDR3_DQS_P[1]                                                                                 ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment             ;
; Output Termination                      ; DE1_SoC                                     ;              ; HPS_DDR3_DQS_P[2]                                                                                 ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment             ;
; Output Termination                      ; DE1_SoC                                     ;              ; HPS_DDR3_DQS_P[3]                                                                                 ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment             ;
; Output Termination                      ; DE1_SoC                                     ;              ; HPS_DDR3_DQ[0]                                                                                    ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment             ;
; Output Termination                      ; DE1_SoC                                     ;              ; HPS_DDR3_DQ[10]                                                                                   ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment             ;
; Output Termination                      ; DE1_SoC                                     ;              ; HPS_DDR3_DQ[11]                                                                                   ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment             ;
; Output Termination                      ; DE1_SoC                                     ;              ; HPS_DDR3_DQ[12]                                                                                   ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment             ;
; Output Termination                      ; DE1_SoC                                     ;              ; HPS_DDR3_DQ[13]                                                                                   ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment             ;
; Output Termination                      ; DE1_SoC                                     ;              ; HPS_DDR3_DQ[14]                                                                                   ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment             ;
; Output Termination                      ; DE1_SoC                                     ;              ; HPS_DDR3_DQ[15]                                                                                   ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment             ;
; Output Termination                      ; DE1_SoC                                     ;              ; HPS_DDR3_DQ[16]                                                                                   ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment             ;
; Output Termination                      ; DE1_SoC                                     ;              ; HPS_DDR3_DQ[17]                                                                                   ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment             ;
; Output Termination                      ; DE1_SoC                                     ;              ; HPS_DDR3_DQ[18]                                                                                   ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment             ;
; Output Termination                      ; DE1_SoC                                     ;              ; HPS_DDR3_DQ[19]                                                                                   ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment             ;
; Output Termination                      ; DE1_SoC                                     ;              ; HPS_DDR3_DQ[1]                                                                                    ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment             ;
; Output Termination                      ; DE1_SoC                                     ;              ; HPS_DDR3_DQ[20]                                                                                   ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment             ;
; Output Termination                      ; DE1_SoC                                     ;              ; HPS_DDR3_DQ[21]                                                                                   ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment             ;
; Output Termination                      ; DE1_SoC                                     ;              ; HPS_DDR3_DQ[22]                                                                                   ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment             ;
; Output Termination                      ; DE1_SoC                                     ;              ; HPS_DDR3_DQ[23]                                                                                   ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment             ;
; Output Termination                      ; DE1_SoC                                     ;              ; HPS_DDR3_DQ[24]                                                                                   ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment             ;
; Output Termination                      ; DE1_SoC                                     ;              ; HPS_DDR3_DQ[25]                                                                                   ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment             ;
; Output Termination                      ; DE1_SoC                                     ;              ; HPS_DDR3_DQ[26]                                                                                   ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment             ;
; Output Termination                      ; DE1_SoC                                     ;              ; HPS_DDR3_DQ[27]                                                                                   ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment             ;
; Output Termination                      ; DE1_SoC                                     ;              ; HPS_DDR3_DQ[28]                                                                                   ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment             ;
; Output Termination                      ; DE1_SoC                                     ;              ; HPS_DDR3_DQ[29]                                                                                   ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment             ;
; Output Termination                      ; DE1_SoC                                     ;              ; HPS_DDR3_DQ[2]                                                                                    ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment             ;
; Output Termination                      ; DE1_SoC                                     ;              ; HPS_DDR3_DQ[30]                                                                                   ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment             ;
; Output Termination                      ; DE1_SoC                                     ;              ; HPS_DDR3_DQ[31]                                                                                   ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment             ;
; Output Termination                      ; DE1_SoC                                     ;              ; HPS_DDR3_DQ[3]                                                                                    ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment             ;
; Output Termination                      ; DE1_SoC                                     ;              ; HPS_DDR3_DQ[4]                                                                                    ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment             ;
; Output Termination                      ; DE1_SoC                                     ;              ; HPS_DDR3_DQ[5]                                                                                    ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment             ;
; Output Termination                      ; DE1_SoC                                     ;              ; HPS_DDR3_DQ[6]                                                                                    ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment             ;
; Output Termination                      ; DE1_SoC                                     ;              ; HPS_DDR3_DQ[7]                                                                                    ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment             ;
; Output Termination                      ; DE1_SoC                                     ;              ; HPS_DDR3_DQ[8]                                                                                    ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment             ;
; Output Termination                      ; DE1_SoC                                     ;              ; HPS_DDR3_DQ[9]                                                                                    ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment             ;
; D5 Delay (output register to io buffer) ; DE1_SoC                                     ;              ; HPS_DDR3_CK_N                                                                                     ; 2                                 ; QSF Assignment             ;
; D5 Delay (output register to io buffer) ; DE1_SoC                                     ;              ; HPS_DDR3_CK_P                                                                                     ; 2                                 ; QSF Assignment             ;
; PLL Compensation Mode                   ; FinalDesign                                 ;              ; u0|arm_a9_hps|hps_io|border|hps_sdram_inst|pll0|fbout                                             ; DIRECT                            ; QSF Assignment             ;
; Global Signal                           ; FinalDesign                                 ;              ; u0|arm_a9_hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[0].read_capture_clk_buffer ; OFF                               ; QSF Assignment             ;
; Global Signal                           ; FinalDesign                                 ;              ; u0|arm_a9_hps|hps_io|border|hps_sdram_inst|p0|umemphy|uread_datapath|reset_n_fifo_wraddress[0]    ; OFF                               ; QSF Assignment             ;
; Global Signal                           ; FinalDesign                                 ;              ; u0|arm_a9_hps|hps_io|border|hps_sdram_inst|p0|umemphy|uread_datapath|reset_n_fifo_write_side[0]   ; OFF                               ; QSF Assignment             ;
; Global Signal                           ; FinalDesign                                 ;              ; u0|arm_a9_hps|hps_io|border|hps_sdram_inst|p0|umemphy|ureset|phy_reset_mem_stable_n               ; OFF                               ; QSF Assignment             ;
; Global Signal                           ; FinalDesign                                 ;              ; u0|arm_a9_hps|hps_io|border|hps_sdram_inst|p0|umemphy|ureset|phy_reset_n                          ; OFF                               ; QSF Assignment             ;
; Fast Output Enable Register             ; altdq_dqs2_acv_connect_to_hard_phy_cyclonev ;              ; output_path_gen[0].oe_reg                                                                         ; on                                ; Compiler or HDL Assignment ;
; Fast Output Enable Register             ; altdq_dqs2_acv_connect_to_hard_phy_cyclonev ;              ; output_path_gen[1].oe_reg                                                                         ; on                                ; Compiler or HDL Assignment ;
; Fast Output Enable Register             ; altdq_dqs2_acv_connect_to_hard_phy_cyclonev ;              ; output_path_gen[2].oe_reg                                                                         ; on                                ; Compiler or HDL Assignment ;
; Fast Output Enable Register             ; altdq_dqs2_acv_connect_to_hard_phy_cyclonev ;              ; output_path_gen[3].oe_reg                                                                         ; on                                ; Compiler or HDL Assignment ;
; Fast Output Enable Register             ; altdq_dqs2_acv_connect_to_hard_phy_cyclonev ;              ; output_path_gen[4].oe_reg                                                                         ; on                                ; Compiler or HDL Assignment ;
; Fast Output Enable Register             ; altdq_dqs2_acv_connect_to_hard_phy_cyclonev ;              ; output_path_gen[5].oe_reg                                                                         ; on                                ; Compiler or HDL Assignment ;
; Fast Output Enable Register             ; altdq_dqs2_acv_connect_to_hard_phy_cyclonev ;              ; output_path_gen[6].oe_reg                                                                         ; on                                ; Compiler or HDL Assignment ;
; Fast Output Enable Register             ; altdq_dqs2_acv_connect_to_hard_phy_cyclonev ;              ; output_path_gen[7].oe_reg                                                                         ; on                                ; Compiler or HDL Assignment ;
+-----------------------------------------+---------------------------------------------+--------------+---------------------------------------------------------------------------------------------------+-----------------------------------+----------------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 14557 ) ; 0.00 % ( 0 / 14557 )       ; 0.00 % ( 0 / 14557 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 14557 ) ; 0.00 % ( 0 / 14557 )       ; 0.00 % ( 0 / 14557 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                                                                                                                                             ;
+---------------------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Partition Name                              ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                                                                                                                          ;
+---------------------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Top                                         ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                                                                                                                   ;
; systemfinal_ARM_A9_HPS_hps_io_border:border ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border ;
; hard_block:auto_generated_inst              ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst                                                                                                    ;
+---------------------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                                  ;
+---------------------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                              ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+---------------------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                                         ; 0.00 % ( 0 / 14288 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; systemfinal_ARM_A9_HPS_hps_io_border:border ; 0.00 % ( 0 / 252 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst              ; 0.00 % ( 0 / 17 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+---------------------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Kille/Desktop/Design/output_files/FinalDesign.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 4,583 / 32,070        ; 14 %  ;
; ALMs needed [=A-B+C]                                        ; 4,583                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 5,715 / 32,070        ; 18 %  ;
;         [a] ALMs used for LUT logic and registers           ; 1,751                 ;       ;
;         [b] ALMs used for LUT logic                         ; 1,570                 ;       ;
;         [c] ALMs used for registers                         ; 2,394                 ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 1,174 / 32,070        ; 4 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 42 / 32,070           ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 2                     ;       ;
;         [c] Due to LAB input limits                         ; 40                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 890 / 3,207           ; 28 %  ;
;     -- Logic LABs                                           ; 890                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 5,666                 ;       ;
;     -- 7 input functions                                    ; 49                    ;       ;
;     -- 6 input functions                                    ; 1,247                 ;       ;
;     -- 5 input functions                                    ; 322                   ;       ;
;     -- 4 input functions                                    ; 426                   ;       ;
;     -- <=3 input functions                                  ; 3,622                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 3,445                 ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 8,796                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 8,290 / 64,140        ; 13 %  ;
;         -- Secondary logic registers                        ; 506 / 64,140          ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 8,387                 ;       ;
;         -- Routing optimization registers                   ; 409                   ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 73 / 457              ; 16 %  ;
;     -- Clock pins                                           ; 3 / 8                 ; 38 %  ;
;     -- Dedicated input pins                                 ; 0 / 21                ; 0 %   ;
; I/O registers                                               ; 90                    ;       ;
;                                                             ;                       ;       ;
; Hard processor system peripheral utilization                ;                       ;       ;
;     -- Boot from FPGA                                       ; 1 / 1 ( 100 % )       ;       ;
;     -- Clock resets                                         ; 1 / 1 ( 100 % )       ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )         ;       ;
;     -- S2F AXI                                              ; 1 / 1 ( 100 % )       ;       ;
;     -- F2S AXI                                              ; 1 / 1 ( 100 % )       ;       ;
;     -- AXI Lightweight                                      ; 1 / 1 ( 100 % )       ;       ;
;     -- SDRAM                                                ; 1 / 1 ( 100 % )       ;       ;
;     -- Interrupts                                           ; 1 / 1 ( 100 % )       ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )         ;       ;
;     -- TPIU trace                                           ; 1 / 1 ( 100 % )       ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )         ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )         ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )         ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )         ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )         ;       ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 16 / 397              ; 4 %   ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 131,072 / 4,065,280   ; 3 %   ;
; Total block memory implementation bits                      ; 163,840 / 4,065,280   ; 4 %   ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 64 / 87               ; 74 %  ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 1 / 6                 ; 17 %  ;
; Global signals                                              ; 2                     ;       ;
;     -- Global clocks                                        ; 2 / 16                ; 13 %  ;
;     -- Quadrant clocks                                      ; 0 / 66                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100               ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 1 / 4                 ; 25 %  ;
; Hard Memory Controllers                                     ; 1 / 2                 ; 50 %  ;
; Average interconnect usage (total/H/V)                      ; 6.3% / 5.5% / 8.8%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 32.5% / 27.2% / 49.1% ;       ;
; Maximum fan-out                                             ; 8815                  ;       ;
; Highest non-global fan-out                                  ; 5971                  ;       ;
; Total fan-out                                               ; 59275                 ;       ;
; Average fan-out                                             ; 3.22                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                                        ;
+-------------------------------------------------------------+-----------------------+---------------------------------------------+--------------------------------+
; Statistic                                                   ; Top                   ; systemfinal_ARM_A9_HPS_hps_io_border:border ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+---------------------------------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 4583 / 32070 ( 14 % ) ; 0 / 32070 ( 0 % )                           ; 0 / 32070 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 4583                  ; 0                                           ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 5715 / 32070 ( 18 % ) ; 0 / 32070 ( 0 % )                           ; 0 / 32070 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 1751                  ; 0                                           ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 1570                  ; 0                                           ; 0                              ;
;         [c] ALMs used for registers                         ; 2394                  ; 0                                           ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                                           ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 1174 / 32070 ( 4 % )  ; 0 / 32070 ( 0 % )                           ; 0 / 32070 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 42 / 32070 ( < 1 % )  ; 0 / 32070 ( 0 % )                           ; 0 / 32070 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                                           ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 2                     ; 0                                           ; 0                              ;
;         [c] Due to LAB input limits                         ; 40                    ; 0                                           ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                                           ; 0                              ;
;                                                             ;                       ;                                             ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                                         ; Low                            ;
;                                                             ;                       ;                                             ;                                ;
; Total LABs:  partially or completely used                   ; 890 / 3207 ( 28 % )   ; 0 / 3207 ( 0 % )                            ; 0 / 3207 ( 0 % )               ;
;     -- Logic LABs                                           ; 890                   ; 0                                           ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                                           ; 0                              ;
;                                                             ;                       ;                                             ;                                ;
; Combinational ALUT usage for logic                          ; 5666                  ; 0                                           ; 0                              ;
;     -- 7 input functions                                    ; 49                    ; 0                                           ; 0                              ;
;     -- 6 input functions                                    ; 1247                  ; 0                                           ; 0                              ;
;     -- 5 input functions                                    ; 322                   ; 0                                           ; 0                              ;
;     -- 4 input functions                                    ; 426                   ; 0                                           ; 0                              ;
;     -- <=3 input functions                                  ; 3622                  ; 0                                           ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 3445                  ; 0                                           ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                                           ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                                           ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                                           ; 0                              ;
;                                                             ;                       ;                                             ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                                           ; 0                              ;
;     -- By type:                                             ;                       ;                                             ;                                ;
;         -- Primary logic registers                          ; 8290 / 64140 ( 13 % ) ; 0 / 64140 ( 0 % )                           ; 0 / 64140 ( 0 % )              ;
;         -- Secondary logic registers                        ; 506 / 64140 ( < 1 % ) ; 0 / 64140 ( 0 % )                           ; 0 / 64140 ( 0 % )              ;
;     -- By function:                                         ;                       ;                                             ;                                ;
;         -- Design implementation registers                  ; 8387                  ; 0                                           ; 0                              ;
;         -- Routing optimization registers                   ; 409                   ; 0                                           ; 0                              ;
;                                                             ;                       ;                                             ;                                ;
;                                                             ;                       ;                                             ;                                ;
; Virtual pins                                                ; 0                     ; 0                                           ; 0                              ;
; I/O pins                                                    ; 59                    ; 13                                          ; 1                              ;
; I/O registers                                               ; 46                    ; 44                                          ; 0                              ;
; Total block memory bits                                     ; 131072                ; 0                                           ; 0                              ;
; Total block memory implementation bits                      ; 163840                ; 0                                           ; 0                              ;
; M10K block                                                  ; 16 / 397 ( 4 % )      ; 0 / 397 ( 0 % )                             ; 0 / 397 ( 0 % )                ;
; DSP block                                                   ; 64 / 87 ( 73 % )      ; 0 / 87 ( 0 % )                              ; 0 / 87 ( 0 % )                 ;
; DLL                                                         ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                              ; 0 / 4 ( 0 % )                  ;
; Clock enable block                                          ; 0 / 116 ( 0 % )       ; 0 / 116 ( 0 % )                             ; 2 / 116 ( 1 % )                ;
; Impedance control block                                     ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                              ; 0 / 4 ( 0 % )                  ;
; Double data rate I/O output circuitry                       ; 0 / 1325 ( 0 % )      ; 80 / 1325 ( 6 % )                           ; 0 / 1325 ( 0 % )               ;
; Double data rate I/O input circuitry                        ; 0 / 400 ( 0 % )       ; 8 / 400 ( 2 % )                             ; 0 / 400 ( 0 % )                ;
; Double data rate I/O output circuitry                       ; 0 / 400 ( 0 % )       ; 34 / 400 ( 8 % )                            ; 0 / 400 ( 0 % )                ;
; Double data rate I/O output enable circuitry                ; 0 / 425 ( 0 % )       ; 10 / 425 ( 2 % )                            ; 0 / 425 ( 0 % )                ;
; Impedance logic block                                       ; 0 / 8 ( 0 % )         ; 1 / 8 ( 12 % )                              ; 0 / 8 ( 0 % )                  ;
; DQS pin delay chain                                         ; 0 / 25 ( 0 % )        ; 1 / 25 ( 4 % )                              ; 0 / 25 ( 0 % )                 ;
; DQS pin enable control                                      ; 0 / 25 ( 0 % )        ; 1 / 25 ( 4 % )                              ; 0 / 25 ( 0 % )                 ;
; Delay chain                                                 ; 0 / 1300 ( 0 % )      ; 31 / 1300 ( 2 % )                           ; 0 / 1300 ( 0 % )               ;
; Pin configuration                                           ; 0 / 400 ( 0 % )       ; 10 / 400 ( 2 % )                            ; 0 / 400 ( 0 % )                ;
; DQS pin configuration                                       ; 0 / 25 ( 0 % )        ; 1 / 25 ( 4 % )                              ; 0 / 25 ( 0 % )                 ;
; Signal Splitter                                             ; 0 / 400 ( 0 % )       ; 2 / 400 ( < 1 % )                           ; 0 / 400 ( 0 % )                ;
; Leveling delay chain                                        ; 0 / 36 ( 0 % )        ; 4 / 36 ( 11 % )                             ; 0 / 36 ( 0 % )                 ;
; Clock Phase Select                                          ; 0 / 175 ( 0 % )       ; 11 / 175 ( 6 % )                            ; 0 / 175 ( 0 % )                ;
; Read FIFO Read Clock Select Block                           ; 0 / 400 ( 0 % )       ; 8 / 400 ( 2 % )                             ; 0 / 400 ( 0 % )                ;
; LFIFO                                                       ; 0 / 25 ( 0 % )        ; 1 / 25 ( 4 % )                              ; 0 / 25 ( 0 % )                 ;
; HPS SDRAM PLL                                               ; 0 / 1 ( 0 % )         ; 1 / 1 ( 100 % )                             ; 0 / 1 ( 0 % )                  ;
; HPS DBG APB interface                                       ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                               ; 1 / 1 ( 100 % )                ;
; Fractional PLL                                              ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )                               ; 1 / 6 ( 16 % )                 ;
; Hard Memory Controller                                      ; 0 / 2 ( 0 % )         ; 1 / 2 ( 50 % )                              ; 0 / 2 ( 0 % )                  ;
; HPS boot from FPGA interface                                ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                               ; 1 / 1 ( 100 % )                ;
; HPS clock resets interface                                  ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                               ; 1 / 1 ( 100 % )                ;
; FPGA-to-HPS interface                                       ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                               ; 1 / 1 ( 100 % )                ;
; HPS FPGA-to-SDRAM interface                                 ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                               ; 1 / 1 ( 100 % )                ;
; HPS-to-FPGA interface                                       ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                               ; 1 / 1 ( 100 % )                ;
; HPS-to-FPGA lightweight interface                           ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                               ; 1 / 1 ( 100 % )                ;
; HPS interrupts interface                                    ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                               ; 1 / 1 ( 100 % )                ;
; HPS TPIU trace interface                                    ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                               ; 1 / 1 ( 100 % )                ;
; IR FIFO USERDES Block                                       ; 0 / 400 ( 0 % )       ; 8 / 400 ( 2 % )                             ; 0 / 400 ( 0 % )                ;
; Hard Memory PHY                                             ; 0 / 2 ( 0 % )         ; 1 / 2 ( 50 % )                              ; 0 / 2 ( 0 % )                  ;
; PLL Output Counter                                          ; 0 / 54 ( 0 % )        ; 0 / 54 ( 0 % )                              ; 1 / 54 ( 1 % )                 ;
; PLL Reconfiguration Block                                   ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )                               ; 1 / 6 ( 16 % )                 ;
; PLL Reference Clock Select Block                            ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )                               ; 1 / 6 ( 16 % )                 ;
; VFIFO                                                       ; 0 / 25 ( 0 % )        ; 1 / 25 ( 4 % )                              ; 0 / 25 ( 0 % )                 ;
;                                                             ;                       ;                                             ;                                ;
; Connections                                                 ;                       ;                                             ;                                ;
;     -- Input Connections                                    ; 9641                  ; 11                                          ; 220                            ;
;     -- Registered Input Connections                         ; 8816                  ; 0                                           ; 0                              ;
;     -- Output Connections                                   ; 251                   ; 33                                          ; 9588                           ;
;     -- Registered Output Connections                        ; 24                    ; 0                                           ; 0                              ;
;                                                             ;                       ;                                             ;                                ;
; Internal Connections                                        ;                       ;                                             ;                                ;
;     -- Total Connections                                    ; 60801                 ; 1819                                        ; 9844                           ;
;     -- Registered Connections                               ; 35469                 ; 25                                          ; 0                              ;
;                                                             ;                       ;                                             ;                                ;
; External Connections                                        ;                       ;                                             ;                                ;
;     -- Top                                                  ; 60                    ; 24                                          ; 9808                           ;
;     -- systemfinal_ARM_A9_HPS_hps_io_border:border          ; 24                    ; 20                                          ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 9808                  ; 0                                           ; 0                              ;
;                                                             ;                       ;                                             ;                                ;
; Partition Interface                                         ;                       ;                                             ;                                ;
;     -- Input Ports                                          ; 2                     ; 1                                           ; 221                            ;
;     -- Output Ports                                         ; 31                    ; 26                                          ; 316                            ;
;     -- Bidir Ports                                          ; 40                    ; 10                                          ; 0                              ;
;                                                             ;                       ;                                             ;                                ;
; Registered Ports                                            ;                       ;                                             ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                                           ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                                           ; 0                              ;
;                                                             ;                       ;                                             ;                                ;
; Port Connectivity                                           ;                       ;                                             ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                                           ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                                           ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                                           ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                                           ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                                           ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                                           ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 0                                           ; 12                             ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                                           ; 0                              ;
+-------------------------------------------------------------+-----------------------+---------------------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                     ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+-----------------+-------------+---------------------------+----------------------+-----------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard    ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+-----------------+-------------+---------------------------+----------------------+-----------+
; CLOCK_50     ; AF14  ; 3B       ; 32           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V           ; Off         ; --                        ; User                 ; no        ;
; HPS_DDR3_RZQ ; D27   ; 6A       ; 89           ; 80           ; 54           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; SSTL-15 Class I ; Off         ; --                        ; Fitter               ; no        ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+-----------------+-------------+---------------------------+----------------------+-----------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+---------------------------------+------------------+-----------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name              ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard                    ; Current Strength ; Termination                       ; Termination Control Block                                                                                                                                                                        ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+---------------------------------+------------------+-----------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; HPS_DDR3_ADDR[0]  ; F26   ; 6A       ; 89           ; 71           ; 77           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_ADDR[10] ; D29   ; 6A       ; 89           ; 78           ; 37           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_ADDR[11] ; C30   ; 6A       ; 89           ; 78           ; 54           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_ADDR[12] ; B30   ; 6A       ; 89           ; 79           ; 37           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_ADDR[13] ; AF6   ; 3A       ; 12           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_ADDR[14] ; AE11  ; 3A       ; 4            ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_ADDR[1]  ; G30   ; 6A       ; 89           ; 71           ; 94           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_ADDR[2]  ; F28   ; 6A       ; 89           ; 72           ; 37           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_ADDR[3]  ; F30   ; 6A       ; 89           ; 72           ; 54           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_ADDR[4]  ; J25   ; 6A       ; 89           ; 72           ; 3            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_ADDR[5]  ; J27   ; 6A       ; 89           ; 72           ; 20           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_ADDR[6]  ; F29   ; 6A       ; 89           ; 73           ; 37           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_ADDR[7]  ; E28   ; 6A       ; 89           ; 73           ; 54           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_ADDR[8]  ; H27   ; 6A       ; 89           ; 78           ; 3            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_ADDR[9]  ; G26   ; 6A       ; 89           ; 78           ; 20           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_BA[0]    ; E29   ; 6A       ; 89           ; 74           ; 37           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_BA[1]    ; J24   ; 6A       ; 89           ; 74           ; 3            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_BA[2]    ; J23   ; 6A       ; 89           ; 74           ; 20           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_CAS_N    ; E27   ; 6A       ; 89           ; 77           ; 77           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_CKE      ; L29   ; 6A       ; 89           ; 57           ; 54           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_CK_N     ; L23   ; 6A       ; 89           ; 73           ; 20           ; yes             ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; Differential 1.5-V SSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_CK_P     ; M23   ; 6A       ; 89           ; 73           ; 3            ; yes             ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; Differential 1.5-V SSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_CS_N     ; H24   ; 6A       ; 89           ; 79           ; 3            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_DM[0]    ; K28   ; 6A       ; 89           ; 63           ; 77           ; yes             ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Series 50 Ohm with Calibration    ; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_DM[1]    ; AD21  ; 4A       ; 82           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_DM[2]    ; AK14  ; 3B       ; 40           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_DM[3]    ; AG12  ; 3B       ; 26           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_ODT      ; H28   ; 6A       ; 89           ; 65           ; 37           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_RAS_N    ; D30   ; 6A       ; 89           ; 77           ; 94           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_RESET_N  ; P30   ; 6B       ; 89           ; 51           ; 37           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_WE_N     ; C28   ; 6A       ; 89           ; 80           ; 37           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+---------------------------------+------------------+-----------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+---------------------------------+------------------+----------------------------------+-----------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name              ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard                    ; Current Strength ; Input Termination                ; Output Termination                ; Termination Control Block                                                                                                                                                                        ; Output Buffer Pre-emphasis ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group                                                                                                                                                                                                                                                                                                                                                                       ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+---------------------------------+------------------+----------------------------------+-----------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; HPS_DDR3_DQS_N[0] ; M19   ; 6A       ; 89           ; 65           ; 20           ; 0                     ; 0                  ; no     ; no             ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; Differential 1.5-V SSTL Class I ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe_bar             ;
; HPS_DDR3_DQS_N[1] ; AG27  ; 5A       ; 89           ; 4            ; 77           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                         ;
; HPS_DDR3_DQS_N[2] ; Y26   ; 5B       ; 89           ; 25           ; 3            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                         ;
; HPS_DDR3_DQS_N[3] ; H8    ; 8A       ; 24           ; 81           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                         ;
; HPS_DDR3_DQS_P[0] ; N18   ; 6A       ; 89           ; 65           ; 3            ; 17                    ; 0                  ; no     ; no             ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; Differential 1.5-V SSTL Class I ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe                 ;
; HPS_DDR3_DQS_P[1] ; B1    ; 8A       ; 16           ; 81           ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                         ;
; HPS_DDR3_DQS_P[2] ; AF13  ; 3B       ; 22           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                         ;
; HPS_DDR3_DQS_P[3] ; C8    ; 8A       ; 30           ; 81           ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                         ;
; HPS_DDR3_DQ[0]    ; K23   ; 6A       ; 89           ; 66           ; 20           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[0].delayed_oe_1 ;
; HPS_DDR3_DQ[10]   ; W16   ; 4A       ; 52           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                         ;
; HPS_DDR3_DQ[11]   ; AF15  ; 3B       ; 32           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                         ;
; HPS_DDR3_DQ[12]   ; AG10  ; 3B       ; 18           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                         ;
; HPS_DDR3_DQ[13]   ; AJ11  ; 3B       ; 34           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                         ;
; HPS_DDR3_DQ[14]   ; B13   ; 8A       ; 40           ; 81           ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                         ;
; HPS_DDR3_DQ[15]   ; AF9   ; 3A       ; 8            ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                         ;
; HPS_DDR3_DQ[16]   ; G10   ; 8A       ; 6            ; 81           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                         ;
; HPS_DDR3_DQ[17]   ; AF21  ; 4A       ; 70           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                         ;
; HPS_DDR3_DQ[18]   ; AC14  ; 3B       ; 28           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                         ;
; HPS_DDR3_DQ[19]   ; AA28  ; 5B       ; 89           ; 21           ; 54           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                         ;
; HPS_DDR3_DQ[1]    ; K22   ; 6A       ; 89           ; 66           ; 3            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[1].delayed_oe_1 ;
; HPS_DDR3_DQ[20]   ; AD12  ; 3A       ; 16           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                         ;
; HPS_DDR3_DQ[21]   ; AA15  ; 3B       ; 36           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                         ;
; HPS_DDR3_DQ[22]   ; AG8   ; 3A       ; 8            ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                         ;
; HPS_DDR3_DQ[23]   ; AK9   ; 3B       ; 30           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                         ;
; HPS_DDR3_DQ[24]   ; A10   ; 8A       ; 38           ; 81           ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                         ;
; HPS_DDR3_DQ[25]   ; W17   ; 4A       ; 60           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                         ;
; HPS_DDR3_DQ[26]   ; AK3   ; 3B       ; 20           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                         ;
; HPS_DDR3_DQ[27]   ; AC20  ; 4A       ; 76           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                         ;
; HPS_DDR3_DQ[28]   ; AD17  ; 4A       ; 64           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                         ;
; HPS_DDR3_DQ[29]   ; G8    ; 8A       ; 24           ; 81           ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                         ;
; HPS_DDR3_DQ[2]    ; H30   ; 6A       ; 89           ; 66           ; 37           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[2].delayed_oe_1 ;
; HPS_DDR3_DQ[30]   ; AF5   ; 3A       ; 8            ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                         ;
; HPS_DDR3_DQ[31]   ; AE22  ; 4A       ; 78           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                         ;
; HPS_DDR3_DQ[3]    ; G28   ; 6A       ; 89           ; 65           ; 54           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[3].delayed_oe_1 ;
; HPS_DDR3_DQ[4]    ; L25   ; 6A       ; 89           ; 64           ; 20           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[4].delayed_oe_1 ;
; HPS_DDR3_DQ[5]    ; L24   ; 6A       ; 89           ; 64           ; 3            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[5].delayed_oe_1 ;
; HPS_DDR3_DQ[6]    ; J30   ; 6A       ; 89           ; 64           ; 37           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[6].delayed_oe_1 ;
; HPS_DDR3_DQ[7]    ; J29   ; 6A       ; 89           ; 63           ; 94           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[7].delayed_oe_1 ;
; HPS_DDR3_DQ[8]    ; AA14  ; 3B       ; 36           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                         ;
; HPS_DDR3_DQ[9]    ; AG11  ; 3B       ; 18           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                         ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+---------------------------------+------------------+----------------------------------+-----------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; B1L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; 3A       ; 6 / 32 ( 19 % )  ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 13 / 48 ( 27 % ) ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 7 / 80 ( 9 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 1 / 32 ( 3 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 2 / 16 ( 13 % )  ; 2.5V          ; --           ; 2.5V          ;
; 6B       ; 1 / 44 ( 2 % )   ; 1.5V          ; --           ; 2.5V          ;
; 6A       ; 35 / 56 ( 63 % ) ; 1.5V          ; 0.75V        ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 7 / 80 ( 9 % )   ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                                     ;
+----------+------------+----------------+---------------------------------+--------+---------------------------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage                  ; Dir.   ; I/O Standard                    ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+---------------------------------+--------+---------------------------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; A3       ; 493        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; A4       ; 491        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 489        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 487        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ;            ; 8A             ; VCCIO8A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; A8       ; 473        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 471        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 465        ; 8A             ; HPS_DDR3_DQ[24]                 ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A11      ; 463        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; A12      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; A13      ; 461        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 455        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 447        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 439        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; A18      ; 425        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 423        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 415        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 411        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; A23      ; 395        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; A24      ; 391        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; A25      ; 389        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; A26      ; 382        ; 7A             ; ^GND                            ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; A27      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; A28      ; 380        ; 7A             ; ^HPS_TRST                       ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; A29      ; 378        ; 7A             ; ^HPS_TMS                        ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AA1      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; AA6      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AA7      ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AA8      ;            ; --             ; VCCA_FPLL                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA9      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A             ; VCCPD3A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA11     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 74         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 90         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ; 122        ; 3B             ; HPS_DDR3_DQ[8]                  ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA15     ; 120        ; 3B             ; HPS_DDR3_DQ[21]                 ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA16     ; 146        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA17     ;            ; 4A             ; VCCIO4A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 176        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 200        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ; 210        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA22     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AA23     ;            ; --             ; VCCPGM                          ; power  ;                                 ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA24     ; 228        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA25     ; 224        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA26     ; 252        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA27     ;            ; 5B             ; VCCIO5B                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA28     ; 251        ; 5B             ; HPS_DDR3_DQ[19]                 ; bidir  ; 2.5 V                           ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AA29     ;            ; 5B             ; VREFB5BN0                       ; power  ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AA30     ; 250        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB1      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AB4      ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AB5      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AB6      ;            ; --             ; VCCA_FPLL                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB7      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AB8      ; 43         ; 3A             ; ^nCSO, DATA4                    ;        ;                                 ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB9      ; 42         ; 3A             ; #TDO                            ; output ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AB10     ;            ; --             ; VCCPGM                          ; power  ;                                 ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AB11     ;            ; --             ; VCC_AUX                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB12     ; 72         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB13     ; 88         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB14     ;            ; 3B             ; VCCIO3B                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB15     ; 106        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ;            ; --             ; VCC_AUX                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB17     ; 144        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB19     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AB20     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB21     ; 208        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 225        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB23     ; 227        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB24     ;            ; 5A             ; VCCIO5A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB25     ; 230        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB26     ; 226        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB27     ; 254        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB28     ; 249        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB29     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AB30     ; 248        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC1      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AC4      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AC5      ; 46         ; 3A             ; #TCK                            ; input  ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AC6      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AC7      ; 45         ; 3A             ; ^AS_DATA3, DATA3                ;        ;                                 ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC8      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AC9      ; 58         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC10     ;            ; 3A             ; VCCPD3A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC11     ;            ; 3A             ; VCCIO3A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC12     ; 82         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC13     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC14     ; 104        ; 3B             ; HPS_DDR3_DQ[18]                 ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AC15     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC16     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AC17     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC18     ; 162        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC19     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC20     ; 186        ; 4A             ; HPS_DDR3_DQ[27]                 ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AC21     ;            ; 4A             ; VCCIO4A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC22     ; 207        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC23     ; 205        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC24     ;            ; 5A             ; VREFB5AN0                       ; power  ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AC25     ; 215        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC26     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 242        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC28     ; 245        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC29     ; 247        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC30     ; 259        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD1      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AD4      ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AD5      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AD6      ;            ; 3A             ; VREFB3AN0                       ; power  ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 62         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD8      ;            ; 3A             ; VCCIO3A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD9      ; 55         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD10     ; 56         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD11     ; 54         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD12     ; 80         ; 3A             ; HPS_DDR3_DQ[20]                 ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AD13     ;            ; 3B             ; VCCIO3B                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD14     ; 98         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD15     ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AD16     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD17     ; 160        ; 4A             ; HPS_DDR3_DQ[28]                 ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AD18     ;            ; 4A             ; VCCIO4A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD19     ; 184        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD20     ; 199        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD21     ; 197        ; 4A             ; HPS_DDR3_DM[1]                  ; output ; 2.5 V                           ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AD22     ;            ; --             ; VCC_AUX                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD23     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AD24     ; 211        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD25     ; 213        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD26     ; 240        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD27     ; 222        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD28     ;            ; 5A             ; VCCIO5A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD29     ; 255        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD30     ; 257        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE1      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AE4      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AE5      ; 49         ; 3A             ; ^AS_DATA1, DATA1                ;        ;                                 ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE6      ; 51         ; 3A             ; ^AS_DATA0, ASDO, DATA0          ;        ;                                 ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE7      ; 60         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE8      ; 47         ; 3A             ; ^AS_DATA2, DATA2                ;        ;                                 ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE9      ; 53         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE10     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AE11     ; 59         ; 3A             ; HPS_DDR3_ADDR[14]               ; output ; 2.5 V                           ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE12     ; 52         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE13     ; 95         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE14     ; 96         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE15     ;            ; 3B             ; VCCIO3B                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE16     ; 139        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE17     ; 135        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE18     ; 167        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE19     ; 165        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE20     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AE21     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE22     ; 191        ; 4A             ; HPS_DDR3_DQ[31]                 ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE23     ; 189        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE24     ; 209        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE25     ;            ; 4A             ; VCCIO4A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE26     ; 220        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE27     ; 229        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE28     ; 231        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE29     ; 253        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE30     ;            ; 5B             ; VCCIO5B                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF1      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 66         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF5      ; 64         ; 3A             ; HPS_DDR3_DQ[30]                 ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF6      ; 75         ; 3A             ; HPS_DDR3_ADDR[13]               ; output ; 2.5 V                           ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF7      ;            ; 3A             ; VCCIO3A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF8      ; 70         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 67         ; 3A             ; HPS_DDR3_DQ[15]                 ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF10     ; 57         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF11     ; 87         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF12     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 93         ; 3B             ; HPS_DDR3_DQS_P[2]               ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF14     ; 114        ; 3B             ; CLOCK_50                        ; input  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF15     ; 112        ; 3B             ; HPS_DDR3_DQ[11]                 ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF16     ; 137        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF17     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AF18     ; 133        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF19     ; 159        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF20     ; 175        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF21     ; 173        ; 4A             ; HPS_DDR3_DQ[17]                 ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF22     ;            ; 4A             ; VCCIO4A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF23     ; 183        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF24     ; 181        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF25     ; 206        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF26     ; 204        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF27     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AF28     ; 235        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF29     ; 237        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF30     ; 239        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG1      ; 71         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG2      ; 83         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG3      ; 63         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG4      ;            ; 3A             ; VCCIO3A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG5      ; 78         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG6      ; 73         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG7      ; 68         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG8      ; 65         ; 3A             ; HPS_DDR3_DQ[22]                 ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG9      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AG10     ; 86         ; 3B             ; HPS_DDR3_DQ[12]                 ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG11     ; 85         ; 3B             ; HPS_DDR3_DQ[9]                  ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG12     ; 103        ; 3B             ; HPS_DDR3_DM[3]                  ; output ; 2.5 V                           ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG13     ; 101        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG14     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AG15     ; 127        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG16     ; 134        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG17     ; 132        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG18     ; 150        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG19     ;            ; 4A             ; VCCIO4A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG20     ; 157        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG21     ; 143        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG22     ; 166        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG23     ; 163        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG24     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AG25     ; 190        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG26     ; 203        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG27     ; 212        ; 5A             ; HPS_DDR3_DQS_N[1]               ; bidir  ; 2.5 V                           ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AG28     ; 233        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG29     ;            ; 5A             ; VCCIO5A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG30     ; 243        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH1      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AH2      ; 69         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH3      ; 81         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH4      ; 61         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH5      ; 76         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH6      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AH7      ; 115        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH8      ; 113        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH9      ; 84         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH10     ; 118        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH11     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AH12     ; 126        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH13     ; 111        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH14     ; 109        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH15     ; 125        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH16     ;            ; 4A             ; VCCIO4A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH17     ; 147        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH18     ; 145        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH19     ; 148        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH20     ; 141        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH21     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AH22     ; 164        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH23     ; 174        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH24     ; 161        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH25     ; 188        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH26     ;            ; 4A             ; VCCIO4A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH27     ; 201        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH28     ; 214        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH29     ; 218        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH30     ; 241        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AJ1      ; 79         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ2      ; 77         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ3      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AJ4      ; 94         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ5      ; 99         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ6      ; 102        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ7      ; 100        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ8      ;            ; 3B             ; VCCIO3B                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ9      ; 110        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ10     ; 116        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ11     ; 119        ; 3B             ; HPS_DDR3_DQ[13]                 ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ12     ; 124        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ13     ;            ; 3B             ; VCCIO3B                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ14     ; 131        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ15     ;            ; 3B             ; VREFB3BN0                       ; power  ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AJ16     ; 142        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ17     ; 151        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ18     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AJ19     ; 155        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ20     ; 158        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ21     ; 156        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ22     ; 172        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ23     ;            ; 4A             ; VCCIO4A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ24     ; 182        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ25     ; 180        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ26     ; 187        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ27     ; 195        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ28     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AJ29     ; 216        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AJ30     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AK2      ; 91         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK3      ; 89         ; 3B             ; HPS_DDR3_DQ[26]                 ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK4      ; 92         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK5      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AK6      ; 97         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK7      ; 107        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK8      ; 105        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK9      ; 108        ; 3B             ; HPS_DDR3_DQ[23]                 ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK10     ;            ; 3B             ; VCCIO3B                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK11     ; 117        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK12     ; 123        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK13     ; 121        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK14     ; 129        ; 3B             ; HPS_DDR3_DM[2]                  ; output ; 2.5 V                           ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK15     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AK16     ; 140        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK17     ;            ; 4A             ; VREFB4AN0                       ; power  ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AK18     ; 149        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK19     ; 153        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK20     ;            ; 4A             ; VCCIO4A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK21     ; 171        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK22     ; 169        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK23     ; 179        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK24     ; 177        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK25     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AK26     ; 185        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK27     ; 193        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK28     ; 198        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK29     ; 196        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ; 509        ; 8A             ; HPS_DDR3_DQS_P[1]               ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B2       ; 507        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; B3       ; 513        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; B4       ;            ; 8A             ; VCCIO8A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; B5       ; 512        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 510        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 477        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ; 481        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; B9       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; B10      ;            ; 8A             ; VREFB8AN0                       ; power  ;                                 ;                     ; --           ;                 ; --       ; --           ;
; B11      ; 469        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 464        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 459        ; 8A             ; HPS_DDR3_DQ[14]                 ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B14      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 451        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 441        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 431        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 418        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; B20      ; 417        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 413        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 399        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; B23      ; 397        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; B24      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; B25      ; 387        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; B26      ; 386        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; B27      ; 381        ; 7A             ; ^HPS_TDI                        ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 376        ; 7A             ; ^HPS_TDO                        ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; B29      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; B30      ; 365        ; 6A             ; HPS_DDR3_ADDR[12]               ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; C1       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 517        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; C3       ; 511        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; C4       ; 501        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 497        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; C6       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; C7       ; 475        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 479        ; 8A             ; HPS_DDR3_DQS_P[3]               ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C9       ; 485        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 483        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; C11      ;            ; 8A             ; VCCIO8A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; C12      ; 467        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; C13      ; 462        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ; 448        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 453        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; C17      ; 433        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 435        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 427        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 421        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; C22      ; 396        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; C23      ; 401        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; C24      ; 393        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; C25      ; 388        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; C26      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; C27      ; 374        ; 7A             ; ^HPS_nRST                       ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; C28      ; 369        ; 6A             ; HPS_DDR3_WE_N                   ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; C29      ; 367        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; C30      ; 363        ; 6A             ; HPS_DDR3_ADDR[11]               ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; D1       ; 529        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; D2       ; 515        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; D3       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 521        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 499        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; D6       ; 495        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 505        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 8A             ; VCCIO8A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 480        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ; 472        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; D11      ; 470        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; D12      ; 496        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 446        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 449        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ; 445        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; D17      ; 440        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7C             ; VCCIO7C_HPS                     ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 426        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ; 420        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; D21      ; 419        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 402        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; D23      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 404        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; D25      ; 384        ; 7A             ; ^HPS_CLK1                       ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; D26      ; 373        ; 7A             ; ^GND                            ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; D27      ; 371        ; 6A             ; HPS_DDR3_RZQ                    ; input  ; SSTL-15 Class I                 ;                     ; --           ; N               ; no       ; Off          ;
; D28      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;                                 ; 1.5V                ; --           ;                 ; --       ; --           ;
; D29      ; 361        ; 6A             ; HPS_DDR3_ADDR[10]               ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; D30      ; 359        ; 6A             ; HPS_DDR3_RAS_N                  ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; E1       ; 527        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; E2       ; 525        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; E3       ; 523        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; E4       ; 519        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ;            ; 8A             ; VCCIO8A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; E6       ; 533        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; E7       ; 531        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ; 503        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; E9       ; 478        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; E11      ; 504        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; E12      ; 494        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ; 488        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; E14      ; 454        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 443        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ; 438        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; E18      ; 437        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; E19      ; 424        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; E21      ; 412        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ;            ; 7A, 7B, 7C, 7D ; VREFB7A7B7C7DN0_HPS             ; power  ;                                 ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 394        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; E24      ; 403        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; E25      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; E26      ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; E27      ; 357        ; 6A             ; HPS_DDR3_CAS_N                  ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; E28      ; 351        ; 6A             ; HPS_DDR3_ADDR[7]                ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; E29      ; 353        ; 6A             ; HPS_DDR3_BA[0]                  ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; E30      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 539        ; 9A             ; ^CONF_DONE                      ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 541        ; 9A             ; ^nSTATUS                        ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; F5       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; F6       ; 537        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; F7       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; F8       ; 536        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; F9       ; 534        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 528        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ; 502        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; F12      ;            ; 8A             ; VCCIO8A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; F13      ; 486        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 468        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 466        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ; 442        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; F17      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 430        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 410        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 407        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ; 409        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; F22      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; F23      ; 375        ; 7A             ; ^HPS_nPOR                       ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 383        ; 7A             ; ^HPS_PORSEL                     ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; F25      ; 385        ; 7A             ; ^HPS_CLK2                       ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; F26      ; 341        ; 6A             ; HPS_DDR3_ADDR[0]                ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; F27      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; F28      ; 345        ; 6A             ; HPS_DDR3_ADDR[2]                ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; F29      ; 349        ; 6A             ; HPS_DDR3_ADDR[6]                ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; F30      ; 347        ; 6A             ; HPS_DDR3_ADDR[3]                ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; G1       ;            ;                ; RREF                            ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 542        ; 9A             ; ^nCE                            ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A             ; ^MSEL2                          ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; G7       ; 535        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; G8       ; 492        ; 8A             ; HPS_DDR3_DQ[29]                 ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G9       ;            ; 8A             ; VCCIO8A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; G10      ; 526        ; 8A             ; HPS_DDR3_DQ[16]                 ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G11      ; 520        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 518        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 484        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 8A             ; VCCIO8A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 460        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 444        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 436        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 432        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; G20      ; 416        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 392        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 400        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; G23      ; 377        ; 7A             ; ^VCCRSTCLK_HPS                  ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; G24      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; G25      ; 370        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 362        ; 6A             ; HPS_DDR3_ADDR[9]                ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; G27      ; 339        ; 6A             ; VREFB6AN0_HPS                   ;        ;                                 ; 0.75V               ; Row I/O      ;                 ; --       ; --           ;
; G28      ; 335        ; 6A             ; HPS_DDR3_DQ[3]                  ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; G29      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;                                 ; 1.5V                ; --           ;                 ; --       ; --           ;
; G30      ; 343        ; 6A             ; HPS_DDR3_ADDR[1]                ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; H1       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ; 8A             ; VCCIO8A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; H7       ; 508        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; H8       ; 490        ; 8A             ; HPS_DDR3_DQS_N[3]               ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H9       ;            ; --             ; VCCBAT                          ; power  ;                                 ; 1.2V                ; --           ;                 ; --       ; --           ;
; H10      ;            ; --             ; VCC_AUX                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; H11      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 500        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; H13      ; 498        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 482        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 458        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; H17      ; 434        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ; 422        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ; 406        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; H20      ; 398        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; H22      ; 379        ; 7A             ; ^HPS_TCK                        ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; H23      ; 390        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; H24      ; 364        ; 6A             ; HPS_DDR3_CS_N                   ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; H25      ; 368        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;                                 ; 1.5V                ; --           ;                 ; --       ; --           ;
; H27      ; 360        ; 6A             ; HPS_DDR3_ADDR[8]                ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; H28      ; 333        ; 6A             ; HPS_DDR3_ODT                    ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; H29      ; 331        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; H30      ; 337        ; 6A             ; HPS_DDR3_DQ[2]                  ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; J1       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; J5       ; 545        ; 9A             ; ^nCONFIG                        ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 547        ; 9A             ; ^GND                            ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 506        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; J9       ; 532        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ; 530        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; J11      ;            ; --             ; VCCPGM                          ; power  ;                                 ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J12      ; 516        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ;            ; 8A             ; VCCIO8A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; J14      ; 476        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; J15      ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --             ; VCC_AUX                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; J17      ;            ; 7C             ; VCCPD7C_HPS                     ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; J18      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; J19      ; 408        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ; --             ; VCCRSTCLK_HPS                   ; power  ;                                 ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J21      ;            ; --             ; VCC_AUX_SHARED                  ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; J22      ; 372        ; 7A             ; ^GND                            ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; J23      ; 354        ; 6A             ; HPS_DDR3_BA[2]                  ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; J24      ; 352        ; 6A             ; HPS_DDR3_BA[1]                  ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; J25      ; 344        ; 6A             ; HPS_DDR3_ADDR[4]                ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; J26      ; 323        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 346        ; 6A             ; HPS_DDR3_ADDR[5]                ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; J28      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; J29      ; 327        ; 6A             ; HPS_DDR3_DQ[7]                  ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; J30      ; 329        ; 6A             ; HPS_DDR3_DQ[6]                  ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; K1       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 540        ; 9A             ; ^MSEL1                          ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 522        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ; 524        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; K9       ;            ; --             ; VCCA_FPLL                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; K10      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; 8A             ; VCCPD8A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; K12      ; 514        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; K13      ;            ; 8A             ; VCCPD8A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; K14      ; 474        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; K15      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; K16      ;            ; 7D             ; VCCPD7D_HPS                     ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; K17      ; 414        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; K18      ;            ; 7B             ; VCCPD7B_HPS                     ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ;            ; 7A             ; VCCPD7A_HPS                     ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; K20      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; K21      ; 366        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 336        ; 6A             ; HPS_DDR3_DQ[1]                  ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; K23      ; 338        ; 6A             ; HPS_DDR3_DQ[0]                  ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; K24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;                                 ; 1.5V                ; --           ;                 ; --       ; --           ;
; K25      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; K26      ; 322        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 319        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 325        ; 6A             ; HPS_DDR3_DM[0]                  ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; K29      ; 321        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; K30      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;                                 ; 1.5V                ; --           ;                 ; --       ; --           ;
; L1       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; L6       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 544        ; 9A             ; ^MSEL3                          ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; L8       ; 538        ; 9A             ; ^MSEL0                          ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; L9       ; 546        ; 9A             ; ^MSEL4                          ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; 8A             ; VCCPD8A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; 8A             ; VCCPD8A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; 8A             ; VCCPD8A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --             ; VCC_HPS                         ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --             ; VCC_HPS                         ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; L20      ;            ; --             ; VCC_HPS                         ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; L21      ;            ; --             ; VCCPLL_HPS                      ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; L22      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; L23      ; 350        ; 6A             ; HPS_DDR3_CK_N                   ; output ; Differential 1.5-V SSTL Class I ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L24      ; 328        ; 6A             ; HPS_DDR3_DQ[5]                  ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L25      ; 330        ; 6A             ; HPS_DDR3_DQ[4]                  ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L26      ; 320        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; L27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;                                 ; 1.5V                ; --           ;                 ; --       ; --           ;
; L28      ; 313        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; L29      ; 315        ; 6A             ; HPS_DDR3_CKE                    ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L30      ; 317        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; M5       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; M6       ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; M7       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; M8       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --             ; VCC_HPS                         ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; M17      ; 450        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; M18      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; M19      ; 334        ; 6A             ; HPS_DDR3_DQS_N[0]               ; bidir  ; Differential 1.5-V SSTL Class I ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M20      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; M22      ; 308        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; M23      ; 348        ; 6A             ; HPS_DDR3_CK_P                   ; output ; Differential 1.5-V SSTL Class I ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;                                 ; 1.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 314        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 312        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 309        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; M29      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; M30      ; 311        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; N7       ;            ; --             ; VCCA_FPLL                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; N10      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 452        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; N17      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; N18      ; 332        ; 6A             ; HPS_DDR3_DQS_P[0]               ; bidir  ; Differential 1.5-V SSTL Class I ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N19      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; N20      ;            ; --             ; VCC_HPS                         ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; N21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;                                 ; 1.5V                ; --           ;                 ; --       ; --           ;
; N22      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; N23      ; 310        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 318        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 316        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; N27      ; 297        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 303        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; N29      ; 305        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; N30      ; 307        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; P5       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; P6       ;            ; --             ; VCCA_FPLL                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; P7       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; P8       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; P9       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; P10      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; P15      ;            ; --             ; VCC_HPS                         ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --             ; VCC_HPS                         ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --             ; VCC_HPS                         ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 294        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; P23      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;                                 ; 1.5V                ; --           ;                 ; --       ; --           ;
; P24      ; 290        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; P25      ; 288        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; P26      ; 298        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; P27      ; 296        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; P28      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;                                 ; 1.5V                ; --           ;                 ; --       ; --           ;
; P29      ; 299        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; P30      ; 301        ; 6B             ; HPS_DDR3_RESET_N                ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R1       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; R6       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; R7       ;            ; --             ; VCCA_FPLL                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; R10      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; R16      ;            ; --             ; VCC_HPS                         ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; R17      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; R18      ; 302        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 300        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; R20      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; R21      ; 286        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 284        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; R23      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; R24      ; 272        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;                                 ; 1.5V                ; --           ;                 ; --       ; --           ;
; R26      ; 280        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 282        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 293        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; R29      ; 295        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; R30      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T1       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T5       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T6       ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; T7       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T8       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T9       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T10      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T11      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; T12      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T13      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; T14      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T16      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T17      ;            ; --             ; VCC_HPS                         ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; T18      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T19      ;            ; --             ; VCC_HPS                         ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; T20      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T21      ; 278        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; T22      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;                                 ; 1.5V                ; --           ;                 ; --       ; --           ;
; T23      ; 270        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; T24      ; 268        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ; 266        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; T26      ; 304        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; T27      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T28      ; 287        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; T29      ; 289        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; T30      ; 291        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; U7       ; 50         ; 3A             ; ^DCLK                           ;        ;                                 ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; U8       ; 48         ; 3A             ; #TDI                            ; input  ;                                 ;                     ; --           ;                 ; --       ; --           ;
; U9       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; U10      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; U11      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; U12      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; U13      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; U14      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; U15      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; U16      ;            ; --             ; VCC_HPS                         ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; U17      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; --             ; VCC_HPS                         ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;                                 ; 1.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 276        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; U21      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; U22      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; U23      ;            ; 5B             ; VCCPD5B                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 264        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ; 306        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; U27      ; 273        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; U28      ; 285        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; U29      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; U30      ; 283        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; --       ; --           ;
; V1       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; V6       ;            ; --             ; VCCA_FPLL                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; V7       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --             ; VCCA_FPLL                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; V9       ; 44         ; 3A             ; #TMS                            ; input  ;                                 ;                     ; --           ;                 ; --       ; --           ;
; V10      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; V11      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; V12      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; V13      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; V14      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; V15      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; V16      ; 138        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; V17      ; 154        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; V18      ; 194        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; V19      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; V20      ; 292        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; V22      ;            ; 5A             ; VCCPD5A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; V23      ; 236        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; V24      ;            ; 5A             ; VCCPD5A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; V25      ; 246        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; V26      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;                                 ; 1.5V                ; --           ;                 ; --       ; --           ;
; V27      ; 265        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 271        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; V29      ; 275        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; V30      ; 281        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; W6       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; W7       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; W8       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; W9       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; W10      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; W11      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; W12      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; W13      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; W14      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; W15      ; 130        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; W16      ; 136        ; 4A             ; HPS_DDR3_DQ[10]                 ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W17      ; 152        ; 4A             ; HPS_DDR3_DQ[25]                 ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W18      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; W19      ; 192        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; W20      ; 217        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; W21      ; 221        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; W22      ; 223        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; W23      ;            ; 5A             ; VCCIO5A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; W24      ; 238        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; W25      ; 244        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; W26      ; 274        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ; 261        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; W28      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; W29      ; 279        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; W30      ; 277        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; Y4       ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y7       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; Y9       ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y10      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; Y11      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y12      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y14      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; Y15      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; Y16      ; 128        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y17      ; 170        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y18      ; 178        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y19      ; 202        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y20      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; Y21      ; 219        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y22      ;            ; --             ; VCCA_FPLL                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y23      ; 232        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y24      ; 234        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y25      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 256        ; 5B             ; HPS_DDR3_DQS_N[2]               ; bidir  ; 2.5 V                           ;                     ; Row I/O      ; N               ; no       ; Off          ;
; Y27      ; 258        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y28      ; 269        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y29      ; 263        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y30      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
+----------+------------+----------------+---------------------------------+--------+---------------------------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DLL Summary                                                                                                                                                                                                                                                                                    ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+----------------------+-------------------------+------------------------+
; DLL                                                                                                                                                                                                 ; Location       ; Low Jitter/Fast Lock ; Cycles Required to Lock ; Delay Control Out Mode ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+----------------------+-------------------------+------------------------+
; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_dll_cyclonev:dll|dll_wys_m ; DLL_X89_Y81_N3 ; Low Jitter           ; 1280                    ; normal                 ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+----------------------+-------------------------+------------------------+


+----------------------------------------------------------+
; I/O Assignment Warnings                                  ;
+-------------------+--------------------------------------+
; Pin Name          ; Reason                               ;
+-------------------+--------------------------------------+
; HPS_DDR3_ADDR[13] ; Missing drive strength and slew rate ;
; HPS_DDR3_ADDR[14] ; Missing drive strength and slew rate ;
; HPS_DDR3_DM[1]    ; Missing drive strength and slew rate ;
; HPS_DDR3_DM[2]    ; Missing drive strength and slew rate ;
; HPS_DDR3_ADDR[0]  ; Missing slew rate                    ;
; HPS_DDR3_ADDR[1]  ; Missing slew rate                    ;
; HPS_DDR3_ADDR[2]  ; Missing slew rate                    ;
; HPS_DDR3_ADDR[3]  ; Missing slew rate                    ;
; HPS_DDR3_ADDR[4]  ; Missing slew rate                    ;
; HPS_DDR3_ADDR[5]  ; Missing slew rate                    ;
; HPS_DDR3_ADDR[6]  ; Missing slew rate                    ;
; HPS_DDR3_ADDR[7]  ; Missing slew rate                    ;
; HPS_DDR3_ADDR[8]  ; Missing slew rate                    ;
; HPS_DDR3_ADDR[9]  ; Missing slew rate                    ;
; HPS_DDR3_ADDR[10] ; Missing slew rate                    ;
; HPS_DDR3_ADDR[11] ; Missing slew rate                    ;
; HPS_DDR3_ADDR[12] ; Missing slew rate                    ;
; HPS_DDR3_BA[0]    ; Missing slew rate                    ;
; HPS_DDR3_BA[1]    ; Missing slew rate                    ;
; HPS_DDR3_BA[2]    ; Missing slew rate                    ;
; HPS_DDR3_CAS_N    ; Missing slew rate                    ;
; HPS_DDR3_CKE      ; Missing slew rate                    ;
; HPS_DDR3_CS_N     ; Missing slew rate                    ;
; HPS_DDR3_ODT      ; Missing slew rate                    ;
; HPS_DDR3_RAS_N    ; Missing slew rate                    ;
; HPS_DDR3_RESET_N  ; Missing slew rate                    ;
; HPS_DDR3_WE_N     ; Missing slew rate                    ;
; HPS_DDR3_DM[3]    ; Missing drive strength and slew rate ;
; HPS_DDR3_DQ[8]    ; Missing drive strength and slew rate ;
; HPS_DDR3_DQ[9]    ; Missing drive strength and slew rate ;
; HPS_DDR3_DQ[10]   ; Missing drive strength and slew rate ;
; HPS_DDR3_DQ[11]   ; Missing drive strength and slew rate ;
; HPS_DDR3_DQ[12]   ; Missing drive strength and slew rate ;
; HPS_DDR3_DQ[13]   ; Missing drive strength and slew rate ;
; HPS_DDR3_DQ[14]   ; Missing drive strength and slew rate ;
; HPS_DDR3_DQ[15]   ; Missing drive strength and slew rate ;
; HPS_DDR3_DQ[16]   ; Missing drive strength and slew rate ;
; HPS_DDR3_DQ[17]   ; Missing drive strength and slew rate ;
; HPS_DDR3_DQ[18]   ; Missing drive strength and slew rate ;
; HPS_DDR3_DQ[19]   ; Missing drive strength and slew rate ;
; HPS_DDR3_DQ[20]   ; Missing drive strength and slew rate ;
; HPS_DDR3_DQ[21]   ; Missing drive strength and slew rate ;
; HPS_DDR3_DQ[22]   ; Missing drive strength and slew rate ;
; HPS_DDR3_DQ[23]   ; Missing drive strength and slew rate ;
; HPS_DDR3_DQ[24]   ; Missing drive strength and slew rate ;
; HPS_DDR3_DQ[25]   ; Missing drive strength and slew rate ;
; HPS_DDR3_DQ[26]   ; Missing drive strength and slew rate ;
; HPS_DDR3_DQ[27]   ; Missing drive strength and slew rate ;
; HPS_DDR3_DQ[28]   ; Missing drive strength and slew rate ;
; HPS_DDR3_DQ[29]   ; Missing drive strength and slew rate ;
; HPS_DDR3_DQ[30]   ; Missing drive strength and slew rate ;
; HPS_DDR3_DQ[31]   ; Missing drive strength and slew rate ;
; HPS_DDR3_DQS_N[1] ; Missing drive strength and slew rate ;
; HPS_DDR3_DQS_N[2] ; Missing drive strength and slew rate ;
; HPS_DDR3_DQS_N[3] ; Missing drive strength and slew rate ;
; HPS_DDR3_DQS_P[1] ; Missing drive strength and slew rate ;
; HPS_DDR3_DQS_P[2] ; Missing drive strength and slew rate ;
; HPS_DDR3_DQS_P[3] ; Missing drive strength and slew rate ;
; HPS_DDR3_ADDR[13] ; Missing location assignment          ;
; HPS_DDR3_ADDR[14] ; Missing location assignment          ;
; HPS_DDR3_DM[1]    ; Missing location assignment          ;
; HPS_DDR3_DM[2]    ; Missing location assignment          ;
; HPS_DDR3_ADDR[0]  ; Missing location assignment          ;
; HPS_DDR3_ADDR[1]  ; Missing location assignment          ;
; HPS_DDR3_ADDR[2]  ; Missing location assignment          ;
; HPS_DDR3_ADDR[3]  ; Missing location assignment          ;
; HPS_DDR3_ADDR[4]  ; Missing location assignment          ;
; HPS_DDR3_ADDR[5]  ; Missing location assignment          ;
; HPS_DDR3_ADDR[6]  ; Missing location assignment          ;
; HPS_DDR3_ADDR[7]  ; Missing location assignment          ;
; HPS_DDR3_ADDR[8]  ; Missing location assignment          ;
; HPS_DDR3_ADDR[9]  ; Missing location assignment          ;
; HPS_DDR3_ADDR[10] ; Missing location assignment          ;
; HPS_DDR3_ADDR[11] ; Missing location assignment          ;
; HPS_DDR3_ADDR[12] ; Missing location assignment          ;
; HPS_DDR3_BA[0]    ; Missing location assignment          ;
; HPS_DDR3_BA[1]    ; Missing location assignment          ;
; HPS_DDR3_BA[2]    ; Missing location assignment          ;
; HPS_DDR3_CAS_N    ; Missing location assignment          ;
; HPS_DDR3_CKE      ; Missing location assignment          ;
; HPS_DDR3_CK_N     ; Missing location assignment          ;
; HPS_DDR3_CK_P     ; Missing location assignment          ;
; HPS_DDR3_CS_N     ; Missing location assignment          ;
; HPS_DDR3_DM[0]    ; Missing location assignment          ;
; HPS_DDR3_ODT      ; Missing location assignment          ;
; HPS_DDR3_RAS_N    ; Missing location assignment          ;
; HPS_DDR3_RESET_N  ; Missing location assignment          ;
; HPS_DDR3_WE_N     ; Missing location assignment          ;
; HPS_DDR3_DM[3]    ; Missing location assignment          ;
; HPS_DDR3_DQ[8]    ; Missing location assignment          ;
; HPS_DDR3_DQ[9]    ; Missing location assignment          ;
; HPS_DDR3_DQ[10]   ; Missing location assignment          ;
; HPS_DDR3_DQ[11]   ; Missing location assignment          ;
; HPS_DDR3_DQ[12]   ; Missing location assignment          ;
; HPS_DDR3_DQ[13]   ; Missing location assignment          ;
; HPS_DDR3_DQ[0]    ; Missing location assignment          ;
; HPS_DDR3_DQ[1]    ; Missing location assignment          ;
; HPS_DDR3_DQ[2]    ; Missing location assignment          ;
; HPS_DDR3_DQ[3]    ; Missing location assignment          ;
; HPS_DDR3_DQ[4]    ; Missing location assignment          ;
; HPS_DDR3_DQ[5]    ; Missing location assignment          ;
; HPS_DDR3_DQ[6]    ; Missing location assignment          ;
; HPS_DDR3_DQ[7]    ; Missing location assignment          ;
; HPS_DDR3_DQS_N[0] ; Missing location assignment          ;
; HPS_DDR3_DQS_P[0] ; Missing location assignment          ;
; HPS_DDR3_DQ[14]   ; Missing location assignment          ;
; HPS_DDR3_DQ[15]   ; Missing location assignment          ;
; HPS_DDR3_DQ[16]   ; Missing location assignment          ;
; HPS_DDR3_DQ[17]   ; Missing location assignment          ;
; HPS_DDR3_DQ[18]   ; Missing location assignment          ;
; HPS_DDR3_DQ[19]   ; Missing location assignment          ;
; HPS_DDR3_DQ[20]   ; Missing location assignment          ;
; HPS_DDR3_DQ[21]   ; Missing location assignment          ;
; HPS_DDR3_DQ[22]   ; Missing location assignment          ;
; HPS_DDR3_DQ[23]   ; Missing location assignment          ;
; HPS_DDR3_DQ[24]   ; Missing location assignment          ;
; HPS_DDR3_DQ[25]   ; Missing location assignment          ;
; HPS_DDR3_DQ[26]   ; Missing location assignment          ;
; HPS_DDR3_DQ[27]   ; Missing location assignment          ;
; HPS_DDR3_DQ[28]   ; Missing location assignment          ;
; HPS_DDR3_DQ[29]   ; Missing location assignment          ;
; HPS_DDR3_DQ[30]   ; Missing location assignment          ;
; HPS_DDR3_DQ[31]   ; Missing location assignment          ;
; HPS_DDR3_DQS_N[1] ; Missing location assignment          ;
; HPS_DDR3_DQS_N[2] ; Missing location assignment          ;
; HPS_DDR3_DQS_N[3] ; Missing location assignment          ;
; HPS_DDR3_DQS_P[1] ; Missing location assignment          ;
; HPS_DDR3_DQS_P[2] ; Missing location assignment          ;
; HPS_DDR3_DQS_P[3] ; Missing location assignment          ;
; HPS_DDR3_RZQ      ; Missing location assignment          ;
+-------------------+--------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage Summary                                                                                                                                                                          ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+
;                                                                                                                                                               ;                            ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+
; systemfinal:u0|systemfinal_System_PLL:system_pll|systemfinal_System_PLL_sys_pll:sys_pll|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                ;                            ;
;     -- PLL Type                                                                                                                                               ; Integer PLL                ;
;     -- PLL Location                                                                                                                                           ; FRACTIONALPLL_X0_Y15_N0    ;
;     -- PLL Feedback clock type                                                                                                                                ; none                       ;
;     -- PLL Bandwidth                                                                                                                                          ; Auto                       ;
;         -- PLL Bandwidth Range                                                                                                                                ; 2100000 to 1400000 Hz      ;
;     -- Reference Clock Frequency                                                                                                                              ; 50.0 MHz                   ;
;     -- Reference Clock Sourced by                                                                                                                             ; Dedicated Pin              ;
;     -- PLL VCO Frequency                                                                                                                                      ; 300.0 MHz                  ;
;     -- PLL Operation Mode                                                                                                                                     ; Direct                     ;
;     -- PLL Freq Min Lock                                                                                                                                      ; 50.000000 MHz              ;
;     -- PLL Freq Max Lock                                                                                                                                      ; 133.333333 MHz             ;
;     -- PLL Enable                                                                                                                                             ; On                         ;
;     -- PLL Fractional Division                                                                                                                                ; N/A                        ;
;     -- M Counter                                                                                                                                              ; 12                         ;
;     -- N Counter                                                                                                                                              ; 2                          ;
;     -- PLL Refclk Select                                                                                                                                      ;                            ;
;             -- PLL Refclk Select Location                                                                                                                     ; PLLREFCLKSELECT_X0_Y21_N0  ;
;             -- PLL Reference Clock Input 0 source                                                                                                             ; clk_0                      ;
;             -- PLL Reference Clock Input 1 source                                                                                                             ; ref_clk1                   ;
;             -- ADJPLLIN source                                                                                                                                ; N/A                        ;
;             -- CORECLKIN source                                                                                                                               ; N/A                        ;
;             -- IQTXRXCLKIN source                                                                                                                             ; N/A                        ;
;             -- PLLIQCLKIN source                                                                                                                              ; N/A                        ;
;             -- RXIQCLKIN source                                                                                                                               ; N/A                        ;
;             -- CLKIN(0) source                                                                                                                                ; CLOCK_50~input             ;
;             -- CLKIN(1) source                                                                                                                                ; N/A                        ;
;             -- CLKIN(2) source                                                                                                                                ; N/A                        ;
;             -- CLKIN(3) source                                                                                                                                ; N/A                        ;
;     -- PLL Output Counter                                                                                                                                     ;                            ;
;         -- systemfinal:u0|systemfinal_System_PLL:system_pll|systemfinal_System_PLL_sys_pll:sys_pll|altera_pll:altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER ;                            ;
;             -- Output Clock Frequency                                                                                                                         ; 100.0 MHz                  ;
;             -- Output Clock Location                                                                                                                          ; PLLOUTPUTCOUNTER_X0_Y20_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                                         ; On                         ;
;             -- Duty Cycle                                                                                                                                     ; 50.0000                    ;
;             -- Phase Shift                                                                                                                                    ; 0.000000 degrees           ;
;             -- C Counter                                                                                                                                      ; 3                          ;
;             -- C Counter PH Mux PRST                                                                                                                          ; 0                          ;
;             -- C Counter PRST                                                                                                                                 ; 1                          ;
;                                                                                                                                                               ;                            ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-----------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                    ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                     ; Entity Name                                       ; Library Name ;
+-----------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------+--------------+
; |FinalDesign                                                                                  ; 4583.0 (172.9)       ; 5715.0 (239.2)                   ; 1173.0 (66.4)                                     ; 41.0 (0.1)                       ; 0.0 (0.0)            ; 5666 (282)          ; 8796 (432)                ; 90 (90)       ; 131072            ; 16    ; 64         ; 73   ; 0            ; |FinalDesign                                                                                                                                                                                                                                                                                                                                                                            ; FinalDesign                                       ; work         ;
;    |TPU8:tpu|                                                                                 ; 3563.3 (2020.1)      ; 4589.9 (2678.6)                  ; 1060.5 (692.2)                                    ; 33.9 (33.6)                      ; 0.0 (0.0)            ; 3989 (1940)         ; 7451 (3387)               ; 0 (0)         ; 0                 ; 0     ; 64         ; 0    ; 0            ; |FinalDesign|TPU8:tpu                                                                                                                                                                                                                                                                                                                                                                   ; TPU8                                              ; work         ;
;       |SYSMAC:ColumnZero[0].mac|                                                              ; 24.7 (16.7)          ; 31.6 (23.6)                      ; 6.9 (6.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 67 (67)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:ColumnZero[0].mac                                                                                                                                                                                                                                                                                                                                          ; SYSMAC                                            ; work         ;
;          |NewAdd:adder|                                                                       ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:ColumnZero[0].mac|NewAdd:adder                                                                                                                                                                                                                                                                                                                             ; NewAdd                                            ; work         ;
;             |lpm_add_sub:LPM_ADD_SUB_component|                                               ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:ColumnZero[0].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component                                                                                                                                                                                                                                                                                           ; lpm_add_sub                                       ; work         ;
;                |add_sub_qbh:auto_generated|                                                   ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:ColumnZero[0].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_qbh:auto_generated                                                                                                                                                                                                                                                                ; add_sub_qbh                                       ; work         ;
;       |SYSMAC:ColumnZero[1].mac|                                                              ; 31.5 (23.5)          ; 32.5 (24.5)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (1)              ; 66 (66)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:ColumnZero[1].mac                                                                                                                                                                                                                                                                                                                                          ; SYSMAC                                            ; work         ;
;          |NewAdd:adder|                                                                       ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:ColumnZero[1].mac|NewAdd:adder                                                                                                                                                                                                                                                                                                                             ; NewAdd                                            ; work         ;
;             |lpm_add_sub:LPM_ADD_SUB_component|                                               ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:ColumnZero[1].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component                                                                                                                                                                                                                                                                                           ; lpm_add_sub                                       ; work         ;
;                |add_sub_qbh:auto_generated|                                                   ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:ColumnZero[1].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_qbh:auto_generated                                                                                                                                                                                                                                                                ; add_sub_qbh                                       ; work         ;
;       |SYSMAC:ColumnZero[2].mac|                                                              ; 25.8 (17.8)          ; 32.2 (24.2)                      ; 6.3 (6.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 67 (67)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:ColumnZero[2].mac                                                                                                                                                                                                                                                                                                                                          ; SYSMAC                                            ; work         ;
;          |NewAdd:adder|                                                                       ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:ColumnZero[2].mac|NewAdd:adder                                                                                                                                                                                                                                                                                                                             ; NewAdd                                            ; work         ;
;             |lpm_add_sub:LPM_ADD_SUB_component|                                               ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:ColumnZero[2].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component                                                                                                                                                                                                                                                                                           ; lpm_add_sub                                       ; work         ;
;                |add_sub_qbh:auto_generated|                                                   ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:ColumnZero[2].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_qbh:auto_generated                                                                                                                                                                                                                                                                ; add_sub_qbh                                       ; work         ;
;       |SYSMAC:ColumnZero[3].mac|                                                              ; 26.8 (18.8)          ; 32.0 (24.0)                      ; 5.2 (5.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 68 (68)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:ColumnZero[3].mac                                                                                                                                                                                                                                                                                                                                          ; SYSMAC                                            ; work         ;
;          |NewAdd:adder|                                                                       ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:ColumnZero[3].mac|NewAdd:adder                                                                                                                                                                                                                                                                                                                             ; NewAdd                                            ; work         ;
;             |lpm_add_sub:LPM_ADD_SUB_component|                                               ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:ColumnZero[3].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component                                                                                                                                                                                                                                                                                           ; lpm_add_sub                                       ; work         ;
;                |add_sub_qbh:auto_generated|                                                   ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:ColumnZero[3].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_qbh:auto_generated                                                                                                                                                                                                                                                                ; add_sub_qbh                                       ; work         ;
;       |SYSMAC:ColumnZero[4].mac|                                                              ; 24.3 (16.3)          ; 32.0 (24.0)                      ; 7.7 (7.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 65 (65)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:ColumnZero[4].mac                                                                                                                                                                                                                                                                                                                                          ; SYSMAC                                            ; work         ;
;          |NewAdd:adder|                                                                       ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:ColumnZero[4].mac|NewAdd:adder                                                                                                                                                                                                                                                                                                                             ; NewAdd                                            ; work         ;
;             |lpm_add_sub:LPM_ADD_SUB_component|                                               ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:ColumnZero[4].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component                                                                                                                                                                                                                                                                                           ; lpm_add_sub                                       ; work         ;
;                |add_sub_qbh:auto_generated|                                                   ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:ColumnZero[4].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_qbh:auto_generated                                                                                                                                                                                                                                                                ; add_sub_qbh                                       ; work         ;
;       |SYSMAC:ColumnZero[5].mac|                                                              ; 25.0 (17.0)          ; 32.0 (24.0)                      ; 7.0 (7.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 65 (65)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:ColumnZero[5].mac                                                                                                                                                                                                                                                                                                                                          ; SYSMAC                                            ; work         ;
;          |NewAdd:adder|                                                                       ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:ColumnZero[5].mac|NewAdd:adder                                                                                                                                                                                                                                                                                                                             ; NewAdd                                            ; work         ;
;             |lpm_add_sub:LPM_ADD_SUB_component|                                               ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:ColumnZero[5].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component                                                                                                                                                                                                                                                                                           ; lpm_add_sub                                       ; work         ;
;                |add_sub_qbh:auto_generated|                                                   ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:ColumnZero[5].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_qbh:auto_generated                                                                                                                                                                                                                                                                ; add_sub_qbh                                       ; work         ;
;       |SYSMAC:ColumnZero[6].mac|                                                              ; 20.0 (12.0)          ; 24.2 (16.2)                      ; 4.2 (4.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 51 (51)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:ColumnZero[6].mac                                                                                                                                                                                                                                                                                                                                          ; SYSMAC                                            ; work         ;
;          |NewAdd:adder|                                                                       ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:ColumnZero[6].mac|NewAdd:adder                                                                                                                                                                                                                                                                                                                             ; NewAdd                                            ; work         ;
;             |lpm_add_sub:LPM_ADD_SUB_component|                                               ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:ColumnZero[6].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component                                                                                                                                                                                                                                                                                           ; lpm_add_sub                                       ; work         ;
;                |add_sub_qbh:auto_generated|                                                   ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:ColumnZero[6].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_qbh:auto_generated                                                                                                                                                                                                                                                                ; add_sub_qbh                                       ; work         ;
;       |SYSMAC:RestofMACsone[0].RestofMacstwo[0].mac|                                          ; 24.5 (16.5)          ; 31.6 (23.6)                      ; 7.1 (7.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 67 (67)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[0].mac                                                                                                                                                                                                                                                                                                                      ; SYSMAC                                            ; work         ;
;          |NewAdd:adder|                                                                       ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[0].mac|NewAdd:adder                                                                                                                                                                                                                                                                                                         ; NewAdd                                            ; work         ;
;             |lpm_add_sub:LPM_ADD_SUB_component|                                               ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[0].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component                                                                                                                                                                                                                                                                       ; lpm_add_sub                                       ; work         ;
;                |add_sub_qbh:auto_generated|                                                   ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[0].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_qbh:auto_generated                                                                                                                                                                                                                                            ; add_sub_qbh                                       ; work         ;
;       |SYSMAC:RestofMACsone[0].RestofMacstwo[1].mac|                                          ; 25.0 (17.0)          ; 31.8 (23.8)                      ; 6.8 (6.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 69 (69)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[1].mac                                                                                                                                                                                                                                                                                                                      ; SYSMAC                                            ; work         ;
;          |NewAdd:adder|                                                                       ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[1].mac|NewAdd:adder                                                                                                                                                                                                                                                                                                         ; NewAdd                                            ; work         ;
;             |lpm_add_sub:LPM_ADD_SUB_component|                                               ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[1].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component                                                                                                                                                                                                                                                                       ; lpm_add_sub                                       ; work         ;
;                |add_sub_qbh:auto_generated|                                                   ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[1].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_qbh:auto_generated                                                                                                                                                                                                                                            ; add_sub_qbh                                       ; work         ;
;       |SYSMAC:RestofMACsone[0].RestofMacstwo[2].mac|                                          ; 24.2 (16.2)          ; 32.0 (24.0)                      ; 7.8 (7.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 73 (73)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[2].mac                                                                                                                                                                                                                                                                                                                      ; SYSMAC                                            ; work         ;
;          |NewAdd:adder|                                                                       ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[2].mac|NewAdd:adder                                                                                                                                                                                                                                                                                                         ; NewAdd                                            ; work         ;
;             |lpm_add_sub:LPM_ADD_SUB_component|                                               ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[2].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component                                                                                                                                                                                                                                                                       ; lpm_add_sub                                       ; work         ;
;                |add_sub_qbh:auto_generated|                                                   ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[2].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_qbh:auto_generated                                                                                                                                                                                                                                            ; add_sub_qbh                                       ; work         ;
;       |SYSMAC:RestofMACsone[0].RestofMacstwo[3].mac|                                          ; 25.9 (17.9)          ; 31.7 (23.7)                      ; 5.8 (5.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 66 (66)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[3].mac                                                                                                                                                                                                                                                                                                                      ; SYSMAC                                            ; work         ;
;          |NewAdd:adder|                                                                       ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[3].mac|NewAdd:adder                                                                                                                                                                                                                                                                                                         ; NewAdd                                            ; work         ;
;             |lpm_add_sub:LPM_ADD_SUB_component|                                               ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[3].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component                                                                                                                                                                                                                                                                       ; lpm_add_sub                                       ; work         ;
;                |add_sub_qbh:auto_generated|                                                   ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[3].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_qbh:auto_generated                                                                                                                                                                                                                                            ; add_sub_qbh                                       ; work         ;
;       |SYSMAC:RestofMACsone[0].RestofMacstwo[4].mac|                                          ; 24.8 (16.8)          ; 31.8 (23.8)                      ; 7.0 (7.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 71 (71)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[4].mac                                                                                                                                                                                                                                                                                                                      ; SYSMAC                                            ; work         ;
;          |NewAdd:adder|                                                                       ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[4].mac|NewAdd:adder                                                                                                                                                                                                                                                                                                         ; NewAdd                                            ; work         ;
;             |lpm_add_sub:LPM_ADD_SUB_component|                                               ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[4].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component                                                                                                                                                                                                                                                                       ; lpm_add_sub                                       ; work         ;
;                |add_sub_qbh:auto_generated|                                                   ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[4].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_qbh:auto_generated                                                                                                                                                                                                                                            ; add_sub_qbh                                       ; work         ;
;       |SYSMAC:RestofMACsone[0].RestofMacstwo[5].mac|                                          ; 26.0 (18.0)          ; 32.2 (24.2)                      ; 6.2 (6.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 67 (67)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[5].mac                                                                                                                                                                                                                                                                                                                      ; SYSMAC                                            ; work         ;
;          |NewAdd:adder|                                                                       ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[5].mac|NewAdd:adder                                                                                                                                                                                                                                                                                                         ; NewAdd                                            ; work         ;
;             |lpm_add_sub:LPM_ADD_SUB_component|                                               ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[5].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component                                                                                                                                                                                                                                                                       ; lpm_add_sub                                       ; work         ;
;                |add_sub_qbh:auto_generated|                                                   ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[5].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_qbh:auto_generated                                                                                                                                                                                                                                            ; add_sub_qbh                                       ; work         ;
;       |SYSMAC:RestofMACsone[0].RestofMacstwo[6].mac|                                          ; 20.0 (12.0)          ; 23.8 (15.8)                      ; 3.8 (3.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 50 (50)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[6].mac                                                                                                                                                                                                                                                                                                                      ; SYSMAC                                            ; work         ;
;          |NewAdd:adder|                                                                       ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[6].mac|NewAdd:adder                                                                                                                                                                                                                                                                                                         ; NewAdd                                            ; work         ;
;             |lpm_add_sub:LPM_ADD_SUB_component|                                               ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[6].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component                                                                                                                                                                                                                                                                       ; lpm_add_sub                                       ; work         ;
;                |add_sub_qbh:auto_generated|                                                   ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[6].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_qbh:auto_generated                                                                                                                                                                                                                                            ; add_sub_qbh                                       ; work         ;
;       |SYSMAC:RestofMACsone[1].RestofMacstwo[0].mac|                                          ; 24.0 (16.0)          ; 31.8 (23.8)                      ; 7.8 (7.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 68 (68)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[1].RestofMacstwo[0].mac                                                                                                                                                                                                                                                                                                                      ; SYSMAC                                            ; work         ;
;          |NewAdd:adder|                                                                       ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[1].RestofMacstwo[0].mac|NewAdd:adder                                                                                                                                                                                                                                                                                                         ; NewAdd                                            ; work         ;
;             |lpm_add_sub:LPM_ADD_SUB_component|                                               ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[1].RestofMacstwo[0].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component                                                                                                                                                                                                                                                                       ; lpm_add_sub                                       ; work         ;
;                |add_sub_qbh:auto_generated|                                                   ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[1].RestofMacstwo[0].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_qbh:auto_generated                                                                                                                                                                                                                                            ; add_sub_qbh                                       ; work         ;
;       |SYSMAC:RestofMACsone[1].RestofMacstwo[1].mac|                                          ; 25.3 (17.3)          ; 30.5 (22.5)                      ; 5.2 (5.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 66 (66)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[1].RestofMacstwo[1].mac                                                                                                                                                                                                                                                                                                                      ; SYSMAC                                            ; work         ;
;          |NewAdd:adder|                                                                       ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[1].RestofMacstwo[1].mac|NewAdd:adder                                                                                                                                                                                                                                                                                                         ; NewAdd                                            ; work         ;
;             |lpm_add_sub:LPM_ADD_SUB_component|                                               ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[1].RestofMacstwo[1].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component                                                                                                                                                                                                                                                                       ; lpm_add_sub                                       ; work         ;
;                |add_sub_qbh:auto_generated|                                                   ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[1].RestofMacstwo[1].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_qbh:auto_generated                                                                                                                                                                                                                                            ; add_sub_qbh                                       ; work         ;
;       |SYSMAC:RestofMACsone[1].RestofMacstwo[2].mac|                                          ; 24.9 (16.9)          ; 31.8 (23.8)                      ; 6.9 (6.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 68 (68)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[1].RestofMacstwo[2].mac                                                                                                                                                                                                                                                                                                                      ; SYSMAC                                            ; work         ;
;          |NewAdd:adder|                                                                       ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[1].RestofMacstwo[2].mac|NewAdd:adder                                                                                                                                                                                                                                                                                                         ; NewAdd                                            ; work         ;
;             |lpm_add_sub:LPM_ADD_SUB_component|                                               ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[1].RestofMacstwo[2].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component                                                                                                                                                                                                                                                                       ; lpm_add_sub                                       ; work         ;
;                |add_sub_qbh:auto_generated|                                                   ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[1].RestofMacstwo[2].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_qbh:auto_generated                                                                                                                                                                                                                                            ; add_sub_qbh                                       ; work         ;
;       |SYSMAC:RestofMACsone[1].RestofMacstwo[3].mac|                                          ; 26.3 (18.3)          ; 32.3 (24.3)                      ; 6.0 (6.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 67 (67)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[1].RestofMacstwo[3].mac                                                                                                                                                                                                                                                                                                                      ; SYSMAC                                            ; work         ;
;          |NewAdd:adder|                                                                       ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[1].RestofMacstwo[3].mac|NewAdd:adder                                                                                                                                                                                                                                                                                                         ; NewAdd                                            ; work         ;
;             |lpm_add_sub:LPM_ADD_SUB_component|                                               ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[1].RestofMacstwo[3].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component                                                                                                                                                                                                                                                                       ; lpm_add_sub                                       ; work         ;
;                |add_sub_qbh:auto_generated|                                                   ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[1].RestofMacstwo[3].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_qbh:auto_generated                                                                                                                                                                                                                                            ; add_sub_qbh                                       ; work         ;
;       |SYSMAC:RestofMACsone[1].RestofMacstwo[4].mac|                                          ; 25.7 (17.7)          ; 32.0 (24.0)                      ; 6.3 (6.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 69 (69)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[1].RestofMacstwo[4].mac                                                                                                                                                                                                                                                                                                                      ; SYSMAC                                            ; work         ;
;          |NewAdd:adder|                                                                       ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[1].RestofMacstwo[4].mac|NewAdd:adder                                                                                                                                                                                                                                                                                                         ; NewAdd                                            ; work         ;
;             |lpm_add_sub:LPM_ADD_SUB_component|                                               ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[1].RestofMacstwo[4].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component                                                                                                                                                                                                                                                                       ; lpm_add_sub                                       ; work         ;
;                |add_sub_qbh:auto_generated|                                                   ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[1].RestofMacstwo[4].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_qbh:auto_generated                                                                                                                                                                                                                                            ; add_sub_qbh                                       ; work         ;
;       |SYSMAC:RestofMACsone[1].RestofMacstwo[5].mac|                                          ; 24.7 (16.7)          ; 32.2 (24.2)                      ; 7.5 (7.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 68 (68)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[1].RestofMacstwo[5].mac                                                                                                                                                                                                                                                                                                                      ; SYSMAC                                            ; work         ;
;          |NewAdd:adder|                                                                       ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[1].RestofMacstwo[5].mac|NewAdd:adder                                                                                                                                                                                                                                                                                                         ; NewAdd                                            ; work         ;
;             |lpm_add_sub:LPM_ADD_SUB_component|                                               ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[1].RestofMacstwo[5].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component                                                                                                                                                                                                                                                                       ; lpm_add_sub                                       ; work         ;
;                |add_sub_qbh:auto_generated|                                                   ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[1].RestofMacstwo[5].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_qbh:auto_generated                                                                                                                                                                                                                                            ; add_sub_qbh                                       ; work         ;
;       |SYSMAC:RestofMACsone[1].RestofMacstwo[6].mac|                                          ; 20.0 (12.0)          ; 24.3 (16.3)                      ; 4.3 (4.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 51 (51)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[1].RestofMacstwo[6].mac                                                                                                                                                                                                                                                                                                                      ; SYSMAC                                            ; work         ;
;          |NewAdd:adder|                                                                       ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[1].RestofMacstwo[6].mac|NewAdd:adder                                                                                                                                                                                                                                                                                                         ; NewAdd                                            ; work         ;
;             |lpm_add_sub:LPM_ADD_SUB_component|                                               ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[1].RestofMacstwo[6].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component                                                                                                                                                                                                                                                                       ; lpm_add_sub                                       ; work         ;
;                |add_sub_qbh:auto_generated|                                                   ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[1].RestofMacstwo[6].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_qbh:auto_generated                                                                                                                                                                                                                                            ; add_sub_qbh                                       ; work         ;
;       |SYSMAC:RestofMACsone[2].RestofMacstwo[0].mac|                                          ; 24.5 (16.5)          ; 32.0 (24.0)                      ; 7.5 (7.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 68 (68)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[2].RestofMacstwo[0].mac                                                                                                                                                                                                                                                                                                                      ; SYSMAC                                            ; work         ;
;          |NewAdd:adder|                                                                       ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[2].RestofMacstwo[0].mac|NewAdd:adder                                                                                                                                                                                                                                                                                                         ; NewAdd                                            ; work         ;
;             |lpm_add_sub:LPM_ADD_SUB_component|                                               ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[2].RestofMacstwo[0].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component                                                                                                                                                                                                                                                                       ; lpm_add_sub                                       ; work         ;
;                |add_sub_qbh:auto_generated|                                                   ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[2].RestofMacstwo[0].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_qbh:auto_generated                                                                                                                                                                                                                                            ; add_sub_qbh                                       ; work         ;
;       |SYSMAC:RestofMACsone[2].RestofMacstwo[1].mac|                                          ; 24.3 (16.3)          ; 32.0 (24.0)                      ; 7.7 (7.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 68 (68)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[2].RestofMacstwo[1].mac                                                                                                                                                                                                                                                                                                                      ; SYSMAC                                            ; work         ;
;          |NewAdd:adder|                                                                       ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[2].RestofMacstwo[1].mac|NewAdd:adder                                                                                                                                                                                                                                                                                                         ; NewAdd                                            ; work         ;
;             |lpm_add_sub:LPM_ADD_SUB_component|                                               ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[2].RestofMacstwo[1].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component                                                                                                                                                                                                                                                                       ; lpm_add_sub                                       ; work         ;
;                |add_sub_qbh:auto_generated|                                                   ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[2].RestofMacstwo[1].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_qbh:auto_generated                                                                                                                                                                                                                                            ; add_sub_qbh                                       ; work         ;
;       |SYSMAC:RestofMACsone[2].RestofMacstwo[2].mac|                                          ; 23.8 (15.8)          ; 32.2 (24.2)                      ; 8.3 (8.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 67 (67)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[2].RestofMacstwo[2].mac                                                                                                                                                                                                                                                                                                                      ; SYSMAC                                            ; work         ;
;          |NewAdd:adder|                                                                       ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[2].RestofMacstwo[2].mac|NewAdd:adder                                                                                                                                                                                                                                                                                                         ; NewAdd                                            ; work         ;
;             |lpm_add_sub:LPM_ADD_SUB_component|                                               ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[2].RestofMacstwo[2].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component                                                                                                                                                                                                                                                                       ; lpm_add_sub                                       ; work         ;
;                |add_sub_qbh:auto_generated|                                                   ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[2].RestofMacstwo[2].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_qbh:auto_generated                                                                                                                                                                                                                                            ; add_sub_qbh                                       ; work         ;
;       |SYSMAC:RestofMACsone[2].RestofMacstwo[3].mac|                                          ; 28.5 (20.5)          ; 32.0 (24.0)                      ; 3.7 (3.7)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 32 (0)              ; 70 (70)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[2].RestofMacstwo[3].mac                                                                                                                                                                                                                                                                                                                      ; SYSMAC                                            ; work         ;
;          |NewAdd:adder|                                                                       ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[2].RestofMacstwo[3].mac|NewAdd:adder                                                                                                                                                                                                                                                                                                         ; NewAdd                                            ; work         ;
;             |lpm_add_sub:LPM_ADD_SUB_component|                                               ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[2].RestofMacstwo[3].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component                                                                                                                                                                                                                                                                       ; lpm_add_sub                                       ; work         ;
;                |add_sub_qbh:auto_generated|                                                   ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[2].RestofMacstwo[3].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_qbh:auto_generated                                                                                                                                                                                                                                            ; add_sub_qbh                                       ; work         ;
;       |SYSMAC:RestofMACsone[2].RestofMacstwo[4].mac|                                          ; 26.8 (18.8)          ; 32.0 (24.0)                      ; 5.2 (5.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 67 (67)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[2].RestofMacstwo[4].mac                                                                                                                                                                                                                                                                                                                      ; SYSMAC                                            ; work         ;
;          |NewAdd:adder|                                                                       ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[2].RestofMacstwo[4].mac|NewAdd:adder                                                                                                                                                                                                                                                                                                         ; NewAdd                                            ; work         ;
;             |lpm_add_sub:LPM_ADD_SUB_component|                                               ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[2].RestofMacstwo[4].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component                                                                                                                                                                                                                                                                       ; lpm_add_sub                                       ; work         ;
;                |add_sub_qbh:auto_generated|                                                   ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[2].RestofMacstwo[4].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_qbh:auto_generated                                                                                                                                                                                                                                            ; add_sub_qbh                                       ; work         ;
;       |SYSMAC:RestofMACsone[2].RestofMacstwo[5].mac|                                          ; 23.8 (15.8)          ; 31.5 (23.5)                      ; 7.7 (7.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 67 (67)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[2].RestofMacstwo[5].mac                                                                                                                                                                                                                                                                                                                      ; SYSMAC                                            ; work         ;
;          |NewAdd:adder|                                                                       ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[2].RestofMacstwo[5].mac|NewAdd:adder                                                                                                                                                                                                                                                                                                         ; NewAdd                                            ; work         ;
;             |lpm_add_sub:LPM_ADD_SUB_component|                                               ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[2].RestofMacstwo[5].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component                                                                                                                                                                                                                                                                       ; lpm_add_sub                                       ; work         ;
;                |add_sub_qbh:auto_generated|                                                   ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[2].RestofMacstwo[5].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_qbh:auto_generated                                                                                                                                                                                                                                            ; add_sub_qbh                                       ; work         ;
;       |SYSMAC:RestofMACsone[2].RestofMacstwo[6].mac|                                          ; 20.3 (12.3)          ; 23.7 (15.7)                      ; 3.3 (3.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 48 (48)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[2].RestofMacstwo[6].mac                                                                                                                                                                                                                                                                                                                      ; SYSMAC                                            ; work         ;
;          |NewAdd:adder|                                                                       ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[2].RestofMacstwo[6].mac|NewAdd:adder                                                                                                                                                                                                                                                                                                         ; NewAdd                                            ; work         ;
;             |lpm_add_sub:LPM_ADD_SUB_component|                                               ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[2].RestofMacstwo[6].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component                                                                                                                                                                                                                                                                       ; lpm_add_sub                                       ; work         ;
;                |add_sub_qbh:auto_generated|                                                   ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[2].RestofMacstwo[6].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_qbh:auto_generated                                                                                                                                                                                                                                            ; add_sub_qbh                                       ; work         ;
;       |SYSMAC:RestofMACsone[3].RestofMacstwo[0].mac|                                          ; 24.3 (16.3)          ; 32.0 (24.0)                      ; 7.7 (7.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 66 (66)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[3].RestofMacstwo[0].mac                                                                                                                                                                                                                                                                                                                      ; SYSMAC                                            ; work         ;
;          |NewAdd:adder|                                                                       ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[3].RestofMacstwo[0].mac|NewAdd:adder                                                                                                                                                                                                                                                                                                         ; NewAdd                                            ; work         ;
;             |lpm_add_sub:LPM_ADD_SUB_component|                                               ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[3].RestofMacstwo[0].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component                                                                                                                                                                                                                                                                       ; lpm_add_sub                                       ; work         ;
;                |add_sub_qbh:auto_generated|                                                   ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[3].RestofMacstwo[0].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_qbh:auto_generated                                                                                                                                                                                                                                            ; add_sub_qbh                                       ; work         ;
;       |SYSMAC:RestofMACsone[3].RestofMacstwo[1].mac|                                          ; 24.0 (16.0)          ; 31.8 (23.8)                      ; 7.8 (7.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 73 (73)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[3].RestofMacstwo[1].mac                                                                                                                                                                                                                                                                                                                      ; SYSMAC                                            ; work         ;
;          |NewAdd:adder|                                                                       ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[3].RestofMacstwo[1].mac|NewAdd:adder                                                                                                                                                                                                                                                                                                         ; NewAdd                                            ; work         ;
;             |lpm_add_sub:LPM_ADD_SUB_component|                                               ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[3].RestofMacstwo[1].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component                                                                                                                                                                                                                                                                       ; lpm_add_sub                                       ; work         ;
;                |add_sub_qbh:auto_generated|                                                   ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[3].RestofMacstwo[1].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_qbh:auto_generated                                                                                                                                                                                                                                            ; add_sub_qbh                                       ; work         ;
;       |SYSMAC:RestofMACsone[3].RestofMacstwo[2].mac|                                          ; 25.7 (17.7)          ; 32.0 (24.0)                      ; 6.3 (6.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 66 (66)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[3].RestofMacstwo[2].mac                                                                                                                                                                                                                                                                                                                      ; SYSMAC                                            ; work         ;
;          |NewAdd:adder|                                                                       ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[3].RestofMacstwo[2].mac|NewAdd:adder                                                                                                                                                                                                                                                                                                         ; NewAdd                                            ; work         ;
;             |lpm_add_sub:LPM_ADD_SUB_component|                                               ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[3].RestofMacstwo[2].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component                                                                                                                                                                                                                                                                       ; lpm_add_sub                                       ; work         ;
;                |add_sub_qbh:auto_generated|                                                   ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[3].RestofMacstwo[2].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_qbh:auto_generated                                                                                                                                                                                                                                            ; add_sub_qbh                                       ; work         ;
;       |SYSMAC:RestofMACsone[3].RestofMacstwo[3].mac|                                          ; 24.5 (16.5)          ; 32.0 (24.0)                      ; 7.5 (7.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 66 (66)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[3].RestofMacstwo[3].mac                                                                                                                                                                                                                                                                                                                      ; SYSMAC                                            ; work         ;
;          |NewAdd:adder|                                                                       ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[3].RestofMacstwo[3].mac|NewAdd:adder                                                                                                                                                                                                                                                                                                         ; NewAdd                                            ; work         ;
;             |lpm_add_sub:LPM_ADD_SUB_component|                                               ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[3].RestofMacstwo[3].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component                                                                                                                                                                                                                                                                       ; lpm_add_sub                                       ; work         ;
;                |add_sub_qbh:auto_generated|                                                   ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[3].RestofMacstwo[3].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_qbh:auto_generated                                                                                                                                                                                                                                            ; add_sub_qbh                                       ; work         ;
;       |SYSMAC:RestofMACsone[3].RestofMacstwo[4].mac|                                          ; 25.3 (17.3)          ; 31.5 (23.5)                      ; 6.3 (6.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 68 (68)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[3].RestofMacstwo[4].mac                                                                                                                                                                                                                                                                                                                      ; SYSMAC                                            ; work         ;
;          |NewAdd:adder|                                                                       ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[3].RestofMacstwo[4].mac|NewAdd:adder                                                                                                                                                                                                                                                                                                         ; NewAdd                                            ; work         ;
;             |lpm_add_sub:LPM_ADD_SUB_component|                                               ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[3].RestofMacstwo[4].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component                                                                                                                                                                                                                                                                       ; lpm_add_sub                                       ; work         ;
;                |add_sub_qbh:auto_generated|                                                   ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[3].RestofMacstwo[4].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_qbh:auto_generated                                                                                                                                                                                                                                            ; add_sub_qbh                                       ; work         ;
;       |SYSMAC:RestofMACsone[3].RestofMacstwo[5].mac|                                          ; 24.0 (16.0)          ; 32.0 (24.0)                      ; 8.0 (8.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 72 (72)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[3].RestofMacstwo[5].mac                                                                                                                                                                                                                                                                                                                      ; SYSMAC                                            ; work         ;
;          |NewAdd:adder|                                                                       ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[3].RestofMacstwo[5].mac|NewAdd:adder                                                                                                                                                                                                                                                                                                         ; NewAdd                                            ; work         ;
;             |lpm_add_sub:LPM_ADD_SUB_component|                                               ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[3].RestofMacstwo[5].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component                                                                                                                                                                                                                                                                       ; lpm_add_sub                                       ; work         ;
;                |add_sub_qbh:auto_generated|                                                   ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[3].RestofMacstwo[5].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_qbh:auto_generated                                                                                                                                                                                                                                            ; add_sub_qbh                                       ; work         ;
;       |SYSMAC:RestofMACsone[3].RestofMacstwo[6].mac|                                          ; 20.0 (12.0)          ; 23.7 (15.7)                      ; 3.7 (3.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 48 (48)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[3].RestofMacstwo[6].mac                                                                                                                                                                                                                                                                                                                      ; SYSMAC                                            ; work         ;
;          |NewAdd:adder|                                                                       ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[3].RestofMacstwo[6].mac|NewAdd:adder                                                                                                                                                                                                                                                                                                         ; NewAdd                                            ; work         ;
;             |lpm_add_sub:LPM_ADD_SUB_component|                                               ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[3].RestofMacstwo[6].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component                                                                                                                                                                                                                                                                       ; lpm_add_sub                                       ; work         ;
;                |add_sub_qbh:auto_generated|                                                   ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[3].RestofMacstwo[6].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_qbh:auto_generated                                                                                                                                                                                                                                            ; add_sub_qbh                                       ; work         ;
;       |SYSMAC:RestofMACsone[4].RestofMacstwo[0].mac|                                          ; 24.3 (16.3)          ; 31.8 (23.8)                      ; 7.6 (7.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 66 (66)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[0].mac                                                                                                                                                                                                                                                                                                                      ; SYSMAC                                            ; work         ;
;          |NewAdd:adder|                                                                       ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[0].mac|NewAdd:adder                                                                                                                                                                                                                                                                                                         ; NewAdd                                            ; work         ;
;             |lpm_add_sub:LPM_ADD_SUB_component|                                               ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[0].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component                                                                                                                                                                                                                                                                       ; lpm_add_sub                                       ; work         ;
;                |add_sub_qbh:auto_generated|                                                   ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[0].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_qbh:auto_generated                                                                                                                                                                                                                                            ; add_sub_qbh                                       ; work         ;
;       |SYSMAC:RestofMACsone[4].RestofMacstwo[1].mac|                                          ; 25.8 (17.8)          ; 31.7 (23.7)                      ; 5.8 (5.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 69 (69)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[1].mac                                                                                                                                                                                                                                                                                                                      ; SYSMAC                                            ; work         ;
;          |NewAdd:adder|                                                                       ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[1].mac|NewAdd:adder                                                                                                                                                                                                                                                                                                         ; NewAdd                                            ; work         ;
;             |lpm_add_sub:LPM_ADD_SUB_component|                                               ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[1].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component                                                                                                                                                                                                                                                                       ; lpm_add_sub                                       ; work         ;
;                |add_sub_qbh:auto_generated|                                                   ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[1].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_qbh:auto_generated                                                                                                                                                                                                                                            ; add_sub_qbh                                       ; work         ;
;       |SYSMAC:RestofMACsone[4].RestofMacstwo[2].mac|                                          ; 24.6 (16.6)          ; 32.3 (24.3)                      ; 7.8 (7.8)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 32 (0)              ; 74 (74)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[2].mac                                                                                                                                                                                                                                                                                                                      ; SYSMAC                                            ; work         ;
;          |NewAdd:adder|                                                                       ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[2].mac|NewAdd:adder                                                                                                                                                                                                                                                                                                         ; NewAdd                                            ; work         ;
;             |lpm_add_sub:LPM_ADD_SUB_component|                                               ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[2].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component                                                                                                                                                                                                                                                                       ; lpm_add_sub                                       ; work         ;
;                |add_sub_qbh:auto_generated|                                                   ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[2].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_qbh:auto_generated                                                                                                                                                                                                                                            ; add_sub_qbh                                       ; work         ;
;       |SYSMAC:RestofMACsone[4].RestofMacstwo[3].mac|                                          ; 25.5 (17.5)          ; 32.0 (24.0)                      ; 6.5 (6.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 70 (70)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[3].mac                                                                                                                                                                                                                                                                                                                      ; SYSMAC                                            ; work         ;
;          |NewAdd:adder|                                                                       ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[3].mac|NewAdd:adder                                                                                                                                                                                                                                                                                                         ; NewAdd                                            ; work         ;
;             |lpm_add_sub:LPM_ADD_SUB_component|                                               ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[3].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component                                                                                                                                                                                                                                                                       ; lpm_add_sub                                       ; work         ;
;                |add_sub_qbh:auto_generated|                                                   ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[3].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_qbh:auto_generated                                                                                                                                                                                                                                            ; add_sub_qbh                                       ; work         ;
;       |SYSMAC:RestofMACsone[4].RestofMacstwo[4].mac|                                          ; 25.3 (17.3)          ; 32.3 (24.3)                      ; 7.1 (7.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 69 (69)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[4].mac                                                                                                                                                                                                                                                                                                                      ; SYSMAC                                            ; work         ;
;          |NewAdd:adder|                                                                       ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[4].mac|NewAdd:adder                                                                                                                                                                                                                                                                                                         ; NewAdd                                            ; work         ;
;             |lpm_add_sub:LPM_ADD_SUB_component|                                               ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[4].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component                                                                                                                                                                                                                                                                       ; lpm_add_sub                                       ; work         ;
;                |add_sub_qbh:auto_generated|                                                   ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[4].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_qbh:auto_generated                                                                                                                                                                                                                                            ; add_sub_qbh                                       ; work         ;
;       |SYSMAC:RestofMACsone[4].RestofMacstwo[5].mac|                                          ; 25.8 (17.8)          ; 32.0 (24.0)                      ; 6.3 (6.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 68 (68)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[5].mac                                                                                                                                                                                                                                                                                                                      ; SYSMAC                                            ; work         ;
;          |NewAdd:adder|                                                                       ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[5].mac|NewAdd:adder                                                                                                                                                                                                                                                                                                         ; NewAdd                                            ; work         ;
;             |lpm_add_sub:LPM_ADD_SUB_component|                                               ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[5].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component                                                                                                                                                                                                                                                                       ; lpm_add_sub                                       ; work         ;
;                |add_sub_qbh:auto_generated|                                                   ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[5].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_qbh:auto_generated                                                                                                                                                                                                                                            ; add_sub_qbh                                       ; work         ;
;       |SYSMAC:RestofMACsone[4].RestofMacstwo[6].mac|                                          ; 22.3 (14.3)          ; 23.7 (15.7)                      ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 51 (51)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[6].mac                                                                                                                                                                                                                                                                                                                      ; SYSMAC                                            ; work         ;
;          |NewAdd:adder|                                                                       ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[6].mac|NewAdd:adder                                                                                                                                                                                                                                                                                                         ; NewAdd                                            ; work         ;
;             |lpm_add_sub:LPM_ADD_SUB_component|                                               ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[6].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component                                                                                                                                                                                                                                                                       ; lpm_add_sub                                       ; work         ;
;                |add_sub_qbh:auto_generated|                                                   ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[6].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_qbh:auto_generated                                                                                                                                                                                                                                            ; add_sub_qbh                                       ; work         ;
;       |SYSMAC:RestofMACsone[5].RestofMacstwo[0].mac|                                          ; 24.0 (16.0)          ; 31.3 (23.3)                      ; 7.3 (7.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 69 (69)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[5].RestofMacstwo[0].mac                                                                                                                                                                                                                                                                                                                      ; SYSMAC                                            ; work         ;
;          |NewAdd:adder|                                                                       ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[5].RestofMacstwo[0].mac|NewAdd:adder                                                                                                                                                                                                                                                                                                         ; NewAdd                                            ; work         ;
;             |lpm_add_sub:LPM_ADD_SUB_component|                                               ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[5].RestofMacstwo[0].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component                                                                                                                                                                                                                                                                       ; lpm_add_sub                                       ; work         ;
;                |add_sub_qbh:auto_generated|                                                   ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[5].RestofMacstwo[0].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_qbh:auto_generated                                                                                                                                                                                                                                            ; add_sub_qbh                                       ; work         ;
;       |SYSMAC:RestofMACsone[5].RestofMacstwo[1].mac|                                          ; 24.3 (16.3)          ; 32.8 (24.8)                      ; 8.5 (8.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 72 (72)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[5].RestofMacstwo[1].mac                                                                                                                                                                                                                                                                                                                      ; SYSMAC                                            ; work         ;
;          |NewAdd:adder|                                                                       ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[5].RestofMacstwo[1].mac|NewAdd:adder                                                                                                                                                                                                                                                                                                         ; NewAdd                                            ; work         ;
;             |lpm_add_sub:LPM_ADD_SUB_component|                                               ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[5].RestofMacstwo[1].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component                                                                                                                                                                                                                                                                       ; lpm_add_sub                                       ; work         ;
;                |add_sub_qbh:auto_generated|                                                   ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[5].RestofMacstwo[1].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_qbh:auto_generated                                                                                                                                                                                                                                            ; add_sub_qbh                                       ; work         ;
;       |SYSMAC:RestofMACsone[5].RestofMacstwo[2].mac|                                          ; 27.5 (19.5)          ; 32.2 (24.2)                      ; 4.7 (4.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 69 (69)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[5].RestofMacstwo[2].mac                                                                                                                                                                                                                                                                                                                      ; SYSMAC                                            ; work         ;
;          |NewAdd:adder|                                                                       ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[5].RestofMacstwo[2].mac|NewAdd:adder                                                                                                                                                                                                                                                                                                         ; NewAdd                                            ; work         ;
;             |lpm_add_sub:LPM_ADD_SUB_component|                                               ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[5].RestofMacstwo[2].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component                                                                                                                                                                                                                                                                       ; lpm_add_sub                                       ; work         ;
;                |add_sub_qbh:auto_generated|                                                   ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[5].RestofMacstwo[2].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_qbh:auto_generated                                                                                                                                                                                                                                            ; add_sub_qbh                                       ; work         ;
;       |SYSMAC:RestofMACsone[5].RestofMacstwo[3].mac|                                          ; 30.4 (22.4)          ; 32.0 (24.0)                      ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 68 (68)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[5].RestofMacstwo[3].mac                                                                                                                                                                                                                                                                                                                      ; SYSMAC                                            ; work         ;
;          |NewAdd:adder|                                                                       ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[5].RestofMacstwo[3].mac|NewAdd:adder                                                                                                                                                                                                                                                                                                         ; NewAdd                                            ; work         ;
;             |lpm_add_sub:LPM_ADD_SUB_component|                                               ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[5].RestofMacstwo[3].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component                                                                                                                                                                                                                                                                       ; lpm_add_sub                                       ; work         ;
;                |add_sub_qbh:auto_generated|                                                   ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[5].RestofMacstwo[3].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_qbh:auto_generated                                                                                                                                                                                                                                            ; add_sub_qbh                                       ; work         ;
;       |SYSMAC:RestofMACsone[5].RestofMacstwo[4].mac|                                          ; 26.4 (18.4)          ; 31.5 (23.5)                      ; 5.1 (5.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 68 (68)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[5].RestofMacstwo[4].mac                                                                                                                                                                                                                                                                                                                      ; SYSMAC                                            ; work         ;
;          |NewAdd:adder|                                                                       ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[5].RestofMacstwo[4].mac|NewAdd:adder                                                                                                                                                                                                                                                                                                         ; NewAdd                                            ; work         ;
;             |lpm_add_sub:LPM_ADD_SUB_component|                                               ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[5].RestofMacstwo[4].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component                                                                                                                                                                                                                                                                       ; lpm_add_sub                                       ; work         ;
;                |add_sub_qbh:auto_generated|                                                   ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[5].RestofMacstwo[4].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_qbh:auto_generated                                                                                                                                                                                                                                            ; add_sub_qbh                                       ; work         ;
;       |SYSMAC:RestofMACsone[5].RestofMacstwo[5].mac|                                          ; 24.7 (16.7)          ; 32.0 (24.0)                      ; 7.3 (7.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 66 (66)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[5].RestofMacstwo[5].mac                                                                                                                                                                                                                                                                                                                      ; SYSMAC                                            ; work         ;
;          |NewAdd:adder|                                                                       ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[5].RestofMacstwo[5].mac|NewAdd:adder                                                                                                                                                                                                                                                                                                         ; NewAdd                                            ; work         ;
;             |lpm_add_sub:LPM_ADD_SUB_component|                                               ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[5].RestofMacstwo[5].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component                                                                                                                                                                                                                                                                       ; lpm_add_sub                                       ; work         ;
;                |add_sub_qbh:auto_generated|                                                   ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[5].RestofMacstwo[5].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_qbh:auto_generated                                                                                                                                                                                                                                            ; add_sub_qbh                                       ; work         ;
;       |SYSMAC:RestofMACsone[5].RestofMacstwo[6].mac|                                          ; 21.3 (13.3)          ; 23.0 (15.0)                      ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 49 (49)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[5].RestofMacstwo[6].mac                                                                                                                                                                                                                                                                                                                      ; SYSMAC                                            ; work         ;
;          |NewAdd:adder|                                                                       ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[5].RestofMacstwo[6].mac|NewAdd:adder                                                                                                                                                                                                                                                                                                         ; NewAdd                                            ; work         ;
;             |lpm_add_sub:LPM_ADD_SUB_component|                                               ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[5].RestofMacstwo[6].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component                                                                                                                                                                                                                                                                       ; lpm_add_sub                                       ; work         ;
;                |add_sub_qbh:auto_generated|                                                   ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[5].RestofMacstwo[6].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_qbh:auto_generated                                                                                                                                                                                                                                            ; add_sub_qbh                                       ; work         ;
;       |SYSMAC:RestofMACsone[6].RestofMacstwo[0].mac|                                          ; 20.0 (12.0)          ; 24.2 (16.2)                      ; 4.2 (4.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 50 (50)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[6].RestofMacstwo[0].mac                                                                                                                                                                                                                                                                                                                      ; SYSMAC                                            ; work         ;
;          |NewAdd:adder|                                                                       ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[6].RestofMacstwo[0].mac|NewAdd:adder                                                                                                                                                                                                                                                                                                         ; NewAdd                                            ; work         ;
;             |lpm_add_sub:LPM_ADD_SUB_component|                                               ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[6].RestofMacstwo[0].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component                                                                                                                                                                                                                                                                       ; lpm_add_sub                                       ; work         ;
;                |add_sub_qbh:auto_generated|                                                   ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[6].RestofMacstwo[0].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_qbh:auto_generated                                                                                                                                                                                                                                            ; add_sub_qbh                                       ; work         ;
;       |SYSMAC:RestofMACsone[6].RestofMacstwo[1].mac|                                          ; 20.0 (12.0)          ; 24.0 (16.0)                      ; 4.0 (4.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 50 (50)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[6].RestofMacstwo[1].mac                                                                                                                                                                                                                                                                                                                      ; SYSMAC                                            ; work         ;
;          |NewAdd:adder|                                                                       ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[6].RestofMacstwo[1].mac|NewAdd:adder                                                                                                                                                                                                                                                                                                         ; NewAdd                                            ; work         ;
;             |lpm_add_sub:LPM_ADD_SUB_component|                                               ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[6].RestofMacstwo[1].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component                                                                                                                                                                                                                                                                       ; lpm_add_sub                                       ; work         ;
;                |add_sub_qbh:auto_generated|                                                   ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[6].RestofMacstwo[1].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_qbh:auto_generated                                                                                                                                                                                                                                            ; add_sub_qbh                                       ; work         ;
;       |SYSMAC:RestofMACsone[6].RestofMacstwo[2].mac|                                          ; 20.3 (12.3)          ; 23.5 (15.5)                      ; 3.2 (3.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 51 (51)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[6].RestofMacstwo[2].mac                                                                                                                                                                                                                                                                                                                      ; SYSMAC                                            ; work         ;
;          |NewAdd:adder|                                                                       ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[6].RestofMacstwo[2].mac|NewAdd:adder                                                                                                                                                                                                                                                                                                         ; NewAdd                                            ; work         ;
;             |lpm_add_sub:LPM_ADD_SUB_component|                                               ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[6].RestofMacstwo[2].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component                                                                                                                                                                                                                                                                       ; lpm_add_sub                                       ; work         ;
;                |add_sub_qbh:auto_generated|                                                   ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[6].RestofMacstwo[2].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_qbh:auto_generated                                                                                                                                                                                                                                            ; add_sub_qbh                                       ; work         ;
;       |SYSMAC:RestofMACsone[6].RestofMacstwo[3].mac|                                          ; 21.8 (13.8)          ; 23.8 (15.8)                      ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 49 (49)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[6].RestofMacstwo[3].mac                                                                                                                                                                                                                                                                                                                      ; SYSMAC                                            ; work         ;
;          |NewAdd:adder|                                                                       ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[6].RestofMacstwo[3].mac|NewAdd:adder                                                                                                                                                                                                                                                                                                         ; NewAdd                                            ; work         ;
;             |lpm_add_sub:LPM_ADD_SUB_component|                                               ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[6].RestofMacstwo[3].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component                                                                                                                                                                                                                                                                       ; lpm_add_sub                                       ; work         ;
;                |add_sub_qbh:auto_generated|                                                   ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[6].RestofMacstwo[3].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_qbh:auto_generated                                                                                                                                                                                                                                            ; add_sub_qbh                                       ; work         ;
;       |SYSMAC:RestofMACsone[6].RestofMacstwo[4].mac|                                          ; 20.3 (12.3)          ; 24.0 (16.0)                      ; 3.8 (3.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 49 (49)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[6].RestofMacstwo[4].mac                                                                                                                                                                                                                                                                                                                      ; SYSMAC                                            ; work         ;
;          |NewAdd:adder|                                                                       ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[6].RestofMacstwo[4].mac|NewAdd:adder                                                                                                                                                                                                                                                                                                         ; NewAdd                                            ; work         ;
;             |lpm_add_sub:LPM_ADD_SUB_component|                                               ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[6].RestofMacstwo[4].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component                                                                                                                                                                                                                                                                       ; lpm_add_sub                                       ; work         ;
;                |add_sub_qbh:auto_generated|                                                   ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[6].RestofMacstwo[4].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_qbh:auto_generated                                                                                                                                                                                                                                            ; add_sub_qbh                                       ; work         ;
;       |SYSMAC:RestofMACsone[6].RestofMacstwo[5].mac|                                          ; 21.3 (13.3)          ; 23.5 (15.5)                      ; 2.2 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 50 (50)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[6].RestofMacstwo[5].mac                                                                                                                                                                                                                                                                                                                      ; SYSMAC                                            ; work         ;
;          |NewAdd:adder|                                                                       ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[6].RestofMacstwo[5].mac|NewAdd:adder                                                                                                                                                                                                                                                                                                         ; NewAdd                                            ; work         ;
;             |lpm_add_sub:LPM_ADD_SUB_component|                                               ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[6].RestofMacstwo[5].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component                                                                                                                                                                                                                                                                       ; lpm_add_sub                                       ; work         ;
;                |add_sub_qbh:auto_generated|                                                   ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[6].RestofMacstwo[5].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_qbh:auto_generated                                                                                                                                                                                                                                            ; add_sub_qbh                                       ; work         ;
;       |SYSMAC:RestofMACsone[6].RestofMacstwo[6].mac|                                          ; 16.0 (8.0)           ; 16.0 (8.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[6].RestofMacstwo[6].mac                                                                                                                                                                                                                                                                                                                      ; SYSMAC                                            ; work         ;
;          |NewAdd:adder|                                                                       ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[6].RestofMacstwo[6].mac|NewAdd:adder                                                                                                                                                                                                                                                                                                         ; NewAdd                                            ; work         ;
;             |lpm_add_sub:LPM_ADD_SUB_component|                                               ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[6].RestofMacstwo[6].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component                                                                                                                                                                                                                                                                       ; lpm_add_sub                                       ; work         ;
;                |add_sub_qbh:auto_generated|                                                   ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RestofMACsone[6].RestofMacstwo[6].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_qbh:auto_generated                                                                                                                                                                                                                                            ; add_sub_qbh                                       ; work         ;
;       |SYSMAC:RowZero[0].mac|                                                                 ; 24.7 (16.7)          ; 31.8 (23.8)                      ; 7.2 (7.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 68 (68)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RowZero[0].mac                                                                                                                                                                                                                                                                                                                                             ; SYSMAC                                            ; work         ;
;          |NewAdd:adder|                                                                       ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RowZero[0].mac|NewAdd:adder                                                                                                                                                                                                                                                                                                                                ; NewAdd                                            ; work         ;
;             |lpm_add_sub:LPM_ADD_SUB_component|                                               ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RowZero[0].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component                                                                                                                                                                                                                                                                                              ; lpm_add_sub                                       ; work         ;
;                |add_sub_qbh:auto_generated|                                                   ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RowZero[0].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_qbh:auto_generated                                                                                                                                                                                                                                                                   ; add_sub_qbh                                       ; work         ;
;       |SYSMAC:RowZero[1].mac|                                                                 ; 24.2 (16.2)          ; 31.8 (23.8)                      ; 7.7 (7.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 66 (66)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RowZero[1].mac                                                                                                                                                                                                                                                                                                                                             ; SYSMAC                                            ; work         ;
;          |NewAdd:adder|                                                                       ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RowZero[1].mac|NewAdd:adder                                                                                                                                                                                                                                                                                                                                ; NewAdd                                            ; work         ;
;             |lpm_add_sub:LPM_ADD_SUB_component|                                               ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RowZero[1].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component                                                                                                                                                                                                                                                                                              ; lpm_add_sub                                       ; work         ;
;                |add_sub_qbh:auto_generated|                                                   ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RowZero[1].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_qbh:auto_generated                                                                                                                                                                                                                                                                   ; add_sub_qbh                                       ; work         ;
;       |SYSMAC:RowZero[2].mac|                                                                 ; 24.0 (16.0)          ; 30.4 (22.4)                      ; 6.4 (6.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 65 (65)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RowZero[2].mac                                                                                                                                                                                                                                                                                                                                             ; SYSMAC                                            ; work         ;
;          |NewAdd:adder|                                                                       ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RowZero[2].mac|NewAdd:adder                                                                                                                                                                                                                                                                                                                                ; NewAdd                                            ; work         ;
;             |lpm_add_sub:LPM_ADD_SUB_component|                                               ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RowZero[2].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component                                                                                                                                                                                                                                                                                              ; lpm_add_sub                                       ; work         ;
;                |add_sub_qbh:auto_generated|                                                   ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RowZero[2].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_qbh:auto_generated                                                                                                                                                                                                                                                                   ; add_sub_qbh                                       ; work         ;
;       |SYSMAC:RowZero[3].mac|                                                                 ; 24.6 (16.6)          ; 31.8 (23.8)                      ; 7.3 (7.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 68 (68)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RowZero[3].mac                                                                                                                                                                                                                                                                                                                                             ; SYSMAC                                            ; work         ;
;          |NewAdd:adder|                                                                       ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RowZero[3].mac|NewAdd:adder                                                                                                                                                                                                                                                                                                                                ; NewAdd                                            ; work         ;
;             |lpm_add_sub:LPM_ADD_SUB_component|                                               ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RowZero[3].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component                                                                                                                                                                                                                                                                                              ; lpm_add_sub                                       ; work         ;
;                |add_sub_qbh:auto_generated|                                                   ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RowZero[3].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_qbh:auto_generated                                                                                                                                                                                                                                                                   ; add_sub_qbh                                       ; work         ;
;       |SYSMAC:RowZero[4].mac|                                                                 ; 26.8 (18.8)          ; 31.0 (23.0)                      ; 4.3 (4.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 68 (68)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RowZero[4].mac                                                                                                                                                                                                                                                                                                                                             ; SYSMAC                                            ; work         ;
;          |NewAdd:adder|                                                                       ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RowZero[4].mac|NewAdd:adder                                                                                                                                                                                                                                                                                                                                ; NewAdd                                            ; work         ;
;             |lpm_add_sub:LPM_ADD_SUB_component|                                               ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RowZero[4].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component                                                                                                                                                                                                                                                                                              ; lpm_add_sub                                       ; work         ;
;                |add_sub_qbh:auto_generated|                                                   ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RowZero[4].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_qbh:auto_generated                                                                                                                                                                                                                                                                   ; add_sub_qbh                                       ; work         ;
;       |SYSMAC:RowZero[5].mac|                                                                 ; 24.0 (16.0)          ; 32.2 (24.2)                      ; 8.2 (8.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 69 (69)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RowZero[5].mac                                                                                                                                                                                                                                                                                                                                             ; SYSMAC                                            ; work         ;
;          |NewAdd:adder|                                                                       ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RowZero[5].mac|NewAdd:adder                                                                                                                                                                                                                                                                                                                                ; NewAdd                                            ; work         ;
;             |lpm_add_sub:LPM_ADD_SUB_component|                                               ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RowZero[5].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component                                                                                                                                                                                                                                                                                              ; lpm_add_sub                                       ; work         ;
;                |add_sub_qbh:auto_generated|                                                   ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RowZero[5].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_qbh:auto_generated                                                                                                                                                                                                                                                                   ; add_sub_qbh                                       ; work         ;
;       |SYSMAC:RowZero[6].mac|                                                                 ; 20.0 (12.0)          ; 24.0 (16.0)                      ; 4.0 (4.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 51 (51)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RowZero[6].mac                                                                                                                                                                                                                                                                                                                                             ; SYSMAC                                            ; work         ;
;          |NewAdd:adder|                                                                       ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RowZero[6].mac|NewAdd:adder                                                                                                                                                                                                                                                                                                                                ; NewAdd                                            ; work         ;
;             |lpm_add_sub:LPM_ADD_SUB_component|                                               ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RowZero[6].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component                                                                                                                                                                                                                                                                                              ; lpm_add_sub                                       ; work         ;
;                |add_sub_qbh:auto_generated|                                                   ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:RowZero[6].mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_qbh:auto_generated                                                                                                                                                                                                                                                                   ; add_sub_qbh                                       ; work         ;
;       |SYSMAC:mac|                                                                            ; 24.0 (16.0)          ; 31.8 (23.8)                      ; 7.8 (7.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 67 (67)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:mac                                                                                                                                                                                                                                                                                                                                                        ; SYSMAC                                            ; work         ;
;          |NewAdd:adder|                                                                       ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:mac|NewAdd:adder                                                                                                                                                                                                                                                                                                                                           ; NewAdd                                            ; work         ;
;             |lpm_add_sub:LPM_ADD_SUB_component|                                               ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component                                                                                                                                                                                                                                                                                                         ; lpm_add_sub                                       ; work         ;
;                |add_sub_qbh:auto_generated|                                                   ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|TPU8:tpu|SYSMAC:mac|NewAdd:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_qbh:auto_generated                                                                                                                                                                                                                                                                              ; add_sub_qbh                                       ; work         ;
;    |systemfinal:u0|                                                                           ; 846.8 (0.0)          ; 885.9 (0.0)                      ; 46.0 (0.0)                                        ; 7.0 (0.0)                        ; 0.0 (0.0)            ; 1395 (0)            ; 913 (0)                   ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |FinalDesign|systemfinal:u0                                                                                                                                                                                                                                                                                                                                                             ; systemfinal                                       ; systemfinal  ;
;       |altera_reset_controller:rst_controller|                                                ; 4.5 (3.0)            ; 8.5 (5.5)                        ; 4.0 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (6)               ; 16 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|systemfinal:u0|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                                      ; altera_reset_controller                           ; systemfinal  ;
;          |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                     ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|systemfinal:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                       ; altera_reset_synchronizer                         ; systemfinal  ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                         ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|systemfinal:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                           ; altera_reset_synchronizer                         ; systemfinal  ;
;       |altera_reset_controller:rst_controller_001|                                            ; 0.7 (0.0)            ; 1.3 (0.0)                        ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|systemfinal:u0|altera_reset_controller:rst_controller_001                                                                                                                                                                                                                                                                                                                  ; altera_reset_controller                           ; systemfinal  ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                         ; 0.7 (0.7)            ; 1.3 (1.3)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|systemfinal:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                       ; altera_reset_synchronizer                         ; systemfinal  ;
;       |systemfinal_ARM_A9_HPS:arm_a9_hps|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps                                                                                                                                                                                                                                                                                                                           ; systemfinal_ARM_A9_HPS                            ; systemfinal  ;
;          |systemfinal_ARM_A9_HPS_fpga_interfaces:fpga_interfaces|                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_fpga_interfaces:fpga_interfaces                                                                                                                                                                                                                                                                    ; systemfinal_ARM_A9_HPS_fpga_interfaces            ; systemfinal  ;
;          |systemfinal_ARM_A9_HPS_hps_io:hps_io|                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io                                                                                                                                                                                                                                                                                      ; systemfinal_ARM_A9_HPS_hps_io                     ; systemfinal  ;
;             |systemfinal_ARM_A9_HPS_hps_io_border:border|                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border                                                                                                                                                                                                                                          ; systemfinal_ARM_A9_HPS_hps_io_border              ; systemfinal  ;
;                |hps_sdram:hps_sdram_inst|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst                                                                                                                                                                                                                 ; hps_sdram                                         ; systemfinal  ;
;                   |altera_mem_if_dll_cyclonev:dll|                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_dll_cyclonev:dll                                                                                                                                                                                  ; altera_mem_if_dll_cyclonev                        ; systemfinal  ;
;                   |altera_mem_if_hard_memory_controller_top_cyclonev:c0|                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_hard_memory_controller_top_cyclonev:c0                                                                                                                                                            ; altera_mem_if_hard_memory_controller_top_cyclonev ; systemfinal  ;
;                   |altera_mem_if_oct_cyclonev:oct|                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct                                                                                                                                                                                  ; altera_mem_if_oct_cyclonev                        ; systemfinal  ;
;                   |hps_sdram_p0:p0|                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0                                                                                                                                                                                                 ; hps_sdram_p0                                      ; systemfinal  ;
;                      |hps_sdram_p0_acv_hard_memphy:umemphy|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy                                                                                                                                                            ; hps_sdram_p0_acv_hard_memphy                      ; systemfinal  ;
;                         |hps_sdram_p0_acv_hard_io_pads:uio_pads|                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads                                                                                                                     ; hps_sdram_p0_acv_hard_io_pads                     ; systemfinal  ;
;                            |hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads                                                                  ; hps_sdram_p0_acv_hard_addr_cmd_pads               ; systemfinal  ;
;                               |altddio_out:clock_gen[0].umem_ck_pad|                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|altddio_out:clock_gen[0].umem_ck_pad                             ; altddio_out                                       ; work         ;
;                                  |ddio_out_uqe:auto_generated|                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|altddio_out:clock_gen[0].umem_ck_pad|ddio_out_uqe:auto_generated ; ddio_out_uqe                                      ; work         ;
;                               |hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc                   ; hps_sdram_p0_acv_ldc                              ; systemfinal  ;
;                               |hps_sdram_p0_acv_ldc:address_gen[17].acv_ac_ldc|               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[17].acv_ac_ldc                  ; hps_sdram_p0_acv_ldc                              ; systemfinal  ;
;                               |hps_sdram_p0_acv_ldc:address_gen[18].acv_ac_ldc|               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[18].acv_ac_ldc                  ; hps_sdram_p0_acv_ldc                              ; systemfinal  ;
;                               |hps_sdram_p0_acv_ldc:address_gen[22].acv_ac_ldc|               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[22].acv_ac_ldc                  ; hps_sdram_p0_acv_ldc                              ; systemfinal  ;
;                               |hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc                   ; hps_sdram_p0_acv_ldc                              ; systemfinal  ;
;                               |hps_sdram_p0_clock_pair_generator:clock_gen[0].uclk_generator| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_clock_pair_generator:clock_gen[0].uclk_generator    ; hps_sdram_p0_clock_pair_generator                 ; systemfinal  ;
;                               |hps_sdram_p0_generic_ddio:uaddress_pad|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_generic_ddio:uaddress_pad                           ; hps_sdram_p0_generic_ddio                         ; systemfinal  ;
;                               |hps_sdram_p0_generic_ddio:ubank_pad|                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_generic_ddio:ubank_pad                              ; hps_sdram_p0_generic_ddio                         ; systemfinal  ;
;                               |hps_sdram_p0_generic_ddio:ucmd_pad|                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_generic_ddio:ucmd_pad                               ; hps_sdram_p0_generic_ddio                         ; systemfinal  ;
;                               |hps_sdram_p0_generic_ddio:ureset_n_pad|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_generic_ddio:ureset_n_pad                           ; hps_sdram_p0_generic_ddio                         ; systemfinal  ;
;                            |hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs                                                                      ; hps_sdram_p0_altdqdqs                             ; systemfinal  ;
;                               |altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst          ; altdq_dqs2_acv_connect_to_hard_phy_cyclonev       ; systemfinal  ;
;                         |hps_sdram_p0_acv_ldc:memphy_ldc|                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc                                                                                                                            ; hps_sdram_p0_acv_ldc                              ; systemfinal  ;
;                   |hps_sdram_pll:pll|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll                                                                                                                                                                                               ; hps_sdram_pll                                     ; systemfinal  ;
;       |systemfinal_Onship_SRAM:onship_sram|                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |FinalDesign|systemfinal:u0|systemfinal_Onship_SRAM:onship_sram                                                                                                                                                                                                                                                                                                                         ; systemfinal_Onship_SRAM                           ; systemfinal  ;
;          |altsyncram:the_altsyncram|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |FinalDesign|systemfinal:u0|systemfinal_Onship_SRAM:onship_sram|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                               ; altsyncram                                        ; work         ;
;             |altsyncram_pr52:auto_generated|                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |FinalDesign|systemfinal:u0|systemfinal_Onship_SRAM:onship_sram|altsyncram:the_altsyncram|altsyncram_pr52:auto_generated                                                                                                                                                                                                                                                                ; altsyncram_pr52                                   ; work         ;
;       |systemfinal_System_PLL:system_pll|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|systemfinal:u0|systemfinal_System_PLL:system_pll                                                                                                                                                                                                                                                                                                                           ; systemfinal_System_PLL                            ; systemfinal  ;
;          |systemfinal_System_PLL_sys_pll:sys_pll|                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|systemfinal:u0|systemfinal_System_PLL:system_pll|systemfinal_System_PLL_sys_pll:sys_pll                                                                                                                                                                                                                                                                                    ; systemfinal_System_PLL_sys_pll                    ; systemfinal  ;
;             |altera_pll:altera_pll_i|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|systemfinal:u0|systemfinal_System_PLL:system_pll|systemfinal_System_PLL_sys_pll:sys_pll|altera_pll:altera_pll_i                                                                                                                                                                                                                                                            ; altera_pll                                        ; work         ;
;       |systemfinal_control_to_FPGA:control_to_fpga|                                           ; 15.2 (15.2)          ; 19.6 (19.6)                      ; 4.4 (4.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (33)             ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|systemfinal:u0|systemfinal_control_to_FPGA:control_to_fpga                                                                                                                                                                                                                                                                                                                 ; systemfinal_control_to_FPGA                       ; systemfinal  ;
;       |systemfinal_control_to_HPS:control_to_hps|                                             ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|systemfinal:u0|systemfinal_control_to_HPS:control_to_hps                                                                                                                                                                                                                                                                                                                   ; systemfinal_control_to_HPS                        ; systemfinal  ;
;       |systemfinal_mm_interconnect_0:mm_interconnect_0|                                       ; 529.0 (0.0)          ; 544.3 (0.0)                      ; 22.3 (0.0)                                        ; 7.0 (0.0)                        ; 0.0 (0.0)            ; 846 (0)             ; 462 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|systemfinal:u0|systemfinal_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                                                             ; systemfinal_mm_interconnect_0                     ; systemfinal  ;
;          |altera_avalon_sc_fifo:onship_sram_s2_agent_rdata_fifo|                              ; 30.5 (30.5)          ; 32.8 (32.8)                      ; 2.3 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (38)             ; 69 (69)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|systemfinal:u0|systemfinal_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onship_sram_s2_agent_rdata_fifo                                                                                                                                                                                                                                                       ; altera_avalon_sc_fifo                             ; systemfinal  ;
;          |altera_avalon_sc_fifo:onship_sram_s2_agent_rsp_fifo|                                ; 30.9 (30.9)          ; 37.7 (37.7)                      ; 6.8 (6.8)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 42 (42)             ; 82 (82)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|systemfinal:u0|systemfinal_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onship_sram_s2_agent_rsp_fifo                                                                                                                                                                                                                                                         ; altera_avalon_sc_fifo                             ; systemfinal  ;
;          |altera_merlin_axi_master_ni:arm_a9_hps_h2f_axi_master_agent|                        ; 68.7 (32.9)          ; 66.3 (34.3)                      ; 1.7 (1.5)                                         ; 4.0 (0.0)                        ; 0.0 (0.0)            ; 112 (63)            ; 27 (7)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|systemfinal:u0|systemfinal_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:arm_a9_hps_h2f_axi_master_agent                                                                                                                                                                                                                                                 ; altera_merlin_axi_master_ni                       ; systemfinal  ;
;             |altera_merlin_address_alignment:align_address_to_size|                           ; 35.8 (35.8)          ; 32.0 (32.0)                      ; 0.2 (0.2)                                         ; 4.0 (4.0)                        ; 0.0 (0.0)            ; 49 (49)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|systemfinal:u0|systemfinal_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:arm_a9_hps_h2f_axi_master_agent|altera_merlin_address_alignment:align_address_to_size                                                                                                                                                                                           ; altera_merlin_address_alignment                   ; systemfinal  ;
;          |altera_merlin_burst_adapter:onship_sram_s2_burst_adapter|                           ; 109.0 (0.0)          ; 113.1 (0.0)                      ; 5.3 (0.0)                                         ; 1.2 (0.0)                        ; 0.0 (0.0)            ; 139 (0)             ; 130 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|systemfinal:u0|systemfinal_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:onship_sram_s2_burst_adapter                                                                                                                                                                                                                                                    ; altera_merlin_burst_adapter                       ; systemfinal  ;
;             |altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter| ; 109.0 (108.8)        ; 113.1 (112.8)                    ; 5.3 (5.3)                                         ; 1.2 (1.2)                        ; 0.0 (0.0)            ; 139 (138)           ; 130 (130)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|systemfinal:u0|systemfinal_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:onship_sram_s2_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                                                    ; altera_merlin_burst_adapter_13_1                  ; systemfinal  ;
;                |altera_merlin_address_alignment:align_address_to_size|                        ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|systemfinal:u0|systemfinal_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:onship_sram_s2_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|altera_merlin_address_alignment:align_address_to_size                                                                                                              ; altera_merlin_address_alignment                   ; systemfinal  ;
;          |altera_merlin_slave_agent:onship_sram_s2_agent|                                     ; 27.8 (2.0)           ; 28.2 (2.0)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 58 (6)              ; 18 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|systemfinal:u0|systemfinal_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:onship_sram_s2_agent                                                                                                                                                                                                                                                              ; altera_merlin_slave_agent                         ; systemfinal  ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                   ; 25.7 (25.7)          ; 26.2 (26.2)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 52 (52)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|systemfinal:u0|systemfinal_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:onship_sram_s2_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                                ; altera_merlin_burst_uncompressor                  ; systemfinal  ;
;          |altera_merlin_slave_translator:onship_sram_s2_translator|                           ; 0.7 (0.7)            ; 1.3 (1.3)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|systemfinal:u0|systemfinal_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:onship_sram_s2_translator                                                                                                                                                                                                                                                    ; altera_merlin_slave_translator                    ; systemfinal  ;
;          |altera_merlin_width_adapter:onship_sram_s2_cmd_width_adapter|                       ; 72.5 (72.5)          ; 74.5 (74.5)                      ; 3.1 (3.1)                                         ; 1.1 (1.1)                        ; 0.0 (0.0)            ; 110 (110)           ; 31 (31)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|systemfinal:u0|systemfinal_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:onship_sram_s2_cmd_width_adapter                                                                                                                                                                                                                                                ; altera_merlin_width_adapter                       ; systemfinal  ;
;          |altera_merlin_width_adapter:onship_sram_s2_rsp_width_adapter|                       ; 130.7 (130.7)        ; 131.5 (131.5)                    ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 245 (245)           ; 96 (96)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|systemfinal:u0|systemfinal_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:onship_sram_s2_rsp_width_adapter                                                                                                                                                                                                                                                ; altera_merlin_width_adapter                       ; systemfinal  ;
;          |systemfinal_mm_interconnect_0_cmd_mux:cmd_mux|                                      ; 56.3 (53.5)          ; 57.4 (54.9)                      ; 1.7 (2.0)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 96 (91)             ; 6 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|systemfinal:u0|systemfinal_mm_interconnect_0:mm_interconnect_0|systemfinal_mm_interconnect_0_cmd_mux:cmd_mux                                                                                                                                                                                                                                                               ; systemfinal_mm_interconnect_0_cmd_mux             ; systemfinal  ;
;             |altera_merlin_arbitrator:arb|                                                    ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|systemfinal:u0|systemfinal_mm_interconnect_0:mm_interconnect_0|systemfinal_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                  ; altera_merlin_arbitrator                          ; systemfinal  ;
;          |systemfinal_mm_interconnect_0_rsp_demux:rsp_demux|                                  ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|systemfinal:u0|systemfinal_mm_interconnect_0:mm_interconnect_0|systemfinal_mm_interconnect_0_rsp_demux:rsp_demux                                                                                                                                                                                                                                                           ; systemfinal_mm_interconnect_0_rsp_demux           ; systemfinal  ;
;       |systemfinal_mm_interconnect_1:mm_interconnect_1|                                       ; 296.8 (0.0)          ; 311.4 (0.0)                      ; 14.6 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 506 (0)             ; 396 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|systemfinal:u0|systemfinal_mm_interconnect_1:mm_interconnect_1                                                                                                                                                                                                                                                                                                             ; systemfinal_mm_interconnect_1                     ; systemfinal  ;
;          |altera_avalon_sc_fifo:control_to_fpga_s1_agent_rdata_fifo|                          ; 26.6 (26.6)          ; 26.6 (26.6)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (38)             ; 67 (67)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|systemfinal:u0|systemfinal_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:control_to_fpga_s1_agent_rdata_fifo                                                                                                                                                                                                                                                   ; altera_avalon_sc_fifo                             ; systemfinal  ;
;          |altera_avalon_sc_fifo:control_to_fpga_s1_agent_rsp_fifo|                            ; 19.8 (19.8)          ; 20.2 (20.2)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 44 (44)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|systemfinal:u0|systemfinal_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:control_to_fpga_s1_agent_rsp_fifo                                                                                                                                                                                                                                                     ; altera_avalon_sc_fifo                             ; systemfinal  ;
;          |altera_avalon_sc_fifo:control_to_hps_s1_agent_rdata_fifo|                           ; 2.7 (2.7)            ; 2.7 (2.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|systemfinal:u0|systemfinal_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:control_to_hps_s1_agent_rdata_fifo                                                                                                                                                                                                                                                    ; altera_avalon_sc_fifo                             ; systemfinal  ;
;          |altera_avalon_sc_fifo:control_to_hps_s1_agent_rsp_fifo|                             ; 16.7 (16.7)          ; 18.0 (18.0)                      ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 43 (43)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|systemfinal:u0|systemfinal_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:control_to_hps_s1_agent_rsp_fifo                                                                                                                                                                                                                                                      ; altera_avalon_sc_fifo                             ; systemfinal  ;
;          |altera_merlin_axi_master_ni:arm_a9_hps_h2f_lw_axi_master_agent|                     ; 32.7 (22.7)          ; 33.8 (23.3)                      ; 1.2 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (44)             ; 11 (7)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|systemfinal:u0|systemfinal_mm_interconnect_1:mm_interconnect_1|altera_merlin_axi_master_ni:arm_a9_hps_h2f_lw_axi_master_agent                                                                                                                                                                                                                                              ; altera_merlin_axi_master_ni                       ; systemfinal  ;
;             |altera_merlin_address_alignment:align_address_to_size|                           ; 10.0 (10.0)          ; 10.5 (10.5)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|systemfinal:u0|systemfinal_mm_interconnect_1:mm_interconnect_1|altera_merlin_axi_master_ni:arm_a9_hps_h2f_lw_axi_master_agent|altera_merlin_address_alignment:align_address_to_size                                                                                                                                                                                        ; altera_merlin_address_alignment                   ; systemfinal  ;
;          |altera_merlin_burst_adapter:control_to_fpga_s1_burst_adapter|                       ; 57.9 (0.0)           ; 59.7 (0.0)                       ; 1.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 68 (0)              ; 96 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|systemfinal:u0|systemfinal_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:control_to_fpga_s1_burst_adapter                                                                                                                                                                                                                                                ; altera_merlin_burst_adapter                       ; systemfinal  ;
;             |altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter| ; 57.9 (57.7)          ; 59.7 (59.4)                      ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 68 (67)             ; 96 (96)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|systemfinal:u0|systemfinal_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:control_to_fpga_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                                                ; altera_merlin_burst_adapter_13_1                  ; systemfinal  ;
;                |altera_merlin_address_alignment:align_address_to_size|                        ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|systemfinal:u0|systemfinal_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:control_to_fpga_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|altera_merlin_address_alignment:align_address_to_size                                                                                                          ; altera_merlin_address_alignment                   ; systemfinal  ;
;          |altera_merlin_burst_adapter:control_to_hps_s1_burst_adapter|                        ; 39.5 (0.0)           ; 45.3 (0.0)                       ; 5.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (0)              ; 55 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|systemfinal:u0|systemfinal_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:control_to_hps_s1_burst_adapter                                                                                                                                                                                                                                                 ; altera_merlin_burst_adapter                       ; systemfinal  ;
;             |altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter| ; 39.5 (38.5)          ; 45.3 (44.1)                      ; 5.8 (5.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (59)             ; 55 (55)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|systemfinal:u0|systemfinal_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:control_to_hps_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                                                 ; altera_merlin_burst_adapter_13_1                  ; systemfinal  ;
;                |altera_merlin_address_alignment:align_address_to_size|                        ; 1.0 (1.0)            ; 1.3 (1.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|systemfinal:u0|systemfinal_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:control_to_hps_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|altera_merlin_address_alignment:align_address_to_size                                                                                                           ; altera_merlin_address_alignment                   ; systemfinal  ;
;          |altera_merlin_slave_agent:control_to_fpga_s1_agent|                                 ; 16.3 (5.8)           ; 17.3 (6.2)                       ; 1.1 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 29 (11)             ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|systemfinal:u0|systemfinal_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:control_to_fpga_s1_agent                                                                                                                                                                                                                                                          ; altera_merlin_slave_agent                         ; systemfinal  ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                   ; 10.5 (10.5)          ; 11.2 (11.2)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|systemfinal:u0|systemfinal_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:control_to_fpga_s1_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                            ; altera_merlin_burst_uncompressor                  ; systemfinal  ;
;          |altera_merlin_slave_agent:control_to_hps_s1_agent|                                  ; 12.3 (1.7)           ; 12.9 (2.0)                       ; 0.6 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (3)              ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|systemfinal:u0|systemfinal_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:control_to_hps_s1_agent                                                                                                                                                                                                                                                           ; altera_merlin_slave_agent                         ; systemfinal  ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                   ; 10.7 (10.7)          ; 10.9 (10.9)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|systemfinal:u0|systemfinal_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:control_to_hps_s1_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                             ; altera_merlin_burst_uncompressor                  ; systemfinal  ;
;          |altera_merlin_slave_translator:control_to_fpga_s1_translator|                       ; 10.2 (10.2)          ; 10.5 (10.5)                      ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 38 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|systemfinal:u0|systemfinal_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:control_to_fpga_s1_translator                                                                                                                                                                                                                                                ; altera_merlin_slave_translator                    ; systemfinal  ;
;          |altera_merlin_slave_translator:control_to_hps_s1_translator|                        ; 1.8 (1.8)            ; 1.8 (1.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|systemfinal:u0|systemfinal_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:control_to_hps_s1_translator                                                                                                                                                                                                                                                 ; altera_merlin_slave_translator                    ; systemfinal  ;
;          |altera_merlin_traffic_limiter:arm_a9_hps_h2f_lw_axi_master_rd_limiter|              ; 8.3 (8.3)            ; 8.5 (8.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|systemfinal:u0|systemfinal_mm_interconnect_1:mm_interconnect_1|altera_merlin_traffic_limiter:arm_a9_hps_h2f_lw_axi_master_rd_limiter                                                                                                                                                                                                                                       ; altera_merlin_traffic_limiter                     ; systemfinal  ;
;          |altera_merlin_traffic_limiter:arm_a9_hps_h2f_lw_axi_master_wr_limiter|              ; 4.3 (4.3)            ; 4.8 (4.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|systemfinal:u0|systemfinal_mm_interconnect_1:mm_interconnect_1|altera_merlin_traffic_limiter:arm_a9_hps_h2f_lw_axi_master_wr_limiter                                                                                                                                                                                                                                       ; altera_merlin_traffic_limiter                     ; systemfinal  ;
;          |systemfinal_mm_interconnect_1_cmd_demux:cmd_demux_001|                              ; 2.0 (2.0)            ; 2.7 (2.7)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|systemfinal:u0|systemfinal_mm_interconnect_1:mm_interconnect_1|systemfinal_mm_interconnect_1_cmd_demux:cmd_demux_001                                                                                                                                                                                                                                                       ; systemfinal_mm_interconnect_1_cmd_demux           ; systemfinal  ;
;          |systemfinal_mm_interconnect_1_cmd_mux:cmd_mux|                                      ; 2.7 (2.7)            ; 3.0 (3.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|systemfinal:u0|systemfinal_mm_interconnect_1:mm_interconnect_1|systemfinal_mm_interconnect_1_cmd_mux:cmd_mux                                                                                                                                                                                                                                                               ; systemfinal_mm_interconnect_1_cmd_mux             ; systemfinal  ;
;          |systemfinal_mm_interconnect_1_cmd_mux:cmd_mux_001|                                  ; 24.5 (21.7)          ; 24.8 (22.0)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 73 (68)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|systemfinal:u0|systemfinal_mm_interconnect_1:mm_interconnect_1|systemfinal_mm_interconnect_1_cmd_mux:cmd_mux_001                                                                                                                                                                                                                                                           ; systemfinal_mm_interconnect_1_cmd_mux             ; systemfinal  ;
;             |altera_merlin_arbitrator:arb|                                                    ; 2.8 (2.8)            ; 2.8 (2.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|systemfinal:u0|systemfinal_mm_interconnect_1:mm_interconnect_1|systemfinal_mm_interconnect_1_cmd_mux:cmd_mux_001|altera_merlin_arbitrator:arb                                                                                                                                                                                                                              ; altera_merlin_arbitrator                          ; systemfinal  ;
;          |systemfinal_mm_interconnect_1_rsp_demux:rsp_demux_001|                              ; 1.7 (1.7)            ; 2.2 (2.2)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|systemfinal:u0|systemfinal_mm_interconnect_1:mm_interconnect_1|systemfinal_mm_interconnect_1_rsp_demux:rsp_demux_001                                                                                                                                                                                                                                                       ; systemfinal_mm_interconnect_1_rsp_demux           ; systemfinal  ;
;          |systemfinal_mm_interconnect_1_rsp_mux:rsp_mux|                                      ; 3.2 (3.2)            ; 3.2 (3.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|systemfinal:u0|systemfinal_mm_interconnect_1:mm_interconnect_1|systemfinal_mm_interconnect_1_rsp_mux:rsp_mux                                                                                                                                                                                                                                                               ; systemfinal_mm_interconnect_1_rsp_mux             ; systemfinal  ;
;          |systemfinal_mm_interconnect_1_rsp_mux:rsp_mux_001|                                  ; 13.3 (13.3)          ; 13.4 (13.4)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (49)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign|systemfinal:u0|systemfinal_mm_interconnect_1:mm_interconnect_1|systemfinal_mm_interconnect_1_rsp_mux:rsp_mux_001                                                                                                                                                                                                                                                           ; systemfinal_mm_interconnect_1_rsp_mux             ; systemfinal  ;
+-----------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                                   ;
+-------------------+----------+------+------+------+------+-------+-------+--------+------------------------+--------------------------+
; Name              ; Pin Type ; D1   ; D3_0 ; D3_1 ; D4   ; D5    ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+-------------------+----------+------+------+------+------+-------+-------+--------+------------------------+--------------------------+
; HPS_DDR3_ADDR[13] ; Output   ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_DDR3_ADDR[14] ; Output   ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_DDR3_DM[1]    ; Output   ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_DDR3_DM[2]    ; Output   ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_DDR3_ADDR[0]  ; Output   ; --   ; --   ; --   ; --   ; (5)   ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_ADDR[1]  ; Output   ; --   ; --   ; --   ; --   ; (6)   ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_ADDR[2]  ; Output   ; --   ; --   ; --   ; --   ; (6)   ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_ADDR[3]  ; Output   ; --   ; --   ; --   ; --   ; (7)   ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_ADDR[4]  ; Output   ; --   ; --   ; --   ; --   ; (10)  ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_ADDR[5]  ; Output   ; --   ; --   ; --   ; --   ; (11)  ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_ADDR[6]  ; Output   ; --   ; --   ; --   ; --   ; (6)   ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_ADDR[7]  ; Output   ; --   ; --   ; --   ; --   ; (7)   ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_ADDR[8]  ; Output   ; --   ; --   ; --   ; --   ; (10)  ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_ADDR[9]  ; Output   ; --   ; --   ; --   ; --   ; (10)  ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_ADDR[10] ; Output   ; --   ; --   ; --   ; --   ; (6)   ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_ADDR[11] ; Output   ; --   ; --   ; --   ; --   ; (6)   ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_ADDR[12] ; Output   ; --   ; --   ; --   ; --   ; (5)   ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_BA[0]    ; Output   ; --   ; --   ; --   ; --   ; (6)   ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_BA[1]    ; Output   ; --   ; --   ; --   ; --   ; (11)  ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_BA[2]    ; Output   ; --   ; --   ; --   ; --   ; (11)  ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_CAS_N    ; Output   ; --   ; --   ; --   ; --   ; (6)   ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_CKE      ; Output   ; --   ; --   ; --   ; --   ; (7)   ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_CK_N     ; Output   ; --   ; --   ; --   ; --   ; (2)   ; (0)   ; --     ; --                     ; --                       ;
; HPS_DDR3_CK_P     ; Output   ; --   ; --   ; --   ; --   ; (2)   ; (0)   ; --     ; --                     ; --                       ;
; HPS_DDR3_CS_N     ; Output   ; --   ; --   ; --   ; --   ; (11)  ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_DM[0]    ; Output   ; --   ; --   ; --   ; --   ; (5)   ; (5)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_ODT      ; Output   ; --   ; --   ; --   ; --   ; (6)   ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_RAS_N    ; Output   ; --   ; --   ; --   ; --   ; (7)   ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_RESET_N  ; Output   ; --   ; --   ; --   ; --   ; (0)   ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_WE_N     ; Output   ; --   ; --   ; --   ; --   ; (6)   ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_DM[3]    ; Output   ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_DDR3_DQ[8]    ; Bidir    ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_DDR3_DQ[9]    ; Bidir    ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_DDR3_DQ[10]   ; Bidir    ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_DDR3_DQ[11]   ; Bidir    ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_DDR3_DQ[12]   ; Bidir    ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_DDR3_DQ[13]   ; Bidir    ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_DDR3_DQ[0]    ; Bidir    ; (4)  ; (0)  ; --   ; --   ; (8)   ; (8)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[1]    ; Bidir    ; (0)  ; (0)  ; --   ; --   ; (9)   ; (9)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[2]    ; Bidir    ; (0)  ; (0)  ; --   ; --   ; (5)   ; (5)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[3]    ; Bidir    ; (1)  ; (0)  ; --   ; --   ; (5)   ; (5)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[4]    ; Bidir    ; (4)  ; (0)  ; --   ; --   ; (8)   ; (8)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[5]    ; Bidir    ; (0)  ; (0)  ; --   ; --   ; (9)   ; (9)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[6]    ; Bidir    ; (1)  ; (0)  ; --   ; --   ; (5)   ; (5)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[7]    ; Bidir    ; (1)  ; (0)  ; --   ; --   ; (6)   ; (6)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQS_N[0] ; Bidir    ; --   ; --   ; --   ; (0)  ; (0)   ; (0)   ; (0)    ; (0)                    ; (0)                      ;
; HPS_DDR3_DQS_P[0] ; Bidir    ; --   ; --   ; --   ; (0)  ; (0)   ; (0)   ; (0)    ; (0)                    ; (0)                      ;
; HPS_DDR3_DQ[14]   ; Bidir    ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_DDR3_DQ[15]   ; Bidir    ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_DDR3_DQ[16]   ; Bidir    ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_DDR3_DQ[17]   ; Bidir    ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_DDR3_DQ[18]   ; Bidir    ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_DDR3_DQ[19]   ; Bidir    ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_DDR3_DQ[20]   ; Bidir    ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_DDR3_DQ[21]   ; Bidir    ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_DDR3_DQ[22]   ; Bidir    ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_DDR3_DQ[23]   ; Bidir    ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_DDR3_DQ[24]   ; Bidir    ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_DDR3_DQ[25]   ; Bidir    ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_DDR3_DQ[26]   ; Bidir    ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_DDR3_DQ[27]   ; Bidir    ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_DDR3_DQ[28]   ; Bidir    ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_DDR3_DQ[29]   ; Bidir    ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_DDR3_DQ[30]   ; Bidir    ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_DDR3_DQ[31]   ; Bidir    ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_DDR3_DQS_N[1] ; Bidir    ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_DDR3_DQS_N[2] ; Bidir    ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_DDR3_DQS_N[3] ; Bidir    ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_DDR3_DQS_P[1] ; Bidir    ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_DDR3_DQS_P[2] ; Bidir    ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_DDR3_DQS_P[3] ; Bidir    ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_DDR3_RZQ      ; Input    ; --   ; (0)  ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; CLOCK_50          ; Input    ; --   ; (0)  ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
+-------------------+----------+------+------+------+------+-------+-------+--------+------------------------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                                                                                                                                                                                                                               ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                                                                                                                                                                                                                                            ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; HPS_DDR3_DQ[8]                                                                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
; HPS_DDR3_DQ[9]                                                                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
; HPS_DDR3_DQ[10]                                                                                                                                                                                                                                                                                                                                                                                ;                   ;         ;
; HPS_DDR3_DQ[11]                                                                                                                                                                                                                                                                                                                                                                                ;                   ;         ;
; HPS_DDR3_DQ[12]                                                                                                                                                                                                                                                                                                                                                                                ;                   ;         ;
; HPS_DDR3_DQ[13]                                                                                                                                                                                                                                                                                                                                                                                ;                   ;         ;
; HPS_DDR3_DQ[0]                                                                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
;      - systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[0].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[1]                                                                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
;      - systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[1].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[2]                                                                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
;      - systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[2].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[3]                                                                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
;      - systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[3].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[4]                                                                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
;      - systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[4].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[5]                                                                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
;      - systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[5].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[6]                                                                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
;      - systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[6].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[7]                                                                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
;      - systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[7].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQS_N[0]                                                                                                                                                                                                                                                                                                                                                                              ;                   ;         ;
; HPS_DDR3_DQS_P[0]                                                                                                                                                                                                                                                                                                                                                                              ;                   ;         ;
; HPS_DDR3_DQ[14]                                                                                                                                                                                                                                                                                                                                                                                ;                   ;         ;
; HPS_DDR3_DQ[15]                                                                                                                                                                                                                                                                                                                                                                                ;                   ;         ;
; HPS_DDR3_DQ[16]                                                                                                                                                                                                                                                                                                                                                                                ;                   ;         ;
; HPS_DDR3_DQ[17]                                                                                                                                                                                                                                                                                                                                                                                ;                   ;         ;
; HPS_DDR3_DQ[18]                                                                                                                                                                                                                                                                                                                                                                                ;                   ;         ;
; HPS_DDR3_DQ[19]                                                                                                                                                                                                                                                                                                                                                                                ;                   ;         ;
; HPS_DDR3_DQ[20]                                                                                                                                                                                                                                                                                                                                                                                ;                   ;         ;
; HPS_DDR3_DQ[21]                                                                                                                                                                                                                                                                                                                                                                                ;                   ;         ;
; HPS_DDR3_DQ[22]                                                                                                                                                                                                                                                                                                                                                                                ;                   ;         ;
; HPS_DDR3_DQ[23]                                                                                                                                                                                                                                                                                                                                                                                ;                   ;         ;
; HPS_DDR3_DQ[24]                                                                                                                                                                                                                                                                                                                                                                                ;                   ;         ;
; HPS_DDR3_DQ[25]                                                                                                                                                                                                                                                                                                                                                                                ;                   ;         ;
; HPS_DDR3_DQ[26]                                                                                                                                                                                                                                                                                                                                                                                ;                   ;         ;
; HPS_DDR3_DQ[27]                                                                                                                                                                                                                                                                                                                                                                                ;                   ;         ;
; HPS_DDR3_DQ[28]                                                                                                                                                                                                                                                                                                                                                                                ;                   ;         ;
; HPS_DDR3_DQ[29]                                                                                                                                                                                                                                                                                                                                                                                ;                   ;         ;
; HPS_DDR3_DQ[30]                                                                                                                                                                                                                                                                                                                                                                                ;                   ;         ;
; HPS_DDR3_DQ[31]                                                                                                                                                                                                                                                                                                                                                                                ;                   ;         ;
; HPS_DDR3_DQS_N[1]                                                                                                                                                                                                                                                                                                                                                                              ;                   ;         ;
; HPS_DDR3_DQS_N[2]                                                                                                                                                                                                                                                                                                                                                                              ;                   ;         ;
; HPS_DDR3_DQS_N[3]                                                                                                                                                                                                                                                                                                                                                                              ;                   ;         ;
; HPS_DDR3_DQS_P[1]                                                                                                                                                                                                                                                                                                                                                                              ;                   ;         ;
; HPS_DDR3_DQS_P[2]                                                                                                                                                                                                                                                                                                                                                                              ;                   ;         ;
; HPS_DDR3_DQS_P[3]                                                                                                                                                                                                                                                                                                                                                                              ;                   ;         ;
; HPS_DDR3_RZQ                                                                                                                                                                                                                                                                                                                                                                                   ;                   ;         ;
; CLOCK_50                                                                                                                                                                                                                                                                                                                                                                                       ;                   ;         ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                ; Location                              ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; TPU8:tpu|Buffer[0][0]~0                                                                                                                                                                                                                                                                                                                                                                             ; LABCELL_X40_Y30_N24                   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; TPU8:tpu|Buffer[10][22]~4                                                                                                                                                                                                                                                                                                                                                                           ; LABCELL_X36_Y39_N18                   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; TPU8:tpu|Buffer[11][1]~33                                                                                                                                                                                                                                                                                                                                                                           ; LABCELL_X35_Y46_N21                   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; TPU8:tpu|Buffer[12][14]~11                                                                                                                                                                                                                                                                                                                                                                          ; LABCELL_X36_Y23_N18                   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; TPU8:tpu|Buffer[13][13]~36                                                                                                                                                                                                                                                                                                                                                                          ; MLABCELL_X34_Y27_N42                  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; TPU8:tpu|Buffer[14][16]~12                                                                                                                                                                                                                                                                                                                                                                          ; LABCELL_X30_Y24_N0                    ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; TPU8:tpu|Buffer[15][24]~39                                                                                                                                                                                                                                                                                                                                                                          ; LABCELL_X29_Y27_N54                   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; TPU8:tpu|Buffer[17][14]~29                                                                                                                                                                                                                                                                                                                                                                          ; MLABCELL_X39_Y37_N27                  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; TPU8:tpu|Buffer[18][7]~2                                                                                                                                                                                                                                                                                                                                                                            ; LABCELL_X37_Y26_N12                   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; TPU8:tpu|Buffer[19][18]~32                                                                                                                                                                                                                                                                                                                                                                          ; LABCELL_X36_Y30_N36                   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; TPU8:tpu|Buffer[1][0]~3                                                                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X52_Y30_N57                  ; 64      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; TPU8:tpu|Buffer[20][29]~9                                                                                                                                                                                                                                                                                                                                                                           ; LABCELL_X46_Y30_N33                   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; TPU8:tpu|Buffer[21][12]~35                                                                                                                                                                                                                                                                                                                                                                          ; LABCELL_X35_Y27_N54                   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; TPU8:tpu|Buffer[22][15]~10                                                                                                                                                                                                                                                                                                                                                                          ; MLABCELL_X34_Y28_N57                  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; TPU8:tpu|Buffer[23][15]~38                                                                                                                                                                                                                                                                                                                                                                          ; LABCELL_X35_Y28_N42                   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; TPU8:tpu|Buffer[25][13]~31                                                                                                                                                                                                                                                                                                                                                                          ; LABCELL_X30_Y35_N54                   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; TPU8:tpu|Buffer[26][16]~6                                                                                                                                                                                                                                                                                                                                                                           ; MLABCELL_X34_Y41_N0                   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; TPU8:tpu|Buffer[27][24]~34                                                                                                                                                                                                                                                                                                                                                                          ; LABCELL_X22_Y38_N48                   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; TPU8:tpu|Buffer[28][29]~13                                                                                                                                                                                                                                                                                                                                                                          ; LABCELL_X40_Y30_N0                    ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; TPU8:tpu|Buffer[29][2]~37                                                                                                                                                                                                                                                                                                                                                                           ; LABCELL_X18_Y28_N48                   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; TPU8:tpu|Buffer[2][13]~1                                                                                                                                                                                                                                                                                                                                                                            ; MLABCELL_X47_Y33_N12                  ; 64      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; TPU8:tpu|Buffer[30][21]~14                                                                                                                                                                                                                                                                                                                                                                          ; MLABCELL_X34_Y29_N42                  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; TPU8:tpu|Buffer[31][12]~40                                                                                                                                                                                                                                                                                                                                                                          ; MLABCELL_X34_Y26_N42                  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; TPU8:tpu|Buffer[33][10]~41                                                                                                                                                                                                                                                                                                                                                                          ; LABCELL_X18_Y49_N51                   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; TPU8:tpu|Buffer[34][10]~15                                                                                                                                                                                                                                                                                                                                                                          ; LABCELL_X36_Y38_N30                   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; TPU8:tpu|Buffer[35][23]~42                                                                                                                                                                                                                                                                                                                                                                          ; MLABCELL_X34_Y36_N12                  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; TPU8:tpu|Buffer[36][23]~16                                                                                                                                                                                                                                                                                                                                                                          ; LABCELL_X37_Y31_N42                   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; TPU8:tpu|Buffer[37][19]~43                                                                                                                                                                                                                                                                                                                                                                          ; LABCELL_X30_Y28_N48                   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; TPU8:tpu|Buffer[38][0]~17                                                                                                                                                                                                                                                                                                                                                                           ; MLABCELL_X28_Y32_N57                  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; TPU8:tpu|Buffer[39][16]~44                                                                                                                                                                                                                                                                                                                                                                          ; LABCELL_X29_Y28_N48                   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; TPU8:tpu|Buffer[3][25]~5                                                                                                                                                                                                                                                                                                                                                                            ; MLABCELL_X52_Y34_N24                  ; 64      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; TPU8:tpu|Buffer[40][15]~21                                                                                                                                                                                                                                                                                                                                                                          ; MLABCELL_X39_Y31_N12                  ; 64      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; TPU8:tpu|Buffer[41][15]~49                                                                                                                                                                                                                                                                                                                                                                          ; MLABCELL_X28_Y48_N6                   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; TPU8:tpu|Buffer[42][27]~22                                                                                                                                                                                                                                                                                                                                                                          ; LABCELL_X24_Y44_N21                   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; TPU8:tpu|Buffer[43][7]~50                                                                                                                                                                                                                                                                                                                                                                           ; LABCELL_X31_Y49_N6                    ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; TPU8:tpu|Buffer[44][25]~23                                                                                                                                                                                                                                                                                                                                                                          ; MLABCELL_X28_Y32_N36                  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; TPU8:tpu|Buffer[45][27]~51                                                                                                                                                                                                                                                                                                                                                                          ; LABCELL_X27_Y31_N33                   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; TPU8:tpu|Buffer[46][7]~24                                                                                                                                                                                                                                                                                                                                                                           ; MLABCELL_X25_Y26_N57                  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; TPU8:tpu|Buffer[47][20]~52                                                                                                                                                                                                                                                                                                                                                                          ; LABCELL_X29_Y26_N30                   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; TPU8:tpu|Buffer[49][5]~45                                                                                                                                                                                                                                                                                                                                                                           ; LABCELL_X22_Y52_N21                   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; TPU8:tpu|Buffer[4][5]~7                                                                                                                                                                                                                                                                                                                                                                             ; LABCELL_X37_Y34_N42                   ; 64      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; TPU8:tpu|Buffer[50][2]~18                                                                                                                                                                                                                                                                                                                                                                           ; LABCELL_X30_Y38_N45                   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; TPU8:tpu|Buffer[51][25]~46                                                                                                                                                                                                                                                                                                                                                                          ; LABCELL_X24_Y47_N9                    ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; TPU8:tpu|Buffer[52][0]~19                                                                                                                                                                                                                                                                                                                                                                           ; LABCELL_X37_Y32_N54                   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; TPU8:tpu|Buffer[53][31]~47                                                                                                                                                                                                                                                                                                                                                                          ; LABCELL_X22_Y33_N27                   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; TPU8:tpu|Buffer[54][17]~20                                                                                                                                                                                                                                                                                                                                                                          ; MLABCELL_X28_Y32_N30                  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; TPU8:tpu|Buffer[55][22]~48                                                                                                                                                                                                                                                                                                                                                                          ; LABCELL_X27_Y30_N27                   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; TPU8:tpu|Buffer[56][7]~25                                                                                                                                                                                                                                                                                                                                                                           ; LABCELL_X31_Y26_N21                   ; 64      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; TPU8:tpu|Buffer[57][19]~53                                                                                                                                                                                                                                                                                                                                                                          ; LABCELL_X22_Y48_N33                   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; TPU8:tpu|Buffer[58][8]~26                                                                                                                                                                                                                                                                                                                                                                           ; LABCELL_X37_Y35_N42                   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; TPU8:tpu|Buffer[59][31]~54                                                                                                                                                                                                                                                                                                                                                                          ; LABCELL_X29_Y49_N0                    ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; TPU8:tpu|Buffer[60][2]~27                                                                                                                                                                                                                                                                                                                                                                           ; LABCELL_X40_Y33_N24                   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; TPU8:tpu|Buffer[61][30]~55                                                                                                                                                                                                                                                                                                                                                                          ; MLABCELL_X28_Y35_N24                  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; TPU8:tpu|Buffer[62][1]~28                                                                                                                                                                                                                                                                                                                                                                           ; LABCELL_X30_Y29_N42                   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; TPU8:tpu|Buffer[63][17]~56                                                                                                                                                                                                                                                                                                                                                                          ; LABCELL_X23_Y32_N54                   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; TPU8:tpu|Buffer[6][31]~8                                                                                                                                                                                                                                                                                                                                                                            ; MLABCELL_X28_Y31_N9                   ; 64      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; TPU8:tpu|Buffer[9][31]~30                                                                                                                                                                                                                                                                                                                                                                           ; LABCELL_X35_Y37_N33                   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; TPU8:tpu|always0~0                                                                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X37_Y35_N6                    ; 28      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; reset                                                                                                                                                                                                                                                                                                                                                                                               ; FF_X30_Y32_N44                        ; 5971    ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; state.000001                                                                                                                                                                                                                                                                                                                                                                                        ; FF_X46_Y32_N2                         ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; state.001000                                                                                                                                                                                                                                                                                                                                                                                        ; FF_X45_Y32_N47                        ; 59      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; state.001011                                                                                                                                                                                                                                                                                                                                                                                        ; FF_X46_Y33_N17                        ; 20      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; systemfinal:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                                                        ; FF_X42_Y42_N59                        ; 48      ; Async. clear              ; no     ; --                   ; --               ; --                        ;
; systemfinal:u0|altera_reset_controller:rst_controller|merged_reset~0                                                                                                                                                                                                                                                                                                                                ; LABCELL_X13_Y42_N57                   ; 3       ; Async. clear              ; no     ; --                   ; --               ; --                        ;
; systemfinal:u0|altera_reset_controller:rst_controller|r_early_rst                                                                                                                                                                                                                                                                                                                                   ; FF_X39_Y43_N46                        ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; systemfinal:u0|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                                                                                                                    ; FF_X39_Y43_N26                        ; 847     ; Async. clear              ; no     ; --                   ; --               ; --                        ;
; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_fpga_interfaces:fpga_interfaces|h2f_AWBURST[0]                                                                                                                                                                                                                                                                              ; HPSINTERFACEHPS2FPGA_X52_Y47_N111     ; 21      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_fpga_interfaces:fpga_interfaces|h2f_rst_n[0]                                                                                                                                                                                                                                                                                ; HPSINTERFACECLOCKSRESETS_X52_Y78_N111 ; 4       ; Async. clear              ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|adc_clk_cps                                ; CLKPHASESELECT_X89_Y71_N7             ; 11      ; Clock                     ; no     ; --                   ; --               ; --                        ;
; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[17].acv_ac_ldc|adc_clk_cps                               ; CLKPHASESELECT_X89_Y56_N7             ; 1       ; Clock                     ; no     ; --                   ; --               ; --                        ;
; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[18].acv_ac_ldc|adc_clk_cps                               ; CLKPHASESELECT_X89_Y63_N7             ; 1       ; Clock                     ; no     ; --                   ; --               ; --                        ;
; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[22].acv_ac_ldc|adc_clk_cps                               ; CLKPHASESELECT_X89_Y49_N7             ; 1       ; Clock                     ; no     ; --                   ; --               ; --                        ;
; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|adc_clk_cps                                ; CLKPHASESELECT_X89_Y77_N7             ; 9       ; Clock                     ; no     ; --                   ; --               ; --                        ;
; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_clock_pair_generator:clock_gen[0].uclk_generator|wire_pseudo_diffa_oebout[0] ; PSEUDODIFFOUT_X89_Y73_N6              ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_clock_pair_generator:clock_gen[0].uclk_generator|wire_pseudo_diffa_oeout[0]  ; PSEUDODIFFOUT_X89_Y73_N6              ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|mem_ck_source[0]                                                                          ; CLKPHASESELECT_X89_Y71_N4             ; 1       ; Clock                     ; no     ; --                   ; --               ; --                        ;
; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe                           ; PSEUDODIFFOUT_X89_Y65_N6              ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe_bar                       ; PSEUDODIFFOUT_X89_Y65_N6              ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dq_shifted_clock                  ; CLKPHASESELECT_X89_Y63_N8             ; 17      ; Clock                     ; no     ; --                   ; --               ; --                        ;
; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dqs_shifted_clock                 ; CLKPHASESELECT_X89_Y63_N4             ; 13      ; Clock                     ; no     ; --                   ; --               ; --                        ;
; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dqsbusout                         ; DELAYCHAIN_X89_Y63_N22                ; 17      ; Clock                     ; no     ; --                   ; --               ; --                        ;
; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|fr_os_oct                         ; DDIOOUT_X89_Y63_N10                   ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|hr_seq_clock                      ; CLKPHASESELECT_X89_Y63_N9             ; 42      ; Clock                     ; no     ; --                   ; --               ; --                        ;
; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[0].delayed_oe_1           ; DELAYCHAIN_X89_Y66_N27                ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[1].delayed_oe_1           ; DELAYCHAIN_X89_Y66_N10                ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[2].delayed_oe_1           ; DELAYCHAIN_X89_Y66_N44                ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[3].delayed_oe_1           ; DELAYCHAIN_X89_Y65_N61                ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[4].delayed_oe_1           ; DELAYCHAIN_X89_Y64_N27                ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[5].delayed_oe_1           ; DELAYCHAIN_X89_Y64_N10                ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[6].delayed_oe_1           ; DELAYCHAIN_X89_Y64_N44                ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[7].delayed_oe_1           ; DELAYCHAIN_X89_Y63_N101               ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|afi_clk                                                                                                                                                                                                                ; HPSSDRAMPLL_X84_Y41_N111              ; 60      ; Clock                     ; no     ; --                   ; --               ; --                        ;
; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk                                                                                                                                                                                                          ; HPSSDRAMPLL_X84_Y41_N111              ; 2       ; Clock                     ; no     ; --                   ; --               ; --                        ;
; systemfinal:u0|systemfinal_System_PLL:system_pll|systemfinal_System_PLL_sys_pll:sys_pll|altera_pll:altera_pll_i|outclk_wire[0]                                                                                                                                                                                                                                                                      ; PLLOUTPUTCOUNTER_X0_Y20_N1            ; 8815    ; Clock                     ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; systemfinal:u0|systemfinal_control_to_FPGA:control_to_fpga|always0~0                                                                                                                                                                                                                                                                                                                                ; LABCELL_X48_Y40_N0                    ; 35      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; systemfinal:u0|systemfinal_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onship_sram_s2_agent_rdata_fifo|always0~0                                                                                                                                                                                                                                                                      ; LABCELL_X45_Y47_N42                   ; 34      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; systemfinal:u0|systemfinal_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onship_sram_s2_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                                        ; LABCELL_X45_Y47_N24                   ; 42      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; systemfinal:u0|systemfinal_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:arm_a9_hps_h2f_axi_master_agent|altera_merlin_address_alignment:align_address_to_size|always2~0                                                                                                                                                                                                          ; LABCELL_X46_Y51_N51                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; systemfinal:u0|systemfinal_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:onship_sram_s2_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                                                          ; LABCELL_X45_Y49_N24                   ; 69      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; systemfinal:u0|systemfinal_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:onship_sram_s2_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|always10~0                                                                                                                                                                                  ; LABCELL_X45_Y49_N30                   ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; systemfinal:u0|systemfinal_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:onship_sram_s2_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|load_next_out_cmd                                                                                                                                                                           ; LABCELL_X45_Y49_N39                   ; 56      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; systemfinal:u0|systemfinal_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:onship_sram_s2_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|new_burst_reg                                                                                                                                                                               ; FF_X42_Y51_N26                        ; 54      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; systemfinal:u0|systemfinal_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:onship_sram_s2_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_TRANS                                                                                                                                                                       ; FF_X42_Y48_N14                        ; 13      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; systemfinal:u0|systemfinal_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:onship_sram_s2_agent|altera_merlin_burst_uncompressor:uncompressor|always1~0                                                                                                                                                                                                                               ; LABCELL_X45_Y47_N9                    ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; systemfinal:u0|systemfinal_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:onship_sram_s2_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~5                                                                                                                                                                                                                      ; LABCELL_X43_Y45_N57                   ; 14      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; systemfinal:u0|systemfinal_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:onship_sram_s2_agent|altera_merlin_burst_uncompressor:uncompressor|sink_ready~0                                                                                                                                                                                                                            ; LABCELL_X45_Y47_N6                    ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; systemfinal:u0|systemfinal_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:onship_sram_s2_agent|m0_write~1                                                                                                                                                                                                                                                                            ; LABCELL_X40_Y47_N54                   ; 16      ; Write enable              ; no     ; --                   ; --               ; --                        ;
; systemfinal:u0|systemfinal_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:onship_sram_s2_cmd_width_adapter|address_reg~0                                                                                                                                                                                                                                                           ; LABCELL_X45_Y49_N48                   ; 26      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; systemfinal:u0|systemfinal_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:onship_sram_s2_cmd_width_adapter|count~2                                                                                                                                                                                                                                                                 ; LABCELL_X45_Y49_N18                   ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; systemfinal:u0|systemfinal_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:onship_sram_s2_cmd_width_adapter|use_reg                                                                                                                                                                                                                                                                 ; FF_X46_Y51_N38                        ; 59      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; systemfinal:u0|systemfinal_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:onship_sram_s2_rsp_width_adapter|always10~9                                                                                                                                                                                                                                                              ; LABCELL_X45_Y47_N21                   ; 96      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; systemfinal:u0|systemfinal_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:onship_sram_s2_rsp_width_adapter|always9~0                                                                                                                                                                                                                                                               ; LABCELL_X45_Y47_N36                   ; 96      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; systemfinal:u0|systemfinal_mm_interconnect_0:mm_interconnect_0|systemfinal_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb|top_priority_reg[1]~1                                                                                                                                                                                                                                     ; LABCELL_X46_Y49_N54                   ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; systemfinal:u0|systemfinal_mm_interconnect_0:mm_interconnect_0|systemfinal_mm_interconnect_0_cmd_mux:cmd_mux|update_grant~0                                                                                                                                                                                                                                                                         ; LABCELL_X46_Y49_N30                   ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; systemfinal:u0|systemfinal_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:control_to_fpga_s1_agent_rdata_fifo|always0~0                                                                                                                                                                                                                                                                  ; LABCELL_X50_Y40_N54                   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; systemfinal:u0|systemfinal_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:control_to_fpga_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                                    ; LABCELL_X50_Y40_N12                   ; 21      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; systemfinal:u0|systemfinal_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:control_to_hps_s1_agent_rdata_fifo|always0~0                                                                                                                                                                                                                                                                   ; LABCELL_X45_Y39_N9                    ; 1       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; systemfinal:u0|systemfinal_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:control_to_hps_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                                     ; LABCELL_X45_Y41_N36                   ; 20      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; systemfinal:u0|systemfinal_mm_interconnect_1:mm_interconnect_1|altera_merlin_axi_master_ni:arm_a9_hps_h2f_lw_axi_master_agent|always6~0                                                                                                                                                                                                                                                             ; LABCELL_X45_Y42_N0                    ; 12      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; systemfinal:u0|systemfinal_mm_interconnect_1:mm_interconnect_1|altera_merlin_axi_master_ni:arm_a9_hps_h2f_lw_axi_master_agent|write_addr_data_both_valid                                                                                                                                                                                                                                            ; LABCELL_X45_Y42_N42                   ; 7       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; systemfinal:u0|systemfinal_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:control_to_fpga_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                                                      ; MLABCELL_X47_Y40_N9                   ; 60      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; systemfinal:u0|systemfinal_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:control_to_fpga_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|load_next_out_cmd                                                                                                                                                                       ; LABCELL_X45_Y40_N12                   ; 36      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; systemfinal:u0|systemfinal_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:control_to_hps_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                                                       ; LABCELL_X43_Y43_N54                   ; 22      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; systemfinal:u0|systemfinal_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:control_to_hps_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|load_next_out_cmd                                                                                                                                                                        ; LABCELL_X46_Y42_N21                   ; 33      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; systemfinal:u0|systemfinal_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:control_to_fpga_s1_agent|altera_merlin_burst_uncompressor:uncompressor|always0~0                                                                                                                                                                                                                           ; LABCELL_X46_Y40_N57                   ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; systemfinal:u0|systemfinal_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:control_to_hps_s1_agent|altera_merlin_burst_uncompressor:uncompressor|always0~0                                                                                                                                                                                                                            ; LABCELL_X45_Y41_N33                   ; 11      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; systemfinal:u0|systemfinal_mm_interconnect_1:mm_interconnect_1|altera_merlin_traffic_limiter:arm_a9_hps_h2f_lw_axi_master_rd_limiter|internal_valid~1                                                                                                                                                                                                                                               ; LABCELL_X42_Y42_N18                   ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; systemfinal:u0|systemfinal_mm_interconnect_1:mm_interconnect_1|altera_merlin_traffic_limiter:arm_a9_hps_h2f_lw_axi_master_rd_limiter|pending_response_count[1]~0                                                                                                                                                                                                                                    ; LABCELL_X42_Y42_N54                   ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; systemfinal:u0|systemfinal_mm_interconnect_1:mm_interconnect_1|altera_merlin_traffic_limiter:arm_a9_hps_h2f_lw_axi_master_wr_limiter|pending_response_count[1]~0                                                                                                                                                                                                                                    ; LABCELL_X45_Y42_N54                   ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; systemfinal:u0|systemfinal_mm_interconnect_1:mm_interconnect_1|systemfinal_mm_interconnect_1_cmd_mux:cmd_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[1]~1                                                                                                                                                                                                                                 ; LABCELL_X45_Y42_N12                   ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; systemfinal:u0|systemfinal_mm_interconnect_1:mm_interconnect_1|systemfinal_mm_interconnect_1_cmd_mux:cmd_mux_001|update_grant~0                                                                                                                                                                                                                                                                     ; LABCELL_X45_Y42_N45                   ; 3       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; tpu_read                                                                                                                                                                                                                                                                                                                                                                                            ; FF_X45_Y32_N29                        ; 48      ; Sync. clear, Write enable ; no     ; --                   ; --               ; --                        ;
; waitrequest                                                                                                                                                                                                                                                                                                                                                                                         ; FF_X30_Y32_N53                        ; 1792    ; Sync. load                ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                            ;
+--------------------------------------------------------------------------------------------------------------------------------+---------------------------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                                                           ; Location                              ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------------------------------------+---------------------------------------+---------+----------------------+------------------+---------------------------+
; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_fpga_interfaces:fpga_interfaces|h2f_rst_n[0]           ; HPSINTERFACECLOCKSRESETS_X52_Y78_N111 ; 4       ; Global Clock         ; GCLK15           ; --                        ;
; systemfinal:u0|systemfinal_System_PLL:system_pll|systemfinal_System_PLL_sys_pll:sys_pll|altera_pll:altera_pll_i|outclk_wire[0] ; PLLOUTPUTCOUNTER_X0_Y20_N1            ; 8815    ; Global Clock         ; GCLK6            ; --                        ;
+--------------------------------------------------------------------------------------------------------------------------------+---------------------------------------+---------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                            ;
+------------------------------------------------------------------+---------+
; Name                                                             ; Fan-Out ;
+------------------------------------------------------------------+---------+
; reset                                                            ; 5971    ;
; TPU8:tpu|SYSMAC:ColumnZero[1].mac|a_in~0                         ; 2048    ;
; waitrequest                                                      ; 1792    ;
; systemfinal:u0|altera_reset_controller:rst_controller|r_sync_rst ; 847     ;
+------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+------------------------------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
; Name                                                                                                                   ; Type ; Mode           ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLABs ; MIF  ; Location                                                                                                                                                                                                                                                                       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs         ;
+------------------------------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
; systemfinal:u0|systemfinal_Onship_SRAM:onship_sram|altsyncram:the_altsyncram|altsyncram_pr52:auto_generated|ALTSYNCRAM ; AUTO ; True Dual Port ; Single Clock ; 4096         ; 32           ; 4096         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 131072 ; 4096                        ; 32                          ; 4096                        ; 32                          ; 131072              ; 16          ; 0     ; None ; M10K_X49_Y46_N0, M10K_X38_Y46_N0, M10K_X38_Y45_N0, M10K_X49_Y45_N0, M10K_X41_Y44_N0, M10K_X38_Y42_N0, M10K_X41_Y41_N0, M10K_X38_Y43_N0, M10K_X41_Y45_N0, M10K_X49_Y44_N0, M10K_X49_Y43_N0, M10K_X41_Y43_N0, M10K_X41_Y46_N0, M10K_X41_Y42_N0, M10K_X49_Y42_N0, M10K_X49_Y41_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mode ;
+------------------------------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+---------------------------------------------+
; Fitter DSP Block Usage Summary              ;
+-------------------------------+-------------+
; Statistic                     ; Number Used ;
+-------------------------------+-------------+
; Independent 9x9               ; 64          ;
; Total number of DSP blocks    ; 64          ;
;                               ;             ;
; Fixed Point Signed Multiplier ; 64          ;
+-------------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+-----------------------------------------------------------------+-----------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; Name                                                            ; Mode            ; Location       ; Sign Representation ; Data AX Input Register ; Data AY Input Register ; Data AZ Input Register ; Data BX Input Register ; Data BY Input Register ; Data BZ Input Register ; Output Register ; Dedicated Shift Register Chain ; Dedicated Pre-Adder ; Dedicated Coefficient Storage ; Dedicated Output Adder Chain ; Dedicated Output Accumulator ;
+-----------------------------------------------------------------+-----------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; TPU8:tpu|SYSMAC:mac|Mult0~mac                                   ; Independent 9x9 ; DSP_X54_Y16_N0 ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; TPU8:tpu|SYSMAC:ColumnZero[1].mac|Mult0~mac                     ; Independent 9x9 ; DSP_X54_Y24_N0 ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; TPU8:tpu|SYSMAC:RowZero[1].mac|Mult0~mac                        ; Independent 9x9 ; DSP_X54_Y28_N0 ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; TPU8:tpu|SYSMAC:RestofMACsone[1].RestofMacstwo[1].mac|Mult0~mac ; Independent 9x9 ; DSP_X32_Y26_N0 ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; TPU8:tpu|SYSMAC:RowZero[0].mac|Mult0~mac                        ; Independent 9x9 ; DSP_X54_Y33_N0 ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[1].mac|Mult0~mac ; Independent 9x9 ; DSP_X32_Y43_N0 ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; TPU8:tpu|SYSMAC:RowZero[2].mac|Mult0~mac                        ; Independent 9x9 ; DSP_X54_Y35_N0 ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; TPU8:tpu|SYSMAC:RestofMACsone[2].RestofMacstwo[1].mac|Mult0~mac ; Independent 9x9 ; DSP_X32_Y49_N0 ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; TPU8:tpu|SYSMAC:ColumnZero[3].mac|Mult0~mac                     ; Independent 9x9 ; DSP_X54_Y20_N0 ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; TPU8:tpu|SYSMAC:ColumnZero[5].mac|Mult0~mac                     ; Independent 9x9 ; DSP_X54_Y14_N0 ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; TPU8:tpu|SYSMAC:RestofMACsone[1].RestofMacstwo[3].mac|Mult0~mac ; Independent 9x9 ; DSP_X54_Y30_N0 ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; TPU8:tpu|SYSMAC:RestofMACsone[1].RestofMacstwo[5].mac|Mult0~mac ; Independent 9x9 ; DSP_X32_Y20_N0 ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[3].mac|Mult0~mac ; Independent 9x9 ; DSP_X32_Y22_N0 ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[5].mac|Mult0~mac ; Independent 9x9 ; DSP_X32_Y12_N0 ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; TPU8:tpu|SYSMAC:RestofMACsone[2].RestofMacstwo[3].mac|Mult0~mac ; Independent 9x9 ; DSP_X20_Y43_N0 ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; TPU8:tpu|SYSMAC:RestofMACsone[2].RestofMacstwo[5].mac|Mult0~mac ; Independent 9x9 ; DSP_X32_Y24_N0 ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; TPU8:tpu|SYSMAC:RowZero[3].mac|Mult0~mac                        ; Independent 9x9 ; DSP_X32_Y57_N0 ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; TPU8:tpu|SYSMAC:RestofMACsone[3].RestofMacstwo[1].mac|Mult0~mac ; Independent 9x9 ; DSP_X32_Y53_N0 ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; TPU8:tpu|SYSMAC:RestofMACsone[3].RestofMacstwo[3].mac|Mult0~mac ; Independent 9x9 ; DSP_X20_Y41_N0 ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; TPU8:tpu|SYSMAC:RestofMACsone[3].RestofMacstwo[5].mac|Mult0~mac ; Independent 9x9 ; DSP_X20_Y24_N0 ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; TPU8:tpu|SYSMAC:RowZero[5].mac|Mult0~mac                        ; Independent 9x9 ; DSP_X32_Y63_N0 ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; TPU8:tpu|SYSMAC:RestofMACsone[5].RestofMacstwo[1].mac|Mult0~mac ; Independent 9x9 ; DSP_X20_Y57_N0 ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; TPU8:tpu|SYSMAC:RestofMACsone[5].RestofMacstwo[3].mac|Mult0~mac ; Independent 9x9 ; DSP_X20_Y47_N0 ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; TPU8:tpu|SYSMAC:RestofMACsone[5].RestofMacstwo[5].mac|Mult0~mac ; Independent 9x9 ; DSP_X20_Y30_N0 ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; TPU8:tpu|SYSMAC:RowZero[4].mac|Mult0~mac                        ; Independent 9x9 ; DSP_X32_Y59_N0 ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[1].mac|Mult0~mac ; Independent 9x9 ; DSP_X20_Y45_N0 ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[3].mac|Mult0~mac ; Independent 9x9 ; DSP_X32_Y41_N0 ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[5].mac|Mult0~mac ; Independent 9x9 ; DSP_X20_Y26_N0 ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; TPU8:tpu|SYSMAC:RowZero[6].mac|Mult0~mac                        ; Independent 9x9 ; DSP_X32_Y61_N0 ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; TPU8:tpu|SYSMAC:RestofMACsone[6].RestofMacstwo[1].mac|Mult0~mac ; Independent 9x9 ; DSP_X20_Y63_N0 ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; TPU8:tpu|SYSMAC:RestofMACsone[6].RestofMacstwo[3].mac|Mult0~mac ; Independent 9x9 ; DSP_X32_Y45_N0 ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; TPU8:tpu|SYSMAC:RestofMACsone[6].RestofMacstwo[5].mac|Mult0~mac ; Independent 9x9 ; DSP_X32_Y39_N0 ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; TPU8:tpu|SYSMAC:ColumnZero[0].mac|Mult0~mac                     ; Independent 9x9 ; DSP_X54_Y22_N0 ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; TPU8:tpu|SYSMAC:RestofMACsone[1].RestofMacstwo[0].mac|Mult0~mac ; Independent 9x9 ; DSP_X32_Y37_N0 ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[0].mac|Mult0~mac ; Independent 9x9 ; DSP_X32_Y35_N0 ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; TPU8:tpu|SYSMAC:RestofMACsone[2].RestofMacstwo[0].mac|Mult0~mac ; Independent 9x9 ; DSP_X32_Y33_N0 ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; TPU8:tpu|SYSMAC:ColumnZero[2].mac|Mult0~mac                     ; Independent 9x9 ; DSP_X54_Y26_N0 ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; TPU8:tpu|SYSMAC:RestofMACsone[1].RestofMacstwo[2].mac|Mult0~mac ; Independent 9x9 ; DSP_X32_Y30_N0 ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[2].mac|Mult0~mac ; Independent 9x9 ; DSP_X32_Y47_N0 ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; TPU8:tpu|SYSMAC:RestofMACsone[2].RestofMacstwo[2].mac|Mult0~mac ; Independent 9x9 ; DSP_X20_Y51_N0 ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; TPU8:tpu|SYSMAC:ColumnZero[4].mac|Mult0~mac                     ; Independent 9x9 ; DSP_X54_Y18_N0 ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; TPU8:tpu|SYSMAC:RestofMACsone[1].RestofMacstwo[4].mac|Mult0~mac ; Independent 9x9 ; DSP_X32_Y18_N0 ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[4].mac|Mult0~mac ; Independent 9x9 ; DSP_X32_Y16_N0 ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; TPU8:tpu|SYSMAC:RestofMACsone[2].RestofMacstwo[4].mac|Mult0~mac ; Independent 9x9 ; DSP_X20_Y28_N0 ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; TPU8:tpu|SYSMAC:ColumnZero[6].mac|Mult0~mac                     ; Independent 9x9 ; DSP_X32_Y14_N0 ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; TPU8:tpu|SYSMAC:RestofMACsone[1].RestofMacstwo[6].mac|Mult0~mac ; Independent 9x9 ; DSP_X20_Y18_N0 ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[6].mac|Mult0~mac ; Independent 9x9 ; DSP_X20_Y14_N0 ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; TPU8:tpu|SYSMAC:RestofMACsone[2].RestofMacstwo[6].mac|Mult0~mac ; Independent 9x9 ; DSP_X20_Y12_N0 ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; TPU8:tpu|SYSMAC:RestofMACsone[3].RestofMacstwo[0].mac|Mult0~mac ; Independent 9x9 ; DSP_X20_Y53_N0 ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; TPU8:tpu|SYSMAC:RestofMACsone[3].RestofMacstwo[2].mac|Mult0~mac ; Independent 9x9 ; DSP_X32_Y65_N0 ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; TPU8:tpu|SYSMAC:RestofMACsone[3].RestofMacstwo[4].mac|Mult0~mac ; Independent 9x9 ; DSP_X32_Y28_N0 ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; TPU8:tpu|SYSMAC:RestofMACsone[3].RestofMacstwo[6].mac|Mult0~mac ; Independent 9x9 ; DSP_X20_Y16_N0 ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; TPU8:tpu|SYSMAC:RestofMACsone[5].RestofMacstwo[0].mac|Mult0~mac ; Independent 9x9 ; DSP_X20_Y61_N0 ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; TPU8:tpu|SYSMAC:RestofMACsone[5].RestofMacstwo[2].mac|Mult0~mac ; Independent 9x9 ; DSP_X20_Y55_N0 ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; TPU8:tpu|SYSMAC:RestofMACsone[5].RestofMacstwo[4].mac|Mult0~mac ; Independent 9x9 ; DSP_X20_Y35_N0 ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; TPU8:tpu|SYSMAC:RestofMACsone[5].RestofMacstwo[6].mac|Mult0~mac ; Independent 9x9 ; DSP_X20_Y20_N0 ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[0].mac|Mult0~mac ; Independent 9x9 ; DSP_X32_Y51_N0 ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[2].mac|Mult0~mac ; Independent 9x9 ; DSP_X32_Y55_N0 ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[4].mac|Mult0~mac ; Independent 9x9 ; DSP_X20_Y33_N0 ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[6].mac|Mult0~mac ; Independent 9x9 ; DSP_X20_Y22_N0 ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; TPU8:tpu|SYSMAC:RestofMACsone[6].RestofMacstwo[0].mac|Mult0~mac ; Independent 9x9 ; DSP_X20_Y59_N0 ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; TPU8:tpu|SYSMAC:RestofMACsone[6].RestofMacstwo[2].mac|Mult0~mac ; Independent 9x9 ; DSP_X20_Y49_N0 ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; TPU8:tpu|SYSMAC:RestofMACsone[6].RestofMacstwo[4].mac|Mult0~mac ; Independent 9x9 ; DSP_X20_Y39_N0 ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; TPU8:tpu|SYSMAC:RestofMACsone[6].RestofMacstwo[6].mac|Mult0~mac ; Independent 9x9 ; DSP_X20_Y37_N0 ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
+-----------------------------------------------------------------+-----------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Routing Usage Summary                                                   ;
+---------------------------------------------+---------------------------+
; Routing Resource Type                       ; Usage                     ;
+---------------------------------------------+---------------------------+
; Block interconnects                         ; 16,530 / 289,320 ( 6 % )  ;
; C12 interconnects                           ; 1,395 / 13,420 ( 10 % )   ;
; C2 interconnects                            ; 6,583 / 119,108 ( 6 % )   ;
; C4 interconnects                            ; 5,060 / 56,300 ( 9 % )    ;
; DQS bus muxes                               ; 1 / 25 ( 4 % )            ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )            ;
; DQS-9 I/O buses                             ; 1 / 25 ( 4 % )            ;
; Direct links                                ; 2,492 / 289,320 ( < 1 % ) ;
; Global clocks                               ; 2 / 16 ( 13 % )           ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )             ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 1 / 6 ( 17 % )            ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )            ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )            ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 1 / 287 ( < 1 % )         ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 159 / 165 ( 96 % )        ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 63 / 67 ( 94 % )          ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 93 / 156 ( 60 % )         ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 220 / 282 ( 78 % )        ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )            ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )            ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )           ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )            ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )            ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )           ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )           ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )            ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )            ;
; Local interconnects                         ; 5,539 / 84,580 ( 7 % )    ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )            ;
; R14 interconnects                           ; 840 / 12,676 ( 7 % )      ;
; R14/C12 interconnect drivers                ; 2,123 / 20,720 ( 10 % )   ;
; R3 interconnects                            ; 7,562 / 130,992 ( 6 % )   ;
; R6 interconnects                            ; 9,742 / 266,960 ( 4 % )   ;
; Spine clocks                                ; 12 / 360 ( 3 % )          ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )        ;
+---------------------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 15    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 13    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                   ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                    ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                    ;                   ;
; Pass         ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                    ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                    ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                    ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                    ;                   ;
; Pass         ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                    ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                    ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                    ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                    ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Pass         ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; 0 such failures found.                                                   ; I/O                    ;                   ;
; ----         ; ----      ; Disclaimer                        ; LVDS rules are checked but not reported.                                           ; None     ; ----                                                                     ; Differential Signaling ;                   ;
; ----         ; ----      ; Disclaimer                        ; Memory interface related rules are checked but not reported.                       ; None     ; ----                                                                     ; Memory Interfaces      ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination    ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 1            ; 0            ; 1            ; 0            ; 8            ; 73        ; 1            ; 0            ; 73        ; 73        ; 23           ; 48           ; 0            ; 0            ; 0            ; 23           ; 48           ; 0            ; 0            ; 0            ; 30           ; 48           ; 71           ; 0            ; 0            ; 0            ; 0            ; 39           ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 72           ; 73           ; 72           ; 73           ; 65           ; 0         ; 72           ; 73           ; 0         ; 0         ; 50           ; 25           ; 73           ; 73           ; 73           ; 50           ; 25           ; 73           ; 73           ; 73           ; 43           ; 25           ; 2            ; 73           ; 73           ; 73           ; 73           ; 34           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; HPS_DDR3_ADDR[13]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_DDR3_ADDR[14]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_DDR3_DM[1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_DDR3_DM[2]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_DDR3_ADDR[0]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_ADDR[1]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_ADDR[2]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_ADDR[3]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_ADDR[4]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_ADDR[5]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_ADDR[6]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_ADDR[7]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_ADDR[8]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_ADDR[9]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_ADDR[10]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_ADDR[11]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_ADDR[12]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_BA[0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_BA[1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_BA[2]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_CAS_N     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_CKE       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_CK_N      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_DDR3_CK_P      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_DDR3_CS_N      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DM[0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_ODT       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_RAS_N     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_RESET_N   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_WE_N      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DM[3]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_DDR3_DQ[8]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_DDR3_DQ[9]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_DDR3_DQ[10]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_DDR3_DQ[11]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_DDR3_DQ[12]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_DDR3_DQ[13]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_DDR3_DQ[0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DQ[1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DQ[2]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DQ[3]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DQ[4]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DQ[5]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DQ[6]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DQ[7]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DQS_N[0]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_DDR3_DQS_P[0]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_DDR3_DQ[14]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_DDR3_DQ[15]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_DDR3_DQ[16]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_DDR3_DQ[17]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_DDR3_DQ[18]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_DDR3_DQ[19]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_DDR3_DQ[20]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_DDR3_DQ[21]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_DDR3_DQ[22]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_DDR3_DQ[23]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_DDR3_DQ[24]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_DDR3_DQ[25]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_DDR3_DQ[26]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_DDR3_DQ[27]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_DDR3_DQ[28]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_DDR3_DQ[29]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_DDR3_DQ[30]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_DDR3_DQ[31]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_DDR3_DQS_N[1]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_DDR3_DQS_N[2]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_DDR3_DQS_N[3]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_DDR3_DQS_P[1]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_DDR3_DQS_P[2]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_DDR3_DQS_P[3]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_DDR3_RZQ       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK_50           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                                   ;
+------------------------------------------------------------------------------+------------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                              ; Destination Clock(s)                                                         ; Delay Added in ns ;
+------------------------------------------------------------------------------+------------------------------------------------------------------------------+-------------------+
; u0|system_pll|sys_pll|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; u0|system_pll|sys_pll|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 1041.8            ;
+------------------------------------------------------------------------------+------------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                        ; Destination Register                                                                                                                                                                                                                    ; Delay Added in ns ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_fpga_interfaces:fpga_interfaces|hps2fpga_light_weight~FF_1565                                                                                                  ; systemfinal:u0|systemfinal_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:control_to_fpga_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[91]             ; 0.682             ;
; TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[6].mac|outResult_c[15]                                                                                                                                                                  ; TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[6].mac|outResult_c[31]                                                                                                                                                                   ; 0.576             ;
; TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[6].mac|outResult_c[5]                                                                                                                                                                   ; TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[6].mac|outResult_c[31]                                                                                                                                                                   ; 0.554             ;
; systemfinal:u0|systemfinal_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:control_to_fpga_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_uncomp_byte_cnt_reg[4] ; systemfinal:u0|systemfinal_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:control_to_fpga_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_TRANS       ; 0.549             ;
; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_fpga_interfaces:fpga_interfaces|hps2fpga~FF_2431                                                                                                               ; systemfinal:u0|systemfinal_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:onship_sram_s2_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[105]                ; 0.547             ;
; TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[6].mac|outResult_c[8]                                                                                                                                                                   ; TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[6].mac|outResult_c[31]                                                                                                                                                                   ; 0.545             ;
; TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[6].mac|outResult_c[23]                                                                                                                                                                  ; TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[6].mac|outResult_c[31]                                                                                                                                                                   ; 0.537             ;
; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_fpga_interfaces:fpga_interfaces|hps2fpga_light_weight~FF_1596                                                                                                  ; systemfinal:u0|systemfinal_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:control_to_fpga_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|int_nxt_addr_reg[0]         ; 0.531             ;
; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_fpga_interfaces:fpga_interfaces|hps2fpga_light_weight~FF_1561                                                                                                  ; systemfinal:u0|systemfinal_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:control_to_fpga_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[95]             ; 0.531             ;
; systemfinal:u0|systemfinal_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:control_to_fpga_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_uncomp_byte_cnt_reg[3] ; systemfinal:u0|systemfinal_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:control_to_fpga_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_TRANS       ; 0.531             ;
; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[5].mac|outResult_c[20]                                                                                                                                                                  ; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[5].mac|outResult_c[31]                                                                                                                                                                   ; 0.526             ;
; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_fpga_interfaces:fpga_interfaces|hps2fpga_light_weight~FF_1508                                                                                                  ; systemfinal:u0|systemfinal_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:control_to_hps_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|int_nxt_addr_reg[0]          ; 0.516             ;
; systemfinal:u0|systemfinal_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:control_to_fpga_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_uncomp_byte_cnt_reg[5] ; systemfinal:u0|systemfinal_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:control_to_fpga_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_WR_SUBBURST ; 0.512             ;
; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[5].mac|outResult_c[21]                                                                                                                                                                  ; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[5].mac|outResult_c[31]                                                                                                                                                                   ; 0.506             ;
; TPU8:tpu|SYSMAC:RestofMACsone[6].RestofMacstwo[2].mac|outResult_c[25]                                                                                                                                                                  ; TPU8:tpu|SYSMAC:RestofMACsone[6].RestofMacstwo[2].mac|outResult_c[31]                                                                                                                                                                   ; 0.506             ;
; systemfinal:u0|systemfinal_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:control_to_fpga_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_uncomp_byte_cnt_reg[2] ; systemfinal:u0|systemfinal_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:control_to_fpga_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_TRANS       ; 0.506             ;
; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_fpga_interfaces:fpga_interfaces|hps2fpga_light_weight~FF_1562                                                                                                  ; systemfinal:u0|systemfinal_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:control_to_fpga_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[94]             ; 0.504             ;
; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[5].mac|outResult_c[18]                                                                                                                                                                  ; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[5].mac|outResult_c[31]                                                                                                                                                                   ; 0.504             ;
; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[5].mac|outResult_c[15]                                                                                                                                                                  ; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[5].mac|outResult_c[31]                                                                                                                                                                   ; 0.500             ;
; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[5].mac|outResult_c[12]                                                                                                                                                                  ; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[5].mac|outResult_c[31]                                                                                                                                                                   ; 0.497             ;
; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_fpga_interfaces:fpga_interfaces|hps2fpga_light_weight~FF_1566                                                                                                  ; systemfinal:u0|systemfinal_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:control_to_fpga_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[90]             ; 0.497             ;
; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_fpga_interfaces:fpga_interfaces|hps2fpga~FF_2430                                                                                                               ; systemfinal:u0|systemfinal_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:onship_sram_s2_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[106]                ; 0.494             ;
; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_fpga_interfaces:fpga_interfaces|hps2fpga~FF_2432                                                                                                               ; systemfinal:u0|systemfinal_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:onship_sram_s2_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[104]                ; 0.493             ;
; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[6].mac|outResult_c[3]                                                                                                                                                                   ; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[6].mac|outResult_c[31]                                                                                                                                                                   ; 0.492             ;
; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[5].mac|outResult_c[1]                                                                                                                                                                   ; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[5].mac|outResult_c[31]                                                                                                                                                                   ; 0.489             ;
; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_fpga_interfaces:fpga_interfaces|hps2fpga_light_weight~FF_1557                                                                                                  ; systemfinal:u0|systemfinal_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:control_to_fpga_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[99]             ; 0.488             ;
; systemfinal:u0|systemfinal_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:onship_sram_s2_cmd_width_adapter|address_reg[7]                                                                                             ; systemfinal:u0|systemfinal_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:onship_sram_s2_cmd_width_adapter|address_reg[13]                                                                                             ; 0.488             ;
; TPU8:tpu|SYSMAC:RowZero[3].mac|outResult_c[27]                                                                                                                                                                                         ; TPU8:tpu|SYSMAC:RowZero[3].mac|outResult_c[31]                                                                                                                                                                                          ; 0.487             ;
; TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[1].mac|outResult_c[27]                                                                                                                                                                  ; TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[1].mac|outResult_c[31]                                                                                                                                                                   ; 0.486             ;
; TPU8:tpu|SYSMAC:RowZero[3].mac|outResult_c[19]                                                                                                                                                                                         ; TPU8:tpu|SYSMAC:RowZero[3].mac|outResult_c[31]                                                                                                                                                                                          ; 0.486             ;
; TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[1].mac|outResult_c[19]                                                                                                                                                                  ; TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[1].mac|outResult_c[31]                                                                                                                                                                   ; 0.486             ;
; TPU8:tpu|SYSMAC:RowZero[3].mac|outResult_c[7]                                                                                                                                                                                          ; TPU8:tpu|SYSMAC:RowZero[3].mac|outResult_c[31]                                                                                                                                                                                          ; 0.486             ;
; TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[1].mac|outResult_c[7]                                                                                                                                                                   ; TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[1].mac|outResult_c[31]                                                                                                                                                                   ; 0.486             ;
; systemfinal:u0|systemfinal_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:control_to_hps_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|new_burst_reg               ; systemfinal:u0|systemfinal_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:control_to_hps_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|new_burst_reg                ; 0.486             ;
; TPU8:tpu|SYSMAC:RestofMACsone[2].RestofMacstwo[1].mac|outResult_c[27]                                                                                                                                                                  ; TPU8:tpu|SYSMAC:RestofMACsone[2].RestofMacstwo[1].mac|outResult_c[31]                                                                                                                                                                   ; 0.485             ;
; TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[0].mac|outResult_c[27]                                                                                                                                                                  ; TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[0].mac|outResult_c[31]                                                                                                                                                                   ; 0.485             ;
; TPU8:tpu|SYSMAC:RestofMACsone[3].RestofMacstwo[2].mac|outResult_c[7]                                                                                                                                                                   ; TPU8:tpu|SYSMAC:RestofMACsone[3].RestofMacstwo[2].mac|outResult_c[31]                                                                                                                                                                   ; 0.485             ;
; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_fpga_interfaces:fpga_interfaces|hps2fpga_light_weight~FF_1558                                                                                                  ; systemfinal:u0|systemfinal_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:control_to_fpga_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[98]             ; 0.485             ;
; TPU8:tpu|SYSMAC:RowZero[5].mac|outResult_c[27]                                                                                                                                                                                         ; TPU8:tpu|SYSMAC:RowZero[5].mac|outResult_c[31]                                                                                                                                                                                          ; 0.484             ;
; TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[0].mac|outResult_c[19]                                                                                                                                                                  ; TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[0].mac|outResult_c[31]                                                                                                                                                                   ; 0.484             ;
; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[0].mac|outResult_c[19]                                                                                                                                                                  ; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[0].mac|outResult_c[31]                                                                                                                                                                   ; 0.484             ;
; TPU8:tpu|SYSMAC:RestofMACsone[1].RestofMacstwo[0].mac|outResult_c[19]                                                                                                                                                                  ; TPU8:tpu|SYSMAC:RestofMACsone[1].RestofMacstwo[0].mac|outResult_c[31]                                                                                                                                                                   ; 0.484             ;
; TPU8:tpu|SYSMAC:RestofMACsone[3].RestofMacstwo[2].mac|outResult_c[19]                                                                                                                                                                  ; TPU8:tpu|SYSMAC:RestofMACsone[3].RestofMacstwo[2].mac|outResult_c[31]                                                                                                                                                                   ; 0.484             ;
; TPU8:tpu|SYSMAC:RestofMACsone[1].RestofMacstwo[0].mac|outResult_c[7]                                                                                                                                                                   ; TPU8:tpu|SYSMAC:RestofMACsone[1].RestofMacstwo[0].mac|outResult_c[31]                                                                                                                                                                   ; 0.484             ;
; TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[0].mac|outResult_c[7]                                                                                                                                                                   ; TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[0].mac|outResult_c[31]                                                                                                                                                                   ; 0.484             ;
; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[0].mac|outResult_c[7]                                                                                                                                                                   ; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[0].mac|outResult_c[31]                                                                                                                                                                   ; 0.484             ;
; TPU8:tpu|SYSMAC:RestofMACsone[2].RestofMacstwo[1].mac|outResult_c[7]                                                                                                                                                                   ; TPU8:tpu|SYSMAC:RestofMACsone[2].RestofMacstwo[1].mac|outResult_c[31]                                                                                                                                                                   ; 0.484             ;
; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_fpga_interfaces:fpga_interfaces|hps2fpga~FF_2433                                                                                                               ; systemfinal:u0|systemfinal_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:onship_sram_s2_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[103]                ; 0.484             ;
; TPU8:tpu|SYSMAC:RowZero[4].mac|outResult_c[27]                                                                                                                                                                                         ; TPU8:tpu|SYSMAC:RowZero[4].mac|outResult_c[31]                                                                                                                                                                                          ; 0.483             ;
; TPU8:tpu|SYSMAC:RestofMACsone[3].RestofMacstwo[1].mac|outResult_c[27]                                                                                                                                                                  ; TPU8:tpu|SYSMAC:RestofMACsone[3].RestofMacstwo[1].mac|outResult_c[31]                                                                                                                                                                   ; 0.483             ;
; TPU8:tpu|SYSMAC:RowZero[6].mac|outResult_c[27]                                                                                                                                                                                         ; TPU8:tpu|SYSMAC:RowZero[6].mac|outResult_c[31]                                                                                                                                                                                          ; 0.483             ;
; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[0].mac|outResult_c[27]                                                                                                                                                                  ; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[0].mac|outResult_c[31]                                                                                                                                                                   ; 0.483             ;
; TPU8:tpu|SYSMAC:RestofMACsone[3].RestofMacstwo[2].mac|outResult_c[27]                                                                                                                                                                  ; TPU8:tpu|SYSMAC:RestofMACsone[3].RestofMacstwo[2].mac|outResult_c[31]                                                                                                                                                                   ; 0.483             ;
; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[2].mac|outResult_c[27]                                                                                                                                                                  ; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[2].mac|outResult_c[31]                                                                                                                                                                   ; 0.483             ;
; TPU8:tpu|SYSMAC:RowZero[6].mac|outResult_c[19]                                                                                                                                                                                         ; TPU8:tpu|SYSMAC:RowZero[6].mac|outResult_c[31]                                                                                                                                                                                          ; 0.483             ;
; TPU8:tpu|SYSMAC:RestofMACsone[3].RestofMacstwo[1].mac|outResult_c[19]                                                                                                                                                                  ; TPU8:tpu|SYSMAC:RestofMACsone[3].RestofMacstwo[1].mac|outResult_c[31]                                                                                                                                                                   ; 0.483             ;
; TPU8:tpu|SYSMAC:RestofMACsone[2].RestofMacstwo[1].mac|outResult_c[19]                                                                                                                                                                  ; TPU8:tpu|SYSMAC:RestofMACsone[2].RestofMacstwo[1].mac|outResult_c[31]                                                                                                                                                                   ; 0.483             ;
; TPU8:tpu|SYSMAC:RestofMACsone[3].RestofMacstwo[1].mac|outResult_c[7]                                                                                                                                                                   ; TPU8:tpu|SYSMAC:RestofMACsone[3].RestofMacstwo[1].mac|outResult_c[31]                                                                                                                                                                   ; 0.483             ;
; TPU8:tpu|SYSMAC:RowZero[6].mac|outResult_c[7]                                                                                                                                                                                          ; TPU8:tpu|SYSMAC:RowZero[6].mac|outResult_c[31]                                                                                                                                                                                          ; 0.483             ;
; TPU8:tpu|SYSMAC:RowZero[4].mac|outResult_c[19]                                                                                                                                                                                         ; TPU8:tpu|SYSMAC:RowZero[4].mac|outResult_c[31]                                                                                                                                                                                          ; 0.482             ;
; TPU8:tpu|SYSMAC:RowZero[4].mac|outResult_c[7]                                                                                                                                                                                          ; TPU8:tpu|SYSMAC:RowZero[4].mac|outResult_c[31]                                                                                                                                                                                          ; 0.482             ;
; TPU8:tpu|SYSMAC:ColumnZero[6].mac|outResult_c[27]                                                                                                                                                                                      ; TPU8:tpu|SYSMAC:ColumnZero[6].mac|outResult_c[31]                                                                                                                                                                                       ; 0.481             ;
; TPU8:tpu|SYSMAC:RestofMACsone[1].RestofMacstwo[4].mac|outResult_c[19]                                                                                                                                                                  ; TPU8:tpu|SYSMAC:RestofMACsone[1].RestofMacstwo[4].mac|outResult_c[31]                                                                                                                                                                   ; 0.481             ;
; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[5].mac|outResult_c[8]                                                                                                                                                                   ; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[5].mac|outResult_c[31]                                                                                                                                                                   ; 0.481             ;
; TPU8:tpu|SYSMAC:ColumnZero[5].mac|outResult_c[27]                                                                                                                                                                                      ; TPU8:tpu|SYSMAC:ColumnZero[5].mac|outResult_c[31]                                                                                                                                                                                       ; 0.480             ;
; TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[4].mac|outResult_c[27]                                                                                                                                                                  ; TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[4].mac|outResult_c[31]                                                                                                                                                                   ; 0.480             ;
; TPU8:tpu|SYSMAC:RestofMACsone[2].RestofMacstwo[4].mac|outResult_c[27]                                                                                                                                                                  ; TPU8:tpu|SYSMAC:RestofMACsone[2].RestofMacstwo[4].mac|outResult_c[31]                                                                                                                                                                   ; 0.480             ;
; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[4].mac|outResult_c[19]                                                                                                                                                                  ; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[4].mac|outResult_c[31]                                                                                                                                                                   ; 0.480             ;
; TPU8:tpu|SYSMAC:ColumnZero[6].mac|outResult_c[19]                                                                                                                                                                                      ; TPU8:tpu|SYSMAC:ColumnZero[6].mac|outResult_c[31]                                                                                                                                                                                       ; 0.480             ;
; TPU8:tpu|SYSMAC:ColumnZero[6].mac|outResult_c[7]                                                                                                                                                                                       ; TPU8:tpu|SYSMAC:ColumnZero[6].mac|outResult_c[31]                                                                                                                                                                                       ; 0.480             ;
; systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_fpga_interfaces:fpga_interfaces|hps2fpga~FF_2428                                                                                                               ; systemfinal:u0|systemfinal_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:onship_sram_s2_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[108]                ; 0.480             ;
; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[6].mac|outResult_c[27]                                                                                                                                                                  ; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[6].mac|outResult_c[31]                                                                                                                                                                   ; 0.480             ;
; TPU8:tpu|SYSMAC:mac|outResult_c[27]                                                                                                                                                                                                    ; TPU8:tpu|SYSMAC:mac|outResult_c[31]                                                                                                                                                                                                     ; 0.479             ;
; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[5].mac|outResult_c[27]                                                                                                                                                                  ; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[5].mac|outResult_c[31]                                                                                                                                                                   ; 0.479             ;
; TPU8:tpu|SYSMAC:ColumnZero[4].mac|outResult_c[27]                                                                                                                                                                                      ; TPU8:tpu|SYSMAC:ColumnZero[4].mac|outResult_c[31]                                                                                                                                                                                       ; 0.479             ;
; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[4].mac|outResult_c[7]                                                                                                                                                                   ; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[4].mac|outResult_c[31]                                                                                                                                                                   ; 0.479             ;
; TPU8:tpu|SYSMAC:mac|outResult_c[19]                                                                                                                                                                                                    ; TPU8:tpu|SYSMAC:mac|outResult_c[31]                                                                                                                                                                                                     ; 0.479             ;
; TPU8:tpu|SYSMAC:ColumnZero[4].mac|outResult_c[19]                                                                                                                                                                                      ; TPU8:tpu|SYSMAC:ColumnZero[4].mac|outResult_c[31]                                                                                                                                                                                       ; 0.479             ;
; TPU8:tpu|SYSMAC:ColumnZero[5].mac|outResult_c[19]                                                                                                                                                                                      ; TPU8:tpu|SYSMAC:ColumnZero[5].mac|outResult_c[31]                                                                                                                                                                                       ; 0.479             ;
; TPU8:tpu|SYSMAC:mac|outResult_c[7]                                                                                                                                                                                                     ; TPU8:tpu|SYSMAC:mac|outResult_c[31]                                                                                                                                                                                                     ; 0.479             ;
; TPU8:tpu|SYSMAC:ColumnZero[5].mac|outResult_c[7]                                                                                                                                                                                       ; TPU8:tpu|SYSMAC:ColumnZero[5].mac|outResult_c[31]                                                                                                                                                                                       ; 0.479             ;
; TPU8:tpu|SYSMAC:ColumnZero[4].mac|outResult_c[7]                                                                                                                                                                                       ; TPU8:tpu|SYSMAC:ColumnZero[4].mac|outResult_c[31]                                                                                                                                                                                       ; 0.479             ;
; TPU8:tpu|SYSMAC:RestofMACsone[1].RestofMacstwo[4].mac|outResult_c[7]                                                                                                                                                                   ; TPU8:tpu|SYSMAC:RestofMACsone[1].RestofMacstwo[4].mac|outResult_c[31]                                                                                                                                                                   ; 0.479             ;
; TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[4].mac|outResult_c[7]                                                                                                                                                                   ; TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[4].mac|outResult_c[31]                                                                                                                                                                   ; 0.479             ;
; TPU8:tpu|SYSMAC:RestofMACsone[2].RestofMacstwo[5].mac|outResult_c[27]                                                                                                                                                                  ; TPU8:tpu|SYSMAC:RestofMACsone[2].RestofMacstwo[5].mac|outResult_c[31]                                                                                                                                                                   ; 0.478             ;
; TPU8:tpu|SYSMAC:RestofMACsone[1].RestofMacstwo[4].mac|outResult_c[27]                                                                                                                                                                  ; TPU8:tpu|SYSMAC:RestofMACsone[1].RestofMacstwo[4].mac|outResult_c[31]                                                                                                                                                                   ; 0.478             ;
; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[4].mac|outResult_c[27]                                                                                                                                                                  ; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[4].mac|outResult_c[31]                                                                                                                                                                   ; 0.478             ;
; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[6].mac|outResult_c[7]                                                                                                                                                                   ; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[6].mac|outResult_c[31]                                                                                                                                                                   ; 0.478             ;
; TPU8:tpu|SYSMAC:RestofMACsone[2].RestofMacstwo[4].mac|outResult_c[7]                                                                                                                                                                   ; TPU8:tpu|SYSMAC:RestofMACsone[2].RestofMacstwo[4].mac|outResult_c[31]                                                                                                                                                                   ; 0.478             ;
; TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[4].mac|outResult_c[19]                                                                                                                                                                  ; TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[4].mac|outResult_c[31]                                                                                                                                                                   ; 0.478             ;
; TPU8:tpu|SYSMAC:RestofMACsone[2].RestofMacstwo[0].mac|outResult_c[19]                                                                                                                                                                  ; TPU8:tpu|SYSMAC:RestofMACsone[2].RestofMacstwo[0].mac|outResult_c[31]                                                                                                                                                                   ; 0.478             ;
; TPU8:tpu|SYSMAC:RestofMACsone[2].RestofMacstwo[4].mac|outResult_c[19]                                                                                                                                                                  ; TPU8:tpu|SYSMAC:RestofMACsone[2].RestofMacstwo[4].mac|outResult_c[31]                                                                                                                                                                   ; 0.478             ;
; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[5].mac|outResult_c[19]                                                                                                                                                                  ; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[5].mac|outResult_c[31]                                                                                                                                                                   ; 0.478             ;
; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[6].mac|outResult_c[19]                                                                                                                                                                  ; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[6].mac|outResult_c[31]                                                                                                                                                                   ; 0.478             ;
; TPU8:tpu|SYSMAC:RestofMACsone[6].RestofMacstwo[1].mac|outResult_c[19]                                                                                                                                                                  ; TPU8:tpu|SYSMAC:RestofMACsone[6].RestofMacstwo[1].mac|outResult_c[31]                                                                                                                                                                   ; 0.478             ;
; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[5].mac|outResult_c[7]                                                                                                                                                                   ; TPU8:tpu|SYSMAC:RestofMACsone[4].RestofMacstwo[5].mac|outResult_c[31]                                                                                                                                                                   ; 0.478             ;
; TPU8:tpu|SYSMAC:RestofMACsone[6].RestofMacstwo[2].mac|outResult_c[19]                                                                                                                                                                  ; TPU8:tpu|SYSMAC:RestofMACsone[6].RestofMacstwo[2].mac|outResult_c[31]                                                                                                                                                                   ; 0.478             ;
; TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[3].mac|outResult_c[27]                                                                                                                                                                  ; TPU8:tpu|SYSMAC:RestofMACsone[0].RestofMacstwo[3].mac|outResult_c[31]                                                                                                                                                                   ; 0.477             ;
; TPU8:tpu|SYSMAC:RestofMACsone[1].RestofMacstwo[1].mac|outResult_c[27]                                                                                                                                                                  ; TPU8:tpu|SYSMAC:RestofMACsone[1].RestofMacstwo[1].mac|outResult_c[31]                                                                                                                                                                   ; 0.477             ;
; TPU8:tpu|SYSMAC:RestofMACsone[1].RestofMacstwo[0].mac|outResult_c[27]                                                                                                                                                                  ; TPU8:tpu|SYSMAC:RestofMACsone[1].RestofMacstwo[0].mac|outResult_c[31]                                                                                                                                                                   ; 0.477             ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20013): Ignored 571 assignments for entity "DE1_SoC" -- entity does not exist in design
    Warning (20014): Assignment for entity set_instance_assignment -name PACKAGE_SKEW_COMPENSATION OFF -to HPS_DDR3_ADDR[0] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name PACKAGE_SKEW_COMPENSATION OFF -to HPS_DDR3_ADDR[10] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name PACKAGE_SKEW_COMPENSATION OFF -to HPS_DDR3_ADDR[11] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name PACKAGE_SKEW_COMPENSATION OFF -to HPS_DDR3_ADDR[12] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name PACKAGE_SKEW_COMPENSATION OFF -to HPS_DDR3_ADDR[13] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name PACKAGE_SKEW_COMPENSATION OFF -to HPS_DDR3_ADDR[14] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name PACKAGE_SKEW_COMPENSATION OFF -to HPS_DDR3_ADDR[1] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name PACKAGE_SKEW_COMPENSATION OFF -to HPS_DDR3_ADDR[2] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name PACKAGE_SKEW_COMPENSATION OFF -to HPS_DDR3_ADDR[3] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name PACKAGE_SKEW_COMPENSATION OFF -to HPS_DDR3_ADDR[4] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name PACKAGE_SKEW_COMPENSATION OFF -to HPS_DDR3_ADDR[5] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name PACKAGE_SKEW_COMPENSATION OFF -to HPS_DDR3_ADDR[6] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name PACKAGE_SKEW_COMPENSATION OFF -to HPS_DDR3_ADDR[7] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name PACKAGE_SKEW_COMPENSATION OFF -to HPS_DDR3_ADDR[8] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name PACKAGE_SKEW_COMPENSATION OFF -to HPS_DDR3_ADDR[9] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name PACKAGE_SKEW_COMPENSATION OFF -to HPS_DDR3_BA[0] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name PACKAGE_SKEW_COMPENSATION OFF -to HPS_DDR3_BA[1] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name PACKAGE_SKEW_COMPENSATION OFF -to HPS_DDR3_BA[2] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name PACKAGE_SKEW_COMPENSATION OFF -to HPS_DDR3_CAS_N -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name PACKAGE_SKEW_COMPENSATION OFF -to HPS_DDR3_CKE -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name PACKAGE_SKEW_COMPENSATION OFF -to HPS_DDR3_CK_N -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name PACKAGE_SKEW_COMPENSATION OFF -to HPS_DDR3_CK_P -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name PACKAGE_SKEW_COMPENSATION OFF -to HPS_DDR3_CS_N -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name PACKAGE_SKEW_COMPENSATION OFF -to HPS_DDR3_DM[0] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name PACKAGE_SKEW_COMPENSATION OFF -to HPS_DDR3_DM[1] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name PACKAGE_SKEW_COMPENSATION OFF -to HPS_DDR3_DM[2] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name PACKAGE_SKEW_COMPENSATION OFF -to HPS_DDR3_DM[3] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name PACKAGE_SKEW_COMPENSATION OFF -to HPS_DDR3_DQS_N[0] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name PACKAGE_SKEW_COMPENSATION OFF -to HPS_DDR3_DQS_N[1] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name PACKAGE_SKEW_COMPENSATION OFF -to HPS_DDR3_DQS_N[2] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name PACKAGE_SKEW_COMPENSATION OFF -to HPS_DDR3_DQS_N[3] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name PACKAGE_SKEW_COMPENSATION OFF -to HPS_DDR3_DQS_P[0] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name PACKAGE_SKEW_COMPENSATION OFF -to HPS_DDR3_DQS_P[1] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name PACKAGE_SKEW_COMPENSATION OFF -to HPS_DDR3_DQS_P[2] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name PACKAGE_SKEW_COMPENSATION OFF -to HPS_DDR3_DQS_P[3] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name PACKAGE_SKEW_COMPENSATION OFF -to HPS_DDR3_DQ[0] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name PACKAGE_SKEW_COMPENSATION OFF -to HPS_DDR3_DQ[10] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name PACKAGE_SKEW_COMPENSATION OFF -to HPS_DDR3_DQ[11] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name PACKAGE_SKEW_COMPENSATION OFF -to HPS_DDR3_DQ[12] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name PACKAGE_SKEW_COMPENSATION OFF -to HPS_DDR3_DQ[13] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name PACKAGE_SKEW_COMPENSATION OFF -to HPS_DDR3_DQ[14] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name PACKAGE_SKEW_COMPENSATION OFF -to HPS_DDR3_DQ[15] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name PACKAGE_SKEW_COMPENSATION OFF -to HPS_DDR3_DQ[16] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name PACKAGE_SKEW_COMPENSATION OFF -to HPS_DDR3_DQ[17] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name PACKAGE_SKEW_COMPENSATION OFF -to HPS_DDR3_DQ[18] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name PACKAGE_SKEW_COMPENSATION OFF -to HPS_DDR3_DQ[19] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name PACKAGE_SKEW_COMPENSATION OFF -to HPS_DDR3_DQ[1] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name PACKAGE_SKEW_COMPENSATION OFF -to HPS_DDR3_DQ[20] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name PACKAGE_SKEW_COMPENSATION OFF -to HPS_DDR3_DQ[21] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name PACKAGE_SKEW_COMPENSATION OFF -to HPS_DDR3_DQ[22] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name PACKAGE_SKEW_COMPENSATION OFF -to HPS_DDR3_DQ[23] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name PACKAGE_SKEW_COMPENSATION OFF -to HPS_DDR3_DQ[24] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name PACKAGE_SKEW_COMPENSATION OFF -to HPS_DDR3_DQ[25] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name PACKAGE_SKEW_COMPENSATION OFF -to HPS_DDR3_DQ[26] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name PACKAGE_SKEW_COMPENSATION OFF -to HPS_DDR3_DQ[27] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name PACKAGE_SKEW_COMPENSATION OFF -to HPS_DDR3_DQ[28] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name PACKAGE_SKEW_COMPENSATION OFF -to HPS_DDR3_DQ[29] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name PACKAGE_SKEW_COMPENSATION OFF -to HPS_DDR3_DQ[2] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name PACKAGE_SKEW_COMPENSATION OFF -to HPS_DDR3_DQ[30] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name PACKAGE_SKEW_COMPENSATION OFF -to HPS_DDR3_DQ[31] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name PACKAGE_SKEW_COMPENSATION OFF -to HPS_DDR3_DQ[3] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name PACKAGE_SKEW_COMPENSATION OFF -to HPS_DDR3_DQ[4] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name PACKAGE_SKEW_COMPENSATION OFF -to HPS_DDR3_DQ[5] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name PACKAGE_SKEW_COMPENSATION OFF -to HPS_DDR3_DQ[6] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name PACKAGE_SKEW_COMPENSATION OFF -to HPS_DDR3_DQ[7] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name PACKAGE_SKEW_COMPENSATION OFF -to HPS_DDR3_DQ[8] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name PACKAGE_SKEW_COMPENSATION OFF -to HPS_DDR3_DQ[9] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name PACKAGE_SKEW_COMPENSATION OFF -to HPS_DDR3_ODT -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name PACKAGE_SKEW_COMPENSATION OFF -to HPS_DDR3_RAS_N -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name PACKAGE_SKEW_COMPENSATION OFF -to HPS_DDR3_RESET_N -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name PACKAGE_SKEW_COMPENSATION OFF -to HPS_DDR3_WE_N -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to ADC_CS_N -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to ADC_DIN -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to ADC_DOUT -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to ADC_SCLK -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to AUD_ADCDAT -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to AUD_ADCLRCK -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to AUD_BCLK -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to AUD_DACDAT -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to AUD_DACLRCK -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to AUD_XCK -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to CLOCK2_50 -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to CLOCK3_50 -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to CLOCK4_50 -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to CLOCK_50 -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to DRAM_ADDR[0] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to DRAM_ADDR[10] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to DRAM_ADDR[11] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to DRAM_ADDR[12] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to DRAM_ADDR[1] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to DRAM_ADDR[2] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to DRAM_ADDR[3] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to DRAM_ADDR[4] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to DRAM_ADDR[5] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to DRAM_ADDR[6] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to DRAM_ADDR[7] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to DRAM_ADDR[8] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to DRAM_ADDR[9] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to DRAM_BA[0] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to DRAM_BA[1] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to DRAM_CAS_N -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to DRAM_CKE -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to DRAM_CLK -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to DRAM_CS_N -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to DRAM_DQ[0] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to DRAM_DQ[10] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to DRAM_DQ[11] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to DRAM_DQ[12] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to DRAM_DQ[13] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to DRAM_DQ[14] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to DRAM_DQ[15] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to DRAM_DQ[1] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to DRAM_DQ[2] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to DRAM_DQ[3] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to DRAM_DQ[4] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to DRAM_DQ[5] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to DRAM_DQ[6] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to DRAM_DQ[7] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to DRAM_DQ[8] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to DRAM_DQ[9] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to DRAM_LDQM -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to DRAM_RAS_N -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to DRAM_UDQM -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to DRAM_WE_N -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to FAN_CTRL -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to FPGA_I2C_SCLK -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to FPGA_I2C_SDAT -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to GPIO_0[0] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to GPIO_0[10] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to GPIO_0[11] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to GPIO_0[12] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to GPIO_0[13] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to GPIO_0[14] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to GPIO_0[15] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to GPIO_0[16] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to GPIO_0[17] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to GPIO_0[18] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to GPIO_0[19] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to GPIO_0[1] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to GPIO_0[20] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to GPIO_0[21] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to GPIO_0[22] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to GPIO_0[23] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to GPIO_0[24] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to GPIO_0[25] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to GPIO_0[26] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to GPIO_0[27] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to GPIO_0[28] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to GPIO_0[29] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to GPIO_0[2] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to GPIO_0[30] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to GPIO_0[31] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to GPIO_0[32] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to GPIO_0[33] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to GPIO_0[34] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to GPIO_0[35] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to GPIO_0[3] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to GPIO_0[4] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to GPIO_0[5] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to GPIO_0[6] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to GPIO_0[7] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to GPIO_0[8] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to GPIO_0[9] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to GPIO_1[0] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to GPIO_1[10] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to GPIO_1[11] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to GPIO_1[12] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to GPIO_1[13] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to GPIO_1[14] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to GPIO_1[15] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to GPIO_1[16] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to GPIO_1[17] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to GPIO_1[18] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to GPIO_1[19] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to GPIO_1[1] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to GPIO_1[20] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to GPIO_1[21] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to GPIO_1[22] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to GPIO_1[23] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to GPIO_1[24] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to GPIO_1[25] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to GPIO_1[26] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to GPIO_1[27] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to GPIO_1[28] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to GPIO_1[29] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to GPIO_1[2] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to GPIO_1[30] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to GPIO_1[31] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to GPIO_1[32] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to GPIO_1[33] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to GPIO_1[34] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to GPIO_1[35] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to GPIO_1[3] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to GPIO_1[4] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to GPIO_1[5] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to GPIO_1[6] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to GPIO_1[7] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to GPIO_1[8] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to GPIO_1[9] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to HEX0[0] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to HEX0[1] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to HEX0[2] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to HEX0[3] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to HEX0[4] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to HEX0[5] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to HEX0[6] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to HEX1[0] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to HEX1[1] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to HEX1[2] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to HEX1[3] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to HEX1[4] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to HEX1[5] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to HEX1[6] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to HEX2[0] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to HEX2[1] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to HEX2[2] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to HEX2[3] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to HEX2[4] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to HEX2[5] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to HEX2[6] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to HEX3[0] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to HEX3[1] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to HEX3[2] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to HEX3[3] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to HEX3[4] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to HEX3[5] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to HEX3[6] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to HEX4[0] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to HEX4[1] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to HEX4[2] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to HEX4[3] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to HEX4[4] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to HEX4[5] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to HEX4[6] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to HEX5[0] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to HEX5[1] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to HEX5[2] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to HEX5[3] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to HEX5[4] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to HEX5[5] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to HEX5[6] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to HPS_CONV_USB_N -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "SSTL-15 CLASS I" -to HPS_DDR3_ADDR[0] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "SSTL-15 CLASS I" -to HPS_DDR3_ADDR[10] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "SSTL-15 CLASS I" -to HPS_DDR3_ADDR[11] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "SSTL-15 CLASS I" -to HPS_DDR3_ADDR[12] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "SSTL-15 CLASS I" -to HPS_DDR3_ADDR[13] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "SSTL-15 CLASS I" -to HPS_DDR3_ADDR[14] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "SSTL-15 CLASS I" -to HPS_DDR3_ADDR[1] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "SSTL-15 CLASS I" -to HPS_DDR3_ADDR[2] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "SSTL-15 CLASS I" -to HPS_DDR3_ADDR[3] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "SSTL-15 CLASS I" -to HPS_DDR3_ADDR[4] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "SSTL-15 CLASS I" -to HPS_DDR3_ADDR[5] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "SSTL-15 CLASS I" -to HPS_DDR3_ADDR[6] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "SSTL-15 CLASS I" -to HPS_DDR3_ADDR[7] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "SSTL-15 CLASS I" -to HPS_DDR3_ADDR[8] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "SSTL-15 CLASS I" -to HPS_DDR3_ADDR[9] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "SSTL-15 CLASS I" -to HPS_DDR3_BA[0] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "SSTL-15 CLASS I" -to HPS_DDR3_BA[1] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "SSTL-15 CLASS I" -to HPS_DDR3_BA[2] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "SSTL-15 CLASS I" -to HPS_DDR3_CAS_N -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "SSTL-15 CLASS I" -to HPS_DDR3_CKE -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "DIFFERENTIAL 1.5-V SSTL CLASS I" -to HPS_DDR3_CK_N -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "DIFFERENTIAL 1.5-V SSTL CLASS I" -to HPS_DDR3_CK_P -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "SSTL-15 CLASS I" -to HPS_DDR3_CS_N -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "SSTL-15 CLASS I" -to HPS_DDR3_DM[0] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "SSTL-15 CLASS I" -to HPS_DDR3_DM[1] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "SSTL-15 CLASS I" -to HPS_DDR3_DM[2] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "SSTL-15 CLASS I" -to HPS_DDR3_DM[3] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "DIFFERENTIAL 1.5-V SSTL CLASS I" -to HPS_DDR3_DQS_N[0] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "DIFFERENTIAL 1.5-V SSTL CLASS I" -to HPS_DDR3_DQS_N[1] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "DIFFERENTIAL 1.5-V SSTL CLASS I" -to HPS_DDR3_DQS_N[2] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "DIFFERENTIAL 1.5-V SSTL CLASS I" -to HPS_DDR3_DQS_N[3] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "DIFFERENTIAL 1.5-V SSTL CLASS I" -to HPS_DDR3_DQS_P[0] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "DIFFERENTIAL 1.5-V SSTL CLASS I" -to HPS_DDR3_DQS_P[1] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "DIFFERENTIAL 1.5-V SSTL CLASS I" -to HPS_DDR3_DQS_P[2] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "DIFFERENTIAL 1.5-V SSTL CLASS I" -to HPS_DDR3_DQS_P[3] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "SSTL-15 CLASS I" -to HPS_DDR3_DQ[0] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "SSTL-15 CLASS I" -to HPS_DDR3_DQ[10] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "SSTL-15 CLASS I" -to HPS_DDR3_DQ[11] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "SSTL-15 CLASS I" -to HPS_DDR3_DQ[12] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "SSTL-15 CLASS I" -to HPS_DDR3_DQ[13] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "SSTL-15 CLASS I" -to HPS_DDR3_DQ[14] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "SSTL-15 CLASS I" -to HPS_DDR3_DQ[15] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "SSTL-15 CLASS I" -to HPS_DDR3_DQ[16] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "SSTL-15 CLASS I" -to HPS_DDR3_DQ[17] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "SSTL-15 CLASS I" -to HPS_DDR3_DQ[18] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "SSTL-15 CLASS I" -to HPS_DDR3_DQ[19] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "SSTL-15 CLASS I" -to HPS_DDR3_DQ[1] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "SSTL-15 CLASS I" -to HPS_DDR3_DQ[20] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "SSTL-15 CLASS I" -to HPS_DDR3_DQ[21] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "SSTL-15 CLASS I" -to HPS_DDR3_DQ[22] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "SSTL-15 CLASS I" -to HPS_DDR3_DQ[23] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "SSTL-15 CLASS I" -to HPS_DDR3_DQ[24] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "SSTL-15 CLASS I" -to HPS_DDR3_DQ[25] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "SSTL-15 CLASS I" -to HPS_DDR3_DQ[26] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "SSTL-15 CLASS I" -to HPS_DDR3_DQ[27] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "SSTL-15 CLASS I" -to HPS_DDR3_DQ[28] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "SSTL-15 CLASS I" -to HPS_DDR3_DQ[29] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "SSTL-15 CLASS I" -to HPS_DDR3_DQ[2] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "SSTL-15 CLASS I" -to HPS_DDR3_DQ[30] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "SSTL-15 CLASS I" -to HPS_DDR3_DQ[31] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "SSTL-15 CLASS I" -to HPS_DDR3_DQ[3] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "SSTL-15 CLASS I" -to HPS_DDR3_DQ[4] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "SSTL-15 CLASS I" -to HPS_DDR3_DQ[5] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "SSTL-15 CLASS I" -to HPS_DDR3_DQ[6] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "SSTL-15 CLASS I" -to HPS_DDR3_DQ[7] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "SSTL-15 CLASS I" -to HPS_DDR3_DQ[8] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "SSTL-15 CLASS I" -to HPS_DDR3_DQ[9] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "SSTL-15 CLASS I" -to HPS_DDR3_ODT -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "SSTL-15 CLASS I" -to HPS_DDR3_RAS_N -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "SSTL-15 CLASS I" -to HPS_DDR3_RESET_N -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "SSTL-15 CLASS I" -to HPS_DDR3_RZQ -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "SSTL-15 CLASS I" -to HPS_DDR3_WE_N -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to HPS_ENET_GTX_CLK -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to HPS_ENET_INT_N -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to HPS_ENET_MDC -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to HPS_ENET_MDIO -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to HPS_ENET_RX_CLK -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to HPS_ENET_RX_DATA[0] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to HPS_ENET_RX_DATA[1] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to HPS_ENET_RX_DATA[2] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to HPS_ENET_RX_DATA[3] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to HPS_ENET_RX_DV -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to HPS_ENET_TX_DATA[0] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to HPS_ENET_TX_DATA[1] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to HPS_ENET_TX_DATA[2] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to HPS_ENET_TX_DATA[3] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to HPS_ENET_TX_EN -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to HPS_FLASH_DATA[0] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to HPS_FLASH_DATA[1] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to HPS_FLASH_DATA[2] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to HPS_FLASH_DATA[3] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to HPS_FLASH_DCLK -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to HPS_FLASH_NCSO -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to HPS_GPIO[0] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to HPS_GPIO[1] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to HPS_GSENSOR_INT -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to HPS_I2C1_SCLK -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to HPS_I2C1_SDAT -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to HPS_I2C2_SCLK -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to HPS_I2C2_SDAT -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to HPS_I2C_CONTROL -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to HPS_KEY -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to HPS_LED -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to HPS_LTC_GPIO -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to HPS_SD_CLK -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to HPS_SD_CMD -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to HPS_SD_DATA[0] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to HPS_SD_DATA[1] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to HPS_SD_DATA[2] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to HPS_SD_DATA[3] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to HPS_SPIM_CLK -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to HPS_SPIM_MISO -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to HPS_SPIM_MOSI -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to HPS_SPIM_SS -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to HPS_UART_RX -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to HPS_UART_TX -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to HPS_USB_CLKOUT -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to HPS_USB_DATA[0] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to HPS_USB_DATA[1] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to HPS_USB_DATA[2] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to HPS_USB_DATA[3] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to HPS_USB_DATA[4] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to HPS_USB_DATA[5] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to HPS_USB_DATA[6] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to HPS_USB_DATA[7] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to HPS_USB_DIR -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to HPS_USB_NXT -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to HPS_USB_STP -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to IRDA_RXD -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to IRDA_TXD -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to KEY[0] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to KEY[1] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to KEY[2] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to KEY[3] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to LEDR[0] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to LEDR[1] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to LEDR[2] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to LEDR[3] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to LEDR[4] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to LEDR[5] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to LEDR[6] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to LEDR[7] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to LEDR[8] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to LEDR[9] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to PS2_CLK -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to PS2_CLK2 -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to PS2_DAT -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to PS2_DAT2 -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to SW[0] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to SW[1] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to SW[2] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to SW[3] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to SW[4] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to SW[5] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to SW[6] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to SW[7] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to SW[8] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to SW[9] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to TD_CLK27 -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to TD_DATA[0] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to TD_DATA[1] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to TD_DATA[2] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to TD_DATA[3] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to TD_DATA[4] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to TD_DATA[5] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to TD_DATA[6] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to TD_DATA[7] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to TD_HS -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to TD_RESET_N -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to TD_VS -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to USB_B2_CLK -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to USB_B2_DATA[0] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to USB_B2_DATA[1] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to USB_B2_DATA[2] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to USB_B2_DATA[3] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to USB_B2_DATA[4] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to USB_B2_DATA[5] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to USB_B2_DATA[6] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to USB_B2_DATA[7] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to USB_EMPTY -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to USB_FULL -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to USB_OE_N -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to USB_RD_N -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to USB_RESET_N -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to USB_SCL -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to USB_SDA -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to USB_WR_N -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to VGA_BLANK_N -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to VGA_B[0] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to VGA_B[1] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to VGA_B[2] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to VGA_B[3] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to VGA_B[4] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to VGA_B[5] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to VGA_B[6] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to VGA_B[7] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to VGA_CLK -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to VGA_G[0] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to VGA_G[1] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to VGA_G[2] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to VGA_G[3] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to VGA_G[4] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to VGA_G[5] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to VGA_G[6] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to VGA_G[7] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to VGA_HS -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to VGA_R[0] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to VGA_R[1] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to VGA_R[2] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to VGA_R[3] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to VGA_R[4] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to VGA_R[5] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to VGA_R[6] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to VGA_R[7] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to VGA_SYNC_N -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to VGA_VS -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name CURRENT_STRENGTH_NEW "MAXIMUM CURRENT" -to HPS_DDR3_ADDR[0] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name CURRENT_STRENGTH_NEW "MAXIMUM CURRENT" -to HPS_DDR3_ADDR[10] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name CURRENT_STRENGTH_NEW "MAXIMUM CURRENT" -to HPS_DDR3_ADDR[11] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name CURRENT_STRENGTH_NEW "MAXIMUM CURRENT" -to HPS_DDR3_ADDR[12] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name CURRENT_STRENGTH_NEW "MAXIMUM CURRENT" -to HPS_DDR3_ADDR[13] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name CURRENT_STRENGTH_NEW "MAXIMUM CURRENT" -to HPS_DDR3_ADDR[14] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name CURRENT_STRENGTH_NEW "MAXIMUM CURRENT" -to HPS_DDR3_ADDR[1] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name CURRENT_STRENGTH_NEW "MAXIMUM CURRENT" -to HPS_DDR3_ADDR[2] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name CURRENT_STRENGTH_NEW "MAXIMUM CURRENT" -to HPS_DDR3_ADDR[3] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name CURRENT_STRENGTH_NEW "MAXIMUM CURRENT" -to HPS_DDR3_ADDR[4] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name CURRENT_STRENGTH_NEW "MAXIMUM CURRENT" -to HPS_DDR3_ADDR[5] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name CURRENT_STRENGTH_NEW "MAXIMUM CURRENT" -to HPS_DDR3_ADDR[6] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name CURRENT_STRENGTH_NEW "MAXIMUM CURRENT" -to HPS_DDR3_ADDR[7] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name CURRENT_STRENGTH_NEW "MAXIMUM CURRENT" -to HPS_DDR3_ADDR[8] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name CURRENT_STRENGTH_NEW "MAXIMUM CURRENT" -to HPS_DDR3_ADDR[9] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name CURRENT_STRENGTH_NEW "MAXIMUM CURRENT" -to HPS_DDR3_BA[0] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name CURRENT_STRENGTH_NEW "MAXIMUM CURRENT" -to HPS_DDR3_BA[1] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name CURRENT_STRENGTH_NEW "MAXIMUM CURRENT" -to HPS_DDR3_BA[2] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name CURRENT_STRENGTH_NEW "MAXIMUM CURRENT" -to HPS_DDR3_CAS_N -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name CURRENT_STRENGTH_NEW "MAXIMUM CURRENT" -to HPS_DDR3_CKE -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name CURRENT_STRENGTH_NEW "MAXIMUM CURRENT" -to HPS_DDR3_CS_N -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name CURRENT_STRENGTH_NEW "MAXIMUM CURRENT" -to HPS_DDR3_ODT -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name CURRENT_STRENGTH_NEW "MAXIMUM CURRENT" -to HPS_DDR3_RAS_N -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name CURRENT_STRENGTH_NEW "MAXIMUM CURRENT" -to HPS_DDR3_RESET_N -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name CURRENT_STRENGTH_NEW "MAXIMUM CURRENT" -to HPS_DDR3_WE_N -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name INPUT_TERMINATION "PARALLEL 50 OHM WITH CALIBRATION" -to HPS_DDR3_DQS_N[0] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name INPUT_TERMINATION "PARALLEL 50 OHM WITH CALIBRATION" -to HPS_DDR3_DQS_N[1] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name INPUT_TERMINATION "PARALLEL 50 OHM WITH CALIBRATION" -to HPS_DDR3_DQS_N[2] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name INPUT_TERMINATION "PARALLEL 50 OHM WITH CALIBRATION" -to HPS_DDR3_DQS_N[3] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name INPUT_TERMINATION "PARALLEL 50 OHM WITH CALIBRATION" -to HPS_DDR3_DQS_P[0] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name INPUT_TERMINATION "PARALLEL 50 OHM WITH CALIBRATION" -to HPS_DDR3_DQS_P[1] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name INPUT_TERMINATION "PARALLEL 50 OHM WITH CALIBRATION" -to HPS_DDR3_DQS_P[2] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name INPUT_TERMINATION "PARALLEL 50 OHM WITH CALIBRATION" -to HPS_DDR3_DQS_P[3] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name INPUT_TERMINATION "PARALLEL 50 OHM WITH CALIBRATION" -to HPS_DDR3_DQ[0] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name INPUT_TERMINATION "PARALLEL 50 OHM WITH CALIBRATION" -to HPS_DDR3_DQ[10] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name INPUT_TERMINATION "PARALLEL 50 OHM WITH CALIBRATION" -to HPS_DDR3_DQ[11] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name INPUT_TERMINATION "PARALLEL 50 OHM WITH CALIBRATION" -to HPS_DDR3_DQ[12] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name INPUT_TERMINATION "PARALLEL 50 OHM WITH CALIBRATION" -to HPS_DDR3_DQ[13] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name INPUT_TERMINATION "PARALLEL 50 OHM WITH CALIBRATION" -to HPS_DDR3_DQ[14] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name INPUT_TERMINATION "PARALLEL 50 OHM WITH CALIBRATION" -to HPS_DDR3_DQ[15] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name INPUT_TERMINATION "PARALLEL 50 OHM WITH CALIBRATION" -to HPS_DDR3_DQ[16] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name INPUT_TERMINATION "PARALLEL 50 OHM WITH CALIBRATION" -to HPS_DDR3_DQ[17] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name INPUT_TERMINATION "PARALLEL 50 OHM WITH CALIBRATION" -to HPS_DDR3_DQ[18] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name INPUT_TERMINATION "PARALLEL 50 OHM WITH CALIBRATION" -to HPS_DDR3_DQ[19] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name INPUT_TERMINATION "PARALLEL 50 OHM WITH CALIBRATION" -to HPS_DDR3_DQ[1] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name INPUT_TERMINATION "PARALLEL 50 OHM WITH CALIBRATION" -to HPS_DDR3_DQ[20] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name INPUT_TERMINATION "PARALLEL 50 OHM WITH CALIBRATION" -to HPS_DDR3_DQ[21] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name INPUT_TERMINATION "PARALLEL 50 OHM WITH CALIBRATION" -to HPS_DDR3_DQ[22] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name INPUT_TERMINATION "PARALLEL 50 OHM WITH CALIBRATION" -to HPS_DDR3_DQ[23] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name INPUT_TERMINATION "PARALLEL 50 OHM WITH CALIBRATION" -to HPS_DDR3_DQ[24] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name INPUT_TERMINATION "PARALLEL 50 OHM WITH CALIBRATION" -to HPS_DDR3_DQ[25] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name INPUT_TERMINATION "PARALLEL 50 OHM WITH CALIBRATION" -to HPS_DDR3_DQ[26] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name INPUT_TERMINATION "PARALLEL 50 OHM WITH CALIBRATION" -to HPS_DDR3_DQ[27] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name INPUT_TERMINATION "PARALLEL 50 OHM WITH CALIBRATION" -to HPS_DDR3_DQ[28] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name INPUT_TERMINATION "PARALLEL 50 OHM WITH CALIBRATION" -to HPS_DDR3_DQ[29] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name INPUT_TERMINATION "PARALLEL 50 OHM WITH CALIBRATION" -to HPS_DDR3_DQ[2] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name INPUT_TERMINATION "PARALLEL 50 OHM WITH CALIBRATION" -to HPS_DDR3_DQ[30] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name INPUT_TERMINATION "PARALLEL 50 OHM WITH CALIBRATION" -to HPS_DDR3_DQ[31] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name INPUT_TERMINATION "PARALLEL 50 OHM WITH CALIBRATION" -to HPS_DDR3_DQ[3] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name INPUT_TERMINATION "PARALLEL 50 OHM WITH CALIBRATION" -to HPS_DDR3_DQ[4] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name INPUT_TERMINATION "PARALLEL 50 OHM WITH CALIBRATION" -to HPS_DDR3_DQ[5] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name INPUT_TERMINATION "PARALLEL 50 OHM WITH CALIBRATION" -to HPS_DDR3_DQ[6] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name INPUT_TERMINATION "PARALLEL 50 OHM WITH CALIBRATION" -to HPS_DDR3_DQ[7] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name INPUT_TERMINATION "PARALLEL 50 OHM WITH CALIBRATION" -to HPS_DDR3_DQ[8] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name INPUT_TERMINATION "PARALLEL 50 OHM WITH CALIBRATION" -to HPS_DDR3_DQ[9] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name OUTPUT_TERMINATION "SERIES 50 OHM WITHOUT CALIBRATION" -to HPS_DDR3_CK_N -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name OUTPUT_TERMINATION "SERIES 50 OHM WITHOUT CALIBRATION" -to HPS_DDR3_CK_P -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name OUTPUT_TERMINATION "SERIES 50 OHM WITH CALIBRATION" -to HPS_DDR3_DM[0] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name OUTPUT_TERMINATION "SERIES 50 OHM WITH CALIBRATION" -to HPS_DDR3_DM[1] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name OUTPUT_TERMINATION "SERIES 50 OHM WITH CALIBRATION" -to HPS_DDR3_DM[2] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name OUTPUT_TERMINATION "SERIES 50 OHM WITH CALIBRATION" -to HPS_DDR3_DM[3] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name OUTPUT_TERMINATION "SERIES 50 OHM WITH CALIBRATION" -to HPS_DDR3_DQS_N[0] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name OUTPUT_TERMINATION "SERIES 50 OHM WITH CALIBRATION" -to HPS_DDR3_DQS_N[1] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name OUTPUT_TERMINATION "SERIES 50 OHM WITH CALIBRATION" -to HPS_DDR3_DQS_N[2] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name OUTPUT_TERMINATION "SERIES 50 OHM WITH CALIBRATION" -to HPS_DDR3_DQS_N[3] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name OUTPUT_TERMINATION "SERIES 50 OHM WITH CALIBRATION" -to HPS_DDR3_DQS_P[0] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name OUTPUT_TERMINATION "SERIES 50 OHM WITH CALIBRATION" -to HPS_DDR3_DQS_P[1] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name OUTPUT_TERMINATION "SERIES 50 OHM WITH CALIBRATION" -to HPS_DDR3_DQS_P[2] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name OUTPUT_TERMINATION "SERIES 50 OHM WITH CALIBRATION" -to HPS_DDR3_DQS_P[3] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name OUTPUT_TERMINATION "SERIES 50 OHM WITH CALIBRATION" -to HPS_DDR3_DQ[0] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name OUTPUT_TERMINATION "SERIES 50 OHM WITH CALIBRATION" -to HPS_DDR3_DQ[10] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name OUTPUT_TERMINATION "SERIES 50 OHM WITH CALIBRATION" -to HPS_DDR3_DQ[11] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name OUTPUT_TERMINATION "SERIES 50 OHM WITH CALIBRATION" -to HPS_DDR3_DQ[12] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name OUTPUT_TERMINATION "SERIES 50 OHM WITH CALIBRATION" -to HPS_DDR3_DQ[13] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name OUTPUT_TERMINATION "SERIES 50 OHM WITH CALIBRATION" -to HPS_DDR3_DQ[14] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name OUTPUT_TERMINATION "SERIES 50 OHM WITH CALIBRATION" -to HPS_DDR3_DQ[15] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name OUTPUT_TERMINATION "SERIES 50 OHM WITH CALIBRATION" -to HPS_DDR3_DQ[16] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name OUTPUT_TERMINATION "SERIES 50 OHM WITH CALIBRATION" -to HPS_DDR3_DQ[17] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name OUTPUT_TERMINATION "SERIES 50 OHM WITH CALIBRATION" -to HPS_DDR3_DQ[18] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name OUTPUT_TERMINATION "SERIES 50 OHM WITH CALIBRATION" -to HPS_DDR3_DQ[19] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name OUTPUT_TERMINATION "SERIES 50 OHM WITH CALIBRATION" -to HPS_DDR3_DQ[1] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name OUTPUT_TERMINATION "SERIES 50 OHM WITH CALIBRATION" -to HPS_DDR3_DQ[20] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name OUTPUT_TERMINATION "SERIES 50 OHM WITH CALIBRATION" -to HPS_DDR3_DQ[21] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name OUTPUT_TERMINATION "SERIES 50 OHM WITH CALIBRATION" -to HPS_DDR3_DQ[22] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name OUTPUT_TERMINATION "SERIES 50 OHM WITH CALIBRATION" -to HPS_DDR3_DQ[23] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name OUTPUT_TERMINATION "SERIES 50 OHM WITH CALIBRATION" -to HPS_DDR3_DQ[24] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name OUTPUT_TERMINATION "SERIES 50 OHM WITH CALIBRATION" -to HPS_DDR3_DQ[25] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name OUTPUT_TERMINATION "SERIES 50 OHM WITH CALIBRATION" -to HPS_DDR3_DQ[26] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name OUTPUT_TERMINATION "SERIES 50 OHM WITH CALIBRATION" -to HPS_DDR3_DQ[27] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name OUTPUT_TERMINATION "SERIES 50 OHM WITH CALIBRATION" -to HPS_DDR3_DQ[28] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name OUTPUT_TERMINATION "SERIES 50 OHM WITH CALIBRATION" -to HPS_DDR3_DQ[29] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name OUTPUT_TERMINATION "SERIES 50 OHM WITH CALIBRATION" -to HPS_DDR3_DQ[2] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name OUTPUT_TERMINATION "SERIES 50 OHM WITH CALIBRATION" -to HPS_DDR3_DQ[30] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name OUTPUT_TERMINATION "SERIES 50 OHM WITH CALIBRATION" -to HPS_DDR3_DQ[31] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name OUTPUT_TERMINATION "SERIES 50 OHM WITH CALIBRATION" -to HPS_DDR3_DQ[3] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name OUTPUT_TERMINATION "SERIES 50 OHM WITH CALIBRATION" -to HPS_DDR3_DQ[4] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name OUTPUT_TERMINATION "SERIES 50 OHM WITH CALIBRATION" -to HPS_DDR3_DQ[5] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name OUTPUT_TERMINATION "SERIES 50 OHM WITH CALIBRATION" -to HPS_DDR3_DQ[6] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name OUTPUT_TERMINATION "SERIES 50 OHM WITH CALIBRATION" -to HPS_DDR3_DQ[7] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name OUTPUT_TERMINATION "SERIES 50 OHM WITH CALIBRATION" -to HPS_DDR3_DQ[8] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name OUTPUT_TERMINATION "SERIES 50 OHM WITH CALIBRATION" -to HPS_DDR3_DQ[9] -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name D5_DELAY 2 -to HPS_DDR3_CK_N -entity DE1_SoC was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name D5_DELAY 2 -to HPS_DDR3_CK_P -entity DE1_SoC was ignored
Info (16303): High Performance Effort optimization mode selected -- timing performance will be prioritized at the potential cost of increased compilation time
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (119006): Selected device 5CSEMA5F31C6 for design "FinalDesign"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning: RST port on the PLL is not properly connected on instance systemfinal:u0|systemfinal_System_PLL:system_pll|systemfinal_System_PLL_sys_pll:sys_pll|altera_pll:altera_pll_i|general[0].gpll. The reset port on the PLL should be connected. If the PLL loses lock for any reason, you might need to manually reset the PLL in order to re-establish lock to the reference clock. File: c:/intelfpga/20.1/quartus/libraries/megafunctions/altera_pll.v Line: 749
    Info: Must be connected
Info (171004): Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 72 pins of 73 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Critical Warning (174073): No exact pin location assignment(s) for 1 RUP, RDN, or RZQ pins of 1 total RUP, RDN or RZQ pins
    Info (174074): RUP, RDN, or RZQ pin HPS_DDR3_RZQ not assigned to an exact location on the device File: C:/Users/Kille/Desktop/Design/FinalDesign.v Line: 58
Info (184020): Starting Fitter periphery placement operations
Info (11178): Promoted 2 clocks (2 global)
    Info (11162): systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_fpga_interfaces:fpga_interfaces|h2f_rst_n[0]~CLKENA0 with 4 fanout uses global clock CLKCTRL_G15
    Info (11162): systemfinal:u0|systemfinal_System_PLL:system_pll|systemfinal_System_PLL_sys_pll:sys_pll|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 with 8422 fanout uses global clock CLKCTRL_G6
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (332104): Reading SDC File: 'FinalDesign.sdc'
Warning (332174): Ignored filter at FinalDesign.sdc(9): CLOCK2_50 could not be matched with a port File: C:/Users/Kille/Desktop/Design/FinalDesign.sdc Line: 9
Warning (332049): Ignored create_clock at FinalDesign.sdc(9): Argument <targets> is an empty collection File: C:/Users/Kille/Desktop/Design/FinalDesign.sdc Line: 9
    Info (332050): create_clock -period 20.000ns [get_ports CLOCK2_50] File: C:/Users/Kille/Desktop/Design/FinalDesign.sdc Line: 9
Warning (332174): Ignored filter at FinalDesign.sdc(10): CLOCK3_50 could not be matched with a port File: C:/Users/Kille/Desktop/Design/FinalDesign.sdc Line: 10
Warning (332049): Ignored create_clock at FinalDesign.sdc(10): Argument <targets> is an empty collection File: C:/Users/Kille/Desktop/Design/FinalDesign.sdc Line: 10
    Info (332050): create_clock -period 20.000ns [get_ports CLOCK3_50] File: C:/Users/Kille/Desktop/Design/FinalDesign.sdc Line: 10
Warning (332174): Ignored filter at FinalDesign.sdc(11): CLOCK4_50 could not be matched with a port File: C:/Users/Kille/Desktop/Design/FinalDesign.sdc Line: 11
Warning (332049): Ignored create_clock at FinalDesign.sdc(11): Argument <targets> is an empty collection File: C:/Users/Kille/Desktop/Design/FinalDesign.sdc Line: 11
    Info (332050): create_clock -period 20.000ns [get_ports CLOCK4_50] File: C:/Users/Kille/Desktop/Design/FinalDesign.sdc Line: 11
Warning (332174): Ignored filter at FinalDesign.sdc(15): altera_reserved_tck could not be matched with a port or pin or register or keeper or net or combinational node or node File: C:/Users/Kille/Desktop/Design/FinalDesign.sdc Line: 15
Warning (332049): Ignored create_clock at FinalDesign.sdc(15): Argument <targets> is not an object ID File: C:/Users/Kille/Desktop/Design/FinalDesign.sdc Line: 15
    Info (332050): create_clock -name {altera_reserved_tck} -period 40 {altera_reserved_tck} File: C:/Users/Kille/Desktop/Design/FinalDesign.sdc Line: 15
Warning (332174): Ignored filter at FinalDesign.sdc(16): altera_reserved_tdi could not be matched with a port File: C:/Users/Kille/Desktop/Design/FinalDesign.sdc Line: 16
Warning (332174): Ignored filter at FinalDesign.sdc(16): altera_reserved_tck could not be matched with a clock File: C:/Users/Kille/Desktop/Design/FinalDesign.sdc Line: 16
Warning (332049): Ignored set_input_delay at FinalDesign.sdc(16): Argument <targets> is an empty collection File: C:/Users/Kille/Desktop/Design/FinalDesign.sdc Line: 16
    Info (332050): set_input_delay -clock altera_reserved_tck -clock_fall 3 [get_ports altera_reserved_tdi] File: C:/Users/Kille/Desktop/Design/FinalDesign.sdc Line: 16
Warning (332049): Ignored set_input_delay at FinalDesign.sdc(16): Argument -clock is not an object ID File: C:/Users/Kille/Desktop/Design/FinalDesign.sdc Line: 16
Warning (332174): Ignored filter at FinalDesign.sdc(17): altera_reserved_tms could not be matched with a port File: C:/Users/Kille/Desktop/Design/FinalDesign.sdc Line: 17
Warning (332049): Ignored set_input_delay at FinalDesign.sdc(17): Argument <targets> is an empty collection File: C:/Users/Kille/Desktop/Design/FinalDesign.sdc Line: 17
    Info (332050): set_input_delay -clock altera_reserved_tck -clock_fall 3 [get_ports altera_reserved_tms] File: C:/Users/Kille/Desktop/Design/FinalDesign.sdc Line: 17
Warning (332049): Ignored set_input_delay at FinalDesign.sdc(17): Argument -clock is not an object ID File: C:/Users/Kille/Desktop/Design/FinalDesign.sdc Line: 17
Warning (332174): Ignored filter at FinalDesign.sdc(18): altera_reserved_tdo could not be matched with a port File: C:/Users/Kille/Desktop/Design/FinalDesign.sdc Line: 18
Warning (332049): Ignored set_output_delay at FinalDesign.sdc(18): Argument <targets> is an empty collection File: C:/Users/Kille/Desktop/Design/FinalDesign.sdc Line: 18
    Info (332050): set_output_delay -clock altera_reserved_tck 3 [get_ports altera_reserved_tdo] File: C:/Users/Kille/Desktop/Design/FinalDesign.sdc Line: 18
Warning (332049): Ignored set_output_delay at FinalDesign.sdc(18): Argument -clock is not an object ID File: C:/Users/Kille/Desktop/Design/FinalDesign.sdc Line: 18
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {u0|system_pll|sys_pll|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin} -multiply_by 6 -duty_cycle 50.00 -name {u0|system_pll|sys_pll|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]} {u0|system_pll|sys_pll|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]}
    Info (332110): create_generated_clock -source {u0|system_pll|sys_pll|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 3 -duty_cycle 50.00 -name {u0|system_pll|sys_pll|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk} {u0|system_pll|sys_pll|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332104): Reading SDC File: 'c:/users/kille/desktop/design/db/ip/systemfinal/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'c:/users/kille/desktop/design/db/ip/systemfinal/submodules/hps_sdram_p0.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (114001): Time value "2.49975 ns" truncated to "2.499 ns"
Warning (114001): Time value "2.49975 ns" truncated to "2.499 ns"
Warning (114001): Time value "4.16625 ns" truncated to "4.166 ns"
Warning (114001): Time value "4.16625 ns" truncated to "4.166 ns"
Warning (114001): Time value "1.6665 ns" truncated to "1.666 ns"
Warning (114001): Time value "1.6665 ns" truncated to "1.666 ns"
Warning (332174): Ignored filter at hps_sdram_p0.sdc(551): *:u0|*:arm_a9_hps|*:hps_io|*:border|*:hps_sdram_inst|*s0|* could not be matched with a clock or keeper or register or port or pin or cell or partition File: C:/Users/Kille/Desktop/Design/db/ip/systemfinal/submodules/hps_sdram_p0.sdc Line: 551
Warning (332049): Ignored set_false_path at hps_sdram_p0.sdc(551): Argument <from> is not an object ID File: C:/Users/Kille/Desktop/Design/db/ip/systemfinal/submodules/hps_sdram_p0.sdc Line: 551
    Info (332050): set_false_path -from ${prefix}|*s0|* -to [get_clocks $local_pll_write_clk] File: C:/Users/Kille/Desktop/Design/db/ip/systemfinal/submodules/hps_sdram_p0.sdc Line: 551
Warning (332174): Ignored filter at hps_sdram_p0.sdc(552): *:u0|*:arm_a9_hps|*:hps_io|*:border|*:hps_sdram_inst|*s0|*hphy_bridge_s0_translator|av_readdata_pre[*] could not be matched with a clock or keeper or register or port or pin or cell or partition File: C:/Users/Kille/Desktop/Design/db/ip/systemfinal/submodules/hps_sdram_p0.sdc Line: 552
Warning (332049): Ignored set_false_path at hps_sdram_p0.sdc(552): Argument <to> is not an object ID File: C:/Users/Kille/Desktop/Design/db/ip/systemfinal/submodules/hps_sdram_p0.sdc Line: 552
    Info (332050): set_false_path -from [get_clocks $local_pll_write_clk] -to ${prefix}|*s0|*hphy_bridge_s0_translator|av_readdata_pre[*] File: C:/Users/Kille/Desktop/Design/db/ip/systemfinal/submodules/hps_sdram_p0.sdc Line: 552
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): From: u0|arm_a9_hps|fpga_interfaces|hps2fpga_light_weight|clk  to: systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_fpga_interfaces:fpga_interfaces|hps2fpga_light_weight~FF_3425
    Info (332098): From: u0|arm_a9_hps|fpga_interfaces|hps2fpga|clk  to: systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_fpga_interfaces:fpga_interfaces|hps2fpga~FF_2821
    Info (332098): Cell: u0|arm_a9_hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_inst|dqs_delay_chain  from: dqsin  to: dqsbusout
    Info (332098): Cell: u0|arm_a9_hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_inst|dqs_in_delay_1  from: datain  to: dataout
    Info (332098): Cell: u0|arm_a9_hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_inst|dqs_out_delay_1  from: datain  to: dataout
    Info (332098): Cell: u0|arm_a9_hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_inst|phase_align_os  from: muxsel  to: dataout
    Info (332098): Cell: u0|arm_a9_hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|clock_gen[0].umem_ck_pad|auto_generated|ddio_outa[0]  from: muxsel  to: dataout
    Info (332098): Cell: u0|system_pll|sys_pll|altera_pll_i|general[0].gpll~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: u0|system_pll|sys_pll|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: u0|system_pll|sys_pll|altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT  from: clkin[0]  to: clkout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332152): The following assignments are ignored by the derive_clock_uncertainty command
Info (332171): The following clock uncertainty values are less than the recommended values that would be applied by the derive_clock_uncertainty command
    Info (332172): Setup clock transfer from HPS_DDR3_DQS_P[0]_IN (Rise) to HPS_DDR3_DQS_P[0]_IN (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.160
    Info (332172): Setup clock transfer from HPS_DDR3_DQS_P[0]_IN (Rise) to HPS_DDR3_DQS_P[0]_IN (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.160
    Info (332172): Setup clock transfer from systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to HPS_DDR3_DQS_P[0]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Hold clock transfer from systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to HPS_DDR3_DQS_P[0]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Setup clock transfer from systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to HPS_DDR3_DQS_P[0]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Hold clock transfer from systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to HPS_DDR3_DQS_P[0]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Setup clock transfer from systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|afi_clk_write_clk (Rise) to HPS_DDR3_DQS_P[0]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Hold clock transfer from systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|afi_clk_write_clk (Rise) to HPS_DDR3_DQS_P[0]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Setup clock transfer from u0|arm_a9_hps|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Rise) to HPS_DDR3_DQS_P[0]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.380
    Info (332172): Hold clock transfer from u0|arm_a9_hps|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Rise) to HPS_DDR3_DQS_P[0]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.380
    Info (332172): Setup clock transfer from u0|arm_a9_hps|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Fall) to HPS_DDR3_DQS_P[0]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.380
    Info (332172): Hold clock transfer from u0|arm_a9_hps|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Fall) to HPS_DDR3_DQS_P[0]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.380
    Info (332172): Setup clock transfer from systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to HPS_DDR3_DQS_N[0]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.210
    Info (332172): Hold clock transfer from systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to HPS_DDR3_DQS_N[0]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.210
    Info (332172): Setup clock transfer from systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to HPS_DDR3_DQS_N[0]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.210
    Info (332172): Hold clock transfer from systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to HPS_DDR3_DQS_N[0]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.210
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 11 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   20.000     CLOCK_50
    Info (332111):    3.333 HPS_DDR3_CK_N
    Info (332111):    3.333 HPS_DDR3_CK_P
    Info (332111):    3.333 HPS_DDR3_DQS_N[0]_OUT
    Info (332111):    3.333 HPS_DDR3_DQS_P[0]_IN
    Info (332111):    3.333 HPS_DDR3_DQS_P[0]_OUT
    Info (332111):    3.333 systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|afi_clk_write_clk
    Info (332111):    3.333 systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk
    Info (332111):    3.333 u0|arm_a9_hps|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock
    Info (332111):    3.333 u0|system_pll|sys_pll|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]
    Info (332111):   10.000 u0|system_pll|sys_pll|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (128000): Starting physical synthesis optimizations for speed
Info (128002): Starting physical synthesis algorithm register retiming
Info (128003): Physical synthesis algorithm register retiming complete: estimated slack improvement of 0 ps
Info (128002): Starting physical synthesis algorithm combinational resynthesis using boolean division
Info (128003): Physical synthesis algorithm combinational resynthesis using boolean division complete: estimated slack improvement of 0 ps
Info (128002): Starting physical synthesis algorithm register retiming
Info (128003): Physical synthesis algorithm register retiming complete: estimated slack improvement of 0 ps
Info (128002): Starting physical synthesis algorithm combinational resynthesis using boolean division
Info (128003): Physical synthesis algorithm combinational resynthesis using boolean division complete: estimated slack improvement of 0 ps
Info (128001): Physical synthesis optimizations for speed complete: elapsed time is 00:00:04
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "ADC_CS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_DIN" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_DOUT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_SCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_ADCDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_ADCLRCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_BCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_DACDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_DACLRCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_XCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CLOCK2_50" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CLOCK3_50" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CLOCK4_50" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_BA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_BA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CAS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CKE" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_LDQM" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_RAS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_UDQM" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_WE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FAN_CTRL" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FPGA_I2C_SCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FPGA_I2C_SDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[24]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[25]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[26]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[27]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[28]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[29]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[30]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[31]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[32]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[33]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[34]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[35]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[24]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[25]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[26]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[27]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[28]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[29]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[30]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[31]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[32]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[33]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[34]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[35]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "IRDA_RXD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "IRDA_TXD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "KEY[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "KEY[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "KEY[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "KEY[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_CLK2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_DAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_DAT2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_CLK27" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_HS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_RESET_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_VS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_B2_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_B2_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_B2_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_B2_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_B2_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_B2_DATA[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_B2_DATA[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_B2_DATA[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_B2_DATA[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_EMPTY" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_FULL" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_OE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_RD_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_RESET_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_SCL" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_SDA" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_WR_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_BLANK_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_HS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_SYNC_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_VS" is assigned to location or region, but does not exist in design
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:22
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:28
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:14
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 5% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 28% of the available device resources in the region that extends from location X22_Y35 to location X32_Y45
Info (170194): Fitter routing operations ending: elapsed time is 00:00:28
Info (11888): Total time spent on timing analysis during the Fitter is 15.83 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:14
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169064): Following 30 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin HPS_DDR3_DQ[8] has a permanently disabled output enable File: C:/Users/Kille/Desktop/Design/FinalDesign.v Line: 52
    Info (169065): Pin HPS_DDR3_DQ[9] has a permanently disabled output enable File: C:/Users/Kille/Desktop/Design/FinalDesign.v Line: 52
    Info (169065): Pin HPS_DDR3_DQ[10] has a permanently disabled output enable File: C:/Users/Kille/Desktop/Design/FinalDesign.v Line: 52
    Info (169065): Pin HPS_DDR3_DQ[11] has a permanently disabled output enable File: C:/Users/Kille/Desktop/Design/FinalDesign.v Line: 52
    Info (169065): Pin HPS_DDR3_DQ[12] has a permanently disabled output enable File: C:/Users/Kille/Desktop/Design/FinalDesign.v Line: 52
    Info (169065): Pin HPS_DDR3_DQ[13] has a permanently disabled output enable File: C:/Users/Kille/Desktop/Design/FinalDesign.v Line: 52
    Info (169065): Pin HPS_DDR3_DQ[14] has a permanently disabled output enable File: C:/Users/Kille/Desktop/Design/FinalDesign.v Line: 52
    Info (169065): Pin HPS_DDR3_DQ[15] has a permanently disabled output enable File: C:/Users/Kille/Desktop/Design/FinalDesign.v Line: 52
    Info (169065): Pin HPS_DDR3_DQ[16] has a permanently disabled output enable File: C:/Users/Kille/Desktop/Design/FinalDesign.v Line: 52
    Info (169065): Pin HPS_DDR3_DQ[17] has a permanently disabled output enable File: C:/Users/Kille/Desktop/Design/FinalDesign.v Line: 52
    Info (169065): Pin HPS_DDR3_DQ[18] has a permanently disabled output enable File: C:/Users/Kille/Desktop/Design/FinalDesign.v Line: 52
    Info (169065): Pin HPS_DDR3_DQ[19] has a permanently disabled output enable File: C:/Users/Kille/Desktop/Design/FinalDesign.v Line: 52
    Info (169065): Pin HPS_DDR3_DQ[20] has a permanently disabled output enable File: C:/Users/Kille/Desktop/Design/FinalDesign.v Line: 52
    Info (169065): Pin HPS_DDR3_DQ[21] has a permanently disabled output enable File: C:/Users/Kille/Desktop/Design/FinalDesign.v Line: 52
    Info (169065): Pin HPS_DDR3_DQ[22] has a permanently disabled output enable File: C:/Users/Kille/Desktop/Design/FinalDesign.v Line: 52
    Info (169065): Pin HPS_DDR3_DQ[23] has a permanently disabled output enable File: C:/Users/Kille/Desktop/Design/FinalDesign.v Line: 52
    Info (169065): Pin HPS_DDR3_DQ[24] has a permanently disabled output enable File: C:/Users/Kille/Desktop/Design/FinalDesign.v Line: 52
    Info (169065): Pin HPS_DDR3_DQ[25] has a permanently disabled output enable File: C:/Users/Kille/Desktop/Design/FinalDesign.v Line: 52
    Info (169065): Pin HPS_DDR3_DQ[26] has a permanently disabled output enable File: C:/Users/Kille/Desktop/Design/FinalDesign.v Line: 52
    Info (169065): Pin HPS_DDR3_DQ[27] has a permanently disabled output enable File: C:/Users/Kille/Desktop/Design/FinalDesign.v Line: 52
    Info (169065): Pin HPS_DDR3_DQ[28] has a permanently disabled output enable File: C:/Users/Kille/Desktop/Design/FinalDesign.v Line: 52
    Info (169065): Pin HPS_DDR3_DQ[29] has a permanently disabled output enable File: C:/Users/Kille/Desktop/Design/FinalDesign.v Line: 52
    Info (169065): Pin HPS_DDR3_DQ[30] has a permanently disabled output enable File: C:/Users/Kille/Desktop/Design/FinalDesign.v Line: 52
    Info (169065): Pin HPS_DDR3_DQ[31] has a permanently disabled output enable File: C:/Users/Kille/Desktop/Design/FinalDesign.v Line: 52
    Info (169065): Pin HPS_DDR3_DQS_N[1] has a permanently disabled output enable File: C:/Users/Kille/Desktop/Design/FinalDesign.v Line: 53
    Info (169065): Pin HPS_DDR3_DQS_N[2] has a permanently disabled output enable File: C:/Users/Kille/Desktop/Design/FinalDesign.v Line: 53
    Info (169065): Pin HPS_DDR3_DQS_N[3] has a permanently disabled output enable File: C:/Users/Kille/Desktop/Design/FinalDesign.v Line: 53
    Info (169065): Pin HPS_DDR3_DQS_P[1] has a permanently disabled output enable File: C:/Users/Kille/Desktop/Design/FinalDesign.v Line: 54
    Info (169065): Pin HPS_DDR3_DQS_P[2] has a permanently disabled output enable File: C:/Users/Kille/Desktop/Design/FinalDesign.v Line: 54
    Info (169065): Pin HPS_DDR3_DQS_P[3] has a permanently disabled output enable File: C:/Users/Kille/Desktop/Design/FinalDesign.v Line: 54
Info (169186): Following groups of pins have the same dynamic on-chip termination control
    Info (169185): Following pins have the same dynamic on-chip termination control: systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_dtc_bar
        Info (169066): Type bi-directional pin HPS_DDR3_DQS_N[0] uses the Differential 1.5-V SSTL Class I I/O standard File: C:/Users/Kille/Desktop/Design/FinalDesign.v Line: 53
    Info (169185): Following pins have the same dynamic on-chip termination control: systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[0] uses the SSTL-15 Class I I/O standard File: C:/Users/Kille/Desktop/Design/FinalDesign.v Line: 52
    Info (169185): Following pins have the same dynamic on-chip termination control: systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[1] uses the SSTL-15 Class I I/O standard File: C:/Users/Kille/Desktop/Design/FinalDesign.v Line: 52
    Info (169185): Following pins have the same dynamic on-chip termination control: systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[2] uses the SSTL-15 Class I I/O standard File: C:/Users/Kille/Desktop/Design/FinalDesign.v Line: 52
    Info (169185): Following pins have the same dynamic on-chip termination control: systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[3] uses the SSTL-15 Class I I/O standard File: C:/Users/Kille/Desktop/Design/FinalDesign.v Line: 52
    Info (169185): Following pins have the same dynamic on-chip termination control: systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[4] uses the SSTL-15 Class I I/O standard File: C:/Users/Kille/Desktop/Design/FinalDesign.v Line: 52
    Info (169185): Following pins have the same dynamic on-chip termination control: systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[5] uses the SSTL-15 Class I I/O standard File: C:/Users/Kille/Desktop/Design/FinalDesign.v Line: 52
    Info (169185): Following pins have the same dynamic on-chip termination control: systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[6] uses the SSTL-15 Class I I/O standard File: C:/Users/Kille/Desktop/Design/FinalDesign.v Line: 52
    Info (169185): Following pins have the same dynamic on-chip termination control: systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[7] uses the SSTL-15 Class I I/O standard File: C:/Users/Kille/Desktop/Design/FinalDesign.v Line: 52
    Info (169185): Following pins have the same dynamic on-chip termination control: systemfinal:u0|systemfinal_ARM_A9_HPS:arm_a9_hps|systemfinal_ARM_A9_HPS_hps_io:hps_io|systemfinal_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_dtc
        Info (169066): Type bi-directional pin HPS_DDR3_DQS_P[0] uses the Differential 1.5-V SSTL Class I I/O standard File: C:/Users/Kille/Desktop/Design/FinalDesign.v Line: 54
Info (144001): Generated suppressed messages file C:/Users/Kille/Desktop/Design/output_files/FinalDesign.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 865 warnings
    Info: Peak virtual memory: 8213 megabytes
    Info: Processing ended: Wed May 31 13:42:58 2023
    Info: Elapsed time: 00:02:46
    Info: Total CPU time (on all processors): 00:12:12


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Kille/Desktop/Design/output_files/FinalDesign.fit.smsg.


