##############################################################################
## This file is part of 'SLAC Firmware Standard Library'.
## It is subject to the license terms in the LICENSE.txt file found in the 
## top-level directory of this distribution and at: 
##    https://confluence.slac.stanford.edu/display/ppareg/LICENSE.html. 
## No part of 'SLAC Firmware Standard Library', including this file, 
## may be copied, modified, propagated, or distributed except according to 
## the terms contained in the LICENSE.txt file. 
############################################################################## 
#schemaversion 3.0.0 
#once _spiSr.yaml 


RtmSpiSr: &RtmSpiSr
  description: RTM Flux Ramp SPI Interface
  configPrio: 1
  class: MMIODev
  size: 0x8
  ##########
  children:
  ##########
    ################################################################################
    AD5790NopReg:
      at:
        offset: 0x0
        byteOrder: BE
      description: FluxRamp_Reg0
      class: IntField
      sizeBits: 24
      mode: WO
    ################################################################################
    AD5790DataReg:
      at:
        offset: 0x4
        byteOrder: BE
      description: FluxRamp_Reg1
      class: IntField
      sizeBits: 24
      mode: WO
    ################################################################################
    AD5790CtrlReg:
      at:
        offset: 0x8
        byteOrder: BE
      description: FluxRamp_Reg2
      class: IntField
      sizeBits: 24
      mode: WO
    ################################################################################
    AD5790ClrCodeReg:
      at:
        offset: 0xc
        byteOrder: BE
      description: FluxRamp_Reg3
      class: IntField
      sizeBits: 24
      mode: WO
    ################################################################################
    ConfigReg:
      at:
        offset: 0x20
        byteOrder: BE
      description: FluxRamp_Reg4
      class: IntField
      sizeBits: 24
      mode: WO
    ################################################################################
    CfgRegEnaBit:
      at:
        offset: 0x20
        byteOrder: BE
      description: FluxRamp_Reg4_0
      class: IntField
      sizeBits: 8
      mode: WO
    ################################################################################
    RampSlope:
      at:
        offset: 0x20
        byteOrder: BE
      description: FluxRamp_Reg4_1
      class: IntField
      sizeBits: 8
      lsBit: 2
      mode: WO
    ################################################################################
    ModeControl:
      at:
        offset: 0x20
        byteOrder: BE
      description: FluxRamp_Reg4_3
      class: IntField
      sizeBits: 8
      lsBit: 3
      mode: WO
    ################################################################################
    FastSlowStepSize:
      at:
        offset: 0x24
        byteOrder: BE
      description: FluxRamp_Control_Reg5
      class: IntField
      sizeBits: 16
      mode: WO
    ################################################################################
    FastSlowRstValue:
      at:
        offset: 0x28
        byteOrder: BE
      description: FluxRamp_Control_Reg6
      class: IntField
      sizeBits: 16
      mode: WO
    ################################################################################
    LTC1668RawDacData:
      at:
        offset: 0x2c
        byteOrder: BE
      description: FluxRamp_Control_Reg7
      class: IntField
      sizeBits: 16
      mode: WO
    ################################################################################
