[INF:CM0023] Creating log file "${SURELOG_DIR}/build/regression/UnitElabBlock/slpp_unit/surelog.log".
[INF:CM0020] Separate compilation-unit mode is on.
[INF:PP0122] Preprocessing source file "${SURELOG_DIR}/tests/UnitElabBlock/top.v".
[INF:PA0201] Parsing source file "${SURELOG_DIR}/tests/UnitElabBlock/top.v".
AST_DEBUG_BEGIN
Count: 212
LIB: work
FILE: ${SURELOG_DIR}/tests/UnitElabBlock/top.v
n<> u<211> t<Top_level_rule> c<1> l<1:1> el<42:10>
  n<> u<1> t<Null_rule> p<211> s<210> l<1:1>
  n<> u<210> t<Source_text> p<211> c<51> l<1:1> el<42:10>
    n<> u<51> t<Description> p<210> c<50> s<117> l<1:1> el<8:10>
      n<> u<50> t<Module_declaration> p<51> c<17> l<1:1> el<8:10>
        n<> u<17> t<Module_nonansi_header> p<50> c<2> s<25> l<1:1> el<2:21>
          n<module> u<2> t<Module_keyword> p<17> s<3> l<1:1> el<1:7>
          n<cct> u<3> t<STRING_CONST> p<17> s<16> l<2:2> el<2:5>
          n<> u<16> t<List_of_ports> p<17> c<9> l<2:6> el<2:20>
            n<> u<9> t<Port> p<16> c<8> s<15> l<2:7> el<2:12>
              n<> u<8> t<Port_expression> p<9> c<7> l<2:7> el<2:12>
                n<> u<7> t<Port_reference> p<8> c<4> l<2:7> el<2:12>
                  n<stim1> u<4> t<STRING_CONST> p<7> s<6> l<2:7> el<2:12>
                  n<> u<6> t<Constant_select> p<7> c<5> l<2:12> el<2:12>
                    n<> u<5> t<Constant_bit_select> p<6> l<2:12> el<2:12>
            n<> u<15> t<Port> p<16> c<14> l<2:14> el<2:19>
              n<> u<14> t<Port_expression> p<15> c<13> l<2:14> el<2:19>
                n<> u<13> t<Port_reference> p<14> c<10> l<2:14> el<2:19>
                  n<stim2> u<10> t<STRING_CONST> p<13> s<12> l<2:14> el<2:19>
                  n<> u<12> t<Constant_select> p<13> c<11> l<2:19> el<2:19>
                    n<> u<11> t<Constant_bit_select> p<12> l<2:19> el<2:19>
        n<> u<25> t<Module_item> p<50> c<24> s<48> l<3:1> el<4:14>
          n<> u<24> t<Port_declaration> p<25> c<23> l<3:1> el<4:13>
            n<> u<23> t<Input_declaration> p<24> c<19> l<3:1> el<4:13>
              n<> u<19> t<Net_port_type> p<23> c<18> s<22> l<4:1> el<4:1>
                n<> u<18> t<Data_type_or_implicit> p<19> l<4:1> el<4:1>
              n<> u<22> t<List_of_port_identifiers> p<23> c<20> l<4:1> el<4:13>
                n<stim1> u<20> t<STRING_CONST> p<22> s<21> l<4:1> el<4:6>
                n<stim2> u<21> t<STRING_CONST> p<22> l<4:8> el<4:13>
        n<> u<48> t<Module_item> p<50> c<47> s<49> l<6:1> el<7:13>
          n<> u<47> t<Non_port_module_item> p<48> c<46> l<6:1> el<7:13>
            n<> u<46> t<Module_or_generate_item> p<47> c<45> l<6:1> el<7:13>
              n<> u<45> t<Module_instantiation> p<46> c<26> l<6:1> el<7:13>
                n<mod> u<26> t<STRING_CONST> p<45> s<35> l<6:1> el<6:4>
                n<> u<35> t<Hierarchical_instance> p<45> c<28> s<44> l<6:5> el<6:16>
                  n<> u<28> t<Name_of_instance> p<35> c<27> s<34> l<6:5> el<6:9>
                    n<amod> u<27> t<STRING_CONST> p<28> l<6:5> el<6:9>
                  n<> u<34> t<List_of_port_connections> p<35> c<33> l<6:10> el<6:15>
                    n<> u<33> t<Ordered_port_connection> p<34> c<32> l<6:10> el<6:15>
                      n<> u<32> t<Expression> p<33> c<31> l<6:10> el<6:15>
                        n<> u<31> t<Primary> p<32> c<30> l<6:10> el<6:15>
                          n<> u<30> t<Primary_literal> p<31> c<29> l<6:10> el<6:15>
                            n<stim1> u<29> t<STRING_CONST> p<30> l<6:10> el<6:15>
                n<> u<44> t<Hierarchical_instance> p<45> c<37> l<7:1> el<7:12>
                  n<> u<37> t<Name_of_instance> p<44> c<36> s<43> l<7:1> el<7:5>
                    n<bmod> u<36> t<STRING_CONST> p<37> l<7:1> el<7:5>
                  n<> u<43> t<List_of_port_connections> p<44> c<42> l<7:6> el<7:11>
                    n<> u<42> t<Ordered_port_connection> p<43> c<41> l<7:6> el<7:11>
                      n<> u<41> t<Expression> p<42> c<40> l<7:6> el<7:11>
                        n<> u<40> t<Primary> p<41> c<39> l<7:6> el<7:11>
                          n<> u<39> t<Primary_literal> p<40> c<38> l<7:6> el<7:11>
                            n<stim2> u<38> t<STRING_CONST> p<39> l<7:6> el<7:11>
        n<> u<49> t<ENDMODULE> p<50> l<8:1> el<8:10>
    n<> u<117> t<Description> p<210> c<116> s<209> l<9:1> el<23:10>
      n<> u<116> t<Module_declaration> p<117> c<61> l<9:1> el<23:10>
        n<> u<61> t<Module_nonansi_header> p<116> c<52> s<68> l<9:1> el<10:11>
          n<module> u<52> t<Module_keyword> p<61> s<53> l<9:1> el<9:7>
          n<mod> u<53> t<STRING_CONST> p<61> s<60> l<10:2> el<10:5>
          n<> u<60> t<List_of_ports> p<61> c<59> l<10:6> el<10:10>
            n<> u<59> t<Port> p<60> c<58> l<10:7> el<10:9>
              n<> u<58> t<Port_expression> p<59> c<57> l<10:7> el<10:9>
                n<> u<57> t<Port_reference> p<58> c<54> l<10:7> el<10:9>
                  n<in> u<54> t<STRING_CONST> p<57> s<56> l<10:7> el<10:9>
                  n<> u<56> t<Constant_select> p<57> c<55> l<10:9> el<10:9>
                    n<> u<55> t<Constant_bit_select> p<56> l<10:9> el<10:9>
        n<> u<68> t<Module_item> p<116> c<67> s<114> l<11:1> el<12:5>
          n<> u<67> t<Port_declaration> p<68> c<66> l<11:1> el<12:4>
            n<> u<66> t<Input_declaration> p<67> c<63> l<11:1> el<12:4>
              n<> u<63> t<Net_port_type> p<66> c<62> s<65> l<12:2> el<12:2>
                n<> u<62> t<Data_type_or_implicit> p<63> l<12:2> el<12:2>
              n<> u<65> t<List_of_port_identifiers> p<66> c<64> l<12:2> el<12:4>
                n<in> u<64> t<STRING_CONST> p<65> l<12:2> el<12:4>
        n<> u<114> t<Module_item> p<116> c<113> s<115> l<13:1> el<22:4>
          n<> u<113> t<Non_port_module_item> p<114> c<112> l<13:1> el<22:4>
            n<> u<112> t<Module_or_generate_item> p<113> c<111> l<13:1> el<22:4>
              n<> u<111> t<Module_common_item> p<112> c<110> l<13:1> el<22:4>
                n<> u<110> t<Always_construct> p<111> c<69> l<13:1> el<22:4>
                  n<> u<69> t<ALWAYS> p<110> s<109> l<13:1> el<13:7>
                  n<> u<109> t<Statement> p<110> c<108> l<14:1> el<22:4>
                    n<> u<108> t<Statement_item> p<109> c<107> l<14:1> el<22:4>
                      n<> u<107> t<Procedural_timing_control_statement> p<108> c<77> l<14:1> el<22:4>
                        n<> u<77> t<Procedural_timing_control> p<107> c<76> s<106> l<14:1> el<16:5>
                          n<> u<76> t<Event_control> p<77> c<75> l<14:1> el<16:5>
                            n<> u<75> t<Event_expression> p<76> c<70> l<15:1> el<16:4>
                              n<> u<70> t<Edge_Posedge> p<75> s<74> l<15:1> el<15:8>
                              n<> u<74> t<Expression> p<75> c<73> l<16:2> el<16:4>
                                n<> u<73> t<Primary> p<74> c<72> l<16:2> el<16:4>
                                  n<> u<72> t<Primary_literal> p<73> c<71> l<16:2> el<16:4>
                                    n<in> u<71> t<STRING_CONST> p<72> l<16:2> el<16:4>
                        n<> u<106> t<Statement_or_null> p<107> c<105> l<17:1> el<22:4>
                          n<> u<105> t<Statement> p<106> c<104> l<17:1> el<22:4>
                            n<> u<104> t<Statement_item> p<105> c<103> l<17:1> el<22:4>
                              n<> u<103> t<Seq_block> p<104> c<78> l<17:1> el<22:4>
                                n<keep> u<78> t<STRING_CONST> p<103> s<86> l<18:4> el<18:8>
                                n<> u<86> t<Block_item_declaration> p<103> c<85> s<101> l<19:1> el<20:7>
                                  n<> u<85> t<Data_declaration> p<86> c<84> l<19:1> el<20:7>
                                    n<> u<84> t<Variable_declaration> p<85> c<80> l<19:1> el<20:7>
                                      n<logic> u<80> t<Data_type> p<84> c<79> s<83> l<19:1> el<19:6>
                                        n<logic> u<79> t<STRING_CONST> p<80> l<19:1> el<19:6>
                                      n<> u<83> t<List_of_variable_decl_assignments> p<84> c<82> l<20:2> el<20:6>
                                        n<> u<82> t<Variable_decl_assignment> p<83> c<81> l<20:2> el<20:6>
                                          n<hold> u<81> t<STRING_CONST> p<82> l<20:2> el<20:6>
                                n<> u<101> t<Statement_or_null> p<103> c<100> s<102> l<21:1> el<21:11>
                                  n<> u<100> t<Statement> p<101> c<99> l<21:1> el<21:11>
                                    n<> u<99> t<Statement_item> p<100> c<98> l<21:1> el<21:11>
                                      n<> u<98> t<Blocking_assignment> p<99> c<97> l<21:1> el<21:10>
                                        n<> u<97> t<Operator_assignment> p<98> c<91> l<21:1> el<21:10>
                                          n<> u<91> t<Variable_lvalue> p<97> c<88> s<92> l<21:1> el<21:5>
                                            n<> u<88> t<Ps_or_hierarchical_identifier> p<91> c<87> s<90> l<21:1> el<21:5>
                                              n<hold> u<87> t<STRING_CONST> p<88> l<21:1> el<21:5>
                                            n<> u<90> t<Select> p<91> c<89> l<21:6> el<21:6>
                                              n<> u<89> t<Bit_select> p<90> l<21:6> el<21:6>
                                          n<> u<92> t<AssignOp_Assign> p<97> s<96> l<21:6> el<21:7>
                                          n<> u<96> t<Expression> p<97> c<95> l<21:8> el<21:10>
                                            n<> u<95> t<Primary> p<96> c<94> l<21:8> el<21:10>
                                              n<> u<94> t<Primary_literal> p<95> c<93> l<21:8> el<21:10>
                                                n<in> u<93> t<STRING_CONST> p<94> l<21:8> el<21:10>
                                n<> u<102> t<END> p<103> l<22:1> el<22:4>
        n<> u<115> t<ENDMODULE> p<116> l<23:1> el<23:10>
    n<> u<209> t<Description> p<210> c<208> l<24:1> el<42:10>
      n<> u<208> t<Module_declaration> p<209> c<120> l<24:1> el<42:10>
        n<> u<120> t<Module_ansi_header> p<208> c<118> s<132> l<24:1> el<25:7>
          n<module> u<118> t<Module_keyword> p<120> s<119> l<24:1> el<24:7>
          n<wave> u<119> t<STRING_CONST> p<120> l<25:2> el<25:6>
        n<> u<132> t<Non_port_module_item> p<208> c<131> s<148> l<26:1> el<27:15>
          n<> u<131> t<Module_or_generate_item> p<132> c<130> l<26:1> el<27:15>
            n<> u<130> t<Module_common_item> p<131> c<129> l<26:1> el<27:15>
              n<> u<129> t<Module_or_generate_item_declaration> p<130> c<128> l<26:1> el<27:15>
                n<> u<128> t<Package_or_generate_item_declaration> p<129> c<127> l<26:1> el<27:15>
                  n<> u<127> t<Net_declaration> p<128> c<121> l<26:1> el<27:15>
                    n<logic> u<121> t<STRING_CONST> p<127> s<126> l<26:1> el<26:6>
                    n<> u<126> t<List_of_net_decl_assignments> p<127> c<123> l<27:2> el<27:14>
                      n<> u<123> t<Net_decl_assignment> p<126> c<122> s<125> l<27:2> el<27:7>
                        n<stim1> u<122> t<STRING_CONST> p<123> l<27:2> el<27:7>
                      n<> u<125> t<Net_decl_assignment> p<126> c<124> l<27:9> el<27:14>
                        n<stim2> u<124> t<STRING_CONST> p<125> l<27:9> el<27:14>
        n<> u<148> t<Non_port_module_item> p<208> c<147> s<206> l<28:1> el<28:21>
          n<> u<147> t<Module_or_generate_item> p<148> c<146> l<28:1> el<28:21>
            n<> u<146> t<Udp_instantiation> p<147> c<133> l<28:1> el<28:21>
              n<cct> u<133> t<STRING_CONST> p<146> s<145> l<28:1> el<28:4>
              n<> u<145> t<Udp_instance> p<146> c<135> l<28:5> el<28:20>
                n<> u<135> t<Name_of_instance> p<145> c<134> s<140> l<28:5> el<28:6>
                  n<a> u<134> t<STRING_CONST> p<135> l<28:5> el<28:6>
                n<> u<140> t<Net_lvalue> p<145> c<137> s<144> l<28:7> el<28:12>
                  n<> u<137> t<Ps_or_hierarchical_identifier> p<140> c<136> s<139> l<28:7> el<28:12>
                    n<stim1> u<136> t<STRING_CONST> p<137> l<28:7> el<28:12>
                  n<> u<139> t<Constant_select> p<140> c<138> l<28:12> el<28:12>
                    n<> u<138> t<Constant_bit_select> p<139> l<28:12> el<28:12>
                n<> u<144> t<Expression> p<145> c<143> l<28:14> el<28:19>
                  n<> u<143> t<Primary> p<144> c<142> l<28:14> el<28:19>
                    n<> u<142> t<Primary_literal> p<143> c<141> l<28:14> el<28:19>
                      n<stim2> u<141> t<STRING_CONST> p<142> l<28:14> el<28:19>
        n<> u<206> t<Non_port_module_item> p<208> c<205> s<207> l<29:1> el<41:4>
          n<> u<205> t<Module_or_generate_item> p<206> c<204> l<29:1> el<41:4>
            n<> u<204> t<Module_common_item> p<205> c<203> l<29:1> el<41:4>
              n<> u<203> t<Initial_construct> p<204> c<202> l<29:1> el<41:4>
                n<> u<202> t<Statement_or_null> p<203> c<201> l<30:1> el<41:4>
                  n<> u<201> t<Statement> p<202> c<200> l<30:1> el<41:4>
                    n<> u<200> t<Statement_item> p<201> c<199> l<30:1> el<41:4>
                      n<> u<199> t<Seq_block> p<200> c<149> l<30:1> el<41:4>
                        n<wave1> u<149> t<STRING_CONST> p<199> s<170> l<31:3> el<31:8>
                        n<> u<170> t<Statement_or_null> p<199> c<169> s<197> l<32:1> el<36:5>
                          n<> u<169> t<Statement> p<170> c<168> l<32:1> el<36:5>
                            n<> u<168> t<Statement_item> p<169> c<167> l<32:1> el<36:5>
                              n<> u<167> t<Procedural_timing_control_statement> p<168> c<152> l<32:1> el<36:5>
                                n<> u<152> t<Procedural_timing_control> p<167> c<151> s<166> l<32:1> el<32:5>
                                  n<> u<151> t<Delay_control> p<152> c<150> l<32:1> el<32:5>
                                    n<#100> u<150> t<INT_CONST> p<151> l<32:1> el<32:5>
                                n<> u<166> t<Statement_or_null> p<167> c<165> l<33:1> el<36:5>
                                  n<> u<165> t<Statement> p<166> c<164> l<33:1> el<36:5>
                                    n<> u<164> t<Statement_item> p<165> c<163> l<33:1> el<36:5>
                                      n<> u<163> t<Par_block> p<164> c<153> l<33:1> el<36:5>
                                        n<innerwave> u<153> t<STRING_CONST> p<163> s<161> l<34:3> el<34:12>
                                        n<> u<161> t<Block_item_declaration> p<163> c<160> s<162> l<35:1> el<35:10>
                                          n<> u<160> t<Data_declaration> p<161> c<159> l<35:1> el<35:10>
                                            n<> u<159> t<Variable_declaration> p<160> c<155> l<35:1> el<35:10>
                                              n<> u<155> t<Data_type> p<159> c<154> s<158> l<35:1> el<35:4>
                                                n<> u<154> t<IntVec_TypeReg> p<155> l<35:1> el<35:4>
                                              n<> u<158> t<List_of_variable_decl_assignments> p<159> c<157> l<35:5> el<35:9>
                                                n<> u<157> t<Variable_decl_assignment> p<158> c<156> l<35:5> el<35:9>
                                                  n<hold> u<156> t<STRING_CONST> p<157> l<35:5> el<35:9>
                                        n<> u<162> t<Join_keyword> p<163> l<36:1> el<36:5>
                        n<> u<197> t<Statement_or_null> p<199> c<196> s<198> l<37:1> el<40:4>
                          n<> u<196> t<Statement> p<197> c<195> l<37:1> el<40:4>
                            n<> u<195> t<Statement_item> p<196> c<194> l<37:1> el<40:4>
                              n<> u<194> t<Procedural_timing_control_statement> p<195> c<173> l<37:1> el<40:4>
                                n<> u<173> t<Procedural_timing_control> p<194> c<172> s<193> l<37:1> el<37:5>
                                  n<> u<172> t<Delay_control> p<173> c<171> l<37:1> el<37:5>
                                    n<#150> u<171> t<INT_CONST> p<172> l<37:1> el<37:5>
                                n<> u<193> t<Statement_or_null> p<194> c<192> l<38:1> el<40:4>
                                  n<> u<192> t<Statement> p<193> c<191> l<38:1> el<40:4>
                                    n<> u<191> t<Statement_item> p<192> c<190> l<38:1> el<40:4>
                                      n<> u<190> t<Seq_block> p<191> c<188> l<38:1> el<40:4>
                                        n<> u<188> t<Statement_or_null> p<190> c<187> s<189> l<39:1> el<39:11>
                                          n<> u<187> t<Statement> p<188> c<186> l<39:1> el<39:11>
                                            n<> u<186> t<Statement_item> p<187> c<185> l<39:1> el<39:11>
                                              n<> u<185> t<Blocking_assignment> p<186> c<184> l<39:1> el<39:10>
                                                n<> u<184> t<Operator_assignment> p<185> c<178> l<39:1> el<39:10>
                                                  n<> u<178> t<Variable_lvalue> p<184> c<175> s<179> l<39:1> el<39:6>
                                                    n<> u<175> t<Ps_or_hierarchical_identifier> p<178> c<174> s<177> l<39:1> el<39:6>
                                                      n<stim1> u<174> t<STRING_CONST> p<175> l<39:1> el<39:6>
                                                    n<> u<177> t<Select> p<178> c<176> l<39:7> el<39:7>
                                                      n<> u<176> t<Bit_select> p<177> l<39:7> el<39:7>
                                                  n<> u<179> t<AssignOp_Assign> p<184> s<183> l<39:7> el<39:8>
                                                  n<> u<183> t<Expression> p<184> c<182> l<39:9> el<39:10>
                                                    n<> u<182> t<Primary> p<183> c<181> l<39:9> el<39:10>
                                                      n<> u<181> t<Primary_literal> p<182> c<180> l<39:9> el<39:10>
                                                        n<0> u<180> t<INT_CONST> p<181> l<39:9> el<39:10>
                                        n<> u<189> t<END> p<190> l<40:1> el<40:4>
                        n<> u<198> t<END> p<199> l<41:1> el<41:4>
        n<> u<207> t<ENDMODULE> p<208> l<42:1> el<42:10>
AST_DEBUG_END
[WRN:PA0205] ${SURELOG_DIR}/tests/UnitElabBlock/top.v:1:1: No timescale set for "cct".
[WRN:PA0205] ${SURELOG_DIR}/tests/UnitElabBlock/top.v:9:1: No timescale set for "mod".
[WRN:PA0205] ${SURELOG_DIR}/tests/UnitElabBlock/top.v:24:1: No timescale set for "wave".
[INF:CP0300] Compilation...
[INF:CP0303] ${SURELOG_DIR}/tests/UnitElabBlock/top.v:1:1: Compile module "work@cct".
[INF:CP0303] ${SURELOG_DIR}/tests/UnitElabBlock/top.v:9:1: Compile module "work@mod".
[INF:CP0303] ${SURELOG_DIR}/tests/UnitElabBlock/top.v:24:1: Compile module "work@wave".
[INF:CP0302] Compile class "builtin::mailbox".
[INF:CP0302] Compile class "builtin::process".
[INF:CP0302] Compile class "builtin::semaphore".
[INF:UH0706] Creating UHDM Model...
=== UHDM Object Stats Begin (Non-Elaborated Model) ===
Always                                                 1
Assignment                                             4
Begin                                                  3
ClassDefn                                              8
ClassTypespec                                          1
ClassVar                                               1
Constant                                               6
DelayControl                                           2
Design                                                 1
EnumConst                                              5
EnumTypespec                                           1
EnumVar                                                1
EventControl                                           1
ForkStmt                                               1
Function                                               9
IODecl                                                11
Initial                                                1
IntTypespec                                            9
IntVar                                                 4
LogicNet                                               3
LogicTypespec                                          4
LogicVar                                               4
Module                                                 3
ModuleTypespec                                         2
Operation                                              1
Package                                                1
Port                                                   7
RefModule                                              3
RefObj                                                 8
RefTypespec                                           15
RefVar                                                 1
Task                                                   9
=== UHDM Object Stats End ===
[INF:UH0708] Writing UHDM DB: ${SURELOG_DIR}/build/regression/UnitElabBlock/slpp_unit/surelog.uhdm ...
[  FATAL] : 0
[ SYNTAX] : 0
[  ERROR] : 0
[WARNING] : 3
[   NOTE] : 0
