<!doctype html>
<html class="no-js" lang="en">

<head>
  <!-- Global site tag (gtag.js) - Google Analytics -->
  <script async src="https://www.googletagmanager.com/gtag/js?id=UA-134228602-6"></script>
  <script>
    window.dataLayer = window.dataLayer || [];
    function gtag(){dataLayer.push(arguments);}
    gtag('js', new Date());

    gtag('config', 'UA-134228602-6');
  </script>

  <meta charset="utf-8">
  <meta http-equiv="x-ua-compatible" content="ie=edge">
  <title>üíÖüèº üë∞ üòµ Acc√©l√©rer un programme pour un processeur synth√©tis√© Redd sans optimisation: remplacer une horloge ‚öñÔ∏è üë®üèæ‚Äç‚öïÔ∏è üå∫</title>
  <link rel="icon" type="image/x-icon" href="/favicon.ico" />
  <meta name="description" content="Jusqu'√† pr√©sent, nous avons discut√© de la fa√ßon d'augmenter la vitesse du syst√®me en utilisant des m√©thodes intensives. Mais en fait, il existe de nom...">
  <meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no">

  <link rel="stylesheet" href="../../css/main.css">

  <link href="https://fonts.googleapis.com/css?family=Quicksand&display=swap" rel="stylesheet">

  <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.3.1/jquery.min.js"></script>
  <script>window.jQuery || document.write('<script src="../../js/vendors/jquery-3.3.1.min.js"><\/script>')</script>

  <script>document.write('<script src="//pagea' + 'd2.googles' + 'yndication.com/pagea' + 'd/js/a' + 'dsby' + 'google.js"><\/script>')</script>
  <script>
        var superSpecialObject = {};
        superSpecialObject['google_a' + 'd_client'] = 'ca-p' + 'ub-6974184241884155';
        superSpecialObject['enable_page_level_a' + 'ds'] = true;
       (window['a' + 'dsbygoogle'] = window['a' + 'dsbygoogle'] || []).push(superSpecialObject);
  </script>
</head>

<body>
  <!--[if lte IE 9]>
    <p class="browserupgrade">You are using an <strong>outdated</strong> browser. Please <a href="https://browsehappy.com/">upgrade your browser</a> to improve your experience and security.</p>
  <![endif]-->
  <header class="page-header js-page-header">
    <a class="page-header-logo-container" href="https://weekly-geekly-es.github.io/index.html"></a>
    <div class="page-header-text">Geekly articles weekly</div>
  </header>
  <section class="page js-page"><h1>Acc√©l√©rer un programme pour un processeur synth√©tis√© Redd sans optimisation: remplacer une horloge</h1><div class="post__body post__body_full"><div class="post__text post__text-html" id="post-content-body" data-io-article-url="https://habr.com/ru/post/469985/">  Jusqu'√† pr√©sent, nous avons discut√© de la fa√ßon d'augmenter la vitesse du syst√®me en utilisant des m√©thodes intensives.  Mais en fait, il existe de nombreuses m√©thodes.  Nous travaillons maintenant √† une fr√©quence d'horloge de 50 MHz, qui est associ√©e √† l'utilisation d'un composant de l'ensemble pour un programme universitaire (et sans cela, il est impossible de synchroniser la SDRAM, ce qui n√©cessite que les impulsions d'horloge allant vers le microcircuit soient d√©cal√©es par rapport aux principales).  Lorsque j'ai introduit ce composant dans le jeu, j'ai averti que cette solution √©tait temporaire.  Puis j'ai jet√© tellement de nouvelles informations sur le lecteur que toute fatigue suppl√©mentaire pourrait conduire √† une exclamation: "Eh bien, ces FPGA, tout est si compliqu√© ici!"  Maintenant, nous construisons d√©j√† facilement et naturellement des syst√®mes de processeur, toutes les choses terribles sont derri√®re nous.  Il est temps de comprendre comment vous pouvez cr√©er votre propre composant, ce qui vous permet d'augmenter la fr√©quence d'horloge du processeur et des p√©riph√©riques qui y sont connect√©s. <br><br><img src="https://habrastorage.org/webt/cw/bq/hz/cwbqhzbsc0zb9fvgee5j7_7gyqw.png"><br><a name="habracut"></a><br><h4>  Articles pr√©c√©dents de la s√©rie: </h4><br><ol><li>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">D√©veloppement du ¬´firmware¬ª le plus simple pour les FPGA install√©s dans Redd, et d√©bogage en utilisant le test de m√©moire comme exemple.</a> </li><li>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">D√©veloppement du ¬´firmware¬ª le plus simple pour les FPGA install√©s dans Redd.</a>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">Partie 2. Code de programme.</a> </li><li>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">D√©veloppement de son propre noyau pour l'int√©gration dans un syst√®me de processeur FPGA.</a> </li><li>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">D√©veloppement de programmes pour le processeur central Redd sur l'exemple d'acc√®s au FPGA.</a> </li><li>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">Les premi√®res exp√©riences utilisant le protocole de streaming sur l'exemple de la connexion du CPU et du processeur dans le FPGA du complexe Redd.</a> </li><li>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">Joyeux Quartusel, ou comment le processeur est arriv√© √† une telle vie.</a> </li><li>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">M√©thodes d'optimisation de code pour Redd.</a>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">Partie 1: effet de cache.</a> </li><li>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">M√©thodes d'optimisation de code pour Redd.</a>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">Partie 2: m√©moire non mise en cache et fonctionnement sur bus parall√®le.</a> </li></ol><br><h2>  Un peu de raisonnement th√©orique </h2><br>  Estimons la fr√©quence que nous pouvons r√©gler sans douleur pour le cadencement de tout notre fer.  La puce SDRAM utilis√©e dans le complexe permet une fr√©quence limite de 133 MHz.  Pour les vitesses d'horloge du processeur, consultez les <b>Benchmarks de performance Nios II</b> .  L√†, pour notre FPGA Cyclone IV E, la fr√©quence centrale Nios II / f de 160 MHz est garantie.  Je ne suis pas partisan de retirer tous les jus du syst√®me, nous allons donc parler de travailler √† une fr√©quence de 100 MHz. <br><br>  Pour √™tre honn√™te, je n'ai toujours pas √©t√© inspir√© par la m√©thodologie de calcul du d√©calage de fr√©quence d'horloge donn√©e dans la section <b>32.7.</b>  <b>Consid√©rations d'horloge, de PLL et de synchronisation du</b> <b>Guide de l'utilisateur des p√©riph√©riques int√©gr√©s IP</b> , mais il semble que je ne suis pas le seul.  Au moins, une longue recherche sur le net ne m'a pas conduit √† des articles qui contiendraient des r√©sultats calcul√©s de la m√™me mani√®re, mais pas pour la fr√©quence qui est donn√©e dans le document principal (ces m√™mes 50 MHz). <br><br>  Il y a un article int√©ressant auquel je donnerai un lien direct <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">www.emb4fun.de/fpga/nutos1/index.html</a> .  On pourrait simplement s'y r√©f√©rer et dire "Faisons comme l'auteur", sinon pour un "mais": l'auteur de cet article utilise le bloc PLL (en russe - PLL, et au niveau des m√©nages - un convertisseur de fr√©quence), ins√©rant son propre code en VHDL.  Comme je l'ai d√©j√† not√© dans l' <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">article sur le fun Quartusel</a> , j'adh√®re √† l'id√©ologie selon laquelle le syst√®me de processeur devrait √™tre au plus haut niveau de la hi√©rarchie du projet.  Aucune insertion n'est n√©cessaire dans aucune langue, que ce soit VHDL ou Verilog.  R√©cemment, cette approche a re√ßu une confirmation de plus: nous avons un nouvel employ√©, un √©tudiant qui ne parle pas encore Verilog, mais qui fait du code pour le complexe Redd parfaitement, puisque l'approche choisie le permet. <br><br>  Il s'av√®re que nous prenons simplement pour base que tout fonctionne pour l'auteur avec un d√©calage de moins 54 degr√©s (quel type de degr√©s est d√©crit dans l'article, le lien auquel j'ai donn√© le paragraphe ci-dessus). <br><br>  Ensuite, faites attention √† un autre article int√©ressant <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">asral.unimap.edu.my/wp-content/uploads/2019/07/2019_IJEECS_Chan_Implementation-Camera-System.pdf</a> .  Tout fonctionne pour les auteurs √† un d√©calage de moins 65 degr√©s. <br><br>  Essayons de rendre notre syst√®me en utilisant une valeur de cette plage.  Si lors du test quotidien de RAM il n'y a pas un seul dysfonctionnement, alors nous laisserons cette valeur comme combat.  Nous avons le droit, car le ¬´firmware¬ª d√©velopp√© pour Redd ne sera pas remis aux clients, mais sera utilis√© pour les besoins internes et en quantit√©s unitaires.  Si quoi que ce soit, il sera toujours possible de tout r√©parer sans difficult√©s inutiles (des difficult√©s surviennent lorsqu'il est n√©cessaire de mettre √† jour le ¬´firmware¬ª dans des milliers d'appareils vendus, et simplement chez le Client distant). <br><br><h2>  Nouvelle configuration mat√©rielle </h2><br>  Pour une raison quelconque, il me semble que le syst√®me de processeur de cet article est plus facile √† faire √† partir de z√©ro que √† refaire √† partir de l'ancien.  Juste comment d√©montrer le processus ¬´tordre, tordre, vouloir confondre¬ª, se r√©f√©rant constamment aux articles pr√©c√©dents, je pr√©f√®re tout montrer √† nouveau d√®s le d√©but.  En m√™me temps, nous r√©parons le mat√©riel.  Commen√ßons donc. <br><br>  Au tout d√©but, on nous montre un syst√®me compl√®tement vide contenant uniquement une horloge et une source de signal de r√©initialisation. <br><br><img src="https://habrastorage.org/webt/7q/lb/nb/7qlbnbmbkenpbeqgwna6jk4jnn4.png"><br><br>  Habituellement, je n'y change rien, mais aujourd'hui je vais faire une exception.  Je ne veux pas √™tre distrait par le circuit de r√©initialisation, car nous continuerons √† travailler sous le d√©bogueur.  Par cons√©quent, je changerai la condition de r√©initialisation du niveau √† une diff√©rence n√©gative, et la jambe elle-m√™me sera ensuite annul√©e. <br><br><img src="https://habrastorage.org/webt/dg/wl/tq/dgwltqtfn-kmqrd7wln66eenqxa.png"><br><br>  Mais ici, le signal d'horloge a une fr√©quence de 50 MHz (cette fr√©quence est fix√©e par les caract√©ristiques du g√©n√©rateur soud√© √† la carte).  Dans le premier des articles que j'ai mentionn√©s ci-dessus, le bloc PLL ajout√© au projet principal a √©t√© utilis√©.  O√π l'obtenons-nous ici?  Et le voil√†! <br><br><img src="https://habrastorage.org/webt/08/oy/om/08oyom1okdqkzb2ifmkuzqnjjw0.png"><br><br>  Il s'agit du m√™me bloc, mais ici nous n'avons pas besoin d'incorporer de code dans Verilog ou VHDL.  Tout est d√©j√† ins√©r√© pour nous!  Certes, le r√©glage pour diff√©rents types de FPGA diff√®re l√©g√®rement plus que compl√®tement.  Plus pr√©cis√©ment, les param√®tres ajustables sont plus ou moins les m√™mes, mais ils sont situ√©s √† des endroits fondamentalement diff√©rents dans les bo√Ætes de dialogue de configuration.  √âtant donn√© que le Cyclone IV E FPGA est utilis√© dans le complexe Redd, nous consid√©rerons la configuration de cette option. <br><br>  Dans le premier onglet, remplacez la fr√©quence d'entr√©e par 50 MHz (par d√©faut, elle √©tait de 100) et passez √† l'onglet suivant (cliquez sur Suivant, pour Cyclone IV E, nous devons le faire plusieurs fois). <br><br><img src="https://habrastorage.org/webt/w-/rd/um/w-rdummwtsajd7lb__-cdwzp5ko.png"><br><br>  D√©cochez les entr√©es et sorties suppl√©mentaires.  Nous n'en avons pas besoin: <br><br><img src="https://habrastorage.org/webt/ed/0q/_o/ed0q_otou0y9f25tgvrlxmcpzgm.png"><br><br>  Nous sautons les prochains onglets jusqu'√† ce que nous arrivions √† d√©finir la sortie C0.  L√†, nous commutons le bouton radio pour r√©gler la fr√©quence et entrer la valeur de 100 MHz: <br><br><img src="https://habrastorage.org/webt/r0/lr/xp/r0lrxpaypyrhi9k3yvdhe8qaqp4.png"><br><br>  Avec C1, les choses sont un peu plus compliqu√©es.  Tout d'abord, cochez la case indiquant qu'elle doit √©galement √™tre utilis√©e.  Deuxi√®mement, nous avons √©galement r√©gl√© la fr√©quence de 100 MHz.  Eh bien, et troisi√®mement, nous avons r√©gl√© le d√©calage de fr√©quence.  Lequel demander?  Moins 58 ou moins 65?  Bien s√ªr, j'ai essay√© les deux options.  Les deux m'ont m√©rit√©.  Mais l'argument sur le sujet moins 58 semble un peu moins convaincant, donc ici je recommanderai d'entrer la valeur moins 65 degr√©s (alors que l'automatisation me dira que la valeur r√©elle atteinte sera de moins 63 degr√©s). <br><br><img src="https://habrastorage.org/webt/bc/p2/qq/bcp2qqfzxrhq5dnpg8xrkxeq4cm.png"><br><br>  Eh bien, c'est tout.  Vous pouvez maintenant parcourir le bouton <b>Suivant</b> jusqu'√† la fin, ou vous pouvez simplement cliquer sur <b>Terminer</b> .  Nous connectons les entr√©es <b>inclk_interface</b> et <b>inclk_interface_reset</b> .  La sortie <b>c0</b> sera utilis√©e comme horloge pour l'ensemble du syst√®me.  La sortie <b>c1 est</b> export√©e pour <b>cadencer la</b> puce <b>sdram</b> .  √Ä l'avenir, vous devrez vous rappeler de connecter le bus de donn√©es √† l'entr√©e <b>pll_slave</b> .  Pour le cyclone V, cela ne serait pas n√©cessaire. <br><br><img src="https://habrastorage.org/webt/d8/ka/fr/d8kafro1xgmvgyh2ofbytqoo7a0.png"><br><br><h2>  Autres pi√®ces de quincaillerie, purement pour fixer le mat√©riel </h2><br>  Ajoutez un c≈ìur de processeur.  Aujourd'hui, notre SDRAM sera soumise √† des tests.  Ainsi, le code ne doit pas s'y trouver.  Et cela, √† son tour, signifie que tout le code sera situ√© dans la RAM interne du FPGA.  Autrement dit, nous n'avons pas besoin d'un cache d'instructions.  √âteignez-le, √©conomisez de la m√©moire FPGA.  Nous connectons √©galement un bus d'instructions et de donn√©es hautement connect√©.  Aucun r√©glage plus int√©ressant pour le c≈ìur du processeur n'est requis. <br><br><img src="https://habrastorage.org/webt/2s/h2/jz/2sh2jzypydrpub1i5pzsqfymbyc.png"><br><br>  Avec le mouvement habituel de la main, ajoutez deux blocs de RAM FPGA interne.  L'un est un port double d'une capacit√© de 16 kilo-octets et l'autre est un port unique d'une capacit√© de 4 kilo-octets.  Comment les nommer et comment se connecter, j'esp√®re que tout le monde s'en souvient.  La derni√®re fois que j'ai aim√© mettre en valeur les pneus √† fleurs, peut-√™tre pour en faciliter la lecture, je le ferai dans cet article. <br><br><img src="https://habrastorage.org/webt/lu/fs/sh/lufsshayqwws2kmrbr1isy3bjow.png"><br><br>  N'oubliez pas d'attribuer √† ces blocs de m√©moire des adresses sp√©ciales dans la plage personnelle et de les verrouiller.  Laissez <b>CodeMemory</b> √™tre affect√© √† 0x20000000 et <b>DataMemory</b> √† 0x20004000. <br><br>  Eh bien, ajoutons un bloc <b>SDRAM</b> au syst√®me, le configurons, ainsi que <b>des</b> blocs <b>JTAG-UART</b> pour afficher les messages et un <b>GPIO √† un</b> bit, sur lequel nous mesurerons la fr√©quence r√©elle pour nous assurer qu'elle augmente.  Pour r√©f√©rence, voici quelques param√®tres non √©vidents: <br><br><img src="https://habrastorage.org/webt/i3/eo/1h/i3eo1hx2p7ozz4h_9t026n6h-io.png"><br><br><img src="https://habrastorage.org/webt/t9/af/br/t9afbrimkhlvmd-n8qkhc08ol50.png"><br><br><img src="https://habrastorage.org/webt/hw/f3/gc/hwf3gcxo8y4dt4exehzc-v_qoli.png"><br><br>  Au total, nous obtenons un tel syst√®me (j'ai mis en √©vidence le bus de donn√©es, car il scanne tous les appareils externes): <br><br><img src="https://habrastorage.org/webt/jq/km/rv/jqkmrvm8acbrz3gqqq_asxque_a.png"><br><br>  Nous attribuons des vecteurs au processeur, attribuons automatiquement des adresses, attribuons automatiquement des num√©ros d'interruption, au syst√®me de g√©n√©ration. <br><br>  Nous connectons le syst√®me au projet, faisons un assemblage grossier, attribuons les num√©ros de jambe, et cette fois, nous rendons virtuel non seulement <b>CKE</b> , mais aussi <b>reset_n</b> (comment cela se fait, je l'ai dit dans l' <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">un des articles pr√©c√©dents</a> , recherchez Virtual Pin l√†-bas).  Nous faisons l'assemblage final, remplissons l'√©quipement dans le FPGA.  C‚Äôest tout.  Nous avons termin√© l'√©quipement, allez √† la partie logiciel. <br><br><h2>  Nous mettons en place BSP pour notre environnement </h2><br>  Pour changer, cr√©ons un projet bas√© sur un mod√®le non pas de <b>Hello World Small</b> , mais de <b>Memory Test Small</b> : <br><br><img src="https://habrastorage.org/webt/fh/bf/zj/fhbfzjbc6dqxyirgnhffs5nmzmw.png"><br><br>  Une fois cr√©√©, allez dans l'√©diteur BSP.  Comme d'habitude, la premi√®re chose que nous faisons est de d√©sactiver la v√©rification SysID et d'autoriser l'utilisation de C ++ (bien que cette fois je ne changerai pas le type de fichier, mais c'est d√©j√† une habitude pour moi): <br><br><img src="https://habrastorage.org/webt/ro/z3/4m/roz34m7na_mx3tzwawyu98qrrgs.png"><br><br>  Mais la chose la plus importante que nous devons corriger dans l'onglet <b>Script de</b> l' <b>√©diteur de liens</b> .  L'automatisation a reconnu que le bus d'instructions ne va <b>qu'√† la</b> m√©moire <b>CodeMemory</b> et a donc plac√© une section de code (appel√©e <b>.text</b> ) dans la m√©moire <b>CodeMemory</b> .  Mais en prenant soin de nous, elle a plac√© tout le reste dans la plus grande r√©gion de donn√©es, qui est situ√©e dans <b>SDRAM</b> .  Comment savait-elle que nous effacerions sans piti√© ce souvenir? <br><br><img src="https://habrastorage.org/webt/vo/tm/wq/votmwq4a0fiiu1irm0nud86hvwa.png"><br><br>  Nous devrons manuellement, ligne par ligne, remplacer la r√©gion par <b>DataMemory</b> (les listes de s√©lection y appara√Ætront, la s√©lection devra y √™tre r√©organis√©e).  Nous devrions obtenir cette image: <br><br><img src="https://habrastorage.org/webt/-f/xf/gs/-fxfgskf00akgti0fab5r_nn-h0.png"><br><br><h2>  Exp√©riences du programme </h2><br>  Nous quittons l'√©diteur, g√©n√©rons le BSP, essayons d'ex√©cuter le programme de d√©bogage.  Nous obtenons le texte suivant: <br><br><img src="https://habrastorage.org/webt/wd/wo/w2/wdwow2im-i13rjmekzoj2ada9ag.png"><br><br>  Si j'appuie sur Entr√©e, je n'ai pas r√©ussi.  J'ai entr√© quelque chose (oui m√™me un espace), puis j'ai appuy√© sur Entr√©e.  Puis ils m'ont demand√©: <br><br><img src="https://habrastorage.org/webt/f8/or/rz/f8orrztu-bfgdmvrwfs5pmi6bag.png"><br><br>  Heure par heure n'est pas plus facile.  Et quelle adresse entrer?  Vous pouvez ouvrir Platform Designer et y voir la valeur.  Mais je regarde g√©n√©ralement dans le fichier de r√©f√©rence universel system.h (le chemin complet de mon projet est C: \ Work \ CachePlay5 \ software \ MemoryTest_bsp \ system.h).  L√†, nous sommes int√©ress√©s par deux lignes: <br><br><img src="https://habrastorage.org/webt/6s/jd/mn/6sjdmnjd-k-jpho1b21472e6xek.png"><br><br><div class="spoiler">  <b class="spoiler_title">M√™me texte</b> <div class="spoiler_text"><pre><code class="plaintext hljs">#define ALT_MODULE_CLASS_new_sdram_controller_0 altera_avalon_new_sdram_controller #define NEW_SDRAM_CONTROLLER_0_BASE 0x0 #define NEW_SDRAM_CONTROLLER_0_CAS_LATENCY 3 #define NEW_SDRAM_CONTROLLER_0_CONTENTS_INFO #define NEW_SDRAM_CONTROLLER_0_INIT_NOP_DELAY 0.0 #define NEW_SDRAM_CONTROLLER_0_INIT_REFRESH_COMMANDS 2 #define NEW_SDRAM_CONTROLLER_0_IRQ -1 #define NEW_SDRAM_CONTROLLER_0_IRQ_INTERRUPT_CONTROLLER_ID -1 #define NEW_SDRAM_CONTROLLER_0_IS_INITIALIZED 1 #define NEW_SDRAM_CONTROLLER_0_NAME "/dev/new_sdram_controller_0" #define NEW_SDRAM_CONTROLLER_0_POWERUP_DELAY 100.0 #define NEW_SDRAM_CONTROLLER_0_REFRESH_PERIOD 15.625 #define NEW_SDRAM_CONTROLLER_0_REGISTER_DATA_IN 1 #define NEW_SDRAM_CONTROLLER_0_SDRAM_ADDR_WIDTH 0x18 #define NEW_SDRAM_CONTROLLER_0_SDRAM_BANK_WIDTH 2 #define NEW_SDRAM_CONTROLLER_0_SDRAM_COL_WIDTH 9 #define NEW_SDRAM_CONTROLLER_0_SDRAM_DATA_WIDTH 16 #define NEW_SDRAM_CONTROLLER_0_SDRAM_NUM_BANKS 4 #define NEW_SDRAM_CONTROLLER_0_SDRAM_NUM_CHIPSELECTS 1 #define NEW_SDRAM_CONTROLLER_0_SDRAM_ROW_WIDTH 13 #define NEW_SDRAM_CONTROLLER_0_SHARED_DATA 0 #define NEW_SDRAM_CONTROLLER_0_SIM_MODEL_BASE 0 #define NEW_SDRAM_CONTROLLER_0_SPAN 33554432 #define NEW_SDRAM_CONTROLLER_0_STARVATION_INDICATOR 0</code> </pre> <br></div></div><br>  o√π d√©cimal 33554432 est √©gal √† hex 0x2000000.  Par cons√©quent, mes r√©ponses et le r√©sultat du travail devraient ressembler √† ceci: <br><br><img src="https://habrastorage.org/webt/4a/uq/tz/4auqtz8lgb-ql61btoxiqbskzfk.png"><br><br>  G√©nial, mais ce n'est pas bon pour un test quotidien.  J'ai r√©√©crit la fonction <b>principale</b> comme ceci: <br><br><pre> <code class="plaintext hljs">int main(void) { int step = 0; while (1) { if (step++%100 == 0) { alt_printf ("."); } if (MemTestDevice(NEW_SDRAM_CONTROLLER_0_BASE, NEW_SDRAM_CONTROLLER_0_SPAN)!=0) { printf ("*"); } } return (0); }</code> </pre><br>  Les points indiquent que le programme n'a pas ¬´gel√©¬ª.  En cas d'erreur, un ast√©risque s'affiche.  Pour plus de fiabilit√©, vous pouvez mettre un point d'arr√™t sur sa sortie, puis ne pas le mettre en veille. <br><br>  Certes, les points ¬´gauche¬ª ont grimp√© de quelque part.  Il s'est av√©r√© qu'ils sont affich√©s √† l'int√©rieur de la fonction <b>MemTestDevice ()</b> .  L√†, j'ai effac√© leur conclusion.  Le test a r√©ussi.  Le syst√®me r√©sultant peut √™tre utilis√©, au moins pour des besoins internes (√† savoir, de tels d√©veloppements sont effectu√©s dans le cadre du complexe Redd). <br><br><h2>  V√©rification des performances du syst√®me </h2><br>  Mais je suis d√©j√† habitu√© au fait que lorsque vous travaillez avec un √©quipement, vous ne pouvez faire confiance √† rien.  Tout doit √™tre v√©rifi√© soigneusement.  Faisons en sorte de travailler √† une fr√©quence doubl√©e par rapport aux articles pr√©c√©dents.  Ajoutez la fonction bien connue MagicFunction1 (). <br><br><div class="spoiler">  <b class="spoiler_title">Permettez-moi de vous rappeler √† quoi elle ressemble.</b> <div class="spoiler_text"><pre> <code class="plaintext hljs">void MagicFunction1() { IOWR (PIO_0_BASE,0,1); IOWR (PIO_0_BASE,0,0); IOWR (PIO_0_BASE,0,1); IOWR (PIO_0_BASE,0,0); IOWR (PIO_0_BASE,0,1); IOWR (PIO_0_BASE,0,0); IOWR (PIO_0_BASE,0,1); IOWR (PIO_0_BASE,0,0); IOWR (PIO_0_BASE,0,1); IOWR (PIO_0_BASE,0,0); IOWR (PIO_0_BASE,0,1); IOWR (PIO_0_BASE,0,0); IOWR (PIO_0_BASE,0,1); IOWR (PIO_0_BASE,0,0); IOWR (PIO_0_BASE,0,1); IOWR (PIO_0_BASE,0,0); IOWR (PIO_0_BASE,0,1); IOWR (PIO_0_BASE,0,0); IOWR (PIO_0_BASE,0,1); IOWR (PIO_0_BASE,0,0); IOWR (PIO_0_BASE,0,1); IOWR (PIO_0_BASE,0,0); IOWR (PIO_0_BASE,0,1); IOWR (PIO_0_BASE,0,0); IOWR (PIO_0_BASE,0,1); IOWR (PIO_0_BASE,0,0); IOWR (PIO_0_BASE,0,1); IOWR (PIO_0_BASE,0,0); IOWR (PIO_0_BASE,0,1); IOWR (PIO_0_BASE,0,0); }</code> </pre><br></div></div><br>  Nous l'appellerons de <b>main ()</b> , nous capterons les impulsions sur l'oscilloscope, mais cette fois nous ferons attention non seulement √† leur beaut√©, mais aussi √† la fr√©quence (permettez-moi de vous rappeler que chaque goutte, m√™me de haut en bas, est une commande, afin que vous puissiez mesurer la distance entre les gouttes ) <br><br><img src="https://habrastorage.org/webt/sm/pt/xf/smptxfb1x4sub0-v-6lbu7wkdpy.png"><br><br>  Seulement 50 m√©gahertz.  La fr√©quence n'a-t-elle vraiment pas augment√©?  Comparez avec la fr√©quence du code d√©velopp√© lors de la r√©daction du dernier article, et nous comprenons que tout est en ordre.  C'est juste que l'unit√© pio ordinaire n√©cessite 2 cycles d'horloge par broche sur le port (dans une unit√© maison, j'ai 1 horloge, mais ici, il nous suffit de nous assurer que les performances du syst√®me ont doubl√©). <br><br><img src="https://habrastorage.org/webt/w3/in/uo/w3inuobmvzdoa7pebgadrjigute.png"><br><br><h2>  Conclusion </h2><br>  Au lieu d'utiliser un oscillateur √† fr√©quence fixe, nous avons appris √† utiliser une unit√© PLL personnalis√©e.  Certes, les constantes d√©tect√©es sont destin√©es √† une fr√©quence de 100 MHz, mais tout le monde peut les ajuster √† n'importe quelle autre fr√©quence soit √† l'aide de calculs bien connus, soit par essais et erreurs.  Nous avons √©galement renforc√© les comp√©tences de cr√©ation d'un syst√®me de processeur optimal et veill√© √† ce que la m√©moire √† une fr√©quence plus √©lev√©e fonctionne de mani√®re stable et que la fr√©quence augmente vraiment. <br><br>  En g√©n√©ral, nous pouvons d√©j√† produire des choses informatiques, nous pouvons m√™me √©changer avec le processeur central, mais le processeur central du complexe fera face aux calculs banaux plus efficacement.  FPGA est ajout√© √† Redd afin de mettre en ≈ìuvre des interfaces √† haute vitesse ou de capturer (enfin ou jouer) des flux d'informations.  Nous avons d√©j√† ma√Ætris√© les bases de la conception, nous avons appris √† fournir des performances plus ou moins √©lev√©es.  Il est temps de continuer √† travailler avec les interfaces, c'est ce que nous ferons dans le prochain article.  Plus pr√©cis√©ment, un ensemble d'articles, respectant la r√®gle ¬´un article - une chose¬ª. </div></div><p>Source: <a rel="nofollow" href="https://habr.com/ru/post/fr469985/">https://habr.com/ru/post/fr469985/</a></p>
<section class="more-articles-navigation-panel js-more-articles-navigation-panel">
<h4>More articles:</h4>
<nav class="list-of-articles-container js-list-of-articles-container"><ul class="list-of-pages js-list-of-pages">
<li><a href="../fr469967/index.html">Structures de donn√©es pour le stockage des graphes: un examen de l'existant et deux "presque nouveaux"</a></li>
<li><a href="../fr469975/index.html">Chemin de Santiago avec ordinateur portable</a></li>
<li><a href="../fr469977/index.html">Comment trois camarades de classe sont devenus partenaires Facebook - histoire Revealbot</a></li>
<li><a href="../fr469979/index.html">Enregistrements des rapports de la deuxi√®me iOS mitap Redmadrobot</a></li>
<li><a href="../fr469981/index.html">Que contient le chat bot?</a></li>
<li><a href="../fr469987/index.html">Top 20 des soci√©t√©s de d√©veloppement de march√©s du monde entier</a></li>
<li><a href="../fr469989/index.html">C # Regex dans les exemples</a></li>
<li><a href="../fr469991/index.html">Nous traitons les commandes de la boutique en ligne en utilisant RabbitMQ et TypeScript</a></li>
<li><a href="../fr469995/index.html">Analyseur Python SAX vs analyseur DOM python. Maisons Parsim FIAS</a></li>
<li><a href="../fr469997/index.html">Quels titres sont les plus susceptibles d'attirer l'attention ou l'analyse HabraHabr</a></li>
</ul></nav>
</section><br />
<a href="../../allArticles.html"><strong>All Articles</strong></a>
<script src="../../js/main.js"></script>

<!-- Yandex.Metrika counter -->
<script type="text/javascript" >
  (function (d, w, c) {
      (w[c] = w[c] || []).push(function() {
          try {
              w.yaCounter57283870 = new Ya.Metrika({
                  id:57283870,
                  clickmap:true,
                  trackLinks:true,
                  accurateTrackBounce:true,
                  webvisor:true
              });
          } catch(e) { }
      });

      var n = d.getElementsByTagName("script")[0],
          s = d.createElement("script"),
          f = function () { n.parentNode.insertBefore(s, n); };
      s.type = "text/javascript";
      s.async = true;
      s.src = "https://mc.yandex.ru/metrika/watch.js";

      if (w.opera == "[object Opera]") {
          d.addEventListener("DOMContentLoaded", f, false);
      } else { f(); }
  })(document, window, "yandex_metrika_callbacks");
</script>
<noscript><div><img src="https://mc.yandex.ru/watch/57283870" style="position:absolute; left:-9999px;" alt="" /></div></noscript>

<!-- Google Analytics -->
  <script>
    window.ga = function () { ga.q.push(arguments) }; ga.q = []; ga.l = +new Date;
    ga('create', 'UA-134228602-6', 'auto'); ga('send', 'pageview')
  </script>
  <script src="https://www.google-analytics.com/analytics.js" async defer></script>

</section>

<footer class="page-footer">
  <div class="page-footer-legal-info-container page-footer-element">
    <p>
      Weekly-Geekly ES | <span class="page-footer-legal-info-year js-page-footer-legal-info-year">2019</span>
    </p>
  </div>
  <div class="page-footer-counters-container page-footer-element">
    <a class="page-footer-counter-clustrmap" href='#'  title='Visit tracker'><img src='https://clustrmaps.com/map_v2.png?cl=698e5a&w=271&t=t&d=9uU9J9pq8z7k8xEBHYSfs6DenIBAHs3vLIHcPIJW9d0&co=3a3a3a&ct=ffffff'/></a>
  </div>
</footer>
  
</body>

</html>