N-type
OX
Metal
COX
VG
COX
C
+VG
e-
 
率電晶體具有高切換速度、低切換損失和
低導通電阻且不會像電晶體熱破壞
(Thermal runaway)的缺點。 
由於 Power MOSFET 並不是理想元
件，因此本研究將針對電子特性、寄生元
件的影響和崩潰可靠度來做探討。在電子
特性分析上，A.J. Yiin 和 R.D. Schrimpf 等
人詳細介紹閘極上的電容與量測方法[1]；
K. Chinnaswamy和P. Khandelwal等人介紹
垂直與橫向型的功率金氧半場效電晶體，
其開關切換時造成累增崩潰特性[2]； M. 
Ayman Shibib, J.M. Siket, P.K. Tse 等人介
紹並分析元件崩潰電壓的因素與可靠度
[3][4]。經由以上方法，實際量測後分析其
元件的電子特性與可靠度，最後再彙整成
表格數據。此外，由於 MOS 電容是構成
Power MOSFET 的主要結構部分，因此在
本研究也製作不同尺寸 MOS 電容，量測並
探討其電容及氧化層的特性，並將針對製
作 MOS 電容的流程做逐步介紹。 
N-type
OX
Metal
COX
VG
COX
C
-VG
e- CD
xD
(b)
 
  
 
 
三、實驗方法 
 
3.1  MOS 電容-電壓(C-V)量測 
量測碳化矽基板所製作出來的 MOS
電容，分別測試它的 C-V 曲線、漏電流和
氧化層崩潰電壓。我們可以由 C-V 曲線來
算出氧化層電容值也可以推算氧化層厚
度，而觀察漏電流的大小可以檢驗氧化層
的品質好壞。 
圖 1.  MOS 結構和 C-V 圖 (a)載子的聚積；(b)載
子的空乏；(c)載子的反轉 
 
3.2 界面捕捉密度量測 
用來做 C-V 量測 MOS 電容，其結構
為半導體基板、介電層和電極層。一般而
言，MOS 系統在任何導體/絕緣層/半導體
的組合下，基礎的量測法如圖 1 所示。該
圖繪出三個 MOS 電容操作區域，在金屬電
極加正電壓會導致聚積，如圖 1(a)，加負
電壓則先導致空乏，如圖 1(b)，接著使基
板反轉，如圖 1(c)。在 MOS 電容結構中的
金屬電極稱為閘極。 
MOS電容之C-V曲線的介面捕捉密度
有許多種方法來萃取，如高低頻法、電導
法和電導-電壓法等等。最常使用的方法為
高低頻法[5]，如圖 2 所示；此法量測一顆
MOS 上電容的高頻(HF)和低頻(LF)再把
C-V 曲線疊加在一起，假設電容無法反應
高頻量測但跟得上低頻量測，在量測時高
頻必須夠高，以致陷阱無法在量測頻率下
充放電，而低頻則必須夠低，以讓陷阱隨
低頻訊號變動而充放電。在此情況下，陷
阱會在低頻下增加一電容值， ，如圖 2
所示，該值正比於量測點直流電位的陷阱
密度，這些資訊可產生如 2 圖下方的曲線。
Dit 是能帶特定區域的陷阱密度。其計算方
式如下： 
C
 
 
 2
  4
圖 5. 累增崩潰量測電路 
 
圖 6. 累增崩潰相關波形 
 
測試電路圖裡，L 為儲存和釋放能量
的電感，訊號產生器產生一個 VG輸入到閘
極，VDD 為外加電壓。由於電路中有電感
的效應，電感會把儲存的能量釋放出來，
此時會產生數倍的電性應力加在汲源極之
間，電感釋放出來的電流會使得汲極-源極
間的電位比切換前更大，即圖 6 中的
V(BR)DSS，電感釋放的電流大小為圖中的
IAS，tAS為電感電流所釋放的時間，可用下
列式子算出累增崩潰能量，元件若無法承
受此能量則會被損毀 [9]： 
VV
VLIE
DDDSSBR
DD
ASAS  )(
2
2
1       (2) 
 
3.6 閘極電荷量測 
閘極電荷(QG)是開關元件達到完全導
通時所需的電荷，主要是由絕緣層的寄生
電容和空乏區的空乏電容所影響，電荷主
要成分為閘源極電荷(QGS)和閘汲極電荷
(QGD)。閘極電荷主要會影響到元件的切換
速度，也就是會影響切換時的切換損失和
驅動損失。 
實驗測試電路如圖 7 所示[2]，在閘極
輸入一定電流對閘極電容充電，來讓開關
元件導通，VDD 則是給一定電壓讓元件源
汲極間有電流通過。閘極電荷的充電波形
如圖 8 所示，閘極電荷的值就是 IG對這四
段時間的乘積。 
 
                       (3) tIQ GG 
 
 
圖 7. 閘極電荷量測電路 
 
圖 8. 閘極電荷相關波形 
 
3.7 Power MOSFET 寄生二極體逆向回復 
Power MOSFET 元件的寄生二極體逆
向回復是因為在井區底部的二極體由順向
偏壓改變成逆向偏壓時，二極體內過量少
數載子(Excess minority carrier)產生的復合
現象。二極體從導通狀態變為截止狀態的
過程稱為截止暫態 (Turn-off Transient) 
ttoff，因為二極體在截止時，其 P-N 接面必
須建立空乏區，產生一個電場才算真正處
於截止狀態。所以，當充滿自由電子的電
流導通狀態要截止時，如果只是讓電流降
為零，即不再有自由電子移動，並不算真
正截止，必須持續讓電流降為負值，且讓
本實驗是使用型號 2N7000 的 Power 
MOSFET，汲極-源極能承受的最大電壓為
60 V，閘極連續導通下所能承受電壓±20 
V，而非連續導通下所能承受最大電壓±40 
V；在連續導通時的汲極電流最大值 200 
mA，而汲極脈衝電流承受最大值 500 mA。 
此實驗是用安捷倫半導體參數分析儀
器來做 I-V 量測，量測範圍最高到達 200 
V，藉由量測 I-V 可得知氧化層厚度所能承
受的電場強度以及漏電流大小，一般而言
二氧化矽電場強度約 cmMV10 左右，漏電流
大小為微安培以下，越小越好。第四章節
提到氧化層理想是沒有電流流過，但實際
上則會有微小的漏電流，在未達到崩潰電
壓前，漏電流都還是非常小，當要達到崩
潰電壓時，電流就會急遽的上升，造成 F-N
穿隧電流。電壓持續加大，則會把氧化層
擊穿產生崩潰，而我們經由崩潰的電壓可
以計算出氧化層所能承受的電場強度。其
電場強度的計算公式如下： 
一開始，閘極電壓從 0 V 增加到 100 
V(連續直流電壓)，量測出閘極氧化層崩潰
電壓，如圖 16 所示，可以看出在 54 V 時
閘極電流開始快速增加，在 60 V 時閘極氧
化層就被擊穿崩潰。知道崩潰電壓後，我
們給個 1us 的 60 V 脈衝電壓在閘極上，如
圖17所示，測試10顆型號2N7000的Power 
MOSFET，觀察測試結果後，雖然是給一
個 很 短 時 間 的 脈 衝 電 壓 ， 但 Power 
MOSFET 氧化層幾乎都還是直接崩潰，只
有一顆是測試兩次後才崩潰，所以閘極崩
潰跟時間並沒有相關。因氧化層現在都做
得非常薄，所以當電壓超過所能承受範圍
後，就會直接崩潰，氧化層被擊穿也是
Power MOSFET 元件很常損壞的因素，因
此在使用時須注意閘極電壓不應超過額定
最大值。除電壓脈衝之外，還有做一脈衝
電流測試，如圖 4.9 所示，在給脈衝電流
時，氧化層被擊穿短路，此時閘極上的電
壓為 0.3 V，幾乎呈現短路狀態。 
              tox
VE                (5) 
由圖14氧化層崩潰電壓可算出電場強
度約 cmMV10 ，在晶圓上測試不同的位置，
看出崩潰電壓沒有太大差異，都是外加電
場持續增加，在崩潰點時累積足夠的熱破
壞(Thermal Damage)，造成崩潰，也就是氧
化層崩潰(Dielectric Breakdown)[12]。圖 15
可看出漏電流在 25 nA 左右，由於氧化層
厚度約為 1800 Å，是屬於氧化層較厚，因
此沒有軟性崩潰現象(Soft Breakdown)。軟
性崩潰主要是發生在氧化層很薄時，外加
在氧化層電場不足以使氧化層產生熱破
壞，此時的氧化層尚未完全損毀，要持續
加壓才會到達氧化層崩潰。 
 
 
 
 
圖 16. 閘極電壓崩潰測試 
 
 
圖 14. 氧化層崩潰量測 
 
圖 17. 閘極電壓脈衝測試(1us) 
圖 15. 氧化層漏電流量測 
4.3 閘極介電層崩潰 
 6
4.5  累增崩潰 
 
本 實 驗 測 試 兩 顆 不 同 Power 
MOSFET，分別是 IRL510 和 IRF540，元
件規格放於附錄[13][14]。圖 25、26、27
都是 IRL510 量測出來的波形，圖 25 是操
作在VDD為 20 V，汲極上串聯電感L為 235 
uH；圖 26 則是 VDD為 30 V，汲極上串聯
電感一樣為 235 uH；圖 27 的 VDD 為 20V，
汲極上串聯電感為 141 uH，另一顆 Power 
MOSFET 所測出來結果彙整在表 1 中。 
圖 26 IRL510 操作在 VDD=30 V，L=235  
 
 
 由圖 25 可看出，開關導通時電感儲存
能量，當開關截止時，電感中磁場消失導
致汲極電壓上升至累增崩潰的電壓值。當
汲極電壓保持在此電壓值時，儲存在電感
的能量在 Power MOSFET 中以累增擊穿的
方式釋放，當電感能量釋放完畢，IDS降為
零，Power MOSFET 此時回到正常截止狀
態。  
圖 27. IRL510 操作在 VDD=20 V，L=141 uH 
 
表 1. 累增崩潰測試數據 
MOSFET
型號 
操作頻
率 
L VDD EAS 
IRL510 9 kHz 235 uH 20 V 62 mJ 
IRL510 9 kHz 235 uH 30 V 232 mJ
IRL510 9 kHz 141 uH 20 V 164 mJ
IRF540 9 kHz 235 uH 20 V 72 mJ 
IRF540 9 kHz 235 uH 30 V 454 mJ
IRF540 9 kHz 141 uH 20 V 335 mJ
 汲極電流的大小取決於電壓和電感的
大小，之間關係是可以表示成： 
iV DDS tL               (6) 
當 VDS上的電壓增加時，如圖 26 所示，可
以看出 IDS上升，此時元件必須會花比較多
的時間來把累增能量消耗完；當減小串聯
電感時，如圖 27 所示，此時 IDS上升，元
件必須在相同時間內把更高的累增能量所
消耗掉。由上述可知當增加 VDS 或減少串
聯電感時，元件所要承受的累增能量必須
提高。在電力電子的電路設計上，要完全
沒有電壓電流突波的產生是很困難的，因
此 Power MOSFET 具備能承受累增崩潰能
量值是很重要的，這會影響到電路長期運
作的可靠度。 
 
4.6 閘極電荷 
本 實 驗 測 試 三 顆 不 同 Power 
MOSFET，分別是 IRF740、 IRF540 和
IRL510，元件規格放於附錄[13]-[15]。圖
28、29、30 都是 IRF740 量測出來的波形，
圖 28 是操作在 VDD為 20 V，IG電流為 1.25 
mA；圖 29 則是 VDD為 30 V，IG電流一樣
是 1.25 mA；圖 30 是 VDD為 20 V，IG變為
12.5 mA，其它 Power MOSFET 所測出來結
果彙整在表 2 中。 
 
 
由圖 28 可看出，當定電流 IG流入閘極
後，開始對 CGS充電，閘極電壓開始上升，
當閘極電壓超過臨界電壓時，此時開始有
電流 IDS且 VDS上的跨壓開始下降，閘極受
到米勒效應的影響，有一持平的電壓區
間，當此區間結束時，IDS上升到最大值而
VDS 降至零。在 IDS 開始產生後到 IDS 為最
大值這段時間會有切換損失，因此必須盡
量減小此段時間，以降低切換損失。 
圖 25. IRL510 操作在 VDD=20 V，L=235 uH 
 8
在元件量測之外，還製作了一個 MOS
電容，因 MOS 是 Power MOSFET 核心的
部分，所以藉由了解 MOS 電容內的氧化
層，可以得到很多重要的參數特性，例如：
氧化層電容、氧化層厚度、氧化層內部電
荷、氧化層電場強度等。這些參數都會影
響到元件的操作，因此在製作時必須注意
每個步驟的細節，如晶圓清洗、長氧、微
影製程、蒸鍍燒結等步驟，每個步驟都會
造成不同的缺陷而影響到 MOS 本身特
性，所以在做製程時必須很謹慎的小心的
完成。 
 
圖 32. IRF740 操作在 VDD=20 V，L=235 uH 
 
 
 
 
 
  
 六、參考文獻 
表 3. Power MOSFET 寄生二極體的逆向回復數據 
MOSFE
T 型號 
操作 
頻率 
VDD L IR 
IRF740 8 kHz 20 V 47 uH 1.75 A
IRF740 8 kHz 20 V 235 uH 2.75 A
IRL510 8 kHz 20 V 47 uH 0.5 A
IRL510 8 kHz 20 V 235 uH 1 A 
IRF540 8 kHz 20 V 47 uH 0.6 A
IRF540 8 kHz 20 V 235 uH 1.25 A
IRF644 8 kHz 20 V 47 uH 1.75 A
IRF644 8 kHz 20 V 235 uH 2.25 A
[1]  J. Yiin, R. D. Schrimpf and K. F. Galloway, 
“GATE-CHARGE MEASUREMENT 
FORIRRADIATED N-CHANNEL DMOS 
POWER TRANSISTORS,” IEEE 
TRANSACTIONS ON ELECTRON DEVICES, 
VOL. 38, NO.6, pp.1352-1358, 1991 
[2]  K. Chinnaswamy, P. Khandelwal, M. Trivedi, 
and K. Shenai, “Unclamped inductive switching 
dynamics in lateral and vertical power 
DMOSFETs,” in Proc. Industry Applications 
Conference, pp. 1085-1092, 1999. 
[3]  M. Ayman Shibib, J. M. Siket, P. K. Tse and 
C-M Hsieh, “Degradation of Breakdown 
Voltage of DMOS Due to Arsenic Implant 
Damage,” IEEE International Symposium on 
Power Semiconductor Devices & ICs, ISPSD, 
pp.337-342. 1998.  [4]  J. W. Song, N. P. Hong, J. P. Lee, J. Y. Shin, W. 
K. Kim and J. W. Hong, “DC Breakdown 
Properties of Gate Oxide in MOSFET,” IEEE 
International Conference on Properties and 
Applications of Dielectric Materials, 
pp.1033-1036, 1999. 
五、結論 
 
本研究是藉由量測 Power MOSFET 相
關特性與可靠度，藉此更了解選用元件時
所須注意的事項，並在元件的安全操作範
圍內，使得元件能夠長久使用。由於元件
本身並不是理想元件，因此寄生元件會對
Power MOSFET 本身造成一些影響，經由
電子特性的量測後，可以充分的了解寄生
元件是怎麼影響到 Power- MOSFET 的操
作以及如何影響到元件的可靠度，在電路
可調整的範圍內，讓元件達到最好的效率。 
[5]  M. Kuhn, Solid-Stare Electron, 13, 873, 1970. 
[6]  D. A. Grant, J. Gowar, “POWER MOSFET：
Theory and Application,” A Wiley-Interscience 
Publication, 1989. 
[7]  W. S. Feng, T. Y. Chan, and C. Hu, “MOSFET 
drain breakdown voltage,” IEEE Electron 
Device Lett., vol. EDL-6, p. 449, July 1986. 
[8]  S. M. Sze, Physics of Semiconductor Devices, 
John Wiley & Sons, Inc., 2nded, Chap.10, p. 
613, 1985. 
[9]  Power MOSFET Avalanche Design Guidelines, 
International Rectifier. 實際量測閘極崩潰電壓發現，只要超
過閘極所能承受的電壓，氧化層就會造成
損毀；而汲極-源極間有較厚的基板和磊晶
層，所以短時間的脈衝下並不會造成元件
損壞。SiC 製成的 MOS 電容，其氧化層的
缺陷會比矽基板來的多，其特性也會不如
矽製作的 MOS 電容 。 
[10]  P. O Lauritzen and C. L Ma, “A simple diode 
model with reverse recovery,” IEEE Trans. 
Power Electronics, vol 6, no 2, pp 188-191, 
1991. 
[11]  D. A. Neamen, “Fundamentals of 
Semiconductor Physics and Devices,” McGraw 
Hill, 2002. 
[12]  張盛智，氧化鏑薄膜電容器與場效電晶體之
 10
行政院國家科學委員會補助國內專家學者出席國際學術會議報告 
                                                            98年 10月 27 日 附
件
三
 
報告人姓
名 
 
李坤彥 
 
服務機構
及職稱 
國立台灣大學 
工程科學與海洋工程系  
助理教授 
  時間 
會議地點 
98.10.11-98.10.16 
德國紐倫堡市 (Nuremberg, Germany)
本會核定
補助文號
NSC98-2221-E-002-201 
會議 
名稱 
 (中文)第 13屆碳化矽及相關半導體材料國際研討會 
 (英文) 13th International Conference on Silicon Carbide and Related Materials
發表 
論文 
題目 
 (中文) 碳表面 4H碳化矽磊晶成長的濃度和表面型態 
 (英文)Doping concentration and surface morphology of 4H-SiC C-face 
epitaxial growth 
 
一、會議內容 
 
 此碳化矽及相關半導體材料國際研討會(13th 13th International Conference on Silicon 
Carbide and Related Materials, ICSCRM 2009) 每兩年才舉行一次。今年的會議選在德國紐倫堡
市舉辦，如圖 1所示。會議為期 6天，從 10月 11日到 10月 16日止。今年共有 485位來自
世界 29國的專家學者參與盛會，大多數來自歐洲、日本和美國。相對之下，來自台灣的學者
只有兩位，如圖 2所示。台灣應該多著重在這領域的研究，因為碳化矽為下一代的高功率半
導體材料，碳化矽(SiC)高功率半導體元件比較於矽(Si)高功率半導體元件，可以大量節省能
源的損失。 
此次會議的主題在於探討由製程和長晶引起 SiC, GaN, Graphene半導體缺陷和雜質，及
高功率 SiC, GaN半導體元件的設計與功能。這些缺陷和雜質會對氧化層、晶格結構和半導體
元件的可靠度、性能造成重大的影響。大會在探討半導體的主題方面涵蓋了五大族群：(一) 
High voltage switches、(二) GaN devices and processing、(三) JFETs, BJTs, and Rectifiers、(四) 
Graphene processing amd characteristics、(五) Defects and epitaxy。 
會議的安排大上跟其他的研討會一樣，主要分成三大項目：(一) 專業教育課程講授、(二) 
技術論文演講及討論、(三) 技術論文海報說明。同時，大會也安排了幾場特別邀請的演講，
讓與會人士能受到大師的薰陶。以下就上述各項加以說明： 
 
(一) 此次專業教育課程被安排在 10月 11日，會議開始的前一天。主要是針對最新
的半導體電子特性、物理現象、分析方式與缺陷之影響做詳細的介紹與討論。
在專業教育課程之後就是晚間的歡迎晚會，讓與會人士能夠相互交談認識，
促進學術與友誼的交流。 
 
表 Y04 
 
四、其他 
 
附上一些這次研討會的照片。 
 
                   
            圖 1 大會序幕                     圖 2 與會學者與國別分佈狀況  
 
                   
          圖 3 大會中的技術論文發表           圖 4 與 Dr. Matsunami討論論文內容 
 
                 
圖 5 國家科學委員會支持的技術論文海報發表              
 
 
表 Y04 
98年度專題研究計畫研究成果彙整表 
計畫主持人：李坤彥 計畫編號：98-2221-E-002-201- 
計畫名稱：電能處理系統之精緻化與加速壽命測試研究--高功率開關元件特性分析與加速壽命測試研
究 
量化 
成果項目 實際已達成
數（被接受
或已發表）
預期總達成
數(含實際已
達成數) 
本計畫實
際貢獻百
分比 
單位 
備 註 （ 質 化 說
明：如數個計畫
共同成果、成果
列 為 該 期 刊 之
封 面 故 事 ...
等） 
期刊論文 0 0 100%  
研究報告/技術報告 1 1 100%  
研討會論文 0 1 100% 
篇 
撰寫中 論文著作 
專書 0 0 100%   
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 2 4 100%  
博士生 0 1 100%  
博士後研究員 0 0 100%  
國內 
參與計畫人力 
（本國籍） 
專任助理 0 0 100% 
人次 
 
期刊論文 0 1 100% 撰寫中 
研究報告/技術報告 0 0 100%  
研討會論文 0 1 100% 
篇 
撰寫中 論文著作 
專書 0 0 100% 章/本  
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 0 0 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國外 
參與計畫人力 
（外國籍） 
專任助理 0 0 100% 
人次 
 
 
