; SMT-LIBv2 description generated by Yosys 0.9+2406 (git sha1 000fd08198, g++ 9.3.0 -fPIC -Os)
; yosys-smt2-module half_adder
(declare-sort |half_adder_s| 0)
(declare-fun |half_adder_is| (|half_adder_s|) Bool)
; yosys-smt2-output o_SUM 1
; yosys-smt2-wire o_SUM 1
(declare-fun |half_adder#0| (|half_adder_s|) (_ BitVec 1)) ; \i_INPUT_A
(declare-fun |half_adder#1| (|half_adder_s|) (_ BitVec 1)) ; \i_INPUT_B
(define-fun |half_adder#2| ((state |half_adder_s|)) (_ BitVec 1) (bvxor (|half_adder#0| state) (|half_adder#1| state))) ; \o_SUM
(define-fun |half_adder_n o_SUM| ((state |half_adder_s|)) Bool (= ((_ extract 0 0) (|half_adder#2| state)) #b1))
; yosys-smt2-output o_COUT 1
; yosys-smt2-wire o_COUT 1
(define-fun |half_adder#3| ((state |half_adder_s|)) (_ BitVec 1) (bvand (|half_adder#0| state) (|half_adder#1| state))) ; \o_COUT
(define-fun |half_adder_n o_COUT| ((state |half_adder_s|)) Bool (= ((_ extract 0 0) (|half_adder#3| state)) #b1))
; yosys-smt2-input i_INPUT_B 1
; yosys-smt2-wire i_INPUT_B 1
(define-fun |half_adder_n i_INPUT_B| ((state |half_adder_s|)) Bool (= ((_ extract 0 0) (|half_adder#1| state)) #b1))
; yosys-smt2-input i_INPUT_A 1
; yosys-smt2-wire i_INPUT_A 1
(define-fun |half_adder_n i_INPUT_A| ((state |half_adder_s|)) Bool (= ((_ extract 0 0) (|half_adder#0| state)) #b1))
; yosys-smt2-anyseq half_adder#4 1 $auto$setundef.cc:501:execute$64
(declare-fun |half_adder#4| (|half_adder_s|) (_ BitVec 1)) ; $auto$rtlil.cc:2807:Anyseq$65
(define-fun |half_adder#5| ((state |half_adder_s|)) (_ BitVec 1) (bvnot (|half_adder#2| state))) ; $not$half_adder.v:48$17_Y
(define-fun |half_adder#6| ((state |half_adder_s|)) Bool (and (or  (= ((_ extract 0 0) (|half_adder#5| state)) #b1) false) (or  (= ((_ extract 0 0) (|half_adder#3| state)) #b1) false))) ; $logic_and$half_adder.v:60$25_Y
(define-fun |half_adder#7| ((state |half_adder_s|)) Bool (= (concat (|half_adder#0| state) (|half_adder#1| state)) #b11)) ; $procmux$55_CMP
(define-fun |half_adder#8| ((state |half_adder_s|)) (_ BitVec 1) (ite (|half_adder#7| state) (ite (|half_adder#6| state) #b1 #b0) (|half_adder#4| state))) ; $0$formal$half_adder.v:59$4_CHECK[0:0]$15
(define-fun |half_adder#9| ((state |half_adder_s|)) (_ BitVec 1) (ite (|half_adder#7| state) #b1 #b0)) ; $0$formal$half_adder.v:59$4_EN[0:0]$16
; yosys-smt2-assert 0 half_adder.v:59.9-60.29
(define-fun |half_adder_a 0| ((state |half_adder_s|)) Bool (or (= ((_ extract 0 0) (|half_adder#8| state)) #b1) (not (= ((_ extract 0 0) (|half_adder#9| state)) #b1)))) ; $assert$half_adder.v:59$29
; yosys-smt2-anyseq half_adder#10 1 $auto$setundef.cc:501:execute$62
(declare-fun |half_adder#10| (|half_adder_s|) (_ BitVec 1)) ; $auto$rtlil.cc:2807:Anyseq$63
(define-fun |half_adder#11| ((state |half_adder_s|)) (_ BitVec 1) (bvnot (|half_adder#3| state))) ; $not$half_adder.v:48$18_Y
(define-fun |half_adder#12| ((state |half_adder_s|)) Bool (and (or  (= ((_ extract 0 0) (|half_adder#2| state)) #b1) false) (or  (= ((_ extract 0 0) (|half_adder#11| state)) #b1) false))) ; $logic_and$half_adder.v:52$21_Y
(define-fun |half_adder#13| ((state |half_adder_s|)) Bool (= (concat (|half_adder#0| state) (|half_adder#1| state)) #b10)) ; $procmux$50_CMP
(define-fun |half_adder#14| ((state |half_adder_s|)) (_ BitVec 1) (ite (|half_adder#13| state) (ite (|half_adder#12| state) #b1 #b0) (|half_adder#10| state))) ; $0$formal$half_adder.v:55$3_CHECK[0:0]$13
(define-fun |half_adder#15| ((state |half_adder_s|)) (_ BitVec 1) (ite (|half_adder#13| state) #b1 #b0)) ; $0$formal$half_adder.v:55$3_EN[0:0]$14
; yosys-smt2-assert 1 half_adder.v:55.9-56.29
(define-fun |half_adder_a 1| ((state |half_adder_s|)) Bool (or (= ((_ extract 0 0) (|half_adder#14| state)) #b1) (not (= ((_ extract 0 0) (|half_adder#15| state)) #b1)))) ; $assert$half_adder.v:55$28
; yosys-smt2-anyseq half_adder#16 1 $auto$setundef.cc:501:execute$60
(declare-fun |half_adder#16| (|half_adder_s|) (_ BitVec 1)) ; $auto$rtlil.cc:2807:Anyseq$61
(define-fun |half_adder#17| ((state |half_adder_s|)) Bool (= (concat (|half_adder#0| state) (|half_adder#1| state)) #b01)) ; $procmux$43_CMP
(define-fun |half_adder#18| ((state |half_adder_s|)) (_ BitVec 1) (ite (|half_adder#17| state) (ite (|half_adder#12| state) #b1 #b0) (|half_adder#16| state))) ; $0$formal$half_adder.v:51$2_CHECK[0:0]$11
(define-fun |half_adder#19| ((state |half_adder_s|)) (_ BitVec 1) (ite (|half_adder#17| state) #b1 #b0)) ; $0$formal$half_adder.v:51$2_EN[0:0]$12
; yosys-smt2-assert 2 half_adder.v:51.9-52.29
(define-fun |half_adder_a 2| ((state |half_adder_s|)) Bool (or (= ((_ extract 0 0) (|half_adder#18| state)) #b1) (not (= ((_ extract 0 0) (|half_adder#19| state)) #b1)))) ; $assert$half_adder.v:51$27
; yosys-smt2-anyseq half_adder#20 1 $auto$setundef.cc:501:execute$58
(declare-fun |half_adder#20| (|half_adder_s|) (_ BitVec 1)) ; $auto$rtlil.cc:2807:Anyseq$59
(define-fun |half_adder#21| ((state |half_adder_s|)) Bool (and (or  (= ((_ extract 0 0) (|half_adder#5| state)) #b1) false) (or  (= ((_ extract 0 0) (|half_adder#11| state)) #b1) false))) ; $logic_and$half_adder.v:48$19_Y
(define-fun |half_adder#22| ((state |half_adder_s|)) Bool (not (or  (= ((_ extract 0 0) (|half_adder#1| state)) #b1) (= ((_ extract 0 0) (|half_adder#0| state)) #b1)))) ; $procmux$34_CMP
(define-fun |half_adder#23| ((state |half_adder_s|)) (_ BitVec 1) (ite (|half_adder#22| state) (ite (|half_adder#21| state) #b1 #b0) (|half_adder#20| state))) ; $0$formal$half_adder.v:47$1_CHECK[0:0]$9
(define-fun |half_adder#24| ((state |half_adder_s|)) (_ BitVec 1) (ite (|half_adder#22| state) #b1 #b0)) ; $0$formal$half_adder.v:47$1_EN[0:0]$10
; yosys-smt2-assert 3 half_adder.v:47.9-48.30
(define-fun |half_adder_a 3| ((state |half_adder_s|)) Bool (or (= ((_ extract 0 0) (|half_adder#23| state)) #b1) (not (= ((_ extract 0 0) (|half_adder#24| state)) #b1)))) ; $assert$half_adder.v:47$26
(define-fun |half_adder_a| ((state |half_adder_s|)) Bool (and
  (|half_adder_a 0| state)
  (|half_adder_a 1| state)
  (|half_adder_a 2| state)
  (|half_adder_a 3| state)
))
(define-fun |half_adder_u| ((state |half_adder_s|)) Bool true)
(define-fun |half_adder_i| ((state |half_adder_s|)) Bool true)
(define-fun |half_adder_h| ((state |half_adder_s|)) Bool true)
(define-fun |half_adder_t| ((state |half_adder_s|) (next_state |half_adder_s|)) Bool true) ; end of module half_adder
; yosys-smt2-topmod half_adder
; end of yosys output
