+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                                                                                                 ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                                                                                             ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; rst_controller_002|alt_rst_req_sync_uq1                                                                                                                                               ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rst_controller_002|alt_rst_sync_uq1                                                                                                                                                   ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rst_controller_002                                                                                                                                                                    ; 33    ; 30             ; 0            ; 30             ; 1      ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rst_controller_001|alt_rst_req_sync_uq1                                                                                                                                               ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rst_controller_001|alt_rst_sync_uq1                                                                                                                                                   ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rst_controller_001                                                                                                                                                                    ; 33    ; 30             ; 0            ; 30             ; 1      ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rst_controller|alt_rst_req_sync_uq1                                                                                                                                                   ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rst_controller|alt_rst_sync_uq1                                                                                                                                                       ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rst_controller                                                                                                                                                                        ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; irq_mapper                                                                                                                                                                            ; 2     ; 32             ; 2            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|avalon_st_adapter|error_adapter_0                                                                                                                                   ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|avalon_st_adapter                                                                                                                                                   ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|rsp_mux                                                                                                                                                             ; 90    ; 0              ; 2            ; 0              ; 88     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|rsp_demux                                                                                                                                                           ; 90    ; 1              ; 2            ; 1              ; 88     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|cmd_mux                                                                                                                                                             ; 90    ; 0              ; 2            ; 0              ; 88     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|cmd_demux                                                                                                                                                           ; 90    ; 1              ; 2            ; 1              ; 88     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|router_001|the_default_decode                                                                                                                                       ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|router_001                                                                                                                                                          ; 89    ; 0              ; 2            ; 0              ; 88     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|router|the_default_decode                                                                                                                                           ; 0     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|router                                                                                                                                                              ; 89    ; 2              ; 3            ; 2              ; 88     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|nios2_gen2_0_debug_mem_slave_agent_rsp_fifo                                                                                                                         ; 129   ; 39             ; 0            ; 39             ; 88     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|nios2_gen2_0_debug_mem_slave_agent|uncompressor                                                                                                                     ; 27    ; 1              ; 0            ; 1              ; 25     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|nios2_gen2_0_debug_mem_slave_agent                                                                                                                                  ; 252   ; 39             ; 38           ; 39             ; 265    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|nios2_gen2_0_instruction_master_agent                                                                                                                               ; 144   ; 33             ; 56           ; 33             ; 121    ; 33              ; 33            ; 33              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|nios2_gen2_0_debug_mem_slave_translator                                                                                                                             ; 94    ; 5              ; 2            ; 5              ; 82     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|nios2_gen2_0_instruction_master_translator                                                                                                                          ; 95    ; 51             ; 0            ; 51             ; 87     ; 51              ; 51            ; 51              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1                                                                                                                                                                     ; 47    ; 0              ; 0            ; 0              ; 81     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|altpll_0_pll_slave_translator                                                                                                                                       ; 95    ; 6              ; 10           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|nios2_gen2_0_data_master_translator                                                                                                                                 ; 96    ; 12             ; 0            ; 12             ; 88     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0                                                                                                                                                                     ; 85    ; 0              ; 0            ; 0              ; 69     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_gen2_0|cpu|the_PLL_complete_nios2_gen2_0_cpu_nios2_oci|the_PLL_complete_nios2_gen2_0_cpu_debug_slave_wrapper|the_PLL_complete_nios2_gen2_0_cpu_debug_slave_sysclk               ; 43    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_gen2_0|cpu|the_PLL_complete_nios2_gen2_0_cpu_nios2_oci|the_PLL_complete_nios2_gen2_0_cpu_debug_slave_wrapper|the_PLL_complete_nios2_gen2_0_cpu_debug_slave_tck                  ; 130   ; 0              ; 1            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_gen2_0|cpu|the_PLL_complete_nios2_gen2_0_cpu_nios2_oci|the_PLL_complete_nios2_gen2_0_cpu_debug_slave_wrapper                                                                    ; 123   ; 0              ; 0            ; 0              ; 50     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_gen2_0|cpu|the_PLL_complete_nios2_gen2_0_cpu_nios2_oci|the_PLL_complete_nios2_gen2_0_cpu_nios2_ocimem|PLL_complete_nios2_gen2_0_cpu_ociram_sp_ram|the_altsyncram|auto_generated ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_gen2_0|cpu|the_PLL_complete_nios2_gen2_0_cpu_nios2_oci|the_PLL_complete_nios2_gen2_0_cpu_nios2_ocimem|PLL_complete_nios2_gen2_0_cpu_ociram_sp_ram                               ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_gen2_0|cpu|the_PLL_complete_nios2_gen2_0_cpu_nios2_oci|the_PLL_complete_nios2_gen2_0_cpu_nios2_ocimem                                                                           ; 92    ; 0              ; 6            ; 0              ; 65     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_gen2_0|cpu|the_PLL_complete_nios2_gen2_0_cpu_nios2_oci|the_PLL_complete_nios2_gen2_0_cpu_nios2_avalon_reg                                                                       ; 48    ; 0              ; 29           ; 0              ; 68     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_gen2_0|cpu|the_PLL_complete_nios2_gen2_0_cpu_nios2_oci|the_PLL_complete_nios2_gen2_0_cpu_nios2_oci_im                                                                           ; 54    ; 38             ; 51           ; 38             ; 47     ; 38              ; 38            ; 38              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_gen2_0|cpu|the_PLL_complete_nios2_gen2_0_cpu_nios2_oci|the_PLL_complete_nios2_gen2_0_cpu_nios2_oci_pib                                                                          ; 0     ; 36             ; 0            ; 36             ; 36     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_gen2_0|cpu|the_PLL_complete_nios2_gen2_0_cpu_nios2_oci|the_PLL_complete_nios2_gen2_0_cpu_nios2_oci_fifo|the_PLL_complete_nios2_gen2_0_cpu_nios2_oci_fifo_cnt_inc                ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_gen2_0|cpu|the_PLL_complete_nios2_gen2_0_cpu_nios2_oci|the_PLL_complete_nios2_gen2_0_cpu_nios2_oci_fifo|the_PLL_complete_nios2_gen2_0_cpu_nios2_oci_fifo_wrptr_inc              ; 4     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_gen2_0|cpu|the_PLL_complete_nios2_gen2_0_cpu_nios2_oci|the_PLL_complete_nios2_gen2_0_cpu_nios2_oci_fifo|the_PLL_complete_nios2_gen2_0_cpu_nios2_oci_compute_input_tm_cnt        ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_gen2_0|cpu|the_PLL_complete_nios2_gen2_0_cpu_nios2_oci|the_PLL_complete_nios2_gen2_0_cpu_nios2_oci_fifo                                                                         ; 115   ; 0              ; 65           ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_gen2_0|cpu|the_PLL_complete_nios2_gen2_0_cpu_nios2_oci|the_PLL_complete_nios2_gen2_0_cpu_nios2_oci_dtrace|PLL_complete_nios2_gen2_0_cpu_nios2_oci_trc_ctrl_td_mode              ; 9     ; 0              ; 6            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_gen2_0|cpu|the_PLL_complete_nios2_gen2_0_cpu_nios2_oci|the_PLL_complete_nios2_gen2_0_cpu_nios2_oci_dtrace                                                                       ; 97    ; 0              ; 86           ; 0              ; 72     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_gen2_0|cpu|the_PLL_complete_nios2_gen2_0_cpu_nios2_oci|the_PLL_complete_nios2_gen2_0_cpu_nios2_oci_itrace                                                                       ; 24    ; 53             ; 24           ; 53             ; 53     ; 53              ; 53            ; 53              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_gen2_0|cpu|the_PLL_complete_nios2_gen2_0_cpu_nios2_oci|the_PLL_complete_nios2_gen2_0_cpu_nios2_oci_dbrk                                                                         ; 82    ; 0              ; 0            ; 0              ; 86     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_gen2_0|cpu|the_PLL_complete_nios2_gen2_0_cpu_nios2_oci|the_PLL_complete_nios2_gen2_0_cpu_nios2_oci_xbrk                                                                         ; 47    ; 5              ; 44           ; 5              ; 6      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_gen2_0|cpu|the_PLL_complete_nios2_gen2_0_cpu_nios2_oci|the_PLL_complete_nios2_gen2_0_cpu_nios2_oci_break                                                                        ; 51    ; 36             ; 6            ; 36             ; 71     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_gen2_0|cpu|the_PLL_complete_nios2_gen2_0_cpu_nios2_oci|the_PLL_complete_nios2_gen2_0_cpu_nios2_oci_debug                                                                        ; 50    ; 1              ; 30           ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_gen2_0|cpu|the_PLL_complete_nios2_gen2_0_cpu_nios2_oci                                                                                                                          ; 143   ; 0              ; 0            ; 0              ; 69     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_gen2_0|cpu|PLL_complete_nios2_gen2_0_cpu_register_bank_b|the_altsyncram|auto_generated                                                                                          ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_gen2_0|cpu|PLL_complete_nios2_gen2_0_cpu_register_bank_b                                                                                                                        ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_gen2_0|cpu|PLL_complete_nios2_gen2_0_cpu_register_bank_a|the_altsyncram|auto_generated                                                                                          ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_gen2_0|cpu|PLL_complete_nios2_gen2_0_cpu_register_bank_a                                                                                                                        ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_gen2_0|cpu|the_PLL_complete_nios2_gen2_0_cpu_test_bench                                                                                                                         ; 268   ; 3              ; 234          ; 3              ; 33     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_gen2_0|cpu                                                                                                                                                                      ; 149   ; 2              ; 32           ; 2              ; 98     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_gen2_0                                                                                                                                                                          ; 148   ; 0              ; 0            ; 0              ; 97     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; blink_1                                                                                                                                                                               ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; blink_0                                                                                                                                                                               ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; altpll_0|sd1                                                                                                                                                                          ; 3     ; 1              ; 0            ; 1              ; 6      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; altpll_0|stdsync2|dffpipe3                                                                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; altpll_0|stdsync2                                                                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; altpll_0                                                                                                                                                                              ; 49    ; 41             ; 30           ; 41             ; 34     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
