[TOC]

---

## 一、基础

- **定义**：组合逻辑电路是指**电路的输出仅依赖于当前输入状态，而不依赖于过去的输入或电路的历史状态**的逻辑电路。

!!! tip "电路分析"

    - 从输入到输出，逐级推到**逻辑函数**表达式
    - 列出**真值表**，用**文字概括**电路逻辑功能

------

## 二、常见组合逻辑电路

### 1、加法器

![half_adder.svg](../assets/images/DLD/half_adder.svg)

$$
S = A \oplus B
$$

$$
C = AB
$$

**半加器**反应二进制加法本质：和是取**异或**，进位是取**与**

**全加器**拓展一个输入，是来自上一个全加器的**进位输入**，串联多个全加器就能实现**多位加法器**

![Full-adder.svg](../assets/images/DLD/full_adder.svg)

| A    | B    | \(C_{in}\) | S (和) | \(C_{out}\) (进位) |
| ---- | ---- | ---------- | ------ | ------------------ |
| 0    | 0    | 0          | 0      | 0                  |
| 0    | 0    | 1          | 1      | 0                  |
| 0    | 1    | 0          | 1      | 0                  |
| 0    | 1    | 1          | 0      | 1                  |
| 1    | 0    | 0          | 1      | 0                  |
| 1    | 0    | 1          | 0      | 1                  |
| 1    | 1    | 0          | 0      | 1                  |
| 1    | 1    | 1          | 1      | 1                  |

$$
S = A \oplus B \oplus C_{in}
$$

至少两个输入为 $1$ 时产生进位：

$$
C_{out} = (A \cdot B) + (A \cdot C_{in}) + (B \cdot C_{in})
$$

??? question  "BCD → 余3码"

	减3即可

??? question  "BCD两位十进制加法"

	最简单方法：输入8位，输出8位，列出 $2^8$ 行的真值表然后写出逻辑函数
	
	优化方案：
		$0 \sim 9$ 不需要转换， $10 \sim 18$ 需要转换 
	
	| $Bin$                   | $BCD$      |
	| ----------------------- | ---------- |
	| $0 \sim 9$              | $0 \sim 9$ |
	| $10 = (0001\;0000)_{2}$ | $16$       |
	| $11 = (0001\;0001)_{2}$ | $17$       |
	| $\cdots$                | $\cdots$   |

---

### 2、编码器

**定义**：编码器是一种**把多路输入信号转换为二进制输出信号**的组合逻辑电路。

**功能**：输入里只有一个是“有效的1”，电路就会输出这个输入所对应的二进制编号。

输入一般比输出多，因为编码就是为了便于传输

- 二进制编码器：$n$ 可以对 $2^n$ 个一般信号进行编码；任意时刻**只允许一个**有效信号

    - 8线-3线编码器：![8_to_3_simple_encoder_IEC_symbol.svg](../assets/images/DLD/8_to_3_simple_encoder_IEC_symbol.svg)

- 二-十进制编码器：它的输入是代表0—9这10个数字的状态信号，有效信号为1（即某信号为1时，则表示要对它进行编码），输出是相应的BCD码，因此也称10线—4线编码器。和二进制编码器特点一样，任何时刻只允许输入一个有效信号。

- 优先编码器：允许**多个输入信号**同时有效，但只按其中优先级别最高的有效输入信号编码，对级别较低的输入信号不予理睬。

------

### 3、译码器

中规模器件（MSI）可能会有使能和片选机制

输入一般比输出少，就是解码过程

- 二进制译码器（全译码器）：输入为 $n$ 位二进制，输出为 $2^n$ 为控制信息，且仅一位是有效信息
    - 3-8 译码器：![3-8.svg](../assets/images/DLD/3-8.svg)
    - 使能端有效情况下：$\boxed{Y_i=M_i=\overline{m_i}}$
    - 应用：地址译码；逻辑函数

??? question "地址译码"

	要求使用一个3-8译码器设计一个地址译码电路。有效地址范围： 2E0H ~ 2EFH