module blk_mem_gen_1(clka, ena, wea, addra, dina, douta)
;
  input clka;
  input ena;
  input [0:0]wea;
  input [18:0]addra;
  input [9:0]dina;
  output [9:0]douta;
endmodule