Copyright 1986-2018 Xilinx, Inc. All Rights Reserved.
-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
| Tool Version : Vivado v.2018.3 (lin64) Build 2405991 Thu Dec  6 23:36:41 MST 2018
| Date         : Thu Jan 13 17:21:11 2022
| Host         : koopa.ece.utexas.edu running 64-bit CentOS Linux release 7.9.2009 (Core)
| Command      : report_timing -sort_by group -max_paths 100 -path_type summary -file /misc/scratch/zwei1/reports_Jan12/raw_designs/vtr_designs/verilog/raygentop_submodules/resultrecieve/post_route_timing.rpt
| Design       : resultrecieve
| Device       : 7z020-clg484
| Speed File   : -3  PRODUCTION 1.11 2014-09-11
-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------

Timing Report

Startpoint                     Endpoint                       Slack(ns)     
----------------------------------------------------------------------------
temp_u10c_reg[4]/G             u10c_reg[4]/D                  inf           
temp_valid01_reg/G             valid01_reg/D                  inf           
temp_u01a_reg[6]/G             u01a_reg[6]/D                  inf           
temp_v10a_reg[2]/G             v10a_reg[2]/D                  inf           
temp_u10c_reg[7]/G             u10c_reg[7]/D                  inf           
temp_u10c_reg[3]/G             u10c_reg[3]/D                  inf           
temp_id01c_reg[11]/G           id01c_reg[11]/D                inf           
temp_id01c_reg[3]/G            id01c_reg[3]/D                 inf           
temp_u10a_reg[2]/G             u10a_reg[2]/D                  inf           
temp_u01b_reg[4]/G             u01b_reg[4]/D                  inf           
temp_v10c_reg[3]/G             v10c_reg[3]/D                  inf           
temp_u10b_reg[4]/G             u10b_reg[4]/D                  inf           
temp_v10a_reg[1]/G             v10a_reg[1]/D                  inf           
temp_u10c_reg[1]/G             u10c_reg[1]/D                  inf           
temp_v10b_reg[2]/G             v10b_reg[2]/D                  inf           
temp_v10b_reg[5]/G             v10b_reg[5]/D                  inf           
temp_u10b_reg[0]/G             u10b_reg[0]/D                  inf           
temp_v10a_reg[3]/G             v10a_reg[3]/D                  inf           
temp_v10a_reg[6]/G             v10a_reg[6]/D                  inf           
temp_id01c_reg[10]/G           id01c_reg[10]/D                inf           
temp_u10c_reg[2]/G             u10c_reg[2]/D                  inf           
temp_id01c_reg[6]/G            id01c_reg[6]/D                 inf           
temp_u10c_reg[0]/G             u10c_reg[0]/D                  inf           
temp_id01c_reg[4]/G            id01c_reg[4]/D                 inf           
temp_id01c_reg[15]/G           id01c_reg[15]/D                inf           
temp_v01c_reg[0]/G             v01c_reg[0]/D                  inf           
temp_v01c_reg[1]/G             v01c_reg[1]/D                  inf           
temp_v01c_reg[2]/G             v01c_reg[2]/D                  inf           
temp_u10c_reg[6]/G             u10c_reg[6]/D                  inf           
temp_v10a_reg[7]/G             v10a_reg[7]/D                  inf           
temp_v10b_reg[4]/G             v10b_reg[4]/D                  inf           
temp_v10c_reg[2]/G             v10c_reg[2]/D                  inf           
temp_v10b_reg[6]/G             v10b_reg[6]/D                  inf           
temp_v10b_reg[7]/G             v10b_reg[7]/D                  inf           
temp_u10b_reg[6]/G             u10b_reg[6]/D                  inf           
temp_u01c_reg[6]/G             u01c_reg[6]/D                  inf           
temp_valid10_reg/G             valid10_reg/D                  inf           
temp_v01b_reg[5]/G             v01b_reg[5]/D                  inf           
temp_id01c_reg[0]/G            id01c_reg[0]/D                 inf           
temp_v10a_reg[5]/G             v10a_reg[5]/D                  inf           
temp_u01a_reg[1]/G             u01a_reg[1]/D                  inf           
temp_v10c_reg[4]/G             v10c_reg[4]/D                  inf           
temp_v10c_reg[6]/G             v10c_reg[6]/D                  inf           
temp_u10a_reg[4]/G             u10a_reg[4]/D                  inf           
temp_hit10b_reg/G              hit10b_reg/D                   inf           
temp_v10a_reg[4]/G             v10a_reg[4]/D                  inf           
temp_v10b_reg[0]/G             v10b_reg[0]/D                  inf           
temp_v10c_reg[5]/G             v10c_reg[5]/D                  inf           
temp_v10c_reg[7]/G             v10c_reg[7]/D                  inf           
temp_u10b_reg[5]/G             u10b_reg[5]/D                  inf           
temp_u10c_reg[5]/G             u10c_reg[5]/D                  inf           
temp_u10a_reg[1]/G             u10a_reg[1]/D                  inf           
temp_v10c_reg[0]/G             v10c_reg[0]/D                  inf           
temp_u10a_reg[3]/G             u10a_reg[3]/D                  inf           
temp_u10a_reg[5]/G             u10a_reg[5]/D                  inf           
temp_u10b_reg[7]/G             u10b_reg[7]/D                  inf           
temp_id01b_reg[7]/G            id01b_reg[7]/D                 inf           
temp_id01c_reg[12]/G           id01c_reg[12]/D                inf           
temp_u01a_reg[2]/G             u01a_reg[2]/D                  inf           
temp_u01a_reg[3]/G             u01a_reg[3]/D                  inf           
temp_v01a_reg[1]/G             v01a_reg[1]/D                  inf           
temp_v01a_reg[4]/G             v01a_reg[4]/D                  inf           
temp_v01a_reg[7]/G             v01a_reg[7]/D                  inf           
temp_v10b_reg[1]/G             v10b_reg[1]/D                  inf           
temp_u01a_reg[4]/G             u01a_reg[4]/D                  inf           
temp_u01c_reg[1]/G             u01c_reg[1]/D                  inf           
temp_id01c_reg[1]/G            id01c_reg[1]/D                 inf           
temp_id01c_reg[8]/G            id01c_reg[8]/D                 inf           
temp_id01c_reg[2]/G            id01c_reg[2]/D                 inf           
temp_u01c_reg[7]/G             u01c_reg[7]/D                  inf           
temp_v10b_reg[3]/G             v10b_reg[3]/D                  inf           
temp_u10a_reg[0]/G             u10a_reg[0]/D                  inf           
temp_v01b_reg[0]/G             v01b_reg[0]/D                  inf           
temp_hit01a_reg/G              hit01a_reg/D                   inf           
temp_hit01c_reg/G              hit01c_reg/D                   inf           
temp_u01c_reg[2]/G             u01c_reg[2]/D                  inf           
temp_v10a_reg[0]/G             v10a_reg[0]/D                  inf           
temp_v10c_reg[1]/G             v10c_reg[1]/D                  inf           
temp_u01a_reg[0]/G             u01a_reg[0]/D                  inf           
temp_id01b_reg[8]/G            id01b_reg[8]/D                 inf           
temp_id01a_reg[14]/G           id01a_reg[14]/D                inf           
temp_u01a_reg[7]/G             u01a_reg[7]/D                  inf           
temp_u10a_reg[6]/G             u10a_reg[6]/D                  inf           
temp_hit01b_reg/G              hit01b_reg/D                   inf           
temp_id01c_reg[14]/G           id01c_reg[14]/D                inf           
temp_id01c_reg[5]/G            id01c_reg[5]/D                 inf           
temp_id01b_reg[4]/G            id01b_reg[4]/D                 inf           
temp_u10b_reg[3]/G             u10b_reg[3]/D                  inf           
temp_id01b_reg[2]/G            id01b_reg[2]/D                 inf           
temp_id01b_reg[14]/G           id01b_reg[14]/D                inf           
temp_v01a_reg[6]/G             v01a_reg[6]/D                  inf           
temp_id01a_reg[7]/G            id01a_reg[7]/D                 inf           
temp_v01b_reg[7]/G             v01b_reg[7]/D                  inf           
FSM_sequential_next_state_reg[2]/G
                               FSM_sequential_state_reg[2]/D  inf           
temp_id01c_reg[7]/G            id01c_reg[7]/D                 inf           
temp_id01c_reg[9]/G            id01c_reg[9]/D                 inf           
temp_u10b_reg[2]/G             u10b_reg[2]/D                  inf           
temp_id01a_reg[8]/G            id01a_reg[8]/D                 inf           
temp_id01b_reg[5]/G            id01b_reg[5]/D                 inf           
temp_u01b_reg[1]/G             u01b_reg[1]/D                  inf           



