# Somador-Subtrator de 8 bits - NEANDER

## Descri√ß√£o do Projeto

Este projeto implementa um **circuito combinacional somador-subtrator de 8 bits** desenvolvido em VHDL como parte da Atividade Avaliativa 02 da disciplina de Sistemas Digitais - Unioeste/Cascavel.

O circuito √© capaz de realizar opera√ß√µes de **adi√ß√£o** e **subtra√ß√£o** em duas palavras de 8 bits (X e Y), utilizando um sinal de controle para alternar entre as opera√ß√µes.

## Objetivos

- Implementar um circuito que opere adi√ß√£o (ADD) ou subtra√ß√£o (SUB) em palavras de 8 bits
- Utilizar um sinal de opera√ß√£o `op` para escolha entre as opera√ß√µes
- Implementar detec√ß√£o de overflow/carry-out
- Simular o funcionamento com casos de teste espec√≠ficos
- Implementar vers√£o com lat√™ncia de portas l√≥gicas

## Especifica√ß√µes T√©cnicas

### Sinais de Controle
- **op = '0'** ‚Üí Opera√ß√£o de ADI√á√ÉO (ADD)
- **op = '1'** ‚Üí Opera√ß√£o de SUBTRA√á√ÉO (SUB)

### Interface do Circuito
- **Entradas:**
  - `a[7:0]`: Palavra X (8 bits) - `bit_vector(7 downto 0)`
  - `b[7:0]`: Palavra Y (8 bits) - `bit_vector(7 downto 0)`
  - `sel`: Sinal de opera√ß√£o (1 bit)
  
- **Sa√≠das:**
  - `s[7:0]`: Resultado da opera√ß√£o (8 bits)
  - `overflow`: Sinal de overflow/carry-out

## Arquitetura do Sistema

O projeto utiliza uma arquitetura modular baseada no **m√©todo do complemento de 2** para implementar a subtra√ß√£o, permitindo reutilizar o mesmo hardware de soma para ambas as opera√ß√µes.

### Componentes Principais

1. **`somador_subtrator_8bits.vhdl`** - M√≥dulo principal que integra todos os componentes
2. **`soma_8b.vhdl`** - Somador carry-ripple de 8 bits
3. **`somador_1bit.vhdl`** - Full-adder b√°sico (unidade fundamental)
4. **`mux2x8.vhdl`** - Multiplexador 2x8 para sele√ß√£o entre B e ~B
5. **`inversor_8bits.vhdl`** - Inversor para gera√ß√£o do complemento de 1
6. **`tb_somador_subtrator_8bits.vhdl`** - Testbench para simula√ß√£o

### Funcionamento

#### Adi√ß√£o (op = '0'):
```
Resultado = A + B + 0
```

#### Subtra√ß√£o (op = '1'):
```
Resultado = A + (~B) + 1 = A - B (complemento de 2)
```

## Casos de Teste

### Simula√ß√£o 01 - Sem Lat√™ncia
O testbench implementa os seguintes casos obrigat√≥rios:

| Opera√ß√£o | A (hex) | B (hex) | Esperado | Descri√ß√£o |
|----------|---------|---------|----------|-----------|
| ADD | 0x00 | 0xFF | 0xFF | Adi√ß√£o b√°sica |
| SUB | 0x00 | 0xFF | 0x01 | Subtra√ß√£o com "empr√©stimo" |
| ADD | 0xFF | 0x01 | 0x00 + Overflow | Overflow na adi√ß√£o |
| SUB | 0xFF | 0x01 | 0xFE | Subtra√ß√£o normal |
| ADD | 0xFE | 0xFE | 0xFC + Overflow | Adi√ß√£o com overflow |
| ADD | 0xFF | 0xFF | 0xFE + Overflow | M√°ximo + m√°ximo |
| Intermedi√°rios | V√°rios | V√°rios | - | Casos adicionais |

### Simula√ß√£o 02 - Com Lat√™ncia
- Mesmos casos da Simula√ß√£o 01
- **Lat√™ncia de 4ns** para cada porta l√≥gica
- Implementa√ß√£o: `sinal <= expressao after 4 ns;`

## Estrutura de Arquivos

```
somador_subtrator_pronto/
‚îú‚îÄ‚îÄ README.md                           # Documenta√ß√£o do projeto
‚îú‚îÄ‚îÄ somador_subtrator_8bits.vhdl        # M√≥dulo principal: somador-subtrator de 8 bits
‚îú‚îÄ‚îÄ soma_8b.vhdl                        # Somador de 8 bits
‚îú‚îÄ‚îÄ somador_1bit.vhdl                   # Full-adder de 1 bit
‚îú‚îÄ‚îÄ mux2x8.vhdl                         # Multiplexador 2x8
‚îú‚îÄ‚îÄ inversor_8bits.vhdl                 # Inversor de 8 bits
‚îú‚îÄ‚îÄ tb_somador_subtrator_8bits.vhdl     # Testbench
‚îú‚îÄ‚îÄ simulacao1.ghw                      # Arquivo de simula√ß√£o
‚îú‚îÄ‚îÄ simulacao1_ok.gtkw                  # Configura√ß√£o GTKWave
‚îî‚îÄ‚îÄ work-obj93.cf                       # Arquivo de compila√ß√£o GHDL
```

## üöÄ Como Executar

### Pr√©-requisitos
- GHDL (simulador VHDL)
- GTKWave (visualizador de formas de onda)

### Compila√ß√£o e Simula√ß√£o
```bash
# Compilar todos os arquivos VHDL
ghdl -a *.vhdl

# Elaborar o testbench
ghdl -e tb_somador_subtrator_8bits

# Executar simula√ß√£o
ghdl -r tb_somador_subtrator_8bits --wave=simulacao.ghw

# Visualizar resultados
gtkwave simulacao.ghw
```

## An√°lise dos Resultados

### Verifica√ß√£o de Funcionamento
- Adi√ß√µes simples funcionam corretamente
- Subtra√ß√µes implementadas via complemento de 2
- Detec√ß√£o de overflow operacional
- Multiplexa√ß√£o entre B e ~B funcional
- Propaga√ß√£o de carry adequada

## Conceitos Implementados

- **Aritm√©tica Bin√°ria:** Adi√ß√£o e subtra√ß√£o em complemento de 2
- **Arquitetura Carry-Ripple:** Propaga√ß√£o sequencial de carry
- **Multiplexa√ß√£o:** Sele√ß√£o condicional de sinais
- **Modularidade:** Design hier√°rquico de componentes
- **Reutiliza√ß√£o:** Mesmo hardware para opera√ß√µes diferentes

## Desenvolvimento
**Autores:** Jo√£o Pedro Rojas, Rafael Mendon√ßa Vaz, Vin√≠cius Almeida Hermes  
**Curso:** Ci√™ncia da Computa√ß√£o  
**Institui√ß√£o:** Unioeste - Campus Cascavel  
**Disciplina:** Sistemas Digitais  
**Per√≠odo:** 1¬∫ Per√≠odo - 2025  

## Licen√ßa

Este projeto foi desenvolvido para fins acad√™micos como parte das atividades da disciplina de Sistemas Digitais.

---

> **Nota:** Este projeto demonstra os fundamentos de aritm√©tica digital e design de circuitos combinacionais, sendo uma base essencial para o desenvolvimento de processadores e sistemas digitais mais complexos.