`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 19.06.2026 17:56:13
// Design Name: 
// Module Name: seven_segment
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module seven_segment(
    input [3:0] num,
    output reg [6:0] seg
);

always @(*) begin
    case(num)

        4'b0000: seg = 7'b1000000; //0
        4'b0001: seg = 7'b1111001; //1
        4'b0010: seg = 7'b0100100; //2
        4'b0011: seg = 7'b0110000; //3
        4'b0100: seg = 7'b0011001; //4
        4'b0101: seg = 7'b0010010; //5
        4'b0110: seg = 7'b0000010; //6
        4'b0111: seg = 7'b1111000; //7
        4'b1000: seg = 7'b0000000; //8
        4'b1001: seg = 7'b0010000; //9

        default: seg = 7'b1111111;

    endcase
end


endmodule
