Fitter report for LCD_TopModule
Mon Sep 05 15:28:32 2016
Quartus II Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Interconnect Usage Summary
 23. LAB Logic Elements
 24. LAB-wide Signals
 25. LAB Signals Sourced
 26. LAB Signals Sourced Out
 27. LAB Distinct Inputs
 28. Fitter Device Options
 29. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------+
; Fitter Summary                                                        ;
+-----------------------+-----------------------------------------------+
; Fitter Status         ; Successful - Mon Sep 05 15:28:32 2016         ;
; Quartus II Version    ; 11.0 Build 208 07/03/2011 SP 1 SJ Web Edition ;
; Revision Name         ; LCD_TopModule                                 ;
; Top-level Entity Name ; LCD_TopModule                                 ;
; Family                ; Cyclone                                       ;
; Device                ; EP1C6Q240C8                                   ;
; Timing Models         ; Final                                         ;
; Total logic elements  ; 497 / 5,980 ( 8 % )                           ;
; Total pins            ; 16 / 185 ( 9 % )                              ;
; Total virtual pins    ; 0                                             ;
; Total memory bits     ; 0 / 92,160 ( 0 % )                            ;
; Total PLLs            ; 0 / 2 ( 0 % )                                 ;
+-----------------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP1C6Q240C8                    ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Use TimeQuest Timing Analyzer                                              ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; Off                            ; Off                            ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; Slow Slew Rate                                                             ; Off                            ; Off                            ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                           ; Auto                           ;
; Auto Register Duplication                                                  ; Auto                           ; Auto                           ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 516 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 516 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 514     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 2       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/user/Desktop/clock_ver02/LCD_TopModule.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 497 / 5,980 ( 8 % )        ;
;     -- Combinational with no register       ; 373                        ;
;     -- Register only                        ; 16                         ;
;     -- Combinational with a register        ; 108                        ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 139                        ;
;     -- 3 input functions                    ; 87                         ;
;     -- 2 input functions                    ; 189                        ;
;     -- 1 input functions                    ; 66                         ;
;     -- 0 input functions                    ; 0                          ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 334                        ;
;     -- arithmetic mode                      ; 163                        ;
;     -- qfbk mode                            ; 12                         ;
;     -- register cascade mode                ; 0                          ;
;     -- synchronous clear/load mode          ; 99                         ;
;     -- asynchronous clear/load mode         ; 124                        ;
;                                             ;                            ;
; Total registers                             ; 124 / 6,523 ( 2 % )        ;
; Total LABs                                  ; 62 / 598 ( 10 % )          ;
; Logic elements in carry chains              ; 208                        ;
; User inserted logic elements                ; 0                          ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 16 / 185 ( 9 % )           ;
;     -- Clock pins                           ; 1 / 2 ( 50 % )             ;
; Global signals                              ; 2                          ;
; M4Ks                                        ; 0 / 20 ( 0 % )             ;
; Total memory bits                           ; 0 / 92,160 ( 0 % )         ;
; Total RAM block bits                        ; 0 / 92,160 ( 0 % )         ;
; PLLs                                        ; 0 / 2 ( 0 % )              ;
; Global clocks                               ; 2 / 8 ( 25 % )             ;
; JTAGs                                       ; 0 / 1 ( 0 % )              ;
; ASMI Blocks                                 ; 0 / 1 ( 0 % )              ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 1% / 1% / 2%               ;
; Peak interconnect usage (total/H/V)         ; 6% / 5% / 7%               ;
; Maximum fan-out node                        ; clk                        ;
; Maximum fan-out                             ; 124                        ;
; Highest non-global fan-out signal           ; clock_basic:u1|LessThan0~5 ;
; Highest non-global fan-out                  ; 37                         ;
; Total fan-out                               ; 1691                       ;
; Average fan-out                             ; 3.28                       ;
+---------------------------------------------+----------------------------+


+---------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                       ;
+---------------------------------------------+--------------------+--------------------------------+
; Statistic                                   ; Top                ; hard_block:auto_generated_inst ;
+---------------------------------------------+--------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                ; Low                            ;
;                                             ;                    ;                                ;
; Total logic elements                        ; 497                ; 0                              ;
;     -- Combinational with no register       ; 373                ; 0                              ;
;     -- Register only                        ; 16                 ; 0                              ;
;     -- Combinational with a register        ; 108                ; 0                              ;
;                                             ;                    ;                                ;
; Logic element usage by number of LUT inputs ;                    ;                                ;
;     -- 4 input functions                    ; 0                  ; 0                              ;
;     -- 3 input functions                    ; 0                  ; 0                              ;
;     -- 2 input functions                    ; 0                  ; 0                              ;
;     -- 1 input functions                    ; 0                  ; 0                              ;
;     -- 0 input functions                    ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Logic elements by mode                      ;                    ;                                ;
;     -- normal mode                          ; 0                  ; 0                              ;
;     -- arithmetic mode                      ; 0                  ; 0                              ;
;     -- qfbk mode                            ; 0                  ; 0                              ;
;     -- register cascade mode                ; 0                  ; 0                              ;
;     -- synchronous clear/load mode          ; 0                  ; 0                              ;
;     -- asynchronous clear/load mode         ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Total registers                             ; 124 / 2990 ( 4 % ) ; 0 / 2990 ( 0 % )               ;
; Virtual pins                                ; 0                  ; 0                              ;
; I/O pins                                    ; 16                 ; 0                              ;
; DSP block 9-bit elements                    ; 0                  ; 0                              ;
; Total memory bits                           ; 0                  ; 0                              ;
; Total RAM block bits                        ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Connections                                 ;                    ;                                ;
;     -- Input Connections                    ; 0                  ; 0                              ;
;     -- Registered Input Connections         ; 0                  ; 0                              ;
;     -- Output Connections                   ; 0                  ; 0                              ;
;     -- Registered Output Connections        ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Internal Connections                        ;                    ;                                ;
;     -- Total Connections                    ; 1846               ; 0                              ;
;     -- Registered Connections               ; 551                ; 0                              ;
;                                             ;                    ;                                ;
; External Connections                        ;                    ;                                ;
;     -- Top                                  ; 0                  ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Partition Interface                         ;                    ;                                ;
;     -- Input Ports                          ; 5                  ; 0                              ;
;     -- Output Ports                         ; 11                 ; 0                              ;
;     -- Bidir Ports                          ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Registered Ports                            ;                    ;                                ;
;     -- Registered Input Ports               ; 0                  ; 0                              ;
;     -- Registered Output Ports              ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Port Connectivity                           ;                    ;                                ;
;     -- Input Ports driven by GND            ; 0                  ; 0                              ;
;     -- Output Ports driven by GND           ; 0                  ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                  ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                  ; 0                              ;
;     -- Input Ports with no Source           ; 0                  ; 0                              ;
;     -- Output Ports with no Source          ; 0                  ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                  ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                  ; 0                              ;
+---------------------------------------------+--------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                  ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clk   ; 28    ; 1        ; 0            ; 12           ; 2           ; 124                   ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; reset ; 1     ; 1        ; 0            ; 20           ; 0           ; 124                   ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw0   ; 81    ; 4        ; 12           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw1   ; 83    ; 4        ; 14           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw2   ; 80    ; 4        ; 12           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                 ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load  ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+
; lcd_data[0] ; 223   ; 2        ; 10           ; 21           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; lcd_data[1] ; 222   ; 2        ; 10           ; 21           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; lcd_data[2] ; 221   ; 2        ; 12           ; 21           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; lcd_data[3] ; 220   ; 2        ; 12           ; 21           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; lcd_data[4] ; 219   ; 2        ; 12           ; 21           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; lcd_data[5] ; 218   ; 2        ; 14           ; 21           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; lcd_data[6] ; 217   ; 2        ; 14           ; 21           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; lcd_data[7] ; 216   ; 2        ; 14           ; 21           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; lcd_en      ; 213   ; 2        ; 16           ; 21           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; lcd_rs      ; 215   ; 2        ; 16           ; 21           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; lcd_rw      ; 214   ; 2        ; 16           ; 21           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 4 / 44 ( 9 % )   ; 3.3V          ; --           ;
; 2        ; 11 / 48 ( 23 % ) ; 3.3V          ; --           ;
; 3        ; 0 / 45 ( 0 % )   ; 3.3V          ; --           ;
; 4        ; 3 / 48 ( 6 % )   ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; reset                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 2        ; 1          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 3        ; 2          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 4        ; 3          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 5        ; 4          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 6        ; 5          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 7        ; 6          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 8        ; 7          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 9        ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 10       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 11       ; 8          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 12       ; 9          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 13       ; 10         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 14       ; 11         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 15       ; 12         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 16       ; 13         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 17       ; 14         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 18       ; 15         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 19       ; 16         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 20       ; 17         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 21       ; 18         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 22       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 23       ; 19         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 24       ; 20         ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 25       ; 21         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 26       ; 22         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 27       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 28       ; 23         ; 1        ; clk                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 29       ; 24         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 30       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 31       ;            ;          ; GNDG_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 32       ; 25         ; 1        ; ^nCEO                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 33       ; 26         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 34       ; 27         ; 1        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 35       ; 28         ; 1        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 36       ; 29         ; 1        ; ^DCLK                                    ; bidir  ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ; 30         ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 38       ; 31         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 39       ; 32         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 40       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 41       ; 33         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 42       ; 34         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 43       ; 35         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 44       ; 36         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 45       ; 37         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 46       ; 38         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 47       ; 39         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 48       ; 40         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 49       ; 41         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 50       ; 42         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 51       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 52       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 53       ; 43         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 54       ; 44         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 55       ; 45         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 56       ; 46         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 57       ; 47         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 58       ; 48         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 59       ; 49         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 60       ; 50         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 61       ; 51         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 62       ; 52         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 63       ; 53         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 64       ; 54         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 65       ; 55         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 66       ; 56         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 67       ; 57         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 68       ; 58         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 69       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 70       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 71       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 72       ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 73       ; 59         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 74       ; 60         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 75       ; 61         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 76       ; 62         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 77       ; 63         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 78       ; 64         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 79       ; 65         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 80       ; 66         ; 4        ; sw2                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 81       ; 67         ; 4        ; sw0                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 82       ; 68         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 83       ; 69         ; 4        ; sw1                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 84       ; 70         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 85       ; 71         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 86       ; 72         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 87       ; 73         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 88       ; 74         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 89       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 90       ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 91       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 92       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 93       ; 75         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 94       ; 76         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 95       ; 77         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 96       ; 78         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 97       ; 79         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 98       ; 80         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 99       ; 81         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 100      ; 82         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 101      ; 83         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 102      ; 84         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 103      ; 85         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 104      ; 86         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 105      ; 87         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 106      ; 88         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 107      ; 89         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 108      ; 90         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 109      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 110      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 111      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 112      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 113      ; 91         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 114      ; 92         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 115      ; 93         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 116      ; 94         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 117      ; 95         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 118      ; 96         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 119      ; 97         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 120      ; 98         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 121      ; 99         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 122      ; 100        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 123      ; 101        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 124      ; 102        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 125      ; 103        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 126      ; 104        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 127      ; 105        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 128      ; 106        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 129      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 130      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 131      ; 107        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 132      ; 108        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 133      ; 109        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 134      ; 110        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 135      ; 111        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 136      ; 112        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 137      ; 113        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 138      ; 114        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 139      ; 115        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 140      ; 116        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 141      ; 117        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 142      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 143      ; 118        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 144      ; 119        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 145      ; 120        ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 146      ; 121        ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 147      ; 122        ; 3        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 148      ; 123        ; 3        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 149      ; 124        ; 3        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 150      ;            ;          ; GNDG_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 151      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 152      ; 125        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 153      ; 126        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 154      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 155      ; 127        ; 3        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 156      ; 128        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 157      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 158      ; 129        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 159      ; 130        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 160      ; 131        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 161      ; 132        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 162      ; 133        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 163      ; 134        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 164      ; 135        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 165      ; 136        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 166      ; 137        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 167      ; 138        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 168      ; 139        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 169      ; 140        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 170      ; 141        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 171      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 172      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 173      ; 142        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 174      ; 143        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 175      ; 144        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 176      ; 145        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 177      ; 146        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 178      ; 147        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 179      ; 148        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 180      ; 149        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 181      ; 150        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 182      ; 151        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 183      ; 152        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 184      ; 153        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 185      ; 154        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 186      ; 155        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 187      ; 156        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 188      ; 157        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 189      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 190      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 191      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 192      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 193      ; 158        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 194      ; 159        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 195      ; 160        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 196      ; 161        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 197      ; 162        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 198      ; 163        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 199      ; 164        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 200      ; 165        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 201      ; 166        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 202      ; 167        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 203      ; 168        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 204      ; 169        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 205      ; 170        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 206      ; 171        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 207      ; 172        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 208      ; 173        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 209      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 210      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 211      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 212      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 213      ; 174        ; 2        ; lcd_en                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 214      ; 175        ; 2        ; lcd_rw                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 215      ; 176        ; 2        ; lcd_rs                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 216      ; 177        ; 2        ; lcd_data[7]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 217      ; 178        ; 2        ; lcd_data[6]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 218      ; 179        ; 2        ; lcd_data[5]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 219      ; 180        ; 2        ; lcd_data[4]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 220      ; 181        ; 2        ; lcd_data[3]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 221      ; 182        ; 2        ; lcd_data[2]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 222      ; 183        ; 2        ; lcd_data[1]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 223      ; 184        ; 2        ; lcd_data[0]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 224      ; 185        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 225      ; 186        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 226      ; 187        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 227      ; 188        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 228      ; 189        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 229      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 230      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 231      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 232      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 233      ; 190        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 234      ; 191        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 235      ; 192        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 236      ; 193        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 237      ; 194        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 238      ; 195        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 239      ; 196        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 240      ; 197        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                         ;
+---------------------+-------+------------------------------------+
; I/O Standard        ; Load  ; Termination Resistance             ;
+---------------------+-------+------------------------------------+
; 3.3-V LVTTL         ; 10 pF ; Not Available                      ;
; 3.3-V LVCMOS        ; 10 pF ; Not Available                      ;
; 2.5 V               ; 10 pF ; Not Available                      ;
; 1.8 V               ; 10 pF ; Not Available                      ;
; 1.5 V               ; 10 pF ; Not Available                      ;
; SSTL-3 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-3 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential SSTL-2 ; 10 pF ; (See SSTL-2)                       ;
; 3.3-V PCI           ; 10 pF ; 25 Ohm (Parallel)                  ;
; LVDS                ; 4 pF  ; 100 Ohm (Differential)             ;
; RSDS                ; 10 pF ; 100 Ohm (Differential)             ;
+---------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                       ;
+-------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; LC Registers ; Memory Bits ; M4Ks ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                                                                                                                 ; Library Name ;
+-------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |LCD_TopModule                            ; 497 (0)     ; 124          ; 0           ; 0    ; 16   ; 0            ; 373 (0)      ; 16 (0)            ; 108 (0)          ; 208 (0)         ; 11 (0)     ; |LCD_TopModule                                                                                                                                      ;              ;
;    |LCD:u0|                               ; 342 (181)   ; 52           ; 0           ; 0    ; 0    ; 0            ; 290 (129)    ; 0 (0)             ; 52 (52)          ; 140 (43)        ; 3 (3)      ; |LCD_TopModule|LCD:u0                                                                                                                               ;              ;
;       |lpm_divide:Div0|                   ; 15 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; 11 (0)          ; 0 (0)      ; |LCD_TopModule|LCD:u0|lpm_divide:Div0                                                                                                               ;              ;
;          |lpm_divide_c5m:auto_generated|  ; 15 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; 11 (0)          ; 0 (0)      ; |LCD_TopModule|LCD:u0|lpm_divide:Div0|lpm_divide_c5m:auto_generated                                                                                 ;              ;
;             |sign_div_unsign_8kh:divider| ; 15 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; 11 (0)          ; 0 (0)      ; |LCD_TopModule|LCD:u0|lpm_divide:Div0|lpm_divide_c5m:auto_generated|sign_div_unsign_8kh:divider                                                     ;              ;
;                |alt_u_div_0oe:divider|    ; 15 (4)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 15 (4)       ; 0 (0)             ; 0 (0)            ; 11 (0)          ; 0 (0)      ; |LCD_TopModule|LCD:u0|lpm_divide:Div0|lpm_divide_c5m:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_0oe:divider                               ;              ;
;                   |add_sub_6dc:add_sub_3| ; 6 (6)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 6 (6)           ; 0 (0)      ; |LCD_TopModule|LCD:u0|lpm_divide:Div0|lpm_divide_c5m:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_0oe:divider|add_sub_6dc:add_sub_3         ;              ;
;                   |add_sub_7dc:add_sub_4| ; 5 (5)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |LCD_TopModule|LCD:u0|lpm_divide:Div0|lpm_divide_c5m:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_0oe:divider|add_sub_7dc:add_sub_4         ;              ;
;       |lpm_divide:Div1|                   ; 32 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 32 (0)       ; 0 (0)             ; 0 (0)            ; 18 (0)          ; 0 (0)      ; |LCD_TopModule|LCD:u0|lpm_divide:Div1                                                                                                               ;              ;
;          |lpm_divide_d5m:auto_generated|  ; 32 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 32 (0)       ; 0 (0)             ; 0 (0)            ; 18 (0)          ; 0 (0)      ; |LCD_TopModule|LCD:u0|lpm_divide:Div1|lpm_divide_d5m:auto_generated                                                                                 ;              ;
;             |sign_div_unsign_9kh:divider| ; 32 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 32 (0)       ; 0 (0)             ; 0 (0)            ; 18 (0)          ; 0 (0)      ; |LCD_TopModule|LCD:u0|lpm_divide:Div1|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider                                                     ;              ;
;                |alt_u_div_2oe:divider|    ; 32 (14)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 32 (14)      ; 0 (0)             ; 0 (0)            ; 18 (0)          ; 0 (0)      ; |LCD_TopModule|LCD:u0|lpm_divide:Div1|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider                               ;              ;
;                   |add_sub_6dc:add_sub_3| ; 6 (6)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 6 (6)           ; 0 (0)      ; |LCD_TopModule|LCD:u0|lpm_divide:Div1|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_6dc:add_sub_3         ;              ;
;                   |add_sub_7dc:add_sub_4| ; 7 (7)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |LCD_TopModule|LCD:u0|lpm_divide:Div1|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_4         ;              ;
;                   |add_sub_7dc:add_sub_5| ; 5 (5)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |LCD_TopModule|LCD:u0|lpm_divide:Div1|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_5         ;              ;
;       |lpm_divide:Div2|                   ; 32 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 32 (0)       ; 0 (0)             ; 0 (0)            ; 18 (0)          ; 0 (0)      ; |LCD_TopModule|LCD:u0|lpm_divide:Div2                                                                                                               ;              ;
;          |lpm_divide_d5m:auto_generated|  ; 32 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 32 (0)       ; 0 (0)             ; 0 (0)            ; 18 (0)          ; 0 (0)      ; |LCD_TopModule|LCD:u0|lpm_divide:Div2|lpm_divide_d5m:auto_generated                                                                                 ;              ;
;             |sign_div_unsign_9kh:divider| ; 32 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 32 (0)       ; 0 (0)             ; 0 (0)            ; 18 (0)          ; 0 (0)      ; |LCD_TopModule|LCD:u0|lpm_divide:Div2|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider                                                     ;              ;
;                |alt_u_div_2oe:divider|    ; 32 (14)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 32 (14)      ; 0 (0)             ; 0 (0)            ; 18 (0)          ; 0 (0)      ; |LCD_TopModule|LCD:u0|lpm_divide:Div2|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider                               ;              ;
;                   |add_sub_6dc:add_sub_3| ; 6 (6)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 6 (6)           ; 0 (0)      ; |LCD_TopModule|LCD:u0|lpm_divide:Div2|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_6dc:add_sub_3         ;              ;
;                   |add_sub_7dc:add_sub_4| ; 7 (7)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |LCD_TopModule|LCD:u0|lpm_divide:Div2|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_4         ;              ;
;                   |add_sub_7dc:add_sub_5| ; 5 (5)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |LCD_TopModule|LCD:u0|lpm_divide:Div2|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_5         ;              ;
;       |lpm_divide:Mod1|                   ; 17 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; 11 (0)          ; 0 (0)      ; |LCD_TopModule|LCD:u0|lpm_divide:Mod1                                                                                                               ;              ;
;          |lpm_divide_ftl:auto_generated|  ; 17 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; 11 (0)          ; 0 (0)      ; |LCD_TopModule|LCD:u0|lpm_divide:Mod1|lpm_divide_ftl:auto_generated                                                                                 ;              ;
;             |sign_div_unsign_8kh:divider| ; 17 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; 11 (0)          ; 0 (0)      ; |LCD_TopModule|LCD:u0|lpm_divide:Mod1|lpm_divide_ftl:auto_generated|sign_div_unsign_8kh:divider                                                     ;              ;
;                |alt_u_div_0oe:divider|    ; 17 (6)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 17 (6)       ; 0 (0)             ; 0 (0)            ; 11 (0)          ; 0 (0)      ; |LCD_TopModule|LCD:u0|lpm_divide:Mod1|lpm_divide_ftl:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_0oe:divider                               ;              ;
;                   |add_sub_6dc:add_sub_3| ; 5 (5)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |LCD_TopModule|LCD:u0|lpm_divide:Mod1|lpm_divide_ftl:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_0oe:divider|add_sub_6dc:add_sub_3         ;              ;
;                   |add_sub_7dc:add_sub_4| ; 6 (6)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 6 (6)           ; 0 (0)      ; |LCD_TopModule|LCD:u0|lpm_divide:Mod1|lpm_divide_ftl:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_0oe:divider|add_sub_7dc:add_sub_4         ;              ;
;       |lpm_divide:Mod3|                   ; 31 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 0 (0)            ; 19 (0)          ; 0 (0)      ; |LCD_TopModule|LCD:u0|lpm_divide:Mod3                                                                                                               ;              ;
;          |lpm_divide_gtl:auto_generated|  ; 31 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 0 (0)            ; 19 (0)          ; 0 (0)      ; |LCD_TopModule|LCD:u0|lpm_divide:Mod3|lpm_divide_gtl:auto_generated                                                                                 ;              ;
;             |sign_div_unsign_9kh:divider| ; 31 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 0 (0)            ; 19 (0)          ; 0 (0)      ; |LCD_TopModule|LCD:u0|lpm_divide:Mod3|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider                                                     ;              ;
;                |alt_u_div_2oe:divider|    ; 31 (12)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 31 (12)      ; 0 (0)             ; 0 (0)            ; 19 (0)          ; 0 (0)      ; |LCD_TopModule|LCD:u0|lpm_divide:Mod3|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider                               ;              ;
;                   |add_sub_6dc:add_sub_3| ; 6 (6)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 6 (6)           ; 0 (0)      ; |LCD_TopModule|LCD:u0|lpm_divide:Mod3|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_6dc:add_sub_3         ;              ;
;                   |add_sub_7dc:add_sub_4| ; 7 (7)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |LCD_TopModule|LCD:u0|lpm_divide:Mod3|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_4         ;              ;
;                   |add_sub_7dc:add_sub_5| ; 6 (6)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 6 (6)           ; 0 (0)      ; |LCD_TopModule|LCD:u0|lpm_divide:Mod3|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_5         ;              ;
;       |lpm_divide:Mod5|                   ; 34 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 34 (0)       ; 0 (0)             ; 0 (0)            ; 20 (0)          ; 0 (0)      ; |LCD_TopModule|LCD:u0|lpm_divide:Mod5                                                                                                               ;              ;
;          |lpm_divide_gtl:auto_generated|  ; 34 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 34 (0)       ; 0 (0)             ; 0 (0)            ; 20 (0)          ; 0 (0)      ; |LCD_TopModule|LCD:u0|lpm_divide:Mod5|lpm_divide_gtl:auto_generated                                                                                 ;              ;
;             |sign_div_unsign_9kh:divider| ; 34 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 34 (0)       ; 0 (0)             ; 0 (0)            ; 20 (0)          ; 0 (0)      ; |LCD_TopModule|LCD:u0|lpm_divide:Mod5|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider                                                     ;              ;
;                |alt_u_div_2oe:divider|    ; 34 (14)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 34 (14)      ; 0 (0)             ; 0 (0)            ; 20 (0)          ; 0 (0)      ; |LCD_TopModule|LCD:u0|lpm_divide:Mod5|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider                               ;              ;
;                   |add_sub_6dc:add_sub_3| ; 6 (6)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 6 (6)           ; 0 (0)      ; |LCD_TopModule|LCD:u0|lpm_divide:Mod5|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_6dc:add_sub_3         ;              ;
;                   |add_sub_7dc:add_sub_4| ; 7 (7)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |LCD_TopModule|LCD:u0|lpm_divide:Mod5|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_4         ;              ;
;                   |add_sub_7dc:add_sub_5| ; 7 (7)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |LCD_TopModule|LCD:u0|lpm_divide:Mod5|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_5         ;              ;
;    |clock_basic:u1|                       ; 155 (111)   ; 72           ; 0           ; 0    ; 0    ; 0            ; 83 (39)      ; 16 (16)           ; 56 (56)          ; 68 (38)         ; 8 (8)      ; |LCD_TopModule|clock_basic:u1                                                                                                                       ;              ;
;       |lpm_divide:Mod0|                   ; 15 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; 10 (0)          ; 0 (0)      ; |LCD_TopModule|clock_basic:u1|lpm_divide:Mod0                                                                                                       ;              ;
;          |lpm_divide_dtl:auto_generated|  ; 15 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; 10 (0)          ; 0 (0)      ; |LCD_TopModule|clock_basic:u1|lpm_divide:Mod0|lpm_divide_dtl:auto_generated                                                                         ;              ;
;             |sign_div_unsign_6kh:divider| ; 15 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; 10 (0)          ; 0 (0)      ; |LCD_TopModule|clock_basic:u1|lpm_divide:Mod0|lpm_divide_dtl:auto_generated|sign_div_unsign_6kh:divider                                             ;              ;
;                |alt_u_div_sne:divider|    ; 15 (5)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 15 (5)       ; 0 (0)             ; 0 (0)            ; 10 (0)          ; 0 (0)      ; |LCD_TopModule|clock_basic:u1|lpm_divide:Mod0|lpm_divide_dtl:auto_generated|sign_div_unsign_6kh:divider|alt_u_div_sne:divider                       ;              ;
;                   |add_sub_5dc:add_sub_2| ; 5 (5)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |LCD_TopModule|clock_basic:u1|lpm_divide:Mod0|lpm_divide_dtl:auto_generated|sign_div_unsign_6kh:divider|alt_u_div_sne:divider|add_sub_5dc:add_sub_2 ;              ;
;                   |add_sub_6dc:add_sub_3| ; 5 (5)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |LCD_TopModule|clock_basic:u1|lpm_divide:Mod0|lpm_divide_dtl:auto_generated|sign_div_unsign_6kh:divider|alt_u_div_sne:divider|add_sub_6dc:add_sub_3 ;              ;
;       |lpm_divide:Mod1|                   ; 9 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 7 (0)           ; 0 (0)      ; |LCD_TopModule|clock_basic:u1|lpm_divide:Mod1                                                                                                       ;              ;
;          |lpm_divide_htl:auto_generated|  ; 9 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 7 (0)           ; 0 (0)      ; |LCD_TopModule|clock_basic:u1|lpm_divide:Mod1|lpm_divide_htl:auto_generated                                                                         ;              ;
;             |sign_div_unsign_akh:divider| ; 9 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 7 (0)           ; 0 (0)      ; |LCD_TopModule|clock_basic:u1|lpm_divide:Mod1|lpm_divide_htl:auto_generated|sign_div_unsign_akh:divider                                             ;              ;
;                |alt_u_div_4oe:divider|    ; 9 (2)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 9 (2)        ; 0 (0)             ; 0 (0)            ; 7 (0)           ; 0 (0)      ; |LCD_TopModule|clock_basic:u1|lpm_divide:Mod1|lpm_divide_htl:auto_generated|sign_div_unsign_akh:divider|alt_u_div_4oe:divider                       ;              ;
;                   |add_sub_7dc:add_sub_4| ; 2 (2)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 2 (2)           ; 0 (0)      ; |LCD_TopModule|clock_basic:u1|lpm_divide:Mod1|lpm_divide_htl:auto_generated|sign_div_unsign_akh:divider|alt_u_div_4oe:divider|add_sub_7dc:add_sub_4 ;              ;
;                   |add_sub_8dc:add_sub_5| ; 5 (5)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |LCD_TopModule|clock_basic:u1|lpm_divide:Mod1|lpm_divide_htl:auto_generated|sign_div_unsign_akh:divider|alt_u_div_4oe:divider|add_sub_8dc:add_sub_5 ;              ;
;       |lpm_divide:Mod2|                   ; 20 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 0 (0)            ; 13 (0)          ; 0 (0)      ; |LCD_TopModule|clock_basic:u1|lpm_divide:Mod2                                                                                                       ;              ;
;          |lpm_divide_jtl:auto_generated|  ; 20 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 0 (0)            ; 13 (0)          ; 0 (0)      ; |LCD_TopModule|clock_basic:u1|lpm_divide:Mod2|lpm_divide_jtl:auto_generated                                                                         ;              ;
;             |sign_div_unsign_ckh:divider| ; 20 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 0 (0)            ; 13 (0)          ; 0 (0)      ; |LCD_TopModule|clock_basic:u1|lpm_divide:Mod2|lpm_divide_jtl:auto_generated|sign_div_unsign_ckh:divider                                             ;              ;
;                |alt_u_div_8oe:divider|    ; 20 (7)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 20 (7)       ; 0 (0)             ; 0 (0)            ; 13 (0)          ; 0 (0)      ; |LCD_TopModule|clock_basic:u1|lpm_divide:Mod2|lpm_divide_jtl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_8oe:divider                       ;              ;
;                   |add_sub_8dc:add_sub_5| ; 6 (6)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 6 (6)           ; 0 (0)      ; |LCD_TopModule|clock_basic:u1|lpm_divide:Mod2|lpm_divide_jtl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_8oe:divider|add_sub_8dc:add_sub_5 ;              ;
;                   |add_sub_9dc:add_sub_6| ; 7 (7)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |LCD_TopModule|clock_basic:u1|lpm_divide:Mod2|lpm_divide_jtl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_8oe:divider|add_sub_9dc:add_sub_6 ;              ;
+-------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                  ;
+-------------+----------+---------------+---------------+-----------------------+-----+
; Name        ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-------------+----------+---------------+---------------+-----------------------+-----+
; lcd_rs      ; Output   ; --            ; --            ; --                    ; --  ;
; lcd_rw      ; Output   ; --            ; --            ; --                    ; --  ;
; lcd_en      ; Output   ; --            ; --            ; --                    ; --  ;
; lcd_data[0] ; Output   ; --            ; --            ; --                    ; --  ;
; lcd_data[1] ; Output   ; --            ; --            ; --                    ; --  ;
; lcd_data[2] ; Output   ; --            ; --            ; --                    ; --  ;
; lcd_data[3] ; Output   ; --            ; --            ; --                    ; --  ;
; lcd_data[4] ; Output   ; --            ; --            ; --                    ; --  ;
; lcd_data[5] ; Output   ; --            ; --            ; --                    ; --  ;
; lcd_data[6] ; Output   ; --            ; --            ; --                    ; --  ;
; lcd_data[7] ; Output   ; --            ; --            ; --                    ; --  ;
; clk         ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; reset       ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; sw2         ; Input    ; ON            ; ON            ; --                    ; --  ;
; sw0         ; Input    ; ON            ; ON            ; --                    ; --  ;
; sw1         ; Input    ; ON            ; ON            ; --                    ; --  ;
+-------------+----------+---------------+---------------+-----------------------+-----+


+------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                   ;
+------------------------------------+-------------------+---------+
; Source Pin / Fanout                ; Pad To Core Index ; Setting ;
+------------------------------------+-------------------+---------+
; clk                                ;                   ;         ;
; reset                              ;                   ;         ;
;      - LCD:u0|lcd_en               ; 0                 ; OFF     ;
;      - LCD:u0|cnt_10ms             ; 0                 ; OFF     ;
;      - clock_basic:u1|day_cnt[0]   ; 0                 ; OFF     ;
;      - clock_basic:u1|day_cnt[1]   ; 0                 ; OFF     ;
;      - clock_basic:u1|day_cnt[2]   ; 0                 ; OFF     ;
;      - clock_basic:u1|hour[0]      ; 0                 ; OFF     ;
;      - clock_basic:u1|hour[1]      ; 0                 ; OFF     ;
;      - clock_basic:u1|hour[2]      ; 0                 ; OFF     ;
;      - clock_basic:u1|hour[3]      ; 0                 ; OFF     ;
;      - clock_basic:u1|hour[4]      ; 0                 ; OFF     ;
;      - clock_basic:u1|min[0]       ; 0                 ; OFF     ;
;      - clock_basic:u1|min[1]       ; 0                 ; OFF     ;
;      - LCD:u0|state.function_set   ; 0                 ; OFF     ;
;      - LCD:u0|state.disp_data      ; 0                 ; OFF     ;
;      - LCD:u0|state.delay_5ms      ; 0                 ; OFF     ;
;      - LCD:u0|line[0]              ; 0                 ; OFF     ;
;      - LCD:u0|line[1]              ; 0                 ; OFF     ;
;      - LCD:u0|line[2]              ; 0                 ; OFF     ;
;      - LCD:u0|line[3]              ; 0                 ; OFF     ;
;      - LCD:u0|line[4]              ; 0                 ; OFF     ;
;      - LCD:u0|line[5]              ; 0                 ; OFF     ;
;      - clock_basic:u1|sec[0]       ; 0                 ; OFF     ;
;      - clock_basic:u1|sec[1]       ; 0                 ; OFF     ;
;      - clock_basic:u1|sec[2]       ; 0                 ; OFF     ;
;      - clock_basic:u1|sec[3]       ; 0                 ; OFF     ;
;      - clock_basic:u1|sec[4]       ; 0                 ; OFF     ;
;      - clock_basic:u1|sec[5]       ; 0                 ; OFF     ;
;      - clock_basic:u1|cnt[0]       ; 0                 ; OFF     ;
;      - clock_basic:u1|cnt[1]       ; 0                 ; OFF     ;
;      - clock_basic:u1|cnt[2]       ; 0                 ; OFF     ;
;      - clock_basic:u1|cnt[3]       ; 0                 ; OFF     ;
;      - clock_basic:u1|cnt[4]       ; 0                 ; OFF     ;
;      - clock_basic:u1|cnt[5]       ; 0                 ; OFF     ;
;      - clock_basic:u1|cnt[6]       ; 0                 ; OFF     ;
;      - clock_basic:u1|cnt[7]       ; 0                 ; OFF     ;
;      - clock_basic:u1|cnt[8]       ; 0                 ; OFF     ;
;      - clock_basic:u1|cnt[9]       ; 0                 ; OFF     ;
;      - clock_basic:u1|cnt[10]      ; 0                 ; OFF     ;
;      - clock_basic:u1|cnt[11]      ; 0                 ; OFF     ;
;      - clock_basic:u1|cnt[12]      ; 0                 ; OFF     ;
;      - clock_basic:u1|cnt[13]      ; 0                 ; OFF     ;
;      - clock_basic:u1|cnt[14]      ; 0                 ; OFF     ;
;      - clock_basic:u1|cnt[15]      ; 0                 ; OFF     ;
;      - clock_basic:u1|cnt[16]      ; 0                 ; OFF     ;
;      - clock_basic:u1|cnt[17]      ; 0                 ; OFF     ;
;      - clock_basic:u1|cnt[18]      ; 0                 ; OFF     ;
;      - clock_basic:u1|cnt[19]      ; 0                 ; OFF     ;
;      - clock_basic:u1|cnt[20]      ; 0                 ; OFF     ;
;      - clock_basic:u1|cnt[21]      ; 0                 ; OFF     ;
;      - clock_basic:u1|cnt[22]      ; 0                 ; OFF     ;
;      - clock_basic:u1|cnt[23]      ; 0                 ; OFF     ;
;      - clock_basic:u1|cnt[24]      ; 0                 ; OFF     ;
;      - clock_basic:u1|cnt[25]      ; 0                 ; OFF     ;
;      - clock_basic:u1|cnt[26]      ; 0                 ; OFF     ;
;      - clock_basic:u1|cnt[27]      ; 0                 ; OFF     ;
;      - LCD:u0|cnt_5ms[0]           ; 0                 ; OFF     ;
;      - LCD:u0|cnt_5ms[1]           ; 0                 ; OFF     ;
;      - LCD:u0|cnt_5ms[2]           ; 0                 ; OFF     ;
;      - LCD:u0|cnt_5ms[3]           ; 0                 ; OFF     ;
;      - LCD:u0|cnt_5ms[4]           ; 0                 ; OFF     ;
;      - LCD:u0|cnt_5ms[5]           ; 0                 ; OFF     ;
;      - LCD:u0|cnt_5ms[6]           ; 0                 ; OFF     ;
;      - LCD:u0|cnt_5ms[7]           ; 0                 ; OFF     ;
;      - LCD:u0|cnt_5ms[8]           ; 0                 ; OFF     ;
;      - LCD:u0|cnt_5ms[9]           ; 0                 ; OFF     ;
;      - LCD:u0|cnt_5ms[10]          ; 0                 ; OFF     ;
;      - LCD:u0|cnt_5ms[11]          ; 0                 ; OFF     ;
;      - LCD:u0|cnt_5ms[12]          ; 0                 ; OFF     ;
;      - LCD:u0|cnt_5ms[13]          ; 0                 ; OFF     ;
;      - LCD:u0|cnt_5ms[14]          ; 0                 ; OFF     ;
;      - LCD:u0|cnt_5ms[15]          ; 0                 ; OFF     ;
;      - LCD:u0|cnt_5ms[16]          ; 0                 ; OFF     ;
;      - LCD:u0|cnt_5ms[17]          ; 0                 ; OFF     ;
;      - LCD:u0|cnt_5ms[18]          ; 0                 ; OFF     ;
;      - LCD:u0|cnt_5ms[19]          ; 0                 ; OFF     ;
;      - LCD:u0|cnt_5ms[20]          ; 0                 ; OFF     ;
;      - LCD:u0|cnt_5ms[21]          ; 0                 ; OFF     ;
;      - LCD:u0|cnt_5ms[22]          ; 0                 ; OFF     ;
;      - LCD:u0|cnt_5ms[23]          ; 0                 ; OFF     ;
;      - LCD:u0|cnt_5ms[24]          ; 0                 ; OFF     ;
;      - LCD:u0|cnt_5ms[25]          ; 0                 ; OFF     ;
;      - LCD:u0|cnt_5ms[26]          ; 0                 ; OFF     ;
;      - LCD:u0|cnt_5ms[27]          ; 0                 ; OFF     ;
;      - LCD:u0|cnt_5ms[28]          ; 0                 ; OFF     ;
;      - LCD:u0|cnt_5ms[29]          ; 0                 ; OFF     ;
;      - LCD:u0|cnt_5ms[30]          ; 0                 ; OFF     ;
;      - LCD:u0|cnt_5ms[31]          ; 0                 ; OFF     ;
;      - LCD:u0|cnt_100ms[0]         ; 0                 ; OFF     ;
;      - LCD:u0|cnt_100ms[1]         ; 0                 ; OFF     ;
;      - LCD:u0|cnt_100ms[2]         ; 0                 ; OFF     ;
;      - LCD:u0|cnt_100ms[3]         ; 0                 ; OFF     ;
;      - LCD:u0|cnt_100ms[4]         ; 0                 ; OFF     ;
;      - clock_basic:u1|min[5]       ; 0                 ; OFF     ;
;      - clock_basic:u1|min[4]       ; 0                 ; OFF     ;
;      - clock_basic:u1|day_buff[0]  ; 0                 ; OFF     ;
;      - clock_basic:u1|day_buff[6]  ; 0                 ; OFF     ;
;      - clock_basic:u1|day_buff[5]  ; 0                 ; OFF     ;
;      - clock_basic:u1|day_buff[3]  ; 0                 ; OFF     ;
;      - clock_basic:u1|day_buff[2]  ; 0                 ; OFF     ;
;      - clock_basic:u1|day_buff[1]  ; 0                 ; OFF     ;
;      - clock_basic:u1|hour_buff[6] ; 0                 ; OFF     ;
;      - clock_basic:u1|hour_buff[3] ; 0                 ; OFF     ;
;      - clock_basic:u1|hour_buff[2] ; 0                 ; OFF     ;
;      - clock_basic:u1|hour_buff[1] ; 0                 ; OFF     ;
;      - clock_basic:u1|hour_buff[4] ; 0                 ; OFF     ;
;      - clock_basic:u1|min_buff[6]  ; 0                 ; OFF     ;
;      - clock_basic:u1|min_buff[3]  ; 0                 ; OFF     ;
;      - clock_basic:u1|min_buff[2]  ; 0                 ; OFF     ;
;      - clock_basic:u1|min_buff[1]  ; 0                 ; OFF     ;
;      - clock_basic:u1|min_buff[4]  ; 0                 ; OFF     ;
;      - clock_basic:u1|min[2]       ; 0                 ; OFF     ;
;      - clock_basic:u1|min[3]       ; 0                 ; OFF     ;
;      - clock_basic:u1|hour_buff[7] ; 0                 ; OFF     ;
;      - clock_basic:u1|min_buff[7]  ; 0                 ; OFF     ;
;      - clock_basic:u1|day_buff[7]  ; 0                 ; OFF     ;
;      - LCD:u0|state.delay_100ms    ; 0                 ; OFF     ;
;      - clock_basic:u1|hour_buff[0] ; 0                 ; OFF     ;
;      - clock_basic:u1|min_buff[0]  ; 0                 ; OFF     ;
;      - clock_basic:u1|hour_buff[5] ; 0                 ; OFF     ;
;      - clock_basic:u1|min_buff[5]  ; 0                 ; OFF     ;
;      - clock_basic:u1|day_buff[4]  ; 0                 ; OFF     ;
;      - LCD:u0|state.disp_clear     ; 0                 ; OFF     ;
;      - LCD:u0|state.entry_mode     ; 0                 ; OFF     ;
;      - LCD:u0|state.disp_on        ; 0                 ; OFF     ;
; sw2                                ;                   ;         ;
;      - clock_basic:u1|day_buff[0]  ; 0                 ; ON      ;
; sw0                                ;                   ;         ;
;      - clock_basic:u1|hour_buff[0] ; 1                 ; ON      ;
; sw1                                ;                   ;         ;
;      - clock_basic:u1|min_buff[0]  ; 0                 ; ON      ;
+------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                      ;
+-----------------------------+---------------+---------+---------------------------+--------+----------------------+------------------+
; Name                        ; Location      ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ;
+-----------------------------+---------------+---------+---------------------------+--------+----------------------+------------------+
; LCD:u0|Equal0~11            ; LC_X19_Y9_N5  ; 7       ; Clock enable              ; no     ; --                   ; --               ;
; LCD:u0|LessThan2~6          ; LC_X20_Y9_N9  ; 35      ; Sync. clear               ; no     ; --                   ; --               ;
; LCD:u0|cnt_100ms[0]~11      ; LC_X19_Y9_N6  ; 5       ; Clock enable              ; no     ; --                   ; --               ;
; LCD:u0|line[4]~13           ; LC_X20_Y13_N0 ; 6       ; Sync. clear               ; no     ; --                   ; --               ;
; LCD:u0|line[4]~14           ; LC_X20_Y13_N4 ; 6       ; Clock enable              ; no     ; --                   ; --               ;
; LCD:u0|state~15             ; LC_X19_Y9_N8  ; 5       ; Sync. clear               ; no     ; --                   ; --               ;
; clk                         ; PIN_28        ; 124     ; Clock                     ; yes    ; Global Clock         ; GCLK2            ;
; clock_basic:u1|Add1~4       ; LC_X24_Y12_N6 ; 1       ; Sync. clear               ; no     ; --                   ; --               ;
; clock_basic:u1|Add1~5       ; LC_X24_Y13_N7 ; 1       ; Sync. clear               ; no     ; --                   ; --               ;
; clock_basic:u1|Add2~5       ; LC_X22_Y18_N1 ; 1       ; Sync. clear               ; no     ; --                   ; --               ;
; clock_basic:u1|LessThan0~5  ; LC_X22_Y11_N2 ; 37      ; Clock enable, Sync. clear ; no     ; --                   ; --               ;
; clock_basic:u1|LessThan1~1  ; LC_X20_Y14_N8 ; 9       ; Sync. clear               ; no     ; --                   ; --               ;
; clock_basic:u1|day_cnt[0]~1 ; LC_X16_Y11_N4 ; 3       ; Clock enable              ; no     ; --                   ; --               ;
; clock_basic:u1|hour[4]~3    ; LC_X23_Y11_N6 ; 5       ; Clock enable              ; no     ; --                   ; --               ;
; clock_basic:u1|min[0]~3     ; LC_X22_Y18_N4 ; 6       ; Clock enable              ; no     ; --                   ; --               ;
; reset                       ; PIN_1         ; 124     ; Async. clear              ; yes    ; Global Clock         ; GCLK3            ;
+-----------------------------+---------------+---------+---------------------------+--------+----------------------+------------------+


+----------------------------------------------------------------------+
; Global & Other Fast Signals                                          ;
+-------+----------+---------+----------------------+------------------+
; Name  ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ;
+-------+----------+---------+----------------------+------------------+
; clk   ; PIN_28   ; 124     ; Global Clock         ; GCLK2            ;
; reset ; PIN_1    ; 124     ; Global Clock         ; GCLK3            ;
+-------+----------+---------+----------------------+------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                              ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                               ; Fan-Out ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; clock_basic:u1|LessThan0~5                                                                                                                                         ; 37      ;
; LCD:u0|LessThan2~6                                                                                                                                                 ; 35      ;
; LCD:u0|line[0]                                                                                                                                                     ; 34      ;
; LCD:u0|line[2]                                                                                                                                                     ; 33      ;
; LCD:u0|line[1]                                                                                                                                                     ; 27      ;
; LCD:u0|line[4]                                                                                                                                                     ; 21      ;
; LCD:u0|line[3]                                                                                                                                                     ; 21      ;
; clock_basic:u1|day_cnt[0]                                                                                                                                          ; 16      ;
; LCD:u0|lpm_divide:Mod3|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_6dc:add_sub_3|add_sub_cella[1]                      ; 15      ;
; clock_basic:u1|day_cnt[1]                                                                                                                                          ; 15      ;
; clock_basic:u1|day_cnt[2]                                                                                                                                          ; 13      ;
; LCD:u0|line[5]                                                                                                                                                     ; 13      ;
; clock_basic:u1|min[4]                                                                                                                                              ; 11      ;
; LCD:u0|lpm_divide:Mod3|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_4|add_sub_cella[1]                      ; 11      ;
; clock_basic:u1|hour[4]                                                                                                                                             ; 11      ;
; clock_basic:u1|hour[3]                                                                                                                                             ; 11      ;
; LCD:u0|state.disp_data                                                                                                                                             ; 11      ;
; clock_basic:u1|Equal1~2                                                                                                                                            ; 9       ;
; clock_basic:u1|LessThan1~1                                                                                                                                         ; 9       ;
; clock_basic:u1|min[5]                                                                                                                                              ; 9       ;
; clock_basic:u1|hour[2]                                                                                                                                             ; 9       ;
; LCD:u0|lpm_divide:Div2|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_6dc:add_sub_3|add_sub_cella[2]~0                    ; 9       ;
; LCD:u0|lpm_divide:Div1|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_6dc:add_sub_3|add_sub_cella[2]~0                    ; 9       ;
; LCD:u0|lpm_divide:Div2|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_4|add_sub_cella[2]~0                    ; 9       ;
; LCD:u0|lpm_divide:Div1|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_4|add_sub_cella[2]~0                    ; 9       ;
; clock_basic:u1|LessThan2~2                                                                                                                                         ; 8       ;
; clock_basic:u1|sec[4]                                                                                                                                              ; 8       ;
; LCD:u0|lpm_divide:Mod5|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_6dc:add_sub_3|add_sub_cella[2]~0                    ; 8       ;
; clock_basic:u1|sec[3]                                                                                                                                              ; 8       ;
; LCD:u0|lpm_divide:Mod3|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_6dc:add_sub_3|add_sub_cella[2]~0                    ; 8       ;
; clock_basic:u1|Add2~3                                                                                                                                              ; 7       ;
; clock_basic:u1|Equal0~2                                                                                                                                            ; 7       ;
; LCD:u0|Equal0~11                                                                                                                                                   ; 7       ;
; clock_basic:u1|lpm_divide:Mod2|lpm_divide_jtl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_8oe:divider|add_sub_8dc:add_sub_5|add_sub_cella[3]~0            ; 7       ;
; LCD:u0|lpm_divide:Mod1|lpm_divide_ftl:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_0oe:divider|add_sub_6dc:add_sub_3|add_sub_cella[2]~0                    ; 7       ;
; LCD:u0|lpm_divide:Mod3|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_4|add_sub_cella[2]~0                    ; 7       ;
; clock_basic:u1|LessThan3~2                                                                                                                                         ; 6       ;
; clock_basic:u1|min[0]~3                                                                                                                                            ; 6       ;
; LCD:u0|line[4]~14                                                                                                                                                  ; 6       ;
; LCD:u0|line[4]~13                                                                                                                                                  ; 6       ;
; clock_basic:u1|hour[1]                                                                                                                                             ; 6       ;
; clock_basic:u1|min[1]                                                                                                                                              ; 6       ;
; clock_basic:u1|sec[5]                                                                                                                                              ; 6       ;
; LCD:u0|lpm_divide:Mod5|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_4|add_sub_cella[2]~0                    ; 6       ;
; clock_basic:u1|sec[2]                                                                                                                                              ; 6       ;
; clock_basic:u1|sec[1]                                                                                                                                              ; 6       ;
; LCD:u0|cnt_100ms[0]~11                                                                                                                                             ; 5       ;
; clock_basic:u1|LessThan2~3                                                                                                                                         ; 5       ;
; LCD:u0|state~15                                                                                                                                                    ; 5       ;
; clock_basic:u1|hour[4]~3                                                                                                                                           ; 5       ;
; clock_basic:u1|hour[0]                                                                                                                                             ; 5       ;
; LCD:u0|lcd_data[7]~2                                                                                                                                               ; 5       ;
; clock_basic:u1|lpm_divide:Mod0|lpm_divide_dtl:auto_generated|sign_div_unsign_6kh:divider|alt_u_div_sne:divider|add_sub_5dc:add_sub_2|add_sub_cella[1]~0            ; 5       ;
; LCD:u0|cnt_5ms[10]~63                                                                                                                                              ; 5       ;
; LCD:u0|cnt_5ms[0]~55                                                                                                                                               ; 5       ;
; LCD:u0|cnt_5ms[17]                                                                                                                                                 ; 5       ;
; LCD:u0|cnt_5ms[16]                                                                                                                                                 ; 5       ;
; LCD:u0|cnt_5ms[15]~45                                                                                                                                              ; 5       ;
; LCD:u0|cnt_5ms[5]~29                                                                                                                                               ; 5       ;
; LCD:u0|cnt_5ms[25]~13                                                                                                                                              ; 5       ;
; LCD:u0|cnt_5ms[20]~3                                                                                                                                               ; 5       ;
; clock_basic:u1|cnt[13]~45                                                                                                                                          ; 5       ;
; clock_basic:u1|cnt[3]~21                                                                                                                                           ; 5       ;
; clock_basic:u1|cnt[8]~11                                                                                                                                           ; 5       ;
; clock_basic:u1|cnt[18]~5                                                                                                                                           ; 5       ;
; LCD:u0|lpm_divide:Div0|lpm_divide_c5m:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_0oe:divider|add_sub_6dc:add_sub_3|add_sub_cella[2]~0                    ; 5       ;
; clock_basic:u1|Add1~2                                                                                                                                              ; 4       ;
; clock_basic:u1|LessThan3~1                                                                                                                                         ; 4       ;
; LCD:u0|state.delay_5ms                                                                                                                                             ; 4       ;
; LCD:u0|state.function_set                                                                                                                                          ; 4       ;
; LCD:u0|Mux7~8                                                                                                                                                      ; 4       ;
; LCD:u0|Mux6~2                                                                                                                                                      ; 4       ;
; clock_basic:u1|min[0]                                                                                                                                              ; 4       ;
; clock_basic:u1|lpm_divide:Mod2|lpm_divide_jtl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_8oe:divider|add_sub_9dc:add_sub_6|add_sub_cella[3]~5            ; 4       ;
; LCD:u0|cnt_5ms[10]                                                                                                                                                 ; 4       ;
; LCD:u0|cnt_5ms[9]                                                                                                                                                  ; 4       ;
; LCD:u0|cnt_5ms[8]                                                                                                                                                  ; 4       ;
; LCD:u0|cnt_5ms[1]                                                                                                                                                  ; 4       ;
; LCD:u0|cnt_5ms[0]                                                                                                                                                  ; 4       ;
; LCD:u0|cnt_5ms[11]                                                                                                                                                 ; 4       ;
; LCD:u0|cnt_5ms[12]                                                                                                                                                 ; 4       ;
; LCD:u0|cnt_5ms[7]                                                                                                                                                  ; 4       ;
; LCD:u0|cnt_5ms[4]                                                                                                                                                  ; 4       ;
; LCD:u0|cnt_5ms[3]                                                                                                                                                  ; 4       ;
; LCD:u0|cnt_5ms[2]                                                                                                                                                  ; 4       ;
; LCD:u0|cnt_5ms[6]                                                                                                                                                  ; 4       ;
; clock_basic:u1|cnt[23]~31                                                                                                                                          ; 4       ;
; clock_basic:u1|cnt[22]                                                                                                                                             ; 4       ;
; clock_basic:u1|cnt[21]                                                                                                                                             ; 4       ;
; clock_basic:u1|cnt[18]                                                                                                                                             ; 4       ;
; clock_basic:u1|Add2~4                                                                                                                                              ; 3       ;
; LCD:u0|state.delay_100ms                                                                                                                                           ; 3       ;
; clock_basic:u1|day_cnt[0]~1                                                                                                                                        ; 3       ;
; LCD:u0|Equal0~7                                                                                                                                                    ; 3       ;
; LCD:u0|cnt_10ms                                                                                                                                                    ; 3       ;
; LCD:u0|LessThan0~11                                                                                                                                                ; 3       ;
; LCD:u0|Mux6~11                                                                                                                                                     ; 3       ;
; LCD:u0|Selector4~2                                                                                                                                                 ; 3       ;
; LCD:u0|cnt_100ms[4]                                                                                                                                                ; 3       ;
; clock_basic:u1|lpm_divide:Mod1|lpm_divide_htl:auto_generated|sign_div_unsign_akh:divider|alt_u_div_4oe:divider|add_sub_8dc:add_sub_5|add_sub_cella[4]~0            ; 3       ;
; clock_basic:u1|lpm_divide:Mod0|lpm_divide_dtl:auto_generated|sign_div_unsign_6kh:divider|alt_u_div_sne:divider|add_sub_6dc:add_sub_3|add_sub_cella[1]~5            ; 3       ;
; LCD:u0|cnt_5ms[5]                                                                                                                                                  ; 3       ;
; LCD:u0|cnt_5ms[18]                                                                                                                                                 ; 3       ;
; clock_basic:u1|cnt[25]                                                                                                                                             ; 3       ;
; clock_basic:u1|cnt[10]                                                                                                                                             ; 3       ;
; clock_basic:u1|cnt[20]                                                                                                                                             ; 3       ;
; clock_basic:u1|cnt[19]                                                                                                                                             ; 3       ;
; clock_basic:u1|cnt[24]                                                                                                                                             ; 3       ;
; clock_basic:u1|cnt[23]                                                                                                                                             ; 3       ;
; clock_basic:u1|cnt[7]                                                                                                                                              ; 3       ;
; clock_basic:u1|cnt[6]                                                                                                                                              ; 3       ;
; clock_basic:u1|cnt[9]                                                                                                                                              ; 3       ;
; clock_basic:u1|cnt[8]                                                                                                                                              ; 3       ;
; LCD:u0|lpm_divide:Mod1|lpm_divide_ftl:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_0oe:divider|add_sub_7dc:add_sub_4|add_sub_cella[2]~0                    ; 3       ;
; LCD:u0|lpm_divide:Mod3|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_5|add_sub_cella[2]~0                    ; 3       ;
; LCD:u0|lpm_divide:Mod5|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_5|add_sub_cella[2]~0                    ; 3       ;
; clock_basic:u1|sec[0]                                                                                                                                              ; 3       ;
; clock_basic:u1|lpm_divide:Mod1|lpm_divide_htl:auto_generated|sign_div_unsign_akh:divider|alt_u_div_4oe:divider|add_sub_7dc:add_sub_4|add_sub_cella[3]~1            ; 2       ;
; clock_basic:u1|hour~15                                                                                                                                             ; 2       ;
; clock_basic:u1|lpm_divide:Mod2|lpm_divide_jtl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_8oe:divider|StageOut[37]~4                                      ; 2       ;
; LCD:u0|lpm_divide:Div2|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_6dc:add_sub_3|add_sub_cella[1]                      ; 2       ;
; LCD:u0|lpm_divide:Div1|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_6dc:add_sub_3|add_sub_cella[1]                      ; 2       ;
; clock_basic:u1|Add2~2                                                                                                                                              ; 2       ;
; clock_basic:u1|lpm_divide:Mod2|lpm_divide_jtl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_8oe:divider|StageOut[38]~3                                      ; 2       ;
; clock_basic:u1|lpm_divide:Mod2|lpm_divide_jtl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_8oe:divider|StageOut[38]~2                                      ; 2       ;
; clock_basic:u1|lpm_divide:Mod2|lpm_divide_jtl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_8oe:divider|StageOut[39]~1                                      ; 2       ;
; clock_basic:u1|lpm_divide:Mod2|lpm_divide_jtl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_8oe:divider|StageOut[39]~0                                      ; 2       ;
; clock_basic:u1|Add2~1                                                                                                                                              ; 2       ;
; LCD:u0|LessThan3~0                                                                                                                                                 ; 2       ;
; clock_basic:u1|lpm_divide:Mod1|lpm_divide_htl:auto_generated|sign_div_unsign_akh:divider|alt_u_div_4oe:divider|StageOut[27]~0                                      ; 2       ;
; clock_basic:u1|min_buff[4]                                                                                                                                         ; 2       ;
; clock_basic:u1|min_buff[1]                                                                                                                                         ; 2       ;
; clock_basic:u1|min_buff[2]                                                                                                                                         ; 2       ;
; clock_basic:u1|min_buff[3]                                                                                                                                         ; 2       ;
; clock_basic:u1|min_buff[6]                                                                                                                                         ; 2       ;
; clock_basic:u1|hour_buff[4]                                                                                                                                        ; 2       ;
; clock_basic:u1|hour_buff[1]                                                                                                                                        ; 2       ;
; clock_basic:u1|hour_buff[2]                                                                                                                                        ; 2       ;
; clock_basic:u1|hour_buff[3]                                                                                                                                        ; 2       ;
; clock_basic:u1|hour_buff[6]                                                                                                                                        ; 2       ;
; clock_basic:u1|lpm_divide:Mod0|lpm_divide_dtl:auto_generated|sign_div_unsign_6kh:divider|alt_u_div_sne:divider|StageOut[8]~3                                       ; 2       ;
; clock_basic:u1|day_buff[1]                                                                                                                                         ; 2       ;
; clock_basic:u1|day_buff[2]                                                                                                                                         ; 2       ;
; clock_basic:u1|day_buff[3]                                                                                                                                         ; 2       ;
; clock_basic:u1|day_buff[5]                                                                                                                                         ; 2       ;
; clock_basic:u1|day_buff[6]                                                                                                                                         ; 2       ;
; clock_basic:u1|day_buff[0]                                                                                                                                         ; 2       ;
; clock_basic:u1|lpm_divide:Mod0|lpm_divide_dtl:auto_generated|sign_div_unsign_6kh:divider|alt_u_div_sne:divider|StageOut[9]~1                                       ; 2       ;
; clock_basic:u1|lpm_divide:Mod0|lpm_divide_dtl:auto_generated|sign_div_unsign_6kh:divider|alt_u_div_sne:divider|StageOut[9]~0                                       ; 2       ;
; LCD:u0|LessThan7~0                                                                                                                                                 ; 2       ;
; LCD:u0|Equal0~8                                                                                                                                                    ; 2       ;
; LCD:u0|Equal0~6                                                                                                                                                    ; 2       ;
; LCD:u0|LessThan2~0                                                                                                                                                 ; 2       ;
; LCD:u0|Equal0~4                                                                                                                                                    ; 2       ;
; LCD:u0|Equal0~3                                                                                                                                                    ; 2       ;
; LCD:u0|LessThan8~0                                                                                                                                                 ; 2       ;
; LCD:u0|Mux2~1                                                                                                                                                      ; 2       ;
; LCD:u0|Mux6~25                                                                                                                                                     ; 2       ;
; LCD:u0|Mux6~23                                                                                                                                                     ; 2       ;
; LCD:u0|lpm_divide:Mod5|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|StageOut[22]~4                                              ; 2       ;
; LCD:u0|lpm_divide:Mod5|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_6dc:add_sub_3|add_sub_cella[1]                      ; 2       ;
; LCD:u0|lpm_divide:Mod5|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|StageOut[22]~3                                              ; 2       ;
; LCD:u0|lpm_divide:Mod3|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|StageOut[22]~1                                              ; 2       ;
; LCD:u0|lpm_divide:Mod3|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|StageOut[22]~0                                              ; 2       ;
; LCD:u0|lpm_divide:Mod1|lpm_divide_ftl:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_0oe:divider|StageOut[17]~1                                              ; 2       ;
; LCD:u0|lpm_divide:Mod1|lpm_divide_ftl:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_0oe:divider|StageOut[17]~0                                              ; 2       ;
; LCD:u0|state.disp_on                                                                                                                                               ; 2       ;
; LCD:u0|Mux5~6                                                                                                                                                      ; 2       ;
; LCD:u0|lpm_divide:Mod5|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|StageOut[21]~1                                              ; 2       ;
; LCD:u0|lpm_divide:Mod5|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|StageOut[21]~0                                              ; 2       ;
; LCD:u0|state.entry_mode                                                                                                                                            ; 2       ;
; LCD:u0|LessThan0~7                                                                                                                                                 ; 2       ;
; LCD:u0|LessThan0~6                                                                                                                                                 ; 2       ;
; LCD:u0|LessThan0~4                                                                                                                                                 ; 2       ;
; LCD:u0|LessThan0~0                                                                                                                                                 ; 2       ;
; LCD:u0|WideOr8~0                                                                                                                                                   ; 2       ;
; LCD:u0|Selector5~0                                                                                                                                                 ; 2       ;
; LCD:u0|LessThan1~0                                                                                                                                                 ; 2       ;
; LCD:u0|Mux6~1                                                                                                                                                      ; 2       ;
; LCD:u0|lpm_divide:Mod3|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_6dc:add_sub_3|add_sub_cella[2]~10                   ; 2       ;
; LCD:u0|lpm_divide:Mod5|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_6dc:add_sub_3|add_sub_cella[2]~10                   ; 2       ;
; LCD:u0|lpm_divide:Div2|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_6dc:add_sub_3|add_sub_cella[2]~10                   ; 2       ;
; LCD:u0|lpm_divide:Div1|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_6dc:add_sub_3|add_sub_cella[2]~10                   ; 2       ;
; LCD:u0|cnt_100ms[3]                                                                                                                                                ; 2       ;
; LCD:u0|cnt_100ms[2]                                                                                                                                                ; 2       ;
; LCD:u0|cnt_100ms[1]                                                                                                                                                ; 2       ;
; LCD:u0|cnt_100ms[0]                                                                                                                                                ; 2       ;
; LCD:u0|cnt_5ms[15]                                                                                                                                                 ; 2       ;
; LCD:u0|cnt_5ms[14]                                                                                                                                                 ; 2       ;
; LCD:u0|cnt_5ms[13]                                                                                                                                                 ; 2       ;
; LCD:u0|cnt_5ms[31]                                                                                                                                                 ; 2       ;
; LCD:u0|cnt_5ms[30]                                                                                                                                                 ; 2       ;
; LCD:u0|cnt_5ms[29]                                                                                                                                                 ; 2       ;
; LCD:u0|cnt_5ms[28]                                                                                                                                                 ; 2       ;
; LCD:u0|cnt_5ms[27]                                                                                                                                                 ; 2       ;
; LCD:u0|cnt_5ms[26]                                                                                                                                                 ; 2       ;
; LCD:u0|cnt_5ms[25]                                                                                                                                                 ; 2       ;
; LCD:u0|cnt_5ms[24]                                                                                                                                                 ; 2       ;
; LCD:u0|cnt_5ms[23]                                                                                                                                                 ; 2       ;
; LCD:u0|cnt_5ms[22]                                                                                                                                                 ; 2       ;
; LCD:u0|cnt_5ms[21]                                                                                                                                                 ; 2       ;
; LCD:u0|cnt_5ms[20]                                                                                                                                                 ; 2       ;
; LCD:u0|cnt_5ms[19]                                                                                                                                                 ; 2       ;
; clock_basic:u1|sec[3]~7                                                                                                                                            ; 2       ;
; clock_basic:u1|cnt[17]                                                                                                                                             ; 2       ;
; clock_basic:u1|cnt[16]                                                                                                                                             ; 2       ;
; clock_basic:u1|cnt[15]                                                                                                                                             ; 2       ;
; clock_basic:u1|cnt[14]                                                                                                                                             ; 2       ;
; clock_basic:u1|cnt[13]                                                                                                                                             ; 2       ;
; clock_basic:u1|cnt[12]                                                                                                                                             ; 2       ;
; clock_basic:u1|cnt[11]                                                                                                                                             ; 2       ;
; clock_basic:u1|cnt[5]                                                                                                                                              ; 2       ;
; clock_basic:u1|cnt[4]                                                                                                                                              ; 2       ;
; clock_basic:u1|cnt[3]                                                                                                                                              ; 2       ;
; clock_basic:u1|cnt[2]                                                                                                                                              ; 2       ;
; clock_basic:u1|cnt[1]                                                                                                                                              ; 2       ;
; clock_basic:u1|cnt[0]                                                                                                                                              ; 2       ;
; clock_basic:u1|cnt[27]                                                                                                                                             ; 2       ;
; clock_basic:u1|cnt[26]                                                                                                                                             ; 2       ;
; LCD:u0|line[3]~2                                                                                                                                                   ; 2       ;
; sw1                                                                                                                                                                ; 1       ;
; sw0                                                                                                                                                                ; 1       ;
; sw2                                                                                                                                                                ; 1       ;
; LCD:u0|lpm_divide:Div2|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_4|add_sub_cella[2]~27                   ; 1       ;
; LCD:u0|lpm_divide:Div0|lpm_divide_c5m:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_0oe:divider|add_sub_6dc:add_sub_3|add_sub_cella[2]~22                   ; 1       ;
; LCD:u0|lpm_divide:Div1|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_4|add_sub_cella[2]~27                   ; 1       ;
; clock_basic:u1|lpm_divide:Mod2|lpm_divide_jtl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_8oe:divider|add_sub_9dc:add_sub_6|add_sub_cella[3]~25           ; 1       ;
; LCD:u0|lpm_divide:Div2|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_6dc:add_sub_3|add_sub_cella[2]~22                   ; 1       ;
; LCD:u0|lpm_divide:Div1|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_6dc:add_sub_3|add_sub_cella[2]~22                   ; 1       ;
; clock_basic:u1|lpm_divide:Mod2|lpm_divide_jtl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_8oe:divider|add_sub_8dc:add_sub_5|add_sub_cella[3]~20           ; 1       ;
; clock_basic:u1|lpm_divide:Mod1|lpm_divide_htl:auto_generated|sign_div_unsign_akh:divider|alt_u_div_4oe:divider|add_sub_8dc:add_sub_5|add_sub_cella[4]~15           ; 1       ;
; clock_basic:u1|lpm_divide:Mod0|lpm_divide_dtl:auto_generated|sign_div_unsign_6kh:divider|alt_u_div_sne:divider|add_sub_5dc:add_sub_2|add_sub_cella[1]~15           ; 1       ;
; LCD:u0|lpm_divide:Mod5|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_6dc:add_sub_3|add_sub_cella[2]~22                   ; 1       ;
; LCD:u0|lpm_divide:Mod3|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_6dc:add_sub_3|add_sub_cella[2]~21                   ; 1       ;
; LCD:u0|lpm_divide:Mod5|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_4|add_sub_cella[2]~27                   ; 1       ;
; LCD:u0|lpm_divide:Mod3|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_4|add_sub_cella[2]~26                   ; 1       ;
; LCD:u0|lpm_divide:Mod1|lpm_divide_ftl:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_0oe:divider|add_sub_7dc:add_sub_4|add_sub_cella[2]~26                   ; 1       ;
; LCD:u0|lpm_divide:Mod3|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_5|add_sub_cella[2]~26                   ; 1       ;
; LCD:u0|lpm_divide:Mod5|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_5|add_sub_cella[2]~27                   ; 1       ;
; LCD:u0|lpm_divide:Mod1|lpm_divide_ftl:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_0oe:divider|add_sub_6dc:add_sub_3|add_sub_cella[2]~21                   ; 1       ;
; clock_basic:u1|lpm_divide:Mod0|lpm_divide_dtl:auto_generated|sign_div_unsign_6kh:divider|alt_u_div_sne:divider|add_sub_6dc:add_sub_3|add_sub_cella[1]~21           ; 1       ;
; clock_basic:u1|min~21                                                                                                                                              ; 1       ;
; LCD:u0|lcd_data[7]~4                                                                                                                                               ; 1       ;
; LCD:u0|Selector4~4                                                                                                                                                 ; 1       ;
; LCD:u0|Mux5~10                                                                                                                                                     ; 1       ;
; LCD:u0|lpm_divide:Div2|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|StageOut[20]~13                                             ; 1       ;
; LCD:u0|lpm_divide:Div2|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|StageOut[20]~12                                             ; 1       ;
; LCD:u0|lpm_divide:Div1|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|StageOut[20]~13                                             ; 1       ;
; LCD:u0|lpm_divide:Div1|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|StageOut[20]~12                                             ; 1       ;
; LCD:u0|lpm_divide:Div2|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|StageOut[21]~11                                             ; 1       ;
; LCD:u0|lpm_divide:Div2|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_4|add_sub_cella[1]~COUTCOUT1_43         ; 1       ;
; LCD:u0|lpm_divide:Div2|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_4|add_sub_cella[1]~COUT                 ; 1       ;
; LCD:u0|lpm_divide:Div2|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_4|add_sub_cella[1]                      ; 1       ;
; LCD:u0|lpm_divide:Div2|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|StageOut[21]~10                                             ; 1       ;
; LCD:u0|lpm_divide:Div2|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|StageOut[16]~9                                              ; 1       ;
; LCD:u0|lpm_divide:Div2|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|StageOut[16]~8                                              ; 1       ;
; LCD:u0|lpm_divide:Div0|lpm_divide_c5m:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_0oe:divider|StageOut[16]~3                                              ; 1       ;
; LCD:u0|lpm_divide:Div0|lpm_divide_c5m:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_0oe:divider|add_sub_6dc:add_sub_3|add_sub_cella[1]~COUTCOUT1_35         ; 1       ;
; LCD:u0|lpm_divide:Div0|lpm_divide_c5m:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_0oe:divider|add_sub_6dc:add_sub_3|add_sub_cella[1]~COUT                 ; 1       ;
; LCD:u0|lpm_divide:Div0|lpm_divide_c5m:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_0oe:divider|add_sub_6dc:add_sub_3|add_sub_cella[1]                      ; 1       ;
; LCD:u0|lpm_divide:Div1|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|StageOut[21]~11                                             ; 1       ;
; LCD:u0|lpm_divide:Div1|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_4|add_sub_cella[1]~COUTCOUT1_43         ; 1       ;
; LCD:u0|lpm_divide:Div1|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_4|add_sub_cella[1]~COUT                 ; 1       ;
; LCD:u0|lpm_divide:Div1|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_4|add_sub_cella[1]                      ; 1       ;
; LCD:u0|lpm_divide:Div1|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|StageOut[21]~10                                             ; 1       ;
; LCD:u0|lpm_divide:Div1|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|StageOut[16]~9                                              ; 1       ;
; LCD:u0|lpm_divide:Div1|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|StageOut[16]~8                                              ; 1       ;
; clock_basic:u1|lpm_divide:Mod2|lpm_divide_jtl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_8oe:divider|StageOut[40]~6                                      ; 1       ;
; clock_basic:u1|lpm_divide:Mod2|lpm_divide_jtl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_8oe:divider|StageOut[40]~5                                      ; 1       ;
; clock_basic:u1|min~20                                                                                                                                              ; 1       ;
; clock_basic:u1|min~19                                                                                                                                              ; 1       ;
; clock_basic:u1|min~18                                                                                                                                              ; 1       ;
; clock_basic:u1|lpm_divide:Mod2|lpm_divide_jtl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_8oe:divider|add_sub_9dc:add_sub_6|add_sub_cella[2]~COUTCOUT1_41 ; 1       ;
; clock_basic:u1|lpm_divide:Mod2|lpm_divide_jtl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_8oe:divider|add_sub_9dc:add_sub_6|add_sub_cella[2]~COUT         ; 1       ;
; clock_basic:u1|lpm_divide:Mod2|lpm_divide_jtl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_8oe:divider|add_sub_9dc:add_sub_6|add_sub_cella[2]              ; 1       ;
; clock_basic:u1|Add2~6                                                                                                                                              ; 1       ;
; clock_basic:u1|Add1~5                                                                                                                                              ; 1       ;
; LCD:u0|lpm_divide:Mod3|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|StageOut[17]~11                                             ; 1       ;
; LCD:u0|lpm_divide:Mod3|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|StageOut[17]~10                                             ; 1       ;
; clock_basic:u1|min~17                                                                                                                                              ; 1       ;
; clock_basic:u1|Add2~5                                                                                                                                              ; 1       ;
; LCD:u0|lpm_divide:Mod5|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|StageOut[17]~13                                             ; 1       ;
; LCD:u0|lpm_divide:Mod5|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|StageOut[17]~12                                             ; 1       ;
; clock_basic:u1|Add1~4                                                                                                                                              ; 1       ;
; clock_basic:u1|lpm_divide:Mod1|lpm_divide_htl:auto_generated|sign_div_unsign_akh:divider|alt_u_div_4oe:divider|StageOut[28]~1                                      ; 1       ;
; LCD:u0|lpm_divide:Div2|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|StageOut[22]~7                                              ; 1       ;
; LCD:u0|lpm_divide:Div2|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|StageOut[22]~6                                              ; 1       ;
; LCD:u0|lpm_divide:Div2|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_6dc:add_sub_3|add_sub_cella[1]~COUTCOUT1_35         ; 1       ;
; LCD:u0|lpm_divide:Div2|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_6dc:add_sub_3|add_sub_cella[1]~COUT                 ; 1       ;
; LCD:u0|lpm_divide:Div2|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|StageOut[17]~5                                              ; 1       ;
; LCD:u0|lpm_divide:Div2|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|StageOut[17]~4                                              ; 1       ;
; LCD:u0|lpm_divide:Div0|lpm_divide_c5m:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_0oe:divider|StageOut[17]~2                                              ; 1       ;
; LCD:u0|lpm_divide:Div0|lpm_divide_c5m:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_0oe:divider|StageOut[17]~1                                              ; 1       ;
; LCD:u0|lpm_divide:Div1|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|StageOut[22]~7                                              ; 1       ;
; LCD:u0|lpm_divide:Div1|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|StageOut[22]~6                                              ; 1       ;
; LCD:u0|lpm_divide:Div1|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_6dc:add_sub_3|add_sub_cella[1]~COUTCOUT1_35         ; 1       ;
; LCD:u0|lpm_divide:Div1|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_6dc:add_sub_3|add_sub_cella[1]~COUT                 ; 1       ;
; LCD:u0|lpm_divide:Div1|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|StageOut[17]~5                                              ; 1       ;
; LCD:u0|lpm_divide:Div1|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|StageOut[17]~4                                              ; 1       ;
; clock_basic:u1|lpm_divide:Mod2|lpm_divide_jtl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_8oe:divider|add_sub_8dc:add_sub_5|add_sub_cella[2]~COUTCOUT1_33 ; 1       ;
; clock_basic:u1|lpm_divide:Mod2|lpm_divide_jtl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_8oe:divider|add_sub_8dc:add_sub_5|add_sub_cella[2]~COUT         ; 1       ;
; clock_basic:u1|lpm_divide:Mod2|lpm_divide_jtl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_8oe:divider|add_sub_8dc:add_sub_5|add_sub_cella[2]              ; 1       ;
; clock_basic:u1|lpm_divide:Mod0|lpm_divide_dtl:auto_generated|sign_div_unsign_6kh:divider|alt_u_div_sne:divider|StageOut[10]~7                                      ; 1       ;
; clock_basic:u1|lpm_divide:Mod0|lpm_divide_dtl:auto_generated|sign_div_unsign_6kh:divider|alt_u_div_sne:divider|StageOut[10]~6                                      ; 1       ;
; LCD:u0|d2~0                                                                                                                                                        ; 1       ;
; LCD:u0|lpm_divide:Mod5|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|StageOut[18]~11                                             ; 1       ;
; LCD:u0|lpm_divide:Mod5|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|StageOut[18]~10                                             ; 1       ;
; LCD:u0|lpm_divide:Mod3|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|StageOut[18]~9                                              ; 1       ;
; LCD:u0|lpm_divide:Mod3|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|StageOut[18]~8                                              ; 1       ;
; LCD:u0|lpm_divide:Mod1|lpm_divide_ftl:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_0oe:divider|StageOut[18]~5                                              ; 1       ;
; LCD:u0|lpm_divide:Mod1|lpm_divide_ftl:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_0oe:divider|StageOut[18]~4                                              ; 1       ;
; LCD:u0|lpm_divide:Div2|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|StageOut[18]~3                                              ; 1       ;
; LCD:u0|lpm_divide:Div2|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|StageOut[18]~2                                              ; 1       ;
; LCD:u0|lpm_divide:Div1|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|StageOut[18]~3                                              ; 1       ;
; LCD:u0|lpm_divide:Div1|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|StageOut[18]~2                                              ; 1       ;
; LCD:u0|lpm_divide:Mod3|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|StageOut[23]~7                                              ; 1       ;
; LCD:u0|lpm_divide:Mod3|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|StageOut[23]~6                                              ; 1       ;
; LCD:u0|lpm_divide:Mod5|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|StageOut[23]~9                                              ; 1       ;
; LCD:u0|lpm_divide:Mod5|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|StageOut[23]~8                                              ; 1       ;
; LCD:u0|lpm_divide:Div2|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|StageOut[23]~1                                              ; 1       ;
; LCD:u0|lpm_divide:Div2|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|StageOut[23]~0                                              ; 1       ;
; LCD:u0|lpm_divide:Div0|lpm_divide_c5m:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_0oe:divider|StageOut[18]~0                                              ; 1       ;
; LCD:u0|lpm_divide:Div1|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|StageOut[23]~1                                              ; 1       ;
; LCD:u0|lpm_divide:Div1|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|StageOut[23]~0                                              ; 1       ;
; clock_basic:u1|min~6                                                                                                                                               ; 1       ;
; clock_basic:u1|min~4                                                                                                                                               ; 1       ;
; clock_basic:u1|Add0~0                                                                                                                                              ; 1       ;
; LCD:u0|lpm_divide:Mod5|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|StageOut[16]~7                                              ; 1       ;
; LCD:u0|lpm_divide:Mod5|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|StageOut[16]~6                                              ; 1       ;
; clock_basic:u1|min[3]                                                                                                                                              ; 1       ;
; LCD:u0|lpm_divide:Mod3|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|StageOut[16]~5                                              ; 1       ;
; LCD:u0|lpm_divide:Mod3|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|StageOut[16]~4                                              ; 1       ;
; LCD:u0|lpm_divide:Mod1|lpm_divide_ftl:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_0oe:divider|StageOut[16]~3                                              ; 1       ;
; LCD:u0|lpm_divide:Mod1|lpm_divide_ftl:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_0oe:divider|StageOut[16]~2                                              ; 1       ;
; clock_basic:u1|min[2]                                                                                                                                              ; 1       ;
; LCD:u0|lpm_divide:Mod3|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|StageOut[21]~3                                              ; 1       ;
; LCD:u0|lpm_divide:Mod3|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|StageOut[21]~2                                              ; 1       ;
; clock_basic:u1|hour~7                                                                                                                                              ; 1       ;
; clock_basic:u1|lpm_divide:Mod1|lpm_divide_htl:auto_generated|sign_div_unsign_akh:divider|alt_u_div_4oe:divider|add_sub_7dc:add_sub_4|add_sub_cella[3]~COUTCOUT1_7  ; 1       ;
; clock_basic:u1|lpm_divide:Mod1|lpm_divide_htl:auto_generated|sign_div_unsign_akh:divider|alt_u_div_4oe:divider|add_sub_7dc:add_sub_4|add_sub_cella[3]~COUT         ; 1       ;
; clock_basic:u1|lpm_divide:Mod1|lpm_divide_htl:auto_generated|sign_div_unsign_akh:divider|alt_u_div_4oe:divider|add_sub_7dc:add_sub_4|add_sub_cella[3]              ; 1       ;
; clock_basic:u1|hour~6                                                                                                                                              ; 1       ;
; clock_basic:u1|Add1~0                                                                                                                                              ; 1       ;
; clock_basic:u1|hour~4                                                                                                                                              ; 1       ;
; clock_basic:u1|lpm_divide:Mod1|lpm_divide_htl:auto_generated|sign_div_unsign_akh:divider|alt_u_div_4oe:divider|add_sub_8dc:add_sub_5|add_sub_cella[3]~COUTCOUT1_25 ; 1       ;
; clock_basic:u1|lpm_divide:Mod1|lpm_divide_htl:auto_generated|sign_div_unsign_akh:divider|alt_u_div_4oe:divider|add_sub_8dc:add_sub_5|add_sub_cella[3]~COUT         ; 1       ;
; clock_basic:u1|lpm_divide:Mod1|lpm_divide_htl:auto_generated|sign_div_unsign_akh:divider|alt_u_div_4oe:divider|add_sub_8dc:add_sub_5|add_sub_cella[3]              ; 1       ;
; clock_basic:u1|min_buff[5]                                                                                                                                         ; 1       ;
; clock_basic:u1|min_buff[0]                                                                                                                                         ; 1       ;
; clock_basic:u1|Equal1~1                                                                                                                                            ; 1       ;
; clock_basic:u1|Equal1~0                                                                                                                                            ; 1       ;
; clock_basic:u1|hour_buff[5]                                                                                                                                        ; 1       ;
; clock_basic:u1|hour_buff[0]                                                                                                                                        ; 1       ;
; clock_basic:u1|Equal0~1                                                                                                                                            ; 1       ;
; clock_basic:u1|Equal0~0                                                                                                                                            ; 1       ;
; clock_basic:u1|lpm_divide:Mod0|lpm_divide_dtl:auto_generated|sign_div_unsign_6kh:divider|alt_u_div_sne:divider|add_sub_5dc:add_sub_2|add_sub_cella[0]~COUTCOUT1_25 ; 1       ;
; clock_basic:u1|lpm_divide:Mod0|lpm_divide_dtl:auto_generated|sign_div_unsign_6kh:divider|alt_u_div_sne:divider|add_sub_5dc:add_sub_2|add_sub_cella[0]~COUT         ; 1       ;
; clock_basic:u1|lpm_divide:Mod0|lpm_divide_dtl:auto_generated|sign_div_unsign_6kh:divider|alt_u_div_sne:divider|add_sub_5dc:add_sub_2|add_sub_cella[0]              ; 1       ;
; clock_basic:u1|day_buff[4]                                                                                                                                         ; 1       ;
; clock_basic:u1|Equal2~1                                                                                                                                            ; 1       ;
; clock_basic:u1|Equal2~0                                                                                                                                            ; 1       ;
; clock_basic:u1|day_cnt[0]~0                                                                                                                                        ; 1       ;
; clock_basic:u1|LessThan0~4                                                                                                                                         ; 1       ;
; clock_basic:u1|LessThan0~3                                                                                                                                         ; 1       ;
; clock_basic:u1|LessThan0~2                                                                                                                                         ; 1       ;
; clock_basic:u1|LessThan0~1                                                                                                                                         ; 1       ;
; clock_basic:u1|LessThan0~0                                                                                                                                         ; 1       ;
; clock_basic:u1|LessThan1~0                                                                                                                                         ; 1       ;
; clock_basic:u1|LessThan2~0                                                                                                                                         ; 1       ;
; LCD:u0|lcd_en~1                                                                                                                                                    ; 1       ;
; LCD:u0|LessThan6~1                                                                                                                                                 ; 1       ;
; LCD:u0|LessThan6~0                                                                                                                                                 ; 1       ;
; LCD:u0|lcd_en~0                                                                                                                                                    ; 1       ;
; LCD:u0|LessThan7~2                                                                                                                                                 ; 1       ;
; LCD:u0|LessThan7~1                                                                                                                                                 ; 1       ;
; LCD:u0|LessThan2~5                                                                                                                                                 ; 1       ;
; LCD:u0|LessThan2~4                                                                                                                                                 ; 1       ;
; LCD:u0|LessThan2~3                                                                                                                                                 ; 1       ;
; LCD:u0|LessThan2~2                                                                                                                                                 ; 1       ;
; LCD:u0|LessThan2~1                                                                                                                                                 ; 1       ;
; LCD:u0|Equal0~10                                                                                                                                                   ; 1       ;
; LCD:u0|Equal0~9                                                                                                                                                    ; 1       ;
; LCD:u0|Equal0~5                                                                                                                                                    ; 1       ;
; LCD:u0|Equal0~2                                                                                                                                                    ; 1       ;
; LCD:u0|Equal0~1                                                                                                                                                    ; 1       ;
; LCD:u0|Equal0~0                                                                                                                                                    ; 1       ;
; LCD:u0|Selector0~0                                                                                                                                                 ; 1       ;
; LCD:u0|Mux0~0                                                                                                                                                      ; 1       ;
; LCD:u0|lcd_data[6]~3                                                                                                                                               ; 1       ;
; LCD:u0|Mux1~0                                                                                                                                                      ; 1       ;
; LCD:u0|Selector2~2                                                                                                                                                 ; 1       ;
; LCD:u0|Selector2~1                                                                                                                                                 ; 1       ;
; LCD:u0|Selector2~0                                                                                                                                                 ; 1       ;
; LCD:u0|Mux2~0                                                                                                                                                      ; 1       ;
; LCD:u0|Selector3~0                                                                                                                                                 ; 1       ;
; LCD:u0|Mux3~2                                                                                                                                                      ; 1       ;
; LCD:u0|Mux6~29                                                                                                                                                     ; 1       ;
; LCD:u0|Mux3~1                                                                                                                                                      ; 1       ;
; LCD:u0|Mux3~0                                                                                                                                                      ; 1       ;
; LCD:u0|Mux6~28                                                                                                                                                     ; 1       ;
; LCD:u0|Mux6~27                                                                                                                                                     ; 1       ;
; LCD:u0|Mux6~26                                                                                                                                                     ; 1       ;
; LCD:u0|Mux6~24                                                                                                                                                     ; 1       ;
; LCD:u0|Selector4~3                                                                                                                                                 ; 1       ;
; LCD:u0|lpm_divide:Mod5|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|StageOut[28]~5                                              ; 1       ;
; LCD:u0|lpm_divide:Mod5|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_6dc:add_sub_3|add_sub_cella[1]~COUTCOUT1_35         ; 1       ;
; LCD:u0|lpm_divide:Mod5|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_6dc:add_sub_3|add_sub_cella[1]~COUT                 ; 1       ;
; LCD:u0|Mux4~2                                                                                                                                                      ; 1       ;
; LCD:u0|Mux6~22                                                                                                                                                     ; 1       ;
; LCD:u0|Mux6~21                                                                                                                                                     ; 1       ;
; LCD:u0|Mux6~20                                                                                                                                                     ; 1       ;
; LCD:u0|Mux6~19                                                                                                                                                     ; 1       ;
; LCD:u0|lpm_divide:Mod3|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_6dc:add_sub_3|add_sub_cella[1]~COUTCOUT1_36         ; 1       ;
; LCD:u0|lpm_divide:Mod3|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_6dc:add_sub_3|add_sub_cella[1]~COUT                 ; 1       ;
; LCD:u0|Mux6~18                                                                                                                                                     ; 1       ;
; LCD:u0|Mux4~1                                                                                                                                                      ; 1       ;
; LCD:u0|Mux4~0                                                                                                                                                      ; 1       ;
; LCD:u0|Mux6~17                                                                                                                                                     ; 1       ;
; LCD:u0|Mux6~16                                                                                                                                                     ; 1       ;
; LCD:u0|Mux6~15                                                                                                                                                     ; 1       ;
; LCD:u0|Selector5~6                                                                                                                                                 ; 1       ;
; LCD:u0|Selector5~5                                                                                                                                                 ; 1       ;
; LCD:u0|Mux5~9                                                                                                                                                      ; 1       ;
; LCD:u0|Mux5~8                                                                                                                                                      ; 1       ;
; LCD:u0|Mux5~7                                                                                                                                                      ; 1       ;
; LCD:u0|Mux5~5                                                                                                                                                      ; 1       ;
; LCD:u0|Mux5~4                                                                                                                                                      ; 1       ;
; LCD:u0|Selector5~4                                                                                                                                                 ; 1       ;
; LCD:u0|lpm_divide:Mod5|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|StageOut[27]~2                                              ; 1       ;
; LCD:u0|lpm_divide:Mod5|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_4|add_sub_cella[1]~COUTCOUT1_43         ; 1       ;
; LCD:u0|lpm_divide:Mod5|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_4|add_sub_cella[1]~COUT                 ; 1       ;
; LCD:u0|lpm_divide:Mod5|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_4|add_sub_cella[1]                      ; 1       ;
; LCD:u0|Selector5~3                                                                                                                                                 ; 1       ;
; LCD:u0|Selector5~2                                                                                                                                                 ; 1       ;
; LCD:u0|Mux5~3                                                                                                                                                      ; 1       ;
; LCD:u0|lpm_divide:Mod3|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_4|add_sub_cella[1]~COUTCOUT1_44         ; 1       ;
; LCD:u0|lpm_divide:Mod3|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_4|add_sub_cella[1]~COUT                 ; 1       ;
; LCD:u0|Mux5~2                                                                                                                                                      ; 1       ;
; LCD:u0|WideOr15~1                                                                                                                                                  ; 1       ;
; LCD:u0|Selector5~1                                                                                                                                                 ; 1       ;
; LCD:u0|Selector6~1                                                                                                                                                 ; 1       ;
; LCD:u0|Mux6~14                                                                                                                                                     ; 1       ;
; LCD:u0|Mux6~13                                                                                                                                                     ; 1       ;
; LCD:u0|LessThan0~10                                                                                                                                                ; 1       ;
; LCD:u0|LessThan0~9                                                                                                                                                 ; 1       ;
; LCD:u0|LessThan0~8                                                                                                                                                 ; 1       ;
; LCD:u0|LessThan0~5                                                                                                                                                 ; 1       ;
; LCD:u0|LessThan0~3                                                                                                                                                 ; 1       ;
; LCD:u0|LessThan0~2                                                                                                                                                 ; 1       ;
; LCD:u0|LessThan0~1                                                                                                                                                 ; 1       ;
; LCD:u0|Mux6~12                                                                                                                                                     ; 1       ;
; LCD:u0|Mux6~10                                                                                                                                                     ; 1       ;
; LCD:u0|lpm_divide:Mod1|lpm_divide_ftl:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_0oe:divider|add_sub_7dc:add_sub_4|add_sub_cella[1]~COUTCOUT1_43         ; 1       ;
; LCD:u0|lpm_divide:Mod1|lpm_divide_ftl:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_0oe:divider|add_sub_7dc:add_sub_4|add_sub_cella[1]~COUT                 ; 1       ;
; LCD:u0|Mux6~9                                                                                                                                                      ; 1       ;
; LCD:u0|Mux6~8                                                                                                                                                      ; 1       ;
; LCD:u0|lpm_divide:Mod3|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_5|add_sub_cella[1]~COUTCOUT1_43         ; 1       ;
; LCD:u0|lpm_divide:Mod3|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_5|add_sub_cella[1]~COUT                 ; 1       ;
; LCD:u0|Mux6~7                                                                                                                                                      ; 1       ;
; LCD:u0|Mux6~6                                                                                                                                                      ; 1       ;
; LCD:u0|Mux6~5                                                                                                                                                      ; 1       ;
; LCD:u0|Mux6~4                                                                                                                                                      ; 1       ;
; LCD:u0|Mux6~3                                                                                                                                                      ; 1       ;
; LCD:u0|Selector6~0                                                                                                                                                 ; 1       ;
; LCD:u0|lpm_divide:Mod5|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_5|add_sub_cella[1]~COUTCOUT1_43         ; 1       ;
; LCD:u0|lpm_divide:Mod5|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_5|add_sub_cella[1]~COUT                 ; 1       ;
; LCD:u0|lpm_divide:Mod5|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_5|add_sub_cella[1]                      ; 1       ;
; LCD:u0|Selector7~3                                                                                                                                                 ; 1       ;
; LCD:u0|Selector7~2                                                                                                                                                 ; 1       ;
; LCD:u0|Selector7~1                                                                                                                                                 ; 1       ;
; LCD:u0|Mux7~7                                                                                                                                                      ; 1       ;
; LCD:u0|state.disp_clear                                                                                                                                            ; 1       ;
; LCD:u0|Selector7~0                                                                                                                                                 ; 1       ;
; LCD:u0|Mux7~6                                                                                                                                                      ; 1       ;
; LCD:u0|Mux7~5                                                                                                                                                      ; 1       ;
; LCD:u0|lpm_divide:Mod1|lpm_divide_ftl:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_0oe:divider|add_sub_6dc:add_sub_3|add_sub_cella[1]~COUTCOUT1_35         ; 1       ;
; LCD:u0|lpm_divide:Mod1|lpm_divide_ftl:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_0oe:divider|add_sub_6dc:add_sub_3|add_sub_cella[1]~COUT                 ; 1       ;
; LCD:u0|Mux7~4                                                                                                                                                      ; 1       ;
; LCD:u0|Mux7~3                                                                                                                                                      ; 1       ;
; LCD:u0|WideOr15~0                                                                                                                                                  ; 1       ;
; LCD:u0|Mux7~2                                                                                                                                                      ; 1       ;
; LCD:u0|Mux7~1                                                                                                                                                      ; 1       ;
; LCD:u0|Mux7~0                                                                                                                                                      ; 1       ;
; clock_basic:u1|lpm_divide:Mod0|lpm_divide_dtl:auto_generated|sign_div_unsign_6kh:divider|alt_u_div_sne:divider|add_sub_6dc:add_sub_3|add_sub_cella[0]~COUTCOUT1_34 ; 1       ;
; clock_basic:u1|lpm_divide:Mod0|lpm_divide_dtl:auto_generated|sign_div_unsign_6kh:divider|alt_u_div_sne:divider|add_sub_6dc:add_sub_3|add_sub_cella[0]~COUT         ; 1       ;
; LCD:u0|lcd_en                                                                                                                                                      ; 1       ;
; LCD:u0|lcd_rs~1                                                                                                                                                    ; 1       ;
; LCD:u0|lcd_rs~0                                                                                                                                                    ; 1       ;
; LCD:u0|Mux6~0                                                                                                                                                      ; 1       ;
; LCD:u0|lpm_divide:Div2|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_5|add_sub_cella[2]~22COUT1_31           ; 1       ;
; LCD:u0|lpm_divide:Div2|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_5|add_sub_cella[2]~22                   ; 1       ;
; LCD:u0|lpm_divide:Div2|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_4|add_sub_cella[2]~22COUT1_35           ; 1       ;
; LCD:u0|lpm_divide:Div2|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_4|add_sub_cella[2]~22                   ; 1       ;
; LCD:u0|lpm_divide:Div0|lpm_divide_c5m:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_0oe:divider|add_sub_7dc:add_sub_4|add_sub_cella[2]~22COUT1_31           ; 1       ;
; LCD:u0|lpm_divide:Div0|lpm_divide_c5m:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_0oe:divider|add_sub_7dc:add_sub_4|add_sub_cella[2]~22                   ; 1       ;
; LCD:u0|lpm_divide:Div1|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_5|add_sub_cella[2]~22COUT1_31           ; 1       ;
; LCD:u0|lpm_divide:Div1|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_5|add_sub_cella[2]~22                   ; 1       ;
; LCD:u0|lpm_divide:Div1|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_4|add_sub_cella[2]~22COUT1_35           ; 1       ;
; LCD:u0|lpm_divide:Div1|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_4|add_sub_cella[2]~22                   ; 1       ;
; LCD:u0|lpm_divide:Mod3|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_6dc:add_sub_3|add_sub_cella[2]~17COUT1_30           ; 1       ;
; LCD:u0|lpm_divide:Mod3|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_6dc:add_sub_3|add_sub_cella[2]~17                   ; 1       ;
; LCD:u0|lpm_divide:Div0|lpm_divide_c5m:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_0oe:divider|add_sub_6dc:add_sub_3|add_sub_cella[2]~17COUT1_29           ; 1       ;
; LCD:u0|lpm_divide:Div0|lpm_divide_c5m:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_0oe:divider|add_sub_6dc:add_sub_3|add_sub_cella[2]~17                   ; 1       ;
; LCD:u0|lpm_divide:Mod5|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_6dc:add_sub_3|add_sub_cella[2]~17COUT1_29           ; 1       ;
; LCD:u0|lpm_divide:Mod5|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_6dc:add_sub_3|add_sub_cella[2]~17                   ; 1       ;
; LCD:u0|lpm_divide:Div2|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_5|add_sub_cella[2]~17COUT1_33           ; 1       ;
; LCD:u0|lpm_divide:Div2|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_5|add_sub_cella[2]~17                   ; 1       ;
; LCD:u0|lpm_divide:Div2|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_4|add_sub_cella[2]~17COUT1_37           ; 1       ;
; LCD:u0|lpm_divide:Div2|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_4|add_sub_cella[2]~17                   ; 1       ;
; LCD:u0|lpm_divide:Div2|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_4|add_sub_cella[2]~15                   ; 1       ;
; LCD:u0|lpm_divide:Div2|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_6dc:add_sub_3|add_sub_cella[2]~17COUT1_29           ; 1       ;
; LCD:u0|lpm_divide:Div2|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_6dc:add_sub_3|add_sub_cella[2]~17                   ; 1       ;
; LCD:u0|lpm_divide:Div0|lpm_divide_c5m:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_0oe:divider|add_sub_7dc:add_sub_4|add_sub_cella[2]~17COUT1_33           ; 1       ;
; LCD:u0|lpm_divide:Div0|lpm_divide_c5m:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_0oe:divider|add_sub_7dc:add_sub_4|add_sub_cella[2]~17                   ; 1       ;
; LCD:u0|lpm_divide:Div1|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_5|add_sub_cella[2]~17COUT1_33           ; 1       ;
; LCD:u0|lpm_divide:Div1|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_5|add_sub_cella[2]~17                   ; 1       ;
; LCD:u0|lpm_divide:Div1|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_4|add_sub_cella[2]~17COUT1_37           ; 1       ;
; LCD:u0|lpm_divide:Div1|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_4|add_sub_cella[2]~17                   ; 1       ;
; LCD:u0|lpm_divide:Div1|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_4|add_sub_cella[2]~15                   ; 1       ;
; LCD:u0|lpm_divide:Div1|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_6dc:add_sub_3|add_sub_cella[2]~17COUT1_29           ; 1       ;
; LCD:u0|lpm_divide:Div1|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_6dc:add_sub_3|add_sub_cella[2]~17                   ; 1       ;
; clock_basic:u1|lpm_divide:Mod2|lpm_divide_jtl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_8oe:divider|add_sub_9dc:add_sub_6|add_sub_cella[3]~22COUT1_33   ; 1       ;
; clock_basic:u1|lpm_divide:Mod2|lpm_divide_jtl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_8oe:divider|add_sub_9dc:add_sub_6|add_sub_cella[3]~22           ; 1       ;
; clock_basic:u1|lpm_divide:Mod2|lpm_divide_jtl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_8oe:divider|add_sub_9dc:add_sub_6|add_sub_cella[3]~20           ; 1       ;
; clock_basic:u1|lpm_divide:Mod2|lpm_divide_jtl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_8oe:divider|add_sub_9dc:add_sub_6|add_sub_cella[3]~17COUT1_39   ; 1       ;
; clock_basic:u1|lpm_divide:Mod2|lpm_divide_jtl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_8oe:divider|add_sub_9dc:add_sub_6|add_sub_cella[3]~17           ; 1       ;
; clock_basic:u1|lpm_divide:Mod2|lpm_divide_jtl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_8oe:divider|add_sub_8dc:add_sub_5|add_sub_cella[3]~17COUT1_31   ; 1       ;
; clock_basic:u1|lpm_divide:Mod2|lpm_divide_jtl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_8oe:divider|add_sub_8dc:add_sub_5|add_sub_cella[3]~17           ; 1       ;
; clock_basic:u1|lpm_divide:Mod2|lpm_divide_jtl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_8oe:divider|add_sub_8dc:add_sub_5|add_sub_cella[3]~15           ; 1       ;
; LCD:u0|lpm_divide:Mod3|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_4|add_sub_cella[2]~22COUT1_40           ; 1       ;
; LCD:u0|lpm_divide:Mod3|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_4|add_sub_cella[2]~22                   ; 1       ;
; LCD:u0|lpm_divide:Mod3|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_4|add_sub_cella[2]~20                   ; 1       ;
; LCD:u0|lpm_divide:Mod3|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_6dc:add_sub_3|add_sub_cella[2]~12COUT1_32           ; 1       ;
; LCD:u0|lpm_divide:Mod3|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_6dc:add_sub_3|add_sub_cella[2]~12                   ; 1       ;
; LCD:u0|lpm_divide:Div0|lpm_divide_c5m:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_0oe:divider|add_sub_6dc:add_sub_3|add_sub_cella[2]~12COUT1_31           ; 1       ;
; LCD:u0|lpm_divide:Div0|lpm_divide_c5m:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_0oe:divider|add_sub_6dc:add_sub_3|add_sub_cella[2]~12                   ; 1       ;
; LCD:u0|lpm_divide:Div0|lpm_divide_c5m:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_0oe:divider|add_sub_6dc:add_sub_3|add_sub_cella[2]~10                   ; 1       ;
; LCD:u0|lpm_divide:Mod5|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_4|add_sub_cella[2]~22COUT1_39           ; 1       ;
; LCD:u0|lpm_divide:Mod5|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_4|add_sub_cella[2]~22                   ; 1       ;
; LCD:u0|lpm_divide:Mod5|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_4|add_sub_cella[2]~20                   ; 1       ;
; LCD:u0|lpm_divide:Mod5|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_6dc:add_sub_3|add_sub_cella[2]~12COUT1_31           ; 1       ;
; LCD:u0|lpm_divide:Mod5|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_6dc:add_sub_3|add_sub_cella[2]~12                   ; 1       ;
; clock_basic:u1|lpm_divide:Mod1|lpm_divide_htl:auto_generated|sign_div_unsign_akh:divider|alt_u_div_4oe:divider|add_sub_8dc:add_sub_5|add_sub_cella[4]~12COUT1_23   ; 1       ;
; clock_basic:u1|lpm_divide:Mod1|lpm_divide_htl:auto_generated|sign_div_unsign_akh:divider|alt_u_div_4oe:divider|add_sub_8dc:add_sub_5|add_sub_cella[4]~12           ; 1       ;
; LCD:u0|lpm_divide:Div2|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_5|add_sub_cella[2]~12COUT1_35           ; 1       ;
; LCD:u0|lpm_divide:Div2|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_5|add_sub_cella[2]~12                   ; 1       ;
; LCD:u0|lpm_divide:Div2|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_4|add_sub_cella[2]~12COUT1_39           ; 1       ;
; LCD:u0|lpm_divide:Div2|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_4|add_sub_cella[2]~12                   ; 1       ;
; LCD:u0|lpm_divide:Div2|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_4|add_sub_cella[2]~10                   ; 1       ;
; LCD:u0|lpm_divide:Div2|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_6dc:add_sub_3|add_sub_cella[2]~12COUT1_31           ; 1       ;
; LCD:u0|lpm_divide:Div2|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_6dc:add_sub_3|add_sub_cella[2]~12                   ; 1       ;
; LCD:u0|lpm_divide:Div0|lpm_divide_c5m:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_0oe:divider|add_sub_7dc:add_sub_4|add_sub_cella[2]~12COUT1_35           ; 1       ;
; LCD:u0|lpm_divide:Div0|lpm_divide_c5m:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_0oe:divider|add_sub_7dc:add_sub_4|add_sub_cella[2]~12                   ; 1       ;
; LCD:u0|lpm_divide:Div1|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_5|add_sub_cella[2]~12COUT1_35           ; 1       ;
; LCD:u0|lpm_divide:Div1|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_5|add_sub_cella[2]~12                   ; 1       ;
; LCD:u0|lpm_divide:Div1|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_4|add_sub_cella[2]~12COUT1_39           ; 1       ;
; LCD:u0|lpm_divide:Div1|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_4|add_sub_cella[2]~12                   ; 1       ;
; LCD:u0|lpm_divide:Div1|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_4|add_sub_cella[2]~10                   ; 1       ;
; LCD:u0|lpm_divide:Div1|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_6dc:add_sub_3|add_sub_cella[2]~12COUT1_31           ; 1       ;
; LCD:u0|lpm_divide:Div1|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_6dc:add_sub_3|add_sub_cella[2]~12                   ; 1       ;
; clock_basic:u1|lpm_divide:Mod2|lpm_divide_jtl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_8oe:divider|add_sub_8dc:add_sub_5|add_sub_cella[3]~12COUT1_27   ; 1       ;
; clock_basic:u1|lpm_divide:Mod2|lpm_divide_jtl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_8oe:divider|add_sub_8dc:add_sub_5|add_sub_cella[3]~12           ; 1       ;
; clock_basic:u1|lpm_divide:Mod2|lpm_divide_jtl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_8oe:divider|add_sub_8dc:add_sub_5|add_sub_cella[3]~10           ; 1       ;
; clock_basic:u1|lpm_divide:Mod2|lpm_divide_jtl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_8oe:divider|add_sub_9dc:add_sub_6|add_sub_cella[3]~12COUT1_35   ; 1       ;
; clock_basic:u1|lpm_divide:Mod2|lpm_divide_jtl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_8oe:divider|add_sub_9dc:add_sub_6|add_sub_cella[3]~12           ; 1       ;
; clock_basic:u1|lpm_divide:Mod2|lpm_divide_jtl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_8oe:divider|add_sub_9dc:add_sub_6|add_sub_cella[3]~10           ; 1       ;
; clock_basic:u1|lpm_divide:Mod2|lpm_divide_jtl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_8oe:divider|add_sub_8dc:add_sub_5|add_sub_cella[3]~7COUT1_29    ; 1       ;
; clock_basic:u1|lpm_divide:Mod2|lpm_divide_jtl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_8oe:divider|add_sub_8dc:add_sub_5|add_sub_cella[3]~7            ; 1       ;
; clock_basic:u1|lpm_divide:Mod2|lpm_divide_jtl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_8oe:divider|add_sub_8dc:add_sub_5|add_sub_cella[3]~5            ; 1       ;
; clock_basic:u1|lpm_divide:Mod2|lpm_divide_jtl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_8oe:divider|add_sub_9dc:add_sub_6|add_sub_cella[3]~2COUT1_37    ; 1       ;
; clock_basic:u1|lpm_divide:Mod2|lpm_divide_jtl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_8oe:divider|add_sub_9dc:add_sub_6|add_sub_cella[3]~2            ; 1       ;
; clock_basic:u1|lpm_divide:Mod2|lpm_divide_jtl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_8oe:divider|add_sub_9dc:add_sub_6|add_sub_cella[3]~0            ; 1       ;
; clock_basic:u1|lpm_divide:Mod0|lpm_divide_dtl:auto_generated|sign_div_unsign_6kh:divider|alt_u_div_sne:divider|add_sub_6dc:add_sub_3|add_sub_cella[1]~17COUT1_32   ; 1       ;
; clock_basic:u1|lpm_divide:Mod0|lpm_divide_dtl:auto_generated|sign_div_unsign_6kh:divider|alt_u_div_sne:divider|add_sub_6dc:add_sub_3|add_sub_cella[1]~17           ; 1       ;
; clock_basic:u1|lpm_divide:Mod0|lpm_divide_dtl:auto_generated|sign_div_unsign_6kh:divider|alt_u_div_sne:divider|add_sub_5dc:add_sub_2|add_sub_cella[1]~12COUT1_23   ; 1       ;
; clock_basic:u1|lpm_divide:Mod0|lpm_divide_dtl:auto_generated|sign_div_unsign_6kh:divider|alt_u_div_sne:divider|add_sub_5dc:add_sub_2|add_sub_cella[1]~12           ; 1       ;
; clock_basic:u1|lpm_divide:Mod0|lpm_divide_dtl:auto_generated|sign_div_unsign_6kh:divider|alt_u_div_sne:divider|add_sub_5dc:add_sub_2|add_sub_cella[1]~10           ; 1       ;
; LCD:u0|lpm_divide:Mod5|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_6dc:add_sub_3|add_sub_cella[2]~7COUT1_33            ; 1       ;
; LCD:u0|lpm_divide:Mod5|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_6dc:add_sub_3|add_sub_cella[2]~7                    ; 1       ;
; LCD:u0|lpm_divide:Mod5|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_6dc:add_sub_3|add_sub_cella[2]~5                    ; 1       ;
; LCD:u0|lpm_divide:Mod5|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_4|add_sub_cella[2]~17COUT1_35           ; 1       ;
; LCD:u0|lpm_divide:Mod5|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_4|add_sub_cella[2]~17                   ; 1       ;
; LCD:u0|lpm_divide:Mod3|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_6dc:add_sub_3|add_sub_cella[2]~7COUT1_34            ; 1       ;
; LCD:u0|lpm_divide:Mod3|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_6dc:add_sub_3|add_sub_cella[2]~7                    ; 1       ;
; LCD:u0|lpm_divide:Mod3|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_6dc:add_sub_3|add_sub_cella[2]~5                    ; 1       ;
; LCD:u0|lpm_divide:Mod3|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_4|add_sub_cella[2]~17COUT1_36           ; 1       ;
; LCD:u0|lpm_divide:Mod3|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_4|add_sub_cella[2]~17                   ; 1       ;
; LCD:u0|lpm_divide:Mod1|lpm_divide_ftl:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_0oe:divider|add_sub_6dc:add_sub_3|add_sub_cella[2]~17COUT1_29           ; 1       ;
; LCD:u0|lpm_divide:Mod1|lpm_divide_ftl:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_0oe:divider|add_sub_6dc:add_sub_3|add_sub_cella[2]~17                   ; 1       ;
; LCD:u0|cnt_100ms[3]~8COUT1_24                                                                                                                                      ; 1       ;
; LCD:u0|cnt_100ms[3]~8                                                                                                                                              ; 1       ;
; LCD:u0|cnt_100ms[2]~6COUT1_22                                                                                                                                      ; 1       ;
; LCD:u0|cnt_100ms[2]~6                                                                                                                                              ; 1       ;
; LCD:u0|cnt_100ms[1]~4COUT1_20                                                                                                                                      ; 1       ;
; LCD:u0|cnt_100ms[1]~4                                                                                                                                              ; 1       ;
; LCD:u0|cnt_100ms[0]~2COUT1_18                                                                                                                                      ; 1       ;
; LCD:u0|cnt_100ms[0]~2                                                                                                                                              ; 1       ;
; LCD:u0|lpm_divide:Mod1|lpm_divide_ftl:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_0oe:divider|add_sub_6dc:add_sub_3|add_sub_cella[2]~12COUT1_33           ; 1       ;
; LCD:u0|lpm_divide:Mod1|lpm_divide_ftl:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_0oe:divider|add_sub_6dc:add_sub_3|add_sub_cella[2]~12                   ; 1       ;
; LCD:u0|lpm_divide:Mod1|lpm_divide_ftl:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_0oe:divider|add_sub_6dc:add_sub_3|add_sub_cella[2]~10                   ; 1       ;
; LCD:u0|lpm_divide:Mod1|lpm_divide_ftl:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_0oe:divider|add_sub_7dc:add_sub_4|add_sub_cella[2]~22COUT1_35           ; 1       ;
; LCD:u0|lpm_divide:Mod1|lpm_divide_ftl:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_0oe:divider|add_sub_7dc:add_sub_4|add_sub_cella[2]~22                   ; 1       ;
; LCD:u0|lpm_divide:Div2|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_6dc:add_sub_3|add_sub_cella[2]~7COUT1_33            ; 1       ;
; LCD:u0|lpm_divide:Div2|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_6dc:add_sub_3|add_sub_cella[2]~7                    ; 1       ;
; LCD:u0|lpm_divide:Div2|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_6dc:add_sub_3|add_sub_cella[2]~5                    ; 1       ;
; LCD:u0|lpm_divide:Mod5|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_4|add_sub_cella[2]~12COUT1_41           ; 1       ;
; LCD:u0|lpm_divide:Mod5|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_4|add_sub_cella[2]~12                   ; 1       ;
; LCD:u0|lpm_divide:Mod5|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_5|add_sub_cella[2]~22COUT1_35           ; 1       ;
; LCD:u0|lpm_divide:Mod5|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_5|add_sub_cella[2]~22                   ; 1       ;
; LCD:u0|lpm_divide:Mod3|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_4|add_sub_cella[2]~12COUT1_42           ; 1       ;
; LCD:u0|lpm_divide:Mod3|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_4|add_sub_cella[2]~12                   ; 1       ;
; LCD:u0|lpm_divide:Mod3|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_5|add_sub_cella[2]~22COUT1_35           ; 1       ;
; LCD:u0|lpm_divide:Mod3|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_5|add_sub_cella[2]~22                   ; 1       ;
; LCD:u0|lpm_divide:Div1|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_6dc:add_sub_3|add_sub_cella[2]~7COUT1_33            ; 1       ;
; LCD:u0|lpm_divide:Div1|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_6dc:add_sub_3|add_sub_cella[2]~7                    ; 1       ;
; LCD:u0|lpm_divide:Div1|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_6dc:add_sub_3|add_sub_cella[2]~5                    ; 1       ;
; LCD:u0|lpm_divide:Mod1|lpm_divide_ftl:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_0oe:divider|add_sub_7dc:add_sub_4|add_sub_cella[2]~17COUT1_41           ; 1       ;
; LCD:u0|lpm_divide:Mod1|lpm_divide_ftl:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_0oe:divider|add_sub_7dc:add_sub_4|add_sub_cella[2]~17                   ; 1       ;
; LCD:u0|lpm_divide:Div2|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_4|add_sub_cella[2]~7COUT1_41            ; 1       ;
; LCD:u0|lpm_divide:Div2|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_4|add_sub_cella[2]~7                    ; 1       ;
; LCD:u0|lpm_divide:Div1|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_4|add_sub_cella[2]~7COUT1_41            ; 1       ;
; LCD:u0|lpm_divide:Div1|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_4|add_sub_cella[2]~7                    ; 1       ;
; LCD:u0|lpm_divide:Mod3|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_5|add_sub_cella[2]~17COUT1_41           ; 1       ;
; LCD:u0|lpm_divide:Mod3|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_5|add_sub_cella[2]~17                   ; 1       ;
; LCD:u0|lpm_divide:Div0|lpm_divide_c5m:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_0oe:divider|add_sub_6dc:add_sub_3|add_sub_cella[2]~7COUT1_33            ; 1       ;
; LCD:u0|lpm_divide:Div0|lpm_divide_c5m:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_0oe:divider|add_sub_6dc:add_sub_3|add_sub_cella[2]~7                    ; 1       ;
; LCD:u0|lpm_divide:Div0|lpm_divide_c5m:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_0oe:divider|add_sub_6dc:add_sub_3|add_sub_cella[2]~5                    ; 1       ;
; LCD:u0|lpm_divide:Mod5|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_5|add_sub_cella[2]~17COUT1_41           ; 1       ;
; LCD:u0|lpm_divide:Mod5|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_5|add_sub_cella[2]~17                   ; 1       ;
; clock_basic:u1|lpm_divide:Mod1|lpm_divide_htl:auto_generated|sign_div_unsign_akh:divider|alt_u_div_4oe:divider|add_sub_8dc:add_sub_5|add_sub_cella[4]~7COUT1_21    ; 1       ;
; clock_basic:u1|lpm_divide:Mod1|lpm_divide_htl:auto_generated|sign_div_unsign_akh:divider|alt_u_div_4oe:divider|add_sub_8dc:add_sub_5|add_sub_cella[4]~7            ; 1       ;
; clock_basic:u1|lpm_divide:Mod1|lpm_divide_htl:auto_generated|sign_div_unsign_akh:divider|alt_u_div_4oe:divider|add_sub_8dc:add_sub_5|add_sub_cella[4]~5            ; 1       ;
; LCD:u0|lpm_divide:Div2|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_5|add_sub_cella[2]~7COUT1_37            ; 1       ;
; LCD:u0|lpm_divide:Div2|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_5|add_sub_cella[2]~7                    ; 1       ;
; LCD:u0|lpm_divide:Div0|lpm_divide_c5m:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_0oe:divider|add_sub_7dc:add_sub_4|add_sub_cella[2]~7COUT1_37            ; 1       ;
; LCD:u0|lpm_divide:Div0|lpm_divide_c5m:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_0oe:divider|add_sub_7dc:add_sub_4|add_sub_cella[2]~7                    ; 1       ;
; LCD:u0|lpm_divide:Div1|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_5|add_sub_cella[2]~7COUT1_37            ; 1       ;
; LCD:u0|lpm_divide:Div1|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_5|add_sub_cella[2]~7                    ; 1       ;
; clock_basic:u1|lpm_divide:Mod0|lpm_divide_dtl:auto_generated|sign_div_unsign_6kh:divider|alt_u_div_sne:divider|add_sub_6dc:add_sub_3|add_sub_cella[1]~12COUT1_28   ; 1       ;
; clock_basic:u1|lpm_divide:Mod0|lpm_divide_dtl:auto_generated|sign_div_unsign_6kh:divider|alt_u_div_sne:divider|add_sub_6dc:add_sub_3|add_sub_cella[1]~12           ; 1       ;
; clock_basic:u1|lpm_divide:Mod0|lpm_divide_dtl:auto_generated|sign_div_unsign_6kh:divider|alt_u_div_sne:divider|add_sub_6dc:add_sub_3|add_sub_cella[1]~10           ; 1       ;
; clock_basic:u1|sec[4]~9COUT1_24                                                                                                                                    ; 1       ;
; clock_basic:u1|sec[4]~9                                                                                                                                            ; 1       ;
; clock_basic:u1|lpm_divide:Mod0|lpm_divide_dtl:auto_generated|sign_div_unsign_6kh:divider|alt_u_div_sne:divider|add_sub_5dc:add_sub_2|add_sub_cella[1]~7COUT1_21    ; 1       ;
; clock_basic:u1|lpm_divide:Mod0|lpm_divide_dtl:auto_generated|sign_div_unsign_6kh:divider|alt_u_div_sne:divider|add_sub_5dc:add_sub_2|add_sub_cella[1]~7            ; 1       ;
; clock_basic:u1|lpm_divide:Mod0|lpm_divide_dtl:auto_generated|sign_div_unsign_6kh:divider|alt_u_div_sne:divider|add_sub_5dc:add_sub_2|add_sub_cella[1]~5            ; 1       ;
; clock_basic:u1|lpm_divide:Mod0|lpm_divide_dtl:auto_generated|sign_div_unsign_6kh:divider|alt_u_div_sne:divider|add_sub_6dc:add_sub_3|add_sub_cella[1]~2COUT1_30    ; 1       ;
; clock_basic:u1|lpm_divide:Mod0|lpm_divide_dtl:auto_generated|sign_div_unsign_6kh:divider|alt_u_div_sne:divider|add_sub_6dc:add_sub_3|add_sub_cella[1]~2            ; 1       ;
; clock_basic:u1|lpm_divide:Mod0|lpm_divide_dtl:auto_generated|sign_div_unsign_6kh:divider|alt_u_div_sne:divider|add_sub_6dc:add_sub_3|add_sub_cella[1]~0            ; 1       ;
; LCD:u0|cnt_5ms[9]~61COUT1_104                                                                                                                                      ; 1       ;
; LCD:u0|cnt_5ms[9]~61                                                                                                                                               ; 1       ;
; LCD:u0|cnt_5ms[8]~59COUT1_102                                                                                                                                      ; 1       ;
; LCD:u0|cnt_5ms[8]~59                                                                                                                                               ; 1       ;
; LCD:u0|cnt_5ms[1]~57COUT1_90                                                                                                                                       ; 1       ;
; LCD:u0|cnt_5ms[1]~57                                                                                                                                               ; 1       ;
; LCD:u0|cnt_5ms[17]~53COUT1_116                                                                                                                                     ; 1       ;
; LCD:u0|cnt_5ms[17]~53                                                                                                                                              ; 1       ;
; LCD:u0|cnt_5ms[16]~51COUT1_114                                                                                                                                     ; 1       ;
; LCD:u0|cnt_5ms[16]~51                                                                                                                                              ; 1       ;
; LCD:u0|cnt_5ms[11]~49COUT1_106                                                                                                                                     ; 1       ;
; LCD:u0|cnt_5ms[11]~49                                                                                                                                              ; 1       ;
; LCD:u0|cnt_5ms[12]~47COUT1_108                                                                                                                                     ; 1       ;
; LCD:u0|cnt_5ms[12]~47                                                                                                                                              ; 1       ;
; LCD:u0|cnt_5ms[14]~43COUT1_112                                                                                                                                     ; 1       ;
; LCD:u0|cnt_5ms[14]~43                                                                                                                                              ; 1       ;
; LCD:u0|cnt_5ms[13]~41COUT1_110                                                                                                                                     ; 1       ;
; LCD:u0|cnt_5ms[13]~41                                                                                                                                              ; 1       ;
; LCD:u0|cnt_5ms[7]~39COUT1_100                                                                                                                                      ; 1       ;
; LCD:u0|cnt_5ms[7]~39                                                                                                                                               ; 1       ;
; LCD:u0|cnt_5ms[4]~37COUT1_96                                                                                                                                       ; 1       ;
; LCD:u0|cnt_5ms[4]~37                                                                                                                                               ; 1       ;
; LCD:u0|cnt_5ms[3]~35COUT1_94                                                                                                                                       ; 1       ;
; LCD:u0|cnt_5ms[3]~35                                                                                                                                               ; 1       ;
; LCD:u0|cnt_5ms[2]~33COUT1_92                                                                                                                                       ; 1       ;
; LCD:u0|cnt_5ms[2]~33                                                                                                                                               ; 1       ;
; LCD:u0|cnt_5ms[6]~31COUT1_98                                                                                                                                       ; 1       ;
; LCD:u0|cnt_5ms[6]~31                                                                                                                                               ; 1       ;
; LCD:u0|cnt_5ms[18]~27COUT1_118                                                                                                                                     ; 1       ;
; LCD:u0|cnt_5ms[18]~27                                                                                                                                              ; 1       ;
; LCD:u0|cnt_5ms[30]~23                                                                                                                                              ; 1       ;
; LCD:u0|cnt_5ms[29]~21COUT1_136                                                                                                                                     ; 1       ;
; LCD:u0|cnt_5ms[29]~21                                                                                                                                              ; 1       ;
; LCD:u0|cnt_5ms[28]~19COUT1_134                                                                                                                                     ; 1       ;
; LCD:u0|cnt_5ms[28]~19                                                                                                                                              ; 1       ;
; LCD:u0|cnt_5ms[27]~17COUT1_132                                                                                                                                     ; 1       ;
; LCD:u0|cnt_5ms[27]~17                                                                                                                                              ; 1       ;
; LCD:u0|cnt_5ms[26]~15COUT1_130                                                                                                                                     ; 1       ;
; LCD:u0|cnt_5ms[26]~15                                                                                                                                              ; 1       ;
; LCD:u0|cnt_5ms[24]~11COUT1_128                                                                                                                                     ; 1       ;
; LCD:u0|cnt_5ms[24]~11                                                                                                                                              ; 1       ;
; LCD:u0|cnt_5ms[23]~9COUT1_126                                                                                                                                      ; 1       ;
; LCD:u0|cnt_5ms[23]~9                                                                                                                                               ; 1       ;
; LCD:u0|cnt_5ms[22]~7COUT1_124                                                                                                                                      ; 1       ;
; LCD:u0|cnt_5ms[22]~7                                                                                                                                               ; 1       ;
; LCD:u0|cnt_5ms[21]~5COUT1_122                                                                                                                                      ; 1       ;
; LCD:u0|cnt_5ms[21]~5                                                                                                                                               ; 1       ;
; LCD:u0|cnt_5ms[19]~1COUT1_120                                                                                                                                      ; 1       ;
; LCD:u0|cnt_5ms[19]~1                                                                                                                                               ; 1       ;
; LCD:u0|lpm_divide:Mod5|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_4|add_sub_cella[2]~7COUT1_37            ; 1       ;
; LCD:u0|lpm_divide:Mod5|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_4|add_sub_cella[2]~7                    ; 1       ;
; LCD:u0|lpm_divide:Mod5|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_4|add_sub_cella[2]~5                    ; 1       ;
; LCD:u0|lpm_divide:Mod5|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_5|add_sub_cella[2]~12COUT1_39           ; 1       ;
; LCD:u0|lpm_divide:Mod5|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_5|add_sub_cella[2]~12                   ; 1       ;
; LCD:u0|lpm_divide:Mod5|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_5|add_sub_cella[2]~10                   ; 1       ;
; LCD:u0|lpm_divide:Mod3|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_4|add_sub_cella[2]~7COUT1_38            ; 1       ;
; LCD:u0|lpm_divide:Mod3|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_4|add_sub_cella[2]~7                    ; 1       ;
; LCD:u0|lpm_divide:Mod3|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_4|add_sub_cella[2]~5                    ; 1       ;
; LCD:u0|lpm_divide:Mod3|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_5|add_sub_cella[2]~12COUT1_39           ; 1       ;
; LCD:u0|lpm_divide:Mod3|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_5|add_sub_cella[2]~12                   ; 1       ;
; LCD:u0|lpm_divide:Mod3|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_5|add_sub_cella[2]~10                   ; 1       ;
; LCD:u0|lpm_divide:Mod1|lpm_divide_ftl:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_0oe:divider|add_sub_6dc:add_sub_3|add_sub_cella[2]~7COUT1_31            ; 1       ;
; LCD:u0|lpm_divide:Mod1|lpm_divide_ftl:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_0oe:divider|add_sub_6dc:add_sub_3|add_sub_cella[2]~7                    ; 1       ;
; LCD:u0|lpm_divide:Mod1|lpm_divide_ftl:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_0oe:divider|add_sub_6dc:add_sub_3|add_sub_cella[2]~5                    ; 1       ;
; LCD:u0|lpm_divide:Mod1|lpm_divide_ftl:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_0oe:divider|add_sub_7dc:add_sub_4|add_sub_cella[2]~12COUT1_39           ; 1       ;
; LCD:u0|lpm_divide:Mod1|lpm_divide_ftl:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_0oe:divider|add_sub_7dc:add_sub_4|add_sub_cella[2]~12                   ; 1       ;
; LCD:u0|lpm_divide:Mod1|lpm_divide_ftl:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_0oe:divider|add_sub_7dc:add_sub_4|add_sub_cella[2]~10                   ; 1       ;
; LCD:u0|lpm_divide:Mod1|lpm_divide_ftl:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_0oe:divider|add_sub_7dc:add_sub_4|add_sub_cella[2]~7COUT1_37            ; 1       ;
; LCD:u0|lpm_divide:Mod1|lpm_divide_ftl:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_0oe:divider|add_sub_7dc:add_sub_4|add_sub_cella[2]~7                    ; 1       ;
; LCD:u0|lpm_divide:Mod1|lpm_divide_ftl:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_0oe:divider|add_sub_7dc:add_sub_4|add_sub_cella[2]~5                    ; 1       ;
; clock_basic:u1|sec[2]~5COUT1_22                                                                                                                                    ; 1       ;
; clock_basic:u1|sec[2]~5                                                                                                                                            ; 1       ;
; LCD:u0|lpm_divide:Mod5|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_5|add_sub_cella[2]~7COUT1_37            ; 1       ;
; LCD:u0|lpm_divide:Mod5|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_5|add_sub_cella[2]~7                    ; 1       ;
; LCD:u0|lpm_divide:Mod5|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_5|add_sub_cella[2]~5                    ; 1       ;
; LCD:u0|lpm_divide:Mod3|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_5|add_sub_cella[2]~7COUT1_37            ; 1       ;
; LCD:u0|lpm_divide:Mod3|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_5|add_sub_cella[2]~7                    ; 1       ;
; LCD:u0|lpm_divide:Mod3|lpm_divide_gtl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_5|add_sub_cella[2]~5                    ; 1       ;
; clock_basic:u1|cnt[25]~55COUT1_120                                                                                                                                 ; 1       ;
; clock_basic:u1|cnt[25]~55                                                                                                                                          ; 1       ;
; clock_basic:u1|cnt[17]~53COUT1_108                                                                                                                                 ; 1       ;
; clock_basic:u1|cnt[17]~53                                                                                                                                          ; 1       ;
; clock_basic:u1|cnt[16]~51COUT1_106                                                                                                                                 ; 1       ;
; clock_basic:u1|cnt[16]~51                                                                                                                                          ; 1       ;
; clock_basic:u1|cnt[15]~49COUT1_104                                                                                                                                 ; 1       ;
; clock_basic:u1|cnt[15]~49                                                                                                                                          ; 1       ;
; clock_basic:u1|cnt[14]~47COUT1_102                                                                                                                                 ; 1       ;
; clock_basic:u1|cnt[14]~47                                                                                                                                          ; 1       ;
; clock_basic:u1|cnt[12]~43COUT1_100                                                                                                                                 ; 1       ;
; clock_basic:u1|cnt[12]~43                                                                                                                                          ; 1       ;
; clock_basic:u1|cnt[11]~41COUT1_98                                                                                                                                  ; 1       ;
; clock_basic:u1|cnt[11]~41                                                                                                                                          ; 1       ;
; clock_basic:u1|cnt[10]~39COUT1_96                                                                                                                                  ; 1       ;
; clock_basic:u1|cnt[10]~39                                                                                                                                          ; 1       ;
; clock_basic:u1|cnt[20]~37COUT1_112                                                                                                                                 ; 1       ;
; clock_basic:u1|cnt[20]~37                                                                                                                                          ; 1       ;
; clock_basic:u1|cnt[19]~35COUT1_110                                                                                                                                 ; 1       ;
; clock_basic:u1|cnt[19]~35                                                                                                                                          ; 1       ;
; clock_basic:u1|cnt[24]~33COUT1_118                                                                                                                                 ; 1       ;
; clock_basic:u1|cnt[24]~33                                                                                                                                          ; 1       ;
; clock_basic:u1|cnt[7]~29COUT1_92                                                                                                                                   ; 1       ;
; clock_basic:u1|cnt[7]~29                                                                                                                                           ; 1       ;
; clock_basic:u1|cnt[6]~27COUT1_90                                                                                                                                   ; 1       ;
; clock_basic:u1|cnt[6]~27                                                                                                                                           ; 1       ;
; clock_basic:u1|cnt[5]~25COUT1_88                                                                                                                                   ; 1       ;
; clock_basic:u1|cnt[5]~25                                                                                                                                           ; 1       ;
; clock_basic:u1|cnt[4]~23COUT1_86                                                                                                                                   ; 1       ;
; clock_basic:u1|cnt[4]~23                                                                                                                                           ; 1       ;
; clock_basic:u1|cnt[2]~19COUT1_84                                                                                                                                   ; 1       ;
; clock_basic:u1|cnt[2]~19                                                                                                                                           ; 1       ;
; clock_basic:u1|cnt[1]~17COUT1_82                                                                                                                                   ; 1       ;
; clock_basic:u1|cnt[1]~17                                                                                                                                           ; 1       ;
; clock_basic:u1|cnt[0]~15COUT1_80                                                                                                                                   ; 1       ;
; clock_basic:u1|cnt[0]~15                                                                                                                                           ; 1       ;
; clock_basic:u1|cnt[9]~13COUT1_94                                                                                                                                   ; 1       ;
; clock_basic:u1|cnt[9]~13                                                                                                                                           ; 1       ;
; clock_basic:u1|cnt[22]~9COUT1_116                                                                                                                                  ; 1       ;
; clock_basic:u1|cnt[22]~9                                                                                                                                           ; 1       ;
; clock_basic:u1|cnt[21]~7COUT1_114                                                                                                                                  ; 1       ;
; clock_basic:u1|cnt[21]~7                                                                                                                                           ; 1       ;
; clock_basic:u1|cnt[26]~1COUT1_122                                                                                                                                  ; 1       ;
; clock_basic:u1|cnt[26]~1                                                                                                                                           ; 1       ;
; clock_basic:u1|sec[1]~3COUT1_20                                                                                                                                    ; 1       ;
; clock_basic:u1|sec[1]~3                                                                                                                                            ; 1       ;
; clock_basic:u1|sec[0]~1COUT1_18                                                                                                                                    ; 1       ;
; clock_basic:u1|sec[0]~1                                                                                                                                            ; 1       ;
; LCD:u0|lpm_divide:Div2|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_5|add_sub_cella[2]~0                    ; 1       ;
; LCD:u0|lpm_divide:Div0|lpm_divide_c5m:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_0oe:divider|add_sub_7dc:add_sub_4|add_sub_cella[2]~0                    ; 1       ;
; LCD:u0|lpm_divide:Div1|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_5|add_sub_cella[2]~0                    ; 1       ;
; LCD:u0|line[0]~10COUT1_21                                                                                                                                          ; 1       ;
; LCD:u0|line[0]~10                                                                                                                                                  ; 1       ;
; LCD:u0|line[4]~8COUT1_27                                                                                                                                           ; 1       ;
; LCD:u0|line[4]~8                                                                                                                                                   ; 1       ;
; LCD:u0|line[2]~6COUT1_25                                                                                                                                           ; 1       ;
; LCD:u0|line[2]~6                                                                                                                                                   ; 1       ;
; LCD:u0|line[1]~4COUT1_23                                                                                                                                           ; 1       ;
; LCD:u0|line[1]~4                                                                                                                                                   ; 1       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+----------------------------------------------------+
; Interconnect Usage Summary                         ;
+----------------------------+-----------------------+
; Interconnect Resource Type ; Usage                 ;
+----------------------------+-----------------------+
; C4s                        ; 283 / 16,320 ( 2 % )  ;
; Direct links               ; 92 / 21,944 ( < 1 % ) ;
; Global clocks              ; 2 / 8 ( 25 % )        ;
; LAB clocks                 ; 26 / 240 ( 11 % )     ;
; LUT chains                 ; 16 / 5,382 ( < 1 % )  ;
; Local interconnects        ; 473 / 21,944 ( 2 % )  ;
; M4K buffers                ; 0 / 720 ( 0 % )       ;
; R4s                        ; 182 / 14,640 ( 1 % )  ;
+----------------------------+-----------------------+


+---------------------------------------------------------------------------+
; LAB Logic Elements                                                        ;
+--------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 8.02) ; Number of LABs  (Total = 62) ;
+--------------------------------------------+------------------------------+
; 1                                          ; 6                            ;
; 2                                          ; 6                            ;
; 3                                          ; 0                            ;
; 4                                          ; 0                            ;
; 5                                          ; 2                            ;
; 6                                          ; 1                            ;
; 7                                          ; 0                            ;
; 8                                          ; 2                            ;
; 9                                          ; 3                            ;
; 10                                         ; 42                           ;
+--------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.08) ; Number of LABs  (Total = 62) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 24                           ;
; 1 Clock                            ; 24                           ;
; 1 Clock enable                     ; 11                           ;
; 1 Sync. clear                      ; 8                            ;
+------------------------------------+------------------------------+


+----------------------------------------------------------------------------+
; LAB Signals Sourced                                                        ;
+---------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 7.60) ; Number of LABs  (Total = 62) ;
+---------------------------------------------+------------------------------+
; 0                                           ; 0                            ;
; 1                                           ; 6                            ;
; 2                                           ; 6                            ;
; 3                                           ; 0                            ;
; 4                                           ; 0                            ;
; 5                                           ; 4                            ;
; 6                                           ; 2                            ;
; 7                                           ; 0                            ;
; 8                                           ; 9                            ;
; 9                                           ; 7                            ;
; 10                                          ; 25                           ;
; 11                                          ; 1                            ;
; 12                                          ; 1                            ;
; 13                                          ; 1                            ;
+---------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 4.37) ; Number of LABs  (Total = 62) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 10                           ;
; 2                                               ; 10                           ;
; 3                                               ; 7                            ;
; 4                                               ; 9                            ;
; 5                                               ; 4                            ;
; 6                                               ; 9                            ;
; 7                                               ; 5                            ;
; 8                                               ; 2                            ;
; 9                                               ; 1                            ;
; 10                                              ; 5                            ;
+-------------------------------------------------+------------------------------+


+----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                        ;
+---------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 7.79) ; Number of LABs  (Total = 62) ;
+---------------------------------------------+------------------------------+
; 0                                           ; 0                            ;
; 1                                           ; 3                            ;
; 2                                           ; 5                            ;
; 3                                           ; 7                            ;
; 4                                           ; 8                            ;
; 5                                           ; 3                            ;
; 6                                           ; 2                            ;
; 7                                           ; 3                            ;
; 8                                           ; 9                            ;
; 9                                           ; 2                            ;
; 10                                          ; 1                            ;
; 11                                          ; 4                            ;
; 12                                          ; 3                            ;
; 13                                          ; 0                            ;
; 14                                          ; 5                            ;
; 15                                          ; 3                            ;
; 16                                          ; 0                            ;
; 17                                          ; 1                            ;
; 18                                          ; 2                            ;
; 19                                          ; 0                            ;
; 20                                          ; 0                            ;
; 21                                          ; 1                            ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Sep 05 15:28:30 2016
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off LCD_TopModule -c LCD_TopModule
Warning: Parallel compilation is not licensed and has been disabled
Info: Selected device EP1C6Q240C8 for design "LCD_TopModule"
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning: Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP1C12Q240C8 is compatible
Info: Fitter converted 2 user pins into dedicated programming pins
    Info: Pin ~nCSO~ is reserved at location 24
    Info: Pin ~ASDO~ is reserved at location 37
Info: Timing-driven compilation is using the TimeQuest Timing Analyzer
Critical Warning: Synopsys Design Constraints File file not found: 'LCD_TopModule.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design
Info: Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Extra Info: Performing register packing on registers with non-logic cell location assignments
Extra Info: Completed register packing on registers with non-logic cell location assignments
Info: Completed User Assigned Global Signals Promotion Operation
Info: DQS I/O pins require 0 global routing resources
Info: Automatically promoted signal "clk" to use Global clock in PIN 28
Info: Automatically promoted signal "reset" to use Global clock
Info: Pin "reset" drives global clock, but is not placed in a dedicated clock pin position
Info: Completed Auto Global Promotion Operation
Info: Starting register packing
Extra Info: Started Fast Input/Output/OE register processing
Extra Info: Finished Fast Input/Output/OE register processing
Info: Fitter is using Normal packing mode for logic elements with Auto setting for Auto Packed Registers logic option
Extra Info: Moving registers into I/O cells, LUTs, and RAM blocks to improve timing and density
Info: Finished moving registers into I/O cells, LUTs, and RAM blocks
Info: Finished register packing
Info: Fitter preparation operations ending: elapsed time is 00:00:01
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:00
Info: Fitter routing operations beginning
Info: Router estimated average interconnect usage is 1% of the available device resources
    Info: Router estimated peak interconnect usage is 5% of the available device resources in the region that extends from location X12_Y11 to location X23_Y21
Info: Fitter routing operations ending: elapsed time is 00:00:00
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Completed Fixed Delay Chain Operation
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Completed Auto Delay Chain Operation
Warning: The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info: Quartus II Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 290 megabytes
    Info: Processing ended: Mon Sep 05 15:28:32 2016
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


