# lab5-Single-cycle-ARM
Se crea un procesador ARM syngle cycle con verilog

1.- Guardar el path en "variables de entorno"
2.- iverilog alu.v alu_tb.v
3.- vvp a.out
4.- gtkwave arm.vcd
