----------------
; Command Info ;
----------------
Report Timing: Found 20 setup paths (20 violated).  Worst case slack is -1.032 

Tcl Command:
    report_timing -append -setup -show_routing -file output_files/timing_report/afu_default_2_slow_900mv_0c_setup.rpt -to_clock [get_clocks {u0|dcp_iopll|dcp_iopll|clk1x}] -npaths 20

Options:
    -to_clock [get_clocks {u0|dcp_iopll|dcp_iopll|clk1x}] 
    -setup 
    -npaths 20 
    -show_routing 
    -file {output_files/timing_report/afu_default_2_slow_900mv_0c_setup.rpt} 
    -append 

Snapshot:
    final

Delay Model:
    Slow 900mV 0C Model

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Summary of Paths                                                                                                                                                                                                                                                                                                   ;
+--------+--------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                        ; To Node                                                                                         ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; -1.032 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|FD_inst[29]~DUPLICATE ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[28]   ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.057     ; 6.017      ;
; -1.032 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|FD_inst[29]~DUPLICATE ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[28]   ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.057     ; 6.017      ;
; -1.023 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|FD_inst[28]           ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[28]   ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.057     ; 6.008      ;
; -1.023 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|FD_inst[28]           ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[28]   ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.057     ; 6.008      ;
; -1.023 ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                   ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[78]  ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.281     ; 5.645      ;
; -1.023 ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                   ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[493] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.281     ; 5.645      ;
; -1.023 ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                   ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[429] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.281     ; 5.645      ;
; -1.023 ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                   ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[397] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.281     ; 5.645      ;
; -1.023 ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                   ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[173] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.281     ; 5.645      ;
; -1.023 ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                   ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[141] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.281     ; 5.645      ;
; -1.023 ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                   ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[205] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.281     ; 5.645      ;
; -1.023 ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                   ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[336] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.281     ; 5.645      ;
; -1.022 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|FD_inst[31]~DUPLICATE ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[28]   ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.057     ; 6.007      ;
; -1.022 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|FD_inst[31]~DUPLICATE ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[28]   ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.057     ; 6.007      ;
; -1.016 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|FD_inst[20]           ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[28]   ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.057     ; 6.001      ;
; -1.016 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|FD_inst[20]           ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[28]   ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.057     ; 6.001      ;
; -1.014 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|FD_inst[19]           ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[28]   ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.057     ; 5.999      ;
; -1.014 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|FD_inst[19]           ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[28]   ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.057     ; 5.999      ;
; -1.012 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|FD_inst[29]~DUPLICATE ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[28]   ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.057     ; 5.997      ;
; -1.012 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|FD_inst[29]~DUPLICATE ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[28]   ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.057     ; 5.997      ;
+--------+--------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+

Path #1: Setup slack is -1.032 (VIOLATED)
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                          ;
+--------------------+--------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                            ;
+--------------------+--------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|FD_inst[29]~DUPLICATE ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[28]    ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                     ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                     ;
; Data Arrival Time  ; 15.780                                                                                           ;
; Data Required Time ; 14.748                                                                                           ;
; Slack              ; -1.032 (VIOLATED)                                                                                ;
+--------------------+--------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.057 ;       ;             ;            ;       ;       ;
; Data Delay                ; 6.017  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 9     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.763       ; 100        ; 9.763 ; 9.763 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 11    ; 0.001       ; 0          ; 0.000 ; 0.001 ;
;    Cell                   ;        ; 24    ; 2.852       ; 47         ; 0.000 ; 0.826 ;
;    uTco                   ;        ; 1     ; 0.236       ; 4          ; 0.236 ; 0.236 ;
;    Routing Element        ;        ; 50    ; 2.928       ; 49         ; 0.000 ; 0.189 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.365       ; 100        ; 8.365 ; 8.365 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                           ;
+----------+---------+----+------+--------+-------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                            ; HS/LP      ; Element                                                                                                                        ;
+----------+---------+----+------+--------+-------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                     ;            ; launch edge time                                                                                                               ;
; 9.763    ; 9.763   ;    ;      ;        ;                                     ;            ; clock path                                                                                                                     ;
;   9.763  ;   9.763 ; R  ;      ;        ;                                     ;            ; clock network delay                                                                                                            ;
;   9.763  ;   0.000 ;    ;      ; 1      ; FF_X97_Y121_N1                      ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|FD_inst[29]~DUPLICATE                               ;
; 15.780   ; 6.017   ;    ;      ;        ;                                     ;            ; data path                                                                                                                      ;
;   9.999  ;   0.236 ; FF ; uTco ; 1      ; FF_X97_Y121_N1                      ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|FD_inst[29]~DUPLICATE|q                             ;
;   10.125 ;   0.126 ; FF ; CELL ; 13     ; FF_X97_Y121_N1                      ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|FD_inst[29]~DUPLICATE~la_lab/laboutt[0]             ;
;   10.125 ;   0.000 ; FR ; RE   ; 1      ; FF_X97_Y121_N1                      ; High Speed ; FF                                                                                                                             ;
;   10.163 ;   0.038 ; RF ; RE   ; 2      ; LAB_RE_X97_Y121_N0_I90              ; High Speed ; LAB_RE                                                                                                                         ;
;   10.225 ;   0.062 ; FF ; RE   ; 3      ; LOCAL_INTERCONNECT_X98_Y121_N0_I24  ; High Speed ; LAB_LINE                                                                                                                       ;
;   10.290 ;   0.065 ; FF ; RE   ; 1      ; LAB_RE_X98_Y121_N0_I53              ; High Speed ; leimdc1_[6]                                                                                                                    ;
;   10.290 ;   0.000 ;    ; IC   ; 1      ; MLABCELL_X98_Y121_N39               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|Mux_4~3|datac                             ;
;   10.475 ;   0.185 ; FF ; CELL ; 1      ; MLABCELL_X98_Y121_N39               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|Mux_4~3|combout                           ;
;   10.480 ;   0.005 ; FF ; CELL ; 163    ; MLABCELL_X98_Y121_N39               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|Mux_4~3~la_mlab/laboutb[7]                ;
;   10.480 ;   0.000 ; FR ; RE   ; 1      ; MLABCELL_X98_Y121_N39               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   10.561 ;   0.081 ; RF ; RE   ; 13     ; LAB_RE_X98_Y121_N0_I117             ; High Speed ; LAB_RE                                                                                                                         ;
;   10.662 ;   0.101 ; FF ; RE   ; 7      ; R6_X98_Y121_N0_I24                  ; High Speed ; H6                                                                                                                             ;
;   10.847 ;   0.185 ; FF ; RE   ; 3      ; R3_X100_Y121_N0_I8                  ; High Speed ; H3                                                                                                                             ;
;   11.015 ;   0.168 ; FF ; RE   ; 1      ; C4_X102_Y122_N0_I14                 ; High Speed ; V4                                                                                                                             ;
;   11.125 ;   0.110 ; FF ; RE   ; 3      ; LOCAL_INTERCONNECT_X103_Y123_N0_I28 ; High Speed ; LAB_LINE                                                                                                                       ;
;   11.178 ;   0.053 ; FF ; RE   ; 1      ; LAB_RE_X103_Y123_N0_I6              ; High Speed ; leime1_[0]                                                                                                                     ;
;   11.178 ;   0.000 ;    ; IC   ; 1      ; MLABCELL_X103_Y123_N3               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~3|datae                ;
;   11.382 ;   0.204 ; FR ; CELL ; 1      ; MLABCELL_X103_Y123_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~3|combout              ;
;   11.387 ;   0.005 ; RR ; CELL ; 1      ; MLABCELL_X103_Y123_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~3~la_mlab/laboutt[3]   ;
;   11.387 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X103_Y123_N3               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   11.446 ;   0.059 ; FR ; RE   ; 1      ; LAB_RE_X103_Y123_N0_I93             ; High Speed ; LAB_RE                                                                                                                         ;
;   11.536 ;   0.090 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X102_Y123_N0_I10 ; High Speed ; LAB_LINE                                                                                                                       ;
;   11.582 ;   0.046 ; RR ; RE   ; 1      ; LAB_RE_X102_Y123_N0_I61             ; High Speed ; leimdc1_[7]                                                                                                                    ;
;   11.582 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X102_Y123_N42               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~4|datad                ;
;   11.744 ;   0.162 ; RR ; CELL ; 1      ; LABCELL_X102_Y123_N42               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~4|combout              ;
;   11.748 ;   0.004 ; RR ; CELL ; 1      ; LABCELL_X102_Y123_N42               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~4~la_lab/laboutb[8]    ;
;   11.748 ;   0.000 ; RF ; RE   ; 1      ; LABCELL_X102_Y123_N42               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   11.798 ;   0.050 ; FR ; RE   ; 1      ; LAB_RE_X102_Y123_N0_I118            ; High Speed ; LAB_RE                                                                                                                         ;
;   11.940 ;   0.142 ; RR ; RE   ; 1      ; R6_X97_Y123_N0_I18                  ; High Speed ; H6                                                                                                                             ;
;   12.058 ;   0.118 ; RR ; RE   ; 1      ; R6_X92_Y123_N0_I35                  ; High Speed ; H6                                                                                                                             ;
;   12.210 ;   0.152 ; RR ; RE   ; 1      ; C4_X95_Y119_N0_I54                  ; High Speed ; V4                                                                                                                             ;
;   12.307 ;   0.097 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X95_Y119_N0_I14  ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.351 ;   0.044 ; RR ; RE   ; 1      ; LAB_RE_X95_Y119_N0_I44              ; High Speed ; leimdc0_[5]                                                                                                                    ;
;   12.352 ;   0.001 ;    ; IC   ; 1      ; LABCELL_X95_Y119_N33                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~10|datad               ;
;   12.520 ;   0.168 ; RR ; CELL ; 2      ; LABCELL_X95_Y119_N33                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~10|combout             ;
;   12.524 ;   0.004 ; RR ; CELL ; 2      ; LABCELL_X95_Y119_N33                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~10~la_lab/laboutb[2]   ;
;   12.524 ;   0.000 ; RF ; RE   ; 1      ; LABCELL_X95_Y119_N33                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   12.580 ;   0.056 ; FR ; RE   ; 2      ; LAB_RE_X95_Y119_N0_I112             ; High Speed ; LAB_RE                                                                                                                         ;
;   12.641 ;   0.061 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X96_Y119_N0_I55  ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.679 ;   0.038 ; RR ; RE   ; 1      ; LAB_RE_X96_Y119_N0_I57              ; High Speed ; leime0_[7]                                                                                                                     ;
;   12.679 ;   0.000 ;    ; IC   ; 1      ; MLABCELL_X96_Y119_N42               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|i41~13|datae                       ;
;   12.834 ;   0.155 ; RF ; CELL ; 1      ; MLABCELL_X96_Y119_N42               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|i41~13|combout                     ;
;   12.839 ;   0.005 ; FF ; CELL ; 1      ; MLABCELL_X96_Y119_N42               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|i41~13~la_mlab/laboutb[8]          ;
;   12.839 ;   0.000 ; FR ; RE   ; 1      ; MLABCELL_X96_Y119_N42               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   12.880 ;   0.041 ; RF ; RE   ; 1      ; LAB_RE_X96_Y119_N0_I118             ; High Speed ; LAB_RE                                                                                                                         ;
;   12.926 ;   0.046 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X97_Y119_N0_I33  ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.976 ;   0.050 ; FF ; RE   ; 1      ; LAB_RE_X97_Y119_N0_I75              ; High Speed ; leimb[9]                                                                                                                       ;
;   12.976 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X97_Y119_N54                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~3|datab               ;
;   13.243 ;   0.267 ; FR ; CELL ; 1      ; LABCELL_X97_Y119_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~3|combout             ;
;   13.247 ;   0.004 ; RR ; CELL ; 1      ; LABCELL_X97_Y119_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~3~la_lab/laboutb[17]  ;
;   13.247 ;   0.000 ; RF ; RE   ; 1      ; LABCELL_X97_Y119_N54                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   13.298 ;   0.051 ; FR ; RE   ; 1      ; LAB_RE_X97_Y119_N0_I127             ; High Speed ; LAB_RE                                                                                                                         ;
;   13.357 ;   0.059 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X96_Y119_N0_I22  ; High Speed ; LAB_LINE                                                                                                                       ;
;   13.386 ;   0.029 ; RR ; RE   ; 1      ; LAB_RE_X96_Y119_N0_I75              ; High Speed ; leimb[9]                                                                                                                       ;
;   13.386 ;   0.000 ;    ; IC   ; 1      ; MLABCELL_X96_Y119_N54               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~6|datab               ;
;   13.662 ;   0.276 ; RR ; CELL ; 1      ; MLABCELL_X96_Y119_N54               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~6|combout             ;
;   13.667 ;   0.005 ; RR ; CELL ; 2      ; MLABCELL_X96_Y119_N54               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~6~la_mlab/laboutb[17] ;
;   13.667 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X96_Y119_N54               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   13.727 ;   0.060 ; FR ; RE   ; 2      ; LAB_RE_X96_Y119_N0_I127             ; High Speed ; LAB_RE                                                                                                                         ;
;   13.800 ;   0.073 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X95_Y119_N0_I49  ; High Speed ; LAB_LINE                                                                                                                       ;
;   13.848 ;   0.048 ; RR ; RE   ; 1      ; LAB_RE_X95_Y119_N0_I31              ; High Speed ; leimf1_[3]                                                                                                                     ;
;   13.848 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X95_Y119_N21                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~0|dataf                     ;
;   13.897 ;   0.049 ; RF ; CELL ; 2      ; LABCELL_X95_Y119_N21                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~0|combout                   ;
;   13.901 ;   0.004 ; FF ; CELL ; 14     ; LABCELL_X95_Y119_N21                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~0~la_lab/laboutt[15]        ;
;   13.901 ;   0.000 ; FR ; RE   ; 1      ; LABCELL_X95_Y119_N21                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   13.955 ;   0.054 ; RF ; RE   ; 1      ; LAB_RE_X95_Y119_N0_I105             ; High Speed ; LAB_RE                                                                                                                         ;
;   14.039 ;   0.084 ; FF ; RE   ; 1      ; C4_X94_Y120_N0_I20                  ; High Speed ; V4                                                                                                                             ;
;   14.228 ;   0.189 ; FF ; RE   ; 7      ; LOCAL_INTERCONNECT_X94_Y120_N0_I4   ; High Speed ; LAB_LINE                                                                                                                       ;
;   14.335 ;   0.107 ; FF ; RE   ; 2      ; LAB_RE_X94_Y120_N0_I43              ; High Speed ; leimb[5]                                                                                                                       ;
;   14.335 ;   0.000 ;    ; IC   ; 3      ; MLABCELL_X94_Y120_N33               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~77|datab                          ;
;   15.161 ;   0.826 ; FF ; CELL ; 1      ; MLABCELL_X94_Y120_N57               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~109|cout                          ;
;   15.161 ;   0.000 ; FR ; RE   ; 1      ; MLABCELL_X94_Y120_N57               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   15.172 ;   0.011 ; RR ; RE   ; 1      ; LAB_RE_X94_Y120_N0_I133             ; High Speed ; LAB_RE                                                                                                                         ;
;   15.172 ;   0.000 ; RF ; RE   ; 1      ; LAB_RE_X94_Y119_N0_I131             ; High Speed ; labnccin                                                                                                                       ;
;   15.172 ;   0.000 ;    ; IC   ; 4      ; MLABCELL_X94_Y119_N0                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~113|cin                           ;
;   15.311 ;   0.139 ; FR ; CELL ; 3      ; MLABCELL_X94_Y119_N30               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~33|cin                            ;
;   15.337 ;   0.026 ; RF ; CELL ; 1      ; MLABCELL_X94_Y119_N33               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~37|cout                           ;
;   15.337 ;   0.000 ; FF ; CELL ; 3      ; MLABCELL_X94_Y119_N36               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~41|cin                            ;
;   15.565 ;   0.228 ; FF ; CELL ; 1      ; MLABCELL_X94_Y119_N36               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~41|sumout                         ;
;   15.570 ;   0.005 ; FF ; CELL ; 1      ; MLABCELL_X94_Y119_N36               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~41~la_mlab/laboutb[4]             ;
;   15.570 ;   0.000 ; FR ; RE   ; 1      ; MLABCELL_X94_Y119_N36               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   15.637 ;   0.067 ; RF ; RE   ; 1      ; LAB_RE_X94_Y119_N0_I114             ; High Speed ; LAB_RE                                                                                                                         ;
;   15.718 ;   0.081 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X95_Y119_N0_I32  ; High Speed ; LAB_LINE                                                                                                                       ;
;   15.780 ;   0.062 ; FF ; RE   ; 1      ; LAB_RE_X95_Y119_N0_I5               ; High Speed ; leimdc1_[0]                                                                                                                    ;
;   15.780 ;   0.000 ;    ; IC   ; 1      ; FF_X95_Y119_N5                      ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[28]|d                                ;
;   15.780 ;   0.000 ; FF ; CELL ; 1      ; FF_X95_Y119_N5                      ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[28]                                  ;
+----------+---------+----+------+--------+-------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                               ;
+----------+---------+----+------+--------+----------------+-------+-----------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location       ; HS/LP ; Element                                                                                       ;
+----------+---------+----+------+--------+----------------+-------+-----------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                ;       ; latch edge time                                                                               ;
; 14.706   ; 9.706   ;    ;      ;        ;                ;       ; clock path                                                                                    ;
;   13.365 ;   8.365 ; R  ;      ;        ;                ;       ; clock network delay                                                                           ;
;   14.706 ;   1.341 ;    ;      ;        ;                ;       ; clock pessimism removed                                                                       ;
; 14.556   ; -0.150  ;    ;      ;        ;                ;       ; clock uncertainty                                                                             ;
; 14.748   ; 0.192   ;    ; uTsu ; 1      ; FF_X95_Y119_N5 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[28] ;
+----------+---------+----+------+--------+----------------+-------+-----------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #2: Setup slack is -1.032 (VIOLATED)
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                          ;
+--------------------+--------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                            ;
+--------------------+--------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|FD_inst[29]~DUPLICATE ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[28]    ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                     ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                     ;
; Data Arrival Time  ; 15.780                                                                                           ;
; Data Required Time ; 14.748                                                                                           ;
; Slack              ; -1.032 (VIOLATED)                                                                                ;
+--------------------+--------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.057 ;       ;             ;            ;       ;       ;
; Data Delay                ; 6.017  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 9     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.763       ; 100        ; 9.763 ; 9.763 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 11    ; 0.001       ; 0          ; 0.000 ; 0.001 ;
;    Cell                   ;        ; 24    ; 2.852       ; 47         ; 0.000 ; 0.826 ;
;    uTco                   ;        ; 1     ; 0.236       ; 4          ; 0.236 ; 0.236 ;
;    Routing Element        ;        ; 50    ; 2.928       ; 49         ; 0.000 ; 0.189 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.365       ; 100        ; 8.365 ; 8.365 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                           ;
+----------+---------+----+------+--------+-------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                            ; HS/LP      ; Element                                                                                                                        ;
+----------+---------+----+------+--------+-------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                     ;            ; launch edge time                                                                                                               ;
; 9.763    ; 9.763   ;    ;      ;        ;                                     ;            ; clock path                                                                                                                     ;
;   9.763  ;   9.763 ; R  ;      ;        ;                                     ;            ; clock network delay                                                                                                            ;
;   9.763  ;   0.000 ;    ;      ; 1      ; FF_X97_Y121_N1                      ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|FD_inst[29]~DUPLICATE                               ;
; 15.780   ; 6.017   ;    ;      ;        ;                                     ;            ; data path                                                                                                                      ;
;   9.999  ;   0.236 ; FF ; uTco ; 1      ; FF_X97_Y121_N1                      ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|FD_inst[29]~DUPLICATE|q                             ;
;   10.125 ;   0.126 ; FF ; CELL ; 13     ; FF_X97_Y121_N1                      ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|FD_inst[29]~DUPLICATE~la_lab/laboutt[0]             ;
;   10.125 ;   0.000 ; FR ; RE   ; 1      ; FF_X97_Y121_N1                      ; High Speed ; FF                                                                                                                             ;
;   10.163 ;   0.038 ; RF ; RE   ; 2      ; LAB_RE_X97_Y121_N0_I90              ; High Speed ; LAB_RE                                                                                                                         ;
;   10.225 ;   0.062 ; FF ; RE   ; 3      ; LOCAL_INTERCONNECT_X98_Y121_N0_I24  ; High Speed ; LAB_LINE                                                                                                                       ;
;   10.290 ;   0.065 ; FF ; RE   ; 1      ; LAB_RE_X98_Y121_N0_I53              ; High Speed ; leimdc1_[6]                                                                                                                    ;
;   10.290 ;   0.000 ;    ; IC   ; 1      ; MLABCELL_X98_Y121_N39               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|Mux_4~3|datac                             ;
;   10.475 ;   0.185 ; FF ; CELL ; 1      ; MLABCELL_X98_Y121_N39               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|Mux_4~3|combout                           ;
;   10.480 ;   0.005 ; FF ; CELL ; 163    ; MLABCELL_X98_Y121_N39               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|Mux_4~3~la_mlab/laboutb[7]                ;
;   10.480 ;   0.000 ; FR ; RE   ; 1      ; MLABCELL_X98_Y121_N39               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   10.561 ;   0.081 ; RF ; RE   ; 13     ; LAB_RE_X98_Y121_N0_I117             ; High Speed ; LAB_RE                                                                                                                         ;
;   10.662 ;   0.101 ; FF ; RE   ; 7      ; R6_X98_Y121_N0_I24                  ; High Speed ; H6                                                                                                                             ;
;   10.847 ;   0.185 ; FF ; RE   ; 3      ; R3_X100_Y121_N0_I8                  ; High Speed ; H3                                                                                                                             ;
;   11.015 ;   0.168 ; FF ; RE   ; 1      ; C4_X102_Y122_N0_I14                 ; High Speed ; V4                                                                                                                             ;
;   11.125 ;   0.110 ; FF ; RE   ; 3      ; LOCAL_INTERCONNECT_X103_Y123_N0_I28 ; High Speed ; LAB_LINE                                                                                                                       ;
;   11.178 ;   0.053 ; FF ; RE   ; 1      ; LAB_RE_X103_Y123_N0_I6              ; High Speed ; leime1_[0]                                                                                                                     ;
;   11.178 ;   0.000 ;    ; IC   ; 1      ; MLABCELL_X103_Y123_N3               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~3|datae                ;
;   11.382 ;   0.204 ; FR ; CELL ; 1      ; MLABCELL_X103_Y123_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~3|combout              ;
;   11.387 ;   0.005 ; RR ; CELL ; 1      ; MLABCELL_X103_Y123_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~3~la_mlab/laboutt[3]   ;
;   11.387 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X103_Y123_N3               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   11.446 ;   0.059 ; FR ; RE   ; 1      ; LAB_RE_X103_Y123_N0_I93             ; High Speed ; LAB_RE                                                                                                                         ;
;   11.536 ;   0.090 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X102_Y123_N0_I10 ; High Speed ; LAB_LINE                                                                                                                       ;
;   11.582 ;   0.046 ; RR ; RE   ; 1      ; LAB_RE_X102_Y123_N0_I61             ; High Speed ; leimdc1_[7]                                                                                                                    ;
;   11.582 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X102_Y123_N42               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~4|datad                ;
;   11.744 ;   0.162 ; RR ; CELL ; 1      ; LABCELL_X102_Y123_N42               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~4|combout              ;
;   11.748 ;   0.004 ; RR ; CELL ; 1      ; LABCELL_X102_Y123_N42               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~4~la_lab/laboutb[8]    ;
;   11.748 ;   0.000 ; RF ; RE   ; 1      ; LABCELL_X102_Y123_N42               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   11.798 ;   0.050 ; FR ; RE   ; 1      ; LAB_RE_X102_Y123_N0_I118            ; High Speed ; LAB_RE                                                                                                                         ;
;   11.940 ;   0.142 ; RR ; RE   ; 1      ; R6_X97_Y123_N0_I18                  ; High Speed ; H6                                                                                                                             ;
;   12.058 ;   0.118 ; RR ; RE   ; 1      ; R6_X92_Y123_N0_I35                  ; High Speed ; H6                                                                                                                             ;
;   12.210 ;   0.152 ; RR ; RE   ; 1      ; C4_X95_Y119_N0_I54                  ; High Speed ; V4                                                                                                                             ;
;   12.307 ;   0.097 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X95_Y119_N0_I14  ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.351 ;   0.044 ; RR ; RE   ; 1      ; LAB_RE_X95_Y119_N0_I44              ; High Speed ; leimdc0_[5]                                                                                                                    ;
;   12.352 ;   0.001 ;    ; IC   ; 1      ; LABCELL_X95_Y119_N33                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~10|datad               ;
;   12.520 ;   0.168 ; RR ; CELL ; 2      ; LABCELL_X95_Y119_N33                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~10|combout             ;
;   12.524 ;   0.004 ; RR ; CELL ; 2      ; LABCELL_X95_Y119_N33                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~10~la_lab/laboutb[2]   ;
;   12.524 ;   0.000 ; RF ; RE   ; 1      ; LABCELL_X95_Y119_N33                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   12.580 ;   0.056 ; FR ; RE   ; 2      ; LAB_RE_X95_Y119_N0_I112             ; High Speed ; LAB_RE                                                                                                                         ;
;   12.641 ;   0.061 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X96_Y119_N0_I55  ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.679 ;   0.038 ; RR ; RE   ; 1      ; LAB_RE_X96_Y119_N0_I57              ; High Speed ; leime0_[7]                                                                                                                     ;
;   12.679 ;   0.000 ;    ; IC   ; 1      ; MLABCELL_X96_Y119_N42               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|i41~13|datae                       ;
;   12.834 ;   0.155 ; RF ; CELL ; 1      ; MLABCELL_X96_Y119_N42               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|i41~13|combout                     ;
;   12.839 ;   0.005 ; FF ; CELL ; 1      ; MLABCELL_X96_Y119_N42               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|i41~13~la_mlab/laboutb[8]          ;
;   12.839 ;   0.000 ; FR ; RE   ; 1      ; MLABCELL_X96_Y119_N42               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   12.880 ;   0.041 ; RF ; RE   ; 1      ; LAB_RE_X96_Y119_N0_I118             ; High Speed ; LAB_RE                                                                                                                         ;
;   12.926 ;   0.046 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X97_Y119_N0_I33  ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.976 ;   0.050 ; FF ; RE   ; 1      ; LAB_RE_X97_Y119_N0_I75              ; High Speed ; leimb[9]                                                                                                                       ;
;   12.976 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X97_Y119_N54                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~3|datab               ;
;   13.243 ;   0.267 ; FR ; CELL ; 1      ; LABCELL_X97_Y119_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~3|combout             ;
;   13.247 ;   0.004 ; RR ; CELL ; 1      ; LABCELL_X97_Y119_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~3~la_lab/laboutb[17]  ;
;   13.247 ;   0.000 ; RF ; RE   ; 1      ; LABCELL_X97_Y119_N54                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   13.298 ;   0.051 ; FR ; RE   ; 1      ; LAB_RE_X97_Y119_N0_I127             ; High Speed ; LAB_RE                                                                                                                         ;
;   13.357 ;   0.059 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X96_Y119_N0_I22  ; High Speed ; LAB_LINE                                                                                                                       ;
;   13.386 ;   0.029 ; RR ; RE   ; 1      ; LAB_RE_X96_Y119_N0_I75              ; High Speed ; leimb[9]                                                                                                                       ;
;   13.386 ;   0.000 ;    ; IC   ; 1      ; MLABCELL_X96_Y119_N54               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~6|datab               ;
;   13.662 ;   0.276 ; RR ; CELL ; 1      ; MLABCELL_X96_Y119_N54               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~6|combout             ;
;   13.667 ;   0.005 ; RR ; CELL ; 2      ; MLABCELL_X96_Y119_N54               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~6~la_mlab/laboutb[17] ;
;   13.667 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X96_Y119_N54               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   13.727 ;   0.060 ; FR ; RE   ; 2      ; LAB_RE_X96_Y119_N0_I127             ; High Speed ; LAB_RE                                                                                                                         ;
;   13.800 ;   0.073 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X95_Y119_N0_I49  ; High Speed ; LAB_LINE                                                                                                                       ;
;   13.848 ;   0.048 ; RR ; RE   ; 1      ; LAB_RE_X95_Y119_N0_I31              ; High Speed ; leimf1_[3]                                                                                                                     ;
;   13.848 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X95_Y119_N21                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~0|dataf                     ;
;   13.897 ;   0.049 ; RF ; CELL ; 2      ; LABCELL_X95_Y119_N21                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~0|combout                   ;
;   13.901 ;   0.004 ; FF ; CELL ; 14     ; LABCELL_X95_Y119_N21                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~0~la_lab/laboutt[15]        ;
;   13.901 ;   0.000 ; FR ; RE   ; 1      ; LABCELL_X95_Y119_N21                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   13.955 ;   0.054 ; RF ; RE   ; 1      ; LAB_RE_X95_Y119_N0_I105             ; High Speed ; LAB_RE                                                                                                                         ;
;   14.039 ;   0.084 ; FF ; RE   ; 1      ; C4_X94_Y120_N0_I20                  ; High Speed ; V4                                                                                                                             ;
;   14.228 ;   0.189 ; FF ; RE   ; 7      ; LOCAL_INTERCONNECT_X94_Y120_N0_I4   ; High Speed ; LAB_LINE                                                                                                                       ;
;   14.335 ;   0.107 ; FF ; RE   ; 2      ; LAB_RE_X94_Y120_N0_I43              ; High Speed ; leimb[5]                                                                                                                       ;
;   14.335 ;   0.000 ;    ; IC   ; 4      ; MLABCELL_X94_Y120_N30               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~73|datab                          ;
;   15.161 ;   0.826 ; FF ; CELL ; 1      ; MLABCELL_X94_Y120_N57               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~109|cout                          ;
;   15.161 ;   0.000 ; FR ; RE   ; 1      ; MLABCELL_X94_Y120_N57               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   15.172 ;   0.011 ; RR ; RE   ; 1      ; LAB_RE_X94_Y120_N0_I133             ; High Speed ; LAB_RE                                                                                                                         ;
;   15.172 ;   0.000 ; RF ; RE   ; 1      ; LAB_RE_X94_Y119_N0_I131             ; High Speed ; labnccin                                                                                                                       ;
;   15.172 ;   0.000 ;    ; IC   ; 4      ; MLABCELL_X94_Y119_N0                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~113|cin                           ;
;   15.311 ;   0.139 ; FR ; CELL ; 3      ; MLABCELL_X94_Y119_N30               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~33|cin                            ;
;   15.337 ;   0.026 ; RF ; CELL ; 1      ; MLABCELL_X94_Y119_N33               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~37|cout                           ;
;   15.337 ;   0.000 ; FF ; CELL ; 3      ; MLABCELL_X94_Y119_N36               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~41|cin                            ;
;   15.565 ;   0.228 ; FF ; CELL ; 1      ; MLABCELL_X94_Y119_N36               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~41|sumout                         ;
;   15.570 ;   0.005 ; FF ; CELL ; 1      ; MLABCELL_X94_Y119_N36               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~41~la_mlab/laboutb[4]             ;
;   15.570 ;   0.000 ; FR ; RE   ; 1      ; MLABCELL_X94_Y119_N36               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   15.637 ;   0.067 ; RF ; RE   ; 1      ; LAB_RE_X94_Y119_N0_I114             ; High Speed ; LAB_RE                                                                                                                         ;
;   15.718 ;   0.081 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X95_Y119_N0_I32  ; High Speed ; LAB_LINE                                                                                                                       ;
;   15.780 ;   0.062 ; FF ; RE   ; 1      ; LAB_RE_X95_Y119_N0_I5               ; High Speed ; leimdc1_[0]                                                                                                                    ;
;   15.780 ;   0.000 ;    ; IC   ; 1      ; FF_X95_Y119_N5                      ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[28]|d                                ;
;   15.780 ;   0.000 ; FF ; CELL ; 1      ; FF_X95_Y119_N5                      ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[28]                                  ;
+----------+---------+----+------+--------+-------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                               ;
+----------+---------+----+------+--------+----------------+-------+-----------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location       ; HS/LP ; Element                                                                                       ;
+----------+---------+----+------+--------+----------------+-------+-----------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                ;       ; latch edge time                                                                               ;
; 14.706   ; 9.706   ;    ;      ;        ;                ;       ; clock path                                                                                    ;
;   13.365 ;   8.365 ; R  ;      ;        ;                ;       ; clock network delay                                                                           ;
;   14.706 ;   1.341 ;    ;      ;        ;                ;       ; clock pessimism removed                                                                       ;
; 14.556   ; -0.150  ;    ;      ;        ;                ;       ; clock uncertainty                                                                             ;
; 14.748   ; 0.192   ;    ; uTsu ; 1      ; FF_X95_Y119_N5 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[28] ;
+----------+---------+----+------+--------+----------------+-------+-----------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #3: Setup slack is -1.023 (VIOLATED)
===============================================================================
+--------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                       ;
+--------------------+-----------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                         ;
+--------------------+-----------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|FD_inst[28]        ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[28] ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                  ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                  ;
; Data Arrival Time  ; 15.771                                                                                        ;
; Data Required Time ; 14.748                                                                                        ;
; Slack              ; -1.023 (VIOLATED)                                                                             ;
+--------------------+-----------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.057 ;       ;             ;            ;        ;       ;
; Data Delay                ; 6.008  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 9     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.763       ; 100        ; 9.763  ; 9.763 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 11    ; 0.000       ; 0          ; -0.001 ; 0.001 ;
;    Cell                   ;        ; 24    ; 2.824       ; 47         ; 0.000  ; 0.826 ;
;    uTco                   ;        ; 1     ; 0.238       ; 4          ; 0.238  ; 0.238 ;
;    Routing Element        ;        ; 50    ; 2.946       ; 49         ; 0.000  ; 0.189 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.365       ; 100        ; 8.365  ; 8.365 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                            ;
+----------+----------+----+------+--------+-------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                            ; HS/LP      ; Element                                                                                                                        ;
+----------+----------+----+------+--------+-------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                     ;            ; launch edge time                                                                                                               ;
; 9.763    ; 9.763    ;    ;      ;        ;                                     ;            ; clock path                                                                                                                     ;
;   9.763  ;   9.763  ; R  ;      ;        ;                                     ;            ; clock network delay                                                                                                            ;
;   9.763  ;   0.000  ;    ;      ; 1      ; FF_X97_Y121_N16                     ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|FD_inst[28]                                         ;
; 15.771   ; 6.008    ;    ;      ;        ;                                     ;            ; data path                                                                                                                      ;
;   10.001 ;   0.238  ; RR ; uTco ; 1      ; FF_X97_Y121_N16                     ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|FD_inst[28]|q                                       ;
;   10.119 ;   0.118  ; RR ; CELL ; 21     ; FF_X97_Y121_N16                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|FD_inst[28]~la_lab/laboutt[10]                      ;
;   10.119 ;   0.000  ; RF ; RE   ; 1      ; FF_X97_Y121_N16                     ; High Speed ; FF                                                                                                                             ;
;   10.180 ;   0.061  ; FR ; RE   ; 4      ; LAB_RE_X97_Y121_N0_I100             ; High Speed ; LAB_RE                                                                                                                         ;
;   10.257 ;   0.077  ; RR ; RE   ; 3      ; LOCAL_INTERCONNECT_X98_Y121_N0_I45  ; High Speed ; LAB_LINE                                                                                                                       ;
;   10.302 ;   0.045  ; RR ; RE   ; 1      ; LAB_RE_X98_Y121_N0_I52              ; High Speed ; leimdc0_[6]                                                                                                                    ;
;   10.301 ;   -0.001 ;    ; IC   ; 1      ; MLABCELL_X98_Y121_N39               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|Mux_4~3|datad                             ;
;   10.466 ;   0.165  ; RF ; CELL ; 1      ; MLABCELL_X98_Y121_N39               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|Mux_4~3|combout                           ;
;   10.471 ;   0.005  ; FF ; CELL ; 163    ; MLABCELL_X98_Y121_N39               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|Mux_4~3~la_mlab/laboutb[7]                ;
;   10.471 ;   0.000  ; FR ; RE   ; 1      ; MLABCELL_X98_Y121_N39               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   10.552 ;   0.081  ; RF ; RE   ; 13     ; LAB_RE_X98_Y121_N0_I117             ; High Speed ; LAB_RE                                                                                                                         ;
;   10.653 ;   0.101  ; FF ; RE   ; 7      ; R6_X98_Y121_N0_I24                  ; High Speed ; H6                                                                                                                             ;
;   10.838 ;   0.185  ; FF ; RE   ; 3      ; R3_X100_Y121_N0_I8                  ; High Speed ; H3                                                                                                                             ;
;   11.006 ;   0.168  ; FF ; RE   ; 1      ; C4_X102_Y122_N0_I14                 ; High Speed ; V4                                                                                                                             ;
;   11.116 ;   0.110  ; FF ; RE   ; 3      ; LOCAL_INTERCONNECT_X103_Y123_N0_I28 ; High Speed ; LAB_LINE                                                                                                                       ;
;   11.169 ;   0.053  ; FF ; RE   ; 1      ; LAB_RE_X103_Y123_N0_I6              ; High Speed ; leime1_[0]                                                                                                                     ;
;   11.169 ;   0.000  ;    ; IC   ; 1      ; MLABCELL_X103_Y123_N3               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~3|datae                ;
;   11.373 ;   0.204  ; FR ; CELL ; 1      ; MLABCELL_X103_Y123_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~3|combout              ;
;   11.378 ;   0.005  ; RR ; CELL ; 1      ; MLABCELL_X103_Y123_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~3~la_mlab/laboutt[3]   ;
;   11.378 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X103_Y123_N3               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   11.437 ;   0.059  ; FR ; RE   ; 1      ; LAB_RE_X103_Y123_N0_I93             ; High Speed ; LAB_RE                                                                                                                         ;
;   11.527 ;   0.090  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X102_Y123_N0_I10 ; High Speed ; LAB_LINE                                                                                                                       ;
;   11.573 ;   0.046  ; RR ; RE   ; 1      ; LAB_RE_X102_Y123_N0_I61             ; High Speed ; leimdc1_[7]                                                                                                                    ;
;   11.573 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X102_Y123_N42               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~4|datad                ;
;   11.735 ;   0.162  ; RR ; CELL ; 1      ; LABCELL_X102_Y123_N42               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~4|combout              ;
;   11.739 ;   0.004  ; RR ; CELL ; 1      ; LABCELL_X102_Y123_N42               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~4~la_lab/laboutb[8]    ;
;   11.739 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X102_Y123_N42               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   11.789 ;   0.050  ; FR ; RE   ; 1      ; LAB_RE_X102_Y123_N0_I118            ; High Speed ; LAB_RE                                                                                                                         ;
;   11.931 ;   0.142  ; RR ; RE   ; 1      ; R6_X97_Y123_N0_I18                  ; High Speed ; H6                                                                                                                             ;
;   12.049 ;   0.118  ; RR ; RE   ; 1      ; R6_X92_Y123_N0_I35                  ; High Speed ; H6                                                                                                                             ;
;   12.201 ;   0.152  ; RR ; RE   ; 1      ; C4_X95_Y119_N0_I54                  ; High Speed ; V4                                                                                                                             ;
;   12.298 ;   0.097  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X95_Y119_N0_I14  ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.342 ;   0.044  ; RR ; RE   ; 1      ; LAB_RE_X95_Y119_N0_I44              ; High Speed ; leimdc0_[5]                                                                                                                    ;
;   12.343 ;   0.001  ;    ; IC   ; 1      ; LABCELL_X95_Y119_N33                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~10|datad               ;
;   12.511 ;   0.168  ; RR ; CELL ; 2      ; LABCELL_X95_Y119_N33                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~10|combout             ;
;   12.515 ;   0.004  ; RR ; CELL ; 2      ; LABCELL_X95_Y119_N33                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~10~la_lab/laboutb[2]   ;
;   12.515 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X95_Y119_N33                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   12.571 ;   0.056  ; FR ; RE   ; 2      ; LAB_RE_X95_Y119_N0_I112             ; High Speed ; LAB_RE                                                                                                                         ;
;   12.632 ;   0.061  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X96_Y119_N0_I55  ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.670 ;   0.038  ; RR ; RE   ; 1      ; LAB_RE_X96_Y119_N0_I57              ; High Speed ; leime0_[7]                                                                                                                     ;
;   12.670 ;   0.000  ;    ; IC   ; 1      ; MLABCELL_X96_Y119_N42               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|i41~13|datae                       ;
;   12.825 ;   0.155  ; RF ; CELL ; 1      ; MLABCELL_X96_Y119_N42               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|i41~13|combout                     ;
;   12.830 ;   0.005  ; FF ; CELL ; 1      ; MLABCELL_X96_Y119_N42               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|i41~13~la_mlab/laboutb[8]          ;
;   12.830 ;   0.000  ; FR ; RE   ; 1      ; MLABCELL_X96_Y119_N42               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   12.871 ;   0.041  ; RF ; RE   ; 1      ; LAB_RE_X96_Y119_N0_I118             ; High Speed ; LAB_RE                                                                                                                         ;
;   12.917 ;   0.046  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X97_Y119_N0_I33  ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.967 ;   0.050  ; FF ; RE   ; 1      ; LAB_RE_X97_Y119_N0_I75              ; High Speed ; leimb[9]                                                                                                                       ;
;   12.967 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X97_Y119_N54                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~3|datab               ;
;   13.234 ;   0.267  ; FR ; CELL ; 1      ; LABCELL_X97_Y119_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~3|combout             ;
;   13.238 ;   0.004  ; RR ; CELL ; 1      ; LABCELL_X97_Y119_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~3~la_lab/laboutb[17]  ;
;   13.238 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X97_Y119_N54                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   13.289 ;   0.051  ; FR ; RE   ; 1      ; LAB_RE_X97_Y119_N0_I127             ; High Speed ; LAB_RE                                                                                                                         ;
;   13.348 ;   0.059  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X96_Y119_N0_I22  ; High Speed ; LAB_LINE                                                                                                                       ;
;   13.377 ;   0.029  ; RR ; RE   ; 1      ; LAB_RE_X96_Y119_N0_I75              ; High Speed ; leimb[9]                                                                                                                       ;
;   13.377 ;   0.000  ;    ; IC   ; 1      ; MLABCELL_X96_Y119_N54               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~6|datab               ;
;   13.653 ;   0.276  ; RR ; CELL ; 1      ; MLABCELL_X96_Y119_N54               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~6|combout             ;
;   13.658 ;   0.005  ; RR ; CELL ; 2      ; MLABCELL_X96_Y119_N54               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~6~la_mlab/laboutb[17] ;
;   13.658 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X96_Y119_N54               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   13.718 ;   0.060  ; FR ; RE   ; 2      ; LAB_RE_X96_Y119_N0_I127             ; High Speed ; LAB_RE                                                                                                                         ;
;   13.791 ;   0.073  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X95_Y119_N0_I49  ; High Speed ; LAB_LINE                                                                                                                       ;
;   13.839 ;   0.048  ; RR ; RE   ; 1      ; LAB_RE_X95_Y119_N0_I31              ; High Speed ; leimf1_[3]                                                                                                                     ;
;   13.839 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X95_Y119_N21                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~0|dataf                     ;
;   13.888 ;   0.049  ; RF ; CELL ; 2      ; LABCELL_X95_Y119_N21                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~0|combout                   ;
;   13.892 ;   0.004  ; FF ; CELL ; 14     ; LABCELL_X95_Y119_N21                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~0~la_lab/laboutt[15]        ;
;   13.892 ;   0.000  ; FR ; RE   ; 1      ; LABCELL_X95_Y119_N21                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   13.946 ;   0.054  ; RF ; RE   ; 1      ; LAB_RE_X95_Y119_N0_I105             ; High Speed ; LAB_RE                                                                                                                         ;
;   14.030 ;   0.084  ; FF ; RE   ; 1      ; C4_X94_Y120_N0_I20                  ; High Speed ; V4                                                                                                                             ;
;   14.219 ;   0.189  ; FF ; RE   ; 7      ; LOCAL_INTERCONNECT_X94_Y120_N0_I4   ; High Speed ; LAB_LINE                                                                                                                       ;
;   14.326 ;   0.107  ; FF ; RE   ; 2      ; LAB_RE_X94_Y120_N0_I43              ; High Speed ; leimb[5]                                                                                                                       ;
;   14.326 ;   0.000  ;    ; IC   ; 3      ; MLABCELL_X94_Y120_N33               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~77|datab                          ;
;   15.152 ;   0.826  ; FF ; CELL ; 1      ; MLABCELL_X94_Y120_N57               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~109|cout                          ;
;   15.152 ;   0.000  ; FR ; RE   ; 1      ; MLABCELL_X94_Y120_N57               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   15.163 ;   0.011  ; RR ; RE   ; 1      ; LAB_RE_X94_Y120_N0_I133             ; High Speed ; LAB_RE                                                                                                                         ;
;   15.163 ;   0.000  ; RF ; RE   ; 1      ; LAB_RE_X94_Y119_N0_I131             ; High Speed ; labnccin                                                                                                                       ;
;   15.163 ;   0.000  ;    ; IC   ; 4      ; MLABCELL_X94_Y119_N0                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~113|cin                           ;
;   15.302 ;   0.139  ; FR ; CELL ; 3      ; MLABCELL_X94_Y119_N30               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~33|cin                            ;
;   15.328 ;   0.026  ; RF ; CELL ; 1      ; MLABCELL_X94_Y119_N33               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~37|cout                           ;
;   15.328 ;   0.000  ; FF ; CELL ; 3      ; MLABCELL_X94_Y119_N36               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~41|cin                            ;
;   15.556 ;   0.228  ; FF ; CELL ; 1      ; MLABCELL_X94_Y119_N36               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~41|sumout                         ;
;   15.561 ;   0.005  ; FF ; CELL ; 1      ; MLABCELL_X94_Y119_N36               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~41~la_mlab/laboutb[4]             ;
;   15.561 ;   0.000  ; FR ; RE   ; 1      ; MLABCELL_X94_Y119_N36               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   15.628 ;   0.067  ; RF ; RE   ; 1      ; LAB_RE_X94_Y119_N0_I114             ; High Speed ; LAB_RE                                                                                                                         ;
;   15.709 ;   0.081  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X95_Y119_N0_I32  ; High Speed ; LAB_LINE                                                                                                                       ;
;   15.771 ;   0.062  ; FF ; RE   ; 1      ; LAB_RE_X95_Y119_N0_I5               ; High Speed ; leimdc1_[0]                                                                                                                    ;
;   15.771 ;   0.000  ;    ; IC   ; 1      ; FF_X95_Y119_N5                      ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[28]|d                                ;
;   15.771 ;   0.000  ; FF ; CELL ; 1      ; FF_X95_Y119_N5                      ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[28]                                  ;
+----------+----------+----+------+--------+-------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                               ;
+----------+---------+----+------+--------+----------------+-------+-----------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location       ; HS/LP ; Element                                                                                       ;
+----------+---------+----+------+--------+----------------+-------+-----------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                ;       ; latch edge time                                                                               ;
; 14.706   ; 9.706   ;    ;      ;        ;                ;       ; clock path                                                                                    ;
;   13.365 ;   8.365 ; R  ;      ;        ;                ;       ; clock network delay                                                                           ;
;   14.706 ;   1.341 ;    ;      ;        ;                ;       ; clock pessimism removed                                                                       ;
; 14.556   ; -0.150  ;    ;      ;        ;                ;       ; clock uncertainty                                                                             ;
; 14.748   ; 0.192   ;    ; uTsu ; 1      ; FF_X95_Y119_N5 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[28] ;
+----------+---------+----+------+--------+----------------+-------+-----------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #4: Setup slack is -1.023 (VIOLATED)
===============================================================================
+--------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                       ;
+--------------------+-----------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                         ;
+--------------------+-----------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|FD_inst[28]        ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[28] ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                  ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                  ;
; Data Arrival Time  ; 15.771                                                                                        ;
; Data Required Time ; 14.748                                                                                        ;
; Slack              ; -1.023 (VIOLATED)                                                                             ;
+--------------------+-----------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.057 ;       ;             ;            ;        ;       ;
; Data Delay                ; 6.008  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 9     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.763       ; 100        ; 9.763  ; 9.763 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 11    ; 0.000       ; 0          ; -0.001 ; 0.001 ;
;    Cell                   ;        ; 24    ; 2.824       ; 47         ; 0.000  ; 0.826 ;
;    uTco                   ;        ; 1     ; 0.238       ; 4          ; 0.238  ; 0.238 ;
;    Routing Element        ;        ; 50    ; 2.946       ; 49         ; 0.000  ; 0.189 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.365       ; 100        ; 8.365  ; 8.365 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                            ;
+----------+----------+----+------+--------+-------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                            ; HS/LP      ; Element                                                                                                                        ;
+----------+----------+----+------+--------+-------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                     ;            ; launch edge time                                                                                                               ;
; 9.763    ; 9.763    ;    ;      ;        ;                                     ;            ; clock path                                                                                                                     ;
;   9.763  ;   9.763  ; R  ;      ;        ;                                     ;            ; clock network delay                                                                                                            ;
;   9.763  ;   0.000  ;    ;      ; 1      ; FF_X97_Y121_N16                     ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|FD_inst[28]                                         ;
; 15.771   ; 6.008    ;    ;      ;        ;                                     ;            ; data path                                                                                                                      ;
;   10.001 ;   0.238  ; RR ; uTco ; 1      ; FF_X97_Y121_N16                     ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|FD_inst[28]|q                                       ;
;   10.119 ;   0.118  ; RR ; CELL ; 21     ; FF_X97_Y121_N16                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|FD_inst[28]~la_lab/laboutt[10]                      ;
;   10.119 ;   0.000  ; RF ; RE   ; 1      ; FF_X97_Y121_N16                     ; High Speed ; FF                                                                                                                             ;
;   10.180 ;   0.061  ; FR ; RE   ; 4      ; LAB_RE_X97_Y121_N0_I100             ; High Speed ; LAB_RE                                                                                                                         ;
;   10.257 ;   0.077  ; RR ; RE   ; 3      ; LOCAL_INTERCONNECT_X98_Y121_N0_I45  ; High Speed ; LAB_LINE                                                                                                                       ;
;   10.302 ;   0.045  ; RR ; RE   ; 1      ; LAB_RE_X98_Y121_N0_I52              ; High Speed ; leimdc0_[6]                                                                                                                    ;
;   10.301 ;   -0.001 ;    ; IC   ; 1      ; MLABCELL_X98_Y121_N39               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|Mux_4~3|datad                             ;
;   10.466 ;   0.165  ; RF ; CELL ; 1      ; MLABCELL_X98_Y121_N39               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|Mux_4~3|combout                           ;
;   10.471 ;   0.005  ; FF ; CELL ; 163    ; MLABCELL_X98_Y121_N39               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|Mux_4~3~la_mlab/laboutb[7]                ;
;   10.471 ;   0.000  ; FR ; RE   ; 1      ; MLABCELL_X98_Y121_N39               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   10.552 ;   0.081  ; RF ; RE   ; 13     ; LAB_RE_X98_Y121_N0_I117             ; High Speed ; LAB_RE                                                                                                                         ;
;   10.653 ;   0.101  ; FF ; RE   ; 7      ; R6_X98_Y121_N0_I24                  ; High Speed ; H6                                                                                                                             ;
;   10.838 ;   0.185  ; FF ; RE   ; 3      ; R3_X100_Y121_N0_I8                  ; High Speed ; H3                                                                                                                             ;
;   11.006 ;   0.168  ; FF ; RE   ; 1      ; C4_X102_Y122_N0_I14                 ; High Speed ; V4                                                                                                                             ;
;   11.116 ;   0.110  ; FF ; RE   ; 3      ; LOCAL_INTERCONNECT_X103_Y123_N0_I28 ; High Speed ; LAB_LINE                                                                                                                       ;
;   11.169 ;   0.053  ; FF ; RE   ; 1      ; LAB_RE_X103_Y123_N0_I6              ; High Speed ; leime1_[0]                                                                                                                     ;
;   11.169 ;   0.000  ;    ; IC   ; 1      ; MLABCELL_X103_Y123_N3               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~3|datae                ;
;   11.373 ;   0.204  ; FR ; CELL ; 1      ; MLABCELL_X103_Y123_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~3|combout              ;
;   11.378 ;   0.005  ; RR ; CELL ; 1      ; MLABCELL_X103_Y123_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~3~la_mlab/laboutt[3]   ;
;   11.378 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X103_Y123_N3               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   11.437 ;   0.059  ; FR ; RE   ; 1      ; LAB_RE_X103_Y123_N0_I93             ; High Speed ; LAB_RE                                                                                                                         ;
;   11.527 ;   0.090  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X102_Y123_N0_I10 ; High Speed ; LAB_LINE                                                                                                                       ;
;   11.573 ;   0.046  ; RR ; RE   ; 1      ; LAB_RE_X102_Y123_N0_I61             ; High Speed ; leimdc1_[7]                                                                                                                    ;
;   11.573 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X102_Y123_N42               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~4|datad                ;
;   11.735 ;   0.162  ; RR ; CELL ; 1      ; LABCELL_X102_Y123_N42               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~4|combout              ;
;   11.739 ;   0.004  ; RR ; CELL ; 1      ; LABCELL_X102_Y123_N42               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~4~la_lab/laboutb[8]    ;
;   11.739 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X102_Y123_N42               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   11.789 ;   0.050  ; FR ; RE   ; 1      ; LAB_RE_X102_Y123_N0_I118            ; High Speed ; LAB_RE                                                                                                                         ;
;   11.931 ;   0.142  ; RR ; RE   ; 1      ; R6_X97_Y123_N0_I18                  ; High Speed ; H6                                                                                                                             ;
;   12.049 ;   0.118  ; RR ; RE   ; 1      ; R6_X92_Y123_N0_I35                  ; High Speed ; H6                                                                                                                             ;
;   12.201 ;   0.152  ; RR ; RE   ; 1      ; C4_X95_Y119_N0_I54                  ; High Speed ; V4                                                                                                                             ;
;   12.298 ;   0.097  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X95_Y119_N0_I14  ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.342 ;   0.044  ; RR ; RE   ; 1      ; LAB_RE_X95_Y119_N0_I44              ; High Speed ; leimdc0_[5]                                                                                                                    ;
;   12.343 ;   0.001  ;    ; IC   ; 1      ; LABCELL_X95_Y119_N33                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~10|datad               ;
;   12.511 ;   0.168  ; RR ; CELL ; 2      ; LABCELL_X95_Y119_N33                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~10|combout             ;
;   12.515 ;   0.004  ; RR ; CELL ; 2      ; LABCELL_X95_Y119_N33                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~10~la_lab/laboutb[2]   ;
;   12.515 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X95_Y119_N33                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   12.571 ;   0.056  ; FR ; RE   ; 2      ; LAB_RE_X95_Y119_N0_I112             ; High Speed ; LAB_RE                                                                                                                         ;
;   12.632 ;   0.061  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X96_Y119_N0_I55  ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.670 ;   0.038  ; RR ; RE   ; 1      ; LAB_RE_X96_Y119_N0_I57              ; High Speed ; leime0_[7]                                                                                                                     ;
;   12.670 ;   0.000  ;    ; IC   ; 1      ; MLABCELL_X96_Y119_N42               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|i41~13|datae                       ;
;   12.825 ;   0.155  ; RF ; CELL ; 1      ; MLABCELL_X96_Y119_N42               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|i41~13|combout                     ;
;   12.830 ;   0.005  ; FF ; CELL ; 1      ; MLABCELL_X96_Y119_N42               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|i41~13~la_mlab/laboutb[8]          ;
;   12.830 ;   0.000  ; FR ; RE   ; 1      ; MLABCELL_X96_Y119_N42               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   12.871 ;   0.041  ; RF ; RE   ; 1      ; LAB_RE_X96_Y119_N0_I118             ; High Speed ; LAB_RE                                                                                                                         ;
;   12.917 ;   0.046  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X97_Y119_N0_I33  ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.967 ;   0.050  ; FF ; RE   ; 1      ; LAB_RE_X97_Y119_N0_I75              ; High Speed ; leimb[9]                                                                                                                       ;
;   12.967 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X97_Y119_N54                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~3|datab               ;
;   13.234 ;   0.267  ; FR ; CELL ; 1      ; LABCELL_X97_Y119_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~3|combout             ;
;   13.238 ;   0.004  ; RR ; CELL ; 1      ; LABCELL_X97_Y119_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~3~la_lab/laboutb[17]  ;
;   13.238 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X97_Y119_N54                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   13.289 ;   0.051  ; FR ; RE   ; 1      ; LAB_RE_X97_Y119_N0_I127             ; High Speed ; LAB_RE                                                                                                                         ;
;   13.348 ;   0.059  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X96_Y119_N0_I22  ; High Speed ; LAB_LINE                                                                                                                       ;
;   13.377 ;   0.029  ; RR ; RE   ; 1      ; LAB_RE_X96_Y119_N0_I75              ; High Speed ; leimb[9]                                                                                                                       ;
;   13.377 ;   0.000  ;    ; IC   ; 1      ; MLABCELL_X96_Y119_N54               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~6|datab               ;
;   13.653 ;   0.276  ; RR ; CELL ; 1      ; MLABCELL_X96_Y119_N54               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~6|combout             ;
;   13.658 ;   0.005  ; RR ; CELL ; 2      ; MLABCELL_X96_Y119_N54               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~6~la_mlab/laboutb[17] ;
;   13.658 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X96_Y119_N54               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   13.718 ;   0.060  ; FR ; RE   ; 2      ; LAB_RE_X96_Y119_N0_I127             ; High Speed ; LAB_RE                                                                                                                         ;
;   13.791 ;   0.073  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X95_Y119_N0_I49  ; High Speed ; LAB_LINE                                                                                                                       ;
;   13.839 ;   0.048  ; RR ; RE   ; 1      ; LAB_RE_X95_Y119_N0_I31              ; High Speed ; leimf1_[3]                                                                                                                     ;
;   13.839 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X95_Y119_N21                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~0|dataf                     ;
;   13.888 ;   0.049  ; RF ; CELL ; 2      ; LABCELL_X95_Y119_N21                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~0|combout                   ;
;   13.892 ;   0.004  ; FF ; CELL ; 14     ; LABCELL_X95_Y119_N21                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~0~la_lab/laboutt[15]        ;
;   13.892 ;   0.000  ; FR ; RE   ; 1      ; LABCELL_X95_Y119_N21                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   13.946 ;   0.054  ; RF ; RE   ; 1      ; LAB_RE_X95_Y119_N0_I105             ; High Speed ; LAB_RE                                                                                                                         ;
;   14.030 ;   0.084  ; FF ; RE   ; 1      ; C4_X94_Y120_N0_I20                  ; High Speed ; V4                                                                                                                             ;
;   14.219 ;   0.189  ; FF ; RE   ; 7      ; LOCAL_INTERCONNECT_X94_Y120_N0_I4   ; High Speed ; LAB_LINE                                                                                                                       ;
;   14.326 ;   0.107  ; FF ; RE   ; 2      ; LAB_RE_X94_Y120_N0_I43              ; High Speed ; leimb[5]                                                                                                                       ;
;   14.326 ;   0.000  ;    ; IC   ; 4      ; MLABCELL_X94_Y120_N30               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~73|datab                          ;
;   15.152 ;   0.826  ; FF ; CELL ; 1      ; MLABCELL_X94_Y120_N57               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~109|cout                          ;
;   15.152 ;   0.000  ; FR ; RE   ; 1      ; MLABCELL_X94_Y120_N57               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   15.163 ;   0.011  ; RR ; RE   ; 1      ; LAB_RE_X94_Y120_N0_I133             ; High Speed ; LAB_RE                                                                                                                         ;
;   15.163 ;   0.000  ; RF ; RE   ; 1      ; LAB_RE_X94_Y119_N0_I131             ; High Speed ; labnccin                                                                                                                       ;
;   15.163 ;   0.000  ;    ; IC   ; 4      ; MLABCELL_X94_Y119_N0                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~113|cin                           ;
;   15.302 ;   0.139  ; FR ; CELL ; 3      ; MLABCELL_X94_Y119_N30               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~33|cin                            ;
;   15.328 ;   0.026  ; RF ; CELL ; 1      ; MLABCELL_X94_Y119_N33               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~37|cout                           ;
;   15.328 ;   0.000  ; FF ; CELL ; 3      ; MLABCELL_X94_Y119_N36               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~41|cin                            ;
;   15.556 ;   0.228  ; FF ; CELL ; 1      ; MLABCELL_X94_Y119_N36               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~41|sumout                         ;
;   15.561 ;   0.005  ; FF ; CELL ; 1      ; MLABCELL_X94_Y119_N36               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~41~la_mlab/laboutb[4]             ;
;   15.561 ;   0.000  ; FR ; RE   ; 1      ; MLABCELL_X94_Y119_N36               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   15.628 ;   0.067  ; RF ; RE   ; 1      ; LAB_RE_X94_Y119_N0_I114             ; High Speed ; LAB_RE                                                                                                                         ;
;   15.709 ;   0.081  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X95_Y119_N0_I32  ; High Speed ; LAB_LINE                                                                                                                       ;
;   15.771 ;   0.062  ; FF ; RE   ; 1      ; LAB_RE_X95_Y119_N0_I5               ; High Speed ; leimdc1_[0]                                                                                                                    ;
;   15.771 ;   0.000  ;    ; IC   ; 1      ; FF_X95_Y119_N5                      ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[28]|d                                ;
;   15.771 ;   0.000  ; FF ; CELL ; 1      ; FF_X95_Y119_N5                      ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[28]                                  ;
+----------+----------+----+------+--------+-------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                               ;
+----------+---------+----+------+--------+----------------+-------+-----------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location       ; HS/LP ; Element                                                                                       ;
+----------+---------+----+------+--------+----------------+-------+-----------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                ;       ; latch edge time                                                                               ;
; 14.706   ; 9.706   ;    ;      ;        ;                ;       ; clock path                                                                                    ;
;   13.365 ;   8.365 ; R  ;      ;        ;                ;       ; clock network delay                                                                           ;
;   14.706 ;   1.341 ;    ;      ;        ;                ;       ; clock pessimism removed                                                                       ;
; 14.556   ; -0.150  ;    ;      ;        ;                ;       ; clock uncertainty                                                                             ;
; 14.748   ; 0.192   ;    ; uTsu ; 1      ; FF_X95_Y119_N5 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[28] ;
+----------+---------+----+------+--------+----------------+-------+-----------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #5: Setup slack is -1.023 (VIOLATED)
===============================================================================
+---------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                        ;
+--------------------+------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                          ;
+--------------------+------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                 ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[78] ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                   ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                   ;
; Data Arrival Time  ; 15.397                                                                                         ;
; Data Required Time ; 14.374                                                                                         ;
; Slack              ; -1.023 (VIOLATED)                                                                              ;
+--------------------+------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.281 ;       ;             ;            ;       ;       ;
; Data Delay                ; 5.645  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 3     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.752       ; 100        ; 9.752 ; 9.752 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 4     ; 0.003       ; 0          ; 0.000 ; 0.001 ;
;    Cell                   ;        ; 7     ; 0.376       ; 7          ; 0.000 ; 0.176 ;
;    uTco                   ;        ; 1     ; 0.230       ; 4          ; 0.230 ; 0.230 ;
;    Routing Element        ;        ; 38    ; 5.036       ; 89         ; 0.000 ; 0.408 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.231       ; 100        ; 8.231 ; 8.231 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                               ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                                    ; HS/LP      ; Element                                                                                                                    ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                             ;            ; launch edge time                                                                                                           ;
; 9.752    ; 9.752   ;    ;      ;        ;                                             ;            ; clock path                                                                                                                 ;
;   9.752  ;   9.752 ; R  ;      ;        ;                                             ;            ; clock network delay                                                                                                        ;
;   9.752  ;   0.000 ;    ;      ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                                             ;
; 15.397   ; 5.645   ;    ;      ;        ;                                             ;            ; data path                                                                                                                  ;
;   9.982  ;   0.230 ; RR ; uTco ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q|q                                                           ;
;   10.158 ;   0.176 ; RR ; CELL ; 1      ; FF_X16_Y120_N41                             ; High Speed ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q~la_lab/laboutb[7]                                           ;
;   10.158 ;   0.000 ;    ; IC   ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset|input                                                                                     ;
;   10.158 ;   0.000 ; RR ; CELL ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset                                                                                           ;
;   10.158 ;   0.000 ; RF ; RE   ; 1      ; FF_X16_Y120_N41                             ; High Speed ; FF                                                                                                                         ;
;   10.210 ;   0.052 ; FR ; RE   ; 1      ; LAB_RE_X16_Y120_N0_I117                     ; High Speed ; LAB_RE                                                                                                                     ;
;   10.348 ;   0.138 ; RR ; RE   ; 1      ; R6_X10_Y120_N0_I54                          ; High Speed ; H6                                                                                                                         ;
;   10.348 ;   0.000 ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X11_Y120_N0_I6  ; High Speed ; WIRE_MUX                                                                                                                   ;
;   10.685 ;   0.337 ; RR ; RE   ; 1      ; R32_X12_Y120_N0_I0                          ; High Speed ; H32                                                                                                                        ;
;   10.964 ;   0.279 ; RR ; RE   ; 1      ; R32_X43_Y120_N0_I0                          ; High Speed ; H32                                                                                                                        ;
;   11.135 ;   0.171 ; RR ; RE   ; 1      ; R32_X74_Y120_N0_I0                          ; High Speed ; H32                                                                                                                        ;
;   11.291 ;   0.156 ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I62                         ; High Speed ; H32 (GAP CROSSING)                                                                                                         ;
;   11.473 ;   0.182 ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I21                         ; High Speed ; H32                                                                                                                        ;
;   11.678 ;   0.205 ; RR ; RE   ; 1      ; R32_X106_Y120_N0_I0                         ; High Speed ; H32                                                                                                                        ;
;   11.776 ;   0.098 ; RR ; RE   ; 1      ; R6_X113_Y120_N0_I8                          ; High Speed ; H6                                                                                                                         ;
;   11.862 ;   0.086 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X114_Y120_N0_I11         ; High Speed ; LAB_LINE                                                                                                                   ;
;   11.909 ;   0.047 ; RR ; RE   ; 1      ; LAB_RE_X114_Y120_N0_I24                     ; High Speed ; leimf0_[3]                                                                                                                 ;
;   11.910 ;   0.001 ;    ; IC   ; 1      ; MLABCELL_X114_Y120_N18                      ;            ; fpga_top|inst_green_bs|SoftReset~IPORT|dataf                                                                               ;
;   11.954 ;   0.044 ; RR ; CELL ; 2      ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT|combout                                                                             ;
;   11.959 ;   0.005 ; RR ; CELL ; 2516   ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT~la_mlab/laboutt[13]                                                                 ;
;   11.959 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X114_Y120_N18                      ; High Speed ; MP_MLAB_COMB                                                                                                               ;
;   12.042 ;   0.083 ; FR ; RE   ; 6      ; LAB_RE_X114_Y120_N0_I103                    ; High Speed ; LAB_RE                                                                                                                     ;
;   12.154 ;   0.112 ; RR ; RE   ; 2      ; C4_X113_Y116_N0_I36                         ; High Speed ; V4                                                                                                                         ;
;   12.253 ;   0.099 ; RR ; RE   ; 1      ; R6_X114_Y118_N0_I1                          ; High Speed ; H6                                                                                                                         ;
;   12.253 ;   0.000 ; RR ; RE   ; 2      ; R32_C27_INTERCONNECT_DRIVER_X113_Y118_N0_I5 ; High Speed ; WIRE_MUX                                                                                                                   ;
;   12.661 ;   0.408 ; RR ; RE   ; 1      ; C27_X113_Y92_N0_I0                          ; High Speed ; V27                                                                                                                        ;
;   13.000 ;   0.339 ; RR ; RE   ; 1      ; C27_X113_Y65_N0_I0                          ; High Speed ; V27                                                                                                                        ;
;   13.000 ;   0.000 ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X113_Y64_N0_I5  ; High Speed ; WIRE_MUX                                                                                                                   ;
;   13.363 ;   0.363 ; RR ; RE   ; 2      ; R32_X82_Y64_N0_I0                           ; High Speed ; H32                                                                                                                        ;
;   13.539 ;   0.176 ; RR ; RE   ; 1      ; R32_X78_Y64_N0_I12                          ; High Speed ; H32                                                                                                                        ;
;   13.698 ;   0.159 ; RR ; RE   ; 1      ; R32_X78_Y64_N0_I35                          ; High Speed ; H32 (GAP CROSSING)                                                                                                         ;
;   13.870 ;   0.172 ; RR ; RE   ; 2      ; R32_X51_Y64_N0_I0                           ; High Speed ; H32                                                                                                                        ;
;   13.870 ;   0.000 ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X75_Y64_N0_I7   ; High Speed ; WIRE_MUX                                                                                                                   ;
;   14.223 ;   0.353 ; RR ; RE   ; 1      ; C27_X75_Y38_N0_I0                           ; High Speed ; V27                                                                                                                        ;
;   14.319 ;   0.096 ; RR ; RE   ; 1      ; R3_X73_Y47_N0_I18                           ; High Speed ; H3                                                                                                                         ;
;   14.399 ;   0.080 ; RR ; RE   ; 2      ; LOCAL_INTERCONNECT_X75_Y47_N0_I26           ; High Speed ; LAB_LINE                                                                                                                   ;
;   14.436 ;   0.037 ; RR ; RE   ; 1      ; LAB_RE_X75_Y47_N0_I73                       ; High Speed ; leime0_[9]                                                                                                                 ;
;   14.437 ;   0.001 ;    ; IC   ; 1      ; LABCELL_X75_Y47_N54                         ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2_RESYN|datae              ;
;   14.584 ;   0.147 ; RF ; CELL ; 2      ; LABCELL_X75_Y47_N54                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2_RESYN|combout            ;
;   14.588 ;   0.004 ; FF ; CELL ; 326    ; LABCELL_X75_Y47_N54                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2_RESYN~la_lab/laboutb[16] ;
;   14.588 ;   0.000 ; FR ; RE   ; 1      ; LABCELL_X75_Y47_N54                         ; High Speed ; MP_LAB_COMB                                                                                                                ;
;   14.654 ;   0.066 ; RF ; RE   ; 8      ; LAB_RE_X75_Y47_N0_I126                      ; High Speed ; LAB_RE                                                                                                                     ;
;   14.741 ;   0.087 ; FF ; RE   ; 3      ; C4_X75_Y43_N0_I51                           ; High Speed ; V4                                                                                                                         ;
;   14.848 ;   0.107 ; FF ; RE   ; 1      ; R6_X76_Y46_N0_I18                           ; High Speed ; H6                                                                                                                         ;
;   15.200 ;   0.352 ; FF ; RE   ; 1      ; R6_X78_Y46_N0_I411                          ; High Speed ; H6 (GAP CROSSING)                                                                                                          ;
;   15.290 ;   0.090 ; FF ; RE   ; 1      ; R6_X78_Y46_N0_I144                          ; High Speed ; H6                                                                                                                         ;
;   15.352 ;   0.062 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X79_Y46_N0_I14           ; High Speed ; LAB_LINE                                                                                                                   ;
;   15.396 ;   0.044 ; FF ; RE   ; 8      ; LAB_RE_X79_Y46_N0_I81                       ; High Speed ; lsimb                                                                                                                      ;
;   15.397 ;   0.001 ;    ; IC   ; 1      ; FF_X79_Y46_N46                              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[78]|ena                         ;
;   15.397 ;   0.000 ; FF ; CELL ; 1      ; FF_X79_Y46_N46                              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[78]                             ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                ;
+----------+---------+----+------+--------+----------------+-------+------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location       ; HS/LP ; Element                                                                                        ;
+----------+---------+----+------+--------+----------------+-------+------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                ;       ; latch edge time                                                                                ;
; 14.471   ; 9.471   ;    ;      ;        ;                ;       ; clock path                                                                                     ;
;   13.231 ;   8.231 ; R  ;      ;        ;                ;       ; clock network delay                                                                            ;
;   14.471 ;   1.240 ;    ;      ;        ;                ;       ; clock pessimism removed                                                                        ;
; 14.321   ; -0.150  ;    ;      ;        ;                ;       ; clock uncertainty                                                                              ;
; 14.374   ; 0.053   ;    ; uTsu ; 1      ; FF_X79_Y46_N46 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[78] ;
+----------+---------+----+------+--------+----------------+-------+------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #6: Setup slack is -1.023 (VIOLATED)
===============================================================================
+----------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                         ;
+--------------------+-------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                           ;
+--------------------+-------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                  ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[493] ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                    ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                    ;
; Data Arrival Time  ; 15.397                                                                                          ;
; Data Required Time ; 14.374                                                                                          ;
; Slack              ; -1.023 (VIOLATED)                                                                               ;
+--------------------+-------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.281 ;       ;             ;            ;       ;       ;
; Data Delay                ; 5.645  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 3     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.752       ; 100        ; 9.752 ; 9.752 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 4     ; 0.003       ; 0          ; 0.000 ; 0.001 ;
;    Cell                   ;        ; 7     ; 0.376       ; 7          ; 0.000 ; 0.176 ;
;    uTco                   ;        ; 1     ; 0.230       ; 4          ; 0.230 ; 0.230 ;
;    Routing Element        ;        ; 38    ; 5.036       ; 89         ; 0.000 ; 0.408 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.231       ; 100        ; 8.231 ; 8.231 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                               ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                                    ; HS/LP      ; Element                                                                                                                    ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                             ;            ; launch edge time                                                                                                           ;
; 9.752    ; 9.752   ;    ;      ;        ;                                             ;            ; clock path                                                                                                                 ;
;   9.752  ;   9.752 ; R  ;      ;        ;                                             ;            ; clock network delay                                                                                                        ;
;   9.752  ;   0.000 ;    ;      ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                                             ;
; 15.397   ; 5.645   ;    ;      ;        ;                                             ;            ; data path                                                                                                                  ;
;   9.982  ;   0.230 ; RR ; uTco ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q|q                                                           ;
;   10.158 ;   0.176 ; RR ; CELL ; 1      ; FF_X16_Y120_N41                             ; High Speed ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q~la_lab/laboutb[7]                                           ;
;   10.158 ;   0.000 ;    ; IC   ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset|input                                                                                     ;
;   10.158 ;   0.000 ; RR ; CELL ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset                                                                                           ;
;   10.158 ;   0.000 ; RF ; RE   ; 1      ; FF_X16_Y120_N41                             ; High Speed ; FF                                                                                                                         ;
;   10.210 ;   0.052 ; FR ; RE   ; 1      ; LAB_RE_X16_Y120_N0_I117                     ; High Speed ; LAB_RE                                                                                                                     ;
;   10.348 ;   0.138 ; RR ; RE   ; 1      ; R6_X10_Y120_N0_I54                          ; High Speed ; H6                                                                                                                         ;
;   10.348 ;   0.000 ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X11_Y120_N0_I6  ; High Speed ; WIRE_MUX                                                                                                                   ;
;   10.685 ;   0.337 ; RR ; RE   ; 1      ; R32_X12_Y120_N0_I0                          ; High Speed ; H32                                                                                                                        ;
;   10.964 ;   0.279 ; RR ; RE   ; 1      ; R32_X43_Y120_N0_I0                          ; High Speed ; H32                                                                                                                        ;
;   11.135 ;   0.171 ; RR ; RE   ; 1      ; R32_X74_Y120_N0_I0                          ; High Speed ; H32                                                                                                                        ;
;   11.291 ;   0.156 ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I62                         ; High Speed ; H32 (GAP CROSSING)                                                                                                         ;
;   11.473 ;   0.182 ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I21                         ; High Speed ; H32                                                                                                                        ;
;   11.678 ;   0.205 ; RR ; RE   ; 1      ; R32_X106_Y120_N0_I0                         ; High Speed ; H32                                                                                                                        ;
;   11.776 ;   0.098 ; RR ; RE   ; 1      ; R6_X113_Y120_N0_I8                          ; High Speed ; H6                                                                                                                         ;
;   11.862 ;   0.086 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X114_Y120_N0_I11         ; High Speed ; LAB_LINE                                                                                                                   ;
;   11.909 ;   0.047 ; RR ; RE   ; 1      ; LAB_RE_X114_Y120_N0_I24                     ; High Speed ; leimf0_[3]                                                                                                                 ;
;   11.910 ;   0.001 ;    ; IC   ; 1      ; MLABCELL_X114_Y120_N18                      ;            ; fpga_top|inst_green_bs|SoftReset~IPORT|dataf                                                                               ;
;   11.954 ;   0.044 ; RR ; CELL ; 2      ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT|combout                                                                             ;
;   11.959 ;   0.005 ; RR ; CELL ; 2516   ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT~la_mlab/laboutt[13]                                                                 ;
;   11.959 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X114_Y120_N18                      ; High Speed ; MP_MLAB_COMB                                                                                                               ;
;   12.042 ;   0.083 ; FR ; RE   ; 6      ; LAB_RE_X114_Y120_N0_I103                    ; High Speed ; LAB_RE                                                                                                                     ;
;   12.154 ;   0.112 ; RR ; RE   ; 2      ; C4_X113_Y116_N0_I36                         ; High Speed ; V4                                                                                                                         ;
;   12.253 ;   0.099 ; RR ; RE   ; 1      ; R6_X114_Y118_N0_I1                          ; High Speed ; H6                                                                                                                         ;
;   12.253 ;   0.000 ; RR ; RE   ; 2      ; R32_C27_INTERCONNECT_DRIVER_X113_Y118_N0_I5 ; High Speed ; WIRE_MUX                                                                                                                   ;
;   12.661 ;   0.408 ; RR ; RE   ; 1      ; C27_X113_Y92_N0_I0                          ; High Speed ; V27                                                                                                                        ;
;   13.000 ;   0.339 ; RR ; RE   ; 1      ; C27_X113_Y65_N0_I0                          ; High Speed ; V27                                                                                                                        ;
;   13.000 ;   0.000 ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X113_Y64_N0_I5  ; High Speed ; WIRE_MUX                                                                                                                   ;
;   13.363 ;   0.363 ; RR ; RE   ; 2      ; R32_X82_Y64_N0_I0                           ; High Speed ; H32                                                                                                                        ;
;   13.539 ;   0.176 ; RR ; RE   ; 1      ; R32_X78_Y64_N0_I12                          ; High Speed ; H32                                                                                                                        ;
;   13.698 ;   0.159 ; RR ; RE   ; 1      ; R32_X78_Y64_N0_I35                          ; High Speed ; H32 (GAP CROSSING)                                                                                                         ;
;   13.870 ;   0.172 ; RR ; RE   ; 2      ; R32_X51_Y64_N0_I0                           ; High Speed ; H32                                                                                                                        ;
;   13.870 ;   0.000 ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X75_Y64_N0_I7   ; High Speed ; WIRE_MUX                                                                                                                   ;
;   14.223 ;   0.353 ; RR ; RE   ; 1      ; C27_X75_Y38_N0_I0                           ; High Speed ; V27                                                                                                                        ;
;   14.319 ;   0.096 ; RR ; RE   ; 1      ; R3_X73_Y47_N0_I18                           ; High Speed ; H3                                                                                                                         ;
;   14.399 ;   0.080 ; RR ; RE   ; 2      ; LOCAL_INTERCONNECT_X75_Y47_N0_I26           ; High Speed ; LAB_LINE                                                                                                                   ;
;   14.436 ;   0.037 ; RR ; RE   ; 1      ; LAB_RE_X75_Y47_N0_I73                       ; High Speed ; leime0_[9]                                                                                                                 ;
;   14.437 ;   0.001 ;    ; IC   ; 1      ; LABCELL_X75_Y47_N54                         ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2_RESYN|datae              ;
;   14.584 ;   0.147 ; RF ; CELL ; 2      ; LABCELL_X75_Y47_N54                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2_RESYN|combout            ;
;   14.588 ;   0.004 ; FF ; CELL ; 326    ; LABCELL_X75_Y47_N54                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2_RESYN~la_lab/laboutb[16] ;
;   14.588 ;   0.000 ; FR ; RE   ; 1      ; LABCELL_X75_Y47_N54                         ; High Speed ; MP_LAB_COMB                                                                                                                ;
;   14.654 ;   0.066 ; RF ; RE   ; 8      ; LAB_RE_X75_Y47_N0_I126                      ; High Speed ; LAB_RE                                                                                                                     ;
;   14.741 ;   0.087 ; FF ; RE   ; 3      ; C4_X75_Y43_N0_I51                           ; High Speed ; V4                                                                                                                         ;
;   14.848 ;   0.107 ; FF ; RE   ; 1      ; R6_X76_Y46_N0_I18                           ; High Speed ; H6                                                                                                                         ;
;   15.200 ;   0.352 ; FF ; RE   ; 1      ; R6_X78_Y46_N0_I411                          ; High Speed ; H6 (GAP CROSSING)                                                                                                          ;
;   15.290 ;   0.090 ; FF ; RE   ; 1      ; R6_X78_Y46_N0_I144                          ; High Speed ; H6                                                                                                                         ;
;   15.352 ;   0.062 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X79_Y46_N0_I14           ; High Speed ; LAB_LINE                                                                                                                   ;
;   15.396 ;   0.044 ; FF ; RE   ; 8      ; LAB_RE_X79_Y46_N0_I81                       ; High Speed ; lsimb                                                                                                                      ;
;   15.397 ;   0.001 ;    ; IC   ; 1      ; FF_X79_Y46_N44                              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[493]|ena                        ;
;   15.397 ;   0.000 ; FF ; CELL ; 1      ; FF_X79_Y46_N44                              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[493]                            ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                 ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location       ; HS/LP ; Element                                                                                         ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                ;       ; latch edge time                                                                                 ;
; 14.471   ; 9.471   ;    ;      ;        ;                ;       ; clock path                                                                                      ;
;   13.231 ;   8.231 ; R  ;      ;        ;                ;       ; clock network delay                                                                             ;
;   14.471 ;   1.240 ;    ;      ;        ;                ;       ; clock pessimism removed                                                                         ;
; 14.321   ; -0.150  ;    ;      ;        ;                ;       ; clock uncertainty                                                                               ;
; 14.374   ; 0.053   ;    ; uTsu ; 1      ; FF_X79_Y46_N44 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[493] ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #7: Setup slack is -1.023 (VIOLATED)
===============================================================================
+----------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                         ;
+--------------------+-------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                           ;
+--------------------+-------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                  ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[429] ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                    ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                    ;
; Data Arrival Time  ; 15.397                                                                                          ;
; Data Required Time ; 14.374                                                                                          ;
; Slack              ; -1.023 (VIOLATED)                                                                               ;
+--------------------+-------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.281 ;       ;             ;            ;       ;       ;
; Data Delay                ; 5.645  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 3     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.752       ; 100        ; 9.752 ; 9.752 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 4     ; 0.003       ; 0          ; 0.000 ; 0.001 ;
;    Cell                   ;        ; 7     ; 0.376       ; 7          ; 0.000 ; 0.176 ;
;    uTco                   ;        ; 1     ; 0.230       ; 4          ; 0.230 ; 0.230 ;
;    Routing Element        ;        ; 38    ; 5.036       ; 89         ; 0.000 ; 0.408 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.231       ; 100        ; 8.231 ; 8.231 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                               ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                                    ; HS/LP      ; Element                                                                                                                    ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                             ;            ; launch edge time                                                                                                           ;
; 9.752    ; 9.752   ;    ;      ;        ;                                             ;            ; clock path                                                                                                                 ;
;   9.752  ;   9.752 ; R  ;      ;        ;                                             ;            ; clock network delay                                                                                                        ;
;   9.752  ;   0.000 ;    ;      ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                                             ;
; 15.397   ; 5.645   ;    ;      ;        ;                                             ;            ; data path                                                                                                                  ;
;   9.982  ;   0.230 ; RR ; uTco ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q|q                                                           ;
;   10.158 ;   0.176 ; RR ; CELL ; 1      ; FF_X16_Y120_N41                             ; High Speed ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q~la_lab/laboutb[7]                                           ;
;   10.158 ;   0.000 ;    ; IC   ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset|input                                                                                     ;
;   10.158 ;   0.000 ; RR ; CELL ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset                                                                                           ;
;   10.158 ;   0.000 ; RF ; RE   ; 1      ; FF_X16_Y120_N41                             ; High Speed ; FF                                                                                                                         ;
;   10.210 ;   0.052 ; FR ; RE   ; 1      ; LAB_RE_X16_Y120_N0_I117                     ; High Speed ; LAB_RE                                                                                                                     ;
;   10.348 ;   0.138 ; RR ; RE   ; 1      ; R6_X10_Y120_N0_I54                          ; High Speed ; H6                                                                                                                         ;
;   10.348 ;   0.000 ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X11_Y120_N0_I6  ; High Speed ; WIRE_MUX                                                                                                                   ;
;   10.685 ;   0.337 ; RR ; RE   ; 1      ; R32_X12_Y120_N0_I0                          ; High Speed ; H32                                                                                                                        ;
;   10.964 ;   0.279 ; RR ; RE   ; 1      ; R32_X43_Y120_N0_I0                          ; High Speed ; H32                                                                                                                        ;
;   11.135 ;   0.171 ; RR ; RE   ; 1      ; R32_X74_Y120_N0_I0                          ; High Speed ; H32                                                                                                                        ;
;   11.291 ;   0.156 ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I62                         ; High Speed ; H32 (GAP CROSSING)                                                                                                         ;
;   11.473 ;   0.182 ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I21                         ; High Speed ; H32                                                                                                                        ;
;   11.678 ;   0.205 ; RR ; RE   ; 1      ; R32_X106_Y120_N0_I0                         ; High Speed ; H32                                                                                                                        ;
;   11.776 ;   0.098 ; RR ; RE   ; 1      ; R6_X113_Y120_N0_I8                          ; High Speed ; H6                                                                                                                         ;
;   11.862 ;   0.086 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X114_Y120_N0_I11         ; High Speed ; LAB_LINE                                                                                                                   ;
;   11.909 ;   0.047 ; RR ; RE   ; 1      ; LAB_RE_X114_Y120_N0_I24                     ; High Speed ; leimf0_[3]                                                                                                                 ;
;   11.910 ;   0.001 ;    ; IC   ; 1      ; MLABCELL_X114_Y120_N18                      ;            ; fpga_top|inst_green_bs|SoftReset~IPORT|dataf                                                                               ;
;   11.954 ;   0.044 ; RR ; CELL ; 2      ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT|combout                                                                             ;
;   11.959 ;   0.005 ; RR ; CELL ; 2516   ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT~la_mlab/laboutt[13]                                                                 ;
;   11.959 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X114_Y120_N18                      ; High Speed ; MP_MLAB_COMB                                                                                                               ;
;   12.042 ;   0.083 ; FR ; RE   ; 6      ; LAB_RE_X114_Y120_N0_I103                    ; High Speed ; LAB_RE                                                                                                                     ;
;   12.154 ;   0.112 ; RR ; RE   ; 2      ; C4_X113_Y116_N0_I36                         ; High Speed ; V4                                                                                                                         ;
;   12.253 ;   0.099 ; RR ; RE   ; 1      ; R6_X114_Y118_N0_I1                          ; High Speed ; H6                                                                                                                         ;
;   12.253 ;   0.000 ; RR ; RE   ; 2      ; R32_C27_INTERCONNECT_DRIVER_X113_Y118_N0_I5 ; High Speed ; WIRE_MUX                                                                                                                   ;
;   12.661 ;   0.408 ; RR ; RE   ; 1      ; C27_X113_Y92_N0_I0                          ; High Speed ; V27                                                                                                                        ;
;   13.000 ;   0.339 ; RR ; RE   ; 1      ; C27_X113_Y65_N0_I0                          ; High Speed ; V27                                                                                                                        ;
;   13.000 ;   0.000 ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X113_Y64_N0_I5  ; High Speed ; WIRE_MUX                                                                                                                   ;
;   13.363 ;   0.363 ; RR ; RE   ; 2      ; R32_X82_Y64_N0_I0                           ; High Speed ; H32                                                                                                                        ;
;   13.539 ;   0.176 ; RR ; RE   ; 1      ; R32_X78_Y64_N0_I12                          ; High Speed ; H32                                                                                                                        ;
;   13.698 ;   0.159 ; RR ; RE   ; 1      ; R32_X78_Y64_N0_I35                          ; High Speed ; H32 (GAP CROSSING)                                                                                                         ;
;   13.870 ;   0.172 ; RR ; RE   ; 2      ; R32_X51_Y64_N0_I0                           ; High Speed ; H32                                                                                                                        ;
;   13.870 ;   0.000 ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X75_Y64_N0_I7   ; High Speed ; WIRE_MUX                                                                                                                   ;
;   14.223 ;   0.353 ; RR ; RE   ; 1      ; C27_X75_Y38_N0_I0                           ; High Speed ; V27                                                                                                                        ;
;   14.319 ;   0.096 ; RR ; RE   ; 1      ; R3_X73_Y47_N0_I18                           ; High Speed ; H3                                                                                                                         ;
;   14.399 ;   0.080 ; RR ; RE   ; 2      ; LOCAL_INTERCONNECT_X75_Y47_N0_I26           ; High Speed ; LAB_LINE                                                                                                                   ;
;   14.436 ;   0.037 ; RR ; RE   ; 1      ; LAB_RE_X75_Y47_N0_I73                       ; High Speed ; leime0_[9]                                                                                                                 ;
;   14.437 ;   0.001 ;    ; IC   ; 1      ; LABCELL_X75_Y47_N54                         ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2_RESYN|datae              ;
;   14.584 ;   0.147 ; RF ; CELL ; 2      ; LABCELL_X75_Y47_N54                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2_RESYN|combout            ;
;   14.588 ;   0.004 ; FF ; CELL ; 326    ; LABCELL_X75_Y47_N54                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2_RESYN~la_lab/laboutb[16] ;
;   14.588 ;   0.000 ; FR ; RE   ; 1      ; LABCELL_X75_Y47_N54                         ; High Speed ; MP_LAB_COMB                                                                                                                ;
;   14.654 ;   0.066 ; RF ; RE   ; 8      ; LAB_RE_X75_Y47_N0_I126                      ; High Speed ; LAB_RE                                                                                                                     ;
;   14.741 ;   0.087 ; FF ; RE   ; 3      ; C4_X75_Y43_N0_I51                           ; High Speed ; V4                                                                                                                         ;
;   14.848 ;   0.107 ; FF ; RE   ; 1      ; R6_X76_Y46_N0_I18                           ; High Speed ; H6                                                                                                                         ;
;   15.200 ;   0.352 ; FF ; RE   ; 1      ; R6_X78_Y46_N0_I411                          ; High Speed ; H6 (GAP CROSSING)                                                                                                          ;
;   15.290 ;   0.090 ; FF ; RE   ; 1      ; R6_X78_Y46_N0_I144                          ; High Speed ; H6                                                                                                                         ;
;   15.352 ;   0.062 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X79_Y46_N0_I14           ; High Speed ; LAB_LINE                                                                                                                   ;
;   15.396 ;   0.044 ; FF ; RE   ; 8      ; LAB_RE_X79_Y46_N0_I81                       ; High Speed ; lsimb                                                                                                                      ;
;   15.397 ;   0.001 ;    ; IC   ; 1      ; FF_X79_Y46_N16                              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[429]|ena                        ;
;   15.397 ;   0.000 ; FF ; CELL ; 1      ; FF_X79_Y46_N16                              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[429]                            ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                 ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location       ; HS/LP ; Element                                                                                         ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                ;       ; latch edge time                                                                                 ;
; 14.471   ; 9.471   ;    ;      ;        ;                ;       ; clock path                                                                                      ;
;   13.231 ;   8.231 ; R  ;      ;        ;                ;       ; clock network delay                                                                             ;
;   14.471 ;   1.240 ;    ;      ;        ;                ;       ; clock pessimism removed                                                                         ;
; 14.321   ; -0.150  ;    ;      ;        ;                ;       ; clock uncertainty                                                                               ;
; 14.374   ; 0.053   ;    ; uTsu ; 1      ; FF_X79_Y46_N16 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[429] ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #8: Setup slack is -1.023 (VIOLATED)
===============================================================================
+----------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                         ;
+--------------------+-------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                           ;
+--------------------+-------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                  ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[397] ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                    ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                    ;
; Data Arrival Time  ; 15.397                                                                                          ;
; Data Required Time ; 14.374                                                                                          ;
; Slack              ; -1.023 (VIOLATED)                                                                               ;
+--------------------+-------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.281 ;       ;             ;            ;       ;       ;
; Data Delay                ; 5.645  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 3     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.752       ; 100        ; 9.752 ; 9.752 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 4     ; 0.003       ; 0          ; 0.000 ; 0.001 ;
;    Cell                   ;        ; 7     ; 0.376       ; 7          ; 0.000 ; 0.176 ;
;    uTco                   ;        ; 1     ; 0.230       ; 4          ; 0.230 ; 0.230 ;
;    Routing Element        ;        ; 38    ; 5.036       ; 89         ; 0.000 ; 0.408 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.231       ; 100        ; 8.231 ; 8.231 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                               ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                                    ; HS/LP      ; Element                                                                                                                    ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                             ;            ; launch edge time                                                                                                           ;
; 9.752    ; 9.752   ;    ;      ;        ;                                             ;            ; clock path                                                                                                                 ;
;   9.752  ;   9.752 ; R  ;      ;        ;                                             ;            ; clock network delay                                                                                                        ;
;   9.752  ;   0.000 ;    ;      ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                                             ;
; 15.397   ; 5.645   ;    ;      ;        ;                                             ;            ; data path                                                                                                                  ;
;   9.982  ;   0.230 ; RR ; uTco ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q|q                                                           ;
;   10.158 ;   0.176 ; RR ; CELL ; 1      ; FF_X16_Y120_N41                             ; High Speed ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q~la_lab/laboutb[7]                                           ;
;   10.158 ;   0.000 ;    ; IC   ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset|input                                                                                     ;
;   10.158 ;   0.000 ; RR ; CELL ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset                                                                                           ;
;   10.158 ;   0.000 ; RF ; RE   ; 1      ; FF_X16_Y120_N41                             ; High Speed ; FF                                                                                                                         ;
;   10.210 ;   0.052 ; FR ; RE   ; 1      ; LAB_RE_X16_Y120_N0_I117                     ; High Speed ; LAB_RE                                                                                                                     ;
;   10.348 ;   0.138 ; RR ; RE   ; 1      ; R6_X10_Y120_N0_I54                          ; High Speed ; H6                                                                                                                         ;
;   10.348 ;   0.000 ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X11_Y120_N0_I6  ; High Speed ; WIRE_MUX                                                                                                                   ;
;   10.685 ;   0.337 ; RR ; RE   ; 1      ; R32_X12_Y120_N0_I0                          ; High Speed ; H32                                                                                                                        ;
;   10.964 ;   0.279 ; RR ; RE   ; 1      ; R32_X43_Y120_N0_I0                          ; High Speed ; H32                                                                                                                        ;
;   11.135 ;   0.171 ; RR ; RE   ; 1      ; R32_X74_Y120_N0_I0                          ; High Speed ; H32                                                                                                                        ;
;   11.291 ;   0.156 ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I62                         ; High Speed ; H32 (GAP CROSSING)                                                                                                         ;
;   11.473 ;   0.182 ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I21                         ; High Speed ; H32                                                                                                                        ;
;   11.678 ;   0.205 ; RR ; RE   ; 1      ; R32_X106_Y120_N0_I0                         ; High Speed ; H32                                                                                                                        ;
;   11.776 ;   0.098 ; RR ; RE   ; 1      ; R6_X113_Y120_N0_I8                          ; High Speed ; H6                                                                                                                         ;
;   11.862 ;   0.086 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X114_Y120_N0_I11         ; High Speed ; LAB_LINE                                                                                                                   ;
;   11.909 ;   0.047 ; RR ; RE   ; 1      ; LAB_RE_X114_Y120_N0_I24                     ; High Speed ; leimf0_[3]                                                                                                                 ;
;   11.910 ;   0.001 ;    ; IC   ; 1      ; MLABCELL_X114_Y120_N18                      ;            ; fpga_top|inst_green_bs|SoftReset~IPORT|dataf                                                                               ;
;   11.954 ;   0.044 ; RR ; CELL ; 2      ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT|combout                                                                             ;
;   11.959 ;   0.005 ; RR ; CELL ; 2516   ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT~la_mlab/laboutt[13]                                                                 ;
;   11.959 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X114_Y120_N18                      ; High Speed ; MP_MLAB_COMB                                                                                                               ;
;   12.042 ;   0.083 ; FR ; RE   ; 6      ; LAB_RE_X114_Y120_N0_I103                    ; High Speed ; LAB_RE                                                                                                                     ;
;   12.154 ;   0.112 ; RR ; RE   ; 2      ; C4_X113_Y116_N0_I36                         ; High Speed ; V4                                                                                                                         ;
;   12.253 ;   0.099 ; RR ; RE   ; 1      ; R6_X114_Y118_N0_I1                          ; High Speed ; H6                                                                                                                         ;
;   12.253 ;   0.000 ; RR ; RE   ; 2      ; R32_C27_INTERCONNECT_DRIVER_X113_Y118_N0_I5 ; High Speed ; WIRE_MUX                                                                                                                   ;
;   12.661 ;   0.408 ; RR ; RE   ; 1      ; C27_X113_Y92_N0_I0                          ; High Speed ; V27                                                                                                                        ;
;   13.000 ;   0.339 ; RR ; RE   ; 1      ; C27_X113_Y65_N0_I0                          ; High Speed ; V27                                                                                                                        ;
;   13.000 ;   0.000 ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X113_Y64_N0_I5  ; High Speed ; WIRE_MUX                                                                                                                   ;
;   13.363 ;   0.363 ; RR ; RE   ; 2      ; R32_X82_Y64_N0_I0                           ; High Speed ; H32                                                                                                                        ;
;   13.539 ;   0.176 ; RR ; RE   ; 1      ; R32_X78_Y64_N0_I12                          ; High Speed ; H32                                                                                                                        ;
;   13.698 ;   0.159 ; RR ; RE   ; 1      ; R32_X78_Y64_N0_I35                          ; High Speed ; H32 (GAP CROSSING)                                                                                                         ;
;   13.870 ;   0.172 ; RR ; RE   ; 2      ; R32_X51_Y64_N0_I0                           ; High Speed ; H32                                                                                                                        ;
;   13.870 ;   0.000 ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X75_Y64_N0_I7   ; High Speed ; WIRE_MUX                                                                                                                   ;
;   14.223 ;   0.353 ; RR ; RE   ; 1      ; C27_X75_Y38_N0_I0                           ; High Speed ; V27                                                                                                                        ;
;   14.319 ;   0.096 ; RR ; RE   ; 1      ; R3_X73_Y47_N0_I18                           ; High Speed ; H3                                                                                                                         ;
;   14.399 ;   0.080 ; RR ; RE   ; 2      ; LOCAL_INTERCONNECT_X75_Y47_N0_I26           ; High Speed ; LAB_LINE                                                                                                                   ;
;   14.436 ;   0.037 ; RR ; RE   ; 1      ; LAB_RE_X75_Y47_N0_I73                       ; High Speed ; leime0_[9]                                                                                                                 ;
;   14.437 ;   0.001 ;    ; IC   ; 1      ; LABCELL_X75_Y47_N54                         ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2_RESYN|datae              ;
;   14.584 ;   0.147 ; RF ; CELL ; 2      ; LABCELL_X75_Y47_N54                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2_RESYN|combout            ;
;   14.588 ;   0.004 ; FF ; CELL ; 326    ; LABCELL_X75_Y47_N54                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2_RESYN~la_lab/laboutb[16] ;
;   14.588 ;   0.000 ; FR ; RE   ; 1      ; LABCELL_X75_Y47_N54                         ; High Speed ; MP_LAB_COMB                                                                                                                ;
;   14.654 ;   0.066 ; RF ; RE   ; 8      ; LAB_RE_X75_Y47_N0_I126                      ; High Speed ; LAB_RE                                                                                                                     ;
;   14.741 ;   0.087 ; FF ; RE   ; 3      ; C4_X75_Y43_N0_I51                           ; High Speed ; V4                                                                                                                         ;
;   14.848 ;   0.107 ; FF ; RE   ; 1      ; R6_X76_Y46_N0_I18                           ; High Speed ; H6                                                                                                                         ;
;   15.200 ;   0.352 ; FF ; RE   ; 1      ; R6_X78_Y46_N0_I411                          ; High Speed ; H6 (GAP CROSSING)                                                                                                          ;
;   15.290 ;   0.090 ; FF ; RE   ; 1      ; R6_X78_Y46_N0_I144                          ; High Speed ; H6                                                                                                                         ;
;   15.352 ;   0.062 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X79_Y46_N0_I14           ; High Speed ; LAB_LINE                                                                                                                   ;
;   15.396 ;   0.044 ; FF ; RE   ; 8      ; LAB_RE_X79_Y46_N0_I81                       ; High Speed ; lsimb                                                                                                                      ;
;   15.397 ;   0.001 ;    ; IC   ; 1      ; FF_X79_Y46_N14                              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[397]|ena                        ;
;   15.397 ;   0.000 ; FF ; CELL ; 1      ; FF_X79_Y46_N14                              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[397]                            ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                 ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location       ; HS/LP ; Element                                                                                         ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                ;       ; latch edge time                                                                                 ;
; 14.471   ; 9.471   ;    ;      ;        ;                ;       ; clock path                                                                                      ;
;   13.231 ;   8.231 ; R  ;      ;        ;                ;       ; clock network delay                                                                             ;
;   14.471 ;   1.240 ;    ;      ;        ;                ;       ; clock pessimism removed                                                                         ;
; 14.321   ; -0.150  ;    ;      ;        ;                ;       ; clock uncertainty                                                                               ;
; 14.374   ; 0.053   ;    ; uTsu ; 1      ; FF_X79_Y46_N14 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[397] ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #9: Setup slack is -1.023 (VIOLATED)
===============================================================================
+----------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                         ;
+--------------------+-------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                           ;
+--------------------+-------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                  ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[173] ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                    ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                    ;
; Data Arrival Time  ; 15.397                                                                                          ;
; Data Required Time ; 14.374                                                                                          ;
; Slack              ; -1.023 (VIOLATED)                                                                               ;
+--------------------+-------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.281 ;       ;             ;            ;       ;       ;
; Data Delay                ; 5.645  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 3     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.752       ; 100        ; 9.752 ; 9.752 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 4     ; 0.003       ; 0          ; 0.000 ; 0.001 ;
;    Cell                   ;        ; 7     ; 0.376       ; 7          ; 0.000 ; 0.176 ;
;    uTco                   ;        ; 1     ; 0.230       ; 4          ; 0.230 ; 0.230 ;
;    Routing Element        ;        ; 38    ; 5.036       ; 89         ; 0.000 ; 0.408 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.231       ; 100        ; 8.231 ; 8.231 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                               ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                                    ; HS/LP      ; Element                                                                                                                    ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                             ;            ; launch edge time                                                                                                           ;
; 9.752    ; 9.752   ;    ;      ;        ;                                             ;            ; clock path                                                                                                                 ;
;   9.752  ;   9.752 ; R  ;      ;        ;                                             ;            ; clock network delay                                                                                                        ;
;   9.752  ;   0.000 ;    ;      ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                                             ;
; 15.397   ; 5.645   ;    ;      ;        ;                                             ;            ; data path                                                                                                                  ;
;   9.982  ;   0.230 ; RR ; uTco ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q|q                                                           ;
;   10.158 ;   0.176 ; RR ; CELL ; 1      ; FF_X16_Y120_N41                             ; High Speed ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q~la_lab/laboutb[7]                                           ;
;   10.158 ;   0.000 ;    ; IC   ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset|input                                                                                     ;
;   10.158 ;   0.000 ; RR ; CELL ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset                                                                                           ;
;   10.158 ;   0.000 ; RF ; RE   ; 1      ; FF_X16_Y120_N41                             ; High Speed ; FF                                                                                                                         ;
;   10.210 ;   0.052 ; FR ; RE   ; 1      ; LAB_RE_X16_Y120_N0_I117                     ; High Speed ; LAB_RE                                                                                                                     ;
;   10.348 ;   0.138 ; RR ; RE   ; 1      ; R6_X10_Y120_N0_I54                          ; High Speed ; H6                                                                                                                         ;
;   10.348 ;   0.000 ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X11_Y120_N0_I6  ; High Speed ; WIRE_MUX                                                                                                                   ;
;   10.685 ;   0.337 ; RR ; RE   ; 1      ; R32_X12_Y120_N0_I0                          ; High Speed ; H32                                                                                                                        ;
;   10.964 ;   0.279 ; RR ; RE   ; 1      ; R32_X43_Y120_N0_I0                          ; High Speed ; H32                                                                                                                        ;
;   11.135 ;   0.171 ; RR ; RE   ; 1      ; R32_X74_Y120_N0_I0                          ; High Speed ; H32                                                                                                                        ;
;   11.291 ;   0.156 ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I62                         ; High Speed ; H32 (GAP CROSSING)                                                                                                         ;
;   11.473 ;   0.182 ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I21                         ; High Speed ; H32                                                                                                                        ;
;   11.678 ;   0.205 ; RR ; RE   ; 1      ; R32_X106_Y120_N0_I0                         ; High Speed ; H32                                                                                                                        ;
;   11.776 ;   0.098 ; RR ; RE   ; 1      ; R6_X113_Y120_N0_I8                          ; High Speed ; H6                                                                                                                         ;
;   11.862 ;   0.086 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X114_Y120_N0_I11         ; High Speed ; LAB_LINE                                                                                                                   ;
;   11.909 ;   0.047 ; RR ; RE   ; 1      ; LAB_RE_X114_Y120_N0_I24                     ; High Speed ; leimf0_[3]                                                                                                                 ;
;   11.910 ;   0.001 ;    ; IC   ; 1      ; MLABCELL_X114_Y120_N18                      ;            ; fpga_top|inst_green_bs|SoftReset~IPORT|dataf                                                                               ;
;   11.954 ;   0.044 ; RR ; CELL ; 2      ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT|combout                                                                             ;
;   11.959 ;   0.005 ; RR ; CELL ; 2516   ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT~la_mlab/laboutt[13]                                                                 ;
;   11.959 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X114_Y120_N18                      ; High Speed ; MP_MLAB_COMB                                                                                                               ;
;   12.042 ;   0.083 ; FR ; RE   ; 6      ; LAB_RE_X114_Y120_N0_I103                    ; High Speed ; LAB_RE                                                                                                                     ;
;   12.154 ;   0.112 ; RR ; RE   ; 2      ; C4_X113_Y116_N0_I36                         ; High Speed ; V4                                                                                                                         ;
;   12.253 ;   0.099 ; RR ; RE   ; 1      ; R6_X114_Y118_N0_I1                          ; High Speed ; H6                                                                                                                         ;
;   12.253 ;   0.000 ; RR ; RE   ; 2      ; R32_C27_INTERCONNECT_DRIVER_X113_Y118_N0_I5 ; High Speed ; WIRE_MUX                                                                                                                   ;
;   12.661 ;   0.408 ; RR ; RE   ; 1      ; C27_X113_Y92_N0_I0                          ; High Speed ; V27                                                                                                                        ;
;   13.000 ;   0.339 ; RR ; RE   ; 1      ; C27_X113_Y65_N0_I0                          ; High Speed ; V27                                                                                                                        ;
;   13.000 ;   0.000 ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X113_Y64_N0_I5  ; High Speed ; WIRE_MUX                                                                                                                   ;
;   13.363 ;   0.363 ; RR ; RE   ; 2      ; R32_X82_Y64_N0_I0                           ; High Speed ; H32                                                                                                                        ;
;   13.539 ;   0.176 ; RR ; RE   ; 1      ; R32_X78_Y64_N0_I12                          ; High Speed ; H32                                                                                                                        ;
;   13.698 ;   0.159 ; RR ; RE   ; 1      ; R32_X78_Y64_N0_I35                          ; High Speed ; H32 (GAP CROSSING)                                                                                                         ;
;   13.870 ;   0.172 ; RR ; RE   ; 2      ; R32_X51_Y64_N0_I0                           ; High Speed ; H32                                                                                                                        ;
;   13.870 ;   0.000 ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X75_Y64_N0_I7   ; High Speed ; WIRE_MUX                                                                                                                   ;
;   14.223 ;   0.353 ; RR ; RE   ; 1      ; C27_X75_Y38_N0_I0                           ; High Speed ; V27                                                                                                                        ;
;   14.319 ;   0.096 ; RR ; RE   ; 1      ; R3_X73_Y47_N0_I18                           ; High Speed ; H3                                                                                                                         ;
;   14.399 ;   0.080 ; RR ; RE   ; 2      ; LOCAL_INTERCONNECT_X75_Y47_N0_I26           ; High Speed ; LAB_LINE                                                                                                                   ;
;   14.436 ;   0.037 ; RR ; RE   ; 1      ; LAB_RE_X75_Y47_N0_I73                       ; High Speed ; leime0_[9]                                                                                                                 ;
;   14.437 ;   0.001 ;    ; IC   ; 1      ; LABCELL_X75_Y47_N54                         ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2_RESYN|datae              ;
;   14.584 ;   0.147 ; RF ; CELL ; 2      ; LABCELL_X75_Y47_N54                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2_RESYN|combout            ;
;   14.588 ;   0.004 ; FF ; CELL ; 326    ; LABCELL_X75_Y47_N54                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2_RESYN~la_lab/laboutb[16] ;
;   14.588 ;   0.000 ; FR ; RE   ; 1      ; LABCELL_X75_Y47_N54                         ; High Speed ; MP_LAB_COMB                                                                                                                ;
;   14.654 ;   0.066 ; RF ; RE   ; 8      ; LAB_RE_X75_Y47_N0_I126                      ; High Speed ; LAB_RE                                                                                                                     ;
;   14.741 ;   0.087 ; FF ; RE   ; 3      ; C4_X75_Y43_N0_I51                           ; High Speed ; V4                                                                                                                         ;
;   14.848 ;   0.107 ; FF ; RE   ; 1      ; R6_X76_Y46_N0_I18                           ; High Speed ; H6                                                                                                                         ;
;   15.200 ;   0.352 ; FF ; RE   ; 1      ; R6_X78_Y46_N0_I411                          ; High Speed ; H6 (GAP CROSSING)                                                                                                          ;
;   15.290 ;   0.090 ; FF ; RE   ; 1      ; R6_X78_Y46_N0_I144                          ; High Speed ; H6                                                                                                                         ;
;   15.352 ;   0.062 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X79_Y46_N0_I14           ; High Speed ; LAB_LINE                                                                                                                   ;
;   15.396 ;   0.044 ; FF ; RE   ; 8      ; LAB_RE_X79_Y46_N0_I81                       ; High Speed ; lsimb                                                                                                                      ;
;   15.397 ;   0.001 ;    ; IC   ; 1      ; FF_X79_Y46_N10                              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[173]|ena                        ;
;   15.397 ;   0.000 ; FF ; CELL ; 1      ; FF_X79_Y46_N10                              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[173]                            ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                 ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location       ; HS/LP ; Element                                                                                         ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                ;       ; latch edge time                                                                                 ;
; 14.471   ; 9.471   ;    ;      ;        ;                ;       ; clock path                                                                                      ;
;   13.231 ;   8.231 ; R  ;      ;        ;                ;       ; clock network delay                                                                             ;
;   14.471 ;   1.240 ;    ;      ;        ;                ;       ; clock pessimism removed                                                                         ;
; 14.321   ; -0.150  ;    ;      ;        ;                ;       ; clock uncertainty                                                                               ;
; 14.374   ; 0.053   ;    ; uTsu ; 1      ; FF_X79_Y46_N10 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[173] ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #10: Setup slack is -1.023 (VIOLATED)
===============================================================================
+----------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                         ;
+--------------------+-------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                           ;
+--------------------+-------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                  ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[141] ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                    ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                    ;
; Data Arrival Time  ; 15.397                                                                                          ;
; Data Required Time ; 14.374                                                                                          ;
; Slack              ; -1.023 (VIOLATED)                                                                               ;
+--------------------+-------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.281 ;       ;             ;            ;       ;       ;
; Data Delay                ; 5.645  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 3     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.752       ; 100        ; 9.752 ; 9.752 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 4     ; 0.003       ; 0          ; 0.000 ; 0.001 ;
;    Cell                   ;        ; 7     ; 0.376       ; 7          ; 0.000 ; 0.176 ;
;    uTco                   ;        ; 1     ; 0.230       ; 4          ; 0.230 ; 0.230 ;
;    Routing Element        ;        ; 38    ; 5.036       ; 89         ; 0.000 ; 0.408 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.231       ; 100        ; 8.231 ; 8.231 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                               ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                                    ; HS/LP      ; Element                                                                                                                    ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                             ;            ; launch edge time                                                                                                           ;
; 9.752    ; 9.752   ;    ;      ;        ;                                             ;            ; clock path                                                                                                                 ;
;   9.752  ;   9.752 ; R  ;      ;        ;                                             ;            ; clock network delay                                                                                                        ;
;   9.752  ;   0.000 ;    ;      ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                                             ;
; 15.397   ; 5.645   ;    ;      ;        ;                                             ;            ; data path                                                                                                                  ;
;   9.982  ;   0.230 ; RR ; uTco ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q|q                                                           ;
;   10.158 ;   0.176 ; RR ; CELL ; 1      ; FF_X16_Y120_N41                             ; High Speed ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q~la_lab/laboutb[7]                                           ;
;   10.158 ;   0.000 ;    ; IC   ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset|input                                                                                     ;
;   10.158 ;   0.000 ; RR ; CELL ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset                                                                                           ;
;   10.158 ;   0.000 ; RF ; RE   ; 1      ; FF_X16_Y120_N41                             ; High Speed ; FF                                                                                                                         ;
;   10.210 ;   0.052 ; FR ; RE   ; 1      ; LAB_RE_X16_Y120_N0_I117                     ; High Speed ; LAB_RE                                                                                                                     ;
;   10.348 ;   0.138 ; RR ; RE   ; 1      ; R6_X10_Y120_N0_I54                          ; High Speed ; H6                                                                                                                         ;
;   10.348 ;   0.000 ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X11_Y120_N0_I6  ; High Speed ; WIRE_MUX                                                                                                                   ;
;   10.685 ;   0.337 ; RR ; RE   ; 1      ; R32_X12_Y120_N0_I0                          ; High Speed ; H32                                                                                                                        ;
;   10.964 ;   0.279 ; RR ; RE   ; 1      ; R32_X43_Y120_N0_I0                          ; High Speed ; H32                                                                                                                        ;
;   11.135 ;   0.171 ; RR ; RE   ; 1      ; R32_X74_Y120_N0_I0                          ; High Speed ; H32                                                                                                                        ;
;   11.291 ;   0.156 ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I62                         ; High Speed ; H32 (GAP CROSSING)                                                                                                         ;
;   11.473 ;   0.182 ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I21                         ; High Speed ; H32                                                                                                                        ;
;   11.678 ;   0.205 ; RR ; RE   ; 1      ; R32_X106_Y120_N0_I0                         ; High Speed ; H32                                                                                                                        ;
;   11.776 ;   0.098 ; RR ; RE   ; 1      ; R6_X113_Y120_N0_I8                          ; High Speed ; H6                                                                                                                         ;
;   11.862 ;   0.086 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X114_Y120_N0_I11         ; High Speed ; LAB_LINE                                                                                                                   ;
;   11.909 ;   0.047 ; RR ; RE   ; 1      ; LAB_RE_X114_Y120_N0_I24                     ; High Speed ; leimf0_[3]                                                                                                                 ;
;   11.910 ;   0.001 ;    ; IC   ; 1      ; MLABCELL_X114_Y120_N18                      ;            ; fpga_top|inst_green_bs|SoftReset~IPORT|dataf                                                                               ;
;   11.954 ;   0.044 ; RR ; CELL ; 2      ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT|combout                                                                             ;
;   11.959 ;   0.005 ; RR ; CELL ; 2516   ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT~la_mlab/laboutt[13]                                                                 ;
;   11.959 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X114_Y120_N18                      ; High Speed ; MP_MLAB_COMB                                                                                                               ;
;   12.042 ;   0.083 ; FR ; RE   ; 6      ; LAB_RE_X114_Y120_N0_I103                    ; High Speed ; LAB_RE                                                                                                                     ;
;   12.154 ;   0.112 ; RR ; RE   ; 2      ; C4_X113_Y116_N0_I36                         ; High Speed ; V4                                                                                                                         ;
;   12.253 ;   0.099 ; RR ; RE   ; 1      ; R6_X114_Y118_N0_I1                          ; High Speed ; H6                                                                                                                         ;
;   12.253 ;   0.000 ; RR ; RE   ; 2      ; R32_C27_INTERCONNECT_DRIVER_X113_Y118_N0_I5 ; High Speed ; WIRE_MUX                                                                                                                   ;
;   12.661 ;   0.408 ; RR ; RE   ; 1      ; C27_X113_Y92_N0_I0                          ; High Speed ; V27                                                                                                                        ;
;   13.000 ;   0.339 ; RR ; RE   ; 1      ; C27_X113_Y65_N0_I0                          ; High Speed ; V27                                                                                                                        ;
;   13.000 ;   0.000 ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X113_Y64_N0_I5  ; High Speed ; WIRE_MUX                                                                                                                   ;
;   13.363 ;   0.363 ; RR ; RE   ; 2      ; R32_X82_Y64_N0_I0                           ; High Speed ; H32                                                                                                                        ;
;   13.539 ;   0.176 ; RR ; RE   ; 1      ; R32_X78_Y64_N0_I12                          ; High Speed ; H32                                                                                                                        ;
;   13.698 ;   0.159 ; RR ; RE   ; 1      ; R32_X78_Y64_N0_I35                          ; High Speed ; H32 (GAP CROSSING)                                                                                                         ;
;   13.870 ;   0.172 ; RR ; RE   ; 2      ; R32_X51_Y64_N0_I0                           ; High Speed ; H32                                                                                                                        ;
;   13.870 ;   0.000 ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X75_Y64_N0_I7   ; High Speed ; WIRE_MUX                                                                                                                   ;
;   14.223 ;   0.353 ; RR ; RE   ; 1      ; C27_X75_Y38_N0_I0                           ; High Speed ; V27                                                                                                                        ;
;   14.319 ;   0.096 ; RR ; RE   ; 1      ; R3_X73_Y47_N0_I18                           ; High Speed ; H3                                                                                                                         ;
;   14.399 ;   0.080 ; RR ; RE   ; 2      ; LOCAL_INTERCONNECT_X75_Y47_N0_I26           ; High Speed ; LAB_LINE                                                                                                                   ;
;   14.436 ;   0.037 ; RR ; RE   ; 1      ; LAB_RE_X75_Y47_N0_I73                       ; High Speed ; leime0_[9]                                                                                                                 ;
;   14.437 ;   0.001 ;    ; IC   ; 1      ; LABCELL_X75_Y47_N54                         ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2_RESYN|datae              ;
;   14.584 ;   0.147 ; RF ; CELL ; 2      ; LABCELL_X75_Y47_N54                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2_RESYN|combout            ;
;   14.588 ;   0.004 ; FF ; CELL ; 326    ; LABCELL_X75_Y47_N54                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2_RESYN~la_lab/laboutb[16] ;
;   14.588 ;   0.000 ; FR ; RE   ; 1      ; LABCELL_X75_Y47_N54                         ; High Speed ; MP_LAB_COMB                                                                                                                ;
;   14.654 ;   0.066 ; RF ; RE   ; 8      ; LAB_RE_X75_Y47_N0_I126                      ; High Speed ; LAB_RE                                                                                                                     ;
;   14.741 ;   0.087 ; FF ; RE   ; 3      ; C4_X75_Y43_N0_I51                           ; High Speed ; V4                                                                                                                         ;
;   14.848 ;   0.107 ; FF ; RE   ; 1      ; R6_X76_Y46_N0_I18                           ; High Speed ; H6                                                                                                                         ;
;   15.200 ;   0.352 ; FF ; RE   ; 1      ; R6_X78_Y46_N0_I411                          ; High Speed ; H6 (GAP CROSSING)                                                                                                          ;
;   15.290 ;   0.090 ; FF ; RE   ; 1      ; R6_X78_Y46_N0_I144                          ; High Speed ; H6                                                                                                                         ;
;   15.352 ;   0.062 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X79_Y46_N0_I14           ; High Speed ; LAB_LINE                                                                                                                   ;
;   15.396 ;   0.044 ; FF ; RE   ; 8      ; LAB_RE_X79_Y46_N0_I81                       ; High Speed ; lsimb                                                                                                                      ;
;   15.397 ;   0.001 ;    ; IC   ; 1      ; FF_X79_Y46_N40                              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[141]|ena                        ;
;   15.397 ;   0.000 ; FF ; CELL ; 1      ; FF_X79_Y46_N40                              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[141]                            ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                 ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location       ; HS/LP ; Element                                                                                         ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                ;       ; latch edge time                                                                                 ;
; 14.471   ; 9.471   ;    ;      ;        ;                ;       ; clock path                                                                                      ;
;   13.231 ;   8.231 ; R  ;      ;        ;                ;       ; clock network delay                                                                             ;
;   14.471 ;   1.240 ;    ;      ;        ;                ;       ; clock pessimism removed                                                                         ;
; 14.321   ; -0.150  ;    ;      ;        ;                ;       ; clock uncertainty                                                                               ;
; 14.374   ; 0.053   ;    ; uTsu ; 1      ; FF_X79_Y46_N40 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[141] ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #11: Setup slack is -1.023 (VIOLATED)
===============================================================================
+----------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                         ;
+--------------------+-------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                           ;
+--------------------+-------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                  ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[205] ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                    ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                    ;
; Data Arrival Time  ; 15.397                                                                                          ;
; Data Required Time ; 14.374                                                                                          ;
; Slack              ; -1.023 (VIOLATED)                                                                               ;
+--------------------+-------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.281 ;       ;             ;            ;       ;       ;
; Data Delay                ; 5.645  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 3     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.752       ; 100        ; 9.752 ; 9.752 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 4     ; 0.003       ; 0          ; 0.000 ; 0.001 ;
;    Cell                   ;        ; 7     ; 0.376       ; 7          ; 0.000 ; 0.176 ;
;    uTco                   ;        ; 1     ; 0.230       ; 4          ; 0.230 ; 0.230 ;
;    Routing Element        ;        ; 38    ; 5.036       ; 89         ; 0.000 ; 0.408 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.231       ; 100        ; 8.231 ; 8.231 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                               ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                                    ; HS/LP      ; Element                                                                                                                    ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                             ;            ; launch edge time                                                                                                           ;
; 9.752    ; 9.752   ;    ;      ;        ;                                             ;            ; clock path                                                                                                                 ;
;   9.752  ;   9.752 ; R  ;      ;        ;                                             ;            ; clock network delay                                                                                                        ;
;   9.752  ;   0.000 ;    ;      ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                                             ;
; 15.397   ; 5.645   ;    ;      ;        ;                                             ;            ; data path                                                                                                                  ;
;   9.982  ;   0.230 ; RR ; uTco ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q|q                                                           ;
;   10.158 ;   0.176 ; RR ; CELL ; 1      ; FF_X16_Y120_N41                             ; High Speed ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q~la_lab/laboutb[7]                                           ;
;   10.158 ;   0.000 ;    ; IC   ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset|input                                                                                     ;
;   10.158 ;   0.000 ; RR ; CELL ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset                                                                                           ;
;   10.158 ;   0.000 ; RF ; RE   ; 1      ; FF_X16_Y120_N41                             ; High Speed ; FF                                                                                                                         ;
;   10.210 ;   0.052 ; FR ; RE   ; 1      ; LAB_RE_X16_Y120_N0_I117                     ; High Speed ; LAB_RE                                                                                                                     ;
;   10.348 ;   0.138 ; RR ; RE   ; 1      ; R6_X10_Y120_N0_I54                          ; High Speed ; H6                                                                                                                         ;
;   10.348 ;   0.000 ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X11_Y120_N0_I6  ; High Speed ; WIRE_MUX                                                                                                                   ;
;   10.685 ;   0.337 ; RR ; RE   ; 1      ; R32_X12_Y120_N0_I0                          ; High Speed ; H32                                                                                                                        ;
;   10.964 ;   0.279 ; RR ; RE   ; 1      ; R32_X43_Y120_N0_I0                          ; High Speed ; H32                                                                                                                        ;
;   11.135 ;   0.171 ; RR ; RE   ; 1      ; R32_X74_Y120_N0_I0                          ; High Speed ; H32                                                                                                                        ;
;   11.291 ;   0.156 ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I62                         ; High Speed ; H32 (GAP CROSSING)                                                                                                         ;
;   11.473 ;   0.182 ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I21                         ; High Speed ; H32                                                                                                                        ;
;   11.678 ;   0.205 ; RR ; RE   ; 1      ; R32_X106_Y120_N0_I0                         ; High Speed ; H32                                                                                                                        ;
;   11.776 ;   0.098 ; RR ; RE   ; 1      ; R6_X113_Y120_N0_I8                          ; High Speed ; H6                                                                                                                         ;
;   11.862 ;   0.086 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X114_Y120_N0_I11         ; High Speed ; LAB_LINE                                                                                                                   ;
;   11.909 ;   0.047 ; RR ; RE   ; 1      ; LAB_RE_X114_Y120_N0_I24                     ; High Speed ; leimf0_[3]                                                                                                                 ;
;   11.910 ;   0.001 ;    ; IC   ; 1      ; MLABCELL_X114_Y120_N18                      ;            ; fpga_top|inst_green_bs|SoftReset~IPORT|dataf                                                                               ;
;   11.954 ;   0.044 ; RR ; CELL ; 2      ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT|combout                                                                             ;
;   11.959 ;   0.005 ; RR ; CELL ; 2516   ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT~la_mlab/laboutt[13]                                                                 ;
;   11.959 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X114_Y120_N18                      ; High Speed ; MP_MLAB_COMB                                                                                                               ;
;   12.042 ;   0.083 ; FR ; RE   ; 6      ; LAB_RE_X114_Y120_N0_I103                    ; High Speed ; LAB_RE                                                                                                                     ;
;   12.154 ;   0.112 ; RR ; RE   ; 2      ; C4_X113_Y116_N0_I36                         ; High Speed ; V4                                                                                                                         ;
;   12.253 ;   0.099 ; RR ; RE   ; 1      ; R6_X114_Y118_N0_I1                          ; High Speed ; H6                                                                                                                         ;
;   12.253 ;   0.000 ; RR ; RE   ; 2      ; R32_C27_INTERCONNECT_DRIVER_X113_Y118_N0_I5 ; High Speed ; WIRE_MUX                                                                                                                   ;
;   12.661 ;   0.408 ; RR ; RE   ; 1      ; C27_X113_Y92_N0_I0                          ; High Speed ; V27                                                                                                                        ;
;   13.000 ;   0.339 ; RR ; RE   ; 1      ; C27_X113_Y65_N0_I0                          ; High Speed ; V27                                                                                                                        ;
;   13.000 ;   0.000 ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X113_Y64_N0_I5  ; High Speed ; WIRE_MUX                                                                                                                   ;
;   13.363 ;   0.363 ; RR ; RE   ; 2      ; R32_X82_Y64_N0_I0                           ; High Speed ; H32                                                                                                                        ;
;   13.539 ;   0.176 ; RR ; RE   ; 1      ; R32_X78_Y64_N0_I12                          ; High Speed ; H32                                                                                                                        ;
;   13.698 ;   0.159 ; RR ; RE   ; 1      ; R32_X78_Y64_N0_I35                          ; High Speed ; H32 (GAP CROSSING)                                                                                                         ;
;   13.870 ;   0.172 ; RR ; RE   ; 2      ; R32_X51_Y64_N0_I0                           ; High Speed ; H32                                                                                                                        ;
;   13.870 ;   0.000 ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X75_Y64_N0_I7   ; High Speed ; WIRE_MUX                                                                                                                   ;
;   14.223 ;   0.353 ; RR ; RE   ; 1      ; C27_X75_Y38_N0_I0                           ; High Speed ; V27                                                                                                                        ;
;   14.319 ;   0.096 ; RR ; RE   ; 1      ; R3_X73_Y47_N0_I18                           ; High Speed ; H3                                                                                                                         ;
;   14.399 ;   0.080 ; RR ; RE   ; 2      ; LOCAL_INTERCONNECT_X75_Y47_N0_I26           ; High Speed ; LAB_LINE                                                                                                                   ;
;   14.436 ;   0.037 ; RR ; RE   ; 1      ; LAB_RE_X75_Y47_N0_I73                       ; High Speed ; leime0_[9]                                                                                                                 ;
;   14.437 ;   0.001 ;    ; IC   ; 1      ; LABCELL_X75_Y47_N54                         ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2_RESYN|datae              ;
;   14.584 ;   0.147 ; RF ; CELL ; 2      ; LABCELL_X75_Y47_N54                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2_RESYN|combout            ;
;   14.588 ;   0.004 ; FF ; CELL ; 326    ; LABCELL_X75_Y47_N54                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2_RESYN~la_lab/laboutb[16] ;
;   14.588 ;   0.000 ; FR ; RE   ; 1      ; LABCELL_X75_Y47_N54                         ; High Speed ; MP_LAB_COMB                                                                                                                ;
;   14.654 ;   0.066 ; RF ; RE   ; 8      ; LAB_RE_X75_Y47_N0_I126                      ; High Speed ; LAB_RE                                                                                                                     ;
;   14.741 ;   0.087 ; FF ; RE   ; 3      ; C4_X75_Y43_N0_I51                           ; High Speed ; V4                                                                                                                         ;
;   14.848 ;   0.107 ; FF ; RE   ; 1      ; R6_X76_Y46_N0_I18                           ; High Speed ; H6                                                                                                                         ;
;   15.200 ;   0.352 ; FF ; RE   ; 1      ; R6_X78_Y46_N0_I411                          ; High Speed ; H6 (GAP CROSSING)                                                                                                          ;
;   15.290 ;   0.090 ; FF ; RE   ; 1      ; R6_X78_Y46_N0_I144                          ; High Speed ; H6                                                                                                                         ;
;   15.352 ;   0.062 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X79_Y46_N0_I14           ; High Speed ; LAB_LINE                                                                                                                   ;
;   15.396 ;   0.044 ; FF ; RE   ; 8      ; LAB_RE_X79_Y46_N0_I81                       ; High Speed ; lsimb                                                                                                                      ;
;   15.397 ;   0.001 ;    ; IC   ; 1      ; FF_X79_Y46_N8                               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[205]|ena                        ;
;   15.397 ;   0.000 ; FF ; CELL ; 1      ; FF_X79_Y46_N8                               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[205]                            ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                ;
+----------+---------+----+------+--------+---------------+-------+-------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location      ; HS/LP ; Element                                                                                         ;
+----------+---------+----+------+--------+---------------+-------+-------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;               ;       ; latch edge time                                                                                 ;
; 14.471   ; 9.471   ;    ;      ;        ;               ;       ; clock path                                                                                      ;
;   13.231 ;   8.231 ; R  ;      ;        ;               ;       ; clock network delay                                                                             ;
;   14.471 ;   1.240 ;    ;      ;        ;               ;       ; clock pessimism removed                                                                         ;
; 14.321   ; -0.150  ;    ;      ;        ;               ;       ; clock uncertainty                                                                               ;
; 14.374   ; 0.053   ;    ; uTsu ; 1      ; FF_X79_Y46_N8 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[205] ;
+----------+---------+----+------+--------+---------------+-------+-------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #12: Setup slack is -1.023 (VIOLATED)
===============================================================================
+----------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                         ;
+--------------------+-------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                           ;
+--------------------+-------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                  ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[336] ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                    ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                    ;
; Data Arrival Time  ; 15.397                                                                                          ;
; Data Required Time ; 14.374                                                                                          ;
; Slack              ; -1.023 (VIOLATED)                                                                               ;
+--------------------+-------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.281 ;       ;             ;            ;       ;       ;
; Data Delay                ; 5.645  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 3     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.752       ; 100        ; 9.752 ; 9.752 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 4     ; 0.003       ; 0          ; 0.000 ; 0.001 ;
;    Cell                   ;        ; 7     ; 0.376       ; 7          ; 0.000 ; 0.176 ;
;    uTco                   ;        ; 1     ; 0.230       ; 4          ; 0.230 ; 0.230 ;
;    Routing Element        ;        ; 38    ; 5.036       ; 89         ; 0.000 ; 0.408 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.231       ; 100        ; 8.231 ; 8.231 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                               ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                                    ; HS/LP      ; Element                                                                                                                    ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                             ;            ; launch edge time                                                                                                           ;
; 9.752    ; 9.752   ;    ;      ;        ;                                             ;            ; clock path                                                                                                                 ;
;   9.752  ;   9.752 ; R  ;      ;        ;                                             ;            ; clock network delay                                                                                                        ;
;   9.752  ;   0.000 ;    ;      ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                                             ;
; 15.397   ; 5.645   ;    ;      ;        ;                                             ;            ; data path                                                                                                                  ;
;   9.982  ;   0.230 ; RR ; uTco ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q|q                                                           ;
;   10.158 ;   0.176 ; RR ; CELL ; 1      ; FF_X16_Y120_N41                             ; High Speed ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q~la_lab/laboutb[7]                                           ;
;   10.158 ;   0.000 ;    ; IC   ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset|input                                                                                     ;
;   10.158 ;   0.000 ; RR ; CELL ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset                                                                                           ;
;   10.158 ;   0.000 ; RF ; RE   ; 1      ; FF_X16_Y120_N41                             ; High Speed ; FF                                                                                                                         ;
;   10.210 ;   0.052 ; FR ; RE   ; 1      ; LAB_RE_X16_Y120_N0_I117                     ; High Speed ; LAB_RE                                                                                                                     ;
;   10.348 ;   0.138 ; RR ; RE   ; 1      ; R6_X10_Y120_N0_I54                          ; High Speed ; H6                                                                                                                         ;
;   10.348 ;   0.000 ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X11_Y120_N0_I6  ; High Speed ; WIRE_MUX                                                                                                                   ;
;   10.685 ;   0.337 ; RR ; RE   ; 1      ; R32_X12_Y120_N0_I0                          ; High Speed ; H32                                                                                                                        ;
;   10.964 ;   0.279 ; RR ; RE   ; 1      ; R32_X43_Y120_N0_I0                          ; High Speed ; H32                                                                                                                        ;
;   11.135 ;   0.171 ; RR ; RE   ; 1      ; R32_X74_Y120_N0_I0                          ; High Speed ; H32                                                                                                                        ;
;   11.291 ;   0.156 ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I62                         ; High Speed ; H32 (GAP CROSSING)                                                                                                         ;
;   11.473 ;   0.182 ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I21                         ; High Speed ; H32                                                                                                                        ;
;   11.678 ;   0.205 ; RR ; RE   ; 1      ; R32_X106_Y120_N0_I0                         ; High Speed ; H32                                                                                                                        ;
;   11.776 ;   0.098 ; RR ; RE   ; 1      ; R6_X113_Y120_N0_I8                          ; High Speed ; H6                                                                                                                         ;
;   11.862 ;   0.086 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X114_Y120_N0_I11         ; High Speed ; LAB_LINE                                                                                                                   ;
;   11.909 ;   0.047 ; RR ; RE   ; 1      ; LAB_RE_X114_Y120_N0_I24                     ; High Speed ; leimf0_[3]                                                                                                                 ;
;   11.910 ;   0.001 ;    ; IC   ; 1      ; MLABCELL_X114_Y120_N18                      ;            ; fpga_top|inst_green_bs|SoftReset~IPORT|dataf                                                                               ;
;   11.954 ;   0.044 ; RR ; CELL ; 2      ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT|combout                                                                             ;
;   11.959 ;   0.005 ; RR ; CELL ; 2516   ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT~la_mlab/laboutt[13]                                                                 ;
;   11.959 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X114_Y120_N18                      ; High Speed ; MP_MLAB_COMB                                                                                                               ;
;   12.042 ;   0.083 ; FR ; RE   ; 6      ; LAB_RE_X114_Y120_N0_I103                    ; High Speed ; LAB_RE                                                                                                                     ;
;   12.154 ;   0.112 ; RR ; RE   ; 2      ; C4_X113_Y116_N0_I36                         ; High Speed ; V4                                                                                                                         ;
;   12.253 ;   0.099 ; RR ; RE   ; 1      ; R6_X114_Y118_N0_I1                          ; High Speed ; H6                                                                                                                         ;
;   12.253 ;   0.000 ; RR ; RE   ; 2      ; R32_C27_INTERCONNECT_DRIVER_X113_Y118_N0_I5 ; High Speed ; WIRE_MUX                                                                                                                   ;
;   12.661 ;   0.408 ; RR ; RE   ; 1      ; C27_X113_Y92_N0_I0                          ; High Speed ; V27                                                                                                                        ;
;   13.000 ;   0.339 ; RR ; RE   ; 1      ; C27_X113_Y65_N0_I0                          ; High Speed ; V27                                                                                                                        ;
;   13.000 ;   0.000 ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X113_Y64_N0_I5  ; High Speed ; WIRE_MUX                                                                                                                   ;
;   13.363 ;   0.363 ; RR ; RE   ; 2      ; R32_X82_Y64_N0_I0                           ; High Speed ; H32                                                                                                                        ;
;   13.539 ;   0.176 ; RR ; RE   ; 1      ; R32_X78_Y64_N0_I12                          ; High Speed ; H32                                                                                                                        ;
;   13.698 ;   0.159 ; RR ; RE   ; 1      ; R32_X78_Y64_N0_I35                          ; High Speed ; H32 (GAP CROSSING)                                                                                                         ;
;   13.870 ;   0.172 ; RR ; RE   ; 2      ; R32_X51_Y64_N0_I0                           ; High Speed ; H32                                                                                                                        ;
;   13.870 ;   0.000 ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X75_Y64_N0_I7   ; High Speed ; WIRE_MUX                                                                                                                   ;
;   14.223 ;   0.353 ; RR ; RE   ; 1      ; C27_X75_Y38_N0_I0                           ; High Speed ; V27                                                                                                                        ;
;   14.319 ;   0.096 ; RR ; RE   ; 1      ; R3_X73_Y47_N0_I18                           ; High Speed ; H3                                                                                                                         ;
;   14.399 ;   0.080 ; RR ; RE   ; 2      ; LOCAL_INTERCONNECT_X75_Y47_N0_I26           ; High Speed ; LAB_LINE                                                                                                                   ;
;   14.436 ;   0.037 ; RR ; RE   ; 1      ; LAB_RE_X75_Y47_N0_I73                       ; High Speed ; leime0_[9]                                                                                                                 ;
;   14.437 ;   0.001 ;    ; IC   ; 1      ; LABCELL_X75_Y47_N54                         ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2_RESYN|datae              ;
;   14.584 ;   0.147 ; RF ; CELL ; 2      ; LABCELL_X75_Y47_N54                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2_RESYN|combout            ;
;   14.588 ;   0.004 ; FF ; CELL ; 326    ; LABCELL_X75_Y47_N54                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2_RESYN~la_lab/laboutb[16] ;
;   14.588 ;   0.000 ; FR ; RE   ; 1      ; LABCELL_X75_Y47_N54                         ; High Speed ; MP_LAB_COMB                                                                                                                ;
;   14.654 ;   0.066 ; RF ; RE   ; 8      ; LAB_RE_X75_Y47_N0_I126                      ; High Speed ; LAB_RE                                                                                                                     ;
;   14.741 ;   0.087 ; FF ; RE   ; 3      ; C4_X75_Y43_N0_I51                           ; High Speed ; V4                                                                                                                         ;
;   14.848 ;   0.107 ; FF ; RE   ; 1      ; R6_X76_Y46_N0_I18                           ; High Speed ; H6                                                                                                                         ;
;   15.200 ;   0.352 ; FF ; RE   ; 1      ; R6_X78_Y46_N0_I411                          ; High Speed ; H6 (GAP CROSSING)                                                                                                          ;
;   15.290 ;   0.090 ; FF ; RE   ; 1      ; R6_X78_Y46_N0_I144                          ; High Speed ; H6                                                                                                                         ;
;   15.352 ;   0.062 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X79_Y46_N0_I14           ; High Speed ; LAB_LINE                                                                                                                   ;
;   15.396 ;   0.044 ; FF ; RE   ; 8      ; LAB_RE_X79_Y46_N0_I81                       ; High Speed ; lsimb                                                                                                                      ;
;   15.397 ;   0.001 ;    ; IC   ; 1      ; FF_X79_Y46_N49                              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[336]|ena                        ;
;   15.397 ;   0.000 ; FF ; CELL ; 1      ; FF_X79_Y46_N49                              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[336]                            ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                 ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location       ; HS/LP ; Element                                                                                         ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                ;       ; latch edge time                                                                                 ;
; 14.471   ; 9.471   ;    ;      ;        ;                ;       ; clock path                                                                                      ;
;   13.231 ;   8.231 ; R  ;      ;        ;                ;       ; clock network delay                                                                             ;
;   14.471 ;   1.240 ;    ;      ;        ;                ;       ; clock pessimism removed                                                                         ;
; 14.321   ; -0.150  ;    ;      ;        ;                ;       ; clock uncertainty                                                                               ;
; 14.374   ; 0.053   ;    ; uTsu ; 1      ; FF_X79_Y46_N49 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[336] ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #13: Setup slack is -1.022 (VIOLATED)
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                          ;
+--------------------+--------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                            ;
+--------------------+--------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|FD_inst[31]~DUPLICATE ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[28]    ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                     ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                     ;
; Data Arrival Time  ; 15.770                                                                                           ;
; Data Required Time ; 14.748                                                                                           ;
; Slack              ; -1.022 (VIOLATED)                                                                                ;
+--------------------+--------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.057 ;       ;             ;            ;        ;       ;
; Data Delay                ; 6.007  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 9     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.763       ; 100        ; 9.763  ; 9.763 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 11    ; 0.000       ; 0          ; -0.001 ; 0.001 ;
;    Cell                   ;        ; 24    ; 2.860       ; 48         ; 0.000  ; 0.826 ;
;    uTco                   ;        ; 1     ; 0.230       ; 4          ; 0.230  ; 0.230 ;
;    Routing Element        ;        ; 50    ; 2.917       ; 49         ; 0.000  ; 0.189 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.365       ; 100        ; 8.365  ; 8.365 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                            ;
+----------+----------+----+------+--------+-------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                            ; HS/LP      ; Element                                                                                                                        ;
+----------+----------+----+------+--------+-------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                     ;            ; launch edge time                                                                                                               ;
; 9.763    ; 9.763    ;    ;      ;        ;                                     ;            ; clock path                                                                                                                     ;
;   9.763  ;   9.763  ; R  ;      ;        ;                                     ;            ; clock network delay                                                                                                            ;
;   9.763  ;   0.000  ;    ;      ; 1      ; FF_X97_Y121_N22                     ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|FD_inst[31]~DUPLICATE                               ;
; 15.770   ; 6.007    ;    ;      ;        ;                                     ;            ; data path                                                                                                                      ;
;   9.993  ;   0.230  ; FF ; uTco ; 1      ; FF_X97_Y121_N22                     ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|FD_inst[31]~DUPLICATE|q                             ;
;   10.071 ;   0.078  ; FF ; CELL ; 19     ; FF_X97_Y121_N22                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|FD_inst[31]~DUPLICATE~la_lab/laboutt[14]            ;
;   10.071 ;   0.000  ; FR ; RE   ; 1      ; FF_X97_Y121_N22                     ; High Speed ; FF                                                                                                                             ;
;   10.111 ;   0.040  ; RF ; RE   ; 3      ; LAB_RE_X97_Y121_N0_I104             ; High Speed ; LAB_RE                                                                                                                         ;
;   10.172 ;   0.061  ; FF ; RE   ; 3      ; LOCAL_INTERCONNECT_X98_Y121_N0_I53  ; High Speed ; LAB_LINE                                                                                                                       ;
;   10.225 ;   0.053  ; FF ; RE   ; 1      ; LAB_RE_X98_Y121_N0_I50              ; High Speed ; leima[6]                                                                                                                       ;
;   10.224 ;   -0.001 ;    ; IC   ; 1      ; MLABCELL_X98_Y121_N39               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|Mux_4~3|dataa                             ;
;   10.465 ;   0.241  ; FF ; CELL ; 1      ; MLABCELL_X98_Y121_N39               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|Mux_4~3|combout                           ;
;   10.470 ;   0.005  ; FF ; CELL ; 163    ; MLABCELL_X98_Y121_N39               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|Mux_4~3~la_mlab/laboutb[7]                ;
;   10.470 ;   0.000  ; FR ; RE   ; 1      ; MLABCELL_X98_Y121_N39               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   10.551 ;   0.081  ; RF ; RE   ; 13     ; LAB_RE_X98_Y121_N0_I117             ; High Speed ; LAB_RE                                                                                                                         ;
;   10.652 ;   0.101  ; FF ; RE   ; 7      ; R6_X98_Y121_N0_I24                  ; High Speed ; H6                                                                                                                             ;
;   10.837 ;   0.185  ; FF ; RE   ; 3      ; R3_X100_Y121_N0_I8                  ; High Speed ; H3                                                                                                                             ;
;   11.005 ;   0.168  ; FF ; RE   ; 1      ; C4_X102_Y122_N0_I14                 ; High Speed ; V4                                                                                                                             ;
;   11.115 ;   0.110  ; FF ; RE   ; 3      ; LOCAL_INTERCONNECT_X103_Y123_N0_I28 ; High Speed ; LAB_LINE                                                                                                                       ;
;   11.168 ;   0.053  ; FF ; RE   ; 1      ; LAB_RE_X103_Y123_N0_I6              ; High Speed ; leime1_[0]                                                                                                                     ;
;   11.168 ;   0.000  ;    ; IC   ; 1      ; MLABCELL_X103_Y123_N3               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~3|datae                ;
;   11.372 ;   0.204  ; FR ; CELL ; 1      ; MLABCELL_X103_Y123_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~3|combout              ;
;   11.377 ;   0.005  ; RR ; CELL ; 1      ; MLABCELL_X103_Y123_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~3~la_mlab/laboutt[3]   ;
;   11.377 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X103_Y123_N3               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   11.436 ;   0.059  ; FR ; RE   ; 1      ; LAB_RE_X103_Y123_N0_I93             ; High Speed ; LAB_RE                                                                                                                         ;
;   11.526 ;   0.090  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X102_Y123_N0_I10 ; High Speed ; LAB_LINE                                                                                                                       ;
;   11.572 ;   0.046  ; RR ; RE   ; 1      ; LAB_RE_X102_Y123_N0_I61             ; High Speed ; leimdc1_[7]                                                                                                                    ;
;   11.572 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X102_Y123_N42               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~4|datad                ;
;   11.734 ;   0.162  ; RR ; CELL ; 1      ; LABCELL_X102_Y123_N42               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~4|combout              ;
;   11.738 ;   0.004  ; RR ; CELL ; 1      ; LABCELL_X102_Y123_N42               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~4~la_lab/laboutb[8]    ;
;   11.738 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X102_Y123_N42               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   11.788 ;   0.050  ; FR ; RE   ; 1      ; LAB_RE_X102_Y123_N0_I118            ; High Speed ; LAB_RE                                                                                                                         ;
;   11.930 ;   0.142  ; RR ; RE   ; 1      ; R6_X97_Y123_N0_I18                  ; High Speed ; H6                                                                                                                             ;
;   12.048 ;   0.118  ; RR ; RE   ; 1      ; R6_X92_Y123_N0_I35                  ; High Speed ; H6                                                                                                                             ;
;   12.200 ;   0.152  ; RR ; RE   ; 1      ; C4_X95_Y119_N0_I54                  ; High Speed ; V4                                                                                                                             ;
;   12.297 ;   0.097  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X95_Y119_N0_I14  ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.341 ;   0.044  ; RR ; RE   ; 1      ; LAB_RE_X95_Y119_N0_I44              ; High Speed ; leimdc0_[5]                                                                                                                    ;
;   12.342 ;   0.001  ;    ; IC   ; 1      ; LABCELL_X95_Y119_N33                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~10|datad               ;
;   12.510 ;   0.168  ; RR ; CELL ; 2      ; LABCELL_X95_Y119_N33                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~10|combout             ;
;   12.514 ;   0.004  ; RR ; CELL ; 2      ; LABCELL_X95_Y119_N33                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~10~la_lab/laboutb[2]   ;
;   12.514 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X95_Y119_N33                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   12.570 ;   0.056  ; FR ; RE   ; 2      ; LAB_RE_X95_Y119_N0_I112             ; High Speed ; LAB_RE                                                                                                                         ;
;   12.631 ;   0.061  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X96_Y119_N0_I55  ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.669 ;   0.038  ; RR ; RE   ; 1      ; LAB_RE_X96_Y119_N0_I57              ; High Speed ; leime0_[7]                                                                                                                     ;
;   12.669 ;   0.000  ;    ; IC   ; 1      ; MLABCELL_X96_Y119_N42               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|i41~13|datae                       ;
;   12.824 ;   0.155  ; RF ; CELL ; 1      ; MLABCELL_X96_Y119_N42               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|i41~13|combout                     ;
;   12.829 ;   0.005  ; FF ; CELL ; 1      ; MLABCELL_X96_Y119_N42               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|i41~13~la_mlab/laboutb[8]          ;
;   12.829 ;   0.000  ; FR ; RE   ; 1      ; MLABCELL_X96_Y119_N42               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   12.870 ;   0.041  ; RF ; RE   ; 1      ; LAB_RE_X96_Y119_N0_I118             ; High Speed ; LAB_RE                                                                                                                         ;
;   12.916 ;   0.046  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X97_Y119_N0_I33  ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.966 ;   0.050  ; FF ; RE   ; 1      ; LAB_RE_X97_Y119_N0_I75              ; High Speed ; leimb[9]                                                                                                                       ;
;   12.966 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X97_Y119_N54                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~3|datab               ;
;   13.233 ;   0.267  ; FR ; CELL ; 1      ; LABCELL_X97_Y119_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~3|combout             ;
;   13.237 ;   0.004  ; RR ; CELL ; 1      ; LABCELL_X97_Y119_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~3~la_lab/laboutb[17]  ;
;   13.237 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X97_Y119_N54                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   13.288 ;   0.051  ; FR ; RE   ; 1      ; LAB_RE_X97_Y119_N0_I127             ; High Speed ; LAB_RE                                                                                                                         ;
;   13.347 ;   0.059  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X96_Y119_N0_I22  ; High Speed ; LAB_LINE                                                                                                                       ;
;   13.376 ;   0.029  ; RR ; RE   ; 1      ; LAB_RE_X96_Y119_N0_I75              ; High Speed ; leimb[9]                                                                                                                       ;
;   13.376 ;   0.000  ;    ; IC   ; 1      ; MLABCELL_X96_Y119_N54               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~6|datab               ;
;   13.652 ;   0.276  ; RR ; CELL ; 1      ; MLABCELL_X96_Y119_N54               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~6|combout             ;
;   13.657 ;   0.005  ; RR ; CELL ; 2      ; MLABCELL_X96_Y119_N54               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~6~la_mlab/laboutb[17] ;
;   13.657 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X96_Y119_N54               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   13.717 ;   0.060  ; FR ; RE   ; 2      ; LAB_RE_X96_Y119_N0_I127             ; High Speed ; LAB_RE                                                                                                                         ;
;   13.790 ;   0.073  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X95_Y119_N0_I49  ; High Speed ; LAB_LINE                                                                                                                       ;
;   13.838 ;   0.048  ; RR ; RE   ; 1      ; LAB_RE_X95_Y119_N0_I31              ; High Speed ; leimf1_[3]                                                                                                                     ;
;   13.838 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X95_Y119_N21                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~0|dataf                     ;
;   13.887 ;   0.049  ; RF ; CELL ; 2      ; LABCELL_X95_Y119_N21                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~0|combout                   ;
;   13.891 ;   0.004  ; FF ; CELL ; 14     ; LABCELL_X95_Y119_N21                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~0~la_lab/laboutt[15]        ;
;   13.891 ;   0.000  ; FR ; RE   ; 1      ; LABCELL_X95_Y119_N21                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   13.945 ;   0.054  ; RF ; RE   ; 1      ; LAB_RE_X95_Y119_N0_I105             ; High Speed ; LAB_RE                                                                                                                         ;
;   14.029 ;   0.084  ; FF ; RE   ; 1      ; C4_X94_Y120_N0_I20                  ; High Speed ; V4                                                                                                                             ;
;   14.218 ;   0.189  ; FF ; RE   ; 7      ; LOCAL_INTERCONNECT_X94_Y120_N0_I4   ; High Speed ; LAB_LINE                                                                                                                       ;
;   14.325 ;   0.107  ; FF ; RE   ; 2      ; LAB_RE_X94_Y120_N0_I43              ; High Speed ; leimb[5]                                                                                                                       ;
;   14.325 ;   0.000  ;    ; IC   ; 3      ; MLABCELL_X94_Y120_N33               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~77|datab                          ;
;   15.151 ;   0.826  ; FF ; CELL ; 1      ; MLABCELL_X94_Y120_N57               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~109|cout                          ;
;   15.151 ;   0.000  ; FR ; RE   ; 1      ; MLABCELL_X94_Y120_N57               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   15.162 ;   0.011  ; RR ; RE   ; 1      ; LAB_RE_X94_Y120_N0_I133             ; High Speed ; LAB_RE                                                                                                                         ;
;   15.162 ;   0.000  ; RF ; RE   ; 1      ; LAB_RE_X94_Y119_N0_I131             ; High Speed ; labnccin                                                                                                                       ;
;   15.162 ;   0.000  ;    ; IC   ; 4      ; MLABCELL_X94_Y119_N0                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~113|cin                           ;
;   15.301 ;   0.139  ; FR ; CELL ; 3      ; MLABCELL_X94_Y119_N30               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~33|cin                            ;
;   15.327 ;   0.026  ; RF ; CELL ; 1      ; MLABCELL_X94_Y119_N33               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~37|cout                           ;
;   15.327 ;   0.000  ; FF ; CELL ; 3      ; MLABCELL_X94_Y119_N36               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~41|cin                            ;
;   15.555 ;   0.228  ; FF ; CELL ; 1      ; MLABCELL_X94_Y119_N36               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~41|sumout                         ;
;   15.560 ;   0.005  ; FF ; CELL ; 1      ; MLABCELL_X94_Y119_N36               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~41~la_mlab/laboutb[4]             ;
;   15.560 ;   0.000  ; FR ; RE   ; 1      ; MLABCELL_X94_Y119_N36               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   15.627 ;   0.067  ; RF ; RE   ; 1      ; LAB_RE_X94_Y119_N0_I114             ; High Speed ; LAB_RE                                                                                                                         ;
;   15.708 ;   0.081  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X95_Y119_N0_I32  ; High Speed ; LAB_LINE                                                                                                                       ;
;   15.770 ;   0.062  ; FF ; RE   ; 1      ; LAB_RE_X95_Y119_N0_I5               ; High Speed ; leimdc1_[0]                                                                                                                    ;
;   15.770 ;   0.000  ;    ; IC   ; 1      ; FF_X95_Y119_N5                      ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[28]|d                                ;
;   15.770 ;   0.000  ; FF ; CELL ; 1      ; FF_X95_Y119_N5                      ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[28]                                  ;
+----------+----------+----+------+--------+-------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                               ;
+----------+---------+----+------+--------+----------------+-------+-----------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location       ; HS/LP ; Element                                                                                       ;
+----------+---------+----+------+--------+----------------+-------+-----------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                ;       ; latch edge time                                                                               ;
; 14.706   ; 9.706   ;    ;      ;        ;                ;       ; clock path                                                                                    ;
;   13.365 ;   8.365 ; R  ;      ;        ;                ;       ; clock network delay                                                                           ;
;   14.706 ;   1.341 ;    ;      ;        ;                ;       ; clock pessimism removed                                                                       ;
; 14.556   ; -0.150  ;    ;      ;        ;                ;       ; clock uncertainty                                                                             ;
; 14.748   ; 0.192   ;    ; uTsu ; 1      ; FF_X95_Y119_N5 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[28] ;
+----------+---------+----+------+--------+----------------+-------+-----------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #14: Setup slack is -1.022 (VIOLATED)
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                          ;
+--------------------+--------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                            ;
+--------------------+--------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|FD_inst[31]~DUPLICATE ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[28]    ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                     ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                     ;
; Data Arrival Time  ; 15.770                                                                                           ;
; Data Required Time ; 14.748                                                                                           ;
; Slack              ; -1.022 (VIOLATED)                                                                                ;
+--------------------+--------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.057 ;       ;             ;            ;        ;       ;
; Data Delay                ; 6.007  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 9     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.763       ; 100        ; 9.763  ; 9.763 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 11    ; 0.000       ; 0          ; -0.001 ; 0.001 ;
;    Cell                   ;        ; 24    ; 2.860       ; 48         ; 0.000  ; 0.826 ;
;    uTco                   ;        ; 1     ; 0.230       ; 4          ; 0.230  ; 0.230 ;
;    Routing Element        ;        ; 50    ; 2.917       ; 49         ; 0.000  ; 0.189 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.365       ; 100        ; 8.365  ; 8.365 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                            ;
+----------+----------+----+------+--------+-------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                            ; HS/LP      ; Element                                                                                                                        ;
+----------+----------+----+------+--------+-------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                     ;            ; launch edge time                                                                                                               ;
; 9.763    ; 9.763    ;    ;      ;        ;                                     ;            ; clock path                                                                                                                     ;
;   9.763  ;   9.763  ; R  ;      ;        ;                                     ;            ; clock network delay                                                                                                            ;
;   9.763  ;   0.000  ;    ;      ; 1      ; FF_X97_Y121_N22                     ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|FD_inst[31]~DUPLICATE                               ;
; 15.770   ; 6.007    ;    ;      ;        ;                                     ;            ; data path                                                                                                                      ;
;   9.993  ;   0.230  ; FF ; uTco ; 1      ; FF_X97_Y121_N22                     ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|FD_inst[31]~DUPLICATE|q                             ;
;   10.071 ;   0.078  ; FF ; CELL ; 19     ; FF_X97_Y121_N22                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|FD_inst[31]~DUPLICATE~la_lab/laboutt[14]            ;
;   10.071 ;   0.000  ; FR ; RE   ; 1      ; FF_X97_Y121_N22                     ; High Speed ; FF                                                                                                                             ;
;   10.111 ;   0.040  ; RF ; RE   ; 3      ; LAB_RE_X97_Y121_N0_I104             ; High Speed ; LAB_RE                                                                                                                         ;
;   10.172 ;   0.061  ; FF ; RE   ; 3      ; LOCAL_INTERCONNECT_X98_Y121_N0_I53  ; High Speed ; LAB_LINE                                                                                                                       ;
;   10.225 ;   0.053  ; FF ; RE   ; 1      ; LAB_RE_X98_Y121_N0_I50              ; High Speed ; leima[6]                                                                                                                       ;
;   10.224 ;   -0.001 ;    ; IC   ; 1      ; MLABCELL_X98_Y121_N39               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|Mux_4~3|dataa                             ;
;   10.465 ;   0.241  ; FF ; CELL ; 1      ; MLABCELL_X98_Y121_N39               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|Mux_4~3|combout                           ;
;   10.470 ;   0.005  ; FF ; CELL ; 163    ; MLABCELL_X98_Y121_N39               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|Mux_4~3~la_mlab/laboutb[7]                ;
;   10.470 ;   0.000  ; FR ; RE   ; 1      ; MLABCELL_X98_Y121_N39               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   10.551 ;   0.081  ; RF ; RE   ; 13     ; LAB_RE_X98_Y121_N0_I117             ; High Speed ; LAB_RE                                                                                                                         ;
;   10.652 ;   0.101  ; FF ; RE   ; 7      ; R6_X98_Y121_N0_I24                  ; High Speed ; H6                                                                                                                             ;
;   10.837 ;   0.185  ; FF ; RE   ; 3      ; R3_X100_Y121_N0_I8                  ; High Speed ; H3                                                                                                                             ;
;   11.005 ;   0.168  ; FF ; RE   ; 1      ; C4_X102_Y122_N0_I14                 ; High Speed ; V4                                                                                                                             ;
;   11.115 ;   0.110  ; FF ; RE   ; 3      ; LOCAL_INTERCONNECT_X103_Y123_N0_I28 ; High Speed ; LAB_LINE                                                                                                                       ;
;   11.168 ;   0.053  ; FF ; RE   ; 1      ; LAB_RE_X103_Y123_N0_I6              ; High Speed ; leime1_[0]                                                                                                                     ;
;   11.168 ;   0.000  ;    ; IC   ; 1      ; MLABCELL_X103_Y123_N3               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~3|datae                ;
;   11.372 ;   0.204  ; FR ; CELL ; 1      ; MLABCELL_X103_Y123_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~3|combout              ;
;   11.377 ;   0.005  ; RR ; CELL ; 1      ; MLABCELL_X103_Y123_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~3~la_mlab/laboutt[3]   ;
;   11.377 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X103_Y123_N3               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   11.436 ;   0.059  ; FR ; RE   ; 1      ; LAB_RE_X103_Y123_N0_I93             ; High Speed ; LAB_RE                                                                                                                         ;
;   11.526 ;   0.090  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X102_Y123_N0_I10 ; High Speed ; LAB_LINE                                                                                                                       ;
;   11.572 ;   0.046  ; RR ; RE   ; 1      ; LAB_RE_X102_Y123_N0_I61             ; High Speed ; leimdc1_[7]                                                                                                                    ;
;   11.572 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X102_Y123_N42               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~4|datad                ;
;   11.734 ;   0.162  ; RR ; CELL ; 1      ; LABCELL_X102_Y123_N42               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~4|combout              ;
;   11.738 ;   0.004  ; RR ; CELL ; 1      ; LABCELL_X102_Y123_N42               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~4~la_lab/laboutb[8]    ;
;   11.738 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X102_Y123_N42               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   11.788 ;   0.050  ; FR ; RE   ; 1      ; LAB_RE_X102_Y123_N0_I118            ; High Speed ; LAB_RE                                                                                                                         ;
;   11.930 ;   0.142  ; RR ; RE   ; 1      ; R6_X97_Y123_N0_I18                  ; High Speed ; H6                                                                                                                             ;
;   12.048 ;   0.118  ; RR ; RE   ; 1      ; R6_X92_Y123_N0_I35                  ; High Speed ; H6                                                                                                                             ;
;   12.200 ;   0.152  ; RR ; RE   ; 1      ; C4_X95_Y119_N0_I54                  ; High Speed ; V4                                                                                                                             ;
;   12.297 ;   0.097  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X95_Y119_N0_I14  ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.341 ;   0.044  ; RR ; RE   ; 1      ; LAB_RE_X95_Y119_N0_I44              ; High Speed ; leimdc0_[5]                                                                                                                    ;
;   12.342 ;   0.001  ;    ; IC   ; 1      ; LABCELL_X95_Y119_N33                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~10|datad               ;
;   12.510 ;   0.168  ; RR ; CELL ; 2      ; LABCELL_X95_Y119_N33                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~10|combout             ;
;   12.514 ;   0.004  ; RR ; CELL ; 2      ; LABCELL_X95_Y119_N33                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~10~la_lab/laboutb[2]   ;
;   12.514 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X95_Y119_N33                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   12.570 ;   0.056  ; FR ; RE   ; 2      ; LAB_RE_X95_Y119_N0_I112             ; High Speed ; LAB_RE                                                                                                                         ;
;   12.631 ;   0.061  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X96_Y119_N0_I55  ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.669 ;   0.038  ; RR ; RE   ; 1      ; LAB_RE_X96_Y119_N0_I57              ; High Speed ; leime0_[7]                                                                                                                     ;
;   12.669 ;   0.000  ;    ; IC   ; 1      ; MLABCELL_X96_Y119_N42               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|i41~13|datae                       ;
;   12.824 ;   0.155  ; RF ; CELL ; 1      ; MLABCELL_X96_Y119_N42               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|i41~13|combout                     ;
;   12.829 ;   0.005  ; FF ; CELL ; 1      ; MLABCELL_X96_Y119_N42               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|i41~13~la_mlab/laboutb[8]          ;
;   12.829 ;   0.000  ; FR ; RE   ; 1      ; MLABCELL_X96_Y119_N42               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   12.870 ;   0.041  ; RF ; RE   ; 1      ; LAB_RE_X96_Y119_N0_I118             ; High Speed ; LAB_RE                                                                                                                         ;
;   12.916 ;   0.046  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X97_Y119_N0_I33  ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.966 ;   0.050  ; FF ; RE   ; 1      ; LAB_RE_X97_Y119_N0_I75              ; High Speed ; leimb[9]                                                                                                                       ;
;   12.966 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X97_Y119_N54                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~3|datab               ;
;   13.233 ;   0.267  ; FR ; CELL ; 1      ; LABCELL_X97_Y119_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~3|combout             ;
;   13.237 ;   0.004  ; RR ; CELL ; 1      ; LABCELL_X97_Y119_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~3~la_lab/laboutb[17]  ;
;   13.237 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X97_Y119_N54                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   13.288 ;   0.051  ; FR ; RE   ; 1      ; LAB_RE_X97_Y119_N0_I127             ; High Speed ; LAB_RE                                                                                                                         ;
;   13.347 ;   0.059  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X96_Y119_N0_I22  ; High Speed ; LAB_LINE                                                                                                                       ;
;   13.376 ;   0.029  ; RR ; RE   ; 1      ; LAB_RE_X96_Y119_N0_I75              ; High Speed ; leimb[9]                                                                                                                       ;
;   13.376 ;   0.000  ;    ; IC   ; 1      ; MLABCELL_X96_Y119_N54               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~6|datab               ;
;   13.652 ;   0.276  ; RR ; CELL ; 1      ; MLABCELL_X96_Y119_N54               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~6|combout             ;
;   13.657 ;   0.005  ; RR ; CELL ; 2      ; MLABCELL_X96_Y119_N54               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~6~la_mlab/laboutb[17] ;
;   13.657 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X96_Y119_N54               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   13.717 ;   0.060  ; FR ; RE   ; 2      ; LAB_RE_X96_Y119_N0_I127             ; High Speed ; LAB_RE                                                                                                                         ;
;   13.790 ;   0.073  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X95_Y119_N0_I49  ; High Speed ; LAB_LINE                                                                                                                       ;
;   13.838 ;   0.048  ; RR ; RE   ; 1      ; LAB_RE_X95_Y119_N0_I31              ; High Speed ; leimf1_[3]                                                                                                                     ;
;   13.838 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X95_Y119_N21                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~0|dataf                     ;
;   13.887 ;   0.049  ; RF ; CELL ; 2      ; LABCELL_X95_Y119_N21                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~0|combout                   ;
;   13.891 ;   0.004  ; FF ; CELL ; 14     ; LABCELL_X95_Y119_N21                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~0~la_lab/laboutt[15]        ;
;   13.891 ;   0.000  ; FR ; RE   ; 1      ; LABCELL_X95_Y119_N21                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   13.945 ;   0.054  ; RF ; RE   ; 1      ; LAB_RE_X95_Y119_N0_I105             ; High Speed ; LAB_RE                                                                                                                         ;
;   14.029 ;   0.084  ; FF ; RE   ; 1      ; C4_X94_Y120_N0_I20                  ; High Speed ; V4                                                                                                                             ;
;   14.218 ;   0.189  ; FF ; RE   ; 7      ; LOCAL_INTERCONNECT_X94_Y120_N0_I4   ; High Speed ; LAB_LINE                                                                                                                       ;
;   14.325 ;   0.107  ; FF ; RE   ; 2      ; LAB_RE_X94_Y120_N0_I43              ; High Speed ; leimb[5]                                                                                                                       ;
;   14.325 ;   0.000  ;    ; IC   ; 4      ; MLABCELL_X94_Y120_N30               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~73|datab                          ;
;   15.151 ;   0.826  ; FF ; CELL ; 1      ; MLABCELL_X94_Y120_N57               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~109|cout                          ;
;   15.151 ;   0.000  ; FR ; RE   ; 1      ; MLABCELL_X94_Y120_N57               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   15.162 ;   0.011  ; RR ; RE   ; 1      ; LAB_RE_X94_Y120_N0_I133             ; High Speed ; LAB_RE                                                                                                                         ;
;   15.162 ;   0.000  ; RF ; RE   ; 1      ; LAB_RE_X94_Y119_N0_I131             ; High Speed ; labnccin                                                                                                                       ;
;   15.162 ;   0.000  ;    ; IC   ; 4      ; MLABCELL_X94_Y119_N0                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~113|cin                           ;
;   15.301 ;   0.139  ; FR ; CELL ; 3      ; MLABCELL_X94_Y119_N30               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~33|cin                            ;
;   15.327 ;   0.026  ; RF ; CELL ; 1      ; MLABCELL_X94_Y119_N33               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~37|cout                           ;
;   15.327 ;   0.000  ; FF ; CELL ; 3      ; MLABCELL_X94_Y119_N36               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~41|cin                            ;
;   15.555 ;   0.228  ; FF ; CELL ; 1      ; MLABCELL_X94_Y119_N36               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~41|sumout                         ;
;   15.560 ;   0.005  ; FF ; CELL ; 1      ; MLABCELL_X94_Y119_N36               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~41~la_mlab/laboutb[4]             ;
;   15.560 ;   0.000  ; FR ; RE   ; 1      ; MLABCELL_X94_Y119_N36               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   15.627 ;   0.067  ; RF ; RE   ; 1      ; LAB_RE_X94_Y119_N0_I114             ; High Speed ; LAB_RE                                                                                                                         ;
;   15.708 ;   0.081  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X95_Y119_N0_I32  ; High Speed ; LAB_LINE                                                                                                                       ;
;   15.770 ;   0.062  ; FF ; RE   ; 1      ; LAB_RE_X95_Y119_N0_I5               ; High Speed ; leimdc1_[0]                                                                                                                    ;
;   15.770 ;   0.000  ;    ; IC   ; 1      ; FF_X95_Y119_N5                      ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[28]|d                                ;
;   15.770 ;   0.000  ; FF ; CELL ; 1      ; FF_X95_Y119_N5                      ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[28]                                  ;
+----------+----------+----+------+--------+-------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                               ;
+----------+---------+----+------+--------+----------------+-------+-----------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location       ; HS/LP ; Element                                                                                       ;
+----------+---------+----+------+--------+----------------+-------+-----------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                ;       ; latch edge time                                                                               ;
; 14.706   ; 9.706   ;    ;      ;        ;                ;       ; clock path                                                                                    ;
;   13.365 ;   8.365 ; R  ;      ;        ;                ;       ; clock network delay                                                                           ;
;   14.706 ;   1.341 ;    ;      ;        ;                ;       ; clock pessimism removed                                                                       ;
; 14.556   ; -0.150  ;    ;      ;        ;                ;       ; clock uncertainty                                                                             ;
; 14.748   ; 0.192   ;    ; uTsu ; 1      ; FF_X95_Y119_N5 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[28] ;
+----------+---------+----+------+--------+----------------+-------+-----------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #15: Setup slack is -1.016 (VIOLATED)
===============================================================================
+--------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                       ;
+--------------------+-----------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                         ;
+--------------------+-----------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|FD_inst[20]        ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[28] ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                  ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                  ;
; Data Arrival Time  ; 15.764                                                                                        ;
; Data Required Time ; 14.748                                                                                        ;
; Slack              ; -1.016 (VIOLATED)                                                                             ;
+--------------------+-----------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.057 ;       ;             ;            ;       ;       ;
; Data Delay                ; 6.001  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 9     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.763       ; 100        ; 9.763 ; 9.763 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 11    ; 0.002       ; 0          ; 0.000 ; 0.001 ;
;    Cell                   ;        ; 24    ; 2.871       ; 48         ; 0.000 ; 0.826 ;
;    uTco                   ;        ; 1     ; 0.239       ; 4          ; 0.239 ; 0.239 ;
;    Routing Element        ;        ; 50    ; 2.889       ; 48         ; 0.000 ; 0.189 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.365       ; 100        ; 8.365 ; 8.365 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                           ;
+----------+---------+----+------+--------+-------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                            ; HS/LP      ; Element                                                                                                                        ;
+----------+---------+----+------+--------+-------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                     ;            ; launch edge time                                                                                                               ;
; 9.763    ; 9.763   ;    ;      ;        ;                                     ;            ; clock path                                                                                                                     ;
;   9.763  ;   9.763 ; R  ;      ;        ;                                     ;            ; clock network delay                                                                                                            ;
;   9.763  ;   0.000 ;    ;      ; 1      ; FF_X97_Y121_N46                     ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|FD_inst[20]                                         ;
; 15.764   ; 6.001   ;    ;      ;        ;                                     ;            ; data path                                                                                                                      ;
;   10.002 ;   0.239 ; FF ; uTco ; 1      ; FF_X97_Y121_N46                     ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|FD_inst[20]|q                                       ;
;   10.096 ;   0.094 ; FF ; CELL ; 4      ; FF_X97_Y121_N46                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|FD_inst[20]~la_lab/laboutb[10]                      ;
;   10.096 ;   0.000 ; FR ; RE   ; 1      ; FF_X97_Y121_N46                     ; High Speed ; FF                                                                                                                             ;
;   10.134 ;   0.038 ; RF ; RE   ; 2      ; LAB_RE_X97_Y121_N0_I120             ; High Speed ; LAB_RE                                                                                                                         ;
;   10.174 ;   0.040 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X98_Y121_N0_I47  ; High Speed ; LAB_LINE                                                                                                                       ;
;   10.222 ;   0.048 ; FF ; RE   ; 1      ; LAB_RE_X98_Y121_N0_I51              ; High Speed ; leimb[6]                                                                                                                       ;
;   10.223 ;   0.001 ;    ; IC   ; 1      ; MLABCELL_X98_Y121_N39               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|Mux_4~3|datab                             ;
;   10.459 ;   0.236 ; FF ; CELL ; 1      ; MLABCELL_X98_Y121_N39               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|Mux_4~3|combout                           ;
;   10.464 ;   0.005 ; FF ; CELL ; 163    ; MLABCELL_X98_Y121_N39               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|Mux_4~3~la_mlab/laboutb[7]                ;
;   10.464 ;   0.000 ; FR ; RE   ; 1      ; MLABCELL_X98_Y121_N39               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   10.545 ;   0.081 ; RF ; RE   ; 13     ; LAB_RE_X98_Y121_N0_I117             ; High Speed ; LAB_RE                                                                                                                         ;
;   10.646 ;   0.101 ; FF ; RE   ; 7      ; R6_X98_Y121_N0_I24                  ; High Speed ; H6                                                                                                                             ;
;   10.831 ;   0.185 ; FF ; RE   ; 3      ; R3_X100_Y121_N0_I8                  ; High Speed ; H3                                                                                                                             ;
;   10.999 ;   0.168 ; FF ; RE   ; 1      ; C4_X102_Y122_N0_I14                 ; High Speed ; V4                                                                                                                             ;
;   11.109 ;   0.110 ; FF ; RE   ; 3      ; LOCAL_INTERCONNECT_X103_Y123_N0_I28 ; High Speed ; LAB_LINE                                                                                                                       ;
;   11.162 ;   0.053 ; FF ; RE   ; 1      ; LAB_RE_X103_Y123_N0_I6              ; High Speed ; leime1_[0]                                                                                                                     ;
;   11.162 ;   0.000 ;    ; IC   ; 1      ; MLABCELL_X103_Y123_N3               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~3|datae                ;
;   11.366 ;   0.204 ; FR ; CELL ; 1      ; MLABCELL_X103_Y123_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~3|combout              ;
;   11.371 ;   0.005 ; RR ; CELL ; 1      ; MLABCELL_X103_Y123_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~3~la_mlab/laboutt[3]   ;
;   11.371 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X103_Y123_N3               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   11.430 ;   0.059 ; FR ; RE   ; 1      ; LAB_RE_X103_Y123_N0_I93             ; High Speed ; LAB_RE                                                                                                                         ;
;   11.520 ;   0.090 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X102_Y123_N0_I10 ; High Speed ; LAB_LINE                                                                                                                       ;
;   11.566 ;   0.046 ; RR ; RE   ; 1      ; LAB_RE_X102_Y123_N0_I61             ; High Speed ; leimdc1_[7]                                                                                                                    ;
;   11.566 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X102_Y123_N42               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~4|datad                ;
;   11.728 ;   0.162 ; RR ; CELL ; 1      ; LABCELL_X102_Y123_N42               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~4|combout              ;
;   11.732 ;   0.004 ; RR ; CELL ; 1      ; LABCELL_X102_Y123_N42               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~4~la_lab/laboutb[8]    ;
;   11.732 ;   0.000 ; RF ; RE   ; 1      ; LABCELL_X102_Y123_N42               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   11.782 ;   0.050 ; FR ; RE   ; 1      ; LAB_RE_X102_Y123_N0_I118            ; High Speed ; LAB_RE                                                                                                                         ;
;   11.924 ;   0.142 ; RR ; RE   ; 1      ; R6_X97_Y123_N0_I18                  ; High Speed ; H6                                                                                                                             ;
;   12.042 ;   0.118 ; RR ; RE   ; 1      ; R6_X92_Y123_N0_I35                  ; High Speed ; H6                                                                                                                             ;
;   12.194 ;   0.152 ; RR ; RE   ; 1      ; C4_X95_Y119_N0_I54                  ; High Speed ; V4                                                                                                                             ;
;   12.291 ;   0.097 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X95_Y119_N0_I14  ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.335 ;   0.044 ; RR ; RE   ; 1      ; LAB_RE_X95_Y119_N0_I44              ; High Speed ; leimdc0_[5]                                                                                                                    ;
;   12.336 ;   0.001 ;    ; IC   ; 1      ; LABCELL_X95_Y119_N33                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~10|datad               ;
;   12.504 ;   0.168 ; RR ; CELL ; 2      ; LABCELL_X95_Y119_N33                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~10|combout             ;
;   12.508 ;   0.004 ; RR ; CELL ; 2      ; LABCELL_X95_Y119_N33                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~10~la_lab/laboutb[2]   ;
;   12.508 ;   0.000 ; RF ; RE   ; 1      ; LABCELL_X95_Y119_N33                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   12.564 ;   0.056 ; FR ; RE   ; 2      ; LAB_RE_X95_Y119_N0_I112             ; High Speed ; LAB_RE                                                                                                                         ;
;   12.625 ;   0.061 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X96_Y119_N0_I55  ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.663 ;   0.038 ; RR ; RE   ; 1      ; LAB_RE_X96_Y119_N0_I57              ; High Speed ; leime0_[7]                                                                                                                     ;
;   12.663 ;   0.000 ;    ; IC   ; 1      ; MLABCELL_X96_Y119_N42               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|i41~13|datae                       ;
;   12.818 ;   0.155 ; RF ; CELL ; 1      ; MLABCELL_X96_Y119_N42               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|i41~13|combout                     ;
;   12.823 ;   0.005 ; FF ; CELL ; 1      ; MLABCELL_X96_Y119_N42               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|i41~13~la_mlab/laboutb[8]          ;
;   12.823 ;   0.000 ; FR ; RE   ; 1      ; MLABCELL_X96_Y119_N42               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   12.864 ;   0.041 ; RF ; RE   ; 1      ; LAB_RE_X96_Y119_N0_I118             ; High Speed ; LAB_RE                                                                                                                         ;
;   12.910 ;   0.046 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X97_Y119_N0_I33  ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.960 ;   0.050 ; FF ; RE   ; 1      ; LAB_RE_X97_Y119_N0_I75              ; High Speed ; leimb[9]                                                                                                                       ;
;   12.960 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X97_Y119_N54                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~3|datab               ;
;   13.227 ;   0.267 ; FR ; CELL ; 1      ; LABCELL_X97_Y119_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~3|combout             ;
;   13.231 ;   0.004 ; RR ; CELL ; 1      ; LABCELL_X97_Y119_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~3~la_lab/laboutb[17]  ;
;   13.231 ;   0.000 ; RF ; RE   ; 1      ; LABCELL_X97_Y119_N54                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   13.282 ;   0.051 ; FR ; RE   ; 1      ; LAB_RE_X97_Y119_N0_I127             ; High Speed ; LAB_RE                                                                                                                         ;
;   13.341 ;   0.059 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X96_Y119_N0_I22  ; High Speed ; LAB_LINE                                                                                                                       ;
;   13.370 ;   0.029 ; RR ; RE   ; 1      ; LAB_RE_X96_Y119_N0_I75              ; High Speed ; leimb[9]                                                                                                                       ;
;   13.370 ;   0.000 ;    ; IC   ; 1      ; MLABCELL_X96_Y119_N54               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~6|datab               ;
;   13.646 ;   0.276 ; RR ; CELL ; 1      ; MLABCELL_X96_Y119_N54               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~6|combout             ;
;   13.651 ;   0.005 ; RR ; CELL ; 2      ; MLABCELL_X96_Y119_N54               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~6~la_mlab/laboutb[17] ;
;   13.651 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X96_Y119_N54               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   13.711 ;   0.060 ; FR ; RE   ; 2      ; LAB_RE_X96_Y119_N0_I127             ; High Speed ; LAB_RE                                                                                                                         ;
;   13.784 ;   0.073 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X95_Y119_N0_I49  ; High Speed ; LAB_LINE                                                                                                                       ;
;   13.832 ;   0.048 ; RR ; RE   ; 1      ; LAB_RE_X95_Y119_N0_I31              ; High Speed ; leimf1_[3]                                                                                                                     ;
;   13.832 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X95_Y119_N21                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~0|dataf                     ;
;   13.881 ;   0.049 ; RF ; CELL ; 2      ; LABCELL_X95_Y119_N21                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~0|combout                   ;
;   13.885 ;   0.004 ; FF ; CELL ; 14     ; LABCELL_X95_Y119_N21                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~0~la_lab/laboutt[15]        ;
;   13.885 ;   0.000 ; FR ; RE   ; 1      ; LABCELL_X95_Y119_N21                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   13.939 ;   0.054 ; RF ; RE   ; 1      ; LAB_RE_X95_Y119_N0_I105             ; High Speed ; LAB_RE                                                                                                                         ;
;   14.023 ;   0.084 ; FF ; RE   ; 1      ; C4_X94_Y120_N0_I20                  ; High Speed ; V4                                                                                                                             ;
;   14.212 ;   0.189 ; FF ; RE   ; 7      ; LOCAL_INTERCONNECT_X94_Y120_N0_I4   ; High Speed ; LAB_LINE                                                                                                                       ;
;   14.319 ;   0.107 ; FF ; RE   ; 2      ; LAB_RE_X94_Y120_N0_I43              ; High Speed ; leimb[5]                                                                                                                       ;
;   14.319 ;   0.000 ;    ; IC   ; 4      ; MLABCELL_X94_Y120_N30               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~73|datab                          ;
;   15.145 ;   0.826 ; FF ; CELL ; 1      ; MLABCELL_X94_Y120_N57               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~109|cout                          ;
;   15.145 ;   0.000 ; FR ; RE   ; 1      ; MLABCELL_X94_Y120_N57               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   15.156 ;   0.011 ; RR ; RE   ; 1      ; LAB_RE_X94_Y120_N0_I133             ; High Speed ; LAB_RE                                                                                                                         ;
;   15.156 ;   0.000 ; RF ; RE   ; 1      ; LAB_RE_X94_Y119_N0_I131             ; High Speed ; labnccin                                                                                                                       ;
;   15.156 ;   0.000 ;    ; IC   ; 4      ; MLABCELL_X94_Y119_N0                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~113|cin                           ;
;   15.295 ;   0.139 ; FR ; CELL ; 3      ; MLABCELL_X94_Y119_N30               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~33|cin                            ;
;   15.321 ;   0.026 ; RF ; CELL ; 1      ; MLABCELL_X94_Y119_N33               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~37|cout                           ;
;   15.321 ;   0.000 ; FF ; CELL ; 3      ; MLABCELL_X94_Y119_N36               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~41|cin                            ;
;   15.549 ;   0.228 ; FF ; CELL ; 1      ; MLABCELL_X94_Y119_N36               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~41|sumout                         ;
;   15.554 ;   0.005 ; FF ; CELL ; 1      ; MLABCELL_X94_Y119_N36               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~41~la_mlab/laboutb[4]             ;
;   15.554 ;   0.000 ; FR ; RE   ; 1      ; MLABCELL_X94_Y119_N36               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   15.621 ;   0.067 ; RF ; RE   ; 1      ; LAB_RE_X94_Y119_N0_I114             ; High Speed ; LAB_RE                                                                                                                         ;
;   15.702 ;   0.081 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X95_Y119_N0_I32  ; High Speed ; LAB_LINE                                                                                                                       ;
;   15.764 ;   0.062 ; FF ; RE   ; 1      ; LAB_RE_X95_Y119_N0_I5               ; High Speed ; leimdc1_[0]                                                                                                                    ;
;   15.764 ;   0.000 ;    ; IC   ; 1      ; FF_X95_Y119_N5                      ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[28]|d                                ;
;   15.764 ;   0.000 ; FF ; CELL ; 1      ; FF_X95_Y119_N5                      ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[28]                                  ;
+----------+---------+----+------+--------+-------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                               ;
+----------+---------+----+------+--------+----------------+-------+-----------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location       ; HS/LP ; Element                                                                                       ;
+----------+---------+----+------+--------+----------------+-------+-----------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                ;       ; latch edge time                                                                               ;
; 14.706   ; 9.706   ;    ;      ;        ;                ;       ; clock path                                                                                    ;
;   13.365 ;   8.365 ; R  ;      ;        ;                ;       ; clock network delay                                                                           ;
;   14.706 ;   1.341 ;    ;      ;        ;                ;       ; clock pessimism removed                                                                       ;
; 14.556   ; -0.150  ;    ;      ;        ;                ;       ; clock uncertainty                                                                             ;
; 14.748   ; 0.192   ;    ; uTsu ; 1      ; FF_X95_Y119_N5 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[28] ;
+----------+---------+----+------+--------+----------------+-------+-----------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #16: Setup slack is -1.016 (VIOLATED)
===============================================================================
+--------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                       ;
+--------------------+-----------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                         ;
+--------------------+-----------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|FD_inst[20]        ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[28] ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                  ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                  ;
; Data Arrival Time  ; 15.764                                                                                        ;
; Data Required Time ; 14.748                                                                                        ;
; Slack              ; -1.016 (VIOLATED)                                                                             ;
+--------------------+-----------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.057 ;       ;             ;            ;       ;       ;
; Data Delay                ; 6.001  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 9     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.763       ; 100        ; 9.763 ; 9.763 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 11    ; 0.002       ; 0          ; 0.000 ; 0.001 ;
;    Cell                   ;        ; 24    ; 2.871       ; 48         ; 0.000 ; 0.826 ;
;    uTco                   ;        ; 1     ; 0.239       ; 4          ; 0.239 ; 0.239 ;
;    Routing Element        ;        ; 50    ; 2.889       ; 48         ; 0.000 ; 0.189 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.365       ; 100        ; 8.365 ; 8.365 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                           ;
+----------+---------+----+------+--------+-------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                            ; HS/LP      ; Element                                                                                                                        ;
+----------+---------+----+------+--------+-------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                     ;            ; launch edge time                                                                                                               ;
; 9.763    ; 9.763   ;    ;      ;        ;                                     ;            ; clock path                                                                                                                     ;
;   9.763  ;   9.763 ; R  ;      ;        ;                                     ;            ; clock network delay                                                                                                            ;
;   9.763  ;   0.000 ;    ;      ; 1      ; FF_X97_Y121_N46                     ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|FD_inst[20]                                         ;
; 15.764   ; 6.001   ;    ;      ;        ;                                     ;            ; data path                                                                                                                      ;
;   10.002 ;   0.239 ; FF ; uTco ; 1      ; FF_X97_Y121_N46                     ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|FD_inst[20]|q                                       ;
;   10.096 ;   0.094 ; FF ; CELL ; 4      ; FF_X97_Y121_N46                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|FD_inst[20]~la_lab/laboutb[10]                      ;
;   10.096 ;   0.000 ; FR ; RE   ; 1      ; FF_X97_Y121_N46                     ; High Speed ; FF                                                                                                                             ;
;   10.134 ;   0.038 ; RF ; RE   ; 2      ; LAB_RE_X97_Y121_N0_I120             ; High Speed ; LAB_RE                                                                                                                         ;
;   10.174 ;   0.040 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X98_Y121_N0_I47  ; High Speed ; LAB_LINE                                                                                                                       ;
;   10.222 ;   0.048 ; FF ; RE   ; 1      ; LAB_RE_X98_Y121_N0_I51              ; High Speed ; leimb[6]                                                                                                                       ;
;   10.223 ;   0.001 ;    ; IC   ; 1      ; MLABCELL_X98_Y121_N39               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|Mux_4~3|datab                             ;
;   10.459 ;   0.236 ; FF ; CELL ; 1      ; MLABCELL_X98_Y121_N39               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|Mux_4~3|combout                           ;
;   10.464 ;   0.005 ; FF ; CELL ; 163    ; MLABCELL_X98_Y121_N39               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|Mux_4~3~la_mlab/laboutb[7]                ;
;   10.464 ;   0.000 ; FR ; RE   ; 1      ; MLABCELL_X98_Y121_N39               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   10.545 ;   0.081 ; RF ; RE   ; 13     ; LAB_RE_X98_Y121_N0_I117             ; High Speed ; LAB_RE                                                                                                                         ;
;   10.646 ;   0.101 ; FF ; RE   ; 7      ; R6_X98_Y121_N0_I24                  ; High Speed ; H6                                                                                                                             ;
;   10.831 ;   0.185 ; FF ; RE   ; 3      ; R3_X100_Y121_N0_I8                  ; High Speed ; H3                                                                                                                             ;
;   10.999 ;   0.168 ; FF ; RE   ; 1      ; C4_X102_Y122_N0_I14                 ; High Speed ; V4                                                                                                                             ;
;   11.109 ;   0.110 ; FF ; RE   ; 3      ; LOCAL_INTERCONNECT_X103_Y123_N0_I28 ; High Speed ; LAB_LINE                                                                                                                       ;
;   11.162 ;   0.053 ; FF ; RE   ; 1      ; LAB_RE_X103_Y123_N0_I6              ; High Speed ; leime1_[0]                                                                                                                     ;
;   11.162 ;   0.000 ;    ; IC   ; 1      ; MLABCELL_X103_Y123_N3               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~3|datae                ;
;   11.366 ;   0.204 ; FR ; CELL ; 1      ; MLABCELL_X103_Y123_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~3|combout              ;
;   11.371 ;   0.005 ; RR ; CELL ; 1      ; MLABCELL_X103_Y123_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~3~la_mlab/laboutt[3]   ;
;   11.371 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X103_Y123_N3               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   11.430 ;   0.059 ; FR ; RE   ; 1      ; LAB_RE_X103_Y123_N0_I93             ; High Speed ; LAB_RE                                                                                                                         ;
;   11.520 ;   0.090 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X102_Y123_N0_I10 ; High Speed ; LAB_LINE                                                                                                                       ;
;   11.566 ;   0.046 ; RR ; RE   ; 1      ; LAB_RE_X102_Y123_N0_I61             ; High Speed ; leimdc1_[7]                                                                                                                    ;
;   11.566 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X102_Y123_N42               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~4|datad                ;
;   11.728 ;   0.162 ; RR ; CELL ; 1      ; LABCELL_X102_Y123_N42               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~4|combout              ;
;   11.732 ;   0.004 ; RR ; CELL ; 1      ; LABCELL_X102_Y123_N42               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~4~la_lab/laboutb[8]    ;
;   11.732 ;   0.000 ; RF ; RE   ; 1      ; LABCELL_X102_Y123_N42               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   11.782 ;   0.050 ; FR ; RE   ; 1      ; LAB_RE_X102_Y123_N0_I118            ; High Speed ; LAB_RE                                                                                                                         ;
;   11.924 ;   0.142 ; RR ; RE   ; 1      ; R6_X97_Y123_N0_I18                  ; High Speed ; H6                                                                                                                             ;
;   12.042 ;   0.118 ; RR ; RE   ; 1      ; R6_X92_Y123_N0_I35                  ; High Speed ; H6                                                                                                                             ;
;   12.194 ;   0.152 ; RR ; RE   ; 1      ; C4_X95_Y119_N0_I54                  ; High Speed ; V4                                                                                                                             ;
;   12.291 ;   0.097 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X95_Y119_N0_I14  ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.335 ;   0.044 ; RR ; RE   ; 1      ; LAB_RE_X95_Y119_N0_I44              ; High Speed ; leimdc0_[5]                                                                                                                    ;
;   12.336 ;   0.001 ;    ; IC   ; 1      ; LABCELL_X95_Y119_N33                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~10|datad               ;
;   12.504 ;   0.168 ; RR ; CELL ; 2      ; LABCELL_X95_Y119_N33                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~10|combout             ;
;   12.508 ;   0.004 ; RR ; CELL ; 2      ; LABCELL_X95_Y119_N33                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~10~la_lab/laboutb[2]   ;
;   12.508 ;   0.000 ; RF ; RE   ; 1      ; LABCELL_X95_Y119_N33                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   12.564 ;   0.056 ; FR ; RE   ; 2      ; LAB_RE_X95_Y119_N0_I112             ; High Speed ; LAB_RE                                                                                                                         ;
;   12.625 ;   0.061 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X96_Y119_N0_I55  ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.663 ;   0.038 ; RR ; RE   ; 1      ; LAB_RE_X96_Y119_N0_I57              ; High Speed ; leime0_[7]                                                                                                                     ;
;   12.663 ;   0.000 ;    ; IC   ; 1      ; MLABCELL_X96_Y119_N42               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|i41~13|datae                       ;
;   12.818 ;   0.155 ; RF ; CELL ; 1      ; MLABCELL_X96_Y119_N42               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|i41~13|combout                     ;
;   12.823 ;   0.005 ; FF ; CELL ; 1      ; MLABCELL_X96_Y119_N42               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|i41~13~la_mlab/laboutb[8]          ;
;   12.823 ;   0.000 ; FR ; RE   ; 1      ; MLABCELL_X96_Y119_N42               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   12.864 ;   0.041 ; RF ; RE   ; 1      ; LAB_RE_X96_Y119_N0_I118             ; High Speed ; LAB_RE                                                                                                                         ;
;   12.910 ;   0.046 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X97_Y119_N0_I33  ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.960 ;   0.050 ; FF ; RE   ; 1      ; LAB_RE_X97_Y119_N0_I75              ; High Speed ; leimb[9]                                                                                                                       ;
;   12.960 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X97_Y119_N54                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~3|datab               ;
;   13.227 ;   0.267 ; FR ; CELL ; 1      ; LABCELL_X97_Y119_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~3|combout             ;
;   13.231 ;   0.004 ; RR ; CELL ; 1      ; LABCELL_X97_Y119_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~3~la_lab/laboutb[17]  ;
;   13.231 ;   0.000 ; RF ; RE   ; 1      ; LABCELL_X97_Y119_N54                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   13.282 ;   0.051 ; FR ; RE   ; 1      ; LAB_RE_X97_Y119_N0_I127             ; High Speed ; LAB_RE                                                                                                                         ;
;   13.341 ;   0.059 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X96_Y119_N0_I22  ; High Speed ; LAB_LINE                                                                                                                       ;
;   13.370 ;   0.029 ; RR ; RE   ; 1      ; LAB_RE_X96_Y119_N0_I75              ; High Speed ; leimb[9]                                                                                                                       ;
;   13.370 ;   0.000 ;    ; IC   ; 1      ; MLABCELL_X96_Y119_N54               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~6|datab               ;
;   13.646 ;   0.276 ; RR ; CELL ; 1      ; MLABCELL_X96_Y119_N54               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~6|combout             ;
;   13.651 ;   0.005 ; RR ; CELL ; 2      ; MLABCELL_X96_Y119_N54               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~6~la_mlab/laboutb[17] ;
;   13.651 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X96_Y119_N54               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   13.711 ;   0.060 ; FR ; RE   ; 2      ; LAB_RE_X96_Y119_N0_I127             ; High Speed ; LAB_RE                                                                                                                         ;
;   13.784 ;   0.073 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X95_Y119_N0_I49  ; High Speed ; LAB_LINE                                                                                                                       ;
;   13.832 ;   0.048 ; RR ; RE   ; 1      ; LAB_RE_X95_Y119_N0_I31              ; High Speed ; leimf1_[3]                                                                                                                     ;
;   13.832 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X95_Y119_N21                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~0|dataf                     ;
;   13.881 ;   0.049 ; RF ; CELL ; 2      ; LABCELL_X95_Y119_N21                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~0|combout                   ;
;   13.885 ;   0.004 ; FF ; CELL ; 14     ; LABCELL_X95_Y119_N21                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~0~la_lab/laboutt[15]        ;
;   13.885 ;   0.000 ; FR ; RE   ; 1      ; LABCELL_X95_Y119_N21                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   13.939 ;   0.054 ; RF ; RE   ; 1      ; LAB_RE_X95_Y119_N0_I105             ; High Speed ; LAB_RE                                                                                                                         ;
;   14.023 ;   0.084 ; FF ; RE   ; 1      ; C4_X94_Y120_N0_I20                  ; High Speed ; V4                                                                                                                             ;
;   14.212 ;   0.189 ; FF ; RE   ; 7      ; LOCAL_INTERCONNECT_X94_Y120_N0_I4   ; High Speed ; LAB_LINE                                                                                                                       ;
;   14.319 ;   0.107 ; FF ; RE   ; 2      ; LAB_RE_X94_Y120_N0_I43              ; High Speed ; leimb[5]                                                                                                                       ;
;   14.319 ;   0.000 ;    ; IC   ; 3      ; MLABCELL_X94_Y120_N33               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~77|datab                          ;
;   15.145 ;   0.826 ; FF ; CELL ; 1      ; MLABCELL_X94_Y120_N57               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~109|cout                          ;
;   15.145 ;   0.000 ; FR ; RE   ; 1      ; MLABCELL_X94_Y120_N57               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   15.156 ;   0.011 ; RR ; RE   ; 1      ; LAB_RE_X94_Y120_N0_I133             ; High Speed ; LAB_RE                                                                                                                         ;
;   15.156 ;   0.000 ; RF ; RE   ; 1      ; LAB_RE_X94_Y119_N0_I131             ; High Speed ; labnccin                                                                                                                       ;
;   15.156 ;   0.000 ;    ; IC   ; 4      ; MLABCELL_X94_Y119_N0                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~113|cin                           ;
;   15.295 ;   0.139 ; FR ; CELL ; 3      ; MLABCELL_X94_Y119_N30               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~33|cin                            ;
;   15.321 ;   0.026 ; RF ; CELL ; 1      ; MLABCELL_X94_Y119_N33               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~37|cout                           ;
;   15.321 ;   0.000 ; FF ; CELL ; 3      ; MLABCELL_X94_Y119_N36               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~41|cin                            ;
;   15.549 ;   0.228 ; FF ; CELL ; 1      ; MLABCELL_X94_Y119_N36               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~41|sumout                         ;
;   15.554 ;   0.005 ; FF ; CELL ; 1      ; MLABCELL_X94_Y119_N36               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~41~la_mlab/laboutb[4]             ;
;   15.554 ;   0.000 ; FR ; RE   ; 1      ; MLABCELL_X94_Y119_N36               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   15.621 ;   0.067 ; RF ; RE   ; 1      ; LAB_RE_X94_Y119_N0_I114             ; High Speed ; LAB_RE                                                                                                                         ;
;   15.702 ;   0.081 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X95_Y119_N0_I32  ; High Speed ; LAB_LINE                                                                                                                       ;
;   15.764 ;   0.062 ; FF ; RE   ; 1      ; LAB_RE_X95_Y119_N0_I5               ; High Speed ; leimdc1_[0]                                                                                                                    ;
;   15.764 ;   0.000 ;    ; IC   ; 1      ; FF_X95_Y119_N5                      ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[28]|d                                ;
;   15.764 ;   0.000 ; FF ; CELL ; 1      ; FF_X95_Y119_N5                      ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[28]                                  ;
+----------+---------+----+------+--------+-------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                               ;
+----------+---------+----+------+--------+----------------+-------+-----------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location       ; HS/LP ; Element                                                                                       ;
+----------+---------+----+------+--------+----------------+-------+-----------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                ;       ; latch edge time                                                                               ;
; 14.706   ; 9.706   ;    ;      ;        ;                ;       ; clock path                                                                                    ;
;   13.365 ;   8.365 ; R  ;      ;        ;                ;       ; clock network delay                                                                           ;
;   14.706 ;   1.341 ;    ;      ;        ;                ;       ; clock pessimism removed                                                                       ;
; 14.556   ; -0.150  ;    ;      ;        ;                ;       ; clock uncertainty                                                                             ;
; 14.748   ; 0.192   ;    ; uTsu ; 1      ; FF_X95_Y119_N5 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[28] ;
+----------+---------+----+------+--------+----------------+-------+-----------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #17: Setup slack is -1.014 (VIOLATED)
===============================================================================
+--------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                       ;
+--------------------+-----------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                         ;
+--------------------+-----------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|FD_inst[19]        ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[28] ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                  ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                  ;
; Data Arrival Time  ; 15.762                                                                                        ;
; Data Required Time ; 14.748                                                                                        ;
; Slack              ; -1.014 (VIOLATED)                                                                             ;
+--------------------+-----------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.057 ;       ;             ;            ;       ;       ;
; Data Delay                ; 5.999  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 9     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.763       ; 100        ; 9.763 ; 9.763 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 11    ; 0.002       ; 0          ; 0.000 ; 0.001 ;
;    Cell                   ;        ; 24    ; 2.852       ; 48         ; 0.000 ; 0.826 ;
;    uTco                   ;        ; 1     ; 0.236       ; 4          ; 0.236 ; 0.236 ;
;    Routing Element        ;        ; 51    ; 2.909       ; 48         ; 0.000 ; 0.189 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.365       ; 100        ; 8.365 ; 8.365 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                           ;
+----------+---------+----+------+--------+-------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                            ; HS/LP      ; Element                                                                                                                        ;
+----------+---------+----+------+--------+-------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                     ;            ; launch edge time                                                                                                               ;
; 9.763    ; 9.763   ;    ;      ;        ;                                     ;            ; clock path                                                                                                                     ;
;   9.763  ;   9.763 ; R  ;      ;        ;                                     ;            ; clock network delay                                                                                                            ;
;   9.763  ;   0.000 ;    ;      ; 1      ; FF_X97_Y121_N49                     ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|FD_inst[19]                                         ;
; 15.762   ; 5.999   ;    ;      ;        ;                                     ;            ; data path                                                                                                                      ;
;   9.999  ;   0.236 ; RR ; uTco ; 1      ; FF_X97_Y121_N49                     ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|FD_inst[19]|q                                       ;
;   10.189 ;   0.190 ; RR ; CELL ; 1      ; FF_X97_Y121_N49                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|FD_inst[19]~la_lab/laboutb[12]                      ;
;   10.189 ;   0.000 ; RF ; RE   ; 1      ; FF_X97_Y121_N49                     ; High Speed ; FF                                                                                                                             ;
;   10.236 ;   0.047 ; FR ; RE   ; 1      ; LAB_RE_X97_Y121_N0_I122             ; High Speed ; LAB_RE                                                                                                                         ;
;   10.294 ;   0.058 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X98_Y121_N0_I58  ; High Speed ; LAB_LINE                                                                                                                       ;
;   10.326 ;   0.032 ; RR ; RE   ; 1      ; LAB_RE_X98_Y121_N0_I42              ; High Speed ; leima[5]                                                                                                                       ;
;   10.327 ;   0.001 ;    ; IC   ; 1      ; MLABCELL_X98_Y121_N33               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|Mux_4~0|dataa                             ;
;   10.608 ;   0.281 ; RR ; CELL ; 1      ; MLABCELL_X98_Y121_N33               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|Mux_4~0|combout                           ;
;   10.613 ;   0.005 ; RR ; CELL ; 163    ; MLABCELL_X98_Y121_N33               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|Mux_4~0~la_mlab/laboutb[2]                ;
;   10.613 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X98_Y121_N33               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   10.689 ;   0.076 ; FR ; RE   ; 8      ; LAB_RE_X98_Y121_N0_I112             ; High Speed ; LAB_RE                                                                                                                         ;
;   10.872 ;   0.183 ; RR ; RE   ; 9      ; R3_X99_Y121_N0_I6                   ; High Speed ; H3                                                                                                                             ;
;   10.975 ;   0.103 ; RR ; RE   ; 2      ; R6_X102_Y121_N0_I3                  ; High Speed ; H6                                                                                                                             ;
;   11.058 ;   0.083 ; RR ; RE   ; 1      ; R3_X102_Y121_N0_I11                 ; High Speed ; H3                                                                                                                             ;
;   11.168 ;   0.110 ; RR ; RE   ; 1      ; C4_X102_Y122_N0_I10                 ; High Speed ; V4                                                                                                                             ;
;   11.269 ;   0.101 ; RR ; RE   ; 4      ; LOCAL_INTERCONNECT_X103_Y123_N0_I59 ; High Speed ; LAB_LINE                                                                                                                       ;
;   11.320 ;   0.051 ; RR ; RE   ; 1      ; LAB_RE_X103_Y123_N0_I7              ; High Speed ; leimf1_[0]                                                                                                                     ;
;   11.320 ;   0.000 ;    ; IC   ; 1      ; MLABCELL_X103_Y123_N3               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~3|dataf                ;
;   11.364 ;   0.044 ; RR ; CELL ; 1      ; MLABCELL_X103_Y123_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~3|combout              ;
;   11.369 ;   0.005 ; RR ; CELL ; 1      ; MLABCELL_X103_Y123_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~3~la_mlab/laboutt[3]   ;
;   11.369 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X103_Y123_N3               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   11.428 ;   0.059 ; FR ; RE   ; 1      ; LAB_RE_X103_Y123_N0_I93             ; High Speed ; LAB_RE                                                                                                                         ;
;   11.518 ;   0.090 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X102_Y123_N0_I10 ; High Speed ; LAB_LINE                                                                                                                       ;
;   11.564 ;   0.046 ; RR ; RE   ; 1      ; LAB_RE_X102_Y123_N0_I61             ; High Speed ; leimdc1_[7]                                                                                                                    ;
;   11.564 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X102_Y123_N42               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~4|datad                ;
;   11.726 ;   0.162 ; RR ; CELL ; 1      ; LABCELL_X102_Y123_N42               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~4|combout              ;
;   11.730 ;   0.004 ; RR ; CELL ; 1      ; LABCELL_X102_Y123_N42               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~4~la_lab/laboutb[8]    ;
;   11.730 ;   0.000 ; RF ; RE   ; 1      ; LABCELL_X102_Y123_N42               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   11.780 ;   0.050 ; FR ; RE   ; 1      ; LAB_RE_X102_Y123_N0_I118            ; High Speed ; LAB_RE                                                                                                                         ;
;   11.922 ;   0.142 ; RR ; RE   ; 1      ; R6_X97_Y123_N0_I18                  ; High Speed ; H6                                                                                                                             ;
;   12.040 ;   0.118 ; RR ; RE   ; 1      ; R6_X92_Y123_N0_I35                  ; High Speed ; H6                                                                                                                             ;
;   12.192 ;   0.152 ; RR ; RE   ; 1      ; C4_X95_Y119_N0_I54                  ; High Speed ; V4                                                                                                                             ;
;   12.289 ;   0.097 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X95_Y119_N0_I14  ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.333 ;   0.044 ; RR ; RE   ; 1      ; LAB_RE_X95_Y119_N0_I44              ; High Speed ; leimdc0_[5]                                                                                                                    ;
;   12.334 ;   0.001 ;    ; IC   ; 1      ; LABCELL_X95_Y119_N33                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~10|datad               ;
;   12.502 ;   0.168 ; RR ; CELL ; 2      ; LABCELL_X95_Y119_N33                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~10|combout             ;
;   12.506 ;   0.004 ; RR ; CELL ; 2      ; LABCELL_X95_Y119_N33                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~10~la_lab/laboutb[2]   ;
;   12.506 ;   0.000 ; RF ; RE   ; 1      ; LABCELL_X95_Y119_N33                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   12.562 ;   0.056 ; FR ; RE   ; 2      ; LAB_RE_X95_Y119_N0_I112             ; High Speed ; LAB_RE                                                                                                                         ;
;   12.623 ;   0.061 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X96_Y119_N0_I55  ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.661 ;   0.038 ; RR ; RE   ; 1      ; LAB_RE_X96_Y119_N0_I57              ; High Speed ; leime0_[7]                                                                                                                     ;
;   12.661 ;   0.000 ;    ; IC   ; 1      ; MLABCELL_X96_Y119_N42               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|i41~13|datae                       ;
;   12.816 ;   0.155 ; RF ; CELL ; 1      ; MLABCELL_X96_Y119_N42               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|i41~13|combout                     ;
;   12.821 ;   0.005 ; FF ; CELL ; 1      ; MLABCELL_X96_Y119_N42               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|i41~13~la_mlab/laboutb[8]          ;
;   12.821 ;   0.000 ; FR ; RE   ; 1      ; MLABCELL_X96_Y119_N42               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   12.862 ;   0.041 ; RF ; RE   ; 1      ; LAB_RE_X96_Y119_N0_I118             ; High Speed ; LAB_RE                                                                                                                         ;
;   12.908 ;   0.046 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X97_Y119_N0_I33  ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.958 ;   0.050 ; FF ; RE   ; 1      ; LAB_RE_X97_Y119_N0_I75              ; High Speed ; leimb[9]                                                                                                                       ;
;   12.958 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X97_Y119_N54                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~3|datab               ;
;   13.225 ;   0.267 ; FR ; CELL ; 1      ; LABCELL_X97_Y119_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~3|combout             ;
;   13.229 ;   0.004 ; RR ; CELL ; 1      ; LABCELL_X97_Y119_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~3~la_lab/laboutb[17]  ;
;   13.229 ;   0.000 ; RF ; RE   ; 1      ; LABCELL_X97_Y119_N54                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   13.280 ;   0.051 ; FR ; RE   ; 1      ; LAB_RE_X97_Y119_N0_I127             ; High Speed ; LAB_RE                                                                                                                         ;
;   13.339 ;   0.059 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X96_Y119_N0_I22  ; High Speed ; LAB_LINE                                                                                                                       ;
;   13.368 ;   0.029 ; RR ; RE   ; 1      ; LAB_RE_X96_Y119_N0_I75              ; High Speed ; leimb[9]                                                                                                                       ;
;   13.368 ;   0.000 ;    ; IC   ; 1      ; MLABCELL_X96_Y119_N54               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~6|datab               ;
;   13.644 ;   0.276 ; RR ; CELL ; 1      ; MLABCELL_X96_Y119_N54               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~6|combout             ;
;   13.649 ;   0.005 ; RR ; CELL ; 2      ; MLABCELL_X96_Y119_N54               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~6~la_mlab/laboutb[17] ;
;   13.649 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X96_Y119_N54               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   13.709 ;   0.060 ; FR ; RE   ; 2      ; LAB_RE_X96_Y119_N0_I127             ; High Speed ; LAB_RE                                                                                                                         ;
;   13.782 ;   0.073 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X95_Y119_N0_I49  ; High Speed ; LAB_LINE                                                                                                                       ;
;   13.830 ;   0.048 ; RR ; RE   ; 1      ; LAB_RE_X95_Y119_N0_I31              ; High Speed ; leimf1_[3]                                                                                                                     ;
;   13.830 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X95_Y119_N21                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~0|dataf                     ;
;   13.879 ;   0.049 ; RF ; CELL ; 2      ; LABCELL_X95_Y119_N21                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~0|combout                   ;
;   13.883 ;   0.004 ; FF ; CELL ; 14     ; LABCELL_X95_Y119_N21                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~0~la_lab/laboutt[15]        ;
;   13.883 ;   0.000 ; FR ; RE   ; 1      ; LABCELL_X95_Y119_N21                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   13.937 ;   0.054 ; RF ; RE   ; 1      ; LAB_RE_X95_Y119_N0_I105             ; High Speed ; LAB_RE                                                                                                                         ;
;   14.021 ;   0.084 ; FF ; RE   ; 1      ; C4_X94_Y120_N0_I20                  ; High Speed ; V4                                                                                                                             ;
;   14.210 ;   0.189 ; FF ; RE   ; 7      ; LOCAL_INTERCONNECT_X94_Y120_N0_I4   ; High Speed ; LAB_LINE                                                                                                                       ;
;   14.317 ;   0.107 ; FF ; RE   ; 2      ; LAB_RE_X94_Y120_N0_I43              ; High Speed ; leimb[5]                                                                                                                       ;
;   14.317 ;   0.000 ;    ; IC   ; 4      ; MLABCELL_X94_Y120_N30               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~73|datab                          ;
;   15.143 ;   0.826 ; FF ; CELL ; 1      ; MLABCELL_X94_Y120_N57               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~109|cout                          ;
;   15.143 ;   0.000 ; FR ; RE   ; 1      ; MLABCELL_X94_Y120_N57               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   15.154 ;   0.011 ; RR ; RE   ; 1      ; LAB_RE_X94_Y120_N0_I133             ; High Speed ; LAB_RE                                                                                                                         ;
;   15.154 ;   0.000 ; RF ; RE   ; 1      ; LAB_RE_X94_Y119_N0_I131             ; High Speed ; labnccin                                                                                                                       ;
;   15.154 ;   0.000 ;    ; IC   ; 4      ; MLABCELL_X94_Y119_N0                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~113|cin                           ;
;   15.293 ;   0.139 ; FR ; CELL ; 3      ; MLABCELL_X94_Y119_N30               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~33|cin                            ;
;   15.319 ;   0.026 ; RF ; CELL ; 1      ; MLABCELL_X94_Y119_N33               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~37|cout                           ;
;   15.319 ;   0.000 ; FF ; CELL ; 3      ; MLABCELL_X94_Y119_N36               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~41|cin                            ;
;   15.547 ;   0.228 ; FF ; CELL ; 1      ; MLABCELL_X94_Y119_N36               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~41|sumout                         ;
;   15.552 ;   0.005 ; FF ; CELL ; 1      ; MLABCELL_X94_Y119_N36               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~41~la_mlab/laboutb[4]             ;
;   15.552 ;   0.000 ; FR ; RE   ; 1      ; MLABCELL_X94_Y119_N36               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   15.619 ;   0.067 ; RF ; RE   ; 1      ; LAB_RE_X94_Y119_N0_I114             ; High Speed ; LAB_RE                                                                                                                         ;
;   15.700 ;   0.081 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X95_Y119_N0_I32  ; High Speed ; LAB_LINE                                                                                                                       ;
;   15.762 ;   0.062 ; FF ; RE   ; 1      ; LAB_RE_X95_Y119_N0_I5               ; High Speed ; leimdc1_[0]                                                                                                                    ;
;   15.762 ;   0.000 ;    ; IC   ; 1      ; FF_X95_Y119_N5                      ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[28]|d                                ;
;   15.762 ;   0.000 ; FF ; CELL ; 1      ; FF_X95_Y119_N5                      ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[28]                                  ;
+----------+---------+----+------+--------+-------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                               ;
+----------+---------+----+------+--------+----------------+-------+-----------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location       ; HS/LP ; Element                                                                                       ;
+----------+---------+----+------+--------+----------------+-------+-----------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                ;       ; latch edge time                                                                               ;
; 14.706   ; 9.706   ;    ;      ;        ;                ;       ; clock path                                                                                    ;
;   13.365 ;   8.365 ; R  ;      ;        ;                ;       ; clock network delay                                                                           ;
;   14.706 ;   1.341 ;    ;      ;        ;                ;       ; clock pessimism removed                                                                       ;
; 14.556   ; -0.150  ;    ;      ;        ;                ;       ; clock uncertainty                                                                             ;
; 14.748   ; 0.192   ;    ; uTsu ; 1      ; FF_X95_Y119_N5 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[28] ;
+----------+---------+----+------+--------+----------------+-------+-----------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #18: Setup slack is -1.014 (VIOLATED)
===============================================================================
+--------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                       ;
+--------------------+-----------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                         ;
+--------------------+-----------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|FD_inst[19]        ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[28] ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                  ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                  ;
; Data Arrival Time  ; 15.762                                                                                        ;
; Data Required Time ; 14.748                                                                                        ;
; Slack              ; -1.014 (VIOLATED)                                                                             ;
+--------------------+-----------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.057 ;       ;             ;            ;       ;       ;
; Data Delay                ; 5.999  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 9     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.763       ; 100        ; 9.763 ; 9.763 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 11    ; 0.002       ; 0          ; 0.000 ; 0.001 ;
;    Cell                   ;        ; 24    ; 2.852       ; 48         ; 0.000 ; 0.826 ;
;    uTco                   ;        ; 1     ; 0.236       ; 4          ; 0.236 ; 0.236 ;
;    Routing Element        ;        ; 51    ; 2.909       ; 48         ; 0.000 ; 0.189 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.365       ; 100        ; 8.365 ; 8.365 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                           ;
+----------+---------+----+------+--------+-------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                            ; HS/LP      ; Element                                                                                                                        ;
+----------+---------+----+------+--------+-------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                     ;            ; launch edge time                                                                                                               ;
; 9.763    ; 9.763   ;    ;      ;        ;                                     ;            ; clock path                                                                                                                     ;
;   9.763  ;   9.763 ; R  ;      ;        ;                                     ;            ; clock network delay                                                                                                            ;
;   9.763  ;   0.000 ;    ;      ; 1      ; FF_X97_Y121_N49                     ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|FD_inst[19]                                         ;
; 15.762   ; 5.999   ;    ;      ;        ;                                     ;            ; data path                                                                                                                      ;
;   9.999  ;   0.236 ; RR ; uTco ; 1      ; FF_X97_Y121_N49                     ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|FD_inst[19]|q                                       ;
;   10.189 ;   0.190 ; RR ; CELL ; 1      ; FF_X97_Y121_N49                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|FD_inst[19]~la_lab/laboutb[12]                      ;
;   10.189 ;   0.000 ; RF ; RE   ; 1      ; FF_X97_Y121_N49                     ; High Speed ; FF                                                                                                                             ;
;   10.236 ;   0.047 ; FR ; RE   ; 1      ; LAB_RE_X97_Y121_N0_I122             ; High Speed ; LAB_RE                                                                                                                         ;
;   10.294 ;   0.058 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X98_Y121_N0_I58  ; High Speed ; LAB_LINE                                                                                                                       ;
;   10.326 ;   0.032 ; RR ; RE   ; 1      ; LAB_RE_X98_Y121_N0_I42              ; High Speed ; leima[5]                                                                                                                       ;
;   10.327 ;   0.001 ;    ; IC   ; 1      ; MLABCELL_X98_Y121_N33               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|Mux_4~0|dataa                             ;
;   10.608 ;   0.281 ; RR ; CELL ; 1      ; MLABCELL_X98_Y121_N33               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|Mux_4~0|combout                           ;
;   10.613 ;   0.005 ; RR ; CELL ; 163    ; MLABCELL_X98_Y121_N33               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|Mux_4~0~la_mlab/laboutb[2]                ;
;   10.613 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X98_Y121_N33               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   10.689 ;   0.076 ; FR ; RE   ; 8      ; LAB_RE_X98_Y121_N0_I112             ; High Speed ; LAB_RE                                                                                                                         ;
;   10.872 ;   0.183 ; RR ; RE   ; 9      ; R3_X99_Y121_N0_I6                   ; High Speed ; H3                                                                                                                             ;
;   10.975 ;   0.103 ; RR ; RE   ; 2      ; R6_X102_Y121_N0_I3                  ; High Speed ; H6                                                                                                                             ;
;   11.058 ;   0.083 ; RR ; RE   ; 1      ; R3_X102_Y121_N0_I11                 ; High Speed ; H3                                                                                                                             ;
;   11.168 ;   0.110 ; RR ; RE   ; 1      ; C4_X102_Y122_N0_I10                 ; High Speed ; V4                                                                                                                             ;
;   11.269 ;   0.101 ; RR ; RE   ; 4      ; LOCAL_INTERCONNECT_X103_Y123_N0_I59 ; High Speed ; LAB_LINE                                                                                                                       ;
;   11.320 ;   0.051 ; RR ; RE   ; 1      ; LAB_RE_X103_Y123_N0_I7              ; High Speed ; leimf1_[0]                                                                                                                     ;
;   11.320 ;   0.000 ;    ; IC   ; 1      ; MLABCELL_X103_Y123_N3               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~3|dataf                ;
;   11.364 ;   0.044 ; RR ; CELL ; 1      ; MLABCELL_X103_Y123_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~3|combout              ;
;   11.369 ;   0.005 ; RR ; CELL ; 1      ; MLABCELL_X103_Y123_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~3~la_mlab/laboutt[3]   ;
;   11.369 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X103_Y123_N3               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   11.428 ;   0.059 ; FR ; RE   ; 1      ; LAB_RE_X103_Y123_N0_I93             ; High Speed ; LAB_RE                                                                                                                         ;
;   11.518 ;   0.090 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X102_Y123_N0_I10 ; High Speed ; LAB_LINE                                                                                                                       ;
;   11.564 ;   0.046 ; RR ; RE   ; 1      ; LAB_RE_X102_Y123_N0_I61             ; High Speed ; leimdc1_[7]                                                                                                                    ;
;   11.564 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X102_Y123_N42               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~4|datad                ;
;   11.726 ;   0.162 ; RR ; CELL ; 1      ; LABCELL_X102_Y123_N42               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~4|combout              ;
;   11.730 ;   0.004 ; RR ; CELL ; 1      ; LABCELL_X102_Y123_N42               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~4~la_lab/laboutb[8]    ;
;   11.730 ;   0.000 ; RF ; RE   ; 1      ; LABCELL_X102_Y123_N42               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   11.780 ;   0.050 ; FR ; RE   ; 1      ; LAB_RE_X102_Y123_N0_I118            ; High Speed ; LAB_RE                                                                                                                         ;
;   11.922 ;   0.142 ; RR ; RE   ; 1      ; R6_X97_Y123_N0_I18                  ; High Speed ; H6                                                                                                                             ;
;   12.040 ;   0.118 ; RR ; RE   ; 1      ; R6_X92_Y123_N0_I35                  ; High Speed ; H6                                                                                                                             ;
;   12.192 ;   0.152 ; RR ; RE   ; 1      ; C4_X95_Y119_N0_I54                  ; High Speed ; V4                                                                                                                             ;
;   12.289 ;   0.097 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X95_Y119_N0_I14  ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.333 ;   0.044 ; RR ; RE   ; 1      ; LAB_RE_X95_Y119_N0_I44              ; High Speed ; leimdc0_[5]                                                                                                                    ;
;   12.334 ;   0.001 ;    ; IC   ; 1      ; LABCELL_X95_Y119_N33                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~10|datad               ;
;   12.502 ;   0.168 ; RR ; CELL ; 2      ; LABCELL_X95_Y119_N33                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~10|combout             ;
;   12.506 ;   0.004 ; RR ; CELL ; 2      ; LABCELL_X95_Y119_N33                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~10~la_lab/laboutb[2]   ;
;   12.506 ;   0.000 ; RF ; RE   ; 1      ; LABCELL_X95_Y119_N33                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   12.562 ;   0.056 ; FR ; RE   ; 2      ; LAB_RE_X95_Y119_N0_I112             ; High Speed ; LAB_RE                                                                                                                         ;
;   12.623 ;   0.061 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X96_Y119_N0_I55  ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.661 ;   0.038 ; RR ; RE   ; 1      ; LAB_RE_X96_Y119_N0_I57              ; High Speed ; leime0_[7]                                                                                                                     ;
;   12.661 ;   0.000 ;    ; IC   ; 1      ; MLABCELL_X96_Y119_N42               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|i41~13|datae                       ;
;   12.816 ;   0.155 ; RF ; CELL ; 1      ; MLABCELL_X96_Y119_N42               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|i41~13|combout                     ;
;   12.821 ;   0.005 ; FF ; CELL ; 1      ; MLABCELL_X96_Y119_N42               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|i41~13~la_mlab/laboutb[8]          ;
;   12.821 ;   0.000 ; FR ; RE   ; 1      ; MLABCELL_X96_Y119_N42               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   12.862 ;   0.041 ; RF ; RE   ; 1      ; LAB_RE_X96_Y119_N0_I118             ; High Speed ; LAB_RE                                                                                                                         ;
;   12.908 ;   0.046 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X97_Y119_N0_I33  ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.958 ;   0.050 ; FF ; RE   ; 1      ; LAB_RE_X97_Y119_N0_I75              ; High Speed ; leimb[9]                                                                                                                       ;
;   12.958 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X97_Y119_N54                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~3|datab               ;
;   13.225 ;   0.267 ; FR ; CELL ; 1      ; LABCELL_X97_Y119_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~3|combout             ;
;   13.229 ;   0.004 ; RR ; CELL ; 1      ; LABCELL_X97_Y119_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~3~la_lab/laboutb[17]  ;
;   13.229 ;   0.000 ; RF ; RE   ; 1      ; LABCELL_X97_Y119_N54                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   13.280 ;   0.051 ; FR ; RE   ; 1      ; LAB_RE_X97_Y119_N0_I127             ; High Speed ; LAB_RE                                                                                                                         ;
;   13.339 ;   0.059 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X96_Y119_N0_I22  ; High Speed ; LAB_LINE                                                                                                                       ;
;   13.368 ;   0.029 ; RR ; RE   ; 1      ; LAB_RE_X96_Y119_N0_I75              ; High Speed ; leimb[9]                                                                                                                       ;
;   13.368 ;   0.000 ;    ; IC   ; 1      ; MLABCELL_X96_Y119_N54               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~6|datab               ;
;   13.644 ;   0.276 ; RR ; CELL ; 1      ; MLABCELL_X96_Y119_N54               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~6|combout             ;
;   13.649 ;   0.005 ; RR ; CELL ; 2      ; MLABCELL_X96_Y119_N54               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~6~la_mlab/laboutb[17] ;
;   13.649 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X96_Y119_N54               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   13.709 ;   0.060 ; FR ; RE   ; 2      ; LAB_RE_X96_Y119_N0_I127             ; High Speed ; LAB_RE                                                                                                                         ;
;   13.782 ;   0.073 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X95_Y119_N0_I49  ; High Speed ; LAB_LINE                                                                                                                       ;
;   13.830 ;   0.048 ; RR ; RE   ; 1      ; LAB_RE_X95_Y119_N0_I31              ; High Speed ; leimf1_[3]                                                                                                                     ;
;   13.830 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X95_Y119_N21                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~0|dataf                     ;
;   13.879 ;   0.049 ; RF ; CELL ; 2      ; LABCELL_X95_Y119_N21                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~0|combout                   ;
;   13.883 ;   0.004 ; FF ; CELL ; 14     ; LABCELL_X95_Y119_N21                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~0~la_lab/laboutt[15]        ;
;   13.883 ;   0.000 ; FR ; RE   ; 1      ; LABCELL_X95_Y119_N21                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   13.937 ;   0.054 ; RF ; RE   ; 1      ; LAB_RE_X95_Y119_N0_I105             ; High Speed ; LAB_RE                                                                                                                         ;
;   14.021 ;   0.084 ; FF ; RE   ; 1      ; C4_X94_Y120_N0_I20                  ; High Speed ; V4                                                                                                                             ;
;   14.210 ;   0.189 ; FF ; RE   ; 7      ; LOCAL_INTERCONNECT_X94_Y120_N0_I4   ; High Speed ; LAB_LINE                                                                                                                       ;
;   14.317 ;   0.107 ; FF ; RE   ; 2      ; LAB_RE_X94_Y120_N0_I43              ; High Speed ; leimb[5]                                                                                                                       ;
;   14.317 ;   0.000 ;    ; IC   ; 3      ; MLABCELL_X94_Y120_N33               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~77|datab                          ;
;   15.143 ;   0.826 ; FF ; CELL ; 1      ; MLABCELL_X94_Y120_N57               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~109|cout                          ;
;   15.143 ;   0.000 ; FR ; RE   ; 1      ; MLABCELL_X94_Y120_N57               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   15.154 ;   0.011 ; RR ; RE   ; 1      ; LAB_RE_X94_Y120_N0_I133             ; High Speed ; LAB_RE                                                                                                                         ;
;   15.154 ;   0.000 ; RF ; RE   ; 1      ; LAB_RE_X94_Y119_N0_I131             ; High Speed ; labnccin                                                                                                                       ;
;   15.154 ;   0.000 ;    ; IC   ; 4      ; MLABCELL_X94_Y119_N0                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~113|cin                           ;
;   15.293 ;   0.139 ; FR ; CELL ; 3      ; MLABCELL_X94_Y119_N30               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~33|cin                            ;
;   15.319 ;   0.026 ; RF ; CELL ; 1      ; MLABCELL_X94_Y119_N33               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~37|cout                           ;
;   15.319 ;   0.000 ; FF ; CELL ; 3      ; MLABCELL_X94_Y119_N36               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~41|cin                            ;
;   15.547 ;   0.228 ; FF ; CELL ; 1      ; MLABCELL_X94_Y119_N36               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~41|sumout                         ;
;   15.552 ;   0.005 ; FF ; CELL ; 1      ; MLABCELL_X94_Y119_N36               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~41~la_mlab/laboutb[4]             ;
;   15.552 ;   0.000 ; FR ; RE   ; 1      ; MLABCELL_X94_Y119_N36               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   15.619 ;   0.067 ; RF ; RE   ; 1      ; LAB_RE_X94_Y119_N0_I114             ; High Speed ; LAB_RE                                                                                                                         ;
;   15.700 ;   0.081 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X95_Y119_N0_I32  ; High Speed ; LAB_LINE                                                                                                                       ;
;   15.762 ;   0.062 ; FF ; RE   ; 1      ; LAB_RE_X95_Y119_N0_I5               ; High Speed ; leimdc1_[0]                                                                                                                    ;
;   15.762 ;   0.000 ;    ; IC   ; 1      ; FF_X95_Y119_N5                      ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[28]|d                                ;
;   15.762 ;   0.000 ; FF ; CELL ; 1      ; FF_X95_Y119_N5                      ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[28]                                  ;
+----------+---------+----+------+--------+-------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                               ;
+----------+---------+----+------+--------+----------------+-------+-----------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location       ; HS/LP ; Element                                                                                       ;
+----------+---------+----+------+--------+----------------+-------+-----------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                ;       ; latch edge time                                                                               ;
; 14.706   ; 9.706   ;    ;      ;        ;                ;       ; clock path                                                                                    ;
;   13.365 ;   8.365 ; R  ;      ;        ;                ;       ; clock network delay                                                                           ;
;   14.706 ;   1.341 ;    ;      ;        ;                ;       ; clock pessimism removed                                                                       ;
; 14.556   ; -0.150  ;    ;      ;        ;                ;       ; clock uncertainty                                                                             ;
; 14.748   ; 0.192   ;    ; uTsu ; 1      ; FF_X95_Y119_N5 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[28] ;
+----------+---------+----+------+--------+----------------+-------+-----------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #19: Setup slack is -1.012 (VIOLATED)
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                          ;
+--------------------+--------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                            ;
+--------------------+--------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|FD_inst[29]~DUPLICATE ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[28]    ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                     ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                     ;
; Data Arrival Time  ; 15.760                                                                                           ;
; Data Required Time ; 14.748                                                                                           ;
; Slack              ; -1.012 (VIOLATED)                                                                                ;
+--------------------+--------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.057 ;       ;             ;            ;       ;       ;
; Data Delay                ; 5.997  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 9     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.763       ; 100        ; 9.763 ; 9.763 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 11    ; 0.001       ; 0          ; 0.000 ; 0.001 ;
;    Cell                   ;        ; 24    ; 2.829       ; 47         ; 0.000 ; 0.826 ;
;    uTco                   ;        ; 1     ; 0.236       ; 4          ; 0.236 ; 0.236 ;
;    Routing Element        ;        ; 51    ; 2.931       ; 49         ; 0.000 ; 0.189 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.365       ; 100        ; 8.365 ; 8.365 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                           ;
+----------+---------+----+------+--------+-------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                            ; HS/LP      ; Element                                                                                                                        ;
+----------+---------+----+------+--------+-------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                     ;            ; launch edge time                                                                                                               ;
; 9.763    ; 9.763   ;    ;      ;        ;                                     ;            ; clock path                                                                                                                     ;
;   9.763  ;   9.763 ; R  ;      ;        ;                                     ;            ; clock network delay                                                                                                            ;
;   9.763  ;   0.000 ;    ;      ; 1      ; FF_X97_Y121_N1                      ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|FD_inst[29]~DUPLICATE                               ;
; 15.760   ; 5.997   ;    ;      ;        ;                                     ;            ; data path                                                                                                                      ;
;   9.999  ;   0.236 ; RR ; uTco ; 1      ; FF_X97_Y121_N1                      ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|FD_inst[29]~DUPLICATE|q                             ;
;   10.168 ;   0.169 ; RR ; CELL ; 13     ; FF_X97_Y121_N1                      ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|FD_inst[29]~DUPLICATE~la_lab/laboutt[0]             ;
;   10.168 ;   0.000 ; RF ; RE   ; 1      ; FF_X97_Y121_N1                      ; High Speed ; FF                                                                                                                             ;
;   10.219 ;   0.051 ; FR ; RE   ; 2      ; LAB_RE_X97_Y121_N0_I90              ; High Speed ; LAB_RE                                                                                                                         ;
;   10.297 ;   0.078 ; RR ; RE   ; 3      ; LOCAL_INTERCONNECT_X98_Y121_N0_I24  ; High Speed ; LAB_LINE                                                                                                                       ;
;   10.327 ;   0.030 ; RR ; RE   ; 1      ; LAB_RE_X98_Y121_N0_I43              ; High Speed ; leimb[5]                                                                                                                       ;
;   10.327 ;   0.000 ;    ; IC   ; 1      ; MLABCELL_X98_Y121_N33               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|Mux_4~0|datab                             ;
;   10.606 ;   0.279 ; RR ; CELL ; 1      ; MLABCELL_X98_Y121_N33               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|Mux_4~0|combout                           ;
;   10.611 ;   0.005 ; RR ; CELL ; 163    ; MLABCELL_X98_Y121_N33               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|Mux_4~0~la_mlab/laboutb[2]                ;
;   10.611 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X98_Y121_N33               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   10.687 ;   0.076 ; FR ; RE   ; 8      ; LAB_RE_X98_Y121_N0_I112             ; High Speed ; LAB_RE                                                                                                                         ;
;   10.870 ;   0.183 ; RR ; RE   ; 9      ; R3_X99_Y121_N0_I6                   ; High Speed ; H3                                                                                                                             ;
;   10.973 ;   0.103 ; RR ; RE   ; 2      ; R6_X102_Y121_N0_I3                  ; High Speed ; H6                                                                                                                             ;
;   11.056 ;   0.083 ; RR ; RE   ; 1      ; R3_X102_Y121_N0_I11                 ; High Speed ; H3                                                                                                                             ;
;   11.166 ;   0.110 ; RR ; RE   ; 1      ; C4_X102_Y122_N0_I10                 ; High Speed ; V4                                                                                                                             ;
;   11.267 ;   0.101 ; RR ; RE   ; 4      ; LOCAL_INTERCONNECT_X103_Y123_N0_I59 ; High Speed ; LAB_LINE                                                                                                                       ;
;   11.318 ;   0.051 ; RR ; RE   ; 1      ; LAB_RE_X103_Y123_N0_I7              ; High Speed ; leimf1_[0]                                                                                                                     ;
;   11.318 ;   0.000 ;    ; IC   ; 1      ; MLABCELL_X103_Y123_N3               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~3|dataf                ;
;   11.362 ;   0.044 ; RR ; CELL ; 1      ; MLABCELL_X103_Y123_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~3|combout              ;
;   11.367 ;   0.005 ; RR ; CELL ; 1      ; MLABCELL_X103_Y123_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~3~la_mlab/laboutt[3]   ;
;   11.367 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X103_Y123_N3               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   11.426 ;   0.059 ; FR ; RE   ; 1      ; LAB_RE_X103_Y123_N0_I93             ; High Speed ; LAB_RE                                                                                                                         ;
;   11.516 ;   0.090 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X102_Y123_N0_I10 ; High Speed ; LAB_LINE                                                                                                                       ;
;   11.562 ;   0.046 ; RR ; RE   ; 1      ; LAB_RE_X102_Y123_N0_I61             ; High Speed ; leimdc1_[7]                                                                                                                    ;
;   11.562 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X102_Y123_N42               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~4|datad                ;
;   11.724 ;   0.162 ; RR ; CELL ; 1      ; LABCELL_X102_Y123_N42               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~4|combout              ;
;   11.728 ;   0.004 ; RR ; CELL ; 1      ; LABCELL_X102_Y123_N42               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~4~la_lab/laboutb[8]    ;
;   11.728 ;   0.000 ; RF ; RE   ; 1      ; LABCELL_X102_Y123_N42               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   11.778 ;   0.050 ; FR ; RE   ; 1      ; LAB_RE_X102_Y123_N0_I118            ; High Speed ; LAB_RE                                                                                                                         ;
;   11.920 ;   0.142 ; RR ; RE   ; 1      ; R6_X97_Y123_N0_I18                  ; High Speed ; H6                                                                                                                             ;
;   12.038 ;   0.118 ; RR ; RE   ; 1      ; R6_X92_Y123_N0_I35                  ; High Speed ; H6                                                                                                                             ;
;   12.190 ;   0.152 ; RR ; RE   ; 1      ; C4_X95_Y119_N0_I54                  ; High Speed ; V4                                                                                                                             ;
;   12.287 ;   0.097 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X95_Y119_N0_I14  ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.331 ;   0.044 ; RR ; RE   ; 1      ; LAB_RE_X95_Y119_N0_I44              ; High Speed ; leimdc0_[5]                                                                                                                    ;
;   12.332 ;   0.001 ;    ; IC   ; 1      ; LABCELL_X95_Y119_N33                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~10|datad               ;
;   12.500 ;   0.168 ; RR ; CELL ; 2      ; LABCELL_X95_Y119_N33                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~10|combout             ;
;   12.504 ;   0.004 ; RR ; CELL ; 2      ; LABCELL_X95_Y119_N33                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~10~la_lab/laboutb[2]   ;
;   12.504 ;   0.000 ; RF ; RE   ; 1      ; LABCELL_X95_Y119_N33                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   12.560 ;   0.056 ; FR ; RE   ; 2      ; LAB_RE_X95_Y119_N0_I112             ; High Speed ; LAB_RE                                                                                                                         ;
;   12.621 ;   0.061 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X96_Y119_N0_I55  ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.659 ;   0.038 ; RR ; RE   ; 1      ; LAB_RE_X96_Y119_N0_I57              ; High Speed ; leime0_[7]                                                                                                                     ;
;   12.659 ;   0.000 ;    ; IC   ; 1      ; MLABCELL_X96_Y119_N42               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|i41~13|datae                       ;
;   12.814 ;   0.155 ; RF ; CELL ; 1      ; MLABCELL_X96_Y119_N42               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|i41~13|combout                     ;
;   12.819 ;   0.005 ; FF ; CELL ; 1      ; MLABCELL_X96_Y119_N42               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|i41~13~la_mlab/laboutb[8]          ;
;   12.819 ;   0.000 ; FR ; RE   ; 1      ; MLABCELL_X96_Y119_N42               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   12.860 ;   0.041 ; RF ; RE   ; 1      ; LAB_RE_X96_Y119_N0_I118             ; High Speed ; LAB_RE                                                                                                                         ;
;   12.906 ;   0.046 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X97_Y119_N0_I33  ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.956 ;   0.050 ; FF ; RE   ; 1      ; LAB_RE_X97_Y119_N0_I75              ; High Speed ; leimb[9]                                                                                                                       ;
;   12.956 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X97_Y119_N54                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~3|datab               ;
;   13.223 ;   0.267 ; FR ; CELL ; 1      ; LABCELL_X97_Y119_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~3|combout             ;
;   13.227 ;   0.004 ; RR ; CELL ; 1      ; LABCELL_X97_Y119_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~3~la_lab/laboutb[17]  ;
;   13.227 ;   0.000 ; RF ; RE   ; 1      ; LABCELL_X97_Y119_N54                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   13.278 ;   0.051 ; FR ; RE   ; 1      ; LAB_RE_X97_Y119_N0_I127             ; High Speed ; LAB_RE                                                                                                                         ;
;   13.337 ;   0.059 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X96_Y119_N0_I22  ; High Speed ; LAB_LINE                                                                                                                       ;
;   13.366 ;   0.029 ; RR ; RE   ; 1      ; LAB_RE_X96_Y119_N0_I75              ; High Speed ; leimb[9]                                                                                                                       ;
;   13.366 ;   0.000 ;    ; IC   ; 1      ; MLABCELL_X96_Y119_N54               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~6|datab               ;
;   13.642 ;   0.276 ; RR ; CELL ; 1      ; MLABCELL_X96_Y119_N54               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~6|combout             ;
;   13.647 ;   0.005 ; RR ; CELL ; 2      ; MLABCELL_X96_Y119_N54               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~6~la_mlab/laboutb[17] ;
;   13.647 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X96_Y119_N54               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   13.707 ;   0.060 ; FR ; RE   ; 2      ; LAB_RE_X96_Y119_N0_I127             ; High Speed ; LAB_RE                                                                                                                         ;
;   13.780 ;   0.073 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X95_Y119_N0_I49  ; High Speed ; LAB_LINE                                                                                                                       ;
;   13.828 ;   0.048 ; RR ; RE   ; 1      ; LAB_RE_X95_Y119_N0_I31              ; High Speed ; leimf1_[3]                                                                                                                     ;
;   13.828 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X95_Y119_N21                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~0|dataf                     ;
;   13.877 ;   0.049 ; RF ; CELL ; 2      ; LABCELL_X95_Y119_N21                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~0|combout                   ;
;   13.881 ;   0.004 ; FF ; CELL ; 14     ; LABCELL_X95_Y119_N21                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~0~la_lab/laboutt[15]        ;
;   13.881 ;   0.000 ; FR ; RE   ; 1      ; LABCELL_X95_Y119_N21                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   13.935 ;   0.054 ; RF ; RE   ; 1      ; LAB_RE_X95_Y119_N0_I105             ; High Speed ; LAB_RE                                                                                                                         ;
;   14.019 ;   0.084 ; FF ; RE   ; 1      ; C4_X94_Y120_N0_I20                  ; High Speed ; V4                                                                                                                             ;
;   14.208 ;   0.189 ; FF ; RE   ; 7      ; LOCAL_INTERCONNECT_X94_Y120_N0_I4   ; High Speed ; LAB_LINE                                                                                                                       ;
;   14.315 ;   0.107 ; FF ; RE   ; 2      ; LAB_RE_X94_Y120_N0_I43              ; High Speed ; leimb[5]                                                                                                                       ;
;   14.315 ;   0.000 ;    ; IC   ; 4      ; MLABCELL_X94_Y120_N30               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~73|datab                          ;
;   15.141 ;   0.826 ; FF ; CELL ; 1      ; MLABCELL_X94_Y120_N57               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~109|cout                          ;
;   15.141 ;   0.000 ; FR ; RE   ; 1      ; MLABCELL_X94_Y120_N57               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   15.152 ;   0.011 ; RR ; RE   ; 1      ; LAB_RE_X94_Y120_N0_I133             ; High Speed ; LAB_RE                                                                                                                         ;
;   15.152 ;   0.000 ; RF ; RE   ; 1      ; LAB_RE_X94_Y119_N0_I131             ; High Speed ; labnccin                                                                                                                       ;
;   15.152 ;   0.000 ;    ; IC   ; 4      ; MLABCELL_X94_Y119_N0                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~113|cin                           ;
;   15.291 ;   0.139 ; FR ; CELL ; 3      ; MLABCELL_X94_Y119_N30               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~33|cin                            ;
;   15.317 ;   0.026 ; RF ; CELL ; 1      ; MLABCELL_X94_Y119_N33               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~37|cout                           ;
;   15.317 ;   0.000 ; FF ; CELL ; 3      ; MLABCELL_X94_Y119_N36               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~41|cin                            ;
;   15.545 ;   0.228 ; FF ; CELL ; 1      ; MLABCELL_X94_Y119_N36               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~41|sumout                         ;
;   15.550 ;   0.005 ; FF ; CELL ; 1      ; MLABCELL_X94_Y119_N36               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~41~la_mlab/laboutb[4]             ;
;   15.550 ;   0.000 ; FR ; RE   ; 1      ; MLABCELL_X94_Y119_N36               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   15.617 ;   0.067 ; RF ; RE   ; 1      ; LAB_RE_X94_Y119_N0_I114             ; High Speed ; LAB_RE                                                                                                                         ;
;   15.698 ;   0.081 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X95_Y119_N0_I32  ; High Speed ; LAB_LINE                                                                                                                       ;
;   15.760 ;   0.062 ; FF ; RE   ; 1      ; LAB_RE_X95_Y119_N0_I5               ; High Speed ; leimdc1_[0]                                                                                                                    ;
;   15.760 ;   0.000 ;    ; IC   ; 1      ; FF_X95_Y119_N5                      ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[28]|d                                ;
;   15.760 ;   0.000 ; FF ; CELL ; 1      ; FF_X95_Y119_N5                      ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[28]                                  ;
+----------+---------+----+------+--------+-------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                               ;
+----------+---------+----+------+--------+----------------+-------+-----------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location       ; HS/LP ; Element                                                                                       ;
+----------+---------+----+------+--------+----------------+-------+-----------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                ;       ; latch edge time                                                                               ;
; 14.706   ; 9.706   ;    ;      ;        ;                ;       ; clock path                                                                                    ;
;   13.365 ;   8.365 ; R  ;      ;        ;                ;       ; clock network delay                                                                           ;
;   14.706 ;   1.341 ;    ;      ;        ;                ;       ; clock pessimism removed                                                                       ;
; 14.556   ; -0.150  ;    ;      ;        ;                ;       ; clock uncertainty                                                                             ;
; 14.748   ; 0.192   ;    ; uTsu ; 1      ; FF_X95_Y119_N5 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[28] ;
+----------+---------+----+------+--------+----------------+-------+-----------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #20: Setup slack is -1.012 (VIOLATED)
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                          ;
+--------------------+--------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                            ;
+--------------------+--------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|FD_inst[29]~DUPLICATE ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[28]    ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                     ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                     ;
; Data Arrival Time  ; 15.760                                                                                           ;
; Data Required Time ; 14.748                                                                                           ;
; Slack              ; -1.012 (VIOLATED)                                                                                ;
+--------------------+--------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.057 ;       ;             ;            ;       ;       ;
; Data Delay                ; 5.997  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 9     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.763       ; 100        ; 9.763 ; 9.763 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 11    ; 0.001       ; 0          ; 0.000 ; 0.001 ;
;    Cell                   ;        ; 24    ; 2.829       ; 47         ; 0.000 ; 0.826 ;
;    uTco                   ;        ; 1     ; 0.236       ; 4          ; 0.236 ; 0.236 ;
;    Routing Element        ;        ; 51    ; 2.931       ; 49         ; 0.000 ; 0.189 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.365       ; 100        ; 8.365 ; 8.365 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                           ;
+----------+---------+----+------+--------+-------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                            ; HS/LP      ; Element                                                                                                                        ;
+----------+---------+----+------+--------+-------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                     ;            ; launch edge time                                                                                                               ;
; 9.763    ; 9.763   ;    ;      ;        ;                                     ;            ; clock path                                                                                                                     ;
;   9.763  ;   9.763 ; R  ;      ;        ;                                     ;            ; clock network delay                                                                                                            ;
;   9.763  ;   0.000 ;    ;      ; 1      ; FF_X97_Y121_N1                      ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|FD_inst[29]~DUPLICATE                               ;
; 15.760   ; 5.997   ;    ;      ;        ;                                     ;            ; data path                                                                                                                      ;
;   9.999  ;   0.236 ; RR ; uTco ; 1      ; FF_X97_Y121_N1                      ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|FD_inst[29]~DUPLICATE|q                             ;
;   10.168 ;   0.169 ; RR ; CELL ; 13     ; FF_X97_Y121_N1                      ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|FD_inst[29]~DUPLICATE~la_lab/laboutt[0]             ;
;   10.168 ;   0.000 ; RF ; RE   ; 1      ; FF_X97_Y121_N1                      ; High Speed ; FF                                                                                                                             ;
;   10.219 ;   0.051 ; FR ; RE   ; 2      ; LAB_RE_X97_Y121_N0_I90              ; High Speed ; LAB_RE                                                                                                                         ;
;   10.297 ;   0.078 ; RR ; RE   ; 3      ; LOCAL_INTERCONNECT_X98_Y121_N0_I24  ; High Speed ; LAB_LINE                                                                                                                       ;
;   10.327 ;   0.030 ; RR ; RE   ; 1      ; LAB_RE_X98_Y121_N0_I43              ; High Speed ; leimb[5]                                                                                                                       ;
;   10.327 ;   0.000 ;    ; IC   ; 1      ; MLABCELL_X98_Y121_N33               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|Mux_4~0|datab                             ;
;   10.606 ;   0.279 ; RR ; CELL ; 1      ; MLABCELL_X98_Y121_N33               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|Mux_4~0|combout                           ;
;   10.611 ;   0.005 ; RR ; CELL ; 163    ; MLABCELL_X98_Y121_N33               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|Mux_4~0~la_mlab/laboutb[2]                ;
;   10.611 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X98_Y121_N33               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   10.687 ;   0.076 ; FR ; RE   ; 8      ; LAB_RE_X98_Y121_N0_I112             ; High Speed ; LAB_RE                                                                                                                         ;
;   10.870 ;   0.183 ; RR ; RE   ; 9      ; R3_X99_Y121_N0_I6                   ; High Speed ; H3                                                                                                                             ;
;   10.973 ;   0.103 ; RR ; RE   ; 2      ; R6_X102_Y121_N0_I3                  ; High Speed ; H6                                                                                                                             ;
;   11.056 ;   0.083 ; RR ; RE   ; 1      ; R3_X102_Y121_N0_I11                 ; High Speed ; H3                                                                                                                             ;
;   11.166 ;   0.110 ; RR ; RE   ; 1      ; C4_X102_Y122_N0_I10                 ; High Speed ; V4                                                                                                                             ;
;   11.267 ;   0.101 ; RR ; RE   ; 4      ; LOCAL_INTERCONNECT_X103_Y123_N0_I59 ; High Speed ; LAB_LINE                                                                                                                       ;
;   11.318 ;   0.051 ; RR ; RE   ; 1      ; LAB_RE_X103_Y123_N0_I7              ; High Speed ; leimf1_[0]                                                                                                                     ;
;   11.318 ;   0.000 ;    ; IC   ; 1      ; MLABCELL_X103_Y123_N3               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~3|dataf                ;
;   11.362 ;   0.044 ; RR ; CELL ; 1      ; MLABCELL_X103_Y123_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~3|combout              ;
;   11.367 ;   0.005 ; RR ; CELL ; 1      ; MLABCELL_X103_Y123_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~3~la_mlab/laboutt[3]   ;
;   11.367 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X103_Y123_N3               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   11.426 ;   0.059 ; FR ; RE   ; 1      ; LAB_RE_X103_Y123_N0_I93             ; High Speed ; LAB_RE                                                                                                                         ;
;   11.516 ;   0.090 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X102_Y123_N0_I10 ; High Speed ; LAB_LINE                                                                                                                       ;
;   11.562 ;   0.046 ; RR ; RE   ; 1      ; LAB_RE_X102_Y123_N0_I61             ; High Speed ; leimdc1_[7]                                                                                                                    ;
;   11.562 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X102_Y123_N42               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~4|datad                ;
;   11.724 ;   0.162 ; RR ; CELL ; 1      ; LABCELL_X102_Y123_N42               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~4|combout              ;
;   11.728 ;   0.004 ; RR ; CELL ; 1      ; LABCELL_X102_Y123_N42               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~4~la_lab/laboutb[8]    ;
;   11.728 ;   0.000 ; RF ; RE   ; 1      ; LABCELL_X102_Y123_N42               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   11.778 ;   0.050 ; FR ; RE   ; 1      ; LAB_RE_X102_Y123_N0_I118            ; High Speed ; LAB_RE                                                                                                                         ;
;   11.920 ;   0.142 ; RR ; RE   ; 1      ; R6_X97_Y123_N0_I18                  ; High Speed ; H6                                                                                                                             ;
;   12.038 ;   0.118 ; RR ; RE   ; 1      ; R6_X92_Y123_N0_I35                  ; High Speed ; H6                                                                                                                             ;
;   12.190 ;   0.152 ; RR ; RE   ; 1      ; C4_X95_Y119_N0_I54                  ; High Speed ; V4                                                                                                                             ;
;   12.287 ;   0.097 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X95_Y119_N0_I14  ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.331 ;   0.044 ; RR ; RE   ; 1      ; LAB_RE_X95_Y119_N0_I44              ; High Speed ; leimdc0_[5]                                                                                                                    ;
;   12.332 ;   0.001 ;    ; IC   ; 1      ; LABCELL_X95_Y119_N33                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~10|datad               ;
;   12.500 ;   0.168 ; RR ; CELL ; 2      ; LABCELL_X95_Y119_N33                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~10|combout             ;
;   12.504 ;   0.004 ; RR ; CELL ; 2      ; LABCELL_X95_Y119_N33                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~10~la_lab/laboutb[2]   ;
;   12.504 ;   0.000 ; RF ; RE   ; 1      ; LABCELL_X95_Y119_N33                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   12.560 ;   0.056 ; FR ; RE   ; 2      ; LAB_RE_X95_Y119_N0_I112             ; High Speed ; LAB_RE                                                                                                                         ;
;   12.621 ;   0.061 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X96_Y119_N0_I55  ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.659 ;   0.038 ; RR ; RE   ; 1      ; LAB_RE_X96_Y119_N0_I57              ; High Speed ; leime0_[7]                                                                                                                     ;
;   12.659 ;   0.000 ;    ; IC   ; 1      ; MLABCELL_X96_Y119_N42               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|i41~13|datae                       ;
;   12.814 ;   0.155 ; RF ; CELL ; 1      ; MLABCELL_X96_Y119_N42               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|i41~13|combout                     ;
;   12.819 ;   0.005 ; FF ; CELL ; 1      ; MLABCELL_X96_Y119_N42               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|i41~13~la_mlab/laboutb[8]          ;
;   12.819 ;   0.000 ; FR ; RE   ; 1      ; MLABCELL_X96_Y119_N42               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   12.860 ;   0.041 ; RF ; RE   ; 1      ; LAB_RE_X96_Y119_N0_I118             ; High Speed ; LAB_RE                                                                                                                         ;
;   12.906 ;   0.046 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X97_Y119_N0_I33  ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.956 ;   0.050 ; FF ; RE   ; 1      ; LAB_RE_X97_Y119_N0_I75              ; High Speed ; leimb[9]                                                                                                                       ;
;   12.956 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X97_Y119_N54                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~3|datab               ;
;   13.223 ;   0.267 ; FR ; CELL ; 1      ; LABCELL_X97_Y119_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~3|combout             ;
;   13.227 ;   0.004 ; RR ; CELL ; 1      ; LABCELL_X97_Y119_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~3~la_lab/laboutb[17]  ;
;   13.227 ;   0.000 ; RF ; RE   ; 1      ; LABCELL_X97_Y119_N54                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   13.278 ;   0.051 ; FR ; RE   ; 1      ; LAB_RE_X97_Y119_N0_I127             ; High Speed ; LAB_RE                                                                                                                         ;
;   13.337 ;   0.059 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X96_Y119_N0_I22  ; High Speed ; LAB_LINE                                                                                                                       ;
;   13.366 ;   0.029 ; RR ; RE   ; 1      ; LAB_RE_X96_Y119_N0_I75              ; High Speed ; leimb[9]                                                                                                                       ;
;   13.366 ;   0.000 ;    ; IC   ; 1      ; MLABCELL_X96_Y119_N54               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~6|datab               ;
;   13.642 ;   0.276 ; RR ; CELL ; 1      ; MLABCELL_X96_Y119_N54               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~6|combout             ;
;   13.647 ;   0.005 ; RR ; CELL ; 2      ; MLABCELL_X96_Y119_N54               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~6~la_mlab/laboutb[17] ;
;   13.647 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X96_Y119_N54               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   13.707 ;   0.060 ; FR ; RE   ; 2      ; LAB_RE_X96_Y119_N0_I127             ; High Speed ; LAB_RE                                                                                                                         ;
;   13.780 ;   0.073 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X95_Y119_N0_I49  ; High Speed ; LAB_LINE                                                                                                                       ;
;   13.828 ;   0.048 ; RR ; RE   ; 1      ; LAB_RE_X95_Y119_N0_I31              ; High Speed ; leimf1_[3]                                                                                                                     ;
;   13.828 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X95_Y119_N21                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~0|dataf                     ;
;   13.877 ;   0.049 ; RF ; CELL ; 2      ; LABCELL_X95_Y119_N21                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~0|combout                   ;
;   13.881 ;   0.004 ; FF ; CELL ; 14     ; LABCELL_X95_Y119_N21                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~0~la_lab/laboutt[15]        ;
;   13.881 ;   0.000 ; FR ; RE   ; 1      ; LABCELL_X95_Y119_N21                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   13.935 ;   0.054 ; RF ; RE   ; 1      ; LAB_RE_X95_Y119_N0_I105             ; High Speed ; LAB_RE                                                                                                                         ;
;   14.019 ;   0.084 ; FF ; RE   ; 1      ; C4_X94_Y120_N0_I20                  ; High Speed ; V4                                                                                                                             ;
;   14.208 ;   0.189 ; FF ; RE   ; 7      ; LOCAL_INTERCONNECT_X94_Y120_N0_I4   ; High Speed ; LAB_LINE                                                                                                                       ;
;   14.315 ;   0.107 ; FF ; RE   ; 2      ; LAB_RE_X94_Y120_N0_I43              ; High Speed ; leimb[5]                                                                                                                       ;
;   14.315 ;   0.000 ;    ; IC   ; 3      ; MLABCELL_X94_Y120_N33               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~77|datab                          ;
;   15.141 ;   0.826 ; FF ; CELL ; 1      ; MLABCELL_X94_Y120_N57               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~109|cout                          ;
;   15.141 ;   0.000 ; FR ; RE   ; 1      ; MLABCELL_X94_Y120_N57               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   15.152 ;   0.011 ; RR ; RE   ; 1      ; LAB_RE_X94_Y120_N0_I133             ; High Speed ; LAB_RE                                                                                                                         ;
;   15.152 ;   0.000 ; RF ; RE   ; 1      ; LAB_RE_X94_Y119_N0_I131             ; High Speed ; labnccin                                                                                                                       ;
;   15.152 ;   0.000 ;    ; IC   ; 4      ; MLABCELL_X94_Y119_N0                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~113|cin                           ;
;   15.291 ;   0.139 ; FR ; CELL ; 3      ; MLABCELL_X94_Y119_N30               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~33|cin                            ;
;   15.317 ;   0.026 ; RF ; CELL ; 1      ; MLABCELL_X94_Y119_N33               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~37|cout                           ;
;   15.317 ;   0.000 ; FF ; CELL ; 3      ; MLABCELL_X94_Y119_N36               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~41|cin                            ;
;   15.545 ;   0.228 ; FF ; CELL ; 1      ; MLABCELL_X94_Y119_N36               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~41|sumout                         ;
;   15.550 ;   0.005 ; FF ; CELL ; 1      ; MLABCELL_X94_Y119_N36               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~41~la_mlab/laboutb[4]             ;
;   15.550 ;   0.000 ; FR ; RE   ; 1      ; MLABCELL_X94_Y119_N36               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   15.617 ;   0.067 ; RF ; RE   ; 1      ; LAB_RE_X94_Y119_N0_I114             ; High Speed ; LAB_RE                                                                                                                         ;
;   15.698 ;   0.081 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X95_Y119_N0_I32  ; High Speed ; LAB_LINE                                                                                                                       ;
;   15.760 ;   0.062 ; FF ; RE   ; 1      ; LAB_RE_X95_Y119_N0_I5               ; High Speed ; leimdc1_[0]                                                                                                                    ;
;   15.760 ;   0.000 ;    ; IC   ; 1      ; FF_X95_Y119_N5                      ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[28]|d                                ;
;   15.760 ;   0.000 ; FF ; CELL ; 1      ; FF_X95_Y119_N5                      ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[28]                                  ;
+----------+---------+----+------+--------+-------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                               ;
+----------+---------+----+------+--------+----------------+-------+-----------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location       ; HS/LP ; Element                                                                                       ;
+----------+---------+----+------+--------+----------------+-------+-----------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                ;       ; latch edge time                                                                               ;
; 14.706   ; 9.706   ;    ;      ;        ;                ;       ; clock path                                                                                    ;
;   13.365 ;   8.365 ; R  ;      ;        ;                ;       ; clock network delay                                                                           ;
;   14.706 ;   1.341 ;    ;      ;        ;                ;       ; clock pessimism removed                                                                       ;
; 14.556   ; -0.150  ;    ;      ;        ;                ;       ; clock uncertainty                                                                             ;
; 14.748   ; 0.192   ;    ; uTsu ; 1      ; FF_X95_Y119_N5 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[28] ;
+----------+---------+----+------+--------+----------------+-------+-----------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


