# CPU 기초

## CPU 기본구조 및 구성요소

### 산술논리연산장치(Arithmetic and Logic Unit : ALU)

* **산술 및 논리 데이터**에 대해 실질적으로 연산을 하기 위한 하드웨어 모듈
* 산술연산: +, -, *, / 등의 사칙연산
* 논리연산: AND, OR, NOT, XOR 등

### 레지스터 세트(Register Set)

* CPU 내부의 다양한 레지스터들의 집합
* 액세스 속도가 가장 빠르다
* 제한적이다
* 특수기능 레지스터(SPR):
    * Program Counter(PC)
        * 다음에 인출할 명령어 주소 값을 가지고 있는 레지스터
        * 각 명령어가 인출된 후에는 자동적으로 일정 크기(명령어 길이: 워드)만큼 증가한다.
        * 분기(Branch) 또는 조건(Conditional) 명령어가 실행되는 경우, 해당 명령어가 있는 목적지 주소 값으로 갱신된다.

    * Accumulator(AC)
        * 처리할 데이터를 일시적으로 저장하는 레지스터
        * 레지스터의 크기: CPU가 한 번에 처리 가능한 데이터 비트수(워드의 길이)

    * Instruction Register(IR)
        * 가장 최근에 지정된 주소 번지의 주기억장치로부터 CPU로 인출된 명령어 코드가 저장되는 레지스터

    * Stackpointer Register(SP)
        * 이미 메모리에 설정된 스택(stack)의 시작 번지의 주소값을 가지고 있음
        * 스택에 정보가 쌓이거나 줄어드는 것에 따라 그의 값이 증가 또는 감소함

    * Memory Address Register(MAR)
        * 현재 CPU 내부로 불러올 명령어의 주소 값을 메모리로 전달되기 전에 일시적으로 저장함

    * Memory Data Register(MDR): 메모리 데이터를 가짐
        * 주기억장치로부터 읽혀질(Read) 혹은 쓰여질(Write) 데이터를 일시적으로 저장함

* 범용 레지스터(GPR)
    * R0 ~ Rn 까지 존재함

### 제어 유닛(Control Unit)

* 명령어의 연산코드를 해독하는 명령어 해독기
* 해독에 따른 실행을 위한 제어신호(Control Signals)들을 순차적으로 발생시키는 하드웨어 모듈
* 마이크로 명령어들로 이루어진 마이크로 프로그램을 저장하는 제어기억장치 등으로 구성

### CPU 내부 버스(CPU Internal Bus)

* ALU와 레지스터들 간의 데이터 이동을 위한 데이터 선들과 제어 유닛으로부터 발생되는 제어 신호 선들로 구성된 내부 버스
* 외부의 시스템 버스들과는 직접적으로 연결되지 않고, 반드시 버퍼 레지스터들 혹은 시스템 버스 인터페이스 회로를 통하여 시스템 버스와 연결



