AArch64 MP.FF+cachesync+fpo

(* 0x14000001 = B +1 *)

{
0:X0=0x14000001; 0:X1=P1:f0;
0:X2=0x14000001; 0:X3=P1:f1;
}
 P0          | P1           ;
STR W0,[X1]  | BL f1        ;
DC CVAU,X1   | MOV W0,W11   ;
DSB ISH      | BL f0        ;
IC IVAU,X1   | MOV W1,W10   ;
DSB ISH      | B Lout       ;
STR W2,[X3]  | f0:          ;
             |   B l00      ;
             | l01:         ;
             |   MOV W10,#2 ;
             |   RET        ;
             | l00:         ;
             |   MOV W10,#1 ;
             |   RET        ;
             | f1:          ;
             |   B l10      ;
             | l11:         ;
             |   MOV W11,#2 ;
             |   RET        ;
             | l10:         ;
             |   MOV W11,#1 ;
             |   RET        ;
             | Lout:        ;
~exists (1:X0=2 /\ 1:X1=1)
