# Monitor 6502 - Tang Nano 9K

üöÄ **Monitor/Debugger interactivo** para CPU 6502 sobre FPGA Tang Nano 9K via UART.

Permite programar, depurar y ejecutar c√≥digo en tiempo real a trav√©s de una interfaz de comandos estilo Wozmon.

## Caracter√≠sticas

- ‚úÖ CPU 6502 @ 3.375 MHz en FPGA Tang Nano 9K
- ‚úÖ Monitor interactivo via UART
- ‚úÖ Lectura/escritura de memoria
- ‚úÖ Carga de programas en hexadecimal
- ‚úÖ Ejecuci√≥n de c√≥digo en cualquier direcci√≥n
- ‚úÖ Desensamblador b√°sico
- ‚úÖ An√°lisis de memoria RAM (scan, test, mapa visual)
- ‚úÖ Control de 6 LEDs
- ‚úÖ Compilaci√≥n con cc65

## Comandos del Monitor

Todo en **HEXADECIMAL** (addr=4 d√≠gitos)

### B√°sicos
| Comando | Descripci√≥n |
|---------|-------------|
| `R addr` | Leer byte de memoria |
| `W addr val` | Escribir byte |
| `D addr len` | Dump memoria (hex+ASCII) |
| `L addr` | Cargar bytes hex (terminar con `.`) |
| `G addr` | Ejecutar c√≥digo (GO) |
| `F addr len val` | Llenar memoria |
| `M addr [n]` | Desensamblar |

### An√°lisis de Memoria
| Comando | Descripci√≥n |
|---------|-------------|
| `I` | Info mapa de memoria |
| `S addr len` | Escanear memoria libre |
| `T addr len` | Test de RAM |
| `V` | Vista visual de RAM |

### Otros
| Comando | Descripci√≥n |
|---------|-------------|
| `H` / `?` | Ayuda |
| `Q` | Reiniciar monitor |

## Hardware Soportado

| Componente | Direcci√≥n | Descripci√≥n |
|------------|-----------|-------------|
| LEDs | $C001 | Puerto de salida para 6 LEDs (bits 0-5) |
| LED Config | $C003 | Configuraci√≥n: 0=salida, 1=entrada |
| UART Data | $C020 | TX/RX datos |
| UART Status | $C021 | Estado (TX_READY, RX_VALID) |

## Estructura del Proyecto

```
‚îú‚îÄ‚îÄ src/
‚îÇ   ‚îú‚îÄ‚îÄ main.c              # Programa principal
‚îÇ   ‚îî‚îÄ‚îÄ simple_vectors.s    # Vectores de interrupci√≥n 6502
‚îú‚îÄ‚îÄ libs/
‚îÇ   ‚îú‚îÄ‚îÄ monitor/            # Monitor interactivo (incluido)
‚îÇ   ‚îî‚îÄ‚îÄ uart/               # Librer√≠a UART (repo separado)
‚îú‚îÄ‚îÄ config/
‚îÇ   ‚îî‚îÄ‚îÄ fpga.cfg            # Configuraci√≥n del linker cc65
‚îú‚îÄ‚îÄ scripts/
‚îÇ   ‚îî‚îÄ‚îÄ bin2rom3.py         # Conversor BIN ‚Üí VHDL
‚îú‚îÄ‚îÄ build/                  # Archivos compilados (generado)
‚îú‚îÄ‚îÄ output/                 # ROM generada (generado)
‚îî‚îÄ‚îÄ makefile                # Compilaci√≥n con cc65
```

## Instalaci√≥n

### Requisitos
- [cc65](https://cc65.github.io/) instalado en `D:\cc65`
- Python 3 para el script de conversi√≥n
- Librer√≠a UART en `libs/uart/` (clonar de repo separado)

### Compilar
```bash
make
```

### Cargar en FPGA
Copiar `output/rom.vhd` al proyecto FPGA y sintetizar.

## Ejemplo de Uso

```
##### 6502 SYSTEM READY #####
Iniciando Monitor...

================================
  MONITOR 6502 v1.0
  Tang Nano 9K @ 3.375 MHz
================================
Escribe H para ayuda

>D 8000 20
8000: A9 C0 8D 03 C0 A9 00 8D  01 C0 20 ...

>L 0200
:A9 3F 8D 01 C0 60.
Cargados 0005 bytes

>G 0200
Ejecutando en $0200...
Retorno de $0200
```

## Mapa de Memoria

| Regi√≥n | Direcci√≥n | Tama√±o | Descripci√≥n |
|--------|-----------|--------|-------------|
| Zero Page | $0002-$00FF | 254 bytes | Variables r√°pidas |
| RAM | $0100-$3DFF | ~15 KB | RAM principal |
| Stack | $3E00-$3FFF | 512 bytes | Pila del sistema |
| ROM | $8000-$9FF9 | 8 KB | C√≥digo del programa |
| Vectores | $9FFA-$9FFF | 6 bytes | NMI, RESET, IRQ |
| I/O | $C000-$C0FF | 256 bytes | Puertos de E/S |

**RAM libre para programas:** `$0200-$3DFF` (~15 KB)

## Dependencias

- [cc65](https://cc65.github.io/) - Compilador C para 6502
- Python 3 - Para bin2rom3.py
- Librer√≠a UART (repo separado)
- FPGA Tang Nano 9K

## Licencia

MIT
