# 实验五 译码器

## 实验任务

1. 使用 Logisim 绘制译码器。
2. 使用 Vivado 对电路生成的 Verilog 代码进行仿真。
3. 使用 Vivado 综合并上板验证。

## 实验背景

首先了解一下**译码器**(decoder)，译码器是一种负责将二进制输入转换为特定输出的组合逻辑电路，
本次实验中讨论的主要是二进制译码器，它将每一个二进制输入与一个输出线对应，即每一种输入仅一条输出线
为有效电平，其他输出线均为无效电平。

<img src="../pic/decoder_n.png">