Fitter report for BeamForming9MicMEMS
Mon May  5 12:54:50 2025
Quartus Prime Version 23.1std.1 Build 993 05/14/2024 SC Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. PLL Summary
 18. PLL Usage
 19. I/O Assignment Warnings
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Fitter RAM Summary
 27. Fitter DSP Block Usage Summary
 28. DSP Block Details
 29. Routing Usage Summary
 30. LAB Logic Elements
 31. LAB-wide Signals
 32. LAB Signals Sourced
 33. LAB Signals Sourced Out
 34. LAB Distinct Inputs
 35. I/O Rules Summary
 36. I/O Rules Details
 37. I/O Rules Matrix
 38. Fitter Device Options
 39. Operating Settings and Conditions
 40. Fitter Messages
 41. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2024  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------------------+
; Fitter Summary                                                                          ;
+------------------------------------+----------------------------------------------------+
; Fitter Status                      ; Successful - Mon May  5 12:54:50 2025              ;
; Quartus Prime Version              ; 23.1std.1 Build 993 05/14/2024 SC Standard Edition ;
; Revision Name                      ; BeamForming9MicMEMS                                ;
; Top-level Entity Name              ; BeamForming                                        ;
; Family                             ; Cyclone IV E                                       ;
; Device                             ; EP4CE6E22C8                                        ;
; Timing Models                      ; Final                                              ;
; Total logic elements               ; 5,100 / 6,272 ( 81 % )                             ;
;     Total combinational functions  ; 4,334 / 6,272 ( 69 % )                             ;
;     Dedicated logic registers      ; 3,589 / 6,272 ( 57 % )                             ;
; Total registers                    ; 3589                                               ;
; Total pins                         ; 56 / 92 ( 61 % )                                   ;
; Total virtual pins                 ; 0                                                  ;
; Total memory bits                  ; 6,104 / 276,480 ( 2 % )                            ;
; Embedded Multiplier 9-bit elements ; 26 / 30 ( 87 % )                                   ;
; Total PLLs                         ; 1 / 2 ( 50 % )                                     ;
+------------------------------------+----------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; EP4CE6E22C8                           ;                                       ;
; Use smart compilation                                              ; On                                    ; Off                                   ;
; Maximum processors allowed for parallel compilation                ; 2                                     ;                                       ;
; Nominal Core Supply Voltage                                        ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Placement Effort Multiplier                                        ; 2                                     ; 1.0                                   ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Optimize Timing                                                    ; Off                                   ; Normal compilation                    ;
; Fitter Aggressive Routability Optimizations                        ; Always                                ; Automatically                         ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; On                                    ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; On                                    ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                       ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.03        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   2.7%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                           ;
+-------------------+-----------------+------------------+---------------------+-----------+----------------+-------------------------------------------------+------------------+-----------------------+
; Node              ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                ; Destination Port ; Destination Port Name ;
+-------------------+-----------------+------------------+---------------------+-----------+----------------+-------------------------------------------------+------------------+-----------------------+
; cross_corr[1][0]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_36t:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; cross_corr[1][1]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[1][0]                                ; DATAOUT          ;                       ;
; cross_corr[1][2]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[1][0]                                ; DATAOUT          ;                       ;
; cross_corr[1][3]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[1][0]                                ; DATAOUT          ;                       ;
; cross_corr[1][4]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[1][0]                                ; DATAOUT          ;                       ;
; cross_corr[1][5]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[1][0]                                ; DATAOUT          ;                       ;
; cross_corr[1][6]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[1][0]                                ; DATAOUT          ;                       ;
; cross_corr[1][7]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[1][0]                                ; DATAOUT          ;                       ;
; cross_corr[1][8]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[1][0]                                ; DATAOUT          ;                       ;
; cross_corr[1][9]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[1][0]                                ; DATAOUT          ;                       ;
; cross_corr[1][10] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[1][0]                                ; DATAOUT          ;                       ;
; cross_corr[1][11] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[1][0]                                ; DATAOUT          ;                       ;
; cross_corr[1][12] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[1][0]                                ; DATAOUT          ;                       ;
; cross_corr[1][13] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[1][0]                                ; DATAOUT          ;                       ;
; cross_corr[1][14] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[1][0]                                ; DATAOUT          ;                       ;
; cross_corr[1][15] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[1][0]                                ; DATAOUT          ;                       ;
; cross_corr[1][16] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[1][0]                                ; DATAOUT          ;                       ;
; cross_corr[1][17] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[1][0]                                ; DATAOUT          ;                       ;
; cross_corr[1][18] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[1][0]                                ; DATAOUT          ;                       ;
; cross_corr[1][19] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[1][0]                                ; DATAOUT          ;                       ;
; cross_corr[1][20] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[1][0]                                ; DATAOUT          ;                       ;
; cross_corr[1][21] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[1][0]                                ; DATAOUT          ;                       ;
; cross_corr[1][22] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[1][0]                                ; DATAOUT          ;                       ;
; cross_corr[1][23] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[1][0]                                ; DATAOUT          ;                       ;
; cross_corr[1][24] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[1][0]                                ; DATAOUT          ;                       ;
; cross_corr[1][25] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[1][0]                                ; DATAOUT          ;                       ;
; cross_corr[1][26] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[1][0]                                ; DATAOUT          ;                       ;
; cross_corr[1][27] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[1][0]                                ; DATAOUT          ;                       ;
; cross_corr[1][28] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[1][0]                                ; DATAOUT          ;                       ;
; cross_corr[1][29] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[1][0]                                ; DATAOUT          ;                       ;
; cross_corr[1][30] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[1][0]                                ; DATAOUT          ;                       ;
; cross_corr[1][31] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[1][0]                                ; DATAOUT          ;                       ;
; cross_corr[2][0]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult1|mult_36t:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; cross_corr[2][1]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[2][0]                                ; DATAOUT          ;                       ;
; cross_corr[2][2]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[2][0]                                ; DATAOUT          ;                       ;
; cross_corr[2][3]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[2][0]                                ; DATAOUT          ;                       ;
; cross_corr[2][4]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[2][0]                                ; DATAOUT          ;                       ;
; cross_corr[2][5]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[2][0]                                ; DATAOUT          ;                       ;
; cross_corr[2][6]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[2][0]                                ; DATAOUT          ;                       ;
; cross_corr[2][7]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[2][0]                                ; DATAOUT          ;                       ;
; cross_corr[2][8]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[2][0]                                ; DATAOUT          ;                       ;
; cross_corr[2][9]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[2][0]                                ; DATAOUT          ;                       ;
; cross_corr[2][10] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[2][0]                                ; DATAOUT          ;                       ;
; cross_corr[2][11] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[2][0]                                ; DATAOUT          ;                       ;
; cross_corr[2][12] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[2][0]                                ; DATAOUT          ;                       ;
; cross_corr[2][13] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[2][0]                                ; DATAOUT          ;                       ;
; cross_corr[2][14] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[2][0]                                ; DATAOUT          ;                       ;
; cross_corr[2][15] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[2][0]                                ; DATAOUT          ;                       ;
; cross_corr[2][16] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[2][0]                                ; DATAOUT          ;                       ;
; cross_corr[2][17] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[2][0]                                ; DATAOUT          ;                       ;
; cross_corr[2][18] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[2][0]                                ; DATAOUT          ;                       ;
; cross_corr[2][19] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[2][0]                                ; DATAOUT          ;                       ;
; cross_corr[2][20] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[2][0]                                ; DATAOUT          ;                       ;
; cross_corr[2][21] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[2][0]                                ; DATAOUT          ;                       ;
; cross_corr[2][22] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[2][0]                                ; DATAOUT          ;                       ;
; cross_corr[2][23] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[2][0]                                ; DATAOUT          ;                       ;
; cross_corr[2][24] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[2][0]                                ; DATAOUT          ;                       ;
; cross_corr[2][25] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[2][0]                                ; DATAOUT          ;                       ;
; cross_corr[2][26] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[2][0]                                ; DATAOUT          ;                       ;
; cross_corr[2][27] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[2][0]                                ; DATAOUT          ;                       ;
; cross_corr[2][28] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[2][0]                                ; DATAOUT          ;                       ;
; cross_corr[2][29] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[2][0]                                ; DATAOUT          ;                       ;
; cross_corr[2][30] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[2][0]                                ; DATAOUT          ;                       ;
; cross_corr[2][31] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[2][0]                                ; DATAOUT          ;                       ;
; cross_corr[3][0]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult2|mult_36t:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; cross_corr[3][1]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[3][0]                                ; DATAOUT          ;                       ;
; cross_corr[3][2]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[3][0]                                ; DATAOUT          ;                       ;
; cross_corr[3][3]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[3][0]                                ; DATAOUT          ;                       ;
; cross_corr[3][4]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[3][0]                                ; DATAOUT          ;                       ;
; cross_corr[3][5]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[3][0]                                ; DATAOUT          ;                       ;
; cross_corr[3][6]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[3][0]                                ; DATAOUT          ;                       ;
; cross_corr[3][7]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[3][0]                                ; DATAOUT          ;                       ;
; cross_corr[3][8]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[3][0]                                ; DATAOUT          ;                       ;
; cross_corr[3][9]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[3][0]                                ; DATAOUT          ;                       ;
; cross_corr[3][10] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[3][0]                                ; DATAOUT          ;                       ;
; cross_corr[3][11] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[3][0]                                ; DATAOUT          ;                       ;
; cross_corr[3][12] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[3][0]                                ; DATAOUT          ;                       ;
; cross_corr[3][13] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[3][0]                                ; DATAOUT          ;                       ;
; cross_corr[3][14] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[3][0]                                ; DATAOUT          ;                       ;
; cross_corr[3][15] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[3][0]                                ; DATAOUT          ;                       ;
; cross_corr[3][16] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[3][0]                                ; DATAOUT          ;                       ;
; cross_corr[3][17] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[3][0]                                ; DATAOUT          ;                       ;
; cross_corr[3][18] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[3][0]                                ; DATAOUT          ;                       ;
; cross_corr[3][19] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[3][0]                                ; DATAOUT          ;                       ;
; cross_corr[3][20] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[3][0]                                ; DATAOUT          ;                       ;
; cross_corr[3][21] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[3][0]                                ; DATAOUT          ;                       ;
; cross_corr[3][22] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[3][0]                                ; DATAOUT          ;                       ;
; cross_corr[3][23] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[3][0]                                ; DATAOUT          ;                       ;
; cross_corr[3][24] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[3][0]                                ; DATAOUT          ;                       ;
; cross_corr[3][25] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[3][0]                                ; DATAOUT          ;                       ;
; cross_corr[3][26] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[3][0]                                ; DATAOUT          ;                       ;
; cross_corr[3][27] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[3][0]                                ; DATAOUT          ;                       ;
; cross_corr[3][28] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[3][0]                                ; DATAOUT          ;                       ;
; cross_corr[3][29] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[3][0]                                ; DATAOUT          ;                       ;
; cross_corr[3][30] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[3][0]                                ; DATAOUT          ;                       ;
; cross_corr[3][31] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[3][0]                                ; DATAOUT          ;                       ;
; cross_corr[4][0]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult3|mult_36t:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; cross_corr[4][1]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[4][0]                                ; DATAOUT          ;                       ;
; cross_corr[4][2]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[4][0]                                ; DATAOUT          ;                       ;
; cross_corr[4][3]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[4][0]                                ; DATAOUT          ;                       ;
; cross_corr[4][4]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[4][0]                                ; DATAOUT          ;                       ;
; cross_corr[4][5]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[4][0]                                ; DATAOUT          ;                       ;
; cross_corr[4][6]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[4][0]                                ; DATAOUT          ;                       ;
; cross_corr[4][7]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[4][0]                                ; DATAOUT          ;                       ;
; cross_corr[4][8]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[4][0]                                ; DATAOUT          ;                       ;
; cross_corr[4][9]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[4][0]                                ; DATAOUT          ;                       ;
; cross_corr[4][10] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[4][0]                                ; DATAOUT          ;                       ;
; cross_corr[4][11] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[4][0]                                ; DATAOUT          ;                       ;
; cross_corr[4][12] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[4][0]                                ; DATAOUT          ;                       ;
; cross_corr[4][13] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[4][0]                                ; DATAOUT          ;                       ;
; cross_corr[4][14] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[4][0]                                ; DATAOUT          ;                       ;
; cross_corr[4][15] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[4][0]                                ; DATAOUT          ;                       ;
; cross_corr[4][16] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[4][0]                                ; DATAOUT          ;                       ;
; cross_corr[4][17] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[4][0]                                ; DATAOUT          ;                       ;
; cross_corr[4][18] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[4][0]                                ; DATAOUT          ;                       ;
; cross_corr[4][19] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[4][0]                                ; DATAOUT          ;                       ;
; cross_corr[4][20] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[4][0]                                ; DATAOUT          ;                       ;
; cross_corr[4][21] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[4][0]                                ; DATAOUT          ;                       ;
; cross_corr[4][22] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[4][0]                                ; DATAOUT          ;                       ;
; cross_corr[4][23] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[4][0]                                ; DATAOUT          ;                       ;
; cross_corr[4][24] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[4][0]                                ; DATAOUT          ;                       ;
; cross_corr[4][25] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[4][0]                                ; DATAOUT          ;                       ;
; cross_corr[4][26] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[4][0]                                ; DATAOUT          ;                       ;
; cross_corr[4][27] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[4][0]                                ; DATAOUT          ;                       ;
; cross_corr[4][28] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[4][0]                                ; DATAOUT          ;                       ;
; cross_corr[4][29] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[4][0]                                ; DATAOUT          ;                       ;
; cross_corr[4][30] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[4][0]                                ; DATAOUT          ;                       ;
; cross_corr[4][31] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[4][0]                                ; DATAOUT          ;                       ;
; cross_corr[5][0]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult4|mult_36t:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; cross_corr[5][1]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[5][0]                                ; DATAOUT          ;                       ;
; cross_corr[5][2]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[5][0]                                ; DATAOUT          ;                       ;
; cross_corr[5][3]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[5][0]                                ; DATAOUT          ;                       ;
; cross_corr[5][4]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[5][0]                                ; DATAOUT          ;                       ;
; cross_corr[5][5]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[5][0]                                ; DATAOUT          ;                       ;
; cross_corr[5][6]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[5][0]                                ; DATAOUT          ;                       ;
; cross_corr[5][7]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[5][0]                                ; DATAOUT          ;                       ;
; cross_corr[5][8]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[5][0]                                ; DATAOUT          ;                       ;
; cross_corr[5][9]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[5][0]                                ; DATAOUT          ;                       ;
; cross_corr[5][10] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[5][0]                                ; DATAOUT          ;                       ;
; cross_corr[5][11] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[5][0]                                ; DATAOUT          ;                       ;
; cross_corr[5][12] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[5][0]                                ; DATAOUT          ;                       ;
; cross_corr[5][13] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[5][0]                                ; DATAOUT          ;                       ;
; cross_corr[5][14] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[5][0]                                ; DATAOUT          ;                       ;
; cross_corr[5][15] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[5][0]                                ; DATAOUT          ;                       ;
; cross_corr[5][16] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[5][0]                                ; DATAOUT          ;                       ;
; cross_corr[5][17] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[5][0]                                ; DATAOUT          ;                       ;
; cross_corr[5][18] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[5][0]                                ; DATAOUT          ;                       ;
; cross_corr[5][19] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[5][0]                                ; DATAOUT          ;                       ;
; cross_corr[5][20] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[5][0]                                ; DATAOUT          ;                       ;
; cross_corr[5][21] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[5][0]                                ; DATAOUT          ;                       ;
; cross_corr[5][22] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[5][0]                                ; DATAOUT          ;                       ;
; cross_corr[5][23] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[5][0]                                ; DATAOUT          ;                       ;
; cross_corr[5][24] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[5][0]                                ; DATAOUT          ;                       ;
; cross_corr[5][25] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[5][0]                                ; DATAOUT          ;                       ;
; cross_corr[5][26] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[5][0]                                ; DATAOUT          ;                       ;
; cross_corr[5][27] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[5][0]                                ; DATAOUT          ;                       ;
; cross_corr[5][28] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[5][0]                                ; DATAOUT          ;                       ;
; cross_corr[5][29] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[5][0]                                ; DATAOUT          ;                       ;
; cross_corr[5][30] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[5][0]                                ; DATAOUT          ;                       ;
; cross_corr[5][31] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[5][0]                                ; DATAOUT          ;                       ;
; cross_corr[6][0]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult5|mult_36t:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; cross_corr[6][1]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[6][0]                                ; DATAOUT          ;                       ;
; cross_corr[6][2]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[6][0]                                ; DATAOUT          ;                       ;
; cross_corr[6][3]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[6][0]                                ; DATAOUT          ;                       ;
; cross_corr[6][4]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[6][0]                                ; DATAOUT          ;                       ;
; cross_corr[6][5]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[6][0]                                ; DATAOUT          ;                       ;
; cross_corr[6][6]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[6][0]                                ; DATAOUT          ;                       ;
; cross_corr[6][7]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[6][0]                                ; DATAOUT          ;                       ;
; cross_corr[6][8]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[6][0]                                ; DATAOUT          ;                       ;
; cross_corr[6][9]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[6][0]                                ; DATAOUT          ;                       ;
; cross_corr[6][10] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[6][0]                                ; DATAOUT          ;                       ;
; cross_corr[6][11] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[6][0]                                ; DATAOUT          ;                       ;
; cross_corr[6][12] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[6][0]                                ; DATAOUT          ;                       ;
; cross_corr[6][13] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[6][0]                                ; DATAOUT          ;                       ;
; cross_corr[6][14] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[6][0]                                ; DATAOUT          ;                       ;
; cross_corr[6][15] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[6][0]                                ; DATAOUT          ;                       ;
; cross_corr[6][16] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[6][0]                                ; DATAOUT          ;                       ;
; cross_corr[6][17] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[6][0]                                ; DATAOUT          ;                       ;
; cross_corr[6][18] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[6][0]                                ; DATAOUT          ;                       ;
; cross_corr[6][19] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[6][0]                                ; DATAOUT          ;                       ;
; cross_corr[6][20] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[6][0]                                ; DATAOUT          ;                       ;
; cross_corr[6][21] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[6][0]                                ; DATAOUT          ;                       ;
; cross_corr[6][22] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[6][0]                                ; DATAOUT          ;                       ;
; cross_corr[6][23] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[6][0]                                ; DATAOUT          ;                       ;
; cross_corr[6][24] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[6][0]                                ; DATAOUT          ;                       ;
; cross_corr[6][25] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[6][0]                                ; DATAOUT          ;                       ;
; cross_corr[6][26] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[6][0]                                ; DATAOUT          ;                       ;
; cross_corr[6][27] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[6][0]                                ; DATAOUT          ;                       ;
; cross_corr[6][28] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[6][0]                                ; DATAOUT          ;                       ;
; cross_corr[6][29] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[6][0]                                ; DATAOUT          ;                       ;
; cross_corr[6][30] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[6][0]                                ; DATAOUT          ;                       ;
; cross_corr[6][31] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; cross_corr[6][0]                                ; DATAOUT          ;                       ;
+-------------------+-----------------+------------------+---------------------+-----------+----------------+-------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 8563 ) ; 0.00 % ( 0 / 8563 )        ; 0.00 % ( 0 / 8563 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 8563 ) ; 0.00 % ( 0 / 8563 )        ; 0.00 % ( 0 / 8563 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; pzdyqx:nabboc                  ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; pzdyqx:nabboc                  ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 8154 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; pzdyqx:nabboc                  ; 0.00 % ( 0 / 198 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 198 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 13 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/LENOVO/Documents/1415063H/Procesamiento de senales/FPGA/output_files/BeamForming9MicMEMS.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 5,100 / 6,272 ( 81 % )     ;
;     -- Combinational with no register       ; 1511                       ;
;     -- Register only                        ; 766                        ;
;     -- Combinational with a register        ; 2823                       ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 1026                       ;
;     -- 3 input functions                    ; 2276                       ;
;     -- <=2 input functions                  ; 1032                       ;
;     -- Register only                        ; 766                        ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 2252                       ;
;     -- arithmetic mode                      ; 2082                       ;
;                                             ;                            ;
; Total registers*                            ; 3,589 / 6,684 ( 54 % )     ;
;     -- Dedicated logic registers            ; 3,589 / 6,272 ( 57 % )     ;
;     -- I/O registers                        ; 0 / 412 ( 0 % )            ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 392 / 392 ( 100 % )        ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 56 / 92 ( 61 % )           ;
;     -- Clock pins                           ; 3 / 3 ( 100 % )            ;
;     -- Dedicated input pins                 ; 3 / 9 ( 33 % )             ;
;                                             ;                            ;
; M9Ks                                        ; 28 / 30 ( 93 % )           ;
; Total block memory bits                     ; 6,104 / 276,480 ( 2 % )    ;
; Total block memory implementation bits      ; 258,048 / 276,480 ( 93 % ) ;
; Embedded Multiplier 9-bit elements          ; 26 / 30 ( 87 % )           ;
; PLLs                                        ; 1 / 2 ( 50 % )             ;
; Global signals                              ; 9                          ;
;     -- Global clocks                        ; 9 / 10 ( 90 % )            ;
; JTAGs                                       ; 1 / 1 ( 100 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )              ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )              ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 9.6% / 9.9% / 9.2%         ;
; Peak interconnect usage (total/H/V)         ; 20.2% / 19.8% / 20.7%      ;
; Maximum fan-out                             ; 3517                       ;
; Highest non-global fan-out                  ; 1218                       ;
; Total fan-out                               ; 28097                      ;
; Average fan-out                             ; 3.22                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                   ;
+---------------------------------------------+----------------------+--------------------+--------------------+--------------------------------+
; Statistic                                   ; Top                  ; pzdyqx:nabboc      ; sld_hub:auto_hub   ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------+--------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                ; Low                ; Low                            ;
;                                             ;                      ;                    ;                    ;                                ;
; Total logic elements                        ; 4834 / 6272 ( 77 % ) ; 130 / 6272 ( 2 % ) ; 136 / 6272 ( 2 % ) ; 0 / 6272 ( 0 % )               ;
;     -- Combinational with no register       ; 1393                 ; 58                 ; 60                 ; 0                              ;
;     -- Register only                        ; 742                  ; 8                  ; 16                 ; 0                              ;
;     -- Combinational with a register        ; 2699                 ; 64                 ; 60                 ; 0                              ;
;                                             ;                      ;                    ;                    ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                    ;                    ;                                ;
;     -- 4 input functions                    ; 923                  ; 50                 ; 53                 ; 0                              ;
;     -- 3 input functions                    ; 2224                 ; 26                 ; 26                 ; 0                              ;
;     -- <=2 input functions                  ; 945                  ; 46                 ; 41                 ; 0                              ;
;     -- Register only                        ; 742                  ; 8                  ; 16                 ; 0                              ;
;                                             ;                      ;                    ;                    ;                                ;
; Logic elements by mode                      ;                      ;                    ;                    ;                                ;
;     -- normal mode                          ; 2022                 ; 118                ; 112                ; 0                              ;
;     -- arithmetic mode                      ; 2070                 ; 4                  ; 8                  ; 0                              ;
;                                             ;                      ;                    ;                    ;                                ;
; Total registers                             ; 3441                 ; 72                 ; 76                 ; 0                              ;
;     -- Dedicated logic registers            ; 3441 / 6272 ( 55 % ) ; 72 / 6272 ( 1 % )  ; 76 / 6272 ( 1 % )  ; 0 / 6272 ( 0 % )               ;
;     -- I/O registers                        ; 0                    ; 0                  ; 0                  ; 0                              ;
;                                             ;                      ;                    ;                    ;                                ;
; Total LABs:  partially or completely used   ; 368 / 392 ( 94 % )   ; 16 / 392 ( 4 % )   ; 13 / 392 ( 3 % )   ; 0 / 392 ( 0 % )                ;
;                                             ;                      ;                    ;                    ;                                ;
; Virtual pins                                ; 0                    ; 0                  ; 0                  ; 0                              ;
; I/O pins                                    ; 56                   ; 0                  ; 0                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 26 / 30 ( 87 % )     ; 0 / 30 ( 0 % )     ; 0 / 30 ( 0 % )     ; 0 / 30 ( 0 % )                 ;
; Total memory bits                           ; 6104                 ; 0                  ; 0                  ; 0                              ;
; Total RAM block bits                        ; 258048               ; 0                  ; 0                  ; 0                              ;
; JTAG                                        ; 1 / 1 ( 100 % )      ; 0 / 1 ( 0 % )      ; 0 / 1 ( 0 % )      ; 0 / 1 ( 0 % )                  ;
; PLL                                         ; 0 / 2 ( 0 % )        ; 0 / 2 ( 0 % )      ; 0 / 2 ( 0 % )      ; 1 / 2 ( 50 % )                 ;
; M9K                                         ; 28 / 30 ( 93 % )     ; 0 / 30 ( 0 % )     ; 0 / 30 ( 0 % )     ; 0 / 30 ( 0 % )                 ;
; Clock control block                         ; 2 / 12 ( 16 % )      ; 4 / 12 ( 33 % )    ; 2 / 12 ( 16 % )    ; 2 / 12 ( 16 % )                ;
;                                             ;                      ;                    ;                    ;                                ;
; Connections                                 ;                      ;                    ;                    ;                                ;
;     -- Input Connections                    ; 3575                 ; 72                 ; 111                ; 2                              ;
;     -- Registered Input Connections         ; 3510                 ; 33                 ; 85                 ; 0                              ;
;     -- Output Connections                   ; 140                  ; 59                 ; 43                 ; 3518                           ;
;     -- Registered Output Connections        ; 0                    ; 58                 ; 43                 ; 0                              ;
;                                             ;                      ;                    ;                    ;                                ;
; Internal Connections                        ;                      ;                    ;                    ;                                ;
;     -- Total Connections                    ; 27597                ; 627                ; 666                ; 3528                           ;
;     -- Registered Connections               ; 14287                ; 353                ; 419                ; 0                              ;
;                                             ;                      ;                    ;                    ;                                ;
; External Connections                        ;                      ;                    ;                    ;                                ;
;     -- Top                                  ; 0                    ; 86                 ; 109                ; 3520                           ;
;     -- pzdyqx:nabboc                        ; 86                   ; 0                  ; 45                 ; 0                              ;
;     -- sld_hub:auto_hub                     ; 109                  ; 45                 ; 0                  ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 3520                 ; 0                  ; 0                  ; 0                              ;
;                                             ;                      ;                    ;                    ;                                ;
; Partition Interface                         ;                      ;                    ;                    ;                                ;
;     -- Input Ports                          ; 25                   ; 11                 ; 37                 ; 2                              ;
;     -- Output Ports                         ; 36                   ; 4                  ; 54                 ; 1                              ;
;     -- Bidir Ports                          ; 0                    ; 0                  ; 0                  ; 0                              ;
;                                             ;                      ;                    ;                    ;                                ;
; Registered Ports                            ;                      ;                    ;                    ;                                ;
;     -- Registered Input Ports               ; 0                    ; 3                  ; 3                  ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 3                  ; 21                 ; 0                              ;
;                                             ;                      ;                    ;                    ;                                ;
; Port Connectivity                           ;                      ;                    ;                    ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                  ; 1                  ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                  ; 28                 ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                  ; 0                  ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                  ; 0                  ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                  ; 25                 ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                  ; 0                  ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 2                  ; 30                 ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                  ; 42                 ; 0                              ;
+---------------------------------------------+----------------------+--------------------+--------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                      ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; CLK_50MHz      ; 23    ; 1        ; 0            ; 11           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; beam_angle[0]  ; 143   ; 8        ; 1            ; 24           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; beam_angle[10] ; 88    ; 5        ; 34           ; 12           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; beam_angle[1]  ; 144   ; 8        ; 1            ; 24           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; beam_angle[2]  ; 33    ; 2        ; 0            ; 6            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; beam_angle[3]  ; 50    ; 3        ; 13           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; beam_angle[4]  ; 42    ; 3        ; 3            ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; beam_angle[5]  ; 77    ; 5        ; 34           ; 4            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; beam_angle[6]  ; 66    ; 4        ; 28           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; beam_angle[7]  ; 110   ; 7        ; 30           ; 24           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; beam_angle[8]  ; 112   ; 7        ; 28           ; 24           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; beam_angle[9]  ; 38    ; 3        ; 1            ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; beam_enable    ; 87    ; 5        ; 34           ; 10           ; 7            ; 16                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; pdm_data[0]    ; 90    ; 6        ; 34           ; 12           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; pdm_data[1]    ; 86    ; 5        ; 34           ; 9            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; pdm_data[2]    ; 51    ; 3        ; 16           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; pdm_data[3]    ; 80    ; 5        ; 34           ; 7            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; pdm_data[4]    ; 65    ; 4        ; 28           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; pdm_data[5]    ; 91    ; 6        ; 34           ; 12           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; pdm_data[6]    ; 53    ; 3        ; 16           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; reset          ; 89    ; 5        ; 34           ; 12           ; 14           ; 3352                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name             ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; doa_estimate[0]  ; 132   ; 8        ; 13           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; doa_estimate[10] ; 133   ; 8        ; 13           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; doa_estimate[1]  ; 136   ; 8        ; 9            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; doa_estimate[2]  ; 128   ; 8        ; 16           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; doa_estimate[3]  ; 138   ; 8        ; 7            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; doa_estimate[4]  ; 127   ; 7        ; 16           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; doa_estimate[5]  ; 137   ; 8        ; 7            ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; doa_estimate[6]  ; 129   ; 8        ; 16           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; doa_estimate[7]  ; 135   ; 8        ; 11           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; doa_estimate[8]  ; 126   ; 7        ; 16           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; doa_estimate[9]  ; 141   ; 8        ; 5            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; doa_valid        ; 99    ; 6        ; 34           ; 17           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; led_status[0]    ; 68    ; 4        ; 30           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; led_status[1]    ; 70    ; 4        ; 32           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; led_status[2]    ; 125   ; 7        ; 18           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; led_status[3]    ; 85    ; 5        ; 34           ; 9            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; led_status[4]    ; 111   ; 7        ; 30           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; pcm_data[0]      ; 113   ; 7        ; 28           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; pcm_data[10]     ; 58    ; 4        ; 21           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; pcm_data[11]     ; 105   ; 6        ; 34           ; 19           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; pcm_data[12]     ; 98    ; 6        ; 34           ; 17           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; pcm_data[13]     ; 114   ; 7        ; 28           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; pcm_data[14]     ; 103   ; 6        ; 34           ; 18           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; pcm_data[15]     ; 59    ; 4        ; 23           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; pcm_data[1]      ; 119   ; 7        ; 23           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; pcm_data[2]      ; 84    ; 5        ; 34           ; 9            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; pcm_data[3]      ; 120   ; 7        ; 23           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; pcm_data[4]      ; 60    ; 4        ; 23           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; pcm_data[5]      ; 115   ; 7        ; 28           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; pcm_data[6]      ; 104   ; 6        ; 34           ; 18           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; pcm_data[7]      ; 100   ; 6        ; 34           ; 17           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; pcm_data[8]      ; 83    ; 5        ; 34           ; 9            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; pcm_data[9]      ; 121   ; 7        ; 23           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; pcm_valid        ; 106   ; 6        ; 34           ; 20           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; pdm_clk          ; 43    ; 3        ; 5            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; 6        ; DIFFIO_L1n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; 8        ; DIFFIO_L2p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; 9        ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 12       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; 13       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; 14       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 15       ; TDI                         ; -                        ; altera_reserved_tdi     ; JTAG Pin                  ;
; 16       ; TCK                         ; -                        ; altera_reserved_tck     ; JTAG Pin                  ;
; 18       ; TMS                         ; -                        ; altera_reserved_tms     ; JTAG Pin                  ;
; 20       ; TDO                         ; -                        ; altera_reserved_tdo     ; JTAG Pin                  ;
; 21       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; 86       ; DIFFIO_R7n, DEV_OE          ; Use as regular IO        ; pdm_data[1]             ; Dual Purpose Pin          ;
; 87       ; DIFFIO_R7p, DEV_CLRn        ; Use as regular IO        ; beam_enable             ; Dual Purpose Pin          ;
; 92       ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; 94       ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 96       ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 98       ; DIFFIO_R4n, INIT_DONE       ; Use as regular IO        ; pcm_data[12]            ; Dual Purpose Pin          ;
; 99       ; DIFFIO_R4p, CRC_ERROR       ; Use as regular IO        ; doa_valid               ; Dual Purpose Pin          ;
; 101      ; DIFFIO_R3n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; 103      ; DIFFIO_R3p, CLKUSR          ; Use as regular IO        ; pcm_data[14]            ; Dual Purpose Pin          ;
; 132      ; DIFFIO_T10n, DATA2          ; Use as regular IO        ; doa_estimate[0]         ; Dual Purpose Pin          ;
; 133      ; DIFFIO_T10p, DATA3          ; Use as regular IO        ; doa_estimate[10]        ; Dual Purpose Pin          ;
; 137      ; DATA5                       ; Use as regular IO        ; doa_estimate[5]         ; Dual Purpose Pin          ;
; 138      ; DATA6                       ; Use as regular IO        ; doa_estimate[3]         ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1        ; 5 / 11 ( 45 % )   ; 2.5V          ; --           ;
; 2        ; 1 / 8 ( 13 % )    ; 2.5V          ; --           ;
; 3        ; 6 / 11 ( 55 % )   ; 2.5V          ; --           ;
; 4        ; 7 / 14 ( 50 % )   ; 2.5V          ; --           ;
; 5        ; 9 / 13 ( 69 % )   ; 2.5V          ; --           ;
; 6        ; 10 / 10 ( 100 % ) ; 2.5V          ; --           ;
; 7        ; 12 / 13 ( 92 % )  ; 2.5V          ; --           ;
; 8        ; 11 / 12 ( 92 % )  ; 2.5V          ; --           ;
+----------+-------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 2        ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 3        ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 4        ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 5        ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 6        ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 7        ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 8        ; 7          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 9        ; 9          ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 10       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 11       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 12       ; 15         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 13       ; 16         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 14       ; 17         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; altera_reserved_tdi                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; 16       ; 19         ; 1        ; altera_reserved_tck                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; 17       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 18       ; 20         ; 1        ; altera_reserved_tms                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; 19       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 21         ; 1        ; altera_reserved_tdo                                       ; output ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; 21       ; 22         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 22       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 23       ; 24         ; 1        ; CLK_50MHz                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 24       ; 25         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 25       ; 26         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 26       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 27       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 28       ; 31         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 29       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 30       ; 34         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 31       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 32       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 33       ; 40         ; 2        ; beam_angle[2]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 34       ; 41         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 35       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ; 45         ; 3        ; beam_angle[9]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 39       ; 46         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 40       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 41       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 42       ; 52         ; 3        ; beam_angle[4]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 43       ; 53         ; 3        ; pdm_clk                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 44       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 45       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 46       ; 58         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 47       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 48       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 49       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 50       ; 69         ; 3        ; beam_angle[3]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 51       ; 70         ; 3        ; pdm_data[2]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 52       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 53       ; 73         ; 3        ; pdm_data[6]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 54       ; 74         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 55       ; 75         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 56       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 57       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 58       ; 80         ; 4        ; pcm_data[10]                                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 59       ; 83         ; 4        ; pcm_data[15]                                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 60       ; 84         ; 4        ; pcm_data[4]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 61       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 62       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 63       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 64       ; 89         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 65       ; 90         ; 4        ; pdm_data[4]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 66       ; 93         ; 4        ; beam_angle[6]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 67       ; 94         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 68       ; 96         ; 4        ; led_status[0]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 69       ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 70       ; 98         ; 4        ; led_status[1]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 71       ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 72       ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 73       ; 102        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 74       ; 103        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 75       ; 104        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 76       ; 106        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 77       ; 107        ; 5        ; beam_angle[5]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 78       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 79       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 80       ; 113        ; 5        ; pdm_data[3]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 81       ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 82       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 117        ; 5        ; pcm_data[8]                                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 84       ; 118        ; 5        ; pcm_data[2]                                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 85       ; 119        ; 5        ; led_status[3]                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 86       ; 120        ; 5        ; pdm_data[1]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 87       ; 121        ; 5        ; beam_enable                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 88       ; 125        ; 5        ; beam_angle[10]                                            ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 89       ; 126        ; 5        ; reset                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 90       ; 127        ; 6        ; pdm_data[0]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 91       ; 128        ; 6        ; pdm_data[5]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 92       ; 129        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 93       ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 94       ; 130        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 95       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 96       ; 131        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 132        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 133        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 98       ; 136        ; 6        ; pcm_data[12]                                              ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 99       ; 137        ; 6        ; doa_valid                                                 ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 100      ; 138        ; 6        ; pcm_data[7]                                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 101      ; 139        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 102      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 103      ; 140        ; 6        ; pcm_data[14]                                              ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 104      ; 141        ; 6        ; pcm_data[6]                                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 105      ; 142        ; 6        ; pcm_data[11]                                              ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 106      ; 146        ; 6        ; pcm_valid                                                 ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 107      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ; 152        ; 7        ; beam_angle[7]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 111      ; 154        ; 7        ; led_status[4]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 112      ; 155        ; 7        ; beam_angle[8]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 113      ; 156        ; 7        ; pcm_data[0]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 114      ; 157        ; 7        ; pcm_data[13]                                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 115      ; 158        ; 7        ; pcm_data[5]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 116      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 117      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 118      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 119      ; 163        ; 7        ; pcm_data[1]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 120      ; 164        ; 7        ; pcm_data[3]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 121      ; 165        ; 7        ; pcm_data[9]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 122      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 123      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ; 173        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 125      ; 174        ; 7        ; led_status[2]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 126      ; 175        ; 7        ; doa_estimate[8]                                           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 127      ; 176        ; 7        ; doa_estimate[4]                                           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 128      ; 177        ; 8        ; doa_estimate[2]                                           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 129      ; 178        ; 8        ; doa_estimate[6]                                           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 130      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 132      ; 181        ; 8        ; doa_estimate[0]                                           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 133      ; 182        ; 8        ; doa_estimate[10]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 134      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 135      ; 185        ; 8        ; doa_estimate[7]                                           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 136      ; 187        ; 8        ; doa_estimate[1]                                           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 137      ; 190        ; 8        ; doa_estimate[5]                                           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 138      ; 191        ; 8        ; doa_estimate[3]                                           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 139      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 140      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 195        ; 8        ; doa_estimate[9]                                           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 142      ; 201        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 143      ; 202        ; 8        ; beam_angle[0]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 144      ; 203        ; 8        ; beam_angle[1]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; EPAD     ;            ;          ; GND                                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                     ;
+-------------------------------+---------------------------------------------------------------------------------+
; Name                          ; pll_3M2Hz:pll_inst|altpll:altpll_component|pll_3M2Hz_altpll:auto_generated|pll1 ;
+-------------------------------+---------------------------------------------------------------------------------+
; SDC pin name                  ; pll_inst|altpll_component|auto_generated|pll1                                   ;
; PLL mode                      ; Normal                                                                          ;
; Compensate clock              ; clock0                                                                          ;
; Compensated input/output pins ; --                                                                              ;
; Switchover type               ; --                                                                              ;
; Input frequency 0             ; 50.0 MHz                                                                        ;
; Input frequency 1             ; --                                                                              ;
; Nominal PFD frequency         ; 50.0 MHz                                                                        ;
; Nominal VCO frequency         ; 400.0 MHz                                                                       ;
; VCO post scale K counter      ; 2                                                                               ;
; VCO frequency control         ; Auto                                                                            ;
; VCO phase shift step          ; 312 ps                                                                          ;
; VCO multiply                  ; --                                                                              ;
; VCO divide                    ; --                                                                              ;
; Freq min lock                 ; 37.5 MHz                                                                        ;
; Freq max lock                 ; 81.27 MHz                                                                       ;
; M VCO Tap                     ; 0                                                                               ;
; M Initial                     ; 1                                                                               ;
; M value                       ; 8                                                                               ;
; N value                       ; 1                                                                               ;
; Charge pump current           ; setting 1                                                                       ;
; Loop filter resistance        ; setting 27                                                                      ;
; Loop filter capacitance       ; setting 0                                                                       ;
; Bandwidth                     ; 1.03 MHz to 1.97 MHz                                                            ;
; Bandwidth type                ; Medium                                                                          ;
; Real time reconfigurable      ; Off                                                                             ;
; Scan chain MIF file           ; --                                                                              ;
; Preserve PLL counter order    ; Off                                                                             ;
; PLL location                  ; PLL_1                                                                           ;
; Inclk0 signal                 ; CLK_50MHz                                                                       ;
; Inclk1 signal                 ; --                                                                              ;
; Inclk0 signal type            ; Dedicated Pin                                                                   ;
; Inclk1 signal type            ; --                                                                              ;
+-------------------------------+---------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                  ;
+---------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------------+
; Name                                                                                        ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                         ;
+---------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------------+
; pll_3M2Hz:pll_inst|altpll:altpll_component|pll_3M2Hz_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 8    ; 125 ; 3.2 MHz          ; 0 (0 ps)    ; 0.36 (312 ps)    ; 50/50      ; C0      ; 125           ; 63/62 Odd  ; --            ; 1       ; 0       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
+---------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------------+


+--------------------------------------------------+
; I/O Assignment Warnings                          ;
+------------------+-------------------------------+
; Pin Name         ; Reason                        ;
+------------------+-------------------------------+
; pdm_clk          ; Incomplete set of assignments ;
; beam_angle[0]    ; Incomplete set of assignments ;
; beam_angle[1]    ; Incomplete set of assignments ;
; beam_angle[2]    ; Incomplete set of assignments ;
; beam_angle[3]    ; Incomplete set of assignments ;
; beam_angle[4]    ; Incomplete set of assignments ;
; beam_angle[5]    ; Incomplete set of assignments ;
; beam_angle[6]    ; Incomplete set of assignments ;
; beam_angle[7]    ; Incomplete set of assignments ;
; beam_angle[8]    ; Incomplete set of assignments ;
; beam_angle[9]    ; Incomplete set of assignments ;
; beam_angle[10]   ; Incomplete set of assignments ;
; pcm_data[0]      ; Incomplete set of assignments ;
; pcm_data[1]      ; Incomplete set of assignments ;
; pcm_data[2]      ; Incomplete set of assignments ;
; pcm_data[3]      ; Incomplete set of assignments ;
; pcm_data[4]      ; Incomplete set of assignments ;
; pcm_data[5]      ; Incomplete set of assignments ;
; pcm_data[6]      ; Incomplete set of assignments ;
; pcm_data[7]      ; Incomplete set of assignments ;
; pcm_data[8]      ; Incomplete set of assignments ;
; pcm_data[9]      ; Incomplete set of assignments ;
; pcm_data[10]     ; Incomplete set of assignments ;
; pcm_data[11]     ; Incomplete set of assignments ;
; pcm_data[12]     ; Incomplete set of assignments ;
; pcm_data[13]     ; Incomplete set of assignments ;
; pcm_data[14]     ; Incomplete set of assignments ;
; pcm_data[15]     ; Incomplete set of assignments ;
; pcm_valid        ; Incomplete set of assignments ;
; doa_estimate[0]  ; Incomplete set of assignments ;
; doa_estimate[1]  ; Incomplete set of assignments ;
; doa_estimate[2]  ; Incomplete set of assignments ;
; doa_estimate[3]  ; Incomplete set of assignments ;
; doa_estimate[4]  ; Incomplete set of assignments ;
; doa_estimate[5]  ; Incomplete set of assignments ;
; doa_estimate[6]  ; Incomplete set of assignments ;
; doa_estimate[7]  ; Incomplete set of assignments ;
; doa_estimate[8]  ; Incomplete set of assignments ;
; doa_estimate[9]  ; Incomplete set of assignments ;
; doa_estimate[10] ; Incomplete set of assignments ;
; doa_valid        ; Incomplete set of assignments ;
; led_status[0]    ; Incomplete set of assignments ;
; led_status[1]    ; Incomplete set of assignments ;
; led_status[2]    ; Incomplete set of assignments ;
; led_status[3]    ; Incomplete set of assignments ;
; led_status[4]    ; Incomplete set of assignments ;
; beam_enable      ; Incomplete set of assignments ;
; reset            ; Incomplete set of assignments ;
; CLK_50MHz        ; Incomplete set of assignments ;
; pdm_data[0]      ; Incomplete set of assignments ;
; pdm_data[5]      ; Incomplete set of assignments ;
; pdm_data[2]      ; Incomplete set of assignments ;
; pdm_data[1]      ; Incomplete set of assignments ;
; pdm_data[3]      ; Incomplete set of assignments ;
; pdm_data[4]      ; Incomplete set of assignments ;
; pdm_data[6]      ; Incomplete set of assignments ;
; pdm_clk          ; Missing location assignment   ;
; beam_angle[0]    ; Missing location assignment   ;
; beam_angle[1]    ; Missing location assignment   ;
; beam_angle[2]    ; Missing location assignment   ;
; beam_angle[3]    ; Missing location assignment   ;
; beam_angle[4]    ; Missing location assignment   ;
; beam_angle[5]    ; Missing location assignment   ;
; beam_angle[6]    ; Missing location assignment   ;
; beam_angle[7]    ; Missing location assignment   ;
; beam_angle[8]    ; Missing location assignment   ;
; beam_angle[9]    ; Missing location assignment   ;
; beam_angle[10]   ; Missing location assignment   ;
; pcm_data[0]      ; Missing location assignment   ;
; pcm_data[1]      ; Missing location assignment   ;
; pcm_data[2]      ; Missing location assignment   ;
; pcm_data[3]      ; Missing location assignment   ;
; pcm_data[4]      ; Missing location assignment   ;
; pcm_data[5]      ; Missing location assignment   ;
; pcm_data[6]      ; Missing location assignment   ;
; pcm_data[7]      ; Missing location assignment   ;
; pcm_data[8]      ; Missing location assignment   ;
; pcm_data[9]      ; Missing location assignment   ;
; pcm_data[10]     ; Missing location assignment   ;
; pcm_data[11]     ; Missing location assignment   ;
; pcm_data[12]     ; Missing location assignment   ;
; pcm_data[13]     ; Missing location assignment   ;
; pcm_data[14]     ; Missing location assignment   ;
; pcm_data[15]     ; Missing location assignment   ;
; pcm_valid        ; Missing location assignment   ;
; doa_estimate[0]  ; Missing location assignment   ;
; doa_estimate[1]  ; Missing location assignment   ;
; doa_estimate[2]  ; Missing location assignment   ;
; doa_estimate[3]  ; Missing location assignment   ;
; doa_estimate[4]  ; Missing location assignment   ;
; doa_estimate[5]  ; Missing location assignment   ;
; doa_estimate[6]  ; Missing location assignment   ;
; doa_estimate[7]  ; Missing location assignment   ;
; doa_estimate[8]  ; Missing location assignment   ;
; doa_estimate[9]  ; Missing location assignment   ;
; doa_estimate[10] ; Missing location assignment   ;
; doa_valid        ; Missing location assignment   ;
; led_status[0]    ; Missing location assignment   ;
; led_status[1]    ; Missing location assignment   ;
; led_status[2]    ; Missing location assignment   ;
; led_status[3]    ; Missing location assignment   ;
; led_status[4]    ; Missing location assignment   ;
; beam_enable      ; Missing location assignment   ;
; reset            ; Missing location assignment   ;
; pdm_data[0]      ; Missing location assignment   ;
; pdm_data[5]      ; Missing location assignment   ;
; pdm_data[2]      ; Missing location assignment   ;
; pdm_data[1]      ; Missing location assignment   ;
; pdm_data[3]      ; Missing location assignment   ;
; pdm_data[4]      ; Missing location assignment   ;
; pdm_data[6]      ; Missing location assignment   ;
+------------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                              ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                     ; Entity Name                             ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------+--------------+
; |BeamForming                                                                                                                            ; 5100 (562)  ; 3589 (188)                ; 0 (0)         ; 6104        ; 28   ; 26           ; 0       ; 13        ; 56   ; 0            ; 1511 (374)   ; 766 (30)          ; 2823 (223)       ; |BeamForming                                                                                                                                                                                                                                                                                                                                            ; BeamForming                             ; work         ;
;    |CIC:proc_chain[0].cic_inst|                                                                                                         ; 426 (0)     ; 338 (0)                   ; 0 (0)         ; 360         ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 80 (0)       ; 77 (0)            ; 269 (0)          ; |BeamForming|CIC:proc_chain[0].cic_inst                                                                                                                                                                                                                                                                                                                 ; CIC                                     ; CIC          ;
;       |CIC_cic_ii_0:cic_ii_0|                                                                                                           ; 426 (8)     ; 338 (0)                   ; 0 (0)         ; 360         ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 80 (0)       ; 77 (0)            ; 269 (8)          ; |BeamForming|CIC:proc_chain[0].cic_inst|CIC_cic_ii_0:cic_ii_0                                                                                                                                                                                                                                                                                           ; CIC_cic_ii_0                            ; CIC          ;
;          |alt_cic_core:core|                                                                                                            ; 418 (0)     ; 338 (0)                   ; 0 (0)         ; 360         ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 80 (0)       ; 77 (0)            ; 261 (0)          ; |BeamForming|CIC:proc_chain[0].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core                                                                                                                                                                                                                                                                         ; alt_cic_core                            ; CIC          ;
;             |alt_cic_dec_siso:dec_one|                                                                                                  ; 317 (7)     ; 281 (5)                   ; 0 (0)         ; 88          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (2)       ; 77 (0)            ; 204 (4)          ; |BeamForming|CIC:proc_chain[0].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one                                                                                                                                                                                                                                                ; alt_cic_dec_siso                        ; CIC          ;
;                |auk_dspip_channel_buffer:fifo_regulator|                                                                                ; 27 (0)      ; 12 (0)                    ; 0 (0)         ; 88          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 13 (0)           ; |BeamForming|CIC:proc_chain[0].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator                                                                                                                                                                                                        ; auk_dspip_channel_buffer                ; cic          ;
;                   |scfifo:buffer_FIFO|                                                                                                  ; 27 (0)      ; 12 (0)                    ; 0 (0)         ; 88          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 13 (0)           ; |BeamForming|CIC:proc_chain[0].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO                                                                                                                                                                                     ; scfifo                                  ; work         ;
;                      |scfifo_gm51:auto_generated|                                                                                       ; 27 (0)      ; 12 (0)                    ; 0 (0)         ; 88          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 13 (0)           ; |BeamForming|CIC:proc_chain[0].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_gm51:auto_generated                                                                                                                                                          ; scfifo_gm51                             ; work         ;
;                         |a_dpfifo_rju:dpfifo|                                                                                           ; 27 (19)     ; 12 (7)                    ; 0 (0)         ; 88          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (11)      ; 0 (0)             ; 13 (8)           ; |BeamForming|CIC:proc_chain[0].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_gm51:auto_generated|a_dpfifo_rju:dpfifo                                                                                                                                      ; a_dpfifo_rju                            ; work         ;
;                            |altsyncram_17h1:FIFOram|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 88          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |BeamForming|CIC:proc_chain[0].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_gm51:auto_generated|a_dpfifo_rju:dpfifo|altsyncram_17h1:FIFOram                                                                                                              ; altsyncram_17h1                         ; work         ;
;                            |cntr_7a7:usedw_counter|                                                                                     ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |BeamForming|CIC:proc_chain[0].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_gm51:auto_generated|a_dpfifo_rju:dpfifo|cntr_7a7:usedw_counter                                                                                                               ; cntr_7a7                                ; work         ;
;                            |cntr_q9b:rd_ptr_msb|                                                                                        ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |BeamForming|CIC:proc_chain[0].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_gm51:auto_generated|a_dpfifo_rju:dpfifo|cntr_q9b:rd_ptr_msb                                                                                                                  ; cntr_q9b                                ; work         ;
;                            |cntr_r9b:wr_ptr|                                                                                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |BeamForming|CIC:proc_chain[0].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_gm51:auto_generated|a_dpfifo_rju:dpfifo|cntr_r9b:wr_ptr                                                                                                                      ; cntr_r9b                                ; work         ;
;                |auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|                                                          ; 47 (25)     ; 45 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 22 (0)            ; 23 (23)          ; |BeamForming|CIC:proc_chain[0].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff                                                                                                                                                                                  ; auk_dspip_differentiator                ; cic          ;
;                   |auk_dspip_delay:\glogic:u0|                                                                                          ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 22 (22)           ; 0 (0)            ; |BeamForming|CIC:proc_chain[0].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0                                                                                                                                                       ; auk_dspip_delay                         ; cic          ;
;                |auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|                                                          ; 47 (25)     ; 45 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 22 (0)            ; 23 (23)          ; |BeamForming|CIC:proc_chain[0].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff                                                                                                                                                                                  ; auk_dspip_differentiator                ; cic          ;
;                   |auk_dspip_delay:\glogic:u0|                                                                                          ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 22 (22)           ; 0 (0)            ; |BeamForming|CIC:proc_chain[0].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|auk_dspip_delay:\glogic:u0                                                                                                                                                       ; auk_dspip_delay                         ; cic          ;
;                |auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|                                                          ; 47 (25)     ; 45 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 22 (0)            ; 23 (23)          ; |BeamForming|CIC:proc_chain[0].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff                                                                                                                                                                                  ; auk_dspip_differentiator                ; cic          ;
;                   |auk_dspip_delay:\glogic:u0|                                                                                          ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 22 (22)           ; 0 (0)            ; |BeamForming|CIC:proc_chain[0].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|auk_dspip_delay:\glogic:u0                                                                                                                                                       ; auk_dspip_delay                         ; cic          ;
;                |auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|                                                          ; 37 (26)     ; 31 (9)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 11 (0)            ; 20 (20)          ; |BeamForming|CIC:proc_chain[0].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff                                                                                                                                                                                  ; auk_dspip_differentiator                ; cic          ;
;                   |auk_dspip_delay:\glogic:u0|                                                                                          ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 11 (11)          ; |BeamForming|CIC:proc_chain[0].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|auk_dspip_delay:\glogic:u0                                                                                                                                                       ; auk_dspip_delay                         ; cic          ;
;                |auk_dspip_downsample:vrc_en_0.first_dsample|                                                                            ; 10 (0)      ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 6 (0)            ; |BeamForming|CIC:proc_chain[0].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_downsample:vrc_en_0.first_dsample                                                                                                                                                                                                    ; auk_dspip_downsample                    ; CIC          ;
;                   |counter_module:counter_fs_inst|                                                                                      ; 10 (10)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 6 (6)            ; |BeamForming|CIC:proc_chain[0].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_downsample:vrc_en_0.first_dsample|counter_module:counter_fs_inst                                                                                                                                                                     ; counter_module                          ; CIC          ;
;                |auk_dspip_integrator:integrator[0].integration|                                                                         ; 22 (0)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 22 (0)           ; |BeamForming|CIC:proc_chain[0].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[0].integration                                                                                                                                                                                                 ; auk_dspip_integrator                    ; cic          ;
;                   |auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|                                                           ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 22 (22)          ; |BeamForming|CIC:proc_chain[0].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                       ; auk_dspip_delay                         ; cic          ;
;                |auk_dspip_integrator:integrator[1].integration|                                                                         ; 22 (0)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 22 (0)           ; |BeamForming|CIC:proc_chain[0].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[1].integration                                                                                                                                                                                                 ; auk_dspip_integrator                    ; cic          ;
;                   |auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|                                                           ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 22 (22)          ; |BeamForming|CIC:proc_chain[0].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[1].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                       ; auk_dspip_delay                         ; cic          ;
;                |auk_dspip_integrator:integrator[2].integration|                                                                         ; 22 (0)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 22 (0)           ; |BeamForming|CIC:proc_chain[0].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[2].integration                                                                                                                                                                                                 ; auk_dspip_integrator                    ; cic          ;
;                   |auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|                                                           ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 22 (22)          ; |BeamForming|CIC:proc_chain[0].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[2].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                       ; auk_dspip_delay                         ; cic          ;
;                |auk_dspip_integrator:integrator[3].integration|                                                                         ; 22 (0)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 22 (0)           ; |BeamForming|CIC:proc_chain[0].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[3].integration                                                                                                                                                                                                 ; auk_dspip_integrator                    ; cic          ;
;                   |auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|                                                           ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 22 (22)          ; |BeamForming|CIC:proc_chain[0].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[3].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                       ; auk_dspip_delay                         ; cic          ;
;                |counter_module:latency_cnt_inst|                                                                                        ; 8 (8)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 4 (4)            ; |BeamForming|CIC:proc_chain[0].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|counter_module:latency_cnt_inst                                                                                                                                                                                                                ; counter_module                          ; CIC          ;
;             |auk_dspip_avalon_streaming_controller:avalon_controller|                                                                   ; 29 (2)      ; 16 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (1)       ; 0 (0)             ; 16 (1)           ; |BeamForming|CIC:proc_chain[0].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller                                                                                                                                                                                                                 ; auk_dspip_avalon_streaming_controller   ; cic          ;
;                |auk_dspip_avalon_streaming_small_fifo:ready_FIFO|                                                                       ; 27 (27)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 15 (15)          ; |BeamForming|CIC:proc_chain[0].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO                                                                                                                                                                ; auk_dspip_avalon_streaming_small_fifo   ; cic          ;
;             |auk_dspip_avalon_streaming_sink:input_sink|                                                                                ; 32 (0)      ; 17 (0)                    ; 0 (0)         ; 16          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 17 (0)           ; |BeamForming|CIC:proc_chain[0].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink                                                                                                                                                                                                                              ; auk_dspip_avalon_streaming_sink         ; cic          ;
;                |scfifo:sink_FIFO|                                                                                                       ; 32 (0)      ; 17 (0)                    ; 0 (0)         ; 16          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 17 (0)           ; |BeamForming|CIC:proc_chain[0].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO                                                                                                                                                                                                             ; scfifo                                  ; work         ;
;                   |scfifo_rd71:auto_generated|                                                                                          ; 32 (1)      ; 17 (1)                    ; 0 (0)         ; 16          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 17 (1)           ; |BeamForming|CIC:proc_chain[0].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_rd71:auto_generated                                                                                                                                                                                  ; scfifo_rd71                             ; work         ;
;                      |a_dpfifo_cjv:dpfifo|                                                                                              ; 31 (20)     ; 16 (8)                    ; 0 (0)         ; 16          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (12)      ; 0 (0)             ; 16 (8)           ; |BeamForming|CIC:proc_chain[0].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_rd71:auto_generated|a_dpfifo_cjv:dpfifo                                                                                                                                                              ; a_dpfifo_cjv                            ; work         ;
;                         |altsyncram_b4h1:FIFOram|                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |BeamForming|CIC:proc_chain[0].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_rd71:auto_generated|a_dpfifo_cjv:dpfifo|altsyncram_b4h1:FIFOram                                                                                                                                      ; altsyncram_b4h1                         ; work         ;
;                         |cntr_8a7:usedw_counter|                                                                                        ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |BeamForming|CIC:proc_chain[0].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_rd71:auto_generated|a_dpfifo_cjv:dpfifo|cntr_8a7:usedw_counter                                                                                                                                       ; cntr_8a7                                ; work         ;
;                         |cntr_r9b:rd_ptr_msb|                                                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |BeamForming|CIC:proc_chain[0].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_rd71:auto_generated|a_dpfifo_cjv:dpfifo|cntr_r9b:rd_ptr_msb                                                                                                                                          ; cntr_r9b                                ; work         ;
;                         |cntr_s9b:wr_ptr|                                                                                               ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |BeamForming|CIC:proc_chain[0].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_rd71:auto_generated|a_dpfifo_cjv:dpfifo|cntr_s9b:wr_ptr                                                                                                                                              ; cntr_s9b                                ; work         ;
;             |auk_dspip_avalon_streaming_source:output_source_0|                                                                         ; 40 (0)      ; 24 (0)                    ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 24 (0)           ; |BeamForming|CIC:proc_chain[0].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0                                                                                                                                                                                                                       ; auk_dspip_avalon_streaming_source       ; cic          ;
;                |scfifo:source_FIFO|                                                                                                     ; 40 (0)      ; 24 (0)                    ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 24 (0)           ; |BeamForming|CIC:proc_chain[0].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO                                                                                                                                                                                                    ; scfifo                                  ; work         ;
;                   |scfifo_tg71:auto_generated|                                                                                          ; 40 (0)      ; 24 (0)                    ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 24 (0)           ; |BeamForming|CIC:proc_chain[0].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_tg71:auto_generated                                                                                                                                                                         ; scfifo_tg71                             ; work         ;
;                      |a_dpfifo_qov:dpfifo|                                                                                              ; 40 (23)     ; 24 (10)                   ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (13)      ; 0 (0)             ; 24 (10)          ; |BeamForming|CIC:proc_chain[0].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_tg71:auto_generated|a_dpfifo_qov:dpfifo                                                                                                                                                     ; a_dpfifo_qov                            ; work         ;
;                         |altsyncram_j7h1:FIFOram|                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |BeamForming|CIC:proc_chain[0].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_tg71:auto_generated|a_dpfifo_qov:dpfifo|altsyncram_j7h1:FIFOram                                                                                                                             ; altsyncram_j7h1                         ; work         ;
;                         |cntr_aa7:usedw_counter|                                                                                        ; 6 (6)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |BeamForming|CIC:proc_chain[0].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_tg71:auto_generated|a_dpfifo_qov:dpfifo|cntr_aa7:usedw_counter                                                                                                                              ; cntr_aa7                                ; work         ;
;                         |cntr_t9b:rd_ptr_msb|                                                                                           ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |BeamForming|CIC:proc_chain[0].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_tg71:auto_generated|a_dpfifo_qov:dpfifo|cntr_t9b:rd_ptr_msb                                                                                                                                 ; cntr_t9b                                ; work         ;
;                         |cntr_u9b:wr_ptr|                                                                                               ; 6 (6)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |BeamForming|CIC:proc_chain[0].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_tg71:auto_generated|a_dpfifo_qov:dpfifo|cntr_u9b:wr_ptr                                                                                                                                     ; cntr_u9b                                ; work         ;
;    |CIC:proc_chain[1].cic_inst|                                                                                                         ; 426 (0)     ; 338 (0)                   ; 0 (0)         ; 360         ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 80 (0)       ; 77 (0)            ; 269 (0)          ; |BeamForming|CIC:proc_chain[1].cic_inst                                                                                                                                                                                                                                                                                                                 ; CIC                                     ; CIC          ;
;       |CIC_cic_ii_0:cic_ii_0|                                                                                                           ; 426 (8)     ; 338 (0)                   ; 0 (0)         ; 360         ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 80 (0)       ; 77 (0)            ; 269 (8)          ; |BeamForming|CIC:proc_chain[1].cic_inst|CIC_cic_ii_0:cic_ii_0                                                                                                                                                                                                                                                                                           ; CIC_cic_ii_0                            ; CIC          ;
;          |alt_cic_core:core|                                                                                                            ; 418 (0)     ; 338 (0)                   ; 0 (0)         ; 360         ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 80 (0)       ; 77 (0)            ; 261 (0)          ; |BeamForming|CIC:proc_chain[1].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core                                                                                                                                                                                                                                                                         ; alt_cic_core                            ; CIC          ;
;             |alt_cic_dec_siso:dec_one|                                                                                                  ; 317 (7)     ; 281 (5)                   ; 0 (0)         ; 88          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (2)       ; 77 (0)            ; 204 (4)          ; |BeamForming|CIC:proc_chain[1].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one                                                                                                                                                                                                                                                ; alt_cic_dec_siso                        ; CIC          ;
;                |auk_dspip_channel_buffer:fifo_regulator|                                                                                ; 27 (0)      ; 12 (0)                    ; 0 (0)         ; 88          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 13 (0)           ; |BeamForming|CIC:proc_chain[1].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator                                                                                                                                                                                                        ; auk_dspip_channel_buffer                ; cic          ;
;                   |scfifo:buffer_FIFO|                                                                                                  ; 27 (0)      ; 12 (0)                    ; 0 (0)         ; 88          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 13 (0)           ; |BeamForming|CIC:proc_chain[1].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO                                                                                                                                                                                     ; scfifo                                  ; work         ;
;                      |scfifo_gm51:auto_generated|                                                                                       ; 27 (0)      ; 12 (0)                    ; 0 (0)         ; 88          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 13 (0)           ; |BeamForming|CIC:proc_chain[1].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_gm51:auto_generated                                                                                                                                                          ; scfifo_gm51                             ; work         ;
;                         |a_dpfifo_rju:dpfifo|                                                                                           ; 27 (19)     ; 12 (7)                    ; 0 (0)         ; 88          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (11)      ; 0 (0)             ; 13 (8)           ; |BeamForming|CIC:proc_chain[1].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_gm51:auto_generated|a_dpfifo_rju:dpfifo                                                                                                                                      ; a_dpfifo_rju                            ; work         ;
;                            |altsyncram_17h1:FIFOram|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 88          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |BeamForming|CIC:proc_chain[1].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_gm51:auto_generated|a_dpfifo_rju:dpfifo|altsyncram_17h1:FIFOram                                                                                                              ; altsyncram_17h1                         ; work         ;
;                            |cntr_7a7:usedw_counter|                                                                                     ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |BeamForming|CIC:proc_chain[1].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_gm51:auto_generated|a_dpfifo_rju:dpfifo|cntr_7a7:usedw_counter                                                                                                               ; cntr_7a7                                ; work         ;
;                            |cntr_q9b:rd_ptr_msb|                                                                                        ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |BeamForming|CIC:proc_chain[1].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_gm51:auto_generated|a_dpfifo_rju:dpfifo|cntr_q9b:rd_ptr_msb                                                                                                                  ; cntr_q9b                                ; work         ;
;                            |cntr_r9b:wr_ptr|                                                                                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |BeamForming|CIC:proc_chain[1].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_gm51:auto_generated|a_dpfifo_rju:dpfifo|cntr_r9b:wr_ptr                                                                                                                      ; cntr_r9b                                ; work         ;
;                |auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|                                                          ; 47 (25)     ; 45 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 22 (0)            ; 23 (23)          ; |BeamForming|CIC:proc_chain[1].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff                                                                                                                                                                                  ; auk_dspip_differentiator                ; cic          ;
;                   |auk_dspip_delay:\glogic:u0|                                                                                          ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 22 (22)           ; 0 (0)            ; |BeamForming|CIC:proc_chain[1].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0                                                                                                                                                       ; auk_dspip_delay                         ; cic          ;
;                |auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|                                                          ; 47 (25)     ; 45 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 22 (0)            ; 23 (23)          ; |BeamForming|CIC:proc_chain[1].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff                                                                                                                                                                                  ; auk_dspip_differentiator                ; cic          ;
;                   |auk_dspip_delay:\glogic:u0|                                                                                          ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 22 (22)           ; 0 (0)            ; |BeamForming|CIC:proc_chain[1].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|auk_dspip_delay:\glogic:u0                                                                                                                                                       ; auk_dspip_delay                         ; cic          ;
;                |auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|                                                          ; 47 (25)     ; 45 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 22 (0)            ; 23 (23)          ; |BeamForming|CIC:proc_chain[1].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff                                                                                                                                                                                  ; auk_dspip_differentiator                ; cic          ;
;                   |auk_dspip_delay:\glogic:u0|                                                                                          ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 22 (22)           ; 0 (0)            ; |BeamForming|CIC:proc_chain[1].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|auk_dspip_delay:\glogic:u0                                                                                                                                                       ; auk_dspip_delay                         ; cic          ;
;                |auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|                                                          ; 37 (26)     ; 31 (9)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 11 (0)            ; 20 (20)          ; |BeamForming|CIC:proc_chain[1].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff                                                                                                                                                                                  ; auk_dspip_differentiator                ; cic          ;
;                   |auk_dspip_delay:\glogic:u0|                                                                                          ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 11 (11)          ; |BeamForming|CIC:proc_chain[1].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|auk_dspip_delay:\glogic:u0                                                                                                                                                       ; auk_dspip_delay                         ; cic          ;
;                |auk_dspip_downsample:vrc_en_0.first_dsample|                                                                            ; 10 (0)      ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 6 (0)            ; |BeamForming|CIC:proc_chain[1].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_downsample:vrc_en_0.first_dsample                                                                                                                                                                                                    ; auk_dspip_downsample                    ; CIC          ;
;                   |counter_module:counter_fs_inst|                                                                                      ; 10 (10)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 6 (6)            ; |BeamForming|CIC:proc_chain[1].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_downsample:vrc_en_0.first_dsample|counter_module:counter_fs_inst                                                                                                                                                                     ; counter_module                          ; CIC          ;
;                |auk_dspip_integrator:integrator[0].integration|                                                                         ; 22 (0)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 22 (0)           ; |BeamForming|CIC:proc_chain[1].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[0].integration                                                                                                                                                                                                 ; auk_dspip_integrator                    ; cic          ;
;                   |auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|                                                           ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 22 (22)          ; |BeamForming|CIC:proc_chain[1].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                       ; auk_dspip_delay                         ; cic          ;
;                |auk_dspip_integrator:integrator[1].integration|                                                                         ; 22 (0)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 22 (0)           ; |BeamForming|CIC:proc_chain[1].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[1].integration                                                                                                                                                                                                 ; auk_dspip_integrator                    ; cic          ;
;                   |auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|                                                           ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 22 (22)          ; |BeamForming|CIC:proc_chain[1].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[1].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                       ; auk_dspip_delay                         ; cic          ;
;                |auk_dspip_integrator:integrator[2].integration|                                                                         ; 22 (0)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 22 (0)           ; |BeamForming|CIC:proc_chain[1].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[2].integration                                                                                                                                                                                                 ; auk_dspip_integrator                    ; cic          ;
;                   |auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|                                                           ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 22 (22)          ; |BeamForming|CIC:proc_chain[1].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[2].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                       ; auk_dspip_delay                         ; cic          ;
;                |auk_dspip_integrator:integrator[3].integration|                                                                         ; 22 (0)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 22 (0)           ; |BeamForming|CIC:proc_chain[1].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[3].integration                                                                                                                                                                                                 ; auk_dspip_integrator                    ; cic          ;
;                   |auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|                                                           ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 22 (22)          ; |BeamForming|CIC:proc_chain[1].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[3].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                       ; auk_dspip_delay                         ; cic          ;
;                |counter_module:latency_cnt_inst|                                                                                        ; 8 (8)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 4 (4)            ; |BeamForming|CIC:proc_chain[1].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|counter_module:latency_cnt_inst                                                                                                                                                                                                                ; counter_module                          ; CIC          ;
;             |auk_dspip_avalon_streaming_controller:avalon_controller|                                                                   ; 29 (2)      ; 16 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (1)       ; 0 (0)             ; 16 (1)           ; |BeamForming|CIC:proc_chain[1].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller                                                                                                                                                                                                                 ; auk_dspip_avalon_streaming_controller   ; cic          ;
;                |auk_dspip_avalon_streaming_small_fifo:ready_FIFO|                                                                       ; 27 (27)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 15 (15)          ; |BeamForming|CIC:proc_chain[1].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO                                                                                                                                                                ; auk_dspip_avalon_streaming_small_fifo   ; cic          ;
;             |auk_dspip_avalon_streaming_sink:input_sink|                                                                                ; 32 (0)      ; 17 (0)                    ; 0 (0)         ; 16          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 17 (0)           ; |BeamForming|CIC:proc_chain[1].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink                                                                                                                                                                                                                              ; auk_dspip_avalon_streaming_sink         ; cic          ;
;                |scfifo:sink_FIFO|                                                                                                       ; 32 (0)      ; 17 (0)                    ; 0 (0)         ; 16          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 17 (0)           ; |BeamForming|CIC:proc_chain[1].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO                                                                                                                                                                                                             ; scfifo                                  ; work         ;
;                   |scfifo_rd71:auto_generated|                                                                                          ; 32 (1)      ; 17 (1)                    ; 0 (0)         ; 16          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 17 (1)           ; |BeamForming|CIC:proc_chain[1].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_rd71:auto_generated                                                                                                                                                                                  ; scfifo_rd71                             ; work         ;
;                      |a_dpfifo_cjv:dpfifo|                                                                                              ; 31 (20)     ; 16 (8)                    ; 0 (0)         ; 16          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (12)      ; 0 (0)             ; 16 (8)           ; |BeamForming|CIC:proc_chain[1].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_rd71:auto_generated|a_dpfifo_cjv:dpfifo                                                                                                                                                              ; a_dpfifo_cjv                            ; work         ;
;                         |altsyncram_b4h1:FIFOram|                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |BeamForming|CIC:proc_chain[1].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_rd71:auto_generated|a_dpfifo_cjv:dpfifo|altsyncram_b4h1:FIFOram                                                                                                                                      ; altsyncram_b4h1                         ; work         ;
;                         |cntr_8a7:usedw_counter|                                                                                        ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |BeamForming|CIC:proc_chain[1].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_rd71:auto_generated|a_dpfifo_cjv:dpfifo|cntr_8a7:usedw_counter                                                                                                                                       ; cntr_8a7                                ; work         ;
;                         |cntr_r9b:rd_ptr_msb|                                                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |BeamForming|CIC:proc_chain[1].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_rd71:auto_generated|a_dpfifo_cjv:dpfifo|cntr_r9b:rd_ptr_msb                                                                                                                                          ; cntr_r9b                                ; work         ;
;                         |cntr_s9b:wr_ptr|                                                                                               ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |BeamForming|CIC:proc_chain[1].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_rd71:auto_generated|a_dpfifo_cjv:dpfifo|cntr_s9b:wr_ptr                                                                                                                                              ; cntr_s9b                                ; work         ;
;             |auk_dspip_avalon_streaming_source:output_source_0|                                                                         ; 40 (0)      ; 24 (0)                    ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 24 (0)           ; |BeamForming|CIC:proc_chain[1].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0                                                                                                                                                                                                                       ; auk_dspip_avalon_streaming_source       ; cic          ;
;                |scfifo:source_FIFO|                                                                                                     ; 40 (0)      ; 24 (0)                    ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 24 (0)           ; |BeamForming|CIC:proc_chain[1].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO                                                                                                                                                                                                    ; scfifo                                  ; work         ;
;                   |scfifo_tg71:auto_generated|                                                                                          ; 40 (0)      ; 24 (0)                    ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 24 (0)           ; |BeamForming|CIC:proc_chain[1].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_tg71:auto_generated                                                                                                                                                                         ; scfifo_tg71                             ; work         ;
;                      |a_dpfifo_qov:dpfifo|                                                                                              ; 40 (23)     ; 24 (10)                   ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (13)      ; 0 (0)             ; 24 (10)          ; |BeamForming|CIC:proc_chain[1].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_tg71:auto_generated|a_dpfifo_qov:dpfifo                                                                                                                                                     ; a_dpfifo_qov                            ; work         ;
;                         |altsyncram_j7h1:FIFOram|                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |BeamForming|CIC:proc_chain[1].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_tg71:auto_generated|a_dpfifo_qov:dpfifo|altsyncram_j7h1:FIFOram                                                                                                                             ; altsyncram_j7h1                         ; work         ;
;                         |cntr_aa7:usedw_counter|                                                                                        ; 6 (6)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |BeamForming|CIC:proc_chain[1].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_tg71:auto_generated|a_dpfifo_qov:dpfifo|cntr_aa7:usedw_counter                                                                                                                              ; cntr_aa7                                ; work         ;
;                         |cntr_t9b:rd_ptr_msb|                                                                                           ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |BeamForming|CIC:proc_chain[1].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_tg71:auto_generated|a_dpfifo_qov:dpfifo|cntr_t9b:rd_ptr_msb                                                                                                                                 ; cntr_t9b                                ; work         ;
;                         |cntr_u9b:wr_ptr|                                                                                               ; 6 (6)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |BeamForming|CIC:proc_chain[1].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_tg71:auto_generated|a_dpfifo_qov:dpfifo|cntr_u9b:wr_ptr                                                                                                                                     ; cntr_u9b                                ; work         ;
;    |CIC:proc_chain[2].cic_inst|                                                                                                         ; 426 (0)     ; 338 (0)                   ; 0 (0)         ; 360         ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 80 (0)       ; 77 (0)            ; 269 (0)          ; |BeamForming|CIC:proc_chain[2].cic_inst                                                                                                                                                                                                                                                                                                                 ; CIC                                     ; CIC          ;
;       |CIC_cic_ii_0:cic_ii_0|                                                                                                           ; 426 (8)     ; 338 (0)                   ; 0 (0)         ; 360         ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 80 (0)       ; 77 (0)            ; 269 (8)          ; |BeamForming|CIC:proc_chain[2].cic_inst|CIC_cic_ii_0:cic_ii_0                                                                                                                                                                                                                                                                                           ; CIC_cic_ii_0                            ; CIC          ;
;          |alt_cic_core:core|                                                                                                            ; 418 (0)     ; 338 (0)                   ; 0 (0)         ; 360         ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 80 (0)       ; 77 (0)            ; 261 (0)          ; |BeamForming|CIC:proc_chain[2].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core                                                                                                                                                                                                                                                                         ; alt_cic_core                            ; CIC          ;
;             |alt_cic_dec_siso:dec_one|                                                                                                  ; 317 (7)     ; 281 (5)                   ; 0 (0)         ; 88          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (2)       ; 77 (0)            ; 204 (4)          ; |BeamForming|CIC:proc_chain[2].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one                                                                                                                                                                                                                                                ; alt_cic_dec_siso                        ; CIC          ;
;                |auk_dspip_channel_buffer:fifo_regulator|                                                                                ; 27 (0)      ; 12 (0)                    ; 0 (0)         ; 88          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 13 (0)           ; |BeamForming|CIC:proc_chain[2].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator                                                                                                                                                                                                        ; auk_dspip_channel_buffer                ; cic          ;
;                   |scfifo:buffer_FIFO|                                                                                                  ; 27 (0)      ; 12 (0)                    ; 0 (0)         ; 88          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 13 (0)           ; |BeamForming|CIC:proc_chain[2].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO                                                                                                                                                                                     ; scfifo                                  ; work         ;
;                      |scfifo_gm51:auto_generated|                                                                                       ; 27 (0)      ; 12 (0)                    ; 0 (0)         ; 88          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 13 (0)           ; |BeamForming|CIC:proc_chain[2].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_gm51:auto_generated                                                                                                                                                          ; scfifo_gm51                             ; work         ;
;                         |a_dpfifo_rju:dpfifo|                                                                                           ; 27 (19)     ; 12 (7)                    ; 0 (0)         ; 88          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (11)      ; 0 (0)             ; 13 (8)           ; |BeamForming|CIC:proc_chain[2].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_gm51:auto_generated|a_dpfifo_rju:dpfifo                                                                                                                                      ; a_dpfifo_rju                            ; work         ;
;                            |altsyncram_17h1:FIFOram|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 88          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |BeamForming|CIC:proc_chain[2].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_gm51:auto_generated|a_dpfifo_rju:dpfifo|altsyncram_17h1:FIFOram                                                                                                              ; altsyncram_17h1                         ; work         ;
;                            |cntr_7a7:usedw_counter|                                                                                     ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |BeamForming|CIC:proc_chain[2].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_gm51:auto_generated|a_dpfifo_rju:dpfifo|cntr_7a7:usedw_counter                                                                                                               ; cntr_7a7                                ; work         ;
;                            |cntr_q9b:rd_ptr_msb|                                                                                        ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |BeamForming|CIC:proc_chain[2].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_gm51:auto_generated|a_dpfifo_rju:dpfifo|cntr_q9b:rd_ptr_msb                                                                                                                  ; cntr_q9b                                ; work         ;
;                            |cntr_r9b:wr_ptr|                                                                                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |BeamForming|CIC:proc_chain[2].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_gm51:auto_generated|a_dpfifo_rju:dpfifo|cntr_r9b:wr_ptr                                                                                                                      ; cntr_r9b                                ; work         ;
;                |auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|                                                          ; 47 (25)     ; 45 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 22 (0)            ; 23 (23)          ; |BeamForming|CIC:proc_chain[2].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff                                                                                                                                                                                  ; auk_dspip_differentiator                ; cic          ;
;                   |auk_dspip_delay:\glogic:u0|                                                                                          ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 22 (22)           ; 0 (0)            ; |BeamForming|CIC:proc_chain[2].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0                                                                                                                                                       ; auk_dspip_delay                         ; cic          ;
;                |auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|                                                          ; 48 (26)     ; 45 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 22 (0)            ; 23 (23)          ; |BeamForming|CIC:proc_chain[2].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff                                                                                                                                                                                  ; auk_dspip_differentiator                ; cic          ;
;                   |auk_dspip_delay:\glogic:u0|                                                                                          ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 22 (22)           ; 0 (0)            ; |BeamForming|CIC:proc_chain[2].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|auk_dspip_delay:\glogic:u0                                                                                                                                                       ; auk_dspip_delay                         ; cic          ;
;                |auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|                                                          ; 47 (25)     ; 45 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 22 (0)            ; 23 (23)          ; |BeamForming|CIC:proc_chain[2].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff                                                                                                                                                                                  ; auk_dspip_differentiator                ; cic          ;
;                   |auk_dspip_delay:\glogic:u0|                                                                                          ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 22 (22)           ; 0 (0)            ; |BeamForming|CIC:proc_chain[2].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|auk_dspip_delay:\glogic:u0                                                                                                                                                       ; auk_dspip_delay                         ; cic          ;
;                |auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|                                                          ; 36 (25)     ; 31 (9)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 11 (0)            ; 20 (20)          ; |BeamForming|CIC:proc_chain[2].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff                                                                                                                                                                                  ; auk_dspip_differentiator                ; cic          ;
;                   |auk_dspip_delay:\glogic:u0|                                                                                          ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 11 (11)          ; |BeamForming|CIC:proc_chain[2].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|auk_dspip_delay:\glogic:u0                                                                                                                                                       ; auk_dspip_delay                         ; cic          ;
;                |auk_dspip_downsample:vrc_en_0.first_dsample|                                                                            ; 10 (0)      ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 6 (0)            ; |BeamForming|CIC:proc_chain[2].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_downsample:vrc_en_0.first_dsample                                                                                                                                                                                                    ; auk_dspip_downsample                    ; CIC          ;
;                   |counter_module:counter_fs_inst|                                                                                      ; 10 (10)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 6 (6)            ; |BeamForming|CIC:proc_chain[2].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_downsample:vrc_en_0.first_dsample|counter_module:counter_fs_inst                                                                                                                                                                     ; counter_module                          ; CIC          ;
;                |auk_dspip_integrator:integrator[0].integration|                                                                         ; 22 (0)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 22 (0)           ; |BeamForming|CIC:proc_chain[2].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[0].integration                                                                                                                                                                                                 ; auk_dspip_integrator                    ; cic          ;
;                   |auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|                                                           ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 22 (22)          ; |BeamForming|CIC:proc_chain[2].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                       ; auk_dspip_delay                         ; cic          ;
;                |auk_dspip_integrator:integrator[1].integration|                                                                         ; 22 (0)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 22 (0)           ; |BeamForming|CIC:proc_chain[2].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[1].integration                                                                                                                                                                                                 ; auk_dspip_integrator                    ; cic          ;
;                   |auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|                                                           ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 22 (22)          ; |BeamForming|CIC:proc_chain[2].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[1].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                       ; auk_dspip_delay                         ; cic          ;
;                |auk_dspip_integrator:integrator[2].integration|                                                                         ; 22 (0)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 22 (0)           ; |BeamForming|CIC:proc_chain[2].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[2].integration                                                                                                                                                                                                 ; auk_dspip_integrator                    ; cic          ;
;                   |auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|                                                           ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 22 (22)          ; |BeamForming|CIC:proc_chain[2].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[2].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                       ; auk_dspip_delay                         ; cic          ;
;                |auk_dspip_integrator:integrator[3].integration|                                                                         ; 22 (0)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 22 (0)           ; |BeamForming|CIC:proc_chain[2].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[3].integration                                                                                                                                                                                                 ; auk_dspip_integrator                    ; cic          ;
;                   |auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|                                                           ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 22 (22)          ; |BeamForming|CIC:proc_chain[2].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[3].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                       ; auk_dspip_delay                         ; cic          ;
;                |counter_module:latency_cnt_inst|                                                                                        ; 8 (8)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 4 (4)            ; |BeamForming|CIC:proc_chain[2].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|counter_module:latency_cnt_inst                                                                                                                                                                                                                ; counter_module                          ; CIC          ;
;             |auk_dspip_avalon_streaming_controller:avalon_controller|                                                                   ; 29 (2)      ; 16 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (1)       ; 0 (0)             ; 16 (1)           ; |BeamForming|CIC:proc_chain[2].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller                                                                                                                                                                                                                 ; auk_dspip_avalon_streaming_controller   ; cic          ;
;                |auk_dspip_avalon_streaming_small_fifo:ready_FIFO|                                                                       ; 27 (27)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 15 (15)          ; |BeamForming|CIC:proc_chain[2].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO                                                                                                                                                                ; auk_dspip_avalon_streaming_small_fifo   ; cic          ;
;             |auk_dspip_avalon_streaming_sink:input_sink|                                                                                ; 32 (0)      ; 17 (0)                    ; 0 (0)         ; 16          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 17 (0)           ; |BeamForming|CIC:proc_chain[2].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink                                                                                                                                                                                                                              ; auk_dspip_avalon_streaming_sink         ; cic          ;
;                |scfifo:sink_FIFO|                                                                                                       ; 32 (0)      ; 17 (0)                    ; 0 (0)         ; 16          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 17 (0)           ; |BeamForming|CIC:proc_chain[2].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO                                                                                                                                                                                                             ; scfifo                                  ; work         ;
;                   |scfifo_rd71:auto_generated|                                                                                          ; 32 (1)      ; 17 (1)                    ; 0 (0)         ; 16          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 17 (1)           ; |BeamForming|CIC:proc_chain[2].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_rd71:auto_generated                                                                                                                                                                                  ; scfifo_rd71                             ; work         ;
;                      |a_dpfifo_cjv:dpfifo|                                                                                              ; 31 (20)     ; 16 (8)                    ; 0 (0)         ; 16          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (12)      ; 0 (0)             ; 16 (8)           ; |BeamForming|CIC:proc_chain[2].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_rd71:auto_generated|a_dpfifo_cjv:dpfifo                                                                                                                                                              ; a_dpfifo_cjv                            ; work         ;
;                         |altsyncram_b4h1:FIFOram|                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |BeamForming|CIC:proc_chain[2].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_rd71:auto_generated|a_dpfifo_cjv:dpfifo|altsyncram_b4h1:FIFOram                                                                                                                                      ; altsyncram_b4h1                         ; work         ;
;                         |cntr_8a7:usedw_counter|                                                                                        ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |BeamForming|CIC:proc_chain[2].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_rd71:auto_generated|a_dpfifo_cjv:dpfifo|cntr_8a7:usedw_counter                                                                                                                                       ; cntr_8a7                                ; work         ;
;                         |cntr_r9b:rd_ptr_msb|                                                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |BeamForming|CIC:proc_chain[2].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_rd71:auto_generated|a_dpfifo_cjv:dpfifo|cntr_r9b:rd_ptr_msb                                                                                                                                          ; cntr_r9b                                ; work         ;
;                         |cntr_s9b:wr_ptr|                                                                                               ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |BeamForming|CIC:proc_chain[2].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_rd71:auto_generated|a_dpfifo_cjv:dpfifo|cntr_s9b:wr_ptr                                                                                                                                              ; cntr_s9b                                ; work         ;
;             |auk_dspip_avalon_streaming_source:output_source_0|                                                                         ; 40 (0)      ; 24 (0)                    ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 24 (0)           ; |BeamForming|CIC:proc_chain[2].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0                                                                                                                                                                                                                       ; auk_dspip_avalon_streaming_source       ; cic          ;
;                |scfifo:source_FIFO|                                                                                                     ; 40 (0)      ; 24 (0)                    ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 24 (0)           ; |BeamForming|CIC:proc_chain[2].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO                                                                                                                                                                                                    ; scfifo                                  ; work         ;
;                   |scfifo_tg71:auto_generated|                                                                                          ; 40 (0)      ; 24 (0)                    ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 24 (0)           ; |BeamForming|CIC:proc_chain[2].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_tg71:auto_generated                                                                                                                                                                         ; scfifo_tg71                             ; work         ;
;                      |a_dpfifo_qov:dpfifo|                                                                                              ; 40 (23)     ; 24 (10)                   ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (13)      ; 0 (0)             ; 24 (10)          ; |BeamForming|CIC:proc_chain[2].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_tg71:auto_generated|a_dpfifo_qov:dpfifo                                                                                                                                                     ; a_dpfifo_qov                            ; work         ;
;                         |altsyncram_j7h1:FIFOram|                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |BeamForming|CIC:proc_chain[2].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_tg71:auto_generated|a_dpfifo_qov:dpfifo|altsyncram_j7h1:FIFOram                                                                                                                             ; altsyncram_j7h1                         ; work         ;
;                         |cntr_aa7:usedw_counter|                                                                                        ; 6 (6)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |BeamForming|CIC:proc_chain[2].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_tg71:auto_generated|a_dpfifo_qov:dpfifo|cntr_aa7:usedw_counter                                                                                                                              ; cntr_aa7                                ; work         ;
;                         |cntr_t9b:rd_ptr_msb|                                                                                           ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |BeamForming|CIC:proc_chain[2].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_tg71:auto_generated|a_dpfifo_qov:dpfifo|cntr_t9b:rd_ptr_msb                                                                                                                                 ; cntr_t9b                                ; work         ;
;                         |cntr_u9b:wr_ptr|                                                                                               ; 6 (6)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |BeamForming|CIC:proc_chain[2].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_tg71:auto_generated|a_dpfifo_qov:dpfifo|cntr_u9b:wr_ptr                                                                                                                                     ; cntr_u9b                                ; work         ;
;    |CIC:proc_chain[3].cic_inst|                                                                                                         ; 426 (0)     ; 338 (0)                   ; 0 (0)         ; 360         ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 80 (0)       ; 77 (0)            ; 269 (0)          ; |BeamForming|CIC:proc_chain[3].cic_inst                                                                                                                                                                                                                                                                                                                 ; CIC                                     ; CIC          ;
;       |CIC_cic_ii_0:cic_ii_0|                                                                                                           ; 426 (8)     ; 338 (0)                   ; 0 (0)         ; 360         ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 80 (0)       ; 77 (0)            ; 269 (8)          ; |BeamForming|CIC:proc_chain[3].cic_inst|CIC_cic_ii_0:cic_ii_0                                                                                                                                                                                                                                                                                           ; CIC_cic_ii_0                            ; CIC          ;
;          |alt_cic_core:core|                                                                                                            ; 418 (0)     ; 338 (0)                   ; 0 (0)         ; 360         ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 80 (0)       ; 77 (0)            ; 261 (0)          ; |BeamForming|CIC:proc_chain[3].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core                                                                                                                                                                                                                                                                         ; alt_cic_core                            ; CIC          ;
;             |alt_cic_dec_siso:dec_one|                                                                                                  ; 317 (7)     ; 281 (5)                   ; 0 (0)         ; 88          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (2)       ; 77 (0)            ; 204 (4)          ; |BeamForming|CIC:proc_chain[3].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one                                                                                                                                                                                                                                                ; alt_cic_dec_siso                        ; CIC          ;
;                |auk_dspip_channel_buffer:fifo_regulator|                                                                                ; 27 (0)      ; 12 (0)                    ; 0 (0)         ; 88          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 13 (0)           ; |BeamForming|CIC:proc_chain[3].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator                                                                                                                                                                                                        ; auk_dspip_channel_buffer                ; cic          ;
;                   |scfifo:buffer_FIFO|                                                                                                  ; 27 (0)      ; 12 (0)                    ; 0 (0)         ; 88          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 13 (0)           ; |BeamForming|CIC:proc_chain[3].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO                                                                                                                                                                                     ; scfifo                                  ; work         ;
;                      |scfifo_gm51:auto_generated|                                                                                       ; 27 (0)      ; 12 (0)                    ; 0 (0)         ; 88          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 13 (0)           ; |BeamForming|CIC:proc_chain[3].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_gm51:auto_generated                                                                                                                                                          ; scfifo_gm51                             ; work         ;
;                         |a_dpfifo_rju:dpfifo|                                                                                           ; 27 (19)     ; 12 (7)                    ; 0 (0)         ; 88          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (11)      ; 0 (0)             ; 13 (8)           ; |BeamForming|CIC:proc_chain[3].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_gm51:auto_generated|a_dpfifo_rju:dpfifo                                                                                                                                      ; a_dpfifo_rju                            ; work         ;
;                            |altsyncram_17h1:FIFOram|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 88          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |BeamForming|CIC:proc_chain[3].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_gm51:auto_generated|a_dpfifo_rju:dpfifo|altsyncram_17h1:FIFOram                                                                                                              ; altsyncram_17h1                         ; work         ;
;                            |cntr_7a7:usedw_counter|                                                                                     ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |BeamForming|CIC:proc_chain[3].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_gm51:auto_generated|a_dpfifo_rju:dpfifo|cntr_7a7:usedw_counter                                                                                                               ; cntr_7a7                                ; work         ;
;                            |cntr_q9b:rd_ptr_msb|                                                                                        ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |BeamForming|CIC:proc_chain[3].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_gm51:auto_generated|a_dpfifo_rju:dpfifo|cntr_q9b:rd_ptr_msb                                                                                                                  ; cntr_q9b                                ; work         ;
;                            |cntr_r9b:wr_ptr|                                                                                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |BeamForming|CIC:proc_chain[3].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_gm51:auto_generated|a_dpfifo_rju:dpfifo|cntr_r9b:wr_ptr                                                                                                                      ; cntr_r9b                                ; work         ;
;                |auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|                                                          ; 48 (26)     ; 45 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 22 (0)            ; 23 (23)          ; |BeamForming|CIC:proc_chain[3].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff                                                                                                                                                                                  ; auk_dspip_differentiator                ; cic          ;
;                   |auk_dspip_delay:\glogic:u0|                                                                                          ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 22 (22)           ; 0 (0)            ; |BeamForming|CIC:proc_chain[3].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0                                                                                                                                                       ; auk_dspip_delay                         ; cic          ;
;                |auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|                                                          ; 47 (25)     ; 45 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 22 (0)            ; 23 (23)          ; |BeamForming|CIC:proc_chain[3].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff                                                                                                                                                                                  ; auk_dspip_differentiator                ; cic          ;
;                   |auk_dspip_delay:\glogic:u0|                                                                                          ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 22 (22)           ; 0 (0)            ; |BeamForming|CIC:proc_chain[3].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|auk_dspip_delay:\glogic:u0                                                                                                                                                       ; auk_dspip_delay                         ; cic          ;
;                |auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|                                                          ; 47 (25)     ; 45 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 22 (0)            ; 23 (23)          ; |BeamForming|CIC:proc_chain[3].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff                                                                                                                                                                                  ; auk_dspip_differentiator                ; cic          ;
;                   |auk_dspip_delay:\glogic:u0|                                                                                          ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 22 (22)           ; 0 (0)            ; |BeamForming|CIC:proc_chain[3].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|auk_dspip_delay:\glogic:u0                                                                                                                                                       ; auk_dspip_delay                         ; cic          ;
;                |auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|                                                          ; 36 (25)     ; 31 (9)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 11 (0)            ; 20 (20)          ; |BeamForming|CIC:proc_chain[3].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff                                                                                                                                                                                  ; auk_dspip_differentiator                ; cic          ;
;                   |auk_dspip_delay:\glogic:u0|                                                                                          ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 11 (11)          ; |BeamForming|CIC:proc_chain[3].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|auk_dspip_delay:\glogic:u0                                                                                                                                                       ; auk_dspip_delay                         ; cic          ;
;                |auk_dspip_downsample:vrc_en_0.first_dsample|                                                                            ; 10 (0)      ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 6 (0)            ; |BeamForming|CIC:proc_chain[3].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_downsample:vrc_en_0.first_dsample                                                                                                                                                                                                    ; auk_dspip_downsample                    ; CIC          ;
;                   |counter_module:counter_fs_inst|                                                                                      ; 10 (10)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 6 (6)            ; |BeamForming|CIC:proc_chain[3].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_downsample:vrc_en_0.first_dsample|counter_module:counter_fs_inst                                                                                                                                                                     ; counter_module                          ; CIC          ;
;                |auk_dspip_integrator:integrator[0].integration|                                                                         ; 22 (0)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 22 (0)           ; |BeamForming|CIC:proc_chain[3].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[0].integration                                                                                                                                                                                                 ; auk_dspip_integrator                    ; cic          ;
;                   |auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|                                                           ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 22 (22)          ; |BeamForming|CIC:proc_chain[3].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                       ; auk_dspip_delay                         ; cic          ;
;                |auk_dspip_integrator:integrator[1].integration|                                                                         ; 22 (0)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 22 (0)           ; |BeamForming|CIC:proc_chain[3].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[1].integration                                                                                                                                                                                                 ; auk_dspip_integrator                    ; cic          ;
;                   |auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|                                                           ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 22 (22)          ; |BeamForming|CIC:proc_chain[3].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[1].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                       ; auk_dspip_delay                         ; cic          ;
;                |auk_dspip_integrator:integrator[2].integration|                                                                         ; 22 (0)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 22 (0)           ; |BeamForming|CIC:proc_chain[3].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[2].integration                                                                                                                                                                                                 ; auk_dspip_integrator                    ; cic          ;
;                   |auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|                                                           ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 22 (22)          ; |BeamForming|CIC:proc_chain[3].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[2].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                       ; auk_dspip_delay                         ; cic          ;
;                |auk_dspip_integrator:integrator[3].integration|                                                                         ; 22 (0)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 22 (0)           ; |BeamForming|CIC:proc_chain[3].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[3].integration                                                                                                                                                                                                 ; auk_dspip_integrator                    ; cic          ;
;                   |auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|                                                           ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 22 (22)          ; |BeamForming|CIC:proc_chain[3].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[3].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                       ; auk_dspip_delay                         ; cic          ;
;                |counter_module:latency_cnt_inst|                                                                                        ; 8 (8)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 4 (4)            ; |BeamForming|CIC:proc_chain[3].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|counter_module:latency_cnt_inst                                                                                                                                                                                                                ; counter_module                          ; CIC          ;
;             |auk_dspip_avalon_streaming_controller:avalon_controller|                                                                   ; 29 (2)      ; 16 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (1)       ; 0 (0)             ; 16 (1)           ; |BeamForming|CIC:proc_chain[3].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller                                                                                                                                                                                                                 ; auk_dspip_avalon_streaming_controller   ; cic          ;
;                |auk_dspip_avalon_streaming_small_fifo:ready_FIFO|                                                                       ; 27 (27)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 15 (15)          ; |BeamForming|CIC:proc_chain[3].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO                                                                                                                                                                ; auk_dspip_avalon_streaming_small_fifo   ; cic          ;
;             |auk_dspip_avalon_streaming_sink:input_sink|                                                                                ; 32 (0)      ; 17 (0)                    ; 0 (0)         ; 16          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 17 (0)           ; |BeamForming|CIC:proc_chain[3].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink                                                                                                                                                                                                                              ; auk_dspip_avalon_streaming_sink         ; cic          ;
;                |scfifo:sink_FIFO|                                                                                                       ; 32 (0)      ; 17 (0)                    ; 0 (0)         ; 16          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 17 (0)           ; |BeamForming|CIC:proc_chain[3].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO                                                                                                                                                                                                             ; scfifo                                  ; work         ;
;                   |scfifo_rd71:auto_generated|                                                                                          ; 32 (1)      ; 17 (1)                    ; 0 (0)         ; 16          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 17 (1)           ; |BeamForming|CIC:proc_chain[3].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_rd71:auto_generated                                                                                                                                                                                  ; scfifo_rd71                             ; work         ;
;                      |a_dpfifo_cjv:dpfifo|                                                                                              ; 31 (20)     ; 16 (8)                    ; 0 (0)         ; 16          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (12)      ; 0 (0)             ; 16 (8)           ; |BeamForming|CIC:proc_chain[3].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_rd71:auto_generated|a_dpfifo_cjv:dpfifo                                                                                                                                                              ; a_dpfifo_cjv                            ; work         ;
;                         |altsyncram_b4h1:FIFOram|                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |BeamForming|CIC:proc_chain[3].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_rd71:auto_generated|a_dpfifo_cjv:dpfifo|altsyncram_b4h1:FIFOram                                                                                                                                      ; altsyncram_b4h1                         ; work         ;
;                         |cntr_8a7:usedw_counter|                                                                                        ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |BeamForming|CIC:proc_chain[3].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_rd71:auto_generated|a_dpfifo_cjv:dpfifo|cntr_8a7:usedw_counter                                                                                                                                       ; cntr_8a7                                ; work         ;
;                         |cntr_r9b:rd_ptr_msb|                                                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |BeamForming|CIC:proc_chain[3].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_rd71:auto_generated|a_dpfifo_cjv:dpfifo|cntr_r9b:rd_ptr_msb                                                                                                                                          ; cntr_r9b                                ; work         ;
;                         |cntr_s9b:wr_ptr|                                                                                               ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |BeamForming|CIC:proc_chain[3].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_rd71:auto_generated|a_dpfifo_cjv:dpfifo|cntr_s9b:wr_ptr                                                                                                                                              ; cntr_s9b                                ; work         ;
;             |auk_dspip_avalon_streaming_source:output_source_0|                                                                         ; 40 (0)      ; 24 (0)                    ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 24 (0)           ; |BeamForming|CIC:proc_chain[3].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0                                                                                                                                                                                                                       ; auk_dspip_avalon_streaming_source       ; cic          ;
;                |scfifo:source_FIFO|                                                                                                     ; 40 (0)      ; 24 (0)                    ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 24 (0)           ; |BeamForming|CIC:proc_chain[3].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO                                                                                                                                                                                                    ; scfifo                                  ; work         ;
;                   |scfifo_tg71:auto_generated|                                                                                          ; 40 (0)      ; 24 (0)                    ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 24 (0)           ; |BeamForming|CIC:proc_chain[3].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_tg71:auto_generated                                                                                                                                                                         ; scfifo_tg71                             ; work         ;
;                      |a_dpfifo_qov:dpfifo|                                                                                              ; 40 (23)     ; 24 (10)                   ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (13)      ; 0 (0)             ; 24 (10)          ; |BeamForming|CIC:proc_chain[3].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_tg71:auto_generated|a_dpfifo_qov:dpfifo                                                                                                                                                     ; a_dpfifo_qov                            ; work         ;
;                         |altsyncram_j7h1:FIFOram|                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |BeamForming|CIC:proc_chain[3].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_tg71:auto_generated|a_dpfifo_qov:dpfifo|altsyncram_j7h1:FIFOram                                                                                                                             ; altsyncram_j7h1                         ; work         ;
;                         |cntr_aa7:usedw_counter|                                                                                        ; 6 (6)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |BeamForming|CIC:proc_chain[3].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_tg71:auto_generated|a_dpfifo_qov:dpfifo|cntr_aa7:usedw_counter                                                                                                                              ; cntr_aa7                                ; work         ;
;                         |cntr_t9b:rd_ptr_msb|                                                                                           ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |BeamForming|CIC:proc_chain[3].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_tg71:auto_generated|a_dpfifo_qov:dpfifo|cntr_t9b:rd_ptr_msb                                                                                                                                 ; cntr_t9b                                ; work         ;
;                         |cntr_u9b:wr_ptr|                                                                                               ; 6 (6)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |BeamForming|CIC:proc_chain[3].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_tg71:auto_generated|a_dpfifo_qov:dpfifo|cntr_u9b:wr_ptr                                                                                                                                     ; cntr_u9b                                ; work         ;
;    |CIC:proc_chain[4].cic_inst|                                                                                                         ; 426 (0)     ; 338 (0)                   ; 0 (0)         ; 360         ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 80 (0)       ; 77 (0)            ; 269 (0)          ; |BeamForming|CIC:proc_chain[4].cic_inst                                                                                                                                                                                                                                                                                                                 ; CIC                                     ; CIC          ;
;       |CIC_cic_ii_0:cic_ii_0|                                                                                                           ; 426 (8)     ; 338 (0)                   ; 0 (0)         ; 360         ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 80 (0)       ; 77 (0)            ; 269 (8)          ; |BeamForming|CIC:proc_chain[4].cic_inst|CIC_cic_ii_0:cic_ii_0                                                                                                                                                                                                                                                                                           ; CIC_cic_ii_0                            ; CIC          ;
;          |alt_cic_core:core|                                                                                                            ; 418 (0)     ; 338 (0)                   ; 0 (0)         ; 360         ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 80 (0)       ; 77 (0)            ; 261 (0)          ; |BeamForming|CIC:proc_chain[4].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core                                                                                                                                                                                                                                                                         ; alt_cic_core                            ; CIC          ;
;             |alt_cic_dec_siso:dec_one|                                                                                                  ; 317 (7)     ; 281 (5)                   ; 0 (0)         ; 88          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (2)       ; 77 (0)            ; 204 (4)          ; |BeamForming|CIC:proc_chain[4].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one                                                                                                                                                                                                                                                ; alt_cic_dec_siso                        ; CIC          ;
;                |auk_dspip_channel_buffer:fifo_regulator|                                                                                ; 27 (0)      ; 12 (0)                    ; 0 (0)         ; 88          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 13 (0)           ; |BeamForming|CIC:proc_chain[4].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator                                                                                                                                                                                                        ; auk_dspip_channel_buffer                ; cic          ;
;                   |scfifo:buffer_FIFO|                                                                                                  ; 27 (0)      ; 12 (0)                    ; 0 (0)         ; 88          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 13 (0)           ; |BeamForming|CIC:proc_chain[4].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO                                                                                                                                                                                     ; scfifo                                  ; work         ;
;                      |scfifo_gm51:auto_generated|                                                                                       ; 27 (0)      ; 12 (0)                    ; 0 (0)         ; 88          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 13 (0)           ; |BeamForming|CIC:proc_chain[4].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_gm51:auto_generated                                                                                                                                                          ; scfifo_gm51                             ; work         ;
;                         |a_dpfifo_rju:dpfifo|                                                                                           ; 27 (19)     ; 12 (7)                    ; 0 (0)         ; 88          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (11)      ; 0 (0)             ; 13 (8)           ; |BeamForming|CIC:proc_chain[4].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_gm51:auto_generated|a_dpfifo_rju:dpfifo                                                                                                                                      ; a_dpfifo_rju                            ; work         ;
;                            |altsyncram_17h1:FIFOram|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 88          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |BeamForming|CIC:proc_chain[4].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_gm51:auto_generated|a_dpfifo_rju:dpfifo|altsyncram_17h1:FIFOram                                                                                                              ; altsyncram_17h1                         ; work         ;
;                            |cntr_7a7:usedw_counter|                                                                                     ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |BeamForming|CIC:proc_chain[4].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_gm51:auto_generated|a_dpfifo_rju:dpfifo|cntr_7a7:usedw_counter                                                                                                               ; cntr_7a7                                ; work         ;
;                            |cntr_q9b:rd_ptr_msb|                                                                                        ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |BeamForming|CIC:proc_chain[4].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_gm51:auto_generated|a_dpfifo_rju:dpfifo|cntr_q9b:rd_ptr_msb                                                                                                                  ; cntr_q9b                                ; work         ;
;                            |cntr_r9b:wr_ptr|                                                                                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |BeamForming|CIC:proc_chain[4].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_gm51:auto_generated|a_dpfifo_rju:dpfifo|cntr_r9b:wr_ptr                                                                                                                      ; cntr_r9b                                ; work         ;
;                |auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|                                                          ; 48 (26)     ; 45 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 22 (0)            ; 23 (23)          ; |BeamForming|CIC:proc_chain[4].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff                                                                                                                                                                                  ; auk_dspip_differentiator                ; cic          ;
;                   |auk_dspip_delay:\glogic:u0|                                                                                          ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 22 (22)           ; 0 (0)            ; |BeamForming|CIC:proc_chain[4].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0                                                                                                                                                       ; auk_dspip_delay                         ; cic          ;
;                |auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|                                                          ; 47 (25)     ; 45 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 22 (0)            ; 23 (23)          ; |BeamForming|CIC:proc_chain[4].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff                                                                                                                                                                                  ; auk_dspip_differentiator                ; cic          ;
;                   |auk_dspip_delay:\glogic:u0|                                                                                          ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 22 (22)           ; 0 (0)            ; |BeamForming|CIC:proc_chain[4].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|auk_dspip_delay:\glogic:u0                                                                                                                                                       ; auk_dspip_delay                         ; cic          ;
;                |auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|                                                          ; 47 (25)     ; 45 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 22 (0)            ; 23 (23)          ; |BeamForming|CIC:proc_chain[4].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff                                                                                                                                                                                  ; auk_dspip_differentiator                ; cic          ;
;                   |auk_dspip_delay:\glogic:u0|                                                                                          ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 22 (22)           ; 0 (0)            ; |BeamForming|CIC:proc_chain[4].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|auk_dspip_delay:\glogic:u0                                                                                                                                                       ; auk_dspip_delay                         ; cic          ;
;                |auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|                                                          ; 36 (25)     ; 31 (9)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 11 (0)            ; 20 (20)          ; |BeamForming|CIC:proc_chain[4].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff                                                                                                                                                                                  ; auk_dspip_differentiator                ; cic          ;
;                   |auk_dspip_delay:\glogic:u0|                                                                                          ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 11 (11)          ; |BeamForming|CIC:proc_chain[4].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|auk_dspip_delay:\glogic:u0                                                                                                                                                       ; auk_dspip_delay                         ; cic          ;
;                |auk_dspip_downsample:vrc_en_0.first_dsample|                                                                            ; 10 (0)      ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 6 (0)            ; |BeamForming|CIC:proc_chain[4].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_downsample:vrc_en_0.first_dsample                                                                                                                                                                                                    ; auk_dspip_downsample                    ; CIC          ;
;                   |counter_module:counter_fs_inst|                                                                                      ; 10 (10)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 6 (6)            ; |BeamForming|CIC:proc_chain[4].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_downsample:vrc_en_0.first_dsample|counter_module:counter_fs_inst                                                                                                                                                                     ; counter_module                          ; CIC          ;
;                |auk_dspip_integrator:integrator[0].integration|                                                                         ; 22 (0)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 22 (0)           ; |BeamForming|CIC:proc_chain[4].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[0].integration                                                                                                                                                                                                 ; auk_dspip_integrator                    ; cic          ;
;                   |auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|                                                           ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 22 (22)          ; |BeamForming|CIC:proc_chain[4].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                       ; auk_dspip_delay                         ; cic          ;
;                |auk_dspip_integrator:integrator[1].integration|                                                                         ; 22 (0)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 22 (0)           ; |BeamForming|CIC:proc_chain[4].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[1].integration                                                                                                                                                                                                 ; auk_dspip_integrator                    ; cic          ;
;                   |auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|                                                           ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 22 (22)          ; |BeamForming|CIC:proc_chain[4].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[1].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                       ; auk_dspip_delay                         ; cic          ;
;                |auk_dspip_integrator:integrator[2].integration|                                                                         ; 22 (0)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 22 (0)           ; |BeamForming|CIC:proc_chain[4].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[2].integration                                                                                                                                                                                                 ; auk_dspip_integrator                    ; cic          ;
;                   |auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|                                                           ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 22 (22)          ; |BeamForming|CIC:proc_chain[4].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[2].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                       ; auk_dspip_delay                         ; cic          ;
;                |auk_dspip_integrator:integrator[3].integration|                                                                         ; 22 (0)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 22 (0)           ; |BeamForming|CIC:proc_chain[4].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[3].integration                                                                                                                                                                                                 ; auk_dspip_integrator                    ; cic          ;
;                   |auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|                                                           ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 22 (22)          ; |BeamForming|CIC:proc_chain[4].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[3].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                       ; auk_dspip_delay                         ; cic          ;
;                |counter_module:latency_cnt_inst|                                                                                        ; 8 (8)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 4 (4)            ; |BeamForming|CIC:proc_chain[4].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|counter_module:latency_cnt_inst                                                                                                                                                                                                                ; counter_module                          ; CIC          ;
;             |auk_dspip_avalon_streaming_controller:avalon_controller|                                                                   ; 29 (2)      ; 16 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (1)       ; 0 (0)             ; 16 (1)           ; |BeamForming|CIC:proc_chain[4].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller                                                                                                                                                                                                                 ; auk_dspip_avalon_streaming_controller   ; cic          ;
;                |auk_dspip_avalon_streaming_small_fifo:ready_FIFO|                                                                       ; 27 (27)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 15 (15)          ; |BeamForming|CIC:proc_chain[4].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO                                                                                                                                                                ; auk_dspip_avalon_streaming_small_fifo   ; cic          ;
;             |auk_dspip_avalon_streaming_sink:input_sink|                                                                                ; 32 (0)      ; 17 (0)                    ; 0 (0)         ; 16          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 17 (0)           ; |BeamForming|CIC:proc_chain[4].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink                                                                                                                                                                                                                              ; auk_dspip_avalon_streaming_sink         ; cic          ;
;                |scfifo:sink_FIFO|                                                                                                       ; 32 (0)      ; 17 (0)                    ; 0 (0)         ; 16          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 17 (0)           ; |BeamForming|CIC:proc_chain[4].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO                                                                                                                                                                                                             ; scfifo                                  ; work         ;
;                   |scfifo_rd71:auto_generated|                                                                                          ; 32 (1)      ; 17 (1)                    ; 0 (0)         ; 16          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 17 (1)           ; |BeamForming|CIC:proc_chain[4].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_rd71:auto_generated                                                                                                                                                                                  ; scfifo_rd71                             ; work         ;
;                      |a_dpfifo_cjv:dpfifo|                                                                                              ; 31 (20)     ; 16 (8)                    ; 0 (0)         ; 16          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (12)      ; 0 (0)             ; 16 (8)           ; |BeamForming|CIC:proc_chain[4].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_rd71:auto_generated|a_dpfifo_cjv:dpfifo                                                                                                                                                              ; a_dpfifo_cjv                            ; work         ;
;                         |altsyncram_b4h1:FIFOram|                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |BeamForming|CIC:proc_chain[4].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_rd71:auto_generated|a_dpfifo_cjv:dpfifo|altsyncram_b4h1:FIFOram                                                                                                                                      ; altsyncram_b4h1                         ; work         ;
;                         |cntr_8a7:usedw_counter|                                                                                        ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |BeamForming|CIC:proc_chain[4].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_rd71:auto_generated|a_dpfifo_cjv:dpfifo|cntr_8a7:usedw_counter                                                                                                                                       ; cntr_8a7                                ; work         ;
;                         |cntr_r9b:rd_ptr_msb|                                                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |BeamForming|CIC:proc_chain[4].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_rd71:auto_generated|a_dpfifo_cjv:dpfifo|cntr_r9b:rd_ptr_msb                                                                                                                                          ; cntr_r9b                                ; work         ;
;                         |cntr_s9b:wr_ptr|                                                                                               ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |BeamForming|CIC:proc_chain[4].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_rd71:auto_generated|a_dpfifo_cjv:dpfifo|cntr_s9b:wr_ptr                                                                                                                                              ; cntr_s9b                                ; work         ;
;             |auk_dspip_avalon_streaming_source:output_source_0|                                                                         ; 40 (0)      ; 24 (0)                    ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 24 (0)           ; |BeamForming|CIC:proc_chain[4].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0                                                                                                                                                                                                                       ; auk_dspip_avalon_streaming_source       ; cic          ;
;                |scfifo:source_FIFO|                                                                                                     ; 40 (0)      ; 24 (0)                    ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 24 (0)           ; |BeamForming|CIC:proc_chain[4].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO                                                                                                                                                                                                    ; scfifo                                  ; work         ;
;                   |scfifo_tg71:auto_generated|                                                                                          ; 40 (0)      ; 24 (0)                    ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 24 (0)           ; |BeamForming|CIC:proc_chain[4].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_tg71:auto_generated                                                                                                                                                                         ; scfifo_tg71                             ; work         ;
;                      |a_dpfifo_qov:dpfifo|                                                                                              ; 40 (23)     ; 24 (10)                   ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (13)      ; 0 (0)             ; 24 (10)          ; |BeamForming|CIC:proc_chain[4].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_tg71:auto_generated|a_dpfifo_qov:dpfifo                                                                                                                                                     ; a_dpfifo_qov                            ; work         ;
;                         |altsyncram_j7h1:FIFOram|                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |BeamForming|CIC:proc_chain[4].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_tg71:auto_generated|a_dpfifo_qov:dpfifo|altsyncram_j7h1:FIFOram                                                                                                                             ; altsyncram_j7h1                         ; work         ;
;                         |cntr_aa7:usedw_counter|                                                                                        ; 6 (6)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |BeamForming|CIC:proc_chain[4].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_tg71:auto_generated|a_dpfifo_qov:dpfifo|cntr_aa7:usedw_counter                                                                                                                              ; cntr_aa7                                ; work         ;
;                         |cntr_t9b:rd_ptr_msb|                                                                                           ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |BeamForming|CIC:proc_chain[4].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_tg71:auto_generated|a_dpfifo_qov:dpfifo|cntr_t9b:rd_ptr_msb                                                                                                                                 ; cntr_t9b                                ; work         ;
;                         |cntr_u9b:wr_ptr|                                                                                               ; 6 (6)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |BeamForming|CIC:proc_chain[4].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_tg71:auto_generated|a_dpfifo_qov:dpfifo|cntr_u9b:wr_ptr                                                                                                                                     ; cntr_u9b                                ; work         ;
;    |CIC:proc_chain[5].cic_inst|                                                                                                         ; 426 (0)     ; 338 (0)                   ; 0 (0)         ; 360         ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 80 (0)       ; 77 (0)            ; 269 (0)          ; |BeamForming|CIC:proc_chain[5].cic_inst                                                                                                                                                                                                                                                                                                                 ; CIC                                     ; CIC          ;
;       |CIC_cic_ii_0:cic_ii_0|                                                                                                           ; 426 (8)     ; 338 (0)                   ; 0 (0)         ; 360         ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 80 (0)       ; 77 (0)            ; 269 (8)          ; |BeamForming|CIC:proc_chain[5].cic_inst|CIC_cic_ii_0:cic_ii_0                                                                                                                                                                                                                                                                                           ; CIC_cic_ii_0                            ; CIC          ;
;          |alt_cic_core:core|                                                                                                            ; 418 (0)     ; 338 (0)                   ; 0 (0)         ; 360         ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 80 (0)       ; 77 (0)            ; 261 (0)          ; |BeamForming|CIC:proc_chain[5].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core                                                                                                                                                                                                                                                                         ; alt_cic_core                            ; CIC          ;
;             |alt_cic_dec_siso:dec_one|                                                                                                  ; 317 (7)     ; 281 (5)                   ; 0 (0)         ; 88          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (2)       ; 77 (0)            ; 204 (4)          ; |BeamForming|CIC:proc_chain[5].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one                                                                                                                                                                                                                                                ; alt_cic_dec_siso                        ; CIC          ;
;                |auk_dspip_channel_buffer:fifo_regulator|                                                                                ; 27 (0)      ; 12 (0)                    ; 0 (0)         ; 88          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 13 (0)           ; |BeamForming|CIC:proc_chain[5].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator                                                                                                                                                                                                        ; auk_dspip_channel_buffer                ; cic          ;
;                   |scfifo:buffer_FIFO|                                                                                                  ; 27 (0)      ; 12 (0)                    ; 0 (0)         ; 88          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 13 (0)           ; |BeamForming|CIC:proc_chain[5].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO                                                                                                                                                                                     ; scfifo                                  ; work         ;
;                      |scfifo_gm51:auto_generated|                                                                                       ; 27 (0)      ; 12 (0)                    ; 0 (0)         ; 88          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 13 (0)           ; |BeamForming|CIC:proc_chain[5].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_gm51:auto_generated                                                                                                                                                          ; scfifo_gm51                             ; work         ;
;                         |a_dpfifo_rju:dpfifo|                                                                                           ; 27 (19)     ; 12 (7)                    ; 0 (0)         ; 88          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (11)      ; 0 (0)             ; 13 (8)           ; |BeamForming|CIC:proc_chain[5].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_gm51:auto_generated|a_dpfifo_rju:dpfifo                                                                                                                                      ; a_dpfifo_rju                            ; work         ;
;                            |altsyncram_17h1:FIFOram|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 88          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |BeamForming|CIC:proc_chain[5].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_gm51:auto_generated|a_dpfifo_rju:dpfifo|altsyncram_17h1:FIFOram                                                                                                              ; altsyncram_17h1                         ; work         ;
;                            |cntr_7a7:usedw_counter|                                                                                     ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |BeamForming|CIC:proc_chain[5].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_gm51:auto_generated|a_dpfifo_rju:dpfifo|cntr_7a7:usedw_counter                                                                                                               ; cntr_7a7                                ; work         ;
;                            |cntr_q9b:rd_ptr_msb|                                                                                        ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |BeamForming|CIC:proc_chain[5].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_gm51:auto_generated|a_dpfifo_rju:dpfifo|cntr_q9b:rd_ptr_msb                                                                                                                  ; cntr_q9b                                ; work         ;
;                            |cntr_r9b:wr_ptr|                                                                                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |BeamForming|CIC:proc_chain[5].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_gm51:auto_generated|a_dpfifo_rju:dpfifo|cntr_r9b:wr_ptr                                                                                                                      ; cntr_r9b                                ; work         ;
;                |auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|                                                          ; 47 (25)     ; 45 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 22 (0)            ; 23 (23)          ; |BeamForming|CIC:proc_chain[5].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff                                                                                                                                                                                  ; auk_dspip_differentiator                ; cic          ;
;                   |auk_dspip_delay:\glogic:u0|                                                                                          ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 22 (22)           ; 0 (0)            ; |BeamForming|CIC:proc_chain[5].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0                                                                                                                                                       ; auk_dspip_delay                         ; cic          ;
;                |auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|                                                          ; 48 (26)     ; 45 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 22 (0)            ; 23 (23)          ; |BeamForming|CIC:proc_chain[5].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff                                                                                                                                                                                  ; auk_dspip_differentiator                ; cic          ;
;                   |auk_dspip_delay:\glogic:u0|                                                                                          ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 22 (22)           ; 0 (0)            ; |BeamForming|CIC:proc_chain[5].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|auk_dspip_delay:\glogic:u0                                                                                                                                                       ; auk_dspip_delay                         ; cic          ;
;                |auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|                                                          ; 47 (25)     ; 45 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 22 (0)            ; 23 (23)          ; |BeamForming|CIC:proc_chain[5].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff                                                                                                                                                                                  ; auk_dspip_differentiator                ; cic          ;
;                   |auk_dspip_delay:\glogic:u0|                                                                                          ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 22 (22)           ; 0 (0)            ; |BeamForming|CIC:proc_chain[5].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|auk_dspip_delay:\glogic:u0                                                                                                                                                       ; auk_dspip_delay                         ; cic          ;
;                |auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|                                                          ; 36 (25)     ; 31 (9)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 11 (0)            ; 20 (20)          ; |BeamForming|CIC:proc_chain[5].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff                                                                                                                                                                                  ; auk_dspip_differentiator                ; cic          ;
;                   |auk_dspip_delay:\glogic:u0|                                                                                          ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 11 (11)          ; |BeamForming|CIC:proc_chain[5].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|auk_dspip_delay:\glogic:u0                                                                                                                                                       ; auk_dspip_delay                         ; cic          ;
;                |auk_dspip_downsample:vrc_en_0.first_dsample|                                                                            ; 10 (0)      ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 6 (0)            ; |BeamForming|CIC:proc_chain[5].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_downsample:vrc_en_0.first_dsample                                                                                                                                                                                                    ; auk_dspip_downsample                    ; CIC          ;
;                   |counter_module:counter_fs_inst|                                                                                      ; 10 (10)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 6 (6)            ; |BeamForming|CIC:proc_chain[5].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_downsample:vrc_en_0.first_dsample|counter_module:counter_fs_inst                                                                                                                                                                     ; counter_module                          ; CIC          ;
;                |auk_dspip_integrator:integrator[0].integration|                                                                         ; 22 (0)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 22 (0)           ; |BeamForming|CIC:proc_chain[5].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[0].integration                                                                                                                                                                                                 ; auk_dspip_integrator                    ; cic          ;
;                   |auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|                                                           ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 22 (22)          ; |BeamForming|CIC:proc_chain[5].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                       ; auk_dspip_delay                         ; cic          ;
;                |auk_dspip_integrator:integrator[1].integration|                                                                         ; 22 (0)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 22 (0)           ; |BeamForming|CIC:proc_chain[5].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[1].integration                                                                                                                                                                                                 ; auk_dspip_integrator                    ; cic          ;
;                   |auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|                                                           ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 22 (22)          ; |BeamForming|CIC:proc_chain[5].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[1].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                       ; auk_dspip_delay                         ; cic          ;
;                |auk_dspip_integrator:integrator[2].integration|                                                                         ; 22 (0)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 22 (0)           ; |BeamForming|CIC:proc_chain[5].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[2].integration                                                                                                                                                                                                 ; auk_dspip_integrator                    ; cic          ;
;                   |auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|                                                           ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 22 (22)          ; |BeamForming|CIC:proc_chain[5].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[2].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                       ; auk_dspip_delay                         ; cic          ;
;                |auk_dspip_integrator:integrator[3].integration|                                                                         ; 22 (0)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 22 (0)           ; |BeamForming|CIC:proc_chain[5].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[3].integration                                                                                                                                                                                                 ; auk_dspip_integrator                    ; cic          ;
;                   |auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|                                                           ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 22 (22)          ; |BeamForming|CIC:proc_chain[5].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[3].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                       ; auk_dspip_delay                         ; cic          ;
;                |counter_module:latency_cnt_inst|                                                                                        ; 8 (8)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 4 (4)            ; |BeamForming|CIC:proc_chain[5].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|counter_module:latency_cnt_inst                                                                                                                                                                                                                ; counter_module                          ; CIC          ;
;             |auk_dspip_avalon_streaming_controller:avalon_controller|                                                                   ; 29 (2)      ; 16 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (1)       ; 0 (0)             ; 16 (1)           ; |BeamForming|CIC:proc_chain[5].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller                                                                                                                                                                                                                 ; auk_dspip_avalon_streaming_controller   ; cic          ;
;                |auk_dspip_avalon_streaming_small_fifo:ready_FIFO|                                                                       ; 27 (27)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 15 (15)          ; |BeamForming|CIC:proc_chain[5].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO                                                                                                                                                                ; auk_dspip_avalon_streaming_small_fifo   ; cic          ;
;             |auk_dspip_avalon_streaming_sink:input_sink|                                                                                ; 32 (0)      ; 17 (0)                    ; 0 (0)         ; 16          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 17 (0)           ; |BeamForming|CIC:proc_chain[5].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink                                                                                                                                                                                                                              ; auk_dspip_avalon_streaming_sink         ; cic          ;
;                |scfifo:sink_FIFO|                                                                                                       ; 32 (0)      ; 17 (0)                    ; 0 (0)         ; 16          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 17 (0)           ; |BeamForming|CIC:proc_chain[5].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO                                                                                                                                                                                                             ; scfifo                                  ; work         ;
;                   |scfifo_rd71:auto_generated|                                                                                          ; 32 (1)      ; 17 (1)                    ; 0 (0)         ; 16          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 17 (1)           ; |BeamForming|CIC:proc_chain[5].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_rd71:auto_generated                                                                                                                                                                                  ; scfifo_rd71                             ; work         ;
;                      |a_dpfifo_cjv:dpfifo|                                                                                              ; 31 (20)     ; 16 (8)                    ; 0 (0)         ; 16          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (12)      ; 0 (0)             ; 16 (8)           ; |BeamForming|CIC:proc_chain[5].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_rd71:auto_generated|a_dpfifo_cjv:dpfifo                                                                                                                                                              ; a_dpfifo_cjv                            ; work         ;
;                         |altsyncram_b4h1:FIFOram|                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |BeamForming|CIC:proc_chain[5].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_rd71:auto_generated|a_dpfifo_cjv:dpfifo|altsyncram_b4h1:FIFOram                                                                                                                                      ; altsyncram_b4h1                         ; work         ;
;                         |cntr_8a7:usedw_counter|                                                                                        ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |BeamForming|CIC:proc_chain[5].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_rd71:auto_generated|a_dpfifo_cjv:dpfifo|cntr_8a7:usedw_counter                                                                                                                                       ; cntr_8a7                                ; work         ;
;                         |cntr_r9b:rd_ptr_msb|                                                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |BeamForming|CIC:proc_chain[5].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_rd71:auto_generated|a_dpfifo_cjv:dpfifo|cntr_r9b:rd_ptr_msb                                                                                                                                          ; cntr_r9b                                ; work         ;
;                         |cntr_s9b:wr_ptr|                                                                                               ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |BeamForming|CIC:proc_chain[5].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_rd71:auto_generated|a_dpfifo_cjv:dpfifo|cntr_s9b:wr_ptr                                                                                                                                              ; cntr_s9b                                ; work         ;
;             |auk_dspip_avalon_streaming_source:output_source_0|                                                                         ; 40 (0)      ; 24 (0)                    ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 24 (0)           ; |BeamForming|CIC:proc_chain[5].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0                                                                                                                                                                                                                       ; auk_dspip_avalon_streaming_source       ; cic          ;
;                |scfifo:source_FIFO|                                                                                                     ; 40 (0)      ; 24 (0)                    ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 24 (0)           ; |BeamForming|CIC:proc_chain[5].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO                                                                                                                                                                                                    ; scfifo                                  ; work         ;
;                   |scfifo_tg71:auto_generated|                                                                                          ; 40 (0)      ; 24 (0)                    ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 24 (0)           ; |BeamForming|CIC:proc_chain[5].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_tg71:auto_generated                                                                                                                                                                         ; scfifo_tg71                             ; work         ;
;                      |a_dpfifo_qov:dpfifo|                                                                                              ; 40 (23)     ; 24 (10)                   ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (13)      ; 0 (0)             ; 24 (10)          ; |BeamForming|CIC:proc_chain[5].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_tg71:auto_generated|a_dpfifo_qov:dpfifo                                                                                                                                                     ; a_dpfifo_qov                            ; work         ;
;                         |altsyncram_j7h1:FIFOram|                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |BeamForming|CIC:proc_chain[5].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_tg71:auto_generated|a_dpfifo_qov:dpfifo|altsyncram_j7h1:FIFOram                                                                                                                             ; altsyncram_j7h1                         ; work         ;
;                         |cntr_aa7:usedw_counter|                                                                                        ; 6 (6)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |BeamForming|CIC:proc_chain[5].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_tg71:auto_generated|a_dpfifo_qov:dpfifo|cntr_aa7:usedw_counter                                                                                                                              ; cntr_aa7                                ; work         ;
;                         |cntr_t9b:rd_ptr_msb|                                                                                           ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |BeamForming|CIC:proc_chain[5].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_tg71:auto_generated|a_dpfifo_qov:dpfifo|cntr_t9b:rd_ptr_msb                                                                                                                                 ; cntr_t9b                                ; work         ;
;                         |cntr_u9b:wr_ptr|                                                                                               ; 6 (6)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |BeamForming|CIC:proc_chain[5].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_tg71:auto_generated|a_dpfifo_qov:dpfifo|cntr_u9b:wr_ptr                                                                                                                                     ; cntr_u9b                                ; work         ;
;    |CIC:proc_chain[6].cic_inst|                                                                                                         ; 426 (0)     ; 338 (0)                   ; 0 (0)         ; 360         ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 80 (0)       ; 77 (0)            ; 269 (0)          ; |BeamForming|CIC:proc_chain[6].cic_inst                                                                                                                                                                                                                                                                                                                 ; CIC                                     ; CIC          ;
;       |CIC_cic_ii_0:cic_ii_0|                                                                                                           ; 426 (8)     ; 338 (0)                   ; 0 (0)         ; 360         ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 80 (0)       ; 77 (0)            ; 269 (8)          ; |BeamForming|CIC:proc_chain[6].cic_inst|CIC_cic_ii_0:cic_ii_0                                                                                                                                                                                                                                                                                           ; CIC_cic_ii_0                            ; CIC          ;
;          |alt_cic_core:core|                                                                                                            ; 418 (0)     ; 338 (0)                   ; 0 (0)         ; 360         ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 80 (0)       ; 77 (0)            ; 261 (0)          ; |BeamForming|CIC:proc_chain[6].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core                                                                                                                                                                                                                                                                         ; alt_cic_core                            ; CIC          ;
;             |alt_cic_dec_siso:dec_one|                                                                                                  ; 317 (7)     ; 281 (5)                   ; 0 (0)         ; 88          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (2)       ; 77 (0)            ; 204 (4)          ; |BeamForming|CIC:proc_chain[6].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one                                                                                                                                                                                                                                                ; alt_cic_dec_siso                        ; CIC          ;
;                |auk_dspip_channel_buffer:fifo_regulator|                                                                                ; 27 (0)      ; 12 (0)                    ; 0 (0)         ; 88          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 13 (0)           ; |BeamForming|CIC:proc_chain[6].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator                                                                                                                                                                                                        ; auk_dspip_channel_buffer                ; cic          ;
;                   |scfifo:buffer_FIFO|                                                                                                  ; 27 (0)      ; 12 (0)                    ; 0 (0)         ; 88          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 13 (0)           ; |BeamForming|CIC:proc_chain[6].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO                                                                                                                                                                                     ; scfifo                                  ; work         ;
;                      |scfifo_gm51:auto_generated|                                                                                       ; 27 (0)      ; 12 (0)                    ; 0 (0)         ; 88          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 13 (0)           ; |BeamForming|CIC:proc_chain[6].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_gm51:auto_generated                                                                                                                                                          ; scfifo_gm51                             ; work         ;
;                         |a_dpfifo_rju:dpfifo|                                                                                           ; 27 (19)     ; 12 (7)                    ; 0 (0)         ; 88          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (11)      ; 0 (0)             ; 13 (8)           ; |BeamForming|CIC:proc_chain[6].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_gm51:auto_generated|a_dpfifo_rju:dpfifo                                                                                                                                      ; a_dpfifo_rju                            ; work         ;
;                            |altsyncram_17h1:FIFOram|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 88          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |BeamForming|CIC:proc_chain[6].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_gm51:auto_generated|a_dpfifo_rju:dpfifo|altsyncram_17h1:FIFOram                                                                                                              ; altsyncram_17h1                         ; work         ;
;                            |cntr_7a7:usedw_counter|                                                                                     ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |BeamForming|CIC:proc_chain[6].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_gm51:auto_generated|a_dpfifo_rju:dpfifo|cntr_7a7:usedw_counter                                                                                                               ; cntr_7a7                                ; work         ;
;                            |cntr_q9b:rd_ptr_msb|                                                                                        ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |BeamForming|CIC:proc_chain[6].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_gm51:auto_generated|a_dpfifo_rju:dpfifo|cntr_q9b:rd_ptr_msb                                                                                                                  ; cntr_q9b                                ; work         ;
;                            |cntr_r9b:wr_ptr|                                                                                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |BeamForming|CIC:proc_chain[6].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_gm51:auto_generated|a_dpfifo_rju:dpfifo|cntr_r9b:wr_ptr                                                                                                                      ; cntr_r9b                                ; work         ;
;                |auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|                                                          ; 47 (25)     ; 45 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 22 (0)            ; 23 (23)          ; |BeamForming|CIC:proc_chain[6].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff                                                                                                                                                                                  ; auk_dspip_differentiator                ; cic          ;
;                   |auk_dspip_delay:\glogic:u0|                                                                                          ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 22 (22)           ; 0 (0)            ; |BeamForming|CIC:proc_chain[6].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0                                                                                                                                                       ; auk_dspip_delay                         ; cic          ;
;                |auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|                                                          ; 47 (25)     ; 45 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 22 (0)            ; 23 (23)          ; |BeamForming|CIC:proc_chain[6].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff                                                                                                                                                                                  ; auk_dspip_differentiator                ; cic          ;
;                   |auk_dspip_delay:\glogic:u0|                                                                                          ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 22 (22)           ; 0 (0)            ; |BeamForming|CIC:proc_chain[6].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|auk_dspip_delay:\glogic:u0                                                                                                                                                       ; auk_dspip_delay                         ; cic          ;
;                |auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|                                                          ; 48 (26)     ; 45 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 22 (0)            ; 23 (23)          ; |BeamForming|CIC:proc_chain[6].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff                                                                                                                                                                                  ; auk_dspip_differentiator                ; cic          ;
;                   |auk_dspip_delay:\glogic:u0|                                                                                          ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 22 (22)           ; 0 (0)            ; |BeamForming|CIC:proc_chain[6].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|auk_dspip_delay:\glogic:u0                                                                                                                                                       ; auk_dspip_delay                         ; cic          ;
;                |auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|                                                          ; 36 (25)     ; 31 (9)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 11 (0)            ; 20 (20)          ; |BeamForming|CIC:proc_chain[6].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff                                                                                                                                                                                  ; auk_dspip_differentiator                ; cic          ;
;                   |auk_dspip_delay:\glogic:u0|                                                                                          ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 11 (11)          ; |BeamForming|CIC:proc_chain[6].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|auk_dspip_delay:\glogic:u0                                                                                                                                                       ; auk_dspip_delay                         ; cic          ;
;                |auk_dspip_downsample:vrc_en_0.first_dsample|                                                                            ; 10 (0)      ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 6 (0)            ; |BeamForming|CIC:proc_chain[6].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_downsample:vrc_en_0.first_dsample                                                                                                                                                                                                    ; auk_dspip_downsample                    ; CIC          ;
;                   |counter_module:counter_fs_inst|                                                                                      ; 10 (10)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 6 (6)            ; |BeamForming|CIC:proc_chain[6].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_downsample:vrc_en_0.first_dsample|counter_module:counter_fs_inst                                                                                                                                                                     ; counter_module                          ; CIC          ;
;                |auk_dspip_integrator:integrator[0].integration|                                                                         ; 22 (0)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 22 (0)           ; |BeamForming|CIC:proc_chain[6].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[0].integration                                                                                                                                                                                                 ; auk_dspip_integrator                    ; cic          ;
;                   |auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|                                                           ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 22 (22)          ; |BeamForming|CIC:proc_chain[6].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                       ; auk_dspip_delay                         ; cic          ;
;                |auk_dspip_integrator:integrator[1].integration|                                                                         ; 22 (0)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 22 (0)           ; |BeamForming|CIC:proc_chain[6].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[1].integration                                                                                                                                                                                                 ; auk_dspip_integrator                    ; cic          ;
;                   |auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|                                                           ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 22 (22)          ; |BeamForming|CIC:proc_chain[6].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[1].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                       ; auk_dspip_delay                         ; cic          ;
;                |auk_dspip_integrator:integrator[2].integration|                                                                         ; 22 (0)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 22 (0)           ; |BeamForming|CIC:proc_chain[6].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[2].integration                                                                                                                                                                                                 ; auk_dspip_integrator                    ; cic          ;
;                   |auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|                                                           ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 22 (22)          ; |BeamForming|CIC:proc_chain[6].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[2].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                       ; auk_dspip_delay                         ; cic          ;
;                |auk_dspip_integrator:integrator[3].integration|                                                                         ; 22 (0)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 22 (0)           ; |BeamForming|CIC:proc_chain[6].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[3].integration                                                                                                                                                                                                 ; auk_dspip_integrator                    ; cic          ;
;                   |auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|                                                           ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 22 (22)          ; |BeamForming|CIC:proc_chain[6].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[3].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                       ; auk_dspip_delay                         ; cic          ;
;                |counter_module:latency_cnt_inst|                                                                                        ; 8 (8)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 4 (4)            ; |BeamForming|CIC:proc_chain[6].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|counter_module:latency_cnt_inst                                                                                                                                                                                                                ; counter_module                          ; CIC          ;
;             |auk_dspip_avalon_streaming_controller:avalon_controller|                                                                   ; 29 (2)      ; 16 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (1)       ; 0 (0)             ; 16 (1)           ; |BeamForming|CIC:proc_chain[6].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller                                                                                                                                                                                                                 ; auk_dspip_avalon_streaming_controller   ; cic          ;
;                |auk_dspip_avalon_streaming_small_fifo:ready_FIFO|                                                                       ; 27 (27)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 15 (15)          ; |BeamForming|CIC:proc_chain[6].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO                                                                                                                                                                ; auk_dspip_avalon_streaming_small_fifo   ; cic          ;
;             |auk_dspip_avalon_streaming_sink:input_sink|                                                                                ; 32 (0)      ; 17 (0)                    ; 0 (0)         ; 16          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 17 (0)           ; |BeamForming|CIC:proc_chain[6].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink                                                                                                                                                                                                                              ; auk_dspip_avalon_streaming_sink         ; cic          ;
;                |scfifo:sink_FIFO|                                                                                                       ; 32 (0)      ; 17 (0)                    ; 0 (0)         ; 16          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 17 (0)           ; |BeamForming|CIC:proc_chain[6].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO                                                                                                                                                                                                             ; scfifo                                  ; work         ;
;                   |scfifo_rd71:auto_generated|                                                                                          ; 32 (1)      ; 17 (1)                    ; 0 (0)         ; 16          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 17 (1)           ; |BeamForming|CIC:proc_chain[6].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_rd71:auto_generated                                                                                                                                                                                  ; scfifo_rd71                             ; work         ;
;                      |a_dpfifo_cjv:dpfifo|                                                                                              ; 31 (20)     ; 16 (8)                    ; 0 (0)         ; 16          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (12)      ; 0 (0)             ; 16 (8)           ; |BeamForming|CIC:proc_chain[6].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_rd71:auto_generated|a_dpfifo_cjv:dpfifo                                                                                                                                                              ; a_dpfifo_cjv                            ; work         ;
;                         |altsyncram_b4h1:FIFOram|                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |BeamForming|CIC:proc_chain[6].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_rd71:auto_generated|a_dpfifo_cjv:dpfifo|altsyncram_b4h1:FIFOram                                                                                                                                      ; altsyncram_b4h1                         ; work         ;
;                         |cntr_8a7:usedw_counter|                                                                                        ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |BeamForming|CIC:proc_chain[6].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_rd71:auto_generated|a_dpfifo_cjv:dpfifo|cntr_8a7:usedw_counter                                                                                                                                       ; cntr_8a7                                ; work         ;
;                         |cntr_r9b:rd_ptr_msb|                                                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |BeamForming|CIC:proc_chain[6].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_rd71:auto_generated|a_dpfifo_cjv:dpfifo|cntr_r9b:rd_ptr_msb                                                                                                                                          ; cntr_r9b                                ; work         ;
;                         |cntr_s9b:wr_ptr|                                                                                               ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |BeamForming|CIC:proc_chain[6].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_rd71:auto_generated|a_dpfifo_cjv:dpfifo|cntr_s9b:wr_ptr                                                                                                                                              ; cntr_s9b                                ; work         ;
;             |auk_dspip_avalon_streaming_source:output_source_0|                                                                         ; 40 (0)      ; 24 (0)                    ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 24 (0)           ; |BeamForming|CIC:proc_chain[6].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0                                                                                                                                                                                                                       ; auk_dspip_avalon_streaming_source       ; cic          ;
;                |scfifo:source_FIFO|                                                                                                     ; 40 (0)      ; 24 (0)                    ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 24 (0)           ; |BeamForming|CIC:proc_chain[6].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO                                                                                                                                                                                                    ; scfifo                                  ; work         ;
;                   |scfifo_tg71:auto_generated|                                                                                          ; 40 (0)      ; 24 (0)                    ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 24 (0)           ; |BeamForming|CIC:proc_chain[6].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_tg71:auto_generated                                                                                                                                                                         ; scfifo_tg71                             ; work         ;
;                      |a_dpfifo_qov:dpfifo|                                                                                              ; 40 (23)     ; 24 (10)                   ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (13)      ; 0 (0)             ; 24 (10)          ; |BeamForming|CIC:proc_chain[6].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_tg71:auto_generated|a_dpfifo_qov:dpfifo                                                                                                                                                     ; a_dpfifo_qov                            ; work         ;
;                         |altsyncram_j7h1:FIFOram|                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |BeamForming|CIC:proc_chain[6].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_tg71:auto_generated|a_dpfifo_qov:dpfifo|altsyncram_j7h1:FIFOram                                                                                                                             ; altsyncram_j7h1                         ; work         ;
;                         |cntr_aa7:usedw_counter|                                                                                        ; 6 (6)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |BeamForming|CIC:proc_chain[6].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_tg71:auto_generated|a_dpfifo_qov:dpfifo|cntr_aa7:usedw_counter                                                                                                                              ; cntr_aa7                                ; work         ;
;                         |cntr_t9b:rd_ptr_msb|                                                                                           ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |BeamForming|CIC:proc_chain[6].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_tg71:auto_generated|a_dpfifo_qov:dpfifo|cntr_t9b:rd_ptr_msb                                                                                                                                 ; cntr_t9b                                ; work         ;
;                         |cntr_u9b:wr_ptr|                                                                                               ; 6 (6)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |BeamForming|CIC:proc_chain[6].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_tg71:auto_generated|a_dpfifo_qov:dpfifo|cntr_u9b:wr_ptr                                                                                                                                     ; cntr_u9b                                ; work         ;
;    |LOW_PASS_FIR:proc_chain[0].fir_inst|                                                                                                ; 256 (0)     ; 161 (0)                   ; 0 (0)         ; 512         ; 1    ; 2            ; 0       ; 1         ; 0    ; 0            ; 95 (0)       ; 23 (0)            ; 138 (0)          ; |BeamForming|LOW_PASS_FIR:proc_chain[0].fir_inst                                                                                                                                                                                                                                                                                                        ; LOW_PASS_FIR                            ; LOW_PASS_FIR ;
;       |LOW_PASS_FIR_0002:low_pass_fir_inst|                                                                                             ; 256 (0)     ; 161 (0)                   ; 0 (0)         ; 512         ; 1    ; 2            ; 0       ; 1         ; 0    ; 0            ; 95 (0)       ; 23 (0)            ; 138 (0)          ; |BeamForming|LOW_PASS_FIR:proc_chain[0].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst                                                                                                                                                                                                                                                                    ; LOW_PASS_FIR_0002                       ; low_pass_fir ;
;          |LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|                                                                             ; 256 (0)     ; 161 (0)                   ; 0 (0)         ; 512         ; 1    ; 2            ; 0       ; 1         ; 0    ; 0            ; 95 (0)       ; 23 (0)            ; 138 (0)          ; |BeamForming|LOW_PASS_FIR:proc_chain[0].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst                                                                                                                                                                                                                   ; LOW_PASS_FIR_0002_ast                   ; low_pass_fir ;
;             |LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core|                                                               ; 239 (206)   ; 144 (111)                 ; 0 (0)         ; 512         ; 1    ; 2            ; 0       ; 1         ; 0    ; 0            ; 95 (95)      ; 23 (2)            ; 121 (110)        ; |BeamForming|LOW_PASS_FIR:proc_chain[0].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core                                                                                                                                                       ; LOW_PASS_FIR_0002_rtl_core              ; low_pass_fir ;
;                |altsyncram:u0_m0_wo0_wi0_r0_memr0_dmem|                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |BeamForming|LOW_PASS_FIR:proc_chain[0].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_wi0_r0_memr0_dmem                                                                                                                ; altsyncram                              ; work         ;
;                   |altsyncram_2jn3:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |BeamForming|LOW_PASS_FIR:proc_chain[0].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_wi0_r0_memr0_dmem|altsyncram_2jn3:auto_generated                                                                                 ; altsyncram_2jn3                         ; work         ;
;                |dspba_delay:d_in0_m0_wi0_wo0_assign_id1_q_13|                                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |BeamForming|LOW_PASS_FIR:proc_chain[0].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_in0_m0_wi0_wo0_assign_id1_q_13                                                                                                          ; dspba_delay                             ; low_pass_fir ;
;                |dspba_delay:d_u0_m0_wo0_compute_q_14|                                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |BeamForming|LOW_PASS_FIR:proc_chain[0].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_compute_q_14                                                                                                                  ; dspba_delay                             ; low_pass_fir ;
;                |dspba_delay:d_u0_m0_wo0_compute_q_15|                                                                                   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |BeamForming|LOW_PASS_FIR:proc_chain[0].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_compute_q_15                                                                                                                  ; dspba_delay                             ; low_pass_fir ;
;                |dspba_delay:d_xIn_0_13|                                                                                                 ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 8 (8)            ; |BeamForming|LOW_PASS_FIR:proc_chain[0].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_13                                                                                                                                ; dspba_delay                             ; low_pass_fir ;
;                |dspba_delay:u0_m0_wo0_compute|                                                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |BeamForming|LOW_PASS_FIR:proc_chain[0].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_compute                                                                                                                         ; dspba_delay                             ; low_pass_fir ;
;                |dspba_delay:u0_m0_wo0_memread|                                                                                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |BeamForming|LOW_PASS_FIR:proc_chain[0].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_memread                                                                                                                         ; dspba_delay                             ; low_pass_fir ;
;                |lpm_mult:u0_m0_wo0_mtree_mult1_0_component|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |BeamForming|LOW_PASS_FIR:proc_chain[0].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_0_component                                                                                                            ; lpm_mult                                ; work         ;
;                   |mult_fcu:auto_generated|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |BeamForming|LOW_PASS_FIR:proc_chain[0].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_0_component|mult_fcu:auto_generated                                                                                    ; mult_fcu                                ; work         ;
;             |auk_dspip_avalon_streaming_source_hpfir:source|                                                                            ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |BeamForming|LOW_PASS_FIR:proc_chain[0].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source                                                                                                                                                                    ; auk_dspip_avalon_streaming_source_hpfir ; low_pass_fir ;
;    |LOW_PASS_FIR:proc_chain[1].fir_inst|                                                                                                ; 182 (0)     ; 121 (0)                   ; 0 (0)         ; 512         ; 1    ; 2            ; 0       ; 1         ; 0    ; 0            ; 61 (0)       ; 25 (0)            ; 96 (0)           ; |BeamForming|LOW_PASS_FIR:proc_chain[1].fir_inst                                                                                                                                                                                                                                                                                                        ; LOW_PASS_FIR                            ; LOW_PASS_FIR ;
;       |LOW_PASS_FIR_0002:low_pass_fir_inst|                                                                                             ; 182 (0)     ; 121 (0)                   ; 0 (0)         ; 512         ; 1    ; 2            ; 0       ; 1         ; 0    ; 0            ; 61 (0)       ; 25 (0)            ; 96 (0)           ; |BeamForming|LOW_PASS_FIR:proc_chain[1].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst                                                                                                                                                                                                                                                                    ; LOW_PASS_FIR_0002                       ; low_pass_fir ;
;          |LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|                                                                             ; 182 (0)     ; 121 (0)                   ; 0 (0)         ; 512         ; 1    ; 2            ; 0       ; 1         ; 0    ; 0            ; 61 (0)       ; 25 (0)            ; 96 (0)           ; |BeamForming|LOW_PASS_FIR:proc_chain[1].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst                                                                                                                                                                                                                   ; LOW_PASS_FIR_0002_ast                   ; low_pass_fir ;
;             |LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core|                                                               ; 166 (142)   ; 105 (81)                  ; 0 (0)         ; 512         ; 1    ; 2            ; 0       ; 1         ; 0    ; 0            ; 61 (61)      ; 17 (1)            ; 88 (80)          ; |BeamForming|LOW_PASS_FIR:proc_chain[1].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core                                                                                                                                                       ; LOW_PASS_FIR_0002_rtl_core              ; low_pass_fir ;
;                |altsyncram:u0_m0_wo0_wi0_r0_memr0_dmem|                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |BeamForming|LOW_PASS_FIR:proc_chain[1].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_wi0_r0_memr0_dmem                                                                                                                ; altsyncram                              ; work         ;
;                   |altsyncram_2jn3:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |BeamForming|LOW_PASS_FIR:proc_chain[1].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_wi0_r0_memr0_dmem|altsyncram_2jn3:auto_generated                                                                                 ; altsyncram_2jn3                         ; work         ;
;                |dspba_delay:d_xIn_0_13|                                                                                                 ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 8 (8)            ; |BeamForming|LOW_PASS_FIR:proc_chain[1].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_13                                                                                                                                ; dspba_delay                             ; low_pass_fir ;
;                |lpm_mult:u0_m0_wo0_mtree_mult1_0_component|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |BeamForming|LOW_PASS_FIR:proc_chain[1].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_0_component                                                                                                            ; lpm_mult                                ; work         ;
;                   |mult_fcu:auto_generated|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |BeamForming|LOW_PASS_FIR:proc_chain[1].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_0_component|mult_fcu:auto_generated                                                                                    ; mult_fcu                                ; work         ;
;             |auk_dspip_avalon_streaming_source_hpfir:source|                                                                            ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 8 (8)            ; |BeamForming|LOW_PASS_FIR:proc_chain[1].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source                                                                                                                                                                    ; auk_dspip_avalon_streaming_source_hpfir ; low_pass_fir ;
;    |LOW_PASS_FIR:proc_chain[2].fir_inst|                                                                                                ; 182 (0)     ; 121 (0)                   ; 0 (0)         ; 512         ; 1    ; 2            ; 0       ; 1         ; 0    ; 0            ; 61 (0)       ; 25 (0)            ; 96 (0)           ; |BeamForming|LOW_PASS_FIR:proc_chain[2].fir_inst                                                                                                                                                                                                                                                                                                        ; LOW_PASS_FIR                            ; LOW_PASS_FIR ;
;       |LOW_PASS_FIR_0002:low_pass_fir_inst|                                                                                             ; 182 (0)     ; 121 (0)                   ; 0 (0)         ; 512         ; 1    ; 2            ; 0       ; 1         ; 0    ; 0            ; 61 (0)       ; 25 (0)            ; 96 (0)           ; |BeamForming|LOW_PASS_FIR:proc_chain[2].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst                                                                                                                                                                                                                                                                    ; LOW_PASS_FIR_0002                       ; low_pass_fir ;
;          |LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|                                                                             ; 182 (0)     ; 121 (0)                   ; 0 (0)         ; 512         ; 1    ; 2            ; 0       ; 1         ; 0    ; 0            ; 61 (0)       ; 25 (0)            ; 96 (0)           ; |BeamForming|LOW_PASS_FIR:proc_chain[2].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst                                                                                                                                                                                                                   ; LOW_PASS_FIR_0002_ast                   ; low_pass_fir ;
;             |LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core|                                                               ; 166 (142)   ; 105 (81)                  ; 0 (0)         ; 512         ; 1    ; 2            ; 0       ; 1         ; 0    ; 0            ; 61 (61)      ; 17 (1)            ; 88 (80)          ; |BeamForming|LOW_PASS_FIR:proc_chain[2].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core                                                                                                                                                       ; LOW_PASS_FIR_0002_rtl_core              ; low_pass_fir ;
;                |altsyncram:u0_m0_wo0_wi0_r0_memr0_dmem|                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |BeamForming|LOW_PASS_FIR:proc_chain[2].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_wi0_r0_memr0_dmem                                                                                                                ; altsyncram                              ; work         ;
;                   |altsyncram_2jn3:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |BeamForming|LOW_PASS_FIR:proc_chain[2].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_wi0_r0_memr0_dmem|altsyncram_2jn3:auto_generated                                                                                 ; altsyncram_2jn3                         ; work         ;
;                |dspba_delay:d_xIn_0_13|                                                                                                 ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 8 (8)            ; |BeamForming|LOW_PASS_FIR:proc_chain[2].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_13                                                                                                                                ; dspba_delay                             ; low_pass_fir ;
;                |lpm_mult:u0_m0_wo0_mtree_mult1_0_component|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |BeamForming|LOW_PASS_FIR:proc_chain[2].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_0_component                                                                                                            ; lpm_mult                                ; work         ;
;                   |mult_fcu:auto_generated|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |BeamForming|LOW_PASS_FIR:proc_chain[2].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_0_component|mult_fcu:auto_generated                                                                                    ; mult_fcu                                ; work         ;
;             |auk_dspip_avalon_streaming_source_hpfir:source|                                                                            ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 8 (8)            ; |BeamForming|LOW_PASS_FIR:proc_chain[2].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source                                                                                                                                                                    ; auk_dspip_avalon_streaming_source_hpfir ; low_pass_fir ;
;    |LOW_PASS_FIR:proc_chain[3].fir_inst|                                                                                                ; 182 (0)     ; 121 (0)                   ; 0 (0)         ; 512         ; 1    ; 2            ; 0       ; 1         ; 0    ; 0            ; 61 (0)       ; 17 (0)            ; 104 (0)          ; |BeamForming|LOW_PASS_FIR:proc_chain[3].fir_inst                                                                                                                                                                                                                                                                                                        ; LOW_PASS_FIR                            ; LOW_PASS_FIR ;
;       |LOW_PASS_FIR_0002:low_pass_fir_inst|                                                                                             ; 182 (0)     ; 121 (0)                   ; 0 (0)         ; 512         ; 1    ; 2            ; 0       ; 1         ; 0    ; 0            ; 61 (0)       ; 17 (0)            ; 104 (0)          ; |BeamForming|LOW_PASS_FIR:proc_chain[3].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst                                                                                                                                                                                                                                                                    ; LOW_PASS_FIR_0002                       ; low_pass_fir ;
;          |LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|                                                                             ; 182 (0)     ; 121 (0)                   ; 0 (0)         ; 512         ; 1    ; 2            ; 0       ; 1         ; 0    ; 0            ; 61 (0)       ; 17 (0)            ; 104 (0)          ; |BeamForming|LOW_PASS_FIR:proc_chain[3].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst                                                                                                                                                                                                                   ; LOW_PASS_FIR_0002_ast                   ; low_pass_fir ;
;             |LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core|                                                               ; 166 (142)   ; 105 (81)                  ; 0 (0)         ; 512         ; 1    ; 2            ; 0       ; 1         ; 0    ; 0            ; 61 (61)      ; 17 (1)            ; 88 (80)          ; |BeamForming|LOW_PASS_FIR:proc_chain[3].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core                                                                                                                                                       ; LOW_PASS_FIR_0002_rtl_core              ; low_pass_fir ;
;                |altsyncram:u0_m0_wo0_wi0_r0_memr0_dmem|                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |BeamForming|LOW_PASS_FIR:proc_chain[3].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_wi0_r0_memr0_dmem                                                                                                                ; altsyncram                              ; work         ;
;                   |altsyncram_2jn3:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |BeamForming|LOW_PASS_FIR:proc_chain[3].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_wi0_r0_memr0_dmem|altsyncram_2jn3:auto_generated                                                                                 ; altsyncram_2jn3                         ; work         ;
;                |dspba_delay:d_xIn_0_13|                                                                                                 ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 8 (8)            ; |BeamForming|LOW_PASS_FIR:proc_chain[3].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_13                                                                                                                                ; dspba_delay                             ; low_pass_fir ;
;                |lpm_mult:u0_m0_wo0_mtree_mult1_0_component|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |BeamForming|LOW_PASS_FIR:proc_chain[3].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_0_component                                                                                                            ; lpm_mult                                ; work         ;
;                   |mult_fcu:auto_generated|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |BeamForming|LOW_PASS_FIR:proc_chain[3].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_0_component|mult_fcu:auto_generated                                                                                    ; mult_fcu                                ; work         ;
;             |auk_dspip_avalon_streaming_source_hpfir:source|                                                                            ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |BeamForming|LOW_PASS_FIR:proc_chain[3].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source                                                                                                                                                                    ; auk_dspip_avalon_streaming_source_hpfir ; low_pass_fir ;
;    |LOW_PASS_FIR:proc_chain[4].fir_inst|                                                                                                ; 182 (0)     ; 121 (0)                   ; 0 (0)         ; 512         ; 1    ; 2            ; 0       ; 1         ; 0    ; 0            ; 61 (0)       ; 17 (0)            ; 104 (0)          ; |BeamForming|LOW_PASS_FIR:proc_chain[4].fir_inst                                                                                                                                                                                                                                                                                                        ; LOW_PASS_FIR                            ; LOW_PASS_FIR ;
;       |LOW_PASS_FIR_0002:low_pass_fir_inst|                                                                                             ; 182 (0)     ; 121 (0)                   ; 0 (0)         ; 512         ; 1    ; 2            ; 0       ; 1         ; 0    ; 0            ; 61 (0)       ; 17 (0)            ; 104 (0)          ; |BeamForming|LOW_PASS_FIR:proc_chain[4].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst                                                                                                                                                                                                                                                                    ; LOW_PASS_FIR_0002                       ; low_pass_fir ;
;          |LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|                                                                             ; 182 (0)     ; 121 (0)                   ; 0 (0)         ; 512         ; 1    ; 2            ; 0       ; 1         ; 0    ; 0            ; 61 (0)       ; 17 (0)            ; 104 (0)          ; |BeamForming|LOW_PASS_FIR:proc_chain[4].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst                                                                                                                                                                                                                   ; LOW_PASS_FIR_0002_ast                   ; low_pass_fir ;
;             |LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core|                                                               ; 166 (142)   ; 105 (81)                  ; 0 (0)         ; 512         ; 1    ; 2            ; 0       ; 1         ; 0    ; 0            ; 61 (61)      ; 17 (1)            ; 88 (80)          ; |BeamForming|LOW_PASS_FIR:proc_chain[4].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core                                                                                                                                                       ; LOW_PASS_FIR_0002_rtl_core              ; low_pass_fir ;
;                |altsyncram:u0_m0_wo0_wi0_r0_memr0_dmem|                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |BeamForming|LOW_PASS_FIR:proc_chain[4].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_wi0_r0_memr0_dmem                                                                                                                ; altsyncram                              ; work         ;
;                   |altsyncram_2jn3:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |BeamForming|LOW_PASS_FIR:proc_chain[4].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_wi0_r0_memr0_dmem|altsyncram_2jn3:auto_generated                                                                                 ; altsyncram_2jn3                         ; work         ;
;                |dspba_delay:d_xIn_0_13|                                                                                                 ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 8 (8)            ; |BeamForming|LOW_PASS_FIR:proc_chain[4].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_13                                                                                                                                ; dspba_delay                             ; low_pass_fir ;
;                |lpm_mult:u0_m0_wo0_mtree_mult1_0_component|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |BeamForming|LOW_PASS_FIR:proc_chain[4].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_0_component                                                                                                            ; lpm_mult                                ; work         ;
;                   |mult_fcu:auto_generated|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |BeamForming|LOW_PASS_FIR:proc_chain[4].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_0_component|mult_fcu:auto_generated                                                                                    ; mult_fcu                                ; work         ;
;             |auk_dspip_avalon_streaming_source_hpfir:source|                                                                            ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |BeamForming|LOW_PASS_FIR:proc_chain[4].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source                                                                                                                                                                    ; auk_dspip_avalon_streaming_source_hpfir ; low_pass_fir ;
;    |LOW_PASS_FIR:proc_chain[5].fir_inst|                                                                                                ; 182 (0)     ; 121 (0)                   ; 0 (0)         ; 512         ; 1    ; 2            ; 0       ; 1         ; 0    ; 0            ; 61 (0)       ; 33 (0)            ; 88 (0)           ; |BeamForming|LOW_PASS_FIR:proc_chain[5].fir_inst                                                                                                                                                                                                                                                                                                        ; LOW_PASS_FIR                            ; LOW_PASS_FIR ;
;       |LOW_PASS_FIR_0002:low_pass_fir_inst|                                                                                             ; 182 (0)     ; 121 (0)                   ; 0 (0)         ; 512         ; 1    ; 2            ; 0       ; 1         ; 0    ; 0            ; 61 (0)       ; 33 (0)            ; 88 (0)           ; |BeamForming|LOW_PASS_FIR:proc_chain[5].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst                                                                                                                                                                                                                                                                    ; LOW_PASS_FIR_0002                       ; low_pass_fir ;
;          |LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|                                                                             ; 182 (0)     ; 121 (0)                   ; 0 (0)         ; 512         ; 1    ; 2            ; 0       ; 1         ; 0    ; 0            ; 61 (0)       ; 33 (0)            ; 88 (0)           ; |BeamForming|LOW_PASS_FIR:proc_chain[5].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst                                                                                                                                                                                                                   ; LOW_PASS_FIR_0002_ast                   ; low_pass_fir ;
;             |LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core|                                                               ; 166 (142)   ; 105 (81)                  ; 0 (0)         ; 512         ; 1    ; 2            ; 0       ; 1         ; 0    ; 0            ; 61 (61)      ; 17 (1)            ; 88 (80)          ; |BeamForming|LOW_PASS_FIR:proc_chain[5].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core                                                                                                                                                       ; LOW_PASS_FIR_0002_rtl_core              ; low_pass_fir ;
;                |altsyncram:u0_m0_wo0_wi0_r0_memr0_dmem|                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |BeamForming|LOW_PASS_FIR:proc_chain[5].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_wi0_r0_memr0_dmem                                                                                                                ; altsyncram                              ; work         ;
;                   |altsyncram_2jn3:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |BeamForming|LOW_PASS_FIR:proc_chain[5].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_wi0_r0_memr0_dmem|altsyncram_2jn3:auto_generated                                                                                 ; altsyncram_2jn3                         ; work         ;
;                |dspba_delay:d_xIn_0_13|                                                                                                 ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 8 (8)            ; |BeamForming|LOW_PASS_FIR:proc_chain[5].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_13                                                                                                                                ; dspba_delay                             ; low_pass_fir ;
;                |lpm_mult:u0_m0_wo0_mtree_mult1_0_component|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |BeamForming|LOW_PASS_FIR:proc_chain[5].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_0_component                                                                                                            ; lpm_mult                                ; work         ;
;                   |mult_fcu:auto_generated|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |BeamForming|LOW_PASS_FIR:proc_chain[5].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_0_component|mult_fcu:auto_generated                                                                                    ; mult_fcu                                ; work         ;
;             |auk_dspip_avalon_streaming_source_hpfir:source|                                                                            ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |BeamForming|LOW_PASS_FIR:proc_chain[5].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source                                                                                                                                                                    ; auk_dspip_avalon_streaming_source_hpfir ; low_pass_fir ;
;    |LOW_PASS_FIR:proc_chain[6].fir_inst|                                                                                                ; 182 (0)     ; 121 (0)                   ; 0 (0)         ; 512         ; 1    ; 2            ; 0       ; 1         ; 0    ; 0            ; 59 (0)       ; 33 (0)            ; 90 (0)           ; |BeamForming|LOW_PASS_FIR:proc_chain[6].fir_inst                                                                                                                                                                                                                                                                                                        ; LOW_PASS_FIR                            ; LOW_PASS_FIR ;
;       |LOW_PASS_FIR_0002:low_pass_fir_inst|                                                                                             ; 182 (0)     ; 121 (0)                   ; 0 (0)         ; 512         ; 1    ; 2            ; 0       ; 1         ; 0    ; 0            ; 59 (0)       ; 33 (0)            ; 90 (0)           ; |BeamForming|LOW_PASS_FIR:proc_chain[6].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst                                                                                                                                                                                                                                                                    ; LOW_PASS_FIR_0002                       ; low_pass_fir ;
;          |LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|                                                                             ; 182 (0)     ; 121 (0)                   ; 0 (0)         ; 512         ; 1    ; 2            ; 0       ; 1         ; 0    ; 0            ; 59 (0)       ; 33 (0)            ; 90 (0)           ; |BeamForming|LOW_PASS_FIR:proc_chain[6].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst                                                                                                                                                                                                                   ; LOW_PASS_FIR_0002_ast                   ; low_pass_fir ;
;             |LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core|                                                               ; 166 (142)   ; 105 (81)                  ; 0 (0)         ; 512         ; 1    ; 2            ; 0       ; 1         ; 0    ; 0            ; 59 (59)      ; 17 (1)            ; 90 (82)          ; |BeamForming|LOW_PASS_FIR:proc_chain[6].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core                                                                                                                                                       ; LOW_PASS_FIR_0002_rtl_core              ; low_pass_fir ;
;                |altsyncram:u0_m0_wo0_wi0_r0_memr0_dmem|                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |BeamForming|LOW_PASS_FIR:proc_chain[6].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_wi0_r0_memr0_dmem                                                                                                                ; altsyncram                              ; work         ;
;                   |altsyncram_2jn3:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |BeamForming|LOW_PASS_FIR:proc_chain[6].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_wi0_r0_memr0_dmem|altsyncram_2jn3:auto_generated                                                                                 ; altsyncram_2jn3                         ; work         ;
;                |dspba_delay:d_xIn_0_13|                                                                                                 ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 8 (8)            ; |BeamForming|LOW_PASS_FIR:proc_chain[6].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_13                                                                                                                                ; dspba_delay                             ; low_pass_fir ;
;                |lpm_mult:u0_m0_wo0_mtree_mult1_0_component|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |BeamForming|LOW_PASS_FIR:proc_chain[6].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_0_component                                                                                                            ; lpm_mult                                ; work         ;
;                   |mult_fcu:auto_generated|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |BeamForming|LOW_PASS_FIR:proc_chain[6].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_0_component|mult_fcu:auto_generated                                                                                    ; mult_fcu                                ; work         ;
;             |auk_dspip_avalon_streaming_source_hpfir:source|                                                                            ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |BeamForming|LOW_PASS_FIR:proc_chain[6].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source                                                                                                                                                                    ; auk_dspip_avalon_streaming_source_hpfir ; low_pass_fir ;
;    |lpm_mult:Mult0|                                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |BeamForming|lpm_mult:Mult0                                                                                                                                                                                                                                                                                                                             ; lpm_mult                                ; work         ;
;       |mult_36t:auto_generated|                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |BeamForming|lpm_mult:Mult0|mult_36t:auto_generated                                                                                                                                                                                                                                                                                                     ; mult_36t                                ; work         ;
;    |lpm_mult:Mult1|                                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |BeamForming|lpm_mult:Mult1                                                                                                                                                                                                                                                                                                                             ; lpm_mult                                ; work         ;
;       |mult_36t:auto_generated|                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |BeamForming|lpm_mult:Mult1|mult_36t:auto_generated                                                                                                                                                                                                                                                                                                     ; mult_36t                                ; work         ;
;    |lpm_mult:Mult2|                                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |BeamForming|lpm_mult:Mult2                                                                                                                                                                                                                                                                                                                             ; lpm_mult                                ; work         ;
;       |mult_36t:auto_generated|                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |BeamForming|lpm_mult:Mult2|mult_36t:auto_generated                                                                                                                                                                                                                                                                                                     ; mult_36t                                ; work         ;
;    |lpm_mult:Mult3|                                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |BeamForming|lpm_mult:Mult3                                                                                                                                                                                                                                                                                                                             ; lpm_mult                                ; work         ;
;       |mult_36t:auto_generated|                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |BeamForming|lpm_mult:Mult3|mult_36t:auto_generated                                                                                                                                                                                                                                                                                                     ; mult_36t                                ; work         ;
;    |lpm_mult:Mult4|                                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |BeamForming|lpm_mult:Mult4                                                                                                                                                                                                                                                                                                                             ; lpm_mult                                ; work         ;
;       |mult_36t:auto_generated|                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |BeamForming|lpm_mult:Mult4|mult_36t:auto_generated                                                                                                                                                                                                                                                                                                     ; mult_36t                                ; work         ;
;    |lpm_mult:Mult5|                                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |BeamForming|lpm_mult:Mult5                                                                                                                                                                                                                                                                                                                             ; lpm_mult                                ; work         ;
;       |mult_36t:auto_generated|                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |BeamForming|lpm_mult:Mult5|mult_36t:auto_generated                                                                                                                                                                                                                                                                                                     ; mult_36t                                ; work         ;
;    |pll_3M2Hz:pll_inst|                                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |BeamForming|pll_3M2Hz:pll_inst                                                                                                                                                                                                                                                                                                                         ; pll_3M2Hz                               ; work         ;
;       |altpll:altpll_component|                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |BeamForming|pll_3M2Hz:pll_inst|altpll:altpll_component                                                                                                                                                                                                                                                                                                 ; altpll                                  ; work         ;
;          |pll_3M2Hz_altpll:auto_generated|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |BeamForming|pll_3M2Hz:pll_inst|altpll:altpll_component|pll_3M2Hz_altpll:auto_generated                                                                                                                                                                                                                                                                 ; pll_3M2Hz_altpll                        ; work         ;
;    |pzdyqx:nabboc|                                                                                                                      ; 130 (0)     ; 72 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (0)       ; 8 (0)             ; 64 (0)           ; |BeamForming|pzdyqx:nabboc                                                                                                                                                                                                                                                                                                                              ; pzdyqx                                  ; work         ;
;       |pzdyqx_impl:pzdyqx_impl_inst|                                                                                                    ; 130 (13)    ; 72 (9)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (4)       ; 8 (1)             ; 64 (8)           ; |BeamForming|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst                                                                                                                                                                                                                                                                                                 ; pzdyqx_impl                             ; work         ;
;          |FLAU0828:TXTL3573|                                                                                                            ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |BeamForming|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|FLAU0828:TXTL3573                                                                                                                                                                                                                                                                               ; FLAU0828                                ; work         ;
;          |YMSB9588:MMMV8756|                                                                                                            ; 21 (21)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 9 (9)            ; |BeamForming|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|YMSB9588:MMMV8756                                                                                                                                                                                                                                                                               ; YMSB9588                                ; work         ;
;          |YPHP7743:\cycloneiii_BVXN3148_gen_0:cycloneiii_BVXN3148_gen_1|                                                                ; 61 (30)     ; 28 (8)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (22)      ; 7 (7)             ; 21 (1)           ; |BeamForming|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|YPHP7743:\cycloneiii_BVXN3148_gen_0:cycloneiii_BVXN3148_gen_1                                                                                                                                                                                                                                   ; YPHP7743                                ; work         ;
;             |ZNZS8187:LSFF6823|                                                                                                         ; 31 (31)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 20 (20)          ; |BeamForming|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|YPHP7743:\cycloneiii_BVXN3148_gen_0:cycloneiii_BVXN3148_gen_1|ZNZS8187:LSFF6823                                                                                                                                                                                                                 ; ZNZS8187                                ; work         ;
;          |ZNZS8187:WGSH7730|                                                                                                            ; 22 (22)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 13 (13)          ; |BeamForming|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|ZNZS8187:WGSH7730                                                                                                                                                                                                                                                                               ; ZNZS8187                                ; work         ;
;    |sld_hub:auto_hub|                                                                                                                   ; 136 (1)     ; 76 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (1)       ; 16 (0)            ; 60 (0)           ; |BeamForming|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                           ; sld_hub                                 ; altera_sld   ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 135 (0)     ; 76 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (0)       ; 16 (0)            ; 60 (0)           ; |BeamForming|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                           ; alt_sld_fab_with_jtag_input             ; altera_sld   ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 135 (0)     ; 76 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (0)       ; 16 (0)            ; 60 (0)           ; |BeamForming|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                        ; alt_sld_fab                             ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 135 (5)     ; 76 (5)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (1)       ; 16 (3)            ; 60 (0)           ; |BeamForming|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                    ; alt_sld_fab_alt_sld_fab                 ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 131 (0)     ; 71 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (0)       ; 13 (0)            ; 60 (0)           ; |BeamForming|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                        ; alt_sld_fab_alt_sld_fab_sldfabric       ; alt_sld_fab  ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 131 (92)    ; 71 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (47)      ; 13 (13)           ; 60 (34)          ; |BeamForming|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                           ; sld_jtag_hub                            ; work         ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 19 (19)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 9 (9)            ; |BeamForming|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg   ; sld_rom_sr                              ; work         ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 19 (19)          ; |BeamForming|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm ; sld_shadow_jsm                          ; altera_sld   ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                              ;
+------------------+----------+---------------+---------------+-----------------------+-----+------+
; Name             ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+------------------+----------+---------------+---------------+-----------------------+-----+------+
; pdm_clk          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; beam_angle[0]    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; beam_angle[1]    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; beam_angle[2]    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; beam_angle[3]    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; beam_angle[4]    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; beam_angle[5]    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; beam_angle[6]    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; beam_angle[7]    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; beam_angle[8]    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; beam_angle[9]    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; beam_angle[10]   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; pcm_data[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; pcm_data[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; pcm_data[2]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; pcm_data[3]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; pcm_data[4]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; pcm_data[5]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; pcm_data[6]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; pcm_data[7]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; pcm_data[8]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; pcm_data[9]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; pcm_data[10]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; pcm_data[11]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; pcm_data[12]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; pcm_data[13]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; pcm_data[14]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; pcm_data[15]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; pcm_valid        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; doa_estimate[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; doa_estimate[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; doa_estimate[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; doa_estimate[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; doa_estimate[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; doa_estimate[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; doa_estimate[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; doa_estimate[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; doa_estimate[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; doa_estimate[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; doa_estimate[10] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; doa_valid        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led_status[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led_status[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led_status[2]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led_status[3]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led_status[4]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; beam_enable      ; Input    ; --            ; (0) 0 ps      ; --                    ; --  ; --   ;
; reset            ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; CLK_50MHz        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; pdm_data[0]      ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; pdm_data[5]      ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; pdm_data[2]      ; Input    ; --            ; (0) 0 ps      ; --                    ; --  ; --   ;
; pdm_data[1]      ; Input    ; --            ; (0) 0 ps      ; --                    ; --  ; --   ;
; pdm_data[3]      ; Input    ; --            ; (0) 0 ps      ; --                    ; --  ; --   ;
; pdm_data[4]      ; Input    ; --            ; (0) 0 ps      ; --                    ; --  ; --   ;
; pdm_data[6]      ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+------------------+----------+---------------+---------------+-----------------------+-----+------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                                                          ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                                                                       ; Pad To Core Index ; Setting ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; beam_angle[0]                                                                                                                                                                                                             ;                   ;         ;
; beam_angle[1]                                                                                                                                                                                                             ;                   ;         ;
; beam_angle[2]                                                                                                                                                                                                             ;                   ;         ;
; beam_angle[3]                                                                                                                                                                                                             ;                   ;         ;
; beam_angle[4]                                                                                                                                                                                                             ;                   ;         ;
; beam_angle[5]                                                                                                                                                                                                             ;                   ;         ;
; beam_angle[6]                                                                                                                                                                                                             ;                   ;         ;
; beam_angle[7]                                                                                                                                                                                                             ;                   ;         ;
; beam_angle[8]                                                                                                                                                                                                             ;                   ;         ;
; beam_angle[9]                                                                                                                                                                                                             ;                   ;         ;
; beam_angle[10]                                                                                                                                                                                                            ;                   ;         ;
; beam_enable                                                                                                                                                                                                               ;                   ;         ;
;      - pcm_data~0                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - pcm_data~1                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - pcm_data~2                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - pcm_data~3                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - pcm_data~4                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - pcm_data~5                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - pcm_data~6                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - pcm_data~7                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - pcm_data~8                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - pcm_data~9                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - pcm_data~10                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - pcm_data~11                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - pcm_data~12                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - pcm_data~13                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - pcm_data~14                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - pcm_data~15                                                                                                                                                                                                        ; 1                 ; 0       ;
; reset                                                                                                                                                                                                                     ;                   ;         ;
; CLK_50MHz                                                                                                                                                                                                                 ;                   ;         ;
; pdm_data[0]                                                                                                                                                                                                               ;                   ;         ;
; pdm_data[5]                                                                                                                                                                                                               ;                   ;         ;
; pdm_data[2]                                                                                                                                                                                                               ;                   ;         ;
;      - CIC:proc_chain[2].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_rd71:auto_generated|a_dpfifo_cjv:dpfifo|altsyncram_b4h1:FIFOram|ram_block1a0 ; 1                 ; 0       ;
; pdm_data[1]                                                                                                                                                                                                               ;                   ;         ;
;      - CIC:proc_chain[1].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_rd71:auto_generated|a_dpfifo_cjv:dpfifo|altsyncram_b4h1:FIFOram|ram_block1a0 ; 1                 ; 0       ;
; pdm_data[3]                                                                                                                                                                                                               ;                   ;         ;
;      - CIC:proc_chain[3].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_rd71:auto_generated|a_dpfifo_cjv:dpfifo|altsyncram_b4h1:FIFOram|ram_block1a0 ; 1                 ; 0       ;
; pdm_data[4]                                                                                                                                                                                                               ;                   ;         ;
;      - CIC:proc_chain[4].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_rd71:auto_generated|a_dpfifo_cjv:dpfifo|altsyncram_b4h1:FIFOram|ram_block1a0 ; 1                 ; 0       ;
; pdm_data[6]                                                                                                                                                                                                               ;                   ;         ;
;      - CIC:proc_chain[6].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_rd71:auto_generated|a_dpfifo_cjv:dpfifo|altsyncram_b4h1:FIFOram|ram_block1a0 ; 0                 ; 0       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                        ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; CIC:proc_chain[0].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_gm51:auto_generated|a_dpfifo_rju:dpfifo|cntr_7a7:usedw_counter|_~0                                                                                                                            ; LCCOMB_X29_Y9_N30  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[0].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_gm51:auto_generated|a_dpfifo_rju:dpfifo|cntr_q9b:rd_ptr_msb|_~0                                                                                                                               ; LCCOMB_X32_Y10_N26 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[0].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_gm51:auto_generated|a_dpfifo_rju:dpfifo|cntr_r9b:wr_ptr|_~0                                                                                                                                   ; LCCOMB_X29_Y9_N26  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[0].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_gm51:auto_generated|a_dpfifo_rju:dpfifo|rd_ptr_lsb~1                                                                                                                                          ; LCCOMB_X29_Y9_N0   ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[0].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_gm51:auto_generated|a_dpfifo_rju:dpfifo|valid_rreq                                                                                                                                            ; LCCOMB_X29_Y9_N6   ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[0].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_gm51:auto_generated|a_dpfifo_rju:dpfifo|valid_wreq~2                                                                                                                                          ; LCCOMB_X29_Y9_N2   ; 5       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[0].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|dout[7]~0                                                                                                                                                                                         ; LCCOMB_X25_Y13_N10 ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[0].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|dout~1                                                                                                                                                                                            ; LCCOMB_X25_Y13_N30 ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[0].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|dout[11]~0                                                                                                                                                                                        ; LCCOMB_X28_Y12_N2  ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[0].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|dout~1                                                                                                                                                                                            ; LCCOMB_X28_Y12_N0  ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[0].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|dout[14]~0                                                                                                                                                                                        ; LCCOMB_X31_Y12_N28 ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[0].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|dout~1                                                                                                                                                                                            ; LCCOMB_X31_Y12_N22 ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[0].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|dout[21]~0                                                                                                                                                                                        ; LCCOMB_X31_Y12_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[0].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|dout_valid~1                                                                                                                                                                                      ; LCCOMB_X29_Y9_N16  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[0].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|dout~1                                                                                                                                                                                            ; LCCOMB_X31_Y12_N10 ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[0].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_downsample:vrc_en_0.first_dsample|counter_module:counter_fs_inst|count[3]~14                                                                                                                                                                          ; LCCOMB_X33_Y10_N28 ; 6       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[0].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_downsample:vrc_en_0.first_dsample|counter_module:counter_fs_inst|count[3]~15                                                                                                                                                                          ; LCCOMB_X33_Y10_N26 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[0].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO|rd_addr_ptr[2]~1                                                                                                                                                                ; LCCOMB_X33_Y11_N2  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[0].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO|wr_addr_ptr[0]~1                                                                                                                                                                ; LCCOMB_X32_Y11_N18 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[0].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|stall_reg                                                                                                                                                                                                                        ; FF_X25_Y14_N5      ; 114     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[0].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_rd71:auto_generated|a_dpfifo_cjv:dpfifo|cntr_8a7:usedw_counter|_~0                                                                                                                                                    ; LCCOMB_X25_Y14_N24 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[0].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_rd71:auto_generated|a_dpfifo_cjv:dpfifo|cntr_r9b:rd_ptr_msb|_~0                                                                                                                                                       ; LCCOMB_X25_Y14_N26 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[0].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_rd71:auto_generated|a_dpfifo_cjv:dpfifo|cntr_s9b:wr_ptr|_~0                                                                                                                                                           ; LCCOMB_X26_Y14_N12 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[0].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_rd71:auto_generated|a_dpfifo_cjv:dpfifo|full_dff                                                                                                                                                                      ; FF_X25_Y14_N7      ; 10      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[0].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_rd71:auto_generated|a_dpfifo_cjv:dpfifo|rd_ptr_lsb~1                                                                                                                                                                  ; LCCOMB_X25_Y14_N16 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[0].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_rd71:auto_generated|a_dpfifo_cjv:dpfifo|valid_rreq~3                                                                                                                                                                  ; LCCOMB_X25_Y11_N24 ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[0].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_tg71:auto_generated|a_dpfifo_qov:dpfifo|cntr_aa7:usedw_counter|_~0                                                                                                                                           ; LCCOMB_X25_Y12_N22 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[0].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_tg71:auto_generated|a_dpfifo_qov:dpfifo|cntr_t9b:rd_ptr_msb|_~0                                                                                                                                              ; LCCOMB_X25_Y12_N20 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[0].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_tg71:auto_generated|a_dpfifo_qov:dpfifo|cntr_u9b:wr_ptr|_~0                                                                                                                                                  ; LCCOMB_X28_Y12_N12 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[0].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_tg71:auto_generated|a_dpfifo_qov:dpfifo|empty_dff                                                                                                                                                            ; FF_X31_Y12_N3      ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[0].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_tg71:auto_generated|a_dpfifo_qov:dpfifo|rd_ptr_lsb~1                                                                                                                                                         ; LCCOMB_X24_Y12_N18 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[0].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_tg71:auto_generated|a_dpfifo_qov:dpfifo|valid_wreq~0                                                                                                                                                         ; LCCOMB_X31_Y12_N20 ; 12      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[1].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_gm51:auto_generated|a_dpfifo_rju:dpfifo|cntr_7a7:usedw_counter|_~0                                                                                                                            ; LCCOMB_X26_Y4_N12  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[1].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_gm51:auto_generated|a_dpfifo_rju:dpfifo|cntr_q9b:rd_ptr_msb|_~0                                                                                                                               ; LCCOMB_X26_Y3_N28  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[1].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_gm51:auto_generated|a_dpfifo_rju:dpfifo|cntr_r9b:wr_ptr|_~0                                                                                                                                   ; LCCOMB_X26_Y4_N10  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[1].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_gm51:auto_generated|a_dpfifo_rju:dpfifo|rd_ptr_lsb~1                                                                                                                                          ; LCCOMB_X24_Y7_N6   ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[1].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_gm51:auto_generated|a_dpfifo_rju:dpfifo|valid_rreq                                                                                                                                            ; LCCOMB_X24_Y7_N0   ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[1].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_gm51:auto_generated|a_dpfifo_rju:dpfifo|valid_wreq~2                                                                                                                                          ; LCCOMB_X26_Y4_N28  ; 5       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[1].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|dout[16]~0                                                                                                                                                                                        ; LCCOMB_X24_Y7_N28  ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[1].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|dout~1                                                                                                                                                                                            ; LCCOMB_X24_Y7_N14  ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[1].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|dout[7]~0                                                                                                                                                                                         ; LCCOMB_X24_Y7_N20  ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[1].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|dout~1                                                                                                                                                                                            ; LCCOMB_X24_Y7_N10  ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[1].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|dout[12]~0                                                                                                                                                                                        ; LCCOMB_X24_Y8_N10  ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[1].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|dout~1                                                                                                                                                                                            ; LCCOMB_X24_Y8_N22  ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[1].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|dout[20]~0                                                                                                                                                                                        ; LCCOMB_X24_Y8_N14  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[1].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|dout_valid~1                                                                                                                                                                                      ; LCCOMB_X24_Y8_N4   ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[1].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|dout~1                                                                                                                                                                                            ; LCCOMB_X24_Y8_N20  ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[1].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_downsample:vrc_en_0.first_dsample|counter_module:counter_fs_inst|count[1]~14                                                                                                                                                                          ; LCCOMB_X28_Y8_N28  ; 6       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[1].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_downsample:vrc_en_0.first_dsample|counter_module:counter_fs_inst|count[1]~15                                                                                                                                                                          ; LCCOMB_X28_Y8_N30  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[1].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO|rd_addr_ptr[0]~1                                                                                                                                                                ; LCCOMB_X33_Y9_N28  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[1].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO|wr_addr_ptr[0]~1                                                                                                                                                                ; LCCOMB_X32_Y9_N10  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[1].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|stall_reg                                                                                                                                                                                                                        ; FF_X32_Y9_N23      ; 114     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[1].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_rd71:auto_generated|a_dpfifo_cjv:dpfifo|cntr_8a7:usedw_counter|_~0                                                                                                                                                    ; LCCOMB_X31_Y9_N24  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[1].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_rd71:auto_generated|a_dpfifo_cjv:dpfifo|cntr_r9b:rd_ptr_msb|_~0                                                                                                                                                       ; LCCOMB_X30_Y9_N22  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[1].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_rd71:auto_generated|a_dpfifo_cjv:dpfifo|cntr_s9b:wr_ptr|_~0                                                                                                                                                           ; LCCOMB_X26_Y9_N28  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[1].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_rd71:auto_generated|a_dpfifo_cjv:dpfifo|full_dff                                                                                                                                                                      ; FF_X30_Y9_N19      ; 10      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[1].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_rd71:auto_generated|a_dpfifo_cjv:dpfifo|rd_ptr_lsb~1                                                                                                                                                                  ; LCCOMB_X30_Y9_N8   ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[1].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_rd71:auto_generated|a_dpfifo_cjv:dpfifo|valid_rreq~3                                                                                                                                                                  ; LCCOMB_X31_Y9_N26  ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[1].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_tg71:auto_generated|a_dpfifo_qov:dpfifo|cntr_aa7:usedw_counter|_~0                                                                                                                                           ; LCCOMB_X26_Y8_N4   ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[1].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_tg71:auto_generated|a_dpfifo_qov:dpfifo|cntr_t9b:rd_ptr_msb|_~0                                                                                                                                              ; LCCOMB_X25_Y8_N18  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[1].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_tg71:auto_generated|a_dpfifo_qov:dpfifo|cntr_u9b:wr_ptr|_~0                                                                                                                                                  ; LCCOMB_X26_Y8_N2   ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[1].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_tg71:auto_generated|a_dpfifo_qov:dpfifo|empty_dff                                                                                                                                                            ; FF_X25_Y8_N1       ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[1].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_tg71:auto_generated|a_dpfifo_qov:dpfifo|rd_ptr_lsb~1                                                                                                                                                         ; LCCOMB_X25_Y10_N10 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[1].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_tg71:auto_generated|a_dpfifo_qov:dpfifo|valid_wreq~0                                                                                                                                                         ; LCCOMB_X24_Y8_N24  ; 12      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[2].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_gm51:auto_generated|a_dpfifo_rju:dpfifo|cntr_7a7:usedw_counter|_~0                                                                                                                            ; LCCOMB_X11_Y9_N28  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[2].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_gm51:auto_generated|a_dpfifo_rju:dpfifo|cntr_q9b:rd_ptr_msb|_~0                                                                                                                               ; LCCOMB_X13_Y9_N24  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[2].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_gm51:auto_generated|a_dpfifo_rju:dpfifo|cntr_r9b:wr_ptr|_~0                                                                                                                                   ; LCCOMB_X11_Y9_N2   ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[2].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_gm51:auto_generated|a_dpfifo_rju:dpfifo|rd_ptr_lsb~1                                                                                                                                          ; LCCOMB_X12_Y7_N14  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[2].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_gm51:auto_generated|a_dpfifo_rju:dpfifo|valid_rreq                                                                                                                                            ; LCCOMB_X12_Y7_N2   ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[2].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_gm51:auto_generated|a_dpfifo_rju:dpfifo|valid_wreq~2                                                                                                                                          ; LCCOMB_X11_Y9_N10  ; 5       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[2].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|dout[11]~0                                                                                                                                                                                        ; LCCOMB_X12_Y7_N0   ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[2].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|dout~1                                                                                                                                                                                            ; LCCOMB_X12_Y7_N16  ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[2].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|dout[0]~0                                                                                                                                                                                         ; LCCOMB_X10_Y7_N28  ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[2].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|dout_valid~0                                                                                                                                                                                      ; LCCOMB_X12_Y7_N20  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[2].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|dout~1                                                                                                                                                                                            ; LCCOMB_X10_Y7_N30  ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[2].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|dout[5]~0                                                                                                                                                                                         ; LCCOMB_X12_Y7_N26  ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[2].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|dout~1                                                                                                                                                                                            ; LCCOMB_X12_Y7_N28  ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[2].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|dout[14]~0                                                                                                                                                                                        ; LCCOMB_X12_Y7_N18  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[2].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|dout~1                                                                                                                                                                                            ; LCCOMB_X12_Y7_N8   ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[2].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_downsample:vrc_en_0.first_dsample|counter_module:counter_fs_inst|count[1]~14                                                                                                                                                                          ; LCCOMB_X10_Y9_N4   ; 6       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[2].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_downsample:vrc_en_0.first_dsample|counter_module:counter_fs_inst|count[1]~15                                                                                                                                                                          ; LCCOMB_X11_Y9_N24  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[2].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO|rd_addr_ptr[0]~1                                                                                                                                                                ; LCCOMB_X10_Y11_N0  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[2].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO|wr_addr_ptr[0]~1                                                                                                                                                                ; LCCOMB_X11_Y11_N30 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[2].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|stall_reg                                                                                                                                                                                                                        ; FF_X11_Y9_N1       ; 114     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[2].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_rd71:auto_generated|a_dpfifo_cjv:dpfifo|cntr_8a7:usedw_counter|_~0                                                                                                                                                    ; LCCOMB_X14_Y4_N12  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[2].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_rd71:auto_generated|a_dpfifo_cjv:dpfifo|cntr_r9b:rd_ptr_msb|_~0                                                                                                                                                       ; LCCOMB_X13_Y4_N26  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[2].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_rd71:auto_generated|a_dpfifo_cjv:dpfifo|cntr_s9b:wr_ptr|_~0                                                                                                                                                           ; LCCOMB_X14_Y4_N30  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[2].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_rd71:auto_generated|a_dpfifo_cjv:dpfifo|full_dff                                                                                                                                                                      ; FF_X13_Y4_N23      ; 10      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[2].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_rd71:auto_generated|a_dpfifo_cjv:dpfifo|rd_ptr_lsb~1                                                                                                                                                                  ; LCCOMB_X13_Y4_N20  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[2].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_rd71:auto_generated|a_dpfifo_cjv:dpfifo|valid_rreq~3                                                                                                                                                                  ; LCCOMB_X13_Y4_N10  ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[2].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_tg71:auto_generated|a_dpfifo_qov:dpfifo|cntr_aa7:usedw_counter|_~0                                                                                                                                           ; LCCOMB_X13_Y6_N6   ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[2].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_tg71:auto_generated|a_dpfifo_qov:dpfifo|cntr_t9b:rd_ptr_msb|_~0                                                                                                                                              ; LCCOMB_X14_Y7_N0   ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[2].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_tg71:auto_generated|a_dpfifo_qov:dpfifo|cntr_u9b:wr_ptr|_~0                                                                                                                                                  ; LCCOMB_X14_Y7_N2   ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[2].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_tg71:auto_generated|a_dpfifo_qov:dpfifo|empty_dff                                                                                                                                                            ; FF_X14_Y6_N5       ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[2].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_tg71:auto_generated|a_dpfifo_qov:dpfifo|rd_ptr_lsb~1                                                                                                                                                         ; LCCOMB_X14_Y9_N16  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[2].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_tg71:auto_generated|a_dpfifo_qov:dpfifo|valid_wreq~0                                                                                                                                                         ; LCCOMB_X13_Y7_N2   ; 12      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[3].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_gm51:auto_generated|a_dpfifo_rju:dpfifo|cntr_7a7:usedw_counter|_~0                                                                                                                            ; LCCOMB_X25_Y10_N30 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[3].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_gm51:auto_generated|a_dpfifo_rju:dpfifo|cntr_q9b:rd_ptr_msb|_~0                                                                                                                               ; LCCOMB_X24_Y14_N28 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[3].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_gm51:auto_generated|a_dpfifo_rju:dpfifo|cntr_r9b:wr_ptr|_~0                                                                                                                                   ; LCCOMB_X25_Y10_N0  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[3].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_gm51:auto_generated|a_dpfifo_rju:dpfifo|rd_ptr_lsb~1                                                                                                                                          ; LCCOMB_X28_Y11_N2  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[3].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_gm51:auto_generated|a_dpfifo_rju:dpfifo|valid_rreq                                                                                                                                            ; LCCOMB_X28_Y11_N8  ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[3].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_gm51:auto_generated|a_dpfifo_rju:dpfifo|valid_wreq~2                                                                                                                                          ; LCCOMB_X25_Y10_N12 ; 5       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[3].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|dout[21]~0                                                                                                                                                                                        ; LCCOMB_X31_Y18_N20 ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[3].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|dout_valid~0                                                                                                                                                                                      ; LCCOMB_X31_Y18_N0  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[3].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|dout~1                                                                                                                                                                                            ; LCCOMB_X31_Y18_N22 ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[3].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|dout[5]~0                                                                                                                                                                                         ; LCCOMB_X31_Y18_N26 ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[3].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|dout~1                                                                                                                                                                                            ; LCCOMB_X31_Y18_N30 ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[3].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|dout[7]~0                                                                                                                                                                                         ; LCCOMB_X31_Y18_N24 ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[3].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|dout~1                                                                                                                                                                                            ; LCCOMB_X31_Y18_N28 ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[3].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|dout[14]~0                                                                                                                                                                                        ; LCCOMB_X31_Y18_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[3].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|dout~1                                                                                                                                                                                            ; LCCOMB_X31_Y18_N2  ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[3].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_downsample:vrc_en_0.first_dsample|counter_module:counter_fs_inst|count[1]~14                                                                                                                                                                          ; LCCOMB_X13_Y8_N0   ; 6       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[3].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_downsample:vrc_en_0.first_dsample|counter_module:counter_fs_inst|count[1]~15                                                                                                                                                                          ; LCCOMB_X13_Y8_N26  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[3].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO|rd_addr_ptr[0]~1                                                                                                                                                                ; LCCOMB_X25_Y9_N10  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[3].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO|wr_addr_ptr[2]~1                                                                                                                                                                ; LCCOMB_X25_Y9_N18  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[3].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|stall_reg                                                                                                                                                                                                                        ; FF_X29_Y6_N1       ; 114     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[3].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_rd71:auto_generated|a_dpfifo_cjv:dpfifo|cntr_8a7:usedw_counter|_~0                                                                                                                                                    ; LCCOMB_X29_Y6_N24  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[3].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_rd71:auto_generated|a_dpfifo_cjv:dpfifo|cntr_r9b:rd_ptr_msb|_~0                                                                                                                                                       ; LCCOMB_X29_Y6_N14  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[3].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_rd71:auto_generated|a_dpfifo_cjv:dpfifo|cntr_s9b:wr_ptr|_~0                                                                                                                                                           ; LCCOMB_X28_Y6_N18  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[3].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_rd71:auto_generated|a_dpfifo_cjv:dpfifo|full_dff                                                                                                                                                                      ; FF_X29_Y6_N23      ; 10      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[3].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_rd71:auto_generated|a_dpfifo_cjv:dpfifo|rd_ptr_lsb~1                                                                                                                                                                  ; LCCOMB_X29_Y6_N8   ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[3].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_rd71:auto_generated|a_dpfifo_cjv:dpfifo|valid_rreq~3                                                                                                                                                                  ; LCCOMB_X25_Y6_N28  ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[3].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_tg71:auto_generated|a_dpfifo_qov:dpfifo|cntr_aa7:usedw_counter|_~0                                                                                                                                           ; LCCOMB_X12_Y18_N20 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[3].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_tg71:auto_generated|a_dpfifo_qov:dpfifo|cntr_t9b:rd_ptr_msb|_~0                                                                                                                                              ; LCCOMB_X14_Y18_N30 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[3].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_tg71:auto_generated|a_dpfifo_qov:dpfifo|cntr_u9b:wr_ptr|_~0                                                                                                                                                  ; LCCOMB_X13_Y18_N16 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[3].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_tg71:auto_generated|a_dpfifo_qov:dpfifo|empty_dff                                                                                                                                                            ; FF_X12_Y18_N5      ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[3].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_tg71:auto_generated|a_dpfifo_qov:dpfifo|rd_ptr_lsb~1                                                                                                                                                         ; LCCOMB_X13_Y18_N26 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[3].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_tg71:auto_generated|a_dpfifo_qov:dpfifo|valid_wreq~0                                                                                                                                                         ; LCCOMB_X13_Y18_N6  ; 12      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[4].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_gm51:auto_generated|a_dpfifo_rju:dpfifo|cntr_7a7:usedw_counter|_~0                                                                                                                            ; LCCOMB_X26_Y5_N30  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[4].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_gm51:auto_generated|a_dpfifo_rju:dpfifo|cntr_q9b:rd_ptr_msb|_~0                                                                                                                               ; LCCOMB_X26_Y6_N30  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[4].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_gm51:auto_generated|a_dpfifo_rju:dpfifo|cntr_r9b:wr_ptr|_~0                                                                                                                                   ; LCCOMB_X26_Y5_N12  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[4].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_gm51:auto_generated|a_dpfifo_rju:dpfifo|rd_ptr_lsb~1                                                                                                                                          ; LCCOMB_X26_Y2_N2   ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[4].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_gm51:auto_generated|a_dpfifo_rju:dpfifo|valid_rreq                                                                                                                                            ; LCCOMB_X26_Y2_N4   ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[4].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_gm51:auto_generated|a_dpfifo_rju:dpfifo|valid_wreq~2                                                                                                                                          ; LCCOMB_X26_Y5_N4   ; 5       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[4].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|dout[4]~0                                                                                                                                                                                         ; LCCOMB_X30_Y6_N26  ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[4].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|dout_valid~0                                                                                                                                                                                      ; LCCOMB_X30_Y6_N8   ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[4].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|dout~1                                                                                                                                                                                            ; LCCOMB_X30_Y6_N16  ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[4].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|dout[9]~0                                                                                                                                                                                         ; LCCOMB_X30_Y6_N24  ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[4].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|dout~1                                                                                                                                                                                            ; LCCOMB_X30_Y6_N28  ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[4].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|dout[8]~0                                                                                                                                                                                         ; LCCOMB_X30_Y6_N10  ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[4].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|dout~1                                                                                                                                                                                            ; LCCOMB_X30_Y6_N6   ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[4].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|dout[18]~0                                                                                                                                                                                        ; LCCOMB_X30_Y6_N22  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[4].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|dout~1                                                                                                                                                                                            ; LCCOMB_X30_Y6_N0   ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[4].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_downsample:vrc_en_0.first_dsample|counter_module:counter_fs_inst|count[4]~14                                                                                                                                                                          ; LCCOMB_X29_Y8_N28  ; 6       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[4].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_downsample:vrc_en_0.first_dsample|counter_module:counter_fs_inst|count[4]~15                                                                                                                                                                          ; LCCOMB_X29_Y8_N30  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[4].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO|rd_addr_ptr[0]~1                                                                                                                                                                ; LCCOMB_X28_Y5_N4   ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[4].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO|wr_addr_ptr[0]~1                                                                                                                                                                ; LCCOMB_X29_Y5_N10  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[4].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|stall_reg                                                                                                                                                                                                                        ; FF_X28_Y5_N9       ; 114     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[4].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_rd71:auto_generated|a_dpfifo_cjv:dpfifo|cntr_8a7:usedw_counter|_~0                                                                                                                                                    ; LCCOMB_X29_Y4_N28  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[4].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_rd71:auto_generated|a_dpfifo_cjv:dpfifo|cntr_r9b:rd_ptr_msb|_~0                                                                                                                                                       ; LCCOMB_X28_Y4_N4   ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[4].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_rd71:auto_generated|a_dpfifo_cjv:dpfifo|cntr_s9b:wr_ptr|_~0                                                                                                                                                           ; LCCOMB_X29_Y4_N26  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[4].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_rd71:auto_generated|a_dpfifo_cjv:dpfifo|full_dff                                                                                                                                                                      ; FF_X29_Y5_N19      ; 10      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[4].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_rd71:auto_generated|a_dpfifo_cjv:dpfifo|rd_ptr_lsb~1                                                                                                                                                                  ; LCCOMB_X28_Y5_N18  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[4].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_rd71:auto_generated|a_dpfifo_cjv:dpfifo|valid_rreq~3                                                                                                                                                                  ; LCCOMB_X29_Y5_N30  ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[4].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_tg71:auto_generated|a_dpfifo_qov:dpfifo|cntr_aa7:usedw_counter|_~0                                                                                                                                           ; LCCOMB_X30_Y7_N20  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[4].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_tg71:auto_generated|a_dpfifo_qov:dpfifo|cntr_t9b:rd_ptr_msb|_~0                                                                                                                                              ; LCCOMB_X28_Y7_N0   ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[4].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_tg71:auto_generated|a_dpfifo_qov:dpfifo|cntr_u9b:wr_ptr|_~0                                                                                                                                                  ; LCCOMB_X29_Y7_N2   ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[4].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_tg71:auto_generated|a_dpfifo_qov:dpfifo|empty_dff                                                                                                                                                            ; FF_X30_Y7_N9       ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[4].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_tg71:auto_generated|a_dpfifo_qov:dpfifo|rd_ptr_lsb~1                                                                                                                                                         ; LCCOMB_X29_Y7_N16  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[4].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_tg71:auto_generated|a_dpfifo_qov:dpfifo|valid_wreq~0                                                                                                                                                         ; LCCOMB_X29_Y7_N4   ; 12      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[5].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_gm51:auto_generated|a_dpfifo_rju:dpfifo|cntr_7a7:usedw_counter|_~0                                                                                                                            ; LCCOMB_X30_Y20_N22 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[5].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_gm51:auto_generated|a_dpfifo_rju:dpfifo|cntr_q9b:rd_ptr_msb|_~0                                                                                                                               ; LCCOMB_X31_Y20_N30 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[5].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_gm51:auto_generated|a_dpfifo_rju:dpfifo|cntr_r9b:wr_ptr|_~0                                                                                                                                   ; LCCOMB_X30_Y20_N28 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[5].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_gm51:auto_generated|a_dpfifo_rju:dpfifo|rd_ptr_lsb~1                                                                                                                                          ; LCCOMB_X31_Y20_N16 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[5].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_gm51:auto_generated|a_dpfifo_rju:dpfifo|valid_rreq                                                                                                                                            ; LCCOMB_X31_Y20_N12 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[5].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_gm51:auto_generated|a_dpfifo_rju:dpfifo|valid_wreq~2                                                                                                                                          ; LCCOMB_X30_Y20_N12 ; 5       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[5].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|dout[14]~0                                                                                                                                                                                        ; LCCOMB_X28_Y20_N4  ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[5].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|dout~1                                                                                                                                                                                            ; LCCOMB_X28_Y20_N2  ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[5].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|dout[9]~0                                                                                                                                                                                         ; LCCOMB_X29_Y20_N4  ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[5].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|dout_valid~0                                                                                                                                                                                      ; LCCOMB_X18_Y17_N20 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[5].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|dout~1                                                                                                                                                                                            ; LCCOMB_X29_Y18_N20 ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[5].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|dout[4]~0                                                                                                                                                                                         ; LCCOMB_X22_Y17_N18 ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[5].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|dout~1                                                                                                                                                                                            ; LCCOMB_X22_Y17_N30 ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[5].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|dout[21]~0                                                                                                                                                                                        ; LCCOMB_X18_Y17_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[5].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|dout~1                                                                                                                                                                                            ; LCCOMB_X22_Y17_N24 ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[5].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_downsample:vrc_en_0.first_dsample|counter_module:counter_fs_inst|count[3]~14                                                                                                                                                                          ; LCCOMB_X26_Y21_N28 ; 6       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[5].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_downsample:vrc_en_0.first_dsample|counter_module:counter_fs_inst|count[3]~15                                                                                                                                                                          ; LCCOMB_X26_Y21_N30 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[5].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO|rd_addr_ptr[2]~1                                                                                                                                                                ; LCCOMB_X30_Y19_N20 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[5].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO|wr_addr_ptr[0]~1                                                                                                                                                                ; LCCOMB_X29_Y19_N10 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[5].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|stall_reg                                                                                                                                                                                                                        ; FF_X29_Y19_N7      ; 114     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[5].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_rd71:auto_generated|a_dpfifo_cjv:dpfifo|cntr_8a7:usedw_counter|_~0                                                                                                                                                    ; LCCOMB_X30_Y17_N22 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[5].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_rd71:auto_generated|a_dpfifo_cjv:dpfifo|cntr_r9b:rd_ptr_msb|_~0                                                                                                                                                       ; LCCOMB_X29_Y17_N28 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[5].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_rd71:auto_generated|a_dpfifo_cjv:dpfifo|cntr_s9b:wr_ptr|_~0                                                                                                                                                           ; LCCOMB_X26_Y17_N0  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[5].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_rd71:auto_generated|a_dpfifo_cjv:dpfifo|full_dff                                                                                                                                                                      ; FF_X29_Y17_N31     ; 10      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[5].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_rd71:auto_generated|a_dpfifo_cjv:dpfifo|rd_ptr_lsb~1                                                                                                                                                                  ; LCCOMB_X29_Y17_N18 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[5].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_rd71:auto_generated|a_dpfifo_cjv:dpfifo|valid_rreq~3                                                                                                                                                                  ; LCCOMB_X29_Y17_N4  ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[5].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_tg71:auto_generated|a_dpfifo_qov:dpfifo|cntr_aa7:usedw_counter|_~0                                                                                                                                           ; LCCOMB_X16_Y17_N0  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[5].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_tg71:auto_generated|a_dpfifo_qov:dpfifo|cntr_t9b:rd_ptr_msb|_~0                                                                                                                                              ; LCCOMB_X18_Y17_N16 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[5].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_tg71:auto_generated|a_dpfifo_qov:dpfifo|cntr_u9b:wr_ptr|_~0                                                                                                                                                  ; LCCOMB_X16_Y17_N2  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[5].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_tg71:auto_generated|a_dpfifo_qov:dpfifo|empty_dff                                                                                                                                                            ; FF_X17_Y17_N9      ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[5].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_tg71:auto_generated|a_dpfifo_qov:dpfifo|rd_ptr_lsb~1                                                                                                                                                         ; LCCOMB_X16_Y17_N20 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[5].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_tg71:auto_generated|a_dpfifo_qov:dpfifo|valid_wreq~0                                                                                                                                                         ; LCCOMB_X18_Y17_N8  ; 12      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[6].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_gm51:auto_generated|a_dpfifo_rju:dpfifo|cntr_7a7:usedw_counter|_~0                                                                                                                            ; LCCOMB_X19_Y5_N28  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[6].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_gm51:auto_generated|a_dpfifo_rju:dpfifo|cntr_q9b:rd_ptr_msb|_~0                                                                                                                               ; LCCOMB_X19_Y2_N30  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[6].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_gm51:auto_generated|a_dpfifo_rju:dpfifo|cntr_r9b:wr_ptr|_~0                                                                                                                                   ; LCCOMB_X19_Y5_N30  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[6].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_gm51:auto_generated|a_dpfifo_rju:dpfifo|rd_ptr_lsb~1                                                                                                                                          ; LCCOMB_X18_Y2_N30  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[6].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_gm51:auto_generated|a_dpfifo_rju:dpfifo|valid_rreq                                                                                                                                            ; LCCOMB_X18_Y2_N26  ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[6].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_gm51:auto_generated|a_dpfifo_rju:dpfifo|valid_wreq~2                                                                                                                                          ; LCCOMB_X19_Y5_N16  ; 5       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[6].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|dout[20]~0                                                                                                                                                                                        ; LCCOMB_X14_Y2_N0   ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[6].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|dout~1                                                                                                                                                                                            ; LCCOMB_X14_Y2_N8   ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[6].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|dout[16]~0                                                                                                                                                                                        ; LCCOMB_X18_Y3_N10  ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[6].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|dout~1                                                                                                                                                                                            ; LCCOMB_X18_Y3_N24  ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[6].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|dout[3]~0                                                                                                                                                                                         ; LCCOMB_X17_Y8_N4   ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[6].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|dout_valid~0                                                                                                                                                                                      ; LCCOMB_X18_Y3_N0   ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[6].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|dout~1                                                                                                                                                                                            ; LCCOMB_X17_Y8_N8   ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[6].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|dout[14]~0                                                                                                                                                                                        ; LCCOMB_X17_Y8_N22  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[6].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|dout~1                                                                                                                                                                                            ; LCCOMB_X17_Y8_N30  ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[6].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_downsample:vrc_en_0.first_dsample|counter_module:counter_fs_inst|count[0]~14                                                                                                                                                                          ; LCCOMB_X22_Y5_N28  ; 6       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[6].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_downsample:vrc_en_0.first_dsample|counter_module:counter_fs_inst|count[0]~15                                                                                                                                                                          ; LCCOMB_X22_Y5_N26  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[6].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO|rd_addr_ptr[2]~1                                                                                                                                                                ; LCCOMB_X13_Y6_N12  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[6].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO|wr_addr_ptr[2]~1                                                                                                                                                                ; LCCOMB_X13_Y5_N22  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[6].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|stall_reg                                                                                                                                                                                                                        ; FF_X13_Y5_N17      ; 114     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[6].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_rd71:auto_generated|a_dpfifo_cjv:dpfifo|cntr_8a7:usedw_counter|_~0                                                                                                                                                    ; LCCOMB_X18_Y5_N4   ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[6].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_rd71:auto_generated|a_dpfifo_cjv:dpfifo|cntr_r9b:rd_ptr_msb|_~0                                                                                                                                                       ; LCCOMB_X18_Y5_N28  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[6].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_rd71:auto_generated|a_dpfifo_cjv:dpfifo|cntr_s9b:wr_ptr|_~0                                                                                                                                                           ; LCCOMB_X18_Y5_N30  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[6].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_rd71:auto_generated|a_dpfifo_cjv:dpfifo|full_dff                                                                                                                                                                      ; FF_X13_Y5_N15      ; 10      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[6].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_rd71:auto_generated|a_dpfifo_cjv:dpfifo|rd_ptr_lsb~1                                                                                                                                                                  ; LCCOMB_X13_Y6_N28  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[6].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_rd71:auto_generated|a_dpfifo_cjv:dpfifo|valid_rreq~3                                                                                                                                                                  ; LCCOMB_X13_Y5_N10  ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[6].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_tg71:auto_generated|a_dpfifo_qov:dpfifo|cntr_aa7:usedw_counter|_~0                                                                                                                                           ; LCCOMB_X18_Y8_N0   ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[6].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_tg71:auto_generated|a_dpfifo_qov:dpfifo|cntr_t9b:rd_ptr_msb|_~0                                                                                                                                              ; LCCOMB_X16_Y8_N22  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[6].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_tg71:auto_generated|a_dpfifo_qov:dpfifo|cntr_u9b:wr_ptr|_~0                                                                                                                                                  ; LCCOMB_X16_Y8_N0   ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[6].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_tg71:auto_generated|a_dpfifo_qov:dpfifo|empty_dff                                                                                                                                                            ; FF_X18_Y8_N13      ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[6].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_tg71:auto_generated|a_dpfifo_qov:dpfifo|rd_ptr_lsb~1                                                                                                                                                         ; LCCOMB_X17_Y8_N0   ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CIC:proc_chain[6].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_tg71:auto_generated|a_dpfifo_qov:dpfifo|valid_wreq~0                                                                                                                                                         ; LCCOMB_X17_Y8_N28  ; 12      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; CLK_50MHz                                                                                                                                                                                                                                                                                                                                                   ; PIN_23             ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; Decoder0~0                                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X23_Y18_N8  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decoder0~1                                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X23_Y18_N10 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decoder0~2                                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X23_Y18_N0  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decoder0~3                                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X23_Y18_N2  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decoder0~4                                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X23_Y17_N20 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LOW_PASS_FIR:proc_chain[0].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core|\u0_m0_wo0_aseq_clkproc:u0_m0_wo0_aseq_c[0]~0                                                                                                                          ; LCCOMB_X22_Y8_N12  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LOW_PASS_FIR:proc_chain[0].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core|\u0_m0_wo0_aseq_clkproc:u0_m0_wo0_aseq_c[7]                                                                                                                            ; FF_X23_Y8_N13      ; 171     ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; LOW_PASS_FIR:proc_chain[0].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core|\u0_m0_wo0_oseq_clkproc:u0_m0_wo0_oseq_c[0]~0                                                                                                                          ; LCCOMB_X22_Y9_N24  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LOW_PASS_FIR:proc_chain[0].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core|\u0_m0_wo0_run_clkproc:u0_m0_wo0_run_enable_c[1]~0                                                                                                                     ; LCCOMB_X11_Y17_N28 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LOW_PASS_FIR:proc_chain[0].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_in0_m0_wi0_wo0_assign_id1_q_13|delay_signals[0][0]                                                                                                       ; FF_X14_Y13_N29     ; 49      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; LOW_PASS_FIR:proc_chain[0].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_compute_q_14|delay_signals[0][0]                                                                                                               ; FF_X22_Y9_N25      ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LOW_PASS_FIR:proc_chain[0].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_compute_q_15|delay_signals[0][0]                                                                                                               ; FF_X21_Y8_N29      ; 169     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LOW_PASS_FIR:proc_chain[0].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_compute|delay_signals[0][0]                                                                                                                      ; FF_X19_Y10_N5      ; 43      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LOW_PASS_FIR:proc_chain[0].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_memread|delay_signals[0][0]                                                                                                                      ; FF_X12_Y12_N13     ; 141     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LOW_PASS_FIR:proc_chain[0].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_aseq_eq                                                                                                                                                      ; FF_X23_Y8_N1       ; 7       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; LOW_PASS_FIR:proc_chain[0].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_ca0_i[1]~0                                                                                                                                                   ; LCCOMB_X17_Y13_N6  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LOW_PASS_FIR:proc_chain[0].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_oseq_eq                                                                                                                                                      ; FF_X19_Y9_N1       ; 7       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; LOW_PASS_FIR:proc_chain[0].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_run_count[1]                                                                                                                                                 ; FF_X13_Y17_N3      ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LOW_PASS_FIR:proc_chain[0].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra0_count0_clkproc~0                                                                                                                                  ; LCCOMB_X11_Y13_N30 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LOW_PASS_FIR:proc_chain[0].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra0_count0_inner_i[0]~15                                                                                                                              ; LCCOMB_X11_Y13_N16 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LOW_PASS_FIR:proc_chain[0].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra0_count0_inner_i[6]                                                                                                                                 ; FF_X10_Y13_N11     ; 10      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; LOW_PASS_FIR:proc_chain[0].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra0_count1_i[0]~0                                                                                                                                     ; LCCOMB_X10_Y16_N2  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LOW_PASS_FIR:proc_chain[0].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_valid                                                                                                                                                                          ; FF_X23_Y17_N21     ; 46      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LOW_PASS_FIR:proc_chain[1].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_ca0_i[1]~0                                                                                                                                                   ; LCCOMB_X22_Y11_N26 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LOW_PASS_FIR:proc_chain[1].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra0_count0_clkproc~0                                                                                                                                  ; LCCOMB_X16_Y11_N2  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LOW_PASS_FIR:proc_chain[1].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra0_count0_inner_i[0]~15                                                                                                                              ; LCCOMB_X12_Y13_N24 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LOW_PASS_FIR:proc_chain[1].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra0_count0_inner_i[6]                                                                                                                                 ; FF_X12_Y13_N23     ; 10      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; LOW_PASS_FIR:proc_chain[1].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra0_count1_i[0]~0                                                                                                                                     ; LCCOMB_X18_Y11_N10 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LOW_PASS_FIR:proc_chain[2].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_ca0_i[1]~0                                                                                                                                                   ; LCCOMB_X18_Y7_N30  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LOW_PASS_FIR:proc_chain[2].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra0_count0_clkproc~0                                                                                                                                  ; LCCOMB_X16_Y11_N18 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LOW_PASS_FIR:proc_chain[2].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra0_count0_inner_i[0]~15                                                                                                                              ; LCCOMB_X18_Y9_N28  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LOW_PASS_FIR:proc_chain[2].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra0_count0_inner_i[6]                                                                                                                                 ; FF_X18_Y9_N11      ; 10      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; LOW_PASS_FIR:proc_chain[2].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra0_count1_i[0]~0                                                                                                                                     ; LCCOMB_X17_Y10_N20 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LOW_PASS_FIR:proc_chain[3].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_ca0_i[1]~0                                                                                                                                                   ; LCCOMB_X17_Y15_N24 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LOW_PASS_FIR:proc_chain[3].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra0_count0_clkproc~0                                                                                                                                  ; LCCOMB_X12_Y16_N0  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LOW_PASS_FIR:proc_chain[3].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra0_count0_inner_i[0]~15                                                                                                                              ; LCCOMB_X12_Y16_N2  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LOW_PASS_FIR:proc_chain[3].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra0_count0_inner_i[6]                                                                                                                                 ; FF_X11_Y16_N15     ; 10      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; LOW_PASS_FIR:proc_chain[3].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra0_count1_i[0]~0                                                                                                                                     ; LCCOMB_X16_Y16_N0  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LOW_PASS_FIR:proc_chain[4].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_ca0_i[1]~0                                                                                                                                                   ; LCCOMB_X18_Y10_N30 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LOW_PASS_FIR:proc_chain[4].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra0_count0_clkproc~0                                                                                                                                  ; LCCOMB_X24_Y10_N18 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LOW_PASS_FIR:proc_chain[4].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra0_count0_inner_i[0]~15                                                                                                                              ; LCCOMB_X16_Y10_N28 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LOW_PASS_FIR:proc_chain[4].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra0_count0_inner_i[6]                                                                                                                                 ; FF_X16_Y10_N27     ; 10      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; LOW_PASS_FIR:proc_chain[4].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra0_count1_i[0]~0                                                                                                                                     ; LCCOMB_X23_Y10_N20 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LOW_PASS_FIR:proc_chain[5].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_ca0_i[1]~0                                                                                                                                                   ; LCCOMB_X17_Y14_N28 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LOW_PASS_FIR:proc_chain[5].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra0_count0_clkproc~0                                                                                                                                  ; LCCOMB_X14_Y14_N12 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LOW_PASS_FIR:proc_chain[5].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra0_count0_inner_i[0]~15                                                                                                                              ; LCCOMB_X14_Y14_N14 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LOW_PASS_FIR:proc_chain[5].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra0_count0_inner_i[6]                                                                                                                                 ; FF_X13_Y14_N13     ; 10      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; LOW_PASS_FIR:proc_chain[5].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra0_count1_i[0]~0                                                                                                                                     ; LCCOMB_X14_Y15_N26 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LOW_PASS_FIR:proc_chain[6].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_ca0_i[1]~0                                                                                                                                                   ; LCCOMB_X19_Y10_N4  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LOW_PASS_FIR:proc_chain[6].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra0_count0_clkproc~0                                                                                                                                  ; LCCOMB_X12_Y12_N16 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LOW_PASS_FIR:proc_chain[6].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra0_count0_inner_i[0]~15                                                                                                                              ; LCCOMB_X12_Y12_N12 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LOW_PASS_FIR:proc_chain[6].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra0_count0_inner_i[6]                                                                                                                                 ; FF_X11_Y12_N23     ; 10      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; LOW_PASS_FIR:proc_chain[6].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra0_count1_i[0]~0                                                                                                                                     ; LCCOMB_X13_Y11_N4  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LessThan5~62                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X18_Y18_N30 ; 38      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                ; JTAG_X1_Y12_N0     ; 103     ; Clock                      ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                ; JTAG_X1_Y12_N0     ; 23      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; est_angle[0]~1                                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X23_Y16_N0  ; 55      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; est_angle[0]~3                                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X13_Y21_N10 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; max_corr[22]~133                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X13_Y21_N28 ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; pcm_valid~0                                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X23_Y18_N4  ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pll_3M2Hz:pll_inst|altpll:altpll_component|pll_3M2Hz_altpll:auto_generated|wire_pll1_clk[0]                                                                                                                                                                                                                                                                 ; PLL_1              ; 3489    ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|DVDH0017[0]                                                                                                                                                                                                                                                                                                      ; FF_X6_Y9_N5        ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GVBU1666_2                                                                                                                                                                                                                                                                                                       ; FF_X10_Y12_N13     ; 2       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|YMSB9588:MMMV8756|JDEH1332[0]~1                                                                                                                                                                                                                                                                                  ; LCCOMB_X6_Y11_N10  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|YMSB9588:MMMV8756|YMBV1676~0                                                                                                                                                                                                                                                                                     ; LCCOMB_X6_Y9_N14   ; 9       ; Async. clear               ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|YPHP7743:\cycloneiii_BVXN3148_gen_0:cycloneiii_BVXN3148_gen_1|BVXN3148_0                                                                                                                                                                                                                                         ; LCCOMB_X1_Y11_N14  ; 17      ; Clock                      ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|YPHP7743:\cycloneiii_BVXN3148_gen_0:cycloneiii_BVXN3148_gen_1|XWCN9723_0                                                                                                                                                                                                                                         ; FF_X6_Y20_N19      ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|YPHP7743:\cycloneiii_BVXN3148_gen_0:cycloneiii_BVXN3148_gen_1|XWCN9723_1                                                                                                                                                                                                                                         ; FF_X6_Y20_N29      ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|YPHP7743:\cycloneiii_BVXN3148_gen_0:cycloneiii_BVXN3148_gen_1|XWCN9723_2                                                                                                                                                                                                                                         ; FF_X5_Y20_N19      ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|YPHP7743:\cycloneiii_BVXN3148_gen_0:cycloneiii_BVXN3148_gen_1|XWCN9723_3                                                                                                                                                                                                                                         ; FF_X5_Y20_N21      ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|YPHP7743:\cycloneiii_BVXN3148_gen_0:cycloneiii_BVXN3148_gen_1|XWCN9723_4                                                                                                                                                                                                                                         ; FF_X5_Y19_N11      ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|YPHP7743:\cycloneiii_BVXN3148_gen_0:cycloneiii_BVXN3148_gen_1|XWCN9723_5                                                                                                                                                                                                                                         ; FF_X5_Y19_N29      ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|YPHP7743:\cycloneiii_BVXN3148_gen_0:cycloneiii_BVXN3148_gen_1|XWCN9723_6                                                                                                                                                                                                                                         ; FF_X2_Y11_N25      ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|YPHP7743:\cycloneiii_BVXN3148_gen_0:cycloneiii_BVXN3148_gen_1|XWCN9723_7                                                                                                                                                                                                                                         ; FF_X1_Y11_N17      ; 20      ; Clock                      ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|YPHP7743:\cycloneiii_BVXN3148_gen_0:cycloneiii_BVXN3148_gen_1|ZNZS8187:LSFF6823|OREJ9124[0]                                                                                                                                                                                                                      ; FF_X1_Y10_N15      ; 19      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|YPHP7743:\cycloneiii_BVXN3148_gen_0:cycloneiii_BVXN3148_gen_1|\NYEB4590:13:VVYU6267_1                                                                                                                                                                                                                            ; LCCOMB_X5_Y20_N24  ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|comb~0                                                                                                                                                                                                                                                                                                           ; LCCOMB_X6_Y11_N12  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|dr_scan                                                                                                                                                                                                                                                                                                          ; LCCOMB_X8_Y10_N0   ; 13      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~0                                                                                                                                                                                                                                                                                                      ; LCCOMB_X10_Y12_N12 ; 4       ; Async. clear               ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~1                                                                                                                                                                                                                                                                                                      ; LCCOMB_X6_Y9_N12   ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; reset                                                                                                                                                                                                                                                                                                                                                       ; PIN_89             ; 1219    ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; reset                                                                                                                                                                                                                                                                                                                                                       ; PIN_89             ; 2134    ; Async. clear               ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                    ; FF_X7_Y10_N1       ; 10      ; Async. clear               ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_proc~0                         ; LCCOMB_X9_Y10_N26  ; 4       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena                           ; LCCOMB_X9_Y10_N10  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                         ; LCCOMB_X9_Y11_N30  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~1            ; LCCOMB_X10_Y10_N24 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]~0                            ; LCCOMB_X7_Y10_N28  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~14                             ; LCCOMB_X8_Y10_N22  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~13              ; LCCOMB_X11_Y10_N16 ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~14              ; LCCOMB_X9_Y10_N24  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]~13      ; LCCOMB_X9_Y10_N16  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2]~22 ; LCCOMB_X9_Y9_N2    ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2]~23 ; LCCOMB_X9_Y10_N30  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]         ; FF_X7_Y11_N17      ; 12      ; Async. clear               ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]        ; FF_X7_Y11_N19      ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]         ; FF_X7_Y10_N5       ; 40      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                  ; LCCOMB_X7_Y11_N26  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                        ; FF_X8_Y11_N25      ; 19      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                      ; LCCOMB_X10_Y10_N28 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                        ; JTAG_X1_Y12_N0     ; 103     ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
; pll_3M2Hz:pll_inst|altpll:altpll_component|pll_3M2Hz_altpll:auto_generated|wire_pll1_clk[0]                                                                                                                                                                                                                                                         ; PLL_1              ; 3489    ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|YMSB9588:MMMV8756|YMBV1676~0                                                                                                                                                                                                                                                                             ; LCCOMB_X6_Y9_N14   ; 9       ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|YPHP7743:\cycloneiii_BVXN3148_gen_0:cycloneiii_BVXN3148_gen_1|BVXN3148_0                                                                                                                                                                                                                                 ; LCCOMB_X1_Y11_N14  ; 17      ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|YPHP7743:\cycloneiii_BVXN3148_gen_0:cycloneiii_BVXN3148_gen_1|XWCN9723_7                                                                                                                                                                                                                                 ; FF_X1_Y11_N17      ; 20      ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~0                                                                                                                                                                                                                                                                                              ; LCCOMB_X10_Y12_N12 ; 4       ; 0                                    ; Global Clock         ; GCLK5            ; --                        ;
; reset                                                                                                                                                                                                                                                                                                                                               ; PIN_89             ; 2134    ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                            ; FF_X7_Y10_N1       ; 10      ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0] ; FF_X7_Y11_N17      ; 12      ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+-------------+-------------------+
; Name        ; Fan-Out           ;
+-------------+-------------------+
; reset~input ; 1218              ;
+-------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                                                                                                                                                                  ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location       ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; CIC:proc_chain[0].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_gm51:auto_generated|a_dpfifo_rju:dpfifo|altsyncram_17h1:FIFOram|ALTSYNCRAM                              ; AUTO ; Simple Dual Port ; Single Clock ; 4            ; 22           ; 4            ; 22           ; yes                    ; no                      ; yes                    ; yes                     ; 88   ; 4                           ; 22                          ; 4                           ; 22                          ; 88                  ; 1    ; None ; M9K_X27_Y13_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; CIC:proc_chain[0].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_rd71:auto_generated|a_dpfifo_cjv:dpfifo|altsyncram_b4h1:FIFOram|ALTSYNCRAM                                                      ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 4            ; 8            ; 4            ; yes                    ; no                      ; yes                    ; yes                     ; 32   ; 8                           ; 2                           ; 8                           ; 2                           ; 16                  ; 1    ; None ; M9K_X27_Y14_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; CIC:proc_chain[0].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_tg71:auto_generated|a_dpfifo_qov:dpfifo|altsyncram_j7h1:FIFOram|ALTSYNCRAM                                             ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 9            ; 32           ; 9            ; yes                    ; no                      ; yes                    ; yes                     ; 288  ; 32                          ; 8                           ; 32                          ; 8                           ; 256                 ; 1    ; None ; M9K_X27_Y12_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; CIC:proc_chain[1].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_gm51:auto_generated|a_dpfifo_rju:dpfifo|altsyncram_17h1:FIFOram|ALTSYNCRAM                              ; AUTO ; Simple Dual Port ; Single Clock ; 4            ; 22           ; 4            ; 22           ; yes                    ; no                      ; yes                    ; yes                     ; 88   ; 4                           ; 22                          ; 4                           ; 22                          ; 88                  ; 1    ; None ; M9K_X27_Y3_N0  ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; CIC:proc_chain[1].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_rd71:auto_generated|a_dpfifo_cjv:dpfifo|altsyncram_b4h1:FIFOram|ALTSYNCRAM                                                      ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 4            ; 8            ; 4            ; yes                    ; no                      ; yes                    ; yes                     ; 32   ; 8                           ; 2                           ; 8                           ; 2                           ; 16                  ; 1    ; None ; M9K_X27_Y9_N0  ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; CIC:proc_chain[1].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_tg71:auto_generated|a_dpfifo_qov:dpfifo|altsyncram_j7h1:FIFOram|ALTSYNCRAM                                             ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 9            ; 32           ; 9            ; yes                    ; no                      ; yes                    ; yes                     ; 288  ; 32                          ; 8                           ; 32                          ; 8                           ; 256                 ; 1    ; None ; M9K_X27_Y8_N0  ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; CIC:proc_chain[2].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_gm51:auto_generated|a_dpfifo_rju:dpfifo|altsyncram_17h1:FIFOram|ALTSYNCRAM                              ; AUTO ; Simple Dual Port ; Single Clock ; 4            ; 22           ; 4            ; 22           ; yes                    ; no                      ; yes                    ; yes                     ; 88   ; 4                           ; 22                          ; 4                           ; 22                          ; 88                  ; 1    ; None ; M9K_X15_Y10_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; CIC:proc_chain[2].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_rd71:auto_generated|a_dpfifo_cjv:dpfifo|altsyncram_b4h1:FIFOram|ALTSYNCRAM                                                      ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 4            ; 8            ; 4            ; yes                    ; no                      ; yes                    ; yes                     ; 32   ; 8                           ; 2                           ; 8                           ; 2                           ; 16                  ; 1    ; None ; M9K_X15_Y4_N0  ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; CIC:proc_chain[2].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_tg71:auto_generated|a_dpfifo_qov:dpfifo|altsyncram_j7h1:FIFOram|ALTSYNCRAM                                             ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 9            ; 32           ; 9            ; yes                    ; no                      ; yes                    ; yes                     ; 288  ; 32                          ; 8                           ; 32                          ; 8                           ; 256                 ; 1    ; None ; M9K_X15_Y7_N0  ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; CIC:proc_chain[3].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_gm51:auto_generated|a_dpfifo_rju:dpfifo|altsyncram_17h1:FIFOram|ALTSYNCRAM                              ; AUTO ; Simple Dual Port ; Single Clock ; 4            ; 22           ; 4            ; 22           ; yes                    ; no                      ; yes                    ; yes                     ; 88   ; 4                           ; 22                          ; 4                           ; 22                          ; 88                  ; 1    ; None ; M9K_X27_Y11_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; CIC:proc_chain[3].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_rd71:auto_generated|a_dpfifo_cjv:dpfifo|altsyncram_b4h1:FIFOram|ALTSYNCRAM                                                      ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 4            ; 8            ; 4            ; yes                    ; no                      ; yes                    ; yes                     ; 32   ; 8                           ; 2                           ; 8                           ; 2                           ; 16                  ; 1    ; None ; M9K_X27_Y6_N0  ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; CIC:proc_chain[3].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_tg71:auto_generated|a_dpfifo_qov:dpfifo|altsyncram_j7h1:FIFOram|ALTSYNCRAM                                             ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 9            ; 32           ; 9            ; yes                    ; no                      ; yes                    ; yes                     ; 288  ; 32                          ; 8                           ; 32                          ; 8                           ; 256                 ; 1    ; None ; M9K_X15_Y18_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; CIC:proc_chain[4].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_gm51:auto_generated|a_dpfifo_rju:dpfifo|altsyncram_17h1:FIFOram|ALTSYNCRAM                              ; AUTO ; Simple Dual Port ; Single Clock ; 4            ; 22           ; 4            ; 22           ; yes                    ; no                      ; yes                    ; yes                     ; 88   ; 4                           ; 22                          ; 4                           ; 22                          ; 88                  ; 1    ; None ; M9K_X27_Y2_N0  ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; CIC:proc_chain[4].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_rd71:auto_generated|a_dpfifo_cjv:dpfifo|altsyncram_b4h1:FIFOram|ALTSYNCRAM                                                      ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 4            ; 8            ; 4            ; yes                    ; no                      ; yes                    ; yes                     ; 32   ; 8                           ; 2                           ; 8                           ; 2                           ; 16                  ; 1    ; None ; M9K_X27_Y4_N0  ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; CIC:proc_chain[4].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_tg71:auto_generated|a_dpfifo_qov:dpfifo|altsyncram_j7h1:FIFOram|ALTSYNCRAM                                             ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 9            ; 32           ; 9            ; yes                    ; no                      ; yes                    ; yes                     ; 288  ; 32                          ; 8                           ; 32                          ; 8                           ; 256                 ; 1    ; None ; M9K_X27_Y7_N0  ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; CIC:proc_chain[5].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_gm51:auto_generated|a_dpfifo_rju:dpfifo|altsyncram_17h1:FIFOram|ALTSYNCRAM                              ; AUTO ; Simple Dual Port ; Single Clock ; 4            ; 22           ; 4            ; 22           ; yes                    ; no                      ; yes                    ; yes                     ; 88   ; 4                           ; 22                          ; 4                           ; 22                          ; 88                  ; 1    ; None ; M9K_X27_Y20_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; CIC:proc_chain[5].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_rd71:auto_generated|a_dpfifo_cjv:dpfifo|altsyncram_b4h1:FIFOram|ALTSYNCRAM                                                      ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 4            ; 8            ; 4            ; yes                    ; no                      ; yes                    ; yes                     ; 32   ; 8                           ; 2                           ; 8                           ; 2                           ; 16                  ; 1    ; None ; M9K_X27_Y17_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; CIC:proc_chain[5].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_tg71:auto_generated|a_dpfifo_qov:dpfifo|altsyncram_j7h1:FIFOram|ALTSYNCRAM                                             ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 9            ; 32           ; 9            ; yes                    ; no                      ; yes                    ; yes                     ; 288  ; 32                          ; 8                           ; 32                          ; 8                           ; 256                 ; 1    ; None ; M9K_X15_Y17_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; CIC:proc_chain[6].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_gm51:auto_generated|a_dpfifo_rju:dpfifo|altsyncram_17h1:FIFOram|ALTSYNCRAM                              ; AUTO ; Simple Dual Port ; Single Clock ; 4            ; 22           ; 4            ; 22           ; yes                    ; no                      ; yes                    ; yes                     ; 88   ; 4                           ; 22                          ; 4                           ; 22                          ; 88                  ; 1    ; None ; M9K_X15_Y2_N0  ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; CIC:proc_chain[6].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_rd71:auto_generated|a_dpfifo_cjv:dpfifo|altsyncram_b4h1:FIFOram|ALTSYNCRAM                                                      ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 4            ; 8            ; 4            ; yes                    ; no                      ; yes                    ; yes                     ; 32   ; 8                           ; 2                           ; 8                           ; 2                           ; 16                  ; 1    ; None ; M9K_X15_Y5_N0  ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; CIC:proc_chain[6].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_tg71:auto_generated|a_dpfifo_qov:dpfifo|altsyncram_j7h1:FIFOram|ALTSYNCRAM                                             ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 9            ; 32           ; 9            ; yes                    ; no                      ; yes                    ; yes                     ; 288  ; 32                          ; 8                           ; 32                          ; 8                           ; 256                 ; 1    ; None ; M9K_X15_Y8_N0  ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; LOW_PASS_FIR:proc_chain[0].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_wi0_r0_memr0_dmem|altsyncram_2jn3:auto_generated|ALTSYNCRAM ; M9K  ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512  ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None ; M9K_X15_Y13_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; LOW_PASS_FIR:proc_chain[1].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_wi0_r0_memr0_dmem|altsyncram_2jn3:auto_generated|ALTSYNCRAM ; M9K  ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512  ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None ; M9K_X15_Y11_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; LOW_PASS_FIR:proc_chain[2].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_wi0_r0_memr0_dmem|altsyncram_2jn3:auto_generated|ALTSYNCRAM ; M9K  ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512  ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None ; M9K_X15_Y9_N0  ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; LOW_PASS_FIR:proc_chain[3].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_wi0_r0_memr0_dmem|altsyncram_2jn3:auto_generated|ALTSYNCRAM ; M9K  ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512  ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None ; M9K_X15_Y16_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; LOW_PASS_FIR:proc_chain[4].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_wi0_r0_memr0_dmem|altsyncram_2jn3:auto_generated|ALTSYNCRAM ; M9K  ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512  ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None ; M9K_X27_Y10_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; LOW_PASS_FIR:proc_chain[5].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_wi0_r0_memr0_dmem|altsyncram_2jn3:auto_generated|ALTSYNCRAM ; M9K  ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512  ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None ; M9K_X15_Y14_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; LOW_PASS_FIR:proc_chain[6].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_wi0_r0_memr0_dmem|altsyncram_2jn3:auto_generated|ALTSYNCRAM ; M9K  ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512  ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None ; M9K_X15_Y12_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 30                ;
; Simple Multipliers (18-bit)           ; 13          ; 1                   ; 15                ;
; Embedded Multiplier Blocks            ; 13          ; --                  ; 15                ;
; Embedded Multiplier 9-bit elements    ; 26          ; 2                   ; 30                ;
; Signed Embedded Multipliers           ; 13          ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 0           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                                                                                                                                 ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; LOW_PASS_FIR:proc_chain[0].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_0_component|mult_fcu:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y13_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    LOW_PASS_FIR:proc_chain[0].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_0_component|mult_fcu:auto_generated|mac_mult1 ;                            ; DSPMULT_X20_Y13_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; cross_corr[5][0]                                                                                                                                                                                                                                                     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y18_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    lpm_mult:Mult4|mult_36t:auto_generated|mac_mult1                                                                                                                                                                                                                  ;                            ; DSPMULT_X20_Y18_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; cross_corr[3][0]                                                                                                                                                                                                                                                     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y22_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    lpm_mult:Mult2|mult_36t:auto_generated|mac_mult1                                                                                                                                                                                                                  ;                            ; DSPMULT_X20_Y22_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; cross_corr[2][0]                                                                                                                                                                                                                                                     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y20_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    lpm_mult:Mult1|mult_36t:auto_generated|mac_mult1                                                                                                                                                                                                                  ;                            ; DSPMULT_X20_Y20_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; cross_corr[4][0]                                                                                                                                                                                                                                                     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y21_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    lpm_mult:Mult3|mult_36t:auto_generated|mac_mult1                                                                                                                                                                                                                  ;                            ; DSPMULT_X20_Y21_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; cross_corr[6][0]                                                                                                                                                                                                                                                     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y19_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    lpm_mult:Mult5|mult_36t:auto_generated|mac_mult1                                                                                                                                                                                                                  ;                            ; DSPMULT_X20_Y19_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; cross_corr[1][0]                                                                                                                                                                                                                                                     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y23_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    lpm_mult:Mult0|mult_36t:auto_generated|mac_mult1                                                                                                                                                                                                                  ;                            ; DSPMULT_X20_Y23_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; LOW_PASS_FIR:proc_chain[5].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_0_component|mult_fcu:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y14_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    LOW_PASS_FIR:proc_chain[5].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_0_component|mult_fcu:auto_generated|mac_mult1 ;                            ; DSPMULT_X20_Y14_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; LOW_PASS_FIR:proc_chain[2].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_0_component|mult_fcu:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y9_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    LOW_PASS_FIR:proc_chain[2].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_0_component|mult_fcu:auto_generated|mac_mult1 ;                            ; DSPMULT_X20_Y9_N0  ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; LOW_PASS_FIR:proc_chain[1].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_0_component|mult_fcu:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y11_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    LOW_PASS_FIR:proc_chain[1].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_0_component|mult_fcu:auto_generated|mac_mult1 ;                            ; DSPMULT_X20_Y11_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; LOW_PASS_FIR:proc_chain[3].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_0_component|mult_fcu:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y16_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    LOW_PASS_FIR:proc_chain[3].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_0_component|mult_fcu:auto_generated|mac_mult1 ;                            ; DSPMULT_X20_Y16_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; LOW_PASS_FIR:proc_chain[4].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_0_component|mult_fcu:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y10_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    LOW_PASS_FIR:proc_chain[4].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_0_component|mult_fcu:auto_generated|mac_mult1 ;                            ; DSPMULT_X20_Y10_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; LOW_PASS_FIR:proc_chain[6].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_0_component|mult_fcu:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y12_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    LOW_PASS_FIR:proc_chain[6].fir_inst|LOW_PASS_FIR_0002:low_pass_fir_inst|LOW_PASS_FIR_0002_ast:LOW_PASS_FIR_0002_ast_inst|LOW_PASS_FIR_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_0_component|mult_fcu:auto_generated|mac_mult1 ;                            ; DSPMULT_X20_Y12_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+-------------------------------------------------+
; Routing Usage Summary                           ;
+-----------------------+-------------------------+
; Routing Resource Type ; Usage                   ;
+-----------------------+-------------------------+
; Block interconnects   ; 6,261 / 32,401 ( 19 % ) ;
; C16 interconnects     ; 15 / 1,326 ( 1 % )      ;
; C4 interconnects      ; 2,087 / 21,816 ( 10 % ) ;
; Direct links          ; 1,940 / 32,401 ( 6 % )  ;
; Global clocks         ; 9 / 10 ( 90 % )         ;
; Local interconnects   ; 2,469 / 10,320 ( 24 % ) ;
; R24 interconnects     ; 20 / 1,289 ( 2 % )      ;
; R4 interconnects      ; 2,943 / 28,186 ( 10 % ) ;
+-----------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.01) ; Number of LABs  (Total = 392) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 2                             ;
; 2                                           ; 5                             ;
; 3                                           ; 2                             ;
; 4                                           ; 1                             ;
; 5                                           ; 4                             ;
; 6                                           ; 21                            ;
; 7                                           ; 9                             ;
; 8                                           ; 10                            ;
; 9                                           ; 11                            ;
; 10                                          ; 10                            ;
; 11                                          ; 55                            ;
; 12                                          ; 25                            ;
; 13                                          ; 14                            ;
; 14                                          ; 18                            ;
; 15                                          ; 29                            ;
; 16                                          ; 176                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.49) ; Number of LABs  (Total = 392) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 255                           ;
; 1 Clock                            ; 370                           ;
; 1 Clock enable                     ; 158                           ;
; 1 Sync. clear                      ; 67                            ;
; 1 Sync. load                       ; 35                            ;
; 2 Async. clears                    ; 1                             ;
; 2 Clock enables                    ; 88                            ;
; 2 Clocks                           ; 2                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 21.01) ; Number of LABs  (Total = 392) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 6                             ;
; 1                                            ; 6                             ;
; 2                                            ; 2                             ;
; 3                                            ; 5                             ;
; 4                                            ; 0                             ;
; 5                                            ; 1                             ;
; 6                                            ; 2                             ;
; 7                                            ; 0                             ;
; 8                                            ; 4                             ;
; 9                                            ; 7                             ;
; 10                                           ; 10                            ;
; 11                                           ; 14                            ;
; 12                                           ; 7                             ;
; 13                                           ; 8                             ;
; 14                                           ; 5                             ;
; 15                                           ; 5                             ;
; 16                                           ; 13                            ;
; 17                                           ; 10                            ;
; 18                                           ; 15                            ;
; 19                                           ; 14                            ;
; 20                                           ; 14                            ;
; 21                                           ; 9                             ;
; 22                                           ; 59                            ;
; 23                                           ; 28                            ;
; 24                                           ; 29                            ;
; 25                                           ; 16                            ;
; 26                                           ; 20                            ;
; 27                                           ; 4                             ;
; 28                                           ; 4                             ;
; 29                                           ; 8                             ;
; 30                                           ; 9                             ;
; 31                                           ; 7                             ;
; 32                                           ; 51                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.20) ; Number of LABs  (Total = 392) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 7                             ;
; 1                                               ; 22                            ;
; 2                                               ; 18                            ;
; 3                                               ; 16                            ;
; 4                                               ; 16                            ;
; 5                                               ; 23                            ;
; 6                                               ; 40                            ;
; 7                                               ; 30                            ;
; 8                                               ; 31                            ;
; 9                                               ; 20                            ;
; 10                                              ; 19                            ;
; 11                                              ; 92                            ;
; 12                                              ; 15                            ;
; 13                                              ; 13                            ;
; 14                                              ; 8                             ;
; 15                                              ; 5                             ;
; 16                                              ; 9                             ;
; 17                                              ; 2                             ;
; 18                                              ; 0                             ;
; 19                                              ; 1                             ;
; 20                                              ; 0                             ;
; 21                                              ; 1                             ;
; 22                                              ; 0                             ;
; 23                                              ; 1                             ;
; 24                                              ; 1                             ;
; 25                                              ; 2                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 13.42) ; Number of LABs  (Total = 392) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 3                             ;
; 2                                            ; 4                             ;
; 3                                            ; 13                            ;
; 4                                            ; 15                            ;
; 5                                            ; 26                            ;
; 6                                            ; 21                            ;
; 7                                            ; 17                            ;
; 8                                            ; 23                            ;
; 9                                            ; 39                            ;
; 10                                           ; 18                            ;
; 11                                           ; 15                            ;
; 12                                           ; 12                            ;
; 13                                           ; 14                            ;
; 14                                           ; 22                            ;
; 15                                           ; 18                            ;
; 16                                           ; 14                            ;
; 17                                           ; 13                            ;
; 18                                           ; 7                             ;
; 19                                           ; 7                             ;
; 20                                           ; 6                             ;
; 21                                           ; 4                             ;
; 22                                           ; 22                            ;
; 23                                           ; 30                            ;
; 24                                           ; 0                             ;
; 25                                           ; 3                             ;
; 26                                           ; 1                             ;
; 27                                           ; 2                             ;
; 28                                           ; 0                             ;
; 29                                           ; 3                             ;
; 30                                           ; 1                             ;
; 31                                           ; 1                             ;
; 32                                           ; 6                             ;
; 33                                           ; 7                             ;
; 34                                           ; 1                             ;
; 35                                           ; 0                             ;
; 36                                           ; 1                             ;
; 37                                           ; 1                             ;
; 38                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 1            ; 0            ; 1            ; 0            ; 0            ; 60        ; 1            ; 0            ; 60        ; 60        ; 0            ; 35           ; 0            ; 0            ; 21           ; 0            ; 35           ; 21           ; 0            ; 0            ; 0            ; 35           ; 0            ; 0            ; 0            ; 0            ; 0            ; 60        ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 59           ; 60           ; 59           ; 60           ; 60           ; 0         ; 59           ; 60           ; 0         ; 0         ; 60           ; 25           ; 60           ; 60           ; 39           ; 60           ; 25           ; 39           ; 60           ; 60           ; 60           ; 25           ; 60           ; 60           ; 60           ; 60           ; 60           ; 0         ; 60           ; 60           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; pdm_clk             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; beam_angle[0]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; beam_angle[1]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; beam_angle[2]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; beam_angle[3]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; beam_angle[4]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; beam_angle[5]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; beam_angle[6]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; beam_angle[7]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; beam_angle[8]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; beam_angle[9]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; beam_angle[10]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pcm_data[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pcm_data[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pcm_data[2]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pcm_data[3]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pcm_data[4]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pcm_data[5]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pcm_data[6]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pcm_data[7]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pcm_data[8]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pcm_data[9]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pcm_data[10]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pcm_data[11]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pcm_data[12]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pcm_data[13]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pcm_data[14]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pcm_data[15]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pcm_valid           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; doa_estimate[0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; doa_estimate[1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; doa_estimate[2]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; doa_estimate[3]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; doa_estimate[4]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; doa_estimate[5]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; doa_estimate[6]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; doa_estimate[7]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; doa_estimate[8]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; doa_estimate[9]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; doa_estimate[10]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; doa_valid           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led_status[0]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led_status[1]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led_status[2]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led_status[3]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led_status[4]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; beam_enable         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reset               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLK_50MHz           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pdm_data[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pdm_data[5]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pdm_data[2]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pdm_data[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pdm_data[3]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pdm_data[4]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pdm_data[6]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20032): Parallel compilation is enabled and will use up to 2 processors
Info (119006): Selected device EP4CE6E22C8 for design "BeamForming9MicMEMS"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "pll_3M2Hz:pll_inst|altpll:altpll_component|pll_3M2Hz_altpll:auto_generated|pll1" as Cyclone IV E PLL type File: C:/Users/LENOVO/Documents/1415063H/Procesamiento de senales/FPGA/db/pll_3m2hz_altpll.v Line: 51
    Info (15099): Implementing clock multiplication of 8, clock division of 125, and phase shift of 0 degrees (0 ps) for pll_3M2Hz:pll_inst|altpll:altpll_component|pll_3M2Hz_altpll:auto_generated|wire_pll1_clk[0] port File: C:/Users/LENOVO/Documents/1415063H/Procesamiento de senales/FPGA/db/pll_3m2hz_altpll.v Line: 51
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (171124): Timing-driven compilation is disabled - timing performance will not be optimized
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10E22C8 is compatible
    Info (176445): Device EP4CE15E22C8 is compatible
    Info (176445): Device EP4CE22E22C8 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location 6
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location 8
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location 12
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location 13
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location 101
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 55 pins of 56 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (176353): Automatically promoted node pll_3M2Hz:pll_inst|altpll:altpll_component|pll_3M2Hz_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_1) File: C:/Users/LENOVO/Documents/1415063H/Procesamiento de senales/FPGA/db/pll_3m2hz_altpll.v Line: 93
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
    Info (176355): Automatically promoted destinations to use location or clock signal External Clock Output CLKCTRL_PLL1E0
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|YPHP7743:\cycloneiii_BVXN3148_gen_0:cycloneiii_BVXN3148_gen_1|XWCN9723_7  File: c:/intelfpga/23.1std/quartus/libraries/megafunctions/pzdyqx.vhd Line: 845
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|YPHP7743:\cycloneiii_BVXN3148_gen_0:cycloneiii_BVXN3148_gen_1|XWCN9723_7~0 File: c:/intelfpga/23.1std/quartus/libraries/megafunctions/pzdyqx.vhd Line: 845
Info (176353): Automatically promoted node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|YPHP7743:\cycloneiii_BVXN3148_gen_0:cycloneiii_BVXN3148_gen_1|BVXN3148_0  File: c:/intelfpga/23.1std/quartus/libraries/megafunctions/pzdyqx.vhd Line: 957
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node reset~input (placed in PIN 89 (CLK6, DIFFCLK_3p)) File: C:/Users/LENOVO/Documents/1415063H/Procesamiento de senales/FPGA/BeamForming.v Line: 6
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node CIC:proc_chain[0].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_gm51:auto_generated|a_dpfifo_rju:dpfifo|cntr_r9b:wr_ptr|counter_reg_bit[1] File: C:/Users/LENOVO/Documents/1415063H/Procesamiento de senales/FPGA/db/cntr_r9b.tdf Line: 44
        Info (176357): Destination node CIC:proc_chain[0].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_gm51:auto_generated|a_dpfifo_rju:dpfifo|cntr_r9b:wr_ptr|counter_reg_bit[0] File: C:/Users/LENOVO/Documents/1415063H/Procesamiento de senales/FPGA/db/cntr_r9b.tdf Line: 44
        Info (176357): Destination node CIC:proc_chain[0].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_gm51:auto_generated|a_dpfifo_rju:dpfifo|cntr_7a7:usedw_counter|counter_reg_bit[1] File: C:/Users/LENOVO/Documents/1415063H/Procesamiento de senales/FPGA/db/cntr_7a7.tdf Line: 45
        Info (176357): Destination node CIC:proc_chain[0].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_gm51:auto_generated|a_dpfifo_rju:dpfifo|cntr_7a7:usedw_counter|counter_reg_bit[0] File: C:/Users/LENOVO/Documents/1415063H/Procesamiento de senales/FPGA/db/cntr_7a7.tdf Line: 45
        Info (176357): Destination node CIC:proc_chain[0].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_gm51:auto_generated|a_dpfifo_rju:dpfifo|cntr_q9b:rd_ptr_msb|counter_reg_bit[0] File: C:/Users/LENOVO/Documents/1415063H/Procesamiento de senales/FPGA/db/cntr_q9b.tdf Line: 39
        Info (176357): Destination node CIC:proc_chain[0].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_tg71:auto_generated|a_dpfifo_qov:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[4] File: C:/Users/LENOVO/Documents/1415063H/Procesamiento de senales/FPGA/db/cntr_u9b.tdf Line: 59
        Info (176357): Destination node CIC:proc_chain[0].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_tg71:auto_generated|a_dpfifo_qov:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[3] File: C:/Users/LENOVO/Documents/1415063H/Procesamiento de senales/FPGA/db/cntr_u9b.tdf Line: 59
        Info (176357): Destination node CIC:proc_chain[0].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_tg71:auto_generated|a_dpfifo_qov:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[2] File: C:/Users/LENOVO/Documents/1415063H/Procesamiento de senales/FPGA/db/cntr_u9b.tdf Line: 59
        Info (176357): Destination node CIC:proc_chain[0].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_tg71:auto_generated|a_dpfifo_qov:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[1] File: C:/Users/LENOVO/Documents/1415063H/Procesamiento de senales/FPGA/db/cntr_u9b.tdf Line: 59
        Info (176357): Destination node CIC:proc_chain[0].cic_inst|CIC_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_tg71:auto_generated|a_dpfifo_qov:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[0] File: C:/Users/LENOVO/Documents/1415063H/Procesamiento de senales/FPGA/db/cntr_u9b.tdf Line: 59
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]  File: c:/intelfpga/23.1std/quartus/libraries/megafunctions/sld_hub.vhd Line: 1584
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state~0 File: c:/intelfpga/23.1std/quartus/libraries/megafunctions/sld_hub.vhd Line: 1570
        Info (176357): Destination node sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state~1 File: c:/intelfpga/23.1std/quartus/libraries/megafunctions/sld_hub.vhd Line: 1570
        Info (176357): Destination node sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]~_wirecell File: c:/intelfpga/23.1std/quartus/libraries/megafunctions/sld_hub.vhd Line: 1584
Info (176353): Automatically promoted node sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg  File: c:/intelfpga/23.1std/quartus/libraries/megafunctions/sld_jtag_hub.vhd Line: 255
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg~_wirecell File: c:/intelfpga/23.1std/quartus/libraries/megafunctions/sld_jtag_hub.vhd Line: 255
Info (176353): Automatically promoted node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|YMSB9588:MMMV8756|YMBV1676~0  File: c:/intelfpga/23.1std/quartus/libraries/megafunctions/pzdyqx.vhd Line: 1172
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Warning (128006): Can't perform netlist optimizations when timing-driven compilation is turned off
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 192 registers into blocks of type Embedded multiplier output
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 53 (unused VREF, 2.5V VCCIO, 19 input, 34 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 9 total pin(s) used --  6 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  8 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has 2.5V VCCIO pins. 1 total pin(s) used --  10 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  14 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  12 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  9 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  13 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  12 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:02
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:13
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 8% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 17% of the available device resources in the region that extends from location X11_Y12 to location X22_Y24
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (11888): Total time spent on timing analysis during the Fitter is 0.00 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity YPHP7743
        Info (332166): set_disable_timing [get_cells -hierarchical VVYU6267_0]
        Info (332166): set_disable_timing [get_cells -hierarchical XWCN9723_0]
        Info (332166): set_disable_timing [get_cells -hierarchical XWCN9723_1]
        Info (332166): set_disable_timing [get_cells -hierarchical XWCN9723_2]
        Info (332166): set_disable_timing [get_cells -hierarchical XWCN9723_3]
        Info (332166): set_disable_timing [get_cells -hierarchical XWCN9723_4]
        Info (332166): set_disable_timing [get_cells -hierarchical XWCN9723_5]
        Info (332166): set_disable_timing [get_cells -hierarchical XWCN9723_6]
        Info (332166): set_disable_timing [get_cells -hierarchical XWCN9723_7]
        Info (332166): set_disable_timing [get_cells -hierarchical BVXN3148_0]
    Info (332165): Entity pzdyqx_impl
        Info (332166): set_false_path -from [get_keepers {altera_reserved_tdi}] -to [get_keepers {pzdyqx*}]
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Critical Warning (332012): Synopsys Design Constraints File file not found: 'BeamForming9MicMEMS.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Warning (332060): Node: CLK_50MHz was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register beamformed_pcm[0] is being clocked by CLK_50MHz
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: pll_inst|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Rise) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Fall) (setup and hold)
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:03
Info (144001): Generated suppressed messages file C:/Users/LENOVO/Documents/1415063H/Procesamiento de senales/FPGA/output_files/BeamForming9MicMEMS.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 12 warnings
    Info: Peak virtual memory: 5275 megabytes
    Info: Processing ended: Mon May  5 12:54:52 2025
    Info: Elapsed time: 00:00:25
    Info: Total CPU time (on all processors): 00:00:33


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/LENOVO/Documents/1415063H/Procesamiento de senales/FPGA/output_files/BeamForming9MicMEMS.fit.smsg.


