TimeQuest Timing Analyzer report for CPU
Mon Aug 08 22:06:10 2016
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Hold: 'clk'
 13. Slow Model Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'clk'
 24. Fast Model Hold: 'clk'
 25. Fast Model Minimum Pulse Width: 'clk'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; CPU                                                               ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C70F896I8                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 99.13 MHz ; 99.13 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -4.544 ; -335.495      ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 1.234 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.941 ; -470.885              ;
+-------+--------+-----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                 ;
+--------+--------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -4.544 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc_next[31] ; clk          ; clk         ; 0.500        ; -0.002     ; 5.082      ;
; -4.458 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc_next[30] ; clk          ; clk         ; 0.500        ; -0.002     ; 4.996      ;
; -4.372 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc_next[29] ; clk          ; clk         ; 0.500        ; -0.002     ; 4.910      ;
; -4.338 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|pc_next[31] ; clk          ; clk         ; 0.500        ; 0.000      ; 4.878      ;
; -4.286 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc_next[28] ; clk          ; clk         ; 0.500        ; -0.002     ; 4.824      ;
; -4.254 ; IF_BLOCK:IF_BLOCK|pc[4]  ; IF_BLOCK:IF_BLOCK|pc_next[31] ; clk          ; clk         ; 0.500        ; 0.000      ; 4.794      ;
; -4.252 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|pc_next[30] ; clk          ; clk         ; 0.500        ; 0.000      ; 4.792      ;
; -4.208 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc_next[31] ; clk          ; clk         ; 0.500        ; -0.001     ; 4.747      ;
; -4.200 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc_next[27] ; clk          ; clk         ; 0.500        ; -0.002     ; 4.738      ;
; -4.168 ; IF_BLOCK:IF_BLOCK|pc[4]  ; IF_BLOCK:IF_BLOCK|pc_next[30] ; clk          ; clk         ; 0.500        ; 0.000      ; 4.708      ;
; -4.166 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|pc_next[29] ; clk          ; clk         ; 0.500        ; 0.000      ; 4.706      ;
; -4.153 ; IF_BLOCK:IF_BLOCK|pc[5]  ; IF_BLOCK:IF_BLOCK|pc_next[31] ; clk          ; clk         ; 0.500        ; -0.002     ; 4.691      ;
; -4.122 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc_next[30] ; clk          ; clk         ; 0.500        ; -0.001     ; 4.661      ;
; -4.114 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc_next[26] ; clk          ; clk         ; 0.500        ; -0.002     ; 4.652      ;
; -4.106 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|pc_next[31] ; clk          ; clk         ; 0.500        ; -0.001     ; 4.645      ;
; -4.082 ; IF_BLOCK:IF_BLOCK|pc[4]  ; IF_BLOCK:IF_BLOCK|pc_next[29] ; clk          ; clk         ; 0.500        ; 0.000      ; 4.622      ;
; -4.080 ; IF_BLOCK:IF_BLOCK|pc[6]  ; IF_BLOCK:IF_BLOCK|pc_next[31] ; clk          ; clk         ; 0.500        ; -0.002     ; 4.618      ;
; -4.080 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|pc_next[28] ; clk          ; clk         ; 0.500        ; 0.000      ; 4.620      ;
; -4.067 ; IF_BLOCK:IF_BLOCK|pc[5]  ; IF_BLOCK:IF_BLOCK|pc_next[30] ; clk          ; clk         ; 0.500        ; -0.002     ; 4.605      ;
; -4.036 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc_next[29] ; clk          ; clk         ; 0.500        ; -0.001     ; 4.575      ;
; -4.028 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc_next[25] ; clk          ; clk         ; 0.500        ; -0.002     ; 4.566      ;
; -4.020 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|pc_next[30] ; clk          ; clk         ; 0.500        ; -0.001     ; 4.559      ;
; -3.996 ; IF_BLOCK:IF_BLOCK|pc[4]  ; IF_BLOCK:IF_BLOCK|pc_next[28] ; clk          ; clk         ; 0.500        ; 0.000      ; 4.536      ;
; -3.994 ; IF_BLOCK:IF_BLOCK|pc[6]  ; IF_BLOCK:IF_BLOCK|pc_next[30] ; clk          ; clk         ; 0.500        ; -0.002     ; 4.532      ;
; -3.994 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|pc_next[27] ; clk          ; clk         ; 0.500        ; 0.000      ; 4.534      ;
; -3.981 ; IF_BLOCK:IF_BLOCK|pc[5]  ; IF_BLOCK:IF_BLOCK|pc_next[29] ; clk          ; clk         ; 0.500        ; -0.002     ; 4.519      ;
; -3.950 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc_next[28] ; clk          ; clk         ; 0.500        ; -0.001     ; 4.489      ;
; -3.942 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc_next[24] ; clk          ; clk         ; 0.500        ; -0.002     ; 4.480      ;
; -3.934 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|pc_next[29] ; clk          ; clk         ; 0.500        ; -0.001     ; 4.473      ;
; -3.920 ; IF_BLOCK:IF_BLOCK|pc[7]  ; IF_BLOCK:IF_BLOCK|pc_next[31] ; clk          ; clk         ; 0.500        ; -0.002     ; 4.458      ;
; -3.910 ; IF_BLOCK:IF_BLOCK|pc[4]  ; IF_BLOCK:IF_BLOCK|pc_next[27] ; clk          ; clk         ; 0.500        ; 0.000      ; 4.450      ;
; -3.908 ; IF_BLOCK:IF_BLOCK|pc[6]  ; IF_BLOCK:IF_BLOCK|pc_next[29] ; clk          ; clk         ; 0.500        ; -0.002     ; 4.446      ;
; -3.908 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|pc_next[26] ; clk          ; clk         ; 0.500        ; 0.000      ; 4.448      ;
; -3.895 ; IF_BLOCK:IF_BLOCK|pc[5]  ; IF_BLOCK:IF_BLOCK|pc_next[28] ; clk          ; clk         ; 0.500        ; -0.002     ; 4.433      ;
; -3.864 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc_next[27] ; clk          ; clk         ; 0.500        ; -0.001     ; 4.403      ;
; -3.848 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|pc_next[28] ; clk          ; clk         ; 0.500        ; -0.001     ; 4.387      ;
; -3.834 ; IF_BLOCK:IF_BLOCK|pc[7]  ; IF_BLOCK:IF_BLOCK|pc_next[30] ; clk          ; clk         ; 0.500        ; -0.002     ; 4.372      ;
; -3.824 ; IF_BLOCK:IF_BLOCK|pc[4]  ; IF_BLOCK:IF_BLOCK|pc_next[26] ; clk          ; clk         ; 0.500        ; 0.000      ; 4.364      ;
; -3.822 ; IF_BLOCK:IF_BLOCK|pc[6]  ; IF_BLOCK:IF_BLOCK|pc_next[28] ; clk          ; clk         ; 0.500        ; -0.002     ; 4.360      ;
; -3.822 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|pc_next[25] ; clk          ; clk         ; 0.500        ; 0.000      ; 4.362      ;
; -3.809 ; IF_BLOCK:IF_BLOCK|pc[5]  ; IF_BLOCK:IF_BLOCK|pc_next[27] ; clk          ; clk         ; 0.500        ; -0.002     ; 4.347      ;
; -3.798 ; IF_BLOCK:IF_BLOCK|pc[8]  ; IF_BLOCK:IF_BLOCK|pc_next[31] ; clk          ; clk         ; 0.500        ; 0.000      ; 4.338      ;
; -3.778 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc_next[26] ; clk          ; clk         ; 0.500        ; -0.001     ; 4.317      ;
; -3.762 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|pc_next[27] ; clk          ; clk         ; 0.500        ; -0.001     ; 4.301      ;
; -3.752 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc_next[23] ; clk          ; clk         ; 0.500        ; -0.002     ; 4.290      ;
; -3.748 ; IF_BLOCK:IF_BLOCK|pc[7]  ; IF_BLOCK:IF_BLOCK|pc_next[29] ; clk          ; clk         ; 0.500        ; -0.002     ; 4.286      ;
; -3.738 ; IF_BLOCK:IF_BLOCK|pc[4]  ; IF_BLOCK:IF_BLOCK|pc_next[25] ; clk          ; clk         ; 0.500        ; 0.000      ; 4.278      ;
; -3.736 ; IF_BLOCK:IF_BLOCK|pc[6]  ; IF_BLOCK:IF_BLOCK|pc_next[27] ; clk          ; clk         ; 0.500        ; -0.002     ; 4.274      ;
; -3.736 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|pc_next[24] ; clk          ; clk         ; 0.500        ; 0.000      ; 4.276      ;
; -3.723 ; IF_BLOCK:IF_BLOCK|pc[5]  ; IF_BLOCK:IF_BLOCK|pc_next[26] ; clk          ; clk         ; 0.500        ; -0.002     ; 4.261      ;
; -3.720 ; IF_BLOCK:IF_BLOCK|pc[9]  ; IF_BLOCK:IF_BLOCK|pc_next[31] ; clk          ; clk         ; 0.500        ; 0.000      ; 4.260      ;
; -3.712 ; IF_BLOCK:IF_BLOCK|pc[8]  ; IF_BLOCK:IF_BLOCK|pc_next[30] ; clk          ; clk         ; 0.500        ; 0.000      ; 4.252      ;
; -3.692 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc_next[25] ; clk          ; clk         ; 0.500        ; -0.001     ; 4.231      ;
; -3.676 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|pc_next[26] ; clk          ; clk         ; 0.500        ; -0.001     ; 4.215      ;
; -3.666 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc_next[22] ; clk          ; clk         ; 0.500        ; -0.002     ; 4.204      ;
; -3.662 ; IF_BLOCK:IF_BLOCK|pc[7]  ; IF_BLOCK:IF_BLOCK|pc_next[28] ; clk          ; clk         ; 0.500        ; -0.002     ; 4.200      ;
; -3.652 ; IF_BLOCK:IF_BLOCK|pc[4]  ; IF_BLOCK:IF_BLOCK|pc_next[24] ; clk          ; clk         ; 0.500        ; 0.000      ; 4.192      ;
; -3.650 ; IF_BLOCK:IF_BLOCK|pc[6]  ; IF_BLOCK:IF_BLOCK|pc_next[26] ; clk          ; clk         ; 0.500        ; -0.002     ; 4.188      ;
; -3.637 ; IF_BLOCK:IF_BLOCK|pc[5]  ; IF_BLOCK:IF_BLOCK|pc_next[25] ; clk          ; clk         ; 0.500        ; -0.002     ; 4.175      ;
; -3.634 ; IF_BLOCK:IF_BLOCK|pc[9]  ; IF_BLOCK:IF_BLOCK|pc_next[30] ; clk          ; clk         ; 0.500        ; 0.000      ; 4.174      ;
; -3.633 ; IF_BLOCK:IF_BLOCK|pc[10] ; IF_BLOCK:IF_BLOCK|pc_next[31] ; clk          ; clk         ; 0.500        ; 0.000      ; 4.173      ;
; -3.626 ; IF_BLOCK:IF_BLOCK|pc[8]  ; IF_BLOCK:IF_BLOCK|pc_next[29] ; clk          ; clk         ; 0.500        ; 0.000      ; 4.166      ;
; -3.606 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc_next[24] ; clk          ; clk         ; 0.500        ; -0.001     ; 4.145      ;
; -3.590 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|pc_next[25] ; clk          ; clk         ; 0.500        ; -0.001     ; 4.129      ;
; -3.582 ; IF_BLOCK:IF_BLOCK|pc[11] ; IF_BLOCK:IF_BLOCK|pc_next[31] ; clk          ; clk         ; 0.500        ; 0.000      ; 4.122      ;
; -3.580 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc_next[21] ; clk          ; clk         ; 0.500        ; -0.002     ; 4.118      ;
; -3.576 ; IF_BLOCK:IF_BLOCK|pc[7]  ; IF_BLOCK:IF_BLOCK|pc_next[27] ; clk          ; clk         ; 0.500        ; -0.002     ; 4.114      ;
; -3.564 ; IF_BLOCK:IF_BLOCK|pc[6]  ; IF_BLOCK:IF_BLOCK|pc_next[25] ; clk          ; clk         ; 0.500        ; -0.002     ; 4.102      ;
; -3.551 ; IF_BLOCK:IF_BLOCK|pc[5]  ; IF_BLOCK:IF_BLOCK|pc_next[24] ; clk          ; clk         ; 0.500        ; -0.002     ; 4.089      ;
; -3.548 ; IF_BLOCK:IF_BLOCK|pc[9]  ; IF_BLOCK:IF_BLOCK|pc_next[29] ; clk          ; clk         ; 0.500        ; 0.000      ; 4.088      ;
; -3.547 ; IF_BLOCK:IF_BLOCK|pc[10] ; IF_BLOCK:IF_BLOCK|pc_next[30] ; clk          ; clk         ; 0.500        ; 0.000      ; 4.087      ;
; -3.546 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|pc_next[23] ; clk          ; clk         ; 0.500        ; 0.000      ; 4.086      ;
; -3.540 ; IF_BLOCK:IF_BLOCK|pc[8]  ; IF_BLOCK:IF_BLOCK|pc_next[28] ; clk          ; clk         ; 0.500        ; 0.000      ; 4.080      ;
; -3.504 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|pc_next[24] ; clk          ; clk         ; 0.500        ; -0.001     ; 4.043      ;
; -3.496 ; IF_BLOCK:IF_BLOCK|pc[11] ; IF_BLOCK:IF_BLOCK|pc_next[30] ; clk          ; clk         ; 0.500        ; 0.000      ; 4.036      ;
; -3.494 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc_next[20] ; clk          ; clk         ; 0.500        ; -0.002     ; 4.032      ;
; -3.490 ; IF_BLOCK:IF_BLOCK|pc[7]  ; IF_BLOCK:IF_BLOCK|pc_next[26] ; clk          ; clk         ; 0.500        ; -0.002     ; 4.028      ;
; -3.478 ; IF_BLOCK:IF_BLOCK|pc[6]  ; IF_BLOCK:IF_BLOCK|pc_next[24] ; clk          ; clk         ; 0.500        ; -0.002     ; 4.016      ;
; -3.462 ; IF_BLOCK:IF_BLOCK|pc[9]  ; IF_BLOCK:IF_BLOCK|pc_next[28] ; clk          ; clk         ; 0.500        ; 0.000      ; 4.002      ;
; -3.462 ; IF_BLOCK:IF_BLOCK|pc[4]  ; IF_BLOCK:IF_BLOCK|pc_next[23] ; clk          ; clk         ; 0.500        ; 0.000      ; 4.002      ;
; -3.461 ; IF_BLOCK:IF_BLOCK|pc[12] ; IF_BLOCK:IF_BLOCK|pc_next[31] ; clk          ; clk         ; 0.500        ; -0.002     ; 3.999      ;
; -3.461 ; IF_BLOCK:IF_BLOCK|pc[10] ; IF_BLOCK:IF_BLOCK|pc_next[29] ; clk          ; clk         ; 0.500        ; 0.000      ; 4.001      ;
; -3.460 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|pc_next[22] ; clk          ; clk         ; 0.500        ; 0.000      ; 4.000      ;
; -3.454 ; IF_BLOCK:IF_BLOCK|pc[8]  ; IF_BLOCK:IF_BLOCK|pc_next[27] ; clk          ; clk         ; 0.500        ; 0.000      ; 3.994      ;
; -3.416 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc_next[23] ; clk          ; clk         ; 0.500        ; -0.001     ; 3.955      ;
; -3.410 ; IF_BLOCK:IF_BLOCK|pc[11] ; IF_BLOCK:IF_BLOCK|pc_next[29] ; clk          ; clk         ; 0.500        ; 0.000      ; 3.950      ;
; -3.408 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc_next[19] ; clk          ; clk         ; 0.500        ; -0.002     ; 3.946      ;
; -3.404 ; IF_BLOCK:IF_BLOCK|pc[7]  ; IF_BLOCK:IF_BLOCK|pc_next[25] ; clk          ; clk         ; 0.500        ; -0.002     ; 3.942      ;
; -3.376 ; IF_BLOCK:IF_BLOCK|pc[9]  ; IF_BLOCK:IF_BLOCK|pc_next[27] ; clk          ; clk         ; 0.500        ; 0.000      ; 3.916      ;
; -3.376 ; IF_BLOCK:IF_BLOCK|pc[4]  ; IF_BLOCK:IF_BLOCK|pc_next[22] ; clk          ; clk         ; 0.500        ; 0.000      ; 3.916      ;
; -3.375 ; IF_BLOCK:IF_BLOCK|pc[12] ; IF_BLOCK:IF_BLOCK|pc_next[30] ; clk          ; clk         ; 0.500        ; -0.002     ; 3.913      ;
; -3.375 ; IF_BLOCK:IF_BLOCK|pc[10] ; IF_BLOCK:IF_BLOCK|pc_next[28] ; clk          ; clk         ; 0.500        ; 0.000      ; 3.915      ;
; -3.374 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|pc_next[21] ; clk          ; clk         ; 0.500        ; 0.000      ; 3.914      ;
; -3.372 ; IF_BLOCK:IF_BLOCK|pc[13] ; IF_BLOCK:IF_BLOCK|pc_next[31] ; clk          ; clk         ; 0.500        ; 0.000      ; 3.912      ;
; -3.368 ; IF_BLOCK:IF_BLOCK|pc[8]  ; IF_BLOCK:IF_BLOCK|pc_next[26] ; clk          ; clk         ; 0.500        ; 0.000      ; 3.908      ;
; -3.361 ; IF_BLOCK:IF_BLOCK|pc[5]  ; IF_BLOCK:IF_BLOCK|pc_next[23] ; clk          ; clk         ; 0.500        ; -0.002     ; 3.899      ;
; -3.330 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc_next[22] ; clk          ; clk         ; 0.500        ; -0.001     ; 3.869      ;
; -3.324 ; IF_BLOCK:IF_BLOCK|pc[11] ; IF_BLOCK:IF_BLOCK|pc_next[28] ; clk          ; clk         ; 0.500        ; 0.000      ; 3.864      ;
; -3.322 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc_next[18] ; clk          ; clk         ; 0.500        ; -0.002     ; 3.860      ;
; -3.318 ; IF_BLOCK:IF_BLOCK|pc[7]  ; IF_BLOCK:IF_BLOCK|pc_next[24] ; clk          ; clk         ; 0.500        ; -0.002     ; 3.856      ;
+--------+--------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                              ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 1.234 ; EX_BLOCK:EX_BLOCK|ALU_out[4]      ; MEM_BLOCK:MEM_BLOCK|adr_out[4]    ; clk          ; clk         ; -0.500       ; 0.000      ; 1.040      ;
; 1.234 ; EX_BLOCK:EX_BLOCK|ALU_out[6]      ; MEM_BLOCK:MEM_BLOCK|adr_out[6]    ; clk          ; clk         ; -0.500       ; 0.000      ; 1.040      ;
; 1.234 ; EX_BLOCK:EX_BLOCK|ALU_out[8]      ; MEM_BLOCK:MEM_BLOCK|adr_out[8]    ; clk          ; clk         ; -0.500       ; 0.000      ; 1.040      ;
; 1.234 ; EX_BLOCK:EX_BLOCK|ALU_out[11]     ; MEM_BLOCK:MEM_BLOCK|adr_out[11]   ; clk          ; clk         ; -0.500       ; 0.000      ; 1.040      ;
; 1.234 ; EX_BLOCK:EX_BLOCK|ALU_out[14]     ; MEM_BLOCK:MEM_BLOCK|adr_out[14]   ; clk          ; clk         ; -0.500       ; 0.000      ; 1.040      ;
; 1.234 ; EX_BLOCK:EX_BLOCK|ALU_out[16]     ; MEM_BLOCK:MEM_BLOCK|adr_out[16]   ; clk          ; clk         ; -0.500       ; 0.000      ; 1.040      ;
; 1.234 ; EX_BLOCK:EX_BLOCK|ALU_out[17]     ; MEM_BLOCK:MEM_BLOCK|adr_out[17]   ; clk          ; clk         ; -0.500       ; 0.000      ; 1.040      ;
; 1.234 ; EX_BLOCK:EX_BLOCK|ALU_out[18]     ; MEM_BLOCK:MEM_BLOCK|adr_out[18]   ; clk          ; clk         ; -0.500       ; 0.000      ; 1.040      ;
; 1.234 ; EX_BLOCK:EX_BLOCK|ALU_out[21]     ; MEM_BLOCK:MEM_BLOCK|adr_out[21]   ; clk          ; clk         ; -0.500       ; 0.000      ; 1.040      ;
; 1.234 ; EX_BLOCK:EX_BLOCK|ALU_out[22]     ; MEM_BLOCK:MEM_BLOCK|adr_out[22]   ; clk          ; clk         ; -0.500       ; 0.000      ; 1.040      ;
; 1.234 ; EX_BLOCK:EX_BLOCK|ALU_out[23]     ; MEM_BLOCK:MEM_BLOCK|adr_out[23]   ; clk          ; clk         ; -0.500       ; 0.000      ; 1.040      ;
; 1.234 ; EX_BLOCK:EX_BLOCK|ALU_out[24]     ; MEM_BLOCK:MEM_BLOCK|adr_out[24]   ; clk          ; clk         ; -0.500       ; 0.000      ; 1.040      ;
; 1.234 ; EX_BLOCK:EX_BLOCK|ALU_out[25]     ; MEM_BLOCK:MEM_BLOCK|adr_out[25]   ; clk          ; clk         ; -0.500       ; 0.000      ; 1.040      ;
; 1.234 ; EX_BLOCK:EX_BLOCK|ALU_out[27]     ; MEM_BLOCK:MEM_BLOCK|adr_out[27]   ; clk          ; clk         ; -0.500       ; 0.000      ; 1.040      ;
; 1.235 ; EX_BLOCK:EX_BLOCK|ALU_out[0]      ; MEM_BLOCK:MEM_BLOCK|adr_out[0]    ; clk          ; clk         ; -0.500       ; 0.000      ; 1.041      ;
; 1.235 ; EX_BLOCK:EX_BLOCK|ALU_out[1]      ; MEM_BLOCK:MEM_BLOCK|adr_out[1]    ; clk          ; clk         ; -0.500       ; 0.000      ; 1.041      ;
; 1.235 ; EX_BLOCK:EX_BLOCK|ALU_out[7]      ; MEM_BLOCK:MEM_BLOCK|adr_out[7]    ; clk          ; clk         ; -0.500       ; 0.000      ; 1.041      ;
; 1.235 ; EX_BLOCK:EX_BLOCK|ALU_out[13]     ; MEM_BLOCK:MEM_BLOCK|adr_out[13]   ; clk          ; clk         ; -0.500       ; 0.000      ; 1.041      ;
; 1.235 ; EX_BLOCK:EX_BLOCK|ALU_out[26]     ; MEM_BLOCK:MEM_BLOCK|adr_out[26]   ; clk          ; clk         ; -0.500       ; 0.000      ; 1.041      ;
; 1.235 ; EX_BLOCK:EX_BLOCK|ALU_out[31]     ; MEM_BLOCK:MEM_BLOCK|adr_out[31]   ; clk          ; clk         ; -0.500       ; 0.000      ; 1.041      ;
; 1.235 ; ID_BLOCK:ID_BLOCK|Rd_out[1]~reg0  ; EX_BLOCK:EX_BLOCK|Rd_pom[1]       ; clk          ; clk         ; -0.500       ; 0.000      ; 1.041      ;
; 1.235 ; IF_BLOCK:IF_BLOCK|ir_out[21]      ; ID_BLOCK:ID_BLOCK|ir[21]          ; clk          ; clk         ; -0.500       ; 0.000      ; 1.041      ;
; 1.235 ; MEM_BLOCK:MEM_BLOCK|ALU_out[27]   ; WB_BLOCK:WB_BLOCK|data_out[27]    ; clk          ; clk         ; -0.500       ; 0.000      ; 1.041      ;
; 1.236 ; IF_BLOCK:IF_BLOCK|ir_out[11]      ; ID_BLOCK:ID_BLOCK|ir[11]          ; clk          ; clk         ; -0.500       ; 0.000      ; 1.042      ;
; 1.236 ; EX_BLOCK:EX_BLOCK|ALU_out[2]      ; MEM_BLOCK:MEM_BLOCK|adr_out[2]    ; clk          ; clk         ; -0.500       ; 0.000      ; 1.042      ;
; 1.236 ; EX_BLOCK:EX_BLOCK|ALU_out[3]      ; MEM_BLOCK:MEM_BLOCK|adr_out[3]    ; clk          ; clk         ; -0.500       ; 0.000      ; 1.042      ;
; 1.236 ; EX_BLOCK:EX_BLOCK|ALU_out[5]      ; MEM_BLOCK:MEM_BLOCK|adr_out[5]    ; clk          ; clk         ; -0.500       ; 0.000      ; 1.042      ;
; 1.236 ; EX_BLOCK:EX_BLOCK|ALU_out[9]      ; MEM_BLOCK:MEM_BLOCK|adr_out[9]    ; clk          ; clk         ; -0.500       ; 0.000      ; 1.042      ;
; 1.236 ; EX_BLOCK:EX_BLOCK|ALU_out[10]     ; MEM_BLOCK:MEM_BLOCK|adr_out[10]   ; clk          ; clk         ; -0.500       ; 0.000      ; 1.042      ;
; 1.236 ; EX_BLOCK:EX_BLOCK|ALU_out[12]     ; MEM_BLOCK:MEM_BLOCK|adr_out[12]   ; clk          ; clk         ; -0.500       ; 0.000      ; 1.042      ;
; 1.236 ; EX_BLOCK:EX_BLOCK|ALU_out[15]     ; MEM_BLOCK:MEM_BLOCK|adr_out[15]   ; clk          ; clk         ; -0.500       ; 0.000      ; 1.042      ;
; 1.236 ; EX_BLOCK:EX_BLOCK|ALU_out[19]     ; MEM_BLOCK:MEM_BLOCK|adr_out[19]   ; clk          ; clk         ; -0.500       ; 0.000      ; 1.042      ;
; 1.236 ; EX_BLOCK:EX_BLOCK|ALU_out[20]     ; MEM_BLOCK:MEM_BLOCK|adr_out[20]   ; clk          ; clk         ; -0.500       ; 0.000      ; 1.042      ;
; 1.236 ; EX_BLOCK:EX_BLOCK|ALU_out[28]     ; MEM_BLOCK:MEM_BLOCK|adr_out[28]   ; clk          ; clk         ; -0.500       ; 0.000      ; 1.042      ;
; 1.236 ; EX_BLOCK:EX_BLOCK|ALU_out[29]     ; MEM_BLOCK:MEM_BLOCK|adr_out[29]   ; clk          ; clk         ; -0.500       ; 0.000      ; 1.042      ;
; 1.236 ; EX_BLOCK:EX_BLOCK|ALU_out[30]     ; MEM_BLOCK:MEM_BLOCK|adr_out[30]   ; clk          ; clk         ; -0.500       ; 0.000      ; 1.042      ;
; 1.239 ; IF_BLOCK:IF_BLOCK|ir_out[22]      ; ID_BLOCK:ID_BLOCK|ir[22]          ; clk          ; clk         ; -0.500       ; 0.000      ; 1.045      ;
; 1.239 ; ID_BLOCK:ID_BLOCK|ir[25]          ; ID_BLOCK:ID_BLOCK|Rd_out[4]~reg0  ; clk          ; clk         ; -0.500       ; 0.000      ; 1.045      ;
; 1.240 ; EX_BLOCK:EX_BLOCK|Reg_out[3]      ; MEM_BLOCK:MEM_BLOCK|Reg_pom[3]    ; clk          ; clk         ; -0.500       ; 0.000      ; 1.046      ;
; 1.241 ; IF_BLOCK:IF_BLOCK|ir_out[19]      ; ID_BLOCK:ID_BLOCK|ir[19]          ; clk          ; clk         ; -0.500       ; 0.000      ; 1.047      ;
; 1.241 ; ID_BLOCK:ID_BLOCK|Rs1_out[3]~reg0 ; EX_BLOCK:EX_BLOCK|reg1_no_out[3]  ; clk          ; clk         ; -0.500       ; 0.000      ; 1.047      ;
; 1.241 ; IF_BLOCK:IF_BLOCK|ir_out[24]      ; ID_BLOCK:ID_BLOCK|ir[24]          ; clk          ; clk         ; -0.500       ; 0.000      ; 1.047      ;
; 1.241 ; EX_BLOCK:EX_BLOCK|Rd_pom[1]       ; EX_BLOCK:EX_BLOCK|Reg_out[1]      ; clk          ; clk         ; -0.500       ; 0.000      ; 1.047      ;
; 1.241 ; EX_BLOCK:EX_BLOCK|Rd_pom[0]       ; EX_BLOCK:EX_BLOCK|Reg_out[0]      ; clk          ; clk         ; -0.500       ; 0.000      ; 1.047      ;
; 1.242 ; ID_BLOCK:ID_BLOCK|Rd_out[3]~reg0  ; EX_BLOCK:EX_BLOCK|Rd_pom[3]       ; clk          ; clk         ; -0.500       ; 0.000      ; 1.048      ;
; 1.242 ; IF_BLOCK:IF_BLOCK|ir_out[25]      ; ID_BLOCK:ID_BLOCK|ir[25]          ; clk          ; clk         ; -0.500       ; 0.000      ; 1.048      ;
; 1.242 ; ID_BLOCK:ID_BLOCK|ir[22]          ; ID_BLOCK:ID_BLOCK|Rd_out[1]~reg0  ; clk          ; clk         ; -0.500       ; 0.000      ; 1.048      ;
; 1.242 ; ID_BLOCK:ID_BLOCK|ir[24]          ; ID_BLOCK:ID_BLOCK|Rd_out[3]~reg0  ; clk          ; clk         ; -0.500       ; 0.000      ; 1.048      ;
; 1.243 ; IF_BLOCK:IF_BLOCK|pc_next[2]      ; IF_BLOCK:IF_BLOCK|adr_out[2]      ; clk          ; clk         ; -0.500       ; 0.000      ; 1.049      ;
; 1.243 ; EX_BLOCK:EX_BLOCK|Reg_out[2]      ; MEM_BLOCK:MEM_BLOCK|Reg_pom[2]    ; clk          ; clk         ; -0.500       ; 0.000      ; 1.049      ;
; 1.243 ; EX_BLOCK:EX_BLOCK|Rd_pom[2]       ; EX_BLOCK:EX_BLOCK|Reg_out[2]      ; clk          ; clk         ; -0.500       ; 0.000      ; 1.049      ;
; 1.243 ; EX_BLOCK:EX_BLOCK|Rd_pom[3]       ; EX_BLOCK:EX_BLOCK|Reg_out[3]      ; clk          ; clk         ; -0.500       ; 0.000      ; 1.049      ;
; 1.244 ; EX_BLOCK:EX_BLOCK|Reg_out[4]      ; MEM_BLOCK:MEM_BLOCK|Reg_pom[4]    ; clk          ; clk         ; -0.500       ; 0.000      ; 1.050      ;
; 1.246 ; IF_BLOCK:IF_BLOCK|ir_out[17]      ; ID_BLOCK:ID_BLOCK|ir[17]          ; clk          ; clk         ; -0.500       ; 0.000      ; 1.052      ;
; 1.246 ; ID_BLOCK:ID_BLOCK|Rs1_out[1]~reg0 ; EX_BLOCK:EX_BLOCK|reg1_no_out[1]  ; clk          ; clk         ; -0.500       ; 0.000      ; 1.052      ;
; 1.246 ; ID_BLOCK:ID_BLOCK|Rd_out[0]~reg0  ; EX_BLOCK:EX_BLOCK|Rd_pom[0]       ; clk          ; clk         ; -0.500       ; 0.000      ; 1.052      ;
; 1.246 ; ID_BLOCK:ID_BLOCK|ir[23]          ; ID_BLOCK:ID_BLOCK|Rd_out[2]~reg0  ; clk          ; clk         ; -0.500       ; 0.000      ; 1.052      ;
; 1.247 ; ID_BLOCK:ID_BLOCK|Rs1_out[2]~reg0 ; EX_BLOCK:EX_BLOCK|reg1_no_out[2]  ; clk          ; clk         ; -0.500       ; 0.000      ; 1.053      ;
; 1.248 ; ID_BLOCK:ID_BLOCK|Rd_out[2]~reg0  ; EX_BLOCK:EX_BLOCK|Rd_pom[2]       ; clk          ; clk         ; -0.500       ; 0.000      ; 1.054      ;
; 1.249 ; ID_BLOCK:ID_BLOCK|Rs1_out[0]~reg0 ; EX_BLOCK:EX_BLOCK|reg1_no_out[0]  ; clk          ; clk         ; -0.500       ; 0.000      ; 1.055      ;
; 1.250 ; MEM_BLOCK:MEM_BLOCK|Reg_out[3]    ; WB_BLOCK:WB_BLOCK|Reg_out[3]      ; clk          ; clk         ; -0.500       ; 0.000      ; 1.056      ;
; 1.256 ; ID_BLOCK:ID_BLOCK|ir[17]          ; ID_BLOCK:ID_BLOCK|Rs1_out[1]~reg0 ; clk          ; clk         ; -0.500       ; 0.000      ; 1.062      ;
; 1.258 ; ID_BLOCK:ID_BLOCK|ir[19]          ; ID_BLOCK:ID_BLOCK|Rs1_out[3]~reg0 ; clk          ; clk         ; -0.500       ; 0.000      ; 1.064      ;
; 1.391 ; ID_BLOCK:ID_BLOCK|Rs1_out[4]~reg0 ; EX_BLOCK:EX_BLOCK|reg1_no_out[4]  ; clk          ; clk         ; -0.500       ; 0.000      ; 1.197      ;
; 1.397 ; EX_BLOCK:EX_BLOCK|Rd_pom[4]       ; EX_BLOCK:EX_BLOCK|Reg_out[4]      ; clk          ; clk         ; -0.500       ; 0.000      ; 1.203      ;
; 1.398 ; IF_BLOCK:IF_BLOCK|pc_next[0]      ; IF_BLOCK:IF_BLOCK|adr_out[0]      ; clk          ; clk         ; -0.500       ; 0.000      ; 1.204      ;
; 1.399 ; ID_BLOCK:ID_BLOCK|ir[21]          ; ID_BLOCK:ID_BLOCK|Rd_out[0]~reg0  ; clk          ; clk         ; -0.500       ; 0.000      ; 1.205      ;
; 1.401 ; IF_BLOCK:IF_BLOCK|ir_out[18]      ; ID_BLOCK:ID_BLOCK|ir[18]          ; clk          ; clk         ; -0.500       ; 0.000      ; 1.207      ;
; 1.401 ; MEM_BLOCK:MEM_BLOCK|Reg_out[4]    ; WB_BLOCK:WB_BLOCK|Reg_out[4]      ; clk          ; clk         ; -0.500       ; 0.000      ; 1.207      ;
; 1.401 ; ID_BLOCK:ID_BLOCK|ir[16]          ; ID_BLOCK:ID_BLOCK|Rs1_out[0]~reg0 ; clk          ; clk         ; -0.500       ; 0.000      ; 1.207      ;
; 1.405 ; IF_BLOCK:IF_BLOCK|ir_out[16]      ; ID_BLOCK:ID_BLOCK|ir[16]          ; clk          ; clk         ; -0.500       ; 0.000      ; 1.211      ;
; 1.414 ; ID_BLOCK:ID_BLOCK|ir[18]          ; ID_BLOCK:ID_BLOCK|Rs1_out[2]~reg0 ; clk          ; clk         ; -0.500       ; 0.000      ; 1.220      ;
; 1.418 ; ID_BLOCK:ID_BLOCK|ir[15]          ; ID_BLOCK:ID_BLOCK|Rs2_out[4]~reg0 ; clk          ; clk         ; -0.500       ; 0.000      ; 1.224      ;
; 1.458 ; MEM_BLOCK:MEM_BLOCK|ALU_out[26]   ; WB_BLOCK:WB_BLOCK|data_out[26]    ; clk          ; clk         ; -0.500       ; 0.002      ; 1.266      ;
; 1.461 ; IF_BLOCK:IF_BLOCK|pc_next[0]      ; IF_BLOCK:IF_BLOCK|pc[0]           ; clk          ; clk         ; -0.500       ; 0.001      ; 1.268      ;
; 1.471 ; IF_BLOCK:IF_BLOCK|ir_out[20]      ; ID_BLOCK:ID_BLOCK|ir[20]          ; clk          ; clk         ; -0.500       ; 0.000      ; 1.277      ;
; 1.472 ; MEM_BLOCK:MEM_BLOCK|ALU_out[4]    ; WB_BLOCK:WB_BLOCK|data_out[4]     ; clk          ; clk         ; -0.500       ; -0.002     ; 1.276      ;
; 1.473 ; MEM_BLOCK:MEM_BLOCK|ALU_out[29]   ; WB_BLOCK:WB_BLOCK|data_out[29]    ; clk          ; clk         ; -0.500       ; -0.002     ; 1.277      ;
; 1.476 ; IF_BLOCK:IF_BLOCK|pc_next[7]      ; IF_BLOCK:IF_BLOCK|pc[7]           ; clk          ; clk         ; -0.500       ; 0.001      ; 1.283      ;
; 1.477 ; IF_BLOCK:IF_BLOCK|pc_next[7]      ; IF_BLOCK:IF_BLOCK|adr_out[7]      ; clk          ; clk         ; -0.500       ; 0.001      ; 1.284      ;
; 1.478 ; IF_BLOCK:IF_BLOCK|pc_next[23]     ; IF_BLOCK:IF_BLOCK|adr_out[23]     ; clk          ; clk         ; -0.500       ; 0.000      ; 1.284      ;
; 1.479 ; IF_BLOCK:IF_BLOCK|pc_next[23]     ; IF_BLOCK:IF_BLOCK|pc[23]          ; clk          ; clk         ; -0.500       ; 0.000      ; 1.285      ;
; 1.497 ; IF_BLOCK:IF_BLOCK|pc_next[31]     ; IF_BLOCK:IF_BLOCK|pc[31]          ; clk          ; clk         ; -0.500       ; -0.001     ; 1.302      ;
; 1.497 ; IF_BLOCK:IF_BLOCK|pc_next[31]     ; IF_BLOCK:IF_BLOCK|adr_out[31]     ; clk          ; clk         ; -0.500       ; -0.001     ; 1.302      ;
; 1.528 ; MEM_BLOCK:MEM_BLOCK|ALU_out[9]    ; WB_BLOCK:WB_BLOCK|data_out[9]     ; clk          ; clk         ; -0.500       ; 0.002      ; 1.336      ;
; 1.531 ; EX_BLOCK:EX_BLOCK|Reg_out[0]      ; MEM_BLOCK:MEM_BLOCK|Reg_pom[0]    ; clk          ; clk         ; -0.500       ; 0.002      ; 1.339      ;
; 1.534 ; ID_BLOCK:ID_BLOCK|Rs2_out[2]~reg0 ; EX_BLOCK:EX_BLOCK|reg2_no_out[2]  ; clk          ; clk         ; -0.500       ; -0.001     ; 1.339      ;
; 1.536 ; ID_BLOCK:ID_BLOCK|Rs2_out[1]~reg0 ; EX_BLOCK:EX_BLOCK|reg2_no_out[1]  ; clk          ; clk         ; -0.500       ; 0.000      ; 1.342      ;
; 1.536 ; ID_BLOCK:ID_BLOCK|Rs2_out[3]~reg0 ; EX_BLOCK:EX_BLOCK|reg2_no_out[3]  ; clk          ; clk         ; -0.500       ; 0.000      ; 1.342      ;
; 1.543 ; IF_BLOCK:IF_BLOCK|ir_out[29]      ; ID_BLOCK:ID_BLOCK|ir[29]          ; clk          ; clk         ; -0.500       ; 0.000      ; 1.349      ;
; 1.543 ; MEM_BLOCK:MEM_BLOCK|ALU_out[30]   ; WB_BLOCK:WB_BLOCK|data_out[30]    ; clk          ; clk         ; -0.500       ; 0.002      ; 1.351      ;
; 1.543 ; ID_BLOCK:ID_BLOCK|ir[20]          ; ID_BLOCK:ID_BLOCK|Rs1_out[4]~reg0 ; clk          ; clk         ; -0.500       ; 0.000      ; 1.349      ;
; 1.543 ; MEM_BLOCK:MEM_BLOCK|Reg_pom[0]    ; MEM_BLOCK:MEM_BLOCK|Reg_out[0]    ; clk          ; clk         ; -0.500       ; 0.002      ; 1.351      ;
; 1.544 ; IF_BLOCK:IF_BLOCK|ir_out[26]      ; ID_BLOCK:ID_BLOCK|ir[26]          ; clk          ; clk         ; -0.500       ; 0.000      ; 1.350      ;
; 1.544 ; IF_BLOCK:IF_BLOCK|pc[31]          ; IF_BLOCK:IF_BLOCK|pc_next[31]     ; clk          ; clk         ; -0.500       ; 0.001      ; 1.351      ;
; 1.547 ; MEM_BLOCK:MEM_BLOCK|ALU_out[25]   ; WB_BLOCK:WB_BLOCK|data_out[25]    ; clk          ; clk         ; -0.500       ; -0.002     ; 1.351      ;
; 1.549 ; IF_BLOCK:IF_BLOCK|pc_next[10]     ; IF_BLOCK:IF_BLOCK|pc[10]          ; clk          ; clk         ; -0.500       ; -0.001     ; 1.354      ;
; 1.549 ; IF_BLOCK:IF_BLOCK|ir_out[14]      ; ID_BLOCK:ID_BLOCK|ir[14]          ; clk          ; clk         ; -0.500       ; 0.000      ; 1.355      ;
; 1.550 ; IF_BLOCK:IF_BLOCK|pc_next[12]     ; IF_BLOCK:IF_BLOCK|pc[12]          ; clk          ; clk         ; -0.500       ; 0.001      ; 1.357      ;
; 1.550 ; IF_BLOCK:IF_BLOCK|pc_next[12]     ; IF_BLOCK:IF_BLOCK|adr_out[12]     ; clk          ; clk         ; -0.500       ; 0.001      ; 1.357      ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+
; -1.941 ; 1.000        ; 2.941          ; Port Rate        ; clk   ; Rise       ; clk                              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[0]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[0]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[10]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[10]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[11]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[11]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[12]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[12]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[13]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[13]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[14]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[14]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[15]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[15]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[16]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[16]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[17]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[17]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[18]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[18]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[19]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[19]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[1]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[1]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[20]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[20]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[21]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[21]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[22]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[22]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[23]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[23]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[24]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[24]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[25]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[25]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[26]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[26]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[27]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[27]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[28]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[28]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[29]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[29]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[2]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[2]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[30]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[30]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[31]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[31]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[3]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[3]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[4]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[4]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[5]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[5]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[6]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[6]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[7]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[7]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[8]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[8]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[9]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[9]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; EX_BLOCK:EX_BLOCK|Rd_pom[0]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; EX_BLOCK:EX_BLOCK|Rd_pom[0]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; EX_BLOCK:EX_BLOCK|Rd_pom[1]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; EX_BLOCK:EX_BLOCK|Rd_pom[1]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; EX_BLOCK:EX_BLOCK|Rd_pom[2]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; EX_BLOCK:EX_BLOCK|Rd_pom[2]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; EX_BLOCK:EX_BLOCK|Rd_pom[3]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; EX_BLOCK:EX_BLOCK|Rd_pom[3]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; EX_BLOCK:EX_BLOCK|Rd_pom[4]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; EX_BLOCK:EX_BLOCK|Rd_pom[4]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|Reg_out[0]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|Reg_out[0]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|Reg_out[1]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|Reg_out[1]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|Reg_out[2]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|Reg_out[2]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|Reg_out[3]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|Reg_out[3]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|Reg_out[4]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|Reg_out[4]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; EX_BLOCK:EX_BLOCK|reg1_no_out[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; EX_BLOCK:EX_BLOCK|reg1_no_out[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; EX_BLOCK:EX_BLOCK|reg1_no_out[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; EX_BLOCK:EX_BLOCK|reg1_no_out[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; EX_BLOCK:EX_BLOCK|reg1_no_out[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; EX_BLOCK:EX_BLOCK|reg1_no_out[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; EX_BLOCK:EX_BLOCK|reg1_no_out[3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; EX_BLOCK:EX_BLOCK|reg1_no_out[3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; EX_BLOCK:EX_BLOCK|reg1_no_out[4] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; EX_BLOCK:EX_BLOCK|reg1_no_out[4] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; EX_BLOCK:EX_BLOCK|reg2_no_out[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; EX_BLOCK:EX_BLOCK|reg2_no_out[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; EX_BLOCK:EX_BLOCK|reg2_no_out[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; EX_BLOCK:EX_BLOCK|reg2_no_out[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; EX_BLOCK:EX_BLOCK|reg2_no_out[2] ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+


+-------------------------------------------------------------------------------------+
; Setup Times                                                                         ;
+-------------------------+------------+-------+-------+------------+-----------------+
; Data Port               ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------------+------------+-------+-------+------------+-----------------+
; data_datacache_mem[*]   ; clk        ; 4.999 ; 4.999 ; Fall       ; clk             ;
;  data_datacache_mem[0]  ; clk        ; 4.586 ; 4.586 ; Fall       ; clk             ;
;  data_datacache_mem[1]  ; clk        ; 4.550 ; 4.550 ; Fall       ; clk             ;
;  data_datacache_mem[2]  ; clk        ; 4.418 ; 4.418 ; Fall       ; clk             ;
;  data_datacache_mem[3]  ; clk        ; 3.953 ; 3.953 ; Fall       ; clk             ;
;  data_datacache_mem[4]  ; clk        ; 4.288 ; 4.288 ; Fall       ; clk             ;
;  data_datacache_mem[5]  ; clk        ; 4.055 ; 4.055 ; Fall       ; clk             ;
;  data_datacache_mem[6]  ; clk        ; 4.293 ; 4.293 ; Fall       ; clk             ;
;  data_datacache_mem[7]  ; clk        ; 4.871 ; 4.871 ; Fall       ; clk             ;
;  data_datacache_mem[8]  ; clk        ; 4.311 ; 4.311 ; Fall       ; clk             ;
;  data_datacache_mem[9]  ; clk        ; 3.957 ; 3.957 ; Fall       ; clk             ;
;  data_datacache_mem[10] ; clk        ; 3.936 ; 3.936 ; Fall       ; clk             ;
;  data_datacache_mem[11] ; clk        ; 4.874 ; 4.874 ; Fall       ; clk             ;
;  data_datacache_mem[12] ; clk        ; 4.320 ; 4.320 ; Fall       ; clk             ;
;  data_datacache_mem[13] ; clk        ; 3.947 ; 3.947 ; Fall       ; clk             ;
;  data_datacache_mem[14] ; clk        ; 3.931 ; 3.931 ; Fall       ; clk             ;
;  data_datacache_mem[15] ; clk        ; 3.896 ; 3.896 ; Fall       ; clk             ;
;  data_datacache_mem[16] ; clk        ; 4.303 ; 4.303 ; Fall       ; clk             ;
;  data_datacache_mem[17] ; clk        ; 4.258 ; 4.258 ; Fall       ; clk             ;
;  data_datacache_mem[18] ; clk        ; 3.973 ; 3.973 ; Fall       ; clk             ;
;  data_datacache_mem[19] ; clk        ; 4.617 ; 4.617 ; Fall       ; clk             ;
;  data_datacache_mem[20] ; clk        ; 4.402 ; 4.402 ; Fall       ; clk             ;
;  data_datacache_mem[21] ; clk        ; 4.688 ; 4.688 ; Fall       ; clk             ;
;  data_datacache_mem[22] ; clk        ; 4.584 ; 4.584 ; Fall       ; clk             ;
;  data_datacache_mem[23] ; clk        ; 4.252 ; 4.252 ; Fall       ; clk             ;
;  data_datacache_mem[24] ; clk        ; 4.301 ; 4.301 ; Fall       ; clk             ;
;  data_datacache_mem[25] ; clk        ; 3.572 ; 3.572 ; Fall       ; clk             ;
;  data_datacache_mem[26] ; clk        ; 4.620 ; 4.620 ; Fall       ; clk             ;
;  data_datacache_mem[27] ; clk        ; 4.999 ; 4.999 ; Fall       ; clk             ;
;  data_datacache_mem[28] ; clk        ; 4.289 ; 4.289 ; Fall       ; clk             ;
;  data_datacache_mem[29] ; clk        ; 3.551 ; 3.551 ; Fall       ; clk             ;
;  data_datacache_mem[30] ; clk        ; 3.548 ; 3.548 ; Fall       ; clk             ;
;  data_datacache_mem[31] ; clk        ; 4.583 ; 4.583 ; Fall       ; clk             ;
; ir_in[*]                ; clk        ; 4.873 ; 4.873 ; Fall       ; clk             ;
;  ir_in[11]              ; clk        ; 3.885 ; 3.885 ; Fall       ; clk             ;
;  ir_in[12]              ; clk        ; 3.815 ; 3.815 ; Fall       ; clk             ;
;  ir_in[13]              ; clk        ; 3.705 ; 3.705 ; Fall       ; clk             ;
;  ir_in[14]              ; clk        ; 3.541 ; 3.541 ; Fall       ; clk             ;
;  ir_in[15]              ; clk        ; 3.184 ; 3.184 ; Fall       ; clk             ;
;  ir_in[16]              ; clk        ; 3.587 ; 3.587 ; Fall       ; clk             ;
;  ir_in[17]              ; clk        ; 3.537 ; 3.537 ; Fall       ; clk             ;
;  ir_in[18]              ; clk        ; 3.493 ; 3.493 ; Fall       ; clk             ;
;  ir_in[19]              ; clk        ; 3.126 ; 3.126 ; Fall       ; clk             ;
;  ir_in[20]              ; clk        ; 3.743 ; 3.743 ; Fall       ; clk             ;
;  ir_in[21]              ; clk        ; 3.569 ; 3.569 ; Fall       ; clk             ;
;  ir_in[22]              ; clk        ; 4.280 ; 4.280 ; Fall       ; clk             ;
;  ir_in[23]              ; clk        ; 4.307 ; 4.307 ; Fall       ; clk             ;
;  ir_in[24]              ; clk        ; 4.873 ; 4.873 ; Fall       ; clk             ;
;  ir_in[25]              ; clk        ; 4.447 ; 4.447 ; Fall       ; clk             ;
;  ir_in[26]              ; clk        ; 3.472 ; 3.472 ; Fall       ; clk             ;
;  ir_in[27]              ; clk        ; 3.559 ; 3.559 ; Fall       ; clk             ;
;  ir_in[28]              ; clk        ; 3.565 ; 3.565 ; Fall       ; clk             ;
;  ir_in[29]              ; clk        ; 3.519 ; 3.519 ; Fall       ; clk             ;
;  ir_in[30]              ; clk        ; 3.174 ; 3.174 ; Fall       ; clk             ;
;  ir_in[31]              ; clk        ; 3.163 ; 3.163 ; Fall       ; clk             ;
; reg1_data_reg_ex[*]     ; clk        ; 3.689 ; 3.689 ; Fall       ; clk             ;
;  reg1_data_reg_ex[0]    ; clk        ; 3.470 ; 3.470 ; Fall       ; clk             ;
;  reg1_data_reg_ex[1]    ; clk        ; 3.550 ; 3.550 ; Fall       ; clk             ;
;  reg1_data_reg_ex[2]    ; clk        ; 3.575 ; 3.575 ; Fall       ; clk             ;
;  reg1_data_reg_ex[3]    ; clk        ; 3.596 ; 3.596 ; Fall       ; clk             ;
;  reg1_data_reg_ex[4]    ; clk        ; 3.587 ; 3.587 ; Fall       ; clk             ;
;  reg1_data_reg_ex[5]    ; clk        ; 3.689 ; 3.689 ; Fall       ; clk             ;
;  reg1_data_reg_ex[6]    ; clk        ; 3.189 ; 3.189 ; Fall       ; clk             ;
;  reg1_data_reg_ex[7]    ; clk        ; 3.445 ; 3.445 ; Fall       ; clk             ;
;  reg1_data_reg_ex[8]    ; clk        ; 3.219 ; 3.219 ; Fall       ; clk             ;
;  reg1_data_reg_ex[9]    ; clk        ; 3.514 ; 3.514 ; Fall       ; clk             ;
;  reg1_data_reg_ex[10]   ; clk        ; 3.103 ; 3.103 ; Fall       ; clk             ;
;  reg1_data_reg_ex[11]   ; clk        ; 3.146 ; 3.146 ; Fall       ; clk             ;
;  reg1_data_reg_ex[12]   ; clk        ; 3.556 ; 3.556 ; Fall       ; clk             ;
;  reg1_data_reg_ex[13]   ; clk        ; 3.609 ; 3.609 ; Fall       ; clk             ;
;  reg1_data_reg_ex[14]   ; clk        ; 3.582 ; 3.582 ; Fall       ; clk             ;
;  reg1_data_reg_ex[15]   ; clk        ; 3.086 ; 3.086 ; Fall       ; clk             ;
;  reg1_data_reg_ex[16]   ; clk        ; 3.065 ; 3.065 ; Fall       ; clk             ;
;  reg1_data_reg_ex[17]   ; clk        ; 3.071 ; 3.071 ; Fall       ; clk             ;
;  reg1_data_reg_ex[18]   ; clk        ; 3.181 ; 3.181 ; Fall       ; clk             ;
;  reg1_data_reg_ex[19]   ; clk        ; 3.584 ; 3.584 ; Fall       ; clk             ;
;  reg1_data_reg_ex[20]   ; clk        ; 3.536 ; 3.536 ; Fall       ; clk             ;
;  reg1_data_reg_ex[21]   ; clk        ; 3.195 ; 3.195 ; Fall       ; clk             ;
;  reg1_data_reg_ex[22]   ; clk        ; 3.186 ; 3.186 ; Fall       ; clk             ;
;  reg1_data_reg_ex[23]   ; clk        ; 3.207 ; 3.207 ; Fall       ; clk             ;
;  reg1_data_reg_ex[24]   ; clk        ; 3.026 ; 3.026 ; Fall       ; clk             ;
;  reg1_data_reg_ex[25]   ; clk        ; 3.099 ; 3.099 ; Fall       ; clk             ;
;  reg1_data_reg_ex[26]   ; clk        ; 3.565 ; 3.565 ; Fall       ; clk             ;
;  reg1_data_reg_ex[27]   ; clk        ; 3.135 ; 3.135 ; Fall       ; clk             ;
;  reg1_data_reg_ex[28]   ; clk        ; 3.642 ; 3.642 ; Fall       ; clk             ;
;  reg1_data_reg_ex[29]   ; clk        ; 3.543 ; 3.543 ; Fall       ; clk             ;
;  reg1_data_reg_ex[30]   ; clk        ; 3.487 ; 3.487 ; Fall       ; clk             ;
;  reg1_data_reg_ex[31]   ; clk        ; 3.555 ; 3.555 ; Fall       ; clk             ;
+-------------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Hold Times                                                                            ;
+-------------------------+------------+--------+--------+------------+-----------------+
; Data Port               ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------------+------------+--------+--------+------------+-----------------+
; data_datacache_mem[*]   ; clk        ; -3.282 ; -3.282 ; Fall       ; clk             ;
;  data_datacache_mem[0]  ; clk        ; -4.320 ; -4.320 ; Fall       ; clk             ;
;  data_datacache_mem[1]  ; clk        ; -4.284 ; -4.284 ; Fall       ; clk             ;
;  data_datacache_mem[2]  ; clk        ; -4.152 ; -4.152 ; Fall       ; clk             ;
;  data_datacache_mem[3]  ; clk        ; -3.687 ; -3.687 ; Fall       ; clk             ;
;  data_datacache_mem[4]  ; clk        ; -4.022 ; -4.022 ; Fall       ; clk             ;
;  data_datacache_mem[5]  ; clk        ; -3.789 ; -3.789 ; Fall       ; clk             ;
;  data_datacache_mem[6]  ; clk        ; -4.027 ; -4.027 ; Fall       ; clk             ;
;  data_datacache_mem[7]  ; clk        ; -4.605 ; -4.605 ; Fall       ; clk             ;
;  data_datacache_mem[8]  ; clk        ; -4.045 ; -4.045 ; Fall       ; clk             ;
;  data_datacache_mem[9]  ; clk        ; -3.691 ; -3.691 ; Fall       ; clk             ;
;  data_datacache_mem[10] ; clk        ; -3.670 ; -3.670 ; Fall       ; clk             ;
;  data_datacache_mem[11] ; clk        ; -4.608 ; -4.608 ; Fall       ; clk             ;
;  data_datacache_mem[12] ; clk        ; -4.054 ; -4.054 ; Fall       ; clk             ;
;  data_datacache_mem[13] ; clk        ; -3.681 ; -3.681 ; Fall       ; clk             ;
;  data_datacache_mem[14] ; clk        ; -3.665 ; -3.665 ; Fall       ; clk             ;
;  data_datacache_mem[15] ; clk        ; -3.630 ; -3.630 ; Fall       ; clk             ;
;  data_datacache_mem[16] ; clk        ; -4.037 ; -4.037 ; Fall       ; clk             ;
;  data_datacache_mem[17] ; clk        ; -3.992 ; -3.992 ; Fall       ; clk             ;
;  data_datacache_mem[18] ; clk        ; -3.707 ; -3.707 ; Fall       ; clk             ;
;  data_datacache_mem[19] ; clk        ; -4.351 ; -4.351 ; Fall       ; clk             ;
;  data_datacache_mem[20] ; clk        ; -4.136 ; -4.136 ; Fall       ; clk             ;
;  data_datacache_mem[21] ; clk        ; -4.422 ; -4.422 ; Fall       ; clk             ;
;  data_datacache_mem[22] ; clk        ; -4.318 ; -4.318 ; Fall       ; clk             ;
;  data_datacache_mem[23] ; clk        ; -3.986 ; -3.986 ; Fall       ; clk             ;
;  data_datacache_mem[24] ; clk        ; -4.035 ; -4.035 ; Fall       ; clk             ;
;  data_datacache_mem[25] ; clk        ; -3.306 ; -3.306 ; Fall       ; clk             ;
;  data_datacache_mem[26] ; clk        ; -4.354 ; -4.354 ; Fall       ; clk             ;
;  data_datacache_mem[27] ; clk        ; -4.733 ; -4.733 ; Fall       ; clk             ;
;  data_datacache_mem[28] ; clk        ; -4.023 ; -4.023 ; Fall       ; clk             ;
;  data_datacache_mem[29] ; clk        ; -3.285 ; -3.285 ; Fall       ; clk             ;
;  data_datacache_mem[30] ; clk        ; -3.282 ; -3.282 ; Fall       ; clk             ;
;  data_datacache_mem[31] ; clk        ; -4.317 ; -4.317 ; Fall       ; clk             ;
; ir_in[*]                ; clk        ; -2.860 ; -2.860 ; Fall       ; clk             ;
;  ir_in[11]              ; clk        ; -3.619 ; -3.619 ; Fall       ; clk             ;
;  ir_in[12]              ; clk        ; -3.549 ; -3.549 ; Fall       ; clk             ;
;  ir_in[13]              ; clk        ; -3.439 ; -3.439 ; Fall       ; clk             ;
;  ir_in[14]              ; clk        ; -3.275 ; -3.275 ; Fall       ; clk             ;
;  ir_in[15]              ; clk        ; -2.918 ; -2.918 ; Fall       ; clk             ;
;  ir_in[16]              ; clk        ; -3.321 ; -3.321 ; Fall       ; clk             ;
;  ir_in[17]              ; clk        ; -3.271 ; -3.271 ; Fall       ; clk             ;
;  ir_in[18]              ; clk        ; -3.227 ; -3.227 ; Fall       ; clk             ;
;  ir_in[19]              ; clk        ; -2.860 ; -2.860 ; Fall       ; clk             ;
;  ir_in[20]              ; clk        ; -3.477 ; -3.477 ; Fall       ; clk             ;
;  ir_in[21]              ; clk        ; -3.303 ; -3.303 ; Fall       ; clk             ;
;  ir_in[22]              ; clk        ; -4.014 ; -4.014 ; Fall       ; clk             ;
;  ir_in[23]              ; clk        ; -4.041 ; -4.041 ; Fall       ; clk             ;
;  ir_in[24]              ; clk        ; -4.607 ; -4.607 ; Fall       ; clk             ;
;  ir_in[25]              ; clk        ; -4.181 ; -4.181 ; Fall       ; clk             ;
;  ir_in[26]              ; clk        ; -3.206 ; -3.206 ; Fall       ; clk             ;
;  ir_in[27]              ; clk        ; -3.293 ; -3.293 ; Fall       ; clk             ;
;  ir_in[28]              ; clk        ; -3.299 ; -3.299 ; Fall       ; clk             ;
;  ir_in[29]              ; clk        ; -3.253 ; -3.253 ; Fall       ; clk             ;
;  ir_in[30]              ; clk        ; -2.908 ; -2.908 ; Fall       ; clk             ;
;  ir_in[31]              ; clk        ; -2.897 ; -2.897 ; Fall       ; clk             ;
; reg1_data_reg_ex[*]     ; clk        ; -2.760 ; -2.760 ; Fall       ; clk             ;
;  reg1_data_reg_ex[0]    ; clk        ; -3.204 ; -3.204 ; Fall       ; clk             ;
;  reg1_data_reg_ex[1]    ; clk        ; -3.284 ; -3.284 ; Fall       ; clk             ;
;  reg1_data_reg_ex[2]    ; clk        ; -3.309 ; -3.309 ; Fall       ; clk             ;
;  reg1_data_reg_ex[3]    ; clk        ; -3.330 ; -3.330 ; Fall       ; clk             ;
;  reg1_data_reg_ex[4]    ; clk        ; -3.321 ; -3.321 ; Fall       ; clk             ;
;  reg1_data_reg_ex[5]    ; clk        ; -3.423 ; -3.423 ; Fall       ; clk             ;
;  reg1_data_reg_ex[6]    ; clk        ; -2.923 ; -2.923 ; Fall       ; clk             ;
;  reg1_data_reg_ex[7]    ; clk        ; -3.179 ; -3.179 ; Fall       ; clk             ;
;  reg1_data_reg_ex[8]    ; clk        ; -2.953 ; -2.953 ; Fall       ; clk             ;
;  reg1_data_reg_ex[9]    ; clk        ; -3.248 ; -3.248 ; Fall       ; clk             ;
;  reg1_data_reg_ex[10]   ; clk        ; -2.837 ; -2.837 ; Fall       ; clk             ;
;  reg1_data_reg_ex[11]   ; clk        ; -2.880 ; -2.880 ; Fall       ; clk             ;
;  reg1_data_reg_ex[12]   ; clk        ; -3.290 ; -3.290 ; Fall       ; clk             ;
;  reg1_data_reg_ex[13]   ; clk        ; -3.343 ; -3.343 ; Fall       ; clk             ;
;  reg1_data_reg_ex[14]   ; clk        ; -3.316 ; -3.316 ; Fall       ; clk             ;
;  reg1_data_reg_ex[15]   ; clk        ; -2.820 ; -2.820 ; Fall       ; clk             ;
;  reg1_data_reg_ex[16]   ; clk        ; -2.799 ; -2.799 ; Fall       ; clk             ;
;  reg1_data_reg_ex[17]   ; clk        ; -2.805 ; -2.805 ; Fall       ; clk             ;
;  reg1_data_reg_ex[18]   ; clk        ; -2.915 ; -2.915 ; Fall       ; clk             ;
;  reg1_data_reg_ex[19]   ; clk        ; -3.318 ; -3.318 ; Fall       ; clk             ;
;  reg1_data_reg_ex[20]   ; clk        ; -3.270 ; -3.270 ; Fall       ; clk             ;
;  reg1_data_reg_ex[21]   ; clk        ; -2.929 ; -2.929 ; Fall       ; clk             ;
;  reg1_data_reg_ex[22]   ; clk        ; -2.920 ; -2.920 ; Fall       ; clk             ;
;  reg1_data_reg_ex[23]   ; clk        ; -2.941 ; -2.941 ; Fall       ; clk             ;
;  reg1_data_reg_ex[24]   ; clk        ; -2.760 ; -2.760 ; Fall       ; clk             ;
;  reg1_data_reg_ex[25]   ; clk        ; -2.833 ; -2.833 ; Fall       ; clk             ;
;  reg1_data_reg_ex[26]   ; clk        ; -3.299 ; -3.299 ; Fall       ; clk             ;
;  reg1_data_reg_ex[27]   ; clk        ; -2.869 ; -2.869 ; Fall       ; clk             ;
;  reg1_data_reg_ex[28]   ; clk        ; -3.376 ; -3.376 ; Fall       ; clk             ;
;  reg1_data_reg_ex[29]   ; clk        ; -3.277 ; -3.277 ; Fall       ; clk             ;
;  reg1_data_reg_ex[30]   ; clk        ; -3.221 ; -3.221 ; Fall       ; clk             ;
;  reg1_data_reg_ex[31]   ; clk        ; -3.289 ; -3.289 ; Fall       ; clk             ;
+-------------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------+
; Clock to Output Times                                                                ;
+------------------------+------------+--------+--------+------------+-----------------+
; Data Port              ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------------+------------+--------+--------+------------+-----------------+
; Reg_wb_reg[*]          ; clk        ; 9.955  ; 9.955  ; Rise       ; clk             ;
;  Reg_wb_reg[0]         ; clk        ; 9.955  ; 9.955  ; Rise       ; clk             ;
;  Reg_wb_reg[1]         ; clk        ; 9.590  ; 9.590  ; Rise       ; clk             ;
;  Reg_wb_reg[2]         ; clk        ; 8.874  ; 8.874  ; Rise       ; clk             ;
;  Reg_wb_reg[3]         ; clk        ; 8.566  ; 8.566  ; Rise       ; clk             ;
;  Reg_wb_reg[4]         ; clk        ; 8.571  ; 8.571  ; Rise       ; clk             ;
; adr_mem_datacache[*]   ; clk        ; 7.858  ; 7.858  ; Rise       ; clk             ;
;  adr_mem_datacache[0]  ; clk        ; 7.777  ; 7.777  ; Rise       ; clk             ;
;  adr_mem_datacache[1]  ; clk        ; 7.813  ; 7.813  ; Rise       ; clk             ;
;  adr_mem_datacache[2]  ; clk        ; 7.760  ; 7.760  ; Rise       ; clk             ;
;  adr_mem_datacache[3]  ; clk        ; 7.798  ; 7.798  ; Rise       ; clk             ;
;  adr_mem_datacache[4]  ; clk        ; 7.795  ; 7.795  ; Rise       ; clk             ;
;  adr_mem_datacache[5]  ; clk        ; 7.821  ; 7.821  ; Rise       ; clk             ;
;  adr_mem_datacache[6]  ; clk        ; 7.303  ; 7.303  ; Rise       ; clk             ;
;  adr_mem_datacache[7]  ; clk        ; 7.858  ; 7.858  ; Rise       ; clk             ;
;  adr_mem_datacache[8]  ; clk        ; 7.284  ; 7.284  ; Rise       ; clk             ;
;  adr_mem_datacache[9]  ; clk        ; 7.782  ; 7.782  ; Rise       ; clk             ;
;  adr_mem_datacache[10] ; clk        ; 7.393  ; 7.393  ; Rise       ; clk             ;
;  adr_mem_datacache[11] ; clk        ; 7.306  ; 7.306  ; Rise       ; clk             ;
;  adr_mem_datacache[12] ; clk        ; 7.801  ; 7.801  ; Rise       ; clk             ;
;  adr_mem_datacache[13] ; clk        ; 7.799  ; 7.799  ; Rise       ; clk             ;
;  adr_mem_datacache[14] ; clk        ; 7.765  ; 7.765  ; Rise       ; clk             ;
;  adr_mem_datacache[15] ; clk        ; 7.430  ; 7.430  ; Rise       ; clk             ;
;  adr_mem_datacache[16] ; clk        ; 7.327  ; 7.327  ; Rise       ; clk             ;
;  adr_mem_datacache[17] ; clk        ; 7.351  ; 7.351  ; Rise       ; clk             ;
;  adr_mem_datacache[18] ; clk        ; 7.352  ; 7.352  ; Rise       ; clk             ;
;  adr_mem_datacache[19] ; clk        ; 7.822  ; 7.822  ; Rise       ; clk             ;
;  adr_mem_datacache[20] ; clk        ; 7.750  ; 7.750  ; Rise       ; clk             ;
;  adr_mem_datacache[21] ; clk        ; 7.318  ; 7.318  ; Rise       ; clk             ;
;  adr_mem_datacache[22] ; clk        ; 7.386  ; 7.386  ; Rise       ; clk             ;
;  adr_mem_datacache[23] ; clk        ; 7.345  ; 7.345  ; Rise       ; clk             ;
;  adr_mem_datacache[24] ; clk        ; 7.550  ; 7.550  ; Rise       ; clk             ;
;  adr_mem_datacache[25] ; clk        ; 7.354  ; 7.354  ; Rise       ; clk             ;
;  adr_mem_datacache[26] ; clk        ; 7.806  ; 7.806  ; Rise       ; clk             ;
;  adr_mem_datacache[27] ; clk        ; 7.317  ; 7.317  ; Rise       ; clk             ;
;  adr_mem_datacache[28] ; clk        ; 7.721  ; 7.721  ; Rise       ; clk             ;
;  adr_mem_datacache[29] ; clk        ; 7.812  ; 7.812  ; Rise       ; clk             ;
;  adr_mem_datacache[30] ; clk        ; 7.714  ; 7.714  ; Rise       ; clk             ;
;  adr_mem_datacache[31] ; clk        ; 7.783  ; 7.783  ; Rise       ; clk             ;
; adr_out[*]             ; clk        ; 8.585  ; 8.585  ; Rise       ; clk             ;
;  adr_out[0]            ; clk        ; 8.548  ; 8.548  ; Rise       ; clk             ;
;  adr_out[1]            ; clk        ; 8.149  ; 8.149  ; Rise       ; clk             ;
;  adr_out[2]            ; clk        ; 8.149  ; 8.149  ; Rise       ; clk             ;
;  adr_out[3]            ; clk        ; 8.148  ; 8.148  ; Rise       ; clk             ;
;  adr_out[4]            ; clk        ; 8.571  ; 8.571  ; Rise       ; clk             ;
;  adr_out[5]            ; clk        ; 7.858  ; 7.858  ; Rise       ; clk             ;
;  adr_out[6]            ; clk        ; 7.838  ; 7.838  ; Rise       ; clk             ;
;  adr_out[7]            ; clk        ; 7.827  ; 7.827  ; Rise       ; clk             ;
;  adr_out[8]            ; clk        ; 8.582  ; 8.582  ; Rise       ; clk             ;
;  adr_out[9]            ; clk        ; 7.842  ; 7.842  ; Rise       ; clk             ;
;  adr_out[10]           ; clk        ; 7.843  ; 7.843  ; Rise       ; clk             ;
;  adr_out[11]           ; clk        ; 7.796  ; 7.796  ; Rise       ; clk             ;
;  adr_out[12]           ; clk        ; 7.850  ; 7.850  ; Rise       ; clk             ;
;  adr_out[13]           ; clk        ; 8.211  ; 8.211  ; Rise       ; clk             ;
;  adr_out[14]           ; clk        ; 7.835  ; 7.835  ; Rise       ; clk             ;
;  adr_out[15]           ; clk        ; 7.828  ; 7.828  ; Rise       ; clk             ;
;  adr_out[16]           ; clk        ; 8.174  ; 8.174  ; Rise       ; clk             ;
;  adr_out[17]           ; clk        ; 8.220  ; 8.220  ; Rise       ; clk             ;
;  adr_out[18]           ; clk        ; 8.018  ; 8.018  ; Rise       ; clk             ;
;  adr_out[19]           ; clk        ; 8.445  ; 8.445  ; Rise       ; clk             ;
;  adr_out[20]           ; clk        ; 8.175  ; 8.175  ; Rise       ; clk             ;
;  adr_out[21]           ; clk        ; 8.222  ; 8.222  ; Rise       ; clk             ;
;  adr_out[22]           ; clk        ; 8.463  ; 8.463  ; Rise       ; clk             ;
;  adr_out[23]           ; clk        ; 8.438  ; 8.438  ; Rise       ; clk             ;
;  adr_out[24]           ; clk        ; 8.204  ; 8.204  ; Rise       ; clk             ;
;  adr_out[25]           ; clk        ; 8.585  ; 8.585  ; Rise       ; clk             ;
;  adr_out[26]           ; clk        ; 7.815  ; 7.815  ; Rise       ; clk             ;
;  adr_out[27]           ; clk        ; 8.207  ; 8.207  ; Rise       ; clk             ;
;  adr_out[28]           ; clk        ; 8.210  ; 8.210  ; Rise       ; clk             ;
;  adr_out[29]           ; clk        ; 8.094  ; 8.094  ; Rise       ; clk             ;
;  adr_out[30]           ; clk        ; 8.081  ; 8.081  ; Rise       ; clk             ;
;  adr_out[31]           ; clk        ; 8.206  ; 8.206  ; Rise       ; clk             ;
; data_wb_reg[*]         ; clk        ; 10.309 ; 10.309 ; Rise       ; clk             ;
;  data_wb_reg[0]        ; clk        ; 8.498  ; 8.498  ; Rise       ; clk             ;
;  data_wb_reg[1]        ; clk        ; 9.960  ; 9.960  ; Rise       ; clk             ;
;  data_wb_reg[2]        ; clk        ; 8.862  ; 8.862  ; Rise       ; clk             ;
;  data_wb_reg[3]        ; clk        ; 7.754  ; 7.754  ; Rise       ; clk             ;
;  data_wb_reg[4]        ; clk        ; 9.952  ; 9.952  ; Rise       ; clk             ;
;  data_wb_reg[5]        ; clk        ; 9.676  ; 9.676  ; Rise       ; clk             ;
;  data_wb_reg[6]        ; clk        ; 7.799  ; 7.799  ; Rise       ; clk             ;
;  data_wb_reg[7]        ; clk        ; 8.473  ; 8.473  ; Rise       ; clk             ;
;  data_wb_reg[8]        ; clk        ; 8.803  ; 8.803  ; Rise       ; clk             ;
;  data_wb_reg[9]        ; clk        ; 8.488  ; 8.488  ; Rise       ; clk             ;
;  data_wb_reg[10]       ; clk        ; 7.791  ; 7.791  ; Rise       ; clk             ;
;  data_wb_reg[11]       ; clk        ; 8.124  ; 8.124  ; Rise       ; clk             ;
;  data_wb_reg[12]       ; clk        ; 8.849  ; 8.849  ; Rise       ; clk             ;
;  data_wb_reg[13]       ; clk        ; 8.837  ; 8.837  ; Rise       ; clk             ;
;  data_wb_reg[14]       ; clk        ; 9.566  ; 9.566  ; Rise       ; clk             ;
;  data_wb_reg[15]       ; clk        ; 10.309 ; 10.309 ; Rise       ; clk             ;
;  data_wb_reg[16]       ; clk        ; 7.781  ; 7.781  ; Rise       ; clk             ;
;  data_wb_reg[17]       ; clk        ; 8.137  ; 8.137  ; Rise       ; clk             ;
;  data_wb_reg[18]       ; clk        ; 7.779  ; 7.779  ; Rise       ; clk             ;
;  data_wb_reg[19]       ; clk        ; 8.114  ; 8.114  ; Rise       ; clk             ;
;  data_wb_reg[20]       ; clk        ; 9.908  ; 9.908  ; Rise       ; clk             ;
;  data_wb_reg[21]       ; clk        ; 9.940  ; 9.940  ; Rise       ; clk             ;
;  data_wb_reg[22]       ; clk        ; 7.751  ; 7.751  ; Rise       ; clk             ;
;  data_wb_reg[23]       ; clk        ; 9.561  ; 9.561  ; Rise       ; clk             ;
;  data_wb_reg[24]       ; clk        ; 8.458  ; 8.458  ; Rise       ; clk             ;
;  data_wb_reg[25]       ; clk        ; 9.906  ; 9.906  ; Rise       ; clk             ;
;  data_wb_reg[26]       ; clk        ; 9.682  ; 9.682  ; Rise       ; clk             ;
;  data_wb_reg[27]       ; clk        ; 9.712  ; 9.712  ; Rise       ; clk             ;
;  data_wb_reg[28]       ; clk        ; 8.109  ; 8.109  ; Rise       ; clk             ;
;  data_wb_reg[29]       ; clk        ; 8.139  ; 8.139  ; Rise       ; clk             ;
;  data_wb_reg[30]       ; clk        ; 9.164  ; 9.164  ; Rise       ; clk             ;
;  data_wb_reg[31]       ; clk        ; 9.939  ; 9.939  ; Rise       ; clk             ;
; reg1_no_ex_reg[*]      ; clk        ; 7.800  ; 7.800  ; Rise       ; clk             ;
;  reg1_no_ex_reg[0]     ; clk        ; 7.709  ; 7.709  ; Rise       ; clk             ;
;  reg1_no_ex_reg[1]     ; clk        ; 7.421  ; 7.421  ; Rise       ; clk             ;
;  reg1_no_ex_reg[2]     ; clk        ; 7.458  ; 7.458  ; Rise       ; clk             ;
;  reg1_no_ex_reg[3]     ; clk        ; 7.773  ; 7.773  ; Rise       ; clk             ;
;  reg1_no_ex_reg[4]     ; clk        ; 7.800  ; 7.800  ; Rise       ; clk             ;
; reg2_no_ex_reg[*]      ; clk        ; 8.167  ; 8.167  ; Rise       ; clk             ;
;  reg2_no_ex_reg[0]     ; clk        ; 8.167  ; 8.167  ; Rise       ; clk             ;
;  reg2_no_ex_reg[1]     ; clk        ; 7.771  ; 7.771  ; Rise       ; clk             ;
;  reg2_no_ex_reg[2]     ; clk        ; 8.052  ; 8.052  ; Rise       ; clk             ;
;  reg2_no_ex_reg[3]     ; clk        ; 7.621  ; 7.621  ; Rise       ; clk             ;
;  reg2_no_ex_reg[4]     ; clk        ; 7.778  ; 7.778  ; Rise       ; clk             ;
+------------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                        ;
+------------------------+------------+--------+--------+------------+-----------------+
; Data Port              ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------------+------------+--------+--------+------------+-----------------+
; Reg_wb_reg[*]          ; clk        ; 8.566  ; 8.566  ; Rise       ; clk             ;
;  Reg_wb_reg[0]         ; clk        ; 9.955  ; 9.955  ; Rise       ; clk             ;
;  Reg_wb_reg[1]         ; clk        ; 9.590  ; 9.590  ; Rise       ; clk             ;
;  Reg_wb_reg[2]         ; clk        ; 8.874  ; 8.874  ; Rise       ; clk             ;
;  Reg_wb_reg[3]         ; clk        ; 8.566  ; 8.566  ; Rise       ; clk             ;
;  Reg_wb_reg[4]         ; clk        ; 8.571  ; 8.571  ; Rise       ; clk             ;
; adr_mem_datacache[*]   ; clk        ; 7.284  ; 7.284  ; Rise       ; clk             ;
;  adr_mem_datacache[0]  ; clk        ; 7.777  ; 7.777  ; Rise       ; clk             ;
;  adr_mem_datacache[1]  ; clk        ; 7.813  ; 7.813  ; Rise       ; clk             ;
;  adr_mem_datacache[2]  ; clk        ; 7.760  ; 7.760  ; Rise       ; clk             ;
;  adr_mem_datacache[3]  ; clk        ; 7.798  ; 7.798  ; Rise       ; clk             ;
;  adr_mem_datacache[4]  ; clk        ; 7.795  ; 7.795  ; Rise       ; clk             ;
;  adr_mem_datacache[5]  ; clk        ; 7.821  ; 7.821  ; Rise       ; clk             ;
;  adr_mem_datacache[6]  ; clk        ; 7.303  ; 7.303  ; Rise       ; clk             ;
;  adr_mem_datacache[7]  ; clk        ; 7.858  ; 7.858  ; Rise       ; clk             ;
;  adr_mem_datacache[8]  ; clk        ; 7.284  ; 7.284  ; Rise       ; clk             ;
;  adr_mem_datacache[9]  ; clk        ; 7.782  ; 7.782  ; Rise       ; clk             ;
;  adr_mem_datacache[10] ; clk        ; 7.393  ; 7.393  ; Rise       ; clk             ;
;  adr_mem_datacache[11] ; clk        ; 7.306  ; 7.306  ; Rise       ; clk             ;
;  adr_mem_datacache[12] ; clk        ; 7.801  ; 7.801  ; Rise       ; clk             ;
;  adr_mem_datacache[13] ; clk        ; 7.799  ; 7.799  ; Rise       ; clk             ;
;  adr_mem_datacache[14] ; clk        ; 7.765  ; 7.765  ; Rise       ; clk             ;
;  adr_mem_datacache[15] ; clk        ; 7.430  ; 7.430  ; Rise       ; clk             ;
;  adr_mem_datacache[16] ; clk        ; 7.327  ; 7.327  ; Rise       ; clk             ;
;  adr_mem_datacache[17] ; clk        ; 7.351  ; 7.351  ; Rise       ; clk             ;
;  adr_mem_datacache[18] ; clk        ; 7.352  ; 7.352  ; Rise       ; clk             ;
;  adr_mem_datacache[19] ; clk        ; 7.822  ; 7.822  ; Rise       ; clk             ;
;  adr_mem_datacache[20] ; clk        ; 7.750  ; 7.750  ; Rise       ; clk             ;
;  adr_mem_datacache[21] ; clk        ; 7.318  ; 7.318  ; Rise       ; clk             ;
;  adr_mem_datacache[22] ; clk        ; 7.386  ; 7.386  ; Rise       ; clk             ;
;  adr_mem_datacache[23] ; clk        ; 7.345  ; 7.345  ; Rise       ; clk             ;
;  adr_mem_datacache[24] ; clk        ; 7.550  ; 7.550  ; Rise       ; clk             ;
;  adr_mem_datacache[25] ; clk        ; 7.354  ; 7.354  ; Rise       ; clk             ;
;  adr_mem_datacache[26] ; clk        ; 7.806  ; 7.806  ; Rise       ; clk             ;
;  adr_mem_datacache[27] ; clk        ; 7.317  ; 7.317  ; Rise       ; clk             ;
;  adr_mem_datacache[28] ; clk        ; 7.721  ; 7.721  ; Rise       ; clk             ;
;  adr_mem_datacache[29] ; clk        ; 7.812  ; 7.812  ; Rise       ; clk             ;
;  adr_mem_datacache[30] ; clk        ; 7.714  ; 7.714  ; Rise       ; clk             ;
;  adr_mem_datacache[31] ; clk        ; 7.783  ; 7.783  ; Rise       ; clk             ;
; adr_out[*]             ; clk        ; 7.796  ; 7.796  ; Rise       ; clk             ;
;  adr_out[0]            ; clk        ; 8.548  ; 8.548  ; Rise       ; clk             ;
;  adr_out[1]            ; clk        ; 8.149  ; 8.149  ; Rise       ; clk             ;
;  adr_out[2]            ; clk        ; 8.149  ; 8.149  ; Rise       ; clk             ;
;  adr_out[3]            ; clk        ; 8.148  ; 8.148  ; Rise       ; clk             ;
;  adr_out[4]            ; clk        ; 8.571  ; 8.571  ; Rise       ; clk             ;
;  adr_out[5]            ; clk        ; 7.858  ; 7.858  ; Rise       ; clk             ;
;  adr_out[6]            ; clk        ; 7.838  ; 7.838  ; Rise       ; clk             ;
;  adr_out[7]            ; clk        ; 7.827  ; 7.827  ; Rise       ; clk             ;
;  adr_out[8]            ; clk        ; 8.582  ; 8.582  ; Rise       ; clk             ;
;  adr_out[9]            ; clk        ; 7.842  ; 7.842  ; Rise       ; clk             ;
;  adr_out[10]           ; clk        ; 7.843  ; 7.843  ; Rise       ; clk             ;
;  adr_out[11]           ; clk        ; 7.796  ; 7.796  ; Rise       ; clk             ;
;  adr_out[12]           ; clk        ; 7.850  ; 7.850  ; Rise       ; clk             ;
;  adr_out[13]           ; clk        ; 8.211  ; 8.211  ; Rise       ; clk             ;
;  adr_out[14]           ; clk        ; 7.835  ; 7.835  ; Rise       ; clk             ;
;  adr_out[15]           ; clk        ; 7.828  ; 7.828  ; Rise       ; clk             ;
;  adr_out[16]           ; clk        ; 8.174  ; 8.174  ; Rise       ; clk             ;
;  adr_out[17]           ; clk        ; 8.220  ; 8.220  ; Rise       ; clk             ;
;  adr_out[18]           ; clk        ; 8.018  ; 8.018  ; Rise       ; clk             ;
;  adr_out[19]           ; clk        ; 8.445  ; 8.445  ; Rise       ; clk             ;
;  adr_out[20]           ; clk        ; 8.175  ; 8.175  ; Rise       ; clk             ;
;  adr_out[21]           ; clk        ; 8.222  ; 8.222  ; Rise       ; clk             ;
;  adr_out[22]           ; clk        ; 8.463  ; 8.463  ; Rise       ; clk             ;
;  adr_out[23]           ; clk        ; 8.438  ; 8.438  ; Rise       ; clk             ;
;  adr_out[24]           ; clk        ; 8.204  ; 8.204  ; Rise       ; clk             ;
;  adr_out[25]           ; clk        ; 8.585  ; 8.585  ; Rise       ; clk             ;
;  adr_out[26]           ; clk        ; 7.815  ; 7.815  ; Rise       ; clk             ;
;  adr_out[27]           ; clk        ; 8.207  ; 8.207  ; Rise       ; clk             ;
;  adr_out[28]           ; clk        ; 8.210  ; 8.210  ; Rise       ; clk             ;
;  adr_out[29]           ; clk        ; 8.094  ; 8.094  ; Rise       ; clk             ;
;  adr_out[30]           ; clk        ; 8.081  ; 8.081  ; Rise       ; clk             ;
;  adr_out[31]           ; clk        ; 8.206  ; 8.206  ; Rise       ; clk             ;
; data_wb_reg[*]         ; clk        ; 7.751  ; 7.751  ; Rise       ; clk             ;
;  data_wb_reg[0]        ; clk        ; 8.498  ; 8.498  ; Rise       ; clk             ;
;  data_wb_reg[1]        ; clk        ; 9.960  ; 9.960  ; Rise       ; clk             ;
;  data_wb_reg[2]        ; clk        ; 8.862  ; 8.862  ; Rise       ; clk             ;
;  data_wb_reg[3]        ; clk        ; 7.754  ; 7.754  ; Rise       ; clk             ;
;  data_wb_reg[4]        ; clk        ; 9.952  ; 9.952  ; Rise       ; clk             ;
;  data_wb_reg[5]        ; clk        ; 9.676  ; 9.676  ; Rise       ; clk             ;
;  data_wb_reg[6]        ; clk        ; 7.799  ; 7.799  ; Rise       ; clk             ;
;  data_wb_reg[7]        ; clk        ; 8.473  ; 8.473  ; Rise       ; clk             ;
;  data_wb_reg[8]        ; clk        ; 8.803  ; 8.803  ; Rise       ; clk             ;
;  data_wb_reg[9]        ; clk        ; 8.488  ; 8.488  ; Rise       ; clk             ;
;  data_wb_reg[10]       ; clk        ; 7.791  ; 7.791  ; Rise       ; clk             ;
;  data_wb_reg[11]       ; clk        ; 8.124  ; 8.124  ; Rise       ; clk             ;
;  data_wb_reg[12]       ; clk        ; 8.849  ; 8.849  ; Rise       ; clk             ;
;  data_wb_reg[13]       ; clk        ; 8.837  ; 8.837  ; Rise       ; clk             ;
;  data_wb_reg[14]       ; clk        ; 9.566  ; 9.566  ; Rise       ; clk             ;
;  data_wb_reg[15]       ; clk        ; 10.309 ; 10.309 ; Rise       ; clk             ;
;  data_wb_reg[16]       ; clk        ; 7.781  ; 7.781  ; Rise       ; clk             ;
;  data_wb_reg[17]       ; clk        ; 8.137  ; 8.137  ; Rise       ; clk             ;
;  data_wb_reg[18]       ; clk        ; 7.779  ; 7.779  ; Rise       ; clk             ;
;  data_wb_reg[19]       ; clk        ; 8.114  ; 8.114  ; Rise       ; clk             ;
;  data_wb_reg[20]       ; clk        ; 9.908  ; 9.908  ; Rise       ; clk             ;
;  data_wb_reg[21]       ; clk        ; 9.940  ; 9.940  ; Rise       ; clk             ;
;  data_wb_reg[22]       ; clk        ; 7.751  ; 7.751  ; Rise       ; clk             ;
;  data_wb_reg[23]       ; clk        ; 9.561  ; 9.561  ; Rise       ; clk             ;
;  data_wb_reg[24]       ; clk        ; 8.458  ; 8.458  ; Rise       ; clk             ;
;  data_wb_reg[25]       ; clk        ; 9.906  ; 9.906  ; Rise       ; clk             ;
;  data_wb_reg[26]       ; clk        ; 9.682  ; 9.682  ; Rise       ; clk             ;
;  data_wb_reg[27]       ; clk        ; 9.712  ; 9.712  ; Rise       ; clk             ;
;  data_wb_reg[28]       ; clk        ; 8.109  ; 8.109  ; Rise       ; clk             ;
;  data_wb_reg[29]       ; clk        ; 8.139  ; 8.139  ; Rise       ; clk             ;
;  data_wb_reg[30]       ; clk        ; 9.164  ; 9.164  ; Rise       ; clk             ;
;  data_wb_reg[31]       ; clk        ; 9.939  ; 9.939  ; Rise       ; clk             ;
; reg1_no_ex_reg[*]      ; clk        ; 7.421  ; 7.421  ; Rise       ; clk             ;
;  reg1_no_ex_reg[0]     ; clk        ; 7.709  ; 7.709  ; Rise       ; clk             ;
;  reg1_no_ex_reg[1]     ; clk        ; 7.421  ; 7.421  ; Rise       ; clk             ;
;  reg1_no_ex_reg[2]     ; clk        ; 7.458  ; 7.458  ; Rise       ; clk             ;
;  reg1_no_ex_reg[3]     ; clk        ; 7.773  ; 7.773  ; Rise       ; clk             ;
;  reg1_no_ex_reg[4]     ; clk        ; 7.800  ; 7.800  ; Rise       ; clk             ;
; reg2_no_ex_reg[*]      ; clk        ; 7.621  ; 7.621  ; Rise       ; clk             ;
;  reg2_no_ex_reg[0]     ; clk        ; 8.167  ; 8.167  ; Rise       ; clk             ;
;  reg2_no_ex_reg[1]     ; clk        ; 7.771  ; 7.771  ; Rise       ; clk             ;
;  reg2_no_ex_reg[2]     ; clk        ; 8.052  ; 8.052  ; Rise       ; clk             ;
;  reg2_no_ex_reg[3]     ; clk        ; 7.621  ; 7.621  ; Rise       ; clk             ;
;  reg2_no_ex_reg[4]     ; clk        ; 7.778  ; 7.778  ; Rise       ; clk             ;
+------------------------+------------+--------+--------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -1.324 ; -49.702       ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.723 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.380 ; -317.380              ;
+-------+--------+-----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                 ;
+--------+--------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -1.324 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc_next[31] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.852      ;
; -1.290 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc_next[30] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.818      ;
; -1.256 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc_next[29] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.784      ;
; -1.251 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|pc_next[31] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.780      ;
; -1.240 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc_next[31] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.768      ;
; -1.222 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc_next[28] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.750      ;
; -1.220 ; IF_BLOCK:IF_BLOCK|pc[4]  ; IF_BLOCK:IF_BLOCK|pc_next[31] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.749      ;
; -1.217 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|pc_next[30] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.746      ;
; -1.206 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc_next[30] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.734      ;
; -1.202 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|pc_next[31] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.730      ;
; -1.188 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc_next[27] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.716      ;
; -1.186 ; IF_BLOCK:IF_BLOCK|pc[4]  ; IF_BLOCK:IF_BLOCK|pc_next[30] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.715      ;
; -1.183 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|pc_next[29] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.712      ;
; -1.179 ; IF_BLOCK:IF_BLOCK|pc[5]  ; IF_BLOCK:IF_BLOCK|pc_next[31] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.707      ;
; -1.172 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc_next[29] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.700      ;
; -1.168 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|pc_next[30] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.696      ;
; -1.154 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc_next[26] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.682      ;
; -1.152 ; IF_BLOCK:IF_BLOCK|pc[4]  ; IF_BLOCK:IF_BLOCK|pc_next[29] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.681      ;
; -1.151 ; IF_BLOCK:IF_BLOCK|pc[6]  ; IF_BLOCK:IF_BLOCK|pc_next[31] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.679      ;
; -1.149 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|pc_next[28] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.678      ;
; -1.145 ; IF_BLOCK:IF_BLOCK|pc[5]  ; IF_BLOCK:IF_BLOCK|pc_next[30] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.673      ;
; -1.138 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc_next[28] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.666      ;
; -1.134 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|pc_next[29] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.662      ;
; -1.120 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc_next[25] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.648      ;
; -1.118 ; IF_BLOCK:IF_BLOCK|pc[4]  ; IF_BLOCK:IF_BLOCK|pc_next[28] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.647      ;
; -1.117 ; IF_BLOCK:IF_BLOCK|pc[6]  ; IF_BLOCK:IF_BLOCK|pc_next[30] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.645      ;
; -1.115 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|pc_next[27] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.644      ;
; -1.111 ; IF_BLOCK:IF_BLOCK|pc[5]  ; IF_BLOCK:IF_BLOCK|pc_next[29] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.639      ;
; -1.104 ; IF_BLOCK:IF_BLOCK|pc[7]  ; IF_BLOCK:IF_BLOCK|pc_next[31] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.632      ;
; -1.104 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc_next[27] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.632      ;
; -1.100 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|pc_next[28] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.628      ;
; -1.086 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc_next[24] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.614      ;
; -1.084 ; IF_BLOCK:IF_BLOCK|pc[4]  ; IF_BLOCK:IF_BLOCK|pc_next[27] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.613      ;
; -1.083 ; IF_BLOCK:IF_BLOCK|pc[6]  ; IF_BLOCK:IF_BLOCK|pc_next[29] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.611      ;
; -1.081 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|pc_next[26] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.610      ;
; -1.077 ; IF_BLOCK:IF_BLOCK|pc[5]  ; IF_BLOCK:IF_BLOCK|pc_next[28] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.605      ;
; -1.070 ; IF_BLOCK:IF_BLOCK|pc[7]  ; IF_BLOCK:IF_BLOCK|pc_next[30] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.598      ;
; -1.070 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc_next[26] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.598      ;
; -1.066 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|pc_next[27] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.594      ;
; -1.050 ; IF_BLOCK:IF_BLOCK|pc[4]  ; IF_BLOCK:IF_BLOCK|pc_next[26] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.579      ;
; -1.049 ; IF_BLOCK:IF_BLOCK|pc[6]  ; IF_BLOCK:IF_BLOCK|pc_next[28] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.577      ;
; -1.047 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|pc_next[25] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.576      ;
; -1.043 ; IF_BLOCK:IF_BLOCK|pc[5]  ; IF_BLOCK:IF_BLOCK|pc_next[27] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.571      ;
; -1.036 ; IF_BLOCK:IF_BLOCK|pc[7]  ; IF_BLOCK:IF_BLOCK|pc_next[29] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.564      ;
; -1.036 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc_next[25] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.564      ;
; -1.032 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|pc_next[26] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.560      ;
; -1.021 ; IF_BLOCK:IF_BLOCK|pc[8]  ; IF_BLOCK:IF_BLOCK|pc_next[31] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.550      ;
; -1.016 ; IF_BLOCK:IF_BLOCK|pc[4]  ; IF_BLOCK:IF_BLOCK|pc_next[25] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.545      ;
; -1.015 ; IF_BLOCK:IF_BLOCK|pc[6]  ; IF_BLOCK:IF_BLOCK|pc_next[27] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.543      ;
; -1.013 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|pc_next[24] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.542      ;
; -1.009 ; IF_BLOCK:IF_BLOCK|pc[5]  ; IF_BLOCK:IF_BLOCK|pc_next[26] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.537      ;
; -1.002 ; IF_BLOCK:IF_BLOCK|pc[7]  ; IF_BLOCK:IF_BLOCK|pc_next[28] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.530      ;
; -1.002 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc_next[24] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.530      ;
; -0.998 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|pc_next[25] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.526      ;
; -0.995 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc_next[23] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.523      ;
; -0.991 ; IF_BLOCK:IF_BLOCK|pc[9]  ; IF_BLOCK:IF_BLOCK|pc_next[31] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.520      ;
; -0.987 ; IF_BLOCK:IF_BLOCK|pc[8]  ; IF_BLOCK:IF_BLOCK|pc_next[30] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.516      ;
; -0.982 ; IF_BLOCK:IF_BLOCK|pc[4]  ; IF_BLOCK:IF_BLOCK|pc_next[24] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.511      ;
; -0.981 ; IF_BLOCK:IF_BLOCK|pc[6]  ; IF_BLOCK:IF_BLOCK|pc_next[26] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.509      ;
; -0.975 ; IF_BLOCK:IF_BLOCK|pc[5]  ; IF_BLOCK:IF_BLOCK|pc_next[25] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.503      ;
; -0.968 ; IF_BLOCK:IF_BLOCK|pc[7]  ; IF_BLOCK:IF_BLOCK|pc_next[27] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.496      ;
; -0.964 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|pc_next[24] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.492      ;
; -0.961 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc_next[22] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.489      ;
; -0.957 ; IF_BLOCK:IF_BLOCK|pc[10] ; IF_BLOCK:IF_BLOCK|pc_next[31] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.486      ;
; -0.957 ; IF_BLOCK:IF_BLOCK|pc[9]  ; IF_BLOCK:IF_BLOCK|pc_next[30] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.486      ;
; -0.953 ; IF_BLOCK:IF_BLOCK|pc[8]  ; IF_BLOCK:IF_BLOCK|pc_next[29] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.482      ;
; -0.947 ; IF_BLOCK:IF_BLOCK|pc[6]  ; IF_BLOCK:IF_BLOCK|pc_next[25] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.475      ;
; -0.941 ; IF_BLOCK:IF_BLOCK|pc[5]  ; IF_BLOCK:IF_BLOCK|pc_next[24] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.469      ;
; -0.934 ; IF_BLOCK:IF_BLOCK|pc[7]  ; IF_BLOCK:IF_BLOCK|pc_next[26] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.462      ;
; -0.929 ; IF_BLOCK:IF_BLOCK|pc[11] ; IF_BLOCK:IF_BLOCK|pc_next[31] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.458      ;
; -0.927 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc_next[21] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.455      ;
; -0.923 ; IF_BLOCK:IF_BLOCK|pc[10] ; IF_BLOCK:IF_BLOCK|pc_next[30] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.452      ;
; -0.923 ; IF_BLOCK:IF_BLOCK|pc[9]  ; IF_BLOCK:IF_BLOCK|pc_next[29] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.452      ;
; -0.922 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|pc_next[23] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.451      ;
; -0.919 ; IF_BLOCK:IF_BLOCK|pc[8]  ; IF_BLOCK:IF_BLOCK|pc_next[28] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.448      ;
; -0.913 ; IF_BLOCK:IF_BLOCK|pc[6]  ; IF_BLOCK:IF_BLOCK|pc_next[24] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.441      ;
; -0.911 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc_next[23] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.439      ;
; -0.900 ; IF_BLOCK:IF_BLOCK|pc[7]  ; IF_BLOCK:IF_BLOCK|pc_next[25] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.428      ;
; -0.895 ; IF_BLOCK:IF_BLOCK|pc[11] ; IF_BLOCK:IF_BLOCK|pc_next[30] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.424      ;
; -0.893 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc_next[20] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.421      ;
; -0.891 ; IF_BLOCK:IF_BLOCK|pc[4]  ; IF_BLOCK:IF_BLOCK|pc_next[23] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.420      ;
; -0.890 ; IF_BLOCK:IF_BLOCK|pc[12] ; IF_BLOCK:IF_BLOCK|pc_next[31] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.418      ;
; -0.889 ; IF_BLOCK:IF_BLOCK|pc[10] ; IF_BLOCK:IF_BLOCK|pc_next[29] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.418      ;
; -0.889 ; IF_BLOCK:IF_BLOCK|pc[9]  ; IF_BLOCK:IF_BLOCK|pc_next[28] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.418      ;
; -0.888 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|pc_next[22] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.417      ;
; -0.885 ; IF_BLOCK:IF_BLOCK|pc[8]  ; IF_BLOCK:IF_BLOCK|pc_next[27] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.414      ;
; -0.877 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc_next[22] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.405      ;
; -0.873 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|pc_next[23] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.401      ;
; -0.866 ; IF_BLOCK:IF_BLOCK|pc[7]  ; IF_BLOCK:IF_BLOCK|pc_next[24] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.394      ;
; -0.861 ; IF_BLOCK:IF_BLOCK|pc[11] ; IF_BLOCK:IF_BLOCK|pc_next[29] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.390      ;
; -0.859 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc_next[19] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.387      ;
; -0.857 ; IF_BLOCK:IF_BLOCK|pc[4]  ; IF_BLOCK:IF_BLOCK|pc_next[22] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.386      ;
; -0.856 ; IF_BLOCK:IF_BLOCK|pc[12] ; IF_BLOCK:IF_BLOCK|pc_next[30] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.384      ;
; -0.855 ; IF_BLOCK:IF_BLOCK|pc[10] ; IF_BLOCK:IF_BLOCK|pc_next[28] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.384      ;
; -0.855 ; IF_BLOCK:IF_BLOCK|pc[9]  ; IF_BLOCK:IF_BLOCK|pc_next[27] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.384      ;
; -0.854 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|pc_next[21] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.383      ;
; -0.853 ; IF_BLOCK:IF_BLOCK|pc[13] ; IF_BLOCK:IF_BLOCK|pc_next[31] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.382      ;
; -0.851 ; IF_BLOCK:IF_BLOCK|pc[8]  ; IF_BLOCK:IF_BLOCK|pc_next[26] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.380      ;
; -0.850 ; IF_BLOCK:IF_BLOCK|pc[5]  ; IF_BLOCK:IF_BLOCK|pc_next[23] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.378      ;
; -0.843 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc_next[21] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.371      ;
+--------+--------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                              ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.723 ; IF_BLOCK:IF_BLOCK|ir_out[21]      ; ID_BLOCK:ID_BLOCK|ir[21]          ; clk          ; clk         ; -0.500       ; 0.000      ; 0.371      ;
; 0.724 ; IF_BLOCK:IF_BLOCK|ir_out[11]      ; ID_BLOCK:ID_BLOCK|ir[11]          ; clk          ; clk         ; -0.500       ; 0.000      ; 0.372      ;
; 0.724 ; EX_BLOCK:EX_BLOCK|ALU_out[0]      ; MEM_BLOCK:MEM_BLOCK|adr_out[0]    ; clk          ; clk         ; -0.500       ; 0.000      ; 0.372      ;
; 0.724 ; EX_BLOCK:EX_BLOCK|ALU_out[1]      ; MEM_BLOCK:MEM_BLOCK|adr_out[1]    ; clk          ; clk         ; -0.500       ; 0.000      ; 0.372      ;
; 0.724 ; EX_BLOCK:EX_BLOCK|ALU_out[2]      ; MEM_BLOCK:MEM_BLOCK|adr_out[2]    ; clk          ; clk         ; -0.500       ; 0.000      ; 0.372      ;
; 0.724 ; EX_BLOCK:EX_BLOCK|ALU_out[3]      ; MEM_BLOCK:MEM_BLOCK|adr_out[3]    ; clk          ; clk         ; -0.500       ; 0.000      ; 0.372      ;
; 0.724 ; EX_BLOCK:EX_BLOCK|ALU_out[4]      ; MEM_BLOCK:MEM_BLOCK|adr_out[4]    ; clk          ; clk         ; -0.500       ; 0.000      ; 0.372      ;
; 0.724 ; EX_BLOCK:EX_BLOCK|ALU_out[6]      ; MEM_BLOCK:MEM_BLOCK|adr_out[6]    ; clk          ; clk         ; -0.500       ; 0.000      ; 0.372      ;
; 0.724 ; EX_BLOCK:EX_BLOCK|ALU_out[7]      ; MEM_BLOCK:MEM_BLOCK|adr_out[7]    ; clk          ; clk         ; -0.500       ; 0.000      ; 0.372      ;
; 0.724 ; EX_BLOCK:EX_BLOCK|ALU_out[8]      ; MEM_BLOCK:MEM_BLOCK|adr_out[8]    ; clk          ; clk         ; -0.500       ; 0.000      ; 0.372      ;
; 0.724 ; EX_BLOCK:EX_BLOCK|ALU_out[9]      ; MEM_BLOCK:MEM_BLOCK|adr_out[9]    ; clk          ; clk         ; -0.500       ; 0.000      ; 0.372      ;
; 0.724 ; EX_BLOCK:EX_BLOCK|ALU_out[11]     ; MEM_BLOCK:MEM_BLOCK|adr_out[11]   ; clk          ; clk         ; -0.500       ; 0.000      ; 0.372      ;
; 0.724 ; EX_BLOCK:EX_BLOCK|ALU_out[12]     ; MEM_BLOCK:MEM_BLOCK|adr_out[12]   ; clk          ; clk         ; -0.500       ; 0.000      ; 0.372      ;
; 0.724 ; EX_BLOCK:EX_BLOCK|ALU_out[13]     ; MEM_BLOCK:MEM_BLOCK|adr_out[13]   ; clk          ; clk         ; -0.500       ; 0.000      ; 0.372      ;
; 0.724 ; EX_BLOCK:EX_BLOCK|ALU_out[14]     ; MEM_BLOCK:MEM_BLOCK|adr_out[14]   ; clk          ; clk         ; -0.500       ; 0.000      ; 0.372      ;
; 0.724 ; EX_BLOCK:EX_BLOCK|ALU_out[16]     ; MEM_BLOCK:MEM_BLOCK|adr_out[16]   ; clk          ; clk         ; -0.500       ; 0.000      ; 0.372      ;
; 0.724 ; EX_BLOCK:EX_BLOCK|ALU_out[17]     ; MEM_BLOCK:MEM_BLOCK|adr_out[17]   ; clk          ; clk         ; -0.500       ; 0.000      ; 0.372      ;
; 0.724 ; EX_BLOCK:EX_BLOCK|ALU_out[18]     ; MEM_BLOCK:MEM_BLOCK|adr_out[18]   ; clk          ; clk         ; -0.500       ; 0.000      ; 0.372      ;
; 0.724 ; EX_BLOCK:EX_BLOCK|ALU_out[19]     ; MEM_BLOCK:MEM_BLOCK|adr_out[19]   ; clk          ; clk         ; -0.500       ; 0.000      ; 0.372      ;
; 0.724 ; EX_BLOCK:EX_BLOCK|ALU_out[20]     ; MEM_BLOCK:MEM_BLOCK|adr_out[20]   ; clk          ; clk         ; -0.500       ; 0.000      ; 0.372      ;
; 0.724 ; EX_BLOCK:EX_BLOCK|ALU_out[21]     ; MEM_BLOCK:MEM_BLOCK|adr_out[21]   ; clk          ; clk         ; -0.500       ; 0.000      ; 0.372      ;
; 0.724 ; EX_BLOCK:EX_BLOCK|ALU_out[22]     ; MEM_BLOCK:MEM_BLOCK|adr_out[22]   ; clk          ; clk         ; -0.500       ; 0.000      ; 0.372      ;
; 0.724 ; EX_BLOCK:EX_BLOCK|ALU_out[23]     ; MEM_BLOCK:MEM_BLOCK|adr_out[23]   ; clk          ; clk         ; -0.500       ; 0.000      ; 0.372      ;
; 0.724 ; EX_BLOCK:EX_BLOCK|ALU_out[24]     ; MEM_BLOCK:MEM_BLOCK|adr_out[24]   ; clk          ; clk         ; -0.500       ; 0.000      ; 0.372      ;
; 0.724 ; EX_BLOCK:EX_BLOCK|ALU_out[25]     ; MEM_BLOCK:MEM_BLOCK|adr_out[25]   ; clk          ; clk         ; -0.500       ; 0.000      ; 0.372      ;
; 0.724 ; EX_BLOCK:EX_BLOCK|ALU_out[26]     ; MEM_BLOCK:MEM_BLOCK|adr_out[26]   ; clk          ; clk         ; -0.500       ; 0.000      ; 0.372      ;
; 0.724 ; EX_BLOCK:EX_BLOCK|ALU_out[27]     ; MEM_BLOCK:MEM_BLOCK|adr_out[27]   ; clk          ; clk         ; -0.500       ; 0.000      ; 0.372      ;
; 0.724 ; EX_BLOCK:EX_BLOCK|ALU_out[29]     ; MEM_BLOCK:MEM_BLOCK|adr_out[29]   ; clk          ; clk         ; -0.500       ; 0.000      ; 0.372      ;
; 0.724 ; EX_BLOCK:EX_BLOCK|ALU_out[30]     ; MEM_BLOCK:MEM_BLOCK|adr_out[30]   ; clk          ; clk         ; -0.500       ; 0.000      ; 0.372      ;
; 0.724 ; EX_BLOCK:EX_BLOCK|ALU_out[31]     ; MEM_BLOCK:MEM_BLOCK|adr_out[31]   ; clk          ; clk         ; -0.500       ; 0.000      ; 0.372      ;
; 0.724 ; ID_BLOCK:ID_BLOCK|Rd_out[1]~reg0  ; EX_BLOCK:EX_BLOCK|Rd_pom[1]       ; clk          ; clk         ; -0.500       ; 0.000      ; 0.372      ;
; 0.724 ; MEM_BLOCK:MEM_BLOCK|ALU_out[27]   ; WB_BLOCK:WB_BLOCK|data_out[27]    ; clk          ; clk         ; -0.500       ; 0.000      ; 0.372      ;
; 0.725 ; IF_BLOCK:IF_BLOCK|pc_next[2]      ; IF_BLOCK:IF_BLOCK|adr_out[2]      ; clk          ; clk         ; -0.500       ; 0.000      ; 0.373      ;
; 0.725 ; ID_BLOCK:ID_BLOCK|Rs1_out[3]~reg0 ; EX_BLOCK:EX_BLOCK|reg1_no_out[3]  ; clk          ; clk         ; -0.500       ; 0.000      ; 0.373      ;
; 0.725 ; EX_BLOCK:EX_BLOCK|ALU_out[5]      ; MEM_BLOCK:MEM_BLOCK|adr_out[5]    ; clk          ; clk         ; -0.500       ; 0.000      ; 0.373      ;
; 0.725 ; EX_BLOCK:EX_BLOCK|ALU_out[10]     ; MEM_BLOCK:MEM_BLOCK|adr_out[10]   ; clk          ; clk         ; -0.500       ; 0.000      ; 0.373      ;
; 0.725 ; EX_BLOCK:EX_BLOCK|ALU_out[15]     ; MEM_BLOCK:MEM_BLOCK|adr_out[15]   ; clk          ; clk         ; -0.500       ; 0.000      ; 0.373      ;
; 0.725 ; EX_BLOCK:EX_BLOCK|ALU_out[28]     ; MEM_BLOCK:MEM_BLOCK|adr_out[28]   ; clk          ; clk         ; -0.500       ; 0.000      ; 0.373      ;
; 0.725 ; IF_BLOCK:IF_BLOCK|ir_out[24]      ; ID_BLOCK:ID_BLOCK|ir[24]          ; clk          ; clk         ; -0.500       ; 0.000      ; 0.373      ;
; 0.725 ; EX_BLOCK:EX_BLOCK|Reg_out[3]      ; MEM_BLOCK:MEM_BLOCK|Reg_pom[3]    ; clk          ; clk         ; -0.500       ; 0.000      ; 0.373      ;
; 0.725 ; EX_BLOCK:EX_BLOCK|Rd_pom[0]       ; EX_BLOCK:EX_BLOCK|Reg_out[0]      ; clk          ; clk         ; -0.500       ; 0.000      ; 0.373      ;
; 0.726 ; IF_BLOCK:IF_BLOCK|ir_out[19]      ; ID_BLOCK:ID_BLOCK|ir[19]          ; clk          ; clk         ; -0.500       ; 0.000      ; 0.374      ;
; 0.726 ; IF_BLOCK:IF_BLOCK|ir_out[22]      ; ID_BLOCK:ID_BLOCK|ir[22]          ; clk          ; clk         ; -0.500       ; 0.000      ; 0.374      ;
; 0.726 ; ID_BLOCK:ID_BLOCK|Rd_out[3]~reg0  ; EX_BLOCK:EX_BLOCK|Rd_pom[3]       ; clk          ; clk         ; -0.500       ; 0.000      ; 0.374      ;
; 0.726 ; IF_BLOCK:IF_BLOCK|ir_out[25]      ; ID_BLOCK:ID_BLOCK|ir[25]          ; clk          ; clk         ; -0.500       ; 0.000      ; 0.374      ;
; 0.726 ; EX_BLOCK:EX_BLOCK|Rd_pom[2]       ; EX_BLOCK:EX_BLOCK|Reg_out[2]      ; clk          ; clk         ; -0.500       ; 0.000      ; 0.374      ;
; 0.726 ; EX_BLOCK:EX_BLOCK|Rd_pom[1]       ; EX_BLOCK:EX_BLOCK|Reg_out[1]      ; clk          ; clk         ; -0.500       ; 0.000      ; 0.374      ;
; 0.726 ; ID_BLOCK:ID_BLOCK|ir[24]          ; ID_BLOCK:ID_BLOCK|Rd_out[3]~reg0  ; clk          ; clk         ; -0.500       ; 0.000      ; 0.374      ;
; 0.726 ; ID_BLOCK:ID_BLOCK|ir[25]          ; ID_BLOCK:ID_BLOCK|Rd_out[4]~reg0  ; clk          ; clk         ; -0.500       ; 0.000      ; 0.374      ;
; 0.727 ; EX_BLOCK:EX_BLOCK|Reg_out[2]      ; MEM_BLOCK:MEM_BLOCK|Reg_pom[2]    ; clk          ; clk         ; -0.500       ; 0.000      ; 0.375      ;
; 0.727 ; EX_BLOCK:EX_BLOCK|Reg_out[4]      ; MEM_BLOCK:MEM_BLOCK|Reg_pom[4]    ; clk          ; clk         ; -0.500       ; 0.000      ; 0.375      ;
; 0.727 ; ID_BLOCK:ID_BLOCK|ir[22]          ; ID_BLOCK:ID_BLOCK|Rd_out[1]~reg0  ; clk          ; clk         ; -0.500       ; 0.000      ; 0.375      ;
; 0.727 ; EX_BLOCK:EX_BLOCK|Rd_pom[3]       ; EX_BLOCK:EX_BLOCK|Reg_out[3]      ; clk          ; clk         ; -0.500       ; 0.000      ; 0.375      ;
; 0.728 ; IF_BLOCK:IF_BLOCK|ir_out[17]      ; ID_BLOCK:ID_BLOCK|ir[17]          ; clk          ; clk         ; -0.500       ; 0.000      ; 0.376      ;
; 0.728 ; ID_BLOCK:ID_BLOCK|Rs1_out[1]~reg0 ; EX_BLOCK:EX_BLOCK|reg1_no_out[1]  ; clk          ; clk         ; -0.500       ; 0.000      ; 0.376      ;
; 0.728 ; ID_BLOCK:ID_BLOCK|Rs1_out[2]~reg0 ; EX_BLOCK:EX_BLOCK|reg1_no_out[2]  ; clk          ; clk         ; -0.500       ; 0.000      ; 0.376      ;
; 0.728 ; ID_BLOCK:ID_BLOCK|Rd_out[0]~reg0  ; EX_BLOCK:EX_BLOCK|Rd_pom[0]       ; clk          ; clk         ; -0.500       ; 0.000      ; 0.376      ;
; 0.728 ; ID_BLOCK:ID_BLOCK|ir[23]          ; ID_BLOCK:ID_BLOCK|Rd_out[2]~reg0  ; clk          ; clk         ; -0.500       ; 0.000      ; 0.376      ;
; 0.730 ; ID_BLOCK:ID_BLOCK|Rs1_out[0]~reg0 ; EX_BLOCK:EX_BLOCK|reg1_no_out[0]  ; clk          ; clk         ; -0.500       ; 0.000      ; 0.378      ;
; 0.730 ; ID_BLOCK:ID_BLOCK|Rd_out[2]~reg0  ; EX_BLOCK:EX_BLOCK|Rd_pom[2]       ; clk          ; clk         ; -0.500       ; 0.000      ; 0.378      ;
; 0.731 ; MEM_BLOCK:MEM_BLOCK|Reg_out[3]    ; WB_BLOCK:WB_BLOCK|Reg_out[3]      ; clk          ; clk         ; -0.500       ; 0.000      ; 0.379      ;
; 0.731 ; ID_BLOCK:ID_BLOCK|ir[17]          ; ID_BLOCK:ID_BLOCK|Rs1_out[1]~reg0 ; clk          ; clk         ; -0.500       ; 0.000      ; 0.379      ;
; 0.733 ; ID_BLOCK:ID_BLOCK|ir[19]          ; ID_BLOCK:ID_BLOCK|Rs1_out[3]~reg0 ; clk          ; clk         ; -0.500       ; 0.000      ; 0.381      ;
; 0.774 ; ID_BLOCK:ID_BLOCK|ir[15]          ; ID_BLOCK:ID_BLOCK|Rs2_out[4]~reg0 ; clk          ; clk         ; -0.500       ; 0.000      ; 0.422      ;
; 0.792 ; IF_BLOCK:IF_BLOCK|pc_next[0]      ; IF_BLOCK:IF_BLOCK|pc[0]           ; clk          ; clk         ; -0.500       ; 0.001      ; 0.441      ;
; 0.793 ; MEM_BLOCK:MEM_BLOCK|ALU_out[26]   ; WB_BLOCK:WB_BLOCK|data_out[26]    ; clk          ; clk         ; -0.500       ; 0.001      ; 0.442      ;
; 0.796 ; MEM_BLOCK:MEM_BLOCK|ALU_out[9]    ; WB_BLOCK:WB_BLOCK|data_out[9]     ; clk          ; clk         ; -0.500       ; 0.001      ; 0.445      ;
; 0.797 ; EX_BLOCK:EX_BLOCK|Reg_out[0]      ; MEM_BLOCK:MEM_BLOCK|Reg_pom[0]    ; clk          ; clk         ; -0.500       ; 0.002      ; 0.447      ;
; 0.799 ; ID_BLOCK:ID_BLOCK|Rs2_out[2]~reg0 ; EX_BLOCK:EX_BLOCK|reg2_no_out[2]  ; clk          ; clk         ; -0.500       ; 0.000      ; 0.447      ;
; 0.800 ; IF_BLOCK:IF_BLOCK|ir_out[20]      ; ID_BLOCK:ID_BLOCK|ir[20]          ; clk          ; clk         ; -0.500       ; 0.000      ; 0.448      ;
; 0.800 ; ID_BLOCK:ID_BLOCK|Rs2_out[1]~reg0 ; EX_BLOCK:EX_BLOCK|reg2_no_out[1]  ; clk          ; clk         ; -0.500       ; 0.000      ; 0.448      ;
; 0.800 ; ID_BLOCK:ID_BLOCK|Rs2_out[3]~reg0 ; EX_BLOCK:EX_BLOCK|reg2_no_out[3]  ; clk          ; clk         ; -0.500       ; 0.000      ; 0.448      ;
; 0.801 ; MEM_BLOCK:MEM_BLOCK|ALU_out[4]    ; WB_BLOCK:WB_BLOCK|data_out[4]     ; clk          ; clk         ; -0.500       ; -0.002     ; 0.447      ;
; 0.801 ; ID_BLOCK:ID_BLOCK|ir[20]          ; ID_BLOCK:ID_BLOCK|Rs1_out[4]~reg0 ; clk          ; clk         ; -0.500       ; 0.000      ; 0.449      ;
; 0.802 ; IF_BLOCK:IF_BLOCK|pc_next[7]      ; IF_BLOCK:IF_BLOCK|pc[7]           ; clk          ; clk         ; -0.500       ; 0.000      ; 0.450      ;
; 0.802 ; IF_BLOCK:IF_BLOCK|pc_next[7]      ; IF_BLOCK:IF_BLOCK|adr_out[7]      ; clk          ; clk         ; -0.500       ; 0.000      ; 0.450      ;
; 0.802 ; MEM_BLOCK:MEM_BLOCK|Reg_pom[0]    ; MEM_BLOCK:MEM_BLOCK|Reg_out[0]    ; clk          ; clk         ; -0.500       ; 0.001      ; 0.451      ;
; 0.803 ; IF_BLOCK:IF_BLOCK|pc_next[23]     ; IF_BLOCK:IF_BLOCK|adr_out[23]     ; clk          ; clk         ; -0.500       ; 0.000      ; 0.451      ;
; 0.803 ; IF_BLOCK:IF_BLOCK|ir_out[29]      ; ID_BLOCK:ID_BLOCK|ir[29]          ; clk          ; clk         ; -0.500       ; 0.000      ; 0.451      ;
; 0.803 ; MEM_BLOCK:MEM_BLOCK|ALU_out[29]   ; WB_BLOCK:WB_BLOCK|data_out[29]    ; clk          ; clk         ; -0.500       ; -0.003     ; 0.448      ;
; 0.803 ; MEM_BLOCK:MEM_BLOCK|ALU_out[30]   ; WB_BLOCK:WB_BLOCK|data_out[30]    ; clk          ; clk         ; -0.500       ; 0.001      ; 0.452      ;
; 0.803 ; IF_BLOCK:IF_BLOCK|pc[31]          ; IF_BLOCK:IF_BLOCK|pc_next[31]     ; clk          ; clk         ; -0.500       ; 0.001      ; 0.452      ;
; 0.804 ; IF_BLOCK:IF_BLOCK|pc_next[23]     ; IF_BLOCK:IF_BLOCK|pc[23]          ; clk          ; clk         ; -0.500       ; 0.000      ; 0.452      ;
; 0.804 ; IF_BLOCK:IF_BLOCK|ir_out[26]      ; ID_BLOCK:ID_BLOCK|ir[26]          ; clk          ; clk         ; -0.500       ; 0.000      ; 0.452      ;
; 0.805 ; ID_BLOCK:ID_BLOCK|Rs1_out[4]~reg0 ; EX_BLOCK:EX_BLOCK|reg1_no_out[4]  ; clk          ; clk         ; -0.500       ; 0.000      ; 0.453      ;
; 0.806 ; IF_BLOCK:IF_BLOCK|pc_next[3]      ; IF_BLOCK:IF_BLOCK|pc[3]           ; clk          ; clk         ; -0.500       ; -0.001     ; 0.453      ;
; 0.806 ; IF_BLOCK:IF_BLOCK|pc_next[10]     ; IF_BLOCK:IF_BLOCK|pc[10]          ; clk          ; clk         ; -0.500       ; -0.001     ; 0.453      ;
; 0.806 ; IF_BLOCK:IF_BLOCK|pc_next[12]     ; IF_BLOCK:IF_BLOCK|adr_out[12]     ; clk          ; clk         ; -0.500       ; 0.000      ; 0.454      ;
; 0.806 ; IF_BLOCK:IF_BLOCK|ir_out[14]      ; ID_BLOCK:ID_BLOCK|ir[14]          ; clk          ; clk         ; -0.500       ; 0.000      ; 0.454      ;
; 0.806 ; MEM_BLOCK:MEM_BLOCK|ALU_out[18]   ; WB_BLOCK:WB_BLOCK|data_out[18]    ; clk          ; clk         ; -0.500       ; 0.001      ; 0.455      ;
; 0.807 ; IF_BLOCK:IF_BLOCK|pc_next[3]      ; IF_BLOCK:IF_BLOCK|adr_out[3]      ; clk          ; clk         ; -0.500       ; -0.001     ; 0.454      ;
; 0.807 ; ID_BLOCK:ID_BLOCK|Rs2_out[4]~reg0 ; EX_BLOCK:EX_BLOCK|reg2_no_out[4]  ; clk          ; clk         ; -0.500       ; 0.000      ; 0.455      ;
; 0.808 ; IF_BLOCK:IF_BLOCK|pc_next[12]     ; IF_BLOCK:IF_BLOCK|pc[12]          ; clk          ; clk         ; -0.500       ; 0.000      ; 0.456      ;
; 0.808 ; IF_BLOCK:IF_BLOCK|pc_next[0]      ; IF_BLOCK:IF_BLOCK|adr_out[0]      ; clk          ; clk         ; -0.500       ; 0.000      ; 0.456      ;
; 0.808 ; IF_BLOCK:IF_BLOCK|ir_out[12]      ; ID_BLOCK:ID_BLOCK|ir[12]          ; clk          ; clk         ; -0.500       ; 0.000      ; 0.456      ;
; 0.808 ; IF_BLOCK:IF_BLOCK|ir_out[15]      ; ID_BLOCK:ID_BLOCK|ir[15]          ; clk          ; clk         ; -0.500       ; 0.000      ; 0.456      ;
; 0.808 ; MEM_BLOCK:MEM_BLOCK|ALU_out[25]   ; WB_BLOCK:WB_BLOCK|data_out[25]    ; clk          ; clk         ; -0.500       ; -0.003     ; 0.453      ;
; 0.808 ; EX_BLOCK:EX_BLOCK|Rd_pom[4]       ; EX_BLOCK:EX_BLOCK|Reg_out[4]      ; clk          ; clk         ; -0.500       ; 0.000      ; 0.456      ;
; 0.809 ; IF_BLOCK:IF_BLOCK|pc_next[10]     ; IF_BLOCK:IF_BLOCK|adr_out[10]     ; clk          ; clk         ; -0.500       ; -0.001     ; 0.456      ;
; 0.809 ; IF_BLOCK:IF_BLOCK|ir_out[18]      ; ID_BLOCK:ID_BLOCK|ir[18]          ; clk          ; clk         ; -0.500       ; 0.000      ; 0.457      ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[10]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[10]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[11]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[11]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[12]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[12]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[13]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[13]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[14]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[14]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[15]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[15]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[16]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[16]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[17]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[17]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[18]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[18]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[19]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[19]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[20]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[20]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[21]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[21]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[22]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[22]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[23]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[23]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[24]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[24]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[25]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[25]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[26]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[26]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[27]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[27]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[28]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[28]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[29]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[29]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[30]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[30]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[31]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[31]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[6]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[6]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[7]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[7]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[8]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[8]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[9]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|ALU_out[9]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; EX_BLOCK:EX_BLOCK|Rd_pom[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; EX_BLOCK:EX_BLOCK|Rd_pom[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; EX_BLOCK:EX_BLOCK|Rd_pom[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; EX_BLOCK:EX_BLOCK|Rd_pom[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; EX_BLOCK:EX_BLOCK|Rd_pom[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; EX_BLOCK:EX_BLOCK|Rd_pom[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; EX_BLOCK:EX_BLOCK|Rd_pom[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; EX_BLOCK:EX_BLOCK|Rd_pom[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; EX_BLOCK:EX_BLOCK|Rd_pom[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; EX_BLOCK:EX_BLOCK|Rd_pom[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|Reg_out[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|Reg_out[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|Reg_out[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|Reg_out[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|Reg_out[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|Reg_out[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|Reg_out[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|Reg_out[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|Reg_out[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; EX_BLOCK:EX_BLOCK|Reg_out[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; EX_BLOCK:EX_BLOCK|reg1_no_out[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; EX_BLOCK:EX_BLOCK|reg1_no_out[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; EX_BLOCK:EX_BLOCK|reg1_no_out[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; EX_BLOCK:EX_BLOCK|reg1_no_out[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; EX_BLOCK:EX_BLOCK|reg1_no_out[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; EX_BLOCK:EX_BLOCK|reg1_no_out[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; EX_BLOCK:EX_BLOCK|reg1_no_out[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; EX_BLOCK:EX_BLOCK|reg1_no_out[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; EX_BLOCK:EX_BLOCK|reg1_no_out[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; EX_BLOCK:EX_BLOCK|reg1_no_out[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; EX_BLOCK:EX_BLOCK|reg2_no_out[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; EX_BLOCK:EX_BLOCK|reg2_no_out[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; EX_BLOCK:EX_BLOCK|reg2_no_out[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; EX_BLOCK:EX_BLOCK|reg2_no_out[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; EX_BLOCK:EX_BLOCK|reg2_no_out[2] ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+


+-------------------------------------------------------------------------------------+
; Setup Times                                                                         ;
+-------------------------+------------+-------+-------+------------+-----------------+
; Data Port               ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------------+------------+-------+-------+------------+-----------------+
; data_datacache_mem[*]   ; clk        ; 1.955 ; 1.955 ; Fall       ; clk             ;
;  data_datacache_mem[0]  ; clk        ; 1.737 ; 1.737 ; Fall       ; clk             ;
;  data_datacache_mem[1]  ; clk        ; 1.815 ; 1.815 ; Fall       ; clk             ;
;  data_datacache_mem[2]  ; clk        ; 1.759 ; 1.759 ; Fall       ; clk             ;
;  data_datacache_mem[3]  ; clk        ; 1.595 ; 1.595 ; Fall       ; clk             ;
;  data_datacache_mem[4]  ; clk        ; 1.680 ; 1.680 ; Fall       ; clk             ;
;  data_datacache_mem[5]  ; clk        ; 1.644 ; 1.644 ; Fall       ; clk             ;
;  data_datacache_mem[6]  ; clk        ; 1.694 ; 1.694 ; Fall       ; clk             ;
;  data_datacache_mem[7]  ; clk        ; 1.944 ; 1.944 ; Fall       ; clk             ;
;  data_datacache_mem[8]  ; clk        ; 1.702 ; 1.702 ; Fall       ; clk             ;
;  data_datacache_mem[9]  ; clk        ; 1.610 ; 1.610 ; Fall       ; clk             ;
;  data_datacache_mem[10] ; clk        ; 1.588 ; 1.588 ; Fall       ; clk             ;
;  data_datacache_mem[11] ; clk        ; 1.920 ; 1.920 ; Fall       ; clk             ;
;  data_datacache_mem[12] ; clk        ; 1.721 ; 1.721 ; Fall       ; clk             ;
;  data_datacache_mem[13] ; clk        ; 1.580 ; 1.580 ; Fall       ; clk             ;
;  data_datacache_mem[14] ; clk        ; 1.579 ; 1.579 ; Fall       ; clk             ;
;  data_datacache_mem[15] ; clk        ; 1.560 ; 1.560 ; Fall       ; clk             ;
;  data_datacache_mem[16] ; clk        ; 1.703 ; 1.703 ; Fall       ; clk             ;
;  data_datacache_mem[17] ; clk        ; 1.661 ; 1.661 ; Fall       ; clk             ;
;  data_datacache_mem[18] ; clk        ; 1.620 ; 1.620 ; Fall       ; clk             ;
;  data_datacache_mem[19] ; clk        ; 1.805 ; 1.805 ; Fall       ; clk             ;
;  data_datacache_mem[20] ; clk        ; 1.748 ; 1.748 ; Fall       ; clk             ;
;  data_datacache_mem[21] ; clk        ; 1.826 ; 1.826 ; Fall       ; clk             ;
;  data_datacache_mem[22] ; clk        ; 1.740 ; 1.740 ; Fall       ; clk             ;
;  data_datacache_mem[23] ; clk        ; 1.657 ; 1.657 ; Fall       ; clk             ;
;  data_datacache_mem[24] ; clk        ; 1.696 ; 1.696 ; Fall       ; clk             ;
;  data_datacache_mem[25] ; clk        ; 1.477 ; 1.477 ; Fall       ; clk             ;
;  data_datacache_mem[26] ; clk        ; 1.827 ; 1.827 ; Fall       ; clk             ;
;  data_datacache_mem[27] ; clk        ; 1.955 ; 1.955 ; Fall       ; clk             ;
;  data_datacache_mem[28] ; clk        ; 1.678 ; 1.678 ; Fall       ; clk             ;
;  data_datacache_mem[29] ; clk        ; 1.460 ; 1.460 ; Fall       ; clk             ;
;  data_datacache_mem[30] ; clk        ; 1.454 ; 1.454 ; Fall       ; clk             ;
;  data_datacache_mem[31] ; clk        ; 1.778 ; 1.778 ; Fall       ; clk             ;
; ir_in[*]                ; clk        ; 1.956 ; 1.956 ; Fall       ; clk             ;
;  ir_in[11]              ; clk        ; 1.609 ; 1.609 ; Fall       ; clk             ;
;  ir_in[12]              ; clk        ; 1.560 ; 1.560 ; Fall       ; clk             ;
;  ir_in[13]              ; clk        ; 1.600 ; 1.600 ; Fall       ; clk             ;
;  ir_in[14]              ; clk        ; 1.499 ; 1.499 ; Fall       ; clk             ;
;  ir_in[15]              ; clk        ; 1.441 ; 1.441 ; Fall       ; clk             ;
;  ir_in[16]              ; clk        ; 1.552 ; 1.552 ; Fall       ; clk             ;
;  ir_in[17]              ; clk        ; 1.508 ; 1.508 ; Fall       ; clk             ;
;  ir_in[18]              ; clk        ; 1.464 ; 1.464 ; Fall       ; clk             ;
;  ir_in[19]              ; clk        ; 1.375 ; 1.375 ; Fall       ; clk             ;
;  ir_in[20]              ; clk        ; 1.633 ; 1.633 ; Fall       ; clk             ;
;  ir_in[21]              ; clk        ; 1.479 ; 1.479 ; Fall       ; clk             ;
;  ir_in[22]              ; clk        ; 1.673 ; 1.673 ; Fall       ; clk             ;
;  ir_in[23]              ; clk        ; 1.712 ; 1.712 ; Fall       ; clk             ;
;  ir_in[24]              ; clk        ; 1.956 ; 1.956 ; Fall       ; clk             ;
;  ir_in[25]              ; clk        ; 1.780 ; 1.780 ; Fall       ; clk             ;
;  ir_in[26]              ; clk        ; 1.494 ; 1.494 ; Fall       ; clk             ;
;  ir_in[27]              ; clk        ; 1.520 ; 1.520 ; Fall       ; clk             ;
;  ir_in[28]              ; clk        ; 1.524 ; 1.524 ; Fall       ; clk             ;
;  ir_in[29]              ; clk        ; 1.478 ; 1.478 ; Fall       ; clk             ;
;  ir_in[30]              ; clk        ; 1.417 ; 1.417 ; Fall       ; clk             ;
;  ir_in[31]              ; clk        ; 1.409 ; 1.409 ; Fall       ; clk             ;
; reg1_data_reg_ex[*]     ; clk        ; 1.588 ; 1.588 ; Fall       ; clk             ;
;  reg1_data_reg_ex[0]    ; clk        ; 1.461 ; 1.461 ; Fall       ; clk             ;
;  reg1_data_reg_ex[1]    ; clk        ; 1.466 ; 1.466 ; Fall       ; clk             ;
;  reg1_data_reg_ex[2]    ; clk        ; 1.490 ; 1.490 ; Fall       ; clk             ;
;  reg1_data_reg_ex[3]    ; clk        ; 1.514 ; 1.514 ; Fall       ; clk             ;
;  reg1_data_reg_ex[4]    ; clk        ; 1.501 ; 1.501 ; Fall       ; clk             ;
;  reg1_data_reg_ex[5]    ; clk        ; 1.588 ; 1.588 ; Fall       ; clk             ;
;  reg1_data_reg_ex[6]    ; clk        ; 1.433 ; 1.433 ; Fall       ; clk             ;
;  reg1_data_reg_ex[7]    ; clk        ; 1.450 ; 1.450 ; Fall       ; clk             ;
;  reg1_data_reg_ex[8]    ; clk        ; 1.464 ; 1.464 ; Fall       ; clk             ;
;  reg1_data_reg_ex[9]    ; clk        ; 1.438 ; 1.438 ; Fall       ; clk             ;
;  reg1_data_reg_ex[10]   ; clk        ; 1.356 ; 1.356 ; Fall       ; clk             ;
;  reg1_data_reg_ex[11]   ; clk        ; 1.393 ; 1.393 ; Fall       ; clk             ;
;  reg1_data_reg_ex[12]   ; clk        ; 1.478 ; 1.478 ; Fall       ; clk             ;
;  reg1_data_reg_ex[13]   ; clk        ; 1.528 ; 1.528 ; Fall       ; clk             ;
;  reg1_data_reg_ex[14]   ; clk        ; 1.501 ; 1.501 ; Fall       ; clk             ;
;  reg1_data_reg_ex[15]   ; clk        ; 1.344 ; 1.344 ; Fall       ; clk             ;
;  reg1_data_reg_ex[16]   ; clk        ; 1.387 ; 1.387 ; Fall       ; clk             ;
;  reg1_data_reg_ex[17]   ; clk        ; 1.394 ; 1.394 ; Fall       ; clk             ;
;  reg1_data_reg_ex[18]   ; clk        ; 1.429 ; 1.429 ; Fall       ; clk             ;
;  reg1_data_reg_ex[19]   ; clk        ; 1.505 ; 1.505 ; Fall       ; clk             ;
;  reg1_data_reg_ex[20]   ; clk        ; 1.456 ; 1.456 ; Fall       ; clk             ;
;  reg1_data_reg_ex[21]   ; clk        ; 1.443 ; 1.443 ; Fall       ; clk             ;
;  reg1_data_reg_ex[22]   ; clk        ; 1.435 ; 1.435 ; Fall       ; clk             ;
;  reg1_data_reg_ex[23]   ; clk        ; 1.453 ; 1.453 ; Fall       ; clk             ;
;  reg1_data_reg_ex[24]   ; clk        ; 1.353 ; 1.353 ; Fall       ; clk             ;
;  reg1_data_reg_ex[25]   ; clk        ; 1.351 ; 1.351 ; Fall       ; clk             ;
;  reg1_data_reg_ex[26]   ; clk        ; 1.480 ; 1.480 ; Fall       ; clk             ;
;  reg1_data_reg_ex[27]   ; clk        ; 1.452 ; 1.452 ; Fall       ; clk             ;
;  reg1_data_reg_ex[28]   ; clk        ; 1.550 ; 1.550 ; Fall       ; clk             ;
;  reg1_data_reg_ex[29]   ; clk        ; 1.463 ; 1.463 ; Fall       ; clk             ;
;  reg1_data_reg_ex[30]   ; clk        ; 1.491 ; 1.491 ; Fall       ; clk             ;
;  reg1_data_reg_ex[31]   ; clk        ; 1.473 ; 1.473 ; Fall       ; clk             ;
+-------------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Hold Times                                                                            ;
+-------------------------+------------+--------+--------+------------+-----------------+
; Data Port               ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------------+------------+--------+--------+------------+-----------------+
; data_datacache_mem[*]   ; clk        ; -1.336 ; -1.336 ; Fall       ; clk             ;
;  data_datacache_mem[0]  ; clk        ; -1.619 ; -1.619 ; Fall       ; clk             ;
;  data_datacache_mem[1]  ; clk        ; -1.697 ; -1.697 ; Fall       ; clk             ;
;  data_datacache_mem[2]  ; clk        ; -1.641 ; -1.641 ; Fall       ; clk             ;
;  data_datacache_mem[3]  ; clk        ; -1.477 ; -1.477 ; Fall       ; clk             ;
;  data_datacache_mem[4]  ; clk        ; -1.562 ; -1.562 ; Fall       ; clk             ;
;  data_datacache_mem[5]  ; clk        ; -1.526 ; -1.526 ; Fall       ; clk             ;
;  data_datacache_mem[6]  ; clk        ; -1.576 ; -1.576 ; Fall       ; clk             ;
;  data_datacache_mem[7]  ; clk        ; -1.826 ; -1.826 ; Fall       ; clk             ;
;  data_datacache_mem[8]  ; clk        ; -1.584 ; -1.584 ; Fall       ; clk             ;
;  data_datacache_mem[9]  ; clk        ; -1.492 ; -1.492 ; Fall       ; clk             ;
;  data_datacache_mem[10] ; clk        ; -1.470 ; -1.470 ; Fall       ; clk             ;
;  data_datacache_mem[11] ; clk        ; -1.802 ; -1.802 ; Fall       ; clk             ;
;  data_datacache_mem[12] ; clk        ; -1.603 ; -1.603 ; Fall       ; clk             ;
;  data_datacache_mem[13] ; clk        ; -1.462 ; -1.462 ; Fall       ; clk             ;
;  data_datacache_mem[14] ; clk        ; -1.461 ; -1.461 ; Fall       ; clk             ;
;  data_datacache_mem[15] ; clk        ; -1.442 ; -1.442 ; Fall       ; clk             ;
;  data_datacache_mem[16] ; clk        ; -1.585 ; -1.585 ; Fall       ; clk             ;
;  data_datacache_mem[17] ; clk        ; -1.543 ; -1.543 ; Fall       ; clk             ;
;  data_datacache_mem[18] ; clk        ; -1.502 ; -1.502 ; Fall       ; clk             ;
;  data_datacache_mem[19] ; clk        ; -1.687 ; -1.687 ; Fall       ; clk             ;
;  data_datacache_mem[20] ; clk        ; -1.630 ; -1.630 ; Fall       ; clk             ;
;  data_datacache_mem[21] ; clk        ; -1.708 ; -1.708 ; Fall       ; clk             ;
;  data_datacache_mem[22] ; clk        ; -1.622 ; -1.622 ; Fall       ; clk             ;
;  data_datacache_mem[23] ; clk        ; -1.539 ; -1.539 ; Fall       ; clk             ;
;  data_datacache_mem[24] ; clk        ; -1.578 ; -1.578 ; Fall       ; clk             ;
;  data_datacache_mem[25] ; clk        ; -1.359 ; -1.359 ; Fall       ; clk             ;
;  data_datacache_mem[26] ; clk        ; -1.709 ; -1.709 ; Fall       ; clk             ;
;  data_datacache_mem[27] ; clk        ; -1.837 ; -1.837 ; Fall       ; clk             ;
;  data_datacache_mem[28] ; clk        ; -1.560 ; -1.560 ; Fall       ; clk             ;
;  data_datacache_mem[29] ; clk        ; -1.342 ; -1.342 ; Fall       ; clk             ;
;  data_datacache_mem[30] ; clk        ; -1.336 ; -1.336 ; Fall       ; clk             ;
;  data_datacache_mem[31] ; clk        ; -1.660 ; -1.660 ; Fall       ; clk             ;
; ir_in[*]                ; clk        ; -1.257 ; -1.257 ; Fall       ; clk             ;
;  ir_in[11]              ; clk        ; -1.491 ; -1.491 ; Fall       ; clk             ;
;  ir_in[12]              ; clk        ; -1.442 ; -1.442 ; Fall       ; clk             ;
;  ir_in[13]              ; clk        ; -1.482 ; -1.482 ; Fall       ; clk             ;
;  ir_in[14]              ; clk        ; -1.381 ; -1.381 ; Fall       ; clk             ;
;  ir_in[15]              ; clk        ; -1.323 ; -1.323 ; Fall       ; clk             ;
;  ir_in[16]              ; clk        ; -1.434 ; -1.434 ; Fall       ; clk             ;
;  ir_in[17]              ; clk        ; -1.390 ; -1.390 ; Fall       ; clk             ;
;  ir_in[18]              ; clk        ; -1.346 ; -1.346 ; Fall       ; clk             ;
;  ir_in[19]              ; clk        ; -1.257 ; -1.257 ; Fall       ; clk             ;
;  ir_in[20]              ; clk        ; -1.515 ; -1.515 ; Fall       ; clk             ;
;  ir_in[21]              ; clk        ; -1.361 ; -1.361 ; Fall       ; clk             ;
;  ir_in[22]              ; clk        ; -1.555 ; -1.555 ; Fall       ; clk             ;
;  ir_in[23]              ; clk        ; -1.594 ; -1.594 ; Fall       ; clk             ;
;  ir_in[24]              ; clk        ; -1.838 ; -1.838 ; Fall       ; clk             ;
;  ir_in[25]              ; clk        ; -1.662 ; -1.662 ; Fall       ; clk             ;
;  ir_in[26]              ; clk        ; -1.376 ; -1.376 ; Fall       ; clk             ;
;  ir_in[27]              ; clk        ; -1.402 ; -1.402 ; Fall       ; clk             ;
;  ir_in[28]              ; clk        ; -1.406 ; -1.406 ; Fall       ; clk             ;
;  ir_in[29]              ; clk        ; -1.360 ; -1.360 ; Fall       ; clk             ;
;  ir_in[30]              ; clk        ; -1.299 ; -1.299 ; Fall       ; clk             ;
;  ir_in[31]              ; clk        ; -1.291 ; -1.291 ; Fall       ; clk             ;
; reg1_data_reg_ex[*]     ; clk        ; -1.226 ; -1.226 ; Fall       ; clk             ;
;  reg1_data_reg_ex[0]    ; clk        ; -1.343 ; -1.343 ; Fall       ; clk             ;
;  reg1_data_reg_ex[1]    ; clk        ; -1.348 ; -1.348 ; Fall       ; clk             ;
;  reg1_data_reg_ex[2]    ; clk        ; -1.372 ; -1.372 ; Fall       ; clk             ;
;  reg1_data_reg_ex[3]    ; clk        ; -1.396 ; -1.396 ; Fall       ; clk             ;
;  reg1_data_reg_ex[4]    ; clk        ; -1.383 ; -1.383 ; Fall       ; clk             ;
;  reg1_data_reg_ex[5]    ; clk        ; -1.470 ; -1.470 ; Fall       ; clk             ;
;  reg1_data_reg_ex[6]    ; clk        ; -1.315 ; -1.315 ; Fall       ; clk             ;
;  reg1_data_reg_ex[7]    ; clk        ; -1.332 ; -1.332 ; Fall       ; clk             ;
;  reg1_data_reg_ex[8]    ; clk        ; -1.346 ; -1.346 ; Fall       ; clk             ;
;  reg1_data_reg_ex[9]    ; clk        ; -1.320 ; -1.320 ; Fall       ; clk             ;
;  reg1_data_reg_ex[10]   ; clk        ; -1.238 ; -1.238 ; Fall       ; clk             ;
;  reg1_data_reg_ex[11]   ; clk        ; -1.275 ; -1.275 ; Fall       ; clk             ;
;  reg1_data_reg_ex[12]   ; clk        ; -1.360 ; -1.360 ; Fall       ; clk             ;
;  reg1_data_reg_ex[13]   ; clk        ; -1.410 ; -1.410 ; Fall       ; clk             ;
;  reg1_data_reg_ex[14]   ; clk        ; -1.383 ; -1.383 ; Fall       ; clk             ;
;  reg1_data_reg_ex[15]   ; clk        ; -1.226 ; -1.226 ; Fall       ; clk             ;
;  reg1_data_reg_ex[16]   ; clk        ; -1.269 ; -1.269 ; Fall       ; clk             ;
;  reg1_data_reg_ex[17]   ; clk        ; -1.276 ; -1.276 ; Fall       ; clk             ;
;  reg1_data_reg_ex[18]   ; clk        ; -1.311 ; -1.311 ; Fall       ; clk             ;
;  reg1_data_reg_ex[19]   ; clk        ; -1.387 ; -1.387 ; Fall       ; clk             ;
;  reg1_data_reg_ex[20]   ; clk        ; -1.338 ; -1.338 ; Fall       ; clk             ;
;  reg1_data_reg_ex[21]   ; clk        ; -1.325 ; -1.325 ; Fall       ; clk             ;
;  reg1_data_reg_ex[22]   ; clk        ; -1.317 ; -1.317 ; Fall       ; clk             ;
;  reg1_data_reg_ex[23]   ; clk        ; -1.335 ; -1.335 ; Fall       ; clk             ;
;  reg1_data_reg_ex[24]   ; clk        ; -1.235 ; -1.235 ; Fall       ; clk             ;
;  reg1_data_reg_ex[25]   ; clk        ; -1.233 ; -1.233 ; Fall       ; clk             ;
;  reg1_data_reg_ex[26]   ; clk        ; -1.362 ; -1.362 ; Fall       ; clk             ;
;  reg1_data_reg_ex[27]   ; clk        ; -1.334 ; -1.334 ; Fall       ; clk             ;
;  reg1_data_reg_ex[28]   ; clk        ; -1.432 ; -1.432 ; Fall       ; clk             ;
;  reg1_data_reg_ex[29]   ; clk        ; -1.345 ; -1.345 ; Fall       ; clk             ;
;  reg1_data_reg_ex[30]   ; clk        ; -1.373 ; -1.373 ; Fall       ; clk             ;
;  reg1_data_reg_ex[31]   ; clk        ; -1.355 ; -1.355 ; Fall       ; clk             ;
+-------------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Clock to Output Times                                                              ;
+------------------------+------------+-------+-------+------------+-----------------+
; Data Port              ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------------+------------+-------+-------+------------+-----------------+
; Reg_wb_reg[*]          ; clk        ; 4.224 ; 4.224 ; Rise       ; clk             ;
;  Reg_wb_reg[0]         ; clk        ; 4.224 ; 4.224 ; Rise       ; clk             ;
;  Reg_wb_reg[1]         ; clk        ; 4.132 ; 4.132 ; Rise       ; clk             ;
;  Reg_wb_reg[2]         ; clk        ; 3.916 ; 3.916 ; Rise       ; clk             ;
;  Reg_wb_reg[3]         ; clk        ; 3.850 ; 3.850 ; Rise       ; clk             ;
;  Reg_wb_reg[4]         ; clk        ; 3.852 ; 3.852 ; Rise       ; clk             ;
; adr_mem_datacache[*]   ; clk        ; 3.642 ; 3.642 ; Rise       ; clk             ;
;  adr_mem_datacache[0]  ; clk        ; 3.602 ; 3.602 ; Rise       ; clk             ;
;  adr_mem_datacache[1]  ; clk        ; 3.635 ; 3.635 ; Rise       ; clk             ;
;  adr_mem_datacache[2]  ; clk        ; 3.585 ; 3.585 ; Rise       ; clk             ;
;  adr_mem_datacache[3]  ; clk        ; 3.618 ; 3.618 ; Rise       ; clk             ;
;  adr_mem_datacache[4]  ; clk        ; 3.620 ; 3.620 ; Rise       ; clk             ;
;  adr_mem_datacache[5]  ; clk        ; 3.641 ; 3.641 ; Rise       ; clk             ;
;  adr_mem_datacache[6]  ; clk        ; 3.359 ; 3.359 ; Rise       ; clk             ;
;  adr_mem_datacache[7]  ; clk        ; 3.616 ; 3.616 ; Rise       ; clk             ;
;  adr_mem_datacache[8]  ; clk        ; 3.339 ; 3.339 ; Rise       ; clk             ;
;  adr_mem_datacache[9]  ; clk        ; 3.599 ; 3.599 ; Rise       ; clk             ;
;  adr_mem_datacache[10] ; clk        ; 3.438 ; 3.438 ; Rise       ; clk             ;
;  adr_mem_datacache[11] ; clk        ; 3.360 ; 3.360 ; Rise       ; clk             ;
;  adr_mem_datacache[12] ; clk        ; 3.619 ; 3.619 ; Rise       ; clk             ;
;  adr_mem_datacache[13] ; clk        ; 3.620 ; 3.620 ; Rise       ; clk             ;
;  adr_mem_datacache[14] ; clk        ; 3.586 ; 3.586 ; Rise       ; clk             ;
;  adr_mem_datacache[15] ; clk        ; 3.470 ; 3.470 ; Rise       ; clk             ;
;  adr_mem_datacache[16] ; clk        ; 3.380 ; 3.380 ; Rise       ; clk             ;
;  adr_mem_datacache[17] ; clk        ; 3.403 ; 3.403 ; Rise       ; clk             ;
;  adr_mem_datacache[18] ; clk        ; 3.405 ; 3.405 ; Rise       ; clk             ;
;  adr_mem_datacache[19] ; clk        ; 3.642 ; 3.642 ; Rise       ; clk             ;
;  adr_mem_datacache[20] ; clk        ; 3.571 ; 3.571 ; Rise       ; clk             ;
;  adr_mem_datacache[21] ; clk        ; 3.371 ; 3.371 ; Rise       ; clk             ;
;  adr_mem_datacache[22] ; clk        ; 3.438 ; 3.438 ; Rise       ; clk             ;
;  adr_mem_datacache[23] ; clk        ; 3.400 ; 3.400 ; Rise       ; clk             ;
;  adr_mem_datacache[24] ; clk        ; 3.539 ; 3.539 ; Rise       ; clk             ;
;  adr_mem_datacache[25] ; clk        ; 3.402 ; 3.402 ; Rise       ; clk             ;
;  adr_mem_datacache[26] ; clk        ; 3.629 ; 3.629 ; Rise       ; clk             ;
;  adr_mem_datacache[27] ; clk        ; 3.375 ; 3.375 ; Rise       ; clk             ;
;  adr_mem_datacache[28] ; clk        ; 3.529 ; 3.529 ; Rise       ; clk             ;
;  adr_mem_datacache[29] ; clk        ; 3.634 ; 3.634 ; Rise       ; clk             ;
;  adr_mem_datacache[30] ; clk        ; 3.530 ; 3.530 ; Rise       ; clk             ;
;  adr_mem_datacache[31] ; clk        ; 3.543 ; 3.543 ; Rise       ; clk             ;
; adr_out[*]             ; clk        ; 3.874 ; 3.874 ; Rise       ; clk             ;
;  adr_out[0]            ; clk        ; 3.847 ; 3.847 ; Rise       ; clk             ;
;  adr_out[1]            ; clk        ; 3.714 ; 3.714 ; Rise       ; clk             ;
;  adr_out[2]            ; clk        ; 3.713 ; 3.713 ; Rise       ; clk             ;
;  adr_out[3]            ; clk        ; 3.713 ; 3.713 ; Rise       ; clk             ;
;  adr_out[4]            ; clk        ; 3.864 ; 3.864 ; Rise       ; clk             ;
;  adr_out[5]            ; clk        ; 3.672 ; 3.672 ; Rise       ; clk             ;
;  adr_out[6]            ; clk        ; 3.652 ; 3.652 ; Rise       ; clk             ;
;  adr_out[7]            ; clk        ; 3.641 ; 3.641 ; Rise       ; clk             ;
;  adr_out[8]            ; clk        ; 3.874 ; 3.874 ; Rise       ; clk             ;
;  adr_out[9]            ; clk        ; 3.659 ; 3.659 ; Rise       ; clk             ;
;  adr_out[10]           ; clk        ; 3.660 ; 3.660 ; Rise       ; clk             ;
;  adr_out[11]           ; clk        ; 3.612 ; 3.612 ; Rise       ; clk             ;
;  adr_out[12]           ; clk        ; 3.663 ; 3.663 ; Rise       ; clk             ;
;  adr_out[13]           ; clk        ; 3.762 ; 3.762 ; Rise       ; clk             ;
;  adr_out[14]           ; clk        ; 3.650 ; 3.650 ; Rise       ; clk             ;
;  adr_out[15]           ; clk        ; 3.642 ; 3.642 ; Rise       ; clk             ;
;  adr_out[16]           ; clk        ; 3.719 ; 3.719 ; Rise       ; clk             ;
;  adr_out[17]           ; clk        ; 3.767 ; 3.767 ; Rise       ; clk             ;
;  adr_out[18]           ; clk        ; 3.604 ; 3.604 ; Rise       ; clk             ;
;  adr_out[19]           ; clk        ; 3.749 ; 3.749 ; Rise       ; clk             ;
;  adr_out[20]           ; clk        ; 3.720 ; 3.720 ; Rise       ; clk             ;
;  adr_out[21]           ; clk        ; 3.767 ; 3.767 ; Rise       ; clk             ;
;  adr_out[22]           ; clk        ; 3.744 ; 3.744 ; Rise       ; clk             ;
;  adr_out[23]           ; clk        ; 3.730 ; 3.730 ; Rise       ; clk             ;
;  adr_out[24]           ; clk        ; 3.717 ; 3.717 ; Rise       ; clk             ;
;  adr_out[25]           ; clk        ; 3.871 ; 3.871 ; Rise       ; clk             ;
;  adr_out[26]           ; clk        ; 3.614 ; 3.614 ; Rise       ; clk             ;
;  adr_out[27]           ; clk        ; 3.758 ; 3.758 ; Rise       ; clk             ;
;  adr_out[28]           ; clk        ; 3.745 ; 3.745 ; Rise       ; clk             ;
;  adr_out[29]           ; clk        ; 3.635 ; 3.635 ; Rise       ; clk             ;
;  adr_out[30]           ; clk        ; 3.630 ; 3.630 ; Rise       ; clk             ;
;  adr_out[31]           ; clk        ; 3.718 ; 3.718 ; Rise       ; clk             ;
; data_wb_reg[*]         ; clk        ; 4.326 ; 4.326 ; Rise       ; clk             ;
;  data_wb_reg[0]        ; clk        ; 3.812 ; 3.812 ; Rise       ; clk             ;
;  data_wb_reg[1]        ; clk        ; 4.240 ; 4.240 ; Rise       ; clk             ;
;  data_wb_reg[2]        ; clk        ; 3.919 ; 3.919 ; Rise       ; clk             ;
;  data_wb_reg[3]        ; clk        ; 3.580 ; 3.580 ; Rise       ; clk             ;
;  data_wb_reg[4]        ; clk        ; 4.241 ; 4.241 ; Rise       ; clk             ;
;  data_wb_reg[5]        ; clk        ; 4.179 ; 4.179 ; Rise       ; clk             ;
;  data_wb_reg[6]        ; clk        ; 3.624 ; 3.624 ; Rise       ; clk             ;
;  data_wb_reg[7]        ; clk        ; 3.789 ; 3.789 ; Rise       ; clk             ;
;  data_wb_reg[8]        ; clk        ; 3.946 ; 3.946 ; Rise       ; clk             ;
;  data_wb_reg[9]        ; clk        ; 3.787 ; 3.787 ; Rise       ; clk             ;
;  data_wb_reg[10]       ; clk        ; 3.615 ; 3.615 ; Rise       ; clk             ;
;  data_wb_reg[11]       ; clk        ; 3.687 ; 3.687 ; Rise       ; clk             ;
;  data_wb_reg[12]       ; clk        ; 3.901 ; 3.901 ; Rise       ; clk             ;
;  data_wb_reg[13]       ; clk        ; 3.976 ; 3.976 ; Rise       ; clk             ;
;  data_wb_reg[14]       ; clk        ; 4.193 ; 4.193 ; Rise       ; clk             ;
;  data_wb_reg[15]       ; clk        ; 4.326 ; 4.326 ; Rise       ; clk             ;
;  data_wb_reg[16]       ; clk        ; 3.606 ; 3.606 ; Rise       ; clk             ;
;  data_wb_reg[17]       ; clk        ; 3.709 ; 3.709 ; Rise       ; clk             ;
;  data_wb_reg[18]       ; clk        ; 3.604 ; 3.604 ; Rise       ; clk             ;
;  data_wb_reg[19]       ; clk        ; 3.682 ; 3.682 ; Rise       ; clk             ;
;  data_wb_reg[20]       ; clk        ; 4.285 ; 4.285 ; Rise       ; clk             ;
;  data_wb_reg[21]       ; clk        ; 4.230 ; 4.230 ; Rise       ; clk             ;
;  data_wb_reg[22]       ; clk        ; 3.576 ; 3.576 ; Rise       ; clk             ;
;  data_wb_reg[23]       ; clk        ; 4.112 ; 4.112 ; Rise       ; clk             ;
;  data_wb_reg[24]       ; clk        ; 3.772 ; 3.772 ; Rise       ; clk             ;
;  data_wb_reg[25]       ; clk        ; 4.187 ; 4.187 ; Rise       ; clk             ;
;  data_wb_reg[26]       ; clk        ; 4.177 ; 4.177 ; Rise       ; clk             ;
;  data_wb_reg[27]       ; clk        ; 4.198 ; 4.198 ; Rise       ; clk             ;
;  data_wb_reg[28]       ; clk        ; 3.674 ; 3.674 ; Rise       ; clk             ;
;  data_wb_reg[29]       ; clk        ; 3.711 ; 3.711 ; Rise       ; clk             ;
;  data_wb_reg[30]       ; clk        ; 4.072 ; 4.072 ; Rise       ; clk             ;
;  data_wb_reg[31]       ; clk        ; 4.232 ; 4.232 ; Rise       ; clk             ;
; reg1_no_ex_reg[*]      ; clk        ; 3.553 ; 3.553 ; Rise       ; clk             ;
;  reg1_no_ex_reg[0]     ; clk        ; 3.551 ; 3.551 ; Rise       ; clk             ;
;  reg1_no_ex_reg[1]     ; clk        ; 3.482 ; 3.482 ; Rise       ; clk             ;
;  reg1_no_ex_reg[2]     ; clk        ; 3.495 ; 3.495 ; Rise       ; clk             ;
;  reg1_no_ex_reg[3]     ; clk        ; 3.549 ; 3.549 ; Rise       ; clk             ;
;  reg1_no_ex_reg[4]     ; clk        ; 3.553 ; 3.553 ; Rise       ; clk             ;
; reg2_no_ex_reg[*]      ; clk        ; 3.688 ; 3.688 ; Rise       ; clk             ;
;  reg2_no_ex_reg[0]     ; clk        ; 3.688 ; 3.688 ; Rise       ; clk             ;
;  reg2_no_ex_reg[1]     ; clk        ; 3.527 ; 3.527 ; Rise       ; clk             ;
;  reg2_no_ex_reg[2]     ; clk        ; 3.597 ; 3.597 ; Rise       ; clk             ;
;  reg2_no_ex_reg[3]     ; clk        ; 3.465 ; 3.465 ; Rise       ; clk             ;
;  reg2_no_ex_reg[4]     ; clk        ; 3.554 ; 3.554 ; Rise       ; clk             ;
+------------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                      ;
+------------------------+------------+-------+-------+------------+-----------------+
; Data Port              ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------------+------------+-------+-------+------------+-----------------+
; Reg_wb_reg[*]          ; clk        ; 3.850 ; 3.850 ; Rise       ; clk             ;
;  Reg_wb_reg[0]         ; clk        ; 4.224 ; 4.224 ; Rise       ; clk             ;
;  Reg_wb_reg[1]         ; clk        ; 4.132 ; 4.132 ; Rise       ; clk             ;
;  Reg_wb_reg[2]         ; clk        ; 3.916 ; 3.916 ; Rise       ; clk             ;
;  Reg_wb_reg[3]         ; clk        ; 3.850 ; 3.850 ; Rise       ; clk             ;
;  Reg_wb_reg[4]         ; clk        ; 3.852 ; 3.852 ; Rise       ; clk             ;
; adr_mem_datacache[*]   ; clk        ; 3.339 ; 3.339 ; Rise       ; clk             ;
;  adr_mem_datacache[0]  ; clk        ; 3.602 ; 3.602 ; Rise       ; clk             ;
;  adr_mem_datacache[1]  ; clk        ; 3.635 ; 3.635 ; Rise       ; clk             ;
;  adr_mem_datacache[2]  ; clk        ; 3.585 ; 3.585 ; Rise       ; clk             ;
;  adr_mem_datacache[3]  ; clk        ; 3.618 ; 3.618 ; Rise       ; clk             ;
;  adr_mem_datacache[4]  ; clk        ; 3.620 ; 3.620 ; Rise       ; clk             ;
;  adr_mem_datacache[5]  ; clk        ; 3.641 ; 3.641 ; Rise       ; clk             ;
;  adr_mem_datacache[6]  ; clk        ; 3.359 ; 3.359 ; Rise       ; clk             ;
;  adr_mem_datacache[7]  ; clk        ; 3.616 ; 3.616 ; Rise       ; clk             ;
;  adr_mem_datacache[8]  ; clk        ; 3.339 ; 3.339 ; Rise       ; clk             ;
;  adr_mem_datacache[9]  ; clk        ; 3.599 ; 3.599 ; Rise       ; clk             ;
;  adr_mem_datacache[10] ; clk        ; 3.438 ; 3.438 ; Rise       ; clk             ;
;  adr_mem_datacache[11] ; clk        ; 3.360 ; 3.360 ; Rise       ; clk             ;
;  adr_mem_datacache[12] ; clk        ; 3.619 ; 3.619 ; Rise       ; clk             ;
;  adr_mem_datacache[13] ; clk        ; 3.620 ; 3.620 ; Rise       ; clk             ;
;  adr_mem_datacache[14] ; clk        ; 3.586 ; 3.586 ; Rise       ; clk             ;
;  adr_mem_datacache[15] ; clk        ; 3.470 ; 3.470 ; Rise       ; clk             ;
;  adr_mem_datacache[16] ; clk        ; 3.380 ; 3.380 ; Rise       ; clk             ;
;  adr_mem_datacache[17] ; clk        ; 3.403 ; 3.403 ; Rise       ; clk             ;
;  adr_mem_datacache[18] ; clk        ; 3.405 ; 3.405 ; Rise       ; clk             ;
;  adr_mem_datacache[19] ; clk        ; 3.642 ; 3.642 ; Rise       ; clk             ;
;  adr_mem_datacache[20] ; clk        ; 3.571 ; 3.571 ; Rise       ; clk             ;
;  adr_mem_datacache[21] ; clk        ; 3.371 ; 3.371 ; Rise       ; clk             ;
;  adr_mem_datacache[22] ; clk        ; 3.438 ; 3.438 ; Rise       ; clk             ;
;  adr_mem_datacache[23] ; clk        ; 3.400 ; 3.400 ; Rise       ; clk             ;
;  adr_mem_datacache[24] ; clk        ; 3.539 ; 3.539 ; Rise       ; clk             ;
;  adr_mem_datacache[25] ; clk        ; 3.402 ; 3.402 ; Rise       ; clk             ;
;  adr_mem_datacache[26] ; clk        ; 3.629 ; 3.629 ; Rise       ; clk             ;
;  adr_mem_datacache[27] ; clk        ; 3.375 ; 3.375 ; Rise       ; clk             ;
;  adr_mem_datacache[28] ; clk        ; 3.529 ; 3.529 ; Rise       ; clk             ;
;  adr_mem_datacache[29] ; clk        ; 3.634 ; 3.634 ; Rise       ; clk             ;
;  adr_mem_datacache[30] ; clk        ; 3.530 ; 3.530 ; Rise       ; clk             ;
;  adr_mem_datacache[31] ; clk        ; 3.543 ; 3.543 ; Rise       ; clk             ;
; adr_out[*]             ; clk        ; 3.604 ; 3.604 ; Rise       ; clk             ;
;  adr_out[0]            ; clk        ; 3.847 ; 3.847 ; Rise       ; clk             ;
;  adr_out[1]            ; clk        ; 3.714 ; 3.714 ; Rise       ; clk             ;
;  adr_out[2]            ; clk        ; 3.713 ; 3.713 ; Rise       ; clk             ;
;  adr_out[3]            ; clk        ; 3.713 ; 3.713 ; Rise       ; clk             ;
;  adr_out[4]            ; clk        ; 3.864 ; 3.864 ; Rise       ; clk             ;
;  adr_out[5]            ; clk        ; 3.672 ; 3.672 ; Rise       ; clk             ;
;  adr_out[6]            ; clk        ; 3.652 ; 3.652 ; Rise       ; clk             ;
;  adr_out[7]            ; clk        ; 3.641 ; 3.641 ; Rise       ; clk             ;
;  adr_out[8]            ; clk        ; 3.874 ; 3.874 ; Rise       ; clk             ;
;  adr_out[9]            ; clk        ; 3.659 ; 3.659 ; Rise       ; clk             ;
;  adr_out[10]           ; clk        ; 3.660 ; 3.660 ; Rise       ; clk             ;
;  adr_out[11]           ; clk        ; 3.612 ; 3.612 ; Rise       ; clk             ;
;  adr_out[12]           ; clk        ; 3.663 ; 3.663 ; Rise       ; clk             ;
;  adr_out[13]           ; clk        ; 3.762 ; 3.762 ; Rise       ; clk             ;
;  adr_out[14]           ; clk        ; 3.650 ; 3.650 ; Rise       ; clk             ;
;  adr_out[15]           ; clk        ; 3.642 ; 3.642 ; Rise       ; clk             ;
;  adr_out[16]           ; clk        ; 3.719 ; 3.719 ; Rise       ; clk             ;
;  adr_out[17]           ; clk        ; 3.767 ; 3.767 ; Rise       ; clk             ;
;  adr_out[18]           ; clk        ; 3.604 ; 3.604 ; Rise       ; clk             ;
;  adr_out[19]           ; clk        ; 3.749 ; 3.749 ; Rise       ; clk             ;
;  adr_out[20]           ; clk        ; 3.720 ; 3.720 ; Rise       ; clk             ;
;  adr_out[21]           ; clk        ; 3.767 ; 3.767 ; Rise       ; clk             ;
;  adr_out[22]           ; clk        ; 3.744 ; 3.744 ; Rise       ; clk             ;
;  adr_out[23]           ; clk        ; 3.730 ; 3.730 ; Rise       ; clk             ;
;  adr_out[24]           ; clk        ; 3.717 ; 3.717 ; Rise       ; clk             ;
;  adr_out[25]           ; clk        ; 3.871 ; 3.871 ; Rise       ; clk             ;
;  adr_out[26]           ; clk        ; 3.614 ; 3.614 ; Rise       ; clk             ;
;  adr_out[27]           ; clk        ; 3.758 ; 3.758 ; Rise       ; clk             ;
;  adr_out[28]           ; clk        ; 3.745 ; 3.745 ; Rise       ; clk             ;
;  adr_out[29]           ; clk        ; 3.635 ; 3.635 ; Rise       ; clk             ;
;  adr_out[30]           ; clk        ; 3.630 ; 3.630 ; Rise       ; clk             ;
;  adr_out[31]           ; clk        ; 3.718 ; 3.718 ; Rise       ; clk             ;
; data_wb_reg[*]         ; clk        ; 3.576 ; 3.576 ; Rise       ; clk             ;
;  data_wb_reg[0]        ; clk        ; 3.812 ; 3.812 ; Rise       ; clk             ;
;  data_wb_reg[1]        ; clk        ; 4.240 ; 4.240 ; Rise       ; clk             ;
;  data_wb_reg[2]        ; clk        ; 3.919 ; 3.919 ; Rise       ; clk             ;
;  data_wb_reg[3]        ; clk        ; 3.580 ; 3.580 ; Rise       ; clk             ;
;  data_wb_reg[4]        ; clk        ; 4.241 ; 4.241 ; Rise       ; clk             ;
;  data_wb_reg[5]        ; clk        ; 4.179 ; 4.179 ; Rise       ; clk             ;
;  data_wb_reg[6]        ; clk        ; 3.624 ; 3.624 ; Rise       ; clk             ;
;  data_wb_reg[7]        ; clk        ; 3.789 ; 3.789 ; Rise       ; clk             ;
;  data_wb_reg[8]        ; clk        ; 3.946 ; 3.946 ; Rise       ; clk             ;
;  data_wb_reg[9]        ; clk        ; 3.787 ; 3.787 ; Rise       ; clk             ;
;  data_wb_reg[10]       ; clk        ; 3.615 ; 3.615 ; Rise       ; clk             ;
;  data_wb_reg[11]       ; clk        ; 3.687 ; 3.687 ; Rise       ; clk             ;
;  data_wb_reg[12]       ; clk        ; 3.901 ; 3.901 ; Rise       ; clk             ;
;  data_wb_reg[13]       ; clk        ; 3.976 ; 3.976 ; Rise       ; clk             ;
;  data_wb_reg[14]       ; clk        ; 4.193 ; 4.193 ; Rise       ; clk             ;
;  data_wb_reg[15]       ; clk        ; 4.326 ; 4.326 ; Rise       ; clk             ;
;  data_wb_reg[16]       ; clk        ; 3.606 ; 3.606 ; Rise       ; clk             ;
;  data_wb_reg[17]       ; clk        ; 3.709 ; 3.709 ; Rise       ; clk             ;
;  data_wb_reg[18]       ; clk        ; 3.604 ; 3.604 ; Rise       ; clk             ;
;  data_wb_reg[19]       ; clk        ; 3.682 ; 3.682 ; Rise       ; clk             ;
;  data_wb_reg[20]       ; clk        ; 4.285 ; 4.285 ; Rise       ; clk             ;
;  data_wb_reg[21]       ; clk        ; 4.230 ; 4.230 ; Rise       ; clk             ;
;  data_wb_reg[22]       ; clk        ; 3.576 ; 3.576 ; Rise       ; clk             ;
;  data_wb_reg[23]       ; clk        ; 4.112 ; 4.112 ; Rise       ; clk             ;
;  data_wb_reg[24]       ; clk        ; 3.772 ; 3.772 ; Rise       ; clk             ;
;  data_wb_reg[25]       ; clk        ; 4.187 ; 4.187 ; Rise       ; clk             ;
;  data_wb_reg[26]       ; clk        ; 4.177 ; 4.177 ; Rise       ; clk             ;
;  data_wb_reg[27]       ; clk        ; 4.198 ; 4.198 ; Rise       ; clk             ;
;  data_wb_reg[28]       ; clk        ; 3.674 ; 3.674 ; Rise       ; clk             ;
;  data_wb_reg[29]       ; clk        ; 3.711 ; 3.711 ; Rise       ; clk             ;
;  data_wb_reg[30]       ; clk        ; 4.072 ; 4.072 ; Rise       ; clk             ;
;  data_wb_reg[31]       ; clk        ; 4.232 ; 4.232 ; Rise       ; clk             ;
; reg1_no_ex_reg[*]      ; clk        ; 3.482 ; 3.482 ; Rise       ; clk             ;
;  reg1_no_ex_reg[0]     ; clk        ; 3.551 ; 3.551 ; Rise       ; clk             ;
;  reg1_no_ex_reg[1]     ; clk        ; 3.482 ; 3.482 ; Rise       ; clk             ;
;  reg1_no_ex_reg[2]     ; clk        ; 3.495 ; 3.495 ; Rise       ; clk             ;
;  reg1_no_ex_reg[3]     ; clk        ; 3.549 ; 3.549 ; Rise       ; clk             ;
;  reg1_no_ex_reg[4]     ; clk        ; 3.553 ; 3.553 ; Rise       ; clk             ;
; reg2_no_ex_reg[*]      ; clk        ; 3.465 ; 3.465 ; Rise       ; clk             ;
;  reg2_no_ex_reg[0]     ; clk        ; 3.688 ; 3.688 ; Rise       ; clk             ;
;  reg2_no_ex_reg[1]     ; clk        ; 3.527 ; 3.527 ; Rise       ; clk             ;
;  reg2_no_ex_reg[2]     ; clk        ; 3.597 ; 3.597 ; Rise       ; clk             ;
;  reg2_no_ex_reg[3]     ; clk        ; 3.465 ; 3.465 ; Rise       ; clk             ;
;  reg2_no_ex_reg[4]     ; clk        ; 3.554 ; 3.554 ; Rise       ; clk             ;
+------------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.544   ; 0.723 ; N/A      ; N/A     ; -1.941              ;
;  clk             ; -4.544   ; 0.723 ; N/A      ; N/A     ; -1.941              ;
; Design-wide TNS  ; -335.495 ; 0.0   ; 0.0      ; 0.0     ; -470.885            ;
;  clk             ; -335.495 ; 0.000 ; N/A      ; N/A     ; -470.885            ;
+------------------+----------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------------------+
; Setup Times                                                                         ;
+-------------------------+------------+-------+-------+------------+-----------------+
; Data Port               ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------------+------------+-------+-------+------------+-----------------+
; data_datacache_mem[*]   ; clk        ; 4.999 ; 4.999 ; Fall       ; clk             ;
;  data_datacache_mem[0]  ; clk        ; 4.586 ; 4.586 ; Fall       ; clk             ;
;  data_datacache_mem[1]  ; clk        ; 4.550 ; 4.550 ; Fall       ; clk             ;
;  data_datacache_mem[2]  ; clk        ; 4.418 ; 4.418 ; Fall       ; clk             ;
;  data_datacache_mem[3]  ; clk        ; 3.953 ; 3.953 ; Fall       ; clk             ;
;  data_datacache_mem[4]  ; clk        ; 4.288 ; 4.288 ; Fall       ; clk             ;
;  data_datacache_mem[5]  ; clk        ; 4.055 ; 4.055 ; Fall       ; clk             ;
;  data_datacache_mem[6]  ; clk        ; 4.293 ; 4.293 ; Fall       ; clk             ;
;  data_datacache_mem[7]  ; clk        ; 4.871 ; 4.871 ; Fall       ; clk             ;
;  data_datacache_mem[8]  ; clk        ; 4.311 ; 4.311 ; Fall       ; clk             ;
;  data_datacache_mem[9]  ; clk        ; 3.957 ; 3.957 ; Fall       ; clk             ;
;  data_datacache_mem[10] ; clk        ; 3.936 ; 3.936 ; Fall       ; clk             ;
;  data_datacache_mem[11] ; clk        ; 4.874 ; 4.874 ; Fall       ; clk             ;
;  data_datacache_mem[12] ; clk        ; 4.320 ; 4.320 ; Fall       ; clk             ;
;  data_datacache_mem[13] ; clk        ; 3.947 ; 3.947 ; Fall       ; clk             ;
;  data_datacache_mem[14] ; clk        ; 3.931 ; 3.931 ; Fall       ; clk             ;
;  data_datacache_mem[15] ; clk        ; 3.896 ; 3.896 ; Fall       ; clk             ;
;  data_datacache_mem[16] ; clk        ; 4.303 ; 4.303 ; Fall       ; clk             ;
;  data_datacache_mem[17] ; clk        ; 4.258 ; 4.258 ; Fall       ; clk             ;
;  data_datacache_mem[18] ; clk        ; 3.973 ; 3.973 ; Fall       ; clk             ;
;  data_datacache_mem[19] ; clk        ; 4.617 ; 4.617 ; Fall       ; clk             ;
;  data_datacache_mem[20] ; clk        ; 4.402 ; 4.402 ; Fall       ; clk             ;
;  data_datacache_mem[21] ; clk        ; 4.688 ; 4.688 ; Fall       ; clk             ;
;  data_datacache_mem[22] ; clk        ; 4.584 ; 4.584 ; Fall       ; clk             ;
;  data_datacache_mem[23] ; clk        ; 4.252 ; 4.252 ; Fall       ; clk             ;
;  data_datacache_mem[24] ; clk        ; 4.301 ; 4.301 ; Fall       ; clk             ;
;  data_datacache_mem[25] ; clk        ; 3.572 ; 3.572 ; Fall       ; clk             ;
;  data_datacache_mem[26] ; clk        ; 4.620 ; 4.620 ; Fall       ; clk             ;
;  data_datacache_mem[27] ; clk        ; 4.999 ; 4.999 ; Fall       ; clk             ;
;  data_datacache_mem[28] ; clk        ; 4.289 ; 4.289 ; Fall       ; clk             ;
;  data_datacache_mem[29] ; clk        ; 3.551 ; 3.551 ; Fall       ; clk             ;
;  data_datacache_mem[30] ; clk        ; 3.548 ; 3.548 ; Fall       ; clk             ;
;  data_datacache_mem[31] ; clk        ; 4.583 ; 4.583 ; Fall       ; clk             ;
; ir_in[*]                ; clk        ; 4.873 ; 4.873 ; Fall       ; clk             ;
;  ir_in[11]              ; clk        ; 3.885 ; 3.885 ; Fall       ; clk             ;
;  ir_in[12]              ; clk        ; 3.815 ; 3.815 ; Fall       ; clk             ;
;  ir_in[13]              ; clk        ; 3.705 ; 3.705 ; Fall       ; clk             ;
;  ir_in[14]              ; clk        ; 3.541 ; 3.541 ; Fall       ; clk             ;
;  ir_in[15]              ; clk        ; 3.184 ; 3.184 ; Fall       ; clk             ;
;  ir_in[16]              ; clk        ; 3.587 ; 3.587 ; Fall       ; clk             ;
;  ir_in[17]              ; clk        ; 3.537 ; 3.537 ; Fall       ; clk             ;
;  ir_in[18]              ; clk        ; 3.493 ; 3.493 ; Fall       ; clk             ;
;  ir_in[19]              ; clk        ; 3.126 ; 3.126 ; Fall       ; clk             ;
;  ir_in[20]              ; clk        ; 3.743 ; 3.743 ; Fall       ; clk             ;
;  ir_in[21]              ; clk        ; 3.569 ; 3.569 ; Fall       ; clk             ;
;  ir_in[22]              ; clk        ; 4.280 ; 4.280 ; Fall       ; clk             ;
;  ir_in[23]              ; clk        ; 4.307 ; 4.307 ; Fall       ; clk             ;
;  ir_in[24]              ; clk        ; 4.873 ; 4.873 ; Fall       ; clk             ;
;  ir_in[25]              ; clk        ; 4.447 ; 4.447 ; Fall       ; clk             ;
;  ir_in[26]              ; clk        ; 3.472 ; 3.472 ; Fall       ; clk             ;
;  ir_in[27]              ; clk        ; 3.559 ; 3.559 ; Fall       ; clk             ;
;  ir_in[28]              ; clk        ; 3.565 ; 3.565 ; Fall       ; clk             ;
;  ir_in[29]              ; clk        ; 3.519 ; 3.519 ; Fall       ; clk             ;
;  ir_in[30]              ; clk        ; 3.174 ; 3.174 ; Fall       ; clk             ;
;  ir_in[31]              ; clk        ; 3.163 ; 3.163 ; Fall       ; clk             ;
; reg1_data_reg_ex[*]     ; clk        ; 3.689 ; 3.689 ; Fall       ; clk             ;
;  reg1_data_reg_ex[0]    ; clk        ; 3.470 ; 3.470 ; Fall       ; clk             ;
;  reg1_data_reg_ex[1]    ; clk        ; 3.550 ; 3.550 ; Fall       ; clk             ;
;  reg1_data_reg_ex[2]    ; clk        ; 3.575 ; 3.575 ; Fall       ; clk             ;
;  reg1_data_reg_ex[3]    ; clk        ; 3.596 ; 3.596 ; Fall       ; clk             ;
;  reg1_data_reg_ex[4]    ; clk        ; 3.587 ; 3.587 ; Fall       ; clk             ;
;  reg1_data_reg_ex[5]    ; clk        ; 3.689 ; 3.689 ; Fall       ; clk             ;
;  reg1_data_reg_ex[6]    ; clk        ; 3.189 ; 3.189 ; Fall       ; clk             ;
;  reg1_data_reg_ex[7]    ; clk        ; 3.445 ; 3.445 ; Fall       ; clk             ;
;  reg1_data_reg_ex[8]    ; clk        ; 3.219 ; 3.219 ; Fall       ; clk             ;
;  reg1_data_reg_ex[9]    ; clk        ; 3.514 ; 3.514 ; Fall       ; clk             ;
;  reg1_data_reg_ex[10]   ; clk        ; 3.103 ; 3.103 ; Fall       ; clk             ;
;  reg1_data_reg_ex[11]   ; clk        ; 3.146 ; 3.146 ; Fall       ; clk             ;
;  reg1_data_reg_ex[12]   ; clk        ; 3.556 ; 3.556 ; Fall       ; clk             ;
;  reg1_data_reg_ex[13]   ; clk        ; 3.609 ; 3.609 ; Fall       ; clk             ;
;  reg1_data_reg_ex[14]   ; clk        ; 3.582 ; 3.582 ; Fall       ; clk             ;
;  reg1_data_reg_ex[15]   ; clk        ; 3.086 ; 3.086 ; Fall       ; clk             ;
;  reg1_data_reg_ex[16]   ; clk        ; 3.065 ; 3.065 ; Fall       ; clk             ;
;  reg1_data_reg_ex[17]   ; clk        ; 3.071 ; 3.071 ; Fall       ; clk             ;
;  reg1_data_reg_ex[18]   ; clk        ; 3.181 ; 3.181 ; Fall       ; clk             ;
;  reg1_data_reg_ex[19]   ; clk        ; 3.584 ; 3.584 ; Fall       ; clk             ;
;  reg1_data_reg_ex[20]   ; clk        ; 3.536 ; 3.536 ; Fall       ; clk             ;
;  reg1_data_reg_ex[21]   ; clk        ; 3.195 ; 3.195 ; Fall       ; clk             ;
;  reg1_data_reg_ex[22]   ; clk        ; 3.186 ; 3.186 ; Fall       ; clk             ;
;  reg1_data_reg_ex[23]   ; clk        ; 3.207 ; 3.207 ; Fall       ; clk             ;
;  reg1_data_reg_ex[24]   ; clk        ; 3.026 ; 3.026 ; Fall       ; clk             ;
;  reg1_data_reg_ex[25]   ; clk        ; 3.099 ; 3.099 ; Fall       ; clk             ;
;  reg1_data_reg_ex[26]   ; clk        ; 3.565 ; 3.565 ; Fall       ; clk             ;
;  reg1_data_reg_ex[27]   ; clk        ; 3.135 ; 3.135 ; Fall       ; clk             ;
;  reg1_data_reg_ex[28]   ; clk        ; 3.642 ; 3.642 ; Fall       ; clk             ;
;  reg1_data_reg_ex[29]   ; clk        ; 3.543 ; 3.543 ; Fall       ; clk             ;
;  reg1_data_reg_ex[30]   ; clk        ; 3.487 ; 3.487 ; Fall       ; clk             ;
;  reg1_data_reg_ex[31]   ; clk        ; 3.555 ; 3.555 ; Fall       ; clk             ;
+-------------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Hold Times                                                                            ;
+-------------------------+------------+--------+--------+------------+-----------------+
; Data Port               ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------------+------------+--------+--------+------------+-----------------+
; data_datacache_mem[*]   ; clk        ; -1.336 ; -1.336 ; Fall       ; clk             ;
;  data_datacache_mem[0]  ; clk        ; -1.619 ; -1.619 ; Fall       ; clk             ;
;  data_datacache_mem[1]  ; clk        ; -1.697 ; -1.697 ; Fall       ; clk             ;
;  data_datacache_mem[2]  ; clk        ; -1.641 ; -1.641 ; Fall       ; clk             ;
;  data_datacache_mem[3]  ; clk        ; -1.477 ; -1.477 ; Fall       ; clk             ;
;  data_datacache_mem[4]  ; clk        ; -1.562 ; -1.562 ; Fall       ; clk             ;
;  data_datacache_mem[5]  ; clk        ; -1.526 ; -1.526 ; Fall       ; clk             ;
;  data_datacache_mem[6]  ; clk        ; -1.576 ; -1.576 ; Fall       ; clk             ;
;  data_datacache_mem[7]  ; clk        ; -1.826 ; -1.826 ; Fall       ; clk             ;
;  data_datacache_mem[8]  ; clk        ; -1.584 ; -1.584 ; Fall       ; clk             ;
;  data_datacache_mem[9]  ; clk        ; -1.492 ; -1.492 ; Fall       ; clk             ;
;  data_datacache_mem[10] ; clk        ; -1.470 ; -1.470 ; Fall       ; clk             ;
;  data_datacache_mem[11] ; clk        ; -1.802 ; -1.802 ; Fall       ; clk             ;
;  data_datacache_mem[12] ; clk        ; -1.603 ; -1.603 ; Fall       ; clk             ;
;  data_datacache_mem[13] ; clk        ; -1.462 ; -1.462 ; Fall       ; clk             ;
;  data_datacache_mem[14] ; clk        ; -1.461 ; -1.461 ; Fall       ; clk             ;
;  data_datacache_mem[15] ; clk        ; -1.442 ; -1.442 ; Fall       ; clk             ;
;  data_datacache_mem[16] ; clk        ; -1.585 ; -1.585 ; Fall       ; clk             ;
;  data_datacache_mem[17] ; clk        ; -1.543 ; -1.543 ; Fall       ; clk             ;
;  data_datacache_mem[18] ; clk        ; -1.502 ; -1.502 ; Fall       ; clk             ;
;  data_datacache_mem[19] ; clk        ; -1.687 ; -1.687 ; Fall       ; clk             ;
;  data_datacache_mem[20] ; clk        ; -1.630 ; -1.630 ; Fall       ; clk             ;
;  data_datacache_mem[21] ; clk        ; -1.708 ; -1.708 ; Fall       ; clk             ;
;  data_datacache_mem[22] ; clk        ; -1.622 ; -1.622 ; Fall       ; clk             ;
;  data_datacache_mem[23] ; clk        ; -1.539 ; -1.539 ; Fall       ; clk             ;
;  data_datacache_mem[24] ; clk        ; -1.578 ; -1.578 ; Fall       ; clk             ;
;  data_datacache_mem[25] ; clk        ; -1.359 ; -1.359 ; Fall       ; clk             ;
;  data_datacache_mem[26] ; clk        ; -1.709 ; -1.709 ; Fall       ; clk             ;
;  data_datacache_mem[27] ; clk        ; -1.837 ; -1.837 ; Fall       ; clk             ;
;  data_datacache_mem[28] ; clk        ; -1.560 ; -1.560 ; Fall       ; clk             ;
;  data_datacache_mem[29] ; clk        ; -1.342 ; -1.342 ; Fall       ; clk             ;
;  data_datacache_mem[30] ; clk        ; -1.336 ; -1.336 ; Fall       ; clk             ;
;  data_datacache_mem[31] ; clk        ; -1.660 ; -1.660 ; Fall       ; clk             ;
; ir_in[*]                ; clk        ; -1.257 ; -1.257 ; Fall       ; clk             ;
;  ir_in[11]              ; clk        ; -1.491 ; -1.491 ; Fall       ; clk             ;
;  ir_in[12]              ; clk        ; -1.442 ; -1.442 ; Fall       ; clk             ;
;  ir_in[13]              ; clk        ; -1.482 ; -1.482 ; Fall       ; clk             ;
;  ir_in[14]              ; clk        ; -1.381 ; -1.381 ; Fall       ; clk             ;
;  ir_in[15]              ; clk        ; -1.323 ; -1.323 ; Fall       ; clk             ;
;  ir_in[16]              ; clk        ; -1.434 ; -1.434 ; Fall       ; clk             ;
;  ir_in[17]              ; clk        ; -1.390 ; -1.390 ; Fall       ; clk             ;
;  ir_in[18]              ; clk        ; -1.346 ; -1.346 ; Fall       ; clk             ;
;  ir_in[19]              ; clk        ; -1.257 ; -1.257 ; Fall       ; clk             ;
;  ir_in[20]              ; clk        ; -1.515 ; -1.515 ; Fall       ; clk             ;
;  ir_in[21]              ; clk        ; -1.361 ; -1.361 ; Fall       ; clk             ;
;  ir_in[22]              ; clk        ; -1.555 ; -1.555 ; Fall       ; clk             ;
;  ir_in[23]              ; clk        ; -1.594 ; -1.594 ; Fall       ; clk             ;
;  ir_in[24]              ; clk        ; -1.838 ; -1.838 ; Fall       ; clk             ;
;  ir_in[25]              ; clk        ; -1.662 ; -1.662 ; Fall       ; clk             ;
;  ir_in[26]              ; clk        ; -1.376 ; -1.376 ; Fall       ; clk             ;
;  ir_in[27]              ; clk        ; -1.402 ; -1.402 ; Fall       ; clk             ;
;  ir_in[28]              ; clk        ; -1.406 ; -1.406 ; Fall       ; clk             ;
;  ir_in[29]              ; clk        ; -1.360 ; -1.360 ; Fall       ; clk             ;
;  ir_in[30]              ; clk        ; -1.299 ; -1.299 ; Fall       ; clk             ;
;  ir_in[31]              ; clk        ; -1.291 ; -1.291 ; Fall       ; clk             ;
; reg1_data_reg_ex[*]     ; clk        ; -1.226 ; -1.226 ; Fall       ; clk             ;
;  reg1_data_reg_ex[0]    ; clk        ; -1.343 ; -1.343 ; Fall       ; clk             ;
;  reg1_data_reg_ex[1]    ; clk        ; -1.348 ; -1.348 ; Fall       ; clk             ;
;  reg1_data_reg_ex[2]    ; clk        ; -1.372 ; -1.372 ; Fall       ; clk             ;
;  reg1_data_reg_ex[3]    ; clk        ; -1.396 ; -1.396 ; Fall       ; clk             ;
;  reg1_data_reg_ex[4]    ; clk        ; -1.383 ; -1.383 ; Fall       ; clk             ;
;  reg1_data_reg_ex[5]    ; clk        ; -1.470 ; -1.470 ; Fall       ; clk             ;
;  reg1_data_reg_ex[6]    ; clk        ; -1.315 ; -1.315 ; Fall       ; clk             ;
;  reg1_data_reg_ex[7]    ; clk        ; -1.332 ; -1.332 ; Fall       ; clk             ;
;  reg1_data_reg_ex[8]    ; clk        ; -1.346 ; -1.346 ; Fall       ; clk             ;
;  reg1_data_reg_ex[9]    ; clk        ; -1.320 ; -1.320 ; Fall       ; clk             ;
;  reg1_data_reg_ex[10]   ; clk        ; -1.238 ; -1.238 ; Fall       ; clk             ;
;  reg1_data_reg_ex[11]   ; clk        ; -1.275 ; -1.275 ; Fall       ; clk             ;
;  reg1_data_reg_ex[12]   ; clk        ; -1.360 ; -1.360 ; Fall       ; clk             ;
;  reg1_data_reg_ex[13]   ; clk        ; -1.410 ; -1.410 ; Fall       ; clk             ;
;  reg1_data_reg_ex[14]   ; clk        ; -1.383 ; -1.383 ; Fall       ; clk             ;
;  reg1_data_reg_ex[15]   ; clk        ; -1.226 ; -1.226 ; Fall       ; clk             ;
;  reg1_data_reg_ex[16]   ; clk        ; -1.269 ; -1.269 ; Fall       ; clk             ;
;  reg1_data_reg_ex[17]   ; clk        ; -1.276 ; -1.276 ; Fall       ; clk             ;
;  reg1_data_reg_ex[18]   ; clk        ; -1.311 ; -1.311 ; Fall       ; clk             ;
;  reg1_data_reg_ex[19]   ; clk        ; -1.387 ; -1.387 ; Fall       ; clk             ;
;  reg1_data_reg_ex[20]   ; clk        ; -1.338 ; -1.338 ; Fall       ; clk             ;
;  reg1_data_reg_ex[21]   ; clk        ; -1.325 ; -1.325 ; Fall       ; clk             ;
;  reg1_data_reg_ex[22]   ; clk        ; -1.317 ; -1.317 ; Fall       ; clk             ;
;  reg1_data_reg_ex[23]   ; clk        ; -1.335 ; -1.335 ; Fall       ; clk             ;
;  reg1_data_reg_ex[24]   ; clk        ; -1.235 ; -1.235 ; Fall       ; clk             ;
;  reg1_data_reg_ex[25]   ; clk        ; -1.233 ; -1.233 ; Fall       ; clk             ;
;  reg1_data_reg_ex[26]   ; clk        ; -1.362 ; -1.362 ; Fall       ; clk             ;
;  reg1_data_reg_ex[27]   ; clk        ; -1.334 ; -1.334 ; Fall       ; clk             ;
;  reg1_data_reg_ex[28]   ; clk        ; -1.432 ; -1.432 ; Fall       ; clk             ;
;  reg1_data_reg_ex[29]   ; clk        ; -1.345 ; -1.345 ; Fall       ; clk             ;
;  reg1_data_reg_ex[30]   ; clk        ; -1.373 ; -1.373 ; Fall       ; clk             ;
;  reg1_data_reg_ex[31]   ; clk        ; -1.355 ; -1.355 ; Fall       ; clk             ;
+-------------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------+
; Clock to Output Times                                                                ;
+------------------------+------------+--------+--------+------------+-----------------+
; Data Port              ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------------+------------+--------+--------+------------+-----------------+
; Reg_wb_reg[*]          ; clk        ; 9.955  ; 9.955  ; Rise       ; clk             ;
;  Reg_wb_reg[0]         ; clk        ; 9.955  ; 9.955  ; Rise       ; clk             ;
;  Reg_wb_reg[1]         ; clk        ; 9.590  ; 9.590  ; Rise       ; clk             ;
;  Reg_wb_reg[2]         ; clk        ; 8.874  ; 8.874  ; Rise       ; clk             ;
;  Reg_wb_reg[3]         ; clk        ; 8.566  ; 8.566  ; Rise       ; clk             ;
;  Reg_wb_reg[4]         ; clk        ; 8.571  ; 8.571  ; Rise       ; clk             ;
; adr_mem_datacache[*]   ; clk        ; 7.858  ; 7.858  ; Rise       ; clk             ;
;  adr_mem_datacache[0]  ; clk        ; 7.777  ; 7.777  ; Rise       ; clk             ;
;  adr_mem_datacache[1]  ; clk        ; 7.813  ; 7.813  ; Rise       ; clk             ;
;  adr_mem_datacache[2]  ; clk        ; 7.760  ; 7.760  ; Rise       ; clk             ;
;  adr_mem_datacache[3]  ; clk        ; 7.798  ; 7.798  ; Rise       ; clk             ;
;  adr_mem_datacache[4]  ; clk        ; 7.795  ; 7.795  ; Rise       ; clk             ;
;  adr_mem_datacache[5]  ; clk        ; 7.821  ; 7.821  ; Rise       ; clk             ;
;  adr_mem_datacache[6]  ; clk        ; 7.303  ; 7.303  ; Rise       ; clk             ;
;  adr_mem_datacache[7]  ; clk        ; 7.858  ; 7.858  ; Rise       ; clk             ;
;  adr_mem_datacache[8]  ; clk        ; 7.284  ; 7.284  ; Rise       ; clk             ;
;  adr_mem_datacache[9]  ; clk        ; 7.782  ; 7.782  ; Rise       ; clk             ;
;  adr_mem_datacache[10] ; clk        ; 7.393  ; 7.393  ; Rise       ; clk             ;
;  adr_mem_datacache[11] ; clk        ; 7.306  ; 7.306  ; Rise       ; clk             ;
;  adr_mem_datacache[12] ; clk        ; 7.801  ; 7.801  ; Rise       ; clk             ;
;  adr_mem_datacache[13] ; clk        ; 7.799  ; 7.799  ; Rise       ; clk             ;
;  adr_mem_datacache[14] ; clk        ; 7.765  ; 7.765  ; Rise       ; clk             ;
;  adr_mem_datacache[15] ; clk        ; 7.430  ; 7.430  ; Rise       ; clk             ;
;  adr_mem_datacache[16] ; clk        ; 7.327  ; 7.327  ; Rise       ; clk             ;
;  adr_mem_datacache[17] ; clk        ; 7.351  ; 7.351  ; Rise       ; clk             ;
;  adr_mem_datacache[18] ; clk        ; 7.352  ; 7.352  ; Rise       ; clk             ;
;  adr_mem_datacache[19] ; clk        ; 7.822  ; 7.822  ; Rise       ; clk             ;
;  adr_mem_datacache[20] ; clk        ; 7.750  ; 7.750  ; Rise       ; clk             ;
;  adr_mem_datacache[21] ; clk        ; 7.318  ; 7.318  ; Rise       ; clk             ;
;  adr_mem_datacache[22] ; clk        ; 7.386  ; 7.386  ; Rise       ; clk             ;
;  adr_mem_datacache[23] ; clk        ; 7.345  ; 7.345  ; Rise       ; clk             ;
;  adr_mem_datacache[24] ; clk        ; 7.550  ; 7.550  ; Rise       ; clk             ;
;  adr_mem_datacache[25] ; clk        ; 7.354  ; 7.354  ; Rise       ; clk             ;
;  adr_mem_datacache[26] ; clk        ; 7.806  ; 7.806  ; Rise       ; clk             ;
;  adr_mem_datacache[27] ; clk        ; 7.317  ; 7.317  ; Rise       ; clk             ;
;  adr_mem_datacache[28] ; clk        ; 7.721  ; 7.721  ; Rise       ; clk             ;
;  adr_mem_datacache[29] ; clk        ; 7.812  ; 7.812  ; Rise       ; clk             ;
;  adr_mem_datacache[30] ; clk        ; 7.714  ; 7.714  ; Rise       ; clk             ;
;  adr_mem_datacache[31] ; clk        ; 7.783  ; 7.783  ; Rise       ; clk             ;
; adr_out[*]             ; clk        ; 8.585  ; 8.585  ; Rise       ; clk             ;
;  adr_out[0]            ; clk        ; 8.548  ; 8.548  ; Rise       ; clk             ;
;  adr_out[1]            ; clk        ; 8.149  ; 8.149  ; Rise       ; clk             ;
;  adr_out[2]            ; clk        ; 8.149  ; 8.149  ; Rise       ; clk             ;
;  adr_out[3]            ; clk        ; 8.148  ; 8.148  ; Rise       ; clk             ;
;  adr_out[4]            ; clk        ; 8.571  ; 8.571  ; Rise       ; clk             ;
;  adr_out[5]            ; clk        ; 7.858  ; 7.858  ; Rise       ; clk             ;
;  adr_out[6]            ; clk        ; 7.838  ; 7.838  ; Rise       ; clk             ;
;  adr_out[7]            ; clk        ; 7.827  ; 7.827  ; Rise       ; clk             ;
;  adr_out[8]            ; clk        ; 8.582  ; 8.582  ; Rise       ; clk             ;
;  adr_out[9]            ; clk        ; 7.842  ; 7.842  ; Rise       ; clk             ;
;  adr_out[10]           ; clk        ; 7.843  ; 7.843  ; Rise       ; clk             ;
;  adr_out[11]           ; clk        ; 7.796  ; 7.796  ; Rise       ; clk             ;
;  adr_out[12]           ; clk        ; 7.850  ; 7.850  ; Rise       ; clk             ;
;  adr_out[13]           ; clk        ; 8.211  ; 8.211  ; Rise       ; clk             ;
;  adr_out[14]           ; clk        ; 7.835  ; 7.835  ; Rise       ; clk             ;
;  adr_out[15]           ; clk        ; 7.828  ; 7.828  ; Rise       ; clk             ;
;  adr_out[16]           ; clk        ; 8.174  ; 8.174  ; Rise       ; clk             ;
;  adr_out[17]           ; clk        ; 8.220  ; 8.220  ; Rise       ; clk             ;
;  adr_out[18]           ; clk        ; 8.018  ; 8.018  ; Rise       ; clk             ;
;  adr_out[19]           ; clk        ; 8.445  ; 8.445  ; Rise       ; clk             ;
;  adr_out[20]           ; clk        ; 8.175  ; 8.175  ; Rise       ; clk             ;
;  adr_out[21]           ; clk        ; 8.222  ; 8.222  ; Rise       ; clk             ;
;  adr_out[22]           ; clk        ; 8.463  ; 8.463  ; Rise       ; clk             ;
;  adr_out[23]           ; clk        ; 8.438  ; 8.438  ; Rise       ; clk             ;
;  adr_out[24]           ; clk        ; 8.204  ; 8.204  ; Rise       ; clk             ;
;  adr_out[25]           ; clk        ; 8.585  ; 8.585  ; Rise       ; clk             ;
;  adr_out[26]           ; clk        ; 7.815  ; 7.815  ; Rise       ; clk             ;
;  adr_out[27]           ; clk        ; 8.207  ; 8.207  ; Rise       ; clk             ;
;  adr_out[28]           ; clk        ; 8.210  ; 8.210  ; Rise       ; clk             ;
;  adr_out[29]           ; clk        ; 8.094  ; 8.094  ; Rise       ; clk             ;
;  adr_out[30]           ; clk        ; 8.081  ; 8.081  ; Rise       ; clk             ;
;  adr_out[31]           ; clk        ; 8.206  ; 8.206  ; Rise       ; clk             ;
; data_wb_reg[*]         ; clk        ; 10.309 ; 10.309 ; Rise       ; clk             ;
;  data_wb_reg[0]        ; clk        ; 8.498  ; 8.498  ; Rise       ; clk             ;
;  data_wb_reg[1]        ; clk        ; 9.960  ; 9.960  ; Rise       ; clk             ;
;  data_wb_reg[2]        ; clk        ; 8.862  ; 8.862  ; Rise       ; clk             ;
;  data_wb_reg[3]        ; clk        ; 7.754  ; 7.754  ; Rise       ; clk             ;
;  data_wb_reg[4]        ; clk        ; 9.952  ; 9.952  ; Rise       ; clk             ;
;  data_wb_reg[5]        ; clk        ; 9.676  ; 9.676  ; Rise       ; clk             ;
;  data_wb_reg[6]        ; clk        ; 7.799  ; 7.799  ; Rise       ; clk             ;
;  data_wb_reg[7]        ; clk        ; 8.473  ; 8.473  ; Rise       ; clk             ;
;  data_wb_reg[8]        ; clk        ; 8.803  ; 8.803  ; Rise       ; clk             ;
;  data_wb_reg[9]        ; clk        ; 8.488  ; 8.488  ; Rise       ; clk             ;
;  data_wb_reg[10]       ; clk        ; 7.791  ; 7.791  ; Rise       ; clk             ;
;  data_wb_reg[11]       ; clk        ; 8.124  ; 8.124  ; Rise       ; clk             ;
;  data_wb_reg[12]       ; clk        ; 8.849  ; 8.849  ; Rise       ; clk             ;
;  data_wb_reg[13]       ; clk        ; 8.837  ; 8.837  ; Rise       ; clk             ;
;  data_wb_reg[14]       ; clk        ; 9.566  ; 9.566  ; Rise       ; clk             ;
;  data_wb_reg[15]       ; clk        ; 10.309 ; 10.309 ; Rise       ; clk             ;
;  data_wb_reg[16]       ; clk        ; 7.781  ; 7.781  ; Rise       ; clk             ;
;  data_wb_reg[17]       ; clk        ; 8.137  ; 8.137  ; Rise       ; clk             ;
;  data_wb_reg[18]       ; clk        ; 7.779  ; 7.779  ; Rise       ; clk             ;
;  data_wb_reg[19]       ; clk        ; 8.114  ; 8.114  ; Rise       ; clk             ;
;  data_wb_reg[20]       ; clk        ; 9.908  ; 9.908  ; Rise       ; clk             ;
;  data_wb_reg[21]       ; clk        ; 9.940  ; 9.940  ; Rise       ; clk             ;
;  data_wb_reg[22]       ; clk        ; 7.751  ; 7.751  ; Rise       ; clk             ;
;  data_wb_reg[23]       ; clk        ; 9.561  ; 9.561  ; Rise       ; clk             ;
;  data_wb_reg[24]       ; clk        ; 8.458  ; 8.458  ; Rise       ; clk             ;
;  data_wb_reg[25]       ; clk        ; 9.906  ; 9.906  ; Rise       ; clk             ;
;  data_wb_reg[26]       ; clk        ; 9.682  ; 9.682  ; Rise       ; clk             ;
;  data_wb_reg[27]       ; clk        ; 9.712  ; 9.712  ; Rise       ; clk             ;
;  data_wb_reg[28]       ; clk        ; 8.109  ; 8.109  ; Rise       ; clk             ;
;  data_wb_reg[29]       ; clk        ; 8.139  ; 8.139  ; Rise       ; clk             ;
;  data_wb_reg[30]       ; clk        ; 9.164  ; 9.164  ; Rise       ; clk             ;
;  data_wb_reg[31]       ; clk        ; 9.939  ; 9.939  ; Rise       ; clk             ;
; reg1_no_ex_reg[*]      ; clk        ; 7.800  ; 7.800  ; Rise       ; clk             ;
;  reg1_no_ex_reg[0]     ; clk        ; 7.709  ; 7.709  ; Rise       ; clk             ;
;  reg1_no_ex_reg[1]     ; clk        ; 7.421  ; 7.421  ; Rise       ; clk             ;
;  reg1_no_ex_reg[2]     ; clk        ; 7.458  ; 7.458  ; Rise       ; clk             ;
;  reg1_no_ex_reg[3]     ; clk        ; 7.773  ; 7.773  ; Rise       ; clk             ;
;  reg1_no_ex_reg[4]     ; clk        ; 7.800  ; 7.800  ; Rise       ; clk             ;
; reg2_no_ex_reg[*]      ; clk        ; 8.167  ; 8.167  ; Rise       ; clk             ;
;  reg2_no_ex_reg[0]     ; clk        ; 8.167  ; 8.167  ; Rise       ; clk             ;
;  reg2_no_ex_reg[1]     ; clk        ; 7.771  ; 7.771  ; Rise       ; clk             ;
;  reg2_no_ex_reg[2]     ; clk        ; 8.052  ; 8.052  ; Rise       ; clk             ;
;  reg2_no_ex_reg[3]     ; clk        ; 7.621  ; 7.621  ; Rise       ; clk             ;
;  reg2_no_ex_reg[4]     ; clk        ; 7.778  ; 7.778  ; Rise       ; clk             ;
+------------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                      ;
+------------------------+------------+-------+-------+------------+-----------------+
; Data Port              ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------------+------------+-------+-------+------------+-----------------+
; Reg_wb_reg[*]          ; clk        ; 3.850 ; 3.850 ; Rise       ; clk             ;
;  Reg_wb_reg[0]         ; clk        ; 4.224 ; 4.224 ; Rise       ; clk             ;
;  Reg_wb_reg[1]         ; clk        ; 4.132 ; 4.132 ; Rise       ; clk             ;
;  Reg_wb_reg[2]         ; clk        ; 3.916 ; 3.916 ; Rise       ; clk             ;
;  Reg_wb_reg[3]         ; clk        ; 3.850 ; 3.850 ; Rise       ; clk             ;
;  Reg_wb_reg[4]         ; clk        ; 3.852 ; 3.852 ; Rise       ; clk             ;
; adr_mem_datacache[*]   ; clk        ; 3.339 ; 3.339 ; Rise       ; clk             ;
;  adr_mem_datacache[0]  ; clk        ; 3.602 ; 3.602 ; Rise       ; clk             ;
;  adr_mem_datacache[1]  ; clk        ; 3.635 ; 3.635 ; Rise       ; clk             ;
;  adr_mem_datacache[2]  ; clk        ; 3.585 ; 3.585 ; Rise       ; clk             ;
;  adr_mem_datacache[3]  ; clk        ; 3.618 ; 3.618 ; Rise       ; clk             ;
;  adr_mem_datacache[4]  ; clk        ; 3.620 ; 3.620 ; Rise       ; clk             ;
;  adr_mem_datacache[5]  ; clk        ; 3.641 ; 3.641 ; Rise       ; clk             ;
;  adr_mem_datacache[6]  ; clk        ; 3.359 ; 3.359 ; Rise       ; clk             ;
;  adr_mem_datacache[7]  ; clk        ; 3.616 ; 3.616 ; Rise       ; clk             ;
;  adr_mem_datacache[8]  ; clk        ; 3.339 ; 3.339 ; Rise       ; clk             ;
;  adr_mem_datacache[9]  ; clk        ; 3.599 ; 3.599 ; Rise       ; clk             ;
;  adr_mem_datacache[10] ; clk        ; 3.438 ; 3.438 ; Rise       ; clk             ;
;  adr_mem_datacache[11] ; clk        ; 3.360 ; 3.360 ; Rise       ; clk             ;
;  adr_mem_datacache[12] ; clk        ; 3.619 ; 3.619 ; Rise       ; clk             ;
;  adr_mem_datacache[13] ; clk        ; 3.620 ; 3.620 ; Rise       ; clk             ;
;  adr_mem_datacache[14] ; clk        ; 3.586 ; 3.586 ; Rise       ; clk             ;
;  adr_mem_datacache[15] ; clk        ; 3.470 ; 3.470 ; Rise       ; clk             ;
;  adr_mem_datacache[16] ; clk        ; 3.380 ; 3.380 ; Rise       ; clk             ;
;  adr_mem_datacache[17] ; clk        ; 3.403 ; 3.403 ; Rise       ; clk             ;
;  adr_mem_datacache[18] ; clk        ; 3.405 ; 3.405 ; Rise       ; clk             ;
;  adr_mem_datacache[19] ; clk        ; 3.642 ; 3.642 ; Rise       ; clk             ;
;  adr_mem_datacache[20] ; clk        ; 3.571 ; 3.571 ; Rise       ; clk             ;
;  adr_mem_datacache[21] ; clk        ; 3.371 ; 3.371 ; Rise       ; clk             ;
;  adr_mem_datacache[22] ; clk        ; 3.438 ; 3.438 ; Rise       ; clk             ;
;  adr_mem_datacache[23] ; clk        ; 3.400 ; 3.400 ; Rise       ; clk             ;
;  adr_mem_datacache[24] ; clk        ; 3.539 ; 3.539 ; Rise       ; clk             ;
;  adr_mem_datacache[25] ; clk        ; 3.402 ; 3.402 ; Rise       ; clk             ;
;  adr_mem_datacache[26] ; clk        ; 3.629 ; 3.629 ; Rise       ; clk             ;
;  adr_mem_datacache[27] ; clk        ; 3.375 ; 3.375 ; Rise       ; clk             ;
;  adr_mem_datacache[28] ; clk        ; 3.529 ; 3.529 ; Rise       ; clk             ;
;  adr_mem_datacache[29] ; clk        ; 3.634 ; 3.634 ; Rise       ; clk             ;
;  adr_mem_datacache[30] ; clk        ; 3.530 ; 3.530 ; Rise       ; clk             ;
;  adr_mem_datacache[31] ; clk        ; 3.543 ; 3.543 ; Rise       ; clk             ;
; adr_out[*]             ; clk        ; 3.604 ; 3.604 ; Rise       ; clk             ;
;  adr_out[0]            ; clk        ; 3.847 ; 3.847 ; Rise       ; clk             ;
;  adr_out[1]            ; clk        ; 3.714 ; 3.714 ; Rise       ; clk             ;
;  adr_out[2]            ; clk        ; 3.713 ; 3.713 ; Rise       ; clk             ;
;  adr_out[3]            ; clk        ; 3.713 ; 3.713 ; Rise       ; clk             ;
;  adr_out[4]            ; clk        ; 3.864 ; 3.864 ; Rise       ; clk             ;
;  adr_out[5]            ; clk        ; 3.672 ; 3.672 ; Rise       ; clk             ;
;  adr_out[6]            ; clk        ; 3.652 ; 3.652 ; Rise       ; clk             ;
;  adr_out[7]            ; clk        ; 3.641 ; 3.641 ; Rise       ; clk             ;
;  adr_out[8]            ; clk        ; 3.874 ; 3.874 ; Rise       ; clk             ;
;  adr_out[9]            ; clk        ; 3.659 ; 3.659 ; Rise       ; clk             ;
;  adr_out[10]           ; clk        ; 3.660 ; 3.660 ; Rise       ; clk             ;
;  adr_out[11]           ; clk        ; 3.612 ; 3.612 ; Rise       ; clk             ;
;  adr_out[12]           ; clk        ; 3.663 ; 3.663 ; Rise       ; clk             ;
;  adr_out[13]           ; clk        ; 3.762 ; 3.762 ; Rise       ; clk             ;
;  adr_out[14]           ; clk        ; 3.650 ; 3.650 ; Rise       ; clk             ;
;  adr_out[15]           ; clk        ; 3.642 ; 3.642 ; Rise       ; clk             ;
;  adr_out[16]           ; clk        ; 3.719 ; 3.719 ; Rise       ; clk             ;
;  adr_out[17]           ; clk        ; 3.767 ; 3.767 ; Rise       ; clk             ;
;  adr_out[18]           ; clk        ; 3.604 ; 3.604 ; Rise       ; clk             ;
;  adr_out[19]           ; clk        ; 3.749 ; 3.749 ; Rise       ; clk             ;
;  adr_out[20]           ; clk        ; 3.720 ; 3.720 ; Rise       ; clk             ;
;  adr_out[21]           ; clk        ; 3.767 ; 3.767 ; Rise       ; clk             ;
;  adr_out[22]           ; clk        ; 3.744 ; 3.744 ; Rise       ; clk             ;
;  adr_out[23]           ; clk        ; 3.730 ; 3.730 ; Rise       ; clk             ;
;  adr_out[24]           ; clk        ; 3.717 ; 3.717 ; Rise       ; clk             ;
;  adr_out[25]           ; clk        ; 3.871 ; 3.871 ; Rise       ; clk             ;
;  adr_out[26]           ; clk        ; 3.614 ; 3.614 ; Rise       ; clk             ;
;  adr_out[27]           ; clk        ; 3.758 ; 3.758 ; Rise       ; clk             ;
;  adr_out[28]           ; clk        ; 3.745 ; 3.745 ; Rise       ; clk             ;
;  adr_out[29]           ; clk        ; 3.635 ; 3.635 ; Rise       ; clk             ;
;  adr_out[30]           ; clk        ; 3.630 ; 3.630 ; Rise       ; clk             ;
;  adr_out[31]           ; clk        ; 3.718 ; 3.718 ; Rise       ; clk             ;
; data_wb_reg[*]         ; clk        ; 3.576 ; 3.576 ; Rise       ; clk             ;
;  data_wb_reg[0]        ; clk        ; 3.812 ; 3.812 ; Rise       ; clk             ;
;  data_wb_reg[1]        ; clk        ; 4.240 ; 4.240 ; Rise       ; clk             ;
;  data_wb_reg[2]        ; clk        ; 3.919 ; 3.919 ; Rise       ; clk             ;
;  data_wb_reg[3]        ; clk        ; 3.580 ; 3.580 ; Rise       ; clk             ;
;  data_wb_reg[4]        ; clk        ; 4.241 ; 4.241 ; Rise       ; clk             ;
;  data_wb_reg[5]        ; clk        ; 4.179 ; 4.179 ; Rise       ; clk             ;
;  data_wb_reg[6]        ; clk        ; 3.624 ; 3.624 ; Rise       ; clk             ;
;  data_wb_reg[7]        ; clk        ; 3.789 ; 3.789 ; Rise       ; clk             ;
;  data_wb_reg[8]        ; clk        ; 3.946 ; 3.946 ; Rise       ; clk             ;
;  data_wb_reg[9]        ; clk        ; 3.787 ; 3.787 ; Rise       ; clk             ;
;  data_wb_reg[10]       ; clk        ; 3.615 ; 3.615 ; Rise       ; clk             ;
;  data_wb_reg[11]       ; clk        ; 3.687 ; 3.687 ; Rise       ; clk             ;
;  data_wb_reg[12]       ; clk        ; 3.901 ; 3.901 ; Rise       ; clk             ;
;  data_wb_reg[13]       ; clk        ; 3.976 ; 3.976 ; Rise       ; clk             ;
;  data_wb_reg[14]       ; clk        ; 4.193 ; 4.193 ; Rise       ; clk             ;
;  data_wb_reg[15]       ; clk        ; 4.326 ; 4.326 ; Rise       ; clk             ;
;  data_wb_reg[16]       ; clk        ; 3.606 ; 3.606 ; Rise       ; clk             ;
;  data_wb_reg[17]       ; clk        ; 3.709 ; 3.709 ; Rise       ; clk             ;
;  data_wb_reg[18]       ; clk        ; 3.604 ; 3.604 ; Rise       ; clk             ;
;  data_wb_reg[19]       ; clk        ; 3.682 ; 3.682 ; Rise       ; clk             ;
;  data_wb_reg[20]       ; clk        ; 4.285 ; 4.285 ; Rise       ; clk             ;
;  data_wb_reg[21]       ; clk        ; 4.230 ; 4.230 ; Rise       ; clk             ;
;  data_wb_reg[22]       ; clk        ; 3.576 ; 3.576 ; Rise       ; clk             ;
;  data_wb_reg[23]       ; clk        ; 4.112 ; 4.112 ; Rise       ; clk             ;
;  data_wb_reg[24]       ; clk        ; 3.772 ; 3.772 ; Rise       ; clk             ;
;  data_wb_reg[25]       ; clk        ; 4.187 ; 4.187 ; Rise       ; clk             ;
;  data_wb_reg[26]       ; clk        ; 4.177 ; 4.177 ; Rise       ; clk             ;
;  data_wb_reg[27]       ; clk        ; 4.198 ; 4.198 ; Rise       ; clk             ;
;  data_wb_reg[28]       ; clk        ; 3.674 ; 3.674 ; Rise       ; clk             ;
;  data_wb_reg[29]       ; clk        ; 3.711 ; 3.711 ; Rise       ; clk             ;
;  data_wb_reg[30]       ; clk        ; 4.072 ; 4.072 ; Rise       ; clk             ;
;  data_wb_reg[31]       ; clk        ; 4.232 ; 4.232 ; Rise       ; clk             ;
; reg1_no_ex_reg[*]      ; clk        ; 3.482 ; 3.482 ; Rise       ; clk             ;
;  reg1_no_ex_reg[0]     ; clk        ; 3.551 ; 3.551 ; Rise       ; clk             ;
;  reg1_no_ex_reg[1]     ; clk        ; 3.482 ; 3.482 ; Rise       ; clk             ;
;  reg1_no_ex_reg[2]     ; clk        ; 3.495 ; 3.495 ; Rise       ; clk             ;
;  reg1_no_ex_reg[3]     ; clk        ; 3.549 ; 3.549 ; Rise       ; clk             ;
;  reg1_no_ex_reg[4]     ; clk        ; 3.553 ; 3.553 ; Rise       ; clk             ;
; reg2_no_ex_reg[*]      ; clk        ; 3.465 ; 3.465 ; Rise       ; clk             ;
;  reg2_no_ex_reg[0]     ; clk        ; 3.688 ; 3.688 ; Rise       ; clk             ;
;  reg2_no_ex_reg[1]     ; clk        ; 3.527 ; 3.527 ; Rise       ; clk             ;
;  reg2_no_ex_reg[2]     ; clk        ; 3.597 ; 3.597 ; Rise       ; clk             ;
;  reg2_no_ex_reg[3]     ; clk        ; 3.465 ; 3.465 ; Rise       ; clk             ;
;  reg2_no_ex_reg[4]     ; clk        ; 3.554 ; 3.554 ; Rise       ; clk             ;
+------------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 0        ; 359      ; 588      ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 0        ; 359      ; 588      ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 85    ; 85   ;
; Unconstrained Input Port Paths  ; 85    ; 85   ;
; Unconstrained Output Ports      ; 111   ; 111  ;
; Unconstrained Output Port Paths ; 111   ; 111  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Aug 08 22:06:08 2016
Info: Command: quartus_sta VLSI_Projekat -c CPU
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 125 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'CPU.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.544
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.544      -335.495 clk 
Info (332146): Worst-case hold slack is 1.234
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.234         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.941
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.941      -470.885 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.324
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.324       -49.702 clk 
Info (332146): Worst-case hold slack is 0.723
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.723         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -317.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 408 megabytes
    Info: Processing ended: Mon Aug 08 22:06:10 2016
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


