---
layout:     post                    # 使用的布局（不需要改）
title:      数字逻辑              # 标题 
subtitle:   课堂笔记+课外书籍					 #副标题
date:       2020-01-19              # 时间
author:     Jackson                      # 作者
header-img: img/verilog-chapter1-bg.jpg    #这篇文章标题背景图片
catalog: true                       # 是否归档
tags:                               #标签
- study_note
-









---

# 数字逻辑

## 第一章 基础知识

![image-20200919165450827](http://sql.icrystal.top/image-20200919165450827.png)![image-20200919165839612](C:\Users\JacksonSang\AppData\Roaming\Typora\typora-user-images\image-20200919165839612.png)

### 控制复杂性的艺术

* 抽象：隐蔽不重要的细节。当读者出于某种抽象层次时，最好能了解当前抽象层次的之上和之下的层次。
* 约束：是对设计选择的一种内在限制，通过这种限制可以更有效地在更高的抽象层次上工作。
* 三Y原则
  * hierarchy
  * modularity：所有模块有定义好的功能和接口
  * regularity：在模块之间寻求一致，通用模块**可重复使用多次**。

### 数字抽象

​		数字系统采用离散值变量。然后这些变量需要由连续的物理量来表示，例如电线上的电压、齿轮的位置或者桶中的水位高度等。所以，**设计者必须找到一种将连续变量和离散变量联系在一起的方法**。

* GND：系统中的最低电压，称为地（ground，GND）
* V<sub>DD</sub>：系统中的最高电压，来自电源。在20世纪70~80年代，一般为5V，随着芯片采用了更小的晶体管，V<sub>DD</sub>降到了3.3.V、2.5V、1.8V、1.5V、1.2V，甚至更低以便减少功耗和避免晶体管过载。

#### 逻辑电平

​	通过定义逻辑电平，可以将**连续变量映射到离散的二进制变量。

> 如图1-23所示。第一个门称为驱动源(driver)，第二个门称为接收端(receiver)。驱动源的输出连接到接收端的输入。驱动源产生LOW(O)输出，其电压处于0~V<sub>OL</sub>之间;或者产生 HIGH(1)输出，其电压处于V<sub>OH</sub>~V<sub>DD</sub>之间。如果，接收端的输入电压处于0～V<sub>IL</sub>之间，则接收端认为其输人为LOW。如果接收端的输入电压处于V<sub>IH</sub>～V<sub>DD</sub>之间，则接收端认为其输入为HIGH。如果由于噪声或部件错误，接收端的输入电压处于V<sub>IL</sub>~V<sub>IH</sub>之间的禁止区域(forbidden zone)，则输入门的的行为不可预测。V<sub>OH</sub>和V<sub>OL</sub>称为输出高和输出低逻辑电平，V<sub>IH</sub>和V<sub>IL</sub>称为输入高和输入低逻辑电平。

#### 噪声容限

​	即使驱动源的输出被一些噪声干扰，接收端的输入依然能够检测到正确的逻辑电平。可以加在最坏情况输出上但依然能够正确解释为有效输入的噪声值，称为噪声容限（noise margin）。

![image-20200919172705375](http://sql.icrystal.top/image-20200919172705375.png)

#### 直流电压传输特性

​		由于电压不是突变，如何定义逻辑电平？--->如何选择V<sub>IL</sub>、V<sub>IH</sub>、V<sub>OL</sub>、V<sub>OH</sub>的值。下图为反相器输出电压和输入电压函数图。

![image-20200919173447467](http://sql.icrystal.top/image-20200919173447467.png)

一种选择逻辑电平的合理方法是选择传输特征曲线斜率dV(Y)/dV(A)为-1的位置。这两个位置称为单位增益点（unity gain point），在单位增益点选择逻辑电平可以最大化噪声容限。

#### 静态约束

​	为了避免输入落到禁止区域，数字逻辑门的设计需要遵循静态约束（static discipline）。静态约束要求，对于给定的有效逻辑输入，每个电路元件应该能产生有效的逻辑输出。

​	V<sub>DD</sub>和逻辑电平可以任意选择，但是所有相互通信的逻辑门必须保持兼容的逻辑水平。因此，逻辑门可以按照逻辑系列（logic family）来区分，其中同一逻辑系列的所有门都遵循相同的静态约束。

四种主流的逻辑系列

* TTL
* CMOS
* LVTTL
* LVCMOS

![image-20200919174259397](http://sql.icrystal.top/image-20200919174259397.png)

![image-20200919174449640](C:\Users\JacksonSang\AppData\Roaming\Typora\typora-user-images\image-20200919174449640.png)

### CMOS晶体管

​		Babbage的分析机由齿轮构造，早期的电子计算机由继电器和真空管构成。现代计算机则由廉价的、微型的和可靠的晶体管构成。晶体管（transistor）是一个电子的可控开关。当由电压或者电流施加到控制端时，他将在ON（导通）和OFF（截止）之间切换。

​		晶体管有两大类：

* 双极管（bipolar junction transistor）
* 金属-氧化物-半导体场效应管（Metal-Oxide-Semiconductor field effect transistor，MOSFET或MOS）

#### 半导体

* n型硅：掺杂原子为V族元素，此时掺杂原子会有一个额外的电子不受共价键的束缚，这个电子可以在晶格中自由移动
* p型硅：掺杂原子为Ⅲ族元素，与掺杂原子邻近的硅原子可以移动一个电子过来填充共价键，产生空穴，空穴可以在晶格中迁移。空穴缺少一个负电荷，所以与一个具有正电的粒子相似。

#### 二极管

​	p型硅和n型硅之间的连接点称为二极管（diode）。如下图所示，当阳极的电压高于阴极时，二极管处于正向偏压，电流从阳极流向阴极。当阳极的电压低于阴极时，二极管处于反向偏压，没有电流。

![image-20200919180040420](http://sql.icrystal.top/image-20200919180040420.png)

#### 电容

#### nMOS和pMOS晶体管

* n型晶体管

  很好的导通低电平，导通高电平能力弱

* p型晶体管

  很好的导通高电平，导通低电平能力弱

  ![image-20200919181423936](http://sql.icrystal.top/image-20200919181423936.png)

同时提供两种类型晶体管的工艺称为互补型MOS（complementary MOS，CMOS）

#### CMOS非门

> 图1-32给出了用 CMOS晶体管构成的非门的电路原理图，其中三角形表示地(GND），横线表
> 示电源V<sub>DD</sub>(这些标号在后续电路原理图中不再标出）。nMOS晶体管N1连接地和输出Y， pMOS晶体管P1连接电源和输出Y。两个晶体管的栅极都由输人A控制。

![image-20200919181539944](http://sql.icrystal.top/image-20200919181539944.png)

上面说过nMOS晶体管可以很好的导通低电平，因此此处接地；pMOS晶体管可以很好的导通高电平，因此接V<sub>DD</sub>。

> 如果A=0，则N1截止，P1导通，因此Y相当于连接到电源V<sub>DD</sub>，而与地断开。由于P1可以
> 很好地导通高电平，所以Y可以被拉升到逻辑1(高电平)。如果A=1，则N1导通，P1截止，
> 由于N1可以很好导通低电平，所以Y被拉至逻辑0。

​		如果上拉网络和下拉网络同时导通，则会在电源和地址之间产生短路(short circuit)。门的输出电压可能处于禁止区域，而晶体管将消耗大量能量，很可能会使其烧毁。另一方面，如果上拉网络和下拉网络同时截止，那么输出即不连接到电源，也不连接到地，处于浮空状态(float）。浮空状态的电压是不确定的。通常不希望有浮空输出。

### 数字系统

​		数字系统是一个能够对数字信号进行加工、传递和存储的实体。它是由实现各种功能的数字逻辑电路相互连接而成的。

* 数字信号

  物理量分为：

  * 连续量
    * 时间和数值上均作连续变化的物理量
  * 数字量
    * 时间和数值上都是离散的

  表示模拟量的信号称为模拟信号，表示数字量的称为数字信号。

  Q：什么是信号？

  A：信号是传递有关一些现象的行为或属性的信息的函数https://zhuanlan.zhihu.com/p/147271433

* 数字电路/数字逻辑电路/逻辑电路

  用来处理数字信号的电子线路称为数字电路。由于数字电路的各种功能都是通过逻辑运算和逻辑判断。电路的基本工作信号时二值信号。

数字集成电路的基本逻辑单元是逻辑门。按照单个芯片所集成的逻辑门数量将数字集成电路分为小规模（SSI）、中规模（MSI）、大规模（LSI）和超大规模（VLSI）等几种类型。

### 数字电路的类型和研究方法

#### 数字电路的类型

* ##### 组合逻辑电路

* ##### 时序逻辑电路

#### 研究方法

* ##### 分析

* ##### 设计

​	可编程逻辑器件（Programmable Logic Devices，PLD）的出现，给逻辑设计带来了一种全新的方法，人们不再用常规硬线连接的方法去构造电路，二是接著丰富的计算机软件对器件编程来实现各种逻辑功能。（硬件软化）

### 几种常用的编码

#### 十进制数的二进制编码BCD

​		用4位二进制代码对十进制数字进行编码，简称二-十进制代码，或称为BCD（Binary Coded Decima）码。

* 有权码
  * 8421码
  * 2421码
    * 对9自补
* 无权码
  * 余3码
    * 对9自补

#### 可靠性编码

* Gray码
* 奇偶校验码

## 第二章 逻辑代数基础

布尔--->布尔代数（表示命题陈述的逻辑结构）

香农--->开关代数（将布尔代数应用于电话继电器），用于逻辑设计便称之为逻辑代数

### 基本概念

​		逻辑代数L是一个封闭的代数系统，它由一个逻辑变量集K，常量0和1以及“或”、“与”、“非”3种基本运算所构成

#### 五大公理

#### 逻辑变量及基本逻辑运算

逻辑代数和普通代数区别：

* 普通代数变量的值可以是任意实数，逻辑代数是一个二值代数系统
* 逻辑值0和1不再像普通代数中那样具有数量的概念，而是用来表征矛盾的双方和判断事件真伪的形式符号。

#### 逻辑函数和逻辑函数间的相等

##### 1. 逻辑函数的定义

​	逻辑函数的特点：

* 逻辑变量和逻辑函数的取值只有0和1两种可能
* 函数和变量之间是由与、或、非3中基本运算决定的。

##### 2. 逻辑函数的相等

​	若对应于逻辑变量的任何一组取值，F1和F2的值都相同，则称函数F1和F2相等，记作F1=F2

###### 方法：

1. 列出所有输入变量取值，进行比较（最笨法）
2. 用逻辑代数的公理、定理和规则进行证明

#### 逻辑函数表示法

描述逻辑函数的方法不唯一

##### 逻辑表达式

​	逻辑表达式是由逻辑变量、逻辑运算符和必要的括号所构成的式子。

##### 真值表

​	对一个函数求出所有输入变量取值下的函数值并用表格形式记录下来，这种表格成为真值表。

##### 卡诺图

​	表示逻辑变量所有取值组合小方格所构成的平面图。

### 逻辑代数的基本定理和规则

#### 基本定理（8个）

#### 重要规则

##### 代入规则（将逻辑函数视为逻辑变量）

​	任何一个含有变量A的**逻辑等式**，如果所有出现A的位置都代之以同一个逻辑函数F，则等式依然成立。

##### 反演规则

​	如果将逻辑函数F表达式中所有的"*"变成“+”，“+”变成"\*"，”0“变成”1“，”1“变成”0“，**原变量变成反变量，反变量变成原变量，并保持原函数中的运算顺序不变**，所得到的新函数为原函数的反函数。

​	求反函数，注意运算顺序

##### 对偶规则

​	如果将逻辑函数F表达式中所有的"*"变成“+”，“+”变成"\*"，”0“变成”1“，”1“变成”0“，**并保持原函数中的运算顺序不变**，所得到的新函数为原函数的对偶式。

​	若相同变量构成的两个逻辑函数表达式F和G相等，则其对偶式F'和G'也相等。这一规则称为对偶规则。

​	显然利用对偶规则可以使定理、公式的证明少一半。

#### 复合逻辑

### 逻辑函数表达式的形式与变换

#### 逻辑表达式的基本形式

##### 与或表达式

​	若干与项进行或运算构成的表达式。

##### 或与表达式

​	若干或项进行与运算构成的表达式

​	逻辑函数的两种基本形式都不是唯一的。**为了在逻辑问题的研究中使逻辑函数能和唯一的表达式对应**，引入逻辑函数表达式的标准形式