Fitter report for cpu
Fri Jul 12 17:42:10 2024
Quartus II 32-bit Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Other Routing Usage Summary
 23. LAB Logic Elements
 24. LAB-wide Signals
 25. LAB Signals Sourced
 26. LAB Signals Sourced Out
 27. LAB Distinct Inputs
 28. Fitter Device Options
 29. Operating Settings and Conditions
 30. Fitter Messages
 31. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------------+
; Fitter Summary                                                                     ;
+------------------------------------+-----------------------------------------------+
; Fitter Status                      ; Successful - Fri Jul 12 17:42:10 2024         ;
; Quartus II 32-bit Version          ; 12.1 Build 243 01/31/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; cpu                                           ;
; Top-level Entity Name              ; cpu                                           ;
; Family                             ; Cyclone II                                    ;
; Device                             ; EP2C20F484C7                                  ;
; Timing Models                      ; Final                                         ;
; Total logic elements               ; 693 / 18,752 ( 4 % )                          ;
;     Total combinational functions  ; 656 / 18,752 ( 3 % )                          ;
;     Dedicated logic registers      ; 317 / 18,752 ( 2 % )                          ;
; Total registers                    ; 317                                           ;
; Total pins                         ; 13 / 315 ( 4 % )                              ;
; Total virtual pins                 ; 0                                             ;
; Total memory bits                  ; 0 / 239,616 ( 0 % )                           ;
; Embedded Multiplier 9-bit elements ; 0 / 52 ( 0 % )                                ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                 ;
+------------------------------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C20F484C7                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 2.20        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ;  14.3%      ;
+----------------------------+-------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 992 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 992 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 989     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/alumno/Escritorio/PractQuartus/output_files/cpu.pin.


+--------------------------------------------------------------------+
; Fitter Resource Usage Summary                                      ;
+---------------------------------------------+----------------------+
; Resource                                    ; Usage                ;
+---------------------------------------------+----------------------+
; Total logic elements                        ; 693 / 18,752 ( 4 % ) ;
;     -- Combinational with no register       ; 376                  ;
;     -- Register only                        ; 37                   ;
;     -- Combinational with a register        ; 280                  ;
;                                             ;                      ;
; Logic element usage by number of LUT inputs ;                      ;
;     -- 4 input functions                    ; 556                  ;
;     -- 3 input functions                    ; 81                   ;
;     -- <=2 input functions                  ; 19                   ;
;     -- Register only                        ; 37                   ;
;                                             ;                      ;
; Logic elements by mode                      ;                      ;
;     -- normal mode                          ; 628                  ;
;     -- arithmetic mode                      ; 28                   ;
;                                             ;                      ;
; Total registers*                            ; 317 / 19,649 ( 2 % ) ;
;     -- Dedicated logic registers            ; 317 / 18,752 ( 2 % ) ;
;     -- I/O registers                        ; 0 / 897 ( 0 % )      ;
;                                             ;                      ;
; Total LABs:  partially or completely used   ; 48 / 1,172 ( 4 % )   ;
; Virtual pins                                ; 0                    ;
; I/O pins                                    ; 13 / 315 ( 4 % )     ;
;     -- Clock pins                           ; 2 / 8 ( 25 % )       ;
;                                             ;                      ;
; Global signals                              ; 2                    ;
; M4Ks                                        ; 0 / 52 ( 0 % )       ;
; Total block memory bits                     ; 0 / 239,616 ( 0 % )  ;
; Total block memory implementation bits      ; 0 / 239,616 ( 0 % )  ;
; Embedded Multiplier 9-bit elements          ; 0 / 52 ( 0 % )       ;
; PLLs                                        ; 0 / 4 ( 0 % )        ;
; Global clocks                               ; 2 / 16 ( 13 % )      ;
; JTAGs                                       ; 0 / 1 ( 0 % )        ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )        ;
; CRC blocks                                  ; 0 / 1 ( 0 % )        ;
; Average interconnect usage (total/H/V)      ; 1% / 1% / 1%         ;
; Peak interconnect usage (total/H/V)         ; 4% / 5% / 4%         ;
; Maximum fan-out                             ; 177                  ;
; Highest non-global fan-out                  ; 174                  ;
; Total fan-out                               ; 3331                 ;
; Average fan-out                             ; 3.31                 ;
+---------------------------------------------+----------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 693 / 18752 ( 4 % ) ; 0 / 18752 ( 0 % )              ;
;     -- Combinational with no register       ; 376                 ; 0                              ;
;     -- Register only                        ; 37                  ; 0                              ;
;     -- Combinational with a register        ; 280                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 556                 ; 0                              ;
;     -- 3 input functions                    ; 81                  ; 0                              ;
;     -- <=2 input functions                  ; 19                  ; 0                              ;
;     -- Register only                        ; 37                  ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 628                 ; 0                              ;
;     -- arithmetic mode                      ; 28                  ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 317                 ; 0                              ;
;     -- Dedicated logic registers            ; 317 / 18752 ( 2 % ) ; 0 / 18752 ( 0 % )              ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 48 / 1172 ( 4 % )   ; 0 / 1172 ( 0 % )               ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 13                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 52 ( 0 % )      ; 0 / 52 ( 0 % )                 ;
; Total memory bits                           ; 0                   ; 0                              ;
; Total RAM block bits                        ; 0                   ; 0                              ;
; Clock control block                         ; 2 / 20 ( 10 % )     ; 0 / 20 ( 0 % )                 ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 0                   ; 0                              ;
;     -- Registered Input Connections         ; 0                   ; 0                              ;
;     -- Output Connections                   ; 0                   ; 0                              ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 3331                ; 0                              ;
;     -- Registered Connections               ; 525                 ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 0                   ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 3                   ; 0                              ;
;     -- Output Ports                         ; 10                  ; 0                              ;
;     -- Bidir Ports                          ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                  ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clk   ; L1    ; 2        ; 0            ; 13           ; 0           ; 141                   ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ir1   ; R22   ; 6        ; 50           ; 10           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; reset ; L22   ; 5        ; 50           ; 14           ; 0           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                    ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name             ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; io_output[0]     ; U22   ; 6        ; 50           ; 7            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; io_output[1]     ; U21   ; 6        ; 50           ; 7            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; opcode_salida[0] ; R20   ; 6        ; 50           ; 10           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; opcode_salida[1] ; R19   ; 6        ; 50           ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; opcode_salida[2] ; U19   ; 6        ; 50           ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; opcode_salida[3] ; Y19   ; 6        ; 50           ; 2            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; opcode_salida[4] ; T18   ; 6        ; 50           ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; opcode_salida[5] ; V19   ; 6        ; 50           ; 2            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; opcode_salida[6] ; Y18   ; 6        ; 50           ; 2            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; opcode_salida[7] ; U18   ; 6        ; 50           ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 0 / 41 ( 0 % )   ; 3.3V          ; --           ;
; 2        ; 3 / 33 ( 9 % )   ; 3.3V          ; --           ;
; 3        ; 0 / 43 ( 0 % )   ; 3.3V          ; --           ;
; 4        ; 0 / 40 ( 0 % )   ; 3.3V          ; --           ;
; 5        ; 1 / 39 ( 3 % )   ; 3.3V          ; --           ;
; 6        ; 12 / 36 ( 33 % ) ; 3.3V          ; --           ;
; 7        ; 0 / 40 ( 0 % )   ; 3.3V          ; --           ;
; 8        ; 0 / 43 ( 0 % )   ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 325        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ; 324        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 322        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 320        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 306        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 304        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 298        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 293        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ; 287        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A12      ; 283        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 281        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A14      ; 279        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ; 273        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A16      ; 271        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A17      ; 265        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 251        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 249        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 247        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 82         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA4      ; 85         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA5      ; 89         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA6      ; 97         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA7      ; 103        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA8      ; 111        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA9      ; 114        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 120        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 122        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 128        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 130        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ; 136        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 138        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 140        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 144        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 153        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ; 162        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA20     ; 164        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB3      ; 83         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB4      ; 84         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB5      ; 88         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB6      ; 96         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB7      ; 102        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB8      ; 110        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ; 113        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB10     ; 119        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ; 121        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB12     ; 127        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB13     ; 129        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB14     ; 135        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB15     ; 137        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ; 139        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB17     ; 143        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB18     ; 152        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ; 161        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB20     ; 163        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 326        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 323        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 321        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 319        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 305        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 303        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 297        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 292        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 286        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 282        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 280        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B14      ; 278        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 272        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 270        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 264        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 250        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 248        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 246        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ; 8          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C2       ; 9          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C4       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C7       ; 315        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C9       ; 310        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 296        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C12      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C13      ; 275        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C14      ; 260        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C16      ; 254        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 245        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ; 244        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C19      ; 238        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C20      ; 239        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C21      ; 236        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C22      ; 237        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D1       ; 14         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 15         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 2          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D4       ; 3          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D5       ; 4          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D6       ; 5          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D7       ; 311        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 309        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 302        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 289        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D12      ; 284        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D14      ; 267        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 259        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 255        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D19      ; 240        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D20      ; 241        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D21      ; 229        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D22      ; 230        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 21         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 6          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E4       ; 7          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E5       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E6       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E7       ; 316        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 308        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ; 301        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E11      ; 288        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ; 285        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E13      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ; 266        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E15      ; 256        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 243        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E19      ; 242        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E20      ; 234        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E21      ; 227        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E22      ; 228        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 22         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 23         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 13         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 10         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F8       ; 312        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ; 307        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 295        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 294        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 276        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 269        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 268        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 262        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F17      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F18      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 235        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 223        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ; 224        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ; 16         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 11         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ; 317        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G8       ; 313        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G11      ; 291        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 277        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 261        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 252        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 231        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G18      ; 232        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G20      ; 233        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G21      ; 221        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 222        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 24         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 25         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 17         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ; 18         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H6       ; 19         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ; 318        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H8       ; 314        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ; 300        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H10      ; 299        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 290        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 274        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ; 263        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H14      ; 257        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H15      ; 253        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 219        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H17      ; 226        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H18      ; 225        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H19      ; 214        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 29         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 30         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 28         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ; 258        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ; 220        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J16      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J17      ; 218        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J18      ; 217        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J19      ; 216        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J20      ; 213        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 211        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 212        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 37         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 32         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ; 36         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 31         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 33         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K20      ; 215        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K21      ; 209        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 210        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ; 38         ; 2        ; clk                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 39         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L3       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 34         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 35         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ; 26         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 208        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L19      ; 207        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L21      ; 205        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L22      ; 206        ; 5        ; reset                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 41         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 42         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ; 43         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 44         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ; 198        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 202        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M19      ; 201        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M21      ; 203        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ; 204        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 45         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N2       ; 46         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ; 51         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N4       ; 52         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N6       ; 49         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ; 194        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ; 197        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ; 196        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 195        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N21      ; 199        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N22      ; 200        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P1       ; 47         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P2       ; 48         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ; 50         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 55         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P6       ; 56         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 95         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P9       ; 94         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ; 193        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P16      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P17      ; 186        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 187        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R1       ; 57         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R2       ; 58         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R5       ; 63         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 64         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 54         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ; 53         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ; 109        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R10      ; 108        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R11      ; 116        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R12      ; 134        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R13      ; 145        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R14      ; 150        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R15      ; 151        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R16      ; 155        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R17      ; 177        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ; 184        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R19      ; 185        ; 6        ; opcode_salida[1]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R20      ; 192        ; 6        ; opcode_salida[0]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R21      ; 190        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R22      ; 191        ; 6        ; ir1                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ; 59         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T2       ; 60         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 69         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T5       ; 67         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T6       ; 68         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 91         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T8       ; 90         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ; 115        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T12      ; 131        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T15      ; 147        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T16      ; 156        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T17      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ; 171        ; 6        ; opcode_salida[4]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 188        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T22      ; 189        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U1       ; 61         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 62         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 70         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U4       ; 80         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U8       ; 92         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U9       ; 106        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U10      ; 107        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U11      ; 123        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; U12      ; 124        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; U13      ; 132        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U14      ; 146        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U15      ; 157        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U16      ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ; 170        ; 6        ; opcode_salida[7]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U19      ; 172        ; 6        ; opcode_salida[2]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U20      ; 176        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 182        ; 6        ; io_output[1]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 183        ; 6        ; io_output[0]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ; 65         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 66         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 81         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V8       ; 98         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V9       ; 101        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V11      ; 118        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ; 126        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V13      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V14      ; 142        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V15      ; 158        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V16      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ; 166        ; 6        ; opcode_salida[5]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V20      ; 173        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V21      ; 180        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V22      ; 181        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 71         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 72         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 75         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 76         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ; 79         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W6       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W7       ; 99         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W8       ; 100        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ; 105        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W11      ; 117        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 125        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ; 141        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W15      ; 149        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 160        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ; 167        ; 6        ; ~LVDS91p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W21      ; 174        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W22      ; 175        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 73         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ; 74         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y3       ; 77         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 78         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 86         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y6       ; 87         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y7       ; 93         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ; 104        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y10      ; 112        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y12      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y13      ; 133        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y14      ; 148        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 154        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y17      ; 159        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y18      ; 165        ; 6        ; opcode_salida[6]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y19      ; 168        ; 6        ; opcode_salida[3]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y20      ; 169        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y21      ; 178        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 179        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                  ;
+----------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------+--------------+
; Compilation Hierarchy Node                         ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                ; Library Name ;
+----------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------+--------------+
; |cpu                                               ; 693 (0)     ; 317 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 13   ; 0            ; 376 (0)      ; 37 (0)            ; 280 (0)          ; |cpu                                               ;              ;
;    |cd:CaminoDeDatos|                              ; 663 (1)     ; 314 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 349 (1)      ; 37 (0)            ; 277 (0)          ; |cpu|cd:CaminoDeDatos                              ;              ;
;       |alu:alu1|                                   ; 122 (122)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 110 (110)    ; 0 (0)             ; 12 (12)          ; |cpu|cd:CaminoDeDatos|alu:alu1                     ;              ;
;       |ffd:ffzi|                                   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |cpu|cd:CaminoDeDatos|ffd:ffzi                     ;              ;
;       |ffd:ffz|                                    ; 7 (7)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 1 (1)            ; |cpu|cd:CaminoDeDatos|ffd:ffz                      ;              ;
;       |memprog:mem_prog|                           ; 42 (42)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (42)      ; 0 (0)             ; 0 (0)            ; |cpu|cd:CaminoDeDatos|memprog:mem_prog             ;              ;
;       |mux2:entrada_alu|                           ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |cpu|cd:CaminoDeDatos|mux2:entrada_alu             ;              ;
;       |mux2:entrada_pc|                            ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |cpu|cd:CaminoDeDatos|mux2:entrada_pc              ;              ;
;       |mux2:seleccionar_salto|                     ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |cpu|cd:CaminoDeDatos|mux2:seleccionar_salto       ;              ;
;       |regfile:ban_reg|                            ; 179 (179)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 51 (51)      ; 36 (36)           ; 92 (92)          ; |cpu|cd:CaminoDeDatos|regfile:ban_reg              ;              ;
;       |registro:pc|                                ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |cpu|cd:CaminoDeDatos|registro:pc                  ;              ;
;       |stack:pila|                                 ; 291 (291)   ; 174 (174)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 117 (117)    ; 1 (1)             ; 173 (173)        ; |cpu|cd:CaminoDeDatos|stack:pila                   ;              ;
;       |sum:incremento_instruc|                     ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |cpu|cd:CaminoDeDatos|sum:incremento_instruc       ;              ;
;    |ffd:ffd_0|                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |cpu|ffd:ffd_0                                     ;              ;
;    |ffi:ffi_0|                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |cpu|ffi:ffi_0                                     ;              ;
;    |interfaz_led:interfaz_led_1|                   ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |cpu|interfaz_led:interfaz_led_1                   ;              ;
;    |mapeo_dis:mapeo_dispositivos|                  ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |cpu|mapeo_dis:mapeo_dispositivos                  ;              ;
;    |registro_interrupcion:registro_interrupcion_1| ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |cpu|registro_interrupcion:registro_interrupcion_1 ;              ;
;    |uc:UnidadDeControl|                            ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; |cpu|uc:UnidadDeControl                            ;              ;
+----------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                       ;
+------------------+----------+---------------+---------------+-----------------------+-----+
; Name             ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+------------------+----------+---------------+---------------+-----------------------+-----+
; opcode_salida[0] ; Output   ; --            ; --            ; --                    ; --  ;
; opcode_salida[1] ; Output   ; --            ; --            ; --                    ; --  ;
; opcode_salida[2] ; Output   ; --            ; --            ; --                    ; --  ;
; opcode_salida[3] ; Output   ; --            ; --            ; --                    ; --  ;
; opcode_salida[4] ; Output   ; --            ; --            ; --                    ; --  ;
; opcode_salida[5] ; Output   ; --            ; --            ; --                    ; --  ;
; opcode_salida[6] ; Output   ; --            ; --            ; --                    ; --  ;
; opcode_salida[7] ; Output   ; --            ; --            ; --                    ; --  ;
; io_output[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; io_output[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; clk              ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; reset            ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; ir1              ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
+------------------+----------+---------------+---------------+-----------------------+-----+


+----------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                     ;
+----------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                  ; Pad To Core Index ; Setting ;
+----------------------------------------------------------------------+-------------------+---------+
; clk                                                                  ;                   ;         ;
; reset                                                                ;                   ;         ;
; ir1                                                                  ;                   ;         ;
;      - registro_interrupcion:registro_interrupcion_1|prev_state[0]~0 ; 1                 ; 6       ;
+----------------------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                         ;
+------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                                       ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; cd:CaminoDeDatos|regfile:ban_reg|regb~346                  ; LCCOMB_X11_Y17_N18 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~347                  ; LCCOMB_X11_Y17_N26 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~348                  ; LCCOMB_X9_Y15_N2   ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~349                  ; LCCOMB_X9_Y15_N8   ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~350                  ; LCCOMB_X11_Y17_N22 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~351                  ; LCCOMB_X9_Y15_N14  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~352                  ; LCCOMB_X11_Y17_N20 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~353                  ; LCCOMB_X11_Y17_N10 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cd:CaminoDeDatos|sel_entrada_pc~0                          ; LCCOMB_X14_Y13_N0  ; 10      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; cd:CaminoDeDatos|stack:pila|stack~166                      ; LCCOMB_X14_Y13_N30 ; 174     ; Clock enable ; no     ; --                   ; --               ; --                        ;
; clk                                                        ; PIN_L1             ; 141     ; Clock        ; no     ; --                   ; --               ; --                        ;
; clk                                                        ; PIN_L1             ; 177     ; Clock        ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; mapeo_dis:mapeo_dispositivos|dispositivo_write_enable[0]~7 ; LCCOMB_X14_Y16_N22 ; 1       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; reset                                                      ; PIN_L22            ; 14      ; Async. clear ; yes    ; Global Clock         ; GCLK6            ; --                        ;
+------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                      ;
+-------+----------+---------+----------------------+------------------+---------------------------+
; Name  ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------+----------+---------+----------------------+------------------+---------------------------+
; clk   ; PIN_L1   ; 177     ; Global Clock         ; GCLK2            ; --                        ;
; reset ; PIN_L22  ; 14      ; Global Clock         ; GCLK6            ; --                        ;
+-------+----------+---------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                         ;
+---------------------------------------------------------------+---------+
; Name                                                          ; Fan-Out ;
+---------------------------------------------------------------+---------+
; cd:CaminoDeDatos|stack:pila|stack~166                         ; 174     ;
; clk                                                           ; 140     ;
; cd:CaminoDeDatos|memprog:mem_prog|mem~45                      ; 64      ;
; cd:CaminoDeDatos|memprog:mem_prog|mem~30                      ; 54      ;
; cd:CaminoDeDatos|memprog:mem_prog|mem~28                      ; 52      ;
; cd:CaminoDeDatos|memprog:mem_prog|mem~35                      ; 49      ;
; cd:CaminoDeDatos|memprog:mem_prog|mem~33                      ; 46      ;
; cd:CaminoDeDatos|stack:pila|stack.raddr_a[2]~2                ; 41      ;
; cd:CaminoDeDatos|stack:pila|stack.raddr_a[1]~1                ; 40      ;
; cd:CaminoDeDatos|memprog:mem_prog|mem~17                      ; 39      ;
; cd:CaminoDeDatos|stack:pila|stack_pointer[0]                  ; 39      ;
; cd:CaminoDeDatos|mux2:entrada_alu|y[4]~0                      ; 36      ;
; cd:CaminoDeDatos|stack:pila|stack.raddr_a[3]~0                ; 35      ;
; cd:CaminoDeDatos|memprog:mem_prog|mem~14                      ; 35      ;
; cd:CaminoDeDatos|alu:alu1|Add0~2                              ; 24      ;
; cd:CaminoDeDatos|registro:pc|q[0]                             ; 23      ;
; cd:CaminoDeDatos|alu:alu1|Add0~1                              ; 21      ;
; cd:CaminoDeDatos|sum:incremento_instruc|y[9]~18               ; 17      ;
; cd:CaminoDeDatos|sum:incremento_instruc|y[8]~16               ; 17      ;
; cd:CaminoDeDatos|sum:incremento_instruc|y[7]~14               ; 17      ;
; cd:CaminoDeDatos|sum:incremento_instruc|y[6]~12               ; 17      ;
; cd:CaminoDeDatos|sum:incremento_instruc|y[5]~10               ; 17      ;
; cd:CaminoDeDatos|sum:incremento_instruc|y[4]~8                ; 17      ;
; cd:CaminoDeDatos|sum:incremento_instruc|y[3]~6                ; 17      ;
; cd:CaminoDeDatos|sum:incremento_instruc|y[2]~4                ; 17      ;
; cd:CaminoDeDatos|sum:incremento_instruc|y[1]~2                ; 17      ;
; cd:CaminoDeDatos|sum:incremento_instruc|y[0]~0                ; 17      ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~353                     ; 16      ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~352                     ; 16      ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~351                     ; 16      ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~350                     ; 16      ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~349                     ; 16      ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~348                     ; 16      ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~347                     ; 16      ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~346                     ; 16      ;
; cd:CaminoDeDatos|stack:pila|stack~163                         ; 16      ;
; cd:CaminoDeDatos|stack:pila|stack~162                         ; 16      ;
; cd:CaminoDeDatos|stack:pila|stack~161                         ; 16      ;
; cd:CaminoDeDatos|stack:pila|stack~160                         ; 16      ;
; cd:CaminoDeDatos|memprog:mem_prog|mem~27                      ; 16      ;
; uc:UnidadDeControl|always0~0                                  ; 16      ;
; cd:CaminoDeDatos|registro:pc|q[1]                             ; 15      ;
; cd:CaminoDeDatos|regfile:ban_reg|Equal0~0                     ; 14      ;
; cd:CaminoDeDatos|registro:pc|q[2]                             ; 14      ;
; cd:CaminoDeDatos|memprog:mem_prog|mem~10                      ; 13      ;
; cd:CaminoDeDatos|registro:pc|q[8]                             ; 12      ;
; cd:CaminoDeDatos|alu:alu1|Mux4~0                              ; 11      ;
; cd:CaminoDeDatos|registro:pc|q[5]                             ; 11      ;
; uc:UnidadDeControl|Selector0~3                                ; 10      ;
; cd:CaminoDeDatos|stack:pila|stack~204                         ; 10      ;
; cd:CaminoDeDatos|stack:pila|stack~201                         ; 10      ;
; cd:CaminoDeDatos|stack:pila|stack~199                         ; 10      ;
; cd:CaminoDeDatos|stack:pila|stack~197                         ; 10      ;
; cd:CaminoDeDatos|stack:pila|stack~193                         ; 10      ;
; cd:CaminoDeDatos|stack:pila|stack~190                         ; 10      ;
; cd:CaminoDeDatos|stack:pila|stack~188                         ; 10      ;
; cd:CaminoDeDatos|stack:pila|stack~186                         ; 10      ;
; cd:CaminoDeDatos|stack:pila|stack~183                         ; 10      ;
; cd:CaminoDeDatos|stack:pila|stack~180                         ; 10      ;
; cd:CaminoDeDatos|stack:pila|stack~178                         ; 10      ;
; cd:CaminoDeDatos|stack:pila|stack~176                         ; 10      ;
; cd:CaminoDeDatos|stack:pila|stack~173                         ; 10      ;
; cd:CaminoDeDatos|stack:pila|stack~170                         ; 10      ;
; cd:CaminoDeDatos|stack:pila|stack~168                         ; 10      ;
; cd:CaminoDeDatos|stack:pila|stack~164                         ; 10      ;
; uc:UnidadDeControl|push~0                                     ; 10      ;
; cd:CaminoDeDatos|sel_entrada_pc~0                             ; 10      ;
; cd:CaminoDeDatos|registro:pc|q[6]                             ; 10      ;
; cd:CaminoDeDatos|registro:pc|q[9]                             ; 10      ;
; cd:CaminoDeDatos|alu:alu1|Add0~138                            ; 9       ;
; cd:CaminoDeDatos|alu:alu1|Add0~135                            ; 9       ;
; cd:CaminoDeDatos|alu:alu1|Add0~132                            ; 9       ;
; cd:CaminoDeDatos|alu:alu1|Add0~128                            ; 9       ;
; cd:CaminoDeDatos|alu:alu1|Add0~125                            ; 9       ;
; cd:CaminoDeDatos|alu:alu1|Add0~121                            ; 9       ;
; cd:CaminoDeDatos|alu:alu1|Add0~113                            ; 9       ;
; cd:CaminoDeDatos|alu:alu1|Add0~105                            ; 9       ;
; cd:CaminoDeDatos|alu:alu1|Add0~101                            ; 9       ;
; cd:CaminoDeDatos|alu:alu1|Add0~88                             ; 9       ;
; cd:CaminoDeDatos|alu:alu1|Add0~75                             ; 9       ;
; cd:CaminoDeDatos|alu:alu1|Add0~66                             ; 9       ;
; cd:CaminoDeDatos|alu:alu1|Add0~57                             ; 9       ;
; cd:CaminoDeDatos|alu:alu1|Add0~48                             ; 9       ;
; cd:CaminoDeDatos|alu:alu1|Add0~39                             ; 9       ;
; cd:CaminoDeDatos|alu:alu1|Add0~30                             ; 9       ;
; uc:UnidadDeControl|WideOr2~0                                  ; 9       ;
; cd:CaminoDeDatos|memprog:mem_prog|mem~44                      ; 8       ;
; cd:CaminoDeDatos|memprog:mem_prog|mem~42                      ; 8       ;
; uc:UnidadDeControl|we3~0                                      ; 8       ;
; cd:CaminoDeDatos|memprog:mem_prog|mem~39                      ; 8       ;
; cd:CaminoDeDatos|memprog:mem_prog|mem~5                       ; 8       ;
; cd:CaminoDeDatos|memprog:mem_prog|mem~22                      ; 7       ;
; cd:CaminoDeDatos|memprog:mem_prog|mem~7                       ; 7       ;
; cd:CaminoDeDatos|memprog:mem_prog|mem~4                       ; 7       ;
; cd:CaminoDeDatos|stack:pila|stack_pointer[1]                  ; 7       ;
; cd:CaminoDeDatos|memprog:mem_prog|mem~25                      ; 6       ;
; cd:CaminoDeDatos|memprog:mem_prog|mem~24                      ; 6       ;
; cd:CaminoDeDatos|memprog:mem_prog|mem~23                      ; 6       ;
; cd:CaminoDeDatos|memprog:mem_prog|mem~8                       ; 6       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~334                     ; 5       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~328                     ; 5       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~322                     ; 5       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~317                     ; 5       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~311                     ; 5       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~305                     ; 5       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~300                     ; 5       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~294                     ; 5       ;
; cd:CaminoDeDatos|memprog:mem_prog|mem~13                      ; 5       ;
; cd:CaminoDeDatos|memprog:mem_prog|mem~9                       ; 5       ;
; cd:CaminoDeDatos|registro:pc|q[4]                             ; 5       ;
; cd:CaminoDeDatos|registro:pc|q[3]                             ; 5       ;
; cd:CaminoDeDatos|stack:pila|stack_pointer[2]                  ; 5       ;
; cd:CaminoDeDatos|registro:pc|q[7]                             ; 5       ;
; uc:UnidadDeControl|Decoder0~8                                 ; 4       ;
; cd:CaminoDeDatos|mux2:entrada_alu|y[12]~7                     ; 4       ;
; cd:CaminoDeDatos|mux2:entrada_alu|y[10]~6                     ; 4       ;
; cd:CaminoDeDatos|mux2:entrada_alu|y[2]~3                      ; 4       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~345                     ; 4       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~340                     ; 4       ;
; cd:CaminoDeDatos|regfile:ban_reg|rd2[12]~23                   ; 4       ;
; ffd:ffd_0|q                                                   ; 4       ;
; registro_interrupcion:registro_interrupcion_1|next_ir[0]      ; 4       ;
; cd:CaminoDeDatos|memprog:mem_prog|mem~11                      ; 4       ;
; cd:CaminoDeDatos|memprog:mem_prog|mem~6                       ; 4       ;
; cd:CaminoDeDatos|stack:pila|stack_pointer[3]                  ; 4       ;
; uc:UnidadDeControl|Decoder0~9                                 ; 3       ;
; cd:CaminoDeDatos|mux2:entrada_alu|y[1]~4                      ; 3       ;
; cd:CaminoDeDatos|mux2:entrada_alu|y[3]~2                      ; 3       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~260                     ; 3       ;
; cd:CaminoDeDatos|regfile:ban_reg|rd2[15]~31                   ; 3       ;
; cd:CaminoDeDatos|regfile:ban_reg|rd2[14]~29                   ; 3       ;
; cd:CaminoDeDatos|regfile:ban_reg|rd2[13]~27                   ; 3       ;
; cd:CaminoDeDatos|regfile:ban_reg|rd2[8]~25                    ; 3       ;
; cd:CaminoDeDatos|regfile:ban_reg|rd2[11]~21                   ; 3       ;
; cd:CaminoDeDatos|regfile:ban_reg|rd2[10]~19                   ; 3       ;
; cd:CaminoDeDatos|regfile:ban_reg|rd2[9]~17                    ; 3       ;
; cd:CaminoDeDatos|regfile:ban_reg|rd2[7]~15                    ; 3       ;
; cd:CaminoDeDatos|regfile:ban_reg|rd2[6]~13                    ; 3       ;
; cd:CaminoDeDatos|regfile:ban_reg|rd2[5]~11                    ; 3       ;
; cd:CaminoDeDatos|regfile:ban_reg|rd2[4]~9                     ; 3       ;
; cd:CaminoDeDatos|regfile:ban_reg|rd2[3]~7                     ; 3       ;
; cd:CaminoDeDatos|regfile:ban_reg|rd2[2]~5                     ; 3       ;
; cd:CaminoDeDatos|regfile:ban_reg|rd2[1]~3                     ; 3       ;
; cd:CaminoDeDatos|regfile:ban_reg|rd2[0]~1                     ; 3       ;
; uc:UnidadDeControl|Decoder0~6                                 ; 3       ;
; cd:CaminoDeDatos|ffd:ffz|q                                    ; 3       ;
; cd:CaminoDeDatos|memprog:mem_prog|mem~16                      ; 3       ;
; interfaz_led:interfaz_led_1|registro_leds[0]                  ; 2       ;
; registro_interrupcion:registro_interrupcion_1|prev_state[0]~0 ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~439                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~437                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~436                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~435                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~432                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~430                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~429                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~428                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~426                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~424                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~423                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~422                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~420                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~418                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~417                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~416                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~413                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~411                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~410                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~409                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~406                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~404                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~403                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~402                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~400                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~398                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~397                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~396                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~394                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~392                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~391                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~390                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~387                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~385                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~384                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~383                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~380                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~378                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~377                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~376                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~374                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~372                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~371                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~370                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~368                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~366                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~365                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~364                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~361                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~359                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~358                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~357                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~354                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~352                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~351                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~350                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~348                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~346                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~345                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~344                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~342                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~340                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~339                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~338                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~335                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~333                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~332                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~331                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~328                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~326                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~325                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~324                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~322                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~320                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~319                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~318                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~316                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~314                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~313                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~312                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~309                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~307                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~306                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~305                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~302                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~300                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~299                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~298                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~296                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~294                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~293                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~292                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~290                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~288                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~287                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~286                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~283                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~281                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~280                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~279                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~276                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~274                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~273                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~272                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~270                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~268                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~267                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~266                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~264                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~262                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~261                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~260                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~257                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~255                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~254                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~253                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~250                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~248                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~247                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~246                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~244                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~242                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~241                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~240                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~238                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~236                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~235                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~234                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~231                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~229                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~228                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~227                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~224                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~222                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~221                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~220                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~218                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~216                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~215                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~214                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~212                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~210                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~209                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~208                         ; 2       ;
; cd:CaminoDeDatos|alu:alu1|Add0~114                            ; 2       ;
; cd:CaminoDeDatos|alu:alu1|Add0~106                            ; 2       ;
; cd:CaminoDeDatos|memprog:mem_prog|mem~36                      ; 2       ;
; cd:CaminoDeDatos|mux2:entrada_alu|y[0]~5                      ; 2       ;
; uc:UnidadDeControl|WideOr4~0                                  ; 2       ;
; cd:CaminoDeDatos|ffd:ffzi|q                                   ; 2       ;
; uc:UnidadDeControl|pop_inm~0                                  ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~205                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~202                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~200                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~198                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~194                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~191                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~189                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~187                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~184                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~181                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~179                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~177                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~174                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~171                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~169                         ; 2       ;
; cd:CaminoDeDatos|stack:pila|stack~167                         ; 2       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~288                     ; 2       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~283                     ; 2       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~276                     ; 2       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~274                     ; 2       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~272                     ; 2       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~266                     ; 2       ;
; cd:CaminoDeDatos|memprog:mem_prog|mem~29                      ; 2       ;
; uc:UnidadDeControl|Decoder0~7                                 ; 2       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~31                      ; 2       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~255                     ; 2       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~239                     ; 2       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~30                      ; 2       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~254                     ; 2       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~238                     ; 2       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~29                      ; 2       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~253                     ; 2       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~237                     ; 2       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~24                      ; 2       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~248                     ; 2       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~232                     ; 2       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~28                      ; 2       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~252                     ; 2       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~236                     ; 2       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~27                      ; 2       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~251                     ; 2       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~235                     ; 2       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~26                      ; 2       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~250                     ; 2       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~234                     ; 2       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~25                      ; 2       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~249                     ; 2       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~233                     ; 2       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~23                      ; 2       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~247                     ; 2       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~231                     ; 2       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~22                      ; 2       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~246                     ; 2       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~230                     ; 2       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~21                      ; 2       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~245                     ; 2       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~229                     ; 2       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~20                      ; 2       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~244                     ; 2       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~228                     ; 2       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~19                      ; 2       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~243                     ; 2       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~227                     ; 2       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~18                      ; 2       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~242                     ; 2       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~226                     ; 2       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~17                      ; 2       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~241                     ; 2       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~225                     ; 2       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~16                      ; 2       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~240                     ; 2       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~224                     ; 2       ;
; cd:CaminoDeDatos|memprog:mem_prog|mem~26                      ; 2       ;
; cd:CaminoDeDatos|mux2:seleccionar_salto|y[8]~2                ; 2       ;
; cd:CaminoDeDatos|mux2:seleccionar_salto|y[0]~1                ; 2       ;
; uc:UnidadDeControl|pop~0                                      ; 2       ;
; cd:CaminoDeDatos|memprog:mem_prog|mem~21                      ; 2       ;
; cd:CaminoDeDatos|memprog:mem_prog|mem~20                      ; 2       ;
; cd:CaminoDeDatos|memprog:mem_prog|mem~15                      ; 2       ;
; cd:CaminoDeDatos|memprog:mem_prog|mem~12                      ; 2       ;
; ir1                                                           ; 1       ;
; ffd:ffd_0|q~0                                                 ; 1       ;
; cd:CaminoDeDatos|ffd:ffzi|q~0                                 ; 1       ;
; ffi:ffi_0|next_ire~0                                          ; 1       ;
; cd:CaminoDeDatos|memprog:mem_prog|mem~43                      ; 1       ;
; cd:CaminoDeDatos|memprog:mem_prog|mem~41                      ; 1       ;
; cd:CaminoDeDatos|memprog:mem_prog|mem~40                      ; 1       ;
; cd:CaminoDeDatos|memprog:mem_prog|mem~38                      ; 1       ;
; cd:CaminoDeDatos|memprog:mem_prog|mem~37                      ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~441                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~440                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~138                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~438                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~18                          ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~58                          ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~98                          ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~434                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~433                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~148                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~431                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~28                          ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~68                          ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~108                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~427                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~128                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~425                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~8                           ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~48                          ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~88                          ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~421                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~158                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~419                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~38                          ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~78                          ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~118                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~415                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~414                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~135                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~412                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~45                          ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~125                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~55                          ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~408                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~407                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~115                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~405                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~25                          ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~105                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~35                          ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~401                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~155                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~399                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~65                          ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~145                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~75                          ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~395                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~95                          ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~393                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~5                           ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~85                          ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~15                          ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~389                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~388                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~136                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~386                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~116                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~156                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~96                          ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~382                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~381                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~46                          ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~379                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~26                          ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~6                           ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~66                          ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~375                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~126                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~373                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~106                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~86                          ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~146                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~369                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~56                          ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~367                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~36                          ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~16                          ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~76                          ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~363                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~362                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~139                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~360                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~119                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~159                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~99                          ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~356                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~355                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~49                          ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~353                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~29                          ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~9                           ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~69                          ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~349                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~59                          ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~347                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~39                          ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~19                          ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~79                          ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~343                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~129                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~341                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~109                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~149                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~89                          ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~337                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~336                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~130                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~334                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~110                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~90                          ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~150                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~330                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~329                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~40                          ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~327                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~20                          ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~0                           ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~60                          ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~323                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~50                          ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~321                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~30                          ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~70                          ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~10                          ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~317                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~120                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~315                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~100                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~80                          ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~140                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~311                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~310                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~132                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~308                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~112                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~152                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~92                          ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~304                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~303                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~42                          ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~301                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~22                          ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~2                           ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~62                          ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~297                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~122                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~295                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~102                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~142                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~82                          ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~291                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~52                          ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~289                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~32                          ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~12                          ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~72                          ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~285                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~284                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~131                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~282                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~41                          ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~121                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~51                          ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~278                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~277                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~111                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~275                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~21                          ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~31                          ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~101                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~271                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~151                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~269                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~61                          ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~141                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~71                          ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~265                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~91                          ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~263                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~1                           ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~11                          ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~81                          ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~259                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~258                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~137                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~256                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~77                          ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~57                          ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~157                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~252                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~251                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~87                          ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~249                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~27                          ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~107                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~7                           ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~245                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~127                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~243                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~67                          ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~47                          ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~147                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~239                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~97                          ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~237                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~37                          ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~117                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~17                          ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~233                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~232                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~134                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~230                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~114                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~94                          ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~154                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~226                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~225                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~44                          ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~223                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~24                          ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~4                           ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~64                          ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~219                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~124                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~217                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~104                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~84                          ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~144                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~213                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~54                          ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~211                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~34                          ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~74                          ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~14                          ; 1       ;
; cd:CaminoDeDatos|ffd:ffz|q~6                                  ; 1       ;
; cd:CaminoDeDatos|ffd:ffz|q~5                                  ; 1       ;
; cd:CaminoDeDatos|ffd:ffz|q~4                                  ; 1       ;
; cd:CaminoDeDatos|ffd:ffz|q~3                                  ; 1       ;
; cd:CaminoDeDatos|alu:alu1|Add0~137                            ; 1       ;
; cd:CaminoDeDatos|alu:alu1|Add0~136                            ; 1       ;
; cd:CaminoDeDatos|alu:alu1|Add0~134                            ; 1       ;
; cd:CaminoDeDatos|alu:alu1|Add0~133                            ; 1       ;
; cd:CaminoDeDatos|alu:alu1|Add0~131                            ; 1       ;
; cd:CaminoDeDatos|alu:alu1|Add0~130                            ; 1       ;
; cd:CaminoDeDatos|alu:alu1|Add0~129                            ; 1       ;
; cd:CaminoDeDatos|alu:alu1|Add0~127                            ; 1       ;
; cd:CaminoDeDatos|alu:alu1|Add0~126                            ; 1       ;
; cd:CaminoDeDatos|alu:alu1|Add0~124                            ; 1       ;
; cd:CaminoDeDatos|alu:alu1|Add0~123                            ; 1       ;
; cd:CaminoDeDatos|alu:alu1|Add0~122                            ; 1       ;
; cd:CaminoDeDatos|alu:alu1|Add0~120                            ; 1       ;
; cd:CaminoDeDatos|alu:alu1|Add0~119                            ; 1       ;
; cd:CaminoDeDatos|alu:alu1|Add0~116                            ; 1       ;
; cd:CaminoDeDatos|alu:alu1|Add0~115                            ; 1       ;
; cd:CaminoDeDatos|alu:alu1|Add0~112                            ; 1       ;
; cd:CaminoDeDatos|alu:alu1|Add0~111                            ; 1       ;
; cd:CaminoDeDatos|alu:alu1|Add0~108                            ; 1       ;
; cd:CaminoDeDatos|alu:alu1|Add0~107                            ; 1       ;
; cd:CaminoDeDatos|alu:alu1|Add0~104                            ; 1       ;
; cd:CaminoDeDatos|alu:alu1|Add0~103                            ; 1       ;
; cd:CaminoDeDatos|alu:alu1|Add0~102                            ; 1       ;
; cd:CaminoDeDatos|ffd:ffz|q~2                                  ; 1       ;
; cd:CaminoDeDatos|alu:alu1|Add0~100                            ; 1       ;
; cd:CaminoDeDatos|alu:alu1|Add0~99                             ; 1       ;
; cd:CaminoDeDatos|alu:alu1|Add0~98                             ; 1       ;
; cd:CaminoDeDatos|alu:alu1|Add0~93                             ; 1       ;
; cd:CaminoDeDatos|alu:alu1|Add0~92                             ; 1       ;
; cd:CaminoDeDatos|alu:alu1|Add0~91                             ; 1       ;
; cd:CaminoDeDatos|alu:alu1|Add0~90                             ; 1       ;
; cd:CaminoDeDatos|alu:alu1|Add0~89                             ; 1       ;
; cd:CaminoDeDatos|alu:alu1|Add0~87                             ; 1       ;
; cd:CaminoDeDatos|alu:alu1|Add0~86                             ; 1       ;
; cd:CaminoDeDatos|alu:alu1|Add0~85                             ; 1       ;
; cd:CaminoDeDatos|alu:alu1|Add0~80                             ; 1       ;
; cd:CaminoDeDatos|alu:alu1|Add0~79                             ; 1       ;
; cd:CaminoDeDatos|alu:alu1|Add0~78                             ; 1       ;
; cd:CaminoDeDatos|alu:alu1|Add0~77                             ; 1       ;
; cd:CaminoDeDatos|alu:alu1|Add0~76                             ; 1       ;
; cd:CaminoDeDatos|alu:alu1|Add0~74                             ; 1       ;
; cd:CaminoDeDatos|alu:alu1|Add0~73                             ; 1       ;
; cd:CaminoDeDatos|alu:alu1|Add0~72                             ; 1       ;
; cd:CaminoDeDatos|alu:alu1|Add0~69                             ; 1       ;
; cd:CaminoDeDatos|alu:alu1|Add0~68                             ; 1       ;
; cd:CaminoDeDatos|alu:alu1|Add0~67                             ; 1       ;
; cd:CaminoDeDatos|alu:alu1|Add0~65                             ; 1       ;
; cd:CaminoDeDatos|alu:alu1|Add0~64                             ; 1       ;
; cd:CaminoDeDatos|alu:alu1|Add0~63                             ; 1       ;
; cd:CaminoDeDatos|alu:alu1|Add0~60                             ; 1       ;
; cd:CaminoDeDatos|alu:alu1|Add0~59                             ; 1       ;
; cd:CaminoDeDatos|alu:alu1|Add0~58                             ; 1       ;
; cd:CaminoDeDatos|ffd:ffz|q~1                                  ; 1       ;
; cd:CaminoDeDatos|alu:alu1|Add0~56                             ; 1       ;
; cd:CaminoDeDatos|alu:alu1|Add0~55                             ; 1       ;
; cd:CaminoDeDatos|alu:alu1|Add0~54                             ; 1       ;
; cd:CaminoDeDatos|alu:alu1|Add0~51                             ; 1       ;
; cd:CaminoDeDatos|alu:alu1|Add0~50                             ; 1       ;
; cd:CaminoDeDatos|alu:alu1|Add0~49                             ; 1       ;
; cd:CaminoDeDatos|alu:alu1|Add0~47                             ; 1       ;
; cd:CaminoDeDatos|alu:alu1|Add0~46                             ; 1       ;
; cd:CaminoDeDatos|alu:alu1|Add0~45                             ; 1       ;
; cd:CaminoDeDatos|alu:alu1|Add0~42                             ; 1       ;
; cd:CaminoDeDatos|alu:alu1|Add0~41                             ; 1       ;
; cd:CaminoDeDatos|alu:alu1|Add0~40                             ; 1       ;
; cd:CaminoDeDatos|alu:alu1|Add0~38                             ; 1       ;
; cd:CaminoDeDatos|alu:alu1|Add0~37                             ; 1       ;
; cd:CaminoDeDatos|alu:alu1|Add0~36                             ; 1       ;
; cd:CaminoDeDatos|alu:alu1|Add0~33                             ; 1       ;
; cd:CaminoDeDatos|alu:alu1|Add0~32                             ; 1       ;
; cd:CaminoDeDatos|alu:alu1|Add0~31                             ; 1       ;
; cd:CaminoDeDatos|alu:alu1|Add0~29                             ; 1       ;
; cd:CaminoDeDatos|alu:alu1|Add0~28                             ; 1       ;
; cd:CaminoDeDatos|alu:alu1|Add0~27                             ; 1       ;
; cd:CaminoDeDatos|alu:alu1|Add0~14                             ; 1       ;
; cd:CaminoDeDatos|alu:alu1|Add0~13                             ; 1       ;
; cd:CaminoDeDatos|alu:alu1|Add0~12                             ; 1       ;
; cd:CaminoDeDatos|alu:alu1|Add0~11                             ; 1       ;
; cd:CaminoDeDatos|alu:alu1|Add0~10                             ; 1       ;
; cd:CaminoDeDatos|alu:alu1|Add0~9                              ; 1       ;
; cd:CaminoDeDatos|alu:alu1|Add0~8                              ; 1       ;
; cd:CaminoDeDatos|alu:alu1|Add0~7                              ; 1       ;
; cd:CaminoDeDatos|alu:alu1|Add0~6                              ; 1       ;
; cd:CaminoDeDatos|mux2:entrada_alu|y[3]~1                      ; 1       ;
; cd:CaminoDeDatos|alu:alu1|Add0~5                              ; 1       ;
; cd:CaminoDeDatos|alu:alu1|Add0~4                              ; 1       ;
; cd:CaminoDeDatos|alu:alu1|Add0~3                              ; 1       ;
; cd:CaminoDeDatos|ffd:ffz|q~0                                  ; 1       ;
; ffi:ffi_0|next_ire                                            ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~207                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~206                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~133                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~203                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~43                          ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~123                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~53                          ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~196                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~195                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~113                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~192                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~23                          ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~103                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~33                          ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~185                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~153                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~182                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~63                          ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~143                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~73                          ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~175                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~93                          ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~172                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~3                           ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~83                          ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~165                         ; 1       ;
; cd:CaminoDeDatos|stack:pila|Add2~0                            ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack~13                          ; 1       ;
; mapeo_dis:mapeo_dispositivos|dispositivo_write_enable[0]~7    ; 1       ;
; mapeo_dis:mapeo_dispositivos|dispositivo_write_enable[0]~6    ; 1       ;
; mapeo_dis:mapeo_dispositivos|dispositivo_write_enable[0]~5    ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~344                     ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~343                     ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~207                     ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~223                     ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~342                     ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~63                      ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~341                     ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~15                      ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~47                      ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~339                     ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~338                     ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~337                     ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~14                      ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~336                     ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~62                      ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~46                      ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~335                     ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~222                     ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~206                     ; 1       ;
; mapeo_dis:mapeo_dispositivos|dispositivo_write_enable[0]~4    ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~333                     ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~221                     ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~332                     ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~331                     ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~45                      ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~13                      ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~330                     ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~205                     ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~329                     ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~61                      ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~327                     ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~326                     ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~325                     ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~11                      ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~324                     ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~219                     ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~203                     ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~323                     ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~59                      ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~43                      ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~321                     ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~320                     ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~201                     ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~217                     ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~319                     ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~57                      ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~318                     ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~9                       ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~41                      ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~316                     ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~315                     ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~314                     ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~8                       ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~313                     ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~216                     ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~200                     ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~312                     ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~56                      ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~40                      ; 1       ;
; mapeo_dis:mapeo_dispositivos|dispositivo_write_enable[0]~3    ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~310                     ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~215                     ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~309                     ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~308                     ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~39                      ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~7                       ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~307                     ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~199                     ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~306                     ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~55                      ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~304                     ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~303                     ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~198                     ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~214                     ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~302                     ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~54                      ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~301                     ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~6                       ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~38                      ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~299                     ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~298                     ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~297                     ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~5                       ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~296                     ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~213                     ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~197                     ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~295                     ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~53                      ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~37                      ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~293                     ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~212                     ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~292                     ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~291                     ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~36                      ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~4                       ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~290                     ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~196                     ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~289                     ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~52                      ; 1       ;
; mapeo_dis:mapeo_dispositivos|dispositivo_write_enable[0]~2    ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~287                     ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~286                     ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~204                     ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~220                     ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~285                     ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~60                      ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~284                     ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~12                      ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~44                      ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~282                     ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~218                     ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~281                     ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~280                     ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~42                      ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~10                      ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~279                     ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~202                     ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~278                     ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~58                      ; 1       ;
; mapeo_dis:mapeo_dispositivos|dispositivo_write_enable[0]~1    ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~277                     ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~275                     ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~195                     ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~211                     ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~51                      ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~273                     ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~3                       ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~35                      ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~271                     ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~270                     ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~269                     ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~2                       ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~268                     ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~194                     ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~210                     ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~267                     ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~50                      ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~34                      ; 1       ;
; mapeo_dis:mapeo_dispositivos|dispositivo_write_enable[0]~0    ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~265                     ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~209                     ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~264                     ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~263                     ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~33                      ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~1                       ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~262                     ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~193                     ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~261                     ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~49                      ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~259                     ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~258                     ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~192                     ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~208                     ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~257                     ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~48                      ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~256                     ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~0                       ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|regb~32                      ; 1       ;
; cd:CaminoDeDatos|memprog:mem_prog|mem~34                      ; 1       ;
; cd:CaminoDeDatos|memprog:mem_prog|mem~32                      ; 1       ;
; cd:CaminoDeDatos|memprog:mem_prog|mem~31                      ; 1       ;
; interfaz_led:interfaz_led_1|Equal1~4                          ; 1       ;
; interfaz_led:interfaz_led_1|Equal1~3                          ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|rd2[15]~30                   ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|rd2[14]~28                   ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|rd2[13]~26                   ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|rd2[8]~24                    ; 1       ;
; interfaz_led:interfaz_led_1|Equal1~2                          ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|rd2[12]~22                   ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|rd2[11]~20                   ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|rd2[10]~18                   ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|rd2[9]~16                    ; 1       ;
; interfaz_led:interfaz_led_1|Equal1~1                          ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|rd2[7]~14                    ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|rd2[6]~12                    ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|rd2[5]~10                    ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|rd2[4]~8                     ; 1       ;
; interfaz_led:interfaz_led_1|Equal1~0                          ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|rd2[3]~6                     ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|rd2[2]~4                     ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|rd2[1]~2                     ; 1       ;
; cd:CaminoDeDatos|regfile:ban_reg|rd2[0]~0                     ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack_out[8]                      ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack_out[5]                      ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack_out[6]                      ; 1       ;
; cd:CaminoDeDatos|mux2:seleccionar_salto|y[6]~3                ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack_out[9]                      ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack_out[0]                      ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack_out[2]                      ; 1       ;
; cd:CaminoDeDatos|mux2:entrada_pc|y[1]~2                       ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack_out[1]                      ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack_out[7]                      ; 1       ;
; cd:CaminoDeDatos|mux2:seleccionar_salto|y[7]~0                ; 1       ;
; cd:CaminoDeDatos|mux2:entrada_pc|y[4]~1                       ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack_out[4]                      ; 1       ;
; cd:CaminoDeDatos|mux2:entrada_pc|y[3]~0                       ; 1       ;
; uc:UnidadDeControl|Selector0~2                                ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack_out[3]                      ; 1       ;
; cd:CaminoDeDatos|memprog:mem_prog|mem~19                      ; 1       ;
; cd:CaminoDeDatos|memprog:mem_prog|mem~18                      ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack_pointer[3]~10               ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack_pointer[2]~9                ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack_pointer[2]~8                ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack_pointer[1]~7                ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack_pointer[1]~6                ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack_pointer[0]~5                ; 1       ;
; cd:CaminoDeDatos|stack:pila|stack_pointer[0]~4                ; 1       ;
; cd:CaminoDeDatos|alu:alu1|Add0~117                            ; 1       ;
; cd:CaminoDeDatos|alu:alu1|Add0~110                            ; 1       ;
; cd:CaminoDeDatos|alu:alu1|Add0~109                            ; 1       ;
; cd:CaminoDeDatos|alu:alu1|Add0~97                             ; 1       ;
; cd:CaminoDeDatos|alu:alu1|Add0~96                             ; 1       ;
; cd:CaminoDeDatos|alu:alu1|Add0~95                             ; 1       ;
; cd:CaminoDeDatos|alu:alu1|Add0~94                             ; 1       ;
; cd:CaminoDeDatos|alu:alu1|Add0~84                             ; 1       ;
; cd:CaminoDeDatos|alu:alu1|Add0~83                             ; 1       ;
; cd:CaminoDeDatos|alu:alu1|Add0~82                             ; 1       ;
; cd:CaminoDeDatos|alu:alu1|Add0~81                             ; 1       ;
; cd:CaminoDeDatos|alu:alu1|Add0~71                             ; 1       ;
; cd:CaminoDeDatos|alu:alu1|Add0~70                             ; 1       ;
; cd:CaminoDeDatos|alu:alu1|Add0~62                             ; 1       ;
; cd:CaminoDeDatos|alu:alu1|Add0~61                             ; 1       ;
; cd:CaminoDeDatos|alu:alu1|Add0~53                             ; 1       ;
; cd:CaminoDeDatos|alu:alu1|Add0~52                             ; 1       ;
; cd:CaminoDeDatos|alu:alu1|Add0~44                             ; 1       ;
; cd:CaminoDeDatos|alu:alu1|Add0~43                             ; 1       ;
; cd:CaminoDeDatos|alu:alu1|Add0~35                             ; 1       ;
; cd:CaminoDeDatos|alu:alu1|Add0~34                             ; 1       ;
; cd:CaminoDeDatos|alu:alu1|Add0~26                             ; 1       ;
; cd:CaminoDeDatos|alu:alu1|Add0~25                             ; 1       ;
; cd:CaminoDeDatos|alu:alu1|Add0~24                             ; 1       ;
; cd:CaminoDeDatos|alu:alu1|Add0~23                             ; 1       ;
; cd:CaminoDeDatos|alu:alu1|Add0~22                             ; 1       ;
; cd:CaminoDeDatos|alu:alu1|Add0~21                             ; 1       ;
; cd:CaminoDeDatos|alu:alu1|Add0~20                             ; 1       ;
; cd:CaminoDeDatos|alu:alu1|Add0~19                             ; 1       ;
; cd:CaminoDeDatos|alu:alu1|Add0~18                             ; 1       ;
; cd:CaminoDeDatos|alu:alu1|Add0~17                             ; 1       ;
; cd:CaminoDeDatos|alu:alu1|Add0~16                             ; 1       ;
; cd:CaminoDeDatos|registro:pc|q[8]~1                           ; 1       ;
; cd:CaminoDeDatos|registro:pc|q[5]~4                           ; 1       ;
; cd:CaminoDeDatos|registro:pc|q[6]~3                           ; 1       ;
; cd:CaminoDeDatos|registro:pc|q[9]~0                           ; 1       ;
; cd:CaminoDeDatos|sum:incremento_instruc|y[8]~17               ; 1       ;
; cd:CaminoDeDatos|registro:pc|q[0]~6                           ; 1       ;
; cd:CaminoDeDatos|registro:pc|q[2]~5                           ; 1       ;
; cd:CaminoDeDatos|registro:pc|q[7]~2                           ; 1       ;
; cd:CaminoDeDatos|sum:incremento_instruc|y[7]~15               ; 1       ;
; cd:CaminoDeDatos|sum:incremento_instruc|y[6]~13               ; 1       ;
; cd:CaminoDeDatos|sum:incremento_instruc|y[5]~11               ; 1       ;
; cd:CaminoDeDatos|sum:incremento_instruc|y[4]~9                ; 1       ;
; cd:CaminoDeDatos|sum:incremento_instruc|y[3]~7                ; 1       ;
; cd:CaminoDeDatos|sum:incremento_instruc|y[2]~5                ; 1       ;
+---------------------------------------------------------------+---------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 1,109 / 54,004 ( 2 % ) ;
; C16 interconnects           ; 10 / 2,100 ( < 1 % )   ;
; C4 interconnects            ; 637 / 36,000 ( 2 % )   ;
; Direct links                ; 130 / 54,004 ( < 1 % ) ;
; Global clocks               ; 2 / 16 ( 13 % )        ;
; Local interconnects         ; 397 / 18,752 ( 2 % )   ;
; R24 interconnects           ; 16 / 1,900 ( < 1 % )   ;
; R4 interconnects            ; 720 / 46,920 ( 2 % )   ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 14.44) ; Number of LABs  (Total = 48) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 0                            ;
; 2                                           ; 2                            ;
; 3                                           ; 0                            ;
; 4                                           ; 0                            ;
; 5                                           ; 0                            ;
; 6                                           ; 0                            ;
; 7                                           ; 2                            ;
; 8                                           ; 1                            ;
; 9                                           ; 0                            ;
; 10                                          ; 0                            ;
; 11                                          ; 0                            ;
; 12                                          ; 2                            ;
; 13                                          ; 2                            ;
; 14                                          ; 2                            ;
; 15                                          ; 3                            ;
; 16                                          ; 34                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.48) ; Number of LABs  (Total = 48) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 4                            ;
; 1 Clock                            ; 40                           ;
; 1 Clock enable                     ; 5                            ;
; 1 Sync. load                       ; 2                            ;
; 2 Clock enables                    ; 17                           ;
; 2 Clocks                           ; 3                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 20.56) ; Number of LABs  (Total = 48) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 1                            ;
; 3                                            ; 0                            ;
; 4                                            ; 1                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 1                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 1                            ;
; 11                                           ; 1                            ;
; 12                                           ; 0                            ;
; 13                                           ; 1                            ;
; 14                                           ; 1                            ;
; 15                                           ; 4                            ;
; 16                                           ; 1                            ;
; 17                                           ; 2                            ;
; 18                                           ; 3                            ;
; 19                                           ; 0                            ;
; 20                                           ; 4                            ;
; 21                                           ; 5                            ;
; 22                                           ; 0                            ;
; 23                                           ; 0                            ;
; 24                                           ; 5                            ;
; 25                                           ; 2                            ;
; 26                                           ; 4                            ;
; 27                                           ; 7                            ;
; 28                                           ; 2                            ;
; 29                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 8.60) ; Number of LABs  (Total = 48) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 4                            ;
; 2                                               ; 3                            ;
; 3                                               ; 3                            ;
; 4                                               ; 2                            ;
; 5                                               ; 2                            ;
; 6                                               ; 4                            ;
; 7                                               ; 2                            ;
; 8                                               ; 1                            ;
; 9                                               ; 8                            ;
; 10                                              ; 4                            ;
; 11                                              ; 3                            ;
; 12                                              ; 3                            ;
; 13                                              ; 4                            ;
; 14                                              ; 0                            ;
; 15                                              ; 0                            ;
; 16                                              ; 2                            ;
; 17                                              ; 0                            ;
; 18                                              ; 0                            ;
; 19                                              ; 0                            ;
; 20                                              ; 2                            ;
; 21                                              ; 0                            ;
; 22                                              ; 0                            ;
; 23                                              ; 0                            ;
; 24                                              ; 0                            ;
; 25                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 20.90) ; Number of LABs  (Total = 48) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 1                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 1                            ;
; 7                                            ; 0                            ;
; 8                                            ; 2                            ;
; 9                                            ; 0                            ;
; 10                                           ; 1                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 2                            ;
; 14                                           ; 1                            ;
; 15                                           ; 1                            ;
; 16                                           ; 3                            ;
; 17                                           ; 3                            ;
; 18                                           ; 3                            ;
; 19                                           ; 5                            ;
; 20                                           ; 3                            ;
; 21                                           ; 0                            ;
; 22                                           ; 1                            ;
; 23                                           ; 2                            ;
; 24                                           ; 1                            ;
; 25                                           ; 0                            ;
; 26                                           ; 3                            ;
; 27                                           ; 3                            ;
; 28                                           ; 4                            ;
; 29                                           ; 1                            ;
; 30                                           ; 5                            ;
; 31                                           ; 1                            ;
; 32                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit Fitter
    Info: Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Jul 12 17:42:02 2024
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off cpu -c cpu
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device EP2C20F484C7 for design "cpu"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C15AF484C7 is compatible
    Info (176445): Device EP2C35F484C7 is compatible
    Info (176445): Device EP2C50F484C7 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location C4
    Info (169125): Pin ~nCSO~ is reserved at location C3
    Info (169125): Pin ~LVDS91p/nCEO~ is reserved at location W20
Warning (335093): TimeQuest Timing Analyzer is analyzing 1 combinational loops as latches.
Info (332104): Reading SDC File: 'cpu.sdc'
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "registro_interrupcion_1|prev_state[0]~0|combout"
    Warning (332126): Node "registro_interrupcion_1|prev_state[0]~0|datab"
Warning (332060): Node: cd:CaminoDeDatos|regfile:ban_reg|regb~0 was determined to be a clock but was found without an associated clock assignment.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   20.000          clk
Info (176353): Automatically promoted node clk (placed in PIN L1 (CLK0, LVDSCLK0p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node registro_interrupcion:registro_interrupcion_1|next_ir[0]
        Info (176357): Destination node ffd:ffd_0|q
        Info (176357): Destination node cd:CaminoDeDatos|registro:pc|q[1]
        Info (176357): Destination node cd:CaminoDeDatos|registro:pc|q[3]
        Info (176357): Destination node cd:CaminoDeDatos|registro:pc|q[4]
        Info (176357): Destination node cd:CaminoDeDatos|registro:pc|q[9]
        Info (176357): Destination node cd:CaminoDeDatos|registro:pc|q[8]
        Info (176357): Destination node cd:CaminoDeDatos|registro:pc|q[7]
        Info (176357): Destination node cd:CaminoDeDatos|registro:pc|q[6]
        Info (176357): Destination node cd:CaminoDeDatos|registro:pc|q[5]
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node reset (placed in PIN L22 (CLK4, LVDSCLK2p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G6
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:00
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 3% of the available device resources in the region that extends from location X12_Y14 to location X24_Y27
Info (170194): Fitter routing operations ending: elapsed time is 00:00:02
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 10 output pins without output pin load capacitance assignment
    Info (306007): Pin "opcode_salida[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "opcode_salida[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "opcode_salida[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "opcode_salida[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "opcode_salida[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "opcode_salida[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "opcode_salida[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "opcode_salida[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_output[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_output[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file /home/alumno/Escritorio/PractQuartus/output_files/cpu.fit.smsg
Info: Quartus II 32-bit Fitter was successful. 0 errors, 8 warnings
    Info: Peak virtual memory: 450 megabytes
    Info: Processing ended: Fri Jul 12 17:42:10 2024
    Info: Elapsed time: 00:00:08
    Info: Total CPU time (on all processors): 00:00:10


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/alumno/Escritorio/PractQuartus/output_files/cpu.fit.smsg.


