# Pix_IfElseLogicGate (IfElse 逻辑阀) 节点说明

## 1. 节点功能概览

`Pix_IfElseLogicGate` 是一个逻辑流合并节点，通常与 `Pix_IfElseDispatcher`（分发器）成对使用。它的作用是将之前被分发器拆分为“真/假”两个方向的逻辑流重新汇聚为一个单一输出。该节点会智能识别被阻塞的分支，并自动提取当前有效分支的信号。

## 2. 输入参数解释

| 参数名称 | 类型 | 建议连接 | 描述 |
| --- | --- | --- | --- |
| **true_path** | * (任意) | 来自分发器的 `true_branch` | 对应逻辑条件为“真”时的信号路径。 |
| **false_path** | * (任意) | 来自分发器的 `false_branch` | 对应逻辑条件为“假”时的信号路径。 |

> 核心逻辑：如果 true_path 输入的是一个执行阻塞信号（ExecutionBlocker），节点将输出 false_path 的值；否则，默认输出 true_path 的值。
> 

## 3. 输出结果描述

| 索引 | 名称 | 类型 | 描述 |
| --- | --- | --- | --- |
| **0** | output | * | 经过逻辑判断后，输出当前未被阻塞的有效分支数据。 |

## 4. 典型工作流场景

- **分支闭环**: 在工作流开始处使用分发器进行条件选择，在处理逻辑结束后使用逻辑阀合并输出，确保后续节点（如：图像保存、预览）始终能接收到有效的输入。
- **选择性后期处理**:
    - 路径 A：经过 Detailer 进行面部修复。
    - 路径 B：直接跳过。
    - 逻辑阀：将 A 或 B 的结果汇总给最终的 `VAE Decode`。