 Address ; RegName ; Clk ; Rst ; Port ; Public ; Signal ; BitPos ; Default ; SW(R/W) ; HW(W) ; MCU(W) ; MISC ; Description 
 0x0000 ; I2C0_CTRL  ; pclk ; reset_n ;;;; [31:26] ; 6'h0 ; RO ;;;;
;;;;;; i2c0_busy ; [25] ; 1'h0 ; RO ;;;;
;;;;;; i2c0_ctrl ; [24:0] ; 25'h0 ; R/W ;;;;
 0x0004 ; I2C1_CTRL  ; pclk ; reset_n ;;;; [31:26] ; 6'h0 ; RO ;;;;
;;;;;; i2c1_busy ; [25] ; 1'h0 ; RO ;;;;
;;;;;; i2c1_ctrl ; [24:0] ; 25'h0 ; R/W ;;;;
 0x0020 ; I2C0_CONF  ; pclk ; reset_n ;;; i2c0_status ; [31:24] ; 8'h0 ; RO ;;;;
;;;;;; i2c0_conf ; [23:0] ; 24'h0 ; R/W ;;;;
 0x0024 ; I2C1_CONF  ; pclk ; reset_n ;;; i2c1_status ; [31:24] ; 8'h0 ; RO ;;;;
;;;;;; i2c1_conf ; [23:0] ; 24'h0 ; R/W ;;;;
 0x0040 ; ANA_CONF0  ; pclk ; reset_n ;;; ana_status0 ; [31:24] ; 8'h0 ; RO ;;;;
;;;;;; ana_conf0 ; [23:0] ; 24'h00_E408 ; R/W ;;;;
 0x0044 ; ANA_CONF1  ; pclk ; reset_n ;;; ana_status1 ; [31:24] ; 8'h0 ; RO ;;;;
;;;;;; ana_conf1 ; [23:0] ; 24'h00_002D ; R/W ;;;;
 0x0048 ; ANA_CONF2  ; pclk ; reset_n ;;; ana_status2 ; [31:24] ; 8'h0 ; RO ;;;;
;;;;;; ana_conf2 ; [23:0] ; 24'h4 ; R/W ;;;;
 0x004C ; ANA_CONF3  ; pclk ; reset_n ;;; ana_status3 ; [31:24] ; 8'h0 ; RO ;;;;
;;;;;; ana_conf3 ; [23:0] ; 24'h113CF0 ; R/W ;;;;
 0x0050 ; ANA_CONF4  ; pclk ; reset_n ;;; ana_status4 ; [31:24] ; 8'h0 ; RO ;;;;
;;;;;; ana_conf4 ; [23:0] ; 24'h0908BD ; R/W ;;;;
 0x0054 ; ANA_CONF5  ; pclk ; reset_n ;;; ana_status5 ; [31:24] ; 8'h0 ; RO ;;;;
;;;;;; ana_conf5 ; [23:0] ; 24'h070727 ; R/W ;;;;
 0x0058 ; ANA_CONF6  ; pclk ; reset_n ;;; ana_status6 ; [31:24] ; 8'h0 ; RO ;;;;
;;;;;; ana_conf6 ; [23:0] ; 24'h4F1757 ; R/W ;;;;
 0x005C ; ANA_CONF7  ; pclk ; reset_n ;;; ana_status7 ; [31:24] ; 8'h0 ; RO ;;;;
;;;;;; ana_conf7 ; [23:0] ; 24'h0005A8 ; R/W ;;;;
 0x0060 ; ANA_CONF8  ; pclk ; reset_n ;;; ana_status8 ; [31:24] ; 8'h0 ; RO ;;;;
;;;;;; ana_conf8 ; [23:0] ; 24'h000000 ; R/W ;;;;
 0x0080 ; SAR_DOUT0  ; pclk ; reset_n ;;;; [31:14] ; 18'h0 ; RO ;;;;
;;;;;; sar_dout0 ; [13:0] ; 14'h0 ; RO ;;;;
 0x0084 ; SAR_DOUT1  ; pclk ; reset_n ;;;; [31:14] ; 18'h0 ; RO ;;;;
;;;;;; sar_dout1 ; [13:0] ; 14'h0 ; RO ;;;;
 0x0088 ; SAR_DOUT2  ; pclk ; reset_n ;;;; [31:14] ; 18'h0 ; RO ;;;;
;;;;;; sar_dout2 ; [13:0] ; 14'h0 ; RO ;;;;
 0x008C ; SAR_DOUT3  ; pclk ; reset_n ;;;; [31:14] ; 18'h0 ; RO ;;;;
;;;;;; sar_dout3 ; [13:0] ; 14'h0 ; RO ;;;;
 0x0090 ; SAR_DOUT4  ; pclk ; reset_n ;;;; [31:14] ; 18'h0 ; RO ;;;;
;;;;;; sar_dout4 ; [13:0] ; 14'h0 ; RO ;;;;
 0x0094 ; SAR_DOUT5  ; pclk ; reset_n ;;;; [31:14] ; 18'h0 ; RO ;;;;
;;;;;; sar_dout5 ; [13:0] ; 14'h0 ; RO ;;;;
 0x0098 ; SAR_DOUT6  ; pclk ; reset_n ;;;; [31:14] ; 18'h0 ; RO ;;;;
;;;;;; sar_dout6 ; [13:0] ; 14'h0 ; RO ;;;;
 0x009C ; SAR_DOUT7  ; pclk ; reset_n ;;;; [31:14] ; 18'h0 ; RO ;;;;
;;;;;; sar_dout7 ; [13:0] ; 14'h0 ; RO ;;;;
 0x00A0 ; TOS_DATA  ; pclk ; reset_n ;;; tos_data; [31:0] ; 32'h0 ; RO ;;;;
 0x00C0 ; SET_FREQ_MEM  ; pclk ; reset_n ;;; set_freq_mem_rdata ; [31:0] ; 32'h0 ; RO ;;;;
 0x00C4 ; SET_FREQ_CTRL0  ; pclk ; reset_n ;;; set_chan_freq_done ; [31] ; 1'h0 ; RO ;;;;
;;;;;; reg_set_freq_ctrl0 ; [30:0] ; 31'h0 ; R/W ;;;;
 0x00C8 ; SET_FREQ_DATA0 ; pclk ; reset_n ;;; reg_set_freq_data0; [31:0] ; 32'h0 ; R/W ;;;;
 0x00CC ; SET_FREQ_DATA1 ; pclk ; reset_n ;;; reg_set_freq_data1; [31:0] ; 32'h0 ; R/W ;;;;
 0x00D0 ; SET_FREQ_DATA_ADDR0 ; pclk ; reset_n ;;; reg_set_freq_data_addr0 ; [31:0] ; 32'h0 ; R/W ;;;;
 0x00D4 ; SET_FREQ_DATA_ADDR1 ; pclk ; reset_n ;;; reg_set_freq_data_addr1 ; [31:0] ; 32'h0 ; R/W ;;;;
 0x00D8 ; SET_FREQ_I2C_ADDR0 ; pclk ; reset_n ;;; reg_set_freq_i2c_addr0 ; [31:0] ; 32'h0 ; R/W ;;;;
 0x00DC ; SET_FREQ_I2C_ADDR1 ; pclk ; reset_n ;;; reg_set_freq_i2c_addr1 ; [31:0] ; 32'h0 ; R/W ;;;;
 0x00E0 ; SET_FREQ_I2C_ADDR2 ; pclk ; reset_n ;;; reg_set_freq_i2c_addr2 ; [31:0] ; 32'h0 ; R/W ;;;;
 0x00E4 ; SET_FREQ_I2C_ADDR3 ; pclk ; reset_n ;;; reg_set_freq_i2c_addr3 ; [31:0] ; 32'h0 ; R/W ;;;;
 0x00E8 ; SET_FREQ_I2C_ADDR4 ; pclk ; reset_n ;;; reg_set_freq_i2c_addr4 ; [31:0] ; 32'h0 ; R/W ;;;;
 0x00EC ; SET_FREQ_I2C_ADDR5 ; pclk ; reset_n ;;; reg_set_freq_i2c_addr5 ; [31:0] ; 32'h0 ; R/W ;;;;
 0x00F0 ; SET_FREQ_I2C_ADDR6 ; pclk ; reset_n ;;; reg_set_freq_i2c_addr6 ; [31:0] ; 32'h0 ; R/W ;;;;
 0x00F4 ; SET_FREQ_I2C_ADDR7 ; pclk ; reset_n ;;; reg_set_freq_i2c_addr7 ; [31:0] ; 32'h0 ; R/W ;;;;
 0x00F8 ; PVT_CTRL  ; pclk ; reset_n ;;; reg_pvt_cint_rdy ; [31] ; 1'h0 ; RO ;;;;
;;;;;;; [30] ; 1'h0 ; RO ;;;;
;;;;;; reg_pvt_cint ; [29:16] ; 14'h0 ; RO ;;;;
;;;;;;; [15:12] ; 4'h0 ; RO ;;;;
;;;;;; reg_pvt_en_res ; [11] ; 1'h0 ; R/W ;;;;
;;;;;; reg_pvt_start ; [10] ; 1'h0 ; R/W ;;;;
;;;;;; reg_pvt_counts_en ; [9:0] ; 10'h0 ; R/W ;;;;
 0x0100 ; SET_FREQ_I2C_MST0 ; pclk ; reset_n ;;; reg_set_freq_i2c_mst0 ; [31:0] ; 32'h0 ; R/W ;;;;
 0x0104 ; SET_FREQ_I2C_MST1 ; pclk ; reset_n ;;; reg_set_freq_i2c_mst1 ; [31:0] ; 32'h0 ; R/W ;;;;
 0x0108 ; SET_FREQ_I2C_MST2 ; pclk ; reset_n ;;; reg_set_freq_i2c_mst2 ; [31:0] ; 32'h0 ; R/W ;;;;
 0x010C ; SET_FREQ_I2C_ADDR8 ; pclk ; reset_n ;;; reg_set_freq_i2c_addr8 ; [31:0] ; 32'h0 ; R/W ;;;;
 0x0110 ; SET_FREQ_I2C_ADDR9 ; pclk ; reset_n ;;; reg_set_freq_i2c_addr9 ; [31:0] ; 32'h0 ; R/W ;;;;
 0x0114 ; SET_FREQ_DATA2 ; pclk ; reset_n ;;; reg_set_freq_data2 ; [31:0] ; 32'h0 ; R/W ;;;;
 0x0118 ; SET_FREQ_DATA3 ; pclk ; reset_n ;;; reg_set_freq_data3 ; [31:0] ; 32'h0 ; R/W ;;;;
 0x011C ; SET_FREQ_DATA_ADDR2 ; pclk ; reset_n ;;; reg_set_freq_data_addr2 ; [31:0] ; 32'h0 ; R/W ;;;;
 0x0120 ; SET_FREQ_DATA_ADDR3 ; pclk ; reset_n ;;; reg_set_freq_data_addr3 ; [31:0] ; 32'h0 ; R/W ;;;;
 0x0124 ; SET_FREQ_DATA_ADDR4 ; pclk ; reset_n ;;; reg_set_freq_data_addr4 ; [31:0] ; 32'h0 ; R/W ;;;;
 0x0128 ; SET_FREQ_DATA_ADDR5 ; pclk ; reset_n ;;; reg_set_freq_data_addr5 ; [31:0] ; 32'h0 ; R/W ;;;;
 0x012C ; SET_FREQ_DATA_ADDR6 ; pclk ; reset_n ;;; reg_set_freq_data_addr6 ; [31:0] ; 32'h0 ; R/W ;;;;
 0x0130 ; SET_FREQ_CTRL1 ; pclk ; reset_n ;;; reg_set_freq_ctrl1 ; [31:0] ; 32'h1FE00 ; R/W ;;;;
 0x0134 ; SET_FREQ_I2C_ADDR10 ; pclk ; reset_n ;;; reg_set_freq_i2c_addr10 ; [31:0] ; 32'h0 ; R/W ;;;;
 0x0144 ; SET_FREQ_MEM_PD  ; pclk ; reset_n ;;; ; [31:2] ; 30'h0 ; RO ;;;;
;;;;;; reg_freq_mem_force_pd ; [1] ; 1'b0 ; R/W ;;;;
;;;;;; reg_freq_mem_force_pu ; [0] ; 1'b1 ; R/W ;;;;
 0x0148 ; SET_FREQ_MEM_WR_DATA ; pclk ; reset_n ;;; reg_set_freq_mem_wr_data ; [31:0] ; 32'h0 ; R/W ;;;;
 0x014C ; SET_FREQ_RD_I2C_CTRL0 ; pclk ; reset_n ;;; reg_freq_rd_i2c_data ; [31:24] ; 8'h0 ; RO ;;;;
;;;;;; ; [23:21] ; 3'h0 ; RO ;;;;
;;;;;; reg_freq_rd_i2c_rd_en ; [20] ; 1'h0 ; R/W ;;;;
;;;;;; reg_freq_rd_i2c_mst ; [19:16] ; 4'h0 ; R/W ;;;;
;;;;;; reg_freq_rd_i2c_addr ; [15:8] ; 8'h0 ; R/W ;;;;
;;;;;; reg_freq_rd_i2c_block ; [7:0] ; 8'h0 ; R/W ;;;;
 0x0150 ; SET_FREQ_RD_I2C_CTRL1 ; pclk ; reset_n ;;;; [31:28] ; 4'h0 ; RO ;;;;
;;;;;; reg_wifi_chan_freq ; [27:20] ; 8'h0 ; R/W ;;;;
;;;;;; reg_arbiter_dis ; [19] ; 1'h0 ; R/W ;;;;
;;;;;; set_freq_cal_busy ; [18] ; 1'h0 ; RO ;;;;
;;;;;; reg_freq_rd_i2c_comp_en ; [17] ; 1'h0 ; R/W ;;;;
;;;;;; reg_freq_rd_i2c_comp_flag ; [16] ; 1'h0 ; R/W ;;;;
;;;;;; reg_freq_rd_i2c_comp ; [15:8] ; 8'h0 ; R/W ;;;;
;;;;;; reg_freq_rd_i2c_mask ; [7:0] ; 8'hff ; R/W ;;;;
 0x0154 ; SET_FREQ_PLL_TRACK_CTRL0 ; pclk ; reset_n ;;; reg_pll_track_err_chan; [31:25] ; 7'h0 ; RO ;;;;
;;;;;; reg_pll_track_cycle_max_num; [24:19] ; 6'h10 ; R/W ;;;;
;;;;;; reg_pll_track_cycle_num_bt; [18:13] ; 6'h1 ; R/W ;;;;
;;;;;; reg_pll_track_cycle_num_wifi; [12:7] ; 6'hC ; R/W ;;;;
;;;;;; reg_pll_track_avoid_en_btrx; [6] ; 1'h0 ; R/W ;;;;
;;;;;; reg_pll_track_avoid_en_bttx; [5] ; 1'h0 ; R/W ;;;;
;;;;;; reg_pll_track_avoid_en_wifirx; [4] ; 1'h1 ; R/W ;;;;
;;;;;; reg_pll_track_avoid_en_wifitx; [3] ; 1'h1 ; R/W ;;;;
;;;;;; reg_pll_track_period_en_bt; [2] ; 1'h0 ; R/W ;;;;
;;;;;; reg_pll_track_period_en_wifi; [1] ; 1'h1 ; R/W ;;;;
;;;;;; reg_pll_track_en ; [0] ; 1'h0 ; R/W ;;;;
 0x0158 ; SET_FREQ_I2C_DELAY ; pclk ; reset_n ;;; reg_set_freq_i2c_delay_num ; [31:0] ; 32'h0 ; R/W ;;;;
 0x015c ; SET_FREQ_I2C_DELAY_EN ; pclk ; reset_n ;;; reg_set_freq_i2c_delay_en ; [31:0] ; 32'h0 ; R/W ;;;;
 0x0160 ; SET_FREQ_I2C_DELAY_CTRL ; pclk ; reset_n ;;; reg_set_freq_i2c_delay_ctrl ; [31:0] ; 32'h0 ; R/W ;;;;
 0x0164 ; SET_FREQ_I2C_RD_EN ; pclk ; reset_n ;;; reg_set_freq_i2c_rd_en ; [31:0] ; 32'h0 ; R/W ;;;;
 0x0168 ; SET_FREQ_I2C_RE_WRITE ; pclk ; reset_n ;;; reg_set_freq_i2c_busy; [31] ; 1'h0 ; RO ;;;;
;;;;;; reg_set_freq_chan; [30:24] ; 7'h0 ; RO ;;;;
;;;;;; reg_i2c_data_delta_sum; [23:16] ; 8'h0 ; RO ;;;;
;;;;;; reg_freq_i2c_rd_data; [15:8] ; 8'h0 ; RO ;;;;
;;;;;; reg_re_write_mem_en ; [7] ; 1'h0 ; R/W ;;;;
;;;;;; reg_re_write_i2c_en ; [6] ; 1'h0 ; R/W ;;;;
;;;;;; reg_i2c_data_delta_rst ; [5] ; 1'h0 ; R/W ;;;;
;;;;;; reg_re_write_i2c_num ; [4:0] ; 5'h0 ; R/W ;;;;
 0x016c ; SET_FREQ_OFFSET_CTRL1 ; pclk ; reset_n ;;; reg_freq_offset_btrx ; [31:16] ; 16'h0 ; R/W ;;;;
;;;;;; reg_freq_offset_bttx ; [15:0] ; 16'h0 ; R/W ;;;;
 0x0170 ; SET_FREQ_OFFSET_CTRL2 ; pclk ; reset_n ;;;; [31:17] ; 15'h0 ; RO ;;;;
;;;;;; reg_freq_offset_en ; [16] ; 1'h0 ; R/W ;;;;
;;;;;; reg_freq_offset_wifi ; [15:0] ; 16'h0 ; R/W ;;;;
 0x0174 ; SET_FREQ_PLL_TRACK_CTRL1 ; pclk ; reset_n ;;;; [31] ; 1'h0 ; RO ;;;;
;;;;;; reg_pll_track_cap_index ; [30:26] ; 5'h0 ; R/W ;;;;
;;;;;; reg_pll_track_period_ms ; [25:16] ; 10'h1 ; R/W ;;;;
;;;;;; reg_pll_track_avoid_time_us ; [15:10] ; 10'h1 ; R/W ;;;;
;;;;;; reg_pll_track_wait_time_us ; [9:0] ; 10'h50 ; R/W ;;;;
 0x03f8 ; I2C_MST_NOUSE ; pclk ; reset_n ;;;reg_i2c_mst_nouse; [31:0] ; 32'h0 ; R/W ;;;;
 0x03fc ; I2C_MST_DATE ; pclk ; reset_n ;;;; [31:29] ; 3'h0 ; R/W ;;;;
;;;; Not;;reg_i2c_mst_clk_en;[28];1'h0;R/W;;;;
;;;;;;reg_i2c_mst_date;[27:0];28'h1807201;R/W;;;;
