Fitter Place Stage Report for top
Wed Jul 29 19:46:21 2020
Quartus Prime Version 20.2.0 Build 50 06/11/2020 SC Pro Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Resource Usage Summary
  3. Fitter Resource Utilization by Entity
  4. Fitter Partition Statistics
  5. Global & Other Fast Signals Summary
  6. Global Signal Visualization
  7. Global & Other Fast Signals Details
  8. Non-Global High Fan-Out Signals
  9. Fitter RAM Summary
 10. Fitter DSP Block Usage Summary
 11. Place Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 8,901 / 933,120       ; < 1 % ;
; ALMs needed [=A-B+C]                                        ; 8,901                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 9,939 / 933,120       ; 1 %   ;
;         [a] ALMs used for LUT logic and register circuitry  ; 2,567                 ;       ;
;         [b] ALMs used for LUT logic                         ; 6,155                 ;       ;
;         [c] ALMs used for register circuitry                ; 1,017                 ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 200                   ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 1,090 / 933,120       ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 52 / 933,120          ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ;       ;
;         [c] Due to LAB input limits                         ; 52                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; High                  ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 1,205 / 93,312        ; 1 %   ;
;     -- Logic LABs                                           ; 1,185                 ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 20                    ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 12,613                ;       ;
;     -- 8 input functions                                    ; 458                   ;       ;
;     -- 7 input functions                                    ; 147                   ;       ;
;     -- 6 input functions                                    ; 2,740                 ;       ;
;     -- 5 input functions                                    ; 2,261                 ;       ;
;     -- 4 input functions                                    ; 2,441                 ;       ;
;     -- <=3 input functions                                  ; 4,566                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 953                   ;       ;
; Memory ALUT usage                                           ; 304                   ;       ;
;     -- 64-address deep                                      ; 0                     ;       ;
;     -- 32-address deep                                      ; 304                   ;       ;
;                                                             ;                       ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 7,630                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- LAB logic registers:                             ;                       ;       ;
;             -- Primary logic registers                      ; 7,167 / 1,866,240     ; < 1 % ;
;             -- Secondary logic registers                    ; 159 / 1,866,240       ; < 1 % ;
;         -- Hyper-Registers:                                 ; 304                   ;       ;
;                                                             ;                       ;       ;
; Register control circuitry for power estimation             ; 0                     ;       ;
;                                                             ;                       ;       ;
; ALMs adjustment for power estimation                        ; 1,055                 ;       ;
;                                                             ;                       ;       ;
; I/O pins                                                    ; 9 / 1,152             ; < 1 % ;
;     -- Clock pins                                           ; 1 / 88                ; 1 %   ;
;     -- Dedicated input pins                                 ; 6 / 198               ; 3 %   ;
;                                                             ;                       ;       ;
; M20K blocks                                                 ; 16 / 11,721           ; < 1 % ;
; Total MLAB memory bits                                      ; 704                   ;       ;
; Total block memory bits                                     ; 230,784 / 240,046,080 ; < 1 % ;
; Total block memory implementation bits                      ; 327,680 / 240,046,080 ; < 1 % ;
;                                                             ;                       ;       ;
; DSP Blocks Needed [=A+B-C]                                  ; 2 / 5,760             ; < 1 % ;
;     [A] Total Fixed Point DSP Blocks                        ; 3                     ;       ;
;     [B] Total Floating Point DSP Blocks                     ; 0                     ;       ;
;     [C] Estimate of DSP Blocks recoverable by dense merging ; 1                     ;       ;
;                                                             ;                       ;       ;
; IOPLLs                                                      ; 0 / 14                ; 0 %   ;
; Global signals                                              ; 2                     ;       ;
; Impedance control blocks                                    ; 0 / 24                ; 0 %   ;
; Maximum fan-out                                             ; 7604                  ;       ;
; Highest non-global fan-out                                  ; 759                   ;       ;
; Total fan-out                                               ; 78806                 ;       ;
; Average fan-out                                             ; 3.79                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+----------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------+---------------------------------------------------------------------------------------------------------------+------------------------------------------------+----------------+
; Compilation Hierarchy Node                                     ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M20Ks ; DSP Blocks ; Pins ; IOPLLs ; Full Hierarchy Name                                                                                           ; Entity Name                                    ; Library Name   ;
+----------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------+---------------------------------------------------------------------------------------------------------------+------------------------------------------------+----------------+
; |                                                              ; 8901.9 (1.0)         ; 9938.5 (1.0)                     ; 1088.0 (0.0)                                      ; 51.3 (0.0)                       ; 200.0 (0.0)          ; 12613 (2)           ; 7630 (0)                  ; 0 (0)         ; 230784            ; 16    ; 3          ; 9    ; 0 (0)  ; |                                                                                                             ; top                                            ; altera_work    ;
;    |auto_fab_0|                                                ; 58.3 (0.5)           ; 69.0 (0.5)                       ; 10.7 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 93 (1)              ; 82 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0                                                                                                    ; alt_sld_fab_0                                  ; N/A            ;
;       |alt_sld_fab_0|                                          ; 57.8 (0.0)           ; 68.5 (0.0)                       ; 10.7 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 92 (0)              ; 82 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0                                                                                      ; alt_sld_fab_0_alt_sld_fab_0_10_mgvf7lq         ; vJTAG          ;
;          |alt_sld_fab_0|                                       ; 57.8 (0.0)           ; 68.5 (0.0)                       ; 10.7 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 92 (0)              ; 82 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0                                                                        ; alt_sld_fab_0_alt_sld_fab_1920_qdketaq         ; altera_work    ;
;             |jtagpins|                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins                                                               ; altera_jtag_wys_atom                           ; N/A            ;
;                |atom_inst|                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst                                                     ; altera_jtag_wys_atom_bare                      ; N/A            ;
;             |sldfabric|                                        ; 57.8 (0.0)           ; 68.5 (0.0)                       ; 10.7 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 92 (0)              ; 82 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric                                                              ; alt_sld_fab_0_altera_sld_jtag_hub_1920_4evknui ; N/A            ;
;                |jtag_hub_gen.real_sld_jtag_hub|                ; 57.8 (40.2)          ; 68.5 (48.4)                      ; 10.7 (8.2)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 92 (60)             ; 82 (54)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub                               ; sld_jtag_hub                                   ; N/A            ;
;                   |hub_info_reg|                               ; 10.2 (10.2)          ; 10.2 (10.2)                      ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_info_reg                  ; sld_rom_sr                                     ; altera_work    ;
;                   |shadow_jsm|                                 ; 7.4 (7.4)            ; 9.8 (9.8)                        ; 2.4 (2.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm                    ; sld_shadow_jsm                                 ; N/A            ;
;    |uFPGACHIP|                                                 ; 8842.6 (47.2)        ; 9868.5 (48.2)                    ; 1077.2 (1.1)                                      ; 51.3 (0.1)                       ; 200.0 (0.0)          ; 12518 (87)          ; 7548 (64)                 ; 0 (0)         ; 230784            ; 16    ; 3          ; 0    ; 0 (0)  ; uFPGACHIP                                                                                                     ; FPGAChip                                       ; altera_work    ;
;       |Platform|                                               ; 8795.5 (0.7)         ; 9820.4 (1.0)                     ; 1076.1 (0.4)                                      ; 51.2 (0.1)                       ; 200.0 (0.0)          ; 12431 (0)           ; 7484 (2)                  ; 0 (0)         ; 230784            ; 16    ; 3          ; 0    ; 0 (0)  ; uFPGACHIP|Platform                                                                                            ; Platform                                       ; altera_work    ;
;          |sys|                                                 ; 8794.7 (0.0)         ; 9819.4 (0.0)                     ; 1075.8 (0.0)                                      ; 51.2 (0.0)                       ; 200.0 (0.0)          ; 12431 (0)           ; 7482 (0)                  ; 0 (0)         ; 230784            ; 16    ; 3          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys                                                                                        ; System                                         ; altera_work    ;
;             |asyncXing|                                        ; 0.4 (0.0)            ; 1.0 (0.0)                        ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|asyncXing                                                                              ; IntXing                                        ; altera_work    ;
;                |SynchronizerShiftReg_w1_d3|                    ; 0.4 (0.4)            ; 1.0 (1.0)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|asyncXing|SynchronizerShiftReg_w1_d3                                                   ; SynchronizerShiftReg_w1_d3                     ; altera_work    ;
;             |asyncXing_1|                                      ; 3.6 (0.0)            ; 8.2 (0.0)                        ; 4.9 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|asyncXing_1                                                                            ; IntXing_1                                      ; altera_work    ;
;                |SynchronizerShiftReg_w6_d3|                    ; 3.6 (3.6)            ; 8.2 (8.2)                        ; 4.9 (4.9)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|asyncXing_1|SynchronizerShiftReg_w6_d3                                                 ; SynchronizerShiftReg_w6_d3                     ; altera_work    ;
;             |clint|                                            ; 82.8 (82.8)          ; 100.2 (100.2)                    ; 18.6 (18.6)                                       ; 1.3 (1.3)                        ; 0.0 (0.0)            ; 108 (108)           ; 129 (129)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|clint                                                                                  ; CLINT                                          ; altera_work    ;
;             |debug_1|                                          ; 1659.9 (0.0)         ; 1820.7 (0.0)                     ; 164.4 (0.0)                                       ; 3.7 (0.0)                        ; 0.0 (0.0)            ; 2271 (0)            ; 1257 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1                                                                                ; TLDebugModule                                  ; altera_work    ;
;                |dmInner|                                       ; 1589.3 (0.0)         ; 1718.1 (0.0)                     ; 132.5 (0.0)                                       ; 3.7 (0.0)                        ; 0.0 (0.0)            ; 2189 (0)            ; 1080 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner                                                                        ; TLDebugModuleInnerAsync                        ; altera_work    ;
;                   |AsyncQueueSink|                             ; 7.0 (0.1)            ; 13.1 (0.8)                       ; 6.2 (0.6)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 26 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|AsyncQueueSink                                                         ; AsyncQueueSink_2                               ; altera_work    ;
;                      |AsyncValidSync|                          ; 1.1 (0.0)            ; 2.0 (0.0)                        ; 1.0 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|AsyncQueueSink|AsyncValidSync                                          ; AsyncValidSync                                 ; altera_work    ;
;                         |source_valid|                         ; 1.1 (0.0)            ; 2.0 (0.0)                        ; 1.0 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|AsyncQueueSink|AsyncValidSync|source_valid                             ; AsyncResetSynchronizerShiftReg_w1_d4_i0        ; altera_work    ;
;                            |sync_0|                            ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|AsyncQueueSink|AsyncValidSync|source_valid|sync_0                      ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                               |reg_0|                          ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|AsyncQueueSink|AsyncValidSync|source_valid|sync_0|reg_0                ; AsyncResetReg                                  ; altera_work    ;
;                            |sync_1|                            ; 0.2 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|AsyncQueueSink|AsyncValidSync|source_valid|sync_1                      ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                               |reg_0|                          ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|AsyncQueueSink|AsyncValidSync|source_valid|sync_1|reg_0                ; AsyncResetReg                                  ; altera_work    ;
;                            |sync_2|                            ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|AsyncQueueSink|AsyncValidSync|source_valid|sync_2                      ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                               |reg_0|                          ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|AsyncQueueSink|AsyncValidSync|source_valid|sync_2|reg_0                ; AsyncResetReg                                  ; altera_work    ;
;                            |sync_3|                            ; 0.2 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|AsyncQueueSink|AsyncValidSync|source_valid|sync_3                      ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                               |reg_0|                          ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|AsyncQueueSink|AsyncValidSync|source_valid|sync_3|reg_0                ; AsyncResetReg                                  ; altera_work    ;
;                      |AsyncValidSync_1|                        ; 0.4 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|AsyncQueueSink|AsyncValidSync_1                                        ; AsyncValidSync_1                               ; altera_work    ;
;                         |sink_extend|                          ; 0.4 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|AsyncQueueSink|AsyncValidSync_1|sink_extend                            ; AsyncResetSynchronizerShiftReg_w1_d1_i0        ; altera_work    ;
;                            |sync_0|                            ; 0.4 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|AsyncQueueSink|AsyncValidSync_1|sink_extend|sync_0                     ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                               |reg_0|                          ; 0.4 (0.4)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|AsyncQueueSink|AsyncValidSync_1|sink_extend|sync_0|reg_0               ; AsyncResetReg                                  ; altera_work    ;
;                      |AsyncValidSync_2|                        ; 0.3 (0.0)            ; 1.3 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|AsyncQueueSink|AsyncValidSync_2                                        ; AsyncValidSync_2                               ; altera_work    ;
;                         |sink_valid|                           ; 0.3 (0.0)            ; 1.3 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|AsyncQueueSink|AsyncValidSync_2|sink_valid                             ; AsyncResetSynchronizerShiftReg_w1_d3_i0        ; altera_work    ;
;                            |sync_0|                            ; 0.2 (0.0)            ; 0.3 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|AsyncQueueSink|AsyncValidSync_2|sink_valid|sync_0                      ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                               |reg_0|                          ; 0.2 (0.2)            ; 0.3 (0.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|AsyncQueueSink|AsyncValidSync_2|sink_valid|sync_0|reg_0                ; AsyncResetReg                                  ; altera_work    ;
;                            |sync_1|                            ; 0.1 (0.0)            ; 0.5 (0.0)                        ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|AsyncQueueSink|AsyncValidSync_2|sink_valid|sync_1                      ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                               |reg_0|                          ; 0.1 (0.1)            ; 0.5 (0.5)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|AsyncQueueSink|AsyncValidSync_2|sink_valid|sync_1|reg_0                ; AsyncResetReg                                  ; altera_work    ;
;                            |sync_2|                            ; 0.1 (0.0)            ; 0.5 (0.0)                        ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|AsyncQueueSink|AsyncValidSync_2|sink_valid|sync_2                      ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                               |reg_0|                          ; 0.1 (0.1)            ; 0.5 (0.5)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|AsyncQueueSink|AsyncValidSync_2|sink_valid|sync_2|reg_0                ; AsyncResetReg                                  ; altera_work    ;
;                      |deq_bits_reg|                            ; 3.9 (3.9)            ; 5.8 (5.8)                        ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|AsyncQueueSink|deq_bits_reg                                            ; SynchronizerShiftReg_w12_d1                    ; altera_work    ;
;                      |ridx_bin|                                ; 0.1 (0.0)            ; 0.2 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|AsyncQueueSink|ridx_bin                                                ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                         |reg_0|                                ; 0.1 (0.1)            ; 0.2 (0.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|AsyncQueueSink|ridx_bin|reg_0                                          ; AsyncResetReg                                  ; altera_work    ;
;                      |ridx_gray|                               ; 0.2 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|AsyncQueueSink|ridx_gray                                               ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                         |reg_0|                                ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|AsyncQueueSink|ridx_gray|reg_0                                         ; AsyncResetReg                                  ; altera_work    ;
;                      |valid_reg|                               ; 0.1 (0.0)            ; 0.5 (0.0)                        ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|AsyncQueueSink|valid_reg                                               ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                         |reg_0|                                ; 0.1 (0.1)            ; 0.5 (0.5)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|AsyncQueueSink|valid_reg|reg_0                                         ; AsyncResetReg                                  ; altera_work    ;
;                      |widx_gray|                               ; 0.8 (0.0)            ; 1.5 (0.0)                        ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|AsyncQueueSink|widx_gray                                               ; AsyncResetSynchronizerShiftReg_w1_d3_i0        ; altera_work    ;
;                         |sync_0|                               ; 0.2 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|AsyncQueueSink|widx_gray|sync_0                                        ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                            |reg_0|                             ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|AsyncQueueSink|widx_gray|sync_0|reg_0                                  ; AsyncResetReg                                  ; altera_work    ;
;                         |sync_1|                               ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|AsyncQueueSink|widx_gray|sync_1                                        ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                            |reg_0|                             ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|AsyncQueueSink|widx_gray|sync_1|reg_0                                  ; AsyncResetReg                                  ; altera_work    ;
;                         |sync_2|                               ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|AsyncQueueSink|widx_gray|sync_2                                        ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                            |reg_0|                             ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|AsyncQueueSink|widx_gray|sync_2|reg_0                                  ; AsyncResetReg                                  ; altera_work    ;
;                   |dmInner|                                    ; 1554.8 (1554.8)      ; 1660.4 (1660.4)                  ; 108.8 (108.8)                                     ; 3.1 (3.1)                        ; 0.0 (0.0)            ; 2183 (2183)         ; 949 (949)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmInner                                                                ; TLDebugModuleInner                             ; altera_work    ;
;                   |dmactiveSync|                               ; 0.5 (0.0)            ; 1.5 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmactiveSync                                                           ; ResetCatchAndSync_d3                           ; altera_work    ;
;                      |AsyncResetSynchronizerShiftReg_w1_d3_i0| ; 0.5 (0.0)            ; 1.5 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmactiveSync|AsyncResetSynchronizerShiftReg_w1_d3_i0                   ; AsyncResetSynchronizerShiftReg_w1_d3_i0        ; altera_work    ;
;                         |sync_0|                               ; 0.2 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmactiveSync|AsyncResetSynchronizerShiftReg_w1_d3_i0|sync_0            ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                            |reg_0|                             ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmactiveSync|AsyncResetSynchronizerShiftReg_w1_d3_i0|sync_0|reg_0      ; AsyncResetReg                                  ; altera_work    ;
;                         |sync_1|                               ; 0.2 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmactiveSync|AsyncResetSynchronizerShiftReg_w1_d3_i0|sync_1            ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                            |reg_0|                             ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmactiveSync|AsyncResetSynchronizerShiftReg_w1_d3_i0|sync_1|reg_0      ; AsyncResetReg                                  ; altera_work    ;
;                         |sync_2|                               ; 0.2 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmactiveSync|AsyncResetSynchronizerShiftReg_w1_d3_i0|sync_2            ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                            |reg_0|                             ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmactiveSync|AsyncResetSynchronizerShiftReg_w1_d3_i0|sync_2|reg_0      ; AsyncResetReg                                  ; altera_work    ;
;                   |dmiXing|                                    ; 27.0 (0.0)           ; 43.1 (0.0)                       ; 16.5 (0.0)                                        ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 102 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing                                                                ; TLAsyncCrossingSink                            ; altera_work    ;
;                      |AsyncQueueSink|                          ; 16.5 (0.1)           ; 25.8 (0.8)                       ; 9.6 (0.7)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 56 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSink                                                 ; AsyncQueueSink_1                               ; altera_work    ;
;                         |AsyncValidSync|                       ; 1.0 (0.0)            ; 2.0 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSink|AsyncValidSync                                  ; AsyncValidSync                                 ; altera_work    ;
;                            |source_valid|                      ; 1.0 (0.0)            ; 2.0 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSink|AsyncValidSync|source_valid                     ; AsyncResetSynchronizerShiftReg_w1_d4_i0        ; altera_work    ;
;                               |sync_0|                         ; 0.2 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSink|AsyncValidSync|source_valid|sync_0              ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                                  |reg_0|                       ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSink|AsyncValidSync|source_valid|sync_0|reg_0        ; AsyncResetReg                                  ; altera_work    ;
;                               |sync_1|                         ; 0.2 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSink|AsyncValidSync|source_valid|sync_1              ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                                  |reg_0|                       ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSink|AsyncValidSync|source_valid|sync_1|reg_0        ; AsyncResetReg                                  ; altera_work    ;
;                               |sync_2|                         ; 0.2 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSink|AsyncValidSync|source_valid|sync_2              ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                                  |reg_0|                       ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSink|AsyncValidSync|source_valid|sync_2|reg_0        ; AsyncResetReg                                  ; altera_work    ;
;                               |sync_3|                         ; 0.2 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSink|AsyncValidSync|source_valid|sync_3              ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                                  |reg_0|                       ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSink|AsyncValidSync|source_valid|sync_3|reg_0        ; AsyncResetReg                                  ; altera_work    ;
;                         |AsyncValidSync_1|                     ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSink|AsyncValidSync_1                                ; AsyncValidSync_1                               ; altera_work    ;
;                            |sink_extend|                       ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSink|AsyncValidSync_1|sink_extend                    ; AsyncResetSynchronizerShiftReg_w1_d1_i0        ; altera_work    ;
;                               |sync_0|                         ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSink|AsyncValidSync_1|sink_extend|sync_0             ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                                  |reg_0|                       ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSink|AsyncValidSync_1|sink_extend|sync_0|reg_0       ; AsyncResetReg                                  ; altera_work    ;
;                         |AsyncValidSync_2|                     ; 0.9 (0.0)            ; 1.5 (0.0)                        ; 0.8 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSink|AsyncValidSync_2                                ; AsyncValidSync_2                               ; altera_work    ;
;                            |sink_valid|                        ; 0.9 (0.0)            ; 1.5 (0.0)                        ; 0.8 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSink|AsyncValidSync_2|sink_valid                     ; AsyncResetSynchronizerShiftReg_w1_d3_i0        ; altera_work    ;
;                               |sync_0|                         ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSink|AsyncValidSync_2|sink_valid|sync_0              ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                                  |reg_0|                       ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSink|AsyncValidSync_2|sink_valid|sync_0|reg_0        ; AsyncResetReg                                  ; altera_work    ;
;                               |sync_1|                         ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSink|AsyncValidSync_2|sink_valid|sync_1              ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                                  |reg_0|                       ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSink|AsyncValidSync_2|sink_valid|sync_1|reg_0        ; AsyncResetReg                                  ; altera_work    ;
;                               |sync_2|                         ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSink|AsyncValidSync_2|sink_valid|sync_2              ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                                  |reg_0|                       ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSink|AsyncValidSync_2|sink_valid|sync_2|reg_0        ; AsyncResetReg                                  ; altera_work    ;
;                         |deq_bits_reg|                         ; 13.0 (13.0)          ; 18.3 (18.3)                      ; 5.4 (5.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 42 (42)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSink|deq_bits_reg                                    ; SynchronizerShiftReg_w55_d1                    ; altera_work    ;
;                         |ridx_bin|                             ; 0.1 (0.0)            ; 0.3 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSink|ridx_bin                                        ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                            |reg_0|                             ; 0.1 (0.1)            ; 0.3 (0.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSink|ridx_bin|reg_0                                  ; AsyncResetReg                                  ; altera_work    ;
;                         |ridx_gray|                            ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSink|ridx_gray                                       ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                            |reg_0|                             ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSink|ridx_gray|reg_0                                 ; AsyncResetReg                                  ; altera_work    ;
;                         |valid_reg|                            ; 0.1 (0.0)            ; 0.3 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSink|valid_reg                                       ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                            |reg_0|                             ; 0.1 (0.1)            ; 0.3 (0.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSink|valid_reg|reg_0                                 ; AsyncResetReg                                  ; altera_work    ;
;                         |widx_gray|                            ; 0.6 (0.0)            ; 1.5 (0.0)                        ; 0.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSink|widx_gray                                       ; AsyncResetSynchronizerShiftReg_w1_d3_i0        ; altera_work    ;
;                            |sync_0|                            ; 0.2 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSink|widx_gray|sync_0                                ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                               |reg_0|                          ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSink|widx_gray|sync_0|reg_0                          ; AsyncResetReg                                  ; altera_work    ;
;                            |sync_1|                            ; 0.2 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSink|widx_gray|sync_1                                ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                               |reg_0|                          ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSink|widx_gray|sync_1|reg_0                          ; AsyncResetReg                                  ; altera_work    ;
;                            |sync_2|                            ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSink|widx_gray|sync_2                                ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                               |reg_0|                          ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSink|widx_gray|sync_2|reg_0                          ; AsyncResetReg                                  ; altera_work    ;
;                      |AsyncQueueSource|                        ; 10.5 (7.4)           ; 17.2 (11.1)                      ; 6.9 (3.8)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 46 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource                                               ; AsyncQueueSource_2                             ; altera_work    ;
;                         |AsyncValidSync|                       ; 1.0 (0.0)            ; 2.0 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|AsyncValidSync                                ; AsyncValidSync                                 ; altera_work    ;
;                            |source_valid|                      ; 1.0 (0.0)            ; 2.0 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|AsyncValidSync|source_valid                   ; AsyncResetSynchronizerShiftReg_w1_d4_i0        ; altera_work    ;
;                               |sync_0|                         ; 0.2 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|AsyncValidSync|source_valid|sync_0            ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                                  |reg_0|                       ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|AsyncValidSync|source_valid|sync_0|reg_0      ; AsyncResetReg                                  ; altera_work    ;
;                               |sync_1|                         ; 0.2 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|AsyncValidSync|source_valid|sync_1            ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                                  |reg_0|                       ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|AsyncValidSync|source_valid|sync_1|reg_0      ; AsyncResetReg                                  ; altera_work    ;
;                               |sync_2|                         ; 0.2 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|AsyncValidSync|source_valid|sync_2            ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                                  |reg_0|                       ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|AsyncValidSync|source_valid|sync_2|reg_0      ; AsyncResetReg                                  ; altera_work    ;
;                               |sync_3|                         ; 0.2 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|AsyncValidSync|source_valid|sync_3            ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                                  |reg_0|                       ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|AsyncValidSync|source_valid|sync_3|reg_0      ; AsyncResetReg                                  ; altera_work    ;
;                         |AsyncValidSync_1|                     ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|AsyncValidSync_1                              ; AsyncValidSync_1                               ; altera_work    ;
;                            |sink_extend|                       ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|AsyncValidSync_1|sink_extend                  ; AsyncResetSynchronizerShiftReg_w1_d1_i0        ; altera_work    ;
;                               |sync_0|                         ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|AsyncValidSync_1|sink_extend|sync_0           ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                                  |reg_0|                       ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|AsyncValidSync_1|sink_extend|sync_0|reg_0     ; AsyncResetReg                                  ; altera_work    ;
;                         |AsyncValidSync_2|                     ; 0.8 (0.0)            ; 1.3 (0.0)                        ; 0.6 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|AsyncValidSync_2                              ; AsyncValidSync_2                               ; altera_work    ;
;                            |sink_valid|                        ; 0.8 (0.0)            ; 1.3 (0.0)                        ; 0.6 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|AsyncValidSync_2|sink_valid                   ; AsyncResetSynchronizerShiftReg_w1_d3_i0        ; altera_work    ;
;                               |sync_0|                         ; 0.2 (0.0)            ; 0.3 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|AsyncValidSync_2|sink_valid|sync_0            ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                                  |reg_0|                       ; 0.2 (0.2)            ; 0.3 (0.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|AsyncValidSync_2|sink_valid|sync_0|reg_0      ; AsyncResetReg                                  ; altera_work    ;
;                               |sync_1|                         ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|AsyncValidSync_2|sink_valid|sync_1            ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                                  |reg_0|                       ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|AsyncValidSync_2|sink_valid|sync_1|reg_0      ; AsyncResetReg                                  ; altera_work    ;
;                               |sync_2|                         ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|AsyncValidSync_2|sink_valid|sync_2            ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                                  |reg_0|                       ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|AsyncValidSync_2|sink_valid|sync_2|reg_0      ; AsyncResetReg                                  ; altera_work    ;
;                         |ready_reg|                            ; 0.1 (0.0)            ; 0.2 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|ready_reg                                     ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                            |reg_0|                             ; 0.1 (0.1)            ; 0.2 (0.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|ready_reg|reg_0                               ; AsyncResetReg                                  ; altera_work    ;
;                         |ridx_gray|                            ; 0.5 (0.0)            ; 1.3 (0.0)                        ; 0.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|ridx_gray                                     ; AsyncResetSynchronizerShiftReg_w1_d3_i0        ; altera_work    ;
;                            |sync_0|                            ; 0.2 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|ridx_gray|sync_0                              ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                               |reg_0|                          ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|ridx_gray|sync_0|reg_0                        ; AsyncResetReg                                  ; altera_work    ;
;                            |sync_1|                            ; 0.2 (0.0)            ; 0.3 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|ridx_gray|sync_1                              ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                               |reg_0|                          ; 0.2 (0.2)            ; 0.3 (0.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|ridx_gray|sync_1|reg_0                        ; AsyncResetReg                                  ; altera_work    ;
;                            |sync_2|                            ; 0.2 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|ridx_gray|sync_2                              ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                               |reg_0|                          ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|ridx_gray|sync_2|reg_0                        ; AsyncResetReg                                  ; altera_work    ;
;                         |widx_bin|                             ; 0.1 (0.0)            ; 0.2 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|widx_bin                                      ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                            |reg_0|                             ; 0.1 (0.1)            ; 0.2 (0.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|widx_bin|reg_0                                ; AsyncResetReg                                  ; altera_work    ;
;                         |widx_gray|                            ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|widx_gray                                     ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                            |reg_0|                             ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|widx_gray|reg_0                               ; AsyncResetReg                                  ; altera_work    ;
;                |dmOuter|                                       ; 70.7 (0.0)           ; 102.6 (0.0)                      ; 31.9 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 82 (0)              ; 177 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter                                                                        ; TLDebugModuleOuterAsync                        ; altera_work    ;
;                   |AsyncQueueSource|                           ; 7.0 (3.2)            ; 11.7 (6.0)                       ; 4.7 (2.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 29 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|AsyncQueueSource                                                       ; AsyncQueueSource_1                             ; altera_work    ;
;                      |AsyncValidSync|                          ; 0.7 (0.0)            ; 1.8 (0.0)                        ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|AsyncQueueSource|AsyncValidSync                                        ; AsyncValidSync                                 ; altera_work    ;
;                         |source_valid|                         ; 0.7 (0.0)            ; 1.8 (0.0)                        ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|AsyncQueueSource|AsyncValidSync|source_valid                           ; AsyncResetSynchronizerShiftReg_w1_d4_i0        ; altera_work    ;
;                            |sync_0|                            ; 0.2 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|AsyncQueueSource|AsyncValidSync|source_valid|sync_0                    ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                               |reg_0|                          ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|AsyncQueueSource|AsyncValidSync|source_valid|sync_0|reg_0              ; AsyncResetReg                                  ; altera_work    ;
;                            |sync_1|                            ; 0.2 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|AsyncQueueSource|AsyncValidSync|source_valid|sync_1                    ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                               |reg_0|                          ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|AsyncQueueSource|AsyncValidSync|source_valid|sync_1|reg_0              ; AsyncResetReg                                  ; altera_work    ;
;                            |sync_2|                            ; 0.2 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|AsyncQueueSource|AsyncValidSync|source_valid|sync_2                    ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                               |reg_0|                          ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|AsyncQueueSource|AsyncValidSync|source_valid|sync_2|reg_0              ; AsyncResetReg                                  ; altera_work    ;
;                            |sync_3|                            ; 0.2 (0.0)            ; 0.3 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|AsyncQueueSource|AsyncValidSync|source_valid|sync_3                    ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                               |reg_0|                          ; 0.2 (0.2)            ; 0.3 (0.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|AsyncQueueSource|AsyncValidSync|source_valid|sync_3|reg_0              ; AsyncResetReg                                  ; altera_work    ;
;                      |AsyncValidSync_1|                        ; 0.2 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|AsyncQueueSource|AsyncValidSync_1                                      ; AsyncValidSync_1                               ; altera_work    ;
;                         |sink_extend|                          ; 0.2 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|AsyncQueueSource|AsyncValidSync_1|sink_extend                          ; AsyncResetSynchronizerShiftReg_w1_d1_i0        ; altera_work    ;
;                            |sync_0|                            ; 0.2 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|AsyncQueueSource|AsyncValidSync_1|sink_extend|sync_0                   ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                               |reg_0|                          ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|AsyncQueueSource|AsyncValidSync_1|sink_extend|sync_0|reg_0             ; AsyncResetReg                                  ; altera_work    ;
;                      |AsyncValidSync_2|                        ; 0.7 (0.0)            ; 0.8 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|AsyncQueueSource|AsyncValidSync_2                                      ; AsyncValidSync_2                               ; altera_work    ;
;                         |sink_valid|                           ; 0.7 (0.0)            ; 0.8 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|AsyncQueueSource|AsyncValidSync_2|sink_valid                           ; AsyncResetSynchronizerShiftReg_w1_d3_i0        ; altera_work    ;
;                            |sync_0|                            ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|AsyncQueueSource|AsyncValidSync_2|sink_valid|sync_0                    ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                               |reg_0|                          ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|AsyncQueueSource|AsyncValidSync_2|sink_valid|sync_0|reg_0              ; AsyncResetReg                                  ; altera_work    ;
;                            |sync_1|                            ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|AsyncQueueSource|AsyncValidSync_2|sink_valid|sync_1                    ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                               |reg_0|                          ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|AsyncQueueSource|AsyncValidSync_2|sink_valid|sync_1|reg_0              ; AsyncResetReg                                  ; altera_work    ;
;                            |sync_2|                            ; 0.2 (0.0)            ; 0.3 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|AsyncQueueSource|AsyncValidSync_2|sink_valid|sync_2                    ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                               |reg_0|                          ; 0.2 (0.2)            ; 0.3 (0.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|AsyncQueueSource|AsyncValidSync_2|sink_valid|sync_2|reg_0              ; AsyncResetReg                                  ; altera_work    ;
;                      |ready_reg|                               ; 0.9 (0.0)            ; 1.2 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|AsyncQueueSource|ready_reg                                             ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                         |reg_0|                                ; 0.9 (0.9)            ; 1.2 (1.2)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|AsyncQueueSource|ready_reg|reg_0                                       ; AsyncResetReg                                  ; altera_work    ;
;                      |ridx_gray|                               ; 0.8 (0.0)            ; 0.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|AsyncQueueSource|ridx_gray                                             ; AsyncResetSynchronizerShiftReg_w1_d3_i0        ; altera_work    ;
;                         |sync_0|                               ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|AsyncQueueSource|ridx_gray|sync_0                                      ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                            |reg_0|                             ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|AsyncQueueSource|ridx_gray|sync_0|reg_0                                ; AsyncResetReg                                  ; altera_work    ;
;                         |sync_1|                               ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|AsyncQueueSource|ridx_gray|sync_1                                      ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                            |reg_0|                             ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|AsyncQueueSource|ridx_gray|sync_1|reg_0                                ; AsyncResetReg                                  ; altera_work    ;
;                         |sync_2|                               ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|AsyncQueueSource|ridx_gray|sync_2                                      ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                            |reg_0|                             ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|AsyncQueueSource|ridx_gray|sync_2|reg_0                                ; AsyncResetReg                                  ; altera_work    ;
;                      |widx_bin|                                ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|AsyncQueueSource|widx_bin                                              ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                         |reg_0|                                ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|AsyncQueueSource|widx_bin|reg_0                                        ; AsyncResetReg                                  ; altera_work    ;
;                      |widx_gray|                               ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|AsyncQueueSource|widx_gray                                             ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                         |reg_0|                                ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|AsyncQueueSource|widx_gray|reg_0                                       ; AsyncResetReg                                  ; altera_work    ;
;                   |asource|                                    ; 26.8 (0.0)           ; 44.4 (0.0)                       ; 17.7 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 102 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource                                                                ; TLAsyncCrossingSource                          ; altera_work    ;
;                      |AsyncQueueSink|                          ; 12.1 (1.6)           ; 20.8 (1.6)                       ; 8.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 46 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink                                                 ; AsyncQueueSink                                 ; altera_work    ;
;                         |AsyncValidSync|                       ; 1.0 (0.0)            ; 1.8 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|AsyncValidSync                                  ; AsyncValidSync                                 ; altera_work    ;
;                            |source_valid|                      ; 1.0 (0.0)            ; 1.8 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|AsyncValidSync|source_valid                     ; AsyncResetSynchronizerShiftReg_w1_d4_i0        ; altera_work    ;
;                               |sync_0|                         ; 0.2 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|AsyncValidSync|source_valid|sync_0              ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                                  |reg_0|                       ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|AsyncValidSync|source_valid|sync_0|reg_0        ; AsyncResetReg                                  ; altera_work    ;
;                               |sync_1|                         ; 0.2 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|AsyncValidSync|source_valid|sync_1              ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                                  |reg_0|                       ; 0.2 (0.2)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|AsyncValidSync|source_valid|sync_1|reg_0        ; AsyncResetReg                                  ; altera_work    ;
;                               |sync_2|                         ; 0.2 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|AsyncValidSync|source_valid|sync_2              ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                                  |reg_0|                       ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|AsyncValidSync|source_valid|sync_2|reg_0        ; AsyncResetReg                                  ; altera_work    ;
;                               |sync_3|                         ; 0.2 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|AsyncValidSync|source_valid|sync_3              ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                                  |reg_0|                       ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|AsyncValidSync|source_valid|sync_3|reg_0        ; AsyncResetReg                                  ; altera_work    ;
;                         |AsyncValidSync_1|                     ; 0.2 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|AsyncValidSync_1                                ; AsyncValidSync_1                               ; altera_work    ;
;                            |sink_extend|                       ; 0.2 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|AsyncValidSync_1|sink_extend                    ; AsyncResetSynchronizerShiftReg_w1_d1_i0        ; altera_work    ;
;                               |sync_0|                         ; 0.2 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|AsyncValidSync_1|sink_extend|sync_0             ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                                  |reg_0|                       ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|AsyncValidSync_1|sink_extend|sync_0|reg_0       ; AsyncResetReg                                  ; altera_work    ;
;                         |AsyncValidSync_2|                     ; 0.8 (0.0)            ; 0.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|AsyncValidSync_2                                ; AsyncValidSync_2                               ; altera_work    ;
;                            |sink_valid|                        ; 0.8 (0.0)            ; 0.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|AsyncValidSync_2|sink_valid                     ; AsyncResetSynchronizerShiftReg_w1_d3_i0        ; altera_work    ;
;                               |sync_0|                         ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|AsyncValidSync_2|sink_valid|sync_0              ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                                  |reg_0|                       ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|AsyncValidSync_2|sink_valid|sync_0|reg_0        ; AsyncResetReg                                  ; altera_work    ;
;                               |sync_1|                         ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|AsyncValidSync_2|sink_valid|sync_1              ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                                  |reg_0|                       ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|AsyncValidSync_2|sink_valid|sync_1|reg_0        ; AsyncResetReg                                  ; altera_work    ;
;                               |sync_2|                         ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|AsyncValidSync_2|sink_valid|sync_2              ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                                  |reg_0|                       ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|AsyncValidSync_2|sink_valid|sync_2|reg_0        ; AsyncResetReg                                  ; altera_work    ;
;                         |deq_bits_reg|                         ; 6.9 (6.9)            ; 14.2 (14.2)                      ; 7.3 (7.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|deq_bits_reg                                    ; SynchronizerShiftReg_w43_d1                    ; altera_work    ;
;                         |ridx_bin|                             ; 0.2 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|ridx_bin                                        ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                            |reg_0|                             ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|ridx_bin|reg_0                                  ; AsyncResetReg                                  ; altera_work    ;
;                         |ridx_gray|                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|ridx_gray                                       ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                            |reg_0|                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|ridx_gray|reg_0                                 ; AsyncResetReg                                  ; altera_work    ;
;                         |valid_reg|                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|valid_reg                                       ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                            |reg_0|                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|valid_reg|reg_0                                 ; AsyncResetReg                                  ; altera_work    ;
;                         |widx_gray|                            ; 0.7 (0.0)            ; 0.8 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|widx_gray                                       ; AsyncResetSynchronizerShiftReg_w1_d3_i0        ; altera_work    ;
;                            |sync_0|                            ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|widx_gray|sync_0                                ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                               |reg_0|                          ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|widx_gray|sync_0|reg_0                          ; AsyncResetReg                                  ; altera_work    ;
;                            |sync_1|                            ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|widx_gray|sync_1                                ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                               |reg_0|                          ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|widx_gray|sync_1|reg_0                          ; AsyncResetReg                                  ; altera_work    ;
;                            |sync_2|                            ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|widx_gray|sync_2                                ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                               |reg_0|                          ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|widx_gray|sync_2|reg_0                          ; AsyncResetReg                                  ; altera_work    ;
;                      |AsyncQueueSource|                        ; 14.7 (11.1)          ; 23.7 (17.9)                      ; 9.0 (6.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 56 (41)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSource                                               ; AsyncQueueSource                               ; altera_work    ;
;                         |AsyncValidSync|                       ; 1.0 (0.0)            ; 2.0 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSource|AsyncValidSync                                ; AsyncValidSync                                 ; altera_work    ;
;                            |source_valid|                      ; 1.0 (0.0)            ; 2.0 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSource|AsyncValidSync|source_valid                   ; AsyncResetSynchronizerShiftReg_w1_d4_i0        ; altera_work    ;
;                               |sync_0|                         ; 0.2 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSource|AsyncValidSync|source_valid|sync_0            ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                                  |reg_0|                       ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSource|AsyncValidSync|source_valid|sync_0|reg_0      ; AsyncResetReg                                  ; altera_work    ;
;                               |sync_1|                         ; 0.2 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSource|AsyncValidSync|source_valid|sync_1            ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                                  |reg_0|                       ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSource|AsyncValidSync|source_valid|sync_1|reg_0      ; AsyncResetReg                                  ; altera_work    ;
;                               |sync_2|                         ; 0.2 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSource|AsyncValidSync|source_valid|sync_2            ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                                  |reg_0|                       ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSource|AsyncValidSync|source_valid|sync_2|reg_0      ; AsyncResetReg                                  ; altera_work    ;
;                               |sync_3|                         ; 0.2 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSource|AsyncValidSync|source_valid|sync_3            ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                                  |reg_0|                       ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSource|AsyncValidSync|source_valid|sync_3|reg_0      ; AsyncResetReg                                  ; altera_work    ;
;                         |AsyncValidSync_1|                     ; 0.2 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSource|AsyncValidSync_1                              ; AsyncValidSync_1                               ; altera_work    ;
;                            |sink_extend|                       ; 0.2 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSource|AsyncValidSync_1|sink_extend                  ; AsyncResetSynchronizerShiftReg_w1_d1_i0        ; altera_work    ;
;                               |sync_0|                         ; 0.2 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSource|AsyncValidSync_1|sink_extend|sync_0           ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                                  |reg_0|                       ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSource|AsyncValidSync_1|sink_extend|sync_0|reg_0     ; AsyncResetReg                                  ; altera_work    ;
;                         |AsyncValidSync_2|                     ; 0.7 (0.0)            ; 1.0 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSource|AsyncValidSync_2                              ; AsyncValidSync_2                               ; altera_work    ;
;                            |sink_valid|                        ; 0.7 (0.0)            ; 1.0 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSource|AsyncValidSync_2|sink_valid                   ; AsyncResetSynchronizerShiftReg_w1_d3_i0        ; altera_work    ;
;                               |sync_0|                         ; 0.2 (0.0)            ; 0.3 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSource|AsyncValidSync_2|sink_valid|sync_0            ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                                  |reg_0|                       ; 0.2 (0.2)            ; 0.3 (0.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSource|AsyncValidSync_2|sink_valid|sync_0|reg_0      ; AsyncResetReg                                  ; altera_work    ;
;                               |sync_1|                         ; 0.2 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSource|AsyncValidSync_2|sink_valid|sync_1            ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                                  |reg_0|                       ; 0.2 (0.2)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSource|AsyncValidSync_2|sink_valid|sync_1|reg_0      ; AsyncResetReg                                  ; altera_work    ;
;                               |sync_2|                         ; 0.2 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSource|AsyncValidSync_2|sink_valid|sync_2            ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                                  |reg_0|                       ; 0.2 (0.2)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSource|AsyncValidSync_2|sink_valid|sync_2|reg_0      ; AsyncResetReg                                  ; altera_work    ;
;                         |ready_reg|                            ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSource|ready_reg                                     ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                            |reg_0|                             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSource|ready_reg|reg_0                               ; AsyncResetReg                                  ; altera_work    ;
;                         |ridx_gray|                            ; 0.6 (0.0)            ; 1.0 (0.0)                        ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSource|ridx_gray                                     ; AsyncResetSynchronizerShiftReg_w1_d3_i0        ; altera_work    ;
;                            |sync_0|                            ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSource|ridx_gray|sync_0                              ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                               |reg_0|                          ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSource|ridx_gray|sync_0|reg_0                        ; AsyncResetReg                                  ; altera_work    ;
;                            |sync_1|                            ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSource|ridx_gray|sync_1                              ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                               |reg_0|                          ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSource|ridx_gray|sync_1|reg_0                        ; AsyncResetReg                                  ; altera_work    ;
;                            |sync_2|                            ; 0.2 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSource|ridx_gray|sync_2                              ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                               |reg_0|                          ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSource|ridx_gray|sync_2|reg_0                        ; AsyncResetReg                                  ; altera_work    ;
;                         |widx_bin|                             ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSource|widx_bin                                      ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                            |reg_0|                             ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSource|widx_bin|reg_0                                ; AsyncResetReg                                  ; altera_work    ;
;                         |widx_gray|                            ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSource|widx_gray                                     ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                            |reg_0|                             ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSource|widx_gray|reg_0                               ; AsyncResetReg                                  ; altera_work    ;
;                   |dmOuter|                                    ; 24.5 (9.9)           ; 30.6 (12.0)                      ; 6.0 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (16)             ; 37 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|dmOuter                                                                ; TLDebugModuleOuter                             ; altera_work    ;
;                      |DMCONTROL|                               ; 14.3 (0.0)           ; 18.2 (0.0)                       ; 4.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 36 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|dmOuter|DMCONTROL                                                      ; AsyncResetRegVec_w32_i0                        ; altera_work    ;
;                         |reg_0|                                ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|dmOuter|DMCONTROL|reg_0                                                ; AsyncResetReg                                  ; altera_work    ;
;                         |reg_1|                                ; 2.3 (2.3)            ; 4.0 (4.0)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|dmOuter|DMCONTROL|reg_1                                                ; AsyncResetReg                                  ; altera_work    ;
;                         |reg_16|                               ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|dmOuter|DMCONTROL|reg_16                                               ; AsyncResetReg                                  ; altera_work    ;
;                         |reg_17|                               ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|dmOuter|DMCONTROL|reg_17                                               ; AsyncResetReg                                  ; altera_work    ;
;                         |reg_18|                               ; 0.7 (0.7)            ; 1.2 (1.2)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|dmOuter|DMCONTROL|reg_18                                               ; AsyncResetReg                                  ; altera_work    ;
;                         |reg_19|                               ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|dmOuter|DMCONTROL|reg_19                                               ; AsyncResetReg                                  ; altera_work    ;
;                         |reg_20|                               ; 0.6 (0.6)            ; 1.3 (1.3)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|dmOuter|DMCONTROL|reg_20                                               ; AsyncResetReg                                  ; altera_work    ;
;                         |reg_21|                               ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|dmOuter|DMCONTROL|reg_21                                               ; AsyncResetReg                                  ; altera_work    ;
;                         |reg_22|                               ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|dmOuter|DMCONTROL|reg_22                                               ; AsyncResetReg                                  ; altera_work    ;
;                         |reg_23|                               ; 0.7 (0.7)            ; 0.9 (0.9)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|dmOuter|DMCONTROL|reg_23                                               ; AsyncResetReg                                  ; altera_work    ;
;                         |reg_24|                               ; 0.7 (0.7)            ; 1.2 (1.2)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|dmOuter|DMCONTROL|reg_24                                               ; AsyncResetReg                                  ; altera_work    ;
;                         |reg_25|                               ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|dmOuter|DMCONTROL|reg_25                                               ; AsyncResetReg                                  ; altera_work    ;
;                         |reg_28|                               ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|dmOuter|DMCONTROL|reg_28                                               ; AsyncResetReg                                  ; altera_work    ;
;                         |reg_30|                               ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|dmOuter|DMCONTROL|reg_30                                               ; AsyncResetReg                                  ; altera_work    ;
;                         |reg_31|                               ; 0.8 (0.8)            ; 1.2 (1.2)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|dmOuter|DMCONTROL|reg_31                                               ; AsyncResetReg                                  ; altera_work    ;
;                      |debugInterrupts|                         ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|dmOuter|debugInterrupts                                                ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                         |reg_0|                                ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|dmOuter|debugInterrupts|reg_0                                          ; AsyncResetReg                                  ; altera_work    ;
;                   |dmi2tl|                                     ; 5.4 (5.4)            ; 7.3 (7.3)                        ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|dmi2tl                                                                 ; DMIToTL                                        ; altera_work    ;
;                   |dmiXbar|                                    ; 6.9 (6.9)            ; 8.7 (8.7)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|dmiXbar                                                                ; TLXbar_7                                       ; altera_work    ;
;             |dmiResetCatch|                                    ; 1.2 (0.0)            ; 1.8 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|dmiResetCatch                                                                          ; ResetCatchAndSync_d3                           ; altera_work    ;
;                |AsyncResetSynchronizerShiftReg_w1_d3_i0|       ; 1.2 (0.0)            ; 1.8 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|dmiResetCatch|AsyncResetSynchronizerShiftReg_w1_d3_i0                                  ; AsyncResetSynchronizerShiftReg_w1_d3_i0        ; altera_work    ;
;                   |sync_0|                                     ; 0.6 (0.0)            ; 0.8 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|dmiResetCatch|AsyncResetSynchronizerShiftReg_w1_d3_i0|sync_0                           ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                      |reg_0|                                   ; 0.6 (0.6)            ; 0.8 (0.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|dmiResetCatch|AsyncResetSynchronizerShiftReg_w1_d3_i0|sync_0|reg_0                     ; AsyncResetReg                                  ; altera_work    ;
;                   |sync_1|                                     ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|dmiResetCatch|AsyncResetSynchronizerShiftReg_w1_d3_i0|sync_1                           ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                      |reg_0|                                   ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|dmiResetCatch|AsyncResetSynchronizerShiftReg_w1_d3_i0|sync_1|reg_0                     ; AsyncResetReg                                  ; altera_work    ;
;                   |sync_2|                                     ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|dmiResetCatch|AsyncResetSynchronizerShiftReg_w1_d3_i0|sync_2                           ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                      |reg_0|                                   ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|dmiResetCatch|AsyncResetSynchronizerShiftReg_w1_d3_i0|sync_2|reg_0                     ; AsyncResetReg                                  ; altera_work    ;
;             |dtm|                                              ; 126.7 (41.5)         ; 175.9 (53.8)                     ; 49.4 (12.4)                                       ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 227 (63)            ; 254 (82)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|dtm                                                                                    ; DebugTransportModuleJTAG                       ; altera_work    ;
;                |JtagTapController|                             ; 11.6 (3.3)           ; 15.0 (5.0)                       ; 3.4 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (6)              ; 14 (5)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|dtm|JtagTapController                                                                  ; JtagTapController                              ; altera_work    ;
;                   |irChain|                                    ; 4.7 (4.7)            ; 4.7 (4.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|dtm|JtagTapController|irChain                                                          ; CaptureUpdateChain_2                           ; altera_work    ;
;                   |stateMachine|                               ; 3.6 (2.9)            ; 5.3 (4.1)                        ; 1.7 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|dtm|JtagTapController|stateMachine                                                     ; JtagStateMachine                               ; altera_work    ;
;                      |currStateReg|                            ; 0.7 (0.0)            ; 1.2 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|dtm|JtagTapController|stateMachine|currStateReg                                        ; AsyncResetRegVec_w4_i15                        ; altera_work    ;
;                         |reg_0|                                ; 0.2 (0.2)            ; 0.3 (0.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|dtm|JtagTapController|stateMachine|currStateReg|reg_0                                  ; AsyncResetReg                                  ; altera_work    ;
;                         |reg_1|                                ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|dtm|JtagTapController|stateMachine|currStateReg|reg_1                                  ; AsyncResetReg                                  ; altera_work    ;
;                         |reg_2|                                ; 0.1 (0.1)            ; 0.2 (0.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|dtm|JtagTapController|stateMachine|currStateReg|reg_2                                  ; AsyncResetReg                                  ; altera_work    ;
;                         |reg_3|                                ; 0.2 (0.2)            ; 0.3 (0.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|dtm|JtagTapController|stateMachine|currStateReg|reg_3                                  ; AsyncResetReg                                  ; altera_work    ;
;                |dmiAccessChain|                                ; 62.9 (62.9)          ; 90.2 (90.2)                      ; 27.5 (27.5)                                       ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 126 (126)           ; 126 (126)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|dtm|dmiAccessChain                                                                     ; CaptureUpdateChain_1                           ; altera_work    ;
;                |dtmInfoChain|                                  ; 10.8 (10.8)          ; 16.8 (16.8)                      ; 6.1 (6.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|dtm|dtmInfoChain                                                                       ; CaptureUpdateChain                             ; altera_work    ;
;             |gpio_0_1|                                         ; 54.3 (46.4)          ; 65.3 (52.2)                      ; 11.5 (6.0)                                        ; 0.5 (0.3)                        ; 0.0 (0.0)            ; 64 (64)             ; 95 (65)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|gpio_0_1                                                                               ; TLGPIO                                         ; altera_work    ;
;                |ieReg|                                         ; 2.3 (0.0)            ; 2.8 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|gpio_0_1|ieReg                                                                         ; AsyncResetRegVec_w6_i0                         ; altera_work    ;
;                   |reg_0|                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|gpio_0_1|ieReg|reg_0                                                                   ; AsyncResetReg                                  ; altera_work    ;
;                   |reg_1|                                      ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|gpio_0_1|ieReg|reg_1                                                                   ; AsyncResetReg                                  ; altera_work    ;
;                   |reg_2|                                      ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|gpio_0_1|ieReg|reg_2                                                                   ; AsyncResetReg                                  ; altera_work    ;
;                   |reg_3|                                      ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|gpio_0_1|ieReg|reg_3                                                                   ; AsyncResetReg                                  ; altera_work    ;
;                   |reg_4|                                      ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|gpio_0_1|ieReg|reg_4                                                                   ; AsyncResetReg                                  ; altera_work    ;
;                   |reg_5|                                      ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|gpio_0_1|ieReg|reg_5                                                                   ; AsyncResetReg                                  ; altera_work    ;
;                |inSyncReg|                                     ; 0.7 (0.7)            ; 3.0 (3.0)                        ; 2.4 (2.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|gpio_0_1|inSyncReg                                                                     ; SynchronizerShiftReg_w6_d3                     ; altera_work    ;
;                |intsource|                                     ; 1.7 (0.0)            ; 2.0 (0.0)                        ; 0.4 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|gpio_0_1|intsource                                                                     ; IntSyncCrossingSource_5                        ; altera_work    ;
;                   |AsyncResetRegVec_w6_i0|                     ; 1.7 (0.0)            ; 2.0 (0.0)                        ; 0.4 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|gpio_0_1|intsource|AsyncResetRegVec_w6_i0                                              ; AsyncResetRegVec_w6_i0                         ; altera_work    ;
;                      |reg_0|                                   ; 0.2 (0.2)            ; 0.3 (0.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|gpio_0_1|intsource|AsyncResetRegVec_w6_i0|reg_0                                        ; AsyncResetReg                                  ; altera_work    ;
;                      |reg_1|                                   ; 0.2 (0.2)            ; 0.3 (0.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|gpio_0_1|intsource|AsyncResetRegVec_w6_i0|reg_1                                        ; AsyncResetReg                                  ; altera_work    ;
;                      |reg_2|                                   ; 0.4 (0.4)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|gpio_0_1|intsource|AsyncResetRegVec_w6_i0|reg_2                                        ; AsyncResetReg                                  ; altera_work    ;
;                      |reg_3|                                   ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|gpio_0_1|intsource|AsyncResetRegVec_w6_i0|reg_3                                        ; AsyncResetReg                                  ; altera_work    ;
;                      |reg_4|                                   ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|gpio_0_1|intsource|AsyncResetRegVec_w6_i0|reg_4                                        ; AsyncResetReg                                  ; altera_work    ;
;                      |reg_5|                                   ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|gpio_0_1|intsource|AsyncResetRegVec_w6_i0|reg_5                                        ; AsyncResetReg                                  ; altera_work    ;
;                |oeReg|                                         ; 1.4 (0.0)            ; 2.3 (0.0)                        ; 1.0 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|gpio_0_1|oeReg                                                                         ; AsyncResetRegVec_w6_i0                         ; altera_work    ;
;                   |reg_0|                                      ; 0.2 (0.2)            ; 0.3 (0.3)                        ; 0.2 (0.2)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|gpio_0_1|oeReg|reg_0                                                                   ; AsyncResetReg                                  ; altera_work    ;
;                   |reg_1|                                      ; 0.3 (0.3)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|gpio_0_1|oeReg|reg_1                                                                   ; AsyncResetReg                                  ; altera_work    ;
;                   |reg_2|                                      ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|gpio_0_1|oeReg|reg_2                                                                   ; AsyncResetReg                                  ; altera_work    ;
;                   |reg_3|                                      ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|gpio_0_1|oeReg|reg_3                                                                   ; AsyncResetReg                                  ; altera_work    ;
;                   |reg_4|                                      ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|gpio_0_1|oeReg|reg_4                                                                   ; AsyncResetReg                                  ; altera_work    ;
;                   |reg_5|                                      ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|gpio_0_1|oeReg|reg_5                                                                   ; AsyncResetReg                                  ; altera_work    ;
;                |pueReg|                                        ; 1.8 (0.0)            ; 3.0 (0.0)                        ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|gpio_0_1|pueReg                                                                        ; AsyncResetRegVec_w6_i0                         ; altera_work    ;
;                   |reg_0|                                      ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|gpio_0_1|pueReg|reg_0                                                                  ; AsyncResetReg                                  ; altera_work    ;
;                   |reg_1|                                      ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|gpio_0_1|pueReg|reg_1                                                                  ; AsyncResetReg                                  ; altera_work    ;
;                   |reg_2|                                      ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|gpio_0_1|pueReg|reg_2                                                                  ; AsyncResetReg                                  ; altera_work    ;
;                   |reg_3|                                      ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|gpio_0_1|pueReg|reg_3                                                                  ; AsyncResetReg                                  ; altera_work    ;
;                   |reg_4|                                      ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|gpio_0_1|pueReg|reg_4                                                                  ; AsyncResetReg                                  ; altera_work    ;
;                   |reg_5|                                      ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|gpio_0_1|pueReg|reg_5                                                                  ; AsyncResetReg                                  ; altera_work    ;
;             |intsource|                                        ; 0.5 (0.0)            ; 0.7 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|intsource                                                                              ; IntSyncCrossingSource_2                        ; altera_work    ;
;                |AsyncResetRegVec_w2_i0|                        ; 0.5 (0.0)            ; 0.7 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|intsource|AsyncResetRegVec_w2_i0                                                       ; AsyncResetRegVec_w2_i0                         ; altera_work    ;
;                   |reg_0|                                      ; 0.2 (0.2)            ; 0.3 (0.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|intsource|AsyncResetRegVec_w2_i0|reg_0                                                 ; AsyncResetReg                                  ; altera_work    ;
;                   |reg_1|                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|intsource|AsyncResetRegVec_w2_i0|reg_1                                                 ; AsyncResetReg                                  ; altera_work    ;
;             |intsource_1|                                      ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|intsource_1                                                                            ; IntSyncCrossingSource_3                        ; altera_work    ;
;                |AsyncResetRegVec_w1_i0|                        ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|intsource_1|AsyncResetRegVec_w1_i0                                                     ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                   |reg_0|                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|intsource_1|AsyncResetRegVec_w1_i0|reg_0                                               ; AsyncResetReg                                  ; altera_work    ;
;             |maskROM|                                          ; 19.2 (19.2)          ; 20.3 (20.3)                      ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (33)             ; 41 (41)                   ; 0 (0)         ; 65536             ; 4     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|maskROM                                                                                ; TLMaskROM                                      ; altera_work    ;
;                |rom|                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 4     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|maskROM|rom                                                                            ; BootROM                                        ; altera_work    ;
;                   |r|                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 4     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|maskROM|rom|r                                                                          ; rom                                            ; rom            ;
;                      |rom_1port_0|                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 4     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|maskROM|rom|r|rom_1port_0                                                              ; rom_rom_1port_2010_eadblwq                     ; rom_1port_2010 ;
;                         |altera_syncram_component|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 4     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|maskROM|rom|r|rom_1port_0|altera_syncram_component                                     ; altera_syncram                                 ; rom_1port_2010 ;
;                            |auto_generated|                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 4     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|maskROM|rom|r|rom_1port_0|altera_syncram_component|auto_generated                      ; altera_syncram_ant1                            ; rom_1port_2010 ;
;                               |altera_syncram_impl1|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 4     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|maskROM|rom|r|rom_1port_0|altera_syncram_component|auto_generated|altera_syncram_impl1 ; altera_syncram_impl_2hg4                       ; altera_work    ;
;             |pbus|                                             ; 374.4 (0.0)          ; 428.5 (0.0)                      ; 54.7 (0.0)                                        ; 0.6 (0.0)                        ; 20.0 (0.0)           ; 540 (0)             ; 483 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|pbus                                                                                   ; PeripheryBus_1                                 ; altera_work    ;
;                |atomics|                                       ; 128.8 (128.8)        ; 140.3 (140.3)                    ; 11.6 (11.6)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 204 (204)           ; 94 (94)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|pbus|atomics                                                                           ; TLAtomicAutomata_1                             ; altera_work    ;
;                |buffer|                                        ; 59.2 (0.0)           ; 68.7 (0.0)                       ; 9.6 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 77 (0)              ; 144 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|pbus|buffer                                                                            ; TLBuffer_10                                    ; altera_work    ;
;                   |Queue|                                      ; 36.2 (36.2)          ; 40.7 (40.7)                      ; 4.7 (4.7)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 43 (43)             ; 89 (89)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|pbus|buffer|Queue                                                                      ; Queue_6                                        ; altera_work    ;
;                   |Queue_1|                                    ; 23.0 (23.0)          ; 27.9 (27.9)                      ; 4.9 (4.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (34)             ; 55 (55)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|pbus|buffer|Queue_1                                                                    ; Queue_1                                        ; altera_work    ;
;                |buffer_1|                                      ; 75.5 (0.0)           ; 98.8 (0.0)                       ; 23.6 (0.0)                                        ; 0.3 (0.0)                        ; 20.0 (0.0)           ; 76 (0)              ; 180 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|pbus|buffer_1                                                                          ; TLBuffer_11                                    ; altera_work    ;
;                   |Queue|                                      ; 56.3 (36.0)          ; 77.9 (57.4)                      ; 22.0 (21.7)                                       ; 0.3 (0.3)                        ; 20.0 (0.0)           ; 66 (66)             ; 125 (92)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|pbus|buffer_1|Queue                                                                    ; Queue_6                                        ; altera_work    ;
;                      |_T_35_data_rtl_0|                        ; 20.3 (0.0)           ; 20.5 (0.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 0 (0)               ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|pbus|buffer_1|Queue|_T_35_data_rtl_0                                                   ; altera_syncram                                 ; rom_1port_2010 ;
;                         |auto_generated|                       ; 20.3 (0.0)           ; 20.5 (0.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 0 (0)               ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|pbus|buffer_1|Queue|_T_35_data_rtl_0|auto_generated                                    ; altera_syncram_pff1                            ; rom_1port_2010 ;
;                            |altera_syncram_impl1|              ; 20.3 (20.3)          ; 20.5 (20.5)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 20.0 (20.0)          ; 0 (0)               ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|pbus|buffer_1|Queue|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1               ; altera_syncram_impl_9sa4                       ; altera_work    ;
;                   |Queue_1|                                    ; 19.2 (19.2)          ; 20.8 (20.8)                      ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 55 (55)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|pbus|buffer_1|Queue_1                                                                  ; Queue_1                                        ; altera_work    ;
;                |coupler_to_device_named_gpio_0|                ; 25.4 (0.0)           ; 29.7 (0.0)                       ; 4.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (0)              ; 28 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|pbus|coupler_to_device_named_gpio_0                                                    ; SimpleLazyModule_13                            ; altera_work    ;
;                   |fragmenter|                                 ; 25.4 (19.4)          ; 29.7 (21.3)                      ; 4.3 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (34)             ; 28 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|pbus|coupler_to_device_named_gpio_0|fragmenter                                         ; TLFragmenter_5                                 ; altera_work    ;
;                      |Repeater|                                ; 6.0 (6.0)            ; 8.3 (8.3)                        ; 2.3 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|pbus|coupler_to_device_named_gpio_0|fragmenter|Repeater                                ; Repeater_4                                     ; altera_work    ;
;                |coupler_to_slave_named_uart_0|                 ; 29.2 (0.0)           ; 31.6 (0.0)                       ; 2.5 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 43 (0)              ; 29 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|pbus|coupler_to_slave_named_uart_0                                                     ; SimpleLazyModule_12                            ; altera_work    ;
;                   |fragmenter|                                 ; 29.2 (21.7)          ; 31.6 (22.7)                      ; 2.5 (1.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 43 (36)             ; 29 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|pbus|coupler_to_slave_named_uart_0|fragmenter                                          ; TLFragmenter_4                                 ; altera_work    ;
;                      |Repeater|                                ; 7.5 (7.5)            ; 8.9 (8.9)                        ; 1.5 (1.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 7 (7)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|pbus|coupler_to_slave_named_uart_0|fragmenter|Repeater                                 ; Repeater_4                                     ; altera_work    ;
;                |out_xbar|                                      ; 56.3 (56.3)          ; 59.5 (59.5)                      ; 3.2 (3.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 100 (100)           ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|pbus|out_xbar                                                                          ; TLXbar_4                                       ; altera_work    ;
;             |plic|                                             ; 80.5 (45.5)          ; 99.3 (56.7)                      ; 18.9 (11.2)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 101 (57)            ; 96 (44)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|plic                                                                                   ; TLPLIC                                         ; altera_work    ;
;                |LevelGateway|                                  ; 0.4 (0.4)            ; 0.8 (0.8)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|plic|LevelGateway                                                                      ; LevelGateway                                   ; altera_work    ;
;                |LevelGateway_1|                                ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|plic|LevelGateway_1                                                                    ; LevelGateway                                   ; altera_work    ;
;                |LevelGateway_2|                                ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|plic|LevelGateway_2                                                                    ; LevelGateway                                   ; altera_work    ;
;                |LevelGateway_3|                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|plic|LevelGateway_3                                                                    ; LevelGateway                                   ; altera_work    ;
;                |LevelGateway_4|                                ; 0.3 (0.3)            ; 0.7 (0.7)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|plic|LevelGateway_4                                                                    ; LevelGateway                                   ; altera_work    ;
;                |LevelGateway_5|                                ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|plic|LevelGateway_5                                                                    ; LevelGateway                                   ; altera_work    ;
;                |LevelGateway_6|                                ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|plic|LevelGateway_6                                                                    ; LevelGateway                                   ; altera_work    ;
;                |PLICFanIn|                                     ; 19.3 (19.3)          ; 22.4 (22.4)                      ; 3.1 (3.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (36)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|plic|PLICFanIn                                                                         ; PLICFanIn                                      ; altera_work    ;
;                |Queue|                                         ; 11.2 (11.2)          ; 14.7 (14.7)                      ; 3.5 (3.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 45 (45)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|plic|Queue                                                                             ; Queue_10                                       ; altera_work    ;
;             |sbus|                                             ; 768.8 (0.0)          ; 856.7 (0.0)                      ; 91.6 (0.0)                                        ; 3.7 (0.0)                        ; 60.0 (0.0)           ; 1202 (0)            ; 592 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|sbus                                                                                   ; SystemBus                                      ; altera_work    ;
;                |control_bus|                                   ; 699.8 (0.0)          ; 779.9 (0.0)                      ; 83.8 (0.0)                                        ; 3.7 (0.0)                        ; 60.0 (0.0)           ; 1066 (0)            ; 528 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|sbus|control_bus                                                                       ; PeripheryBus                                   ; altera_work    ;
;                   |atomics|                                    ; 178.3 (178.3)        ; 193.3 (193.3)                    ; 16.0 (16.0)                                       ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 282 (282)           ; 126 (126)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|sbus|control_bus|atomics                                                               ; TLAtomicAutomata                               ; altera_work    ;
;                   |buffer|                                     ; 146.8 (0.0)          ; 171.8 (0.0)                      ; 26.6 (0.0)                                        ; 1.5 (0.0)                        ; 60.0 (0.0)           ; 152 (0)             ; 251 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|sbus|control_bus|buffer                                                                ; TLBuffer                                       ; altera_work    ;
;                      |Queue|                                   ; 101.9 (61.6)         ; 122.8 (82.5)                     ; 22.2 (22.2)                                       ; 1.3 (1.3)                        ; 40.0 (0.0)           ; 107 (107)           ; 170 (105)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue                                                          ; Queue                                          ; altera_work    ;
;                         |_T_35_address_rtl_0|                  ; 16.3 (0.0)           ; 16.3 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 16.0 (0.0)           ; 0 (0)               ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue|_T_35_address_rtl_0                                      ; altera_syncram                                 ; rom_1port_2010 ;
;                            |auto_generated|                    ; 16.3 (0.0)           ; 16.3 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 16.0 (0.0)           ; 0 (0)               ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue|_T_35_address_rtl_0|auto_generated                       ; altera_syncram_pff1                            ; rom_1port_2010 ;
;                               |altera_syncram_impl1|           ; 16.3 (16.3)          ; 16.3 (16.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 16.0 (16.0)          ; 0 (0)               ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue|_T_35_address_rtl_0|auto_generated|altera_syncram_impl1  ; altera_syncram_impl_9sa4                       ; altera_work    ;
;                         |_T_35_data_rtl_0|                     ; 24.0 (0.0)           ; 24.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 24.0 (0.0)           ; 0 (0)               ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue|_T_35_data_rtl_0                                         ; altera_syncram                                 ; rom_1port_2010 ;
;                            |auto_generated|                    ; 24.0 (0.0)           ; 24.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 24.0 (0.0)           ; 0 (0)               ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue|_T_35_data_rtl_0|auto_generated                          ; altera_syncram_pff1                            ; rom_1port_2010 ;
;                               |altera_syncram_impl1|           ; 24.0 (24.0)          ; 24.0 (24.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 24.0 (24.0)          ; 0 (0)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1     ; altera_syncram_impl_9sa4                       ; altera_work    ;
;                      |Queue_1|                                 ; 44.9 (24.5)          ; 49.0 (28.5)                      ; 4.4 (4.2)                                         ; 0.2 (0.2)                        ; 20.0 (0.0)           ; 45 (45)             ; 81 (48)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue_1                                                        ; Queue_1                                        ; altera_work    ;
;                         |_T_35_data_rtl_0|                     ; 20.3 (0.0)           ; 20.5 (0.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 0 (0)               ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue_1|_T_35_data_rtl_0                                       ; altera_syncram                                 ; rom_1port_2010 ;
;                            |auto_generated|                    ; 20.3 (0.0)           ; 20.5 (0.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 0 (0)               ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue_1|_T_35_data_rtl_0|auto_generated                        ; altera_syncram_pff1                            ; rom_1port_2010 ;
;                               |altera_syncram_impl1|           ; 20.3 (20.3)          ; 20.5 (20.5)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 20.0 (20.0)          ; 0 (0)               ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue_1|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1   ; altera_syncram_impl_9sa4                       ; altera_work    ;
;                   |coupler_to_slave_named_MaskROM|             ; 24.8 (0.0)           ; 30.1 (0.0)                       ; 5.5 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 42 (0)              ; 27 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|sbus|control_bus|coupler_to_slave_named_MaskROM                                        ; SimpleLazyModule_6                             ; altera_work    ;
;                      |fragmenter|                              ; 24.8 (17.7)          ; 30.1 (19.5)                      ; 5.5 (1.8)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 42 (30)             ; 27 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|sbus|control_bus|coupler_to_slave_named_MaskROM|fragmenter                             ; TLFragmenter_3                                 ; altera_work    ;
;                         |Repeater|                             ; 7.1 (7.1)            ; 10.6 (10.6)                      ; 3.7 (3.7)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 12 (12)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|sbus|control_bus|coupler_to_slave_named_MaskROM|fragmenter|Repeater                    ; Repeater_3                                     ; altera_work    ;
;                   |coupler_to_slave_named_clint|               ; 41.4 (0.0)           ; 43.8 (0.0)                       ; 2.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 57 (0)              ; 34 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|sbus|control_bus|coupler_to_slave_named_clint                                          ; SimpleLazyModule_3                             ; altera_work    ;
;                      |fragmenter|                              ; 41.4 (24.4)          ; 43.8 (25.5)                      ; 2.4 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 57 (41)             ; 34 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|sbus|control_bus|coupler_to_slave_named_clint|fragmenter                               ; TLFragmenter_1                                 ; altera_work    ;
;                         |Repeater|                             ; 17.0 (17.0)          ; 18.3 (18.3)                      ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|sbus|control_bus|coupler_to_slave_named_clint|fragmenter|Repeater                      ; Repeater_1                                     ; altera_work    ;
;                   |coupler_to_slave_named_debug|               ; 38.7 (0.0)           ; 45.6 (0.0)                       ; 7.3 (0.0)                                         ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 65 (0)              ; 31 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|sbus|control_bus|coupler_to_slave_named_debug                                          ; SimpleLazyModule_4                             ; altera_work    ;
;                      |fragmenter|                              ; 38.7 (25.6)          ; 45.6 (29.6)                      ; 7.3 (4.3)                                         ; 0.4 (0.3)                        ; 0.0 (0.0)            ; 65 (48)             ; 31 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|sbus|control_bus|coupler_to_slave_named_debug|fragmenter                               ; TLFragmenter_2                                 ; altera_work    ;
;                         |Repeater|                             ; 13.1 (13.1)          ; 16.0 (16.0)                      ; 3.0 (3.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 17 (17)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|sbus|control_bus|coupler_to_slave_named_debug|fragmenter|Repeater                      ; Repeater_2                                     ; altera_work    ;
;                   |coupler_to_slave_named_plic|                ; 31.1 (0.0)           ; 40.6 (0.0)                       ; 9.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 64 (0)              ; 43 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|sbus|control_bus|coupler_to_slave_named_plic                                           ; SimpleLazyModule_2                             ; altera_work    ;
;                      |fragmenter|                              ; 31.1 (19.6)          ; 40.6 (23.8)                      ; 9.5 (4.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 64 (39)             ; 43 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|sbus|control_bus|coupler_to_slave_named_plic|fragmenter                                ; TLFragmenter                                   ; altera_work    ;
;                         |Repeater|                             ; 11.5 (11.5)          ; 16.7 (16.7)                      ; 5.2 (5.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|sbus|control_bus|coupler_to_slave_named_plic|fragmenter|Repeater                       ; Repeater                                       ; altera_work    ;
;                   |out_xbar|                                   ; 238.7 (238.7)        ; 254.7 (254.7)                    ; 16.5 (16.5)                                       ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 404 (404)           ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|sbus|control_bus|out_xbar                                                              ; TLXbar_2                                       ; altera_work    ;
;                |system_bus_xbar|                               ; 24.2 (24.2)          ; 26.3 (26.3)                      ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 64 (64)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|sbus|system_bus_xbar                                                                   ; TLXbar                                         ; altera_work    ;
;                |wrapped_error_device|                          ; 44.8 (0.0)           ; 50.5 (0.0)                       ; 5.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 72 (0)              ; 55 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|sbus|wrapped_error_device                                                              ; SimpleLazyModule_8                             ; altera_work    ;
;                   |buffer|                                     ; 15.7 (0.0)           ; 18.4 (0.0)                       ; 2.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 23 (0)              ; 30 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|sbus|wrapped_error_device|buffer                                                       ; TLBuffer_8                                     ; altera_work    ;
;                      |Queue|                                   ; 8.1 (8.1)            ; 10.2 (10.2)                      ; 2.2 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|sbus|wrapped_error_device|buffer|Queue                                                 ; Queue_4                                        ; altera_work    ;
;                      |Queue_1|                                 ; 7.6 (7.6)            ; 8.2 (8.2)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|sbus|wrapped_error_device|buffer|Queue_1                                               ; Queue_1                                        ; altera_work    ;
;                   |error|                                      ; 29.1 (26.6)          ; 32.1 (29.3)                      ; 3.0 (2.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (47)             ; 25 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|sbus|wrapped_error_device|error                                                        ; TLError                                        ; altera_work    ;
;                      |a|                                       ; 2.5 (2.5)            ; 2.8 (2.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|sbus|wrapped_error_device|error|a                                                      ; Queue_2                                        ; altera_work    ;
;             |tile|                                             ; 5496.5 (0.0)         ; 6100.1 (0.0)                     ; 643.8 (0.0)                                       ; 40.3 (0.0)                       ; 100.0 (0.0)          ; 7714 (0)            ; 4346 (0)                  ; 0 (0)         ; 165248            ; 12    ; 3          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile                                                                                   ; RocketTile                                     ; altera_work    ;
;                |buffer|                                        ; 132.4 (0.0)          ; 151.9 (0.0)                      ; 20.0 (0.0)                                        ; 0.5 (0.0)                        ; 60.0 (0.0)           ; 134 (0)             ; 249 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|buffer                                                                            ; TLBuffer_14                                    ; altera_work    ;
;                   |Queue|                                      ; 88.5 (48.2)          ; 97.6 (57.2)                      ; 9.6 (9.5)                                         ; 0.5 (0.5)                        ; 40.0 (0.0)           ; 90 (90)             ; 166 (101)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|buffer|Queue                                                                      ; Queue                                          ; altera_work    ;
;                      |_T_35_address_rtl_0|                     ; 24.0 (0.0)           ; 24.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 24.0 (0.0)           ; 0 (0)               ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|buffer|Queue|_T_35_address_rtl_0                                                  ; altera_syncram                                 ; rom_1port_2010 ;
;                         |auto_generated|                       ; 24.0 (0.0)           ; 24.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 24.0 (0.0)           ; 0 (0)               ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|buffer|Queue|_T_35_address_rtl_0|auto_generated                                   ; altera_syncram_pff1                            ; rom_1port_2010 ;
;                            |altera_syncram_impl1|              ; 24.0 (24.0)          ; 24.0 (24.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 24.0 (24.0)          ; 0 (0)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|buffer|Queue|_T_35_address_rtl_0|auto_generated|altera_syncram_impl1              ; altera_syncram_impl_9sa4                       ; altera_work    ;
;                      |_T_35_data_rtl_0|                        ; 16.2 (0.0)           ; 16.3 (0.0)                       ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 16.0 (0.0)           ; 0 (0)               ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|buffer|Queue|_T_35_data_rtl_0                                                     ; altera_syncram                                 ; rom_1port_2010 ;
;                         |auto_generated|                       ; 16.2 (0.0)           ; 16.3 (0.0)                       ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 16.0 (0.0)           ; 0 (0)               ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|buffer|Queue|_T_35_data_rtl_0|auto_generated                                      ; altera_syncram_pff1                            ; rom_1port_2010 ;
;                            |altera_syncram_impl1|              ; 16.2 (16.2)          ; 16.3 (16.3)                      ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 16.0 (16.0)          ; 0 (0)               ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|buffer|Queue|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1                 ; altera_syncram_impl_9sa4                       ; altera_work    ;
;                   |Queue_1|                                    ; 43.9 (23.6)          ; 54.3 (33.8)                      ; 10.4 (10.2)                                       ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 44 (44)             ; 83 (50)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|buffer|Queue_1                                                                    ; Queue_1                                        ; altera_work    ;
;                      |_T_35_data_rtl_0|                        ; 20.3 (0.0)           ; 20.5 (0.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 0 (0)               ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|buffer|Queue_1|_T_35_data_rtl_0                                                   ; altera_syncram                                 ; rom_1port_2010 ;
;                         |auto_generated|                       ; 20.3 (0.0)           ; 20.5 (0.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 0 (0)               ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|buffer|Queue_1|_T_35_data_rtl_0|auto_generated                                    ; altera_syncram_pff1                            ; rom_1port_2010 ;
;                            |altera_syncram_impl1|              ; 20.3 (20.3)          ; 20.5 (20.5)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 20.0 (20.0)          ; 0 (0)               ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|buffer|Queue_1|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1               ; altera_syncram_impl_9sa4                       ; altera_work    ;
;                |buffer_1|                                      ; 85.8 (0.0)           ; 102.2 (0.0)                      ; 17.3 (0.0)                                        ; 0.9 (0.0)                        ; 40.0 (0.0)           ; 59 (0)              ; 180 (0)                   ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|buffer_1                                                                          ; TLBuffer_15                                    ; altera_work    ;
;                   |Queue|                                      ; 49.6 (29.2)          ; 62.1 (41.7)                      ; 13.3 (13.3)                                       ; 0.8 (0.8)                        ; 20.0 (0.0)           ; 50 (50)             ; 99 (66)                   ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|buffer_1|Queue                                                                    ; Queue                                          ; altera_work    ;
;                      |_T_35_address_rtl_0|                     ; 20.3 (0.0)           ; 20.3 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 0 (0)               ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|buffer_1|Queue|_T_35_address_rtl_0                                                ; altera_syncram                                 ; rom_1port_2010 ;
;                         |auto_generated|                       ; 20.3 (0.0)           ; 20.3 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 0 (0)               ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|buffer_1|Queue|_T_35_address_rtl_0|auto_generated                                 ; altera_syncram_pff1                            ; rom_1port_2010 ;
;                            |altera_syncram_impl1|              ; 20.3 (20.3)          ; 20.3 (20.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (20.0)          ; 0 (0)               ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|buffer_1|Queue|_T_35_address_rtl_0|auto_generated|altera_syncram_impl1            ; altera_syncram_impl_9sa4                       ; altera_work    ;
;                      |_T_35_data_rtl_0|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|buffer_1|Queue|_T_35_data_rtl_0                                                   ; altera_syncram                                 ; rom_1port_2010 ;
;                         |auto_generated|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|buffer_1|Queue|_T_35_data_rtl_0|auto_generated                                    ; altera_syncram_dsm1                            ; rom_1port_2010 ;
;                            |altera_syncram_impl1|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|buffer_1|Queue|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1               ; altera_syncram_impl_eld4                       ; altera_work    ;
;                   |Queue_1|                                    ; 36.2 (16.1)          ; 40.1 (19.8)                      ; 3.9 (3.9)                                         ; 0.1 (0.1)                        ; 20.0 (0.0)           ; 9 (9)               ; 81 (48)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|buffer_1|Queue_1                                                                  ; Queue_1                                        ; altera_work    ;
;                      |_T_35_data_rtl_0|                        ; 20.2 (0.0)           ; 20.2 (0.0)                       ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 0 (0)               ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|buffer_1|Queue_1|_T_35_data_rtl_0                                                 ; altera_syncram                                 ; rom_1port_2010 ;
;                         |auto_generated|                       ; 20.2 (0.0)           ; 20.2 (0.0)                       ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 0 (0)               ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|buffer_1|Queue_1|_T_35_data_rtl_0|auto_generated                                  ; altera_syncram_pff1                            ; rom_1port_2010 ;
;                            |altera_syncram_impl1|              ; 20.2 (20.2)          ; 20.2 (20.2)                      ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 20.0 (20.0)          ; 0 (0)               ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|buffer_1|Queue_1|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1             ; altera_syncram_impl_9sa4                       ; altera_work    ;
;                |core|                                          ; 3555.9 (1775.1)      ; 3890.3 (1970.3)                  ; 356.3 (203.3)                                     ; 22.0 (8.1)                       ; 0.0 (0.0)            ; 4899 (2200)         ; 2520 (1644)               ; 0 (0)         ; 0                 ; 0     ; 3          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|core                                                                              ; Rocket                                         ; altera_work    ;
;                   |alu|                                        ; 337.6 (337.6)        ; 355.7 (355.7)                    ; 18.8 (18.8)                                       ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 411 (411)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|core|alu                                                                          ; ALU                                            ; altera_work    ;
;                   |bpu|                                        ; 118.5 (118.5)        ; 125.0 (125.0)                    ; 8.6 (8.6)                                         ; 2.0 (2.0)                        ; 0.0 (0.0)            ; 228 (228)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|core|bpu                                                                          ; BreakpointUnit                                 ; altera_work    ;
;                   |csr|                                        ; 701.0 (701.0)        ; 764.1 (764.1)                    ; 72.6 (72.6)                                       ; 9.6 (9.6)                        ; 0.0 (0.0)            ; 1196 (1196)         ; 706 (706)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|core|csr                                                                          ; CSRFile                                        ; altera_work    ;
;                   |div|                                        ; 153.2 (153.2)        ; 176.8 (176.8)                    ; 24.7 (24.7)                                       ; 1.1 (1.1)                        ; 0.0 (0.0)            ; 265 (265)           ; 120 (120)                 ; 0 (0)         ; 0                 ; 0     ; 3          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|core|div                                                                          ; MulDiv                                         ; altera_work    ;
;                   |ibuf|                                       ; 470.4 (98.6)         ; 498.3 (120.3)                    ; 28.4 (22.0)                                       ; 0.5 (0.3)                        ; 0.0 (0.0)            ; 599 (162)           ; 50 (50)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|core|ibuf                                                                         ; IBuf                                           ; altera_work    ;
;                      |RVCExpander|                             ; 371.8 (371.8)        ; 378.0 (378.0)                    ; 6.4 (6.4)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 437 (437)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|core|ibuf|RVCExpander                                                             ; RVCExpander                                    ; altera_work    ;
;                |dcache|                                        ; 698.1 (192.4)        ; 766.7 (218.3)                    ; 76.1 (29.1)                                       ; 7.6 (3.2)                        ; 0.0 (0.0)            ; 991 (238)           ; 411 (270)                 ; 0 (0)         ; 131072            ; 8     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|dcache                                                                            ; DCache                                         ; altera_work    ;
;                   |amoalu|                                     ; 33.6 (33.6)          ; 35.7 (35.7)                      ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 69 (69)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|dcache|amoalu                                                                     ; AMOALU                                         ; altera_work    ;
;                   |data|                                       ; 61.1 (46.9)          ; 85.4 (68.4)                      ; 26.3 (23.4)                                       ; 2.0 (1.9)                        ; 0.0 (0.0)            ; 58 (37)             ; 141 (132)                 ; 0 (0)         ; 131072            ; 8     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|dcache|data                                                                       ; DCacheDataArray                                ; altera_work    ;
;                      |data_arrays_0_0_rtl_0|                   ; 3.5 (0.0)            ; 4.0 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 2 (0)                     ; 0 (0)         ; 32768             ; 2     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|dcache|data|data_arrays_0_0_rtl_0                                                 ; altera_syncram                                 ; rom_1port_2010 ;
;                         |auto_generated|                       ; 3.5 (0.0)            ; 4.0 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 2 (0)                     ; 0 (0)         ; 32768             ; 2     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|dcache|data|data_arrays_0_0_rtl_0|auto_generated                                  ; altera_syncram_c9h1                            ; rom_1port_2010 ;
;                            |altera_syncram_impl1|              ; 3.5 (0.8)            ; 4.0 (1.0)                        ; 0.5 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (1)               ; 2 (2)                     ; 0 (0)         ; 32768             ; 2     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|dcache|data|data_arrays_0_0_rtl_0|auto_generated|altera_syncram_impl1             ; altera_syncram_impl_slc4                       ; altera_work    ;
;                               |decode3|                        ; 2.6 (2.6)            ; 3.0 (3.0)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|dcache|data|data_arrays_0_0_rtl_0|auto_generated|altera_syncram_impl1|decode3     ; decode_rdd                                     ; altera_work    ;
;                      |data_arrays_0_1_rtl_0|                   ; 3.1 (0.0)            ; 3.8 (0.0)                        ; 0.9 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 2 (0)                     ; 0 (0)         ; 32768             ; 2     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|dcache|data|data_arrays_0_1_rtl_0                                                 ; altera_syncram                                 ; rom_1port_2010 ;
;                         |auto_generated|                       ; 3.1 (0.0)            ; 3.8 (0.0)                        ; 0.9 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 2 (0)                     ; 0 (0)         ; 32768             ; 2     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|dcache|data|data_arrays_0_1_rtl_0|auto_generated                                  ; altera_syncram_c9h1                            ; rom_1port_2010 ;
;                            |altera_syncram_impl1|              ; 3.1 (0.6)            ; 3.8 (0.8)                        ; 0.9 (0.4)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 5 (1)               ; 2 (2)                     ; 0 (0)         ; 32768             ; 2     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|dcache|data|data_arrays_0_1_rtl_0|auto_generated|altera_syncram_impl1             ; altera_syncram_impl_slc4                       ; altera_work    ;
;                               |decode3|                        ; 2.5 (2.5)            ; 3.0 (3.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|dcache|data|data_arrays_0_1_rtl_0|auto_generated|altera_syncram_impl1|decode3     ; decode_rdd                                     ; altera_work    ;
;                      |data_arrays_0_2_rtl_0|                   ; 3.5 (0.0)            ; 4.0 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 2 (0)                     ; 0 (0)         ; 32768             ; 2     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|dcache|data|data_arrays_0_2_rtl_0                                                 ; altera_syncram                                 ; rom_1port_2010 ;
;                         |auto_generated|                       ; 3.5 (0.0)            ; 4.0 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 2 (0)                     ; 0 (0)         ; 32768             ; 2     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|dcache|data|data_arrays_0_2_rtl_0|auto_generated                                  ; altera_syncram_c9h1                            ; rom_1port_2010 ;
;                            |altera_syncram_impl1|              ; 3.5 (0.8)            ; 4.0 (1.0)                        ; 0.5 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (1)               ; 2 (2)                     ; 0 (0)         ; 32768             ; 2     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|dcache|data|data_arrays_0_2_rtl_0|auto_generated|altera_syncram_impl1             ; altera_syncram_impl_slc4                       ; altera_work    ;
;                               |decode3|                        ; 2.6 (2.6)            ; 3.0 (3.0)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|dcache|data|data_arrays_0_2_rtl_0|auto_generated|altera_syncram_impl1|decode3     ; decode_rdd                                     ; altera_work    ;
;                      |data_arrays_0_3_rtl_0|                   ; 4.2 (0.0)            ; 5.2 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 3 (0)                     ; 0 (0)         ; 32768             ; 2     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|dcache|data|data_arrays_0_3_rtl_0                                                 ; altera_syncram                                 ; rom_1port_2010 ;
;                         |auto_generated|                       ; 4.2 (0.0)            ; 5.2 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 3 (0)                     ; 0 (0)         ; 32768             ; 2     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|dcache|data|data_arrays_0_3_rtl_0|auto_generated                                  ; altera_syncram_c9h1                            ; rom_1port_2010 ;
;                            |altera_syncram_impl1|              ; 4.2 (1.2)            ; 5.2 (1.5)                        ; 1.0 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (1)               ; 3 (3)                     ; 0 (0)         ; 32768             ; 2     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|dcache|data|data_arrays_0_3_rtl_0|auto_generated|altera_syncram_impl1             ; altera_syncram_impl_slc4                       ; altera_work    ;
;                               |decode3|                        ; 3.0 (3.0)            ; 3.7 (3.7)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|dcache|data|data_arrays_0_3_rtl_0|auto_generated|altera_syncram_impl1|decode3     ; decode_rdd                                     ; altera_work    ;
;                   |dataArb|                                    ; 9.1 (9.1)            ; 12.0 (12.0)                      ; 3.2 (3.2)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 22 (22)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|dcache|dataArb                                                                    ; Arbiter_1                                      ; altera_work    ;
;                   |tlb|                                        ; 401.9 (14.0)         ; 415.2 (14.6)                     ; 15.5 (0.6)                                        ; 2.2 (0.0)                        ; 0.0 (0.0)            ; 604 (22)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|dcache|tlb                                                                        ; TLB                                            ; altera_work    ;
;                      |pmp|                                     ; 388.0 (388.0)        ; 400.7 (400.7)                    ; 14.9 (14.9)                                       ; 2.2 (2.2)                        ; 0.0 (0.0)            ; 582 (582)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|dcache|tlb|pmp                                                                    ; PMPChecker                                     ; altera_work    ;
;                |dcacheArb|                                     ; 40.9 (40.9)          ; 46.1 (46.1)                      ; 6.1 (6.1)                                         ; 0.9 (0.9)                        ; 0.0 (0.0)            ; 90 (90)             ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|dcacheArb                                                                         ; HellaCacheArbiter                              ; altera_work    ;
;                |dtim_adapter|                                  ; 42.0 (42.0)          ; 46.5 (46.5)                      ; 5.1 (5.1)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 55 (55)             ; 87 (87)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|dtim_adapter                                                                      ; ScratchpadSlavePort                            ; altera_work    ;
;                |fragmenter_1|                                  ; 40.8 (18.8)          ; 47.7 (20.8)                      ; 7.6 (2.0)                                         ; 0.7 (0.0)                        ; 0.0 (0.0)            ; 80 (39)             ; 54 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|fragmenter_1                                                                      ; TLFragmenter_7                                 ; altera_work    ;
;                   |Repeater|                                   ; 22.0 (22.0)          ; 26.9 (26.9)                      ; 5.5 (5.5)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 41 (41)             ; 43 (43)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|fragmenter_1|Repeater                                                             ; Repeater_6                                     ; altera_work    ;
;                |frontend|                                      ; 868.5 (105.9)        ; 1010.6 (130.4)                   ; 149.1 (24.7)                                      ; 7.1 (0.2)                        ; 0.0 (0.0)            ; 1305 (148)          ; 831 (70)                  ; 0 (0)         ; 34112             ; 3     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|frontend                                                                          ; Frontend                                       ; altera_work    ;
;                   |fq|                                         ; 228.1 (228.1)        ; 296.6 (296.6)                    ; 70.7 (70.7)                                       ; 2.2 (2.2)                        ; 0.0 (0.0)            ; 384 (384)           ; 534 (534)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|frontend|fq                                                                       ; ShiftQueue                                     ; altera_work    ;
;                   |icache|                                     ; 141.8 (141.8)        ; 182.2 (182.2)                    ; 43.0 (43.0)                                       ; 2.6 (2.6)                        ; 0.0 (0.0)            ; 195 (195)           ; 227 (227)                 ; 0 (0)         ; 34112             ; 3     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|frontend|icache                                                                   ; ICache                                         ; altera_work    ;
;                      |data_arrays_0_0_rtl_0|                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 2     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|frontend|icache|data_arrays_0_0_rtl_0                                             ; altera_syncram                                 ; rom_1port_2010 ;
;                         |auto_generated|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 2     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|frontend|icache|data_arrays_0_0_rtl_0|auto_generated                              ; altera_syncram_abh1                            ; rom_1port_2010 ;
;                            |altera_syncram_impl1|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 2     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|frontend|icache|data_arrays_0_0_rtl_0|auto_generated|altera_syncram_impl1         ; altera_syncram_impl_qnc4                       ; altera_work    ;
;                      |tag_array_0_rtl_0|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1344              ; 1     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|frontend|icache|tag_array_0_rtl_0                                                 ; altera_syncram                                 ; rom_1port_2010 ;
;                         |auto_generated|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1344              ; 1     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|frontend|icache|tag_array_0_rtl_0|auto_generated                                  ; altera_syncram_m2h1                            ; rom_1port_2010 ;
;                            |altera_syncram_impl1|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1344              ; 1     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|frontend|icache|tag_array_0_rtl_0|auto_generated|altera_syncram_impl1             ; altera_syncram_impl_6fc4                       ; altera_work    ;
;                   |tlb|                                        ; 392.8 (6.2)          ; 401.4 (6.9)                      ; 10.8 (0.7)                                        ; 2.1 (0.0)                        ; 0.0 (0.0)            ; 578 (11)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|frontend|tlb                                                                      ; TLB_1                                          ; altera_work    ;
;                      |pmp|                                     ; 386.6 (386.6)        ; 394.5 (394.5)                    ; 10.1 (10.1)                                       ; 2.1 (2.1)                        ; 0.0 (0.0)            ; 567 (567)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|frontend|tlb|pmp                                                                  ; PMPChecker                                     ; altera_work    ;
;                |intsink|                                       ; 1.0 (0.0)            ; 1.5 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|intsink                                                                           ; IntSyncCrossingSink                            ; altera_work    ;
;                   |SynchronizerShiftReg_w1_d3|                 ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|intsink|SynchronizerShiftReg_w1_d3                                                ; SynchronizerShiftReg_w1_d3                     ; altera_work    ;
;                |tlMasterXbar|                                  ; 31.1 (31.1)          ; 36.8 (36.8)                      ; 5.7 (5.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 101 (101)           ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|tlMasterXbar                                                                      ; TLXbar_8                                       ; altera_work    ;
;             |uart_0_1|                                         ; 125.6 (22.6)         ; 140.4 (26.4)                     ; 15.5 (3.9)                                        ; 0.7 (0.0)                        ; 20.0 (0.0)           ; 170 (33)            ; 162 (29)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|uart_0_1                                                                               ; TLUART                                         ; altera_work    ;
;                |intsource|                                     ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|uart_0_1|intsource                                                                     ; IntSyncCrossingSource_3                        ; altera_work    ;
;                   |AsyncResetRegVec_w1_i0|                     ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|uart_0_1|intsource|AsyncResetRegVec_w1_i0                                              ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                      |reg_0|                                   ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|uart_0_1|intsource|AsyncResetRegVec_w1_i0|reg_0                                        ; AsyncResetReg                                  ; altera_work    ;
;                |rxm|                                           ; 28.4 (28.4)          ; 32.0 (32.0)                      ; 3.6 (3.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 48 (48)             ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|uart_0_1|rxm                                                                           ; UARTRx                                         ; altera_work    ;
;                |rxq|                                           ; 20.9 (10.2)          ; 23.7 (12.8)                      ; 2.8 (2.6)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 16 (16)             ; 33 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|uart_0_1|rxq                                                                           ; Queue_15                                       ; altera_work    ;
;                   |_T_35_rtl_0|                                ; 10.7 (0.0)           ; 10.8 (0.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 0 (0)               ; 11 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|uart_0_1|rxq|_T_35_rtl_0                                                               ; altera_syncram                                 ; rom_1port_2010 ;
;                      |auto_generated|                          ; 10.7 (0.0)           ; 10.8 (0.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 0 (0)               ; 11 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|uart_0_1|rxq|_T_35_rtl_0|auto_generated                                                ; altera_syncram_fdf1                            ; rom_1port_2010 ;
;                         |altera_syncram_impl1|                 ; 10.7 (10.7)          ; 10.8 (10.8)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|uart_0_1|rxq|_T_35_rtl_0|auto_generated|altera_syncram_impl1                           ; altera_syncram_impl_vpa4                       ; altera_work    ;
;                |txm|                                           ; 31.0 (31.0)          ; 32.2 (32.2)                      ; 1.9 (1.9)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 56 (56)             ; 30 (30)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|uart_0_1|txm                                                                           ; UARTTx                                         ; altera_work    ;
;                |txq|                                           ; 22.6 (12.1)          ; 25.8 (14.8)                      ; 3.4 (2.8)                                         ; 0.1 (0.1)                        ; 10.0 (0.0)           ; 17 (17)             ; 33 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|uart_0_1|txq                                                                           ; Queue_15                                       ; altera_work    ;
;                   |_T_35_rtl_0|                                ; 10.5 (0.0)           ; 11.0 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 0 (0)               ; 11 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|uart_0_1|txq|_T_35_rtl_0                                                               ; altera_syncram                                 ; rom_1port_2010 ;
;                      |auto_generated|                          ; 10.5 (0.0)           ; 11.0 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 0 (0)               ; 11 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|uart_0_1|txq|_T_35_rtl_0|auto_generated                                                ; altera_syncram_fdf1                            ; rom_1port_2010 ;
;                         |altera_syncram_impl1|                 ; 10.5 (10.5)          ; 11.0 (11.0)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|uart_0_1|txq|_T_35_rtl_0|auto_generated|altera_syncram_impl1                           ; altera_syncram_impl_vpa4                       ; altera_work    ;
+----------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------+---------------------------------------------------------------------------------------------------------------+------------------------------------------------+----------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                 ;
+-------------------------------------------------------+---------------------------+-------------------------+
; Statistic                                             ; |                         ; auto_fab_0              ;
+-------------------------------------------------------+---------------------------+-------------------------+
; ALMs needed [=A-B+C]                                  ; 8901.9 / 933120 ( < 1 % ) ; 58.3 / 933120 ( < 1 % ) ;
;     [A] ALMs used in final placement                  ; 9938.5 / 933120 ( 1 % )   ; 69.0 / 933120 ( < 1 % ) ;
;     [B] Estimate of ALMs recoverable by dense packing ; 1088.0 / 933120 ( < 1 % ) ; 10.7 / 933120 ( < 1 % ) ;
;     [C] Estimate of ALMs unavailable                  ; 51.3 / 933120 ( < 1 % )   ; 0.0 / 933120 ( 0 % )    ;
; ALMs used for memory                                  ; 200.0                     ; 0.0                     ;
; Combinational ALUTs                                   ; 12613                     ; 93                      ;
; Dedicated Logic Registers                             ; 7630 / 3732480 ( < 1 % )  ; 82 / 3732480 ( < 1 % )  ;
; I/O Registers                                         ; 0                         ; 0                       ;
; Block Memory Bits                                     ; 230784                    ; 0                       ;
; M20Ks                                                 ; 16 / 11721 ( < 1 % )      ; 0 / 11721 ( 0 % )       ;
; DSP Blocks                                            ; 3 / 5760 ( < 1 % )        ; 0 / 5760 ( 0 % )        ;
; Pins                                                  ; 9                         ; 0                       ;
; IOPLLs                                                ; 0                         ; 0                       ;
;                                                       ;                           ;                         ;
; Region Placement                                      ; -                         ; -                       ;
;                                                       ;                           ;                         ;
; Partition Ports                                       ;                           ;                         ;
;     -- Input Ports                                    ; 7                         ; 6                       ;
;     -- Output Ports                                   ; 6                         ; 25                      ;
;                                                       ;                           ;                         ;
; Connections                                           ;                           ;                         ;
;     -- Input Connections                              ; 6                         ; 463                     ;
;     -- Registered Input Connections                   ; 1                         ; 10                      ;
;     -- Output Connections                             ; 463                       ; 6                       ;
;     -- Registered Output Connections                  ; 435                       ; 0                       ;
;                                                       ;                           ;                         ;
; Internal Connections                                  ;                           ;                         ;
;     -- Total Connections                              ; 79796                     ; 1060                    ;
;     -- Registered Connections                         ; 26002                     ; 336                     ;
;                                                       ;                           ;                         ;
; External Connections                                  ;                           ;                         ;
;     -- |                                              ; 0                         ; 469                     ;
;     -- auto_fab_0                                     ; 469                       ; 0                       ;
+-------------------------------------------------------+---------------------------+-------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals Summary                                                                                         ;
+----------------------------------------------------------------+-----------------------+---------+--------------------------+
; Name                                                           ; Location              ; Fan-Out ; Clock Region             ;
+----------------------------------------------------------------+-----------------------+---------+--------------------------+
; REF_CLK_PLL                                                    ; PIN_BH33              ; 7604    ; Sectors (4, 1) to (7, 7) ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom ; SDMJTAGELA_X185_Y0_N3 ; 517     ; Sectors (4, 0) to (6, 6) ;
+----------------------------------------------------------------+-----------------------+---------+--------------------------+


-------------------------------
; Global Signal Visualization ;
-------------------------------
This report is unavailable in plain text report export.


+--------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals Details                                                                                ;
+---------------------------------------------------+----------------------------------------------------------------+
; Property                                          ; Value                                                          ;
+---------------------------------------------------+----------------------------------------------------------------+
; Name                                              ; REF_CLK_PLL                                                    ;
;     -- Source Type                                ; I/O pad                                                        ;
;     -- Source Location                            ; PIN_BH33                                                       ;
;     -- Fan-Out                                    ; 7604                                                           ;
;     -- Promotion Reason                           ; Automatically promoted                                         ;
;     -- Clock Region                               ; Sectors (4, 1) to (7, 7)                                       ;
;     -- Clock Partition Ownership for Preservation ; root_partition                                                 ;
;     -- Clock Region Size (in Sectors)             ; 4 x 7 (28 total)                                               ;
;     -- Clock Region Bounding Box                  ; (121, 37) to (239, 288)                                        ;
;     -- Clock Region Constraint                    ; SX4 SY1 SX7 SY7                                                ;
;     -- Terminating Spine Index                    ; 1                                                              ;
;     -- Path Length                                ; 11.5 clock sector wire(s) and 2 layer jump(s)                  ;
;         -- Length from Clock Source to Clock Tree ; 7.0 clock sector wire(s) and 1 layer jump(s)                   ;
;         -- Clock Tree Length                      ; 4.5 clock sector wire(s) and 1 layer jump(s)                   ;
;                                                   ;                                                                ;
; Name                                              ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom ;
;     -- Source Type                                ; SDM JTAG ELA block                                             ;
;     -- Source Location                            ; SDMJTAGELA_X185_Y0_N3                                          ;
;     -- Fan-Out                                    ; 517                                                            ;
;     -- Promotion Reason                           ; Mandatory                                                      ;
;     -- Clock Region                               ; Sectors (4, 0) to (6, 6)                                       ;
;     -- Clock Partition Ownership for Preservation ; root_partition, auto_fab_0                                     ;
;     -- Clock Region Size (in Sectors)             ; 3 x 7 (21 total)                                               ;
;     -- Clock Region Bounding Box                  ; (121, 1) to (223, 252)                                         ;
;     -- Clock Region Constraint                    ; SX4 SY0 SX6 SY6                                                ;
;     -- Terminating Spine Index                    ; 5                                                              ;
;     -- Path Length                                ; 8.5 clock sector wire(s) and 2 layer jump(s)                   ;
;         -- Length from Clock Source to Clock Tree ; 4.0 clock sector wire(s) and 1 layer jump(s)                   ;
;         -- Clock Tree Length                      ; 4.5 clock sector wire(s) and 1 layer jump(s)                   ;
+---------------------------------------------------+----------------------------------------------------------------+
To visualize how these signals are routed, use the Chip Planner task "Report Clock Details".
To manually specify the size and placement of these signals, use the Assignment Editor to make Clock Region assignments.


+----------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                          ;
+-----------------------------------------------------------------------------+---------+------------------+
; Name                                                                        ; Fan-Out ; Physical Fan-Out ;
+-----------------------------------------------------------------------------+---------+------------------+
; uFPGACHIP|LessThan_0~13                                                     ; 759     ; 336              ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|dmInner|programBufferMem_45[6]~RTM_1 ; 504     ; 504              ;
+-----------------------------------------------------------------------------+---------+------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+----------------------------------------------------------------------------+---------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------------------------------+
; Name                                                                                                                         ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M20K blocks ; MLABs ; MIF  ; Location                                                                   ; Mixed Port RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs                                                       ;
+------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+----------------------------------------------------------------------------+---------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------------------------------+
; uFPGACHIP|Platform|sys|maskROM|rom|r|rom_1port_0|altera_syncram_component|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 65536 ; 2048                        ; 31                          ; 2048                        ; 32                          ; 65536               ; 4           ; 0     ; None ; M20K_X140_Y193_N0, M20K_X140_Y191_N0, M20K_X135_Y193_N0, M20K_X140_Y192_N0 ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Size Too Big                                                   ;
; uFPGACHIP|Platform|sys|pbus|buffer_1|Queue|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM               ; AUTO ; Simple Dual Port ; Single Clock ; 2            ; 32           ; 2            ; 32           ; yes                    ; no                      ; no                     ; no                      ; 64    ; 2                           ; 32                          ; 2                           ; 32                          ; 64                  ; 0           ; 2     ; None ; LAB_X134_Y194_N0, LAB_X134_Y195_N0                                         ; Don't care          ;                 ;                 ;          ;                        ;                                                                     ;
; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue_1|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM   ; AUTO ; Simple Dual Port ; Single Clock ; 2            ; 32           ; 2            ; 32           ; yes                    ; no                      ; no                     ; no                      ; 64    ; 2                           ; 32                          ; 2                           ; 32                          ; 64                  ; 0           ; 2     ; None ; LAB_X139_Y191_N0, LAB_X139_Y190_N0                                         ; Don't care          ;                 ;                 ;          ;                        ;                                                                     ;
; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue|_T_35_address_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM  ; AUTO ; Simple Dual Port ; Single Clock ; 2            ; 32           ; 2            ; 32           ; yes                    ; no                      ; no                     ; no                      ; 64    ; 2                           ; 32                          ; 2                           ; 32                          ; 64                  ; 0           ; 2     ; None ; LAB_X139_Y192_N0, LAB_X144_Y192_N0                                         ; Don't care          ;                 ;                 ;          ;                        ;                                                                     ;
; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM     ; AUTO ; Simple Dual Port ; Single Clock ; 2            ; 32           ; 2            ; 32           ; yes                    ; no                      ; no                     ; no                      ; 64    ; 2                           ; 32                          ; 2                           ; 32                          ; 64                  ; 0           ; 3     ; None ; LAB_X144_Y192_N0, LAB_X144_Y187_N0, LAB_X144_Y188_N0                       ; Don't care          ;                 ;                 ;          ;                        ;                                                                     ;
; uFPGACHIP|Platform|sys|tile|buffer_1|Queue_1|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM             ; AUTO ; Simple Dual Port ; Single Clock ; 2            ; 32           ; 2            ; 32           ; yes                    ; no                      ; no                     ; no                      ; 64    ; 2                           ; 32                          ; 2                           ; 32                          ; 64                  ; 0           ; 2     ; None ; LAB_X149_Y191_N0, LAB_X149_Y193_N0                                         ; Don't care          ;                 ;                 ;          ;                        ;                                                                     ;
; uFPGACHIP|Platform|sys|tile|buffer_1|Queue|_T_35_address_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM            ; AUTO ; Simple Dual Port ; Single Clock ; 2            ; 32           ; 2            ; 32           ; yes                    ; no                      ; no                     ; no                      ; 64    ; 2                           ; 32                          ; 2                           ; 32                          ; 64                  ; 0           ; 2     ; None ; LAB_X149_Y190_N0, LAB_X154_Y190_N0                                         ; Don't care          ;                 ;                 ;          ;                        ;                                                                     ;
; uFPGACHIP|Platform|sys|tile|buffer_1|Queue|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM               ; AUTO ; Simple Dual Port ; Single Clock ; 2            ; 32           ; 2            ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 64    ; 2                           ; 31                          ; 2                           ; 32                          ; 64                  ; 1           ; 0     ; None ; M20K_X150_Y185_N0                                                          ; Old data            ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting in Auto MLAB Conversion ;
; uFPGACHIP|Platform|sys|tile|buffer|Queue_1|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM               ; AUTO ; Simple Dual Port ; Single Clock ; 2            ; 32           ; 2            ; 32           ; yes                    ; no                      ; no                     ; no                      ; 64    ; 2                           ; 32                          ; 2                           ; 32                          ; 64                  ; 0           ; 2     ; None ; LAB_X149_Y183_N0, LAB_X149_Y185_N0                                         ; Don't care          ;                 ;                 ;          ;                        ;                                                                     ;
; uFPGACHIP|Platform|sys|tile|buffer|Queue|_T_35_address_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM              ; AUTO ; Simple Dual Port ; Single Clock ; 2            ; 32           ; 2            ; 32           ; yes                    ; no                      ; no                     ; no                      ; 64    ; 2                           ; 32                          ; 2                           ; 32                          ; 64                  ; 0           ; 3     ; None ; LAB_X149_Y184_N0, LAB_X149_Y187_N0, LAB_X154_Y187_N0                       ; Don't care          ;                 ;                 ;          ;                        ;                                                                     ;
; uFPGACHIP|Platform|sys|tile|buffer|Queue|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                 ; AUTO ; Simple Dual Port ; Single Clock ; 2            ; 32           ; 2            ; 32           ; yes                    ; no                      ; no                     ; no                      ; 64    ; 2                           ; 32                          ; 2                           ; 32                          ; 64                  ; 0           ; 2     ; None ; LAB_X149_Y182_N0, LAB_X149_Y184_N0                                         ; Don't care          ;                 ;                 ;          ;                        ;                                                                     ;
; uFPGACHIP|Platform|sys|tile|dcache|data|data_arrays_0_0_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM             ; AUTO ; Simple Dual Port ; Single Clock ; 4096         ; 8            ; 4096         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 4096                        ; 8                           ; 4096                        ; 8                           ; 32768               ; 2           ; 0     ; None ; M20K_X160_Y183_N0, M20K_X160_Y182_N0                                       ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Size Too Big                                                   ;
; uFPGACHIP|Platform|sys|tile|dcache|data|data_arrays_0_1_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM             ; AUTO ; Simple Dual Port ; Single Clock ; 4096         ; 8            ; 4096         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 4096                        ; 8                           ; 4096                        ; 8                           ; 32768               ; 2           ; 0     ; None ; M20K_X160_Y179_N0, M20K_X160_Y181_N0                                       ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Size Too Big                                                   ;
; uFPGACHIP|Platform|sys|tile|dcache|data|data_arrays_0_2_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM             ; AUTO ; Simple Dual Port ; Single Clock ; 4096         ; 8            ; 4096         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 4096                        ; 8                           ; 4096                        ; 8                           ; 32768               ; 2           ; 0     ; None ; M20K_X160_Y177_N0, M20K_X150_Y180_N0                                       ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Size Too Big                                                   ;
; uFPGACHIP|Platform|sys|tile|dcache|data|data_arrays_0_3_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM             ; AUTO ; Simple Dual Port ; Single Clock ; 4096         ; 8            ; 4096         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 4096                        ; 8                           ; 4096                        ; 8                           ; 32768               ; 2           ; 0     ; None ; M20K_X160_Y178_N0, M20K_X160_Y180_N0                                       ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Size Too Big                                                   ;
; uFPGACHIP|Platform|sys|tile|frontend|icache|data_arrays_0_0_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM         ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 1024                        ; 31                          ; 1024                        ; 32                          ; 32768               ; 2           ; 0     ; None ; M20K_X160_Y187_N0, M20K_X160_Y186_N0                                       ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Size Too Big                                                   ;
; uFPGACHIP|Platform|sys|tile|frontend|icache|tag_array_0_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM             ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 21           ; 64           ; 21           ; yes                    ; no                      ; yes                    ; no                      ; 1344  ; 64                          ; 20                          ; 64                          ; 21                          ; 1344                ; 1           ; 0     ; None ; M20K_X170_Y183_N0                                                          ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Size Too Big                                                   ;
; uFPGACHIP|Platform|sys|uart_0_1|rxq|_T_35_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                           ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 8            ; 8            ; 8            ; yes                    ; no                      ; no                     ; no                      ; 64    ; 8                           ; 8                           ; 8                           ; 8                           ; 64                  ; 0           ; 1     ; None ; LAB_X144_Y199_N0                                                           ; Don't care          ;                 ;                 ;          ;                        ;                                                                     ;
; uFPGACHIP|Platform|sys|uart_0_1|txq|_T_35_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                           ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 8            ; 8            ; 8            ; yes                    ; no                      ; no                     ; no                      ; 64    ; 8                           ; 8                           ; 8                           ; 8                           ; 64                  ; 0           ; 1     ; None ; LAB_X139_Y201_N0                                                           ; Don't care          ;                 ;                 ;          ;                        ;                                                                     ;
+------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+----------------------------------------------------------------------------+---------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------+
; Fitter DSP Block Usage Summary                  ;
+-----------------------------------+-------------+
; Statistic                         ; Number Used ;
+-----------------------------------+-------------+
; Two Independent 18x18             ; 2           ;
; Sum of Two 18x18                  ; 1           ;
; Total number of DSP blocks        ; 3           ;
;                                   ;             ;
; Fixed Point Signed Multiplier     ; 1           ;
; Fixed Point Unsigned Multiplier   ; 1           ;
; Fixed Point Mixed Sign Multiplier ; 2           ;
+-----------------------------------+-------------+


+----------------+
; Place Messages ;
+----------------+
Info (20032): Parallel compilation is enabled and will use up to 16 processors
Info: *******************************************************************
Info: Running Quartus Prime Fitter
    Info: Version 20.2.0 Build 50 06/11/2020 SC Pro Edition
    Info: Processing started: Wed Jul 29 19:40:34 2020
    Info: System process ID: 1948241
Info: Command: quartus_fit --read_settings_files=on --write_settings_files=off top -c top
Info: qfit2_default_script.tcl version: #1
Info: Project  = top
Info: Revision = top
Info (11165): Fitter preparation operations ending: elapsed time is 00:01:58
Info (18252): The Fitter is using Physical Synthesis.
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:18
Info (11888): Total time spent on timing analysis during Global Placement is 2.68 seconds.
Info (18258): Fitter Physical Synthesis operations beginning
Info (18259): Fitter Physical Synthesis operations ending: elapsed time is 00:00:10
Info (11178): Promoted 2 clocks 
    Info (18386): REF_CLK_PLL (7604 fanout) drives clock Sectors (4, 1) to (7, 7)
    Info (18386): auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom (517 fanout) drives clock Sectors (4, 0) to (6, 6)
Info (11888): Total time spent on timing analysis during Physical Synthesis is 0.00 seconds.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:15
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:34
Info (11888): Total time spent on timing analysis during Placement is 2.77 seconds.


