Fitter report for Quad
Tue Aug 30 13:22:48 2016
Quartus II 32-bit Version 11.1 Build 216 11/23/2011 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Ignored Assignments
  8. Incremental Compilation Preservation Summary
  9. Incremental Compilation Partition Settings
 10. Incremental Compilation Placement Preservation
 11. Pin-Out File
 12. Fitter Resource Usage Summary
 13. Fitter Partition Statistics
 14. Input Pins
 15. Output Pins
 16. Bidir Pins
 17. Dual Purpose and Dedicated Pins
 18. I/O Bank Usage
 19. All Package Pins
 20. PLL Summary
 21. PLL Usage
 22. Fitter Resource Utilization by Entity
 23. Delay Chain Summary
 24. Pad To Core Delay Chain Fanout
 25. Control Signals
 26. Global & Other Fast Signals
 27. Non-Global High Fan-Out Signals
 28. Fitter RAM Summary
 29. |Quad|NiosII:inst|epcs_flash_controller:the_epcs_flash_controller|altsyncram:the_boot_copier_rom|altsyncram_c551:auto_generated|ALTSYNCRAM
 30. Fitter DSP Block Usage Summary
 31. DSP Block Details
 32. Interconnect Usage Summary
 33. LAB Logic Elements
 34. LAB-wide Signals
 35. LAB Signals Sourced
 36. LAB Signals Sourced Out
 37. LAB Distinct Inputs
 38. I/O Rules Summary
 39. I/O Rules Details
 40. I/O Rules Matrix
 41. Fitter Device Options
 42. Operating Settings and Conditions
 43. Fitter Messages
 44. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------------+
; Fitter Summary                                                                     ;
+------------------------------------+-----------------------------------------------+
; Fitter Status                      ; Successful - Tue Aug 30 13:22:47 2016         ;
; Quartus II 32-bit Version          ; 11.1 Build 216 11/23/2011 SP 1 SJ Web Edition ;
; Revision Name                      ; Quad                                          ;
; Top-level Entity Name              ; Quad                                          ;
; Family                             ; Cyclone IV E                                  ;
; Device                             ; EP4CE22F17C6                                  ;
; Timing Models                      ; Final                                         ;
; Total logic elements               ; 8,874 / 22,320 ( 40 % )                       ;
;     Total combinational functions  ; 7,360 / 22,320 ( 33 % )                       ;
;     Dedicated logic registers      ; 5,625 / 22,320 ( 25 % )                       ;
; Total registers                    ; 5678                                          ;
; Total pins                         ; 63 / 154 ( 41 % )                             ;
; Total virtual pins                 ; 0                                             ;
; Total memory bits                  ; 135,187 / 608,256 ( 22 % )                    ;
; Embedded Multiplier 9-bit elements ; 11 / 132 ( 8 % )                              ;
; Total PLLs                         ; 1 / 4 ( 25 % )                                ;
+------------------------------------+-----------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE22F17C6                          ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                           ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; Off                                   ; Off                                   ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 2.09        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;  13.3%      ;
;     3-4 processors         ;  12.4%      ;
+----------------------------+-------------+


+--------------------------------------------------------------+
; I/O Assignment Warnings                                      ;
+-------------------------------------+------------------------+
; Pin Name                            ; Reason                 ;
+-------------------------------------+------------------------+
; DRAM_CAS_N                          ; Missing drive strength ;
; DRAM_CKE                            ; Missing drive strength ;
; DRAM_CS_N                           ; Missing drive strength ;
; DRAM_RAS_N                          ; Missing drive strength ;
; DRAM_WE_N                           ; Missing drive strength ;
; DRAM_CLK                            ; Missing drive strength ;
; dclk_from_the_epcs_flash_controller ; Missing drive strength ;
; sce_from_the_epcs_flash_controller  ; Missing drive strength ;
; sdo_from_the_epcs_flash_controller  ; Missing drive strength ;
; PWM1                                ; Missing drive strength ;
; PWM2                                ; Missing drive strength ;
; PWM3                                ; Missing drive strength ;
; PWM4                                ; Missing drive strength ;
; GPS_TXD                             ; Missing drive strength ;
; Xbee_TXD                            ; Missing drive strength ;
; DRAM_ADDR[12]                       ; Missing drive strength ;
; DRAM_ADDR[11]                       ; Missing drive strength ;
; DRAM_ADDR[10]                       ; Missing drive strength ;
; DRAM_ADDR[9]                        ; Missing drive strength ;
; DRAM_ADDR[8]                        ; Missing drive strength ;
; DRAM_ADDR[7]                        ; Missing drive strength ;
; DRAM_ADDR[6]                        ; Missing drive strength ;
; DRAM_ADDR[5]                        ; Missing drive strength ;
; DRAM_ADDR[4]                        ; Missing drive strength ;
; DRAM_ADDR[3]                        ; Missing drive strength ;
; DRAM_ADDR[2]                        ; Missing drive strength ;
; DRAM_ADDR[1]                        ; Missing drive strength ;
; DRAM_ADDR[0]                        ; Missing drive strength ;
; DRAM_BA[1]                          ; Missing drive strength ;
; DRAM_BA[0]                          ; Missing drive strength ;
; DRAM_DQM[1]                         ; Missing drive strength ;
; DRAM_DQM[0]                         ; Missing drive strength ;
; out_test[3]                         ; Missing drive strength ;
; out_test[2]                         ; Missing drive strength ;
; out_test[1]                         ; Missing drive strength ;
; out_test[0]                         ; Missing drive strength ;
; I2C_SCLK                            ; Missing drive strength ;
; I2C_SDAT                            ; Missing drive strength ;
; DRAM_DQ[15]                         ; Missing drive strength ;
; DRAM_DQ[14]                         ; Missing drive strength ;
; DRAM_DQ[13]                         ; Missing drive strength ;
; DRAM_DQ[12]                         ; Missing drive strength ;
; DRAM_DQ[11]                         ; Missing drive strength ;
; DRAM_DQ[10]                         ; Missing drive strength ;
; DRAM_DQ[9]                          ; Missing drive strength ;
; DRAM_DQ[8]                          ; Missing drive strength ;
; DRAM_DQ[7]                          ; Missing drive strength ;
; DRAM_DQ[6]                          ; Missing drive strength ;
; DRAM_DQ[5]                          ; Missing drive strength ;
; DRAM_DQ[4]                          ; Missing drive strength ;
; DRAM_DQ[3]                          ; Missing drive strength ;
; DRAM_DQ[2]                          ; Missing drive strength ;
; DRAM_DQ[1]                          ; Missing drive strength ;
; DRAM_DQ[0]                          ; Missing drive strength ;
+-------------------------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+--------------------------------------------------------------------------------------------+-----------------+------------------+---------------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                       ; Action          ; Operation        ; Reason                          ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                 ; Destination Port ; Destination Port Name ;
+--------------------------------------------------------------------------------------------+-----------------+------------------+---------------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; NiosII:inst|cpu:the_cpu|A_mul_src1[0]                                                      ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; NiosII:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; NiosII:inst|cpu:the_cpu|A_mul_src1[0]                                                      ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; NiosII:inst|cpu:the_cpu|A_mul_src1[0]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; NiosII:inst|cpu:the_cpu|A_mul_src1[1]                                                      ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; NiosII:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; NiosII:inst|cpu:the_cpu|A_mul_src1[1]                                                      ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; NiosII:inst|cpu:the_cpu|A_mul_src1[1]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; NiosII:inst|cpu:the_cpu|A_mul_src1[2]                                                      ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; NiosII:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; NiosII:inst|cpu:the_cpu|A_mul_src1[2]                                                      ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; NiosII:inst|cpu:the_cpu|A_mul_src1[2]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; NiosII:inst|cpu:the_cpu|A_mul_src1[3]                                                      ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; NiosII:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; NiosII:inst|cpu:the_cpu|A_mul_src1[3]                                                      ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; NiosII:inst|cpu:the_cpu|A_mul_src1[3]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; NiosII:inst|cpu:the_cpu|A_mul_src1[4]                                                      ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; NiosII:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; NiosII:inst|cpu:the_cpu|A_mul_src1[4]                                                      ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; NiosII:inst|cpu:the_cpu|A_mul_src1[4]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; NiosII:inst|cpu:the_cpu|A_mul_src1[5]                                                      ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; NiosII:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; NiosII:inst|cpu:the_cpu|A_mul_src1[5]                                                      ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; NiosII:inst|cpu:the_cpu|A_mul_src1[5]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; NiosII:inst|cpu:the_cpu|A_mul_src1[6]                                                      ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; NiosII:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; NiosII:inst|cpu:the_cpu|A_mul_src1[6]                                                      ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; NiosII:inst|cpu:the_cpu|A_mul_src1[6]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; NiosII:inst|cpu:the_cpu|A_mul_src1[7]                                                      ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; NiosII:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; NiosII:inst|cpu:the_cpu|A_mul_src1[7]                                                      ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; NiosII:inst|cpu:the_cpu|A_mul_src1[7]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; NiosII:inst|cpu:the_cpu|A_mul_src1[8]                                                      ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; NiosII:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; NiosII:inst|cpu:the_cpu|A_mul_src1[8]                                                      ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; NiosII:inst|cpu:the_cpu|A_mul_src1[8]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; NiosII:inst|cpu:the_cpu|A_mul_src1[9]                                                      ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; NiosII:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; NiosII:inst|cpu:the_cpu|A_mul_src1[9]                                                      ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; NiosII:inst|cpu:the_cpu|A_mul_src1[9]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; NiosII:inst|cpu:the_cpu|A_mul_src1[10]                                                     ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; NiosII:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; NiosII:inst|cpu:the_cpu|A_mul_src1[10]                                                     ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; NiosII:inst|cpu:the_cpu|A_mul_src1[10]~_Duplicate_1                                                                                                                                              ; Q                ;                       ;
; NiosII:inst|cpu:the_cpu|A_mul_src1[11]                                                     ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; NiosII:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; NiosII:inst|cpu:the_cpu|A_mul_src1[11]                                                     ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; NiosII:inst|cpu:the_cpu|A_mul_src1[11]~_Duplicate_1                                                                                                                                              ; Q                ;                       ;
; NiosII:inst|cpu:the_cpu|A_mul_src1[12]                                                     ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; NiosII:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; NiosII:inst|cpu:the_cpu|A_mul_src1[12]                                                     ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; NiosII:inst|cpu:the_cpu|A_mul_src1[12]~_Duplicate_1                                                                                                                                              ; Q                ;                       ;
; NiosII:inst|cpu:the_cpu|A_mul_src1[13]                                                     ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; NiosII:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; NiosII:inst|cpu:the_cpu|A_mul_src1[13]                                                     ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; NiosII:inst|cpu:the_cpu|A_mul_src1[13]~_Duplicate_1                                                                                                                                              ; Q                ;                       ;
; NiosII:inst|cpu:the_cpu|A_mul_src1[14]                                                     ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; NiosII:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; NiosII:inst|cpu:the_cpu|A_mul_src1[14]                                                     ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; NiosII:inst|cpu:the_cpu|A_mul_src1[14]~_Duplicate_1                                                                                                                                              ; Q                ;                       ;
; NiosII:inst|cpu:the_cpu|A_mul_src1[15]                                                     ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; NiosII:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; NiosII:inst|cpu:the_cpu|A_mul_src1[15]                                                     ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; NiosII:inst|cpu:the_cpu|A_mul_src1[15]~_Duplicate_1                                                                                                                                              ; Q                ;                       ;
; NiosII:inst|cpu:the_cpu|A_mul_src1[16]                                                     ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; NiosII:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; NiosII:inst|cpu:the_cpu|A_mul_src1[17]                                                     ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; NiosII:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; NiosII:inst|cpu:the_cpu|A_mul_src1[18]                                                     ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; NiosII:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; NiosII:inst|cpu:the_cpu|A_mul_src1[19]                                                     ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; NiosII:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; NiosII:inst|cpu:the_cpu|A_mul_src1[20]                                                     ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; NiosII:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; NiosII:inst|cpu:the_cpu|A_mul_src1[21]                                                     ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; NiosII:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; NiosII:inst|cpu:the_cpu|A_mul_src1[22]                                                     ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; NiosII:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; NiosII:inst|cpu:the_cpu|A_mul_src1[23]                                                     ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; NiosII:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; NiosII:inst|cpu:the_cpu|A_mul_src1[24]                                                     ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; NiosII:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; NiosII:inst|cpu:the_cpu|A_mul_src1[25]                                                     ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; NiosII:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; NiosII:inst|cpu:the_cpu|A_mul_src1[26]                                                     ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; NiosII:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; NiosII:inst|cpu:the_cpu|A_mul_src1[27]                                                     ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; NiosII:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; NiosII:inst|cpu:the_cpu|A_mul_src1[28]                                                     ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; NiosII:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; NiosII:inst|cpu:the_cpu|A_mul_src1[29]                                                     ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; NiosII:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; NiosII:inst|cpu:the_cpu|A_mul_src1[30]                                                     ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; NiosII:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; NiosII:inst|cpu:the_cpu|A_mul_src1[31]                                                     ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; NiosII:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; NiosII:inst|cpu:the_cpu|A_mul_src2[0]                                                      ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; NiosII:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; NiosII:inst|cpu:the_cpu|A_mul_src2[0]                                                      ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; NiosII:inst|cpu:the_cpu|A_mul_src2[0]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; NiosII:inst|cpu:the_cpu|A_mul_src2[0]~_Duplicate_1                                         ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; NiosII:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; NiosII:inst|cpu:the_cpu|A_mul_src2[1]                                                      ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; NiosII:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; NiosII:inst|cpu:the_cpu|A_mul_src2[1]                                                      ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; NiosII:inst|cpu:the_cpu|A_mul_src2[1]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; NiosII:inst|cpu:the_cpu|A_mul_src2[1]~_Duplicate_1                                         ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; NiosII:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; NiosII:inst|cpu:the_cpu|A_mul_src2[2]                                                      ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; NiosII:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; NiosII:inst|cpu:the_cpu|A_mul_src2[2]                                                      ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; NiosII:inst|cpu:the_cpu|A_mul_src2[2]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; NiosII:inst|cpu:the_cpu|A_mul_src2[2]~_Duplicate_1                                         ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; NiosII:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; NiosII:inst|cpu:the_cpu|A_mul_src2[3]                                                      ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; NiosII:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; NiosII:inst|cpu:the_cpu|A_mul_src2[3]                                                      ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; NiosII:inst|cpu:the_cpu|A_mul_src2[3]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; NiosII:inst|cpu:the_cpu|A_mul_src2[3]~_Duplicate_1                                         ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; NiosII:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; NiosII:inst|cpu:the_cpu|A_mul_src2[4]                                                      ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; NiosII:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; NiosII:inst|cpu:the_cpu|A_mul_src2[4]                                                      ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; NiosII:inst|cpu:the_cpu|A_mul_src2[4]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; NiosII:inst|cpu:the_cpu|A_mul_src2[4]~_Duplicate_1                                         ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; NiosII:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; NiosII:inst|cpu:the_cpu|A_mul_src2[5]                                                      ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; NiosII:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; NiosII:inst|cpu:the_cpu|A_mul_src2[5]                                                      ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; NiosII:inst|cpu:the_cpu|A_mul_src2[5]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; NiosII:inst|cpu:the_cpu|A_mul_src2[5]~_Duplicate_1                                         ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; NiosII:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; NiosII:inst|cpu:the_cpu|A_mul_src2[6]                                                      ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; NiosII:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; NiosII:inst|cpu:the_cpu|A_mul_src2[6]                                                      ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; NiosII:inst|cpu:the_cpu|A_mul_src2[6]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; NiosII:inst|cpu:the_cpu|A_mul_src2[6]~_Duplicate_1                                         ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; NiosII:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; NiosII:inst|cpu:the_cpu|A_mul_src2[7]                                                      ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; NiosII:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; NiosII:inst|cpu:the_cpu|A_mul_src2[7]                                                      ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; NiosII:inst|cpu:the_cpu|A_mul_src2[7]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; NiosII:inst|cpu:the_cpu|A_mul_src2[7]~_Duplicate_1                                         ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; NiosII:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; NiosII:inst|cpu:the_cpu|A_mul_src2[8]                                                      ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; NiosII:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; NiosII:inst|cpu:the_cpu|A_mul_src2[8]                                                      ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; NiosII:inst|cpu:the_cpu|A_mul_src2[8]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; NiosII:inst|cpu:the_cpu|A_mul_src2[8]~_Duplicate_1                                         ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; NiosII:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; NiosII:inst|cpu:the_cpu|A_mul_src2[9]                                                      ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; NiosII:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; NiosII:inst|cpu:the_cpu|A_mul_src2[9]                                                      ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; NiosII:inst|cpu:the_cpu|A_mul_src2[9]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; NiosII:inst|cpu:the_cpu|A_mul_src2[9]~_Duplicate_1                                         ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; NiosII:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; NiosII:inst|cpu:the_cpu|A_mul_src2[10]                                                     ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; NiosII:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; NiosII:inst|cpu:the_cpu|A_mul_src2[10]                                                     ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; NiosII:inst|cpu:the_cpu|A_mul_src2[10]~_Duplicate_1                                                                                                                                              ; Q                ;                       ;
; NiosII:inst|cpu:the_cpu|A_mul_src2[10]~_Duplicate_1                                        ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; NiosII:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; NiosII:inst|cpu:the_cpu|A_mul_src2[11]                                                     ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; NiosII:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; NiosII:inst|cpu:the_cpu|A_mul_src2[11]                                                     ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; NiosII:inst|cpu:the_cpu|A_mul_src2[11]~_Duplicate_1                                                                                                                                              ; Q                ;                       ;
; NiosII:inst|cpu:the_cpu|A_mul_src2[11]~_Duplicate_1                                        ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; NiosII:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; NiosII:inst|cpu:the_cpu|A_mul_src2[12]                                                     ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; NiosII:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; NiosII:inst|cpu:the_cpu|A_mul_src2[12]                                                     ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; NiosII:inst|cpu:the_cpu|A_mul_src2[12]~_Duplicate_1                                                                                                                                              ; Q                ;                       ;
; NiosII:inst|cpu:the_cpu|A_mul_src2[12]~_Duplicate_1                                        ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; NiosII:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; NiosII:inst|cpu:the_cpu|A_mul_src2[13]                                                     ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; NiosII:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; NiosII:inst|cpu:the_cpu|A_mul_src2[13]                                                     ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; NiosII:inst|cpu:the_cpu|A_mul_src2[13]~_Duplicate_1                                                                                                                                              ; Q                ;                       ;
; NiosII:inst|cpu:the_cpu|A_mul_src2[13]~_Duplicate_1                                        ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; NiosII:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; NiosII:inst|cpu:the_cpu|A_mul_src2[14]                                                     ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; NiosII:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; NiosII:inst|cpu:the_cpu|A_mul_src2[14]                                                     ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; NiosII:inst|cpu:the_cpu|A_mul_src2[14]~_Duplicate_1                                                                                                                                              ; Q                ;                       ;
; NiosII:inst|cpu:the_cpu|A_mul_src2[14]~_Duplicate_1                                        ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; NiosII:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; NiosII:inst|cpu:the_cpu|A_mul_src2[15]                                                     ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; NiosII:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; NiosII:inst|cpu:the_cpu|A_mul_src2[15]                                                     ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; NiosII:inst|cpu:the_cpu|A_mul_src2[15]~_Duplicate_1                                                                                                                                              ; Q                ;                       ;
; NiosII:inst|cpu:the_cpu|A_mul_src2[15]~_Duplicate_1                                        ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; NiosII:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; NiosII:inst|cpu:the_cpu|D_bht_data[0]                                                      ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; NiosII:inst|cpu:the_cpu|cpu_bht_module:cpu_bht|altsyncram:the_altsyncram|altsyncram_bpf1:auto_generated|q_b[0]                                                                                   ; PORTBDATAOUT     ;                       ;
; NiosII:inst|cpu:the_cpu|D_bht_data[1]                                                      ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; NiosII:inst|cpu:the_cpu|cpu_bht_module:cpu_bht|altsyncram:the_altsyncram|altsyncram_bpf1:auto_generated|q_b[1]                                                                                   ; PORTBDATAOUT     ;                       ;
; NiosII:inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|rdata[0] ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; NiosII:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[0] ; PORTBDATAOUT     ;                       ;
; NiosII:inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|rdata[1] ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; NiosII:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[1] ; PORTBDATAOUT     ;                       ;
; NiosII:inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|rdata[2] ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; NiosII:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[2] ; PORTBDATAOUT     ;                       ;
; NiosII:inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|rdata[3] ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; NiosII:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[3] ; PORTBDATAOUT     ;                       ;
; NiosII:inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|rdata[4] ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; NiosII:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[4] ; PORTBDATAOUT     ;                       ;
; NiosII:inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|rdata[5] ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; NiosII:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[5] ; PORTBDATAOUT     ;                       ;
; NiosII:inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|rdata[6] ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; NiosII:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[6] ; PORTBDATAOUT     ;                       ;
; NiosII:inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|rdata[7] ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; NiosII:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[7] ; PORTBDATAOUT     ;                       ;
; NiosII:inst|sdram:the_sdram|m_addr[0]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; DRAM_ADDR[0]~output                                                                                                                                                                              ; I                ;                       ;
; NiosII:inst|sdram:the_sdram|m_addr[1]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; DRAM_ADDR[1]~output                                                                                                                                                                              ; I                ;                       ;
; NiosII:inst|sdram:the_sdram|m_addr[2]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; DRAM_ADDR[2]~output                                                                                                                                                                              ; I                ;                       ;
; NiosII:inst|sdram:the_sdram|m_addr[3]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; DRAM_ADDR[3]~output                                                                                                                                                                              ; I                ;                       ;
; NiosII:inst|sdram:the_sdram|m_addr[4]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; DRAM_ADDR[4]~output                                                                                                                                                                              ; I                ;                       ;
; NiosII:inst|sdram:the_sdram|m_addr[5]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; DRAM_ADDR[5]~output                                                                                                                                                                              ; I                ;                       ;
; NiosII:inst|sdram:the_sdram|m_addr[6]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; DRAM_ADDR[6]~output                                                                                                                                                                              ; I                ;                       ;
; NiosII:inst|sdram:the_sdram|m_addr[7]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; DRAM_ADDR[7]~output                                                                                                                                                                              ; I                ;                       ;
; NiosII:inst|sdram:the_sdram|m_addr[8]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; DRAM_ADDR[8]~output                                                                                                                                                                              ; I                ;                       ;
; NiosII:inst|sdram:the_sdram|m_addr[9]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; DRAM_ADDR[9]~output                                                                                                                                                                              ; I                ;                       ;
; NiosII:inst|sdram:the_sdram|m_addr[10]                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; DRAM_ADDR[10]~output                                                                                                                                                                             ; I                ;                       ;
; NiosII:inst|sdram:the_sdram|m_addr[11]                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; DRAM_ADDR[11]~output                                                                                                                                                                             ; I                ;                       ;
; NiosII:inst|sdram:the_sdram|m_addr[12]                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; DRAM_ADDR[12]~output                                                                                                                                                                             ; I                ;                       ;
; NiosII:inst|sdram:the_sdram|m_bank[0]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; DRAM_BA[0]~output                                                                                                                                                                                ; I                ;                       ;
; NiosII:inst|sdram:the_sdram|m_bank[1]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; DRAM_BA[1]~output                                                                                                                                                                                ; I                ;                       ;
; NiosII:inst|sdram:the_sdram|m_cmd[0]                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment ; Q         ;                ; NiosII:inst|sdram:the_sdram|m_cmd[0]~_Duplicate_1                                                                                                                                                ; Q                ;                       ;
; NiosII:inst|sdram:the_sdram|m_cmd[0]                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; DRAM_WE_N~output                                                                                                                                                                                 ; I                ;                       ;
; NiosII:inst|sdram:the_sdram|m_cmd[0]                                                       ; Inverted        ; Register Packing ; Fast Output Register assignment ; Q         ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; NiosII:inst|sdram:the_sdram|m_cmd[1]                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment ; Q         ;                ; NiosII:inst|sdram:the_sdram|m_cmd[1]~_Duplicate_1                                                                                                                                                ; Q                ;                       ;
; NiosII:inst|sdram:the_sdram|m_cmd[1]                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; DRAM_CAS_N~output                                                                                                                                                                                ; I                ;                       ;
; NiosII:inst|sdram:the_sdram|m_cmd[1]                                                       ; Inverted        ; Register Packing ; Fast Output Register assignment ; Q         ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; NiosII:inst|sdram:the_sdram|m_cmd[2]                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment ; Q         ;                ; NiosII:inst|sdram:the_sdram|m_cmd[2]~_Duplicate_1                                                                                                                                                ; Q                ;                       ;
; NiosII:inst|sdram:the_sdram|m_cmd[2]                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; DRAM_RAS_N~output                                                                                                                                                                                ; I                ;                       ;
; NiosII:inst|sdram:the_sdram|m_cmd[2]                                                       ; Inverted        ; Register Packing ; Fast Output Register assignment ; Q         ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; NiosII:inst|sdram:the_sdram|m_cmd[3]                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; DRAM_CS_N~output                                                                                                                                                                                 ; I                ;                       ;
; NiosII:inst|sdram:the_sdram|m_cmd[3]                                                       ; Inverted        ; Register Packing ; Fast Output Register assignment ; Q         ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; NiosII:inst|sdram:the_sdram|m_data[0]                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment ; Q         ;                ; NiosII:inst|sdram:the_sdram|m_data[0]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; NiosII:inst|sdram:the_sdram|m_data[0]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; DRAM_DQ[0]~output                                                                                                                                                                                ; I                ;                       ;
; NiosII:inst|sdram:the_sdram|m_data[1]                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment ; Q         ;                ; NiosII:inst|sdram:the_sdram|m_data[1]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; NiosII:inst|sdram:the_sdram|m_data[1]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; DRAM_DQ[1]~output                                                                                                                                                                                ; I                ;                       ;
; NiosII:inst|sdram:the_sdram|m_data[2]                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment ; Q         ;                ; NiosII:inst|sdram:the_sdram|m_data[2]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; NiosII:inst|sdram:the_sdram|m_data[2]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; DRAM_DQ[2]~output                                                                                                                                                                                ; I                ;                       ;
; NiosII:inst|sdram:the_sdram|m_data[3]                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment ; Q         ;                ; NiosII:inst|sdram:the_sdram|m_data[3]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; NiosII:inst|sdram:the_sdram|m_data[3]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; DRAM_DQ[3]~output                                                                                                                                                                                ; I                ;                       ;
; NiosII:inst|sdram:the_sdram|m_data[4]                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment ; Q         ;                ; NiosII:inst|sdram:the_sdram|m_data[4]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; NiosII:inst|sdram:the_sdram|m_data[4]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; DRAM_DQ[4]~output                                                                                                                                                                                ; I                ;                       ;
; NiosII:inst|sdram:the_sdram|m_data[5]                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment ; Q         ;                ; NiosII:inst|sdram:the_sdram|m_data[5]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; NiosII:inst|sdram:the_sdram|m_data[5]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; DRAM_DQ[5]~output                                                                                                                                                                                ; I                ;                       ;
; NiosII:inst|sdram:the_sdram|m_data[6]                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment ; Q         ;                ; NiosII:inst|sdram:the_sdram|m_data[6]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; NiosII:inst|sdram:the_sdram|m_data[6]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; DRAM_DQ[6]~output                                                                                                                                                                                ; I                ;                       ;
; NiosII:inst|sdram:the_sdram|m_data[7]                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment ; Q         ;                ; NiosII:inst|sdram:the_sdram|m_data[7]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; NiosII:inst|sdram:the_sdram|m_data[7]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; DRAM_DQ[7]~output                                                                                                                                                                                ; I                ;                       ;
; NiosII:inst|sdram:the_sdram|m_data[8]                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment ; Q         ;                ; NiosII:inst|sdram:the_sdram|m_data[8]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; NiosII:inst|sdram:the_sdram|m_data[8]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; DRAM_DQ[8]~output                                                                                                                                                                                ; I                ;                       ;
; NiosII:inst|sdram:the_sdram|m_data[9]                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment ; Q         ;                ; NiosII:inst|sdram:the_sdram|m_data[9]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; NiosII:inst|sdram:the_sdram|m_data[9]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; DRAM_DQ[9]~output                                                                                                                                                                                ; I                ;                       ;
; NiosII:inst|sdram:the_sdram|m_data[10]                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment ; Q         ;                ; NiosII:inst|sdram:the_sdram|m_data[10]~_Duplicate_1                                                                                                                                              ; Q                ;                       ;
; NiosII:inst|sdram:the_sdram|m_data[10]                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; DRAM_DQ[10]~output                                                                                                                                                                               ; I                ;                       ;
; NiosII:inst|sdram:the_sdram|m_data[11]                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment ; Q         ;                ; NiosII:inst|sdram:the_sdram|m_data[11]~_Duplicate_1                                                                                                                                              ; Q                ;                       ;
; NiosII:inst|sdram:the_sdram|m_data[11]                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; DRAM_DQ[11]~output                                                                                                                                                                               ; I                ;                       ;
; NiosII:inst|sdram:the_sdram|m_data[12]                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment ; Q         ;                ; NiosII:inst|sdram:the_sdram|m_data[12]~_Duplicate_1                                                                                                                                              ; Q                ;                       ;
; NiosII:inst|sdram:the_sdram|m_data[12]                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; DRAM_DQ[12]~output                                                                                                                                                                               ; I                ;                       ;
; NiosII:inst|sdram:the_sdram|m_data[13]                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment ; Q         ;                ; NiosII:inst|sdram:the_sdram|m_data[13]~_Duplicate_1                                                                                                                                              ; Q                ;                       ;
; NiosII:inst|sdram:the_sdram|m_data[13]                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; DRAM_DQ[13]~output                                                                                                                                                                               ; I                ;                       ;
; NiosII:inst|sdram:the_sdram|m_data[14]                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment ; Q         ;                ; NiosII:inst|sdram:the_sdram|m_data[14]~_Duplicate_1                                                                                                                                              ; Q                ;                       ;
; NiosII:inst|sdram:the_sdram|m_data[14]                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; DRAM_DQ[14]~output                                                                                                                                                                               ; I                ;                       ;
; NiosII:inst|sdram:the_sdram|m_data[15]                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment ; Q         ;                ; NiosII:inst|sdram:the_sdram|m_data[15]~_Duplicate_1                                                                                                                                              ; Q                ;                       ;
; NiosII:inst|sdram:the_sdram|m_data[15]                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; DRAM_DQ[15]~output                                                                                                                                                                               ; I                ;                       ;
; NiosII:inst|sdram:the_sdram|m_dqm[0]                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; DRAM_DQM[0]~output                                                                                                                                                                               ; I                ;                       ;
; NiosII:inst|sdram:the_sdram|m_dqm[1]                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; DRAM_DQM[1]~output                                                                                                                                                                               ; I                ;                       ;
; NiosII:inst|sdram:the_sdram|za_data[0]                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment  ; Q         ;                ; DRAM_DQ[0]~input                                                                                                                                                                                 ; O                ;                       ;
; NiosII:inst|sdram:the_sdram|za_data[1]                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment  ; Q         ;                ; DRAM_DQ[1]~input                                                                                                                                                                                 ; O                ;                       ;
; NiosII:inst|sdram:the_sdram|za_data[2]                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment  ; Q         ;                ; DRAM_DQ[2]~input                                                                                                                                                                                 ; O                ;                       ;
; NiosII:inst|sdram:the_sdram|za_data[3]                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment  ; Q         ;                ; DRAM_DQ[3]~input                                                                                                                                                                                 ; O                ;                       ;
; NiosII:inst|sdram:the_sdram|za_data[4]                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment  ; Q         ;                ; DRAM_DQ[4]~input                                                                                                                                                                                 ; O                ;                       ;
; NiosII:inst|sdram:the_sdram|za_data[5]                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment  ; Q         ;                ; DRAM_DQ[5]~input                                                                                                                                                                                 ; O                ;                       ;
; NiosII:inst|sdram:the_sdram|za_data[6]                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment  ; Q         ;                ; DRAM_DQ[6]~input                                                                                                                                                                                 ; O                ;                       ;
; NiosII:inst|sdram:the_sdram|za_data[7]                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment  ; Q         ;                ; DRAM_DQ[7]~input                                                                                                                                                                                 ; O                ;                       ;
; NiosII:inst|sdram:the_sdram|za_data[8]                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment  ; Q         ;                ; DRAM_DQ[8]~input                                                                                                                                                                                 ; O                ;                       ;
; NiosII:inst|sdram:the_sdram|za_data[9]                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment  ; Q         ;                ; DRAM_DQ[9]~input                                                                                                                                                                                 ; O                ;                       ;
; NiosII:inst|sdram:the_sdram|za_data[10]                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment  ; Q         ;                ; DRAM_DQ[10]~input                                                                                                                                                                                ; O                ;                       ;
; NiosII:inst|sdram:the_sdram|za_data[11]                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment  ; Q         ;                ; DRAM_DQ[11]~input                                                                                                                                                                                ; O                ;                       ;
; NiosII:inst|sdram:the_sdram|za_data[12]                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment  ; Q         ;                ; DRAM_DQ[12]~input                                                                                                                                                                                ; O                ;                       ;
; NiosII:inst|sdram:the_sdram|za_data[13]                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment  ; Q         ;                ; DRAM_DQ[13]~input                                                                                                                                                                                ; O                ;                       ;
; NiosII:inst|sdram:the_sdram|za_data[14]                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment  ; Q         ;                ; DRAM_DQ[14]~input                                                                                                                                                                                ; O                ;                       ;
; NiosII:inst|sdram:the_sdram|za_data[15]                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment  ; Q         ;                ; DRAM_DQ[15]~input                                                                                                                                                                                ; O                ;                       ;
+--------------------------------------------------------------------------------------------+-----------------+------------------+---------------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                 ;
+---------------------+----------------+--------------+------------------+---------------+----------------------------+
; Name                ; Ignored Entity ; Ignored From ; Ignored To       ; Ignored Value ; Ignored Source             ;
+---------------------+----------------+--------------+------------------+---------------+----------------------------+
; Fast Input Register ; sdram          ;              ; za_data[0]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register ; sdram          ;              ; za_data[10]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register ; sdram          ;              ; za_data[11]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register ; sdram          ;              ; za_data[12]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register ; sdram          ;              ; za_data[13]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register ; sdram          ;              ; za_data[14]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register ; sdram          ;              ; za_data[15]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register ; sdram          ;              ; za_data[1]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register ; sdram          ;              ; za_data[2]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register ; sdram          ;              ; za_data[3]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register ; sdram          ;              ; za_data[4]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register ; sdram          ;              ; za_data[5]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register ; sdram          ;              ; za_data[6]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register ; sdram          ;              ; za_data[7]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register ; sdram          ;              ; za_data[8]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register ; sdram          ;              ; za_data[9]~reg0  ; ON            ; Compiler or HDL Assignment ;
+---------------------+----------------+--------------+------------------+---------------+----------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 13611 ( 0.00 % )   ;
;     -- Achieved     ; 0 / 13611 ( 0.00 % )   ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 13408   ; 0                 ; N/A                     ; Source File       ;
; sld_hub:auto_hub               ; 198     ; 0                 ; N/A                     ; Post-Synthesis    ;
; hard_block:auto_generated_inst ; 5       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/Proyectos/Proyectos_FPGA/AlteraProjects/Quad_100Mhz/Quad.pin.


+--------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                      ;
+---------------------------------------------+----------------------------------------------------------------------+
; Resource                                    ; Usage                                                                ;
+---------------------------------------------+----------------------------------------------------------------------+
; Total logic elements                        ; 8,874 / 22,320 ( 40 % )                                              ;
;     -- Combinational with no register       ; 3249                                                                 ;
;     -- Register only                        ; 1514                                                                 ;
;     -- Combinational with a register        ; 4111                                                                 ;
;                                             ;                                                                      ;
; Logic element usage by number of LUT inputs ;                                                                      ;
;     -- 4 input functions                    ; 3944                                                                 ;
;     -- 3 input functions                    ; 2361                                                                 ;
;     -- <=2 input functions                  ; 1055                                                                 ;
;     -- Register only                        ; 1514                                                                 ;
;                                             ;                                                                      ;
; Logic elements by mode                      ;                                                                      ;
;     -- normal mode                          ; 6583                                                                 ;
;     -- arithmetic mode                      ; 777                                                                  ;
;                                             ;                                                                      ;
; Total registers*                            ; 5,678 / 23,018 ( 25 % )                                              ;
;     -- Dedicated logic registers            ; 5,625 / 22,320 ( 25 % )                                              ;
;     -- I/O registers                        ; 53 / 698 ( 8 % )                                                     ;
;                                             ;                                                                      ;
; Total LABs:  partially or completely used   ; 692 / 1,395 ( 50 % )                                                 ;
; User inserted logic elements                ; 0                                                                    ;
; Virtual pins                                ; 0                                                                    ;
; I/O pins                                    ; 63 / 154 ( 41 % )                                                    ;
;     -- Clock pins                           ; 1 / 7 ( 14 % )                                                       ;
;     -- Dedicated input pins                 ; 3 / 9 ( 33 % )                                                       ;
; Global signals                              ; 11                                                                   ;
; M9Ks                                        ; 28 / 66 ( 42 % )                                                     ;
; Total block memory bits                     ; 135,187 / 608,256 ( 22 % )                                           ;
; Total block memory implementation bits      ; 258,048 / 608,256 ( 42 % )                                           ;
; Embedded Multiplier 9-bit elements          ; 11 / 132 ( 8 % )                                                     ;
; PLLs                                        ; 1 / 4 ( 25 % )                                                       ;
; Global clocks                               ; 11 / 20 ( 55 % )                                                     ;
; JTAGs                                       ; 1 / 1 ( 100 % )                                                      ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                                                        ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                                                        ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )                                                        ;
; Average interconnect usage (total/H/V)      ; 17% / 17% / 18%                                                      ;
; Peak interconnect usage (total/H/V)         ; 67% / 63% / 73%                                                      ;
; Maximum fan-out node                        ; NiosII:inst|pll:the_pll|pll_altpll_8ra2:sd1|wire_pll7_clk[0]~clkctrl ;
; Maximum fan-out                             ; 5109                                                                 ;
; Highest non-global fan-out signal           ; NiosII:inst|cpu:the_cpu|A_stall~0                                    ;
; Highest non-global fan-out                  ; 903                                                                  ;
; Total fan-out                               ; 47871                                                                ;
; Average fan-out                             ; 3.38                                                                 ;
+---------------------------------------------+----------------------------------------------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                  ;
+---------------------------------------------+-----------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; sld_hub:auto_hub      ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                   ; Low                            ;
;                                             ;                       ;                       ;                                ;
; Total logic elements                        ; 8744 / 22320 ( 39 % ) ; 130 / 22320 ( < 1 % ) ; 0 / 22320 ( 0 % )              ;
;     -- Combinational with no register       ; 3195                  ; 54                    ; 0                              ;
;     -- Register only                        ; 1506                  ; 8                     ; 0                              ;
;     -- Combinational with a register        ; 4043                  ; 68                    ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                       ;                                ;
;     -- 4 input functions                    ; 3893                  ; 51                    ; 0                              ;
;     -- 3 input functions                    ; 2315                  ; 46                    ; 0                              ;
;     -- <=2 input functions                  ; 1030                  ; 25                    ; 0                              ;
;     -- Register only                        ; 1506                  ; 8                     ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Logic elements by mode                      ;                       ;                       ;                                ;
;     -- normal mode                          ; 6465                  ; 118                   ; 0                              ;
;     -- arithmetic mode                      ; 773                   ; 4                     ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Total registers                             ; 5602                  ; 76                    ; 0                              ;
;     -- Dedicated logic registers            ; 5549 / 22320 ( 24 % ) ; 76 / 22320 ( < 1 % )  ; 0 / 22320 ( 0 % )              ;
;     -- I/O registers                        ; 106                   ; 0                     ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Total LABs:  partially or completely used   ; 680 / 1395 ( 48 % )   ; 13 / 1395 ( < 1 % )   ; 0 / 1395 ( 0 % )               ;
;                                             ;                       ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                     ; 0                              ;
; I/O pins                                    ; 63                    ; 0                     ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 11 / 132 ( 8 % )      ; 0 / 132 ( 0 % )       ; 0 / 132 ( 0 % )                ;
; Total memory bits                           ; 135187                ; 0                     ; 0                              ;
; Total RAM block bits                        ; 258048                ; 0                     ; 0                              ;
; JTAG                                        ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ;
; PLL                                         ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                 ;
; M9K                                         ; 28 / 66 ( 42 % )      ; 0 / 66 ( 0 % )        ; 0 / 66 ( 0 % )                 ;
; Clock control block                         ; 9 / 24 ( 37 % )       ; 0 / 24 ( 0 % )        ; 2 / 24 ( 8 % )                 ;
; Double Data Rate I/O output circuitry       ; 37 / 220 ( 16 % )     ; 0 / 220 ( 0 % )       ; 0 / 220 ( 0 % )                ;
;                                             ;                       ;                       ;                                ;
; Connections                                 ;                       ;                       ;                                ;
;     -- Input Connections                    ; 5830                  ; 117                   ; 2                              ;
;     -- Registered Input Connections         ; 5635                  ; 83                    ; 0                              ;
;     -- Output Connections                   ; 234                   ; 164                   ; 5551                           ;
;     -- Registered Output Connections        ; 4                     ; 163                   ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Internal Connections                        ;                       ;                       ;                                ;
;     -- Total Connections                    ; 47632                 ; 821                   ; 5557                           ;
;     -- Registered Connections               ; 23682                 ; 585                   ; 0                              ;
;                                             ;                       ;                       ;                                ;
; External Connections                        ;                       ;                       ;                                ;
;     -- Top                                  ; 232                   ; 279                   ; 5553                           ;
;     -- sld_hub:auto_hub                     ; 279                   ; 2                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 5553                  ; 0                     ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Partition Interface                         ;                       ;                       ;                                ;
;     -- Input Ports                          ; 49                    ; 22                    ; 2                              ;
;     -- Output Ports                         ; 43                    ; 39                    ; 3                              ;
;     -- Bidir Ports                          ; 18                    ; 0                     ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Registered Ports                            ;                       ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 2                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 29                    ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Port Connectivity                           ;                       ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 9                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 1                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 25                    ; 0                              ;
+---------------------------------------------+-----------------------+-----------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                              ;
+------------------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name                               ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+------------------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; CLK_BRD                            ; R8    ; 3        ; 27           ; 0            ; 21           ; 25                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; GPS_RXD                            ; L13   ; 5        ; 53           ; 10           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; RST_BRD                            ; J15   ; 5        ; 53           ; 14           ; 0            ; 572                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; Xbee_RXD                           ; J14   ; 5        ; 53           ; 15           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; data0_to_the_epcs_flash_controller ; H2    ; 1        ; 0            ; 22           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 3.3-V LVTTL  ; --                        ; User                 ;
; pwm_in_1                           ; D12   ; 7        ; 51           ; 34           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; pwm_in_2                           ; A12   ; 7        ; 43           ; 34           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; pwm_in_3                           ; C11   ; 7        ; 38           ; 34           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; pwm_in_4                           ; E11   ; 7        ; 45           ; 34           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
+------------------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+-------------------------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name                                ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------------------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; DRAM_ADDR[0]                        ; P2    ; 2        ; 0            ; 4            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[10]                       ; N2    ; 2        ; 0            ; 8            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[11]                       ; N1    ; 2        ; 0            ; 7            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[12]                       ; L4    ; 2        ; 0            ; 6            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[1]                        ; N5    ; 3        ; 5            ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[2]                        ; N6    ; 3        ; 5            ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[3]                        ; M8    ; 3        ; 20           ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[4]                        ; P8    ; 3        ; 25           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[5]                        ; T7    ; 3        ; 18           ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[6]                        ; N8    ; 3        ; 20           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[7]                        ; T6    ; 3        ; 14           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[8]                        ; R1    ; 2        ; 0            ; 5            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[9]                        ; P1    ; 2        ; 0            ; 4            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_BA[0]                          ; M7    ; 3        ; 11           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_BA[1]                          ; M6    ; 3        ; 7            ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CAS_N                          ; L1    ; 2        ; 0            ; 11           ; 7            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CKE                            ; L7    ; 3        ; 16           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CLK                            ; R4    ; 3        ; 5            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CS_N                           ; P6    ; 3        ; 11           ; 0            ; 21           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[0]                         ; R6    ; 3        ; 14           ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[1]                         ; T5    ; 3        ; 14           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_RAS_N                          ; L2    ; 2        ; 0            ; 11           ; 0            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_WE_N                           ; C2    ; 1        ; 0            ; 27           ; 0            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPS_TXD                             ; N14   ; 5        ; 53           ; 6            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PWM1                                ; D3    ; 8        ; 1            ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PWM2                                ; C3    ; 8        ; 1            ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PWM3                                ; A3    ; 8        ; 7            ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PWM4                                ; B4    ; 8        ; 7            ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Xbee_TXD                            ; K15   ; 5        ; 53           ; 13           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dclk_from_the_epcs_flash_controller ; H1    ; 1        ; 0            ; 22           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; out_test[0]                         ; D5    ; 8        ; 5            ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; out_test[1]                         ; A6    ; 8        ; 16           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; out_test[2]                         ; D6    ; 8        ; 9            ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; out_test[3]                         ; C6    ; 8        ; 18           ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sce_from_the_epcs_flash_controller  ; D2    ; 1        ; 0            ; 25           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdo_from_the_epcs_flash_controller  ; C1    ; 1        ; 0            ; 27           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+-------------------------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+---------------------------------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination ; Termination Control Block ; Location assigned by ; Load ; Output Enable Source                        ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+---------------------------------------------+---------------------+
; DRAM_DQ[0]  ; G2    ; 1        ; 0            ; 23           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; NiosII:inst|sdram:the_sdram|oe (inverted)   ; -                   ;
; DRAM_DQ[10] ; T3    ; 3        ; 1            ; 0            ; 0            ; 0                     ; 2                  ; no     ; yes            ; yes             ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; NiosII:inst|sdram:the_sdram|oe (inverted)   ; -                   ;
; DRAM_DQ[11] ; R3    ; 3        ; 1            ; 0            ; 7            ; 0                     ; 2                  ; no     ; yes            ; yes             ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; NiosII:inst|sdram:the_sdram|oe (inverted)   ; -                   ;
; DRAM_DQ[12] ; R5    ; 3        ; 14           ; 0            ; 21           ; 0                     ; 2                  ; no     ; yes            ; yes             ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; NiosII:inst|sdram:the_sdram|oe (inverted)   ; -                   ;
; DRAM_DQ[13] ; P3    ; 3        ; 1            ; 0            ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; NiosII:inst|sdram:the_sdram|oe (inverted)   ; -                   ;
; DRAM_DQ[14] ; N3    ; 3        ; 1            ; 0            ; 21           ; 0                     ; 2                  ; no     ; yes            ; yes             ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; NiosII:inst|sdram:the_sdram|oe (inverted)   ; -                   ;
; DRAM_DQ[15] ; K1    ; 2        ; 0            ; 12           ; 7            ; 0                     ; 2                  ; no     ; yes            ; yes             ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; NiosII:inst|sdram:the_sdram|oe (inverted)   ; -                   ;
; DRAM_DQ[1]  ; G1    ; 1        ; 0            ; 23           ; 21           ; 0                     ; 2                  ; no     ; yes            ; yes             ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; NiosII:inst|sdram:the_sdram|oe (inverted)   ; -                   ;
; DRAM_DQ[2]  ; L8    ; 3        ; 18           ; 0            ; 7            ; 0                     ; 2                  ; no     ; yes            ; yes             ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; NiosII:inst|sdram:the_sdram|oe (inverted)   ; -                   ;
; DRAM_DQ[3]  ; K5    ; 2        ; 0            ; 7            ; 7            ; 0                     ; 2                  ; no     ; yes            ; yes             ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; NiosII:inst|sdram:the_sdram|oe (inverted)   ; -                   ;
; DRAM_DQ[4]  ; K2    ; 2        ; 0            ; 12           ; 0            ; 0                     ; 2                  ; no     ; yes            ; yes             ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; NiosII:inst|sdram:the_sdram|oe (inverted)   ; -                   ;
; DRAM_DQ[5]  ; J2    ; 2        ; 0            ; 15           ; 0            ; 0                     ; 2                  ; no     ; yes            ; yes             ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; NiosII:inst|sdram:the_sdram|oe (inverted)   ; -                   ;
; DRAM_DQ[6]  ; J1    ; 2        ; 0            ; 15           ; 7            ; 0                     ; 2                  ; no     ; yes            ; yes             ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; NiosII:inst|sdram:the_sdram|oe (inverted)   ; -                   ;
; DRAM_DQ[7]  ; R7    ; 3        ; 16           ; 0            ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; NiosII:inst|sdram:the_sdram|oe (inverted)   ; -                   ;
; DRAM_DQ[8]  ; T4    ; 3        ; 5            ; 0            ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; NiosII:inst|sdram:the_sdram|oe (inverted)   ; -                   ;
; DRAM_DQ[9]  ; T2    ; 3        ; 3            ; 0            ; 0            ; 0                     ; 2                  ; no     ; yes            ; yes             ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; NiosII:inst|sdram:the_sdram|oe (inverted)   ; -                   ;
; I2C_SCLK    ; T10   ; 4        ; 34           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SENSORS:inst1|I2C_CORE:I2C|CORE_I2C:U2|SCLi ; -                   ;
; I2C_SDAT    ; P11   ; 4        ; 38           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SENSORS:inst1|I2C_CORE:I2C|CORE_I2C:U2|SDAi ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+---------------------------------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                               ;
+----------+-----------------------------------------+------------------------+-------------------------------------+---------------------------+
; Location ; Pin Name                                ; Reserved As            ; User Signal Name                    ; Pin Type                  ;
+----------+-----------------------------------------+------------------------+-------------------------------------+---------------------------+
; C1       ; DIFFIO_L3n, DATA1, ASDO                 ; Use as regular IO      ; sdo_from_the_epcs_flash_controller  ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L4p, FLASH_nCE, nCSO             ; Use as regular IO      ; sce_from_the_epcs_flash_controller  ; Dual Purpose Pin          ;
; F4       ; nSTATUS                                 ; -                      ; -                                   ; Dedicated Programming Pin ;
; H1       ; DCLK                                    ; Use as regular IO      ; dclk_from_the_epcs_flash_controller ; Dual Purpose Pin          ;
; H2       ; DATA0                                   ; Use as regular IO      ; data0_to_the_epcs_flash_controller  ; Dual Purpose Pin          ;
; H5       ; nCONFIG                                 ; -                      ; -                                   ; Dedicated Programming Pin ;
; H4       ; TDI                                     ; -                      ; altera_reserved_tdi                 ; JTAG Pin                  ;
; H3       ; TCK                                     ; -                      ; altera_reserved_tck                 ; JTAG Pin                  ;
; J5       ; TMS                                     ; -                      ; altera_reserved_tms                 ; JTAG Pin                  ;
; J4       ; TDO                                     ; -                      ; altera_reserved_tdo                 ; JTAG Pin                  ;
; J3       ; nCE                                     ; -                      ; -                                   ; Dedicated Programming Pin ;
; J15      ; DIFFIO_R9p, DEV_CLRn                    ; Use as regular IO      ; RST_BRD                             ; Dual Purpose Pin          ;
; H14      ; CONF_DONE                               ; -                      ; -                                   ; Dedicated Programming Pin ;
; H13      ; MSEL0                                   ; -                      ; -                                   ; Dedicated Programming Pin ;
; H12      ; MSEL1                                   ; -                      ; -                                   ; Dedicated Programming Pin ;
; G12      ; MSEL2                                   ; -                      ; -                                   ; Dedicated Programming Pin ;
; G12      ; MSEL3                                   ; -                      ; -                                   ; Dedicated Programming Pin ;
; F16      ; DIFFIO_R4n, nCEO                        ; Use as programming pin ; ~ALTERA_nCEO~                       ; Dual Purpose Pin          ;
; A6       ; DIFFIO_T7n, DATA14, DQS3T/CQ3T#,DPCLK11 ; Use as regular IO      ; out_test[1]                         ; Dual Purpose Pin          ;
; D6       ; DIFFIO_T4n, DATA9                       ; Use as regular IO      ; out_test[2]                         ; Dual Purpose Pin          ;
; B4       ; DIFFIO_T3p, DATA11                      ; Use as regular IO      ; PWM4                                ; Dual Purpose Pin          ;
+----------+-----------------------------------------+------------------------+-------------------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 7 / 14 ( 50 % )  ; 3.3V          ; --           ;
; 2        ; 13 / 16 ( 81 % ) ; 3.3V          ; --           ;
; 3        ; 24 / 25 ( 96 % ) ; 3.3V          ; --           ;
; 4        ; 2 / 20 ( 10 % )  ; 3.3V          ; --           ;
; 5        ; 5 / 18 ( 28 % )  ; 3.3V          ; --           ;
; 6        ; 1 / 13 ( 8 % )   ; 3.3V          ; --           ;
; 7        ; 4 / 24 ( 17 % )  ; 3.3V          ; --           ;
; 8        ; 8 / 24 ( 33 % )  ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                         ;
+----------+------------+----------+--------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                             ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+--------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                     ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A2       ; 238        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 239        ; 8        ; PWM3                                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A4       ; 236        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 232        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 225        ; 8        ; out_test[1]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 220        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 211        ; 8        ; GND+                                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A9       ; 209        ; 7        ; GND+                                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A10      ; 198        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 188        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 186        ; 7        ; pwm_in_2                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ; 179        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 181        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 191        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ;            ; 7        ; VCCIO7                                     ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B1       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 242        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 237        ; 8        ; PWM4                                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 233        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 226        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 221        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 212        ; 8        ; GND+                                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B9       ; 210        ; 7        ; GND+                                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B10      ; 199        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 189        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 187        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ; 180        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 182        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 164        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 7          ; 1        ; sdo_from_the_epcs_flash_controller         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; C2       ; 6          ; 1        ; DRAM_WE_N                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 245        ; 8        ; PWM2                                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C4       ;            ; 8        ; VCCIO8                                     ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 224        ; 8        ; out_test[3]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C7       ;            ; 8        ; VCCIO8                                     ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C8       ; 215        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 200        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ;            ; 7        ; VCCIO7                                     ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C11      ; 190        ; 7        ; pwm_in_3                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                     ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C14      ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 174        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C16      ; 173        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 9          ; 1        ; sce_from_the_epcs_flash_controller         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; D3       ; 246        ; 8        ; PWM1                                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D4       ;            ;          ; VCCD_PLL3                                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D5       ; 241        ; 8        ; out_test[0]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D6       ; 234        ; 8        ; out_test[2]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D7       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 216        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 201        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 177        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 178        ; 7        ; pwm_in_1                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ;            ;          ; VCCD_PLL2                                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 170        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D16      ; 169        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 26         ; 1        ; GND+                                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E2       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                                     ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ;            ;          ; GNDA3                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 231        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 227        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 218        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 205        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 184        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 183        ; 7        ; pwm_in_4                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E12      ;            ;          ; GNDA2                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                     ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 151        ; 6        ; GND+                                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 150        ; 6        ; GND+                                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 11         ; 1        ; ^nSTATUS                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ;            ; --       ; VCCA3                                      ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; VCCINT                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F8       ; 219        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 197        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ;          ; VCCINT                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; --       ; VCCA2                                      ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 161        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F14      ; 167        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F15      ; 163        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F16      ; 162        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 16         ; 1        ; DRAM_DQ[1]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G2       ; 15         ; 1        ; DRAM_DQ[0]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G3       ;            ; 1        ; VCCIO1                                     ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ;          ; VCCINT                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 155        ; 6        ; ^MSEL2                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 156        ; 6        ; ^MSEL3                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                     ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 160        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G16      ; 159        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 17         ; 1        ; dclk_from_the_epcs_flash_controller        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; H2       ; 18         ; 1        ; data0_to_the_epcs_flash_controller         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; H3       ; 21         ; 1        ; altera_reserved_tck                        ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; H4       ; 20         ; 1        ; altera_reserved_tdi                        ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; H5       ; 19         ; 1        ; ^nCONFIG                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 154        ; 6        ; ^MSEL1                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 153        ; 6        ; ^MSEL0                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 152        ; 6        ; ^CONF_DONE                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 30         ; 2        ; DRAM_DQ[6]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 29         ; 2        ; DRAM_DQ[5]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ; 24         ; 1        ; ^nCE                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 23         ; 1        ; altera_reserved_tdo                        ; output ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; J5       ; 22         ; 1        ; altera_reserved_tms                        ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; J6       ;            ;          ; VCCINT                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ; 146        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J14      ; 144        ; 5        ; Xbee_RXD                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J15      ; 143        ; 5        ; RST_BRD                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J16      ; 142        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 37         ; 2        ; DRAM_DQ[15]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K2       ; 36         ; 2        ; DRAM_DQ[4]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K3       ;            ; 2        ; VCCIO2                                     ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 45         ; 2        ; DRAM_DQ[3]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K6       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; VCCINT                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; VCCINT                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                     ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K15      ; 141        ; 5        ; Xbee_TXD                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K16      ; 140        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 39         ; 2        ; DRAM_CAS_N                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 38         ; 2        ; DRAM_RAS_N                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L4       ; 46         ; 2        ; DRAM_ADDR[12]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L5       ;            ; --       ; VCCA1                                      ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ;            ;          ; VCCINT                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L7       ; 75         ; 3        ; DRAM_CKE                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; L8       ; 79         ; 3        ; DRAM_DQ[2]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; L9       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCCA4                                      ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L13      ; 136        ; 5        ; GPS_RXD                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L14      ; 134        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L15      ; 138        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 137        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 28         ; 2        ; GND+                                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 27         ; 2        ; GND+                                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 2        ; VCCIO2                                     ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 64         ; 3        ; DRAM_BA[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; M7       ; 68         ; 3        ; DRAM_BA[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; M8       ; 81         ; 3        ; DRAM_ADDR[3]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; M9       ;            ;          ; VCCINT                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ; 111        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M11      ;            ;          ; VCCINT                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GNDA4                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                     ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M15      ; 149        ; 5        ; GND+                                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M16      ; 148        ; 5        ; GND+                                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 44         ; 2        ; DRAM_ADDR[11]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 43         ; 2        ; DRAM_ADDR[10]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 52         ; 3        ; DRAM_DQ[14]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N4       ;            ;          ; VCCD_PLL1                                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 62         ; 3        ; DRAM_ADDR[1]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N6       ; 63         ; 3        ; DRAM_ADDR[2]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N7       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 82         ; 3        ; DRAM_ADDR[6]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N9       ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N10      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 112        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N12      ; 117        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N13      ;            ;          ; VCCD_PLL4                                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N14      ; 126        ; 5        ; GPS_TXD                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N15      ; 133        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 132        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 51         ; 2        ; DRAM_ADDR[9]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 50         ; 2        ; DRAM_ADDR[0]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 53         ; 3        ; DRAM_DQ[13]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P4       ;            ; 3        ; VCCIO3                                     ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 67         ; 3        ; DRAM_CS_N                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P7       ;            ; 3        ; VCCIO3                                     ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 85         ; 3        ; DRAM_ADDR[4]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P9       ; 105        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ;            ; 4        ; VCCIO4                                     ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P11      ; 106        ; 4        ; I2C_SDAT                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P12      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                     ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P14      ; 119        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P15      ; 127        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 128        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 49         ; 2        ; DRAM_ADDR[8]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 54         ; 3        ; DRAM_DQ[11]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R4       ; 60         ; 3        ; DRAM_CLK                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R5       ; 71         ; 3        ; DRAM_DQ[12]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R6       ; 73         ; 3        ; DRAM_DQM[0]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R7       ; 76         ; 3        ; DRAM_DQ[7]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R8       ; 86         ; 3        ; CLK_BRD                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R9       ; 88         ; 4        ; GND+                                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; R10      ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 107        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 120        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 129        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 3        ; VCCIO3                                     ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 59         ; 3        ; DRAM_DQ[9]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T3       ; 55         ; 3        ; DRAM_DQ[10]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T4       ; 61         ; 3        ; DRAM_DQ[8]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T5       ; 72         ; 3        ; DRAM_DQM[1]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T6       ; 74         ; 3        ; DRAM_ADDR[7]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T7       ; 77         ; 3        ; DRAM_ADDR[5]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T8       ; 87         ; 3        ; GND+                                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T9       ; 89         ; 4        ; GND+                                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T10      ; 97         ; 4        ; I2C_SCLK                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T11      ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 101        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ; 108        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 115        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 116        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ;            ; 4        ; VCCIO4                                     ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+--------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------------------------------------+
; PLL Summary                                                                      ;
+-------------------------------+--------------------------------------------------+
; Name                          ; NiosII:inst|pll:the_pll|pll_altpll_8ra2:sd1|pll7 ;
+-------------------------------+--------------------------------------------------+
; SDC pin name                  ; inst|the_pll|sd1|pll7                            ;
; PLL mode                      ; Normal                                           ;
; Compensate clock              ; clock0                                           ;
; Compensated input/output pins ; --                                               ;
; Switchover type               ; --                                               ;
; Input frequency 0             ; 50.0 MHz                                         ;
; Input frequency 1             ; --                                               ;
; Nominal PFD frequency         ; 50.0 MHz                                         ;
; Nominal VCO frequency         ; 599.9 MHz                                        ;
; VCO post scale                ; 2                                                ;
; VCO frequency control         ; Auto                                             ;
; VCO phase shift step          ; 208 ps                                           ;
; VCO multiply                  ; --                                               ;
; VCO divide                    ; --                                               ;
; Freq min lock                 ; 25.0 MHz                                         ;
; Freq max lock                 ; 54.18 MHz                                        ;
; M VCO Tap                     ; 0                                                ;
; M Initial                     ; 2                                                ;
; M value                       ; 12                                               ;
; N value                       ; 1                                                ;
; Charge pump current           ; setting 1                                        ;
; Loop filter resistance        ; setting 27                                       ;
; Loop filter capacitance       ; setting 0                                        ;
; Bandwidth                     ; 680 kHz to 980 kHz                               ;
; Bandwidth type                ; Medium                                           ;
; Real time reconfigurable      ; Off                                              ;
; Scan chain MIF file           ; --                                               ;
; Preserve PLL counter order    ; Off                                              ;
; PLL location                  ; PLL_4                                            ;
; Inclk0 signal                 ; CLK_BRD                                          ;
; Inclk1 signal                 ; --                                               ;
; Inclk0 signal type            ; Dedicated Pin                                    ;
; Inclk1 signal type            ; --                                               ;
+-------------------------------+--------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                              ;
+--------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------+
; Name                                                         ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift    ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                 ;
+--------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------+
; NiosII:inst|pll:the_pll|pll_altpll_8ra2:sd1|wire_pll7_clk[0] ; clock0       ; 2    ; 1   ; 100.0 MHz        ; 0 (0 ps)       ; 7.50 (208 ps)    ; 50/50      ; C0      ; 6             ; 3/3 Even   ; --            ; 2       ; 0       ; inst|the_pll|sd1|pll7|clk[0] ;
; NiosII:inst|pll:the_pll|pll_altpll_8ra2:sd1|wire_pll7_clk[1] ; clock1       ; 2    ; 1   ; 100.0 MHz        ; -60 (-1667 ps) ; 7.50 (208 ps)    ; 50/50      ; C1      ; 6             ; 3/3 Even   ; --            ; 1       ; 0       ; inst|the_pll|sd1|pll7|clk[1] ;
+--------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                    ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; Library Name ;
+---------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |Quad                                                                                                         ; 8874 (2)    ; 5625 (0)                  ; 53 (53)       ; 135187      ; 28   ; 11           ; 1       ; 5         ; 63   ; 0            ; 3249 (2)     ; 1514 (0)          ; 4111 (0)         ; |Quad                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;              ;
;    |DecoderPwm:inst6|                                                                                         ; 36 (36)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 13 (13)           ; 19 (19)          ; |Quad|DecoderPwm:inst6                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;              ;
;    |DecoderPwm:inst7|                                                                                         ; 26 (26)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 13 (13)          ; |Quad|DecoderPwm:inst7                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;              ;
;    |DecoderPwm:inst8|                                                                                         ; 26 (26)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 13 (13)          ; |Quad|DecoderPwm:inst8                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;              ;
;    |DecoderPwm:inst9|                                                                                         ; 26 (26)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 13 (13)          ; |Quad|DecoderPwm:inst9                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;              ;
;    |NiosII:inst|                                                                                              ; 6899 (1)    ; 4299 (0)                  ; 0 (0)         ; 131091      ; 27   ; 11           ; 1       ; 5         ; 0    ; 0            ; 2600 (1)     ; 934 (0)           ; 3365 (0)         ; |Quad|NiosII:inst                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;              ;
;       |NiosII_clock_0:the_NiosII_clock_0|                                                                     ; 139 (117)   ; 133 (116)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (1)        ; 94 (90)           ; 39 (26)          ; |Quad|NiosII:inst|NiosII_clock_0:the_NiosII_clock_0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;              ;
;          |NiosII_clock_0_edge_to_pulse:read_done_edge_to_pulse|                                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |Quad|NiosII:inst|NiosII_clock_0:the_NiosII_clock_0|NiosII_clock_0_edge_to_pulse:read_done_edge_to_pulse                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;              ;
;          |NiosII_clock_0_edge_to_pulse:read_request_edge_to_pulse|                                            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Quad|NiosII:inst|NiosII_clock_0:the_NiosII_clock_0|NiosII_clock_0_edge_to_pulse:read_request_edge_to_pulse                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;              ;
;          |NiosII_clock_0_edge_to_pulse:write_request_edge_to_pulse|                                           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Quad|NiosII:inst|NiosII_clock_0:the_NiosII_clock_0|NiosII_clock_0_edge_to_pulse:write_request_edge_to_pulse                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;              ;
;          |NiosII_clock_0_master_FSM:master_FSM|                                                               ; 15 (15)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 10 (10)          ; |Quad|NiosII:inst|NiosII_clock_0:the_NiosII_clock_0|NiosII_clock_0_master_FSM:master_FSM                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;              ;
;          |NiosII_clock_0_slave_FSM:slave_FSM|                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Quad|NiosII:inst|NiosII_clock_0:the_NiosII_clock_0|NiosII_clock_0_slave_FSM:slave_FSM                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;              ;
;          |altera_std_synchronizer:the_altera_std_synchronizer2|                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |Quad|NiosII:inst|NiosII_clock_0:the_NiosII_clock_0|altera_std_synchronizer:the_altera_std_synchronizer2                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;              ;
;          |altera_std_synchronizer:the_altera_std_synchronizer3|                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Quad|NiosII:inst|NiosII_clock_0:the_NiosII_clock_0|altera_std_synchronizer:the_altera_std_synchronizer3                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;              ;
;          |altera_std_synchronizer:the_altera_std_synchronizer|                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |Quad|NiosII:inst|NiosII_clock_0:the_NiosII_clock_0|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;              ;
;       |NiosII_clock_0_in_arbitrator:the_NiosII_clock_0_in|                                                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Quad|NiosII:inst|NiosII_clock_0_in_arbitrator:the_NiosII_clock_0_in                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;              ;
;       |NiosII_clock_0_out_arbitrator:the_NiosII_clock_0_out|                                                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Quad|NiosII:inst|NiosII_clock_0_out_arbitrator:the_NiosII_clock_0_out                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;              ;
;       |NiosII_clock_1:the_NiosII_clock_1|                                                                     ; 153 (117)   ; 140 (116)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (1)       ; 84 (80)           ; 56 (36)          ; |Quad|NiosII:inst|NiosII_clock_1:the_NiosII_clock_1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;              ;
;          |NiosII_clock_1_edge_to_pulse:read_done_edge_to_pulse|                                               ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Quad|NiosII:inst|NiosII_clock_1:the_NiosII_clock_1|NiosII_clock_1_edge_to_pulse:read_done_edge_to_pulse                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;              ;
;          |NiosII_clock_1_edge_to_pulse:read_request_edge_to_pulse|                                            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Quad|NiosII:inst|NiosII_clock_1:the_NiosII_clock_1|NiosII_clock_1_edge_to_pulse:read_request_edge_to_pulse                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;              ;
;          |NiosII_clock_1_edge_to_pulse:write_done_edge_to_pulse|                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Quad|NiosII:inst|NiosII_clock_1:the_NiosII_clock_1|NiosII_clock_1_edge_to_pulse:write_done_edge_to_pulse                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;              ;
;          |NiosII_clock_1_edge_to_pulse:write_request_edge_to_pulse|                                           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Quad|NiosII:inst|NiosII_clock_1:the_NiosII_clock_1|NiosII_clock_1_edge_to_pulse:write_request_edge_to_pulse                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;              ;
;          |NiosII_clock_1_master_FSM:master_FSM|                                                               ; 16 (16)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 11 (11)          ; |Quad|NiosII:inst|NiosII_clock_1:the_NiosII_clock_1|NiosII_clock_1_master_FSM:master_FSM                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;              ;
;          |NiosII_clock_1_slave_FSM:slave_FSM|                                                                 ; 15 (15)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 8 (8)            ; |Quad|NiosII:inst|NiosII_clock_1:the_NiosII_clock_1|NiosII_clock_1_slave_FSM:slave_FSM                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;              ;
;          |altera_std_synchronizer:the_altera_std_synchronizer1|                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |Quad|NiosII:inst|NiosII_clock_1:the_NiosII_clock_1|altera_std_synchronizer:the_altera_std_synchronizer1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;              ;
;          |altera_std_synchronizer:the_altera_std_synchronizer2|                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |Quad|NiosII:inst|NiosII_clock_1:the_NiosII_clock_1|altera_std_synchronizer:the_altera_std_synchronizer2                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;              ;
;          |altera_std_synchronizer:the_altera_std_synchronizer3|                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |Quad|NiosII:inst|NiosII_clock_1:the_NiosII_clock_1|altera_std_synchronizer:the_altera_std_synchronizer3                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;              ;
;          |altera_std_synchronizer:the_altera_std_synchronizer|                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |Quad|NiosII:inst|NiosII_clock_1:the_NiosII_clock_1|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;              ;
;       |NiosII_clock_1_in_arbitrator:the_NiosII_clock_1_in|                                                    ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 2 (2)            ; |Quad|NiosII:inst|NiosII_clock_1_in_arbitrator:the_NiosII_clock_1_in                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;              ;
;       |NiosII_clock_1_out_arbitrator:the_NiosII_clock_1_out|                                                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Quad|NiosII:inst|NiosII_clock_1_out_arbitrator:the_NiosII_clock_1_out                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;              ;
;       |NiosII_clock_2:the_NiosII_clock_2|                                                                     ; 44 (12)     ; 34 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 14 (7)            ; 20 (5)           ; |Quad|NiosII:inst|NiosII_clock_2:the_NiosII_clock_2                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;              ;
;          |NiosII_clock_2_edge_to_pulse:read_done_edge_to_pulse|                                               ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Quad|NiosII:inst|NiosII_clock_2:the_NiosII_clock_2|NiosII_clock_2_edge_to_pulse:read_done_edge_to_pulse                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;              ;
;          |NiosII_clock_2_edge_to_pulse:read_request_edge_to_pulse|                                            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Quad|NiosII:inst|NiosII_clock_2:the_NiosII_clock_2|NiosII_clock_2_edge_to_pulse:read_request_edge_to_pulse                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;              ;
;          |NiosII_clock_2_edge_to_pulse:write_done_edge_to_pulse|                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Quad|NiosII:inst|NiosII_clock_2:the_NiosII_clock_2|NiosII_clock_2_edge_to_pulse:write_done_edge_to_pulse                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;              ;
;          |NiosII_clock_2_edge_to_pulse:write_request_edge_to_pulse|                                           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |Quad|NiosII:inst|NiosII_clock_2:the_NiosII_clock_2|NiosII_clock_2_edge_to_pulse:write_request_edge_to_pulse                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;              ;
;          |NiosII_clock_2_master_FSM:master_FSM|                                                               ; 6 (6)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |Quad|NiosII:inst|NiosII_clock_2:the_NiosII_clock_2|NiosII_clock_2_master_FSM:master_FSM                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;              ;
;          |NiosII_clock_2_slave_FSM:slave_FSM|                                                                 ; 17 (17)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 8 (8)            ; |Quad|NiosII:inst|NiosII_clock_2:the_NiosII_clock_2|NiosII_clock_2_slave_FSM:slave_FSM                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;              ;
;          |altera_std_synchronizer:the_altera_std_synchronizer1|                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |Quad|NiosII:inst|NiosII_clock_2:the_NiosII_clock_2|altera_std_synchronizer:the_altera_std_synchronizer1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;              ;
;          |altera_std_synchronizer:the_altera_std_synchronizer2|                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |Quad|NiosII:inst|NiosII_clock_2:the_NiosII_clock_2|altera_std_synchronizer:the_altera_std_synchronizer2                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;              ;
;          |altera_std_synchronizer:the_altera_std_synchronizer3|                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |Quad|NiosII:inst|NiosII_clock_2:the_NiosII_clock_2|altera_std_synchronizer:the_altera_std_synchronizer3                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;              ;
;          |altera_std_synchronizer:the_altera_std_synchronizer|                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |Quad|NiosII:inst|NiosII_clock_2:the_NiosII_clock_2|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;              ;
;       |NiosII_clock_2_in_arbitrator:the_NiosII_clock_2_in|                                                    ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |Quad|NiosII:inst|NiosII_clock_2_in_arbitrator:the_NiosII_clock_2_in                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;              ;
;       |NiosII_reset_clk_50_domain_synch_module:NiosII_reset_clk_50_domain_synch|                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |Quad|NiosII:inst|NiosII_reset_clk_50_domain_synch_module:NiosII_reset_clk_50_domain_synch                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;              ;
;       |NiosII_reset_sdram_clk_domain_synch_module:NiosII_reset_sdram_clk_domain_synch|                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Quad|NiosII:inst|NiosII_reset_sdram_clk_domain_synch_module:NiosII_reset_sdram_clk_domain_synch                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;              ;
;       |NiosII_reset_sys_clk_domain_synch_module:NiosII_reset_sys_clk_domain_synch|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |Quad|NiosII:inst|NiosII_reset_sys_clk_domain_synch_module:NiosII_reset_sys_clk_domain_synch                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;              ;
;       |PWM_1:the_PWM_1|                                                                                       ; 15 (15)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 14 (14)          ; |Quad|NiosII:inst|PWM_1:the_PWM_1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;              ;
;       |PWM_1_s1_arbitrator:the_PWM_1_s1|                                                                      ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |Quad|NiosII:inst|PWM_1_s1_arbitrator:the_PWM_1_s1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;              ;
;       |PWM_2:the_PWM_2|                                                                                       ; 15 (15)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 14 (14)          ; |Quad|NiosII:inst|PWM_2:the_PWM_2                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;              ;
;       |PWM_2_s1_arbitrator:the_PWM_2_s1|                                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Quad|NiosII:inst|PWM_2_s1_arbitrator:the_PWM_2_s1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;              ;
;       |PWM_3:the_PWM_3|                                                                                       ; 15 (15)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 14 (14)          ; |Quad|NiosII:inst|PWM_3:the_PWM_3                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;              ;
;       |PWM_3_s1_arbitrator:the_PWM_3_s1|                                                                      ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |Quad|NiosII:inst|PWM_3_s1_arbitrator:the_PWM_3_s1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;              ;
;       |PWM_4:the_PWM_4|                                                                                       ; 15 (15)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 14 (14)          ; |Quad|NiosII:inst|PWM_4:the_PWM_4                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;              ;
;       |PWM_4_s1_arbitrator:the_PWM_4_s1|                                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Quad|NiosII:inst|PWM_4_s1_arbitrator:the_PWM_4_s1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;              ;
;       |cpu:the_cpu|                                                                                           ; 3270 (2364) ; 2113 (1561)               ; 0 (0)         ; 121728      ; 22   ; 4            ; 0       ; 2         ; 0    ; 0            ; 1157 (803)   ; 428 (342)         ; 1685 (1132)      ; |Quad|NiosII:inst|cpu:the_cpu                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;              ;
;          |cpu_bht_module:cpu_bht|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Quad|NiosII:inst|cpu:the_cpu|cpu_bht_module:cpu_bht                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;              ;
;             |altsyncram:the_altsyncram|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Quad|NiosII:inst|cpu:the_cpu|cpu_bht_module:cpu_bht|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;              ;
;                |altsyncram_bpf1:auto_generated|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Quad|NiosII:inst|cpu:the_cpu|cpu_bht_module:cpu_bht|altsyncram:the_altsyncram|altsyncram_bpf1:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;              ;
;          |cpu_dc_data_module:cpu_dc_data|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Quad|NiosII:inst|cpu:the_cpu|cpu_dc_data_module:cpu_dc_data                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;              ;
;             |altsyncram:the_altsyncram|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Quad|NiosII:inst|cpu:the_cpu|cpu_dc_data_module:cpu_dc_data|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;              ;
;                |altsyncram_2jf1:auto_generated|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Quad|NiosII:inst|cpu:the_cpu|cpu_dc_data_module:cpu_dc_data|altsyncram:the_altsyncram|altsyncram_2jf1:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;              ;
;          |cpu_dc_tag_module:cpu_dc_tag|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2176        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Quad|NiosII:inst|cpu:the_cpu|cpu_dc_tag_module:cpu_dc_tag                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;              ;
;             |altsyncram:the_altsyncram|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2176        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Quad|NiosII:inst|cpu:the_cpu|cpu_dc_tag_module:cpu_dc_tag|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;              ;
;                |altsyncram_bhf1:auto_generated|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2176        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Quad|NiosII:inst|cpu:the_cpu|cpu_dc_tag_module:cpu_dc_tag|altsyncram:the_altsyncram|altsyncram_bhf1:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;              ;
;          |cpu_dc_victim_module:cpu_dc_victim|                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Quad|NiosII:inst|cpu:the_cpu|cpu_dc_victim_module:cpu_dc_victim                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;              ;
;             |altsyncram:the_altsyncram|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Quad|NiosII:inst|cpu:the_cpu|cpu_dc_victim_module:cpu_dc_victim|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;              ;
;                |altsyncram_r3d1:auto_generated|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Quad|NiosII:inst|cpu:the_cpu|cpu_dc_victim_module:cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_r3d1:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;              ;
;          |cpu_ic_data_module:cpu_ic_data|                                                                     ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |Quad|NiosII:inst|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;              ;
;             |altsyncram:the_altsyncram|                                                                       ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |Quad|NiosII:inst|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;              ;
;                |altsyncram_sjd1:auto_generated|                                                               ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |Quad|NiosII:inst|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_sjd1:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;              ;
;          |cpu_ic_tag_module:cpu_ic_tag|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 5632        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Quad|NiosII:inst|cpu:the_cpu|cpu_ic_tag_module:cpu_ic_tag                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;              ;
;             |altsyncram:the_altsyncram|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 5632        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Quad|NiosII:inst|cpu:the_cpu|cpu_ic_tag_module:cpu_ic_tag|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;              ;
;                |altsyncram_o5g1:auto_generated|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 5632        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Quad|NiosII:inst|cpu:the_cpu|cpu_ic_tag_module:cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_o5g1:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;              ;
;          |cpu_mult_cell:the_cpu_mult_cell|                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Quad|NiosII:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;              ;
;             |altmult_add:the_altmult_add_part_1|                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Quad|NiosII:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;              ;
;                |mult_add_mgr2:auto_generated|                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Quad|NiosII:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;              ;
;                   |ded_mult_ks81:ded_mult1|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Quad|NiosII:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;              ;
;             |altmult_add:the_altmult_add_part_2|                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Quad|NiosII:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;              ;
;                |mult_add_ogr2:auto_generated|                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Quad|NiosII:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;              ;
;                   |ded_mult_ks81:ded_mult1|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Quad|NiosII:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;              ;
;          |cpu_nios2_oci:the_cpu_nios2_oci|                                                                    ; 915 (31)    ; 551 (0)                   ; 0 (0)         ; 12800       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 276 (31)     ; 86 (0)            ; 553 (0)          ; |Quad|NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;              ;
;             |cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|                                 ; 168 (0)     ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 72 (0)       ; 35 (0)            ; 61 (0)           ; |Quad|NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;              ;
;                |cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|                                ; 52 (48)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 31 (29)           ; 18 (16)          ; |Quad|NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk                                                                                                                                                                                                                                                                                                                                                                                                                                      ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer2|                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |Quad|NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer2                                                                                                                                                                                                                                                                                                                                                                                 ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer3|                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |Quad|NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3                                                                                                                                                                                                                                                                                                                                                                                 ;              ;
;                |cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|                                      ; 114 (110)   ; 47 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 67 (67)      ; 4 (2)             ; 43 (43)          ; |Quad|NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck                                                                                                                                                                                                                                                                                                                                                                                                                                            ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer1|                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |Quad|NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1                                                                                                                                                                                                                                                                                                                                                                                       ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer|                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |Quad|NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                                                                                                                                                                                                                                                                                        ;              ;
;                |sld_virtual_jtag_basic:cpu_jtag_debug_module_phy|                                             ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |Quad|NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_jtag_debug_module_phy                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;              ;
;             |cpu_nios2_avalon_reg:the_cpu_nios2_avalon_reg|                                                   ; 14 (14)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (8)            ; |Quad|NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_avalon_reg:the_cpu_nios2_avalon_reg                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;              ;
;             |cpu_nios2_oci_break:the_cpu_nios2_oci_break|                                                     ; 276 (276)   ; 245 (245)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 49 (49)           ; 200 (200)        ; |Quad|NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_break:the_cpu_nios2_oci_break                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;              ;
;             |cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|                                                       ; 219 (53)    ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (15)      ; 0 (0)             ; 174 (38)         ; |Quad|NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;              ;
;                |cpu_nios2_oci_match_paired:cpu_nios2_oci_dbrk_hit0_match_paired|                              ; 76 (76)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 69 (69)          ; |Quad|NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_paired:cpu_nios2_oci_dbrk_hit0_match_paired                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;              ;
;                |cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit0_match_single|                              ; 45 (45)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 33 (33)          ; |Quad|NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit0_match_single                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;              ;
;                |cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit1_match_single|                              ; 45 (45)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 34 (34)          ; |Quad|NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit1_match_single                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;              ;
;             |cpu_nios2_oci_debug:the_cpu_nios2_oci_debug|                                                     ; 9 (9)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |Quad|NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_debug:the_cpu_nios2_oci_debug                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;              ;
;             |cpu_nios2_oci_im:the_cpu_nios2_oci_im|                                                           ; 21 (21)     ; 15 (15)                   ; 0 (0)         ; 4608        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 17 (17)          ; |Quad|NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_im:the_cpu_nios2_oci_im                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;              ;
;                |cpu_traceram_lpm_dram_bdp_component_module:cpu_traceram_lpm_dram_bdp_component|               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4608        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Quad|NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_im:the_cpu_nios2_oci_im|cpu_traceram_lpm_dram_bdp_component_module:cpu_traceram_lpm_dram_bdp_component                                                                                                                                                                                                                                                                                                                                                                                                                                               ;              ;
;                   |altsyncram:the_altsyncram|                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4608        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Quad|NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_im:the_cpu_nios2_oci_im|cpu_traceram_lpm_dram_bdp_component_module:cpu_traceram_lpm_dram_bdp_component|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                                                                                                     ;              ;
;                      |altsyncram_0a02:auto_generated|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4608        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Quad|NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_im:the_cpu_nios2_oci_im|cpu_traceram_lpm_dram_bdp_component_module:cpu_traceram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_0a02:auto_generated                                                                                                                                                                                                                                                                                                                                                                                      ;              ;
;             |cpu_nios2_oci_itrace:the_cpu_nios2_oci_itrace|                                                   ; 224 (224)   ; 119 (119)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 70 (70)      ; 2 (2)             ; 152 (152)        ; |Quad|NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_itrace:the_cpu_nios2_oci_itrace                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;              ;
;             |cpu_nios2_oci_xbrk:the_cpu_nios2_oci_xbrk|                                                       ; 45 (45)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 39 (39)          ; |Quad|NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_xbrk:the_cpu_nios2_oci_xbrk                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;              ;
;             |cpu_nios2_ocimem:the_cpu_nios2_ocimem|                                                           ; 60 (60)     ; 44 (44)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 45 (45)          ; |Quad|NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;              ;
;                |cpu_ociram_lpm_dram_bdp_component_module:cpu_ociram_lpm_dram_bdp_component|                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Quad|NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|cpu_ociram_lpm_dram_bdp_component_module:cpu_ociram_lpm_dram_bdp_component                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;              ;
;                   |altsyncram:the_altsyncram|                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Quad|NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|cpu_ociram_lpm_dram_bdp_component_module:cpu_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                                                                                                         ;              ;
;                      |altsyncram_f572:auto_generated|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Quad|NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|cpu_ociram_lpm_dram_bdp_component_module:cpu_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_f572:auto_generated                                                                                                                                                                                                                                                                                                                                                                                          ;              ;
;          |cpu_register_bank_a_module:cpu_register_bank_a|                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Quad|NiosII:inst|cpu:the_cpu|cpu_register_bank_a_module:cpu_register_bank_a                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;              ;
;             |altsyncram:the_altsyncram|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Quad|NiosII:inst|cpu:the_cpu|cpu_register_bank_a_module:cpu_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;              ;
;                |altsyncram_b7f1:auto_generated|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Quad|NiosII:inst|cpu:the_cpu|cpu_register_bank_a_module:cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_b7f1:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;              ;
;          |cpu_register_bank_b_module:cpu_register_bank_b|                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Quad|NiosII:inst|cpu:the_cpu|cpu_register_bank_b_module:cpu_register_bank_b                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;              ;
;             |altsyncram:the_altsyncram|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Quad|NiosII:inst|cpu:the_cpu|cpu_register_bank_b_module:cpu_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;              ;
;                |altsyncram_c7f1:auto_generated|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Quad|NiosII:inst|cpu:the_cpu|cpu_register_bank_b_module:cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_c7f1:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;              ;
;          |cpu_test_bench:the_cpu_test_bench|                                                                  ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |Quad|NiosII:inst|cpu:the_cpu|cpu_test_bench:the_cpu_test_bench                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;              ;
;          |lpm_add_sub:Add17|                                                                                  ; 66 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (0)       ; 0 (0)             ; 0 (0)            ; |Quad|NiosII:inst|cpu:the_cpu|lpm_add_sub:Add17                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;              ;
;             |add_sub_qvi:auto_generated|                                                                      ; 66 (66)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (66)      ; 0 (0)             ; 0 (0)            ; |Quad|NiosII:inst|cpu:the_cpu|lpm_add_sub:Add17|add_sub_qvi:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;              ;
;       |cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst| ; 1218 (0)    ; 818 (0)                   ; 0 (0)         ; 147         ; 2    ; 7            ; 1       ; 3         ; 0    ; 0            ; 400 (0)      ; 185 (0)           ; 633 (0)          ; |Quad|NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;              ;
;          |fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|                                    ; 1218 (0)    ; 818 (0)                   ; 0 (0)         ; 147         ; 2    ; 7            ; 1       ; 3         ; 0    ; 0            ; 400 (0)      ; 185 (0)           ; 633 (0)          ; |Quad|NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst                                                                                                                                                                                                                                                                                                                                                                                                                                          ;              ;
;             |fpoint_qsys:fpoint_instance|                                                                     ; 1218 (68)   ; 818 (68)                  ; 0 (0)         ; 147         ; 2    ; 7            ; 1       ; 3         ; 0    ; 0            ; 400 (0)      ; 185 (44)          ; 633 (4)          ; |Quad|NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance                                                                                                                                                                                                                                                                                                                                                                                                              ;              ;
;                |fpoint_qsys_addsub_single:the_fp_addsub|                                                      ; 827 (368)   ; 431 (291)                 ; 0 (0)         ; 147         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 384 (74)     ; 29 (28)           ; 414 (236)        ; |Quad|NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub                                                                                                                                                                                                                                                                                                                                                                      ;              ;
;                   |altshift_taps:sign_dffe31_rtl_0|                                                           ; 11 (0)      ; 6 (0)                     ; 0 (0)         ; 147         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 1 (0)             ; 5 (0)            ; |Quad|NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|altshift_taps:sign_dffe31_rtl_0                                                                                                                                                                                                                                                                                                                                      ;              ;
;                      |shift_taps_16n:auto_generated|                                                          ; 11 (3)      ; 6 (3)                     ; 0 (0)         ; 147         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (1)        ; 1 (1)             ; 5 (1)            ; |Quad|NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|altshift_taps:sign_dffe31_rtl_0|shift_taps_16n:auto_generated                                                                                                                                                                                                                                                                                                        ;              ;
;                         |altsyncram_d961:altsyncram4|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 147         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Quad|NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|altshift_taps:sign_dffe31_rtl_0|shift_taps_16n:auto_generated|altsyncram_d961:altsyncram4                                                                                                                                                                                                                                                                            ;              ;
;                         |cntr_6pf:cntr1|                                                                      ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |Quad|NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|altshift_taps:sign_dffe31_rtl_0|shift_taps_16n:auto_generated|cntr_6pf:cntr1                                                                                                                                                                                                                                                                                         ;              ;
;                         |cntr_p8h:cntr5|                                                                      ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |Quad|NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|altshift_taps:sign_dffe31_rtl_0|shift_taps_16n:auto_generated|cntr_p8h:cntr5                                                                                                                                                                                                                                                                                         ;              ;
;                   |fpoint_qsys_addsub_single_altbarrel_shift_44e:rbarrel_shift|                               ; 103 (103)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 103 (103)    ; 0 (0)             ; 0 (0)            ; |Quad|NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|fpoint_qsys_addsub_single_altbarrel_shift_44e:rbarrel_shift                                                                                                                                                                                                                                                                                                          ;              ;
;                   |fpoint_qsys_addsub_single_altbarrel_shift_fjg:lbarrel_shift|                               ; 111 (111)   ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (61)      ; 0 (0)             ; 50 (50)          ; |Quad|NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|fpoint_qsys_addsub_single_altbarrel_shift_fjg:lbarrel_shift                                                                                                                                                                                                                                                                                                          ;              ;
;                   |fpoint_qsys_addsub_single_altpriority_encoder_9u8:leading_zeroes_cnt|                      ; 26 (21)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (20)      ; 0 (0)             ; 2 (1)            ; |Quad|NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|fpoint_qsys_addsub_single_altpriority_encoder_9u8:leading_zeroes_cnt                                                                                                                                                                                                                                                                                                 ;              ;
;                      |fpoint_qsys_addsub_single_altpriority_encoder_a2b:altpriority_encoder8|                 ; 4 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (1)        ; 0 (0)             ; 1 (1)            ; |Quad|NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|fpoint_qsys_addsub_single_altpriority_encoder_9u8:leading_zeroes_cnt|fpoint_qsys_addsub_single_altpriority_encoder_a2b:altpriority_encoder8                                                                                                                                                                                                                          ;              ;
;                         |fpoint_qsys_addsub_single_altpriority_encoder_q0b:altpriority_encoder19|             ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |Quad|NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|fpoint_qsys_addsub_single_altpriority_encoder_9u8:leading_zeroes_cnt|fpoint_qsys_addsub_single_altpriority_encoder_a2b:altpriority_encoder8|fpoint_qsys_addsub_single_altpriority_encoder_q0b:altpriority_encoder19                                                                                                                                                  ;              ;
;                            |fpoint_qsys_addsub_single_altpriority_encoder_l0b:altpriority_encoder12|          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Quad|NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|fpoint_qsys_addsub_single_altpriority_encoder_9u8:leading_zeroes_cnt|fpoint_qsys_addsub_single_altpriority_encoder_a2b:altpriority_encoder8|fpoint_qsys_addsub_single_altpriority_encoder_q0b:altpriority_encoder19|fpoint_qsys_addsub_single_altpriority_encoder_l0b:altpriority_encoder12                                                                          ;              ;
;                         |fpoint_qsys_addsub_single_altpriority_encoder_q0b:altpriority_encoder20|             ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |Quad|NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|fpoint_qsys_addsub_single_altpriority_encoder_9u8:leading_zeroes_cnt|fpoint_qsys_addsub_single_altpriority_encoder_a2b:altpriority_encoder8|fpoint_qsys_addsub_single_altpriority_encoder_q0b:altpriority_encoder20                                                                                                                                                  ;              ;
;                            |fpoint_qsys_addsub_single_altpriority_encoder_l0b:altpriority_encoder12|          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Quad|NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|fpoint_qsys_addsub_single_altpriority_encoder_9u8:leading_zeroes_cnt|fpoint_qsys_addsub_single_altpriority_encoder_a2b:altpriority_encoder8|fpoint_qsys_addsub_single_altpriority_encoder_q0b:altpriority_encoder20|fpoint_qsys_addsub_single_altpriority_encoder_l0b:altpriority_encoder12                                                                          ;              ;
;                      |fpoint_qsys_addsub_single_altpriority_encoder_aja:altpriority_encoder7|                 ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |Quad|NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|fpoint_qsys_addsub_single_altpriority_encoder_9u8:leading_zeroes_cnt|fpoint_qsys_addsub_single_altpriority_encoder_aja:altpriority_encoder7                                                                                                                                                                                                                          ;              ;
;                         |fpoint_qsys_addsub_single_altpriority_encoder_q0b:altpriority_encoder10|             ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |Quad|NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|fpoint_qsys_addsub_single_altpriority_encoder_9u8:leading_zeroes_cnt|fpoint_qsys_addsub_single_altpriority_encoder_aja:altpriority_encoder7|fpoint_qsys_addsub_single_altpriority_encoder_q0b:altpriority_encoder10                                                                                                                                                  ;              ;
;                            |fpoint_qsys_addsub_single_altpriority_encoder_l0b:altpriority_encoder12|          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Quad|NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|fpoint_qsys_addsub_single_altpriority_encoder_9u8:leading_zeroes_cnt|fpoint_qsys_addsub_single_altpriority_encoder_aja:altpriority_encoder7|fpoint_qsys_addsub_single_altpriority_encoder_q0b:altpriority_encoder10|fpoint_qsys_addsub_single_altpriority_encoder_l0b:altpriority_encoder12                                                                          ;              ;
;                   |fpoint_qsys_addsub_single_altpriority_encoder_tma:trailing_zeros_cnt|                      ; 26 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (14)      ; 0 (0)             ; 0 (0)            ; |Quad|NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|fpoint_qsys_addsub_single_altpriority_encoder_tma:trailing_zeros_cnt                                                                                                                                                                                                                                                                                                 ;              ;
;                      |fpoint_qsys_addsub_single_altpriority_encoder_u5b:altpriority_encoder21|                ; 12 (7)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (7)       ; 0 (0)             ; 0 (0)            ; |Quad|NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|fpoint_qsys_addsub_single_altpriority_encoder_tma:trailing_zeros_cnt|fpoint_qsys_addsub_single_altpriority_encoder_u5b:altpriority_encoder21                                                                                                                                                                                                                         ;              ;
;                         |fpoint_qsys_addsub_single_altpriority_encoder_e4b:altpriority_encoder23|             ; 3 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (2)        ; 0 (0)             ; 0 (0)            ; |Quad|NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|fpoint_qsys_addsub_single_altpriority_encoder_tma:trailing_zeros_cnt|fpoint_qsys_addsub_single_altpriority_encoder_u5b:altpriority_encoder21|fpoint_qsys_addsub_single_altpriority_encoder_e4b:altpriority_encoder23                                                                                                                                                 ;              ;
;                            |fpoint_qsys_addsub_single_altpriority_encoder_94b:altpriority_encoder25|          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Quad|NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|fpoint_qsys_addsub_single_altpriority_encoder_tma:trailing_zeros_cnt|fpoint_qsys_addsub_single_altpriority_encoder_u5b:altpriority_encoder21|fpoint_qsys_addsub_single_altpriority_encoder_e4b:altpriority_encoder23|fpoint_qsys_addsub_single_altpriority_encoder_94b:altpriority_encoder25                                                                         ;              ;
;                         |fpoint_qsys_addsub_single_altpriority_encoder_e4b:altpriority_encoder24|             ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |Quad|NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|fpoint_qsys_addsub_single_altpriority_encoder_tma:trailing_zeros_cnt|fpoint_qsys_addsub_single_altpriority_encoder_u5b:altpriority_encoder21|fpoint_qsys_addsub_single_altpriority_encoder_e4b:altpriority_encoder24                                                                                                                                                 ;              ;
;                            |fpoint_qsys_addsub_single_altpriority_encoder_94b:altpriority_encoder25|          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Quad|NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|fpoint_qsys_addsub_single_altpriority_encoder_tma:trailing_zeros_cnt|fpoint_qsys_addsub_single_altpriority_encoder_u5b:altpriority_encoder21|fpoint_qsys_addsub_single_altpriority_encoder_e4b:altpriority_encoder24|fpoint_qsys_addsub_single_altpriority_encoder_94b:altpriority_encoder25                                                                         ;              ;
;                            |fpoint_qsys_addsub_single_altpriority_encoder_94b:altpriority_encoder26|          ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |Quad|NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|fpoint_qsys_addsub_single_altpriority_encoder_tma:trailing_zeros_cnt|fpoint_qsys_addsub_single_altpriority_encoder_u5b:altpriority_encoder21|fpoint_qsys_addsub_single_altpriority_encoder_e4b:altpriority_encoder24|fpoint_qsys_addsub_single_altpriority_encoder_94b:altpriority_encoder26                                                                         ;              ;
;                               |fpoint_qsys_addsub_single_altpriority_encoder_64b:altpriority_encoder27|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Quad|NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|fpoint_qsys_addsub_single_altpriority_encoder_tma:trailing_zeros_cnt|fpoint_qsys_addsub_single_altpriority_encoder_u5b:altpriority_encoder21|fpoint_qsys_addsub_single_altpriority_encoder_e4b:altpriority_encoder24|fpoint_qsys_addsub_single_altpriority_encoder_94b:altpriority_encoder26|fpoint_qsys_addsub_single_altpriority_encoder_64b:altpriority_encoder27 ;              ;
;                   |lpm_add_sub:add_sub1|                                                                      ; 9 (0)       ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (0)            ; |Quad|NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|lpm_add_sub:add_sub1                                                                                                                                                                                                                                                                                                                                                 ;              ;
;                      |add_sub_hth:auto_generated|                                                             ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |Quad|NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|lpm_add_sub:add_sub1|add_sub_hth:auto_generated                                                                                                                                                                                                                                                                                                                      ;              ;
;                   |lpm_add_sub:add_sub2|                                                                      ; 8 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; |Quad|NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|lpm_add_sub:add_sub2                                                                                                                                                                                                                                                                                                                                                 ;              ;
;                      |add_sub_hth:auto_generated|                                                             ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |Quad|NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|lpm_add_sub:add_sub2|add_sub_hth:auto_generated                                                                                                                                                                                                                                                                                                                      ;              ;
;                   |lpm_add_sub:add_sub3|                                                                      ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; |Quad|NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|lpm_add_sub:add_sub3                                                                                                                                                                                                                                                                                                                                                 ;              ;
;                      |add_sub_70f:auto_generated|                                                             ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |Quad|NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|lpm_add_sub:add_sub3|add_sub_70f:auto_generated                                                                                                                                                                                                                                                                                                                      ;              ;
;                   |lpm_add_sub:add_sub4|                                                                      ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; |Quad|NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|lpm_add_sub:add_sub4                                                                                                                                                                                                                                                                                                                                                 ;              ;
;                      |add_sub_9ve:auto_generated|                                                             ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |Quad|NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|lpm_add_sub:add_sub4|add_sub_9ve:auto_generated                                                                                                                                                                                                                                                                                                                      ;              ;
;                   |lpm_add_sub:add_sub5|                                                                      ; 9 (0)       ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (0)            ; |Quad|NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|lpm_add_sub:add_sub5                                                                                                                                                                                                                                                                                                                                                 ;              ;
;                      |add_sub_gsh:auto_generated|                                                             ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |Quad|NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|lpm_add_sub:add_sub5|add_sub_gsh:auto_generated                                                                                                                                                                                                                                                                                                                      ;              ;
;                   |lpm_add_sub:add_sub6|                                                                      ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; |Quad|NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|lpm_add_sub:add_sub6                                                                                                                                                                                                                                                                                                                                                 ;              ;
;                      |add_sub_9ve:auto_generated|                                                             ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |Quad|NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|lpm_add_sub:add_sub6|add_sub_9ve:auto_generated                                                                                                                                                                                                                                                                                                                      ;              ;
;                   |lpm_add_sub:man_2comp_res_lower|                                                           ; 30 (0)      ; 15 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 15 (0)           ; |Quad|NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|lpm_add_sub:man_2comp_res_lower                                                                                                                                                                                                                                                                                                                                      ;              ;
;                      |add_sub_glh:auto_generated|                                                             ; 30 (30)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 15 (15)          ; |Quad|NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|lpm_add_sub:man_2comp_res_lower|add_sub_glh:auto_generated                                                                                                                                                                                                                                                                                                           ;              ;
;                   |lpm_add_sub:man_2comp_res_upper0|                                                          ; 25 (0)      ; 13 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 13 (0)           ; |Quad|NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|lpm_add_sub:man_2comp_res_upper0                                                                                                                                                                                                                                                                                                                                     ;              ;
;                      |add_sub_l6h:auto_generated|                                                             ; 25 (25)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 13 (13)          ; |Quad|NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|lpm_add_sub:man_2comp_res_upper0|add_sub_l6h:auto_generated                                                                                                                                                                                                                                                                                                          ;              ;
;                   |lpm_add_sub:man_2comp_res_upper1|                                                          ; 13 (0)      ; 13 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (0)           ; |Quad|NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|lpm_add_sub:man_2comp_res_upper1                                                                                                                                                                                                                                                                                                                                     ;              ;
;                      |add_sub_l6h:auto_generated|                                                             ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |Quad|NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|lpm_add_sub:man_2comp_res_upper1|add_sub_l6h:auto_generated                                                                                                                                                                                                                                                                                                          ;              ;
;                   |lpm_add_sub:man_add_sub_lower|                                                             ; 30 (0)      ; 15 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 17 (0)           ; |Quad|NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|lpm_add_sub:man_add_sub_lower                                                                                                                                                                                                                                                                                                                                        ;              ;
;                      |add_sub_glh:auto_generated|                                                             ; 30 (30)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 17 (17)          ; |Quad|NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|lpm_add_sub:man_add_sub_lower|add_sub_glh:auto_generated                                                                                                                                                                                                                                                                                                             ;              ;
;                   |lpm_add_sub:man_add_sub_upper0|                                                            ; 26 (0)      ; 14 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 14 (0)           ; |Quad|NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|lpm_add_sub:man_add_sub_upper0                                                                                                                                                                                                                                                                                                                                       ;              ;
;                      |add_sub_l6h:auto_generated|                                                             ; 26 (26)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 14 (14)          ; |Quad|NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|lpm_add_sub:man_add_sub_upper0|add_sub_l6h:auto_generated                                                                                                                                                                                                                                                                                                            ;              ;
;                   |lpm_add_sub:man_add_sub_upper1|                                                            ; 14 (0)      ; 14 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (0)           ; |Quad|NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|lpm_add_sub:man_add_sub_upper1                                                                                                                                                                                                                                                                                                                                       ;              ;
;                      |add_sub_l6h:auto_generated|                                                             ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (14)          ; |Quad|NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|lpm_add_sub:man_add_sub_upper1|add_sub_l6h:auto_generated                                                                                                                                                                                                                                                                                                            ;              ;
;                   |lpm_add_sub:man_res_rounding_add_sub_lower|                                                ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |Quad|NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|lpm_add_sub:man_res_rounding_add_sub_lower                                                                                                                                                                                                                                                                                                                           ;              ;
;                      |add_sub_fff:auto_generated|                                                             ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |Quad|NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|lpm_add_sub:man_res_rounding_add_sub_lower|add_sub_fff:auto_generated                                                                                                                                                                                                                                                                                                ;              ;
;                   |lpm_add_sub:man_res_rounding_add_sub_upper1|                                               ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |Quad|NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|lpm_add_sub:man_res_rounding_add_sub_upper1                                                                                                                                                                                                                                                                                                                          ;              ;
;                      |add_sub_onf:auto_generated|                                                             ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |Quad|NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|lpm_add_sub:man_res_rounding_add_sub_upper1|add_sub_onf:auto_generated                                                                                                                                                                                                                                                                                               ;              ;
;                   |lpm_compare:trailing_zeros_limit_comparator|                                               ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |Quad|NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|lpm_compare:trailing_zeros_limit_comparator                                                                                                                                                                                                                                                                                                                          ;              ;
;                      |cmpr_seg:auto_generated|                                                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |Quad|NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|lpm_compare:trailing_zeros_limit_comparator|cmpr_seg:auto_generated                                                                                                                                                                                                                                                                                                  ;              ;
;                |fpoint_qsys_mult_single:the_fp_mult|                                                          ; 347 (223)   ; 319 (195)                 ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 16 (16)      ; 112 (54)          ; 219 (155)        ; |Quad|NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_mult_single:the_fp_mult                                                                                                                                                                                                                                                                                                                                                                          ;              ;
;                   |lpm_add_sub:exp_add_adder|                                                                 ; 9 (0)       ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (0)            ; |Quad|NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_mult_single:the_fp_mult|lpm_add_sub:exp_add_adder                                                                                                                                                                                                                                                                                                                                                ;              ;
;                      |add_sub_1od:auto_generated|                                                             ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |Quad|NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_mult_single:the_fp_mult|lpm_add_sub:exp_add_adder|add_sub_1od:auto_generated                                                                                                                                                                                                                                                                                                                     ;              ;
;                   |lpm_mult:man_product2_mult|                                                                ; 115 (0)     ; 115 (0)                   ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 0 (0)        ; 58 (0)            ; 57 (0)           ; |Quad|NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_mult_single:the_fp_mult|lpm_mult:man_product2_mult                                                                                                                                                                                                                                                                                                                                               ;              ;
;                      |mult_njt:auto_generated|                                                                ; 115 (115)   ; 115 (115)                 ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 0 (0)        ; 58 (58)           ; 57 (57)          ; |Quad|NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_mult_single:the_fp_mult|lpm_mult:man_product2_mult|mult_njt:auto_generated                                                                                                                                                                                                                                                                                                                       ;              ;
;       |cpu_data_master_arbitrator:the_cpu_data_master|                                                        ; 498 (498)   ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 364 (364)    ; 0 (0)             ; 134 (134)        ; |Quad|NiosII:inst|cpu_data_master_arbitrator:the_cpu_data_master                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;              ;
;       |cpu_instruction_master_arbitrator:the_cpu_instruction_master|                                          ; 88 (88)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 1 (1)             ; 59 (59)          ; |Quad|NiosII:inst|cpu_instruction_master_arbitrator:the_cpu_instruction_master                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;              ;
;       |cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|                                            ; 31 (31)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 0 (0)             ; 10 (10)          ; |Quad|NiosII:inst|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;              ;
;       |data_tx:the_data_tx|                                                                                   ; 11 (11)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 9 (9)            ; |Quad|NiosII:inst|data_tx:the_data_tx                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;              ;
;       |data_tx_s1_arbitrator:the_data_tx_s1|                                                                  ; 4 (4)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |Quad|NiosII:inst|data_tx_s1_arbitrator:the_data_tx_s1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;              ;
;       |duty_1:the_duty_1|                                                                                     ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; |Quad|NiosII:inst|duty_1:the_duty_1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;              ;
;       |duty_1_s1_arbitrator:the_duty_1_s1|                                                                    ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |Quad|NiosII:inst|duty_1_s1_arbitrator:the_duty_1_s1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;              ;
;       |duty_2:the_duty_2|                                                                                     ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; |Quad|NiosII:inst|duty_2:the_duty_2                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;              ;
;       |duty_2_s1_arbitrator:the_duty_2_s1|                                                                    ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |Quad|NiosII:inst|duty_2_s1_arbitrator:the_duty_2_s1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;              ;
;       |duty_3:the_duty_3|                                                                                     ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; |Quad|NiosII:inst|duty_3:the_duty_3                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;              ;
;       |duty_3_s1_arbitrator:the_duty_3_s1|                                                                    ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |Quad|NiosII:inst|duty_3_s1_arbitrator:the_duty_3_s1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;              ;
;       |duty_4:the_duty_4|                                                                                     ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; |Quad|NiosII:inst|duty_4:the_duty_4                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;              ;
;       |duty_4_s1_arbitrator:the_duty_4_s1|                                                                    ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |Quad|NiosII:inst|duty_4_s1_arbitrator:the_duty_4_s1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;              ;
;       |entrada_ac_eje_X:the_entrada_ac_eje_X|                                                                 ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |Quad|NiosII:inst|entrada_ac_eje_X:the_entrada_ac_eje_X                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;              ;
;       |entrada_ac_eje_X_s1_arbitrator:the_entrada_ac_eje_X_s1|                                                ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |Quad|NiosII:inst|entrada_ac_eje_X_s1_arbitrator:the_entrada_ac_eje_X_s1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;              ;
;       |entrada_ac_eje_Y:the_entrada_ac_eje_Y|                                                                 ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |Quad|NiosII:inst|entrada_ac_eje_Y:the_entrada_ac_eje_Y                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;              ;
;       |entrada_ac_eje_Y_s1_arbitrator:the_entrada_ac_eje_Y_s1|                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Quad|NiosII:inst|entrada_ac_eje_Y_s1_arbitrator:the_entrada_ac_eje_Y_s1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;              ;
;       |entrada_ac_eje_Z:the_entrada_ac_eje_Z|                                                                 ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |Quad|NiosII:inst|entrada_ac_eje_Z:the_entrada_ac_eje_Z                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;              ;
;       |entrada_ac_eje_Z_s1_arbitrator:the_entrada_ac_eje_Z_s1|                                                ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |Quad|NiosII:inst|entrada_ac_eje_Z_s1_arbitrator:the_entrada_ac_eje_Z_s1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;              ;
;       |entrada_gy_eje_X:the_entrada_gy_eje_X|                                                                 ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |Quad|NiosII:inst|entrada_gy_eje_X:the_entrada_gy_eje_X                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;              ;
;       |entrada_gy_eje_X_s1_arbitrator:the_entrada_gy_eje_X_s1|                                                ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |Quad|NiosII:inst|entrada_gy_eje_X_s1_arbitrator:the_entrada_gy_eje_X_s1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;              ;
;       |entrada_gy_eje_Y:the_entrada_gy_eje_Y|                                                                 ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |Quad|NiosII:inst|entrada_gy_eje_Y:the_entrada_gy_eje_Y                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;              ;
;       |entrada_gy_eje_Y_s1_arbitrator:the_entrada_gy_eje_Y_s1|                                                ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |Quad|NiosII:inst|entrada_gy_eje_Y_s1_arbitrator:the_entrada_gy_eje_Y_s1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;              ;
;       |entrada_gy_eje_Z:the_entrada_gy_eje_Z|                                                                 ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |Quad|NiosII:inst|entrada_gy_eje_Z:the_entrada_gy_eje_Z                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;              ;
;       |entrada_gy_eje_Z_s1_arbitrator:the_entrada_gy_eje_Z_s1|                                                ; 5 (5)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 1 (1)            ; |Quad|NiosII:inst|entrada_gy_eje_Z_s1_arbitrator:the_entrada_gy_eje_Z_s1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;              ;
;       |entrada_ma_eje_X:the_entrada_ma_eje_X|                                                                 ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |Quad|NiosII:inst|entrada_ma_eje_X:the_entrada_ma_eje_X                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;              ;
;       |entrada_ma_eje_X_s1_arbitrator:the_entrada_ma_eje_X_s1|                                                ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |Quad|NiosII:inst|entrada_ma_eje_X_s1_arbitrator:the_entrada_ma_eje_X_s1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;              ;
;       |entrada_ma_eje_Y:the_entrada_ma_eje_Y|                                                                 ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |Quad|NiosII:inst|entrada_ma_eje_Y:the_entrada_ma_eje_Y                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;              ;
;       |entrada_ma_eje_Y_s1_arbitrator:the_entrada_ma_eje_Y_s1|                                                ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |Quad|NiosII:inst|entrada_ma_eje_Y_s1_arbitrator:the_entrada_ma_eje_Y_s1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;              ;
;       |entrada_ma_eje_Z:the_entrada_ma_eje_Z|                                                                 ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |Quad|NiosII:inst|entrada_ma_eje_Z:the_entrada_ma_eje_Z                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;              ;
;       |entrada_ma_eje_Z_s1_arbitrator:the_entrada_ma_eje_Z_s1|                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Quad|NiosII:inst|entrada_ma_eje_Z_s1_arbitrator:the_entrada_ma_eje_Z_s1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;              ;
;       |entrada_temp:the_entrada_temp|                                                                         ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |Quad|NiosII:inst|entrada_temp:the_entrada_temp                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;              ;
;       |entrada_temp_s1_arbitrator:the_entrada_temp_s1|                                                        ; 7 (7)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 1 (1)            ; |Quad|NiosII:inst|entrada_temp_s1_arbitrator:the_entrada_temp_s1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;              ;
;       |epcs_flash_controller:the_epcs_flash_controller|                                                       ; 157 (9)     ; 116 (0)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (9)       ; 38 (0)            ; 78 (0)           ; |Quad|NiosII:inst|epcs_flash_controller:the_epcs_flash_controller                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;              ;
;          |altsyncram:the_boot_copier_rom|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Quad|NiosII:inst|epcs_flash_controller:the_epcs_flash_controller|altsyncram:the_boot_copier_rom                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;              ;
;             |altsyncram_c551:auto_generated|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Quad|NiosII:inst|epcs_flash_controller:the_epcs_flash_controller|altsyncram:the_boot_copier_rom|altsyncram_c551:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;              ;
;          |epcs_flash_controller_sub:the_epcs_flash_controller_sub|                                            ; 148 (148)   ; 116 (116)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 38 (38)           ; 78 (78)          ; |Quad|NiosII:inst|epcs_flash_controller:the_epcs_flash_controller|epcs_flash_controller_sub:the_epcs_flash_controller_sub                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;              ;
;       |epcs_flash_controller_epcs_control_port_arbitrator:the_epcs_flash_controller_epcs_control_port|        ; 21 (21)     ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 3 (3)            ; |Quad|NiosII:inst|epcs_flash_controller_epcs_control_port_arbitrator:the_epcs_flash_controller_epcs_control_port                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;              ;
;       |jtag_uart:the_jtag_uart|                                                                               ; 161 (43)    ; 104 (13)                  ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (30)      ; 15 (0)            ; 89 (12)          ; |Quad|NiosII:inst|jtag_uart:the_jtag_uart                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;              ;
;          |alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|                                                      ; 68 (68)     ; 51 (51)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 15 (15)           ; 37 (37)          ; |Quad|NiosII:inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;              ;
;          |jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|                                                          ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |Quad|NiosII:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;              ;
;             |scfifo:rfifo|                                                                                    ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |Quad|NiosII:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;              ;
;                |scfifo_jr21:auto_generated|                                                                   ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |Quad|NiosII:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;              ;
;                   |a_dpfifo_q131:dpfifo|                                                                      ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |Quad|NiosII:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;              ;
;                      |a_fefifo_7cf:fifo_state|                                                                ; 14 (8)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (2)            ; |Quad|NiosII:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;              ;
;                         |cntr_do7:count_usedw|                                                                ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |Quad|NiosII:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                                                                                                                                                                                                                                                                                                                                                                                    ;              ;
;                      |cntr_1ob:rd_ptr_count|                                                                  ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |Quad|NiosII:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;              ;
;                      |cntr_1ob:wr_ptr|                                                                        ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |Quad|NiosII:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;              ;
;                      |dpram_nl21:FIFOram|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Quad|NiosII:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;              ;
;                         |altsyncram_r1m1:altsyncram1|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Quad|NiosII:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1                                                                                                                                                                                                                                                                                                                                                                                                                                  ;              ;
;          |jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|                                                          ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |Quad|NiosII:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;              ;
;             |scfifo:wfifo|                                                                                    ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |Quad|NiosII:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;              ;
;                |scfifo_jr21:auto_generated|                                                                   ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |Quad|NiosII:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;              ;
;                   |a_dpfifo_q131:dpfifo|                                                                      ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |Quad|NiosII:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;              ;
;                      |a_fefifo_7cf:fifo_state|                                                                ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; |Quad|NiosII:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;              ;
;                         |cntr_do7:count_usedw|                                                                ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |Quad|NiosII:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                                                                                                                                                                                                                                                                                                                                                                                    ;              ;
;                      |cntr_1ob:rd_ptr_count|                                                                  ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |Quad|NiosII:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;              ;
;                      |cntr_1ob:wr_ptr|                                                                        ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |Quad|NiosII:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;              ;
;                      |dpram_nl21:FIFOram|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Quad|NiosII:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;              ;
;                         |altsyncram_r1m1:altsyncram1|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Quad|NiosII:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1                                                                                                                                                                                                                                                                                                                                                                                                                                  ;              ;
;       |out_test:the_out_test|                                                                                 ; 8 (8)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 4 (4)            ; |Quad|NiosII:inst|out_test:the_out_test                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;              ;
;       |out_test_s1_arbitrator:the_out_test_s1|                                                                ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |Quad|NiosII:inst|out_test_s1_arbitrator:the_out_test_s1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;              ;
;       |pll:the_pll|                                                                                           ; 9 (5)       ; 6 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 7 (5)            ; |Quad|NiosII:inst|pll:the_pll                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;              ;
;          |pll_altpll_8ra2:sd1|                                                                                ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Quad|NiosII:inst|pll:the_pll|pll_altpll_8ra2:sd1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;              ;
;          |pll_stdsync_sv6:stdsync2|                                                                           ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |Quad|NiosII:inst|pll:the_pll|pll_stdsync_sv6:stdsync2                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;              ;
;             |pll_dffpipe_l2c:dffpipe3|                                                                        ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |Quad|NiosII:inst|pll:the_pll|pll_stdsync_sv6:stdsync2|pll_dffpipe_l2c:dffpipe3                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;              ;
;       |sample_time:the_sample_time|                                                                           ; 36 (36)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 26 (26)          ; |Quad|NiosII:inst|sample_time:the_sample_time                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;              ;
;       |sample_time_s1_arbitrator:the_sample_time_s1|                                                          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |Quad|NiosII:inst|sample_time_s1_arbitrator:the_sample_time_s1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;              ;
;       |sdram:the_sdram|                                                                                       ; 503 (408)   ; 209 (119)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 291 (286)    ; 45 (2)            ; 167 (79)         ; |Quad|NiosII:inst|sdram:the_sdram                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;              ;
;          |sdram_input_efifo_module:the_sdram_input_efifo_module|                                              ; 138 (138)   ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 43 (43)           ; 90 (90)          ; |Quad|NiosII:inst|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;              ;
;       |sdram_s1_arbitrator:the_sdram_s1|                                                                      ; 104 (54)    ; 34 (3)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (8)       ; 0 (0)             ; 76 (46)          ; |Quad|NiosII:inst|sdram_s1_arbitrator:the_sdram_s1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;              ;
;          |rdv_fifo_for_NiosII_clock_0_out_to_sdram_s1_module:rdv_fifo_for_NiosII_clock_0_out_to_sdram_s1|     ; 34 (34)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 20 (20)          ; |Quad|NiosII:inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_NiosII_clock_0_out_to_sdram_s1_module:rdv_fifo_for_NiosII_clock_0_out_to_sdram_s1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;              ;
;          |rdv_fifo_for_NiosII_clock_1_out_to_sdram_s1_module:rdv_fifo_for_NiosII_clock_1_out_to_sdram_s1|     ; 18 (18)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 12 (12)          ; |Quad|NiosII:inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_NiosII_clock_1_out_to_sdram_s1_module:rdv_fifo_for_NiosII_clock_1_out_to_sdram_s1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;              ;
;       |sysid_control_slave_arbitrator:the_sysid_control_slave|                                                ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |Quad|NiosII:inst|sysid_control_slave_arbitrator:the_sysid_control_slave                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;              ;
;       |timer_ONOF:the_timer_ONOF|                                                                             ; 40 (40)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 29 (29)          ; |Quad|NiosII:inst|timer_ONOF:the_timer_ONOF                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;              ;
;       |timer_ONOF_s1_arbitrator:the_timer_ONOF_s1|                                                            ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |Quad|NiosII:inst|timer_ONOF_s1_arbitrator:the_timer_ONOF_s1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;              ;
;       |uart_gps:the_uart_gps|                                                                                 ; 132 (0)     ; 94 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (0)       ; 13 (0)            ; 81 (0)           ; |Quad|NiosII:inst|uart_gps:the_uart_gps                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;              ;
;          |uart_gps_regs:the_uart_gps_regs|                                                                    ; 43 (43)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 9 (9)             ; 27 (27)          ; |Quad|NiosII:inst|uart_gps:the_uart_gps|uart_gps_regs:the_uart_gps_regs                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;              ;
;          |uart_gps_rx:the_uart_gps_rx|                                                                        ; 56 (54)     ; 38 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 4 (2)             ; 34 (34)          ; |Quad|NiosII:inst|uart_gps:the_uart_gps|uart_gps_rx:the_uart_gps_rx                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;              ;
;             |altera_std_synchronizer:the_altera_std_synchronizer|                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |Quad|NiosII:inst|uart_gps:the_uart_gps|uart_gps_rx:the_uart_gps_rx|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;              ;
;          |uart_gps_tx:the_uart_gps_tx|                                                                        ; 40 (40)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 27 (27)          ; |Quad|NiosII:inst|uart_gps:the_uart_gps|uart_gps_tx:the_uart_gps_tx                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;              ;
;       |uart_gps_s1_arbitrator:the_uart_gps_s1|                                                                ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |Quad|NiosII:inst|uart_gps_s1_arbitrator:the_uart_gps_s1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;              ;
;       |uart_xbee:the_uart_xbee|                                                                               ; 135 (0)     ; 92 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 13 (0)            ; 79 (0)           ; |Quad|NiosII:inst|uart_xbee:the_uart_xbee                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;              ;
;          |uart_xbee_regs:the_uart_xbee_regs|                                                                  ; 50 (50)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 9 (9)             ; 27 (27)          ; |Quad|NiosII:inst|uart_xbee:the_uart_xbee|uart_xbee_regs:the_uart_xbee_regs                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;              ;
;          |uart_xbee_rx:the_uart_xbee_rx|                                                                      ; 57 (55)     ; 38 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 4 (2)             ; 34 (34)          ; |Quad|NiosII:inst|uart_xbee:the_uart_xbee|uart_xbee_rx:the_uart_xbee_rx                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;              ;
;             |altera_std_synchronizer:the_altera_std_synchronizer|                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |Quad|NiosII:inst|uart_xbee:the_uart_xbee|uart_xbee_rx:the_uart_xbee_rx|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;              ;
;          |uart_xbee_tx:the_uart_xbee_tx|                                                                      ; 35 (35)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 25 (25)          ; |Quad|NiosII:inst|uart_xbee:the_uart_xbee|uart_xbee_tx:the_uart_xbee_tx                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;              ;
;       |uart_xbee_s1_arbitrator:the_uart_xbee_s1|                                                              ; 6 (6)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 1 (1)            ; |Quad|NiosII:inst|uart_xbee_s1_arbitrator:the_uart_xbee_s1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;              ;
;    |PWM:inst2|                                                                                                ; 34 (34)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 19 (19)          ; |Quad|PWM:inst2                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;              ;
;    |PWM:inst3|                                                                                                ; 15 (15)     ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 1 (1)            ; |Quad|PWM:inst3                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;              ;
;    |PWM:inst4|                                                                                                ; 15 (15)     ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 1 (1)            ; |Quad|PWM:inst4                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;              ;
;    |PWM:inst5|                                                                                                ; 15 (15)     ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 1 (1)            ; |Quad|PWM:inst5                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;              ;
;    |SENSORS:inst1|                                                                                            ; 902 (1)     ; 562 (0)                   ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 340 (0)      ; 257 (0)           ; 305 (8)          ; |Quad|SENSORS:inst1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;              ;
;       |AddrSpace:Addr_Space|                                                                                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Quad|SENSORS:inst1|AddrSpace:Addr_Space                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;              ;
;       |GPIO_Adapter:GPIO_AceleX|                                                                              ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 6 (6)             ; 10 (10)          ; |Quad|SENSORS:inst1|GPIO_Adapter:GPIO_AceleX                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;              ;
;       |GPIO_Adapter:GPIO_AceleY|                                                                              ; 18 (18)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 16 (16)           ; 0 (0)            ; |Quad|SENSORS:inst1|GPIO_Adapter:GPIO_AceleY                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;              ;
;       |GPIO_Adapter:GPIO_AceleZ|                                                                              ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 13 (13)           ; 3 (3)            ; |Quad|SENSORS:inst1|GPIO_Adapter:GPIO_AceleZ                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;              ;
;       |GPIO_Adapter:GPIO_GyrosX|                                                                              ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 14 (14)           ; 2 (2)            ; |Quad|SENSORS:inst1|GPIO_Adapter:GPIO_GyrosX                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;              ;
;       |GPIO_Adapter:GPIO_GyrosY|                                                                              ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 0 (0)            ; |Quad|SENSORS:inst1|GPIO_Adapter:GPIO_GyrosY                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;              ;
;       |GPIO_Adapter:GPIO_GyrosZ|                                                                              ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 0 (0)            ; |Quad|SENSORS:inst1|GPIO_Adapter:GPIO_GyrosZ                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;              ;
;       |GPIO_Adapter:GPIO_MagneX|                                                                              ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 0 (0)            ; |Quad|SENSORS:inst1|GPIO_Adapter:GPIO_MagneX                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;              ;
;       |GPIO_Adapter:GPIO_MagneY|                                                                              ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 0 (0)            ; |Quad|SENSORS:inst1|GPIO_Adapter:GPIO_MagneY                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;              ;
;       |GPIO_Adapter:GPIO_MagneZ|                                                                              ; 18 (18)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 15 (15)           ; 1 (1)            ; |Quad|SENSORS:inst1|GPIO_Adapter:GPIO_MagneZ                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;              ;
;       |GPIO_Adapter:GPIO_TempGyro|                                                                            ; 35 (35)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 16 (16)           ; 16 (16)          ; |Quad|SENSORS:inst1|GPIO_Adapter:GPIO_TempGyro                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;              ;
;       |I2C_CORE:I2C|                                                                                          ; 308 (0)     ; 179 (0)                   ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 129 (0)      ; 47 (0)            ; 132 (0)          ; |Quad|SENSORS:inst1|I2C_CORE:I2C                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;              ;
;          |CORE_I2C:U2|                                                                                        ; 191 (191)   ; 74 (74)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 104 (104)    ; 16 (16)           ; 71 (71)          ; |Quad|SENSORS:inst1|I2C_CORE:I2C|CORE_I2C:U2                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;              ;
;          |ControllerI2C:U1|                                                                                   ; 130 (130)   ; 105 (105)                 ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 31 (31)           ; 74 (74)          ; |Quad|SENSORS:inst1|I2C_CORE:I2C|ControllerI2C:U1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;              ;
;             |altsyncram:RAM_rtl_0|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Quad|SENSORS:inst1|I2C_CORE:I2C|ControllerI2C:U1|altsyncram:RAM_rtl_0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;              ;
;                |altsyncram_psd1:auto_generated|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Quad|SENSORS:inst1|I2C_CORE:I2C|ControllerI2C:U1|altsyncram:RAM_rtl_0|altsyncram_psd1:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;              ;
;             |altsyncram:RAM_rtl_1|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Quad|SENSORS:inst1|I2C_CORE:I2C|ControllerI2C:U1|altsyncram:RAM_rtl_1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;              ;
;                |altsyncram_psd1:auto_generated|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Quad|SENSORS:inst1|I2C_CORE:I2C|ControllerI2C:U1|altsyncram:RAM_rtl_1|altsyncram_psd1:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;              ;
;       |SBAController:MasterController|                                                                        ; 417 (417)   ; 221 (221)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 196 (196)    ; 66 (66)           ; 155 (155)        ; |Quad|SENSORS:inst1|SBAController:MasterController                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;              ;
;       |SysCon:Sys|                                                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Quad|SENSORS:inst1|SysCon:Sys                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;              ;
;    |sld_hub:auto_hub|                                                                                         ; 130 (86)    ; 76 (48)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (38)      ; 8 (8)             ; 68 (43)          ; |Quad|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;              ;
;       |sld_rom_sr:hub_info_reg|                                                                               ; 24 (24)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 9 (9)            ; |Quad|sld_hub:auto_hub|sld_rom_sr:hub_info_reg                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;              ;
;       |sld_shadow_jsm:shadow_jsm|                                                                             ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 19 (19)          ; |Quad|sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;              ;
;    |uart:inst11|                                                                                              ; 748 (2)     ; 556 (2)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 192 (0)      ; 263 (0)           ; 293 (1)          ; |Quad|uart:inst11                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;              ;
;       |fifo:fifo_tx_unit|                                                                                     ; 622 (622)   ; 526 (526)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 95 (95)      ; 256 (256)         ; 271 (271)        ; |Quad|uart:inst11|fifo:fifo_tx_unit                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;              ;
;       |mod_m_counter:baud_gen_unit|                                                                           ; 14 (14)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (8)            ; |Quad|uart:inst11|mod_m_counter:baud_gen_unit                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;              ;
;       |uart_tx:uart_tx_unit|                                                                                  ; 335 (335)   ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 91 (91)      ; 7 (7)             ; 237 (237)        ; |Quad|uart:inst11|uart_tx:uart_tx_unit                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;              ;
+---------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                      ;
+-------------------------------------+----------+---------------+---------------+-----------------------+----------+------+
; Name                                ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO      ; TCOE ;
+-------------------------------------+----------+---------------+---------------+-----------------------+----------+------+
; DRAM_CAS_N                          ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; DRAM_CKE                            ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; DRAM_CS_N                           ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; DRAM_RAS_N                          ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; DRAM_WE_N                           ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; DRAM_CLK                            ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; dclk_from_the_epcs_flash_controller ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; sce_from_the_epcs_flash_controller  ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; sdo_from_the_epcs_flash_controller  ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; PWM1                                ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; PWM2                                ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; PWM3                                ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; PWM4                                ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; GPS_TXD                             ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; Xbee_TXD                            ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; DRAM_ADDR[12]                       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; DRAM_ADDR[11]                       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; DRAM_ADDR[10]                       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; DRAM_ADDR[9]                        ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; DRAM_ADDR[8]                        ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; DRAM_ADDR[7]                        ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; DRAM_ADDR[6]                        ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; DRAM_ADDR[5]                        ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; DRAM_ADDR[4]                        ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; DRAM_ADDR[3]                        ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; DRAM_ADDR[2]                        ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; DRAM_ADDR[1]                        ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; DRAM_ADDR[0]                        ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; DRAM_BA[1]                          ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; DRAM_BA[0]                          ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; DRAM_DQM[1]                         ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; DRAM_DQM[0]                         ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; out_test[3]                         ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; out_test[2]                         ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; out_test[1]                         ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; out_test[0]                         ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; I2C_SCLK                            ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; I2C_SDAT                            ; Bidir    ; (6) 2224 ps   ; --            ; --                    ; --       ; --   ;
; DRAM_DQ[15]                         ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; --   ;
; DRAM_DQ[14]                         ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; --   ;
; DRAM_DQ[13]                         ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; --   ;
; DRAM_DQ[12]                         ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; --   ;
; DRAM_DQ[11]                         ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; --   ;
; DRAM_DQ[10]                         ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; --   ;
; DRAM_DQ[9]                          ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; --   ;
; DRAM_DQ[8]                          ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; --   ;
; DRAM_DQ[7]                          ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; --   ;
; DRAM_DQ[6]                          ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; --   ;
; DRAM_DQ[5]                          ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; --   ;
; DRAM_DQ[4]                          ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; --   ;
; DRAM_DQ[3]                          ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; --   ;
; DRAM_DQ[2]                          ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; --   ;
; DRAM_DQ[1]                          ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; --   ;
; DRAM_DQ[0]                          ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; --   ;
; CLK_BRD                             ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; RST_BRD                             ; Input    ; (6) 2223 ps   ; --            ; --                    ; --       ; --   ;
; pwm_in_3                            ; Input    ; --            ; (6) 2224 ps   ; --                    ; --       ; --   ;
; pwm_in_4                            ; Input    ; (6) 2224 ps   ; --            ; --                    ; --       ; --   ;
; pwm_in_2                            ; Input    ; (6) 2224 ps   ; --            ; --                    ; --       ; --   ;
; pwm_in_1                            ; Input    ; (6) 2224 ps   ; --            ; --                    ; --       ; --   ;
; data0_to_the_epcs_flash_controller  ; Input    ; --            ; (6) 2223 ps   ; --                    ; --       ; --   ;
; GPS_RXD                             ; Input    ; (6) 2223 ps   ; --            ; --                    ; --       ; --   ;
; Xbee_RXD                            ; Input    ; (6) 2223 ps   ; --            ; --                    ; --       ; --   ;
+-------------------------------------+----------+---------------+---------------+-----------------------+----------+------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                      ;
+---------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                   ; Pad To Core Index ; Setting ;
+---------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; I2C_SCLK                                                                                                                              ;                   ;         ;
; I2C_SDAT                                                                                                                              ;                   ;         ;
;      - SENSORS:inst1|I2C_CORE:I2C|CORE_I2C:U2|Data_i~1                                                                                ; 0                 ; 6       ;
; DRAM_DQ[15]                                                                                                                           ;                   ;         ;
; DRAM_DQ[14]                                                                                                                           ;                   ;         ;
; DRAM_DQ[13]                                                                                                                           ;                   ;         ;
; DRAM_DQ[12]                                                                                                                           ;                   ;         ;
; DRAM_DQ[11]                                                                                                                           ;                   ;         ;
; DRAM_DQ[10]                                                                                                                           ;                   ;         ;
; DRAM_DQ[9]                                                                                                                            ;                   ;         ;
; DRAM_DQ[8]                                                                                                                            ;                   ;         ;
; DRAM_DQ[7]                                                                                                                            ;                   ;         ;
; DRAM_DQ[6]                                                                                                                            ;                   ;         ;
; DRAM_DQ[5]                                                                                                                            ;                   ;         ;
; DRAM_DQ[4]                                                                                                                            ;                   ;         ;
; DRAM_DQ[3]                                                                                                                            ;                   ;         ;
; DRAM_DQ[2]                                                                                                                            ;                   ;         ;
; DRAM_DQ[1]                                                                                                                            ;                   ;         ;
; DRAM_DQ[0]                                                                                                                            ;                   ;         ;
; CLK_BRD                                                                                                                               ;                   ;         ;
; RST_BRD                                                                                                                               ;                   ;         ;
;      - uart:inst11|uart_tx:uart_tx_unit|b_reg[0]                                                                                      ; 0                 ; 6       ;
;      - uart:inst11|uart_tx:uart_tx_unit|b_reg[1]                                                                                      ; 0                 ; 6       ;
;      - uart:inst11|uart_tx:uart_tx_unit|b_reg[2]                                                                                      ; 0                 ; 6       ;
;      - uart:inst11|uart_tx:uart_tx_unit|b_reg[3]                                                                                      ; 0                 ; 6       ;
;      - uart:inst11|uart_tx:uart_tx_unit|b_reg[4]                                                                                      ; 0                 ; 6       ;
;      - uart:inst11|uart_tx:uart_tx_unit|b_reg[5]                                                                                      ; 0                 ; 6       ;
;      - uart:inst11|uart_tx:uart_tx_unit|b_reg[6]                                                                                      ; 0                 ; 6       ;
;      - uart:inst11|uart_tx:uart_tx_unit|state_reg.idle                                                                                ; 0                 ; 6       ;
;      - uart:inst11|uart_tx:uart_tx_unit|state_reg.data                                                                                ; 0                 ; 6       ;
;      - uart:inst11|uart_tx:uart_tx_unit|state_reg.stop                                                                                ; 0                 ; 6       ;
;      - uart:inst11|uart_tx:uart_tx_unit|n_reg[2]                                                                                      ; 0                 ; 6       ;
;      - uart:inst11|uart_tx:uart_tx_unit|n_reg[1]                                                                                      ; 0                 ; 6       ;
;      - uart:inst11|uart_tx:uart_tx_unit|n_reg[0]                                                                                      ; 0                 ; 6       ;
;      - uart:inst11|uart_tx:uart_tx_unit|tx_reg                                                                                        ; 0                 ; 6       ;
;      - NiosII:inst|reset_n_sources~0                                                                                                  ; 0                 ; 6       ;
;      - uart:inst11|mod_m_counter:baud_gen_unit|r_reg[5]                                                                               ; 0                 ; 6       ;
;      - uart:inst11|mod_m_counter:baud_gen_unit|r_reg[4]                                                                               ; 0                 ; 6       ;
;      - uart:inst11|mod_m_counter:baud_gen_unit|r_reg[7]                                                                               ; 0                 ; 6       ;
;      - uart:inst11|mod_m_counter:baud_gen_unit|r_reg[6]                                                                               ; 0                 ; 6       ;
;      - uart:inst11|mod_m_counter:baud_gen_unit|r_reg[2]                                                                               ; 0                 ; 6       ;
;      - uart:inst11|mod_m_counter:baud_gen_unit|r_reg[0]                                                                               ; 0                 ; 6       ;
;      - uart:inst11|mod_m_counter:baud_gen_unit|r_reg[3]                                                                               ; 0                 ; 6       ;
;      - uart:inst11|mod_m_counter:baud_gen_unit|r_reg[1]                                                                               ; 0                 ; 6       ;
;      - uart:inst11|uart_tx:uart_tx_unit|s_reg[3]                                                                                      ; 0                 ; 6       ;
;      - uart:inst11|uart_tx:uart_tx_unit|s_reg[2]                                                                                      ; 0                 ; 6       ;
;      - uart:inst11|uart_tx:uart_tx_unit|s_reg[1]                                                                                      ; 0                 ; 6       ;
;      - uart:inst11|uart_tx:uart_tx_unit|s_reg[0]                                                                                      ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[42][0]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|r_ptr_reg[5]                                                                                     ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[14][0]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|r_ptr_reg[2]                                                                                     ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[10][0]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[46][0]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|r_ptr_reg[3]                                                                                     ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[22][0]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[50][0]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[18][0]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[54][0]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|r_ptr_reg[4]                                                                                     ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[6][0]                                                                                  ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[34][0]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[2][0]                                                                                  ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[38][0]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[58][0]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[30][0]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[26][0]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[62][0]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|r_ptr_reg[1]                                                                                     ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[21][0]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[13][0]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[5][0]                                                                                  ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[29][0]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[41][0]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[49][0]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[33][0]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[57][0]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[17][0]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[9][0]                                                                                  ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[1][0]                                                                                  ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[25][0]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[45][0]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[53][0]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[37][0]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[61][0]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|r_ptr_reg[0]                                                                                     ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[48][0]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[36][0]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[32][0]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[52][0]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[12][0]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[24][0]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[8][0]                                                                                  ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[28][0]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[16][0]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[4][0]                                                                                  ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[0][0]                                                                                  ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[20][0]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[56][0]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[44][0]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[40][0]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[60][0]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[51][0]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[23][0]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[19][0]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[55][0]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[15][0]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[43][0]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[11][0]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[47][0]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[35][0]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[7][0]                                                                                  ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[3][0]                                                                                  ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[39][0]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[31][0]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[59][0]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[27][0]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[63][0]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|empty_reg                                                                                        ; 0                 ; 6       ;
;      - uart:inst11|uart_tx:uart_tx_unit|state_reg.start                                                                               ; 0                 ; 6       ;
;      - uart:inst11|wdata8_s                                                                                                           ; 0                 ; 6       ;
;      - uart:inst11|wdata8_reg                                                                                                         ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|full_reg                                                                                         ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|w_ptr_reg[0]                                                                                     ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|w_ptr_reg[1]                                                                                     ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|w_ptr_reg[2]                                                                                     ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|w_ptr_reg[3]                                                                                     ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|w_ptr_reg[5]                                                                                     ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|w_ptr_reg[4]                                                                                     ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[13][1]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[14][1]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[12][1]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[15][1]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[38][1]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[37][1]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[36][1]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[39][1]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[6][1]                                                                                  ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[5][1]                                                                                  ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[4][1]                                                                                  ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[7][1]                                                                                  ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[45][1]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[46][1]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[44][1]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[47][1]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[25][1]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[26][1]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[24][1]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[27][1]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[50][1]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[49][1]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[48][1]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[51][1]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[18][1]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[17][1]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[16][1]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[19][1]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[57][1]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[58][1]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[56][1]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[59][1]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[9][1]                                                                                  ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[10][1]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[8][1]                                                                                  ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[11][1]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[34][1]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[33][1]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[32][1]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[35][1]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[2][1]                                                                                  ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[1][1]                                                                                  ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[0][1]                                                                                  ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[3][1]                                                                                  ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[41][1]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[42][1]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[40][1]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[43][1]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[60][1]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[54][1]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[52][1]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[62][1]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[29][1]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[23][1]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[21][1]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[31][1]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[28][1]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[22][1]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[20][1]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[30][1]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[61][1]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[55][1]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[53][1]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[63][1]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[52][2]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[37][2]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[36][2]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[53][2]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[50][2]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[35][2]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[34][2]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[51][2]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[48][2]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[33][2]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[32][2]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[49][2]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[54][2]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[39][2]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[38][2]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[55][2]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[28][2]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[26][2]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[24][2]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[30][2]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[13][2]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[11][2]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[9][2]                                                                                  ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[15][2]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[12][2]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[10][2]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[8][2]                                                                                  ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[14][2]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[29][2]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[27][2]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[25][2]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[31][2]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[17][2]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[5][2]                                                                                  ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[1][2]                                                                                  ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[21][2]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[18][2]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[6][2]                                                                                  ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[2][2]                                                                                  ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[22][2]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[16][2]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[4][2]                                                                                  ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[0][2]                                                                                  ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[20][2]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[19][2]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[7][2]                                                                                  ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[3][2]                                                                                  ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[23][2]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[45][2]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[60][2]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[44][2]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[61][2]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[58][2]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[43][2]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[42][2]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[59][2]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[41][2]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[56][2]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[40][2]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[57][2]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[62][2]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[47][2]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[46][2]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[63][2]                                                                                 ; 0                 ; 6       ;
;      - SENSORS:inst1|SysCon:Sys|RSTi                                                                                                  ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[14][3]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[38][3]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[6][3]                                                                                  ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[46][3]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[50][3]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[26][3]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[18][3]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[58][3]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[34][3]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[10][3]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[2][3]                                                                                  ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[42][3]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[30][3]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[54][3]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[22][3]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[62][3]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[41][3]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[13][3]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[9][3]                                                                                  ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[45][3]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[21][3]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[49][3]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[17][3]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[53][3]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[33][3]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[5][3]                                                                                  ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[1][3]                                                                                  ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[37][3]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[57][3]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[29][3]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[25][3]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[61][3]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[36][3]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[12][3]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[4][3]                                                                                  ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[44][3]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[48][3]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[24][3]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[16][3]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[56][3]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[32][3]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[8][3]                                                                                  ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[0][3]                                                                                  ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[40][3]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[52][3]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[28][3]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[20][3]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[60][3]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[23][3]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[15][3]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[7][3]                                                                                  ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[31][3]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[43][3]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[51][3]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[35][3]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[59][3]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[11][3]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[19][3]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[3][3]                                                                                  ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[27][3]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[47][3]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[55][3]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[39][3]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[63][3]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[50][4]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[49][4]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[48][4]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[51][4]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[25][4]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[26][4]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[24][4]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[27][4]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[17][4]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[18][4]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[16][4]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[19][4]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[58][4]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[57][4]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[56][4]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[59][4]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[7][4]                                                                                  ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[37][4]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[5][4]                                                                                  ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[39][4]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[44][4]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[14][4]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[12][4]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[46][4]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[6][4]                                                                                  ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[36][4]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[4][4]                                                                                  ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[38][4]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[45][4]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[15][4]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[13][4]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[47][4]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[34][4]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[33][4]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[32][4]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[35][4]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[10][4]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[9][4]                                                                                  ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[8][4]                                                                                  ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[11][4]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[2][4]                                                                                  ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[1][4]                                                                                  ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[0][4]                                                                                  ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[3][4]                                                                                  ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[42][4]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[41][4]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[40][4]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[43][4]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[23][4]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[30][4]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[22][4]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[31][4]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[60][4]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[53][4]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[52][4]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[61][4]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[21][4]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[28][4]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[20][4]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[29][4]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[62][4]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[55][4]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[54][4]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[63][4]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[28][5]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[26][5]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[24][5]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[30][5]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[11][5]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[13][5]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[9][5]                                                                                  ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[15][5]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[12][5]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[10][5]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[8][5]                                                                                  ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[14][5]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[29][5]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[27][5]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[25][5]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[31][5]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[50][5]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[38][5]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[34][5]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[54][5]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[37][5]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[49][5]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[33][5]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[53][5]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[36][5]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[48][5]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[32][5]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[52][5]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[51][5]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[39][5]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[35][5]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[55][5]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[5][5]                                                                                  ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[17][5]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[1][5]                                                                                  ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[21][5]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[18][5]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[6][5]                                                                                  ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[2][5]                                                                                  ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[22][5]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[4][5]                                                                                  ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[16][5]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[0][5]                                                                                  ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[20][5]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[19][5]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[7][5]                                                                                  ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[3][5]                                                                                  ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[23][5]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[58][5]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[43][5]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[42][5]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[59][5]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[45][5]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[60][5]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[44][5]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[61][5]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[41][5]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[56][5]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[40][5]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[57][5]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[62][5]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[47][5]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[46][5]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[63][5]                                                                                 ; 0                 ; 6       ;
;      - DecoderPwm:inst8|reg                                                                                                           ; 0                 ; 6       ;
;      - DecoderPwm:inst8|s_pwm                                                                                                         ; 0                 ; 6       ;
;      - DecoderPwm:inst9|reg                                                                                                           ; 0                 ; 6       ;
;      - DecoderPwm:inst9|s_pwm                                                                                                         ; 0                 ; 6       ;
;      - DecoderPwm:inst7|reg                                                                                                           ; 0                 ; 6       ;
;      - DecoderPwm:inst7|s_pwm                                                                                                         ; 0                 ; 6       ;
;      - DecoderPwm:inst6|reg                                                                                                           ; 0                 ; 6       ;
;      - DecoderPwm:inst6|s_pwm                                                                                                         ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[13][6]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[41][6]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[9][6]                                                                                  ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[45][6]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[49][6]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[21][6]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[17][6]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[53][6]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[33][6]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[5][6]                                                                                  ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[1][6]                                                                                  ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[37][6]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[29][6]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[57][6]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[25][6]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[61][6]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[26][6]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[50][6]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[18][6]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[58][6]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[38][6]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[14][6]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[6][6]                                                                                  ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[46][6]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[10][6]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[34][6]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[2][6]                                                                                  ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[42][6]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[54][6]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[30][6]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[22][6]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[62][6]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[36][6]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[12][6]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[4][6]                                                                                  ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[44][6]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[24][6]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[48][6]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[16][6]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[56][6]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[8][6]                                                                                  ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[32][6]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[0][6]                                                                                  ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[40][6]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[52][6]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[28][6]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[20][6]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[60][6]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[51][6]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[43][6]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[35][6]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[59][6]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[15][6]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[23][6]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[7][6]                                                                                  ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[31][6]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[11][6]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[19][6]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[3][6]                                                                                  ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[27][6]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[55][6]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[47][6]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[39][6]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[63][6]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|uart_tx:uart_tx_unit|b_reg[7]                                                                                      ; 0                 ; 6       ;
;      - DecoderPwm:inst6|tick                                                                                                          ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[7][7]                                                                                  ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[37][7]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[5][7]                                                                                  ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[39][7]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[44][7]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[14][7]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[12][7]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[46][7]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[6][7]                                                                                  ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[36][7]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[4][7]                                                                                  ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[38][7]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[45][7]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[15][7]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[13][7]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[47][7]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[50][7]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[49][7]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[48][7]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[51][7]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[25][7]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[26][7]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[24][7]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[27][7]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[17][7]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[18][7]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[16][7]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[19][7]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[58][7]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[57][7]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[56][7]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[59][7]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[9][7]                                                                                  ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[10][7]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[8][7]                                                                                  ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[11][7]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[34][7]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[33][7]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[32][7]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[35][7]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[1][7]                                                                                  ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[2][7]                                                                                  ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[0][7]                                                                                  ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[3][7]                                                                                  ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[42][7]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[41][7]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[40][7]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[43][7]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[23][7]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[30][7]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[22][7]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[31][7]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[60][7]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[53][7]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[52][7]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[61][7]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[21][7]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[28][7]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[20][7]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[29][7]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[62][7]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[55][7]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[54][7]                                                                                 ; 0                 ; 6       ;
;      - uart:inst11|fifo:fifo_tx_unit|array_reg[63][7]                                                                                 ; 0                 ; 6       ;
;      - DecoderPwm:inst6|count[5]                                                                                                      ; 0                 ; 6       ;
;      - DecoderPwm:inst6|count[4]                                                                                                      ; 0                 ; 6       ;
;      - DecoderPwm:inst6|count[3]                                                                                                      ; 0                 ; 6       ;
;      - DecoderPwm:inst6|count[2]                                                                                                      ; 0                 ; 6       ;
;      - DecoderPwm:inst6|count[1]                                                                                                      ; 0                 ; 6       ;
; pwm_in_3                                                                                                                              ;                   ;         ;
;      - DecoderPwm:inst8|s_pwm~feeder                                                                                                  ; 1                 ; 6       ;
; pwm_in_4                                                                                                                              ;                   ;         ;
;      - DecoderPwm:inst9|s_pwm                                                                                                         ; 0                 ; 6       ;
; pwm_in_2                                                                                                                              ;                   ;         ;
;      - DecoderPwm:inst7|s_pwm                                                                                                         ; 0                 ; 6       ;
; pwm_in_1                                                                                                                              ;                   ;         ;
;      - DecoderPwm:inst6|s_pwm                                                                                                         ; 0                 ; 6       ;
; data0_to_the_epcs_flash_controller                                                                                                    ;                   ;         ;
;      - NiosII:inst|epcs_flash_controller:the_epcs_flash_controller|epcs_flash_controller_sub:the_epcs_flash_controller_sub|MISO_reg~0 ; 1                 ; 6       ;
; GPS_RXD                                                                                                                               ;                   ;         ;
;      - NiosII:inst|uart_gps:the_uart_gps|uart_gps_rx:the_uart_gps_rx|altera_std_synchronizer:the_altera_std_synchronizer|din_s1       ; 0                 ; 6       ;
; Xbee_RXD                                                                                                                              ;                   ;         ;
;      - NiosII:inst|uart_xbee:the_uart_xbee|uart_xbee_rx:the_uart_xbee_rx|altera_std_synchronizer:the_altera_std_synchronizer|din_s1   ; 0                 ; 6       ;
+---------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                    ; Location           ; Fan-Out ; Usage                                              ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; CLK_BRD                                                                                                                                                                                                                                                                                                                                                 ; PIN_R8             ; 24      ; Clock                                              ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; CLK_BRD                                                                                                                                                                                                                                                                                                                                                 ; PIN_R8             ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; DecoderPwm:inst6|flag                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X35_Y29_N8  ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DecoderPwm:inst6|s_pwm                                                                                                                                                                                                                                                                                                                                  ; FF_X35_Y29_N27     ; 14      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; DecoderPwm:inst7|flag                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X39_Y27_N16 ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DecoderPwm:inst7|s_pwm                                                                                                                                                                                                                                                                                                                                  ; FF_X39_Y27_N27     ; 14      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; DecoderPwm:inst8|flag                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X35_Y30_N0  ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DecoderPwm:inst8|s_pwm                                                                                                                                                                                                                                                                                                                                  ; FF_X35_Y30_N27     ; 14      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; DecoderPwm:inst9|flag                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X34_Y30_N8  ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DecoderPwm:inst9|s_pwm                                                                                                                                                                                                                                                                                                                                  ; FF_X34_Y30_N27     ; 14      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|NiosII_clock_0:the_NiosII_clock_0|process_0~2                                                                                                                                                                                                                                                                                               ; LCCOMB_X18_Y11_N22 ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|NiosII_clock_1:the_NiosII_clock_1|process_0~2                                                                                                                                                                                                                                                                                               ; LCCOMB_X19_Y11_N6  ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|NiosII_clock_2:the_NiosII_clock_2|NiosII_clock_2_master_FSM:master_FSM|internal_master_read1                                                                                                                                                                                                                                                ; FF_X26_Y26_N11     ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|NiosII_reset_clk_50_domain_synch_module:NiosII_reset_clk_50_domain_synch|data_out                                                                                                                                                                                                                                                           ; FF_X1_Y16_N17      ; 22      ; Async. clear                                       ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; NiosII:inst|NiosII_reset_sdram_clk_domain_synch_module:NiosII_reset_sdram_clk_domain_synch|data_out                                                                                                                                                                                                                                                     ; FF_X20_Y2_N15      ; 304     ; Async. clear, Async. load                          ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; NiosII:inst|NiosII_reset_sys_clk_domain_synch_module:NiosII_reset_sys_clk_domain_synch|data_out                                                                                                                                                                                                                                                         ; FF_X18_Y32_N25     ; 3339    ; Async. clear                                       ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; NiosII:inst|PWM_1:the_PWM_1|process_0~0                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X27_Y25_N8  ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|PWM_2:the_PWM_2|process_0~0                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X27_Y25_N26 ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|PWM_3:the_PWM_3|process_0~2                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X27_Y25_N20 ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|PWM_4:the_PWM_4|process_0~2                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X30_Y24_N10 ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|cpu:the_cpu|A_ci_multi_stall                                                                                                                                                                                                                                                                                                                ; FF_X41_Y18_N17     ; 831     ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|cpu:the_cpu|A_dc_rd_addr_cnt[3]~0                                                                                                                                                                                                                                                                                                           ; LCCOMB_X31_Y20_N28 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|cpu:the_cpu|A_dc_rd_data_cnt[2]~0                                                                                                                                                                                                                                                                                                           ; LCCOMB_X31_Y17_N26 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|cpu:the_cpu|A_dc_rd_data_cnt[2]~1                                                                                                                                                                                                                                                                                                           ; LCCOMB_X31_Y20_N6  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|cpu:the_cpu|A_dc_wb_en                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X25_Y20_N0  ; 4       ; Clock enable, Read enable                          ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|cpu:the_cpu|A_dc_wb_update_av_writedata                                                                                                                                                                                                                                                                                                     ; LCCOMB_X32_Y20_N8  ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|cpu:the_cpu|A_dc_wb_wr_want_dmaster                                                                                                                                                                                                                                                                                                         ; LCCOMB_X32_Y20_N26 ; 22      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|cpu:the_cpu|A_dc_wr_data_cnt[2]~0                                                                                                                                                                                                                                                                                                           ; LCCOMB_X32_Y20_N4  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|cpu:the_cpu|A_dc_xfer_rd_data_starting                                                                                                                                                                                                                                                                                                      ; FF_X31_Y17_N9      ; 23      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|cpu:the_cpu|A_dc_xfer_wr_active                                                                                                                                                                                                                                                                                                             ; FF_X17_Y19_N25     ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|cpu:the_cpu|A_ienable_reg_irq0~0                                                                                                                                                                                                                                                                                                            ; LCCOMB_X28_Y15_N16 ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|cpu:the_cpu|A_mul_stall_d3                                                                                                                                                                                                                                                                                                                  ; FF_X35_Y14_N9      ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|cpu:the_cpu|A_slow_inst_result_en~0                                                                                                                                                                                                                                                                                                         ; LCCOMB_X30_Y17_N6  ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|cpu:the_cpu|A_stall~0                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X32_Y17_N12 ; 903     ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|cpu:the_cpu|A_wr_dst_reg_from_M                                                                                                                                                                                                                                                                                                             ; FF_X23_Y8_N3       ; 4       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|cpu:the_cpu|Add8~5                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X34_Y10_N4  ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|cpu:the_cpu|D_ctrl_src2_choose_imm                                                                                                                                                                                                                                                                                                          ; FF_X24_Y7_N19      ; 33      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|cpu:the_cpu|D_ic_fill_starting~1                                                                                                                                                                                                                                                                                                            ; LCCOMB_X25_Y13_N24 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|cpu:the_cpu|E_hbreak_req                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X25_Y15_N16 ; 33      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|cpu:the_cpu|E_iw[0]                                                                                                                                                                                                                                                                                                                         ; FF_X25_Y15_N9      ; 18      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|cpu:the_cpu|E_iw[4]                                                                                                                                                                                                                                                                                                                         ; FF_X23_Y15_N31     ; 34      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|cpu:the_cpu|F_stall                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X20_Y16_N4  ; 182     ; Clock enable, Read enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|cpu:the_cpu|M_bht_wr_en_unfiltered                                                                                                                                                                                                                                                                                                          ; LCCOMB_X25_Y10_N26 ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|cpu:the_cpu|M_br_cond_taken_history[0]~0                                                                                                                                                                                                                                                                                                    ; LCCOMB_X20_Y16_N22 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|cpu:the_cpu|M_ctrl_rdctl_inst                                                                                                                                                                                                                                                                                                               ; FF_X28_Y15_N3      ; 32      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|cpu:the_cpu|M_pipe_flush                                                                                                                                                                                                                                                                                                                    ; FF_X25_Y19_N9      ; 57      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|cpu:the_cpu|M_rot_rn[3]                                                                                                                                                                                                                                                                                                                     ; FF_X34_Y10_N9      ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_sjd1:auto_generated|ram_block1a0~0                                                                                                                                                                                                                          ; LCCOMB_X20_Y16_N28 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|Equal2~0                                                                                                                                                          ; LCCOMB_X16_Y24_N14 ; 43      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|Equal2~1                                                                                                                                                          ; LCCOMB_X19_Y22_N28 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jxuir                                                                                                                                                             ; FF_X17_Y25_N1      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_action_ocimem_a                                                                                                                                              ; LCCOMB_X17_Y22_N8  ; 15      ; Clock enable, Sync. load                           ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_action_ocimem_a~0                                                                                                                                            ; LCCOMB_X16_Y24_N8  ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_action_ocimem_b                                                                                                                                              ; LCCOMB_X19_Y22_N2  ; 34      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_action_tracectrl~0                                                                                                                                           ; LCCOMB_X19_Y22_N18 ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_action_tracemem_a                                                                                                                                            ; LCCOMB_X19_Y22_N20 ; 7       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_action_tracemem_b                                                                                                                                            ; LCCOMB_X18_Y21_N0  ; 2       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|update_jdo_strobe                                                                                                                                                 ; FF_X18_Y23_N25     ; 39      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|internal_sr[25]~104                                                                                                                                                     ; LCCOMB_X16_Y23_N16 ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|internal_sr[8]~23                                                                                                                                                       ; LCCOMB_X17_Y24_N24 ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|internal_sr~32                                                                                                                                                          ; LCCOMB_X16_Y23_N28 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_jtag_debug_module_phy|virtual_state_sdr~0                                                                                                                                                            ; LCCOMB_X17_Y24_N22 ; 23      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_jtag_debug_module_phy|virtual_state_uir~0                                                                                                                                                            ; LCCOMB_X17_Y24_N2  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_avalon_reg:the_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                                                                                                                                                   ; LCCOMB_X24_Y22_N22 ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_break:the_cpu_nios2_oci_break|internal_dbrk0[26]~0                                                                                                                                                                                                                                ; LCCOMB_X17_Y22_N30 ; 27      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_break:the_cpu_nios2_oci_break|internal_dbrk0[63]~1                                                                                                                                                                                                                                ; LCCOMB_X17_Y22_N16 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_break:the_cpu_nios2_oci_break|internal_dbrk0[72]~2                                                                                                                                                                                                                                ; LCCOMB_X18_Y22_N4  ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_break:the_cpu_nios2_oci_break|internal_dbrk1[26]~0                                                                                                                                                                                                                                ; LCCOMB_X17_Y22_N20 ; 27      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_break:the_cpu_nios2_oci_break|internal_dbrk1[32]~1                                                                                                                                                                                                                                ; LCCOMB_X17_Y22_N6  ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_break:the_cpu_nios2_oci_break|internal_dbrk1[72]~2                                                                                                                                                                                                                                ; LCCOMB_X18_Y20_N12 ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_break:the_cpu_nios2_oci_break|process_5~1                                                                                                                                                                                                                                         ; LCCOMB_X17_Y22_N4  ; 27      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_break:the_cpu_nios2_oci_break|process_6~0                                                                                                                                                                                                                                         ; LCCOMB_X17_Y22_N10 ; 27      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_break:the_cpu_nios2_oci_break|xbrk_ctrl0[0]~1                                                                                                                                                                                                                                     ; LCCOMB_X19_Y19_N20 ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_break:the_cpu_nios2_oci_break|xbrk_ctrl1[0]~0                                                                                                                                                                                                                                     ; LCCOMB_X19_Y19_N30 ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_im:the_cpu_nios2_oci_im|internal_trc_im_addr[6]~9                                                                                                                                                                                                                                 ; LCCOMB_X18_Y23_N22 ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_im:the_cpu_nios2_oci_im|module_input15~0                                                                                                                                                                                                                                          ; LCCOMB_X19_Y20_N4  ; 4       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_im:the_cpu_nios2_oci_im|process_0~0                                                                                                                                                                                                                                               ; LCCOMB_X18_Y23_N28 ; 9       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_itrace:the_cpu_nios2_oci_itrace|internal_dct_buffer[11]~4                                                                                                                                                                                                                         ; LCCOMB_X20_Y15_N18 ; 30      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_itrace:the_cpu_nios2_oci_itrace|internal_dct_count[2]~6                                                                                                                                                                                                                           ; LCCOMB_X20_Y16_N18 ; 34      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_itrace:the_cpu_nios2_oci_itrace|internal_dct_count[2]~7                                                                                                                                                                                                                           ; LCCOMB_X20_Y15_N30 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_itrace:the_cpu_nios2_oci_itrace|itm[29]~71                                                                                                                                                                                                                                        ; LCCOMB_X23_Y12_N4  ; 5       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_itrace:the_cpu_nios2_oci_itrace|pending_excaddr[24]~1                                                                                                                                                                                                                             ; LCCOMB_X20_Y15_N28 ; 31      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_itrace:the_cpu_nios2_oci_itrace|process_2~2                                                                                                                                                                                                                                       ; LCCOMB_X26_Y11_N0  ; 13      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_itrace:the_cpu_nios2_oci_itrace|sync_timer[5]~5                                                                                                                                                                                                                                   ; LCCOMB_X20_Y16_N6  ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_itrace:the_cpu_nios2_oci_itrace|trc_clear                                                                                                                                                                                                                                         ; FF_X19_Y20_N9      ; 47      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|MonWr                                                                                                                                                                                                                                                     ; FF_X19_Y22_N13     ; 3       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|internal_MonDReg[0]~17                                                                                                                                                                                                                                    ; LCCOMB_X19_Y22_N10 ; 29      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|internal_MonDReg[25]~20                                                                                                                                                                                                                                   ; LCCOMB_X19_Y22_N4  ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|module_input6                                                                                                                                                                                                                                             ; LCCOMB_X24_Y22_N0  ; 2       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|cpu:the_cpu|d_address_offset_field[0]~0                                                                                                                                                                                                                                                                                                     ; LCCOMB_X27_Y20_N20 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|cpu:the_cpu|dc_data_wr_port_en                                                                                                                                                                                                                                                                                                              ; LCCOMB_X31_Y20_N20 ; 4       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|cpu:the_cpu|dc_tag_wr_port_en                                                                                                                                                                                                                                                                                                               ; LCCOMB_X31_Y15_N14 ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|cpu:the_cpu|i_readdatavalid_d1                                                                                                                                                                                                                                                                                                              ; FF_X25_Y21_N29     ; 11      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|cpu:the_cpu|ic_fill_ap_offset[1]~0                                                                                                                                                                                                                                                                                                          ; LCCOMB_X25_Y17_N2  ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|cpu:the_cpu|ic_fill_dp_offset_en~0                                                                                                                                                                                                                                                                                                          ; LCCOMB_X30_Y13_N10 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|cpu:the_cpu|ic_fill_valid_bits_en                                                                                                                                                                                                                                                                                                           ; LCCOMB_X25_Y13_N6  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|cpu:the_cpu|ic_tag_clr_valid_bits_nxt~2                                                                                                                                                                                                                                                                                                     ; LCCOMB_X25_Y13_N30 ; 9       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|cpu:the_cpu|ic_tag_wraddress[2]~5                                                                                                                                                                                                                                                                                                           ; LCCOMB_X25_Y13_N8  ; 8       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|cpu:the_cpu|ic_tag_wren                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X34_Y21_N8  ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|cpu:the_cpu|internal_d_writedata[27]~32                                                                                                                                                                                                                                                                                                     ; LCCOMB_X32_Y20_N18 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|cpu:the_cpu|process_142~0                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X31_Y15_N28 ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|altshift_taps:sign_dffe31_rtl_0|shift_taps_16n:auto_generated|cntr_p8h:cntr5|counter_reg_bit[0]~0 ; LCCOMB_X37_Y19_N6  ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|altshift_taps:sign_dffe31_rtl_0|shift_taps_16n:auto_generated|dffe6                               ; FF_X37_Y19_N3      ; 2       ; Async. clear                                       ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|lpm_add_sub:add_sub1|add_sub_hth:auto_generated|pipeline_dffe[8]                                  ; FF_X39_Y17_N21     ; 96      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|man_add_sub_res_mag_w2[26]~2                                                                      ; LCCOMB_X41_Y12_N8  ; 31      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|man_leading_zeros_dffe31[4]                                                                       ; FF_X44_Y12_N27     ; 22      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|cpu_data_master_arbitrator:the_cpu_data_master|process_1~0                                                                                                                                                                                                                                                                                  ; LCCOMB_X27_Y22_N24 ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|cpu_instruction_master_arbitrator:the_cpu_instruction_master|process_1~0                                                                                                                                                                                                                                                                    ; LCCOMB_X25_Y21_N22 ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|data_tx:the_data_tx|process_0~3                                                                                                                                                                                                                                                                                                             ; LCCOMB_X27_Y25_N6  ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|epcs_flash_controller:the_epcs_flash_controller|epcs_flash_controller_sub:the_epcs_flash_controller_sub|control_wr_strobe                                                                                                                                                                                                                   ; LCCOMB_X23_Y24_N28 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|epcs_flash_controller:the_epcs_flash_controller|epcs_flash_controller_sub:the_epcs_flash_controller_sub|endofpacketvalue_wr_strobe                                                                                                                                                                                                          ; LCCOMB_X23_Y24_N4  ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|epcs_flash_controller:the_epcs_flash_controller|epcs_flash_controller_sub:the_epcs_flash_controller_sub|process_11~0                                                                                                                                                                                                                        ; LCCOMB_X18_Y25_N26 ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|epcs_flash_controller:the_epcs_flash_controller|epcs_flash_controller_sub:the_epcs_flash_controller_sub|process_6~0                                                                                                                                                                                                                         ; LCCOMB_X21_Y25_N12 ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|epcs_flash_controller:the_epcs_flash_controller|epcs_flash_controller_sub:the_epcs_flash_controller_sub|shift_reg[1]~12                                                                                                                                                                                                                     ; LCCOMB_X18_Y25_N14 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|epcs_flash_controller:the_epcs_flash_controller|epcs_flash_controller_sub:the_epcs_flash_controller_sub|slaveselect_wr_strobe                                                                                                                                                                                                               ; LCCOMB_X23_Y24_N26 ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|epcs_flash_controller:the_epcs_flash_controller|epcs_flash_controller_sub:the_epcs_flash_controller_sub|transmitting~0                                                                                                                                                                                                                      ; LCCOMB_X18_Y25_N20 ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|epcs_flash_controller:the_epcs_flash_controller|epcs_flash_controller_sub:the_epcs_flash_controller_sub|write_tx_holding                                                                                                                                                                                                                    ; LCCOMB_X24_Y26_N0  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                                                                                               ; LCCOMB_X19_Y27_N2  ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                                                                                                         ; LCCOMB_X17_Y27_N2  ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|wdata[7]~0                                                                                                                                                                                                                                                            ; LCCOMB_X17_Y27_N20 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|write_stalled~1                                                                                                                                                                                                                                                       ; LCCOMB_X17_Y27_N10 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|jtag_uart:the_jtag_uart|fifo_rd~0                                                                                                                                                                                                                                                                                                           ; LCCOMB_X23_Y27_N10 ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|jtag_uart:the_jtag_uart|fifo_wr                                                                                                                                                                                                                                                                                                             ; FF_X23_Y27_N3      ; 15      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|jtag_uart:the_jtag_uart|ien_AE~0                                                                                                                                                                                                                                                                                                            ; LCCOMB_X23_Y27_N4  ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                                                                                                                                                  ; LCCOMB_X19_Y28_N14 ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                                                                                  ; LCCOMB_X21_Y27_N28 ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|jtag_uart:the_jtag_uart|r_val~0                                                                                                                                                                                                                                                                                                             ; LCCOMB_X19_Y27_N10 ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|jtag_uart:the_jtag_uart|wr_rfifo                                                                                                                                                                                                                                                                                                            ; LCCOMB_X19_Y28_N22 ; 13      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|out_test:the_out_test|data_out[3]~1                                                                                                                                                                                                                                                                                                         ; LCCOMB_X27_Y26_N0  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|pll:the_pll|pll_altpll_8ra2:sd1|wire_pll7_clk[0]                                                                                                                                                                                                                                                                                            ; PLL_4              ; 5092    ; Clock                                              ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; NiosII:inst|pll:the_pll|pll_altpll_8ra2:sd1|wire_pll7_clk[1]                                                                                                                                                                                                                                                                                            ; PLL_4              ; 440     ; Clock                                              ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; NiosII:inst|pll:the_pll|pll_altpll_8ra2:sd1|wire_pll7_locked                                                                                                                                                                                                                                                                                            ; PLL_4              ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|pll:the_pll|prev_reset                                                                                                                                                                                                                                                                                                                      ; FF_X26_Y26_N17     ; 2       ; Async. clear                                       ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; NiosII:inst|reset_n_sources~0                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X25_Y30_N0  ; 6       ; Async. clear                                       ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; NiosII:inst|sample_time:the_sample_time|process_0~0                                                                                                                                                                                                                                                                                                     ; LCCOMB_X24_Y29_N12 ; 20      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|sample_time:the_sample_time|process_0~1                                                                                                                                                                                                                                                                                                     ; LCCOMB_X24_Y29_N6  ; 20      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|sdram:the_sdram|Mux14~0                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X21_Y2_N24  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|sdram:the_sdram|Mux32~2                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X16_Y1_N10  ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|sdram:the_sdram|active_addr[8]~4                                                                                                                                                                                                                                                                                                            ; LCCOMB_X20_Y3_N22  ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|sdram:the_sdram|active_rnw~4                                                                                                                                                                                                                                                                                                                ; LCCOMB_X20_Y3_N26  ; 34      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|sdram:the_sdram|f_select                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X16_Y3_N22  ; 9       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|sdram:the_sdram|i_cmd[3]~0                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X20_Y2_N4   ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|sdram:the_sdram|i_refs[0]~0                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X20_Y2_N14  ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|sdram:the_sdram|i_state[0]                                                                                                                                                                                                                                                                                                                  ; FF_X20_Y2_N19      ; 19      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|sdram:the_sdram|i_state[1]                                                                                                                                                                                                                                                                                                                  ; FF_X21_Y2_N11      ; 22      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|sdram:the_sdram|m_addr[12]~5                                                                                                                                                                                                                                                                                                                ; LCCOMB_X19_Y3_N30  ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|sdram:the_sdram|m_addr[4]~10                                                                                                                                                                                                                                                                                                                ; LCCOMB_X19_Y3_N8   ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|sdram:the_sdram|m_bank[0]~1                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X19_Y1_N26  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|sdram:the_sdram|m_count[1]~13                                                                                                                                                                                                                                                                                                               ; LCCOMB_X18_Y1_N4   ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|sdram:the_sdram|m_state[6]                                                                                                                                                                                                                                                                                                                  ; FF_X18_Y3_N17      ; 40      ; Clock enable, Sync. load                           ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|sdram:the_sdram|m_state[7]                                                                                                                                                                                                                                                                                                                  ; FF_X15_Y1_N17      ; 33      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|sdram:the_sdram|oe                                                                                                                                                                                                                                                                                                                          ; FF_X16_Y3_N7       ; 16      ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module|entry_0[42]~0                                                                                                                                                                                                                                                         ; LCCOMB_X18_Y5_N20  ; 43      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module|entry_1[42]~0                                                                                                                                                                                                                                                         ; LCCOMB_X18_Y5_N26  ; 43      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_NiosII_clock_0_out_to_sdram_s1_module:rdv_fifo_for_NiosII_clock_0_out_to_sdram_s1|process_0~0                                                                                                                                                                                                 ; LCCOMB_X19_Y8_N14  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_NiosII_clock_0_out_to_sdram_s1_module:rdv_fifo_for_NiosII_clock_0_out_to_sdram_s1|process_10~0                                                                                                                                                                                                ; LCCOMB_X19_Y8_N24  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_NiosII_clock_0_out_to_sdram_s1_module:rdv_fifo_for_NiosII_clock_0_out_to_sdram_s1|process_12~0                                                                                                                                                                                                ; LCCOMB_X19_Y11_N20 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_NiosII_clock_0_out_to_sdram_s1_module:rdv_fifo_for_NiosII_clock_0_out_to_sdram_s1|process_15~0                                                                                                                                                                                                ; LCCOMB_X18_Y11_N24 ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_NiosII_clock_0_out_to_sdram_s1_module:rdv_fifo_for_NiosII_clock_0_out_to_sdram_s1|process_1~0                                                                                                                                                                                                 ; LCCOMB_X19_Y8_N26  ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_NiosII_clock_0_out_to_sdram_s1_module:rdv_fifo_for_NiosII_clock_0_out_to_sdram_s1|process_2~0                                                                                                                                                                                                 ; LCCOMB_X19_Y8_N20  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_NiosII_clock_0_out_to_sdram_s1_module:rdv_fifo_for_NiosII_clock_0_out_to_sdram_s1|process_4~0                                                                                                                                                                                                 ; LCCOMB_X19_Y8_N0   ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_NiosII_clock_0_out_to_sdram_s1_module:rdv_fifo_for_NiosII_clock_0_out_to_sdram_s1|process_6~0                                                                                                                                                                                                 ; LCCOMB_X19_Y8_N12  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_NiosII_clock_0_out_to_sdram_s1_module:rdv_fifo_for_NiosII_clock_0_out_to_sdram_s1|process_8~0                                                                                                                                                                                                 ; LCCOMB_X19_Y8_N8   ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|timer_ONOF:the_timer_ONOF|process_0~0                                                                                                                                                                                                                                                                                                       ; LCCOMB_X36_Y21_N0  ; 24      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|timer_ONOF:the_timer_ONOF|process_0~1                                                                                                                                                                                                                                                                                                       ; LCCOMB_X36_Y21_N18 ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|uart_gps:the_uart_gps|uart_gps_regs:the_uart_gps_regs|control_wr_strobe~0                                                                                                                                                                                                                                                                   ; LCCOMB_X31_Y29_N26 ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|uart_gps:the_uart_gps|uart_gps_regs:the_uart_gps_regs|tx_wr_strobe~0                                                                                                                                                                                                                                                                        ; LCCOMB_X31_Y29_N16 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|uart_gps:the_uart_gps|uart_gps_rx:the_uart_gps_rx|got_new_char                                                                                                                                                                                                                                                                              ; LCCOMB_X30_Y31_N8  ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|uart_gps:the_uart_gps|uart_gps_rx:the_uart_gps_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[2]~0                                                                                                                                                                                                                                  ; LCCOMB_X30_Y30_N20 ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|uart_gps:the_uart_gps|uart_gps_tx:the_uart_gps_tx|process_4~0                                                                                                                                                                                                                                                                               ; LCCOMB_X31_Y29_N20 ; 10      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|uart_gps:the_uart_gps|uart_gps_tx:the_uart_gps_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx5_in[0]~1                                                                                                                                                                                                                           ; LCCOMB_X29_Y29_N20 ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|uart_xbee:the_uart_xbee|uart_xbee_regs:the_uart_xbee_regs|control_wr_strobe~0                                                                                                                                                                                                                                                               ; LCCOMB_X35_Y27_N20 ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|uart_xbee:the_uart_xbee|uart_xbee_regs:the_uart_xbee_regs|tx_wr_strobe~0                                                                                                                                                                                                                                                                    ; LCCOMB_X35_Y27_N22 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|uart_xbee:the_uart_xbee|uart_xbee_rx:the_uart_xbee_rx|got_new_char                                                                                                                                                                                                                                                                          ; LCCOMB_X37_Y28_N0  ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|uart_xbee:the_uart_xbee|uart_xbee_rx:the_uart_xbee_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[5]~0                                                                                                                                                                                                                              ; LCCOMB_X37_Y27_N20 ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|uart_xbee:the_uart_xbee|uart_xbee_tx:the_uart_xbee_tx|process_4~0                                                                                                                                                                                                                                                                           ; LCCOMB_X31_Y31_N30 ; 10      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NiosII:inst|uart_xbee:the_uart_xbee|uart_xbee_tx:the_uart_xbee_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx5_in[1]~1                                                                                                                                                                                                                       ; LCCOMB_X31_Y31_N4  ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; PWM:inst2|Equal0~0                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X20_Y30_N4  ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RST_BRD                                                                                                                                                                                                                                                                                                                                                 ; PIN_J15            ; 572     ; Async. clear, Clock enable                         ; no     ; --                   ; --               ; --                        ;
; SENSORS:inst1|GPIO_Adapter:GPIO_AceleX|P_O[10]~0                                                                                                                                                                                                                                                                                                        ; LCCOMB_X43_Y24_N28 ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SENSORS:inst1|GPIO_Adapter:GPIO_AceleY|P_O[6]~1                                                                                                                                                                                                                                                                                                         ; LCCOMB_X43_Y24_N0  ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SENSORS:inst1|GPIO_Adapter:GPIO_AceleZ|P_O[13]~0                                                                                                                                                                                                                                                                                                        ; LCCOMB_X43_Y24_N10 ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SENSORS:inst1|GPIO_Adapter:GPIO_GyrosX|P_O[13]~0                                                                                                                                                                                                                                                                                                        ; LCCOMB_X43_Y26_N28 ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SENSORS:inst1|GPIO_Adapter:GPIO_GyrosY|P_O[6]~0                                                                                                                                                                                                                                                                                                         ; LCCOMB_X43_Y26_N26 ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SENSORS:inst1|GPIO_Adapter:GPIO_GyrosZ|P_O[11]~0                                                                                                                                                                                                                                                                                                        ; LCCOMB_X43_Y26_N16 ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SENSORS:inst1|GPIO_Adapter:GPIO_MagneX|P_O[12]~0                                                                                                                                                                                                                                                                                                        ; LCCOMB_X43_Y26_N24 ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SENSORS:inst1|GPIO_Adapter:GPIO_MagneY|P_O[5]~0                                                                                                                                                                                                                                                                                                         ; LCCOMB_X43_Y26_N20 ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SENSORS:inst1|GPIO_Adapter:GPIO_MagneZ|P_O[15]~1                                                                                                                                                                                                                                                                                                        ; LCCOMB_X43_Y26_N18 ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SENSORS:inst1|GPIO_Adapter:GPIO_TempGyro|P_O[6]~3                                                                                                                                                                                                                                                                                                       ; LCCOMB_X43_Y26_N22 ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SENSORS:inst1|I2C_CORE:I2C|CORE_I2C:U2|I2C_DATA_O[6]~0                                                                                                                                                                                                                                                                                                  ; LCCOMB_X40_Y20_N26 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SENSORS:inst1|I2C_CORE:I2C|CORE_I2C:U2|NB[0]~6                                                                                                                                                                                                                                                                                                          ; LCCOMB_X44_Y20_N18 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SENSORS:inst1|I2C_CORE:I2C|CORE_I2C:U2|Q                                                                                                                                                                                                                                                                                                                ; FF_X44_Y22_N13     ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SENSORS:inst1|I2C_CORE:I2C|CORE_I2C:U2|Tramainit[29]~8                                                                                                                                                                                                                                                                                                  ; LCCOMB_X41_Y21_N8  ; 23      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SENSORS:inst1|I2C_CORE:I2C|CORE_I2C:U2|Y[1]~8                                                                                                                                                                                                                                                                                                           ; LCCOMB_X43_Y22_N30 ; 6       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; SENSORS:inst1|I2C_CORE:I2C|CORE_I2C:U2|cmd_ok                                                                                                                                                                                                                                                                                                           ; FF_X40_Y22_N15     ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SENSORS:inst1|I2C_CORE:I2C|CORE_I2C:U2|state.ReadB                                                                                                                                                                                                                                                                                                      ; FF_X38_Y21_N27     ; 21      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; SENSORS:inst1|I2C_CORE:I2C|CORE_I2C:U2|state.WriteB                                                                                                                                                                                                                                                                                                     ; FF_X43_Y21_N29     ; 19      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; SENSORS:inst1|I2C_CORE:I2C|ControllerI2C:U1|CountReg[1]~0                                                                                                                                                                                                                                                                                               ; LCCOMB_X37_Y24_N30 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SENSORS:inst1|I2C_CORE:I2C|ControllerI2C:U1|Decoder0~0                                                                                                                                                                                                                                                                                                  ; LCCOMB_X40_Y24_N20 ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SENSORS:inst1|I2C_CORE:I2C|ControllerI2C:U1|Decoder0~1                                                                                                                                                                                                                                                                                                  ; LCCOMB_X40_Y24_N26 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SENSORS:inst1|I2C_CORE:I2C|ControllerI2C:U1|Decoder0~2                                                                                                                                                                                                                                                                                                  ; LCCOMB_X40_Y24_N22 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SENSORS:inst1|I2C_CORE:I2C|ControllerI2C:U1|I2CData~1                                                                                                                                                                                                                                                                                                   ; LCCOMB_X40_Y24_N16 ; 3       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; SENSORS:inst1|I2C_CORE:I2C|ControllerI2C:U1|RxSta~1                                                                                                                                                                                                                                                                                                     ; LCCOMB_X38_Y21_N24 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SENSORS:inst1|SBAController:MasterController|DAT_O[6]~17                                                                                                                                                                                                                                                                                                ; LCCOMB_X43_Y24_N16 ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SENSORS:inst1|SBAController:MasterController|\Main:AceleX[0]~1                                                                                                                                                                                                                                                                                          ; LCCOMB_X44_Y26_N2  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SENSORS:inst1|SBAController:MasterController|\Main:AceleX[8]~1                                                                                                                                                                                                                                                                                          ; LCCOMB_X47_Y27_N6  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SENSORS:inst1|SBAController:MasterController|\Main:AceleY[0]~0                                                                                                                                                                                                                                                                                          ; LCCOMB_X47_Y27_N14 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SENSORS:inst1|SBAController:MasterController|\Main:AceleY[8]~0                                                                                                                                                                                                                                                                                          ; LCCOMB_X47_Y27_N8  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SENSORS:inst1|SBAController:MasterController|\Main:AceleZ[0]~0                                                                                                                                                                                                                                                                                          ; LCCOMB_X47_Y27_N0  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SENSORS:inst1|SBAController:MasterController|\Main:AceleZ[8]~0                                                                                                                                                                                                                                                                                          ; LCCOMB_X47_Y27_N20 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SENSORS:inst1|SBAController:MasterController|\Main:Dlytmp[13]~1                                                                                                                                                                                                                                                                                         ; LCCOMB_X48_Y25_N6  ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SENSORS:inst1|SBAController:MasterController|\Main:GyrosX[0]~1                                                                                                                                                                                                                                                                                          ; LCCOMB_X44_Y26_N0  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SENSORS:inst1|SBAController:MasterController|\Main:GyrosX[8]~0                                                                                                                                                                                                                                                                                          ; LCCOMB_X44_Y26_N14 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SENSORS:inst1|SBAController:MasterController|\Main:GyrosY[0]~0                                                                                                                                                                                                                                                                                          ; LCCOMB_X47_Y27_N12 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SENSORS:inst1|SBAController:MasterController|\Main:GyrosY[8]~0                                                                                                                                                                                                                                                                                          ; LCCOMB_X46_Y24_N18 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SENSORS:inst1|SBAController:MasterController|\Main:GyrosZ[0]~0                                                                                                                                                                                                                                                                                          ; LCCOMB_X47_Y26_N20 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SENSORS:inst1|SBAController:MasterController|\Main:GyrosZ[8]~2                                                                                                                                                                                                                                                                                          ; LCCOMB_X47_Y27_N18 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SENSORS:inst1|SBAController:MasterController|\Main:MagneX[0]~0                                                                                                                                                                                                                                                                                          ; LCCOMB_X47_Y27_N16 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SENSORS:inst1|SBAController:MasterController|\Main:MagneX[8]~2                                                                                                                                                                                                                                                                                          ; LCCOMB_X47_Y27_N24 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SENSORS:inst1|SBAController:MasterController|\Main:MagneY[0]~5                                                                                                                                                                                                                                                                                          ; LCCOMB_X47_Y27_N28 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SENSORS:inst1|SBAController:MasterController|\Main:MagneY[8]~5                                                                                                                                                                                                                                                                                          ; LCCOMB_X47_Y27_N10 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SENSORS:inst1|SBAController:MasterController|\Main:MagneZ[0]~4                                                                                                                                                                                                                                                                                          ; LCCOMB_X47_Y27_N30 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SENSORS:inst1|SBAController:MasterController|\Main:MagneZ[8]~0                                                                                                                                                                                                                                                                                          ; LCCOMB_X47_Y27_N4  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SENSORS:inst1|SBAController:MasterController|\Main:TempGy[0]~0                                                                                                                                                                                                                                                                                          ; LCCOMB_X47_Y27_N22 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SENSORS:inst1|SBAController:MasterController|\Main:TempGy[8]~0                                                                                                                                                                                                                                                                                          ; LCCOMB_X47_Y27_N26 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SENSORS:inst1|SBAController:MasterController|adr[5]~19                                                                                                                                                                                                                                                                                                  ; LCCOMB_X43_Y26_N14 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SENSORS:inst1|SBAController:MasterController|step[1]~2                                                                                                                                                                                                                                                                                                  ; LCCOMB_X49_Y24_N4  ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SENSORS:inst1|SBAController:MasterController|step[6]                                                                                                                                                                                                                                                                                                    ; FF_X49_Y24_N17     ; 37      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; SENSORS:inst1|SysCon:Sys|RST_O                                                                                                                                                                                                                                                                                                                          ; FF_X51_Y24_N1      ; 109     ; Clock enable, Sync. clear, Sync. load              ; no     ; --                   ; --               ; --                        ;
; SENSORS:inst1|SysCon:Sys|RST_O                                                                                                                                                                                                                                                                                                                          ; FF_X51_Y24_N1      ; 95      ; Async. clear                                       ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; SENSORS:inst1|SysCon:Sys|RSTi                                                                                                                                                                                                                                                                                                                           ; FF_X51_Y24_N3      ; 1       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                            ; JTAG_X1_Y17_N0     ; 162     ; Clock                                              ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                            ; JTAG_X1_Y17_N0     ; 21      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; rtl~0                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X41_Y16_N8  ; 10      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|clr_reg                                                                                                                                                                                                                                                                                                                                ; FF_X16_Y25_N15     ; 71      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irf_reg[1][0]~5                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X15_Y25_N14 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irf_reg[2][0]~12                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X15_Y25_N26 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irsr_reg[2]~3                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X16_Y25_N20 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|node_ena~3                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X15_Y26_N26 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|shadow_irf_reg[1][0]~2                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X16_Y26_N12 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|shadow_irf_reg[2][0]~9                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X16_Y26_N30 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]~7                                                                                                                                                                                                                                                                                                   ; LCCOMB_X15_Y26_N12 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[2]~10                                                                                                                                                                                                                                                                                             ; LCCOMB_X15_Y26_N22 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[2]~19                                                                                                                                                                                                                                                                                             ; LCCOMB_X15_Y24_N30 ; 5       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                                                                                                                     ; FF_X17_Y26_N1      ; 15      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                                                                                                                    ; FF_X18_Y26_N9      ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                                                                                                                     ; FF_X17_Y26_N29     ; 34      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                                                                                                                     ; FF_X15_Y24_N1      ; 40      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                                                                                                     ; FF_X15_Y24_N21     ; 11      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|virtual_ir_dr_scan_proc~0                                                                                                                                                                                                                                                                                                              ; LCCOMB_X17_Y26_N22 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                                                                                                                                                                                                                                    ; FF_X14_Y25_N17     ; 26      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~1                                                                                                                                                                                                                                                                                                                ; LCCOMB_X11_Y11_N0  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~10                                                                                                                                                                                                                                                                                                               ; LCCOMB_X11_Y11_N24 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~11                                                                                                                                                                                                                                                                                                               ; LCCOMB_X11_Y11_N26 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~12                                                                                                                                                                                                                                                                                                               ; LCCOMB_X10_Y12_N28 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~13                                                                                                                                                                                                                                                                                                               ; LCCOMB_X12_Y16_N0  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~14                                                                                                                                                                                                                                                                                                               ; LCCOMB_X11_Y11_N20 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~15                                                                                                                                                                                                                                                                                                               ; LCCOMB_X12_Y16_N2  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~16                                                                                                                                                                                                                                                                                                               ; LCCOMB_X11_Y11_N30 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~17                                                                                                                                                                                                                                                                                                               ; LCCOMB_X12_Y16_N20 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~19                                                                                                                                                                                                                                                                                                               ; LCCOMB_X10_Y15_N24 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~20                                                                                                                                                                                                                                                                                                               ; LCCOMB_X10_Y15_N2  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~21                                                                                                                                                                                                                                                                                                               ; LCCOMB_X10_Y15_N20 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~22                                                                                                                                                                                                                                                                                                               ; LCCOMB_X10_Y15_N14 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~24                                                                                                                                                                                                                                                                                                               ; LCCOMB_X12_Y16_N6  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~25                                                                                                                                                                                                                                                                                                               ; LCCOMB_X12_Y16_N24 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~26                                                                                                                                                                                                                                                                                                               ; LCCOMB_X12_Y16_N10 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~27                                                                                                                                                                                                                                                                                                               ; LCCOMB_X12_Y16_N12 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~28                                                                                                                                                                                                                                                                                                               ; LCCOMB_X12_Y16_N30 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~29                                                                                                                                                                                                                                                                                                               ; LCCOMB_X12_Y16_N8  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~3                                                                                                                                                                                                                                                                                                                ; LCCOMB_X11_Y11_N2  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~30                                                                                                                                                                                                                                                                                                               ; LCCOMB_X12_Y16_N18 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~31                                                                                                                                                                                                                                                                                                               ; LCCOMB_X16_Y20_N16 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~32                                                                                                                                                                                                                                                                                                               ; LCCOMB_X10_Y15_N8  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~33                                                                                                                                                                                                                                                                                                               ; LCCOMB_X10_Y15_N26 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~34                                                                                                                                                                                                                                                                                                               ; LCCOMB_X11_Y11_N8  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~35                                                                                                                                                                                                                                                                                                               ; LCCOMB_X11_Y11_N18 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~37                                                                                                                                                                                                                                                                                                               ; LCCOMB_X10_Y15_N28 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~39                                                                                                                                                                                                                                                                                                               ; LCCOMB_X14_Y14_N2  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~4                                                                                                                                                                                                                                                                                                                ; LCCOMB_X11_Y11_N12 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~40                                                                                                                                                                                                                                                                                                               ; LCCOMB_X10_Y15_N22 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~41                                                                                                                                                                                                                                                                                                               ; LCCOMB_X14_Y14_N28 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~42                                                                                                                                                                                                                                                                                                               ; LCCOMB_X12_Y16_N28 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~43                                                                                                                                                                                                                                                                                                               ; LCCOMB_X10_Y15_N16 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~44                                                                                                                                                                                                                                                                                                               ; LCCOMB_X10_Y15_N18 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~45                                                                                                                                                                                                                                                                                                               ; LCCOMB_X12_Y16_N22 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~46                                                                                                                                                                                                                                                                                                               ; LCCOMB_X10_Y15_N4  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~47                                                                                                                                                                                                                                                                                                               ; LCCOMB_X11_Y14_N20 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~48                                                                                                                                                                                                                                                                                                               ; LCCOMB_X10_Y15_N6  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~49                                                                                                                                                                                                                                                                                                               ; LCCOMB_X12_Y16_N16 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~5                                                                                                                                                                                                                                                                                                                ; LCCOMB_X11_Y11_N14 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~50                                                                                                                                                                                                                                                                                                               ; LCCOMB_X10_Y15_N0  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~51                                                                                                                                                                                                                                                                                                               ; LCCOMB_X12_Y16_N26 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~52                                                                                                                                                                                                                                                                                                               ; LCCOMB_X10_Y15_N10 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~53                                                                                                                                                                                                                                                                                                               ; LCCOMB_X12_Y16_N4  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~55                                                                                                                                                                                                                                                                                                               ; LCCOMB_X12_Y12_N4  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~57                                                                                                                                                                                                                                                                                                               ; LCCOMB_X16_Y20_N10 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~58                                                                                                                                                                                                                                                                                                               ; LCCOMB_X12_Y12_N6  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~59                                                                                                                                                                                                                                                                                                               ; LCCOMB_X16_Y20_N20 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~6                                                                                                                                                                                                                                                                                                                ; LCCOMB_X11_Y11_N16 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~60                                                                                                                                                                                                                                                                                                               ; LCCOMB_X16_Y20_N22 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~61                                                                                                                                                                                                                                                                                                               ; LCCOMB_X12_Y12_N0  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~62                                                                                                                                                                                                                                                                                                               ; LCCOMB_X12_Y12_N18 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~63                                                                                                                                                                                                                                                                                                               ; LCCOMB_X12_Y17_N2  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~64                                                                                                                                                                                                                                                                                                               ; LCCOMB_X12_Y12_N28 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~65                                                                                                                                                                                                                                                                                                               ; LCCOMB_X16_Y20_N24 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~66                                                                                                                                                                                                                                                                                                               ; LCCOMB_X12_Y12_N22 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~67                                                                                                                                                                                                                                                                                                               ; LCCOMB_X12_Y17_N4  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~68                                                                                                                                                                                                                                                                                                               ; LCCOMB_X16_Y20_N26 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~69                                                                                                                                                                                                                                                                                                               ; LCCOMB_X12_Y12_N24 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~7                                                                                                                                                                                                                                                                                                                ; LCCOMB_X11_Y11_N10 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~70                                                                                                                                                                                                                                                                                                               ; LCCOMB_X12_Y12_N10 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~71                                                                                                                                                                                                                                                                                                               ; LCCOMB_X16_Y20_N28 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~8                                                                                                                                                                                                                                                                                                                ; LCCOMB_X11_Y11_N28 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~9                                                                                                                                                                                                                                                                                                                ; LCCOMB_X11_Y11_N22 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart:inst11|fifo:fifo_tx_unit|Mux15~7                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X12_Y21_N0  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart:inst11|fifo:fifo_tx_unit|r_ptr_reg[1]~0                                                                                                                                                                                                                                                                                                            ; LCCOMB_X12_Y21_N26 ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart:inst11|fifo:fifo_tx_unit|w_ptr_reg[4]~0                                                                                                                                                                                                                                                                                                            ; LCCOMB_X12_Y21_N30 ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart:inst11|uart_tx:uart_tx_unit|b_reg[0]~6                                                                                                                                                                                                                                                                                                             ; LCCOMB_X15_Y21_N22 ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart:inst11|uart_tx:uart_tx_unit|n_reg[2]~0                                                                                                                                                                                                                                                                                                             ; LCCOMB_X12_Y21_N18 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart:inst11|uart_tx:uart_tx_unit|state_reg.data                                                                                                                                                                                                                                                                                                         ; FF_X14_Y21_N9      ; 19      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                      ; Location          ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; CLK_BRD                                                                                                                                                                                                                                                                                                                   ; PIN_R8            ; 24      ; 0                                    ; Global Clock         ; GCLK15           ; --                        ;
; NiosII:inst|NiosII_reset_clk_50_domain_synch_module:NiosII_reset_clk_50_domain_synch|data_out                                                                                                                                                                                                                             ; FF_X1_Y16_N17     ; 22      ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; NiosII:inst|NiosII_reset_sdram_clk_domain_synch_module:NiosII_reset_sdram_clk_domain_synch|data_out                                                                                                                                                                                                                       ; FF_X20_Y2_N15     ; 304     ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
; NiosII:inst|NiosII_reset_sys_clk_domain_synch_module:NiosII_reset_sys_clk_domain_synch|data_out                                                                                                                                                                                                                           ; FF_X18_Y32_N25    ; 3339    ; 0                                    ; Global Clock         ; GCLK11           ; --                        ;
; NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|altshift_taps:sign_dffe31_rtl_0|shift_taps_16n:auto_generated|dffe6 ; FF_X37_Y19_N3     ; 2       ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; NiosII:inst|pll:the_pll|pll_altpll_8ra2:sd1|wire_pll7_clk[0]                                                                                                                                                                                                                                                              ; PLL_4             ; 5092    ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
; NiosII:inst|pll:the_pll|pll_altpll_8ra2:sd1|wire_pll7_clk[1]                                                                                                                                                                                                                                                              ; PLL_4             ; 440     ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
; NiosII:inst|pll:the_pll|prev_reset                                                                                                                                                                                                                                                                                        ; FF_X26_Y26_N17    ; 2       ; 0                                    ; Global Clock         ; GCLK14           ; --                        ;
; NiosII:inst|reset_n_sources~0                                                                                                                                                                                                                                                                                             ; LCCOMB_X25_Y30_N0 ; 6       ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
; SENSORS:inst1|SysCon:Sys|RST_O                                                                                                                                                                                                                                                                                            ; FF_X51_Y24_N1     ; 95      ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                              ; JTAG_X1_Y17_N0    ; 162     ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                                                                                                                                                                                    ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                     ; Fan-Out ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; NiosII:inst|cpu:the_cpu|A_stall~0                                                                                                                                                                                                                                                                                                                                                                        ; 903     ;
; NiosII:inst|cpu:the_cpu|A_ci_multi_stall                                                                                                                                                                                                                                                                                                                                                                 ; 833     ;
; RST_BRD~input                                                                                                                                                                                                                                                                                                                                                                                            ; 572     ;
; NiosII:inst|cpu:the_cpu|d_address_offset_field[0]                                                                                                                                                                                                                                                                                                                                                        ; 297     ;
; NiosII:inst|cpu:the_cpu|d_address_offset_field[1]                                                                                                                                                                                                                                                                                                                                                        ; 289     ;
; NiosII:inst|cpu:the_cpu|F_stall                                                                                                                                                                                                                                                                                                                                                                          ; 183     ;
; SENSORS:inst1|SBAController:MasterController|step[1]                                                                                                                                                                                                                                                                                                                                                     ; 117     ;
; SENSORS:inst1|SBAController:MasterController|step[0]                                                                                                                                                                                                                                                                                                                                                     ; 114     ;
; SENSORS:inst1|SysCon:Sys|RST_O                                                                                                                                                                                                                                                                                                                                                                           ; 108     ;
; NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|lpm_add_sub:add_sub1|add_sub_hth:auto_generated|pipeline_dffe[8]                                                                                   ; 96      ;
; uart:inst11|fifo:fifo_tx_unit|r_ptr_reg[1]                                                                                                                                                                                                                                                                                                                                                               ; 92      ;
; NiosII:inst|cpu:the_cpu|internal_d_read                                                                                                                                                                                                                                                                                                                                                                  ; 92      ;
; uart:inst11|fifo:fifo_tx_unit|r_ptr_reg[0]                                                                                                                                                                                                                                                                                                                                                               ; 91      ;
; uart:inst11|fifo:fifo_tx_unit|r_ptr_reg[3]                                                                                                                                                                                                                                                                                                                                                               ; 88      ;
; uart:inst11|fifo:fifo_tx_unit|r_ptr_reg[5]                                                                                                                                                                                                                                                                                                                                                               ; 88      ;
; uart:inst11|fifo:fifo_tx_unit|r_ptr_reg[4]                                                                                                                                                                                                                                                                                                                                                               ; 85      ;
; uart:inst11|fifo:fifo_tx_unit|r_ptr_reg[2]                                                                                                                                                                                                                                                                                                                                                               ; 85      ;
; NiosII:inst|cpu:the_cpu|d_address_offset_field[2]                                                                                                                                                                                                                                                                                                                                                        ; 73      ;
; sld_hub:auto_hub|clr_reg                                                                                                                                                                                                                                                                                                                                                                                 ; 71      ;
; NiosII:inst|cpu:the_cpu|A_mul_stall                                                                                                                                                                                                                                                                                                                                                                      ; 71      ;
; NiosII:inst|cpu:the_cpu|A_ctrl_mul_lsw                                                                                                                                                                                                                                                                                                                                                                   ; 67      ;
; uart:inst11|fifo:fifo_tx_unit|w_ptr_reg[4]                                                                                                                                                                                                                                                                                                                                                               ; 67      ;
; uart:inst11|fifo:fifo_tx_unit|w_ptr_reg[3]                                                                                                                                                                                                                                                                                                                                                               ; 67      ;
; uart:inst11|fifo:fifo_tx_unit|w_ptr_reg[5]                                                                                                                                                                                                                                                                                                                                                               ; 66      ;
; NiosII:inst|data_tx:the_data_tx|data_out[7]                                                                                                                                                                                                                                                                                                                                                              ; 65      ;
; NiosII:inst|data_tx:the_data_tx|data_out[6]                                                                                                                                                                                                                                                                                                                                                              ; 65      ;
; NiosII:inst|data_tx:the_data_tx|data_out[5]                                                                                                                                                                                                                                                                                                                                                              ; 65      ;
; NiosII:inst|data_tx:the_data_tx|data_out[4]                                                                                                                                                                                                                                                                                                                                                              ; 65      ;
; NiosII:inst|data_tx:the_data_tx|data_out[3]                                                                                                                                                                                                                                                                                                                                                              ; 65      ;
; NiosII:inst|data_tx:the_data_tx|data_out[2]                                                                                                                                                                                                                                                                                                                                                              ; 65      ;
; NiosII:inst|data_tx:the_data_tx|data_out[1]                                                                                                                                                                                                                                                                                                                                                              ; 65      ;
; NiosII:inst|data_tx:the_data_tx|data_out[0]                                                                                                                                                                                                                                                                                                                                                              ; 65      ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|internal_cpu_d_write                                                                                                                                                                                                                                                                                   ; 64      ;
; SENSORS:inst1|SBAController:MasterController|step[4]                                                                                                                                                                                                                                                                                                                                                     ; 62      ;
; SENSORS:inst1|SBAController:MasterController|step[2]                                                                                                                                                                                                                                                                                                                                                     ; 60      ;
; SENSORS:inst1|SBAController:MasterController|step[3]                                                                                                                                                                                                                                                                                                                                                     ; 59      ;
; NiosII:inst|sdram_s1_arbitrator:the_sdram_s1|internal_NiosII_clock_0_out_granted_sdram_s1~0                                                                                                                                                                                                                                                                                                              ; 58      ;
; ~GND                                                                                                                                                                                                                                                                                                                                                                                                     ; 57      ;
; NiosII:inst|cpu:the_cpu|M_pipe_flush                                                                                                                                                                                                                                                                                                                                                                     ; 57      ;
; NiosII:inst|sdram:the_sdram|m_state[0]                                                                                                                                                                                                                                                                                                                                                                   ; 57      ;
; NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|dataa_sign_dffe1                                                                                                                                   ; 56      ;
; NiosII:inst|cpu:the_cpu|A_dc_fill_active                                                                                                                                                                                                                                                                                                                                                                 ; 56      ;
; NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|datab_sign_dffe1                                                                                                                                   ; 55      ;
; NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|add_sub_dffe1                                                                                                                                      ; 55      ;
; NiosII:inst|sdram:the_sdram|m_state[1]                                                                                                                                                                                                                                                                                                                                                                   ; 50      ;
; NiosII:inst|cpu:the_cpu|E_src1[20]~1                                                                                                                                                                                                                                                                                                                                                                     ; 48      ;
; NiosII:inst|cpu:the_cpu|E_src1[20]~0                                                                                                                                                                                                                                                                                                                                                                     ; 48      ;
; NiosII:inst|cpu:the_cpu|D_src2_reg[18]~31                                                                                                                                                                                                                                                                                                                                                                ; 48      ;
; NiosII:inst|cpu:the_cpu|D_src2_reg[18]~30                                                                                                                                                                                                                                                                                                                                                                ; 48      ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_itrace:the_cpu_nios2_oci_itrace|trc_clear                                                                                                                                                                                                                                                                                          ; 47      ;
; NiosII:inst|epcs_flash_controller:the_epcs_flash_controller|epcs_select~0                                                                                                                                                                                                                                                                                                                                ; 47      ;
; NiosII:inst|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_jtag_debug_module_address[8]~0                                                                                                                                                                                                                                                                                                ; 45      ;
; NiosII:inst|cpu:the_cpu|d_address_line_field[1]                                                                                                                                                                                                                                                                                                                                                          ; 45      ;
; NiosII:inst|cpu:the_cpu|F_iw[13]~34                                                                                                                                                                                                                                                                                                                                                                      ; 44      ;
; NiosII:inst|sdram:the_sdram|m_state[8]                                                                                                                                                                                                                                                                                                                                                                   ; 44      ;
; NiosII:inst|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module|rd_address                                                                                                                                                                                                                                                                                                             ; 44      ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|Equal2~0                                                                                                                                                                                                           ; 43      ;
; NiosII:inst|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module|entry_0[42]~0                                                                                                                                                                                                                                                                                                          ; 43      ;
; NiosII:inst|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module|entry_1[42]~0                                                                                                                                                                                                                                                                                                          ; 43      ;
; NiosII:inst|cpu:the_cpu|d_address_line_field[2]                                                                                                                                                                                                                                                                                                                                                          ; 43      ;
; NiosII:inst|cpu:the_cpu|d_address_line_field[0]                                                                                                                                                                                                                                                                                                                                                          ; 43      ;
; NiosII:inst|cpu:the_cpu|ic_fill_line[6]                                                                                                                                                                                                                                                                                                                                                                  ; 42      ;
; NiosII:inst|cpu:the_cpu|A_en_d1                                                                                                                                                                                                                                                                                                                                                                          ; 41      ;
; NiosII:inst|cpu:the_cpu|A_dc_valid_st_bypass_hit                                                                                                                                                                                                                                                                                                                                                         ; 41      ;
; NiosII:inst|cpu:the_cpu|internal_d_write                                                                                                                                                                                                                                                                                                                                                                 ; 41      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                                                                                                                                                                      ; 40      ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|internal_jdo1[32]                                                                                                                                                                                                  ; 40      ;
; NiosII:inst|cpu:the_cpu|A_mem_bypass_pending                                                                                                                                                                                                                                                                                                                                                             ; 40      ;
; NiosII:inst|sdram:the_sdram|m_state[6]                                                                                                                                                                                                                                                                                                                                                                   ; 40      ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_itrace:the_cpu_nios2_oci_itrace|itm[6]~19                                                                                                                                                                                                                                                                                          ; 39      ;
; NiosII:inst|cpu:the_cpu|A_ctrl_custom_multi                                                                                                                                                                                                                                                                                                                                                              ; 39      ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|update_jdo_strobe                                                                                                                                                                                                  ; 39      ;
; SENSORS:inst1|SBAController:MasterController|step[5]                                                                                                                                                                                                                                                                                                                                                     ; 38      ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_itrace:the_cpu_nios2_oci_itrace|itm[6]~20                                                                                                                                                                                                                                                                                          ; 38      ;
; NiosII:inst|cpu:the_cpu|A_WE_StdLogicVector~0                                                                                                                                                                                                                                                                                                                                                            ; 38      ;
; NiosII:inst|sdram:the_sdram|m_state[2]                                                                                                                                                                                                                                                                                                                                                                   ; 38      ;
; NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|rshift_distance_dffe13_wo[4]~2                                                                                                                     ; 37      ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|internal_sr~39                                                                                                                                                                                                           ; 37      ;
; NiosII:inst|cpu:the_cpu|A_WE_StdLogicVector~1                                                                                                                                                                                                                                                                                                                                                            ; 37      ;
; NiosII:inst|NiosII_clock_1_in_arbitrator:the_NiosII_clock_1_in|NiosII_clock_1_in_read~0                                                                                                                                                                                                                                                                                                                  ; 37      ;
; SENSORS:inst1|SBAController:MasterController|step[6]                                                                                                                                                                                                                                                                                                                                                     ; 37      ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|internal_sr[9]~40                                                                                                                                                                                                        ; 36      ;
; NiosII:inst|cpu:the_cpu|D_ctrl_a_not_src                                                                                                                                                                                                                                                                                                                                                                 ; 36      ;
; NiosII:inst|sdram:the_sdram|m_state[4]                                                                                                                                                                                                                                                                                                                                                                   ; 36      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                                                                                                                                                                      ; 34      ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_itrace:the_cpu_nios2_oci_itrace|internal_dct_count[2]~6                                                                                                                                                                                                                                                                            ; 34      ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_action_ocimem_b                                                                                                                                                                                               ; 34      ;
; NiosII:inst|cpu:the_cpu|E_iw[4]                                                                                                                                                                                                                                                                                                                                                                          ; 34      ;
; NiosII:inst|cpu:the_cpu|E_ctrl_alu_subtract                                                                                                                                                                                                                                                                                                                                                              ; 34      ;
; NiosII:inst|NiosII_clock_0_in_arbitrator:the_NiosII_clock_0_in|internal_cpu_instruction_master_requests_NiosII_clock_0_in~0                                                                                                                                                                                                                                                                              ; 34      ;
; NiosII:inst|sdram:the_sdram|active_rnw~4                                                                                                                                                                                                                                                                                                                                                                 ; 34      ;
; NiosII:inst|cpu:the_cpu|E_regnum_a_cmp_D                                                                                                                                                                                                                                                                                                                                                                 ; 34      ;
; sld_hub:auto_hub|irf_reg[1][1]                                                                                                                                                                                                                                                                                                                                                                           ; 33      ;
; NiosII:inst|cpu:the_cpu|D_ctrl_src2_choose_imm                                                                                                                                                                                                                                                                                                                                                           ; 33      ;
; NiosII:inst|cpu:the_cpu|E_hbreak_req                                                                                                                                                                                                                                                                                                                                                                     ; 33      ;
; NiosII:inst|cpu:the_cpu|E_ctrl_logic                                                                                                                                                                                                                                                                                                                                                                     ; 33      ;
; NiosII:inst|sdram:the_sdram|m_state[7]                                                                                                                                                                                                                                                                                                                                                                   ; 33      ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|MonAReg[10]                                                                                                                                                                                                                                                                                                ; 33      ;
; sld_hub:auto_hub|irf_reg[1][0]                                                                                                                                                                                                                                                                                                                                                                           ; 32      ;
; NiosII:inst|cpu:the_cpu|M_rot_rn[3]                                                                                                                                                                                                                                                                                                                                                                      ; 32      ;
; NiosII:inst|cpu:the_cpu|M_rot_rn[2]                                                                                                                                                                                                                                                                                                                                                                      ; 32      ;
; NiosII:inst|cpu_data_master_arbitrator:the_cpu_data_master|r_1~5                                                                                                                                                                                                                                                                                                                                         ; 32      ;
; NiosII:inst|cpu:the_cpu|M_rot_rn[4]                                                                                                                                                                                                                                                                                                                                                                      ; 32      ;
; NiosII:inst|cpu:the_cpu|A_slow_inst_result_en~0                                                                                                                                                                                                                                                                                                                                                          ; 32      ;
; NiosII:inst|cpu:the_cpu|M_ctrl_rdctl_inst                                                                                                                                                                                                                                                                                                                                                                ; 32      ;
; NiosII:inst|cpu:the_cpu|M_ctrl_mem                                                                                                                                                                                                                                                                                                                                                                       ; 32      ;
; NiosII:inst|cpu:the_cpu|A_rot_fill_bit                                                                                                                                                                                                                                                                                                                                                                   ; 32      ;
; NiosII:inst|cpu:the_cpu|A_mul_stall_d3                                                                                                                                                                                                                                                                                                                                                                   ; 32      ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_break:the_cpu_nios2_oci_break|internal_dbrk1[32]~1                                                                                                                                                                                                                                                                                 ; 32      ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_break:the_cpu_nios2_oci_break|internal_dbrk0[63]~1                                                                                                                                                                                                                                                                                 ; 32      ;
; NiosII:inst|cpu:the_cpu|A_dc_xfer_rd_data_offset_match                                                                                                                                                                                                                                                                                                                                                   ; 32      ;
; NiosII:inst|cpu:the_cpu|D_ctrl_hi_imm16                                                                                                                                                                                                                                                                                                                                                                  ; 32      ;
; NiosII:inst|cpu:the_cpu|E_logic_op[0]                                                                                                                                                                                                                                                                                                                                                                    ; 32      ;
; NiosII:inst|cpu:the_cpu|E_logic_op[1]                                                                                                                                                                                                                                                                                                                                                                    ; 32      ;
; NiosII:inst|cpu:the_cpu|E_alu_result~0                                                                                                                                                                                                                                                                                                                                                                   ; 32      ;
; NiosII:inst|cpu:the_cpu|internal_d_writedata[27]~32                                                                                                                                                                                                                                                                                                                                                      ; 32      ;
; NiosII:inst|cpu:the_cpu|A_dc_wb_update_av_writedata                                                                                                                                                                                                                                                                                                                                                      ; 32      ;
; NiosII:inst|cpu:the_cpu|D_ic_fill_starting~1                                                                                                                                                                                                                                                                                                                                                             ; 32      ;
; NiosII:inst|sdram:the_sdram|m_state[3]                                                                                                                                                                                                                                                                                                                                                                   ; 32      ;
; NiosII:inst|cpu:the_cpu|Add8~5                                                                                                                                                                                                                                                                                                                                                                           ; 32      ;
; NiosII:inst|cpu:the_cpu|Add8~3                                                                                                                                                                                                                                                                                                                                                                           ; 32      ;
; NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|man_add_sub_res_mag_w2[26]~2                                                                                                                       ; 31      ;
; NiosII:inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata~69                                                                                                                                                                                                                                                                                                                   ; 31      ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_itrace:the_cpu_nios2_oci_itrace|pending_excaddr[24]~1                                                                                                                                                                                                                                                                              ; 31      ;
; NiosII:inst|cpu:the_cpu|A_slow_inst_result[17]~4                                                                                                                                                                                                                                                                                                                                                         ; 31      ;
; NiosII:inst|epcs_flash_controller_epcs_control_port_arbitrator:the_epcs_flash_controller_epcs_control_port|epcs_flash_controller_epcs_control_port_address[0]~1                                                                                                                                                                                                                                          ; 31      ;
; NiosII:inst|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_instruction_master_requests_cpu_jtag_debug_module~4                                                                                                                                                                                                                                                                           ; 31      ;
; NiosII:inst|sdram:the_sdram|refresh_request                                                                                                                                                                                                                                                                                                                                                              ; 31      ;
; NiosII:inst|sdram:the_sdram|m_state[5]                                                                                                                                                                                                                                                                                                                                                                   ; 31      ;
; NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|rshift_distance_dffe13_wo[1]                                                                                                                       ; 30      ;
; NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|rshift_distance_dffe13_wo[0]                                                                                                                       ; 30      ;
; NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|man_leading_zeros_dffe31[2]                                                                                                                        ; 30      ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_itrace:the_cpu_nios2_oci_itrace|internal_dct_buffer[11]~4                                                                                                                                                                                                                                                                          ; 30      ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|internal_MonDReg[0]~17                                                                                                                                                                                                                                                                                     ; 29      ;
; NiosII:inst|epcs_flash_controller_epcs_control_port_arbitrator:the_epcs_flash_controller_epcs_control_port|cpu_instruction_master_requests_epcs_flash_controller_epcs_control_port~0                                                                                                                                                                                                                     ; 29      ;
; NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|man_leading_zeros_dffe31[1]                                                                                                                        ; 28      ;
; NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|man_leading_zeros_dffe31[0]                                                                                                                        ; 28      ;
; NiosII:inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata~71                                                                                                                                                                                                                                                                                                                   ; 28      ;
; NiosII:inst|cpu:the_cpu|A_wr_data_unfiltered[23]~65                                                                                                                                                                                                                                                                                                                                                      ; 28      ;
; NiosII:inst|cpu:the_cpu|A_wr_data_unfiltered[23]~40                                                                                                                                                                                                                                                                                                                                                      ; 28      ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_no_action_break_a~0                                                                                                                                                                                           ; 28      ;
; NiosII:inst|cpu:the_cpu|D_iw[12]                                                                                                                                                                                                                                                                                                                                                                         ; 28      ;
; NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_mult_single:the_fp_mult|datab_man_not_zero[10]~7                                                                                                                               ; 27      ;
; NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_mult_single:the_fp_mult|datab_man_not_zero[22]~3                                                                                                                               ; 27      ;
; NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_mult_single:the_fp_mult|dataa_man_not_zero[10]~7                                                                                                                               ; 27      ;
; NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_mult_single:the_fp_mult|dataa_man_not_zero[22]~3                                                                                                                               ; 27      ;
; NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|man_add_sub_w[27]~0                                                                                                                                ; 27      ;
; NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_mult_single:the_fp_mult|lpm_mult:man_product2_mult|mult_njt:auto_generated|dffe176                                                                                             ; 27      ;
; NiosII:inst|cpu:the_cpu|E_ctrl_exception                                                                                                                                                                                                                                                                                                                                                                 ; 27      ;
; NiosII:inst|cpu:the_cpu|E_ctrl_crst                                                                                                                                                                                                                                                                                                                                                                      ; 27      ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_break:the_cpu_nios2_oci_break|process_5~1                                                                                                                                                                                                                                                                                          ; 27      ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_break:the_cpu_nios2_oci_break|process_6~0                                                                                                                                                                                                                                                                                          ; 27      ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_break:the_cpu_nios2_oci_break|internal_dbrk0[26]~0                                                                                                                                                                                                                                                                                 ; 27      ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_break:the_cpu_nios2_oci_break|internal_dbrk1[26]~0                                                                                                                                                                                                                                                                                 ; 27      ;
; NiosII:inst|cpu:the_cpu|D_bht_data[1]                                                                                                                                                                                                                                                                                                                                                                    ; 27      ;
; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                                                                                                                                                                                                                                                                                     ; 26      ;
; NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|man_leading_zeros_dffe31[3]                                                                                                                        ; 26      ;
; NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|man_add_sub_res_mag_w2[25]~0                                                                                                                       ; 26      ;
; NiosII:inst|cpu:the_cpu|E_ctrl_jmp_indirect                                                                                                                                                                                                                                                                                                                                                              ; 26      ;
; NiosII:inst|cpu:the_cpu|E_ctrl_break                                                                                                                                                                                                                                                                                                                                                                     ; 26      ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_break:the_cpu_nios2_oci_break|break_readreg~7                                                                                                                                                                                                                                                                                      ; 26      ;
; NiosII:inst|cpu:the_cpu|E_ctrl_br_cond_nxt~1                                                                                                                                                                                                                                                                                                                                                             ; 26      ;
; NiosII:inst|cpu:the_cpu|E_valid_jmp_indirect                                                                                                                                                                                                                                                                                                                                                             ; 26      ;
; NiosII:inst|cpu:the_cpu|E_ctrl_retaddr                                                                                                                                                                                                                                                                                                                                                                   ; 26      ;
; NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|exp_b_not_zero_w[7]                                                                                                                                ; 25      ;
; NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|exp_a_not_zero_w[7]                                                                                                                                ; 25      ;
; SENSORS:inst1|SBAController:MasterController|DAT_O[6]~10                                                                                                                                                                                                                                                                                                                                                 ; 25      ;
; SENSORS:inst1|SBAController:MasterController|adr~22                                                                                                                                                                                                                                                                                                                                                      ; 25      ;
; NiosII:inst|uart_xbee:the_uart_xbee|uart_xbee_regs:the_uart_xbee_regs|Equal1~4                                                                                                                                                                                                                                                                                                                           ; 25      ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|readdata[5]~0                                                                                                                                                                                                                                                                                                                                    ; 25      ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_itrace:the_cpu_nios2_oci_itrace|itm[6]~23                                                                                                                                                                                                                                                                                          ; 25      ;
; NiosII:inst|cpu_data_master_arbitrator:the_cpu_data_master|internal_cpu_data_master_dbs_address[1]                                                                                                                                                                                                                                                                                                       ; 25      ;
; NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|lpm_add_sub:man_res_rounding_add_sub_lower|add_sub_fff:auto_generated|result_int[13]~26                                                            ; 25      ;
; NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_mult_single:the_fp_mult|man_round_p2[24]                                                                                                                                       ; 25      ;
; NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|rshift_distance_dffe13_wo[2]                                                                                                                       ; 24      ;
; SENSORS:inst1|SBAController:MasterController|\Main:Dlytmp[13]~1                                                                                                                                                                                                                                                                                                                                          ; 24      ;
; NiosII:inst|timer_ONOF:the_timer_ONOF|process_0~1                                                                                                                                                                                                                                                                                                                                                        ; 24      ;
; NiosII:inst|timer_ONOF:the_timer_ONOF|process_0~0                                                                                                                                                                                                                                                                                                                                                        ; 24      ;
; NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_mult_single:the_fp_mult|input_is_nan_ff4                                                                                                                                       ; 24      ;
; SENSORS:inst1|I2C_CORE:I2C|CORE_I2C:U2|cmd_ok                                                                                                                                                                                                                                                                                                                                                            ; 24      ;
; NiosII:inst|cpu:the_cpu|A_slow_ld_data_fill_bit                                                                                                                                                                                                                                                                                                                                                          ; 24      ;
; NiosII:inst|cpu:the_cpu|A_data_ram_ld_align_fill_bit                                                                                                                                                                                                                                                                                                                                                     ; 24      ;
; NiosII:inst|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_data_master_granted_cpu_jtag_debug_module~0                                                                                                                                                                                                                                                                                   ; 24      ;
; NiosII:inst|sdram:the_sdram|init_done                                                                                                                                                                                                                                                                                                                                                                    ; 24      ;
; NiosII:inst|sdram:the_sdram|Mux40~4                                                                                                                                                                                                                                                                                                                                                                      ; 24      ;
; NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|rshift_distance_dffe13_wo[3]~1                                                                                                                     ; 23      ;
; NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_mult_single:the_fp_mult|man_result_ff~2                                                                                                                                        ; 23      ;
; SENSORS:inst1|I2C_CORE:I2C|CORE_I2C:U2|Tramainit[29]~8                                                                                                                                                                                                                                                                                                                                                   ; 23      ;
; NiosII:inst|cpu:the_cpu|A_dc_xfer_rd_data_starting                                                                                                                                                                                                                                                                                                                                                       ; 23      ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_jtag_debug_module_phy|virtual_state_sdr~0                                                                                                                                                                                                             ; 23      ;
; NiosII:inst|cpu:the_cpu|internal_d_writedata[0]                                                                                                                                                                                                                                                                                                                                                          ; 23      ;
; sld_hub:auto_hub|hub_mode_reg[1]                                                                                                                                                                                                                                                                                                                                                                         ; 22      ;
; NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|man_leading_zeros_dffe31[4]                                                                                                                        ; 22      ;
; NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|man_out_dffe5_wi~0                                                                                                                                 ; 22      ;
; SENSORS:inst1|I2C_CORE:I2C|CORE_I2C:U2|NB[1]                                                                                                                                                                                                                                                                                                                                                             ; 22      ;
; SENSORS:inst1|I2C_CORE:I2C|CORE_I2C:U2|NB[0]                                                                                                                                                                                                                                                                                                                                                             ; 22      ;
; NiosII:inst|uart_xbee:the_uart_xbee|uart_xbee_regs:the_uart_xbee_regs|Equal1~3                                                                                                                                                                                                                                                                                                                           ; 22      ;
; NiosII:inst|cpu:the_cpu|D_iw[14]                                                                                                                                                                                                                                                                                                                                                                         ; 22      ;
; NiosII:inst|cpu:the_cpu|D_iw[13]                                                                                                                                                                                                                                                                                                                                                                         ; 22      ;
; NiosII:inst|sdram:the_sdram|za_valid                                                                                                                                                                                                                                                                                                                                                                     ; 22      ;
; NiosII:inst|cpu:the_cpu|A_dc_wb_wr_want_dmaster                                                                                                                                                                                                                                                                                                                                                          ; 22      ;
; NiosII:inst|cpu:the_cpu|d_address_tag_field_nxt~0                                                                                                                                                                                                                                                                                                                                                        ; 22      ;
; NiosII:inst|sdram:the_sdram|i_state[1]                                                                                                                                                                                                                                                                                                                                                                   ; 22      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                                                             ; 21      ;
; SENSORS:inst1|I2C_CORE:I2C|CORE_I2C:U2|state.ReadB                                                                                                                                                                                                                                                                                                                                                       ; 21      ;
; NiosII:inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                                                                                                                                                          ; 21      ;
; NiosII:inst|cpu:the_cpu|internal_d_writedata[1]                                                                                                                                                                                                                                                                                                                                                          ; 21      ;
; SENSORS:inst1|DATIi[7]~7                                                                                                                                                                                                                                                                                                                                                                                 ; 20      ;
; SENSORS:inst1|DATIi[6]~6                                                                                                                                                                                                                                                                                                                                                                                 ; 20      ;
; SENSORS:inst1|DATIi[5]~5                                                                                                                                                                                                                                                                                                                                                                                 ; 20      ;
; SENSORS:inst1|DATIi[4]~4                                                                                                                                                                                                                                                                                                                                                                                 ; 20      ;
; SENSORS:inst1|DATIi[3]~3                                                                                                                                                                                                                                                                                                                                                                                 ; 20      ;
; SENSORS:inst1|DATIi[2]~2                                                                                                                                                                                                                                                                                                                                                                                 ; 20      ;
; SENSORS:inst1|DATIi[1]~1                                                                                                                                                                                                                                                                                                                                                                                 ; 20      ;
; SENSORS:inst1|DATIi[0]~0                                                                                                                                                                                                                                                                                                                                                                                 ; 20      ;
; NiosII:inst|sample_time:the_sample_time|process_0~1                                                                                                                                                                                                                                                                                                                                                      ; 20      ;
; NiosII:inst|sample_time:the_sample_time|process_0~0                                                                                                                                                                                                                                                                                                                                                      ; 20      ;
; NiosII:inst|cpu:the_cpu|E_ctrl_shift_rot_right                                                                                                                                                                                                                                                                                                                                                           ; 20      ;
; NiosII:inst|uart_xbee:the_uart_xbee|uart_xbee_regs:the_uart_xbee_regs|Equal1~2                                                                                                                                                                                                                                                                                                                           ; 20      ;
; SENSORS:inst1|SBAController:MasterController|WE_O                                                                                                                                                                                                                                                                                                                                                        ; 20      ;
; NiosII:inst|cpu:the_cpu|internal_d_writedata[3]                                                                                                                                                                                                                                                                                                                                                          ; 20      ;
; NiosII:inst|cpu_data_master_arbitrator:the_cpu_data_master|r_0~6                                                                                                                                                                                                                                                                                                                                         ; 19      ;
; NiosII:inst|uart_xbee:the_uart_xbee|uart_xbee_regs:the_uart_xbee_regs|Equal1~6                                                                                                                                                                                                                                                                                                                           ; 19      ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_avalon_reg:the_cpu_nios2_avalon_reg|internal_oci_ienable1[9]                                                                                                                                                                                                                                                                           ; 19      ;
; SENSORS:inst1|I2C_CORE:I2C|CORE_I2C:U2|Tramainit[29]~4                                                                                                                                                                                                                                                                                                                                                   ; 19      ;
; SENSORS:inst1|I2C_CORE:I2C|CORE_I2C:U2|state.WriteB                                                                                                                                                                                                                                                                                                                                                      ; 19      ;
; SENSORS:inst1|I2C_CORE:I2C|CORE_I2C:U2|NB[2]                                                                                                                                                                                                                                                                                                                                                             ; 19      ;
; NiosII:inst|cpu:the_cpu|D_iw[21]                                                                                                                                                                                                                                                                                                                                                                         ; 19      ;
; NiosII:inst|cpu:the_cpu|i_readdatavalid_d1                                                                                                                                                                                                                                                                                                                                                               ; 19      ;
; NiosII:inst|cpu:the_cpu|D_ctrl_b_not_src                                                                                                                                                                                                                                                                                                                                                                 ; 19      ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|internal_jdo1[35]                                                                                                                                                                                                  ; 19      ;
; NiosII:inst|cpu:the_cpu|M_valid_from_E                                                                                                                                                                                                                                                                                                                                                                   ; 19      ;
; NiosII:inst|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_instruction_master_requests_cpu_jtag_debug_module~5                                                                                                                                                                                                                                                                           ; 19      ;
; NiosII:inst|sdram:the_sdram|i_state[0]                                                                                                                                                                                                                                                                                                                                                                   ; 19      ;
; NiosII:inst|sdram:the_sdram|i_state[2]                                                                                                                                                                                                                                                                                                                                                                   ; 19      ;
; NiosII:inst|entrada_temp_s1_arbitrator:the_entrada_temp_s1|internal_cpu_data_master_requests_entrada_temp_s1~0                                                                                                                                                                                                                                                                                           ; 19      ;
; uart:inst11|uart_tx:uart_tx_unit|state_reg.data                                                                                                                                                                                                                                                                                                                                                          ; 19      ;
; NiosII:inst|epcs_flash_controller_epcs_control_port_arbitrator:the_epcs_flash_controller_epcs_control_port|epcs_flash_controller_epcs_control_port_address[2]~2                                                                                                                                                                                                                                          ; 19      ;
; altera_internal_jtag~TDIUTAP                                                                                                                                                                                                                                                                                                                                                                             ; 18      ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|internal_sr[25]~104                                                                                                                                                                                                      ; 18      ;
; NiosII:inst|cpu:the_cpu|A_dc_fill_starting_d1                                                                                                                                                                                                                                                                                                                                                            ; 18      ;
; NiosII:inst|cpu:the_cpu|A_ld_align_sh16                                                                                                                                                                                                                                                                                                                                                                  ; 18      ;
; NiosII:inst|cpu:the_cpu|D_iw[16]                                                                                                                                                                                                                                                                                                                                                                         ; 18      ;
; NiosII:inst|cpu:the_cpu|D_iw[15]                                                                                                                                                                                                                                                                                                                                                                         ; 18      ;
; NiosII:inst|cpu:the_cpu|Equal172~1                                                                                                                                                                                                                                                                                                                                                                       ; 18      ;
; NiosII:inst|cpu:the_cpu|D_src2_hazard_E                                                                                                                                                                                                                                                                                                                                                                  ; 18      ;
; NiosII:inst|cpu:the_cpu|E_iw[0]                                                                                                                                                                                                                                                                                                                                                                          ; 18      ;
; NiosII:inst|cpu_data_master_arbitrator:the_cpu_data_master|r_5~4                                                                                                                                                                                                                                                                                                                                         ; 18      ;
; PWM:inst2|Equal0~0                                                                                                                                                                                                                                                                                                                                                                                       ; 18      ;
; NiosII:inst|epcs_flash_controller_epcs_control_port_arbitrator:the_epcs_flash_controller_epcs_control_port|cpu_data_master_granted_epcs_flash_controller_epcs_control_port~0                                                                                                                                                                                                                             ; 18      ;
; NiosII:inst|cpu:the_cpu|internal_d_writedata[4]                                                                                                                                                                                                                                                                                                                                                          ; 18      ;
; NiosII:inst|cpu:the_cpu|internal_d_writedata[2]                                                                                                                                                                                                                                                                                                                                                          ; 18      ;
; NiosII:inst|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module|entries[1]                                                                                                                                                                                                                                                                                                             ; 18      ;
; NiosII:inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata~390                                                                                                                                                                                                                                                                                                                  ; 17      ;
; NiosII:inst|jtag_uart:the_jtag_uart|read_0                                                                                                                                                                                                                                                                                                                                                               ; 17      ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|readdata[16]~1                                                                                                                                                                                                                                                                                                                                   ; 17      ;
; SENSORS:inst1|I2C_CORE:I2C|CORE_I2C:U2|NB[3]                                                                                                                                                                                                                                                                                                                                                             ; 17      ;
; NiosII:inst|sdram:the_sdram|m_data[1]~0                                                                                                                                                                                                                                                                                                                                                                  ; 17      ;
; NiosII:inst|cpu:the_cpu|D_iw[11]                                                                                                                                                                                                                                                                                                                                                                         ; 17      ;
; NiosII:inst|cpu:the_cpu|A_valid                                                                                                                                                                                                                                                                                                                                                                          ; 17      ;
; NiosII:inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata~56                                                                                                                                                                                                                                                                                                                   ; 17      ;
; NiosII:inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata~54                                                                                                                                                                                                                                                                                                                   ; 17      ;
; NiosII:inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata~52                                                                                                                                                                                                                                                                                                                   ; 17      ;
; NiosII:inst|cpu_data_master_arbitrator:the_cpu_data_master|r_0~3                                                                                                                                                                                                                                                                                                                                         ; 17      ;
; NiosII:inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata~50                                                                                                                                                                                                                                                                                                                   ; 17      ;
; NiosII:inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata~49                                                                                                                                                                                                                                                                                                                   ; 17      ;
; NiosII:inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata~48                                                                                                                                                                                                                                                                                                                   ; 17      ;
; NiosII:inst|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module|entries[0]                                                                                                                                                                                                                                                                                                             ; 17      ;
; NiosII:inst|cpu:the_cpu|E_regnum_b_cmp_D                                                                                                                                                                                                                                                                                                                                                                 ; 17      ;
; NiosII:inst|cpu:the_cpu|internal_d_writedata[5]                                                                                                                                                                                                                                                                                                                                                          ; 17      ;
; NiosII:inst|cpu:the_cpu|internal_d_writedata[6]                                                                                                                                                                                                                                                                                                                                                          ; 17      ;
; NiosII:inst|cpu:the_cpu|internal_d_writedata[7]                                                                                                                                                                                                                                                                                                                                                          ; 17      ;
; NiosII:inst|NiosII_clock_0:the_NiosII_clock_0|process_0~2                                                                                                                                                                                                                                                                                                                                                ; 16      ;
; NiosII:inst|NiosII_clock_1:the_NiosII_clock_1|process_0~2                                                                                                                                                                                                                                                                                                                                                ; 16      ;
; SENSORS:inst1|GPIO_Adapter:GPIO_AceleX|P_O[10]~0                                                                                                                                                                                                                                                                                                                                                         ; 16      ;
; SENSORS:inst1|GPIO_Adapter:GPIO_GyrosX|P_O[13]~0                                                                                                                                                                                                                                                                                                                                                         ; 16      ;
; SENSORS:inst1|GPIO_Adapter:GPIO_AceleZ|P_O[13]~0                                                                                                                                                                                                                                                                                                                                                         ; 16      ;
; SENSORS:inst1|GPIO_Adapter:GPIO_GyrosY|P_O[6]~0                                                                                                                                                                                                                                                                                                                                                          ; 16      ;
; SENSORS:inst1|GPIO_Adapter:GPIO_GyrosZ|P_O[11]~0                                                                                                                                                                                                                                                                                                                                                         ; 16      ;
; SENSORS:inst1|GPIO_Adapter:GPIO_TempGyro|P_O[6]~3                                                                                                                                                                                                                                                                                                                                                        ; 16      ;
; SENSORS:inst1|GPIO_Adapter:GPIO_MagneZ|P_O[15]~1                                                                                                                                                                                                                                                                                                                                                         ; 16      ;
; SENSORS:inst1|GPIO_Adapter:GPIO_MagneX|P_O[12]~0                                                                                                                                                                                                                                                                                                                                                         ; 16      ;
; SENSORS:inst1|GPIO_Adapter:GPIO_AceleY|P_O[6]~1                                                                                                                                                                                                                                                                                                                                                          ; 16      ;
; SENSORS:inst1|GPIO_Adapter:GPIO_MagneY|P_O[5]~0                                                                                                                                                                                                                                                                                                                                                          ; 16      ;
; NiosII:inst|epcs_flash_controller:the_epcs_flash_controller|epcs_flash_controller_sub:the_epcs_flash_controller_sub|endofpacketvalue_wr_strobe                                                                                                                                                                                                                                                           ; 16      ;
; NiosII:inst|cpu_instruction_master_arbitrator:the_cpu_instruction_master|process_1~0                                                                                                                                                                                                                                                                                                                     ; 16      ;
; SENSORS:inst1|SBAController:MasterController|DAT_O[6]~17                                                                                                                                                                                                                                                                                                                                                 ; 16      ;
; SENSORS:inst1|SBAController:MasterController|DAT_O[6]~9                                                                                                                                                                                                                                                                                                                                                  ; 16      ;
; NiosII:inst|cpu_data_master_arbitrator:the_cpu_data_master|process_1~0                                                                                                                                                                                                                                                                                                                                   ; 16      ;
; NiosII:inst|jtag_uart:the_jtag_uart|fifo_wr                                                                                                                                                                                                                                                                                                                                                              ; 16      ;
; SENSORS:inst1|I2C_CORE:I2C|CORE_I2C:U2|SHIFT_I2C~0                                                                                                                                                                                                                                                                                                                                                       ; 16      ;
; NiosII:inst|cpu:the_cpu|A_slow_inst_result[13]~3                                                                                                                                                                                                                                                                                                                                                         ; 16      ;
; NiosII:inst|cpu_data_master_arbitrator:the_cpu_data_master|r_1~4                                                                                                                                                                                                                                                                                                                                         ; 16      ;
; NiosII:inst|sdram:the_sdram|m_data[1]~2                                                                                                                                                                                                                                                                                                                                                                  ; 16      ;
; NiosII:inst|cpu:the_cpu|A_wr_data_unfiltered[8]~39                                                                                                                                                                                                                                                                                                                                                       ; 16      ;
; NiosII:inst|cpu:the_cpu|A_ctrl_shift_rot                                                                                                                                                                                                                                                                                                                                                                 ; 16      ;
; NiosII:inst|cpu:the_cpu|D_iw[4]                                                                                                                                                                                                                                                                                                                                                                          ; 16      ;
; NiosII:inst|sdram:the_sdram|oe                                                                                                                                                                                                                                                                                                                                                                           ; 16      ;
; NiosII:inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_run~19                                                                                                                                                                                                                                                                                                                        ; 16      ;
; NiosII:inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata~55                                                                                                                                                                                                                                                                                                                   ; 16      ;
; NiosII:inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata~53                                                                                                                                                                                                                                                                                                                   ; 16      ;
; NiosII:inst|epcs_flash_controller:the_epcs_flash_controller|epcs_flash_controller_sub:the_epcs_flash_controller_sub|slaveselect_wr_strobe                                                                                                                                                                                                                                                                ; 16      ;
; NiosII:inst|epcs_flash_controller:the_epcs_flash_controller|epcs_flash_controller_sub:the_epcs_flash_controller_sub|process_6~0                                                                                                                                                                                                                                                                          ; 16      ;
; NiosII:inst|epcs_flash_controller_epcs_control_port_arbitrator:the_epcs_flash_controller_epcs_control_port|epcs_flash_controller_epcs_control_port_address[1]~0                                                                                                                                                                                                                                          ; 16      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                                                                                                                                                                      ; 15      ;
; NiosII:inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata~397                                                                                                                                                                                                                                                                                                                  ; 15      ;
; SENSORS:inst1|I2C_CORE:I2C|ControllerI2C:U1|i2c_st.Minit                                                                                                                                                                                                                                                                                                                                                 ; 15      ;
; SENSORS:inst1|I2C_CORE:I2C|CORE_I2C:U2|NB[5]                                                                                                                                                                                                                                                                                                                                                             ; 15      ;
; NiosII:inst|cpu:the_cpu|D_src2[30]~0                                                                                                                                                                                                                                                                                                                                                                     ; 15      ;
; NiosII:inst|sdram_s1_arbitrator:the_sdram_s1|module_input2~0                                                                                                                                                                                                                                                                                                                                             ; 15      ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|internal_jdo1[21]                                                                                                                                                                                                  ; 15      ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|internal_jdo1[20]                                                                                                                                                                                                  ; 15      ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|internal_jdo1[19]                                                                                                                                                                                                  ; 15      ;
; uart:inst11|fifo:fifo_tx_unit|w_ptr_reg[0]                                                                                                                                                                                                                                                                                                                                                               ; 15      ;
; NiosII:inst|cpu:the_cpu|D_iw[2]                                                                                                                                                                                                                                                                                                                                                                          ; 15      ;
; NiosII:inst|cpu:the_cpu|D_iw[3]                                                                                                                                                                                                                                                                                                                                                                          ; 15      ;
; NiosII:inst|cpu:the_cpu|E_iw[2]                                                                                                                                                                                                                                                                                                                                                                          ; 15      ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_action_ocimem_a                                                                                                                                                                                               ; 15      ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_action_ocimem_a~0                                                                                                                                                                                             ; 15      ;
; NiosII:inst|entrada_gy_eje_Z_s1_arbitrator:the_entrada_gy_eje_Z_s1|internal_cpu_data_master_requests_entrada_gy_eje_Z_s1~0                                                                                                                                                                                                                                                                               ; 15      ;
; NiosII:inst|cpu:the_cpu|internal_i_read                                                                                                                                                                                                                                                                                                                                                                  ; 15      ;
; NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|lpm_add_sub:man_res_rounding_add_sub_upper1|add_sub_onf:auto_generated|op_1~20                                                                     ; 15      ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|MonAReg[2]                                                                                                                                                                                                                                                                                                 ; 15      ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|MonAReg[3]                                                                                                                                                                                                                                                                                                 ; 15      ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|MonAReg[4]                                                                                                                                                                                                                                                                                                 ; 15      ;
; NiosII:inst|PWM_4:the_PWM_4|process_0~2                                                                                                                                                                                                                                                                                                                                                                  ; 14      ;
; NiosII:inst|PWM_3:the_PWM_3|process_0~2                                                                                                                                                                                                                                                                                                                                                                  ; 14      ;
; NiosII:inst|uart_xbee:the_uart_xbee|uart_xbee_rx:the_uart_xbee_rx|altera_std_synchronizer:the_altera_std_synchronizer|dreg[0]                                                                                                                                                                                                                                                                            ; 14      ;
; NiosII:inst|uart_gps:the_uart_gps|uart_gps_rx:the_uart_gps_rx|altera_std_synchronizer:the_altera_std_synchronizer|dreg[0]                                                                                                                                                                                                                                                                                ; 14      ;
; SENSORS:inst1|SBAController:MasterController|\Main:GyrosZ[8]~1                                                                                                                                                                                                                                                                                                                                           ; 14      ;
; DecoderPwm:inst6|s_pwm                                                                                                                                                                                                                                                                                                                                                                                   ; 14      ;
; DecoderPwm:inst7|s_pwm                                                                                                                                                                                                                                                                                                                                                                                   ; 14      ;
; DecoderPwm:inst9|s_pwm                                                                                                                                                                                                                                                                                                                                                                                   ; 14      ;
; DecoderPwm:inst8|s_pwm                                                                                                                                                                                                                                                                                                                                                                                   ; 14      ;
; NiosII:inst|jtag_uart:the_jtag_uart|wr_rfifo                                                                                                                                                                                                                                                                                                                                                             ; 14      ;
; SENSORS:inst1|AddrSpace:Addr_Space|STB_O[1]~0                                                                                                                                                                                                                                                                                                                                                            ; 14      ;
; NiosII:inst|cpu:the_cpu|clr_break_line                                                                                                                                                                                                                                                                                                                                                                   ; 14      ;
; SENSORS:inst1|I2C_CORE:I2C|ControllerI2C:U1|i2c_st.StWrite                                                                                                                                                                                                                                                                                                                                               ; 14      ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|internal_jdo1[18]                                                                                                                                                                                                  ; 14      ;
; uart:inst11|fifo:fifo_tx_unit|w_ptr_reg[1]                                                                                                                                                                                                                                                                                                                                                               ; 14      ;
; NiosII:inst|cpu:the_cpu|D_ic_fill_starting_d1                                                                                                                                                                                                                                                                                                                                                            ; 14      ;
; NiosII:inst|cpu:the_cpu|hbreak_enabled                                                                                                                                                                                                                                                                                                                                                                   ; 14      ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|internal_jdo1[37]                                                                                                                                                                                                  ; 14      ;
; NiosII:inst|PWM_2:the_PWM_2|process_0~0                                                                                                                                                                                                                                                                                                                                                                  ; 14      ;
; NiosII:inst|PWM_1:the_PWM_1|process_0~0                                                                                                                                                                                                                                                                                                                                                                  ; 14      ;
; NiosII:inst|entrada_temp_s1_arbitrator:the_entrada_temp_s1|internal_cpu_data_master_requests_entrada_temp_s1~2                                                                                                                                                                                                                                                                                           ; 14      ;
; NiosII:inst|sdram_s1_arbitrator:the_sdram_s1|NiosII_clock_1_out_granted_sdram_s1~0                                                                                                                                                                                                                                                                                                                       ; 14      ;
; SENSORS:inst1|SBAController:MasterController|adr[0]                                                                                                                                                                                                                                                                                                                                                      ; 14      ;
; SENSORS:inst1|SBAController:MasterController|adr[1]                                                                                                                                                                                                                                                                                                                                                      ; 14      ;
; NiosII:inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata~389                                                                                                                                                                                                                                                                                                                  ; 13      ;
; NiosII:inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata~388                                                                                                                                                                                                                                                                                                                  ; 13      ;
; NiosII:inst|uart_xbee:the_uart_xbee|uart_xbee_tx:the_uart_xbee_tx|do_load_shifter                                                                                                                                                                                                                                                                                                                        ; 13      ;
; SENSORS:inst1|I2C_CORE:I2C|ControllerI2C:U1|I2C_REG[0][3]                                                                                                                                                                                                                                                                                                                                                ; 13      ;
; NiosII:inst|cpu:the_cpu|A_dc_xfer_rd_addr_active                                                                                                                                                                                                                                                                                                                                                         ; 13      ;
; SENSORS:inst1|I2C_CORE:I2C|CORE_I2C:U2|NB[4]                                                                                                                                                                                                                                                                                                                                                             ; 13      ;
; NiosII:inst|cpu:the_cpu|D_src2_imm[30]~12                                                                                                                                                                                                                                                                                                                                                                ; 13      ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|internal_jdo1[25]                                                                                                                                                                                                  ; 13      ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|internal_jdo1[24]                                                                                                                                                                                                  ; 13      ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|internal_jdo1[23]                                                                                                                                                                                                  ; 13      ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_itrace:the_cpu_nios2_oci_itrace|process_2~2                                                                                                                                                                                                                                                                                        ; 13      ;
; NiosII:inst|uart_gps:the_uart_gps|uart_gps_tx:the_uart_gps_tx|do_load_shifter                                                                                                                                                                                                                                                                                                                            ; 13      ;
; NiosII:inst|cpu:the_cpu|ic_fill_line[4]                                                                                                                                                                                                                                                                                                                                                                  ; 13      ;
; NiosII:inst|cpu:the_cpu|ic_fill_line[2]                                                                                                                                                                                                                                                                                                                                                                  ; 13      ;
; NiosII:inst|cpu:the_cpu|ic_fill_line[3]                                                                                                                                                                                                                                                                                                                                                                  ; 13      ;
; NiosII:inst|cpu:the_cpu|ic_fill_line[0]                                                                                                                                                                                                                                                                                                                                                                  ; 13      ;
; NiosII:inst|cpu:the_cpu|ic_fill_line[1]                                                                                                                                                                                                                                                                                                                                                                  ; 13      ;
; NiosII:inst|cpu:the_cpu|D_iw[0]                                                                                                                                                                                                                                                                                                                                                                          ; 13      ;
; NiosII:inst|cpu:the_cpu|E_iw[1]                                                                                                                                                                                                                                                                                                                                                                          ; 13      ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|internal_sr[8]~23                                                                                                                                                                                                        ; 13      ;
; NiosII:inst|cpu:the_cpu|M_alu_result[5]                                                                                                                                                                                                                                                                                                                                                                  ; 13      ;
; NiosII:inst|cpu:the_cpu|A_dc_wb_active                                                                                                                                                                                                                                                                                                                                                                   ; 13      ;
; NiosII:inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata~57                                                                                                                                                                                                                                                                                                                   ; 13      ;
; NiosII:inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata~51                                                                                                                                                                                                                                                                                                                   ; 13      ;
; NiosII:inst|entrada_temp_s1_arbitrator:the_entrada_temp_s1|internal_cpu_data_master_requests_entrada_temp_s1~1                                                                                                                                                                                                                                                                                           ; 13      ;
; NiosII:inst|cpu:the_cpu|ic_fill_line[5]                                                                                                                                                                                                                                                                                                                                                                  ; 13      ;
; NiosII:inst|sdram:the_sdram|pending                                                                                                                                                                                                                                                                                                                                                                      ; 13      ;
; NiosII:inst|epcs_flash_controller:the_epcs_flash_controller|epcs_flash_controller_sub:the_epcs_flash_controller_sub|SCLK_reg                                                                                                                                                                                                                                                                             ; 13      ;
; sld_hub:auto_hub|irsr_reg[6]                                                                                                                                                                                                                                                                                                                                                                             ; 12      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                                                                                                                                                                     ; 12      ;
; NiosII:inst|NiosII_clock_2_in_arbitrator:the_NiosII_clock_2_in|cpu_data_master_requests_NiosII_clock_2_in~5                                                                                                                                                                                                                                                                                              ; 12      ;
; NiosII:inst|uart_xbee:the_uart_xbee|uart_xbee_rx:the_uart_xbee_rx|delayed_unxsync_rxdxx1                                                                                                                                                                                                                                                                                                                 ; 12      ;
; NiosII:inst|uart_gps:the_uart_gps|uart_gps_rx:the_uart_gps_rx|delayed_unxsync_rxdxx1                                                                                                                                                                                                                                                                                                                     ; 12      ;
; SENSORS:inst1|SBAController:MasterController|step[1]~2                                                                                                                                                                                                                                                                                                                                                   ; 12      ;
; DecoderPwm:inst6|flag                                                                                                                                                                                                                                                                                                                                                                                    ; 12      ;
; DecoderPwm:inst7|flag                                                                                                                                                                                                                                                                                                                                                                                    ; 12      ;
; DecoderPwm:inst9|flag                                                                                                                                                                                                                                                                                                                                                                                    ; 12      ;
; DecoderPwm:inst8|flag                                                                                                                                                                                                                                                                                                                                                                                    ; 12      ;
; NiosII:inst|uart_xbee:the_uart_xbee|uart_xbee_rx:the_uart_xbee_rx|got_new_char                                                                                                                                                                                                                                                                                                                           ; 12      ;
; NiosII:inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata~91                                                                                                                                                                                                                                                                                                                   ; 12      ;
; NiosII:inst|uart_gps_s1_arbitrator:the_uart_gps_s1|uart_gps_s1_in_a_read_cycle                                                                                                                                                                                                                                                                                                                           ; 12      ;
; SENSORS:inst1|I2C_CORE:I2C|CORE_I2C:U2|NB[6]                                                                                                                                                                                                                                                                                                                                                             ; 12      ;
; NiosII:inst|cpu:the_cpu|A_slow_inst_result[0]~2                                                                                                                                                                                                                                                                                                                                                          ; 12      ;
; NiosII:inst|cpu:the_cpu|A_slow_inst_result[0]~1                                                                                                                                                                                                                                                                                                                                                          ; 12      ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_break:the_cpu_nios2_oci_break|internal_dbrk0[72]~2                                                                                                                                                                                                                                                                                 ; 12      ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|internal_jdo1[26]                                                                                                                                                                                                  ; 12      ;
; NiosII:inst|cpu:the_cpu|A_wr_data_unfiltered[5]~12                                                                                                                                                                                                                                                                                                                                                       ; 12      ;
; NiosII:inst|cpu:the_cpu|A_wr_data_unfiltered[5]~11                                                                                                                                                                                                                                                                                                                                                       ; 12      ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|internal_jdo1[4]                                                                                                                                                                                                   ; 12      ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|internal_jdo1[3]                                                                                                                                                                                                   ; 12      ;
; uart:inst11|fifo:fifo_tx_unit|w_ptr_reg[2]                                                                                                                                                                                                                                                                                                                                                               ; 12      ;
; NiosII:inst|cpu:the_cpu|ic_fill_dp_offset[0]                                                                                                                                                                                                                                                                                                                                                             ; 12      ;
; NiosII:inst|cpu:the_cpu|D_iw[1]                                                                                                                                                                                                                                                                                                                                                                          ; 12      ;
; NiosII:inst|cpu:the_cpu|D_iw[5]                                                                                                                                                                                                                                                                                                                                                                          ; 12      ;
; NiosII:inst|cpu:the_cpu|E_iw[3]                                                                                                                                                                                                                                                                                                                                                                          ; 12      ;
; NiosII:inst|cpu:the_cpu|E_iw[5]                                                                                                                                                                                                                                                                                                                                                                          ; 12      ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|internal_jdo1[34]                                                                                                                                                                                                  ; 12      ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|internal_jdo1[22]                                                                                                                                                                                                  ; 12      ;
; NiosII:inst|cpu:the_cpu|M_alu_result[7]                                                                                                                                                                                                                                                                                                                                                                  ; 12      ;
; NiosII:inst|cpu:the_cpu|M_alu_result[8]                                                                                                                                                                                                                                                                                                                                                                  ; 12      ;
; NiosII:inst|cpu:the_cpu|M_alu_result[9]                                                                                                                                                                                                                                                                                                                                                                  ; 12      ;
; NiosII:inst|cpu:the_cpu|M_alu_result[10]                                                                                                                                                                                                                                                                                                                                                                 ; 12      ;
; NiosII:inst|cpu:the_cpu|M_alu_result[6]                                                                                                                                                                                                                                                                                                                                                                  ; 12      ;
; NiosII:inst|cpu:the_cpu|M_alu_result[11]                                                                                                                                                                                                                                                                                                                                                                 ; 12      ;
; NiosII:inst|data_tx_s1_arbitrator:the_data_tx_s1|cpu_data_master_requests_data_tx_s1                                                                                                                                                                                                                                                                                                                     ; 12      ;
; NiosII:inst|sdram:the_sdram|m_addr[12]~2                                                                                                                                                                                                                                                                                                                                                                 ; 12      ;
; NiosII:inst|cpu:the_cpu|ic_fill_line[7]                                                                                                                                                                                                                                                                                                                                                                  ; 12      ;
; NiosII:inst|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module|Equal1~0                                                                                                                                                                                                                                                                                                               ; 12      ;
; NiosII:inst|cpu:the_cpu|E_src2[4]                                                                                                                                                                                                                                                                                                                                                                        ; 12      ;
; NiosII:inst|cpu:the_cpu|E_src2[0]                                                                                                                                                                                                                                                                                                                                                                        ; 12      ;
; NiosII:inst|cpu:the_cpu|E_src2[1]                                                                                                                                                                                                                                                                                                                                                                        ; 12      ;
; NiosII:inst|cpu:the_cpu|E_src2[2]                                                                                                                                                                                                                                                                                                                                                                        ; 12      ;
; NiosII:inst|cpu:the_cpu|E_src2[3]                                                                                                                                                                                                                                                                                                                                                                        ; 12      ;
; NiosII:inst|cpu:the_cpu|internal_d_writedata[8]                                                                                                                                                                                                                                                                                                                                                          ; 12      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                                                                                                                                                      ; 11      ;
; SENSORS:inst1|I2C_CORE:I2C|CORE_I2C:U2|Tramainit[29]~46                                                                                                                                                                                                                                                                                                                                                  ; 11      ;
; NiosII:inst|uart_xbee:the_uart_xbee|uart_xbee_rx:the_uart_xbee_rx|Equal0~2                                                                                                                                                                                                                                                                                                                               ; 11      ;
; NiosII:inst|uart_gps:the_uart_gps|uart_gps_rx:the_uart_gps_rx|Equal0~2                                                                                                                                                                                                                                                                                                                                   ; 11      ;
; NiosII:inst|uart_xbee:the_uart_xbee|uart_xbee_rx:the_uart_xbee_rx|do_start_rx                                                                                                                                                                                                                                                                                                                            ; 11      ;
; NiosII:inst|uart_gps:the_uart_gps|uart_gps_rx:the_uart_gps_rx|do_start_rx                                                                                                                                                                                                                                                                                                                                ; 11      ;
; NiosII:inst|uart_gps:the_uart_gps|uart_gps_rx:the_uart_gps_rx|got_new_char                                                                                                                                                                                                                                                                                                                               ; 11      ;
; NiosII:inst|jtag_uart:the_jtag_uart|r_val~0                                                                                                                                                                                                                                                                                                                                                              ; 11      ;
; NiosII:inst|jtag_uart:the_jtag_uart|fifo_rd~0                                                                                                                                                                                                                                                                                                                                                            ; 11      ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_break:the_cpu_nios2_oci_break|internal_dbrk1[72]~2                                                                                                                                                                                                                                                                                 ; 11      ;
; NiosII:inst|cpu:the_cpu|D_iw[8]                                                                                                                                                                                                                                                                                                                                                                          ; 11      ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_itrace:the_cpu_nios2_oci_itrace|record_itrace                                                                                                                                                                                                                                                                                      ; 11      ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|internal_jdo1[36]                                                                                                                                                                                                  ; 11      ;
; NiosII:inst|cpu_data_master_arbitrator:the_cpu_data_master|r_1~2                                                                                                                                                                                                                                                                                                                                         ; 11      ;
; NiosII:inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|count[9]                                                                                                                                                                                                                                                                                                               ; 11      ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_action_tracectrl~0                                                                                                                                                                                            ; 11      ;
; NiosII:inst|cpu:the_cpu|process_142~0                                                                                                                                                                                                                                                                                                                                                                    ; 11      ;
; NiosII:inst|cpu:the_cpu|A_dc_fill_starting~0                                                                                                                                                                                                                                                                                                                                                             ; 11      ;
; NiosII:inst|entrada_gy_eje_X_s1_arbitrator:the_entrada_gy_eje_X_s1|internal_cpu_data_master_requests_entrada_gy_eje_X_s1~0                                                                                                                                                                                                                                                                               ; 11      ;
; NiosII:inst|sample_time_s1_arbitrator:the_sample_time_s1|cpu_data_master_requests_sample_time_s1~0                                                                                                                                                                                                                                                                                                       ; 11      ;
; NiosII:inst|sdram:the_sdram|Equal0~4                                                                                                                                                                                                                                                                                                                                                                     ; 11      ;
; NiosII:inst|uart_xbee_s1_arbitrator:the_uart_xbee_s1|cpu_data_master_requests_uart_xbee_s1~1                                                                                                                                                                                                                                                                                                             ; 11      ;
; NiosII:inst|sdram:the_sdram|m_addr[8]~6                                                                                                                                                                                                                                                                                                                                                                  ; 11      ;
; NiosII:inst|sdram:the_sdram|m_addr[12]~5                                                                                                                                                                                                                                                                                                                                                                 ; 11      ;
; NiosII:inst|epcs_flash_controller:the_epcs_flash_controller|epcs_flash_controller_sub:the_epcs_flash_controller_sub|transmitting~0                                                                                                                                                                                                                                                                       ; 11      ;
; NiosII:inst|epcs_flash_controller:the_epcs_flash_controller|epcs_flash_controller_sub:the_epcs_flash_controller_sub|Equal2~0                                                                                                                                                                                                                                                                             ; 11      ;
; NiosII:inst|epcs_flash_controller:the_epcs_flash_controller|epcs_flash_controller_sub:the_epcs_flash_controller_sub|transmitting                                                                                                                                                                                                                                                                         ; 11      ;
; NiosII:inst|cpu:the_cpu|internal_d_writedata[9]                                                                                                                                                                                                                                                                                                                                                          ; 11      ;
; NiosII:inst|cpu:the_cpu|internal_d_writedata[10]                                                                                                                                                                                                                                                                                                                                                         ; 11      ;
; sld_hub:auto_hub|irf_reg[2][0]                                                                                                                                                                                                                                                                                                                                                                           ; 10      ;
; sld_hub:auto_hub|irsr_reg[1]                                                                                                                                                                                                                                                                                                                                                                             ; 10      ;
; sld_hub:auto_hub|irsr_reg[2]                                                                                                                                                                                                                                                                                                                                                                             ; 10      ;
; sld_hub:auto_hub|irsr_reg[0]                                                                                                                                                                                                                                                                                                                                                                             ; 10      ;
; NiosII:inst|uart_xbee:the_uart_xbee|uart_xbee_tx:the_uart_xbee_tx|process_4~0                                                                                                                                                                                                                                                                                                                            ; 10      ;
; NiosII:inst|uart_xbee:the_uart_xbee|uart_xbee_rx:the_uart_xbee_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[5]~0                                                                                                                                                                                                                                                                               ; 10      ;
; NiosII:inst|uart_gps:the_uart_gps|uart_gps_rx:the_uart_gps_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[2]~0                                                                                                                                                                                                                                                                                   ; 10      ;
; SENSORS:inst1|SBAController:MasterController|Mux59~8                                                                                                                                                                                                                                                                                                                                                     ; 10      ;
; SENSORS:inst1|GPIO_Adapter:GPIO_TempGyro|P_O~18                                                                                                                                                                                                                                                                                                                                                          ; 10      ;
; SENSORS:inst1|GPIO_Adapter:GPIO_TempGyro|P_O~17                                                                                                                                                                                                                                                                                                                                                          ; 10      ;
; SENSORS:inst1|GPIO_Adapter:GPIO_TempGyro|P_O~16                                                                                                                                                                                                                                                                                                                                                          ; 10      ;
; SENSORS:inst1|GPIO_Adapter:GPIO_TempGyro|P_O~15                                                                                                                                                                                                                                                                                                                                                          ; 10      ;
; SENSORS:inst1|GPIO_Adapter:GPIO_TempGyro|P_O~14                                                                                                                                                                                                                                                                                                                                                          ; 10      ;
; SENSORS:inst1|GPIO_Adapter:GPIO_TempGyro|P_O~13                                                                                                                                                                                                                                                                                                                                                          ; 10      ;
; SENSORS:inst1|GPIO_Adapter:GPIO_TempGyro|P_O~12                                                                                                                                                                                                                                                                                                                                                          ; 10      ;
; SENSORS:inst1|GPIO_Adapter:GPIO_TempGyro|P_O~11                                                                                                                                                                                                                                                                                                                                                          ; 10      ;
; SENSORS:inst1|GPIO_Adapter:GPIO_TempGyro|P_O~10                                                                                                                                                                                                                                                                                                                                                          ; 10      ;
; SENSORS:inst1|GPIO_Adapter:GPIO_TempGyro|P_O~9                                                                                                                                                                                                                                                                                                                                                           ; 10      ;
; SENSORS:inst1|GPIO_Adapter:GPIO_TempGyro|P_O~8                                                                                                                                                                                                                                                                                                                                                           ; 10      ;
; SENSORS:inst1|GPIO_Adapter:GPIO_TempGyro|P_O~7                                                                                                                                                                                                                                                                                                                                                           ; 10      ;
; SENSORS:inst1|GPIO_Adapter:GPIO_TempGyro|P_O~6                                                                                                                                                                                                                                                                                                                                                           ; 10      ;
; SENSORS:inst1|GPIO_Adapter:GPIO_TempGyro|P_O~5                                                                                                                                                                                                                                                                                                                                                           ; 10      ;
; SENSORS:inst1|GPIO_Adapter:GPIO_TempGyro|P_O~4                                                                                                                                                                                                                                                                                                                                                           ; 10      ;
; SENSORS:inst1|GPIO_Adapter:GPIO_TempGyro|P_O~0                                                                                                                                                                                                                                                                                                                                                           ; 10      ;
; NiosII:inst|uart_xbee:the_uart_xbee|uart_xbee_regs:the_uart_xbee_regs|control_wr_strobe~0                                                                                                                                                                                                                                                                                                                ; 10      ;
; rtl~0                                                                                                                                                                                                                                                                                                                                                                                                    ; 10      ;
; NiosII:inst|epcs_flash_controller:the_epcs_flash_controller|epcs_flash_controller_sub:the_epcs_flash_controller_sub|data_to_cpu[6]~1                                                                                                                                                                                                                                                                     ; 10      ;
; SENSORS:inst1|I2C_CORE:I2C|ControllerI2C:U1|Decoder0~0                                                                                                                                                                                                                                                                                                                                                   ; 10      ;
; SENSORS:inst1|I2C_CORE:I2C|ControllerI2C:U1|datarcv                                                                                                                                                                                                                                                                                                                                                      ; 10      ;
; NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|denormal_res_dffe4                                                                                                                                 ; 10      ;
; NiosII:inst|data_tx_s1_arbitrator:the_data_tx_s1|data_tx_s1_in_a_read_cycle~0                                                                                                                                                                                                                                                                                                                            ; 10      ;
; NiosII:inst|uart_xbee_s1_arbitrator:the_uart_xbee_s1|uart_xbee_s1_in_a_read_cycle                                                                                                                                                                                                                                                                                                                        ; 10      ;
; NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_mult_single:the_fp_mult|input_not_zero_ff4                                                                                                                                     ; 10      ;
; NiosII:inst|uart_gps:the_uart_gps|uart_gps_tx:the_uart_gps_tx|process_4~0                                                                                                                                                                                                                                                                                                                                ; 10      ;
; SENSORS:inst1|I2C_CORE:I2C|CORE_I2C:U2|Equal16~0                                                                                                                                                                                                                                                                                                                                                         ; 10      ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|internal_jdo1[29]                                                                                                                                                                                                  ; 10      ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|internal_jdo1[8]                                                                                                                                                                                                   ; 10      ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|internal_jdo1[7]                                                                                                                                                                                                   ; 10      ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|internal_jdo1[30]                                                                                                                                                                                                  ; 10      ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|internal_jdo1[9]                                                                                                                                                                                                   ; 10      ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|internal_jdo1[17]                                                                                                                                                                                                  ; 10      ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|internal_jdo1[27]                                                                                                                                                                                                  ; 10      ;
; NiosII:inst|cpu:the_cpu|A_WE_StdLogicVector~43                                                                                                                                                                                                                                                                                                                                                           ; 10      ;
; NiosII:inst|cpu:the_cpu|A_WE_StdLogicVector~39                                                                                                                                                                                                                                                                                                                                                           ; 10      ;
; NiosII:inst|cpu:the_cpu|A_WE_StdLogicVector~35                                                                                                                                                                                                                                                                                                                                                           ; 10      ;
; NiosII:inst|cpu:the_cpu|A_WE_StdLogicVector~31                                                                                                                                                                                                                                                                                                                                                           ; 10      ;
; NiosII:inst|cpu:the_cpu|A_WE_StdLogicVector~27                                                                                                                                                                                                                                                                                                                                                           ; 10      ;
; NiosII:inst|cpu:the_cpu|A_WE_StdLogicVector~23                                                                                                                                                                                                                                                                                                                                                           ; 10      ;
; NiosII:inst|cpu:the_cpu|A_WE_StdLogicVector~19                                                                                                                                                                                                                                                                                                                                                           ; 10      ;
; NiosII:inst|cpu:the_cpu|A_WE_StdLogicVector~15                                                                                                                                                                                                                                                                                                                                                           ; 10      ;
; NiosII:inst|cpu_data_master_arbitrator:the_cpu_data_master|r_5~6                                                                                                                                                                                                                                                                                                                                         ; 10      ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|internal_jdo1[5]                                                                                                                                                                                                   ; 10      ;
; NiosII:inst|cpu:the_cpu|ic_fill_dp_offset_nxt[2]~2                                                                                                                                                                                                                                                                                                                                                       ; 10      ;
; NiosII:inst|cpu:the_cpu|ic_fill_dp_offset_nxt[1]~0                                                                                                                                                                                                                                                                                                                                                       ; 10      ;
; NiosII:inst|cpu:the_cpu|ic_fill_dp_offset[1]                                                                                                                                                                                                                                                                                                                                                             ; 10      ;
; NiosII:inst|cpu:the_cpu|d_readdatavalid_d1                                                                                                                                                                                                                                                                                                                                                               ; 10      ;
; NiosII:inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_NiosII_clock_0_out_to_sdram_s1_module:rdv_fifo_for_NiosII_clock_0_out_to_sdram_s1|process_15~0                                                                                                                                                                                                                                                 ; 10      ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|internal_jdo1[14]                                                                                                                                                                                                  ; 10      ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|internal_jdo1[6]                                                                                                                                                                                                   ; 10      ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|internal_jdo1[15]                                                                                                                                                                                                  ; 10      ;
; NiosII:inst|cpu:the_cpu|A_mem_baddr[7]                                                                                                                                                                                                                                                                                                                                                                   ; 10      ;
; NiosII:inst|cpu:the_cpu|A_mem_baddr[8]                                                                                                                                                                                                                                                                                                                                                                   ; 10      ;
; NiosII:inst|cpu:the_cpu|A_mem_baddr[9]                                                                                                                                                                                                                                                                                                                                                                   ; 10      ;
; NiosII:inst|cpu:the_cpu|A_mem_baddr[10]                                                                                                                                                                                                                                                                                                                                                                  ; 10      ;
; NiosII:inst|cpu:the_cpu|A_mem_baddr[6]                                                                                                                                                                                                                                                                                                                                                                   ; 10      ;
; NiosII:inst|cpu:the_cpu|A_mem_baddr[5]                                                                                                                                                                                                                                                                                                                                                                   ; 10      ;
; NiosII:inst|uart_gps:the_uart_gps|uart_gps_regs:the_uart_gps_regs|control_wr_strobe~0                                                                                                                                                                                                                                                                                                                    ; 10      ;
; NiosII:inst|cpu:the_cpu|M_alu_result[4]                                                                                                                                                                                                                                                                                                                                                                  ; 10      ;
; NiosII:inst|cpu:the_cpu|M_alu_result[2]                                                                                                                                                                                                                                                                                                                                                                  ; 10      ;
; NiosII:inst|cpu:the_cpu|A_mem_baddr[11]                                                                                                                                                                                                                                                                                                                                                                  ; 10      ;
; NiosII:inst|cpu:the_cpu|M_alu_result[3]                                                                                                                                                                                                                                                                                                                                                                  ; 10      ;
; NiosII:inst|uart_xbee_s1_arbitrator:the_uart_xbee_s1|cpu_data_master_requests_uart_xbee_s1                                                                                                                                                                                                                                                                                                               ; 10      ;
; NiosII:inst|entrada_gy_eje_Z_s1_arbitrator:the_entrada_gy_eje_Z_s1|internal_cpu_data_master_requests_entrada_gy_eje_Z_s1~1                                                                                                                                                                                                                                                                               ; 10      ;
; NiosII:inst|sdram:the_sdram|m_count[2]                                                                                                                                                                                                                                                                                                                                                                   ; 10      ;
; NiosII:inst|sdram:the_sdram|m_addr[8]~7                                                                                                                                                                                                                                                                                                                                                                  ; 10      ;
; uart:inst11|uart_tx:uart_tx_unit|state_reg.idle                                                                                                                                                                                                                                                                                                                                                          ; 10      ;
; uart:inst11|uart_tx:uart_tx_unit|state_reg.stop                                                                                                                                                                                                                                                                                                                                                          ; 10      ;
; NiosII:inst|sdram:the_sdram|m_next[1]                                                                                                                                                                                                                                                                                                                                                                    ; 10      ;
; NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|lpm_add_sub:add_sub5|add_sub_gsh:auto_generated|pipeline_dffe[8]                                                                                   ; 10      ;
; NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|altshift_taps:sign_dffe31_rtl_0|shift_taps_16n:auto_generated|altsyncram_d961:altsyncram4|ram_block7a1                                             ; 10      ;
; NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_mult_single:the_fp_mult|exp_adj_p2[9]                                                                                                                                          ; 10      ;
; sld_hub:auto_hub|irsr_reg[5]                                                                                                                                                                                                                                                                                                                                                                             ; 9       ;
; NiosII:inst|NiosII_clock_0:the_NiosII_clock_0|altera_std_synchronizer:the_altera_std_synchronizer3|din_s1~0                                                                                                                                                                                                                                                                                              ; 9       ;
; NiosII:inst|cpu:the_cpu|ic_tag_clr_valid_bits_nxt                                                                                                                                                                                                                                                                                                                                                        ; 9       ;
; NiosII:inst|data_tx:the_data_tx|process_0~3                                                                                                                                                                                                                                                                                                                                                              ; 9       ;
; NiosII:inst|uart_xbee:the_uart_xbee|uart_xbee_tx:the_uart_xbee_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx5_in[1]~1                                                                                                                                                                                                                                                                        ; 9       ;
; SENSORS:inst1|SBAController:MasterController|Mux3~3                                                                                                                                                                                                                                                                                                                                                      ; 9       ;
; SENSORS:inst1|SBAController:MasterController|dato~24                                                                                                                                                                                                                                                                                                                                                     ; 9       ;
; SENSORS:inst1|I2C_CORE:I2C|ControllerI2C:U1|Selector1~0                                                                                                                                                                                                                                                                                                                                                  ; 9       ;
; SENSORS:inst1|I2C_CORE:I2C|CORE_I2C:U2|state.IniSt                                                                                                                                                                                                                                                                                                                                                       ; 9       ;
; NiosII:inst|uart_xbee:the_uart_xbee|uart_xbee_regs:the_uart_xbee_regs|Equal1~5                                                                                                                                                                                                                                                                                                                           ; 9       ;
; SENSORS:inst1|I2C_CORE:I2C|CORE_I2C:U2|Equal0~0                                                                                                                                                                                                                                                                                                                                                          ; 9       ;
; SENSORS:inst1|I2C_CORE:I2C|ControllerI2C:U1|Starti                                                                                                                                                                                                                                                                                                                                                       ; 9       ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|internal_jdo1[16]                                                                                                                                                                                                  ; 9       ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|internal_jdo1[13]                                                                                                                                                                                                  ; 9       ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|internal_jdo1[12]                                                                                                                                                                                                  ; 9       ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|internal_jdo1[11]                                                                                                                                                                                                  ; 9       ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|internal_jdo1[10]                                                                                                                                                                                                  ; 9       ;
; NiosII:inst|cpu:the_cpu|ic_fill_dp_offset_nxt[0]~3                                                                                                                                                                                                                                                                                                                                                       ; 9       ;
; NiosII:inst|cpu:the_cpu|A_WE_StdLogicVector~87                                                                                                                                                                                                                                                                                                                                                           ; 9       ;
; NiosII:inst|cpu:the_cpu|A_WE_StdLogicVector~83                                                                                                                                                                                                                                                                                                                                                           ; 9       ;
; NiosII:inst|cpu:the_cpu|A_WE_StdLogicVector~5                                                                                                                                                                                                                                                                                                                                                            ; 9       ;
; NiosII:inst|cpu:the_cpu|A_slow_inst_result[0]~0                                                                                                                                                                                                                                                                                                                                                          ; 9       ;
; NiosII:inst|cpu:the_cpu|M_alu_result[0]                                                                                                                                                                                                                                                                                                                                                                  ; 9       ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_itrace:the_cpu_nios2_oci_itrace|process_2~1                                                                                                                                                                                                                                                                                        ; 9       ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_im:the_cpu_nios2_oci_im|process_0~0                                                                                                                                                                                                                                                                                                ; 9       ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|internal_jdo1[2]                                                                                                                                                                                                   ; 9       ;
; uart:inst11|fifo:fifo_tx_unit|wr_en                                                                                                                                                                                                                                                                                                                                                                      ; 9       ;
; NiosII:inst|uart_gps:the_uart_gps|uart_gps_tx:the_uart_gps_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx5_in[0]~1                                                                                                                                                                                                                                                                            ; 9       ;
; NiosII:inst|cpu:the_cpu|ic_fill_dp_offset[2]                                                                                                                                                                                                                                                                                                                                                             ; 9       ;
; NiosII:inst|cpu:the_cpu|ic_tag_clr_valid_bits_nxt~2                                                                                                                                                                                                                                                                                                                                                      ; 9       ;
; NiosII:inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|state                                                                                                                                                                                                                                                                                                                  ; 9       ;
; NiosII:inst|sdram:the_sdram|active_addr[8]~4                                                                                                                                                                                                                                                                                                                                                             ; 9       ;
; uart:inst11|fifo:fifo_tx_unit|empty_reg                                                                                                                                                                                                                                                                                                                                                                  ; 9       ;
; uart:inst11|mod_m_counter:baud_gen_unit|Equal0~1                                                                                                                                                                                                                                                                                                                                                         ; 9       ;
; uart:inst11|mod_m_counter:baud_gen_unit|Equal0~0                                                                                                                                                                                                                                                                                                                                                         ; 9       ;
; NiosII:inst|cpu:the_cpu|A_dc_want_fill                                                                                                                                                                                                                                                                                                                                                                   ; 9       ;
; NiosII:inst|cpu:the_cpu|A_dc_wb_wr_starting                                                                                                                                                                                                                                                                                                                                                              ; 9       ;
; NiosII:inst|NiosII_clock_2:the_NiosII_clock_2|NiosII_clock_2_slave_FSM:slave_FSM|slave_state[1]                                                                                                                                                                                                                                                                                                          ; 9       ;
; NiosII:inst|sdram:the_sdram|Mux40~7                                                                                                                                                                                                                                                                                                                                                                      ; 9       ;
; NiosII:inst|sdram:the_sdram|f_select                                                                                                                                                                                                                                                                                                                                                                     ; 9       ;
; NiosII:inst|cpu:the_cpu|ic_fill_tag[12]                                                                                                                                                                                                                                                                                                                                                                  ; 9       ;
; NiosII:inst|cpu:the_cpu|ic_fill_tag[13]                                                                                                                                                                                                                                                                                                                                                                  ; 9       ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_itrace:the_cpu_nios2_oci_itrace|pending_frametype[1]                                                                                                                                                                                                                                                                               ; 9       ;
; sld_hub:auto_hub|irsr_reg[4]                                                                                                                                                                                                                                                                                                                                                                             ; 8       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[2]                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; SENSORS:inst1|SBAController:MasterController|\Main:MagneZ[0]~4                                                                                                                                                                                                                                                                                                                                           ; 8       ;
; SENSORS:inst1|SBAController:MasterController|\Main:MagneY[0]~5                                                                                                                                                                                                                                                                                                                                           ; 8       ;
; SENSORS:inst1|SBAController:MasterController|\Main:MagneY[8]~5                                                                                                                                                                                                                                                                                                                                           ; 8       ;
; NiosII:inst|cpu:the_cpu|A_wr_data_unfiltered[4]~118                                                                                                                                                                                                                                                                                                                                                      ; 8       ;
; NiosII:inst|cpu:the_cpu|A_wr_data_unfiltered[3]~117                                                                                                                                                                                                                                                                                                                                                      ; 8       ;
; NiosII:inst|cpu:the_cpu|A_wr_data_unfiltered[2]~116                                                                                                                                                                                                                                                                                                                                                      ; 8       ;
; NiosII:inst|cpu:the_cpu|A_wr_data_unfiltered[1]~115                                                                                                                                                                                                                                                                                                                                                      ; 8       ;
; NiosII:inst|epcs_flash_controller:the_epcs_flash_controller|epcs_flash_controller_sub:the_epcs_flash_controller_sub|shift_reg[1]~12                                                                                                                                                                                                                                                                      ; 8       ;
; SENSORS:inst1|I2C_CORE:I2C|ControllerI2C:U1|Decoder0~2                                                                                                                                                                                                                                                                                                                                                   ; 8       ;
; NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|fpoint_qsys_addsub_single_altbarrel_shift_44e:rbarrel_shift|result[4]~6                                                                            ; 8       ;
; NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|add_sub_w2~0                                                                                                                                       ; 8       ;
; SENSORS:inst1|SBAController:MasterController|\Main:GyrosZ[0]~0                                                                                                                                                                                                                                                                                                                                           ; 8       ;
; SENSORS:inst1|SBAController:MasterController|\Main:MagneX[0]~0                                                                                                                                                                                                                                                                                                                                           ; 8       ;
; SENSORS:inst1|SBAController:MasterController|\Main:AceleX[0]~1                                                                                                                                                                                                                                                                                                                                           ; 8       ;
; SENSORS:inst1|SBAController:MasterController|\Main:AceleY[0]~0                                                                                                                                                                                                                                                                                                                                           ; 8       ;
; SENSORS:inst1|SBAController:MasterController|\Main:GyrosY[0]~0                                                                                                                                                                                                                                                                                                                                           ; 8       ;
; SENSORS:inst1|SBAController:MasterController|\Main:AceleZ[0]~0                                                                                                                                                                                                                                                                                                                                           ; 8       ;
; SENSORS:inst1|SBAController:MasterController|\Main:GyrosX[0]~1                                                                                                                                                                                                                                                                                                                                           ; 8       ;
; SENSORS:inst1|SBAController:MasterController|\Main:TempGy[0]~0                                                                                                                                                                                                                                                                                                                                           ; 8       ;
; SENSORS:inst1|SBAController:MasterController|\Main:MagneZ[8]~0                                                                                                                                                                                                                                                                                                                                           ; 8       ;
; SENSORS:inst1|SBAController:MasterController|\Main:GyrosZ[8]~2                                                                                                                                                                                                                                                                                                                                           ; 8       ;
; SENSORS:inst1|SBAController:MasterController|\Main:MagneX[8]~2                                                                                                                                                                                                                                                                                                                                           ; 8       ;
; SENSORS:inst1|SBAController:MasterController|\Main:AceleX[8]~1                                                                                                                                                                                                                                                                                                                                           ; 8       ;
; SENSORS:inst1|SBAController:MasterController|\Main:GyrosY[8]~0                                                                                                                                                                                                                                                                                                                                           ; 8       ;
; SENSORS:inst1|SBAController:MasterController|\Main:AceleZ[8]~0                                                                                                                                                                                                                                                                                                                                           ; 8       ;
; SENSORS:inst1|SBAController:MasterController|\Main:GyrosX[8]~0                                                                                                                                                                                                                                                                                                                                           ; 8       ;
; SENSORS:inst1|SBAController:MasterController|\Main:TempGy[8]~0                                                                                                                                                                                                                                                                                                                                           ; 8       ;
; SENSORS:inst1|SBAController:MasterController|\Main:AceleY[8]~0                                                                                                                                                                                                                                                                                                                                           ; 8       ;
; SENSORS:inst1|I2C_CORE:I2C|ControllerI2C:U1|RAM~28                                                                                                                                                                                                                                                                                                                                                       ; 8       ;
; SENSORS:inst1|I2C_CORE:I2C|ControllerI2C:U1|Decoder0~1                                                                                                                                                                                                                                                                                                                                                   ; 8       ;
; NiosII:inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|wdata[7]~0                                                                                                                                                                                                                                                                                                             ; 8       ;
; NiosII:inst|uart_xbee:the_uart_xbee|uart_xbee_regs:the_uart_xbee_regs|tx_wr_strobe~0                                                                                                                                                                                                                                                                                                                     ; 8       ;
; SENSORS:inst1|I2C_CORE:I2C|CORE_I2C:U2|I2C_DATA_O[6]~0                                                                                                                                                                                                                                                                                                                                                   ; 8       ;
; SENSORS:inst1|I2C_CORE:I2C|ControllerI2C:U1|CountReg[1]~0                                                                                                                                                                                                                                                                                                                                                ; 8       ;
; NiosII:inst|cpu:the_cpu|M_br_cond_taken_history[0]~0                                                                                                                                                                                                                                                                                                                                                     ; 8       ;
; SENSORS:inst1|I2C_CORE:I2C|ControllerI2C:U1|adri_ram~0                                                                                                                                                                                                                                                                                                                                                   ; 8       ;
; SENSORS:inst1|I2C_CORE:I2C|ControllerI2C:U1|Equal0~5                                                                                                                                                                                                                                                                                                                                                     ; 8       ;
; SENSORS:inst1|I2C_CORE:I2C|ControllerI2C:U1|i2c_st.StRead                                                                                                                                                                                                                                                                                                                                                ; 8       ;
; NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_mult_single:the_fp_mult|exp_result_ff~0                                                                                                                                        ; 8       ;
; NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|denormal_flag_w~0                                                                                                                                  ; 8       ;
; NiosII:inst|cpu:the_cpu|dc_data_wr_port_en                                                                                                                                                                                                                                                                                                                                                               ; 8       ;
; NiosII:inst|cpu:the_cpu|A_dc_valid_st_bypass_hit_wr_en                                                                                                                                                                                                                                                                                                                                                   ; 8       ;
; NiosII:inst|cpu:the_cpu|ic_fill_valid_bits_en                                                                                                                                                                                                                                                                                                                                                            ; 8       ;
; NiosII:inst|cpu:the_cpu|ic_tag_wraddress[2]~5                                                                                                                                                                                                                                                                                                                                                            ; 8       ;
; NiosII:inst|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_sjd1:auto_generated|ram_block1a0~0                                                                                                                                                                                                                                                                           ; 8       ;
; NiosII:inst|cpu:the_cpu|A_rot_pass3                                                                                                                                                                                                                                                                                                                                                                      ; 8       ;
; NiosII:inst|cpu:the_cpu|A_rot_sel_fill3                                                                                                                                                                                                                                                                                                                                                                  ; 8       ;
; NiosII:inst|cpu:the_cpu|A_rot_pass2                                                                                                                                                                                                                                                                                                                                                                      ; 8       ;
; NiosII:inst|cpu:the_cpu|A_rot_sel_fill2                                                                                                                                                                                                                                                                                                                                                                  ; 8       ;
; NiosII:inst|cpu:the_cpu|A_rot_pass1                                                                                                                                                                                                                                                                                                                                                                      ; 8       ;
; NiosII:inst|cpu:the_cpu|A_rot_sel_fill1                                                                                                                                                                                                                                                                                                                                                                  ; 8       ;
; NiosII:inst|cpu:the_cpu|A_rot_pass0                                                                                                                                                                                                                                                                                                                                                                      ; 8       ;
; NiosII:inst|cpu:the_cpu|A_rot_sel_fill0                                                                                                                                                                                                                                                                                                                                                                  ; 8       ;
; NiosII:inst|uart_gps:the_uart_gps|uart_gps_regs:the_uart_gps_regs|tx_wr_strobe~0                                                                                                                                                                                                                                                                                                                         ; 8       ;
; NiosII:inst|cpu:the_cpu|dc_tag_wr_port_addr~0                                                                                                                                                                                                                                                                                                                                                            ; 8       ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|Equal2~1                                                                                                                                                                                                           ; 8       ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~71                                                                                                                                                                                                                                                                                                                                                                ; 8       ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~70                                                                                                                                                                                                                                                                                                                                                                ; 8       ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~69                                                                                                                                                                                                                                                                                                                                                                ; 8       ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~68                                                                                                                                                                                                                                                                                                                                                                ; 8       ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~67                                                                                                                                                                                                                                                                                                                                                                ; 8       ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~66                                                                                                                                                                                                                                                                                                                                                                ; 8       ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~65                                                                                                                                                                                                                                                                                                                                                                ; 8       ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~64                                                                                                                                                                                                                                                                                                                                                                ; 8       ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~63                                                                                                                                                                                                                                                                                                                                                                ; 8       ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~62                                                                                                                                                                                                                                                                                                                                                                ; 8       ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~61                                                                                                                                                                                                                                                                                                                                                                ; 8       ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~60                                                                                                                                                                                                                                                                                                                                                                ; 8       ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~59                                                                                                                                                                                                                                                                                                                                                                ; 8       ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~58                                                                                                                                                                                                                                                                                                                                                                ; 8       ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~57                                                                                                                                                                                                                                                                                                                                                                ; 8       ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~56                                                                                                                                                                                                                                                                                                                                                                ; 8       ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~55                                                                                                                                                                                                                                                                                                                                                                ; 8       ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~54                                                                                                                                                                                                                                                                                                                                                                ; 8       ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~53                                                                                                                                                                                                                                                                                                                                                                ; 8       ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~52                                                                                                                                                                                                                                                                                                                                                                ; 8       ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~51                                                                                                                                                                                                                                                                                                                                                                ; 8       ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~50                                                                                                                                                                                                                                                                                                                                                                ; 8       ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~49                                                                                                                                                                                                                                                                                                                                                                ; 8       ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~48                                                                                                                                                                                                                                                                                                                                                                ; 8       ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~47                                                                                                                                                                                                                                                                                                                                                                ; 8       ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~46                                                                                                                                                                                                                                                                                                                                                                ; 8       ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~45                                                                                                                                                                                                                                                                                                                                                                ; 8       ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~44                                                                                                                                                                                                                                                                                                                                                                ; 8       ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~43                                                                                                                                                                                                                                                                                                                                                                ; 8       ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~42                                                                                                                                                                                                                                                                                                                                                                ; 8       ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~41                                                                                                                                                                                                                                                                                                                                                                ; 8       ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~40                                                                                                                                                                                                                                                                                                                                                                ; 8       ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~39                                                                                                                                                                                                                                                                                                                                                                ; 8       ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~38                                                                                                                                                                                                                                                                                                                                                                ; 8       ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~37                                                                                                                                                                                                                                                                                                                                                                ; 8       ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~36                                                                                                                                                                                                                                                                                                                                                                ; 8       ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~35                                                                                                                                                                                                                                                                                                                                                                ; 8       ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~34                                                                                                                                                                                                                                                                                                                                                                ; 8       ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~33                                                                                                                                                                                                                                                                                                                                                                ; 8       ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~32                                                                                                                                                                                                                                                                                                                                                                ; 8       ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~31                                                                                                                                                                                                                                                                                                                                                                ; 8       ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~30                                                                                                                                                                                                                                                                                                                                                                ; 8       ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~29                                                                                                                                                                                                                                                                                                                                                                ; 8       ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~28                                                                                                                                                                                                                                                                                                                                                                ; 8       ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~27                                                                                                                                                                                                                                                                                                                                                                ; 8       ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~26                                                                                                                                                                                                                                                                                                                                                                ; 8       ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~25                                                                                                                                                                                                                                                                                                                                                                ; 8       ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~24                                                                                                                                                                                                                                                                                                                                                                ; 8       ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~23                                                                                                                                                                                                                                                                                                                                                                ; 8       ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~22                                                                                                                                                                                                                                                                                                                                                                ; 8       ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~21                                                                                                                                                                                                                                                                                                                                                                ; 8       ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~20                                                                                                                                                                                                                                                                                                                                                                ; 8       ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~19                                                                                                                                                                                                                                                                                                                                                                ; 8       ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~18                                                                                                                                                                                                                                                                                                                                                                ; 8       ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~17                                                                                                                                                                                                                                                                                                                                                                ; 8       ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~16                                                                                                                                                                                                                                                                                                                                                                ; 8       ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~15                                                                                                                                                                                                                                                                                                                                                                ; 8       ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~14                                                                                                                                                                                                                                                                                                                                                                ; 8       ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~13                                                                                                                                                                                                                                                                                                                                                                ; 8       ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~12                                                                                                                                                                                                                                                                                                                                                                ; 8       ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~11                                                                                                                                                                                                                                                                                                                                                                ; 8       ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~10                                                                                                                                                                                                                                                                                                                                                                ; 8       ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~9                                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~8                                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~7                                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~6                                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~5                                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~4                                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~3                                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~2                                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~1                                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; uart:inst11|fifo:fifo_tx_unit|Decoder0~0                                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; NiosII:inst|cpu:the_cpu|Equal277~0                                                                                                                                                                                                                                                                                                                                                                       ; 8       ;
; NiosII:inst|NiosII_clock_1:the_NiosII_clock_1|NiosII_clock_1_master_FSM:master_FSM|master_state[2]                                                                                                                                                                                                                                                                                                       ; 8       ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|internal_jdo1[1]                                                                                                                                                                                                   ; 8       ;
; uart:inst11|uart_tx:uart_tx_unit|Selector3~0                                                                                                                                                                                                                                                                                                                                                             ; 8       ;
; NiosII:inst|epcs_flash_controller:the_epcs_flash_controller|epcs_flash_controller_sub:the_epcs_flash_controller_sub|write_tx_holding                                                                                                                                                                                                                                                                     ; 8       ;
; NiosII:inst|cpu:the_cpu|A_mem_baddr[4]                                                                                                                                                                                                                                                                                                                                                                   ; 8       ;
; NiosII:inst|cpu:the_cpu|A_mem_baddr[2]                                                                                                                                                                                                                                                                                                                                                                   ; 8       ;
; NiosII:inst|cpu:the_cpu|M_alu_result[12]                                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; NiosII:inst|cpu_instruction_master_arbitrator:the_cpu_instruction_master|cpu_instruction_master_run~2                                                                                                                                                                                                                                                                                                    ; 8       ;
; NiosII:inst|cpu:the_cpu|A_mem_baddr[3]                                                                                                                                                                                                                                                                                                                                                                   ; 8       ;
; NiosII:inst|NiosII_clock_1:the_NiosII_clock_1|NiosII_clock_1_slave_FSM:slave_FSM|slave_state[1]                                                                                                                                                                                                                                                                                                          ; 8       ;
; NiosII:inst|NiosII_clock_1_in_arbitrator:the_NiosII_clock_1_in|cpu_data_master_granted_NiosII_clock_1_in~0                                                                                                                                                                                                                                                                                               ; 8       ;
; NiosII:inst|NiosII_clock_1_in_arbitrator:the_NiosII_clock_1_in|cpu_data_master_requests_NiosII_clock_1_in~0                                                                                                                                                                                                                                                                                              ; 8       ;
; NiosII:inst|PWM_3_s1_arbitrator:the_PWM_3_s1|cpu_data_master_requests_PWM_3_s1~0                                                                                                                                                                                                                                                                                                                         ; 8       ;
; NiosII:inst|NiosII_clock_2:the_NiosII_clock_2|NiosII_clock_2_slave_FSM:slave_FSM|slave_state[0]                                                                                                                                                                                                                                                                                                          ; 8       ;
; NiosII:inst|sdram:the_sdram|i_addr[12]                                                                                                                                                                                                                                                                                                                                                                   ; 8       ;
; NiosII:inst|epcs_flash_controller:the_epcs_flash_controller|epcs_flash_controller_sub:the_epcs_flash_controller_sub|control_wr_strobe                                                                                                                                                                                                                                                                    ; 8       ;
; NiosII:inst|sdram:the_sdram|m_next[4]                                                                                                                                                                                                                                                                                                                                                                    ; 8       ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_itrace:the_cpu_nios2_oci_itrace|pending_frametype[3]                                                                                                                                                                                                                                                                               ; 8       ;
; NiosII:inst|cpu:the_cpu|internal_d_writedata[11]                                                                                                                                                                                                                                                                                                                                                         ; 8       ;
; NiosII:inst|cpu:the_cpu|internal_d_writedata[12]                                                                                                                                                                                                                                                                                                                                                         ; 8       ;
; NiosII:inst|cpu:the_cpu|internal_d_writedata[13]                                                                                                                                                                                                                                                                                                                                                         ; 8       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[3]                                                                                                                                                                                                                                                                                                                                                 ; 7       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[0]                                                                                                                                                                                                                                                                                                                                                 ; 7       ;
; NiosII:inst|cpu:the_cpu|A_wr_data_unfiltered[0]~114                                                                                                                                                                                                                                                                                                                                                      ; 7       ;
; uart:inst11|uart_tx:uart_tx_unit|b_reg[0]~6                                                                                                                                                                                                                                                                                                                                                              ; 7       ;
; NiosII:inst|NiosII_clock_2_in_arbitrator:the_NiosII_clock_2_in|cpu_data_master_requests_NiosII_clock_2_in                                                                                                                                                                                                                                                                                                ; 7       ;
; SENSORS:inst1|I2C_CORE:I2C|CORE_I2C:U2|Tramainit[19]~39                                                                                                                                                                                                                                                                                                                                                  ; 7       ;
; NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|fpoint_qsys_addsub_single_altbarrel_shift_44e:rbarrel_shift|result[4]~7                                                                            ; 7       ;
; SENSORS:inst1|SBAController:MasterController|\Main:MagneX[8]~0                                                                                                                                                                                                                                                                                                                                           ; 7       ;
; SENSORS:inst1|SBAController:MasterController|\Main:AceleX[0]~0                                                                                                                                                                                                                                                                                                                                           ; 7       ;
; NiosII:inst|epcs_flash_controller:the_epcs_flash_controller|epcs_flash_controller_sub:the_epcs_flash_controller_sub|data_to_cpu[1]~2                                                                                                                                                                                                                                                                     ; 7       ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_avalon_reg:the_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                                                                                                                                                                                                    ; 7       ;
; SENSORS:inst1|I2C_CORE:I2C|ControllerI2C:U1|I2C_REG[0][1]                                                                                                                                                                                                                                                                                                                                                ; 7       ;
; SENSORS:inst1|I2C_CORE:I2C|CORE_I2C:U2|RxData_ok                                                                                                                                                                                                                                                                                                                                                         ; 7       ;
; NiosII:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|b_full                                                                                                                                                                                                                                ; 7       ;
; NiosII:inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[3]~61                                                                                                                                                                                                                                                                                                                ; 7       ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_break:the_cpu_nios2_oci_break|xbrk_ctrl1[0]~0                                                                                                                                                                                                                                                                                      ; 7       ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_break:the_cpu_nios2_oci_break|xbrk_ctrl0[0]~1                                                                                                                                                                                                                                                                                      ; 7       ;
; NiosII:inst|cpu:the_cpu|A_dc_xfer_rd_addr_offset[0]                                                                                                                                                                                                                                                                                                                                                      ; 7       ;
; NiosII:inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_NiosII_clock_0_out_to_sdram_s1_module:rdv_fifo_for_NiosII_clock_0_out_to_sdram_s1|process_1~0                                                                                                                                                                                                                                                  ; 7       ;
; SENSORS:inst1|I2C_CORE:I2C|CORE_I2C:U2|Equal4~0                                                                                                                                                                                                                                                                                                                                                          ; 7       ;
; NiosII:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|b_full                                                                                                                                                                                                                                ; 7       ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_itrace:the_cpu_nios2_oci_itrace|sync_timer[5]~5                                                                                                                                                                                                                                                                                    ; 7       ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_itrace:the_cpu_nios2_oci_itrace|sync_timer[5]~0                                                                                                                                                                                                                                                                                    ; 7       ;
; NiosII:inst|cpu:the_cpu|F_iw[3]~7                                                                                                                                                                                                                                                                                                                                                                        ; 7       ;
; NiosII:inst|cpu:the_cpu|D_iw[7]                                                                                                                                                                                                                                                                                                                                                                          ; 7       ;
; NiosII:inst|cpu:the_cpu|M_alu_result[1]                                                                                                                                                                                                                                                                                                                                                                  ; 7       ;
; NiosII:inst|cpu:the_cpu|A_wr_data_unfiltered[31]~113                                                                                                                                                                                                                                                                                                                                                     ; 7       ;
; NiosII:inst|cpu:the_cpu|A_wr_data_unfiltered[30]~110                                                                                                                                                                                                                                                                                                                                                     ; 7       ;
; NiosII:inst|cpu:the_cpu|A_wr_data_unfiltered[29]~107                                                                                                                                                                                                                                                                                                                                                     ; 7       ;
; NiosII:inst|cpu:the_cpu|A_wr_data_unfiltered[28]~104                                                                                                                                                                                                                                                                                                                                                     ; 7       ;
; NiosII:inst|cpu:the_cpu|A_wr_data_unfiltered[27]~101                                                                                                                                                                                                                                                                                                                                                     ; 7       ;
; NiosII:inst|cpu:the_cpu|A_wr_data_unfiltered[26]~98                                                                                                                                                                                                                                                                                                                                                      ; 7       ;
; NiosII:inst|cpu:the_cpu|A_wr_data_unfiltered[25]~95                                                                                                                                                                                                                                                                                                                                                      ; 7       ;
; NiosII:inst|cpu:the_cpu|A_wr_data_unfiltered[24]~92                                                                                                                                                                                                                                                                                                                                                      ; 7       ;
; NiosII:inst|cpu:the_cpu|A_wr_data_unfiltered[23]~89                                                                                                                                                                                                                                                                                                                                                      ; 7       ;
; NiosII:inst|cpu:the_cpu|A_wr_data_unfiltered[22]~86                                                                                                                                                                                                                                                                                                                                                      ; 7       ;
; NiosII:inst|cpu:the_cpu|A_wr_data_unfiltered[21]~83                                                                                                                                                                                                                                                                                                                                                      ; 7       ;
; NiosII:inst|cpu:the_cpu|A_wr_data_unfiltered[20]~80                                                                                                                                                                                                                                                                                                                                                      ; 7       ;
; NiosII:inst|cpu:the_cpu|A_wr_data_unfiltered[19]~77                                                                                                                                                                                                                                                                                                                                                      ; 7       ;
; NiosII:inst|cpu:the_cpu|A_wr_data_unfiltered[18]~74                                                                                                                                                                                                                                                                                                                                                      ; 7       ;
; NiosII:inst|cpu:the_cpu|A_wr_data_unfiltered[17]~71                                                                                                                                                                                                                                                                                                                                                      ; 7       ;
; NiosII:inst|cpu:the_cpu|A_wr_data_unfiltered[16]~68                                                                                                                                                                                                                                                                                                                                                      ; 7       ;
; NiosII:inst|cpu:the_cpu|A_wr_data_unfiltered[15]~64                                                                                                                                                                                                                                                                                                                                                      ; 7       ;
; NiosII:inst|cpu:the_cpu|A_wr_data_unfiltered[14]~61                                                                                                                                                                                                                                                                                                                                                      ; 7       ;
; NiosII:inst|cpu:the_cpu|A_wr_data_unfiltered[13]~58                                                                                                                                                                                                                                                                                                                                                      ; 7       ;
; NiosII:inst|cpu:the_cpu|A_wr_data_unfiltered[12]~55                                                                                                                                                                                                                                                                                                                                                      ; 7       ;
; NiosII:inst|cpu:the_cpu|A_wr_data_unfiltered[11]~52                                                                                                                                                                                                                                                                                                                                                      ; 7       ;
; NiosII:inst|cpu:the_cpu|A_wr_data_unfiltered[10]~49                                                                                                                                                                                                                                                                                                                                                      ; 7       ;
; NiosII:inst|cpu:the_cpu|A_wr_data_unfiltered[9]~46                                                                                                                                                                                                                                                                                                                                                       ; 7       ;
; NiosII:inst|cpu:the_cpu|A_wr_data_unfiltered[8]~43                                                                                                                                                                                                                                                                                                                                                       ; 7       ;
; NiosII:inst|cpu:the_cpu|A_wr_data_unfiltered[7]~38                                                                                                                                                                                                                                                                                                                                                       ; 7       ;
; NiosII:inst|cpu:the_cpu|A_wr_data_unfiltered[6]~34                                                                                                                                                                                                                                                                                                                                                       ; 7       ;
; NiosII:inst|cpu:the_cpu|A_wr_data_unfiltered[5]~30                                                                                                                                                                                                                                                                                                                                                       ; 7       ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_break:the_cpu_nios2_oci_break|trigger_state                                                                                                                                                                                                                                                                                        ; 7       ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_action_tracemem_a                                                                                                                                                                                             ; 7       ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_im:the_cpu_nios2_oci_im|internal_trc_im_addr[6]~9                                                                                                                                                                                                                                                                                  ; 7       ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_itrace:the_cpu_nios2_oci_itrace|dct_code[1]~1                                                                                                                                                                                                                                                                                      ; 7       ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|internal_jdo1[33]                                                                                                                                                                                                  ; 7       ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|internal_jdo1[0]                                                                                                                                                                                                   ; 7       ;
; NiosII:inst|cpu:the_cpu|E_src1[12]                                                                                                                                                                                                                                                                                                                                                                       ; 7       ;
; NiosII:inst|cpu:the_cpu|E_src1[13]                                                                                                                                                                                                                                                                                                                                                                       ; 7       ;
; NiosII:inst|cpu:the_cpu|E_src1[14]                                                                                                                                                                                                                                                                                                                                                                       ; 7       ;
; NiosII:inst|cpu:the_cpu|E_src1[15]                                                                                                                                                                                                                                                                                                                                                                       ; 7       ;
; NiosII:inst|cpu:the_cpu|E_src1[16]                                                                                                                                                                                                                                                                                                                                                                       ; 7       ;
; NiosII:inst|cpu:the_cpu|E_src1[17]                                                                                                                                                                                                                                                                                                                                                                       ; 7       ;
; NiosII:inst|cpu:the_cpu|E_src1[18]                                                                                                                                                                                                                                                                                                                                                                       ; 7       ;
; NiosII:inst|cpu:the_cpu|E_src1[19]                                                                                                                                                                                                                                                                                                                                                                       ; 7       ;
; NiosII:inst|cpu:the_cpu|E_src1[20]                                                                                                                                                                                                                                                                                                                                                                       ; 7       ;
; NiosII:inst|cpu:the_cpu|E_src1[21]                                                                                                                                                                                                                                                                                                                                                                       ; 7       ;
; NiosII:inst|cpu:the_cpu|E_src1[22]                                                                                                                                                                                                                                                                                                                                                                       ; 7       ;
; NiosII:inst|cpu:the_cpu|E_src1[23]                                                                                                                                                                                                                                                                                                                                                                       ; 7       ;
; NiosII:inst|cpu:the_cpu|E_src1[24]                                                                                                                                                                                                                                                                                                                                                                       ; 7       ;
; NiosII:inst|cpu:the_cpu|E_src1[25]                                                                                                                                                                                                                                                                                                                                                                       ; 7       ;
; NiosII:inst|cpu:the_cpu|E_src1[26]                                                                                                                                                                                                                                                                                                                                                                       ; 7       ;
; NiosII:inst|cpu:the_cpu|F_pc[0]                                                                                                                                                                                                                                                                                                                                                                          ; 7       ;
; NiosII:inst|cpu:the_cpu|F_pc[1]                                                                                                                                                                                                                                                                                                                                                                          ; 7       ;
; NiosII:inst|cpu:the_cpu|E_valid_from_D                                                                                                                                                                                                                                                                                                                                                                   ; 7       ;
; NiosII:inst|cpu:the_cpu|E_src1[11]                                                                                                                                                                                                                                                                                                                                                                       ; 7       ;
; NiosII:inst|cpu:the_cpu|E_src1[4]                                                                                                                                                                                                                                                                                                                                                                        ; 7       ;
; NiosII:inst|cpu:the_cpu|E_src1[5]                                                                                                                                                                                                                                                                                                                                                                        ; 7       ;
; NiosII:inst|cpu:the_cpu|E_src1[6]                                                                                                                                                                                                                                                                                                                                                                        ; 7       ;
; NiosII:inst|cpu:the_cpu|E_src1[7]                                                                                                                                                                                                                                                                                                                                                                        ; 7       ;
; NiosII:inst|cpu:the_cpu|E_src1[8]                                                                                                                                                                                                                                                                                                                                                                        ; 7       ;
; NiosII:inst|cpu:the_cpu|E_src1[9]                                                                                                                                                                                                                                                                                                                                                                        ; 7       ;
; NiosII:inst|cpu:the_cpu|E_src1[10]                                                                                                                                                                                                                                                                                                                                                                       ; 7       ;
; NiosII:inst|cpu:the_cpu|E_src1[2]                                                                                                                                                                                                                                                                                                                                                                        ; 7       ;
; NiosII:inst|cpu:the_cpu|E_src1[3]                                                                                                                                                                                                                                                                                                                                                                        ; 7       ;
; NiosII:inst|entrada_gy_eje_Y_s1_arbitrator:the_entrada_gy_eje_Y_s1|entrada_gy_eje_Y_s1_in_a_read_cycle~0                                                                                                                                                                                                                                                                                                 ; 7       ;
; NiosII:inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_NiosII_clock_0_out_to_sdram_s1_module:rdv_fifo_for_NiosII_clock_0_out_to_sdram_s1|updated_one_count~1                                                                                                                                                                                                                                          ; 7       ;
; NiosII:inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_NiosII_clock_1_out_to_sdram_s1_module:rdv_fifo_for_NiosII_clock_1_out_to_sdram_s1|updated_one_count~1                                                                                                                                                                                                                                          ; 7       ;
; NiosII:inst|NiosII_clock_1:the_NiosII_clock_1|NiosII_clock_1_master_FSM:master_FSM|master_state[0]                                                                                                                                                                                                                                                                                                       ; 7       ;
; NiosII:inst|NiosII_clock_1:the_NiosII_clock_1|NiosII_clock_1_master_FSM:master_FSM|master_state[1]                                                                                                                                                                                                                                                                                                       ; 7       ;
; NiosII:inst|NiosII_clock_0:the_NiosII_clock_0|NiosII_clock_0_master_FSM:master_FSM|master_state[2]                                                                                                                                                                                                                                                                                                       ; 7       ;
; NiosII:inst|NiosII_clock_0:the_NiosII_clock_0|NiosII_clock_0_master_FSM:master_FSM|master_state[0]                                                                                                                                                                                                                                                                                                       ; 7       ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|ir[1]                                                                                                                                                                                                              ; 7       ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|enable_action_strobe                                                                                                                                                                                               ; 7       ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|ir[0]                                                                                                                                                                                                              ; 7       ;
; uart:inst11|mod_m_counter:baud_gen_unit|r_reg[0]                                                                                                                                                                                                                                                                                                                                                         ; 7       ;
; NiosII:inst|cpu:the_cpu|M_alu_result[13]                                                                                                                                                                                                                                                                                                                                                                 ; 7       ;
; NiosII:inst|cpu:the_cpu|A_dc_wr_data_cnt[3]                                                                                                                                                                                                                                                                                                                                                              ; 7       ;
; NiosII:inst|cpu:the_cpu|M_alu_result[14]                                                                                                                                                                                                                                                                                                                                                                 ; 7       ;
; NiosII:inst|cpu:the_cpu|M_alu_result[15]                                                                                                                                                                                                                                                                                                                                                                 ; 7       ;
; NiosII:inst|cpu:the_cpu|M_alu_result[16]                                                                                                                                                                                                                                                                                                                                                                 ; 7       ;
; NiosII:inst|cpu:the_cpu|M_alu_result[17]                                                                                                                                                                                                                                                                                                                                                                 ; 7       ;
; NiosII:inst|cpu:the_cpu|M_alu_result[18]                                                                                                                                                                                                                                                                                                                                                                 ; 7       ;
; NiosII:inst|cpu:the_cpu|M_alu_result[19]                                                                                                                                                                                                                                                                                                                                                                 ; 7       ;
; NiosII:inst|cpu:the_cpu|M_alu_result[20]                                                                                                                                                                                                                                                                                                                                                                 ; 7       ;
; NiosII:inst|cpu:the_cpu|M_alu_result[21]                                                                                                                                                                                                                                                                                                                                                                 ; 7       ;
; NiosII:inst|cpu:the_cpu|M_alu_result[22]                                                                                                                                                                                                                                                                                                                                                                 ; 7       ;
; NiosII:inst|cpu:the_cpu|M_alu_result[23]                                                                                                                                                                                                                                                                                                                                                                 ; 7       ;
; NiosII:inst|cpu:the_cpu|M_alu_result[24]                                                                                                                                                                                                                                                                                                                                                                 ; 7       ;
; NiosII:inst|cpu:the_cpu|M_alu_result[25]                                                                                                                                                                                                                                                                                                                                                                 ; 7       ;
; NiosII:inst|cpu:the_cpu|M_alu_result[26]                                                                                                                                                                                                                                                                                                                                                                 ; 7       ;
; NiosII:inst|cpu:the_cpu|ic_fill_ap_offset[1]~0                                                                                                                                                                                                                                                                                                                                                           ; 7       ;
; NiosII:inst|cpu:the_cpu|A_dc_wb_wr_active                                                                                                                                                                                                                                                                                                                                                                ; 7       ;
; NiosII:inst|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_data_master_requests_cpu_jtag_debug_module                                                                                                                                                                                                                                                                                    ; 7       ;
; NiosII:inst|NiosII_clock_2:the_NiosII_clock_2|NiosII_clock_2_slave_FSM:slave_FSM|slave_state[2]                                                                                                                                                                                                                                                                                                          ; 7       ;
; NiosII:inst|epcs_flash_controller_epcs_control_port_arbitrator:the_epcs_flash_controller_epcs_control_port|epcs_flash_controller_epcs_control_port_in_a_read_cycle~0                                                                                                                                                                                                                                     ; 7       ;
; NiosII:inst|sdram:the_sdram|module_input~0                                                                                                                                                                                                                                                                                                                                                               ; 7       ;
; NiosII:inst|sdram_s1_arbitrator:the_sdram_s1|in_a_write_cycle                                                                                                                                                                                                                                                                                                                                            ; 7       ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_jtag_debug_module_phy|virtual_state_cdr                                                                                                                                                                                                               ; 7       ;
; NiosII:inst|epcs_flash_controller_epcs_control_port_arbitrator:the_epcs_flash_controller_epcs_control_port|cpu_data_master_requests_epcs_flash_controller_epcs_control_port                                                                                                                                                                                                                              ; 7       ;
; NiosII:inst|sdram:the_sdram|Mux121~1                                                                                                                                                                                                                                                                                                                                                                     ; 7       ;
; NiosII:inst|sdram:the_sdram|Mux40~5                                                                                                                                                                                                                                                                                                                                                                      ; 7       ;
; NiosII:inst|sdram:the_sdram|Mux121~0                                                                                                                                                                                                                                                                                                                                                                     ; 7       ;
; NiosII:inst|sdram:the_sdram|m_next[0]                                                                                                                                                                                                                                                                                                                                                                    ; 7       ;
; NiosII:inst|sdram:the_sdram|m_next[7]                                                                                                                                                                                                                                                                                                                                                                    ; 7       ;
; NiosII:inst|sdram:the_sdram|active_cs_n                                                                                                                                                                                                                                                                                                                                                                  ; 7       ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_itrace:the_cpu_nios2_oci_itrace|pending_frametype[0]                                                                                                                                                                                                                                                                               ; 7       ;
; NiosII:inst|cpu:the_cpu|lpm_add_sub:Add17|add_sub_qvi:auto_generated|result_int[32]~64                                                                                                                                                                                                                                                                                                                   ; 7       ;
; NiosII:inst|cpu:the_cpu|d_address_line_field[6]                                                                                                                                                                                                                                                                                                                                                          ; 7       ;
; NiosII:inst|sdram:the_sdram|m_next[3]                                                                                                                                                                                                                                                                                                                                                                    ; 7       ;
; sld_hub:auto_hub|node_ena_proc~1                                                                                                                                                                                                                                                                                                                                                                         ; 6       ;
; sld_hub:auto_hub|node_ena[1]~reg0                                                                                                                                                                                                                                                                                                                                                                        ; 6       ;
; sld_hub:auto_hub|irsr_reg[3]                                                                                                                                                                                                                                                                                                                                                                             ; 6       ;
; NiosII:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                                                                                                                                                                                                   ; 6       ;
; NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|dataa_regout[23]                                                                                                                                                                           ; 6       ;
; NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|datab_regout[23]                                                                                                                                                                           ; 6       ;
; NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|dataa_regout[24]                                                                                                                                                                           ; 6       ;
; NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|datab_regout[24]                                                                                                                                                                           ; 6       ;
; NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|dataa_regout[25]                                                                                                                                                                           ; 6       ;
; NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|datab_regout[25]                                                                                                                                                                           ; 6       ;
; NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|dataa_regout[26]                                                                                                                                                                           ; 6       ;
; NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|datab_regout[26]                                                                                                                                                                           ; 6       ;
; NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|dataa_regout[27]                                                                                                                                                                           ; 6       ;
; NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|datab_regout[27]                                                                                                                                                                           ; 6       ;
; NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|dataa_regout[28]                                                                                                                                                                           ; 6       ;
; NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|datab_regout[28]                                                                                                                                                                           ; 6       ;
; NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|dataa_regout[29]                                                                                                                                                                           ; 6       ;
; NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|datab_regout[29]                                                                                                                                                                           ; 6       ;
; NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|dataa_regout[30]                                                                                                                                                                           ; 6       ;
; NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|datab_regout[30]                                                                                                                                                                           ; 6       ;
; NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|man_smaller_dffe13_wo[4]~4                                                                                                                         ; 6       ;
; NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|man_smaller_dffe13_wo[5]~3                                                                                                                         ; 6       ;
; NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|exp_diff_abs_exceed_max_w[2]~2                                                                                                                     ; 6       ;
; NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|man_smaller_dffe13_wo[1]~1                                                                                                                         ; 6       ;
; SENSORS:inst1|SBAController:MasterController|\Main:MagneX[8]~1                                                                                                                                                                                                                                                                                                                                           ; 6       ;
; NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|fpoint_qsys_addsub_single_altbarrel_shift_fjg:lbarrel_shift|sbit_piper1d[18]~8                                                                     ; 6       ;
; NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|fpoint_qsys_addsub_single_altbarrel_shift_fjg:lbarrel_shift|sbit_piper1d[18]~7                                                                     ; 6       ;
; NiosII:inst|uart_gps:the_uart_gps|uart_gps_rx:the_uart_gps_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[0]                                                                                                                                                                                                                                                                                     ; 6       ;
; SENSORS:inst1|SBAController:MasterController|dato~11                                                                                                                                                                                                                                                                                                                                                     ; 6       ;
; SENSORS:inst1|SBAController:MasterController|DAT_O[6]~7                                                                                                                                                                                                                                                                                                                                                  ; 6       ;
; SENSORS:inst1|SBAController:MasterController|\Main:MagneY[8]~4                                                                                                                                                                                                                                                                                                                                           ; 6       ;
; NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|altshift_taps:sign_dffe31_rtl_0|shift_taps_16n:auto_generated|cntr_6pf:cntr1|counter_reg_bit[1]                                                    ; 6       ;
; NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|altshift_taps:sign_dffe31_rtl_0|shift_taps_16n:auto_generated|cntr_6pf:cntr1|counter_reg_bit[0]                                                    ; 6       ;
; NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|fpoint_qsys_addsub_single_altpriority_encoder_9u8:leading_zeroes_cnt|fpoint_qsys_addsub_single_altpriority_encoder_a2b:altpriority_encoder8|zero~1 ; 6       ;
; NiosII:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                                                                                                                                   ; 6       ;
; NiosII:inst|cpu:the_cpu|E_ctrl_shift_rot_left                                                                                                                                                                                                                                                                                                                                                            ; 6       ;
; NiosII:inst|uart_xbee:the_uart_xbee|uart_xbee_tx:the_uart_xbee_tx|internal_tx_ready                                                                                                                                                                                                                                                                                                                      ; 6       ;
; NiosII:inst|cpu:the_cpu|A_ienable_reg_irq0~0                                                                                                                                                                                                                                                                                                                                                             ; 6       ;
; SENSORS:inst1|I2C_CORE:I2C|ControllerI2C:U1|i2c_st.StAddr                                                                                                                                                                                                                                                                                                                                                ; 6       ;
; SENSORS:inst1|I2C_CORE:I2C|CORE_I2C:U2|TxData_ok                                                                                                                                                                                                                                                                                                                                                         ; 6       ;
; SENSORS:inst1|I2C_CORE:I2C|CORE_I2C:U2|Y[1]~8                                                                                                                                                                                                                                                                                                                                                            ; 6       ;
; NiosII:inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|t_ena~reg0                                                                                                                                                                                                                                                                                                             ; 6       ;
; NiosII:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty                                                                                                                                                                                                                           ; 6       ;
; NiosII:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[0]                                                                                                                                                                                               ; 6       ;
; NiosII:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[0]                                                                                                                                                                                               ; 6       ;
; NiosII:inst|cpu:the_cpu|M_iw[6]                                                                                                                                                                                                                                                                                                                                                                          ; 6       ;
; NiosII:inst|cpu:the_cpu|A_dc_xfer_rd_addr_offset[1]                                                                                                                                                                                                                                                                                                                                                      ; 6       ;
; SENSORS:inst1|I2C_CORE:I2C|CORE_I2C:U2|Equal4~1                                                                                                                                                                                                                                                                                                                                                          ; 6       ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|internal_jdo1[31]                                                                                                                                                                                                  ; 6       ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|internal_jdo1[28]                                                                                                                                                                                                  ; 6       ;
; NiosII:inst|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_jtag_debug_module_address[0]~1                                                                                                                                                                                                                                                                                                ; 6       ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_break:the_cpu_nios2_oci_break|process_5~0                                                                                                                                                                                                                                                                                          ; 6       ;
; uart:inst11|fifo:fifo_tx_unit|w_ptr_reg[4]~0                                                                                                                                                                                                                                                                                                                                                             ; 6       ;
; NiosII:inst|uart_gps:the_uart_gps|uart_gps_tx:the_uart_gps_tx|internal_tx_ready                                                                                                                                                                                                                                                                                                                          ; 6       ;
; NiosII:inst|cpu:the_cpu|F_iw[4]~5                                                                                                                                                                                                                                                                                                                                                                        ; 6       ;
; NiosII:inst|cpu:the_cpu|D_iw[6]                                                                                                                                                                                                                                                                                                                                                                          ; 6       ;
; SENSORS:inst1|I2C_CORE:I2C|CORE_I2C:U2|Q                                                                                                                                                                                                                                                                                                                                                                 ; 6       ;
; SENSORS:inst1|I2C_CORE:I2C|CORE_I2C:U2|state_I2C.IdleSt                                                                                                                                                                                                                                                                                                                                                  ; 6       ;
; SENSORS:inst1|I2C_CORE:I2C|CORE_I2C:U2|nSCK[0]                                                                                                                                                                                                                                                                                                                                                           ; 6       ;
; SENSORS:inst1|I2C_CORE:I2C|CORE_I2C:U2|nSCK[1]                                                                                                                                                                                                                                                                                                                                                           ; 6       ;
; NiosII:inst|cpu:the_cpu|A_ctrl_st                                                                                                                                                                                                                                                                                                                                                                        ; 6       ;
; uart:inst11|fifo:fifo_tx_unit|r_ptr_reg[1]~0                                                                                                                                                                                                                                                                                                                                                             ; 6       ;
; NiosII:inst|cpu:the_cpu|E_src1[31]                                                                                                                                                                                                                                                                                                                                                                       ; 6       ;
; NiosII:inst|cpu:the_cpu|D_issue                                                                                                                                                                                                                                                                                                                                                                          ; 6       ;
; NiosII:inst|cpu:the_cpu|internal_A_ci_multi_start                                                                                                                                                                                                                                                                                                                                                        ; 6       ;
; NiosII:inst|cpu:the_cpu|latched_oci_tb_hbreak_req                                                                                                                                                                                                                                                                                                                                                        ; 6       ;
; NiosII:inst|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_instruction_master_granted_cpu_jtag_debug_module~0                                                                                                                                                                                                                                                                            ; 6       ;
; NiosII:inst|PWM_1_s1_arbitrator:the_PWM_1_s1|cpu_data_master_requests_PWM_1_s1                                                                                                                                                                                                                                                                                                                           ; 6       ;
; NiosII:inst|duty_2_s1_arbitrator:the_duty_2_s1|duty_2_s1_in_a_read_cycle~0                                                                                                                                                                                                                                                                                                                               ; 6       ;
; NiosII:inst|NiosII_clock_2:the_NiosII_clock_2|NiosII_clock_2_master_FSM:master_FSM|internal_master_read1                                                                                                                                                                                                                                                                                                 ; 6       ;
; NiosII:inst|NiosII_clock_0:the_NiosII_clock_0|NiosII_clock_0_master_FSM:master_FSM|master_state[1]                                                                                                                                                                                                                                                                                                       ; 6       ;
; uart:inst11|uart_tx:uart_tx_unit|Equal1~0                                                                                                                                                                                                                                                                                                                                                                ; 6       ;
; NiosII:inst|cpu:the_cpu|A_mem_baddr[13]                                                                                                                                                                                                                                                                                                                                                                  ; 6       ;
; NiosII:inst|cpu:the_cpu|A_mem_baddr[12]                                                                                                                                                                                                                                                                                                                                                                  ; 6       ;
; NiosII:inst|cpu:the_cpu|A_mem_baddr[14]                                                                                                                                                                                                                                                                                                                                                                  ; 6       ;
; NiosII:inst|cpu:the_cpu|A_mem_baddr[15]                                                                                                                                                                                                                                                                                                                                                                  ; 6       ;
; NiosII:inst|cpu:the_cpu|A_mem_baddr[16]                                                                                                                                                                                                                                                                                                                                                                  ; 6       ;
; NiosII:inst|cpu:the_cpu|A_mem_baddr[17]                                                                                                                                                                                                                                                                                                                                                                  ; 6       ;
; NiosII:inst|cpu:the_cpu|A_mem_baddr[18]                                                                                                                                                                                                                                                                                                                                                                  ; 6       ;
; NiosII:inst|cpu:the_cpu|A_mem_baddr[19]                                                                                                                                                                                                                                                                                                                                                                  ; 6       ;
; NiosII:inst|cpu:the_cpu|A_mem_baddr[20]                                                                                                                                                                                                                                                                                                                                                                  ; 6       ;
; NiosII:inst|cpu:the_cpu|A_mem_baddr[21]                                                                                                                                                                                                                                                                                                                                                                  ; 6       ;
; NiosII:inst|cpu:the_cpu|A_mem_baddr[22]                                                                                                                                                                                                                                                                                                                                                                  ; 6       ;
; NiosII:inst|cpu:the_cpu|A_mem_baddr[23]                                                                                                                                                                                                                                                                                                                                                                  ; 6       ;
; NiosII:inst|cpu:the_cpu|A_mem_baddr[24]                                                                                                                                                                                                                                                                                                                                                                  ; 6       ;
; NiosII:inst|cpu:the_cpu|A_mem_baddr[25]                                                                                                                                                                                                                                                                                                                                                                  ; 6       ;
; NiosII:inst|cpu:the_cpu|A_mem_baddr[26]                                                                                                                                                                                                                                                                                                                                                                  ; 6       ;
; NiosII:inst|entrada_temp_s1_arbitrator:the_entrada_temp_s1|internal_cpu_data_master_requests_entrada_temp_s1~4                                                                                                                                                                                                                                                                                           ; 6       ;
; NiosII:inst|NiosII_clock_1:the_NiosII_clock_1|NiosII_clock_1_slave_FSM:slave_FSM|slave_state[0]                                                                                                                                                                                                                                                                                                          ; 6       ;
; NiosII:inst|entrada_temp_s1_arbitrator:the_entrada_temp_s1|internal_cpu_data_master_requests_entrada_temp_s1~3                                                                                                                                                                                                                                                                                           ; 6       ;
; NiosII:inst|cpu_data_master_arbitrator:the_cpu_data_master|r_5~0                                                                                                                                                                                                                                                                                                                                         ; 6       ;
; NiosII:inst|NiosII_clock_2:the_NiosII_clock_2|NiosII_clock_2_master_FSM:master_FSM|internal_master_write1                                                                                                                                                                                                                                                                                                ; 6       ;
; NiosII:inst|sdram:the_sdram|Mux44~4                                                                                                                                                                                                                                                                                                                                                                      ; 6       ;
; NiosII:inst|sdram:the_sdram|pending~10                                                                                                                                                                                                                                                                                                                                                                   ; 6       ;
; NiosII:inst|sdram:the_sdram|m_count[1]                                                                                                                                                                                                                                                                                                                                                                   ; 6       ;
; PWM:inst2|step[0]                                                                                                                                                                                                                                                                                                                                                                                        ; 6       ;
; NiosII:inst|epcs_flash_controller:the_epcs_flash_controller|epcs_flash_controller_sub:the_epcs_flash_controller_sub|process_11~0                                                                                                                                                                                                                                                                         ; 6       ;
; NiosII:inst|cpu:the_cpu|ic_fill_ap_offset[2]                                                                                                                                                                                                                                                                                                                                                             ; 6       ;
; NiosII:inst|cpu:the_cpu|ic_fill_ap_offset[0]                                                                                                                                                                                                                                                                                                                                                             ; 6       ;
; NiosII:inst|epcs_flash_controller_epcs_control_port_arbitrator:the_epcs_flash_controller_epcs_control_port|cpu_data_master_requests_epcs_flash_controller_epcs_control_port~3                                                                                                                                                                                                                            ; 6       ;
; NiosII:inst|epcs_flash_controller:the_epcs_flash_controller|epcs_flash_controller_sub:the_epcs_flash_controller_sub|tx_holding_primed                                                                                                                                                                                                                                                                    ; 6       ;
; NiosII:inst|epcs_flash_controller:the_epcs_flash_controller|epcs_flash_controller_sub:the_epcs_flash_controller_sub|slowcount[0]                                                                                                                                                                                                                                                                         ; 6       ;
; NiosII:inst|epcs_flash_controller:the_epcs_flash_controller|epcs_flash_controller_sub:the_epcs_flash_controller_sub|slowcount[1]                                                                                                                                                                                                                                                                         ; 6       ;
; NiosII:inst|epcs_flash_controller:the_epcs_flash_controller|epcs_flash_controller_sub:the_epcs_flash_controller_sub|state[4]                                                                                                                                                                                                                                                                             ; 6       ;
; NiosII:inst|epcs_flash_controller:the_epcs_flash_controller|epcs_flash_controller_sub:the_epcs_flash_controller_sub|state[0]                                                                                                                                                                                                                                                                             ; 6       ;
; NiosII:inst|sdram:the_sdram|Mux17~1                                                                                                                                                                                                                                                                                                                                                                      ; 6       ;
; NiosII:inst|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_sjd1:auto_generated|q_b[31]                                                                                                                                                                                                                                                                                  ; 6       ;
; NiosII:inst|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_sjd1:auto_generated|q_b[28]                                                                                                                                                                                                                                                                                  ; 6       ;
; NiosII:inst|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_sjd1:auto_generated|q_b[29]                                                                                                                                                                                                                                                                                  ; 6       ;
; NiosII:inst|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_sjd1:auto_generated|q_b[30]                                                                                                                                                                                                                                                                                  ; 6       ;
; NiosII:inst|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_sjd1:auto_generated|q_b[27]                                                                                                                                                                                                                                                                                  ; 6       ;
; NiosII:inst|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_sjd1:auto_generated|q_b[0]                                                                                                                                                                                                                                                                                   ; 6       ;
; NiosII:inst|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_sjd1:auto_generated|q_b[26]                                                                                                                                                                                                                                                                                  ; 6       ;
; NiosII:inst|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_sjd1:auto_generated|q_b[1]                                                                                                                                                                                                                                                                                   ; 6       ;
; NiosII:inst|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_sjd1:auto_generated|q_b[23]                                                                                                                                                                                                                                                                                  ; 6       ;
; NiosII:inst|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_sjd1:auto_generated|q_b[24]                                                                                                                                                                                                                                                                                  ; 6       ;
; NiosII:inst|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_sjd1:auto_generated|q_b[25]                                                                                                                                                                                                                                                                                  ; 6       ;
; NiosII:inst|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_sjd1:auto_generated|q_b[22]                                                                                                                                                                                                                                                                                  ; 6       ;
; NiosII:inst|cpu:the_cpu|F_pc[24]                                                                                                                                                                                                                                                                                                                                                                         ; 6       ;
; NiosII:inst|cpu:the_cpu|F_pc[23]                                                                                                                                                                                                                                                                                                                                                                         ; 6       ;
; NiosII:inst|cpu:the_cpu|F_pc[22]                                                                                                                                                                                                                                                                                                                                                                         ; 6       ;
; NiosII:inst|cpu:the_cpu|F_pc[21]                                                                                                                                                                                                                                                                                                                                                                         ; 6       ;
; NiosII:inst|cpu:the_cpu|F_pc[20]                                                                                                                                                                                                                                                                                                                                                                         ; 6       ;
; NiosII:inst|cpu:the_cpu|F_pc[19]                                                                                                                                                                                                                                                                                                                                                                         ; 6       ;
; NiosII:inst|cpu:the_cpu|F_pc[18]                                                                                                                                                                                                                                                                                                                                                                         ; 6       ;
; NiosII:inst|cpu:the_cpu|F_pc[17]                                                                                                                                                                                                                                                                                                                                                                         ; 6       ;
; NiosII:inst|cpu:the_cpu|F_pc[16]                                                                                                                                                                                                                                                                                                                                                                         ; 6       ;
; NiosII:inst|cpu:the_cpu|F_pc[15]                                                                                                                                                                                                                                                                                                                                                                         ; 6       ;
; NiosII:inst|cpu:the_cpu|F_pc[14]                                                                                                                                                                                                                                                                                                                                                                         ; 6       ;
; NiosII:inst|cpu:the_cpu|F_pc[13]                                                                                                                                                                                                                                                                                                                                                                         ; 6       ;
; NiosII:inst|cpu:the_cpu|F_pc[12]                                                                                                                                                                                                                                                                                                                                                                         ; 6       ;
; NiosII:inst|cpu:the_cpu|F_pc[11]                                                                                                                                                                                                                                                                                                                                                                         ; 6       ;
; NiosII:inst|cpu:the_cpu|lpm_add_sub:Add17|add_sub_qvi:auto_generated|result_int[1]~2                                                                                                                                                                                                                                                                                                                     ; 6       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[2]~19                                                                                                                                                                                                                                                                                                                                              ; 5       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[2]~10                                                                                                                                                                                                                                                                                                                                              ; 5       ;
; sld_hub:auto_hub|shadow_irf_reg[2][0]~9                                                                                                                                                                                                                                                                                                                                                                  ; 5       ;
; sld_hub:auto_hub|shadow_irf_reg[1][0]~2                                                                                                                                                                                                                                                                                                                                                                  ; 5       ;
; sld_hub:auto_hub|irsr_reg[2]~3                                                                                                                                                                                                                                                                                                                                                                           ; 5       ;
; sld_hub:auto_hub|irsr_reg[2]~0                                                                                                                                                                                                                                                                                                                                                                           ; 5       ;
; sld_hub:auto_hub|irf_reg[2][0]~12                                                                                                                                                                                                                                                                                                                                                                        ; 5       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                       ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                                      ; Location                                                                                                                       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+
; NiosII:inst|cpu:the_cpu|cpu_bht_module:cpu_bht|altsyncram:the_altsyncram|altsyncram_bpf1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                         ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 2            ; 256          ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 256                         ; 2                           ; 256                         ; 2                           ; 512                 ; 1    ; cpu_bht_ram.mif                          ; M9K_X33_Y8_N0                                                                                                                  ;
; NiosII:inst|cpu:the_cpu|cpu_dc_data_module:cpu_dc_data|altsyncram:the_altsyncram|altsyncram_2jf1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4    ; None                                     ; M9K_X22_Y18_N0, M9K_X33_Y18_N0, M9K_X33_Y16_N0, M9K_X22_Y17_N0                                                                 ;
; NiosII:inst|cpu:the_cpu|cpu_dc_tag_module:cpu_dc_tag|altsyncram:the_altsyncram|altsyncram_bhf1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 17           ; 128          ; 17           ; yes                    ; no                      ; yes                    ; no                      ; 2176  ; 128                         ; 17                          ; 128                         ; 17                          ; 2176                ; 1    ; cpu_dc_tag_ram.mif                       ; M9K_X33_Y19_N0                                                                                                                 ;
; NiosII:inst|cpu:the_cpu|cpu_dc_victim_module:cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_r3d1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                             ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 32           ; 8            ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 256   ; 8                           ; 32                          ; 8                           ; 32                          ; 256                 ; 1    ; None                                     ; M9K_X22_Y19_N0                                                                                                                 ;
; NiosII:inst|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_sjd1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 8    ; None                                     ; M9K_X22_Y10_N0, M9K_X33_Y11_N0, M9K_X22_Y11_N0, M9K_X22_Y16_N0, M9K_X33_Y12_N0, M9K_X22_Y14_N0, M9K_X33_Y10_N0, M9K_X22_Y15_N0 ;
; NiosII:inst|cpu:the_cpu|cpu_ic_tag_module:cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_o5g1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 22           ; 256          ; 22           ; yes                    ; no                      ; yes                    ; no                      ; 5632  ; 256                         ; 22                          ; 256                         ; 22                          ; 5632                ; 1    ; cpu_ic_tag_ram.mif                       ; M9K_X33_Y13_N0                                                                                                                 ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_im:the_cpu_nios2_oci_im|cpu_traceram_lpm_dram_bdp_component_module:cpu_traceram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_0a02:auto_generated|ALTSYNCRAM                                                                                                           ; AUTO ; True Dual Port   ; Single Clock ; 128          ; 36           ; 128          ; 36           ; yes                    ; no                      ; yes                    ; no                      ; 4608  ; 128                         ; 36                          ; 128                         ; 36                          ; 4608                ; 2    ; None                                     ; M9K_X22_Y21_N0, M9K_X22_Y20_N0                                                                                                 ;
; NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|cpu_ociram_lpm_dram_bdp_component_module:cpu_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_f572:auto_generated|ALTSYNCRAM                                                                                                               ; AUTO ; True Dual Port   ; Single Clock ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 2    ; cpu_ociram_default_contents.mif          ; M9K_X22_Y24_N0, M9K_X22_Y23_N0                                                                                                 ;
; NiosII:inst|cpu:the_cpu|cpu_register_bank_a_module:cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_b7f1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                 ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; cpu_rf_ram_a.mif                         ; M9K_X22_Y12_N0                                                                                                                 ;
; NiosII:inst|cpu:the_cpu|cpu_register_bank_b_module:cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_c7f1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                 ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; cpu_rf_ram_b.mif                         ; M9K_X22_Y13_N0                                                                                                                 ;
; NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|altshift_taps:sign_dffe31_rtl_0|shift_taps_16n:auto_generated|altsyncram_d961:altsyncram4|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 3            ; 49           ; 3            ; 49           ; yes                    ; no                      ; yes                    ; yes                     ; 147   ; 3                           ; 49                          ; 3                           ; 49                          ; 147                 ; 2    ; None                                     ; M9K_X33_Y15_N0, M9K_X33_Y17_N0                                                                                                 ;
; NiosII:inst|epcs_flash_controller:the_epcs_flash_controller|altsyncram:the_boot_copier_rom|altsyncram_c551:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                       ; AUTO ; ROM              ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192  ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1    ; epcs_flash_controller_boot_rom_synth.hex ; M9K_X33_Y21_N0                                                                                                                 ;
; NiosII:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ALTSYNCRAM                                                                                                                                                       ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                                     ; M9K_X22_Y28_N0                                                                                                                 ;
; NiosII:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ALTSYNCRAM                                                                                                                                                       ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                                     ; M9K_X22_Y27_N0                                                                                                                 ;
; SENSORS:inst1|I2C_CORE:I2C|ControllerI2C:U1|altsyncram:RAM_rtl_0|altsyncram_psd1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 8            ; 256          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 2048  ; 256                         ; 8                           ; 256                         ; 8                           ; 2048                ; 1    ; None                                     ; M9K_X33_Y24_N0                                                                                                                 ;
; SENSORS:inst1|I2C_CORE:I2C|ControllerI2C:U1|altsyncram:RAM_rtl_1|altsyncram_psd1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 8            ; 256          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 2048  ; 256                         ; 8                           ; 256                         ; 8                           ; 2048                ; 1    ; None                                     ; M9K_X33_Y24_N0                                                                                                                 ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |Quad|NiosII:inst|epcs_flash_controller:the_epcs_flash_controller|altsyncram:the_boot_copier_rom|altsyncram_c551:auto_generated|ALTSYNCRAM                                                                                                                       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00000000000000010111000000111010) (270072) (94266) (1703A)    ;(00000100110000000000000001110100) (460000164) (79691892) (4C00074)   ;(10011000000000010100100000111010) (1664917238) (-1744746438) (-6-7-15-14-11-7-12-6)   ;(10011100111111111111100000000100) (2142447170) (-1660946428) (-6-3000-7-15-12)   ;(10011000001111111111110100011110) (1682449602) (-1740636898) (-6-7-1200-2-14-2)   ;(00000000000000000010000000111010) (20072) (8250) (203A)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000000000000100101000000110) (45006) (18950) (4A06)   ;
;8;(00000001011111111111111111000100) (137777704) (25165764) (17FFFC4)    ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000000000000001101100000110) (15406) (6918) (1B06)   ;(00110000000001111000100000111010) (1706736776) (805799994) (3007883A)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000000000000001100000000110) (14006) (6150) (1806)   ;(00110000000010011000100000111010) (1707336776) (805931066) (3009883A)   ;(00011000000000000000010000100110) (-1294965250) (402654246) (18000426)   ;
;16;(00011001011111111111111100100110) (-1157189850) (427818790) (197FFF26)    ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000000000000010101000000110) (25006) (10758) (2A06)   ;(00000000001111111111010100000110) (17772406) (4191494) (3FF506)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000000000000000101000000110) (5006) (2566) (A06)   ;(00100000001111101110100000111010) (-277403224) (540993594) (203EE83A)   ;(00000000001111111111111100000110) (17777406) (4194054) (3FFF06)   ;
;24;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)    ;(00000000000000000000011000000110) (3006) (1542) (606)   ;(00000000001111111111111100000110) (17777406) (4194054) (3FFF06)   ;(00000011000000010000000000000100) (300200004) (50397188) (3010004)   ;(10010011000000000000001100110101) (964674631) (-1828715723) (-6-12-15-15-15-12-12-11)   ;(00000010110000001100000000110100) (260140064) (46186548) (2C0C034)   ;(01011000100101101011000000111010) (898046424) (1486270522) (5896B03A)   ;(00000000000000000000011100000110) (3406) (1798) (706)   ;
;32;(10111101110000000000000100000100) (1929706274) (-1111490300) (-4-2-3-15-15-14-15-12)    ;(10010011000000000000001000110111) (964674233) (-1828715977) (-6-12-15-15-15-13-12-9)   ;(01100011000000000000100000001100) (-2142446930) (1660946444) (6300080C)   ;(01100000001111111111110100100110) (1870292798) (1614806310) (603FFD26)   ;(10010000000000000000001100110101) (664674631) (-1879047371) (-6-15-15-15-15-12-12-11)   ;(10111000000000000110100000111010) (1369769942) (-1207932870) (-4-7-15-15-9-7-12-6)   ;(00000000000101111000100000111010) (5704072) (1542202) (17883A)   ;(10111010000000000000000100000100) (1569706274) (-1174404860) (-4-5-15-15-15-14-15-12)   ;
;40;(00000000000011011000100000111010) (3304072) (886842) (D883A)    ;(00000101000000000000000100000100) (500000404) (83886340) (5000104)   ;(01011000000101100001001000111010) (857927424) (1477841466) (5816123A)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000000000000000011000000110) (3006) (1542) (606)   ;(00110010100011001011000000111010) (1948162776) (848080954) (328CB03A)   ;(00110000000011000001011000111010) (1708045776) (806098490) (300C163A)   ;(10100101001111111111111111000100) (-1112516426) (-1522532412) (-5-10-12000-3-12)   ;
;48;(10100000001111111111100100011110) (-1612519694) (-1606420194) (-5-15-1200-6-14-2)    ;(01000000000000000110100000111010) (-2147419576) (1073768506) (4000683A)   ;(00000000000101111000100000111010) (5704072) (1542202) (17883A)   ;(10111101110000000000000100000100) (1929706274) (-1111490300) (-4-2-3-15-15-14-15-12)   ;(10010010010000000000001000110111) (884674233) (-1841298889) (-6-13-11-15-15-13-12-9)   ;(01001010010000000001000000001100) (-927473634) (1245712396) (4A40100C)   ;(01001000001111111111110100100110) (-1129707202) (1212153126) (483FFD26)   ;(10010010110000000000000100110101) (924673631) (-1832910539) (-6-13-3-15-15-14-12-11)   ;
;56;(10010010010000000000001000110111) (884674233) (-1841298889) (-6-13-11-15-15-13-12-9)    ;(01001010010000000010000000001100) (-927463634) (1245716492) (4A40200C)   ;(01001000001111111111110100100110) (-1129707202) (1212153126) (483FFD26)   ;(10010010100000000000000000100011) (904673209) (-1837105117) (-6-13-7-15-15-15-13-13)   ;(10111000000000000110100000111010) (1369769942) (-1207932870) (-4-7-15-15-9-7-12-6)   ;(10111101110000000000000100000100) (1929706274) (-1111490300) (-4-2-3-15-15-14-15-12)   ;(00011001000001111000100000111010) (-1193263224) (419924026) (1907883A)   ;(00011000111111111111111111000100) (-1217189592) (419430340) (18FFFFC4)   ;
;64;(10010010010000000000001000110111) (884674233) (-1841298889) (-6-13-11-15-15-13-12-9)    ;(01001010010000000001000000001100) (-927473634) (1245712396) (4A40100C)   ;(01001000001111111111110100100110) (-1129707202) (1212153126) (483FFD26)   ;(10010000000000000000000100110101) (664673631) (-1879047883) (-6-15-15-15-15-14-12-11)   ;(10010010010000000000001000110111) (884674233) (-1841298889) (-6-13-11-15-15-13-12-9)   ;(01001010010000000010000000001100) (-927463634) (1245716492) (4A40200C)   ;(01001000001111111111110100100110) (-1129707202) (1212153126) (483FFD26)   ;(10010010010000000000000000110111) (884673233) (-1841299401) (-6-13-11-15-15-15-12-9)   ;
;72;(10010000000000000000000100110101) (664673631) (-1879047883) (-6-15-15-15-15-14-12-11)    ;(00100010010000000000000000100101) (-74967251) (574619685) (22400025)   ;(00100001000000000000000001000100) (-194967192) (553648196) (21000044)   ;(00100000111111111111100000011110) (-217193260) (553646110) (20FFF81E)   ;(10010010010000000000001000110111) (884674233) (-1841298889) (-6-13-11-15-15-13-12-9)   ;(01001010010000000010000000001100) (-927463634) (1245716492) (4A40200C)   ;(01001000001111111111110100100110) (-1129707202) (1212153126) (483FFD26)   ;(10010010010000000000000000110111) (884673233) (-1841299401) (-6-13-11-15-15-15-12-9)   ;
;80;(00100010010000000000000000100101) (-74967251) (574619685) (22400025)    ;(10111000000000000110100000111010) (1369769942) (-1207932870) (-4-7-15-15-9-7-12-6)   ;(10111011010000000000000100000100) (1689706274) (-1153433340) (-4-4-11-15-15-14-15-12)   ;(00000000000111001110000000111010) (7160072) (1892410) (1CE03A)   ;(01110100100000001111111111010100) (-2273220) (1954611156) (7480FFD4)   ;(10010100100000000000000001000100) (1104673270) (-1803550652) (-6-11-7-15-15-15-11-12)   ;(00000000100000000000000000000100) (40000004) (8388612) (800004)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;
;88;(00000000001111111100001000000110) (17741006) (4178438) (3FC206)    ;(00000100000000000000100000000100) (400004004) (67110916) (4000804)   ;(00000011100000000011111111000100) (340037704) (58736580) (3803FC4)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000001111111101010100000110) (17752406) (4183302) (3FD506)   ;(01010011100000000010010000011110) (192538388) (1400906782) (5380241E)   ;(10000100001111111111111111000100) (-917549130) (-2076180540) (-7-11-12000-3-12)   ;(10000000001111111111101100011110) (-1317551398) (-2143290594) (-7-15-1200-4-14-2)   ;
;96;(00000100000000000000011001000100) (400003104) (67110468) (4000644)    ;(00000011100000000000000000000100) (340000004) (58720260) (3800004)   ;(00000000100000000000110000000100) (40006004) (8391684) (800C04)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000001111111011101100000110) (17735406) (4176646) (3FBB06)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000001111111011010000000110) (17732006) (4174854) (3FB406)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;
;104;(00000000001111111100100100000110) (17744406) (4180230) (3FC906)    ;(01010010100000000000100000001100) (92520366) (1384122380) (5280080C)   ;(01010000000101001001011010111010) (-142370376) (1343526586) (501496BA)   ;(01110000000111001101000001111010) (-435300772) (1880936570) (701CD07A)   ;(01110010100111001011000000111010) (-195320872) (1922871354) (729CB03A)   ;(10000100001111111111111111000100) (-917549130) (-2076180540) (-7-11-12000-3-12)   ;(10000000001111111111100000011110) (-1317552798) (-2143291362) (-7-15-1200-7-14-2)   ;(00000100000000000000000111000100) (400000704) (67109316) (40001C4)   ;
;112;(00000000100000000000100001000100) (40004104) (8390724) (800844)    ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000001111111010110100000110) (17726406) (4173062) (3FAD06)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000001111111010011000000110) (17723006) (4171270) (3FA606)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000001111111011101100000110) (17735406) (4176646) (3FBB06)   ;(01010010100000000000010000001100) (92518366) (1384121356) (5280040C)   ;
;120;(01010000000101001001011011111010) (-142370276) (1343526650) (501496FA)    ;(01110000000111001101000001111010) (-435300772) (1880936570) (701CD07A)   ;(01110010100111001011000000111010) (-195320872) (1922871354) (729CB03A)   ;(10000100001111111111111111000100) (-917549130) (-2076180540) (-7-11-12000-3-12)   ;(10000000001111111111100000011110) (-1317552798) (-2143291362) (-7-15-1200-7-14-2)   ;(01110000000001011000100000111010) (-441146872) (1879410746) (7005883A)   ;(00000011101111111111111111000100) (357777704) (62914500) (3BFFFC4)   ;(00010011101111111001100000100110) (-1937253250) (331323430) (13BF9826)   ;
;128;(00010000100000000000000111000100) (2040000704) (276824516) (108001C4)    ;(00010000000001001101000011111010) (2001150372) (268751098) (1004D0FA)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000001111111001110000000110) (17716006) (4168710) (3F9C06)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000001111111001010100000110) (17712406) (4166918) (3F9506)   ;(01101000000000000110100000111010) (-1442386872) (1744857146) (6800683A)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;136;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;144;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;152;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;160;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;168;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;176;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;184;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;192;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;200;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;208;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;216;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;224;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;232;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;240;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;248;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;




+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 1           ; 2                   ; 132               ;
; Simple Multipliers (18-bit)           ; 5           ; 1                   ; 66                ;
; Embedded Multiplier Blocks            ; 6           ; --                  ; 66                ;
; Embedded Multiplier 9-bit elements    ; 11          ; 2                   ; 132               ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 6           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                                                                                                                                                                              ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; NiosII:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_out3                                                                                                                                                          ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y10_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    NiosII:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                                                                                                                                      ;                            ; DSPMULT_X42_Y10_N0 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
; NiosII:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_out3                                                                                                                                                          ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y11_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    NiosII:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                                                                                                                                      ;                            ; DSPMULT_X42_Y11_N0 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
; NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_mult_single:the_fp_mult|lpm_mult:man_product2_mult|mult_njt:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y17_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_mult_single:the_fp_mult|lpm_mult:man_product2_mult|mult_njt:auto_generated|mac_mult1 ;                            ; DSPMULT_X42_Y17_N0 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
; NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_mult_single:the_fp_mult|lpm_mult:man_product2_mult|mult_njt:auto_generated|mac_out8     ; Simple Multiplier (9-bit)  ; DSPOUT_X42_Y18_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_mult_single:the_fp_mult|lpm_mult:man_product2_mult|mult_njt:auto_generated|mac_mult7 ;                            ; DSPMULT_X42_Y18_N0 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
; NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_mult_single:the_fp_mult|lpm_mult:man_product2_mult|mult_njt:auto_generated|mac_out6     ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y16_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_mult_single:the_fp_mult|lpm_mult:man_product2_mult|mult_njt:auto_generated|mac_mult5 ;                            ; DSPMULT_X42_Y16_N0 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
; NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_mult_single:the_fp_mult|lpm_mult:man_product2_mult|mult_njt:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y15_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_mult_single:the_fp_mult|lpm_mult:man_product2_mult|mult_njt:auto_generated|mac_mult3 ;                            ; DSPMULT_X42_Y15_N0 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+-------------------------------------------------------+
; Interconnect Usage Summary                            ;
+----------------------------+--------------------------+
; Interconnect Resource Type ; Usage                    ;
+----------------------------+--------------------------+
; Block interconnects        ; 14,250 / 71,559 ( 20 % ) ;
; C16 interconnects          ; 149 / 2,597 ( 6 % )      ;
; C4 interconnects           ; 9,062 / 46,848 ( 19 % )  ;
; Direct links               ; 1,522 / 71,559 ( 2 % )   ;
; Global clocks              ; 11 / 20 ( 55 % )         ;
; Local interconnects        ; 4,090 / 24,624 ( 17 % )  ;
; R24 interconnects          ; 210 / 2,496 ( 8 % )      ;
; R4 interconnects           ; 10,709 / 62,424 ( 17 % ) ;
+----------------------------+--------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.82) ; Number of LABs  (Total = 692) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 51                            ;
; 2                                           ; 44                            ;
; 3                                           ; 14                            ;
; 4                                           ; 10                            ;
; 5                                           ; 7                             ;
; 6                                           ; 5                             ;
; 7                                           ; 11                            ;
; 8                                           ; 5                             ;
; 9                                           ; 9                             ;
; 10                                          ; 7                             ;
; 11                                          ; 7                             ;
; 12                                          ; 4                             ;
; 13                                          ; 15                            ;
; 14                                          ; 17                            ;
; 15                                          ; 14                            ;
; 16                                          ; 472                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.54) ; Number of LABs  (Total = 692) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 502                           ;
; 1 Clock                            ; 591                           ;
; 1 Clock enable                     ; 313                           ;
; 1 Sync. clear                      ; 35                            ;
; 1 Sync. load                       ; 80                            ;
; 2 Async. clears                    ; 40                            ;
; 2 Clock enables                    ; 147                           ;
; 2 Clocks                           ; 52                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 19.94) ; Number of LABs  (Total = 692) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 24                            ;
; 2                                            ; 32                            ;
; 3                                            ; 12                            ;
; 4                                            ; 34                            ;
; 5                                            ; 6                             ;
; 6                                            ; 10                            ;
; 7                                            ; 3                             ;
; 8                                            ; 6                             ;
; 9                                            ; 2                             ;
; 10                                           ; 4                             ;
; 11                                           ; 2                             ;
; 12                                           ; 7                             ;
; 13                                           ; 7                             ;
; 14                                           ; 6                             ;
; 15                                           ; 7                             ;
; 16                                           ; 21                            ;
; 17                                           ; 15                            ;
; 18                                           ; 21                            ;
; 19                                           ; 16                            ;
; 20                                           ; 30                            ;
; 21                                           ; 34                            ;
; 22                                           ; 42                            ;
; 23                                           ; 44                            ;
; 24                                           ; 39                            ;
; 25                                           ; 51                            ;
; 26                                           ; 45                            ;
; 27                                           ; 42                            ;
; 28                                           ; 26                            ;
; 29                                           ; 26                            ;
; 30                                           ; 31                            ;
; 31                                           ; 17                            ;
; 32                                           ; 30                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.54) ; Number of LABs  (Total = 692) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 80                            ;
; 2                                               ; 28                            ;
; 3                                               ; 22                            ;
; 4                                               ; 17                            ;
; 5                                               ; 22                            ;
; 6                                               ; 28                            ;
; 7                                               ; 40                            ;
; 8                                               ; 48                            ;
; 9                                               ; 41                            ;
; 10                                              ; 49                            ;
; 11                                              ; 60                            ;
; 12                                              ; 48                            ;
; 13                                              ; 36                            ;
; 14                                              ; 43                            ;
; 15                                              ; 39                            ;
; 16                                              ; 44                            ;
; 17                                              ; 14                            ;
; 18                                              ; 10                            ;
; 19                                              ; 6                             ;
; 20                                              ; 4                             ;
; 21                                              ; 2                             ;
; 22                                              ; 1                             ;
; 23                                              ; 0                             ;
; 24                                              ; 1                             ;
; 25                                              ; 4                             ;
; 26                                              ; 2                             ;
; 27                                              ; 2                             ;
; 28                                              ; 0                             ;
; 29                                              ; 0                             ;
; 30                                              ; 0                             ;
; 31                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 19.14) ; Number of LABs  (Total = 692) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 4                             ;
; 2                                            ; 14                            ;
; 3                                            ; 31                            ;
; 4                                            ; 39                            ;
; 5                                            ; 15                            ;
; 6                                            ; 17                            ;
; 7                                            ; 13                            ;
; 8                                            ; 15                            ;
; 9                                            ; 15                            ;
; 10                                           ; 9                             ;
; 11                                           ; 14                            ;
; 12                                           ; 11                            ;
; 13                                           ; 14                            ;
; 14                                           ; 17                            ;
; 15                                           ; 16                            ;
; 16                                           ; 19                            ;
; 17                                           ; 18                            ;
; 18                                           ; 27                            ;
; 19                                           ; 30                            ;
; 20                                           ; 26                            ;
; 21                                           ; 27                            ;
; 22                                           ; 13                            ;
; 23                                           ; 16                            ;
; 24                                           ; 23                            ;
; 25                                           ; 25                            ;
; 26                                           ; 18                            ;
; 27                                           ; 17                            ;
; 28                                           ; 29                            ;
; 29                                           ; 23                            ;
; 30                                           ; 22                            ;
; 31                                           ; 14                            ;
; 32                                           ; 19                            ;
; 33                                           ; 43                            ;
; 34                                           ; 38                            ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 13    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 17    ;
+----------------------------------+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                           ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.               ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                   ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                     ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.       ; I/O  ;                   ;
; Pass         ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                     ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.       ; I/O  ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                     ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry assignments found.       ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                       ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                       ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                       ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.       ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.               ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------------+------+-------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-------------------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules                           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+-------------------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass                          ; 63           ; 37           ; 63           ; 0            ; 0            ; 67        ; 63           ; 0            ; 67        ; 67        ; 0            ; 0            ; 0            ; 4            ; 26           ; 0            ; 0            ; 26           ; 4            ; 0            ; 2            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 67        ; 0            ; 0            ;
; Total Unchecked                     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable                  ; 4            ; 30           ; 4            ; 67           ; 67           ; 0         ; 4            ; 67           ; 0         ; 0         ; 67           ; 67           ; 67           ; 63           ; 41           ; 67           ; 67           ; 41           ; 63           ; 67           ; 65           ; 67           ; 67           ; 67           ; 67           ; 67           ; 67           ; 0         ; 67           ; 67           ;
; Total Fail                          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; DRAM_CAS_N                          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CKE                            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CS_N                           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_RAS_N                          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_WE_N                           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CLK                            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dclk_from_the_epcs_flash_controller ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sce_from_the_epcs_flash_controller  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdo_from_the_epcs_flash_controller  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PWM1                                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PWM2                                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PWM3                                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PWM4                                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPS_TXD                             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Xbee_TXD                            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[12]                       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[11]                       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[10]                       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[9]                        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[8]                        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[7]                        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[6]                        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[5]                        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[4]                        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[3]                        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[2]                        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[1]                        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[0]                        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_BA[1]                          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_BA[0]                          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQM[1]                         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQM[0]                         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; out_test[3]                         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; out_test[2]                         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; out_test[1]                         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; out_test[0]                         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; I2C_SCLK                            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; I2C_SDAT                            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[15]                         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[14]                         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[13]                         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[12]                         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[11]                         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[10]                         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[9]                          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[8]                          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[7]                          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[6]                          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[5]                          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[4]                          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[3]                          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[2]                          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[1]                          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[0]                          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLK_BRD                             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RST_BRD                             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pwm_in_3                            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pwm_in_4                            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pwm_in_2                            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pwm_in_1                            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data0_to_the_epcs_flash_controller  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPS_RXD                             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Xbee_RXD                            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+-------------------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; Unreserved               ;
; Data[1]/ASDO                                                     ; Unreserved               ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; Unreserved               ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; Unreserved               ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit Fitter
    Info: Version 11.1 Build 216 11/23/2011 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Aug 30 13:20:55 2016
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off Quad -c Quad
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device EP4CE22F17C6 for design "Quad"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "NiosII:inst|pll:the_pll|pll_altpll_8ra2:sd1|pll7" as Cyclone IV E PLL type
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for NiosII:inst|pll:the_pll|pll_altpll_8ra2:sd1|wire_pll7_clk[0] port
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of -60 degrees (-1667 ps) for NiosII:inst|pll:the_pll|pll_altpll_8ra2:sd1|wire_pll7_clk[1] port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10F17C6 is compatible
    Info (176445): Device EP4CE6F17C6 is compatible
    Info (176445): Device EP4CE15F17C6 is compatible
Info (169124): Fitter converted 1 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location F16
Info (169141): DATA[0] dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity sld_hub
        Info (332166): create_clock -period 10MHz -name altera_reserved_tck [get_ports {altera_reserved_tck}]
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'cpu.sdc'
Info (332104): Reading SDC File: 'c:/altera/11.1sp1/ip/altera/sopc_builder_ip/altera_avalon_clock_adapter/altera_avalon_clock_adapter.sdc'
Warning (332060): Node: CLK_BRD was determined to be a clock but was found without an associated clock assignment.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: inst|the_pll|sd1|pll7|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: inst|the_pll|sd1|pll7|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Rise) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Fall) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Fall) to altera_reserved_tck (Fall) (setup and hold)
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
Info (176353): Automatically promoted node CLK_BRD~input (placed in PIN R8 (CLK15, DIFFCLK_6p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G15
Info (176353): Automatically promoted node NiosII:inst|pll:the_pll|pll_altpll_8ra2:sd1|wire_pll7_clk[0] (placed in counter C0 of PLL_4)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
Info (176353): Automatically promoted node NiosII:inst|pll:the_pll|pll_altpll_8ra2:sd1|wire_pll7_clk[1] (placed in counter C1 of PLL_4)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G19
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node NiosII:inst|NiosII_reset_sys_clk_domain_synch_module:NiosII_reset_sys_clk_domain_synch|data_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_debug:the_cpu_nios2_oci_debug|jtag_break~1
        Info (176357): Destination node NiosII:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_debug:the_cpu_nios2_oci_debug|internal_resetlatch~0
Info (176353): Automatically promoted node NiosII:inst|NiosII_reset_sdram_clk_domain_synch_module:NiosII_reset_sdram_clk_domain_synch|data_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node NiosII:inst|sdram:the_sdram|active_rnw~1
        Info (176357): Destination node NiosII:inst|sdram:the_sdram|active_cs_n~2
        Info (176357): Destination node NiosII:inst|sdram:the_sdram|i_refs[0]~0
Info (176353): Automatically promoted node SENSORS:inst1|SysCon:Sys|RST_O 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node SENSORS:inst1|SBAController:MasterController|adr[1]
        Info (176357): Destination node SENSORS:inst1|SBAController:MasterController|adr[0]
        Info (176357): Destination node SENSORS:inst1|SBAController:MasterController|WE_O
        Info (176357): Destination node SENSORS:inst1|SBAController:MasterController|adr[4]
        Info (176357): Destination node SENSORS:inst1|SBAController:MasterController|adr[3]
        Info (176357): Destination node SENSORS:inst1|SBAController:MasterController|adr[2]
        Info (176357): Destination node SENSORS:inst1|SBAController:MasterController|STB_O
        Info (176357): Destination node SENSORS:inst1|SBAController:MasterController|step[6]
        Info (176357): Destination node SENSORS:inst1|SBAController:MasterController|\Main:Dlytmp[0]
        Info (176357): Destination node SENSORS:inst1|SBAController:MasterController|\Main:Dlytmp[1]
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node NiosII:inst|cpu_altera_nios_custom_instr_floating_point_inst:the_cpu_altera_nios_custom_instr_floating_point_inst|fpoint_wrapper:cpu_altera_nios_custom_instr_floating_point_inst|fpoint_qsys:fpoint_instance|fpoint_qsys_addsub_single:the_fp_addsub|altshift_taps:sign_dffe31_rtl_0|shift_taps_16n:auto_generated|dffe6 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node NiosII:inst|NiosII_reset_clk_50_domain_synch_module:NiosII_reset_clk_50_domain_synch|data_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node NiosII:inst|reset_n_sources~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node NiosII:inst|pll:the_pll|prev_reset 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node NiosII:inst|pll:the_pll|readdata[0]~0
Info (176233): Starting register packing
Warning (176251): Ignoring some wildcard destinations of fast I/O register assignments
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[8]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[10]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[11]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[12]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[13]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[14]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[15]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[3]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[4]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[5]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[6]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[7]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[9]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
Info (176235): Finished register packing
    Extra Info (176218): Packed 10 registers into blocks of type EC
    Extra Info (176218): Packed 64 registers into blocks of type Embedded multiplier block
    Extra Info (176218): Packed 16 registers into blocks of type I/O Input Buffer
    Extra Info (176218): Packed 37 registers into blocks of type I/O Output Buffer
    Extra Info (176220): Created 51 register duplicates
Warning (15064): PLL "NiosII:inst|pll:the_pll|pll_altpll_8ra2:sd1|pll7" output port clk[1] feeds output pin "DRAM_CLK~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:30
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:04
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:14
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 15% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 58% of the available device resources in the region that extends from location X21_Y11 to location X31_Y22
Info (170194): Fitter routing operations ending: elapsed time is 00:00:18
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169180): Following 1 pins must use external clamping diodes.
    Info (169178): Pin data0_to_the_epcs_flash_controller uses I/O standard 3.3-V LVTTL at H2
Warning (169177): 26 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV E Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin I2C_SCLK uses I/O standard 3.3-V LVTTL at T10
    Info (169178): Pin I2C_SDAT uses I/O standard 3.3-V LVTTL at P11
    Info (169178): Pin DRAM_DQ[15] uses I/O standard 3.3-V LVTTL at K1
    Info (169178): Pin DRAM_DQ[14] uses I/O standard 3.3-V LVTTL at N3
    Info (169178): Pin DRAM_DQ[13] uses I/O standard 3.3-V LVTTL at P3
    Info (169178): Pin DRAM_DQ[12] uses I/O standard 3.3-V LVTTL at R5
    Info (169178): Pin DRAM_DQ[11] uses I/O standard 3.3-V LVTTL at R3
    Info (169178): Pin DRAM_DQ[10] uses I/O standard 3.3-V LVTTL at T3
    Info (169178): Pin DRAM_DQ[9] uses I/O standard 3.3-V LVTTL at T2
    Info (169178): Pin DRAM_DQ[8] uses I/O standard 3.3-V LVTTL at T4
    Info (169178): Pin DRAM_DQ[7] uses I/O standard 3.3-V LVTTL at R7
    Info (169178): Pin DRAM_DQ[6] uses I/O standard 3.3-V LVTTL at J1
    Info (169178): Pin DRAM_DQ[5] uses I/O standard 3.3-V LVTTL at J2
    Info (169178): Pin DRAM_DQ[4] uses I/O standard 3.3-V LVTTL at K2
    Info (169178): Pin DRAM_DQ[3] uses I/O standard 3.3-V LVTTL at K5
    Info (169178): Pin DRAM_DQ[2] uses I/O standard 3.3-V LVTTL at L8
    Info (169178): Pin DRAM_DQ[1] uses I/O standard 3.3-V LVTTL at G1
    Info (169178): Pin DRAM_DQ[0] uses I/O standard 3.3-V LVTTL at G2
    Info (169178): Pin CLK_BRD uses I/O standard 3.3-V LVTTL at R8
    Info (169178): Pin RST_BRD uses I/O standard 3.3-V LVTTL at J15
    Info (169178): Pin pwm_in_3 uses I/O standard 3.3-V LVTTL at C11
    Info (169178): Pin pwm_in_4 uses I/O standard 3.3-V LVTTL at E11
    Info (169178): Pin pwm_in_2 uses I/O standard 3.3-V LVTTL at A12
    Info (169178): Pin pwm_in_1 uses I/O standard 3.3-V LVTTL at D12
    Info (169178): Pin GPS_RXD uses I/O standard 3.3-V LVTTL at L13
    Info (169178): Pin Xbee_RXD uses I/O standard 3.3-V LVTTL at J14
Warning (169203): PCI-clamp diode is not supported in this mode. The following 1 pins must meet the Altera requirements for 3.3V, 3.0V, and 2.5V interfaces if they are connected to devices other than the supported configuration devices. In these cases, Altera recommends termination method as specified in the Application Note 447.
    Info (169178): Pin data0_to_the_epcs_flash_controller uses I/O standard 3.3-V LVTTL at H2
Info (144001): Generated suppressed messages file D:/Proyectos/Proyectos_FPGA/AlteraProjects/Quad_100Mhz/Quad.fit.smsg
Info: Quartus II 32-bit Fitter was successful. 0 errors, 15 warnings
    Info: Peak virtual memory: 578 megabytes
    Info: Processing ended: Tue Aug 30 13:22:57 2016
    Info: Elapsed time: 00:02:02
    Info: Total CPU time (on all processors): 00:02:16


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/Proyectos/Proyectos_FPGA/AlteraProjects/Quad_100Mhz/Quad.fit.smsg.


