PRIMER VIDEO

Una instrucción se emite cuando pasa la fase de ID/EX en el pipeline de RISC-V. 
Un procesador superescalar es aquel que permite emitir más de una instrucción en un ciclo de reloj utilizando un decodificador de instrucciones que llegan juntas a partir de una cierta cantidad de bytes. Se busca que no ocupen mucha energía.

-------------

SEGUNDO VIDEO

Una instrucción ocupa una unidad funcional propia para no afectar a otra instrucción o que le afecten a ella.

RISC-V tiene 32 registros para enteros, x0 siempre vale 0. Tiene 32 registros para flotantes y se identifican con f0, f1, etc. Load: trae de memoria, store: escribe en memoria.
