set tool_name "ModelSim-Altera (Verilog)"
set corner_file_list {
	{{"Slow Model"} {proj_qsys.vo proj_qsys_v.sdo}}
	{{"Fast Model"} {proj_qsys_fast.vo proj_qsys_v_fast.sdo}}
}
