CG_SCLK_DPM_CTRL,VAR_0
SCLK_FSTATE_0_DIV,FUNC_0
SCLK_FSTATE_0_DIV_MASK,VAR_1
SCLK_FSTATE_1_DIV,FUNC_1
SCLK_FSTATE_1_DIV_MASK,VAR_2
SCLK_FSTATE_2_DIV,FUNC_2
SCLK_FSTATE_2_DIV_MASK,VAR_3
SCLK_FSTATE_3_DIV,FUNC_3
SCLK_FSTATE_3_DIV_MASK,VAR_4
WREG32_P,FUNC_4
sumo_set_divider_value,FUNC_5
rdev,VAR_5
index,VAR_6
divider,VAR_7
reg_index,VAR_8
field_index,VAR_9
