{'rdata_a_o': {'CDeps': [],
               'CLines': [],
               'Clocked': False,
               'DDeps': [['rf_reg',
                          'DataWidth',
                          'DataWidth',
                          'NUM_WORDS',
                          'raddr_a_i',
                          'raddr_a_i',
                          'NUM_WORDS',
                          'DataWidth',
                          'DataWidth',
                          'DataWidth',
                          'DataWidth',
                          'DataWidth',
                          'NUM_WORDS',
                          'raddr_a_i',
                          'raddr_a_i',
                          'NUM_WORDS',
                          'DataWidth',
                          'DataWidth',
                          'DataWidth',
                          'DataWidth',
                          'DataWidth',
                          'DataWidth']],
               'DLines': ['59:D'],
               'Expressions': [<pyverilog.vparser.ast.Assign object at 0x7f2237f75310>]},
 'rdata_b_o': {'CDeps': [],
               'CLines': [],
               'Clocked': False,
               'DDeps': [['rf_reg',
                          'DataWidth',
                          'DataWidth',
                          'NUM_WORDS',
                          'raddr_b_i',
                          'raddr_b_i',
                          'NUM_WORDS',
                          'DataWidth',
                          'DataWidth',
                          'DataWidth',
                          'DataWidth',
                          'DataWidth',
                          'NUM_WORDS',
                          'raddr_b_i',
                          'raddr_b_i',
                          'NUM_WORDS',
                          'DataWidth',
                          'DataWidth',
                          'DataWidth',
                          'DataWidth',
                          'DataWidth',
                          'DataWidth']],
               'DLines': ['60:D'],
               'Expressions': [<pyverilog.vparser.ast.Assign object at 0x7f2237f7a210>]},
 'rf_reg': {'CDeps': [[]],
            'CLines': [[]],
            'Clocked': False,
            'DDeps': [[],
                      ['rf_reg_tmp',
                       'DataWidth',
                       'DataWidth',
                       'DataWidth',
                       'NUM_WORDS',
                       'NUM_WORDS',
                       'NUM_WORDS',
                       'DataWidth',
                       'DataWidth',
                       'DataWidth',
                       'DataWidth',
                       'DataWidth',
                       'DataWidth']],
            'DLines': ['57:D', '58:D'],
            'Expressions': [<pyverilog.vparser.ast.Assign object at 0x7f2237f6e110>,
                            <pyverilog.vparser.ast.Assign object at 0x7f2237f72210>]},
 'rf_reg_tmp': {'CDeps': [[[], ['rst_ni']]],
                'CLines': [[None, '49:C']],
                'Clocked': True,
                'DDeps': [['NUM_WORDS', 'NUM_WORDS', 'NUM_WORDS']],
                'DLines': ['50:D'],
                'Expressions': [<pyverilog.vparser.ast.NonblockingSubstitution object at 0x7f2237f795d0>]}}
