Port
data_RGB;2
tmds_clk_n;2
tmds_clk_p;2
tmds_data_n[0];2
tmds_data_n[1];2
tmds_data_n[2];2
tmds_data_p[0];2
tmds_data_p[1];2
tmds_data_p[2];2
rst_n;1
sys_clk;1
uart_rxd;1

Inst
GRS_INST/grs;gopGRS
Pin
GRS_N;1

Inst
color_bar_m0/N226_9/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
color_bar_m0/N241_16/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
color_bar_m0/N20_mux7/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
color_bar_m0/N22/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
color_bar_m0/N241_13/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
color_bar_m0/N238_16/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
color_bar_m0/N238_10/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
color_bar_m0/N238_15/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
color_bar_m0/N20_mux3_7/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
color_bar_m0/N281_9/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
color_bar_m0/N238_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
color_bar_m0/N238_11/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
color_bar_m0/video_active_d0/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
color_bar_m0/N238_17/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
color_bar_m0/v_active/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
osd_display_m0/N8_mux3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
color_bar_m0/N103_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
dvi_encoder_m0/encr/N351_sum0_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
color_bar_m0/N241_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
color_bar_m0/N20_mux3_9/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
color_bar_m0/N266_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
color_bar_m0/h_active/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
color_bar_m0/N293_1_9/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
color_bar_m0/N281_6/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
color_bar_m0/N281_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
color_bar_m0/N281_14/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
color_bar_m0/N282_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
color_bar_m0/N281_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
color_bar_m0/N283_15/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
color_bar_m0/N277_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
color_bar_m0/N283_17/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
color_bar_m0/rgb_b_reg[0]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
color_bar_m0/N283_5/gateop;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
color_bar_m0/N278_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
color_bar_m0/N281_13/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
color_bar_m0/N293_1_5/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
color_bar_m0/N293_1_7/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
color_bar_m0/rgb_g_reg[0]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
color_bar_m0/active_x[0]/opit_0_inv_A2Q20;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
color_bar_m0/active_x[3]/opit_0_inv_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
color_bar_m0/active_x[5]/opit_0_inv_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
color_bar_m0/active_x[7]/opit_0_inv_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
color_bar_m0/active_x[9]/opit_0_inv_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
color_bar_m0/active_x[11]/opit_0_inv_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
dvi_encoder_m0/encr/n0q_m[0]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
color_bar_m0/h_cnt[1]/opit_0_inv_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
color_bar_m0/h_cnt[3]/opit_0_inv_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
color_bar_m0/h_cnt[5]/opit_0_inv_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
color_bar_m0/h_cnt[7]/opit_0_inv_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
color_bar_m0/h_cnt[9]/opit_0_inv_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
color_bar_m0/h_cnt[11]/opit_0_inv_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
color_bar_m0/N232_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
color_bar_m0/hs_reg_d0/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
dvi_encoder_m0/encr/n1q_m[3]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
color_bar_m0/N281_12/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
color_bar_m0/rgb_r_reg[0]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
color_bar_m0/N103_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
color_bar_m0/v_cnt[1]/opit_0_inv_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
color_bar_m0/v_cnt[3]/opit_0_inv_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
color_bar_m0/v_cnt[5]/opit_0_inv_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
color_bar_m0/v_cnt[7]/opit_0_inv_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
color_bar_m0/v_cnt[9]/opit_0_inv_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
color_bar_m0/v_cnt[11]/opit_0_inv_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
dvi_encoder_m0/encr/N243_7[3]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
color_bar_m0/vs_reg/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
color_bar_m0/vs_reg_d0/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
data_RGB/opit_0;gopOBUFT
Pin
O;2
I;1
MI;1
T;1

Inst
data_RGB/opit_1;gopOBUFTIOL
Pin
DO_OUT;2
MO;2
O;2
T;2
TO_OUT;2
IN;1
MI;1
TS;1

Inst
dvi_encoder_m0/encb/N374_ab0/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
dvi_encoder_m0/encb/q_m_reg[2]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/encb/N360_ab0/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
dvi_encoder_m0/encb/N94.eq_0/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
dvi_encoder_m0/encb/N97.lt_0/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
dvi_encoder_m0/encb/N99.lt_0/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
dvi_encoder_m0/serdes_4b_10to1_m0/TMDS_shift_3h[1]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/encb/N125_2/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
dvi_encoder_m0/encb/N125_4/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
dvi_encoder_m0/encb/N172_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
dvi_encoder_m0/serdes_4b_10to1_m0/TMDS_shift_1h[0]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/encb/N245_3[2]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
dvi_encoder_m0/serdes_4b_10to1_m0/TMDS_shift_3h[0]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/encb/N243_4[2]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
dvi_encoder_m0/encb/N243_7[1]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
dvi_encoder_m0/encb/N243_7[2]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
dvi_encoder_m0/encb/N243_5.fsub_1/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
dvi_encoder_m0/encb/N243_5.fsub_3/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
dvi_encoder_m0/serdes_4b_10to1_m0/N59/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
dvi_encoder_m0/encb/N243_7[3]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
dvi_encoder_m0/encb/N243_4[1]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
dvi_encoder_m0/encb/N243_8_5/gateop_perm;gopA
Pin
Cout;2
Y;2
Cin;1
I0;1
I0X;1
I1;1
I2;1
I3;1
I4;1

Inst
dvi_encoder_m0/encb/N243_8_1/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
dvi_encoder_m0/encb/N243_8_3/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
dvi_encoder_m0/encb/cnt[0]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/serdes_4b_10to1_m0/TMDS_shift_3l[0]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/encr/dout[0]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/encb/N245_3[3]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
dvi_encoder_m0/encb/N245_3[4]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
dvi_encoder_m0/encb/N245_5[1]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
dvi_encoder_m0/encb/N245_5[2]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
dvi_encoder_m0/encb/N245_5[3]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
dvi_encoder_m0/encb/N245_5_1/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
dvi_encoder_m0/encb/N245_5_3/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
dvi_encoder_m0/encb/N135_sum3_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
dvi_encoder_m0/encb/N245_7[1]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
dvi_encoder_m0/encb/N245_7[2]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
dvi_encoder_m0/encb/N245_7[3]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
dvi_encoder_m0/encb/N245_8.fsub_2/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
dvi_encoder_m0/encb/N245_8.fsub_4/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
dvi_encoder_m0/encb/N354_sum0_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
dvi_encoder_m0/encb/N354_maj0_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
dvi_encoder_m0/serdes_4b_10to1_m0/TMDS_shift_0h[1]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/encr/dout[6]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/encb/N374_sum0/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
dvi_encoder_m0/encb/N365_sum0_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
dvi_encoder_m0/encb/n1d[1]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/encb/n1d[0]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/serdes_4b_10to1_m0/TMDS_shift_0l[4]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/encb/N21_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
dvi_encoder_m0/encb/c0_q/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
dvi_encoder_m0/encb/c0_reg/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
dvi_encoder_m0/encb/c1_q/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
dvi_encoder_m0/encb/c1_reg/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
dvi_encoder_m0/encb/N243_5.fsub_5/gateop_perm;gopA
Pin
Cout;2
Y;2
Cin;1
I0;1
I0X;1
I1;1
I2;1
I3;1
I4;1

Inst
dvi_encoder_m0/encb/cnt[2]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/encb/cnt[3]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/encb/cnt[4]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/serdes_4b_10to1_m0/N86/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
dvi_encoder_m0/encb/de_q/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
dvi_encoder_m0/encb/de_reg/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
dvi_encoder_m0/encb/din_q[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
dvi_encoder_m0/encb/din_q[1]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
dvi_encoder_m0/encb/din_q[2]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
dvi_encoder_m0/encb/din_q[3]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
dvi_encoder_m0/encb/din_q[4]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
dvi_encoder_m0/encb/din_q[5]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
dvi_encoder_m0/encb/din_q[6]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
dvi_encoder_m0/encb/din_q[7]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
dvi_encoder_m0/encb/dout[0]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
dvi_encoder_m0/encb/dout[1]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
dvi_encoder_m0/encb/dout[2]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
dvi_encoder_m0/encb/dout[3]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
dvi_encoder_m0/encb/dout[4]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
dvi_encoder_m0/encb/dout[5]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
dvi_encoder_m0/encb/dout[6]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
dvi_encoder_m0/encb/dout[7]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
dvi_encoder_m0/serdes_4b_10to1_m0/TMDS_shift_0h[0]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/encb/dout[9]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
dvi_encoder_m0/encb/n1q_m[2]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/encb/n0q_m[2]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/encb/n0q_m[3]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/encb/n1q_m[3]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/encb/n1d[3]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/encb/n1d[2]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/encr/dout[8]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/encb/N365_maj0_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
dvi_encoder_m0/encr/q_m_reg[1]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/encb/N351_maj0_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
dvi_encoder_m0/serdes_4b_10to1_m0/TMDS_shift_3h[3]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/encb/q_m_reg[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
dvi_encoder_m0/encb/q_m_reg[4]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/encb/q_m_reg[3]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/encb/q_m_reg[8]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/encb/q_m_reg[7]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/encb/q_m_reg[6]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/encg/dout[3]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/encb/q_m_reg[5]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/encb/q_m_reg[1]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/encg/n1d[0]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/encg/N365_maj0_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
dvi_encoder_m0/encg/N354_sum0_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
dvi_encoder_m0/encg/N94.eq_0/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
dvi_encoder_m0/encg/N97.lt_0/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
dvi_encoder_m0/encg/N99.lt_0/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
dvi_encoder_m0/encg/dout[2]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/encg/N125_2/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
dvi_encoder_m0/encg/N125_4/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
dvi_encoder_m0/encg/N243_4[1]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
dvi_encoder_m0/encg/N245_3[1]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
color_bar_m0/N232_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
dvi_encoder_m0/encg/n0q_m[1]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/encg/N245_3[2]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
dvi_encoder_m0/encg/N229/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
dvi_encoder_m0/encg/N243_7[3]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
dvi_encoder_m0/encg/N243_5.fsub_1/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
dvi_encoder_m0/encg/N243_5.fsub_3/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
osd_display_m0/N1_mux11_9/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
dvi_encoder_m0/encg/cnt[0]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
color_bar_m0/N80_7/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
dvi_encoder_m0/encg/N243_7[2]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
dvi_encoder_m0/encg/N243_8_1/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
dvi_encoder_m0/encg/N243_8_3/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
dvi_encoder_m0/encg/N243_7[1]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
osd_display_m0/N1_mux3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
dvi_encoder_m0/encg/cnt[1]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/encg/N245_3[3]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
dvi_encoder_m0/encg/N245_3[4]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
dvi_encoder_m0/encg/N245_5[1]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
dvi_encoder_m0/encg/N245_5[2]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
dvi_encoder_m0/encg/N245_5[3]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
dvi_encoder_m0/encg/N245_5_1/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
dvi_encoder_m0/encg/N245_5_3/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
dvi_encoder_m0/encg/N245_5_5/gateop;gopA
Pin
Cout;2
Y;2
Cin;1
I0;1
I0X;1
I1;1
I2;1
I3;1
I4;1

Inst
dvi_encoder_m0/encg/N245_7[1]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
dvi_encoder_m0/encg/N245_7[2]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
dvi_encoder_m0/encg/N245_7[3]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
dvi_encoder_m0/encg/N245_8.fsub_2/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
dvi_encoder_m0/encg/N245_8.fsub_4/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
dvi_encoder_m0/encg/q_m_reg[4]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/encg/N354_maj0_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
dvi_encoder_m0/encg/N351_maj0_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
dvi_encoder_m0/encg/N360_ab0/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
dvi_encoder_m0/encg/n0q_m[2]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/serdes_4b_10to1_m0/TMDS_shift_2h[2]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/encg/N21_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
dvi_encoder_m0/encg/dout[4]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/encg/N374_sum0/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
dvi_encoder_m0/encg/n1d[1]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/encg/cnt[2]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/encg/N172_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
dvi_encoder_m0/encg/cnt[3]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/encg/cnt[4]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/encg/N135_sum3_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
dvi_encoder_m0/encg/din_q[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
dvi_encoder_m0/encg/din_q[1]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
dvi_encoder_m0/encg/din_q[2]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
dvi_encoder_m0/encg/din_q[3]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
dvi_encoder_m0/encg/din_q[4]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
dvi_encoder_m0/encg/din_q[5]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
dvi_encoder_m0/encg/din_q[6]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
dvi_encoder_m0/encg/din_q[7]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
color_bar_m0/N241_14/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
dvi_encoder_m0/encb/n0q_m[0]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/encg/N351_sum0_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
dvi_encoder_m0/encg/dout[5]/opit_0_inv_L5Q;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/encg/dout[7]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/encg/dout[8]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/encg/N101/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
dvi_encoder_m0/encg/dout[9]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
dvi_encoder_m0/encg/n1d[3]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/encg/N243_4[3]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
dvi_encoder_m0/encg/n0q_m[3]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/encg/n1q_m[3]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/encr/N101/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
dvi_encoder_m0/encg/n1d[2]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/encg/N368_maj0_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
dvi_encoder_m0/encg/n1q_m[2]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/encg/q_m_reg[2]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/encg/q_m_reg[6]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/encg/n0q_m[0]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/encg/q_m_reg[3]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/encg/q_m_reg[8]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/encg/q_m_reg[5]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/encg/q_m_reg[7]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
color_bar_m0/hs_reg/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/serdes_4b_10to1_m0/TMDS_shift_2l[4]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/serdes_4b_10to1_m0/TMDS_shift_2l[2]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/encr/N368_sum0_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
dvi_encoder_m0/encr/N365_maj0_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
dvi_encoder_m0/encr/n0q_m[1]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/encr/N94.eq_0/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
dvi_encoder_m0/encr/N97.lt_0/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
dvi_encoder_m0/encr/N99.lt_0/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
dvi_encoder_m0/encr/N243_8_5/gateop_perm;gopA
Pin
Cout;2
Y;2
Cin;1
I0;1
I0X;1
I1;1
I2;1
I3;1
I4;1

Inst
dvi_encoder_m0/encr/N125_2/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
dvi_encoder_m0/encr/N125_4/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
dvi_encoder_m0/encr/N243_5.fsub_5/gateop_perm;gopA
Pin
Cout;2
Y;2
Cin;1
I0;1
I0X;1
I1;1
I2;1
I3;1
I4;1

Inst
dvi_encoder_m0/encr/N237_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
dvi_encoder_m0/encr/N245_3[2]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
dvi_encoder_m0/encr/N243_7[1]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
dvi_encoder_m0/encr/N243_4[3]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
dvi_encoder_m0/encg/N14_1_maj0_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
dvi_encoder_m0/encr/N243_7[2]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
dvi_encoder_m0/encr/N243_5.fsub_1/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
dvi_encoder_m0/encr/N243_5.fsub_3/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
dvi_encoder_m0/encr/cnt[4]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/encr/N243_4[1]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
dvi_encoder_m0/encr/N243_4[2]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
dvi_encoder_m0/encg/N374_ab0/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
dvi_encoder_m0/encr/N243_8_1/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
dvi_encoder_m0/encr/N243_8_3/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
dvi_encoder_m0/encg/N74_1_maj0_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
dvi_encoder_m0/encr/N245_5_5/gateop_perm;gopA
Pin
Cout;2
Y;2
Cin;1
I0;1
I0X;1
I1;1
I2;1
I3;1
I4;1

Inst
dvi_encoder_m0/encr/cnt[0]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/encr/N245_3[3]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
dvi_encoder_m0/encr/N245_3[4]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
dvi_encoder_m0/encr/N245_5[1]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
dvi_encoder_m0/encr/N245_5[2]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
dvi_encoder_m0/encr/N245_5[3]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
dvi_encoder_m0/encr/N245_5_1/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
dvi_encoder_m0/encr/N245_5_3/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
dvi_encoder_m0/encr/cnt[1]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/encr/N245_7[1]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
dvi_encoder_m0/encr/N245_7[2]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
dvi_encoder_m0/encr/N245_7[3]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
dvi_encoder_m0/encr/N245_8.fsub_2/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
dvi_encoder_m0/encr/N245_8.fsub_4/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
dvi_encoder_m0/encr/N354_maj0_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
dvi_encoder_m0/encr/N354_sum0_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
dvi_encoder_m0/encr/q_m_reg[4]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/encr/N360_ab0/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
dvi_encoder_m0/encr/N74_1_maj0_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
dvi_encoder_m0/encr/q_m_reg[8]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/encr/N374_ab0/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
dvi_encoder_m0/encr/N368_maj0_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
dvi_encoder_m0/encr/n1d[0]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/encr/N374_sum0/gateop;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
dvi_encoder_m0/encr/N245_3[1]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
dvi_encoder_m0/encr/cnt[3]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/encr/N229/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
dvi_encoder_m0/encr/N135_sum3_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
dvi_encoder_m0/encg/N237_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
dvi_encoder_m0/encr/din_q[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
dvi_encoder_m0/encr/din_q[1]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
dvi_encoder_m0/encr/din_q[2]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
dvi_encoder_m0/encr/din_q[3]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
dvi_encoder_m0/encr/din_q[4]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
dvi_encoder_m0/encr/din_q[5]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
dvi_encoder_m0/encr/din_q[6]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
dvi_encoder_m0/encr/din_q[7]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
dvi_encoder_m0/encr/dout[1]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/serdes_4b_10to1_m0/TMDS_shift_2h[0]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/encb/N237_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
dvi_encoder_m0/encr/dout[4]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/encr/dout[5]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/serdes_4b_10to1_m0/TMDS_shift_1h[2]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/encb/N351_sum0_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
dvi_encoder_m0/encb/N368_maj0_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
dvi_encoder_m0/encb/n1q_m[1]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/encr/dout[9]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
dvi_encoder_m0/encr/q_m_reg[5]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/encr/n0q_m[3]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/encr/n1q_m[2]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/encr/n1q_m[1]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/encr/n1d[2]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/encr/N21_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
dvi_encoder_m0/encr/n1d[3]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/encr/dout[3]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/serdes_4b_10to1_m0/TMDS_shift_1l[3]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/serdes_4b_10to1_m0/TMDS_shift_1l[4]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/encr/n0q_m[2]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/encr/q_m_reg[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
dvi_encoder_m0/encr/q_m_reg[2]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/encr/q_m_reg[3]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/encb/n0q_m[1]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/encr/q_m_reg[6]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/encr/N351_maj0_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
dvi_encoder_m0/encr/dout[7]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
osd_display_m0/N23/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
dvi_encoder_m0/encr/N14_1_maj0_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
dvi_encoder_m0/serdes_4b_10to1_m0/N60/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
dvi_encoder_m0/encb/cnt[1]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/serdes_4b_10to1_m0/N69/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
dvi_encoder_m0/encg/N243_5.fsub_5/gateop_perm;gopA
Pin
Cout;2
Y;2
Cin;1
I0;1
I0X;1
I1;1
I2;1
I3;1
I4;1

Inst
dvi_encoder_m0/serdes_4b_10to1_m0/N78/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
dvi_encoder_m0/serdes_4b_10to1_m0/N68/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
dvi_encoder_m0/serdes_4b_10to1_m0/N87/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
dvi_encoder_m0/serdes_4b_10to1_m0/TMDS_shift_2l[0]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/serdes_4b_10to1_m0/TMDS_mod5[1]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/serdes_4b_10to1_m0/TMDS_mod5[2]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/encb/N245_3[1]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
dvi_encoder_m0/serdes_4b_10to1_m0/TMDS_shift_0l[0]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/serdes_4b_10to1_m0/TMDS_shift_0h[2]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/serdes_4b_10to1_m0/TMDS_shift_0h[3]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/serdes_4b_10to1_m0/TMDS_shift_0h[4]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/encr/dout[2]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/encb/N245_5_5/gateop_perm;gopA
Pin
Cout;2
Y;2
Cin;1
I0;1
I0X;1
I1;1
I2;1
I3;1
I4;1

Inst
dvi_encoder_m0/serdes_4b_10to1_m0/TMDS_shift_0l[1]/opit_0_L5Q;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/serdes_4b_10to1_m0/TMDS_shift_0l[2]/opit_0_L5Q;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/encr/n1d[1]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/serdes_4b_10to1_m0/TMDS_shift_0l[3]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/encg/N243_8_5/gateop_perm;gopA
Pin
Cout;2
Y;2
Cin;1
I0;1
I0X;1
I1;1
I2;1
I3;1
I4;1

Inst
dvi_encoder_m0/serdes_4b_10to1_m0/TMDS_shift_1h[1]/opit_0_L5Q;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/serdes_4b_10to1_m0/TMDS_shift_1l[1]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/serdes_4b_10to1_m0/TMDS_shift_1h[3]/opit_0_L5Q;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/serdes_4b_10to1_m0/TMDS_shift_1h[4]/opit_0_L5Q;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/serdes_4b_10to1_m0/TMDS_shift_1l[0]/opit_0_L5Q;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/encb/N74_1_maj0_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
dvi_encoder_m0/serdes_4b_10to1_m0/TMDS_shift_1l[2]/opit_0_L5Q;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/encr/q_m_reg[7]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
osd_display_m0/N55/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
dvi_encoder_m0/encb/N243_4[3]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
dvi_encoder_m0/serdes_4b_10to1_m0/TMDS_shift_2h[1]/opit_0_L5Q;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/encg/n1q_m[1]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/serdes_4b_10to1_m0/TMDS_shift_2h[3]/opit_0_L5Q;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/serdes_4b_10to1_m0/TMDS_shift_2h[4]/opit_0_L5Q;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/serdes_4b_10to1_m0/N77/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
dvi_encoder_m0/serdes_4b_10to1_m0/TMDS_shift_2l[1]/opit_0_L5Q;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/serdes_4b_10to1_m0/TMDS_shift_2l[3]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/encg/dout[6]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
color_bar_m0/N20_mux3_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
dvi_encoder_m0/serdes_4b_10to1_m0/TMDS_shift_3l[1]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/serdes_4b_10to1_m0/TMDS_shift_3h[2]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/serdes_4b_10to1_m0/TMDS_mod5[0]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/encb/dout[8]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/serdes_4b_10to1_m0/TMDS_shift_3h[4]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
dvi_encoder_m0/encb/N229/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
dvi_encoder_m0/serdes_4b_10to1_m0/TMDS_shift_3l[2]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
dvi_encoder_m0/encb/N101/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
dvi_encoder_m0/serdes_4b_10to1_m0/gtp_outbuft0/opit_0;gopOBUFT
Pin
O;2
I;1
MI;1
T;1

Inst
dvi_encoder_m0/serdes_4b_10to1_m0/gtp_outbuft0/opit_1_IOL;gopOGDDR
Pin
DO_OUT;2
MO;2
PADO;2
PADT;2
TO_OUT;2
D[0];1
D[1];1
D[2];1
D[3];1
D[4];1
D[5];1
D[6];1
D[7];1
MI;1
RESET;1
SERCLK;1
SYSCLK;1
T[0];1
T[1];1
T[2];1
T[3];1

Inst
dvi_encoder_m0/serdes_4b_10to1_m0/gtp_outbuft1/opit_0;gopOBUFT
Pin
O;2
I;1
MI;1
T;1

Inst
dvi_encoder_m0/serdes_4b_10to1_m0/gtp_outbuft1/opit_1_IOL;gopOGDDR
Pin
DO_OUT;2
MO;2
PADO;2
PADT;2
TO_OUT;2
D[0];1
D[1];1
D[2];1
D[3];1
D[4];1
D[5];1
D[6];1
D[7];1
MI;1
RESET;1
SERCLK;1
SYSCLK;1
T[0];1
T[1];1
T[2];1
T[3];1

Inst
dvi_encoder_m0/serdes_4b_10to1_m0/gtp_outbuft2/opit_0;gopOBUFT
Pin
O;2
I;1
MI;1
T;1

Inst
dvi_encoder_m0/serdes_4b_10to1_m0/gtp_outbuft2/opit_1_IOL;gopOGDDR
Pin
DO_OUT;2
MO;2
PADO;2
PADT;2
TO_OUT;2
D[0];1
D[1];1
D[2];1
D[3];1
D[4];1
D[5];1
D[6];1
D[7];1
MI;1
RESET;1
SERCLK;1
SYSCLK;1
T[0];1
T[1];1
T[2];1
T[3];1

Inst
dvi_encoder_m0/serdes_4b_10to1_m0/gtp_outbuft3/opit_0;gopOBUFT
Pin
O;2
I;1
MI;1
T;1

Inst
dvi_encoder_m0/serdes_4b_10to1_m0/gtp_outbuft3/opit_1_IOL;gopOGDDR
Pin
DO_OUT;2
MO;2
PADO;2
PADT;2
TO_OUT;2
D[0];1
D[1];1
D[2];1
D[3];1
D[4];1
D[5];1
D[6];1
D[7];1
MI;1
RESET;1
SERCLK;1
SYSCLK;1
T[0];1
T[1];1
T[2];1
T[3];1

Inst
dvi_encoder_m0/serdes_4b_10to1_m0/gtp_outbuft4/opit_0;gopOBUFT
Pin
O;2
I;1
MI;1
T;1

Inst
dvi_encoder_m0/serdes_4b_10to1_m0/gtp_outbuft4/opit_1_IOL;gopOGDDR
Pin
DO_OUT;2
MO;2
PADO;2
PADT;2
TO_OUT;2
D[0];1
D[1];1
D[2];1
D[3];1
D[4];1
D[5];1
D[6];1
D[7];1
MI;1
RESET;1
SERCLK;1
SYSCLK;1
T[0];1
T[1];1
T[2];1
T[3];1

Inst
dvi_encoder_m0/serdes_4b_10to1_m0/gtp_outbuft5/opit_0;gopOBUFT
Pin
O;2
I;1
MI;1
T;1

Inst
dvi_encoder_m0/serdes_4b_10to1_m0/gtp_outbuft5/opit_1_IOL;gopOGDDR
Pin
DO_OUT;2
MO;2
PADO;2
PADT;2
TO_OUT;2
D[0];1
D[1];1
D[2];1
D[3];1
D[4];1
D[5];1
D[6];1
D[7];1
MI;1
RESET;1
SERCLK;1
SYSCLK;1
T[0];1
T[1];1
T[2];1
T[3];1

Inst
dvi_encoder_m0/serdes_4b_10to1_m0/gtp_outbuft6/opit_0;gopOBUFT
Pin
O;2
I;1
MI;1
T;1

Inst
dvi_encoder_m0/serdes_4b_10to1_m0/gtp_outbuft6/opit_1_IOL;gopOGDDR
Pin
DO_OUT;2
MO;2
PADO;2
PADT;2
TO_OUT;2
D[0];1
D[1];1
D[2];1
D[3];1
D[4];1
D[5];1
D[6];1
D[7];1
MI;1
RESET;1
SERCLK;1
SYSCLK;1
T[0];1
T[1];1
T[2];1
T[3];1

Inst
dvi_encoder_m0/serdes_4b_10to1_m0/gtp_outbuft7/opit_0;gopOBUFT
Pin
O;2
I;1
MI;1
T;1

Inst
dvi_encoder_m0/serdes_4b_10to1_m0/gtp_outbuft7/opit_1_IOL;gopOGDDR
Pin
DO_OUT;2
MO;2
PADO;2
PADT;2
TO_OUT;2
D[0];1
D[1];1
D[2];1
D[3];1
D[4];1
D[5];1
D[6];1
D[7];1
MI;1
RESET;1
SERCLK;1
SYSCLK;1
T[0];1
T[1];1
T[2];1
T[3];1

Inst
osd_display_m0/N1_mux11_8/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
osd_display_m0/N4_mux5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
osd_display_m0/N14_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
osd_display_m0/N4_mux11_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
osd_display_m0/N8_mux11_8/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
dvi_encoder_m0/encr/N172_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
osd_display_m0/N8_mux11_9/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
osd_display_m0/N12_mux11_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
dvi_encoder_m0/encg/N243_4[2]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
dvi_encoder_m0/encr/cnt[2]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
osd_display_m0/region_active/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
osd_display_m0/timing_gen_xy_m0/N1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
dvi_encoder_m0/encb/N14_1_maj0_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
osd_display_m0/N31_7_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
dvi_encoder_m0/encg/N365_sum0_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
osd_display_m0/osd_ram_addr[1]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
osd_display_m0/osd_ram_addr[3]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
osd_display_m0/osd_ram_addr[5]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
osd_display_m0/osd_ram_addr[7]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
osd_display_m0/osd_ram_addr[9]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
osd_display_m0/osd_ram_addr[11]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
osd_display_m0/osd_ram_addr[13]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
osd_display_m0/osd_rom_m0/U_ipml_rom_osd_rom/U_ipml_spram_osd_rom/ADDR_LOOP[0].DATA_LOOP[0].U_GTP_DRM18K/iGopDrm;gopDRM
Pin
ALMOST_EMPTY;2
ALMOST_FULL;2
EMPTY;2
FULL;2
QA0[0];2
QA0[1];2
QA0[2];2
QA0[3];2
QA0[4];2
QA0[5];2
QA0[6];2
QA0[7];2
QA0[8];2
QA0[9];2
QA0[10];2
QA0[11];2
QA0[12];2
QA0[13];2
QA0[14];2
QA0[15];2
QA0[16];2
QA0[17];2
QA1[0];2
QA1[1];2
QA1[2];2
QA1[3];2
QA1[4];2
QA1[5];2
QA1[6];2
QA1[7];2
QA1[8];2
QA1[9];2
QA1[10];2
QA1[11];2
QA1[12];2
QA1[13];2
QA1[14];2
QA1[15];2
QA1[16];2
QA1[17];2
QB0[0];2
QB0[1];2
QB0[2];2
QB0[3];2
QB0[4];2
QB0[5];2
QB0[6];2
QB0[7];2
QB0[8];2
QB0[9];2
QB0[10];2
QB0[11];2
QB0[12];2
QB0[13];2
QB0[14];2
QB0[15];2
QB0[16];2
QB0[17];2
QB1[0];2
QB1[1];2
QB1[2];2
QB1[3];2
QB1[4];2
QB1[5];2
QB1[6];2
QB1[7];2
QB1[8];2
QB1[9];2
QB1[10];2
QB1[11];2
QB1[12];2
QB1[13];2
QB1[14];2
QB1[15];2
QB1[16];2
QB1[17];2
ADA0[0];1
ADA0[1];1
ADA0[2];1
ADA0[3];1
ADA0[4];1
ADA0[5];1
ADA0[6];1
ADA0[7];1
ADA0[8];1
ADA0[9];1
ADA0[10];1
ADA0[11];1
ADA0[12];1
ADA1[0];1
ADA1[1];1
ADA1[2];1
ADA1[3];1
ADA1[4];1
ADA1[5];1
ADA1[6];1
ADA1[7];1
ADA1[8];1
ADA1[9];1
ADA1[10];1
ADA1[11];1
ADA1[12];1
ADA_CAS;1
ADB0[0];1
ADB0[1];1
ADB0[2];1
ADB0[3];1
ADB0[4];1
ADB0[5];1
ADB0[6];1
ADB0[7];1
ADB0[8];1
ADB0[9];1
ADB0[10];1
ADB0[11];1
ADB0[12];1
ADB1[0];1
ADB1[1];1
ADB1[2];1
ADB1[3];1
ADB1[4];1
ADB1[5];1
ADB1[6];1
ADB1[7];1
ADB1[8];1
ADB1[9];1
ADB1[10];1
ADB1[11];1
ADB1[12];1
ADB_CAS;1
ADSA[0];1
ADSA[1];1
ADSB[0];1
ADSB[1];1
CEA[0];1
CEA[1];1
CEB[0];1
CEB[1];1
CLKA[0];1
CLKA[1];1
CLKB[0];1
CLKB[1];1
CSA[0];1
CSA[1];1
CSA[2];1
CSB[0];1
CSB[1];1
CSB[2];1
DA0[0];1
DA0[1];1
DA0[2];1
DA0[3];1
DA0[4];1
DA0[5];1
DA0[6];1
DA0[7];1
DA0[8];1
DA0[9];1
DA0[10];1
DA0[11];1
DA0[12];1
DA0[13];1
DA0[14];1
DA0[15];1
DA0[16];1
DA0[17];1
DA1[0];1
DA1[1];1
DA1[2];1
DA1[3];1
DA1[4];1
DA1[5];1
DA1[6];1
DA1[7];1
DA1[8];1
DA1[9];1
DA1[10];1
DA1[11];1
DA1[12];1
DA1[13];1
DA1[14];1
DA1[15];1
DA1[16];1
DA1[17];1
DB0[0];1
DB0[1];1
DB0[2];1
DB0[3];1
DB0[4];1
DB0[5];1
DB0[6];1
DB0[7];1
DB0[8];1
DB0[9];1
DB0[10];1
DB0[11];1
DB0[12];1
DB0[13];1
DB0[14];1
DB0[15];1
DB0[16];1
DB0[17];1
DB1[0];1
DB1[1];1
DB1[2];1
DB1[3];1
DB1[4];1
DB1[5];1
DB1[6];1
DB1[7];1
DB1[8];1
DB1[9];1
DB1[10];1
DB1[11];1
DB1[12];1
DB1[13];1
DB1[14];1
DB1[15];1
DB1[16];1
DB1[17];1
OCEA[0];1
OCEA[1];1
OCEB[0];1
OCEB[1];1
RD_NAK;1
RSTA[0];1
RSTA[1];1
RSTB[0];1
RSTB[1];1
WEA[0];1
WEA[1];1
WEB[0];1
WEB[1];1
WR_EOP;1
WR_ERR;1

Inst
osd_display_m0/osd_x[1]/opit_0_inv_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
osd_display_m0/osd_x[2]/opit_0_inv_AQ;gopAQ
Pin
CEOUT;2
Cout;2
Q;2
RSOUT;2
Y;2
CE;1
CLK;1
Cin;1
I0;1
I0X;1
I1;1
I2;1
I3;1
I4;1
RS;1

Inst
osd_display_m0/N12_mux11_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
osd_display_m0/region_active_d0/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
osd_display_m0/timing_gen_xy_m0/N25/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
osd_display_m0/N12_mux4_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
osd_display_m0/timing_gen_xy_m0/de_d0/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
osd_display_m0/timing_gen_xy_m0/de_d1/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
osd_display_m0/timing_gen_xy_m0/hs_d0/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
osd_display_m0/timing_gen_xy_m0/hs_d1/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
osd_display_m0/timing_gen_xy_m0/i_data_d0[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
osd_display_m0/timing_gen_xy_m0/i_data_d0[1]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
osd_display_m0/timing_gen_xy_m0/i_data_d0[2]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
osd_display_m0/timing_gen_xy_m0/i_data_d0[3]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
osd_display_m0/timing_gen_xy_m0/i_data_d0[4]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
osd_display_m0/timing_gen_xy_m0/i_data_d0[5]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
osd_display_m0/timing_gen_xy_m0/i_data_d0[6]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
osd_display_m0/timing_gen_xy_m0/i_data_d0[7]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
osd_display_m0/timing_gen_xy_m0/i_data_d0[8]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
osd_display_m0/timing_gen_xy_m0/i_data_d0[9]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
osd_display_m0/timing_gen_xy_m0/i_data_d0[10]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
osd_display_m0/timing_gen_xy_m0/i_data_d0[11]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
osd_display_m0/timing_gen_xy_m0/i_data_d0[12]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
osd_display_m0/timing_gen_xy_m0/i_data_d0[13]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
osd_display_m0/timing_gen_xy_m0/i_data_d0[14]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
osd_display_m0/timing_gen_xy_m0/i_data_d0[15]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
osd_display_m0/timing_gen_xy_m0/i_data_d0[16]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
osd_display_m0/timing_gen_xy_m0/i_data_d0[17]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
osd_display_m0/timing_gen_xy_m0/i_data_d0[18]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
osd_display_m0/timing_gen_xy_m0/i_data_d0[19]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
osd_display_m0/timing_gen_xy_m0/i_data_d0[20]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
osd_display_m0/timing_gen_xy_m0/i_data_d0[21]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
osd_display_m0/timing_gen_xy_m0/i_data_d0[22]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
osd_display_m0/timing_gen_xy_m0/i_data_d0[23]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
osd_display_m0/timing_gen_xy_m0/i_data_d1[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
osd_display_m0/timing_gen_xy_m0/i_data_d1[1]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
osd_display_m0/timing_gen_xy_m0/i_data_d1[2]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
osd_display_m0/timing_gen_xy_m0/i_data_d1[3]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
osd_display_m0/timing_gen_xy_m0/i_data_d1[4]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
osd_display_m0/timing_gen_xy_m0/i_data_d1[5]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
osd_display_m0/timing_gen_xy_m0/i_data_d1[6]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
osd_display_m0/timing_gen_xy_m0/i_data_d1[7]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
osd_display_m0/timing_gen_xy_m0/i_data_d1[8]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
osd_display_m0/timing_gen_xy_m0/i_data_d1[9]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
osd_display_m0/timing_gen_xy_m0/i_data_d1[10]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
osd_display_m0/timing_gen_xy_m0/i_data_d1[11]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
osd_display_m0/timing_gen_xy_m0/i_data_d1[12]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
osd_display_m0/timing_gen_xy_m0/i_data_d1[13]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
osd_display_m0/timing_gen_xy_m0/i_data_d1[14]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
osd_display_m0/timing_gen_xy_m0/i_data_d1[15]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
osd_display_m0/timing_gen_xy_m0/i_data_d1[16]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
osd_display_m0/timing_gen_xy_m0/i_data_d1[17]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
osd_display_m0/timing_gen_xy_m0/i_data_d1[18]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
osd_display_m0/timing_gen_xy_m0/i_data_d1[19]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
osd_display_m0/timing_gen_xy_m0/i_data_d1[20]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
osd_display_m0/timing_gen_xy_m0/i_data_d1[21]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
osd_display_m0/timing_gen_xy_m0/i_data_d1[22]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
osd_display_m0/timing_gen_xy_m0/i_data_d1[23]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
osd_display_m0/timing_gen_xy_m0/vs_d0/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
osd_display_m0/timing_gen_xy_m0/vs_d1/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
osd_display_m0/timing_gen_xy_m0/x_cnt[0]/opit_0_inv_A2Q20;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
osd_display_m0/timing_gen_xy_m0/x_cnt[3]/opit_0_inv_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
osd_display_m0/timing_gen_xy_m0/x_cnt[5]/opit_0_inv_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
osd_display_m0/timing_gen_xy_m0/x_cnt[7]/opit_0_inv_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
osd_display_m0/timing_gen_xy_m0/x_cnt[9]/opit_0_inv_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
osd_display_m0/timing_gen_xy_m0/x_cnt[11]/opit_0_inv_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
osd_display_m0/timing_gen_xy_m0/y_cnt[1]/opit_0_inv_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
osd_display_m0/timing_gen_xy_m0/y_cnt[3]/opit_0_inv_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
osd_display_m0/timing_gen_xy_m0/y_cnt[5]/opit_0_inv_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
osd_display_m0/timing_gen_xy_m0/y_cnt[7]/opit_0_inv_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
osd_display_m0/timing_gen_xy_m0/y_cnt[9]/opit_0_inv_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
osd_display_m0/timing_gen_xy_m0/y_cnt[11]/opit_0_inv_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
osd_display_m0/v_data[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
osd_display_m0/v_data[1]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
osd_display_m0/v_data[2]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
osd_display_m0/v_data[3]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
osd_display_m0/v_data[4]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
osd_display_m0/v_data[5]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
osd_display_m0/v_data[6]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
osd_display_m0/v_data[7]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
osd_display_m0/v_data[8]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
osd_display_m0/v_data[9]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
osd_display_m0/v_data[10]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
osd_display_m0/v_data[11]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
osd_display_m0/v_data[12]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
osd_display_m0/v_data[13]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
osd_display_m0/v_data[14]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
osd_display_m0/v_data[15]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
osd_display_m0/v_data[16]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
osd_display_m0/v_data[17]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
osd_display_m0/v_data[18]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
osd_display_m0/v_data[19]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
osd_display_m0/v_data[20]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
osd_display_m0/v_data[21]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
osd_display_m0/v_data[22]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
osd_display_m0/v_data[23]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
rst_n_ibuf/opit_0;gopIBUF
Pin
DIFFI_OUT;2
O;2
I;1
MI;1
T;1

Inst
rst_n_ibuf/opit_1;gopIBUFIOL
Pin
INCK;2
MO;2
OUT;2
T;2
IN;1
MI;1

Inst
sys_clk_ibuf/opit_0;gopIBUF
Pin
DIFFI_OUT;2
O;2
I;1
MI;1
T;1

Inst
sys_clk_ibuf/opit_1;gopIBUFIOL
Pin
INCK;2
MO;2
OUT;2
T;2
IN;1
MI;1

Inst
sys_clkbufg/gopclkbufg;gopCLKBUFG
Pin
CLKOUT;2
CLK;1

Inst
video_clk5xbufg/gopclkbufg;gopCLKBUFG
Pin
CLKOUT;2
CLK;1

Inst
video_clkbufg/gopclkbufg;gopCLKBUFG
Pin
CLKOUT;2
CLK;1

Inst
video_pll_m0/u_pll_e1/goppll;gopPLL
Pin
CLKOUT0;2
CLKOUT0_EXT;2
CLKOUT0_WL;2
CLKOUT1;2
CLKOUT2;2
CLKOUT3;2
CLKOUT4;2
CLKOUT5;2
CLKSWITCH_FLAG;2
CLK_INT_FB;2
LOCK;2
CLKFB;1
CLKIN1;1
CLKIN2;1
CLKIN_SEL;1
CLKIN_SEL_EN;1
CLKOUT0_EXT_SYN;1
CLKOUT0_SYN;1
CLKOUT1_SYN;1
CLKOUT2_SYN;1
CLKOUT3_SYN;1
CLKOUT4_SYN;1
CLKOUT5_SYN;1
CPHASE0[0];1
CPHASE0[1];1
CPHASE0[2];1
CPHASE0[3];1
CPHASE0[4];1
CPHASE0[5];1
CPHASE0[6];1
CPHASE0[7];1
CPHASE0[8];1
CPHASE0[9];1
CPHASE1[0];1
CPHASE1[1];1
CPHASE1[2];1
CPHASE1[3];1
CPHASE1[4];1
CPHASE1[5];1
CPHASE1[6];1
CPHASE1[7];1
CPHASE1[8];1
CPHASE1[9];1
CPHASE2[0];1
CPHASE2[1];1
CPHASE2[2];1
CPHASE2[3];1
CPHASE2[4];1
CPHASE2[5];1
CPHASE2[6];1
CPHASE2[7];1
CPHASE2[8];1
CPHASE2[9];1
CPHASE3[0];1
CPHASE3[1];1
CPHASE3[2];1
CPHASE3[3];1
CPHASE3[4];1
CPHASE3[5];1
CPHASE3[6];1
CPHASE3[7];1
CPHASE3[8];1
CPHASE3[9];1
CPHASE4[0];1
CPHASE4[1];1
CPHASE4[2];1
CPHASE4[3];1
CPHASE4[4];1
CPHASE4[5];1
CPHASE4[6];1
CPHASE4[7];1
CPHASE4[8];1
CPHASE4[9];1
CPHASEF[0];1
CPHASEF[1];1
CPHASEF[2];1
CPHASEF[3];1
CPHASEF[4];1
CPHASEF[5];1
CPHASEF[6];1
CPHASEF[7];1
CPHASEF[8];1
CPHASEF[9];1
DUTY0[0];1
DUTY0[1];1
DUTY0[2];1
DUTY0[3];1
DUTY0[4];1
DUTY0[5];1
DUTY0[6];1
DUTY0[7];1
DUTY0[8];1
DUTY0[9];1
DUTY1[0];1
DUTY1[1];1
DUTY1[2];1
DUTY1[3];1
DUTY1[4];1
DUTY1[5];1
DUTY1[6];1
DUTY1[7];1
DUTY1[8];1
DUTY1[9];1
DUTY2[0];1
DUTY2[1];1
DUTY2[2];1
DUTY2[3];1
DUTY2[4];1
DUTY2[5];1
DUTY2[6];1
DUTY2[7];1
DUTY2[8];1
DUTY2[9];1
DUTY3[0];1
DUTY3[1];1
DUTY3[2];1
DUTY3[3];1
DUTY3[4];1
DUTY3[5];1
DUTY3[6];1
DUTY3[7];1
DUTY3[8];1
DUTY3[9];1
DUTY4[0];1
DUTY4[1];1
DUTY4[2];1
DUTY4[3];1
DUTY4[4];1
DUTY4[5];1
DUTY4[6];1
DUTY4[7];1
DUTY4[8];1
DUTY4[9];1
DUTYF[0];1
DUTYF[1];1
DUTYF[2];1
DUTYF[3];1
DUTYF[4];1
DUTYF[5];1
DUTYF[6];1
DUTYF[7];1
DUTYF[8];1
DUTYF[9];1
PFDEN;1
PHASE0[0];1
PHASE0[1];1
PHASE0[2];1
PHASE1[0];1
PHASE1[1];1
PHASE1[2];1
PHASE2[0];1
PHASE2[1];1
PHASE2[2];1
PHASE3[0];1
PHASE3[1];1
PHASE3[2];1
PHASE4[0];1
PHASE4[1];1
PHASE4[2];1
PHASEF[0];1
PHASEF[1];1
PHASEF[2];1
PLL_PWD;1
RATIO0[0];1
RATIO0[1];1
RATIO0[2];1
RATIO0[3];1
RATIO0[4];1
RATIO0[5];1
RATIO0[6];1
RATIO0[7];1
RATIO0[8];1
RATIO0[9];1
RATIO1[0];1
RATIO1[1];1
RATIO1[2];1
RATIO1[3];1
RATIO1[4];1
RATIO1[5];1
RATIO1[6];1
RATIO1[7];1
RATIO1[8];1
RATIO1[9];1
RATIO2[0];1
RATIO2[1];1
RATIO2[2];1
RATIO2[3];1
RATIO2[4];1
RATIO2[5];1
RATIO2[6];1
RATIO2[7];1
RATIO2[8];1
RATIO2[9];1
RATIO3[0];1
RATIO3[1];1
RATIO3[2];1
RATIO3[3];1
RATIO3[4];1
RATIO3[5];1
RATIO3[6];1
RATIO3[7];1
RATIO3[8];1
RATIO3[9];1
RATIO4[0];1
RATIO4[1];1
RATIO4[2];1
RATIO4[3];1
RATIO4[4];1
RATIO4[5];1
RATIO4[6];1
RATIO4[7];1
RATIO4[8];1
RATIO4[9];1
RATIOF[0];1
RATIOF[1];1
RATIOF[2];1
RATIOF[3];1
RATIOF[4];1
RATIOF[5];1
RATIOF[6];1
RATIOF[7];1
RATIOF[8];1
RATIOF[9];1
RATIOI[0];1
RATIOI[1];1
RATIOI[2];1
RATIOI[3];1
RATIOI[4];1
RATIOI[5];1
RATIOI[6];1
RATIOI[7];1
RATIOI[8];1
RATIOI[9];1
RST;1
RSTODIV_PHASE;1

Inst
BKCL_auto_0;gopBKCL
Pin
CAL_ACT_N;1

Inst
BKCL_auto_1;gopBKCL
Pin
CAL_ACT_N;1

Inst
BKCL_auto_2;gopBKCL
Pin
CAL_ACT_N;1

Inst
VCC_3;gopVCC
Pin
Z;2

Inst
VCC_4;gopVCC
Pin
Z;2

Inst
VCC_5;gopVCC
Pin
Z;2

Inst
VCC_6;gopVCC
Pin
Z;2

Inst
VCC_7;gopVCC
Pin
Z;2

Inst
VCC_8;gopVCC
Pin
Z;2

Inst
GND_9;gopGND
Pin
Z;2

Inst
GND_10;gopGND
Pin
Z;2

Inst
GND_11;gopGND
Pin
Z;2

Inst
GND_12;gopGND
Pin
Z;2

Inst
GND_13;gopGND
Pin
Z;2

Inst
GND_14;gopGND
Pin
Z;2

Inst
GND_15;gopGND
Pin
Z;2

Inst
GND_16;gopGND
Pin
Z;2

Net
_N0;
_N1;
_N2;
_N3;
_N4;
_N5;
_N6;
_N7;
_N8;
color_bar_m0/N22;
color_bar_m0/N103;
color_bar_m0/N226;
color_bar_m0/N232;
color_bar_m0/N238;
color_bar_m0/N241;
color_bar_m0/N266;
color_bar_m0/N283;
color_bar_m0/N293;
color_bar_m0/N394;
color_bar_m0/_N267;
color_bar_m0/_N269;
color_bar_m0/_N271;
color_bar_m0/_N273;
color_bar_m0/_N275;
color_bar_m0/_N304;
color_bar_m0/_N306;
color_bar_m0/_N308;
color_bar_m0/_N310;
color_bar_m0/_N312;
color_bar_m0/_N563;
color_bar_m0/_N603;
color_bar_m0/_N793;
color_bar_m0/_N795;
color_bar_m0/_N799;
color_bar_m0/_N801;
color_bar_m0/_N809;
color_bar_m0/_N811;
color_bar_m0/_N816;
color_bar_m0/_N818;
color_bar_m0/_N820;
color_bar_m0/_N821;
color_bar_m0/_N1112;
color_bar_m0/_N1119;
color_bar_m0/_N1134;
color_bar_m0/_N1135;
color_bar_m0/_N1141;
color_bar_m0/_N1150;
color_bar_m0/_N1152;
color_bar_m0/_N1177;
color_bar_m0/_N1212;
color_bar_m0/_N1213;
color_bar_m0/_N1220;
color_bar_m0/_N1224;
color_bar_m0/_N1227;
color_bar_m0/_N1228;
color_bar_m0/_N1233;
color_bar_m0/_N1235;
color_bar_m0/h_active;
color_bar_m0/hs_reg;
color_bar_m0/v_active;
color_bar_m0/video_active;
color_bar_m0/vs_reg;
data_RGB/ntO;
data_RGB/ntT;
dvi_encoder_m0/encb/N228;
dvi_encoder_m0/encb/N229;
dvi_encoder_m0/encb/_N21;
dvi_encoder_m0/encb/_N33;
dvi_encoder_m0/encb/_N74;
dvi_encoder_m0/encb/_N90;
dvi_encoder_m0/encb/_N256;
dvi_encoder_m0/encb/_N477;
dvi_encoder_m0/encb/_N482;
dvi_encoder_m0/encb/_N484;
dvi_encoder_m0/encb/_N488;
dvi_encoder_m0/encb/_N490;
dvi_encoder_m0/encb/_N1143;
dvi_encoder_m0/encb/_N1245;
dvi_encoder_m0/encb/c0_q;
dvi_encoder_m0/encb/c1_q;
dvi_encoder_m0/encb/c1_reg;
dvi_encoder_m0/encb/de_q;
dvi_encoder_m0/encb/de_reg;
dvi_encoder_m0/encb/decision1;
dvi_encoder_m0/encb/decision3;
dvi_encoder_m0/encg/N172;
dvi_encoder_m0/encg/N228;
dvi_encoder_m0/encg/N229;
dvi_encoder_m0/encg/_N101;
dvi_encoder_m0/encg/_N113;
dvi_encoder_m0/encg/_N162;
dvi_encoder_m0/encg/_N178;
dvi_encoder_m0/encg/_N261;
dvi_encoder_m0/encg/_N502;
dvi_encoder_m0/encg/_N507;
dvi_encoder_m0/encg/_N509;
dvi_encoder_m0/encg/_N513;
dvi_encoder_m0/encg/_N515;
dvi_encoder_m0/encg/_N1161;
dvi_encoder_m0/encg/decision1;
dvi_encoder_m0/encg/decision3;
dvi_encoder_m0/encr/N172;
dvi_encoder_m0/encr/N228;
dvi_encoder_m0/encr/N229;
dvi_encoder_m0/encr/_N10;
dvi_encoder_m0/encr/_N189;
dvi_encoder_m0/encr/_N201;
dvi_encoder_m0/encr/_N238;
dvi_encoder_m0/encr/_N257;
dvi_encoder_m0/encr/_N527;
dvi_encoder_m0/encr/_N532;
dvi_encoder_m0/encr/_N534;
dvi_encoder_m0/encr/_N538;
dvi_encoder_m0/encr/_N540;
dvi_encoder_m0/encr/_N1174;
dvi_encoder_m0/encr/decision1;
dvi_encoder_m0/encr/decision3;
dvi_encoder_m0/serdes_4b_10to1_m0/N59;
dvi_encoder_m0/serdes_4b_10to1_m0/N60;
dvi_encoder_m0/serdes_4b_10to1_m0/N68;
dvi_encoder_m0/serdes_4b_10to1_m0/N69;
dvi_encoder_m0/serdes_4b_10to1_m0/N77;
dvi_encoder_m0/serdes_4b_10to1_m0/N78;
dvi_encoder_m0/serdes_4b_10to1_m0/N86;
dvi_encoder_m0/serdes_4b_10to1_m0/N87;
dvi_encoder_m0/serdes_4b_10to1_m0/gtp_outbuft0/ntO;
dvi_encoder_m0/serdes_4b_10to1_m0/gtp_outbuft0/ntT;
dvi_encoder_m0/serdes_4b_10to1_m0/gtp_outbuft1/ntO;
dvi_encoder_m0/serdes_4b_10to1_m0/gtp_outbuft1/ntT;
dvi_encoder_m0/serdes_4b_10to1_m0/gtp_outbuft2/ntO;
dvi_encoder_m0/serdes_4b_10to1_m0/gtp_outbuft2/ntT;
dvi_encoder_m0/serdes_4b_10to1_m0/gtp_outbuft3/ntO;
dvi_encoder_m0/serdes_4b_10to1_m0/gtp_outbuft3/ntT;
dvi_encoder_m0/serdes_4b_10to1_m0/gtp_outbuft4/ntO;
dvi_encoder_m0/serdes_4b_10to1_m0/gtp_outbuft4/ntT;
dvi_encoder_m0/serdes_4b_10to1_m0/gtp_outbuft5/ntO;
dvi_encoder_m0/serdes_4b_10to1_m0/gtp_outbuft5/ntT;
dvi_encoder_m0/serdes_4b_10to1_m0/gtp_outbuft6/ntO;
dvi_encoder_m0/serdes_4b_10to1_m0/gtp_outbuft6/ntT;
dvi_encoder_m0/serdes_4b_10to1_m0/gtp_outbuft7/ntO;
dvi_encoder_m0/serdes_4b_10to1_m0/gtp_outbuft7/ntT;
hdmi_de;
hdmi_hs;
hdmi_vs;
nt_data_RGB;
nt_rst_n;
_N10;
osd_display_m0/N1;
osd_display_m0/N8;
osd_display_m0/N12;
osd_display_m0/N23;
osd_display_m0/N31;
osd_display_m0/N55;
osd_display_m0/_N413;
osd_display_m0/_N426;
osd_display_m0/_N428;
osd_display_m0/_N430;
osd_display_m0/_N432;
osd_display_m0/_N434;
osd_display_m0/_N436;
osd_display_m0/_N546;
osd_display_m0/_N549;
osd_display_m0/_N560;
osd_display_m0/_N589;
osd_display_m0/_N1186;
osd_display_m0/_N1190;
osd_display_m0/_N1198;
osd_display_m0/_N1203;
osd_display_m0/_N1241;
osd_display_m0/region_active;
osd_display_m0/region_active_d0;
osd_display_m0/timing_gen_xy_m0/N25;
osd_display_m0/timing_gen_xy_m0/_N443;
osd_display_m0/timing_gen_xy_m0/_N445;
osd_display_m0/timing_gen_xy_m0/_N447;
osd_display_m0/timing_gen_xy_m0/_N449;
osd_display_m0/timing_gen_xy_m0/_N451;
osd_display_m0/timing_gen_xy_m0/_N456;
osd_display_m0/timing_gen_xy_m0/_N458;
osd_display_m0/timing_gen_xy_m0/_N460;
osd_display_m0/timing_gen_xy_m0/_N462;
osd_display_m0/timing_gen_xy_m0/_N464;
osd_display_m0/timing_gen_xy_m0/de_d0;
osd_display_m0/timing_gen_xy_m0/hs_d0;
osd_display_m0/timing_gen_xy_m0/vs_d0;
osd_display_m0/timing_gen_xy_m0/vs_edge;
rst_n;
rst_n_ibuf/ntD;
sys_clk;
sys_clk_g;
sys_clk_ibuf/ntD;
tmds_clk_n;
tmds_clk_p;
video_clk;
video_clk5x;
video_clk5x_w;
video_clk_w;
video_de;
video_hs;
video_pll_m0/u_pll_e1/ntCLKFB;
video_vs;
color_bar_m0/active_x [11];
color_bar_m0/active_x [10];
color_bar_m0/active_x [9];
color_bar_m0/active_x [8];
color_bar_m0/active_x [7];
color_bar_m0/active_x [6];
color_bar_m0/active_x [5];
color_bar_m0/active_x [4];
color_bar_m0/active_x [3];
color_bar_m0/active_x [2];
color_bar_m0/active_x [1];
color_bar_m0/active_x [0];
color_bar_m0/color_bar_m0/N27.co [10];
color_bar_m0/color_bar_m0/N27.co [8];
color_bar_m0/color_bar_m0/N27.co [6];
color_bar_m0/color_bar_m0/N27.co [4];
color_bar_m0/color_bar_m0/N27.co [2];
color_bar_m0/h_cnt [11];
color_bar_m0/h_cnt [10];
color_bar_m0/h_cnt [9];
color_bar_m0/h_cnt [8];
color_bar_m0/h_cnt [7];
color_bar_m0/h_cnt [6];
color_bar_m0/h_cnt [5];
color_bar_m0/h_cnt [4];
color_bar_m0/h_cnt [3];
color_bar_m0/h_cnt [2];
color_bar_m0/h_cnt [1];
color_bar_m0/h_cnt [0];
color_bar_m0/v_cnt [11];
color_bar_m0/v_cnt [10];
color_bar_m0/v_cnt [9];
color_bar_m0/v_cnt [8];
color_bar_m0/v_cnt [7];
color_bar_m0/v_cnt [6];
color_bar_m0/v_cnt [5];
color_bar_m0/v_cnt [4];
color_bar_m0/v_cnt [3];
color_bar_m0/v_cnt [2];
color_bar_m0/v_cnt [1];
color_bar_m0/v_cnt [0];
dvi_encoder_m0/blue [9];
dvi_encoder_m0/blue [8];
dvi_encoder_m0/blue [7];
dvi_encoder_m0/blue [6];
dvi_encoder_m0/blue [5];
dvi_encoder_m0/blue [4];
dvi_encoder_m0/blue [3];
dvi_encoder_m0/blue [2];
dvi_encoder_m0/blue [1];
dvi_encoder_m0/blue [0];
dvi_encoder_m0/encb/N91 [0];
dvi_encoder_m0/encb/N125 [4];
dvi_encoder_m0/encb/N125 [3];
dvi_encoder_m0/encb/N125 [2];
dvi_encoder_m0/encb/N125 [1];
dvi_encoder_m0/encb/N157 [0];
dvi_encoder_m0/encb/N245 [4];
dvi_encoder_m0/encb/N245 [3];
dvi_encoder_m0/encb/N245 [2];
dvi_encoder_m0/encb/N245 [1];
dvi_encoder_m0/encb/N245 [0];
dvi_encoder_m0/encb/N351 [1];
dvi_encoder_m0/encb/N351 [0];
dvi_encoder_m0/encb/N354 [1];
dvi_encoder_m0/encb/N354 [0];
dvi_encoder_m0/encb/N365 [1];
dvi_encoder_m0/encb/N368 [1];
dvi_encoder_m0/encb/N374 [0];
dvi_encoder_m0/encb/cnt [4];
dvi_encoder_m0/encb/cnt [3];
dvi_encoder_m0/encb/cnt [2];
dvi_encoder_m0/encb/cnt [1];
dvi_encoder_m0/encb/din_q [7];
dvi_encoder_m0/encb/din_q [6];
dvi_encoder_m0/encb/din_q [5];
dvi_encoder_m0/encb/din_q [4];
dvi_encoder_m0/encb/din_q [3];
dvi_encoder_m0/encb/din_q [2];
dvi_encoder_m0/encb/din_q [1];
dvi_encoder_m0/encb/din_q [0];
dvi_encoder_m0/encb/dvi_encoder_m0/encb/N243_5.co [4];
dvi_encoder_m0/encb/dvi_encoder_m0/encb/N243_5.co [2];
dvi_encoder_m0/encb/dvi_encoder_m0/encb/N245_8.co [3];
dvi_encoder_m0/encb/n0q_m [3];
dvi_encoder_m0/encb/n0q_m [2];
dvi_encoder_m0/encb/n0q_m [1];
dvi_encoder_m0/encb/n1d [3];
dvi_encoder_m0/encb/n1d [2];
dvi_encoder_m0/encb/n1d [1];
dvi_encoder_m0/encb/n1d [0];
dvi_encoder_m0/encb/n1q_m [3];
dvi_encoder_m0/encb/n1q_m [2];
dvi_encoder_m0/encb/n1q_m [1];
dvi_encoder_m0/encb/nb1 [4];
dvi_encoder_m0/encb/nb1 [3];
dvi_encoder_m0/encb/nb1 [2];
dvi_encoder_m0/encb/nb1 [1];
dvi_encoder_m0/encb/nb1 [0];
dvi_encoder_m0/encb/nb2 [4];
dvi_encoder_m0/encb/nb2 [3];
dvi_encoder_m0/encb/nb2 [2];
dvi_encoder_m0/encb/nb2 [1];
dvi_encoder_m0/encb/nb3 [3];
dvi_encoder_m0/encb/nb3 [2];
dvi_encoder_m0/encb/nb3 [1];
dvi_encoder_m0/encb/nb4 [3];
dvi_encoder_m0/encb/nb4 [2];
dvi_encoder_m0/encb/nb4 [1];
dvi_encoder_m0/encb/nb5 [4];
dvi_encoder_m0/encb/nb5 [3];
dvi_encoder_m0/encb/nb5 [2];
dvi_encoder_m0/encb/nb5 [1];
dvi_encoder_m0/encb/nb5 [0];
dvi_encoder_m0/encb/nb6 [4];
dvi_encoder_m0/encb/nb6 [3];
dvi_encoder_m0/encb/nb6 [2];
dvi_encoder_m0/encb/nb6 [1];
dvi_encoder_m0/encb/nb6 [0];
dvi_encoder_m0/encb/nb7 [3];
dvi_encoder_m0/encb/nb7 [2];
dvi_encoder_m0/encb/nb7 [1];
dvi_encoder_m0/encb/nb7 [0];
dvi_encoder_m0/encb/nb9 [3];
dvi_encoder_m0/encb/nb9 [2];
dvi_encoder_m0/encb/nb9 [1];
dvi_encoder_m0/encb/q_m [6];
dvi_encoder_m0/encb/q_m [4];
dvi_encoder_m0/encb/q_m_reg [8];
dvi_encoder_m0/encb/q_m_reg [7];
dvi_encoder_m0/encb/q_m_reg [6];
dvi_encoder_m0/encb/q_m_reg [5];
dvi_encoder_m0/encb/q_m_reg [4];
dvi_encoder_m0/encb/q_m_reg [3];
dvi_encoder_m0/encb/q_m_reg [2];
dvi_encoder_m0/encb/q_m_reg [1];
dvi_encoder_m0/encb/q_m_reg [0];
dvi_encoder_m0/encg/N91 [0];
dvi_encoder_m0/encg/N125 [4];
dvi_encoder_m0/encg/N125 [3];
dvi_encoder_m0/encg/N125 [2];
dvi_encoder_m0/encg/N125 [1];
dvi_encoder_m0/encg/N245 [4];
dvi_encoder_m0/encg/N245 [3];
dvi_encoder_m0/encg/N245 [2];
dvi_encoder_m0/encg/N245 [1];
dvi_encoder_m0/encg/N245 [0];
dvi_encoder_m0/encg/N351 [1];
dvi_encoder_m0/encg/N351 [0];
dvi_encoder_m0/encg/N354 [1];
dvi_encoder_m0/encg/N354 [0];
dvi_encoder_m0/encg/N365 [1];
dvi_encoder_m0/encg/N368 [1];
dvi_encoder_m0/encg/N374 [0];
dvi_encoder_m0/encg/cnt [4];
dvi_encoder_m0/encg/cnt [3];
dvi_encoder_m0/encg/cnt [2];
dvi_encoder_m0/encg/cnt [1];
dvi_encoder_m0/encg/din_q [7];
dvi_encoder_m0/encg/din_q [6];
dvi_encoder_m0/encg/din_q [5];
dvi_encoder_m0/encg/din_q [4];
dvi_encoder_m0/encg/din_q [3];
dvi_encoder_m0/encg/din_q [2];
dvi_encoder_m0/encg/din_q [1];
dvi_encoder_m0/encg/din_q [0];
dvi_encoder_m0/encg/dvi_encoder_m0/encg/N243_5.co [4];
dvi_encoder_m0/encg/dvi_encoder_m0/encg/N243_5.co [2];
dvi_encoder_m0/encg/dvi_encoder_m0/encg/N245_8.co [3];
dvi_encoder_m0/encg/n0q_m [3];
dvi_encoder_m0/encg/n0q_m [2];
dvi_encoder_m0/encg/n0q_m [1];
dvi_encoder_m0/encg/n1d [3];
dvi_encoder_m0/encg/n1d [2];
dvi_encoder_m0/encg/n1d [1];
dvi_encoder_m0/encg/n1d [0];
dvi_encoder_m0/encg/n1q_m [3];
dvi_encoder_m0/encg/n1q_m [2];
dvi_encoder_m0/encg/n1q_m [1];
dvi_encoder_m0/encg/nb1 [4];
dvi_encoder_m0/encg/nb1 [3];
dvi_encoder_m0/encg/nb1 [2];
dvi_encoder_m0/encg/nb1 [1];
dvi_encoder_m0/encg/nb1 [0];
dvi_encoder_m0/encg/nb2 [4];
dvi_encoder_m0/encg/nb2 [3];
dvi_encoder_m0/encg/nb2 [2];
dvi_encoder_m0/encg/nb2 [1];
dvi_encoder_m0/encg/nb3 [3];
dvi_encoder_m0/encg/nb3 [2];
dvi_encoder_m0/encg/nb3 [1];
dvi_encoder_m0/encg/nb4 [3];
dvi_encoder_m0/encg/nb4 [2];
dvi_encoder_m0/encg/nb4 [1];
dvi_encoder_m0/encg/nb5 [4];
dvi_encoder_m0/encg/nb5 [3];
dvi_encoder_m0/encg/nb5 [2];
dvi_encoder_m0/encg/nb5 [1];
dvi_encoder_m0/encg/nb5 [0];
dvi_encoder_m0/encg/nb6 [4];
dvi_encoder_m0/encg/nb6 [3];
dvi_encoder_m0/encg/nb6 [2];
dvi_encoder_m0/encg/nb6 [1];
dvi_encoder_m0/encg/nb6 [0];
dvi_encoder_m0/encg/nb7 [3];
dvi_encoder_m0/encg/nb7 [2];
dvi_encoder_m0/encg/nb7 [1];
dvi_encoder_m0/encg/nb9 [3];
dvi_encoder_m0/encg/nb9 [2];
dvi_encoder_m0/encg/nb9 [1];
dvi_encoder_m0/encg/nb9 [0];
dvi_encoder_m0/encg/q_m [6];
dvi_encoder_m0/encg/q_m [4];
dvi_encoder_m0/encg/q_m_reg [8];
dvi_encoder_m0/encg/q_m_reg [7];
dvi_encoder_m0/encg/q_m_reg [6];
dvi_encoder_m0/encg/q_m_reg [5];
dvi_encoder_m0/encg/q_m_reg [4];
dvi_encoder_m0/encg/q_m_reg [3];
dvi_encoder_m0/encg/q_m_reg [2];
dvi_encoder_m0/encr/N91 [0];
dvi_encoder_m0/encr/N125 [4];
dvi_encoder_m0/encr/N125 [3];
dvi_encoder_m0/encr/N125 [2];
dvi_encoder_m0/encr/N125 [1];
dvi_encoder_m0/encr/N245 [4];
dvi_encoder_m0/encr/N245 [3];
dvi_encoder_m0/encr/N245 [2];
dvi_encoder_m0/encr/N245 [1];
dvi_encoder_m0/encr/N245 [0];
dvi_encoder_m0/encr/N351 [1];
dvi_encoder_m0/encr/N351 [0];
dvi_encoder_m0/encr/N354 [1];
dvi_encoder_m0/encr/N354 [0];
dvi_encoder_m0/encr/N365 [1];
dvi_encoder_m0/encr/N368 [1];
dvi_encoder_m0/encr/N374 [0];
dvi_encoder_m0/encr/cnt [4];
dvi_encoder_m0/encr/cnt [3];
dvi_encoder_m0/encr/cnt [2];
dvi_encoder_m0/encr/cnt [1];
dvi_encoder_m0/encr/din_q [7];
dvi_encoder_m0/encr/din_q [6];
dvi_encoder_m0/encr/din_q [5];
dvi_encoder_m0/encr/din_q [4];
dvi_encoder_m0/encr/din_q [3];
dvi_encoder_m0/encr/din_q [2];
dvi_encoder_m0/encr/din_q [1];
dvi_encoder_m0/encr/din_q [0];
dvi_encoder_m0/encr/dvi_encoder_m0/encr/N243_5.co [4];
dvi_encoder_m0/encr/dvi_encoder_m0/encr/N243_5.co [2];
dvi_encoder_m0/encr/dvi_encoder_m0/encr/N245_8.co [3];
dvi_encoder_m0/encr/n0q_m [3];
dvi_encoder_m0/encr/n0q_m [2];
dvi_encoder_m0/encr/n0q_m [1];
dvi_encoder_m0/encr/n1d [3];
dvi_encoder_m0/encr/n1d [2];
dvi_encoder_m0/encr/n1d [1];
dvi_encoder_m0/encr/n1d [0];
dvi_encoder_m0/encr/n1q_m [3];
dvi_encoder_m0/encr/n1q_m [2];
dvi_encoder_m0/encr/n1q_m [1];
dvi_encoder_m0/encr/nb1 [4];
dvi_encoder_m0/encr/nb1 [3];
dvi_encoder_m0/encr/nb1 [2];
dvi_encoder_m0/encr/nb1 [1];
dvi_encoder_m0/encr/nb1 [0];
dvi_encoder_m0/encr/nb2 [4];
dvi_encoder_m0/encr/nb2 [3];
dvi_encoder_m0/encr/nb2 [2];
dvi_encoder_m0/encr/nb2 [1];
dvi_encoder_m0/encr/nb3 [3];
dvi_encoder_m0/encr/nb3 [2];
dvi_encoder_m0/encr/nb3 [1];
dvi_encoder_m0/encr/nb4 [3];
dvi_encoder_m0/encr/nb4 [2];
dvi_encoder_m0/encr/nb4 [1];
dvi_encoder_m0/encr/nb5 [4];
dvi_encoder_m0/encr/nb5 [3];
dvi_encoder_m0/encr/nb5 [2];
dvi_encoder_m0/encr/nb5 [1];
dvi_encoder_m0/encr/nb5 [0];
dvi_encoder_m0/encr/nb6 [4];
dvi_encoder_m0/encr/nb6 [3];
dvi_encoder_m0/encr/nb6 [2];
dvi_encoder_m0/encr/nb6 [1];
dvi_encoder_m0/encr/nb6 [0];
dvi_encoder_m0/encr/nb7 [3];
dvi_encoder_m0/encr/nb7 [2];
dvi_encoder_m0/encr/nb7 [1];
dvi_encoder_m0/encr/nb9 [3];
dvi_encoder_m0/encr/nb9 [2];
dvi_encoder_m0/encr/nb9 [1];
dvi_encoder_m0/encr/nb9 [0];
dvi_encoder_m0/encr/q_m [6];
dvi_encoder_m0/encr/q_m [4];
dvi_encoder_m0/encr/q_m_reg [8];
dvi_encoder_m0/encr/q_m_reg [7];
dvi_encoder_m0/encr/q_m_reg [6];
dvi_encoder_m0/encr/q_m_reg [5];
dvi_encoder_m0/encr/q_m_reg [4];
dvi_encoder_m0/encr/q_m_reg [3];
dvi_encoder_m0/encr/q_m_reg [2];
dvi_encoder_m0/encr/q_m_reg [1];
dvi_encoder_m0/encr/q_m_reg [0];
dvi_encoder_m0/green [9];
dvi_encoder_m0/green [8];
dvi_encoder_m0/green [7];
dvi_encoder_m0/green [6];
dvi_encoder_m0/green [5];
dvi_encoder_m0/green [4];
dvi_encoder_m0/green [3];
dvi_encoder_m0/green [2];
dvi_encoder_m0/green [1];
dvi_encoder_m0/green [0];
dvi_encoder_m0/red [9];
dvi_encoder_m0/red [8];
dvi_encoder_m0/red [7];
dvi_encoder_m0/red [6];
dvi_encoder_m0/red [5];
dvi_encoder_m0/red [4];
dvi_encoder_m0/red [3];
dvi_encoder_m0/red [2];
dvi_encoder_m0/serdes_4b_10to1_m0/N99 [4];
dvi_encoder_m0/serdes_4b_10to1_m0/TMDS_mod5 [1];
dvi_encoder_m0/serdes_4b_10to1_m0/TMDS_mod5 [0];
dvi_encoder_m0/serdes_4b_10to1_m0/TMDS_shift_0h [4];
dvi_encoder_m0/serdes_4b_10to1_m0/TMDS_shift_0h [3];
dvi_encoder_m0/serdes_4b_10to1_m0/TMDS_shift_0h [2];
dvi_encoder_m0/serdes_4b_10to1_m0/TMDS_shift_0h [1];
dvi_encoder_m0/serdes_4b_10to1_m0/TMDS_shift_0h [0];
dvi_encoder_m0/serdes_4b_10to1_m0/TMDS_shift_0l [4];
dvi_encoder_m0/serdes_4b_10to1_m0/TMDS_shift_0l [3];
dvi_encoder_m0/serdes_4b_10to1_m0/TMDS_shift_0l [2];
dvi_encoder_m0/serdes_4b_10to1_m0/TMDS_shift_0l [1];
dvi_encoder_m0/serdes_4b_10to1_m0/TMDS_shift_0l [0];
dvi_encoder_m0/serdes_4b_10to1_m0/TMDS_shift_1h [4];
dvi_encoder_m0/serdes_4b_10to1_m0/TMDS_shift_1h [3];
dvi_encoder_m0/serdes_4b_10to1_m0/TMDS_shift_1h [2];
dvi_encoder_m0/serdes_4b_10to1_m0/TMDS_shift_1h [1];
dvi_encoder_m0/serdes_4b_10to1_m0/TMDS_shift_1h [0];
dvi_encoder_m0/serdes_4b_10to1_m0/TMDS_shift_1l [4];
dvi_encoder_m0/serdes_4b_10to1_m0/TMDS_shift_1l [3];
dvi_encoder_m0/serdes_4b_10to1_m0/TMDS_shift_1l [2];
dvi_encoder_m0/serdes_4b_10to1_m0/TMDS_shift_1l [1];
dvi_encoder_m0/serdes_4b_10to1_m0/TMDS_shift_1l [0];
dvi_encoder_m0/serdes_4b_10to1_m0/TMDS_shift_2h [4];
dvi_encoder_m0/serdes_4b_10to1_m0/TMDS_shift_2h [3];
dvi_encoder_m0/serdes_4b_10to1_m0/TMDS_shift_2h [2];
dvi_encoder_m0/serdes_4b_10to1_m0/TMDS_shift_2h [1];
dvi_encoder_m0/serdes_4b_10to1_m0/TMDS_shift_2h [0];
dvi_encoder_m0/serdes_4b_10to1_m0/TMDS_shift_2l [4];
dvi_encoder_m0/serdes_4b_10to1_m0/TMDS_shift_2l [3];
dvi_encoder_m0/serdes_4b_10to1_m0/TMDS_shift_2l [2];
dvi_encoder_m0/serdes_4b_10to1_m0/TMDS_shift_2l [1];
dvi_encoder_m0/serdes_4b_10to1_m0/TMDS_shift_2l [0];
dvi_encoder_m0/serdes_4b_10to1_m0/TMDS_shift_3h [2];
dvi_encoder_m0/serdes_4b_10to1_m0/TMDS_shift_3h [1];
dvi_encoder_m0/serdes_4b_10to1_m0/TMDS_shift_3h [0];
dvi_encoder_m0/serdes_4b_10to1_m0/TMDS_shift_3l [4];
dvi_encoder_m0/serdes_4b_10to1_m0/TMDS_shift_3l [3];
dvi_encoder_m0/serdes_4b_10to1_m0/TMDS_shift_3l [2];
dvi_encoder_m0/serdes_4b_10to1_m0/TMDS_shift_3l [1];
dvi_encoder_m0/serdes_4b_10to1_m0/TMDS_shift_3l [0];
nt_tmds_data_n[2];
nt_tmds_data_n[1];
nt_tmds_data_n[0];
nt_tmds_data_p[2];
nt_tmds_data_p[1];
nt_tmds_data_p[0];
osd_b[7];
osd_b[6];
osd_b[5];
osd_b[4];
osd_b[3];
osd_b[2];
osd_b[1];
osd_b[0];
osd_display_m0/osd_ram_addr [13];
osd_display_m0/osd_ram_addr [12];
osd_display_m0/osd_ram_addr [11];
osd_display_m0/osd_ram_addr [10];
osd_display_m0/osd_ram_addr [9];
osd_display_m0/osd_ram_addr [8];
osd_display_m0/osd_ram_addr [7];
osd_display_m0/osd_ram_addr [6];
osd_display_m0/osd_ram_addr [5];
osd_display_m0/osd_ram_addr [4];
osd_display_m0/osd_ram_addr [3];
osd_display_m0/osd_ram_addr [2];
osd_display_m0/osd_ram_addr [1];
osd_display_m0/osd_ram_addr [0];
osd_display_m0/osd_x [2];
osd_display_m0/osd_x [1];
osd_display_m0/osd_x [0];
osd_display_m0/pos_data [23];
osd_display_m0/pos_data [22];
osd_display_m0/pos_data [21];
osd_display_m0/pos_data [20];
osd_display_m0/pos_data [19];
osd_display_m0/pos_data [18];
osd_display_m0/pos_data [17];
osd_display_m0/pos_data [16];
osd_display_m0/pos_data [15];
osd_display_m0/pos_data [14];
osd_display_m0/pos_data [13];
osd_display_m0/pos_data [12];
osd_display_m0/pos_data [11];
osd_display_m0/pos_data [10];
osd_display_m0/pos_data [9];
osd_display_m0/pos_data [8];
osd_display_m0/pos_data [7];
osd_display_m0/pos_data [6];
osd_display_m0/pos_data [5];
osd_display_m0/pos_data [4];
osd_display_m0/pos_data [3];
osd_display_m0/pos_data [2];
osd_display_m0/pos_data [1];
osd_display_m0/pos_data [0];
osd_display_m0/pos_x [11];
osd_display_m0/pos_x [10];
osd_display_m0/pos_x [9];
osd_display_m0/pos_x [8];
osd_display_m0/pos_x [7];
osd_display_m0/pos_x [6];
osd_display_m0/pos_x [5];
osd_display_m0/pos_x [4];
osd_display_m0/pos_x [3];
osd_display_m0/pos_x [2];
osd_display_m0/pos_x [1];
osd_display_m0/pos_x [0];
osd_display_m0/pos_y [11];
osd_display_m0/pos_y [10];
osd_display_m0/pos_y [9];
osd_display_m0/pos_y [8];
osd_display_m0/pos_y [7];
osd_display_m0/pos_y [6];
osd_display_m0/pos_y [5];
osd_display_m0/pos_y [4];
osd_display_m0/pos_y [3];
osd_display_m0/pos_y [2];
osd_display_m0/pos_y [1];
osd_display_m0/pos_y [0];
osd_display_m0/q [7];
osd_display_m0/q [6];
osd_display_m0/q [5];
osd_display_m0/q [4];
osd_display_m0/q [3];
osd_display_m0/q [2];
osd_display_m0/q [1];
osd_display_m0/q [0];
osd_display_m0/timing_gen_xy_m0/i_data_d0 [23];
osd_display_m0/timing_gen_xy_m0/i_data_d0 [22];
osd_display_m0/timing_gen_xy_m0/i_data_d0 [21];
osd_display_m0/timing_gen_xy_m0/i_data_d0 [20];
osd_display_m0/timing_gen_xy_m0/i_data_d0 [19];
osd_display_m0/timing_gen_xy_m0/i_data_d0 [18];
osd_display_m0/timing_gen_xy_m0/i_data_d0 [17];
osd_display_m0/timing_gen_xy_m0/i_data_d0 [16];
osd_display_m0/timing_gen_xy_m0/i_data_d0 [15];
osd_display_m0/timing_gen_xy_m0/i_data_d0 [14];
osd_display_m0/timing_gen_xy_m0/i_data_d0 [13];
osd_display_m0/timing_gen_xy_m0/i_data_d0 [12];
osd_display_m0/timing_gen_xy_m0/i_data_d0 [11];
osd_display_m0/timing_gen_xy_m0/i_data_d0 [10];
osd_display_m0/timing_gen_xy_m0/i_data_d0 [9];
osd_display_m0/timing_gen_xy_m0/i_data_d0 [8];
osd_display_m0/timing_gen_xy_m0/i_data_d0 [7];
osd_display_m0/timing_gen_xy_m0/i_data_d0 [6];
osd_display_m0/timing_gen_xy_m0/i_data_d0 [5];
osd_display_m0/timing_gen_xy_m0/i_data_d0 [4];
osd_display_m0/timing_gen_xy_m0/i_data_d0 [3];
osd_display_m0/timing_gen_xy_m0/i_data_d0 [2];
osd_display_m0/timing_gen_xy_m0/i_data_d0 [1];
osd_display_m0/timing_gen_xy_m0/i_data_d0 [0];
osd_g[7];
osd_g[6];
osd_g[5];
osd_g[4];
osd_g[3];
osd_g[2];
osd_g[1];
osd_g[0];
osd_r[7];
osd_r[6];
osd_r[5];
osd_r[4];
osd_r[3];
osd_r[2];
osd_r[1];
osd_r[0];
video_b[7];
video_g[7];
video_r[1];
nt_hard_wire_0;
nt_hard_wire_1;
_N9;
_N11;
_N12;
_N13;
_N14;
_N15;
_N16;
_N17;
_N18;
_N19;
_N20;
_N21;
_N22;
_N23;
_N24;
_N25;
_N26;
_N27;
_N28;
_N29;
_N30;
_N31;
_N32;
_N33;
_N34;
_N35;
_N36;
_N37;
_N38;
_N39;
_N40;
_N41;
_N42;
_N43;
_N44;
_N45;
_N46;
_N47;
_N48;
_N49;
_N50;

Clock
sys_clk;1000
sys_clk|video_pll_m0/u_pll_e1/CLKOUT1_Inferred;1001
sys_clk|video_pll_m0/u_pll_e1/CLKOUT0_Inferred;1002


