#ifndef __DBE_PORT_MAPPING_H__
#define __DBE_PORT_MAPPING_H__
#define GPIO_1_BASEADDR  XPAR_GPIO_1_BASEADDR
#define GPIO_2_BASEADDR  XPAR_GPIO_2_BASEADDR
#define GPIO_3_BASEADDR  XPAR_GPIO_3_BASEADDR
#define DIG_ASIC_1_S0 0
#define DIG_ASIC_1_S1 1
#define DIG_ASIC_1_S2 2
#define DIG_ASIC_1_S_LATCH 3
#define DIG_ASIC_1_I1 4
#define DIG_ASIC_1_I3 5
#define DIG_ASIC_1_I4 6
#define DIG_ASIC_2_S0 7
#define DIG_ASIC_2_S1 8
#define DIG_ASIC_2_S2 9
#define DIG_ASIC_2_S_LATCH 10
#define DIG_ASIC_2_I1 11
#define DIG_ASIC_2_I3 12
#define DIG_ASIC_2_I4 13
#define DIG_ASIC_1_CALD 14
#define DIG_ASIC_1_CALDB 15
#define DIG_ASIC_1_OUT_5 16
#define DIG_ASIC_1_OUT_6 17
#define DIG_ASIC_2_OUT_5 18
#define DIG_ASIC_2_OUT_6 19
#define DIG_ASIC_3_S0 20
#define DIG_ASIC_3_S1 21
#define DIG_ASIC_3_S2 22
#define DIG_ASIC_3_S_LATCH 23
#define DIG_ASIC_3_I1 24
#define DIG_ASIC_3_I3 25
#define DIG_ASIC_3_I4 26
#define DIG_ASIC_4_S0 27
#define DIG_ASIC_4_S1 28
#define DIG_ASIC_4_S2 29
#define DIG_ASIC_4_S_LATCH 30
#define DIG_ASIC_4_I1 31
#define DIG_ASIC_4_I3 32
#define DIG_ASIC_4_I4 33
#define DIG_ASIC_3_CALD 34
#define DIG_ASIC_3_CALDB 35
#define DIG_ASIC_3_OUT_5 36
#define DIG_ASIC_3_OUT_6 37
#define DIG_ASIC_4_OUT_5 38
#define DIG_ASIC_4_OUT_6 39
#define DIG_ASIC_5_S0 40
#define DIG_ASIC_5_S1 41
#define DIG_ASIC_5_S2 42
#define DIG_ASIC_5_S_LATCH 43
#define DIG_ASIC_5_I1 44
#define DIG_ASIC_5_I3 45
#define DIG_ASIC_5_I4 46
#define DIG_ASIC_6_S0 47
#define DIG_ASIC_6_S1 48
#define DIG_ASIC_6_S2 49
#define DIG_ASIC_6_S_LATCH 50
#define DIG_ASIC_6_I1 51
#define DIG_ASIC_6_I3 52
#define DIG_ASIC_6_I4 53
#define DIG_ASIC_5_CALD 54
#define DIG_ASIC_5_CALDB 55
#define DIG_ASIC_5_OUT_5 56
#define DIG_ASIC_5_OUT_6 57
#define DIG_ASIC_6_OUT_5 58
#define DIG_ASIC_6_OUT_6 59
#define DIG_ASIC_7_S0 60
#define DIG_ASIC_7_S1 61
#define DIG_ASIC_7_S2 62
#define DIG_ASIC_7_S_LATCH 63
#define DIG_ASIC_7_I1 64
#define DIG_ASIC_7_I3 65
#define DIG_ASIC_7_I4 66
#define DIG_ASIC_8_S0 67
#define DIG_ASIC_8_S1 68
#define DIG_ASIC_8_S2 69
#define DIG_ASIC_8_S_LATCH 70
#define DIG_ASIC_8_I1 71
#define DIG_ASIC_8_I3 72
#define DIG_ASIC_8_I4 73
#define DIG_ASIC_7_CALD 74
#define DIG_ASIC_7_CALDB 75
#define DIG_ASIC_7_OUT_5 76
#define DIG_ASIC_7_OUT_6 77
#define DIG_ASIC_8_OUT_5 78
#define DIG_ASIC_8_OUT_6 79
#define DIG_A_VTH_CAL_DAC_MOSI_P 80
#define DIG_A_CAL_DAC_SYNCn_P 81
#define DIG_A_VTH_CAL_DAC_SCLK_P 82
#define DIG_A_CAL_PULSE_TRIGGER_P 83
#define DIG_A_VTH_DAC_SYNCn_P 84
#define DIG_A_TELEMX_MISO_P 85
#define PPS 86
#define DIG_A_TELEMX_MOSI_P 87
#define EXTCLK 88
#define DIG_A_TELEM1_SCLK_P 89
#define DIG_A_TELEM1_CSn_P 90
#define DIG_A_TELEM2_CSn_P 91
#define DIG_B_TELEMX_MISO_P 92
#define DIG_B_TELEMX_MOSI_P 93
#define DIG_B_TELEMX_SCLK_P 94
#define DIG_B_TELEM1_CSn_P 95
#define DIG_B_TELEM2_CSn_P 96
#define DIG_B_CAL_PULSE_TRIGGER_P 97
#define DIG_B_VTH_CAL_DAC_MOSI_P 98
#define DIG_B_VTH_CAL_DAC_SCLK_P 99
#define DIG_B_CAL_DAC_SYNCn_P 100
#define DIG_B_VTH_DAC_SYNCn_P 101
#define DIG_ASIC_9_S0 102
#define DIG_ASIC_9_S1 103
#define DIG_ASIC_9_S2 104
#define DIG_ASIC_9_S_LATCH 105
#define DIG_ASIC_9_I1 106
#define DIG_ASIC_9_I3 107
#define DIG_ASIC_9_I4 108
#define DIG_ASIC_10_S0 109
#define DIG_ASIC_10_S1 110
#define DIG_ASIC_10_S2 111
#define DIG_ASIC_10_S_LATCH 112
#define DIG_ASIC_10_I1 113
#define DIG_ASIC_10_I3 114
#define DIG_ASIC_10_I4 115
#define DIG_ASIC_9_CALD 116
#define DIG_ASIC_9_CALDB 117
#define DIG_ASIC_9_OUT_5 118
#define DIG_ASIC_9_OUT_6 119
#define DIG_ASIC_10_OUT_5 120
#define DIG_ASIC_10_OUT_6 121
#define DIG_ASIC_11_S0 122
#define DIG_ASIC_11_S1 123
#define DIG_ASIC_11_S2 124
#define DIG_ASIC_11_S_LATCH 125
#define DIG_ASIC_11_I1 126
#define DIG_ASIC_11_I3 127
#define DIG_ASIC_11_I4 128
#define DIG_ASIC_12_S0 129
#define DIG_ASIC_12_S1 130
#define DIG_ASIC_12_S2 131
#define DIG_ASIC_12_S_LATCH 132
#define Trig_Ack_P 133
#define Event_ID_Latch_P 134
#define Event_ID_P 135
#define Trig_ENA_P 136
#define DIG_ASIC_12_I1 137
#define DIG_ASIC_12_I3 138
#define DIG_ASIC_12_I4 139
#define DIG_ASIC_11_CALD 140
#define DIG_ASIC_11_CALDB 141
#define DIG_ASIC_11_OUT_5 142
#define DIG_ASIC_11_OUT_6 143
#define DIG_ASIC_12_OUT_5 144
#define DIG_ASIC_12_OUT_6 145
#define Si_HIT_P 146
#define Si_RDY_P 147
#define Si_BUSY_P 148
#define Si_SPARE_P 149
u32 GPIO_BASEADDR[] = {GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_2_BASEADDR,GPIO_2_BASEADDR,GPIO_2_BASEADDR,GPIO_2_BASEADDR,GPIO_2_BASEADDR,GPIO_2_BASEADDR,GPIO_2_BASEADDR,GPIO_2_BASEADDR,GPIO_2_BASEADDR,GPIO_2_BASEADDR,GPIO_2_BASEADDR,GPIO_2_BASEADDR,GPIO_2_BASEADDR,GPIO_2_BASEADDR,GPIO_2_BASEADDR,GPIO_2_BASEADDR,GPIO_2_BASEADDR,GPIO_2_BASEADDR,GPIO_2_BASEADDR,GPIO_2_BASEADDR,GPIO_2_BASEADDR,GPIO_2_BASEADDR,GPIO_2_BASEADDR,GPIO_2_BASEADDR,GPIO_2_BASEADDR,GPIO_2_BASEADDR,GPIO_2_BASEADDR,GPIO_2_BASEADDR,GPIO_2_BASEADDR,GPIO_2_BASEADDR,GPIO_2_BASEADDR,GPIO_2_BASEADDR,GPIO_2_BASEADDR,GPIO_2_BASEADDR,GPIO_2_BASEADDR,GPIO_2_BASEADDR,GPIO_2_BASEADDR,GPIO_2_BASEADDR,GPIO_2_BASEADDR,GPIO_2_BASEADDR,GPIO_2_BASEADDR,GPIO_2_BASEADDR,GPIO_2_BASEADDR,GPIO_2_BASEADDR,GPIO_2_BASEADDR,GPIO_2_BASEADDR,GPIO_2_BASEADDR,GPIO_2_BASEADDR,GPIO_2_BASEADDR,GPIO_2_BASEADDR,GPIO_2_BASEADDR,GPIO_2_BASEADDR,GPIO_2_BASEADDR,GPIO_2_BASEADDR,GPIO_2_BASEADDR,GPIO_2_BASEADDR,GPIO_2_BASEADDR,GPIO_2_BASEADDR,GPIO_2_BASEADDR,GPIO_2_BASEADDR,GPIO_2_BASEADDR,GPIO_2_BASEADDR,GPIO_2_BASEADDR,GPIO_2_BASEADDR,GPIO_3_BASEADDR,GPIO_3_BASEADDR,GPIO_3_BASEADDR,GPIO_3_BASEADDR,GPIO_3_BASEADDR,GPIO_3_BASEADDR,GPIO_3_BASEADDR,GPIO_3_BASEADDR,GPIO_3_BASEADDR,GPIO_3_BASEADDR,GPIO_3_BASEADDR,GPIO_3_BASEADDR,GPIO_3_BASEADDR,GPIO_3_BASEADDR,GPIO_3_BASEADDR,GPIO_3_BASEADDR,GPIO_3_BASEADDR,GPIO_3_BASEADDR,GPIO_3_BASEADDR,GPIO_3_BASEADDR,GPIO_3_BASEADDR,GPIO_3_BASEADDR};
u32 DATA_OFFSET[] = {XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET};
u32 ON_VALUE[] = {1 << 0,1 << 1,1 << 2,1 << 3,1 << 4,1 << 5,1 << 6,1 << 7,1 << 8,1 << 9,1 << 10,1 << 11,1 << 12,1 << 13,1 << 14,1 << 15,1 << 16,1 << 17,1 << 18,1 << 19,1 << 20,1 << 21,1 << 22,1 << 23,1 << 24,1 << 25,1 << 26,1 << 27,1 << 28,1 << 29,1 << 30,1 << 31,1 << 0,1 << 1,1 << 2,1 << 3,1 << 4,1 << 5,1 << 6,1 << 7,1 << 8,1 << 9,1 << 10,1 << 11,1 << 12,1 << 13,1 << 14,1 << 15,1 << 16,1 << 17,1 << 18,1 << 19,1 << 20,1 << 21,1 << 22,1 << 23,1 << 24,1 << 25,1 << 26,1 << 27,1 << 28,1 << 29,1 << 30,1 << 31,1 << 0,1 << 1,1 << 2,1 << 3,1 << 4,1 << 5,1 << 6,1 << 7,1 << 8,1 << 9,1 << 10,1 << 11,1 << 12,1 << 13,1 << 14,1 << 15,1 << 16,1 << 17,1 << 18,1 << 19,1 << 20,1 << 21,1 << 22,1 << 23,1 << 24,1 << 25,1 << 26,1 << 27,1 << 28,1 << 29,1 << 30,1 << 31,1 << 0,1 << 1,1 << 2,1 << 3,1 << 4,1 << 5,1 << 6,1 << 7,1 << 8,1 << 9,1 << 10,1 << 11,1 << 12,1 << 13,1 << 14,1 << 15,1 << 16,1 << 17,1 << 18,1 << 19,1 << 20,1 << 21,1 << 22,1 << 23,1 << 24,1 << 25,1 << 26,1 << 27,1 << 28,1 << 29,1 << 30,1 << 31,1 << 0,1 << 1,1 << 2,1 << 3,1 << 4,1 << 5,1 << 6,1 << 7,1 << 8,1 << 9,1 << 10,1 << 11,1 << 12,1 << 13,1 << 14,1 << 15,1 << 16,1 << 17,1 << 18,1 << 19,1 << 20,1 << 21};
#endif
