/////////////////////////////////////////////////////////////
// Created by: Synopsys DC Ultra(TM) in wire load mode
// Version   : T-2022.03-SP3
// Date      : Mon Jun  5 13:08:46 2023
/////////////////////////////////////////////////////////////


module top_level_with_macros ( clk, reset );
  input clk, reset;


endmodule

