# altera-HDB3-coding
东南大学信息学院大四通信系统实验组HDB3编码FPGA实验

# 实验要求

- 产生一组随机序列，作为待编码数据
- 对原始数据进行HDB3编码
- 使用现有电路，输出双极性码，用示波器观测
- 在编码基础上完成译码算法。（提高部分）

# 开发语言
verilog hdl（建议） 

# 开发环境
Quartus 13.1（建议版本）

# 硬件
|使用的模块| A2基带信号产生与码型变换模块 |
| - | - |
|使用的引脚||
|使用的demo|ex1_A2|

# 下载
准备 网线 一根

Quartus编译生成的为*.sof文件格式，需要转换为*.rbf文件。

寻找试验箱IP 理论上为10.10.10.185

电脑IP设置：
                    IP地址：   10.10.10.xxx（xxx和实验箱不重复）
                    子网掩码：255.255.255.0

设置好之后，可以通过电脑的ping命令，测试网络是否已通。

在试验箱上选择二次开发， 加载rbf文件。
