# Instruction Memory - VHDL

## ğŸ“š Disciplina: Arquitetura e OrganizaÃ§Ã£o de Computadores  

### ğŸ” DescriÃ§Ã£o  
A **Instruction Memory** (MemÃ³ria de InstruÃ§Ãµes) Ã© um dos principais componentes do processador, responsÃ¡vel por armazenar as instruÃ§Ãµes do programa e fornecÃª-las ao processador com base no valor do **Program Counter (PC)**.  

Nesta implementaÃ§Ã£o, a memÃ³ria Ã© modelada como uma ROM (Read-Only Memory) contendo um conjunto fixo de instruÃ§Ãµes, acessadas sequencialmente ou conforme o fluxo de execuÃ§Ã£o do programa.  

---

## ğŸ—ï¸ Funcionamento  

A memÃ³ria recebe um endereÃ§o de entrada (**PC**) e retorna a instruÃ§Ã£o armazenada nesse local.  

### ğŸ”¹ **Entradas**  
- **PC [7:0]** â†’ EndereÃ§o da instruÃ§Ã£o a ser buscada.  

### ğŸ”¹ **SaÃ­das**  
- **Instrucao [15:0]** â†’ InstruÃ§Ã£o correspondente ao endereÃ§o fornecido.  

Essa abordagem permite que o processador obtenha instruÃ§Ãµes para execuÃ§Ã£o sem necessidade de leitura/escrita dinÃ¢mica, garantindo rapidez no acesso aos dados.  

---

## âš™ï¸ ImplementaÃ§Ã£o  

A **Instruction Memory** foi implementada como uma ROM, definida como um array de valores constantes.  

### ğŸ”§ **CÃ³digo VHDL (Exemplo de ImplementaÃ§Ã£o)**  

```vhdl
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;

entity InstructionMemory is
    Port (
        PC : in std_logic_vector(7 downto 0);
        Instrucao : out std_logic_vector(15 downto 0)
    );
end InstructionMemory;

architecture Behavioral of InstructionMemory is
    type ROM_Type is array (0 to 255) of std_logic_vector(15 downto 0);
    signal ROM : ROM_Type := (
        X"2001", -- InstruÃ§Ã£o 1
        X"3002", -- InstruÃ§Ã£o 2
        X"4003", -- InstruÃ§Ã£o 3
        -- Adicione mais instruÃ§Ãµes conforme necessÃ¡rio
    );

begin
    Instrucao <= ROM(to_integer(unsigned(PC)));
end Behavioral;
```

## ğŸ› ï¸ Ferramentas Utilizadas  

- **Quartus** â†’ Desenvolvimento do cÃ³digo VHDL e compilaÃ§Ã£o do projeto.  
- **ModelSim** â†’ SimulaÃ§Ã£o funcional e depuraÃ§Ã£o do circuito.  
- **Waveform** â†’ AnÃ¡lise dos sinais e verificaÃ§Ãµes do comportamento da memÃ³ria.  

---
## ğŸ“Œ **Metodologia de Testes**  

1. **ConfiguraÃ§Ã£o do Testbench:**  
   - Criamos um testbench VHDL para fornecer diferentes valores de **PC** e monitorar a saÃ­da **Instrucao**.  

2. **ExecuÃ§Ã£o no ModelSim:**  
   - Rodamos a simulaÃ§Ã£o para verificar se cada endereÃ§o retorna a instruÃ§Ã£o correta.  

3. **AnÃ¡lise da Waveform:**  
   - Geramos a **waveform** para validar visualmente os sinais.  

---

## ğŸ“Š **Tabela de Testes**  

| PC (EndereÃ§o) | InstruÃ§Ã£o Esperada | InstruÃ§Ã£o Obtida | Status |
|--------------|-------------------|-----------------|--------|
| 00000000 (0) | 2001              | 2001           | âœ… Passou |
| 00000001 (1) | 3002              | 3002           | âœ… Passou |
| 00000010 (2) | 4003              | 4003           | âœ… Passou |

Caso algum valor obtido nÃ£o corresponda ao esperado, o cÃ³digo da **ROM** deve ser revisado para corrigir eventuais erros.  

---

## ğŸ“· **Imagens das SimulaÃ§Ãµes**  




---

## ğŸ“‚ Arquivos Relacionados

- [Pasta InstruÃ§Ã£o da memÃ³ria](../src/Instruction_Memory)
