`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 12.10.2019 18:26:20
// Design Name: 
// Module Name: test_datapath
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////

/*
module test_datapath;
    reg [1:0] SelA;
    reg SelB;
    reg WrAcc;
    reg Op;
    reg WrRam;
    reg RdRam;
    reg [10:0] Operand;
    reg [15:0] Out_Data;
    reg clk;
    reg [15:0] In_Data;
    reg [10:0] Addr;
     
    
    reg [10:0] Operand
    
endmodule
*/