//===- TableGen'erated file -------------------------------------*- C++ -*-===//
//
// Machine Code Emitter
//
// Automatically generated file, do not edit!
//
//===----------------------------------------------------------------------===//

unsigned ARMCodeEmitter::getBinaryCodeForInstr(const MachineInstr &MI) const {
  static const unsigned InstBits[] = {
    0U,
    0U,
    0U,
    0U,
    0U,
    0U,
    0U,
    0U,
    0U,
    0U,
    0U,
    0U,
    0U,
    0U,
    0U,
    0U,
    0U,
    0U,
    44040192U,	// ADCri
    10485760U,	// ADCrr
    10485760U,	// ADCrsi
    10485776U,	// ADCrsr
    42991616U,	// ADDSri
    9437184U,	// ADDSrr
    9437184U,	// ADDSrsi
    9437200U,	// ADDSrsr
    41943040U,	// ADDri
    8388608U,	// ADDrr
    8388608U,	// ADDrsi
    8388624U,	// ADDrsr
    0U,
    0U,
    34537472U,	// ADR
    33554432U,	// ANDri
    0U,	// ANDrr
    0U,	// ANDrsi
    16U,	// ANDrsr
    0U,
    0U,
    0U,
    0U,
    0U,
    0U,
    0U,
    0U,
    0U,
    0U,
    0U,
    0U,
    0U,
    0U,
    0U,
    0U,
    0U,
    0U,
    0U,
    0U,
    0U,
    0U,
    0U,
    0U,
    0U,
    0U,
    0U,
    0U,
    0U,
    0U,
    0U,
    0U,
    0U,
    0U,
    0U,
    0U,
    0U,
    0U,
    0U,
    130023455U,	// BFC
    130023440U,	// BFI
    130023440U,	// BFI4p
    62914560U,	// BICri
    29360128U,	// BICrr
    29360128U,	// BICrsi
    29360144U,	// BICrsr
    18874480U,	// BKPT
    3942645760U,	// BL
    3778019120U,	// BLX
    19922736U,	// BLX_pred
    4194304000U,	// BLXi
    0U,
    0U,
    184549376U,	// BL_pred
    0U,
    0U,
    0U,
    0U,
    0U,
    0U,
    0U,
    3778019088U,	// BX
    19922720U,	// BXJ
    0U,
    19922718U,	// BX_RET
    19922704U,	// BX_pred
    0U,
    167772160U,	// Bcc
    234881024U,	// CDP
    4261412864U,	// CDP2
    4118802463U,	// CLREX
    24055568U,	// CLZ
    57671680U,	// CMNzri
    24117248U,	// CMNzrr
    24117248U,	// CMNzrsi
    24117264U,	// CMNzrsr
    55574528U,	// CMPri
    22020096U,	// CMPrr
    22020096U,	// CMPrsi
    22020112U,	// CMPrsr
    0U,
    4043440128U,	// CPS1p
    4043309056U,	// CPS2p
    4043440128U,	// CPS3p
    52490480U,	// DBG
    4118802512U,	// DMB
    4118802496U,	// DSB
    35651584U,	// EORri
    2097152U,	// EORrr
    2097152U,	// EORrsi
    2097168U,	// EORrsr
    246418176U,	// FCONSTD
    246417920U,	// FCONSTS
    250739216U,	// FMSTAT
    4118802528U,	// ISB
    0U,
    0U,
    0U,
    0U,
    4249878528U,	// LDC2L_OFFSET
    4241489920U,	// LDC2L_OPTION
    4235198464U,	// LDC2L_POST
    4251975680U,	// LDC2L_PRE
    4245684224U,	// LDC2_OFFSET
    4237295616U,	// LDC2_OPTION
    4231004160U,	// LDC2_POST
    4247781376U,	// LDC2_PRE
    223346688U,	// LDCL_OFFSET
    214958080U,	// LDCL_OPTION
    208666624U,	// LDCL_POST
    225443840U,	// LDCL_PRE
    219152384U,	// LDC_OFFSET
    210763776U,	// LDC_OPTION
    204472320U,	// LDC_POST
    221249536U,	// LDC_PRE
    135266304U,	// LDMDA
    137363456U,	// LDMDA_UPD
    152043520U,	// LDMDB
    154140672U,	// LDMDB_UPD
    143654912U,	// LDMIA
    0U,
    145752064U,	// LDMIA_UPD
    160432128U,	// LDMIB
    162529280U,	// LDMIB_UPD
    74448896U,	// LDRBT_POST_IMM
    108003328U,	// LDRBT_POST_REG
    72351744U,	// LDRB_POST_IMM
    105906176U,	// LDRB_POST_REG
    91226112U,	// LDRB_PRE
    89128960U,	// LDRBi12
    122683392U,	// LDRBrs
    16777424U,	// LDRD
    208U,	// LDRD_POST
    18874576U,	// LDRD_PRE
    26218399U,	// LDREX
    30412703U,	// LDREXB
    28315551U,	// LDREXD
    32509855U,	// LDREXH
    17825968U,	// LDRH
    7340208U,	// LDRHTi
    3145904U,	// LDRHTr
    1048752U,	// LDRH_POST
    19923120U,	// LDRH_PRE
    17826000U,	// LDRSB
    7340240U,	// LDRSBTi
    3145936U,	// LDRSBTr
    1048784U,	// LDRSB_POST
    19923152U,	// LDRSB_PRE
    17826032U,	// LDRSH
    7340272U,	// LDRSHTi
    3145968U,	// LDRSHTr
    1048816U,	// LDRSH_POST
    19923184U,	// LDRSH_PRE
    70254592U,	// LDRT_POST_IMM
    103809024U,	// LDRT_POST_REG
    68157440U,	// LDR_POST_IMM
    101711872U,	// LDR_POST_REG
    87031808U,	// LDR_PRE
    85917696U,	// LDRcp
    84934656U,	// LDRi12
    118489088U,	// LDRrs
    0U,
    0U,
    234881040U,	// MCR
    4261412880U,	// MCR2
    205520896U,	// MCRR
    4232052736U,	// MCRR2
    2097296U,	// MLA
    0U,
    6291600U,	// MLS
    0U,
    0U,
    0U,
    0U,
    0U,
    0U,
    27324430U,	// MOVPCLR
    0U,
    54525952U,	// MOVTi16
    0U,
    0U,
    0U,
    0U,
    60817408U,	// MOVi
    50331648U,	// MOVi16
    0U,
    0U,
    27262976U,	// MOVr
    27262976U,	// MOVr_TC
    27262976U,	// MOVsi
    27262992U,	// MOVsr
    0U,
    0U,
    235929616U,	// MRC
    4262461456U,	// MRC2
    206569472U,	// MRRC
    4233101312U,	// MRRC2
    17760256U,	// MRS
    21954560U,	// MRSsys
    18935808U,	// MSR
    52490240U,	// MSRi
    144U,	// MUL
    0U,
    0U,
    65011712U,	// MVNi
    31457280U,	// MVNr
    31457280U,	// MVNsi
    31457296U,	// MVNsr
    52490240U,	// NOP
    58720256U,	// ORRri
    25165824U,	// ORRrr
    25165824U,	// ORRrsi
    25165840U,	// ORRrsr
    0U,
    0U,
    0U,
    0U,
    0U,
    0U,
    0U,
    0U,
    0U,
    109051920U,	// PKHBT
    109051984U,	// PKHTB
    4111527936U,	// PLDWi12
    4145082368U,	// PLDWrs
    4115722240U,	// PLDi12
    4149276672U,	// PLDrs
    4098945024U,	// PLIi12
    4132499456U,	// PLIrs
    16777296U,	// QADD
    102764304U,	// QADD16
    102764432U,	// QADD8
    102764336U,	// QASX
    20971600U,	// QDADD
    23068752U,	// QDSUB
    102764368U,	// QSAX
    18874448U,	// QSUB
    102764400U,	// QSUB16
    102764528U,	// QSUB8
    117378864U,	// RBIT
    113184560U,	// REV
    113184688U,	// REV16
    117378992U,	// REVSH
    4161800704U,	// RFEDA
    4163897856U,	// RFEDA_UPD
    4178577920U,	// RFEDB
    4180675072U,	// RFEDB_UPD
    4170189312U,	// RFEIA
    4172286464U,	// RFEIA_UPD
    4186966528U,	// RFEIB
    4189063680U,	// RFEIB_UPD
    0U,
    0U,
    0U,
    0U,
    0U,
    39845888U,	// RSBri
    6291456U,	// RSBrr
    6291456U,	// RSBrsi
    6291472U,	// RSBrsr
    0U,
    0U,
    0U,
    48234496U,	// RSCri
    14680064U,	// RSCrr
    14680064U,	// RSCrsi
    14680080U,	// RSCrsr
    101715728U,	// SADD16
    101715856U,	// SADD8
    101715760U,	// SASX
    0U,
    0U,
    0U,
    0U,
    46137344U,	// SBCri
    12582912U,	// SBCrr
    12582912U,	// SBCrsi
    12582928U,	// SBCrsr
    127926352U,	// SBFX
    109055920U,	// SEL
    4043374592U,	// SETEND
    52490244U,	// SEV
    103812880U,	// SHADD16
    103813008U,	// SHADD8
    103812912U,	// SHASX
    103812944U,	// SHSAX
    103812976U,	// SHSUB16
    103813104U,	// SHSUB8
    23068784U,	// SMC
    16777344U,	// SMLABB
    16777408U,	// SMLABT
    117440528U,	// SMLAD
    117440560U,	// SMLADX
    14680208U,	// SMLAL
    20971648U,	// SMLALBB
    20971712U,	// SMLALBT
    121634832U,	// SMLALD
    121634864U,	// SMLALDX
    20971680U,	// SMLALTB
    20971744U,	// SMLALTT
    0U,
    16777376U,	// SMLATB
    16777440U,	// SMLATT
    18874496U,	// SMLAWB
    18874560U,	// SMLAWT
    117440592U,	// SMLSD
    117440624U,	// SMLSDX
    121634896U,	// SMLSLD
    121634928U,	// SMLSLDX
    122683408U,	// SMMLA
    122683440U,	// SMMLAR
    122683600U,	// SMMLS
    122683632U,	// SMMLSR
    122744848U,	// SMMUL
    122744880U,	// SMMULR
    117501968U,	// SMUAD
    117502000U,	// SMUADX
    23068800U,	// SMULBB
    23068864U,	// SMULBT
    12583056U,	// SMULL
    0U,
    23068832U,	// SMULTB
    23068896U,	// SMULTT
    18874528U,	// SMULWB
    18874592U,	// SMULWT
    117502032U,	// SMUSD
    117502064U,	// SMUSDX
    4165797120U,	// SRSDA
    4167894272U,	// SRSDA_UPD
    4182574336U,	// SRSDB
    4184671488U,	// SRSDB_UPD
    4174185728U,	// SRSIA
    4176282880U,	// SRSIA_UPD
    4190962944U,	// SRSIB
    4193060096U,	// SRSIB_UPD
    111149072U,	// SSAT
    111152944U,	// SSAT16
    101715792U,	// SSAX
    101715824U,	// SSUB16
    101715952U,	// SSUB8
    4248829952U,	// STC2L_OFFSET
    4240441344U,	// STC2L_OPTION
    4234149888U,	// STC2L_POST
    4250927104U,	// STC2L_PRE
    4244635648U,	// STC2_OFFSET
    4236247040U,	// STC2_OPTION
    4229955584U,	// STC2_POST
    4246732800U,	// STC2_PRE
    222298112U,	// STCL_OFFSET
    213909504U,	// STCL_OPTION
    207618048U,	// STCL_POST
    224395264U,	// STCL_PRE
    218103808U,	// STC_OFFSET
    209715200U,	// STC_OPTION
    203423744U,	// STC_POST
    220200960U,	// STC_PRE
    134217728U,	// STMDA
    136314880U,	// STMDA_UPD
    150994944U,	// STMDB
    153092096U,	// STMDB_UPD
    142606336U,	// STMIA
    144703488U,	// STMIA_UPD
    159383552U,	// STMIB
    161480704U,	// STMIB_UPD
    73400320U,	// STRBT_POST_IMM
    106954752U,	// STRBT_POST_REG
    71303168U,	// STRB_POST_IMM
    104857600U,	// STRB_POST_REG
    90177536U,	// STRB_PRE_IMM
    123731968U,	// STRB_PRE_REG
    88080384U,	// STRBi12
    0U,
    0U,
    121634816U,	// STRBrs
    16777456U,	// STRD
    240U,	// STRD_POST
    18874608U,	// STRD_PRE
    25169808U,	// STREX
    29364112U,	// STREXB
    27266960U,	// STREXD
    31461264U,	// STREXH
    16777392U,	// STRH
    6291632U,	// STRHTi
    2097328U,	// STRHTr
    176U,	// STRH_POST
    18874544U,	// STRH_PRE
    0U,
    69206016U,	// STRT_POST_IMM
    102760448U,	// STRT_POST_REG
    67108864U,	// STR_POST_IMM
    100663296U,	// STR_POST_REG
    85983232U,	// STR_PRE_IMM
    119537664U,	// STR_PRE_REG
    83886080U,	// STRi12
    0U,
    0U,
    117440512U,	// STRrs
    38797312U,	// SUBSri
    5242880U,	// SUBSrr
    5242880U,	// SUBSrsi
    5242896U,	// SUBSrsr
    37748736U,	// SUBri
    4194304U,	// SUBrr
    4194304U,	// SUBrsi
    4194320U,	// SUBrsr
    251658240U,	// SVC
    16777360U,	// SWP
    20971664U,	// SWPB
    111149168U,	// SXTAB
    109052016U,	// SXTAB16
    112197744U,	// SXTAH
    112132208U,	// SXTB
    110035056U,	// SXTB16
    113180784U,	// SXTH
    0U,
    0U,
    0U,
    0U,
    0U,
    0U,
    0U,
    0U,
    53477376U,	// TEQri
    19922944U,	// TEQrr
    19922944U,	// TEQrsi
    19922960U,	// TEQrsr
    0U,
    3892305662U,	// TRAP
    51380224U,	// TSTri
    17825792U,	// TSTrr
    17825792U,	// TSTrsi
    17825808U,	// TSTrsr
    105910032U,	// UADD16
    105910160U,	// UADD8
    105910064U,	// UASX
    132120656U,	// UBFX
    108007184U,	// UHADD16
    108007312U,	// UHADD8
    108007216U,	// UHASX
    108007248U,	// UHSAX
    108007280U,	// UHSUB16
    108007408U,	// UHSUB8
    4194448U,	// UMAAL
    0U,
    10485904U,	// UMLAL
    0U,
    8388752U,	// UMULL
    0U,
    106958608U,	// UQADD16
    106958736U,	// UQADD8
    106958640U,	// UQASX
    106958672U,	// UQSAX
    106958704U,	// UQSUB16
    106958832U,	// UQSUB8
    125890576U,	// USAD8
    125829136U,	// USADA8
    115343376U,	// USAT
    115347248U,	// USAT16
    105910096U,	// USAX
    105910128U,	// USUB16
    105910256U,	// USUB8
    115343472U,	// UXTAB
    113246320U,	// UXTAB16
    116392048U,	// UXTAH
    116326512U,	// UXTB
    114229360U,	// UXTB16
    117375088U,	// UXTH
    4070573312U,	// VABALsv2i64
    4069524736U,	// VABALsv4i32
    4068476160U,	// VABALsv8i16
    4087350528U,	// VABALuv2i64
    4086301952U,	// VABALuv4i32
    4085253376U,	// VABALuv8i16
    4060088144U,	// VABAsv16i8
    4062185232U,	// VABAsv2i32
    4061136656U,	// VABAsv4i16
    4062185296U,	// VABAsv4i32
    4061136720U,	// VABAsv8i16
    4060088080U,	// VABAsv8i8
    4076865360U,	// VABAuv16i8
    4078962448U,	// VABAuv2i32
    4077913872U,	// VABAuv4i16
    4078962512U,	// VABAuv4i32
    4077913936U,	// VABAuv8i16
    4076865296U,	// VABAuv8i8
    4070573824U,	// VABDLsv2i64
    4069525248U,	// VABDLsv4i32
    4068476672U,	// VABDLsv8i16
    4087351040U,	// VABDLuv2i64
    4086302464U,	// VABDLuv4i32
    4085253888U,	// VABDLuv8i16
    4078963968U,	// VABDfd
    4078964032U,	// VABDfq
    4060088128U,	// VABDsv16i8
    4062185216U,	// VABDsv2i32
    4061136640U,	// VABDsv4i16
    4062185280U,	// VABDsv4i32
    4061136704U,	// VABDsv8i16
    4060088064U,	// VABDsv8i8
    4076865344U,	// VABDuv16i8
    4078962432U,	// VABDuv2i32
    4077913856U,	// VABDuv4i16
    4078962496U,	// VABDuv4i32
    4077913920U,	// VABDuv8i16
    4076865280U,	// VABDuv8i8
    246418368U,	// VABSD
    246418112U,	// VABSS
    4088989440U,	// VABSfd
    4088989504U,	// VABSfq
    4088464192U,	// VABSv16i8
    4088988416U,	// VABSv2i32
    4088726272U,	// VABSv4i16
    4088988480U,	// VABSv4i32
    4088726336U,	// VABSv8i16
    4088464128U,	// VABSv8i8
    4076867088U,	// VACGEd
    4076867152U,	// VACGEq
    4078964240U,	// VACGTd
    4078964304U,	// VACGTq
    238029568U,	// VADDD
    4070573056U,	// VADDHNv2i32
    4069524480U,	// VADDHNv4i16
    4068475904U,	// VADDHNv8i8
    4070572032U,	// VADDLsv2i64
    4069523456U,	// VADDLsv4i32
    4068474880U,	// VADDLsv8i16
    4087349248U,	// VADDLuv2i64
    4086300672U,	// VADDLuv4i32
    4085252096U,	// VADDLuv8i16
    238029312U,	// VADDS
    4070572288U,	// VADDWsv2i64
    4069523712U,	// VADDWsv4i32
    4068475136U,	// VADDWsv8i16
    4087349504U,	// VADDWuv2i64
    4086300928U,	// VADDWuv4i32
    4085252352U,	// VADDWuv8i16
    4060089600U,	// VADDfd
    4060089664U,	// VADDfq
    4060088384U,	// VADDv16i8
    4063234048U,	// VADDv1i64
    4062185472U,	// VADDv2i32
    4063234112U,	// VADDv2i64
    4061136896U,	// VADDv4i16
    4062185536U,	// VADDv4i32
    4061136960U,	// VADDv8i16
    4060088320U,	// VADDv8i8
    4060086544U,	// VANDd
    4060086608U,	// VANDq
    4061135120U,	// VBICd
    4068475184U,	// VBICiv2i32
    4068477232U,	// VBICiv4i16
    4068475248U,	// VBICiv4i32
    4068477296U,	// VBICiv8i16
    4061135184U,	// VBICq
    4080009488U,	// VBIFd
    4080009552U,	// VBIFq
    4078960912U,	// VBITd
    4078960976U,	// VBITq
    4077912336U,	// VBSLd
    4077912400U,	// VBSLq
    4060089856U,	// VCEQfd
    4060089920U,	// VCEQfq
    4076865616U,	// VCEQv16i8
    4078962704U,	// VCEQv2i32
    4077914128U,	// VCEQv4i16
    4078962768U,	// VCEQv4i32
    4077914192U,	// VCEQv8i16
    4076865552U,	// VCEQv8i8
    4088463680U,	// VCEQzv16i8
    4088988928U,	// VCEQzv2f32
    4088987904U,	// VCEQzv2i32
    4088988992U,	// VCEQzv4f32
    4088725760U,	// VCEQzv4i16
    4088987968U,	// VCEQzv4i32
    4088725824U,	// VCEQzv8i16
    4088463616U,	// VCEQzv8i8
    4076867072U,	// VCGEfd
    4076867136U,	// VCGEfq
    4060087120U,	// VCGEsv16i8
    4062184208U,	// VCGEsv2i32
    4061135632U,	// VCGEsv4i16
    4062184272U,	// VCGEsv4i32
    4061135696U,	// VCGEsv8i16
    4060087056U,	// VCGEsv8i8
    4076864336U,	// VCGEuv16i8
    4078961424U,	// VCGEuv2i32
    4077912848U,	// VCGEuv4i16
    4078961488U,	// VCGEuv4i32
    4077912912U,	// VCGEuv8i16
    4076864272U,	// VCGEuv8i8
    4088463552U,	// VCGEzv16i8
    4088988800U,	// VCGEzv2f32
    4088987776U,	// VCGEzv2i32
    4088988864U,	// VCGEzv4f32
    4088725632U,	// VCGEzv4i16
    4088987840U,	// VCGEzv4i32
    4088725696U,	// VCGEzv8i16
    4088463488U,	// VCGEzv8i8
    4078964224U,	// VCGTfd
    4078964288U,	// VCGTfq
    4060087104U,	// VCGTsv16i8
    4062184192U,	// VCGTsv2i32
    4061135616U,	// VCGTsv4i16
    4062184256U,	// VCGTsv4i32
    4061135680U,	// VCGTsv8i16
    4060087040U,	// VCGTsv8i8
    4076864320U,	// VCGTuv16i8
    4078961408U,	// VCGTuv2i32
    4077912832U,	// VCGTuv4i16
    4078961472U,	// VCGTuv4i32
    4077912896U,	// VCGTuv8i16
    4076864256U,	// VCGTuv8i8
    4088463424U,	// VCGTzv16i8
    4088988672U,	// VCGTzv2f32
    4088987648U,	// VCGTzv2i32
    4088988736U,	// VCGTzv4f32
    4088725504U,	// VCGTzv4i16
    4088987712U,	// VCGTzv4i32
    4088725568U,	// VCGTzv8i16
    4088463360U,	// VCGTzv8i8
    4088463808U,	// VCLEzv16i8
    4088989056U,	// VCLEzv2f32
    4088988032U,	// VCLEzv2i32
    4088989120U,	// VCLEzv4f32
    4088725888U,	// VCLEzv4i16
    4088988096U,	// VCLEzv4i32
    4088725952U,	// VCLEzv8i16
    4088463744U,	// VCLEzv8i8
    4088398912U,	// VCLSv16i8
    4088923136U,	// VCLSv2i32
    4088660992U,	// VCLSv4i16
    4088923200U,	// VCLSv4i32
    4088661056U,	// VCLSv8i16
    4088398848U,	// VCLSv8i8
    4088463936U,	// VCLTzv16i8
    4088989184U,	// VCLTzv2f32
    4088988160U,	// VCLTzv2i32
    4088989248U,	// VCLTzv4f32
    4088726016U,	// VCLTzv4i16
    4088988224U,	// VCLTzv4i32
    4088726080U,	// VCLTzv8i16
    4088463872U,	// VCLTzv8i8
    4088399040U,	// VCLZv16i8
    4088923264U,	// VCLZv2i32
    4088661120U,	// VCLZv4i16
    4088923328U,	// VCLZv4i32
    4088661184U,	// VCLZv8i16
    4088398976U,	// VCLZv8i8
    246680384U,	// VCMPD
    246680512U,	// VCMPED
    246680256U,	// VCMPES
    246746048U,	// VCMPEZD
    246745792U,	// VCMPEZS
    246680128U,	// VCMPS
    246745920U,	// VCMPZD
    246745664U,	// VCMPZS
    4088399104U,	// VCNTd
    4088399168U,	// VCNTq
    246614592U,	// VCVTBHS
    246549056U,	// VCVTBSH
    246876864U,	// VCVTDS
    246877120U,	// VCVTSD
    246614720U,	// VCVTTHS
    246549184U,	// VCVTTSH
    4088792576U,	// VCVTf2h
    4089120512U,	// VCVTf2sd
    4089120576U,	// VCVTf2sq
    4089120640U,	// VCVTf2ud
    4089120704U,	// VCVTf2uq
    4068478736U,	// VCVTf2xsd
    4068478800U,	// VCVTf2xsq
    4085255952U,	// VCVTf2xud
    4085256016U,	// VCVTf2xuq
    4088792832U,	// VCVTh2f
    4089120256U,	// VCVTs2fd
    4089120320U,	// VCVTs2fq
    4089120384U,	// VCVTu2fd
    4089120448U,	// VCVTu2fq
    4068478480U,	// VCVTxs2fd
    4068478544U,	// VCVTxs2fq
    4085255696U,	// VCVTxu2fd
    4085255760U,	// VCVTxu2fq
    243272448U,	// VDIVD
    243272192U,	// VDIVS
    243272496U,	// VDUP16d
    245369648U,	// VDUP16q
    243272464U,	// VDUP32d
    245369616U,	// VDUP32q
    247466768U,	// VDUP8d
    249563920U,	// VDUP8q
    4088531968U,	// VDUPLN16d
    4088532032U,	// VDUPLN16q
    4088663040U,	// VDUPLN32d
    4088663104U,	// VDUPLN32q
    4088466432U,	// VDUPLN8d
    4088466496U,	// VDUPLN8q
    0U,	// VDUPfdf
    0U,	// VDUPfqf
    4076863760U,	// VEORd
    4076863824U,	// VEORq
    4071620608U,	// VEXTd16
    4071620608U,	// VEXTd32
    4071620608U,	// VEXTd8
    4071620672U,	// VEXTq16
    4071620672U,	// VEXTq32
    4071620672U,	// VEXTq8
    235932432U,	// VGETLNi32
    235932464U,	// VGETLNs16
    240126736U,	// VGETLNs8
    244321072U,	// VGETLNu16
    248515344U,	// VGETLNu8
    4060086336U,	// VHADDsv16i8
    4062183424U,	// VHADDsv2i32
    4061134848U,	// VHADDsv4i16
    4062183488U,	// VHADDsv4i32
    4061134912U,	// VHADDsv8i16
    4060086272U,	// VHADDsv8i8
    4076863552U,	// VHADDuv16i8
    4078960640U,	// VHADDuv2i32
    4077912064U,	// VHADDuv4i16
    4078960704U,	// VHADDuv4i32
    4077912128U,	// VHADDuv8i16
    4076863488U,	// VHADDuv8i8
    4060086848U,	// VHSUBsv16i8
    4062183936U,	// VHSUBsv2i32
    4061135360U,	// VHSUBsv4i16
    4062184000U,	// VHSUBsv4i32
    4061135424U,	// VHSUBsv8i16
    4060086784U,	// VHSUBsv8i8
    4076864064U,	// VHSUBuv16i8
    4078961152U,	// VHSUBuv2i32
    4077912576U,	// VHSUBuv4i16
    4078961216U,	// VHSUBuv4i32
    4077912640U,	// VHSUBuv8i16
    4076864000U,	// VHSUBuv8i8
    4104129615U,	// VLD1DUPd16
    4104129600U,	// VLD1DUPd16_UPD
    4104129679U,	// VLD1DUPd32
    4104129664U,	// VLD1DUPd32_UPD
    4104129551U,	// VLD1DUPd8
    4104129536U,	// VLD1DUPd8_UPD
    4104129647U,	// VLD1DUPq16
    0U,	// VLD1DUPq16Pseudo
    0U,	// VLD1DUPq16Pseudo_UPD
    4104129632U,	// VLD1DUPq16_UPD
    4104129711U,	// VLD1DUPq32
    0U,	// VLD1DUPq32Pseudo
    0U,	// VLD1DUPq32Pseudo_UPD
    4104129696U,	// VLD1DUPq32_UPD
    4104129583U,	// VLD1DUPq8
    0U,	// VLD1DUPq8Pseudo
    0U,	// VLD1DUPq8Pseudo_UPD
    4104129568U,	// VLD1DUPq8_UPD
    4104127503U,	// VLD1LNd16
    4104127488U,	// VLD1LNd16_UPD
    4104128527U,	// VLD1LNd32
    4104128512U,	// VLD1LNd32_UPD
    4104126479U,	// VLD1LNd8
    4104126464U,	// VLD1LNd8_UPD
    0U,	// VLD1LNq16Pseudo
    0U,	// VLD1LNq16Pseudo_UPD
    0U,	// VLD1LNq32Pseudo
    0U,	// VLD1LNq32Pseudo_UPD
    0U,	// VLD1LNq8Pseudo
    0U,	// VLD1LNq8Pseudo_UPD
    4095739727U,	// VLD1d16
    4095738447U,	// VLD1d16Q
    4095738432U,	// VLD1d16Q_UPD
    4095739471U,	// VLD1d16T
    4095739456U,	// VLD1d16T_UPD
    4095739712U,	// VLD1d16_UPD
    4095739791U,	// VLD1d32
    4095738511U,	// VLD1d32Q
    4095738496U,	// VLD1d32Q_UPD
    4095739535U,	// VLD1d32T
    4095739520U,	// VLD1d32T_UPD
    4095739776U,	// VLD1d32_UPD
    4095739855U,	// VLD1d64
    4095738575U,	// VLD1d64Q
    0U,	// VLD1d64QPseudo
    0U,	// VLD1d64QPseudo_UPD
    4095738560U,	// VLD1d64Q_UPD
    4095739599U,	// VLD1d64T
    0U,	// VLD1d64TPseudo
    0U,	// VLD1d64TPseudo_UPD
    4095739584U,	// VLD1d64T_UPD
    4095739840U,	// VLD1d64_UPD
    4095739663U,	// VLD1d8
    4095738383U,	// VLD1d8Q
    4095738368U,	// VLD1d8Q_UPD
    4095739407U,	// VLD1d8T
    4095739392U,	// VLD1d8T_UPD
    4095739648U,	// VLD1d8_UPD
    4095740495U,	// VLD1q16
    0U,	// VLD1q16Pseudo
    0U,	// VLD1q16Pseudo_UPD
    4095740480U,	// VLD1q16_UPD
    4095740559U,	// VLD1q32
    0U,	// VLD1q32Pseudo
    0U,	// VLD1q32Pseudo_UPD
    4095740544U,	// VLD1q32_UPD
    4095740623U,	// VLD1q64
    0U,	// VLD1q64Pseudo
    0U,	// VLD1q64Pseudo_UPD
    4095740608U,	// VLD1q64_UPD
    4095740431U,	// VLD1q8
    0U,	// VLD1q8Pseudo
    0U,	// VLD1q8Pseudo_UPD
    4095740416U,	// VLD1q8_UPD
    4104129871U,	// VLD2DUPd16
    0U,	// VLD2DUPd16Pseudo
    0U,	// VLD2DUPd16Pseudo_UPD
    4104129856U,	// VLD2DUPd16_UPD
    4104129903U,	// VLD2DUPd16x2
    4104129888U,	// VLD2DUPd16x2_UPD
    4104129935U,	// VLD2DUPd32
    0U,	// VLD2DUPd32Pseudo
    0U,	// VLD2DUPd32Pseudo_UPD
    4104129920U,	// VLD2DUPd32_UPD
    4104129967U,	// VLD2DUPd32x2
    4104129952U,	// VLD2DUPd32x2_UPD
    4104129807U,	// VLD2DUPd8
    0U,	// VLD2DUPd8Pseudo
    0U,	// VLD2DUPd8Pseudo_UPD
    4104129792U,	// VLD2DUPd8_UPD
    4104129839U,	// VLD2DUPd8x2
    4104129824U,	// VLD2DUPd8x2_UPD
    4104127759U,	// VLD2LNd16
    0U,	// VLD2LNd16Pseudo
    0U,	// VLD2LNd16Pseudo_UPD
    4104127744U,	// VLD2LNd16_UPD
    4104128783U,	// VLD2LNd32
    0U,	// VLD2LNd32Pseudo
    0U,	// VLD2LNd32Pseudo_UPD
    4104128768U,	// VLD2LNd32_UPD
    4104126735U,	// VLD2LNd8
    0U,	// VLD2LNd8Pseudo
    0U,	// VLD2LNd8Pseudo_UPD
    4104126720U,	// VLD2LNd8_UPD
    4104127791U,	// VLD2LNq16
    0U,	// VLD2LNq16Pseudo
    0U,	// VLD2LNq16Pseudo_UPD
    4104127776U,	// VLD2LNq16_UPD
    4104128847U,	// VLD2LNq32
    0U,	// VLD2LNq32Pseudo
    0U,	// VLD2LNq32Pseudo_UPD
    4104128832U,	// VLD2LNq32_UPD
    4095740239U,	// VLD2b16
    4095740224U,	// VLD2b16_UPD
    4095740303U,	// VLD2b32
    4095740288U,	// VLD2b32_UPD
    4095740175U,	// VLD2b8
    4095740160U,	// VLD2b8_UPD
    4095739983U,	// VLD2d16
    0U,	// VLD2d16Pseudo
    0U,	// VLD2d16Pseudo_UPD
    4095739968U,	// VLD2d16_UPD
    4095740047U,	// VLD2d32
    0U,	// VLD2d32Pseudo
    0U,	// VLD2d32Pseudo_UPD
    4095740032U,	// VLD2d32_UPD
    4095739919U,	// VLD2d8
    0U,	// VLD2d8Pseudo
    0U,	// VLD2d8Pseudo_UPD
    4095739904U,	// VLD2d8_UPD
    4095738703U,	// VLD2q16
    0U,	// VLD2q16Pseudo
    0U,	// VLD2q16Pseudo_UPD
    4095738688U,	// VLD2q16_UPD
    4095738767U,	// VLD2q32
    0U,	// VLD2q32Pseudo
    0U,	// VLD2q32Pseudo_UPD
    4095738752U,	// VLD2q32_UPD
    4095738639U,	// VLD2q8
    0U,	// VLD2q8Pseudo
    0U,	// VLD2q8Pseudo_UPD
    4095738624U,	// VLD2q8_UPD
    4104130127U,	// VLD3DUPd16
    0U,	// VLD3DUPd16Pseudo
    0U,	// VLD3DUPd16Pseudo_UPD
    4104130112U,	// VLD3DUPd16_UPD
    4104130159U,	// VLD3DUPd16x2
    4104130144U,	// VLD3DUPd16x2_UPD
    4104130191U,	// VLD3DUPd32
    0U,	// VLD3DUPd32Pseudo
    0U,	// VLD3DUPd32Pseudo_UPD
    4104130176U,	// VLD3DUPd32_UPD
    4104130223U,	// VLD3DUPd32x2
    4104130208U,	// VLD3DUPd32x2_UPD
    4104130063U,	// VLD3DUPd8
    0U,	// VLD3DUPd8Pseudo
    0U,	// VLD3DUPd8Pseudo_UPD
    4104130048U,	// VLD3DUPd8_UPD
    4104130095U,	// VLD3DUPd8x2
    4104130080U,	// VLD3DUPd8x2_UPD
    4104128015U,	// VLD3LNd16
    0U,	// VLD3LNd16Pseudo
    0U,	// VLD3LNd16Pseudo_UPD
    4104128000U,	// VLD3LNd16_UPD
    4104129039U,	// VLD3LNd32
    0U,	// VLD3LNd32Pseudo
    0U,	// VLD3LNd32Pseudo_UPD
    4104129024U,	// VLD3LNd32_UPD
    4104126991U,	// VLD3LNd8
    0U,	// VLD3LNd8Pseudo
    0U,	// VLD3LNd8Pseudo_UPD
    4104126976U,	// VLD3LNd8_UPD
    4104128047U,	// VLD3LNq16
    0U,	// VLD3LNq16Pseudo
    0U,	// VLD3LNq16Pseudo_UPD
    4104128032U,	// VLD3LNq16_UPD
    4104129103U,	// VLD3LNq32
    0U,	// VLD3LNq32Pseudo
    0U,	// VLD3LNq32Pseudo_UPD
    4104129088U,	// VLD3LNq32_UPD
    4095738959U,	// VLD3d16
    0U,	// VLD3d16Pseudo
    0U,	// VLD3d16Pseudo_UPD
    4095738944U,	// VLD3d16_UPD
    4095739023U,	// VLD3d32
    0U,	// VLD3d32Pseudo
    0U,	// VLD3d32Pseudo_UPD
    4095739008U,	// VLD3d32_UPD
    4095738895U,	// VLD3d8
    0U,	// VLD3d8Pseudo
    0U,	// VLD3d8Pseudo_UPD
    4095738880U,	// VLD3d8_UPD
    4095739215U,	// VLD3q16
    0U,	// VLD3q16Pseudo_UPD
    4095739200U,	// VLD3q16_UPD
    0U,	// VLD3q16oddPseudo
    0U,	// VLD3q16oddPseudo_UPD
    4095739279U,	// VLD3q32
    0U,	// VLD3q32Pseudo_UPD
    4095739264U,	// VLD3q32_UPD
    0U,	// VLD3q32oddPseudo
    0U,	// VLD3q32oddPseudo_UPD
    4095739151U,	// VLD3q8
    0U,	// VLD3q8Pseudo_UPD
    4095739136U,	// VLD3q8_UPD
    0U,	// VLD3q8oddPseudo
    0U,	// VLD3q8oddPseudo_UPD
    4104130383U,	// VLD4DUPd16
    0U,	// VLD4DUPd16Pseudo
    0U,	// VLD4DUPd16Pseudo_UPD
    4104130368U,	// VLD4DUPd16_UPD
    4104130415U,	// VLD4DUPd16x2
    4104130400U,	// VLD4DUPd16x2_UPD
    4104130447U,	// VLD4DUPd32
    0U,	// VLD4DUPd32Pseudo
    0U,	// VLD4DUPd32Pseudo_UPD
    4104130432U,	// VLD4DUPd32_UPD
    4104130479U,	// VLD4DUPd32x2
    4104130464U,	// VLD4DUPd32x2_UPD
    4104130319U,	// VLD4DUPd8
    0U,	// VLD4DUPd8Pseudo
    0U,	// VLD4DUPd8Pseudo_UPD
    4104130304U,	// VLD4DUPd8_UPD
    4104130351U,	// VLD4DUPd8x2
    4104130336U,	// VLD4DUPd8x2_UPD
    4104128271U,	// VLD4LNd16
    0U,	// VLD4LNd16Pseudo
    0U,	// VLD4LNd16Pseudo_UPD
    4104128256U,	// VLD4LNd16_UPD
    4104129295U,	// VLD4LNd32
    0U,	// VLD4LNd32Pseudo
    0U,	// VLD4LNd32Pseudo_UPD
    4104129280U,	// VLD4LNd32_UPD
    4104127247U,	// VLD4LNd8
    0U,	// VLD4LNd8Pseudo
    0U,	// VLD4LNd8Pseudo_UPD
    4104127232U,	// VLD4LNd8_UPD
    4104128303U,	// VLD4LNq16
    0U,	// VLD4LNq16Pseudo
    0U,	// VLD4LNq16Pseudo_UPD
    4104128288U,	// VLD4LNq16_UPD
    4104129359U,	// VLD4LNq32
    0U,	// VLD4LNq32Pseudo
    0U,	// VLD4LNq32Pseudo_UPD
    4104129344U,	// VLD4LNq32_UPD
    4095737935U,	// VLD4d16
    0U,	// VLD4d16Pseudo
    0U,	// VLD4d16Pseudo_UPD
    4095737920U,	// VLD4d16_UPD
    4095737999U,	// VLD4d32
    0U,	// VLD4d32Pseudo
    0U,	// VLD4d32Pseudo_UPD
    4095737984U,	// VLD4d32_UPD
    4095737871U,	// VLD4d8
    0U,	// VLD4d8Pseudo
    0U,	// VLD4d8Pseudo_UPD
    4095737856U,	// VLD4d8_UPD
    4095738191U,	// VLD4q16
    0U,	// VLD4q16Pseudo_UPD
    4095738176U,	// VLD4q16_UPD
    0U,	// VLD4q16oddPseudo
    0U,	// VLD4q16oddPseudo_UPD
    4095738255U,	// VLD4q32
    0U,	// VLD4q32Pseudo_UPD
    4095738240U,	// VLD4q32_UPD
    0U,	// VLD4q32oddPseudo
    0U,	// VLD4q32oddPseudo_UPD
    4095738127U,	// VLD4q8
    0U,	// VLD4q8Pseudo_UPD
    4095738112U,	// VLD4q8_UPD
    0U,	// VLD4q8oddPseudo
    0U,	// VLD4q8oddPseudo_UPD
    221252352U,	// VLDMDDB_UPD
    210766592U,	// VLDMDIA
    212863744U,	// VLDMDIA_UPD
    0U,	// VLDMQIA
    221252096U,	// VLDMSDB_UPD
    210766336U,	// VLDMSIA
    212863488U,	// VLDMSIA_UPD
    219155200U,	// VLDRD
    219154944U,	// VLDRS
    4060090112U,	// VMAXfd
    4060090176U,	// VMAXfq
    4060087872U,	// VMAXsv16i8
    4062184960U,	// VMAXsv2i32
    4061136384U,	// VMAXsv4i16
    4062185024U,	// VMAXsv4i32
    4061136448U,	// VMAXsv8i16
    4060087808U,	// VMAXsv8i8
    4076865088U,	// VMAXuv16i8
    4078962176U,	// VMAXuv2i32
    4077913600U,	// VMAXuv4i16
    4078962240U,	// VMAXuv4i32
    4077913664U,	// VMAXuv8i16
    4076865024U,	// VMAXuv8i8
    4062187264U,	// VMINfd
    4062187328U,	// VMINfq
    4060087888U,	// VMINsv16i8
    4062184976U,	// VMINsv2i32
    4061136400U,	// VMINsv4i16
    4062185040U,	// VMINsv4i32
    4061136464U,	// VMINsv8i16
    4060087824U,	// VMINsv8i8
    4076865104U,	// VMINuv16i8
    4078962192U,	// VMINuv2i32
    4077913616U,	// VMINuv4i16
    4078962256U,	// VMINuv4i32
    4077913680U,	// VMINuv8i16
    4076865040U,	// VMINuv8i8
    234883840U,	// VMLAD
    4070572608U,	// VMLALslsv2i32
    4069524032U,	// VMLALslsv4i16
    4087349824U,	// VMLALsluv2i32
    4086301248U,	// VMLALsluv4i16
    4070574080U,	// VMLALsv2i64
    4069525504U,	// VMLALsv4i32
    4068476928U,	// VMLALsv8i16
    4087351296U,	// VMLALuv2i64
    4086302720U,	// VMLALuv4i32
    4085254144U,	// VMLALuv8i16
    234883584U,	// VMLAS
    4060089616U,	// VMLAfd
    4060089680U,	// VMLAfq
    4070572352U,	// VMLAslfd
    4087349568U,	// VMLAslfq
    4070572096U,	// VMLAslv2i32
    4069523520U,	// VMLAslv4i16
    4087349312U,	// VMLAslv4i32
    4086300736U,	// VMLAslv8i16
    4060088640U,	// VMLAv16i8
    4062185728U,	// VMLAv2i32
    4061137152U,	// VMLAv4i16
    4062185792U,	// VMLAv4i32
    4061137216U,	// VMLAv8i16
    4060088576U,	// VMLAv8i8
    234883904U,	// VMLSD
    4070573632U,	// VMLSLslsv2i32
    4069525056U,	// VMLSLslsv4i16
    4087350848U,	// VMLSLsluv2i32
    4086302272U,	// VMLSLsluv4i16
    4070574592U,	// VMLSLsv2i64
    4069526016U,	// VMLSLsv4i32
    4068477440U,	// VMLSLsv8i16
    4087351808U,	// VMLSLuv2i64
    4086303232U,	// VMLSLuv4i32
    4085254656U,	// VMLSLuv8i16
    234883648U,	// VMLSS
    4062186768U,	// VMLSfd
    4062186832U,	// VMLSfq
    4070573376U,	// VMLSslfd
    4087350592U,	// VMLSslfq
    4070573120U,	// VMLSslv2i32
    4069524544U,	// VMLSslv4i16
    4087350336U,	// VMLSslv4i32
    4086301760U,	// VMLSslv8i16
    4076865856U,	// VMLSv16i8
    4078962944U,	// VMLSv2i32
    4077914368U,	// VMLSv4i16
    4078963008U,	// VMLSv4i32
    4077914432U,	// VMLSv8i16
    4076865792U,	// VMLSv8i8
    246418240U,	// VMOVD
    205523728U,	// VMOVDRR
    0U,
    4070574608U,	// VMOVLsv2i64
    4069526032U,	// VMOVLsv4i32
    4069001744U,	// VMOVLsv8i16
    4087351824U,	// VMOVLuv2i64
    4086303248U,	// VMOVLuv4i32
    4085778960U,	// VMOVLuv8i16
    4089053696U,	// VMOVNv2i32
    4088791552U,	// VMOVNv4i16
    4088529408U,	// VMOVNv8i8
    0U,
    0U,
    206572304U,	// VMOVRRD
    206572048U,	// VMOVRRS
    235932176U,	// VMOVRS
    246417984U,	// VMOVS
    234883600U,	// VMOVSR
    205523472U,	// VMOVSRR
    0U,
    4068478544U,	// VMOVv16i8
    4068478512U,	// VMOVv1i64
    4068474896U,	// VMOVv2i32
    4068478576U,	// VMOVv2i64
    4068476944U,	// VMOVv4i16
    4068474960U,	// VMOVv4i32
    4068477008U,	// VMOVv8i16
    4068478480U,	// VMOVv8i8
    250677776U,	// VMRS
    251136528U,	// VMRS_FPEXC
    250612240U,	// VMRS_FPSID
    249629200U,	// VMSR
    250087952U,	// VMSR_FPEXC
    249563664U,	// VMSR_FPSID
    236980992U,	// VMULD
    4068478464U,	// VMULLp
    4070574656U,	// VMULLslsv2i32
    4069526080U,	// VMULLslsv4i16
    4087351872U,	// VMULLsluv2i32
    4086303296U,	// VMULLsluv4i16
    4070575104U,	// VMULLsv2i64
    4069526528U,	// VMULLsv4i32
    4068477952U,	// VMULLsv8i16
    4087352320U,	// VMULLuv2i64
    4086303744U,	// VMULLuv4i32
    4085255168U,	// VMULLuv8i16
    236980736U,	// VMULS
    4076866832U,	// VMULfd
    4076866896U,	// VMULfq
    4076865808U,	// VMULpd
    4076865872U,	// VMULpq
    4070574400U,	// VMULslfd
    4087351616U,	// VMULslfq
    4070574144U,	// VMULslv2i32
    4069525568U,	// VMULslv4i16
    4087351360U,	// VMULslv4i32
    4086302784U,	// VMULslv8i16
    4060088656U,	// VMULv16i8
    4062185744U,	// VMULv2i32
    4061137168U,	// VMULv4i16
    4062185808U,	// VMULv4i32
    4061137232U,	// VMULv8i16
    4060088592U,	// VMULv8i8
    4088399232U,	// VMVNd
    4088399296U,	// VMVNq
    4068474928U,	// VMVNv2i32
    4068476976U,	// VMVNv4i16
    4068474992U,	// VMVNv4i32
    4068477040U,	// VMVNv8i16
    246483776U,	// VNEGD
    246483520U,	// VNEGS
    4088989632U,	// VNEGf32q
    4088989568U,	// VNEGfd
    4088726400U,	// VNEGs16d
    4088726464U,	// VNEGs16q
    4088988544U,	// VNEGs32d
    4088988608U,	// VNEGs32q
    4088464256U,	// VNEGs8d
    4088464320U,	// VNEGs8q
    235932480U,	// VNMLAD
    235932224U,	// VNMLAS
    235932416U,	// VNMLSD
    235932160U,	// VNMLSS
    236981056U,	// VNMULD
    236980800U,	// VNMULS
    4063232272U,	// VORNd
    4063232336U,	// VORNq
    4062183696U,	// VORRd
    4068475152U,	// VORRiv2i32
    4068477200U,	// VORRiv4i16
    4068475216U,	// VORRiv4i32
    4068477264U,	// VORRiv8i16
    4062183760U,	// VORRq
    4088399424U,	// VPADALsv16i8
    4088923648U,	// VPADALsv2i32
    4088661504U,	// VPADALsv4i16
    4088923712U,	// VPADALsv4i32
    4088661568U,	// VPADALsv8i16
    4088399360U,	// VPADALsv8i8
    4088399552U,	// VPADALuv16i8
    4088923776U,	// VPADALuv2i32
    4088661632U,	// VPADALuv4i16
    4088923840U,	// VPADALuv4i32
    4088661696U,	// VPADALuv8i16
    4088399488U,	// VPADALuv8i8
    4088398400U,	// VPADDLsv16i8
    4088922624U,	// VPADDLsv2i32
    4088660480U,	// VPADDLsv4i16
    4088922688U,	// VPADDLsv4i32
    4088660544U,	// VPADDLsv8i16
    4088398336U,	// VPADDLsv8i8
    4088398528U,	// VPADDLuv16i8
    4088922752U,	// VPADDLuv2i32
    4088660608U,	// VPADDLuv4i16
    4088922816U,	// VPADDLuv4i32
    4088660672U,	// VPADDLuv8i16
    4088398464U,	// VPADDLuv8i8
    4076866816U,	// VPADDf
    4061137680U,	// VPADDi16
    4062186256U,	// VPADDi32
    4060089104U,	// VPADDi8
    4076867328U,	// VPMAXf
    4061137408U,	// VPMAXs16
    4062185984U,	// VPMAXs32
    4060088832U,	// VPMAXs8
    4077914624U,	// VPMAXu16
    4078963200U,	// VPMAXu32
    4076866048U,	// VPMAXu8
    4078964480U,	// VPMINf
    4061137424U,	// VPMINs16
    4062186000U,	// VPMINs32
    4060088848U,	// VPMINs8
    4077914640U,	// VPMINu16
    4078963216U,	// VPMINu32
    4076866064U,	// VPMINu8
    4088399680U,	// VQABSv16i8
    4088923904U,	// VQABSv2i32
    4088661760U,	// VQABSv4i16
    4088923968U,	// VQABSv4i32
    4088661824U,	// VQABSv8i16
    4088399616U,	// VQABSv8i8
    4060086352U,	// VQADDsv16i8
    4063232016U,	// VQADDsv1i64
    4062183440U,	// VQADDsv2i32
    4063232080U,	// VQADDsv2i64
    4061134864U,	// VQADDsv4i16
    4062183504U,	// VQADDsv4i32
    4061134928U,	// VQADDsv8i16
    4060086288U,	// VQADDsv8i8
    4076863568U,	// VQADDuv16i8
    4080009232U,	// VQADDuv1i64
    4078960656U,	// VQADDuv2i32
    4080009296U,	// VQADDuv2i64
    4077912080U,	// VQADDuv4i16
    4078960720U,	// VQADDuv4i32
    4077912144U,	// VQADDuv8i16
    4076863504U,	// VQADDuv8i8
    4070572864U,	// VQDMLALslv2i32
    4069524288U,	// VQDMLALslv4i16
    4070574336U,	// VQDMLALv2i64
    4069525760U,	// VQDMLALv4i32
    4070573888U,	// VQDMLSLslv2i32
    4069525312U,	// VQDMLSLslv4i16
    4070574848U,	// VQDMLSLv2i64
    4069526272U,	// VQDMLSLv4i32
    4070575168U,	// VQDMULHslv2i32
    4069526592U,	// VQDMULHslv4i16
    4087352384U,	// VQDMULHslv4i32
    4086303808U,	// VQDMULHslv8i16
    4062186240U,	// VQDMULHv2i32
    4061137664U,	// VQDMULHv4i16
    4062186304U,	// VQDMULHv4i32
    4061137728U,	// VQDMULHv8i16
    4070574912U,	// VQDMULLslv2i32
    4069526336U,	// VQDMULLslv4i16
    4070575360U,	// VQDMULLv2i64
    4069526784U,	// VQDMULLv4i32
    4089053760U,	// VQMOVNsuv2i32
    4088791616U,	// VQMOVNsuv4i16
    4088529472U,	// VQMOVNsuv8i8
    4089053824U,	// VQMOVNsv2i32
    4088791680U,	// VQMOVNsv4i16
    4088529536U,	// VQMOVNsv8i8
    4089053888U,	// VQMOVNuv2i32
    4088791744U,	// VQMOVNuv4i16
    4088529600U,	// VQMOVNuv8i8
    4088399808U,	// VQNEGv16i8
    4088924032U,	// VQNEGv2i32
    4088661888U,	// VQNEGv4i16
    4088924096U,	// VQNEGv4i32
    4088661952U,	// VQNEGv8i16
    4088399744U,	// VQNEGv8i8
    4070575424U,	// VQRDMULHslv2i32
    4069526848U,	// VQRDMULHslv4i16
    4087352640U,	// VQRDMULHslv4i32
    4086304064U,	// VQRDMULHslv8i16
    4078963456U,	// VQRDMULHv2i32
    4077914880U,	// VQRDMULHv4i16
    4078963520U,	// VQRDMULHv4i32
    4077914944U,	// VQRDMULHv8i16
    4060087632U,	// VQRSHLsv16i8
    4063233296U,	// VQRSHLsv1i64
    4062184720U,	// VQRSHLsv2i32
    4063233360U,	// VQRSHLsv2i64
    4061136144U,	// VQRSHLsv4i16
    4062184784U,	// VQRSHLsv4i32
    4061136208U,	// VQRSHLsv8i16
    4060087568U,	// VQRSHLsv8i8
    4076864848U,	// VQRSHLuv16i8
    4080010512U,	// VQRSHLuv1i64
    4078961936U,	// VQRSHLuv2i32
    4080010576U,	// VQRSHLuv2i64
    4077913360U,	// VQRSHLuv4i16
    4078962000U,	// VQRSHLuv4i32
    4077913424U,	// VQRSHLuv8i16
    4076864784U,	// VQRSHLuv8i8
    4070574416U,	// VQRSHRNsv2i32
    4069525840U,	// VQRSHRNsv4i16
    4069001552U,	// VQRSHRNsv8i8
    4087351632U,	// VQRSHRNuv2i32
    4086303056U,	// VQRSHRNuv4i16
    4085778768U,	// VQRSHRNuv8i8
    4087351376U,	// VQRSHRUNv2i32
    4086302800U,	// VQRSHRUNv4i16
    4085778512U,	// VQRSHRUNv8i8
    4069001040U,	// VQSHLsiv16i8
    4068476816U,	// VQSHLsiv1i64
    4070573840U,	// VQSHLsiv2i32
    4068476880U,	// VQSHLsiv2i64
    4069525264U,	// VQSHLsiv4i16
    4070573904U,	// VQSHLsiv4i32
    4069525328U,	// VQSHLsiv8i16
    4069000976U,	// VQSHLsiv8i8
    4085778000U,	// VQSHLsuv16i8
    4085253776U,	// VQSHLsuv1i64
    4087350800U,	// VQSHLsuv2i32
    4085253840U,	// VQSHLsuv2i64
    4086302224U,	// VQSHLsuv4i16
    4087350864U,	// VQSHLsuv4i32
    4086302288U,	// VQSHLsuv8i16
    4085777936U,	// VQSHLsuv8i8
    4060087376U,	// VQSHLsv16i8
    4063233040U,	// VQSHLsv1i64
    4062184464U,	// VQSHLsv2i32
    4063233104U,	// VQSHLsv2i64
    4061135888U,	// VQSHLsv4i16
    4062184528U,	// VQSHLsv4i32
    4061135952U,	// VQSHLsv8i16
    4060087312U,	// VQSHLsv8i8
    4085778256U,	// VQSHLuiv16i8
    4085254032U,	// VQSHLuiv1i64
    4087351056U,	// VQSHLuiv2i32
    4085254096U,	// VQSHLuiv2i64
    4086302480U,	// VQSHLuiv4i16
    4087351120U,	// VQSHLuiv4i32
    4086302544U,	// VQSHLuiv8i16
    4085778192U,	// VQSHLuiv8i8
    4076864592U,	// VQSHLuv16i8
    4080010256U,	// VQSHLuv1i64
    4078961680U,	// VQSHLuv2i32
    4080010320U,	// VQSHLuv2i64
    4077913104U,	// VQSHLuv4i16
    4078961744U,	// VQSHLuv4i32
    4077913168U,	// VQSHLuv8i16
    4076864528U,	// VQSHLuv8i8
    4070574352U,	// VQSHRNsv2i32
    4069525776U,	// VQSHRNsv4i16
    4069001488U,	// VQSHRNsv8i8
    4087351568U,	// VQSHRNuv2i32
    4086302992U,	// VQSHRNuv4i16
    4085778704U,	// VQSHRNuv8i8
    4087351312U,	// VQSHRUNv2i32
    4086302736U,	// VQSHRUNv4i16
    4085778448U,	// VQSHRUNv8i8
    4060086864U,	// VQSUBsv16i8
    4063232528U,	// VQSUBsv1i64
    4062183952U,	// VQSUBsv2i32
    4063232592U,	// VQSUBsv2i64
    4061135376U,	// VQSUBsv4i16
    4062184016U,	// VQSUBsv4i32
    4061135440U,	// VQSUBsv8i16
    4060086800U,	// VQSUBsv8i8
    4076864080U,	// VQSUBuv16i8
    4080009744U,	// VQSUBuv1i64
    4078961168U,	// VQSUBuv2i32
    4080009808U,	// VQSUBuv2i64
    4077912592U,	// VQSUBuv4i16
    4078961232U,	// VQSUBuv4i32
    4077912656U,	// VQSUBuv8i16
    4076864016U,	// VQSUBuv8i8
    4087350272U,	// VRADDHNv2i32
    4086301696U,	// VRADDHNv4i16
    4085253120U,	// VRADDHNv8i8
    4089119744U,	// VRECPEd
    4089120000U,	// VRECPEfd
    4089120064U,	// VRECPEfq
    4089119808U,	// VRECPEq
    4060090128U,	// VRECPSfd
    4060090192U,	// VRECPSfq
    4088398080U,	// VREV16d8
    4088398144U,	// VREV16q8
    4088660096U,	// VREV32d16
    4088397952U,	// VREV32d8
    4088660160U,	// VREV32q16
    4088398016U,	// VREV32q8
    4088659968U,	// VREV64d16
    4088922112U,	// VREV64d32
    4088397824U,	// VREV64d8
    4088660032U,	// VREV64q16
    4088922176U,	// VREV64q32
    4088397888U,	// VREV64q8
    4060086592U,	// VRHADDsv16i8
    4062183680U,	// VRHADDsv2i32
    4061135104U,	// VRHADDsv4i16
    4062183744U,	// VRHADDsv4i32
    4061135168U,	// VRHADDsv8i16
    4060086528U,	// VRHADDsv8i8
    4076863808U,	// VRHADDuv16i8
    4078960896U,	// VRHADDuv2i32
    4077912320U,	// VRHADDuv4i16
    4078960960U,	// VRHADDuv4i32
    4077912384U,	// VRHADDuv8i16
    4076863744U,	// VRHADDuv8i8
    4060087616U,	// VRSHLsv16i8
    4063233280U,	// VRSHLsv1i64
    4062184704U,	// VRSHLsv2i32
    4063233344U,	// VRSHLsv2i64
    4061136128U,	// VRSHLsv4i16
    4062184768U,	// VRSHLsv4i32
    4061136192U,	// VRSHLsv8i16
    4060087552U,	// VRSHLsv8i8
    4076864832U,	// VRSHLuv16i8
    4080010496U,	// VRSHLuv1i64
    4078961920U,	// VRSHLuv2i32
    4080010560U,	// VRSHLuv2i64
    4077913344U,	// VRSHLuv4i16
    4078961984U,	// VRSHLuv4i32
    4077913408U,	// VRSHLuv8i16
    4076864768U,	// VRSHLuv8i8
    4070574160U,	// VRSHRNv2i32
    4069525584U,	// VRSHRNv4i16
    4069001296U,	// VRSHRNv8i8
    4068999760U,	// VRSHRsv16i8
    4068475536U,	// VRSHRsv1i64
    4070572560U,	// VRSHRsv2i32
    4068475600U,	// VRSHRsv2i64
    4069523984U,	// VRSHRsv4i16
    4070572624U,	// VRSHRsv4i32
    4069524048U,	// VRSHRsv8i16
    4068999696U,	// VRSHRsv8i8
    4085776976U,	// VRSHRuv16i8
    4085252752U,	// VRSHRuv1i64
    4087349776U,	// VRSHRuv2i32
    4085252816U,	// VRSHRuv2i64
    4086301200U,	// VRSHRuv4i16
    4087349840U,	// VRSHRuv4i32
    4086301264U,	// VRSHRuv8i16
    4085776912U,	// VRSHRuv8i8
    4089119872U,	// VRSQRTEd
    4089120128U,	// VRSQRTEfd
    4089120192U,	// VRSQRTEfq
    4089119936U,	// VRSQRTEq
    4062187280U,	// VRSQRTSfd
    4062187344U,	// VRSQRTSfq
    4069000016U,	// VRSRAsv16i8
    4068475792U,	// VRSRAsv1i64
    4070572816U,	// VRSRAsv2i32
    4068475856U,	// VRSRAsv2i64
    4069524240U,	// VRSRAsv4i16
    4070572880U,	// VRSRAsv4i32
    4069524304U,	// VRSRAsv8i16
    4068999952U,	// VRSRAsv8i8
    4085777232U,	// VRSRAuv16i8
    4085253008U,	// VRSRAuv1i64
    4087350032U,	// VRSRAuv2i32
    4085253072U,	// VRSRAuv2i64
    4086301456U,	// VRSRAuv4i16
    4087350096U,	// VRSRAuv4i32
    4086301520U,	// VRSRAuv8i16
    4085777168U,	// VRSRAuv8i8
    4087350784U,	// VRSUBHNv2i32
    4086302208U,	// VRSUBHNv4i16
    4085253632U,	// VRSUBHNv8i8
    234883888U,	// VSETLNi16
    234883856U,	// VSETLNi32
    239078160U,	// VSETLNi8
    4088791808U,	// VSHLLi16
    4089053952U,	// VSHLLi32
    4088529664U,	// VSHLLi8
    4070574608U,	// VSHLLsv2i64
    4069526032U,	// VSHLLsv4i32
    4069001744U,	// VSHLLsv8i16
    4087351824U,	// VSHLLuv2i64
    4086303248U,	// VSHLLuv4i32
    4085778960U,	// VSHLLuv8i16
    4069000528U,	// VSHLiv16i8
    4068476304U,	// VSHLiv1i64
    4070573328U,	// VSHLiv2i32
    4068476368U,	// VSHLiv2i64
    4069524752U,	// VSHLiv4i16
    4070573392U,	// VSHLiv4i32
    4069524816U,	// VSHLiv8i16
    4069000464U,	// VSHLiv8i8
    4060087360U,	// VSHLsv16i8
    4063233024U,	// VSHLsv1i64
    4062184448U,	// VSHLsv2i32
    4063233088U,	// VSHLsv2i64
    4061135872U,	// VSHLsv4i16
    4062184512U,	// VSHLsv4i32
    4061135936U,	// VSHLsv8i16
    4060087296U,	// VSHLsv8i8
    4076864576U,	// VSHLuv16i8
    4080010240U,	// VSHLuv1i64
    4078961664U,	// VSHLuv2i32
    4080010304U,	// VSHLuv2i64
    4077913088U,	// VSHLuv4i16
    4078961728U,	// VSHLuv4i32
    4077913152U,	// VSHLuv8i16
    4076864512U,	// VSHLuv8i8
    4070574096U,	// VSHRNv2i32
    4069525520U,	// VSHRNv4i16
    4069001232U,	// VSHRNv8i8
    4068999248U,	// VSHRsv16i8
    4068475024U,	// VSHRsv1i64
    4070572048U,	// VSHRsv2i32
    4068475088U,	// VSHRsv2i64
    4069523472U,	// VSHRsv4i16
    4070572112U,	// VSHRsv4i32
    4069523536U,	// VSHRsv8i16
    4068999184U,	// VSHRsv8i8
    4085776464U,	// VSHRuv16i8
    4085252240U,	// VSHRuv1i64
    4087349264U,	// VSHRuv2i32
    4085252304U,	// VSHRuv2i64
    4086300688U,	// VSHRuv4i16
    4087349328U,	// VSHRuv4i32
    4086300752U,	// VSHRuv8i16
    4085776400U,	// VSHRuv8i8
    247073600U,	// VSHTOD
    247073344U,	// VSHTOS
    246942656U,	// VSITOD
    246942400U,	// VSITOS
    4085777744U,	// VSLIv16i8
    4085253520U,	// VSLIv1i64
    4087350544U,	// VSLIv2i32
    4085253584U,	// VSLIv2i64
    4086301968U,	// VSLIv4i16
    4087350608U,	// VSLIv4i32
    4086302032U,	// VSLIv8i16
    4085777680U,	// VSLIv8i8
    247073728U,	// VSLTOD
    247073472U,	// VSLTOS
    246483904U,	// VSQRTD
    246483648U,	// VSQRTS
    4068999504U,	// VSRAsv16i8
    4068475280U,	// VSRAsv1i64
    4070572304U,	// VSRAsv2i32
    4068475344U,	// VSRAsv2i64
    4069523728U,	// VSRAsv4i16
    4070572368U,	// VSRAsv4i32
    4069523792U,	// VSRAsv8i16
    4068999440U,	// VSRAsv8i8
    4085776720U,	// VSRAuv16i8
    4085252496U,	// VSRAuv1i64
    4087349520U,	// VSRAuv2i32
    4085252560U,	// VSRAuv2i64
    4086300944U,	// VSRAuv4i16
    4087349584U,	// VSRAuv4i32
    4086301008U,	// VSRAuv8i16
    4085776656U,	// VSRAuv8i8
    4085777488U,	// VSRIv16i8
    4085253264U,	// VSRIv1i64
    4087350288U,	// VSRIv2i32
    4085253328U,	// VSRIv2i64
    4086301712U,	// VSRIv4i16
    4087350352U,	// VSRIv4i32
    4086301776U,	// VSRIv8i16
    4085777424U,	// VSRIv8i8
    4102030351U,	// VST1LNd16
    4102030336U,	// VST1LNd16_UPD
    4102031375U,	// VST1LNd32
    4102031360U,	// VST1LNd32_UPD
    4102029327U,	// VST1LNd8
    4102029312U,	// VST1LNd8_UPD
    0U,	// VST1LNq16Pseudo
    0U,	// VST1LNq16Pseudo_UPD
    0U,	// VST1LNq32Pseudo
    0U,	// VST1LNq32Pseudo_UPD
    0U,	// VST1LNq8Pseudo
    0U,	// VST1LNq8Pseudo_UPD
    4093642575U,	// VST1d16
    4093641295U,	// VST1d16Q
    4093641280U,	// VST1d16Q_UPD
    4093642319U,	// VST1d16T
    4093642304U,	// VST1d16T_UPD
    4093642560U,	// VST1d16_UPD
    4093642639U,	// VST1d32
    4093641359U,	// VST1d32Q
    4093641344U,	// VST1d32Q_UPD
    4093642383U,	// VST1d32T
    4093642368U,	// VST1d32T_UPD
    4093642624U,	// VST1d32_UPD
    4093642703U,	// VST1d64
    4093641423U,	// VST1d64Q
    0U,	// VST1d64QPseudo
    0U,	// VST1d64QPseudo_UPD
    4093641408U,	// VST1d64Q_UPD
    4093642447U,	// VST1d64T
    0U,	// VST1d64TPseudo
    0U,	// VST1d64TPseudo_UPD
    4093642432U,	// VST1d64T_UPD
    4093642688U,	// VST1d64_UPD
    4093642511U,	// VST1d8
    4093641231U,	// VST1d8Q
    4093641216U,	// VST1d8Q_UPD
    4093642255U,	// VST1d8T
    4093642240U,	// VST1d8T_UPD
    4093642496U,	// VST1d8_UPD
    4093643343U,	// VST1q16
    0U,	// VST1q16Pseudo
    0U,	// VST1q16Pseudo_UPD
    4093643328U,	// VST1q16_UPD
    4093643407U,	// VST1q32
    0U,	// VST1q32Pseudo
    0U,	// VST1q32Pseudo_UPD
    4093643392U,	// VST1q32_UPD
    4093643471U,	// VST1q64
    0U,	// VST1q64Pseudo
    0U,	// VST1q64Pseudo_UPD
    4093643456U,	// VST1q64_UPD
    4093643279U,	// VST1q8
    0U,	// VST1q8Pseudo
    0U,	// VST1q8Pseudo_UPD
    4093643264U,	// VST1q8_UPD
    4102030607U,	// VST2LNd16
    0U,	// VST2LNd16Pseudo
    0U,	// VST2LNd16Pseudo_UPD
    4102030592U,	// VST2LNd16_UPD
    4102031631U,	// VST2LNd32
    0U,	// VST2LNd32Pseudo
    0U,	// VST2LNd32Pseudo_UPD
    4102031616U,	// VST2LNd32_UPD
    4102029583U,	// VST2LNd8
    0U,	// VST2LNd8Pseudo
    0U,	// VST2LNd8Pseudo_UPD
    4102029568U,	// VST2LNd8_UPD
    4102030639U,	// VST2LNq16
    0U,	// VST2LNq16Pseudo
    0U,	// VST2LNq16Pseudo_UPD
    4102030624U,	// VST2LNq16_UPD
    4102031695U,	// VST2LNq32
    0U,	// VST2LNq32Pseudo
    0U,	// VST2LNq32Pseudo_UPD
    4102031680U,	// VST2LNq32_UPD
    4093643087U,	// VST2b16
    4093643072U,	// VST2b16_UPD
    4093643151U,	// VST2b32
    4093643136U,	// VST2b32_UPD
    4093643023U,	// VST2b8
    4093643008U,	// VST2b8_UPD
    4093642831U,	// VST2d16
    0U,	// VST2d16Pseudo
    0U,	// VST2d16Pseudo_UPD
    4093642816U,	// VST2d16_UPD
    4093642895U,	// VST2d32
    0U,	// VST2d32Pseudo
    0U,	// VST2d32Pseudo_UPD
    4093642880U,	// VST2d32_UPD
    4093642767U,	// VST2d8
    0U,	// VST2d8Pseudo
    0U,	// VST2d8Pseudo_UPD
    4093642752U,	// VST2d8_UPD
    4093641551U,	// VST2q16
    0U,	// VST2q16Pseudo
    0U,	// VST2q16Pseudo_UPD
    4093641536U,	// VST2q16_UPD
    4093641615U,	// VST2q32
    0U,	// VST2q32Pseudo
    0U,	// VST2q32Pseudo_UPD
    4093641600U,	// VST2q32_UPD
    4093641487U,	// VST2q8
    0U,	// VST2q8Pseudo
    0U,	// VST2q8Pseudo_UPD
    4093641472U,	// VST2q8_UPD
    4102030863U,	// VST3LNd16
    0U,	// VST3LNd16Pseudo
    0U,	// VST3LNd16Pseudo_UPD
    4102030848U,	// VST3LNd16_UPD
    4102031887U,	// VST3LNd32
    0U,	// VST3LNd32Pseudo
    0U,	// VST3LNd32Pseudo_UPD
    4102031872U,	// VST3LNd32_UPD
    4102029839U,	// VST3LNd8
    0U,	// VST3LNd8Pseudo
    0U,	// VST3LNd8Pseudo_UPD
    4102029824U,	// VST3LNd8_UPD
    4102030895U,	// VST3LNq16
    0U,	// VST3LNq16Pseudo
    0U,	// VST3LNq16Pseudo_UPD
    4102030880U,	// VST3LNq16_UPD
    4102031951U,	// VST3LNq32
    0U,	// VST3LNq32Pseudo
    0U,	// VST3LNq32Pseudo_UPD
    4102031936U,	// VST3LNq32_UPD
    4093641807U,	// VST3d16
    0U,	// VST3d16Pseudo
    0U,	// VST3d16Pseudo_UPD
    4093641792U,	// VST3d16_UPD
    4093641871U,	// VST3d32
    0U,	// VST3d32Pseudo
    0U,	// VST3d32Pseudo_UPD
    4093641856U,	// VST3d32_UPD
    4093641743U,	// VST3d8
    0U,	// VST3d8Pseudo
    0U,	// VST3d8Pseudo_UPD
    4093641728U,	// VST3d8_UPD
    4093642063U,	// VST3q16
    0U,	// VST3q16Pseudo_UPD
    4093642048U,	// VST3q16_UPD
    0U,	// VST3q16oddPseudo
    0U,	// VST3q16oddPseudo_UPD
    4093642127U,	// VST3q32
    0U,	// VST3q32Pseudo_UPD
    4093642112U,	// VST3q32_UPD
    0U,	// VST3q32oddPseudo
    0U,	// VST3q32oddPseudo_UPD
    4093641999U,	// VST3q8
    0U,	// VST3q8Pseudo_UPD
    4093641984U,	// VST3q8_UPD
    0U,	// VST3q8oddPseudo
    0U,	// VST3q8oddPseudo_UPD
    4102031119U,	// VST4LNd16
    0U,	// VST4LNd16Pseudo
    0U,	// VST4LNd16Pseudo_UPD
    4102031104U,	// VST4LNd16_UPD
    4102032143U,	// VST4LNd32
    0U,	// VST4LNd32Pseudo
    0U,	// VST4LNd32Pseudo_UPD
    4102032128U,	// VST4LNd32_UPD
    4102030095U,	// VST4LNd8
    0U,	// VST4LNd8Pseudo
    0U,	// VST4LNd8Pseudo_UPD
    4102030080U,	// VST4LNd8_UPD
    4102031151U,	// VST4LNq16
    0U,	// VST4LNq16Pseudo
    0U,	// VST4LNq16Pseudo_UPD
    4102031136U,	// VST4LNq16_UPD
    4102032207U,	// VST4LNq32
    0U,	// VST4LNq32Pseudo
    0U,	// VST4LNq32Pseudo_UPD
    4102032192U,	// VST4LNq32_UPD
    4093640783U,	// VST4d16
    0U,	// VST4d16Pseudo
    0U,	// VST4d16Pseudo_UPD
    4093640768U,	// VST4d16_UPD
    4093640847U,	// VST4d32
    0U,	// VST4d32Pseudo
    0U,	// VST4d32Pseudo_UPD
    4093640832U,	// VST4d32_UPD
    4093640719U,	// VST4d8
    0U,	// VST4d8Pseudo
    0U,	// VST4d8Pseudo_UPD
    4093640704U,	// VST4d8_UPD
    4093641039U,	// VST4q16
    0U,	// VST4q16Pseudo_UPD
    4093641024U,	// VST4q16_UPD
    0U,	// VST4q16oddPseudo
    0U,	// VST4q16oddPseudo_UPD
    4093641103U,	// VST4q32
    0U,	// VST4q32Pseudo_UPD
    4093641088U,	// VST4q32_UPD
    0U,	// VST4q32oddPseudo
    0U,	// VST4q32oddPseudo_UPD
    4093640975U,	// VST4q8
    0U,	// VST4q8Pseudo_UPD
    4093640960U,	// VST4q8_UPD
    0U,	// VST4q8oddPseudo
    0U,	// VST4q8oddPseudo_UPD
    220203776U,	// VSTMDDB_UPD
    209718016U,	// VSTMDIA
    211815168U,	// VSTMDIA_UPD
    0U,	// VSTMQIA
    220203520U,	// VSTMSDB_UPD
    209717760U,	// VSTMSIA
    211814912U,	// VSTMSIA_UPD
    218106624U,	// VSTRD
    218106368U,	// VSTRS
    238029632U,	// VSUBD
    4070573568U,	// VSUBHNv2i32
    4069524992U,	// VSUBHNv4i16
    4068476416U,	// VSUBHNv8i8
    4070572544U,	// VSUBLsv2i64
    4069523968U,	// VSUBLsv4i32
    4068475392U,	// VSUBLsv8i16
    4087349760U,	// VSUBLuv2i64
    4086301184U,	// VSUBLuv4i32
    4085252608U,	// VSUBLuv8i16
    238029376U,	// VSUBS
    4070572800U,	// VSUBWsv2i64
    4069524224U,	// VSUBWsv4i32
    4068475648U,	// VSUBWsv8i16
    4087350016U,	// VSUBWuv2i64
    4086301440U,	// VSUBWuv4i32
    4085252864U,	// VSUBWuv8i16
    4062186752U,	// VSUBfd
    4062186816U,	// VSUBfq
    4076865600U,	// VSUBv16i8
    4080011264U,	// VSUBv1i64
    4078962688U,	// VSUBv2i32
    4080011328U,	// VSUBv2i64
    4077914112U,	// VSUBv4i16
    4078962752U,	// VSUBv4i32
    4077914176U,	// VSUBv8i16
    4076865536U,	// VSUBv8i8
    4088528896U,	// VSWPd
    4088528960U,	// VSWPq
    4088399872U,	// VTBL1
    4088400128U,	// VTBL2
    0U,	// VTBL2Pseudo
    4088400384U,	// VTBL3
    0U,	// VTBL3Pseudo
    4088400640U,	// VTBL4
    0U,	// VTBL4Pseudo
    4088399936U,	// VTBX1
    4088400192U,	// VTBX2
    0U,	// VTBX2Pseudo
    4088400448U,	// VTBX3
    0U,	// VTBX3Pseudo
    4088400704U,	// VTBX4
    0U,	// VTBX4Pseudo
    247335744U,	// VTOSHD
    247335488U,	// VTOSHS
    247270208U,	// VTOSIRD
    247269952U,	// VTOSIRS
    247270336U,	// VTOSIZD
    247270080U,	// VTOSIZS
    247335872U,	// VTOSLD
    247335616U,	// VTOSLS
    247401280U,	// VTOUHD
    247401024U,	// VTOUHS
    247204672U,	// VTOUIRD
    247204416U,	// VTOUIRS
    247204800U,	// VTOUIZD
    247204544U,	// VTOUIZS
    247401408U,	// VTOULD
    247401152U,	// VTOULS
    4088791168U,	// VTRNd16
    4089053312U,	// VTRNd32
    4088529024U,	// VTRNd8
    4088791232U,	// VTRNq16
    4089053376U,	// VTRNq32
    4088529088U,	// VTRNq8
    4060088400U,	// VTSTv16i8
    4062185488U,	// VTSTv2i32
    4061136912U,	// VTSTv4i16
    4062185552U,	// VTSTv4i32
    4061136976U,	// VTSTv8i16
    4060088336U,	// VTSTv8i8
    247139136U,	// VUHTOD
    247138880U,	// VUHTOS
    246942528U,	// VUITOD
    246942272U,	// VUITOS
    247139264U,	// VULTOD
    247139008U,	// VULTOS
    4088791296U,	// VUZPd16
    4089053440U,	// VUZPd32
    4088529152U,	// VUZPd8
    4088791360U,	// VUZPq16
    4089053504U,	// VUZPq32
    4088529216U,	// VUZPq8
    4088791424U,	// VZIPd16
    4089053568U,	// VZIPd32
    4088529280U,	// VZIPd8
    4088791488U,	// VZIPq16
    4089053632U,	// VZIPq32
    4088529344U,	// VZIPq8
    52490242U,	// WFE
    52490243U,	// WFI
    52490241U,	// YIELD
    0U,
    0U,
    0U,
    4047503360U,	// t2ADCri
    3946840064U,	// t2ADCrr
    3946840064U,	// t2ADCrs
    4044357632U,	// t2ADDSri
    3943694336U,	// t2ADDSrr
    3943694336U,	// t2ADDSrs
    4043309056U,	// t2ADDri
    4060086272U,	// t2ADDri12
    3942645760U,	// t2ADDrr
    3942645760U,	// t2ADDrs
    4061069312U,	// t2ADR
    4026531840U,	// t2ANDri
    3925868544U,	// t2ANDrr
    3925868544U,	// t2ANDrs
    3931045920U,	// t2ASRri
    4198559744U,	// t2ASRrr
    4026568704U,	// t2B
    4084137984U,	// t2BFC
    4083154944U,	// t2BFI
    4083154944U,	// t2BFI4p
    4028628992U,	// t2BICri
    3927965696U,	// t2BICrr
    3927965696U,	// t2BICrs
    0U,
    4089479168U,	// t2BXJ
    4026564608U,	// t2Bcc
    4261412864U,	// t2CDP2
    4089417519U,	// t2CLREX
    4205899904U,	// t2CLZ
    4044361472U,	// t2CMNzri
    3943698176U,	// t2CMNzrr
    3943698176U,	// t2CMNzrs
    4054847232U,	// t2CMPri
    3954183936U,	// t2CMPrr
    3954183936U,	// t2CMPrs
    4088365312U,	// t2CPS1p
    4088365056U,	// t2CPS2p
    4088365312U,	// t2CPS3p
    4087382256U,	// t2DBG
    4089417552U,	// t2DMB
    4089417536U,	// t2DSB
    4034920448U,	// t2EORri
    3934257152U,	// t2EORrr
    3934257152U,	// t2EORrs
    4089417583U,	// t2ISB
    48896U,	// t2IT
    0U,	// t2Int_eh_sjlj_setjmp
    0U,	// t2Int_eh_sjlj_setjmp_nofp
    3910139904U,	// t2LDMDB
    3912237056U,	// t2LDMDB_UPD
    3901751296U,	// t2LDMIA
    0U,
    3903848448U,	// t2LDMIA_UPD
    4161801728U,	// t2LDRBT
    4161800448U,	// t2LDRB_POST
    4161801472U,	// t2LDRB_PRE
    4170186752U,	// t2LDRBi12
    4161801216U,	// t2LDRBi8
    4162781184U,	// t2LDRBpci
    4161798144U,	// t2LDRBs
    3899654144U,	// t2LDRD_POST
    3916431360U,	// t2LDRD_PRE
    3914334208U,	// t2LDRDi8
    3897560832U,	// t2LDREX
    3905949519U,	// t2LDREXB
    3905945727U,	// t2LDREXD
    3905949535U,	// t2LDREXH
    4163898880U,	// t2LDRHT
    4163897600U,	// t2LDRH_POST
    4163898624U,	// t2LDRH_PRE
    4172283904U,	// t2LDRHi12
    4163898368U,	// t2LDRHi8
    4164878336U,	// t2LDRHpci
    4163895296U,	// t2LDRHs
    4178578944U,	// t2LDRSBT
    4178577664U,	// t2LDRSB_POST
    4178578688U,	// t2LDRSB_PRE
    4186963968U,	// t2LDRSBi12
    4178578432U,	// t2LDRSBi8
    4179558400U,	// t2LDRSBpci
    4178575360U,	// t2LDRSBs
    4180676096U,	// t2LDRSHT
    4180674816U,	// t2LDRSH_POST
    4180675840U,	// t2LDRSH_PRE
    4189061120U,	// t2LDRSHi12
    4180675584U,	// t2LDRSHi8
    4181655552U,	// t2LDRSHpci
    4180672512U,	// t2LDRSHs
    4165996032U,	// t2LDRT
    4165994752U,	// t2LDR_POST
    4165995776U,	// t2LDR_PRE
    4174381056U,	// t2LDRi12
    4165995520U,	// t2LDRi8
    4166975488U,	// t2LDRpci
    0U,
    4165992448U,	// t2LDRs
    0U,
    0U,
    3931045888U,	// t2LSLri
    4194365440U,	// t2LSLrr
    3931045904U,	// t2LSRri
    4196462592U,	// t2LSRrr
    3992977424U,	// t2MCR
    4261412880U,	// t2MCR2
    3963617280U,	// t2MCRR
    4232052736U,	// t2MCRR2
    4211081216U,	// t2MLA
    4211081232U,	// t2MLS
    3931045920U,	// t2MOVCCasr
    0U,
    4064280576U,	// t2MOVCCi16
    0U,
    3931045888U,	// t2MOVCClsl
    3931045904U,	// t2MOVCClsr
    0U,
    3931045936U,	// t2MOVCCror
    4072669184U,	// t2MOVTi16
    0U,
    0U,
    0U,
    4031709184U,	// t2MOVi
    4064280576U,	// t2MOVi16
    0U,
    0U,
    3931045888U,	// t2MOVr
    3932094560U,	// t2MOVsra_flag
    3932094544U,	// t2MOVsrl_flag
    3994026000U,	// t2MRC
    4262461456U,	// t2MRC2
    3964665856U,	// t2MRRC
    4233101312U,	// t2MRRC2
    4092559360U,	// t2MRS
    4093607936U,	// t2MRSsys
    4085284864U,	// t2MSR
    4211142656U,	// t2MUL
    4033806336U,	// t2MVNCCi
    4033806336U,	// t2MVNi
    3933143040U,	// t2MVNr
    3933143040U,	// t2MVNs
    4088365056U,	// t2NOP
    4032823296U,	// t2ORNri
    3932160000U,	// t2ORNrr
    3932160000U,	// t2ORNrs
    4030726144U,	// t2ORRri
    3930062848U,	// t2ORRrr
    3930062848U,	// t2ORRrs
    3938451456U,	// t2PKHBT
    3938451488U,	// t2PKHTB
    4172345344U,	// t2PLDWi12
    4163959808U,	// t2PLDWi8
    4163956736U,	// t2PLDWs
    4170248192U,	// t2PLDi12
    4161862656U,	// t2PLDi8
    4161859584U,	// t2PLDs
    4187025408U,	// t2PLIi12
    4178639872U,	// t2PLIi8
    4178636800U,	// t2PLIs
    4202754176U,	// t2QADD
    4203802640U,	// t2QADD16
    4202754064U,	// t2QADD8
    4204851216U,	// t2QASX
    4202754192U,	// t2QDADD
    4202754224U,	// t2QDSUB
    4209045520U,	// t2QSAX
    4202754208U,	// t2QSUB
    4207996944U,	// t2QSUB16
    4206948368U,	// t2QSUB8
    4203802784U,	// t2RBIT
    4203802752U,	// t2REV
    4203802768U,	// t2REV16
    4203802800U,	// t2REVSH
    3893411840U,	// t2RFEDB
    3895508992U,	// t2RFEDBW
    3918577664U,	// t2RFEIA
    3920674816U,	// t2RFEIAW
    3931045936U,	// t2RORri
    4200656896U,	// t2RORrr
    3931045936U,	// t2RRX
    4056940544U,	// t2RSBSri
    3956277248U,	// t2RSBSrs
    4055891968U,	// t2RSBri
    3955228672U,	// t2RSBrr
    3955228672U,	// t2RSBrs
    4203802624U,	// t2SADD16
    4202754048U,	// t2SADD8
    4204851200U,	// t2SASX
    0U,
    0U,
    0U,
    4049600512U,	// t2SBCri
    3948937216U,	// t2SBCrr
    3948937216U,	// t2SBCrs
    4081057792U,	// t2SBFX
    4220580080U,	// t2SDIV
    4204851328U,	// t2SEL
    4088365060U,	// t2SEV
    4203802656U,	// t2SHADD16
    4202754080U,	// t2SHADD8
    4204851232U,	// t2SHASX
    4209045536U,	// t2SHSAX
    4207996960U,	// t2SHSUB16
    4206948384U,	// t2SHSUB8
    4159733760U,	// t2SMC
    4212129792U,	// t2SMLABB
    4212129808U,	// t2SMLABT
    4213178368U,	// t2SMLAD
    4213178384U,	// t2SMLADX
    4223664128U,	// t2SMLAL
    4223664256U,	// t2SMLALBB
    4223664272U,	// t2SMLALBT
    4223664320U,	// t2SMLALD
    4223664336U,	// t2SMLALDX
    4223664288U,	// t2SMLALTB
    4223664304U,	// t2SMLALTT
    4212129824U,	// t2SMLATB
    4212129840U,	// t2SMLATT
    4214226944U,	// t2SMLAWB
    4214226960U,	// t2SMLAWT
    4215275520U,	// t2SMLSD
    4215275536U,	// t2SMLSDX
    4224712896U,	// t2SMLSLD
    4224712912U,	// t2SMLSLDX
    4216324096U,	// t2SMMLA
    4216324112U,	// t2SMMLAR
    4217372672U,	// t2SMMLS
    4217372688U,	// t2SMMLSR
    4216385536U,	// t2SMMUL
    4216385552U,	// t2SMMULR
    4213239808U,	// t2SMUAD
    4213239824U,	// t2SMUADX
    4212191232U,	// t2SMULBB
    4212191248U,	// t2SMULBT
    4219469824U,	// t2SMULL
    4212191264U,	// t2SMULTB
    4212191280U,	// t2SMULTT
    4214288384U,	// t2SMULWB
    4214288400U,	// t2SMULWT
    4215336960U,	// t2SMUSD
    4215336976U,	// t2SMUSDX
    3892314112U,	// t2SRSDB
    3894411264U,	// t2SRSDBW
    3917479936U,	// t2SRSIA
    3919577088U,	// t2SRSIAW
    4076863488U,	// t2SSAT
    4078960640U,	// t2SSAT16
    4209045504U,	// t2SSAX
    4207996928U,	// t2SSUB16
    4206948352U,	// t2SSUB8
    3909091328U,	// t2STMDB
    3911188480U,	// t2STMDB_UPD
    3900702720U,	// t2STMIA
    3902799872U,	// t2STMIA_UPD
    4160753152U,	// t2STRBT
    4160751872U,	// t2STRB_POST
    4160752896U,	// t2STRB_PRE
    4169138176U,	// t2STRBi12
    4160752640U,	// t2STRBi8
    4160749568U,	// t2STRBs
    3898605568U,	// t2STRD_POST
    3915382784U,	// t2STRD_PRE
    3913285632U,	// t2STRDi8
    3896508416U,	// t2STREX
    3904900928U,	// t2STREXB
    3904897136U,	// t2STREXD
    3904900944U,	// t2STREXH
    4162850304U,	// t2STRHT
    4162849024U,	// t2STRH_POST
    4162850048U,	// t2STRH_PRE
    4171235328U,	// t2STRHi12
    4162849792U,	// t2STRHi8
    4162846720U,	// t2STRHs
    4164947456U,	// t2STRT
    4164946176U,	// t2STR_POST
    4164947200U,	// t2STR_PRE
    4173332480U,	// t2STRi12
    4164946944U,	// t2STRi8
    4164943872U,	// t2STRs
    4054843392U,	// t2SUBSri
    3954180096U,	// t2SUBSrr
    3954180096U,	// t2SUBSrs
    4053794816U,	// t2SUBri
    4070572032U,	// t2SUBri12
    3953131520U,	// t2SUBrr
    3953131520U,	// t2SUBrs
    4198559872U,	// t2SXTAB
    4196462720U,	// t2SXTAB16
    4194365568U,	// t2SXTAH
    4199542912U,	// t2SXTB
    4197445760U,	// t2SXTB16
    4195348608U,	// t2SXTH
    3906007040U,	// t2TBB
    0U,
    3906007056U,	// t2TBH
    0U,
    4035972864U,	// t2TEQri
    3935309568U,	// t2TEQrr
    3935309568U,	// t2TEQrs
    4027584256U,	// t2TSTri
    3926920960U,	// t2TSTrr
    3926920960U,	// t2TSTrs
    4203802688U,	// t2UADD16
    4202754112U,	// t2UADD8
    4204851264U,	// t2UASX
    4089446400U,	// t2UBFX
    4222677232U,	// t2UDIV
    4203802720U,	// t2UHADD16
    4202754144U,	// t2UHADD8
    4204851296U,	// t2UHASX
    4209045600U,	// t2UHSAX
    4207997024U,	// t2UHSUB16
    4206948448U,	// t2UHSUB8
    4225761376U,	// t2UMAAL
    4225761280U,	// t2UMLAL
    4221566976U,	// t2UMULL
    4203802704U,	// t2UQADD16
    4202754128U,	// t2UQADD8
    4204851280U,	// t2UQASX
    4209045584U,	// t2UQSAX
    4207997008U,	// t2UQSUB16
    4206948432U,	// t2UQSUB8
    4218482688U,	// t2USAD8
    4218421248U,	// t2USADA8
    4085252096U,	// t2USAT
    4087349248U,	// t2USAT16
    4209045568U,	// t2USAX
    4207996992U,	// t2USUB16
    4206948416U,	// t2USUB8
    4199608448U,	// t2UXTAB
    4197511296U,	// t2UXTAB16
    4195414144U,	// t2UXTAH
    4200591488U,	// t2UXTB
    4198494336U,	// t2UXTB16
    4196397184U,	// t2UXTH
    4088365058U,	// t2WFE
    4088365059U,	// t2WFI
    4088365057U,	// t2YIELD
    16704U,	// tADC
    17408U,	// tADDhirr
    7168U,	// tADDi3
    12288U,	// tADDi8
    17512U,	// tADDrSP
    43008U,	// tADDrSPi
    6144U,	// tADDrr
    45056U,	// tADDspi
    17541U,	// tADDspr
    0U,
    0U,
    40960U,	// tADR
    16384U,	// tAND
    4096U,	// tASRri
    16640U,	// tASRrr
    57344U,	// tB
    17280U,	// tBIC
    48640U,	// tBKPT
    4026595328U,	// tBL
    4026591232U,	// tBLXi
    0U,
    18304U,	// tBLXr
    0U,
    0U,
    0U,
    0U,
    18176U,	// tBX
    0U,
    0U,
    0U,
    0U,
    53248U,	// tBcc
    0U,
    47360U,	// tCBNZ
    45312U,	// tCBZ
    3992977408U,	// tCDP
    17088U,	// tCMNz
    17664U,	// tCMPhir
    10240U,	// tCMPi8
    17024U,	// tCMPr
    46688U,	// tCPS
    16448U,	// tEOR
    0U,	// tInt_eh_sjlj_longjmp
    0U,	// tInt_eh_sjlj_setjmp
    51200U,	// tLDMIA
    0U,
    30720U,	// tLDRBi
    23552U,	// tLDRBr
    34816U,	// tLDRHi
    23040U,	// tLDRHr
    22016U,	// tLDRSB
    24064U,	// tLDRSH
    26624U,	// tLDRi
    18432U,	// tLDRpci
    18432U,	// tLDRpciDIS
    0U,
    22528U,	// tLDRr
    38912U,	// tLDRspi
    0U,
    0U,
    0U,	// tLSLri
    16512U,	// tLSLrr
    2048U,	// tLSRri
    16576U,	// tLSRrr
    0U,
    0U,	// tMOVSr
    8192U,	// tMOVi8
    17920U,	// tMOVr
    17216U,	// tMUL
    17344U,	// tMVN
    48896U,	// tNOP
    17152U,	// tORR
    17528U,	// tPICADD
    48128U,	// tPOP
    0U,
    46080U,	// tPUSH
    47616U,	// tREV
    47680U,	// tREV16
    47808U,	// tREVSH
    16832U,	// tROR
    16960U,	// tRSB
    16768U,	// tSBC
    46672U,	// tSETEND
    48960U,	// tSEV
    49152U,	// tSTMIA
    0U,
    28672U,	// tSTRBi
    21504U,	// tSTRBr
    32768U,	// tSTRHi
    20992U,	// tSTRHr
    24576U,	// tSTRi
    20480U,	// tSTRr
    36864U,	// tSTRspi
    7680U,	// tSUBi3
    14336U,	// tSUBi8
    6656U,	// tSUBrr
    45184U,	// tSUBspi
    57088U,	// tSVC
    45632U,	// tSXTB
    45568U,	// tSXTH
    0U,
    0U,
    0U,
    0U,
    0U,
    57086U,	// tTRAP
    16896U,	// tTST
    45760U,	// tUXTB
    45696U,	// tUXTH
    48928U,	// tWFE
    48944U,	// tWFI
    48912U,	// tYIELD
    0U
  };
  const unsigned opcode = MI.getOpcode();
  unsigned Value = InstBits[opcode];
  unsigned op = 0;
  (void)op;  // suppress warning
  switch (opcode) {
    case ARM::CLREX:
    case ARM::LDC2L_OFFSET:
    case ARM::LDC2L_OPTION:
    case ARM::LDC2L_POST:
    case ARM::LDC2L_PRE:
    case ARM::LDC2_OFFSET:
    case ARM::LDC2_OPTION:
    case ARM::LDC2_POST:
    case ARM::LDC2_PRE:
    case ARM::LDCL_OFFSET:
    case ARM::LDCL_OPTION:
    case ARM::LDCL_POST:
    case ARM::LDCL_PRE:
    case ARM::LDC_OFFSET:
    case ARM::LDC_OPTION:
    case ARM::LDC_POST:
    case ARM::LDC_PRE:
    case ARM::STC2L_OFFSET:
    case ARM::STC2L_OPTION:
    case ARM::STC2L_POST:
    case ARM::STC2L_PRE:
    case ARM::STC2_OFFSET:
    case ARM::STC2_OPTION:
    case ARM::STC2_POST:
    case ARM::STC2_PRE:
    case ARM::STCL_OFFSET:
    case ARM::STCL_OPTION:
    case ARM::STCL_POST:
    case ARM::STCL_PRE:
    case ARM::STC_OFFSET:
    case ARM::STC_OPTION:
    case ARM::STC_POST:
    case ARM::STC_PRE:
    case ARM::TRAP:
    case ARM::VDUPfdf:
    case ARM::VDUPfqf:
    case ARM::VLD1DUPq16Pseudo:
    case ARM::VLD1DUPq16Pseudo_UPD:
    case ARM::VLD1DUPq32Pseudo:
    case ARM::VLD1DUPq32Pseudo_UPD:
    case ARM::VLD1DUPq8Pseudo:
    case ARM::VLD1DUPq8Pseudo_UPD:
    case ARM::VLD1LNq16Pseudo:
    case ARM::VLD1LNq16Pseudo_UPD:
    case ARM::VLD1LNq32Pseudo:
    case ARM::VLD1LNq32Pseudo_UPD:
    case ARM::VLD1LNq8Pseudo:
    case ARM::VLD1LNq8Pseudo_UPD:
    case ARM::VLD1d64QPseudo:
    case ARM::VLD1d64QPseudo_UPD:
    case ARM::VLD1d64TPseudo:
    case ARM::VLD1d64TPseudo_UPD:
    case ARM::VLD1q16Pseudo:
    case ARM::VLD1q16Pseudo_UPD:
    case ARM::VLD1q32Pseudo:
    case ARM::VLD1q32Pseudo_UPD:
    case ARM::VLD1q64Pseudo:
    case ARM::VLD1q64Pseudo_UPD:
    case ARM::VLD1q8Pseudo:
    case ARM::VLD1q8Pseudo_UPD:
    case ARM::VLD2DUPd16Pseudo:
    case ARM::VLD2DUPd16Pseudo_UPD:
    case ARM::VLD2DUPd32Pseudo:
    case ARM::VLD2DUPd32Pseudo_UPD:
    case ARM::VLD2DUPd8Pseudo:
    case ARM::VLD2DUPd8Pseudo_UPD:
    case ARM::VLD2LNd16Pseudo:
    case ARM::VLD2LNd16Pseudo_UPD:
    case ARM::VLD2LNd32Pseudo:
    case ARM::VLD2LNd32Pseudo_UPD:
    case ARM::VLD2LNd8Pseudo:
    case ARM::VLD2LNd8Pseudo_UPD:
    case ARM::VLD2LNq16Pseudo:
    case ARM::VLD2LNq16Pseudo_UPD:
    case ARM::VLD2LNq32Pseudo:
    case ARM::VLD2LNq32Pseudo_UPD:
    case ARM::VLD2d16Pseudo:
    case ARM::VLD2d16Pseudo_UPD:
    case ARM::VLD2d32Pseudo:
    case ARM::VLD2d32Pseudo_UPD:
    case ARM::VLD2d8Pseudo:
    case ARM::VLD2d8Pseudo_UPD:
    case ARM::VLD2q16Pseudo:
    case ARM::VLD2q16Pseudo_UPD:
    case ARM::VLD2q32Pseudo:
    case ARM::VLD2q32Pseudo_UPD:
    case ARM::VLD2q8Pseudo:
    case ARM::VLD2q8Pseudo_UPD:
    case ARM::VLD3DUPd16Pseudo:
    case ARM::VLD3DUPd16Pseudo_UPD:
    case ARM::VLD3DUPd32Pseudo:
    case ARM::VLD3DUPd32Pseudo_UPD:
    case ARM::VLD3DUPd8Pseudo:
    case ARM::VLD3DUPd8Pseudo_UPD:
    case ARM::VLD3LNd16Pseudo:
    case ARM::VLD3LNd16Pseudo_UPD:
    case ARM::VLD3LNd32Pseudo:
    case ARM::VLD3LNd32Pseudo_UPD:
    case ARM::VLD3LNd8Pseudo:
    case ARM::VLD3LNd8Pseudo_UPD:
    case ARM::VLD3LNq16Pseudo:
    case ARM::VLD3LNq16Pseudo_UPD:
    case ARM::VLD3LNq32Pseudo:
    case ARM::VLD3LNq32Pseudo_UPD:
    case ARM::VLD3d16Pseudo:
    case ARM::VLD3d16Pseudo_UPD:
    case ARM::VLD3d32Pseudo:
    case ARM::VLD3d32Pseudo_UPD:
    case ARM::VLD3d8Pseudo:
    case ARM::VLD3d8Pseudo_UPD:
    case ARM::VLD3q16Pseudo_UPD:
    case ARM::VLD3q16oddPseudo:
    case ARM::VLD3q16oddPseudo_UPD:
    case ARM::VLD3q32Pseudo_UPD:
    case ARM::VLD3q32oddPseudo:
    case ARM::VLD3q32oddPseudo_UPD:
    case ARM::VLD3q8Pseudo_UPD:
    case ARM::VLD3q8oddPseudo:
    case ARM::VLD3q8oddPseudo_UPD:
    case ARM::VLD4DUPd16Pseudo:
    case ARM::VLD4DUPd16Pseudo_UPD:
    case ARM::VLD4DUPd32Pseudo:
    case ARM::VLD4DUPd32Pseudo_UPD:
    case ARM::VLD4DUPd8Pseudo:
    case ARM::VLD4DUPd8Pseudo_UPD:
    case ARM::VLD4LNd16Pseudo:
    case ARM::VLD4LNd16Pseudo_UPD:
    case ARM::VLD4LNd32Pseudo:
    case ARM::VLD4LNd32Pseudo_UPD:
    case ARM::VLD4LNd8Pseudo:
    case ARM::VLD4LNd8Pseudo_UPD:
    case ARM::VLD4LNq16Pseudo:
    case ARM::VLD4LNq16Pseudo_UPD:
    case ARM::VLD4LNq32Pseudo:
    case ARM::VLD4LNq32Pseudo_UPD:
    case ARM::VLD4d16Pseudo:
    case ARM::VLD4d16Pseudo_UPD:
    case ARM::VLD4d32Pseudo:
    case ARM::VLD4d32Pseudo_UPD:
    case ARM::VLD4d8Pseudo:
    case ARM::VLD4d8Pseudo_UPD:
    case ARM::VLD4q16Pseudo_UPD:
    case ARM::VLD4q16oddPseudo:
    case ARM::VLD4q16oddPseudo_UPD:
    case ARM::VLD4q32Pseudo_UPD:
    case ARM::VLD4q32oddPseudo:
    case ARM::VLD4q32oddPseudo_UPD:
    case ARM::VLD4q8Pseudo_UPD:
    case ARM::VLD4q8oddPseudo:
    case ARM::VLD4q8oddPseudo_UPD:
    case ARM::VLDMQIA:
    case ARM::VST1LNq16Pseudo:
    case ARM::VST1LNq16Pseudo_UPD:
    case ARM::VST1LNq32Pseudo:
    case ARM::VST1LNq32Pseudo_UPD:
    case ARM::VST1LNq8Pseudo:
    case ARM::VST1LNq8Pseudo_UPD:
    case ARM::VST1d64QPseudo:
    case ARM::VST1d64QPseudo_UPD:
    case ARM::VST1d64TPseudo:
    case ARM::VST1d64TPseudo_UPD:
    case ARM::VST1q16Pseudo:
    case ARM::VST1q16Pseudo_UPD:
    case ARM::VST1q32Pseudo:
    case ARM::VST1q32Pseudo_UPD:
    case ARM::VST1q64Pseudo:
    case ARM::VST1q64Pseudo_UPD:
    case ARM::VST1q8Pseudo:
    case ARM::VST1q8Pseudo_UPD:
    case ARM::VST2LNd16Pseudo:
    case ARM::VST2LNd16Pseudo_UPD:
    case ARM::VST2LNd32Pseudo:
    case ARM::VST2LNd32Pseudo_UPD:
    case ARM::VST2LNd8Pseudo:
    case ARM::VST2LNd8Pseudo_UPD:
    case ARM::VST2LNq16Pseudo:
    case ARM::VST2LNq16Pseudo_UPD:
    case ARM::VST2LNq32Pseudo:
    case ARM::VST2LNq32Pseudo_UPD:
    case ARM::VST2d16Pseudo:
    case ARM::VST2d16Pseudo_UPD:
    case ARM::VST2d32Pseudo:
    case ARM::VST2d32Pseudo_UPD:
    case ARM::VST2d8Pseudo:
    case ARM::VST2d8Pseudo_UPD:
    case ARM::VST2q16Pseudo:
    case ARM::VST2q16Pseudo_UPD:
    case ARM::VST2q32Pseudo:
    case ARM::VST2q32Pseudo_UPD:
    case ARM::VST2q8Pseudo:
    case ARM::VST2q8Pseudo_UPD:
    case ARM::VST3LNd16Pseudo:
    case ARM::VST3LNd16Pseudo_UPD:
    case ARM::VST3LNd32Pseudo:
    case ARM::VST3LNd32Pseudo_UPD:
    case ARM::VST3LNd8Pseudo:
    case ARM::VST3LNd8Pseudo_UPD:
    case ARM::VST3LNq16Pseudo:
    case ARM::VST3LNq16Pseudo_UPD:
    case ARM::VST3LNq32Pseudo:
    case ARM::VST3LNq32Pseudo_UPD:
    case ARM::VST3d16Pseudo:
    case ARM::VST3d16Pseudo_UPD:
    case ARM::VST3d32Pseudo:
    case ARM::VST3d32Pseudo_UPD:
    case ARM::VST3d8Pseudo:
    case ARM::VST3d8Pseudo_UPD:
    case ARM::VST3q16Pseudo_UPD:
    case ARM::VST3q16oddPseudo:
    case ARM::VST3q16oddPseudo_UPD:
    case ARM::VST3q32Pseudo_UPD:
    case ARM::VST3q32oddPseudo:
    case ARM::VST3q32oddPseudo_UPD:
    case ARM::VST3q8Pseudo_UPD:
    case ARM::VST3q8oddPseudo:
    case ARM::VST3q8oddPseudo_UPD:
    case ARM::VST4LNd16Pseudo:
    case ARM::VST4LNd16Pseudo_UPD:
    case ARM::VST4LNd32Pseudo:
    case ARM::VST4LNd32Pseudo_UPD:
    case ARM::VST4LNd8Pseudo:
    case ARM::VST4LNd8Pseudo_UPD:
    case ARM::VST4LNq16Pseudo:
    case ARM::VST4LNq16Pseudo_UPD:
    case ARM::VST4LNq32Pseudo:
    case ARM::VST4LNq32Pseudo_UPD:
    case ARM::VST4d16Pseudo:
    case ARM::VST4d16Pseudo_UPD:
    case ARM::VST4d32Pseudo:
    case ARM::VST4d32Pseudo_UPD:
    case ARM::VST4d8Pseudo:
    case ARM::VST4d8Pseudo_UPD:
    case ARM::VST4q16Pseudo_UPD:
    case ARM::VST4q16oddPseudo:
    case ARM::VST4q16oddPseudo_UPD:
    case ARM::VST4q32Pseudo_UPD:
    case ARM::VST4q32oddPseudo:
    case ARM::VST4q32oddPseudo_UPD:
    case ARM::VST4q8Pseudo_UPD:
    case ARM::VST4q8oddPseudo:
    case ARM::VST4q8oddPseudo_UPD:
    case ARM::VSTMQIA:
    case ARM::VTBL2Pseudo:
    case ARM::VTBL3Pseudo:
    case ARM::VTBL4Pseudo:
    case ARM::VTBX2Pseudo:
    case ARM::VTBX3Pseudo:
    case ARM::VTBX4Pseudo:
    case ARM::t2CLREX:
    case ARM::t2ISB:
    case ARM::t2Int_eh_sjlj_setjmp:
    case ARM::t2Int_eh_sjlj_setjmp_nofp:
    case ARM::t2NOP:
    case ARM::t2SEV:
    case ARM::t2WFE:
    case ARM::t2WFI:
    case ARM::t2YIELD:
    case ARM::tInt_eh_sjlj_longjmp:
    case ARM::tInt_eh_sjlj_setjmp:
    case ARM::tNOP:
    case ARM::tSEV:
    case ARM::tTRAP:
    case ARM::tWFE:
    case ARM::tWFI:
    case ARM::tYIELD: {
      break;
    }
    case ARM::t2MRS:
    case ARM::t2MRSsys: {
      // op: Rd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 8;
      break;
    }
    case ARM::t2CLZ:
    case ARM::t2RBIT:
    case ARM::t2REV:
    case ARM::t2REV16:
    case ARM::t2REVSH: {
      // op: Rd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 8;
      // op: Rm
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 15U) << 16;
      Value |= op & 15U;
      break;
    }
    case ARM::t2MOVsra_flag:
    case ARM::t2MOVsrl_flag: {
      // op: Rd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 8;
      // op: Rm
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= op & 15U;
      break;
    }
    case ARM::t2SXTB:
    case ARM::t2SXTB16:
    case ARM::t2SXTH:
    case ARM::t2UXTB:
    case ARM::t2UXTB16:
    case ARM::t2UXTH: {
      // op: Rd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 8;
      // op: Rm
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= op & 15U;
      // op: rot
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 3U) << 4;
      break;
    }
    case ARM::t2MOVCCasr:
    case ARM::t2MOVCClsl:
    case ARM::t2MOVCClsr:
    case ARM::t2MOVCCror: {
      // op: Rd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 8;
      // op: Rm
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= op & 15U;
      // op: imm
      op = getMachineOpValue(MI, MI.getOperand(3));
      Value |= (op & 28U) << 10;
      Value |= (op & 3U) << 6;
      break;
    }
    case ARM::t2ADDSrr:
    case ARM::t2MUL:
    case ARM::t2QADD16:
    case ARM::t2QADD8:
    case ARM::t2QASX:
    case ARM::t2QSAX:
    case ARM::t2QSUB16:
    case ARM::t2QSUB8:
    case ARM::t2SADD16:
    case ARM::t2SADD8:
    case ARM::t2SASX:
    case ARM::t2SDIV:
    case ARM::t2SEL:
    case ARM::t2SHADD16:
    case ARM::t2SHADD8:
    case ARM::t2SHASX:
    case ARM::t2SHSAX:
    case ARM::t2SHSUB16:
    case ARM::t2SHSUB8:
    case ARM::t2SMLAD:
    case ARM::t2SMMUL:
    case ARM::t2SMMULR:
    case ARM::t2SMUAD:
    case ARM::t2SMUADX:
    case ARM::t2SMULBB:
    case ARM::t2SMULBT:
    case ARM::t2SMULTB:
    case ARM::t2SMULTT:
    case ARM::t2SMULWB:
    case ARM::t2SMULWT:
    case ARM::t2SMUSD:
    case ARM::t2SMUSDX:
    case ARM::t2SSAX:
    case ARM::t2SSUB16:
    case ARM::t2SSUB8:
    case ARM::t2SUBSrr:
    case ARM::t2UADD16:
    case ARM::t2UADD8:
    case ARM::t2UASX:
    case ARM::t2UDIV:
    case ARM::t2UHADD16:
    case ARM::t2UHADD8:
    case ARM::t2UHASX:
    case ARM::t2UHSAX:
    case ARM::t2UHSUB16:
    case ARM::t2UHSUB8:
    case ARM::t2UQADD16:
    case ARM::t2UQADD8:
    case ARM::t2UQASX:
    case ARM::t2UQSAX:
    case ARM::t2UQSUB16:
    case ARM::t2UQSUB8:
    case ARM::t2USAD8:
    case ARM::t2USAX:
    case ARM::t2USUB16:
    case ARM::t2USUB8: {
      // op: Rd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 8;
      // op: Rn
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 15U) << 16;
      // op: Rm
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= op & 15U;
      break;
    }
    case ARM::t2MLA:
    case ARM::t2MLS:
    case ARM::t2SMLABB:
    case ARM::t2SMLABT:
    case ARM::t2SMLADX:
    case ARM::t2SMLATB:
    case ARM::t2SMLATT:
    case ARM::t2SMLAWB:
    case ARM::t2SMLAWT:
    case ARM::t2SMLSD:
    case ARM::t2SMLSDX:
    case ARM::t2SMMLA:
    case ARM::t2SMMLAR:
    case ARM::t2SMMLS:
    case ARM::t2SMMLSR:
    case ARM::t2USADA8: {
      // op: Rd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 8;
      // op: Rn
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 15U) << 16;
      // op: Rm
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= op & 15U;
      // op: Ra
      op = getMachineOpValue(MI, MI.getOperand(3));
      Value |= (op & 15U) << 12;
      break;
    }
    case ARM::t2SXTAB:
    case ARM::t2SXTAB16:
    case ARM::t2SXTAH:
    case ARM::t2UXTAB:
    case ARM::t2UXTAB16:
    case ARM::t2UXTAH: {
      // op: Rd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 8;
      // op: Rn
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 15U) << 16;
      // op: Rm
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= op & 15U;
      // op: rot
      op = getMachineOpValue(MI, MI.getOperand(3));
      Value |= (op & 3U) << 4;
      break;
    }
    case ARM::t2PKHBT:
    case ARM::t2PKHTB: {
      // op: Rd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 8;
      // op: Rn
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 15U) << 16;
      // op: Rm
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= op & 15U;
      // op: sh
      op = getMachineOpValue(MI, MI.getOperand(3));
      Value |= (op & 28U) << 10;
      Value |= (op & 3U) << 6;
      break;
    }
    case ARM::t2ADDSrs:
    case ARM::t2RSBSrs:
    case ARM::t2SUBSrs: {
      // op: Rd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 8;
      // op: Rn
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 15U) << 16;
      // op: ShiftedRm
      op = getT2SORegOpValue(MI, 2);
      Value |= (op & 3584U) << 3;
      Value |= (op & 480U) >> 1;
      Value |= op & 15U;
      break;
    }
    case ARM::t2ADDri12:
    case ARM::t2SUBri12: {
      // op: Rd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 8;
      // op: Rn
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 15U) << 16;
      // op: imm
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 2048U) << 15;
      Value |= (op & 1792U) << 4;
      Value |= op & 255U;
      break;
    }
    case ARM::t2ADDSri:
    case ARM::t2RSBSri:
    case ARM::t2SUBSri: {
      // op: Rd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 8;
      // op: Rn
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 15U) << 16;
      // op: imm
      op = getT2SOImmOpValue(MI, 2);
      Value |= (op & 2048U) << 15;
      Value |= (op & 1792U) << 4;
      Value |= op & 255U;
      break;
    }
    case ARM::t2QADD:
    case ARM::t2QDADD:
    case ARM::t2QDSUB:
    case ARM::t2QSUB: {
      // op: Rd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 8;
      // op: Rn
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 15U) << 16;
      // op: Rm
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= op & 15U;
      break;
    }
    case ARM::t2BFI: {
      // op: Rd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 8;
      // op: Rn
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 15U) << 16;
      // op: imm
      op = getBitfieldInvertedMaskOpValue(MI, 3);
      Value |= (op & 28U) << 10;
      Value |= (op & 3U) << 6;
      Value |= (op & 992U) >> 5;
      break;
    }
    case ARM::t2BFI4p: {
      // op: Rd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 8;
      // op: Rn
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 15U) << 16;
      // op: lsbit
      op = getMachineOpValue(MI, MI.getOperand(3));
      Value |= (op & 28U) << 10;
      Value |= (op & 3U) << 6;
      // op: width
      op = getMsbOpValue(MI, 4);
      Value |= op & 31U;
      break;
    }
    case ARM::t2SSAT16:
    case ARM::t2USAT16: {
      // op: Rd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 8;
      // op: Rn
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 15U) << 16;
      // op: sat_imm
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= op & 31U;
      break;
    }
    case ARM::t2SSAT:
    case ARM::t2USAT: {
      // op: Rd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 8;
      // op: Rn
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 15U) << 16;
      // op: sat_imm
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= op & 31U;
      // op: sh
      op = getMachineOpValue(MI, MI.getOperand(3));
      Value |= (op & 32U) << 16;
      Value |= (op & 28U) << 10;
      Value |= (op & 3U) << 6;
      break;
    }
    case ARM::t2STREX: {
      // op: Rd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 8;
      // op: addr
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 15U) << 16;
      // op: Rt
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 15U) << 12;
      break;
    }
    case ARM::t2ADR: {
      // op: Rd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 8;
      // op: addr
      op = getT2AdrLabelOpValue(MI, 1);
      Value |= (op & 2048U) << 15;
      Value |= (op & 4096U) << 11;
      Value |= (op & 4096U) << 9;
      Value |= (op & 1792U) << 4;
      Value |= op & 255U;
      break;
    }
    case ARM::t2BFC: {
      // op: Rd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 8;
      // op: imm
      op = getBitfieldInvertedMaskOpValue(MI, 2);
      Value |= (op & 28U) << 10;
      Value |= (op & 3U) << 6;
      Value |= (op & 992U) >> 5;
      break;
    }
    case ARM::t2MOVi16: {
      // op: Rd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 8;
      // op: imm
      op = getHiLo16ImmOpValue(MI, 1);
      Value |= (op & 2048U) << 15;
      Value |= (op & 61440U) << 4;
      Value |= (op & 1792U) << 4;
      Value |= op & 255U;
      break;
    }
    case ARM::t2MOVCCi16:
    case ARM::t2MOVTi16: {
      // op: Rd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 8;
      // op: imm
      op = getHiLo16ImmOpValue(MI, 2);
      Value |= (op & 2048U) << 15;
      Value |= (op & 61440U) << 4;
      Value |= (op & 1792U) << 4;
      Value |= op & 255U;
      break;
    }
    case ARM::t2MVNCCi: {
      // op: Rd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 8;
      // op: imm
      op = getT2SOImmOpValue(MI, 2);
      Value |= (op & 2048U) << 15;
      Value |= (op & 1792U) << 4;
      Value |= op & 255U;
      break;
    }
    case ARM::t2SBFX:
    case ARM::t2UBFX: {
      // op: Rd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 8;
      // op: msb
      op = getMachineOpValue(MI, MI.getOperand(3));
      Value |= op & 31U;
      // op: lsb
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 28U) << 10;
      Value |= (op & 3U) << 6;
      // op: Rn
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 15U) << 16;
      break;
    }
    case ARM::tADR: {
      // op: Rd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 7U) << 8;
      // op: addr
      op = getThumbAdrLabelOpValue(MI, 1);
      Value |= op & 255U;
      break;
    }
    case ARM::tMOVi8: {
      // op: Rd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 7U) << 8;
      // op: imm8
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= op & 255U;
      break;
    }
    case ARM::tMOVr: {
      // op: Rd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 8U) << 4;
      Value |= op & 7U;
      // op: Rm
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 15U) << 3;
      break;
    }
    case ARM::t2STREXB:
    case ARM::t2STREXH: {
      // op: Rd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= op & 15U;
      // op: addr
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 15U) << 16;
      // op: Rt
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 15U) << 12;
      break;
    }
    case ARM::t2STREXD: {
      // op: Rd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= op & 15U;
      // op: addr
      op = getMachineOpValue(MI, MI.getOperand(3));
      Value |= (op & 15U) << 16;
      // op: Rt
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 15U) << 12;
      // op: Rt2
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 15U) << 8;
      break;
    }
    case ARM::tMOVSr: {
      // op: Rd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= op & 7U;
      // op: Rm
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 7U) << 3;
      break;
    }
    case ARM::tADDi3:
    case ARM::tSUBi3: {
      // op: Rd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= op & 7U;
      // op: Rm
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 7U) << 3;
      // op: imm3
      op = getMachineOpValue(MI, MI.getOperand(3));
      Value |= (op & 7U) << 6;
      break;
    }
    case ARM::tLSLri: {
      // op: Rd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= op & 7U;
      // op: Rm
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 7U) << 3;
      // op: imm5
      op = getMachineOpValue(MI, MI.getOperand(3));
      Value |= (op & 31U) << 6;
      break;
    }
    case ARM::tASRri:
    case ARM::tLSRri: {
      // op: Rd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= op & 7U;
      // op: Rm
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 7U) << 3;
      // op: imm5
      op = getThumbSRImmOpValue(MI, 3);
      Value |= (op & 31U) << 6;
      break;
    }
    case ARM::tMVN:
    case ARM::tRSB: {
      // op: Rd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= op & 7U;
      // op: Rn
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 7U) << 3;
      break;
    }
    case ARM::t2SMLALBB:
    case ARM::t2SMLALBT:
    case ARM::t2SMLALTB:
    case ARM::t2SMLALTT: {
      // op: Rd
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 15U) << 8;
      // op: Rn
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 15U) << 16;
      // op: Rm
      op = getMachineOpValue(MI, MI.getOperand(3));
      Value |= op & 15U;
      // op: Ra
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 12;
      break;
    }
    case ARM::t2SMLALD:
    case ARM::t2SMLALDX:
    case ARM::t2SMLSLD:
    case ARM::t2SMLSLDX: {
      // op: Rd
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 15U) << 8;
      // op: Rn
      op = getMachineOpValue(MI, MI.getOperand(3));
      Value |= (op & 15U) << 16;
      // op: Rm
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= op & 15U;
      // op: Ra
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 12;
      break;
    }
    case ARM::t2SMLAL:
    case ARM::t2SMULL:
    case ARM::t2UMAAL:
    case ARM::t2UMLAL:
    case ARM::t2UMULL: {
      // op: RdLo
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 12;
      // op: RdHi
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 15U) << 8;
      // op: Rn
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 15U) << 16;
      // op: Rm
      op = getMachineOpValue(MI, MI.getOperand(3));
      Value |= op & 15U;
      break;
    }
    case ARM::tADDi8:
    case ARM::tSUBi8: {
      // op: Rdn
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 7U) << 8;
      // op: imm8
      op = getMachineOpValue(MI, MI.getOperand(3));
      Value |= op & 255U;
      break;
    }
    case ARM::tADDhirr: {
      // op: Rdn
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 8U) << 4;
      Value |= op & 7U;
      // op: Rm
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 15U) << 3;
      break;
    }
    case ARM::tADC:
    case ARM::tAND:
    case ARM::tASRrr:
    case ARM::tBIC:
    case ARM::tEOR:
    case ARM::tLSLrr:
    case ARM::tLSRrr:
    case ARM::tMUL:
    case ARM::tORR:
    case ARM::tROR:
    case ARM::tSBC: {
      // op: Rdn
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= op & 7U;
      // op: Rm
      op = getMachineOpValue(MI, MI.getOperand(3));
      Value |= (op & 7U) << 3;
      break;
    }
    case ARM::tBX: {
      // op: Rm
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 3;
      break;
    }
    case ARM::tCMPhir: {
      // op: Rm
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 15U) << 3;
      // op: Rn
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 8U) << 4;
      Value |= op & 7U;
      break;
    }
    case ARM::tREV:
    case ARM::tREV16:
    case ARM::tREVSH:
    case ARM::tSXTB:
    case ARM::tSXTH:
    case ARM::tUXTB:
    case ARM::tUXTH: {
      // op: Rm
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 7U) << 3;
      // op: Rd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= op & 7U;
      break;
    }
    case ARM::tCMNz:
    case ARM::tCMPr:
    case ARM::tTST: {
      // op: Rm
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 7U) << 3;
      // op: Rn
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= op & 7U;
      break;
    }
    case ARM::tADDrr:
    case ARM::tSUBrr: {
      // op: Rm
      op = getMachineOpValue(MI, MI.getOperand(3));
      Value |= (op & 7U) << 6;
      // op: Rn
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 7U) << 3;
      // op: Rd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= op & 7U;
      break;
    }
    case ARM::RFEDA:
    case ARM::RFEDA_UPD:
    case ARM::RFEDB:
    case ARM::RFEDB_UPD:
    case ARM::RFEIA:
    case ARM::RFEIA_UPD:
    case ARM::RFEIB:
    case ARM::RFEIB_UPD:
    case ARM::t2RFEDB:
    case ARM::t2RFEDBW:
    case ARM::t2RFEIA:
    case ARM::t2RFEIAW: {
      // op: Rn
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 16;
      break;
    }
    case ARM::t2CMNzrr:
    case ARM::t2CMPrr:
    case ARM::t2TBB:
    case ARM::t2TBH:
    case ARM::t2TEQrr:
    case ARM::t2TSTrr: {
      // op: Rn
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 16;
      // op: Rm
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= op & 15U;
      break;
    }
    case ARM::t2CMNzrs:
    case ARM::t2CMPrs:
    case ARM::t2TEQrs:
    case ARM::t2TSTrs: {
      // op: Rn
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 16;
      // op: ShiftedRm
      op = getT2SORegOpValue(MI, 1);
      Value |= (op & 3584U) << 3;
      Value |= (op & 480U) >> 1;
      Value |= op & 15U;
      break;
    }
    case ARM::t2CMNzri:
    case ARM::t2CMPri:
    case ARM::t2TEQri:
    case ARM::t2TSTri: {
      // op: Rn
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 16;
      // op: imm
      op = getT2SOImmOpValue(MI, 1);
      Value |= (op & 2048U) << 15;
      Value |= (op & 1792U) << 4;
      Value |= op & 255U;
      break;
    }
    case ARM::t2LDMDB:
    case ARM::t2LDMIA:
    case ARM::t2STMDB:
    case ARM::t2STMIA: {
      // op: Rn
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 16;
      // op: regs
      op = getRegisterListOpValue(MI, 3);
      Value |= op & 65535U;
      break;
    }
    case ARM::tCMPi8: {
      // op: Rn
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 7U) << 8;
      // op: imm8
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= op & 255U;
      break;
    }
    case ARM::tLDMIA:
    case ARM::tSTMIA: {
      // op: Rn
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 7U) << 8;
      // op: regs
      op = getRegisterListOpValue(MI, 3);
      Value |= op & 255U;
      break;
    }
    case ARM::t2LDMDB_UPD:
    case ARM::t2LDMIA_UPD:
    case ARM::t2STMDB_UPD:
    case ARM::t2STMIA_UPD: {
      // op: Rn
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 15U) << 16;
      // op: regs
      op = getRegisterListOpValue(MI, 4);
      Value |= op & 65535U;
      break;
    }
    case ARM::t2LDRDi8:
    case ARM::t2STRDi8: {
      // op: Rt
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 12;
      // op: Rt2
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 15U) << 8;
      // op: addr
      op = getT2AddrModeImm8s4OpValue(MI, 2);
      Value |= (op & 256U) << 15;
      Value |= (op & 7680U) << 7;
      Value |= op & 255U;
      break;
    }
    case ARM::t2LDRD_POST:
    case ARM::t2LDRD_PRE: {
      // op: Rt
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 12;
      // op: Rt2
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 15U) << 8;
      // op: base
      op = getMachineOpValue(MI, MI.getOperand(3));
      Value |= (op & 15U) << 16;
      // op: imm
      op = getMachineOpValue(MI, MI.getOperand(4));
      Value |= (op & 256U) << 15;
      Value |= op & 255U;
      break;
    }
    case ARM::t2LDRBi12:
    case ARM::t2LDRHi12:
    case ARM::t2LDRSBi12:
    case ARM::t2LDRSHi12:
    case ARM::t2LDRi12:
    case ARM::t2STRBi12:
    case ARM::t2STRHi12:
    case ARM::t2STRi12: {
      // op: Rt
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 12;
      // op: addr
      op = getAddrModeImm12OpValue(MI, 1);
      Value |= (op & 122880U) << 3;
      Value |= op & 4095U;
      break;
    }
    case ARM::t2LDRBpci:
    case ARM::t2LDRHpci:
    case ARM::t2LDRSBpci:
    case ARM::t2LDRSHpci:
    case ARM::t2LDRpci: {
      // op: Rt
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 12;
      // op: addr
      op = getAddrModeImm12OpValue(MI, 1);
      Value |= op & 4095U;
      break;
    }
    case ARM::t2LDREX: {
      // op: Rt
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 12;
      // op: addr
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 15U) << 16;
      break;
    }
    case ARM::t2LDRBi8:
    case ARM::t2LDRHi8:
    case ARM::t2LDRSBi8:
    case ARM::t2LDRSHi8:
    case ARM::t2LDRi8:
    case ARM::t2STRBi8:
    case ARM::t2STRHi8:
    case ARM::t2STRi8: {
      // op: Rt
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 12;
      // op: addr
      op = getT2AddrModeImm8OpValue(MI, 1);
      Value |= (op & 7680U) << 7;
      Value |= (op & 256U) << 1;
      Value |= op & 255U;
      break;
    }
    case ARM::t2LDRBT:
    case ARM::t2LDRHT:
    case ARM::t2LDRSBT:
    case ARM::t2LDRSHT:
    case ARM::t2LDRT:
    case ARM::t2STRBT:
    case ARM::t2STRHT:
    case ARM::t2STRT: {
      // op: Rt
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 12;
      // op: addr
      op = getT2AddrModeImm8OpValue(MI, 1);
      Value |= (op & 7680U) << 7;
      Value |= op & 255U;
      break;
    }
    case ARM::t2LDRBs:
    case ARM::t2LDRHs:
    case ARM::t2LDRSBs:
    case ARM::t2LDRSHs:
    case ARM::t2LDRs:
    case ARM::t2STRBs:
    case ARM::t2STRHs:
    case ARM::t2STRs: {
      // op: Rt
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 12;
      // op: addr
      op = getT2AddrModeSORegOpValue(MI, 1);
      Value |= (op & 960U) << 10;
      Value |= (op & 3U) << 4;
      Value |= (op & 60U) >> 2;
      break;
    }
    case ARM::MRC2:
    case ARM::t2MRC:
    case ARM::t2MRC2: {
      // op: Rt
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 12;
      // op: cop
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 15U) << 8;
      // op: opc1
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 7U) << 21;
      // op: opc2
      op = getMachineOpValue(MI, MI.getOperand(5));
      Value |= (op & 7U) << 5;
      // op: CRm
      op = getMachineOpValue(MI, MI.getOperand(4));
      Value |= op & 15U;
      // op: CRn
      op = getMachineOpValue(MI, MI.getOperand(3));
      Value |= (op & 15U) << 16;
      break;
    }
    case ARM::tLDRpci:
    case ARM::tLDRpciDIS: {
      // op: Rt
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 7U) << 8;
      // op: addr
      op = getAddrModePCOpValue(MI, 1);
      Value |= op & 255U;
      break;
    }
    case ARM::tLDRspi:
    case ARM::tSTRspi: {
      // op: Rt
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 7U) << 8;
      // op: addr
      op = getAddrModeThumbSPOpValue(MI, 1);
      Value |= op & 255U;
      break;
    }
    case ARM::tLDRBi:
    case ARM::tLDRHi:
    case ARM::tLDRi:
    case ARM::tSTRBi:
    case ARM::tSTRHi:
    case ARM::tSTRi: {
      // op: Rt
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= op & 7U;
      // op: addr
      op = getAddrModeISOpValue(MI, 1);
      Value |= (op & 255U) << 3;
      break;
    }
    case ARM::tLDRBr:
    case ARM::tLDRHr:
    case ARM::tLDRSB:
    case ARM::tLDRSH:
    case ARM::tLDRr:
    case ARM::tSTRBr:
    case ARM::tSTRHr:
    case ARM::tSTRr: {
      // op: Rt
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= op & 7U;
      // op: addr
      op = getThumbAddrModeRegRegOpValue(MI, 1);
      Value |= (op & 63U) << 3;
      break;
    }
    case ARM::t2STRD_POST:
    case ARM::t2STRD_PRE: {
      // op: Rt
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 15U) << 12;
      // op: Rt2
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 15U) << 8;
      // op: base
      op = getMachineOpValue(MI, MI.getOperand(3));
      Value |= (op & 15U) << 16;
      // op: imm
      op = getMachineOpValue(MI, MI.getOperand(4));
      Value |= (op & 256U) << 15;
      Value |= op & 255U;
      break;
    }
    case ARM::MCRR2:
    case ARM::MRRC2:
    case ARM::t2MCRR:
    case ARM::t2MCRR2:
    case ARM::t2MRRC:
    case ARM::t2MRRC2: {
      // op: Rt
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 15U) << 12;
      // op: Rt2
      op = getMachineOpValue(MI, MI.getOperand(3));
      Value |= (op & 15U) << 16;
      // op: cop
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 8;
      // op: opc1
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 15U) << 4;
      // op: CRm
      op = getMachineOpValue(MI, MI.getOperand(4));
      Value |= op & 15U;
      break;
    }
    case ARM::MCR2:
    case ARM::t2MCR:
    case ARM::t2MCR2: {
      // op: Rt
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 15U) << 12;
      // op: cop
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 8;
      // op: opc1
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 7U) << 21;
      // op: opc2
      op = getMachineOpValue(MI, MI.getOperand(5));
      Value |= (op & 7U) << 5;
      // op: CRm
      op = getMachineOpValue(MI, MI.getOperand(4));
      Value |= op & 15U;
      // op: CRn
      op = getMachineOpValue(MI, MI.getOperand(3));
      Value |= (op & 15U) << 16;
      break;
    }
    case ARM::VDUP16d:
    case ARM::VDUP16q:
    case ARM::VDUP32d:
    case ARM::VDUP32q:
    case ARM::VDUP8d:
    case ARM::VDUP8q: {
      // op: V
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 16;
      Value |= (op & 16U) << 3;
      // op: R
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 15U) << 12;
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 15U) << 28;
      Value = NEONThumb2DupPostEncoder(MI, Value);
      break;
    }
    case ARM::VSETLNi32: {
      // op: V
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 16;
      Value |= (op & 16U) << 3;
      // op: R
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 15U) << 12;
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(4));
      Value |= (op & 15U) << 28;
      // op: lane
      op = getMachineOpValue(MI, MI.getOperand(3));
      Value |= (op & 1U) << 21;
      Value = NEONThumb2DupPostEncoder(MI, Value);
      break;
    }
    case ARM::VSETLNi16: {
      // op: V
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 16;
      Value |= (op & 16U) << 3;
      // op: R
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 15U) << 12;
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(4));
      Value |= (op & 15U) << 28;
      // op: lane
      op = getMachineOpValue(MI, MI.getOperand(3));
      Value |= (op & 2U) << 20;
      Value |= (op & 1U) << 6;
      Value = NEONThumb2DupPostEncoder(MI, Value);
      break;
    }
    case ARM::VSETLNi8: {
      // op: V
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 16;
      Value |= (op & 16U) << 3;
      // op: R
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 15U) << 12;
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(4));
      Value |= (op & 15U) << 28;
      // op: lane
      op = getMachineOpValue(MI, MI.getOperand(3));
      Value |= (op & 4U) << 19;
      Value |= (op & 3U) << 5;
      Value = NEONThumb2DupPostEncoder(MI, Value);
      break;
    }
    case ARM::VGETLNi32: {
      // op: V
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 15U) << 16;
      Value |= (op & 16U) << 3;
      // op: R
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 12;
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(3));
      Value |= (op & 15U) << 28;
      // op: lane
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 1U) << 21;
      Value = NEONThumb2DupPostEncoder(MI, Value);
      break;
    }
    case ARM::VGETLNs16:
    case ARM::VGETLNu16: {
      // op: V
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 15U) << 16;
      Value |= (op & 16U) << 3;
      // op: R
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 12;
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(3));
      Value |= (op & 15U) << 28;
      // op: lane
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 2U) << 20;
      Value |= (op & 1U) << 6;
      Value = NEONThumb2DupPostEncoder(MI, Value);
      break;
    }
    case ARM::VGETLNs8:
    case ARM::VGETLNu8: {
      // op: V
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 15U) << 16;
      Value |= (op & 16U) << 3;
      // op: R
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 12;
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(3));
      Value |= (op & 15U) << 28;
      // op: lane
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 4U) << 19;
      Value |= (op & 3U) << 5;
      Value = NEONThumb2DupPostEncoder(MI, Value);
      break;
    }
    case ARM::VLD1LNd8: {
      // op: Vd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: Rn
      op = getAddrMode6AddressOpValue(MI, 1);
      Value |= (op & 15U) << 16;
      // op: lane
      op = getMachineOpValue(MI, MI.getOperand(4));
      Value |= (op & 7U) << 5;
      Value = NEONThumb2LoadStorePostEncoder(MI, Value);
      break;
    }
    case ARM::VLD1LNd16: {
      // op: Vd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: Rn
      op = getAddrMode6AddressOpValue(MI, 1);
      Value |= (op & 15U) << 16;
      Value |= op & 16U;
      // op: lane
      op = getMachineOpValue(MI, MI.getOperand(4));
      Value |= (op & 3U) << 6;
      Value = NEONThumb2LoadStorePostEncoder(MI, Value);
      break;
    }
    case ARM::VLD1d16:
    case ARM::VLD1d32:
    case ARM::VLD1d64:
    case ARM::VLD1d8: {
      // op: Vd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: Rn
      op = getAddrMode6AddressOpValue(MI, 1);
      Value |= (op & 15U) << 16;
      Value |= op & 16U;
      Value = NEONThumb2LoadStorePostEncoder(MI, Value);
      break;
    }
    case ARM::VST2LNd32_UPD:
    case ARM::VST2LNq32_UPD: {
      // op: Vd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: Rn
      op = getAddrMode6AddressOpValue(MI, 1);
      Value |= (op & 15U) << 16;
      Value |= op & 16U;
      Value |= op & 15U;
      // op: lane
      op = getMachineOpValue(MI, MI.getOperand(6));
      Value |= (op & 1U) << 7;
      Value = NEONThumb2LoadStorePostEncoder(MI, Value);
      break;
    }
    case ARM::VST2LNd16_UPD:
    case ARM::VST2LNq16_UPD: {
      // op: Vd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: Rn
      op = getAddrMode6AddressOpValue(MI, 1);
      Value |= (op & 15U) << 16;
      Value |= op & 16U;
      Value |= op & 15U;
      // op: lane
      op = getMachineOpValue(MI, MI.getOperand(6));
      Value |= (op & 3U) << 6;
      Value = NEONThumb2LoadStorePostEncoder(MI, Value);
      break;
    }
    case ARM::VST2LNd8_UPD: {
      // op: Vd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: Rn
      op = getAddrMode6AddressOpValue(MI, 1);
      Value |= (op & 15U) << 16;
      Value |= op & 16U;
      Value |= op & 15U;
      // op: lane
      op = getMachineOpValue(MI, MI.getOperand(6));
      Value |= (op & 7U) << 5;
      Value = NEONThumb2LoadStorePostEncoder(MI, Value);
      break;
    }
    case ARM::VLD1LNd8_UPD: {
      // op: Vd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: Rn
      op = getAddrMode6AddressOpValue(MI, 2);
      Value |= (op & 15U) << 16;
      // op: Rm
      op = getAddrMode6OffsetOpValue(MI, 4);
      Value |= op & 15U;
      // op: lane
      op = getMachineOpValue(MI, MI.getOperand(6));
      Value |= (op & 7U) << 5;
      Value = NEONThumb2LoadStorePostEncoder(MI, Value);
      break;
    }
    case ARM::VLD1LNd32_UPD: {
      // op: Vd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: Rn
      op = getAddrMode6AddressOpValue(MI, 2);
      Value |= (op & 15U) << 16;
      Value |= (op & 16U) << 1;
      Value |= op & 16U;
      // op: Rm
      op = getAddrMode6OffsetOpValue(MI, 4);
      Value |= op & 15U;
      // op: lane
      op = getMachineOpValue(MI, MI.getOperand(6));
      Value |= (op & 1U) << 7;
      Value = NEONThumb2LoadStorePostEncoder(MI, Value);
      break;
    }
    case ARM::VLD1LNd16_UPD: {
      // op: Vd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: Rn
      op = getAddrMode6AddressOpValue(MI, 2);
      Value |= (op & 15U) << 16;
      Value |= op & 16U;
      // op: Rm
      op = getAddrMode6OffsetOpValue(MI, 4);
      Value |= op & 15U;
      // op: lane
      op = getMachineOpValue(MI, MI.getOperand(6));
      Value |= (op & 3U) << 6;
      Value = NEONThumb2LoadStorePostEncoder(MI, Value);
      break;
    }
    case ARM::VLD1d16_UPD:
    case ARM::VLD1d32_UPD:
    case ARM::VLD1d64_UPD:
    case ARM::VLD1d8_UPD: {
      // op: Vd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: Rn
      op = getAddrMode6AddressOpValue(MI, 2);
      Value |= (op & 15U) << 16;
      Value |= op & 16U;
      // op: Rm
      op = getAddrMode6OffsetOpValue(MI, 4);
      Value |= op & 15U;
      Value = NEONThumb2LoadStorePostEncoder(MI, Value);
      break;
    }
    case ARM::VLD2LNd32:
    case ARM::VLD2LNq32: {
      // op: Vd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: Rn
      op = getAddrMode6AddressOpValue(MI, 2);
      Value |= (op & 15U) << 16;
      Value |= op & 16U;
      // op: lane
      op = getMachineOpValue(MI, MI.getOperand(6));
      Value |= (op & 1U) << 7;
      Value = NEONThumb2LoadStorePostEncoder(MI, Value);
      break;
    }
    case ARM::VLD2LNd16:
    case ARM::VLD2LNq16: {
      // op: Vd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: Rn
      op = getAddrMode6AddressOpValue(MI, 2);
      Value |= (op & 15U) << 16;
      Value |= op & 16U;
      // op: lane
      op = getMachineOpValue(MI, MI.getOperand(6));
      Value |= (op & 3U) << 6;
      Value = NEONThumb2LoadStorePostEncoder(MI, Value);
      break;
    }
    case ARM::VLD2LNd8: {
      // op: Vd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: Rn
      op = getAddrMode6AddressOpValue(MI, 2);
      Value |= (op & 15U) << 16;
      Value |= op & 16U;
      // op: lane
      op = getMachineOpValue(MI, MI.getOperand(6));
      Value |= (op & 7U) << 5;
      Value = NEONThumb2LoadStorePostEncoder(MI, Value);
      break;
    }
    case ARM::VLD1q16:
    case ARM::VLD1q32:
    case ARM::VLD1q64:
    case ARM::VLD1q8:
    case ARM::VLD2b16:
    case ARM::VLD2b32:
    case ARM::VLD2b8:
    case ARM::VLD2d16:
    case ARM::VLD2d32:
    case ARM::VLD2d8: {
      // op: Vd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: Rn
      op = getAddrMode6AddressOpValue(MI, 2);
      Value |= (op & 15U) << 16;
      Value |= op & 48U;
      Value = NEONThumb2LoadStorePostEncoder(MI, Value);
      break;
    }
    case ARM::VLD3LNd32:
    case ARM::VLD3LNq32: {
      // op: Vd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: Rn
      op = getAddrMode6AddressOpValue(MI, 3);
      Value |= (op & 15U) << 16;
      // op: lane
      op = getMachineOpValue(MI, MI.getOperand(8));
      Value |= (op & 1U) << 7;
      Value = NEONThumb2LoadStorePostEncoder(MI, Value);
      break;
    }
    case ARM::VLD3LNd16:
    case ARM::VLD3LNq16: {
      // op: Vd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: Rn
      op = getAddrMode6AddressOpValue(MI, 3);
      Value |= (op & 15U) << 16;
      // op: lane
      op = getMachineOpValue(MI, MI.getOperand(8));
      Value |= (op & 3U) << 6;
      Value = NEONThumb2LoadStorePostEncoder(MI, Value);
      break;
    }
    case ARM::VLD3LNd8: {
      // op: Vd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: Rn
      op = getAddrMode6AddressOpValue(MI, 3);
      Value |= (op & 15U) << 16;
      // op: lane
      op = getMachineOpValue(MI, MI.getOperand(8));
      Value |= (op & 7U) << 5;
      Value = NEONThumb2LoadStorePostEncoder(MI, Value);
      break;
    }
    case ARM::VLD2LNd32_UPD:
    case ARM::VLD2LNq32_UPD: {
      // op: Vd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: Rn
      op = getAddrMode6AddressOpValue(MI, 3);
      Value |= (op & 15U) << 16;
      Value |= op & 16U;
      // op: Rm
      op = getAddrMode6OffsetOpValue(MI, 5);
      Value |= op & 15U;
      // op: lane
      op = getMachineOpValue(MI, MI.getOperand(8));
      Value |= (op & 1U) << 7;
      Value = NEONThumb2LoadStorePostEncoder(MI, Value);
      break;
    }
    case ARM::VLD2LNd16_UPD:
    case ARM::VLD2LNq16_UPD: {
      // op: Vd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: Rn
      op = getAddrMode6AddressOpValue(MI, 3);
      Value |= (op & 15U) << 16;
      Value |= op & 16U;
      // op: Rm
      op = getAddrMode6OffsetOpValue(MI, 5);
      Value |= op & 15U;
      // op: lane
      op = getMachineOpValue(MI, MI.getOperand(8));
      Value |= (op & 3U) << 6;
      Value = NEONThumb2LoadStorePostEncoder(MI, Value);
      break;
    }
    case ARM::VLD2LNd8_UPD: {
      // op: Vd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: Rn
      op = getAddrMode6AddressOpValue(MI, 3);
      Value |= (op & 15U) << 16;
      Value |= op & 16U;
      // op: Rm
      op = getAddrMode6OffsetOpValue(MI, 5);
      Value |= op & 15U;
      // op: lane
      op = getMachineOpValue(MI, MI.getOperand(8));
      Value |= (op & 7U) << 5;
      Value = NEONThumb2LoadStorePostEncoder(MI, Value);
      break;
    }
    case ARM::VLD1d16T:
    case ARM::VLD1d32T:
    case ARM::VLD1d64T:
    case ARM::VLD1d8T:
    case ARM::VLD3d16:
    case ARM::VLD3d32:
    case ARM::VLD3d8:
    case ARM::VLD3q16:
    case ARM::VLD3q32:
    case ARM::VLD3q8: {
      // op: Vd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: Rn
      op = getAddrMode6AddressOpValue(MI, 3);
      Value |= (op & 15U) << 16;
      Value |= op & 16U;
      Value = NEONThumb2LoadStorePostEncoder(MI, Value);
      break;
    }
    case ARM::VLD1q16_UPD:
    case ARM::VLD1q32_UPD:
    case ARM::VLD1q64_UPD:
    case ARM::VLD1q8_UPD:
    case ARM::VLD2b16_UPD:
    case ARM::VLD2b32_UPD:
    case ARM::VLD2b8_UPD:
    case ARM::VLD2d16_UPD:
    case ARM::VLD2d32_UPD:
    case ARM::VLD2d8_UPD: {
      // op: Vd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: Rn
      op = getAddrMode6AddressOpValue(MI, 3);
      Value |= (op & 15U) << 16;
      Value |= op & 48U;
      // op: Rm
      op = getAddrMode6OffsetOpValue(MI, 5);
      Value |= op & 15U;
      Value = NEONThumb2LoadStorePostEncoder(MI, Value);
      break;
    }
    case ARM::VLD3LNd32_UPD:
    case ARM::VLD3LNq32_UPD: {
      // op: Vd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: Rn
      op = getAddrMode6AddressOpValue(MI, 4);
      Value |= (op & 15U) << 16;
      // op: Rm
      op = getAddrMode6OffsetOpValue(MI, 6);
      Value |= op & 15U;
      // op: lane
      op = getMachineOpValue(MI, MI.getOperand(10));
      Value |= (op & 1U) << 7;
      Value = NEONThumb2LoadStorePostEncoder(MI, Value);
      break;
    }
    case ARM::VLD3LNd16_UPD:
    case ARM::VLD3LNq16_UPD: {
      // op: Vd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: Rn
      op = getAddrMode6AddressOpValue(MI, 4);
      Value |= (op & 15U) << 16;
      // op: Rm
      op = getAddrMode6OffsetOpValue(MI, 6);
      Value |= op & 15U;
      // op: lane
      op = getMachineOpValue(MI, MI.getOperand(10));
      Value |= (op & 3U) << 6;
      Value = NEONThumb2LoadStorePostEncoder(MI, Value);
      break;
    }
    case ARM::VLD3LNd8_UPD: {
      // op: Vd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: Rn
      op = getAddrMode6AddressOpValue(MI, 4);
      Value |= (op & 15U) << 16;
      // op: Rm
      op = getAddrMode6OffsetOpValue(MI, 6);
      Value |= op & 15U;
      // op: lane
      op = getMachineOpValue(MI, MI.getOperand(10));
      Value |= (op & 7U) << 5;
      Value = NEONThumb2LoadStorePostEncoder(MI, Value);
      break;
    }
    case ARM::VLD1d16T_UPD:
    case ARM::VLD1d32T_UPD:
    case ARM::VLD1d64T_UPD:
    case ARM::VLD1d8T_UPD:
    case ARM::VLD3d16_UPD:
    case ARM::VLD3d32_UPD:
    case ARM::VLD3d8_UPD:
    case ARM::VLD3q16_UPD:
    case ARM::VLD3q32_UPD:
    case ARM::VLD3q8_UPD: {
      // op: Vd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: Rn
      op = getAddrMode6AddressOpValue(MI, 4);
      Value |= (op & 15U) << 16;
      Value |= op & 16U;
      // op: Rm
      op = getAddrMode6OffsetOpValue(MI, 6);
      Value |= op & 15U;
      Value = NEONThumb2LoadStorePostEncoder(MI, Value);
      break;
    }
    case ARM::VLD4LNd16:
    case ARM::VLD4LNq16: {
      // op: Vd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: Rn
      op = getAddrMode6AddressOpValue(MI, 4);
      Value |= (op & 15U) << 16;
      Value |= op & 16U;
      // op: lane
      op = getMachineOpValue(MI, MI.getOperand(10));
      Value |= (op & 3U) << 6;
      Value = NEONThumb2LoadStorePostEncoder(MI, Value);
      break;
    }
    case ARM::VLD4LNd8: {
      // op: Vd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: Rn
      op = getAddrMode6AddressOpValue(MI, 4);
      Value |= (op & 15U) << 16;
      Value |= op & 16U;
      // op: lane
      op = getMachineOpValue(MI, MI.getOperand(10));
      Value |= (op & 7U) << 5;
      Value = NEONThumb2LoadStorePostEncoder(MI, Value);
      break;
    }
    case ARM::VLD4LNd32:
    case ARM::VLD4LNq32: {
      // op: Vd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: Rn
      op = getAddrMode6AddressOpValue(MI, 4);
      Value |= (op & 15U) << 16;
      Value |= op & 48U;
      // op: lane
      op = getMachineOpValue(MI, MI.getOperand(10));
      Value |= (op & 1U) << 7;
      Value = NEONThumb2LoadStorePostEncoder(MI, Value);
      break;
    }
    case ARM::VLD1d16Q:
    case ARM::VLD1d32Q:
    case ARM::VLD1d64Q:
    case ARM::VLD1d8Q:
    case ARM::VLD2q16:
    case ARM::VLD2q32:
    case ARM::VLD2q8:
    case ARM::VLD4d16:
    case ARM::VLD4d32:
    case ARM::VLD4d8:
    case ARM::VLD4q16:
    case ARM::VLD4q32:
    case ARM::VLD4q8: {
      // op: Vd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: Rn
      op = getAddrMode6AddressOpValue(MI, 4);
      Value |= (op & 15U) << 16;
      Value |= op & 48U;
      Value = NEONThumb2LoadStorePostEncoder(MI, Value);
      break;
    }
    case ARM::VLD4LNd16_UPD:
    case ARM::VLD4LNq16_UPD: {
      // op: Vd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: Rn
      op = getAddrMode6AddressOpValue(MI, 5);
      Value |= (op & 15U) << 16;
      Value |= op & 16U;
      // op: Rm
      op = getAddrMode6OffsetOpValue(MI, 7);
      Value |= op & 15U;
      // op: lane
      op = getMachineOpValue(MI, MI.getOperand(12));
      Value |= (op & 3U) << 6;
      Value = NEONThumb2LoadStorePostEncoder(MI, Value);
      break;
    }
    case ARM::VLD4LNd8_UPD: {
      // op: Vd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: Rn
      op = getAddrMode6AddressOpValue(MI, 5);
      Value |= (op & 15U) << 16;
      Value |= op & 16U;
      // op: Rm
      op = getAddrMode6OffsetOpValue(MI, 7);
      Value |= op & 15U;
      // op: lane
      op = getMachineOpValue(MI, MI.getOperand(12));
      Value |= (op & 7U) << 5;
      Value = NEONThumb2LoadStorePostEncoder(MI, Value);
      break;
    }
    case ARM::VLD4LNd32_UPD:
    case ARM::VLD4LNq32_UPD: {
      // op: Vd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: Rn
      op = getAddrMode6AddressOpValue(MI, 5);
      Value |= (op & 15U) << 16;
      Value |= op & 48U;
      // op: Rm
      op = getAddrMode6OffsetOpValue(MI, 7);
      Value |= op & 15U;
      // op: lane
      op = getMachineOpValue(MI, MI.getOperand(12));
      Value |= (op & 1U) << 7;
      Value = NEONThumb2LoadStorePostEncoder(MI, Value);
      break;
    }
    case ARM::VLD1d16Q_UPD:
    case ARM::VLD1d32Q_UPD:
    case ARM::VLD1d64Q_UPD:
    case ARM::VLD1d8Q_UPD:
    case ARM::VLD2q16_UPD:
    case ARM::VLD2q32_UPD:
    case ARM::VLD2q8_UPD:
    case ARM::VLD4d16_UPD:
    case ARM::VLD4d32_UPD:
    case ARM::VLD4d8_UPD:
    case ARM::VLD4q16_UPD:
    case ARM::VLD4q32_UPD:
    case ARM::VLD4q8_UPD: {
      // op: Vd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: Rn
      op = getAddrMode6AddressOpValue(MI, 5);
      Value |= (op & 15U) << 16;
      Value |= op & 48U;
      // op: Rm
      op = getAddrMode6OffsetOpValue(MI, 7);
      Value |= op & 15U;
      Value = NEONThumb2LoadStorePostEncoder(MI, Value);
      break;
    }
    case ARM::VLD1DUPd16:
    case ARM::VLD1DUPd32:
    case ARM::VLD1DUPd8: {
      // op: Vd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: Rn
      op = getAddrMode6DupAddressOpValue(MI, 1);
      Value |= (op & 15U) << 16;
      Value |= op & 16U;
      Value = NEONThumb2LoadStorePostEncoder(MI, Value);
      break;
    }
    case ARM::VLD1DUPd16_UPD:
    case ARM::VLD1DUPd32_UPD:
    case ARM::VLD1DUPd8_UPD: {
      // op: Vd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: Rn
      op = getAddrMode6DupAddressOpValue(MI, 2);
      Value |= (op & 15U) << 16;
      Value |= op & 16U;
      // op: Rm
      op = getAddrMode6OffsetOpValue(MI, 4);
      Value |= op & 15U;
      Value = NEONThumb2LoadStorePostEncoder(MI, Value);
      break;
    }
    case ARM::VLD1DUPq16:
    case ARM::VLD1DUPq32:
    case ARM::VLD1DUPq8:
    case ARM::VLD2DUPd16:
    case ARM::VLD2DUPd16x2:
    case ARM::VLD2DUPd32:
    case ARM::VLD2DUPd32x2:
    case ARM::VLD2DUPd8:
    case ARM::VLD2DUPd8x2: {
      // op: Vd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: Rn
      op = getAddrMode6DupAddressOpValue(MI, 2);
      Value |= (op & 15U) << 16;
      Value |= op & 16U;
      Value = NEONThumb2LoadStorePostEncoder(MI, Value);
      break;
    }
    case ARM::VLD1DUPq16_UPD:
    case ARM::VLD1DUPq32_UPD:
    case ARM::VLD1DUPq8_UPD:
    case ARM::VLD2DUPd16_UPD:
    case ARM::VLD2DUPd16x2_UPD:
    case ARM::VLD2DUPd32_UPD:
    case ARM::VLD2DUPd32x2_UPD:
    case ARM::VLD2DUPd8_UPD:
    case ARM::VLD2DUPd8x2_UPD: {
      // op: Vd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: Rn
      op = getAddrMode6DupAddressOpValue(MI, 3);
      Value |= (op & 15U) << 16;
      Value |= op & 16U;
      // op: Rm
      op = getAddrMode6OffsetOpValue(MI, 5);
      Value |= op & 15U;
      Value = NEONThumb2LoadStorePostEncoder(MI, Value);
      break;
    }
    case ARM::VLD3DUPd16:
    case ARM::VLD3DUPd16x2:
    case ARM::VLD3DUPd32:
    case ARM::VLD3DUPd32x2:
    case ARM::VLD3DUPd8:
    case ARM::VLD3DUPd8x2: {
      // op: Vd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: Rn
      op = getAddrMode6DupAddressOpValue(MI, 3);
      Value |= (op & 15U) << 16;
      Value |= op & 16U;
      Value = NEONThumb2LoadStorePostEncoder(MI, Value);
      break;
    }
    case ARM::VLD4DUPd32:
    case ARM::VLD4DUPd32x2: {
      // op: Vd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: Rn
      op = getAddrMode6DupAddressOpValue(MI, 4);
      Value |= (op & 15U) << 16;
      Value |= (op & 32U) << 1;
      Value |= op & 16U;
      Value = NEONThumb2LoadStorePostEncoder(MI, Value);
      break;
    }
    case ARM::VLD3DUPd16_UPD:
    case ARM::VLD3DUPd16x2_UPD:
    case ARM::VLD3DUPd32_UPD:
    case ARM::VLD3DUPd32x2_UPD:
    case ARM::VLD3DUPd8_UPD:
    case ARM::VLD3DUPd8x2_UPD: {
      // op: Vd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: Rn
      op = getAddrMode6DupAddressOpValue(MI, 4);
      Value |= (op & 15U) << 16;
      Value |= op & 16U;
      // op: Rm
      op = getAddrMode6OffsetOpValue(MI, 6);
      Value |= op & 15U;
      Value = NEONThumb2LoadStorePostEncoder(MI, Value);
      break;
    }
    case ARM::VLD4DUPd16:
    case ARM::VLD4DUPd16x2:
    case ARM::VLD4DUPd8:
    case ARM::VLD4DUPd8x2: {
      // op: Vd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: Rn
      op = getAddrMode6DupAddressOpValue(MI, 4);
      Value |= (op & 15U) << 16;
      Value |= op & 16U;
      Value = NEONThumb2LoadStorePostEncoder(MI, Value);
      break;
    }
    case ARM::VLD4DUPd32_UPD:
    case ARM::VLD4DUPd32x2_UPD: {
      // op: Vd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: Rn
      op = getAddrMode6DupAddressOpValue(MI, 5);
      Value |= (op & 15U) << 16;
      Value |= (op & 32U) << 1;
      Value |= op & 16U;
      // op: Rm
      op = getAddrMode6OffsetOpValue(MI, 7);
      Value |= op & 15U;
      Value = NEONThumb2LoadStorePostEncoder(MI, Value);
      break;
    }
    case ARM::VLD4DUPd16_UPD:
    case ARM::VLD4DUPd16x2_UPD:
    case ARM::VLD4DUPd8_UPD:
    case ARM::VLD4DUPd8x2_UPD: {
      // op: Vd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: Rn
      op = getAddrMode6DupAddressOpValue(MI, 5);
      Value |= (op & 15U) << 16;
      Value |= op & 16U;
      // op: Rm
      op = getAddrMode6OffsetOpValue(MI, 7);
      Value |= op & 15U;
      Value = NEONThumb2LoadStorePostEncoder(MI, Value);
      break;
    }
    case ARM::VLD1LNd32: {
      // op: Vd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: Rn
      op = getAddrMode6OneLane32AddressOpValue(MI, 1);
      Value |= (op & 15U) << 16;
      Value |= (op & 16U) << 1;
      Value |= op & 16U;
      // op: lane
      op = getMachineOpValue(MI, MI.getOperand(4));
      Value |= (op & 1U) << 7;
      Value = NEONThumb2LoadStorePostEncoder(MI, Value);
      break;
    }
    case ARM::VBICiv2i32:
    case ARM::VBICiv4i32:
    case ARM::VORRiv2i32:
    case ARM::VORRiv4i32: {
      // op: Vd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: SIMM
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 128U) << 17;
      Value |= (op & 112U) << 12;
      Value |= op & 1536U;
      Value |= op & 15U;
      Value = NEONThumb2DataIPostEncoder(MI, Value);
      break;
    }
    case ARM::VMOVv16i8:
    case ARM::VMOVv1i64:
    case ARM::VMOVv2i64:
    case ARM::VMOVv8i8: {
      // op: Vd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: SIMM
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 128U) << 17;
      Value |= (op & 112U) << 12;
      Value |= op & 15U;
      Value = NEONThumb2DataIPostEncoder(MI, Value);
      break;
    }
    case ARM::VMOVv2i32:
    case ARM::VMOVv4i32:
    case ARM::VMVNv2i32:
    case ARM::VMVNv4i32: {
      // op: Vd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: SIMM
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 128U) << 17;
      Value |= (op & 112U) << 12;
      Value |= op & 3840U;
      Value |= op & 15U;
      Value = NEONThumb2DataIPostEncoder(MI, Value);
      break;
    }
    case ARM::VBICiv4i16:
    case ARM::VBICiv8i16:
    case ARM::VMOVv4i16:
    case ARM::VMOVv8i16:
    case ARM::VMVNv4i16:
    case ARM::VMVNv8i16:
    case ARM::VORRiv4i16:
    case ARM::VORRiv8i16: {
      // op: Vd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: SIMM
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 128U) << 17;
      Value |= (op & 112U) << 12;
      Value |= op & 512U;
      Value |= op & 15U;
      Value = NEONThumb2DataIPostEncoder(MI, Value);
      break;
    }
    case ARM::VQSHLsiv4i16:
    case ARM::VQSHLsiv8i16:
    case ARM::VQSHLsuv4i16:
    case ARM::VQSHLsuv8i16:
    case ARM::VQSHLuiv4i16:
    case ARM::VQSHLuiv8i16:
    case ARM::VSHLLsv4i32:
    case ARM::VSHLLuv4i32:
    case ARM::VSHLiv4i16:
    case ARM::VSHLiv8i16: {
      // op: Vd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: Vm
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 16U) << 1;
      Value |= op & 15U;
      // op: SIMM
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 15U) << 16;
      Value = NEONThumb2DataIPostEncoder(MI, Value);
      break;
    }
    case ARM::VQSHLsiv2i32:
    case ARM::VQSHLsiv4i32:
    case ARM::VQSHLsuv2i32:
    case ARM::VQSHLsuv4i32:
    case ARM::VQSHLuiv2i32:
    case ARM::VQSHLuiv4i32:
    case ARM::VSHLLsv2i64:
    case ARM::VSHLLuv2i64:
    case ARM::VSHLiv2i32:
    case ARM::VSHLiv4i32: {
      // op: Vd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: Vm
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 16U) << 1;
      Value |= op & 15U;
      // op: SIMM
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 31U) << 16;
      Value = NEONThumb2DataIPostEncoder(MI, Value);
      break;
    }
    case ARM::VQSHLsiv1i64:
    case ARM::VQSHLsiv2i64:
    case ARM::VQSHLsuv1i64:
    case ARM::VQSHLsuv2i64:
    case ARM::VQSHLuiv1i64:
    case ARM::VQSHLuiv2i64:
    case ARM::VSHLiv1i64:
    case ARM::VSHLiv2i64: {
      // op: Vd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: Vm
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 16U) << 1;
      Value |= op & 15U;
      // op: SIMM
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 63U) << 16;
      Value = NEONThumb2DataIPostEncoder(MI, Value);
      break;
    }
    case ARM::VQSHLsiv16i8:
    case ARM::VQSHLsiv8i8:
    case ARM::VQSHLsuv16i8:
    case ARM::VQSHLsuv8i8:
    case ARM::VQSHLuiv16i8:
    case ARM::VQSHLuiv8i8:
    case ARM::VSHLLsv8i16:
    case ARM::VSHLLuv8i16:
    case ARM::VSHLiv16i8:
    case ARM::VSHLiv8i8: {
      // op: Vd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: Vm
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 16U) << 1;
      Value |= op & 15U;
      // op: SIMM
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 7U) << 16;
      Value = NEONThumb2DataIPostEncoder(MI, Value);
      break;
    }
    case ARM::VCVTf2xsd:
    case ARM::VCVTf2xsq:
    case ARM::VCVTf2xud:
    case ARM::VCVTf2xuq:
    case ARM::VCVTxs2fd:
    case ARM::VCVTxs2fq:
    case ARM::VCVTxu2fd:
    case ARM::VCVTxu2fq: {
      // op: Vd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: Vm
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 16U) << 1;
      Value |= op & 15U;
      // op: SIMM
      op = getNEONVcvtImm32OpValue(MI, 2);
      Value |= (op & 63U) << 16;
      Value = NEONThumb2DataIPostEncoder(MI, Value);
      break;
    }
    case ARM::VQRSHRNsv4i16:
    case ARM::VQRSHRNuv4i16:
    case ARM::VQRSHRUNv4i16:
    case ARM::VQSHRNsv4i16:
    case ARM::VQSHRNuv4i16:
    case ARM::VQSHRUNv4i16:
    case ARM::VRSHRNv4i16:
    case ARM::VRSHRsv4i16:
    case ARM::VRSHRsv8i16:
    case ARM::VRSHRuv4i16:
    case ARM::VRSHRuv8i16:
    case ARM::VSHRNv4i16:
    case ARM::VSHRsv4i16:
    case ARM::VSHRsv8i16:
    case ARM::VSHRuv4i16:
    case ARM::VSHRuv8i16: {
      // op: Vd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: Vm
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 16U) << 1;
      Value |= op & 15U;
      // op: SIMM
      op = getShiftRight16Imm(MI, 2);
      Value |= (op & 15U) << 16;
      Value = NEONThumb2DataIPostEncoder(MI, Value);
      break;
    }
    case ARM::VQRSHRNsv2i32:
    case ARM::VQRSHRNuv2i32:
    case ARM::VQRSHRUNv2i32:
    case ARM::VQSHRNsv2i32:
    case ARM::VQSHRNuv2i32:
    case ARM::VQSHRUNv2i32:
    case ARM::VRSHRNv2i32:
    case ARM::VRSHRsv2i32:
    case ARM::VRSHRsv4i32:
    case ARM::VRSHRuv2i32:
    case ARM::VRSHRuv4i32:
    case ARM::VSHRNv2i32:
    case ARM::VSHRsv2i32:
    case ARM::VSHRsv4i32:
    case ARM::VSHRuv2i32:
    case ARM::VSHRuv4i32: {
      // op: Vd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: Vm
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 16U) << 1;
      Value |= op & 15U;
      // op: SIMM
      op = getShiftRight32Imm(MI, 2);
      Value |= (op & 31U) << 16;
      Value = NEONThumb2DataIPostEncoder(MI, Value);
      break;
    }
    case ARM::VRSHRsv1i64:
    case ARM::VRSHRsv2i64:
    case ARM::VRSHRuv1i64:
    case ARM::VRSHRuv2i64:
    case ARM::VSHRsv1i64:
    case ARM::VSHRsv2i64:
    case ARM::VSHRuv1i64:
    case ARM::VSHRuv2i64: {
      // op: Vd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: Vm
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 16U) << 1;
      Value |= op & 15U;
      // op: SIMM
      op = getShiftRight64Imm(MI, 2);
      Value |= (op & 63U) << 16;
      Value = NEONThumb2DataIPostEncoder(MI, Value);
      break;
    }
    case ARM::VQRSHRNsv8i8:
    case ARM::VQRSHRNuv8i8:
    case ARM::VQRSHRUNv8i8:
    case ARM::VQSHRNsv8i8:
    case ARM::VQSHRNuv8i8:
    case ARM::VQSHRUNv8i8:
    case ARM::VRSHRNv8i8:
    case ARM::VRSHRsv16i8:
    case ARM::VRSHRsv8i8:
    case ARM::VRSHRuv16i8:
    case ARM::VRSHRuv8i8:
    case ARM::VSHRNv8i8:
    case ARM::VSHRsv16i8:
    case ARM::VSHRsv8i8:
    case ARM::VSHRuv16i8:
    case ARM::VSHRuv8i8: {
      // op: Vd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: Vm
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 16U) << 1;
      Value |= op & 15U;
      // op: SIMM
      op = getShiftRight8Imm(MI, 2);
      Value |= (op & 7U) << 16;
      Value = NEONThumb2DataIPostEncoder(MI, Value);
      break;
    }
    case ARM::VDUPLN32d:
    case ARM::VDUPLN32q: {
      // op: Vd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: Vm
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 16U) << 1;
      Value |= op & 15U;
      // op: lane
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 1U) << 19;
      Value = NEONThumb2DataIPostEncoder(MI, Value);
      break;
    }
    case ARM::VDUPLN16d:
    case ARM::VDUPLN16q: {
      // op: Vd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: Vm
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 16U) << 1;
      Value |= op & 15U;
      // op: lane
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 3U) << 18;
      Value = NEONThumb2DataIPostEncoder(MI, Value);
      break;
    }
    case ARM::VDUPLN8d:
    case ARM::VDUPLN8q: {
      // op: Vd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: Vm
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 16U) << 1;
      Value |= op & 15U;
      // op: lane
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 7U) << 17;
      Value = NEONThumb2DataIPostEncoder(MI, Value);
      break;
    }
    case ARM::VABSfd:
    case ARM::VABSfq:
    case ARM::VABSv16i8:
    case ARM::VABSv2i32:
    case ARM::VABSv4i16:
    case ARM::VABSv4i32:
    case ARM::VABSv8i16:
    case ARM::VABSv8i8:
    case ARM::VCEQzv16i8:
    case ARM::VCEQzv2f32:
    case ARM::VCEQzv2i32:
    case ARM::VCEQzv4f32:
    case ARM::VCEQzv4i16:
    case ARM::VCEQzv4i32:
    case ARM::VCEQzv8i16:
    case ARM::VCEQzv8i8:
    case ARM::VCGEzv16i8:
    case ARM::VCGEzv2f32:
    case ARM::VCGEzv2i32:
    case ARM::VCGEzv4f32:
    case ARM::VCGEzv4i16:
    case ARM::VCGEzv4i32:
    case ARM::VCGEzv8i16:
    case ARM::VCGEzv8i8:
    case ARM::VCGTzv16i8:
    case ARM::VCGTzv2f32:
    case ARM::VCGTzv2i32:
    case ARM::VCGTzv4f32:
    case ARM::VCGTzv4i16:
    case ARM::VCGTzv4i32:
    case ARM::VCGTzv8i16:
    case ARM::VCGTzv8i8:
    case ARM::VCLEzv16i8:
    case ARM::VCLEzv2f32:
    case ARM::VCLEzv2i32:
    case ARM::VCLEzv4f32:
    case ARM::VCLEzv4i16:
    case ARM::VCLEzv4i32:
    case ARM::VCLEzv8i16:
    case ARM::VCLEzv8i8:
    case ARM::VCLSv16i8:
    case ARM::VCLSv2i32:
    case ARM::VCLSv4i16:
    case ARM::VCLSv4i32:
    case ARM::VCLSv8i16:
    case ARM::VCLSv8i8:
    case ARM::VCLTzv16i8:
    case ARM::VCLTzv2f32:
    case ARM::VCLTzv2i32:
    case ARM::VCLTzv4f32:
    case ARM::VCLTzv4i16:
    case ARM::VCLTzv4i32:
    case ARM::VCLTzv8i16:
    case ARM::VCLTzv8i8:
    case ARM::VCLZv16i8:
    case ARM::VCLZv2i32:
    case ARM::VCLZv4i16:
    case ARM::VCLZv4i32:
    case ARM::VCLZv8i16:
    case ARM::VCLZv8i8:
    case ARM::VCNTd:
    case ARM::VCNTq:
    case ARM::VCVTf2h:
    case ARM::VCVTf2sd:
    case ARM::VCVTf2sq:
    case ARM::VCVTf2ud:
    case ARM::VCVTf2uq:
    case ARM::VCVTh2f:
    case ARM::VCVTs2fd:
    case ARM::VCVTs2fq:
    case ARM::VCVTu2fd:
    case ARM::VCVTu2fq:
    case ARM::VMOVLsv2i64:
    case ARM::VMOVLsv4i32:
    case ARM::VMOVLsv8i16:
    case ARM::VMOVLuv2i64:
    case ARM::VMOVLuv4i32:
    case ARM::VMOVLuv8i16:
    case ARM::VMOVNv2i32:
    case ARM::VMOVNv4i16:
    case ARM::VMOVNv8i8:
    case ARM::VMVNd:
    case ARM::VMVNq:
    case ARM::VNEGf32q:
    case ARM::VNEGfd:
    case ARM::VNEGs16d:
    case ARM::VNEGs16q:
    case ARM::VNEGs32d:
    case ARM::VNEGs32q:
    case ARM::VNEGs8d:
    case ARM::VNEGs8q:
    case ARM::VPADDLsv16i8:
    case ARM::VPADDLsv2i32:
    case ARM::VPADDLsv4i16:
    case ARM::VPADDLsv4i32:
    case ARM::VPADDLsv8i16:
    case ARM::VPADDLsv8i8:
    case ARM::VPADDLuv16i8:
    case ARM::VPADDLuv2i32:
    case ARM::VPADDLuv4i16:
    case ARM::VPADDLuv4i32:
    case ARM::VPADDLuv8i16:
    case ARM::VPADDLuv8i8:
    case ARM::VQABSv16i8:
    case ARM::VQABSv2i32:
    case ARM::VQABSv4i16:
    case ARM::VQABSv4i32:
    case ARM::VQABSv8i16:
    case ARM::VQABSv8i8:
    case ARM::VQMOVNsuv2i32:
    case ARM::VQMOVNsuv4i16:
    case ARM::VQMOVNsuv8i8:
    case ARM::VQMOVNsv2i32:
    case ARM::VQMOVNsv4i16:
    case ARM::VQMOVNsv8i8:
    case ARM::VQMOVNuv2i32:
    case ARM::VQMOVNuv4i16:
    case ARM::VQMOVNuv8i8:
    case ARM::VQNEGv16i8:
    case ARM::VQNEGv2i32:
    case ARM::VQNEGv4i16:
    case ARM::VQNEGv4i32:
    case ARM::VQNEGv8i16:
    case ARM::VQNEGv8i8:
    case ARM::VRECPEd:
    case ARM::VRECPEfd:
    case ARM::VRECPEfq:
    case ARM::VRECPEq:
    case ARM::VREV16d8:
    case ARM::VREV16q8:
    case ARM::VREV32d16:
    case ARM::VREV32d8:
    case ARM::VREV32q16:
    case ARM::VREV32q8:
    case ARM::VREV64d16:
    case ARM::VREV64d32:
    case ARM::VREV64d8:
    case ARM::VREV64q16:
    case ARM::VREV64q32:
    case ARM::VREV64q8:
    case ARM::VRSQRTEd:
    case ARM::VRSQRTEfd:
    case ARM::VRSQRTEfq:
    case ARM::VRSQRTEq:
    case ARM::VSHLLi16:
    case ARM::VSHLLi32:
    case ARM::VSHLLi8:
    case ARM::VSWPd:
    case ARM::VSWPq:
    case ARM::VTRNd16:
    case ARM::VTRNd32:
    case ARM::VTRNd8:
    case ARM::VTRNq16:
    case ARM::VTRNq32:
    case ARM::VTRNq8:
    case ARM::VUZPd16:
    case ARM::VUZPd32:
    case ARM::VUZPd8:
    case ARM::VUZPq16:
    case ARM::VUZPq32:
    case ARM::VUZPq8:
    case ARM::VZIPd16:
    case ARM::VZIPd32:
    case ARM::VZIPd8:
    case ARM::VZIPq16:
    case ARM::VZIPq32:
    case ARM::VZIPq8: {
      // op: Vd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: Vm
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 16U) << 1;
      Value |= op & 15U;
      Value = NEONThumb2DataIPostEncoder(MI, Value);
      break;
    }
    case ARM::VSLIv4i16:
    case ARM::VSLIv8i16: {
      // op: Vd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: Vm
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 16U) << 1;
      Value |= op & 15U;
      // op: SIMM
      op = getMachineOpValue(MI, MI.getOperand(3));
      Value |= (op & 15U) << 16;
      Value = NEONThumb2DataIPostEncoder(MI, Value);
      break;
    }
    case ARM::VSLIv2i32:
    case ARM::VSLIv4i32: {
      // op: Vd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: Vm
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 16U) << 1;
      Value |= op & 15U;
      // op: SIMM
      op = getMachineOpValue(MI, MI.getOperand(3));
      Value |= (op & 31U) << 16;
      Value = NEONThumb2DataIPostEncoder(MI, Value);
      break;
    }
    case ARM::VSLIv1i64:
    case ARM::VSLIv2i64: {
      // op: Vd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: Vm
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 16U) << 1;
      Value |= op & 15U;
      // op: SIMM
      op = getMachineOpValue(MI, MI.getOperand(3));
      Value |= (op & 63U) << 16;
      Value = NEONThumb2DataIPostEncoder(MI, Value);
      break;
    }
    case ARM::VSLIv16i8:
    case ARM::VSLIv8i8: {
      // op: Vd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: Vm
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 16U) << 1;
      Value |= op & 15U;
      // op: SIMM
      op = getMachineOpValue(MI, MI.getOperand(3));
      Value |= (op & 7U) << 16;
      Value = NEONThumb2DataIPostEncoder(MI, Value);
      break;
    }
    case ARM::VRSRAsv4i16:
    case ARM::VRSRAsv8i16:
    case ARM::VRSRAuv4i16:
    case ARM::VRSRAuv8i16:
    case ARM::VSRAsv4i16:
    case ARM::VSRAsv8i16:
    case ARM::VSRAuv4i16:
    case ARM::VSRAuv8i16:
    case ARM::VSRIv4i16:
    case ARM::VSRIv8i16: {
      // op: Vd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: Vm
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 16U) << 1;
      Value |= op & 15U;
      // op: SIMM
      op = getShiftRight16Imm(MI, 3);
      Value |= (op & 15U) << 16;
      Value = NEONThumb2DataIPostEncoder(MI, Value);
      break;
    }
    case ARM::VRSRAsv2i32:
    case ARM::VRSRAsv4i32:
    case ARM::VRSRAuv2i32:
    case ARM::VRSRAuv4i32:
    case ARM::VSRAsv2i32:
    case ARM::VSRAsv4i32:
    case ARM::VSRAuv2i32:
    case ARM::VSRAuv4i32:
    case ARM::VSRIv2i32:
    case ARM::VSRIv4i32: {
      // op: Vd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: Vm
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 16U) << 1;
      Value |= op & 15U;
      // op: SIMM
      op = getShiftRight32Imm(MI, 3);
      Value |= (op & 31U) << 16;
      Value = NEONThumb2DataIPostEncoder(MI, Value);
      break;
    }
    case ARM::VRSRAsv1i64:
    case ARM::VRSRAsv2i64:
    case ARM::VRSRAuv1i64:
    case ARM::VRSRAuv2i64:
    case ARM::VSRAsv1i64:
    case ARM::VSRAsv2i64:
    case ARM::VSRAuv1i64:
    case ARM::VSRAuv2i64:
    case ARM::VSRIv1i64:
    case ARM::VSRIv2i64: {
      // op: Vd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: Vm
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 16U) << 1;
      Value |= op & 15U;
      // op: SIMM
      op = getShiftRight64Imm(MI, 3);
      Value |= (op & 63U) << 16;
      Value = NEONThumb2DataIPostEncoder(MI, Value);
      break;
    }
    case ARM::VRSRAsv16i8:
    case ARM::VRSRAsv8i8:
    case ARM::VRSRAuv16i8:
    case ARM::VRSRAuv8i8:
    case ARM::VSRAsv16i8:
    case ARM::VSRAsv8i8:
    case ARM::VSRAuv16i8:
    case ARM::VSRAuv8i8:
    case ARM::VSRIv16i8:
    case ARM::VSRIv8i8: {
      // op: Vd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: Vm
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 16U) << 1;
      Value |= op & 15U;
      // op: SIMM
      op = getShiftRight8Imm(MI, 3);
      Value |= (op & 7U) << 16;
      Value = NEONThumb2DataIPostEncoder(MI, Value);
      break;
    }
    case ARM::VPADALsv16i8:
    case ARM::VPADALsv2i32:
    case ARM::VPADALsv4i16:
    case ARM::VPADALsv4i32:
    case ARM::VPADALsv8i16:
    case ARM::VPADALsv8i8:
    case ARM::VPADALuv16i8:
    case ARM::VPADALuv2i32:
    case ARM::VPADALuv4i16:
    case ARM::VPADALuv4i32:
    case ARM::VPADALuv8i16:
    case ARM::VPADALuv8i8: {
      // op: Vd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: Vm
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 16U) << 1;
      Value |= op & 15U;
      Value = NEONThumb2DataIPostEncoder(MI, Value);
      break;
    }
    case ARM::VEXTd8:
    case ARM::VEXTq8: {
      // op: Vd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: Vn
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 15U) << 16;
      Value |= (op & 16U) << 3;
      // op: Vm
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 16U) << 1;
      Value |= op & 15U;
      // op: index
      op = getMachineOpValue(MI, MI.getOperand(3));
      Value |= (op & 15U) << 8;
      Value = NEONThumb2DataIPostEncoder(MI, Value);
      break;
    }
    case ARM::VEXTd32:
    case ARM::VEXTq32: {
      // op: Vd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: Vn
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 15U) << 16;
      Value |= (op & 16U) << 3;
      // op: Vm
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 16U) << 1;
      Value |= op & 15U;
      // op: index
      op = getMachineOpValue(MI, MI.getOperand(3));
      Value |= (op & 3U) << 10;
      Value = NEONThumb2DataIPostEncoder(MI, Value);
      break;
    }
    case ARM::VEXTd16:
    case ARM::VEXTq16: {
      // op: Vd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: Vn
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 15U) << 16;
      Value |= (op & 16U) << 3;
      // op: Vm
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 16U) << 1;
      Value |= op & 15U;
      // op: index
      op = getMachineOpValue(MI, MI.getOperand(3));
      Value |= (op & 7U) << 9;
      Value = NEONThumb2DataIPostEncoder(MI, Value);
      break;
    }
    case ARM::VABDLsv2i64:
    case ARM::VABDLsv4i32:
    case ARM::VABDLsv8i16:
    case ARM::VABDLuv2i64:
    case ARM::VABDLuv4i32:
    case ARM::VABDLuv8i16:
    case ARM::VABDfd:
    case ARM::VABDfq:
    case ARM::VABDsv16i8:
    case ARM::VABDsv2i32:
    case ARM::VABDsv4i16:
    case ARM::VABDsv4i32:
    case ARM::VABDsv8i16:
    case ARM::VABDsv8i8:
    case ARM::VABDuv16i8:
    case ARM::VABDuv2i32:
    case ARM::VABDuv4i16:
    case ARM::VABDuv4i32:
    case ARM::VABDuv8i16:
    case ARM::VABDuv8i8:
    case ARM::VACGEd:
    case ARM::VACGEq:
    case ARM::VACGTd:
    case ARM::VACGTq:
    case ARM::VADDHNv2i32:
    case ARM::VADDHNv4i16:
    case ARM::VADDHNv8i8:
    case ARM::VADDLsv2i64:
    case ARM::VADDLsv4i32:
    case ARM::VADDLsv8i16:
    case ARM::VADDLuv2i64:
    case ARM::VADDLuv4i32:
    case ARM::VADDLuv8i16:
    case ARM::VADDWsv2i64:
    case ARM::VADDWsv4i32:
    case ARM::VADDWsv8i16:
    case ARM::VADDWuv2i64:
    case ARM::VADDWuv4i32:
    case ARM::VADDWuv8i16:
    case ARM::VADDfd:
    case ARM::VADDfq:
    case ARM::VADDv16i8:
    case ARM::VADDv1i64:
    case ARM::VADDv2i32:
    case ARM::VADDv2i64:
    case ARM::VADDv4i16:
    case ARM::VADDv4i32:
    case ARM::VADDv8i16:
    case ARM::VADDv8i8:
    case ARM::VANDd:
    case ARM::VANDq:
    case ARM::VBICd:
    case ARM::VBICq:
    case ARM::VCEQfd:
    case ARM::VCEQfq:
    case ARM::VCEQv16i8:
    case ARM::VCEQv2i32:
    case ARM::VCEQv4i16:
    case ARM::VCEQv4i32:
    case ARM::VCEQv8i16:
    case ARM::VCEQv8i8:
    case ARM::VCGEfd:
    case ARM::VCGEfq:
    case ARM::VCGEsv16i8:
    case ARM::VCGEsv2i32:
    case ARM::VCGEsv4i16:
    case ARM::VCGEsv4i32:
    case ARM::VCGEsv8i16:
    case ARM::VCGEsv8i8:
    case ARM::VCGEuv16i8:
    case ARM::VCGEuv2i32:
    case ARM::VCGEuv4i16:
    case ARM::VCGEuv4i32:
    case ARM::VCGEuv8i16:
    case ARM::VCGEuv8i8:
    case ARM::VCGTfd:
    case ARM::VCGTfq:
    case ARM::VCGTsv16i8:
    case ARM::VCGTsv2i32:
    case ARM::VCGTsv4i16:
    case ARM::VCGTsv4i32:
    case ARM::VCGTsv8i16:
    case ARM::VCGTsv8i8:
    case ARM::VCGTuv16i8:
    case ARM::VCGTuv2i32:
    case ARM::VCGTuv4i16:
    case ARM::VCGTuv4i32:
    case ARM::VCGTuv8i16:
    case ARM::VCGTuv8i8:
    case ARM::VEORd:
    case ARM::VEORq:
    case ARM::VHADDsv16i8:
    case ARM::VHADDsv2i32:
    case ARM::VHADDsv4i16:
    case ARM::VHADDsv4i32:
    case ARM::VHADDsv8i16:
    case ARM::VHADDsv8i8:
    case ARM::VHADDuv16i8:
    case ARM::VHADDuv2i32:
    case ARM::VHADDuv4i16:
    case ARM::VHADDuv4i32:
    case ARM::VHADDuv8i16:
    case ARM::VHADDuv8i8:
    case ARM::VHSUBsv16i8:
    case ARM::VHSUBsv2i32:
    case ARM::VHSUBsv4i16:
    case ARM::VHSUBsv4i32:
    case ARM::VHSUBsv8i16:
    case ARM::VHSUBsv8i8:
    case ARM::VHSUBuv16i8:
    case ARM::VHSUBuv2i32:
    case ARM::VHSUBuv4i16:
    case ARM::VHSUBuv4i32:
    case ARM::VHSUBuv8i16:
    case ARM::VHSUBuv8i8:
    case ARM::VMAXfd:
    case ARM::VMAXfq:
    case ARM::VMAXsv16i8:
    case ARM::VMAXsv2i32:
    case ARM::VMAXsv4i16:
    case ARM::VMAXsv4i32:
    case ARM::VMAXsv8i16:
    case ARM::VMAXsv8i8:
    case ARM::VMAXuv16i8:
    case ARM::VMAXuv2i32:
    case ARM::VMAXuv4i16:
    case ARM::VMAXuv4i32:
    case ARM::VMAXuv8i16:
    case ARM::VMAXuv8i8:
    case ARM::VMINfd:
    case ARM::VMINfq:
    case ARM::VMINsv16i8:
    case ARM::VMINsv2i32:
    case ARM::VMINsv4i16:
    case ARM::VMINsv4i32:
    case ARM::VMINsv8i16:
    case ARM::VMINsv8i8:
    case ARM::VMINuv16i8:
    case ARM::VMINuv2i32:
    case ARM::VMINuv4i16:
    case ARM::VMINuv4i32:
    case ARM::VMINuv8i16:
    case ARM::VMINuv8i8:
    case ARM::VMULLp:
    case ARM::VMULLsv2i64:
    case ARM::VMULLsv4i32:
    case ARM::VMULLsv8i16:
    case ARM::VMULLuv2i64:
    case ARM::VMULLuv4i32:
    case ARM::VMULLuv8i16:
    case ARM::VMULfd:
    case ARM::VMULfq:
    case ARM::VMULpd:
    case ARM::VMULpq:
    case ARM::VMULv16i8:
    case ARM::VMULv2i32:
    case ARM::VMULv4i16:
    case ARM::VMULv4i32:
    case ARM::VMULv8i16:
    case ARM::VMULv8i8:
    case ARM::VORNd:
    case ARM::VORNq:
    case ARM::VORRd:
    case ARM::VORRq:
    case ARM::VPADDf:
    case ARM::VPADDi16:
    case ARM::VPADDi32:
    case ARM::VPADDi8:
    case ARM::VPMAXf:
    case ARM::VPMAXs16:
    case ARM::VPMAXs32:
    case ARM::VPMAXs8:
    case ARM::VPMAXu16:
    case ARM::VPMAXu32:
    case ARM::VPMAXu8:
    case ARM::VPMINf:
    case ARM::VPMINs16:
    case ARM::VPMINs32:
    case ARM::VPMINs8:
    case ARM::VPMINu16:
    case ARM::VPMINu32:
    case ARM::VPMINu8:
    case ARM::VQADDsv16i8:
    case ARM::VQADDsv1i64:
    case ARM::VQADDsv2i32:
    case ARM::VQADDsv2i64:
    case ARM::VQADDsv4i16:
    case ARM::VQADDsv4i32:
    case ARM::VQADDsv8i16:
    case ARM::VQADDsv8i8:
    case ARM::VQADDuv16i8:
    case ARM::VQADDuv1i64:
    case ARM::VQADDuv2i32:
    case ARM::VQADDuv2i64:
    case ARM::VQADDuv4i16:
    case ARM::VQADDuv4i32:
    case ARM::VQADDuv8i16:
    case ARM::VQADDuv8i8:
    case ARM::VQDMULHv2i32:
    case ARM::VQDMULHv4i16:
    case ARM::VQDMULHv4i32:
    case ARM::VQDMULHv8i16:
    case ARM::VQDMULLv2i64:
    case ARM::VQDMULLv4i32:
    case ARM::VQRDMULHv2i32:
    case ARM::VQRDMULHv4i16:
    case ARM::VQRDMULHv4i32:
    case ARM::VQRDMULHv8i16:
    case ARM::VQSUBsv16i8:
    case ARM::VQSUBsv1i64:
    case ARM::VQSUBsv2i32:
    case ARM::VQSUBsv2i64:
    case ARM::VQSUBsv4i16:
    case ARM::VQSUBsv4i32:
    case ARM::VQSUBsv8i16:
    case ARM::VQSUBsv8i8:
    case ARM::VQSUBuv16i8:
    case ARM::VQSUBuv1i64:
    case ARM::VQSUBuv2i32:
    case ARM::VQSUBuv2i64:
    case ARM::VQSUBuv4i16:
    case ARM::VQSUBuv4i32:
    case ARM::VQSUBuv8i16:
    case ARM::VQSUBuv8i8:
    case ARM::VRADDHNv2i32:
    case ARM::VRADDHNv4i16:
    case ARM::VRADDHNv8i8:
    case ARM::VRECPSfd:
    case ARM::VRECPSfq:
    case ARM::VRHADDsv16i8:
    case ARM::VRHADDsv2i32:
    case ARM::VRHADDsv4i16:
    case ARM::VRHADDsv4i32:
    case ARM::VRHADDsv8i16:
    case ARM::VRHADDsv8i8:
    case ARM::VRHADDuv16i8:
    case ARM::VRHADDuv2i32:
    case ARM::VRHADDuv4i16:
    case ARM::VRHADDuv4i32:
    case ARM::VRHADDuv8i16:
    case ARM::VRHADDuv8i8:
    case ARM::VRSQRTSfd:
    case ARM::VRSQRTSfq:
    case ARM::VRSUBHNv2i32:
    case ARM::VRSUBHNv4i16:
    case ARM::VRSUBHNv8i8:
    case ARM::VSUBHNv2i32:
    case ARM::VSUBHNv4i16:
    case ARM::VSUBHNv8i8:
    case ARM::VSUBLsv2i64:
    case ARM::VSUBLsv4i32:
    case ARM::VSUBLsv8i16:
    case ARM::VSUBLuv2i64:
    case ARM::VSUBLuv4i32:
    case ARM::VSUBLuv8i16:
    case ARM::VSUBWsv2i64:
    case ARM::VSUBWsv4i32:
    case ARM::VSUBWsv8i16:
    case ARM::VSUBWuv2i64:
    case ARM::VSUBWuv4i32:
    case ARM::VSUBWuv8i16:
    case ARM::VSUBfd:
    case ARM::VSUBfq:
    case ARM::VSUBv16i8:
    case ARM::VSUBv1i64:
    case ARM::VSUBv2i32:
    case ARM::VSUBv2i64:
    case ARM::VSUBv4i16:
    case ARM::VSUBv4i32:
    case ARM::VSUBv8i16:
    case ARM::VSUBv8i8:
    case ARM::VTBL1:
    case ARM::VTSTv16i8:
    case ARM::VTSTv2i32:
    case ARM::VTSTv4i16:
    case ARM::VTSTv4i32:
    case ARM::VTSTv8i16:
    case ARM::VTSTv8i8: {
      // op: Vd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: Vn
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 15U) << 16;
      Value |= (op & 16U) << 3;
      // op: Vm
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 16U) << 1;
      Value |= op & 15U;
      Value = NEONThumb2DataIPostEncoder(MI, Value);
      break;
    }
    case ARM::VMULLslsv2i32:
    case ARM::VMULLsluv2i32:
    case ARM::VMULslfd:
    case ARM::VMULslfq:
    case ARM::VMULslv2i32:
    case ARM::VMULslv4i32:
    case ARM::VQDMULHslv2i32:
    case ARM::VQDMULHslv4i32:
    case ARM::VQDMULLslv2i32:
    case ARM::VQRDMULHslv2i32:
    case ARM::VQRDMULHslv4i32: {
      // op: Vd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: Vn
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 15U) << 16;
      Value |= (op & 16U) << 3;
      // op: Vm
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= op & 15U;
      // op: lane
      op = getMachineOpValue(MI, MI.getOperand(3));
      Value |= (op & 1U) << 5;
      Value = NEONThumb2DataIPostEncoder(MI, Value);
      break;
    }
    case ARM::VMULLslsv4i16:
    case ARM::VMULLsluv4i16:
    case ARM::VMULslv4i16:
    case ARM::VMULslv8i16:
    case ARM::VQDMULHslv4i16:
    case ARM::VQDMULHslv8i16:
    case ARM::VQDMULLslv4i16:
    case ARM::VQRDMULHslv4i16:
    case ARM::VQRDMULHslv8i16: {
      // op: Vd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: Vn
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 15U) << 16;
      Value |= (op & 16U) << 3;
      // op: Vm
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= op & 7U;
      // op: lane
      op = getMachineOpValue(MI, MI.getOperand(3));
      Value |= (op & 2U) << 4;
      Value |= (op & 1U) << 3;
      Value = NEONThumb2DataIPostEncoder(MI, Value);
      break;
    }
    case ARM::VTBL2: {
      // op: Vd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: Vn
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 15U) << 16;
      Value |= (op & 16U) << 3;
      // op: Vm
      op = getMachineOpValue(MI, MI.getOperand(3));
      Value |= (op & 16U) << 1;
      Value |= op & 15U;
      Value = NEONThumb2DataIPostEncoder(MI, Value);
      break;
    }
    case ARM::VTBL3: {
      // op: Vd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: Vn
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 15U) << 16;
      Value |= (op & 16U) << 3;
      // op: Vm
      op = getMachineOpValue(MI, MI.getOperand(4));
      Value |= (op & 16U) << 1;
      Value |= op & 15U;
      Value = NEONThumb2DataIPostEncoder(MI, Value);
      break;
    }
    case ARM::VTBL4: {
      // op: Vd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: Vn
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 15U) << 16;
      Value |= (op & 16U) << 3;
      // op: Vm
      op = getMachineOpValue(MI, MI.getOperand(5));
      Value |= (op & 16U) << 1;
      Value |= op & 15U;
      Value = NEONThumb2DataIPostEncoder(MI, Value);
      break;
    }
    case ARM::VQRSHLsv16i8:
    case ARM::VQRSHLsv1i64:
    case ARM::VQRSHLsv2i32:
    case ARM::VQRSHLsv2i64:
    case ARM::VQRSHLsv4i16:
    case ARM::VQRSHLsv4i32:
    case ARM::VQRSHLsv8i16:
    case ARM::VQRSHLsv8i8:
    case ARM::VQRSHLuv16i8:
    case ARM::VQRSHLuv1i64:
    case ARM::VQRSHLuv2i32:
    case ARM::VQRSHLuv2i64:
    case ARM::VQRSHLuv4i16:
    case ARM::VQRSHLuv4i32:
    case ARM::VQRSHLuv8i16:
    case ARM::VQRSHLuv8i8:
    case ARM::VQSHLsv16i8:
    case ARM::VQSHLsv1i64:
    case ARM::VQSHLsv2i32:
    case ARM::VQSHLsv2i64:
    case ARM::VQSHLsv4i16:
    case ARM::VQSHLsv4i32:
    case ARM::VQSHLsv8i16:
    case ARM::VQSHLsv8i8:
    case ARM::VQSHLuv16i8:
    case ARM::VQSHLuv1i64:
    case ARM::VQSHLuv2i32:
    case ARM::VQSHLuv2i64:
    case ARM::VQSHLuv4i16:
    case ARM::VQSHLuv4i32:
    case ARM::VQSHLuv8i16:
    case ARM::VQSHLuv8i8:
    case ARM::VRSHLsv16i8:
    case ARM::VRSHLsv1i64:
    case ARM::VRSHLsv2i32:
    case ARM::VRSHLsv2i64:
    case ARM::VRSHLsv4i16:
    case ARM::VRSHLsv4i32:
    case ARM::VRSHLsv8i16:
    case ARM::VRSHLsv8i8:
    case ARM::VRSHLuv16i8:
    case ARM::VRSHLuv1i64:
    case ARM::VRSHLuv2i32:
    case ARM::VRSHLuv2i64:
    case ARM::VRSHLuv4i16:
    case ARM::VRSHLuv4i32:
    case ARM::VRSHLuv8i16:
    case ARM::VRSHLuv8i8:
    case ARM::VSHLsv16i8:
    case ARM::VSHLsv1i64:
    case ARM::VSHLsv2i32:
    case ARM::VSHLsv2i64:
    case ARM::VSHLsv4i16:
    case ARM::VSHLsv4i32:
    case ARM::VSHLsv8i16:
    case ARM::VSHLsv8i8:
    case ARM::VSHLuv16i8:
    case ARM::VSHLuv1i64:
    case ARM::VSHLuv2i32:
    case ARM::VSHLuv2i64:
    case ARM::VSHLuv4i16:
    case ARM::VSHLuv4i32:
    case ARM::VSHLuv8i16:
    case ARM::VSHLuv8i8: {
      // op: Vd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: Vn
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 15U) << 16;
      Value |= (op & 16U) << 3;
      // op: Vm
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 16U) << 1;
      Value |= op & 15U;
      Value = NEONThumb2DataIPostEncoder(MI, Value);
      break;
    }
    case ARM::VABALsv2i64:
    case ARM::VABALsv4i32:
    case ARM::VABALsv8i16:
    case ARM::VABALuv2i64:
    case ARM::VABALuv4i32:
    case ARM::VABALuv8i16:
    case ARM::VABAsv16i8:
    case ARM::VABAsv2i32:
    case ARM::VABAsv4i16:
    case ARM::VABAsv4i32:
    case ARM::VABAsv8i16:
    case ARM::VABAsv8i8:
    case ARM::VABAuv16i8:
    case ARM::VABAuv2i32:
    case ARM::VABAuv4i16:
    case ARM::VABAuv4i32:
    case ARM::VABAuv8i16:
    case ARM::VABAuv8i8:
    case ARM::VBIFd:
    case ARM::VBIFq:
    case ARM::VBITd:
    case ARM::VBITq:
    case ARM::VBSLd:
    case ARM::VBSLq:
    case ARM::VMLALsv2i64:
    case ARM::VMLALsv4i32:
    case ARM::VMLALsv8i16:
    case ARM::VMLALuv2i64:
    case ARM::VMLALuv4i32:
    case ARM::VMLALuv8i16:
    case ARM::VMLAfd:
    case ARM::VMLAfq:
    case ARM::VMLAv16i8:
    case ARM::VMLAv2i32:
    case ARM::VMLAv4i16:
    case ARM::VMLAv4i32:
    case ARM::VMLAv8i16:
    case ARM::VMLAv8i8:
    case ARM::VMLSLsv2i64:
    case ARM::VMLSLsv4i32:
    case ARM::VMLSLsv8i16:
    case ARM::VMLSLuv2i64:
    case ARM::VMLSLuv4i32:
    case ARM::VMLSLuv8i16:
    case ARM::VMLSfd:
    case ARM::VMLSfq:
    case ARM::VMLSv16i8:
    case ARM::VMLSv2i32:
    case ARM::VMLSv4i16:
    case ARM::VMLSv4i32:
    case ARM::VMLSv8i16:
    case ARM::VMLSv8i8:
    case ARM::VQDMLALv2i64:
    case ARM::VQDMLALv4i32:
    case ARM::VQDMLSLv2i64:
    case ARM::VQDMLSLv4i32:
    case ARM::VTBX1: {
      // op: Vd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: Vn
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 15U) << 16;
      Value |= (op & 16U) << 3;
      // op: Vm
      op = getMachineOpValue(MI, MI.getOperand(3));
      Value |= (op & 16U) << 1;
      Value |= op & 15U;
      Value = NEONThumb2DataIPostEncoder(MI, Value);
      break;
    }
    case ARM::VMLALslsv2i32:
    case ARM::VMLALsluv2i32:
    case ARM::VMLAslfd:
    case ARM::VMLAslfq:
    case ARM::VMLAslv2i32:
    case ARM::VMLAslv4i32:
    case ARM::VMLSLslsv2i32:
    case ARM::VMLSLsluv2i32:
    case ARM::VMLSslfd:
    case ARM::VMLSslfq:
    case ARM::VMLSslv2i32:
    case ARM::VMLSslv4i32:
    case ARM::VQDMLALslv2i32:
    case ARM::VQDMLSLslv2i32: {
      // op: Vd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: Vn
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 15U) << 16;
      Value |= (op & 16U) << 3;
      // op: Vm
      op = getMachineOpValue(MI, MI.getOperand(3));
      Value |= op & 15U;
      // op: lane
      op = getMachineOpValue(MI, MI.getOperand(4));
      Value |= (op & 1U) << 5;
      Value = NEONThumb2DataIPostEncoder(MI, Value);
      break;
    }
    case ARM::VMLALslsv4i16:
    case ARM::VMLALsluv4i16:
    case ARM::VMLAslv4i16:
    case ARM::VMLAslv8i16:
    case ARM::VMLSLslsv4i16:
    case ARM::VMLSLsluv4i16:
    case ARM::VMLSslv4i16:
    case ARM::VMLSslv8i16:
    case ARM::VQDMLALslv4i16:
    case ARM::VQDMLSLslv4i16: {
      // op: Vd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: Vn
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 15U) << 16;
      Value |= (op & 16U) << 3;
      // op: Vm
      op = getMachineOpValue(MI, MI.getOperand(3));
      Value |= op & 7U;
      // op: lane
      op = getMachineOpValue(MI, MI.getOperand(4));
      Value |= (op & 2U) << 4;
      Value |= (op & 1U) << 3;
      Value = NEONThumb2DataIPostEncoder(MI, Value);
      break;
    }
    case ARM::VTBX2: {
      // op: Vd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: Vn
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 15U) << 16;
      Value |= (op & 16U) << 3;
      // op: Vm
      op = getMachineOpValue(MI, MI.getOperand(4));
      Value |= (op & 16U) << 1;
      Value |= op & 15U;
      Value = NEONThumb2DataIPostEncoder(MI, Value);
      break;
    }
    case ARM::VTBX3: {
      // op: Vd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: Vn
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 15U) << 16;
      Value |= (op & 16U) << 3;
      // op: Vm
      op = getMachineOpValue(MI, MI.getOperand(5));
      Value |= (op & 16U) << 1;
      Value |= op & 15U;
      Value = NEONThumb2DataIPostEncoder(MI, Value);
      break;
    }
    case ARM::VTBX4: {
      // op: Vd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: Vn
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 15U) << 16;
      Value |= (op & 16U) << 3;
      // op: Vm
      op = getMachineOpValue(MI, MI.getOperand(6));
      Value |= (op & 16U) << 1;
      Value |= op & 15U;
      Value = NEONThumb2DataIPostEncoder(MI, Value);
      break;
    }
    case ARM::VST1LNd8: {
      // op: Vd
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: Rn
      op = getAddrMode6AddressOpValue(MI, 0);
      Value |= (op & 15U) << 16;
      // op: lane
      op = getMachineOpValue(MI, MI.getOperand(3));
      Value |= (op & 7U) << 5;
      Value = NEONThumb2LoadStorePostEncoder(MI, Value);
      break;
    }
    case ARM::VST3LNd32:
    case ARM::VST3LNq32: {
      // op: Vd
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: Rn
      op = getAddrMode6AddressOpValue(MI, 0);
      Value |= (op & 15U) << 16;
      // op: lane
      op = getMachineOpValue(MI, MI.getOperand(5));
      Value |= (op & 1U) << 7;
      Value = NEONThumb2LoadStorePostEncoder(MI, Value);
      break;
    }
    case ARM::VST3LNd16:
    case ARM::VST3LNq16: {
      // op: Vd
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: Rn
      op = getAddrMode6AddressOpValue(MI, 0);
      Value |= (op & 15U) << 16;
      // op: lane
      op = getMachineOpValue(MI, MI.getOperand(5));
      Value |= (op & 3U) << 6;
      Value = NEONThumb2LoadStorePostEncoder(MI, Value);
      break;
    }
    case ARM::VST3LNd8: {
      // op: Vd
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: Rn
      op = getAddrMode6AddressOpValue(MI, 0);
      Value |= (op & 15U) << 16;
      // op: lane
      op = getMachineOpValue(MI, MI.getOperand(5));
      Value |= (op & 7U) << 5;
      Value = NEONThumb2LoadStorePostEncoder(MI, Value);
      break;
    }
    case ARM::VST1LNd16: {
      // op: Vd
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: Rn
      op = getAddrMode6AddressOpValue(MI, 0);
      Value |= (op & 15U) << 16;
      Value |= (op & 32U) >> 1;
      // op: lane
      op = getMachineOpValue(MI, MI.getOperand(3));
      Value |= (op & 3U) << 6;
      Value = NEONThumb2LoadStorePostEncoder(MI, Value);
      break;
    }
    case ARM::VST2LNd32:
    case ARM::VST2LNq32: {
      // op: Vd
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: Rn
      op = getAddrMode6AddressOpValue(MI, 0);
      Value |= (op & 15U) << 16;
      Value |= op & 16U;
      // op: lane
      op = getMachineOpValue(MI, MI.getOperand(4));
      Value |= (op & 1U) << 7;
      Value = NEONThumb2LoadStorePostEncoder(MI, Value);
      break;
    }
    case ARM::VST2LNd16:
    case ARM::VST2LNq16: {
      // op: Vd
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: Rn
      op = getAddrMode6AddressOpValue(MI, 0);
      Value |= (op & 15U) << 16;
      Value |= op & 16U;
      // op: lane
      op = getMachineOpValue(MI, MI.getOperand(4));
      Value |= (op & 3U) << 6;
      Value = NEONThumb2LoadStorePostEncoder(MI, Value);
      break;
    }
    case ARM::VST2LNd8: {
      // op: Vd
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: Rn
      op = getAddrMode6AddressOpValue(MI, 0);
      Value |= (op & 15U) << 16;
      Value |= op & 16U;
      // op: lane
      op = getMachineOpValue(MI, MI.getOperand(4));
      Value |= (op & 7U) << 5;
      Value = NEONThumb2LoadStorePostEncoder(MI, Value);
      break;
    }
    case ARM::VST4LNd16:
    case ARM::VST4LNq16: {
      // op: Vd
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: Rn
      op = getAddrMode6AddressOpValue(MI, 0);
      Value |= (op & 15U) << 16;
      Value |= op & 16U;
      // op: lane
      op = getMachineOpValue(MI, MI.getOperand(6));
      Value |= (op & 3U) << 6;
      Value = NEONThumb2LoadStorePostEncoder(MI, Value);
      break;
    }
    case ARM::VST4LNd8: {
      // op: Vd
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: Rn
      op = getAddrMode6AddressOpValue(MI, 0);
      Value |= (op & 15U) << 16;
      Value |= op & 16U;
      // op: lane
      op = getMachineOpValue(MI, MI.getOperand(6));
      Value |= (op & 7U) << 5;
      Value = NEONThumb2LoadStorePostEncoder(MI, Value);
      break;
    }
    case ARM::VST1d16:
    case ARM::VST1d16T:
    case ARM::VST1d32:
    case ARM::VST1d32T:
    case ARM::VST1d64:
    case ARM::VST1d64T:
    case ARM::VST1d8:
    case ARM::VST1d8T:
    case ARM::VST3d16:
    case ARM::VST3d32:
    case ARM::VST3d8:
    case ARM::VST3q16:
    case ARM::VST3q32:
    case ARM::VST3q8: {
      // op: Vd
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: Rn
      op = getAddrMode6AddressOpValue(MI, 0);
      Value |= (op & 15U) << 16;
      Value |= op & 16U;
      Value = NEONThumb2LoadStorePostEncoder(MI, Value);
      break;
    }
    case ARM::VST4LNd32:
    case ARM::VST4LNq32: {
      // op: Vd
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: Rn
      op = getAddrMode6AddressOpValue(MI, 0);
      Value |= (op & 15U) << 16;
      Value |= op & 48U;
      // op: lane
      op = getMachineOpValue(MI, MI.getOperand(6));
      Value |= (op & 1U) << 7;
      Value = NEONThumb2LoadStorePostEncoder(MI, Value);
      break;
    }
    case ARM::VST1d16Q:
    case ARM::VST1d32Q:
    case ARM::VST1d64Q:
    case ARM::VST1d8Q:
    case ARM::VST1q16:
    case ARM::VST1q32:
    case ARM::VST1q64:
    case ARM::VST1q8:
    case ARM::VST2b16:
    case ARM::VST2b32:
    case ARM::VST2b8:
    case ARM::VST2d16:
    case ARM::VST2d32:
    case ARM::VST2d8:
    case ARM::VST2q16:
    case ARM::VST2q32:
    case ARM::VST2q8:
    case ARM::VST4d16:
    case ARM::VST4d32:
    case ARM::VST4d8:
    case ARM::VST4q16:
    case ARM::VST4q32:
    case ARM::VST4q8: {
      // op: Vd
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: Rn
      op = getAddrMode6AddressOpValue(MI, 0);
      Value |= (op & 15U) << 16;
      Value |= op & 48U;
      Value = NEONThumb2LoadStorePostEncoder(MI, Value);
      break;
    }
    case ARM::VST1LNd32: {
      // op: Vd
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: Rn
      op = getAddrMode6OneLane32AddressOpValue(MI, 0);
      Value |= (op & 15U) << 16;
      Value |= op & 48U;
      // op: lane
      op = getMachineOpValue(MI, MI.getOperand(3));
      Value |= (op & 1U) << 7;
      Value = NEONThumb2LoadStorePostEncoder(MI, Value);
      break;
    }
    case ARM::VST1LNd8_UPD: {
      // op: Vd
      op = getMachineOpValue(MI, MI.getOperand(4));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: Rn
      op = getAddrMode6AddressOpValue(MI, 1);
      Value |= (op & 15U) << 16;
      // op: Rm
      op = getAddrMode6OffsetOpValue(MI, 3);
      Value |= op & 15U;
      // op: lane
      op = getMachineOpValue(MI, MI.getOperand(5));
      Value |= (op & 7U) << 5;
      Value = NEONThumb2LoadStorePostEncoder(MI, Value);
      break;
    }
    case ARM::VST3LNd32_UPD:
    case ARM::VST3LNq32_UPD: {
      // op: Vd
      op = getMachineOpValue(MI, MI.getOperand(4));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: Rn
      op = getAddrMode6AddressOpValue(MI, 1);
      Value |= (op & 15U) << 16;
      // op: Rm
      op = getAddrMode6OffsetOpValue(MI, 3);
      Value |= op & 15U;
      // op: lane
      op = getMachineOpValue(MI, MI.getOperand(7));
      Value |= (op & 1U) << 7;
      Value = NEONThumb2LoadStorePostEncoder(MI, Value);
      break;
    }
    case ARM::VST3LNd16_UPD:
    case ARM::VST3LNq16_UPD: {
      // op: Vd
      op = getMachineOpValue(MI, MI.getOperand(4));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: Rn
      op = getAddrMode6AddressOpValue(MI, 1);
      Value |= (op & 15U) << 16;
      // op: Rm
      op = getAddrMode6OffsetOpValue(MI, 3);
      Value |= op & 15U;
      // op: lane
      op = getMachineOpValue(MI, MI.getOperand(7));
      Value |= (op & 3U) << 6;
      Value = NEONThumb2LoadStorePostEncoder(MI, Value);
      break;
    }
    case ARM::VST3LNd8_UPD: {
      // op: Vd
      op = getMachineOpValue(MI, MI.getOperand(4));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: Rn
      op = getAddrMode6AddressOpValue(MI, 1);
      Value |= (op & 15U) << 16;
      // op: Rm
      op = getAddrMode6OffsetOpValue(MI, 3);
      Value |= op & 15U;
      // op: lane
      op = getMachineOpValue(MI, MI.getOperand(7));
      Value |= (op & 7U) << 5;
      Value = NEONThumb2LoadStorePostEncoder(MI, Value);
      break;
    }
    case ARM::VST1LNd16_UPD: {
      // op: Vd
      op = getMachineOpValue(MI, MI.getOperand(4));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: Rn
      op = getAddrMode6AddressOpValue(MI, 1);
      Value |= (op & 15U) << 16;
      Value |= (op & 32U) >> 1;
      // op: Rm
      op = getAddrMode6OffsetOpValue(MI, 3);
      Value |= op & 15U;
      // op: lane
      op = getMachineOpValue(MI, MI.getOperand(5));
      Value |= (op & 3U) << 6;
      Value = NEONThumb2LoadStorePostEncoder(MI, Value);
      break;
    }
    case ARM::VST4LNd16_UPD:
    case ARM::VST4LNq16_UPD: {
      // op: Vd
      op = getMachineOpValue(MI, MI.getOperand(4));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: Rn
      op = getAddrMode6AddressOpValue(MI, 1);
      Value |= (op & 15U) << 16;
      Value |= op & 16U;
      // op: Rm
      op = getAddrMode6OffsetOpValue(MI, 3);
      Value |= op & 15U;
      // op: lane
      op = getMachineOpValue(MI, MI.getOperand(8));
      Value |= (op & 3U) << 6;
      Value = NEONThumb2LoadStorePostEncoder(MI, Value);
      break;
    }
    case ARM::VST4LNd8_UPD: {
      // op: Vd
      op = getMachineOpValue(MI, MI.getOperand(4));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: Rn
      op = getAddrMode6AddressOpValue(MI, 1);
      Value |= (op & 15U) << 16;
      Value |= op & 16U;
      // op: Rm
      op = getAddrMode6OffsetOpValue(MI, 3);
      Value |= op & 15U;
      // op: lane
      op = getMachineOpValue(MI, MI.getOperand(8));
      Value |= (op & 7U) << 5;
      Value = NEONThumb2LoadStorePostEncoder(MI, Value);
      break;
    }
    case ARM::VST1d16T_UPD:
    case ARM::VST1d16_UPD:
    case ARM::VST1d32T_UPD:
    case ARM::VST1d32_UPD:
    case ARM::VST1d64T_UPD:
    case ARM::VST1d64_UPD:
    case ARM::VST1d8T_UPD:
    case ARM::VST1d8_UPD:
    case ARM::VST3d16_UPD:
    case ARM::VST3d32_UPD:
    case ARM::VST3d8_UPD:
    case ARM::VST3q16_UPD:
    case ARM::VST3q32_UPD:
    case ARM::VST3q8_UPD: {
      // op: Vd
      op = getMachineOpValue(MI, MI.getOperand(4));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: Rn
      op = getAddrMode6AddressOpValue(MI, 1);
      Value |= (op & 15U) << 16;
      Value |= op & 16U;
      // op: Rm
      op = getAddrMode6OffsetOpValue(MI, 3);
      Value |= op & 15U;
      Value = NEONThumb2LoadStorePostEncoder(MI, Value);
      break;
    }
    case ARM::VST1LNd32_UPD: {
      // op: Vd
      op = getMachineOpValue(MI, MI.getOperand(4));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: Rn
      op = getAddrMode6AddressOpValue(MI, 1);
      Value |= (op & 15U) << 16;
      Value |= op & 48U;
      // op: Rm
      op = getAddrMode6OffsetOpValue(MI, 3);
      Value |= op & 15U;
      // op: lane
      op = getMachineOpValue(MI, MI.getOperand(5));
      Value |= (op & 1U) << 7;
      Value = NEONThumb2LoadStorePostEncoder(MI, Value);
      break;
    }
    case ARM::VST4LNd32_UPD:
    case ARM::VST4LNq32_UPD: {
      // op: Vd
      op = getMachineOpValue(MI, MI.getOperand(4));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: Rn
      op = getAddrMode6AddressOpValue(MI, 1);
      Value |= (op & 15U) << 16;
      Value |= op & 48U;
      // op: Rm
      op = getAddrMode6OffsetOpValue(MI, 3);
      Value |= op & 15U;
      // op: lane
      op = getMachineOpValue(MI, MI.getOperand(8));
      Value |= (op & 1U) << 7;
      Value = NEONThumb2LoadStorePostEncoder(MI, Value);
      break;
    }
    case ARM::VST1d16Q_UPD:
    case ARM::VST1d32Q_UPD:
    case ARM::VST1d64Q_UPD:
    case ARM::VST1d8Q_UPD:
    case ARM::VST1q16_UPD:
    case ARM::VST1q32_UPD:
    case ARM::VST1q64_UPD:
    case ARM::VST1q8_UPD:
    case ARM::VST2b16_UPD:
    case ARM::VST2b32_UPD:
    case ARM::VST2b8_UPD:
    case ARM::VST2d16_UPD:
    case ARM::VST2d32_UPD:
    case ARM::VST2d8_UPD:
    case ARM::VST2q16_UPD:
    case ARM::VST2q32_UPD:
    case ARM::VST2q8_UPD:
    case ARM::VST4d16_UPD:
    case ARM::VST4d32_UPD:
    case ARM::VST4d8_UPD:
    case ARM::VST4q16_UPD:
    case ARM::VST4q32_UPD:
    case ARM::VST4q8_UPD: {
      // op: Vd
      op = getMachineOpValue(MI, MI.getOperand(4));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: Rn
      op = getAddrMode6AddressOpValue(MI, 1);
      Value |= (op & 15U) << 16;
      Value |= op & 48U;
      // op: Rm
      op = getAddrMode6OffsetOpValue(MI, 3);
      Value |= op & 15U;
      Value = NEONThumb2LoadStorePostEncoder(MI, Value);
      break;
    }
    case ARM::t2PLDWi12:
    case ARM::t2PLDi12:
    case ARM::t2PLIi12: {
      // op: addr
      op = getAddrModeImm12OpValue(MI, 0);
      Value |= (op & 122880U) << 3;
      Value |= op & 4095U;
      break;
    }
    case ARM::PLDWi12:
    case ARM::PLDi12:
    case ARM::PLIi12: {
      // op: addr
      op = getAddrModeImm12OpValue(MI, 0);
      Value |= (op & 4096U) << 11;
      Value |= (op & 122880U) << 3;
      Value |= op & 4095U;
      break;
    }
    case ARM::t2LDREXB:
    case ARM::t2LDREXH: {
      // op: addr
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 15U) << 16;
      // op: Rt
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 12;
      break;
    }
    case ARM::t2LDREXD: {
      // op: addr
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 15U) << 16;
      // op: Rt
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 12;
      // op: Rt2
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 15U) << 8;
      break;
    }
    case ARM::t2LDRB_POST:
    case ARM::t2LDRH_POST:
    case ARM::t2LDRSB_POST:
    case ARM::t2LDRSH_POST:
    case ARM::t2LDR_POST: {
      // op: addr
      op = getT2AddrModeImm8OffsetOpValue(MI, 3);
      Value |= (op & 256U) << 1;
      Value |= op & 255U;
      // op: Rt
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 12;
      // op: Rn
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 15U) << 16;
      break;
    }
    case ARM::t2STRB_POST:
    case ARM::t2STRB_PRE:
    case ARM::t2STRH_POST:
    case ARM::t2STRH_PRE:
    case ARM::t2STR_POST:
    case ARM::t2STR_PRE: {
      // op: addr
      op = getT2AddrModeImm8OffsetOpValue(MI, 3);
      Value |= (op & 256U) << 1;
      Value |= op & 255U;
      // op: Rt
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 15U) << 12;
      // op: Rn
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 15U) << 16;
      break;
    }
    case ARM::t2PLDWi8:
    case ARM::t2PLDi8:
    case ARM::t2PLIi8: {
      // op: addr
      op = getT2AddrModeImm8OpValue(MI, 0);
      Value |= (op & 7680U) << 7;
      Value |= op & 255U;
      break;
    }
    case ARM::t2LDRB_PRE:
    case ARM::t2LDRH_PRE:
    case ARM::t2LDRSB_PRE:
    case ARM::t2LDRSH_PRE:
    case ARM::t2LDR_PRE: {
      // op: addr
      op = getT2AddrModeImm8OpValue(MI, 2);
      Value |= (op & 256U) << 1;
      Value |= op & 255U;
      // op: Rt
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 12;
      // op: Rn
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 15U) << 16;
      break;
    }
    case ARM::t2PLDWs:
    case ARM::t2PLDs:
    case ARM::t2PLIs: {
      // op: addr
      op = getT2AddrModeSORegOpValue(MI, 0);
      Value |= (op & 960U) << 10;
      Value |= (op & 3U) << 4;
      Value |= (op & 60U) >> 2;
      break;
    }
    case ARM::t2IT: {
      // op: cc
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 4;
      // op: mask
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= op & 15U;
      break;
    }
    case ARM::tADDspr: {
      // op: dst
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 3;
      break;
    }
    case ARM::tADDrSPi: {
      // op: dst
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 7U) << 8;
      // op: rhs
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= op & 255U;
      break;
    }
    case ARM::tADDrSP: {
      // op: dst
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 8U) << 4;
      Value |= op & 7U;
      break;
    }
    case ARM::BX: {
      // op: dst
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= op & 15U;
      break;
    }
    case ARM::tPICADD: {
      // op: dst
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= op & 7U;
      break;
    }
    case ARM::tSETEND: {
      // op: end
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 1U) << 3;
      break;
    }
    case ARM::SETEND: {
      // op: end
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 1U) << 9;
      break;
    }
    case ARM::BL: {
      // op: func
      op = getARMBranchTargetOpValue(MI, 0);
      Value |= op & 16777215U;
      break;
    }
    case ARM::t2BXJ: {
      // op: func
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 16;
      break;
    }
    case ARM::BLX: {
      // op: func
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= op & 15U;
      break;
    }
    case ARM::tBLXr: {
      // op: func
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 15U) << 3;
      break;
    }
    case ARM::tBL: {
      // op: func
      op = getThumbBLTargetOpValue(MI, 2);
      Value |= (op & 4192256U) << 5;
      Value |= op & 2047U;
      break;
    }
    case ARM::tBLXi: {
      // op: func
      op = getThumbBLXTargetOpValue(MI, 2);
      Value |= (op & 2095104U) << 5;
      Value |= op & 2046U;
      break;
    }
    case ARM::tSVC: {
      // op: imm
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= op & 255U;
      break;
    }
    case ARM::tCPS: {
      // op: imod
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 1U) << 4;
      // op: iflags
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= op & 7U;
      break;
    }
    case ARM::CPS2p: {
      // op: imod
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 3U) << 18;
      // op: iflags
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 7U) << 6;
      break;
    }
    case ARM::CPS3p: {
      // op: imod
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 3U) << 18;
      // op: iflags
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 7U) << 6;
      // op: mode
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= op & 31U;
      break;
    }
    case ARM::t2CPS2p: {
      // op: imod
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 3U) << 9;
      // op: iflags
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 7U) << 5;
      break;
    }
    case ARM::t2CPS3p: {
      // op: imod
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 3U) << 9;
      // op: iflags
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 7U) << 5;
      // op: mode
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= op & 31U;
      break;
    }
    case ARM::t2MSR: {
      // op: mask
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 16U) << 16;
      Value |= (op & 15U) << 8;
      // op: Rn
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 15U) << 16;
      break;
    }
    case ARM::CPS1p:
    case ARM::SRSDA:
    case ARM::SRSDA_UPD:
    case ARM::SRSDB:
    case ARM::SRSDB_UPD:
    case ARM::SRSIA:
    case ARM::SRSIA_UPD:
    case ARM::SRSIB:
    case ARM::SRSIB_UPD:
    case ARM::t2CPS1p:
    case ARM::t2SRSDB:
    case ARM::t2SRSDBW:
    case ARM::t2SRSIA:
    case ARM::t2SRSIAW: {
      // op: mode
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= op & 31U;
      break;
    }
    case ARM::CDP2:
    case ARM::t2CDP2:
    case ARM::tCDP: {
      // op: opc1
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 15U) << 20;
      // op: CRn
      op = getMachineOpValue(MI, MI.getOperand(3));
      Value |= (op & 15U) << 16;
      // op: CRd
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 15U) << 12;
      // op: cop
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 8;
      // op: opc2
      op = getMachineOpValue(MI, MI.getOperand(5));
      Value |= (op & 7U) << 5;
      // op: CRm
      op = getMachineOpValue(MI, MI.getOperand(4));
      Value |= op & 15U;
      break;
    }
    case ARM::t2SMC: {
      // op: opt
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 16;
      break;
    }
    case ARM::DMB:
    case ARM::DSB:
    case ARM::ISB:
    case ARM::t2DBG:
    case ARM::t2DMB:
    case ARM::t2DSB: {
      // op: opt
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= op & 15U;
      break;
    }
    case ARM::BX_RET:
    case ARM::MOVPCLR:
    case ARM::NOP:
    case ARM::SEV:
    case ARM::WFE:
    case ARM::WFI:
    case ARM::YIELD: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 28;
      break;
    }
    case ARM::FMSTAT: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 28;
      Value = VFPThumb2PostEncoder(MI, Value);
      break;
    }
    case ARM::t2Bcc: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 15U) << 22;
      // op: target
      op = getBranchTargetOpValue(MI, 0);
      Value |= (op & 1048576U) << 6;
      Value |= (op & 258048U) << 4;
      Value |= (op & 262144U) >> 5;
      Value |= (op & 524288U) >> 8;
      Value |= (op & 4094U) >> 1;
      break;
    }
    case ARM::VCMPEZD:
    case ARM::VCMPZD: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 15U) << 28;
      // op: Dd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      Value = VFPThumb2PostEncoder(MI, Value);
      break;
    }
    case ARM::MRS:
    case ARM::MRSsys: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 15U) << 28;
      // op: Rd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 12;
      break;
    }
    case ARM::VLDMSIA:
    case ARM::VSTMSIA: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 15U) << 28;
      // op: Rn
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 16;
      // op: regs
      op = getRegisterListOpValue(MI, 3);
      Value |= (op & 256U) << 14;
      Value |= (op & 7680U) << 3;
      Value |= op & 255U;
      Value = VFPThumb2PostEncoder(MI, Value);
      break;
    }
    case ARM::VLDMDIA:
    case ARM::VSTMDIA: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 15U) << 28;
      // op: Rn
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 16;
      // op: regs
      op = getRegisterListOpValue(MI, 3);
      Value |= (op & 4096U) << 10;
      Value |= (op & 3840U) << 4;
      Value |= op & 255U;
      Value = VFPThumb2PostEncoder(MI, Value);
      break;
    }
    case ARM::VMRS:
    case ARM::VMRS_FPEXC:
    case ARM::VMRS_FPSID: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 15U) << 28;
      // op: Rt
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 12;
      Value = VFPThumb2PostEncoder(MI, Value);
      break;
    }
    case ARM::VCMPEZS:
    case ARM::VCMPZS: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 15U) << 28;
      // op: Sd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 1U) << 22;
      Value |= (op & 30U) << 11;
      Value = VFPThumb2PostEncoder(MI, Value);
      break;
    }
    case ARM::BX_pred: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 15U) << 28;
      // op: dst
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= op & 15U;
      break;
    }
    case ARM::BL_pred: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 15U) << 28;
      // op: func
      op = getARMBranchTargetOpValue(MI, 0);
      Value |= op & 16777215U;
      break;
    }
    case ARM::BLX_pred:
    case ARM::BXJ: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 15U) << 28;
      // op: func
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= op & 15U;
      break;
    }
    case ARM::DBG:
    case ARM::SMC: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 15U) << 28;
      // op: opt
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= op & 15U;
      break;
    }
    case ARM::LDMDA:
    case ARM::LDMDB:
    case ARM::LDMIA:
    case ARM::LDMIB:
    case ARM::STMDA:
    case ARM::STMDB:
    case ARM::STMIA:
    case ARM::STMIB: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 15U) << 28;
      // op: regs
      op = getRegisterListOpValue(MI, 3);
      Value |= op & 65535U;
      // op: Rn
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 16;
      break;
    }
    case ARM::VMSR:
    case ARM::VMSR_FPEXC:
    case ARM::VMSR_FPSID: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 15U) << 28;
      // op: src
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 12;
      Value = VFPThumb2PostEncoder(MI, Value);
      break;
    }
    case ARM::SVC: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 15U) << 28;
      // op: svc
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= op & 16777215U;
      break;
    }
    case ARM::Bcc: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 15U) << 28;
      // op: target
      op = getARMBranchTargetOpValue(MI, 0);
      Value |= op & 16777215U;
      break;
    }
    case ARM::BKPT: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 15U) << 28;
      // op: val
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 65520U) << 4;
      Value |= op & 15U;
      break;
    }
    case ARM::tBcc: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 15U) << 8;
      // op: target
      op = getThumbBCCTargetOpValue(MI, 0);
      Value |= op & 255U;
      break;
    }
    case ARM::VABSD:
    case ARM::VCMPD:
    case ARM::VCMPED:
    case ARM::VMOVD:
    case ARM::VNEGD:
    case ARM::VSQRTD: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 15U) << 28;
      // op: Dd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: Dm
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 16U) << 1;
      Value |= op & 15U;
      Value = VFPThumb2PostEncoder(MI, Value);
      break;
    }
    case ARM::VSITOD:
    case ARM::VUITOD: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 15U) << 28;
      // op: Dd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: Sm
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 1U) << 5;
      Value |= (op & 30U) >> 1;
      Value = VFPThumb2PostEncoder(MI, Value);
      break;
    }
    case ARM::FCONSTD: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 15U) << 28;
      // op: Dd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: imm
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 2147483648U) >> 12;
      Value |= (op & 58720256U) >> 7;
      Value |= (op & 7864320U) >> 19;
      Value = VFPThumb2PostEncoder(MI, Value);
      break;
    }
    case ARM::CLZ:
    case ARM::RBIT:
    case ARM::REV:
    case ARM::REV16:
    case ARM::REVSH: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 15U) << 28;
      // op: Rd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 12;
      // op: Rm
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= op & 15U;
      break;
    }
    case ARM::MOVi16: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 15U) << 28;
      // op: Rd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 12;
      // op: imm
      op = getHiLo16ImmOpValue(MI, 1);
      Value |= (op & 61440U) << 4;
      Value |= op & 4095U;
      break;
    }
    case ARM::ADR: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 15U) << 28;
      // op: Rd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 12;
      // op: label
      op = getAdrLabelOpValue(MI, 1);
      Value |= op & 4095U;
      break;
    }
    case ARM::CMNzrr:
    case ARM::CMPrr:
    case ARM::TEQrr:
    case ARM::TSTrr: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 15U) << 28;
      // op: Rn
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 16;
      // op: Rm
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= op & 15U;
      break;
    }
    case ARM::CMNzri:
    case ARM::CMPri:
    case ARM::TEQri:
    case ARM::TSTri: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 15U) << 28;
      // op: Rn
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 16;
      // op: imm
      op = getSOImmOpValue(MI, 1);
      Value |= op & 4095U;
      break;
    }
    case ARM::VLDMSDB_UPD:
    case ARM::VLDMSIA_UPD:
    case ARM::VSTMSDB_UPD:
    case ARM::VSTMSIA_UPD: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 15U) << 28;
      // op: Rn
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 15U) << 16;
      // op: regs
      op = getRegisterListOpValue(MI, 4);
      Value |= (op & 256U) << 14;
      Value |= (op & 7680U) << 3;
      Value |= op & 255U;
      Value = VFPThumb2PostEncoder(MI, Value);
      break;
    }
    case ARM::VLDMDDB_UPD:
    case ARM::VLDMDIA_UPD:
    case ARM::VSTMDDB_UPD:
    case ARM::VSTMDIA_UPD: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 15U) << 28;
      // op: Rn
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 15U) << 16;
      // op: regs
      op = getRegisterListOpValue(MI, 4);
      Value |= (op & 4096U) << 10;
      Value |= (op & 3840U) << 4;
      Value |= op & 255U;
      Value = VFPThumb2PostEncoder(MI, Value);
      break;
    }
    case ARM::VMOVRS: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 15U) << 28;
      // op: Rt
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 12;
      // op: Sn
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 30U) << 15;
      Value |= (op & 1U) << 7;
      Value = VFPThumb2PostEncoder(MI, Value);
      break;
    }
    case ARM::LDREX:
    case ARM::LDREXB:
    case ARM::LDREXH: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 15U) << 28;
      // op: Rt
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 12;
      // op: addr
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 15U) << 16;
      break;
    }
    case ARM::VCVTSD:
    case ARM::VTOSIRD:
    case ARM::VTOSIZD:
    case ARM::VTOUIRD:
    case ARM::VTOUIZD: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 15U) << 28;
      // op: Sd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 1U) << 22;
      Value |= (op & 30U) << 11;
      // op: Dm
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 16U) << 1;
      Value |= op & 15U;
      Value = VFPThumb2PostEncoder(MI, Value);
      break;
    }
    case ARM::VABSS:
    case ARM::VCMPES:
    case ARM::VCMPS:
    case ARM::VCVTBHS:
    case ARM::VCVTBSH:
    case ARM::VCVTTHS:
    case ARM::VCVTTSH:
    case ARM::VMOVS:
    case ARM::VNEGS:
    case ARM::VSITOS:
    case ARM::VSQRTS:
    case ARM::VTOSIRS:
    case ARM::VTOSIZS:
    case ARM::VTOUIRS:
    case ARM::VTOUIZS:
    case ARM::VUITOS: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 15U) << 28;
      // op: Sd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 1U) << 22;
      Value |= (op & 30U) << 11;
      // op: Sm
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 1U) << 5;
      Value |= (op & 30U) >> 1;
      Value = VFPThumb2PostEncoder(MI, Value);
      break;
    }
    case ARM::FCONSTS: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 15U) << 28;
      // op: Sd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 1U) << 22;
      Value |= (op & 30U) << 11;
      // op: imm
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 2147483648U) >> 12;
      Value |= (op & 58720256U) >> 7;
      Value |= (op & 7864320U) >> 19;
      Value = VFPThumb2PostEncoder(MI, Value);
      break;
    }
    case ARM::VCVTDS: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 15U) << 28;
      // op: Sm
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 1U) << 5;
      Value |= (op & 30U) >> 1;
      // op: Dd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      Value = VFPThumb2PostEncoder(MI, Value);
      break;
    }
    case ARM::VMOVSR: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 15U) << 28;
      // op: Sn
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 30U) << 15;
      Value |= (op & 1U) << 7;
      // op: Rt
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 15U) << 12;
      Value = VFPThumb2PostEncoder(MI, Value);
      break;
    }
    case ARM::MSR: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 15U) << 28;
      // op: mask
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 16;
      // op: Rn
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= op & 15U;
      break;
    }
    case ARM::MSRi: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 15U) << 28;
      // op: mask
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 16;
      // op: a
      op = getSOImmOpValue(MI, 1);
      Value |= op & 4095U;
      break;
    }
    case ARM::LDMDA_UPD:
    case ARM::LDMDB_UPD:
    case ARM::LDMIA_UPD:
    case ARM::LDMIB_UPD:
    case ARM::STMDA_UPD:
    case ARM::STMDB_UPD:
    case ARM::STMIA_UPD:
    case ARM::STMIB_UPD: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 15U) << 28;
      // op: regs
      op = getRegisterListOpValue(MI, 4);
      Value |= op & 65535U;
      // op: Rn
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 15U) << 16;
      break;
    }
    case ARM::MOVr:
    case ARM::MOVr_TC:
    case ARM::MVNr: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 15U) << 28;
      // op: s
      op = getCCOutOpValue(MI, 4);
      Value |= (op & 1U) << 20;
      // op: Rd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 12;
      // op: Rm
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= op & 15U;
      break;
    }
    case ARM::MOVi:
    case ARM::MVNi: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 15U) << 28;
      // op: s
      op = getCCOutOpValue(MI, 4);
      Value |= (op & 1U) << 20;
      // op: Rd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 12;
      // op: imm
      op = getSOImmOpValue(MI, 1);
      Value |= op & 4095U;
      break;
    }
    case ARM::VADDD:
    case ARM::VDIVD:
    case ARM::VMULD:
    case ARM::VNMULD:
    case ARM::VSUBD: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(3));
      Value |= (op & 15U) << 28;
      // op: Dd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: Dn
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 15U) << 16;
      Value |= (op & 16U) << 3;
      // op: Dm
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 16U) << 1;
      Value |= op & 15U;
      Value = VFPThumb2PostEncoder(MI, Value);
      break;
    }
    case ARM::VLDRD:
    case ARM::VSTRD: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(3));
      Value |= (op & 15U) << 28;
      // op: Dd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: addr
      op = getAddrMode5OpValue(MI, 1);
      Value |= (op & 256U) << 15;
      Value |= (op & 7680U) << 7;
      Value |= op & 255U;
      Value = VFPThumb2PostEncoder(MI, Value);
      break;
    }
    case ARM::VMOVDRR: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(3));
      Value |= (op & 15U) << 28;
      // op: Dm
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 16U) << 1;
      Value |= op & 15U;
      // op: Rt
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 15U) << 12;
      // op: Rt2
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 15U) << 16;
      Value = VFPThumb2PostEncoder(MI, Value);
      break;
    }
    case ARM::VMOVRRD: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(3));
      Value |= (op & 15U) << 28;
      // op: Dm
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 16U) << 1;
      Value |= op & 15U;
      // op: Rt
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 12;
      // op: Rt2
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 15U) << 16;
      Value = VFPThumb2PostEncoder(MI, Value);
      break;
    }
    case ARM::SXTB:
    case ARM::SXTB16:
    case ARM::SXTH:
    case ARM::UXTB:
    case ARM::UXTB16:
    case ARM::UXTH: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(3));
      Value |= (op & 15U) << 28;
      // op: Rd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 12;
      // op: Rm
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= op & 15U;
      // op: rot
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 3U) << 10;
      break;
    }
    case ARM::ADDSrr:
    case ARM::SEL:
    case ARM::SUBSrr: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(3));
      Value |= (op & 15U) << 28;
      // op: Rd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 12;
      // op: Rn
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 15U) << 16;
      // op: Rm
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= op & 15U;
      break;
    }
    case ARM::ADDSri:
    case ARM::SUBSri: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(3));
      Value |= (op & 15U) << 28;
      // op: Rd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 12;
      // op: Rn
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 15U) << 16;
      // op: imm
      op = getSOImmOpValue(MI, 2);
      Value |= op & 4095U;
      break;
    }
    case ARM::STREX:
    case ARM::STREXB:
    case ARM::STREXH: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(3));
      Value |= (op & 15U) << 28;
      // op: Rd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 12;
      // op: Rt
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= op & 15U;
      // op: addr
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 15U) << 16;
      break;
    }
    case ARM::BFC: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(3));
      Value |= (op & 15U) << 28;
      // op: Rd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 12;
      // op: imm
      op = getBitfieldInvertedMaskOpValue(MI, 2);
      Value |= (op & 992U) << 11;
      Value |= (op & 31U) << 7;
      break;
    }
    case ARM::MOVTi16: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(3));
      Value |= (op & 15U) << 28;
      // op: Rd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 12;
      // op: imm
      op = getHiLo16ImmOpValue(MI, 2);
      Value |= (op & 61440U) << 4;
      Value |= op & 4095U;
      break;
    }
    case ARM::SSAT16:
    case ARM::USAT16: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(3));
      Value |= (op & 15U) << 28;
      // op: Rd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 12;
      // op: sat_imm
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 15U) << 16;
      // op: Rn
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= op & 15U;
      break;
    }
    case ARM::SMMUL:
    case ARM::SMMULR:
    case ARM::USAD8: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(3));
      Value |= (op & 15U) << 28;
      // op: Rd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 16;
      // op: Rn
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= op & 15U;
      // op: Rm
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 15U) << 8;
      break;
    }
    case ARM::CMNzrsi:
    case ARM::CMPrsi:
    case ARM::TEQrsi:
    case ARM::TSTrsi: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(3));
      Value |= (op & 15U) << 28;
      // op: Rn
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 16;
      // op: shift
      op = getSORegImmOpValue(MI, 1);
      Value |= op & 4064U;
      Value |= op & 15U;
      break;
    }
    case ARM::QADD16:
    case ARM::QADD8:
    case ARM::QASX:
    case ARM::QSAX:
    case ARM::QSUB16:
    case ARM::QSUB8:
    case ARM::SADD16:
    case ARM::SADD8:
    case ARM::SASX:
    case ARM::SHADD16:
    case ARM::SHADD8:
    case ARM::SHASX:
    case ARM::SHSAX:
    case ARM::SHSUB16:
    case ARM::SHSUB8:
    case ARM::SSAX:
    case ARM::SSUB16:
    case ARM::SSUB8:
    case ARM::UADD16:
    case ARM::UADD8:
    case ARM::UASX:
    case ARM::UHADD16:
    case ARM::UHADD8:
    case ARM::UHASX:
    case ARM::UHSAX:
    case ARM::UHSUB16:
    case ARM::UHSUB8:
    case ARM::UQADD16:
    case ARM::UQADD8:
    case ARM::UQASX:
    case ARM::UQSAX:
    case ARM::UQSUB16:
    case ARM::UQSUB8:
    case ARM::USAX:
    case ARM::USUB16:
    case ARM::USUB8: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(3));
      Value |= (op & 15U) << 28;
      // op: Rn
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 15U) << 16;
      // op: Rd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 12;
      // op: Rm
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= op & 15U;
      break;
    }
    case ARM::SMUAD:
    case ARM::SMUADX:
    case ARM::SMULBB:
    case ARM::SMULBT:
    case ARM::SMULTB:
    case ARM::SMULTT:
    case ARM::SMULWB:
    case ARM::SMULWT:
    case ARM::SMUSD:
    case ARM::SMUSDX: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(3));
      Value |= (op & 15U) << 28;
      // op: Rn
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= op & 15U;
      // op: Rm
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 15U) << 8;
      // op: Rd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 16;
      break;
    }
    case ARM::QADD:
    case ARM::QDADD:
    case ARM::QDSUB:
    case ARM::QSUB: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(3));
      Value |= (op & 15U) << 28;
      // op: Rn
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 15U) << 16;
      // op: Rd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 12;
      // op: Rm
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= op & 15U;
      break;
    }
    case ARM::SWP:
    case ARM::SWPB: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(3));
      Value |= (op & 15U) << 28;
      // op: Rt
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 12;
      // op: Rt2
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= op & 15U;
      // op: addr
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 15U) << 16;
      break;
    }
    case ARM::LDRBi12:
    case ARM::LDRi12:
    case ARM::STRBi12:
    case ARM::STRi12: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(3));
      Value |= (op & 15U) << 28;
      // op: Rt
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 12;
      // op: addr
      op = getAddrModeImm12OpValue(MI, 1);
      Value |= (op & 4096U) << 11;
      Value |= (op & 122880U) << 3;
      Value |= op & 4095U;
      break;
    }
    case ARM::LDRcp: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(3));
      Value |= (op & 15U) << 28;
      // op: Rt
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 12;
      // op: addr
      op = getAddrModeImm12OpValue(MI, 1);
      Value |= (op & 4096U) << 11;
      Value |= op & 4095U;
      break;
    }
    case ARM::LDREXD: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(3));
      Value |= (op & 15U) << 28;
      // op: Rt
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 12;
      // op: addr
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 15U) << 16;
      break;
    }
    case ARM::VADDS:
    case ARM::VDIVS:
    case ARM::VMULS:
    case ARM::VNMULS:
    case ARM::VSUBS: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(3));
      Value |= (op & 15U) << 28;
      // op: Sd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 1U) << 22;
      Value |= (op & 30U) << 11;
      // op: Sn
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 30U) << 15;
      Value |= (op & 1U) << 7;
      // op: Sm
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 1U) << 5;
      Value |= (op & 30U) >> 1;
      Value = VFPThumb2PostEncoder(MI, Value);
      break;
    }
    case ARM::VLDRS:
    case ARM::VSTRS: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(3));
      Value |= (op & 15U) << 28;
      // op: Sd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 1U) << 22;
      Value |= (op & 30U) << 11;
      // op: addr
      op = getAddrMode5OpValue(MI, 1);
      Value |= (op & 256U) << 15;
      Value |= (op & 7680U) << 7;
      Value |= op & 255U;
      Value = VFPThumb2PostEncoder(MI, Value);
      break;
    }
    case ARM::ADCrr:
    case ARM::ADDrr:
    case ARM::ANDrr:
    case ARM::BICrr:
    case ARM::EORrr:
    case ARM::ORRrr:
    case ARM::RSBrr:
    case ARM::RSCrr:
    case ARM::SBCrr:
    case ARM::SUBrr: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(3));
      Value |= (op & 15U) << 28;
      // op: s
      op = getCCOutOpValue(MI, 5);
      Value |= (op & 1U) << 20;
      // op: Rd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 12;
      // op: Rn
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 15U) << 16;
      // op: Rm
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= op & 15U;
      break;
    }
    case ARM::ADCri:
    case ARM::ADDri:
    case ARM::ANDri:
    case ARM::BICri:
    case ARM::EORri:
    case ARM::ORRri:
    case ARM::RSBri:
    case ARM::RSCri:
    case ARM::SBCri:
    case ARM::SUBri: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(3));
      Value |= (op & 15U) << 28;
      // op: s
      op = getCCOutOpValue(MI, 5);
      Value |= (op & 1U) << 20;
      // op: Rd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 12;
      // op: Rn
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 15U) << 16;
      // op: imm
      op = getSOImmOpValue(MI, 2);
      Value |= op & 4095U;
      break;
    }
    case ARM::MVNsi: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(3));
      Value |= (op & 15U) << 28;
      // op: s
      op = getCCOutOpValue(MI, 5);
      Value |= (op & 1U) << 20;
      // op: Rd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 12;
      // op: shift
      op = getSORegImmOpValue(MI, 1);
      Value |= op & 4064U;
      Value |= op & 15U;
      break;
    }
    case ARM::MOVsi: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(3));
      Value |= (op & 15U) << 28;
      // op: s
      op = getCCOutOpValue(MI, 5);
      Value |= (op & 1U) << 20;
      // op: Rd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 12;
      // op: src
      op = getSORegImmOpValue(MI, 1);
      Value |= op & 4064U;
      Value |= op & 15U;
      break;
    }
    case ARM::MUL: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(3));
      Value |= (op & 15U) << 28;
      // op: s
      op = getCCOutOpValue(MI, 5);
      Value |= (op & 1U) << 20;
      // op: Rd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 16;
      // op: Rm
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 15U) << 8;
      // op: Rn
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= op & 15U;
      break;
    }
    case ARM::VSHTOD:
    case ARM::VSHTOS:
    case ARM::VSLTOD:
    case ARM::VSLTOS:
    case ARM::VTOSHD:
    case ARM::VTOSHS:
    case ARM::VTOSLD:
    case ARM::VTOSLS:
    case ARM::VTOUHD:
    case ARM::VTOUHS:
    case ARM::VTOULD:
    case ARM::VTOULS:
    case ARM::VUHTOD:
    case ARM::VUHTOS:
    case ARM::VULTOD:
    case ARM::VULTOS: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(3));
      Value |= (op & 15U) << 28;
      Value = VFPThumb2PostEncoder(MI, Value);
      break;
    }
    case ARM::VMLAD:
    case ARM::VMLSD:
    case ARM::VNMLAD:
    case ARM::VNMLSD: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(4));
      Value |= (op & 15U) << 28;
      // op: Dd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 16U) << 18;
      Value |= (op & 15U) << 12;
      // op: Dn
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 15U) << 16;
      Value |= (op & 16U) << 3;
      // op: Dm
      op = getMachineOpValue(MI, MI.getOperand(3));
      Value |= (op & 16U) << 1;
      Value |= op & 15U;
      Value = VFPThumb2PostEncoder(MI, Value);
      break;
    }
    case ARM::SXTAB:
    case ARM::SXTAB16:
    case ARM::SXTAH:
    case ARM::UXTAB:
    case ARM::UXTAB16:
    case ARM::UXTAH: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(4));
      Value |= (op & 15U) << 28;
      // op: Rd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 12;
      // op: Rm
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= op & 15U;
      // op: Rn
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 15U) << 16;
      // op: rot
      op = getMachineOpValue(MI, MI.getOperand(3));
      Value |= (op & 3U) << 10;
      break;
    }
    case ARM::PKHBT:
    case ARM::PKHTB: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(4));
      Value |= (op & 15U) << 28;
      // op: Rd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 12;
      // op: Rn
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 15U) << 16;
      // op: Rm
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= op & 15U;
      // op: sh
      op = getMachineOpValue(MI, MI.getOperand(3));
      Value |= (op & 31U) << 7;
      break;
    }
    case ARM::ADDSrsi:
    case ARM::SUBSrsi: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(4));
      Value |= (op & 15U) << 28;
      // op: Rd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 12;
      // op: Rn
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 15U) << 16;
      // op: shift
      op = getSORegImmOpValue(MI, 2);
      Value |= op & 4064U;
      Value |= op & 15U;
      break;
    }
    case ARM::SBFX:
    case ARM::UBFX: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(4));
      Value |= (op & 15U) << 28;
      // op: Rd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 12;
      // op: Rn
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= op & 15U;
      // op: lsb
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 31U) << 7;
      // op: width
      op = getMachineOpValue(MI, MI.getOperand(3));
      Value |= (op & 31U) << 16;
      break;
    }
    case ARM::BFI: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(4));
      Value |= (op & 15U) << 28;
      // op: Rd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 12;
      // op: Rn
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= op & 15U;
      // op: imm
      op = getBitfieldInvertedMaskOpValue(MI, 3);
      Value |= (op & 992U) << 11;
      Value |= (op & 31U) << 7;
      break;
    }
    case ARM::STREXD: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(4));
      Value |= (op & 15U) << 28;
      // op: Rd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 12;
      // op: Rt
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= op & 15U;
      // op: addr
      op = getMachineOpValue(MI, MI.getOperand(3));
      Value |= (op & 15U) << 16;
      break;
    }
    case ARM::SSAT:
    case ARM::USAT: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(4));
      Value |= (op & 15U) << 28;
      // op: Rd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 12;
      // op: sat_imm
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 31U) << 16;
      // op: Rn
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= op & 15U;
      // op: sh
      op = getMachineOpValue(MI, MI.getOperand(3));
      Value |= (op & 31U) << 7;
      Value |= (op & 32U) << 1;
      break;
    }
    case ARM::MLS: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(4));
      Value |= (op & 15U) << 28;
      // op: Rd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 16;
      // op: Rm
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 15U) << 8;
      // op: Rn
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= op & 15U;
      // op: Ra
      op = getMachineOpValue(MI, MI.getOperand(3));
      Value |= (op & 15U) << 12;
      break;
    }
    case ARM::SMMLA:
    case ARM::SMMLAR:
    case ARM::SMMLS:
    case ARM::SMMLSR:
    case ARM::USADA8: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(4));
      Value |= (op & 15U) << 28;
      // op: Rd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 16;
      // op: Rn
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= op & 15U;
      // op: Rm
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 15U) << 8;
      // op: Ra
      op = getMachineOpValue(MI, MI.getOperand(3));
      Value |= (op & 15U) << 12;
      break;
    }
    case ARM::UMAAL: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(4));
      Value |= (op & 15U) << 28;
      // op: RdLo
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 16;
      // op: RdHi
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 15U) << 12;
      // op: Rm
      op = getMachineOpValue(MI, MI.getOperand(3));
      Value |= (op & 15U) << 8;
      // op: Rn
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= op & 15U;
      break;
    }
    case ARM::CMNzrsr:
    case ARM::CMPrsr:
    case ARM::TEQrsr:
    case ARM::TSTrsr: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(4));
      Value |= (op & 15U) << 28;
      // op: Rn
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 16;
      // op: shift
      op = getSORegRegOpValue(MI, 1);
      Value |= op & 3840U;
      Value |= op & 96U;
      Value |= op & 15U;
      break;
    }
    case ARM::SMLAD:
    case ARM::SMLADX:
    case ARM::SMLSD:
    case ARM::SMLSDX: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(4));
      Value |= (op & 15U) << 28;
      // op: Rn
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= op & 15U;
      // op: Rm
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 15U) << 8;
      // op: Ra
      op = getMachineOpValue(MI, MI.getOperand(3));
      Value |= (op & 15U) << 12;
      // op: Rd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 16;
      break;
    }
    case ARM::SMLABB:
    case ARM::SMLABT:
    case ARM::SMLATB:
    case ARM::SMLATT:
    case ARM::SMLAWB:
    case ARM::SMLAWT: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(4));
      Value |= (op & 15U) << 28;
      // op: Rn
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= op & 15U;
      // op: Rm
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 15U) << 8;
      // op: Rd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 16;
      // op: Ra
      op = getMachineOpValue(MI, MI.getOperand(3));
      Value |= (op & 15U) << 12;
      break;
    }
    case ARM::SMLALBB:
    case ARM::SMLALBT:
    case ARM::SMLALD:
    case ARM::SMLALDX:
    case ARM::SMLALTB:
    case ARM::SMLALTT:
    case ARM::SMLSLD:
    case ARM::SMLSLDX: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(4));
      Value |= (op & 15U) << 28;
      // op: Rn
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= op & 15U;
      // op: Rm
      op = getMachineOpValue(MI, MI.getOperand(3));
      Value |= (op & 15U) << 8;
      // op: RdLo
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 12;
      // op: RdHi
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 15U) << 16;
      break;
    }
    case ARM::LDRBrs:
    case ARM::LDRrs:
    case ARM::STRBrs:
    case ARM::STRrs: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(4));
      Value |= (op & 15U) << 28;
      // op: Rt
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 12;
      // op: shift
      op = getLdStSORegOpValue(MI, 1);
      Value |= (op & 4096U) << 11;
      Value |= (op & 122880U) << 3;
      Value |= op & 4064U;
      Value |= op & 15U;
      break;
    }
    case ARM::STRB_PRE_IMM:
    case ARM::STR_PRE_IMM: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(4));
      Value |= (op & 15U) << 28;
      // op: Rt
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 15U) << 12;
      // op: addr
      op = getAddrModeImm12OpValue(MI, 2);
      Value |= (op & 4096U) << 11;
      Value |= (op & 122880U) << 3;
      Value |= op & 4095U;
      break;
    }
    case ARM::VMLAS:
    case ARM::VMLSS:
    case ARM::VNMLAS:
    case ARM::VNMLSS: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(4));
      Value |= (op & 15U) << 28;
      // op: Sd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 1U) << 22;
      Value |= (op & 30U) << 11;
      // op: Sn
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 30U) << 15;
      Value |= (op & 1U) << 7;
      // op: Sm
      op = getMachineOpValue(MI, MI.getOperand(3));
      Value |= (op & 1U) << 5;
      Value |= (op & 30U) >> 1;
      Value = VFPThumb2PostEncoder(MI, Value);
      break;
    }
    case ARM::LDRH:
    case ARM::LDRSB:
    case ARM::LDRSH:
    case ARM::STRH: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(4));
      Value |= (op & 15U) << 28;
      // op: addr
      op = getAddrMode3OpValue(MI, 1);
      Value |= (op & 256U) << 15;
      Value |= (op & 8192U) << 9;
      Value |= (op & 7680U) << 7;
      Value |= (op & 240U) << 4;
      Value |= op & 15U;
      // op: Rt
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 12;
      break;
    }
    case ARM::LDRHTi:
    case ARM::LDRSBTi:
    case ARM::LDRSHTi: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(4));
      Value |= (op & 15U) << 28;
      // op: addr
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 15U) << 16;
      // op: Rt
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 12;
      // op: offset
      op = getMachineOpValue(MI, MI.getOperand(3));
      Value |= (op & 256U) << 15;
      Value |= (op & 240U) << 4;
      Value |= op & 15U;
      break;
    }
    case ARM::STRHTi: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(4));
      Value |= (op & 15U) << 28;
      // op: addr
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 15U) << 16;
      // op: Rt
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 15U) << 12;
      // op: offset
      op = getMachineOpValue(MI, MI.getOperand(3));
      Value |= (op & 256U) << 15;
      Value |= (op & 240U) << 4;
      Value |= op & 15U;
      break;
    }
    case ARM::ADCrsi:
    case ARM::ADDrsi:
    case ARM::ANDrsi:
    case ARM::BICrsi:
    case ARM::EORrsi:
    case ARM::ORRrsi:
    case ARM::RSBrsi:
    case ARM::RSCrsi:
    case ARM::SBCrsi:
    case ARM::SUBrsi: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(4));
      Value |= (op & 15U) << 28;
      // op: s
      op = getCCOutOpValue(MI, 6);
      Value |= (op & 1U) << 20;
      // op: Rd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 12;
      // op: Rn
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 15U) << 16;
      // op: shift
      op = getSORegImmOpValue(MI, 2);
      Value |= op & 4064U;
      Value |= op & 15U;
      break;
    }
    case ARM::MVNsr: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(4));
      Value |= (op & 15U) << 28;
      // op: s
      op = getCCOutOpValue(MI, 6);
      Value |= (op & 1U) << 20;
      // op: Rd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 12;
      // op: shift
      op = getSORegRegOpValue(MI, 1);
      Value |= op & 3840U;
      Value |= op & 96U;
      Value |= op & 15U;
      break;
    }
    case ARM::MOVsr: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(4));
      Value |= (op & 15U) << 28;
      // op: s
      op = getCCOutOpValue(MI, 6);
      Value |= (op & 1U) << 20;
      // op: Rd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 12;
      // op: src
      op = getSORegRegOpValue(MI, 1);
      Value |= op & 3840U;
      Value |= op & 96U;
      Value |= op & 15U;
      break;
    }
    case ARM::MLA: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(4));
      Value |= (op & 15U) << 28;
      // op: s
      op = getCCOutOpValue(MI, 6);
      Value |= (op & 1U) << 20;
      // op: Rd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 16;
      // op: Rm
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 15U) << 8;
      // op: Rn
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= op & 15U;
      // op: Ra
      op = getMachineOpValue(MI, MI.getOperand(3));
      Value |= (op & 15U) << 12;
      break;
    }
    case ARM::SMLAL:
    case ARM::SMULL:
    case ARM::UMLAL:
    case ARM::UMULL: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(4));
      Value |= (op & 15U) << 28;
      // op: s
      op = getCCOutOpValue(MI, 6);
      Value |= (op & 1U) << 20;
      // op: RdLo
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 12;
      // op: RdHi
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 15U) << 16;
      // op: Rm
      op = getMachineOpValue(MI, MI.getOperand(3));
      Value |= (op & 15U) << 8;
      // op: Rn
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= op & 15U;
      break;
    }
    case ARM::VMOVRRS:
    case ARM::VMOVSRR: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(4));
      Value |= (op & 15U) << 28;
      Value = VFPThumb2PostEncoder(MI, Value);
      break;
    }
    case ARM::ADDSrsr:
    case ARM::SUBSrsr: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(5));
      Value |= (op & 15U) << 28;
      // op: Rd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 12;
      // op: Rn
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 15U) << 16;
      // op: shift
      op = getSORegRegOpValue(MI, 2);
      Value |= op & 3840U;
      Value |= op & 96U;
      Value |= op & 15U;
      break;
    }
    case ARM::BFI4p: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(5));
      Value |= (op & 15U) << 28;
      // op: Rd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 12;
      // op: Rn
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= op & 15U;
      // op: lsb
      op = getMachineOpValue(MI, MI.getOperand(3));
      Value |= (op & 31U) << 7;
      // op: width
      op = getMsbOpValue(MI, 4);
      Value |= (op & 31U) << 16;
      break;
    }
    case ARM::LDRB_PRE:
    case ARM::LDR_PRE: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(5));
      Value |= (op & 15U) << 28;
      // op: Rt
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 12;
      // op: addr
      op = getAddrMode2OpValue(MI, 2);
      Value |= (op & 8192U) << 12;
      Value |= (op & 4096U) << 11;
      Value |= (op & 245760U) << 2;
      Value |= op & 4095U;
      break;
    }
    case ARM::LDRH_PRE:
    case ARM::LDRSB_PRE:
    case ARM::LDRSH_PRE: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(5));
      Value |= (op & 15U) << 28;
      // op: Rt
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 12;
      // op: addr
      op = getAddrMode3OpValue(MI, 2);
      Value |= (op & 256U) << 15;
      Value |= (op & 8192U) << 9;
      Value |= (op & 7680U) << 7;
      Value |= (op & 240U) << 4;
      Value |= op & 15U;
      break;
    }
    case ARM::LDRT_POST_REG: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(5));
      Value |= (op & 15U) << 28;
      // op: Rt
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 12;
      // op: offset
      op = getAddrMode2OffsetOpValue(MI, 3);
      Value |= (op & 4096U) << 11;
      Value |= op & 4064U;
      Value |= op & 15U;
      // op: addr
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 15U) << 16;
      break;
    }
    case ARM::LDRBT_POST_IMM:
    case ARM::LDRBT_POST_REG:
    case ARM::LDRB_POST_IMM:
    case ARM::LDRB_POST_REG:
    case ARM::LDRT_POST_IMM:
    case ARM::LDR_POST_IMM:
    case ARM::LDR_POST_REG: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(5));
      Value |= (op & 15U) << 28;
      // op: Rt
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 12;
      // op: offset
      op = getAddrMode2OffsetOpValue(MI, 3);
      Value |= (op & 4096U) << 11;
      Value |= op & 4095U;
      // op: addr
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 15U) << 16;
      break;
    }
    case ARM::LDRH_POST:
    case ARM::LDRSB_POST:
    case ARM::LDRSH_POST: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(5));
      Value |= (op & 15U) << 28;
      // op: Rt
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 12;
      // op: offset
      op = getAddrMode3OffsetOpValue(MI, 3);
      Value |= (op & 256U) << 15;
      Value |= (op & 512U) << 13;
      Value |= (op & 240U) << 4;
      Value |= op & 15U;
      // op: addr
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 15U) << 16;
      break;
    }
    case ARM::STRH_PRE: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(5));
      Value |= (op & 15U) << 28;
      // op: Rt
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 15U) << 12;
      // op: addr
      op = getAddrMode3OpValue(MI, 2);
      Value |= (op & 256U) << 15;
      Value |= (op & 8192U) << 9;
      Value |= (op & 7680U) << 7;
      Value |= (op & 240U) << 4;
      Value |= op & 15U;
      break;
    }
    case ARM::STRB_PRE_REG:
    case ARM::STR_PRE_REG: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(5));
      Value |= (op & 15U) << 28;
      // op: Rt
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 15U) << 12;
      // op: addr
      op = getLdStSORegOpValue(MI, 2);
      Value |= (op & 4096U) << 11;
      Value |= (op & 122880U) << 3;
      Value |= op & 4064U;
      Value |= op & 15U;
      break;
    }
    case ARM::STRBT_POST_REG:
    case ARM::STRT_POST_REG: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(5));
      Value |= (op & 15U) << 28;
      // op: Rt
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 15U) << 12;
      // op: offset
      op = getAddrMode2OffsetOpValue(MI, 3);
      Value |= (op & 4096U) << 11;
      Value |= op & 4064U;
      Value |= op & 15U;
      // op: addr
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 15U) << 16;
      break;
    }
    case ARM::STRBT_POST_IMM:
    case ARM::STRB_POST_IMM:
    case ARM::STRB_POST_REG:
    case ARM::STRT_POST_IMM:
    case ARM::STR_POST_IMM:
    case ARM::STR_POST_REG: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(5));
      Value |= (op & 15U) << 28;
      // op: Rt
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 15U) << 12;
      // op: offset
      op = getAddrMode2OffsetOpValue(MI, 3);
      Value |= (op & 4096U) << 11;
      Value |= op & 4095U;
      // op: addr
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 15U) << 16;
      break;
    }
    case ARM::STRH_POST: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(5));
      Value |= (op & 15U) << 28;
      // op: Rt
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 15U) << 12;
      // op: offset
      op = getAddrMode3OffsetOpValue(MI, 3);
      Value |= (op & 256U) << 15;
      Value |= (op & 512U) << 13;
      Value |= (op & 240U) << 4;
      Value |= op & 15U;
      // op: addr
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 15U) << 16;
      break;
    }
    case ARM::MCRR:
    case ARM::MRRC: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(5));
      Value |= (op & 15U) << 28;
      // op: Rt
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 15U) << 12;
      // op: Rt2
      op = getMachineOpValue(MI, MI.getOperand(3));
      Value |= (op & 15U) << 16;
      // op: cop
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 8;
      // op: opc1
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 15U) << 4;
      // op: CRm
      op = getMachineOpValue(MI, MI.getOperand(4));
      Value |= op & 15U;
      break;
    }
    case ARM::LDRD:
    case ARM::STRD: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(5));
      Value |= (op & 15U) << 28;
      // op: addr
      op = getAddrMode3OpValue(MI, 2);
      Value |= (op & 256U) << 15;
      Value |= (op & 8192U) << 9;
      Value |= (op & 7680U) << 7;
      Value |= (op & 240U) << 4;
      Value |= op & 15U;
      // op: Rt
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 12;
      break;
    }
    case ARM::LDRHTr:
    case ARM::LDRSBTr:
    case ARM::LDRSHTr: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(5));
      Value |= (op & 15U) << 28;
      // op: addr
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 15U) << 16;
      // op: Rt
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 12;
      // op: Rm
      op = getPostIdxRegOpValue(MI, 3);
      Value |= (op & 16U) << 19;
      Value |= op & 15U;
      break;
    }
    case ARM::STRHTr: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(5));
      Value |= (op & 15U) << 28;
      // op: addr
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 15U) << 16;
      // op: Rt
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 15U) << 12;
      // op: Rm
      op = getPostIdxRegOpValue(MI, 3);
      Value |= (op & 16U) << 19;
      Value |= op & 15U;
      break;
    }
    case ARM::ADCrsr:
    case ARM::ADDrsr:
    case ARM::ANDrsr:
    case ARM::BICrsr:
    case ARM::EORrsr:
    case ARM::ORRrsr:
    case ARM::RSBrsr:
    case ARM::RSCrsr:
    case ARM::SBCrsr:
    case ARM::SUBrsr: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(5));
      Value |= (op & 15U) << 28;
      // op: s
      op = getCCOutOpValue(MI, 7);
      Value |= (op & 1U) << 20;
      // op: Rd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 12;
      // op: Rn
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 15U) << 16;
      // op: shift
      op = getSORegRegOpValue(MI, 2);
      Value |= op & 3840U;
      Value |= op & 96U;
      Value |= op & 15U;
      break;
    }
    case ARM::LDRD_PRE: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(6));
      Value |= (op & 15U) << 28;
      // op: Rt
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 12;
      // op: addr
      op = getAddrMode3OpValue(MI, 3);
      Value |= (op & 256U) << 15;
      Value |= (op & 8192U) << 9;
      Value |= (op & 7680U) << 7;
      Value |= (op & 240U) << 4;
      Value |= op & 15U;
      break;
    }
    case ARM::MRC: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(6));
      Value |= (op & 15U) << 28;
      // op: Rt
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 12;
      // op: cop
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 15U) << 8;
      // op: opc1
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 7U) << 21;
      // op: opc2
      op = getMachineOpValue(MI, MI.getOperand(5));
      Value |= (op & 7U) << 5;
      // op: CRm
      op = getMachineOpValue(MI, MI.getOperand(4));
      Value |= op & 15U;
      // op: CRn
      op = getMachineOpValue(MI, MI.getOperand(3));
      Value |= (op & 15U) << 16;
      break;
    }
    case ARM::LDRD_POST: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(6));
      Value |= (op & 15U) << 28;
      // op: Rt
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 12;
      // op: offset
      op = getAddrMode3OffsetOpValue(MI, 4);
      Value |= (op & 256U) << 15;
      Value |= (op & 512U) << 13;
      Value |= (op & 240U) << 4;
      Value |= op & 15U;
      // op: addr
      op = getMachineOpValue(MI, MI.getOperand(3));
      Value |= (op & 15U) << 16;
      break;
    }
    case ARM::STRD_PRE: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(6));
      Value |= (op & 15U) << 28;
      // op: Rt
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 15U) << 12;
      // op: addr
      op = getAddrMode3OpValue(MI, 3);
      Value |= (op & 256U) << 15;
      Value |= (op & 8192U) << 9;
      Value |= (op & 7680U) << 7;
      Value |= (op & 240U) << 4;
      Value |= op & 15U;
      break;
    }
    case ARM::STRD_POST: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(6));
      Value |= (op & 15U) << 28;
      // op: Rt
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 15U) << 12;
      // op: offset
      op = getAddrMode3OffsetOpValue(MI, 4);
      Value |= (op & 256U) << 15;
      Value |= (op & 512U) << 13;
      Value |= (op & 240U) << 4;
      Value |= op & 15U;
      // op: addr
      op = getMachineOpValue(MI, MI.getOperand(3));
      Value |= (op & 15U) << 16;
      break;
    }
    case ARM::MCR: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(6));
      Value |= (op & 15U) << 28;
      // op: Rt
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 15U) << 12;
      // op: cop
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 8;
      // op: opc1
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 7U) << 21;
      // op: opc2
      op = getMachineOpValue(MI, MI.getOperand(5));
      Value |= (op & 7U) << 5;
      // op: CRm
      op = getMachineOpValue(MI, MI.getOperand(4));
      Value |= op & 15U;
      // op: CRn
      op = getMachineOpValue(MI, MI.getOperand(3));
      Value |= (op & 15U) << 16;
      break;
    }
    case ARM::CDP: {
      // op: p
      op = getMachineOpValue(MI, MI.getOperand(6));
      Value |= (op & 15U) << 28;
      // op: opc1
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 15U) << 20;
      // op: CRn
      op = getMachineOpValue(MI, MI.getOperand(3));
      Value |= (op & 15U) << 16;
      // op: CRd
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 15U) << 12;
      // op: cop
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 8;
      // op: opc2
      op = getMachineOpValue(MI, MI.getOperand(5));
      Value |= (op & 7U) << 5;
      // op: CRm
      op = getMachineOpValue(MI, MI.getOperand(4));
      Value |= op & 15U;
      break;
    }
    case ARM::tPUSH: {
      // op: regs
      op = getRegisterListOpValue(MI, 2);
      Value |= (op & 16384U) >> 6;
      Value |= op & 255U;
      break;
    }
    case ARM::tPOP: {
      // op: regs
      op = getRegisterListOpValue(MI, 2);
      Value |= (op & 32768U) >> 7;
      Value |= op & 255U;
      break;
    }
    case ARM::tADDspi:
    case ARM::tSUBspi: {
      // op: rhs
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= op & 127U;
      break;
    }
    case ARM::t2MOVr:
    case ARM::t2MVNr:
    case ARM::t2RRX: {
      // op: s
      op = getCCOutOpValue(MI, 4);
      Value |= (op & 1U) << 20;
      // op: Rd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 8;
      // op: Rm
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= op & 15U;
      break;
    }
    case ARM::t2MOVi:
    case ARM::t2MVNi: {
      // op: s
      op = getCCOutOpValue(MI, 4);
      Value |= (op & 1U) << 20;
      // op: Rd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 8;
      // op: imm
      op = getT2SOImmOpValue(MI, 1);
      Value |= (op & 2048U) << 15;
      Value |= (op & 1792U) << 4;
      Value |= op & 255U;
      break;
    }
    case ARM::t2LSLri:
    case ARM::t2RORri: {
      // op: s
      op = getCCOutOpValue(MI, 5);
      Value |= (op & 1U) << 20;
      // op: Rd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 8;
      // op: Rm
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= op & 15U;
      // op: imm
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= (op & 28U) << 10;
      Value |= (op & 3U) << 6;
      break;
    }
    case ARM::t2ASRri:
    case ARM::t2LSRri: {
      // op: s
      op = getCCOutOpValue(MI, 5);
      Value |= (op & 1U) << 20;
      // op: Rd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 8;
      // op: Rm
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= op & 15U;
      // op: imm
      op = getThumbSRImmOpValue(MI, 2);
      Value |= (op & 28U) << 10;
      Value |= (op & 3U) << 6;
      break;
    }
    case ARM::t2ADCrr:
    case ARM::t2ADDrr:
    case ARM::t2ANDrr:
    case ARM::t2ASRrr:
    case ARM::t2BICrr:
    case ARM::t2EORrr:
    case ARM::t2LSLrr:
    case ARM::t2LSRrr:
    case ARM::t2ORNrr:
    case ARM::t2ORRrr:
    case ARM::t2RORrr:
    case ARM::t2RSBrr:
    case ARM::t2SBCrr:
    case ARM::t2SUBrr: {
      // op: s
      op = getCCOutOpValue(MI, 5);
      Value |= (op & 1U) << 20;
      // op: Rd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 8;
      // op: Rn
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 15U) << 16;
      // op: Rm
      op = getMachineOpValue(MI, MI.getOperand(2));
      Value |= op & 15U;
      break;
    }
    case ARM::t2ADCri:
    case ARM::t2ADDri:
    case ARM::t2ANDri:
    case ARM::t2BICri:
    case ARM::t2EORri:
    case ARM::t2ORNri:
    case ARM::t2ORRri:
    case ARM::t2RSBri:
    case ARM::t2SBCri:
    case ARM::t2SUBri: {
      // op: s
      op = getCCOutOpValue(MI, 5);
      Value |= (op & 1U) << 20;
      // op: Rd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 8;
      // op: Rn
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 15U) << 16;
      // op: imm
      op = getT2SOImmOpValue(MI, 2);
      Value |= (op & 2048U) << 15;
      Value |= (op & 1792U) << 4;
      Value |= op & 255U;
      break;
    }
    case ARM::t2MVNs: {
      // op: s
      op = getCCOutOpValue(MI, 5);
      Value |= (op & 1U) << 20;
      // op: Rd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 8;
      // op: ShiftedRm
      op = getT2SORegOpValue(MI, 1);
      Value |= (op & 3584U) << 3;
      Value |= (op & 480U) >> 1;
      Value |= op & 15U;
      break;
    }
    case ARM::t2ADCrs:
    case ARM::t2ADDrs:
    case ARM::t2ANDrs:
    case ARM::t2BICrs:
    case ARM::t2EORrs:
    case ARM::t2ORNrs:
    case ARM::t2ORRrs:
    case ARM::t2RSBrs:
    case ARM::t2SBCrs:
    case ARM::t2SUBrs: {
      // op: s
      op = getCCOutOpValue(MI, 6);
      Value |= (op & 1U) << 20;
      // op: Rd
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= (op & 15U) << 8;
      // op: Rn
      op = getMachineOpValue(MI, MI.getOperand(1));
      Value |= (op & 15U) << 16;
      // op: ShiftedRm
      op = getT2SORegOpValue(MI, 2);
      Value |= (op & 3584U) << 3;
      Value |= (op & 480U) >> 1;
      Value |= op & 15U;
      break;
    }
    case ARM::PLDWrs:
    case ARM::PLDrs:
    case ARM::PLIrs: {
      // op: shift
      op = getLdStSORegOpValue(MI, 0);
      Value |= (op & 4096U) << 11;
      Value |= (op & 122880U) << 3;
      Value |= op & 4095U;
      break;
    }
    case ARM::BLXi: {
      // op: target
      op = getARMBranchTargetOpValue(MI, 0);
      Value |= (op & 1U) << 24;
      Value |= (op & 33554430U) >> 1;
      break;
    }
    case ARM::tB: {
      // op: target
      op = getThumbBRTargetOpValue(MI, 0);
      Value |= op & 2047U;
      break;
    }
    case ARM::tCBNZ:
    case ARM::tCBZ: {
      // op: target
      op = getThumbCBTargetOpValue(MI, 1);
      Value |= (op & 32U) << 4;
      Value |= (op & 31U) << 3;
      // op: Rn
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= op & 7U;
      break;
    }
    case ARM::t2B: {
      // op: target
      op = getUnconditionalBranchTargetOpValue(MI, 0);
      Value |= (op & 524288U) << 7;
      Value |= (op & 129024U) << 5;
      Value |= (op & 131072U) >> 4;
      Value |= (op & 262144U) >> 7;
      Value |= op & 2047U;
      break;
    }
    case ARM::tBKPT: {
      // op: val
      op = getMachineOpValue(MI, MI.getOperand(0));
      Value |= op & 255U;
      break;
    }
  default:
    std::string msg;
    raw_string_ostream Msg(msg);
    Msg << "Not supported instr: " << MI;
    report_fatal_error(Msg.str());
  }
  return Value;
}

