
uTenux/app/usermain/src/inittask_def.c,44
EXPORT const T_CTSK knl_c_init_task 27,642

uTenux/app/usermain/src/inittask_def.h,220
#define _INITTASK_DEF_21,562
#define INITTASK_EXINF	30,687
#define INITTASK_TSKATR	31,717
#define INITTASK_ITSKPRI	32,762
#define INITTASK_STKSZ	33,803
#define INITTASK_DSNAME	34,833
#define INITTASK_STACK	35,868

uTenux/app/usermain/src/usermain.c,369
typedef struct u_msg 26,628
	VP	msgque[msgque27,651
	UB  *usrmsg;usrmsg28,712
} U_MSG;29,760
static ID TaskID_A;36,929
static ID TaskID_B;37,949
static ID MbxID_S;38,969
static ID MbxID_R;39,988
ER MbxSample(50,1320
void MbxSampleTaskA(115,3010
void MbxSampleTaskB(171,4643
void MbxSamplePutErcd(208,5590
UW ltostr(272,7376
EXPORT	INT	usermain(342,8930

uTenux/autosar/include/ComStack_Types.h,1176
#define COMSTACK_TYPES_H_45,2124
#define ECUC_SW_MAJOR_VERSION 47,2151
#define ECUC_SW_MINOR_VERSION 48,2185
#define ECUC_SW_PATCH_VERSION 49,2219
typedef uint16 PduIdType;68,2951
typedef uint16 PduLengthType;69,2977
	uint8 *SduDataPtr;SduDataPtr71,3024
	PduLengthType SduLength;72,3061
} PduInfoType;73,3108
	TP_DATACONF,76,3139
	TP_DATARETRY,77,3153
	TP_CONFPENDING,78,3168
	TP_NORETRY,79,3185
} TpDataStateType;80,3198
	TpDataStateType TpDataState;83,3235
	PduLengthType TxTpDataCnt;84,3265
} RetryInfoType;85,3293
	BUFREQ_OK=88,3326
	BUFREQ_NOT_OK,89,3340
	BUFREQ_BUSY,90,3356
	BUFREQ_OVFL91,3370
} BufReq_ReturnType;92,3383
typedef uint8 NotifResultType;98,3522
#define NTFRSLT_OK	100,3554
#define NTFRSLT_E_NOT_OK	101,3583
#define NTFRSLT_E_CANCELATION_NOT_OK	102,3616
#define NTFRSLT_E_WRONG_SN 103,3658
#define NTFRSLT_E_NO_BUFFER 104,3694
typedef uint8 BusTrcvErrorType;109,3750
#define BUSTRCV_NO_ERROR	112,3784
#define BUSBUSTRCV_E_ERROR	113,3814
#define COMSTACKTYPE_AR_MINOR_VERSION	116,3848
#define COMSTACKTYPE_AR_MAJOR_VERSION	117,3889
#define COMSTACKTYPE_AR_PATCH_VERSION	118,3930
typedef uint8 NetworkHandleType;120,3972

uTenux/autosar/include/Std_Types.h,355
#define _STD_TYPES_H_45,2120
#define FALSE	51,2236
#define TRUE	54,2282
#define MIN(58,2327
#define MAX(61,2395
typedef INT Std_ReturnType;64,2452
#define E_OK 66,2545
#define E_NOT_OK 67,2583
#define STD_HIGH	69,2628
#define STD_LOW	70,2651
#define STD_ACTIVE	72,2675
#define STD_IDLE	73,2700
#define STD_ON	75,2724
#define STD_OFF	76,2746

uTenux/autosar/include/sysdepend/app_mc9s12/Platform_Types0.h,865
#define _PLATFORM_TYPES_H_2,27
#define CPU_TYPE 4,55
#define CPU_BIT_ORDER 5,95
#define CPU_BYTE_ORDER 6,134
typedef unsigned int        boolean;8,179
typedef signed char         sint8;9,216
typedef unsigned char       uint8;10,259
typedef char				char_t;11,294
typedef signed short        sint16;12,318
typedef unsigned short      uint16;13,361
typedef signed long         sint32;14,404
typedef unsigned long       uint32;15,447
typedef unsigned long long  uint64;16,483
typedef unsigned int        uint8_least;17,576
typedef unsigned int        uint16_least;18,619
typedef unsigned long       uint32_least;19,662
typedef signed int          sint8_least;20,705
typedef signed int          sint16_least;21,748
typedef signed long         sint32_least;22,791
typedef float               float32;23,834
typedef double              float64;24,872

uTenux/autosar/include/sysdepend/Platform_Types.h,240
#define _PLATFORM_TYPES_H_45,2125
#define CPU_TYPE_16	47,2153
#define CPU_TYPE_32	48,2178
#define CPU_TYPE_64	49,2203
#define MSB_FIRST 51,2229
#define MSB_LAST 52,2249
#define HIGH_BYTE_FIRST 54,2270
#define HIGH_BYTE_LAST 55,2296

uTenux/autosar/mcal/config/Can/Can_Cfg.h,0

uTenux/autosar/mcal/config/Can/Can_PBCfg.c,0

uTenux/autosar/mcal/driver/Can/Can.c,0

uTenux/autosar/mcal/driver/Can/Can.h,935
#define _CAN_H_H44,2114
#define CAN_E_PARAM_POINTER 52,2385
#define CAN_E_PARAM_HANDLE 53,2422
#define CAN_E_PARAM_DLC 54,2459
#define CAN_E_PARAM_CONTROLLER 55,2493
#define CAN_E_UNINIT 57,2576
#define CAN_E_TRANSITION 59,2652
#define CAN_E_DATALOST 61,2690
#define CAN_INIT_SERVICE_ID 64,2780
#define CAN_MAINFUNCTION_WRITE_SERVICE_ID 65,2837
#define CAN_INITCONTROLLER_SERVICE_ID 66,2894
#define CAN_SETCONTROLLERMODE_SERVICE_ID 67,2951
#define CAN_DISABLECONTROLLERINTERRUPTS_SERVICE_ID 68,3008
#define CAN_ENABLECONTROLLERINTERRUPTS_SERVICE_ID 69,3065
#define CAN_WRITE_SERVICE_ID 70,3122
#define CAN_GETVERSIONINFO_SERVICE_ID 71,3179
#define CAN_MAINFUNCTION_READ_SERVICE_ID 72,3236
#define CAN_MAINFUNCTION_BUSOFF_SERVICE_ID 73,3293
#define CAN_MAINFUNCTION_WAKEUP_SERVICE_ID 74,3350
#define CAN_CBK_CHECKWAKEUP_SERVICE_ID 75,3407
    CAN_UNINIT 80,3591
    CAN_READY81,3611
} Can_DriverStateType;82,3625

uTenux/bin/app_mc9s12/chip_mc9s12dp512/Sources/datapage.c,1984
#define PPAGE_ADDR 32,1197
#define __PPAGE__34,1299
#define PPAGE_ADDR 38,1460
#define __PPAGE__40,1562
#define __DPAGE__49,1769
#define __EPAGE__50,1787
#define __PPAGE__51,1805
#define EPAGE_LOW_BOUND 56,1896
#define EPAGE_HIGH_BOUND 57,1929
#define DPAGE_LOW_BOUND 59,1963
#define DPAGE_HIGH_BOUND 60,1997
#define PPAGE_LOW_BOUND 62,2032
#define PPAGE_HIGH_BOUND 63,2079
#define REGISTER_BASE 65,2114
#define DPAGE_ADDR 67,2165
#define EPAGE_ADDR 70,2239
#define PPAGE_ADDR 73,2313
#define USE_SEVERAL_PAGES 101,3824
#define USE_SEVERAL_PAGES 104,4029
#define USE_SEVERAL_PAGES 107,4064
#define PAGE_ADDR 110,4150
#define PAGE_ADDR 112,4204
#define PAGE_ADDR 114,4258
static void NEAR _GET_PAGE_REG(154,5332
static void NEAR _GET_PAGE_REG(211,6854
static void NEAR _GET_PAGE_REG(253,8078
void NEAR _SET_PAGE(299,9596
void NEAR _LOAD_FAR_8(339,10715
void NEAR _LOAD_FAR_16(392,12565
void NEAR _LOAD_FAR_24(444,14427
void NEAR _LOAD_FAR_32(502,16622
void NEAR _STORE_FAR_8(557,18561
void NEAR _STORE_FAR_16(611,20439
void NEAR _STORE_FAR_24(666,22314
void NEAR _STORE_FAR_32(725,24470
void NEAR _FAR_COPY_RC(811,27408
void NEAR _FAR_COPY(888,30824
#define __HCS12XE_RAMHM_SET__1102,41552
void NEAR _CONV_GLOBAL_TO_LOGICAL(1132,42337
#define _REUSE_CONV_GLOBAL_TO_LOGICAL 1270,46324
void NEAR _CONV_GLOBAL_TO_NEAR(1276,46416
void NEAR _CONV_NEAR_TO_GLOBAL(1390,50089
void NEAR _CONV_STACK_NEAR_TO_GLOBAL(1513,53588
void NEAR _CONV_LOGICAL_TO_GLOBAL(1575,55248
void NEAR _FAR_COPY_GLOBAL_GLOBAL_RC(1730,60416
void NEAR _SET_PAGE_REG_HCS12X(1760,61106
void NEAR _FAR_COPY_GLOBAL_LOGICAL_RC(1796,61982
void NEAR _FAR_COPY_LOGICAL_GLOBAL_RC(1831,63121
void NEAR _FAR_COPY_LOGICAL_LOGICAL_RC(1865,64167
void NEAR _FAR_COPY_NEAR_GLOBAL_RC(1881,64437
void NEAR _FAR_COPY_NEAR_LOGICAL_RC(1895,64646
void NEAR _FAR_COPY_GLOBAL_NEAR_RC(1911,64910
void NEAR _FAR_COPY_LOGICAL_NEAR_RC(1925,65235
void NEAR _FAR_COPY_LOGICAL_GLOBAL(1947,65693

uTenux/bin/app_mc9s12/chip_mc9s12dp512/Sources/derivative.h,0

uTenux/bin/app_mc9s12/chip_mc9s12dp512/Sources/hidef.h,1112
#define _H_HIDEF_10,349
#define __MEDIUM__22,519
#define HALT 34,749
#define HALTX(35,802
#define HALT 37,895
#define HALTX(38,947
#define HALT_AND_QUIT 41,1058
#define EnableInterrupts 42,1096
#define DisableInterrupts 43,1136
#define __XGFUN_MANG2(44,1176
#define __XGFUN_MANG(45,1273
#define HALT 49,1466
#define HALTX(50,1507
#define HALT_AND_QUIT 51,1636
#define EnableInterrupts 52,1674
#define DisableInterrupts 53,1745
#undef FAR 55,1817
#undef NEAR 56,1838
#undef _FAR 57,1859
#undef _NEAR 58,1880
#define FAR 59,1901
#define NEAR 60,1922
#define _FAR 61,1943
#define _NEAR 62,1964
#define __XGFUN_MANG(64,1986
#define __GPAGE_SEG 78,2962
#define _COPCTL_ADR 88,3460
#define _COP_RST_ADR 89,3493
#define _COPCTL_ADR 91,3545
#define _COP_RST_ADR 92,3571
#define _ENABLE_COP(96,3638
#define _ENABLE_COP_X(97,3784
#define _DISABLE_COP(98,3849
#define _FEED_COP(99,3927
  #define far103,4128
  #define near104,4142
#define INIT_SP_FROM_STARTUP_DESC(111,4267
#define __PIC_JSR(127,4709
#define __PIC_JMP(128,4746
#define __PIC_JSR(130,4789
#define __PIC_JMP(131,4822

uTenux/bin/app_mc9s12/chip_mc9s12dp512/Sources/main.c,17
void main(6,126

uTenux/bin/app_mc9s12/chip_mc9s12dp512/Sources/mc9s12dp512.c,21450
volatile PORTESTR _PORTE;10,239
volatile DDRESTR _DDRE;11,332
volatile PEARSTR _PEAR;12,440
volatile MODESTR _MODE;13,544
volatile PUCRSTR _PUCR;14,635
volatile RDRIVSTR _RDRIV;15,737
volatile EBICTLSTR _EBICTL;16,841
volatile INITRMSTR _INITRM;17,949
volatile INITRGSTR _INITRG;18,1075
volatile INITEESTR _INITEE;19,1207
volatile MISCSTR _MISC;20,1336
volatile ITCRSTR _ITCR;21,1451
volatile ITESTSTR _ITEST;22,1560
volatile MEMSIZ0STR _MEMSIZ0;23,1661
volatile MEMSIZ1STR _MEMSIZ1;24,1764
volatile INTCRSTR _INTCR;25,1866
volatile HPRIOSTR _HPRIO;26,1970
volatile BKPCT0STR _BKPCT0;27,2076
volatile BKPCT1STR _BKPCT1;28,2183
volatile BKP0XSTR _BKP0X;29,2290
volatile BKP0HSTR _BKP0H;30,2418
volatile BKP0LSTR _BKP0L;31,2539
volatile BKP1XSTR _BKP1X;32,2659
volatile BKP1HSTR _BKP1H;33,2788
volatile BKP1LSTR _BKP1L;34,2917
volatile PPAGESTR _PPAGE;35,3045
volatile PORTKSTR _PORTK;36,3142
volatile DDRKSTR _DDRK;37,3240
volatile SYNRSTR _SYNR;38,3348
volatile REFDVSTR _REFDV;39,3450
volatile CRGFLGSTR _CRGFLG;40,3558
volatile CRGINTSTR _CRGINT;41,3654
volatile CLKSELSTR _CLKSEL;42,3761
volatile PLLCTLSTR _PLLCTL;43,3864
volatile RTICTLSTR _RTICTL;44,3966
volatile COPCTLSTR _COPCTL;45,4068
volatile ARMCOPSTR _ARMCOP;46,4170
volatile TIOSSTR _TIOS;47,4280
volatile CFORCSTR _CFORC;48,4399
volatile OC7MSTR _OC7M;49,4505
volatile OC7DSTR _OC7D;50,4613
volatile TSCR1STR _TSCR1;51,4721
volatile TTOVSTR _TTOV;52,4829
volatile TCTL1STR _TCTL1;53,4940
volatile TCTL2STR _TCTL2;54,5042
volatile TCTL3STR _TCTL3;55,5144
volatile TCTL4STR _TCTL4;56,5246
volatile TIESTR _TIE;57,5348
volatile TSCR2STR _TSCR2;58,5457
volatile TFLG1STR _TFLG1;59,5566
volatile TFLG2STR _TFLG2;60,5671
volatile PACTLSTR _PACTL;61,5776
volatile PAFLGSTR _PAFLG;62,5897
volatile MCCTLSTR _MCCTL;63,6008
volatile MCFLGSTR _MCFLG;64,6116
volatile ICPARSTR _ICPAR;65,6235
volatile DLYCTSTR _DLYCT;66,6353
volatile ICOVWSTR _ICOVW;67,6461
volatile ICSYSSTR _ICSYS;68,6571
volatile PBCTLSTR _PBCTL;69,6686
volatile PBFLGSTR _PBFLG;70,6807
volatile ATD0STAT0STR _ATD0STAT0;71,6918
volatile ATD0TEST1STR _ATD0TEST1;72,7019
volatile ATD0STAT1STR _ATD0STAT1;73,7115
volatile ATD0DIENSTR _ATD0DIEN;74,7216
volatile PORTAD0STR _PORTAD0;75,7321
volatile PWMESTR _PWME;76,7416
volatile PWMPOLSTR _PWMPOL;77,7513
volatile PWMCLKSTR _PWMCLK;78,7612
volatile PWMPRCLKSTR _PWMPRCLK;79,7715
volatile PWMCAESTR _PWMCAE;80,7827
volatile PWMCTLSTR _PWMCTL;81,7937
volatile PWMSCLASTR _PWMSCLA;82,8035
volatile PWMSCLBSTR _PWMSCLB;83,8133
volatile PWMSDNSTR _PWMSDN;84,8231
volatile SCI0CR1STR _SCI0CR1;85,8330
volatile SCI0CR2STR _SCI0CR2;86,8432
volatile SCI0SR1STR _SCI0SR1;87,8534
volatile SCI0SR2STR _SCI0SR2;88,8635
volatile SCI0DRHSTR _SCI0DRH;89,8736
volatile SCI0DRLSTR _SCI0DRL;90,8838
volatile SCI1CR1STR _SCI1CR1;91,8939
volatile SCI1CR2STR _SCI1CR2;92,9041
volatile SCI1SR1STR _SCI1SR1;93,9143
volatile SCI1SR2STR _SCI1SR2;94,9244
volatile SCI1DRHSTR _SCI1DRH;95,9345
volatile SCI1DRLSTR _SCI1DRL;96,9447
volatile SPI0CR1STR _SPI0CR1;97,9548
volatile SPI0CR2STR _SPI0CR2;98,9648
volatile SPI0BRSTR _SPI0BR;99,9750
volatile SPI0SRSTR _SPI0SR;100,9852
volatile SPI0DRSTR _SPI0DR;101,9951
volatile IBADSTR _IBAD;102,10048
volatile IBFDSTR _IBFD;103,10146
volatile IBCRSTR _IBCR;104,10254
volatile IBSRSTR _IBSR;105,10352
volatile IBDRSTR _IBDR;106,10449
volatile DLCBCR1STR _DLCBCR1;107,10548
volatile DLCBSVRSTR _DLCBSVR;108,10649
volatile DLCBCR2STR _DLCBCR2;109,10753
volatile DLCBDRSTR _DLCBDR;110,10854
volatile DLCBARDSTR _DLCBARD;111,10950
volatile DLCBRSRSTR _DLCBRSR;112,11065
volatile DLCSCRSTR _DLCSCR;113,11168
volatile SPI1CR1STR _SPI1CR1;114,11267
volatile SPI1CR2STR _SPI1CR2;115,11367
volatile SPI1BRSTR _SPI1BR;116,11469
volatile SPI1SRSTR _SPI1SR;117,11571
volatile SPI1DRSTR _SPI1DR;118,11670
volatile SPI2CR1STR _SPI2CR1;119,11767
volatile SPI2CR2STR _SPI2CR2;120,11867
volatile SPI2BRSTR _SPI2BR;121,11969
volatile SPI2SRSTR _SPI2SR;122,12071
volatile SPI2DRSTR _SPI2DR;123,12170
volatile FCLKDIVSTR _FCLKDIV;124,12267
volatile FSECSTR _FSEC;125,12373
volatile FCNFGSTR _FCNFG;126,12474
volatile FPROTSTR _FPROT;127,12580
volatile FSTATSTR _FSTAT;128,12683
volatile FCMDSTR _FCMD;129,12782
volatile ECLKDIVSTR _ECLKDIV;130,12893
volatile ECNFGSTR _ECNFG;131,13000
volatile EPROTSTR _EPROT;132,13107
volatile ESTATSTR _ESTAT;133,13211
volatile ECMDSTR _ECMD;134,13311
volatile ATD1STAT0STR _ATD1STAT0;135,13423
volatile ATD1TEST1STR _ATD1TEST1;136,13524
volatile ATD1STAT1STR _ATD1STAT1;137,13620
volatile ATD1DIENSTR _ATD1DIEN;138,13721
volatile PORTAD1STR _PORTAD1;139,13826
volatile CAN0CTL0STR _CAN0CTL0;140,13921
volatile CAN0CTL1STR _CAN0CTL1;141,14025
volatile CAN0BTR0STR _CAN0BTR0;142,14129
volatile CAN0BTR1STR _CAN0BTR1;143,14236
volatile CAN0RFLGSTR _CAN0RFLG;144,14343
volatile CAN0RIERSTR _CAN0RIER;145,14451
volatile CAN0TFLGSTR _CAN0TFLG;146,14571
volatile CAN0TIERSTR _CAN0TIER;147,14682
volatile CAN0TARQSTR _CAN0TARQ;148,14805
volatile CAN0TAAKSTR _CAN0TAAK;149,14924
volatile CAN0TBSELSTR _CAN0TBSEL;150,15043
volatile CAN0IDACSTR _CAN0IDAC;151,15154
volatile CAN0RXERRSTR _CAN0RXERR;152,15278
volatile CAN0TXERRSTR _CAN0TXERR;153,15394
volatile CAN0IDAR0STR _CAN0IDAR0;154,15511
volatile CAN0IDAR1STR _CAN0IDAR1;155,15629
volatile CAN0IDAR2STR _CAN0IDAR2;156,15747
volatile CAN0IDAR3STR _CAN0IDAR3;157,15865
volatile CAN0IDMR0STR _CAN0IDMR0;158,15983
volatile CAN0IDMR1STR _CAN0IDMR1;159,16095
volatile CAN0IDMR2STR _CAN0IDMR2;160,16207
volatile CAN0IDMR3STR _CAN0IDMR3;161,16319
volatile CAN0IDAR4STR _CAN0IDAR4;162,16431
volatile CAN0IDAR5STR _CAN0IDAR5;163,16549
volatile CAN0IDAR6STR _CAN0IDAR6;164,16667
volatile CAN0IDAR7STR _CAN0IDAR7;165,16785
volatile CAN0IDMR4STR _CAN0IDMR4;166,16903
volatile CAN0IDMR5STR _CAN0IDMR5;167,17015
volatile CAN0IDMR6STR _CAN0IDMR6;168,17127
volatile CAN0IDMR7STR _CAN0IDMR7;169,17239
volatile CAN0RXIDR0STR _CAN0RXIDR0;170,17351
volatile CAN0RXIDR1STR _CAN0RXIDR1;171,17466
volatile CAN0RXIDR2STR _CAN0RXIDR2;172,17581
volatile CAN0RXIDR3STR _CAN0RXIDR3;173,17696
volatile CAN0RXDSR0STR _CAN0RXDSR0;174,17811
volatile CAN0RXDSR1STR _CAN0RXDSR1;175,17928
volatile CAN0RXDSR2STR _CAN0RXDSR2;176,18045
volatile CAN0RXDSR3STR _CAN0RXDSR3;177,18162
volatile CAN0RXDSR4STR _CAN0RXDSR4;178,18279
volatile CAN0RXDSR5STR _CAN0RXDSR5;179,18396
volatile CAN0RXDSR6STR _CAN0RXDSR6;180,18513
volatile CAN0RXDSR7STR _CAN0RXDSR7;181,18630
volatile CAN0RXDLRSTR _CAN0RXDLR;182,18747
volatile CAN0TXIDR0STR _CAN0TXIDR0;183,18861
volatile CAN0TXIDR1STR _CAN0TXIDR1;184,18977
volatile CAN0TXIDR2STR _CAN0TXIDR2;185,19093
volatile CAN0TXIDR3STR _CAN0TXIDR3;186,19209
volatile CAN0TXDSR0STR _CAN0TXDSR0;187,19325
volatile CAN0TXDSR1STR _CAN0TXDSR1;188,19443
volatile CAN0TXDSR2STR _CAN0TXDSR2;189,19561
volatile CAN0TXDSR3STR _CAN0TXDSR3;190,19679
volatile CAN0TXDSR4STR _CAN0TXDSR4;191,19797
volatile CAN0TXDSR5STR _CAN0TXDSR5;192,19915
volatile CAN0TXDSR6STR _CAN0TXDSR6;193,20033
volatile CAN0TXDSR7STR _CAN0TXDSR7;194,20151
volatile CAN0TXDLRSTR _CAN0TXDLR;195,20269
volatile CAN0TXTBPRSTR _CAN0TXTBPR;196,20384
volatile CAN1CTL0STR _CAN1CTL0;197,20494
volatile CAN1CTL1STR _CAN1CTL1;198,20598
volatile CAN1BTR0STR _CAN1BTR0;199,20702
volatile CAN1BTR1STR _CAN1BTR1;200,20809
volatile CAN1RFLGSTR _CAN1RFLG;201,20916
volatile CAN1RIERSTR _CAN1RIER;202,21024
volatile CAN1TFLGSTR _CAN1TFLG;203,21144
volatile CAN1TIERSTR _CAN1TIER;204,21255
volatile CAN1TARQSTR _CAN1TARQ;205,21378
volatile CAN1TAAKSTR _CAN1TAAK;206,21497
volatile CAN1TBSELSTR _CAN1TBSEL;207,21616
volatile CAN1IDACSTR _CAN1IDAC;208,21727
volatile CAN1RXERRSTR _CAN1RXERR;209,21851
volatile CAN1TXERRSTR _CAN1TXERR;210,21967
volatile CAN1IDAR0STR _CAN1IDAR0;211,22084
volatile CAN1IDAR1STR _CAN1IDAR1;212,22202
volatile CAN1IDAR2STR _CAN1IDAR2;213,22320
volatile CAN1IDAR3STR _CAN1IDAR3;214,22438
volatile CAN1IDMR0STR _CAN1IDMR0;215,22556
volatile CAN1IDMR1STR _CAN1IDMR1;216,22668
volatile CAN1IDMR2STR _CAN1IDMR2;217,22780
volatile CAN1IDMR3STR _CAN1IDMR3;218,22892
volatile CAN1IDAR4STR _CAN1IDAR4;219,23004
volatile CAN1IDAR5STR _CAN1IDAR5;220,23122
volatile CAN1IDAR6STR _CAN1IDAR6;221,23240
volatile CAN1IDAR7STR _CAN1IDAR7;222,23358
volatile CAN1IDMR4STR _CAN1IDMR4;223,23476
volatile CAN1IDMR5STR _CAN1IDMR5;224,23588
volatile CAN1IDMR6STR _CAN1IDMR6;225,23700
volatile CAN1IDMR7STR _CAN1IDMR7;226,23812
volatile CAN1RXIDR0STR _CAN1RXIDR0;227,23924
volatile CAN1RXIDR1STR _CAN1RXIDR1;228,24039
volatile CAN1RXIDR2STR _CAN1RXIDR2;229,24154
volatile CAN1RXIDR3STR _CAN1RXIDR3;230,24269
volatile CAN1RXDSR0STR _CAN1RXDSR0;231,24384
volatile CAN1RXDSR1STR _CAN1RXDSR1;232,24501
volatile CAN1RXDSR2STR _CAN1RXDSR2;233,24618
volatile CAN1RXDSR3STR _CAN1RXDSR3;234,24735
volatile CAN1RXDSR4STR _CAN1RXDSR4;235,24852
volatile CAN1RXDSR5STR _CAN1RXDSR5;236,24969
volatile CAN1RXDSR6STR _CAN1RXDSR6;237,25086
volatile CAN1RXDSR7STR _CAN1RXDSR7;238,25203
volatile CAN1RXDLRSTR _CAN1RXDLR;239,25320
volatile CAN1TXIDR0STR _CAN1TXIDR0;240,25434
volatile CAN1TXIDR1STR _CAN1TXIDR1;241,25550
volatile CAN1TXIDR2STR _CAN1TXIDR2;242,25666
volatile CAN1TXIDR3STR _CAN1TXIDR3;243,25782
volatile CAN1TXDSR0STR _CAN1TXDSR0;244,25898
volatile CAN1TXDSR1STR _CAN1TXDSR1;245,26016
volatile CAN1TXDSR2STR _CAN1TXDSR2;246,26134
volatile CAN1TXDSR3STR _CAN1TXDSR3;247,26252
volatile CAN1TXDSR4STR _CAN1TXDSR4;248,26370
volatile CAN1TXDSR5STR _CAN1TXDSR5;249,26488
volatile CAN1TXDSR6STR _CAN1TXDSR6;250,26606
volatile CAN1TXDSR7STR _CAN1TXDSR7;251,26724
volatile CAN1TXDLRSTR _CAN1TXDLR;252,26842
volatile CAN1TXTBPRSTR _CAN1TXTBPR;253,26957
volatile CAN2CTL0STR _CAN2CTL0;254,27067
volatile CAN2CTL1STR _CAN2CTL1;255,27171
volatile CAN2BTR0STR _CAN2BTR0;256,27275
volatile CAN2BTR1STR _CAN2BTR1;257,27382
volatile CAN2RFLGSTR _CAN2RFLG;258,27489
volatile CAN2RIERSTR _CAN2RIER;259,27597
volatile CAN2TFLGSTR _CAN2TFLG;260,27717
volatile CAN2TIERSTR _CAN2TIER;261,27828
volatile CAN2TARQSTR _CAN2TARQ;262,27951
volatile CAN2TAAKSTR _CAN2TAAK;263,28070
volatile CAN2TBSELSTR _CAN2TBSEL;264,28189
volatile CAN2IDACSTR _CAN2IDAC;265,28300
volatile CAN2RXERRSTR _CAN2RXERR;266,28424
volatile CAN2TXERRSTR _CAN2TXERR;267,28540
volatile CAN2IDAR0STR _CAN2IDAR0;268,28657
volatile CAN2IDAR1STR _CAN2IDAR1;269,28775
volatile CAN2IDAR2STR _CAN2IDAR2;270,28893
volatile CAN2IDAR3STR _CAN2IDAR3;271,29011
volatile CAN2IDMR0STR _CAN2IDMR0;272,29129
volatile CAN2IDMR1STR _CAN2IDMR1;273,29241
volatile CAN2IDMR2STR _CAN2IDMR2;274,29353
volatile CAN2IDMR3STR _CAN2IDMR3;275,29465
volatile CAN2IDAR4STR _CAN2IDAR4;276,29577
volatile CAN2IDAR5STR _CAN2IDAR5;277,29695
volatile CAN2IDAR6STR _CAN2IDAR6;278,29813
volatile CAN2IDAR7STR _CAN2IDAR7;279,29931
volatile CAN2IDMR4STR _CAN2IDMR4;280,30049
volatile CAN2IDMR5STR _CAN2IDMR5;281,30161
volatile CAN2IDMR6STR _CAN2IDMR6;282,30273
volatile CAN2IDMR7STR _CAN2IDMR7;283,30385
volatile CAN2RXIDR0STR _CAN2RXIDR0;284,30497
volatile CAN2RXIDR1STR _CAN2RXIDR1;285,30612
volatile CAN2RXIDR2STR _CAN2RXIDR2;286,30727
volatile CAN2RXIDR3STR _CAN2RXIDR3;287,30842
volatile CAN2RXDSR0STR _CAN2RXDSR0;288,30957
volatile CAN2RXDSR1STR _CAN2RXDSR1;289,31074
volatile CAN2RXDSR2STR _CAN2RXDSR2;290,31191
volatile CAN2RXDSR3STR _CAN2RXDSR3;291,31308
volatile CAN2RXDSR4STR _CAN2RXDSR4;292,31425
volatile CAN2RXDSR5STR _CAN2RXDSR5;293,31542
volatile CAN2RXDSR6STR _CAN2RXDSR6;294,31659
volatile CAN2RXDSR7STR _CAN2RXDSR7;295,31776
volatile CAN2RXDLRSTR _CAN2RXDLR;296,31893
volatile CAN2TXIDR0STR _CAN2TXIDR0;297,32007
volatile CAN2TXIDR1STR _CAN2TXIDR1;298,32123
volatile CAN2TXIDR2STR _CAN2TXIDR2;299,32239
volatile CAN2TXIDR3STR _CAN2TXIDR3;300,32355
volatile CAN2TXDSR0STR _CAN2TXDSR0;301,32471
volatile CAN2TXDSR1STR _CAN2TXDSR1;302,32589
volatile CAN2TXDSR2STR _CAN2TXDSR2;303,32707
volatile CAN2TXDSR3STR _CAN2TXDSR3;304,32825
volatile CAN2TXDSR4STR _CAN2TXDSR4;305,32943
volatile CAN2TXDSR5STR _CAN2TXDSR5;306,33061
volatile CAN2TXDSR6STR _CAN2TXDSR6;307,33179
volatile CAN2TXDSR7STR _CAN2TXDSR7;308,33297
volatile CAN2TXDLRSTR _CAN2TXDLR;309,33415
volatile CAN2TXTBPRSTR _CAN2TXTBPR;310,33530
volatile CAN3CTL0STR _CAN3CTL0;311,33640
volatile CAN3CTL1STR _CAN3CTL1;312,33744
volatile CAN3BTR0STR _CAN3BTR0;313,33848
volatile CAN3BTR1STR _CAN3BTR1;314,33955
volatile CAN3RFLGSTR _CAN3RFLG;315,34062
volatile CAN3RIERSTR _CAN3RIER;316,34170
volatile CAN3TFLGSTR _CAN3TFLG;317,34290
volatile CAN3TIERSTR _CAN3TIER;318,34401
volatile CAN3TARQSTR _CAN3TARQ;319,34524
volatile CAN3TAAKSTR _CAN3TAAK;320,34643
volatile CAN3TBSELSTR _CAN3TBSEL;321,34762
volatile CAN3IDACSTR _CAN3IDAC;322,34873
volatile CAN3RXERRSTR _CAN3RXERR;323,34997
volatile CAN3TXERRSTR _CAN3TXERR;324,35113
volatile CAN3IDAR0STR _CAN3IDAR0;325,35230
volatile CAN3IDAR1STR _CAN3IDAR1;326,35348
volatile CAN3IDAR2STR _CAN3IDAR2;327,35466
volatile CAN3IDAR3STR _CAN3IDAR3;328,35584
volatile CAN3IDMR0STR _CAN3IDMR0;329,35702
volatile CAN3IDMR1STR _CAN3IDMR1;330,35814
volatile CAN3IDMR2STR _CAN3IDMR2;331,35926
volatile CAN3IDMR3STR _CAN3IDMR3;332,36038
volatile CAN3IDAR4STR _CAN3IDAR4;333,36150
volatile CAN3IDAR5STR _CAN3IDAR5;334,36268
volatile CAN3IDAR6STR _CAN3IDAR6;335,36386
volatile CAN3IDAR7STR _CAN3IDAR7;336,36504
volatile CAN3IDMR4STR _CAN3IDMR4;337,36622
volatile CAN3IDMR5STR _CAN3IDMR5;338,36734
volatile CAN3IDMR6STR _CAN3IDMR6;339,36846
volatile CAN3IDMR7STR _CAN3IDMR7;340,36958
volatile CAN3RXIDR0STR _CAN3RXIDR0;341,37070
volatile CAN3RXIDR1STR _CAN3RXIDR1;342,37185
volatile CAN3RXIDR2STR _CAN3RXIDR2;343,37300
volatile CAN3RXIDR3STR _CAN3RXIDR3;344,37415
volatile CAN3RXDSR0STR _CAN3RXDSR0;345,37530
volatile CAN3RXDSR1STR _CAN3RXDSR1;346,37647
volatile CAN3RXDSR2STR _CAN3RXDSR2;347,37764
volatile CAN3RXDSR3STR _CAN3RXDSR3;348,37881
volatile CAN3RXDSR4STR _CAN3RXDSR4;349,37998
volatile CAN3RXDSR5STR _CAN3RXDSR5;350,38115
volatile CAN3RXDSR6STR _CAN3RXDSR6;351,38232
volatile CAN3RXDSR7STR _CAN3RXDSR7;352,38349
volatile CAN3RXDLRSTR _CAN3RXDLR;353,38466
volatile CAN3TXIDR0STR _CAN3TXIDR0;354,38580
volatile CAN3TXIDR1STR _CAN3TXIDR1;355,38696
volatile CAN3TXIDR2STR _CAN3TXIDR2;356,38812
volatile CAN3TXIDR3STR _CAN3TXIDR3;357,38928
volatile CAN3TXDSR0STR _CAN3TXDSR0;358,39044
volatile CAN3TXDSR1STR _CAN3TXDSR1;359,39162
volatile CAN3TXDSR2STR _CAN3TXDSR2;360,39280
volatile CAN3TXDSR3STR _CAN3TXDSR3;361,39398
volatile CAN3TXDSR4STR _CAN3TXDSR4;362,39516
volatile CAN3TXDSR5STR _CAN3TXDSR5;363,39634
volatile CAN3TXDSR6STR _CAN3TXDSR6;364,39752
volatile CAN3TXDSR7STR _CAN3TXDSR7;365,39870
volatile CAN3TXDLRSTR _CAN3TXDLR;366,39988
volatile CAN3TXTBPRSTR _CAN3TXTBPR;367,40103
volatile PTTSTR _PTT;368,40213
volatile PTITSTR _PTIT;369,40310
volatile DDRTSTR _DDRT;370,40409
volatile RDRTSTR _RDRT;371,40517
volatile PERTSTR _PERT;372,40624
volatile PPSTSTR _PPST;373,40736
volatile PTSSTR _PTS;374,40845
volatile PTISSTR _PTIS;375,40942
volatile DDRSSTR _DDRS;376,41041
volatile RDRSSTR _RDRS;377,41149
volatile PERSSTR _PERS;378,41256
volatile PPSSSTR _PPSS;379,41368
volatile WOMSSTR _WOMS;380,41477
volatile PTMSTR _PTM;381,41584
volatile PTIMSTR _PTIM;382,41681
volatile DDRMSTR _DDRM;383,41780
volatile RDRMSTR _RDRM;384,41888
volatile PERMSTR _PERM;385,41995
volatile PPSMSTR _PPSM;386,42107
volatile WOMMSTR _WOMM;387,42216
volatile MODRRSTR _MODRR;388,42323
volatile PTPSTR _PTP;389,42424
volatile PTIPSTR _PTIP;390,42521
volatile DDRPSTR _DDRP;391,42620
volatile RDRPSTR _RDRP;392,42728
volatile PERPSTR _PERP;393,42835
volatile PPSPSTR _PPSP;394,42947
volatile PIEPSTR _PIEP;395,43056
volatile PIFPSTR _PIFP;396,43166
volatile PTHSTR _PTH;397,43274
volatile PTIHSTR _PTIH;398,43371
volatile DDRHSTR _DDRH;399,43470
volatile RDRHSTR _RDRH;400,43578
volatile PERHSTR _PERH;401,43685
volatile PPSHSTR _PPSH;402,43797
volatile PIEHSTR _PIEH;403,43906
volatile PIFHSTR _PIFH;404,44016
volatile PTJSTR _PTJ;405,44124
volatile PTIJSTR _PTIJ;406,44221
volatile DDRJSTR _DDRJ;407,44320
volatile RDRJSTR _RDRJ;408,44428
volatile PERJSTR _PERJ;409,44535
volatile PPSJSTR _PPSJ;410,44647
volatile PIEJSTR _PIEJ;411,44756
volatile PIFJSTR _PIFJ;412,44866
volatile CAN4CTL0STR _CAN4CTL0;413,44974
volatile CAN4CTL1STR _CAN4CTL1;414,45077
volatile CAN4BTR0STR _CAN4BTR0;415,45180
volatile CAN4BTR1STR _CAN4BTR1;416,45286
volatile CAN4RFLGSTR _CAN4RFLG;417,45392
volatile CAN4RIERSTR _CAN4RIER;418,45499
volatile CAN4TFLGSTR _CAN4TFLG;419,45618
volatile CAN4TIERSTR _CAN4TIER;420,45728
volatile CAN4TARQSTR _CAN4TARQ;421,45850
volatile CAN4TAAKSTR _CAN4TAAK;422,45969
volatile CAN4TBSELSTR _CAN4TBSEL;423,46087
volatile CAN4IDACSTR _CAN4IDAC;424,46197
volatile CAN4RXERRSTR _CAN4RXERR;425,46320
volatile CAN4TXERRSTR _CAN4TXERR;426,46435
volatile CAN4IDAR0STR _CAN4IDAR0;427,46551
volatile CAN4IDAR1STR _CAN4IDAR1;428,46668
volatile CAN4IDAR2STR _CAN4IDAR2;429,46785
volatile CAN4IDAR3STR _CAN4IDAR3;430,46902
volatile CAN4IDMR0STR _CAN4IDMR0;431,47019
volatile CAN4IDMR1STR _CAN4IDMR1;432,47130
volatile CAN4IDMR2STR _CAN4IDMR2;433,47241
volatile CAN4IDMR3STR _CAN4IDMR3;434,47352
volatile CAN4IDAR4STR _CAN4IDAR4;435,47463
volatile CAN4IDAR5STR _CAN4IDAR5;436,47580
volatile CAN4IDAR6STR _CAN4IDAR6;437,47697
volatile CAN4IDAR7STR _CAN4IDAR7;438,47814
volatile CAN4IDMR4STR _CAN4IDMR4;439,47931
volatile CAN4IDMR5STR _CAN4IDMR5;440,48042
volatile CAN4IDMR6STR _CAN4IDMR6;441,48153
volatile CAN4IDMR7STR _CAN4IDMR7;442,48264
volatile CAN4RXIDR0STR _CAN4RXIDR0;443,48375
volatile CAN4RXIDR1STR _CAN4RXIDR1;444,48489
volatile CAN4RXIDR2STR _CAN4RXIDR2;445,48603
volatile CAN4RXIDR3STR _CAN4RXIDR3;446,48717
volatile CAN4RXDSR0STR _CAN4RXDSR0;447,48831
volatile CAN4RXDSR1STR _CAN4RXDSR1;448,48947
volatile CAN4RXDSR2STR _CAN4RXDSR2;449,49063
volatile CAN4RXDSR3STR _CAN4RXDSR3;450,49179
volatile CAN4RXDSR4STR _CAN4RXDSR4;451,49295
volatile CAN4RXDSR5STR _CAN4RXDSR5;452,49411
volatile CAN4RXDSR6STR _CAN4RXDSR6;453,49527
volatile CAN4RXDSR7STR _CAN4RXDSR7;454,49643
volatile CAN4RXDLRSTR _CAN4RXDLR;455,49759
volatile CAN4TXIDR0STR _CAN4TXIDR0;456,49872
volatile CAN4TXIDR1STR _CAN4TXIDR1;457,49987
volatile CAN4TXIDR2STR _CAN4TXIDR2;458,50102
volatile CAN4TXIDR3STR _CAN4TXIDR3;459,50217
volatile CAN4TXDSR0STR _CAN4TXDSR0;460,50332
volatile CAN4TXDSR1STR _CAN4TXDSR1;461,50449
volatile CAN4TXDSR2STR _CAN4TXDSR2;462,50566
volatile CAN4TXDSR3STR _CAN4TXDSR3;463,50683
volatile CAN4TXDSR4STR _CAN4TXDSR4;464,50800
volatile CAN4TXDSR5STR _CAN4TXDSR5;465,50917
volatile CAN4TXDSR6STR _CAN4TXDSR6;466,51034
volatile CAN4TXDSR7STR _CAN4TXDSR7;467,51151
volatile CAN4TXDLRSTR _CAN4TXDLR;468,51268
volatile CAN4TXTBPRSTR _CAN4TXTBPR;469,51382
volatile PORTABSTR _PORTAB;478,52160
volatile DDRABSTR _DDRAB;479,52254
volatile PARTIDSTR _PARTID;480,52363
volatile TCNTSTR _TCNT;481,52457
volatile TC0STR _TC0;482,52555
volatile TC1STR _TC1;483,52678
volatile TC2STR _TC2;484,52801
volatile TC3STR _TC3;485,52924
volatile TC4STR _TC4;486,53047
volatile TC5STR _TC5;487,53170
volatile TC6STR _TC6;488,53293
volatile TC7STR _TC7;489,53416
volatile PACN32STR _PACN32;490,53539
volatile PACN10STR _PACN10;491,53653
volatile PA32HSTR _PA32H;492,53767
volatile PA10HSTR _PA10H;493,53889
volatile MCCNTSTR _MCCNT;494,54011
volatile TC0HSTR _TC0H;495,54124
volatile TC1HSTR _TC1H;496,54241
volatile TC2HSTR _TC2H;497,54358
volatile TC3HSTR _TC3H;498,54475
volatile ATD0CTL23STR _ATD0CTL23;499,54592
volatile ATD0CTL45STR _ATD0CTL45;500,54695
volatile ATD0DR0STR _ATD0DR0;501,54798
volatile ATD0DR1STR _ATD0DR1;502,54910
volatile ATD0DR2STR _ATD0DR2;503,55022
volatile ATD0DR3STR _ATD0DR3;504,55134
volatile ATD0DR4STR _ATD0DR4;505,55246
volatile ATD0DR5STR _ATD0DR5;506,55358
volatile ATD0DR6STR _ATD0DR6;507,55470
volatile ATD0DR7STR _ATD0DR7;508,55582
volatile PWMCNT01STR _PWMCNT01;509,55694
volatile PWMCNT23STR _PWMCNT23;510,55803
volatile PWMCNT45STR _PWMCNT45;511,55912
volatile PWMCNT67STR _PWMCNT67;512,56021
volatile PWMPER01STR _PWMPER01;513,56130
volatile PWMPER23STR _PWMPER23;514,56238
volatile PWMPER45STR _PWMPER45;515,56346
volatile PWMPER67STR _PWMPER67;516,56454
volatile PWMDTY01STR _PWMDTY01;517,56562
volatile PWMDTY23STR _PWMDTY23;518,56668
volatile PWMDTY45STR _PWMDTY45;519,56774
volatile PWMDTY67STR _PWMDTY67;520,56880
volatile SCI0BDSTR _SCI0BD;521,56986
volatile SCI1BDSTR _SCI1BD;522,57088
volatile ATD1CTL23STR _ATD1CTL23;523,57190
volatile ATD1CTL45STR _ATD1CTL45;524,57293
volatile ATD1DR0STR _ATD1DR0;525,57396
volatile ATD1DR1STR _ATD1DR1;526,57508
volatile ATD1DR2STR _ATD1DR2;527,57620
volatile ATD1DR3STR _ATD1DR3;528,57732
volatile ATD1DR4STR _ATD1DR4;529,57844
volatile ATD1DR5STR _ATD1DR5;530,57956
volatile ATD1DR6STR _ATD1DR6;531,58068
volatile ATD1DR7STR _ATD1DR7;532,58180
volatile CAN0RXTSRSTR _CAN0RXTSR;533,58292
volatile CAN0TXTSRSTR _CAN0TXTSR;534,58405
volatile CAN1RXTSRSTR _CAN1RXTSR;535,58519
volatile CAN1TXTSRSTR _CAN1TXTSR;536,58632
volatile CAN2RXTSRSTR _CAN2RXTSR;537,58746
volatile CAN2TXTSRSTR _CAN2TXTSR;538,58859
volatile CAN3RXTSRSTR _CAN3RXTSR;539,58973
volatile CAN3TXTSRSTR _CAN3TXTSR;540,59086
volatile CAN4RXTSRSTR _CAN4RXTSR;541,59200
volatile CAN4TXTSRSTR _CAN4TXTSR;542,59313

uTenux/bin/app_mc9s12/chip_mc9s12dp512/Sources/mc9s12dp512.h,618450
#define _MC9S12DP512_H84,4545
typedef unsigned char byte;87,4592
typedef unsigned int word;88,4620
typedef unsigned long dword;89,4647
typedef unsigned long dlong[dlong90,4676
#define REG_BASE 92,4709
#define VectorNumber_VReserved63 99,5049
#define VectorNumber_VReserved62 100,5092
#define VectorNumber_VReserved61 101,5135
#define VectorNumber_VReserved60 102,5178
#define VectorNumber_VReserved59 103,5221
#define VectorNumber_VReserved58 104,5264
#define VectorNumber_Vpwmesdn 105,5307
#define VectorNumber_Vportp 106,5350
#define VectorNumber_Vcan4tx 107,5393
#define VectorNumber_Vcan4rx 108,5436
#define VectorNumber_Vcan4err 109,5479
#define VectorNumber_Vcan4wkup 110,5522
#define VectorNumber_Vcan3tx 111,5565
#define VectorNumber_Vcan3rx 112,5608
#define VectorNumber_Vcan3err 113,5651
#define VectorNumber_Vcan3wkup 114,5694
#define VectorNumber_Vcan2tx 115,5737
#define VectorNumber_Vcan2rx 116,5780
#define VectorNumber_Vcan2err 117,5823
#define VectorNumber_Vcan2wkup 118,5866
#define VectorNumber_Vcan1tx 119,5909
#define VectorNumber_Vcan1rx 120,5952
#define VectorNumber_Vcan1err 121,5995
#define VectorNumber_Vcan1wkup 122,6038
#define VectorNumber_Vcan0tx 123,6081
#define VectorNumber_Vcan0rx 124,6124
#define VectorNumber_Vcan0err 125,6167
#define VectorNumber_Vcan0wkup 126,6210
#define VectorNumber_Vflash 127,6253
#define VectorNumber_Veeprom 128,6296
#define VectorNumber_Vspi2 129,6339
#define VectorNumber_Vspi1 130,6382
#define VectorNumber_Viic 131,6425
#define VectorNumber_Vbdlc 132,6468
#define VectorNumber_Vcrgscm 133,6511
#define VectorNumber_Vcrgplllck 134,6554
#define VectorNumber_Vtimpabovf 135,6597
#define VectorNumber_Vtimmdcu 136,6640
#define VectorNumber_Vporth 137,6683
#define VectorNumber_Vportj 138,6726
#define VectorNumber_Vatd1 139,6769
#define VectorNumber_Vatd0 140,6812
#define VectorNumber_Vsci1 141,6855
#define VectorNumber_Vsci0 142,6898
#define VectorNumber_Vspi0 143,6941
#define VectorNumber_Vtimpaie 144,6984
#define VectorNumber_Vtimpaaovf 145,7027
#define VectorNumber_Vtimovf 146,7070
#define VectorNumber_Vtimch7 147,7113
#define VectorNumber_Vtimch6 148,7156
#define VectorNumber_Vtimch5 149,7199
#define VectorNumber_Vtimch4 150,7242
#define VectorNumber_Vtimch3 151,7285
#define VectorNumber_Vtimch2 152,7328
#define VectorNumber_Vtimch1 153,7371
#define VectorNumber_Vtimch0 154,7413
#define VectorNumber_Vrti 155,7455
#define VectorNumber_Virq 156,7497
#define VectorNumber_Vxirq 157,7539
#define VectorNumber_Vswi 158,7581
#define VectorNumber_Vtrap 159,7623
#define VectorNumber_Vcop 160,7665
#define VectorNumber_Vclkmon 161,7707
#define VectorNumber_Vreset 162,7749
#define VReserved63 165,7851
#define VReserved62 166,7902
#define VReserved61 167,7953
#define VReserved60 168,8004
#define VReserved59 169,8055
#define VReserved58 170,8106
#define Vpwmesdn 171,8157
#define Vportp 172,8208
#define Vcan4tx 173,8259
#define Vcan4rx 174,8310
#define Vcan4err 175,8361
#define Vcan4wkup 176,8412
#define Vcan3tx 177,8463
#define Vcan3rx 178,8514
#define Vcan3err 179,8565
#define Vcan3wkup 180,8616
#define Vcan2tx 181,8667
#define Vcan2rx 182,8718
#define Vcan2err 183,8769
#define Vcan2wkup 184,8820
#define Vcan1tx 185,8871
#define Vcan1rx 186,8922
#define Vcan1err 187,8973
#define Vcan1wkup 188,9024
#define Vcan0tx 189,9075
#define Vcan0rx 190,9126
#define Vcan0err 191,9177
#define Vcan0wkup 192,9228
#define Vflash 193,9279
#define Veeprom 194,9330
#define Vspi2 195,9381
#define Vspi1 196,9432
#define Viic 197,9483
#define Vbdlc 198,9534
#define Vcrgscm 199,9585
#define Vcrgplllck 200,9636
#define Vtimpabovf 201,9687
#define Vtimmdcu 202,9738
#define Vporth 203,9789
#define Vportj 204,9840
#define Vatd1 205,9891
#define Vatd0 206,9942
#define Vsci1 207,9993
#define Vsci0 208,10044
#define Vspi0 209,10095
#define Vtimpaie 210,10146
#define Vtimpaaovf 211,10197
#define Vtimovf 212,10248
#define Vtimch7 213,10299
#define Vtimch6 214,10350
#define Vtimch5 215,10401
#define Vtimch4 216,10452
#define Vtimch3 217,10503
#define Vtimch2 218,10554
#define Vtimch1 219,10605
#define Vtimch0 220,10656
#define Vrti 221,10707
#define Virq 222,10758
#define Vxirq 223,10809
#define Vswi 224,10860
#define Vtrap 225,10911
#define Vcop 226,10962
#define Vclkmon 227,11013
#define Vreset 228,11064
  word Word;234,11235
      byte Byte;239,11352
        byte BIT0 241,11384
        byte BIT1 242,11470
        byte BIT2 243,11556
        byte BIT3 244,11642
        byte BIT4 245,11728
        byte BIT5 246,11814
        byte BIT6 247,11900
        byte BIT7 248,11986
      } Bits;249,12072
    } PORTASTR;250,12086
    #define PORTA 251,12102
    #define PORTA_BIT0 252,12176
    #define PORTA_BIT1 253,12255
    #define PORTA_BIT2 254,12334
    #define PORTA_BIT3 255,12413
    #define PORTA_BIT4 256,12492
    #define PORTA_BIT5 257,12571
    #define PORTA_BIT6 258,12650
    #define PORTA_BIT7 259,12729
    #define PORTA_BIT0_MASK 261,12813
    #define PORTA_BIT1_MASK 262,12855
    #define PORTA_BIT2_MASK 263,12897
    #define PORTA_BIT3_MASK 264,12939
    #define PORTA_BIT4_MASK 265,12981
    #define PORTA_BIT5_MASK 266,13024
    #define PORTA_BIT6_MASK 267,13067
    #define PORTA_BIT7_MASK 268,13110
      byte Byte;273,13222
        byte BIT0 275,13254
        byte BIT1 276,13340
        byte BIT2 277,13426
        byte BIT3 278,13512
        byte BIT4 279,13598
        byte BIT5 280,13684
        byte BIT6 281,13770
        byte BIT7 282,13856
      } Bits;283,13942
    } PORTBSTR;284,13956
    #define PORTB 285,13972
    #define PORTB_BIT0 286,14046
    #define PORTB_BIT1 287,14125
    #define PORTB_BIT2 288,14204
    #define PORTB_BIT3 289,14283
    #define PORTB_BIT4 290,14362
    #define PORTB_BIT5 291,14441
    #define PORTB_BIT6 292,14520
    #define PORTB_BIT7 293,14599
    #define PORTB_BIT0_MASK 295,14683
    #define PORTB_BIT1_MASK 296,14725
    #define PORTB_BIT2_MASK 297,14767
    #define PORTB_BIT3_MASK 298,14809
    #define PORTB_BIT4_MASK 299,14851
    #define PORTB_BIT5_MASK 300,14894
    #define PORTB_BIT6_MASK 301,14937
    #define PORTB_BIT7_MASK 302,14980
  } Overlap_STR;304,15029
    word BIT0 307,15058
    word BIT1 308,15141
    word BIT2 309,15224
    word BIT3 310,15307
    word BIT4 311,15390
    word BIT5 312,15473
    word BIT6 313,15556
    word BIT7 314,15639
    word BIT8 315,15722
    word BIT9 316,15805
    word BIT10 317,15888
    word BIT11 318,15972
    word BIT12 319,16056
    word BIT13 320,16140
    word BIT14 321,16224
    word BIT15 322,16308
  } Bits;323,16392
} PORTABSTR;324,16402
#define PORTAB 326,16475
#define PORTAB_BIT0 327,16528
#define PORTAB_BIT1 328,16586
#define PORTAB_BIT2 329,16644
#define PORTAB_BIT3 330,16702
#define PORTAB_BIT4 331,16760
#define PORTAB_BIT5 332,16818
#define PORTAB_BIT6 333,16876
#define PORTAB_BIT7 334,16934
#define PORTAB_BIT8 335,16992
#define PORTAB_BIT9 336,17050
#define PORTAB_BIT10 337,17108
#define PORTAB_BIT11 338,17167
#define PORTAB_BIT12 339,17226
#define PORTAB_BIT13 340,17285
#define PORTAB_BIT14 341,17344
#define PORTAB_BIT15 342,17403
#define PORTAB_BIT0_MASK 344,17463
#define PORTAB_BIT1_MASK 345,17505
#define PORTAB_BIT2_MASK 346,17547
#define PORTAB_BIT3_MASK 347,17589
#define PORTAB_BIT4_MASK 348,17631
#define PORTAB_BIT5_MASK 349,17674
#define PORTAB_BIT6_MASK 350,17717
#define PORTAB_BIT7_MASK 351,17760
#define PORTAB_BIT8_MASK 352,17804
#define PORTAB_BIT9_MASK 353,17848
#define PORTAB_BIT10_MASK 354,17892
#define PORTAB_BIT11_MASK 355,17937
#define PORTAB_BIT12_MASK 356,17982
#define PORTAB_BIT13_MASK 357,18027
#define PORTAB_BIT14_MASK 358,18072
#define PORTAB_BIT15_MASK 359,18118
  word Word;364,18244
      byte Byte;369,18375
        byte BIT0 371,18407
        byte BIT1 372,18508
        byte BIT2 373,18609
        byte BIT3 374,18710
        byte BIT4 375,18811
        byte BIT5 376,18912
        byte BIT6 377,19013
        byte BIT7 378,19114
      } Bits;379,19215
    } DDRASTR;380,19229
    #define DDRA 381,19244
    #define DDRA_BIT0 382,19316
    #define DDRA_BIT1 383,19393
    #define DDRA_BIT2 384,19470
    #define DDRA_BIT3 385,19547
    #define DDRA_BIT4 386,19624
    #define DDRA_BIT5 387,19701
    #define DDRA_BIT6 388,19778
    #define DDRA_BIT7 389,19855
    #define DDRA_BIT0_MASK 391,19937
    #define DDRA_BIT1_MASK 392,19979
    #define DDRA_BIT2_MASK 393,20021
    #define DDRA_BIT3_MASK 394,20063
    #define DDRA_BIT4_MASK 395,20105
    #define DDRA_BIT5_MASK 396,20148
    #define DDRA_BIT6_MASK 397,20191
    #define DDRA_BIT7_MASK 398,20234
      byte Byte;403,20360
        byte BIT0 405,20392
        byte BIT1 406,20493
        byte BIT2 407,20594
        byte BIT3 408,20695
        byte BIT4 409,20796
        byte BIT5 410,20897
        byte BIT6 411,20998
        byte BIT7 412,21099
      } Bits;413,21200
    } DDRBSTR;414,21214
    #define DDRB 415,21229
    #define DDRB_BIT0 416,21301
    #define DDRB_BIT1 417,21378
    #define DDRB_BIT2 418,21455
    #define DDRB_BIT3 419,21532
    #define DDRB_BIT4 420,21609
    #define DDRB_BIT5 421,21686
    #define DDRB_BIT6 422,21763
    #define DDRB_BIT7 423,21840
    #define DDRB_BIT0_MASK 425,21922
    #define DDRB_BIT1_MASK 426,21964
    #define DDRB_BIT2_MASK 427,22006
    #define DDRB_BIT3_MASK 428,22048
    #define DDRB_BIT4_MASK 429,22090
    #define DDRB_BIT5_MASK 430,22133
    #define DDRB_BIT6_MASK 431,22176
    #define DDRB_BIT7_MASK 432,22219
  } Overlap_STR;434,22268
    word BIT0 437,22297
    word BIT1 438,22395
    word BIT2 439,22493
    word BIT3 440,22591
    word BIT4 441,22689
    word BIT5 442,22787
    word BIT6 443,22885
    word BIT7 444,22983
    word BIT8 445,23081
    word BIT9 446,23179
    word BIT10 447,23277
    word BIT11 448,23376
    word BIT12 449,23475
    word BIT13 450,23574
    word BIT14 451,23673
    word BIT15 452,23772
  } Bits;453,23871
} DDRABSTR;454,23881
#define DDRAB 456,23951
#define DDRAB_BIT0 457,24003
#define DDRAB_BIT1 458,24060
#define DDRAB_BIT2 459,24117
#define DDRAB_BIT3 460,24174
#define DDRAB_BIT4 461,24231
#define DDRAB_BIT5 462,24288
#define DDRAB_BIT6 463,24345
#define DDRAB_BIT7 464,24402
#define DDRAB_BIT8 465,24459
#define DDRAB_BIT9 466,24516
#define DDRAB_BIT10 467,24573
#define DDRAB_BIT11 468,24631
#define DDRAB_BIT12 469,24689
#define DDRAB_BIT13 470,24747
#define DDRAB_BIT14 471,24805
#define DDRAB_BIT15 472,24863
#define DDRAB_BIT0_MASK 474,24922
#define DDRAB_BIT1_MASK 475,24964
#define DDRAB_BIT2_MASK 476,25006
#define DDRAB_BIT3_MASK 477,25048
#define DDRAB_BIT4_MASK 478,25090
#define DDRAB_BIT5_MASK 479,25133
#define DDRAB_BIT6_MASK 480,25176
#define DDRAB_BIT7_MASK 481,25219
#define DDRAB_BIT8_MASK 482,25263
#define DDRAB_BIT9_MASK 483,25307
#define DDRAB_BIT10_MASK 484,25351
#define DDRAB_BIT11_MASK 485,25396
#define DDRAB_BIT12_MASK 486,25441
#define DDRAB_BIT13_MASK 487,25486
#define DDRAB_BIT14_MASK 488,25531
#define DDRAB_BIT15_MASK 489,25577
  byte Byte;494,25687
    byte BIT0 496,25711
    byte BIT1 497,25793
    byte BIT2 498,25875
    byte BIT3 499,25957
    byte BIT4 500,26039
    byte BIT5 501,26121
    byte BIT6 502,26203
    byte BIT7 503,26285
  } Bits;504,26367
} PORTESTR;505,26377
#define PORTE 507,26447
#define PORTE_BIT0 508,26499
#define PORTE_BIT1 509,26556
#define PORTE_BIT2 510,26613
#define PORTE_BIT3 511,26670
#define PORTE_BIT4 512,26727
#define PORTE_BIT5 513,26784
#define PORTE_BIT6 514,26841
#define PORTE_BIT7 515,26898
#define PORTE_BIT0_MASK 517,26956
#define PORTE_BIT1_MASK 518,26998
#define PORTE_BIT2_MASK 519,27040
#define PORTE_BIT3_MASK 520,27082
#define PORTE_BIT4_MASK 521,27124
#define PORTE_BIT5_MASK 522,27167
#define PORTE_BIT6_MASK 523,27210
#define PORTE_BIT7_MASK 524,27253
  byte Byte;529,27375
    byte 531,27399
    byte 532,27425
    byte BIT2 533,27451
    byte BIT3 534,27548
    byte BIT4 535,27645
    byte BIT5 536,27742
    byte BIT6 537,27839
    byte BIT7 538,27936
  } Bits;539,28033
    byte 541,28054
    byte 542,28075
    byte grpBIT_2 543,28096
  } MergedBits;544,28118
} DDRESTR;545,28134
#define DDRE 547,28201
#define DDRE_BIT2 548,28252
#define DDRE_BIT3 549,28308
#define DDRE_BIT4 550,28364
#define DDRE_BIT5 551,28420
#define DDRE_BIT6 552,28476
#define DDRE_BIT7 553,28532
#define DDRE_BIT_2 554,28588
#define DDRE_BIT 555,28654
#define DDRE_BIT2_MASK 557,28706
#define DDRE_BIT3_MASK 558,28748
#define DDRE_BIT4_MASK 559,28790
#define DDRE_BIT5_MASK 560,28833
#define DDRE_BIT6_MASK 561,28876
#define DDRE_BIT7_MASK 562,28919
#define DDRE_BIT_2_MASK 563,28963
#define DDRE_BIT_2_BITNUM 564,29007
  byte Byte;569,29123
    byte 571,29147
    byte 572,29173
    byte RDWE 573,29199
    byte LSTRE 574,29288
    byte NECLK 575,29383
    byte PIPOE 576,29472
    byte 577,29574
    byte NOACCE 578,29600
  } Bits;579,29697
} PEARSTR;580,29707
#define PEAR 582,29774
#define PEAR_RDWE 583,29825
#define PEAR_LSTRE 584,29881
#define PEAR_NECLK 585,29938
#define PEAR_PIPOE 586,29995
#define PEAR_NOACCE 587,30052
#define PEAR_RDWE_MASK 589,30111
#define PEAR_LSTRE_MASK 590,30153
#define PEAR_NECLK_MASK 591,30195
#define PEAR_PIPOE_MASK 592,30238
#define PEAR_NOACCE_MASK 593,30281
  byte Byte;598,30386
    byte EME 600,30410
    byte EMK 601,30494
    byte 602,30578
    byte IVIS 603,30604
    byte 604,30693
    byte MODA 605,30719
    byte MODB 606,30806
    byte MODC 607,30893
  } Bits;608,30980
    byte 610,31001
    byte 611,31022
    byte 612,31043
    byte 613,31064
    byte 614,31085
    byte grpMODx 615,31106
  } MergedBits;616,31127
} MODESTR;617,31143
#define MODE 619,31210
#define MODE_EME 620,31261
#define MODE_EMK 621,31316
#define MODE_IVIS 622,31371
#define MODE_MODA 623,31427
#define MODE_MODB 624,31483
#define MODE_MODC 625,31539
#define MODE_MODx 626,31595
#define MODE_EME_MASK 628,31661
#define MODE_EMK_MASK 629,31703
#define MODE_IVIS_MASK 630,31745
#define MODE_MODA_MASK 631,31787
#define MODE_MODB_MASK 632,31830
#define MODE_MODC_MASK 633,31873
#define MODE_MODx_MASK 634,31917
#define MODE_MODx_BITNUM 635,31961
  byte Byte;640,32075
    byte PUPAE 642,32099
    byte PUPBE 643,32190
    byte 644,32281
    byte 645,32307
    byte PUPEE 646,32333
    byte 647,32424
    byte 648,32450
    byte PUPKE 649,32476
  } Bits;650,32567
} PUCRSTR;651,32577
#define PUCR 653,32644
#define PUCR_PUPAE 654,32695
#define PUCR_PUPBE 655,32752
#define PUCR_PUPEE 656,32809
#define PUCR_PUPKE 657,32866
#define PUCR_PUPAE_MASK 659,32924
#define PUCR_PUPBE_MASK 660,32966
#define PUCR_PUPEE_MASK 661,33008
#define PUCR_PUPKE_MASK 662,33051
  byte Byte;667,33170
    byte RDPA 669,33194
    byte RDPB 670,33287
    byte 671,33380
    byte 672,33406
    byte RDPE 673,33432
    byte 674,33525
    byte 675,33551
    byte RDPK 676,33577
  } Bits;677,33670
    byte grpRDPx 679,33691
    byte 680,33712
    byte 681,33733
    byte 682,33754
    byte 683,33775
    byte 684,33796
    byte 685,33817
  } MergedBits;686,33838
} RDRIVSTR;687,33854
#define RDRIV 689,33924
#define RDRIV_RDPA 690,33976
#define RDRIV_RDPB 691,34033
#define RDRIV_RDPE 692,34090
#define RDRIV_RDPK 693,34147
#define RDRIV_RDPx 694,34204
#define RDRIV_RDPA_MASK 696,34271
#define RDRIV_RDPB_MASK 697,34313
#define RDRIV_RDPE_MASK 698,34355
#define RDRIV_RDPK_MASK 699,34398
#define RDRIV_RDPx_MASK 700,34442
#define RDRIV_RDPx_BITNUM 701,34484
  byte Byte;706,34606
    byte ESTR 708,34630
    byte 709,34711
    byte 710,34737
    byte 711,34763
    byte 712,34789
    byte 713,34815
    byte 714,34841
    byte 715,34867
  } Bits;716,34893
} EBICTLSTR;717,34903
#define EBICTL 719,34976
#define EBICTL_ESTR 720,35029
#define EBICTL_ESTR_MASK 722,35088
  byte Byte;727,35228
    byte RAMHAL 729,35252
    byte 730,35348
    byte 731,35374
    byte RAM11 732,35400
    byte RAM12 733,35502
    byte RAM13 734,35604
    byte RAM14 735,35706
    byte RAM15 736,35808
  } Bits;737,35910
    byte 739,35931
    byte 740,35952
    byte 741,35973
    byte grpRAM_11 742,35994
  } MergedBits;743,36017
} INITRMSTR;744,36033
#define INITRM 746,36106
#define INITRM_RAMHAL 747,36159
#define INITRM_RAM11 748,36219
#define INITRM_RAM12 749,36278
#define INITRM_RAM13 750,36337
#define INITRM_RAM14 751,36396
#define INITRM_RAM15 752,36455
#define INITRM_RAM_11 753,36514
#define INITRM_RAM 754,36583
#define INITRM_RAMHAL_MASK 756,36638
#define INITRM_RAM11_MASK 757,36680
#define INITRM_RAM12_MASK 758,36722
#define INITRM_RAM13_MASK 759,36765
#define INITRM_RAM14_MASK 760,36808
#define INITRM_RAM15_MASK 761,36851
#define INITRM_RAM_11_MASK 762,36895
#define INITRM_RAM_11_BITNUM 763,36939
  byte Byte;768,37085
    byte 770,37109
    byte 771,37135
    byte 772,37161
    byte REG11 773,37187
    byte REG12 774,37295
    byte REG13 775,37403
    byte REG14 776,37511
    byte 777,37619
  } Bits;778,37645
    byte 780,37666
    byte 781,37687
    byte 782,37708
    byte grpREG_11 783,37729
    byte 784,37752
  } MergedBits;785,37773
} INITRGSTR;786,37789
#define INITRG 788,37862
#define INITRG_REG11 789,37915
#define INITRG_REG12 790,37974
#define INITRG_REG13 791,38033
#define INITRG_REG14 792,38092
#define INITRG_REG_11 793,38151
#define INITRG_REG 794,38220
#define INITRG_REG11_MASK 796,38275
#define INITRG_REG12_MASK 797,38317
#define INITRG_REG13_MASK 798,38360
#define INITRG_REG14_MASK 799,38403
#define INITRG_REG_11_MASK 800,38446
#define INITRG_REG_11_BITNUM 801,38490
  byte Byte;806,38633
    byte EEON 808,38657
    byte 809,38745
    byte 810,38771
    byte 811,38797
    byte EE12 812,38823
    byte EE13 813,38928
    byte EE14 814,39033
    byte EE15 815,39138
  } Bits;816,39243
    byte 818,39264
    byte 819,39285
    byte 820,39306
    byte 821,39327
    byte grpEE_12 822,39348
  } MergedBits;823,39370
} INITEESTR;824,39386
#define INITEE 826,39459
#define INITEE_EEON 827,39512
#define INITEE_EE12 828,39570
#define INITEE_EE13 829,39628
#define INITEE_EE14 830,39686
#define INITEE_EE15 831,39744
#define INITEE_EE_12 832,39802
#define INITEE_EE 833,39870
#define INITEE_EEON_MASK 835,39924
#define INITEE_EE12_MASK 836,39966
#define INITEE_EE13_MASK 837,40009
#define INITEE_EE14_MASK 838,40052
#define INITEE_EE15_MASK 839,40095
#define INITEE_EE_12_MASK 840,40139
#define INITEE_EE_12_BITNUM 841,40183
  byte Byte;846,40310
    byte ROMON 848,40334
    byte ROMHM 849,40423
    byte EXSTR0 850,40539
    byte EXSTR1 851,40638
    byte 852,40737
    byte 853,40763
    byte 854,40789
    byte 855,40815
  } Bits;856,40841
    byte 858,40862
    byte 859,40883
    byte grpEXSTR 860,40904
    byte 861,40926
    byte 862,40947
    byte 863,40968
    byte 864,40989
  } MergedBits;865,41010
} MISCSTR;866,41026
#define MISC 868,41093
#define MISC_ROMON 869,41144
#define MISC_ROMHM 870,41201
#define MISC_EXSTR0 871,41258
#define MISC_EXSTR1 872,41316
#define MISC_EXSTR 873,41374
#define MISC_ROMON_MASK 875,41441
#define MISC_ROMHM_MASK 876,41483
#define MISC_EXSTR0_MASK 877,41525
#define MISC_EXSTR1_MASK 878,41567
#define MISC_EXSTR_MASK 879,41609
#define MISC_EXSTR_BITNUM 880,41652
  byte Byte;885,41773
    byte ADR0 887,41797
    byte ADR1 888,41893
    byte ADR2 889,41989
    byte ADR3 890,42085
    byte WRTINT 891,42181
    byte 892,42288
    byte 893,42314
    byte 894,42340
  } Bits;895,42366
    byte grpADR 897,42387
    byte 898,42408
    byte 899,42429
    byte 900,42450
    byte 901,42471
  } MergedBits;902,42492
} ITCRSTR;903,42508
#define ITCR 905,42575
#define ITCR_ADR0 906,42626
#define ITCR_ADR1 907,42682
#define ITCR_ADR2 908,42738
#define ITCR_ADR3 909,42794
#define ITCR_WRTINT 910,42850
#define ITCR_ADR 911,42908
#define ITCR_ADR0_MASK 913,42973
#define ITCR_ADR1_MASK 914,43015
#define ITCR_ADR2_MASK 915,43057
#define ITCR_ADR3_MASK 916,43099
#define ITCR_WRTINT_MASK 917,43141
#define ITCR_ADR_MASK 918,43184
#define ITCR_ADR_BITNUM 919,43227
  byte Byte;924,43341
    byte INT0 926,43365
    byte INT2 927,43464
    byte INT4 928,43563
    byte INT6 929,43662
    byte INT8 930,43761
    byte INTA 931,43860
    byte INTC 932,43959
    byte INTE 933,44058
  } Bits;934,44157
} ITESTSTR;935,44167
#define ITEST 937,44237
#define ITEST_INT0 938,44289
#define ITEST_INT2 939,44346
#define ITEST_INT4 940,44403
#define ITEST_INT6 941,44460
#define ITEST_INT8 942,44517
#define ITEST_INTA 943,44574
#define ITEST_INTC 944,44631
#define ITEST_INTE 945,44688
#define ITEST_INT0_MASK 947,44746
#define ITEST_INT2_MASK 948,44788
#define ITEST_INT4_MASK 949,44830
#define ITEST_INT6_MASK 950,44872
#define ITEST_INT8_MASK 951,44914
#define ITEST_INTA_MASK 952,44957
#define ITEST_INTC_MASK 953,45000
#define ITEST_INTE_MASK 954,45043
  word Word;959,45153
      byte Byte;964,45278
        byte ID8 966,45310
        byte ID9 967,45406
        byte ID10 968,45502
        byte ID11 969,45599
        byte ID12 970,45696
        byte ID13 971,45793
        byte ID14 972,45890
        byte ID15 973,45987
      } Bits;974,46084
    } PARTIDHSTR;975,46098
    #define PARTIDH 976,46116
    #define PARTIDH_ID8 977,46192
    #define PARTIDH_ID9 978,46272
    #define PARTIDH_ID10 979,46352
    #define PARTIDH_ID11 980,46433
    #define PARTIDH_ID12 981,46514
    #define PARTIDH_ID13 982,46595
    #define PARTIDH_ID14 983,46676
    #define PARTIDH_ID15 984,46757
    #define PARTIDH_ID8_MASK 986,46843
    #define PARTIDH_ID9_MASK 987,46885
    #define PARTIDH_ID10_MASK 988,46927
    #define PARTIDH_ID11_MASK 989,46969
    #define PARTIDH_ID12_MASK 990,47011
    #define PARTIDH_ID13_MASK 991,47054
    #define PARTIDH_ID14_MASK 992,47097
    #define PARTIDH_ID15_MASK 993,47140
      byte Byte;998,47259
        byte ID0 1000,47291
        byte ID1 1001,47387
        byte ID2 1002,47483
        byte ID3 1003,47579
        byte ID4 1004,47675
        byte ID5 1005,47771
        byte ID6 1006,47867
        byte ID7 1007,47963
      } Bits;1008,48059
    } PARTIDLSTR;1009,48073
    #define PARTIDL 1010,48091
    #define PARTIDL_ID0 1011,48167
    #define PARTIDL_ID1 1012,48247
    #define PARTIDL_ID2 1013,48327
    #define PARTIDL_ID3 1014,48407
    #define PARTIDL_ID4 1015,48487
    #define PARTIDL_ID5 1016,48567
    #define PARTIDL_ID6 1017,48647
    #define PARTIDL_ID7 1018,48727
    #define PARTIDL_ID0_MASK 1020,48812
    #define PARTIDL_ID1_MASK 1021,48854
    #define PARTIDL_ID2_MASK 1022,48896
    #define PARTIDL_ID3_MASK 1023,48938
    #define PARTIDL_ID4_MASK 1024,48980
    #define PARTIDL_ID5_MASK 1025,49023
    #define PARTIDL_ID6_MASK 1026,49066
    #define PARTIDL_ID7_MASK 1027,49109
  } Overlap_STR;1029,49158
    word ID0 1032,49187
    word ID1 1033,49279
    word ID2 1034,49371
    word ID3 1035,49463
    word ID4 1036,49555
    word ID5 1037,49647
    word ID6 1038,49739
    word ID7 1039,49831
    word ID8 1040,49923
    word ID9 1041,50015
    word ID10 1042,50107
    word ID11 1043,50200
    word ID12 1044,50293
    word ID13 1045,50386
    word ID14 1046,50479
    word ID15 1047,50572
  } Bits;1048,50665
} PARTIDSTR;1049,50675
#define PARTID 1051,50748
#define PARTID_ID0 1052,50801
#define PARTID_ID1 1053,50858
#define PARTID_ID2 1054,50915
#define PARTID_ID3 1055,50972
#define PARTID_ID4 1056,51029
#define PARTID_ID5 1057,51086
#define PARTID_ID6 1058,51143
#define PARTID_ID7 1059,51200
#define PARTID_ID8 1060,51257
#define PARTID_ID9 1061,51314
#define PARTID_ID10 1062,51371
#define PARTID_ID11 1063,51429
#define PARTID_ID12 1064,51487
#define PARTID_ID13 1065,51545
#define PARTID_ID14 1066,51603
#define PARTID_ID15 1067,51661
#define PARTID_ID0_MASK 1069,51720
#define PARTID_ID1_MASK 1070,51762
#define PARTID_ID2_MASK 1071,51804
#define PARTID_ID3_MASK 1072,51846
#define PARTID_ID4_MASK 1073,51888
#define PARTID_ID5_MASK 1074,51931
#define PARTID_ID6_MASK 1075,51974
#define PARTID_ID7_MASK 1076,52017
#define PARTID_ID8_MASK 1077,52061
#define PARTID_ID9_MASK 1078,52105
#define PARTID_ID10_MASK 1079,52149
#define PARTID_ID11_MASK 1080,52194
#define PARTID_ID12_MASK 1081,52239
#define PARTID_ID13_MASK 1082,52284
#define PARTID_ID14_MASK 1083,52329
#define PARTID_ID15_MASK 1084,52375
  byte Byte;1089,52497
    byte ram_sw0 1091,52521
    byte ram_sw1 1092,52630
    byte ram_sw2 1093,52739
    byte 1094,52848
    byte eep_sw0 1095,52874
    byte eep_sw1 1096,52979
    byte 1097,53084
    byte reg_sw0 1098,53110
  } Bits;1099,53211
    byte grpram_sw 1101,53232
    byte 1102,53255
    byte grpeep_sw 1103,53276
    byte 1104,53299
    byte grpreg_sw 1105,53320
  } MergedBits;1106,53343
} MEMSIZ0STR;1107,53359
#define MEMSIZ0 1109,53435
#define MEMSIZ0_ram_sw0 1110,53489
#define MEMSIZ0_ram_sw1 1111,53551
#define MEMSIZ0_ram_sw2 1112,53613
#define MEMSIZ0_eep_sw0 1113,53675
#define MEMSIZ0_eep_sw1 1114,53737
#define MEMSIZ0_reg_sw0 1115,53799
#define MEMSIZ_ARR 1117,53918
#define MEMSIZ0_ram_sw 1118,53987
#define MEMSIZ0_eep_sw 1119,54057
#define MEMSIZ0_ram_sw0_MASK 1121,54128
#define MEMSIZ0_ram_sw1_MASK 1122,54170
#define MEMSIZ0_ram_sw2_MASK 1123,54212
#define MEMSIZ0_eep_sw0_MASK 1124,54254
#define MEMSIZ0_eep_sw1_MASK 1125,54297
#define MEMSIZ0_reg_sw0_MASK 1126,54340
#define MEMSIZ0_ram_sw_MASK 1127,54384
#define MEMSIZ0_ram_sw_BITNUM 1128,54426
#define MEMSIZ0_eep_sw_MASK 1129,54468
#define MEMSIZ0_eep_sw_BITNUM 1130,54511
  byte Byte;1135,54628
    byte pag_sw0 1137,54652
    byte pag_sw1 1138,54761
    byte 1139,54870
    byte 1140,54896
    byte 1141,54922
    byte 1142,54948
    byte rom_sw0 1143,54974
    byte rom_sw1 1144,55098
  } Bits;1145,55222
    byte grppag_sw 1147,55243
    byte 1148,55266
    byte 1149,55287
    byte 1150,55308
    byte 1151,55329
    byte grprom_sw 1152,55350
  } MergedBits;1153,55373
} MEMSIZ1STR;1154,55389
#define MEMSIZ1 1156,55465
#define MEMSIZ1_pag_sw0 1157,55519
#define MEMSIZ1_pag_sw1 1158,55581
#define MEMSIZ1_rom_sw0 1159,55643
#define MEMSIZ1_rom_sw1 1160,55705
#define MEMSIZ1_pag_sw 1161,55767
#define MEMSIZ1_rom_sw 1162,55837
#define MEMSIZ1_pag_sw0_MASK 1164,55908
#define MEMSIZ1_pag_sw1_MASK 1165,55950
#define MEMSIZ1_rom_sw0_MASK 1166,55992
#define MEMSIZ1_rom_sw1_MASK 1167,56035
#define MEMSIZ1_pag_sw_MASK 1168,56079
#define MEMSIZ1_pag_sw_BITNUM 1169,56121
#define MEMSIZ1_rom_sw_MASK 1170,56163
#define MEMSIZ1_rom_sw_BITNUM 1171,56207
  byte Byte;1176,56324
    byte 1178,56348
    byte 1179,56374
    byte 1180,56400
    byte 1181,56426
    byte 1182,56452
    byte 1183,56478
    byte IRQEN 1184,56504
    byte IRQE 1185,56593
  } Bits;1186,56693
} INTCRSTR;1187,56703
#define INTCR 1189,56773
#define INTCR_IRQEN 1190,56825
#define INTCR_IRQE 1191,56883
#define INTCR_IRQEN_MASK 1193,56941
#define INTCR_IRQE_MASK 1194,56984
  byte Byte;1199,57105
    byte 1201,57129
    byte PSEL1 1202,57155
    byte PSEL2 1203,57259
    byte PSEL3 1204,57363
    byte PSEL4 1205,57467
    byte PSEL5 1206,57571
    byte PSEL6 1207,57675
    byte PSEL7 1208,57779
  } Bits;1209,57883
    byte 1211,57904
    byte grpPSEL_1 1212,57925
  } MergedBits;1213,57948
} HPRIOSTR;1214,57964
#define HPRIO 1216,58034
#define HPRIO_PSEL1 1217,58086
#define HPRIO_PSEL2 1218,58144
#define HPRIO_PSEL3 1219,58202
#define HPRIO_PSEL4 1220,58260
#define HPRIO_PSEL5 1221,58318
#define HPRIO_PSEL6 1222,58376
#define HPRIO_PSEL7 1223,58434
#define HPRIO_PSEL_1 1224,58492
#define HPRIO_PSEL 1225,58560
#define HPRIO_PSEL1_MASK 1227,58614
#define HPRIO_PSEL2_MASK 1228,58656
#define HPRIO_PSEL3_MASK 1229,58698
#define HPRIO_PSEL4_MASK 1230,58740
#define HPRIO_PSEL5_MASK 1231,58783
#define HPRIO_PSEL6_MASK 1232,58826
#define HPRIO_PSEL7_MASK 1233,58869
#define HPRIO_PSEL_1_MASK 1234,58913
#define HPRIO_PSEL_1_BITNUM 1235,58957
  byte Byte;1240,59078
    byte 1242,59102
    byte 1243,59128
    byte 1244,59154
    byte 1245,59180
    byte BKTAG 1246,59206
    byte BKBDM 1247,59293
    byte BKFULL 1248,59402
    byte BKEN 1249,59499
  } Bits;1250,59586
} BKPCT0STR;1251,59596
#define BKPCT0 1253,59669
#define BKPCT0_BKTAG 1254,59722
#define BKPCT0_BKBDM 1255,59781
#define BKPCT0_BKFULL 1256,59840
#define BKPCT0_BKEN 1257,59900
#define BKPCT_ARR 1259,60013
#define BKPCT0_BKTAG_MASK 1261,60082
#define BKPCT0_BKBDM_MASK 1262,60125
#define BKPCT0_BKFULL_MASK 1263,60168
#define BKPCT0_BKEN_MASK 1264,60211
  byte Byte;1269,60334
    byte BK1RW 1271,60358
    byte BK1RWE 1272,60447
    byte BK0RW 1273,60537
    byte BK0RWE 1274,60626
    byte BK1MBL 1275,60716
    byte BK1MBH 1276,60829
    byte BK0MBL 1277,60943
    byte BK0MBH 1278,61055
  } Bits;1279,61168
} BKPCT1STR;1280,61178
#define BKPCT1 1282,61251
#define BKPCT1_BK1RW 1283,61304
#define BKPCT1_BK1RWE 1284,61363
#define BKPCT1_BK0RW 1285,61423
#define BKPCT1_BK0RWE 1286,61482
#define BKPCT1_BK1MBL 1287,61542
#define BKPCT1_BK1MBH 1288,61602
#define BKPCT1_BK0MBL 1289,61662
#define BKPCT1_BK0MBH 1290,61722
#define BKPCT1_BK1RW_MASK 1292,61783
#define BKPCT1_BK1RWE_MASK 1293,61825
#define BKPCT1_BK0RW_MASK 1294,61867
#define BKPCT1_BK0RWE_MASK 1295,61909
#define BKPCT1_BK1MBL_MASK 1296,61951
#define BKPCT1_BK1MBH_MASK 1297,61994
#define BKPCT1_BK0MBL_MASK 1298,62037
#define BKPCT1_BK0MBH_MASK 1299,62080
  byte Byte;1304,62223
    byte BK0V0 1306,62247
    byte BK0V1 1307,62371
    byte BK0V2 1308,62495
    byte BK0V3 1309,62619
    byte BK0V4 1310,62743
    byte BK0V5 1311,62867
    byte 1312,62991
    byte 1313,63017
  } Bits;1314,63043
    byte grpBK0V 1316,63064
    byte 1317,63085
    byte 1318,63106
  } MergedBits;1319,63127
} BKP0XSTR;1320,63143
#define BKP0X 1322,63213
#define BKP0X_BK0V0 1323,63265
#define BKP0X_BK0V1 1324,63323
#define BKP0X_BK0V2 1325,63381
#define BKP0X_BK0V3 1326,63439
#define BKP0X_BK0V4 1327,63497
#define BKP0X_BK0V5 1328,63555
#define BKP0X_BK0V 1329,63613
#define BKP0X_BK0V0_MASK 1331,63680
#define BKP0X_BK0V1_MASK 1332,63722
#define BKP0X_BK0V2_MASK 1333,63764
#define BKP0X_BK0V3_MASK 1334,63806
#define BKP0X_BK0V4_MASK 1335,63848
#define BKP0X_BK0V5_MASK 1336,63891
#define BKP0X_BK0V_MASK 1337,63934
#define BKP0X_BK0V_BITNUM 1338,63977
  byte Byte;1343,64111
    byte BIT8 1345,64135
    byte BIT9 1346,64244
    byte BIT10 1347,64353
    byte BIT11 1348,64463
    byte BIT12 1349,64573
    byte BIT13 1350,64683
    byte BIT14 1351,64793
    byte BIT15 1352,64903
  } Bits;1353,65013
} BKP0HSTR;1354,65023
#define BKP0H 1356,65093
#define BKP0H_BIT8 1357,65145
#define BKP0H_BIT9 1358,65202
#define BKP0H_BIT10 1359,65259
#define BKP0H_BIT11 1360,65317
#define BKP0H_BIT12 1361,65375
#define BKP0H_BIT13 1362,65433
#define BKP0H_BIT14 1363,65491
#define BKP0H_BIT15 1364,65549
#define BKP0H_BIT8_MASK 1366,65608
#define BKP0H_BIT9_MASK 1367,65650
#define BKP0H_BIT10_MASK 1368,65692
#define BKP0H_BIT11_MASK 1369,65734
#define BKP0H_BIT12_MASK 1370,65776
#define BKP0H_BIT13_MASK 1371,65819
#define BKP0H_BIT14_MASK 1372,65862
#define BKP0H_BIT15_MASK 1373,65905
  byte Byte;1378,66040
    byte BIT0 1380,66064
    byte BIT1 1381,66173
    byte BIT2 1382,66282
    byte BIT3 1383,66391
    byte BIT4 1384,66500
    byte BIT5 1385,66609
    byte BIT6 1386,66718
    byte BIT7 1387,66827
  } Bits;1388,66936
} BKP0LSTR;1389,66946
#define BKP0L 1391,67016
#define BKP0L_BIT0 1392,67068
#define BKP0L_BIT1 1393,67125
#define BKP0L_BIT2 1394,67182
#define BKP0L_BIT3 1395,67239
#define BKP0L_BIT4 1396,67296
#define BKP0L_BIT5 1397,67353
#define BKP0L_BIT6 1398,67410
#define BKP0L_BIT7 1399,67467
#define BKP0L_BIT0_MASK 1401,67525
#define BKP0L_BIT1_MASK 1402,67567
#define BKP0L_BIT2_MASK 1403,67609
#define BKP0L_BIT3_MASK 1404,67651
#define BKP0L_BIT4_MASK 1405,67693
#define BKP0L_BIT5_MASK 1406,67736
#define BKP0L_BIT6_MASK 1407,67779
#define BKP0L_BIT7_MASK 1408,67822
  byte Byte;1413,67966
    byte BK1V0 1415,67990
    byte BK1V1 1416,68115
    byte BK1V2 1417,68240
    byte BK1V3 1418,68365
    byte BK1V4 1419,68490
    byte BK1V5 1420,68615
    byte 1421,68740
    byte 1422,68766
  } Bits;1423,68792
    byte grpBK1V 1425,68813
    byte 1426,68834
    byte 1427,68855
  } MergedBits;1428,68876
} BKP1XSTR;1429,68892
#define BKP1X 1431,68962
#define BKP1X_BK1V0 1432,69014
#define BKP1X_BK1V1 1433,69072
#define BKP1X_BK1V2 1434,69130
#define BKP1X_BK1V3 1435,69188
#define BKP1X_BK1V4 1436,69246
#define BKP1X_BK1V5 1437,69304
#define BKP1X_BK1V 1438,69362
#define BKP1X_BK1V0_MASK 1440,69429
#define BKP1X_BK1V1_MASK 1441,69471
#define BKP1X_BK1V2_MASK 1442,69513
#define BKP1X_BK1V3_MASK 1443,69555
#define BKP1X_BK1V4_MASK 1444,69597
#define BKP1X_BK1V5_MASK 1445,69640
#define BKP1X_BK1V_MASK 1446,69683
#define BKP1X_BK1V_BITNUM 1447,69726
  byte Byte;1452,69868
    byte BIT8 1454,69892
    byte BIT9 1455,70009
    byte BIT10 1456,70126
    byte BIT11 1457,70244
    byte BIT12 1458,70362
    byte BIT13 1459,70480
    byte BIT14 1460,70598
    byte BIT15 1461,70716
  } Bits;1462,70834
} BKP1HSTR;1463,70844
#define BKP1H 1465,70914
#define BKP1H_BIT8 1466,70966
#define BKP1H_BIT9 1467,71023
#define BKP1H_BIT10 1468,71080
#define BKP1H_BIT11 1469,71138
#define BKP1H_BIT12 1470,71196
#define BKP1H_BIT13 1471,71254
#define BKP1H_BIT14 1472,71312
#define BKP1H_BIT15 1473,71370
#define BKP1H_BIT8_MASK 1475,71429
#define BKP1H_BIT9_MASK 1476,71471
#define BKP1H_BIT10_MASK 1477,71513
#define BKP1H_BIT11_MASK 1478,71555
#define BKP1H_BIT12_MASK 1479,71597
#define BKP1H_BIT13_MASK 1480,71640
#define BKP1H_BIT14_MASK 1481,71683
#define BKP1H_BIT15_MASK 1482,71726
  byte Byte;1487,71869
    byte BIT0 1489,71893
    byte BIT1 1490,72010
    byte BIT2 1491,72127
    byte BIT3 1492,72244
    byte BIT4 1493,72361
    byte BIT5 1494,72478
    byte BIT6 1495,72595
    byte BIT7 1496,72712
  } Bits;1497,72829
} BKP1LSTR;1498,72839
#define BKP1L 1500,72909
#define BKP1L_BIT0 1501,72961
#define BKP1L_BIT1 1502,73018
#define BKP1L_BIT2 1503,73075
#define BKP1L_BIT3 1504,73132
#define BKP1L_BIT4 1505,73189
#define BKP1L_BIT5 1506,73246
#define BKP1L_BIT6 1507,73303
#define BKP1L_BIT7 1508,73360
#define BKP1L_BIT0_MASK 1510,73418
#define BKP1L_BIT1_MASK 1511,73460
#define BKP1L_BIT2_MASK 1512,73502
#define BKP1L_BIT3_MASK 1513,73544
#define BKP1L_BIT4_MASK 1514,73586
#define BKP1L_BIT5_MASK 1515,73629
#define BKP1L_BIT6_MASK 1516,73672
#define BKP1L_BIT7_MASK 1517,73715
  byte Byte;1522,73827
    byte PIX0 1524,73851
    byte PIX1 1525,73946
    byte PIX2 1526,74041
    byte PIX3 1527,74136
    byte PIX4 1528,74231
    byte PIX5 1529,74326
    byte 1530,74421
    byte 1531,74447
  } Bits;1532,74473
    byte grpPIX 1534,74494
    byte 1535,74515
    byte 1536,74536
  } MergedBits;1537,74557
} PPAGESTR;1538,74573
#define PPAGE 1540,74643
#define PPAGE_PIX0 1541,74695
#define PPAGE_PIX1 1542,74752
#define PPAGE_PIX2 1543,74809
#define PPAGE_PIX3 1544,74866
#define PPAGE_PIX4 1545,74923
#define PPAGE_PIX5 1546,74980
#define PPAGE_PIX 1547,75037
#define PPAGE_PIX0_MASK 1549,75103
#define PPAGE_PIX1_MASK 1550,75145
#define PPAGE_PIX2_MASK 1551,75187
#define PPAGE_PIX3_MASK 1552,75229
#define PPAGE_PIX4_MASK 1553,75271
#define PPAGE_PIX5_MASK 1554,75314
#define PPAGE_PIX_MASK 1555,75357
#define PPAGE_PIX_BITNUM 1556,75400
  byte Byte;1561,75511
    byte BIT0 1563,75535
    byte BIT1 1564,75617
    byte BIT2 1565,75699
    byte BIT3 1566,75781
    byte BIT4 1567,75863
    byte BIT5 1568,75945
    byte 1569,76027
    byte BIT7 1570,76053
  } Bits;1571,76135
    byte grpBIT 1573,76156
    byte 1574,76177
    byte grpBIT_7 1575,76198
  } MergedBits;1576,76220
} PORTKSTR;1577,76236
#define PORTK 1579,76306
#define PORTK_BIT0 1580,76358
#define PORTK_BIT1 1581,76415
#define PORTK_BIT2 1582,76472
#define PORTK_BIT3 1583,76529
#define PORTK_BIT4 1584,76586
#define PORTK_BIT5 1585,76643
#define PORTK_BIT7 1586,76700
#define PORTK_BIT 1587,76757
#define PORTK_BIT0_MASK 1589,76823
#define PORTK_BIT1_MASK 1590,76865
#define PORTK_BIT2_MASK 1591,76907
#define PORTK_BIT3_MASK 1592,76949
#define PORTK_BIT4_MASK 1593,76991
#define PORTK_BIT5_MASK 1594,77034
#define PORTK_BIT7_MASK 1595,77077
#define PORTK_BIT_MASK 1596,77121
#define PORTK_BIT_BITNUM 1597,77164
  byte Byte;1602,77284
    byte BIT0 1604,77308
    byte BIT1 1605,77405
    byte BIT2 1606,77502
    byte BIT3 1607,77599
    byte BIT4 1608,77696
    byte BIT5 1609,77793
    byte 1610,77890
    byte BIT7 1611,77916
  } Bits;1612,78013
    byte grpBIT 1614,78034
    byte 1615,78055
    byte grpBIT_7 1616,78076
  } MergedBits;1617,78098
} DDRKSTR;1618,78114
#define DDRK 1620,78181
#define DDRK_BIT0 1621,78232
#define DDRK_BIT1 1622,78288
#define DDRK_BIT2 1623,78344
#define DDRK_BIT3 1624,78400
#define DDRK_BIT4 1625,78456
#define DDRK_BIT5 1626,78512
#define DDRK_BIT7 1627,78568
#define DDRK_BIT 1628,78624
#define DDRK_BIT0_MASK 1630,78689
#define DDRK_BIT1_MASK 1631,78731
#define DDRK_BIT2_MASK 1632,78773
#define DDRK_BIT3_MASK 1633,78815
#define DDRK_BIT4_MASK 1634,78857
#define DDRK_BIT5_MASK 1635,78900
#define DDRK_BIT7_MASK 1636,78943
#define DDRK_BIT_MASK 1637,78987
#define DDRK_BIT_BITNUM 1638,79030
  byte Byte;1643,79144
    byte SYN0 1645,79168
    byte SYN1 1646,79259
    byte SYN2 1647,79350
    byte SYN3 1648,79441
    byte SYN4 1649,79532
    byte SYN5 1650,79623
    byte 1651,79714
    byte 1652,79740
  } Bits;1653,79766
    byte grpSYN 1655,79787
    byte 1656,79808
    byte 1657,79829
  } MergedBits;1658,79850
} SYNRSTR;1659,79866
#define SYNR 1661,79933
#define SYNR_SYN0 1662,79984
#define SYNR_SYN1 1663,80040
#define SYNR_SYN2 1664,80096
#define SYNR_SYN3 1665,80152
#define SYNR_SYN4 1666,80208
#define SYNR_SYN5 1667,80264
#define SYNR_SYN 1668,80320
#define SYNR_SYN0_MASK 1670,80385
#define SYNR_SYN1_MASK 1671,80427
#define SYNR_SYN2_MASK 1672,80469
#define SYNR_SYN3_MASK 1673,80511
#define SYNR_SYN4_MASK 1674,80553
#define SYNR_SYN5_MASK 1675,80596
#define SYNR_SYN_MASK 1676,80639
#define SYNR_SYN_BITNUM 1677,80682
  byte Byte;1682,80803
    byte REFDV0 1684,80827
    byte REFDV1 1685,80924
    byte REFDV2 1686,81021
    byte REFDV3 1687,81118
    byte 1688,81215
    byte 1689,81241
    byte 1690,81267
    byte 1691,81293
  } Bits;1692,81319
    byte grpREFDV 1694,81340
    byte 1695,81362
    byte 1696,81383
    byte 1697,81404
    byte 1698,81425
  } MergedBits;1699,81446
} REFDVSTR;1700,81462
#define REFDV 1702,81532
#define REFDV_REFDV0 1703,81584
#define REFDV_REFDV1 1704,81643
#define REFDV_REFDV2 1705,81702
#define REFDV_REFDV3 1706,81761
#define REFDV_REFDV 1707,81820
#define REFDV_REFDV0_MASK 1709,81888
#define REFDV_REFDV1_MASK 1710,81930
#define REFDV_REFDV2_MASK 1711,81972
#define REFDV_REFDV3_MASK 1712,82014
#define REFDV_REFDV_MASK 1713,82056
#define REFDV_REFDV_BITNUM 1714,82099
  byte Byte;1719,82209
    byte SCM 1721,82233
    byte SCMIF 1722,82325
    byte TRACK 1723,82425
    byte LOCK 1724,82507
    byte LOCKIF 1725,82588
    byte 1726,82681
    byte PORF 1727,82707
    byte RTIF 1728,82796
  } Bits;1729,82890
} CRGFLGSTR;1730,82900
#define CRGFLG 1732,82973
#define CRGFLG_SCM 1733,83026
#define CRGFLG_SCMIF 1734,83083
#define CRGFLG_TRACK 1735,83142
#define CRGFLG_LOCK 1736,83201
#define CRGFLG_LOCKIF 1737,83259
#define CRGFLG_PORF 1738,83319
#define CRGFLG_RTIF 1739,83377
#define CRGFLG_SCM_MASK 1741,83436
#define CRGFLG_SCMIF_MASK 1742,83478
#define CRGFLG_TRACK_MASK 1743,83520
#define CRGFLG_LOCK_MASK 1744,83562
#define CRGFLG_LOCKIF_MASK 1745,83604
#define CRGFLG_PORF_MASK 1746,83647
#define CRGFLG_RTIF_MASK 1747,83690
  byte Byte;1752,83813
    byte 1754,83837
    byte SCMIE 1755,83863
    byte 1756,83965
    byte 1757,83991
    byte LOCKIE 1758,84017
    byte 1759,84108
    byte 1760,84134
    byte RTIE 1761,84160
  } Bits;1762,84256
} CRGINTSTR;1763,84266
#define CRGINT 1765,84339
#define CRGINT_SCMIE 1766,84392
#define CRGINT_LOCKIE 1767,84451
#define CRGINT_RTIE 1768,84511
#define CRGINT_SCMIE_MASK 1770,84570
#define CRGINT_LOCKIE_MASK 1771,84612
#define CRGINT_RTIE_MASK 1772,84655
  byte Byte;1777,84774
    byte COPWAI 1779,84798
    byte RTIWAI 1780,84890
    byte CWAI 1781,84982
    byte PLLWAI 1782,85085
    byte ROAWAI 1783,85177
    byte SYSWAI 1784,85288
    byte PSTP 1785,85389
    byte PLLSEL 1786,85470
  } Bits;1787,85569
} CLKSELSTR;1788,85579
#define CLKSEL 1790,85652
#define CLKSEL_COPWAI 1791,85705
#define CLKSEL_RTIWAI 1792,85765
#define CLKSEL_CWAI 1793,85825
#define CLKSEL_PLLWAI 1794,85883
#define CLKSEL_ROAWAI 1795,85943
#define CLKSEL_SYSWAI 1796,86003
#define CLKSEL_PSTP 1797,86063
#define CLKSEL_PLLSEL 1798,86121
#define CLKSEL_COPWAI_MASK 1800,86182
#define CLKSEL_RTIWAI_MASK 1801,86224
#define CLKSEL_CWAI_MASK 1802,86266
#define CLKSEL_PLLWAI_MASK 1803,86308
#define CLKSEL_ROAWAI_MASK 1804,86350
#define CLKSEL_SYSWAI_MASK 1805,86393
#define CLKSEL_PSTP_MASK 1806,86436
#define CLKSEL_PLLSEL_MASK 1807,86479
  byte Byte;1812,86597
    byte SCME 1814,86621
    byte PCE 1815,86713
    byte PRE 1816,86816
    byte 1817,86919
    byte ACQ 1818,86945
    byte AUTO 1819,87026
    byte PLLON 1820,87123
    byte CME 1821,87211
  } Bits;1822,87301
} PLLCTLSTR;1823,87311
#define PLLCTL 1825,87384
#define PLLCTL_SCME 1826,87437
#define PLLCTL_PCE 1827,87495
#define PLLCTL_PRE 1828,87552
#define PLLCTL_ACQ 1829,87609
#define PLLCTL_AUTO 1830,87666
#define PLLCTL_PLLON 1831,87724
#define PLLCTL_CME 1832,87783
#define PLLCTL_SCME_MASK 1834,87841
#define PLLCTL_PCE_MASK 1835,87883
#define PLLCTL_PRE_MASK 1836,87925
#define PLLCTL_ACQ_MASK 1837,87967
#define PLLCTL_AUTO_MASK 1838,88010
#define PLLCTL_PLLON_MASK 1839,88053
#define PLLCTL_CME_MASK 1840,88096
  byte Byte;1845,88214
    byte RTR0 1847,88238
    byte RTR1 1848,88356
    byte RTR2 1849,88474
    byte RTR3 1850,88592
    byte RTR4 1851,88710
    byte RTR5 1852,88826
    byte RTR6 1853,88942
    byte 1854,89058
  } Bits;1855,89084
    byte grpRTR 1857,89105
    byte 1858,89126
  } MergedBits;1859,89147
} RTICTLSTR;1860,89163
#define RTICTL 1862,89236
#define RTICTL_RTR0 1863,89289
#define RTICTL_RTR1 1864,89347
#define RTICTL_RTR2 1865,89405
#define RTICTL_RTR3 1866,89463
#define RTICTL_RTR4 1867,89521
#define RTICTL_RTR5 1868,89579
#define RTICTL_RTR6 1869,89637
#define RTICTL_RTR 1870,89695
#define RTICTL_RTR0_MASK 1872,89762
#define RTICTL_RTR1_MASK 1873,89804
#define RTICTL_RTR2_MASK 1874,89846
#define RTICTL_RTR3_MASK 1875,89888
#define RTICTL_RTR4_MASK 1876,89930
#define RTICTL_RTR5_MASK 1877,89973
#define RTICTL_RTR6_MASK 1878,90016
#define RTICTL_RTR_MASK 1879,90059
#define RTICTL_RTR_BITNUM 1880,90103
  byte Byte;1885,90219
    byte CR0 1887,90243
    byte CR1 1888,90349
    byte CR2 1889,90455
    byte 1890,90561
    byte 1891,90587
    byte 1892,90613
    byte RSBCK 1893,90639
    byte WCOP 1894,90748
  } Bits;1895,90833
    byte grpCR 1897,90854
    byte 1898,90875
    byte 1899,90896
    byte 1900,90917
    byte 1901,90938
    byte 1902,90959
  } MergedBits;1903,90980
} COPCTLSTR;1904,90996
#define COPCTL 1906,91069
#define COPCTL_CR0 1907,91122
#define COPCTL_CR1 1908,91179
#define COPCTL_CR2 1909,91236
#define COPCTL_RSBCK 1910,91293
#define COPCTL_WCOP 1911,91352
#define COPCTL_CR 1912,91410
#define COPCTL_CR0_MASK 1914,91476
#define COPCTL_CR1_MASK 1915,91518
#define COPCTL_CR2_MASK 1916,91560
#define COPCTL_RSBCK_MASK 1917,91602
#define COPCTL_WCOP_MASK 1918,91645
#define COPCTL_CR_MASK 1919,91689
#define COPCTL_CR_BITNUM 1920,91731
  byte Byte;1925,91855
    byte BIT0 1927,91879
    byte BIT1 1928,91978
    byte BIT2 1929,92077
    byte BIT3 1930,92176
    byte BIT4 1931,92275
    byte BIT5 1932,92374
    byte BIT6 1933,92473
    byte BIT7 1934,92572
  } Bits;1935,92671
} ARMCOPSTR;1936,92681
#define ARMCOP 1938,92754
#define ARMCOP_BIT0 1939,92807
#define ARMCOP_BIT1 1940,92865
#define ARMCOP_BIT2 1941,92923
#define ARMCOP_BIT3 1942,92981
#define ARMCOP_BIT4 1943,93039
#define ARMCOP_BIT5 1944,93097
#define ARMCOP_BIT6 1945,93155
#define ARMCOP_BIT7 1946,93213
#define ARMCOP_BIT0_MASK 1948,93272
#define ARMCOP_BIT1_MASK 1949,93314
#define ARMCOP_BIT2_MASK 1950,93356
#define ARMCOP_BIT3_MASK 1951,93398
#define ARMCOP_BIT4_MASK 1952,93440
#define ARMCOP_BIT5_MASK 1953,93483
#define ARMCOP_BIT6_MASK 1954,93526
#define ARMCOP_BIT7_MASK 1955,93569
  byte Byte;1960,93702
    byte IOS0 1962,93726
    byte IOS1 1963,93855
    byte IOS2 1964,93984
    byte IOS3 1965,94113
    byte IOS4 1966,94242
    byte IOS5 1967,94371
    byte IOS6 1968,94500
    byte IOS7 1969,94629
  } Bits;1970,94758
} TIOSSTR;1971,94768
#define TIOS 1973,94835
#define TIOS_IOS0 1974,94886
#define TIOS_IOS1 1975,94942
#define TIOS_IOS2 1976,94998
#define TIOS_IOS3 1977,95054
#define TIOS_IOS4 1978,95110
#define TIOS_IOS5 1979,95166
#define TIOS_IOS6 1980,95222
#define TIOS_IOS7 1981,95278
#define TIOS_IOS0_MASK 1983,95335
#define TIOS_IOS1_MASK 1984,95377
#define TIOS_IOS2_MASK 1985,95419
#define TIOS_IOS3_MASK 1986,95461
#define TIOS_IOS4_MASK 1987,95503
#define TIOS_IOS5_MASK 1988,95546
#define TIOS_IOS6_MASK 1989,95589
#define TIOS_IOS7_MASK 1990,95632
  byte Byte;1995,95753
    byte FOC0 1997,95777
    byte FOC1 1998,95888
    byte FOC2 1999,95999
    byte FOC3 2000,96110
    byte FOC4 2001,96221
    byte FOC5 2002,96332
    byte FOC6 2003,96443
    byte FOC7 2004,96554
  } Bits;2005,96665
} CFORCSTR;2006,96675
#define CFORC 2008,96745
#define CFORC_FOC0 2009,96797
#define CFORC_FOC1 2010,96854
#define CFORC_FOC2 2011,96911
#define CFORC_FOC3 2012,96968
#define CFORC_FOC4 2013,97025
#define CFORC_FOC5 2014,97082
#define CFORC_FOC6 2015,97139
#define CFORC_FOC7 2016,97196
#define CFORC_FOC0_MASK 2018,97254
#define CFORC_FOC1_MASK 2019,97296
#define CFORC_FOC2_MASK 2020,97338
#define CFORC_FOC3_MASK 2021,97380
#define CFORC_FOC4_MASK 2022,97422
#define CFORC_FOC5_MASK 2023,97465
#define CFORC_FOC6_MASK 2024,97508
#define CFORC_FOC7_MASK 2025,97551
  byte Byte;2030,97673
    byte OC7M0 2032,97697
    byte OC7M1 2033,97794
    byte OC7M2 2034,97891
    byte OC7M3 2035,97988
    byte OC7M4 2036,98085
    byte OC7M5 2037,98182
    byte OC7M6 2038,98279
    byte OC7M7 2039,98376
  } Bits;2040,98473
} OC7MSTR;2041,98483
#define OC7M 2043,98550
#define OC7M_OC7M0 2044,98601
#define OC7M_OC7M1 2045,98658
#define OC7M_OC7M2 2046,98715
#define OC7M_OC7M3 2047,98772
#define OC7M_OC7M4 2048,98829
#define OC7M_OC7M5 2049,98886
#define OC7M_OC7M6 2050,98943
#define OC7M_OC7M7 2051,99000
#define OC7M_OC7M0_MASK 2053,99058
#define OC7M_OC7M1_MASK 2054,99100
#define OC7M_OC7M2_MASK 2055,99142
#define OC7M_OC7M3_MASK 2056,99184
#define OC7M_OC7M4_MASK 2057,99226
#define OC7M_OC7M5_MASK 2058,99269
#define OC7M_OC7M6_MASK 2059,99312
#define OC7M_OC7M7_MASK 2060,99355
  byte Byte;2065,99477
} OC7DSTR;2066,99490
#define OC7D 2068,99557
  word Word;2073,99676
      byte Byte;2078,99804
    } TCNTHiSTR;2079,99821
    #define TCNTHi 2080,99838
      byte Byte;2085,99989
    } TCNTLoSTR;2086,100006
    #define TCNTLo 2087,100023
  } Overlap_STR;2089,100101
} TCNTSTR;2091,100119
#define TCNT 2093,100186
  byte Byte;2098,100316
    byte 2100,100340
    byte 2101,100366
    byte 2102,100392
    byte 2103,100418
    byte TFFCA 2104,100444
    byte TSFRZ 2105,100539
    byte TSWAI 2106,100660
    byte TEN 2107,100762
  } Bits;2108,100844
} TSCR1STR;2109,100854
#define TSCR1 2111,100924
#define TSCR1_TFFCA 2112,100976
#define TSCR1_TSFRZ 2113,101034
#define TSCR1_TSWAI 2114,101092
#define TSCR1_TEN 2115,101150
#define TSCR1_TFFCA_MASK 2117,101207
#define TSCR1_TSFRZ_MASK 2118,101250
#define TSCR1_TSWAI_MASK 2119,101293
#define TSCR1_TEN_MASK 2120,101336
  byte Byte;2125,101461
    byte TOV0 2127,101485
    byte TOV1 2128,101579
    byte TOV2 2129,101673
    byte TOV3 2130,101767
    byte TOV4 2131,101861
    byte TOV5 2132,101955
    byte TOV6 2133,102049
    byte TOV7 2134,102143
  } Bits;2135,102237
} TTOVSTR;2136,102247
#define TTOV 2138,102314
#define TTOV_TOV0 2139,102365
#define TTOV_TOV1 2140,102421
#define TTOV_TOV2 2141,102477
#define TTOV_TOV3 2142,102533
#define TTOV_TOV4 2143,102589
#define TTOV_TOV5 2144,102645
#define TTOV_TOV6 2145,102701
#define TTOV_TOV7 2146,102757
#define TTOV_TOV0_MASK 2148,102814
#define TTOV_TOV1_MASK 2149,102856
#define TTOV_TOV2_MASK 2150,102898
#define TTOV_TOV3_MASK 2151,102940
#define TTOV_TOV4_MASK 2152,102982
#define TTOV_TOV5_MASK 2153,103025
#define TTOV_TOV6_MASK 2154,103068
#define TTOV_TOV7_MASK 2155,103111
  byte Byte;2160,103228
    byte OL4 2162,103252
    byte OM4 2163,103340
    byte OL5 2164,103427
    byte OM5 2165,103515
    byte OL6 2166,103602
    byte OM6 2167,103690
    byte OL7 2168,103777
    byte OM7 2169,103865
  } Bits;2170,103952
} TCTL1STR;2171,103962
#define TCTL1 2173,104032
#define TCTL1_OL4 2174,104084
#define TCTL1_OM4 2175,104140
#define TCTL1_OL5 2176,104196
#define TCTL1_OM5 2177,104252
#define TCTL1_OL6 2178,104308
#define TCTL1_OM6 2179,104364
#define TCTL1_OL7 2180,104420
#define TCTL1_OM7 2181,104476
#define TCTL1_OL4_MASK 2183,104533
#define TCTL1_OM4_MASK 2184,104575
#define TCTL1_OL5_MASK 2185,104617
#define TCTL1_OM5_MASK 2186,104659
#define TCTL1_OL6_MASK 2187,104701
#define TCTL1_OM6_MASK 2188,104744
#define TCTL1_OL7_MASK 2189,104787
#define TCTL1_OM7_MASK 2190,104830
  byte Byte;2195,104947
    byte OL0 2197,104971
    byte OM0 2198,105059
    byte OL1 2199,105146
    byte OM1 2200,105234
    byte OL2 2201,105321
    byte OM2 2202,105409
    byte OL3 2203,105496
    byte OM3 2204,105584
  } Bits;2205,105671
} TCTL2STR;2206,105681
#define TCTL2 2208,105751
#define TCTL2_OL0 2209,105803
#define TCTL2_OM0 2210,105859
#define TCTL2_OL1 2211,105915
#define TCTL2_OM1 2212,105971
#define TCTL2_OL2 2213,106027
#define TCTL2_OM2 2214,106083
#define TCTL2_OL3 2215,106139
#define TCTL2_OM3 2216,106195
#define TCTL2_OL0_MASK 2218,106252
#define TCTL2_OM0_MASK 2219,106294
#define TCTL2_OL1_MASK 2220,106336
#define TCTL2_OM1_MASK 2221,106378
#define TCTL2_OL2_MASK 2222,106420
#define TCTL2_OM2_MASK 2223,106463
#define TCTL2_OL3_MASK 2224,106506
#define TCTL2_OM3_MASK 2225,106549
  byte Byte;2230,106666
    byte EDG4A 2232,106690
    byte EDG4B 2233,106789
    byte EDG5A 2234,106888
    byte EDG5B 2235,106987
    byte EDG6A 2236,107086
    byte EDG6B 2237,107185
    byte EDG7A 2238,107284
    byte EDG7B 2239,107383
  } Bits;2240,107482
    byte grpEDG4x 2242,107503
    byte grpEDG5x 2243,107525
    byte grpEDG6x 2244,107547
    byte grpEDG7x 2245,107569
  } MergedBits;2246,107591
} TCTL3STR;2247,107607
#define TCTL3 2249,107677
#define TCTL3_EDG4A 2250,107729
#define TCTL3_EDG4B 2251,107787
#define TCTL3_EDG5A 2252,107845
#define TCTL3_EDG5B 2253,107903
#define TCTL3_EDG6A 2254,107961
#define TCTL3_EDG6B 2255,108019
#define TCTL3_EDG7A 2256,108077
#define TCTL3_EDG7B 2257,108135
#define TCTL3_EDG4x 2258,108193
#define TCTL3_EDG5x 2259,108260
#define TCTL3_EDG6x 2260,108327
#define TCTL3_EDG7x 2261,108394
#define TCTL3_EDG4A_MASK 2263,108462
#define TCTL3_EDG4B_MASK 2264,108504
#define TCTL3_EDG5A_MASK 2265,108546
#define TCTL3_EDG5B_MASK 2266,108588
#define TCTL3_EDG6A_MASK 2267,108630
#define TCTL3_EDG6B_MASK 2268,108673
#define TCTL3_EDG7A_MASK 2269,108716
#define TCTL3_EDG7B_MASK 2270,108759
#define TCTL3_EDG4x_MASK 2271,108803
#define TCTL3_EDG4x_BITNUM 2272,108845
#define TCTL3_EDG5x_MASK 2273,108887
#define TCTL3_EDG5x_BITNUM 2274,108930
#define TCTL3_EDG6x_MASK 2275,108972
#define TCTL3_EDG6x_BITNUM 2276,109015
#define TCTL3_EDG7x_MASK 2277,109057
#define TCTL3_EDG7x_BITNUM 2278,109101
  byte Byte;2283,109216
    byte EDG0A 2285,109240
    byte EDG0B 2286,109339
    byte EDG1A 2287,109438
    byte EDG1B 2288,109537
    byte EDG2A 2289,109636
    byte EDG2B 2290,109735
    byte EDG3A 2291,109834
    byte EDG3B 2292,109933
  } Bits;2293,110032
    byte grpEDG0x 2295,110053
    byte grpEDG1x 2296,110075
    byte grpEDG2x 2297,110097
    byte grpEDG3x 2298,110119
  } MergedBits;2299,110141
} TCTL4STR;2300,110157
#define TCTL4 2302,110227
#define TCTL4_EDG0A 2303,110279
#define TCTL4_EDG0B 2304,110337
#define TCTL4_EDG1A 2305,110395
#define TCTL4_EDG1B 2306,110453
#define TCTL4_EDG2A 2307,110511
#define TCTL4_EDG2B 2308,110569
#define TCTL4_EDG3A 2309,110627
#define TCTL4_EDG3B 2310,110685
#define TCTL4_EDG0x 2311,110743
#define TCTL4_EDG1x 2312,110810
#define TCTL4_EDG2x 2313,110877
#define TCTL4_EDG3x 2314,110944
#define TCTL4_EDG0A_MASK 2316,111012
#define TCTL4_EDG0B_MASK 2317,111054
#define TCTL4_EDG1A_MASK 2318,111096
#define TCTL4_EDG1B_MASK 2319,111138
#define TCTL4_EDG2A_MASK 2320,111180
#define TCTL4_EDG2B_MASK 2321,111223
#define TCTL4_EDG3A_MASK 2322,111266
#define TCTL4_EDG3B_MASK 2323,111309
#define TCTL4_EDG0x_MASK 2324,111353
#define TCTL4_EDG0x_BITNUM 2325,111395
#define TCTL4_EDG1x_MASK 2326,111437
#define TCTL4_EDG1x_BITNUM 2327,111480
#define TCTL4_EDG2x_MASK 2328,111522
#define TCTL4_EDG2x_BITNUM 2329,111565
#define TCTL4_EDG3x_MASK 2330,111607
#define TCTL4_EDG3x_BITNUM 2331,111651
  byte Byte;2336,111771
    byte C0I 2338,111795
    byte C1I 2339,111916
    byte C2I 2340,112037
    byte C3I 2341,112158
    byte C4I 2342,112279
    byte C5I 2343,112400
    byte C6I 2344,112521
    byte C7I 2345,112642
  } Bits;2346,112763
} TIESTR;2347,112773
#define TIE 2349,112837
#define TIE_C0I 2350,112887
#define TIE_C1I 2351,112941
#define TIE_C2I 2352,112995
#define TIE_C3I 2353,113049
#define TIE_C4I 2354,113103
#define TIE_C5I 2355,113157
#define TIE_C6I 2356,113211
#define TIE_C7I 2357,113265
#define TIE_C0I_MASK 2359,113320
#define TIE_C1I_MASK 2360,113362
#define TIE_C2I_MASK 2361,113404
#define TIE_C3I_MASK 2362,113446
#define TIE_C4I_MASK 2363,113488
#define TIE_C5I_MASK 2364,113531
#define TIE_C6I_MASK 2365,113574
#define TIE_C7I_MASK 2366,113617
  byte Byte;2371,113741
    byte PR0 2373,113765
    byte PR1 2374,113863
    byte PR2 2375,113961
    byte TCRE 2376,114059
    byte 2377,114155
    byte 2378,114181
    byte 2379,114207
    byte TOI 2380,114233
  } Bits;2381,114334
    byte grpPR 2383,114355
    byte 2384,114376
    byte 2385,114397
    byte 2386,114418
    byte 2387,114439
    byte 2388,114460
  } MergedBits;2389,114481
} TSCR2STR;2390,114497
#define TSCR2 2392,114567
#define TSCR2_PR0 2393,114619
#define TSCR2_PR1 2394,114675
#define TSCR2_PR2 2395,114731
#define TSCR2_TCRE 2396,114787
#define TSCR2_TOI 2397,114844
#define TSCR2_PR 2398,114900
#define TSCR2_PR0_MASK 2400,114965
#define TSCR2_PR1_MASK 2401,115007
#define TSCR2_PR2_MASK 2402,115049
#define TSCR2_TCRE_MASK 2403,115091
#define TSCR2_TOI_MASK 2404,115133
#define TSCR2_PR_MASK 2405,115177
#define TSCR2_PR_BITNUM 2406,115219
  byte Byte;2411,115337
    byte C0F 2413,115361
    byte C1F 2414,115474
    byte C2F 2415,115587
    byte C3F 2416,115700
    byte C4F 2417,115813
    byte C5F 2418,115926
    byte C6F 2419,116039
    byte C7F 2420,116152
  } Bits;2421,116265
} TFLG1STR;2422,116275
#define TFLG1 2424,116345
#define TFLG1_C0F 2425,116397
#define TFLG1_C1F 2426,116453
#define TFLG1_C2F 2427,116509
#define TFLG1_C3F 2428,116565
#define TFLG1_C4F 2429,116621
#define TFLG1_C5F 2430,116677
#define TFLG1_C6F 2431,116733
#define TFLG1_C7F 2432,116789
#define TFLG1_C0F_MASK 2434,116846
#define TFLG1_C1F_MASK 2435,116888
#define TFLG1_C2F_MASK 2436,116930
#define TFLG1_C3F_MASK 2437,116972
#define TFLG1_C4F_MASK 2438,117014
#define TFLG1_C5F_MASK 2439,117057
#define TFLG1_C6F_MASK 2440,117100
#define TFLG1_C7F_MASK 2441,117143
  byte Byte;2446,117263
    byte 2448,117287
    byte 2449,117313
    byte 2450,117339
    byte 2451,117365
    byte 2452,117391
    byte 2453,117417
    byte 2454,117443
    byte TOF 2455,117469
  } Bits;2456,117558
} TFLG2STR;2457,117568
#define TFLG2 2459,117638
#define TFLG2_TOF 2460,117690
#define TFLG2_TOF_MASK 2462,117747
  word Word;2467,117883
      byte Byte;2472,118035
    } TC0HiSTR;2473,118052
    #define TC0Hi 2474,118068
      byte Byte;2479,118241
    } TC0LoSTR;2480,118258
    #define TC0Lo 2481,118274
  } Overlap_STR;2483,118350
} TC0STR;2485,118368
#define TC0 2487,118432
#define TC_ARR 2489,118531
  word Word;2494,118688
      byte Byte;2499,118840
    } TC1HiSTR;2500,118857
    #define TC1Hi 2501,118873
      byte Byte;2506,119046
    } TC1LoSTR;2507,119063
    #define TC1Lo 2508,119079
  } Overlap_STR;2510,119155
} TC1STR;2512,119173
#define TC1 2514,119237
  word Word;2519,119379
      byte Byte;2524,119531
    } TC2HiSTR;2525,119548
    #define TC2Hi 2526,119564
      byte Byte;2531,119737
    } TC2LoSTR;2532,119754
    #define TC2Lo 2533,119770
  } Overlap_STR;2535,119846
} TC2STR;2537,119864
#define TC2 2539,119928
  word Word;2544,120070
      byte Byte;2549,120222
    } TC3HiSTR;2550,120239
    #define TC3Hi 2551,120255
      byte Byte;2556,120428
    } TC3LoSTR;2557,120445
    #define TC3Lo 2558,120461
  } Overlap_STR;2560,120537
} TC3STR;2562,120555
#define TC3 2564,120619
  word Word;2569,120761
      byte Byte;2574,120913
    } TC4HiSTR;2575,120930
    #define TC4Hi 2576,120946
      byte Byte;2581,121119
    } TC4LoSTR;2582,121136
    #define TC4Lo 2583,121152
  } Overlap_STR;2585,121228
} TC4STR;2587,121246
#define TC4 2589,121310
  word Word;2594,121452
      byte Byte;2599,121604
    } TC5HiSTR;2600,121621
    #define TC5Hi 2601,121637
      byte Byte;2606,121810
    } TC5LoSTR;2607,121827
    #define TC5Lo 2608,121843
  } Overlap_STR;2610,121919
} TC5STR;2612,121937
#define TC5 2614,122001
  word Word;2619,122143
      byte Byte;2624,122295
    } TC6HiSTR;2625,122312
    #define TC6Hi 2626,122328
      byte Byte;2631,122501
    } TC6LoSTR;2632,122518
    #define TC6Lo 2633,122534
  } Overlap_STR;2635,122610
} TC6STR;2637,122628
#define TC6 2639,122692
  word Word;2644,122834
      byte Byte;2649,122986
    } TC7HiSTR;2650,123003
    #define TC7Hi 2651,123019
      byte Byte;2656,123192
    } TC7LoSTR;2657,123209
    #define TC7Lo 2658,123225
  } Overlap_STR;2660,123301
} TC7STR;2662,123319
#define TC7 2664,123383
  byte Byte;2669,123525
    byte PAI 2671,123549
    byte PAOVI 2672,123659
    byte CLK0 2673,123774
    byte CLK1 2674,123862
    byte PEDGE 2675,123950
    byte PAMOD 2676,124050
    byte PAEN 2677,124142
    byte 2678,124245
  } Bits;2679,124271
    byte 2681,124292
    byte 2682,124313
    byte grpCLK 2683,124334
    byte 2684,124355
    byte 2685,124376
    byte 2686,124397
    byte 2687,124418
  } MergedBits;2688,124439
} PACTLSTR;2689,124455
#define PACTL 2691,124525
#define PACTL_PAI 2692,124577
#define PACTL_PAOVI 2693,124633
#define PACTL_CLK0 2694,124691
#define PACTL_CLK1 2695,124748
#define PACTL_PEDGE 2696,124805
#define PACTL_PAMOD 2697,124863
#define PACTL_PAEN 2698,124921
#define PACTL_CLK 2699,124978
#define PACTL_PAI_MASK 2701,125044
#define PACTL_PAOVI_MASK 2702,125086
#define PACTL_CLK0_MASK 2703,125128
#define PACTL_CLK1_MASK 2704,125170
#define PACTL_PEDGE_MASK 2705,125212
#define PACTL_PAMOD_MASK 2706,125255
#define PACTL_PAEN_MASK 2707,125298
#define PACTL_CLK_MASK 2708,125341
#define PACTL_CLK_BITNUM 2709,125384
  byte Byte;2714,125508
    byte PAIF 2716,125532
    byte PAOVF 2717,125635
    byte 2718,125738
    byte 2719,125764
    byte 2720,125790
    byte 2721,125816
    byte 2722,125842
    byte 2723,125868
  } Bits;2724,125894
} PAFLGSTR;2725,125904
#define PAFLG 2727,125974
#define PAFLG_PAIF 2728,126026
#define PAFLG_PAOVF 2729,126083
#define PAFLG_PAIF_MASK 2731,126142
#define PAFLG_PAOVF_MASK 2732,126184
  word Word;2737,126312
      byte Byte;2742,126449
    } PACN3STR;2743,126466
    #define PACN3 2744,126482
      byte Byte;2749,126644
    } PACN2STR;2750,126661
    #define PACN2 2751,126677
  } Overlap_STR;2753,126756
} PACN32STR;2755,126774
#define PACN32 2757,126847
  word Word;2762,126986
      byte Byte;2767,127123
    } PACN1STR;2768,127140
    #define PACN1 2769,127156
      byte Byte;2774,127318
    } PACN0STR;2775,127335
    #define PACN0 2776,127351
  } Overlap_STR;2778,127430
} PACN10STR;2780,127448
#define PACN10 2782,127521
  byte Byte;2787,127653
    byte MCPR0 2789,127677
    byte MCPR1 2790,127781
    byte MCEN 2791,127885
    byte FLMC 2792,127982
    byte ICLAT 2793,128111
    byte RDMCL 2794,128213
    byte MODMC 2795,128313
    byte MCZI 2796,128402
  } Bits;2797,128514
    byte grpMCPR 2799,128535
    byte 2800,128556
    byte 2801,128577
    byte 2802,128598
    byte 2803,128619
    byte 2804,128640
    byte 2805,128661
  } MergedBits;2806,128682
} MCCTLSTR;2807,128698
#define MCCTL 2809,128768
#define MCCTL_MCPR0 2810,128820
#define MCCTL_MCPR1 2811,128878
#define MCCTL_MCEN 2812,128936
#define MCCTL_FLMC 2813,128993
#define MCCTL_ICLAT 2814,129050
#define MCCTL_RDMCL 2815,129108
#define MCCTL_MODMC 2816,129166
#define MCCTL_MCZI 2817,129224
#define MCCTL_MCPR 2818,129281
#define MCCTL_MCPR0_MASK 2820,129348
#define MCCTL_MCPR1_MASK 2821,129390
#define MCCTL_MCEN_MASK 2822,129432
#define MCCTL_FLMC_MASK 2823,129474
#define MCCTL_ICLAT_MASK 2824,129516
#define MCCTL_RDMCL_MASK 2825,129559
#define MCCTL_MODMC_MASK 2826,129602
#define MCCTL_MCZI_MASK 2827,129645
#define MCCTL_MCPR_MASK 2828,129689
#define MCCTL_MCPR_BITNUM 2829,129731
  byte Byte;2834,129863
    byte POLF0 2836,129887
    byte POLF1 2837,129994
    byte POLF2 2838,130101
    byte POLF3 2839,130208
    byte 2840,130315
    byte 2841,130341
    byte 2842,130367
    byte MCZF 2843,130393
  } Bits;2844,130493
    byte grpPOLF 2846,130514
    byte 2847,130535
    byte 2848,130556
    byte 2849,130577
    byte 2850,130598
  } MergedBits;2851,130619
} MCFLGSTR;2852,130635
#define MCFLG 2854,130705
#define MCFLG_POLF0 2855,130757
#define MCFLG_POLF1 2856,130815
#define MCFLG_POLF2 2857,130873
#define MCFLG_POLF3 2858,130931
#define MCFLG_MCZF 2859,130989
#define MCFLG_POLF 2860,131046
#define MCFLG_POLF0_MASK 2862,131113
#define MCFLG_POLF1_MASK 2863,131155
#define MCFLG_POLF2_MASK 2864,131197
#define MCFLG_POLF3_MASK 2865,131239
#define MCFLG_MCZF_MASK 2866,131281
#define MCFLG_POLF_MASK 2867,131325
#define MCFLG_POLF_BITNUM 2868,131368
  byte Byte;2873,131499
    byte PA0EN 2875,131523
    byte PA1EN 2876,131625
    byte PA2EN 2877,131727
    byte PA3EN 2878,131829
    byte 2879,131931
    byte 2880,131957
    byte 2881,131983
    byte 2882,132009
  } Bits;2883,132035
} ICPARSTR;2884,132045
#define ICPAR 2886,132115
#define ICPAR_PA0EN 2887,132167
#define ICPAR_PA1EN 2888,132225
#define ICPAR_PA2EN 2889,132283
#define ICPAR_PA3EN 2890,132341
#define ICPAR_PA0EN_MASK 2892,132400
#define ICPAR_PA1EN_MASK 2893,132442
#define ICPAR_PA2EN_MASK 2894,132484
#define ICPAR_PA3EN_MASK 2895,132526
  byte Byte;2900,132647
    byte DLY0 2902,132671
    byte DLY1 2903,132763
    byte 2904,132855
    byte 2905,132881
    byte 2906,132907
    byte 2907,132933
    byte 2908,132959
    byte 2909,132985
  } Bits;2910,133011
    byte grpDLY 2912,133032
    byte 2913,133053
    byte 2914,133074
    byte 2915,133095
    byte 2916,133116
    byte 2917,133137
    byte 2918,133158
  } MergedBits;2919,133179
} DLYCTSTR;2920,133195
#define DLYCT 2922,133265
#define DLYCT_DLY0 2923,133317
#define DLYCT_DLY1 2924,133374
#define DLYCT_DLY 2925,133431
#define DLYCT_DLY0_MASK 2927,133497
#define DLYCT_DLY1_MASK 2928,133539
#define DLYCT_DLY_MASK 2929,133581
#define DLYCT_DLY_BITNUM 2930,133623
  byte Byte;2935,133746
    byte NOVW0 2937,133770
    byte NOVW1 2938,133868
    byte NOVW2 2939,133966
    byte NOVW3 2940,134064
    byte NOVW4 2941,134162
    byte NOVW5 2942,134260
    byte NOVW6 2943,134358
    byte NOVW7 2944,134456
  } Bits;2945,134554
} ICOVWSTR;2946,134564
#define ICOVW 2948,134634
#define ICOVW_NOVW0 2949,134686
#define ICOVW_NOVW1 2950,134744
#define ICOVW_NOVW2 2951,134802
#define ICOVW_NOVW3 2952,134860
#define ICOVW_NOVW4 2953,134918
#define ICOVW_NOVW5 2954,134976
#define ICOVW_NOVW6 2955,135034
#define ICOVW_NOVW7 2956,135092
#define ICOVW_NOVW0_MASK 2958,135151
#define ICOVW_NOVW1_MASK 2959,135193
#define ICOVW_NOVW2_MASK 2960,135235
#define ICOVW_NOVW3_MASK 2961,135277
#define ICOVW_NOVW4_MASK 2962,135319
#define ICOVW_NOVW5_MASK 2963,135362
#define ICOVW_NOVW6_MASK 2964,135405
#define ICOVW_NOVW7_MASK 2965,135448
  byte Byte;2970,135578
    byte LATQ 2972,135602
    byte BUFEN 2973,135712
    byte PACMX 2974,135798
    byte TFMOD 2975,135906
    byte SH04 2976,135999
    byte SH15 2977,136121
    byte SH26 2978,136243
    byte SH37 2979,136365
  } Bits;2980,136487
} ICSYSSTR;2981,136497
#define ICSYS 2983,136567
#define ICSYS_LATQ 2984,136619
#define ICSYS_BUFEN 2985,136676
#define ICSYS_PACMX 2986,136734
#define ICSYS_TFMOD 2987,136792
#define ICSYS_SH04 2988,136850
#define ICSYS_SH15 2989,136907
#define ICSYS_SH26 2990,136964
#define ICSYS_SH37 2991,137021
#define ICSYS_LATQ_MASK 2993,137079
#define ICSYS_BUFEN_MASK 2994,137121
#define ICSYS_PACMX_MASK 2995,137163
#define ICSYS_TFMOD_MASK 2996,137205
#define ICSYS_SH04_MASK 2997,137247
#define ICSYS_SH15_MASK 2998,137290
#define ICSYS_SH26_MASK 2999,137333
#define ICSYS_SH37_MASK 3000,137376
  byte Byte;3005,137512
    byte 3007,137536
    byte PBOVI 3008,137562
    byte 3009,137677
    byte 3010,137703
    byte 3011,137729
    byte 3012,137755
    byte PBEN 3013,137781
    byte 3014,137884
  } Bits;3015,137910
} PBCTLSTR;3016,137920
#define PBCTL 3018,137990
#define PBCTL_PBOVI 3019,138042
#define PBCTL_PBEN 3020,138100
#define PBCTL_PBOVI_MASK 3022,138158
#define PBCTL_PBEN_MASK 3023,138200
  byte Byte;3028,138325
    byte 3030,138349
    byte PBOVF 3031,138375
    byte 3032,138478
    byte 3033,138504
    byte 3034,138530
    byte 3035,138556
    byte 3036,138582
    byte 3037,138608
  } Bits;3038,138634
} PBFLGSTR;3039,138644
#define PBFLG 3041,138714
#define PBFLG_PBOVF 3042,138766
#define PBFLG_PBOVF_MASK 3044,138825
  word Word;3049,138960
      byte Byte;3054,139104
        byte BIT0 3056,139136
        byte BIT1 3057,139233
        byte BIT2 3058,139330
        byte BIT3 3059,139427
        byte BIT4 3060,139524
        byte BIT5 3061,139621
        byte BIT6 3062,139718
        byte BIT7 3063,139815
      } Bits;3064,139912
    } PA3HSTR;3065,139926
    #define PA3H 3066,139941
    #define PA3H_BIT0 3067,140013
    #define PA3H_BIT1 3068,140090
    #define PA3H_BIT2 3069,140167
    #define PA3H_BIT3 3070,140244
    #define PA3H_BIT4 3071,140321
    #define PA3H_BIT5 3072,140398
    #define PA3H_BIT6 3073,140475
    #define PA3H_BIT7 3074,140552
    #define PA3H_BIT0_MASK 3076,140634
    #define PA3H_BIT1_MASK 3077,140676
    #define PA3H_BIT2_MASK 3078,140718
    #define PA3H_BIT3_MASK 3079,140760
    #define PA3H_BIT4_MASK 3080,140802
    #define PA3H_BIT5_MASK 3081,140845
    #define PA3H_BIT6_MASK 3082,140888
    #define PA3H_BIT7_MASK 3083,140931
      byte Byte;3088,141070
        byte BIT0 3090,141102
        byte BIT1 3091,141199
        byte BIT2 3092,141296
        byte BIT3 3093,141393
        byte BIT4 3094,141490
        byte BIT5 3095,141587
        byte BIT6 3096,141684
        byte BIT7 3097,141781
      } Bits;3098,141878
    } PA2HSTR;3099,141892
    #define PA2H 3100,141907
    #define PA2H_BIT0 3101,141979
    #define PA2H_BIT1 3102,142056
    #define PA2H_BIT2 3103,142133
    #define PA2H_BIT3 3104,142210
    #define PA2H_BIT4 3105,142287
    #define PA2H_BIT5 3106,142364
    #define PA2H_BIT6 3107,142441
    #define PA2H_BIT7 3108,142518
    #define PA2H_BIT0_MASK 3110,142600
    #define PA2H_BIT1_MASK 3111,142642
    #define PA2H_BIT2_MASK 3112,142684
    #define PA2H_BIT3_MASK 3113,142726
    #define PA2H_BIT4_MASK 3114,142768
    #define PA2H_BIT5_MASK 3115,142811
    #define PA2H_BIT6_MASK 3116,142854
    #define PA2H_BIT7_MASK 3117,142897
  } Overlap_STR;3119,142946
    word BIT0 3122,142975
    word BIT1 3123,143068
    word BIT2 3124,143161
    word BIT3 3125,143254
    word BIT4 3126,143347
    word BIT5 3127,143440
    word BIT6 3128,143533
    word BIT7 3129,143626
    word BIT8 3130,143719
    word BIT9 3131,143812
    word BIT10 3132,143905
    word BIT11 3133,143999
    word BIT12 3134,144093
    word BIT13 3135,144187
    word BIT14 3136,144281
    word BIT15 3137,144375
  } Bits;3138,144469
} PA32HSTR;3139,144479
#define PA32H 3141,144549
#define PA32H_BIT0 3142,144601
#define PA32H_BIT1 3143,144658
#define PA32H_BIT2 3144,144715
#define PA32H_BIT3 3145,144772
#define PA32H_BIT4 3146,144829
#define PA32H_BIT5 3147,144886
#define PA32H_BIT6 3148,144943
#define PA32H_BIT7 3149,145000
#define PA32H_BIT8 3150,145057
#define PA32H_BIT9 3151,145114
#define PA32H_BIT10 3152,145171
#define PA32H_BIT11 3153,145229
#define PA32H_BIT12 3154,145287
#define PA32H_BIT13 3155,145345
#define PA32H_BIT14 3156,145403
#define PA32H_BIT15 3157,145461
#define PA32H_BIT0_MASK 3159,145520
#define PA32H_BIT1_MASK 3160,145562
#define PA32H_BIT2_MASK 3161,145604
#define PA32H_BIT3_MASK 3162,145646
#define PA32H_BIT4_MASK 3163,145688
#define PA32H_BIT5_MASK 3164,145731
#define PA32H_BIT6_MASK 3165,145774
#define PA32H_BIT7_MASK 3166,145817
#define PA32H_BIT8_MASK 3167,145861
#define PA32H_BIT9_MASK 3168,145905
#define PA32H_BIT10_MASK 3169,145949
#define PA32H_BIT11_MASK 3170,145994
#define PA32H_BIT12_MASK 3171,146039
#define PA32H_BIT13_MASK 3172,146084
#define PA32H_BIT14_MASK 3173,146129
#define PA32H_BIT15_MASK 3174,146175
  word Word;3179,146314
      byte Byte;3184,146458
        byte BIT0 3186,146490
        byte BIT1 3187,146587
        byte BIT2 3188,146684
        byte BIT3 3189,146781
        byte BIT4 3190,146878
        byte BIT5 3191,146975
        byte BIT6 3192,147072
        byte BIT7 3193,147169
      } Bits;3194,147266
    } PA1HSTR;3195,147280
    #define PA1H 3196,147295
    #define PA1H_BIT0 3197,147367
    #define PA1H_BIT1 3198,147444
    #define PA1H_BIT2 3199,147521
    #define PA1H_BIT3 3200,147598
    #define PA1H_BIT4 3201,147675
    #define PA1H_BIT5 3202,147752
    #define PA1H_BIT6 3203,147829
    #define PA1H_BIT7 3204,147906
    #define PA1H_BIT0_MASK 3206,147988
    #define PA1H_BIT1_MASK 3207,148030
    #define PA1H_BIT2_MASK 3208,148072
    #define PA1H_BIT3_MASK 3209,148114
    #define PA1H_BIT4_MASK 3210,148156
    #define PA1H_BIT5_MASK 3211,148199
    #define PA1H_BIT6_MASK 3212,148242
    #define PA1H_BIT7_MASK 3213,148285
      byte Byte;3218,148424
        byte BIT0 3220,148456
        byte BIT1 3221,148553
        byte BIT2 3222,148650
        byte BIT3 3223,148747
        byte BIT4 3224,148844
        byte BIT5 3225,148941
        byte BIT6 3226,149038
        byte BIT7 3227,149135
      } Bits;3228,149232
    } PA0HSTR;3229,149246
    #define PA0H 3230,149261
    #define PA0H_BIT0 3231,149333
    #define PA0H_BIT1 3232,149410
    #define PA0H_BIT2 3233,149487
    #define PA0H_BIT3 3234,149564
    #define PA0H_BIT4 3235,149641
    #define PA0H_BIT5 3236,149718
    #define PA0H_BIT6 3237,149795
    #define PA0H_BIT7 3238,149872
    #define PA0H_BIT0_MASK 3240,149954
    #define PA0H_BIT1_MASK 3241,149996
    #define PA0H_BIT2_MASK 3242,150038
    #define PA0H_BIT3_MASK 3243,150080
    #define PA0H_BIT4_MASK 3244,150122
    #define PA0H_BIT5_MASK 3245,150165
    #define PA0H_BIT6_MASK 3246,150208
    #define PA0H_BIT7_MASK 3247,150251
  } Overlap_STR;3249,150300
    word BIT0 3252,150329
    word BIT1 3253,150422
    word BIT2 3254,150515
    word BIT3 3255,150608
    word BIT4 3256,150701
    word BIT5 3257,150794
    word BIT6 3258,150887
    word BIT7 3259,150980
    word BIT8 3260,151073
    word BIT9 3261,151166
    word BIT10 3262,151259
    word BIT11 3263,151353
    word BIT12 3264,151447
    word BIT13 3265,151541
    word BIT14 3266,151635
    word BIT15 3267,151729
  } Bits;3268,151823
} PA10HSTR;3269,151833
#define PA10H 3271,151903
#define PA10H_BIT0 3272,151955
#define PA10H_BIT1 3273,152012
#define PA10H_BIT2 3274,152069
#define PA10H_BIT3 3275,152126
#define PA10H_BIT4 3276,152183
#define PA10H_BIT5 3277,152240
#define PA10H_BIT6 3278,152297
#define PA10H_BIT7 3279,152354
#define PA10H_BIT8 3280,152411
#define PA10H_BIT9 3281,152468
#define PA10H_BIT10 3282,152525
#define PA10H_BIT11 3283,152583
#define PA10H_BIT12 3284,152641
#define PA10H_BIT13 3285,152699
#define PA10H_BIT14 3286,152757
#define PA10H_BIT15 3287,152815
#define PA10H_BIT0_MASK 3289,152874
#define PA10H_BIT1_MASK 3290,152916
#define PA10H_BIT2_MASK 3291,152958
#define PA10H_BIT3_MASK 3292,153000
#define PA10H_BIT4_MASK 3293,153042
#define PA10H_BIT5_MASK 3294,153085
#define PA10H_BIT6_MASK 3295,153128
#define PA10H_BIT7_MASK 3296,153171
#define PA10H_BIT8_MASK 3297,153215
#define PA10H_BIT9_MASK 3298,153259
#define PA10H_BIT10_MASK 3299,153303
#define PA10H_BIT11_MASK 3300,153348
#define PA10H_BIT12_MASK 3301,153393
#define PA10H_BIT13_MASK 3302,153438
#define PA10H_BIT14_MASK 3303,153483
#define PA10H_BIT15_MASK 3304,153529
  word Word;3309,153659
      byte Byte;3314,153803
    } MCCNThiSTR;3315,153820
    #define MCCNThi 3316,153838
      byte Byte;3321,154007
    } MCCNTloSTR;3322,154024
    #define MCCNTlo 3323,154042
  } Overlap_STR;3325,154122
} MCCNTSTR;3327,154140
#define MCCNT 3329,154210
  word Word;3334,154349
      byte Byte;3339,154496
        byte BIT8 3341,154528
        byte BIT9 3342,154635
        byte BIT10 3343,154742
        byte BIT11 3344,154850
        byte BIT12 3345,154958
        byte BIT13 3346,155066
        byte BIT14 3347,155174
        byte BIT15 3348,155282
      } Bits;3349,155390
    } TC0HhiSTR;3350,155404
    #define TC0Hhi 3351,155421
    #define TC0Hhi_BIT8 3352,155494
    #define TC0Hhi_BIT9 3353,155572
    #define TC0Hhi_BIT10 3354,155650
    #define TC0Hhi_BIT11 3355,155729
    #define TC0Hhi_BIT12 3356,155808
    #define TC0Hhi_BIT13 3357,155887
    #define TC0Hhi_BIT14 3358,155966
    #define TC0Hhi_BIT15 3359,156045
    #define TC0Hhi_BIT8_MASK 3361,156129
    #define TC0Hhi_BIT9_MASK 3362,156171
    #define TC0Hhi_BIT10_MASK 3363,156213
    #define TC0Hhi_BIT11_MASK 3364,156255
    #define TC0Hhi_BIT12_MASK 3365,156297
    #define TC0Hhi_BIT13_MASK 3366,156340
    #define TC0Hhi_BIT14_MASK 3367,156383
    #define TC0Hhi_BIT15_MASK 3368,156426
      byte Byte;3373,156567
        byte BIT0 3375,156599
        byte BIT1 3376,156706
        byte BIT2 3377,156813
        byte BIT3 3378,156920
        byte BIT4 3379,157027
        byte BIT5 3380,157134
        byte BIT6 3381,157241
        byte BIT7 3382,157348
      } Bits;3383,157455
    } TC0HloSTR;3384,157469
    #define TC0Hlo 3385,157486
    #define TC0Hlo_BIT0 3386,157559
    #define TC0Hlo_BIT1 3387,157637
    #define TC0Hlo_BIT2 3388,157715
    #define TC0Hlo_BIT3 3389,157793
    #define TC0Hlo_BIT4 3390,157871
    #define TC0Hlo_BIT5 3391,157949
    #define TC0Hlo_BIT6 3392,158027
    #define TC0Hlo_BIT7 3393,158105
    #define TC0Hlo_BIT0_MASK 3395,158188
    #define TC0Hlo_BIT1_MASK 3396,158230
    #define TC0Hlo_BIT2_MASK 3397,158272
    #define TC0Hlo_BIT3_MASK 3398,158314
    #define TC0Hlo_BIT4_MASK 3399,158356
    #define TC0Hlo_BIT5_MASK 3400,158399
    #define TC0Hlo_BIT6_MASK 3401,158442
    #define TC0Hlo_BIT7_MASK 3402,158485
  } Overlap_STR;3404,158534
    word BIT0 3407,158563
    word BIT1 3408,158666
    word BIT2 3409,158769
    word BIT3 3410,158872
    word BIT4 3411,158975
    word BIT5 3412,159078
    word BIT6 3413,159181
    word BIT7 3414,159284
    word BIT8 3415,159387
    word BIT9 3416,159490
    word BIT10 3417,159593
    word BIT11 3418,159697
    word BIT12 3419,159801
    word BIT13 3420,159905
    word BIT14 3421,160009
    word BIT15 3422,160113
  } Bits;3423,160217
} TC0HSTR;3424,160227
#define TC0H 3426,160294
#define TC0H_BIT0 3427,160345
#define TC0H_BIT1 3428,160401
#define TC0H_BIT2 3429,160457
#define TC0H_BIT3 3430,160513
#define TC0H_BIT4 3431,160569
#define TC0H_BIT5 3432,160625
#define TC0H_BIT6 3433,160681
#define TC0H_BIT7 3434,160737
#define TC0H_BIT8 3435,160793
#define TC0H_BIT9 3436,160849
#define TC0H_BIT10 3437,160905
#define TC0H_BIT11 3438,160962
#define TC0H_BIT12 3439,161019
#define TC0H_BIT13 3440,161076
#define TC0H_BIT14 3441,161133
#define TC0H_BIT15 3442,161190
#define TC0H_BIT0_MASK 3444,161248
#define TC0H_BIT1_MASK 3445,161290
#define TC0H_BIT2_MASK 3446,161332
#define TC0H_BIT3_MASK 3447,161374
#define TC0H_BIT4_MASK 3448,161416
#define TC0H_BIT5_MASK 3449,161459
#define TC0H_BIT6_MASK 3450,161502
#define TC0H_BIT7_MASK 3451,161545
#define TC0H_BIT8_MASK 3452,161589
#define TC0H_BIT9_MASK 3453,161633
#define TC0H_BIT10_MASK 3454,161677
#define TC0H_BIT11_MASK 3455,161722
#define TC0H_BIT12_MASK 3456,161767
#define TC0H_BIT13_MASK 3457,161812
#define TC0H_BIT14_MASK 3458,161857
#define TC0H_BIT15_MASK 3459,161903
  word Word;3464,162036
      byte Byte;3469,162183
        byte BIT8 3471,162215
        byte BIT9 3472,162322
        byte BIT10 3473,162429
        byte BIT11 3474,162537
        byte BIT12 3475,162645
        byte BIT13 3476,162753
        byte BIT14 3477,162861
        byte BIT15 3478,162969
      } Bits;3479,163077
    } TC1HhiSTR;3480,163091
    #define TC1Hhi 3481,163108
    #define TC1Hhi_BIT8 3482,163181
    #define TC1Hhi_BIT9 3483,163259
    #define TC1Hhi_BIT10 3484,163337
    #define TC1Hhi_BIT11 3485,163416
    #define TC1Hhi_BIT12 3486,163495
    #define TC1Hhi_BIT13 3487,163574
    #define TC1Hhi_BIT14 3488,163653
    #define TC1Hhi_BIT15 3489,163732
    #define TC1Hhi_BIT8_MASK 3491,163816
    #define TC1Hhi_BIT9_MASK 3492,163858
    #define TC1Hhi_BIT10_MASK 3493,163900
    #define TC1Hhi_BIT11_MASK 3494,163942
    #define TC1Hhi_BIT12_MASK 3495,163984
    #define TC1Hhi_BIT13_MASK 3496,164027
    #define TC1Hhi_BIT14_MASK 3497,164070
    #define TC1Hhi_BIT15_MASK 3498,164113
      byte Byte;3503,164254
        byte BIT0 3505,164286
        byte BIT1 3506,164393
        byte BIT2 3507,164500
        byte BIT3 3508,164607
        byte BIT4 3509,164714
        byte BIT5 3510,164821
        byte BIT6 3511,164928
        byte BIT7 3512,165035
      } Bits;3513,165142
    } TC1HloSTR;3514,165156
    #define TC1Hlo 3515,165173
    #define TC1Hlo_BIT0 3516,165246
    #define TC1Hlo_BIT1 3517,165324
    #define TC1Hlo_BIT2 3518,165402
    #define TC1Hlo_BIT3 3519,165480
    #define TC1Hlo_BIT4 3520,165558
    #define TC1Hlo_BIT5 3521,165636
    #define TC1Hlo_BIT6 3522,165714
    #define TC1Hlo_BIT7 3523,165792
    #define TC1Hlo_BIT0_MASK 3525,165875
    #define TC1Hlo_BIT1_MASK 3526,165917
    #define TC1Hlo_BIT2_MASK 3527,165959
    #define TC1Hlo_BIT3_MASK 3528,166001
    #define TC1Hlo_BIT4_MASK 3529,166043
    #define TC1Hlo_BIT5_MASK 3530,166086
    #define TC1Hlo_BIT6_MASK 3531,166129
    #define TC1Hlo_BIT7_MASK 3532,166172
  } Overlap_STR;3534,166221
    word BIT0 3537,166250
    word BIT1 3538,166353
    word BIT2 3539,166456
    word BIT3 3540,166559
    word BIT4 3541,166662
    word BIT5 3542,166765
    word BIT6 3543,166868
    word BIT7 3544,166971
    word BIT8 3545,167074
    word BIT9 3546,167177
    word BIT10 3547,167280
    word BIT11 3548,167384
    word BIT12 3549,167488
    word BIT13 3550,167592
    word BIT14 3551,167696
    word BIT15 3552,167800
  } Bits;3553,167904
} TC1HSTR;3554,167914
#define TC1H 3556,167981
#define TC1H_BIT0 3557,168032
#define TC1H_BIT1 3558,168088
#define TC1H_BIT2 3559,168144
#define TC1H_BIT3 3560,168200
#define TC1H_BIT4 3561,168256
#define TC1H_BIT5 3562,168312
#define TC1H_BIT6 3563,168368
#define TC1H_BIT7 3564,168424
#define TC1H_BIT8 3565,168480
#define TC1H_BIT9 3566,168536
#define TC1H_BIT10 3567,168592
#define TC1H_BIT11 3568,168649
#define TC1H_BIT12 3569,168706
#define TC1H_BIT13 3570,168763
#define TC1H_BIT14 3571,168820
#define TC1H_BIT15 3572,168877
#define TC1H_BIT0_MASK 3574,168935
#define TC1H_BIT1_MASK 3575,168977
#define TC1H_BIT2_MASK 3576,169019
#define TC1H_BIT3_MASK 3577,169061
#define TC1H_BIT4_MASK 3578,169103
#define TC1H_BIT5_MASK 3579,169146
#define TC1H_BIT6_MASK 3580,169189
#define TC1H_BIT7_MASK 3581,169232
#define TC1H_BIT8_MASK 3582,169276
#define TC1H_BIT9_MASK 3583,169320
#define TC1H_BIT10_MASK 3584,169364
#define TC1H_BIT11_MASK 3585,169409
#define TC1H_BIT12_MASK 3586,169454
#define TC1H_BIT13_MASK 3587,169499
#define TC1H_BIT14_MASK 3588,169544
#define TC1H_BIT15_MASK 3589,169590
  word Word;3594,169723
      byte Byte;3599,169870
        byte BIT8 3601,169902
        byte BIT9 3602,170009
        byte BIT10 3603,170116
        byte BIT11 3604,170224
        byte BIT12 3605,170332
        byte BIT13 3606,170440
        byte BIT14 3607,170548
        byte BIT15 3608,170656
      } Bits;3609,170764
    } TC2HhiSTR;3610,170778
    #define TC2Hhi 3611,170795
    #define TC2Hhi_BIT8 3612,170868
    #define TC2Hhi_BIT9 3613,170946
    #define TC2Hhi_BIT10 3614,171024
    #define TC2Hhi_BIT11 3615,171103
    #define TC2Hhi_BIT12 3616,171182
    #define TC2Hhi_BIT13 3617,171261
    #define TC2Hhi_BIT14 3618,171340
    #define TC2Hhi_BIT15 3619,171419
    #define TC2Hhi_BIT8_MASK 3621,171503
    #define TC2Hhi_BIT9_MASK 3622,171545
    #define TC2Hhi_BIT10_MASK 3623,171587
    #define TC2Hhi_BIT11_MASK 3624,171629
    #define TC2Hhi_BIT12_MASK 3625,171671
    #define TC2Hhi_BIT13_MASK 3626,171714
    #define TC2Hhi_BIT14_MASK 3627,171757
    #define TC2Hhi_BIT15_MASK 3628,171800
      byte Byte;3633,171941
        byte BIT0 3635,171973
        byte BIT1 3636,172080
        byte BIT2 3637,172187
        byte BIT3 3638,172294
        byte BIT4 3639,172401
        byte BIT5 3640,172508
        byte BIT6 3641,172615
        byte BIT7 3642,172722
      } Bits;3643,172829
    } TC2HloSTR;3644,172843
    #define TC2Hlo 3645,172860
    #define TC2Hlo_BIT0 3646,172933
    #define TC2Hlo_BIT1 3647,173011
    #define TC2Hlo_BIT2 3648,173089
    #define TC2Hlo_BIT3 3649,173167
    #define TC2Hlo_BIT4 3650,173245
    #define TC2Hlo_BIT5 3651,173323
    #define TC2Hlo_BIT6 3652,173401
    #define TC2Hlo_BIT7 3653,173479
    #define TC2Hlo_BIT0_MASK 3655,173562
    #define TC2Hlo_BIT1_MASK 3656,173604
    #define TC2Hlo_BIT2_MASK 3657,173646
    #define TC2Hlo_BIT3_MASK 3658,173688
    #define TC2Hlo_BIT4_MASK 3659,173730
    #define TC2Hlo_BIT5_MASK 3660,173773
    #define TC2Hlo_BIT6_MASK 3661,173816
    #define TC2Hlo_BIT7_MASK 3662,173859
  } Overlap_STR;3664,173908
    word BIT0 3667,173937
    word BIT1 3668,174040
    word BIT2 3669,174143
    word BIT3 3670,174246
    word BIT4 3671,174349
    word BIT5 3672,174452
    word BIT6 3673,174555
    word BIT7 3674,174658
    word BIT8 3675,174761
    word BIT9 3676,174864
    word BIT10 3677,174967
    word BIT11 3678,175071
    word BIT12 3679,175175
    word BIT13 3680,175279
    word BIT14 3681,175383
    word BIT15 3682,175487
  } Bits;3683,175591
} TC2HSTR;3684,175601
#define TC2H 3686,175668
#define TC2H_BIT0 3687,175719
#define TC2H_BIT1 3688,175775
#define TC2H_BIT2 3689,175831
#define TC2H_BIT3 3690,175887
#define TC2H_BIT4 3691,175943
#define TC2H_BIT5 3692,175999
#define TC2H_BIT6 3693,176055
#define TC2H_BIT7 3694,176111
#define TC2H_BIT8 3695,176167
#define TC2H_BIT9 3696,176223
#define TC2H_BIT10 3697,176279
#define TC2H_BIT11 3698,176336
#define TC2H_BIT12 3699,176393
#define TC2H_BIT13 3700,176450
#define TC2H_BIT14 3701,176507
#define TC2H_BIT15 3702,176564
#define TC2H_BIT0_MASK 3704,176622
#define TC2H_BIT1_MASK 3705,176664
#define TC2H_BIT2_MASK 3706,176706
#define TC2H_BIT3_MASK 3707,176748
#define TC2H_BIT4_MASK 3708,176790
#define TC2H_BIT5_MASK 3709,176833
#define TC2H_BIT6_MASK 3710,176876
#define TC2H_BIT7_MASK 3711,176919
#define TC2H_BIT8_MASK 3712,176963
#define TC2H_BIT9_MASK 3713,177007
#define TC2H_BIT10_MASK 3714,177051
#define TC2H_BIT11_MASK 3715,177096
#define TC2H_BIT12_MASK 3716,177141
#define TC2H_BIT13_MASK 3717,177186
#define TC2H_BIT14_MASK 3718,177231
#define TC2H_BIT15_MASK 3719,177277
  word Word;3724,177410
      byte Byte;3729,177557
        byte BIT8 3731,177589
        byte BIT9 3732,177696
        byte BIT10 3733,177803
        byte BIT11 3734,177911
        byte BIT12 3735,178019
        byte BIT13 3736,178127
        byte BIT14 3737,178235
        byte BIT15 3738,178343
      } Bits;3739,178451
    } TC3HhiSTR;3740,178465
    #define TC3Hhi 3741,178482
    #define TC3Hhi_BIT8 3742,178555
    #define TC3Hhi_BIT9 3743,178633
    #define TC3Hhi_BIT10 3744,178711
    #define TC3Hhi_BIT11 3745,178790
    #define TC3Hhi_BIT12 3746,178869
    #define TC3Hhi_BIT13 3747,178948
    #define TC3Hhi_BIT14 3748,179027
    #define TC3Hhi_BIT15 3749,179106
    #define TC3Hhi_BIT8_MASK 3751,179190
    #define TC3Hhi_BIT9_MASK 3752,179232
    #define TC3Hhi_BIT10_MASK 3753,179274
    #define TC3Hhi_BIT11_MASK 3754,179316
    #define TC3Hhi_BIT12_MASK 3755,179358
    #define TC3Hhi_BIT13_MASK 3756,179401
    #define TC3Hhi_BIT14_MASK 3757,179444
    #define TC3Hhi_BIT15_MASK 3758,179487
      byte Byte;3763,179628
        byte BIT0 3765,179660
        byte BIT1 3766,179767
        byte BIT2 3767,179874
        byte BIT3 3768,179981
        byte BIT4 3769,180088
        byte BIT5 3770,180195
        byte BIT6 3771,180302
        byte BIT7 3772,180409
      } Bits;3773,180516
    } TC3HloSTR;3774,180530
    #define TC3Hlo 3775,180547
    #define TC3Hlo_BIT0 3776,180620
    #define TC3Hlo_BIT1 3777,180698
    #define TC3Hlo_BIT2 3778,180776
    #define TC3Hlo_BIT3 3779,180854
    #define TC3Hlo_BIT4 3780,180932
    #define TC3Hlo_BIT5 3781,181010
    #define TC3Hlo_BIT6 3782,181088
    #define TC3Hlo_BIT7 3783,181166
    #define TC3Hlo_BIT0_MASK 3785,181249
    #define TC3Hlo_BIT1_MASK 3786,181291
    #define TC3Hlo_BIT2_MASK 3787,181333
    #define TC3Hlo_BIT3_MASK 3788,181375
    #define TC3Hlo_BIT4_MASK 3789,181417
    #define TC3Hlo_BIT5_MASK 3790,181460
    #define TC3Hlo_BIT6_MASK 3791,181503
    #define TC3Hlo_BIT7_MASK 3792,181546
  } Overlap_STR;3794,181595
    word BIT0 3797,181624
    word BIT1 3798,181727
    word BIT2 3799,181830
    word BIT3 3800,181933
    word BIT4 3801,182036
    word BIT5 3802,182139
    word BIT6 3803,182242
    word BIT7 3804,182345
    word BIT8 3805,182448
    word BIT9 3806,182551
    word BIT10 3807,182654
    word BIT11 3808,182758
    word BIT12 3809,182862
    word BIT13 3810,182966
    word BIT14 3811,183070
    word BIT15 3812,183174
  } Bits;3813,183278
} TC3HSTR;3814,183288
#define TC3H 3816,183355
#define TC3H_BIT0 3817,183406
#define TC3H_BIT1 3818,183462
#define TC3H_BIT2 3819,183518
#define TC3H_BIT3 3820,183574
#define TC3H_BIT4 3821,183630
#define TC3H_BIT5 3822,183686
#define TC3H_BIT6 3823,183742
#define TC3H_BIT7 3824,183798
#define TC3H_BIT8 3825,183854
#define TC3H_BIT9 3826,183910
#define TC3H_BIT10 3827,183966
#define TC3H_BIT11 3828,184023
#define TC3H_BIT12 3829,184080
#define TC3H_BIT13 3830,184137
#define TC3H_BIT14 3831,184194
#define TC3H_BIT15 3832,184251
#define TC3H_BIT0_MASK 3834,184309
#define TC3H_BIT1_MASK 3835,184351
#define TC3H_BIT2_MASK 3836,184393
#define TC3H_BIT3_MASK 3837,184435
#define TC3H_BIT4_MASK 3838,184477
#define TC3H_BIT5_MASK 3839,184520
#define TC3H_BIT6_MASK 3840,184563
#define TC3H_BIT7_MASK 3841,184606
#define TC3H_BIT8_MASK 3842,184650
#define TC3H_BIT9_MASK 3843,184694
#define TC3H_BIT10_MASK 3844,184738
#define TC3H_BIT11_MASK 3845,184783
#define TC3H_BIT12_MASK 3846,184828
#define TC3H_BIT13_MASK 3847,184873
#define TC3H_BIT14_MASK 3848,184918
#define TC3H_BIT15_MASK 3849,184964
  word Word;3854,185088
      byte Byte;3859,185217
        byte ASCIF 3861,185249
        byte ASCIE 3862,185361
        byte ETRIGE 3863,185475
        byte ETRIGP 3864,185577
        byte ETRIGLE 3865,185676
        byte AWAI 3866,185785
        byte AFFC 3867,185886
        byte ADPU 3868,185999
      } Bits;3869,186097
    } ATD0CTL2STR;3870,186111
    #define ATD0CTL2 3871,186130
    #define ATD0CTL2_ASCIF 3872,186210
    #define ATD0CTL2_ASCIE 3873,186296
    #define ATD0CTL2_ETRIGE 3874,186382
    #define ATD0CTL2_ETRIGP 3875,186469
    #define ATD0CTL2_ETRIGLE 3876,186556
    #define ATD0CTL2_AWAI 3877,186644
    #define ATD0CTL2_AFFC 3878,186729
    #define ATD0CTL2_ADPU 3879,186814
    #define ATD0CTL2_ASCIF_MASK 3881,186904
    #define ATD0CTL2_ASCIE_MASK 3882,186946
    #define ATD0CTL2_ETRIGE_MASK 3883,186988
    #define ATD0CTL2_ETRIGP_MASK 3884,187030
    #define ATD0CTL2_ETRIGLE_MASK 3885,187072
    #define ATD0CTL2_AWAI_MASK 3886,187115
    #define ATD0CTL2_AFFC_MASK 3887,187158
    #define ATD0CTL2_ADPU_MASK 3888,187201
      byte Byte;3893,187325
        byte FRZ0 3895,187357
        byte FRZ1 3896,187467
        byte FIFO 3897,187577
        byte S1C 3898,187676
        byte S2C 3899,187778
        byte S4C 3900,187880
        byte S8C 3901,187982
        byte 3902,188084
      } Bits;3903,188114
        byte grpFRZ 3905,188143
        byte 3906,188167
        byte 3907,188188
        byte 3908,188209
        byte 3909,188230
        byte 3910,188251
        byte 3911,188272
      } MergedBits;3912,188293
    } ATD0CTL3STR;3913,188313
    #define ATD0CTL3 3914,188332
    #define ATD0CTL3_FRZ0 3915,188412
    #define ATD0CTL3_FRZ1 3916,188497
    #define ATD0CTL3_FIFO 3917,188582
    #define ATD0CTL3_S1C 3918,188667
    #define ATD0CTL3_S2C 3919,188751
    #define ATD0CTL3_S4C 3920,188835
    #define ATD0CTL3_S8C 3921,188919
    #define ATD0CTL3_FRZ 3922,189003
    #define ATD0CTL3_FRZ0_MASK 3924,189101
    #define ATD0CTL3_FRZ1_MASK 3925,189143
    #define ATD0CTL3_FIFO_MASK 3926,189185
    #define ATD0CTL3_S1C_MASK 3927,189227
    #define ATD0CTL3_S2C_MASK 3928,189269
    #define ATD0CTL3_S4C_MASK 3929,189312
    #define ATD0CTL3_S8C_MASK 3930,189355
    #define ATD0CTL3_FRZ_MASK 3931,189398
    #define ATD0CTL3_FRZ_BITNUM 3932,189440
  } Overlap_STR;3934,189487
    word FRZ0 3937,189516
    word FRZ1 3938,189622
    word FIFO 3939,189728
    word S1C 3940,189823
    word S2C 3941,189921
    word S4C 3942,190019
    word S8C 3943,190117
    word 3944,190215
    word ASCIF 3945,190241
    word ASCIE 3946,190349
    word ETRIGE 3947,190459
    word ETRIGP 3948,190557
    word ETRIGLE 3949,190652
    word AWAI 3950,190757
    word AFFC 3951,190854
    word ADPU 3952,190963
  } Bits;3953,191057
    word grpFRZ 3955,191078
    word 3956,191099
    word 3957,191120
    word 3958,191141
    word 3959,191162
    word 3960,191183
    word 3961,191204
    word 3962,191225
    word 3963,191246
    word 3964,191267
    word 3965,191288
    word 3966,191309
    word 3967,191330
    word 3968,191351
    word 3969,191372
  } MergedBits;3970,191393
} ATD0CTL23STR;3971,191409
#define ATD0CTL23 3973,191491
#define ATD0CTL23_FRZ0 3974,191547
#define ATD0CTL23_FRZ1 3975,191608
#define ATD0CTL23_FIFO 3976,191669
#define ATD0CTL23_S1C 3977,191730
#define ATD0CTL23_S2C 3978,191790
#define ATD0CTL23_S4C 3979,191850
#define ATD0CTL23_S8C 3980,191910
#define ATD0CTL23_ASCIF 3981,191970
#define ATD0CTL23_ASCIE 3982,192032
#define ATD0CTL23_ETRIGE 3983,192094
#define ATD0CTL23_ETRIGP 3984,192157
#define ATD0CTL23_ETRIGLE 3985,192220
#define ATD0CTL23_AWAI 3986,192284
#define ATD0CTL23_AFFC 3987,192345
#define ATD0CTL23_ADPU 3988,192406
#define ATD0CTL23_FRZ 3989,192467
#define ATD0CTL23_FRZ0_MASK 3991,192537
#define ATD0CTL23_FRZ1_MASK 3992,192579
#define ATD0CTL23_FIFO_MASK 3993,192621
#define ATD0CTL23_S1C_MASK 3994,192663
#define ATD0CTL23_S2C_MASK 3995,192705
#define ATD0CTL23_S4C_MASK 3996,192748
#define ATD0CTL23_S8C_MASK 3997,192791
#define ATD0CTL23_ASCIF_MASK 3998,192834
#define ATD0CTL23_ASCIE_MASK 3999,192878
#define ATD0CTL23_ETRIGE_MASK 4000,192922
#define ATD0CTL23_ETRIGP_MASK 4001,192967
#define ATD0CTL23_ETRIGLE_MASK 4002,193012
#define ATD0CTL23_AWAI_MASK 4003,193057
#define ATD0CTL23_AFFC_MASK 4004,193102
#define ATD0CTL23_ADPU_MASK 4005,193148
#define ATD0CTL23_FRZ_MASK 4006,193194
#define ATD0CTL23_FRZ_BITNUM 4007,193236
  word Word;4012,193356
      byte Byte;4017,193485
        byte PRS0 4019,193517
        byte PRS1 4020,193612
        byte PRS2 4021,193707
        byte PRS3 4022,193802
        byte PRS4 4023,193897
        byte SMP0 4024,193992
        byte SMP1 4025,194086
        byte SRES8 4026,194180
      } Bits;4027,194275
        byte grpPRS 4029,194304
        byte grpSMP 4030,194328
        byte grpSRES_8 4031,194352
      } MergedBits;4032,194379
    } ATD0CTL4STR;4033,194399
    #define ATD0CTL4 4034,194418
    #define ATD0CTL4_PRS0 4035,194498
    #define ATD0CTL4_PRS1 4036,194583
    #define ATD0CTL4_PRS2 4037,194668
    #define ATD0CTL4_PRS3 4038,194753
    #define ATD0CTL4_PRS4 4039,194838
    #define ATD0CTL4_SMP0 4040,194923
    #define ATD0CTL4_SMP1 4041,195008
    #define ATD0CTL4_SRES8 4042,195093
    #define ATD0CTL4_PRS 4043,195179
    #define ATD0CTL4_SMP 4044,195272
    #define ATD0CTL4_PRS0_MASK 4046,195370
    #define ATD0CTL4_PRS1_MASK 4047,195412
    #define ATD0CTL4_PRS2_MASK 4048,195454
    #define ATD0CTL4_PRS3_MASK 4049,195496
    #define ATD0CTL4_PRS4_MASK 4050,195538
    #define ATD0CTL4_SMP0_MASK 4051,195581
    #define ATD0CTL4_SMP1_MASK 4052,195624
    #define ATD0CTL4_SRES8_MASK 4053,195667
    #define ATD0CTL4_PRS_MASK 4054,195711
    #define ATD0CTL4_PRS_BITNUM 4055,195754
    #define ATD0CTL4_SMP_MASK 4056,195796
    #define ATD0CTL4_SMP_BITNUM 4057,195839
      byte Byte;4062,195961
        byte CA 4064,195993
        byte CB 4065,196101
        byte CC 4066,196209
        byte 4067,196317
        byte MULT 4068,196347
        byte SCAN 4069,196446
        byte DSGN 4070,196555
        byte DJM 4071,196661
      } Bits;4072,196774
        byte grpCx 4074,196803
        byte 4075,196826
        byte 4076,196847
        byte 4077,196868
        byte 4078,196889
        byte 4079,196910
      } MergedBits;4080,196931
    } ATD0CTL5STR;4081,196951
    #define ATD0CTL5 4082,196970
    #define ATD0CTL5_CA 4083,197050
    #define ATD0CTL5_CB 4084,197133
    #define ATD0CTL5_CC 4085,197216
    #define ATD0CTL5_MULT 4086,197299
    #define ATD0CTL5_SCAN 4087,197384
    #define ATD0CTL5_DSGN 4088,197469
    #define ATD0CTL5_DJM 4089,197554
    #define ATD0CTL5_Cx 4090,197638
    #define ATD0CTL5_CA_MASK 4092,197735
    #define ATD0CTL5_CB_MASK 4093,197777
    #define ATD0CTL5_CC_MASK 4094,197819
    #define ATD0CTL5_MULT_MASK 4095,197861
    #define ATD0CTL5_SCAN_MASK 4096,197904
    #define ATD0CTL5_DSGN_MASK 4097,197947
    #define ATD0CTL5_DJM_MASK 4098,197990
    #define ATD0CTL5_Cx_MASK 4099,198034
    #define ATD0CTL5_Cx_BITNUM 4100,198076
  } Overlap_STR;4102,198123
    word CA 4105,198152
    word CB 4106,198256
    word CC 4107,198360
    word 4108,198464
    word MULT 4109,198490
    word SCAN 4110,198585
    word DSGN 4111,198690
    word DJM 4112,198792
    word PRS0 4113,198901
    word PRS1 4114,198992
    word PRS2 4115,199083
    word PRS3 4116,199174
    word PRS4 4117,199265
    word SMP0 4118,199356
    word SMP1 4119,199446
    word SRES8 4120,199536
  } Bits;4121,199627
    word grpCx 4123,199648
    word 4124,199669
    word 4125,199690
    word 4126,199711
    word 4127,199732
    word 4128,199753
    word grpPRS 4129,199774
    word grpSMP 4130,199795
    word grpSRES_8 4131,199816
  } MergedBits;4132,199839
} ATD0CTL45STR;4133,199855
#define ATD0CTL45 4135,199937
#define ATD0CTL45_CA 4136,199993
#define ATD0CTL45_CB 4137,200052
#define ATD0CTL45_CC 4138,200111
#define ATD0CTL45_MULT 4139,200170
#define ATD0CTL45_SCAN 4140,200231
#define ATD0CTL45_DSGN 4141,200292
#define ATD0CTL45_DJM 4142,200353
#define ATD0CTL45_PRS0 4143,200413
#define ATD0CTL45_PRS1 4144,200474
#define ATD0CTL45_PRS2 4145,200535
#define ATD0CTL45_PRS3 4146,200596
#define ATD0CTL45_PRS4 4147,200657
#define ATD0CTL45_SMP0 4148,200718
#define ATD0CTL45_SMP1 4149,200779
#define ATD0CTL45_SRES8 4150,200840
#define ATD0CTL45_Cx 4151,200902
#define ATD0CTL45_PRS 4152,200970
#define ATD0CTL45_SMP 4153,201039
#define ATD0CTL45_CA_MASK 4155,201109
#define ATD0CTL45_CB_MASK 4156,201151
#define ATD0CTL45_CC_MASK 4157,201193
#define ATD0CTL45_MULT_MASK 4158,201235
#define ATD0CTL45_SCAN_MASK 4159,201278
#define ATD0CTL45_DSGN_MASK 4160,201321
#define ATD0CTL45_DJM_MASK 4161,201364
#define ATD0CTL45_PRS0_MASK 4162,201408
#define ATD0CTL45_PRS1_MASK 4163,201452
#define ATD0CTL45_PRS2_MASK 4164,201496
#define ATD0CTL45_PRS3_MASK 4165,201541
#define ATD0CTL45_PRS4_MASK 4166,201586
#define ATD0CTL45_SMP0_MASK 4167,201631
#define ATD0CTL45_SMP1_MASK 4168,201676
#define ATD0CTL45_SRES8_MASK 4169,201722
#define ATD0CTL45_Cx_MASK 4170,201768
#define ATD0CTL45_Cx_BITNUM 4171,201810
#define ATD0CTL45_PRS_MASK 4172,201852
#define ATD0CTL45_PRS_BITNUM 4173,201897
#define ATD0CTL45_SMP_MASK 4174,201939
#define ATD0CTL45_SMP_BITNUM 4175,201985
  byte Byte;4180,202104
    byte CC0 4182,202128
    byte CC1 4183,202218
    byte CC2 4184,202308
    byte 4185,202398
    byte FIFOR 4186,202424
    byte ETORF 4187,202512
    byte 4188,202611
    byte SCF 4189,202637
  } Bits;4190,202729
    byte grpCC 4192,202750
    byte 4193,202771
    byte 4194,202792
    byte 4195,202813
    byte 4196,202834
    byte 4197,202855
  } MergedBits;4198,202876
} ATD0STAT0STR;4199,202892
#define ATD0STAT0 4201,202974
#define ATD0STAT0_CC0 4202,203030
#define ATD0STAT0_CC1 4203,203090
#define ATD0STAT0_CC2 4204,203150
#define ATD0STAT0_FIFOR 4205,203210
#define ATD0STAT0_ETORF 4206,203272
#define ATD0STAT0_SCF 4207,203334
#define ATD0STAT0_CC 4208,203394
#define ATD0STAT0_CC0_MASK 4210,203463
#define ATD0STAT0_CC1_MASK 4211,203505
#define ATD0STAT0_CC2_MASK 4212,203547
#define ATD0STAT0_FIFOR_MASK 4213,203589
#define ATD0STAT0_ETORF_MASK 4214,203632
#define ATD0STAT0_SCF_MASK 4215,203675
#define ATD0STAT0_CC_MASK 4216,203719
#define ATD0STAT0_CC_BITNUM 4217,203761
  byte Byte;4222,203874
    byte SC 4224,203898
    byte 4225,203998
    byte 4226,204024
    byte 4227,204050
    byte 4228,204076
    byte 4229,204102
    byte 4230,204128
    byte 4231,204154
  } Bits;4232,204180
} ATD0TEST1STR;4233,204190
#define ATD0TEST1 4235,204272
#define ATD0TEST1_SC 4236,204328
#define ATD0TEST1_SC_MASK 4238,204388
  byte Byte;4243,204506
    byte CCF0 4245,204530
    byte CCF1 4246,204626
    byte CCF2 4247,204722
    byte CCF3 4248,204818
    byte CCF4 4249,204914
    byte CCF5 4250,205010
    byte CCF6 4251,205106
    byte CCF7 4252,205202
  } Bits;4253,205298
} ATD0STAT1STR;4254,205308
#define ATD0STAT1 4256,205390
#define ATD0STAT1_CCF0 4257,205446
#define ATD0STAT1_CCF1 4258,205507
#define ATD0STAT1_CCF2 4259,205568
#define ATD0STAT1_CCF3 4260,205629
#define ATD0STAT1_CCF4 4261,205690
#define ATD0STAT1_CCF5 4262,205751
#define ATD0STAT1_CCF6 4263,205812
#define ATD0STAT1_CCF7 4264,205873
#define ATD0STAT1_CCF0_MASK 4266,205935
#define ATD0STAT1_CCF1_MASK 4267,205977
#define ATD0STAT1_CCF2_MASK 4268,206019
#define ATD0STAT1_CCF3_MASK 4269,206061
#define ATD0STAT1_CCF4_MASK 4270,206103
#define ATD0STAT1_CCF5_MASK 4271,206146
#define ATD0STAT1_CCF6_MASK 4272,206189
#define ATD0STAT1_CCF7_MASK 4273,206232
  byte Byte;4278,206355
    byte IEN0 4280,206379
    byte IEN1 4281,206486
    byte IEN2 4282,206593
    byte IEN3 4283,206700
    byte IEN4 4284,206807
    byte IEN5 4285,206914
    byte IEN6 4286,207021
    byte IEN7 4287,207128
  } Bits;4288,207235
} ATD0DIENSTR;4289,207245
#define ATD0DIEN 4291,207324
#define ATD0DIEN_IEN0 4292,207379
#define ATD0DIEN_IEN1 4293,207439
#define ATD0DIEN_IEN2 4294,207499
#define ATD0DIEN_IEN3 4295,207559
#define ATD0DIEN_IEN4 4296,207619
#define ATD0DIEN_IEN5 4297,207679
#define ATD0DIEN_IEN6 4298,207739
#define ATD0DIEN_IEN7 4299,207799
#define ATD0DIEN_IEN0_MASK 4301,207860
#define ATD0DIEN_IEN1_MASK 4302,207902
#define ATD0DIEN_IEN2_MASK 4303,207944
#define ATD0DIEN_IEN3_MASK 4304,207986
#define ATD0DIEN_IEN4_MASK 4305,208028
#define ATD0DIEN_IEN5_MASK 4306,208071
#define ATD0DIEN_IEN6_MASK 4307,208114
#define ATD0DIEN_IEN7_MASK 4308,208157
  byte Byte;4313,208269
    byte PTAD0 4315,208293
    byte PTAD1 4316,208396
    byte PTAD2 4317,208499
    byte PTAD3 4318,208602
    byte PTAD4 4319,208705
    byte PTAD5 4320,208808
    byte PTAD6 4321,208911
    byte PTAD7 4322,209014
  } Bits;4323,209117
} PORTAD0STR;4324,209127
#define PORTAD0 4326,209203
#define PORTAD0_PTAD0 4327,209257
#define PORTAD0_PTAD1 4328,209317
#define PORTAD0_PTAD2 4329,209377
#define PORTAD0_PTAD3 4330,209437
#define PORTAD0_PTAD4 4331,209497
#define PORTAD0_PTAD5 4332,209557
#define PORTAD0_PTAD6 4333,209617
#define PORTAD0_PTAD7 4334,209677
#define PORTAD0_PTAD0_MASK 4336,209738
#define PORTAD0_PTAD1_MASK 4337,209780
#define PORTAD0_PTAD2_MASK 4338,209822
#define PORTAD0_PTAD3_MASK 4339,209864
#define PORTAD0_PTAD4_MASK 4340,209906
#define PORTAD0_PTAD5_MASK 4341,209949
#define PORTAD0_PTAD6_MASK 4342,209992
#define PORTAD0_PTAD7_MASK 4343,210035
  word Word;4348,210164
      byte Byte;4353,210308
        byte BIT8 4355,210340
        byte BIT9 4356,210419
        byte BIT10 4357,210498
        byte BIT11 4358,210578
        byte BIT12 4359,210658
        byte BIT13 4360,210738
        byte BIT14 4361,210818
        byte BIT15 4362,210898
      } Bits;4363,210978
    } ATD0DR0HSTR;4364,210992
    #define ATD0DR0H 4365,211011
    #define ATD0DR0H_BIT8 4366,211089
    #define ATD0DR0H_BIT9 4367,211172
    #define ATD0DR0H_BIT10 4368,211255
    #define ATD0DR0H_BIT11 4369,211339
    #define ATD0DR0H_BIT12 4370,211423
    #define ATD0DR0H_BIT13 4371,211507
    #define ATD0DR0H_BIT14 4372,211591
    #define ATD0DR0H_BIT15 4373,211675
    #define ATD0DR0H_BIT8_MASK 4375,211764
    #define ATD0DR0H_BIT9_MASK 4376,211806
    #define ATD0DR0H_BIT10_MASK 4377,211848
    #define ATD0DR0H_BIT11_MASK 4378,211890
    #define ATD0DR0H_BIT12_MASK 4379,211932
    #define ATD0DR0H_BIT13_MASK 4380,211975
    #define ATD0DR0H_BIT14_MASK 4381,212018
    #define ATD0DR0H_BIT15_MASK 4382,212061
      byte Byte;4387,212199
        byte 4389,212231
        byte 4390,212261
        byte 4391,212291
        byte 4392,212321
        byte 4393,212351
        byte 4394,212381
        byte BIT6 4395,212411
        byte BIT7 4396,212490
      } Bits;4397,212569
        byte 4399,212598
        byte 4400,212619
        byte 4401,212640
        byte 4402,212661
        byte 4403,212682
        byte 4404,212703
        byte grpBIT_6 4405,212724
      } MergedBits;4406,212750
    } ATD0DR0LSTR;4407,212770
    #define ATD0DR0L 4408,212789
    #define ATD0DR0L_BIT6 4409,212867
    #define ATD0DR0L_BIT7 4410,212950
    #define ATD0DR0L_BIT_6 4411,213033
    #define ATD0DR0L_BIT 4412,213126
    #define ATD0DR0L_BIT6_MASK 4414,213186
    #define ATD0DR0L_BIT7_MASK 4415,213229
    #define ATD0DR0L_BIT_6_MASK 4416,213273
    #define ATD0DR0L_BIT_6_BITNUM 4417,213317
  } Overlap_STR;4419,213364
    word 4422,213393
    word 4423,213419
    word 4424,213445
    word 4425,213471
    word 4426,213497
    word 4427,213523
    word BIT6 4428,213549
    word BIT7 4429,213624
    word BIT8 4430,213699
    word BIT9 4431,213774
    word BIT10 4432,213849
    word BIT11 4433,213925
    word BIT12 4434,214001
    word BIT13 4435,214077
    word BIT14 4436,214153
    word BIT15 4437,214229
  } Bits;4438,214305
    word 4440,214326
    word 4441,214347
    word 4442,214368
    word 4443,214389
    word 4444,214410
    word 4445,214431
    word grpBIT_6 4446,214452
  } MergedBits;4447,214475
} ATD0DR0STR;4448,214491
#define ATD0DR0 4450,214567
#define ATD0DR0_BIT6 4451,214621
#define ATD0DR0_BIT7 4452,214680
#define ATD0DR0_BIT8 4453,214739
#define ATD0DR0_BIT9 4454,214798
#define ATD0DR0_BIT10 4455,214857
#define ATD0DR0_BIT11 4456,214917
#define ATD0DR0_BIT12 4457,214977
#define ATD0DR0_BIT13 4458,215037
#define ATD0DR0_BIT14 4459,215097
#define ATD0DR0_BIT15 4460,215157
#define ATD0DR_ARR 4462,215274
#define ATD0DR0_BIT_6 4463,215343
#define ATD0DR0_BIT 4464,215412
#define ATD0DR0_BIT6_MASK 4466,215467
#define ATD0DR0_BIT7_MASK 4467,215510
#define ATD0DR0_BIT8_MASK 4468,215554
#define ATD0DR0_BIT9_MASK 4469,215598
#define ATD0DR0_BIT10_MASK 4470,215642
#define ATD0DR0_BIT11_MASK 4471,215687
#define ATD0DR0_BIT12_MASK 4472,215732
#define ATD0DR0_BIT13_MASK 4473,215777
#define ATD0DR0_BIT14_MASK 4474,215822
#define ATD0DR0_BIT15_MASK 4475,215868
#define ATD0DR0_BIT_6_MASK 4476,215914
#define ATD0DR0_BIT_6_BITNUM 4477,215960
  word Word;4482,216087
      byte Byte;4487,216231
        byte BIT8 4489,216263
        byte BIT9 4490,216342
        byte BIT10 4491,216421
        byte BIT11 4492,216501
        byte BIT12 4493,216581
        byte BIT13 4494,216661
        byte BIT14 4495,216741
        byte BIT15 4496,216821
      } Bits;4497,216901
    } ATD0DR1HSTR;4498,216915
    #define ATD0DR1H 4499,216934
    #define ATD0DR1H_BIT8 4500,217012
    #define ATD0DR1H_BIT9 4501,217095
    #define ATD0DR1H_BIT10 4502,217178
    #define ATD0DR1H_BIT11 4503,217262
    #define ATD0DR1H_BIT12 4504,217346
    #define ATD0DR1H_BIT13 4505,217430
    #define ATD0DR1H_BIT14 4506,217514
    #define ATD0DR1H_BIT15 4507,217598
    #define ATD0DR1H_BIT8_MASK 4509,217687
    #define ATD0DR1H_BIT9_MASK 4510,217729
    #define ATD0DR1H_BIT10_MASK 4511,217771
    #define ATD0DR1H_BIT11_MASK 4512,217813
    #define ATD0DR1H_BIT12_MASK 4513,217855
    #define ATD0DR1H_BIT13_MASK 4514,217898
    #define ATD0DR1H_BIT14_MASK 4515,217941
    #define ATD0DR1H_BIT15_MASK 4516,217984
      byte Byte;4521,218122
        byte 4523,218154
        byte 4524,218184
        byte 4525,218214
        byte 4526,218244
        byte 4527,218274
        byte 4528,218304
        byte BIT6 4529,218334
        byte BIT7 4530,218413
      } Bits;4531,218492
        byte 4533,218521
        byte 4534,218542
        byte 4535,218563
        byte 4536,218584
        byte 4537,218605
        byte 4538,218626
        byte grpBIT_6 4539,218647
      } MergedBits;4540,218673
    } ATD0DR1LSTR;4541,218693
    #define ATD0DR1L 4542,218712
    #define ATD0DR1L_BIT6 4543,218790
    #define ATD0DR1L_BIT7 4544,218873
    #define ATD0DR1L_BIT_6 4545,218956
    #define ATD0DR1L_BIT 4546,219049
    #define ATD0DR1L_BIT6_MASK 4548,219109
    #define ATD0DR1L_BIT7_MASK 4549,219152
    #define ATD0DR1L_BIT_6_MASK 4550,219196
    #define ATD0DR1L_BIT_6_BITNUM 4551,219240
  } Overlap_STR;4553,219287
    word 4556,219316
    word 4557,219342
    word 4558,219368
    word 4559,219394
    word 4560,219420
    word 4561,219446
    word BIT6 4562,219472
    word BIT7 4563,219547
    word BIT8 4564,219622
    word BIT9 4565,219697
    word BIT10 4566,219772
    word BIT11 4567,219848
    word BIT12 4568,219924
    word BIT13 4569,220000
    word BIT14 4570,220076
    word BIT15 4571,220152
  } Bits;4572,220228
    word 4574,220249
    word 4575,220270
    word 4576,220291
    word 4577,220312
    word 4578,220333
    word 4579,220354
    word grpBIT_6 4580,220375
  } MergedBits;4581,220398
} ATD0DR1STR;4582,220414
#define ATD0DR1 4584,220490
#define ATD0DR1_BIT6 4585,220544
#define ATD0DR1_BIT7 4586,220603
#define ATD0DR1_BIT8 4587,220662
#define ATD0DR1_BIT9 4588,220721
#define ATD0DR1_BIT10 4589,220780
#define ATD0DR1_BIT11 4590,220840
#define ATD0DR1_BIT12 4591,220900
#define ATD0DR1_BIT13 4592,220960
#define ATD0DR1_BIT14 4593,221020
#define ATD0DR1_BIT15 4594,221080
#define ATD0DR1_BIT_6 4595,221140
#define ATD0DR1_BIT 4596,221209
#define ATD0DR1_BIT6_MASK 4598,221264
#define ATD0DR1_BIT7_MASK 4599,221307
#define ATD0DR1_BIT8_MASK 4600,221351
#define ATD0DR1_BIT9_MASK 4601,221395
#define ATD0DR1_BIT10_MASK 4602,221439
#define ATD0DR1_BIT11_MASK 4603,221484
#define ATD0DR1_BIT12_MASK 4604,221529
#define ATD0DR1_BIT13_MASK 4605,221574
#define ATD0DR1_BIT14_MASK 4606,221619
#define ATD0DR1_BIT15_MASK 4607,221665
#define ATD0DR1_BIT_6_MASK 4608,221711
#define ATD0DR1_BIT_6_BITNUM 4609,221757
  word Word;4614,221884
      byte Byte;4619,222028
        byte BIT8 4621,222060
        byte BIT9 4622,222139
        byte BIT10 4623,222218
        byte BIT11 4624,222298
        byte BIT12 4625,222378
        byte BIT13 4626,222458
        byte BIT14 4627,222538
        byte BIT15 4628,222618
      } Bits;4629,222698
    } ATD0DR2HSTR;4630,222712
    #define ATD0DR2H 4631,222731
    #define ATD0DR2H_BIT8 4632,222809
    #define ATD0DR2H_BIT9 4633,222892
    #define ATD0DR2H_BIT10 4634,222975
    #define ATD0DR2H_BIT11 4635,223059
    #define ATD0DR2H_BIT12 4636,223143
    #define ATD0DR2H_BIT13 4637,223227
    #define ATD0DR2H_BIT14 4638,223311
    #define ATD0DR2H_BIT15 4639,223395
    #define ATD0DR2H_BIT8_MASK 4641,223484
    #define ATD0DR2H_BIT9_MASK 4642,223526
    #define ATD0DR2H_BIT10_MASK 4643,223568
    #define ATD0DR2H_BIT11_MASK 4644,223610
    #define ATD0DR2H_BIT12_MASK 4645,223652
    #define ATD0DR2H_BIT13_MASK 4646,223695
    #define ATD0DR2H_BIT14_MASK 4647,223738
    #define ATD0DR2H_BIT15_MASK 4648,223781
      byte Byte;4653,223919
        byte 4655,223951
        byte 4656,223981
        byte 4657,224011
        byte 4658,224041
        byte 4659,224071
        byte 4660,224101
        byte BIT6 4661,224131
        byte BIT7 4662,224210
      } Bits;4663,224289
        byte 4665,224318
        byte 4666,224339
        byte 4667,224360
        byte 4668,224381
        byte 4669,224402
        byte 4670,224423
        byte grpBIT_6 4671,224444
      } MergedBits;4672,224470
    } ATD0DR2LSTR;4673,224490
    #define ATD0DR2L 4674,224509
    #define ATD0DR2L_BIT6 4675,224587
    #define ATD0DR2L_BIT7 4676,224670
    #define ATD0DR2L_BIT_6 4677,224753
    #define ATD0DR2L_BIT 4678,224846
    #define ATD0DR2L_BIT6_MASK 4680,224906
    #define ATD0DR2L_BIT7_MASK 4681,224949
    #define ATD0DR2L_BIT_6_MASK 4682,224993
    #define ATD0DR2L_BIT_6_BITNUM 4683,225037
  } Overlap_STR;4685,225084
    word 4688,225113
    word 4689,225139
    word 4690,225165
    word 4691,225191
    word 4692,225217
    word 4693,225243
    word BIT6 4694,225269
    word BIT7 4695,225344
    word BIT8 4696,225419
    word BIT9 4697,225494
    word BIT10 4698,225569
    word BIT11 4699,225645
    word BIT12 4700,225721
    word BIT13 4701,225797
    word BIT14 4702,225873
    word BIT15 4703,225949
  } Bits;4704,226025
    word 4706,226046
    word 4707,226067
    word 4708,226088
    word 4709,226109
    word 4710,226130
    word 4711,226151
    word grpBIT_6 4712,226172
  } MergedBits;4713,226195
} ATD0DR2STR;4714,226211
#define ATD0DR2 4716,226287
#define ATD0DR2_BIT6 4717,226341
#define ATD0DR2_BIT7 4718,226400
#define ATD0DR2_BIT8 4719,226459
#define ATD0DR2_BIT9 4720,226518
#define ATD0DR2_BIT10 4721,226577
#define ATD0DR2_BIT11 4722,226637
#define ATD0DR2_BIT12 4723,226697
#define ATD0DR2_BIT13 4724,226757
#define ATD0DR2_BIT14 4725,226817
#define ATD0DR2_BIT15 4726,226877
#define ATD0DR2_BIT_6 4727,226937
#define ATD0DR2_BIT 4728,227006
#define ATD0DR2_BIT6_MASK 4730,227061
#define ATD0DR2_BIT7_MASK 4731,227104
#define ATD0DR2_BIT8_MASK 4732,227148
#define ATD0DR2_BIT9_MASK 4733,227192
#define ATD0DR2_BIT10_MASK 4734,227236
#define ATD0DR2_BIT11_MASK 4735,227281
#define ATD0DR2_BIT12_MASK 4736,227326
#define ATD0DR2_BIT13_MASK 4737,227371
#define ATD0DR2_BIT14_MASK 4738,227416
#define ATD0DR2_BIT15_MASK 4739,227462
#define ATD0DR2_BIT_6_MASK 4740,227508
#define ATD0DR2_BIT_6_BITNUM 4741,227554
  word Word;4746,227681
      byte Byte;4751,227825
        byte BIT8 4753,227857
        byte BIT9 4754,227936
        byte BIT10 4755,228015
        byte BIT11 4756,228095
        byte BIT12 4757,228175
        byte BIT13 4758,228255
        byte BIT14 4759,228335
        byte BIT15 4760,228415
      } Bits;4761,228495
    } ATD0DR3HSTR;4762,228509
    #define ATD0DR3H 4763,228528
    #define ATD0DR3H_BIT8 4764,228606
    #define ATD0DR3H_BIT9 4765,228689
    #define ATD0DR3H_BIT10 4766,228772
    #define ATD0DR3H_BIT11 4767,228856
    #define ATD0DR3H_BIT12 4768,228940
    #define ATD0DR3H_BIT13 4769,229024
    #define ATD0DR3H_BIT14 4770,229108
    #define ATD0DR3H_BIT15 4771,229192
    #define ATD0DR3H_BIT8_MASK 4773,229281
    #define ATD0DR3H_BIT9_MASK 4774,229323
    #define ATD0DR3H_BIT10_MASK 4775,229365
    #define ATD0DR3H_BIT11_MASK 4776,229407
    #define ATD0DR3H_BIT12_MASK 4777,229449
    #define ATD0DR3H_BIT13_MASK 4778,229492
    #define ATD0DR3H_BIT14_MASK 4779,229535
    #define ATD0DR3H_BIT15_MASK 4780,229578
      byte Byte;4785,229716
        byte 4787,229748
        byte 4788,229778
        byte 4789,229808
        byte 4790,229838
        byte 4791,229868
        byte 4792,229898
        byte BIT6 4793,229928
        byte BIT7 4794,230007
      } Bits;4795,230086
        byte 4797,230115
        byte 4798,230136
        byte 4799,230157
        byte 4800,230178
        byte 4801,230199
        byte 4802,230220
        byte grpBIT_6 4803,230241
      } MergedBits;4804,230267
    } ATD0DR3LSTR;4805,230287
    #define ATD0DR3L 4806,230306
    #define ATD0DR3L_BIT6 4807,230384
    #define ATD0DR3L_BIT7 4808,230467
    #define ATD0DR3L_BIT_6 4809,230550
    #define ATD0DR3L_BIT 4810,230643
    #define ATD0DR3L_BIT6_MASK 4812,230703
    #define ATD0DR3L_BIT7_MASK 4813,230746
    #define ATD0DR3L_BIT_6_MASK 4814,230790
    #define ATD0DR3L_BIT_6_BITNUM 4815,230834
  } Overlap_STR;4817,230881
    word 4820,230910
    word 4821,230936
    word 4822,230962
    word 4823,230988
    word 4824,231014
    word 4825,231040
    word BIT6 4826,231066
    word BIT7 4827,231141
    word BIT8 4828,231216
    word BIT9 4829,231291
    word BIT10 4830,231366
    word BIT11 4831,231442
    word BIT12 4832,231518
    word BIT13 4833,231594
    word BIT14 4834,231670
    word BIT15 4835,231746
  } Bits;4836,231822
    word 4838,231843
    word 4839,231864
    word 4840,231885
    word 4841,231906
    word 4842,231927
    word 4843,231948
    word grpBIT_6 4844,231969
  } MergedBits;4845,231992
} ATD0DR3STR;4846,232008
#define ATD0DR3 4848,232084
#define ATD0DR3_BIT6 4849,232138
#define ATD0DR3_BIT7 4850,232197
#define ATD0DR3_BIT8 4851,232256
#define ATD0DR3_BIT9 4852,232315
#define ATD0DR3_BIT10 4853,232374
#define ATD0DR3_BIT11 4854,232434
#define ATD0DR3_BIT12 4855,232494
#define ATD0DR3_BIT13 4856,232554
#define ATD0DR3_BIT14 4857,232614
#define ATD0DR3_BIT15 4858,232674
#define ATD0DR3_BIT_6 4859,232734
#define ATD0DR3_BIT 4860,232803
#define ATD0DR3_BIT6_MASK 4862,232858
#define ATD0DR3_BIT7_MASK 4863,232901
#define ATD0DR3_BIT8_MASK 4864,232945
#define ATD0DR3_BIT9_MASK 4865,232989
#define ATD0DR3_BIT10_MASK 4866,233033
#define ATD0DR3_BIT11_MASK 4867,233078
#define ATD0DR3_BIT12_MASK 4868,233123
#define ATD0DR3_BIT13_MASK 4869,233168
#define ATD0DR3_BIT14_MASK 4870,233213
#define ATD0DR3_BIT15_MASK 4871,233259
#define ATD0DR3_BIT_6_MASK 4872,233305
#define ATD0DR3_BIT_6_BITNUM 4873,233351
  word Word;4878,233478
      byte Byte;4883,233622
        byte BIT8 4885,233654
        byte BIT9 4886,233733
        byte BIT10 4887,233812
        byte BIT11 4888,233892
        byte BIT12 4889,233972
        byte BIT13 4890,234052
        byte BIT14 4891,234132
        byte BIT15 4892,234212
      } Bits;4893,234292
    } ATD0DR4HSTR;4894,234306
    #define ATD0DR4H 4895,234325
    #define ATD0DR4H_BIT8 4896,234403
    #define ATD0DR4H_BIT9 4897,234486
    #define ATD0DR4H_BIT10 4898,234569
    #define ATD0DR4H_BIT11 4899,234653
    #define ATD0DR4H_BIT12 4900,234737
    #define ATD0DR4H_BIT13 4901,234821
    #define ATD0DR4H_BIT14 4902,234905
    #define ATD0DR4H_BIT15 4903,234989
    #define ATD0DR4H_BIT8_MASK 4905,235078
    #define ATD0DR4H_BIT9_MASK 4906,235120
    #define ATD0DR4H_BIT10_MASK 4907,235162
    #define ATD0DR4H_BIT11_MASK 4908,235204
    #define ATD0DR4H_BIT12_MASK 4909,235246
    #define ATD0DR4H_BIT13_MASK 4910,235289
    #define ATD0DR4H_BIT14_MASK 4911,235332
    #define ATD0DR4H_BIT15_MASK 4912,235375
      byte Byte;4917,235513
        byte 4919,235545
        byte 4920,235575
        byte 4921,235605
        byte 4922,235635
        byte 4923,235665
        byte 4924,235695
        byte BIT6 4925,235725
        byte BIT7 4926,235804
      } Bits;4927,235883
        byte 4929,235912
        byte 4930,235933
        byte 4931,235954
        byte 4932,235975
        byte 4933,235996
        byte 4934,236017
        byte grpBIT_6 4935,236038
      } MergedBits;4936,236064
    } ATD0DR4LSTR;4937,236084
    #define ATD0DR4L 4938,236103
    #define ATD0DR4L_BIT6 4939,236181
    #define ATD0DR4L_BIT7 4940,236264
    #define ATD0DR4L_BIT_6 4941,236347
    #define ATD0DR4L_BIT 4942,236440
    #define ATD0DR4L_BIT6_MASK 4944,236500
    #define ATD0DR4L_BIT7_MASK 4945,236543
    #define ATD0DR4L_BIT_6_MASK 4946,236587
    #define ATD0DR4L_BIT_6_BITNUM 4947,236631
  } Overlap_STR;4949,236678
    word 4952,236707
    word 4953,236733
    word 4954,236759
    word 4955,236785
    word 4956,236811
    word 4957,236837
    word BIT6 4958,236863
    word BIT7 4959,236938
    word BIT8 4960,237013
    word BIT9 4961,237088
    word BIT10 4962,237163
    word BIT11 4963,237239
    word BIT12 4964,237315
    word BIT13 4965,237391
    word BIT14 4966,237467
    word BIT15 4967,237543
  } Bits;4968,237619
    word 4970,237640
    word 4971,237661
    word 4972,237682
    word 4973,237703
    word 4974,237724
    word 4975,237745
    word grpBIT_6 4976,237766
  } MergedBits;4977,237789
} ATD0DR4STR;4978,237805
#define ATD0DR4 4980,237881
#define ATD0DR4_BIT6 4981,237935
#define ATD0DR4_BIT7 4982,237994
#define ATD0DR4_BIT8 4983,238053
#define ATD0DR4_BIT9 4984,238112
#define ATD0DR4_BIT10 4985,238171
#define ATD0DR4_BIT11 4986,238231
#define ATD0DR4_BIT12 4987,238291
#define ATD0DR4_BIT13 4988,238351
#define ATD0DR4_BIT14 4989,238411
#define ATD0DR4_BIT15 4990,238471
#define ATD0DR4_BIT_6 4991,238531
#define ATD0DR4_BIT 4992,238600
#define ATD0DR4_BIT6_MASK 4994,238655
#define ATD0DR4_BIT7_MASK 4995,238698
#define ATD0DR4_BIT8_MASK 4996,238742
#define ATD0DR4_BIT9_MASK 4997,238786
#define ATD0DR4_BIT10_MASK 4998,238830
#define ATD0DR4_BIT11_MASK 4999,238875
#define ATD0DR4_BIT12_MASK 5000,238920
#define ATD0DR4_BIT13_MASK 5001,238965
#define ATD0DR4_BIT14_MASK 5002,239010
#define ATD0DR4_BIT15_MASK 5003,239056
#define ATD0DR4_BIT_6_MASK 5004,239102
#define ATD0DR4_BIT_6_BITNUM 5005,239148
  word Word;5010,239275
      byte Byte;5015,239419
        byte BIT8 5017,239451
        byte BIT9 5018,239530
        byte BIT10 5019,239609
        byte BIT11 5020,239689
        byte BIT12 5021,239769
        byte BIT13 5022,239849
        byte BIT14 5023,239929
        byte BIT15 5024,240009
      } Bits;5025,240089
    } ATD0DR5HSTR;5026,240103
    #define ATD0DR5H 5027,240122
    #define ATD0DR5H_BIT8 5028,240200
    #define ATD0DR5H_BIT9 5029,240283
    #define ATD0DR5H_BIT10 5030,240366
    #define ATD0DR5H_BIT11 5031,240450
    #define ATD0DR5H_BIT12 5032,240534
    #define ATD0DR5H_BIT13 5033,240618
    #define ATD0DR5H_BIT14 5034,240702
    #define ATD0DR5H_BIT15 5035,240786
    #define ATD0DR5H_BIT8_MASK 5037,240875
    #define ATD0DR5H_BIT9_MASK 5038,240917
    #define ATD0DR5H_BIT10_MASK 5039,240959
    #define ATD0DR5H_BIT11_MASK 5040,241001
    #define ATD0DR5H_BIT12_MASK 5041,241043
    #define ATD0DR5H_BIT13_MASK 5042,241086
    #define ATD0DR5H_BIT14_MASK 5043,241129
    #define ATD0DR5H_BIT15_MASK 5044,241172
      byte Byte;5049,241310
        byte 5051,241342
        byte 5052,241372
        byte 5053,241402
        byte 5054,241432
        byte 5055,241462
        byte 5056,241492
        byte BIT6 5057,241522
        byte BIT7 5058,241601
      } Bits;5059,241680
        byte 5061,241709
        byte 5062,241730
        byte 5063,241751
        byte 5064,241772
        byte 5065,241793
        byte 5066,241814
        byte grpBIT_6 5067,241835
      } MergedBits;5068,241861
    } ATD0DR5LSTR;5069,241881
    #define ATD0DR5L 5070,241900
    #define ATD0DR5L_BIT6 5071,241978
    #define ATD0DR5L_BIT7 5072,242061
    #define ATD0DR5L_BIT_6 5073,242144
    #define ATD0DR5L_BIT 5074,242237
    #define ATD0DR5L_BIT6_MASK 5076,242297
    #define ATD0DR5L_BIT7_MASK 5077,242340
    #define ATD0DR5L_BIT_6_MASK 5078,242384
    #define ATD0DR5L_BIT_6_BITNUM 5079,242428
  } Overlap_STR;5081,242475
    word 5084,242504
    word 5085,242530
    word 5086,242556
    word 5087,242582
    word 5088,242608
    word 5089,242634
    word BIT6 5090,242660
    word BIT7 5091,242735
    word BIT8 5092,242810
    word BIT9 5093,242885
    word BIT10 5094,242960
    word BIT11 5095,243036
    word BIT12 5096,243112
    word BIT13 5097,243188
    word BIT14 5098,243264
    word BIT15 5099,243340
  } Bits;5100,243416
    word 5102,243437
    word 5103,243458
    word 5104,243479
    word 5105,243500
    word 5106,243521
    word 5107,243542
    word grpBIT_6 5108,243563
  } MergedBits;5109,243586
} ATD0DR5STR;5110,243602
#define ATD0DR5 5112,243678
#define ATD0DR5_BIT6 5113,243732
#define ATD0DR5_BIT7 5114,243791
#define ATD0DR5_BIT8 5115,243850
#define ATD0DR5_BIT9 5116,243909
#define ATD0DR5_BIT10 5117,243968
#define ATD0DR5_BIT11 5118,244028
#define ATD0DR5_BIT12 5119,244088
#define ATD0DR5_BIT13 5120,244148
#define ATD0DR5_BIT14 5121,244208
#define ATD0DR5_BIT15 5122,244268
#define ATD0DR5_BIT_6 5123,244328
#define ATD0DR5_BIT 5124,244397
#define ATD0DR5_BIT6_MASK 5126,244452
#define ATD0DR5_BIT7_MASK 5127,244495
#define ATD0DR5_BIT8_MASK 5128,244539
#define ATD0DR5_BIT9_MASK 5129,244583
#define ATD0DR5_BIT10_MASK 5130,244627
#define ATD0DR5_BIT11_MASK 5131,244672
#define ATD0DR5_BIT12_MASK 5132,244717
#define ATD0DR5_BIT13_MASK 5133,244762
#define ATD0DR5_BIT14_MASK 5134,244807
#define ATD0DR5_BIT15_MASK 5135,244853
#define ATD0DR5_BIT_6_MASK 5136,244899
#define ATD0DR5_BIT_6_BITNUM 5137,244945
  word Word;5142,245072
      byte Byte;5147,245216
        byte BIT8 5149,245248
        byte BIT9 5150,245327
        byte BIT10 5151,245406
        byte BIT11 5152,245486
        byte BIT12 5153,245566
        byte BIT13 5154,245646
        byte BIT14 5155,245726
        byte BIT15 5156,245806
      } Bits;5157,245886
    } ATD0DR6HSTR;5158,245900
    #define ATD0DR6H 5159,245919
    #define ATD0DR6H_BIT8 5160,245997
    #define ATD0DR6H_BIT9 5161,246080
    #define ATD0DR6H_BIT10 5162,246163
    #define ATD0DR6H_BIT11 5163,246247
    #define ATD0DR6H_BIT12 5164,246331
    #define ATD0DR6H_BIT13 5165,246415
    #define ATD0DR6H_BIT14 5166,246499
    #define ATD0DR6H_BIT15 5167,246583
    #define ATD0DR6H_BIT8_MASK 5169,246672
    #define ATD0DR6H_BIT9_MASK 5170,246714
    #define ATD0DR6H_BIT10_MASK 5171,246756
    #define ATD0DR6H_BIT11_MASK 5172,246798
    #define ATD0DR6H_BIT12_MASK 5173,246840
    #define ATD0DR6H_BIT13_MASK 5174,246883
    #define ATD0DR6H_BIT14_MASK 5175,246926
    #define ATD0DR6H_BIT15_MASK 5176,246969
      byte Byte;5181,247107
        byte 5183,247139
        byte 5184,247169
        byte 5185,247199
        byte 5186,247229
        byte 5187,247259
        byte 5188,247289
        byte BIT6 5189,247319
        byte BIT7 5190,247398
      } Bits;5191,247477
        byte 5193,247506
        byte 5194,247527
        byte 5195,247548
        byte 5196,247569
        byte 5197,247590
        byte 5198,247611
        byte grpBIT_6 5199,247632
      } MergedBits;5200,247658
    } ATD0DR6LSTR;5201,247678
    #define ATD0DR6L 5202,247697
    #define ATD0DR6L_BIT6 5203,247775
    #define ATD0DR6L_BIT7 5204,247858
    #define ATD0DR6L_BIT_6 5205,247941
    #define ATD0DR6L_BIT 5206,248034
    #define ATD0DR6L_BIT6_MASK 5208,248094
    #define ATD0DR6L_BIT7_MASK 5209,248137
    #define ATD0DR6L_BIT_6_MASK 5210,248181
    #define ATD0DR6L_BIT_6_BITNUM 5211,248225
  } Overlap_STR;5213,248272
    word 5216,248301
    word 5217,248327
    word 5218,248353
    word 5219,248379
    word 5220,248405
    word 5221,248431
    word BIT6 5222,248457
    word BIT7 5223,248532
    word BIT8 5224,248607
    word BIT9 5225,248682
    word BIT10 5226,248757
    word BIT11 5227,248833
    word BIT12 5228,248909
    word BIT13 5229,248985
    word BIT14 5230,249061
    word BIT15 5231,249137
  } Bits;5232,249213
    word 5234,249234
    word 5235,249255
    word 5236,249276
    word 5237,249297
    word 5238,249318
    word 5239,249339
    word grpBIT_6 5240,249360
  } MergedBits;5241,249383
} ATD0DR6STR;5242,249399
#define ATD0DR6 5244,249475
#define ATD0DR6_BIT6 5245,249529
#define ATD0DR6_BIT7 5246,249588
#define ATD0DR6_BIT8 5247,249647
#define ATD0DR6_BIT9 5248,249706
#define ATD0DR6_BIT10 5249,249765
#define ATD0DR6_BIT11 5250,249825
#define ATD0DR6_BIT12 5251,249885
#define ATD0DR6_BIT13 5252,249945
#define ATD0DR6_BIT14 5253,250005
#define ATD0DR6_BIT15 5254,250065
#define ATD0DR6_BIT_6 5255,250125
#define ATD0DR6_BIT 5256,250194
#define ATD0DR6_BIT6_MASK 5258,250249
#define ATD0DR6_BIT7_MASK 5259,250292
#define ATD0DR6_BIT8_MASK 5260,250336
#define ATD0DR6_BIT9_MASK 5261,250380
#define ATD0DR6_BIT10_MASK 5262,250424
#define ATD0DR6_BIT11_MASK 5263,250469
#define ATD0DR6_BIT12_MASK 5264,250514
#define ATD0DR6_BIT13_MASK 5265,250559
#define ATD0DR6_BIT14_MASK 5266,250604
#define ATD0DR6_BIT15_MASK 5267,250650
#define ATD0DR6_BIT_6_MASK 5268,250696
#define ATD0DR6_BIT_6_BITNUM 5269,250742
  word Word;5274,250869
      byte Byte;5279,251013
        byte BIT8 5281,251045
        byte BIT9 5282,251124
        byte BIT10 5283,251203
        byte BIT11 5284,251283
        byte BIT12 5285,251363
        byte BIT13 5286,251443
        byte BIT14 5287,251523
        byte BIT15 5288,251603
      } Bits;5289,251683
    } ATD0DR7HSTR;5290,251697
    #define ATD0DR7H 5291,251716
    #define ATD0DR7H_BIT8 5292,251794
    #define ATD0DR7H_BIT9 5293,251877
    #define ATD0DR7H_BIT10 5294,251960
    #define ATD0DR7H_BIT11 5295,252044
    #define ATD0DR7H_BIT12 5296,252128
    #define ATD0DR7H_BIT13 5297,252212
    #define ATD0DR7H_BIT14 5298,252296
    #define ATD0DR7H_BIT15 5299,252380
    #define ATD0DR7H_BIT8_MASK 5301,252469
    #define ATD0DR7H_BIT9_MASK 5302,252511
    #define ATD0DR7H_BIT10_MASK 5303,252553
    #define ATD0DR7H_BIT11_MASK 5304,252595
    #define ATD0DR7H_BIT12_MASK 5305,252637
    #define ATD0DR7H_BIT13_MASK 5306,252680
    #define ATD0DR7H_BIT14_MASK 5307,252723
    #define ATD0DR7H_BIT15_MASK 5308,252766
      byte Byte;5313,252904
        byte 5315,252936
        byte 5316,252966
        byte 5317,252996
        byte 5318,253026
        byte 5319,253056
        byte 5320,253086
        byte BIT6 5321,253116
        byte BIT7 5322,253195
      } Bits;5323,253274
        byte 5325,253303
        byte 5326,253324
        byte 5327,253345
        byte 5328,253366
        byte 5329,253387
        byte 5330,253408
        byte grpBIT_6 5331,253429
      } MergedBits;5332,253455
    } ATD0DR7LSTR;5333,253475
    #define ATD0DR7L 5334,253494
    #define ATD0DR7L_BIT6 5335,253572
    #define ATD0DR7L_BIT7 5336,253655
    #define ATD0DR7L_BIT_6 5337,253738
    #define ATD0DR7L_BIT 5338,253831
    #define ATD0DR7L_BIT6_MASK 5340,253891
    #define ATD0DR7L_BIT7_MASK 5341,253934
    #define ATD0DR7L_BIT_6_MASK 5342,253978
    #define ATD0DR7L_BIT_6_BITNUM 5343,254022
  } Overlap_STR;5345,254069
    word 5348,254098
    word 5349,254124
    word 5350,254150
    word 5351,254176
    word 5352,254202
    word 5353,254228
    word BIT6 5354,254254
    word BIT7 5355,254329
    word BIT8 5356,254404
    word BIT9 5357,254479
    word BIT10 5358,254554
    word BIT11 5359,254630
    word BIT12 5360,254706
    word BIT13 5361,254782
    word BIT14 5362,254858
    word BIT15 5363,254934
  } Bits;5364,255010
    word 5366,255031
    word 5367,255052
    word 5368,255073
    word 5369,255094
    word 5370,255115
    word 5371,255136
    word grpBIT_6 5372,255157
  } MergedBits;5373,255180
} ATD0DR7STR;5374,255196
#define ATD0DR7 5376,255272
#define ATD0DR7_BIT6 5377,255326
#define ATD0DR7_BIT7 5378,255385
#define ATD0DR7_BIT8 5379,255444
#define ATD0DR7_BIT9 5380,255503
#define ATD0DR7_BIT10 5381,255562
#define ATD0DR7_BIT11 5382,255622
#define ATD0DR7_BIT12 5383,255682
#define ATD0DR7_BIT13 5384,255742
#define ATD0DR7_BIT14 5385,255802
#define ATD0DR7_BIT15 5386,255862
#define ATD0DR7_BIT_6 5387,255922
#define ATD0DR7_BIT 5388,255991
#define ATD0DR7_BIT6_MASK 5390,256046
#define ATD0DR7_BIT7_MASK 5391,256089
#define ATD0DR7_BIT8_MASK 5392,256133
#define ATD0DR7_BIT9_MASK 5393,256177
#define ATD0DR7_BIT10_MASK 5394,256221
#define ATD0DR7_BIT11_MASK 5395,256266
#define ATD0DR7_BIT12_MASK 5396,256311
#define ATD0DR7_BIT13_MASK 5397,256356
#define ATD0DR7_BIT14_MASK 5398,256401
#define ATD0DR7_BIT15_MASK 5399,256447
#define ATD0DR7_BIT_6_MASK 5400,256493
#define ATD0DR7_BIT_6_BITNUM 5401,256539
  byte Byte;5406,256648
    byte PWME0 5408,256672
    byte PWME1 5409,256770
    byte PWME2 5410,256868
    byte PWME3 5411,256966
    byte PWME4 5412,257064
    byte PWME5 5413,257162
    byte PWME6 5414,257260
    byte PWME7 5415,257358
  } Bits;5416,257456
} PWMESTR;5417,257466
#define PWME 5419,257533
#define PWME_PWME0 5420,257584
#define PWME_PWME1 5421,257641
#define PWME_PWME2 5422,257698
#define PWME_PWME3 5423,257755
#define PWME_PWME4 5424,257812
#define PWME_PWME5 5425,257869
#define PWME_PWME6 5426,257926
#define PWME_PWME7 5427,257983
#define PWME_PWME0_MASK 5429,258041
#define PWME_PWME1_MASK 5430,258083
#define PWME_PWME2_MASK 5431,258125
#define PWME_PWME3_MASK 5432,258167
#define PWME_PWME4_MASK 5433,258209
#define PWME_PWME5_MASK 5434,258252
#define PWME_PWME6_MASK 5435,258295
#define PWME_PWME7_MASK 5436,258338
  byte Byte;5441,258453
    byte PPOL0 5443,258477
    byte PPOL1 5444,258577
    byte PPOL2 5445,258677
    byte PPOL3 5446,258777
    byte PPOL4 5447,258877
    byte PPOL5 5448,258977
    byte PPOL6 5449,259077
    byte PPOL7 5450,259177
  } Bits;5451,259277
} PWMPOLSTR;5452,259287
#define PWMPOL 5454,259360
#define PWMPOL_PPOL0 5455,259413
#define PWMPOL_PPOL1 5456,259472
#define PWMPOL_PPOL2 5457,259531
#define PWMPOL_PPOL3 5458,259590
#define PWMPOL_PPOL4 5459,259649
#define PWMPOL_PPOL5 5460,259708
#define PWMPOL_PPOL6 5461,259767
#define PWMPOL_PPOL7 5462,259826
#define PWMPOL_PPOL0_MASK 5464,259886
#define PWMPOL_PPOL1_MASK 5465,259928
#define PWMPOL_PPOL2_MASK 5466,259970
#define PWMPOL_PPOL3_MASK 5467,260012
#define PWMPOL_PPOL4_MASK 5468,260054
#define PWMPOL_PPOL5_MASK 5469,260097
#define PWMPOL_PPOL6_MASK 5470,260140
#define PWMPOL_PPOL7_MASK 5471,260183
  byte Byte;5476,260302
    byte PCLK0 5478,260326
    byte PCLK1 5479,260430
    byte PCLK2 5480,260534
    byte PCLK3 5481,260638
    byte PCLK4 5482,260742
    byte PCLK5 5483,260846
    byte PCLK6 5484,260950
    byte PCLK7 5485,261054
  } Bits;5486,261158
} PWMCLKSTR;5487,261168
#define PWMCLK 5489,261241
#define PWMCLK_PCLK0 5490,261294
#define PWMCLK_PCLK1 5491,261353
#define PWMCLK_PCLK2 5492,261412
#define PWMCLK_PCLK3 5493,261471
#define PWMCLK_PCLK4 5494,261530
#define PWMCLK_PCLK5 5495,261589
#define PWMCLK_PCLK6 5496,261648
#define PWMCLK_PCLK7 5497,261707
#define PWMCLK_PCLK0_MASK 5499,261767
#define PWMCLK_PCLK1_MASK 5500,261809
#define PWMCLK_PCLK2_MASK 5501,261851
#define PWMCLK_PCLK3_MASK 5502,261893
#define PWMCLK_PCLK4_MASK 5503,261935
#define PWMCLK_PCLK5_MASK 5504,261978
#define PWMCLK_PCLK6_MASK 5505,262021
#define PWMCLK_PCLK7_MASK 5506,262064
  byte Byte;5511,262194
    byte PCKA0 5513,262218
    byte PCKA1 5514,262318
    byte PCKA2 5515,262418
    byte 5516,262518
    byte PCKB0 5517,262544
    byte PCKB1 5518,262644
    byte PCKB2 5519,262744
    byte 5520,262844
  } Bits;5521,262870
    byte grpPCKA 5523,262891
    byte 5524,262912
    byte grpPCKB 5525,262933
    byte 5526,262954
  } MergedBits;5527,262975
} PWMPRCLKSTR;5528,262991
#define PWMPRCLK 5530,263070
#define PWMPRCLK_PCKA0 5531,263125
#define PWMPRCLK_PCKA1 5532,263186
#define PWMPRCLK_PCKA2 5533,263247
#define PWMPRCLK_PCKB0 5534,263308
#define PWMPRCLK_PCKB1 5535,263369
#define PWMPRCLK_PCKB2 5536,263430
#define PWMPRCLK_PCKA 5537,263491
#define PWMPRCLK_PCKB 5538,263560
#define PWMPRCLK_PCKA0_MASK 5540,263630
#define PWMPRCLK_PCKA1_MASK 5541,263672
#define PWMPRCLK_PCKA2_MASK 5542,263714
#define PWMPRCLK_PCKB0_MASK 5543,263756
#define PWMPRCLK_PCKB1_MASK 5544,263799
#define PWMPRCLK_PCKB2_MASK 5545,263842
#define PWMPRCLK_PCKA_MASK 5546,263885
#define PWMPRCLK_PCKA_BITNUM 5547,263927
#define PWMPRCLK_PCKB_MASK 5548,263969
#define PWMPRCLK_PCKB_BITNUM 5549,264013
  byte Byte;5554,264137
    byte CAE0 5556,264161
    byte CAE1 5557,264270
    byte CAE2 5558,264379
    byte CAE3 5559,264488
    byte CAE4 5560,264597
    byte CAE5 5561,264706
    byte CAE6 5562,264815
    byte CAE7 5563,264924
  } Bits;5564,265033
} PWMCAESTR;5565,265043
#define PWMCAE 5567,265116
#define PWMCAE_CAE0 5568,265169
#define PWMCAE_CAE1 5569,265227
#define PWMCAE_CAE2 5570,265285
#define PWMCAE_CAE3 5571,265343
#define PWMCAE_CAE4 5572,265401
#define PWMCAE_CAE5 5573,265459
#define PWMCAE_CAE6 5574,265517
#define PWMCAE_CAE7 5575,265575
#define PWMCAE_CAE0_MASK 5577,265634
#define PWMCAE_CAE1_MASK 5578,265676
#define PWMCAE_CAE2_MASK 5579,265718
#define PWMCAE_CAE3_MASK 5580,265760
#define PWMCAE_CAE4_MASK 5581,265802
#define PWMCAE_CAE5_MASK 5582,265845
#define PWMCAE_CAE6_MASK 5583,265888
#define PWMCAE_CAE7_MASK 5584,265931
  byte Byte;5589,266045
    byte 5591,266069
    byte 5592,266095
    byte PFRZ 5593,266121
    byte PSWAI 5594,266223
    byte CON01 5595,266315
    byte CON23 5596,266413
    byte CON45 5597,266511
    byte CON67 5598,266609
  } Bits;5599,266707
} PWMCTLSTR;5600,266717
#define PWMCTL 5602,266790
#define PWMCTL_PFRZ 5603,266843
#define PWMCTL_PSWAI 5604,266901
#define PWMCTL_CON01 5605,266960
#define PWMCTL_CON23 5606,267019
#define PWMCTL_CON45 5607,267078
#define PWMCTL_CON67 5608,267137
#define PWMCTL_PFRZ_MASK 5610,267197
#define PWMCTL_PSWAI_MASK 5611,267239
#define PWMCTL_CON01_MASK 5612,267281
#define PWMCTL_CON23_MASK 5613,267324
#define PWMCTL_CON45_MASK 5614,267367
#define PWMCTL_CON67_MASK 5615,267410
  byte Byte;5620,267525
    byte BIT0 5622,267549
    byte BIT1 5623,267636
    byte BIT2 5624,267723
    byte BIT3 5625,267810
    byte BIT4 5626,267897
    byte BIT5 5627,267984
    byte BIT6 5628,268071
    byte BIT7 5629,268158
  } Bits;5630,268245
} PWMSCLASTR;5631,268255
#define PWMSCLA 5633,268331
#define PWMSCLA_BIT0 5634,268385
#define PWMSCLA_BIT1 5635,268444
#define PWMSCLA_BIT2 5636,268503
#define PWMSCLA_BIT3 5637,268562
#define PWMSCLA_BIT4 5638,268621
#define PWMSCLA_BIT5 5639,268680
#define PWMSCLA_BIT6 5640,268739
#define PWMSCLA_BIT7 5641,268798
#define PWMSCLA_BIT0_MASK 5643,268858
#define PWMSCLA_BIT1_MASK 5644,268900
#define PWMSCLA_BIT2_MASK 5645,268942
#define PWMSCLA_BIT3_MASK 5646,268984
#define PWMSCLA_BIT4_MASK 5647,269026
#define PWMSCLA_BIT5_MASK 5648,269069
#define PWMSCLA_BIT6_MASK 5649,269112
#define PWMSCLA_BIT7_MASK 5650,269155
  byte Byte;5655,269270
    byte BIT0 5657,269294
    byte BIT1 5658,269381
    byte BIT2 5659,269468
    byte BIT3 5660,269555
    byte BIT4 5661,269642
    byte BIT5 5662,269729
    byte BIT6 5663,269816
    byte BIT7 5664,269903
  } Bits;5665,269990
} PWMSCLBSTR;5666,270000
#define PWMSCLB 5668,270076
#define PWMSCLB_BIT0 5669,270130
#define PWMSCLB_BIT1 5670,270189
#define PWMSCLB_BIT2 5671,270248
#define PWMSCLB_BIT3 5672,270307
#define PWMSCLB_BIT4 5673,270366
#define PWMSCLB_BIT5 5674,270425
#define PWMSCLB_BIT6 5675,270484
#define PWMSCLB_BIT7 5676,270543
#define PWMSCLB_BIT0_MASK 5678,270603
#define PWMSCLB_BIT1_MASK 5679,270645
#define PWMSCLB_BIT2_MASK 5680,270687
#define PWMSCLB_BIT3_MASK 5681,270729
#define PWMSCLB_BIT4_MASK 5682,270771
#define PWMSCLB_BIT5_MASK 5683,270814
#define PWMSCLB_BIT6_MASK 5684,270857
#define PWMSCLB_BIT7_MASK 5685,270900
  word Word;5690,271027
      byte Byte;5695,271161
    } PWMCNT0STR;5696,271178
    #define PWMCNT0 5697,271196
    #define PWMCNT_ARR 5699,271335
      byte Byte;5704,271489
    } PWMCNT1STR;5705,271506
    #define PWMCNT1 5706,271524
  } Overlap_STR;5708,271607
} PWMCNT01STR;5710,271625
#define PWMCNT01 5712,271704
  word Word;5717,271842
      byte Byte;5722,271976
    } PWMCNT2STR;5723,271993
    #define PWMCNT2 5724,272011
      byte Byte;5729,272174
    } PWMCNT3STR;5730,272191
    #define PWMCNT3 5731,272209
  } Overlap_STR;5733,272292
} PWMCNT23STR;5735,272310
#define PWMCNT23 5737,272389
  word Word;5742,272527
      byte Byte;5747,272661
    } PWMCNT4STR;5748,272678
    #define PWMCNT4 5749,272696
      byte Byte;5754,272859
    } PWMCNT5STR;5755,272876
    #define PWMCNT5 5756,272894
  } Overlap_STR;5758,272977
} PWMCNT45STR;5760,272995
#define PWMCNT45 5762,273074
  word Word;5767,273212
      byte Byte;5772,273346
    } PWMCNT6STR;5773,273363
    #define PWMCNT6 5774,273381
      byte Byte;5779,273544
    } PWMCNT7STR;5780,273561
    #define PWMCNT7 5781,273579
  } Overlap_STR;5783,273662
} PWMCNT67STR;5785,273680
#define PWMCNT67 5787,273759
  word Word;5792,273896
      byte Byte;5797,274029
    } PWMPER0STR;5798,274046
    #define PWMPER0 5799,274064
    #define PWMPER_ARR 5801,274203
      byte Byte;5806,274356
    } PWMPER1STR;5807,274373
    #define PWMPER1 5808,274391
  } Overlap_STR;5810,274474
} PWMPER01STR;5812,274492
#define PWMPER01 5814,274571
  word Word;5819,274708
      byte Byte;5824,274841
    } PWMPER2STR;5825,274858
    #define PWMPER2 5826,274876
      byte Byte;5831,275038
    } PWMPER3STR;5832,275055
    #define PWMPER3 5833,275073
  } Overlap_STR;5835,275156
} PWMPER23STR;5837,275174
#define PWMPER23 5839,275253
  word Word;5844,275390
      byte Byte;5849,275523
    } PWMPER4STR;5850,275540
    #define PWMPER4 5851,275558
      byte Byte;5856,275720
    } PWMPER5STR;5857,275737
    #define PWMPER5 5858,275755
  } Overlap_STR;5860,275838
} PWMPER45STR;5862,275856
#define PWMPER45 5864,275935
  word Word;5869,276072
      byte Byte;5874,276205
    } PWMPER6STR;5875,276222
    #define PWMPER6 5876,276240
      byte Byte;5881,276402
    } PWMPER7STR;5882,276419
    #define PWMPER7 5883,276437
  } Overlap_STR;5885,276520
} PWMPER67STR;5887,276538
#define PWMPER67 5889,276617
  word Word;5894,276752
      byte Byte;5899,276883
    } PWMDTY0STR;5900,276900
    #define PWMDTY0 5901,276918
    #define PWMDTY_ARR 5903,277057
      byte Byte;5908,277208
    } PWMDTY1STR;5909,277225
    #define PWMDTY1 5910,277243
  } Overlap_STR;5912,277326
} PWMDTY01STR;5914,277344
#define PWMDTY01 5916,277423
  word Word;5921,277558
      byte Byte;5926,277689
    } PWMDTY2STR;5927,277706
    #define PWMDTY2 5928,277724
      byte Byte;5933,277884
    } PWMDTY3STR;5934,277901
    #define PWMDTY3 5935,277919
  } Overlap_STR;5937,278002
} PWMDTY23STR;5939,278020
#define PWMDTY23 5941,278099
  word Word;5946,278234
      byte Byte;5951,278365
    } PWMDTY4STR;5952,278382
    #define PWMDTY4 5953,278400
      byte Byte;5958,278560
    } PWMDTY5STR;5959,278577
    #define PWMDTY5 5960,278595
  } Overlap_STR;5962,278678
} PWMDTY45STR;5964,278696
#define PWMDTY45 5966,278775
  word Word;5971,278910
      byte Byte;5976,279041
    } PWMDTY6STR;5977,279058
    #define PWMDTY6 5978,279076
      byte Byte;5983,279236
    } PWMDTY7STR;5984,279253
    #define PWMDTY7 5985,279271
  } Overlap_STR;5987,279354
} PWMDTY67STR;5989,279372
#define PWMDTY67 5991,279451
  byte Byte;5996,279577
    byte PWM7ENA 5998,279601
    byte PWM7INL 5999,279700
    byte PWM7IN 6000,279811
    byte 6001,279907
    byte PWMLVL 6002,279933
    byte PWMRSTRT 6003,280028
    byte PWMIE 6004,280109
    byte PWMIF 6005,280199
  } Bits;6006,280287
} PWMSDNSTR;6007,280297
#define PWMSDN 6009,280370
#define PWMSDN_PWM7ENA 6010,280423
#define PWMSDN_PWM7INL 6011,280484
#define PWMSDN_PWM7IN 6012,280545
#define PWMSDN_PWMLVL 6013,280605
#define PWMSDN_PWMRSTRT 6014,280665
#define PWMSDN_PWMIE 6015,280727
#define PWMSDN_PWMIF 6016,280786
#define PWMSDN_PWM7ENA_MASK 6018,280846
#define PWMSDN_PWM7INL_MASK 6019,280888
#define PWMSDN_PWM7IN_MASK 6020,280930
#define PWMSDN_PWMLVL_MASK 6021,280972
#define PWMSDN_PWMRSTRT_MASK 6022,281015
#define PWMSDN_PWMIE_MASK 6023,281058
#define PWMSDN_PWMIF_MASK 6024,281101
  word Word;6029,281219
      byte Byte;6034,281352
        byte SBR8 6036,281384
        byte SBR9 6037,281477
        byte SBR10 6038,281570
        byte SBR11 6039,281664
        byte SBR12 6040,281758
        byte 6041,281852
        byte 6042,281882
        byte 6043,281912
      } Bits;6044,281942
        byte grpSBR_8 6046,281971
        byte 6047,281997
        byte 6048,282018
        byte 6049,282039
      } MergedBits;6050,282060
    } SCI0BDHSTR;6051,282080
    #define SCI0BDH 6052,282098
    #define SCI0BDH_SBR8 6053,282174
    #define SCI0BDH_SBR9 6054,282255
    #define SCI0BDH_SBR10 6055,282336
    #define SCI0BDH_SBR11 6056,282418
    #define SCI0BDH_SBR12 6057,282500
    #define SCI0BDH_SBR_8 6058,282582
    #define SCI0BDH_SBR 6059,282673
    #define SCI0BDH_SBR8_MASK 6061,282732
    #define SCI0BDH_SBR9_MASK 6062,282774
    #define SCI0BDH_SBR10_MASK 6063,282816
    #define SCI0BDH_SBR11_MASK 6064,282858
    #define SCI0BDH_SBR12_MASK 6065,282900
    #define SCI0BDH_SBR_8_MASK 6066,282943
    #define SCI0BDH_SBR_8_BITNUM 6067,282986
      byte Byte;6072,283111
        byte SBR0 6074,283143
        byte SBR1 6075,283236
        byte SBR2 6076,283329
        byte SBR3 6077,283422
        byte SBR4 6078,283515
        byte SBR5 6079,283608
        byte SBR6 6080,283701
        byte SBR7 6081,283794
      } Bits;6082,283887
    } SCI0BDLSTR;6083,283901
    #define SCI0BDL 6084,283919
    #define SCI0BDL_SBR0 6085,283995
    #define SCI0BDL_SBR1 6086,284076
    #define SCI0BDL_SBR2 6087,284157
    #define SCI0BDL_SBR3 6088,284238
    #define SCI0BDL_SBR4 6089,284319
    #define SCI0BDL_SBR5 6090,284400
    #define SCI0BDL_SBR6 6091,284481
    #define SCI0BDL_SBR7 6092,284562
    #define SCI0BDL_SBR0_MASK 6094,284648
    #define SCI0BDL_SBR1_MASK 6095,284690
    #define SCI0BDL_SBR2_MASK 6096,284732
    #define SCI0BDL_SBR3_MASK 6097,284774
    #define SCI0BDL_SBR4_MASK 6098,284816
    #define SCI0BDL_SBR5_MASK 6099,284859
    #define SCI0BDL_SBR6_MASK 6100,284902
    #define SCI0BDL_SBR7_MASK 6101,284945
  } Overlap_STR;6103,284994
    word SBR0 6106,285023
    word SBR1 6107,285112
    word SBR2 6108,285201
    word SBR3 6109,285290
    word SBR4 6110,285379
    word SBR5 6111,285468
    word SBR6 6112,285557
    word SBR7 6113,285646
    word SBR8 6114,285735
    word SBR9 6115,285824
    word SBR10 6116,285913
    word SBR11 6117,286003
    word SBR12 6118,286093
    word 6119,286183
    word 6120,286209
    word 6121,286235
  } Bits;6122,286261
    word grpSBR 6124,286282
    word 6125,286304
    word 6126,286325
    word 6127,286346
  } MergedBits;6128,286367
} SCI0BDSTR;6129,286383
#define SCI0BD 6131,286456
#define SCI0BD_SBR0 6132,286509
#define SCI0BD_SBR1 6133,286567
#define SCI0BD_SBR2 6134,286625
#define SCI0BD_SBR3 6135,286683
#define SCI0BD_SBR4 6136,286741
#define SCI0BD_SBR5 6137,286799
#define SCI0BD_SBR6 6138,286857
#define SCI0BD_SBR7 6139,286915
#define SCI0BD_SBR8 6140,286973
#define SCI0BD_SBR9 6141,287031
#define SCI0BD_SBR10 6142,287089
#define SCI0BD_SBR11 6143,287148
#define SCI0BD_SBR12 6144,287207
#define SCI0BD_SBR 6145,287266
#define SCI0BD_SBR0_MASK 6147,287333
#define SCI0BD_SBR1_MASK 6148,287375
#define SCI0BD_SBR2_MASK 6149,287417
#define SCI0BD_SBR3_MASK 6150,287459
#define SCI0BD_SBR4_MASK 6151,287501
#define SCI0BD_SBR5_MASK 6152,287544
#define SCI0BD_SBR6_MASK 6153,287587
#define SCI0BD_SBR7_MASK 6154,287630
#define SCI0BD_SBR8_MASK 6155,287674
#define SCI0BD_SBR9_MASK 6156,287718
#define SCI0BD_SBR10_MASK 6157,287762
#define SCI0BD_SBR11_MASK 6158,287807
#define SCI0BD_SBR12_MASK 6159,287852
#define SCI0BD_SBR_MASK 6160,287897
#define SCI0BD_SBR_BITNUM 6161,287942
  byte Byte;6166,288059
    byte PT 6168,288083
    byte PE 6169,288168
    byte ILT 6170,288255
    byte WAKE 6171,288343
    byte M 6172,288433
    byte RSRC 6173,288523
    byte SCISWAI 6174,288612
    byte LOOPS 6175,288707
  } Bits;6176,288792
} SCI0CR1STR;6177,288802
#define SCI0CR1 6179,288878
#define SCI0CR1_PT 6180,288932
#define SCI0CR1_PE 6181,288989
#define SCI0CR1_ILT 6182,289046
#define SCI0CR1_WAKE 6183,289104
#define SCI0CR1_M 6184,289163
#define SCI0CR1_RSRC 6185,289219
#define SCI0CR1_SCISWAI 6186,289278
#define SCI0CR1_LOOPS 6187,289340
#define SCI0CR1_PT_MASK 6189,289401
#define SCI0CR1_PE_MASK 6190,289443
#define SCI0CR1_ILT_MASK 6191,289485
#define SCI0CR1_WAKE_MASK 6192,289527
#define SCI0CR1_M_MASK 6193,289569
#define SCI0CR1_RSRC_MASK 6194,289612
#define SCI0CR1_SCISWAI_MASK 6195,289655
#define SCI0CR1_LOOPS_MASK 6196,289698
  byte Byte;6201,289817
    byte SBK 6203,289841
    byte RWU 6204,289925
    byte RE 6205,290014
    byte TE 6206,290103
    byte ILIE 6207,290195
    byte RIE 6208,290295
    byte TCIE 6209,290399
    byte SCTIE 6210,290511
  } Bits;6211,290613
} SCI0CR2STR;6212,290623
#define SCI0CR2 6214,290699
#define SCI0CR2_SBK 6215,290753
#define SCI0CR2_RWU 6216,290811
#define SCI0CR2_RE 6217,290869
#define SCI0CR2_TE 6218,290926
#define SCI0CR2_ILIE 6219,290983
#define SCI0CR2_RIE 6220,291042
#define SCI0CR2_TCIE 6221,291100
#define SCI0CR2_SCTIE 6222,291159
#define SCI0CR2_SBK_MASK 6224,291220
#define SCI0CR2_RWU_MASK 6225,291262
#define SCI0CR2_RE_MASK 6226,291304
#define SCI0CR2_TE_MASK 6227,291346
#define SCI0CR2_ILIE_MASK 6228,291388
#define SCI0CR2_RIE_MASK 6229,291431
#define SCI0CR2_TCIE_MASK 6230,291474
#define SCI0CR2_SCTIE_MASK 6231,291517
  byte Byte;6236,291635
    byte PF 6238,291659
    byte FE 6239,291746
    byte NF 6240,291834
    byte OR 6241,291914
    byte IDLE 6242,291996
    byte RDRF 6243,292080
    byte TC 6244,292181
    byte TDRE 6245,292273
  } Bits;6246,292376
} SCI0SR1STR;6247,292386
#define SCI0SR1 6249,292462
#define SCI0SR1_PF 6250,292516
#define SCI0SR1_FE 6251,292573
#define SCI0SR1_NF 6252,292630
#define SCI0SR1_OR 6253,292687
#define SCI0SR1_IDLE 6254,292744
#define SCI0SR1_RDRF 6255,292803
#define SCI0SR1_TC 6256,292862
#define SCI0SR1_TDRE 6257,292919
#define SCI0SR1_PF_MASK 6259,292979
#define SCI0SR1_FE_MASK 6260,293021
#define SCI0SR1_NF_MASK 6261,293063
#define SCI0SR1_OR_MASK 6262,293105
#define SCI0SR1_IDLE_MASK 6263,293147
#define SCI0SR1_RDRF_MASK 6264,293190
#define SCI0SR1_TC_MASK 6265,293233
#define SCI0SR1_TDRE_MASK 6266,293276
  byte Byte;6271,293394
    byte RAF 6273,293418
    byte TXDIR 6274,293508
    byte BRK13 6275,293628
    byte 6276,293729
    byte 6277,293755
    byte 6278,293781
    byte 6279,293807
    byte 6280,293833
  } Bits;6281,293859
} SCI0SR2STR;6282,293869
#define SCI0SR2 6284,293945
#define SCI0SR2_RAF 6285,293999
#define SCI0SR2_TXDIR 6286,294057
#define SCI0SR2_BRK13 6287,294117
#define SCI0SR2_RAF_MASK 6289,294178
#define SCI0SR2_TXDIR_MASK 6290,294220
#define SCI0SR2_BRK13_MASK 6291,294262
  byte Byte;6296,294379
    byte 6298,294403
    byte 6299,294429
    byte 6300,294455
    byte 6301,294481
    byte 6302,294507
    byte 6303,294533
    byte T8 6304,294559
    byte R8 6305,294643
  } Bits;6306,294727
} SCI0DRHSTR;6307,294737
#define SCI0DRH 6309,294813
#define SCI0DRH_T8 6310,294867
#define SCI0DRH_R8 6311,294924
#define SCI0DRH_T8_MASK 6313,294982
#define SCI0DRH_R8_MASK 6314,295025
  byte Byte;6319,295143
    byte R0_T0 6321,295167
    byte R1_T1 6322,295269
    byte R2_T2 6323,295371
    byte R3_T3 6324,295473
    byte R4_T4 6325,295575
    byte R5_T5 6326,295677
    byte R6_T6 6327,295779
    byte R7_T7 6328,295881
  } Bits;6329,295983
} SCI0DRLSTR;6330,295993
#define SCI0DRL 6332,296069
#define SCI0DRL_R0_T0 6333,296123
#define SCI0DRL_R1_T1 6334,296183
#define SCI0DRL_R2_T2 6335,296243
#define SCI0DRL_R3_T3 6336,296303
#define SCI0DRL_R4_T4 6337,296363
#define SCI0DRL_R5_T5 6338,296423
#define SCI0DRL_R6_T6 6339,296483
#define SCI0DRL_R7_T7 6340,296543
#define SCI0DRL_R0_T0_MASK 6342,296604
#define SCI0DRL_R1_T1_MASK 6343,296646
#define SCI0DRL_R2_T2_MASK 6344,296688
#define SCI0DRL_R3_T3_MASK 6345,296730
#define SCI0DRL_R4_T4_MASK 6346,296772
#define SCI0DRL_R5_T5_MASK 6347,296815
#define SCI0DRL_R6_T6_MASK 6348,296858
#define SCI0DRL_R7_T7_MASK 6349,296901
  word Word;6354,297019
      byte Byte;6359,297152
        byte SBR8 6361,297184
        byte SBR9 6362,297277
        byte SBR10 6363,297370
        byte SBR11 6364,297464
        byte SBR12 6365,297558
        byte 6366,297652
        byte 6367,297682
        byte 6368,297712
      } Bits;6369,297742
        byte grpSBR_8 6371,297771
        byte 6372,297797
        byte 6373,297818
        byte 6374,297839
      } MergedBits;6375,297860
    } SCI1BDHSTR;6376,297880
    #define SCI1BDH 6377,297898
    #define SCI1BDH_SBR8 6378,297974
    #define SCI1BDH_SBR9 6379,298055
    #define SCI1BDH_SBR10 6380,298136
    #define SCI1BDH_SBR11 6381,298218
    #define SCI1BDH_SBR12 6382,298300
    #define SCI1BDH_SBR_8 6383,298382
    #define SCI1BDH_SBR 6384,298473
    #define SCI1BDH_SBR8_MASK 6386,298532
    #define SCI1BDH_SBR9_MASK 6387,298574
    #define SCI1BDH_SBR10_MASK 6388,298616
    #define SCI1BDH_SBR11_MASK 6389,298658
    #define SCI1BDH_SBR12_MASK 6390,298700
    #define SCI1BDH_SBR_8_MASK 6391,298743
    #define SCI1BDH_SBR_8_BITNUM 6392,298786
      byte Byte;6397,298911
        byte SBR0 6399,298943
        byte SBR1 6400,299036
        byte SBR2 6401,299129
        byte SBR3 6402,299222
        byte SBR4 6403,299315
        byte SBR5 6404,299408
        byte SBR6 6405,299501
        byte SBR7 6406,299594
      } Bits;6407,299687
    } SCI1BDLSTR;6408,299701
    #define SCI1BDL 6409,299719
    #define SCI1BDL_SBR0 6410,299795
    #define SCI1BDL_SBR1 6411,299876
    #define SCI1BDL_SBR2 6412,299957
    #define SCI1BDL_SBR3 6413,300038
    #define SCI1BDL_SBR4 6414,300119
    #define SCI1BDL_SBR5 6415,300200
    #define SCI1BDL_SBR6 6416,300281
    #define SCI1BDL_SBR7 6417,300362
    #define SCI1BDL_SBR0_MASK 6419,300448
    #define SCI1BDL_SBR1_MASK 6420,300490
    #define SCI1BDL_SBR2_MASK 6421,300532
    #define SCI1BDL_SBR3_MASK 6422,300574
    #define SCI1BDL_SBR4_MASK 6423,300616
    #define SCI1BDL_SBR5_MASK 6424,300659
    #define SCI1BDL_SBR6_MASK 6425,300702
    #define SCI1BDL_SBR7_MASK 6426,300745
  } Overlap_STR;6428,300794
    word SBR0 6431,300823
    word SBR1 6432,300912
    word SBR2 6433,301001
    word SBR3 6434,301090
    word SBR4 6435,301179
    word SBR5 6436,301268
    word SBR6 6437,301357
    word SBR7 6438,301446
    word SBR8 6439,301535
    word SBR9 6440,301624
    word SBR10 6441,301713
    word SBR11 6442,301803
    word SBR12 6443,301893
    word 6444,301983
    word 6445,302009
    word 6446,302035
  } Bits;6447,302061
    word grpSBR 6449,302082
    word 6450,302104
    word 6451,302125
    word 6452,302146
  } MergedBits;6453,302167
} SCI1BDSTR;6454,302183
#define SCI1BD 6456,302256
#define SCI1BD_SBR0 6457,302309
#define SCI1BD_SBR1 6458,302367
#define SCI1BD_SBR2 6459,302425
#define SCI1BD_SBR3 6460,302483
#define SCI1BD_SBR4 6461,302541
#define SCI1BD_SBR5 6462,302599
#define SCI1BD_SBR6 6463,302657
#define SCI1BD_SBR7 6464,302715
#define SCI1BD_SBR8 6465,302773
#define SCI1BD_SBR9 6466,302831
#define SCI1BD_SBR10 6467,302889
#define SCI1BD_SBR11 6468,302948
#define SCI1BD_SBR12 6469,303007
#define SCI1BD_SBR 6470,303066
#define SCI1BD_SBR0_MASK 6472,303133
#define SCI1BD_SBR1_MASK 6473,303175
#define SCI1BD_SBR2_MASK 6474,303217
#define SCI1BD_SBR3_MASK 6475,303259
#define SCI1BD_SBR4_MASK 6476,303301
#define SCI1BD_SBR5_MASK 6477,303344
#define SCI1BD_SBR6_MASK 6478,303387
#define SCI1BD_SBR7_MASK 6479,303430
#define SCI1BD_SBR8_MASK 6480,303474
#define SCI1BD_SBR9_MASK 6481,303518
#define SCI1BD_SBR10_MASK 6482,303562
#define SCI1BD_SBR11_MASK 6483,303607
#define SCI1BD_SBR12_MASK 6484,303652
#define SCI1BD_SBR_MASK 6485,303697
#define SCI1BD_SBR_BITNUM 6486,303742
  byte Byte;6491,303859
    byte PT 6493,303883
    byte PE 6494,303968
    byte ILT 6495,304055
    byte WAKE 6496,304143
    byte M 6497,304233
    byte RSRC 6498,304323
    byte SCISWAI 6499,304412
    byte LOOPS 6500,304507
  } Bits;6501,304592
} SCI1CR1STR;6502,304602
#define SCI1CR1 6504,304678
#define SCI1CR1_PT 6505,304732
#define SCI1CR1_PE 6506,304789
#define SCI1CR1_ILT 6507,304846
#define SCI1CR1_WAKE 6508,304904
#define SCI1CR1_M 6509,304963
#define SCI1CR1_RSRC 6510,305019
#define SCI1CR1_SCISWAI 6511,305078
#define SCI1CR1_LOOPS 6512,305140
#define SCI1CR1_PT_MASK 6514,305201
#define SCI1CR1_PE_MASK 6515,305243
#define SCI1CR1_ILT_MASK 6516,305285
#define SCI1CR1_WAKE_MASK 6517,305327
#define SCI1CR1_M_MASK 6518,305369
#define SCI1CR1_RSRC_MASK 6519,305412
#define SCI1CR1_SCISWAI_MASK 6520,305455
#define SCI1CR1_LOOPS_MASK 6521,305498
  byte Byte;6526,305617
    byte SBK 6528,305641
    byte RWU 6529,305725
    byte RE 6530,305814
    byte TE 6531,305903
    byte ILIE 6532,305995
    byte RIE 6533,306095
    byte TCIE 6534,306199
    byte SCTIE 6535,306311
  } Bits;6536,306413
} SCI1CR2STR;6537,306423
#define SCI1CR2 6539,306499
#define SCI1CR2_SBK 6540,306553
#define SCI1CR2_RWU 6541,306611
#define SCI1CR2_RE 6542,306669
#define SCI1CR2_TE 6543,306726
#define SCI1CR2_ILIE 6544,306783
#define SCI1CR2_RIE 6545,306842
#define SCI1CR2_TCIE 6546,306900
#define SCI1CR2_SCTIE 6547,306959
#define SCI1CR2_SBK_MASK 6549,307020
#define SCI1CR2_RWU_MASK 6550,307062
#define SCI1CR2_RE_MASK 6551,307104
#define SCI1CR2_TE_MASK 6552,307146
#define SCI1CR2_ILIE_MASK 6553,307188
#define SCI1CR2_RIE_MASK 6554,307231
#define SCI1CR2_TCIE_MASK 6555,307274
#define SCI1CR2_SCTIE_MASK 6556,307317
  byte Byte;6561,307435
    byte PF 6563,307459
    byte FE 6564,307546
    byte NF 6565,307634
    byte OR 6566,307714
    byte IDLE 6567,307796
    byte RDRF 6568,307880
    byte TC 6569,307981
    byte TDRE 6570,308073
  } Bits;6571,308176
} SCI1SR1STR;6572,308186
#define SCI1SR1 6574,308262
#define SCI1SR1_PF 6575,308316
#define SCI1SR1_FE 6576,308373
#define SCI1SR1_NF 6577,308430
#define SCI1SR1_OR 6578,308487
#define SCI1SR1_IDLE 6579,308544
#define SCI1SR1_RDRF 6580,308603
#define SCI1SR1_TC 6581,308662
#define SCI1SR1_TDRE 6582,308719
#define SCI1SR1_PF_MASK 6584,308779
#define SCI1SR1_FE_MASK 6585,308821
#define SCI1SR1_NF_MASK 6586,308863
#define SCI1SR1_OR_MASK 6587,308905
#define SCI1SR1_IDLE_MASK 6588,308947
#define SCI1SR1_RDRF_MASK 6589,308990
#define SCI1SR1_TC_MASK 6590,309033
#define SCI1SR1_TDRE_MASK 6591,309076
  byte Byte;6596,309194
    byte RAF 6598,309218
    byte TXDIR 6599,309308
    byte BRK13 6600,309428
    byte 6601,309529
    byte 6602,309555
    byte 6603,309581
    byte 6604,309607
    byte 6605,309633
  } Bits;6606,309659
} SCI1SR2STR;6607,309669
#define SCI1SR2 6609,309745
#define SCI1SR2_RAF 6610,309799
#define SCI1SR2_TXDIR 6611,309857
#define SCI1SR2_BRK13 6612,309917
#define SCI1SR2_RAF_MASK 6614,309978
#define SCI1SR2_TXDIR_MASK 6615,310020
#define SCI1SR2_BRK13_MASK 6616,310062
  byte Byte;6621,310179
    byte 6623,310203
    byte 6624,310229
    byte 6625,310255
    byte 6626,310281
    byte 6627,310307
    byte 6628,310333
    byte T8 6629,310359
    byte R8 6630,310443
  } Bits;6631,310527
} SCI1DRHSTR;6632,310537
#define SCI1DRH 6634,310613
#define SCI1DRH_T8 6635,310667
#define SCI1DRH_R8 6636,310724
#define SCI1DRH_T8_MASK 6638,310782
#define SCI1DRH_R8_MASK 6639,310825
  byte Byte;6644,310943
    byte R0_T0 6646,310967
    byte R1_T1 6647,311069
    byte R2_T2 6648,311171
    byte R3_T3 6649,311273
    byte R4_T4 6650,311375
    byte R5_T5 6651,311477
    byte R6_T6 6652,311579
    byte R7_T7 6653,311681
  } Bits;6654,311783
} SCI1DRLSTR;6655,311793
#define SCI1DRL 6657,311869
#define SCI1DRL_R0_T0 6658,311923
#define SCI1DRL_R1_T1 6659,311983
#define SCI1DRL_R2_T2 6660,312043
#define SCI1DRL_R3_T3 6661,312103
#define SCI1DRL_R4_T4 6662,312163
#define SCI1DRL_R5_T5 6663,312223
#define SCI1DRL_R6_T6 6664,312283
#define SCI1DRL_R7_T7 6665,312343
#define SCI1DRL_R0_T0_MASK 6667,312404
#define SCI1DRL_R1_T1_MASK 6668,312446
#define SCI1DRL_R2_T2_MASK 6669,312488
#define SCI1DRL_R3_T3_MASK 6670,312530
#define SCI1DRL_R4_T4_MASK 6671,312572
#define SCI1DRL_R5_T5_MASK 6672,312615
#define SCI1DRL_R6_T6_MASK 6673,312658
#define SCI1DRL_R7_T7_MASK 6674,312701
  byte Byte;6679,312818
    byte LSBFE 6681,312842
    byte SSOE 6682,312932
    byte CPHA 6683,313028
    byte CPOL 6684,313117
    byte MSTR 6685,313209
    byte SPTIE 6686,313311
    byte SPE 6687,313410
    byte SPIE 6688,313501
  } Bits;6689,313595
} SPI0CR1STR;6690,313605
#define SPI0CR1 6692,313681
#define SPI0CR1_LSBFE 6693,313735
#define SPI0CR1_SSOE 6694,313795
#define SPI0CR1_CPHA 6695,313854
#define SPI0CR1_CPOL 6696,313913
#define SPI0CR1_MSTR 6697,313972
#define SPI0CR1_SPTIE 6698,314031
#define SPI0CR1_SPE 6699,314091
#define SPI0CR1_SPIE 6700,314149
#define SPI0CR1_LSBFE_MASK 6702,314209
#define SPI0CR1_SSOE_MASK 6703,314251
#define SPI0CR1_CPHA_MASK 6704,314293
#define SPI0CR1_CPOL_MASK 6705,314335
#define SPI0CR1_MSTR_MASK 6706,314377
#define SPI0CR1_SPTIE_MASK 6707,314420
#define SPI0CR1_SPE_MASK 6708,314463
#define SPI0CR1_SPIE_MASK 6709,314506
  byte Byte;6714,314625
    byte SPC0 6716,314649
    byte SPISWAI 6717,314743
    byte 6718,314838
    byte BIDIROE 6719,314864
    byte MODFEN 6720,314986
    byte 6721,315077
    byte 6722,315103
    byte 6723,315129
  } Bits;6724,315155
} SPI0CR2STR;6725,315165
#define SPI0CR2 6727,315241
#define SPI0CR2_SPC0 6728,315295
#define SPI0CR2_SPISWAI 6729,315354
#define SPI0CR2_BIDIROE 6730,315416
#define SPI0CR2_MODFEN 6731,315478
#define SPI0CR2_SPC0_MASK 6733,315540
#define SPI0CR2_SPISWAI_MASK 6734,315582
#define SPI0CR2_BIDIROE_MASK 6735,315624
#define SPI0CR2_MODFEN_MASK 6736,315666
  byte Byte;6741,315783
    byte SPR0 6743,315807
    byte SPR1 6744,315906
    byte SPR2 6745,316005
    byte 6746,316104
    byte SPPR0 6747,316130
    byte SPPR1 6748,316233
    byte SPPR2 6749,316336
    byte 6750,316439
  } Bits;6751,316465
    byte grpSPR 6753,316486
    byte 6754,316507
    byte grpSPPR 6755,316528
    byte 6756,316549
  } MergedBits;6757,316570
} SPI0BRSTR;6758,316586
#define SPI0BR 6760,316659
#define SPI0BR_SPR0 6761,316712
#define SPI0BR_SPR1 6762,316770
#define SPI0BR_SPR2 6763,316828
#define SPI0BR_SPPR0 6764,316886
#define SPI0BR_SPPR1 6765,316945
#define SPI0BR_SPPR2 6766,317004
#define SPI0BR_SPR 6767,317063
#define SPI0BR_SPPR 6768,317129
#define SPI0BR_SPR0_MASK 6770,317197
#define SPI0BR_SPR1_MASK 6771,317239
#define SPI0BR_SPR2_MASK 6772,317281
#define SPI0BR_SPPR0_MASK 6773,317323
#define SPI0BR_SPPR1_MASK 6774,317366
#define SPI0BR_SPPR2_MASK 6775,317409
#define SPI0BR_SPR_MASK 6776,317452
#define SPI0BR_SPR_BITNUM 6777,317494
#define SPI0BR_SPPR_MASK 6778,317536
#define SPI0BR_SPPR_BITNUM 6779,317580
  byte Byte;6784,317693
    byte 6786,317717
    byte 6787,317743
    byte 6788,317769
    byte 6789,317795
    byte MODF 6790,317821
    byte SPTEF 6791,317906
    byte 6792,318009
    byte SPIF 6793,318035
  } Bits;6794,318132
} SPI0SRSTR;6795,318142
#define SPI0SR 6797,318215
#define SPI0SR_MODF 6798,318268
#define SPI0SR_SPTEF 6799,318326
#define SPI0SR_SPIF 6800,318385
#define SPI0SR_MODF_MASK 6802,318444
#define SPI0SR_SPTEF_MASK 6803,318487
#define SPI0SR_SPIF_MASK 6804,318530
  byte Byte;6809,318643
} SPI0DRSTR;6810,318656
#define SPI0DR 6812,318729
  byte Byte;6817,318850
    byte 6819,318874
    byte ADR1 6820,318900
    byte ADR2 6821,318989
    byte ADR3 6822,319078
    byte ADR4 6823,319167
    byte ADR5 6824,319256
    byte ADR6 6825,319345
    byte ADR7 6826,319434
  } Bits;6827,319523
    byte 6829,319544
    byte grpADR_1 6830,319565
  } MergedBits;6831,319587
} IBADSTR;6832,319603
#define IBAD 6834,319670
#define IBAD_ADR1 6835,319721
#define IBAD_ADR2 6836,319777
#define IBAD_ADR3 6837,319833
#define IBAD_ADR4 6838,319889
#define IBAD_ADR5 6839,319945
#define IBAD_ADR6 6840,320001
#define IBAD_ADR7 6841,320057
#define IBAD_ADR_1 6842,320113
#define IBAD_ADR 6843,320179
#define IBAD_ADR1_MASK 6845,320231
#define IBAD_ADR2_MASK 6846,320273
#define IBAD_ADR3_MASK 6847,320315
#define IBAD_ADR4_MASK 6848,320357
#define IBAD_ADR5_MASK 6849,320400
#define IBAD_ADR6_MASK 6850,320443
#define IBAD_ADR7_MASK 6851,320486
#define IBAD_ADR_1_MASK 6852,320530
#define IBAD_ADR_1_BITNUM 6853,320574
  byte Byte;6858,320694
    byte IBC0 6860,320718
    byte IBC1 6861,320806
    byte IBC2 6862,320894
    byte IBC3 6863,320982
    byte IBC4 6864,321070
    byte IBC5 6865,321158
    byte IBC6 6866,321246
    byte IBC7 6867,321334
  } Bits;6868,321422
} IBFDSTR;6869,321432
#define IBFD 6871,321499
#define IBFD_IBC0 6872,321550
#define IBFD_IBC1 6873,321606
#define IBFD_IBC2 6874,321662
#define IBFD_IBC3 6875,321718
#define IBFD_IBC4 6876,321774
#define IBFD_IBC5 6877,321830
#define IBFD_IBC6 6878,321886
#define IBFD_IBC7 6879,321942
#define IBFD_IBC0_MASK 6881,321999
#define IBFD_IBC1_MASK 6882,322041
#define IBFD_IBC2_MASK 6883,322083
#define IBFD_IBC3_MASK 6884,322125
#define IBFD_IBC4_MASK 6885,322167
#define IBFD_IBC5_MASK 6886,322210
#define IBFD_IBC6_MASK 6887,322253
#define IBFD_IBC7_MASK 6888,322296
  byte Byte;6893,322408
    byte IBSWAI 6895,322432
    byte 6896,322535
    byte RSTA 6897,322561
    byte TXAK 6898,322643
    byte TX_RX 6899,322740
    byte MS_SL 6900,322842
    byte IBIE 6901,322940
    byte IBEN 6902,323032
  } Bits;6903,323114
} IBCRSTR;6904,323124
#define IBCR 6906,323191
#define IBCR_IBSWAI 6907,323242
#define IBCR_RSTA 6908,323300
#define IBCR_TXAK 6909,323356
#define IBCR_TX_RX 6910,323412
#define IBCR_MS_SL 6911,323469
#define IBCR_IBIE 6912,323526
#define IBCR_IBEN 6913,323582
#define IBCR_IBSWAI_MASK 6915,323639
#define IBCR_RSTA_MASK 6916,323681
#define IBCR_TXAK_MASK 6917,323723
#define IBCR_TX_RX_MASK 6918,323765
#define IBCR_MS_SL_MASK 6919,323808
#define IBCR_IBIE_MASK 6920,323851
#define IBCR_IBEN_MASK 6921,323894
  byte Byte;6926,324005
    byte RXAK 6928,324029
    byte IBIF 6929,324119
    byte SRW 6930,324204
    byte 6931,324290
    byte IBAL 6932,324316
    byte IBB 6933,324402
    byte IAAS 6934,324484
    byte TCF 6935,324578
  } Bits;6936,324669
} IBSRSTR;6937,324679
#define IBSR 6939,324746
#define IBSR_RXAK 6940,324797
#define IBSR_IBIF 6941,324853
#define IBSR_SRW 6942,324909
#define IBSR_IBAL 6943,324964
#define IBSR_IBB 6944,325020
#define IBSR_IAAS 6945,325075
#define IBSR_TCF 6946,325131
#define IBSR_RXAK_MASK 6948,325187
#define IBSR_IBIF_MASK 6949,325229
#define IBSR_SRW_MASK 6950,325271
#define IBSR_IBAL_MASK 6951,325313
#define IBSR_IBB_MASK 6952,325356
#define IBSR_IAAS_MASK 6953,325399
#define IBSR_TCF_MASK 6954,325442
  byte Byte;6959,325555
    byte D0 6961,325579
    byte D1 6962,325663
    byte D2 6963,325747
    byte D3 6964,325831
    byte D4 6965,325915
    byte D5 6966,325999
    byte D6 6967,326083
    byte D7 6968,326167
  } Bits;6969,326251
} IBDRSTR;6970,326261
#define IBDR 6972,326328
#define IBDR_D0 6973,326379
#define IBDR_D1 6974,326433
#define IBDR_D2 6975,326487
#define IBDR_D3 6976,326541
#define IBDR_D4 6977,326595
#define IBDR_D5 6978,326649
#define IBDR_D6 6979,326703
#define IBDR_D7 6980,326757
#define IBDR_D0_MASK 6982,326812
#define IBDR_D1_MASK 6983,326854
#define IBDR_D2_MASK 6984,326896
#define IBDR_D3_MASK 6985,326938
#define IBDR_D4_MASK 6986,326980
#define IBDR_D5_MASK 6987,327023
#define IBDR_D6_MASK 6988,327066
#define IBDR_D7_MASK 6989,327109
  byte Byte;6994,327227
    byte WCM 6996,327251
    byte IE 6997,327336
    byte 6998,327422
    byte 6999,327448
    byte 7000,327474
    byte 7001,327500
    byte CLKS 7002,327526
    byte IMSG 7003,327608
  } Bits;7004,327692
} DLCBCR1STR;7005,327702
#define DLCBCR1 7007,327778
#define DLCBCR1_WCM 7008,327832
#define DLCBCR1_IE 7009,327890
#define DLCBCR1_CLKS 7010,327947
#define DLCBCR1_IMSG 7011,328006
#define DLCBCR1_WCM_MASK 7013,328066
#define DLCBCR1_IE_MASK 7014,328108
#define DLCBCR1_CLKS_MASK 7015,328150
#define DLCBCR1_IMSG_MASK 7016,328193
  byte Byte;7021,328314
    byte 7023,328338
    byte 7024,328364
    byte I0 7025,328390
    byte I1 7026,328488
    byte I2 7027,328586
    byte I3 7028,328684
    byte 7029,328782
    byte 7030,328808
  } Bits;7031,328834
    byte 7033,328855
    byte 7034,328876
    byte grpI 7035,328897
    byte 7036,328918
    byte 7037,328939
  } MergedBits;7038,328960
} DLCBSVRSTR;7039,328976
#define DLCBSVR 7041,329052
#define DLCBSVR_I0 7042,329106
#define DLCBSVR_I1 7043,329163
#define DLCBSVR_I2 7044,329220
#define DLCBSVR_I3 7045,329277
#define DLCBSVR_I 7046,329334
#define DLCBSVR_I0_MASK 7048,329400
#define DLCBSVR_I1_MASK 7049,329442
#define DLCBSVR_I2_MASK 7050,329484
#define DLCBSVR_I3_MASK 7051,329527
#define DLCBSVR_I_MASK 7052,329570
#define DLCBSVR_I_BITNUM 7053,329613
  byte Byte;7058,329729
    byte TMIFR0 7060,329753
    byte TMIFR1 7061,329859
    byte TSIFR 7062,329965
    byte TEOD 7063,330071
    byte NBFS 7064,330161
    byte RX4XE 7065,330262
    byte DLOOP 7066,330349
    byte SMRST 7067,330440
  } Bits;7068,330529
    byte grpTMIFR 7070,330550
    byte 7071,330572
    byte 7072,330593
    byte 7073,330614
    byte 7074,330635
    byte 7075,330656
    byte 7076,330677
  } MergedBits;7077,330698
} DLCBCR2STR;7078,330714
#define DLCBCR2 7080,330790
#define DLCBCR2_TMIFR0 7081,330844
#define DLCBCR2_TMIFR1 7082,330905
#define DLCBCR2_TSIFR 7083,330966
#define DLCBCR2_TEOD 7084,331026
#define DLCBCR2_NBFS 7085,331085
#define DLCBCR2_RX4XE 7086,331144
#define DLCBCR2_DLOOP 7087,331204
#define DLCBCR2_SMRST 7088,331264
#define DLCBCR2_TMIFR 7089,331324
#define DLCBCR2_TMIFR0_MASK 7091,331394
#define DLCBCR2_TMIFR1_MASK 7092,331436
#define DLCBCR2_TSIFR_MASK 7093,331478
#define DLCBCR2_TEOD_MASK 7094,331520
#define DLCBCR2_NBFS_MASK 7095,331562
#define DLCBCR2_RX4XE_MASK 7096,331605
#define DLCBCR2_DLOOP_MASK 7097,331648
#define DLCBCR2_SMRST_MASK 7098,331691
#define DLCBCR2_TMIFR_MASK 7099,331735
#define DLCBCR2_TMIFR_BITNUM 7100,331777
  byte Byte;7105,331887
    byte D0 7107,331911
    byte D1 7108,332008
    byte D2 7109,332105
    byte D3 7110,332202
    byte D4 7111,332299
    byte D5 7112,332396
    byte D6 7113,332493
    byte D7 7114,332590
  } Bits;7115,332687
} DLCBDRSTR;7116,332697
#define DLCBDR 7118,332770
#define DLCBDR_D0 7119,332823
#define DLCBDR_D1 7120,332879
#define DLCBDR_D2 7121,332935
#define DLCBDR_D3 7122,332991
#define DLCBDR_D4 7123,333047
#define DLCBDR_D5 7124,333103
#define DLCBDR_D6 7125,333159
#define DLCBDR_D7 7126,333215
#define DLCBDR_D0_MASK 7128,333272
#define DLCBDR_D1_MASK 7129,333314
#define DLCBDR_D2_MASK 7130,333356
#define DLCBDR_D3_MASK 7131,333398
#define DLCBDR_D4_MASK 7132,333440
#define DLCBDR_D5_MASK 7133,333483
#define DLCBDR_D6_MASK 7134,333526
#define DLCBDR_D7_MASK 7135,333569
  byte Byte;7140,333701
    byte BO0 7142,333725
    byte BO1 7143,333837
    byte BO2 7144,333949
    byte BO3 7145,334061
    byte 7146,334173
    byte 7147,334199
    byte RXPOL 7148,334225
    byte 7149,334315
  } Bits;7150,334341
    byte grpBO 7152,334362
    byte 7153,334383
    byte 7154,334404
    byte 7155,334425
    byte 7156,334446
  } MergedBits;7157,334467
} DLCBARDSTR;7158,334483
#define DLCBARD 7160,334559
#define DLCBARD_BO0 7161,334613
#define DLCBARD_BO1 7162,334671
#define DLCBARD_BO2 7163,334729
#define DLCBARD_BO3 7164,334787
#define DLCBARD_RXPOL 7165,334845
#define DLCBARD_BO 7166,334905
#define DLCBARD_BO0_MASK 7168,334972
#define DLCBARD_BO1_MASK 7169,335014
#define DLCBARD_BO2_MASK 7170,335056
#define DLCBARD_BO3_MASK 7171,335098
#define DLCBARD_RXPOL_MASK 7172,335140
#define DLCBARD_BO_MASK 7173,335183
#define DLCBARD_BO_BITNUM 7174,335226
  byte Byte;7179,335344
    byte R0 7181,335368
    byte R1 7182,335451
    byte R2 7183,335534
    byte R3 7184,335617
    byte R4 7185,335700
    byte R5 7186,335783
    byte 7187,335866
    byte 7188,335892
  } Bits;7189,335918
    byte grpR 7191,335939
    byte 7192,335960
    byte 7193,335981
  } MergedBits;7194,336002
} DLCBRSRSTR;7195,336018
#define DLCBRSR 7197,336094
#define DLCBRSR_R0 7198,336148
#define DLCBRSR_R1 7199,336205
#define DLCBRSR_R2 7200,336262
#define DLCBRSR_R3 7201,336319
#define DLCBRSR_R4 7202,336376
#define DLCBRSR_R5 7203,336433
#define DLCBRSR_R 7204,336490
#define DLCBRSR_R0_MASK 7206,336556
#define DLCBRSR_R1_MASK 7207,336598
#define DLCBRSR_R2_MASK 7208,336640
#define DLCBRSR_R3_MASK 7209,336682
#define DLCBRSR_R4_MASK 7210,336724
#define DLCBRSR_R5_MASK 7211,336767
#define DLCBRSR_R_MASK 7212,336810
#define DLCBRSR_R_BITNUM 7213,336853
  byte Byte;7218,336966
    byte 7220,336990
    byte 7221,337016
    byte 7222,337042
    byte 7223,337068
    byte BDLCE 7224,337094
    byte 7225,337175
    byte 7226,337201
    byte 7227,337227
  } Bits;7228,337253
} DLCSCRSTR;7229,337263
#define DLCSCR 7231,337336
#define DLCSCR_BDLCE 7232,337389
#define DLCSCR_BDLCE_MASK 7234,337449
  byte Byte;7239,337565
    byte LSBFE 7241,337589
    byte SSOE 7242,337679
    byte CPHA 7243,337775
    byte CPOL 7244,337864
    byte MSTR 7245,337956
    byte SPTIE 7246,338058
    byte SPE 7247,338157
    byte SPIE 7248,338248
  } Bits;7249,338342
} SPI1CR1STR;7250,338352
#define SPI1CR1 7252,338428
#define SPI1CR1_LSBFE 7253,338482
#define SPI1CR1_SSOE 7254,338542
#define SPI1CR1_CPHA 7255,338601
#define SPI1CR1_CPOL 7256,338660
#define SPI1CR1_MSTR 7257,338719
#define SPI1CR1_SPTIE 7258,338778
#define SPI1CR1_SPE 7259,338838
#define SPI1CR1_SPIE 7260,338896
#define SPI1CR1_LSBFE_MASK 7262,338956
#define SPI1CR1_SSOE_MASK 7263,338998
#define SPI1CR1_CPHA_MASK 7264,339040
#define SPI1CR1_CPOL_MASK 7265,339082
#define SPI1CR1_MSTR_MASK 7266,339124
#define SPI1CR1_SPTIE_MASK 7267,339167
#define SPI1CR1_SPE_MASK 7268,339210
#define SPI1CR1_SPIE_MASK 7269,339253
  byte Byte;7274,339372
    byte SPC0 7276,339396
    byte SPISWAI 7277,339490
    byte 7278,339585
    byte BIDIROE 7279,339611
    byte MODFEN 7280,339733
    byte 7281,339824
    byte 7282,339850
    byte 7283,339876
  } Bits;7284,339902
} SPI1CR2STR;7285,339912
#define SPI1CR2 7287,339988
#define SPI1CR2_SPC0 7288,340042
#define SPI1CR2_SPISWAI 7289,340101
#define SPI1CR2_BIDIROE 7290,340163
#define SPI1CR2_MODFEN 7291,340225
#define SPI1CR2_SPC0_MASK 7293,340287
#define SPI1CR2_SPISWAI_MASK 7294,340329
#define SPI1CR2_BIDIROE_MASK 7295,340371
#define SPI1CR2_MODFEN_MASK 7296,340413
  byte Byte;7301,340530
    byte SPR0 7303,340554
    byte SPR1 7304,340653
    byte SPR2 7305,340752
    byte 7306,340851
    byte SPPR0 7307,340877
    byte SPPR1 7308,340980
    byte SPPR2 7309,341083
    byte 7310,341186
  } Bits;7311,341212
    byte grpSPR 7313,341233
    byte 7314,341254
    byte grpSPPR 7315,341275
    byte 7316,341296
  } MergedBits;7317,341317
} SPI1BRSTR;7318,341333
#define SPI1BR 7320,341406
#define SPI1BR_SPR0 7321,341459
#define SPI1BR_SPR1 7322,341517
#define SPI1BR_SPR2 7323,341575
#define SPI1BR_SPPR0 7324,341633
#define SPI1BR_SPPR1 7325,341692
#define SPI1BR_SPPR2 7326,341751
#define SPI1BR_SPR 7327,341810
#define SPI1BR_SPPR 7328,341876
#define SPI1BR_SPR0_MASK 7330,341944
#define SPI1BR_SPR1_MASK 7331,341986
#define SPI1BR_SPR2_MASK 7332,342028
#define SPI1BR_SPPR0_MASK 7333,342070
#define SPI1BR_SPPR1_MASK 7334,342113
#define SPI1BR_SPPR2_MASK 7335,342156
#define SPI1BR_SPR_MASK 7336,342199
#define SPI1BR_SPR_BITNUM 7337,342241
#define SPI1BR_SPPR_MASK 7338,342283
#define SPI1BR_SPPR_BITNUM 7339,342327
  byte Byte;7344,342440
    byte 7346,342464
    byte 7347,342490
    byte 7348,342516
    byte 7349,342542
    byte MODF 7350,342568
    byte SPTEF 7351,342653
    byte 7352,342756
    byte SPIF 7353,342782
  } Bits;7354,342879
} SPI1SRSTR;7355,342889
#define SPI1SR 7357,342962
#define SPI1SR_MODF 7358,343015
#define SPI1SR_SPTEF 7359,343073
#define SPI1SR_SPIF 7360,343132
#define SPI1SR_MODF_MASK 7362,343191
#define SPI1SR_SPTEF_MASK 7363,343234
#define SPI1SR_SPIF_MASK 7364,343277
  byte Byte;7369,343390
} SPI1DRSTR;7370,343403
#define SPI1DR 7372,343476
  byte Byte;7377,343602
    byte LSBFE 7379,343626
    byte SSOE 7380,343716
    byte CPHA 7381,343812
    byte CPOL 7382,343901
    byte MSTR 7383,343993
    byte SPTIE 7384,344095
    byte SPE 7385,344194
    byte SPIE 7386,344285
  } Bits;7387,344379
} SPI2CR1STR;7388,344389
#define SPI2CR1 7390,344465
#define SPI2CR1_LSBFE 7391,344519
#define SPI2CR1_SSOE 7392,344579
#define SPI2CR1_CPHA 7393,344638
#define SPI2CR1_CPOL 7394,344697
#define SPI2CR1_MSTR 7395,344756
#define SPI2CR1_SPTIE 7396,344815
#define SPI2CR1_SPE 7397,344875
#define SPI2CR1_SPIE 7398,344933
#define SPI2CR1_LSBFE_MASK 7400,344993
#define SPI2CR1_SSOE_MASK 7401,345035
#define SPI2CR1_CPHA_MASK 7402,345077
#define SPI2CR1_CPOL_MASK 7403,345119
#define SPI2CR1_MSTR_MASK 7404,345161
#define SPI2CR1_SPTIE_MASK 7405,345204
#define SPI2CR1_SPE_MASK 7406,345247
#define SPI2CR1_SPIE_MASK 7407,345290
  byte Byte;7412,345409
    byte SPC0 7414,345433
    byte SPISWAI 7415,345527
    byte 7416,345622
    byte BIDIROE 7417,345648
    byte MODFEN 7418,345770
    byte 7419,345861
    byte 7420,345887
    byte 7421,345913
  } Bits;7422,345939
} SPI2CR2STR;7423,345949
#define SPI2CR2 7425,346025
#define SPI2CR2_SPC0 7426,346079
#define SPI2CR2_SPISWAI 7427,346138
#define SPI2CR2_BIDIROE 7428,346200
#define SPI2CR2_MODFEN 7429,346262
#define SPI2CR2_SPC0_MASK 7431,346324
#define SPI2CR2_SPISWAI_MASK 7432,346366
#define SPI2CR2_BIDIROE_MASK 7433,346408
#define SPI2CR2_MODFEN_MASK 7434,346450
  byte Byte;7439,346567
    byte SPR0 7441,346591
    byte SPR1 7442,346690
    byte SPR2 7443,346789
    byte 7444,346888
    byte SPPR0 7445,346914
    byte SPPR1 7446,347017
    byte SPPR2 7447,347120
    byte 7448,347223
  } Bits;7449,347249
    byte grpSPR 7451,347270
    byte 7452,347291
    byte grpSPPR 7453,347312
    byte 7454,347333
  } MergedBits;7455,347354
} SPI2BRSTR;7456,347370
#define SPI2BR 7458,347443
#define SPI2BR_SPR0 7459,347496
#define SPI2BR_SPR1 7460,347554
#define SPI2BR_SPR2 7461,347612
#define SPI2BR_SPPR0 7462,347670
#define SPI2BR_SPPR1 7463,347729
#define SPI2BR_SPPR2 7464,347788
#define SPI2BR_SPR 7465,347847
#define SPI2BR_SPPR 7466,347913
#define SPI2BR_SPR0_MASK 7468,347981
#define SPI2BR_SPR1_MASK 7469,348023
#define SPI2BR_SPR2_MASK 7470,348065
#define SPI2BR_SPPR0_MASK 7471,348107
#define SPI2BR_SPPR1_MASK 7472,348150
#define SPI2BR_SPPR2_MASK 7473,348193
#define SPI2BR_SPR_MASK 7474,348236
#define SPI2BR_SPR_BITNUM 7475,348278
#define SPI2BR_SPPR_MASK 7476,348320
#define SPI2BR_SPPR_BITNUM 7477,348364
  byte Byte;7482,348477
    byte 7484,348501
    byte 7485,348527
    byte 7486,348553
    byte 7487,348579
    byte MODF 7488,348605
    byte SPTEF 7489,348690
    byte 7490,348793
    byte SPIF 7491,348819
  } Bits;7492,348916
} SPI2SRSTR;7493,348926
#define SPI2SR 7495,348999
#define SPI2SR_MODF 7496,349052
#define SPI2SR_SPTEF 7497,349110
#define SPI2SR_SPIF 7498,349169
#define SPI2SR_MODF_MASK 7500,349228
#define SPI2SR_SPTEF_MASK 7501,349271
#define SPI2SR_SPIF_MASK 7502,349314
  byte Byte;7507,349427
} SPI2DRSTR;7508,349440
#define SPI2DR 7510,349513
  byte Byte;7515,349645
    byte FDIV0 7517,349669
    byte FDIV1 7518,349764
    byte FDIV2 7519,349859
    byte FDIV3 7520,349954
    byte FDIV4 7521,350049
    byte FDIV5 7522,350144
    byte PRDIV8 7523,350239
    byte FDIVLD 7524,350330
  } Bits;7525,350426
    byte grpFDIV 7527,350447
    byte grpPRDIV_8 7528,350468
    byte 7529,350492
  } MergedBits;7530,350513
} FCLKDIVSTR;7531,350529
#define FCLKDIV 7533,350605
#define FCLKDIV_FDIV0 7534,350659
#define FCLKDIV_FDIV1 7535,350719
#define FCLKDIV_FDIV2 7536,350779
#define FCLKDIV_FDIV3 7537,350839
#define FCLKDIV_FDIV4 7538,350899
#define FCLKDIV_FDIV5 7539,350959
#define FCLKDIV_PRDIV8 7540,351019
#define FCLKDIV_FDIVLD 7541,351080
#define FCLKDIV_FDIV 7542,351141
#define FCLKDIV_FDIV0_MASK 7544,351210
#define FCLKDIV_FDIV1_MASK 7545,351252
#define FCLKDIV_FDIV2_MASK 7546,351294
#define FCLKDIV_FDIV3_MASK 7547,351336
#define FCLKDIV_FDIV4_MASK 7548,351378
#define FCLKDIV_FDIV5_MASK 7549,351421
#define FCLKDIV_PRDIV8_MASK 7550,351464
#define FCLKDIV_FDIVLD_MASK 7551,351507
#define FCLKDIV_FDIV_MASK 7552,351551
#define FCLKDIV_FDIV_BITNUM 7553,351594
  byte Byte;7558,351707
    byte SEC0 7560,351731
    byte SEC1 7561,351822
    byte NV2 7562,351913
    byte NV3 7563,352006
    byte NV4 7564,352099
    byte NV5 7565,352192
    byte NV6 7566,352285
    byte KEYEN 7567,352378
  } Bits;7568,352476
    byte grpSEC 7570,352497
    byte grpNV_2 7571,352518
    byte 7572,352539
  } MergedBits;7573,352560
} FSECSTR;7574,352576
#define FSEC 7576,352643
#define FSEC_SEC0 7577,352694
#define FSEC_SEC1 7578,352750
#define FSEC_NV2 7579,352806
#define FSEC_NV3 7580,352861
#define FSEC_NV4 7581,352916
#define FSEC_NV5 7582,352971
#define FSEC_NV6 7583,353026
#define FSEC_KEYEN 7584,353081
#define FSEC_SEC 7585,353138
#define FSEC_NV_2 7586,353202
#define FSEC_NV 7587,353267
#define FSEC_SEC0_MASK 7589,353318
#define FSEC_SEC1_MASK 7590,353360
#define FSEC_NV2_MASK 7591,353402
#define FSEC_NV3_MASK 7592,353444
#define FSEC_NV4_MASK 7593,353486
#define FSEC_NV5_MASK 7594,353529
#define FSEC_NV6_MASK 7595,353572
#define FSEC_KEYEN_MASK 7596,353615
#define FSEC_SEC_MASK 7597,353659
#define FSEC_SEC_BITNUM 7598,353701
#define FSEC_NV_2_MASK 7599,353743
#define FSEC_NV_2_BITNUM 7600,353787
  byte Byte;7605,353906
    byte BKSEL0 7607,353930
    byte BKSEL1 7608,354022
    byte 7609,354114
    byte 7610,354140
    byte 7611,354166
    byte KEYACC 7612,354192
    byte CCIE 7613,354289
    byte CBEIE 7614,354392
  } Bits;7615,354500
    byte grpBKSEL 7617,354521
    byte 7618,354543
    byte 7619,354564
    byte 7620,354585
    byte 7621,354606
    byte 7622,354627
    byte 7623,354648
  } MergedBits;7624,354669
} FCNFGSTR;7625,354685
#define FCNFG 7627,354755
#define FCNFG_BKSEL0 7628,354807
#define FCNFG_BKSEL1 7629,354866
#define FCNFG_KEYACC 7630,354925
#define FCNFG_CCIE 7631,354984
#define FCNFG_CBEIE 7632,355041
#define FCNFG_BKSEL 7633,355099
#define FCNFG_BKSEL0_MASK 7635,355167
#define FCNFG_BKSEL1_MASK 7636,355209
#define FCNFG_KEYACC_MASK 7637,355251
#define FCNFG_CCIE_MASK 7638,355294
#define FCNFG_CBEIE_MASK 7639,355337
#define FCNFG_BKSEL_MASK 7640,355381
#define FCNFG_BKSEL_BITNUM 7641,355423
  byte Byte;7646,355539
    byte FPLS0 7648,355563
    byte FPLS1 7649,355670
    byte FPLDIS 7650,355777
    byte FPHS0 7651,355891
    byte FPHS1 7652,355999
    byte FPHDIS 7653,356107
    byte NV6 7654,356222
    byte FPOPEN 7655,356313
  } Bits;7656,356446
    byte grpFPLS 7658,356467
    byte 7659,356488
    byte grpFPHS 7660,356509
    byte 7661,356530
    byte grpNV_6 7662,356551
    byte 7663,356572
  } MergedBits;7664,356593
} FPROTSTR;7665,356609
#define FPROT 7667,356679
#define FPROT_FPLS0 7668,356731
#define FPROT_FPLS1 7669,356789
#define FPROT_FPLDIS 7670,356847
#define FPROT_FPHS0 7671,356906
#define FPROT_FPHS1 7672,356964
#define FPROT_FPHDIS 7673,357022
#define FPROT_NV6 7674,357081
#define FPROT_FPOPEN 7675,357137
#define FPROT_FPLS 7676,357196
#define FPROT_FPHS 7677,357262
#define FPROT_FPLS0_MASK 7679,357329
#define FPROT_FPLS1_MASK 7680,357371
#define FPROT_FPLDIS_MASK 7681,357413
#define FPROT_FPHS0_MASK 7682,357455
#define FPROT_FPHS1_MASK 7683,357497
#define FPROT_FPHDIS_MASK 7684,357540
#define FPROT_NV6_MASK 7685,357583
#define FPROT_FPOPEN_MASK 7686,357626
#define FPROT_FPLS_MASK 7687,357670
#define FPROT_FPLS_BITNUM 7688,357712
#define FPROT_FPHS_MASK 7689,357754
#define FPROT_FPHS_BITNUM 7690,357797
  byte Byte;7695,357909
    byte 7697,357933
    byte 7698,357959
    byte BLANK 7699,357985
    byte 7700,358072
    byte ACCERR 7701,358098
    byte PVIOL 7702,358180
    byte CCIF 7703,358270
    byte CBEIF 7704,358371
  } Bits;7705,358477
} FSTATSTR;7706,358487
#define FSTAT 7708,358557
#define FSTAT_BLANK 7709,358609
#define FSTAT_ACCERR 7710,358667
#define FSTAT_PVIOL 7711,358726
#define FSTAT_CCIF 7712,358784
#define FSTAT_CBEIF 7713,358841
#define FSTAT_BLANK_MASK 7715,358900
#define FSTAT_ACCERR_MASK 7716,358942
#define FSTAT_PVIOL_MASK 7717,358985
#define FSTAT_CCIF_MASK 7718,359028
#define FSTAT_CBEIF_MASK 7719,359071
  byte Byte;7724,359196
    byte CMDB0 7726,359220
    byte 7727,359317
    byte CMDB2 7728,359343
    byte 7729,359440
    byte 7730,359466
    byte CMDB5 7731,359492
    byte CMDB6 7732,359589
    byte 7733,359686
  } Bits;7734,359712
    byte grpCMDB 7736,359733
    byte 7737,359754
    byte grpCMDB_2 7738,359775
    byte 7739,359798
    byte 7740,359819
    byte grpCMDB_5 7741,359840
    byte 7742,359863
  } MergedBits;7743,359884
} FCMDSTR;7744,359900
#define FCMD 7746,359967
#define FCMD_CMDB0 7747,360018
#define FCMD_CMDB2 7748,360075
#define FCMD_CMDB5 7749,360132
#define FCMD_CMDB6 7750,360189
#define FCMD_CMDB_5 7751,360246
#define FCMD_CMDB 7752,360313
#define FCMD_CMDB0_MASK 7754,360366
#define FCMD_CMDB2_MASK 7755,360408
#define FCMD_CMDB5_MASK 7756,360450
#define FCMD_CMDB6_MASK 7757,360493
#define FCMD_CMDB_5_MASK 7758,360536
#define FCMD_CMDB_5_BITNUM 7759,360579
  byte Byte;7764,360701
    byte EDIV0 7766,360725
    byte EDIV1 7767,360817
    byte EDIV2 7768,360909
    byte EDIV3 7769,361001
    byte EDIV4 7770,361093
    byte EDIV5 7771,361185
    byte PRDIV8 7772,361277
    byte EDIVLD 7773,361368
  } Bits;7774,361465
    byte grpEDIV 7776,361486
    byte grpPRDIV_8 7777,361507
    byte 7778,361531
  } MergedBits;7779,361552
} ECLKDIVSTR;7780,361568
#define ECLKDIV 7782,361644
#define ECLKDIV_EDIV0 7783,361698
#define ECLKDIV_EDIV1 7784,361758
#define ECLKDIV_EDIV2 7785,361818
#define ECLKDIV_EDIV3 7786,361878
#define ECLKDIV_EDIV4 7787,361938
#define ECLKDIV_EDIV5 7788,361998
#define ECLKDIV_PRDIV8 7789,362058
#define ECLKDIV_EDIVLD 7790,362119
#define ECLKDIV_EDIV 7791,362180
#define ECLKDIV_EDIV0_MASK 7793,362249
#define ECLKDIV_EDIV1_MASK 7794,362291
#define ECLKDIV_EDIV2_MASK 7795,362333
#define ECLKDIV_EDIV3_MASK 7796,362375
#define ECLKDIV_EDIV4_MASK 7797,362417
#define ECLKDIV_EDIV5_MASK 7798,362460
#define ECLKDIV_PRDIV8_MASK 7799,362503
#define ECLKDIV_EDIVLD_MASK 7800,362546
#define ECLKDIV_EDIV_MASK 7801,362590
#define ECLKDIV_EDIV_BITNUM 7802,362633
  byte Byte;7807,362753
    byte 7809,362777
    byte 7810,362803
    byte 7811,362829
    byte 7812,362855
    byte 7813,362881
    byte 7814,362907
    byte CCIE 7815,362933
    byte CBEIE 7816,363036
  } Bits;7817,363144
} ECNFGSTR;7818,363154
#define ECNFG 7820,363224
#define ECNFG_CCIE 7821,363276
#define ECNFG_CBEIE 7822,363333
#define ECNFG_CCIE_MASK 7824,363392
#define ECNFG_CBEIE_MASK 7825,363435
  byte Byte;7830,363554
    byte EP0 7832,363578
    byte EP1 7833,363680
    byte EP2 7834,363782
    byte EPDIS 7835,363884
    byte NV4 7836,363979
    byte NV5 7837,364072
    byte NV6 7838,364165
    byte EPOPEN 7839,364258
  } Bits;7840,364393
    byte grpEP 7842,364414
    byte 7843,364435
    byte grpNV_4 7844,364456
    byte 7845,364477
  } MergedBits;7846,364498
} EPROTSTR;7847,364514
#define EPROT 7849,364584
#define EPROT_EP0 7850,364636
#define EPROT_EP1 7851,364692
#define EPROT_EP2 7852,364748
#define EPROT_EPDIS 7853,364804
#define EPROT_NV4 7854,364862
#define EPROT_NV5 7855,364918
#define EPROT_NV6 7856,364974
#define EPROT_EPOPEN 7857,365030
#define EPROT_EP 7858,365089
#define EPROT_NV_4 7859,365153
#define EPROT_NV 7860,365219
#define EPROT_EP0_MASK 7862,365271
#define EPROT_EP1_MASK 7863,365313
#define EPROT_EP2_MASK 7864,365355
#define EPROT_EPDIS_MASK 7865,365397
#define EPROT_NV4_MASK 7866,365439
#define EPROT_NV5_MASK 7867,365482
#define EPROT_NV6_MASK 7868,365525
#define EPROT_EPOPEN_MASK 7869,365568
#define EPROT_EP_MASK 7870,365612
#define EPROT_EP_BITNUM 7871,365654
#define EPROT_NV_4_MASK 7872,365696
#define EPROT_NV_4_BITNUM 7873,365740
  byte Byte;7878,365853
    byte 7880,365877
    byte 7881,365903
    byte BLANK 7882,365929
    byte 7883,366016
    byte ACCERR 7884,366042
    byte PVIOL 7885,366124
    byte CCIF 7886,366214
    byte CBEIF 7887,366315
  } Bits;7888,366420
} ESTATSTR;7889,366430
#define ESTAT 7891,366500
#define ESTAT_BLANK 7892,366552
#define ESTAT_ACCERR 7893,366610
#define ESTAT_PVIOL 7894,366669
#define ESTAT_CCIF 7895,366727
#define ESTAT_CBEIF 7896,366784
#define ESTAT_BLANK_MASK 7898,366843
#define ESTAT_ACCERR_MASK 7899,366885
#define ESTAT_PVIOL_MASK 7900,366928
#define ESTAT_CCIF_MASK 7901,366971
#define ESTAT_CBEIF_MASK 7902,367014
  byte Byte;7907,367140
    byte CMDB0 7909,367164
    byte 7910,367260
    byte CMDB2 7911,367286
    byte 7912,367382
    byte 7913,367408
    byte CMDB5 7914,367434
    byte CMDB6 7915,367530
    byte 7916,367626
  } Bits;7917,367652
    byte grpCMDB 7919,367673
    byte 7920,367694
    byte grpCMDB_2 7921,367715
    byte 7922,367738
    byte 7923,367759
    byte grpCMDB_5 7924,367780
    byte 7925,367803
  } MergedBits;7926,367824
} ECMDSTR;7927,367840
#define ECMD 7929,367907
#define ECMD_CMDB0 7930,367958
#define ECMD_CMDB2 7931,368015
#define ECMD_CMDB5 7932,368072
#define ECMD_CMDB6 7933,368129
#define ECMD_CMDB_5 7934,368186
#define ECMD_CMDB 7935,368253
#define ECMD_CMDB0_MASK 7937,368306
#define ECMD_CMDB2_MASK 7938,368348
#define ECMD_CMDB5_MASK 7939,368390
#define ECMD_CMDB6_MASK 7940,368433
#define ECMD_CMDB_5_MASK 7941,368476
#define ECMD_CMDB_5_BITNUM 7942,368519
  word Word;7947,368639
      byte Byte;7952,368768
        byte ASCIF 7954,368800
        byte ASCIE 7955,368912
        byte ETRIGE 7956,369026
        byte ETRIGP 7957,369128
        byte ETRIGLE 7958,369227
        byte AWAI 7959,369336
        byte AFFC 7960,369437
        byte ADPU 7961,369550
      } Bits;7962,369648
    } ATD1CTL2STR;7963,369662
    #define ATD1CTL2 7964,369681
    #define ATD1CTL2_ASCIF 7965,369761
    #define ATD1CTL2_ASCIE 7966,369847
    #define ATD1CTL2_ETRIGE 7967,369933
    #define ATD1CTL2_ETRIGP 7968,370020
    #define ATD1CTL2_ETRIGLE 7969,370107
    #define ATD1CTL2_AWAI 7970,370195
    #define ATD1CTL2_AFFC 7971,370280
    #define ATD1CTL2_ADPU 7972,370365
    #define ATD1CTL2_ASCIF_MASK 7974,370455
    #define ATD1CTL2_ASCIE_MASK 7975,370497
    #define ATD1CTL2_ETRIGE_MASK 7976,370539
    #define ATD1CTL2_ETRIGP_MASK 7977,370581
    #define ATD1CTL2_ETRIGLE_MASK 7978,370623
    #define ATD1CTL2_AWAI_MASK 7979,370666
    #define ATD1CTL2_AFFC_MASK 7980,370709
    #define ATD1CTL2_ADPU_MASK 7981,370752
      byte Byte;7986,370876
        byte FRZ0 7988,370908
        byte FRZ1 7989,371018
        byte FIFO 7990,371128
        byte S1C 7991,371227
        byte S2C 7992,371329
        byte S4C 7993,371431
        byte S8C 7994,371533
        byte 7995,371635
      } Bits;7996,371665
        byte grpFRZ 7998,371694
        byte 7999,371718
        byte 8000,371739
        byte 8001,371760
        byte 8002,371781
        byte 8003,371802
        byte 8004,371823
      } MergedBits;8005,371844
    } ATD1CTL3STR;8006,371864
    #define ATD1CTL3 8007,371883
    #define ATD1CTL3_FRZ0 8008,371963
    #define ATD1CTL3_FRZ1 8009,372048
    #define ATD1CTL3_FIFO 8010,372133
    #define ATD1CTL3_S1C 8011,372218
    #define ATD1CTL3_S2C 8012,372302
    #define ATD1CTL3_S4C 8013,372386
    #define ATD1CTL3_S8C 8014,372470
    #define ATD1CTL3_FRZ 8015,372554
    #define ATD1CTL3_FRZ0_MASK 8017,372652
    #define ATD1CTL3_FRZ1_MASK 8018,372694
    #define ATD1CTL3_FIFO_MASK 8019,372736
    #define ATD1CTL3_S1C_MASK 8020,372778
    #define ATD1CTL3_S2C_MASK 8021,372820
    #define ATD1CTL3_S4C_MASK 8022,372863
    #define ATD1CTL3_S8C_MASK 8023,372906
    #define ATD1CTL3_FRZ_MASK 8024,372949
    #define ATD1CTL3_FRZ_BITNUM 8025,372991
  } Overlap_STR;8027,373038
    word FRZ0 8030,373067
    word FRZ1 8031,373173
    word FIFO 8032,373279
    word S1C 8033,373374
    word S2C 8034,373472
    word S4C 8035,373570
    word S8C 8036,373668
    word 8037,373766
    word ASCIF 8038,373792
    word ASCIE 8039,373900
    word ETRIGE 8040,374010
    word ETRIGP 8041,374108
    word ETRIGLE 8042,374203
    word AWAI 8043,374308
    word AFFC 8044,374405
    word ADPU 8045,374514
  } Bits;8046,374608
    word grpFRZ 8048,374629
    word 8049,374650
    word 8050,374671
    word 8051,374692
    word 8052,374713
    word 8053,374734
    word 8054,374755
    word 8055,374776
    word 8056,374797
    word 8057,374818
    word 8058,374839
    word 8059,374860
    word 8060,374881
    word 8061,374902
    word 8062,374923
  } MergedBits;8063,374944
} ATD1CTL23STR;8064,374960
#define ATD1CTL23 8066,375042
#define ATD1CTL23_FRZ0 8067,375098
#define ATD1CTL23_FRZ1 8068,375159
#define ATD1CTL23_FIFO 8069,375220
#define ATD1CTL23_S1C 8070,375281
#define ATD1CTL23_S2C 8071,375341
#define ATD1CTL23_S4C 8072,375401
#define ATD1CTL23_S8C 8073,375461
#define ATD1CTL23_ASCIF 8074,375521
#define ATD1CTL23_ASCIE 8075,375583
#define ATD1CTL23_ETRIGE 8076,375645
#define ATD1CTL23_ETRIGP 8077,375708
#define ATD1CTL23_ETRIGLE 8078,375771
#define ATD1CTL23_AWAI 8079,375835
#define ATD1CTL23_AFFC 8080,375896
#define ATD1CTL23_ADPU 8081,375957
#define ATD1CTL23_FRZ 8082,376018
#define ATD1CTL23_FRZ0_MASK 8084,376088
#define ATD1CTL23_FRZ1_MASK 8085,376130
#define ATD1CTL23_FIFO_MASK 8086,376172
#define ATD1CTL23_S1C_MASK 8087,376214
#define ATD1CTL23_S2C_MASK 8088,376256
#define ATD1CTL23_S4C_MASK 8089,376299
#define ATD1CTL23_S8C_MASK 8090,376342
#define ATD1CTL23_ASCIF_MASK 8091,376385
#define ATD1CTL23_ASCIE_MASK 8092,376429
#define ATD1CTL23_ETRIGE_MASK 8093,376473
#define ATD1CTL23_ETRIGP_MASK 8094,376518
#define ATD1CTL23_ETRIGLE_MASK 8095,376563
#define ATD1CTL23_AWAI_MASK 8096,376608
#define ATD1CTL23_AFFC_MASK 8097,376653
#define ATD1CTL23_ADPU_MASK 8098,376699
#define ATD1CTL23_FRZ_MASK 8099,376745
#define ATD1CTL23_FRZ_BITNUM 8100,376787
  word Word;8105,376907
      byte Byte;8110,377036
        byte PRS0 8112,377068
        byte PRS1 8113,377163
        byte PRS2 8114,377258
        byte PRS3 8115,377353
        byte PRS4 8116,377448
        byte SMP0 8117,377543
        byte SMP1 8118,377637
        byte SRES8 8119,377731
      } Bits;8120,377826
        byte grpPRS 8122,377855
        byte grpSMP 8123,377879
        byte grpSRES_8 8124,377903
      } MergedBits;8125,377930
    } ATD1CTL4STR;8126,377950
    #define ATD1CTL4 8127,377969
    #define ATD1CTL4_PRS0 8128,378049
    #define ATD1CTL4_PRS1 8129,378134
    #define ATD1CTL4_PRS2 8130,378219
    #define ATD1CTL4_PRS3 8131,378304
    #define ATD1CTL4_PRS4 8132,378389
    #define ATD1CTL4_SMP0 8133,378474
    #define ATD1CTL4_SMP1 8134,378559
    #define ATD1CTL4_SRES8 8135,378644
    #define ATD1CTL4_PRS 8136,378730
    #define ATD1CTL4_SMP 8137,378823
    #define ATD1CTL4_PRS0_MASK 8139,378921
    #define ATD1CTL4_PRS1_MASK 8140,378963
    #define ATD1CTL4_PRS2_MASK 8141,379005
    #define ATD1CTL4_PRS3_MASK 8142,379047
    #define ATD1CTL4_PRS4_MASK 8143,379089
    #define ATD1CTL4_SMP0_MASK 8144,379132
    #define ATD1CTL4_SMP1_MASK 8145,379175
    #define ATD1CTL4_SRES8_MASK 8146,379218
    #define ATD1CTL4_PRS_MASK 8147,379262
    #define ATD1CTL4_PRS_BITNUM 8148,379305
    #define ATD1CTL4_SMP_MASK 8149,379347
    #define ATD1CTL4_SMP_BITNUM 8150,379390
      byte Byte;8155,379512
        byte CA 8157,379544
        byte CB 8158,379652
        byte CC 8159,379760
        byte 8160,379868
        byte MULT 8161,379898
        byte SCAN 8162,379997
        byte DSGN 8163,380106
        byte DJM 8164,380212
      } Bits;8165,380325
        byte grpCx 8167,380354
        byte 8168,380377
        byte 8169,380398
        byte 8170,380419
        byte 8171,380440
        byte 8172,380461
      } MergedBits;8173,380482
    } ATD1CTL5STR;8174,380502
    #define ATD1CTL5 8175,380521
    #define ATD1CTL5_CA 8176,380601
    #define ATD1CTL5_CB 8177,380684
    #define ATD1CTL5_CC 8178,380767
    #define ATD1CTL5_MULT 8179,380850
    #define ATD1CTL5_SCAN 8180,380935
    #define ATD1CTL5_DSGN 8181,381020
    #define ATD1CTL5_DJM 8182,381105
    #define ATD1CTL5_Cx 8183,381189
    #define ATD1CTL5_CA_MASK 8185,381286
    #define ATD1CTL5_CB_MASK 8186,381328
    #define ATD1CTL5_CC_MASK 8187,381370
    #define ATD1CTL5_MULT_MASK 8188,381412
    #define ATD1CTL5_SCAN_MASK 8189,381455
    #define ATD1CTL5_DSGN_MASK 8190,381498
    #define ATD1CTL5_DJM_MASK 8191,381541
    #define ATD1CTL5_Cx_MASK 8192,381585
    #define ATD1CTL5_Cx_BITNUM 8193,381627
  } Overlap_STR;8195,381674
    word CA 8198,381703
    word CB 8199,381807
    word CC 8200,381911
    word 8201,382015
    word MULT 8202,382041
    word SCAN 8203,382136
    word DSGN 8204,382241
    word DJM 8205,382343
    word PRS0 8206,382452
    word PRS1 8207,382543
    word PRS2 8208,382634
    word PRS3 8209,382725
    word PRS4 8210,382816
    word SMP0 8211,382907
    word SMP1 8212,382997
    word SRES8 8213,383087
  } Bits;8214,383178
    word grpCx 8216,383199
    word 8217,383220
    word 8218,383241
    word 8219,383262
    word 8220,383283
    word 8221,383304
    word grpPRS 8222,383325
    word grpSMP 8223,383346
    word grpSRES_8 8224,383367
  } MergedBits;8225,383390
} ATD1CTL45STR;8226,383406
#define ATD1CTL45 8228,383488
#define ATD1CTL45_CA 8229,383544
#define ATD1CTL45_CB 8230,383603
#define ATD1CTL45_CC 8231,383662
#define ATD1CTL45_MULT 8232,383721
#define ATD1CTL45_SCAN 8233,383782
#define ATD1CTL45_DSGN 8234,383843
#define ATD1CTL45_DJM 8235,383904
#define ATD1CTL45_PRS0 8236,383964
#define ATD1CTL45_PRS1 8237,384025
#define ATD1CTL45_PRS2 8238,384086
#define ATD1CTL45_PRS3 8239,384147
#define ATD1CTL45_PRS4 8240,384208
#define ATD1CTL45_SMP0 8241,384269
#define ATD1CTL45_SMP1 8242,384330
#define ATD1CTL45_SRES8 8243,384391
#define ATD1CTL45_Cx 8244,384453
#define ATD1CTL45_PRS 8245,384521
#define ATD1CTL45_SMP 8246,384590
#define ATD1CTL45_CA_MASK 8248,384660
#define ATD1CTL45_CB_MASK 8249,384702
#define ATD1CTL45_CC_MASK 8250,384744
#define ATD1CTL45_MULT_MASK 8251,384786
#define ATD1CTL45_SCAN_MASK 8252,384829
#define ATD1CTL45_DSGN_MASK 8253,384872
#define ATD1CTL45_DJM_MASK 8254,384915
#define ATD1CTL45_PRS0_MASK 8255,384959
#define ATD1CTL45_PRS1_MASK 8256,385003
#define ATD1CTL45_PRS2_MASK 8257,385047
#define ATD1CTL45_PRS3_MASK 8258,385092
#define ATD1CTL45_PRS4_MASK 8259,385137
#define ATD1CTL45_SMP0_MASK 8260,385182
#define ATD1CTL45_SMP1_MASK 8261,385227
#define ATD1CTL45_SRES8_MASK 8262,385273
#define ATD1CTL45_Cx_MASK 8263,385319
#define ATD1CTL45_Cx_BITNUM 8264,385361
#define ATD1CTL45_PRS_MASK 8265,385403
#define ATD1CTL45_PRS_BITNUM 8266,385448
#define ATD1CTL45_SMP_MASK 8267,385490
#define ATD1CTL45_SMP_BITNUM 8268,385536
  byte Byte;8273,385655
    byte CC0 8275,385679
    byte CC1 8276,385769
    byte CC2 8277,385859
    byte 8278,385949
    byte FIFOR 8279,385975
    byte ETORF 8280,386063
    byte 8281,386162
    byte SCF 8282,386188
  } Bits;8283,386280
    byte grpCC 8285,386301
    byte 8286,386322
    byte 8287,386343
    byte 8288,386364
    byte 8289,386385
    byte 8290,386406
  } MergedBits;8291,386427
} ATD1STAT0STR;8292,386443
#define ATD1STAT0 8294,386525
#define ATD1STAT0_CC0 8295,386581
#define ATD1STAT0_CC1 8296,386641
#define ATD1STAT0_CC2 8297,386701
#define ATD1STAT0_FIFOR 8298,386761
#define ATD1STAT0_ETORF 8299,386823
#define ATD1STAT0_SCF 8300,386885
#define ATD1STAT0_CC 8301,386945
#define ATD1STAT0_CC0_MASK 8303,387014
#define ATD1STAT0_CC1_MASK 8304,387056
#define ATD1STAT0_CC2_MASK 8305,387098
#define ATD1STAT0_FIFOR_MASK 8306,387140
#define ATD1STAT0_ETORF_MASK 8307,387183
#define ATD1STAT0_SCF_MASK 8308,387226
#define ATD1STAT0_CC_MASK 8309,387270
#define ATD1STAT0_CC_BITNUM 8310,387312
  byte Byte;8315,387425
    byte SC 8317,387449
    byte 8318,387549
    byte 8319,387575
    byte 8320,387601
    byte 8321,387627
    byte 8322,387653
    byte 8323,387679
    byte 8324,387705
  } Bits;8325,387731
} ATD1TEST1STR;8326,387741
#define ATD1TEST1 8328,387823
#define ATD1TEST1_SC 8329,387879
#define ATD1TEST1_SC_MASK 8331,387939
  byte Byte;8336,388057
    byte CCF0 8338,388081
    byte CCF1 8339,388177
    byte CCF2 8340,388273
    byte CCF3 8341,388369
    byte CCF4 8342,388465
    byte CCF5 8343,388561
    byte CCF6 8344,388657
    byte CCF7 8345,388753
  } Bits;8346,388849
} ATD1STAT1STR;8347,388859
#define ATD1STAT1 8349,388941
#define ATD1STAT1_CCF0 8350,388997
#define ATD1STAT1_CCF1 8351,389058
#define ATD1STAT1_CCF2 8352,389119
#define ATD1STAT1_CCF3 8353,389180
#define ATD1STAT1_CCF4 8354,389241
#define ATD1STAT1_CCF5 8355,389302
#define ATD1STAT1_CCF6 8356,389363
#define ATD1STAT1_CCF7 8357,389424
#define ATD1STAT1_CCF0_MASK 8359,389486
#define ATD1STAT1_CCF1_MASK 8360,389528
#define ATD1STAT1_CCF2_MASK 8361,389570
#define ATD1STAT1_CCF3_MASK 8362,389612
#define ATD1STAT1_CCF4_MASK 8363,389654
#define ATD1STAT1_CCF5_MASK 8364,389697
#define ATD1STAT1_CCF6_MASK 8365,389740
#define ATD1STAT1_CCF7_MASK 8366,389783
  byte Byte;8371,389906
    byte IEN0 8373,389930
    byte IEN1 8374,390037
    byte IEN2 8375,390144
    byte IEN3 8376,390251
    byte IEN4 8377,390358
    byte IEN5 8378,390465
    byte IEN6 8379,390572
    byte IEN7 8380,390679
  } Bits;8381,390786
} ATD1DIENSTR;8382,390796
#define ATD1DIEN 8384,390875
#define ATD1DIEN_IEN0 8385,390930
#define ATD1DIEN_IEN1 8386,390990
#define ATD1DIEN_IEN2 8387,391050
#define ATD1DIEN_IEN3 8388,391110
#define ATD1DIEN_IEN4 8389,391170
#define ATD1DIEN_IEN5 8390,391230
#define ATD1DIEN_IEN6 8391,391290
#define ATD1DIEN_IEN7 8392,391350
#define ATD1DIEN_IEN0_MASK 8394,391411
#define ATD1DIEN_IEN1_MASK 8395,391453
#define ATD1DIEN_IEN2_MASK 8396,391495
#define ATD1DIEN_IEN3_MASK 8397,391537
#define ATD1DIEN_IEN4_MASK 8398,391579
#define ATD1DIEN_IEN5_MASK 8399,391622
#define ATD1DIEN_IEN6_MASK 8400,391665
#define ATD1DIEN_IEN7_MASK 8401,391708
  byte Byte;8406,391820
    byte PTAD0 8408,391844
    byte PTAD1 8409,391947
    byte PTAD2 8410,392050
    byte PTAD3 8411,392153
    byte PTAD4 8412,392256
    byte PTAD5 8413,392359
    byte PTAD6 8414,392462
    byte PTAD7 8415,392565
  } Bits;8416,392668
} PORTAD1STR;8417,392678
#define PORTAD1 8419,392754
#define PORTAD1_PTAD0 8420,392808
#define PORTAD1_PTAD1 8421,392868
#define PORTAD1_PTAD2 8422,392928
#define PORTAD1_PTAD3 8423,392988
#define PORTAD1_PTAD4 8424,393048
#define PORTAD1_PTAD5 8425,393108
#define PORTAD1_PTAD6 8426,393168
#define PORTAD1_PTAD7 8427,393228
#define PORTAD1_PTAD0_MASK 8429,393289
#define PORTAD1_PTAD1_MASK 8430,393331
#define PORTAD1_PTAD2_MASK 8431,393373
#define PORTAD1_PTAD3_MASK 8432,393415
#define PORTAD1_PTAD4_MASK 8433,393457
#define PORTAD1_PTAD5_MASK 8434,393500
#define PORTAD1_PTAD6_MASK 8435,393543
#define PORTAD1_PTAD7_MASK 8436,393586
  word Word;8441,393715
      byte Byte;8446,393859
        byte BIT8 8448,393891
        byte BIT9 8449,393970
        byte BIT10 8450,394049
        byte BIT11 8451,394129
        byte BIT12 8452,394209
        byte BIT13 8453,394289
        byte BIT14 8454,394369
        byte BIT15 8455,394449
      } Bits;8456,394529
    } ATD1DR0HSTR;8457,394543
    #define ATD1DR0H 8458,394562
    #define ATD1DR0H_BIT8 8459,394640
    #define ATD1DR0H_BIT9 8460,394723
    #define ATD1DR0H_BIT10 8461,394806
    #define ATD1DR0H_BIT11 8462,394890
    #define ATD1DR0H_BIT12 8463,394974
    #define ATD1DR0H_BIT13 8464,395058
    #define ATD1DR0H_BIT14 8465,395142
    #define ATD1DR0H_BIT15 8466,395226
    #define ATD1DR0H_BIT8_MASK 8468,395315
    #define ATD1DR0H_BIT9_MASK 8469,395357
    #define ATD1DR0H_BIT10_MASK 8470,395399
    #define ATD1DR0H_BIT11_MASK 8471,395441
    #define ATD1DR0H_BIT12_MASK 8472,395483
    #define ATD1DR0H_BIT13_MASK 8473,395526
    #define ATD1DR0H_BIT14_MASK 8474,395569
    #define ATD1DR0H_BIT15_MASK 8475,395612
      byte Byte;8480,395750
        byte 8482,395782
        byte 8483,395812
        byte 8484,395842
        byte 8485,395872
        byte 8486,395902
        byte 8487,395932
        byte BIT6 8488,395962
        byte BIT7 8489,396041
      } Bits;8490,396120
        byte 8492,396149
        byte 8493,396170
        byte 8494,396191
        byte 8495,396212
        byte 8496,396233
        byte 8497,396254
        byte grpBIT_6 8498,396275
      } MergedBits;8499,396301
    } ATD1DR0LSTR;8500,396321
    #define ATD1DR0L 8501,396340
    #define ATD1DR0L_BIT6 8502,396418
    #define ATD1DR0L_BIT7 8503,396501
    #define ATD1DR0L_BIT_6 8504,396584
    #define ATD1DR0L_BIT 8505,396677
    #define ATD1DR0L_BIT6_MASK 8507,396737
    #define ATD1DR0L_BIT7_MASK 8508,396780
    #define ATD1DR0L_BIT_6_MASK 8509,396824
    #define ATD1DR0L_BIT_6_BITNUM 8510,396868
  } Overlap_STR;8512,396915
    word 8515,396944
    word 8516,396970
    word 8517,396996
    word 8518,397022
    word 8519,397048
    word 8520,397074
    word BIT6 8521,397100
    word BIT7 8522,397175
    word BIT8 8523,397250
    word BIT9 8524,397325
    word BIT10 8525,397400
    word BIT11 8526,397476
    word BIT12 8527,397552
    word BIT13 8528,397628
    word BIT14 8529,397704
    word BIT15 8530,397780
  } Bits;8531,397856
    word 8533,397877
    word 8534,397898
    word 8535,397919
    word 8536,397940
    word 8537,397961
    word 8538,397982
    word grpBIT_6 8539,398003
  } MergedBits;8540,398026
} ATD1DR0STR;8541,398042
#define ATD1DR0 8543,398118
#define ATD1DR0_BIT6 8544,398172
#define ATD1DR0_BIT7 8545,398231
#define ATD1DR0_BIT8 8546,398290
#define ATD1DR0_BIT9 8547,398349
#define ATD1DR0_BIT10 8548,398408
#define ATD1DR0_BIT11 8549,398468
#define ATD1DR0_BIT12 8550,398528
#define ATD1DR0_BIT13 8551,398588
#define ATD1DR0_BIT14 8552,398648
#define ATD1DR0_BIT15 8553,398708
#define ATD1DR_ARR 8555,398825
#define ATD1DR0_BIT_6 8556,398894
#define ATD1DR0_BIT 8557,398963
#define ATD1DR0_BIT6_MASK 8559,399018
#define ATD1DR0_BIT7_MASK 8560,399061
#define ATD1DR0_BIT8_MASK 8561,399105
#define ATD1DR0_BIT9_MASK 8562,399149
#define ATD1DR0_BIT10_MASK 8563,399193
#define ATD1DR0_BIT11_MASK 8564,399238
#define ATD1DR0_BIT12_MASK 8565,399283
#define ATD1DR0_BIT13_MASK 8566,399328
#define ATD1DR0_BIT14_MASK 8567,399373
#define ATD1DR0_BIT15_MASK 8568,399419
#define ATD1DR0_BIT_6_MASK 8569,399465
#define ATD1DR0_BIT_6_BITNUM 8570,399511
  word Word;8575,399638
      byte Byte;8580,399782
        byte BIT8 8582,399814
        byte BIT9 8583,399893
        byte BIT10 8584,399972
        byte BIT11 8585,400052
        byte BIT12 8586,400132
        byte BIT13 8587,400212
        byte BIT14 8588,400292
        byte BIT15 8589,400372
      } Bits;8590,400452
    } ATD1DR1HSTR;8591,400466
    #define ATD1DR1H 8592,400485
    #define ATD1DR1H_BIT8 8593,400563
    #define ATD1DR1H_BIT9 8594,400646
    #define ATD1DR1H_BIT10 8595,400729
    #define ATD1DR1H_BIT11 8596,400813
    #define ATD1DR1H_BIT12 8597,400897
    #define ATD1DR1H_BIT13 8598,400981
    #define ATD1DR1H_BIT14 8599,401065
    #define ATD1DR1H_BIT15 8600,401149
    #define ATD1DR1H_BIT8_MASK 8602,401238
    #define ATD1DR1H_BIT9_MASK 8603,401280
    #define ATD1DR1H_BIT10_MASK 8604,401322
    #define ATD1DR1H_BIT11_MASK 8605,401364
    #define ATD1DR1H_BIT12_MASK 8606,401406
    #define ATD1DR1H_BIT13_MASK 8607,401449
    #define ATD1DR1H_BIT14_MASK 8608,401492
    #define ATD1DR1H_BIT15_MASK 8609,401535
      byte Byte;8614,401673
        byte 8616,401705
        byte 8617,401735
        byte 8618,401765
        byte 8619,401795
        byte 8620,401825
        byte 8621,401855
        byte BIT6 8622,401885
        byte BIT7 8623,401964
      } Bits;8624,402043
        byte 8626,402072
        byte 8627,402093
        byte 8628,402114
        byte 8629,402135
        byte 8630,402156
        byte 8631,402177
        byte grpBIT_6 8632,402198
      } MergedBits;8633,402224
    } ATD1DR1LSTR;8634,402244
    #define ATD1DR1L 8635,402263
    #define ATD1DR1L_BIT6 8636,402341
    #define ATD1DR1L_BIT7 8637,402424
    #define ATD1DR1L_BIT_6 8638,402507
    #define ATD1DR1L_BIT 8639,402600
    #define ATD1DR1L_BIT6_MASK 8641,402660
    #define ATD1DR1L_BIT7_MASK 8642,402703
    #define ATD1DR1L_BIT_6_MASK 8643,402747
    #define ATD1DR1L_BIT_6_BITNUM 8644,402791
  } Overlap_STR;8646,402838
    word 8649,402867
    word 8650,402893
    word 8651,402919
    word 8652,402945
    word 8653,402971
    word 8654,402997
    word BIT6 8655,403023
    word BIT7 8656,403098
    word BIT8 8657,403173
    word BIT9 8658,403248
    word BIT10 8659,403323
    word BIT11 8660,403399
    word BIT12 8661,403475
    word BIT13 8662,403551
    word BIT14 8663,403627
    word BIT15 8664,403703
  } Bits;8665,403779
    word 8667,403800
    word 8668,403821
    word 8669,403842
    word 8670,403863
    word 8671,403884
    word 8672,403905
    word grpBIT_6 8673,403926
  } MergedBits;8674,403949
} ATD1DR1STR;8675,403965
#define ATD1DR1 8677,404041
#define ATD1DR1_BIT6 8678,404095
#define ATD1DR1_BIT7 8679,404154
#define ATD1DR1_BIT8 8680,404213
#define ATD1DR1_BIT9 8681,404272
#define ATD1DR1_BIT10 8682,404331
#define ATD1DR1_BIT11 8683,404391
#define ATD1DR1_BIT12 8684,404451
#define ATD1DR1_BIT13 8685,404511
#define ATD1DR1_BIT14 8686,404571
#define ATD1DR1_BIT15 8687,404631
#define ATD1DR1_BIT_6 8688,404691
#define ATD1DR1_BIT 8689,404760
#define ATD1DR1_BIT6_MASK 8691,404815
#define ATD1DR1_BIT7_MASK 8692,404858
#define ATD1DR1_BIT8_MASK 8693,404902
#define ATD1DR1_BIT9_MASK 8694,404946
#define ATD1DR1_BIT10_MASK 8695,404990
#define ATD1DR1_BIT11_MASK 8696,405035
#define ATD1DR1_BIT12_MASK 8697,405080
#define ATD1DR1_BIT13_MASK 8698,405125
#define ATD1DR1_BIT14_MASK 8699,405170
#define ATD1DR1_BIT15_MASK 8700,405216
#define ATD1DR1_BIT_6_MASK 8701,405262
#define ATD1DR1_BIT_6_BITNUM 8702,405308
  word Word;8707,405435
      byte Byte;8712,405579
        byte BIT8 8714,405611
        byte BIT9 8715,405690
        byte BIT10 8716,405769
        byte BIT11 8717,405849
        byte BIT12 8718,405929
        byte BIT13 8719,406009
        byte BIT14 8720,406089
        byte BIT15 8721,406169
      } Bits;8722,406249
    } ATD1DR2HSTR;8723,406263
    #define ATD1DR2H 8724,406282
    #define ATD1DR2H_BIT8 8725,406360
    #define ATD1DR2H_BIT9 8726,406443
    #define ATD1DR2H_BIT10 8727,406526
    #define ATD1DR2H_BIT11 8728,406610
    #define ATD1DR2H_BIT12 8729,406694
    #define ATD1DR2H_BIT13 8730,406778
    #define ATD1DR2H_BIT14 8731,406862
    #define ATD1DR2H_BIT15 8732,406946
    #define ATD1DR2H_BIT8_MASK 8734,407035
    #define ATD1DR2H_BIT9_MASK 8735,407077
    #define ATD1DR2H_BIT10_MASK 8736,407119
    #define ATD1DR2H_BIT11_MASK 8737,407161
    #define ATD1DR2H_BIT12_MASK 8738,407203
    #define ATD1DR2H_BIT13_MASK 8739,407246
    #define ATD1DR2H_BIT14_MASK 8740,407289
    #define ATD1DR2H_BIT15_MASK 8741,407332
      byte Byte;8746,407470
        byte 8748,407502
        byte 8749,407532
        byte 8750,407562
        byte 8751,407592
        byte 8752,407622
        byte 8753,407652
        byte BIT6 8754,407682
        byte BIT7 8755,407761
      } Bits;8756,407840
        byte 8758,407869
        byte 8759,407890
        byte 8760,407911
        byte 8761,407932
        byte 8762,407953
        byte 8763,407974
        byte grpBIT_6 8764,407995
      } MergedBits;8765,408021
    } ATD1DR2LSTR;8766,408041
    #define ATD1DR2L 8767,408060
    #define ATD1DR2L_BIT6 8768,408138
    #define ATD1DR2L_BIT7 8769,408221
    #define ATD1DR2L_BIT_6 8770,408304
    #define ATD1DR2L_BIT 8771,408397
    #define ATD1DR2L_BIT6_MASK 8773,408457
    #define ATD1DR2L_BIT7_MASK 8774,408500
    #define ATD1DR2L_BIT_6_MASK 8775,408544
    #define ATD1DR2L_BIT_6_BITNUM 8776,408588
  } Overlap_STR;8778,408635
    word 8781,408664
    word 8782,408690
    word 8783,408716
    word 8784,408742
    word 8785,408768
    word 8786,408794
    word BIT6 8787,408820
    word BIT7 8788,408895
    word BIT8 8789,408970
    word BIT9 8790,409045
    word BIT10 8791,409120
    word BIT11 8792,409196
    word BIT12 8793,409272
    word BIT13 8794,409348
    word BIT14 8795,409424
    word BIT15 8796,409500
  } Bits;8797,409576
    word 8799,409597
    word 8800,409618
    word 8801,409639
    word 8802,409660
    word 8803,409681
    word 8804,409702
    word grpBIT_6 8805,409723
  } MergedBits;8806,409746
} ATD1DR2STR;8807,409762
#define ATD1DR2 8809,409838
#define ATD1DR2_BIT6 8810,409892
#define ATD1DR2_BIT7 8811,409951
#define ATD1DR2_BIT8 8812,410010
#define ATD1DR2_BIT9 8813,410069
#define ATD1DR2_BIT10 8814,410128
#define ATD1DR2_BIT11 8815,410188
#define ATD1DR2_BIT12 8816,410248
#define ATD1DR2_BIT13 8817,410308
#define ATD1DR2_BIT14 8818,410368
#define ATD1DR2_BIT15 8819,410428
#define ATD1DR2_BIT_6 8820,410488
#define ATD1DR2_BIT 8821,410557
#define ATD1DR2_BIT6_MASK 8823,410612
#define ATD1DR2_BIT7_MASK 8824,410655
#define ATD1DR2_BIT8_MASK 8825,410699
#define ATD1DR2_BIT9_MASK 8826,410743
#define ATD1DR2_BIT10_MASK 8827,410787
#define ATD1DR2_BIT11_MASK 8828,410832
#define ATD1DR2_BIT12_MASK 8829,410877
#define ATD1DR2_BIT13_MASK 8830,410922
#define ATD1DR2_BIT14_MASK 8831,410967
#define ATD1DR2_BIT15_MASK 8832,411013
#define ATD1DR2_BIT_6_MASK 8833,411059
#define ATD1DR2_BIT_6_BITNUM 8834,411105
  word Word;8839,411232
      byte Byte;8844,411376
        byte BIT8 8846,411408
        byte BIT9 8847,411487
        byte BIT10 8848,411566
        byte BIT11 8849,411646
        byte BIT12 8850,411726
        byte BIT13 8851,411806
        byte BIT14 8852,411886
        byte BIT15 8853,411966
      } Bits;8854,412046
    } ATD1DR3HSTR;8855,412060
    #define ATD1DR3H 8856,412079
    #define ATD1DR3H_BIT8 8857,412157
    #define ATD1DR3H_BIT9 8858,412240
    #define ATD1DR3H_BIT10 8859,412323
    #define ATD1DR3H_BIT11 8860,412407
    #define ATD1DR3H_BIT12 8861,412491
    #define ATD1DR3H_BIT13 8862,412575
    #define ATD1DR3H_BIT14 8863,412659
    #define ATD1DR3H_BIT15 8864,412743
    #define ATD1DR3H_BIT8_MASK 8866,412832
    #define ATD1DR3H_BIT9_MASK 8867,412874
    #define ATD1DR3H_BIT10_MASK 8868,412916
    #define ATD1DR3H_BIT11_MASK 8869,412958
    #define ATD1DR3H_BIT12_MASK 8870,413000
    #define ATD1DR3H_BIT13_MASK 8871,413043
    #define ATD1DR3H_BIT14_MASK 8872,413086
    #define ATD1DR3H_BIT15_MASK 8873,413129
      byte Byte;8878,413267
        byte 8880,413299
        byte 8881,413329
        byte 8882,413359
        byte 8883,413389
        byte 8884,413419
        byte 8885,413449
        byte BIT6 8886,413479
        byte BIT7 8887,413558
      } Bits;8888,413637
        byte 8890,413666
        byte 8891,413687
        byte 8892,413708
        byte 8893,413729
        byte 8894,413750
        byte 8895,413771
        byte grpBIT_6 8896,413792
      } MergedBits;8897,413818
    } ATD1DR3LSTR;8898,413838
    #define ATD1DR3L 8899,413857
    #define ATD1DR3L_BIT6 8900,413935
    #define ATD1DR3L_BIT7 8901,414018
    #define ATD1DR3L_BIT_6 8902,414101
    #define ATD1DR3L_BIT 8903,414194
    #define ATD1DR3L_BIT6_MASK 8905,414254
    #define ATD1DR3L_BIT7_MASK 8906,414297
    #define ATD1DR3L_BIT_6_MASK 8907,414341
    #define ATD1DR3L_BIT_6_BITNUM 8908,414385
  } Overlap_STR;8910,414432
    word 8913,414461
    word 8914,414487
    word 8915,414513
    word 8916,414539
    word 8917,414565
    word 8918,414591
    word BIT6 8919,414617
    word BIT7 8920,414692
    word BIT8 8921,414767
    word BIT9 8922,414842
    word BIT10 8923,414917
    word BIT11 8924,414993
    word BIT12 8925,415069
    word BIT13 8926,415145
    word BIT14 8927,415221
    word BIT15 8928,415297
  } Bits;8929,415373
    word 8931,415394
    word 8932,415415
    word 8933,415436
    word 8934,415457
    word 8935,415478
    word 8936,415499
    word grpBIT_6 8937,415520
  } MergedBits;8938,415543
} ATD1DR3STR;8939,415559
#define ATD1DR3 8941,415635
#define ATD1DR3_BIT6 8942,415689
#define ATD1DR3_BIT7 8943,415748
#define ATD1DR3_BIT8 8944,415807
#define ATD1DR3_BIT9 8945,415866
#define ATD1DR3_BIT10 8946,415925
#define ATD1DR3_BIT11 8947,415985
#define ATD1DR3_BIT12 8948,416045
#define ATD1DR3_BIT13 8949,416105
#define ATD1DR3_BIT14 8950,416165
#define ATD1DR3_BIT15 8951,416225
#define ATD1DR3_BIT_6 8952,416285
#define ATD1DR3_BIT 8953,416354
#define ATD1DR3_BIT6_MASK 8955,416409
#define ATD1DR3_BIT7_MASK 8956,416452
#define ATD1DR3_BIT8_MASK 8957,416496
#define ATD1DR3_BIT9_MASK 8958,416540
#define ATD1DR3_BIT10_MASK 8959,416584
#define ATD1DR3_BIT11_MASK 8960,416629
#define ATD1DR3_BIT12_MASK 8961,416674
#define ATD1DR3_BIT13_MASK 8962,416719
#define ATD1DR3_BIT14_MASK 8963,416764
#define ATD1DR3_BIT15_MASK 8964,416810
#define ATD1DR3_BIT_6_MASK 8965,416856
#define ATD1DR3_BIT_6_BITNUM 8966,416902
  word Word;8971,417029
      byte Byte;8976,417173
        byte BIT8 8978,417205
        byte BIT9 8979,417284
        byte BIT10 8980,417363
        byte BIT11 8981,417443
        byte BIT12 8982,417523
        byte BIT13 8983,417603
        byte BIT14 8984,417683
        byte BIT15 8985,417763
      } Bits;8986,417843
    } ATD1DR4HSTR;8987,417857
    #define ATD1DR4H 8988,417876
    #define ATD1DR4H_BIT8 8989,417954
    #define ATD1DR4H_BIT9 8990,418037
    #define ATD1DR4H_BIT10 8991,418120
    #define ATD1DR4H_BIT11 8992,418204
    #define ATD1DR4H_BIT12 8993,418288
    #define ATD1DR4H_BIT13 8994,418372
    #define ATD1DR4H_BIT14 8995,418456
    #define ATD1DR4H_BIT15 8996,418540
    #define ATD1DR4H_BIT8_MASK 8998,418629
    #define ATD1DR4H_BIT9_MASK 8999,418671
    #define ATD1DR4H_BIT10_MASK 9000,418713
    #define ATD1DR4H_BIT11_MASK 9001,418755
    #define ATD1DR4H_BIT12_MASK 9002,418797
    #define ATD1DR4H_BIT13_MASK 9003,418840
    #define ATD1DR4H_BIT14_MASK 9004,418883
    #define ATD1DR4H_BIT15_MASK 9005,418926
      byte Byte;9010,419064
        byte 9012,419096
        byte 9013,419126
        byte 9014,419156
        byte 9015,419186
        byte 9016,419216
        byte 9017,419246
        byte BIT6 9018,419276
        byte BIT7 9019,419355
      } Bits;9020,419434
        byte 9022,419463
        byte 9023,419484
        byte 9024,419505
        byte 9025,419526
        byte 9026,419547
        byte 9027,419568
        byte grpBIT_6 9028,419589
      } MergedBits;9029,419615
    } ATD1DR4LSTR;9030,419635
    #define ATD1DR4L 9031,419654
    #define ATD1DR4L_BIT6 9032,419732
    #define ATD1DR4L_BIT7 9033,419815
    #define ATD1DR4L_BIT_6 9034,419898
    #define ATD1DR4L_BIT 9035,419991
    #define ATD1DR4L_BIT6_MASK 9037,420051
    #define ATD1DR4L_BIT7_MASK 9038,420094
    #define ATD1DR4L_BIT_6_MASK 9039,420138
    #define ATD1DR4L_BIT_6_BITNUM 9040,420182
  } Overlap_STR;9042,420229
    word 9045,420258
    word 9046,420284
    word 9047,420310
    word 9048,420336
    word 9049,420362
    word 9050,420388
    word BIT6 9051,420414
    word BIT7 9052,420489
    word BIT8 9053,420564
    word BIT9 9054,420639
    word BIT10 9055,420714
    word BIT11 9056,420790
    word BIT12 9057,420866
    word BIT13 9058,420942
    word BIT14 9059,421018
    word BIT15 9060,421094
  } Bits;9061,421170
    word 9063,421191
    word 9064,421212
    word 9065,421233
    word 9066,421254
    word 9067,421275
    word 9068,421296
    word grpBIT_6 9069,421317
  } MergedBits;9070,421340
} ATD1DR4STR;9071,421356
#define ATD1DR4 9073,421432
#define ATD1DR4_BIT6 9074,421486
#define ATD1DR4_BIT7 9075,421545
#define ATD1DR4_BIT8 9076,421604
#define ATD1DR4_BIT9 9077,421663
#define ATD1DR4_BIT10 9078,421722
#define ATD1DR4_BIT11 9079,421782
#define ATD1DR4_BIT12 9080,421842
#define ATD1DR4_BIT13 9081,421902
#define ATD1DR4_BIT14 9082,421962
#define ATD1DR4_BIT15 9083,422022
#define ATD1DR4_BIT_6 9084,422082
#define ATD1DR4_BIT 9085,422151
#define ATD1DR4_BIT6_MASK 9087,422206
#define ATD1DR4_BIT7_MASK 9088,422249
#define ATD1DR4_BIT8_MASK 9089,422293
#define ATD1DR4_BIT9_MASK 9090,422337
#define ATD1DR4_BIT10_MASK 9091,422381
#define ATD1DR4_BIT11_MASK 9092,422426
#define ATD1DR4_BIT12_MASK 9093,422471
#define ATD1DR4_BIT13_MASK 9094,422516
#define ATD1DR4_BIT14_MASK 9095,422561
#define ATD1DR4_BIT15_MASK 9096,422607
#define ATD1DR4_BIT_6_MASK 9097,422653
#define ATD1DR4_BIT_6_BITNUM 9098,422699
  word Word;9103,422826
      byte Byte;9108,422970
        byte BIT8 9110,423002
        byte BIT9 9111,423081
        byte BIT10 9112,423160
        byte BIT11 9113,423240
        byte BIT12 9114,423320
        byte BIT13 9115,423400
        byte BIT14 9116,423480
        byte BIT15 9117,423560
      } Bits;9118,423640
    } ATD1DR5HSTR;9119,423654
    #define ATD1DR5H 9120,423673
    #define ATD1DR5H_BIT8 9121,423751
    #define ATD1DR5H_BIT9 9122,423834
    #define ATD1DR5H_BIT10 9123,423917
    #define ATD1DR5H_BIT11 9124,424001
    #define ATD1DR5H_BIT12 9125,424085
    #define ATD1DR5H_BIT13 9126,424169
    #define ATD1DR5H_BIT14 9127,424253
    #define ATD1DR5H_BIT15 9128,424337
    #define ATD1DR5H_BIT8_MASK 9130,424426
    #define ATD1DR5H_BIT9_MASK 9131,424468
    #define ATD1DR5H_BIT10_MASK 9132,424510
    #define ATD1DR5H_BIT11_MASK 9133,424552
    #define ATD1DR5H_BIT12_MASK 9134,424594
    #define ATD1DR5H_BIT13_MASK 9135,424637
    #define ATD1DR5H_BIT14_MASK 9136,424680
    #define ATD1DR5H_BIT15_MASK 9137,424723
      byte Byte;9142,424861
        byte 9144,424893
        byte 9145,424923
        byte 9146,424953
        byte 9147,424983
        byte 9148,425013
        byte 9149,425043
        byte BIT6 9150,425073
        byte BIT7 9151,425152
      } Bits;9152,425231
        byte 9154,425260
        byte 9155,425281
        byte 9156,425302
        byte 9157,425323
        byte 9158,425344
        byte 9159,425365
        byte grpBIT_6 9160,425386
      } MergedBits;9161,425412
    } ATD1DR5LSTR;9162,425432
    #define ATD1DR5L 9163,425451
    #define ATD1DR5L_BIT6 9164,425529
    #define ATD1DR5L_BIT7 9165,425612
    #define ATD1DR5L_BIT_6 9166,425695
    #define ATD1DR5L_BIT 9167,425788
    #define ATD1DR5L_BIT6_MASK 9169,425848
    #define ATD1DR5L_BIT7_MASK 9170,425891
    #define ATD1DR5L_BIT_6_MASK 9171,425935
    #define ATD1DR5L_BIT_6_BITNUM 9172,425979
  } Overlap_STR;9174,426026
    word 9177,426055
    word 9178,426081
    word 9179,426107
    word 9180,426133
    word 9181,426159
    word 9182,426185
    word BIT6 9183,426211
    word BIT7 9184,426286
    word BIT8 9185,426361
    word BIT9 9186,426436
    word BIT10 9187,426511
    word BIT11 9188,426587
    word BIT12 9189,426663
    word BIT13 9190,426739
    word BIT14 9191,426815
    word BIT15 9192,426891
  } Bits;9193,426967
    word 9195,426988
    word 9196,427009
    word 9197,427030
    word 9198,427051
    word 9199,427072
    word 9200,427093
    word grpBIT_6 9201,427114
  } MergedBits;9202,427137
} ATD1DR5STR;9203,427153
#define ATD1DR5 9205,427229
#define ATD1DR5_BIT6 9206,427283
#define ATD1DR5_BIT7 9207,427342
#define ATD1DR5_BIT8 9208,427401
#define ATD1DR5_BIT9 9209,427460
#define ATD1DR5_BIT10 9210,427519
#define ATD1DR5_BIT11 9211,427579
#define ATD1DR5_BIT12 9212,427639
#define ATD1DR5_BIT13 9213,427699
#define ATD1DR5_BIT14 9214,427759
#define ATD1DR5_BIT15 9215,427819
#define ATD1DR5_BIT_6 9216,427879
#define ATD1DR5_BIT 9217,427948
#define ATD1DR5_BIT6_MASK 9219,428003
#define ATD1DR5_BIT7_MASK 9220,428046
#define ATD1DR5_BIT8_MASK 9221,428090
#define ATD1DR5_BIT9_MASK 9222,428134
#define ATD1DR5_BIT10_MASK 9223,428178
#define ATD1DR5_BIT11_MASK 9224,428223
#define ATD1DR5_BIT12_MASK 9225,428268
#define ATD1DR5_BIT13_MASK 9226,428313
#define ATD1DR5_BIT14_MASK 9227,428358
#define ATD1DR5_BIT15_MASK 9228,428404
#define ATD1DR5_BIT_6_MASK 9229,428450
#define ATD1DR5_BIT_6_BITNUM 9230,428496
  word Word;9235,428623
      byte Byte;9240,428767
        byte BIT8 9242,428799
        byte BIT9 9243,428878
        byte BIT10 9244,428957
        byte BIT11 9245,429037
        byte BIT12 9246,429117
        byte BIT13 9247,429197
        byte BIT14 9248,429277
        byte BIT15 9249,429357
      } Bits;9250,429437
    } ATD1DR6HSTR;9251,429451
    #define ATD1DR6H 9252,429470
    #define ATD1DR6H_BIT8 9253,429548
    #define ATD1DR6H_BIT9 9254,429631
    #define ATD1DR6H_BIT10 9255,429714
    #define ATD1DR6H_BIT11 9256,429798
    #define ATD1DR6H_BIT12 9257,429882
    #define ATD1DR6H_BIT13 9258,429966
    #define ATD1DR6H_BIT14 9259,430050
    #define ATD1DR6H_BIT15 9260,430134
    #define ATD1DR6H_BIT8_MASK 9262,430223
    #define ATD1DR6H_BIT9_MASK 9263,430265
    #define ATD1DR6H_BIT10_MASK 9264,430307
    #define ATD1DR6H_BIT11_MASK 9265,430349
    #define ATD1DR6H_BIT12_MASK 9266,430391
    #define ATD1DR6H_BIT13_MASK 9267,430434
    #define ATD1DR6H_BIT14_MASK 9268,430477
    #define ATD1DR6H_BIT15_MASK 9269,430520
      byte Byte;9274,430658
        byte 9276,430690
        byte 9277,430720
        byte 9278,430750
        byte 9279,430780
        byte 9280,430810
        byte 9281,430840
        byte BIT6 9282,430870
        byte BIT7 9283,430949
      } Bits;9284,431028
        byte 9286,431057
        byte 9287,431078
        byte 9288,431099
        byte 9289,431120
        byte 9290,431141
        byte 9291,431162
        byte grpBIT_6 9292,431183
      } MergedBits;9293,431209
    } ATD1DR6LSTR;9294,431229
    #define ATD1DR6L 9295,431248
    #define ATD1DR6L_BIT6 9296,431326
    #define ATD1DR6L_BIT7 9297,431409
    #define ATD1DR6L_BIT_6 9298,431492
    #define ATD1DR6L_BIT 9299,431585
    #define ATD1DR6L_BIT6_MASK 9301,431645
    #define ATD1DR6L_BIT7_MASK 9302,431688
    #define ATD1DR6L_BIT_6_MASK 9303,431732
    #define ATD1DR6L_BIT_6_BITNUM 9304,431776
  } Overlap_STR;9306,431823
    word 9309,431852
    word 9310,431878
    word 9311,431904
    word 9312,431930
    word 9313,431956
    word 9314,431982
    word BIT6 9315,432008
    word BIT7 9316,432083
    word BIT8 9317,432158
    word BIT9 9318,432233
    word BIT10 9319,432308
    word BIT11 9320,432384
    word BIT12 9321,432460
    word BIT13 9322,432536
    word BIT14 9323,432612
    word BIT15 9324,432688
  } Bits;9325,432764
    word 9327,432785
    word 9328,432806
    word 9329,432827
    word 9330,432848
    word 9331,432869
    word 9332,432890
    word grpBIT_6 9333,432911
  } MergedBits;9334,432934
} ATD1DR6STR;9335,432950
#define ATD1DR6 9337,433026
#define ATD1DR6_BIT6 9338,433080
#define ATD1DR6_BIT7 9339,433139
#define ATD1DR6_BIT8 9340,433198
#define ATD1DR6_BIT9 9341,433257
#define ATD1DR6_BIT10 9342,433316
#define ATD1DR6_BIT11 9343,433376
#define ATD1DR6_BIT12 9344,433436
#define ATD1DR6_BIT13 9345,433496
#define ATD1DR6_BIT14 9346,433556
#define ATD1DR6_BIT15 9347,433616
#define ATD1DR6_BIT_6 9348,433676
#define ATD1DR6_BIT 9349,433745
#define ATD1DR6_BIT6_MASK 9351,433800
#define ATD1DR6_BIT7_MASK 9352,433843
#define ATD1DR6_BIT8_MASK 9353,433887
#define ATD1DR6_BIT9_MASK 9354,433931
#define ATD1DR6_BIT10_MASK 9355,433975
#define ATD1DR6_BIT11_MASK 9356,434020
#define ATD1DR6_BIT12_MASK 9357,434065
#define ATD1DR6_BIT13_MASK 9358,434110
#define ATD1DR6_BIT14_MASK 9359,434155
#define ATD1DR6_BIT15_MASK 9360,434201
#define ATD1DR6_BIT_6_MASK 9361,434247
#define ATD1DR6_BIT_6_BITNUM 9362,434293
  word Word;9367,434420
      byte Byte;9372,434564
        byte BIT8 9374,434596
        byte BIT9 9375,434675
        byte BIT10 9376,434754
        byte BIT11 9377,434834
        byte BIT12 9378,434914
        byte BIT13 9379,434994
        byte BIT14 9380,435074
        byte BIT15 9381,435154
      } Bits;9382,435234
    } ATD1DR7HSTR;9383,435248
    #define ATD1DR7H 9384,435267
    #define ATD1DR7H_BIT8 9385,435345
    #define ATD1DR7H_BIT9 9386,435428
    #define ATD1DR7H_BIT10 9387,435511
    #define ATD1DR7H_BIT11 9388,435595
    #define ATD1DR7H_BIT12 9389,435679
    #define ATD1DR7H_BIT13 9390,435763
    #define ATD1DR7H_BIT14 9391,435847
    #define ATD1DR7H_BIT15 9392,435931
    #define ATD1DR7H_BIT8_MASK 9394,436020
    #define ATD1DR7H_BIT9_MASK 9395,436062
    #define ATD1DR7H_BIT10_MASK 9396,436104
    #define ATD1DR7H_BIT11_MASK 9397,436146
    #define ATD1DR7H_BIT12_MASK 9398,436188
    #define ATD1DR7H_BIT13_MASK 9399,436231
    #define ATD1DR7H_BIT14_MASK 9400,436274
    #define ATD1DR7H_BIT15_MASK 9401,436317
      byte Byte;9406,436455
        byte 9408,436487
        byte 9409,436517
        byte 9410,436547
        byte 9411,436577
        byte 9412,436607
        byte 9413,436637
        byte BIT6 9414,436667
        byte BIT7 9415,436746
      } Bits;9416,436825
        byte 9418,436854
        byte 9419,436875
        byte 9420,436896
        byte 9421,436917
        byte 9422,436938
        byte 9423,436959
        byte grpBIT_6 9424,436980
      } MergedBits;9425,437006
    } ATD1DR7LSTR;9426,437026
    #define ATD1DR7L 9427,437045
    #define ATD1DR7L_BIT6 9428,437123
    #define ATD1DR7L_BIT7 9429,437206
    #define ATD1DR7L_BIT_6 9430,437289
    #define ATD1DR7L_BIT 9431,437382
    #define ATD1DR7L_BIT6_MASK 9433,437442
    #define ATD1DR7L_BIT7_MASK 9434,437485
    #define ATD1DR7L_BIT_6_MASK 9435,437529
    #define ATD1DR7L_BIT_6_BITNUM 9436,437573
  } Overlap_STR;9438,437620
    word 9441,437649
    word 9442,437675
    word 9443,437701
    word 9444,437727
    word 9445,437753
    word 9446,437779
    word BIT6 9447,437805
    word BIT7 9448,437880
    word BIT8 9449,437955
    word BIT9 9450,438030
    word BIT10 9451,438105
    word BIT11 9452,438181
    word BIT12 9453,438257
    word BIT13 9454,438333
    word BIT14 9455,438409
    word BIT15 9456,438485
  } Bits;9457,438561
    word 9459,438582
    word 9460,438603
    word 9461,438624
    word 9462,438645
    word 9463,438666
    word 9464,438687
    word grpBIT_6 9465,438708
  } MergedBits;9466,438731
} ATD1DR7STR;9467,438747
#define ATD1DR7 9469,438823
#define ATD1DR7_BIT6 9470,438877
#define ATD1DR7_BIT7 9471,438936
#define ATD1DR7_BIT8 9472,438995
#define ATD1DR7_BIT9 9473,439054
#define ATD1DR7_BIT10 9474,439113
#define ATD1DR7_BIT11 9475,439173
#define ATD1DR7_BIT12 9476,439233
#define ATD1DR7_BIT13 9477,439293
#define ATD1DR7_BIT14 9478,439353
#define ATD1DR7_BIT15 9479,439413
#define ATD1DR7_BIT_6 9480,439473
#define ATD1DR7_BIT 9481,439542
#define ATD1DR7_BIT6_MASK 9483,439597
#define ATD1DR7_BIT7_MASK 9484,439640
#define ATD1DR7_BIT8_MASK 9485,439684
#define ATD1DR7_BIT9_MASK 9486,439728
#define ATD1DR7_BIT10_MASK 9487,439772
#define ATD1DR7_BIT11_MASK 9488,439817
#define ATD1DR7_BIT12_MASK 9489,439862
#define ATD1DR7_BIT13_MASK 9490,439907
#define ATD1DR7_BIT14_MASK 9491,439952
#define ATD1DR7_BIT15_MASK 9492,439998
#define ATD1DR7_BIT_6_MASK 9493,440044
#define ATD1DR7_BIT_6_BITNUM 9494,440090
  byte Byte;9499,440210
    byte INITRQ 9501,440234
    byte SLPRQ 9502,440331
    byte WUPE 9503,440419
    byte TIME 9504,440503
    byte SYNCH 9505,440585
    byte CSWAI 9506,440674
    byte RXACT 9507,440766
    byte RXFRM 9508,440858
  } Bits;9509,440947
} CAN0CTL0STR;9510,440957
#define CAN0CTL0 9512,441036
#define CAN0CTL0_INITRQ 9513,441091
#define CAN0CTL0_SLPRQ 9514,441153
#define CAN0CTL0_WUPE 9515,441214
#define CAN0CTL0_TIME 9516,441274
#define CAN0CTL0_SYNCH 9517,441334
#define CAN0CTL0_CSWAI 9518,441395
#define CAN0CTL0_RXACT 9519,441456
#define CAN0CTL0_RXFRM 9520,441517
#define CAN0CTL_ARR 9522,441637
#define CAN0CTL0_INITRQ_MASK 9524,441708
#define CAN0CTL0_SLPRQ_MASK 9525,441750
#define CAN0CTL0_WUPE_MASK 9526,441792
#define CAN0CTL0_TIME_MASK 9527,441834
#define CAN0CTL0_SYNCH_MASK 9528,441876
#define CAN0CTL0_CSWAI_MASK 9529,441919
#define CAN0CTL0_RXACT_MASK 9530,441962
#define CAN0CTL0_RXFRM_MASK 9531,442005
  byte Byte;9536,442127
    byte INITAK 9538,442151
    byte SLPAK 9539,442252
    byte WUPM 9540,442344
    byte 9541,442426
    byte LISTEN 9542,442452
    byte LOOPB 9543,442538
    byte CLKSRC 9544,442632
    byte CANE 9545,442722
  } Bits;9546,442806
} CAN0CTL1STR;9547,442816
#define CAN0CTL1 9549,442895
#define CAN0CTL1_INITAK 9550,442950
#define CAN0CTL1_SLPAK 9551,443012
#define CAN0CTL1_WUPM 9552,443073
#define CAN0CTL1_LISTEN 9553,443133
#define CAN0CTL1_LOOPB 9554,443195
#define CAN0CTL1_CLKSRC 9555,443256
#define CAN0CTL1_CANE 9556,443318
#define CAN0CTL1_INITAK_MASK 9558,443379
#define CAN0CTL1_SLPAK_MASK 9559,443421
#define CAN0CTL1_WUPM_MASK 9560,443463
#define CAN0CTL1_LISTEN_MASK 9561,443505
#define CAN0CTL1_LOOPB_MASK 9562,443548
#define CAN0CTL1_CLKSRC_MASK 9563,443591
#define CAN0CTL1_CANE_MASK 9564,443634
  byte Byte;9569,443759
    byte BRP0 9571,443783
    byte BRP1 9572,443874
    byte BRP2 9573,443965
    byte BRP3 9574,444056
    byte BRP4 9575,444147
    byte BRP5 9576,444238
    byte SJW0 9577,444329
    byte SJW1 9578,444427
  } Bits;9579,444525
    byte grpBRP 9581,444546
    byte grpSJW 9582,444567
  } MergedBits;9583,444588
} CAN0BTR0STR;9584,444604
#define CAN0BTR0 9586,444683
#define CAN0BTR0_BRP0 9587,444738
#define CAN0BTR0_BRP1 9588,444798
#define CAN0BTR0_BRP2 9589,444858
#define CAN0BTR0_BRP3 9590,444918
#define CAN0BTR0_BRP4 9591,444978
#define CAN0BTR0_BRP5 9592,445038
#define CAN0BTR0_SJW0 9593,445098
#define CAN0BTR0_SJW1 9594,445158
#define CAN0BTR_ARR 9596,445277
#define CAN0BTR0_BRP 9597,445347
#define CAN0BTR0_SJW 9598,445415
#define CAN0BTR0_BRP0_MASK 9600,445484
#define CAN0BTR0_BRP1_MASK 9601,445526
#define CAN0BTR0_BRP2_MASK 9602,445568
#define CAN0BTR0_BRP3_MASK 9603,445610
#define CAN0BTR0_BRP4_MASK 9604,445652
#define CAN0BTR0_BRP5_MASK 9605,445695
#define CAN0BTR0_SJW0_MASK 9606,445738
#define CAN0BTR0_SJW1_MASK 9607,445781
#define CAN0BTR0_BRP_MASK 9608,445825
#define CAN0BTR0_BRP_BITNUM 9609,445868
#define CAN0BTR0_SJW_MASK 9610,445910
#define CAN0BTR0_SJW_BITNUM 9611,445954
  byte Byte;9616,446077
    byte TSEG10 9618,446101
    byte TSEG11 9619,446186
    byte TSEG12 9620,446271
    byte TSEG13 9621,446356
    byte TSEG20 9622,446441
    byte TSEG21 9623,446526
    byte TSEG22 9624,446611
    byte SAMP 9625,446696
  } Bits;9626,446774
    byte grpTSEG_10 9628,446795
    byte grpTSEG_20 9629,446819
    byte 9630,446843
  } MergedBits;9631,446864
} CAN0BTR1STR;9632,446880
#define CAN0BTR1 9634,446959
#define CAN0BTR1_TSEG10 9635,447014
#define CAN0BTR1_TSEG11 9636,447076
#define CAN0BTR1_TSEG12 9637,447138
#define CAN0BTR1_TSEG13 9638,447200
#define CAN0BTR1_TSEG20 9639,447262
#define CAN0BTR1_TSEG21 9640,447324
#define CAN0BTR1_TSEG22 9641,447386
#define CAN0BTR1_SAMP 9642,447448
#define CAN0BTR1_TSEG_10 9643,447508
#define CAN0BTR1_TSEG_20 9644,447580
#define CAN0BTR1_TSEG 9645,447652
#define CAN0BTR1_TSEG10_MASK 9647,447710
#define CAN0BTR1_TSEG11_MASK 9648,447752
#define CAN0BTR1_TSEG12_MASK 9649,447794
#define CAN0BTR1_TSEG13_MASK 9650,447836
#define CAN0BTR1_TSEG20_MASK 9651,447878
#define CAN0BTR1_TSEG21_MASK 9652,447921
#define CAN0BTR1_TSEG22_MASK 9653,447964
#define CAN0BTR1_SAMP_MASK 9654,448007
#define CAN0BTR1_TSEG_10_MASK 9655,448051
#define CAN0BTR1_TSEG_10_BITNUM 9656,448094
#define CAN0BTR1_TSEG_20_MASK 9657,448136
#define CAN0BTR1_TSEG_20_BITNUM 9658,448180
  byte Byte;9663,448304
    byte RXF 9665,448328
    byte OVRIF 9666,448417
    byte TSTAT0 9667,448509
    byte TSTAT1 9668,448603
    byte RSTAT0 9669,448697
    byte RSTAT1 9670,448788
    byte CSCIF 9671,448879
    byte WUPIF 9672,448981
  } Bits;9673,449073
    byte 9675,449094
    byte 9676,449115
    byte grpTSTAT 9677,449136
    byte grpRSTAT 9678,449158
    byte 9679,449180
    byte 9680,449201
  } MergedBits;9681,449222
} CAN0RFLGSTR;9682,449238
#define CAN0RFLG 9684,449317
#define CAN0RFLG_RXF 9685,449372
#define CAN0RFLG_OVRIF 9686,449431
#define CAN0RFLG_TSTAT0 9687,449492
#define CAN0RFLG_TSTAT1 9688,449554
#define CAN0RFLG_RSTAT0 9689,449616
#define CAN0RFLG_RSTAT1 9690,449678
#define CAN0RFLG_CSCIF 9691,449740
#define CAN0RFLG_WUPIF 9692,449801
#define CAN0RFLG_TSTAT 9693,449862
#define CAN0RFLG_RSTAT 9694,449932
#define CAN0RFLG_RXF_MASK 9696,450003
#define CAN0RFLG_OVRIF_MASK 9697,450045
#define CAN0RFLG_TSTAT0_MASK 9698,450087
#define CAN0RFLG_TSTAT1_MASK 9699,450129
#define CAN0RFLG_RSTAT0_MASK 9700,450171
#define CAN0RFLG_RSTAT1_MASK 9701,450214
#define CAN0RFLG_CSCIF_MASK 9702,450257
#define CAN0RFLG_WUPIF_MASK 9703,450300
#define CAN0RFLG_TSTAT_MASK 9704,450344
#define CAN0RFLG_TSTAT_BITNUM 9705,450387
#define CAN0RFLG_RSTAT_MASK 9706,450429
#define CAN0RFLG_RSTAT_BITNUM 9707,450472
  byte Byte;9712,450608
    byte RXFIE 9714,450632
    byte OVRIE 9715,450732
    byte TSTATE0 9716,450826
    byte TSTATE1 9717,450930
    byte RSTATE0 9718,451034
    byte RSTATE1 9719,451135
    byte CSCIE 9720,451236
    byte WUPIE 9721,451340
  } Bits;9722,451434
    byte 9724,451455
    byte 9725,451476
    byte grpTSTATE 9726,451497
    byte grpRSTATE 9727,451520
    byte 9728,451543
    byte 9729,451564
  } MergedBits;9730,451585
} CAN0RIERSTR;9731,451601
#define CAN0RIER 9733,451680
#define CAN0RIER_RXFIE 9734,451735
#define CAN0RIER_OVRIE 9735,451796
#define CAN0RIER_TSTATE0 9736,451857
#define CAN0RIER_TSTATE1 9737,451920
#define CAN0RIER_RSTATE0 9738,451983
#define CAN0RIER_RSTATE1 9739,452046
#define CAN0RIER_CSCIE 9740,452109
#define CAN0RIER_WUPIE 9741,452170
#define CAN0RIER_TSTATE 9742,452231
#define CAN0RIER_RSTATE 9743,452302
#define CAN0RIER_RXFIE_MASK 9745,452374
#define CAN0RIER_OVRIE_MASK 9746,452416
#define CAN0RIER_TSTATE0_MASK 9747,452458
#define CAN0RIER_TSTATE1_MASK 9748,452500
#define CAN0RIER_RSTATE0_MASK 9749,452542
#define CAN0RIER_RSTATE1_MASK 9750,452585
#define CAN0RIER_CSCIE_MASK 9751,452628
#define CAN0RIER_WUPIE_MASK 9752,452671
#define CAN0RIER_TSTATE_MASK 9753,452715
#define CAN0RIER_TSTATE_BITNUM 9754,452758
#define CAN0RIER_RSTATE_MASK 9755,452800
#define CAN0RIER_RSTATE_BITNUM 9756,452843
  byte Byte;9761,452970
    byte TXE0 9763,452994
    byte TXE1 9764,453090
    byte TXE2 9765,453186
    byte 9766,453282
    byte 9767,453308
    byte 9768,453334
    byte 9769,453360
    byte 9770,453386
  } Bits;9771,453412
    byte grpTXE 9773,453433
    byte 9774,453454
    byte 9775,453475
    byte 9776,453496
    byte 9777,453517
    byte 9778,453538
  } MergedBits;9779,453559
} CAN0TFLGSTR;9780,453575
#define CAN0TFLG 9782,453654
#define CAN0TFLG_TXE0 9783,453709
#define CAN0TFLG_TXE1 9784,453769
#define CAN0TFLG_TXE2 9785,453829
#define CAN0TFLG_TXE 9786,453889
#define CAN0TFLG_TXE0_MASK 9788,453958
#define CAN0TFLG_TXE1_MASK 9789,454000
#define CAN0TFLG_TXE2_MASK 9790,454042
#define CAN0TFLG_TXE_MASK 9791,454084
#define CAN0TFLG_TXE_BITNUM 9792,454126
  byte Byte;9797,454265
    byte TXEIE0 9799,454289
    byte TXEIE1 9800,454395
    byte TXEIE2 9801,454501
    byte 9802,454607
    byte 9803,454633
    byte 9804,454659
    byte 9805,454685
    byte 9806,454711
  } Bits;9807,454737
    byte grpTXEIE 9809,454758
    byte 9810,454780
    byte 9811,454801
    byte 9812,454822
    byte 9813,454843
    byte 9814,454864
  } MergedBits;9815,454885
} CAN0TIERSTR;9816,454901
#define CAN0TIER 9818,454980
#define CAN0TIER_TXEIE0 9819,455035
#define CAN0TIER_TXEIE1 9820,455097
#define CAN0TIER_TXEIE2 9821,455159
#define CAN0TIER_TXEIE 9822,455221
#define CAN0TIER_TXEIE0_MASK 9824,455292
#define CAN0TIER_TXEIE1_MASK 9825,455334
#define CAN0TIER_TXEIE2_MASK 9826,455376
#define CAN0TIER_TXEIE_MASK 9827,455418
#define CAN0TIER_TXEIE_BITNUM 9828,455460
  byte Byte;9833,455595
    byte ABTRQ0 9835,455619
    byte ABTRQ1 9836,455704
    byte ABTRQ2 9837,455789
    byte 9838,455874
    byte 9839,455900
    byte 9840,455926
    byte 9841,455952
    byte 9842,455978
  } Bits;9843,456004
    byte grpABTRQ 9845,456025
    byte 9846,456047
    byte 9847,456068
    byte 9848,456089
    byte 9849,456110
    byte 9850,456131
  } MergedBits;9851,456152
} CAN0TARQSTR;9852,456168
#define CAN0TARQ 9854,456247
#define CAN0TARQ_ABTRQ0 9855,456302
#define CAN0TARQ_ABTRQ1 9856,456364
#define CAN0TARQ_ABTRQ2 9857,456426
#define CAN0TARQ_ABTRQ 9858,456488
#define CAN0TARQ_ABTRQ0_MASK 9860,456559
#define CAN0TARQ_ABTRQ1_MASK 9861,456601
#define CAN0TARQ_ABTRQ2_MASK 9862,456643
#define CAN0TARQ_ABTRQ_MASK 9863,456685
#define CAN0TARQ_ABTRQ_BITNUM 9864,456727
  byte Byte;9869,456862
    byte ABTAK0 9871,456886
    byte ABTAK1 9872,456975
    byte ABTAK2 9873,457064
    byte 9874,457153
    byte 9875,457179
    byte 9876,457205
    byte 9877,457231
    byte 9878,457257
  } Bits;9879,457283
    byte grpABTAK 9881,457304
    byte 9882,457326
    byte 9883,457347
    byte 9884,457368
    byte 9885,457389
    byte 9886,457410
  } MergedBits;9887,457431
} CAN0TAAKSTR;9888,457447
#define CAN0TAAK 9890,457526
#define CAN0TAAK_ABTAK0 9891,457581
#define CAN0TAAK_ABTAK1 9892,457643
#define CAN0TAAK_ABTAK2 9893,457705
#define CAN0TAAK_ABTAK 9894,457767
#define CAN0TAAK_ABTAK0_MASK 9896,457838
#define CAN0TAAK_ABTAK1_MASK 9897,457880
#define CAN0TAAK_ABTAK2_MASK 9898,457922
#define CAN0TAAK_ABTAK_MASK 9899,457964
#define CAN0TAAK_ABTAK_BITNUM 9900,458006
  byte Byte;9905,458134
    byte TX0 9907,458158
    byte TX1 9908,458252
    byte TX2 9909,458346
    byte 9910,458440
    byte 9911,458466
    byte 9912,458492
    byte 9913,458518
    byte 9914,458544
  } Bits;9915,458570
    byte grpTX 9917,458591
    byte 9918,458612
    byte 9919,458633
    byte 9920,458654
    byte 9921,458675
    byte 9922,458696
  } MergedBits;9923,458717
} CAN0TBSELSTR;9924,458733
#define CAN0TBSEL 9926,458815
#define CAN0TBSEL_TX0 9927,458871
#define CAN0TBSEL_TX1 9928,458931
#define CAN0TBSEL_TX2 9929,458991
#define CAN0TBSEL_TX 9930,459051
#define CAN0TBSEL_TX0_MASK 9932,459120
#define CAN0TBSEL_TX1_MASK 9933,459162
#define CAN0TBSEL_TX2_MASK 9934,459204
#define CAN0TBSEL_TX_MASK 9935,459246
#define CAN0TBSEL_TX_BITNUM 9936,459288
  byte Byte;9941,459428
    byte IDHIT0 9943,459452
    byte IDHIT1 9944,459559
    byte IDHIT2 9945,459666
    byte 9946,459773
    byte IDAM0 9947,459799
    byte IDAM1 9948,459897
    byte 9949,459995
    byte 9950,460021
  } Bits;9951,460047
    byte grpIDHIT 9953,460068
    byte 9954,460090
    byte grpIDAM 9955,460111
    byte 9956,460132
    byte 9957,460153
  } MergedBits;9958,460174
} CAN0IDACSTR;9959,460190
#define CAN0IDAC 9961,460269
#define CAN0IDAC_IDHIT0 9962,460324
#define CAN0IDAC_IDHIT1 9963,460386
#define CAN0IDAC_IDHIT2 9964,460448
#define CAN0IDAC_IDAM0 9965,460510
#define CAN0IDAC_IDAM1 9966,460571
#define CAN0IDAC_IDHIT 9967,460632
#define CAN0IDAC_IDAM 9968,460702
#define CAN0IDAC_IDHIT0_MASK 9970,460772
#define CAN0IDAC_IDHIT1_MASK 9971,460814
#define CAN0IDAC_IDHIT2_MASK 9972,460856
#define CAN0IDAC_IDAM0_MASK 9973,460898
#define CAN0IDAC_IDAM1_MASK 9974,460941
#define CAN0IDAC_IDHIT_MASK 9975,460984
#define CAN0IDAC_IDHIT_BITNUM 9976,461026
#define CAN0IDAC_IDAM_MASK 9977,461068
#define CAN0IDAC_IDAM_BITNUM 9978,461111
  byte Byte;9983,461244
    byte RXERR0 9985,461268
    byte RXERR1 9986,461343
    byte RXERR2 9987,461418
    byte RXERR3 9988,461493
    byte RXERR4 9989,461568
    byte RXERR5 9990,461643
    byte RXERR6 9991,461718
    byte RXERR7 9992,461793
  } Bits;9993,461868
} CAN0RXERRSTR;9994,461878
#define CAN0RXERR 9996,461960
#define CAN0RXERR_RXERR0 9997,462016
#define CAN0RXERR_RXERR1 9998,462079
#define CAN0RXERR_RXERR2 9999,462142
#define CAN0RXERR_RXERR3 10000,462205
#define CAN0RXERR_RXERR4 10001,462268
#define CAN0RXERR_RXERR5 10002,462331
#define CAN0RXERR_RXERR6 10003,462394
#define CAN0RXERR_RXERR7 10004,462457
#define CAN0RXERR_RXERR0_MASK 10006,462521
#define CAN0RXERR_RXERR1_MASK 10007,462563
#define CAN0RXERR_RXERR2_MASK 10008,462605
#define CAN0RXERR_RXERR3_MASK 10009,462647
#define CAN0RXERR_RXERR4_MASK 10010,462689
#define CAN0RXERR_RXERR5_MASK 10011,462732
#define CAN0RXERR_RXERR6_MASK 10012,462775
#define CAN0RXERR_RXERR7_MASK 10013,462818
  byte Byte;10018,462954
    byte TXERR0 10020,462978
    byte TXERR1 10021,463053
    byte TXERR2 10022,463128
    byte TXERR3 10023,463203
    byte TXERR4 10024,463278
    byte TXERR5 10025,463353
    byte TXERR6 10026,463428
    byte TXERR7 10027,463503
  } Bits;10028,463578
} CAN0TXERRSTR;10029,463588
#define CAN0TXERR 10031,463670
#define CAN0TXERR_TXERR0 10032,463726
#define CAN0TXERR_TXERR1 10033,463789
#define CAN0TXERR_TXERR2 10034,463852
#define CAN0TXERR_TXERR3 10035,463915
#define CAN0TXERR_TXERR4 10036,463978
#define CAN0TXERR_TXERR5 10037,464041
#define CAN0TXERR_TXERR6 10038,464104
#define CAN0TXERR_TXERR7 10039,464167
#define CAN0TXERR_TXERR0_MASK 10041,464231
#define CAN0TXERR_TXERR1_MASK 10042,464273
#define CAN0TXERR_TXERR2_MASK 10043,464315
#define CAN0TXERR_TXERR3_MASK 10044,464357
#define CAN0TXERR_TXERR4_MASK 10045,464399
#define CAN0TXERR_TXERR5_MASK 10046,464442
#define CAN0TXERR_TXERR6_MASK 10047,464485
#define CAN0TXERR_TXERR7_MASK 10048,464528
  byte Byte;10053,464665
    byte AC0 10055,464689
    byte AC1 10056,464780
    byte AC2 10057,464871
    byte AC3 10058,464962
    byte AC4 10059,465053
    byte AC5 10060,465144
    byte AC6 10061,465235
    byte AC7 10062,465326
  } Bits;10063,465417
} CAN0IDAR0STR;10064,465427
#define CAN0IDAR0 10066,465509
#define CAN0IDAR0_AC0 10067,465565
#define CAN0IDAR0_AC1 10068,465625
#define CAN0IDAR0_AC2 10069,465685
#define CAN0IDAR0_AC3 10070,465745
#define CAN0IDAR0_AC4 10071,465805
#define CAN0IDAR0_AC5 10072,465865
#define CAN0IDAR0_AC6 10073,465925
#define CAN0IDAR0_AC7 10074,465985
#define CAN0IDAR_ARR 10076,466106
#define CAN0IDAR0_AC0_MASK 10078,466178
#define CAN0IDAR0_AC1_MASK 10079,466220
#define CAN0IDAR0_AC2_MASK 10080,466262
#define CAN0IDAR0_AC3_MASK 10081,466304
#define CAN0IDAR0_AC4_MASK 10082,466346
#define CAN0IDAR0_AC5_MASK 10083,466389
#define CAN0IDAR0_AC6_MASK 10084,466432
#define CAN0IDAR0_AC7_MASK 10085,466475
  byte Byte;10090,466612
    byte AC0 10092,466636
    byte AC1 10093,466727
    byte AC2 10094,466818
    byte AC3 10095,466909
    byte AC4 10096,467000
    byte AC5 10097,467091
    byte AC6 10098,467182
    byte AC7 10099,467273
  } Bits;10100,467364
} CAN0IDAR1STR;10101,467374
#define CAN0IDAR1 10103,467456
#define CAN0IDAR1_AC0 10104,467512
#define CAN0IDAR1_AC1 10105,467572
#define CAN0IDAR1_AC2 10106,467632
#define CAN0IDAR1_AC3 10107,467692
#define CAN0IDAR1_AC4 10108,467752
#define CAN0IDAR1_AC5 10109,467812
#define CAN0IDAR1_AC6 10110,467872
#define CAN0IDAR1_AC7 10111,467932
#define CAN0IDAR1_AC0_MASK 10113,467993
#define CAN0IDAR1_AC1_MASK 10114,468035
#define CAN0IDAR1_AC2_MASK 10115,468077
#define CAN0IDAR1_AC3_MASK 10116,468119
#define CAN0IDAR1_AC4_MASK 10117,468161
#define CAN0IDAR1_AC5_MASK 10118,468204
#define CAN0IDAR1_AC6_MASK 10119,468247
#define CAN0IDAR1_AC7_MASK 10120,468290
  byte Byte;10125,468427
    byte AC0 10127,468451
    byte AC1 10128,468542
    byte AC2 10129,468633
    byte AC3 10130,468724
    byte AC4 10131,468815
    byte AC5 10132,468906
    byte AC6 10133,468997
    byte AC7 10134,469088
  } Bits;10135,469179
} CAN0IDAR2STR;10136,469189
#define CAN0IDAR2 10138,469271
#define CAN0IDAR2_AC0 10139,469327
#define CAN0IDAR2_AC1 10140,469387
#define CAN0IDAR2_AC2 10141,469447
#define CAN0IDAR2_AC3 10142,469507
#define CAN0IDAR2_AC4 10143,469567
#define CAN0IDAR2_AC5 10144,469627
#define CAN0IDAR2_AC6 10145,469687
#define CAN0IDAR2_AC7 10146,469747
#define CAN0IDAR2_AC0_MASK 10148,469808
#define CAN0IDAR2_AC1_MASK 10149,469850
#define CAN0IDAR2_AC2_MASK 10150,469892
#define CAN0IDAR2_AC3_MASK 10151,469934
#define CAN0IDAR2_AC4_MASK 10152,469976
#define CAN0IDAR2_AC5_MASK 10153,470019
#define CAN0IDAR2_AC6_MASK 10154,470062
#define CAN0IDAR2_AC7_MASK 10155,470105
  byte Byte;10160,470242
    byte AC0 10162,470266
    byte AC1 10163,470357
    byte AC2 10164,470448
    byte AC3 10165,470539
    byte AC4 10166,470630
    byte AC5 10167,470721
    byte AC6 10168,470812
    byte AC7 10169,470903
  } Bits;10170,470994
} CAN0IDAR3STR;10171,471004
#define CAN0IDAR3 10173,471086
#define CAN0IDAR3_AC0 10174,471142
#define CAN0IDAR3_AC1 10175,471202
#define CAN0IDAR3_AC2 10176,471262
#define CAN0IDAR3_AC3 10177,471322
#define CAN0IDAR3_AC4 10178,471382
#define CAN0IDAR3_AC5 10179,471442
#define CAN0IDAR3_AC6 10180,471502
#define CAN0IDAR3_AC7 10181,471562
#define CAN0IDAR3_AC0_MASK 10183,471623
#define CAN0IDAR3_AC1_MASK 10184,471665
#define CAN0IDAR3_AC2_MASK 10185,471707
#define CAN0IDAR3_AC3_MASK 10186,471749
#define CAN0IDAR3_AC4_MASK 10187,471791
#define CAN0IDAR3_AC5_MASK 10188,471834
#define CAN0IDAR3_AC6_MASK 10189,471877
#define CAN0IDAR3_AC7_MASK 10190,471920
  byte Byte;10195,472051
    byte AM0 10197,472075
    byte AM1 10198,472166
    byte AM2 10199,472257
    byte AM3 10200,472348
    byte AM4 10201,472439
    byte AM5 10202,472530
    byte AM6 10203,472621
    byte AM7 10204,472712
  } Bits;10205,472803
} CAN0IDMR0STR;10206,472813
#define CAN0IDMR0 10208,472895
#define CAN0IDMR0_AM0 10209,472951
#define CAN0IDMR0_AM1 10210,473011
#define CAN0IDMR0_AM2 10211,473071
#define CAN0IDMR0_AM3 10212,473131
#define CAN0IDMR0_AM4 10213,473191
#define CAN0IDMR0_AM5 10214,473251
#define CAN0IDMR0_AM6 10215,473311
#define CAN0IDMR0_AM7 10216,473371
#define CAN0IDMR_ARR 10218,473492
#define CAN0IDMR0_AM0_MASK 10220,473564
#define CAN0IDMR0_AM1_MASK 10221,473606
#define CAN0IDMR0_AM2_MASK 10222,473648
#define CAN0IDMR0_AM3_MASK 10223,473690
#define CAN0IDMR0_AM4_MASK 10224,473732
#define CAN0IDMR0_AM5_MASK 10225,473775
#define CAN0IDMR0_AM6_MASK 10226,473818
#define CAN0IDMR0_AM7_MASK 10227,473861
  byte Byte;10232,473992
    byte AM0 10234,474016
    byte AM1 10235,474107
    byte AM2 10236,474198
    byte AM3 10237,474289
    byte AM4 10238,474380
    byte AM5 10239,474471
    byte AM6 10240,474562
    byte AM7 10241,474653
  } Bits;10242,474744
} CAN0IDMR1STR;10243,474754
#define CAN0IDMR1 10245,474836
#define CAN0IDMR1_AM0 10246,474892
#define CAN0IDMR1_AM1 10247,474952
#define CAN0IDMR1_AM2 10248,475012
#define CAN0IDMR1_AM3 10249,475072
#define CAN0IDMR1_AM4 10250,475132
#define CAN0IDMR1_AM5 10251,475192
#define CAN0IDMR1_AM6 10252,475252
#define CAN0IDMR1_AM7 10253,475312
#define CAN0IDMR1_AM0_MASK 10255,475373
#define CAN0IDMR1_AM1_MASK 10256,475415
#define CAN0IDMR1_AM2_MASK 10257,475457
#define CAN0IDMR1_AM3_MASK 10258,475499
#define CAN0IDMR1_AM4_MASK 10259,475541
#define CAN0IDMR1_AM5_MASK 10260,475584
#define CAN0IDMR1_AM6_MASK 10261,475627
#define CAN0IDMR1_AM7_MASK 10262,475670
  byte Byte;10267,475801
    byte AM0 10269,475825
    byte AM1 10270,475916
    byte AM2 10271,476007
    byte AM3 10272,476098
    byte AM4 10273,476189
    byte AM5 10274,476280
    byte AM6 10275,476371
    byte AM7 10276,476462
  } Bits;10277,476553
} CAN0IDMR2STR;10278,476563
#define CAN0IDMR2 10280,476645
#define CAN0IDMR2_AM0 10281,476701
#define CAN0IDMR2_AM1 10282,476761
#define CAN0IDMR2_AM2 10283,476821
#define CAN0IDMR2_AM3 10284,476881
#define CAN0IDMR2_AM4 10285,476941
#define CAN0IDMR2_AM5 10286,477001
#define CAN0IDMR2_AM6 10287,477061
#define CAN0IDMR2_AM7 10288,477121
#define CAN0IDMR2_AM0_MASK 10290,477182
#define CAN0IDMR2_AM1_MASK 10291,477224
#define CAN0IDMR2_AM2_MASK 10292,477266
#define CAN0IDMR2_AM3_MASK 10293,477308
#define CAN0IDMR2_AM4_MASK 10294,477350
#define CAN0IDMR2_AM5_MASK 10295,477393
#define CAN0IDMR2_AM6_MASK 10296,477436
#define CAN0IDMR2_AM7_MASK 10297,477479
  byte Byte;10302,477610
    byte AM0 10304,477634
    byte AM1 10305,477725
    byte AM2 10306,477816
    byte AM3 10307,477907
    byte AM4 10308,477998
    byte AM5 10309,478089
    byte AM6 10310,478180
    byte AM7 10311,478271
  } Bits;10312,478362
} CAN0IDMR3STR;10313,478372
#define CAN0IDMR3 10315,478454
#define CAN0IDMR3_AM0 10316,478510
#define CAN0IDMR3_AM1 10317,478570
#define CAN0IDMR3_AM2 10318,478630
#define CAN0IDMR3_AM3 10319,478690
#define CAN0IDMR3_AM4 10320,478750
#define CAN0IDMR3_AM5 10321,478810
#define CAN0IDMR3_AM6 10322,478870
#define CAN0IDMR3_AM7 10323,478930
#define CAN0IDMR3_AM0_MASK 10325,478991
#define CAN0IDMR3_AM1_MASK 10326,479033
#define CAN0IDMR3_AM2_MASK 10327,479075
#define CAN0IDMR3_AM3_MASK 10328,479117
#define CAN0IDMR3_AM4_MASK 10329,479159
#define CAN0IDMR3_AM5_MASK 10330,479202
#define CAN0IDMR3_AM6_MASK 10331,479245
#define CAN0IDMR3_AM7_MASK 10332,479288
  byte Byte;10337,479425
    byte AC0 10339,479449
    byte AC1 10340,479540
    byte AC2 10341,479631
    byte AC3 10342,479722
    byte AC4 10343,479813
    byte AC5 10344,479904
    byte AC6 10345,479995
    byte AC7 10346,480086
  } Bits;10347,480177
} CAN0IDAR4STR;10348,480187
#define CAN0IDAR4 10350,480269
#define CAN0IDAR4_AC0 10351,480325
#define CAN0IDAR4_AC1 10352,480385
#define CAN0IDAR4_AC2 10353,480445
#define CAN0IDAR4_AC3 10354,480505
#define CAN0IDAR4_AC4 10355,480565
#define CAN0IDAR4_AC5 10356,480625
#define CAN0IDAR4_AC6 10357,480685
#define CAN0IDAR4_AC7 10358,480745
#define CAN0IDAR4_AC0_MASK 10360,480806
#define CAN0IDAR4_AC1_MASK 10361,480848
#define CAN0IDAR4_AC2_MASK 10362,480890
#define CAN0IDAR4_AC3_MASK 10363,480932
#define CAN0IDAR4_AC4_MASK 10364,480974
#define CAN0IDAR4_AC5_MASK 10365,481017
#define CAN0IDAR4_AC6_MASK 10366,481060
#define CAN0IDAR4_AC7_MASK 10367,481103
  byte Byte;10372,481240
    byte AC0 10374,481264
    byte AC1 10375,481355
    byte AC2 10376,481446
    byte AC3 10377,481537
    byte AC4 10378,481628
    byte AC5 10379,481719
    byte AC6 10380,481810
    byte AC7 10381,481901
  } Bits;10382,481992
} CAN0IDAR5STR;10383,482002
#define CAN0IDAR5 10385,482084
#define CAN0IDAR5_AC0 10386,482140
#define CAN0IDAR5_AC1 10387,482200
#define CAN0IDAR5_AC2 10388,482260
#define CAN0IDAR5_AC3 10389,482320
#define CAN0IDAR5_AC4 10390,482380
#define CAN0IDAR5_AC5 10391,482440
#define CAN0IDAR5_AC6 10392,482500
#define CAN0IDAR5_AC7 10393,482560
#define CAN0IDAR5_AC0_MASK 10395,482621
#define CAN0IDAR5_AC1_MASK 10396,482663
#define CAN0IDAR5_AC2_MASK 10397,482705
#define CAN0IDAR5_AC3_MASK 10398,482747
#define CAN0IDAR5_AC4_MASK 10399,482789
#define CAN0IDAR5_AC5_MASK 10400,482832
#define CAN0IDAR5_AC6_MASK 10401,482875
#define CAN0IDAR5_AC7_MASK 10402,482918
  byte Byte;10407,483055
    byte AC0 10409,483079
    byte AC1 10410,483170
    byte AC2 10411,483261
    byte AC3 10412,483352
    byte AC4 10413,483443
    byte AC5 10414,483534
    byte AC6 10415,483625
    byte AC7 10416,483716
  } Bits;10417,483807
} CAN0IDAR6STR;10418,483817
#define CAN0IDAR6 10420,483899
#define CAN0IDAR6_AC0 10421,483955
#define CAN0IDAR6_AC1 10422,484015
#define CAN0IDAR6_AC2 10423,484075
#define CAN0IDAR6_AC3 10424,484135
#define CAN0IDAR6_AC4 10425,484195
#define CAN0IDAR6_AC5 10426,484255
#define CAN0IDAR6_AC6 10427,484315
#define CAN0IDAR6_AC7 10428,484375
#define CAN0IDAR6_AC0_MASK 10430,484436
#define CAN0IDAR6_AC1_MASK 10431,484478
#define CAN0IDAR6_AC2_MASK 10432,484520
#define CAN0IDAR6_AC3_MASK 10433,484562
#define CAN0IDAR6_AC4_MASK 10434,484604
#define CAN0IDAR6_AC5_MASK 10435,484647
#define CAN0IDAR6_AC6_MASK 10436,484690
#define CAN0IDAR6_AC7_MASK 10437,484733
  byte Byte;10442,484870
    byte AC0 10444,484894
    byte AC1 10445,484985
    byte AC2 10446,485076
    byte AC3 10447,485167
    byte AC4 10448,485258
    byte AC5 10449,485349
    byte AC6 10450,485440
    byte AC7 10451,485531
  } Bits;10452,485622
} CAN0IDAR7STR;10453,485632
#define CAN0IDAR7 10455,485714
#define CAN0IDAR7_AC0 10456,485770
#define CAN0IDAR7_AC1 10457,485830
#define CAN0IDAR7_AC2 10458,485890
#define CAN0IDAR7_AC3 10459,485950
#define CAN0IDAR7_AC4 10460,486010
#define CAN0IDAR7_AC5 10461,486070
#define CAN0IDAR7_AC6 10462,486130
#define CAN0IDAR7_AC7 10463,486190
#define CAN0IDAR7_AC0_MASK 10465,486251
#define CAN0IDAR7_AC1_MASK 10466,486293
#define CAN0IDAR7_AC2_MASK 10467,486335
#define CAN0IDAR7_AC3_MASK 10468,486377
#define CAN0IDAR7_AC4_MASK 10469,486419
#define CAN0IDAR7_AC5_MASK 10470,486462
#define CAN0IDAR7_AC6_MASK 10471,486505
#define CAN0IDAR7_AC7_MASK 10472,486548
  byte Byte;10477,486679
    byte AM0 10479,486703
    byte AM1 10480,486794
    byte AM2 10481,486885
    byte AM3 10482,486976
    byte AM4 10483,487067
    byte AM5 10484,487158
    byte AM6 10485,487249
    byte AM7 10486,487340
  } Bits;10487,487431
} CAN0IDMR4STR;10488,487441
#define CAN0IDMR4 10490,487523
#define CAN0IDMR4_AM0 10491,487579
#define CAN0IDMR4_AM1 10492,487639
#define CAN0IDMR4_AM2 10493,487699
#define CAN0IDMR4_AM3 10494,487759
#define CAN0IDMR4_AM4 10495,487819
#define CAN0IDMR4_AM5 10496,487879
#define CAN0IDMR4_AM6 10497,487939
#define CAN0IDMR4_AM7 10498,487999
#define CAN0IDMR4_AM0_MASK 10500,488060
#define CAN0IDMR4_AM1_MASK 10501,488102
#define CAN0IDMR4_AM2_MASK 10502,488144
#define CAN0IDMR4_AM3_MASK 10503,488186
#define CAN0IDMR4_AM4_MASK 10504,488228
#define CAN0IDMR4_AM5_MASK 10505,488271
#define CAN0IDMR4_AM6_MASK 10506,488314
#define CAN0IDMR4_AM7_MASK 10507,488357
  byte Byte;10512,488488
    byte AM0 10514,488512
    byte AM1 10515,488603
    byte AM2 10516,488694
    byte AM3 10517,488785
    byte AM4 10518,488876
    byte AM5 10519,488967
    byte AM6 10520,489058
    byte AM7 10521,489149
  } Bits;10522,489240
} CAN0IDMR5STR;10523,489250
#define CAN0IDMR5 10525,489332
#define CAN0IDMR5_AM0 10526,489388
#define CAN0IDMR5_AM1 10527,489448
#define CAN0IDMR5_AM2 10528,489508
#define CAN0IDMR5_AM3 10529,489568
#define CAN0IDMR5_AM4 10530,489628
#define CAN0IDMR5_AM5 10531,489688
#define CAN0IDMR5_AM6 10532,489748
#define CAN0IDMR5_AM7 10533,489808
#define CAN0IDMR5_AM0_MASK 10535,489869
#define CAN0IDMR5_AM1_MASK 10536,489911
#define CAN0IDMR5_AM2_MASK 10537,489953
#define CAN0IDMR5_AM3_MASK 10538,489995
#define CAN0IDMR5_AM4_MASK 10539,490037
#define CAN0IDMR5_AM5_MASK 10540,490080
#define CAN0IDMR5_AM6_MASK 10541,490123
#define CAN0IDMR5_AM7_MASK 10542,490166
  byte Byte;10547,490297
    byte AM0 10549,490321
    byte AM1 10550,490412
    byte AM2 10551,490503
    byte AM3 10552,490594
    byte AM4 10553,490685
    byte AM5 10554,490776
    byte AM6 10555,490867
    byte AM7 10556,490958
  } Bits;10557,491049
} CAN0IDMR6STR;10558,491059
#define CAN0IDMR6 10560,491141
#define CAN0IDMR6_AM0 10561,491197
#define CAN0IDMR6_AM1 10562,491257
#define CAN0IDMR6_AM2 10563,491317
#define CAN0IDMR6_AM3 10564,491377
#define CAN0IDMR6_AM4 10565,491437
#define CAN0IDMR6_AM5 10566,491497
#define CAN0IDMR6_AM6 10567,491557
#define CAN0IDMR6_AM7 10568,491617
#define CAN0IDMR6_AM0_MASK 10570,491678
#define CAN0IDMR6_AM1_MASK 10571,491720
#define CAN0IDMR6_AM2_MASK 10572,491762
#define CAN0IDMR6_AM3_MASK 10573,491804
#define CAN0IDMR6_AM4_MASK 10574,491846
#define CAN0IDMR6_AM5_MASK 10575,491889
#define CAN0IDMR6_AM6_MASK 10576,491932
#define CAN0IDMR6_AM7_MASK 10577,491975
  byte Byte;10582,492106
    byte AM0 10584,492130
    byte AM1 10585,492221
    byte AM2 10586,492312
    byte AM3 10587,492403
    byte AM4 10588,492494
    byte AM5 10589,492585
    byte AM6 10590,492676
    byte AM7 10591,492767
  } Bits;10592,492858
} CAN0IDMR7STR;10593,492868
#define CAN0IDMR7 10595,492950
#define CAN0IDMR7_AM0 10596,493006
#define CAN0IDMR7_AM1 10597,493066
#define CAN0IDMR7_AM2 10598,493126
#define CAN0IDMR7_AM3 10599,493186
#define CAN0IDMR7_AM4 10600,493246
#define CAN0IDMR7_AM5 10601,493306
#define CAN0IDMR7_AM6 10602,493366
#define CAN0IDMR7_AM7 10603,493426
#define CAN0IDMR7_AM0_MASK 10605,493487
#define CAN0IDMR7_AM1_MASK 10606,493529
#define CAN0IDMR7_AM2_MASK 10607,493571
#define CAN0IDMR7_AM3_MASK 10608,493613
#define CAN0IDMR7_AM4_MASK 10609,493655
#define CAN0IDMR7_AM5_MASK 10610,493698
#define CAN0IDMR7_AM6_MASK 10611,493741
#define CAN0IDMR7_AM7_MASK 10612,493784
  byte Byte;10617,493919
    byte ID21 10619,493943
    byte ID22 10620,494046
    byte ID23 10621,494149
    byte ID24 10622,494252
    byte ID25 10623,494355
    byte ID26 10624,494458
    byte ID27 10625,494561
    byte ID28 10626,494664
  } Bits;10627,494767
} CAN0RXIDR0STR;10628,494777
#define CAN0RXIDR0 10630,494862
#define CAN0RXIDR0_ID21 10631,494919
#define CAN0RXIDR0_ID22 10632,494981
#define CAN0RXIDR0_ID23 10633,495043
#define CAN0RXIDR0_ID24 10634,495105
#define CAN0RXIDR0_ID25 10635,495167
#define CAN0RXIDR0_ID26 10636,495229
#define CAN0RXIDR0_ID27 10637,495291
#define CAN0RXIDR0_ID28 10638,495353
#define CAN0RXIDR_ARR 10640,495478
#define CAN0RXIDR0_ID21_MASK 10642,495551
#define CAN0RXIDR0_ID22_MASK 10643,495593
#define CAN0RXIDR0_ID23_MASK 10644,495635
#define CAN0RXIDR0_ID24_MASK 10645,495677
#define CAN0RXIDR0_ID25_MASK 10646,495719
#define CAN0RXIDR0_ID26_MASK 10647,495762
#define CAN0RXIDR0_ID27_MASK 10648,495805
#define CAN0RXIDR0_ID28_MASK 10649,495848
  byte Byte;10654,495983
    byte ID15 10656,496007
    byte ID16 10657,496110
    byte ID17 10658,496213
    byte IDE 10659,496316
    byte SRR 10660,496397
    byte ID18 10661,496492
    byte ID19 10662,496595
    byte ID20 10663,496698
  } Bits;10664,496801
    byte grpID_15 10666,496822
    byte 10667,496844
    byte 10668,496865
    byte grpID_18 10669,496886
  } MergedBits;10670,496908
} CAN0RXIDR1STR;10671,496924
#define CAN0RXIDR1 10673,497009
#define CAN0RXIDR1_ID15 10674,497066
#define CAN0RXIDR1_ID16 10675,497128
#define CAN0RXIDR1_ID17 10676,497190
#define CAN0RXIDR1_IDE 10677,497252
#define CAN0RXIDR1_SRR 10678,497313
#define CAN0RXIDR1_ID18 10679,497374
#define CAN0RXIDR1_ID19 10680,497436
#define CAN0RXIDR1_ID20 10681,497498
#define CAN0RXIDR1_ID_15 10682,497560
#define CAN0RXIDR1_ID_18 10683,497632
#define CAN0RXIDR1_ID 10684,497704
#define CAN0RXIDR1_ID15_MASK 10686,497762
#define CAN0RXIDR1_ID16_MASK 10687,497804
#define CAN0RXIDR1_ID17_MASK 10688,497846
#define CAN0RXIDR1_IDE_MASK 10689,497888
#define CAN0RXIDR1_SRR_MASK 10690,497930
#define CAN0RXIDR1_ID18_MASK 10691,497973
#define CAN0RXIDR1_ID19_MASK 10692,498016
#define CAN0RXIDR1_ID20_MASK 10693,498059
#define CAN0RXIDR1_ID_15_MASK 10694,498103
#define CAN0RXIDR1_ID_15_BITNUM 10695,498145
#define CAN0RXIDR1_ID_18_MASK 10696,498187
#define CAN0RXIDR1_ID_18_BITNUM 10697,498231
  byte Byte;10702,498364
    byte ID7 10704,498388
    byte ID8 10705,498490
    byte ID9 10706,498592
    byte ID10 10707,498694
    byte ID11 10708,498797
    byte ID12 10709,498900
    byte ID13 10710,499003
    byte ID14 10711,499106
  } Bits;10712,499209
} CAN0RXIDR2STR;10713,499219
#define CAN0RXIDR2 10715,499304
#define CAN0RXIDR2_ID7 10716,499361
#define CAN0RXIDR2_ID8 10717,499422
#define CAN0RXIDR2_ID9 10718,499483
#define CAN0RXIDR2_ID10 10719,499544
#define CAN0RXIDR2_ID11 10720,499606
#define CAN0RXIDR2_ID12 10721,499668
#define CAN0RXIDR2_ID13 10722,499730
#define CAN0RXIDR2_ID14 10723,499792
#define CAN0RXIDR2_ID7_MASK 10725,499855
#define CAN0RXIDR2_ID8_MASK 10726,499897
#define CAN0RXIDR2_ID9_MASK 10727,499939
#define CAN0RXIDR2_ID10_MASK 10728,499981
#define CAN0RXIDR2_ID11_MASK 10729,500023
#define CAN0RXIDR2_ID12_MASK 10730,500066
#define CAN0RXIDR2_ID13_MASK 10731,500109
#define CAN0RXIDR2_ID14_MASK 10732,500152
  byte Byte;10737,500287
    byte RTR 10739,500311
    byte ID0 10740,500408
    byte ID1 10741,500510
    byte ID2 10742,500612
    byte ID3 10743,500714
    byte ID4 10744,500816
    byte ID5 10745,500918
    byte ID6 10746,501020
  } Bits;10747,501122
    byte 10749,501143
    byte grpID 10750,501164
  } MergedBits;10751,501185
} CAN0RXIDR3STR;10752,501201
#define CAN0RXIDR3 10754,501286
#define CAN0RXIDR3_RTR 10755,501343
#define CAN0RXIDR3_ID0 10756,501404
#define CAN0RXIDR3_ID1 10757,501465
#define CAN0RXIDR3_ID2 10758,501526
#define CAN0RXIDR3_ID3 10759,501587
#define CAN0RXIDR3_ID4 10760,501648
#define CAN0RXIDR3_ID5 10761,501709
#define CAN0RXIDR3_ID6 10762,501770
#define CAN0RXIDR3_ID 10763,501831
#define CAN0RXIDR3_RTR_MASK 10765,501901
#define CAN0RXIDR3_ID0_MASK 10766,501943
#define CAN0RXIDR3_ID1_MASK 10767,501985
#define CAN0RXIDR3_ID2_MASK 10768,502027
#define CAN0RXIDR3_ID3_MASK 10769,502069
#define CAN0RXIDR3_ID4_MASK 10770,502112
#define CAN0RXIDR3_ID5_MASK 10771,502155
#define CAN0RXIDR3_ID6_MASK 10772,502198
#define CAN0RXIDR3_ID_MASK 10773,502242
#define CAN0RXIDR3_ID_BITNUM 10774,502286
  byte Byte;10779,502421
    byte DB0 10781,502445
    byte DB1 10782,502525
    byte DB2 10783,502605
    byte DB3 10784,502685
    byte DB4 10785,502765
    byte DB5 10786,502845
    byte DB6 10787,502925
    byte DB7 10788,503005
  } Bits;10789,503085
} CAN0RXDSR0STR;10790,503095
#define CAN0RXDSR0 10792,503180
#define CAN0RXDSR0_DB0 10793,503237
#define CAN0RXDSR0_DB1 10794,503298
#define CAN0RXDSR0_DB2 10795,503359
#define CAN0RXDSR0_DB3 10796,503420
#define CAN0RXDSR0_DB4 10797,503481
#define CAN0RXDSR0_DB5 10798,503542
#define CAN0RXDSR0_DB6 10799,503603
#define CAN0RXDSR0_DB7 10800,503664
#define CAN0RXDSR_ARR 10802,503788
#define CAN0RXDSR0_DB0_MASK 10804,503861
#define CAN0RXDSR0_DB1_MASK 10805,503903
#define CAN0RXDSR0_DB2_MASK 10806,503945
#define CAN0RXDSR0_DB3_MASK 10807,503987
#define CAN0RXDSR0_DB4_MASK 10808,504029
#define CAN0RXDSR0_DB5_MASK 10809,504072
#define CAN0RXDSR0_DB6_MASK 10810,504115
#define CAN0RXDSR0_DB7_MASK 10811,504158
  byte Byte;10816,504295
    byte DB0 10818,504319
    byte DB1 10819,504399
    byte DB2 10820,504479
    byte DB3 10821,504559
    byte DB4 10822,504639
    byte DB5 10823,504719
    byte DB6 10824,504799
    byte DB7 10825,504879
  } Bits;10826,504959
} CAN0RXDSR1STR;10827,504969
#define CAN0RXDSR1 10829,505054
#define CAN0RXDSR1_DB0 10830,505111
#define CAN0RXDSR1_DB1 10831,505172
#define CAN0RXDSR1_DB2 10832,505233
#define CAN0RXDSR1_DB3 10833,505294
#define CAN0RXDSR1_DB4 10834,505355
#define CAN0RXDSR1_DB5 10835,505416
#define CAN0RXDSR1_DB6 10836,505477
#define CAN0RXDSR1_DB7 10837,505538
#define CAN0RXDSR1_DB0_MASK 10839,505600
#define CAN0RXDSR1_DB1_MASK 10840,505642
#define CAN0RXDSR1_DB2_MASK 10841,505684
#define CAN0RXDSR1_DB3_MASK 10842,505726
#define CAN0RXDSR1_DB4_MASK 10843,505768
#define CAN0RXDSR1_DB5_MASK 10844,505811
#define CAN0RXDSR1_DB6_MASK 10845,505854
#define CAN0RXDSR1_DB7_MASK 10846,505897
  byte Byte;10851,506034
    byte DB0 10853,506058
    byte DB1 10854,506138
    byte DB2 10855,506218
    byte DB3 10856,506298
    byte DB4 10857,506378
    byte DB5 10858,506458
    byte DB6 10859,506538
    byte DB7 10860,506618
  } Bits;10861,506698
} CAN0RXDSR2STR;10862,506708
#define CAN0RXDSR2 10864,506793
#define CAN0RXDSR2_DB0 10865,506850
#define CAN0RXDSR2_DB1 10866,506911
#define CAN0RXDSR2_DB2 10867,506972
#define CAN0RXDSR2_DB3 10868,507033
#define CAN0RXDSR2_DB4 10869,507094
#define CAN0RXDSR2_DB5 10870,507155
#define CAN0RXDSR2_DB6 10871,507216
#define CAN0RXDSR2_DB7 10872,507277
#define CAN0RXDSR2_DB0_MASK 10874,507339
#define CAN0RXDSR2_DB1_MASK 10875,507381
#define CAN0RXDSR2_DB2_MASK 10876,507423
#define CAN0RXDSR2_DB3_MASK 10877,507465
#define CAN0RXDSR2_DB4_MASK 10878,507507
#define CAN0RXDSR2_DB5_MASK 10879,507550
#define CAN0RXDSR2_DB6_MASK 10880,507593
#define CAN0RXDSR2_DB7_MASK 10881,507636
  byte Byte;10886,507773
    byte DB0 10888,507797
    byte DB1 10889,507877
    byte DB2 10890,507957
    byte DB3 10891,508037
    byte DB4 10892,508117
    byte DB5 10893,508197
    byte DB6 10894,508277
    byte DB7 10895,508357
  } Bits;10896,508437
} CAN0RXDSR3STR;10897,508447
#define CAN0RXDSR3 10899,508532
#define CAN0RXDSR3_DB0 10900,508589
#define CAN0RXDSR3_DB1 10901,508650
#define CAN0RXDSR3_DB2 10902,508711
#define CAN0RXDSR3_DB3 10903,508772
#define CAN0RXDSR3_DB4 10904,508833
#define CAN0RXDSR3_DB5 10905,508894
#define CAN0RXDSR3_DB6 10906,508955
#define CAN0RXDSR3_DB7 10907,509016
#define CAN0RXDSR3_DB0_MASK 10909,509078
#define CAN0RXDSR3_DB1_MASK 10910,509120
#define CAN0RXDSR3_DB2_MASK 10911,509162
#define CAN0RXDSR3_DB3_MASK 10912,509204
#define CAN0RXDSR3_DB4_MASK 10913,509246
#define CAN0RXDSR3_DB5_MASK 10914,509289
#define CAN0RXDSR3_DB6_MASK 10915,509332
#define CAN0RXDSR3_DB7_MASK 10916,509375
  byte Byte;10921,509512
    byte DB0 10923,509536
    byte DB1 10924,509616
    byte DB2 10925,509696
    byte DB3 10926,509776
    byte DB4 10927,509856
    byte DB5 10928,509936
    byte DB6 10929,510016
    byte DB7 10930,510096
  } Bits;10931,510176
} CAN0RXDSR4STR;10932,510186
#define CAN0RXDSR4 10934,510271
#define CAN0RXDSR4_DB0 10935,510328
#define CAN0RXDSR4_DB1 10936,510389
#define CAN0RXDSR4_DB2 10937,510450
#define CAN0RXDSR4_DB3 10938,510511
#define CAN0RXDSR4_DB4 10939,510572
#define CAN0RXDSR4_DB5 10940,510633
#define CAN0RXDSR4_DB6 10941,510694
#define CAN0RXDSR4_DB7 10942,510755
#define CAN0RXDSR4_DB0_MASK 10944,510817
#define CAN0RXDSR4_DB1_MASK 10945,510859
#define CAN0RXDSR4_DB2_MASK 10946,510901
#define CAN0RXDSR4_DB3_MASK 10947,510943
#define CAN0RXDSR4_DB4_MASK 10948,510985
#define CAN0RXDSR4_DB5_MASK 10949,511028
#define CAN0RXDSR4_DB6_MASK 10950,511071
#define CAN0RXDSR4_DB7_MASK 10951,511114
  byte Byte;10956,511251
    byte DB0 10958,511275
    byte DB1 10959,511355
    byte DB2 10960,511435
    byte DB3 10961,511515
    byte DB4 10962,511595
    byte DB5 10963,511675
    byte DB6 10964,511755
    byte DB7 10965,511835
  } Bits;10966,511915
} CAN0RXDSR5STR;10967,511925
#define CAN0RXDSR5 10969,512010
#define CAN0RXDSR5_DB0 10970,512067
#define CAN0RXDSR5_DB1 10971,512128
#define CAN0RXDSR5_DB2 10972,512189
#define CAN0RXDSR5_DB3 10973,512250
#define CAN0RXDSR5_DB4 10974,512311
#define CAN0RXDSR5_DB5 10975,512372
#define CAN0RXDSR5_DB6 10976,512433
#define CAN0RXDSR5_DB7 10977,512494
#define CAN0RXDSR5_DB0_MASK 10979,512556
#define CAN0RXDSR5_DB1_MASK 10980,512598
#define CAN0RXDSR5_DB2_MASK 10981,512640
#define CAN0RXDSR5_DB3_MASK 10982,512682
#define CAN0RXDSR5_DB4_MASK 10983,512724
#define CAN0RXDSR5_DB5_MASK 10984,512767
#define CAN0RXDSR5_DB6_MASK 10985,512810
#define CAN0RXDSR5_DB7_MASK 10986,512853
  byte Byte;10991,512990
    byte DB0 10993,513014
    byte DB1 10994,513094
    byte DB2 10995,513174
    byte DB3 10996,513254
    byte DB4 10997,513334
    byte DB5 10998,513414
    byte DB6 10999,513494
    byte DB7 11000,513574
  } Bits;11001,513654
} CAN0RXDSR6STR;11002,513664
#define CAN0RXDSR6 11004,513749
#define CAN0RXDSR6_DB0 11005,513806
#define CAN0RXDSR6_DB1 11006,513867
#define CAN0RXDSR6_DB2 11007,513928
#define CAN0RXDSR6_DB3 11008,513989
#define CAN0RXDSR6_DB4 11009,514050
#define CAN0RXDSR6_DB5 11010,514111
#define CAN0RXDSR6_DB6 11011,514172
#define CAN0RXDSR6_DB7 11012,514233
#define CAN0RXDSR6_DB0_MASK 11014,514295
#define CAN0RXDSR6_DB1_MASK 11015,514337
#define CAN0RXDSR6_DB2_MASK 11016,514379
#define CAN0RXDSR6_DB3_MASK 11017,514421
#define CAN0RXDSR6_DB4_MASK 11018,514463
#define CAN0RXDSR6_DB5_MASK 11019,514506
#define CAN0RXDSR6_DB6_MASK 11020,514549
#define CAN0RXDSR6_DB7_MASK 11021,514592
  byte Byte;11026,514729
    byte DB0 11028,514753
    byte DB1 11029,514833
    byte DB2 11030,514913
    byte DB3 11031,514993
    byte DB4 11032,515073
    byte DB5 11033,515153
    byte DB6 11034,515233
    byte DB7 11035,515313
  } Bits;11036,515393
} CAN0RXDSR7STR;11037,515403
#define CAN0RXDSR7 11039,515488
#define CAN0RXDSR7_DB0 11040,515545
#define CAN0RXDSR7_DB1 11041,515606
#define CAN0RXDSR7_DB2 11042,515667
#define CAN0RXDSR7_DB3 11043,515728
#define CAN0RXDSR7_DB4 11044,515789
#define CAN0RXDSR7_DB5 11045,515850
#define CAN0RXDSR7_DB6 11046,515911
#define CAN0RXDSR7_DB7 11047,515972
#define CAN0RXDSR7_DB0_MASK 11049,516034
#define CAN0RXDSR7_DB1_MASK 11050,516076
#define CAN0RXDSR7_DB2_MASK 11051,516118
#define CAN0RXDSR7_DB3_MASK 11052,516160
#define CAN0RXDSR7_DB4_MASK 11053,516202
#define CAN0RXDSR7_DB5_MASK 11054,516245
#define CAN0RXDSR7_DB6_MASK 11055,516288
#define CAN0RXDSR7_DB7_MASK 11056,516331
  byte Byte;11061,516464
    byte DLC0 11063,516488
    byte DLC1 11064,516580
    byte DLC2 11065,516672
    byte DLC3 11066,516764
    byte 11067,516856
    byte 11068,516882
    byte 11069,516908
    byte 11070,516934
  } Bits;11071,516960
    byte grpDLC 11073,516981
    byte 11074,517002
    byte 11075,517023
    byte 11076,517044
    byte 11077,517065
  } MergedBits;11078,517086
} CAN0RXDLRSTR;11079,517102
#define CAN0RXDLR 11081,517184
#define CAN0RXDLR_DLC0 11082,517240
#define CAN0RXDLR_DLC1 11083,517301
#define CAN0RXDLR_DLC2 11084,517362
#define CAN0RXDLR_DLC3 11085,517423
#define CAN0RXDLR_DLC 11086,517484
#define CAN0RXDLR_DLC0_MASK 11088,517554
#define CAN0RXDLR_DLC1_MASK 11089,517596
#define CAN0RXDLR_DLC2_MASK 11090,517638
#define CAN0RXDLR_DLC3_MASK 11091,517680
#define CAN0RXDLR_DLC_MASK 11092,517722
#define CAN0RXDLR_DLC_BITNUM 11093,517765
  word Word;11098,517895
      byte Byte;11103,518042
        byte TSR8 11105,518074
        byte TSR9 11106,518164
        byte TSR10 11107,518254
        byte TSR11 11108,518345
        byte TSR12 11109,518436
        byte TSR13 11110,518527
        byte TSR14 11111,518618
        byte TSR15 11112,518709
      } Bits;11113,518800
    } CAN0RXTSRHSTR;11114,518814
    #define CAN0RXTSRH 11115,518835
    #define CAN0RXTSRH_TSR8 11116,518917
    #define CAN0RXTSRH_TSR9 11117,519004
    #define CAN0RXTSRH_TSR10 11118,519091
    #define CAN0RXTSRH_TSR11 11119,519179
    #define CAN0RXTSRH_TSR12 11120,519267
    #define CAN0RXTSRH_TSR13 11121,519355
    #define CAN0RXTSRH_TSR14 11122,519443
    #define CAN0RXTSRH_TSR15 11123,519531
    #define CAN0RXTSRH_TSR8_MASK 11125,519624
    #define CAN0RXTSRH_TSR9_MASK 11126,519666
    #define CAN0RXTSRH_TSR10_MASK 11127,519708
    #define CAN0RXTSRH_TSR11_MASK 11128,519750
    #define CAN0RXTSRH_TSR12_MASK 11129,519792
    #define CAN0RXTSRH_TSR13_MASK 11130,519835
    #define CAN0RXTSRH_TSR14_MASK 11131,519878
    #define CAN0RXTSRH_TSR15_MASK 11132,519921
      byte Byte;11137,520062
        byte TSR0 11139,520094
        byte TSR1 11140,520184
        byte TSR2 11141,520274
        byte TSR3 11142,520364
        byte TSR4 11143,520454
        byte TSR5 11144,520544
        byte TSR6 11145,520634
        byte TSR7 11146,520724
      } Bits;11147,520814
    } CAN0RXTSRLSTR;11148,520828
    #define CAN0RXTSRL 11149,520849
    #define CAN0RXTSRL_TSR0 11150,520931
    #define CAN0RXTSRL_TSR1 11151,521018
    #define CAN0RXTSRL_TSR2 11152,521105
    #define CAN0RXTSRL_TSR3 11153,521192
    #define CAN0RXTSRL_TSR4 11154,521279
    #define CAN0RXTSRL_TSR5 11155,521366
    #define CAN0RXTSRL_TSR6 11156,521453
    #define CAN0RXTSRL_TSR7 11157,521540
    #define CAN0RXTSRL_TSR0_MASK 11159,521632
    #define CAN0RXTSRL_TSR1_MASK 11160,521674
    #define CAN0RXTSRL_TSR2_MASK 11161,521716
    #define CAN0RXTSRL_TSR3_MASK 11162,521758
    #define CAN0RXTSRL_TSR4_MASK 11163,521800
    #define CAN0RXTSRL_TSR5_MASK 11164,521843
    #define CAN0RXTSRL_TSR6_MASK 11165,521886
    #define CAN0RXTSRL_TSR7_MASK 11166,521929
  } Overlap_STR;11168,521978
    word TSR0 11171,522007
    word TSR1 11172,522093
    word TSR2 11173,522179
    word TSR3 11174,522265
    word TSR4 11175,522351
    word TSR5 11176,522437
    word TSR6 11177,522523
    word TSR7 11178,522609
    word TSR8 11179,522695
    word TSR9 11180,522781
    word TSR10 11181,522867
    word TSR11 11182,522954
    word TSR12 11183,523041
    word TSR13 11184,523128
    word TSR14 11185,523215
    word TSR15 11186,523302
  } Bits;11187,523389
} CAN0RXTSRSTR;11188,523399
#define CAN0RXTSR 11190,523481
#define CAN0RXTSR_TSR0 11191,523537
#define CAN0RXTSR_TSR1 11192,523598
#define CAN0RXTSR_TSR2 11193,523659
#define CAN0RXTSR_TSR3 11194,523720
#define CAN0RXTSR_TSR4 11195,523781
#define CAN0RXTSR_TSR5 11196,523842
#define CAN0RXTSR_TSR6 11197,523903
#define CAN0RXTSR_TSR7 11198,523964
#define CAN0RXTSR_TSR8 11199,524025
#define CAN0RXTSR_TSR9 11200,524086
#define CAN0RXTSR_TSR10 11201,524147
#define CAN0RXTSR_TSR11 11202,524209
#define CAN0RXTSR_TSR12 11203,524271
#define CAN0RXTSR_TSR13 11204,524333
#define CAN0RXTSR_TSR14 11205,524395
#define CAN0RXTSR_TSR15 11206,524457
#define CAN0RXTSR_TSR0_MASK 11208,524520
#define CAN0RXTSR_TSR1_MASK 11209,524562
#define CAN0RXTSR_TSR2_MASK 11210,524604
#define CAN0RXTSR_TSR3_MASK 11211,524646
#define CAN0RXTSR_TSR4_MASK 11212,524688
#define CAN0RXTSR_TSR5_MASK 11213,524731
#define CAN0RXTSR_TSR6_MASK 11214,524774
#define CAN0RXTSR_TSR7_MASK 11215,524817
#define CAN0RXTSR_TSR8_MASK 11216,524861
#define CAN0RXTSR_TSR9_MASK 11217,524905
#define CAN0RXTSR_TSR10_MASK 11218,524949
#define CAN0RXTSR_TSR11_MASK 11219,524994
#define CAN0RXTSR_TSR12_MASK 11220,525039
#define CAN0RXTSR_TSR13_MASK 11221,525084
#define CAN0RXTSR_TSR14_MASK 11222,525129
#define CAN0RXTSR_TSR15_MASK 11223,525175
  byte Byte;11228,525313
    byte ID21 11230,525337
    byte ID22 11231,525440
    byte ID23 11232,525543
    byte ID24 11233,525646
    byte ID25 11234,525749
    byte ID26 11235,525852
    byte ID27 11236,525955
    byte ID28 11237,526058
  } Bits;11238,526161
} CAN0TXIDR0STR;11239,526171
#define CAN0TXIDR0 11241,526256
#define CAN0TXIDR0_ID21 11242,526313
#define CAN0TXIDR0_ID22 11243,526375
#define CAN0TXIDR0_ID23 11244,526437
#define CAN0TXIDR0_ID24 11245,526499
#define CAN0TXIDR0_ID25 11246,526561
#define CAN0TXIDR0_ID26 11247,526623
#define CAN0TXIDR0_ID27 11248,526685
#define CAN0TXIDR0_ID28 11249,526747
#define CAN0TXIDR_ARR 11251,526872
#define CAN0TXIDR0_ID21_MASK 11253,526945
#define CAN0TXIDR0_ID22_MASK 11254,526987
#define CAN0TXIDR0_ID23_MASK 11255,527029
#define CAN0TXIDR0_ID24_MASK 11256,527071
#define CAN0TXIDR0_ID25_MASK 11257,527113
#define CAN0TXIDR0_ID26_MASK 11258,527156
#define CAN0TXIDR0_ID27_MASK 11259,527199
#define CAN0TXIDR0_ID28_MASK 11260,527242
  byte Byte;11265,527378
    byte ID15 11267,527402
    byte ID16 11268,527505
    byte ID17 11269,527608
    byte IDE 11270,527711
    byte SRR 11271,527792
    byte ID18 11272,527887
    byte ID19 11273,527990
    byte ID20 11274,528093
  } Bits;11275,528196
    byte grpID_15 11277,528217
    byte 11278,528239
    byte 11279,528260
    byte grpID_18 11280,528281
  } MergedBits;11281,528303
} CAN0TXIDR1STR;11282,528319
#define CAN0TXIDR1 11284,528404
#define CAN0TXIDR1_ID15 11285,528461
#define CAN0TXIDR1_ID16 11286,528523
#define CAN0TXIDR1_ID17 11287,528585
#define CAN0TXIDR1_IDE 11288,528647
#define CAN0TXIDR1_SRR 11289,528708
#define CAN0TXIDR1_ID18 11290,528769
#define CAN0TXIDR1_ID19 11291,528831
#define CAN0TXIDR1_ID20 11292,528893
#define CAN0TXIDR1_ID_15 11293,528955
#define CAN0TXIDR1_ID_18 11294,529027
#define CAN0TXIDR1_ID 11295,529099
#define CAN0TXIDR1_ID15_MASK 11297,529157
#define CAN0TXIDR1_ID16_MASK 11298,529199
#define CAN0TXIDR1_ID17_MASK 11299,529241
#define CAN0TXIDR1_IDE_MASK 11300,529283
#define CAN0TXIDR1_SRR_MASK 11301,529325
#define CAN0TXIDR1_ID18_MASK 11302,529368
#define CAN0TXIDR1_ID19_MASK 11303,529411
#define CAN0TXIDR1_ID20_MASK 11304,529454
#define CAN0TXIDR1_ID_15_MASK 11305,529498
#define CAN0TXIDR1_ID_15_BITNUM 11306,529540
#define CAN0TXIDR1_ID_18_MASK 11307,529582
#define CAN0TXIDR1_ID_18_BITNUM 11308,529626
  byte Byte;11313,529760
    byte ID7 11315,529784
    byte ID8 11316,529886
    byte ID9 11317,529988
    byte ID10 11318,530090
    byte ID11 11319,530193
    byte ID12 11320,530296
    byte ID13 11321,530399
    byte ID14 11322,530502
  } Bits;11323,530605
} CAN0TXIDR2STR;11324,530615
#define CAN0TXIDR2 11326,530700
#define CAN0TXIDR2_ID7 11327,530757
#define CAN0TXIDR2_ID8 11328,530818
#define CAN0TXIDR2_ID9 11329,530879
#define CAN0TXIDR2_ID10 11330,530940
#define CAN0TXIDR2_ID11 11331,531002
#define CAN0TXIDR2_ID12 11332,531064
#define CAN0TXIDR2_ID13 11333,531126
#define CAN0TXIDR2_ID14 11334,531188
#define CAN0TXIDR2_ID7_MASK 11336,531251
#define CAN0TXIDR2_ID8_MASK 11337,531293
#define CAN0TXIDR2_ID9_MASK 11338,531335
#define CAN0TXIDR2_ID10_MASK 11339,531377
#define CAN0TXIDR2_ID11_MASK 11340,531419
#define CAN0TXIDR2_ID12_MASK 11341,531462
#define CAN0TXIDR2_ID13_MASK 11342,531505
#define CAN0TXIDR2_ID14_MASK 11343,531548
  byte Byte;11348,531684
    byte RTR 11350,531708
    byte ID0 11351,531805
    byte ID1 11352,531907
    byte ID2 11353,532009
    byte ID3 11354,532111
    byte ID4 11355,532213
    byte ID5 11356,532315
    byte ID6 11357,532417
  } Bits;11358,532519
    byte 11360,532540
    byte grpID 11361,532561
  } MergedBits;11362,532582
} CAN0TXIDR3STR;11363,532598
#define CAN0TXIDR3 11365,532683
#define CAN0TXIDR3_RTR 11366,532740
#define CAN0TXIDR3_ID0 11367,532801
#define CAN0TXIDR3_ID1 11368,532862
#define CAN0TXIDR3_ID2 11369,532923
#define CAN0TXIDR3_ID3 11370,532984
#define CAN0TXIDR3_ID4 11371,533045
#define CAN0TXIDR3_ID5 11372,533106
#define CAN0TXIDR3_ID6 11373,533167
#define CAN0TXIDR3_ID 11374,533228
#define CAN0TXIDR3_RTR_MASK 11376,533298
#define CAN0TXIDR3_ID0_MASK 11377,533340
#define CAN0TXIDR3_ID1_MASK 11378,533382
#define CAN0TXIDR3_ID2_MASK 11379,533424
#define CAN0TXIDR3_ID3_MASK 11380,533466
#define CAN0TXIDR3_ID4_MASK 11381,533509
#define CAN0TXIDR3_ID5_MASK 11382,533552
#define CAN0TXIDR3_ID6_MASK 11383,533595
#define CAN0TXIDR3_ID_MASK 11384,533639
#define CAN0TXIDR3_ID_BITNUM 11385,533683
  byte Byte;11390,533819
    byte DB0 11392,533843
    byte DB1 11393,533923
    byte DB2 11394,534003
    byte DB3 11395,534083
    byte DB4 11396,534163
    byte DB5 11397,534243
    byte DB6 11398,534323
    byte DB7 11399,534403
  } Bits;11400,534483
} CAN0TXDSR0STR;11401,534493
#define CAN0TXDSR0 11403,534578
#define CAN0TXDSR0_DB0 11404,534635
#define CAN0TXDSR0_DB1 11405,534696
#define CAN0TXDSR0_DB2 11406,534757
#define CAN0TXDSR0_DB3 11407,534818
#define CAN0TXDSR0_DB4 11408,534879
#define CAN0TXDSR0_DB5 11409,534940
#define CAN0TXDSR0_DB6 11410,535001
#define CAN0TXDSR0_DB7 11411,535062
#define CAN0TXDSR_ARR 11413,535186
#define CAN0TXDSR0_DB0_MASK 11415,535259
#define CAN0TXDSR0_DB1_MASK 11416,535301
#define CAN0TXDSR0_DB2_MASK 11417,535343
#define CAN0TXDSR0_DB3_MASK 11418,535385
#define CAN0TXDSR0_DB4_MASK 11419,535427
#define CAN0TXDSR0_DB5_MASK 11420,535470
#define CAN0TXDSR0_DB6_MASK 11421,535513
#define CAN0TXDSR0_DB7_MASK 11422,535556
  byte Byte;11427,535694
    byte DB0 11429,535718
    byte DB1 11430,535798
    byte DB2 11431,535878
    byte DB3 11432,535958
    byte DB4 11433,536038
    byte DB5 11434,536118
    byte DB6 11435,536198
    byte DB7 11436,536278
  } Bits;11437,536358
} CAN0TXDSR1STR;11438,536368
#define CAN0TXDSR1 11440,536453
#define CAN0TXDSR1_DB0 11441,536510
#define CAN0TXDSR1_DB1 11442,536571
#define CAN0TXDSR1_DB2 11443,536632
#define CAN0TXDSR1_DB3 11444,536693
#define CAN0TXDSR1_DB4 11445,536754
#define CAN0TXDSR1_DB5 11446,536815
#define CAN0TXDSR1_DB6 11447,536876
#define CAN0TXDSR1_DB7 11448,536937
#define CAN0TXDSR1_DB0_MASK 11450,536999
#define CAN0TXDSR1_DB1_MASK 11451,537041
#define CAN0TXDSR1_DB2_MASK 11452,537083
#define CAN0TXDSR1_DB3_MASK 11453,537125
#define CAN0TXDSR1_DB4_MASK 11454,537167
#define CAN0TXDSR1_DB5_MASK 11455,537210
#define CAN0TXDSR1_DB6_MASK 11456,537253
#define CAN0TXDSR1_DB7_MASK 11457,537296
  byte Byte;11462,537434
    byte DB0 11464,537458
    byte DB1 11465,537538
    byte DB2 11466,537618
    byte DB3 11467,537698
    byte DB4 11468,537778
    byte DB5 11469,537858
    byte DB6 11470,537938
    byte DB7 11471,538018
  } Bits;11472,538098
} CAN0TXDSR2STR;11473,538108
#define CAN0TXDSR2 11475,538193
#define CAN0TXDSR2_DB0 11476,538250
#define CAN0TXDSR2_DB1 11477,538311
#define CAN0TXDSR2_DB2 11478,538372
#define CAN0TXDSR2_DB3 11479,538433
#define CAN0TXDSR2_DB4 11480,538494
#define CAN0TXDSR2_DB5 11481,538555
#define CAN0TXDSR2_DB6 11482,538616
#define CAN0TXDSR2_DB7 11483,538677
#define CAN0TXDSR2_DB0_MASK 11485,538739
#define CAN0TXDSR2_DB1_MASK 11486,538781
#define CAN0TXDSR2_DB2_MASK 11487,538823
#define CAN0TXDSR2_DB3_MASK 11488,538865
#define CAN0TXDSR2_DB4_MASK 11489,538907
#define CAN0TXDSR2_DB5_MASK 11490,538950
#define CAN0TXDSR2_DB6_MASK 11491,538993
#define CAN0TXDSR2_DB7_MASK 11492,539036
  byte Byte;11497,539174
    byte DB0 11499,539198
    byte DB1 11500,539278
    byte DB2 11501,539358
    byte DB3 11502,539438
    byte DB4 11503,539518
    byte DB5 11504,539598
    byte DB6 11505,539678
    byte DB7 11506,539758
  } Bits;11507,539838
} CAN0TXDSR3STR;11508,539848
#define CAN0TXDSR3 11510,539933
#define CAN0TXDSR3_DB0 11511,539990
#define CAN0TXDSR3_DB1 11512,540051
#define CAN0TXDSR3_DB2 11513,540112
#define CAN0TXDSR3_DB3 11514,540173
#define CAN0TXDSR3_DB4 11515,540234
#define CAN0TXDSR3_DB5 11516,540295
#define CAN0TXDSR3_DB6 11517,540356
#define CAN0TXDSR3_DB7 11518,540417
#define CAN0TXDSR3_DB0_MASK 11520,540479
#define CAN0TXDSR3_DB1_MASK 11521,540521
#define CAN0TXDSR3_DB2_MASK 11522,540563
#define CAN0TXDSR3_DB3_MASK 11523,540605
#define CAN0TXDSR3_DB4_MASK 11524,540647
#define CAN0TXDSR3_DB5_MASK 11525,540690
#define CAN0TXDSR3_DB6_MASK 11526,540733
#define CAN0TXDSR3_DB7_MASK 11527,540776
  byte Byte;11532,540914
    byte DB0 11534,540938
    byte DB1 11535,541018
    byte DB2 11536,541098
    byte DB3 11537,541178
    byte DB4 11538,541258
    byte DB5 11539,541338
    byte DB6 11540,541418
    byte DB7 11541,541498
  } Bits;11542,541578
} CAN0TXDSR4STR;11543,541588
#define CAN0TXDSR4 11545,541673
#define CAN0TXDSR4_DB0 11546,541730
#define CAN0TXDSR4_DB1 11547,541791
#define CAN0TXDSR4_DB2 11548,541852
#define CAN0TXDSR4_DB3 11549,541913
#define CAN0TXDSR4_DB4 11550,541974
#define CAN0TXDSR4_DB5 11551,542035
#define CAN0TXDSR4_DB6 11552,542096
#define CAN0TXDSR4_DB7 11553,542157
#define CAN0TXDSR4_DB0_MASK 11555,542219
#define CAN0TXDSR4_DB1_MASK 11556,542261
#define CAN0TXDSR4_DB2_MASK 11557,542303
#define CAN0TXDSR4_DB3_MASK 11558,542345
#define CAN0TXDSR4_DB4_MASK 11559,542387
#define CAN0TXDSR4_DB5_MASK 11560,542430
#define CAN0TXDSR4_DB6_MASK 11561,542473
#define CAN0TXDSR4_DB7_MASK 11562,542516
  byte Byte;11567,542654
    byte DB0 11569,542678
    byte DB1 11570,542758
    byte DB2 11571,542838
    byte DB3 11572,542918
    byte DB4 11573,542998
    byte DB5 11574,543078
    byte DB6 11575,543158
    byte DB7 11576,543238
  } Bits;11577,543318
} CAN0TXDSR5STR;11578,543328
#define CAN0TXDSR5 11580,543413
#define CAN0TXDSR5_DB0 11581,543470
#define CAN0TXDSR5_DB1 11582,543531
#define CAN0TXDSR5_DB2 11583,543592
#define CAN0TXDSR5_DB3 11584,543653
#define CAN0TXDSR5_DB4 11585,543714
#define CAN0TXDSR5_DB5 11586,543775
#define CAN0TXDSR5_DB6 11587,543836
#define CAN0TXDSR5_DB7 11588,543897
#define CAN0TXDSR5_DB0_MASK 11590,543959
#define CAN0TXDSR5_DB1_MASK 11591,544001
#define CAN0TXDSR5_DB2_MASK 11592,544043
#define CAN0TXDSR5_DB3_MASK 11593,544085
#define CAN0TXDSR5_DB4_MASK 11594,544127
#define CAN0TXDSR5_DB5_MASK 11595,544170
#define CAN0TXDSR5_DB6_MASK 11596,544213
#define CAN0TXDSR5_DB7_MASK 11597,544256
  byte Byte;11602,544394
    byte DB0 11604,544418
    byte DB1 11605,544498
    byte DB2 11606,544578
    byte DB3 11607,544658
    byte DB4 11608,544738
    byte DB5 11609,544818
    byte DB6 11610,544898
    byte DB7 11611,544978
  } Bits;11612,545058
} CAN0TXDSR6STR;11613,545068
#define CAN0TXDSR6 11615,545153
#define CAN0TXDSR6_DB0 11616,545210
#define CAN0TXDSR6_DB1 11617,545271
#define CAN0TXDSR6_DB2 11618,545332
#define CAN0TXDSR6_DB3 11619,545393
#define CAN0TXDSR6_DB4 11620,545454
#define CAN0TXDSR6_DB5 11621,545515
#define CAN0TXDSR6_DB6 11622,545576
#define CAN0TXDSR6_DB7 11623,545637
#define CAN0TXDSR6_DB0_MASK 11625,545699
#define CAN0TXDSR6_DB1_MASK 11626,545741
#define CAN0TXDSR6_DB2_MASK 11627,545783
#define CAN0TXDSR6_DB3_MASK 11628,545825
#define CAN0TXDSR6_DB4_MASK 11629,545867
#define CAN0TXDSR6_DB5_MASK 11630,545910
#define CAN0TXDSR6_DB6_MASK 11631,545953
#define CAN0TXDSR6_DB7_MASK 11632,545996
  byte Byte;11637,546134
    byte DB0 11639,546158
    byte DB1 11640,546238
    byte DB2 11641,546318
    byte DB3 11642,546398
    byte DB4 11643,546478
    byte DB5 11644,546558
    byte DB6 11645,546638
    byte DB7 11646,546718
  } Bits;11647,546798
} CAN0TXDSR7STR;11648,546808
#define CAN0TXDSR7 11650,546893
#define CAN0TXDSR7_DB0 11651,546950
#define CAN0TXDSR7_DB1 11652,547011
#define CAN0TXDSR7_DB2 11653,547072
#define CAN0TXDSR7_DB3 11654,547133
#define CAN0TXDSR7_DB4 11655,547194
#define CAN0TXDSR7_DB5 11656,547255
#define CAN0TXDSR7_DB6 11657,547316
#define CAN0TXDSR7_DB7 11658,547377
#define CAN0TXDSR7_DB0_MASK 11660,547439
#define CAN0TXDSR7_DB1_MASK 11661,547481
#define CAN0TXDSR7_DB2_MASK 11662,547523
#define CAN0TXDSR7_DB3_MASK 11663,547565
#define CAN0TXDSR7_DB4_MASK 11664,547607
#define CAN0TXDSR7_DB5_MASK 11665,547650
#define CAN0TXDSR7_DB6_MASK 11666,547693
#define CAN0TXDSR7_DB7_MASK 11667,547736
  byte Byte;11672,547870
    byte DLC0 11674,547894
    byte DLC1 11675,547986
    byte DLC2 11676,548078
    byte DLC3 11677,548170
    byte 11678,548262
    byte 11679,548288
    byte 11680,548314
    byte 11681,548340
  } Bits;11682,548366
    byte grpDLC 11684,548387
    byte 11685,548408
    byte 11686,548429
    byte 11687,548450
    byte 11688,548471
  } MergedBits;11689,548492
} CAN0TXDLRSTR;11690,548508
#define CAN0TXDLR 11692,548590
#define CAN0TXDLR_DLC0 11693,548646
#define CAN0TXDLR_DLC1 11694,548707
#define CAN0TXDLR_DLC2 11695,548768
#define CAN0TXDLR_DLC3 11696,548829
#define CAN0TXDLR_DLC 11697,548890
#define CAN0TXDLR_DLC0_MASK 11699,548960
#define CAN0TXDLR_DLC1_MASK 11700,549002
#define CAN0TXDLR_DLC2_MASK 11701,549044
#define CAN0TXDLR_DLC3_MASK 11702,549086
#define CAN0TXDLR_DLC_MASK 11703,549128
#define CAN0TXDLR_DLC_BITNUM 11704,549171
  byte Byte;11709,549299
    byte PRIO0 11711,549323
    byte PRIO1 11712,549423
    byte PRIO2 11713,549523
    byte PRIO3 11714,549623
    byte PRIO4 11715,549723
    byte PRIO5 11716,549823
    byte PRIO6 11717,549923
    byte PRIO7 11718,550023
  } Bits;11719,550123
} CAN0TXTBPRSTR;11720,550133
#define CAN0TXTBPR 11722,550218
#define CAN0TXTBPR_PRIO0 11723,550275
#define CAN0TXTBPR_PRIO1 11724,550338
#define CAN0TXTBPR_PRIO2 11725,550401
#define CAN0TXTBPR_PRIO3 11726,550464
#define CAN0TXTBPR_PRIO4 11727,550527
#define CAN0TXTBPR_PRIO5 11728,550590
#define CAN0TXTBPR_PRIO6 11729,550653
#define CAN0TXTBPR_PRIO7 11730,550716
#define CAN0TXTBPR_PRIO0_MASK 11732,550780
#define CAN0TXTBPR_PRIO1_MASK 11733,550822
#define CAN0TXTBPR_PRIO2_MASK 11734,550864
#define CAN0TXTBPR_PRIO3_MASK 11735,550906
#define CAN0TXTBPR_PRIO4_MASK 11736,550948
#define CAN0TXTBPR_PRIO5_MASK 11737,550991
#define CAN0TXTBPR_PRIO6_MASK 11738,551034
#define CAN0TXTBPR_PRIO7_MASK 11739,551077
  word Word;11744,551210
      byte Byte;11749,551358
        byte TSR8 11751,551390
        byte TSR9 11752,551480
        byte TSR10 11753,551570
        byte TSR11 11754,551661
        byte TSR12 11755,551752
        byte TSR13 11756,551843
        byte TSR14 11757,551934
        byte TSR15 11758,552025
      } Bits;11759,552116
    } CAN0TXTSRHSTR;11760,552130
    #define CAN0TXTSRH 11761,552151
    #define CAN0TXTSRH_TSR8 11762,552233
    #define CAN0TXTSRH_TSR9 11763,552320
    #define CAN0TXTSRH_TSR10 11764,552407
    #define CAN0TXTSRH_TSR11 11765,552495
    #define CAN0TXTSRH_TSR12 11766,552583
    #define CAN0TXTSRH_TSR13 11767,552671
    #define CAN0TXTSRH_TSR14 11768,552759
    #define CAN0TXTSRH_TSR15 11769,552847
    #define CAN0TXTSRH_TSR8_MASK 11771,552940
    #define CAN0TXTSRH_TSR9_MASK 11772,552982
    #define CAN0TXTSRH_TSR10_MASK 11773,553024
    #define CAN0TXTSRH_TSR11_MASK 11774,553066
    #define CAN0TXTSRH_TSR12_MASK 11775,553108
    #define CAN0TXTSRH_TSR13_MASK 11776,553151
    #define CAN0TXTSRH_TSR14_MASK 11777,553194
    #define CAN0TXTSRH_TSR15_MASK 11778,553237
      byte Byte;11783,553379
        byte TSR0 11785,553411
        byte TSR1 11786,553501
        byte TSR2 11787,553591
        byte TSR3 11788,553681
        byte TSR4 11789,553771
        byte TSR5 11790,553861
        byte TSR6 11791,553951
        byte TSR7 11792,554041
      } Bits;11793,554131
    } CAN0TXTSRLSTR;11794,554145
    #define CAN0TXTSRL 11795,554166
    #define CAN0TXTSRL_TSR0 11796,554248
    #define CAN0TXTSRL_TSR1 11797,554335
    #define CAN0TXTSRL_TSR2 11798,554422
    #define CAN0TXTSRL_TSR3 11799,554509
    #define CAN0TXTSRL_TSR4 11800,554596
    #define CAN0TXTSRL_TSR5 11801,554683
    #define CAN0TXTSRL_TSR6 11802,554770
    #define CAN0TXTSRL_TSR7 11803,554857
    #define CAN0TXTSRL_TSR0_MASK 11805,554949
    #define CAN0TXTSRL_TSR1_MASK 11806,554991
    #define CAN0TXTSRL_TSR2_MASK 11807,555033
    #define CAN0TXTSRL_TSR3_MASK 11808,555075
    #define CAN0TXTSRL_TSR4_MASK 11809,555117
    #define CAN0TXTSRL_TSR5_MASK 11810,555160
    #define CAN0TXTSRL_TSR6_MASK 11811,555203
    #define CAN0TXTSRL_TSR7_MASK 11812,555246
  } Overlap_STR;11814,555295
    word TSR0 11817,555324
    word TSR1 11818,555410
    word TSR2 11819,555496
    word TSR3 11820,555582
    word TSR4 11821,555668
    word TSR5 11822,555754
    word TSR6 11823,555840
    word TSR7 11824,555926
    word TSR8 11825,556012
    word TSR9 11826,556098
    word TSR10 11827,556184
    word TSR11 11828,556271
    word TSR12 11829,556358
    word TSR13 11830,556445
    word TSR14 11831,556532
    word TSR15 11832,556619
  } Bits;11833,556706
} CAN0TXTSRSTR;11834,556716
#define CAN0TXTSR 11836,556798
#define CAN0TXTSR_TSR0 11837,556854
#define CAN0TXTSR_TSR1 11838,556915
#define CAN0TXTSR_TSR2 11839,556976
#define CAN0TXTSR_TSR3 11840,557037
#define CAN0TXTSR_TSR4 11841,557098
#define CAN0TXTSR_TSR5 11842,557159
#define CAN0TXTSR_TSR6 11843,557220
#define CAN0TXTSR_TSR7 11844,557281
#define CAN0TXTSR_TSR8 11845,557342
#define CAN0TXTSR_TSR9 11846,557403
#define CAN0TXTSR_TSR10 11847,557464
#define CAN0TXTSR_TSR11 11848,557526
#define CAN0TXTSR_TSR12 11849,557588
#define CAN0TXTSR_TSR13 11850,557650
#define CAN0TXTSR_TSR14 11851,557712
#define CAN0TXTSR_TSR15 11852,557774
#define CAN0TXTSR_TSR0_MASK 11854,557837
#define CAN0TXTSR_TSR1_MASK 11855,557879
#define CAN0TXTSR_TSR2_MASK 11856,557921
#define CAN0TXTSR_TSR3_MASK 11857,557963
#define CAN0TXTSR_TSR4_MASK 11858,558005
#define CAN0TXTSR_TSR5_MASK 11859,558048
#define CAN0TXTSR_TSR6_MASK 11860,558091
#define CAN0TXTSR_TSR7_MASK 11861,558134
#define CAN0TXTSR_TSR8_MASK 11862,558178
#define CAN0TXTSR_TSR9_MASK 11863,558222
#define CAN0TXTSR_TSR10_MASK 11864,558266
#define CAN0TXTSR_TSR11_MASK 11865,558311
#define CAN0TXTSR_TSR12_MASK 11866,558356
#define CAN0TXTSR_TSR13_MASK 11867,558401
#define CAN0TXTSR_TSR14_MASK 11868,558446
#define CAN0TXTSR_TSR15_MASK 11869,558492
  byte Byte;11874,558616
    byte INITRQ 11876,558640
    byte SLPRQ 11877,558737
    byte WUPE 11878,558825
    byte TIME 11879,558909
    byte SYNCH 11880,558991
    byte CSWAI 11881,559080
    byte RXACT 11882,559172
    byte RXFRM 11883,559264
  } Bits;11884,559353
} CAN1CTL0STR;11885,559363
#define CAN1CTL0 11887,559442
#define CAN1CTL0_INITRQ 11888,559497
#define CAN1CTL0_SLPRQ 11889,559559
#define CAN1CTL0_WUPE 11890,559620
#define CAN1CTL0_TIME 11891,559680
#define CAN1CTL0_SYNCH 11892,559740
#define CAN1CTL0_CSWAI 11893,559801
#define CAN1CTL0_RXACT 11894,559862
#define CAN1CTL0_RXFRM 11895,559923
#define CAN1CTL_ARR 11897,560043
#define CAN1CTL0_INITRQ_MASK 11899,560114
#define CAN1CTL0_SLPRQ_MASK 11900,560156
#define CAN1CTL0_WUPE_MASK 11901,560198
#define CAN1CTL0_TIME_MASK 11902,560240
#define CAN1CTL0_SYNCH_MASK 11903,560282
#define CAN1CTL0_CSWAI_MASK 11904,560325
#define CAN1CTL0_RXACT_MASK 11905,560368
#define CAN1CTL0_RXFRM_MASK 11906,560411
  byte Byte;11911,560533
    byte INITAK 11913,560557
    byte SLPAK 11914,560658
    byte WUPM 11915,560750
    byte 11916,560832
    byte LISTEN 11917,560858
    byte LOOPB 11918,560944
    byte CLKSRC 11919,561038
    byte CANE 11920,561128
  } Bits;11921,561212
} CAN1CTL1STR;11922,561222
#define CAN1CTL1 11924,561301
#define CAN1CTL1_INITAK 11925,561356
#define CAN1CTL1_SLPAK 11926,561418
#define CAN1CTL1_WUPM 11927,561479
#define CAN1CTL1_LISTEN 11928,561539
#define CAN1CTL1_LOOPB 11929,561601
#define CAN1CTL1_CLKSRC 11930,561662
#define CAN1CTL1_CANE 11931,561724
#define CAN1CTL1_INITAK_MASK 11933,561785
#define CAN1CTL1_SLPAK_MASK 11934,561827
#define CAN1CTL1_WUPM_MASK 11935,561869
#define CAN1CTL1_LISTEN_MASK 11936,561911
#define CAN1CTL1_LOOPB_MASK 11937,561954
#define CAN1CTL1_CLKSRC_MASK 11938,561997
#define CAN1CTL1_CANE_MASK 11939,562040
  byte Byte;11944,562165
    byte BRP0 11946,562189
    byte BRP1 11947,562280
    byte BRP2 11948,562371
    byte BRP3 11949,562462
    byte BRP4 11950,562553
    byte BRP5 11951,562644
    byte SJW0 11952,562735
    byte SJW1 11953,562833
  } Bits;11954,562931
    byte grpBRP 11956,562952
    byte grpSJW 11957,562973
  } MergedBits;11958,562994
} CAN1BTR0STR;11959,563010
#define CAN1BTR0 11961,563089
#define CAN1BTR0_BRP0 11962,563144
#define CAN1BTR0_BRP1 11963,563204
#define CAN1BTR0_BRP2 11964,563264
#define CAN1BTR0_BRP3 11965,563324
#define CAN1BTR0_BRP4 11966,563384
#define CAN1BTR0_BRP5 11967,563444
#define CAN1BTR0_SJW0 11968,563504
#define CAN1BTR0_SJW1 11969,563564
#define CAN1BTR_ARR 11971,563683
#define CAN1BTR0_BRP 11972,563753
#define CAN1BTR0_SJW 11973,563821
#define CAN1BTR0_BRP0_MASK 11975,563890
#define CAN1BTR0_BRP1_MASK 11976,563932
#define CAN1BTR0_BRP2_MASK 11977,563974
#define CAN1BTR0_BRP3_MASK 11978,564016
#define CAN1BTR0_BRP4_MASK 11979,564058
#define CAN1BTR0_BRP5_MASK 11980,564101
#define CAN1BTR0_SJW0_MASK 11981,564144
#define CAN1BTR0_SJW1_MASK 11982,564187
#define CAN1BTR0_BRP_MASK 11983,564231
#define CAN1BTR0_BRP_BITNUM 11984,564274
#define CAN1BTR0_SJW_MASK 11985,564316
#define CAN1BTR0_SJW_BITNUM 11986,564360
  byte Byte;11991,564483
    byte TSEG10 11993,564507
    byte TSEG11 11994,564592
    byte TSEG12 11995,564677
    byte TSEG13 11996,564762
    byte TSEG20 11997,564847
    byte TSEG21 11998,564932
    byte TSEG22 11999,565017
    byte SAMP 12000,565102
  } Bits;12001,565180
    byte grpTSEG_10 12003,565201
    byte grpTSEG_20 12004,565225
    byte 12005,565249
  } MergedBits;12006,565270
} CAN1BTR1STR;12007,565286
#define CAN1BTR1 12009,565365
#define CAN1BTR1_TSEG10 12010,565420
#define CAN1BTR1_TSEG11 12011,565482
#define CAN1BTR1_TSEG12 12012,565544
#define CAN1BTR1_TSEG13 12013,565606
#define CAN1BTR1_TSEG20 12014,565668
#define CAN1BTR1_TSEG21 12015,565730
#define CAN1BTR1_TSEG22 12016,565792
#define CAN1BTR1_SAMP 12017,565854
#define CAN1BTR1_TSEG_10 12018,565914
#define CAN1BTR1_TSEG_20 12019,565986
#define CAN1BTR1_TSEG 12020,566058
#define CAN1BTR1_TSEG10_MASK 12022,566116
#define CAN1BTR1_TSEG11_MASK 12023,566158
#define CAN1BTR1_TSEG12_MASK 12024,566200
#define CAN1BTR1_TSEG13_MASK 12025,566242
#define CAN1BTR1_TSEG20_MASK 12026,566284
#define CAN1BTR1_TSEG21_MASK 12027,566327
#define CAN1BTR1_TSEG22_MASK 12028,566370
#define CAN1BTR1_SAMP_MASK 12029,566413
#define CAN1BTR1_TSEG_10_MASK 12030,566457
#define CAN1BTR1_TSEG_10_BITNUM 12031,566500
#define CAN1BTR1_TSEG_20_MASK 12032,566542
#define CAN1BTR1_TSEG_20_BITNUM 12033,566586
  byte Byte;12038,566710
    byte RXF 12040,566734
    byte OVRIF 12041,566823
    byte TSTAT0 12042,566915
    byte TSTAT1 12043,567009
    byte RSTAT0 12044,567103
    byte RSTAT1 12045,567194
    byte CSCIF 12046,567285
    byte WUPIF 12047,567387
  } Bits;12048,567479
    byte 12050,567500
    byte 12051,567521
    byte grpTSTAT 12052,567542
    byte grpRSTAT 12053,567564
    byte 12054,567586
    byte 12055,567607
  } MergedBits;12056,567628
} CAN1RFLGSTR;12057,567644
#define CAN1RFLG 12059,567723
#define CAN1RFLG_RXF 12060,567778
#define CAN1RFLG_OVRIF 12061,567837
#define CAN1RFLG_TSTAT0 12062,567898
#define CAN1RFLG_TSTAT1 12063,567960
#define CAN1RFLG_RSTAT0 12064,568022
#define CAN1RFLG_RSTAT1 12065,568084
#define CAN1RFLG_CSCIF 12066,568146
#define CAN1RFLG_WUPIF 12067,568207
#define CAN1RFLG_TSTAT 12068,568268
#define CAN1RFLG_RSTAT 12069,568338
#define CAN1RFLG_RXF_MASK 12071,568409
#define CAN1RFLG_OVRIF_MASK 12072,568451
#define CAN1RFLG_TSTAT0_MASK 12073,568493
#define CAN1RFLG_TSTAT1_MASK 12074,568535
#define CAN1RFLG_RSTAT0_MASK 12075,568577
#define CAN1RFLG_RSTAT1_MASK 12076,568620
#define CAN1RFLG_CSCIF_MASK 12077,568663
#define CAN1RFLG_WUPIF_MASK 12078,568706
#define CAN1RFLG_TSTAT_MASK 12079,568750
#define CAN1RFLG_TSTAT_BITNUM 12080,568793
#define CAN1RFLG_RSTAT_MASK 12081,568835
#define CAN1RFLG_RSTAT_BITNUM 12082,568878
  byte Byte;12087,569014
    byte RXFIE 12089,569038
    byte OVRIE 12090,569138
    byte TSTATE0 12091,569232
    byte TSTATE1 12092,569336
    byte RSTATE0 12093,569440
    byte RSTATE1 12094,569541
    byte CSCIE 12095,569642
    byte WUPIE 12096,569746
  } Bits;12097,569840
    byte 12099,569861
    byte 12100,569882
    byte grpTSTATE 12101,569903
    byte grpRSTATE 12102,569926
    byte 12103,569949
    byte 12104,569970
  } MergedBits;12105,569991
} CAN1RIERSTR;12106,570007
#define CAN1RIER 12108,570086
#define CAN1RIER_RXFIE 12109,570141
#define CAN1RIER_OVRIE 12110,570202
#define CAN1RIER_TSTATE0 12111,570263
#define CAN1RIER_TSTATE1 12112,570326
#define CAN1RIER_RSTATE0 12113,570389
#define CAN1RIER_RSTATE1 12114,570452
#define CAN1RIER_CSCIE 12115,570515
#define CAN1RIER_WUPIE 12116,570576
#define CAN1RIER_TSTATE 12117,570637
#define CAN1RIER_RSTATE 12118,570708
#define CAN1RIER_RXFIE_MASK 12120,570780
#define CAN1RIER_OVRIE_MASK 12121,570822
#define CAN1RIER_TSTATE0_MASK 12122,570864
#define CAN1RIER_TSTATE1_MASK 12123,570906
#define CAN1RIER_RSTATE0_MASK 12124,570948
#define CAN1RIER_RSTATE1_MASK 12125,570991
#define CAN1RIER_CSCIE_MASK 12126,571034
#define CAN1RIER_WUPIE_MASK 12127,571077
#define CAN1RIER_TSTATE_MASK 12128,571121
#define CAN1RIER_TSTATE_BITNUM 12129,571164
#define CAN1RIER_RSTATE_MASK 12130,571206
#define CAN1RIER_RSTATE_BITNUM 12131,571249
  byte Byte;12136,571376
    byte TXE0 12138,571400
    byte TXE1 12139,571496
    byte TXE2 12140,571592
    byte 12141,571688
    byte 12142,571714
    byte 12143,571740
    byte 12144,571766
    byte 12145,571792
  } Bits;12146,571818
    byte grpTXE 12148,571839
    byte 12149,571860
    byte 12150,571881
    byte 12151,571902
    byte 12152,571923
    byte 12153,571944
  } MergedBits;12154,571965
} CAN1TFLGSTR;12155,571981
#define CAN1TFLG 12157,572060
#define CAN1TFLG_TXE0 12158,572115
#define CAN1TFLG_TXE1 12159,572175
#define CAN1TFLG_TXE2 12160,572235
#define CAN1TFLG_TXE 12161,572295
#define CAN1TFLG_TXE0_MASK 12163,572364
#define CAN1TFLG_TXE1_MASK 12164,572406
#define CAN1TFLG_TXE2_MASK 12165,572448
#define CAN1TFLG_TXE_MASK 12166,572490
#define CAN1TFLG_TXE_BITNUM 12167,572532
  byte Byte;12172,572671
    byte TXEIE0 12174,572695
    byte TXEIE1 12175,572801
    byte TXEIE2 12176,572907
    byte 12177,573013
    byte 12178,573039
    byte 12179,573065
    byte 12180,573091
    byte 12181,573117
  } Bits;12182,573143
    byte grpTXEIE 12184,573164
    byte 12185,573186
    byte 12186,573207
    byte 12187,573228
    byte 12188,573249
    byte 12189,573270
  } MergedBits;12190,573291
} CAN1TIERSTR;12191,573307
#define CAN1TIER 12193,573386
#define CAN1TIER_TXEIE0 12194,573441
#define CAN1TIER_TXEIE1 12195,573503
#define CAN1TIER_TXEIE2 12196,573565
#define CAN1TIER_TXEIE 12197,573627
#define CAN1TIER_TXEIE0_MASK 12199,573698
#define CAN1TIER_TXEIE1_MASK 12200,573740
#define CAN1TIER_TXEIE2_MASK 12201,573782
#define CAN1TIER_TXEIE_MASK 12202,573824
#define CAN1TIER_TXEIE_BITNUM 12203,573866
  byte Byte;12208,574001
    byte ABTRQ0 12210,574025
    byte ABTRQ1 12211,574110
    byte ABTRQ2 12212,574195
    byte 12213,574280
    byte 12214,574306
    byte 12215,574332
    byte 12216,574358
    byte 12217,574384
  } Bits;12218,574410
    byte grpABTRQ 12220,574431
    byte 12221,574453
    byte 12222,574474
    byte 12223,574495
    byte 12224,574516
    byte 12225,574537
  } MergedBits;12226,574558
} CAN1TARQSTR;12227,574574
#define CAN1TARQ 12229,574653
#define CAN1TARQ_ABTRQ0 12230,574708
#define CAN1TARQ_ABTRQ1 12231,574770
#define CAN1TARQ_ABTRQ2 12232,574832
#define CAN1TARQ_ABTRQ 12233,574894
#define CAN1TARQ_ABTRQ0_MASK 12235,574965
#define CAN1TARQ_ABTRQ1_MASK 12236,575007
#define CAN1TARQ_ABTRQ2_MASK 12237,575049
#define CAN1TARQ_ABTRQ_MASK 12238,575091
#define CAN1TARQ_ABTRQ_BITNUM 12239,575133
  byte Byte;12244,575268
    byte ABTAK0 12246,575292
    byte ABTAK1 12247,575381
    byte ABTAK2 12248,575470
    byte 12249,575559
    byte 12250,575585
    byte 12251,575611
    byte 12252,575637
    byte 12253,575663
  } Bits;12254,575689
    byte grpABTAK 12256,575710
    byte 12257,575732
    byte 12258,575753
    byte 12259,575774
    byte 12260,575795
    byte 12261,575816
  } MergedBits;12262,575837
} CAN1TAAKSTR;12263,575853
#define CAN1TAAK 12265,575932
#define CAN1TAAK_ABTAK0 12266,575987
#define CAN1TAAK_ABTAK1 12267,576049
#define CAN1TAAK_ABTAK2 12268,576111
#define CAN1TAAK_ABTAK 12269,576173
#define CAN1TAAK_ABTAK0_MASK 12271,576244
#define CAN1TAAK_ABTAK1_MASK 12272,576286
#define CAN1TAAK_ABTAK2_MASK 12273,576328
#define CAN1TAAK_ABTAK_MASK 12274,576370
#define CAN1TAAK_ABTAK_BITNUM 12275,576412
  byte Byte;12280,576540
    byte TX0 12282,576564
    byte TX1 12283,576658
    byte TX2 12284,576752
    byte 12285,576846
    byte 12286,576872
    byte 12287,576898
    byte 12288,576924
    byte 12289,576950
  } Bits;12290,576976
    byte grpTX 12292,576997
    byte 12293,577018
    byte 12294,577039
    byte 12295,577060
    byte 12296,577081
    byte 12297,577102
  } MergedBits;12298,577123
} CAN1TBSELSTR;12299,577139
#define CAN1TBSEL 12301,577221
#define CAN1TBSEL_TX0 12302,577277
#define CAN1TBSEL_TX1 12303,577337
#define CAN1TBSEL_TX2 12304,577397
#define CAN1TBSEL_TX 12305,577457
#define CAN1TBSEL_TX0_MASK 12307,577526
#define CAN1TBSEL_TX1_MASK 12308,577568
#define CAN1TBSEL_TX2_MASK 12309,577610
#define CAN1TBSEL_TX_MASK 12310,577652
#define CAN1TBSEL_TX_BITNUM 12311,577694
  byte Byte;12316,577834
    byte IDHIT0 12318,577858
    byte IDHIT1 12319,577965
    byte IDHIT2 12320,578072
    byte 12321,578179
    byte IDAM0 12322,578205
    byte IDAM1 12323,578303
    byte 12324,578401
    byte 12325,578427
  } Bits;12326,578453
    byte grpIDHIT 12328,578474
    byte 12329,578496
    byte grpIDAM 12330,578517
    byte 12331,578538
    byte 12332,578559
  } MergedBits;12333,578580
} CAN1IDACSTR;12334,578596
#define CAN1IDAC 12336,578675
#define CAN1IDAC_IDHIT0 12337,578730
#define CAN1IDAC_IDHIT1 12338,578792
#define CAN1IDAC_IDHIT2 12339,578854
#define CAN1IDAC_IDAM0 12340,578916
#define CAN1IDAC_IDAM1 12341,578977
#define CAN1IDAC_IDHIT 12342,579038
#define CAN1IDAC_IDAM 12343,579108
#define CAN1IDAC_IDHIT0_MASK 12345,579178
#define CAN1IDAC_IDHIT1_MASK 12346,579220
#define CAN1IDAC_IDHIT2_MASK 12347,579262
#define CAN1IDAC_IDAM0_MASK 12348,579304
#define CAN1IDAC_IDAM1_MASK 12349,579347
#define CAN1IDAC_IDHIT_MASK 12350,579390
#define CAN1IDAC_IDHIT_BITNUM 12351,579432
#define CAN1IDAC_IDAM_MASK 12352,579474
#define CAN1IDAC_IDAM_BITNUM 12353,579517
  byte Byte;12358,579650
    byte RXERR0 12360,579674
    byte RXERR1 12361,579749
    byte RXERR2 12362,579824
    byte RXERR3 12363,579899
    byte RXERR4 12364,579974
    byte RXERR5 12365,580049
    byte RXERR6 12366,580124
    byte RXERR7 12367,580199
  } Bits;12368,580274
} CAN1RXERRSTR;12369,580284
#define CAN1RXERR 12371,580366
#define CAN1RXERR_RXERR0 12372,580422
#define CAN1RXERR_RXERR1 12373,580485
#define CAN1RXERR_RXERR2 12374,580548
#define CAN1RXERR_RXERR3 12375,580611
#define CAN1RXERR_RXERR4 12376,580674
#define CAN1RXERR_RXERR5 12377,580737
#define CAN1RXERR_RXERR6 12378,580800
#define CAN1RXERR_RXERR7 12379,580863
#define CAN1RXERR_RXERR0_MASK 12381,580927
#define CAN1RXERR_RXERR1_MASK 12382,580969
#define CAN1RXERR_RXERR2_MASK 12383,581011
#define CAN1RXERR_RXERR3_MASK 12384,581053
#define CAN1RXERR_RXERR4_MASK 12385,581095
#define CAN1RXERR_RXERR5_MASK 12386,581138
#define CAN1RXERR_RXERR6_MASK 12387,581181
#define CAN1RXERR_RXERR7_MASK 12388,581224
  byte Byte;12393,581360
    byte TXERR0 12395,581384
    byte TXERR1 12396,581459
    byte TXERR2 12397,581534
    byte TXERR3 12398,581609
    byte TXERR4 12399,581684
    byte TXERR5 12400,581759
    byte TXERR6 12401,581834
    byte TXERR7 12402,581909
  } Bits;12403,581984
} CAN1TXERRSTR;12404,581994
#define CAN1TXERR 12406,582076
#define CAN1TXERR_TXERR0 12407,582132
#define CAN1TXERR_TXERR1 12408,582195
#define CAN1TXERR_TXERR2 12409,582258
#define CAN1TXERR_TXERR3 12410,582321
#define CAN1TXERR_TXERR4 12411,582384
#define CAN1TXERR_TXERR5 12412,582447
#define CAN1TXERR_TXERR6 12413,582510
#define CAN1TXERR_TXERR7 12414,582573
#define CAN1TXERR_TXERR0_MASK 12416,582637
#define CAN1TXERR_TXERR1_MASK 12417,582679
#define CAN1TXERR_TXERR2_MASK 12418,582721
#define CAN1TXERR_TXERR3_MASK 12419,582763
#define CAN1TXERR_TXERR4_MASK 12420,582805
#define CAN1TXERR_TXERR5_MASK 12421,582848
#define CAN1TXERR_TXERR6_MASK 12422,582891
#define CAN1TXERR_TXERR7_MASK 12423,582934
  byte Byte;12428,583071
    byte AC0 12430,583095
    byte AC1 12431,583186
    byte AC2 12432,583277
    byte AC3 12433,583368
    byte AC4 12434,583459
    byte AC5 12435,583550
    byte AC6 12436,583641
    byte AC7 12437,583732
  } Bits;12438,583823
} CAN1IDAR0STR;12439,583833
#define CAN1IDAR0 12441,583915
#define CAN1IDAR0_AC0 12442,583971
#define CAN1IDAR0_AC1 12443,584031
#define CAN1IDAR0_AC2 12444,584091
#define CAN1IDAR0_AC3 12445,584151
#define CAN1IDAR0_AC4 12446,584211
#define CAN1IDAR0_AC5 12447,584271
#define CAN1IDAR0_AC6 12448,584331
#define CAN1IDAR0_AC7 12449,584391
#define CAN1IDAR_ARR 12451,584512
#define CAN1IDAR0_AC0_MASK 12453,584584
#define CAN1IDAR0_AC1_MASK 12454,584626
#define CAN1IDAR0_AC2_MASK 12455,584668
#define CAN1IDAR0_AC3_MASK 12456,584710
#define CAN1IDAR0_AC4_MASK 12457,584752
#define CAN1IDAR0_AC5_MASK 12458,584795
#define CAN1IDAR0_AC6_MASK 12459,584838
#define CAN1IDAR0_AC7_MASK 12460,584881
  byte Byte;12465,585018
    byte AC0 12467,585042
    byte AC1 12468,585133
    byte AC2 12469,585224
    byte AC3 12470,585315
    byte AC4 12471,585406
    byte AC5 12472,585497
    byte AC6 12473,585588
    byte AC7 12474,585679
  } Bits;12475,585770
} CAN1IDAR1STR;12476,585780
#define CAN1IDAR1 12478,585862
#define CAN1IDAR1_AC0 12479,585918
#define CAN1IDAR1_AC1 12480,585978
#define CAN1IDAR1_AC2 12481,586038
#define CAN1IDAR1_AC3 12482,586098
#define CAN1IDAR1_AC4 12483,586158
#define CAN1IDAR1_AC5 12484,586218
#define CAN1IDAR1_AC6 12485,586278
#define CAN1IDAR1_AC7 12486,586338
#define CAN1IDAR1_AC0_MASK 12488,586399
#define CAN1IDAR1_AC1_MASK 12489,586441
#define CAN1IDAR1_AC2_MASK 12490,586483
#define CAN1IDAR1_AC3_MASK 12491,586525
#define CAN1IDAR1_AC4_MASK 12492,586567
#define CAN1IDAR1_AC5_MASK 12493,586610
#define CAN1IDAR1_AC6_MASK 12494,586653
#define CAN1IDAR1_AC7_MASK 12495,586696
  byte Byte;12500,586833
    byte AC0 12502,586857
    byte AC1 12503,586948
    byte AC2 12504,587039
    byte AC3 12505,587130
    byte AC4 12506,587221
    byte AC5 12507,587312
    byte AC6 12508,587403
    byte AC7 12509,587494
  } Bits;12510,587585
} CAN1IDAR2STR;12511,587595
#define CAN1IDAR2 12513,587677
#define CAN1IDAR2_AC0 12514,587733
#define CAN1IDAR2_AC1 12515,587793
#define CAN1IDAR2_AC2 12516,587853
#define CAN1IDAR2_AC3 12517,587913
#define CAN1IDAR2_AC4 12518,587973
#define CAN1IDAR2_AC5 12519,588033
#define CAN1IDAR2_AC6 12520,588093
#define CAN1IDAR2_AC7 12521,588153
#define CAN1IDAR2_AC0_MASK 12523,588214
#define CAN1IDAR2_AC1_MASK 12524,588256
#define CAN1IDAR2_AC2_MASK 12525,588298
#define CAN1IDAR2_AC3_MASK 12526,588340
#define CAN1IDAR2_AC4_MASK 12527,588382
#define CAN1IDAR2_AC5_MASK 12528,588425
#define CAN1IDAR2_AC6_MASK 12529,588468
#define CAN1IDAR2_AC7_MASK 12530,588511
  byte Byte;12535,588648
    byte AC0 12537,588672
    byte AC1 12538,588763
    byte AC2 12539,588854
    byte AC3 12540,588945
    byte AC4 12541,589036
    byte AC5 12542,589127
    byte AC6 12543,589218
    byte AC7 12544,589309
  } Bits;12545,589400
} CAN1IDAR3STR;12546,589410
#define CAN1IDAR3 12548,589492
#define CAN1IDAR3_AC0 12549,589548
#define CAN1IDAR3_AC1 12550,589608
#define CAN1IDAR3_AC2 12551,589668
#define CAN1IDAR3_AC3 12552,589728
#define CAN1IDAR3_AC4 12553,589788
#define CAN1IDAR3_AC5 12554,589848
#define CAN1IDAR3_AC6 12555,589908
#define CAN1IDAR3_AC7 12556,589968
#define CAN1IDAR3_AC0_MASK 12558,590029
#define CAN1IDAR3_AC1_MASK 12559,590071
#define CAN1IDAR3_AC2_MASK 12560,590113
#define CAN1IDAR3_AC3_MASK 12561,590155
#define CAN1IDAR3_AC4_MASK 12562,590197
#define CAN1IDAR3_AC5_MASK 12563,590240
#define CAN1IDAR3_AC6_MASK 12564,590283
#define CAN1IDAR3_AC7_MASK 12565,590326
  byte Byte;12570,590457
    byte AM0 12572,590481
    byte AM1 12573,590572
    byte AM2 12574,590663
    byte AM3 12575,590754
    byte AM4 12576,590845
    byte AM5 12577,590936
    byte AM6 12578,591027
    byte AM7 12579,591118
  } Bits;12580,591209
} CAN1IDMR0STR;12581,591219
#define CAN1IDMR0 12583,591301
#define CAN1IDMR0_AM0 12584,591357
#define CAN1IDMR0_AM1 12585,591417
#define CAN1IDMR0_AM2 12586,591477
#define CAN1IDMR0_AM3 12587,591537
#define CAN1IDMR0_AM4 12588,591597
#define CAN1IDMR0_AM5 12589,591657
#define CAN1IDMR0_AM6 12590,591717
#define CAN1IDMR0_AM7 12591,591777
#define CAN1IDMR_ARR 12593,591898
#define CAN1IDMR0_AM0_MASK 12595,591970
#define CAN1IDMR0_AM1_MASK 12596,592012
#define CAN1IDMR0_AM2_MASK 12597,592054
#define CAN1IDMR0_AM3_MASK 12598,592096
#define CAN1IDMR0_AM4_MASK 12599,592138
#define CAN1IDMR0_AM5_MASK 12600,592181
#define CAN1IDMR0_AM6_MASK 12601,592224
#define CAN1IDMR0_AM7_MASK 12602,592267
  byte Byte;12607,592398
    byte AM0 12609,592422
    byte AM1 12610,592513
    byte AM2 12611,592604
    byte AM3 12612,592695
    byte AM4 12613,592786
    byte AM5 12614,592877
    byte AM6 12615,592968
    byte AM7 12616,593059
  } Bits;12617,593150
} CAN1IDMR1STR;12618,593160
#define CAN1IDMR1 12620,593242
#define CAN1IDMR1_AM0 12621,593298
#define CAN1IDMR1_AM1 12622,593358
#define CAN1IDMR1_AM2 12623,593418
#define CAN1IDMR1_AM3 12624,593478
#define CAN1IDMR1_AM4 12625,593538
#define CAN1IDMR1_AM5 12626,593598
#define CAN1IDMR1_AM6 12627,593658
#define CAN1IDMR1_AM7 12628,593718
#define CAN1IDMR1_AM0_MASK 12630,593779
#define CAN1IDMR1_AM1_MASK 12631,593821
#define CAN1IDMR1_AM2_MASK 12632,593863
#define CAN1IDMR1_AM3_MASK 12633,593905
#define CAN1IDMR1_AM4_MASK 12634,593947
#define CAN1IDMR1_AM5_MASK 12635,593990
#define CAN1IDMR1_AM6_MASK 12636,594033
#define CAN1IDMR1_AM7_MASK 12637,594076
  byte Byte;12642,594207
    byte AM0 12644,594231
    byte AM1 12645,594322
    byte AM2 12646,594413
    byte AM3 12647,594504
    byte AM4 12648,594595
    byte AM5 12649,594686
    byte AM6 12650,594777
    byte AM7 12651,594868
  } Bits;12652,594959
} CAN1IDMR2STR;12653,594969
#define CAN1IDMR2 12655,595051
#define CAN1IDMR2_AM0 12656,595107
#define CAN1IDMR2_AM1 12657,595167
#define CAN1IDMR2_AM2 12658,595227
#define CAN1IDMR2_AM3 12659,595287
#define CAN1IDMR2_AM4 12660,595347
#define CAN1IDMR2_AM5 12661,595407
#define CAN1IDMR2_AM6 12662,595467
#define CAN1IDMR2_AM7 12663,595527
#define CAN1IDMR2_AM0_MASK 12665,595588
#define CAN1IDMR2_AM1_MASK 12666,595630
#define CAN1IDMR2_AM2_MASK 12667,595672
#define CAN1IDMR2_AM3_MASK 12668,595714
#define CAN1IDMR2_AM4_MASK 12669,595756
#define CAN1IDMR2_AM5_MASK 12670,595799
#define CAN1IDMR2_AM6_MASK 12671,595842
#define CAN1IDMR2_AM7_MASK 12672,595885
  byte Byte;12677,596016
    byte AM0 12679,596040
    byte AM1 12680,596131
    byte AM2 12681,596222
    byte AM3 12682,596313
    byte AM4 12683,596404
    byte AM5 12684,596495
    byte AM6 12685,596586
    byte AM7 12686,596677
  } Bits;12687,596768
} CAN1IDMR3STR;12688,596778
#define CAN1IDMR3 12690,596860
#define CAN1IDMR3_AM0 12691,596916
#define CAN1IDMR3_AM1 12692,596976
#define CAN1IDMR3_AM2 12693,597036
#define CAN1IDMR3_AM3 12694,597096
#define CAN1IDMR3_AM4 12695,597156
#define CAN1IDMR3_AM5 12696,597216
#define CAN1IDMR3_AM6 12697,597276
#define CAN1IDMR3_AM7 12698,597336
#define CAN1IDMR3_AM0_MASK 12700,597397
#define CAN1IDMR3_AM1_MASK 12701,597439
#define CAN1IDMR3_AM2_MASK 12702,597481
#define CAN1IDMR3_AM3_MASK 12703,597523
#define CAN1IDMR3_AM4_MASK 12704,597565
#define CAN1IDMR3_AM5_MASK 12705,597608
#define CAN1IDMR3_AM6_MASK 12706,597651
#define CAN1IDMR3_AM7_MASK 12707,597694
  byte Byte;12712,597831
    byte AC0 12714,597855
    byte AC1 12715,597946
    byte AC2 12716,598037
    byte AC3 12717,598128
    byte AC4 12718,598219
    byte AC5 12719,598310
    byte AC6 12720,598401
    byte AC7 12721,598492
  } Bits;12722,598583
} CAN1IDAR4STR;12723,598593
#define CAN1IDAR4 12725,598675
#define CAN1IDAR4_AC0 12726,598731
#define CAN1IDAR4_AC1 12727,598791
#define CAN1IDAR4_AC2 12728,598851
#define CAN1IDAR4_AC3 12729,598911
#define CAN1IDAR4_AC4 12730,598971
#define CAN1IDAR4_AC5 12731,599031
#define CAN1IDAR4_AC6 12732,599091
#define CAN1IDAR4_AC7 12733,599151
#define CAN1IDAR4_AC0_MASK 12735,599212
#define CAN1IDAR4_AC1_MASK 12736,599254
#define CAN1IDAR4_AC2_MASK 12737,599296
#define CAN1IDAR4_AC3_MASK 12738,599338
#define CAN1IDAR4_AC4_MASK 12739,599380
#define CAN1IDAR4_AC5_MASK 12740,599423
#define CAN1IDAR4_AC6_MASK 12741,599466
#define CAN1IDAR4_AC7_MASK 12742,599509
  byte Byte;12747,599646
    byte AC0 12749,599670
    byte AC1 12750,599761
    byte AC2 12751,599852
    byte AC3 12752,599943
    byte AC4 12753,600034
    byte AC5 12754,600125
    byte AC6 12755,600216
    byte AC7 12756,600307
  } Bits;12757,600398
} CAN1IDAR5STR;12758,600408
#define CAN1IDAR5 12760,600490
#define CAN1IDAR5_AC0 12761,600546
#define CAN1IDAR5_AC1 12762,600606
#define CAN1IDAR5_AC2 12763,600666
#define CAN1IDAR5_AC3 12764,600726
#define CAN1IDAR5_AC4 12765,600786
#define CAN1IDAR5_AC5 12766,600846
#define CAN1IDAR5_AC6 12767,600906
#define CAN1IDAR5_AC7 12768,600966
#define CAN1IDAR5_AC0_MASK 12770,601027
#define CAN1IDAR5_AC1_MASK 12771,601069
#define CAN1IDAR5_AC2_MASK 12772,601111
#define CAN1IDAR5_AC3_MASK 12773,601153
#define CAN1IDAR5_AC4_MASK 12774,601195
#define CAN1IDAR5_AC5_MASK 12775,601238
#define CAN1IDAR5_AC6_MASK 12776,601281
#define CAN1IDAR5_AC7_MASK 12777,601324
  byte Byte;12782,601461
    byte AC0 12784,601485
    byte AC1 12785,601576
    byte AC2 12786,601667
    byte AC3 12787,601758
    byte AC4 12788,601849
    byte AC5 12789,601940
    byte AC6 12790,602031
    byte AC7 12791,602122
  } Bits;12792,602213
} CAN1IDAR6STR;12793,602223
#define CAN1IDAR6 12795,602305
#define CAN1IDAR6_AC0 12796,602361
#define CAN1IDAR6_AC1 12797,602421
#define CAN1IDAR6_AC2 12798,602481
#define CAN1IDAR6_AC3 12799,602541
#define CAN1IDAR6_AC4 12800,602601
#define CAN1IDAR6_AC5 12801,602661
#define CAN1IDAR6_AC6 12802,602721
#define CAN1IDAR6_AC7 12803,602781
#define CAN1IDAR6_AC0_MASK 12805,602842
#define CAN1IDAR6_AC1_MASK 12806,602884
#define CAN1IDAR6_AC2_MASK 12807,602926
#define CAN1IDAR6_AC3_MASK 12808,602968
#define CAN1IDAR6_AC4_MASK 12809,603010
#define CAN1IDAR6_AC5_MASK 12810,603053
#define CAN1IDAR6_AC6_MASK 12811,603096
#define CAN1IDAR6_AC7_MASK 12812,603139
  byte Byte;12817,603276
    byte AC0 12819,603300
    byte AC1 12820,603391
    byte AC2 12821,603482
    byte AC3 12822,603573
    byte AC4 12823,603664
    byte AC5 12824,603755
    byte AC6 12825,603846
    byte AC7 12826,603937
  } Bits;12827,604028
} CAN1IDAR7STR;12828,604038
#define CAN1IDAR7 12830,604120
#define CAN1IDAR7_AC0 12831,604176
#define CAN1IDAR7_AC1 12832,604236
#define CAN1IDAR7_AC2 12833,604296
#define CAN1IDAR7_AC3 12834,604356
#define CAN1IDAR7_AC4 12835,604416
#define CAN1IDAR7_AC5 12836,604476
#define CAN1IDAR7_AC6 12837,604536
#define CAN1IDAR7_AC7 12838,604596
#define CAN1IDAR7_AC0_MASK 12840,604657
#define CAN1IDAR7_AC1_MASK 12841,604699
#define CAN1IDAR7_AC2_MASK 12842,604741
#define CAN1IDAR7_AC3_MASK 12843,604783
#define CAN1IDAR7_AC4_MASK 12844,604825
#define CAN1IDAR7_AC5_MASK 12845,604868
#define CAN1IDAR7_AC6_MASK 12846,604911
#define CAN1IDAR7_AC7_MASK 12847,604954
  byte Byte;12852,605085
    byte AM0 12854,605109
    byte AM1 12855,605200
    byte AM2 12856,605291
    byte AM3 12857,605382
    byte AM4 12858,605473
    byte AM5 12859,605564
    byte AM6 12860,605655
    byte AM7 12861,605746
  } Bits;12862,605837
} CAN1IDMR4STR;12863,605847
#define CAN1IDMR4 12865,605929
#define CAN1IDMR4_AM0 12866,605985
#define CAN1IDMR4_AM1 12867,606045
#define CAN1IDMR4_AM2 12868,606105
#define CAN1IDMR4_AM3 12869,606165
#define CAN1IDMR4_AM4 12870,606225
#define CAN1IDMR4_AM5 12871,606285
#define CAN1IDMR4_AM6 12872,606345
#define CAN1IDMR4_AM7 12873,606405
#define CAN1IDMR4_AM0_MASK 12875,606466
#define CAN1IDMR4_AM1_MASK 12876,606508
#define CAN1IDMR4_AM2_MASK 12877,606550
#define CAN1IDMR4_AM3_MASK 12878,606592
#define CAN1IDMR4_AM4_MASK 12879,606634
#define CAN1IDMR4_AM5_MASK 12880,606677
#define CAN1IDMR4_AM6_MASK 12881,606720
#define CAN1IDMR4_AM7_MASK 12882,606763
  byte Byte;12887,606894
    byte AM0 12889,606918
    byte AM1 12890,607009
    byte AM2 12891,607100
    byte AM3 12892,607191
    byte AM4 12893,607282
    byte AM5 12894,607373
    byte AM6 12895,607464
    byte AM7 12896,607555
  } Bits;12897,607646
} CAN1IDMR5STR;12898,607656
#define CAN1IDMR5 12900,607738
#define CAN1IDMR5_AM0 12901,607794
#define CAN1IDMR5_AM1 12902,607854
#define CAN1IDMR5_AM2 12903,607914
#define CAN1IDMR5_AM3 12904,607974
#define CAN1IDMR5_AM4 12905,608034
#define CAN1IDMR5_AM5 12906,608094
#define CAN1IDMR5_AM6 12907,608154
#define CAN1IDMR5_AM7 12908,608214
#define CAN1IDMR5_AM0_MASK 12910,608275
#define CAN1IDMR5_AM1_MASK 12911,608317
#define CAN1IDMR5_AM2_MASK 12912,608359
#define CAN1IDMR5_AM3_MASK 12913,608401
#define CAN1IDMR5_AM4_MASK 12914,608443
#define CAN1IDMR5_AM5_MASK 12915,608486
#define CAN1IDMR5_AM6_MASK 12916,608529
#define CAN1IDMR5_AM7_MASK 12917,608572
  byte Byte;12922,608703
    byte AM0 12924,608727
    byte AM1 12925,608818
    byte AM2 12926,608909
    byte AM3 12927,609000
    byte AM4 12928,609091
    byte AM5 12929,609182
    byte AM6 12930,609273
    byte AM7 12931,609364
  } Bits;12932,609455
} CAN1IDMR6STR;12933,609465
#define CAN1IDMR6 12935,609547
#define CAN1IDMR6_AM0 12936,609603
#define CAN1IDMR6_AM1 12937,609663
#define CAN1IDMR6_AM2 12938,609723
#define CAN1IDMR6_AM3 12939,609783
#define CAN1IDMR6_AM4 12940,609843
#define CAN1IDMR6_AM5 12941,609903
#define CAN1IDMR6_AM6 12942,609963
#define CAN1IDMR6_AM7 12943,610023
#define CAN1IDMR6_AM0_MASK 12945,610084
#define CAN1IDMR6_AM1_MASK 12946,610126
#define CAN1IDMR6_AM2_MASK 12947,610168
#define CAN1IDMR6_AM3_MASK 12948,610210
#define CAN1IDMR6_AM4_MASK 12949,610252
#define CAN1IDMR6_AM5_MASK 12950,610295
#define CAN1IDMR6_AM6_MASK 12951,610338
#define CAN1IDMR6_AM7_MASK 12952,610381
  byte Byte;12957,610512
    byte AM0 12959,610536
    byte AM1 12960,610627
    byte AM2 12961,610718
    byte AM3 12962,610809
    byte AM4 12963,610900
    byte AM5 12964,610991
    byte AM6 12965,611082
    byte AM7 12966,611173
  } Bits;12967,611264
} CAN1IDMR7STR;12968,611274
#define CAN1IDMR7 12970,611356
#define CAN1IDMR7_AM0 12971,611412
#define CAN1IDMR7_AM1 12972,611472
#define CAN1IDMR7_AM2 12973,611532
#define CAN1IDMR7_AM3 12974,611592
#define CAN1IDMR7_AM4 12975,611652
#define CAN1IDMR7_AM5 12976,611712
#define CAN1IDMR7_AM6 12977,611772
#define CAN1IDMR7_AM7 12978,611832
#define CAN1IDMR7_AM0_MASK 12980,611893
#define CAN1IDMR7_AM1_MASK 12981,611935
#define CAN1IDMR7_AM2_MASK 12982,611977
#define CAN1IDMR7_AM3_MASK 12983,612019
#define CAN1IDMR7_AM4_MASK 12984,612061
#define CAN1IDMR7_AM5_MASK 12985,612104
#define CAN1IDMR7_AM6_MASK 12986,612147
#define CAN1IDMR7_AM7_MASK 12987,612190
  byte Byte;12992,612325
    byte ID21 12994,612349
    byte ID22 12995,612452
    byte ID23 12996,612555
    byte ID24 12997,612658
    byte ID25 12998,612761
    byte ID26 12999,612864
    byte ID27 13000,612967
    byte ID28 13001,613070
  } Bits;13002,613173
} CAN1RXIDR0STR;13003,613183
#define CAN1RXIDR0 13005,613268
#define CAN1RXIDR0_ID21 13006,613325
#define CAN1RXIDR0_ID22 13007,613387
#define CAN1RXIDR0_ID23 13008,613449
#define CAN1RXIDR0_ID24 13009,613511
#define CAN1RXIDR0_ID25 13010,613573
#define CAN1RXIDR0_ID26 13011,613635
#define CAN1RXIDR0_ID27 13012,613697
#define CAN1RXIDR0_ID28 13013,613759
#define CAN1RXIDR_ARR 13015,613884
#define CAN1RXIDR0_ID21_MASK 13017,613957
#define CAN1RXIDR0_ID22_MASK 13018,613999
#define CAN1RXIDR0_ID23_MASK 13019,614041
#define CAN1RXIDR0_ID24_MASK 13020,614083
#define CAN1RXIDR0_ID25_MASK 13021,614125
#define CAN1RXIDR0_ID26_MASK 13022,614168
#define CAN1RXIDR0_ID27_MASK 13023,614211
#define CAN1RXIDR0_ID28_MASK 13024,614254
  byte Byte;13029,614389
    byte ID15 13031,614413
    byte ID16 13032,614516
    byte ID17 13033,614619
    byte IDE 13034,614722
    byte SRR 13035,614803
    byte ID18 13036,614898
    byte ID19 13037,615001
    byte ID20 13038,615104
  } Bits;13039,615207
    byte grpID_15 13041,615228
    byte 13042,615250
    byte 13043,615271
    byte grpID_18 13044,615292
  } MergedBits;13045,615314
} CAN1RXIDR1STR;13046,615330
#define CAN1RXIDR1 13048,615415
#define CAN1RXIDR1_ID15 13049,615472
#define CAN1RXIDR1_ID16 13050,615534
#define CAN1RXIDR1_ID17 13051,615596
#define CAN1RXIDR1_IDE 13052,615658
#define CAN1RXIDR1_SRR 13053,615719
#define CAN1RXIDR1_ID18 13054,615780
#define CAN1RXIDR1_ID19 13055,615842
#define CAN1RXIDR1_ID20 13056,615904
#define CAN1RXIDR1_ID_15 13057,615966
#define CAN1RXIDR1_ID_18 13058,616038
#define CAN1RXIDR1_ID 13059,616110
#define CAN1RXIDR1_ID15_MASK 13061,616168
#define CAN1RXIDR1_ID16_MASK 13062,616210
#define CAN1RXIDR1_ID17_MASK 13063,616252
#define CAN1RXIDR1_IDE_MASK 13064,616294
#define CAN1RXIDR1_SRR_MASK 13065,616336
#define CAN1RXIDR1_ID18_MASK 13066,616379
#define CAN1RXIDR1_ID19_MASK 13067,616422
#define CAN1RXIDR1_ID20_MASK 13068,616465
#define CAN1RXIDR1_ID_15_MASK 13069,616509
#define CAN1RXIDR1_ID_15_BITNUM 13070,616551
#define CAN1RXIDR1_ID_18_MASK 13071,616593
#define CAN1RXIDR1_ID_18_BITNUM 13072,616637
  byte Byte;13077,616770
    byte ID7 13079,616794
    byte ID8 13080,616896
    byte ID9 13081,616998
    byte ID10 13082,617100
    byte ID11 13083,617203
    byte ID12 13084,617306
    byte ID13 13085,617409
    byte ID14 13086,617512
  } Bits;13087,617615
} CAN1RXIDR2STR;13088,617625
#define CAN1RXIDR2 13090,617710
#define CAN1RXIDR2_ID7 13091,617767
#define CAN1RXIDR2_ID8 13092,617828
#define CAN1RXIDR2_ID9 13093,617889
#define CAN1RXIDR2_ID10 13094,617950
#define CAN1RXIDR2_ID11 13095,618012
#define CAN1RXIDR2_ID12 13096,618074
#define CAN1RXIDR2_ID13 13097,618136
#define CAN1RXIDR2_ID14 13098,618198
#define CAN1RXIDR2_ID7_MASK 13100,618261
#define CAN1RXIDR2_ID8_MASK 13101,618303
#define CAN1RXIDR2_ID9_MASK 13102,618345
#define CAN1RXIDR2_ID10_MASK 13103,618387
#define CAN1RXIDR2_ID11_MASK 13104,618429
#define CAN1RXIDR2_ID12_MASK 13105,618472
#define CAN1RXIDR2_ID13_MASK 13106,618515
#define CAN1RXIDR2_ID14_MASK 13107,618558
  byte Byte;13112,618693
    byte RTR 13114,618717
    byte ID0 13115,618814
    byte ID1 13116,618916
    byte ID2 13117,619018
    byte ID3 13118,619120
    byte ID4 13119,619222
    byte ID5 13120,619324
    byte ID6 13121,619426
  } Bits;13122,619528
    byte 13124,619549
    byte grpID 13125,619570
  } MergedBits;13126,619591
} CAN1RXIDR3STR;13127,619607
#define CAN1RXIDR3 13129,619692
#define CAN1RXIDR3_RTR 13130,619749
#define CAN1RXIDR3_ID0 13131,619810
#define CAN1RXIDR3_ID1 13132,619871
#define CAN1RXIDR3_ID2 13133,619932
#define CAN1RXIDR3_ID3 13134,619993
#define CAN1RXIDR3_ID4 13135,620054
#define CAN1RXIDR3_ID5 13136,620115
#define CAN1RXIDR3_ID6 13137,620176
#define CAN1RXIDR3_ID 13138,620237
#define CAN1RXIDR3_RTR_MASK 13140,620307
#define CAN1RXIDR3_ID0_MASK 13141,620349
#define CAN1RXIDR3_ID1_MASK 13142,620391
#define CAN1RXIDR3_ID2_MASK 13143,620433
#define CAN1RXIDR3_ID3_MASK 13144,620475
#define CAN1RXIDR3_ID4_MASK 13145,620518
#define CAN1RXIDR3_ID5_MASK 13146,620561
#define CAN1RXIDR3_ID6_MASK 13147,620604
#define CAN1RXIDR3_ID_MASK 13148,620648
#define CAN1RXIDR3_ID_BITNUM 13149,620692
  byte Byte;13154,620827
    byte DB0 13156,620851
    byte DB1 13157,620931
    byte DB2 13158,621011
    byte DB3 13159,621091
    byte DB4 13160,621171
    byte DB5 13161,621251
    byte DB6 13162,621331
    byte DB7 13163,621411
  } Bits;13164,621491
} CAN1RXDSR0STR;13165,621501
#define CAN1RXDSR0 13167,621586
#define CAN1RXDSR0_DB0 13168,621643
#define CAN1RXDSR0_DB1 13169,621704
#define CAN1RXDSR0_DB2 13170,621765
#define CAN1RXDSR0_DB3 13171,621826
#define CAN1RXDSR0_DB4 13172,621887
#define CAN1RXDSR0_DB5 13173,621948
#define CAN1RXDSR0_DB6 13174,622009
#define CAN1RXDSR0_DB7 13175,622070
#define CAN1RXDSR_ARR 13177,622194
#define CAN1RXDSR0_DB0_MASK 13179,622267
#define CAN1RXDSR0_DB1_MASK 13180,622309
#define CAN1RXDSR0_DB2_MASK 13181,622351
#define CAN1RXDSR0_DB3_MASK 13182,622393
#define CAN1RXDSR0_DB4_MASK 13183,622435
#define CAN1RXDSR0_DB5_MASK 13184,622478
#define CAN1RXDSR0_DB6_MASK 13185,622521
#define CAN1RXDSR0_DB7_MASK 13186,622564
  byte Byte;13191,622701
    byte DB0 13193,622725
    byte DB1 13194,622805
    byte DB2 13195,622885
    byte DB3 13196,622965
    byte DB4 13197,623045
    byte DB5 13198,623125
    byte DB6 13199,623205
    byte DB7 13200,623285
  } Bits;13201,623365
} CAN1RXDSR1STR;13202,623375
#define CAN1RXDSR1 13204,623460
#define CAN1RXDSR1_DB0 13205,623517
#define CAN1RXDSR1_DB1 13206,623578
#define CAN1RXDSR1_DB2 13207,623639
#define CAN1RXDSR1_DB3 13208,623700
#define CAN1RXDSR1_DB4 13209,623761
#define CAN1RXDSR1_DB5 13210,623822
#define CAN1RXDSR1_DB6 13211,623883
#define CAN1RXDSR1_DB7 13212,623944
#define CAN1RXDSR1_DB0_MASK 13214,624006
#define CAN1RXDSR1_DB1_MASK 13215,624048
#define CAN1RXDSR1_DB2_MASK 13216,624090
#define CAN1RXDSR1_DB3_MASK 13217,624132
#define CAN1RXDSR1_DB4_MASK 13218,624174
#define CAN1RXDSR1_DB5_MASK 13219,624217
#define CAN1RXDSR1_DB6_MASK 13220,624260
#define CAN1RXDSR1_DB7_MASK 13221,624303
  byte Byte;13226,624440
    byte DB0 13228,624464
    byte DB1 13229,624544
    byte DB2 13230,624624
    byte DB3 13231,624704
    byte DB4 13232,624784
    byte DB5 13233,624864
    byte DB6 13234,624944
    byte DB7 13235,625024
  } Bits;13236,625104
} CAN1RXDSR2STR;13237,625114
#define CAN1RXDSR2 13239,625199
#define CAN1RXDSR2_DB0 13240,625256
#define CAN1RXDSR2_DB1 13241,625317
#define CAN1RXDSR2_DB2 13242,625378
#define CAN1RXDSR2_DB3 13243,625439
#define CAN1RXDSR2_DB4 13244,625500
#define CAN1RXDSR2_DB5 13245,625561
#define CAN1RXDSR2_DB6 13246,625622
#define CAN1RXDSR2_DB7 13247,625683
#define CAN1RXDSR2_DB0_MASK 13249,625745
#define CAN1RXDSR2_DB1_MASK 13250,625787
#define CAN1RXDSR2_DB2_MASK 13251,625829
#define CAN1RXDSR2_DB3_MASK 13252,625871
#define CAN1RXDSR2_DB4_MASK 13253,625913
#define CAN1RXDSR2_DB5_MASK 13254,625956
#define CAN1RXDSR2_DB6_MASK 13255,625999
#define CAN1RXDSR2_DB7_MASK 13256,626042
  byte Byte;13261,626179
    byte DB0 13263,626203
    byte DB1 13264,626283
    byte DB2 13265,626363
    byte DB3 13266,626443
    byte DB4 13267,626523
    byte DB5 13268,626603
    byte DB6 13269,626683
    byte DB7 13270,626763
  } Bits;13271,626843
} CAN1RXDSR3STR;13272,626853
#define CAN1RXDSR3 13274,626938
#define CAN1RXDSR3_DB0 13275,626995
#define CAN1RXDSR3_DB1 13276,627056
#define CAN1RXDSR3_DB2 13277,627117
#define CAN1RXDSR3_DB3 13278,627178
#define CAN1RXDSR3_DB4 13279,627239
#define CAN1RXDSR3_DB5 13280,627300
#define CAN1RXDSR3_DB6 13281,627361
#define CAN1RXDSR3_DB7 13282,627422
#define CAN1RXDSR3_DB0_MASK 13284,627484
#define CAN1RXDSR3_DB1_MASK 13285,627526
#define CAN1RXDSR3_DB2_MASK 13286,627568
#define CAN1RXDSR3_DB3_MASK 13287,627610
#define CAN1RXDSR3_DB4_MASK 13288,627652
#define CAN1RXDSR3_DB5_MASK 13289,627695
#define CAN1RXDSR3_DB6_MASK 13290,627738
#define CAN1RXDSR3_DB7_MASK 13291,627781
  byte Byte;13296,627918
    byte DB0 13298,627942
    byte DB1 13299,628022
    byte DB2 13300,628102
    byte DB3 13301,628182
    byte DB4 13302,628262
    byte DB5 13303,628342
    byte DB6 13304,628422
    byte DB7 13305,628502
  } Bits;13306,628582
} CAN1RXDSR4STR;13307,628592
#define CAN1RXDSR4 13309,628677
#define CAN1RXDSR4_DB0 13310,628734
#define CAN1RXDSR4_DB1 13311,628795
#define CAN1RXDSR4_DB2 13312,628856
#define CAN1RXDSR4_DB3 13313,628917
#define CAN1RXDSR4_DB4 13314,628978
#define CAN1RXDSR4_DB5 13315,629039
#define CAN1RXDSR4_DB6 13316,629100
#define CAN1RXDSR4_DB7 13317,629161
#define CAN1RXDSR4_DB0_MASK 13319,629223
#define CAN1RXDSR4_DB1_MASK 13320,629265
#define CAN1RXDSR4_DB2_MASK 13321,629307
#define CAN1RXDSR4_DB3_MASK 13322,629349
#define CAN1RXDSR4_DB4_MASK 13323,629391
#define CAN1RXDSR4_DB5_MASK 13324,629434
#define CAN1RXDSR4_DB6_MASK 13325,629477
#define CAN1RXDSR4_DB7_MASK 13326,629520
  byte Byte;13331,629657
    byte DB0 13333,629681
    byte DB1 13334,629761
    byte DB2 13335,629841
    byte DB3 13336,629921
    byte DB4 13337,630001
    byte DB5 13338,630081
    byte DB6 13339,630161
    byte DB7 13340,630241
  } Bits;13341,630321
} CAN1RXDSR5STR;13342,630331
#define CAN1RXDSR5 13344,630416
#define CAN1RXDSR5_DB0 13345,630473
#define CAN1RXDSR5_DB1 13346,630534
#define CAN1RXDSR5_DB2 13347,630595
#define CAN1RXDSR5_DB3 13348,630656
#define CAN1RXDSR5_DB4 13349,630717
#define CAN1RXDSR5_DB5 13350,630778
#define CAN1RXDSR5_DB6 13351,630839
#define CAN1RXDSR5_DB7 13352,630900
#define CAN1RXDSR5_DB0_MASK 13354,630962
#define CAN1RXDSR5_DB1_MASK 13355,631004
#define CAN1RXDSR5_DB2_MASK 13356,631046
#define CAN1RXDSR5_DB3_MASK 13357,631088
#define CAN1RXDSR5_DB4_MASK 13358,631130
#define CAN1RXDSR5_DB5_MASK 13359,631173
#define CAN1RXDSR5_DB6_MASK 13360,631216
#define CAN1RXDSR5_DB7_MASK 13361,631259
  byte Byte;13366,631396
    byte DB0 13368,631420
    byte DB1 13369,631500
    byte DB2 13370,631580
    byte DB3 13371,631660
    byte DB4 13372,631740
    byte DB5 13373,631820
    byte DB6 13374,631900
    byte DB7 13375,631980
  } Bits;13376,632060
} CAN1RXDSR6STR;13377,632070
#define CAN1RXDSR6 13379,632155
#define CAN1RXDSR6_DB0 13380,632212
#define CAN1RXDSR6_DB1 13381,632273
#define CAN1RXDSR6_DB2 13382,632334
#define CAN1RXDSR6_DB3 13383,632395
#define CAN1RXDSR6_DB4 13384,632456
#define CAN1RXDSR6_DB5 13385,632517
#define CAN1RXDSR6_DB6 13386,632578
#define CAN1RXDSR6_DB7 13387,632639
#define CAN1RXDSR6_DB0_MASK 13389,632701
#define CAN1RXDSR6_DB1_MASK 13390,632743
#define CAN1RXDSR6_DB2_MASK 13391,632785
#define CAN1RXDSR6_DB3_MASK 13392,632827
#define CAN1RXDSR6_DB4_MASK 13393,632869
#define CAN1RXDSR6_DB5_MASK 13394,632912
#define CAN1RXDSR6_DB6_MASK 13395,632955
#define CAN1RXDSR6_DB7_MASK 13396,632998
  byte Byte;13401,633135
    byte DB0 13403,633159
    byte DB1 13404,633239
    byte DB2 13405,633319
    byte DB3 13406,633399
    byte DB4 13407,633479
    byte DB5 13408,633559
    byte DB6 13409,633639
    byte DB7 13410,633719
  } Bits;13411,633799
} CAN1RXDSR7STR;13412,633809
#define CAN1RXDSR7 13414,633894
#define CAN1RXDSR7_DB0 13415,633951
#define CAN1RXDSR7_DB1 13416,634012
#define CAN1RXDSR7_DB2 13417,634073
#define CAN1RXDSR7_DB3 13418,634134
#define CAN1RXDSR7_DB4 13419,634195
#define CAN1RXDSR7_DB5 13420,634256
#define CAN1RXDSR7_DB6 13421,634317
#define CAN1RXDSR7_DB7 13422,634378
#define CAN1RXDSR7_DB0_MASK 13424,634440
#define CAN1RXDSR7_DB1_MASK 13425,634482
#define CAN1RXDSR7_DB2_MASK 13426,634524
#define CAN1RXDSR7_DB3_MASK 13427,634566
#define CAN1RXDSR7_DB4_MASK 13428,634608
#define CAN1RXDSR7_DB5_MASK 13429,634651
#define CAN1RXDSR7_DB6_MASK 13430,634694
#define CAN1RXDSR7_DB7_MASK 13431,634737
  byte Byte;13436,634870
    byte DLC0 13438,634894
    byte DLC1 13439,634986
    byte DLC2 13440,635078
    byte DLC3 13441,635170
    byte 13442,635262
    byte 13443,635288
    byte 13444,635314
    byte 13445,635340
  } Bits;13446,635366
    byte grpDLC 13448,635387
    byte 13449,635408
    byte 13450,635429
    byte 13451,635450
    byte 13452,635471
  } MergedBits;13453,635492
} CAN1RXDLRSTR;13454,635508
#define CAN1RXDLR 13456,635590
#define CAN1RXDLR_DLC0 13457,635646
#define CAN1RXDLR_DLC1 13458,635707
#define CAN1RXDLR_DLC2 13459,635768
#define CAN1RXDLR_DLC3 13460,635829
#define CAN1RXDLR_DLC 13461,635890
#define CAN1RXDLR_DLC0_MASK 13463,635960
#define CAN1RXDLR_DLC1_MASK 13464,636002
#define CAN1RXDLR_DLC2_MASK 13465,636044
#define CAN1RXDLR_DLC3_MASK 13466,636086
#define CAN1RXDLR_DLC_MASK 13467,636128
#define CAN1RXDLR_DLC_BITNUM 13468,636171
  word Word;13473,636301
      byte Byte;13478,636448
        byte TSR8 13480,636480
        byte TSR9 13481,636570
        byte TSR10 13482,636660
        byte TSR11 13483,636751
        byte TSR12 13484,636842
        byte TSR13 13485,636933
        byte TSR14 13486,637024
        byte TSR15 13487,637115
      } Bits;13488,637206
    } CAN1RXTSRHSTR;13489,637220
    #define CAN1RXTSRH 13490,637241
    #define CAN1RXTSRH_TSR8 13491,637323
    #define CAN1RXTSRH_TSR9 13492,637410
    #define CAN1RXTSRH_TSR10 13493,637497
    #define CAN1RXTSRH_TSR11 13494,637585
    #define CAN1RXTSRH_TSR12 13495,637673
    #define CAN1RXTSRH_TSR13 13496,637761
    #define CAN1RXTSRH_TSR14 13497,637849
    #define CAN1RXTSRH_TSR15 13498,637937
    #define CAN1RXTSRH_TSR8_MASK 13500,638030
    #define CAN1RXTSRH_TSR9_MASK 13501,638072
    #define CAN1RXTSRH_TSR10_MASK 13502,638114
    #define CAN1RXTSRH_TSR11_MASK 13503,638156
    #define CAN1RXTSRH_TSR12_MASK 13504,638198
    #define CAN1RXTSRH_TSR13_MASK 13505,638241
    #define CAN1RXTSRH_TSR14_MASK 13506,638284
    #define CAN1RXTSRH_TSR15_MASK 13507,638327
      byte Byte;13512,638468
        byte TSR0 13514,638500
        byte TSR1 13515,638590
        byte TSR2 13516,638680
        byte TSR3 13517,638770
        byte TSR4 13518,638860
        byte TSR5 13519,638950
        byte TSR6 13520,639040
        byte TSR7 13521,639130
      } Bits;13522,639220
    } CAN1RXTSRLSTR;13523,639234
    #define CAN1RXTSRL 13524,639255
    #define CAN1RXTSRL_TSR0 13525,639337
    #define CAN1RXTSRL_TSR1 13526,639424
    #define CAN1RXTSRL_TSR2 13527,639511
    #define CAN1RXTSRL_TSR3 13528,639598
    #define CAN1RXTSRL_TSR4 13529,639685
    #define CAN1RXTSRL_TSR5 13530,639772
    #define CAN1RXTSRL_TSR6 13531,639859
    #define CAN1RXTSRL_TSR7 13532,639946
    #define CAN1RXTSRL_TSR0_MASK 13534,640038
    #define CAN1RXTSRL_TSR1_MASK 13535,640080
    #define CAN1RXTSRL_TSR2_MASK 13536,640122
    #define CAN1RXTSRL_TSR3_MASK 13537,640164
    #define CAN1RXTSRL_TSR4_MASK 13538,640206
    #define CAN1RXTSRL_TSR5_MASK 13539,640249
    #define CAN1RXTSRL_TSR6_MASK 13540,640292
    #define CAN1RXTSRL_TSR7_MASK 13541,640335
  } Overlap_STR;13543,640384
    word TSR0 13546,640413
    word TSR1 13547,640499
    word TSR2 13548,640585
    word TSR3 13549,640671
    word TSR4 13550,640757
    word TSR5 13551,640843
    word TSR6 13552,640929
    word TSR7 13553,641015
    word TSR8 13554,641101
    word TSR9 13555,641187
    word TSR10 13556,641273
    word TSR11 13557,641360
    word TSR12 13558,641447
    word TSR13 13559,641534
    word TSR14 13560,641621
    word TSR15 13561,641708
  } Bits;13562,641795
} CAN1RXTSRSTR;13563,641805
#define CAN1RXTSR 13565,641887
#define CAN1RXTSR_TSR0 13566,641943
#define CAN1RXTSR_TSR1 13567,642004
#define CAN1RXTSR_TSR2 13568,642065
#define CAN1RXTSR_TSR3 13569,642126
#define CAN1RXTSR_TSR4 13570,642187
#define CAN1RXTSR_TSR5 13571,642248
#define CAN1RXTSR_TSR6 13572,642309
#define CAN1RXTSR_TSR7 13573,642370
#define CAN1RXTSR_TSR8 13574,642431
#define CAN1RXTSR_TSR9 13575,642492
#define CAN1RXTSR_TSR10 13576,642553
#define CAN1RXTSR_TSR11 13577,642615
#define CAN1RXTSR_TSR12 13578,642677
#define CAN1RXTSR_TSR13 13579,642739
#define CAN1RXTSR_TSR14 13580,642801
#define CAN1RXTSR_TSR15 13581,642863
#define CAN1RXTSR_TSR0_MASK 13583,642926
#define CAN1RXTSR_TSR1_MASK 13584,642968
#define CAN1RXTSR_TSR2_MASK 13585,643010
#define CAN1RXTSR_TSR3_MASK 13586,643052
#define CAN1RXTSR_TSR4_MASK 13587,643094
#define CAN1RXTSR_TSR5_MASK 13588,643137
#define CAN1RXTSR_TSR6_MASK 13589,643180
#define CAN1RXTSR_TSR7_MASK 13590,643223
#define CAN1RXTSR_TSR8_MASK 13591,643267
#define CAN1RXTSR_TSR9_MASK 13592,643311
#define CAN1RXTSR_TSR10_MASK 13593,643355
#define CAN1RXTSR_TSR11_MASK 13594,643400
#define CAN1RXTSR_TSR12_MASK 13595,643445
#define CAN1RXTSR_TSR13_MASK 13596,643490
#define CAN1RXTSR_TSR14_MASK 13597,643535
#define CAN1RXTSR_TSR15_MASK 13598,643581
  byte Byte;13603,643719
    byte ID21 13605,643743
    byte ID22 13606,643846
    byte ID23 13607,643949
    byte ID24 13608,644052
    byte ID25 13609,644155
    byte ID26 13610,644258
    byte ID27 13611,644361
    byte ID28 13612,644464
  } Bits;13613,644567
} CAN1TXIDR0STR;13614,644577
#define CAN1TXIDR0 13616,644662
#define CAN1TXIDR0_ID21 13617,644719
#define CAN1TXIDR0_ID22 13618,644781
#define CAN1TXIDR0_ID23 13619,644843
#define CAN1TXIDR0_ID24 13620,644905
#define CAN1TXIDR0_ID25 13621,644967
#define CAN1TXIDR0_ID26 13622,645029
#define CAN1TXIDR0_ID27 13623,645091
#define CAN1TXIDR0_ID28 13624,645153
#define CAN1TXIDR_ARR 13626,645278
#define CAN1TXIDR0_ID21_MASK 13628,645351
#define CAN1TXIDR0_ID22_MASK 13629,645393
#define CAN1TXIDR0_ID23_MASK 13630,645435
#define CAN1TXIDR0_ID24_MASK 13631,645477
#define CAN1TXIDR0_ID25_MASK 13632,645519
#define CAN1TXIDR0_ID26_MASK 13633,645562
#define CAN1TXIDR0_ID27_MASK 13634,645605
#define CAN1TXIDR0_ID28_MASK 13635,645648
  byte Byte;13640,645784
    byte ID15 13642,645808
    byte ID16 13643,645911
    byte ID17 13644,646014
    byte IDE 13645,646117
    byte SRR 13646,646198
    byte ID18 13647,646293
    byte ID19 13648,646396
    byte ID20 13649,646499
  } Bits;13650,646602
    byte grpID_15 13652,646623
    byte 13653,646645
    byte 13654,646666
    byte grpID_18 13655,646687
  } MergedBits;13656,646709
} CAN1TXIDR1STR;13657,646725
#define CAN1TXIDR1 13659,646810
#define CAN1TXIDR1_ID15 13660,646867
#define CAN1TXIDR1_ID16 13661,646929
#define CAN1TXIDR1_ID17 13662,646991
#define CAN1TXIDR1_IDE 13663,647053
#define CAN1TXIDR1_SRR 13664,647114
#define CAN1TXIDR1_ID18 13665,647175
#define CAN1TXIDR1_ID19 13666,647237
#define CAN1TXIDR1_ID20 13667,647299
#define CAN1TXIDR1_ID_15 13668,647361
#define CAN1TXIDR1_ID_18 13669,647433
#define CAN1TXIDR1_ID 13670,647505
#define CAN1TXIDR1_ID15_MASK 13672,647563
#define CAN1TXIDR1_ID16_MASK 13673,647605
#define CAN1TXIDR1_ID17_MASK 13674,647647
#define CAN1TXIDR1_IDE_MASK 13675,647689
#define CAN1TXIDR1_SRR_MASK 13676,647731
#define CAN1TXIDR1_ID18_MASK 13677,647774
#define CAN1TXIDR1_ID19_MASK 13678,647817
#define CAN1TXIDR1_ID20_MASK 13679,647860
#define CAN1TXIDR1_ID_15_MASK 13680,647904
#define CAN1TXIDR1_ID_15_BITNUM 13681,647946
#define CAN1TXIDR1_ID_18_MASK 13682,647988
#define CAN1TXIDR1_ID_18_BITNUM 13683,648032
  byte Byte;13688,648166
    byte ID7 13690,648190
    byte ID8 13691,648292
    byte ID9 13692,648394
    byte ID10 13693,648496
    byte ID11 13694,648599
    byte ID12 13695,648702
    byte ID13 13696,648805
    byte ID14 13697,648908
  } Bits;13698,649011
} CAN1TXIDR2STR;13699,649021
#define CAN1TXIDR2 13701,649106
#define CAN1TXIDR2_ID7 13702,649163
#define CAN1TXIDR2_ID8 13703,649224
#define CAN1TXIDR2_ID9 13704,649285
#define CAN1TXIDR2_ID10 13705,649346
#define CAN1TXIDR2_ID11 13706,649408
#define CAN1TXIDR2_ID12 13707,649470
#define CAN1TXIDR2_ID13 13708,649532
#define CAN1TXIDR2_ID14 13709,649594
#define CAN1TXIDR2_ID7_MASK 13711,649657
#define CAN1TXIDR2_ID8_MASK 13712,649699
#define CAN1TXIDR2_ID9_MASK 13713,649741
#define CAN1TXIDR2_ID10_MASK 13714,649783
#define CAN1TXIDR2_ID11_MASK 13715,649825
#define CAN1TXIDR2_ID12_MASK 13716,649868
#define CAN1TXIDR2_ID13_MASK 13717,649911
#define CAN1TXIDR2_ID14_MASK 13718,649954
  byte Byte;13723,650090
    byte RTR 13725,650114
    byte ID0 13726,650211
    byte ID1 13727,650313
    byte ID2 13728,650415
    byte ID3 13729,650517
    byte ID4 13730,650619
    byte ID5 13731,650721
    byte ID6 13732,650823
  } Bits;13733,650925
    byte 13735,650946
    byte grpID 13736,650967
  } MergedBits;13737,650988
} CAN1TXIDR3STR;13738,651004
#define CAN1TXIDR3 13740,651089
#define CAN1TXIDR3_RTR 13741,651146
#define CAN1TXIDR3_ID0 13742,651207
#define CAN1TXIDR3_ID1 13743,651268
#define CAN1TXIDR3_ID2 13744,651329
#define CAN1TXIDR3_ID3 13745,651390
#define CAN1TXIDR3_ID4 13746,651451
#define CAN1TXIDR3_ID5 13747,651512
#define CAN1TXIDR3_ID6 13748,651573
#define CAN1TXIDR3_ID 13749,651634
#define CAN1TXIDR3_RTR_MASK 13751,651704
#define CAN1TXIDR3_ID0_MASK 13752,651746
#define CAN1TXIDR3_ID1_MASK 13753,651788
#define CAN1TXIDR3_ID2_MASK 13754,651830
#define CAN1TXIDR3_ID3_MASK 13755,651872
#define CAN1TXIDR3_ID4_MASK 13756,651915
#define CAN1TXIDR3_ID5_MASK 13757,651958
#define CAN1TXIDR3_ID6_MASK 13758,652001
#define CAN1TXIDR3_ID_MASK 13759,652045
#define CAN1TXIDR3_ID_BITNUM 13760,652089
  byte Byte;13765,652225
    byte DB0 13767,652249
    byte DB1 13768,652329
    byte DB2 13769,652409
    byte DB3 13770,652489
    byte DB4 13771,652569
    byte DB5 13772,652649
    byte DB6 13773,652729
    byte DB7 13774,652809
  } Bits;13775,652889
} CAN1TXDSR0STR;13776,652899
#define CAN1TXDSR0 13778,652984
#define CAN1TXDSR0_DB0 13779,653041
#define CAN1TXDSR0_DB1 13780,653102
#define CAN1TXDSR0_DB2 13781,653163
#define CAN1TXDSR0_DB3 13782,653224
#define CAN1TXDSR0_DB4 13783,653285
#define CAN1TXDSR0_DB5 13784,653346
#define CAN1TXDSR0_DB6 13785,653407
#define CAN1TXDSR0_DB7 13786,653468
#define CAN1TXDSR_ARR 13788,653592
#define CAN1TXDSR0_DB0_MASK 13790,653665
#define CAN1TXDSR0_DB1_MASK 13791,653707
#define CAN1TXDSR0_DB2_MASK 13792,653749
#define CAN1TXDSR0_DB3_MASK 13793,653791
#define CAN1TXDSR0_DB4_MASK 13794,653833
#define CAN1TXDSR0_DB5_MASK 13795,653876
#define CAN1TXDSR0_DB6_MASK 13796,653919
#define CAN1TXDSR0_DB7_MASK 13797,653962
  byte Byte;13802,654100
    byte DB0 13804,654124
    byte DB1 13805,654204
    byte DB2 13806,654284
    byte DB3 13807,654364
    byte DB4 13808,654444
    byte DB5 13809,654524
    byte DB6 13810,654604
    byte DB7 13811,654684
  } Bits;13812,654764
} CAN1TXDSR1STR;13813,654774
#define CAN1TXDSR1 13815,654859
#define CAN1TXDSR1_DB0 13816,654916
#define CAN1TXDSR1_DB1 13817,654977
#define CAN1TXDSR1_DB2 13818,655038
#define CAN1TXDSR1_DB3 13819,655099
#define CAN1TXDSR1_DB4 13820,655160
#define CAN1TXDSR1_DB5 13821,655221
#define CAN1TXDSR1_DB6 13822,655282
#define CAN1TXDSR1_DB7 13823,655343
#define CAN1TXDSR1_DB0_MASK 13825,655405
#define CAN1TXDSR1_DB1_MASK 13826,655447
#define CAN1TXDSR1_DB2_MASK 13827,655489
#define CAN1TXDSR1_DB3_MASK 13828,655531
#define CAN1TXDSR1_DB4_MASK 13829,655573
#define CAN1TXDSR1_DB5_MASK 13830,655616
#define CAN1TXDSR1_DB6_MASK 13831,655659
#define CAN1TXDSR1_DB7_MASK 13832,655702
  byte Byte;13837,655840
    byte DB0 13839,655864
    byte DB1 13840,655944
    byte DB2 13841,656024
    byte DB3 13842,656104
    byte DB4 13843,656184
    byte DB5 13844,656264
    byte DB6 13845,656344
    byte DB7 13846,656424
  } Bits;13847,656504
} CAN1TXDSR2STR;13848,656514
#define CAN1TXDSR2 13850,656599
#define CAN1TXDSR2_DB0 13851,656656
#define CAN1TXDSR2_DB1 13852,656717
#define CAN1TXDSR2_DB2 13853,656778
#define CAN1TXDSR2_DB3 13854,656839
#define CAN1TXDSR2_DB4 13855,656900
#define CAN1TXDSR2_DB5 13856,656961
#define CAN1TXDSR2_DB6 13857,657022
#define CAN1TXDSR2_DB7 13858,657083
#define CAN1TXDSR2_DB0_MASK 13860,657145
#define CAN1TXDSR2_DB1_MASK 13861,657187
#define CAN1TXDSR2_DB2_MASK 13862,657229
#define CAN1TXDSR2_DB3_MASK 13863,657271
#define CAN1TXDSR2_DB4_MASK 13864,657313
#define CAN1TXDSR2_DB5_MASK 13865,657356
#define CAN1TXDSR2_DB6_MASK 13866,657399
#define CAN1TXDSR2_DB7_MASK 13867,657442
  byte Byte;13872,657580
    byte DB0 13874,657604
    byte DB1 13875,657684
    byte DB2 13876,657764
    byte DB3 13877,657844
    byte DB4 13878,657924
    byte DB5 13879,658004
    byte DB6 13880,658084
    byte DB7 13881,658164
  } Bits;13882,658244
} CAN1TXDSR3STR;13883,658254
#define CAN1TXDSR3 13885,658339
#define CAN1TXDSR3_DB0 13886,658396
#define CAN1TXDSR3_DB1 13887,658457
#define CAN1TXDSR3_DB2 13888,658518
#define CAN1TXDSR3_DB3 13889,658579
#define CAN1TXDSR3_DB4 13890,658640
#define CAN1TXDSR3_DB5 13891,658701
#define CAN1TXDSR3_DB6 13892,658762
#define CAN1TXDSR3_DB7 13893,658823
#define CAN1TXDSR3_DB0_MASK 13895,658885
#define CAN1TXDSR3_DB1_MASK 13896,658927
#define CAN1TXDSR3_DB2_MASK 13897,658969
#define CAN1TXDSR3_DB3_MASK 13898,659011
#define CAN1TXDSR3_DB4_MASK 13899,659053
#define CAN1TXDSR3_DB5_MASK 13900,659096
#define CAN1TXDSR3_DB6_MASK 13901,659139
#define CAN1TXDSR3_DB7_MASK 13902,659182
  byte Byte;13907,659320
    byte DB0 13909,659344
    byte DB1 13910,659424
    byte DB2 13911,659504
    byte DB3 13912,659584
    byte DB4 13913,659664
    byte DB5 13914,659744
    byte DB6 13915,659824
    byte DB7 13916,659904
  } Bits;13917,659984
} CAN1TXDSR4STR;13918,659994
#define CAN1TXDSR4 13920,660079
#define CAN1TXDSR4_DB0 13921,660136
#define CAN1TXDSR4_DB1 13922,660197
#define CAN1TXDSR4_DB2 13923,660258
#define CAN1TXDSR4_DB3 13924,660319
#define CAN1TXDSR4_DB4 13925,660380
#define CAN1TXDSR4_DB5 13926,660441
#define CAN1TXDSR4_DB6 13927,660502
#define CAN1TXDSR4_DB7 13928,660563
#define CAN1TXDSR4_DB0_MASK 13930,660625
#define CAN1TXDSR4_DB1_MASK 13931,660667
#define CAN1TXDSR4_DB2_MASK 13932,660709
#define CAN1TXDSR4_DB3_MASK 13933,660751
#define CAN1TXDSR4_DB4_MASK 13934,660793
#define CAN1TXDSR4_DB5_MASK 13935,660836
#define CAN1TXDSR4_DB6_MASK 13936,660879
#define CAN1TXDSR4_DB7_MASK 13937,660922
  byte Byte;13942,661060
    byte DB0 13944,661084
    byte DB1 13945,661164
    byte DB2 13946,661244
    byte DB3 13947,661324
    byte DB4 13948,661404
    byte DB5 13949,661484
    byte DB6 13950,661564
    byte DB7 13951,661644
  } Bits;13952,661724
} CAN1TXDSR5STR;13953,661734
#define CAN1TXDSR5 13955,661819
#define CAN1TXDSR5_DB0 13956,661876
#define CAN1TXDSR5_DB1 13957,661937
#define CAN1TXDSR5_DB2 13958,661998
#define CAN1TXDSR5_DB3 13959,662059
#define CAN1TXDSR5_DB4 13960,662120
#define CAN1TXDSR5_DB5 13961,662181
#define CAN1TXDSR5_DB6 13962,662242
#define CAN1TXDSR5_DB7 13963,662303
#define CAN1TXDSR5_DB0_MASK 13965,662365
#define CAN1TXDSR5_DB1_MASK 13966,662407
#define CAN1TXDSR5_DB2_MASK 13967,662449
#define CAN1TXDSR5_DB3_MASK 13968,662491
#define CAN1TXDSR5_DB4_MASK 13969,662533
#define CAN1TXDSR5_DB5_MASK 13970,662576
#define CAN1TXDSR5_DB6_MASK 13971,662619
#define CAN1TXDSR5_DB7_MASK 13972,662662
  byte Byte;13977,662800
    byte DB0 13979,662824
    byte DB1 13980,662904
    byte DB2 13981,662984
    byte DB3 13982,663064
    byte DB4 13983,663144
    byte DB5 13984,663224
    byte DB6 13985,663304
    byte DB7 13986,663384
  } Bits;13987,663464
} CAN1TXDSR6STR;13988,663474
#define CAN1TXDSR6 13990,663559
#define CAN1TXDSR6_DB0 13991,663616
#define CAN1TXDSR6_DB1 13992,663677
#define CAN1TXDSR6_DB2 13993,663738
#define CAN1TXDSR6_DB3 13994,663799
#define CAN1TXDSR6_DB4 13995,663860
#define CAN1TXDSR6_DB5 13996,663921
#define CAN1TXDSR6_DB6 13997,663982
#define CAN1TXDSR6_DB7 13998,664043
#define CAN1TXDSR6_DB0_MASK 14000,664105
#define CAN1TXDSR6_DB1_MASK 14001,664147
#define CAN1TXDSR6_DB2_MASK 14002,664189
#define CAN1TXDSR6_DB3_MASK 14003,664231
#define CAN1TXDSR6_DB4_MASK 14004,664273
#define CAN1TXDSR6_DB5_MASK 14005,664316
#define CAN1TXDSR6_DB6_MASK 14006,664359
#define CAN1TXDSR6_DB7_MASK 14007,664402
  byte Byte;14012,664540
    byte DB0 14014,664564
    byte DB1 14015,664644
    byte DB2 14016,664724
    byte DB3 14017,664804
    byte DB4 14018,664884
    byte DB5 14019,664964
    byte DB6 14020,665044
    byte DB7 14021,665124
  } Bits;14022,665204
} CAN1TXDSR7STR;14023,665214
#define CAN1TXDSR7 14025,665299
#define CAN1TXDSR7_DB0 14026,665356
#define CAN1TXDSR7_DB1 14027,665417
#define CAN1TXDSR7_DB2 14028,665478
#define CAN1TXDSR7_DB3 14029,665539
#define CAN1TXDSR7_DB4 14030,665600
#define CAN1TXDSR7_DB5 14031,665661
#define CAN1TXDSR7_DB6 14032,665722
#define CAN1TXDSR7_DB7 14033,665783
#define CAN1TXDSR7_DB0_MASK 14035,665845
#define CAN1TXDSR7_DB1_MASK 14036,665887
#define CAN1TXDSR7_DB2_MASK 14037,665929
#define CAN1TXDSR7_DB3_MASK 14038,665971
#define CAN1TXDSR7_DB4_MASK 14039,666013
#define CAN1TXDSR7_DB5_MASK 14040,666056
#define CAN1TXDSR7_DB6_MASK 14041,666099
#define CAN1TXDSR7_DB7_MASK 14042,666142
  byte Byte;14047,666276
    byte DLC0 14049,666300
    byte DLC1 14050,666392
    byte DLC2 14051,666484
    byte DLC3 14052,666576
    byte 14053,666668
    byte 14054,666694
    byte 14055,666720
    byte 14056,666746
  } Bits;14057,666772
    byte grpDLC 14059,666793
    byte 14060,666814
    byte 14061,666835
    byte 14062,666856
    byte 14063,666877
  } MergedBits;14064,666898
} CAN1TXDLRSTR;14065,666914
#define CAN1TXDLR 14067,666996
#define CAN1TXDLR_DLC0 14068,667052
#define CAN1TXDLR_DLC1 14069,667113
#define CAN1TXDLR_DLC2 14070,667174
#define CAN1TXDLR_DLC3 14071,667235
#define CAN1TXDLR_DLC 14072,667296
#define CAN1TXDLR_DLC0_MASK 14074,667366
#define CAN1TXDLR_DLC1_MASK 14075,667408
#define CAN1TXDLR_DLC2_MASK 14076,667450
#define CAN1TXDLR_DLC3_MASK 14077,667492
#define CAN1TXDLR_DLC_MASK 14078,667534
#define CAN1TXDLR_DLC_BITNUM 14079,667577
  byte Byte;14084,667705
    byte PRIO0 14086,667729
    byte PRIO1 14087,667829
    byte PRIO2 14088,667929
    byte PRIO3 14089,668029
    byte PRIO4 14090,668129
    byte PRIO5 14091,668229
    byte PRIO6 14092,668329
    byte PRIO7 14093,668429
  } Bits;14094,668529
} CAN1TXTBPRSTR;14095,668539
#define CAN1TXTBPR 14097,668624
#define CAN1TXTBPR_PRIO0 14098,668681
#define CAN1TXTBPR_PRIO1 14099,668744
#define CAN1TXTBPR_PRIO2 14100,668807
#define CAN1TXTBPR_PRIO3 14101,668870
#define CAN1TXTBPR_PRIO4 14102,668933
#define CAN1TXTBPR_PRIO5 14103,668996
#define CAN1TXTBPR_PRIO6 14104,669059
#define CAN1TXTBPR_PRIO7 14105,669122
#define CAN1TXTBPR_PRIO0_MASK 14107,669186
#define CAN1TXTBPR_PRIO1_MASK 14108,669228
#define CAN1TXTBPR_PRIO2_MASK 14109,669270
#define CAN1TXTBPR_PRIO3_MASK 14110,669312
#define CAN1TXTBPR_PRIO4_MASK 14111,669354
#define CAN1TXTBPR_PRIO5_MASK 14112,669397
#define CAN1TXTBPR_PRIO6_MASK 14113,669440
#define CAN1TXTBPR_PRIO7_MASK 14114,669483
  word Word;14119,669616
      byte Byte;14124,669764
        byte TSR8 14126,669796
        byte TSR9 14127,669886
        byte TSR10 14128,669976
        byte TSR11 14129,670067
        byte TSR12 14130,670158
        byte TSR13 14131,670249
        byte TSR14 14132,670340
        byte TSR15 14133,670431
      } Bits;14134,670522
    } CAN1TXTSRHSTR;14135,670536
    #define CAN1TXTSRH 14136,670557
    #define CAN1TXTSRH_TSR8 14137,670639
    #define CAN1TXTSRH_TSR9 14138,670726
    #define CAN1TXTSRH_TSR10 14139,670813
    #define CAN1TXTSRH_TSR11 14140,670901
    #define CAN1TXTSRH_TSR12 14141,670989
    #define CAN1TXTSRH_TSR13 14142,671077
    #define CAN1TXTSRH_TSR14 14143,671165
    #define CAN1TXTSRH_TSR15 14144,671253
    #define CAN1TXTSRH_TSR8_MASK 14146,671346
    #define CAN1TXTSRH_TSR9_MASK 14147,671388
    #define CAN1TXTSRH_TSR10_MASK 14148,671430
    #define CAN1TXTSRH_TSR11_MASK 14149,671472
    #define CAN1TXTSRH_TSR12_MASK 14150,671514
    #define CAN1TXTSRH_TSR13_MASK 14151,671557
    #define CAN1TXTSRH_TSR14_MASK 14152,671600
    #define CAN1TXTSRH_TSR15_MASK 14153,671643
      byte Byte;14158,671785
        byte TSR0 14160,671817
        byte TSR1 14161,671907
        byte TSR2 14162,671997
        byte TSR3 14163,672087
        byte TSR4 14164,672177
        byte TSR5 14165,672267
        byte TSR6 14166,672357
        byte TSR7 14167,672447
      } Bits;14168,672537
    } CAN1TXTSRLSTR;14169,672551
    #define CAN1TXTSRL 14170,672572
    #define CAN1TXTSRL_TSR0 14171,672654
    #define CAN1TXTSRL_TSR1 14172,672741
    #define CAN1TXTSRL_TSR2 14173,672828
    #define CAN1TXTSRL_TSR3 14174,672915
    #define CAN1TXTSRL_TSR4 14175,673002
    #define CAN1TXTSRL_TSR5 14176,673089
    #define CAN1TXTSRL_TSR6 14177,673176
    #define CAN1TXTSRL_TSR7 14178,673263
    #define CAN1TXTSRL_TSR0_MASK 14180,673355
    #define CAN1TXTSRL_TSR1_MASK 14181,673397
    #define CAN1TXTSRL_TSR2_MASK 14182,673439
    #define CAN1TXTSRL_TSR3_MASK 14183,673481
    #define CAN1TXTSRL_TSR4_MASK 14184,673523
    #define CAN1TXTSRL_TSR5_MASK 14185,673566
    #define CAN1TXTSRL_TSR6_MASK 14186,673609
    #define CAN1TXTSRL_TSR7_MASK 14187,673652
  } Overlap_STR;14189,673701
    word TSR0 14192,673730
    word TSR1 14193,673816
    word TSR2 14194,673902
    word TSR3 14195,673988
    word TSR4 14196,674074
    word TSR5 14197,674160
    word TSR6 14198,674246
    word TSR7 14199,674332
    word TSR8 14200,674418
    word TSR9 14201,674504
    word TSR10 14202,674590
    word TSR11 14203,674677
    word TSR12 14204,674764
    word TSR13 14205,674851
    word TSR14 14206,674938
    word TSR15 14207,675025
  } Bits;14208,675112
} CAN1TXTSRSTR;14209,675122
#define CAN1TXTSR 14211,675204
#define CAN1TXTSR_TSR0 14212,675260
#define CAN1TXTSR_TSR1 14213,675321
#define CAN1TXTSR_TSR2 14214,675382
#define CAN1TXTSR_TSR3 14215,675443
#define CAN1TXTSR_TSR4 14216,675504
#define CAN1TXTSR_TSR5 14217,675565
#define CAN1TXTSR_TSR6 14218,675626
#define CAN1TXTSR_TSR7 14219,675687
#define CAN1TXTSR_TSR8 14220,675748
#define CAN1TXTSR_TSR9 14221,675809
#define CAN1TXTSR_TSR10 14222,675870
#define CAN1TXTSR_TSR11 14223,675932
#define CAN1TXTSR_TSR12 14224,675994
#define CAN1TXTSR_TSR13 14225,676056
#define CAN1TXTSR_TSR14 14226,676118
#define CAN1TXTSR_TSR15 14227,676180
#define CAN1TXTSR_TSR0_MASK 14229,676243
#define CAN1TXTSR_TSR1_MASK 14230,676285
#define CAN1TXTSR_TSR2_MASK 14231,676327
#define CAN1TXTSR_TSR3_MASK 14232,676369
#define CAN1TXTSR_TSR4_MASK 14233,676411
#define CAN1TXTSR_TSR5_MASK 14234,676454
#define CAN1TXTSR_TSR6_MASK 14235,676497
#define CAN1TXTSR_TSR7_MASK 14236,676540
#define CAN1TXTSR_TSR8_MASK 14237,676584
#define CAN1TXTSR_TSR9_MASK 14238,676628
#define CAN1TXTSR_TSR10_MASK 14239,676672
#define CAN1TXTSR_TSR11_MASK 14240,676717
#define CAN1TXTSR_TSR12_MASK 14241,676762
#define CAN1TXTSR_TSR13_MASK 14242,676807
#define CAN1TXTSR_TSR14_MASK 14243,676852
#define CAN1TXTSR_TSR15_MASK 14244,676898
  byte Byte;14249,677022
    byte INITRQ 14251,677046
    byte SLPRQ 14252,677143
    byte WUPE 14253,677231
    byte TIME 14254,677315
    byte SYNCH 14255,677397
    byte CSWAI 14256,677486
    byte RXACT 14257,677578
    byte RXFRM 14258,677670
  } Bits;14259,677759
} CAN2CTL0STR;14260,677769
#define CAN2CTL0 14262,677848
#define CAN2CTL0_INITRQ 14263,677903
#define CAN2CTL0_SLPRQ 14264,677965
#define CAN2CTL0_WUPE 14265,678026
#define CAN2CTL0_TIME 14266,678086
#define CAN2CTL0_SYNCH 14267,678146
#define CAN2CTL0_CSWAI 14268,678207
#define CAN2CTL0_RXACT 14269,678268
#define CAN2CTL0_RXFRM 14270,678329
#define CAN2CTL_ARR 14272,678449
#define CAN2CTL0_INITRQ_MASK 14274,678520
#define CAN2CTL0_SLPRQ_MASK 14275,678562
#define CAN2CTL0_WUPE_MASK 14276,678604
#define CAN2CTL0_TIME_MASK 14277,678646
#define CAN2CTL0_SYNCH_MASK 14278,678688
#define CAN2CTL0_CSWAI_MASK 14279,678731
#define CAN2CTL0_RXACT_MASK 14280,678774
#define CAN2CTL0_RXFRM_MASK 14281,678817
  byte Byte;14286,678939
    byte INITAK 14288,678963
    byte SLPAK 14289,679064
    byte WUPM 14290,679156
    byte 14291,679238
    byte LISTEN 14292,679264
    byte LOOPB 14293,679350
    byte CLKSRC 14294,679444
    byte CANE 14295,679534
  } Bits;14296,679618
} CAN2CTL1STR;14297,679628
#define CAN2CTL1 14299,679707
#define CAN2CTL1_INITAK 14300,679762
#define CAN2CTL1_SLPAK 14301,679824
#define CAN2CTL1_WUPM 14302,679885
#define CAN2CTL1_LISTEN 14303,679945
#define CAN2CTL1_LOOPB 14304,680007
#define CAN2CTL1_CLKSRC 14305,680068
#define CAN2CTL1_CANE 14306,680130
#define CAN2CTL1_INITAK_MASK 14308,680191
#define CAN2CTL1_SLPAK_MASK 14309,680233
#define CAN2CTL1_WUPM_MASK 14310,680275
#define CAN2CTL1_LISTEN_MASK 14311,680317
#define CAN2CTL1_LOOPB_MASK 14312,680360
#define CAN2CTL1_CLKSRC_MASK 14313,680403
#define CAN2CTL1_CANE_MASK 14314,680446
  byte Byte;14319,680571
    byte BRP0 14321,680595
    byte BRP1 14322,680686
    byte BRP2 14323,680777
    byte BRP3 14324,680868
    byte BRP4 14325,680959
    byte BRP5 14326,681050
    byte SJW0 14327,681141
    byte SJW1 14328,681239
  } Bits;14329,681337
    byte grpBRP 14331,681358
    byte grpSJW 14332,681379
  } MergedBits;14333,681400
} CAN2BTR0STR;14334,681416
#define CAN2BTR0 14336,681495
#define CAN2BTR0_BRP0 14337,681550
#define CAN2BTR0_BRP1 14338,681610
#define CAN2BTR0_BRP2 14339,681670
#define CAN2BTR0_BRP3 14340,681730
#define CAN2BTR0_BRP4 14341,681790
#define CAN2BTR0_BRP5 14342,681850
#define CAN2BTR0_SJW0 14343,681910
#define CAN2BTR0_SJW1 14344,681970
#define CAN2BTR_ARR 14346,682089
#define CAN2BTR0_BRP 14347,682159
#define CAN2BTR0_SJW 14348,682227
#define CAN2BTR0_BRP0_MASK 14350,682296
#define CAN2BTR0_BRP1_MASK 14351,682338
#define CAN2BTR0_BRP2_MASK 14352,682380
#define CAN2BTR0_BRP3_MASK 14353,682422
#define CAN2BTR0_BRP4_MASK 14354,682464
#define CAN2BTR0_BRP5_MASK 14355,682507
#define CAN2BTR0_SJW0_MASK 14356,682550
#define CAN2BTR0_SJW1_MASK 14357,682593
#define CAN2BTR0_BRP_MASK 14358,682637
#define CAN2BTR0_BRP_BITNUM 14359,682680
#define CAN2BTR0_SJW_MASK 14360,682722
#define CAN2BTR0_SJW_BITNUM 14361,682766
  byte Byte;14366,682889
    byte TSEG10 14368,682913
    byte TSEG11 14369,682998
    byte TSEG12 14370,683083
    byte TSEG13 14371,683168
    byte TSEG20 14372,683253
    byte TSEG21 14373,683338
    byte TSEG22 14374,683423
    byte SAMP 14375,683508
  } Bits;14376,683586
    byte grpTSEG_10 14378,683607
    byte grpTSEG_20 14379,683631
    byte 14380,683655
  } MergedBits;14381,683676
} CAN2BTR1STR;14382,683692
#define CAN2BTR1 14384,683771
#define CAN2BTR1_TSEG10 14385,683826
#define CAN2BTR1_TSEG11 14386,683888
#define CAN2BTR1_TSEG12 14387,683950
#define CAN2BTR1_TSEG13 14388,684012
#define CAN2BTR1_TSEG20 14389,684074
#define CAN2BTR1_TSEG21 14390,684136
#define CAN2BTR1_TSEG22 14391,684198
#define CAN2BTR1_SAMP 14392,684260
#define CAN2BTR1_TSEG_10 14393,684320
#define CAN2BTR1_TSEG_20 14394,684392
#define CAN2BTR1_TSEG 14395,684464
#define CAN2BTR1_TSEG10_MASK 14397,684522
#define CAN2BTR1_TSEG11_MASK 14398,684564
#define CAN2BTR1_TSEG12_MASK 14399,684606
#define CAN2BTR1_TSEG13_MASK 14400,684648
#define CAN2BTR1_TSEG20_MASK 14401,684690
#define CAN2BTR1_TSEG21_MASK 14402,684733
#define CAN2BTR1_TSEG22_MASK 14403,684776
#define CAN2BTR1_SAMP_MASK 14404,684819
#define CAN2BTR1_TSEG_10_MASK 14405,684863
#define CAN2BTR1_TSEG_10_BITNUM 14406,684906
#define CAN2BTR1_TSEG_20_MASK 14407,684948
#define CAN2BTR1_TSEG_20_BITNUM 14408,684992
  byte Byte;14413,685116
    byte RXF 14415,685140
    byte OVRIF 14416,685229
    byte TSTAT0 14417,685321
    byte TSTAT1 14418,685415
    byte RSTAT0 14419,685509
    byte RSTAT1 14420,685600
    byte CSCIF 14421,685691
    byte WUPIF 14422,685793
  } Bits;14423,685885
    byte 14425,685906
    byte 14426,685927
    byte grpTSTAT 14427,685948
    byte grpRSTAT 14428,685970
    byte 14429,685992
    byte 14430,686013
  } MergedBits;14431,686034
} CAN2RFLGSTR;14432,686050
#define CAN2RFLG 14434,686129
#define CAN2RFLG_RXF 14435,686184
#define CAN2RFLG_OVRIF 14436,686243
#define CAN2RFLG_TSTAT0 14437,686304
#define CAN2RFLG_TSTAT1 14438,686366
#define CAN2RFLG_RSTAT0 14439,686428
#define CAN2RFLG_RSTAT1 14440,686490
#define CAN2RFLG_CSCIF 14441,686552
#define CAN2RFLG_WUPIF 14442,686613
#define CAN2RFLG_TSTAT 14443,686674
#define CAN2RFLG_RSTAT 14444,686744
#define CAN2RFLG_RXF_MASK 14446,686815
#define CAN2RFLG_OVRIF_MASK 14447,686857
#define CAN2RFLG_TSTAT0_MASK 14448,686899
#define CAN2RFLG_TSTAT1_MASK 14449,686941
#define CAN2RFLG_RSTAT0_MASK 14450,686983
#define CAN2RFLG_RSTAT1_MASK 14451,687026
#define CAN2RFLG_CSCIF_MASK 14452,687069
#define CAN2RFLG_WUPIF_MASK 14453,687112
#define CAN2RFLG_TSTAT_MASK 14454,687156
#define CAN2RFLG_TSTAT_BITNUM 14455,687199
#define CAN2RFLG_RSTAT_MASK 14456,687241
#define CAN2RFLG_RSTAT_BITNUM 14457,687284
  byte Byte;14462,687420
    byte RXFIE 14464,687444
    byte OVRIE 14465,687544
    byte TSTATE0 14466,687638
    byte TSTATE1 14467,687742
    byte RSTATE0 14468,687846
    byte RSTATE1 14469,687947
    byte CSCIE 14470,688048
    byte WUPIE 14471,688152
  } Bits;14472,688246
    byte 14474,688267
    byte 14475,688288
    byte grpTSTATE 14476,688309
    byte grpRSTATE 14477,688332
    byte 14478,688355
    byte 14479,688376
  } MergedBits;14480,688397
} CAN2RIERSTR;14481,688413
#define CAN2RIER 14483,688492
#define CAN2RIER_RXFIE 14484,688547
#define CAN2RIER_OVRIE 14485,688608
#define CAN2RIER_TSTATE0 14486,688669
#define CAN2RIER_TSTATE1 14487,688732
#define CAN2RIER_RSTATE0 14488,688795
#define CAN2RIER_RSTATE1 14489,688858
#define CAN2RIER_CSCIE 14490,688921
#define CAN2RIER_WUPIE 14491,688982
#define CAN2RIER_TSTATE 14492,689043
#define CAN2RIER_RSTATE 14493,689114
#define CAN2RIER_RXFIE_MASK 14495,689186
#define CAN2RIER_OVRIE_MASK 14496,689228
#define CAN2RIER_TSTATE0_MASK 14497,689270
#define CAN2RIER_TSTATE1_MASK 14498,689312
#define CAN2RIER_RSTATE0_MASK 14499,689354
#define CAN2RIER_RSTATE1_MASK 14500,689397
#define CAN2RIER_CSCIE_MASK 14501,689440
#define CAN2RIER_WUPIE_MASK 14502,689483
#define CAN2RIER_TSTATE_MASK 14503,689527
#define CAN2RIER_TSTATE_BITNUM 14504,689570
#define CAN2RIER_RSTATE_MASK 14505,689612
#define CAN2RIER_RSTATE_BITNUM 14506,689655
  byte Byte;14511,689782
    byte TXE0 14513,689806
    byte TXE1 14514,689902
    byte TXE2 14515,689998
    byte 14516,690094
    byte 14517,690120
    byte 14518,690146
    byte 14519,690172
    byte 14520,690198
  } Bits;14521,690224
    byte grpTXE 14523,690245
    byte 14524,690266
    byte 14525,690287
    byte 14526,690308
    byte 14527,690329
    byte 14528,690350
  } MergedBits;14529,690371
} CAN2TFLGSTR;14530,690387
#define CAN2TFLG 14532,690466
#define CAN2TFLG_TXE0 14533,690521
#define CAN2TFLG_TXE1 14534,690581
#define CAN2TFLG_TXE2 14535,690641
#define CAN2TFLG_TXE 14536,690701
#define CAN2TFLG_TXE0_MASK 14538,690770
#define CAN2TFLG_TXE1_MASK 14539,690812
#define CAN2TFLG_TXE2_MASK 14540,690854
#define CAN2TFLG_TXE_MASK 14541,690896
#define CAN2TFLG_TXE_BITNUM 14542,690938
  byte Byte;14547,691077
    byte TXEIE0 14549,691101
    byte TXEIE1 14550,691207
    byte TXEIE2 14551,691313
    byte 14552,691419
    byte 14553,691445
    byte 14554,691471
    byte 14555,691497
    byte 14556,691523
  } Bits;14557,691549
    byte grpTXEIE 14559,691570
    byte 14560,691592
    byte 14561,691613
    byte 14562,691634
    byte 14563,691655
    byte 14564,691676
  } MergedBits;14565,691697
} CAN2TIERSTR;14566,691713
#define CAN2TIER 14568,691792
#define CAN2TIER_TXEIE0 14569,691847
#define CAN2TIER_TXEIE1 14570,691909
#define CAN2TIER_TXEIE2 14571,691971
#define CAN2TIER_TXEIE 14572,692033
#define CAN2TIER_TXEIE0_MASK 14574,692104
#define CAN2TIER_TXEIE1_MASK 14575,692146
#define CAN2TIER_TXEIE2_MASK 14576,692188
#define CAN2TIER_TXEIE_MASK 14577,692230
#define CAN2TIER_TXEIE_BITNUM 14578,692272
  byte Byte;14583,692407
    byte ABTRQ0 14585,692431
    byte ABTRQ1 14586,692516
    byte ABTRQ2 14587,692601
    byte 14588,692686
    byte 14589,692712
    byte 14590,692738
    byte 14591,692764
    byte 14592,692790
  } Bits;14593,692816
    byte grpABTRQ 14595,692837
    byte 14596,692859
    byte 14597,692880
    byte 14598,692901
    byte 14599,692922
    byte 14600,692943
  } MergedBits;14601,692964
} CAN2TARQSTR;14602,692980
#define CAN2TARQ 14604,693059
#define CAN2TARQ_ABTRQ0 14605,693114
#define CAN2TARQ_ABTRQ1 14606,693176
#define CAN2TARQ_ABTRQ2 14607,693238
#define CAN2TARQ_ABTRQ 14608,693300
#define CAN2TARQ_ABTRQ0_MASK 14610,693371
#define CAN2TARQ_ABTRQ1_MASK 14611,693413
#define CAN2TARQ_ABTRQ2_MASK 14612,693455
#define CAN2TARQ_ABTRQ_MASK 14613,693497
#define CAN2TARQ_ABTRQ_BITNUM 14614,693539
  byte Byte;14619,693674
    byte ABTAK0 14621,693698
    byte ABTAK1 14622,693787
    byte ABTAK2 14623,693876
    byte 14624,693965
    byte 14625,693991
    byte 14626,694017
    byte 14627,694043
    byte 14628,694069
  } Bits;14629,694095
    byte grpABTAK 14631,694116
    byte 14632,694138
    byte 14633,694159
    byte 14634,694180
    byte 14635,694201
    byte 14636,694222
  } MergedBits;14637,694243
} CAN2TAAKSTR;14638,694259
#define CAN2TAAK 14640,694338
#define CAN2TAAK_ABTAK0 14641,694393
#define CAN2TAAK_ABTAK1 14642,694455
#define CAN2TAAK_ABTAK2 14643,694517
#define CAN2TAAK_ABTAK 14644,694579
#define CAN2TAAK_ABTAK0_MASK 14646,694650
#define CAN2TAAK_ABTAK1_MASK 14647,694692
#define CAN2TAAK_ABTAK2_MASK 14648,694734
#define CAN2TAAK_ABTAK_MASK 14649,694776
#define CAN2TAAK_ABTAK_BITNUM 14650,694818
  byte Byte;14655,694946
    byte TX0 14657,694970
    byte TX1 14658,695064
    byte TX2 14659,695158
    byte 14660,695252
    byte 14661,695278
    byte 14662,695304
    byte 14663,695330
    byte 14664,695356
  } Bits;14665,695382
    byte grpTX 14667,695403
    byte 14668,695424
    byte 14669,695445
    byte 14670,695466
    byte 14671,695487
    byte 14672,695508
  } MergedBits;14673,695529
} CAN2TBSELSTR;14674,695545
#define CAN2TBSEL 14676,695627
#define CAN2TBSEL_TX0 14677,695683
#define CAN2TBSEL_TX1 14678,695743
#define CAN2TBSEL_TX2 14679,695803
#define CAN2TBSEL_TX 14680,695863
#define CAN2TBSEL_TX0_MASK 14682,695932
#define CAN2TBSEL_TX1_MASK 14683,695974
#define CAN2TBSEL_TX2_MASK 14684,696016
#define CAN2TBSEL_TX_MASK 14685,696058
#define CAN2TBSEL_TX_BITNUM 14686,696100
  byte Byte;14691,696240
    byte IDHIT0 14693,696264
    byte IDHIT1 14694,696371
    byte IDHIT2 14695,696478
    byte 14696,696585
    byte IDAM0 14697,696611
    byte IDAM1 14698,696709
    byte 14699,696807
    byte 14700,696833
  } Bits;14701,696859
    byte grpIDHIT 14703,696880
    byte 14704,696902
    byte grpIDAM 14705,696923
    byte 14706,696944
    byte 14707,696965
  } MergedBits;14708,696986
} CAN2IDACSTR;14709,697002
#define CAN2IDAC 14711,697081
#define CAN2IDAC_IDHIT0 14712,697136
#define CAN2IDAC_IDHIT1 14713,697198
#define CAN2IDAC_IDHIT2 14714,697260
#define CAN2IDAC_IDAM0 14715,697322
#define CAN2IDAC_IDAM1 14716,697383
#define CAN2IDAC_IDHIT 14717,697444
#define CAN2IDAC_IDAM 14718,697514
#define CAN2IDAC_IDHIT0_MASK 14720,697584
#define CAN2IDAC_IDHIT1_MASK 14721,697626
#define CAN2IDAC_IDHIT2_MASK 14722,697668
#define CAN2IDAC_IDAM0_MASK 14723,697710
#define CAN2IDAC_IDAM1_MASK 14724,697753
#define CAN2IDAC_IDHIT_MASK 14725,697796
#define CAN2IDAC_IDHIT_BITNUM 14726,697838
#define CAN2IDAC_IDAM_MASK 14727,697880
#define CAN2IDAC_IDAM_BITNUM 14728,697923
  byte Byte;14733,698056
    byte RXERR0 14735,698080
    byte RXERR1 14736,698155
    byte RXERR2 14737,698230
    byte RXERR3 14738,698305
    byte RXERR4 14739,698380
    byte RXERR5 14740,698455
    byte RXERR6 14741,698530
    byte RXERR7 14742,698605
  } Bits;14743,698680
} CAN2RXERRSTR;14744,698690
#define CAN2RXERR 14746,698772
#define CAN2RXERR_RXERR0 14747,698828
#define CAN2RXERR_RXERR1 14748,698891
#define CAN2RXERR_RXERR2 14749,698954
#define CAN2RXERR_RXERR3 14750,699017
#define CAN2RXERR_RXERR4 14751,699080
#define CAN2RXERR_RXERR5 14752,699143
#define CAN2RXERR_RXERR6 14753,699206
#define CAN2RXERR_RXERR7 14754,699269
#define CAN2RXERR_RXERR0_MASK 14756,699333
#define CAN2RXERR_RXERR1_MASK 14757,699375
#define CAN2RXERR_RXERR2_MASK 14758,699417
#define CAN2RXERR_RXERR3_MASK 14759,699459
#define CAN2RXERR_RXERR4_MASK 14760,699501
#define CAN2RXERR_RXERR5_MASK 14761,699544
#define CAN2RXERR_RXERR6_MASK 14762,699587
#define CAN2RXERR_RXERR7_MASK 14763,699630
  byte Byte;14768,699766
    byte TXERR0 14770,699790
    byte TXERR1 14771,699865
    byte TXERR2 14772,699940
    byte TXERR3 14773,700015
    byte TXERR4 14774,700090
    byte TXERR5 14775,700165
    byte TXERR6 14776,700240
    byte TXERR7 14777,700315
  } Bits;14778,700390
} CAN2TXERRSTR;14779,700400
#define CAN2TXERR 14781,700482
#define CAN2TXERR_TXERR0 14782,700538
#define CAN2TXERR_TXERR1 14783,700601
#define CAN2TXERR_TXERR2 14784,700664
#define CAN2TXERR_TXERR3 14785,700727
#define CAN2TXERR_TXERR4 14786,700790
#define CAN2TXERR_TXERR5 14787,700853
#define CAN2TXERR_TXERR6 14788,700916
#define CAN2TXERR_TXERR7 14789,700979
#define CAN2TXERR_TXERR0_MASK 14791,701043
#define CAN2TXERR_TXERR1_MASK 14792,701085
#define CAN2TXERR_TXERR2_MASK 14793,701127
#define CAN2TXERR_TXERR3_MASK 14794,701169
#define CAN2TXERR_TXERR4_MASK 14795,701211
#define CAN2TXERR_TXERR5_MASK 14796,701254
#define CAN2TXERR_TXERR6_MASK 14797,701297
#define CAN2TXERR_TXERR7_MASK 14798,701340
  byte Byte;14803,701477
    byte AC0 14805,701501
    byte AC1 14806,701592
    byte AC2 14807,701683
    byte AC3 14808,701774
    byte AC4 14809,701865
    byte AC5 14810,701956
    byte AC6 14811,702047
    byte AC7 14812,702138
  } Bits;14813,702229
} CAN2IDAR0STR;14814,702239
#define CAN2IDAR0 14816,702321
#define CAN2IDAR0_AC0 14817,702377
#define CAN2IDAR0_AC1 14818,702437
#define CAN2IDAR0_AC2 14819,702497
#define CAN2IDAR0_AC3 14820,702557
#define CAN2IDAR0_AC4 14821,702617
#define CAN2IDAR0_AC5 14822,702677
#define CAN2IDAR0_AC6 14823,702737
#define CAN2IDAR0_AC7 14824,702797
#define CAN2IDAR_ARR 14826,702918
#define CAN2IDAR0_AC0_MASK 14828,702990
#define CAN2IDAR0_AC1_MASK 14829,703032
#define CAN2IDAR0_AC2_MASK 14830,703074
#define CAN2IDAR0_AC3_MASK 14831,703116
#define CAN2IDAR0_AC4_MASK 14832,703158
#define CAN2IDAR0_AC5_MASK 14833,703201
#define CAN2IDAR0_AC6_MASK 14834,703244
#define CAN2IDAR0_AC7_MASK 14835,703287
  byte Byte;14840,703424
    byte AC0 14842,703448
    byte AC1 14843,703539
    byte AC2 14844,703630
    byte AC3 14845,703721
    byte AC4 14846,703812
    byte AC5 14847,703903
    byte AC6 14848,703994
    byte AC7 14849,704085
  } Bits;14850,704176
} CAN2IDAR1STR;14851,704186
#define CAN2IDAR1 14853,704268
#define CAN2IDAR1_AC0 14854,704324
#define CAN2IDAR1_AC1 14855,704384
#define CAN2IDAR1_AC2 14856,704444
#define CAN2IDAR1_AC3 14857,704504
#define CAN2IDAR1_AC4 14858,704564
#define CAN2IDAR1_AC5 14859,704624
#define CAN2IDAR1_AC6 14860,704684
#define CAN2IDAR1_AC7 14861,704744
#define CAN2IDAR1_AC0_MASK 14863,704805
#define CAN2IDAR1_AC1_MASK 14864,704847
#define CAN2IDAR1_AC2_MASK 14865,704889
#define CAN2IDAR1_AC3_MASK 14866,704931
#define CAN2IDAR1_AC4_MASK 14867,704973
#define CAN2IDAR1_AC5_MASK 14868,705016
#define CAN2IDAR1_AC6_MASK 14869,705059
#define CAN2IDAR1_AC7_MASK 14870,705102
  byte Byte;14875,705239
    byte AC0 14877,705263
    byte AC1 14878,705354
    byte AC2 14879,705445
    byte AC3 14880,705536
    byte AC4 14881,705627
    byte AC5 14882,705718
    byte AC6 14883,705809
    byte AC7 14884,705900
  } Bits;14885,705991
} CAN2IDAR2STR;14886,706001
#define CAN2IDAR2 14888,706083
#define CAN2IDAR2_AC0 14889,706139
#define CAN2IDAR2_AC1 14890,706199
#define CAN2IDAR2_AC2 14891,706259
#define CAN2IDAR2_AC3 14892,706319
#define CAN2IDAR2_AC4 14893,706379
#define CAN2IDAR2_AC5 14894,706439
#define CAN2IDAR2_AC6 14895,706499
#define CAN2IDAR2_AC7 14896,706559
#define CAN2IDAR2_AC0_MASK 14898,706620
#define CAN2IDAR2_AC1_MASK 14899,706662
#define CAN2IDAR2_AC2_MASK 14900,706704
#define CAN2IDAR2_AC3_MASK 14901,706746
#define CAN2IDAR2_AC4_MASK 14902,706788
#define CAN2IDAR2_AC5_MASK 14903,706831
#define CAN2IDAR2_AC6_MASK 14904,706874
#define CAN2IDAR2_AC7_MASK 14905,706917
  byte Byte;14910,707054
    byte AC0 14912,707078
    byte AC1 14913,707169
    byte AC2 14914,707260
    byte AC3 14915,707351
    byte AC4 14916,707442
    byte AC5 14917,707533
    byte AC6 14918,707624
    byte AC7 14919,707715
  } Bits;14920,707806
} CAN2IDAR3STR;14921,707816
#define CAN2IDAR3 14923,707898
#define CAN2IDAR3_AC0 14924,707954
#define CAN2IDAR3_AC1 14925,708014
#define CAN2IDAR3_AC2 14926,708074
#define CAN2IDAR3_AC3 14927,708134
#define CAN2IDAR3_AC4 14928,708194
#define CAN2IDAR3_AC5 14929,708254
#define CAN2IDAR3_AC6 14930,708314
#define CAN2IDAR3_AC7 14931,708374
#define CAN2IDAR3_AC0_MASK 14933,708435
#define CAN2IDAR3_AC1_MASK 14934,708477
#define CAN2IDAR3_AC2_MASK 14935,708519
#define CAN2IDAR3_AC3_MASK 14936,708561
#define CAN2IDAR3_AC4_MASK 14937,708603
#define CAN2IDAR3_AC5_MASK 14938,708646
#define CAN2IDAR3_AC6_MASK 14939,708689
#define CAN2IDAR3_AC7_MASK 14940,708732
  byte Byte;14945,708863
    byte AM0 14947,708887
    byte AM1 14948,708978
    byte AM2 14949,709069
    byte AM3 14950,709160
    byte AM4 14951,709251
    byte AM5 14952,709342
    byte AM6 14953,709433
    byte AM7 14954,709524
  } Bits;14955,709615
} CAN2IDMR0STR;14956,709625
#define CAN2IDMR0 14958,709707
#define CAN2IDMR0_AM0 14959,709763
#define CAN2IDMR0_AM1 14960,709823
#define CAN2IDMR0_AM2 14961,709883
#define CAN2IDMR0_AM3 14962,709943
#define CAN2IDMR0_AM4 14963,710003
#define CAN2IDMR0_AM5 14964,710063
#define CAN2IDMR0_AM6 14965,710123
#define CAN2IDMR0_AM7 14966,710183
#define CAN2IDMR_ARR 14968,710304
#define CAN2IDMR0_AM0_MASK 14970,710376
#define CAN2IDMR0_AM1_MASK 14971,710418
#define CAN2IDMR0_AM2_MASK 14972,710460
#define CAN2IDMR0_AM3_MASK 14973,710502
#define CAN2IDMR0_AM4_MASK 14974,710544
#define CAN2IDMR0_AM5_MASK 14975,710587
#define CAN2IDMR0_AM6_MASK 14976,710630
#define CAN2IDMR0_AM7_MASK 14977,710673
  byte Byte;14982,710804
    byte AM0 14984,710828
    byte AM1 14985,710919
    byte AM2 14986,711010
    byte AM3 14987,711101
    byte AM4 14988,711192
    byte AM5 14989,711283
    byte AM6 14990,711374
    byte AM7 14991,711465
  } Bits;14992,711556
} CAN2IDMR1STR;14993,711566
#define CAN2IDMR1 14995,711648
#define CAN2IDMR1_AM0 14996,711704
#define CAN2IDMR1_AM1 14997,711764
#define CAN2IDMR1_AM2 14998,711824
#define CAN2IDMR1_AM3 14999,711884
#define CAN2IDMR1_AM4 15000,711944
#define CAN2IDMR1_AM5 15001,712004
#define CAN2IDMR1_AM6 15002,712064
#define CAN2IDMR1_AM7 15003,712124
#define CAN2IDMR1_AM0_MASK 15005,712185
#define CAN2IDMR1_AM1_MASK 15006,712227
#define CAN2IDMR1_AM2_MASK 15007,712269
#define CAN2IDMR1_AM3_MASK 15008,712311
#define CAN2IDMR1_AM4_MASK 15009,712353
#define CAN2IDMR1_AM5_MASK 15010,712396
#define CAN2IDMR1_AM6_MASK 15011,712439
#define CAN2IDMR1_AM7_MASK 15012,712482
  byte Byte;15017,712613
    byte AM0 15019,712637
    byte AM1 15020,712728
    byte AM2 15021,712819
    byte AM3 15022,712910
    byte AM4 15023,713001
    byte AM5 15024,713092
    byte AM6 15025,713183
    byte AM7 15026,713274
  } Bits;15027,713365
} CAN2IDMR2STR;15028,713375
#define CAN2IDMR2 15030,713457
#define CAN2IDMR2_AM0 15031,713513
#define CAN2IDMR2_AM1 15032,713573
#define CAN2IDMR2_AM2 15033,713633
#define CAN2IDMR2_AM3 15034,713693
#define CAN2IDMR2_AM4 15035,713753
#define CAN2IDMR2_AM5 15036,713813
#define CAN2IDMR2_AM6 15037,713873
#define CAN2IDMR2_AM7 15038,713933
#define CAN2IDMR2_AM0_MASK 15040,713994
#define CAN2IDMR2_AM1_MASK 15041,714036
#define CAN2IDMR2_AM2_MASK 15042,714078
#define CAN2IDMR2_AM3_MASK 15043,714120
#define CAN2IDMR2_AM4_MASK 15044,714162
#define CAN2IDMR2_AM5_MASK 15045,714205
#define CAN2IDMR2_AM6_MASK 15046,714248
#define CAN2IDMR2_AM7_MASK 15047,714291
  byte Byte;15052,714422
    byte AM0 15054,714446
    byte AM1 15055,714537
    byte AM2 15056,714628
    byte AM3 15057,714719
    byte AM4 15058,714810
    byte AM5 15059,714901
    byte AM6 15060,714992
    byte AM7 15061,715083
  } Bits;15062,715174
} CAN2IDMR3STR;15063,715184
#define CAN2IDMR3 15065,715266
#define CAN2IDMR3_AM0 15066,715322
#define CAN2IDMR3_AM1 15067,715382
#define CAN2IDMR3_AM2 15068,715442
#define CAN2IDMR3_AM3 15069,715502
#define CAN2IDMR3_AM4 15070,715562
#define CAN2IDMR3_AM5 15071,715622
#define CAN2IDMR3_AM6 15072,715682
#define CAN2IDMR3_AM7 15073,715742
#define CAN2IDMR3_AM0_MASK 15075,715803
#define CAN2IDMR3_AM1_MASK 15076,715845
#define CAN2IDMR3_AM2_MASK 15077,715887
#define CAN2IDMR3_AM3_MASK 15078,715929
#define CAN2IDMR3_AM4_MASK 15079,715971
#define CAN2IDMR3_AM5_MASK 15080,716014
#define CAN2IDMR3_AM6_MASK 15081,716057
#define CAN2IDMR3_AM7_MASK 15082,716100
  byte Byte;15087,716237
    byte AC0 15089,716261
    byte AC1 15090,716352
    byte AC2 15091,716443
    byte AC3 15092,716534
    byte AC4 15093,716625
    byte AC5 15094,716716
    byte AC6 15095,716807
    byte AC7 15096,716898
  } Bits;15097,716989
} CAN2IDAR4STR;15098,716999
#define CAN2IDAR4 15100,717081
#define CAN2IDAR4_AC0 15101,717137
#define CAN2IDAR4_AC1 15102,717197
#define CAN2IDAR4_AC2 15103,717257
#define CAN2IDAR4_AC3 15104,717317
#define CAN2IDAR4_AC4 15105,717377
#define CAN2IDAR4_AC5 15106,717437
#define CAN2IDAR4_AC6 15107,717497
#define CAN2IDAR4_AC7 15108,717557
#define CAN2IDAR4_AC0_MASK 15110,717618
#define CAN2IDAR4_AC1_MASK 15111,717660
#define CAN2IDAR4_AC2_MASK 15112,717702
#define CAN2IDAR4_AC3_MASK 15113,717744
#define CAN2IDAR4_AC4_MASK 15114,717786
#define CAN2IDAR4_AC5_MASK 15115,717829
#define CAN2IDAR4_AC6_MASK 15116,717872
#define CAN2IDAR4_AC7_MASK 15117,717915
  byte Byte;15122,718052
    byte AC0 15124,718076
    byte AC1 15125,718167
    byte AC2 15126,718258
    byte AC3 15127,718349
    byte AC4 15128,718440
    byte AC5 15129,718531
    byte AC6 15130,718622
    byte AC7 15131,718713
  } Bits;15132,718804
} CAN2IDAR5STR;15133,718814
#define CAN2IDAR5 15135,718896
#define CAN2IDAR5_AC0 15136,718952
#define CAN2IDAR5_AC1 15137,719012
#define CAN2IDAR5_AC2 15138,719072
#define CAN2IDAR5_AC3 15139,719132
#define CAN2IDAR5_AC4 15140,719192
#define CAN2IDAR5_AC5 15141,719252
#define CAN2IDAR5_AC6 15142,719312
#define CAN2IDAR5_AC7 15143,719372
#define CAN2IDAR5_AC0_MASK 15145,719433
#define CAN2IDAR5_AC1_MASK 15146,719475
#define CAN2IDAR5_AC2_MASK 15147,719517
#define CAN2IDAR5_AC3_MASK 15148,719559
#define CAN2IDAR5_AC4_MASK 15149,719601
#define CAN2IDAR5_AC5_MASK 15150,719644
#define CAN2IDAR5_AC6_MASK 15151,719687
#define CAN2IDAR5_AC7_MASK 15152,719730
  byte Byte;15157,719867
    byte AC0 15159,719891
    byte AC1 15160,719982
    byte AC2 15161,720073
    byte AC3 15162,720164
    byte AC4 15163,720255
    byte AC5 15164,720346
    byte AC6 15165,720437
    byte AC7 15166,720528
  } Bits;15167,720619
} CAN2IDAR6STR;15168,720629
#define CAN2IDAR6 15170,720711
#define CAN2IDAR6_AC0 15171,720767
#define CAN2IDAR6_AC1 15172,720827
#define CAN2IDAR6_AC2 15173,720887
#define CAN2IDAR6_AC3 15174,720947
#define CAN2IDAR6_AC4 15175,721007
#define CAN2IDAR6_AC5 15176,721067
#define CAN2IDAR6_AC6 15177,721127
#define CAN2IDAR6_AC7 15178,721187
#define CAN2IDAR6_AC0_MASK 15180,721248
#define CAN2IDAR6_AC1_MASK 15181,721290
#define CAN2IDAR6_AC2_MASK 15182,721332
#define CAN2IDAR6_AC3_MASK 15183,721374
#define CAN2IDAR6_AC4_MASK 15184,721416
#define CAN2IDAR6_AC5_MASK 15185,721459
#define CAN2IDAR6_AC6_MASK 15186,721502
#define CAN2IDAR6_AC7_MASK 15187,721545
  byte Byte;15192,721682
    byte AC0 15194,721706
    byte AC1 15195,721797
    byte AC2 15196,721888
    byte AC3 15197,721979
    byte AC4 15198,722070
    byte AC5 15199,722161
    byte AC6 15200,722252
    byte AC7 15201,722343
  } Bits;15202,722434
} CAN2IDAR7STR;15203,722444
#define CAN2IDAR7 15205,722526
#define CAN2IDAR7_AC0 15206,722582
#define CAN2IDAR7_AC1 15207,722642
#define CAN2IDAR7_AC2 15208,722702
#define CAN2IDAR7_AC3 15209,722762
#define CAN2IDAR7_AC4 15210,722822
#define CAN2IDAR7_AC5 15211,722882
#define CAN2IDAR7_AC6 15212,722942
#define CAN2IDAR7_AC7 15213,723002
#define CAN2IDAR7_AC0_MASK 15215,723063
#define CAN2IDAR7_AC1_MASK 15216,723105
#define CAN2IDAR7_AC2_MASK 15217,723147
#define CAN2IDAR7_AC3_MASK 15218,723189
#define CAN2IDAR7_AC4_MASK 15219,723231
#define CAN2IDAR7_AC5_MASK 15220,723274
#define CAN2IDAR7_AC6_MASK 15221,723317
#define CAN2IDAR7_AC7_MASK 15222,723360
  byte Byte;15227,723491
    byte AM0 15229,723515
    byte AM1 15230,723606
    byte AM2 15231,723697
    byte AM3 15232,723788
    byte AM4 15233,723879
    byte AM5 15234,723970
    byte AM6 15235,724061
    byte AM7 15236,724152
  } Bits;15237,724243
} CAN2IDMR4STR;15238,724253
#define CAN2IDMR4 15240,724335
#define CAN2IDMR4_AM0 15241,724391
#define CAN2IDMR4_AM1 15242,724451
#define CAN2IDMR4_AM2 15243,724511
#define CAN2IDMR4_AM3 15244,724571
#define CAN2IDMR4_AM4 15245,724631
#define CAN2IDMR4_AM5 15246,724691
#define CAN2IDMR4_AM6 15247,724751
#define CAN2IDMR4_AM7 15248,724811
#define CAN2IDMR4_AM0_MASK 15250,724872
#define CAN2IDMR4_AM1_MASK 15251,724914
#define CAN2IDMR4_AM2_MASK 15252,724956
#define CAN2IDMR4_AM3_MASK 15253,724998
#define CAN2IDMR4_AM4_MASK 15254,725040
#define CAN2IDMR4_AM5_MASK 15255,725083
#define CAN2IDMR4_AM6_MASK 15256,725126
#define CAN2IDMR4_AM7_MASK 15257,725169
  byte Byte;15262,725300
    byte AM0 15264,725324
    byte AM1 15265,725415
    byte AM2 15266,725506
    byte AM3 15267,725597
    byte AM4 15268,725688
    byte AM5 15269,725779
    byte AM6 15270,725870
    byte AM7 15271,725961
  } Bits;15272,726052
} CAN2IDMR5STR;15273,726062
#define CAN2IDMR5 15275,726144
#define CAN2IDMR5_AM0 15276,726200
#define CAN2IDMR5_AM1 15277,726260
#define CAN2IDMR5_AM2 15278,726320
#define CAN2IDMR5_AM3 15279,726380
#define CAN2IDMR5_AM4 15280,726440
#define CAN2IDMR5_AM5 15281,726500
#define CAN2IDMR5_AM6 15282,726560
#define CAN2IDMR5_AM7 15283,726620
#define CAN2IDMR5_AM0_MASK 15285,726681
#define CAN2IDMR5_AM1_MASK 15286,726723
#define CAN2IDMR5_AM2_MASK 15287,726765
#define CAN2IDMR5_AM3_MASK 15288,726807
#define CAN2IDMR5_AM4_MASK 15289,726849
#define CAN2IDMR5_AM5_MASK 15290,726892
#define CAN2IDMR5_AM6_MASK 15291,726935
#define CAN2IDMR5_AM7_MASK 15292,726978
  byte Byte;15297,727109
    byte AM0 15299,727133
    byte AM1 15300,727224
    byte AM2 15301,727315
    byte AM3 15302,727406
    byte AM4 15303,727497
    byte AM5 15304,727588
    byte AM6 15305,727679
    byte AM7 15306,727770
  } Bits;15307,727861
} CAN2IDMR6STR;15308,727871
#define CAN2IDMR6 15310,727953
#define CAN2IDMR6_AM0 15311,728009
#define CAN2IDMR6_AM1 15312,728069
#define CAN2IDMR6_AM2 15313,728129
#define CAN2IDMR6_AM3 15314,728189
#define CAN2IDMR6_AM4 15315,728249
#define CAN2IDMR6_AM5 15316,728309
#define CAN2IDMR6_AM6 15317,728369
#define CAN2IDMR6_AM7 15318,728429
#define CAN2IDMR6_AM0_MASK 15320,728490
#define CAN2IDMR6_AM1_MASK 15321,728532
#define CAN2IDMR6_AM2_MASK 15322,728574
#define CAN2IDMR6_AM3_MASK 15323,728616
#define CAN2IDMR6_AM4_MASK 15324,728658
#define CAN2IDMR6_AM5_MASK 15325,728701
#define CAN2IDMR6_AM6_MASK 15326,728744
#define CAN2IDMR6_AM7_MASK 15327,728787
  byte Byte;15332,728918
    byte AM0 15334,728942
    byte AM1 15335,729033
    byte AM2 15336,729124
    byte AM3 15337,729215
    byte AM4 15338,729306
    byte AM5 15339,729397
    byte AM6 15340,729488
    byte AM7 15341,729579
  } Bits;15342,729670
} CAN2IDMR7STR;15343,729680
#define CAN2IDMR7 15345,729762
#define CAN2IDMR7_AM0 15346,729818
#define CAN2IDMR7_AM1 15347,729878
#define CAN2IDMR7_AM2 15348,729938
#define CAN2IDMR7_AM3 15349,729998
#define CAN2IDMR7_AM4 15350,730058
#define CAN2IDMR7_AM5 15351,730118
#define CAN2IDMR7_AM6 15352,730178
#define CAN2IDMR7_AM7 15353,730238
#define CAN2IDMR7_AM0_MASK 15355,730299
#define CAN2IDMR7_AM1_MASK 15356,730341
#define CAN2IDMR7_AM2_MASK 15357,730383
#define CAN2IDMR7_AM3_MASK 15358,730425
#define CAN2IDMR7_AM4_MASK 15359,730467
#define CAN2IDMR7_AM5_MASK 15360,730510
#define CAN2IDMR7_AM6_MASK 15361,730553
#define CAN2IDMR7_AM7_MASK 15362,730596
  byte Byte;15367,730731
    byte ID21 15369,730755
    byte ID22 15370,730858
    byte ID23 15371,730961
    byte ID24 15372,731064
    byte ID25 15373,731167
    byte ID26 15374,731270
    byte ID27 15375,731373
    byte ID28 15376,731476
  } Bits;15377,731579
} CAN2RXIDR0STR;15378,731589
#define CAN2RXIDR0 15380,731674
#define CAN2RXIDR0_ID21 15381,731731
#define CAN2RXIDR0_ID22 15382,731793
#define CAN2RXIDR0_ID23 15383,731855
#define CAN2RXIDR0_ID24 15384,731917
#define CAN2RXIDR0_ID25 15385,731979
#define CAN2RXIDR0_ID26 15386,732041
#define CAN2RXIDR0_ID27 15387,732103
#define CAN2RXIDR0_ID28 15388,732165
#define CAN2RXIDR_ARR 15390,732290
#define CAN2RXIDR0_ID21_MASK 15392,732363
#define CAN2RXIDR0_ID22_MASK 15393,732405
#define CAN2RXIDR0_ID23_MASK 15394,732447
#define CAN2RXIDR0_ID24_MASK 15395,732489
#define CAN2RXIDR0_ID25_MASK 15396,732531
#define CAN2RXIDR0_ID26_MASK 15397,732574
#define CAN2RXIDR0_ID27_MASK 15398,732617
#define CAN2RXIDR0_ID28_MASK 15399,732660
  byte Byte;15404,732795
    byte ID15 15406,732819
    byte ID16 15407,732922
    byte ID17 15408,733025
    byte IDE 15409,733128
    byte SRR 15410,733209
    byte ID18 15411,733304
    byte ID19 15412,733407
    byte ID20 15413,733510
  } Bits;15414,733613
    byte grpID_15 15416,733634
    byte 15417,733656
    byte 15418,733677
    byte grpID_18 15419,733698
  } MergedBits;15420,733720
} CAN2RXIDR1STR;15421,733736
#define CAN2RXIDR1 15423,733821
#define CAN2RXIDR1_ID15 15424,733878
#define CAN2RXIDR1_ID16 15425,733940
#define CAN2RXIDR1_ID17 15426,734002
#define CAN2RXIDR1_IDE 15427,734064
#define CAN2RXIDR1_SRR 15428,734125
#define CAN2RXIDR1_ID18 15429,734186
#define CAN2RXIDR1_ID19 15430,734248
#define CAN2RXIDR1_ID20 15431,734310
#define CAN2RXIDR1_ID_15 15432,734372
#define CAN2RXIDR1_ID_18 15433,734444
#define CAN2RXIDR1_ID 15434,734516
#define CAN2RXIDR1_ID15_MASK 15436,734574
#define CAN2RXIDR1_ID16_MASK 15437,734616
#define CAN2RXIDR1_ID17_MASK 15438,734658
#define CAN2RXIDR1_IDE_MASK 15439,734700
#define CAN2RXIDR1_SRR_MASK 15440,734742
#define CAN2RXIDR1_ID18_MASK 15441,734785
#define CAN2RXIDR1_ID19_MASK 15442,734828
#define CAN2RXIDR1_ID20_MASK 15443,734871
#define CAN2RXIDR1_ID_15_MASK 15444,734915
#define CAN2RXIDR1_ID_15_BITNUM 15445,734957
#define CAN2RXIDR1_ID_18_MASK 15446,734999
#define CAN2RXIDR1_ID_18_BITNUM 15447,735043
  byte Byte;15452,735176
    byte ID7 15454,735200
    byte ID8 15455,735302
    byte ID9 15456,735404
    byte ID10 15457,735506
    byte ID11 15458,735609
    byte ID12 15459,735712
    byte ID13 15460,735815
    byte ID14 15461,735918
  } Bits;15462,736021
} CAN2RXIDR2STR;15463,736031
#define CAN2RXIDR2 15465,736116
#define CAN2RXIDR2_ID7 15466,736173
#define CAN2RXIDR2_ID8 15467,736234
#define CAN2RXIDR2_ID9 15468,736295
#define CAN2RXIDR2_ID10 15469,736356
#define CAN2RXIDR2_ID11 15470,736418
#define CAN2RXIDR2_ID12 15471,736480
#define CAN2RXIDR2_ID13 15472,736542
#define CAN2RXIDR2_ID14 15473,736604
#define CAN2RXIDR2_ID7_MASK 15475,736667
#define CAN2RXIDR2_ID8_MASK 15476,736709
#define CAN2RXIDR2_ID9_MASK 15477,736751
#define CAN2RXIDR2_ID10_MASK 15478,736793
#define CAN2RXIDR2_ID11_MASK 15479,736835
#define CAN2RXIDR2_ID12_MASK 15480,736878
#define CAN2RXIDR2_ID13_MASK 15481,736921
#define CAN2RXIDR2_ID14_MASK 15482,736964
  byte Byte;15487,737099
    byte RTR 15489,737123
    byte ID0 15490,737220
    byte ID1 15491,737322
    byte ID2 15492,737424
    byte ID3 15493,737526
    byte ID4 15494,737628
    byte ID5 15495,737730
    byte ID6 15496,737832
  } Bits;15497,737934
    byte 15499,737955
    byte grpID 15500,737976
  } MergedBits;15501,737997
} CAN2RXIDR3STR;15502,738013
#define CAN2RXIDR3 15504,738098
#define CAN2RXIDR3_RTR 15505,738155
#define CAN2RXIDR3_ID0 15506,738216
#define CAN2RXIDR3_ID1 15507,738277
#define CAN2RXIDR3_ID2 15508,738338
#define CAN2RXIDR3_ID3 15509,738399
#define CAN2RXIDR3_ID4 15510,738460
#define CAN2RXIDR3_ID5 15511,738521
#define CAN2RXIDR3_ID6 15512,738582
#define CAN2RXIDR3_ID 15513,738643
#define CAN2RXIDR3_RTR_MASK 15515,738713
#define CAN2RXIDR3_ID0_MASK 15516,738755
#define CAN2RXIDR3_ID1_MASK 15517,738797
#define CAN2RXIDR3_ID2_MASK 15518,738839
#define CAN2RXIDR3_ID3_MASK 15519,738881
#define CAN2RXIDR3_ID4_MASK 15520,738924
#define CAN2RXIDR3_ID5_MASK 15521,738967
#define CAN2RXIDR3_ID6_MASK 15522,739010
#define CAN2RXIDR3_ID_MASK 15523,739054
#define CAN2RXIDR3_ID_BITNUM 15524,739098
  byte Byte;15529,739233
    byte DB0 15531,739257
    byte DB1 15532,739337
    byte DB2 15533,739417
    byte DB3 15534,739497
    byte DB4 15535,739577
    byte DB5 15536,739657
    byte DB6 15537,739737
    byte DB7 15538,739817
  } Bits;15539,739897
} CAN2RXDSR0STR;15540,739907
#define CAN2RXDSR0 15542,739992
#define CAN2RXDSR0_DB0 15543,740049
#define CAN2RXDSR0_DB1 15544,740110
#define CAN2RXDSR0_DB2 15545,740171
#define CAN2RXDSR0_DB3 15546,740232
#define CAN2RXDSR0_DB4 15547,740293
#define CAN2RXDSR0_DB5 15548,740354
#define CAN2RXDSR0_DB6 15549,740415
#define CAN2RXDSR0_DB7 15550,740476
#define CAN2RXDSR_ARR 15552,740600
#define CAN2RXDSR0_DB0_MASK 15554,740673
#define CAN2RXDSR0_DB1_MASK 15555,740715
#define CAN2RXDSR0_DB2_MASK 15556,740757
#define CAN2RXDSR0_DB3_MASK 15557,740799
#define CAN2RXDSR0_DB4_MASK 15558,740841
#define CAN2RXDSR0_DB5_MASK 15559,740884
#define CAN2RXDSR0_DB6_MASK 15560,740927
#define CAN2RXDSR0_DB7_MASK 15561,740970
  byte Byte;15566,741107
    byte DB0 15568,741131
    byte DB1 15569,741211
    byte DB2 15570,741291
    byte DB3 15571,741371
    byte DB4 15572,741451
    byte DB5 15573,741531
    byte DB6 15574,741611
    byte DB7 15575,741691
  } Bits;15576,741771
} CAN2RXDSR1STR;15577,741781
#define CAN2RXDSR1 15579,741866
#define CAN2RXDSR1_DB0 15580,741923
#define CAN2RXDSR1_DB1 15581,741984
#define CAN2RXDSR1_DB2 15582,742045
#define CAN2RXDSR1_DB3 15583,742106
#define CAN2RXDSR1_DB4 15584,742167
#define CAN2RXDSR1_DB5 15585,742228
#define CAN2RXDSR1_DB6 15586,742289
#define CAN2RXDSR1_DB7 15587,742350
#define CAN2RXDSR1_DB0_MASK 15589,742412
#define CAN2RXDSR1_DB1_MASK 15590,742454
#define CAN2RXDSR1_DB2_MASK 15591,742496
#define CAN2RXDSR1_DB3_MASK 15592,742538
#define CAN2RXDSR1_DB4_MASK 15593,742580
#define CAN2RXDSR1_DB5_MASK 15594,742623
#define CAN2RXDSR1_DB6_MASK 15595,742666
#define CAN2RXDSR1_DB7_MASK 15596,742709
  byte Byte;15601,742846
    byte DB0 15603,742870
    byte DB1 15604,742950
    byte DB2 15605,743030
    byte DB3 15606,743110
    byte DB4 15607,743190
    byte DB5 15608,743270
    byte DB6 15609,743350
    byte DB7 15610,743430
  } Bits;15611,743510
} CAN2RXDSR2STR;15612,743520
#define CAN2RXDSR2 15614,743605
#define CAN2RXDSR2_DB0 15615,743662
#define CAN2RXDSR2_DB1 15616,743723
#define CAN2RXDSR2_DB2 15617,743784
#define CAN2RXDSR2_DB3 15618,743845
#define CAN2RXDSR2_DB4 15619,743906
#define CAN2RXDSR2_DB5 15620,743967
#define CAN2RXDSR2_DB6 15621,744028
#define CAN2RXDSR2_DB7 15622,744089
#define CAN2RXDSR2_DB0_MASK 15624,744151
#define CAN2RXDSR2_DB1_MASK 15625,744193
#define CAN2RXDSR2_DB2_MASK 15626,744235
#define CAN2RXDSR2_DB3_MASK 15627,744277
#define CAN2RXDSR2_DB4_MASK 15628,744319
#define CAN2RXDSR2_DB5_MASK 15629,744362
#define CAN2RXDSR2_DB6_MASK 15630,744405
#define CAN2RXDSR2_DB7_MASK 15631,744448
  byte Byte;15636,744585
    byte DB0 15638,744609
    byte DB1 15639,744689
    byte DB2 15640,744769
    byte DB3 15641,744849
    byte DB4 15642,744929
    byte DB5 15643,745009
    byte DB6 15644,745089
    byte DB7 15645,745169
  } Bits;15646,745249
} CAN2RXDSR3STR;15647,745259
#define CAN2RXDSR3 15649,745344
#define CAN2RXDSR3_DB0 15650,745401
#define CAN2RXDSR3_DB1 15651,745462
#define CAN2RXDSR3_DB2 15652,745523
#define CAN2RXDSR3_DB3 15653,745584
#define CAN2RXDSR3_DB4 15654,745645
#define CAN2RXDSR3_DB5 15655,745706
#define CAN2RXDSR3_DB6 15656,745767
#define CAN2RXDSR3_DB7 15657,745828
#define CAN2RXDSR3_DB0_MASK 15659,745890
#define CAN2RXDSR3_DB1_MASK 15660,745932
#define CAN2RXDSR3_DB2_MASK 15661,745974
#define CAN2RXDSR3_DB3_MASK 15662,746016
#define CAN2RXDSR3_DB4_MASK 15663,746058
#define CAN2RXDSR3_DB5_MASK 15664,746101
#define CAN2RXDSR3_DB6_MASK 15665,746144
#define CAN2RXDSR3_DB7_MASK 15666,746187
  byte Byte;15671,746324
    byte DB0 15673,746348
    byte DB1 15674,746428
    byte DB2 15675,746508
    byte DB3 15676,746588
    byte DB4 15677,746668
    byte DB5 15678,746748
    byte DB6 15679,746828
    byte DB7 15680,746908
  } Bits;15681,746988
} CAN2RXDSR4STR;15682,746998
#define CAN2RXDSR4 15684,747083
#define CAN2RXDSR4_DB0 15685,747140
#define CAN2RXDSR4_DB1 15686,747201
#define CAN2RXDSR4_DB2 15687,747262
#define CAN2RXDSR4_DB3 15688,747323
#define CAN2RXDSR4_DB4 15689,747384
#define CAN2RXDSR4_DB5 15690,747445
#define CAN2RXDSR4_DB6 15691,747506
#define CAN2RXDSR4_DB7 15692,747567
#define CAN2RXDSR4_DB0_MASK 15694,747629
#define CAN2RXDSR4_DB1_MASK 15695,747671
#define CAN2RXDSR4_DB2_MASK 15696,747713
#define CAN2RXDSR4_DB3_MASK 15697,747755
#define CAN2RXDSR4_DB4_MASK 15698,747797
#define CAN2RXDSR4_DB5_MASK 15699,747840
#define CAN2RXDSR4_DB6_MASK 15700,747883
#define CAN2RXDSR4_DB7_MASK 15701,747926
  byte Byte;15706,748063
    byte DB0 15708,748087
    byte DB1 15709,748167
    byte DB2 15710,748247
    byte DB3 15711,748327
    byte DB4 15712,748407
    byte DB5 15713,748487
    byte DB6 15714,748567
    byte DB7 15715,748647
  } Bits;15716,748727
} CAN2RXDSR5STR;15717,748737
#define CAN2RXDSR5 15719,748822
#define CAN2RXDSR5_DB0 15720,748879
#define CAN2RXDSR5_DB1 15721,748940
#define CAN2RXDSR5_DB2 15722,749001
#define CAN2RXDSR5_DB3 15723,749062
#define CAN2RXDSR5_DB4 15724,749123
#define CAN2RXDSR5_DB5 15725,749184
#define CAN2RXDSR5_DB6 15726,749245
#define CAN2RXDSR5_DB7 15727,749306
#define CAN2RXDSR5_DB0_MASK 15729,749368
#define CAN2RXDSR5_DB1_MASK 15730,749410
#define CAN2RXDSR5_DB2_MASK 15731,749452
#define CAN2RXDSR5_DB3_MASK 15732,749494
#define CAN2RXDSR5_DB4_MASK 15733,749536
#define CAN2RXDSR5_DB5_MASK 15734,749579
#define CAN2RXDSR5_DB6_MASK 15735,749622
#define CAN2RXDSR5_DB7_MASK 15736,749665
  byte Byte;15741,749802
    byte DB0 15743,749826
    byte DB1 15744,749906
    byte DB2 15745,749986
    byte DB3 15746,750066
    byte DB4 15747,750146
    byte DB5 15748,750226
    byte DB6 15749,750306
    byte DB7 15750,750386
  } Bits;15751,750466
} CAN2RXDSR6STR;15752,750476
#define CAN2RXDSR6 15754,750561
#define CAN2RXDSR6_DB0 15755,750618
#define CAN2RXDSR6_DB1 15756,750679
#define CAN2RXDSR6_DB2 15757,750740
#define CAN2RXDSR6_DB3 15758,750801
#define CAN2RXDSR6_DB4 15759,750862
#define CAN2RXDSR6_DB5 15760,750923
#define CAN2RXDSR6_DB6 15761,750984
#define CAN2RXDSR6_DB7 15762,751045
#define CAN2RXDSR6_DB0_MASK 15764,751107
#define CAN2RXDSR6_DB1_MASK 15765,751149
#define CAN2RXDSR6_DB2_MASK 15766,751191
#define CAN2RXDSR6_DB3_MASK 15767,751233
#define CAN2RXDSR6_DB4_MASK 15768,751275
#define CAN2RXDSR6_DB5_MASK 15769,751318
#define CAN2RXDSR6_DB6_MASK 15770,751361
#define CAN2RXDSR6_DB7_MASK 15771,751404
  byte Byte;15776,751541
    byte DB0 15778,751565
    byte DB1 15779,751645
    byte DB2 15780,751725
    byte DB3 15781,751805
    byte DB4 15782,751885
    byte DB5 15783,751965
    byte DB6 15784,752045
    byte DB7 15785,752125
  } Bits;15786,752205
} CAN2RXDSR7STR;15787,752215
#define CAN2RXDSR7 15789,752300
#define CAN2RXDSR7_DB0 15790,752357
#define CAN2RXDSR7_DB1 15791,752418
#define CAN2RXDSR7_DB2 15792,752479
#define CAN2RXDSR7_DB3 15793,752540
#define CAN2RXDSR7_DB4 15794,752601
#define CAN2RXDSR7_DB5 15795,752662
#define CAN2RXDSR7_DB6 15796,752723
#define CAN2RXDSR7_DB7 15797,752784
#define CAN2RXDSR7_DB0_MASK 15799,752846
#define CAN2RXDSR7_DB1_MASK 15800,752888
#define CAN2RXDSR7_DB2_MASK 15801,752930
#define CAN2RXDSR7_DB3_MASK 15802,752972
#define CAN2RXDSR7_DB4_MASK 15803,753014
#define CAN2RXDSR7_DB5_MASK 15804,753057
#define CAN2RXDSR7_DB6_MASK 15805,753100
#define CAN2RXDSR7_DB7_MASK 15806,753143
  byte Byte;15811,753276
    byte DLC0 15813,753300
    byte DLC1 15814,753392
    byte DLC2 15815,753484
    byte DLC3 15816,753576
    byte 15817,753668
    byte 15818,753694
    byte 15819,753720
    byte 15820,753746
  } Bits;15821,753772
    byte grpDLC 15823,753793
    byte 15824,753814
    byte 15825,753835
    byte 15826,753856
    byte 15827,753877
  } MergedBits;15828,753898
} CAN2RXDLRSTR;15829,753914
#define CAN2RXDLR 15831,753996
#define CAN2RXDLR_DLC0 15832,754052
#define CAN2RXDLR_DLC1 15833,754113
#define CAN2RXDLR_DLC2 15834,754174
#define CAN2RXDLR_DLC3 15835,754235
#define CAN2RXDLR_DLC 15836,754296
#define CAN2RXDLR_DLC0_MASK 15838,754366
#define CAN2RXDLR_DLC1_MASK 15839,754408
#define CAN2RXDLR_DLC2_MASK 15840,754450
#define CAN2RXDLR_DLC3_MASK 15841,754492
#define CAN2RXDLR_DLC_MASK 15842,754534
#define CAN2RXDLR_DLC_BITNUM 15843,754577
  word Word;15848,754707
      byte Byte;15853,754854
        byte TSR8 15855,754886
        byte TSR9 15856,754976
        byte TSR10 15857,755066
        byte TSR11 15858,755157
        byte TSR12 15859,755248
        byte TSR13 15860,755339
        byte TSR14 15861,755430
        byte TSR15 15862,755521
      } Bits;15863,755612
    } CAN2RXTSRHSTR;15864,755626
    #define CAN2RXTSRH 15865,755647
    #define CAN2RXTSRH_TSR8 15866,755729
    #define CAN2RXTSRH_TSR9 15867,755816
    #define CAN2RXTSRH_TSR10 15868,755903
    #define CAN2RXTSRH_TSR11 15869,755991
    #define CAN2RXTSRH_TSR12 15870,756079
    #define CAN2RXTSRH_TSR13 15871,756167
    #define CAN2RXTSRH_TSR14 15872,756255
    #define CAN2RXTSRH_TSR15 15873,756343
    #define CAN2RXTSRH_TSR8_MASK 15875,756436
    #define CAN2RXTSRH_TSR9_MASK 15876,756478
    #define CAN2RXTSRH_TSR10_MASK 15877,756520
    #define CAN2RXTSRH_TSR11_MASK 15878,756562
    #define CAN2RXTSRH_TSR12_MASK 15879,756604
    #define CAN2RXTSRH_TSR13_MASK 15880,756647
    #define CAN2RXTSRH_TSR14_MASK 15881,756690
    #define CAN2RXTSRH_TSR15_MASK 15882,756733
      byte Byte;15887,756874
        byte TSR0 15889,756906
        byte TSR1 15890,756996
        byte TSR2 15891,757086
        byte TSR3 15892,757176
        byte TSR4 15893,757266
        byte TSR5 15894,757356
        byte TSR6 15895,757446
        byte TSR7 15896,757536
      } Bits;15897,757626
    } CAN2RXTSRLSTR;15898,757640
    #define CAN2RXTSRL 15899,757661
    #define CAN2RXTSRL_TSR0 15900,757743
    #define CAN2RXTSRL_TSR1 15901,757830
    #define CAN2RXTSRL_TSR2 15902,757917
    #define CAN2RXTSRL_TSR3 15903,758004
    #define CAN2RXTSRL_TSR4 15904,758091
    #define CAN2RXTSRL_TSR5 15905,758178
    #define CAN2RXTSRL_TSR6 15906,758265
    #define CAN2RXTSRL_TSR7 15907,758352
    #define CAN2RXTSRL_TSR0_MASK 15909,758444
    #define CAN2RXTSRL_TSR1_MASK 15910,758486
    #define CAN2RXTSRL_TSR2_MASK 15911,758528
    #define CAN2RXTSRL_TSR3_MASK 15912,758570
    #define CAN2RXTSRL_TSR4_MASK 15913,758612
    #define CAN2RXTSRL_TSR5_MASK 15914,758655
    #define CAN2RXTSRL_TSR6_MASK 15915,758698
    #define CAN2RXTSRL_TSR7_MASK 15916,758741
  } Overlap_STR;15918,758790
    word TSR0 15921,758819
    word TSR1 15922,758905
    word TSR2 15923,758991
    word TSR3 15924,759077
    word TSR4 15925,759163
    word TSR5 15926,759249
    word TSR6 15927,759335
    word TSR7 15928,759421
    word TSR8 15929,759507
    word TSR9 15930,759593
    word TSR10 15931,759679
    word TSR11 15932,759766
    word TSR12 15933,759853
    word TSR13 15934,759940
    word TSR14 15935,760027
    word TSR15 15936,760114
  } Bits;15937,760201
} CAN2RXTSRSTR;15938,760211
#define CAN2RXTSR 15940,760293
#define CAN2RXTSR_TSR0 15941,760349
#define CAN2RXTSR_TSR1 15942,760410
#define CAN2RXTSR_TSR2 15943,760471
#define CAN2RXTSR_TSR3 15944,760532
#define CAN2RXTSR_TSR4 15945,760593
#define CAN2RXTSR_TSR5 15946,760654
#define CAN2RXTSR_TSR6 15947,760715
#define CAN2RXTSR_TSR7 15948,760776
#define CAN2RXTSR_TSR8 15949,760837
#define CAN2RXTSR_TSR9 15950,760898
#define CAN2RXTSR_TSR10 15951,760959
#define CAN2RXTSR_TSR11 15952,761021
#define CAN2RXTSR_TSR12 15953,761083
#define CAN2RXTSR_TSR13 15954,761145
#define CAN2RXTSR_TSR14 15955,761207
#define CAN2RXTSR_TSR15 15956,761269
#define CAN2RXTSR_TSR0_MASK 15958,761332
#define CAN2RXTSR_TSR1_MASK 15959,761374
#define CAN2RXTSR_TSR2_MASK 15960,761416
#define CAN2RXTSR_TSR3_MASK 15961,761458
#define CAN2RXTSR_TSR4_MASK 15962,761500
#define CAN2RXTSR_TSR5_MASK 15963,761543
#define CAN2RXTSR_TSR6_MASK 15964,761586
#define CAN2RXTSR_TSR7_MASK 15965,761629
#define CAN2RXTSR_TSR8_MASK 15966,761673
#define CAN2RXTSR_TSR9_MASK 15967,761717
#define CAN2RXTSR_TSR10_MASK 15968,761761
#define CAN2RXTSR_TSR11_MASK 15969,761806
#define CAN2RXTSR_TSR12_MASK 15970,761851
#define CAN2RXTSR_TSR13_MASK 15971,761896
#define CAN2RXTSR_TSR14_MASK 15972,761941
#define CAN2RXTSR_TSR15_MASK 15973,761987
  byte Byte;15978,762125
    byte ID21 15980,762149
    byte ID22 15981,762252
    byte ID23 15982,762355
    byte ID24 15983,762458
    byte ID25 15984,762561
    byte ID26 15985,762664
    byte ID27 15986,762767
    byte ID28 15987,762870
  } Bits;15988,762973
} CAN2TXIDR0STR;15989,762983
#define CAN2TXIDR0 15991,763068
#define CAN2TXIDR0_ID21 15992,763125
#define CAN2TXIDR0_ID22 15993,763187
#define CAN2TXIDR0_ID23 15994,763249
#define CAN2TXIDR0_ID24 15995,763311
#define CAN2TXIDR0_ID25 15996,763373
#define CAN2TXIDR0_ID26 15997,763435
#define CAN2TXIDR0_ID27 15998,763497
#define CAN2TXIDR0_ID28 15999,763559
#define CAN2TXIDR_ARR 16001,763684
#define CAN2TXIDR0_ID21_MASK 16003,763757
#define CAN2TXIDR0_ID22_MASK 16004,763799
#define CAN2TXIDR0_ID23_MASK 16005,763841
#define CAN2TXIDR0_ID24_MASK 16006,763883
#define CAN2TXIDR0_ID25_MASK 16007,763925
#define CAN2TXIDR0_ID26_MASK 16008,763968
#define CAN2TXIDR0_ID27_MASK 16009,764011
#define CAN2TXIDR0_ID28_MASK 16010,764054
  byte Byte;16015,764190
    byte ID15 16017,764214
    byte ID16 16018,764317
    byte ID17 16019,764420
    byte IDE 16020,764523
    byte SRR 16021,764604
    byte ID18 16022,764699
    byte ID19 16023,764802
    byte ID20 16024,764905
  } Bits;16025,765008
    byte grpID_15 16027,765029
    byte 16028,765051
    byte 16029,765072
    byte grpID_18 16030,765093
  } MergedBits;16031,765115
} CAN2TXIDR1STR;16032,765131
#define CAN2TXIDR1 16034,765216
#define CAN2TXIDR1_ID15 16035,765273
#define CAN2TXIDR1_ID16 16036,765335
#define CAN2TXIDR1_ID17 16037,765397
#define CAN2TXIDR1_IDE 16038,765459
#define CAN2TXIDR1_SRR 16039,765520
#define CAN2TXIDR1_ID18 16040,765581
#define CAN2TXIDR1_ID19 16041,765643
#define CAN2TXIDR1_ID20 16042,765705
#define CAN2TXIDR1_ID_15 16043,765767
#define CAN2TXIDR1_ID_18 16044,765839
#define CAN2TXIDR1_ID 16045,765911
#define CAN2TXIDR1_ID15_MASK 16047,765969
#define CAN2TXIDR1_ID16_MASK 16048,766011
#define CAN2TXIDR1_ID17_MASK 16049,766053
#define CAN2TXIDR1_IDE_MASK 16050,766095
#define CAN2TXIDR1_SRR_MASK 16051,766137
#define CAN2TXIDR1_ID18_MASK 16052,766180
#define CAN2TXIDR1_ID19_MASK 16053,766223
#define CAN2TXIDR1_ID20_MASK 16054,766266
#define CAN2TXIDR1_ID_15_MASK 16055,766310
#define CAN2TXIDR1_ID_15_BITNUM 16056,766352
#define CAN2TXIDR1_ID_18_MASK 16057,766394
#define CAN2TXIDR1_ID_18_BITNUM 16058,766438
  byte Byte;16063,766572
    byte ID7 16065,766596
    byte ID8 16066,766698
    byte ID9 16067,766800
    byte ID10 16068,766902
    byte ID11 16069,767005
    byte ID12 16070,767108
    byte ID13 16071,767211
    byte ID14 16072,767314
  } Bits;16073,767417
} CAN2TXIDR2STR;16074,767427
#define CAN2TXIDR2 16076,767512
#define CAN2TXIDR2_ID7 16077,767569
#define CAN2TXIDR2_ID8 16078,767630
#define CAN2TXIDR2_ID9 16079,767691
#define CAN2TXIDR2_ID10 16080,767752
#define CAN2TXIDR2_ID11 16081,767814
#define CAN2TXIDR2_ID12 16082,767876
#define CAN2TXIDR2_ID13 16083,767938
#define CAN2TXIDR2_ID14 16084,768000
#define CAN2TXIDR2_ID7_MASK 16086,768063
#define CAN2TXIDR2_ID8_MASK 16087,768105
#define CAN2TXIDR2_ID9_MASK 16088,768147
#define CAN2TXIDR2_ID10_MASK 16089,768189
#define CAN2TXIDR2_ID11_MASK 16090,768231
#define CAN2TXIDR2_ID12_MASK 16091,768274
#define CAN2TXIDR2_ID13_MASK 16092,768317
#define CAN2TXIDR2_ID14_MASK 16093,768360
  byte Byte;16098,768496
    byte RTR 16100,768520
    byte ID0 16101,768617
    byte ID1 16102,768719
    byte ID2 16103,768821
    byte ID3 16104,768923
    byte ID4 16105,769025
    byte ID5 16106,769127
    byte ID6 16107,769229
  } Bits;16108,769331
    byte 16110,769352
    byte grpID 16111,769373
  } MergedBits;16112,769394
} CAN2TXIDR3STR;16113,769410
#define CAN2TXIDR3 16115,769495
#define CAN2TXIDR3_RTR 16116,769552
#define CAN2TXIDR3_ID0 16117,769613
#define CAN2TXIDR3_ID1 16118,769674
#define CAN2TXIDR3_ID2 16119,769735
#define CAN2TXIDR3_ID3 16120,769796
#define CAN2TXIDR3_ID4 16121,769857
#define CAN2TXIDR3_ID5 16122,769918
#define CAN2TXIDR3_ID6 16123,769979
#define CAN2TXIDR3_ID 16124,770040
#define CAN2TXIDR3_RTR_MASK 16126,770110
#define CAN2TXIDR3_ID0_MASK 16127,770152
#define CAN2TXIDR3_ID1_MASK 16128,770194
#define CAN2TXIDR3_ID2_MASK 16129,770236
#define CAN2TXIDR3_ID3_MASK 16130,770278
#define CAN2TXIDR3_ID4_MASK 16131,770321
#define CAN2TXIDR3_ID5_MASK 16132,770364
#define CAN2TXIDR3_ID6_MASK 16133,770407
#define CAN2TXIDR3_ID_MASK 16134,770451
#define CAN2TXIDR3_ID_BITNUM 16135,770495
  byte Byte;16140,770631
    byte DB0 16142,770655
    byte DB1 16143,770735
    byte DB2 16144,770815
    byte DB3 16145,770895
    byte DB4 16146,770975
    byte DB5 16147,771055
    byte DB6 16148,771135
    byte DB7 16149,771215
  } Bits;16150,771295
} CAN2TXDSR0STR;16151,771305
#define CAN2TXDSR0 16153,771390
#define CAN2TXDSR0_DB0 16154,771447
#define CAN2TXDSR0_DB1 16155,771508
#define CAN2TXDSR0_DB2 16156,771569
#define CAN2TXDSR0_DB3 16157,771630
#define CAN2TXDSR0_DB4 16158,771691
#define CAN2TXDSR0_DB5 16159,771752
#define CAN2TXDSR0_DB6 16160,771813
#define CAN2TXDSR0_DB7 16161,771874
#define CAN2TXDSR_ARR 16163,771998
#define CAN2TXDSR0_DB0_MASK 16165,772071
#define CAN2TXDSR0_DB1_MASK 16166,772113
#define CAN2TXDSR0_DB2_MASK 16167,772155
#define CAN2TXDSR0_DB3_MASK 16168,772197
#define CAN2TXDSR0_DB4_MASK 16169,772239
#define CAN2TXDSR0_DB5_MASK 16170,772282
#define CAN2TXDSR0_DB6_MASK 16171,772325
#define CAN2TXDSR0_DB7_MASK 16172,772368
  byte Byte;16177,772506
    byte DB0 16179,772530
    byte DB1 16180,772610
    byte DB2 16181,772690
    byte DB3 16182,772770
    byte DB4 16183,772850
    byte DB5 16184,772930
    byte DB6 16185,773010
    byte DB7 16186,773090
  } Bits;16187,773170
} CAN2TXDSR1STR;16188,773180
#define CAN2TXDSR1 16190,773265
#define CAN2TXDSR1_DB0 16191,773322
#define CAN2TXDSR1_DB1 16192,773383
#define CAN2TXDSR1_DB2 16193,773444
#define CAN2TXDSR1_DB3 16194,773505
#define CAN2TXDSR1_DB4 16195,773566
#define CAN2TXDSR1_DB5 16196,773627
#define CAN2TXDSR1_DB6 16197,773688
#define CAN2TXDSR1_DB7 16198,773749
#define CAN2TXDSR1_DB0_MASK 16200,773811
#define CAN2TXDSR1_DB1_MASK 16201,773853
#define CAN2TXDSR1_DB2_MASK 16202,773895
#define CAN2TXDSR1_DB3_MASK 16203,773937
#define CAN2TXDSR1_DB4_MASK 16204,773979
#define CAN2TXDSR1_DB5_MASK 16205,774022
#define CAN2TXDSR1_DB6_MASK 16206,774065
#define CAN2TXDSR1_DB7_MASK 16207,774108
  byte Byte;16212,774246
    byte DB0 16214,774270
    byte DB1 16215,774350
    byte DB2 16216,774430
    byte DB3 16217,774510
    byte DB4 16218,774590
    byte DB5 16219,774670
    byte DB6 16220,774750
    byte DB7 16221,774830
  } Bits;16222,774910
} CAN2TXDSR2STR;16223,774920
#define CAN2TXDSR2 16225,775005
#define CAN2TXDSR2_DB0 16226,775062
#define CAN2TXDSR2_DB1 16227,775123
#define CAN2TXDSR2_DB2 16228,775184
#define CAN2TXDSR2_DB3 16229,775245
#define CAN2TXDSR2_DB4 16230,775306
#define CAN2TXDSR2_DB5 16231,775367
#define CAN2TXDSR2_DB6 16232,775428
#define CAN2TXDSR2_DB7 16233,775489
#define CAN2TXDSR2_DB0_MASK 16235,775551
#define CAN2TXDSR2_DB1_MASK 16236,775593
#define CAN2TXDSR2_DB2_MASK 16237,775635
#define CAN2TXDSR2_DB3_MASK 16238,775677
#define CAN2TXDSR2_DB4_MASK 16239,775719
#define CAN2TXDSR2_DB5_MASK 16240,775762
#define CAN2TXDSR2_DB6_MASK 16241,775805
#define CAN2TXDSR2_DB7_MASK 16242,775848
  byte Byte;16247,775986
    byte DB0 16249,776010
    byte DB1 16250,776090
    byte DB2 16251,776170
    byte DB3 16252,776250
    byte DB4 16253,776330
    byte DB5 16254,776410
    byte DB6 16255,776490
    byte DB7 16256,776570
  } Bits;16257,776650
} CAN2TXDSR3STR;16258,776660
#define CAN2TXDSR3 16260,776745
#define CAN2TXDSR3_DB0 16261,776802
#define CAN2TXDSR3_DB1 16262,776863
#define CAN2TXDSR3_DB2 16263,776924
#define CAN2TXDSR3_DB3 16264,776985
#define CAN2TXDSR3_DB4 16265,777046
#define CAN2TXDSR3_DB5 16266,777107
#define CAN2TXDSR3_DB6 16267,777168
#define CAN2TXDSR3_DB7 16268,777229
#define CAN2TXDSR3_DB0_MASK 16270,777291
#define CAN2TXDSR3_DB1_MASK 16271,777333
#define CAN2TXDSR3_DB2_MASK 16272,777375
#define CAN2TXDSR3_DB3_MASK 16273,777417
#define CAN2TXDSR3_DB4_MASK 16274,777459
#define CAN2TXDSR3_DB5_MASK 16275,777502
#define CAN2TXDSR3_DB6_MASK 16276,777545
#define CAN2TXDSR3_DB7_MASK 16277,777588
  byte Byte;16282,777726
    byte DB0 16284,777750
    byte DB1 16285,777830
    byte DB2 16286,777910
    byte DB3 16287,777990
    byte DB4 16288,778070
    byte DB5 16289,778150
    byte DB6 16290,778230
    byte DB7 16291,778310
  } Bits;16292,778390
} CAN2TXDSR4STR;16293,778400
#define CAN2TXDSR4 16295,778485
#define CAN2TXDSR4_DB0 16296,778542
#define CAN2TXDSR4_DB1 16297,778603
#define CAN2TXDSR4_DB2 16298,778664
#define CAN2TXDSR4_DB3 16299,778725
#define CAN2TXDSR4_DB4 16300,778786
#define CAN2TXDSR4_DB5 16301,778847
#define CAN2TXDSR4_DB6 16302,778908
#define CAN2TXDSR4_DB7 16303,778969
#define CAN2TXDSR4_DB0_MASK 16305,779031
#define CAN2TXDSR4_DB1_MASK 16306,779073
#define CAN2TXDSR4_DB2_MASK 16307,779115
#define CAN2TXDSR4_DB3_MASK 16308,779157
#define CAN2TXDSR4_DB4_MASK 16309,779199
#define CAN2TXDSR4_DB5_MASK 16310,779242
#define CAN2TXDSR4_DB6_MASK 16311,779285
#define CAN2TXDSR4_DB7_MASK 16312,779328
  byte Byte;16317,779466
    byte DB0 16319,779490
    byte DB1 16320,779570
    byte DB2 16321,779650
    byte DB3 16322,779730
    byte DB4 16323,779810
    byte DB5 16324,779890
    byte DB6 16325,779970
    byte DB7 16326,780050
  } Bits;16327,780130
} CAN2TXDSR5STR;16328,780140
#define CAN2TXDSR5 16330,780225
#define CAN2TXDSR5_DB0 16331,780282
#define CAN2TXDSR5_DB1 16332,780343
#define CAN2TXDSR5_DB2 16333,780404
#define CAN2TXDSR5_DB3 16334,780465
#define CAN2TXDSR5_DB4 16335,780526
#define CAN2TXDSR5_DB5 16336,780587
#define CAN2TXDSR5_DB6 16337,780648
#define CAN2TXDSR5_DB7 16338,780709
#define CAN2TXDSR5_DB0_MASK 16340,780771
#define CAN2TXDSR5_DB1_MASK 16341,780813
#define CAN2TXDSR5_DB2_MASK 16342,780855
#define CAN2TXDSR5_DB3_MASK 16343,780897
#define CAN2TXDSR5_DB4_MASK 16344,780939
#define CAN2TXDSR5_DB5_MASK 16345,780982
#define CAN2TXDSR5_DB6_MASK 16346,781025
#define CAN2TXDSR5_DB7_MASK 16347,781068
  byte Byte;16352,781206
    byte DB0 16354,781230
    byte DB1 16355,781310
    byte DB2 16356,781390
    byte DB3 16357,781470
    byte DB4 16358,781550
    byte DB5 16359,781630
    byte DB6 16360,781710
    byte DB7 16361,781790
  } Bits;16362,781870
} CAN2TXDSR6STR;16363,781880
#define CAN2TXDSR6 16365,781965
#define CAN2TXDSR6_DB0 16366,782022
#define CAN2TXDSR6_DB1 16367,782083
#define CAN2TXDSR6_DB2 16368,782144
#define CAN2TXDSR6_DB3 16369,782205
#define CAN2TXDSR6_DB4 16370,782266
#define CAN2TXDSR6_DB5 16371,782327
#define CAN2TXDSR6_DB6 16372,782388
#define CAN2TXDSR6_DB7 16373,782449
#define CAN2TXDSR6_DB0_MASK 16375,782511
#define CAN2TXDSR6_DB1_MASK 16376,782553
#define CAN2TXDSR6_DB2_MASK 16377,782595
#define CAN2TXDSR6_DB3_MASK 16378,782637
#define CAN2TXDSR6_DB4_MASK 16379,782679
#define CAN2TXDSR6_DB5_MASK 16380,782722
#define CAN2TXDSR6_DB6_MASK 16381,782765
#define CAN2TXDSR6_DB7_MASK 16382,782808
  byte Byte;16387,782946
    byte DB0 16389,782970
    byte DB1 16390,783050
    byte DB2 16391,783130
    byte DB3 16392,783210
    byte DB4 16393,783290
    byte DB5 16394,783370
    byte DB6 16395,783450
    byte DB7 16396,783530
  } Bits;16397,783610
} CAN2TXDSR7STR;16398,783620
#define CAN2TXDSR7 16400,783705
#define CAN2TXDSR7_DB0 16401,783762
#define CAN2TXDSR7_DB1 16402,783823
#define CAN2TXDSR7_DB2 16403,783884
#define CAN2TXDSR7_DB3 16404,783945
#define CAN2TXDSR7_DB4 16405,784006
#define CAN2TXDSR7_DB5 16406,784067
#define CAN2TXDSR7_DB6 16407,784128
#define CAN2TXDSR7_DB7 16408,784189
#define CAN2TXDSR7_DB0_MASK 16410,784251
#define CAN2TXDSR7_DB1_MASK 16411,784293
#define CAN2TXDSR7_DB2_MASK 16412,784335
#define CAN2TXDSR7_DB3_MASK 16413,784377
#define CAN2TXDSR7_DB4_MASK 16414,784419
#define CAN2TXDSR7_DB5_MASK 16415,784462
#define CAN2TXDSR7_DB6_MASK 16416,784505
#define CAN2TXDSR7_DB7_MASK 16417,784548
  byte Byte;16422,784682
    byte DLC0 16424,784706
    byte DLC1 16425,784798
    byte DLC2 16426,784890
    byte DLC3 16427,784982
    byte 16428,785074
    byte 16429,785100
    byte 16430,785126
    byte 16431,785152
  } Bits;16432,785178
    byte grpDLC 16434,785199
    byte 16435,785220
    byte 16436,785241
    byte 16437,785262
    byte 16438,785283
  } MergedBits;16439,785304
} CAN2TXDLRSTR;16440,785320
#define CAN2TXDLR 16442,785402
#define CAN2TXDLR_DLC0 16443,785458
#define CAN2TXDLR_DLC1 16444,785519
#define CAN2TXDLR_DLC2 16445,785580
#define CAN2TXDLR_DLC3 16446,785641
#define CAN2TXDLR_DLC 16447,785702
#define CAN2TXDLR_DLC0_MASK 16449,785772
#define CAN2TXDLR_DLC1_MASK 16450,785814
#define CAN2TXDLR_DLC2_MASK 16451,785856
#define CAN2TXDLR_DLC3_MASK 16452,785898
#define CAN2TXDLR_DLC_MASK 16453,785940
#define CAN2TXDLR_DLC_BITNUM 16454,785983
  byte Byte;16459,786111
    byte PRIO0 16461,786135
    byte PRIO1 16462,786235
    byte PRIO2 16463,786335
    byte PRIO3 16464,786435
    byte PRIO4 16465,786535
    byte PRIO5 16466,786635
    byte PRIO6 16467,786735
    byte PRIO7 16468,786835
  } Bits;16469,786935
} CAN2TXTBPRSTR;16470,786945
#define CAN2TXTBPR 16472,787030
#define CAN2TXTBPR_PRIO0 16473,787087
#define CAN2TXTBPR_PRIO1 16474,787150
#define CAN2TXTBPR_PRIO2 16475,787213
#define CAN2TXTBPR_PRIO3 16476,787276
#define CAN2TXTBPR_PRIO4 16477,787339
#define CAN2TXTBPR_PRIO5 16478,787402
#define CAN2TXTBPR_PRIO6 16479,787465
#define CAN2TXTBPR_PRIO7 16480,787528
#define CAN2TXTBPR_PRIO0_MASK 16482,787592
#define CAN2TXTBPR_PRIO1_MASK 16483,787634
#define CAN2TXTBPR_PRIO2_MASK 16484,787676
#define CAN2TXTBPR_PRIO3_MASK 16485,787718
#define CAN2TXTBPR_PRIO4_MASK 16486,787760
#define CAN2TXTBPR_PRIO5_MASK 16487,787803
#define CAN2TXTBPR_PRIO6_MASK 16488,787846
#define CAN2TXTBPR_PRIO7_MASK 16489,787889
  word Word;16494,788022
      byte Byte;16499,788170
        byte TSR8 16501,788202
        byte TSR9 16502,788292
        byte TSR10 16503,788382
        byte TSR11 16504,788473
        byte TSR12 16505,788564
        byte TSR13 16506,788655
        byte TSR14 16507,788746
        byte TSR15 16508,788837
      } Bits;16509,788928
    } CAN2TXTSRHSTR;16510,788942
    #define CAN2TXTSRH 16511,788963
    #define CAN2TXTSRH_TSR8 16512,789045
    #define CAN2TXTSRH_TSR9 16513,789132
    #define CAN2TXTSRH_TSR10 16514,789219
    #define CAN2TXTSRH_TSR11 16515,789307
    #define CAN2TXTSRH_TSR12 16516,789395
    #define CAN2TXTSRH_TSR13 16517,789483
    #define CAN2TXTSRH_TSR14 16518,789571
    #define CAN2TXTSRH_TSR15 16519,789659
    #define CAN2TXTSRH_TSR8_MASK 16521,789752
    #define CAN2TXTSRH_TSR9_MASK 16522,789794
    #define CAN2TXTSRH_TSR10_MASK 16523,789836
    #define CAN2TXTSRH_TSR11_MASK 16524,789878
    #define CAN2TXTSRH_TSR12_MASK 16525,789920
    #define CAN2TXTSRH_TSR13_MASK 16526,789963
    #define CAN2TXTSRH_TSR14_MASK 16527,790006
    #define CAN2TXTSRH_TSR15_MASK 16528,790049
      byte Byte;16533,790191
        byte TSR0 16535,790223
        byte TSR1 16536,790313
        byte TSR2 16537,790403
        byte TSR3 16538,790493
        byte TSR4 16539,790583
        byte TSR5 16540,790673
        byte TSR6 16541,790763
        byte TSR7 16542,790853
      } Bits;16543,790943
    } CAN2TXTSRLSTR;16544,790957
    #define CAN2TXTSRL 16545,790978
    #define CAN2TXTSRL_TSR0 16546,791060
    #define CAN2TXTSRL_TSR1 16547,791147
    #define CAN2TXTSRL_TSR2 16548,791234
    #define CAN2TXTSRL_TSR3 16549,791321
    #define CAN2TXTSRL_TSR4 16550,791408
    #define CAN2TXTSRL_TSR5 16551,791495
    #define CAN2TXTSRL_TSR6 16552,791582
    #define CAN2TXTSRL_TSR7 16553,791669
    #define CAN2TXTSRL_TSR0_MASK 16555,791761
    #define CAN2TXTSRL_TSR1_MASK 16556,791803
    #define CAN2TXTSRL_TSR2_MASK 16557,791845
    #define CAN2TXTSRL_TSR3_MASK 16558,791887
    #define CAN2TXTSRL_TSR4_MASK 16559,791929
    #define CAN2TXTSRL_TSR5_MASK 16560,791972
    #define CAN2TXTSRL_TSR6_MASK 16561,792015
    #define CAN2TXTSRL_TSR7_MASK 16562,792058
  } Overlap_STR;16564,792107
    word TSR0 16567,792136
    word TSR1 16568,792222
    word TSR2 16569,792308
    word TSR3 16570,792394
    word TSR4 16571,792480
    word TSR5 16572,792566
    word TSR6 16573,792652
    word TSR7 16574,792738
    word TSR8 16575,792824
    word TSR9 16576,792910
    word TSR10 16577,792996
    word TSR11 16578,793083
    word TSR12 16579,793170
    word TSR13 16580,793257
    word TSR14 16581,793344
    word TSR15 16582,793431
  } Bits;16583,793518
} CAN2TXTSRSTR;16584,793528
#define CAN2TXTSR 16586,793610
#define CAN2TXTSR_TSR0 16587,793666
#define CAN2TXTSR_TSR1 16588,793727
#define CAN2TXTSR_TSR2 16589,793788
#define CAN2TXTSR_TSR3 16590,793849
#define CAN2TXTSR_TSR4 16591,793910
#define CAN2TXTSR_TSR5 16592,793971
#define CAN2TXTSR_TSR6 16593,794032
#define CAN2TXTSR_TSR7 16594,794093
#define CAN2TXTSR_TSR8 16595,794154
#define CAN2TXTSR_TSR9 16596,794215
#define CAN2TXTSR_TSR10 16597,794276
#define CAN2TXTSR_TSR11 16598,794338
#define CAN2TXTSR_TSR12 16599,794400
#define CAN2TXTSR_TSR13 16600,794462
#define CAN2TXTSR_TSR14 16601,794524
#define CAN2TXTSR_TSR15 16602,794586
#define CAN2TXTSR_TSR0_MASK 16604,794649
#define CAN2TXTSR_TSR1_MASK 16605,794691
#define CAN2TXTSR_TSR2_MASK 16606,794733
#define CAN2TXTSR_TSR3_MASK 16607,794775
#define CAN2TXTSR_TSR4_MASK 16608,794817
#define CAN2TXTSR_TSR5_MASK 16609,794860
#define CAN2TXTSR_TSR6_MASK 16610,794903
#define CAN2TXTSR_TSR7_MASK 16611,794946
#define CAN2TXTSR_TSR8_MASK 16612,794990
#define CAN2TXTSR_TSR9_MASK 16613,795034
#define CAN2TXTSR_TSR10_MASK 16614,795078
#define CAN2TXTSR_TSR11_MASK 16615,795123
#define CAN2TXTSR_TSR12_MASK 16616,795168
#define CAN2TXTSR_TSR13_MASK 16617,795213
#define CAN2TXTSR_TSR14_MASK 16618,795258
#define CAN2TXTSR_TSR15_MASK 16619,795304
  byte Byte;16624,795428
    byte INITRQ 16626,795452
    byte SLPRQ 16627,795549
    byte WUPE 16628,795637
    byte TIME 16629,795721
    byte SYNCH 16630,795803
    byte CSWAI 16631,795892
    byte RXACT 16632,795984
    byte RXFRM 16633,796076
  } Bits;16634,796165
} CAN3CTL0STR;16635,796175
#define CAN3CTL0 16637,796254
#define CAN3CTL0_INITRQ 16638,796309
#define CAN3CTL0_SLPRQ 16639,796371
#define CAN3CTL0_WUPE 16640,796432
#define CAN3CTL0_TIME 16641,796492
#define CAN3CTL0_SYNCH 16642,796552
#define CAN3CTL0_CSWAI 16643,796613
#define CAN3CTL0_RXACT 16644,796674
#define CAN3CTL0_RXFRM 16645,796735
#define CAN3CTL_ARR 16647,796855
#define CAN3CTL0_INITRQ_MASK 16649,796926
#define CAN3CTL0_SLPRQ_MASK 16650,796968
#define CAN3CTL0_WUPE_MASK 16651,797010
#define CAN3CTL0_TIME_MASK 16652,797052
#define CAN3CTL0_SYNCH_MASK 16653,797094
#define CAN3CTL0_CSWAI_MASK 16654,797137
#define CAN3CTL0_RXACT_MASK 16655,797180
#define CAN3CTL0_RXFRM_MASK 16656,797223
  byte Byte;16661,797345
    byte INITAK 16663,797369
    byte SLPAK 16664,797470
    byte WUPM 16665,797562
    byte 16666,797644
    byte LISTEN 16667,797670
    byte LOOPB 16668,797756
    byte CLKSRC 16669,797850
    byte CANE 16670,797940
  } Bits;16671,798024
} CAN3CTL1STR;16672,798034
#define CAN3CTL1 16674,798113
#define CAN3CTL1_INITAK 16675,798168
#define CAN3CTL1_SLPAK 16676,798230
#define CAN3CTL1_WUPM 16677,798291
#define CAN3CTL1_LISTEN 16678,798351
#define CAN3CTL1_LOOPB 16679,798413
#define CAN3CTL1_CLKSRC 16680,798474
#define CAN3CTL1_CANE 16681,798536
#define CAN3CTL1_INITAK_MASK 16683,798597
#define CAN3CTL1_SLPAK_MASK 16684,798639
#define CAN3CTL1_WUPM_MASK 16685,798681
#define CAN3CTL1_LISTEN_MASK 16686,798723
#define CAN3CTL1_LOOPB_MASK 16687,798766
#define CAN3CTL1_CLKSRC_MASK 16688,798809
#define CAN3CTL1_CANE_MASK 16689,798852
  byte Byte;16694,798977
    byte BRP0 16696,799001
    byte BRP1 16697,799092
    byte BRP2 16698,799183
    byte BRP3 16699,799274
    byte BRP4 16700,799365
    byte BRP5 16701,799456
    byte SJW0 16702,799547
    byte SJW1 16703,799645
  } Bits;16704,799743
    byte grpBRP 16706,799764
    byte grpSJW 16707,799785
  } MergedBits;16708,799806
} CAN3BTR0STR;16709,799822
#define CAN3BTR0 16711,799901
#define CAN3BTR0_BRP0 16712,799956
#define CAN3BTR0_BRP1 16713,800016
#define CAN3BTR0_BRP2 16714,800076
#define CAN3BTR0_BRP3 16715,800136
#define CAN3BTR0_BRP4 16716,800196
#define CAN3BTR0_BRP5 16717,800256
#define CAN3BTR0_SJW0 16718,800316
#define CAN3BTR0_SJW1 16719,800376
#define CAN3BTR_ARR 16721,800495
#define CAN3BTR0_BRP 16722,800565
#define CAN3BTR0_SJW 16723,800633
#define CAN3BTR0_BRP0_MASK 16725,800702
#define CAN3BTR0_BRP1_MASK 16726,800744
#define CAN3BTR0_BRP2_MASK 16727,800786
#define CAN3BTR0_BRP3_MASK 16728,800828
#define CAN3BTR0_BRP4_MASK 16729,800870
#define CAN3BTR0_BRP5_MASK 16730,800913
#define CAN3BTR0_SJW0_MASK 16731,800956
#define CAN3BTR0_SJW1_MASK 16732,800999
#define CAN3BTR0_BRP_MASK 16733,801043
#define CAN3BTR0_BRP_BITNUM 16734,801086
#define CAN3BTR0_SJW_MASK 16735,801128
#define CAN3BTR0_SJW_BITNUM 16736,801172
  byte Byte;16741,801295
    byte TSEG10 16743,801319
    byte TSEG11 16744,801404
    byte TSEG12 16745,801489
    byte TSEG13 16746,801574
    byte TSEG20 16747,801659
    byte TSEG21 16748,801744
    byte TSEG22 16749,801829
    byte SAMP 16750,801914
  } Bits;16751,801992
    byte grpTSEG_10 16753,802013
    byte grpTSEG_20 16754,802037
    byte 16755,802061
  } MergedBits;16756,802082
} CAN3BTR1STR;16757,802098
#define CAN3BTR1 16759,802177
#define CAN3BTR1_TSEG10 16760,802232
#define CAN3BTR1_TSEG11 16761,802294
#define CAN3BTR1_TSEG12 16762,802356
#define CAN3BTR1_TSEG13 16763,802418
#define CAN3BTR1_TSEG20 16764,802480
#define CAN3BTR1_TSEG21 16765,802542
#define CAN3BTR1_TSEG22 16766,802604
#define CAN3BTR1_SAMP 16767,802666
#define CAN3BTR1_TSEG_10 16768,802726
#define CAN3BTR1_TSEG_20 16769,802798
#define CAN3BTR1_TSEG 16770,802870
#define CAN3BTR1_TSEG10_MASK 16772,802928
#define CAN3BTR1_TSEG11_MASK 16773,802970
#define CAN3BTR1_TSEG12_MASK 16774,803012
#define CAN3BTR1_TSEG13_MASK 16775,803054
#define CAN3BTR1_TSEG20_MASK 16776,803096
#define CAN3BTR1_TSEG21_MASK 16777,803139
#define CAN3BTR1_TSEG22_MASK 16778,803182
#define CAN3BTR1_SAMP_MASK 16779,803225
#define CAN3BTR1_TSEG_10_MASK 16780,803269
#define CAN3BTR1_TSEG_10_BITNUM 16781,803312
#define CAN3BTR1_TSEG_20_MASK 16782,803354
#define CAN3BTR1_TSEG_20_BITNUM 16783,803398
  byte Byte;16788,803522
    byte RXF 16790,803546
    byte OVRIF 16791,803635
    byte TSTAT0 16792,803727
    byte TSTAT1 16793,803821
    byte RSTAT0 16794,803915
    byte RSTAT1 16795,804006
    byte CSCIF 16796,804097
    byte WUPIF 16797,804199
  } Bits;16798,804291
    byte 16800,804312
    byte 16801,804333
    byte grpTSTAT 16802,804354
    byte grpRSTAT 16803,804376
    byte 16804,804398
    byte 16805,804419
  } MergedBits;16806,804440
} CAN3RFLGSTR;16807,804456
#define CAN3RFLG 16809,804535
#define CAN3RFLG_RXF 16810,804590
#define CAN3RFLG_OVRIF 16811,804649
#define CAN3RFLG_TSTAT0 16812,804710
#define CAN3RFLG_TSTAT1 16813,804772
#define CAN3RFLG_RSTAT0 16814,804834
#define CAN3RFLG_RSTAT1 16815,804896
#define CAN3RFLG_CSCIF 16816,804958
#define CAN3RFLG_WUPIF 16817,805019
#define CAN3RFLG_TSTAT 16818,805080
#define CAN3RFLG_RSTAT 16819,805150
#define CAN3RFLG_RXF_MASK 16821,805221
#define CAN3RFLG_OVRIF_MASK 16822,805263
#define CAN3RFLG_TSTAT0_MASK 16823,805305
#define CAN3RFLG_TSTAT1_MASK 16824,805347
#define CAN3RFLG_RSTAT0_MASK 16825,805389
#define CAN3RFLG_RSTAT1_MASK 16826,805432
#define CAN3RFLG_CSCIF_MASK 16827,805475
#define CAN3RFLG_WUPIF_MASK 16828,805518
#define CAN3RFLG_TSTAT_MASK 16829,805562
#define CAN3RFLG_TSTAT_BITNUM 16830,805605
#define CAN3RFLG_RSTAT_MASK 16831,805647
#define CAN3RFLG_RSTAT_BITNUM 16832,805690
  byte Byte;16837,805826
    byte RXFIE 16839,805850
    byte OVRIE 16840,805950
    byte TSTATE0 16841,806044
    byte TSTATE1 16842,806148
    byte RSTATE0 16843,806252
    byte RSTATE1 16844,806353
    byte CSCIE 16845,806454
    byte WUPIE 16846,806558
  } Bits;16847,806652
    byte 16849,806673
    byte 16850,806694
    byte grpTSTATE 16851,806715
    byte grpRSTATE 16852,806738
    byte 16853,806761
    byte 16854,806782
  } MergedBits;16855,806803
} CAN3RIERSTR;16856,806819
#define CAN3RIER 16858,806898
#define CAN3RIER_RXFIE 16859,806953
#define CAN3RIER_OVRIE 16860,807014
#define CAN3RIER_TSTATE0 16861,807075
#define CAN3RIER_TSTATE1 16862,807138
#define CAN3RIER_RSTATE0 16863,807201
#define CAN3RIER_RSTATE1 16864,807264
#define CAN3RIER_CSCIE 16865,807327
#define CAN3RIER_WUPIE 16866,807388
#define CAN3RIER_TSTATE 16867,807449
#define CAN3RIER_RSTATE 16868,807520
#define CAN3RIER_RXFIE_MASK 16870,807592
#define CAN3RIER_OVRIE_MASK 16871,807634
#define CAN3RIER_TSTATE0_MASK 16872,807676
#define CAN3RIER_TSTATE1_MASK 16873,807718
#define CAN3RIER_RSTATE0_MASK 16874,807760
#define CAN3RIER_RSTATE1_MASK 16875,807803
#define CAN3RIER_CSCIE_MASK 16876,807846
#define CAN3RIER_WUPIE_MASK 16877,807889
#define CAN3RIER_TSTATE_MASK 16878,807933
#define CAN3RIER_TSTATE_BITNUM 16879,807976
#define CAN3RIER_RSTATE_MASK 16880,808018
#define CAN3RIER_RSTATE_BITNUM 16881,808061
  byte Byte;16886,808188
    byte TXE0 16888,808212
    byte TXE1 16889,808308
    byte TXE2 16890,808404
    byte 16891,808500
    byte 16892,808526
    byte 16893,808552
    byte 16894,808578
    byte 16895,808604
  } Bits;16896,808630
    byte grpTXE 16898,808651
    byte 16899,808672
    byte 16900,808693
    byte 16901,808714
    byte 16902,808735
    byte 16903,808756
  } MergedBits;16904,808777
} CAN3TFLGSTR;16905,808793
#define CAN3TFLG 16907,808872
#define CAN3TFLG_TXE0 16908,808927
#define CAN3TFLG_TXE1 16909,808987
#define CAN3TFLG_TXE2 16910,809047
#define CAN3TFLG_TXE 16911,809107
#define CAN3TFLG_TXE0_MASK 16913,809176
#define CAN3TFLG_TXE1_MASK 16914,809218
#define CAN3TFLG_TXE2_MASK 16915,809260
#define CAN3TFLG_TXE_MASK 16916,809302
#define CAN3TFLG_TXE_BITNUM 16917,809344
  byte Byte;16922,809483
    byte TXEIE0 16924,809507
    byte TXEIE1 16925,809613
    byte TXEIE2 16926,809719
    byte 16927,809825
    byte 16928,809851
    byte 16929,809877
    byte 16930,809903
    byte 16931,809929
  } Bits;16932,809955
    byte grpTXEIE 16934,809976
    byte 16935,809998
    byte 16936,810019
    byte 16937,810040
    byte 16938,810061
    byte 16939,810082
  } MergedBits;16940,810103
} CAN3TIERSTR;16941,810119
#define CAN3TIER 16943,810198
#define CAN3TIER_TXEIE0 16944,810253
#define CAN3TIER_TXEIE1 16945,810315
#define CAN3TIER_TXEIE2 16946,810377
#define CAN3TIER_TXEIE 16947,810439
#define CAN3TIER_TXEIE0_MASK 16949,810510
#define CAN3TIER_TXEIE1_MASK 16950,810552
#define CAN3TIER_TXEIE2_MASK 16951,810594
#define CAN3TIER_TXEIE_MASK 16952,810636
#define CAN3TIER_TXEIE_BITNUM 16953,810678
  byte Byte;16958,810813
    byte ABTRQ0 16960,810837
    byte ABTRQ1 16961,810922
    byte ABTRQ2 16962,811007
    byte 16963,811092
    byte 16964,811118
    byte 16965,811144
    byte 16966,811170
    byte 16967,811196
  } Bits;16968,811222
    byte grpABTRQ 16970,811243
    byte 16971,811265
    byte 16972,811286
    byte 16973,811307
    byte 16974,811328
    byte 16975,811349
  } MergedBits;16976,811370
} CAN3TARQSTR;16977,811386
#define CAN3TARQ 16979,811465
#define CAN3TARQ_ABTRQ0 16980,811520
#define CAN3TARQ_ABTRQ1 16981,811582
#define CAN3TARQ_ABTRQ2 16982,811644
#define CAN3TARQ_ABTRQ 16983,811706
#define CAN3TARQ_ABTRQ0_MASK 16985,811777
#define CAN3TARQ_ABTRQ1_MASK 16986,811819
#define CAN3TARQ_ABTRQ2_MASK 16987,811861
#define CAN3TARQ_ABTRQ_MASK 16988,811903
#define CAN3TARQ_ABTRQ_BITNUM 16989,811945
  byte Byte;16994,812080
    byte ABTAK0 16996,812104
    byte ABTAK1 16997,812193
    byte ABTAK2 16998,812282
    byte 16999,812371
    byte 17000,812397
    byte 17001,812423
    byte 17002,812449
    byte 17003,812475
  } Bits;17004,812501
    byte grpABTAK 17006,812522
    byte 17007,812544
    byte 17008,812565
    byte 17009,812586
    byte 17010,812607
    byte 17011,812628
  } MergedBits;17012,812649
} CAN3TAAKSTR;17013,812665
#define CAN3TAAK 17015,812744
#define CAN3TAAK_ABTAK0 17016,812799
#define CAN3TAAK_ABTAK1 17017,812861
#define CAN3TAAK_ABTAK2 17018,812923
#define CAN3TAAK_ABTAK 17019,812985
#define CAN3TAAK_ABTAK0_MASK 17021,813056
#define CAN3TAAK_ABTAK1_MASK 17022,813098
#define CAN3TAAK_ABTAK2_MASK 17023,813140
#define CAN3TAAK_ABTAK_MASK 17024,813182
#define CAN3TAAK_ABTAK_BITNUM 17025,813224
  byte Byte;17030,813352
    byte TX0 17032,813376
    byte TX1 17033,813470
    byte TX2 17034,813564
    byte 17035,813658
    byte 17036,813684
    byte 17037,813710
    byte 17038,813736
    byte 17039,813762
  } Bits;17040,813788
    byte grpTX 17042,813809
    byte 17043,813830
    byte 17044,813851
    byte 17045,813872
    byte 17046,813893
    byte 17047,813914
  } MergedBits;17048,813935
} CAN3TBSELSTR;17049,813951
#define CAN3TBSEL 17051,814033
#define CAN3TBSEL_TX0 17052,814089
#define CAN3TBSEL_TX1 17053,814149
#define CAN3TBSEL_TX2 17054,814209
#define CAN3TBSEL_TX 17055,814269
#define CAN3TBSEL_TX0_MASK 17057,814338
#define CAN3TBSEL_TX1_MASK 17058,814380
#define CAN3TBSEL_TX2_MASK 17059,814422
#define CAN3TBSEL_TX_MASK 17060,814464
#define CAN3TBSEL_TX_BITNUM 17061,814506
  byte Byte;17066,814646
    byte IDHIT0 17068,814670
    byte IDHIT1 17069,814777
    byte IDHIT2 17070,814884
    byte 17071,814991
    byte IDAM0 17072,815017
    byte IDAM1 17073,815115
    byte 17074,815213
    byte 17075,815239
  } Bits;17076,815265
    byte grpIDHIT 17078,815286
    byte 17079,815308
    byte grpIDAM 17080,815329
    byte 17081,815350
    byte 17082,815371
  } MergedBits;17083,815392
} CAN3IDACSTR;17084,815408
#define CAN3IDAC 17086,815487
#define CAN3IDAC_IDHIT0 17087,815542
#define CAN3IDAC_IDHIT1 17088,815604
#define CAN3IDAC_IDHIT2 17089,815666
#define CAN3IDAC_IDAM0 17090,815728
#define CAN3IDAC_IDAM1 17091,815789
#define CAN3IDAC_IDHIT 17092,815850
#define CAN3IDAC_IDAM 17093,815920
#define CAN3IDAC_IDHIT0_MASK 17095,815990
#define CAN3IDAC_IDHIT1_MASK 17096,816032
#define CAN3IDAC_IDHIT2_MASK 17097,816074
#define CAN3IDAC_IDAM0_MASK 17098,816116
#define CAN3IDAC_IDAM1_MASK 17099,816159
#define CAN3IDAC_IDHIT_MASK 17100,816202
#define CAN3IDAC_IDHIT_BITNUM 17101,816244
#define CAN3IDAC_IDAM_MASK 17102,816286
#define CAN3IDAC_IDAM_BITNUM 17103,816329
  byte Byte;17108,816462
    byte RXERR0 17110,816486
    byte RXERR1 17111,816561
    byte RXERR2 17112,816636
    byte RXERR3 17113,816711
    byte RXERR4 17114,816786
    byte RXERR5 17115,816861
    byte RXERR6 17116,816936
    byte RXERR7 17117,817011
  } Bits;17118,817086
} CAN3RXERRSTR;17119,817096
#define CAN3RXERR 17121,817178
#define CAN3RXERR_RXERR0 17122,817234
#define CAN3RXERR_RXERR1 17123,817297
#define CAN3RXERR_RXERR2 17124,817360
#define CAN3RXERR_RXERR3 17125,817423
#define CAN3RXERR_RXERR4 17126,817486
#define CAN3RXERR_RXERR5 17127,817549
#define CAN3RXERR_RXERR6 17128,817612
#define CAN3RXERR_RXERR7 17129,817675
#define CAN3RXERR_RXERR0_MASK 17131,817739
#define CAN3RXERR_RXERR1_MASK 17132,817781
#define CAN3RXERR_RXERR2_MASK 17133,817823
#define CAN3RXERR_RXERR3_MASK 17134,817865
#define CAN3RXERR_RXERR4_MASK 17135,817907
#define CAN3RXERR_RXERR5_MASK 17136,817950
#define CAN3RXERR_RXERR6_MASK 17137,817993
#define CAN3RXERR_RXERR7_MASK 17138,818036
  byte Byte;17143,818172
    byte TXERR0 17145,818196
    byte TXERR1 17146,818271
    byte TXERR2 17147,818346
    byte TXERR3 17148,818421
    byte TXERR4 17149,818496
    byte TXERR5 17150,818571
    byte TXERR6 17151,818646
    byte TXERR7 17152,818721
  } Bits;17153,818796
} CAN3TXERRSTR;17154,818806
#define CAN3TXERR 17156,818888
#define CAN3TXERR_TXERR0 17157,818944
#define CAN3TXERR_TXERR1 17158,819007
#define CAN3TXERR_TXERR2 17159,819070
#define CAN3TXERR_TXERR3 17160,819133
#define CAN3TXERR_TXERR4 17161,819196
#define CAN3TXERR_TXERR5 17162,819259
#define CAN3TXERR_TXERR6 17163,819322
#define CAN3TXERR_TXERR7 17164,819385
#define CAN3TXERR_TXERR0_MASK 17166,819449
#define CAN3TXERR_TXERR1_MASK 17167,819491
#define CAN3TXERR_TXERR2_MASK 17168,819533
#define CAN3TXERR_TXERR3_MASK 17169,819575
#define CAN3TXERR_TXERR4_MASK 17170,819617
#define CAN3TXERR_TXERR5_MASK 17171,819660
#define CAN3TXERR_TXERR6_MASK 17172,819703
#define CAN3TXERR_TXERR7_MASK 17173,819746
  byte Byte;17178,819883
    byte AC0 17180,819907
    byte AC1 17181,819998
    byte AC2 17182,820089
    byte AC3 17183,820180
    byte AC4 17184,820271
    byte AC5 17185,820362
    byte AC6 17186,820453
    byte AC7 17187,820544
  } Bits;17188,820635
} CAN3IDAR0STR;17189,820645
#define CAN3IDAR0 17191,820727
#define CAN3IDAR0_AC0 17192,820783
#define CAN3IDAR0_AC1 17193,820843
#define CAN3IDAR0_AC2 17194,820903
#define CAN3IDAR0_AC3 17195,820963
#define CAN3IDAR0_AC4 17196,821023
#define CAN3IDAR0_AC5 17197,821083
#define CAN3IDAR0_AC6 17198,821143
#define CAN3IDAR0_AC7 17199,821203
#define CAN3IDAR_ARR 17201,821324
#define CAN3IDAR0_AC0_MASK 17203,821396
#define CAN3IDAR0_AC1_MASK 17204,821438
#define CAN3IDAR0_AC2_MASK 17205,821480
#define CAN3IDAR0_AC3_MASK 17206,821522
#define CAN3IDAR0_AC4_MASK 17207,821564
#define CAN3IDAR0_AC5_MASK 17208,821607
#define CAN3IDAR0_AC6_MASK 17209,821650
#define CAN3IDAR0_AC7_MASK 17210,821693
  byte Byte;17215,821830
    byte AC0 17217,821854
    byte AC1 17218,821945
    byte AC2 17219,822036
    byte AC3 17220,822127
    byte AC4 17221,822218
    byte AC5 17222,822309
    byte AC6 17223,822400
    byte AC7 17224,822491
  } Bits;17225,822582
} CAN3IDAR1STR;17226,822592
#define CAN3IDAR1 17228,822674
#define CAN3IDAR1_AC0 17229,822730
#define CAN3IDAR1_AC1 17230,822790
#define CAN3IDAR1_AC2 17231,822850
#define CAN3IDAR1_AC3 17232,822910
#define CAN3IDAR1_AC4 17233,822970
#define CAN3IDAR1_AC5 17234,823030
#define CAN3IDAR1_AC6 17235,823090
#define CAN3IDAR1_AC7 17236,823150
#define CAN3IDAR1_AC0_MASK 17238,823211
#define CAN3IDAR1_AC1_MASK 17239,823253
#define CAN3IDAR1_AC2_MASK 17240,823295
#define CAN3IDAR1_AC3_MASK 17241,823337
#define CAN3IDAR1_AC4_MASK 17242,823379
#define CAN3IDAR1_AC5_MASK 17243,823422
#define CAN3IDAR1_AC6_MASK 17244,823465
#define CAN3IDAR1_AC7_MASK 17245,823508
  byte Byte;17250,823645
    byte AC0 17252,823669
    byte AC1 17253,823760
    byte AC2 17254,823851
    byte AC3 17255,823942
    byte AC4 17256,824033
    byte AC5 17257,824124
    byte AC6 17258,824215
    byte AC7 17259,824306
  } Bits;17260,824397
} CAN3IDAR2STR;17261,824407
#define CAN3IDAR2 17263,824489
#define CAN3IDAR2_AC0 17264,824545
#define CAN3IDAR2_AC1 17265,824605
#define CAN3IDAR2_AC2 17266,824665
#define CAN3IDAR2_AC3 17267,824725
#define CAN3IDAR2_AC4 17268,824785
#define CAN3IDAR2_AC5 17269,824845
#define CAN3IDAR2_AC6 17270,824905
#define CAN3IDAR2_AC7 17271,824965
#define CAN3IDAR2_AC0_MASK 17273,825026
#define CAN3IDAR2_AC1_MASK 17274,825068
#define CAN3IDAR2_AC2_MASK 17275,825110
#define CAN3IDAR2_AC3_MASK 17276,825152
#define CAN3IDAR2_AC4_MASK 17277,825194
#define CAN3IDAR2_AC5_MASK 17278,825237
#define CAN3IDAR2_AC6_MASK 17279,825280
#define CAN3IDAR2_AC7_MASK 17280,825323
  byte Byte;17285,825460
    byte AC0 17287,825484
    byte AC1 17288,825575
    byte AC2 17289,825666
    byte AC3 17290,825757
    byte AC4 17291,825848
    byte AC5 17292,825939
    byte AC6 17293,826030
    byte AC7 17294,826121
  } Bits;17295,826212
} CAN3IDAR3STR;17296,826222
#define CAN3IDAR3 17298,826304
#define CAN3IDAR3_AC0 17299,826360
#define CAN3IDAR3_AC1 17300,826420
#define CAN3IDAR3_AC2 17301,826480
#define CAN3IDAR3_AC3 17302,826540
#define CAN3IDAR3_AC4 17303,826600
#define CAN3IDAR3_AC5 17304,826660
#define CAN3IDAR3_AC6 17305,826720
#define CAN3IDAR3_AC7 17306,826780
#define CAN3IDAR3_AC0_MASK 17308,826841
#define CAN3IDAR3_AC1_MASK 17309,826883
#define CAN3IDAR3_AC2_MASK 17310,826925
#define CAN3IDAR3_AC3_MASK 17311,826967
#define CAN3IDAR3_AC4_MASK 17312,827009
#define CAN3IDAR3_AC5_MASK 17313,827052
#define CAN3IDAR3_AC6_MASK 17314,827095
#define CAN3IDAR3_AC7_MASK 17315,827138
  byte Byte;17320,827269
    byte AM0 17322,827293
    byte AM1 17323,827384
    byte AM2 17324,827475
    byte AM3 17325,827566
    byte AM4 17326,827657
    byte AM5 17327,827748
    byte AM6 17328,827839
    byte AM7 17329,827930
  } Bits;17330,828021
} CAN3IDMR0STR;17331,828031
#define CAN3IDMR0 17333,828113
#define CAN3IDMR0_AM0 17334,828169
#define CAN3IDMR0_AM1 17335,828229
#define CAN3IDMR0_AM2 17336,828289
#define CAN3IDMR0_AM3 17337,828349
#define CAN3IDMR0_AM4 17338,828409
#define CAN3IDMR0_AM5 17339,828469
#define CAN3IDMR0_AM6 17340,828529
#define CAN3IDMR0_AM7 17341,828589
#define CAN3IDMR_ARR 17343,828710
#define CAN3IDMR0_AM0_MASK 17345,828782
#define CAN3IDMR0_AM1_MASK 17346,828824
#define CAN3IDMR0_AM2_MASK 17347,828866
#define CAN3IDMR0_AM3_MASK 17348,828908
#define CAN3IDMR0_AM4_MASK 17349,828950
#define CAN3IDMR0_AM5_MASK 17350,828993
#define CAN3IDMR0_AM6_MASK 17351,829036
#define CAN3IDMR0_AM7_MASK 17352,829079
  byte Byte;17357,829210
    byte AM0 17359,829234
    byte AM1 17360,829325
    byte AM2 17361,829416
    byte AM3 17362,829507
    byte AM4 17363,829598
    byte AM5 17364,829689
    byte AM6 17365,829780
    byte AM7 17366,829871
  } Bits;17367,829962
} CAN3IDMR1STR;17368,829972
#define CAN3IDMR1 17370,830054
#define CAN3IDMR1_AM0 17371,830110
#define CAN3IDMR1_AM1 17372,830170
#define CAN3IDMR1_AM2 17373,830230
#define CAN3IDMR1_AM3 17374,830290
#define CAN3IDMR1_AM4 17375,830350
#define CAN3IDMR1_AM5 17376,830410
#define CAN3IDMR1_AM6 17377,830470
#define CAN3IDMR1_AM7 17378,830530
#define CAN3IDMR1_AM0_MASK 17380,830591
#define CAN3IDMR1_AM1_MASK 17381,830633
#define CAN3IDMR1_AM2_MASK 17382,830675
#define CAN3IDMR1_AM3_MASK 17383,830717
#define CAN3IDMR1_AM4_MASK 17384,830759
#define CAN3IDMR1_AM5_MASK 17385,830802
#define CAN3IDMR1_AM6_MASK 17386,830845
#define CAN3IDMR1_AM7_MASK 17387,830888
  byte Byte;17392,831019
    byte AM0 17394,831043
    byte AM1 17395,831134
    byte AM2 17396,831225
    byte AM3 17397,831316
    byte AM4 17398,831407
    byte AM5 17399,831498
    byte AM6 17400,831589
    byte AM7 17401,831680
  } Bits;17402,831771
} CAN3IDMR2STR;17403,831781
#define CAN3IDMR2 17405,831863
#define CAN3IDMR2_AM0 17406,831919
#define CAN3IDMR2_AM1 17407,831979
#define CAN3IDMR2_AM2 17408,832039
#define CAN3IDMR2_AM3 17409,832099
#define CAN3IDMR2_AM4 17410,832159
#define CAN3IDMR2_AM5 17411,832219
#define CAN3IDMR2_AM6 17412,832279
#define CAN3IDMR2_AM7 17413,832339
#define CAN3IDMR2_AM0_MASK 17415,832400
#define CAN3IDMR2_AM1_MASK 17416,832442
#define CAN3IDMR2_AM2_MASK 17417,832484
#define CAN3IDMR2_AM3_MASK 17418,832526
#define CAN3IDMR2_AM4_MASK 17419,832568
#define CAN3IDMR2_AM5_MASK 17420,832611
#define CAN3IDMR2_AM6_MASK 17421,832654
#define CAN3IDMR2_AM7_MASK 17422,832697
  byte Byte;17427,832828
    byte AM0 17429,832852
    byte AM1 17430,832943
    byte AM2 17431,833034
    byte AM3 17432,833125
    byte AM4 17433,833216
    byte AM5 17434,833307
    byte AM6 17435,833398
    byte AM7 17436,833489
  } Bits;17437,833580
} CAN3IDMR3STR;17438,833590
#define CAN3IDMR3 17440,833672
#define CAN3IDMR3_AM0 17441,833728
#define CAN3IDMR3_AM1 17442,833788
#define CAN3IDMR3_AM2 17443,833848
#define CAN3IDMR3_AM3 17444,833908
#define CAN3IDMR3_AM4 17445,833968
#define CAN3IDMR3_AM5 17446,834028
#define CAN3IDMR3_AM6 17447,834088
#define CAN3IDMR3_AM7 17448,834148
#define CAN3IDMR3_AM0_MASK 17450,834209
#define CAN3IDMR3_AM1_MASK 17451,834251
#define CAN3IDMR3_AM2_MASK 17452,834293
#define CAN3IDMR3_AM3_MASK 17453,834335
#define CAN3IDMR3_AM4_MASK 17454,834377
#define CAN3IDMR3_AM5_MASK 17455,834420
#define CAN3IDMR3_AM6_MASK 17456,834463
#define CAN3IDMR3_AM7_MASK 17457,834506
  byte Byte;17462,834643
    byte AC0 17464,834667
    byte AC1 17465,834758
    byte AC2 17466,834849
    byte AC3 17467,834940
    byte AC4 17468,835031
    byte AC5 17469,835122
    byte AC6 17470,835213
    byte AC7 17471,835304
  } Bits;17472,835395
} CAN3IDAR4STR;17473,835405
#define CAN3IDAR4 17475,835487
#define CAN3IDAR4_AC0 17476,835543
#define CAN3IDAR4_AC1 17477,835603
#define CAN3IDAR4_AC2 17478,835663
#define CAN3IDAR4_AC3 17479,835723
#define CAN3IDAR4_AC4 17480,835783
#define CAN3IDAR4_AC5 17481,835843
#define CAN3IDAR4_AC6 17482,835903
#define CAN3IDAR4_AC7 17483,835963
#define CAN3IDAR4_AC0_MASK 17485,836024
#define CAN3IDAR4_AC1_MASK 17486,836066
#define CAN3IDAR4_AC2_MASK 17487,836108
#define CAN3IDAR4_AC3_MASK 17488,836150
#define CAN3IDAR4_AC4_MASK 17489,836192
#define CAN3IDAR4_AC5_MASK 17490,836235
#define CAN3IDAR4_AC6_MASK 17491,836278
#define CAN3IDAR4_AC7_MASK 17492,836321
  byte Byte;17497,836458
    byte AC0 17499,836482
    byte AC1 17500,836573
    byte AC2 17501,836664
    byte AC3 17502,836755
    byte AC4 17503,836846
    byte AC5 17504,836937
    byte AC6 17505,837028
    byte AC7 17506,837119
  } Bits;17507,837210
} CAN3IDAR5STR;17508,837220
#define CAN3IDAR5 17510,837302
#define CAN3IDAR5_AC0 17511,837358
#define CAN3IDAR5_AC1 17512,837418
#define CAN3IDAR5_AC2 17513,837478
#define CAN3IDAR5_AC3 17514,837538
#define CAN3IDAR5_AC4 17515,837598
#define CAN3IDAR5_AC5 17516,837658
#define CAN3IDAR5_AC6 17517,837718
#define CAN3IDAR5_AC7 17518,837778
#define CAN3IDAR5_AC0_MASK 17520,837839
#define CAN3IDAR5_AC1_MASK 17521,837881
#define CAN3IDAR5_AC2_MASK 17522,837923
#define CAN3IDAR5_AC3_MASK 17523,837965
#define CAN3IDAR5_AC4_MASK 17524,838007
#define CAN3IDAR5_AC5_MASK 17525,838050
#define CAN3IDAR5_AC6_MASK 17526,838093
#define CAN3IDAR5_AC7_MASK 17527,838136
  byte Byte;17532,838273
    byte AC0 17534,838297
    byte AC1 17535,838388
    byte AC2 17536,838479
    byte AC3 17537,838570
    byte AC4 17538,838661
    byte AC5 17539,838752
    byte AC6 17540,838843
    byte AC7 17541,838934
  } Bits;17542,839025
} CAN3IDAR6STR;17543,839035
#define CAN3IDAR6 17545,839117
#define CAN3IDAR6_AC0 17546,839173
#define CAN3IDAR6_AC1 17547,839233
#define CAN3IDAR6_AC2 17548,839293
#define CAN3IDAR6_AC3 17549,839353
#define CAN3IDAR6_AC4 17550,839413
#define CAN3IDAR6_AC5 17551,839473
#define CAN3IDAR6_AC6 17552,839533
#define CAN3IDAR6_AC7 17553,839593
#define CAN3IDAR6_AC0_MASK 17555,839654
#define CAN3IDAR6_AC1_MASK 17556,839696
#define CAN3IDAR6_AC2_MASK 17557,839738
#define CAN3IDAR6_AC3_MASK 17558,839780
#define CAN3IDAR6_AC4_MASK 17559,839822
#define CAN3IDAR6_AC5_MASK 17560,839865
#define CAN3IDAR6_AC6_MASK 17561,839908
#define CAN3IDAR6_AC7_MASK 17562,839951
  byte Byte;17567,840088
    byte AC0 17569,840112
    byte AC1 17570,840203
    byte AC2 17571,840294
    byte AC3 17572,840385
    byte AC4 17573,840476
    byte AC5 17574,840567
    byte AC6 17575,840658
    byte AC7 17576,840749
  } Bits;17577,840840
} CAN3IDAR7STR;17578,840850
#define CAN3IDAR7 17580,840932
#define CAN3IDAR7_AC0 17581,840988
#define CAN3IDAR7_AC1 17582,841048
#define CAN3IDAR7_AC2 17583,841108
#define CAN3IDAR7_AC3 17584,841168
#define CAN3IDAR7_AC4 17585,841228
#define CAN3IDAR7_AC5 17586,841288
#define CAN3IDAR7_AC6 17587,841348
#define CAN3IDAR7_AC7 17588,841408
#define CAN3IDAR7_AC0_MASK 17590,841469
#define CAN3IDAR7_AC1_MASK 17591,841511
#define CAN3IDAR7_AC2_MASK 17592,841553
#define CAN3IDAR7_AC3_MASK 17593,841595
#define CAN3IDAR7_AC4_MASK 17594,841637
#define CAN3IDAR7_AC5_MASK 17595,841680
#define CAN3IDAR7_AC6_MASK 17596,841723
#define CAN3IDAR7_AC7_MASK 17597,841766
  byte Byte;17602,841897
    byte AM0 17604,841921
    byte AM1 17605,842012
    byte AM2 17606,842103
    byte AM3 17607,842194
    byte AM4 17608,842285
    byte AM5 17609,842376
    byte AM6 17610,842467
    byte AM7 17611,842558
  } Bits;17612,842649
} CAN3IDMR4STR;17613,842659
#define CAN3IDMR4 17615,842741
#define CAN3IDMR4_AM0 17616,842797
#define CAN3IDMR4_AM1 17617,842857
#define CAN3IDMR4_AM2 17618,842917
#define CAN3IDMR4_AM3 17619,842977
#define CAN3IDMR4_AM4 17620,843037
#define CAN3IDMR4_AM5 17621,843097
#define CAN3IDMR4_AM6 17622,843157
#define CAN3IDMR4_AM7 17623,843217
#define CAN3IDMR4_AM0_MASK 17625,843278
#define CAN3IDMR4_AM1_MASK 17626,843320
#define CAN3IDMR4_AM2_MASK 17627,843362
#define CAN3IDMR4_AM3_MASK 17628,843404
#define CAN3IDMR4_AM4_MASK 17629,843446
#define CAN3IDMR4_AM5_MASK 17630,843489
#define CAN3IDMR4_AM6_MASK 17631,843532
#define CAN3IDMR4_AM7_MASK 17632,843575
  byte Byte;17637,843706
    byte AM0 17639,843730
    byte AM1 17640,843821
    byte AM2 17641,843912
    byte AM3 17642,844003
    byte AM4 17643,844094
    byte AM5 17644,844185
    byte AM6 17645,844276
    byte AM7 17646,844367
  } Bits;17647,844458
} CAN3IDMR5STR;17648,844468
#define CAN3IDMR5 17650,844550
#define CAN3IDMR5_AM0 17651,844606
#define CAN3IDMR5_AM1 17652,844666
#define CAN3IDMR5_AM2 17653,844726
#define CAN3IDMR5_AM3 17654,844786
#define CAN3IDMR5_AM4 17655,844846
#define CAN3IDMR5_AM5 17656,844906
#define CAN3IDMR5_AM6 17657,844966
#define CAN3IDMR5_AM7 17658,845026
#define CAN3IDMR5_AM0_MASK 17660,845087
#define CAN3IDMR5_AM1_MASK 17661,845129
#define CAN3IDMR5_AM2_MASK 17662,845171
#define CAN3IDMR5_AM3_MASK 17663,845213
#define CAN3IDMR5_AM4_MASK 17664,845255
#define CAN3IDMR5_AM5_MASK 17665,845298
#define CAN3IDMR5_AM6_MASK 17666,845341
#define CAN3IDMR5_AM7_MASK 17667,845384
  byte Byte;17672,845515
    byte AM0 17674,845539
    byte AM1 17675,845630
    byte AM2 17676,845721
    byte AM3 17677,845812
    byte AM4 17678,845903
    byte AM5 17679,845994
    byte AM6 17680,846085
    byte AM7 17681,846176
  } Bits;17682,846267
} CAN3IDMR6STR;17683,846277
#define CAN3IDMR6 17685,846359
#define CAN3IDMR6_AM0 17686,846415
#define CAN3IDMR6_AM1 17687,846475
#define CAN3IDMR6_AM2 17688,846535
#define CAN3IDMR6_AM3 17689,846595
#define CAN3IDMR6_AM4 17690,846655
#define CAN3IDMR6_AM5 17691,846715
#define CAN3IDMR6_AM6 17692,846775
#define CAN3IDMR6_AM7 17693,846835
#define CAN3IDMR6_AM0_MASK 17695,846896
#define CAN3IDMR6_AM1_MASK 17696,846938
#define CAN3IDMR6_AM2_MASK 17697,846980
#define CAN3IDMR6_AM3_MASK 17698,847022
#define CAN3IDMR6_AM4_MASK 17699,847064
#define CAN3IDMR6_AM5_MASK 17700,847107
#define CAN3IDMR6_AM6_MASK 17701,847150
#define CAN3IDMR6_AM7_MASK 17702,847193
  byte Byte;17707,847324
    byte AM0 17709,847348
    byte AM1 17710,847439
    byte AM2 17711,847530
    byte AM3 17712,847621
    byte AM4 17713,847712
    byte AM5 17714,847803
    byte AM6 17715,847894
    byte AM7 17716,847985
  } Bits;17717,848076
} CAN3IDMR7STR;17718,848086
#define CAN3IDMR7 17720,848168
#define CAN3IDMR7_AM0 17721,848224
#define CAN3IDMR7_AM1 17722,848284
#define CAN3IDMR7_AM2 17723,848344
#define CAN3IDMR7_AM3 17724,848404
#define CAN3IDMR7_AM4 17725,848464
#define CAN3IDMR7_AM5 17726,848524
#define CAN3IDMR7_AM6 17727,848584
#define CAN3IDMR7_AM7 17728,848644
#define CAN3IDMR7_AM0_MASK 17730,848705
#define CAN3IDMR7_AM1_MASK 17731,848747
#define CAN3IDMR7_AM2_MASK 17732,848789
#define CAN3IDMR7_AM3_MASK 17733,848831
#define CAN3IDMR7_AM4_MASK 17734,848873
#define CAN3IDMR7_AM5_MASK 17735,848916
#define CAN3IDMR7_AM6_MASK 17736,848959
#define CAN3IDMR7_AM7_MASK 17737,849002
  byte Byte;17742,849137
    byte ID21 17744,849161
    byte ID22 17745,849264
    byte ID23 17746,849367
    byte ID24 17747,849470
    byte ID25 17748,849573
    byte ID26 17749,849676
    byte ID27 17750,849779
    byte ID28 17751,849882
  } Bits;17752,849985
} CAN3RXIDR0STR;17753,849995
#define CAN3RXIDR0 17755,850080
#define CAN3RXIDR0_ID21 17756,850137
#define CAN3RXIDR0_ID22 17757,850199
#define CAN3RXIDR0_ID23 17758,850261
#define CAN3RXIDR0_ID24 17759,850323
#define CAN3RXIDR0_ID25 17760,850385
#define CAN3RXIDR0_ID26 17761,850447
#define CAN3RXIDR0_ID27 17762,850509
#define CAN3RXIDR0_ID28 17763,850571
#define CAN3RXIDR_ARR 17765,850696
#define CAN3RXIDR0_ID21_MASK 17767,850769
#define CAN3RXIDR0_ID22_MASK 17768,850811
#define CAN3RXIDR0_ID23_MASK 17769,850853
#define CAN3RXIDR0_ID24_MASK 17770,850895
#define CAN3RXIDR0_ID25_MASK 17771,850937
#define CAN3RXIDR0_ID26_MASK 17772,850980
#define CAN3RXIDR0_ID27_MASK 17773,851023
#define CAN3RXIDR0_ID28_MASK 17774,851066
  byte Byte;17779,851201
    byte ID15 17781,851225
    byte ID16 17782,851328
    byte ID17 17783,851431
    byte IDE 17784,851534
    byte SRR 17785,851615
    byte ID18 17786,851710
    byte ID19 17787,851813
    byte ID20 17788,851916
  } Bits;17789,852019
    byte grpID_15 17791,852040
    byte 17792,852062
    byte 17793,852083
    byte grpID_18 17794,852104
  } MergedBits;17795,852126
} CAN3RXIDR1STR;17796,852142
#define CAN3RXIDR1 17798,852227
#define CAN3RXIDR1_ID15 17799,852284
#define CAN3RXIDR1_ID16 17800,852346
#define CAN3RXIDR1_ID17 17801,852408
#define CAN3RXIDR1_IDE 17802,852470
#define CAN3RXIDR1_SRR 17803,852531
#define CAN3RXIDR1_ID18 17804,852592
#define CAN3RXIDR1_ID19 17805,852654
#define CAN3RXIDR1_ID20 17806,852716
#define CAN3RXIDR1_ID_15 17807,852778
#define CAN3RXIDR1_ID_18 17808,852850
#define CAN3RXIDR1_ID 17809,852922
#define CAN3RXIDR1_ID15_MASK 17811,852980
#define CAN3RXIDR1_ID16_MASK 17812,853022
#define CAN3RXIDR1_ID17_MASK 17813,853064
#define CAN3RXIDR1_IDE_MASK 17814,853106
#define CAN3RXIDR1_SRR_MASK 17815,853148
#define CAN3RXIDR1_ID18_MASK 17816,853191
#define CAN3RXIDR1_ID19_MASK 17817,853234
#define CAN3RXIDR1_ID20_MASK 17818,853277
#define CAN3RXIDR1_ID_15_MASK 17819,853321
#define CAN3RXIDR1_ID_15_BITNUM 17820,853363
#define CAN3RXIDR1_ID_18_MASK 17821,853405
#define CAN3RXIDR1_ID_18_BITNUM 17822,853449
  byte Byte;17827,853582
    byte ID7 17829,853606
    byte ID8 17830,853708
    byte ID9 17831,853810
    byte ID10 17832,853912
    byte ID11 17833,854015
    byte ID12 17834,854118
    byte ID13 17835,854221
    byte ID14 17836,854324
  } Bits;17837,854427
} CAN3RXIDR2STR;17838,854437
#define CAN3RXIDR2 17840,854522
#define CAN3RXIDR2_ID7 17841,854579
#define CAN3RXIDR2_ID8 17842,854640
#define CAN3RXIDR2_ID9 17843,854701
#define CAN3RXIDR2_ID10 17844,854762
#define CAN3RXIDR2_ID11 17845,854824
#define CAN3RXIDR2_ID12 17846,854886
#define CAN3RXIDR2_ID13 17847,854948
#define CAN3RXIDR2_ID14 17848,855010
#define CAN3RXIDR2_ID7_MASK 17850,855073
#define CAN3RXIDR2_ID8_MASK 17851,855115
#define CAN3RXIDR2_ID9_MASK 17852,855157
#define CAN3RXIDR2_ID10_MASK 17853,855199
#define CAN3RXIDR2_ID11_MASK 17854,855241
#define CAN3RXIDR2_ID12_MASK 17855,855284
#define CAN3RXIDR2_ID13_MASK 17856,855327
#define CAN3RXIDR2_ID14_MASK 17857,855370
  byte Byte;17862,855505
    byte RTR 17864,855529
    byte ID0 17865,855626
    byte ID1 17866,855728
    byte ID2 17867,855830
    byte ID3 17868,855932
    byte ID4 17869,856034
    byte ID5 17870,856136
    byte ID6 17871,856238
  } Bits;17872,856340
    byte 17874,856361
    byte grpID 17875,856382
  } MergedBits;17876,856403
} CAN3RXIDR3STR;17877,856419
#define CAN3RXIDR3 17879,856504
#define CAN3RXIDR3_RTR 17880,856561
#define CAN3RXIDR3_ID0 17881,856622
#define CAN3RXIDR3_ID1 17882,856683
#define CAN3RXIDR3_ID2 17883,856744
#define CAN3RXIDR3_ID3 17884,856805
#define CAN3RXIDR3_ID4 17885,856866
#define CAN3RXIDR3_ID5 17886,856927
#define CAN3RXIDR3_ID6 17887,856988
#define CAN3RXIDR3_ID 17888,857049
#define CAN3RXIDR3_RTR_MASK 17890,857119
#define CAN3RXIDR3_ID0_MASK 17891,857161
#define CAN3RXIDR3_ID1_MASK 17892,857203
#define CAN3RXIDR3_ID2_MASK 17893,857245
#define CAN3RXIDR3_ID3_MASK 17894,857287
#define CAN3RXIDR3_ID4_MASK 17895,857330
#define CAN3RXIDR3_ID5_MASK 17896,857373
#define CAN3RXIDR3_ID6_MASK 17897,857416
#define CAN3RXIDR3_ID_MASK 17898,857460
#define CAN3RXIDR3_ID_BITNUM 17899,857504
  byte Byte;17904,857639
    byte DB0 17906,857663
    byte DB1 17907,857743
    byte DB2 17908,857823
    byte DB3 17909,857903
    byte DB4 17910,857983
    byte DB5 17911,858063
    byte DB6 17912,858143
    byte DB7 17913,858223
  } Bits;17914,858303
} CAN3RXDSR0STR;17915,858313
#define CAN3RXDSR0 17917,858398
#define CAN3RXDSR0_DB0 17918,858455
#define CAN3RXDSR0_DB1 17919,858516
#define CAN3RXDSR0_DB2 17920,858577
#define CAN3RXDSR0_DB3 17921,858638
#define CAN3RXDSR0_DB4 17922,858699
#define CAN3RXDSR0_DB5 17923,858760
#define CAN3RXDSR0_DB6 17924,858821
#define CAN3RXDSR0_DB7 17925,858882
#define CAN3RXDSR_ARR 17927,859006
#define CAN3RXDSR0_DB0_MASK 17929,859079
#define CAN3RXDSR0_DB1_MASK 17930,859121
#define CAN3RXDSR0_DB2_MASK 17931,859163
#define CAN3RXDSR0_DB3_MASK 17932,859205
#define CAN3RXDSR0_DB4_MASK 17933,859247
#define CAN3RXDSR0_DB5_MASK 17934,859290
#define CAN3RXDSR0_DB6_MASK 17935,859333
#define CAN3RXDSR0_DB7_MASK 17936,859376
  byte Byte;17941,859513
    byte DB0 17943,859537
    byte DB1 17944,859617
    byte DB2 17945,859697
    byte DB3 17946,859777
    byte DB4 17947,859857
    byte DB5 17948,859937
    byte DB6 17949,860017
    byte DB7 17950,860097
  } Bits;17951,860177
} CAN3RXDSR1STR;17952,860187
#define CAN3RXDSR1 17954,860272
#define CAN3RXDSR1_DB0 17955,860329
#define CAN3RXDSR1_DB1 17956,860390
#define CAN3RXDSR1_DB2 17957,860451
#define CAN3RXDSR1_DB3 17958,860512
#define CAN3RXDSR1_DB4 17959,860573
#define CAN3RXDSR1_DB5 17960,860634
#define CAN3RXDSR1_DB6 17961,860695
#define CAN3RXDSR1_DB7 17962,860756
#define CAN3RXDSR1_DB0_MASK 17964,860818
#define CAN3RXDSR1_DB1_MASK 17965,860860
#define CAN3RXDSR1_DB2_MASK 17966,860902
#define CAN3RXDSR1_DB3_MASK 17967,860944
#define CAN3RXDSR1_DB4_MASK 17968,860986
#define CAN3RXDSR1_DB5_MASK 17969,861029
#define CAN3RXDSR1_DB6_MASK 17970,861072
#define CAN3RXDSR1_DB7_MASK 17971,861115
  byte Byte;17976,861252
    byte DB0 17978,861276
    byte DB1 17979,861356
    byte DB2 17980,861436
    byte DB3 17981,861516
    byte DB4 17982,861596
    byte DB5 17983,861676
    byte DB6 17984,861756
    byte DB7 17985,861836
  } Bits;17986,861916
} CAN3RXDSR2STR;17987,861926
#define CAN3RXDSR2 17989,862011
#define CAN3RXDSR2_DB0 17990,862068
#define CAN3RXDSR2_DB1 17991,862129
#define CAN3RXDSR2_DB2 17992,862190
#define CAN3RXDSR2_DB3 17993,862251
#define CAN3RXDSR2_DB4 17994,862312
#define CAN3RXDSR2_DB5 17995,862373
#define CAN3RXDSR2_DB6 17996,862434
#define CAN3RXDSR2_DB7 17997,862495
#define CAN3RXDSR2_DB0_MASK 17999,862557
#define CAN3RXDSR2_DB1_MASK 18000,862599
#define CAN3RXDSR2_DB2_MASK 18001,862641
#define CAN3RXDSR2_DB3_MASK 18002,862683
#define CAN3RXDSR2_DB4_MASK 18003,862725
#define CAN3RXDSR2_DB5_MASK 18004,862768
#define CAN3RXDSR2_DB6_MASK 18005,862811
#define CAN3RXDSR2_DB7_MASK 18006,862854
  byte Byte;18011,862991
    byte DB0 18013,863015
    byte DB1 18014,863095
    byte DB2 18015,863175
    byte DB3 18016,863255
    byte DB4 18017,863335
    byte DB5 18018,863415
    byte DB6 18019,863495
    byte DB7 18020,863575
  } Bits;18021,863655
} CAN3RXDSR3STR;18022,863665
#define CAN3RXDSR3 18024,863750
#define CAN3RXDSR3_DB0 18025,863807
#define CAN3RXDSR3_DB1 18026,863868
#define CAN3RXDSR3_DB2 18027,863929
#define CAN3RXDSR3_DB3 18028,863990
#define CAN3RXDSR3_DB4 18029,864051
#define CAN3RXDSR3_DB5 18030,864112
#define CAN3RXDSR3_DB6 18031,864173
#define CAN3RXDSR3_DB7 18032,864234
#define CAN3RXDSR3_DB0_MASK 18034,864296
#define CAN3RXDSR3_DB1_MASK 18035,864338
#define CAN3RXDSR3_DB2_MASK 18036,864380
#define CAN3RXDSR3_DB3_MASK 18037,864422
#define CAN3RXDSR3_DB4_MASK 18038,864464
#define CAN3RXDSR3_DB5_MASK 18039,864507
#define CAN3RXDSR3_DB6_MASK 18040,864550
#define CAN3RXDSR3_DB7_MASK 18041,864593
  byte Byte;18046,864730
    byte DB0 18048,864754
    byte DB1 18049,864834
    byte DB2 18050,864914
    byte DB3 18051,864994
    byte DB4 18052,865074
    byte DB5 18053,865154
    byte DB6 18054,865234
    byte DB7 18055,865314
  } Bits;18056,865394
} CAN3RXDSR4STR;18057,865404
#define CAN3RXDSR4 18059,865489
#define CAN3RXDSR4_DB0 18060,865546
#define CAN3RXDSR4_DB1 18061,865607
#define CAN3RXDSR4_DB2 18062,865668
#define CAN3RXDSR4_DB3 18063,865729
#define CAN3RXDSR4_DB4 18064,865790
#define CAN3RXDSR4_DB5 18065,865851
#define CAN3RXDSR4_DB6 18066,865912
#define CAN3RXDSR4_DB7 18067,865973
#define CAN3RXDSR4_DB0_MASK 18069,866035
#define CAN3RXDSR4_DB1_MASK 18070,866077
#define CAN3RXDSR4_DB2_MASK 18071,866119
#define CAN3RXDSR4_DB3_MASK 18072,866161
#define CAN3RXDSR4_DB4_MASK 18073,866203
#define CAN3RXDSR4_DB5_MASK 18074,866246
#define CAN3RXDSR4_DB6_MASK 18075,866289
#define CAN3RXDSR4_DB7_MASK 18076,866332
  byte Byte;18081,866469
    byte DB0 18083,866493
    byte DB1 18084,866573
    byte DB2 18085,866653
    byte DB3 18086,866733
    byte DB4 18087,866813
    byte DB5 18088,866893
    byte DB6 18089,866973
    byte DB7 18090,867053
  } Bits;18091,867133
} CAN3RXDSR5STR;18092,867143
#define CAN3RXDSR5 18094,867228
#define CAN3RXDSR5_DB0 18095,867285
#define CAN3RXDSR5_DB1 18096,867346
#define CAN3RXDSR5_DB2 18097,867407
#define CAN3RXDSR5_DB3 18098,867468
#define CAN3RXDSR5_DB4 18099,867529
#define CAN3RXDSR5_DB5 18100,867590
#define CAN3RXDSR5_DB6 18101,867651
#define CAN3RXDSR5_DB7 18102,867712
#define CAN3RXDSR5_DB0_MASK 18104,867774
#define CAN3RXDSR5_DB1_MASK 18105,867816
#define CAN3RXDSR5_DB2_MASK 18106,867858
#define CAN3RXDSR5_DB3_MASK 18107,867900
#define CAN3RXDSR5_DB4_MASK 18108,867942
#define CAN3RXDSR5_DB5_MASK 18109,867985
#define CAN3RXDSR5_DB6_MASK 18110,868028
#define CAN3RXDSR5_DB7_MASK 18111,868071
  byte Byte;18116,868208
    byte DB0 18118,868232
    byte DB1 18119,868312
    byte DB2 18120,868392
    byte DB3 18121,868472
    byte DB4 18122,868552
    byte DB5 18123,868632
    byte DB6 18124,868712
    byte DB7 18125,868792
  } Bits;18126,868872
} CAN3RXDSR6STR;18127,868882
#define CAN3RXDSR6 18129,868967
#define CAN3RXDSR6_DB0 18130,869024
#define CAN3RXDSR6_DB1 18131,869085
#define CAN3RXDSR6_DB2 18132,869146
#define CAN3RXDSR6_DB3 18133,869207
#define CAN3RXDSR6_DB4 18134,869268
#define CAN3RXDSR6_DB5 18135,869329
#define CAN3RXDSR6_DB6 18136,869390
#define CAN3RXDSR6_DB7 18137,869451
#define CAN3RXDSR6_DB0_MASK 18139,869513
#define CAN3RXDSR6_DB1_MASK 18140,869555
#define CAN3RXDSR6_DB2_MASK 18141,869597
#define CAN3RXDSR6_DB3_MASK 18142,869639
#define CAN3RXDSR6_DB4_MASK 18143,869681
#define CAN3RXDSR6_DB5_MASK 18144,869724
#define CAN3RXDSR6_DB6_MASK 18145,869767
#define CAN3RXDSR6_DB7_MASK 18146,869810
  byte Byte;18151,869947
    byte DB0 18153,869971
    byte DB1 18154,870051
    byte DB2 18155,870131
    byte DB3 18156,870211
    byte DB4 18157,870291
    byte DB5 18158,870371
    byte DB6 18159,870451
    byte DB7 18160,870531
  } Bits;18161,870611
} CAN3RXDSR7STR;18162,870621
#define CAN3RXDSR7 18164,870706
#define CAN3RXDSR7_DB0 18165,870763
#define CAN3RXDSR7_DB1 18166,870824
#define CAN3RXDSR7_DB2 18167,870885
#define CAN3RXDSR7_DB3 18168,870946
#define CAN3RXDSR7_DB4 18169,871007
#define CAN3RXDSR7_DB5 18170,871068
#define CAN3RXDSR7_DB6 18171,871129
#define CAN3RXDSR7_DB7 18172,871190
#define CAN3RXDSR7_DB0_MASK 18174,871252
#define CAN3RXDSR7_DB1_MASK 18175,871294
#define CAN3RXDSR7_DB2_MASK 18176,871336
#define CAN3RXDSR7_DB3_MASK 18177,871378
#define CAN3RXDSR7_DB4_MASK 18178,871420
#define CAN3RXDSR7_DB5_MASK 18179,871463
#define CAN3RXDSR7_DB6_MASK 18180,871506
#define CAN3RXDSR7_DB7_MASK 18181,871549
  byte Byte;18186,871682
    byte DLC0 18188,871706
    byte DLC1 18189,871798
    byte DLC2 18190,871890
    byte DLC3 18191,871982
    byte 18192,872074
    byte 18193,872100
    byte 18194,872126
    byte 18195,872152
  } Bits;18196,872178
    byte grpDLC 18198,872199
    byte 18199,872220
    byte 18200,872241
    byte 18201,872262
    byte 18202,872283
  } MergedBits;18203,872304
} CAN3RXDLRSTR;18204,872320
#define CAN3RXDLR 18206,872402
#define CAN3RXDLR_DLC0 18207,872458
#define CAN3RXDLR_DLC1 18208,872519
#define CAN3RXDLR_DLC2 18209,872580
#define CAN3RXDLR_DLC3 18210,872641
#define CAN3RXDLR_DLC 18211,872702
#define CAN3RXDLR_DLC0_MASK 18213,872772
#define CAN3RXDLR_DLC1_MASK 18214,872814
#define CAN3RXDLR_DLC2_MASK 18215,872856
#define CAN3RXDLR_DLC3_MASK 18216,872898
#define CAN3RXDLR_DLC_MASK 18217,872940
#define CAN3RXDLR_DLC_BITNUM 18218,872983
  word Word;18223,873113
      byte Byte;18228,873260
        byte TSR8 18230,873292
        byte TSR9 18231,873382
        byte TSR10 18232,873472
        byte TSR11 18233,873563
        byte TSR12 18234,873654
        byte TSR13 18235,873745
        byte TSR14 18236,873836
        byte TSR15 18237,873927
      } Bits;18238,874018
    } CAN3RXTSRHSTR;18239,874032
    #define CAN3RXTSRH 18240,874053
    #define CAN3RXTSRH_TSR8 18241,874135
    #define CAN3RXTSRH_TSR9 18242,874222
    #define CAN3RXTSRH_TSR10 18243,874309
    #define CAN3RXTSRH_TSR11 18244,874397
    #define CAN3RXTSRH_TSR12 18245,874485
    #define CAN3RXTSRH_TSR13 18246,874573
    #define CAN3RXTSRH_TSR14 18247,874661
    #define CAN3RXTSRH_TSR15 18248,874749
    #define CAN3RXTSRH_TSR8_MASK 18250,874842
    #define CAN3RXTSRH_TSR9_MASK 18251,874884
    #define CAN3RXTSRH_TSR10_MASK 18252,874926
    #define CAN3RXTSRH_TSR11_MASK 18253,874968
    #define CAN3RXTSRH_TSR12_MASK 18254,875010
    #define CAN3RXTSRH_TSR13_MASK 18255,875053
    #define CAN3RXTSRH_TSR14_MASK 18256,875096
    #define CAN3RXTSRH_TSR15_MASK 18257,875139
      byte Byte;18262,875280
        byte TSR0 18264,875312
        byte TSR1 18265,875402
        byte TSR2 18266,875492
        byte TSR3 18267,875582
        byte TSR4 18268,875672
        byte TSR5 18269,875762
        byte TSR6 18270,875852
        byte TSR7 18271,875942
      } Bits;18272,876032
    } CAN3RXTSRLSTR;18273,876046
    #define CAN3RXTSRL 18274,876067
    #define CAN3RXTSRL_TSR0 18275,876149
    #define CAN3RXTSRL_TSR1 18276,876236
    #define CAN3RXTSRL_TSR2 18277,876323
    #define CAN3RXTSRL_TSR3 18278,876410
    #define CAN3RXTSRL_TSR4 18279,876497
    #define CAN3RXTSRL_TSR5 18280,876584
    #define CAN3RXTSRL_TSR6 18281,876671
    #define CAN3RXTSRL_TSR7 18282,876758
    #define CAN3RXTSRL_TSR0_MASK 18284,876850
    #define CAN3RXTSRL_TSR1_MASK 18285,876892
    #define CAN3RXTSRL_TSR2_MASK 18286,876934
    #define CAN3RXTSRL_TSR3_MASK 18287,876976
    #define CAN3RXTSRL_TSR4_MASK 18288,877018
    #define CAN3RXTSRL_TSR5_MASK 18289,877061
    #define CAN3RXTSRL_TSR6_MASK 18290,877104
    #define CAN3RXTSRL_TSR7_MASK 18291,877147
  } Overlap_STR;18293,877196
    word TSR0 18296,877225
    word TSR1 18297,877311
    word TSR2 18298,877397
    word TSR3 18299,877483
    word TSR4 18300,877569
    word TSR5 18301,877655
    word TSR6 18302,877741
    word TSR7 18303,877827
    word TSR8 18304,877913
    word TSR9 18305,877999
    word TSR10 18306,878085
    word TSR11 18307,878172
    word TSR12 18308,878259
    word TSR13 18309,878346
    word TSR14 18310,878433
    word TSR15 18311,878520
  } Bits;18312,878607
} CAN3RXTSRSTR;18313,878617
#define CAN3RXTSR 18315,878699
#define CAN3RXTSR_TSR0 18316,878755
#define CAN3RXTSR_TSR1 18317,878816
#define CAN3RXTSR_TSR2 18318,878877
#define CAN3RXTSR_TSR3 18319,878938
#define CAN3RXTSR_TSR4 18320,878999
#define CAN3RXTSR_TSR5 18321,879060
#define CAN3RXTSR_TSR6 18322,879121
#define CAN3RXTSR_TSR7 18323,879182
#define CAN3RXTSR_TSR8 18324,879243
#define CAN3RXTSR_TSR9 18325,879304
#define CAN3RXTSR_TSR10 18326,879365
#define CAN3RXTSR_TSR11 18327,879427
#define CAN3RXTSR_TSR12 18328,879489
#define CAN3RXTSR_TSR13 18329,879551
#define CAN3RXTSR_TSR14 18330,879613
#define CAN3RXTSR_TSR15 18331,879675
#define CAN3RXTSR_TSR0_MASK 18333,879738
#define CAN3RXTSR_TSR1_MASK 18334,879780
#define CAN3RXTSR_TSR2_MASK 18335,879822
#define CAN3RXTSR_TSR3_MASK 18336,879864
#define CAN3RXTSR_TSR4_MASK 18337,879906
#define CAN3RXTSR_TSR5_MASK 18338,879949
#define CAN3RXTSR_TSR6_MASK 18339,879992
#define CAN3RXTSR_TSR7_MASK 18340,880035
#define CAN3RXTSR_TSR8_MASK 18341,880079
#define CAN3RXTSR_TSR9_MASK 18342,880123
#define CAN3RXTSR_TSR10_MASK 18343,880167
#define CAN3RXTSR_TSR11_MASK 18344,880212
#define CAN3RXTSR_TSR12_MASK 18345,880257
#define CAN3RXTSR_TSR13_MASK 18346,880302
#define CAN3RXTSR_TSR14_MASK 18347,880347
#define CAN3RXTSR_TSR15_MASK 18348,880393
  byte Byte;18353,880531
    byte ID21 18355,880555
    byte ID22 18356,880658
    byte ID23 18357,880761
    byte ID24 18358,880864
    byte ID25 18359,880967
    byte ID26 18360,881070
    byte ID27 18361,881173
    byte ID28 18362,881276
  } Bits;18363,881379
} CAN3TXIDR0STR;18364,881389
#define CAN3TXIDR0 18366,881474
#define CAN3TXIDR0_ID21 18367,881531
#define CAN3TXIDR0_ID22 18368,881593
#define CAN3TXIDR0_ID23 18369,881655
#define CAN3TXIDR0_ID24 18370,881717
#define CAN3TXIDR0_ID25 18371,881779
#define CAN3TXIDR0_ID26 18372,881841
#define CAN3TXIDR0_ID27 18373,881903
#define CAN3TXIDR0_ID28 18374,881965
#define CAN3TXIDR_ARR 18376,882090
#define CAN3TXIDR0_ID21_MASK 18378,882163
#define CAN3TXIDR0_ID22_MASK 18379,882205
#define CAN3TXIDR0_ID23_MASK 18380,882247
#define CAN3TXIDR0_ID24_MASK 18381,882289
#define CAN3TXIDR0_ID25_MASK 18382,882331
#define CAN3TXIDR0_ID26_MASK 18383,882374
#define CAN3TXIDR0_ID27_MASK 18384,882417
#define CAN3TXIDR0_ID28_MASK 18385,882460
  byte Byte;18390,882596
    byte ID15 18392,882620
    byte ID16 18393,882723
    byte ID17 18394,882826
    byte IDE 18395,882929
    byte SRR 18396,883010
    byte ID18 18397,883105
    byte ID19 18398,883208
    byte ID20 18399,883311
  } Bits;18400,883414
    byte grpID_15 18402,883435
    byte 18403,883457
    byte 18404,883478
    byte grpID_18 18405,883499
  } MergedBits;18406,883521
} CAN3TXIDR1STR;18407,883537
#define CAN3TXIDR1 18409,883622
#define CAN3TXIDR1_ID15 18410,883679
#define CAN3TXIDR1_ID16 18411,883741
#define CAN3TXIDR1_ID17 18412,883803
#define CAN3TXIDR1_IDE 18413,883865
#define CAN3TXIDR1_SRR 18414,883926
#define CAN3TXIDR1_ID18 18415,883987
#define CAN3TXIDR1_ID19 18416,884049
#define CAN3TXIDR1_ID20 18417,884111
#define CAN3TXIDR1_ID_15 18418,884173
#define CAN3TXIDR1_ID_18 18419,884245
#define CAN3TXIDR1_ID 18420,884317
#define CAN3TXIDR1_ID15_MASK 18422,884375
#define CAN3TXIDR1_ID16_MASK 18423,884417
#define CAN3TXIDR1_ID17_MASK 18424,884459
#define CAN3TXIDR1_IDE_MASK 18425,884501
#define CAN3TXIDR1_SRR_MASK 18426,884543
#define CAN3TXIDR1_ID18_MASK 18427,884586
#define CAN3TXIDR1_ID19_MASK 18428,884629
#define CAN3TXIDR1_ID20_MASK 18429,884672
#define CAN3TXIDR1_ID_15_MASK 18430,884716
#define CAN3TXIDR1_ID_15_BITNUM 18431,884758
#define CAN3TXIDR1_ID_18_MASK 18432,884800
#define CAN3TXIDR1_ID_18_BITNUM 18433,884844
  byte Byte;18438,884978
    byte ID7 18440,885002
    byte ID8 18441,885104
    byte ID9 18442,885206
    byte ID10 18443,885308
    byte ID11 18444,885411
    byte ID12 18445,885514
    byte ID13 18446,885617
    byte ID14 18447,885720
  } Bits;18448,885823
} CAN3TXIDR2STR;18449,885833
#define CAN3TXIDR2 18451,885918
#define CAN3TXIDR2_ID7 18452,885975
#define CAN3TXIDR2_ID8 18453,886036
#define CAN3TXIDR2_ID9 18454,886097
#define CAN3TXIDR2_ID10 18455,886158
#define CAN3TXIDR2_ID11 18456,886220
#define CAN3TXIDR2_ID12 18457,886282
#define CAN3TXIDR2_ID13 18458,886344
#define CAN3TXIDR2_ID14 18459,886406
#define CAN3TXIDR2_ID7_MASK 18461,886469
#define CAN3TXIDR2_ID8_MASK 18462,886511
#define CAN3TXIDR2_ID9_MASK 18463,886553
#define CAN3TXIDR2_ID10_MASK 18464,886595
#define CAN3TXIDR2_ID11_MASK 18465,886637
#define CAN3TXIDR2_ID12_MASK 18466,886680
#define CAN3TXIDR2_ID13_MASK 18467,886723
#define CAN3TXIDR2_ID14_MASK 18468,886766
  byte Byte;18473,886902
    byte RTR 18475,886926
    byte ID0 18476,887023
    byte ID1 18477,887125
    byte ID2 18478,887227
    byte ID3 18479,887329
    byte ID4 18480,887431
    byte ID5 18481,887533
    byte ID6 18482,887635
  } Bits;18483,887737
    byte 18485,887758
    byte grpID 18486,887779
  } MergedBits;18487,887800
} CAN3TXIDR3STR;18488,887816
#define CAN3TXIDR3 18490,887901
#define CAN3TXIDR3_RTR 18491,887958
#define CAN3TXIDR3_ID0 18492,888019
#define CAN3TXIDR3_ID1 18493,888080
#define CAN3TXIDR3_ID2 18494,888141
#define CAN3TXIDR3_ID3 18495,888202
#define CAN3TXIDR3_ID4 18496,888263
#define CAN3TXIDR3_ID5 18497,888324
#define CAN3TXIDR3_ID6 18498,888385
#define CAN3TXIDR3_ID 18499,888446
#define CAN3TXIDR3_RTR_MASK 18501,888516
#define CAN3TXIDR3_ID0_MASK 18502,888558
#define CAN3TXIDR3_ID1_MASK 18503,888600
#define CAN3TXIDR3_ID2_MASK 18504,888642
#define CAN3TXIDR3_ID3_MASK 18505,888684
#define CAN3TXIDR3_ID4_MASK 18506,888727
#define CAN3TXIDR3_ID5_MASK 18507,888770
#define CAN3TXIDR3_ID6_MASK 18508,888813
#define CAN3TXIDR3_ID_MASK 18509,888857
#define CAN3TXIDR3_ID_BITNUM 18510,888901
  byte Byte;18515,889037
    byte DB0 18517,889061
    byte DB1 18518,889141
    byte DB2 18519,889221
    byte DB3 18520,889301
    byte DB4 18521,889381
    byte DB5 18522,889461
    byte DB6 18523,889541
    byte DB7 18524,889621
  } Bits;18525,889701
} CAN3TXDSR0STR;18526,889711
#define CAN3TXDSR0 18528,889796
#define CAN3TXDSR0_DB0 18529,889853
#define CAN3TXDSR0_DB1 18530,889914
#define CAN3TXDSR0_DB2 18531,889975
#define CAN3TXDSR0_DB3 18532,890036
#define CAN3TXDSR0_DB4 18533,890097
#define CAN3TXDSR0_DB5 18534,890158
#define CAN3TXDSR0_DB6 18535,890219
#define CAN3TXDSR0_DB7 18536,890280
#define CAN3TXDSR_ARR 18538,890404
#define CAN3TXDSR0_DB0_MASK 18540,890477
#define CAN3TXDSR0_DB1_MASK 18541,890519
#define CAN3TXDSR0_DB2_MASK 18542,890561
#define CAN3TXDSR0_DB3_MASK 18543,890603
#define CAN3TXDSR0_DB4_MASK 18544,890645
#define CAN3TXDSR0_DB5_MASK 18545,890688
#define CAN3TXDSR0_DB6_MASK 18546,890731
#define CAN3TXDSR0_DB7_MASK 18547,890774
  byte Byte;18552,890912
    byte DB0 18554,890936
    byte DB1 18555,891016
    byte DB2 18556,891096
    byte DB3 18557,891176
    byte DB4 18558,891256
    byte DB5 18559,891336
    byte DB6 18560,891416
    byte DB7 18561,891496
  } Bits;18562,891576
} CAN3TXDSR1STR;18563,891586
#define CAN3TXDSR1 18565,891671
#define CAN3TXDSR1_DB0 18566,891728
#define CAN3TXDSR1_DB1 18567,891789
#define CAN3TXDSR1_DB2 18568,891850
#define CAN3TXDSR1_DB3 18569,891911
#define CAN3TXDSR1_DB4 18570,891972
#define CAN3TXDSR1_DB5 18571,892033
#define CAN3TXDSR1_DB6 18572,892094
#define CAN3TXDSR1_DB7 18573,892155
#define CAN3TXDSR1_DB0_MASK 18575,892217
#define CAN3TXDSR1_DB1_MASK 18576,892259
#define CAN3TXDSR1_DB2_MASK 18577,892301
#define CAN3TXDSR1_DB3_MASK 18578,892343
#define CAN3TXDSR1_DB4_MASK 18579,892385
#define CAN3TXDSR1_DB5_MASK 18580,892428
#define CAN3TXDSR1_DB6_MASK 18581,892471
#define CAN3TXDSR1_DB7_MASK 18582,892514
  byte Byte;18587,892652
    byte DB0 18589,892676
    byte DB1 18590,892756
    byte DB2 18591,892836
    byte DB3 18592,892916
    byte DB4 18593,892996
    byte DB5 18594,893076
    byte DB6 18595,893156
    byte DB7 18596,893236
  } Bits;18597,893316
} CAN3TXDSR2STR;18598,893326
#define CAN3TXDSR2 18600,893411
#define CAN3TXDSR2_DB0 18601,893468
#define CAN3TXDSR2_DB1 18602,893529
#define CAN3TXDSR2_DB2 18603,893590
#define CAN3TXDSR2_DB3 18604,893651
#define CAN3TXDSR2_DB4 18605,893712
#define CAN3TXDSR2_DB5 18606,893773
#define CAN3TXDSR2_DB6 18607,893834
#define CAN3TXDSR2_DB7 18608,893895
#define CAN3TXDSR2_DB0_MASK 18610,893957
#define CAN3TXDSR2_DB1_MASK 18611,893999
#define CAN3TXDSR2_DB2_MASK 18612,894041
#define CAN3TXDSR2_DB3_MASK 18613,894083
#define CAN3TXDSR2_DB4_MASK 18614,894125
#define CAN3TXDSR2_DB5_MASK 18615,894168
#define CAN3TXDSR2_DB6_MASK 18616,894211
#define CAN3TXDSR2_DB7_MASK 18617,894254
  byte Byte;18622,894392
    byte DB0 18624,894416
    byte DB1 18625,894496
    byte DB2 18626,894576
    byte DB3 18627,894656
    byte DB4 18628,894736
    byte DB5 18629,894816
    byte DB6 18630,894896
    byte DB7 18631,894976
  } Bits;18632,895056
} CAN3TXDSR3STR;18633,895066
#define CAN3TXDSR3 18635,895151
#define CAN3TXDSR3_DB0 18636,895208
#define CAN3TXDSR3_DB1 18637,895269
#define CAN3TXDSR3_DB2 18638,895330
#define CAN3TXDSR3_DB3 18639,895391
#define CAN3TXDSR3_DB4 18640,895452
#define CAN3TXDSR3_DB5 18641,895513
#define CAN3TXDSR3_DB6 18642,895574
#define CAN3TXDSR3_DB7 18643,895635
#define CAN3TXDSR3_DB0_MASK 18645,895697
#define CAN3TXDSR3_DB1_MASK 18646,895739
#define CAN3TXDSR3_DB2_MASK 18647,895781
#define CAN3TXDSR3_DB3_MASK 18648,895823
#define CAN3TXDSR3_DB4_MASK 18649,895865
#define CAN3TXDSR3_DB5_MASK 18650,895908
#define CAN3TXDSR3_DB6_MASK 18651,895951
#define CAN3TXDSR3_DB7_MASK 18652,895994
  byte Byte;18657,896132
    byte DB0 18659,896156
    byte DB1 18660,896236
    byte DB2 18661,896316
    byte DB3 18662,896396
    byte DB4 18663,896476
    byte DB5 18664,896556
    byte DB6 18665,896636
    byte DB7 18666,896716
  } Bits;18667,896796
} CAN3TXDSR4STR;18668,896806
#define CAN3TXDSR4 18670,896891
#define CAN3TXDSR4_DB0 18671,896948
#define CAN3TXDSR4_DB1 18672,897009
#define CAN3TXDSR4_DB2 18673,897070
#define CAN3TXDSR4_DB3 18674,897131
#define CAN3TXDSR4_DB4 18675,897192
#define CAN3TXDSR4_DB5 18676,897253
#define CAN3TXDSR4_DB6 18677,897314
#define CAN3TXDSR4_DB7 18678,897375
#define CAN3TXDSR4_DB0_MASK 18680,897437
#define CAN3TXDSR4_DB1_MASK 18681,897479
#define CAN3TXDSR4_DB2_MASK 18682,897521
#define CAN3TXDSR4_DB3_MASK 18683,897563
#define CAN3TXDSR4_DB4_MASK 18684,897605
#define CAN3TXDSR4_DB5_MASK 18685,897648
#define CAN3TXDSR4_DB6_MASK 18686,897691
#define CAN3TXDSR4_DB7_MASK 18687,897734
  byte Byte;18692,897872
    byte DB0 18694,897896
    byte DB1 18695,897976
    byte DB2 18696,898056
    byte DB3 18697,898136
    byte DB4 18698,898216
    byte DB5 18699,898296
    byte DB6 18700,898376
    byte DB7 18701,898456
  } Bits;18702,898536
} CAN3TXDSR5STR;18703,898546
#define CAN3TXDSR5 18705,898631
#define CAN3TXDSR5_DB0 18706,898688
#define CAN3TXDSR5_DB1 18707,898749
#define CAN3TXDSR5_DB2 18708,898810
#define CAN3TXDSR5_DB3 18709,898871
#define CAN3TXDSR5_DB4 18710,898932
#define CAN3TXDSR5_DB5 18711,898993
#define CAN3TXDSR5_DB6 18712,899054
#define CAN3TXDSR5_DB7 18713,899115
#define CAN3TXDSR5_DB0_MASK 18715,899177
#define CAN3TXDSR5_DB1_MASK 18716,899219
#define CAN3TXDSR5_DB2_MASK 18717,899261
#define CAN3TXDSR5_DB3_MASK 18718,899303
#define CAN3TXDSR5_DB4_MASK 18719,899345
#define CAN3TXDSR5_DB5_MASK 18720,899388
#define CAN3TXDSR5_DB6_MASK 18721,899431
#define CAN3TXDSR5_DB7_MASK 18722,899474
  byte Byte;18727,899612
    byte DB0 18729,899636
    byte DB1 18730,899716
    byte DB2 18731,899796
    byte DB3 18732,899876
    byte DB4 18733,899956
    byte DB5 18734,900036
    byte DB6 18735,900116
    byte DB7 18736,900196
  } Bits;18737,900276
} CAN3TXDSR6STR;18738,900286
#define CAN3TXDSR6 18740,900371
#define CAN3TXDSR6_DB0 18741,900428
#define CAN3TXDSR6_DB1 18742,900489
#define CAN3TXDSR6_DB2 18743,900550
#define CAN3TXDSR6_DB3 18744,900611
#define CAN3TXDSR6_DB4 18745,900672
#define CAN3TXDSR6_DB5 18746,900733
#define CAN3TXDSR6_DB6 18747,900794
#define CAN3TXDSR6_DB7 18748,900855
#define CAN3TXDSR6_DB0_MASK 18750,900917
#define CAN3TXDSR6_DB1_MASK 18751,900959
#define CAN3TXDSR6_DB2_MASK 18752,901001
#define CAN3TXDSR6_DB3_MASK 18753,901043
#define CAN3TXDSR6_DB4_MASK 18754,901085
#define CAN3TXDSR6_DB5_MASK 18755,901128
#define CAN3TXDSR6_DB6_MASK 18756,901171
#define CAN3TXDSR6_DB7_MASK 18757,901214
  byte Byte;18762,901352
    byte DB0 18764,901376
    byte DB1 18765,901456
    byte DB2 18766,901536
    byte DB3 18767,901616
    byte DB4 18768,901696
    byte DB5 18769,901776
    byte DB6 18770,901856
    byte DB7 18771,901936
  } Bits;18772,902016
} CAN3TXDSR7STR;18773,902026
#define CAN3TXDSR7 18775,902111
#define CAN3TXDSR7_DB0 18776,902168
#define CAN3TXDSR7_DB1 18777,902229
#define CAN3TXDSR7_DB2 18778,902290
#define CAN3TXDSR7_DB3 18779,902351
#define CAN3TXDSR7_DB4 18780,902412
#define CAN3TXDSR7_DB5 18781,902473
#define CAN3TXDSR7_DB6 18782,902534
#define CAN3TXDSR7_DB7 18783,902595
#define CAN3TXDSR7_DB0_MASK 18785,902657
#define CAN3TXDSR7_DB1_MASK 18786,902699
#define CAN3TXDSR7_DB2_MASK 18787,902741
#define CAN3TXDSR7_DB3_MASK 18788,902783
#define CAN3TXDSR7_DB4_MASK 18789,902825
#define CAN3TXDSR7_DB5_MASK 18790,902868
#define CAN3TXDSR7_DB6_MASK 18791,902911
#define CAN3TXDSR7_DB7_MASK 18792,902954
  byte Byte;18797,903088
    byte DLC0 18799,903112
    byte DLC1 18800,903204
    byte DLC2 18801,903296
    byte DLC3 18802,903388
    byte 18803,903480
    byte 18804,903506
    byte 18805,903532
    byte 18806,903558
  } Bits;18807,903584
    byte grpDLC 18809,903605
    byte 18810,903626
    byte 18811,903647
    byte 18812,903668
    byte 18813,903689
  } MergedBits;18814,903710
} CAN3TXDLRSTR;18815,903726
#define CAN3TXDLR 18817,903808
#define CAN3TXDLR_DLC0 18818,903864
#define CAN3TXDLR_DLC1 18819,903925
#define CAN3TXDLR_DLC2 18820,903986
#define CAN3TXDLR_DLC3 18821,904047
#define CAN3TXDLR_DLC 18822,904108
#define CAN3TXDLR_DLC0_MASK 18824,904178
#define CAN3TXDLR_DLC1_MASK 18825,904220
#define CAN3TXDLR_DLC2_MASK 18826,904262
#define CAN3TXDLR_DLC3_MASK 18827,904304
#define CAN3TXDLR_DLC_MASK 18828,904346
#define CAN3TXDLR_DLC_BITNUM 18829,904389
  byte Byte;18834,904517
    byte PRIO0 18836,904541
    byte PRIO1 18837,904641
    byte PRIO2 18838,904741
    byte PRIO3 18839,904841
    byte PRIO4 18840,904941
    byte PRIO5 18841,905041
    byte PRIO6 18842,905141
    byte PRIO7 18843,905241
  } Bits;18844,905341
} CAN3TXTBPRSTR;18845,905351
#define CAN3TXTBPR 18847,905436
#define CAN3TXTBPR_PRIO0 18848,905493
#define CAN3TXTBPR_PRIO1 18849,905556
#define CAN3TXTBPR_PRIO2 18850,905619
#define CAN3TXTBPR_PRIO3 18851,905682
#define CAN3TXTBPR_PRIO4 18852,905745
#define CAN3TXTBPR_PRIO5 18853,905808
#define CAN3TXTBPR_PRIO6 18854,905871
#define CAN3TXTBPR_PRIO7 18855,905934
#define CAN3TXTBPR_PRIO0_MASK 18857,905998
#define CAN3TXTBPR_PRIO1_MASK 18858,906040
#define CAN3TXTBPR_PRIO2_MASK 18859,906082
#define CAN3TXTBPR_PRIO3_MASK 18860,906124
#define CAN3TXTBPR_PRIO4_MASK 18861,906166
#define CAN3TXTBPR_PRIO5_MASK 18862,906209
#define CAN3TXTBPR_PRIO6_MASK 18863,906252
#define CAN3TXTBPR_PRIO7_MASK 18864,906295
  word Word;18869,906428
      byte Byte;18874,906576
        byte TSR8 18876,906608
        byte TSR9 18877,906698
        byte TSR10 18878,906788
        byte TSR11 18879,906879
        byte TSR12 18880,906970
        byte TSR13 18881,907061
        byte TSR14 18882,907152
        byte TSR15 18883,907243
      } Bits;18884,907334
    } CAN3TXTSRHSTR;18885,907348
    #define CAN3TXTSRH 18886,907369
    #define CAN3TXTSRH_TSR8 18887,907451
    #define CAN3TXTSRH_TSR9 18888,907538
    #define CAN3TXTSRH_TSR10 18889,907625
    #define CAN3TXTSRH_TSR11 18890,907713
    #define CAN3TXTSRH_TSR12 18891,907801
    #define CAN3TXTSRH_TSR13 18892,907889
    #define CAN3TXTSRH_TSR14 18893,907977
    #define CAN3TXTSRH_TSR15 18894,908065
    #define CAN3TXTSRH_TSR8_MASK 18896,908158
    #define CAN3TXTSRH_TSR9_MASK 18897,908200
    #define CAN3TXTSRH_TSR10_MASK 18898,908242
    #define CAN3TXTSRH_TSR11_MASK 18899,908284
    #define CAN3TXTSRH_TSR12_MASK 18900,908326
    #define CAN3TXTSRH_TSR13_MASK 18901,908369
    #define CAN3TXTSRH_TSR14_MASK 18902,908412
    #define CAN3TXTSRH_TSR15_MASK 18903,908455
      byte Byte;18908,908597
        byte TSR0 18910,908629
        byte TSR1 18911,908719
        byte TSR2 18912,908809
        byte TSR3 18913,908899
        byte TSR4 18914,908989
        byte TSR5 18915,909079
        byte TSR6 18916,909169
        byte TSR7 18917,909259
      } Bits;18918,909349
    } CAN3TXTSRLSTR;18919,909363
    #define CAN3TXTSRL 18920,909384
    #define CAN3TXTSRL_TSR0 18921,909466
    #define CAN3TXTSRL_TSR1 18922,909553
    #define CAN3TXTSRL_TSR2 18923,909640
    #define CAN3TXTSRL_TSR3 18924,909727
    #define CAN3TXTSRL_TSR4 18925,909814
    #define CAN3TXTSRL_TSR5 18926,909901
    #define CAN3TXTSRL_TSR6 18927,909988
    #define CAN3TXTSRL_TSR7 18928,910075
    #define CAN3TXTSRL_TSR0_MASK 18930,910167
    #define CAN3TXTSRL_TSR1_MASK 18931,910209
    #define CAN3TXTSRL_TSR2_MASK 18932,910251
    #define CAN3TXTSRL_TSR3_MASK 18933,910293
    #define CAN3TXTSRL_TSR4_MASK 18934,910335
    #define CAN3TXTSRL_TSR5_MASK 18935,910378
    #define CAN3TXTSRL_TSR6_MASK 18936,910421
    #define CAN3TXTSRL_TSR7_MASK 18937,910464
  } Overlap_STR;18939,910513
    word TSR0 18942,910542
    word TSR1 18943,910628
    word TSR2 18944,910714
    word TSR3 18945,910800
    word TSR4 18946,910886
    word TSR5 18947,910972
    word TSR6 18948,911058
    word TSR7 18949,911144
    word TSR8 18950,911230
    word TSR9 18951,911316
    word TSR10 18952,911402
    word TSR11 18953,911489
    word TSR12 18954,911576
    word TSR13 18955,911663
    word TSR14 18956,911750
    word TSR15 18957,911837
  } Bits;18958,911924
} CAN3TXTSRSTR;18959,911934
#define CAN3TXTSR 18961,912016
#define CAN3TXTSR_TSR0 18962,912072
#define CAN3TXTSR_TSR1 18963,912133
#define CAN3TXTSR_TSR2 18964,912194
#define CAN3TXTSR_TSR3 18965,912255
#define CAN3TXTSR_TSR4 18966,912316
#define CAN3TXTSR_TSR5 18967,912377
#define CAN3TXTSR_TSR6 18968,912438
#define CAN3TXTSR_TSR7 18969,912499
#define CAN3TXTSR_TSR8 18970,912560
#define CAN3TXTSR_TSR9 18971,912621
#define CAN3TXTSR_TSR10 18972,912682
#define CAN3TXTSR_TSR11 18973,912744
#define CAN3TXTSR_TSR12 18974,912806
#define CAN3TXTSR_TSR13 18975,912868
#define CAN3TXTSR_TSR14 18976,912930
#define CAN3TXTSR_TSR15 18977,912992
#define CAN3TXTSR_TSR0_MASK 18979,913055
#define CAN3TXTSR_TSR1_MASK 18980,913097
#define CAN3TXTSR_TSR2_MASK 18981,913139
#define CAN3TXTSR_TSR3_MASK 18982,913181
#define CAN3TXTSR_TSR4_MASK 18983,913223
#define CAN3TXTSR_TSR5_MASK 18984,913266
#define CAN3TXTSR_TSR6_MASK 18985,913309
#define CAN3TXTSR_TSR7_MASK 18986,913352
#define CAN3TXTSR_TSR8_MASK 18987,913396
#define CAN3TXTSR_TSR9_MASK 18988,913440
#define CAN3TXTSR_TSR10_MASK 18989,913484
#define CAN3TXTSR_TSR11_MASK 18990,913529
#define CAN3TXTSR_TSR12_MASK 18991,913574
#define CAN3TXTSR_TSR13_MASK 18992,913619
#define CAN3TXTSR_TSR14_MASK 18993,913664
#define CAN3TXTSR_TSR15_MASK 18994,913710
  byte Byte;18999,913822
    byte PTT0 19001,913846
    byte PTT1 19002,913928
    byte PTT2 19003,914010
    byte PTT3 19004,914092
    byte PTT4 19005,914174
    byte PTT5 19006,914256
    byte PTT6 19007,914338
    byte PTT7 19008,914420
  } Bits;19009,914502
} PTTSTR;19010,914512
#define PTT 19012,914576
#define PTT_PTT0 19013,914626
#define PTT_PTT1 19014,914681
#define PTT_PTT2 19015,914736
#define PTT_PTT3 19016,914791
#define PTT_PTT4 19017,914846
#define PTT_PTT5 19018,914901
#define PTT_PTT6 19019,914956
#define PTT_PTT7 19020,915011
#define PTT_PTT0_MASK 19022,915067
#define PTT_PTT1_MASK 19023,915109
#define PTT_PTT2_MASK 19024,915151
#define PTT_PTT3_MASK 19025,915193
#define PTT_PTT4_MASK 19026,915235
#define PTT_PTT5_MASK 19027,915278
#define PTT_PTT6_MASK 19028,915321
#define PTT_PTT7_MASK 19029,915364
  byte Byte;19034,915477
    byte PTIT0 19036,915501
    byte PTIT1 19037,915583
    byte PTIT2 19038,915665
    byte PTIT3 19039,915747
    byte PTIT4 19040,915829
    byte PTIT5 19041,915911
    byte PTIT6 19042,915993
    byte PTIT7 19043,916075
  } Bits;19044,916157
} PTITSTR;19045,916167
#define PTIT 19047,916234
#define PTIT_PTIT0 19048,916285
#define PTIT_PTIT1 19049,916342
#define PTIT_PTIT2 19050,916399
#define PTIT_PTIT3 19051,916456
#define PTIT_PTIT4 19052,916513
#define PTIT_PTIT5 19053,916570
#define PTIT_PTIT6 19054,916627
#define PTIT_PTIT7 19055,916684
#define PTIT_PTIT0_MASK 19057,916742
#define PTIT_PTIT1_MASK 19058,916784
#define PTIT_PTIT2_MASK 19059,916826
#define PTIT_PTIT3_MASK 19060,916868
#define PTIT_PTIT4_MASK 19061,916910
#define PTIT_PTIT5_MASK 19062,916953
#define PTIT_PTIT6_MASK 19063,916996
#define PTIT_PTIT7_MASK 19064,917039
  byte Byte;19069,917161
    byte DDRT0 19071,917185
    byte DDRT1 19072,917282
    byte DDRT2 19073,917379
    byte DDRT3 19074,917476
    byte DDRT4 19075,917573
    byte DDRT5 19076,917670
    byte DDRT6 19077,917767
    byte DDRT7 19078,917864
  } Bits;19079,917961
} DDRTSTR;19080,917971
#define DDRT 19082,918038
#define DDRT_DDRT0 19083,918089
#define DDRT_DDRT1 19084,918146
#define DDRT_DDRT2 19085,918203
#define DDRT_DDRT3 19086,918260
#define DDRT_DDRT4 19087,918317
#define DDRT_DDRT5 19088,918374
#define DDRT_DDRT6 19089,918431
#define DDRT_DDRT7 19090,918488
#define DDRT_DDRT0_MASK 19092,918546
#define DDRT_DDRT1_MASK 19093,918588
#define DDRT_DDRT2_MASK 19094,918630
#define DDRT_DDRT3_MASK 19095,918672
#define DDRT_DDRT4_MASK 19096,918714
#define DDRT_DDRT5_MASK 19097,918757
#define DDRT_DDRT6_MASK 19098,918800
#define DDRT_DDRT7_MASK 19099,918843
  byte Byte;19104,918964
    byte RDRT0 19106,918988
    byte RDRT1 19107,919084
    byte RDRT2 19108,919180
    byte RDRT3 19109,919276
    byte RDRT4 19110,919372
    byte RDRT5 19111,919468
    byte RDRT6 19112,919564
    byte RDRT7 19113,919660
  } Bits;19114,919756
} RDRTSTR;19115,919766
#define RDRT 19117,919833
#define RDRT_RDRT0 19118,919884
#define RDRT_RDRT1 19119,919941
#define RDRT_RDRT2 19120,919998
#define RDRT_RDRT3 19121,920055
#define RDRT_RDRT4 19122,920112
#define RDRT_RDRT5 19123,920169
#define RDRT_RDRT6 19124,920226
#define RDRT_RDRT7 19125,920283
#define RDRT_RDRT0_MASK 19127,920341
#define RDRT_RDRT1_MASK 19128,920383
#define RDRT_RDRT2_MASK 19129,920425
#define RDRT_RDRT3_MASK 19130,920467
#define RDRT_RDRT4_MASK 19131,920509
#define RDRT_RDRT5_MASK 19132,920552
#define RDRT_RDRT6_MASK 19133,920595
#define RDRT_RDRT7_MASK 19134,920638
  byte Byte;19139,920764
    byte PERT0 19141,920788
    byte PERT1 19142,920889
    byte PERT2 19143,920990
    byte PERT3 19144,921091
    byte PERT4 19145,921192
    byte PERT5 19146,921293
    byte PERT6 19147,921394
    byte PERT7 19148,921495
  } Bits;19149,921596
} PERTSTR;19150,921606
#define PERT 19152,921673
#define PERT_PERT0 19153,921724
#define PERT_PERT1 19154,921781
#define PERT_PERT2 19155,921838
#define PERT_PERT3 19156,921895
#define PERT_PERT4 19157,921952
#define PERT_PERT5 19158,922009
#define PERT_PERT6 19159,922066
#define PERT_PERT7 19160,922123
#define PERT_PERT0_MASK 19162,922181
#define PERT_PERT1_MASK 19163,922223
#define PERT_PERT2_MASK 19164,922265
#define PERT_PERT3_MASK 19165,922307
#define PERT_PERT4_MASK 19166,922349
#define PERT_PERT5_MASK 19167,922392
#define PERT_PERT6_MASK 19168,922435
#define PERT_PERT7_MASK 19169,922478
  byte Byte;19174,922601
    byte PPST0 19176,922625
    byte PPST1 19177,922719
    byte PPST2 19178,922813
    byte PPST3 19179,922907
    byte PPST4 19180,923001
    byte PPST5 19181,923095
    byte PPST6 19182,923189
    byte PPST7 19183,923283
  } Bits;19184,923377
} PPSTSTR;19185,923387
#define PPST 19187,923454
#define PPST_PPST0 19188,923505
#define PPST_PPST1 19189,923562
#define PPST_PPST2 19190,923619
#define PPST_PPST3 19191,923676
#define PPST_PPST4 19192,923733
#define PPST_PPST5 19193,923790
#define PPST_PPST6 19194,923847
#define PPST_PPST7 19195,923904
#define PPST_PPST0_MASK 19197,923962
#define PPST_PPST1_MASK 19198,924004
#define PPST_PPST2_MASK 19199,924046
#define PPST_PPST3_MASK 19200,924088
#define PPST_PPST4_MASK 19201,924130
#define PPST_PPST5_MASK 19202,924173
#define PPST_PPST6_MASK 19203,924216
#define PPST_PPST7_MASK 19204,924259
  byte Byte;19209,924369
    byte PTS0 19211,924393
    byte PTS1 19212,924475
    byte PTS2 19213,924557
    byte PTS3 19214,924639
    byte PTS4 19215,924721
    byte PTS5 19216,924803
    byte PTS6 19217,924885
    byte PTS7 19218,924967
  } Bits;19219,925049
} PTSSTR;19220,925059
#define PTS 19222,925123
#define PTS_PTS0 19223,925173
#define PTS_PTS1 19224,925228
#define PTS_PTS2 19225,925283
#define PTS_PTS3 19226,925338
#define PTS_PTS4 19227,925393
#define PTS_PTS5 19228,925448
#define PTS_PTS6 19229,925503
#define PTS_PTS7 19230,925558
#define PTS_PTS0_MASK 19232,925614
#define PTS_PTS1_MASK 19233,925656
#define PTS_PTS2_MASK 19234,925698
#define PTS_PTS3_MASK 19235,925740
#define PTS_PTS4_MASK 19236,925782
#define PTS_PTS5_MASK 19237,925825
#define PTS_PTS6_MASK 19238,925868
#define PTS_PTS7_MASK 19239,925911
  byte Byte;19244,926024
    byte PTIS0 19246,926048
    byte PTIS1 19247,926130
    byte PTIS2 19248,926212
    byte PTIS3 19249,926294
    byte PTIS4 19250,926376
    byte PTIS5 19251,926458
    byte PTIS6 19252,926540
    byte PTIS7 19253,926622
  } Bits;19254,926704
} PTISSTR;19255,926714
#define PTIS 19257,926781
#define PTIS_PTIS0 19258,926832
#define PTIS_PTIS1 19259,926889
#define PTIS_PTIS2 19260,926946
#define PTIS_PTIS3 19261,927003
#define PTIS_PTIS4 19262,927060
#define PTIS_PTIS5 19263,927117
#define PTIS_PTIS6 19264,927174
#define PTIS_PTIS7 19265,927231
#define PTIS_PTIS0_MASK 19267,927289
#define PTIS_PTIS1_MASK 19268,927331
#define PTIS_PTIS2_MASK 19269,927373
#define PTIS_PTIS3_MASK 19270,927415
#define PTIS_PTIS4_MASK 19271,927457
#define PTIS_PTIS5_MASK 19272,927500
#define PTIS_PTIS6_MASK 19273,927543
#define PTIS_PTIS7_MASK 19274,927586
  byte Byte;19279,927708
    byte DDRS0 19281,927732
    byte DDRS1 19282,927829
    byte DDRS2 19283,927926
    byte DDRS3 19284,928023
    byte DDRS4 19285,928120
    byte DDRS5 19286,928217
    byte DDRS6 19287,928314
    byte DDRS7 19288,928411
  } Bits;19289,928508
} DDRSSTR;19290,928518
#define DDRS 19292,928585
#define DDRS_DDRS0 19293,928636
#define DDRS_DDRS1 19294,928693
#define DDRS_DDRS2 19295,928750
#define DDRS_DDRS3 19296,928807
#define DDRS_DDRS4 19297,928864
#define DDRS_DDRS5 19298,928921
#define DDRS_DDRS6 19299,928978
#define DDRS_DDRS7 19300,929035
#define DDRS_DDRS0_MASK 19302,929093
#define DDRS_DDRS1_MASK 19303,929135
#define DDRS_DDRS2_MASK 19304,929177
#define DDRS_DDRS3_MASK 19305,929219
#define DDRS_DDRS4_MASK 19306,929261
#define DDRS_DDRS5_MASK 19307,929304
#define DDRS_DDRS6_MASK 19308,929347
#define DDRS_DDRS7_MASK 19309,929390
  byte Byte;19314,929511
    byte RDRS0 19316,929535
    byte RDRS1 19317,929631
    byte RDRS2 19318,929727
    byte RDRS3 19319,929823
    byte RDRS4 19320,929919
    byte RDRS5 19321,930015
    byte RDRS6 19322,930111
    byte RDRS7 19323,930207
  } Bits;19324,930303
} RDRSSTR;19325,930313
#define RDRS 19327,930380
#define RDRS_RDRS0 19328,930431
#define RDRS_RDRS1 19329,930488
#define RDRS_RDRS2 19330,930545
#define RDRS_RDRS3 19331,930602
#define RDRS_RDRS4 19332,930659
#define RDRS_RDRS5 19333,930716
#define RDRS_RDRS6 19334,930773
#define RDRS_RDRS7 19335,930830
#define RDRS_RDRS0_MASK 19337,930888
#define RDRS_RDRS1_MASK 19338,930930
#define RDRS_RDRS2_MASK 19339,930972
#define RDRS_RDRS3_MASK 19340,931014
#define RDRS_RDRS4_MASK 19341,931056
#define RDRS_RDRS5_MASK 19342,931099
#define RDRS_RDRS6_MASK 19343,931142
#define RDRS_RDRS7_MASK 19344,931185
  byte Byte;19349,931311
    byte PERS0 19351,931335
    byte PERS1 19352,931436
    byte PERS2 19353,931537
    byte PERS3 19354,931638
    byte PERS4 19355,931739
    byte PERS5 19356,931840
    byte PERS6 19357,931941
    byte PERS7 19358,932042
  } Bits;19359,932143
} PERSSTR;19360,932153
#define PERS 19362,932220
#define PERS_PERS0 19363,932271
#define PERS_PERS1 19364,932328
#define PERS_PERS2 19365,932385
#define PERS_PERS3 19366,932442
#define PERS_PERS4 19367,932499
#define PERS_PERS5 19368,932556
#define PERS_PERS6 19369,932613
#define PERS_PERS7 19370,932670
#define PERS_PERS0_MASK 19372,932728
#define PERS_PERS1_MASK 19373,932770
#define PERS_PERS2_MASK 19374,932812
#define PERS_PERS3_MASK 19375,932854
#define PERS_PERS4_MASK 19376,932896
#define PERS_PERS5_MASK 19377,932939
#define PERS_PERS6_MASK 19378,932982
#define PERS_PERS7_MASK 19379,933025
  byte Byte;19384,933148
    byte PPSS0 19386,933172
    byte PPSS1 19387,933266
    byte PPSS2 19388,933360
    byte PPSS3 19389,933454
    byte PPSS4 19390,933548
    byte PPSS5 19391,933642
    byte PPSS6 19392,933736
    byte PPSS7 19393,933830
  } Bits;19394,933924
} PPSSSTR;19395,933934
#define PPSS 19397,934001
#define PPSS_PPSS0 19398,934052
#define PPSS_PPSS1 19399,934109
#define PPSS_PPSS2 19400,934166
#define PPSS_PPSS3 19401,934223
#define PPSS_PPSS4 19402,934280
#define PPSS_PPSS5 19403,934337
#define PPSS_PPSS6 19404,934394
#define PPSS_PPSS7 19405,934451
#define PPSS_PPSS0_MASK 19407,934509
#define PPSS_PPSS1_MASK 19408,934551
#define PPSS_PPSS2_MASK 19409,934593
#define PPSS_PPSS3_MASK 19410,934635
#define PPSS_PPSS4_MASK 19411,934677
#define PPSS_PPSS5_MASK 19412,934720
#define PPSS_PPSS6_MASK 19413,934763
#define PPSS_PPSS7_MASK 19414,934806
  byte Byte;19419,934927
    byte WOMS0 19421,934951
    byte WOMS1 19422,935047
    byte WOMS2 19423,935143
    byte WOMS3 19424,935239
    byte WOMS4 19425,935335
    byte WOMS5 19426,935431
    byte WOMS6 19427,935527
    byte WOMS7 19428,935623
  } Bits;19429,935719
} WOMSSTR;19430,935729
#define WOMS 19432,935796
#define WOMS_WOMS0 19433,935847
#define WOMS_WOMS1 19434,935904
#define WOMS_WOMS2 19435,935961
#define WOMS_WOMS3 19436,936018
#define WOMS_WOMS4 19437,936075
#define WOMS_WOMS5 19438,936132
#define WOMS_WOMS6 19439,936189
#define WOMS_WOMS7 19440,936246
#define WOMS_WOMS0_MASK 19442,936304
#define WOMS_WOMS1_MASK 19443,936346
#define WOMS_WOMS2_MASK 19444,936388
#define WOMS_WOMS3_MASK 19445,936430
#define WOMS_WOMS4_MASK 19446,936472
#define WOMS_WOMS5_MASK 19447,936515
#define WOMS_WOMS6_MASK 19448,936558
#define WOMS_WOMS7_MASK 19449,936601
  byte Byte;19454,936711
    byte PTM0 19456,936735
    byte PTM1 19457,936817
    byte PTM2 19458,936899
    byte PTM3 19459,936981
    byte PTM4 19460,937063
    byte PTM5 19461,937145
    byte PTM6 19462,937227
    byte PTM7 19463,937309
  } Bits;19464,937391
} PTMSTR;19465,937401
#define PTM 19467,937465
#define PTM_PTM0 19468,937515
#define PTM_PTM1 19469,937570
#define PTM_PTM2 19470,937625
#define PTM_PTM3 19471,937680
#define PTM_PTM4 19472,937735
#define PTM_PTM5 19473,937790
#define PTM_PTM6 19474,937845
#define PTM_PTM7 19475,937900
#define PTM_PTM0_MASK 19477,937956
#define PTM_PTM1_MASK 19478,937998
#define PTM_PTM2_MASK 19479,938040
#define PTM_PTM3_MASK 19480,938082
#define PTM_PTM4_MASK 19481,938124
#define PTM_PTM5_MASK 19482,938167
#define PTM_PTM6_MASK 19483,938210
#define PTM_PTM7_MASK 19484,938253
  byte Byte;19489,938366
    byte PTIM0 19491,938390
    byte PTIM1 19492,938472
    byte PTIM2 19493,938554
    byte PTIM3 19494,938636
    byte PTIM4 19495,938718
    byte PTIM5 19496,938800
    byte PTIM6 19497,938882
    byte PTIM7 19498,938964
  } Bits;19499,939046
} PTIMSTR;19500,939056
#define PTIM 19502,939123
#define PTIM_PTIM0 19503,939174
#define PTIM_PTIM1 19504,939231
#define PTIM_PTIM2 19505,939288
#define PTIM_PTIM3 19506,939345
#define PTIM_PTIM4 19507,939402
#define PTIM_PTIM5 19508,939459
#define PTIM_PTIM6 19509,939516
#define PTIM_PTIM7 19510,939573
#define PTIM_PTIM0_MASK 19512,939631
#define PTIM_PTIM1_MASK 19513,939673
#define PTIM_PTIM2_MASK 19514,939715
#define PTIM_PTIM3_MASK 19515,939757
#define PTIM_PTIM4_MASK 19516,939799
#define PTIM_PTIM5_MASK 19517,939842
#define PTIM_PTIM6_MASK 19518,939885
#define PTIM_PTIM7_MASK 19519,939928
  byte Byte;19524,940050
    byte DDRM0 19526,940074
    byte DDRM1 19527,940171
    byte DDRM2 19528,940268
    byte DDRM3 19529,940365
    byte DDRM4 19530,940462
    byte DDRM5 19531,940559
    byte DDRM6 19532,940656
    byte DDRM7 19533,940753
  } Bits;19534,940850
} DDRMSTR;19535,940860
#define DDRM 19537,940927
#define DDRM_DDRM0 19538,940978
#define DDRM_DDRM1 19539,941035
#define DDRM_DDRM2 19540,941092
#define DDRM_DDRM3 19541,941149
#define DDRM_DDRM4 19542,941206
#define DDRM_DDRM5 19543,941263
#define DDRM_DDRM6 19544,941320
#define DDRM_DDRM7 19545,941377
#define DDRM_DDRM0_MASK 19547,941435
#define DDRM_DDRM1_MASK 19548,941477
#define DDRM_DDRM2_MASK 19549,941519
#define DDRM_DDRM3_MASK 19550,941561
#define DDRM_DDRM4_MASK 19551,941603
#define DDRM_DDRM5_MASK 19552,941646
#define DDRM_DDRM6_MASK 19553,941689
#define DDRM_DDRM7_MASK 19554,941732
  byte Byte;19559,941853
    byte RDRM0 19561,941877
    byte RDRM1 19562,941973
    byte RDRM2 19563,942069
    byte RDRM3 19564,942165
    byte RDRM4 19565,942261
    byte RDRM5 19566,942357
    byte RDRM6 19567,942453
    byte RDRM7 19568,942549
  } Bits;19569,942645
} RDRMSTR;19570,942655
#define RDRM 19572,942722
#define RDRM_RDRM0 19573,942773
#define RDRM_RDRM1 19574,942830
#define RDRM_RDRM2 19575,942887
#define RDRM_RDRM3 19576,942944
#define RDRM_RDRM4 19577,943001
#define RDRM_RDRM5 19578,943058
#define RDRM_RDRM6 19579,943115
#define RDRM_RDRM7 19580,943172
#define RDRM_RDRM0_MASK 19582,943230
#define RDRM_RDRM1_MASK 19583,943272
#define RDRM_RDRM2_MASK 19584,943314
#define RDRM_RDRM3_MASK 19585,943356
#define RDRM_RDRM4_MASK 19586,943398
#define RDRM_RDRM5_MASK 19587,943441
#define RDRM_RDRM6_MASK 19588,943484
#define RDRM_RDRM7_MASK 19589,943527
  byte Byte;19594,943653
    byte PERM0 19596,943677
    byte PERM1 19597,943778
    byte PERM2 19598,943879
    byte PERM3 19599,943980
    byte PERM4 19600,944081
    byte PERM5 19601,944182
    byte PERM6 19602,944283
    byte PERM7 19603,944384
  } Bits;19604,944485
} PERMSTR;19605,944495
#define PERM 19607,944562
#define PERM_PERM0 19608,944613
#define PERM_PERM1 19609,944670
#define PERM_PERM2 19610,944727
#define PERM_PERM3 19611,944784
#define PERM_PERM4 19612,944841
#define PERM_PERM5 19613,944898
#define PERM_PERM6 19614,944955
#define PERM_PERM7 19615,945012
#define PERM_PERM0_MASK 19617,945070
#define PERM_PERM1_MASK 19618,945112
#define PERM_PERM2_MASK 19619,945154
#define PERM_PERM3_MASK 19620,945196
#define PERM_PERM4_MASK 19621,945238
#define PERM_PERM5_MASK 19622,945281
#define PERM_PERM6_MASK 19623,945324
#define PERM_PERM7_MASK 19624,945367
  byte Byte;19629,945490
    byte PPSM0 19631,945514
    byte PPSM1 19632,945608
    byte PPSM2 19633,945702
    byte PPSM3 19634,945796
    byte PPSM4 19635,945890
    byte PPSM5 19636,945984
    byte PPSM6 19637,946078
    byte PPSM7 19638,946172
  } Bits;19639,946266
} PPSMSTR;19640,946276
#define PPSM 19642,946343
#define PPSM_PPSM0 19643,946394
#define PPSM_PPSM1 19644,946451
#define PPSM_PPSM2 19645,946508
#define PPSM_PPSM3 19646,946565
#define PPSM_PPSM4 19647,946622
#define PPSM_PPSM5 19648,946679
#define PPSM_PPSM6 19649,946736
#define PPSM_PPSM7 19650,946793
#define PPSM_PPSM0_MASK 19652,946851
#define PPSM_PPSM1_MASK 19653,946893
#define PPSM_PPSM2_MASK 19654,946935
#define PPSM_PPSM3_MASK 19655,946977
#define PPSM_PPSM4_MASK 19656,947019
#define PPSM_PPSM5_MASK 19657,947062
#define PPSM_PPSM6_MASK 19658,947105
#define PPSM_PPSM7_MASK 19659,947148
  byte Byte;19664,947269
    byte WOMM0 19666,947293
    byte WOMM1 19667,947389
    byte WOMM2 19668,947485
    byte WOMM3 19669,947581
    byte WOMM4 19670,947677
    byte WOMM5 19671,947773
    byte WOMM6 19672,947869
    byte WOMM7 19673,947965
  } Bits;19674,948061
} WOMMSTR;19675,948071
#define WOMM 19677,948138
#define WOMM_WOMM0 19678,948189
#define WOMM_WOMM1 19679,948246
#define WOMM_WOMM2 19680,948303
#define WOMM_WOMM3 19681,948360
#define WOMM_WOMM4 19682,948417
#define WOMM_WOMM5 19683,948474
#define WOMM_WOMM6 19684,948531
#define WOMM_WOMM7 19685,948588
#define WOMM_WOMM0_MASK 19687,948646
#define WOMM_WOMM1_MASK 19688,948688
#define WOMM_WOMM2_MASK 19689,948730
#define WOMM_WOMM3_MASK 19690,948772
#define WOMM_WOMM4_MASK 19691,948814
#define WOMM_WOMM5_MASK 19692,948857
#define WOMM_WOMM6_MASK 19693,948900
#define WOMM_WOMM7_MASK 19694,948943
  byte Byte;19699,949059
    byte MODRR0 19701,949083
    byte MODRR1 19702,949171
    byte MODRR2 19703,949259
    byte MODRR3 19704,949347
    byte MODRR4 19705,949435
    byte MODRR5 19706,949517
    byte MODRR6 19707,949599
    byte 19708,949681
  } Bits;19709,949707
    byte grpMODRR 19711,949728
    byte 19712,949750
  } MergedBits;19713,949771
} MODRRSTR;19714,949787
#define MODRR 19716,949857
#define MODRR_MODRR0 19717,949909
#define MODRR_MODRR1 19718,949968
#define MODRR_MODRR2 19719,950027
#define MODRR_MODRR3 19720,950086
#define MODRR_MODRR4 19721,950145
#define MODRR_MODRR5 19722,950204
#define MODRR_MODRR6 19723,950263
#define MODRR_MODRR 19724,950322
#define MODRR_MODRR0_MASK 19726,950390
#define MODRR_MODRR1_MASK 19727,950432
#define MODRR_MODRR2_MASK 19728,950474
#define MODRR_MODRR3_MASK 19729,950516
#define MODRR_MODRR4_MASK 19730,950558
#define MODRR_MODRR5_MASK 19731,950601
#define MODRR_MODRR6_MASK 19732,950644
#define MODRR_MODRR_MASK 19733,950687
#define MODRR_MODRR_BITNUM 19734,950731
  byte Byte;19739,950839
    byte PTP0 19741,950863
    byte PTP1 19742,950945
    byte PTP2 19743,951027
    byte PTP3 19744,951109
    byte PTP4 19745,951191
    byte PTP5 19746,951273
    byte PTP6 19747,951355
    byte PTP7 19748,951437
  } Bits;19749,951519
} PTPSTR;19750,951529
#define PTP 19752,951593
#define PTP_PTP0 19753,951643
#define PTP_PTP1 19754,951698
#define PTP_PTP2 19755,951753
#define PTP_PTP3 19756,951808
#define PTP_PTP4 19757,951863
#define PTP_PTP5 19758,951918
#define PTP_PTP6 19759,951973
#define PTP_PTP7 19760,952028
#define PTP_PTP0_MASK 19762,952084
#define PTP_PTP1_MASK 19763,952126
#define PTP_PTP2_MASK 19764,952168
#define PTP_PTP3_MASK 19765,952210
#define PTP_PTP4_MASK 19766,952252
#define PTP_PTP5_MASK 19767,952295
#define PTP_PTP6_MASK 19768,952338
#define PTP_PTP7_MASK 19769,952381
  byte Byte;19774,952494
    byte PTIP0 19776,952518
    byte PTIP1 19777,952600
    byte PTIP2 19778,952682
    byte PTIP3 19779,952764
    byte PTIP4 19780,952846
    byte PTIP5 19781,952928
    byte PTIP6 19782,953010
    byte PTIP7 19783,953092
  } Bits;19784,953174
} PTIPSTR;19785,953184
#define PTIP 19787,953251
#define PTIP_PTIP0 19788,953302
#define PTIP_PTIP1 19789,953359
#define PTIP_PTIP2 19790,953416
#define PTIP_PTIP3 19791,953473
#define PTIP_PTIP4 19792,953530
#define PTIP_PTIP5 19793,953587
#define PTIP_PTIP6 19794,953644
#define PTIP_PTIP7 19795,953701
#define PTIP_PTIP0_MASK 19797,953759
#define PTIP_PTIP1_MASK 19798,953801
#define PTIP_PTIP2_MASK 19799,953843
#define PTIP_PTIP3_MASK 19800,953885
#define PTIP_PTIP4_MASK 19801,953927
#define PTIP_PTIP5_MASK 19802,953970
#define PTIP_PTIP6_MASK 19803,954013
#define PTIP_PTIP7_MASK 19804,954056
  byte Byte;19809,954178
    byte DDRP0 19811,954202
    byte DDRP1 19812,954299
    byte DDRP2 19813,954396
    byte DDRP3 19814,954493
    byte DDRP4 19815,954590
    byte DDRP5 19816,954687
    byte DDRP6 19817,954784
    byte DDRP7 19818,954881
  } Bits;19819,954978
} DDRPSTR;19820,954988
#define DDRP 19822,955055
#define DDRP_DDRP0 19823,955106
#define DDRP_DDRP1 19824,955163
#define DDRP_DDRP2 19825,955220
#define DDRP_DDRP3 19826,955277
#define DDRP_DDRP4 19827,955334
#define DDRP_DDRP5 19828,955391
#define DDRP_DDRP6 19829,955448
#define DDRP_DDRP7 19830,955505
#define DDRP_DDRP0_MASK 19832,955563
#define DDRP_DDRP1_MASK 19833,955605
#define DDRP_DDRP2_MASK 19834,955647
#define DDRP_DDRP3_MASK 19835,955689
#define DDRP_DDRP4_MASK 19836,955731
#define DDRP_DDRP5_MASK 19837,955774
#define DDRP_DDRP6_MASK 19838,955817
#define DDRP_DDRP7_MASK 19839,955860
  byte Byte;19844,955981
    byte RDRP0 19846,956005
    byte RDRP1 19847,956101
    byte RDRP2 19848,956197
    byte RDRP3 19849,956293
    byte RDRP4 19850,956389
    byte RDRP5 19851,956485
    byte RDRP6 19852,956581
    byte RDRP7 19853,956677
  } Bits;19854,956773
} RDRPSTR;19855,956783
#define RDRP 19857,956850
#define RDRP_RDRP0 19858,956901
#define RDRP_RDRP1 19859,956958
#define RDRP_RDRP2 19860,957015
#define RDRP_RDRP3 19861,957072
#define RDRP_RDRP4 19862,957129
#define RDRP_RDRP5 19863,957186
#define RDRP_RDRP6 19864,957243
#define RDRP_RDRP7 19865,957300
#define RDRP_RDRP0_MASK 19867,957358
#define RDRP_RDRP1_MASK 19868,957400
#define RDRP_RDRP2_MASK 19869,957442
#define RDRP_RDRP3_MASK 19870,957484
#define RDRP_RDRP4_MASK 19871,957526
#define RDRP_RDRP5_MASK 19872,957569
#define RDRP_RDRP6_MASK 19873,957612
#define RDRP_RDRP7_MASK 19874,957655
  byte Byte;19879,957781
    byte PERP0 19881,957805
    byte PERP1 19882,957906
    byte PERP2 19883,958007
    byte PERP3 19884,958108
    byte PERP4 19885,958209
    byte PERP5 19886,958310
    byte PERP6 19887,958411
    byte PERP7 19888,958512
  } Bits;19889,958613
} PERPSTR;19890,958623
#define PERP 19892,958690
#define PERP_PERP0 19893,958741
#define PERP_PERP1 19894,958798
#define PERP_PERP2 19895,958855
#define PERP_PERP3 19896,958912
#define PERP_PERP4 19897,958969
#define PERP_PERP5 19898,959026
#define PERP_PERP6 19899,959083
#define PERP_PERP7 19900,959140
#define PERP_PERP0_MASK 19902,959198
#define PERP_PERP1_MASK 19903,959240
#define PERP_PERP2_MASK 19904,959282
#define PERP_PERP3_MASK 19905,959324
#define PERP_PERP4_MASK 19906,959366
#define PERP_PERP5_MASK 19907,959409
#define PERP_PERP6_MASK 19908,959452
#define PERP_PERP7_MASK 19909,959495
  byte Byte;19914,959618
    byte PPSP0 19916,959642
    byte PPSP1 19917,959736
    byte PPSP2 19918,959830
    byte PPSP3 19919,959924
    byte PPSP4 19920,960018
    byte PPSP5 19921,960112
    byte PPSP6 19922,960206
    byte PPSP7 19923,960300
  } Bits;19924,960394
} PPSPSTR;19925,960404
#define PPSP 19927,960471
#define PPSP_PPSP0 19928,960522
#define PPSP_PPSP1 19929,960579
#define PPSP_PPSP2 19930,960636
#define PPSP_PPSP3 19931,960693
#define PPSP_PPSP4 19932,960750
#define PPSP_PPSP5 19933,960807
#define PPSP_PPSP6 19934,960864
#define PPSP_PPSP7 19935,960921
#define PPSP_PPSP0_MASK 19937,960979
#define PPSP_PPSP1_MASK 19938,961021
#define PPSP_PPSP2_MASK 19939,961063
#define PPSP_PPSP3_MASK 19940,961105
#define PPSP_PPSP4_MASK 19941,961147
#define PPSP_PPSP5_MASK 19942,961190
#define PPSP_PPSP6_MASK 19943,961233
#define PPSP_PPSP7_MASK 19944,961276
  byte Byte;19949,961400
    byte PIEP0 19951,961424
    byte PIEP1 19952,961523
    byte PIEP2 19953,961622
    byte PIEP3 19954,961721
    byte PIEP4 19955,961820
    byte PIEP5 19956,961919
    byte PIEP6 19957,962018
    byte PIEP7 19958,962117
  } Bits;19959,962216
} PIEPSTR;19960,962226
#define PIEP 19962,962293
#define PIEP_PIEP0 19963,962344
#define PIEP_PIEP1 19964,962401
#define PIEP_PIEP2 19965,962458
#define PIEP_PIEP3 19966,962515
#define PIEP_PIEP4 19967,962572
#define PIEP_PIEP5 19968,962629
#define PIEP_PIEP6 19969,962686
#define PIEP_PIEP7 19970,962743
#define PIEP_PIEP0_MASK 19972,962801
#define PIEP_PIEP1_MASK 19973,962843
#define PIEP_PIEP2_MASK 19974,962885
#define PIEP_PIEP3_MASK 19975,962927
#define PIEP_PIEP4_MASK 19976,962969
#define PIEP_PIEP5_MASK 19977,963012
#define PIEP_PIEP6_MASK 19978,963055
#define PIEP_PIEP7_MASK 19979,963098
  byte Byte;19984,963220
    byte PIFP0 19986,963244
    byte PIFP1 19987,963342
    byte PIFP2 19988,963440
    byte PIFP3 19989,963538
    byte PIFP4 19990,963636
    byte PIFP5 19991,963734
    byte PIFP6 19992,963832
    byte PIFP7 19993,963930
  } Bits;19994,964028
} PIFPSTR;19995,964038
#define PIFP 19997,964105
#define PIFP_PIFP0 19998,964156
#define PIFP_PIFP1 19999,964213
#define PIFP_PIFP2 20000,964270
#define PIFP_PIFP3 20001,964327
#define PIFP_PIFP4 20002,964384
#define PIFP_PIFP5 20003,964441
#define PIFP_PIFP6 20004,964498
#define PIFP_PIFP7 20005,964555
#define PIFP_PIFP0_MASK 20007,964613
#define PIFP_PIFP1_MASK 20008,964655
#define PIFP_PIFP2_MASK 20009,964697
#define PIFP_PIFP3_MASK 20010,964739
#define PIFP_PIFP4_MASK 20011,964781
#define PIFP_PIFP5_MASK 20012,964824
#define PIFP_PIFP6_MASK 20013,964867
#define PIFP_PIFP7_MASK 20014,964910
  byte Byte;20019,965020
    byte PTH0 20021,965044
    byte PTH1 20022,965126
    byte PTH2 20023,965208
    byte PTH3 20024,965290
    byte PTH4 20025,965372
    byte PTH5 20026,965454
    byte PTH6 20027,965536
    byte PTH7 20028,965618
  } Bits;20029,965700
} PTHSTR;20030,965710
#define PTH 20032,965774
#define PTH_PTH0 20033,965824
#define PTH_PTH1 20034,965879
#define PTH_PTH2 20035,965934
#define PTH_PTH3 20036,965989
#define PTH_PTH4 20037,966044
#define PTH_PTH5 20038,966099
#define PTH_PTH6 20039,966154
#define PTH_PTH7 20040,966209
#define PTH_PTH0_MASK 20042,966265
#define PTH_PTH1_MASK 20043,966307
#define PTH_PTH2_MASK 20044,966349
#define PTH_PTH3_MASK 20045,966391
#define PTH_PTH4_MASK 20046,966433
#define PTH_PTH5_MASK 20047,966476
#define PTH_PTH6_MASK 20048,966519
#define PTH_PTH7_MASK 20049,966562
  byte Byte;20054,966675
    byte PTIH0 20056,966699
    byte PTIH1 20057,966781
    byte PTIH2 20058,966863
    byte PTIH3 20059,966945
    byte PTIH4 20060,967027
    byte PTIH5 20061,967109
    byte PTIH6 20062,967191
    byte PTIH7 20063,967273
  } Bits;20064,967355
} PTIHSTR;20065,967365
#define PTIH 20067,967432
#define PTIH_PTIH0 20068,967483
#define PTIH_PTIH1 20069,967540
#define PTIH_PTIH2 20070,967597
#define PTIH_PTIH3 20071,967654
#define PTIH_PTIH4 20072,967711
#define PTIH_PTIH5 20073,967768
#define PTIH_PTIH6 20074,967825
#define PTIH_PTIH7 20075,967882
#define PTIH_PTIH0_MASK 20077,967940
#define PTIH_PTIH1_MASK 20078,967982
#define PTIH_PTIH2_MASK 20079,968024
#define PTIH_PTIH3_MASK 20080,968066
#define PTIH_PTIH4_MASK 20081,968108
#define PTIH_PTIH5_MASK 20082,968151
#define PTIH_PTIH6_MASK 20083,968194
#define PTIH_PTIH7_MASK 20084,968237
  byte Byte;20089,968359
    byte DDRH0 20091,968383
    byte DDRH1 20092,968480
    byte DDRH2 20093,968577
    byte DDRH3 20094,968674
    byte DDRH4 20095,968771
    byte DDRH5 20096,968868
    byte DDRH6 20097,968965
    byte DDRH7 20098,969062
  } Bits;20099,969159
} DDRHSTR;20100,969169
#define DDRH 20102,969236
#define DDRH_DDRH0 20103,969287
#define DDRH_DDRH1 20104,969344
#define DDRH_DDRH2 20105,969401
#define DDRH_DDRH3 20106,969458
#define DDRH_DDRH4 20107,969515
#define DDRH_DDRH5 20108,969572
#define DDRH_DDRH6 20109,969629
#define DDRH_DDRH7 20110,969686
#define DDRH_DDRH0_MASK 20112,969744
#define DDRH_DDRH1_MASK 20113,969786
#define DDRH_DDRH2_MASK 20114,969828
#define DDRH_DDRH3_MASK 20115,969870
#define DDRH_DDRH4_MASK 20116,969912
#define DDRH_DDRH5_MASK 20117,969955
#define DDRH_DDRH6_MASK 20118,969998
#define DDRH_DDRH7_MASK 20119,970041
  byte Byte;20124,970162
    byte RDRH0 20126,970186
    byte RDRH1 20127,970282
    byte RDRH2 20128,970378
    byte RDRH3 20129,970474
    byte RDRH4 20130,970570
    byte RDRH5 20131,970666
    byte RDRH6 20132,970762
    byte RDRH7 20133,970858
  } Bits;20134,970954
} RDRHSTR;20135,970964
#define RDRH 20137,971031
#define RDRH_RDRH0 20138,971082
#define RDRH_RDRH1 20139,971139
#define RDRH_RDRH2 20140,971196
#define RDRH_RDRH3 20141,971253
#define RDRH_RDRH4 20142,971310
#define RDRH_RDRH5 20143,971367
#define RDRH_RDRH6 20144,971424
#define RDRH_RDRH7 20145,971481
#define RDRH_RDRH0_MASK 20147,971539
#define RDRH_RDRH1_MASK 20148,971581
#define RDRH_RDRH2_MASK 20149,971623
#define RDRH_RDRH3_MASK 20150,971665
#define RDRH_RDRH4_MASK 20151,971707
#define RDRH_RDRH5_MASK 20152,971750
#define RDRH_RDRH6_MASK 20153,971793
#define RDRH_RDRH7_MASK 20154,971836
  byte Byte;20159,971962
    byte PERH0 20161,971986
    byte PERH1 20162,972087
    byte PERH2 20163,972188
    byte PERH3 20164,972289
    byte PERH4 20165,972390
    byte PERH5 20166,972491
    byte PERH6 20167,972592
    byte PERH7 20168,972693
  } Bits;20169,972794
} PERHSTR;20170,972804
#define PERH 20172,972871
#define PERH_PERH0 20173,972922
#define PERH_PERH1 20174,972979
#define PERH_PERH2 20175,973036
#define PERH_PERH3 20176,973093
#define PERH_PERH4 20177,973150
#define PERH_PERH5 20178,973207
#define PERH_PERH6 20179,973264
#define PERH_PERH7 20180,973321
#define PERH_PERH0_MASK 20182,973379
#define PERH_PERH1_MASK 20183,973421
#define PERH_PERH2_MASK 20184,973463
#define PERH_PERH3_MASK 20185,973505
#define PERH_PERH4_MASK 20186,973547
#define PERH_PERH5_MASK 20187,973590
#define PERH_PERH6_MASK 20188,973633
#define PERH_PERH7_MASK 20189,973676
  byte Byte;20194,973799
    byte PPSH0 20196,973823
    byte PPSH1 20197,973917
    byte PPSH2 20198,974011
    byte PPSH3 20199,974105
    byte PPSH4 20200,974199
    byte PPSH5 20201,974293
    byte PPSH6 20202,974387
    byte PPSH7 20203,974481
  } Bits;20204,974575
} PPSHSTR;20205,974585
#define PPSH 20207,974652
#define PPSH_PPSH0 20208,974703
#define PPSH_PPSH1 20209,974760
#define PPSH_PPSH2 20210,974817
#define PPSH_PPSH3 20211,974874
#define PPSH_PPSH4 20212,974931
#define PPSH_PPSH5 20213,974988
#define PPSH_PPSH6 20214,975045
#define PPSH_PPSH7 20215,975102
#define PPSH_PPSH0_MASK 20217,975160
#define PPSH_PPSH1_MASK 20218,975202
#define PPSH_PPSH2_MASK 20219,975244
#define PPSH_PPSH3_MASK 20220,975286
#define PPSH_PPSH4_MASK 20221,975328
#define PPSH_PPSH5_MASK 20222,975371
#define PPSH_PPSH6_MASK 20223,975414
#define PPSH_PPSH7_MASK 20224,975457
  byte Byte;20229,975581
    byte PIEH0 20231,975605
    byte PIEH1 20232,975704
    byte PIEH2 20233,975803
    byte PIEH3 20234,975902
    byte PIEH4 20235,976001
    byte PIEH5 20236,976100
    byte PIEH6 20237,976199
    byte PIEH7 20238,976298
  } Bits;20239,976397
} PIEHSTR;20240,976407
#define PIEH 20242,976474
#define PIEH_PIEH0 20243,976525
#define PIEH_PIEH1 20244,976582
#define PIEH_PIEH2 20245,976639
#define PIEH_PIEH3 20246,976696
#define PIEH_PIEH4 20247,976753
#define PIEH_PIEH5 20248,976810
#define PIEH_PIEH6 20249,976867
#define PIEH_PIEH7 20250,976924
#define PIEH_PIEH0_MASK 20252,976982
#define PIEH_PIEH1_MASK 20253,977024
#define PIEH_PIEH2_MASK 20254,977066
#define PIEH_PIEH3_MASK 20255,977108
#define PIEH_PIEH4_MASK 20256,977150
#define PIEH_PIEH5_MASK 20257,977193
#define PIEH_PIEH6_MASK 20258,977236
#define PIEH_PIEH7_MASK 20259,977279
  byte Byte;20264,977401
    byte PIFH0 20266,977425
    byte PIFH1 20267,977523
    byte PIFH2 20268,977621
    byte PIFH3 20269,977719
    byte PIFH4 20270,977817
    byte PIFH5 20271,977915
    byte PIFH6 20272,978013
    byte PIFH7 20273,978111
  } Bits;20274,978209
} PIFHSTR;20275,978219
#define PIFH 20277,978286
#define PIFH_PIFH0 20278,978337
#define PIFH_PIFH1 20279,978394
#define PIFH_PIFH2 20280,978451
#define PIFH_PIFH3 20281,978508
#define PIFH_PIFH4 20282,978565
#define PIFH_PIFH5 20283,978622
#define PIFH_PIFH6 20284,978679
#define PIFH_PIFH7 20285,978736
#define PIFH_PIFH0_MASK 20287,978794
#define PIFH_PIFH1_MASK 20288,978836
#define PIFH_PIFH2_MASK 20289,978878
#define PIFH_PIFH3_MASK 20290,978920
#define PIFH_PIFH4_MASK 20291,978962
#define PIFH_PIFH5_MASK 20292,979005
#define PIFH_PIFH6_MASK 20293,979048
#define PIFH_PIFH7_MASK 20294,979091
  byte Byte;20299,979201
    byte PTJ0 20301,979225
    byte PTJ1 20302,979307
    byte 20303,979389
    byte 20304,979415
    byte 20305,979441
    byte 20306,979467
    byte PTJ6 20307,979493
    byte PTJ7 20308,979575
  } Bits;20309,979657
    byte grpPTJ 20311,979678
    byte 20312,979699
    byte 20313,979720
    byte 20314,979741
    byte 20315,979762
    byte grpPTJ_6 20316,979783
  } MergedBits;20317,979805
} PTJSTR;20318,979821
#define PTJ 20320,979885
#define PTJ_PTJ0 20321,979935
#define PTJ_PTJ1 20322,979990
#define PTJ_PTJ6 20323,980045
#define PTJ_PTJ7 20324,980100
#define PTJ_PTJ 20325,980155
#define PTJ_PTJ_6 20326,980218
#define PTJ_PTJ0_MASK 20328,980284
#define PTJ_PTJ1_MASK 20329,980326
#define PTJ_PTJ6_MASK 20330,980368
#define PTJ_PTJ7_MASK 20331,980411
#define PTJ_PTJ_MASK 20332,980455
#define PTJ_PTJ_BITNUM 20333,980497
#define PTJ_PTJ_6_MASK 20334,980539
#define PTJ_PTJ_6_BITNUM 20335,980583
  byte Byte;20340,980694
    byte PTIJ0 20342,980718
    byte PTIJ1 20343,980800
    byte 20344,980882
    byte 20345,980908
    byte 20346,980934
    byte 20347,980960
    byte PTIJ6 20348,980986
    byte PTIJ7 20349,981068
  } Bits;20350,981150
    byte grpPTIJ 20352,981171
    byte 20353,981192
    byte 20354,981213
    byte 20355,981234
    byte 20356,981255
    byte grpPTIJ_6 20357,981276
  } MergedBits;20358,981299
} PTIJSTR;20359,981315
#define PTIJ 20361,981382
#define PTIJ_PTIJ0 20362,981433
#define PTIJ_PTIJ1 20363,981490
#define PTIJ_PTIJ6 20364,981547
#define PTIJ_PTIJ7 20365,981604
#define PTIJ_PTIJ 20366,981661
#define PTIJ_PTIJ_6 20367,981726
#define PTIJ_PTIJ0_MASK 20369,981794
#define PTIJ_PTIJ1_MASK 20370,981836
#define PTIJ_PTIJ6_MASK 20371,981878
#define PTIJ_PTIJ7_MASK 20372,981921
#define PTIJ_PTIJ_MASK 20373,981965
#define PTIJ_PTIJ_BITNUM 20374,982007
#define PTIJ_PTIJ_6_MASK 20375,982049
#define PTIJ_PTIJ_6_BITNUM 20376,982093
  byte Byte;20381,982213
    byte DDRJ0 20383,982237
    byte DDRJ1 20384,982334
    byte 20385,982431
    byte 20386,982457
    byte 20387,982483
    byte 20388,982509
    byte DDRJ6 20389,982535
    byte DDRJ7 20390,982632
  } Bits;20391,982729
    byte grpDDRJ 20393,982750
    byte 20394,982771
    byte 20395,982792
    byte 20396,982813
    byte 20397,982834
    byte grpDDRJ_6 20398,982855
  } MergedBits;20399,982878
} DDRJSTR;20400,982894
#define DDRJ 20402,982961
#define DDRJ_DDRJ0 20403,983012
#define DDRJ_DDRJ1 20404,983069
#define DDRJ_DDRJ6 20405,983126
#define DDRJ_DDRJ7 20406,983183
#define DDRJ_DDRJ 20407,983240
#define DDRJ_DDRJ_6 20408,983305
#define DDRJ_DDRJ0_MASK 20410,983373
#define DDRJ_DDRJ1_MASK 20411,983415
#define DDRJ_DDRJ6_MASK 20412,983457
#define DDRJ_DDRJ7_MASK 20413,983500
#define DDRJ_DDRJ_MASK 20414,983544
#define DDRJ_DDRJ_BITNUM 20415,983586
#define DDRJ_DDRJ_6_MASK 20416,983628
#define DDRJ_DDRJ_6_BITNUM 20417,983672
  byte Byte;20422,983791
    byte RDRJ0 20424,983815
    byte RDRJ1 20425,983911
    byte 20426,984007
    byte 20427,984033
    byte 20428,984059
    byte 20429,984085
    byte RDRJ6 20430,984111
    byte RDRJ7 20431,984207
  } Bits;20432,984303
    byte grpRDRJ 20434,984324
    byte 20435,984345
    byte 20436,984366
    byte 20437,984387
    byte 20438,984408
    byte grpRDRJ_6 20439,984429
  } MergedBits;20440,984452
} RDRJSTR;20441,984468
#define RDRJ 20443,984535
#define RDRJ_RDRJ0 20444,984586
#define RDRJ_RDRJ1 20445,984643
#define RDRJ_RDRJ6 20446,984700
#define RDRJ_RDRJ7 20447,984757
#define RDRJ_RDRJ 20448,984814
#define RDRJ_RDRJ_6 20449,984879
#define RDRJ_RDRJ0_MASK 20451,984947
#define RDRJ_RDRJ1_MASK 20452,984989
#define RDRJ_RDRJ6_MASK 20453,985031
#define RDRJ_RDRJ7_MASK 20454,985074
#define RDRJ_RDRJ_MASK 20455,985118
#define RDRJ_RDRJ_BITNUM 20456,985160
#define RDRJ_RDRJ_6_MASK 20457,985202
#define RDRJ_RDRJ_6_BITNUM 20458,985246
  byte Byte;20463,985370
    byte PERJ0 20465,985394
    byte PERJ1 20466,985495
    byte 20467,985596
    byte 20468,985622
    byte 20469,985648
    byte 20470,985674
    byte PERJ6 20471,985700
    byte PERJ7 20472,985801
  } Bits;20473,985902
    byte grpPERJ 20475,985923
    byte 20476,985944
    byte 20477,985965
    byte 20478,985986
    byte 20479,986007
    byte grpPERJ_6 20480,986028
  } MergedBits;20481,986051
} PERJSTR;20482,986067
#define PERJ 20484,986134
#define PERJ_PERJ0 20485,986185
#define PERJ_PERJ1 20486,986242
#define PERJ_PERJ6 20487,986299
#define PERJ_PERJ7 20488,986356
#define PERJ_PERJ 20489,986413
#define PERJ_PERJ_6 20490,986478
#define PERJ_PERJ0_MASK 20492,986546
#define PERJ_PERJ1_MASK 20493,986588
#define PERJ_PERJ6_MASK 20494,986630
#define PERJ_PERJ7_MASK 20495,986673
#define PERJ_PERJ_MASK 20496,986717
#define PERJ_PERJ_BITNUM 20497,986759
#define PERJ_PERJ_6_MASK 20498,986801
#define PERJ_PERJ_6_BITNUM 20499,986845
  byte Byte;20504,986966
    byte PPSJ0 20506,986990
    byte PPSJ1 20507,987084
    byte 20508,987178
    byte 20509,987204
    byte 20510,987230
    byte 20511,987256
    byte PPSJ6 20512,987282
    byte PPSJ7 20513,987376
  } Bits;20514,987470
    byte grpPPSJ 20516,987491
    byte 20517,987512
    byte 20518,987533
    byte 20519,987554
    byte 20520,987575
    byte grpPPSJ_6 20521,987596
  } MergedBits;20522,987619
} PPSJSTR;20523,987635
#define PPSJ 20525,987702
#define PPSJ_PPSJ0 20526,987753
#define PPSJ_PPSJ1 20527,987810
#define PPSJ_PPSJ6 20528,987867
#define PPSJ_PPSJ7 20529,987924
#define PPSJ_PPSJ 20530,987981
#define PPSJ_PPSJ_6 20531,988046
#define PPSJ_PPSJ0_MASK 20533,988114
#define PPSJ_PPSJ1_MASK 20534,988156
#define PPSJ_PPSJ6_MASK 20535,988198
#define PPSJ_PPSJ7_MASK 20536,988241
#define PPSJ_PPSJ_MASK 20537,988285
#define PPSJ_PPSJ_BITNUM 20538,988327
#define PPSJ_PPSJ_6_MASK 20539,988369
#define PPSJ_PPSJ_6_BITNUM 20540,988413
  byte Byte;20545,988535
    byte PIEJ0 20547,988559
    byte PIEJ1 20548,988658
    byte 20549,988757
    byte 20550,988783
    byte 20551,988809
    byte 20552,988835
    byte PIEJ6 20553,988861
    byte PIEJ7 20554,988960
  } Bits;20555,989059
    byte grpPIEJ 20557,989080
    byte 20558,989101
    byte 20559,989122
    byte 20560,989143
    byte 20561,989164
    byte grpPIEJ_6 20562,989185
  } MergedBits;20563,989208
} PIEJSTR;20564,989224
#define PIEJ 20566,989291
#define PIEJ_PIEJ0 20567,989342
#define PIEJ_PIEJ1 20568,989399
#define PIEJ_PIEJ6 20569,989456
#define PIEJ_PIEJ7 20570,989513
#define PIEJ_PIEJ 20571,989570
#define PIEJ_PIEJ_6 20572,989635
#define PIEJ_PIEJ0_MASK 20574,989703
#define PIEJ_PIEJ1_MASK 20575,989745
#define PIEJ_PIEJ6_MASK 20576,989787
#define PIEJ_PIEJ7_MASK 20577,989830
#define PIEJ_PIEJ_MASK 20578,989874
#define PIEJ_PIEJ_BITNUM 20579,989916
#define PIEJ_PIEJ_6_MASK 20580,989958
#define PIEJ_PIEJ_6_BITNUM 20581,990002
  byte Byte;20586,990122
    byte PIFJ0 20588,990146
    byte PIFJ1 20589,990244
    byte 20590,990342
    byte 20591,990368
    byte 20592,990394
    byte 20593,990420
    byte PIFJ6 20594,990446
    byte PIFJ7 20595,990544
  } Bits;20596,990642
    byte grpPIFJ 20598,990663
    byte 20599,990684
    byte 20600,990705
    byte 20601,990726
    byte 20602,990747
    byte grpPIFJ_6 20603,990768
  } MergedBits;20604,990791
} PIFJSTR;20605,990807
#define PIFJ 20607,990874
#define PIFJ_PIFJ0 20608,990925
#define PIFJ_PIFJ1 20609,990982
#define PIFJ_PIFJ6 20610,991039
#define PIFJ_PIFJ7 20611,991096
#define PIFJ_PIFJ 20612,991153
#define PIFJ_PIFJ_6 20613,991218
#define PIFJ_PIFJ0_MASK 20615,991286
#define PIFJ_PIFJ1_MASK 20616,991328
#define PIFJ_PIFJ6_MASK 20617,991370
#define PIFJ_PIFJ7_MASK 20618,991413
#define PIFJ_PIFJ_MASK 20619,991457
#define PIFJ_PIFJ_BITNUM 20620,991499
#define PIFJ_PIFJ_6_MASK 20621,991541
#define PIFJ_PIFJ_6_BITNUM 20622,991585
  byte Byte;20627,991704
    byte INITRQ 20629,991728
    byte SLPRQ 20630,991825
    byte WUPE 20631,991913
    byte TIME 20632,991997
    byte SYNCH 20633,992079
    byte CSWAI 20634,992168
    byte RXACT 20635,992260
    byte RXFRM 20636,992352
  } Bits;20637,992441
} CAN4CTL0STR;20638,992451
#define CAN4CTL0 20640,992530
#define CAN4CTL0_INITRQ 20641,992585
#define CAN4CTL0_SLPRQ 20642,992647
#define CAN4CTL0_WUPE 20643,992708
#define CAN4CTL0_TIME 20644,992768
#define CAN4CTL0_SYNCH 20645,992828
#define CAN4CTL0_CSWAI 20646,992889
#define CAN4CTL0_RXACT 20647,992950
#define CAN4CTL0_RXFRM 20648,993011
#define CAN4CTL_ARR 20650,993131
#define CAN4CTL0_INITRQ_MASK 20652,993202
#define CAN4CTL0_SLPRQ_MASK 20653,993244
#define CAN4CTL0_WUPE_MASK 20654,993286
#define CAN4CTL0_TIME_MASK 20655,993328
#define CAN4CTL0_SYNCH_MASK 20656,993370
#define CAN4CTL0_CSWAI_MASK 20657,993413
#define CAN4CTL0_RXACT_MASK 20658,993456
#define CAN4CTL0_RXFRM_MASK 20659,993499
  byte Byte;20664,993620
    byte INITAK 20666,993644
    byte SLPAK 20667,993745
    byte WUPM 20668,993837
    byte 20669,993919
    byte LISTEN 20670,993945
    byte LOOPB 20671,994031
    byte CLKSRC 20672,994125
    byte CANE 20673,994214
  } Bits;20674,994297
} CAN4CTL1STR;20675,994307
#define CAN4CTL1 20677,994386
#define CAN4CTL1_INITAK 20678,994441
#define CAN4CTL1_SLPAK 20679,994503
#define CAN4CTL1_WUPM 20680,994564
#define CAN4CTL1_LISTEN 20681,994624
#define CAN4CTL1_LOOPB 20682,994686
#define CAN4CTL1_CLKSRC 20683,994747
#define CAN4CTL1_CANE 20684,994809
#define CAN4CTL1_INITAK_MASK 20686,994870
#define CAN4CTL1_SLPAK_MASK 20687,994912
#define CAN4CTL1_WUPM_MASK 20688,994954
#define CAN4CTL1_LISTEN_MASK 20689,994996
#define CAN4CTL1_LOOPB_MASK 20690,995039
#define CAN4CTL1_CLKSRC_MASK 20691,995082
#define CAN4CTL1_CANE_MASK 20692,995125
  byte Byte;20697,995249
    byte BRP0 20699,995273
    byte BRP1 20700,995364
    byte BRP2 20701,995455
    byte BRP3 20702,995546
    byte BRP4 20703,995637
    byte BRP5 20704,995728
    byte SJW0 20705,995819
    byte SJW1 20706,995917
  } Bits;20707,996015
    byte grpBRP 20709,996036
    byte grpSJW 20710,996057
  } MergedBits;20711,996078
} CAN4BTR0STR;20712,996094
#define CAN4BTR0 20714,996173
#define CAN4BTR0_BRP0 20715,996228
#define CAN4BTR0_BRP1 20716,996288
#define CAN4BTR0_BRP2 20717,996348
#define CAN4BTR0_BRP3 20718,996408
#define CAN4BTR0_BRP4 20719,996468
#define CAN4BTR0_BRP5 20720,996528
#define CAN4BTR0_SJW0 20721,996588
#define CAN4BTR0_SJW1 20722,996648
#define CAN4BTR_ARR 20724,996767
#define CAN4BTR0_BRP 20725,996837
#define CAN4BTR0_SJW 20726,996905
#define CAN4BTR0_BRP0_MASK 20728,996974
#define CAN4BTR0_BRP1_MASK 20729,997016
#define CAN4BTR0_BRP2_MASK 20730,997058
#define CAN4BTR0_BRP3_MASK 20731,997100
#define CAN4BTR0_BRP4_MASK 20732,997142
#define CAN4BTR0_BRP5_MASK 20733,997185
#define CAN4BTR0_SJW0_MASK 20734,997228
#define CAN4BTR0_SJW1_MASK 20735,997271
#define CAN4BTR0_BRP_MASK 20736,997315
#define CAN4BTR0_BRP_BITNUM 20737,997358
#define CAN4BTR0_SJW_MASK 20738,997400
#define CAN4BTR0_SJW_BITNUM 20739,997444
  byte Byte;20744,997566
    byte TSEG10 20746,997590
    byte TSEG11 20747,997675
    byte TSEG12 20748,997760
    byte TSEG13 20749,997845
    byte TSEG20 20750,997930
    byte TSEG21 20751,998015
    byte TSEG22 20752,998100
    byte SAMP 20753,998185
  } Bits;20754,998263
    byte grpTSEG_10 20756,998284
    byte grpTSEG_20 20757,998308
    byte 20758,998332
  } MergedBits;20759,998353
} CAN4BTR1STR;20760,998369
#define CAN4BTR1 20762,998448
#define CAN4BTR1_TSEG10 20763,998503
#define CAN4BTR1_TSEG11 20764,998565
#define CAN4BTR1_TSEG12 20765,998627
#define CAN4BTR1_TSEG13 20766,998689
#define CAN4BTR1_TSEG20 20767,998751
#define CAN4BTR1_TSEG21 20768,998813
#define CAN4BTR1_TSEG22 20769,998875
#define CAN4BTR1_SAMP 20770,998937
#define CAN4BTR1_TSEG_10 20771,998997
#define CAN4BTR1_TSEG_20 20772,999069
#define CAN4BTR1_TSEG 20773,999141
#define CAN4BTR1_TSEG10_MASK 20775,999199
#define CAN4BTR1_TSEG11_MASK 20776,999241
#define CAN4BTR1_TSEG12_MASK 20777,999283
#define CAN4BTR1_TSEG13_MASK 20778,999325
#define CAN4BTR1_TSEG20_MASK 20779,999367
#define CAN4BTR1_TSEG21_MASK 20780,999410
#define CAN4BTR1_TSEG22_MASK 20781,999453
#define CAN4BTR1_SAMP_MASK 20782,999496
#define CAN4BTR1_TSEG_10_MASK 20783,999540
#define CAN4BTR1_TSEG_10_BITNUM 20784,999583
#define CAN4BTR1_TSEG_20_MASK 20785,999625
#define CAN4BTR1_TSEG_20_BITNUM 20786,999669
  byte Byte;20791,999792
    byte RXF 20793,999816
    byte OVRIF 20794,999905
    byte TSTAT0 20795,999997
    byte TSTAT1 20796,1000091
    byte RSTAT0 20797,1000185
    byte RSTAT1 20798,1000276
    byte CSCIF 20799,1000367
    byte WUPIF 20800,1000469
  } Bits;20801,1000561
    byte 20803,1000582
    byte 20804,1000603
    byte grpTSTAT 20805,1000624
    byte grpRSTAT 20806,1000646
    byte 20807,1000668
    byte 20808,1000689
  } MergedBits;20809,1000710
} CAN4RFLGSTR;20810,1000726
#define CAN4RFLG 20812,1000805
#define CAN4RFLG_RXF 20813,1000860
#define CAN4RFLG_OVRIF 20814,1000919
#define CAN4RFLG_TSTAT0 20815,1000980
#define CAN4RFLG_TSTAT1 20816,1001042
#define CAN4RFLG_RSTAT0 20817,1001104
#define CAN4RFLG_RSTAT1 20818,1001166
#define CAN4RFLG_CSCIF 20819,1001228
#define CAN4RFLG_WUPIF 20820,1001289
#define CAN4RFLG_TSTAT 20821,1001350
#define CAN4RFLG_RSTAT 20822,1001420
#define CAN4RFLG_RXF_MASK 20824,1001491
#define CAN4RFLG_OVRIF_MASK 20825,1001533
#define CAN4RFLG_TSTAT0_MASK 20826,1001575
#define CAN4RFLG_TSTAT1_MASK 20827,1001617
#define CAN4RFLG_RSTAT0_MASK 20828,1001659
#define CAN4RFLG_RSTAT1_MASK 20829,1001702
#define CAN4RFLG_CSCIF_MASK 20830,1001745
#define CAN4RFLG_WUPIF_MASK 20831,1001788
#define CAN4RFLG_TSTAT_MASK 20832,1001832
#define CAN4RFLG_TSTAT_BITNUM 20833,1001875
#define CAN4RFLG_RSTAT_MASK 20834,1001917
#define CAN4RFLG_RSTAT_BITNUM 20835,1001960
  byte Byte;20840,1002095
    byte RXFIE 20842,1002119
    byte OVRIE 20843,1002219
    byte TSTATE0 20844,1002313
    byte TSTATE1 20845,1002417
    byte RSTATE0 20846,1002521
    byte RSTATE1 20847,1002622
    byte CSCIE 20848,1002723
    byte WUPIE 20849,1002827
  } Bits;20850,1002921
    byte 20852,1002942
    byte 20853,1002963
    byte grpTSTATE 20854,1002984
    byte grpRSTATE 20855,1003007
    byte 20856,1003030
    byte 20857,1003051
  } MergedBits;20858,1003072
} CAN4RIERSTR;20859,1003088
#define CAN4RIER 20861,1003167
#define CAN4RIER_RXFIE 20862,1003222
#define CAN4RIER_OVRIE 20863,1003283
#define CAN4RIER_TSTATE0 20864,1003344
#define CAN4RIER_TSTATE1 20865,1003407
#define CAN4RIER_RSTATE0 20866,1003470
#define CAN4RIER_RSTATE1 20867,1003533
#define CAN4RIER_CSCIE 20868,1003596
#define CAN4RIER_WUPIE 20869,1003657
#define CAN4RIER_TSTATE 20870,1003718
#define CAN4RIER_RSTATE 20871,1003789
#define CAN4RIER_RXFIE_MASK 20873,1003861
#define CAN4RIER_OVRIE_MASK 20874,1003903
#define CAN4RIER_TSTATE0_MASK 20875,1003945
#define CAN4RIER_TSTATE1_MASK 20876,1003987
#define CAN4RIER_RSTATE0_MASK 20877,1004029
#define CAN4RIER_RSTATE1_MASK 20878,1004072
#define CAN4RIER_CSCIE_MASK 20879,1004115
#define CAN4RIER_WUPIE_MASK 20880,1004158
#define CAN4RIER_TSTATE_MASK 20881,1004202
#define CAN4RIER_TSTATE_BITNUM 20882,1004245
#define CAN4RIER_RSTATE_MASK 20883,1004287
#define CAN4RIER_RSTATE_BITNUM 20884,1004330
  byte Byte;20889,1004456
    byte TXE0 20891,1004480
    byte TXE1 20892,1004576
    byte TXE2 20893,1004672
    byte 20894,1004768
    byte 20895,1004794
    byte 20896,1004820
    byte 20897,1004846
    byte 20898,1004872
  } Bits;20899,1004898
    byte grpTXE 20901,1004919
    byte 20902,1004940
    byte 20903,1004961
    byte 20904,1004982
    byte 20905,1005003
    byte 20906,1005024
  } MergedBits;20907,1005045
} CAN4TFLGSTR;20908,1005061
#define CAN4TFLG 20910,1005140
#define CAN4TFLG_TXE0 20911,1005195
#define CAN4TFLG_TXE1 20912,1005255
#define CAN4TFLG_TXE2 20913,1005315
#define CAN4TFLG_TXE 20914,1005375
#define CAN4TFLG_TXE0_MASK 20916,1005444
#define CAN4TFLG_TXE1_MASK 20917,1005486
#define CAN4TFLG_TXE2_MASK 20918,1005528
#define CAN4TFLG_TXE_MASK 20919,1005570
#define CAN4TFLG_TXE_BITNUM 20920,1005612
  byte Byte;20925,1005750
    byte TXEIE0 20927,1005774
    byte TXEIE1 20928,1005880
    byte TXEIE2 20929,1005986
    byte 20930,1006092
    byte 20931,1006118
    byte 20932,1006144
    byte 20933,1006170
    byte 20934,1006196
  } Bits;20935,1006222
    byte grpTXEIE 20937,1006243
    byte 20938,1006265
    byte 20939,1006286
    byte 20940,1006307
    byte 20941,1006328
    byte 20942,1006349
  } MergedBits;20943,1006370
} CAN4TIERSTR;20944,1006386
#define CAN4TIER 20946,1006465
#define CAN4TIER_TXEIE0 20947,1006520
#define CAN4TIER_TXEIE1 20948,1006582
#define CAN4TIER_TXEIE2 20949,1006644
#define CAN4TIER_TXEIE 20950,1006706
#define CAN4TIER_TXEIE0_MASK 20952,1006777
#define CAN4TIER_TXEIE1_MASK 20953,1006819
#define CAN4TIER_TXEIE2_MASK 20954,1006861
#define CAN4TIER_TXEIE_MASK 20955,1006903
#define CAN4TIER_TXEIE_BITNUM 20956,1006945
  byte Byte;20961,1007080
    byte ABTRQ0 20963,1007104
    byte ABTRQ1 20964,1007189
    byte ABTRQ2 20965,1007274
    byte 20966,1007359
    byte 20967,1007385
    byte 20968,1007411
    byte 20969,1007437
    byte 20970,1007463
  } Bits;20971,1007489
    byte grpABTRQ 20973,1007510
    byte 20974,1007532
    byte 20975,1007553
    byte 20976,1007574
    byte 20977,1007595
    byte 20978,1007616
  } MergedBits;20979,1007637
} CAN4TARQSTR;20980,1007653
#define CAN4TARQ 20982,1007732
#define CAN4TARQ_ABTRQ0 20983,1007787
#define CAN4TARQ_ABTRQ1 20984,1007849
#define CAN4TARQ_ABTRQ2 20985,1007911
#define CAN4TARQ_ABTRQ 20986,1007973
#define CAN4TARQ_ABTRQ0_MASK 20988,1008044
#define CAN4TARQ_ABTRQ1_MASK 20989,1008086
#define CAN4TARQ_ABTRQ2_MASK 20990,1008128
#define CAN4TARQ_ABTRQ_MASK 20991,1008170
#define CAN4TARQ_ABTRQ_BITNUM 20992,1008212
  byte Byte;20997,1008346
    byte ABTAK0 20999,1008370
    byte ABTAK1 21000,1008459
    byte ABTAK2 21001,1008548
    byte 21002,1008637
    byte 21003,1008663
    byte 21004,1008689
    byte 21005,1008715
    byte 21006,1008741
  } Bits;21007,1008767
    byte grpABTAK 21009,1008788
    byte 21010,1008810
    byte 21011,1008831
    byte 21012,1008852
    byte 21013,1008873
    byte 21014,1008894
  } MergedBits;21015,1008915
} CAN4TAAKSTR;21016,1008931
#define CAN4TAAK 21018,1009010
#define CAN4TAAK_ABTAK0 21019,1009065
#define CAN4TAAK_ABTAK1 21020,1009127
#define CAN4TAAK_ABTAK2 21021,1009189
#define CAN4TAAK_ABTAK 21022,1009251
#define CAN4TAAK_ABTAK0_MASK 21024,1009322
#define CAN4TAAK_ABTAK1_MASK 21025,1009364
#define CAN4TAAK_ABTAK2_MASK 21026,1009406
#define CAN4TAAK_ABTAK_MASK 21027,1009448
#define CAN4TAAK_ABTAK_BITNUM 21028,1009490
  byte Byte;21033,1009617
    byte TX0 21035,1009641
    byte TX1 21036,1009735
    byte TX2 21037,1009829
    byte 21038,1009923
    byte 21039,1009949
    byte 21040,1009975
    byte 21041,1010001
    byte 21042,1010027
  } Bits;21043,1010053
    byte grpTX 21045,1010074
    byte 21046,1010095
    byte 21047,1010116
    byte 21048,1010137
    byte 21049,1010158
    byte 21050,1010179
  } MergedBits;21051,1010200
} CAN4TBSELSTR;21052,1010216
#define CAN4TBSEL 21054,1010298
#define CAN4TBSEL_TX0 21055,1010354
#define CAN4TBSEL_TX1 21056,1010414
#define CAN4TBSEL_TX2 21057,1010474
#define CAN4TBSEL_TX 21058,1010534
#define CAN4TBSEL_TX0_MASK 21060,1010603
#define CAN4TBSEL_TX1_MASK 21061,1010645
#define CAN4TBSEL_TX2_MASK 21062,1010687
#define CAN4TBSEL_TX_MASK 21063,1010729
#define CAN4TBSEL_TX_BITNUM 21064,1010771
  byte Byte;21069,1010910
    byte IDHIT0 21071,1010934
    byte IDHIT1 21072,1011041
    byte IDHIT2 21073,1011148
    byte 21074,1011255
    byte IDAM0 21075,1011281
    byte IDAM1 21076,1011379
    byte 21077,1011477
    byte 21078,1011503
  } Bits;21079,1011529
    byte grpIDHIT 21081,1011550
    byte 21082,1011572
    byte grpIDAM 21083,1011593
    byte 21084,1011614
    byte 21085,1011635
  } MergedBits;21086,1011656
} CAN4IDACSTR;21087,1011672
#define CAN4IDAC 21089,1011751
#define CAN4IDAC_IDHIT0 21090,1011806
#define CAN4IDAC_IDHIT1 21091,1011868
#define CAN4IDAC_IDHIT2 21092,1011930
#define CAN4IDAC_IDAM0 21093,1011992
#define CAN4IDAC_IDAM1 21094,1012053
#define CAN4IDAC_IDHIT 21095,1012114
#define CAN4IDAC_IDAM 21096,1012184
#define CAN4IDAC_IDHIT0_MASK 21098,1012254
#define CAN4IDAC_IDHIT1_MASK 21099,1012296
#define CAN4IDAC_IDHIT2_MASK 21100,1012338
#define CAN4IDAC_IDAM0_MASK 21101,1012380
#define CAN4IDAC_IDAM1_MASK 21102,1012423
#define CAN4IDAC_IDHIT_MASK 21103,1012466
#define CAN4IDAC_IDHIT_BITNUM 21104,1012508
#define CAN4IDAC_IDAM_MASK 21105,1012550
#define CAN4IDAC_IDAM_BITNUM 21106,1012593
  byte Byte;21111,1012725
    byte RXERR0 21113,1012749
    byte RXERR1 21114,1012824
    byte RXERR2 21115,1012899
    byte RXERR3 21116,1012974
    byte RXERR4 21117,1013049
    byte RXERR5 21118,1013124
    byte RXERR6 21119,1013199
    byte RXERR7 21120,1013274
  } Bits;21121,1013349
} CAN4RXERRSTR;21122,1013359
#define CAN4RXERR 21124,1013441
#define CAN4RXERR_RXERR0 21125,1013497
#define CAN4RXERR_RXERR1 21126,1013560
#define CAN4RXERR_RXERR2 21127,1013623
#define CAN4RXERR_RXERR3 21128,1013686
#define CAN4RXERR_RXERR4 21129,1013749
#define CAN4RXERR_RXERR5 21130,1013812
#define CAN4RXERR_RXERR6 21131,1013875
#define CAN4RXERR_RXERR7 21132,1013938
#define CAN4RXERR_RXERR0_MASK 21134,1014002
#define CAN4RXERR_RXERR1_MASK 21135,1014044
#define CAN4RXERR_RXERR2_MASK 21136,1014086
#define CAN4RXERR_RXERR3_MASK 21137,1014128
#define CAN4RXERR_RXERR4_MASK 21138,1014170
#define CAN4RXERR_RXERR5_MASK 21139,1014213
#define CAN4RXERR_RXERR6_MASK 21140,1014256
#define CAN4RXERR_RXERR7_MASK 21141,1014299
  byte Byte;21146,1014434
    byte TXERR0 21148,1014458
    byte TXERR1 21149,1014533
    byte TXERR2 21150,1014608
    byte TXERR3 21151,1014683
    byte TXERR4 21152,1014758
    byte TXERR5 21153,1014833
    byte TXERR6 21154,1014908
    byte TXERR7 21155,1014983
  } Bits;21156,1015058
} CAN4TXERRSTR;21157,1015068
#define CAN4TXERR 21159,1015150
#define CAN4TXERR_TXERR0 21160,1015206
#define CAN4TXERR_TXERR1 21161,1015269
#define CAN4TXERR_TXERR2 21162,1015332
#define CAN4TXERR_TXERR3 21163,1015395
#define CAN4TXERR_TXERR4 21164,1015458
#define CAN4TXERR_TXERR5 21165,1015521
#define CAN4TXERR_TXERR6 21166,1015584
#define CAN4TXERR_TXERR7 21167,1015647
#define CAN4TXERR_TXERR0_MASK 21169,1015711
#define CAN4TXERR_TXERR1_MASK 21170,1015753
#define CAN4TXERR_TXERR2_MASK 21171,1015795
#define CAN4TXERR_TXERR3_MASK 21172,1015837
#define CAN4TXERR_TXERR4_MASK 21173,1015879
#define CAN4TXERR_TXERR5_MASK 21174,1015922
#define CAN4TXERR_TXERR6_MASK 21175,1015965
#define CAN4TXERR_TXERR7_MASK 21176,1016008
  byte Byte;21181,1016144
    byte AC0 21183,1016168
    byte AC1 21184,1016259
    byte AC2 21185,1016350
    byte AC3 21186,1016441
    byte AC4 21187,1016532
    byte AC5 21188,1016623
    byte AC6 21189,1016714
    byte AC7 21190,1016805
  } Bits;21191,1016896
} CAN4IDAR0STR;21192,1016906
#define CAN4IDAR0 21194,1016988
#define CAN4IDAR0_AC0 21195,1017044
#define CAN4IDAR0_AC1 21196,1017104
#define CAN4IDAR0_AC2 21197,1017164
#define CAN4IDAR0_AC3 21198,1017224
#define CAN4IDAR0_AC4 21199,1017284
#define CAN4IDAR0_AC5 21200,1017344
#define CAN4IDAR0_AC6 21201,1017404
#define CAN4IDAR0_AC7 21202,1017464
#define CAN4IDAR_ARR 21204,1017585
#define CAN4IDAR0_AC0_MASK 21206,1017657
#define CAN4IDAR0_AC1_MASK 21207,1017699
#define CAN4IDAR0_AC2_MASK 21208,1017741
#define CAN4IDAR0_AC3_MASK 21209,1017783
#define CAN4IDAR0_AC4_MASK 21210,1017825
#define CAN4IDAR0_AC5_MASK 21211,1017868
#define CAN4IDAR0_AC6_MASK 21212,1017911
#define CAN4IDAR0_AC7_MASK 21213,1017954
  byte Byte;21218,1018090
    byte AC0 21220,1018114
    byte AC1 21221,1018205
    byte AC2 21222,1018296
    byte AC3 21223,1018387
    byte AC4 21224,1018478
    byte AC5 21225,1018569
    byte AC6 21226,1018660
    byte AC7 21227,1018751
  } Bits;21228,1018842
} CAN4IDAR1STR;21229,1018852
#define CAN4IDAR1 21231,1018934
#define CAN4IDAR1_AC0 21232,1018990
#define CAN4IDAR1_AC1 21233,1019050
#define CAN4IDAR1_AC2 21234,1019110
#define CAN4IDAR1_AC3 21235,1019170
#define CAN4IDAR1_AC4 21236,1019230
#define CAN4IDAR1_AC5 21237,1019290
#define CAN4IDAR1_AC6 21238,1019350
#define CAN4IDAR1_AC7 21239,1019410
#define CAN4IDAR1_AC0_MASK 21241,1019471
#define CAN4IDAR1_AC1_MASK 21242,1019513
#define CAN4IDAR1_AC2_MASK 21243,1019555
#define CAN4IDAR1_AC3_MASK 21244,1019597
#define CAN4IDAR1_AC4_MASK 21245,1019639
#define CAN4IDAR1_AC5_MASK 21246,1019682
#define CAN4IDAR1_AC6_MASK 21247,1019725
#define CAN4IDAR1_AC7_MASK 21248,1019768
  byte Byte;21253,1019904
    byte AC0 21255,1019928
    byte AC1 21256,1020019
    byte AC2 21257,1020110
    byte AC3 21258,1020201
    byte AC4 21259,1020292
    byte AC5 21260,1020383
    byte AC6 21261,1020474
    byte AC7 21262,1020565
  } Bits;21263,1020656
} CAN4IDAR2STR;21264,1020666
#define CAN4IDAR2 21266,1020748
#define CAN4IDAR2_AC0 21267,1020804
#define CAN4IDAR2_AC1 21268,1020864
#define CAN4IDAR2_AC2 21269,1020924
#define CAN4IDAR2_AC3 21270,1020984
#define CAN4IDAR2_AC4 21271,1021044
#define CAN4IDAR2_AC5 21272,1021104
#define CAN4IDAR2_AC6 21273,1021164
#define CAN4IDAR2_AC7 21274,1021224
#define CAN4IDAR2_AC0_MASK 21276,1021285
#define CAN4IDAR2_AC1_MASK 21277,1021327
#define CAN4IDAR2_AC2_MASK 21278,1021369
#define CAN4IDAR2_AC3_MASK 21279,1021411
#define CAN4IDAR2_AC4_MASK 21280,1021453
#define CAN4IDAR2_AC5_MASK 21281,1021496
#define CAN4IDAR2_AC6_MASK 21282,1021539
#define CAN4IDAR2_AC7_MASK 21283,1021582
  byte Byte;21288,1021718
    byte AC0 21290,1021742
    byte AC1 21291,1021833
    byte AC2 21292,1021924
    byte AC3 21293,1022015
    byte AC4 21294,1022106
    byte AC5 21295,1022197
    byte AC6 21296,1022288
    byte AC7 21297,1022379
  } Bits;21298,1022470
} CAN4IDAR3STR;21299,1022480
#define CAN4IDAR3 21301,1022562
#define CAN4IDAR3_AC0 21302,1022618
#define CAN4IDAR3_AC1 21303,1022678
#define CAN4IDAR3_AC2 21304,1022738
#define CAN4IDAR3_AC3 21305,1022798
#define CAN4IDAR3_AC4 21306,1022858
#define CAN4IDAR3_AC5 21307,1022918
#define CAN4IDAR3_AC6 21308,1022978
#define CAN4IDAR3_AC7 21309,1023038
#define CAN4IDAR3_AC0_MASK 21311,1023099
#define CAN4IDAR3_AC1_MASK 21312,1023141
#define CAN4IDAR3_AC2_MASK 21313,1023183
#define CAN4IDAR3_AC3_MASK 21314,1023225
#define CAN4IDAR3_AC4_MASK 21315,1023267
#define CAN4IDAR3_AC5_MASK 21316,1023310
#define CAN4IDAR3_AC6_MASK 21317,1023353
#define CAN4IDAR3_AC7_MASK 21318,1023396
  byte Byte;21323,1023526
    byte AM0 21325,1023550
    byte AM1 21326,1023641
    byte AM2 21327,1023732
    byte AM3 21328,1023823
    byte AM4 21329,1023914
    byte AM5 21330,1024005
    byte AM6 21331,1024096
    byte AM7 21332,1024187
  } Bits;21333,1024278
} CAN4IDMR0STR;21334,1024288
#define CAN4IDMR0 21336,1024370
#define CAN4IDMR0_AM0 21337,1024426
#define CAN4IDMR0_AM1 21338,1024486
#define CAN4IDMR0_AM2 21339,1024546
#define CAN4IDMR0_AM3 21340,1024606
#define CAN4IDMR0_AM4 21341,1024666
#define CAN4IDMR0_AM5 21342,1024726
#define CAN4IDMR0_AM6 21343,1024786
#define CAN4IDMR0_AM7 21344,1024846
#define CAN4IDMR_ARR 21346,1024967
#define CAN4IDMR0_AM0_MASK 21348,1025039
#define CAN4IDMR0_AM1_MASK 21349,1025081
#define CAN4IDMR0_AM2_MASK 21350,1025123
#define CAN4IDMR0_AM3_MASK 21351,1025165
#define CAN4IDMR0_AM4_MASK 21352,1025207
#define CAN4IDMR0_AM5_MASK 21353,1025250
#define CAN4IDMR0_AM6_MASK 21354,1025293
#define CAN4IDMR0_AM7_MASK 21355,1025336
  byte Byte;21360,1025466
    byte AM0 21362,1025490
    byte AM1 21363,1025581
    byte AM2 21364,1025672
    byte AM3 21365,1025763
    byte AM4 21366,1025854
    byte AM5 21367,1025945
    byte AM6 21368,1026036
    byte AM7 21369,1026127
  } Bits;21370,1026218
} CAN4IDMR1STR;21371,1026228
#define CAN4IDMR1 21373,1026310
#define CAN4IDMR1_AM0 21374,1026366
#define CAN4IDMR1_AM1 21375,1026426
#define CAN4IDMR1_AM2 21376,1026486
#define CAN4IDMR1_AM3 21377,1026546
#define CAN4IDMR1_AM4 21378,1026606
#define CAN4IDMR1_AM5 21379,1026666
#define CAN4IDMR1_AM6 21380,1026726
#define CAN4IDMR1_AM7 21381,1026786
#define CAN4IDMR1_AM0_MASK 21383,1026847
#define CAN4IDMR1_AM1_MASK 21384,1026889
#define CAN4IDMR1_AM2_MASK 21385,1026931
#define CAN4IDMR1_AM3_MASK 21386,1026973
#define CAN4IDMR1_AM4_MASK 21387,1027015
#define CAN4IDMR1_AM5_MASK 21388,1027058
#define CAN4IDMR1_AM6_MASK 21389,1027101
#define CAN4IDMR1_AM7_MASK 21390,1027144
  byte Byte;21395,1027274
    byte AM0 21397,1027298
    byte AM1 21398,1027389
    byte AM2 21399,1027480
    byte AM3 21400,1027571
    byte AM4 21401,1027662
    byte AM5 21402,1027753
    byte AM6 21403,1027844
    byte AM7 21404,1027935
  } Bits;21405,1028026
} CAN4IDMR2STR;21406,1028036
#define CAN4IDMR2 21408,1028118
#define CAN4IDMR2_AM0 21409,1028174
#define CAN4IDMR2_AM1 21410,1028234
#define CAN4IDMR2_AM2 21411,1028294
#define CAN4IDMR2_AM3 21412,1028354
#define CAN4IDMR2_AM4 21413,1028414
#define CAN4IDMR2_AM5 21414,1028474
#define CAN4IDMR2_AM6 21415,1028534
#define CAN4IDMR2_AM7 21416,1028594
#define CAN4IDMR2_AM0_MASK 21418,1028655
#define CAN4IDMR2_AM1_MASK 21419,1028697
#define CAN4IDMR2_AM2_MASK 21420,1028739
#define CAN4IDMR2_AM3_MASK 21421,1028781
#define CAN4IDMR2_AM4_MASK 21422,1028823
#define CAN4IDMR2_AM5_MASK 21423,1028866
#define CAN4IDMR2_AM6_MASK 21424,1028909
#define CAN4IDMR2_AM7_MASK 21425,1028952
  byte Byte;21430,1029082
    byte AM0 21432,1029106
    byte AM1 21433,1029197
    byte AM2 21434,1029288
    byte AM3 21435,1029379
    byte AM4 21436,1029470
    byte AM5 21437,1029561
    byte AM6 21438,1029652
    byte AM7 21439,1029743
  } Bits;21440,1029834
} CAN4IDMR3STR;21441,1029844
#define CAN4IDMR3 21443,1029926
#define CAN4IDMR3_AM0 21444,1029982
#define CAN4IDMR3_AM1 21445,1030042
#define CAN4IDMR3_AM2 21446,1030102
#define CAN4IDMR3_AM3 21447,1030162
#define CAN4IDMR3_AM4 21448,1030222
#define CAN4IDMR3_AM5 21449,1030282
#define CAN4IDMR3_AM6 21450,1030342
#define CAN4IDMR3_AM7 21451,1030402
#define CAN4IDMR3_AM0_MASK 21453,1030463
#define CAN4IDMR3_AM1_MASK 21454,1030505
#define CAN4IDMR3_AM2_MASK 21455,1030547
#define CAN4IDMR3_AM3_MASK 21456,1030589
#define CAN4IDMR3_AM4_MASK 21457,1030631
#define CAN4IDMR3_AM5_MASK 21458,1030674
#define CAN4IDMR3_AM6_MASK 21459,1030717
#define CAN4IDMR3_AM7_MASK 21460,1030760
  byte Byte;21465,1030896
    byte AC0 21467,1030920
    byte AC1 21468,1031011
    byte AC2 21469,1031102
    byte AC3 21470,1031193
    byte AC4 21471,1031284
    byte AC5 21472,1031375
    byte AC6 21473,1031466
    byte AC7 21474,1031557
  } Bits;21475,1031648
} CAN4IDAR4STR;21476,1031658
#define CAN4IDAR4 21478,1031740
#define CAN4IDAR4_AC0 21479,1031796
#define CAN4IDAR4_AC1 21480,1031856
#define CAN4IDAR4_AC2 21481,1031916
#define CAN4IDAR4_AC3 21482,1031976
#define CAN4IDAR4_AC4 21483,1032036
#define CAN4IDAR4_AC5 21484,1032096
#define CAN4IDAR4_AC6 21485,1032156
#define CAN4IDAR4_AC7 21486,1032216
#define CAN4IDAR4_AC0_MASK 21488,1032277
#define CAN4IDAR4_AC1_MASK 21489,1032319
#define CAN4IDAR4_AC2_MASK 21490,1032361
#define CAN4IDAR4_AC3_MASK 21491,1032403
#define CAN4IDAR4_AC4_MASK 21492,1032445
#define CAN4IDAR4_AC5_MASK 21493,1032488
#define CAN4IDAR4_AC6_MASK 21494,1032531
#define CAN4IDAR4_AC7_MASK 21495,1032574
  byte Byte;21500,1032710
    byte AC0 21502,1032734
    byte AC1 21503,1032825
    byte AC2 21504,1032916
    byte AC3 21505,1033007
    byte AC4 21506,1033098
    byte AC5 21507,1033189
    byte AC6 21508,1033280
    byte AC7 21509,1033371
  } Bits;21510,1033462
} CAN4IDAR5STR;21511,1033472
#define CAN4IDAR5 21513,1033554
#define CAN4IDAR5_AC0 21514,1033610
#define CAN4IDAR5_AC1 21515,1033670
#define CAN4IDAR5_AC2 21516,1033730
#define CAN4IDAR5_AC3 21517,1033790
#define CAN4IDAR5_AC4 21518,1033850
#define CAN4IDAR5_AC5 21519,1033910
#define CAN4IDAR5_AC6 21520,1033970
#define CAN4IDAR5_AC7 21521,1034030
#define CAN4IDAR5_AC0_MASK 21523,1034091
#define CAN4IDAR5_AC1_MASK 21524,1034133
#define CAN4IDAR5_AC2_MASK 21525,1034175
#define CAN4IDAR5_AC3_MASK 21526,1034217
#define CAN4IDAR5_AC4_MASK 21527,1034259
#define CAN4IDAR5_AC5_MASK 21528,1034302
#define CAN4IDAR5_AC6_MASK 21529,1034345
#define CAN4IDAR5_AC7_MASK 21530,1034388
  byte Byte;21535,1034524
    byte AC0 21537,1034548
    byte AC1 21538,1034639
    byte AC2 21539,1034730
    byte AC3 21540,1034821
    byte AC4 21541,1034912
    byte AC5 21542,1035003
    byte AC6 21543,1035094
    byte AC7 21544,1035185
  } Bits;21545,1035276
} CAN4IDAR6STR;21546,1035286
#define CAN4IDAR6 21548,1035368
#define CAN4IDAR6_AC0 21549,1035424
#define CAN4IDAR6_AC1 21550,1035484
#define CAN4IDAR6_AC2 21551,1035544
#define CAN4IDAR6_AC3 21552,1035604
#define CAN4IDAR6_AC4 21553,1035664
#define CAN4IDAR6_AC5 21554,1035724
#define CAN4IDAR6_AC6 21555,1035784
#define CAN4IDAR6_AC7 21556,1035844
#define CAN4IDAR6_AC0_MASK 21558,1035905
#define CAN4IDAR6_AC1_MASK 21559,1035947
#define CAN4IDAR6_AC2_MASK 21560,1035989
#define CAN4IDAR6_AC3_MASK 21561,1036031
#define CAN4IDAR6_AC4_MASK 21562,1036073
#define CAN4IDAR6_AC5_MASK 21563,1036116
#define CAN4IDAR6_AC6_MASK 21564,1036159
#define CAN4IDAR6_AC7_MASK 21565,1036202
  byte Byte;21570,1036338
    byte AC0 21572,1036362
    byte AC1 21573,1036453
    byte AC2 21574,1036544
    byte AC3 21575,1036635
    byte AC4 21576,1036726
    byte AC5 21577,1036817
    byte AC6 21578,1036908
    byte AC7 21579,1036999
  } Bits;21580,1037090
} CAN4IDAR7STR;21581,1037100
#define CAN4IDAR7 21583,1037182
#define CAN4IDAR7_AC0 21584,1037238
#define CAN4IDAR7_AC1 21585,1037298
#define CAN4IDAR7_AC2 21586,1037358
#define CAN4IDAR7_AC3 21587,1037418
#define CAN4IDAR7_AC4 21588,1037478
#define CAN4IDAR7_AC5 21589,1037538
#define CAN4IDAR7_AC6 21590,1037598
#define CAN4IDAR7_AC7 21591,1037658
#define CAN4IDAR7_AC0_MASK 21593,1037719
#define CAN4IDAR7_AC1_MASK 21594,1037761
#define CAN4IDAR7_AC2_MASK 21595,1037803
#define CAN4IDAR7_AC3_MASK 21596,1037845
#define CAN4IDAR7_AC4_MASK 21597,1037887
#define CAN4IDAR7_AC5_MASK 21598,1037930
#define CAN4IDAR7_AC6_MASK 21599,1037973
#define CAN4IDAR7_AC7_MASK 21600,1038016
  byte Byte;21605,1038146
    byte AM0 21607,1038170
    byte AM1 21608,1038261
    byte AM2 21609,1038352
    byte AM3 21610,1038443
    byte AM4 21611,1038534
    byte AM5 21612,1038625
    byte AM6 21613,1038716
    byte AM7 21614,1038807
  } Bits;21615,1038898
} CAN4IDMR4STR;21616,1038908
#define CAN4IDMR4 21618,1038990
#define CAN4IDMR4_AM0 21619,1039046
#define CAN4IDMR4_AM1 21620,1039106
#define CAN4IDMR4_AM2 21621,1039166
#define CAN4IDMR4_AM3 21622,1039226
#define CAN4IDMR4_AM4 21623,1039286
#define CAN4IDMR4_AM5 21624,1039346
#define CAN4IDMR4_AM6 21625,1039406
#define CAN4IDMR4_AM7 21626,1039466
#define CAN4IDMR4_AM0_MASK 21628,1039527
#define CAN4IDMR4_AM1_MASK 21629,1039569
#define CAN4IDMR4_AM2_MASK 21630,1039611
#define CAN4IDMR4_AM3_MASK 21631,1039653
#define CAN4IDMR4_AM4_MASK 21632,1039695
#define CAN4IDMR4_AM5_MASK 21633,1039738
#define CAN4IDMR4_AM6_MASK 21634,1039781
#define CAN4IDMR4_AM7_MASK 21635,1039824
  byte Byte;21640,1039954
    byte AM0 21642,1039978
    byte AM1 21643,1040069
    byte AM2 21644,1040160
    byte AM3 21645,1040251
    byte AM4 21646,1040342
    byte AM5 21647,1040433
    byte AM6 21648,1040524
    byte AM7 21649,1040615
  } Bits;21650,1040706
} CAN4IDMR5STR;21651,1040716
#define CAN4IDMR5 21653,1040798
#define CAN4IDMR5_AM0 21654,1040854
#define CAN4IDMR5_AM1 21655,1040914
#define CAN4IDMR5_AM2 21656,1040974
#define CAN4IDMR5_AM3 21657,1041034
#define CAN4IDMR5_AM4 21658,1041094
#define CAN4IDMR5_AM5 21659,1041154
#define CAN4IDMR5_AM6 21660,1041214
#define CAN4IDMR5_AM7 21661,1041274
#define CAN4IDMR5_AM0_MASK 21663,1041335
#define CAN4IDMR5_AM1_MASK 21664,1041377
#define CAN4IDMR5_AM2_MASK 21665,1041419
#define CAN4IDMR5_AM3_MASK 21666,1041461
#define CAN4IDMR5_AM4_MASK 21667,1041503
#define CAN4IDMR5_AM5_MASK 21668,1041546
#define CAN4IDMR5_AM6_MASK 21669,1041589
#define CAN4IDMR5_AM7_MASK 21670,1041632
  byte Byte;21675,1041762
    byte AM0 21677,1041786
    byte AM1 21678,1041877
    byte AM2 21679,1041968
    byte AM3 21680,1042059
    byte AM4 21681,1042150
    byte AM5 21682,1042241
    byte AM6 21683,1042332
    byte AM7 21684,1042423
  } Bits;21685,1042514
} CAN4IDMR6STR;21686,1042524
#define CAN4IDMR6 21688,1042606
#define CAN4IDMR6_AM0 21689,1042662
#define CAN4IDMR6_AM1 21690,1042722
#define CAN4IDMR6_AM2 21691,1042782
#define CAN4IDMR6_AM3 21692,1042842
#define CAN4IDMR6_AM4 21693,1042902
#define CAN4IDMR6_AM5 21694,1042962
#define CAN4IDMR6_AM6 21695,1043022
#define CAN4IDMR6_AM7 21696,1043082
#define CAN4IDMR6_AM0_MASK 21698,1043143
#define CAN4IDMR6_AM1_MASK 21699,1043185
#define CAN4IDMR6_AM2_MASK 21700,1043227
#define CAN4IDMR6_AM3_MASK 21701,1043269
#define CAN4IDMR6_AM4_MASK 21702,1043311
#define CAN4IDMR6_AM5_MASK 21703,1043354
#define CAN4IDMR6_AM6_MASK 21704,1043397
#define CAN4IDMR6_AM7_MASK 21705,1043440
  byte Byte;21710,1043570
    byte AM0 21712,1043594
    byte AM1 21713,1043685
    byte AM2 21714,1043776
    byte AM3 21715,1043867
    byte AM4 21716,1043958
    byte AM5 21717,1044049
    byte AM6 21718,1044140
    byte AM7 21719,1044231
  } Bits;21720,1044322
} CAN4IDMR7STR;21721,1044332
#define CAN4IDMR7 21723,1044414
#define CAN4IDMR7_AM0 21724,1044470
#define CAN4IDMR7_AM1 21725,1044530
#define CAN4IDMR7_AM2 21726,1044590
#define CAN4IDMR7_AM3 21727,1044650
#define CAN4IDMR7_AM4 21728,1044710
#define CAN4IDMR7_AM5 21729,1044770
#define CAN4IDMR7_AM6 21730,1044830
#define CAN4IDMR7_AM7 21731,1044890
#define CAN4IDMR7_AM0_MASK 21733,1044951
#define CAN4IDMR7_AM1_MASK 21734,1044993
#define CAN4IDMR7_AM2_MASK 21735,1045035
#define CAN4IDMR7_AM3_MASK 21736,1045077
#define CAN4IDMR7_AM4_MASK 21737,1045119
#define CAN4IDMR7_AM5_MASK 21738,1045162
#define CAN4IDMR7_AM6_MASK 21739,1045205
#define CAN4IDMR7_AM7_MASK 21740,1045248
  byte Byte;21745,1045382
    byte ID21 21747,1045406
    byte ID22 21748,1045509
    byte ID23 21749,1045612
    byte ID24 21750,1045715
    byte ID25 21751,1045818
    byte ID26 21752,1045921
    byte ID27 21753,1046024
    byte ID28 21754,1046127
  } Bits;21755,1046230
} CAN4RXIDR0STR;21756,1046240
#define CAN4RXIDR0 21758,1046325
#define CAN4RXIDR0_ID21 21759,1046382
#define CAN4RXIDR0_ID22 21760,1046444
#define CAN4RXIDR0_ID23 21761,1046506
#define CAN4RXIDR0_ID24 21762,1046568
#define CAN4RXIDR0_ID25 21763,1046630
#define CAN4RXIDR0_ID26 21764,1046692
#define CAN4RXIDR0_ID27 21765,1046754
#define CAN4RXIDR0_ID28 21766,1046816
#define CAN4RXIDR_ARR 21768,1046941
#define CAN4RXIDR0_ID21_MASK 21770,1047014
#define CAN4RXIDR0_ID22_MASK 21771,1047056
#define CAN4RXIDR0_ID23_MASK 21772,1047098
#define CAN4RXIDR0_ID24_MASK 21773,1047140
#define CAN4RXIDR0_ID25_MASK 21774,1047182
#define CAN4RXIDR0_ID26_MASK 21775,1047225
#define CAN4RXIDR0_ID27_MASK 21776,1047268
#define CAN4RXIDR0_ID28_MASK 21777,1047311
  byte Byte;21782,1047445
    byte ID15 21784,1047469
    byte ID16 21785,1047572
    byte ID17 21786,1047675
    byte IDE 21787,1047778
    byte SRR 21788,1047859
    byte ID18 21789,1047954
    byte ID19 21790,1048057
    byte ID20 21791,1048160
  } Bits;21792,1048263
    byte grpID_15 21794,1048284
    byte 21795,1048306
    byte 21796,1048327
    byte grpID_18 21797,1048348
  } MergedBits;21798,1048370
} CAN4RXIDR1STR;21799,1048386
#define CAN4RXIDR1 21801,1048471
#define CAN4RXIDR1_ID15 21802,1048528
#define CAN4RXIDR1_ID16 21803,1048590
#define CAN4RXIDR1_ID17 21804,1048652
#define CAN4RXIDR1_IDE 21805,1048714
#define CAN4RXIDR1_SRR 21806,1048775
#define CAN4RXIDR1_ID18 21807,1048836
#define CAN4RXIDR1_ID19 21808,1048898
#define CAN4RXIDR1_ID20 21809,1048960
#define CAN4RXIDR1_ID_15 21810,1049022
#define CAN4RXIDR1_ID_18 21811,1049094
#define CAN4RXIDR1_ID 21812,1049166
#define CAN4RXIDR1_ID15_MASK 21814,1049224
#define CAN4RXIDR1_ID16_MASK 21815,1049266
#define CAN4RXIDR1_ID17_MASK 21816,1049308
#define CAN4RXIDR1_IDE_MASK 21817,1049350
#define CAN4RXIDR1_SRR_MASK 21818,1049392
#define CAN4RXIDR1_ID18_MASK 21819,1049435
#define CAN4RXIDR1_ID19_MASK 21820,1049478
#define CAN4RXIDR1_ID20_MASK 21821,1049521
#define CAN4RXIDR1_ID_15_MASK 21822,1049565
#define CAN4RXIDR1_ID_15_BITNUM 21823,1049607
#define CAN4RXIDR1_ID_18_MASK 21824,1049649
#define CAN4RXIDR1_ID_18_BITNUM 21825,1049693
  byte Byte;21830,1049825
    byte ID7 21832,1049849
    byte ID8 21833,1049951
    byte ID9 21834,1050053
    byte ID10 21835,1050155
    byte ID11 21836,1050258
    byte ID12 21837,1050361
    byte ID13 21838,1050464
    byte ID14 21839,1050567
  } Bits;21840,1050670
} CAN4RXIDR2STR;21841,1050680
#define CAN4RXIDR2 21843,1050765
#define CAN4RXIDR2_ID7 21844,1050822
#define CAN4RXIDR2_ID8 21845,1050883
#define CAN4RXIDR2_ID9 21846,1050944
#define CAN4RXIDR2_ID10 21847,1051005
#define CAN4RXIDR2_ID11 21848,1051067
#define CAN4RXIDR2_ID12 21849,1051129
#define CAN4RXIDR2_ID13 21850,1051191
#define CAN4RXIDR2_ID14 21851,1051253
#define CAN4RXIDR2_ID7_MASK 21853,1051316
#define CAN4RXIDR2_ID8_MASK 21854,1051358
#define CAN4RXIDR2_ID9_MASK 21855,1051400
#define CAN4RXIDR2_ID10_MASK 21856,1051442
#define CAN4RXIDR2_ID11_MASK 21857,1051484
#define CAN4RXIDR2_ID12_MASK 21858,1051527
#define CAN4RXIDR2_ID13_MASK 21859,1051570
#define CAN4RXIDR2_ID14_MASK 21860,1051613
  byte Byte;21865,1051747
    byte RTR 21867,1051771
    byte ID0 21868,1051868
    byte ID1 21869,1051970
    byte ID2 21870,1052072
    byte ID3 21871,1052174
    byte ID4 21872,1052276
    byte ID5 21873,1052378
    byte ID6 21874,1052480
  } Bits;21875,1052582
    byte 21877,1052603
    byte grpID 21878,1052624
  } MergedBits;21879,1052645
} CAN4RXIDR3STR;21880,1052661
#define CAN4RXIDR3 21882,1052746
#define CAN4RXIDR3_RTR 21883,1052803
#define CAN4RXIDR3_ID0 21884,1052864
#define CAN4RXIDR3_ID1 21885,1052925
#define CAN4RXIDR3_ID2 21886,1052986
#define CAN4RXIDR3_ID3 21887,1053047
#define CAN4RXIDR3_ID4 21888,1053108
#define CAN4RXIDR3_ID5 21889,1053169
#define CAN4RXIDR3_ID6 21890,1053230
#define CAN4RXIDR3_ID 21891,1053291
#define CAN4RXIDR3_RTR_MASK 21893,1053361
#define CAN4RXIDR3_ID0_MASK 21894,1053403
#define CAN4RXIDR3_ID1_MASK 21895,1053445
#define CAN4RXIDR3_ID2_MASK 21896,1053487
#define CAN4RXIDR3_ID3_MASK 21897,1053529
#define CAN4RXIDR3_ID4_MASK 21898,1053572
#define CAN4RXIDR3_ID5_MASK 21899,1053615
#define CAN4RXIDR3_ID6_MASK 21900,1053658
#define CAN4RXIDR3_ID_MASK 21901,1053702
#define CAN4RXIDR3_ID_BITNUM 21902,1053746
  byte Byte;21907,1053880
    byte DB0 21909,1053904
    byte DB1 21910,1053984
    byte DB2 21911,1054064
    byte DB3 21912,1054144
    byte DB4 21913,1054224
    byte DB5 21914,1054304
    byte DB6 21915,1054384
    byte DB7 21916,1054464
  } Bits;21917,1054544
} CAN4RXDSR0STR;21918,1054554
#define CAN4RXDSR0 21920,1054639
#define CAN4RXDSR0_DB0 21921,1054696
#define CAN4RXDSR0_DB1 21922,1054757
#define CAN4RXDSR0_DB2 21923,1054818
#define CAN4RXDSR0_DB3 21924,1054879
#define CAN4RXDSR0_DB4 21925,1054940
#define CAN4RXDSR0_DB5 21926,1055001
#define CAN4RXDSR0_DB6 21927,1055062
#define CAN4RXDSR0_DB7 21928,1055123
#define CAN4RXDSR_ARR 21930,1055247
#define CAN4RXDSR0_DB0_MASK 21932,1055320
#define CAN4RXDSR0_DB1_MASK 21933,1055362
#define CAN4RXDSR0_DB2_MASK 21934,1055404
#define CAN4RXDSR0_DB3_MASK 21935,1055446
#define CAN4RXDSR0_DB4_MASK 21936,1055488
#define CAN4RXDSR0_DB5_MASK 21937,1055531
#define CAN4RXDSR0_DB6_MASK 21938,1055574
#define CAN4RXDSR0_DB7_MASK 21939,1055617
  byte Byte;21944,1055753
    byte DB0 21946,1055777
    byte DB1 21947,1055857
    byte DB2 21948,1055937
    byte DB3 21949,1056017
    byte DB4 21950,1056097
    byte DB5 21951,1056177
    byte DB6 21952,1056257
    byte DB7 21953,1056337
  } Bits;21954,1056417
} CAN4RXDSR1STR;21955,1056427
#define CAN4RXDSR1 21957,1056512
#define CAN4RXDSR1_DB0 21958,1056569
#define CAN4RXDSR1_DB1 21959,1056630
#define CAN4RXDSR1_DB2 21960,1056691
#define CAN4RXDSR1_DB3 21961,1056752
#define CAN4RXDSR1_DB4 21962,1056813
#define CAN4RXDSR1_DB5 21963,1056874
#define CAN4RXDSR1_DB6 21964,1056935
#define CAN4RXDSR1_DB7 21965,1056996
#define CAN4RXDSR1_DB0_MASK 21967,1057058
#define CAN4RXDSR1_DB1_MASK 21968,1057100
#define CAN4RXDSR1_DB2_MASK 21969,1057142
#define CAN4RXDSR1_DB3_MASK 21970,1057184
#define CAN4RXDSR1_DB4_MASK 21971,1057226
#define CAN4RXDSR1_DB5_MASK 21972,1057269
#define CAN4RXDSR1_DB6_MASK 21973,1057312
#define CAN4RXDSR1_DB7_MASK 21974,1057355
  byte Byte;21979,1057491
    byte DB0 21981,1057515
    byte DB1 21982,1057595
    byte DB2 21983,1057675
    byte DB3 21984,1057755
    byte DB4 21985,1057835
    byte DB5 21986,1057915
    byte DB6 21987,1057995
    byte DB7 21988,1058075
  } Bits;21989,1058155
} CAN4RXDSR2STR;21990,1058165
#define CAN4RXDSR2 21992,1058250
#define CAN4RXDSR2_DB0 21993,1058307
#define CAN4RXDSR2_DB1 21994,1058368
#define CAN4RXDSR2_DB2 21995,1058429
#define CAN4RXDSR2_DB3 21996,1058490
#define CAN4RXDSR2_DB4 21997,1058551
#define CAN4RXDSR2_DB5 21998,1058612
#define CAN4RXDSR2_DB6 21999,1058673
#define CAN4RXDSR2_DB7 22000,1058734
#define CAN4RXDSR2_DB0_MASK 22002,1058796
#define CAN4RXDSR2_DB1_MASK 22003,1058838
#define CAN4RXDSR2_DB2_MASK 22004,1058880
#define CAN4RXDSR2_DB3_MASK 22005,1058922
#define CAN4RXDSR2_DB4_MASK 22006,1058964
#define CAN4RXDSR2_DB5_MASK 22007,1059007
#define CAN4RXDSR2_DB6_MASK 22008,1059050
#define CAN4RXDSR2_DB7_MASK 22009,1059093
  byte Byte;22014,1059229
    byte DB0 22016,1059253
    byte DB1 22017,1059333
    byte DB2 22018,1059413
    byte DB3 22019,1059493
    byte DB4 22020,1059573
    byte DB5 22021,1059653
    byte DB6 22022,1059733
    byte DB7 22023,1059813
  } Bits;22024,1059893
} CAN4RXDSR3STR;22025,1059903
#define CAN4RXDSR3 22027,1059988
#define CAN4RXDSR3_DB0 22028,1060045
#define CAN4RXDSR3_DB1 22029,1060106
#define CAN4RXDSR3_DB2 22030,1060167
#define CAN4RXDSR3_DB3 22031,1060228
#define CAN4RXDSR3_DB4 22032,1060289
#define CAN4RXDSR3_DB5 22033,1060350
#define CAN4RXDSR3_DB6 22034,1060411
#define CAN4RXDSR3_DB7 22035,1060472
#define CAN4RXDSR3_DB0_MASK 22037,1060534
#define CAN4RXDSR3_DB1_MASK 22038,1060576
#define CAN4RXDSR3_DB2_MASK 22039,1060618
#define CAN4RXDSR3_DB3_MASK 22040,1060660
#define CAN4RXDSR3_DB4_MASK 22041,1060702
#define CAN4RXDSR3_DB5_MASK 22042,1060745
#define CAN4RXDSR3_DB6_MASK 22043,1060788
#define CAN4RXDSR3_DB7_MASK 22044,1060831
  byte Byte;22049,1060967
    byte DB0 22051,1060991
    byte DB1 22052,1061071
    byte DB2 22053,1061151
    byte DB3 22054,1061231
    byte DB4 22055,1061311
    byte DB5 22056,1061391
    byte DB6 22057,1061471
    byte DB7 22058,1061551
  } Bits;22059,1061631
} CAN4RXDSR4STR;22060,1061641
#define CAN4RXDSR4 22062,1061726
#define CAN4RXDSR4_DB0 22063,1061783
#define CAN4RXDSR4_DB1 22064,1061844
#define CAN4RXDSR4_DB2 22065,1061905
#define CAN4RXDSR4_DB3 22066,1061966
#define CAN4RXDSR4_DB4 22067,1062027
#define CAN4RXDSR4_DB5 22068,1062088
#define CAN4RXDSR4_DB6 22069,1062149
#define CAN4RXDSR4_DB7 22070,1062210
#define CAN4RXDSR4_DB0_MASK 22072,1062272
#define CAN4RXDSR4_DB1_MASK 22073,1062314
#define CAN4RXDSR4_DB2_MASK 22074,1062356
#define CAN4RXDSR4_DB3_MASK 22075,1062398
#define CAN4RXDSR4_DB4_MASK 22076,1062440
#define CAN4RXDSR4_DB5_MASK 22077,1062483
#define CAN4RXDSR4_DB6_MASK 22078,1062526
#define CAN4RXDSR4_DB7_MASK 22079,1062569
  byte Byte;22084,1062705
    byte DB0 22086,1062729
    byte DB1 22087,1062809
    byte DB2 22088,1062889
    byte DB3 22089,1062969
    byte DB4 22090,1063049
    byte DB5 22091,1063129
    byte DB6 22092,1063209
    byte DB7 22093,1063289
  } Bits;22094,1063369
} CAN4RXDSR5STR;22095,1063379
#define CAN4RXDSR5 22097,1063464
#define CAN4RXDSR5_DB0 22098,1063521
#define CAN4RXDSR5_DB1 22099,1063582
#define CAN4RXDSR5_DB2 22100,1063643
#define CAN4RXDSR5_DB3 22101,1063704
#define CAN4RXDSR5_DB4 22102,1063765
#define CAN4RXDSR5_DB5 22103,1063826
#define CAN4RXDSR5_DB6 22104,1063887
#define CAN4RXDSR5_DB7 22105,1063948
#define CAN4RXDSR5_DB0_MASK 22107,1064010
#define CAN4RXDSR5_DB1_MASK 22108,1064052
#define CAN4RXDSR5_DB2_MASK 22109,1064094
#define CAN4RXDSR5_DB3_MASK 22110,1064136
#define CAN4RXDSR5_DB4_MASK 22111,1064178
#define CAN4RXDSR5_DB5_MASK 22112,1064221
#define CAN4RXDSR5_DB6_MASK 22113,1064264
#define CAN4RXDSR5_DB7_MASK 22114,1064307
  byte Byte;22119,1064443
    byte DB0 22121,1064467
    byte DB1 22122,1064547
    byte DB2 22123,1064627
    byte DB3 22124,1064707
    byte DB4 22125,1064787
    byte DB5 22126,1064867
    byte DB6 22127,1064947
    byte DB7 22128,1065027
  } Bits;22129,1065107
} CAN4RXDSR6STR;22130,1065117
#define CAN4RXDSR6 22132,1065202
#define CAN4RXDSR6_DB0 22133,1065259
#define CAN4RXDSR6_DB1 22134,1065320
#define CAN4RXDSR6_DB2 22135,1065381
#define CAN4RXDSR6_DB3 22136,1065442
#define CAN4RXDSR6_DB4 22137,1065503
#define CAN4RXDSR6_DB5 22138,1065564
#define CAN4RXDSR6_DB6 22139,1065625
#define CAN4RXDSR6_DB7 22140,1065686
#define CAN4RXDSR6_DB0_MASK 22142,1065748
#define CAN4RXDSR6_DB1_MASK 22143,1065790
#define CAN4RXDSR6_DB2_MASK 22144,1065832
#define CAN4RXDSR6_DB3_MASK 22145,1065874
#define CAN4RXDSR6_DB4_MASK 22146,1065916
#define CAN4RXDSR6_DB5_MASK 22147,1065959
#define CAN4RXDSR6_DB6_MASK 22148,1066002
#define CAN4RXDSR6_DB7_MASK 22149,1066045
  byte Byte;22154,1066181
    byte DB0 22156,1066205
    byte DB1 22157,1066285
    byte DB2 22158,1066365
    byte DB3 22159,1066445
    byte DB4 22160,1066525
    byte DB5 22161,1066605
    byte DB6 22162,1066685
    byte DB7 22163,1066765
  } Bits;22164,1066845
} CAN4RXDSR7STR;22165,1066855
#define CAN4RXDSR7 22167,1066940
#define CAN4RXDSR7_DB0 22168,1066997
#define CAN4RXDSR7_DB1 22169,1067058
#define CAN4RXDSR7_DB2 22170,1067119
#define CAN4RXDSR7_DB3 22171,1067180
#define CAN4RXDSR7_DB4 22172,1067241
#define CAN4RXDSR7_DB5 22173,1067302
#define CAN4RXDSR7_DB6 22174,1067363
#define CAN4RXDSR7_DB7 22175,1067424
#define CAN4RXDSR7_DB0_MASK 22177,1067486
#define CAN4RXDSR7_DB1_MASK 22178,1067528
#define CAN4RXDSR7_DB2_MASK 22179,1067570
#define CAN4RXDSR7_DB3_MASK 22180,1067612
#define CAN4RXDSR7_DB4_MASK 22181,1067654
#define CAN4RXDSR7_DB5_MASK 22182,1067697
#define CAN4RXDSR7_DB6_MASK 22183,1067740
#define CAN4RXDSR7_DB7_MASK 22184,1067783
  byte Byte;22189,1067915
    byte DLC0 22191,1067939
    byte DLC1 22192,1068031
    byte DLC2 22193,1068123
    byte DLC3 22194,1068215
    byte 22195,1068307
    byte 22196,1068333
    byte 22197,1068359
    byte 22198,1068385
  } Bits;22199,1068411
    byte grpDLC 22201,1068432
    byte 22202,1068453
    byte 22203,1068474
    byte 22204,1068495
    byte 22205,1068516
  } MergedBits;22206,1068537
} CAN4RXDLRSTR;22207,1068553
#define CAN4RXDLR 22209,1068635
#define CAN4RXDLR_DLC0 22210,1068691
#define CAN4RXDLR_DLC1 22211,1068752
#define CAN4RXDLR_DLC2 22212,1068813
#define CAN4RXDLR_DLC3 22213,1068874
#define CAN4RXDLR_DLC 22214,1068935
#define CAN4RXDLR_DLC0_MASK 22216,1069005
#define CAN4RXDLR_DLC1_MASK 22217,1069047
#define CAN4RXDLR_DLC2_MASK 22218,1069089
#define CAN4RXDLR_DLC3_MASK 22219,1069131
#define CAN4RXDLR_DLC_MASK 22220,1069173
#define CAN4RXDLR_DLC_BITNUM 22221,1069216
  word Word;22226,1069346
      byte Byte;22231,1069493
        byte TSR8 22233,1069525
        byte TSR9 22234,1069615
        byte TSR10 22235,1069705
        byte TSR11 22236,1069796
        byte TSR12 22237,1069887
        byte TSR13 22238,1069978
        byte TSR14 22239,1070069
        byte TSR15 22240,1070160
      } Bits;22241,1070251
    } CAN4RXTSRHSTR;22242,1070265
    #define CAN4RXTSRH 22243,1070286
    #define CAN4RXTSRH_TSR8 22244,1070368
    #define CAN4RXTSRH_TSR9 22245,1070455
    #define CAN4RXTSRH_TSR10 22246,1070542
    #define CAN4RXTSRH_TSR11 22247,1070630
    #define CAN4RXTSRH_TSR12 22248,1070718
    #define CAN4RXTSRH_TSR13 22249,1070806
    #define CAN4RXTSRH_TSR14 22250,1070894
    #define CAN4RXTSRH_TSR15 22251,1070982
    #define CAN4RXTSRH_TSR8_MASK 22253,1071075
    #define CAN4RXTSRH_TSR9_MASK 22254,1071117
    #define CAN4RXTSRH_TSR10_MASK 22255,1071159
    #define CAN4RXTSRH_TSR11_MASK 22256,1071201
    #define CAN4RXTSRH_TSR12_MASK 22257,1071243
    #define CAN4RXTSRH_TSR13_MASK 22258,1071286
    #define CAN4RXTSRH_TSR14_MASK 22259,1071329
    #define CAN4RXTSRH_TSR15_MASK 22260,1071372
      byte Byte;22265,1071513
        byte TSR0 22267,1071545
        byte TSR1 22268,1071635
        byte TSR2 22269,1071725
        byte TSR3 22270,1071815
        byte TSR4 22271,1071905
        byte TSR5 22272,1071995
        byte TSR6 22273,1072085
        byte TSR7 22274,1072175
      } Bits;22275,1072265
    } CAN4RXTSRLSTR;22276,1072279
    #define CAN4RXTSRL 22277,1072300
    #define CAN4RXTSRL_TSR0 22278,1072382
    #define CAN4RXTSRL_TSR1 22279,1072469
    #define CAN4RXTSRL_TSR2 22280,1072556
    #define CAN4RXTSRL_TSR3 22281,1072643
    #define CAN4RXTSRL_TSR4 22282,1072730
    #define CAN4RXTSRL_TSR5 22283,1072817
    #define CAN4RXTSRL_TSR6 22284,1072904
    #define CAN4RXTSRL_TSR7 22285,1072991
    #define CAN4RXTSRL_TSR0_MASK 22287,1073083
    #define CAN4RXTSRL_TSR1_MASK 22288,1073125
    #define CAN4RXTSRL_TSR2_MASK 22289,1073167
    #define CAN4RXTSRL_TSR3_MASK 22290,1073209
    #define CAN4RXTSRL_TSR4_MASK 22291,1073251
    #define CAN4RXTSRL_TSR5_MASK 22292,1073294
    #define CAN4RXTSRL_TSR6_MASK 22293,1073337
    #define CAN4RXTSRL_TSR7_MASK 22294,1073380
  } Overlap_STR;22296,1073429
    word TSR0 22299,1073458
    word TSR1 22300,1073544
    word TSR2 22301,1073630
    word TSR3 22302,1073716
    word TSR4 22303,1073802
    word TSR5 22304,1073888
    word TSR6 22305,1073974
    word TSR7 22306,1074060
    word TSR8 22307,1074146
    word TSR9 22308,1074232
    word TSR10 22309,1074318
    word TSR11 22310,1074405
    word TSR12 22311,1074492
    word TSR13 22312,1074579
    word TSR14 22313,1074666
    word TSR15 22314,1074753
  } Bits;22315,1074840
} CAN4RXTSRSTR;22316,1074850
#define CAN4RXTSR 22318,1074932
#define CAN4RXTSR_TSR0 22319,1074988
#define CAN4RXTSR_TSR1 22320,1075049
#define CAN4RXTSR_TSR2 22321,1075110
#define CAN4RXTSR_TSR3 22322,1075171
#define CAN4RXTSR_TSR4 22323,1075232
#define CAN4RXTSR_TSR5 22324,1075293
#define CAN4RXTSR_TSR6 22325,1075354
#define CAN4RXTSR_TSR7 22326,1075415
#define CAN4RXTSR_TSR8 22327,1075476
#define CAN4RXTSR_TSR9 22328,1075537
#define CAN4RXTSR_TSR10 22329,1075598
#define CAN4RXTSR_TSR11 22330,1075660
#define CAN4RXTSR_TSR12 22331,1075722
#define CAN4RXTSR_TSR13 22332,1075784
#define CAN4RXTSR_TSR14 22333,1075846
#define CAN4RXTSR_TSR15 22334,1075908
#define CAN4RXTSR_TSR0_MASK 22336,1075971
#define CAN4RXTSR_TSR1_MASK 22337,1076013
#define CAN4RXTSR_TSR2_MASK 22338,1076055
#define CAN4RXTSR_TSR3_MASK 22339,1076097
#define CAN4RXTSR_TSR4_MASK 22340,1076139
#define CAN4RXTSR_TSR5_MASK 22341,1076182
#define CAN4RXTSR_TSR6_MASK 22342,1076225
#define CAN4RXTSR_TSR7_MASK 22343,1076268
#define CAN4RXTSR_TSR8_MASK 22344,1076312
#define CAN4RXTSR_TSR9_MASK 22345,1076356
#define CAN4RXTSR_TSR10_MASK 22346,1076400
#define CAN4RXTSR_TSR11_MASK 22347,1076445
#define CAN4RXTSR_TSR12_MASK 22348,1076490
#define CAN4RXTSR_TSR13_MASK 22349,1076535
#define CAN4RXTSR_TSR14_MASK 22350,1076580
#define CAN4RXTSR_TSR15_MASK 22351,1076626
  byte Byte;22356,1076763
    byte ID21 22358,1076787
    byte ID22 22359,1076890
    byte ID23 22360,1076993
    byte ID24 22361,1077096
    byte ID25 22362,1077199
    byte ID26 22363,1077302
    byte ID27 22364,1077405
    byte ID28 22365,1077508
  } Bits;22366,1077611
} CAN4TXIDR0STR;22367,1077621
#define CAN4TXIDR0 22369,1077706
#define CAN4TXIDR0_ID21 22370,1077763
#define CAN4TXIDR0_ID22 22371,1077825
#define CAN4TXIDR0_ID23 22372,1077887
#define CAN4TXIDR0_ID24 22373,1077949
#define CAN4TXIDR0_ID25 22374,1078011
#define CAN4TXIDR0_ID26 22375,1078073
#define CAN4TXIDR0_ID27 22376,1078135
#define CAN4TXIDR0_ID28 22377,1078197
#define CAN4TXIDR_ARR 22379,1078322
#define CAN4TXIDR0_ID21_MASK 22381,1078395
#define CAN4TXIDR0_ID22_MASK 22382,1078437
#define CAN4TXIDR0_ID23_MASK 22383,1078479
#define CAN4TXIDR0_ID24_MASK 22384,1078521
#define CAN4TXIDR0_ID25_MASK 22385,1078563
#define CAN4TXIDR0_ID26_MASK 22386,1078606
#define CAN4TXIDR0_ID27_MASK 22387,1078649
#define CAN4TXIDR0_ID28_MASK 22388,1078692
  byte Byte;22393,1078827
    byte ID15 22395,1078851
    byte ID16 22396,1078954
    byte ID17 22397,1079057
    byte IDE 22398,1079160
    byte SRR 22399,1079241
    byte ID18 22400,1079336
    byte ID19 22401,1079439
    byte ID20 22402,1079542
  } Bits;22403,1079645
    byte grpID_15 22405,1079666
    byte 22406,1079688
    byte 22407,1079709
    byte grpID_18 22408,1079730
  } MergedBits;22409,1079752
} CAN4TXIDR1STR;22410,1079768
#define CAN4TXIDR1 22412,1079853
#define CAN4TXIDR1_ID15 22413,1079910
#define CAN4TXIDR1_ID16 22414,1079972
#define CAN4TXIDR1_ID17 22415,1080034
#define CAN4TXIDR1_IDE 22416,1080096
#define CAN4TXIDR1_SRR 22417,1080157
#define CAN4TXIDR1_ID18 22418,1080218
#define CAN4TXIDR1_ID19 22419,1080280
#define CAN4TXIDR1_ID20 22420,1080342
#define CAN4TXIDR1_ID_15 22421,1080404
#define CAN4TXIDR1_ID_18 22422,1080476
#define CAN4TXIDR1_ID 22423,1080548
#define CAN4TXIDR1_ID15_MASK 22425,1080606
#define CAN4TXIDR1_ID16_MASK 22426,1080648
#define CAN4TXIDR1_ID17_MASK 22427,1080690
#define CAN4TXIDR1_IDE_MASK 22428,1080732
#define CAN4TXIDR1_SRR_MASK 22429,1080774
#define CAN4TXIDR1_ID18_MASK 22430,1080817
#define CAN4TXIDR1_ID19_MASK 22431,1080860
#define CAN4TXIDR1_ID20_MASK 22432,1080903
#define CAN4TXIDR1_ID_15_MASK 22433,1080947
#define CAN4TXIDR1_ID_15_BITNUM 22434,1080989
#define CAN4TXIDR1_ID_18_MASK 22435,1081031
#define CAN4TXIDR1_ID_18_BITNUM 22436,1081075
  byte Byte;22441,1081208
    byte ID7 22443,1081232
    byte ID8 22444,1081334
    byte ID9 22445,1081436
    byte ID10 22446,1081538
    byte ID11 22447,1081641
    byte ID12 22448,1081744
    byte ID13 22449,1081847
    byte ID14 22450,1081950
  } Bits;22451,1082053
} CAN4TXIDR2STR;22452,1082063
#define CAN4TXIDR2 22454,1082148
#define CAN4TXIDR2_ID7 22455,1082205
#define CAN4TXIDR2_ID8 22456,1082266
#define CAN4TXIDR2_ID9 22457,1082327
#define CAN4TXIDR2_ID10 22458,1082388
#define CAN4TXIDR2_ID11 22459,1082450
#define CAN4TXIDR2_ID12 22460,1082512
#define CAN4TXIDR2_ID13 22461,1082574
#define CAN4TXIDR2_ID14 22462,1082636
#define CAN4TXIDR2_ID7_MASK 22464,1082699
#define CAN4TXIDR2_ID8_MASK 22465,1082741
#define CAN4TXIDR2_ID9_MASK 22466,1082783
#define CAN4TXIDR2_ID10_MASK 22467,1082825
#define CAN4TXIDR2_ID11_MASK 22468,1082867
#define CAN4TXIDR2_ID12_MASK 22469,1082910
#define CAN4TXIDR2_ID13_MASK 22470,1082953
#define CAN4TXIDR2_ID14_MASK 22471,1082996
  byte Byte;22476,1083131
    byte RTR 22478,1083155
    byte ID0 22479,1083252
    byte ID1 22480,1083354
    byte ID2 22481,1083456
    byte ID3 22482,1083558
    byte ID4 22483,1083660
    byte ID5 22484,1083762
    byte ID6 22485,1083864
  } Bits;22486,1083966
    byte 22488,1083987
    byte grpID 22489,1084008
  } MergedBits;22490,1084029
} CAN4TXIDR3STR;22491,1084045
#define CAN4TXIDR3 22493,1084130
#define CAN4TXIDR3_RTR 22494,1084187
#define CAN4TXIDR3_ID0 22495,1084248
#define CAN4TXIDR3_ID1 22496,1084309
#define CAN4TXIDR3_ID2 22497,1084370
#define CAN4TXIDR3_ID3 22498,1084431
#define CAN4TXIDR3_ID4 22499,1084492
#define CAN4TXIDR3_ID5 22500,1084553
#define CAN4TXIDR3_ID6 22501,1084614
#define CAN4TXIDR3_ID 22502,1084675
#define CAN4TXIDR3_RTR_MASK 22504,1084745
#define CAN4TXIDR3_ID0_MASK 22505,1084787
#define CAN4TXIDR3_ID1_MASK 22506,1084829
#define CAN4TXIDR3_ID2_MASK 22507,1084871
#define CAN4TXIDR3_ID3_MASK 22508,1084913
#define CAN4TXIDR3_ID4_MASK 22509,1084956
#define CAN4TXIDR3_ID5_MASK 22510,1084999
#define CAN4TXIDR3_ID6_MASK 22511,1085042
#define CAN4TXIDR3_ID_MASK 22512,1085086
#define CAN4TXIDR3_ID_BITNUM 22513,1085130
  byte Byte;22518,1085265
    byte DB0 22520,1085289
    byte DB1 22521,1085369
    byte DB2 22522,1085449
    byte DB3 22523,1085529
    byte DB4 22524,1085609
    byte DB5 22525,1085689
    byte DB6 22526,1085769
    byte DB7 22527,1085849
  } Bits;22528,1085929
} CAN4TXDSR0STR;22529,1085939
#define CAN4TXDSR0 22531,1086024
#define CAN4TXDSR0_DB0 22532,1086081
#define CAN4TXDSR0_DB1 22533,1086142
#define CAN4TXDSR0_DB2 22534,1086203
#define CAN4TXDSR0_DB3 22535,1086264
#define CAN4TXDSR0_DB4 22536,1086325
#define CAN4TXDSR0_DB5 22537,1086386
#define CAN4TXDSR0_DB6 22538,1086447
#define CAN4TXDSR0_DB7 22539,1086508
#define CAN4TXDSR_ARR 22541,1086632
#define CAN4TXDSR0_DB0_MASK 22543,1086705
#define CAN4TXDSR0_DB1_MASK 22544,1086747
#define CAN4TXDSR0_DB2_MASK 22545,1086789
#define CAN4TXDSR0_DB3_MASK 22546,1086831
#define CAN4TXDSR0_DB4_MASK 22547,1086873
#define CAN4TXDSR0_DB5_MASK 22548,1086916
#define CAN4TXDSR0_DB6_MASK 22549,1086959
#define CAN4TXDSR0_DB7_MASK 22550,1087002
  byte Byte;22555,1087139
    byte DB0 22557,1087163
    byte DB1 22558,1087243
    byte DB2 22559,1087323
    byte DB3 22560,1087403
    byte DB4 22561,1087483
    byte DB5 22562,1087563
    byte DB6 22563,1087643
    byte DB7 22564,1087723
  } Bits;22565,1087803
} CAN4TXDSR1STR;22566,1087813
#define CAN4TXDSR1 22568,1087898
#define CAN4TXDSR1_DB0 22569,1087955
#define CAN4TXDSR1_DB1 22570,1088016
#define CAN4TXDSR1_DB2 22571,1088077
#define CAN4TXDSR1_DB3 22572,1088138
#define CAN4TXDSR1_DB4 22573,1088199
#define CAN4TXDSR1_DB5 22574,1088260
#define CAN4TXDSR1_DB6 22575,1088321
#define CAN4TXDSR1_DB7 22576,1088382
#define CAN4TXDSR1_DB0_MASK 22578,1088444
#define CAN4TXDSR1_DB1_MASK 22579,1088486
#define CAN4TXDSR1_DB2_MASK 22580,1088528
#define CAN4TXDSR1_DB3_MASK 22581,1088570
#define CAN4TXDSR1_DB4_MASK 22582,1088612
#define CAN4TXDSR1_DB5_MASK 22583,1088655
#define CAN4TXDSR1_DB6_MASK 22584,1088698
#define CAN4TXDSR1_DB7_MASK 22585,1088741
  byte Byte;22590,1088878
    byte DB0 22592,1088902
    byte DB1 22593,1088982
    byte DB2 22594,1089062
    byte DB3 22595,1089142
    byte DB4 22596,1089222
    byte DB5 22597,1089302
    byte DB6 22598,1089382
    byte DB7 22599,1089462
  } Bits;22600,1089542
} CAN4TXDSR2STR;22601,1089552
#define CAN4TXDSR2 22603,1089637
#define CAN4TXDSR2_DB0 22604,1089694
#define CAN4TXDSR2_DB1 22605,1089755
#define CAN4TXDSR2_DB2 22606,1089816
#define CAN4TXDSR2_DB3 22607,1089877
#define CAN4TXDSR2_DB4 22608,1089938
#define CAN4TXDSR2_DB5 22609,1089999
#define CAN4TXDSR2_DB6 22610,1090060
#define CAN4TXDSR2_DB7 22611,1090121
#define CAN4TXDSR2_DB0_MASK 22613,1090183
#define CAN4TXDSR2_DB1_MASK 22614,1090225
#define CAN4TXDSR2_DB2_MASK 22615,1090267
#define CAN4TXDSR2_DB3_MASK 22616,1090309
#define CAN4TXDSR2_DB4_MASK 22617,1090351
#define CAN4TXDSR2_DB5_MASK 22618,1090394
#define CAN4TXDSR2_DB6_MASK 22619,1090437
#define CAN4TXDSR2_DB7_MASK 22620,1090480
  byte Byte;22625,1090617
    byte DB0 22627,1090641
    byte DB1 22628,1090721
    byte DB2 22629,1090801
    byte DB3 22630,1090881
    byte DB4 22631,1090961
    byte DB5 22632,1091041
    byte DB6 22633,1091121
    byte DB7 22634,1091201
  } Bits;22635,1091281
} CAN4TXDSR3STR;22636,1091291
#define CAN4TXDSR3 22638,1091376
#define CAN4TXDSR3_DB0 22639,1091433
#define CAN4TXDSR3_DB1 22640,1091494
#define CAN4TXDSR3_DB2 22641,1091555
#define CAN4TXDSR3_DB3 22642,1091616
#define CAN4TXDSR3_DB4 22643,1091677
#define CAN4TXDSR3_DB5 22644,1091738
#define CAN4TXDSR3_DB6 22645,1091799
#define CAN4TXDSR3_DB7 22646,1091860
#define CAN4TXDSR3_DB0_MASK 22648,1091922
#define CAN4TXDSR3_DB1_MASK 22649,1091964
#define CAN4TXDSR3_DB2_MASK 22650,1092006
#define CAN4TXDSR3_DB3_MASK 22651,1092048
#define CAN4TXDSR3_DB4_MASK 22652,1092090
#define CAN4TXDSR3_DB5_MASK 22653,1092133
#define CAN4TXDSR3_DB6_MASK 22654,1092176
#define CAN4TXDSR3_DB7_MASK 22655,1092219
  byte Byte;22660,1092356
    byte DB0 22662,1092380
    byte DB1 22663,1092460
    byte DB2 22664,1092540
    byte DB3 22665,1092620
    byte DB4 22666,1092700
    byte DB5 22667,1092780
    byte DB6 22668,1092860
    byte DB7 22669,1092940
  } Bits;22670,1093020
} CAN4TXDSR4STR;22671,1093030
#define CAN4TXDSR4 22673,1093115
#define CAN4TXDSR4_DB0 22674,1093172
#define CAN4TXDSR4_DB1 22675,1093233
#define CAN4TXDSR4_DB2 22676,1093294
#define CAN4TXDSR4_DB3 22677,1093355
#define CAN4TXDSR4_DB4 22678,1093416
#define CAN4TXDSR4_DB5 22679,1093477
#define CAN4TXDSR4_DB6 22680,1093538
#define CAN4TXDSR4_DB7 22681,1093599
#define CAN4TXDSR4_DB0_MASK 22683,1093661
#define CAN4TXDSR4_DB1_MASK 22684,1093703
#define CAN4TXDSR4_DB2_MASK 22685,1093745
#define CAN4TXDSR4_DB3_MASK 22686,1093787
#define CAN4TXDSR4_DB4_MASK 22687,1093829
#define CAN4TXDSR4_DB5_MASK 22688,1093872
#define CAN4TXDSR4_DB6_MASK 22689,1093915
#define CAN4TXDSR4_DB7_MASK 22690,1093958
  byte Byte;22695,1094095
    byte DB0 22697,1094119
    byte DB1 22698,1094199
    byte DB2 22699,1094279
    byte DB3 22700,1094359
    byte DB4 22701,1094439
    byte DB5 22702,1094519
    byte DB6 22703,1094599
    byte DB7 22704,1094679
  } Bits;22705,1094759
} CAN4TXDSR5STR;22706,1094769
#define CAN4TXDSR5 22708,1094854
#define CAN4TXDSR5_DB0 22709,1094911
#define CAN4TXDSR5_DB1 22710,1094972
#define CAN4TXDSR5_DB2 22711,1095033
#define CAN4TXDSR5_DB3 22712,1095094
#define CAN4TXDSR5_DB4 22713,1095155
#define CAN4TXDSR5_DB5 22714,1095216
#define CAN4TXDSR5_DB6 22715,1095277
#define CAN4TXDSR5_DB7 22716,1095338
#define CAN4TXDSR5_DB0_MASK 22718,1095400
#define CAN4TXDSR5_DB1_MASK 22719,1095442
#define CAN4TXDSR5_DB2_MASK 22720,1095484
#define CAN4TXDSR5_DB3_MASK 22721,1095526
#define CAN4TXDSR5_DB4_MASK 22722,1095568
#define CAN4TXDSR5_DB5_MASK 22723,1095611
#define CAN4TXDSR5_DB6_MASK 22724,1095654
#define CAN4TXDSR5_DB7_MASK 22725,1095697
  byte Byte;22730,1095834
    byte DB0 22732,1095858
    byte DB1 22733,1095938
    byte DB2 22734,1096018
    byte DB3 22735,1096098
    byte DB4 22736,1096178
    byte DB5 22737,1096258
    byte DB6 22738,1096338
    byte DB7 22739,1096418
  } Bits;22740,1096498
} CAN4TXDSR6STR;22741,1096508
#define CAN4TXDSR6 22743,1096593
#define CAN4TXDSR6_DB0 22744,1096650
#define CAN4TXDSR6_DB1 22745,1096711
#define CAN4TXDSR6_DB2 22746,1096772
#define CAN4TXDSR6_DB3 22747,1096833
#define CAN4TXDSR6_DB4 22748,1096894
#define CAN4TXDSR6_DB5 22749,1096955
#define CAN4TXDSR6_DB6 22750,1097016
#define CAN4TXDSR6_DB7 22751,1097077
#define CAN4TXDSR6_DB0_MASK 22753,1097139
#define CAN4TXDSR6_DB1_MASK 22754,1097181
#define CAN4TXDSR6_DB2_MASK 22755,1097223
#define CAN4TXDSR6_DB3_MASK 22756,1097265
#define CAN4TXDSR6_DB4_MASK 22757,1097307
#define CAN4TXDSR6_DB5_MASK 22758,1097350
#define CAN4TXDSR6_DB6_MASK 22759,1097393
#define CAN4TXDSR6_DB7_MASK 22760,1097436
  byte Byte;22765,1097573
    byte DB0 22767,1097597
    byte DB1 22768,1097677
    byte DB2 22769,1097757
    byte DB3 22770,1097837
    byte DB4 22771,1097917
    byte DB5 22772,1097997
    byte DB6 22773,1098077
    byte DB7 22774,1098157
  } Bits;22775,1098237
} CAN4TXDSR7STR;22776,1098247
#define CAN4TXDSR7 22778,1098332
#define CAN4TXDSR7_DB0 22779,1098389
#define CAN4TXDSR7_DB1 22780,1098450
#define CAN4TXDSR7_DB2 22781,1098511
#define CAN4TXDSR7_DB3 22782,1098572
#define CAN4TXDSR7_DB4 22783,1098633
#define CAN4TXDSR7_DB5 22784,1098694
#define CAN4TXDSR7_DB6 22785,1098755
#define CAN4TXDSR7_DB7 22786,1098816
#define CAN4TXDSR7_DB0_MASK 22788,1098878
#define CAN4TXDSR7_DB1_MASK 22789,1098920
#define CAN4TXDSR7_DB2_MASK 22790,1098962
#define CAN4TXDSR7_DB3_MASK 22791,1099004
#define CAN4TXDSR7_DB4_MASK 22792,1099046
#define CAN4TXDSR7_DB5_MASK 22793,1099089
#define CAN4TXDSR7_DB6_MASK 22794,1099132
#define CAN4TXDSR7_DB7_MASK 22795,1099175
  byte Byte;22800,1099308
    byte DLC0 22802,1099332
    byte DLC1 22803,1099424
    byte DLC2 22804,1099516
    byte DLC3 22805,1099608
    byte 22806,1099700
    byte 22807,1099726
    byte 22808,1099752
    byte 22809,1099778
  } Bits;22810,1099804
    byte grpDLC 22812,1099825
    byte 22813,1099846
    byte 22814,1099867
    byte 22815,1099888
    byte 22816,1099909
  } MergedBits;22817,1099930
} CAN4TXDLRSTR;22818,1099946
#define CAN4TXDLR 22820,1100028
#define CAN4TXDLR_DLC0 22821,1100084
#define CAN4TXDLR_DLC1 22822,1100145
#define CAN4TXDLR_DLC2 22823,1100206
#define CAN4TXDLR_DLC3 22824,1100267
#define CAN4TXDLR_DLC 22825,1100328
#define CAN4TXDLR_DLC0_MASK 22827,1100398
#define CAN4TXDLR_DLC1_MASK 22828,1100440
#define CAN4TXDLR_DLC2_MASK 22829,1100482
#define CAN4TXDLR_DLC3_MASK 22830,1100524
#define CAN4TXDLR_DLC_MASK 22831,1100566
#define CAN4TXDLR_DLC_BITNUM 22832,1100609
  byte Byte;22837,1100745
    byte PRIO0 22839,1100769
    byte PRIO1 22840,1100869
    byte PRIO2 22841,1100969
    byte PRIO3 22842,1101069
    byte PRIO4 22843,1101169
    byte PRIO5 22844,1101269
    byte PRIO6 22845,1101369
    byte PRIO7 22846,1101469
  } Bits;22847,1101569
} CAN4TXTBPRSTR;22848,1101579
#define CAN4TXTBPR 22850,1101664
#define CAN4TXTBPR_PRIO0 22851,1101721
#define CAN4TXTBPR_PRIO1 22852,1101784
#define CAN4TXTBPR_PRIO2 22853,1101847
#define CAN4TXTBPR_PRIO3 22854,1101910
#define CAN4TXTBPR_PRIO4 22855,1101973
#define CAN4TXTBPR_PRIO5 22856,1102036
#define CAN4TXTBPR_PRIO6 22857,1102099
#define CAN4TXTBPR_PRIO7 22858,1102162
#define CAN4TXTBPR_PRIO0_MASK 22860,1102226
#define CAN4TXTBPR_PRIO1_MASK 22861,1102268
#define CAN4TXTBPR_PRIO2_MASK 22862,1102310
#define CAN4TXTBPR_PRIO3_MASK 22863,1102352
#define CAN4TXTBPR_PRIO4_MASK 22864,1102394
#define CAN4TXTBPR_PRIO5_MASK 22865,1102437
#define CAN4TXTBPR_PRIO6_MASK 22866,1102480
#define CAN4TXTBPR_PRIO7_MASK 22867,1102523
  word Word;22872,1102656
      byte Byte;22877,1102804
        byte TSR8 22879,1102836
        byte TSR9 22880,1102926
        byte TSR10 22881,1103016
        byte TSR11 22882,1103107
        byte TSR12 22883,1103198
        byte TSR13 22884,1103289
        byte TSR14 22885,1103380
        byte TSR15 22886,1103471
      } Bits;22887,1103562
    } CAN4TXTSRHSTR;22888,1103576
    #define CAN4TXTSRH 22889,1103597
    #define CAN4TXTSRH_TSR8 22890,1103679
    #define CAN4TXTSRH_TSR9 22891,1103766
    #define CAN4TXTSRH_TSR10 22892,1103853
    #define CAN4TXTSRH_TSR11 22893,1103941
    #define CAN4TXTSRH_TSR12 22894,1104029
    #define CAN4TXTSRH_TSR13 22895,1104117
    #define CAN4TXTSRH_TSR14 22896,1104205
    #define CAN4TXTSRH_TSR15 22897,1104293
    #define CAN4TXTSRH_TSR8_MASK 22899,1104386
    #define CAN4TXTSRH_TSR9_MASK 22900,1104428
    #define CAN4TXTSRH_TSR10_MASK 22901,1104470
    #define CAN4TXTSRH_TSR11_MASK 22902,1104512
    #define CAN4TXTSRH_TSR12_MASK 22903,1104554
    #define CAN4TXTSRH_TSR13_MASK 22904,1104597
    #define CAN4TXTSRH_TSR14_MASK 22905,1104640
    #define CAN4TXTSRH_TSR15_MASK 22906,1104683
      byte Byte;22911,1104825
        byte TSR0 22913,1104857
        byte TSR1 22914,1104947
        byte TSR2 22915,1105037
        byte TSR3 22916,1105127
        byte TSR4 22917,1105217
        byte TSR5 22918,1105307
        byte TSR6 22919,1105397
        byte TSR7 22920,1105487
      } Bits;22921,1105577
    } CAN4TXTSRLSTR;22922,1105591
    #define CAN4TXTSRL 22923,1105612
    #define CAN4TXTSRL_TSR0 22924,1105694
    #define CAN4TXTSRL_TSR1 22925,1105781
    #define CAN4TXTSRL_TSR2 22926,1105868
    #define CAN4TXTSRL_TSR3 22927,1105955
    #define CAN4TXTSRL_TSR4 22928,1106042
    #define CAN4TXTSRL_TSR5 22929,1106129
    #define CAN4TXTSRL_TSR6 22930,1106216
    #define CAN4TXTSRL_TSR7 22931,1106303
    #define CAN4TXTSRL_TSR0_MASK 22933,1106395
    #define CAN4TXTSRL_TSR1_MASK 22934,1106437
    #define CAN4TXTSRL_TSR2_MASK 22935,1106479
    #define CAN4TXTSRL_TSR3_MASK 22936,1106521
    #define CAN4TXTSRL_TSR4_MASK 22937,1106563
    #define CAN4TXTSRL_TSR5_MASK 22938,1106606
    #define CAN4TXTSRL_TSR6_MASK 22939,1106649
    #define CAN4TXTSRL_TSR7_MASK 22940,1106692
  } Overlap_STR;22942,1106741
    word TSR0 22945,1106770
    word TSR1 22946,1106856
    word TSR2 22947,1106942
    word TSR3 22948,1107028
    word TSR4 22949,1107114
    word TSR5 22950,1107200
    word TSR6 22951,1107286
    word TSR7 22952,1107372
    word TSR8 22953,1107458
    word TSR9 22954,1107544
    word TSR10 22955,1107630
    word TSR11 22956,1107717
    word TSR12 22957,1107804
    word TSR13 22958,1107891
    word TSR14 22959,1107978
    word TSR15 22960,1108065
  } Bits;22961,1108152
} CAN4TXTSRSTR;22962,1108162
#define CAN4TXTSR 22964,1108244
#define CAN4TXTSR_TSR0 22965,1108300
#define CAN4TXTSR_TSR1 22966,1108361
#define CAN4TXTSR_TSR2 22967,1108422
#define CAN4TXTSR_TSR3 22968,1108483
#define CAN4TXTSR_TSR4 22969,1108544
#define CAN4TXTSR_TSR5 22970,1108605
#define CAN4TXTSR_TSR6 22971,1108666
#define CAN4TXTSR_TSR7 22972,1108727
#define CAN4TXTSR_TSR8 22973,1108788
#define CAN4TXTSR_TSR9 22974,1108849
#define CAN4TXTSR_TSR10 22975,1108910
#define CAN4TXTSR_TSR11 22976,1108972
#define CAN4TXTSR_TSR12 22977,1109034
#define CAN4TXTSR_TSR13 22978,1109096
#define CAN4TXTSR_TSR14 22979,1109158
#define CAN4TXTSR_TSR15 22980,1109220
#define CAN4TXTSR_TSR0_MASK 22982,1109283
#define CAN4TXTSR_TSR1_MASK 22983,1109325
#define CAN4TXTSR_TSR2_MASK 22984,1109367
#define CAN4TXTSR_TSR3_MASK 22985,1109409
#define CAN4TXTSR_TSR4_MASK 22986,1109451
#define CAN4TXTSR_TSR5_MASK 22987,1109494
#define CAN4TXTSR_TSR6_MASK 22988,1109537
#define CAN4TXTSR_TSR7_MASK 22989,1109580
#define CAN4TXTSR_TSR8_MASK 22990,1109624
#define CAN4TXTSR_TSR9_MASK 22991,1109668
#define CAN4TXTSR_TSR10_MASK 22992,1109712
#define CAN4TXTSR_TSR11_MASK 22993,1109757
#define CAN4TXTSR_TSR12_MASK 22994,1109802
#define CAN4TXTSR_TSR13_MASK 22995,1109847
#define CAN4TXTSR_TSR14_MASK 22996,1109892
#define CAN4TXTSR_TSR15_MASK 22997,1109938
  word Word;23002,1110055
    word KEY0 23004,1110079
    word KEY1 23005,1110180
    word KEY2 23006,1110281
    word KEY3 23007,1110382
    word KEY4 23008,1110483
    word KEY5 23009,1110584
    word KEY6 23010,1110685
    word KEY7 23011,1110786
    word KEY8 23012,1110887
    word KEY9 23013,1110988
    word KEY10 23014,1111089
    word KEY11 23015,1111191
    word KEY12 23016,1111293
    word KEY13 23017,1111395
    word KEY14 23018,1111497
    word KEY15 23019,1111599
  } Bits;23020,1111701
} BAKEY0STR;23021,1111711
#define _BAKEY0 23023,1111836
#define BAKEY0 23024,1111885
#define BAKEY0_KEY0 23025,1111938
#define BAKEY0_KEY1 23026,1111996
#define BAKEY0_KEY2 23027,1112054
#define BAKEY0_KEY3 23028,1112112
#define BAKEY0_KEY4 23029,1112170
#define BAKEY0_KEY5 23030,1112228
#define BAKEY0_KEY6 23031,1112286
#define BAKEY0_KEY7 23032,1112344
#define BAKEY0_KEY8 23033,1112402
#define BAKEY0_KEY9 23034,1112460
#define BAKEY0_KEY10 23035,1112518
#define BAKEY0_KEY11 23036,1112577
#define BAKEY0_KEY12 23037,1112636
#define BAKEY0_KEY13 23038,1112695
#define BAKEY0_KEY14 23039,1112754
#define BAKEY0_KEY15 23040,1112813
#define BAKEY_ARR 23042,1112927
#define BAKEY0_KEY0_MASK 23044,1112996
#define BAKEY0_KEY1_MASK 23045,1113038
#define BAKEY0_KEY2_MASK 23046,1113080
#define BAKEY0_KEY3_MASK 23047,1113122
#define BAKEY0_KEY4_MASK 23048,1113164
#define BAKEY0_KEY5_MASK 23049,1113207
#define BAKEY0_KEY6_MASK 23050,1113250
#define BAKEY0_KEY7_MASK 23051,1113293
#define BAKEY0_KEY8_MASK 23052,1113337
#define BAKEY0_KEY9_MASK 23053,1113381
#define BAKEY0_KEY10_MASK 23054,1113425
#define BAKEY0_KEY11_MASK 23055,1113470
#define BAKEY0_KEY12_MASK 23056,1113515
#define BAKEY0_KEY13_MASK 23057,1113560
#define BAKEY0_KEY14_MASK 23058,1113605
#define BAKEY0_KEY15_MASK 23059,1113651
  word Word;23064,1113768
    word KEY0 23066,1113792
    word KEY1 23067,1113893
    word KEY2 23068,1113994
    word KEY3 23069,1114095
    word KEY4 23070,1114196
    word KEY5 23071,1114297
    word KEY6 23072,1114398
    word KEY7 23073,1114499
    word KEY8 23074,1114600
    word KEY9 23075,1114701
    word KEY10 23076,1114802
    word KEY11 23077,1114904
    word KEY12 23078,1115006
    word KEY13 23079,1115108
    word KEY14 23080,1115210
    word KEY15 23081,1115312
  } Bits;23082,1115414
} BAKEY1STR;23083,1115424
#define _BAKEY1 23085,1115549
#define BAKEY1 23086,1115598
#define BAKEY1_KEY0 23087,1115651
#define BAKEY1_KEY1 23088,1115709
#define BAKEY1_KEY2 23089,1115767
#define BAKEY1_KEY3 23090,1115825
#define BAKEY1_KEY4 23091,1115883
#define BAKEY1_KEY5 23092,1115941
#define BAKEY1_KEY6 23093,1115999
#define BAKEY1_KEY7 23094,1116057
#define BAKEY1_KEY8 23095,1116115
#define BAKEY1_KEY9 23096,1116173
#define BAKEY1_KEY10 23097,1116231
#define BAKEY1_KEY11 23098,1116290
#define BAKEY1_KEY12 23099,1116349
#define BAKEY1_KEY13 23100,1116408
#define BAKEY1_KEY14 23101,1116467
#define BAKEY1_KEY15 23102,1116526
#define BAKEY1_KEY0_MASK 23104,1116586
#define BAKEY1_KEY1_MASK 23105,1116628
#define BAKEY1_KEY2_MASK 23106,1116670
#define BAKEY1_KEY3_MASK 23107,1116712
#define BAKEY1_KEY4_MASK 23108,1116754
#define BAKEY1_KEY5_MASK 23109,1116797
#define BAKEY1_KEY6_MASK 23110,1116840
#define BAKEY1_KEY7_MASK 23111,1116883
#define BAKEY1_KEY8_MASK 23112,1116927
#define BAKEY1_KEY9_MASK 23113,1116971
#define BAKEY1_KEY10_MASK 23114,1117015
#define BAKEY1_KEY11_MASK 23115,1117060
#define BAKEY1_KEY12_MASK 23116,1117105
#define BAKEY1_KEY13_MASK 23117,1117150
#define BAKEY1_KEY14_MASK 23118,1117195
#define BAKEY1_KEY15_MASK 23119,1117241
  word Word;23124,1117358
    word KEY0 23126,1117382
    word KEY1 23127,1117483
    word KEY2 23128,1117584
    word KEY3 23129,1117685
    word KEY4 23130,1117786
    word KEY5 23131,1117887
    word KEY6 23132,1117988
    word KEY7 23133,1118089
    word KEY8 23134,1118190
    word KEY9 23135,1118291
    word KEY10 23136,1118392
    word KEY11 23137,1118494
    word KEY12 23138,1118596
    word KEY13 23139,1118698
    word KEY14 23140,1118800
    word KEY15 23141,1118902
  } Bits;23142,1119004
} BAKEY2STR;23143,1119014
#define _BAKEY2 23145,1119139
#define BAKEY2 23146,1119188
#define BAKEY2_KEY0 23147,1119241
#define BAKEY2_KEY1 23148,1119299
#define BAKEY2_KEY2 23149,1119357
#define BAKEY2_KEY3 23150,1119415
#define BAKEY2_KEY4 23151,1119473
#define BAKEY2_KEY5 23152,1119531
#define BAKEY2_KEY6 23153,1119589
#define BAKEY2_KEY7 23154,1119647
#define BAKEY2_KEY8 23155,1119705
#define BAKEY2_KEY9 23156,1119763
#define BAKEY2_KEY10 23157,1119821
#define BAKEY2_KEY11 23158,1119880
#define BAKEY2_KEY12 23159,1119939
#define BAKEY2_KEY13 23160,1119998
#define BAKEY2_KEY14 23161,1120057
#define BAKEY2_KEY15 23162,1120116
#define BAKEY2_KEY0_MASK 23164,1120176
#define BAKEY2_KEY1_MASK 23165,1120218
#define BAKEY2_KEY2_MASK 23166,1120260
#define BAKEY2_KEY3_MASK 23167,1120302
#define BAKEY2_KEY4_MASK 23168,1120344
#define BAKEY2_KEY5_MASK 23169,1120387
#define BAKEY2_KEY6_MASK 23170,1120430
#define BAKEY2_KEY7_MASK 23171,1120473
#define BAKEY2_KEY8_MASK 23172,1120517
#define BAKEY2_KEY9_MASK 23173,1120561
#define BAKEY2_KEY10_MASK 23174,1120605
#define BAKEY2_KEY11_MASK 23175,1120650
#define BAKEY2_KEY12_MASK 23176,1120695
#define BAKEY2_KEY13_MASK 23177,1120740
#define BAKEY2_KEY14_MASK 23178,1120785
#define BAKEY2_KEY15_MASK 23179,1120831
  word Word;23184,1120948
    word KEY0 23186,1120972
    word KEY1 23187,1121073
    word KEY2 23188,1121174
    word KEY3 23189,1121275
    word KEY4 23190,1121376
    word KEY5 23191,1121477
    word KEY6 23192,1121578
    word KEY7 23193,1121679
    word KEY8 23194,1121780
    word KEY9 23195,1121881
    word KEY10 23196,1121982
    word KEY11 23197,1122084
    word KEY12 23198,1122186
    word KEY13 23199,1122288
    word KEY14 23200,1122390
    word KEY15 23201,1122492
  } Bits;23202,1122594
} BAKEY3STR;23203,1122604
#define _BAKEY3 23205,1122729
#define BAKEY3 23206,1122778
#define BAKEY3_KEY0 23207,1122831
#define BAKEY3_KEY1 23208,1122889
#define BAKEY3_KEY2 23209,1122947
#define BAKEY3_KEY3 23210,1123005
#define BAKEY3_KEY4 23211,1123063
#define BAKEY3_KEY5 23212,1123121
#define BAKEY3_KEY6 23213,1123179
#define BAKEY3_KEY7 23214,1123237
#define BAKEY3_KEY8 23215,1123295
#define BAKEY3_KEY9 23216,1123353
#define BAKEY3_KEY10 23217,1123411
#define BAKEY3_KEY11 23218,1123470
#define BAKEY3_KEY12 23219,1123529
#define BAKEY3_KEY13 23220,1123588
#define BAKEY3_KEY14 23221,1123647
#define BAKEY3_KEY15 23222,1123706
#define BAKEY3_KEY0_MASK 23224,1123766
#define BAKEY3_KEY1_MASK 23225,1123808
#define BAKEY3_KEY2_MASK 23226,1123850
#define BAKEY3_KEY3_MASK 23227,1123892
#define BAKEY3_KEY4_MASK 23228,1123934
#define BAKEY3_KEY5_MASK 23229,1123977
#define BAKEY3_KEY6_MASK 23230,1124020
#define BAKEY3_KEY7_MASK 23231,1124063
#define BAKEY3_KEY8_MASK 23232,1124107
#define BAKEY3_KEY9_MASK 23233,1124151
#define BAKEY3_KEY10_MASK 23234,1124195
#define BAKEY3_KEY11_MASK 23235,1124240
#define BAKEY3_KEY12_MASK 23236,1124285
#define BAKEY3_KEY13_MASK 23237,1124330
#define BAKEY3_KEY14_MASK 23238,1124375
#define BAKEY3_KEY15_MASK 23239,1124421
  byte Byte;23244,1124565
    byte FPLS0 23246,1124589
    byte FPLS1 23247,1124696
    byte FPLDIS 23248,1124803
    byte FPHS0 23249,1124917
    byte FPHS1 23250,1125025
    byte FPHDIS 23251,1125133
    byte NV6 23252,1125248
    byte FPOPEN 23253,1125339
  } Bits;23254,1125472
    byte grpFPLS 23256,1125493
    byte 23257,1125514
    byte grpFPHS 23258,1125535
    byte 23259,1125556
    byte grpNV_6 23260,1125577
    byte 23261,1125598
  } MergedBits;23262,1125619
} NVFPROT3STR;23263,1125635
#define _NVFPROT3 23265,1125766
#define NVFPROT3 23266,1125819
#define NVFPROT3_FPLS0 23267,1125874
#define NVFPROT3_FPLS1 23268,1125935
#define NVFPROT3_FPLDIS 23269,1125996
#define NVFPROT3_FPHS0 23270,1126058
#define NVFPROT3_FPHS1 23271,1126119
#define NVFPROT3_FPHDIS 23272,1126180
#define NVFPROT3_NV6 23273,1126242
#define NVFPROT3_FPOPEN 23274,1126301
#define NVFPROT3_FPLS 23275,1126363
#define NVFPROT3_FPHS 23276,1126432
#define NVFPROT3_FPLS0_MASK 23278,1126502
#define NVFPROT3_FPLS1_MASK 23279,1126544
#define NVFPROT3_FPLDIS_MASK 23280,1126586
#define NVFPROT3_FPHS0_MASK 23281,1126628
#define NVFPROT3_FPHS1_MASK 23282,1126670
#define NVFPROT3_FPHDIS_MASK 23283,1126713
#define NVFPROT3_NV6_MASK 23284,1126756
#define NVFPROT3_FPOPEN_MASK 23285,1126799
#define NVFPROT3_FPLS_MASK 23286,1126843
#define NVFPROT3_FPLS_BITNUM 23287,1126885
#define NVFPROT3_FPHS_MASK 23288,1126927
#define NVFPROT3_FPHS_BITNUM 23289,1126970
  byte Byte;23294,1127110
    byte FPLS0 23296,1127134
    byte FPLS1 23297,1127241
    byte FPLDIS 23298,1127348
    byte FPHS0 23299,1127462
    byte FPHS1 23300,1127570
    byte FPHDIS 23301,1127678
    byte NV6 23302,1127793
    byte FPOPEN 23303,1127884
  } Bits;23304,1128017
    byte grpFPLS 23306,1128038
    byte 23307,1128059
    byte grpFPHS 23308,1128080
    byte 23309,1128101
    byte grpNV_6 23310,1128122
    byte 23311,1128143
  } MergedBits;23312,1128164
} NVFPROT2STR;23313,1128180
#define _NVFPROT2 23315,1128311
#define NVFPROT2 23316,1128364
#define NVFPROT2_FPLS0 23317,1128419
#define NVFPROT2_FPLS1 23318,1128480
#define NVFPROT2_FPLDIS 23319,1128541
#define NVFPROT2_FPHS0 23320,1128603
#define NVFPROT2_FPHS1 23321,1128664
#define NVFPROT2_FPHDIS 23322,1128725
#define NVFPROT2_NV6 23323,1128787
#define NVFPROT2_FPOPEN 23324,1128846
#define NVFPROT2_FPLS 23325,1128908
#define NVFPROT2_FPHS 23326,1128977
#define NVFPROT2_FPLS0_MASK 23328,1129047
#define NVFPROT2_FPLS1_MASK 23329,1129089
#define NVFPROT2_FPLDIS_MASK 23330,1129131
#define NVFPROT2_FPHS0_MASK 23331,1129173
#define NVFPROT2_FPHS1_MASK 23332,1129215
#define NVFPROT2_FPHDIS_MASK 23333,1129258
#define NVFPROT2_NV6_MASK 23334,1129301
#define NVFPROT2_FPOPEN_MASK 23335,1129344
#define NVFPROT2_FPLS_MASK 23336,1129388
#define NVFPROT2_FPLS_BITNUM 23337,1129430
#define NVFPROT2_FPHS_MASK 23338,1129472
#define NVFPROT2_FPHS_BITNUM 23339,1129515
  byte Byte;23344,1129655
    byte FPLS0 23346,1129679
    byte FPLS1 23347,1129786
    byte FPLDIS 23348,1129893
    byte FPHS0 23349,1130007
    byte FPHS1 23350,1130115
    byte FPHDIS 23351,1130223
    byte NV6 23352,1130338
    byte FPOPEN 23353,1130429
  } Bits;23354,1130562
    byte grpFPLS 23356,1130583
    byte 23357,1130604
    byte grpFPHS 23358,1130625
    byte 23359,1130646
    byte grpNV_6 23360,1130667
    byte 23361,1130688
  } MergedBits;23362,1130709
} NVFPROT1STR;23363,1130725
#define _NVFPROT1 23365,1130856
#define NVFPROT1 23366,1130909
#define NVFPROT1_FPLS0 23367,1130964
#define NVFPROT1_FPLS1 23368,1131025
#define NVFPROT1_FPLDIS 23369,1131086
#define NVFPROT1_FPHS0 23370,1131148
#define NVFPROT1_FPHS1 23371,1131209
#define NVFPROT1_FPHDIS 23372,1131270
#define NVFPROT1_NV6 23373,1131332
#define NVFPROT1_FPOPEN 23374,1131391
#define NVFPROT1_FPLS 23375,1131453
#define NVFPROT1_FPHS 23376,1131522
#define NVFPROT1_FPLS0_MASK 23378,1131592
#define NVFPROT1_FPLS1_MASK 23379,1131634
#define NVFPROT1_FPLDIS_MASK 23380,1131676
#define NVFPROT1_FPHS0_MASK 23381,1131718
#define NVFPROT1_FPHS1_MASK 23382,1131760
#define NVFPROT1_FPHDIS_MASK 23383,1131803
#define NVFPROT1_NV6_MASK 23384,1131846
#define NVFPROT1_FPOPEN_MASK 23385,1131889
#define NVFPROT1_FPLS_MASK 23386,1131933
#define NVFPROT1_FPLS_BITNUM 23387,1131975
#define NVFPROT1_FPHS_MASK 23388,1132017
#define NVFPROT1_FPHS_BITNUM 23389,1132060
  byte Byte;23394,1132200
    byte FPLS0 23396,1132224
    byte FPLS1 23397,1132331
    byte FPLDIS 23398,1132438
    byte FPHS0 23399,1132552
    byte FPHS1 23400,1132660
    byte FPHDIS 23401,1132768
    byte NV6 23402,1132883
    byte FPOPEN 23403,1132974
  } Bits;23404,1133107
    byte grpFPLS 23406,1133128
    byte 23407,1133149
    byte grpFPHS 23408,1133170
    byte 23409,1133191
    byte grpNV_6 23410,1133212
    byte 23411,1133233
  } MergedBits;23412,1133254
} NVFPROT0STR;23413,1133270
#define _NVFPROT0 23415,1133401
#define NVFPROT0 23416,1133454
#define NVFPROT0_FPLS0 23417,1133509
#define NVFPROT0_FPLS1 23418,1133570
#define NVFPROT0_FPLDIS 23419,1133631
#define NVFPROT0_FPHS0 23420,1133693
#define NVFPROT0_FPHS1 23421,1133754
#define NVFPROT0_FPHDIS 23422,1133815
#define NVFPROT0_NV6 23423,1133877
#define NVFPROT0_FPOPEN 23424,1133936
#define NVFPROT0_FPLS 23425,1133998
#define NVFPROT0_FPHS 23426,1134067
#define NVFPROT0_FPLS0_MASK 23428,1134137
#define NVFPROT0_FPLS1_MASK 23429,1134179
#define NVFPROT0_FPLDIS_MASK 23430,1134221
#define NVFPROT0_FPHS0_MASK 23431,1134263
#define NVFPROT0_FPHS1_MASK 23432,1134305
#define NVFPROT0_FPHDIS_MASK 23433,1134348
#define NVFPROT0_NV6_MASK 23434,1134391
#define NVFPROT0_FPOPEN_MASK 23435,1134434
#define NVFPROT0_FPLS_MASK 23436,1134478
#define NVFPROT0_FPLS_BITNUM 23437,1134520
#define NVFPROT0_FPHS_MASK 23438,1134562
#define NVFPROT0_FPHS_BITNUM 23439,1134605
  byte Byte;23444,1134733
    byte SEC0 23446,1134757
    byte SEC1 23447,1134848
    byte NV2 23448,1134939
    byte NV3 23449,1135032
    byte NV4 23450,1135125
    byte NV5 23451,1135218
    byte NV6 23452,1135311
    byte KEYEN 23453,1135404
  } Bits;23454,1135502
    byte grpSEC 23456,1135523
    byte grpNV_2 23457,1135544
    byte 23458,1135565
  } MergedBits;23459,1135586
} NVFSECSTR;23460,1135602
#define _NVFSEC 23462,1135727
#define NVFSEC 23463,1135776
#define NVFSEC_SEC0 23464,1135829
#define NVFSEC_SEC1 23465,1135887
#define NVFSEC_NV2 23466,1135945
#define NVFSEC_NV3 23467,1136002
#define NVFSEC_NV4 23468,1136059
#define NVFSEC_NV5 23469,1136116
#define NVFSEC_NV6 23470,1136173
#define NVFSEC_KEYEN 23471,1136230
#define NVFSEC_SEC 23472,1136289
#define NVFSEC_NV_2 23473,1136355
#define NVFSEC_NV 23474,1136422
#define NVFSEC_SEC0_MASK 23476,1136475
#define NVFSEC_SEC1_MASK 23477,1136517
#define NVFSEC_NV2_MASK 23478,1136559
#define NVFSEC_NV3_MASK 23479,1136601
#define NVFSEC_NV4_MASK 23480,1136643
#define NVFSEC_NV5_MASK 23481,1136686
#define NVFSEC_NV6_MASK 23482,1136729
#define NVFSEC_KEYEN_MASK 23483,1136772
#define NVFSEC_SEC_MASK 23484,1136816
#define NVFSEC_SEC_BITNUM 23485,1136858
#define NVFSEC_NV_2_MASK 23486,1136900
#define NVFSEC_NV_2_BITNUM 23487,1136944
  #define __RESET_WATCHDOG(23493,1137055
  #define __RESET_WATCHDOG(23495,1137103
#define MCCNTlo_BIT0 23506,1137604
#define MCCNTlo_BIT1 23507,1137676
#define MCCNTlo_BIT2 23508,1137748
#define MCCNTlo_BIT3 23509,1137820
#define MCCNTlo_BIT4 23510,1137892
#define MCCNTlo_BIT5 23511,1137964
#define MCCNTlo_BIT6 23512,1138036
#define MCCNTlo_BIT7 23513,1138108
#define MCCNThi_BIT8 23514,1138180
#define MCCNThi_BIT9 23515,1138252
#define MCCNThi_BIT10 23516,1138324
#define MCCNThi_BIT11 23517,1138396
#define MCCNThi_BIT12 23518,1138468
#define MCCNThi_BIT13 23519,1138540
#define MCCNThi_BIT14 23520,1138612
#define MCCNThi_BIT15 23521,1138684
#define MCCNTlo_BIT0_MASK 23522,1138756
#define MCCNTlo_BIT1_MASK 23523,1138828
#define MCCNTlo_BIT2_MASK 23524,1138900
#define MCCNTlo_BIT3_MASK 23525,1138972
#define MCCNTlo_BIT4_MASK 23526,1139044
#define MCCNTlo_BIT5_MASK 23527,1139116
#define MCCNTlo_BIT6_MASK 23528,1139188
#define MCCNTlo_BIT7_MASK 23529,1139260
#define MCCNThi_BIT8_MASK 23530,1139332
#define MCCNThi_BIT9_MASK 23531,1139404
#define MCCNThi_BIT10_MASK 23532,1139476
#define MCCNThi_BIT11_MASK 23533,1139548
#define MCCNThi_BIT12_MASK 23534,1139620
#define MCCNThi_BIT13_MASK 23535,1139692
#define MCCNThi_BIT14_MASK 23536,1139764
#define MCCNThi_BIT15_MASK 23537,1139836

uTenux/bin/app_mc9s12/chip_mc9s12dp512/Sources/Start12.c,1075
#define __NO_FLAGS_OFFSET 14,752
#define __NO_MAIN_OFFSET 15,852
#define __NO_STACKOFFSET_OFFSET 16,951
#define __EXTERN_C 62,4034
#define __EXTERN_C64,4071
struct _tagStartup _startupData;73,4402
#define WINDEF 95,5357
#define __ENABLE_PPAGE__ 97,5475
#define __ENABLE_PPAGE__ 99,5511
#define __ENABLE_DPAGE__ 102,5570
#define __ENABLE_DPAGE__ 104,5606
#define __ENABLE_EPAGE__ 107,5665
#define __ENABLE_EPAGE__ 109,5701
#define ___INITRM 116,5932
#define ___INITRG 117,5992
#define ___INITEE 118,6052
#define __FEED_COP_IN_HLI(122,6147
#define __FEED_COP_IN_HLI(124,6256
static void __far Init(129,6459
static void __far Fini(331,16581
__EXTERN_C void __interrupt 0 _Startup(395,19261
#define __DO_SET_MMCTL1__430,20686
#define _MMCTL1_ADR 439,21088
#define _MMCTL1_BIT_TGMRAMON 440,21121
#define _MMCTL1_BIT_EEEIFRON 441,21222
#define _MMCTL1_BIT_PGMIFRON 442,21323
#define _MMCTL1_BIT_RAMHM 443,21424
#define _MMCTL1_BIT_EROMON 444,21525
#define _MMCTL1_BIT_ROMHM 445,21626
#define _MMCTL1_BIT_ROMON 446,21727
#define _MMCTL1_SET(448,21829

uTenux/bin/app_mpc56xx/chip_mpc5634m_mlqb80/src/Exceptions.c,834
__declspec 26,1053
void EXCEP_MachineCheckHandler(35,1356
void EXCEP_DataStorageHandler(39,1407
void EXCEP_InstructionStorageHandler(43,1457
void EXCEP_ExternalInputHandler(47,1514
void EXCEP_AlignmentHandler(51,1566
void EXCEP_ProgramHandler(55,1614
void EXCEP_FloatingPointUnavailableHandler(59,1660
void EXCEP_AuxiliaryProcessorHandler(63,1723
void EXCEP_FixedIntervalTimerHandler(67,1780
void EXCEP_WatchDogTimerHandler(71,1837
void EXCEP_DataTlbErrorHandler(75,1889
void EXCEP_InstructionTlbErrorHandler(79,1940
void EXCEP_DebugHandler(83,1998
void EXCEP_SPE_APU_UnavailableHandler(87,2042
void EXCEP_SPEFloatingPointDataHandler(91,2100
void EXCEP_SPEFloatingPointRoundHandler(95,2159
void EXCEP_SystemCallHandler(99,2219
void EXCEP_DecrementerHandler(103,2268
__asm void EXCEP_InitExceptionHandlers(110,2356

uTenux/bin/app_mpc56xx/chip_mpc5634m_mlqb80/src/Exceptions.h,49
#define _EXCEPTIONS_H_12,250
__declspec 27,665

uTenux/bin/app_mpc56xx/chip_mpc5634m_mlqb80/src/IntcInterrupts.c,270
#define INTC_NESTED_INTERRUPT 17,676
#define MAKE_HLI_ADDRESS(33,1434
MAKE_HLI_ADDRESS(36,1631
#define INTC_INTERRUPTS_REQUEST_VECTOR_TABLE_SIZE 48,2199
__declspec(81,3302
void INTC_InstallINTCInterruptHandler(190,7166
__asm void INTC_InitINTCInterrupts(203,7707

uTenux/bin/app_mpc56xx/chip_mpc5634m_mlqb80/src/IntcInterrupts.h,108
#define _INTCINTERRUPTS_H_12,297
typedef void(*INTCInterruptFn)INTCInterruptFn19,622
__declspec 54,1960

uTenux/bin/app_mpc56xx/chip_mpc5634m_mlqb80/src/main.c,15
int main(6,33

uTenux/bin/app_mpc56xx/chip_mpc5634m_mlqb80/src/MPC55xx_init.c,469
#define INIT_DERIVATIVE_INTERNAL_SETUP 20,640
#define INIT_EXTERNAL_BUS_INTERFACE_SETUP 21,681
__asm void usr_init(47,1312
typedef void (*resetfuncptr)resetfuncptr77,2346
#define RCHW_WTE 85,2586
#define RCHW_VLE 86,2640
#define RCHW_PS0_32BITS 87,2709
#define RCHW_PS0_16BITS 88,2797
#define RCHW_BOOTIDENTIFIER 89,2885
#define RCHW_VALUE 93,3008
#define RCHW_VALUE 95,3078
const unsigned long bam_rchw 98,3142
const resetfuncptr bam_resetvector 99,3208

uTenux/bin/app_mpc56xx/chip_mpc5634m_mlqb80/src/MPC55xx_init_debug.c,126
#define INIT_DERIVATIVE_INTERNAL_SETUP 20,608
#define INIT_EXTERNAL_BUS_INTERFACE_SETUP 21,649
__asm void usr_init(47,1280

uTenux/bin/app_mpc56xx/chip_mpc5634m_mlqb80/src/MPC5634M_MLQB80.h,132534
#define _MPC563M_H_108,8136
        struct FMPLL_tag 127,8560
            vuint32_t R;129,8603
                vuint32_t:vuint32_t131,8649
                vuint32_t PREDIV:PREDIV132,8678
                vuint32_t MFD:MFD133,8714
                  vuint32_t:vuint32_t134,8747
                vuint32_t RFD:RFD135,8778
                vuint32_t LOCEN:LOCEN136,8811
                vuint32_t LOLRE:LOLRE137,8846
                vuint32_t LOCRE:LOCRE138,8881
                  vuint32_t:vuint32_t139,8916
                vuint32_t LOLIRQ:LOLIRQ144,9117
                vuint32_t LOCIRQ:LOCIRQ145,9153
                  vuint32_t:vuint32_t146,9189
            } B;155,9501
        } SYNCR;156,9518
            vuint32_t R;158,9551
                vuint32_t:vuint32_t160,9597
                vuint32_t LOLF:LOLF161,9627
                vuint32_t LOC:LOC162,9661
                vuint32_t MODE:MODE163,9694
                vuint32_t PLLSEL:PLLSEL164,9728
                vuint32_t PLLREF:PLLREF165,9764
                vuint32_t LOCKS:LOCKS166,9800
                vuint32_t LOCK:LOCK167,9835
                vuint32_t LOCF:LOCF168,9869
                  vuint32_t:vuint32_t169,9903
            } B;176,10161
        } SYNSR;177,10178
            vuint32_t R;179,10211
                vuint32_t EMODE:EMODE181,10257
                vuint32_t CLKCFG:CLKCFG182,10292
                  vuint32_t:vuint32_t183,10328
                vuint32_t EPREDIV:EPREDIV184,10359
                  vuint32_t:vuint32_t185,10396
                vuint32_t EMFD:EMFD186,10427
            } B;187,10461
        } ESYNCR1;188,10478
            vuint32_t R;190,10614
                vuint32_t:vuint32_t192,10660
                vuint32_t LOCEN:LOCEN193,10689
                vuint32_t LOLRE:LOLRE194,10724
                vuint32_t LOCRE:LOCRE195,10759
                vuint32_t LOLIRQ:LOLIRQ196,10794
                vuint32_t LOCIRQ:LOCIRQ197,10830
                  vuint32_t:vuint32_t198,10866
                vuint32_t ERFD:ERFD199,10898
            } B;200,10932
        } ESYNCR2;201,10949
        int32_t FMPLL_reserved0[FMPLL_reserved0202,11069
            vuint32_t R;204,11121
                vuint32_t BSY:BSY206,11167
                vuint32_t MODEN:MODEN207,11200
                vuint32_t MODSEL:MODSEL208,11235
                vuint32_t MODPERIOD:MODPERIOD209,11271
                  vuint32_t:vuint32_t210,11311
                vuint32_t INCSTEP:INCSTEP211,11342
            } B;212,11380
        } SYNFMMR;213,11397
    struct CS_tag 218,11753
            vuint32_t R;220,11789
                vuint32_t BA:BA222,11835
                  vuint32_t:vuint32_t223,11882
                vuint32_t PS:PS224,11921
                  vuint32_t:vuint32_t225,11960
                vuint32_t AD_MUX:AD_MUX226,11999
                vuint32_t BL:BL227,12061
                vuint32_t WEBS:WEBS228,12100
                vuint32_t TBDIP:TBDIP229,12147
                  vuint32_t:vuint32_t230,12194
                vuint32_t SETA:SETA231,12233
                vuint32_t BI:BI232,12295
                vuint32_t V:V233,12334
            } B;234,12373
        } BR;235,12390
            vuint32_t R;237,12463
                vuint32_t AM:AM239,12509
                  vuint32_t:vuint32_t240,12556
                vuint32_t SCY:SCY241,12595
                  vuint32_t:vuint32_t242,12642
                vuint32_t BSCY:BSCY243,12681
                  vuint32_t:vuint32_t244,12728
            } B;245,12767
        } OR;246,12784
    struct CAL_CS_tag 248,12847
            vuint32_t R;250,12887
                vuint32_t BA:BA252,12933
                  vuint32_t:vuint32_t253,12980
                vuint32_t PS:PS254,13019
                  vuint32_t:vuint32_t255,13058
                vuint32_t AD_MUX:AD_MUX256,13097
                vuint32_t BL:BL257,13159
                vuint32_t WEBS:WEBS258,13198
                vuint32_t TBDIP:TBDIP259,13245
                  vuint32_t:vuint32_t260,13292
                vuint32_t SETA:SETA261,13331
                vuint32_t BI:BI262,13393
                vuint32_t V:V263,13432
            } B;264,13471
        } BR;265,13488
            vuint32_t R;268,13565
                vuint32_t AM:AM270,13611
                  vuint32_t:vuint32_t271,13658
                vuint32_t SCY:SCY272,13697
                  vuint32_t:vuint32_t273,13744
                vuint32_t BSCY:BSCY274,13783
                  vuint32_t:vuint32_t275,13830
            } B;276,13869
        } OR;277,13886
    struct EBI_tag 281,13955
            vuint32_t R;283,13992
                vuint32_t:vuint32_t285,14038
                vuint32_t SIZEEN:SIZEEN286,14077
                vuint32_t SIZE:SIZE287,14140
                  vuint32_t:vuint32_t288,14187
                vuint32_t ACGE:ACGE289,14226
                vuint32_t EXTM:EXTM290,14273
                vuint32_t EARB:EARB291,14320
                vuint32_t EARP:EARP292,14367
                  vuint32_t:vuint32_t293,14414
                vuint32_t MDIS:MDIS294,14453
                  vuint32_t:vuint32_t295,14500
                vuint32_t D16_31:D16_31296,14539
                vuint32_t AD_MUX:AD_MUX297,14601
                vuint32_t DBM:DBM298,14663
            } B;299,14710
        } MCR;300,14727
        uint32_t EBI_reserved1[EBI_reserved1302,14845
            vuint32_t R;305,14897
                vuint32_t:vuint32_t307,14943
                vuint32_t TEAF:TEAF308,14982
                vuint32_t BMTF:BMTF309,15029
            } B;310,15076
        } TESR;311,15093
            vuint32_t R;314,15230
                vuint32_t:vuint32_t316,15276
                vuint32_t BMT:BMT317,15315
                vuint32_t BME:BME318,15362
                  vuint32_t:vuint32_t319,15409
            } B;320,15448
        } BMCR;321,15465
        struct CS_tag CS[CS323,15544
        uint32_t EBI_reserved2[EBI_reserved2325,15574
        struct CAL_CS_tag CAL_CS[CAL_CS328,15646
    struct FLASH_tag 339,16371
            vuint32_t R;341,16487
                vuint32_t EDC:EDC343,16533
                  vuint32_t:vuint32_t344,16612
                vuint32_t SIZE:SIZE345,16659
                  vuint32_t:vuint32_t346,16728
                vuint32_t LAS:LAS347,16775
                  vuint32_t:vuint32_t348,16851
                vuint32_t MAS:MAS349,16898
                vuint32_t EER:EER350,16974
                vuint32_t RWE:RWE351,17087
                  vuint32_t:vuint32_t352,17175
                vuint32_t PEAS:PEAS353,17222
                vuint32_t DONE:DONE354,17307
                vuint32_t PEG:PEG355,17372
                  vuint32_t:vuint32_t356,17449
                vuint32_t PGM:PGM357,17538
                vuint32_t PSUS:PSUS358,17605
                vuint32_t ERS:ERS359,17680
                vuint32_t ESUS:ESUS360,17745
                vuint32_t EHV:EHV361,17818
            } B;362,17897
        } MCR;363,17914
            vuint32_t R;366,18038
                vuint32_t LME:LME368,18084
                  vuint32_t:vuint32_t369,18177
                vuint32_t SLOCK:SLOCK370,18224
                  vuint32_t:vuint32_t371,18334
                vuint32_t MLOCK:MLOCK372,18381
                  vuint32_t:vuint32_t373,18488
                vuint32_t LLOCK:LLOCK374,18535
            } B;375,18642
        } LMLR;376,18659
            vuint32_t R;379,18820
                vuint32_t HBE:HBE381,18866
                  vuint32_t:vuint32_t382,18956
                vuint32_t HBLOCK:HBLOCK383,19003
            } B;384,19092
        } HLR;385,19109
            vuint32_t R;388,19280
                vuint32_t SLE:SLE390,19326
                  vuint32_t:vuint32_t391,19429
                vuint32_t SSLOCK:SSLOCK392,19476
                  vuint32_t:vuint32_t393,19597
                vuint32_t SMLOCK:SMLOCK394,19644
                  vuint32_t:vuint32_t395,19761
                vuint32_t SLLOCK:SLLOCK396,19808
            } B;397,19925
        } SLMLR;398,19942
            vuint32_t R;401,20102
                vuint32_t:vuint32_t403,20148
                vuint32_t MSEL:MSEL404,20195
                  vuint32_t:vuint32_t405,20304
                vuint32_t LSEL:LSEL406,20351
            } B;407,20460
        } LMSR;408,20477
            vuint32_t R;411,20645
                vuint32_t:vuint32_t413,20691
                vuint32_t HBSEL:HBSEL414,20738
            } B;415,20848
        } HSR;416,20865
            vuint32_t R;419,20998
                vuint32_t SAD:SAD421,21044
                  vuint32_t:vuint32_t422,21117
                vuint32_t ADDR:ADDR423,21164
                  vuint32_t:vuint32_t424,21253
            } B;425,21300
        } AR;426,21317
            vuint32_t R;429,21428
                vuint32_t:vuint32_t431,21474
                vuint32_t GCE:GCE432,21521
                  vuint32_t:vuint32_t433,21608
                vuint32_t M3PFE:M3PFE434,21655
                vuint32_t M2PFE:M2PFE435,21739
                vuint32_t M1PFE:M1PFE436,21823
                vuint32_t M0PFE:M0PFE437,21907
                vuint32_t APC:APC438,21991
                vuint32_t WWSC:WWSC439,22077
                vuint32_t RWSC:RWSC440,22161
                  vuint32_t:vuint32_t441,22244
                vuint32_t DPFEN:DPFEN442,22291
                  vuint32_t:vuint32_t443,22391
                vuint32_t IPFEN:IPFEN444,22438
                  vuint32_t:vuint32_t445,22545
                vuint32_t PFLIM:PFLIM446,22592
                vuint32_t BFEN:BFEN447,22666
            } B;448,22758
        } BIUCR;449,22775
            vuint32_t R;452,22888
                vuint32_t:vuint32_t454,22934
                vuint32_t M3AP:M3AP455,22981
                vuint32_t M2AP:M2AP456,23067
                vuint32_t M1AP:M1AP457,23153
                vuint32_t M0AP:M0AP458,23239
            } B;459,23325
        } BIUAPR;460,23342
            vuint32_t R;463,23455
                vuint32_t LBCFG:LBCFG465,23501
                  vuint32_t:vuint32_t466,23586
            } B;467,23633
        } BIUCR2;468,23650
            vuint32_t R;471,23727
                vuint32_t:vuint32_t473,23773
                vuint32_t B1_DPFE:B1_DPFE474,23820
                  vuint32_t:vuint32_t475,23906
                vuint32_t B1_IPFE:B1_IPFE476,23953
                  vuint32_t:vuint32_t477,24046
                vuint32_t B1_PFLIM:B1_PFLIM478,24093
                vuint32_t B1_BFE:B1_BFE479,24173
            } B;480,24252
        } PFCR3;481,24269
        int32_t FLASH_reserverd_89[FLASH_reserverd_89483,24287
            vuint32_t R;486,24411
                vuint32_t UTE:UTE488,24457
                vuint32_t SBCE:SBCE489,24533
                  vuint32_t:vuint32_t490,24621
                vuint32_t DSI:DSI491,24668
                  vuint32_t:vuint32_t492,24747
                  vuint32_t:vuint32_t493,24794
                vuint32_t MRE:MRE494,24854
                vuint32_t MRV:MRV495,24932
                vuint32_t EIE:EIE496,25009
                vuint32_t AIS:AIS497,25090
                vuint32_t AIE:AIE498,25174
                vuint32_t AID:AID499,25256
            } B;500,25335
        } UT0;501,25352
            vuint32_t R;504,25452
                vuint32_t DAI:DAI506,25498
            } B;507,25574
        } UT1;508,25591
            vuint32_t R;511,25691
                vuint32_t DAI:DAI513,25737
            } B;514,25813
        } UT2;515,25830
            vuint32_t R;518,25957
                vuint32_t MS:MS520,26003
            } B;521,26087
        } UMISR[UMISR522,26104
    struct SIU_tag 528,26414
            vuint32_t R;530,26451
                vuint32_t S_F:S_F532,26497
                vuint32_t FLASH_SIZE_1:FLASH_SIZE_1533,26586
                vuint32_t FLASH_SIZE_2:FLASH_SIZE_2534,26724
                vuint32_t TEMP_RANGE:TEMP_RANGE535,26875
                  vuint32_t:vuint32_t536,26974
                vuint32_t MAX_FREQ:MAX_FREQ537,27045
                  vuint32_t:vuint32_t538,27139
                vuint32_t SUPPLY:SUPPLY539,27210
                vuint32_t PART_NUMBER:PART_NUMBER540,27306
                vuint32_t TBD:TBD541,27460
                  vuint32_t:vuint32_t542,27584
                vuint32_t EE:EE543,27655
                  vuint32_t:vuint32_t544,27728
                vuint32_t FR:FR545,27799
            } B;546,27874
        } MIDR2;547,27891
            vuint32_t R;550,28005
                vuint32_t PARTNUM:PARTNUM552,28051
                vuint32_t CSP:CSP553,28124
                vuint32_t PKG:PKG554,28206
                  vuint32_t:vuint32_t555,28315
                vuint32_t MASKNUM:MASKNUM556,28362
            } B;557,28524
        } MIDR;558,28541
            vuint32_t R;561,28658
        } TST;562,28683
            vuint32_t R;565,28804
                vuint32_t PORS:PORS567,28850
                vuint32_t ERS:ERS568,28919
                vuint32_t LLRS:LLRS569,28988
                vuint32_t LCRS:LCRS570,29061
                vuint32_t WDRS:WDRS571,29135
                vuint32_t CRS:CRS572,29216
                vuint32_t SWTRS:SWTRS573,29286
                  vuint32_t:vuint32_t574,29388
                vuint32_t SSRS:SSRS575,29427
                vuint32_t SERF:SERF576,29503
                vuint32_t WKPCFG:WKPCFG577,29579
                  vuint32_t:vuint32_t578,29661
                vuint32_t ABR:ABR579,29700
                vuint32_t BOOTCFG:BOOTCFG580,29780
                vuint32_t RGF:RGF581,29859
            } B;582,29924
        } RSR;583,29941
            vuint32_t R;586,30067
                vuint32_t SSR:SSR588,30113
                vuint32_t SER:SER589,30182
                  vuint32_t:vuint32_t590,30253
                vuint32_t CRE:CRE591,30292
                  vuint32_t:vuint32_t592,30362
            } B;593,30401
        } SRCR;594,30418
            vuint32_t R;597,30550
                vuint32_t NMI:NMI599,30596
                  vuint32_t:vuint32_t600,30688
                vuint32_t SWT:SWT601,30727
                  vuint32_t:vuint32_t602,30846
                vuint32_t EIF15:EIF15603,30885
                vuint32_t EIF14:EIF14604,30965
                vuint32_t EIF13:EIF13605,31045
                vuint32_t EIF12:EIF12606,31125
                vuint32_t EIF11:EIF11607,31205
                vuint32_t EIF10:EIF10608,31285
                vuint32_t EIF9:EIF9609,31365
                vuint32_t EIF8:EIF8610,31445
                  vuint32_t:vuint32_t611,31525
                vuint32_t EIF4:EIF4612,31586
                vuint32_t EIF3:EIF3613,31666
                  vuint32_t:vuint32_t614,31746
                vuint32_t EIF0:EIF0615,31807
            } B;616,31887
        } EISR;617,31904
            vuint32_t R;620,32045
                vuint32_t NMI_SEL:NMI_SEL622,32091
                  vuint32_t:vuint32_t623,32194
                vuint32_t SWT_SEL:SWT_SEL624,32233
                  vuint32_t:vuint32_t625,32270
                vuint32_t EIRE15:EIRE15626,32301
                vuint32_t EIRE14:EIRE14627,32387
                vuint32_t EIRE13:EIRE13628,32473
                vuint32_t EIRE12:EIRE12629,32559
                vuint32_t EIRE11:EIRE11630,32645
                vuint32_t EIRE10:EIRE10631,32731
                vuint32_t EIRE9:EIRE9632,32817
                vuint32_t EIRE8:EIRE8633,32903
                vuint32_t EIRE7:EIRE7634,32989
                vuint32_t EIRE6:EIRE6635,33075
                vuint32_t EIRE5:EIRE5636,33161
                vuint32_t EIRE4:EIRE4637,33247
                vuint32_t EIRE3:EIRE3638,33333
                vuint32_t EIRE2:EIRE2639,33419
                vuint32_t EIRE1:EIRE1640,33505
                vuint32_t EIRE0:EIRE0641,33591
            } B;642,33677
        } DIRER;643,33694
            vuint32_t R;646,33836
                vuint32_t:vuint32_t648,33882
                vuint32_t DIRS3:DIRS3649,33921
                  vuint32_t:vuint32_t650,33998
                vuint32_t DIRS0:DIRS0651,34057
            } B;652,34134
        } DIRSR;653,34151
            vuint32_t R;656,34293
                vuint32_t:vuint32_t658,34339
                vuint32_t OVF15:OVF15659,34378
                vuint32_t OVF14:OVF14660,34439
                vuint32_t OVF13:OVF13661,34500
                vuint32_t OVF12:OVF12662,34561
                vuint32_t OVF11:OVF11663,34622
                vuint32_t OVF10:OVF10664,34683
                vuint32_t OVF9:OVF9665,34744
                vuint32_t OVF8:OVF8666,34805
                  vuint32_t:vuint32_t667,34866
                vuint32_t OVF4:OVF4668,34925
                vuint32_t OVF3:OVF3669,34986
                  vuint32_t:vuint32_t670,35047
                vuint32_t OVF0:OVF0671,35106
            } B;672,35167
        } OSR;673,35184
            vuint32_t R;676,35308
                vuint32_t:vuint32_t678,35354
                vuint32_t ORE15:ORE15679,35393
                vuint32_t ORE14:ORE14680,35464
                vuint32_t ORE13:ORE13681,35535
                vuint32_t ORE12:ORE12682,35606
                vuint32_t ORE11:ORE11683,35677
                vuint32_t ORE10:ORE10684,35748
                vuint32_t ORE9:ORE9685,35819
                vuint32_t ORE8:ORE8686,35890
                  vuint32_t:vuint32_t687,35961
                vuint32_t ORE4:ORE4688,36020
                vuint32_t ORE3:ORE3689,36091
                  vuint32_t:vuint32_t690,36162
                vuint32_t ORE0:ORE0691,36221
            } B;692,36292
        } ORER;693,36309
            vuint32_t R;696,36443
                vuint32_t NMIRE:NMIRE698,36489
                  vuint32_t:vuint32_t699,36584
                vuint32_t IREE15:IREE15700,36643
                vuint32_t IREE14:IREE14701,36720
                vuint32_t IREE13:IREE13702,36797
                vuint32_t IREE12:IREE12703,36874
                vuint32_t IREE11:IREE11704,36951
                vuint32_t IREE10:IREE10705,37028
                vuint32_t IREE9:IREE9706,37105
                vuint32_t IREE8:IREE8707,37182
                  vuint32_t:vuint32_t708,37259
                vuint32_t IREE4:IREE4709,37318
                vuint32_t IREE3:IREE3710,37395
                  vuint32_t:vuint32_t711,37472
                vuint32_t IREE0:IREE0712,37531
            } B;713,37608
        } IREER;714,37625
            vuint32_t R;717,37776
                vuint32_t NMIFE:NMIFE719,37822
                vuint32_t Reserverd:Reserverd720,37918
                vuint32_t IFEE15:IFEE15721,37965
                vuint32_t IFEE14:IFEE14722,38043
                vuint32_t IFEE13:IFEE13723,38121
                vuint32_t IFEE12:IFEE12724,38199
                vuint32_t IFEE11:IFEE11725,38277
                vuint32_t IFEE10:IFEE10726,38355
                vuint32_t IFEE9:IFEE9727,38433
                vuint32_t IFEE8:IFEE8728,38511
                  vuint32_t:vuint32_t729,38589
                vuint32_t IFEE4:IFEE4730,38648
                vuint32_t IFEE3:IFEE3731,38726
                  vuint32_t:vuint32_t732,38804
                vuint32_t IFEE0:IFEE0733,38863
            } B;734,38941
        } IFEER;735,38958
            vuint32_t R;738,39106
                vuint32_t:vuint32_t740,39152
                vuint32_t DFL:DFL741,39191
            } B;742,39259
        } IDFR;743,39276
        int32_t SIU_reserverd_153[SIU_reserverd_153745,39399
            vuint16_t R;748,39454
                vuint16_t:vuint16_t750,39500
                vuint16_t PA:PA751,39539
                vuint16_t OBE:OBE752,39578
                vuint16_t IBE:IBE753,39625
                vuint16_t DSC:DSC754,39672
                vuint16_t ODE:ODE755,39719
                vuint16_t HYS:HYS756,39766
                vuint16_t SRC:SRC757,39813
                vuint16_t WPE:WPE758,39860
                vuint16_t WPS:WPS759,39907
            } B;760,39954
        } PCR[PCR761,39971
        int32_t SIU_reserverd_164[SIU_reserverd_164763,40084
            vuint8_t R;766,40141
                vuint8_t:vuint8_t768,40186
                vuint8_t PDO:PDO769,40225
            } B;770,40264
        } GPDO[GPDO771,40281
            vuint8_t R;774,40414
                vuint8_t:vuint8_t776,40459
                vuint8_t PDI:PDI777,40498
            } B;778,40537
        } GPDI[GPDI779,40554
            vuint32_t R;782,40686
                vuint32_t TSEL5:TSEL5784,40732
                vuint32_t TSEL4:TSEL4785,40800
                vuint32_t TSEL3:TSEL3786,40868
                vuint32_t TSEL2:TSEL2787,40936
                vuint32_t TSEL1:TSEL1788,41004
                vuint32_t TSEL0:TSEL0789,41072
                  vuint32_t:vuint32_t790,41140
            } B;791,41179
        } ETISR;792,41196
            vuint32_t R;795,41337
                vuint32_t ESEL15:ESEL15797,41383
                vuint32_t ESEL14:ESEL14798,41457
                vuint32_t ESEL13:ESEL13799,41531
                vuint32_t ESEL12:ESEL12800,41605
                vuint32_t ESEL11:ESEL11801,41679
                vuint32_t ESEL10:ESEL10802,41753
                vuint32_t ESEL9:ESEL9803,41827
                vuint32_t ESEL8:ESEL8804,41901
                vuint32_t ESEL7:ESEL7805,41975
                vuint32_t ESEL6:ESEL6806,42049
                vuint32_t ESEL5:ESEL5807,42123
                vuint32_t ESEL4:ESEL4808,42197
                vuint32_t ESEL3:ESEL3809,42271
                vuint32_t ESEL2:ESEL2810,42345
                vuint32_t ESEL1:ESEL1811,42419
                vuint32_t ESEL0:ESEL0812,42493
            } B;813,42567
        } EIISR;814,42584
            vuint32_t R;817,42724
                vuint32_t:vuint32_t819,42770
                vuint32_t SINSELB:SINSELB820,42829
                vuint32_t SSSELB:SSSELB821,42920
                vuint32_t SCKSELB:SCKSELB822,43018
                vuint32_t TRIGSELB:TRIGSELB823,43110
                vuint32_t SINSELC:SINSELC824,43205
                vuint32_t SSSELC:SSSELC825,43296
                vuint32_t SCKSELC:SCKSELC826,43393
                vuint32_t TRIGSELC:TRIGSELC827,43485
                  vuint32_t:vuint32_t828,43580
            } B;829,43639
        } DISR;830,43656
            vuint32_t R;833,43786
                vuint32_t:vuint32_t835,43832
                vuint32_t ETSEL5:ETSEL5836,43871
                vuint32_t ETSEL4:ETSEL4837,43976
                vuint32_t ETSEL3:ETSEL3838,44081
                vuint32_t ETSEL2:ETSEL2839,44186
                vuint32_t ETSEL1:ETSEL1840,44291
                vuint32_t ETSEL0:ETSEL0841,44396
            } B;842,44501
        } ISEL3;843,44518
        int32_t SIU_reserverd_214[SIU_reserverd_214845,44647
            vuint32_t R;848,44702
                vuint32_t:vuint32_t850,44748
                vuint32_t ESEL5:ESEL5851,44787
                  vuint32_t:vuint32_t852,44850
                vuint32_t ESEL4:ESEL4853,44889
                  vuint32_t:vuint32_t854,44952
                vuint32_t ESEL3:ESEL3855,44991
                  vuint32_t:vuint32_t856,45054
                vuint32_t ESEL2:ESEL2857,45093
                  vuint32_t:vuint32_t858,45156
                vuint32_t ESEL1:ESEL1859,45195
                  vuint32_t:vuint32_t860,45258
                vuint32_t ESEL0:ESEL0861,45297
            } B;862,45360
        } ISEL8;863,45377
            vuint32_t R;866,45522
                vuint32_t:vuint32_t868,45568
                vuint32_t ETSEL0A:ETSEL0A869,45607
            } B;870,45672
        } ISEL9;871,45689
        int32_t SIU_reserverd_230[SIU_reserverd_230873,45799
            vuint32_t R;876,45855
                vuint32_t:vuint32_t878,45901
                vuint32_t MATCH:MATCH879,45940
                vuint32_t DISNEX:DISNEX880,46010
                  vuint32_t:vuint32_t881,46071
                vuint32_t CRSE:CRSE882,46110
                  vuint32_t:vuint32_t883,46217
            } B;884,46256
        } CCR;885,46273
            vuint32_t R;888,46402
                vuint32_t:vuint32_t890,46448
                vuint32_t EBTS:EBTS891,46525
                  vuint32_t:vuint32_t892,46595
                vuint32_t EBDF:EBDF893,46634
            } B;894,46709
        } ECCR;895,46726
            vuint32_t R;898,46861
        } CARH;899,46886
            vuint32_t R;902,47014
        } CARL;903,47039
            vuint32_t R;906,47166
        } CBRH;907,47191
            vuint32_t R;910,47319
        } CBRL;911,47344
        int32_t SIU_reserverd_250[SIU_reserverd_250913,47456
            vuint32_t R;916,47511
                vuint32_t:vuint32_t918,47557
                vuint32_t BYPASS:BYPASS919,47604
                vuint32_t SYSCLKDIV:SYSCLKDIV920,47680
                  vuint32_t:vuint32_t921,47768
            } B;922,47815
        } SYSDIV;923,47832
            vuint32_t R;926,47980
                vuint32_t CPUSTP:CPUSTP928,48026
                  vuint32_t:vuint32_t929,48154
                vuint32_t SWTSTP:SWTSTP930,48201
                  vuint32_t:vuint32_t931,48328
                vuint32_t TPUSTP:TPUSTP932,48375
                vuint32_t NPCSTP:NPCSTP933,48498
                vuint32_t EBISTP:EBISTP934,48627
                vuint32_t ADCSTP:ADCSTP935,48749
                  vuint32_t:vuint32_t936,48874
                vuint32_t MIOSSTP:MIOSSTP937,48921
                vuint32_t DFILSTP:DFILSTP938,48985
                  vuint32_t:vuint32_t939,49108
                vuint32_t PITSTP:PITSTP940,49155
                  vuint32_t:vuint32_t941,49284
                vuint32_t CNCSTP:CNCSTP942,49331
                  vuint32_t:vuint32_t943,49456
                vuint32_t CNASTP:CNASTP944,49503
                  vuint32_t:vuint32_t945,49628
                vuint32_t SPICSTP:SPICSTP946,49675
                vuint32_t SPIBSTP:SPIBSTP947,49795
                  vuint32_t:vuint32_t948,49915
                vuint32_t SCIBSTP:SCIBSTP949,49962
                vuint32_t SCIASTP:SCIASTP950,50089
            } B;951,50215
        } HLT;952,50232
            vuint32_t R;955,50365
                vuint32_t CPUACK:CPUACK957,50411
                  vuint32_t:vuint32_t958,50532
                vuint32_t SWTACK:SWTACK959,50579
                  vuint32_t:vuint32_t960,50700
                vuint32_t TPUACK:TPUACK961,50747
                vuint32_t NPCACK:NPCACK962,50869
                vuint32_t EBIACK:EBIACK963,50992
                vuint32_t ADCACK:ADCACK964,51113
                  vuint32_t:vuint32_t965,51236
                vuint32_t MIOSACK:MIOSACK966,51283
                vuint32_t DFILACK:DFILACK967,51406
                  vuint32_t:vuint32_t968,51525
                vuint32_t PITACK:PITACK969,51572
                  vuint32_t:vuint32_t970,51693
                vuint32_t CNCACK:CNCACK971,51740
                  vuint32_t:vuint32_t972,51863
                vuint32_t CNAACK:CNAACK973,51910
                  vuint32_t:vuint32_t974,52033
                vuint32_t SPICACK:SPICACK975,52080
                vuint32_t SPIBACK:SPIBACK976,52204
                  vuint32_t:vuint32_t977,52328
                vuint32_t SCIBACK:SCIBACK978,52375
                vuint32_t SCIAACK:SCIAACK979,52445
            } B;980,52516
        } HLTACK;981,52533
        int32_t SIU_reserved3[SIU_reserved3983,52668
    struct EMIOS_tag 989,52993
            vuint32_t R;991,53032
                vuint32_t DOZEEN:DOZEEN993,53078
                vuint32_t MDIS:MDIS994,53140
                vuint32_t FRZ:FRZ995,53174
                vuint32_t GTBE:GTBE996,53207
                vuint32_t ETB:ETB997,53241
                vuint32_t GPREN:GPREN998,53274
                  vuint32_t:vuint32_t999,53309
                vuint32_t SRV:SRV1000,53340
                vuint32_t GPRE:GPRE1001,53373
                  vuint32_t:vuint32_t1002,53407
            } B;1003,53438
        } MCR;1004,53455
            vuint32_t R;1007,53560
                vuint32_t:vuint32_t1009,53606
                vuint32_t F23:F231010,53635
                vuint32_t F22:F221011,53668
                vuint32_t F21:F211012,53701
                vuint32_t F20:F201013,53734
                vuint32_t F19:F191014,53767
                vuint32_t F18:F181015,53800
                vuint32_t F17:F171016,53833
                vuint32_t F16:F161017,53866
                vuint32_t F15:F151018,53899
                vuint32_t F14:F141019,53932
                vuint32_t F13:F131020,53965
                vuint32_t F12:F121021,53998
                vuint32_t F11:F111022,54031
                vuint32_t F10:F101023,54064
                vuint32_t F9:F91024,54097
                vuint32_t F8:F81025,54129
                vuint32_t F7:F71026,54161
                vuint32_t F6:F61027,54193
                vuint32_t F5:F51028,54225
                vuint32_t F4:F41029,54257
                vuint32_t F3:F31030,54289
                vuint32_t F2:F21031,54321
                vuint32_t F1:F11032,54353
                vuint32_t F0:F01033,54385
            } B;1034,54417
        } GFR;1035,54434
            vuint32_t R;1038,54533
                vuint32_t:vuint32_t1040,54579
                vuint32_t OU23:OU231041,54608
                vuint32_t OU22:OU221042,54642
                vuint32_t OU21:OU211043,54676
                vuint32_t OU20:OU201044,54710
                vuint32_t OU19:OU191045,54744
                vuint32_t OU18:OU181046,54778
                vuint32_t OU17:OU171047,54812
                vuint32_t OU16:OU161048,54846
                vuint32_t OU15:OU151049,54880
                vuint32_t OU14:OU141050,54914
                vuint32_t OU13:OU131051,54948
                vuint32_t OU12:OU121052,54982
                vuint32_t OU11:OU111053,55016
                vuint32_t OU10:OU101054,55050
                vuint32_t OU9:OU91055,55084
                vuint32_t OU8:OU81056,55117
                vuint32_t OU7:OU71057,55150
                vuint32_t OU6:OU61058,55183
                vuint32_t OU5:OU51059,55216
                vuint32_t OU4:OU41060,55249
                vuint32_t OU3:OU31061,55282
                vuint32_t OU2:OU21062,55315
                vuint32_t OU1:OU11063,55348
                vuint32_t OU0:OU01064,55381
            } B;1065,55414
        } OUDR;1066,55431
            vuint32_t R;1069,55540
                vuint32_t:vuint32_t1071,55586
                vuint32_t CHDIS23:CHDIS231072,55625
                vuint32_t CHDIS22:CHDIS221073,55694
                vuint32_t CHDIS21:CHDIS211074,55763
                vuint32_t CHDIS20:CHDIS201075,55832
                vuint32_t CHDIS19:CHDIS191076,55901
                vuint32_t CHDIS18:CHDIS181077,55970
                vuint32_t CHDIS17:CHDIS171078,56039
                vuint32_t CHDIS16:CHDIS161079,56108
                vuint32_t CHDIS15:CHDIS151080,56177
                vuint32_t CHDIS14:CHDIS141081,56246
                vuint32_t CHDIS13:CHDIS131082,56315
                vuint32_t CHDIS12:CHDIS121083,56384
                vuint32_t CHDIS11:CHDIS111084,56453
                vuint32_t CHDIS10:CHDIS101085,56522
                vuint32_t CHDIS9:CHDIS91086,56591
                vuint32_t CHDIS8:CHDIS81087,56660
                vuint32_t CHDIS7:CHDIS71088,56729
                vuint32_t CHDIS6:CHDIS61089,56798
                vuint32_t CHDIS5:CHDIS51090,56867
                vuint32_t CHDIS4:CHDIS41091,56936
                vuint32_t CHDIS3:CHDIS31092,57005
                vuint32_t CHDIS2:CHDIS21093,57074
                vuint32_t CHDIS1:CHDIS11094,57143
                vuint32_t CHDIS0:CHDIS01095,57212
            } B;1096,57281
        } UCDIS;1097,57298
        int32_t EMIOS_reserverd_30[EMIOS_reserverd_301099,57426
                vuint32_t R;1103,57503
            } CADR;1104,57565
                vuint32_t R;1107,57642
            } CBDR;1108,57704
                vuint32_t R;1111,57781
            } CCNTR;1112,57844
                vuint32_t R;1115,57923
                    vuint32_t FREN:FREN1117,57977
                    vuint32_t ODIS:ODIS1118,58015
                    vuint32_t ODISSL:ODISSL1119,58053
                    vuint32_t UCPRE:UCPRE1120,58093
                    vuint32_t UCPREN:UCPREN1121,58132
                    vuint32_t DMA:DMA1122,58172
                      vuint32_t:vuint32_t1123,58209
                    vuint32_t IF:IF1124,58244
                    vuint32_t FCK:FCK1125,58280
                    vuint32_t FEN:FEN1126,58317
                      vuint32_t:vuint32_t1127,58354
                    vuint32_t FORCMA:FORCMA1128,58389
                    vuint32_t FORCMB:FORCMB1129,58429
                      vuint32_t:vuint32_t1130,58469
                    vuint32_t BSL:BSL1131,58504
                    vuint32_t EDSEL:EDSEL1132,58541
                    vuint32_t EDPOL:EDPOL1133,58580
                    vuint32_t MODE:MODE1134,58619
                } B;1135,58657
            } CCR;1136,58678
                vuint32_t R;1139,58781
                    vuint32_t OVR:OVR1141,58835
                      vuint32_t:vuint32_t1142,58872
                    vuint32_t OVFL:OVFL1143,58908
                      vuint32_t:vuint32_t1144,58946
                    vuint32_t UCIN:UCIN1145,58982
                    vuint32_t UCOUT:UCOUT1146,59020
                    vuint32_t FLAG:FLAG1147,59059
                } B;1148,59097
            } CSR;1149,59118
                vuint32_t R;1152,59219
            } ALTA;1153,59291
            uint32_t emios_channel_reserved[emios_channel_reserved1155,59367
        } CH[CH1157,59416
    struct ETPU_tag 1163,59725
            vuint32_t R;1165,59869
                vuint32_t GEC:GEC1167,59915
                vuint32_t SDMERR:SDMERR1168,59986
                vuint32_t WDTOA:WDTOA1169,60033
                vuint32_t WDTOB:WDTOB1170,60080
                vuint32_t MGE1:MGE11171,60127
                vuint32_t MGE2:MGE21172,60189
                vuint32_t ILF1:ILF11173,60251
                vuint32_t ILF2:ILF21174,60347
                vuint32_t SCMERR:SCMERR1175,60443
                  vuint32_t:vuint32_t1176,60491
                vuint32_t SCMSIZE:SCMSIZE1177,60530
                  vuint32_t:vuint32_t1178,60602
                vuint32_t SCMMISC:SCMMISC1179,60641
                vuint32_t SCMMISF:SCMMISF1180,60703
                vuint32_t SCMMISEN:SCMMISEN1181,60765
                  vuint32_t:vuint32_t1182,60829
                vuint32_t VIS:VIS1183,60868
                  vuint32_t:vuint32_t1184,60931
                vuint32_t GTBE:GTBE1185,60970
            } B;1186,61042
        } MCR;1187,61059
            vuint32_t R;1191,61252
                vuint32_t STS:STS1193,61298
                vuint32_t CTBASE:CTBASE1194,61363
                vuint32_t PBASE:PBASE1195,61433
                vuint32_t PWIDTH:PWIDTH1196,61529
                vuint32_t PARAM0:PARAM01197,61593
                vuint32_t WR:WR1198,61678
                vuint32_t PARAM1:PARAM11199,61717
            } B;1200,61802
        } CDCR;1201,61819
        vuint32_t ETPU_reserved_0;1203,61878
            vuint32_t R;1207,62026
                vuint32_t ETPUMISCCMP:ETPUMISCCMP1209,62072
            } B;1210,62215
        } MISCCMPR 1211,62232
            vuint32_t R;1215,62402
                vuint32_t ETPUSCMOFFDATA:ETPUSCMOFFDATA1217,62448
            } B;1218,62533
        } SCMOFFDATAR;1219,62550
            vuint32_t R;1223,62748
                vuint32_t FEND:FEND1225,62794
                vuint32_t MDIS:MDIS1226,62852
                  vuint32_t:vuint32_t1227,62915
                vuint32_t STF:STF1228,62954
                  vuint32_t:vuint32_t1229,63012
                vuint32_t HLTF:HLTF1230,63051
                  vuint32_t:vuint32_t1231,63114
                vuint32_t FCSS:FCSS1232,63153
                vuint32_t FPSCK:FPSCK1233,63187
                vuint32_t CDFC:CDFC1234,63266
                  vuint32_t:vuint32_t1235,63313
                vuint32_t ERBA:ERBA1236,63352
                vuint32_t SPPDIS:SPPDIS1237,63399
                  vuint32_t:vuint32_t1238,63446
                vuint32_t ETB:ETB1239,63485
            } B;1240,63550
        } ECR_A;1241,63567
        vuint32_t ETPU_reserved_1[ETPU_reserved_11243,63625
            vuint32_t R;1247,63799
                vuint32_t TCR2CTL:TCR2CTL1249,63845
                vuint32_t TCRCF:TCRCF1250,63917
                vuint32_t AM:AM1251,63994
                  vuint32_t:vuint32_t1252,64045
                vuint32_t TCR2P:TCR2P1253,64084
                vuint32_t TCR1CTL:TCR1CTL1254,64155
                vuint32_t TCR1CS:TCR1CS1255,64227
                  vuint32_t:vuint32_t1256,64274
                vuint32_t TCR1P:TCR1P1257,64313
            } B;1258,64384
        } TBCR_A;1259,64401
            vuint32_t R;1263,64601
                vuint32_t:vuint32_t1265,64647
                vuint32_t TCR1:TCR11266,64686
            } B;1267,64827
        } TB1R_A;1268,64844
            vuint32_t R;1272,65044
                vuint32_t:vuint32_t1274,65090
                vuint32_t TCR2:TCR21275,65129
            } B;1276,65273
        } TB2R_A;1277,65290
            vuint32_t R;1281,65480
                vuint32_t REN1:REN11283,65526
                vuint32_t RSC1:RSC11284,65595
                  vuint32_t:vuint32_t1285,65665
                vuint32_t SERVER_ID1:SERVER_ID11286,65704
                  vuint32_t:vuint32_t1287,65751
                vuint32_t SRV1:SRV11288,65790
                vuint32_t REN2:REN21289,65859
                vuint32_t RSC2:RSC21290,65928
                  vuint32_t:vuint32_t1291,65998
                vuint32_t SERVER_ID2:SERVER_ID21292,66037
                  vuint32_t:vuint32_t1293,66084
                vuint32_t SRV2:SRV21294,66123
            } B;1295,66192
        } REDCR_A;1296,66209
        vuint32_t ETPU_reserved_2[ETPU_reserved_21298,66269
            vuint32_t R;1302,66395
                vuint32_t WDM:WDM1304,66441
                  vuint32_t:vuint32_t1305,66474
                vuint32_t WDCNT:WDCNT1306,66506
            } B;1307,66542
        } WDTR_A;1308,66559
        vuint32_t ETPU1_reserved_3;1310,66578
            vuint32_t R;1314,66701
                vuint32_t IDLE_CNT:IDLE_CNT1316,66747
                vuint32_t ICLR:ICLR1317,66786
            } B;1318,66820
        } IDLE_A;1319,66837
        vuint32_t ETPU_reserved_4[ETPU_reserved_41321,66856
            vuint32_t R;1325,67034
                vuint32_t CIS31:CIS311327,67080
                vuint32_t CIS30:CIS301328,67155
                vuint32_t CIS29:CIS291329,67230
                vuint32_t CIS28:CIS281330,67305
                vuint32_t CIS27:CIS271331,67380
                vuint32_t CIS26:CIS261332,67455
                vuint32_t CIS25:CIS251333,67530
                vuint32_t CIS24:CIS241334,67605
                vuint32_t CIS23:CIS231335,67680
                vuint32_t CIS22:CIS221336,67755
                vuint32_t CIS21:CIS211337,67830
                vuint32_t CIS20:CIS201338,67905
                vuint32_t CIS19:CIS191339,67980
                vuint32_t CIS18:CIS181340,68055
                vuint32_t CIS17:CIS171341,68130
                vuint32_t CIS16:CIS161342,68205
                vuint32_t CIS15:CIS151343,68280
                vuint32_t CIS14:CIS141344,68355
                vuint32_t CIS13:CIS131345,68430
                vuint32_t CIS12:CIS121346,68505
                vuint32_t CIS11:CIS111347,68580
                vuint32_t CIS10:CIS101348,68655
                vuint32_t CIS9:CIS91349,68730
                vuint32_t CIS8:CIS81350,68804
                vuint32_t CIS7:CIS71351,68878
                vuint32_t CIS6:CIS61352,68952
                vuint32_t CIS5:CIS51353,69026
                vuint32_t CIS4:CIS41354,69100
                vuint32_t CIS3:CIS31355,69174
                vuint32_t CIS2:CIS21356,69248
                vuint32_t CIS1:CIS11357,69322
                vuint32_t CIS0:CIS01358,69396
            } B;1359,69470
        } CISR_A;1360,69487
        int32_t ETPU_reserved_5[ETPU_reserved_51362,69547
            vuint32_t R;1366,69671
                vuint32_t DTRS31:DTRS311368,69717
                vuint32_t DTRS30:DTRS301369,69805
                vuint32_t DTRS29:DTRS291370,69893
                vuint32_t DTRS28:DTRS281371,69981
                vuint32_t DTRS27:DTRS271372,70069
                vuint32_t DTRS26:DTRS261373,70157
                vuint32_t DTRS25:DTRS251374,70245
                vuint32_t DTRS24:DTRS241375,70333
                vuint32_t DTRS23:DTRS231376,70421
                vuint32_t DTRS22:DTRS221377,70509
                vuint32_t DTRS21:DTRS211378,70597
                vuint32_t DTRS20:DTRS201379,70685
                vuint32_t DTRS19:DTRS191380,70773
                vuint32_t DTRS18:DTRS181381,70861
                vuint32_t DTRS17:DTRS171382,70949
                vuint32_t DTRS16:DTRS161383,71037
                vuint32_t DTRS15:DTRS151384,71125
                vuint32_t DTRS14:DTRS141385,71213
                vuint32_t DTRS13:DTRS131386,71301
                vuint32_t DTRS12:DTRS121387,71389
                vuint32_t DTRS11:DTRS111388,71477
                vuint32_t DTRS10:DTRS101389,71565
                vuint32_t DTRS9:DTRS91390,71653
                vuint32_t DTRS8:DTRS81391,71740
                vuint32_t DTRS7:DTRS71392,71827
                vuint32_t DTRS6:DTRS61393,71914
                vuint32_t DTRS5:DTRS51394,72001
                vuint32_t DTRS4:DTRS41395,72088
                vuint32_t DTRS3:DTRS31396,72175
                vuint32_t DTRS2:DTRS21397,72262
                vuint32_t DTRS1:DTRS11398,72349
                vuint32_t DTRS0:DTRS01399,72436
            } B;1400,72523
        } CDTRSR_A;1401,72540
        int32_t ETPU_reserved_6[ETPU_reserved_61403,72602
            vuint32_t R;1407,72786
                vuint32_t CIOS31:CIOS311409,72832
                vuint32_t CIOS30:CIOS301410,72918
                vuint32_t CIOS29:CIOS291411,73004
                vuint32_t CIOS28:CIOS281412,73090
                vuint32_t CIOS27:CIOS271413,73176
                vuint32_t CIOS26:CIOS261414,73262
                vuint32_t CIOS25:CIOS251415,73348
                vuint32_t CIOS24:CIOS241416,73434
                vuint32_t CIOS23:CIOS231417,73520
                vuint32_t CIOS22:CIOS221418,73606
                vuint32_t CIOS21:CIOS211419,73692
                vuint32_t CIOS20:CIOS201420,73778
                vuint32_t CIOS19:CIOS191421,73864
                vuint32_t CIOS18:CIOS181422,73950
                vuint32_t CIOS17:CIOS171423,74036
                vuint32_t CIOS16:CIOS161424,74122
                vuint32_t CIOS15:CIOS151425,74208
                vuint32_t CIOS14:CIOS141426,74294
                vuint32_t CIOS13:CIOS131427,74380
                vuint32_t CIOS12:CIOS121428,74466
                vuint32_t CIOS11:CIOS111429,74552
                vuint32_t CIOS10:CIOS101430,74638
                vuint32_t CIOS9:CIOS91431,74724
                vuint32_t CIOS8:CIOS81432,74809
                vuint32_t CIOS7:CIOS71433,74894
                vuint32_t CIOS6:CIOS61434,74979
                vuint32_t CIOS5:CIOS51435,75064
                vuint32_t CIOS4:CIOS41436,75149
                vuint32_t CIOS3:CIOS31437,75234
                vuint32_t CIOS2:CIOS21438,75319
                vuint32_t CIOS1:CIOS11439,75404
                vuint32_t CIOS0:CIOS01440,75489
            } B;1441,75574
        } CIOSR_A;1442,75591
        int32_t ETPU_reserved_7[ETPU_reserved_71444,75652
            vuint32_t R;1448,75835
                vuint32_t DTROS31:DTROS311450,75881
                vuint32_t DTROS30:DTROS301451,75970
                vuint32_t DTROS29:DTROS291452,76059
                vuint32_t DTROS28:DTROS281453,76148
                vuint32_t DTROS27:DTROS271454,76237
                vuint32_t DTROS26:DTROS261455,76326
                vuint32_t DTROS25:DTROS251456,76415
                vuint32_t DTROS24:DTROS241457,76504
                vuint32_t DTROS23:DTROS231458,76593
                vuint32_t DTROS22:DTROS221459,76682
                vuint32_t DTROS21:DTROS211460,76771
                vuint32_t DTROS20:DTROS201461,76860
                vuint32_t DTROS19:DTROS191462,76949
                vuint32_t DTROS18:DTROS181463,77038
                vuint32_t DTROS17:DTROS171464,77127
                vuint32_t DTROS16:DTROS161465,77216
                vuint32_t DTROS15:DTROS151466,77305
                vuint32_t DTROS14:DTROS141467,77394
                vuint32_t DTROS13:DTROS131468,77483
                vuint32_t DTROS12:DTROS121469,77572
                vuint32_t DTROS11:DTROS111470,77661
                vuint32_t DTROS10:DTROS101471,77750
                vuint32_t DTROS9:DTROS91472,77839
                vuint32_t DTROS8:DTROS81473,77927
                vuint32_t DTROS7:DTROS71474,78015
                vuint32_t DTROS6:DTROS61475,78103
                vuint32_t DTROS5:DTROS51476,78191
                vuint32_t DTROS4:DTROS41477,78279
                vuint32_t DTROS3:DTROS31478,78367
                vuint32_t DTROS2:DTROS21479,78455
                vuint32_t DTROS1:DTROS11480,78543
                vuint32_t DTROS0:DTROS01481,78631
            } B;1482,78719
        } CDTROSR_A;1483,78736
        int32_t ETPU_reserved_8[ETPU_reserved_81485,78799
            vuint32_t R;1489,78973
                vuint32_t CIE31:CIE311491,79019
                vuint32_t CIE30:CIE301492,79096
                vuint32_t CIE29:CIE291493,79173
                vuint32_t CIE28:CIE281494,79250
                vuint32_t CIE27:CIE271495,79327
                vuint32_t CIE26:CIE261496,79404
                vuint32_t CIE25:CIE251497,79481
                vuint32_t CIE24:CIE241498,79558
                vuint32_t CIE23:CIE231499,79635
                vuint32_t CIE22:CIE221500,79712
                vuint32_t CIE21:CIE211501,79789
                vuint32_t CIE20:CIE201502,79866
                vuint32_t CIE19:CIE191503,79943
                vuint32_t CIE18:CIE181504,80020
                vuint32_t CIE17:CIE171505,80097
                vuint32_t CIE16:CIE161506,80174
                vuint32_t CIE15:CIE151507,80251
                vuint32_t CIE14:CIE141508,80328
                vuint32_t CIE13:CIE131509,80405
                vuint32_t CIE12:CIE121510,80482
                vuint32_t CIE11:CIE111511,80559
                vuint32_t CIE10:CIE101512,80636
                vuint32_t CIE9:CIE91513,80713
                vuint32_t CIE8:CIE81514,80789
                vuint32_t CIE7:CIE71515,80865
                vuint32_t CIE6:CIE61516,80941
                vuint32_t CIE5:CIE51517,81017
                vuint32_t CIE4:CIE41518,81093
                vuint32_t CIE3:CIE31519,81169
                vuint32_t CIE2:CIE21520,81245
                vuint32_t CIE1:CIE11521,81321
                vuint32_t CIE0:CIE01522,81397
            } B;1523,81473
        } CIER_A;1524,81490
        int32_t ETPU_reserved_9[ETPU_reserved_91526,81550
            vuint32_t R;1530,81738
                vuint32_t DTRE31:DTRE311532,81784
                vuint32_t DTRE30:DTRE301533,81872
                vuint32_t DTRE29:DTRE291534,81960
                vuint32_t DTRE28:DTRE281535,82048
                vuint32_t DTRE27:DTRE271536,82136
                vuint32_t DTRE26:DTRE261537,82224
                vuint32_t DTRE25:DTRE251538,82312
                vuint32_t DTRE24:DTRE241539,82400
                vuint32_t DTRE23:DTRE231540,82488
                vuint32_t DTRE22:DTRE221541,82576
                vuint32_t DTRE21:DTRE211542,82664
                vuint32_t DTRE20:DTRE201543,82752
                vuint32_t DTRE19:DTRE191544,82840
                vuint32_t DTRE18:DTRE181545,82928
                vuint32_t DTRE17:DTRE171546,83016
                vuint32_t DTRE16:DTRE161547,83104
                vuint32_t DTRE15:DTRE151548,83192
                vuint32_t DTRE14:DTRE141549,83280
                vuint32_t DTRE13:DTRE131550,83368
                vuint32_t DTRE12:DTRE121551,83456
                vuint32_t DTRE11:DTRE111552,83544
                vuint32_t DTRE10:DTRE101553,83632
                vuint32_t DTRE9:DTRE91554,83720
                vuint32_t DTRE8:DTRE81555,83807
                vuint32_t DTRE7:DTRE71556,83894
                vuint32_t DTRE6:DTRE61557,83981
                vuint32_t DTRE5:DTRE51558,84068
                vuint32_t DTRE4:DTRE41559,84155
                vuint32_t DTRE3:DTRE31560,84242
                vuint32_t DTRE2:DTRE21561,84329
                vuint32_t DTRE1:DTRE11562,84416
                vuint32_t DTRE0:DTRE01563,84503
            } B;1564,84590
        } CDTRER_A;1565,84607
        int32_t ETPU_reserved_10[ETPU_reserved_101567,84669
            vuint32_t R;1571,84814
                vuint32_t WDS31:WDS311573,84860
                vuint32_t WDS30:WDS301574,84948
                vuint32_t WDS29:WDS291575,85036
                vuint32_t WDS28:WDS281576,85124
                vuint32_t WDS27:WDS271577,85212
                vuint32_t WDS26:WDS261578,85300
                vuint32_t WDS25:WDS251579,85388
                vuint32_t WDS24:WDS241580,85476
                vuint32_t WDS23:WDS231581,85564
                vuint32_t WDS22:WDS221582,85652
                vuint32_t WDS21:WDS211583,85740
                vuint32_t WDS20:WDS201584,85828
                vuint32_t WDS19:WDS191585,85916
                vuint32_t WDS18:WDS181586,86004
                vuint32_t WDS17:WDS171587,86092
                vuint32_t WDS16:WDS161588,86180
                vuint32_t WDS15:WDS151589,86268
                vuint32_t WDS14:WDS141590,86356
                vuint32_t WDS13:WDS131591,86444
                vuint32_t WDS12:WDS121592,86532
                vuint32_t WDS11:WDS111593,86620
                vuint32_t WDS10:WDS101594,86708
                vuint32_t WDS9:WDS91595,86796
                vuint32_t WDS8:WDS81596,86883
                vuint32_t WDS7:WDS71597,86970
                vuint32_t WDS6:WDS61598,87057
                vuint32_t WDS5:WDS51599,87144
                vuint32_t WDS4:WDS41600,87231
                vuint32_t WDS3:WDS31601,87318
                vuint32_t WDS2:WDS21602,87405
                vuint32_t WDS1:WDS11603,87492
                vuint32_t WDS0:WDS01604,87579
            } B;1605,87666
        } WDSR_A;1606,87683
        int32_t ETPU_reserved_11[ETPU_reserved_111608,87702
            vuint32_t R;1612,87863
                vuint32_t SR31:SR311614,87909
                vuint32_t SR30:SR301615,87997
                vuint32_t SR29:SR291616,88085
                vuint32_t SR28:SR281617,88173
                vuint32_t SR27:SR271618,88261
                vuint32_t SR26:SR261619,88349
                vuint32_t SR25:SR251620,88437
                vuint32_t SR24:SR241621,88525
                vuint32_t SR23:SR231622,88613
                vuint32_t SR22:SR221623,88701
                vuint32_t SR21:SR211624,88789
                vuint32_t SR20:SR201625,88877
                vuint32_t SR19:SR191626,88965
                vuint32_t SR18:SR181627,89053
                vuint32_t SR17:SR171628,89141
                vuint32_t SR16:SR161629,89229
                vuint32_t SR15:SR151630,89317
                vuint32_t SR14:SR141631,89405
                vuint32_t SR13:SR131632,89493
                vuint32_t SR12:SR121633,89581
                vuint32_t SR11:SR111634,89669
                vuint32_t SR10:SR101635,89757
                vuint32_t SR9:SR91636,89845
                vuint32_t SR8:SR81637,89932
                vuint32_t SR7:SR71638,90019
                vuint32_t SR6:SR61639,90106
                vuint32_t SR5:SR51640,90193
                vuint32_t SR4:SR41641,90280
                vuint32_t SR3:SR31642,90367
                vuint32_t SR2:SR21643,90454
                vuint32_t SR1:SR11644,90541
                vuint32_t SR0:SR01645,90628
            } B;1646,90715
        } CPSSR_A;1647,90732
        int32_t ETPU_reserved_12[ETPU_reserved_121649,90793
            vuint32_t R;1653,90945
                vuint32_t SS31:SS311655,90991
                vuint32_t SS30:SS301656,91079
                vuint32_t SS29:SS291657,91167
                vuint32_t SS28:SS281658,91255
                vuint32_t SS27:SS271659,91343
                vuint32_t SS26:SS261660,91431
                vuint32_t SS25:SS251661,91519
                vuint32_t SS24:SS241662,91607
                vuint32_t SS23:SS231663,91695
                vuint32_t SS22:SS221664,91783
                vuint32_t SS21:SS211665,91871
                vuint32_t SS20:SS201666,91959
                vuint32_t SS19:SS191667,92047
                vuint32_t SS18:SS181668,92135
                vuint32_t SS17:SS171669,92223
                vuint32_t SS16:SS161670,92311
                vuint32_t SS15:SS151671,92399
                vuint32_t SS14:SS141672,92487
                vuint32_t SS13:SS131673,92575
                vuint32_t SS12:SS121674,92663
                vuint32_t SS11:SS111675,92751
                vuint32_t SS10:SS101676,92839
                vuint32_t SS9:SS91677,92927
                vuint32_t SS8:SS81678,93014
                vuint32_t SS7:SS71679,93101
                vuint32_t SS6:SS61680,93188
                vuint32_t SS5:SS51681,93275
                vuint32_t SS4:SS41682,93362
                vuint32_t SS3:SS31683,93449
                vuint32_t SS2:SS21684,93536
                vuint32_t SS1:SS11685,93623
                vuint32_t SS0:SS01686,93710
            } B;1687,93797
        } CSSR_A;1688,93814
        int32_t ETPU_reserved_13[ETPU_reserved_131690,93874
        int32_t ETPU_reserved_14[ETPU_reserved_141691,93911
                vuint32_t R;1702,94520
                    vuint32_t CIE:CIE1704,94574
                    vuint32_t DTRE:DTRE1705,94648
                    vuint32_t CPR:CPR1706,94725
                      vuint32_t:vuint32_t1707,94790
                    vuint32_t ETPD:ETPD1708,94837
                    vuint32_t ETCS:ETCS1709,94977
                      vuint32_t:vuint32_t1710,95054
                    vuint32_t CFS:CFS1711,95101
                    vuint32_t ODIS:ODIS1712,95173
                    vuint32_t OPOL:OPOL1713,95236
                      vuint32_t:vuint32_t1714,95300
                    vuint32_t CPBA:CPBA1715,95347
                } B;1716,95426
            } CR;1717,95447
                vuint32_t R;1720,95617
                    vuint32_t CIS:CIS1722,95671
                    vuint32_t CIOS:CIOS1723,95745
                      vuint32_t:vuint32_t1724,95828
                    vuint32_t DTRS:DTRS1725,95875
                    vuint32_t DTROS:DTROS1726,95944
                      vuint32_t:vuint32_t1727,96022
                    vuint32_t IPS:IPS1728,96069
                    vuint32_t OPS:OPS1729,96133
                    vuint32_t OBE:OBE1730,96198
                      vuint32_t:vuint32_t1731,96263
                    vuint32_t FM1:FM11732,96310
                    vuint32_t FM0:FM01733,96370
                } B;1734,96430
            } SCR;1735,96451
                vuint32_t R;1738,96627
                    vuint32_t:vuint32_t1740,96681
                    vuint32_t HSR:HSR1741,96750
                } B;1742,96797
            } HSRR;1743,96818
            int32_t ETPU_reserved_18;1744,96879
        } CHAN[CHAN1746,96918
    struct XBAR_tag 1752,97333
            vuint32_t R;1754,97371
                vuint32_t:vuint32_t1756,97417
                vuint32_t:vuint32_t1757,97491
                vuint32_t:vuint32_t1758,97565
                vuint32_t:vuint32_t1759,97639
                vuint32_t MSTR4:MSTR41760,97678
                  vuint32_t:vuint32_t1761,97773
                  vuint32_t:vuint32_t1762,97847
                vuint32_t MSTR2:MSTR21763,97886
                  vuint32_t:vuint32_t1764,97983
                vuint32_t MSTR1:MSTR11765,98022
                  vuint32_t:vuint32_t1766,98093
                vuint32_t MSTR0:MSTR01767,98132
            } B;1768,98224
        } MPR0;1769,98241
        int32_t XBAR_reserverd_35[XBAR_reserverd_351771,98351
            vuint32_t R;1774,98406
                vuint32_t RO:RO1776,98452
                vuint32_t HLP:HLP1777,98500
                  vuint32_t:vuint32_t1778,98582
                  vuint32_t:vuint32_t1779,98668
                  vuint32_t:vuint32_t1780,98763
                  vuint32_t:vuint32_t1781,98858
                vuint32_t HPE4:HPE41782,98953
                  vuint32_t:vuint32_t1783,99038
                vuint32_t HPE2:HPE21784,99133
                vuint32_t HPE1:HPE11785,99218
                vuint32_t HPE0:HPE01786,99303
                  vuint32_t:vuint32_t1787,99388
                vuint32_t ARB:ARB1788,99427
                  vuint32_t:vuint32_t1789,99490
                vuint32_t PCTL:PCTL1790,99529
                  vuint32_t:vuint32_t1791,99591
                vuint32_t PARK:PARK1792,99630
            } B;1793,99681
        } SGPCR0;1794,99698
        int32_t XBAR_reserverd_71[XBAR_reserverd_711796,99798
            vuint32_t R;1799,99854
                vuint32_t:vuint32_t1801,99900
                vuint32_t:vuint32_t1802,99974
                vuint32_t:vuint32_t1803,100048
                vuint32_t:vuint32_t1804,100122
                vuint32_t MSTR4:MSTR41805,100161
                  vuint32_t:vuint32_t1806,100256
                  vuint32_t:vuint32_t1807,100330
                vuint32_t MSTR2:MSTR21808,100369
                  vuint32_t:vuint32_t1809,100466
                vuint32_t MSTR1:MSTR11810,100505
                  vuint32_t:vuint32_t1811,100576
                vuint32_t MSTR0:MSTR01812,100615
            } B;1813,100707
        } MPR1;1814,100724
        int32_t XBAR_reserverd_105[XBAR_reserverd_1051816,100826
            vuint32_t R;1819,100882
                vuint32_t RO:RO1821,100928
                vuint32_t HLP:HLP1822,100976
                  vuint32_t:vuint32_t1823,101058
                  vuint32_t:vuint32_t1824,101144
                  vuint32_t:vuint32_t1825,101239
                  vuint32_t:vuint32_t1826,101334
                vuint32_t HPE4:HPE41827,101429
                  vuint32_t:vuint32_t1828,101514
                vuint32_t HPE2:HPE21829,101609
                vuint32_t HPE1:HPE11830,101694
                vuint32_t HPE0:HPE01831,101779
                  vuint32_t:vuint32_t1832,101864
                vuint32_t ARB:ARB1833,101903
                  vuint32_t:vuint32_t1834,101966
                vuint32_t PCTL:PCTL1835,102005
                  vuint32_t:vuint32_t1836,102067
                vuint32_t PARK:PARK1837,102106
            } B;1838,102157
        } SGPCR1;1839,102174
        int32_t XBAR_reserverd_141[XBAR_reserverd_1411841,102275
        int32_t XBAR_reserverd_211[XBAR_reserverd_2111845,102404
            vuint32_t R;1848,102461
                vuint32_t:vuint32_t1850,102507
                vuint32_t:vuint32_t1851,102581
                vuint32_t:vuint32_t1852,102655
                vuint32_t:vuint32_t1853,102729
                vuint32_t MSTR4:MSTR41854,102768
                  vuint32_t:vuint32_t1855,102863
                  vuint32_t:vuint32_t1856,102937
                vuint32_t MSTR2:MSTR21857,102976
                  vuint32_t:vuint32_t1858,103073
                vuint32_t MSTR1:MSTR11859,103112
                  vuint32_t:vuint32_t1860,103183
                vuint32_t MSTR0:MSTR01861,103222
            } B;1862,103314
        } MPR3;1863,103331
        int32_t XBAR_reserverd_245[XBAR_reserverd_2451865,103433
            vuint32_t R;1868,103489
                vuint32_t RO:RO1870,103535
                vuint32_t HLP:HLP1871,103583
                  vuint32_t:vuint32_t1872,103665
                  vuint32_t:vuint32_t1873,103751
                  vuint32_t:vuint32_t1874,103846
                  vuint32_t:vuint32_t1875,103941
                vuint32_t HPE4:HPE41876,104036
                  vuint32_t:vuint32_t1877,104121
                vuint32_t HPE2:HPE21878,104216
                vuint32_t HPE1:HPE11879,104301
                vuint32_t HPE0:HPE01880,104386
                  vuint32_t:vuint32_t1881,104471
                vuint32_t ARB:ARB1882,104510
                  vuint32_t:vuint32_t1883,104573
                vuint32_t PCTL:PCTL1884,104612
                  vuint32_t:vuint32_t1885,104674
                vuint32_t PARK:PARK1886,104713
            } B;1887,104764
        } SGPCR3;1888,104781
        int32_t XBAR_reserverd_281[XBAR_reserverd_2811890,104882
        int32_t XBAR_reserverd_351[XBAR_reserverd_3511894,105018
        int32_t XBAR_reserverd_421[XBAR_reserverd_4211898,105129
        int32_t XBAR_reserverd_491[XBAR_reserverd_4911902,105235
            vuint32_t R;1905,105292
                vuint32_t:vuint32_t1907,105338
                vuint32_t:vuint32_t1908,105412
                vuint32_t:vuint32_t1909,105486
                vuint32_t:vuint32_t1910,105560
                vuint32_t MSTR4:MSTR41911,105599
                  vuint32_t:vuint32_t1912,105694
                  vuint32_t:vuint32_t1913,105768
                vuint32_t MSTR2:MSTR21914,105807
                  vuint32_t:vuint32_t1915,105904
                vuint32_t MSTR1:MSTR11916,105943
                  vuint32_t:vuint32_t1917,106014
                vuint32_t MSTR0:MSTR01918,106053
            } B;1919,106145
        } MPR7;1920,106162
        int32_t XBAR_reserverd_525[XBAR_reserverd_5251922,106264
            vuint32_t R;1925,106320
                vuint32_t RO:RO1927,106366
                vuint32_t HLP:HLP1928,106414
                  vuint32_t:vuint32_t1929,106496
                  vuint32_t:vuint32_t1930,106582
                  vuint32_t:vuint32_t1931,106677
                  vuint32_t:vuint32_t1932,106772
                vuint32_t HPE4:HPE41933,106867
                  vuint32_t:vuint32_t1934,106952
                vuint32_t HPE2:HPE21935,107047
                vuint32_t HPE1:HPE11936,107132
                vuint32_t HPE0:HPE01937,107217
                  vuint32_t:vuint32_t1938,107302
                vuint32_t ARB:ARB1939,107341
                  vuint32_t:vuint32_t1940,107404
                vuint32_t PCTL:PCTL1941,107443
                  vuint32_t:vuint32_t1942,107505
                vuint32_t PARK:PARK1943,107544
            } B;1944,107595
        } SGPCR7;1945,107612
        int32_t XBAR_reserverd_561[XBAR_reserverd_5611947,107713
            vuint32_t R;1950,107770
                vuint32_t:vuint32_t1952,107816
                vuint32_t AULB:AULB1953,107855
            } B;1954,107938
        } MGPCR0;1955,107955
        int32_t XBAR_reserverd_564[XBAR_reserverd_5641957,108057
            vuint32_t R;1960,108114
                vuint32_t:vuint32_t1962,108160
                vuint32_t AULB:AULB1963,108199
            } B;1964,108282
        } MGPCR1;1965,108299
        int32_t XBAR_reserverd_567[XBAR_reserverd_5671967,108401
            vuint32_t R;1970,108458
                vuint32_t:vuint32_t1972,108504
                vuint32_t AULB:AULB1973,108543
            } B;1974,108626
        } MGPCR2;1975,108643
        int32_t XBAR_reserverd_570[XBAR_reserverd_5701977,108745
        int32_t XBAR_reserverd_573[XBAR_reserverd_5731981,108880
            vuint32_t R;1984,108937
                vuint32_t:vuint32_t1986,108983
                vuint32_t AULB:AULB1987,109022
            } B;1988,109105
        } MGPCR4;1989,109122
        int32_t XBAR_reserverd_576[XBAR_reserverd_5761991,109224
        int32_t XBAR_reserverd_579[XBAR_reserverd_5791995,109359
        int32_t XBAR_reserverd_582[XBAR_reserverd_5821999,109494
    struct ECSM_tag 2007,109919
        uint32_t ecsm_reserved1[ecsm_reserved12009,110002
        uint8_t ecsm_reserved3[ecsm_reserved32011,110040
            vuint8_t R;2014,110115
                vuint8_t:vuint8_t2016,110160
                vuint8_t ERNCR:ERNCR2017,110188
                vuint8_t EFNCR:EFNCR2018,110252
            } B;2019,110316
        } ECR;2020,110333
        uint8_t ecsm_reserved4[ecsm_reserved42022,110399
            vuint8_t R;2025,110474
                vuint8_t:vuint8_t2027,110519
                vuint8_t RNCE:RNCE2028,110547
                vuint8_t FNCE:FNCE2029,110610
            } B;2030,110673
        } ESR;2031,110690
        uint32_t ecsm_reserved4a[ecsm_reserved4a2034,110792
            vuint32_t R;2037,110846
                vuint32_t FEAR:FEAR2039,110892
            } B;2040,110955
        } FEAR;2041,110972
        uint16_t ecsm_reserved4b;2043,111062
            vuint8_t R;2046,111113
                vuint8_t:vuint8_t2048,111158
                vuint8_t FEMR:FEMR2049,111186
            } B;2050,111249
        } FEMR;2051,111266
            vuint8_t R;2054,111364
                vuint8_t WRITE:WRITE2056,111409
                vuint8_t SIZE:SIZE2057,111443
                vuint8_t PROT0:PROT02058,111476
                vuint8_t PROT1:PROT12059,111544
                vuint8_t PROT2:PROT22060,111612
                vuint8_t PROT3:PROT32061,111680
            } B;2062,111748
        } FEAT;2063,111765
            vuint32_t R;2066,111867
                vuint32_t FEDH:FEDH2068,111913
            } B;2069,111976
        } FEDRH;2070,111993
            vuint32_t R;2073,112095
                vuint32_t FEDL:FEDL2075,112141
            } B;2076,112204
        } FEDRL;2077,112221
            vuint32_t R;2080,112322
                vuint32_t REAR:REAR2082,112368
            } B;2083,112431
        } REAR;2084,112448
        uint8_t ecsm_reserved5;2086,112520
            vuint8_t R;2089,112569
                vuint8_t PRESR:PRESR2091,112614
            } B;2092,112648
        } PRESR;2093,112665
            vuint8_t R;2096,112755
                vuint8_t:vuint8_t2098,112800
                vuint8_t REMR:REMR2099,112828
            } B;2100,112891
        } REMR;2101,112908
            vuint8_t R;2104,112995
                vuint8_t WRITE:WRITE2106,113040
                vuint8_t SIZE:SIZE2107,113074
                vuint8_t PROT0:PROT02108,113107
                vuint8_t PROT1:PROT12109,113175
                vuint8_t PROT2:PROT22110,113243
                vuint8_t PROT3:PROT32111,113311
            } B;2112,113379
        } REAT;2113,113396
            vuint32_t R;2116,113497
                vuint32_t REDH:REDH2118,113543
            } B;2119,113606
        } REDRH;2120,113623
            vuint32_t R;2123,113723
                vuint32_t REDL:REDL2125,113769
            } B;2126,113832
        } REDRL;2127,113849
    struct EDMA_tag 2133,114173
            vuint32_t R;2135,114211
                vuint32_t:vuint32_t2137,114257
                vuint32_t CX:CX2138,114304
                vuint32_t ECX:ECX2139,114376
                vuint32_t GRP3PRI:GRP3PRI2140,114462
                vuint32_t GRP2PRI:GRP2PRI2141,114551
                vuint32_t GRP1PRI:GRP1PRI2142,114640
                vuint32_t GRP0PRI:GRP0PRI2143,114711
                vuint32_t EMLM:EMLM2144,114782
                vuint32_t CLM:CLM2145,114872
                vuint32_t HALT:HALT2146,114957
                vuint32_t HOE:HOE2147,115041
                vuint32_t ERGA:ERGA2148,115119
                vuint32_t ERCA:ERCA2149,115202
                vuint32_t EDBG:EDBG2150,115287
                vuint32_t EBW:EBW2151,115346
            } B;2152,115415
        } CR;2153,115432
            vuint32_t R;2156,115544
                vuint32_t VLD:VLD2158,115590
                  vuint32_t:vuint32_t2160,115663
                vuint32_t ECX:ECX2161,115710
                vuint32_t GPE:GPE2162,115774
                vuint32_t CPE:CPE2163,115841
                vuint32_t ERRCHN:ERRCHN2164,115911
                vuint32_t SAE:SAE2165,116039
                vuint32_t SOE:SOE2166,116109
                vuint32_t DAE:DAE2167,116175
                vuint32_t DOE:DOE2168,116247
                vuint32_t NCE:NCE2169,116318
                vuint32_t SGE:SGE2170,116397
                vuint32_t SBE:SBE2171,116478
                vuint32_t DBE:DBE2172,116541
            } B;2174,116611
        } ESR;2175,116628
        uint32_t edma_reserved_erqrh;2177,116706
            vuint32_t R;2180,116761
                vuint32_t ERQ31:ERQ312182,116807
                vuint32_t ERQ30:ERQ302183,116842
                vuint32_t ERQ29:ERQ292184,116877
                vuint32_t ERQ28:ERQ282185,116912
                vuint32_t ERQ27:ERQ272186,116947
                vuint32_t ERQ26:ERQ262187,116982
                vuint32_t ERQ25:ERQ252188,117017
                vuint32_t ERQ24:ERQ242189,117052
                vuint32_t ERQ23:ERQ232190,117087
                vuint32_t ERQ22:ERQ222191,117122
                vuint32_t ERQ21:ERQ212192,117157
                vuint32_t ERQ20:ERQ202193,117192
                vuint32_t ERQ19:ERQ192194,117227
                vuint32_t ERQ18:ERQ182195,117262
                vuint32_t ERQ17:ERQ172196,117297
                vuint32_t ERQ16:ERQ162197,117332
                vuint32_t ERQ15:ERQ152198,117367
                vuint32_t ERQ14:ERQ142199,117402
                vuint32_t ERQ13:ERQ132200,117437
                vuint32_t ERQ12:ERQ122201,117472
                vuint32_t ERQ11:ERQ112202,117507
                vuint32_t ERQ10:ERQ102203,117542
                vuint32_t ERQ09:ERQ092204,117577
                vuint32_t ERQ08:ERQ082205,117612
                vuint32_t ERQ07:ERQ072206,117647
                vuint32_t ERQ06:ERQ062207,117682
                vuint32_t ERQ05:ERQ052208,117717
                vuint32_t ERQ04:ERQ042209,117752
                vuint32_t ERQ03:ERQ032210,117787
                vuint32_t ERQ02:ERQ022211,117822
                vuint32_t ERQ01:ERQ012212,117857
                vuint32_t ERQ00:ERQ002213,117892
            } B;2214,117927
        } ERQRL;2215,117944
        uint32_t edma_reserved_eeirh;2217,118035
            vuint32_t R;2220,118090
                vuint32_t EEI31:EEI312222,118136
                vuint32_t EEI30:EEI302223,118171
                vuint32_t EEI29:EEI292224,118206
                vuint32_t EEI28:EEI282225,118241
                vuint32_t EEI27:EEI272226,118276
                vuint32_t EEI26:EEI262227,118311
                vuint32_t EEI25:EEI252228,118346
                vuint32_t EEI24:EEI242229,118381
                vuint32_t EEI23:EEI232230,118416
                vuint32_t EEI22:EEI222231,118451
                vuint32_t EEI21:EEI212232,118486
                vuint32_t EEI20:EEI202233,118521
                vuint32_t EEI19:EEI192234,118556
                vuint32_t EEI18:EEI182235,118591
                vuint32_t EEI17:EEI172236,118626
                vuint32_t EEI16:EEI162237,118661
                vuint32_t EEI15:EEI152238,118696
                vuint32_t EEI14:EEI142239,118731
                vuint32_t EEI13:EEI132240,118766
                vuint32_t EEI12:EEI122241,118801
                vuint32_t EEI11:EEI112242,118836
                vuint32_t EEI10:EEI102243,118871
                vuint32_t EEI09:EEI092244,118906
                vuint32_t EEI08:EEI082245,118941
                vuint32_t EEI07:EEI072246,118976
                vuint32_t EEI06:EEI062247,119011
                vuint32_t EEI05:EEI052248,119046
                vuint32_t EEI04:EEI042249,119081
                vuint32_t EEI03:EEI032250,119116
                vuint32_t EEI02:EEI022251,119151
                vuint32_t EEI01:EEI012252,119186
                vuint32_t EEI00:EEI002253,119221
            } B;2254,119256
        } EEIRL;2255,119273
            vuint8_t R;2258,119389
            vuint8_t B;2259,119413
        } SERQR;2260,119475
            vuint8_t R;2263,119583
            vuint8_t B;2264,119607
        } CERQR;2265,119669
            vuint8_t R;2268,119779
            vuint8_t B;2269,119803
        } SEEIR;2270,119865
            vuint8_t R;2273,119981
            vuint8_t B;2274,120005
        } CEEIR;2275,120067
            vuint8_t R;2278,120185
            vuint8_t B;2279,120209
        } CIRQR;2280,120271
            vuint8_t R;2283,120384
            vuint8_t B;2284,120408
        } CER;2285,120470
            vuint8_t R;2288,120571
            vuint8_t B;2289,120595
        } SSBR;2290,120657
            vuint8_t R;2293,120756
            vuint8_t B;2294,120780
        } CDSBR;2295,120842
        uint32_t edma_reserved_irqrh;2297,120933
            vuint32_t R;2300,120988
                vuint32_t INT31:INT312302,121034
                vuint32_t INT30:INT302303,121069
                vuint32_t INT29:INT292304,121104
                vuint32_t INT28:INT282305,121139
                vuint32_t INT27:INT272306,121174
                vuint32_t INT26:INT262307,121209
                vuint32_t INT25:INT252308,121244
                vuint32_t INT24:INT242309,121279
                vuint32_t INT23:INT232310,121314
                vuint32_t INT22:INT222311,121349
                vuint32_t INT21:INT212312,121384
                vuint32_t INT20:INT202313,121419
                vuint32_t INT19:INT192314,121454
                vuint32_t INT18:INT182315,121489
                vuint32_t INT17:INT172316,121524
                vuint32_t INT16:INT162317,121559
                vuint32_t INT15:INT152318,121594
                vuint32_t INT14:INT142319,121629
                vuint32_t INT13:INT132320,121664
                vuint32_t INT12:INT122321,121699
                vuint32_t INT11:INT112322,121734
                vuint32_t INT10:INT102323,121769
                vuint32_t INT09:INT092324,121804
                vuint32_t INT08:INT082325,121839
                vuint32_t INT07:INT072326,121874
                vuint32_t INT06:INT062327,121909
                vuint32_t INT05:INT052328,121944
                vuint32_t INT04:INT042329,121979
                vuint32_t INT03:INT032330,122014
                vuint32_t INT02:INT022331,122049
                vuint32_t INT01:INT012332,122084
                vuint32_t INT00:INT002333,122119
            } B;2334,122154
        } IRQRL;2335,122171
        uint32_t edma_reserved_erh;2337,122257
            vuint32_t R;2340,122310
                vuint32_t ERR31:ERR312342,122356
                vuint32_t ERR30:ERR302343,122391
                vuint32_t ERR29:ERR292344,122426
                vuint32_t ERR28:ERR282345,122461
                vuint32_t ERR27:ERR272346,122496
                vuint32_t ERR26:ERR262347,122531
                vuint32_t ERR25:ERR252348,122566
                vuint32_t ERR24:ERR242349,122601
                vuint32_t ERR23:ERR232350,122636
                vuint32_t ERR22:ERR222351,122671
                vuint32_t ERR21:ERR212352,122706
                vuint32_t ERR20:ERR202353,122741
                vuint32_t ERR19:ERR192354,122776
                vuint32_t ERR18:ERR182355,122811
                vuint32_t ERR17:ERR172356,122846
                vuint32_t ERR16:ERR162357,122881
                vuint32_t ERR15:ERR152358,122916
                vuint32_t ERR14:ERR142359,122951
                vuint32_t ERR13:ERR132360,122986
                vuint32_t ERR12:ERR122361,123021
                vuint32_t ERR11:ERR112362,123056
                vuint32_t ERR10:ERR102363,123091
                vuint32_t ERR09:ERR092364,123126
                vuint32_t ERR08:ERR082365,123161
                vuint32_t ERR07:ERR072366,123196
                vuint32_t ERR06:ERR062367,123231
                vuint32_t ERR05:ERR052368,123266
                vuint32_t ERR04:ERR042369,123301
                vuint32_t ERR03:ERR032370,123336
                vuint32_t ERR02:ERR022371,123371
                vuint32_t ERR01:ERR012372,123406
                vuint32_t ERR00:ERR002373,123441
            } B;2374,123476
        } ERL;2375,123493
        int32_t edma_reserverd_hrsh[edma_reserverd_hrsh2377,123567
        int32_t edma_reserverd_hrsl[edma_reserverd_hrsl2379,123608
        int32_t edma_reserverd_gpor[edma_reserverd_gpor2381,123649
        int32_t EDMA_reserverd_223[EDMA_reserverd_2232383,123690
            vuint8_t R;2386,123747
                vuint8_t ECP:ECP2388,123792
                vuint8_t DPA:DPA2389,123824
                vuint8_t GRPPRI:GRPPRI2390,123856
                vuint8_t CHPRI:CHPRI2391,123891
            } B;2392,123925
        } CPR[CPR2393,123942
        uint32_t edma_reserved2[edma_reserved22395,124025
        struct tcd_t 2401,124302
            vuint32_t SADDR;2402,124430
            vuint16_t SMOD:SMOD2404,124484
            vuint16_t SSIZE:SSIZE2405,124544
            vuint16_t DMOD:DMOD2406,124603
            vuint16_t DSIZE:DSIZE2407,124668
            vint16_t SOFF;2408,124732
            vuint32_t NBYTES;2409,124799
            vint32_t SLAST;2410,124864
            vuint32_t DADDR;2413,125015
            vuint16_t CITERE_LINK:CITERE_LINK2414,125073
            vuint16_t CITER:CITER2415,125110
            vint16_t DOFF;2416,125142
            vint32_t DLAST_SGA;2417,125214
            vuint16_t BITERE_LINK:BITERE_LINK2418,125246
            vuint16_t BITER:BITER2419,125328
            vuint16_t BWC:BWC2420,125360
            vuint16_t MAJORLINKCH:MAJORLINKCH2421,125416
            vuint16_t DONE:DONE2422,125493
            vuint16_t ACTIVE:ACTIVE2423,125544
            vuint16_t MAJORE_LINK:MAJORE_LINK2424,125597
            vuint16_t E_SG:E_SG2425,125674
            vuint16_t D_REQ:D_REQ2426,125745
            vuint16_t INT_HALF:INT_HALF2427,125809
            vuint16_t INT_MAJ:INT_MAJ2428,125889
            vuint16_t START:START2429,125970
        } TCD[TCD2430,126031
    struct EDMA_TCD_alt1_tag 2433,126127
        struct tcd_alt1_t 2435,126240
            vuint32_t SADDR;2436,126268
            vuint16_t SMOD:SMOD2438,126322
            vuint16_t SSIZE:SSIZE2439,126382
            vuint16_t DMOD:DMOD2440,126441
            vuint16_t DSIZE:DSIZE2441,126506
            vint16_t SOFF;2442,126570
            vuint32_t NBYTES;2443,126637
            vint32_t SLAST;2444,126702
            vuint32_t DADDR;2447,126853
            vuint16_t CITERE_LINK:CITERE_LINK2448,126911
            vuint16_t CITERLINKCH:CITERLINKCH2449,126948
            vuint16_t CITER:CITER2450,126985
            vint16_t DOFF;2451,127016
            vint32_t DLAST_SGA;2452,127088
            vuint16_t BITERE_LINK:BITERE_LINK2453,127120
            vuint16_t BITERLINKCH:BITERLINKCH2454,127202
            vuint16_t BITER:BITER2455,127239
            vuint16_t BWC:BWC2456,127270
            vuint16_t MAJORLINKCH:MAJORLINKCH2457,127326
            vuint16_t DONE:DONE2458,127403
            vuint16_t ACTIVE:ACTIVE2459,127454
            vuint16_t MAJORE_LINK:MAJORE_LINK2460,127507
            vuint16_t E_SG:E_SG2461,127584
            vuint16_t D_REQ:D_REQ2462,127655
            vuint16_t INT_HALF:INT_HALF2463,127719
            vuint16_t INT_MAJ:INT_MAJ2464,127799
            vuint16_t START:START2465,127880
        } TCD[TCD2466,127941
    struct INTC_tag 2472,128272
            vuint32_t R;2474,128310
                vuint32_t:vuint32_t2476,128356
                vuint32_t VTES_PRC1:VTES_PRC12477,128403
                  vuint32_t:vuint32_t2478,128500
                vuint32_t HVEN_PRC1:HVEN_PRC12479,128547
                  vuint32_t:vuint32_t2480,128643
                vuint32_t VTES:VTES2481,128690
                  vuint32_t:vuint32_t2482,128790
                vuint32_t HVEN:HVEN2483,128837
            } B;2484,128936
        } MCR;2485,128953
        int32_t INTC_reserverd_10[INTC_reserverd_102486,129072
            vuint32_t R;2489,129127
                vuint32_t:vuint32_t2491,129173
                vuint32_t PRI:PRI2492,129220
            } B;2493,129275
        } CPR;2494,129292
        int32_t INTC_reserved_1;2496,129429
            vuint32_t R;2499,129606
                vuint32_t VTBA:VTBA2501,129652
                vuint32_t INTVEC:INTVEC2502,129745
                  vuint32_t:vuint32_t2503,129831
            } B;2504,129878
        } IACKR;2505,129895
        int32_t INTC_reserverd_2;2507,130041
            vuint32_t R;2510,130229
        } EOIR;2511,130254
        int32_t INTC_reserverd_3;2513,130393
            vuint8_t R;2516,130574
                vuint8_t:vuint8_t2518,130619
                vuint8_t SET:SET2519,130666
                vuint8_t CLR:CLR2520,130718
            } B;2521,130772
        } SSCIR[SSCIR2522,130789
        int32_t INTC_reserverd_32[INTC_reserverd_322524,130923
            vuint8_t R;2527,130978
                vuint8_t PRC_SEL:PRC_SEL2529,131023
                  vuint8_t:vuint8_t2530,131104
                vuint8_t PRI:PRI2531,131151
            } B;2532,131205
        } PSR[PSR2533,131222
    struct EQADC_tag 2539,131629
            vuint32_t R;2541,131668
                vuint32_t:vuint32_t2543,131714
                vuint32_t ICEA0:ICEA02544,131744
                vuint32_t ICEA1:ICEA12545,131779
                  vuint32_t:vuint32_t2546,131814
                vuint32_t ESSIE:ESSIE2547,131845
                  vuint32_t:vuint32_t2548,131880
                vuint32_t DBG:DBG2549,131911
            } B;2550,131944
        } MCR;2551,131961
        int32_t EQADC_reserved00;2553,132051
            vuint32_t R;2556,132102
                vuint32_t:vuint32_t2558,132148
                vuint32_t NMF:NMF2559,132177
            } B;2560,132211
        } NMSFR;2561,132228
            vuint32_t R;2564,132340
                vuint32_t:vuint32_t2566,132386
                vuint32_t DFL:DFL2567,132416
            } B;2568,132449
        } ETDFR;2569,132466
            vuint32_t R;2572,132586
                vuint32_t CFPUSH:CFPUSH2574,132632
            } B;2575,132697
        } CFPR[CFPR2576,132714
        uint32_t eqadc_reserved1;2578,132796
        uint32_t eqadc_reserved2;2580,132831
            vuint32_t R;2583,132882
                vuint32_t:vuint32_t2585,132928
                vuint32_t RFPOP:RFPOP2586,132958
            } B;2587,133022
        } RFPR[RFPR2588,133039
        uint32_t eqadc_reserved3;2590,133126
        uint32_t eqadc_reserved4;2592,133161
            vuint16_t R;2595,133212
                vuint16_t:vuint16_t2597,133258
                vuint16_t CFEE0:CFEE02598,133287
                vuint16_t STRME0:STRME02599,133322
                vuint16_t SSE:SSE2600,133358
                vuint16_t CFINV:CFINV2601,133391
                  vuint16_t:vuint16_t2602,133426
                vuint16_t MODE:MODE2603,133457
                vuint16_t AMODE0:AMODE02604,133491
            } B;2605,133549
        } CFCR[CFCR2606,133566
        uint32_t eqadc_reserved5;2608,133651
            vuint16_t R;2611,133702
                vuint16_t NCIE:NCIE2613,133748
                vuint16_t TORIE:TORIE2614,133782
                vuint16_t PIE:PIE2615,133817
                vuint16_t EOQIE:EOQIE2616,133850
                vuint16_t CFUIE:CFUIE2617,133885
                  vuint16_t:vuint16_t2618,133920
                vuint16_t CFFE:CFFE2619,133951
                vuint16_t CFFS:CFFS2620,133985
                  vuint16_t:vuint16_t2621,134019
                vuint16_t RFOIE:RFOIE2622,134050
                  vuint16_t:vuint16_t2623,134085
                vuint16_t RFDE:RFDE2624,134116
                vuint16_t RFDS:RFDS2625,134150
            } B;2626,134184
        } IDCR[IDCR2627,134201
        uint32_t eqadc_reserved6;2629,134298
            vuint32_t R;2632,134349
                vuint32_t NCF:NCF2634,134395
                vuint32_t TORF:TORF2635,134428
                vuint32_t PF:PF2636,134462
                vuint32_t EOQF:EOQF2637,134494
                vuint32_t CFUF:CFUF2638,134528
                vuint32_t SSS:SSS2639,134562
                vuint32_t CFFF:CFFF2640,134595
                  vuint32_t:vuint32_t2641,134629
                vuint32_t RFOF:RFOF2642,134660
                  vuint32_t:vuint32_t2643,134694
                vuint32_t RFDF:RFDF2644,134725
                  vuint32_t:vuint32_t2645,134759
                vuint32_t CFCTR:CFCTR2646,134790
                vuint32_t TNXTPTR:TNXTPTR2647,134825
                vuint32_t RFCTR:RFCTR2648,134862
                vuint32_t POPNXTPTR:POPNXTPTR2649,134897
            } B;2650,134936
        } FISR[FISR2651,134953
        uint32_t eqadc_reserved7;2653,135050
        uint32_t eqadc_reserved8;2655,135085
            vuint16_t R;2658,135136
                vuint16_t:vuint16_t2660,135182
                vuint16_t TCCF:TCCF2661,135211
            } B;2662,135274
        } CFTCR[CFTCR2663,135291
        uint32_t eqadc_reserved9;2665,135386
            vuint32_t R;2668,135437
                vuint32_t CFS0:CFS02670,135483
                vuint32_t CFS1:CFS12671,135550
                vuint32_t CFS2:CFS22672,135617
                vuint32_t CFS3:CFS32673,135684
                vuint32_t CFS4:CFS42674,135751
                vuint32_t CFS5:CFS52675,135818
                  vuint32_t:vuint32_t2676,135885
                vuint32_t LCFTCB0:LCFTCB02677,135916
                vuint32_t TC_LCFTCB0:TC_LCFTCB02678,135953
            } B;2679,135994
        } CFSSR0;2680,136011
            vuint32_t R;2683,136114
                vuint32_t CFS0:CFS02685,136160
                vuint32_t CFS1:CFS12686,136227
                vuint32_t CFS2:CFS22687,136294
                vuint32_t CFS3:CFS32688,136361
                vuint32_t CFS4:CFS42689,136428
                vuint32_t CFS5:CFS52690,136495
                  vuint32_t:vuint32_t2691,136562
                vuint32_t LCFTCB1:LCFTCB12692,136593
                vuint32_t TC_LCFTCB1:TC_LCFTCB12693,136630
            } B;2694,136671
        } CFSSR1;2695,136688
            vuint32_t R;2698,136791
                vuint32_t CFS0:CFS02700,136837
                vuint32_t CFS1:CFS12701,136904
                vuint32_t CFS2:CFS22702,136971
                vuint32_t CFS3:CFS32703,137038
                vuint32_t CFS4:CFS42704,137105
                vuint32_t CFS5:CFS52705,137172
                  vuint32_t:vuint32_t2706,137239
                vuint32_t ECBNI:ECBNI2707,137270
                vuint32_t LCFTSSI:LCFTSSI2708,137305
                vuint32_t TC_LCFTSSI:TC_LCFTSSI2709,137342
            } B;2710,137383
        } CFSSR2;2711,137400
            vuint32_t R;2714,137503
                vuint32_t CFS0:CFS02716,137549
                vuint32_t CFS1:CFS12717,137583
                vuint32_t CFS2:CFS22718,137617
                vuint32_t CFS3:CFS32719,137651
                vuint32_t CFS4:CFS42720,137685
                vuint32_t CFS5:CFS52721,137719
                  vuint32_t:vuint32_t2722,137753
            } B;2723,137785
        } CFSR;2724,137802
        uint32_t eqadc_reserved11;2726,137863
            vuint32_t R;2729,137915
                vuint32_t:vuint32_t2731,137961
                vuint32_t MDT:MDT2732,137991
                  vuint32_t:vuint32_t2733,138024
                vuint32_t BR:BR2734,138055
            } B;2735,138087
        } SSICR;2736,138104
            vuint32_t R;2739,138203
                vuint32_t RDV:RDV2741,138249
                  vuint32_t:vuint32_t2742,138282
                vuint32_t RDATA:RDATA2743,138313
            } B;2744,138349
        } SSIRDR;2745,138366
        uint32_t eqadc_reserved11b[eqadc_reserved11b2747,138476
        uint32_t eqadc_reserved15;2749,138516
        uint32_t eqadc_reserved12[eqadc_reserved122752,138687
                vuint32_t R;2756,138764
            } R[R2760,138842
                vuint32_t R;2763,138922
            } EDATA[EDATA2765,138999
            uint32_t eqadc_reserved13[eqadc_reserved132767,139079
        } CF[CF2769,139122
        uint32_t eqadc_reserved14[eqadc_reserved142771,139140
                vuint32_t R;2775,139217
            } R[R2777,139291
            uint32_t eqadc_reserved15[eqadc_reserved152779,139352
        } RF[RF2781,139396
    struct DSPI_tag 2787,139662
            vuint32_t R;2789,139700
                vuint32_t MSTR:MSTR2791,139746
                vuint32_t CONT_SCKE:CONT_SCKE2792,139780
                vuint32_t DCONF:DCONF2793,139819
                vuint32_t FRZ:FRZ2794,139854
                vuint32_t MTFE:MTFE2795,139887
                vuint32_t PCSSE:PCSSE2796,139921
                vuint32_t ROOE:ROOE2797,139956
                vuint32_t PCSIS7:PCSIS72798,139990
                vuint32_t PCSIS6:PCSIS62799,140052
                vuint32_t PCSIS5:PCSIS52800,140114
                vuint32_t PCSIS4:PCSIS42801,140150
                vuint32_t PCSIS3:PCSIS32802,140186
                vuint32_t PCSIS2:PCSIS22803,140222
                vuint32_t PCSIS1:PCSIS12804,140258
                vuint32_t PCSIS0:PCSIS02805,140294
                vuint32_t DOZE:DOZE2806,140330
                vuint32_t MDIS:MDIS2807,140364
                vuint32_t DIS_TXF:DIS_TXF2808,140398
                vuint32_t DIS_RXF:DIS_RXF2809,140435
                vuint32_t CLR_TXF:CLR_TXF2810,140472
                vuint32_t CLR_RXF:CLR_RXF2811,140509
                vuint32_t SMPL_PT:SMPL_PT2812,140546
                  vuint32_t:vuint32_t2813,140583
                vuint32_t HALT:HALT2814,140614
            } B;2815,140648
        } MCR;2816,140665
        uint32_t dspi_reserved1;2818,140774
            vuint32_t R;2821,140824
                vuint32_t TCNT:TCNT2823,140870
                  vuint32_t:vuint32_t2824,140936
            } B;2825,140968
        } TCR;2826,140985
            vuint32_t R;2829,141110
                vuint32_t DBR:DBR2831,141156
                vuint32_t FMSZ:FMSZ2832,141189
                vuint32_t CPOL:CPOL2833,141223
                vuint32_t CPHA:CPHA2834,141257
                vuint32_t LSBFE:LSBFE2835,141291
                vuint32_t PCSSCK:PCSSCK2836,141326
                vuint32_t PASC:PASC2837,141362
                vuint32_t PDT:PDT2838,141396
                vuint32_t PBR:PBR2839,141429
                vuint32_t CSSCK:CSSCK2840,141462
                vuint32_t ASC:ASC2841,141497
                vuint32_t DT:DT2842,141530
                vuint32_t BR:BR2843,141562
            } B;2844,141594
        } CTAR[CTAR2845,141611
            vuint32_t R;2848,141755
                vuint32_t TCF:TCF2850,141801
                vuint32_t TXRXS:TXRXS2851,141834
                  vuint32_t:vuint32_t2852,141869
                vuint32_t EOQF:EOQF2853,141900
                vuint32_t TFUF:TFUF2854,141934
                  vuint32_t:vuint32_t2855,141968
                vuint32_t TFFF:TFFF2856,141999
                  vuint32_t:vuint32_t2857,142033
                vuint32_t RFOF:RFOF2858,142064
                  vuint32_t:vuint32_t2859,142098
                vuint32_t RFDF:RFDF2860,142129
                  vuint32_t:vuint32_t2861,142163
                vuint32_t TXCTR:TXCTR2862,142194
                vuint32_t TXNXTPTR:TXNXTPTR2863,142229
                vuint32_t RXCTR:RXCTR2864,142267
                vuint32_t POPNXTPTR:POPNXTPTR2865,142302
            } B;2866,142341
        } SR;2867,142358
            vuint32_t R;2870,142468
                vuint32_t TCFRE:TCFRE2872,142514
                  vuint32_t:vuint32_t2873,142577
                vuint32_t EOQFRE:EOQFRE2874,142608
                vuint32_t TFUFRE:TFUFRE2875,142672
                  vuint32_t:vuint32_t2876,142736
                vuint32_t TFFFRE:TFFFRE2877,142767
                vuint32_t TFFFDIRS:TFFFDIRS2878,142831
                  vuint32_t:vuint32_t2879,142897
                vuint32_t RFOFRE:RFOFRE2880,142928
                  vuint32_t:vuint32_t2881,142992
                vuint32_t RFDFRE:RFDFRE2882,143023
                vuint32_t RFDFDIRS:RFDFDIRS2883,143087
                  vuint32_t:vuint32_t2884,143153
            } B;2885,143185
        } RSER;2886,143202
            vuint32_t R;2889,143347
                vuint32_t CONT:CONT2891,143393
                vuint32_t CTAS:CTAS2892,143427
                vuint32_t EOQ:EOQ2893,143461
                vuint32_t CTCNT:CTCNT2894,143494
                  vuint32_t:vuint32_t2895,143529
                vuint32_t PCS7:PCS72896,143560
                vuint32_t PCS6:PCS62897,143622
                vuint32_t PCS5:PCS52898,143684
                vuint32_t PCS4:PCS42899,143718
                vuint32_t PCS3:PCS32900,143752
                vuint32_t PCS2:PCS22901,143786
                vuint32_t PCS1:PCS12902,143820
                vuint32_t PCS0:PCS02903,143854
                vuint32_t TXDATA:TXDATA2904,143888
            } B;2905,143925
        } PUSHR;2906,143942
            vuint32_t R;2909,144061
                vuint32_t:vuint32_t2911,144107
                vuint32_t RXDATA:RXDATA2912,144137
            } B;2913,144174
        } POPR;2914,144191
            vuint32_t R;2917,144308
                vuint32_t TXCMD:TXCMD2919,144354
                vuint32_t TXDATA:TXDATA2920,144390
            } B;2921,144427
        } TXFR[TXFR2922,144444
        vuint32_t DSPI_reserved_txf[DSPI_reserved_txf2924,144556
            vuint32_t R;2927,144614
                vuint32_t:vuint32_t2929,144660
                vuint32_t RXDATA:RXDATA2930,144690
            } B;2931,144727
        } RXFR[RXFR2932,144744
        vuint32_t DSPI_reserved_rxf[DSPI_reserved_rxf2934,144856
            vuint32_t R;2937,144914
                vuint32_t MTOE:MTOE2939,144960
                  vuint32_t:vuint32_t2940,144994
                vuint32_t MTOCNT:MTOCNT2941,145025
                  vuint32_t:vuint32_t2942,145061
                vuint32_t TSBC:TSBC2943,145092
                vuint32_t TXSS:TXSS2944,145126
                vuint32_t TPOL:TPOL2945,145160
                vuint32_t TRRE:TRRE2946,145194
                vuint32_t CID:CID2947,145228
                vuint32_t DCONT:DCONT2948,145261
                vuint32_t DSICTAS:DSICTAS2949,145296
                  vuint32_t:vuint32_t2950,145333
                vuint32_t DPCS7:DPCS72951,145364
                vuint32_t DPCS6:DPCS62952,145399
                vuint32_t DPCS5:DPCS52953,145434
                vuint32_t DPCS4:DPCS42954,145469
                vuint32_t DPCS3:DPCS32955,145504
                vuint32_t DPCS2:DPCS22956,145539
                vuint32_t DPCS1:DPCS12957,145574
                vuint32_t DPCS0:DPCS02958,145609
            } B;2959,145644
        } DSICR;2960,145661
            vuint32_t R;2963,145785
                vuint32_t SER_DATA:SER_DATA2965,145831
            } B;2966,145909
        } SDR;2967,145926
            vuint32_t R;2970,146053
                vuint32_t ASER_DATA:ASER_DATA2972,146099
            } B;2973,146177
        } ASDR;2974,146194
            vuint32_t R;2977,146332
                vuint32_t COMP_DATA:COMP_DATA2979,146378
            } B;2980,146456
        } COMPR;2981,146473
            vuint32_t R;2984,146603
                vuint32_t DESER_DATA:DESER_DATA2986,146649
            } B;2987,146735
        } DDR;2988,146752
            vuint32_t R;2991,146881
                vuint32_t:vuint32_t2993,146927
                vuint32_t TSBCNT:TSBCNT2994,146956
                  vuint32_t:vuint32_t2995,146992
                vuint32_t DPCS1_7:DPCS1_72996,147024
                vuint32_t DPCS1_6:DPCS1_62997,147061
                vuint32_t DPCS1_5:DPCS1_52998,147098
                vuint32_t DPCS1_4:DPCS1_42999,147135
                vuint32_t DPCS1_3:DPCS1_33000,147172
                vuint32_t DPCS1_2:DPCS1_23001,147209
                vuint32_t DPCS1_1:DPCS1_13002,147246
                vuint32_t DPCS1_0:DPCS1_03003,147283
            } B;3004,147320
        } DSICR1;3005,147337
    struct ESCI_tag 3011,147692
            vuint32_t R;3013,147730
                vuint32_t:vuint32_t3015,147776
                vuint32_t SBR:SBR3016,147805
                vuint32_t LOOPS:LOOPS3017,147839
                  vuint32_t:vuint32_t3018,147874
                vuint32_t RSRC:RSRC3019,147933
                vuint32_t M:M3020,147967
                vuint32_t WAKE:WAKE3021,147998
                vuint32_t ILT:ILT3022,148032
                vuint32_t PE:PE3023,148065
                vuint32_t PT:PT3024,148097
                vuint32_t TIE:TIE3025,148129
                vuint32_t TCIE:TCIE3026,148162
                vuint32_t RIE:RIE3027,148196
                vuint32_t ILIE:ILIE3028,148229
                vuint32_t TE:TE3029,148263
                vuint32_t RE:RE3030,148295
                vuint32_t RWU:RWU3031,148327
                vuint32_t SBK:SBK3032,148360
            } B;3033,148393
        } CR1;3034,148410
            vuint16_t R;3037,148546
                vuint16_t MDIS:MDIS3039,148592
                vuint16_t FBR:FBR3040,148626
                vuint16_t BSTP:BSTP3041,148659
                vuint16_t IEBERR:IEBERR3042,148693
                vuint16_t RXDMA:RXDMA3043,148756
                vuint16_t TXDMA:TXDMA3044,148791
                vuint16_t BRK13:BRK133045,148826
                vuint16_t TXDIR:TXDIR3046,148888
                vuint16_t BESM13:BESM133047,148923
                vuint16_t SBSTP:SBSTP3048,148985
                vuint16_t RXPOL:RXPOL3049,149048
                vuint16_t PMSK:PMSK3050,149083
                vuint16_t ORIE:ORIE3051,149117
                vuint16_t NFIE:NFIE3052,149151
                vuint16_t FEIE:FEIE3053,149185
                vuint16_t PFIE:PFIE3054,149219
            } B;3055,149253
        } CR2;3056,149270
            vuint16_t R;3059,149391
                vuint16_t R8:R83061,149437
                vuint16_t T8:T83062,149489
                vuint16_t ERR:ERR3063,149541
                  vuint16_t:vuint16_t3064,149574
                vuint16_t R:R3065,149605
                vuint8_t D;3066,149636
            } B;3067,149664
        } DR;3068,149681
            vuint32_t R;3071,149797
                vuint32_t TDRE:TDRE3073,149843
                vuint32_t TC:TC3074,149877
                vuint32_t RDRF:RDRF3075,149909
                vuint32_t IDLE:IDLE3076,149943
                vuint32_t OR:OR3077,149977
                vuint32_t NF:NF3078,150009
                vuint32_t FE:FE3079,150041
                vuint32_t PF:PF3080,150073
                  vuint32_t:vuint32_t3081,150105
                vuint32_t BERR:BERR3082,150136
                  vuint32_t:vuint32_t3083,150170
                vuint32_t TACT:TACT3084,150201
                vuint32_t RAF:RAF3085,150235
                vuint32_t RXRDY:RXRDY3086,150297
                vuint32_t TXRDY:TXRDY3087,150332
                vuint32_t LWAKE:LWAKE3088,150367
                vuint32_t STO:STO3089,150402
                vuint32_t PBERR:PBERR3090,150435
                vuint32_t CERR:CERR3091,150470
                vuint32_t CKERR:CKERR3092,150504
                vuint32_t FRC:FRC3093,150539
                  vuint32_t:vuint32_t3094,150572
                vuint32_t UREQ:UREQ3095,150603
                vuint32_t OVFL:OVFL3096,150637
            } B;3097,150671
        } SR;3098,150688
            vuint32_t R;3101,150828
                vuint32_t LRES:LRES3103,150874
                vuint32_t WU:WU3104,150908
                vuint32_t WUD0:WUD03105,150940
                vuint32_t WUD1:WUD13106,150974
                  vuint32_t:vuint32_t3107,151008
                vuint32_t PRTY:PRTY3108,151090
                vuint32_t LIN:LIN3109,151124
                vuint32_t RXIE:RXIE3110,151157
                vuint32_t TXIE:TXIE3111,151191
                vuint32_t WUIE:WUIE3112,151225
                vuint32_t STIE:STIE3113,151259
                vuint32_t PBIE:PBIE3114,151293
                vuint32_t CIE:CIE3115,151327
                vuint32_t CKIE:CKIE3116,151360
                vuint32_t FCIE:FCIE3117,151394
                  vuint32_t:vuint32_t3118,151428
                vuint32_t UQIE:UQIE3119,151459
                vuint32_t OFIE:OFIE3120,151493
                  vuint32_t:vuint32_t3121,151527
            } B;3122,151558
        } LCR;3123,151575
            vuint32_t R;3126,151714
        } LTR;3127,151739
            vuint32_t R;3130,151854
        } LRR;3131,151879
            vuint32_t R;3134,151993
                vuint32_t P:P3136,152039
                  vuint32_t:vuint32_t3137,152071
                vuint32_t SYNM:SYNM3138,152102
                vuint32_t EROE:EROE3139,152136
                vuint32_t ERFE:ERFE3140,152170
                vuint32_t ERPE:ERPE3141,152204
                vuint32_t M2:M23142,152238
                  vuint32_t:vuint32_t3143,152270
            } B;3144,152301
        } LPR;3145,152318
    struct ESCI_12_13_bit_tag 3151,152686
            vuint16_t R;3153,152734
                vuint16_t R8:R83155,152780
                vuint16_t T8:T83156,152812
                vuint16_t ERR:ERR3157,152844
                  vuint16_t:vuint16_t3158,152877
                vuint16_t D:D3159,152908
            } B;3160,152940
        } DR;3161,152957
    struct FLEXCAN_BUF_t 3166,153253
            vuint32_t R;3168,153296
                vuint32_t:vuint32_t3170,153342
                vuint32_t CODE:CODE3171,153371
                  vuint32_t:vuint32_t3172,153405
                vuint32_t SRR:SRR3173,153436
                vuint32_t IDE:IDE3174,153469
                vuint32_t RTR:RTR3175,153502
                vuint32_t LENGTH:LENGTH3176,153535
                vuint32_t TIMESTAMP:TIMESTAMP3177,153571
            } B;3178,153611
        } CS;3179,153628
            vuint32_t R;3182,153659
                vuint32_t PRIO:PRIO3184,153705
                vuint32_t STD_ID:STD_ID3185,153739
                vuint32_t EXT_ID:EXT_ID3186,153776
            } B;3187,153813
        } ID;3188,153830
            vuint32_t W[W3193,154055
        } DATA;3195,154219
    struct FLEXCAN_RXFIFO_t 3199,154296
            vuint32_t R;3201,154342
                vuint32_t:vuint32_t3203,154388
                vuint32_t SRR:SRR3204,154417
                vuint32_t IDE:IDE3205,154450
                vuint32_t RTR:RTR3206,154483
                vuint32_t LENGTH:LENGTH3207,154516
                vuint32_t TIMESTAMP:TIMESTAMP3208,154552
            } B;3209,154592
        } CS;3210,154609
            vuint32_t R;3213,154640
                vuint32_t:vuint32_t3215,154686
                vuint32_t STD_ID:STD_ID3216,154715
                vuint32_t EXT_ID:EXT_ID3217,154752
            } B;3218,154789
        } ID;3219,154806
            vuint32_t W[W3224,155031
        } DATA;3226,155195
        uint32_t FLEXCAN_RXFIFO_reserved[FLEXCAN_RXFIFO_reserved3228,155212
            vuint32_t R;3231,155310
        } IDTABLE[IDTABLE3232,155335
    struct FLEXCAN2_tag 3236,155421
            vuint32_t R;3238,155463
                vuint32_t MDIS:MDIS3240,155509
                vuint32_t FRZ:FRZ3241,155543
                vuint32_t FEN:FEN3242,155576
                vuint32_t HALT:HALT3243,155638
                vuint32_t NOTRDY:NOTRDY3244,155672
                vuint32_t WAK_MSK:WAK_MSK3245,155737
                vuint32_t SOFTRST:SOFTRST3246,155799
                vuint32_t FRZACK:FRZACK3247,155865
                vuint32_t SUPV:SUPV3248,155930
                vuint32_t SLF_WAK:SLF_WAK3249,155992
                vuint32_t WRNEN:WRNEN3251,156055
                vuint32_t MDISACK:MDISACK3253,156120
                vuint32_t WAK_SRC:WAK_SRC3254,156185
                vuint32_t DOZE:DOZE3255,156247
                vuint32_t SRXDIS:SRXDIS3257,156310
                vuint32_t MBFEN:MBFEN3258,156375
                  vuint32_t:vuint32_t3259,156436
                vuint32_t LPRIO_EN:LPRIO_EN3261,156468
                vuint32_t AEN:AEN3262,156530
                  vuint32_t:vuint32_t3263,156592
                vuint32_t IDAM:IDAM3264,156623
                  vuint32_t:vuint32_t3265,156685
                vuint32_t MAXMB:MAXMB3267,156717
            } B;3268,156752
        } MCR;3269,156769
            vuint32_t R;3272,156854
                vuint32_t PRESDIV:PRESDIV3274,156900
                vuint32_t RJW:RJW3275,156937
                vuint32_t PSEG1:PSEG13276,156970
                vuint32_t PSEG2:PSEG23277,157005
                vuint32_t BOFFMSK:BOFFMSK3278,157040
                vuint32_t ERRMSK:ERRMSK3279,157106
                vuint32_t CLKSRC:CLKSRC3280,157171
                vuint32_t LPB:LPB3281,157236
                vuint32_t TWRNMSK:TWRNMSK3282,157269
                vuint32_t RWRNMSK:RWRNMSK3283,157335
                  vuint32_t:vuint32_t3284,157401
                vuint32_t SMP:SMP3285,157432
                vuint32_t BOFFREC:BOFFREC3286,157465
                vuint32_t TSYN:TSYN3287,157531
                vuint32_t LBUF:LBUF3288,157565
                vuint32_t LOM:LOM3289,157599
                vuint32_t PROPSEG:PROPSEG3290,157632
            } B;3291,157669
        } CR;3292,157724
            vuint32_t R;3295,157795
        } TIMER;3296,157820
        int32_t FLEXCAN_reserved00;3298,157878
            vuint32_t R;3301,157931
                vuint32_t:vuint32_t3303,157977
                vuint32_t MI:MI3304,158006
            } B;3305,158039
        } RXGMASK;3306,158056
            vuint32_t R;3309,158126
                vuint32_t:vuint32_t3311,158172
                vuint32_t MI:MI3312,158201
            } B;3313,158234
        } RX14MASK;3314,158251
            vuint32_t R;3317,158317
                vuint32_t:vuint32_t3319,158363
                vuint32_t MI:MI3320,158392
            } B;3321,158425
        } RX15MASK;3322,158442
            vuint32_t R;3325,158508
                vuint32_t:vuint32_t3327,158554
                vuint32_t RXECNT:RXECNT3328,158584
                vuint32_t TXECNT:TXECNT3329,158620
            } B;3330,158656
        } ECR;3331,158673
            vuint32_t R;3334,158751
                vuint32_t:vuint32_t3336,158797
                vuint32_t TWRNINT:TWRNINT3337,158827
                vuint32_t RWRNINT:RWRNINT3338,158893
                vuint32_t BIT1ERR:BIT1ERR3339,158959
                vuint32_t BIT0ERR:BIT0ERR3340,159025
                vuint32_t ACKERR:ACKERR3341,159091
                vuint32_t CRCERR:CRCERR3342,159156
                vuint32_t FRMERR:FRMERR3343,159221
                vuint32_t STFERR:STFERR3344,159286
                vuint32_t TXWRN:TXWRN3345,159351
                vuint32_t RXWRN:RXWRN3346,159415
                vuint32_t IDLE:IDLE3347,159479
                vuint32_t TXRX:TXRX3348,159513
                vuint32_t FLTCONF:FLTCONF3349,159547
                  vuint32_t:vuint32_t3350,159613
                vuint32_t BOFFINT:BOFFINT3351,159644
                vuint32_t ERRINT:ERRINT3352,159710
                vuint32_t WAK_INT:WAK_INT3353,159775
            } B;3354,159837
        } ESR;3355,159854
            vuint32_t R;3358,159935
                vuint32_t BUF63M:BUF63M3360,159981
                vuint32_t BUF62M:BUF62M3361,160017
                vuint32_t BUF61M:BUF61M3362,160053
                vuint32_t BUF60M:BUF60M3363,160089
                vuint32_t BUF59M:BUF59M3364,160125
                vuint32_t BUF58M:BUF58M3365,160161
                vuint32_t BUF57M:BUF57M3366,160197
                vuint32_t BUF56M:BUF56M3367,160233
                vuint32_t BUF55M:BUF55M3368,160269
                vuint32_t BUF54M:BUF54M3369,160305
                vuint32_t BUF53M:BUF53M3370,160341
                vuint32_t BUF52M:BUF52M3371,160377
                vuint32_t BUF51M:BUF51M3372,160413
                vuint32_t BUF50M:BUF50M3373,160449
                vuint32_t BUF49M:BUF49M3374,160485
                vuint32_t BUF48M:BUF48M3375,160521
                vuint32_t BUF47M:BUF47M3376,160557
                vuint32_t BUF46M:BUF46M3377,160593
                vuint32_t BUF45M:BUF45M3378,160629
                vuint32_t BUF44M:BUF44M3379,160665
                vuint32_t BUF43M:BUF43M3380,160701
                vuint32_t BUF42M:BUF42M3381,160737
                vuint32_t BUF41M:BUF41M3382,160773
                vuint32_t BUF40M:BUF40M3383,160809
                vuint32_t BUF39M:BUF39M3384,160845
                vuint32_t BUF38M:BUF38M3385,160881
                vuint32_t BUF37M:BUF37M3386,160917
                vuint32_t BUF36M:BUF36M3387,160953
                vuint32_t BUF35M:BUF35M3388,160989
                vuint32_t BUF34M:BUF34M3389,161025
                vuint32_t BUF33M:BUF33M3390,161061
                vuint32_t BUF32M:BUF32M3391,161097
            } B;3392,161133
        } IMRH;3393,161197
            vuint32_t R;3396,161270
                vuint32_t BUF31M:BUF31M3398,161316
                vuint32_t BUF30M:BUF30M3399,161352
                vuint32_t BUF29M:BUF29M3400,161388
                vuint32_t BUF28M:BUF28M3401,161424
                vuint32_t BUF27M:BUF27M3402,161460
                vuint32_t BUF26M:BUF26M3403,161496
                vuint32_t BUF25M:BUF25M3404,161532
                vuint32_t BUF24M:BUF24M3405,161568
                vuint32_t BUF23M:BUF23M3406,161604
                vuint32_t BUF22M:BUF22M3407,161640
                vuint32_t BUF21M:BUF21M3408,161676
                vuint32_t BUF20M:BUF20M3409,161712
                vuint32_t BUF19M:BUF19M3410,161748
                vuint32_t BUF18M:BUF18M3411,161784
                vuint32_t BUF17M:BUF17M3412,161820
                vuint32_t BUF16M:BUF16M3413,161856
                vuint32_t BUF15M:BUF15M3414,161892
                vuint32_t BUF14M:BUF14M3415,161928
                vuint32_t BUF13M:BUF13M3416,161964
                vuint32_t BUF12M:BUF12M3417,162000
                vuint32_t BUF11M:BUF11M3418,162036
                vuint32_t BUF10M:BUF10M3419,162072
                vuint32_t BUF09M:BUF09M3420,162108
                vuint32_t BUF08M:BUF08M3421,162144
                vuint32_t BUF07M:BUF07M3422,162180
                vuint32_t BUF06M:BUF06M3423,162216
                vuint32_t BUF05M:BUF05M3424,162252
                vuint32_t BUF04M:BUF04M3425,162288
                vuint32_t BUF03M:BUF03M3426,162324
                vuint32_t BUF02M:BUF02M3427,162360
                vuint32_t BUF01M:BUF01M3428,162396
                vuint32_t BUF00M:BUF00M3429,162432
            } B;3430,162468
        } IMRL;3431,162532
            vuint32_t R;3434,162605
                vuint32_t BUF63I:BUF63I3436,162651
                vuint32_t BUF62I:BUF62I3437,162687
                vuint32_t BUF61I:BUF61I3438,162723
                vuint32_t BUF60I:BUF60I3439,162759
                vuint32_t BUF59I:BUF59I3440,162795
                vuint32_t BUF58I:BUF58I3441,162831
                vuint32_t BUF57I:BUF57I3442,162867
                vuint32_t BUF56I:BUF56I3443,162903
                vuint32_t BUF55I:BUF55I3444,162939
                vuint32_t BUF54I:BUF54I3445,162975
                vuint32_t BUF53I:BUF53I3446,163011
                vuint32_t BUF52I:BUF52I3447,163047
                vuint32_t BUF51I:BUF51I3448,163083
                vuint32_t BUF50I:BUF50I3449,163119
                vuint32_t BUF49I:BUF49I3450,163155
                vuint32_t BUF48I:BUF48I3451,163191
                vuint32_t BUF47I:BUF47I3452,163227
                vuint32_t BUF46I:BUF46I3453,163263
                vuint32_t BUF45I:BUF45I3454,163299
                vuint32_t BUF44I:BUF44I3455,163335
                vuint32_t BUF43I:BUF43I3456,163371
                vuint32_t BUF42I:BUF42I3457,163407
                vuint32_t BUF41I:BUF41I3458,163443
                vuint32_t BUF40I:BUF40I3459,163479
                vuint32_t BUF39I:BUF39I3460,163515
                vuint32_t BUF38I:BUF38I3461,163551
                vuint32_t BUF37I:BUF37I3462,163587
                vuint32_t BUF36I:BUF36I3463,163623
                vuint32_t BUF35I:BUF35I3464,163659
                vuint32_t BUF34I:BUF34I3465,163695
                vuint32_t BUF33I:BUF33I3466,163731
                vuint32_t BUF32I:BUF32I3467,163767
            } B;3468,163803
        } IFRH;3469,163866
            vuint32_t R;3472,163939
                vuint32_t BUF31I:BUF31I3474,163985
                vuint32_t BUF30I:BUF30I3475,164021
                vuint32_t BUF29I:BUF29I3476,164057
                vuint32_t BUF28I:BUF28I3477,164093
                vuint32_t BUF27I:BUF27I3478,164129
                vuint32_t BUF26I:BUF26I3479,164165
                vuint32_t BUF25I:BUF25I3480,164201
                vuint32_t BUF24I:BUF24I3481,164237
                vuint32_t BUF23I:BUF23I3482,164273
                vuint32_t BUF22I:BUF22I3483,164309
                vuint32_t BUF21I:BUF21I3484,164345
                vuint32_t BUF20I:BUF20I3485,164381
                vuint32_t BUF19I:BUF19I3486,164417
                vuint32_t BUF18I:BUF18I3487,164453
                vuint32_t BUF17I:BUF17I3488,164489
                vuint32_t BUF16I:BUF16I3489,164525
                vuint32_t BUF15I:BUF15I3490,164561
                vuint32_t BUF14I:BUF14I3491,164597
                vuint32_t BUF13I:BUF13I3492,164633
                vuint32_t BUF12I:BUF12I3493,164669
                vuint32_t BUF11I:BUF11I3494,164705
                vuint32_t BUF10I:BUF10I3495,164741
                vuint32_t BUF09I:BUF09I3496,164777
                vuint32_t BUF08I:BUF08I3497,164813
                vuint32_t BUF07I:BUF07I3498,164849
                vuint32_t BUF06I:BUF06I3499,164885
                vuint32_t BUF05I:BUF05I3500,164921
                vuint32_t BUF04I:BUF04I3501,164957
                vuint32_t BUF03I:BUF03I3502,164993
                vuint32_t BUF02I:BUF02I3503,165029
                vuint32_t BUF01I:BUF01I3504,165065
                vuint32_t BUF00I:BUF00I3505,165101
            } B;3506,165137
        } IFRL;3507,165200
        uint32_t flexcan2_reserved2[flexcan2_reserved23509,165257
        struct FLEXCAN_BUF_t BUF[BUF3515,165576
        uint32_t FLEXCAN_reserved3[FLEXCAN_reserved33522,165857
            vuint32_t R;3525,166001
                vuint32_t MI:MI3527,166047
            } B;3528,166080
        } RXIMR[RXIMR3529,166147
    struct DECFIL_tag 3535,166520
            vuint32_t R;3537,166560
                vuint32_t MDIS:MDIS3539,166606
                vuint32_t FREN:FREN3540,166640
                  vuint32_t:vuint32_t3541,166674
                vuint32_t FRZ:FRZ3542,166705
                vuint32_t SRES:SRES3543,166738
                  vuint32_t:vuint32_t3544,166772
                vuint32_t IDEN:IDEN3545,166842
                vuint32_t ODEN:ODEN3546,166876
                vuint32_t ERREN:ERREN3547,166910
                  vuint32_t:vuint32_t3548,166945
                vuint32_t FTYPE:FTYPE3549,166976
                  vuint32_t:vuint32_t3550,167011
                vuint32_t SCAL:SCAL3551,167042
                  vuint32_t:vuint32_t3552,167076
                vuint32_t SAT:SAT3553,167107
                vuint32_t ISEL:ISEL3554,167140
                  vuint32_t:vuint32_t3555,167174
                vuint32_t DEC_RATE:DEC_RATE3556,167267
                  vuint32_t:vuint32_t3557,167305
                vuint32_t DSEL:DSEL3558,167374
                vuint32_t IBIE:IBIE3559,167408
                vuint32_t OBIE:OBIE3560,167442
                vuint32_t EDME:EDME3561,167476
                vuint32_t TORE:TORE3562,167510
                vuint32_t TMODE:TMODE3563,167544
            } B;3564,167635
        } MCR;3565,167652
            vuint32_t R;3568,167775
                vuint32_t BSY:BSY3570,167821
                  vuint32_t:vuint32_t3571,167854
                vuint32_t DEC_COUNTER:DEC_COUNTER3572,167885
                vuint32_t IDFC:IDFC3573,167926
                vuint32_t ODFC:ODFC3574,167960
                vuint32_t SDFC:SDFC3575,167994
                vuint32_t IBIC:IBIC3576,168071
                vuint32_t OBIC:OBIC3577,168105
                vuint32_t SVRC:SVRC3578,168139
                vuint32_t DIVRC:DIVRC3579,168216
                vuint32_t OVFC:OVFC3580,168251
                vuint32_t OVRC:OVRC3581,168285
                vuint32_t IVRC:IVRC3582,168319
                  vuint32_t:vuint32_t3583,168353
                vuint32_t IDF:IDF3584,168384
                vuint32_t ODF:ODF3585,168417
                vuint32_t SDF:SDF3586,168450
                vuint32_t IBIF:IBIF3587,168526
                vuint32_t OBIF:OBIF3588,168560
                vuint32_t SVR:SVR3589,168594
                vuint32_t DIVR:DIVR3590,168670
                vuint32_t OVF:OVF3591,168704
                vuint32_t OVR:OVR3592,168737
                vuint32_t IVR:IVR3593,168770
            } B;3594,168803
        } MSR;3595,168820
        uint32_t decfil_reserved1[decfil_reserved13599,169047
            vuint32_t R;3602,169102
                vuint32_t:vuint32_t3604,169148
                vuint32_t INTAG:INTAG3605,169177
                  vuint32_t:vuint32_t3606,169212
                vuint32_t PREFILL:PREFILL3607,169243
                vuint32_t FLUSH:FLUSH3608,169280
                vuint32_t INPBUF:INPBUF3609,169315
            } B;3610,169352
        } IB;3611,169369
            vuint32_t R;3614,169492
                vuint32_t:vuint32_t3616,169538
                vuint32_t OUTTAG:OUTTAG3617,169568
                vuint32_t OUTBUF:OUTBUF3618,169604
            } B;3619,169641
        } OB;3620,169658
        uint32_t decfil_reserved2[decfil_reserved23622,169766
            vuint32_t R;3625,169821
                vuint32_t:vuint32_t3627,169867
                vuint32_t COEF:COEF3628,169896
            } B;3629,169931
        } COEF[COEF3630,169948
        uint32_t decfil_reserved3[decfil_reserved33632,170071
            vuint32_t R;3635,170127
                vuint32_t:vuint32_t3637,170173
                vuint32_t TAP:TAP3638,170202
            } B;3639,170236
        } TAP[TAP3640,170253
        uint32_t decfil_reserved4[decfil_reserved43642,170366
            vuint16_t R;3646,170442
                vuint32_t:vuint32_t3648,170488
                vuint32_t SAMP_DATA:SAMP_DATA3649,170518
            } B;3650,170558
        } EDID;3651,170575
        uint32_t decfil_reserved5[decfil_reserved53653,170682
        uint32_t decfil_reserved6;3656,170741
        uint32_t decfil_reserved7;3660,170913
        uint32_t decfil_reserved8;3664,171085
        uint32_t decfil_reserved9;3668,171257
    struct PIT_tag 3675,171653
            vuint32_t R;3678,171691
                vuint32_t:vuint32_t3680,171737
                vuint32_t MDIS_RTI:MDIS_RTI3681,171767
                vuint32_t MDIS:MDIS3682,171805
                vuint32_t FRZ:FRZ3683,171839
            } B;3684,171872
        } PITMCR;3685,171889
        uint32_t pit_reserved1[pit_reserved13687,171956
                vuint32_t R;3691,172030
            } LDVAL;3692,172084
                vuint32_t R;3695,172169
            } CVAL;3696,172223
                vuint32_t R;3699,172311
                    vuint32_t:vuint32_t3701,172365
                    vuint32_t TIE:TIE3702,172399
                    vuint32_t TEN:TEN3703,172436
                } B;3704,172473
            } TCTRL;3705,172494
                vuint32_t R;3708,172576
                    vuint32_t:vuint32_t3710,172630
                    vuint32_t TIF:TIF3711,172664
                } B;3712,172701
            } TFLG;3713,172722
        } RTI;3714,172780
                vuint32_t R;3718,172868
            } LDVAL;3719,172897
                vuint32_t R;3722,172982
            } CVAL;3723,173011
                vuint32_t R;3726,173099
                    vuint32_t:vuint32_t3728,173153
                    vuint32_t TIE:TIE3729,173187
                    vuint32_t TEN:TEN3730,173224
                } B;3731,173261
            } TCTRL;3732,173282
                vuint32_t R;3735,173364
                    vuint32_t:vuint32_t3737,173418
                    vuint32_t TIF:TIF3738,173452
                } B;3739,173489
            } TFLG;3740,173510
        } TIMER[TIMER3741,173568
    struct STM_tag 3747,173866
            vuint32_t R;3749,173903
                vuint32_t:vuint32_t3751,173949
                vuint32_t CPS:CPS3752,173979
                  vuint32_t:vuint32_t3753,174012
                vuint32_t FRZ:FRZ3754,174043
                vuint32_t TEN:TEN3755,174076
            } B;3756,174109
        } CR;3757,174126
            vuint32_t R;3760,174252
        } CNT;3761,174277
        uint32_t stm_reserved1[stm_reserved13763,174393
            vuint32_t R;3766,174504
                vuint32_t:vuint32_t3768,174550
                vuint32_t CEN:CEN3769,174580
            } B;3770,174613
        } CCR0;3771,174630
            vuint32_t R;3774,174766
                vuint32_t:vuint32_t3776,174812
                vuint32_t CIF:CIF3777,174842
            } B;3778,174875
        } CIR0;3779,174892
            vuint32_t R;3782,175030
        } CMP0;3783,175055
        uint32_t stm_reserved2;3785,175182
            vuint32_t R;3788,175285
                vuint32_t:vuint32_t3790,175331
                vuint32_t CEN:CEN3791,175361
            } B;3792,175394
        } CCR1;3793,175411
            vuint32_t R;3796,175547
                vuint32_t:vuint32_t3798,175593
                vuint32_t CIF:CIF3799,175623
            } B;3800,175656
        } CIR1;3801,175673
            vuint32_t R;3804,175811
        } CMP1;3805,175836
        uint32_t stm_reserved3;3807,175963
            vuint32_t R;3810,176066
                vuint32_t:vuint32_t3812,176112
                vuint32_t CEN:CEN3813,176142
            } B;3814,176175
        } CCR2;3815,176192
            vuint32_t R;3818,176328
                vuint32_t:vuint32_t3820,176374
                vuint32_t CIF:CIF3821,176404
            } B;3822,176437
        } CIR2;3823,176454
            vuint32_t R;3826,176592
        } CMP2;3827,176617
        uint32_t stm_reserved4;3829,176744
            vuint32_t R;3832,176847
                vuint32_t:vuint32_t3834,176893
                vuint32_t CEN:CEN3835,176923
            } B;3836,176956
        } CCR3;3837,176973
            vuint32_t R;3840,177109
                vuint32_t:vuint32_t3842,177155
                vuint32_t CIF:CIF3843,177185
            } B;3844,177218
        } CIR3;3845,177235
            vuint32_t R;3848,177373
        } CMP3;3849,177398
        uint32_t stm_reserved5;3851,177525
    struct SWT_tag 3858,177857
            vuint32_t R;3860,177894
                vuint32_t MAP0:MAP03862,177940
                vuint32_t MAP1:MAP13863,177974
                vuint32_t MAP2:MAP23864,178008
                vuint32_t MAP3:MAP33865,178042
                vuint32_t MAP4:MAP43866,178076
                vuint32_t MAP5:MAP53867,178110
                vuint32_t MAP6:MAP63868,178144
                vuint32_t MAP7:MAP73869,178178
                  vuint32_t:vuint32_t3870,178212
                vuint32_t KEY:KEY3871,178244
                vuint32_t RIA:RIA3872,178277
                vuint32_t WND:WND3873,178310
                vuint32_t ITR:ITR3874,178343
                vuint32_t HLK:HLK3875,178376
                vuint32_t SLK:SLK3876,178409
                vuint32_t CSL:CSL3877,178442
                vuint32_t STP:STP3878,178475
                vuint32_t FRZ:FRZ3879,178508
                vuint32_t WEN:WEN3880,178541
            } B;3881,178574
        } MCR;3882,178591
            vuint32_t R;3885,178698
                vuint32_t:vuint32_t3887,178744
                vuint32_t TIF:TIF3888,178774
            } B;3889,178807
        } IR;3890,178824
            vuint32_t R;3893,178916
                vuint32_t WTO:WTO3895,178962
            } B;3896,178996
        } TO;3897,179013
            vuint32_t R;3900,179103
                vuint32_t WST:WST3902,179149
            } B;3904,179184
        } WN;3905,179201
            vuint32_t R;3908,179290
                vuint32_t:vuint32_t3910,179336
                vuint32_t WSC:WSC3911,179366
            } B;3912,179400
        } SR;3913,179417
            vuint32_t R;3916,179507
                vuint32_t CNT:CNT3918,179553
            } B;3919,179587
        } CO;3920,179604
            vuint32_t R;3923,179701
                vuint32_t:vuint32_t3925,179747
                vuint32_t SK:SK3926,179777
            } B;3927,179810
        } SK;3928,179827
    struct PMC_tag 3933,180148
            vuint32_t R;3935,180185
                vuint32_t LVRER:LVRER3937,180231
                vuint32_t LVREH:LVREH3938,180296
                vuint32_t LVRE50:LVRE503939,180361
                vuint32_t LVRE33:LVRE333940,180426
                vuint32_t LVREC:LVREC3941,180491
                  vuint32_t:vuint32_t3942,180556
                vuint32_t LVIER:LVIER3943,180587
                vuint32_t LVIEH:LVIEH3944,180652
                vuint32_t LVIE50:LVIE503945,180717
                vuint32_t LVIE33:LVIE333946,180782
                vuint32_t LVIC:LVIC3947,180847
                  vuint32_t:vuint32_t3948,180912
                vuint32_t TLK:TLK3949,180943
                  vuint32_t:vuint32_t3950,180976
            } B;3951,181008
        } MCR;3952,181025
            vuint32_t R;3955,181128
                vuint32_t:vuint32_t3957,181174
                vuint32_t LVDREGTRIM:LVDREGTRIM3958,181204
                vuint32_t VDD33TRIM:VDD33TRIM3959,181273
                vuint32_t LVD33TRIM:LVD33TRIM3960,181341
                vuint32_t VDDCTRIM:VDDCTRIM3961,181410
                vuint32_t LVDCTRIM:LVDCTRIM3962,181477
            } B;3963,181546
        } TRIMR;3964,181563
            vuint32_t R;3967,181636
                vuint32_t:vuint32_t3969,181682
                vuint32_t LVFVSTBY:LVFVSTBY3970,181711
                vuint32_t BGRDY:BGRDY3971,181749
                vuint32_t BGTS:BGTS3972,181813
                  vuint32_t:vuint32_t3973,181877
                vuint32_t LVFCSTBY:LVFCSTBY3974,181908
                  vuint32_t:vuint32_t3975,181946
                vuint32_t V33DIS:V33DIS3976,181977
                vuint32_t LVFCR:LVFCR3977,182064
                vuint32_t LVFCH:LVFCH3978,182140
                vuint32_t LVFC50:LVFC503979,182216
                vuint32_t LVFC33:LVFC333980,182291
                vuint32_t LVFCC:LVFCC3981,182366
                  vuint32_t:vuint32_t3982,182441
                vuint32_t LVFR:LVFR3983,182472
                vuint32_t LVFH:LVFH3984,182567
                vuint32_t LVF50:LVF503985,182662
                vuint32_t LVF33:LVF333986,182754
                vuint32_t LVFC:LVFC3987,182848
                  vuint32_t:vuint32_t3988,182942
            } B;3990,182974
        } SR;3991,182991
    struct TSENS_tag 3997,183290
            vuint32_t R;4000,183330
                vuint32_t TSCV2:TSCV24002,183376
                vuint32_t TSCV1:TSCV14003,183412
            } B;4004,183448
        } TCCR0;4005,183465
            vuint32_t R;4008,183573
                vuint32_t:vuint32_t4010,183619
                vuint32_t TSCV3:TSCV34011,183649
            } B;4012,183685
        } TCCR1;4013,183702
        uint32_t TSENS_reserved0008[TSENS_reserved00084015,183794
#define SRAM_START 4022,183965
#define SRAM_SIZE 4025,184116
#define SRAM_END 4028,184286
#define FLASH_START 4030,184344
#define FLASH_SIZE 4032,184431
#define FLASH_END 4034,184546
#define FLASH_SHADOW_START 4037,184648
#define FLASH_SHADOW_SIZE 4038,184688
#define FLASH_SHADOW_END 4039,184722
#define FMPLL 4042,184799
#define EBI 4043,184866
#define CFLASH0 4044,184933
#define CFLASH1 4045,185000
#define CFLASH2 4046,185067
#define SIU 4047,185134
#define EMIOS 4049,185207
#define PMC 4050,185274
#define ETPU 4051,185341
#define ETPU_DATA_RAM 4052,185408
#define ETPU_DATA_RAM_EXT 4053,185475
#define ETPU_DATA_RAM_END 4054,185542
#define CODE_RAM 4055,185595
#define ETPU_CODE_RAM 4056,185662
#define PIT 4057,185729
#define XBAR 4059,185802
#define SWT 4060,185869
#define STM 4061,185936
#define ECSM 4062,186003
#define EDMA 4063,186070
#define INTC 4064,186137
#define EQADC 4066,186210
#define DECFIL 4067,186277
#define DSPI_B 4069,186350
#define DSPI_C 4070,186417
#define ESCI_A 4072,186490
#define ESCI_A_12_13 4073,186557
#define ESCI_B 4074,186640
#define ESCI_B_12_13 4075,186707
#define CAN_A 4077,186796
#define CAN_C 4078,186863
#define TSENS 4080,186936

uTenux/bin/app_mpc56xx/chip_mpc5634m_mlqb80/src/MPC5634M_MLQB80_HWInit.c,322
__asm void INIT_Derivative(36,1234
#define MAKE_HLI_COMPATIBLE(60,2068
__asm void INIT_ExternalBusAndMemory(85,3058
__asm void InitPCRs(122,4410
__asm void __initSIUExtBusInterface(136,4828
__asm void __initEBIChipSelects(212,7445
__asm void WriteMMUTableEntry(250,8649
__asm void __initMMUExternalMemory(269,9097

uTenux/bin/app_mpc56xx/chip_mpc5634m_mlqb80/src/MPC5634M_MLQB80_HWInit.h,1134
#define _MPC5634M_MLQB80_HWINIT_H_15,451
#define NO_EXTERNAL_MEMORY 40,1441
#define MPC5633DEMO_AXM_0321 41,1481
#define INIT_USED_BOARD 44,1539
#define MAS0_VALUE(69,2511
#define MAS1_VALUE(80,2923
#define V_INVALID 84,3099
#define V_VALID 85,3119
#define IPROT_NOTPROTECTED 88,3180
#define IPROT_PROTECTED 89,3209
#define TID_GLOBAL 92,3316
#define TSIZE_4KB 95,3371
#define TSIZE_16KB 96,3401
#define TSIZE_64KB 97,3431
#define TSIZE_256KB 98,3461
#define TSIZE_1MB 99,3491
#define TSIZE_4MB 100,3521
#define TSIZE_16MB 101,3551
#define TSIZE_64MB 102,3581
#define TSIZE_256MB 103,3611
#define MAS2_FLAGS(117,4020
#define SHARED_CACHE_STATE_NOT_USED 121,4227
#define SHARED_CACHE_STATE_USED 123,4342
#define WRITE_BACK 126,4429
#define WRITE_THROUGH 128,4526
#define CACHEABLE 131,4606
#define CACHE_INHIBIT 133,4680
#define MEM_COHERENCE_NREQ 136,4760
#define MEM_COHENRECE_REQ 138,4835
#define NOT_GUARDED 141,4912
#define GUARDED 143,5013
#define BIG_ENDIAN 146,5097
#define LITTLE_ENDIAN 148,5183
#define MAS3_FLAGS(158,5446
#define READ_WRITE_EXECUTE 161,5568
#define READ_EXECUTE 163,5652

uTenux/bin/app_mpc56xx/chip_mpc5634m_mlqb80/src/typedefs.h,1163
#define _TYPEDEFS_H_35,1674
    typedef volatile int8_t vint8_t;41,1837
    typedef volatile uint8_t vuint8_t;42,1874
    typedef volatile int16_t vint16_t;44,1914
    typedef volatile uint16_t vuint16_t;45,1953
    typedef volatile int32_t vint32_t;47,1995
    typedef volatile uint32_t vuint32_t;48,2034
    typedef volatile int8_t vint8_t;55,2209
    typedef volatile uint8_t vuint8_t;56,2246
    typedef volatile int16_t vint16_t;58,2286
    typedef volatile uint16_t vuint16_t;59,2325
    typedef volatile int32_t vint32_t;61,2367
    typedef volatile uint32_t vuint32_t;62,2406
    typedef signed char int8_t;68,2524
    typedef unsigned char uint8_t;69,2556
    typedef volatile signed char vint8_t;70,2591
    typedef volatile unsigned char vuint8_t;71,2633
    typedef signed short int16_t;73,2679
    typedef unsigned short uint16_t;74,2713
    typedef volatile signed short vint16_t;75,2750
    typedef volatile unsigned short vuint16_t;76,2794
    typedef signed int int32_t;78,2842
    typedef unsigned int uint32_t;79,2874
    typedef volatile signed int vint32_t;80,2909
    typedef volatile unsigned int vuint32_t;81,2951

uTenux/bin/app_mpc56xx/chip_mpc5634m_mlqb80/src/__ppc_eabi_init.c,670
#define ALLOC_ADDITIONAL_HEAPS 99,3522
#define FLASH_REG 101,3584
#define FLASH_DATA 102,3618
typedef void (*voidfunctionptr)voidfunctionptr125,4254
__declspec(126,4331
static void AllocMoreHeaps(208,6486
void FlashConfig(221,6889
typedef void (*mem_write_code_ptr_t)mem_write_code_ptr_t239,7580
static void __init_cpp(284,8715
static void __fini_cpp(296,8901
extern void abort(309,9081
extern void exit(314,9127
static asm int __get_runtime_linktime_delta(576,20053
static asm void __mwerks_fixup_relocations(602,21100
extern void __init_data(730,25384
extern void __exception_info_constants(804,27601
extern int __find_exception_addresses(832,28403

uTenux/bin/app_xc23xx/chip_xc2365b_40f/cstart.c,106
static char argcv[argcv51,2564
void __interrupt(74,3404
#define BANK 505,15406
#define IEN 548,16630

uTenux/bin/app_xc23xx/chip_xc2365b_40f/cstart.h,7653
#define CSTART_H 22,1478
#define __ENABLE_INTERRUPTS 32,1648
#define __EXECUTE_EINIT 33,1712
#define __USE_ARGC_ARGV 34,1784
#define __ARGCV_BUFSIZE 35,1865
#define __SET_VECSEG 39,2019
#define __SET_SPSEG 40,2127
# define __INIT_USER_STACK1 41,2234
# define __INIT_USER_STACK2 42,2334
#define __ADC_EVS_INIT 68,3359
#define __ADC_EVS_VALUE 69,3393
#define __ADDRSEL1_INIT 71,3433
#define __ADDRSEL1_VALUE 72,3467
#define __ADDRSEL2_INIT 73,3506
#define __ADDRSEL2_VALUE 74,3540
#define __ADDRSEL3_INIT 75,3579
#define __ADDRSEL3_VALUE 76,3613
#define __ADDRSEL4_INIT 77,3652
#define __ADDRSEL4_VALUE 78,3686
#define __ADDRSEL5_INIT 79,3725
#define __ADDRSEL5_VALUE 80,3759
#define __ADDRSEL6_INIT 81,3798
#define __ADDRSEL6_VALUE 82,3832
#define __ADDRSEL7_INIT 83,3871
#define __ADDRSEL7_VALUE 84,3905
#define __BUSCON0_INIT 86,3945
#define __BUSCON0_DO_MASK 87,3979
#define __BUSCON0_VALUE 88,4013
#define __BUSCON1_INIT 89,4052
#define __BUSCON1_VALUE 90,4086
#define __BUSCON2_INIT 91,4125
#define __BUSCON2_VALUE 92,4159
#define __BUSCON3_INIT 93,4198
#define __BUSCON3_VALUE 94,4232
#define __BUSCON4_INIT 95,4271
#define __BUSCON4_VALUE 96,4305
#define __CAPCOM_EVS_INIT 98,4345
#define __CAPCOM_EVS_VALUE 99,4379
#define __CLK_CONF_INIT 101,4419
#define __CLK_CONF_VALUE 102,4453
#define __CMCTR_INIT 104,4493
#define __CMCTR_VALUE 105,4527
#define __CPUCON1_INIT 107,4567
#define __CPUCON1_VALUE 108,4601
#define __CPUCON2_INIT 110,4641
#define __CPUCON2_VALUE 111,4675
#define __EBCCSEN_INIT 113,4715
#define __EBCCSEN_VALUE 114,4749
#define __EBCMOD0_INIT 116,4789
#define __EBCMOD0_DO_MASK 117,4823
#define __EBCMOD0_VALUE 118,4857
#define __EBCMOD1_INIT 119,4896
#define __EBCMOD1_VALUE 120,4930
#define __EMUPCON_INIT 122,4970
#define __EMUPCON_VALUE 123,5004
#define __EMU_XPCON_INIT 125,5044
#define __EMU_XPCON_VALUE 126,5078
#define __EXICON_INIT 128,5118
#define __EXICON_VALUE 129,5152
#define __EXISEL0_INIT 130,5191
#define __EXISEL0_VALUE 131,5225
#define __EXISEL1_INIT 132,5264
#define __EXISEL1_VALUE 133,5298
#define __EXISEL_INIT 134,5337
#define __EXISEL_VALUE 135,5371
#define __FCONCS0_INIT 137,5411
#define __FCONCS0_DO_MASK 138,5445
#define __FCONCS0_VALUE 139,5479
#define __FCONCS1_INIT 140,5518
#define __FCONCS1_VALUE 141,5552
#define __FCONCS2_INIT 142,5591
#define __FCONCS2_VALUE 143,5625
#define __FCONCS3_INIT 144,5664
#define __FCONCS3_VALUE 145,5698
#define __FCONCS4_INIT 146,5737
#define __FCONCS4_VALUE 147,5771
#define __FCONCS5_INIT 148,5810
#define __FCONCS5_VALUE 149,5844
#define __FCONCS6_INIT 150,5883
#define __FCONCS6_VALUE 151,5917
#define __FCONCS7_INIT 152,5956
#define __FCONCS7_VALUE 153,5990
#define __FOCON_INIT 155,6030
#define __FOCON_VALUE 156,6064
#define __GPT_EVS_INIT 158,6104
#define __GPT_EVS_VALUE 159,6138
#define __IMBCTR_INIT 161,6178
#define __IMBCTR_VALUE 162,6212
#define __IMB_IMBCTRL_INIT 163,6251
#define __IMB_IMBCTRL_VALUE 164,6285
#define __IMB_IMBCTRH_INIT 165,6324
#define __IMB_IMBCTRH_VALUE 166,6358
#define __OPSEN_INIT 168,6398
#define __OPSEN_VALUE 169,6432
#define __PLLCON_INIT 171,6472
#define __PLLCON_VALUE 172,6506
#define __PLL_CONF_INIT 173,6545
#define __PLL_CONF_VALUE 174,6579
#define __RSTCON_INIT 176,6619
#define __RSTCON_DO_MASK 177,6653
#define __RSTCON_VALUE 178,6687
#define __SYSCON0_INIT 180,6727
#define __SYSCON0_VALUE 181,6761
#define __SYSCON1_INIT 182,6800
#define __SYSCON1_VALUE 183,6834
#define __SYSCON2_INIT 184,6873
#define __SYSCON2_VALUE 185,6907
#define __SYSCON3_INIT 186,6946
#define __SYSCON3_VALUE 187,6980
#define __SYSCON_INIT 189,7020
#define __SYSCON_DO_MASK 190,7054
#define __SYSCON_VALUE 191,7088
#define __SYS_MEM_INIT 193,7128
#define __SYS_MEM_VALUE 194,7162
#define __SYS_PALT_INIT 196,7202
#define __SYS_PALT_VALUE 197,7236
#define __TCONBURSTCS0_INIT 199,7276
#define __TCONBURSTCS0_VALUE 200,7310
#define __TCONBURSTCS1_INIT 201,7349
#define __TCONBURSTCS1_VALUE 202,7383
#define __TCONBURSTCS2_INIT 203,7422
#define __TCONBURSTCS2_VALUE 204,7456
#define __TCONBURSTCS3_INIT 205,7495
#define __TCONBURSTCS3_VALUE 206,7529
#define __TCONBURSTCS4_INIT 207,7568
#define __TCONBURSTCS4_VALUE 208,7602
#define __TCONBURSTCS5_INIT 209,7641
#define __TCONBURSTCS5_VALUE 210,7675
#define __TCONBURSTCS6_INIT 211,7714
#define __TCONBURSTCS6_VALUE 212,7748
#define __TCONBURSTCS7_INIT 213,7787
#define __TCONBURSTCS7_VALUE 214,7821
#define __TCONCS0_INIT 216,7861
#define __TCONCS0_VALUE 217,7895
#define __TCONCS1_INIT 218,7934
#define __TCONCS1_VALUE 219,7968
#define __TCONCS2_INIT 220,8007
#define __TCONCS2_VALUE 221,8041
#define __TCONCS3_INIT 222,8080
#define __TCONCS3_VALUE 223,8114
#define __TCONCS4_INIT 224,8153
#define __TCONCS4_VALUE 225,8187
#define __TCONCS5_INIT 226,8226
#define __TCONCS5_VALUE 227,8260
#define __TCONCS6_INIT 228,8299
#define __TCONCS6_VALUE 229,8333
#define __TCONCS7_INIT 230,8372
#define __TCONCS7_VALUE 231,8406
#define __TCONCSMM_INIT 232,8445
#define __TCONCSMM_VALUE 233,8479
#define __TCONCSSM_INIT 234,8518
#define __TCONCSSM_VALUE 235,8552
#define __VREG_CONF_INIT 237,8592
#define __VREG_CONF_VALUE 238,8626
#define __WDTCON_INIT 240,8666
#define __WDTCON_VALUE 241,8700
#define __WDTREL_INIT 242,8739
#define __WDTREL_VALUE 243,8773
#define __WDTCS_INIT 244,8812
#define __WDTCS_VALUE 245,8846
#define __WDTCS_MASK 246,8885
#define __XADRS1_INIT 248,8925
#define __XADRS1_VALUE 249,8959
#define __XADRS2_INIT 250,8998
#define __XADRS2_VALUE 251,9032
#define __XADRS3_INIT 252,9071
#define __XADRS3_VALUE 253,9105
#define __XADRS4_INIT 254,9144
#define __XADRS4_VALUE 255,9178
#define __XADRS5_INIT 256,9217
#define __XADRS5_VALUE 257,9251
#define __XADRS6_INIT 258,9290
#define __XADRS6_VALUE 259,9324
#define __XBCON1_INIT 261,9364
#define __XBCON1_VALUE 262,9398
#define __XBCON2_INIT 263,9437
#define __XBCON2_VALUE 264,9471
#define __XBCON3_INIT 265,9510
#define __XBCON3_VALUE 266,9544
#define __XBCON4_INIT 267,9583
#define __XBCON4_VALUE 268,9617
#define __XBCON5_INIT 269,9656
#define __XBCON5_VALUE 270,9690
#define __XBCON6_INIT 271,9729
#define __XBCON6_VALUE 272,9763
#define __XPERCONC_INIT 274,9803
#define __XPERCONC_VALUE 275,9837
#define __XPERCONS_INIT 276,9876
#define __XPERCONS_VALUE 277,9910
#define __XPERCON_INIT 279,9950
#define __XPERCON_VALUE 280,9984
#define __RTC_KSCCFG_INIT 282,10024
#define __RTC_KSCCFG_VALUE 283,10058
#define __GPT12E_KSCCFG_INIT 284,10097
#define __GPT12E_KSCCFG_VALUE 285,10131
#define __CC2_KSCCFG_INIT 286,10170
#define __CC2_KSCCFG_VALUE 287,10204
#define __MEM_KSCCFG_INIT 288,10243
#define __MEM_KSCCFG_VALUE 289,10277
#define __FL_KSCCFG_INIT 290,10316
#define __FL_KSCCFG_VALUE 291,10350
#define __MCAN_KSCCFG_INIT 292,10389
#define __MCAN_KSCCFG_VALUE 293,10423
#define __ICACHE_CTRL_INIT 295,10463
#define __ICACHE_CTRL_VALUE 296,10497
#define __ICACHE_CTRL_MASK 297,10536
#define __ICACHE_CTRL_DO_MASK 298,10575
#define __ICACHE_EDCON_INIT 299,10609
#define __ICACHE_EDCON_VALUE 300,10643
#define __ICACHE_DACON_INIT 301,10682
#define __ICACHE_DACON_VALUE 302,10716
#define __ICACHE_DACON_MASK 303,10755
#define __ICACHE_DACON_DO_MASK 304,10794
# define __SYSCON_MASK 315,10998
# define __BUSCON0_MASK 316,11037
# define __EBCMOD0_MASK 322,11178
# define __FCONCS0_MASK 323,11217
#define __RSTCON_MASK 327,11265
#  define __WDT_ENABLED 335,11379
#  define __WDT_ENABLED 337,11412
#   define __WDT_ENABLED 342,11487
#   define __WDT_ENABLED 344,11522
#  define __WDT_ENABLED 347,11565

uTenux/config/config.h,2279
#define _CONFIG_21,558
#define cfgOSEK 22,575
#define MIN_TSKID	25,656
#define MAX_TSKID	26,678
#define NUM_TSKID	27,712
#define CHK_TSKID(28,742
#define INDEX_TSK(29,809
#define ID_TSK(30,850
#define MIN_SEMID	33,925
#define MAX_SEMID	34,947
#define NUM_SEMID	35,981
#define CHK_SEMID(36,1011
#define INDEX_SEM(37,1078
#define ID_SEM(38,1119
#define MIN_FLGID	41,1195
#define MAX_FLGID	42,1217
#define NUM_FLGID	43,1251
#define CHK_FLGID(44,1281
#define INDEX_FLG(45,1348
#define ID_FLG(46,1389
#define MIN_MBXID	49,1462
#define MAX_MBXID	50,1484
#define NUM_MBXID	51,1518
#define CHK_MBXID(52,1548
#define INDEX_MBX(53,1615
#define ID_MBX(54,1656
#define MIN_MTXID	57,1727
#define MAX_MTXID	58,1749
#define NUM_MTXID	59,1783
#define CHK_MTXID(60,1813
#define INDEX_MTX(61,1880
#define ID_MTX(62,1921
#define MIN_MBFID	65,2001
#define MAX_MBFID	66,2023
#define NUM_MBFID	67,2057
#define CHK_MBFID(68,2087
#define INDEX_MBF(69,2154
#define ID_MBF(70,2195
#define MIN_PORID	73,2271
#define MAX_PORID	74,2293
#define NUM_PORID	75,2327
#define CHK_PORID(76,2357
#define INDEX_POR(77,2424
#define ID_POR(78,2465
#define MIN_MPLID	81,2542
#define MAX_MPLID	82,2564
#define NUM_MPLID	83,2598
#define CHK_MPLID(84,2628
#define INDEX_MPL(85,2695
#define ID_MPL(86,2736
#define MIN_MPFID	89,2824
#define MAX_MPFID	90,2846
#define NUM_MPFID	91,2880
#define CHK_MPFID(92,2910
#define INDEX_MPF(93,2977
#define ID_MPF(94,3018
#define MIN_CYCID	97,3098
#define MAX_CYCID	98,3120
#define NUM_CYCID	99,3154
#define CHK_CYCID(100,3184
#define INDEX_CYC(101,3251
#define ID_CYC(102,3292
#define MIN_ALMID	105,3371
#define MAX_ALMID	106,3393
#define NUM_ALMID	107,3427
#define CHK_ALMID(108,3457
#define INDEX_ALM(109,3524
#define ID_ALM(110,3565
#define MIN_PRI	113,3644
#define MAX_PRI	114,3718
#define NUM_PRI	115,3788
#define CHK_PRI(116,3842
#define CHK_NOSPT	123,3988
#define CHK_RSATR	124,4053
#define CHK_PAR	125,4125
#define CHK_ID	126,4176
#define CHK_OACV	127,4231
#define CHK_CTX	128,4297
#define CHK_CTX1	129,4379
#define CHK_CTX2	130,4434
#define CHK_SELF	131,4489
#define USE_DBGSPT	138,4626
#define USE_OBJECT_NAME	141,4717
#define OBJECT_NAME_LENGTH	143,4820
#define USE_KERNEL_MESSAGE	150,5006

uTenux/config/sysdepend/app_at91sam3/chip_at91sam3s4c/utk_config_depend.h,1094
#define SYSTEMAREA_TOP	34,1360
#define SYSTEMAREA_END	35,1427
#define RI_USERAREA_TOP	39,1518
#define RI_USERINIT	40,1587
#define CFN_TIMER_PERIOD	43,1669
#define CFN_MAX_TSKID	44,1697
#define CFN_MAX_SEMID	45,1723
#define CFN_MAX_FLGID	46,1748
#define CFN_MAX_MBXID	47,1774
#define CFN_MAX_MTXID	48,1799
#define CFN_MAX_MBFID	49,1825
#define CFN_MAX_PORID	50,1850
#define CFN_MAX_MPLID	51,1875
#define CFN_MAX_MPFID	52,1900
#define CFN_MAX_CYCID	53,1925
#define CFN_MAX_ALMID	54,1951
#define CFN_VER_MAKER	56,1978
#define CFN_VER_PRID	57,2003
#define CFN_VER_SPVER	58,2027
#define CFN_VER_PRVER	59,2057
#define CFN_VER_PRNO1	60,2087
#define CFN_VER_PRNO2	61,2112
#define CFN_VER_PRNO3	62,2137
#define CFN_VER_PRNO4	63,2162
#define CFN_REALMEMEND	65,2188
#define INIT_TASK_PRI	70,2263
#define USE_NOINIT	75,2335
#define MAIN_STACK_SIZE 80,2394
#define PROCESS_STACK_SIZE 81,2442
#define STACK_TOP 82,2490
#define USE_IMALLOC	87,2594
#define USE_HOOK_TRACE	92,2679
#define USE_CLEANUP	97,2739
#define USE_HLL_INTHDR	103,2828
#define USER_BOOT_MESSAGE 108,2892

uTenux/config/sysdepend/app_at91sam3/utk_config_depend.h,0

uTenux/config/sysdepend/app_at91sam4/chip_at91sam4s16c/utk_config_depend.h,1094
#define SYSTEMAREA_TOP	34,1360
#define SYSTEMAREA_END	35,1427
#define RI_USERAREA_TOP	39,1518
#define RI_USERINIT	40,1587
#define CFN_TIMER_PERIOD	43,1669
#define CFN_MAX_TSKID	44,1697
#define CFN_MAX_SEMID	45,1723
#define CFN_MAX_FLGID	46,1748
#define CFN_MAX_MBXID	47,1773
#define CFN_MAX_MTXID	48,1798
#define CFN_MAX_MBFID	49,1823
#define CFN_MAX_PORID	50,1848
#define CFN_MAX_MPLID	51,1873
#define CFN_MAX_MPFID	52,1898
#define CFN_MAX_CYCID	53,1923
#define CFN_MAX_ALMID	54,1948
#define CFN_VER_MAKER	56,1974
#define CFN_VER_PRID	57,1999
#define CFN_VER_SPVER	58,2023
#define CFN_VER_PRVER	59,2053
#define CFN_VER_PRNO1	60,2083
#define CFN_VER_PRNO2	61,2108
#define CFN_VER_PRNO3	62,2133
#define CFN_VER_PRNO4	63,2158
#define CFN_REALMEMEND	65,2184
#define INIT_TASK_PRI	70,2259
#define USE_NOINIT	75,2331
#define MAIN_STACK_SIZE 80,2390
#define PROCESS_STACK_SIZE 81,2438
#define STACK_TOP 82,2486
#define USE_IMALLOC	87,2590
#define USE_HOOK_TRACE	92,2675
#define USE_CLEANUP	97,2735
#define USE_HLL_INTHDR	103,2824
#define USER_BOOT_MESSAGE 108,2888

uTenux/config/sysdepend/app_at91sam4/utk_config_depend.h,0

uTenux/config/sysdepend/app_at91sam7/chip_at91sam7s256/utk_config_depend.h,1196
#define SYSTEMAREA_TOP	34,1352
#define SYSTEMAREA_END	35,1412
#define RI_USERAREA_TOP	39,1496
#define RI_USERINIT	40,1555
#define CFN_TIMER_PERIOD	44,1638
#define CFN_MAX_TSKID	45,1666
#define CFN_MAX_SEMID	46,1692
#define CFN_MAX_FLGID	47,1717
#define CFN_MAX_MBXID	48,1742
#define CFN_MAX_MTXID	49,1767
#define CFN_MAX_MBFID	50,1792
#define CFN_MAX_PORID	51,1817
#define CFN_MAX_MPLID	52,1842
#define CFN_MAX_MPFID	53,1867
#define CFN_MAX_CYCID	54,1892
#define CFN_MAX_ALMID	55,1917
#define CFN_VER_MAKER	57,1943
#define CFN_VER_PRID	58,1968
#define CFN_VER_SPVER	59,1992
#define CFN_VER_PRVER	60,2022
#define CFN_VER_PRNO1	61,2052
#define CFN_VER_PRNO2	62,2077
#define CFN_VER_PRNO3	63,2102
#define CFN_VER_PRNO4	64,2127
#define CFN_REALMEMEND	66,2153
#define INIT_TASK_PRI	72,2229
#define USE_NOINIT	77,2301
#define IRQ_STACK_SIZE 82,2364
#define FIQ_STACK_SIZE 83,2393
#define ABT_STACK_SIZE 84,2436
#define UND_STACK_SIZE 85,2478
#define USR_STACK_SIZE 86,2520
#define EXCEPTION_STACK_TOP 87,2564
#define USE_IMALLOC	93,2653
#define USE_HOOK_TRACE	98,2741
#define USE_CLEANUP	103,2801
#define USE_HLL_INTHDR	109,2893
#define USER_BOOT_MESSAGE 115,2958

uTenux/config/sysdepend/app_at91sam7/utk_config_depend.h,0

uTenux/config/sysdepend/app_efm32g/chip_efm32g890f128/utk_config_depend.h,1094
#define SYSTEMAREA_TOP	34,1360
#define SYSTEMAREA_END	35,1427
#define RI_USERAREA_TOP	39,1518
#define RI_USERINIT	40,1587
#define CFN_TIMER_PERIOD	43,1669
#define CFN_MAX_TSKID	44,1697
#define CFN_MAX_SEMID	45,1723
#define CFN_MAX_FLGID	46,1748
#define CFN_MAX_MBXID	47,1773
#define CFN_MAX_MTXID	48,1798
#define CFN_MAX_MBFID	49,1823
#define CFN_MAX_PORID	50,1848
#define CFN_MAX_MPLID	51,1873
#define CFN_MAX_MPFID	52,1898
#define CFN_MAX_CYCID	53,1923
#define CFN_MAX_ALMID	54,1948
#define CFN_VER_MAKER	56,1974
#define CFN_VER_PRID	57,1999
#define CFN_VER_SPVER	58,2023
#define CFN_VER_PRVER	59,2053
#define CFN_VER_PRNO1	60,2083
#define CFN_VER_PRNO2	61,2108
#define CFN_VER_PRNO3	62,2133
#define CFN_VER_PRNO4	63,2158
#define CFN_REALMEMEND	65,2184
#define INIT_TASK_PRI	70,2259
#define USE_NOINIT	75,2331
#define MAIN_STACK_SIZE 80,2390
#define PROCESS_STACK_SIZE 81,2438
#define STACK_TOP 82,2486
#define USE_IMALLOC	87,2590
#define USE_HOOK_TRACE	92,2675
#define USE_CLEANUP	97,2735
#define USE_HLL_INTHDR	103,2824
#define USER_BOOT_MESSAGE 108,2888

uTenux/config/sysdepend/app_efm32g/utk_config_depend.h,0

uTenux/config/sysdepend/app_lm3s/chip_lm3s9b96/utk_config_depend.h,1094
#define SYSTEMAREA_TOP	34,1355
#define SYSTEMAREA_END	35,1422
#define RI_USERAREA_TOP	38,1512
#define RI_USERINIT	39,1581
#define CFN_TIMER_PERIOD	42,1663
#define CFN_MAX_TSKID	43,1691
#define CFN_MAX_SEMID	44,1717
#define CFN_MAX_FLGID	45,1742
#define CFN_MAX_MBXID	46,1767
#define CFN_MAX_MTXID	47,1792
#define CFN_MAX_MBFID	48,1817
#define CFN_MAX_PORID	49,1842
#define CFN_MAX_MPLID	50,1867
#define CFN_MAX_MPFID	51,1892
#define CFN_MAX_CYCID	52,1917
#define CFN_MAX_ALMID	53,1942
#define CFN_VER_MAKER	55,1968
#define CFN_VER_PRID	56,1993
#define CFN_VER_SPVER	57,2017
#define CFN_VER_PRVER	58,2047
#define CFN_VER_PRNO1	59,2077
#define CFN_VER_PRNO2	60,2102
#define CFN_VER_PRNO3	61,2127
#define CFN_VER_PRNO4	62,2152
#define CFN_REALMEMEND	64,2178
#define INIT_TASK_PRI	69,2253
#define USE_NOINIT	74,2325
#define MAIN_STACK_SIZE 79,2384
#define PROCESS_STACK_SIZE 80,2432
#define STACK_TOP 81,2480
#define USE_IMALLOC	86,2581
#define USE_HOOK_TRACE	91,2666
#define USE_CLEANUP	96,2726
#define USE_HLL_INTHDR	102,2815
#define USER_BOOT_MESSAGE 107,2879

uTenux/config/sysdepend/app_lm3s/utk_config_depend.h,0

uTenux/config/sysdepend/app_lm4f/chip_lm4f232h5qd/utk_config_depend.h,1094
#define SYSTEMAREA_TOP	34,1358
#define SYSTEMAREA_END	35,1425
#define RI_USERAREA_TOP	39,1516
#define RI_USERINIT	40,1585
#define CFN_TIMER_PERIOD	43,1667
#define CFN_MAX_TSKID	44,1695
#define CFN_MAX_SEMID	45,1721
#define CFN_MAX_FLGID	46,1746
#define CFN_MAX_MBXID	47,1771
#define CFN_MAX_MTXID	48,1796
#define CFN_MAX_MBFID	49,1821
#define CFN_MAX_PORID	50,1846
#define CFN_MAX_MPLID	51,1871
#define CFN_MAX_MPFID	52,1896
#define CFN_MAX_CYCID	53,1921
#define CFN_MAX_ALMID	54,1946
#define CFN_VER_MAKER	56,1972
#define CFN_VER_PRID	57,1997
#define CFN_VER_SPVER	58,2021
#define CFN_VER_PRVER	59,2051
#define CFN_VER_PRNO1	60,2081
#define CFN_VER_PRNO2	61,2106
#define CFN_VER_PRNO3	62,2131
#define CFN_VER_PRNO4	63,2156
#define CFN_REALMEMEND	65,2182
#define INIT_TASK_PRI	70,2257
#define USE_NOINIT	75,2329
#define MAIN_STACK_SIZE 80,2388
#define PROCESS_STACK_SIZE 81,2436
#define STACK_TOP 82,2484
#define USE_IMALLOC	87,2588
#define USE_HOOK_TRACE	92,2673
#define USE_CLEANUP	97,2733
#define USE_HLL_INTHDR	103,2822
#define USER_BOOT_MESSAGE 108,2886

uTenux/config/sysdepend/app_lm4f/utk_config_depend.h,0

uTenux/config/sysdepend/app_lpc17/chip_lpc1766/utk_config_depend.h,1094
#define SYSTEMAREA_TOP	34,1358
#define SYSTEMAREA_END	35,1425
#define RI_USERAREA_TOP	39,1516
#define RI_USERINIT	40,1585
#define CFN_TIMER_PERIOD	43,1667
#define CFN_MAX_TSKID	44,1695
#define CFN_MAX_SEMID	45,1721
#define CFN_MAX_FLGID	46,1746
#define CFN_MAX_MBXID	47,1771
#define CFN_MAX_MTXID	48,1796
#define CFN_MAX_MBFID	49,1821
#define CFN_MAX_PORID	50,1846
#define CFN_MAX_MPLID	51,1871
#define CFN_MAX_MPFID	52,1896
#define CFN_MAX_CYCID	53,1921
#define CFN_MAX_ALMID	54,1946
#define CFN_VER_MAKER	56,1972
#define CFN_VER_PRID	57,1997
#define CFN_VER_SPVER	58,2021
#define CFN_VER_PRVER	59,2051
#define CFN_VER_PRNO1	60,2081
#define CFN_VER_PRNO2	61,2106
#define CFN_VER_PRNO3	62,2131
#define CFN_VER_PRNO4	63,2156
#define CFN_REALMEMEND	65,2182
#define INIT_TASK_PRI	70,2257
#define USE_NOINIT	75,2329
#define MAIN_STACK_SIZE 80,2388
#define PROCESS_STACK_SIZE 81,2436
#define STACK_TOP 82,2484
#define USE_IMALLOC	87,2588
#define USE_HOOK_TRACE	92,2673
#define USE_CLEANUP	97,2733
#define USE_HLL_INTHDR	103,2822
#define USER_BOOT_MESSAGE 108,2886

uTenux/config/sysdepend/app_lpc17/chip_lpc1788/utk_config_depend.h,1094
#define SYSTEMAREA_TOP	34,1355
#define SYSTEMAREA_END	35,1422
#define RI_USERAREA_TOP	39,1513
#define RI_USERINIT	40,1582
#define CFN_TIMER_PERIOD	43,1664
#define CFN_MAX_TSKID	44,1692
#define CFN_MAX_SEMID	45,1718
#define CFN_MAX_FLGID	46,1743
#define CFN_MAX_MBXID	47,1768
#define CFN_MAX_MTXID	48,1793
#define CFN_MAX_MBFID	49,1818
#define CFN_MAX_PORID	50,1843
#define CFN_MAX_MPLID	51,1868
#define CFN_MAX_MPFID	52,1893
#define CFN_MAX_CYCID	53,1918
#define CFN_MAX_ALMID	54,1943
#define CFN_VER_MAKER	56,1969
#define CFN_VER_PRID	57,1994
#define CFN_VER_SPVER	58,2018
#define CFN_VER_PRVER	59,2048
#define CFN_VER_PRNO1	60,2078
#define CFN_VER_PRNO2	61,2103
#define CFN_VER_PRNO3	62,2128
#define CFN_VER_PRNO4	63,2153
#define CFN_REALMEMEND	65,2179
#define INIT_TASK_PRI	70,2254
#define USE_NOINIT	75,2326
#define MAIN_STACK_SIZE 80,2385
#define PROCESS_STACK_SIZE 81,2433
#define STACK_TOP 82,2481
#define USE_IMALLOC	87,2585
#define USE_HOOK_TRACE	92,2670
#define USE_CLEANUP	97,2730
#define USE_HLL_INTHDR	103,2819
#define USER_BOOT_MESSAGE 108,2883

uTenux/config/sysdepend/app_lpc17/utk_config_depend.h,0

uTenux/config/sysdepend/app_mb9bf5/chip_mb9bf506r/utk_config_depend.h,1094
#define SYSTEMAREA_TOP	34,1357
#define SYSTEMAREA_END	35,1424
#define RI_USERAREA_TOP	39,1515
#define RI_USERINIT	40,1584
#define CFN_TIMER_PERIOD	43,1666
#define CFN_MAX_TSKID	44,1694
#define CFN_MAX_SEMID	45,1720
#define CFN_MAX_FLGID	46,1745
#define CFN_MAX_MBXID	47,1770
#define CFN_MAX_MTXID	48,1795
#define CFN_MAX_MBFID	49,1820
#define CFN_MAX_PORID	50,1845
#define CFN_MAX_MPLID	51,1870
#define CFN_MAX_MPFID	52,1895
#define CFN_MAX_CYCID	53,1920
#define CFN_MAX_ALMID	54,1945
#define CFN_VER_MAKER	56,1971
#define CFN_VER_PRID	57,1996
#define CFN_VER_SPVER	58,2020
#define CFN_VER_PRVER	59,2050
#define CFN_VER_PRNO1	60,2080
#define CFN_VER_PRNO2	61,2105
#define CFN_VER_PRNO3	62,2130
#define CFN_VER_PRNO4	63,2155
#define CFN_REALMEMEND	65,2181
#define INIT_TASK_PRI	70,2256
#define USE_NOINIT	75,2328
#define MAIN_STACK_SIZE 80,2387
#define PROCESS_STACK_SIZE 81,2435
#define STACK_TOP 82,2483
#define USE_IMALLOC	87,2584
#define USE_HOOK_TRACE	92,2669
#define USE_CLEANUP	97,2729
#define USE_HLL_INTHDR	103,2818
#define USER_BOOT_MESSAGE 108,2882

uTenux/config/sysdepend/app_mb9bf5/utk_config_depend.h,0

uTenux/config/sysdepend/app_mc9s12/chip_mc9s12dp512/utk_config_depend.h,871
#define CFN_TIMER_PERIOD	34,1360
#define CFN_MAX_TSKID	35,1387
#define CFN_MAX_SEMID	36,1413
#define CFN_MAX_FLGID	37,1438
#define CFN_MAX_MBXID	38,1464
#define CFN_MAX_MTXID	39,1489
#define CFN_MAX_MBFID	40,1515
#define CFN_MAX_PORID	41,1540
#define CFN_MAX_MPLID	42,1565
#define CFN_MAX_MPFID	43,1590
#define CFN_MAX_CYCID	44,1615
#define CFN_MAX_ALMID	45,1641
#define CFN_VER_MAKER	47,1668
#define CFN_VER_PRID	48,1693
#define CFN_VER_SPVER	49,1717
#define CFN_VER_PRVER	50,1747
#define CFN_VER_PRNO1	51,1777
#define CFN_VER_PRNO2	52,1802
#define CFN_VER_PRNO3	53,1827
#define CFN_VER_PRNO4	54,1852
#define INIT_TASK_PRI	60,1911
#define MAIN_STACK_SIZE 65,1981
#define PROCESS_STACK_SIZE 66,2029
#define STACK_TOP 67,2077
#define USE_IMALLOC	72,2181
#define USE_HOOK_TRACE	77,2266
#define USE_CLEANUP	82,2326
#define USE_HLL_INTHDR	88,2415

uTenux/config/sysdepend/app_mc9s12/utk_config_depend.h,0

uTenux/config/sysdepend/app_mk60/chip_mk60n512vmd100/utk_config_depend.h,1094
#define SYSTEMAREA_TOP	34,1363
#define SYSTEMAREA_END	35,1430
#define RI_USERAREA_TOP	39,1521
#define RI_USERINIT	40,1590
#define CFN_TIMER_PERIOD	43,1672
#define CFN_MAX_TSKID	44,1700
#define CFN_MAX_SEMID	45,1726
#define CFN_MAX_FLGID	46,1751
#define CFN_MAX_MBXID	47,1776
#define CFN_MAX_MTXID	48,1801
#define CFN_MAX_MBFID	49,1826
#define CFN_MAX_PORID	50,1851
#define CFN_MAX_MPLID	51,1876
#define CFN_MAX_MPFID	52,1901
#define CFN_MAX_CYCID	53,1926
#define CFN_MAX_ALMID	54,1951
#define CFN_VER_MAKER	56,1977
#define CFN_VER_PRID	57,2002
#define CFN_VER_SPVER	58,2026
#define CFN_VER_PRVER	59,2056
#define CFN_VER_PRNO1	60,2086
#define CFN_VER_PRNO2	61,2111
#define CFN_VER_PRNO3	62,2136
#define CFN_VER_PRNO4	63,2161
#define CFN_REALMEMEND	65,2187
#define INIT_TASK_PRI	70,2262
#define USE_NOINIT	75,2334
#define MAIN_STACK_SIZE 80,2393
#define PROCESS_STACK_SIZE 81,2448
#define STACK_TOP 82,2503
#define USE_IMALLOC	87,2608
#define USE_HOOK_TRACE	92,2693
#define USE_CLEANUP	97,2753
#define USE_HLL_INTHDR	103,2842
#define USER_BOOT_MESSAGE 108,2906

uTenux/config/sysdepend/app_mk60/utk_config_depend.h,0

uTenux/config/sysdepend/app_mpc56xx/chip_mpc5634m_mlqb80/utk_config_depend.h,871
#define CFN_TIMER_PERIOD	34,1370
#define CFN_MAX_TSKID	35,1398
#define CFN_MAX_SEMID	36,1424
#define CFN_MAX_FLGID	37,1449
#define CFN_MAX_MBXID	38,1475
#define CFN_MAX_MTXID	39,1500
#define CFN_MAX_MBFID	40,1526
#define CFN_MAX_PORID	41,1551
#define CFN_MAX_MPLID	42,1576
#define CFN_MAX_MPFID	43,1601
#define CFN_MAX_CYCID	44,1626
#define CFN_MAX_ALMID	45,1652
#define CFN_VER_MAKER	47,1679
#define CFN_VER_PRID	48,1704
#define CFN_VER_SPVER	49,1728
#define CFN_VER_PRVER	50,1758
#define CFN_VER_PRNO1	51,1788
#define CFN_VER_PRNO2	52,1813
#define CFN_VER_PRNO3	53,1838
#define CFN_VER_PRNO4	54,1863
#define INIT_TASK_PRI	60,1922
#define MAIN_STACK_SIZE 65,1992
#define PROCESS_STACK_SIZE 66,2040
#define STACK_TOP 67,2088
#define USE_IMALLOC	72,2192
#define USE_HOOK_TRACE	77,2277
#define USE_CLEANUP	82,2337
#define USE_HLL_INTHDR	88,2426

uTenux/config/sysdepend/app_mpc56xx/utk_config_depend.h,0

uTenux/config/sysdepend/app_sim3/chip_sim3x16x/utk_config_depend.h,1094
#define SYSTEMAREA_TOP	34,1356
#define SYSTEMAREA_END	35,1423
#define RI_USERAREA_TOP	39,1514
#define RI_USERINIT	40,1583
#define CFN_TIMER_PERIOD	43,1665
#define CFN_MAX_TSKID	44,1693
#define CFN_MAX_SEMID	45,1719
#define CFN_MAX_FLGID	46,1744
#define CFN_MAX_MBXID	47,1769
#define CFN_MAX_MTXID	48,1794
#define CFN_MAX_MBFID	49,1819
#define CFN_MAX_PORID	50,1844
#define CFN_MAX_MPLID	51,1869
#define CFN_MAX_MPFID	52,1894
#define CFN_MAX_CYCID	53,1919
#define CFN_MAX_ALMID	54,1944
#define CFN_VER_MAKER	56,1970
#define CFN_VER_PRID	57,1995
#define CFN_VER_SPVER	58,2019
#define CFN_VER_PRVER	59,2049
#define CFN_VER_PRNO1	60,2079
#define CFN_VER_PRNO2	61,2104
#define CFN_VER_PRNO3	62,2129
#define CFN_VER_PRNO4	63,2154
#define CFN_REALMEMEND	65,2180
#define INIT_TASK_PRI	70,2255
#define USE_NOINIT	75,2327
#define MAIN_STACK_SIZE 80,2386
#define PROCESS_STACK_SIZE 81,2434
#define STACK_TOP 82,2482
#define USE_IMALLOC	87,2586
#define USE_HOOK_TRACE	92,2671
#define USE_CLEANUP	97,2731
#define USE_HLL_INTHDR	103,2820
#define USER_BOOT_MESSAGE 108,2884

uTenux/config/sysdepend/app_sim3/utk_config_depend.h,0

uTenux/config/sysdepend/app_stm32f1/chip_stm32f103ve/utk_config_depend.h,1094
#define SYSTEMAREA_TOP	34,1359
#define SYSTEMAREA_END	35,1420
#define RI_USERAREA_TOP	39,1505
#define RI_USERINIT	40,1568
#define CFN_TIMER_PERIOD	43,1650
#define CFN_MAX_TSKID	44,1678
#define CFN_MAX_SEMID	45,1704
#define CFN_MAX_FLGID	46,1729
#define CFN_MAX_MBXID	47,1754
#define CFN_MAX_MTXID	48,1779
#define CFN_MAX_MBFID	49,1804
#define CFN_MAX_PORID	50,1829
#define CFN_MAX_MPLID	51,1854
#define CFN_MAX_MPFID	52,1879
#define CFN_MAX_CYCID	53,1904
#define CFN_MAX_ALMID	54,1929
#define CFN_VER_MAKER	56,1955
#define CFN_VER_PRID	57,1980
#define CFN_VER_SPVER	58,2004
#define CFN_VER_PRVER	59,2034
#define CFN_VER_PRNO1	60,2064
#define CFN_VER_PRNO2	61,2089
#define CFN_VER_PRNO3	62,2114
#define CFN_VER_PRNO4	63,2139
#define CFN_REALMEMEND	65,2165
#define INIT_TASK_PRI	70,2240
#define USE_NOINIT	75,2312
#define MAIN_STACK_SIZE 80,2371
#define PROCESS_STACK_SIZE 81,2419
#define STACK_TOP 82,2467
#define USE_IMALLOC	87,2568
#define USE_HOOK_TRACE	92,2653
#define USE_CLEANUP	97,2713
#define USE_HLL_INTHDR	103,2802
#define USER_BOOT_MESSAGE 108,2866

uTenux/config/sysdepend/app_stm32f1/chip_stm32f103ze/utk_config_depend.h,1094
#define SYSTEMAREA_TOP	34,1358
#define SYSTEMAREA_END	35,1419
#define RI_USERAREA_TOP	39,1504
#define RI_USERINIT	40,1567
#define CFN_TIMER_PERIOD	43,1649
#define CFN_MAX_TSKID	44,1677
#define CFN_MAX_SEMID	45,1703
#define CFN_MAX_FLGID	46,1728
#define CFN_MAX_MBXID	47,1753
#define CFN_MAX_MTXID	48,1778
#define CFN_MAX_MBFID	49,1803
#define CFN_MAX_PORID	50,1828
#define CFN_MAX_MPLID	51,1853
#define CFN_MAX_MPFID	52,1878
#define CFN_MAX_CYCID	53,1903
#define CFN_MAX_ALMID	54,1928
#define CFN_VER_MAKER	56,1954
#define CFN_VER_PRID	57,1979
#define CFN_VER_SPVER	58,2003
#define CFN_VER_PRVER	59,2033
#define CFN_VER_PRNO1	60,2063
#define CFN_VER_PRNO2	61,2088
#define CFN_VER_PRNO3	62,2113
#define CFN_VER_PRNO4	63,2138
#define CFN_REALMEMEND	65,2164
#define INIT_TASK_PRI	70,2239
#define USE_NOINIT	75,2311
#define MAIN_STACK_SIZE 80,2370
#define PROCESS_STACK_SIZE 81,2418
#define STACK_TOP 82,2466
#define USE_IMALLOC	87,2567
#define USE_HOOK_TRACE	92,2652
#define USE_CLEANUP	97,2712
#define USE_HLL_INTHDR	103,2801
#define USER_BOOT_MESSAGE 108,2865

uTenux/config/sysdepend/app_stm32f1/chip_stm32f107vc/utk_config_depend.h,1094
#define SYSTEMAREA_TOP	34,1358
#define SYSTEMAREA_END	35,1419
#define RI_USERAREA_TOP	39,1504
#define RI_USERINIT	40,1567
#define CFN_TIMER_PERIOD	43,1649
#define CFN_MAX_TSKID	44,1677
#define CFN_MAX_SEMID	45,1703
#define CFN_MAX_FLGID	46,1728
#define CFN_MAX_MBXID	47,1753
#define CFN_MAX_MTXID	48,1778
#define CFN_MAX_MBFID	49,1803
#define CFN_MAX_PORID	50,1828
#define CFN_MAX_MPLID	51,1853
#define CFN_MAX_MPFID	52,1878
#define CFN_MAX_CYCID	53,1903
#define CFN_MAX_ALMID	54,1928
#define CFN_VER_MAKER	56,1954
#define CFN_VER_PRID	57,1979
#define CFN_VER_SPVER	58,2003
#define CFN_VER_PRVER	59,2033
#define CFN_VER_PRNO1	60,2063
#define CFN_VER_PRNO2	61,2088
#define CFN_VER_PRNO3	62,2113
#define CFN_VER_PRNO4	63,2138
#define CFN_REALMEMEND	65,2164
#define INIT_TASK_PRI	70,2239
#define USE_NOINIT	75,2311
#define MAIN_STACK_SIZE 80,2370
#define PROCESS_STACK_SIZE 81,2418
#define STACK_TOP 82,2466
#define USE_IMALLOC	87,2567
#define USE_HOOK_TRACE	92,2652
#define USE_CLEANUP	97,2712
#define USE_HLL_INTHDR	103,2801
#define USER_BOOT_MESSAGE 108,2865

uTenux/config/sysdepend/app_stm32f1/utk_config_depend.h,0

uTenux/config/sysdepend/app_stm32f4/chip_stm32f407ig/utk_config_depend.h,1094
#define SYSTEMAREA_TOP	34,1360
#define SYSTEMAREA_END	35,1421
#define RI_USERAREA_TOP	39,1506
#define RI_USERINIT	40,1569
#define CFN_TIMER_PERIOD	43,1651
#define CFN_MAX_TSKID	44,1679
#define CFN_MAX_SEMID	45,1705
#define CFN_MAX_FLGID	46,1730
#define CFN_MAX_MBXID	47,1755
#define CFN_MAX_MTXID	48,1780
#define CFN_MAX_MBFID	49,1805
#define CFN_MAX_PORID	50,1830
#define CFN_MAX_MPLID	51,1855
#define CFN_MAX_MPFID	52,1880
#define CFN_MAX_CYCID	53,1905
#define CFN_MAX_ALMID	54,1930
#define CFN_VER_MAKER	56,1956
#define CFN_VER_PRID	57,1981
#define CFN_VER_SPVER	58,2005
#define CFN_VER_PRVER	59,2035
#define CFN_VER_PRNO1	60,2065
#define CFN_VER_PRNO2	61,2090
#define CFN_VER_PRNO3	62,2115
#define CFN_VER_PRNO4	63,2140
#define CFN_REALMEMEND	65,2166
#define INIT_TASK_PRI	70,2241
#define USE_NOINIT	75,2313
#define MAIN_STACK_SIZE 80,2372
#define PROCESS_STACK_SIZE 81,2420
#define STACK_TOP 82,2468
#define USE_IMALLOC	87,2569
#define USE_HOOK_TRACE	92,2654
#define USE_CLEANUP	97,2714
#define USE_HLL_INTHDR	103,2803
#define USER_BOOT_MESSAGE 108,2867

uTenux/config/sysdepend/app_stm32f4/utk_config_depend.h,0

uTenux/config/sysdepend/app_xc23xx/chip_xc2365b_40f/utk_config_depend.h,871
#define CFN_TIMER_PERIOD	34,1360
#define CFN_MAX_TSKID	35,1387
#define CFN_MAX_SEMID	36,1413
#define CFN_MAX_FLGID	37,1438
#define CFN_MAX_MBXID	38,1464
#define CFN_MAX_MTXID	39,1489
#define CFN_MAX_MBFID	40,1515
#define CFN_MAX_PORID	41,1540
#define CFN_MAX_MPLID	42,1565
#define CFN_MAX_MPFID	43,1590
#define CFN_MAX_CYCID	44,1615
#define CFN_MAX_ALMID	45,1641
#define CFN_VER_MAKER	47,1668
#define CFN_VER_PRID	48,1693
#define CFN_VER_SPVER	49,1717
#define CFN_VER_PRVER	50,1747
#define CFN_VER_PRNO1	51,1777
#define CFN_VER_PRNO2	52,1802
#define CFN_VER_PRNO3	53,1827
#define CFN_VER_PRNO4	54,1852
#define INIT_TASK_PRI	60,1911
#define MAIN_STACK_SIZE 65,1981
#define PROCESS_STACK_SIZE 66,2029
#define STACK_TOP 67,2077
#define USE_IMALLOC	72,2181
#define USE_HOOK_TRACE	77,2266
#define USE_CLEANUP	82,2326
#define USE_HLL_INTHDR	88,2415

uTenux/config/sysdepend/app_xc23xx/utk_config_depend.h,0

uTenux/config/sysdepend/app_xmc4000/chip_xmc4500x144x1024/utk_config_depend.h,1094
#define SYSTEMAREA_TOP	34,1363
#define SYSTEMAREA_END	35,1430
#define RI_USERAREA_TOP	39,1521
#define RI_USERINIT	40,1590
#define CFN_TIMER_PERIOD	43,1672
#define CFN_MAX_TSKID	44,1700
#define CFN_MAX_SEMID	45,1726
#define CFN_MAX_FLGID	46,1751
#define CFN_MAX_MBXID	47,1776
#define CFN_MAX_MTXID	48,1801
#define CFN_MAX_MBFID	49,1826
#define CFN_MAX_PORID	50,1851
#define CFN_MAX_MPLID	51,1876
#define CFN_MAX_MPFID	52,1901
#define CFN_MAX_CYCID	53,1926
#define CFN_MAX_ALMID	54,1951
#define CFN_VER_MAKER	56,1977
#define CFN_VER_PRID	57,2002
#define CFN_VER_SPVER	58,2026
#define CFN_VER_PRVER	59,2056
#define CFN_VER_PRNO1	60,2086
#define CFN_VER_PRNO2	61,2111
#define CFN_VER_PRNO3	62,2136
#define CFN_VER_PRNO4	63,2161
#define CFN_REALMEMEND	65,2187
#define INIT_TASK_PRI	70,2262
#define USE_NOINIT	75,2334
#define MAIN_STACK_SIZE 80,2393
#define PROCESS_STACK_SIZE 81,2441
#define STACK_TOP 82,2489
#define USE_IMALLOC	87,2593
#define USE_HOOK_TRACE	92,2678
#define USE_CLEANUP	97,2738
#define USE_HLL_INTHDR	103,2827
#define USER_BOOT_MESSAGE 108,2891

uTenux/config/sysdepend/app_xmc4000/utk_config_depend.h,0

uTenux/config/tdsvcproxy.h,1447
#define td_lst_tsk_impl	20,562
#define td_lst_sem_impl	21,597
#define td_lst_flg_impl	22,632
#define td_lst_mbx_impl	23,667
#define td_lst_mtx_impl	24,702
#define td_lst_mbf_impl	25,737
#define td_lst_por_impl	26,772
#define td_lst_mpf_impl	27,807
#define td_lst_mpl_impl	28,842
#define td_lst_cyc_impl	29,877
#define td_lst_alm_impl	30,912
#define td_ref_sem_impl	31,947
#define td_ref_flg_impl	32,982
#define td_ref_mbx_impl	33,1017
#define td_ref_mtx_impl	34,1052
#define td_ref_mbf_impl	35,1087
#define td_ref_por_impl	36,1122
#define td_ref_mpf_impl	37,1157
#define td_ref_mpl_impl	38,1192
#define td_ref_cyc_impl	39,1227
#define td_ref_alm_impl	40,1262
#define td_ref_tsk_impl	41,1297
#define td_inf_tsk_impl	42,1332
#define td_get_reg_impl	43,1367
#define td_set_reg_impl	44,1402
#define td_ref_sys_impl	45,1437
#define td_get_tim_impl	46,1472
#define td_get_otm_impl	47,1507
#define td_rdy_que_impl	48,1542
#define td_sem_que_impl	49,1577
#define td_flg_que_impl	50,1612
#define td_mbx_que_impl	51,1647
#define td_mtx_que_impl	52,1682
#define td_smbf_que_impl	53,1717
#define td_rmbf_que_impl	54,1754
#define td_cal_que_impl	55,1791
#define td_acp_que_impl	56,1826
#define td_mpf_que_impl	57,1861
#define td_mpl_que_impl	58,1896
#define td_hok_svc_impl	59,1931
#define td_hok_dsp_impl	60,1966
#define td_hok_int_impl	61,2001
#define td_ref_dsname_impl	62,2036
#define td_set_dsname_impl	63,2077

uTenux/config/tksvcproxy.h,2696
#define tk_cre_tsk_impl	20,562
#define tk_del_tsk_impl	21,598
#define tk_sta_tsk_impl	22,634
#define tk_ext_tsk_impl	23,670
#define tk_exd_tsk_impl	24,706
#define tk_ter_tsk_impl	25,742
#define tk_dis_dsp_impl	26,778
#define tk_ena_dsp_impl	27,814
#define tk_chg_pri_impl	28,850
#define tk_rot_rdq_impl	29,886
#define tk_rel_wai_impl	30,922
#define tk_get_tid_impl	31,958
#define tk_get_reg_impl	32,994
#define tk_set_reg_impl	33,1030
#define tk_ref_tsk_impl	34,1066
#define tk_sus_tsk_impl	35,1102
#define tk_rsm_tsk_impl	36,1138
#define tk_frsm_tsk_impl	37,1174
#define tk_slp_tsk_impl	38,1211
#define tk_wup_tsk_impl	39,1247
#define tk_can_wup_impl	40,1283
#define tk_cre_sem_impl	41,1319
#define tk_del_sem_impl	42,1355
#define tk_sig_sem_impl	43,1391
#define tk_wai_sem_impl	44,1427
#define tk_ref_sem_impl	45,1463
#define tk_cre_mtx_impl	46,1499
#define tk_del_mtx_impl	47,1535
#define tk_loc_mtx_impl	48,1571
#define tk_unl_mtx_impl	49,1607
#define tk_ref_mtx_impl	50,1643
#define tk_cre_flg_impl	51,1679
#define tk_del_flg_impl	52,1715
#define tk_set_flg_impl	53,1751
#define tk_clr_flg_impl	54,1787
#define tk_wai_flg_impl	55,1823
#define tk_ref_flg_impl	56,1859
#define tk_cre_mbx_impl	57,1895
#define tk_del_mbx_impl	58,1931
#define tk_snd_mbx_impl	59,1967
#define tk_rcv_mbx_impl	60,2003
#define tk_ref_mbx_impl	61,2039
#define tk_cre_mbf_impl	62,2075
#define tk_del_mbf_impl	63,2111
#define tk_snd_mbf_impl	64,2147
#define tk_rcv_mbf_impl	65,2183
#define tk_ref_mbf_impl	66,2219
#define tk_cre_por_impl	67,2255
#define tk_del_por_impl	68,2291
#define tk_cal_por_impl	69,2327
#define tk_acp_por_impl	70,2363
#define tk_fwd_por_impl	71,2399
#define tk_rpl_rdv_impl	72,2435
#define tk_ref_por_impl	73,2471
#define tk_def_int_impl	74,2507
#define tk_ret_int_impl	75,2543
#define tk_cre_mpl_impl	76,2579
#define tk_del_mpl_impl	77,2615
#define tk_get_mpl_impl	78,2651
#define tk_rel_mpl_impl	79,2687
#define tk_ref_mpl_impl	80,2723
#define tk_cre_mpf_impl	81,2759
#define tk_del_mpf_impl	82,2795
#define tk_get_mpf_impl	83,2831
#define tk_rel_mpf_impl	84,2867
#define tk_ref_mpf_impl	85,2903
#define tk_set_tim_impl	86,2939
#define tk_get_tim_impl	87,2975
#define tk_get_otm_impl	88,3011
#define tk_dly_tsk_impl	89,3047
#define tk_cre_cyc_impl	90,3083
#define tk_del_cyc_impl	91,3119
#define tk_sta_cyc_impl	92,3155
#define tk_stp_cyc_impl	93,3191
#define tk_ref_cyc_impl	94,3227
#define tk_cre_alm_impl	95,3263
#define tk_del_alm_impl	96,3299
#define tk_sta_alm_impl	97,3335
#define tk_stp_alm_impl	98,3371
#define tk_ref_alm_impl	99,3407
#define tk_ref_ver_impl	100,3443
#define tk_ref_sys_impl	101,3479

uTenux/config/utk_config.h,30
#define _UTK_CONFIG_H_21,568

uTenux/config/utk_config_func.h,8011
#define _UTK_CONFIG_FUNC_H_21,578
#define USE_FUNC_TK_CRE_TSK26,630
#define USE_FUNC_TK_DEL_TSK27,658
#define USE_FUNC_TK_STA_TSK28,686
#define USE_FUNC_TK_EXT_TSK29,714
#define USE_FUNC_TK_EXD_TSK30,742
#define USE_FUNC_TK_TER_TSK31,770
#define USE_FUNC_TK_DIS_DSP32,798
#define USE_FUNC_TK_ENA_DSP33,826
#define USE_FUNC_TK_CHG_PRI34,854
#define USE_FUNC_TK_ROT_RDQ35,882
#define USE_FUNC_TK_REL_WAI36,910
#define USE_FUNC_TK_GET_TID37,938
#define USE_FUNC_TK_REF_TSK40,1026
#define USE_FUNC_TK_SUS_TSK41,1054
#define USE_FUNC_TK_RSM_TSK42,1082
#define USE_FUNC_TK_FRSM_TSK43,1110
#define USE_FUNC_TK_SLP_TSK44,1139
#define USE_FUNC_TK_WUP_TSK45,1167
#define USE_FUNC_TK_CAN_WUP46,1195
#define USE_FUNC_TK_CRE_SEM49,1246
#define USE_FUNC_TK_DEL_SEM50,1274
#define USE_FUNC_TK_SIG_SEM51,1302
#define USE_FUNC_TK_WAI_SEM52,1330
#define USE_FUNC_TK_REF_SEM53,1358
#define USE_FUNC_SEMAPHORE_INITIALIZE54,1386
#define USE_FUNC_SEMCB_TABLE55,1424
#define USE_FUNC_TD_LST_SEM57,1468
#define USE_FUNC_TD_REF_SEM58,1496
#define USE_FUNC_TD_SEM_QUE59,1524
#define USE_FUNC_SEMAPHORE_GETNAME60,1552
#define USE_FUNC_TK_CRE_MTX65,1624
#define USE_FUNC_TK_DEL_MTX66,1652
#define USE_FUNC_TK_LOC_MTX67,1680
#define USE_FUNC_TK_UNL_MTX68,1708
#define USE_FUNC_TK_REF_MTX69,1736
#define USE_FUNC_MUTEX_INITIALIZE70,1764
#define USE_FUNC_MTXCB_TABLE71,1798
#define USE_FUNC_RELEASE_MUTEX72,1827
#define USE_FUNC_SIGNAL_ALL_MUTEX73,1858
#define USE_FUNC_CHG_PRI_MUTEX74,1892
#define USE_FUNC_TD_LST_MTX76,1938
#define USE_FUNC_TD_REF_MTX77,1966
#define USE_FUNC_TD_MTX_QUE78,1994
#define USE_FUNC_MUTEX_GETNAME79,2022
#define USE_FUNC_TK_CRE_FLG84,2090
#define USE_FUNC_TK_DEL_FLG85,2118
#define USE_FUNC_TK_SET_FLG86,2146
#define USE_FUNC_TK_CLR_FLG87,2174
#define USE_FUNC_TK_WAI_FLG88,2202
#define USE_FUNC_TK_REF_FLG89,2230
#define USE_FUNC_EVENTFLAG_INITIALIZE90,2258
#define USE_FUNC_FLGCB_TABLE91,2296
#define USE_FUNC_TD_LST_FLG93,2340
#define USE_FUNC_TD_REF_FLG94,2368
#define USE_FUNC_TD_FLG_QUE95,2396
#define USE_FUNC_EVENTFLAG_GETNAME96,2424
#define USE_FUNC_TK_CRE_MBX101,2496
#define USE_FUNC_TK_DEL_MBX102,2524
#define USE_FUNC_TK_SND_MBX103,2552
#define USE_FUNC_TK_RCV_MBX104,2580
#define USE_FUNC_TK_REF_MBX105,2608
#define USE_FUNC_MAILBOX_INITIALIZE106,2636
#define USE_FUNC_MBXCB_TABLE107,2672
#define USE_FUNC_TD_LST_MBX109,2716
#define USE_FUNC_TD_REF_MBX110,2744
#define USE_FUNC_TD_MBX_QUE111,2772
#define USE_FUNC_MAILBOX_GETNAME112,2800
#define USE_FUNC_TK_CRE_MBF117,2870
#define USE_FUNC_TK_DEL_MBF118,2898
#define USE_FUNC_TK_SND_MBF119,2926
#define USE_FUNC_TK_RCV_MBF120,2954
#define USE_FUNC_TK_REF_MBF121,2982
#define USE_FUNC_MESSAGEBUFFER_INITIALIZE122,3010
#define USE_FUNC_MBFCB_TABLE123,3052
#define USE_FUNC_MSG_TO_MBF124,3081
#define USE_FUNC_MBF_WAKEUP125,3109
#define USE_FUNC_TD_LST_MBF127,3152
#define USE_FUNC_TD_REF_MBF128,3180
#define USE_FUNC_TD_SMBF_QUE129,3208
#define USE_FUNC_TD_RMBF_QUE130,3237
#define USE_FUNC_MESSAGEBUFFER_GETNAME131,3266
#define USE_FUNC_TK_CRE_POR136,3342
#define USE_FUNC_TK_DEL_POR137,3370
#define USE_FUNC_TK_CAL_POR138,3398
#define USE_FUNC_TK_ACP_POR139,3426
#define USE_FUNC_TK_FWD_POR140,3454
#define USE_FUNC_TK_RPL_RDV141,3482
#define USE_FUNC_TK_REF_POR142,3510
#define USE_FUNC_RENDEZVOUS_INITIALIZE143,3538
#define USE_FUNC_PORCB_TABLE144,3577
#define USE_FUNC_WSPEC_CAL145,3606
#define USE_FUNC_WSPEC_RDV146,3633
#define USE_FUNC_TD_LST_POR148,3675
#define USE_FUNC_TD_REF_POR149,3703
#define USE_FUNC_TD_CAL_QUE150,3731
#define USE_FUNC_TD_ACP_QUE151,3759
#define USE_FUNC_RENDEZVOUS_GETNAME152,3787
#define USE_FUNC_HLL_INTHDR156,3838
#define USE_FUNC_TK_DEF_INT157,3866
#define USE_FUNC_TK_RET_INT158,3894
#define USE_FUNC_TK_CRE_MPL161,3945
#define USE_FUNC_TK_DEL_MPL162,3973
#define USE_FUNC_TK_GET_MPL163,4001
#define USE_FUNC_TK_REL_MPL164,4029
#define USE_FUNC_TK_REF_MPL165,4057
#define USE_FUNC_MEMORYPOOL_INITIALIZE166,4085
#define USE_FUNC_MPLCB_TABLE167,4124
#define USE_FUNC_MPL_WAKEUP168,4153
#define USE_FUNC_TD_LST_MPL170,4196
#define USE_FUNC_TD_REF_MPL171,4224
#define USE_FUNC_TD_MPL_QUE172,4252
#define USE_FUNC_MEMORYPOOL_GETNAME173,4280
#define USE_FUNC_TK_CRE_MPF178,4353
#define USE_FUNC_TK_DEL_MPF179,4381
#define USE_FUNC_TK_GET_MPF180,4409
#define USE_FUNC_TK_REL_MPF181,4437
#define USE_FUNC_TK_REF_MPF182,4465
#define USE_FUNC_FIX_MEMORYPOOL_INITIALIZE183,4493
#define USE_FUNC_MPFCB_TABLE184,4536
#define USE_FUNC_TD_LST_MPF186,4580
#define USE_FUNC_TD_REF_MPF187,4608
#define USE_FUNC_TD_MPF_QUE188,4636
#define USE_FUNC_FIX_MEMORYPOOL_GETNAME189,4664
#define USE_FUNC_TK_GET_OTM195,4779
#define USE_FUNC_TK_DLY_TSK196,4807
#define USE_FUNC_TK_CRE_CYC199,4858
#define USE_FUNC_TK_DEL_CYC200,4886
#define USE_FUNC_TK_STA_CYC201,4914
#define USE_FUNC_TK_STP_CYC202,4942
#define USE_FUNC_TK_REF_CYC203,4970
#define USE_FUNC_CYCLICHANDLER_INITIALIZE204,4998
#define USE_FUNC_CYCCB_TABLE205,5040
#define USE_FUNC_CALL_CYCHDR206,5069
#define USE_FUNC_TD_LST_CYC208,5113
#define USE_FUNC_TD_REF_CYC209,5141
#define USE_FUNC_CYCLICHANDLER_GETNAME210,5169
#define USE_FUNC_TK_CRE_ALM215,5245
#define USE_FUNC_TK_DEL_ALM216,5273
#define USE_FUNC_TK_STA_ALM217,5301
#define USE_FUNC_TK_STP_ALM218,5329
#define USE_FUNC_TK_REF_ALM219,5357
#define USE_FUNC_ALARMHANDLER_INITIALIZE220,5385
#define USE_FUNC_ALMCB_TABLE221,5426
#define USE_FUNC_CALL_ALMHDR222,5455
#define USE_FUNC_TD_LST_ALM224,5499
#define USE_FUNC_TD_REF_ALM225,5527
#define USE_FUNC_ALARMHANDLER_GETNAME226,5555
#define USE_FUNC_TK_REF_VER230,5608
#define USE_FUNC_TK_REF_SYS231,5636
#define USE_FUNC_LOWPOW_DISCNT232,5664
#define USE_FUNC_TD_LST_TSK236,5747
#define USE_FUNC_TD_REF_TSK237,5775
#define USE_FUNC_TD_INF_TSK238,5803
#define USE_FUNC_TD_GET_REG239,5831
#define USE_FUNC_TD_SET_REG240,5859
#define USE_FUNC_TASK_GETNAME241,5887
#define USE_FUNC_TD_REF_SYS244,5943
#define USE_FUNC_TD_GET_TIM245,5971
#define USE_FUNC_TD_GET_OTM246,5999
#define USE_FUNC_TD_RDY_QUE249,6052
#define USE_FUNC_TD_HOK_SVC253,6122
#define USE_FUNC_TD_HOK_DSP254,6150
#define USE_FUNC_TD_HOK_INT255,6178
#define USE_FUNC_HOOK_ENTERFN256,6206
#define USE_FUNC_HOOK_EXECFN257,6236
#define USE_FUNC_HOOK_IENTERFN258,6265
#define USE_FUNC_OBJECT_GETNAME262,6322
#define USE_FUNC_TD_REF_DSNAME263,6354
#define USE_FUNC_TD_SET_DSNAME264,6385
#define USE_FUNC_TSTDLIB_BITCLR273,6483
#define USE_FUNC_TSTDLIB_BITSET274,6515
#define USE_FUNC_TSTDLIB_BITSEARCH1275,6547
#define USE_FUNC_WSPEC_SLP279,6607
#define USE_FUNC_CTXTSK282,6657
#define USE_FUNC_TCB_TABLE283,6681
#define USE_FUNC_TASK_INITIALIZE284,6708
#define USE_FUNC_MAKE_DORMANT285,6741
#define USE_FUNC_MAKE_READY286,6771
#define USE_FUNC_MAKE_NON_READY287,6799
#define USE_FUNC_CHANGE_TASK_PRIORITY288,6831
#define USE_FUNC_ROTATE_READY_QUEUE289,6869
#define USE_FUNC_ROTATE_READY_QUEUE_RUN290,6905
#define USE_FUNC_DEL_TSK291,6945
#define USE_FUNC_TER_TSK292,6970
#define USE_FUNC_WAIT_RELEASE_OK295,7018
#define USE_FUNC_WAIT_RELEASE_OK_ERCD296,7051
#define USE_FUNC_WAIT_RELEASE_NG297,7089
#define USE_FUNC_WAIT_RELEASE_TMOUT298,7122
#define USE_FUNC_MAKE_WAIT299,7158
#define USE_FUNC_MAKE_WAIT_RELTIM300,7185
#define USE_FUNC_WAIT_DELETE301,7219
#define USE_FUNC_WAIT_TSKID302,7248
#define USE_FUNC_GCB_MAKE_WAIT303,7276
#define USE_FUNC_GCB_CHANGE_PRIORITY304,7307
#define USE_FUNC_GCB_TOP_OF_WAIT_QUEUE305,7344
#define USE_FUNC_APPENDFREEAREABOUND313,7471
#define USE_FUNC_GET_BLK314,7508
#define USE_FUNC_REL_BLK315,7533
#define USE_FUNC_SEARCHFREEAREA316,7558
#define USE_FUNC_APPENDFREEAREA317,7590
#define USE_FUNC_REMOVEFREEQUE318,7622
#define USE_FUNC_INSERTAREAQUE319,7653
#define USE_FUNC_REMOVEAREAQUE320,7684
#define USE_FUNC_IMACB323,7732
#define USE_FUNC_IMALLOC324,7755
#define USE_FUNC_ICALLOC325,7780
#define USE_FUNC_IFREE326,7805
#define USE_FUNC_INIT_IMALLOC327,7828

uTenux/include/basic.h,27
#define __BASIC_H__25,642

uTenux/include/libstr.h,162
#define __LIBSTR_H__23,573
typedef __size_t	size_t;32,673
#undef	__size_t33,698
typedef __wchar_t	wchar_t;37,739
#undef	__wchar_t38,766
#define NULL	40,790

uTenux/include/machine.h,375
#define __MACHINE_H__36,1152
#define Inline	46,1408
#define Inline	48,1437
#define Asm	55,1518
#define Csym(68,1747
#define Csym(70,1775
#define Noinit(78,1861
#define Noinit(80,1931
#undef Inline84,1985
#define Inline 85,1999
#undef Noinit87,2022
#define Noinit(88,2036
#undef Inline92,2090
#define Inline 93,2104
#undef Noinit95,2127
#define Noinit(96,2141

uTenux/include/stddef.h,218
#define __STDDEF_H__22,569
typedef int		ptrdiff_t;30,653
typedef __size_t	size_t;33,694
#undef	__size_t34,719
typedef __wchar_t	wchar_t;38,760
#undef	__wchar_t39,787
#define offsetof(42,812
#define NULL	43,878

uTenux/include/stdtype.h,80
#define __STDTYPE_H__22,565
#define __size_t	24,588
#define __wchar_t	27,640

uTenux/include/sys/debug.h,170
#define __SYS_DEBUG_H__22,559
#define DEBUG_MODULE	43,857
#define DEBUG_PRINT(55,1091
#define DO_DEBUG(56,1116
#define DEBUG_PRINT(60,1166
#define DO_DEBUG(61,1201

uTenux/include/sys/imalloc.h,33
#define __SYS_IMALLOC_H__25,671

uTenux/include/sys/queue.h,300
#define __SYS_QUEUE_H__22,563
typedef struct queue 33,683
	struct queue	*next;next34,706
	struct queue	*prev;prev35,727
} QUEUE;36,748
Inline void QueInit(40,789
Inline BOOL isQueEmpty(49,934
Inline void QueInsert(58,1086
Inline void QueRemove(71,1353
Inline QUEUE* QueRemoveNext(85,1683

uTenux/include/sys/str_align.h,35
#define __SYS_STR_ALIGN_H__22,599

uTenux/include/sys/svc/tdfncd.h,1327
#define _TDFNCD_H_6,78
#define TDFN_LST_TSK	12,179
#define TDFN_LST_SEM	13,212
#define TDFN_LST_FLG	14,245
#define TDFN_LST_MBX	15,278
#define TDFN_LST_MTX	16,311
#define TDFN_LST_MBF	17,344
#define TDFN_LST_POR	18,377
#define TDFN_LST_MPF	19,410
#define TDFN_LST_MPL	20,443
#define TDFN_LST_CYC	21,476
#define TDFN_LST_ALM	22,509
#define TDFN_REF_SEM	23,542
#define TDFN_REF_FLG	24,575
#define TDFN_REF_MBX	25,608
#define TDFN_REF_MTX	26,641
#define TDFN_REF_MBF	27,674
#define TDFN_REF_POR	28,707
#define TDFN_REF_MPF	29,740
#define TDFN_REF_MPL	30,773
#define TDFN_REF_CYC	31,806
#define TDFN_REF_ALM	32,839
#define TDFN_REF_TSK	33,872
#define TDFN_INF_TSK	34,905
#define TDFN_GET_REG	35,938
#define TDFN_SET_REG	36,971
#define TDFN_REF_SYS	37,1004
#define TDFN_GET_TIM	38,1037
#define TDFN_GET_OTM	39,1070
#define TDFN_RDY_QUE	40,1103
#define TDFN_SEM_QUE	41,1136
#define TDFN_FLG_QUE	42,1169
#define TDFN_MBX_QUE	43,1202
#define TDFN_MTX_QUE	44,1235
#define TDFN_SMBF_QUE	45,1268
#define TDFN_RMBF_QUE	46,1302
#define TDFN_CAL_QUE	47,1336
#define TDFN_ACP_QUE	48,1369
#define TDFN_MPF_QUE	49,1402
#define TDFN_MPL_QUE	50,1435
#define TDFN_HOK_SVC	51,1468
#define TDFN_HOK_DSP	52,1501
#define TDFN_HOK_INT	53,1534
#define TDFN_REF_DSNAME	54,1567
#define TDFN_SET_DSNAME	55,1603

uTenux/include/sys/svc/tdsvctbl.h,71
#define _TDSC_ENTRY(9,148
#define N_TDFN	11,199
	_TDSC_ENTRY(13,218

uTenux/include/sys/svc/tkfncd.h,2376
#define _TKFNCD_H_6,59
#define TFN_CRE_TSK	12,141
#define TFN_DEL_TSK	13,173
#define TFN_STA_TSK	14,205
#define TFN_EXT_TSK	15,237
#define TFN_EXD_TSK	16,269
#define TFN_TER_TSK	17,301
#define TFN_DIS_DSP	18,333
#define TFN_ENA_DSP	19,365
#define TFN_CHG_PRI	20,397
#define TFN_ROT_RDQ	21,429
#define TFN_REL_WAI	22,461
#define TFN_GET_TID	23,493
#define TFN_GET_REG	24,525
#define TFN_SET_REG	25,557
#define TFN_REF_TSK	26,589
#define TFN_SUS_TSK	27,621
#define TFN_RSM_TSK	28,653
#define TFN_FRSM_TSK	29,685
#define TFN_SLP_TSK	30,717
#define TFN_WUP_TSK	31,749
#define TFN_CAN_WUP	32,781
#define TFN_CRE_SEM	33,813
#define TFN_DEL_SEM	34,845
#define TFN_SIG_SEM	35,877
#define TFN_WAI_SEM	36,909
#define TFN_REF_SEM	37,941
#define TFN_CRE_MTX	38,973
#define TFN_DEL_MTX	39,1005
#define TFN_LOC_MTX	40,1037
#define TFN_UNL_MTX	41,1069
#define TFN_REF_MTX	42,1101
#define TFN_CRE_FLG	43,1133
#define TFN_DEL_FLG	44,1165
#define TFN_SET_FLG	45,1197
#define TFN_CLR_FLG	46,1229
#define TFN_WAI_FLG	47,1261
#define TFN_REF_FLG	48,1293
#define TFN_CRE_MBX	49,1325
#define TFN_DEL_MBX	50,1357
#define TFN_SND_MBX	51,1389
#define TFN_RCV_MBX	52,1421
#define TFN_REF_MBX	53,1453
#define TFN_CRE_MBF	54,1485
#define TFN_DEL_MBF	55,1517
#define TFN_SND_MBF	56,1549
#define TFN_RCV_MBF	57,1581
#define TFN_REF_MBF	58,1613
#define TFN_CRE_POR	59,1645
#define TFN_DEL_POR	60,1677
#define TFN_CAL_POR	61,1709
#define TFN_ACP_POR	62,1741
#define TFN_FWD_POR	63,1773
#define TFN_RPL_RDV	64,1805
#define TFN_REF_POR	65,1837
#define TFN_DEF_INT	66,1869
#define TFN_RET_INT	67,1901
#define TFN_CRE_MPL	68,1933
#define TFN_DEL_MPL	69,1965
#define TFN_GET_MPL	70,1997
#define TFN_REL_MPL	71,2029
#define TFN_REF_MPL	72,2061
#define TFN_CRE_MPF	73,2093
#define TFN_DEL_MPF	74,2125
#define TFN_GET_MPF	75,2157
#define TFN_REL_MPF	76,2189
#define TFN_REF_MPF	77,2221
#define TFN_SET_TIM	78,2253
#define TFN_GET_TIM	79,2285
#define TFN_GET_OTM	80,2317
#define TFN_DLY_TSK	81,2349
#define TFN_CRE_CYC	82,2381
#define TFN_DEL_CYC	83,2413
#define TFN_STA_CYC	84,2445
#define TFN_STP_CYC	85,2477
#define TFN_REF_CYC	86,2509
#define TFN_CRE_ALM	87,2541
#define TFN_DEL_ALM	88,2573
#define TFN_STA_ALM	89,2605
#define TFN_STP_ALM	90,2637
#define TFN_REF_ALM	91,2669
#define TFN_REF_VER	92,2701
#define TFN_REF_SYS	93,2733

uTenux/include/sys/svc/tksvctbl.h,68
#define _SVC_ENTRY(9,130
#define N_TFN	11,180
	_SVC_ENTRY(13,198

uTenux/include/sys/sysdepend/app_at91sam3/machine_depend.h,365
#define __SYS_MACHINE_DEPEND_H__34,1366
#undef _APP_AT91SAM3_46,1685
#define _APP_AT91SAM3_	48,1708
#define CPU_ARM7M	49,1742
#define CPU_AT91SAM3	50,1775
#define APP_AT91SAM3	51,1807
#define ALLOW_MISALIGN	54,1841
#define BIGENDIAN	55,1875
#define VIRTUAL_ADDRESS	56,1908
#define ALLOCA_NOSPT	57,1943
#define INT_BITWIDTH	58,1975
#define _Csym	61,2023

uTenux/include/sys/sysdepend/app_at91sam3/str_align_depend.h,172
#define __SYS_STR_ALIGN_DEPEND_H__34,1386
#  define _pad_b(38,1459
#  define _pad_l(39,1487
#  define _pad_b(41,1513
#  define _pad_l(42,1533
#define _align6445,1569

uTenux/include/sys/sysdepend/app_at91sam3/sysinfo_depend.h,130
#define __SYS_SYSINFO_DEPEND_H__34,1367
#define N_INTVEC	42,1464
IMPORT	W	knl_taskindp;44,1549
IMPORT	UW	knl_taskmode;45,1572

uTenux/include/sys/sysdepend/app_at91sam4/machine_depend.h,365
#define __SYS_MACHINE_DEPEND_H__34,1366
#undef _APP_AT91SAM4_46,1685
#define _APP_AT91SAM4_	48,1708
#define CPU_ARM7M	49,1742
#define CPU_AT91SAM4	50,1775
#define APP_AT91SAM4	51,1807
#define ALLOW_MISALIGN	54,1841
#define BIGENDIAN	55,1875
#define VIRTUAL_ADDRESS	56,1908
#define ALLOCA_NOSPT	57,1943
#define INT_BITWIDTH	58,1975
#define _Csym	61,2023

uTenux/include/sys/sysdepend/app_at91sam4/str_align_depend.h,172
#define __SYS_STR_ALIGN_DEPEND_H__34,1386
#  define _pad_b(38,1459
#  define _pad_l(39,1487
#  define _pad_b(41,1513
#  define _pad_l(42,1533
#define _align6445,1569

uTenux/include/sys/sysdepend/app_at91sam4/sysinfo_depend.h,130
#define __SYS_SYSINFO_DEPEND_H__34,1376
#define N_INTVEC	42,1473
IMPORT	W	knl_taskindp;44,1556
IMPORT	UW	knl_taskmode;45,1579

uTenux/include/sys/sysdepend/app_at91sam7/machine_depend.h,365
#define __SYS_MACHINE_DEPEND_H__34,1368
#undef _APP_AT91SAM7_46,1683
#define _APP_AT91SAM7_	48,1706
#define CPU_ARM4T	49,1735
#define CPU_AT91SAM7	50,1760
#define APP_AT91SAM7	51,1787
#define ALLOW_MISALIGN	53,1815
#define BIGENDIAN	54,1841
#define VIRTUAL_ADDRESS	55,1866
#define ALLOCA_NOSPT	56,1893
#define INT_BITWIDTH	57,1917
#define _Csym	60,1957

uTenux/include/sys/sysdepend/app_at91sam7/str_align_depend.h,172
#define __SYS_STR_ALIGN_DEPEND_H__34,1388
#  define _pad_b(38,1461
#  define _pad_l(39,1489
#  define _pad_b(41,1515
#  define _pad_l(42,1535
#define _align6445,1571

uTenux/include/sys/sysdepend/app_at91sam7/sysinfo_depend.h,171
#define __SYS_SYSINFO_DEPEND_H__34,1370
#define N_INTVEC	42,1467
IMPORT	FP	knl_intvec[knl_intvec44,1489
IMPORT	W	knl_taskindp;45,1513
IMPORT	UW	knl_taskmode;46,1536

uTenux/include/sys/sysdepend/app_efm32g/machine_depend.h,357
#define __SYS_MACHINE_DEPEND_H__34,1363
#undef _APP_EFM32G_46,1686
#define _APP_EFM32G_	48,1707
#define CPU_ARM7M	49,1739
#define CPU_EFM32G 50,1772
#define APP_EFM32G 51,1804
#define ALLOW_MISALIGN	54,1838
#define BIGENDIAN	55,1872
#define VIRTUAL_ADDRESS	56,1905
#define ALLOCA_NOSPT	57,1940
#define INT_BITWIDTH	58,1972
#define _Csym	61,2020

uTenux/include/sys/sysdepend/app_efm32g/str_align_depend.h,172
#define __SYS_STR_ALIGN_DEPEND_H__34,1383
#  define _pad_b(38,1456
#  define _pad_l(39,1484
#  define _pad_b(41,1510
#  define _pad_l(42,1530
#define _align6445,1566

uTenux/include/sys/sysdepend/app_efm32g/sysinfo_depend.h,130
#define __SYS_SYSINFO_DEPEND_H__34,1372
#define N_INTVEC	42,1469
IMPORT	W	knl_taskindp;45,1541
IMPORT	UW	knl_taskmode;46,1564

uTenux/include/sys/sysdepend/app_lm3s/machine_depend.h,349
#define __SYS_MACHINE_DEPEND_H__34,1361
#undef _APP_LM3S_46,1676
#define _APP_LM3S_	48,1695
#define CPU_ARM7M	49,1732
#define CPU_LM3S 50,1765
#define APP_LM3S 51,1799
#define ALLOW_MISALIGN	54,1836
#define BIGENDIAN	55,1870
#define VIRTUAL_ADDRESS	56,1903
#define ALLOCA_NOSPT	57,1938
#define INT_BITWIDTH	58,1970
#define _Csym	61,2018

uTenux/include/sys/sysdepend/app_lm3s/str_align_depend.h,172
#define __SYS_STR_ALIGN_DEPEND_H__34,1381
#  define _pad_b(38,1454
#  define _pad_l(39,1482
#  define _pad_b(41,1508
#  define _pad_l(42,1528
#define _align6445,1564

uTenux/include/sys/sysdepend/app_lm3s/sysinfo_depend.h,130
#define __SYS_SYSINFO_DEPEND_H__34,1370
#define N_INTVEC	42,1467
IMPORT	W	knl_taskindp;45,1539
IMPORT	UW	knl_taskmode;46,1562

uTenux/include/sys/sysdepend/app_lm4f/machine_depend.h,349
#define __SYS_MACHINE_DEPEND_H__34,1361
#undef _APP_LM4F_46,1682
#define _APP_LM4F_	48,1701
#define CPU_ARM7M	49,1732
#define CPU_LM4F	50,1765
#define APP_LM4F	51,1794
#define ALLOW_MISALIGN	54,1825
#define BIGENDIAN	55,1859
#define VIRTUAL_ADDRESS	56,1892
#define ALLOCA_NOSPT	57,1927
#define INT_BITWIDTH	58,1959
#define _Csym	61,2007

uTenux/include/sys/sysdepend/app_lm4f/str_align_depend.h,172
#define __SYS_STR_ALIGN_DEPEND_H__34,1386
#  define _pad_b(38,1459
#  define _pad_l(39,1487
#  define _pad_b(41,1513
#  define _pad_l(42,1533
#define _align6445,1569

uTenux/include/sys/sysdepend/app_lm4f/sysinfo_depend.h,130
#define __SYS_SYSINFO_DEPEND_H__34,1375
#define N_INTVEC	42,1472
IMPORT	W	knl_taskindp;45,1544
IMPORT	UW	knl_taskmode;46,1567

uTenux/include/sys/sysdepend/app_lpc17/machine_depend.h,353
#define __SYS_MACHINE_DEPEND_H__34,1362
#undef _APP_LPC17_46,1679
#define _APP_LPC17_	48,1699
#define CPU_ARM7M	49,1735
#define CPU_LPC17 50,1768
#define APP_lPC17 51,1800
#define ALLOW_MISALIGN	54,1835
#define BIGENDIAN	55,1869
#define VIRTUAL_ADDRESS	56,1902
#define ALLOCA_NOSPT	57,1937
#define INT_BITWIDTH	58,1969
#define _Csym	61,2017

uTenux/include/sys/sysdepend/app_lpc17/str_align_depend.h,172
#define __SYS_STR_ALIGN_DEPEND_H__34,1382
#  define _pad_b(38,1455
#  define _pad_l(39,1483
#  define _pad_b(41,1509
#  define _pad_l(42,1529
#define _align6445,1565

uTenux/include/sys/sysdepend/app_lpc17/sysinfo_depend.h,130
#define __SYS_SYSINFO_DEPEND_H__34,1372
#define N_INTVEC	42,1469
IMPORT	W	knl_taskindp;44,1552
IMPORT	UW	knl_taskmode;45,1575

uTenux/include/sys/sysdepend/app_mb9bf5/machine_depend.h,357
#define __SYS_MACHINE_DEPEND_H__34,1363
#undef _APP_MB9BF5_46,1681
#define _APP_MB9BF5_	48,1702
#define CPU_ARM7M	49,1735
#define CPU_MB9BF5 50,1768
#define APP_MB9BF5 51,1800
#define ALLOW_MISALIGN	54,1835
#define BIGENDIAN	55,1869
#define VIRTUAL_ADDRESS	56,1902
#define ALLOCA_NOSPT	57,1937
#define INT_BITWIDTH	58,1969
#define _Csym	61,2017

uTenux/include/sys/sysdepend/app_mb9bf5/str_align_depend.h,172
#define __SYS_STR_ALIGN_DEPEND_H__34,1383
#  define _pad_b(38,1456
#  define _pad_l(39,1484
#  define _pad_b(41,1510
#  define _pad_l(42,1530
#define _align6445,1566

uTenux/include/sys/sysdepend/app_mb9bf5/sysinfo_depend.h,130
#define __SYS_SYSINFO_DEPEND_H__34,1373
#define N_INTVEC	42,1470
IMPORT	W	knl_taskindp;44,1553
IMPORT	UW	knl_taskmode;45,1576

uTenux/include/sys/sysdepend/app_mc9s12/machine_depend.h,356
#define __SYS_MACHINE_DEPEND_H__31,1211
#undef _APP_MC9S12_35,1247
#define _APP_MC9S12_	37,1268
#define CPU_SV12	38,1296
#define CPU_MC9S12	39,1328
#define APP_MC9S12	40,1358
#define ALLOW_MISALIGN	43,1390
#define BIGENDIAN	44,1424
#define VIRTUAL_ADDRESS	45,1457
#define ALLOCA_NOSPT	46,1492
#define INT_BITWIDTH	47,1524
#define _Csym	50,1572

uTenux/include/sys/sysdepend/app_mc9s12/str_align_depend.h,172
#define __SYS_STR_ALIGN_DEPEND_H__29,1166
#  define _pad_b(33,1239
#  define _pad_l(34,1267
#  define _pad_b(36,1293
#  define _pad_l(37,1313
#define _align6440,1349

uTenux/include/sys/sysdepend/app_mc9s12/sysinfo_depend.h,67
#define __SYS_SYSINFO_DEPEND_H__29,1170
#define N_INTVEC	37,1267

uTenux/include/sys/sysdepend/app_mk60/machine_depend.h,349
#define __SYS_MACHINE_DEPEND_H__34,1369
#undef _APP_MK60_46,1693
#define _APP_MK60_	48,1712
#define CPU_ARM7M	49,1746
#define CPU_MK60	50,1779
#define APP_MK60	51,1811
#define ALLOW_MISALIGN	54,1845
#define BIGENDIAN	55,1879
#define VIRTUAL_ADDRESS	56,1912
#define ALLOCA_NOSPT	57,1947
#define INT_BITWIDTH	58,1979
#define _Csym	61,2027

uTenux/include/sys/sysdepend/app_mk60/str_align_depend.h,172
#define __SYS_STR_ALIGN_DEPEND_H__34,1389
#  define _pad_b(38,1462
#  define _pad_l(39,1490
#  define _pad_b(41,1516
#  define _pad_l(42,1536
#define _align6445,1572

uTenux/include/sys/sysdepend/app_mk60/sysinfo_depend.h,130
#define __SYS_SYSINFO_DEPEND_H__34,1371
#define N_INTVEC	42,1468
IMPORT	W	knl_taskindp;44,1551
IMPORT	UW	knl_taskmode;45,1574

uTenux/include/sys/sysdepend/app_mpc56xx/machine_depend.h,733
#define __SYS_MACHINE_DEPEND_H__31,1211
#undef _APP_MPC56XX_34,1246
#define _APP_MPC56XX_	36,1268
#define CPU_E200Z	37,1297
#define CPU_MPC56XX	38,1326
#define APP_MPC56XX	39,1357
#define ALLOW_MISALIGN	42,1390
#define BIGENDIAN	43,1424
#define VIRTUAL_ADDRESS	44,1457
#define ALLOCA_NOSPT	45,1492
#define INT_BITWIDTH	46,1524
#define _Csym	49,1572
#define configRTI 52,1610
#define configDEC 53,1631
#define configTickSrc 54,1652
#define CPU_FREQUENCY 56,1685
#define OSC_FREQUENCY 57,1726
#define SYNCR_V 59,1804
#define SYNCR_V 62,1861
#define SYNCR_V 65,1918
#define SYNCR_V 68,1975
#define SYNCR_V 71,2032
#define SYNCR_V 74,2089
#define SYNCR_V 77,2146
#define SYNCR_V 80,2203
#define SYNCR_V 83,2342

uTenux/include/sys/sysdepend/app_mpc56xx/str_align_depend.h,172
#define __SYS_STR_ALIGN_DEPEND_H__29,1167
#  define _pad_b(33,1240
#  define _pad_l(34,1268
#  define _pad_b(36,1294
#  define _pad_l(37,1314
#define _align6440,1350

uTenux/include/sys/sysdepend/app_mpc56xx/sysinfo_depend.h,67
#define __SYS_SYSINFO_DEPEND_H__29,1170
#define N_INTVEC	37,1267

uTenux/include/sys/sysdepend/app_sim3/machine_depend.h,349
#define __SYS_MACHINE_DEPEND_H__34,1369
#undef _APP_SIM3_46,1684
#define _APP_SIM3_	48,1703
#define CPU_ARM7M	49,1735
#define CPU_SIM3	50,1768
#define APP_SIM3	51,1800
#define ALLOW_MISALIGN	54,1834
#define BIGENDIAN	55,1868
#define VIRTUAL_ADDRESS	56,1901
#define ALLOCA_NOSPT	57,1936
#define INT_BITWIDTH	58,1968
#define _Csym	61,2016

uTenux/include/sys/sysdepend/app_sim3/str_align_depend.h,172
#define __SYS_STR_ALIGN_DEPEND_H__34,1386
#  define _pad_b(38,1459
#  define _pad_l(39,1487
#  define _pad_b(41,1513
#  define _pad_l(42,1533
#define _align6445,1569

uTenux/include/sys/sysdepend/app_sim3/sysinfo_depend.h,130
#define __SYS_SYSINFO_DEPEND_H__34,1375
#define N_INTVEC	42,1472
IMPORT	W	knl_taskindp;45,1544
IMPORT	UW	knl_taskmode;46,1567

uTenux/include/sys/sysdepend/app_stm32f1/machine_depend.h,361
#define __SYS_MACHINE_DEPEND_H__34,1362
#undef _APP_STM32F1_46,1679
#define _APP_STM32F1_	48,1701
#define CPU_ARM7M	49,1738
#define CPU_STM32F1 50,1775
#define APP_STM32F1 51,1810
#define ALLOW_MISALIGN	54,1847
#define BIGENDIAN	55,1881
#define VIRTUAL_ADDRESS	56,1914
#define ALLOCA_NOSPT	57,1949
#define INT_BITWIDTH	58,1981
#define _Csym	61,2029

uTenux/include/sys/sysdepend/app_stm32f1/str_align_depend.h,172
#define __SYS_STR_ALIGN_DEPEND_H__34,1382
#  define _pad_b(38,1455
#  define _pad_l(39,1483
#  define _pad_b(41,1509
#  define _pad_l(42,1529
#define _align6445,1565

uTenux/include/sys/sysdepend/app_stm32f1/sysinfo_depend.h,130
#define __SYS_SYSINFO_DEPEND_H__34,1365
#define N_INTVEC	42,1462
IMPORT	W	knl_taskindp;44,1545
IMPORT	UW	knl_taskmode;45,1568

uTenux/include/sys/sysdepend/app_stm32f4/machine_depend.h,361
#define __SYS_MACHINE_DEPEND_H__34,1365
#undef _APP_STM32F4_46,1682
#define _APP_STM32F4_	48,1704
#define CPU_ARM7M	49,1741
#define CPU_STM32F4 50,1778
#define APP_STM32F4 51,1813
#define ALLOW_MISALIGN	54,1850
#define BIGENDIAN	55,1884
#define VIRTUAL_ADDRESS	56,1917
#define ALLOCA_NOSPT	57,1952
#define INT_BITWIDTH	58,1984
#define _Csym	61,2032

uTenux/include/sys/sysdepend/app_stm32f4/str_align_depend.h,172
#define __SYS_STR_ALIGN_DEPEND_H__34,1385
#  define _pad_b(38,1458
#  define _pad_l(39,1486
#  define _pad_b(41,1512
#  define _pad_l(42,1532
#define _align6445,1568

uTenux/include/sys/sysdepend/app_stm32f4/sysinfo_depend.h,130
#define __SYS_SYSINFO_DEPEND_H__34,1375
#define N_INTVEC	42,1472
IMPORT	W	knl_taskindp;44,1555
IMPORT	UW	knl_taskmode;45,1578

uTenux/include/sys/sysdepend/app_xc23xx/machine_depend.h,356
#define __SYS_MACHINE_DEPEND_H__31,1211
#undef _APP_XC23XX_35,1247
#define _APP_XC23XX_	37,1268
#define CPU_C166	38,1296
#define CPU_XC23XX	39,1328
#define APP_XC23XX	40,1358
#define ALLOW_MISALIGN	43,1389
#define BIGENDIAN	44,1423
#define VIRTUAL_ADDRESS	45,1456
#define ALLOCA_NOSPT	46,1491
#define INT_BITWIDTH	47,1523
#define _Csym	50,1571

uTenux/include/sys/sysdepend/app_xc23xx/str_align_depend.h,172
#define __SYS_STR_ALIGN_DEPEND_H__29,1166
#  define _pad_b(33,1239
#  define _pad_l(34,1267
#  define _pad_b(36,1293
#  define _pad_l(37,1313
#define _align6440,1349

uTenux/include/sys/sysdepend/app_xc23xx/sysinfo_depend.h,67
#define __SYS_SYSINFO_DEPEND_H__29,1170
#define N_INTVEC	37,1267

uTenux/include/sys/sysdepend/app_xmc4000/machine_depend.h,361
#define __SYS_MACHINE_DEPEND_H__34,1370
#undef _APP_XMC4000_46,1688
#define _APP_XMC4000_	48,1710
#define CPU_ARM7M	49,1743
#define CPU_XMC4000	50,1776
#define APP_XMC4000	51,1811
#define ALLOW_MISALIGN	54,1848
#define BIGENDIAN	55,1882
#define VIRTUAL_ADDRESS	56,1915
#define ALLOCA_NOSPT	57,1950
#define INT_BITWIDTH	58,1982
#define _Csym	61,2030

uTenux/include/sys/sysdepend/app_xmc4000/str_align_depend.h,172
#define __SYS_STR_ALIGN_DEPEND_H__34,1390
#  define _pad_b(38,1463
#  define _pad_l(39,1491
#  define _pad_b(41,1517
#  define _pad_l(42,1537
#define _align6445,1573

uTenux/include/sys/sysdepend/app_xmc4000/sysinfo_depend.h,130
#define __SYS_SYSINFO_DEPEND_H__34,1373
#define N_INTVEC	42,1470
IMPORT	W	knl_taskindp;44,1553
IMPORT	UW	knl_taskmode;45,1576

uTenux/include/sys/sysdepend/machine_common.h,40
#define __SYS_MACHINE_COMMON_H__22,587

uTenux/include/sys/sysdepend/machine_depend.h,40
#define __SYS_MACHINE_COMMON_H__22,587

uTenux/include/sys/sysdepend/str_align_common.h,42
#define __SYS_STR_ALIGN_COMMON_H__22,612

uTenux/include/sys/sysdepend/sysinfo_common.h,40
#define __SYS_SYSINFO_COMMON_H__22,589

uTenux/include/sys/sysinfo.h,33
#define __SYS_SYSINFO_H__22,577

uTenux/include/tk/asm.h,28
#define __TK_ASM_H__22,550

uTenux/include/tk/dbgspt.h,2424
#define __TK_DBGSPT_H__22,587
#define TN_TSK 37,825
#define TN_SEM 38,845
#define TN_FLG 39,865
#define TN_MBX 40,885
#define TN_MBF 41,905
#define TN_POR 42,925
#define TN_MTX 43,945
#define TN_MPL 44,965
#define TN_MPF 45,985
#define TN_CYC 46,1005
#define TN_ALM 47,1025
typedef	struct td_rsem 52,1096
	VP	exinf;53,1121
	ID	wtsk;54,1160
	INT	semcnt;55,1190
} TD_RSEM;56,1234
typedef	struct td_rflg 61,1297
	VP	exinf;62,1322
	ID	wtsk;63,1361
	UINT	flgptn;64,1391
} TD_RFLG;65,1439
typedef	struct td_rmbx 70,1500
	VP	exinf;71,1525
	ID	wtsk;72,1564
	T_MSG	*pk_msg;pk_msg73,1594
} TD_RMBX;74,1638
typedef struct td_rmtx 79,1696
	VP	exinf;80,1721
	ID	htsk;81,1760
	ID	wtsk;82,1793
} TD_RMTX;83,1828
typedef struct td_rmbf 88,1895
	VP	exinf;89,1920
	ID	wtsk;90,1959
	ID	stsk;91,1997
	INT	msgsz;92,2032
	W	frbufsz;93,2085
	INT	maxmsz;94,2127
} TD_RMBF;95,2180
typedef struct td_rpor 100,2247
	VP	exinf;101,2272
	ID	wtsk;102,2311
	ID	atsk;103,2346
	INT	maxcmsz;104,2384
	INT	maxrmsz;105,2442
} TD_RPOR;106,2502
typedef struct td_rmpf 111,2576
	VP	exinf;112,2601
	ID	wtsk;113,2640
	W	frbcnt;114,2670
} TD_RMPF;115,2710
typedef struct td_rmpl 120,2787
	VP	exinf;121,2812
	ID	wtsk;122,2851
	W	frsz;123,2881
	W	maxsz;124,2928
} TD_RMPL;126,2996
typedef struct td_rcyc 131,3061
	VP	exinf;132,3086
	RELTIM	lfttim;133,3125
	UINT	cycstat;134,3190
} TD_RCYC;135,3232
typedef struct td_ralm 140,3297
	VP	exinf;141,3322
	RELTIM	lfttim;142,3361
	UINT	almstat;143,3421
} TD_RALM;144,3463
typedef struct td_rssy 149,3525
	PRI	ssypri;150,3550
	W	resblksz;151,3589
} TD_RSSY;152,3646
typedef	struct td_rtsk 157,3703
	VP	exinf;158,3728
	PRI	tskpri;159,3767
	PRI	tskbpri;160,3804
	UINT	tskstat;161,3838
	UW	tskwait;162,3870
	ID	wid;163,3901
	INT	wupcnt;164,3932
	INT	suscnt;165,3986
	FP	task;166,4038
	W	stksz;167,4076
	VP	istack;168,4111
} TD_RTSK;169,4158
typedef struct td_itsk 174,4220
	RELTIM	stime;175,4245
	RELTIM	utime;177,4322
} TD_ITSK;179,4397
typedef struct td_rsys 184,4456
	UINT	sysstat;185,4481
	ID	runtskid;186,4515
	ID	schedtskid;187,4565
} TD_RSYS;189,4639
typedef struct td_hsvc 194,4715
	FP	enter;195,4740
	FP	leave;196,4786
} TD_HSVC;197,4831
typedef struct td_hdsp 202,4896
	FP	exec;203,4921
	FP	stop;204,4975
} TD_HDSP;205,5029
typedef struct td_hint 210,5101
	FP	enter;211,5126
	FP	leave;212,5180
} TD_HINT;213,5233

uTenux/include/tk/errno.h,744
#define __TK_ERRNO_H__22,564
#define MERCD(33,809
#define SERCD(34,868
#define ERCD(35,920
#define ERCD(37,1004
#define E_OK	41,1099
#define E_SYS	43,1147
#define E_NOCOP	44,1186
#define E_NOSPT	45,1234
#define E_RSFN	46,1283
#define E_RSATR	47,1341
#define E_PAR	48,1389
#define E_ID	49,1432
#define E_CTX	50,1478
#define E_MACV	51,1519
#define E_OACV	52,1584
#define E_ILUSE	53,1636
#define E_NOMEM	54,1691
#define E_LIMIT	55,1740
#define E_OBJ	56,1790
#define E_NOEXS	57,1840
#define E_QOVR	58,1891
#define E_RLWAI	59,1936
#define E_TMOUT	60,1993
#define E_DLT	61,2044
#define E_DISWAI	62,2097
#define E_IO	64,2163
#define E_NOMDA	65,2208
#define E_BUSY	66,2246
#define E_ABORT	67,2285
#define E_RONLY	68,2322

uTenux/include/tk/syscall.h,6573
#define __TK_SYSCALL_H__22,572
#define TSK_SELF	32,702
#define TPRI_INI	33,749
#define TPRI_RUN	34,808
#define TA_ASM	37,883
#define TA_HLNG	38,939
#define TA_USERBUF	40,1026
#define TA_DSNAME	41,1084
#define TA_RNG0	43,1138
#define TA_RNG1	44,1204
#define TA_RNG2	45,1270
#define TA_RNG3	46,1336
#define TTS_RUN	49,1428
#define TTS_RDY	50,1467
#define TTS_WAI	51,1508
#define TTS_SUS	52,1548
#define TTS_WAS	53,1591
#define TTS_DMT	54,1639
#define TTS_NODISWAI	55,1682
#define TTW_SLP	58,1777
#define TTW_DLY	59,1840
#define TTW_SEM	60,1902
#define TTW_FLG	61,1953
#define TTW_MBX	62,2005
#define TTW_MTX	63,2055
#define TTW_SMBF	64,2102
#define TTW_RMBF	65,2163
#define TTW_CAL	66,2227
#define TTW_ACP	67,2284
#define TTW_RDV	68,2343
#define TTW_MPF	69,2399
#define TTW_MPL	70,2463
#define TA_TFIFO	73,2558
#define TA_TPRI	74,2619
#define TA_FIRST	76,2698
#define TA_CNT	78,2786
#define TA_DSNAME	80,2880
#define TA_TFIFO	83,2946
#define TA_TPRI	84,3007
#define TA_INHERIT	86,3086
#define TA_CEILING	87,3152
#define TA_DSNAME	88,3220
#define TA_TFIFO	91,3291
#define TA_TPRI	92,3352
#define TA_WSGL	94,3431
#define TA_WMUL	95,3495
#define TA_DSNAME	96,3558
#define TWF_ANDW	99,3639
#define TWF_ORW	100,3683
#define TWF_CLR	101,3726
#define TWF_BITCLR	102,3779
#define TA_TFIFO	105,3865
#define TA_TPRI	106,3926
#define TA_MFIFO	108,4005
#define TA_MPRI	109,4065
#define TA_DSNAME	111,4143
#define TA_TFIFO	114,4218
#define TA_TPRI	115,4279
#define TA_USERBUF	117,4358
#define TA_DSNAME	118,4416
#define TA_TFIFO	121,4487
#define TA_TPRI	122,4548
#define TA_DSNAME	124,4627
#define TA_ASM	127,4695
#define TA_HLNG	128,4751
#define TA_TFIFO	132,4871
#define TA_TPRI	133,4932
#define TA_USERBUF	135,5011
#define TA_DSNAME	136,5069
#define TA_RNG0	137,5122
#define TA_RNG1	138,5177
#define TA_RNG2	139,5232
#define TA_RNG3	140,5287
#define TA_TFIFO	143,5372
#define TA_TPRI	144,5433
#define TA_USERBUF	146,5512
#define TA_DSNAME	147,5570
#define TA_RNG0	148,5623
#define TA_RNG1	149,5678
#define TA_RNG2	150,5733
#define TA_RNG3	151,5788
#define TA_ASM	154,5864
#define TA_HLNG	155,5920
#define TA_STA	157,6007
#define TA_PHS	158,6064
#define TA_DSNAME	159,6124
#define TCYC_STP	161,6178
#define TCYC_STA	162,6239
#define TA_ASM	165,6325
#define TA_HLNG	166,6381
#define TA_DSNAME	168,6468
#define TALM_STP	170,6522
#define TALM_STA	171,6583
#define TSS_TSK	174,6660
#define TSS_DDSP	175,6728
#define TSS_DINT	176,6781
#define TSS_INDP	177,6835
#define TSS_QTSK	178,6906
typedef struct t_ctsk 194,7157
	VP	exinf;195,7181
	ATR	tskatr;196,7220
	FP	task;197,7255
	PRI	itskpri;198,7293
	W	stksz;199,7338
	UB	dsname[dsname200,7378
	VP	bufptr;201,7411
	VP	gp;203,7452
} T_CTSK;205,7494
typedef	struct t_rtsk 210,7551
	VP	exinf;211,7575
	PRI	tskpri;212,7614
	PRI	tskbpri;213,7651
	UINT	tskstat;214,7685
	UW	tskwait;215,7717
	ID	wid;216,7748
	INT	wupcnt;217,7779
	INT	suscnt;218,7833
} T_RTSK;219,7885
typedef	struct t_csem 224,7949
	VP	exinf;225,7973
	ATR	sematr;226,8012
	INT	isemcnt;227,8052
	INT	maxsem;228,8102
	UB	dsname[dsname229,8152
} T_CSEM;230,8185
typedef	struct t_rsem 235,8246
	VP	exinf;236,8270
	ID	wtsk;237,8309
	INT	semcnt;238,8339
} T_RSEM;239,8383
typedef struct t_cmtx 244,8443
	VP	exinf;245,8467
	ATR	mtxatr;246,8506
	PRI	ceilpri;247,8542
	UB	dsname[dsname248,8592
} T_CMTX;249,8625
typedef struct t_rmtx 254,8682
	VP	exinf;255,8706
	ID	htsk;256,8745
	ID	wtsk;257,8778
} T_RMTX;258,8813
typedef	struct t_cflg 263,8877
	VP	exinf;264,8901
	ATR	flgatr;265,8940
	UINT	iflgptn;266,8981
	UB	dsname[dsname267,9027
} T_CFLG;268,9060
typedef	struct t_rflg 273,9122
	VP	exinf;274,9146
	ID	wtsk;275,9185
	UINT	flgptn;276,9215
} T_RFLG;277,9263
typedef	struct t_cmbx 282,9325
	VP	exinf;283,9349
	ATR	mbxatr;284,9388
	UB	dsname[dsname285,9427
} T_CMBX;286,9460
typedef struct t_msg 291,9505
	VP	msgque[msgque292,9528
} T_MSG;293,9572
typedef struct t_msg_pri 295,9582
	T_MSG	msgque;296,9609
	PRI	msgpri;297,9654
} T_MSG_PRI;298,9691
typedef	struct t_rmbx 303,9754
	VP	exinf;304,9778
	ID	wtsk;305,9817
	T_MSG	*pk_msg;pk_msg306,9847
} T_RMBX;307,9891
typedef	struct t_cmbf 312,9959
	VP	exinf;313,9983
	ATR	mbfatr;314,10022
	W	bufsz;315,10067
	INT	maxmsz;316,10111
	UB	dsname[dsname317,10164
	VP	bufptr;318,10197
} T_CMBF;319,10228
typedef struct t_rmbf 324,10294
	VP	exinf;325,10318
	ID	wtsk;326,10357
	ID	stsk;327,10395
	INT	msgsz;328,10430
	W	frbufsz;329,10483
	INT	maxmsz;330,10525
} T_RMBF;331,10578
typedef	struct t_cpor 336,10647
	VP	exinf;337,10671
	ATR	poratr;338,10710
	INT	maxcmsz;339,10745
	INT	maxrmsz;340,10803
	UB	dsname[dsname341,10863
} T_CPOR;342,10896
typedef struct t_rpor 347,10962
	VP	exinf;348,10986
	ID	wtsk;349,11025
	ID	atsk;350,11060
	INT	maxcmsz;351,11098
	INT	maxrmsz;352,11156
} T_RPOR;353,11216
typedef struct t_dint 358,11289
	ATR	intatr;359,11313
	FP	inthdr;360,11361
	VP	gp;362,11416
} T_DINT;364,11458
typedef	struct t_cmpl 369,11537
	VP	exinf;370,11561
	ATR	mplatr;371,11600
	W	mplsz;372,11642
	UB	dsname[dsname373,11692
	VP	bufptr;374,11725
} T_CMPL;375,11756
typedef struct t_rmpl 380,11832
	VP	exinf;381,11856
	ID	wtsk;382,11895
	W	frsz;383,11925
	W	maxsz;384,11972
} T_RMPL;386,12040
typedef	struct t_cmpf 391,12113
	VP	exinf;392,12137
	ATR	mpfatr;393,12176
	W	mpfcnt;394,12218
	W	blfsz;395,12274
	UB	dsname[dsname396,12327
	VP	bufptr;397,12360
} T_CMPF;398,12391
typedef struct t_rmpf 403,12464
	VP	exinf;404,12488
	ID	wtsk;405,12527
	W	frbcnt;406,12557
} T_RMPF;407,12602
typedef struct t_ccyc 412,12670
	VP	exinf;413,12694
	ATR	cycatr;414,12733
	FP	cychdr;415,12777
	RELTIM	cyctim;416,12818
	RELTIM	cycphs;417,12856
	UB	dsname[dsname418,12891
	VP	gp;420,12934
} T_CCYC;422,12976
typedef struct t_rcyc 427,13040
	VP	exinf;428,13064
	RELTIM	lfttim;429,13103
	UINT	cycstat;430,13168
} T_RCYC;431,13210
typedef struct t_calm 436,13278
	VP	exinf;437,13302
	ATR	almatr;438,13341
	FP	almhdr;439,13385
	UB	dsname[dsname440,13426
	VP	gp;442,13469
} T_CALM;444,13511
typedef struct t_ralm 449,13575
	VP	exinf;450,13599
	RELTIM	lfttim;451,13638
	UINT	almstat;452,13698
} T_RALM;453,13739
typedef struct t_rver 458,13792
	UH	maker;459,13816
	UH	prid;460,13850
	UH	spver;461,13892
	UH	prver;462,13932
	UH	prno[prno463,13969
} T_RVER;465,14042
typedef struct t_rsys 470,14100
	UINT	sysstat;471,14124
	ID	runtskid;472,14158
	ID	schedtskid;473,14208
} T_RSYS;475,14287

uTenux/include/tk/sysdef.h,31
#define __TK_SYSDEF_H__23,613

uTenux/include/tk/sysdepend/app_at91sam3/asm_depend.h,36
#define __TK_ASM_DEPEND_H__34,1348

uTenux/include/tk/sysdepend/app_at91sam3/chip_at91sam3s4c/sysdef_depend.h,8263
#define __TK_SYSDEF_DEPEND_H__34,1371
#define PSR_N	39,1443
#define PSR_Z	40,1499
#define PSR_C	41,1536
#define PSR_V	42,1574
#define PSR_T	43,1615
#define PMK_D	48,1704
#define PMK_E	49,1753
#define FMK_D	54,1845
#define FMK_E	55,1892
#define CTL_MSP	60,1975
#define CTL_PSP	61,2019
#define CTL_SVC	62,2062
#define CTL_USR	63,2118
#define EI_STACK_TOP 68,2210
#define EI_RESET 69,2280
#define EI_NMI 70,2350
#define EI_HARDFAULT 71,2420
#define EI_MPUFAULT 72,2490
#define EI_BUSFAULT 73,2560
#define EI_USAGEFAULT 74,2630
#define EI_SVC 79,2980
#define EI_DEBUGMON 80,3050
#define EI_PENDSV 82,3190
#define EI_SYSTICK 83,3260
#define EFC_BASE 92,3453
#define EEFC_FMR_VAL 93,3487
#define EFC_FMR 94,3521
#define EFC_FCR 95,3549
#define EFC_FSR 96,3577
#define EFC_FRR 97,3605
#define PMC_BASE 103,3673
#define PMC_SCER 104,3707
#define PMC_SCDR 105,3735
#define PMC_SCSR 106,3763
#define PMC_PCER 108,3822
#define PMC_PCDR 109,3850
#define PMC_PCSR 110,3878
#define PMC_CKGR_UCKR 111,3906
#define PMC_CKGR_MOR 112,3934
#define PMC_CKGR_MCFR 113,3962
#define PMC_CKGR_PLLR 114,3990
#define PMC_MCKR 116,4049
#define PMC_PCK0 118,4111
#define PMC_PCK1 119,4139
#define PMC_PCK2 120,4167
#define PMC_IER 122,4229
#define PMC_IDR 123,4257
#define PMC_SR 124,4285
#define PMC_IMR 125,4313
#define PMC_MOSC_EN 127,4375
#define PMC_MOSC_BYP 128,4403
#define PMC_PRES_NONE 131,4470
#define PMC_PRES_DIV2 132,4505
#define PMC_PRES_DIV4 133,4540
#define PMC_PRES_DIV8 134,4575
#define PMC_PRES_DIV16 135,4610
#define PMC_PRES_DIV32 136,4645
#define PMC_PRES_DIV64 137,4680
#define PMC_CSS_LF 139,4716
#define PMC_CSS_MOSC 140,4744
#define PMC_CSS_PLL 141,4772
#define PMC_MOSCSXTS 144,4835
#define PMC_PLL_LOCKA 145,4863
#define PMC_MCKRDY 146,4891
#define PIOA_BASE 151,4943
#define PIO_PER 152,4972
#define PIO_PDR 153,4995
#define PIO_PSR 154,5018
#define PIO_OER 156,5067
#define PIO_ODR 157,5090
#define PIO_OSR 158,5113
#define PIO_IFER 160,5162
#define PIO_IFDR 161,5185
#define PIO_IFSR 162,5208
#define PIO_SODR 164,5257
#define PIO_CODR 165,5280
#define PIO_ODSR 166,5303
#define PIO_PDSR 167,5326
#define PIO_IER 168,5349
#define PIO_IDR 169,5372
#define PIO_IMR 170,5395
#define PIO_ISR 171,5418
#define PIO_MDER 172,5441
#define PIO_MDDR 173,5464
#define PIO_MDSR 174,5487
#define PIO_PUDR 176,5536
#define PIO_PUER 177,5559
#define PIO_PUSR 178,5582
#define PIO_ABSR 180,5631
#define PIO_OWER 183,5712
#define PIO_OWDR 184,5735
#define PIO_OWSR 185,5758
#define PI_SUPC	192,5877
#define PI_RSTC	193,5932
#define PI_RTC 194,5986
#define PI_RTT	195,6039
#define PI_WDT	196,6091
#define PI_PMC	197,6142
#define PI_EEFC 198,6206
#define PI_UART0 200,6324
#define PI_UART1 201,6368
#define PI_SMC	202,6412
#define PI_PIOA	203,6452
#define PI_PIOB	204,6515
#define PI_PIOC 205,6578
#define PI_USART0 206,6641
#define PI_USART1 207,6686
#define PI_HSMCI 210,6823
#define PI_TWI0	211,6897
#define PI_TWI1	212,6955
#define PI_SPI	213,7013
#define PI_SSC	214,7077
#define PI_TC0	215,7143
#define PI_TC1	216,7195
#define PI_TC2	217,7247
#define PI_TC3	218,7299
#define PI_TC4	219,7351
#define PI_TC5	220,7403
#define PI_ADC	221,7455
#define PI_DACC 222,7519
#define PI_PWM	223,7584
#define PI_CRCCU 224,7643
#define PI_ACC 225,7701
#define PI_UDP 226,7756
#define PI_INT_NUMBER 227,7809
#define SWI_SVC	230,7927
#define SWI_RETINT	231,8029
#define SWI_DEBUG	232,8108
#define NVIC_BASE 235,8235
#define NVIC_ICTR 236,8265
#define NVIC_ISER 237,8334
#define NVIC_ICER 238,8406
#define NVIC_ISPR 239,8481
#define NVIC_ICPR 240,8555
#define NVIC_IABR 241,8631
#define NVIC_IPR 242,8704
#define NVIC_ICSR 243,8775
#define NVIC_VTOR 244,8849
#define NVIC_AIRCR 245,8915
#define NVIC_SCR 246,8990
#define NVIC_CCR 247,9050
#define NVIC_SHPR 248,9122
#define NVIC_SHCRS 249,9197
#define NVIC_STIR 250,9272
#define NVIC_ICSR_NMIPENDSET 253,9379
#define NVIC_ICSR_PENDSVSET 254,9420
#define NVIC_ICSR_PENDSVCLR 255,9461
#define NVIC_ICSR_PENDSTSET 256,9502
#define NVIC_ICSR_PENDSTCLR 257,9543
#define NVIC_ICSR_ISRPREEMPT 258,9584
#define NVIC_ICSR_ISRPENDING 259,9625
#define TC0_BASE 264,9691
#define TC_C0 265,9720
#define TC_C1 266,9743
#define TC_C2 267,9766
#define TC_CCR 268,9789
#define TC_CMR 269,9812
#define TC_CVR 272,9887
#define TC_RA 273,9910
#define TC_RB 274,9933
#define TC_RC 275,9956
#define TC_SR 276,9979
#define TC_IER 277,10002
#define TC_IDR 278,10025
#define TC_IMR 279,10048
#define TC_BCR 280,10071
#define TC_BMR 281,10094
#define TC_CLKEN 283,10118
#define TC_CLKDIS 284,10141
#define TC_SWTRG 285,10164
#define TC_CLKS_MCK2 287,10188
#define TC_CLKS_MCK8 288,10217
#define TC_CLKS_MCK32 289,10246
#define TC_CLKS_MCK128 290,10275
#define TC_CLKS_MCK1024 291,10304
#define TC_CLKS_XC0 292,10333
#define TC_CLKS_XC1 293,10362
#define TC_CLKS_XC2 294,10391
#define TC_CLKI 295,10420
#define TC_BURST_NONE 296,10449
#define TC_BURST_XC0 297,10478
#define TC_BURST_XC1 298,10507
#define TC_BURST_XC2 299,10536
#define TC_LDBSTOP 300,10565
#define TC_LDBDIS 301,10594
#define TC_ETRGEDG_EDGE_NONE 302,10623
#define TC_ETRGEDG_RIDING_EDGE 303,10662
#define TC_ETRGEDG_FALLING_EDGE 304,10701
#define TC_ETRGEDG_BOTH_EDGE 305,10740
#define TC_ABETRG_TIOB 306,10779
#define TC_ABETRG_TIOA 307,10818
#define TC_CPCTRG 308,10857
#define TC_WAVE 309,10896
#define TC_LDRA_EDGE_NONE 310,10935
#define TC_LDRA_RISING_EDGE 311,10974
#define TC_LDRA_FALLING_EDGE 312,11015
#define TC_LDRA_BOTH_EDGE 313,11056
#define TC_LDRB_EDGE_NONE 314,11097
#define TC_LDRB_RISING_EDGE 315,11138
#define TC_LDRB_FALLING_EDGE 316,11179
#define TC_LDRB_BOTH_EDGE 317,11220
#define USART0_BASE 322,11278
#define USART1_BASE 323,11313
#define US_CR 324,11348
#define US_MR 325,11377
#define US_IER 326,11406
#define US_IDR 327,11435
#define US_IMR 328,11464
#define US_CSR 329,11493
#define US_RHR 330,11522
#define US_THR 331,11551
#define US_BRGR 332,11580
#define US_RTOR 333,11609
#define US_TTGR 334,11638
#define PERIPH_RPR 336,11699
#define PERIPH_RCR 337,11728
#define PERIPH_TPR 338,11757
#define PERIPH_TCR 339,11786
#define PERIPH_RNPR 340,11815
#define PERIPH_RNCR 341,11844
#define PERIPH_TNPR 342,11873
#define PERIPH_TNCR 343,11902
#define PERIPH_PTCR 344,11931
#define PERIPH_PTSR 345,11960
#define UART0_BASE 350,12005
#define UART_CR 351,12039
#define UART_MR 352,12118
#define UART_IER 353,12197
#define UART_IDR 354,12276
#define UART_IMR 355,12355
#define UART_CSR 356,12434
#define UART_RHR 357,12513
#define UART_THR 358,12592
#define UART_BRGR 359,12671
#define SYSTICK_BASE 364,12769
#define SYSTICK_CTRL 365,12804
#define SYSTICK_LOAD 366,12833
#define SYSTICK_VAL 367,12862
#define SYSTICK_CALIB 368,12891
#define SYSTICK_ENABLE 371,12950
#define SYSTICK_TICKINT 372,13023
#define SYSTICK_CLKSOURCE 373,13096
#define SYSTICK_COUNTFLAG 374,13169
#define SCB_BASE 379,13274
#define SCB_ACTLR 380,13310
#define SCB_CPUID 381,13380
#define SCB_CFSR 382,13443
#define SCB_HFSR 383,13522
#define SCB_DFSR 384,13592
#define SCB_MMFAR 385,13663
#define SCB_BFAR 386,13743
#define SCB_AFSR 387,13813
#define RTT_BASE 393,13917
#define RTT_MR 394,13952
#define RTT_AR 395,14014
#define RTT_VR 396,14076
#define RTT_SR 397,14138
#define RTT_RTPRES 400,14230
#define RTT_ALMIEN 401,14308
#define RTT_RTTINCIEN 402,14377
#define RTT_RTTRST 403,14466
#define RTT_ALMV 405,14611
#define RTT_CRTV 407,14752
#define RTT_ALMS 409,14898
#define RTT_RTTINC 410,14967
#define RTT_PRE32768 411,15039
#define RTT_MINUTE 413,15127
#define RTT_HOUR 414,15193
#define RTT_DAY 415,15257
#define RTT_YEAR 416,15320
#define RTT_STARTYEAR 417,15384
#define WDT_BASE 423,15467
#define WDT_CR 424,15501
#define WDT_MR 425,15529
#define WDT_SR 426,15557
#define WDT_WDRSTT 429,15648
#define WDT_KEY 430,15716
#define WDT_WDV 432,15841
#define WDT_WDFIEN 433,15915
#define WDT_WDRSTEN 434,15998
#define WDT_WDRPROC 435,16071
#define WDT_WDDIS 436,16145
#define WDT_WDD 437,16213
#define WDT_WDDBGHLT 438,16285
#define WDT_WDIDLEHLT 439,16356
#define WDT_WDUNF 441,16480
#define WDT_WDERR 442,16550

uTenux/include/tk/sysdepend/app_at91sam3/cpuattr.h,56
#define __TK_CPUATTR_H__34,1348
#define TA_GP	40,1441

uTenux/include/tk/sysdepend/app_at91sam3/cpudef.h,310
#define __TK_CPUDEF_H__34,1349
typedef struct t_regs 43,1473
	VW	r[r44,1497
	VP	lr;45,1547
} T_REGS;46,1584
typedef struct t_eit 51,1655
    VP	pc;52,1678
    UW	psr;53,1720
    UW	taskmode;54,1763
} T_EIT;55,1801
typedef struct t_cregs 60,1862
	VP	ssp;61,1887
	VP	usp;62,1936
} T_CREGS;63,1982

uTenux/include/tk/sysdepend/app_at91sam3/dbgspt_depend.h,128
#define __TK_DBGSPT_DEPEND_H__34,1399
typedef struct td_calinf 43,1526
	VP	ssp;44,1553
	VP	r11;45,1590
} TD_CALINF;46,1633

uTenux/include/tk/sysdepend/app_at91sam3/sysdef_depend.h,0

uTenux/include/tk/sysdepend/app_at91sam3/syslib_depend.h,313
#define __TK_SYSLIB_DEPEND_H__34,1359
#define DI(53,1809
#define EI(54,1856
#define isDI(55,1898
typedef UINT	INTVEC;62,2041
#define DINTNO(65,2132
Inline void out_w(104,2962
Inline void out_h(108,3025
Inline void out_b(112,3088
Inline UW in_w(117,3152
Inline UH in_h(121,3203
Inline UB in_b(125,3254

uTenux/include/tk/sysdepend/app_at91sam4/asm_depend.h,36
#define __TK_ASM_DEPEND_H__34,1353

uTenux/include/tk/sysdepend/app_at91sam4/chip_at91sam4s16c/sysdef_depend.h,6154
#define __TK_SYSDEF_DEPEND_H__34,1378
#define PSR_N	39,1450
#define PSR_Z	40,1506
#define PSR_C	41,1543
#define PSR_V	42,1581
#define PSR_T	43,1622
#define PMK_D	48,1711
#define PMK_E	49,1760
#define FMK_D	54,1852
#define FMK_E	55,1899
#define CTL_MSP	60,1982
#define CTL_PSP	61,2026
#define CTL_SVC	62,2069
#define CTL_USR	63,2125
#define EI_STACK_TOP 68,2217
#define EI_RESET 69,2287
#define EI_NMI 70,2357
#define EI_HARDFAULT 71,2427
#define EI_MPUFAULT 72,2497
#define EI_BUSFAULT 73,2567
#define EI_USAGEFAULT 74,2637
#define EI_SVC 79,2987
#define EI_DEBUGMON 80,3057
#define EI_PENDSV 82,3197
#define EI_SYSTICK 83,3267
#define EFC_BASE 88,3378
#define EEFC_FMR_VAL 89,3412
#define EFC_FMR 90,3446
#define EFC_FCR 91,3474
#define EFC_FSR 92,3502
#define EFC_FRR 93,3530
#define PMC_BASE 99,3598
#define PMC_SCER 100,3632
#define PMC_SCDR 101,3660
#define PMC_SCSR 102,3688
#define PMC_PCER 104,3747
#define PMC_PCDR 105,3775
#define PMC_PCSR 106,3803
#define PMC_CKGR_UCKR 107,3831
#define PMC_CKGR_MOR 108,3859
#define PMC_CKGR_MCFR 109,3887
#define PMC_CKGR_PLLR 110,3915
#define PMC_MCKR 112,3974
#define PMC_PCK0 114,4036
#define PMC_PCK1 115,4064
#define PMC_PCK2 116,4092
#define PMC_IER 118,4154
#define PMC_IDR 119,4182
#define PMC_SR 120,4210
#define PMC_IMR 121,4238
#define PMC_MOSC_EN 123,4300
#define PMC_MOSC_BYP 124,4328
#define PMC_PRES_NONE 127,4395
#define PMC_PRES_DIV2 128,4430
#define PMC_PRES_DIV4 129,4465
#define PMC_PRES_DIV8 130,4500
#define PMC_PRES_DIV16 131,4535
#define PMC_PRES_DIV32 132,4570
#define PMC_PRES_DIV64 133,4605
#define PMC_CSS_LF 135,4641
#define PMC_CSS_MOSC 136,4669
#define PMC_CSS_PLL 137,4697
#define PMC_MOSCSXTS 140,4760
#define PMC_PLL_LOCKA 141,4788
#define PMC_MCKRDY 142,4816
#define PIOA_BASE 147,4868
#define PIO_PER 148,4897
#define PIO_PDR 149,4920
#define PIO_PSR 150,4943
#define PIO_OER 152,4992
#define PIO_ODR 153,5015
#define PIO_OSR 154,5038
#define PIO_IFER 156,5087
#define PIO_IFDR 157,5110
#define PIO_IFSR 158,5133
#define PIO_SODR 160,5182
#define PIO_CODR 161,5205
#define PIO_ODSR 162,5228
#define PIO_PDSR 163,5251
#define PIO_IER 164,5274
#define PIO_IDR 165,5297
#define PIO_IMR 166,5320
#define PIO_ISR 167,5343
#define PIO_MDER 168,5366
#define PIO_MDDR 169,5389
#define PIO_MDSR 170,5412
#define PIO_PUDR 172,5461
#define PIO_PUER 173,5484
#define PIO_PUSR 174,5507
#define PIO_ABSR 176,5556
#define PIO_OWER 179,5637
#define PIO_OWDR 180,5660
#define PIO_OWSR 181,5683
#define PI_SUPC	188,5802
#define PI_RSTC	189,5863
#define PI_RTC 190,5923
#define PI_RTT	191,5982
#define PI_WDT	192,6040
#define PI_PMC	193,6097
#define PI_EEFC 194,6167
#define PI_UART0 196,6297
#define PI_UART1 197,6347
#define PI_SMC	198,6397
#define PI_PIOA	199,6443
#define PI_PIOB	200,6512
#define PI_PIOC 201,6581
#define PI_USART0 202,6650
#define PI_USART1 203,6701
#define PI_HSMCI 206,6856
#define PI_TWI0	207,6936
#define PI_TWI1	208,7000
#define PI_SPI	209,7064
#define PI_SSC	210,7134
#define PI_TC0	211,7206
#define PI_TC1	212,7264
#define PI_TC2	213,7322
#define PI_TC3	214,7380
#define PI_TC4	215,7438
#define PI_TC5	216,7496
#define PI_ADC	217,7554
#define PI_DACC 218,7624
#define PI_PWM	219,7695
#define PI_CRCCU 220,7760
#define PI_ACC 221,7824
#define PI_UDP 222,7885
#define PI_INT_NUMBER 223,7944
#define SWI_SVC	226,8064
#define SWI_RETINT	227,8137
#define SWI_DEBUG	228,8214
#define NVIC_BASE 232,8340
#define NVIC_ICTR 233,8370
#define NVIC_ISER 234,8439
#define NVIC_ICER 235,8511
#define NVIC_ISPR 236,8586
#define NVIC_ICPR 237,8660
#define NVIC_IABR 238,8736
#define NVIC_IPR 239,8809
#define NVIC_ICSR 240,8880
#define NVIC_VTOR 241,8954
#define NVIC_AIRCR 242,9020
#define NVIC_SCR 243,9095
#define NVIC_CCR 244,9155
#define NVIC_SHPR 245,9227
#define NVIC_SHCRS 246,9302
#define NVIC_STIR 247,9377
#define NVIC_ICSR_NMIPENDSET 250,9484
#define NVIC_ICSR_PENDSVSET 251,9525
#define NVIC_ICSR_PENDSVCLR 252,9566
#define NVIC_ICSR_PENDSTSET 253,9607
#define NVIC_ICSR_PENDSTCLR 254,9648
#define NVIC_ICSR_ISRPREEMPT 255,9689
#define NVIC_ICSR_ISRPENDING 256,9730
#define USART0_BASE 261,9788
#define USART1_BASE 262,9823
#define US_CR 263,9858
#define US_MR 264,9887
#define US_IER 265,9916
#define US_IDR 266,9945
#define US_IMR 267,9974
#define US_CSR 268,10003
#define US_RHR 269,10032
#define US_THR 270,10061
#define US_BRGR 271,10090
#define US_RTOR 272,10119
#define US_TTGR 273,10148
#define PERIPH_RPR 275,10209
#define PERIPH_RCR 276,10238
#define PERIPH_TPR 277,10267
#define PERIPH_TCR 278,10296
#define PERIPH_RNPR 279,10325
#define PERIPH_RNCR 280,10354
#define PERIPH_TNPR 281,10383
#define PERIPH_TNCR 282,10412
#define PERIPH_PTCR 283,10441
#define PERIPH_PTSR 284,10470
#define UART0_BASE 289,10515
#define UART_CR 290,10549
#define UART_MR 291,10628
#define UART_IER 292,10707
#define UART_IDR 293,10786
#define UART_IMR 294,10865
#define UART_CSR 295,10944
#define UART_RHR 296,11023
#define UART_THR 297,11102
#define UART_BRGR 298,11181
#define SYSTICK_BASE 303,11279
#define SYSTICK_CTRL 304,11314
#define SYSTICK_LOAD 305,11343
#define SYSTICK_VAL 306,11372
#define SYSTICK_CALIB 307,11401
#define SYSTICK_ENABLE 310,11460
#define SYSTICK_TICKINT 311,11533
#define SYSTICK_CLKSOURCE 312,11606
#define SYSTICK_COUNTFLAG 313,11679
#define SCB_BASE 318,11784
#define SCB_ACTLR 319,11820
#define SCB_CPUID 320,11890
#define SCB_CFSR 321,11953
#define SCB_HFSR 322,12032
#define SCB_DFSR 323,12102
#define SCB_MMFAR 324,12173
#define SCB_BFAR 325,12253
#define SCB_AFSR 326,12323
#define WDT_BASE 332,12420
#define WDT_CR 333,12454
#define WDT_MR 334,12482
#define WDT_SR 335,12510
#define WDT_WDRSTT 338,12601
#define WDT_KEY 339,12669
#define WDT_WDV 341,12794
#define WDT_WDFIEN 342,12868
#define WDT_WDRSTEN 343,12951
#define WDT_WDRPROC 344,13024
#define WDT_WDDIS 345,13098
#define WDT_WDD 346,13166
#define WDT_WDDBGHLT 347,13238
#define WDT_WDIDLEHLT 348,13309
#define WDT_WDUNF 350,13433
#define WDT_WDERR 351,13503

uTenux/include/tk/sysdepend/app_at91sam4/cpuattr.h,56
#define __TK_CPUATTR_H__34,1348
#define TA_GP	40,1441

uTenux/include/tk/sysdepend/app_at91sam4/cpudef.h,310
#define __TK_CPUDEF_H__34,1354
typedef struct t_regs 43,1478
	VW	r[r44,1502
	VP	lr;45,1552
} T_REGS;46,1589
typedef struct t_eit 51,1660
    VP	pc;52,1683
    UW	psr;53,1725
    UW	taskmode;54,1768
} T_EIT;55,1806
typedef struct t_cregs 60,1867
	VP	ssp;61,1892
	VP	usp;62,1941
} T_CREGS;63,1987

uTenux/include/tk/sysdepend/app_at91sam4/dbgspt_depend.h,128
#define __TK_DBGSPT_DEPEND_H__34,1404
typedef struct td_calinf 43,1531
	VP	ssp;44,1558
	VP	r11;45,1595
} TD_CALINF;46,1638

uTenux/include/tk/sysdepend/app_at91sam4/sysdef_depend.h,0

uTenux/include/tk/sysdepend/app_at91sam4/syslib_depend.h,313
#define __TK_SYSLIB_DEPEND_H__34,1368
#define DI(53,1818
#define EI(54,1865
#define isDI(55,1907
typedef UINT	INTVEC;62,2050
#define DINTNO(65,2141
Inline void out_w(104,2972
Inline void out_h(108,3035
Inline void out_b(112,3098
Inline UW in_w(117,3162
Inline UH in_h(121,3213
Inline UB in_b(125,3264

uTenux/include/tk/sysdepend/app_at91sam7/asm_depend.h,164
#define __TK_ASM_DEPEND_H__34,1349
	msr	spsr_fsxc,47,1555
	ldmfd	sp!, {ip,ip48,1574
	mov	r3,72,2056
	msr	cpsr_c,73,2086
	swp	r3,74,2155
	swp	r3, r3,74,2155

uTenux/include/tk/sysdepend/app_at91sam7/chip_at91sam7s256/sysdef_depend.h,8089
#define __TK_SYSDEF_DEPEND_H__34,1369
#define PSR_N	39,1441
#define PSR_Z	40,1497
#define PSR_C	41,1534
#define PSR_V	42,1572
#define PSR_I	44,1614
#define PSR_F	45,1670
#define PSR_T	46,1731
#define PSR_DI	48,1775
#define PSR_M(50,1837
#define PSR_USR	51,1887
#define PSR_FIQ	52,1930
#define PSR_IRQ	53,1989
#define PSR_SVC	54,2043
#define PSR_ABT	55,2092
#define PSR_UND	56,2136
#define PSR_SYS	57,2190
#define SWI_SVC	64,2371
#define SWI_RETINT	65,2442
#define SWI_DISPATCH	66,2499
#define SWI_DEBUG	67,2545
#define MC_BASE 74,2716
#define MC_RCR 75,2745
#define MC_FMR 76,2768
#define MC_FCR 77,2791
#define MC_FSR 78,2814
#define PMC_BASE 84,2877
#define PMC_SCER 85,2911
#define PMC_SCDR 86,2939
#define PMC_SCSR 87,2967
#define PMC_PCER 89,3026
#define PMC_PCDR 90,3054
#define PMC_PCSR 91,3082
#define PMC_CKGR_MOR 93,3141
#define PMC_CKGR_MCFR 94,3169
#define PMC_CKGR_PLLR 96,3228
#define PMC_MCKR 97,3256
#define PMC_PCK0 99,3318
#define PMC_PCK1 100,3346
#define PMC_PCK2 101,3374
#define PMC_IER 103,3436
#define PMC_IDR 104,3464
#define PMC_SR 105,3492
#define PMC_IMR 106,3520
#define PMC_MOSC_EN 109,3583
#define PMC_MOSC_BYP 110,3611
#define PMC_PRES_NONE 113,3678
#define PMC_PRES_DIV2 114,3713
#define PMC_PRES_DIV4 115,3748
#define PMC_PRES_DIV8 116,3783
#define PMC_PRES_DIV16 117,3818
#define PMC_PRES_DIV32 118,3853
#define PMC_PRES_DIV64 119,3888
#define PMC_CSS_LF 121,3924
#define PMC_CSS_MOSC 122,3952
#define PMC_CSS_PLL 123,3980
#define PMC_MOSCS 126,4043
#define PMC_PLL_LOCK 127,4071
#define PMC_MCKRDY 128,4099
#define PIOA_BASE 133,4151
#define PIO_PER 134,4180
#define PIO_PDR 135,4203
#define PIO_PSR 136,4226
#define PIO_OER 138,4275
#define PIO_ODR 139,4298
#define PIO_OSR 140,4321
#define PIO_IFER 142,4370
#define PIO_IFDR 143,4393
#define PIO_IFSR 144,4416
#define PIO_SODR 146,4465
#define PIO_CODR 147,4488
#define PIO_ODSR 148,4511
#define PIO_PDSR 149,4534
#define PIO_IER 150,4557
#define PIO_IDR 151,4580
#define PIO_IMR 152,4603
#define PIO_ISR 153,4626
#define PIO_MDER 154,4649
#define PIO_MDDR 155,4672
#define PIO_MDSR 156,4695
#define PIO_PUDR 158,4744
#define PIO_PUER 159,4767
#define PIO_PUSR 160,4790
#define PIO_ASR 162,4839
#define PIO_BSR 163,4862
#define PIO_ABSR 164,4885
#define PIO_OWER 166,4937
#define PIO_OWDR 167,4960
#define PIO_OWSR 168,4983
#define FIQ 175,5049
#define SYSIRQ 176,5070
#define PIOAIRQ 177,5091
#define ADCIRQ 178,5112
#define SPIRQ 179,5133
#define US0IRQ 180,5154
#define US1IRQ 181,5175
#define SSCIRQ 182,5196
#define TWIIRQ 183,5217
#define PMCIRQ 184,5238
#define UDPIRQ 185,5259
#define TC0IRQ 186,5280
#define TC1IRQ 187,5301
#define TC2IRQ 188,5322
#define IRQ0 189,5343
#define IRQ1 190,5364
#define AIC_BASE 193,5387
#define AIC_SMR0 194,5416
#define AIC_SMR1 195,5441
#define AIC_SMR2 196,5466
#define AIC_SMR3 197,5491
#define AIC_SMR4 198,5516
#define AIC_SMR5 199,5541
#define AIC_SMR6 200,5566
#define AIC_SMR7 201,5591
#define AIC_SMR8 202,5616
#define AIC_SMR9 203,5641
#define AIC_SMR10 204,5666
#define AIC_SMR11 205,5691
#define AIC_SMR12 206,5716
#define AIC_SMR13 207,5741
#define AIC_SMR14 208,5766
#define AIC_SMR15 209,5791
#define AIC_SMR16 210,5816
#define AIC_SMR17 211,5841
#define AIC_SMR18 212,5866
#define AIC_SMR19 213,5891
#define AIC_SMR20 214,5916
#define AIC_SMR21 215,5941
#define AIC_SMR22 216,5966
#define AIC_SMR23 217,5991
#define AIC_SMR24 218,6016
#define AIC_SMR25 219,6041
#define AIC_SMR26 220,6066
#define AIC_SMR27 221,6091
#define AIC_SMR28 222,6116
#define AIC_SMR29 223,6141
#define AIC_SMR30 224,6166
#define AIC_SMR31 225,6191
#define AIC_SVR0 226,6216
#define AIC_SVR1 227,6241
#define AIC_SVR2 228,6266
#define AIC_SVR3 229,6291
#define AIC_SVR4 230,6316
#define AIC_SVR5 231,6341
#define AIC_SVR6 232,6366
#define AIC_SVR7 233,6391
#define AIC_SVR8 234,6416
#define AIC_SVR9 235,6441
#define AIC_SVR10 236,6466
#define AIC_SVR11 237,6491
#define AIC_SVR12 238,6516
#define AIC_SVR13 239,6541
#define AIC_SVR14 240,6566
#define AIC_SVR15 241,6591
#define AIC_SVR16 242,6616
#define AIC_SVR17 243,6641
#define AIC_SVR18 244,6666
#define AIC_SVR19 245,6691
#define AIC_SVR20 246,6716
#define AIC_SVR21 247,6741
#define AIC_SVR22 248,6766
#define AIC_SVR23 249,6791
#define AIC_SVR24 250,6816
#define AIC_SVR25 251,6841
#define AIC_SVR26 252,6866
#define AIC_SVR27 253,6891
#define AIC_SVR28 254,6916
#define AIC_SVR29 255,6941
#define AIC_SVR30 256,6966
#define AIC_SVR31 257,6991
#define AIC_IVR 258,7016
#define AIC_FVR 259,7041
#define AIC_ISR 260,7066
#define AIC_IPR 261,7091
#define AIC_IMR 262,7116
#define AIC_CISR 263,7141
#define AIC_IECR 266,7222
#define AIC_IDCR 267,7247
#define AIC_ICCR 268,7272
#define AIC_ISCR 269,7297
#define AIC_EOICR 270,7322
#define AIC_SPU 271,7347
#define AIC_DCR 272,7372
#define TCB0_BASE 278,7423
#define TC_C0 279,7452
#define TC_C1 280,7475
#define TC_C2 281,7498
#define TC_CCR 282,7521
#define TC_CMR 283,7544
#define TC_CVR 286,7619
#define TC_RA 287,7642
#define TC_RB 288,7665
#define TC_RC 289,7688
#define TC_SR 290,7711
#define TC_IER 291,7734
#define TC_IDR 292,7757
#define TC_IMR 293,7780
#define TC_BCR 294,7803
#define TC_BMR 295,7826
#define TC_CLKEN 297,7850
#define TC_CLKDIS 298,7873
#define TC_SWTRG 299,7896
#define TC_CLKS_MCK2 301,7920
#define TC_CLKS_MCK8 302,7949
#define TC_CLKS_MCK32 303,7978
#define TC_CLKS_MCK128 304,8007
#define TC_CLKS_MCK1024 305,8036
#define TC_CLKS_XC0 306,8065
#define TC_CLKS_XC1 307,8094
#define TC_CLKS_XC2 308,8123
#define TC_CLKI 309,8152
#define TC_BURST_NONE 310,8181
#define TC_BURST_XC0 311,8210
#define TC_BURST_XC1 312,8239
#define TC_BURST_XC2 313,8268
#define TC_LDBSTOP 314,8297
#define TC_LDBDIS 315,8326
#define TC_ETRGEDG_EDGE_NONE 316,8355
#define TC_ETRGEDG_RIDING_EDGE 317,8394
#define TC_ETRGEDG_FALLING_EDGE 318,8433
#define TC_ETRGEDG_BOTH_EDGE 319,8472
#define TC_ABETRG_TIOB 320,8511
#define TC_ABETRG_TIOA 321,8550
#define TC_CPCTRG 322,8589
#define TC_WAVE 323,8628
#define TC_LDRA_EDGE_NONE 324,8667
#define TC_LDRA_RISING_EDGE 325,8706
#define TC_LDRA_FALLING_EDGE 326,8747
#define TC_LDRA_BOTH_EDGE 327,8788
#define TC_LDRB_EDGE_NONE 328,8829
#define TC_LDRB_RISING_EDGE 329,8870
#define TC_LDRB_FALLING_EDGE 330,8911
#define TC_LDRB_BOTH_EDGE 331,8952
#define USART0_BASE 336,9010
#define USART1_BASE 337,9045
#define US_CR 338,9080
#define US_MR 339,9109
#define US_IER 340,9138
#define US_IDR 341,9167
#define US_IMR 342,9196
#define US_CSR 343,9225
#define US_RHR 344,9254
#define US_THR 345,9283
#define US_BRGR 346,9312
#define US_RTOR 347,9341
#define US_TTGR 348,9370
#define PERIPH_RPR 350,9431
#define PERIPH_RCR 351,9460
#define PERIPH_TPR 352,9489
#define PERIPH_TCR 353,9518
#define PERIPH_RNPR 354,9547
#define PERIPH_RNCR 355,9576
#define PERIPH_TNPR 356,9605
#define PERIPH_TNCR 357,9634
#define PERIPH_PTCR 358,9663
#define PERIPH_PTSR 359,9692
#define RTT_BASE 365,9750
#define RTT_MR 366,9785
#define RTT_AR 367,9847
#define RTT_VR 368,9909
#define RTT_SR 369,9971
#define RTT_RTPRES 372,10063
#define RTT_ALMIEN 373,10141
#define RTT_RTTINCIEN 374,10210
#define RTT_RTTRST 375,10299
#define RTT_ALMV 377,10444
#define RTT_CRTV 379,10585
#define RTT_ALMS 381,10731
#define RTT_RTTINC 382,10800
#define RTT_PRE32768 383,10872
#define RTT_MINUTE 385,10960
#define RTT_HOUR 386,11026
#define RTT_DAY 387,11090
#define RTT_YEAR 388,11153
#define RTT_STARTYEAR 389,11217
#define WDT_BASE 395,11306
#define WDT_CR 396,11341
#define WDT_MR 397,11370
#define WDT_SR 398,11399
#define WDT_WDRSTT 401,11491
#define WDT_KEY 402,11559
#define WDT_WDV 404,11684
#define WDT_WDFIEN 405,11758
#define WDT_WDRSTEN 406,11841
#define WDT_WDRPROC 407,11914
#define WDT_WDDIS 408,11988
#define WDT_WDD 409,12056
#define WDT_WDDBGHLT 410,12128
#define WDT_WDIDLEHLT 411,12199
#define WDT_WDUNF 413,12323
#define WDT_WDERR 414,12393

uTenux/include/tk/sysdepend/app_at91sam7/cpuattr.h,56
#define __TK_CPUATTR_H__34,1350
#define TA_GP	40,1443

uTenux/include/tk/sysdepend/app_at91sam7/cpudef.h,302
#define __TK_CPUDEF_H__34,1350
typedef struct t_regs 43,1474
	VW	r[r44,1498
	VP	lr;45,1548
} T_REGS;46,1581
typedef struct t_eit 51,1652
	VP	pc;52,1675
	UW	cpsr;53,1710
	UW	taskmode;54,1751
} T_EIT;55,1786
typedef struct t_cregs 60,1847
	VP	ssp;61,1872
	VP	usp;62,1917
} T_CREGS;63,1960

uTenux/include/tk/sysdepend/app_at91sam7/dbgspt_depend.h,128
#define __TK_DBGSPT_DEPEND_H__35,1401
typedef struct td_calinf 44,1528
	VP	ssp;45,1555
	VP	r11;46,1592
} TD_CALINF;47,1635

uTenux/include/tk/sysdepend/app_at91sam7/sysdef_depend.h,0

uTenux/include/tk/sysdepend/app_at91sam7/syslib_depend.h,411
#define __TK_SYSLIB_DEPEND_H__35,1363
#define DI(54,1820
#define EI(55,1863
#define isDI(56,1901
typedef UINT	INTVEC;62,2045
#define DINTNO(65,2112
#define IM_LEVEL	81,2569
#define IM_EDGE	82,2608
#define IM_HI	83,2647
#define IM_LOW	84,2711
Inline void out_w(125,3690
Inline void out_h(129,3753
Inline void out_b(133,3816
Inline UW in_w(138,3880
Inline UH in_h(142,3931
Inline UB in_b(146,3982

uTenux/include/tk/sysdepend/app_efm32g/asm_depend.h,36
#define __TK_ASM_DEPEND_H__34,1352

uTenux/include/tk/sysdepend/app_efm32g/chip_efm32g890f128/sysdef_depend.h,6763
#define __TK_SYSDEF_DEPEND_H__34,1378
#define PSR_N	39,1450
#define PSR_Z	40,1506
#define PSR_C	41,1543
#define PSR_V	42,1581
#define PSR_T	43,1622
#define PMK_D	48,1711
#define PMK_E	49,1760
#define FMK_D	54,1852
#define FMK_E	55,1899
#define CTL_MSP	60,1982
#define CTL_PSP	61,2026
#define CTL_SVC	62,2069
#define CTL_USR	63,2125
#define EI_STACK_TOP 68,2217
#define EI_RESET 69,2287
#define EI_NMI 70,2357
#define EI_HARDFAULT 71,2427
#define EI_MPUFAULT 72,2497
#define EI_BUSFAULT 73,2567
#define EI_USAGEFAULT 74,2637
#define EI_SVC 79,2987
#define EI_DEBUGMON 80,3057
#define EI_PENDSV 82,3197
#define EI_SYSTICK 83,3267
#define MSC_BASE 93,3539
#define MSC_CTRL 94,3580
#define MSC_READCTRL 95,3615
#define MSC_WRITECTRL 96,3650
#define MSC_WRITECMD 97,3685
#define MSC_ADDRB 98,3720
#define MSC_WDATA 99,3755
#define MSC_STATUS 100,3790
#define MSC_IF 101,3825
#define MSC_IFS 102,3860
#define MSC_IFC 103,3895
#define MSC_IEN 104,3930
#define MSC_LOCK 105,3965
#define MSC_LOCK_UNLOCKVALUE 106,4000
#define MSC_LOCK_LOCKVALUE 107,4067
#define CMU_BASE 112,4178
#define CMU_CTRL 113,4219
#define CMU_HFCORECLKDIV 114,4254
#define CMU_HFPERCLKDIV 115,4289
#define CMU_HFRCOCTRL 116,4324
#define CMU_LFRCOCTRL 117,4359
#define CMU_AUXHFRCOCTRL 118,4394
#define CMU_CALCTRL 119,4429
#define CMU_CALCNT 120,4464
#define CMU_OSCENCMD 121,4499
#define CMU_CMD 122,4534
#define CMU_LFCLKSEL 123,4569
#define CMU_STATUS 124,4604
#define CMU_IF 125,4639
#define CMU_IFS 126,4674
#define CMU_IFC 127,4709
#define CMU_IEN 128,4744
#define CMU_HFCORECLKEN0 129,4779
#define CMU_HFPERCLKEN0 130,4814
#define CMU_SYNCBUSY 131,4849
#define CMU_FREEZE 132,4884
#define CMU_LFACLKEN0 133,4919
#define CMU_LFBCLKEN0 134,4954
#define CMU_LFAPRESC0 135,4989
#define CMU_LFBPRESC0 136,5024
#define CMU_PCNTCTRL 137,5059
#define CMU_LCDCTRL 138,5094
#define CMU_ROUTE 139,5129
#define CMU_LOCK 140,5164
#define CMU_LOCK_UNLOCKVALUE 141,5199
#define CMU_LOCK_LOCKVALUE 142,5267
#define GPIO_BASE 147,5367
#define GPIO_PA_BASE 148,5408
#define GPIO_PB_BASE 149,5449
#define GPIO_PC_BASE 150,5490
#define GPIO_PD_BASE 151,5531
#define GPIO_PE_BASE 152,5572
#define GPIO_PF_BASE 153,5613
#define GPIO_CTRL 154,5654
#define GPIO_MODEL 155,5689
#define GPIO_MODEH 156,5724
#define GPIO_DOUT 157,5759
#define GPIO_DOUTSET 158,5794
#define GPIO_DOUTCLR 159,5829
#define GPIO_DOUTTGL 160,5864
#define GPIO_DIN 161,5899
#define GPIO_PINLOCKN 162,5934
#define GPIO_EXTIPSELL 164,5997
#define GPIO_EXTIPSELH 165,6033
#define GPIO_EXTIRISE 166,6069
#define GPIO_EXTIFALL 167,6105
#define GPIO_IEN 168,6141
#define GPIO_IF 169,6177
#define GPIO_IFS 170,6213
#define GPIO_IFC 171,6249
#define GPIO_ROUTE 172,6285
#define GPIO_INSENSE 173,6321
#define GPIO_LOCK 174,6357
#define GPIO_LOCK_UNLOCKVALUE 175,6393
#define GPIO_LOCK_LOCKVALUE 176,6430
#define PI_DMA 183,6560
#define PI_GPIO_EVEN 184,6589
#define PI_TIMER0 185,6618
#define PI_USART0_RX 186,6647
#define PI_USART0_TX 187,6676
#define PI_ACMP0/PI_ACMP0188,6705
#define PI_ADC0 189,6734
#define PI_DAC0 190,6763
#define PI_I2C0 191,6792
#define PI_GPIO_ODD 192,6821
#define PI_TIMER1 193,6850
#define PI_TIMER2 194,6880
#define PI_USART1_RX 195,6910
#define PI_USART1_TX 196,6940
#define PI_USART2_RX 197,6970
#define PI_USART2_TX 198,7000
#define PI_UART0_RX 199,7030
#define PI_UART0_TX 200,7060
#define PI_LEUART0 201,7090
#define PI_LEUART1 202,7120
#define PI_LETIMER0 203,7150
#define PI_PCNT0 204,7180
#define PI_PCNT1 205,7210
#define PI_PCNT2 206,7240
#define PI_RTC 207,7270
#define PI_CMU 208,7300
#define PI_VCMP 209,7330
#define PI_LCD 210,7360
#define PI_MSC 211,7390
#define PI_AES 212,7420
#define PI_INT_NUMBER 213,7450
#define SWI_SVC	216,7564
#define SWI_RETINT	217,7649
#define SWI_DEBUG	218,7738
#define NVIC_BASE 221,7875
#define NVIC_ICTR 222,7905
#define NVIC_ISER 223,7974
#define NVIC_ICER 224,8046
#define NVIC_ISPR 225,8121
#define NVIC_ICPR 226,8195
#define NVIC_IABR 227,8271
#define NVIC_IPR 228,8344
#define NVIC_ICSR 229,8415
#define NVIC_VTOR 230,8489
#define NVIC_AIRCR 231,8555
#define NVIC_SCR 232,8630
#define NVIC_CCR 233,8690
#define NVIC_SHPR 234,8762
#define NVIC_SHCRS 235,8837
#define NVIC_STIR 236,8912
#define NVIC_ICSR_NMIPENDSET 239,9019
#define NVIC_ICSR_PENDSVSET 240,9060
#define NVIC_ICSR_PENDSVCLR 241,9101
#define NVIC_ICSR_PENDSTSET 242,9142
#define NVIC_ICSR_PENDSTCLR 243,9183
#define NVIC_ICSR_ISRPREEMPT 244,9224
#define NVIC_ICSR_ISRPENDING 245,9265
#define USART0_BASE 250,9323
#define USART1_BASE 251,9360
#define USART2_BASE 252,9397
#define USART_CTRL 253,9434
#define USART_FRAME 254,9465
#define USART_TRIGCTRL 255,9496
#define USART_CMD 256,9527
#define USART_STATUS 257,9558
#define USART_CLKDIV 258,9589
#define USART_RXDATAX 259,9620
#define USART_RXDATA 260,9651
#define USART_RXDOUBLEX 261,9682
#define USART_RXDOUBLE 262,9713
#define USART_RXDATAXP 263,9744
#define USART_RXDOUBLEXP 264,9775
#define USART_TXDATAX 265,9806
#define USART_TXDATA 266,9837
#define USART_TXDOUBLEX 267,9868
#define USART_TXDOUBLE 268,9899
#define USART_IF 269,9930
#define USART_IFS 270,9961
#define USART_IFC 271,9992
#define USART_IEN 272,10023
#define USART_IRCTRL 273,10054
#define USART_ROUTE 274,10085
#define UART0_BASE 278,10132
#define UART_CTRL 280,10170
#define UART_FRAME 281,10201
#define UART_TRIGCTRL 282,10232
#define UART_CMD 283,10263
#define UART_STATUS 284,10294
#define UART_CLKDIV 285,10325
#define UART_RXDATAX 286,10356
#define UART_RXDATA 287,10387
#define UART_RXDOUBLEX 288,10418
#define UART_RXDOUBLE 289,10449
#define UART_RXDATAXP 290,10480
#define UART_RXDOUBLEXP 291,10511
#define UART_TXDATAX 292,10542
#define UART_TXDATA 293,10573
#define UART_TXDOUBLEX 294,10604
#define UART_TXDOUBLE 295,10635
#define UART_IF 296,10666
#define UART_IFS 297,10697
#define UART_IFC 298,10728
#define UART_IEN 299,10759
#define UART_IRCTRL 300,10790
#define UART_ROUTE 301,10821
#define SYSTICK_BASE 306,10871
#define SYSTICK_CTRL 307,10906
#define SYSTICK_LOAD 308,10935
#define SYSTICK_VAL 309,10964
#define SYSTICK_CALIB 310,10993
#define SYSTICK_ENABLE 313,11052
#define SYSTICK_TICKINT 314,11125
#define SYSTICK_CLKSOURCE 315,11198
#define SYSTICK_COUNTFLAG 316,11271
#define SCB_BASE 321,11376
#define SCB_ACTLR 322,11412
#define SCB_CPUID 323,11482
#define SCB_CFSR 324,11545
#define SCB_HFSR 325,11624
#define SCB_DFSR 326,11694
#define SCB_MMFAR 327,11765
#define SCB_BFAR 328,11845
#define SCB_AFSR 329,11915
#define WDOG_BASE 333,12010
#define WDOG_CTRL 334,12051
#define WDOG_CMD 335,12086
#define WDOG_SYNCBUSY 336,12121

uTenux/include/tk/sysdepend/app_efm32g/cpuattr.h,56
#define __TK_CPUATTR_H__34,1345
#define TA_GP	40,1438

uTenux/include/tk/sysdepend/app_efm32g/cpudef.h,310
#define __TK_CPUDEF_H__34,1353
typedef struct t_regs 43,1477
	VW	r[r44,1501
	VP	lr;45,1551
} T_REGS;46,1588
typedef struct t_eit 51,1659
    VP	pc;52,1682
    UW	psr;53,1724
    UW	taskmode;54,1767
} T_EIT;55,1805
typedef struct t_cregs 60,1866
	VP	ssp;61,1891
	VP	usp;62,1928
} T_CREGS;63,1974

uTenux/include/tk/sysdepend/app_efm32g/dbgspt_depend.h,128
#define __TK_DBGSPT_DEPEND_H__34,1403
typedef struct td_calinf 43,1530
	VP	ssp;44,1557
	VP	r11;45,1594
} TD_CALINF;46,1637

uTenux/include/tk/sysdepend/app_efm32g/sysdef_depend.h,0

uTenux/include/tk/sysdepend/app_efm32g/syslib_depend.h,313
#define __TK_SYSLIB_DEPEND_H__34,1364
#define DI(53,1814
#define EI(54,1861
#define isDI(55,1903
typedef UINT	INTVEC;62,2046
#define DINTNO(65,2137
Inline void out_w(104,2968
Inline void out_h(108,3031
Inline void out_b(112,3094
Inline UW in_w(117,3158
Inline UH in_h(121,3209
Inline UB in_b(125,3260

uTenux/include/tk/sysdepend/app_lm3s/asm_depend.h,36
#define __TK_ASM_DEPEND_H__34,1343

uTenux/include/tk/sysdepend/app_lm3s/chip_lm3s9b96/sysdef_depend.h,18089
#define __TK_SYSDEF_DEPEND_H__34,1373
#define PSR_N	39,1445
#define PSR_Z	40,1501
#define PSR_C	41,1538
#define PSR_V	42,1576
#define PSR_T	43,1617
#define PMK_D	48,1706
#define PMK_E	49,1755
#define FMK_D	54,1847
#define FMK_E	55,1894
#define CTL_MSP	60,1977
#define CTL_PSP	61,2021
#define CTL_SVC	62,2064
#define CTL_USR	63,2120
#define EI_STACK_TOP 68,2212
#define EI_RESET 69,2282
#define EI_NMI 70,2352
#define EI_HARDFAULT 71,2422
#define EI_MPUFAULT 72,2492
#define EI_BUSFAULT 73,2562
#define EI_USAGEFAULT 74,2632
#define EI_SVC 79,2982
#define EI_DEBUGMON 80,3052
#define EI_PENDSV 82,3192
#define EI_SYSTICK 83,3262
#define FLASH_CTRL_BASE 94,3529
#define FLASH_O_FMA 95,3572
#define FLASH_O_FMD 96,3609
#define FLASH_O_FMC 97,3646
#define FLASH_O_FCRIS 98,3683
#define FLASH_O_FCIM 99,3720
#define FLASH_O_FCMISC 100,3757
#define FLASH_O_FMC2 101,3794
#define FLASH_O_FWBVAL 102,3831
#define FLASH_O_FCTL 103,3868
#define FLASH_O_FWBN 104,3905
#define SYSCTL_BASE 110,3970
#define SYSCTL_O_DID0 111,4010
#define SYSCTL_O_DID1 112,4089
#define SYSCTL_O_DC0 113,4168
#define SYSCTL_O_DC1 114,4247
#define SYSCTL_O_DC2 115,4326
#define SYSCTL_O_DC3 116,4405
#define SYSCTL_O_DC4 117,4484
#define SYSCTL_O_DC5 118,4563
#define SYSCTL_O_DC6 119,4642
#define SYSCTL_O_DC7 120,4721
#define SYSCTL_O_DC8 121,4800
#define SYSCTL_O_PBORCTL 122,4879
#define SYSCTL_O_LDOPCTL 123,4958
#define SYSCTL_O_SRCR0 124,5037
#define SYSCTL_O_SRCR1 125,5116
#define SYSCTL_O_SRCR2 126,5195
#define SYSCTL_O_RIS 127,5274
#define SYSCTL_O_IMC 128,5353
#define SYSCTL_O_MISC 129,5432
#define SYSCTL_O_RESC 130,5511
#define SYSCTL_O_RCC 131,5590
#define SYSCTL_O_PLLCFG 132,5669
#define SYSCTL_O_GPIOHBCTL 133,5748
#define SYSCTL_O_RCC2 134,5827
#define SYSCTL_O_MOSCCTL 135,5906
#define SYSCTL_O_RCGC0 136,5985
#define SYSCTL_O_RCGC1 137,6064
#define SYSCTL_O_RCGC2 138,6143
#define SYSCTL_O_SCGC0 139,6222
#define SYSCTL_O_SCGC1 140,6301
#define SYSCTL_O_SCGC2 141,6380
#define SYSCTL_O_DCGC0 142,6459
#define SYSCTL_O_DCGC1 143,6542
#define SYSCTL_O_DCGC2 144,6625
#define SYSCTL_O_DSLPCLKCFG 145,6708
#define SYSCTL_O_PIOSCCAL 146,6787
#define SYSCTL_O_I2SMCLKCFG 147,6873
#define SYSCTL_O_DC9 148,6952
#define SYSCTL_O_NVMSTAT 149,7031
#define SYSCTL_RIS_MOSCPUPRIS 152,7172
#define SYSCTL_RIS_USBPLLLRIS 153,7257
#define SYSCTL_RIS_PLLLRIS 154,7342
#define SYSCTL_RIS_BORRIS 155,7427
#define SYSCTL_MISC_MOSCPUPMIS 158,7576
#define SYSCTL_MISC_USBPLLLMIS 159,7664
#define SYSCTL_MISC_PLLLMIS 160,7752
#define SYSCTL_MISC_BORMIS 161,7840
#define SYSCTL_RCC_ACG 164,7981
#define SYSCTL_RCC_SYSDIV_M 165,8060
#define SYSCTL_RCC_SYSDIV_2 166,8139
#define SYSCTL_RCC_SYSDIV_3 167,8218
#define SYSCTL_RCC_SYSDIV_4 168,8297
#define SYSCTL_RCC_SYSDIV_5 169,8376
#define SYSCTL_RCC_SYSDIV_6 170,8455
#define SYSCTL_RCC_SYSDIV_7 171,8534
#define SYSCTL_RCC_SYSDIV_8 172,8613
#define SYSCTL_RCC_SYSDIV_9 173,8692
#define SYSCTL_RCC_SYSDIV_10 174,8771
#define SYSCTL_RCC_SYSDIV_11 175,8850
#define SYSCTL_RCC_SYSDIV_12 176,8929
#define SYSCTL_RCC_SYSDIV_13 177,9008
#define SYSCTL_RCC_SYSDIV_14 178,9087
#define SYSCTL_RCC_SYSDIV_15 179,9166
#define SYSCTL_RCC_SYSDIV_16 180,9245
#define SYSCTL_RCC_USESYSDIV 181,9324
#define SYSCTL_RCC_USEPWMDIV 182,9403
#define SYSCTL_RCC_PWMDIV_M 183,9482
#define SYSCTL_RCC_PWMDIV_2 184,9561
#define SYSCTL_RCC_PWMDIV_4 185,9640
#define SYSCTL_RCC_PWMDIV_8 186,9719
#define SYSCTL_RCC_PWMDIV_16 187,9798
#define SYSCTL_RCC_PWMDIV_32 188,9877
#define SYSCTL_RCC_PWMDIV_64 189,9956
#define SYSCTL_RCC_PWRDN 190,10035
#define SYSCTL_RCC_OEN 191,10114
#define SYSCTL_RCC_BYPASS 192,10193
#define SYSCTL_RCC_XTAL_M 193,10272
#define SYSCTL_RCC_XTAL_1MHZ 194,10351
#define SYSCTL_RCC_XTAL_1_84MHZ 195,10430
#define SYSCTL_RCC_XTAL_2MHZ 196,10509
#define SYSCTL_RCC_XTAL_2_45MHZ 197,10588
#define SYSCTL_RCC_XTAL_3_57MHZ 198,10667
#define SYSCTL_RCC_XTAL_3_68MHZ 199,10746
#define SYSCTL_RCC_XTAL_4MHZ 200,10825
#define SYSCTL_RCC_XTAL_4_09MHZ 201,10904
#define SYSCTL_RCC_XTAL_4_91MHZ 202,10983
#define SYSCTL_RCC_XTAL_5MHZ 203,11062
#define SYSCTL_RCC_XTAL_5_12MHZ 204,11141
#define SYSCTL_RCC_XTAL_6MHZ 205,11220
#define SYSCTL_RCC_XTAL_6_14MHZ 206,11299
#define SYSCTL_RCC_XTAL_7_37MHZ 207,11378
#define SYSCTL_RCC_XTAL_8MHZ 208,11457
#define SYSCTL_RCC_XTAL_8_19MHZ 209,11536
#define SYSCTL_RCC_XTAL_10MHZ 210,11615
#define SYSCTL_RCC_XTAL_12MHZ 211,11694
#define SYSCTL_RCC_XTAL_12_2MHZ 212,11773
#define SYSCTL_RCC_XTAL_13_5MHZ 213,11852
#define SYSCTL_RCC_XTAL_14_3MHZ 214,11931
#define SYSCTL_RCC_XTAL_16MHZ 215,12010
#define SYSCTL_RCC_XTAL_16_3MHZ 216,12089
#define SYSCTL_RCC_PLLVER 217,12168
#define SYSCTL_RCC_OSCSRC_M 218,12247
#define SYSCTL_RCC_OSCSRC_MAIN 219,12326
#define SYSCTL_RCC_OSCSRC_INT 220,12405
#define SYSCTL_RCC_OSCSRC_INT4 221,12484
#define SYSCTL_RCC_OSCSRC_30 222,12563
#define SYSCTL_RCC_IOSCVER 223,12642
#define SYSCTL_RCC_MOSCVER 224,12721
#define SYSCTL_RCC_IOSCDIS 225,12800
#define SYSCTL_RCC_MOSCDIS 226,12879
#define SYSCTL_RCC_SYSDIV_S 227,12958
#define SYSCTL_RCC_PWMDIV_S 228,13037
#define SYSCTL_RCC_XTAL_S 229,13116
#define SYSCTL_RCC_OSCSRC_S 230,13195
#define SYSCTL_RCC2_USERCC2 233,13336
#define SYSCTL_RCC2_DIV400 234,13392
#define SYSCTL_RCC2_SYSDIV2_M 236,13520
#define SYSCTL_RCC2_SYSDIV2_2 237,13590
#define SYSCTL_RCC2_SYSDIV2_3 238,13653
#define SYSCTL_RCC2_SYSDIV2_4 239,13716
#define SYSCTL_RCC2_SYSDIV2_5 240,13779
#define SYSCTL_RCC2_SYSDIV2_6 241,13842
#define SYSCTL_RCC2_SYSDIV2_7 242,13905
#define SYSCTL_RCC2_SYSDIV2_8 243,13968
#define SYSCTL_RCC2_SYSDIV2_9 244,14031
#define SYSCTL_RCC2_SYSDIV2_10 245,14094
#define SYSCTL_RCC2_SYSDIV2_11 246,14158
#define SYSCTL_RCC2_SYSDIV2_12 247,14222
#define SYSCTL_RCC2_SYSDIV2_13 248,14286
#define SYSCTL_RCC2_SYSDIV2_14 249,14350
#define SYSCTL_RCC2_SYSDIV2_15 250,14414
#define SYSCTL_RCC2_SYSDIV2_16 251,14478
#define SYSCTL_RCC2_SYSDIV2_17 252,14542
#define SYSCTL_RCC2_SYSDIV2_18 253,14606
#define SYSCTL_RCC2_SYSDIV2_19 254,14670
#define SYSCTL_RCC2_SYSDIV2_20 255,14734
#define SYSCTL_RCC2_SYSDIV2_21 256,14798
#define SYSCTL_RCC2_SYSDIV2_22 257,14862
#define SYSCTL_RCC2_SYSDIV2_23 258,14926
#define SYSCTL_RCC2_SYSDIV2_24 259,14990
#define SYSCTL_RCC2_SYSDIV2_25 260,15054
#define SYSCTL_RCC2_SYSDIV2_26 261,15118
#define SYSCTL_RCC2_SYSDIV2_27 262,15182
#define SYSCTL_RCC2_SYSDIV2_28 263,15246
#define SYSCTL_RCC2_SYSDIV2_29 264,15310
#define SYSCTL_RCC2_SYSDIV2_30 265,15374
#define SYSCTL_RCC2_SYSDIV2_31 266,15438
#define SYSCTL_RCC2_SYSDIV2_32 267,15502
#define SYSCTL_RCC2_SYSDIV2_33 268,15566
#define SYSCTL_RCC2_SYSDIV2_34 269,15630
#define SYSCTL_RCC2_SYSDIV2_35 270,15694
#define SYSCTL_RCC2_SYSDIV2_36 271,15758
#define SYSCTL_RCC2_SYSDIV2_37 272,15822
#define SYSCTL_RCC2_SYSDIV2_38 273,15886
#define SYSCTL_RCC2_SYSDIV2_39 274,15950
#define SYSCTL_RCC2_SYSDIV2_40 275,16014
#define SYSCTL_RCC2_SYSDIV2_41 276,16078
#define SYSCTL_RCC2_SYSDIV2_42 277,16142
#define SYSCTL_RCC2_SYSDIV2_43 278,16206
#define SYSCTL_RCC2_SYSDIV2_44 279,16270
#define SYSCTL_RCC2_SYSDIV2_45 280,16334
#define SYSCTL_RCC2_SYSDIV2_46 281,16398
#define SYSCTL_RCC2_SYSDIV2_47 282,16462
#define SYSCTL_RCC2_SYSDIV2_48 283,16526
#define SYSCTL_RCC2_SYSDIV2_49 284,16590
#define SYSCTL_RCC2_SYSDIV2_50 285,16654
#define SYSCTL_RCC2_SYSDIV2_51 286,16718
#define SYSCTL_RCC2_SYSDIV2_52 287,16782
#define SYSCTL_RCC2_SYSDIV2_53 288,16846
#define SYSCTL_RCC2_SYSDIV2_54 289,16910
#define SYSCTL_RCC2_SYSDIV2_55 290,16974
#define SYSCTL_RCC2_SYSDIV2_56 291,17038
#define SYSCTL_RCC2_SYSDIV2_57 292,17102
#define SYSCTL_RCC2_SYSDIV2_58 293,17166
#define SYSCTL_RCC2_SYSDIV2_59 294,17230
#define SYSCTL_RCC2_SYSDIV2_60 295,17294
#define SYSCTL_RCC2_SYSDIV2_61 296,17358
#define SYSCTL_RCC2_SYSDIV2_62 297,17422
#define SYSCTL_RCC2_SYSDIV2_63 298,17486
#define SYSCTL_RCC2_SYSDIV2_64 299,17550
#define SYSCTL_RCC2_SYSDIV2LSB 300,17614
#define SYSCTL_RCC2_USBPWRDN 301,17688
#define SYSCTL_RCC2_PWRDN2 302,17754
#define SYSCTL_RCC2_BYPASS2 303,17818
#define SYSCTL_RCC2_OSCSRC2_M 304,17878
#define SYSCTL_RCC2_OSCSRC2_MO 305,17945
#define SYSCTL_RCC2_OSCSRC2_IO 306,17997
#define SYSCTL_RCC2_OSCSRC2_IO4 307,18050
#define SYSCTL_RCC2_OSCSRC2_30 308,18105
#define SYSCTL_RCC2_OSCSRC2_419 309,18159
#define SYSCTL_RCC2_OSCSRC2_32 310,18219
#define SYSCTL_RCC2_SYSDIV2_S 311,18277
#define SYSCTL_GPIOHBCTL_PORTJ 314,18376
#define SYSCTL_GPIOHBCTL_PORTH 315,18455
#define SYSCTL_GPIOHBCTL_PORTG 316,18534
#define SYSCTL_GPIOHBCTL_PORTF 317,18613
#define SYSCTL_GPIOHBCTL_PORTE 318,18692
#define SYSCTL_GPIOHBCTL_PORTD 319,18771
#define SYSCTL_GPIOHBCTL_PORTC 320,18850
#define SYSCTL_GPIOHBCTL_PORTB 321,18929
#define SYSCTL_GPIOHBCTL_PORTA 322,19008
#define SYSCTL_RCGC0_WDT1 325,19151
#define SYSCTL_RCGC0_CAN2 326,19230
#define SYSCTL_RCGC0_CAN1 327,19309
#define SYSCTL_RCGC0_CAN0 328,19388
#define SYSCTL_RCGC0_PWM 329,19467
#define SYSCTL_RCGC0_ADC1 330,19546
#define SYSCTL_RCGC0_ADC0 331,19625
#define SYSCTL_RCGC0_ADCSPD_M 332,19704
#define SYSCTL_RCGC0_ADCSPD125K 333,19783
#define SYSCTL_RCGC0_ADCSPD250K 334,19862
#define SYSCTL_RCGC0_ADCSPD500K 335,19941
#define SYSCTL_RCGC0_ADCSPD1M 336,20020
#define SYSCTL_RCGC0_ADC1SPD_M 337,20099
#define SYSCTL_RCGC0_ADC1SPD_125K 338,20178
#define SYSCTL_RCGC0_ADC1SPD_250K 340,20293
#define SYSCTL_RCGC0_ADC1SPD_500K 342,20408
#define SYSCTL_RCGC0_ADC1SPD_1M 344,20523
#define SYSCTL_RCGC0_ADC0SPD_M 345,20602
#define SYSCTL_RCGC0_ADC0SPD_125K 346,20681
#define SYSCTL_RCGC0_ADC0SPD_250K 348,20796
#define SYSCTL_RCGC0_ADC0SPD_500K 350,20911
#define SYSCTL_RCGC0_ADC0SPD_1M 352,21026
#define SYSCTL_RCGC0_HIB 353,21105
#define SYSCTL_RCGC0_WDT0 354,21184
#define SYSCTL_RCGC1_EPI0 357,21327
#define SYSCTL_RCGC1_I2S0 358,21406
#define SYSCTL_RCGC1_COMP2 359,21485
#define SYSCTL_RCGC1_COMP1 360,21564
#define SYSCTL_RCGC1_COMP0 361,21643
#define SYSCTL_RCGC1_TIMER3 362,21722
#define SYSCTL_RCGC1_TIMER2 363,21801
#define SYSCTL_RCGC1_TIMER1 364,21880
#define SYSCTL_RCGC1_TIMER0 365,21959
#define SYSCTL_RCGC1_I2C1 366,22038
#define SYSCTL_RCGC1_I2C0 367,22117
#define SYSCTL_RCGC1_QEI1 368,22196
#define SYSCTL_RCGC1_QEI0 369,22275
#define SYSCTL_RCGC1_SSI1 370,22354
#define SYSCTL_RCGC1_SSI0 371,22433
#define SYSCTL_RCGC1_UART2 372,22512
#define SYSCTL_RCGC1_UART1 373,22591
#define SYSCTL_RCGC1_UART0 374,22670
#define SYSCTL_RCGC2_EPHY0 377,22813
#define SYSCTL_RCGC2_EMAC0 378,22892
#define SYSCTL_RCGC2_USB0 379,22971
#define SYSCTL_RCGC2_UDMA 380,23050
#define SYSCTL_RCGC2_GPIOJ 381,23129
#define SYSCTL_RCGC2_GPIOH 382,23208
#define SYSCTL_RCGC2_GPIOG 383,23287
#define SYSCTL_RCGC2_GPIOF 384,23366
#define SYSCTL_RCGC2_GPIOE 385,23445
#define SYSCTL_RCGC2_GPIOD 386,23524
#define SYSCTL_RCGC2_GPIOC 387,23603
#define SYSCTL_RCGC2_GPIOB 388,23682
#define SYSCTL_RCGC2_GPIOA 389,23761
#define GPIO_PORTA_BASE 394,23872
#define GPIO_PORTB_BASE 395,23953
#define GPIO_PORTC_BASE 396,24034
#define GPIO_PORTD_BASE 397,24115
#define GPIO_PORTE_BASE 398,24196
#define GPIO_PORTF_BASE 399,24277
#define GPIO_PORTG_BASE 400,24358
#define GPIO_PORTH_BASE 401,24439
#define GPIO_PORTJ_BASE 402,24520
#define GPIO_O_DATA 403,24601
#define GPIO_O_DIR 404,24682
#define GPIO_O_IS 405,24763
#define GPIO_O_IBE 406,24844
#define GPIO_O_IEV 407,24925
#define GPIO_O_IM 408,25006
#define GPIO_O_RIS 409,25087
#define GPIO_O_MIS 410,25168
#define GPIO_O_ICR 411,25249
#define GPIO_O_AFSEL 412,25330
#define GPIO_O_DR2R 413,25411
#define GPIO_O_DR4R 414,25492
#define GPIO_O_DR8R 415,25573
#define GPIO_O_ODR 416,25654
#define GPIO_O_PUR 417,25735
#define GPIO_O_PDR 418,25816
#define GPIO_O_SLR 419,25897
#define GPIO_O_DEN 420,25978
#define GPIO_O_LOCK 421,26059
#define GPIO_O_CR 422,26140
#define GPIO_O_AMSEL 423,26221
#define GPIO_O_PCTL 424,26302
#define GPIO_LOCK_M 427,26439
#define GPIO_LOCK_KEY_DD 428,26521
#define GPIO_PCTL_PA0_M 431,26659
#define GPIO_PCTL_PA0_U0RX 432,26738
#define GPIO_PCTL_PA1_M 433,26817
#define GPIO_PCTL_PA1_U0TX 434,26896
#define INT_GPIOA 441,27071
#define INT_GPIOB 442,27133
#define INT_GPIOC 443,27195
#define INT_GPIOD 444,27257
#define INT_GPIOE 445,27319
#define INT_UART0 446,27381
#define INT_UART1 447,27447
#define INT_SSI0 448,27513
#define INT_I2C0 449,27578
#define INT_PWM_FAULT 450,27650
#define INT_PWM0 451,27710
#define INT_PWM1 452,27776
#define INT_PWM2 453,27842
#define INT_QEI0 454,27908
#define INT_ADC0SS0 455,27980
#define INT_ADC0SS1 456,28046
#define INT_ADC0SS2 457,28112
#define INT_ADC0SS3 458,28178
#define INT_WATCHDOG 459,28244
#define INT_TIMER0A 460,28309
#define INT_TIMER0B 461,28378
#define INT_TIMER1A 462,28447
#define INT_TIMER1B 463,28516
#define INT_TIMER2A 464,28585
#define INT_TIMER2B 465,28654
#define INT_COMP0 466,28723
#define INT_COMP1 467,28793
#define INT_COMP2 468,28863
#define INT_SYSCTL 469,28933
#define INT_FLASH 470,29013
#define INT_GPIOF 471,29077
#define INT_GPIOG 472,29139
#define INT_GPIOH 473,29201
#define INT_UART2 474,29263
#define INT_SSI1 475,29329
#define INT_TIMER3A 476,29394
#define INT_TIMER3B 477,29463
#define INT_I2C1 478,29532
#define INT_QEI1 479,29604
#define INT_CAN0 480,29675
#define INT_CAN1 481,29730
#define INT_CAN2 482,29785
#define INT_ETH 483,29840
#define INT_HIBERNATE 484,29899
#define INT_USB0 485,29968
#define INT_PWM3 486,30035
#define INT_UDMA 487,30101
#define INT_UDMAERR 488,30167
#define INT_ADC1SS0 489,30228
#define INT_ADC1SS1 490,30294
#define INT_ADC1SS2 491,30360
#define INT_ADC1SS3 492,30426
#define INT_I2S0 493,30492
#define INT_EPI0 494,30547
#define INT_GPIOJ 495,30602
#define INT_NUMBER 496,30664
#define SWI_SVC	499,30790
#define SWI_RETINT	500,30875
#define SWI_DEBUG	501,30964
#define NVIC_BASE 503,31100
#define NVIC_ICTR 504,31130
#define NVIC_ISER 505,31199
#define NVIC_ICER 506,31271
#define NVIC_ISPR 507,31346
#define NVIC_ICPR 508,31420
#define NVIC_IABR 509,31496
#define NVIC_IPR 510,31569
#define NVIC_ICSR 511,31640
#define NVIC_VTOR 512,31714
#define NVIC_AIRCR 513,31780
#define NVIC_SCR 514,31855
#define NVIC_CCR 515,31915
#define NVIC_SHPR 516,31987
#define NVIC_SHCRS 517,32062
#define NVIC_STIR 518,32137
#define NVIC_ICSR_NMIPENDSET 521,32244
#define NVIC_ICSR_PENDSVSET 522,32285
#define NVIC_ICSR_PENDSVCLR 523,32326
#define NVIC_ICSR_PENDSTSET 524,32367
#define NVIC_ICSR_PENDSTCLR 525,32408
#define NVIC_ICSR_ISRPREEMPT 526,32449
#define NVIC_ICSR_ISRPENDING 527,32490
#define UART0_BASE 532,32547
#define UART_O_DR 533,32588
#define UART_O_RSR 534,32672
#define UART_O_FR 535,32756
#define UART_O_ILPR 536,32840
#define UART_O_IBRD 537,32924
#define UART_O_FBRD 538,33008
#define UART_O_LCRH 539,33092
#define UART_O_CTL 540,33176
#define UART_O_IFLS 541,33260
#define UART_O_IM 542,33344
#define UART_O_RIS 543,33428
#define UART_O_MIS 544,33512
#define UART_O_ICR 545,33596
#define UART_O_DMACTL 546,33680
#define UART_DR_DATA_M 549,33824
#define UART_FR_RI 552,33958
#define UART_FR_TXFE 553,34033
#define UART_FR_RXFF 554,34108
#define UART_FR_TXFF 555,34183
#define UART_FR_RXFE 556,34258
#define UART_FR_BUSY 557,34333
#define UART_FR_DCD 558,34408
#define UART_FR_DSR 559,34483
#define UART_FR_CTS 560,34558
#define UART_IBRD_DIVINT_M 563,34695
#define UART_IBRD_DIVINT_S 564,34770
#define UART_FBRD_DIVFRAC_M 567,34864
#define UART_FBRD_DIVFRAC_S 568,34940
#define UART_LCRH_SPS 571,35034
#define UART_LCRH_WLEN_M 572,35109
#define UART_LCRH_WLEN_5 573,35184
#define UART_LCRH_WLEN_6 574,35259
#define UART_LCRH_WLEN_7 575,35334
#define UART_LCRH_WLEN_8 576,35409
#define UART_LCRH_FEN 577,35484
#define UART_LCRH_STP2 578,35559
#define UART_LCRH_EPS 579,35634
#define UART_LCRH_PEN 580,35709
#define UART_LCRH_BRK 581,35784
#define UART_CTL_CTSEN 584,35921
#define UART_CTL_RTSEN 585,35996
#define UART_CTL_RTS 586,36071
#define UART_CTL_DTR 587,36146
#define UART_CTL_RXE 588,36221
#define UART_CTL_TXE 589,36296
#define UART_CTL_LBE 590,36371
#define UART_CTL_LIN 591,36446
#define UART_CTL_HSE 592,36521
#define UART_CTL_EOT 593,36596
#define UART_CTL_SMART 594,36671
#define UART_CTL_SIRLP 595,36746
#define UART_CTL_SIREN 596,36821
#define UART_CTL_UARTEN 597,36896
#define UART_IM_ALLIM 600,37033
#define UART_IM_LME5IM 601,37108
#define UART_IM_LME1IM 602,37183
#define UART_IM_LMSBIM 603,37258
#define UART_IM_OEIM 604,37333
#define UART_IM_BEIM 605,37408
#define UART_IM_PEIM 606,37483
#define UART_IM_FEIM 607,37558
#define UART_IM_RTIM 608,37633
#define UART_IM_TXIM 609,37708
#define UART_IM_RXIM 610,37783
#define UART_IM_DSRMIM 611,37858
#define UART_IM_DCDMIM 612,37943
#define UART_IM_CTSMIM 613,38028
#define UART_IM_RIMIM 614,38107
#define UART_DMACTL_DMAERR 617,38248
#define UART_DMACTL_TXDMAE 618,38323
#define UART_DMACTL_RXDMAE 619,38398
#define SYSTICK_BASE 623,38491
#define SYSTICK_CTRL 624,38526
#define SYSTICK_LOAD 625,38555
#define SYSTICK_VAL 626,38584
#define SYSTICK_CALIB 627,38613
#define SYSTICK_ENABLE 630,38672
#define SYSTICK_TICKINT 631,38745
#define SYSTICK_CLKSOURCE 632,38818
#define SYSTICK_COUNTFLAG 633,38891
#define SCB_BASE 638,38996
#define SCB_ACTLR 639,39032
#define SCB_CPUID 640,39102
#define SCB_CFSR 641,39165
#define SCB_HFSR 642,39244
#define SCB_DFSR 643,39314
#define SCB_MMFAR 644,39385
#define SCB_BFAR 645,39465
#define SCB_AFSR 646,39535
#define WATCHDOG0_BASE 651,39631
#define WATCHDOG1_BASE 652,39672
#define WDT_O_LOAD 653,39713
#define WDT_O_VALUE 654,39748
#define WDT_O_CTL 655,39783
#define WDT_O_ICR 656,39818
#define WDT_O_RIS 657,39853
#define WDT_O_MIS 658,39888
#define WDT_O_TEST 659,39923
#define WDT_O_LOCK 660,39959
#define WDT_CTL_RESEN 663,40055
#define WDT_CTL_INTEN 664,40128
#define WDT_LOCK_UNLOCK 666,40260
#define WDT_LOCK_M 667,40333

uTenux/include/tk/sysdepend/app_lm3s/cpuattr.h,56
#define __TK_CPUATTR_H__34,1343
#define TA_GP	40,1436

uTenux/include/tk/sysdepend/app_lm3s/cpudef.h,310
#define __TK_CPUDEF_H__34,1351
typedef struct t_regs 43,1475
	VW	r[r44,1499
	VP	lr;45,1549
} T_REGS;46,1586
typedef struct t_eit 51,1657
    VP	pc;52,1680
    UW	psr;53,1722
    UW	taskmode;54,1765
} T_EIT;55,1803
typedef struct t_cregs 60,1864
	VP	ssp;61,1889
	VP	usp;62,1926
} T_CREGS;63,1972

uTenux/include/tk/sysdepend/app_lm3s/dbgspt_depend.h,128
#define __TK_DBGSPT_DEPEND_H__34,1401
typedef struct td_calinf 43,1528
	VP	ssp;44,1555
	VP	r11;45,1592
} TD_CALINF;46,1635

uTenux/include/tk/sysdepend/app_lm3s/sysdef_depend.h,0

uTenux/include/tk/sysdepend/app_lm3s/syslib_depend.h,313
#define __TK_SYSLIB_DEPEND_H__34,1362
#define DI(53,1812
#define EI(54,1859
#define isDI(55,1901
typedef UINT	INTVEC;62,2044
#define DINTNO(65,2135
Inline void out_w(104,2966
Inline void out_h(108,3029
Inline void out_b(112,3092
Inline UW in_w(117,3156
Inline UH in_h(121,3207
Inline UB in_b(125,3258

uTenux/include/tk/sysdepend/app_lm4f/asm_depend.h,36
#define __TK_ASM_DEPEND_H__34,1351

uTenux/include/tk/sysdepend/app_lm4f/chip_lm4f232h5qd/sysdef_depend.h,15907
#define __TK_SYSDEF_DEPEND_H__34,1369
#define PSR_N	39,1441
#define PSR_Z	40,1497
#define PSR_C	41,1534
#define PSR_V	42,1572
#define PSR_T	43,1613
#define PMK_D	48,1702
#define PMK_E	49,1751
#define FMK_D	54,1843
#define FMK_E	55,1890
#define CTL_MSP	60,1973
#define CTL_PSP	61,2017
#define CTL_SVC	62,2060
#define CTL_USR	63,2116
#define EI_STACK_TOP 68,2208
#define EI_RESET 69,2278
#define EI_NMI 70,2348
#define EI_HARDFAULT 71,2418
#define EI_MPUFAULT 72,2488
#define EI_BUSFAULT 73,2558
#define EI_USAGEFAULT 74,2628
#define EI_SVC 79,2978
#define EI_DEBUGMON 80,3048
#define EI_PENDSV 82,3188
#define EI_SYSTICK 83,3258
#define FLASH_BASE 93,3530
#define FLASH_O_FMA 94,3568
#define FLASH_O_FMD 95,3605
#define FLASH_O_FMC 96,3642
#define FLASH_O_FCRIS 97,3679
#define FLASH_O_FCIM 98,3716
#define FLASH_O_FCMISC 99,3753
#define FLASH_O_FMC2 100,3790
#define FLASH_O_FWBVAL 101,3827
#define SYSCTL_BASE 107,3891
#define SYSCTL_O_DID0 108,3928
#define SYSCTL_O_DID1 109,3993
#define SYSCTL_O_DC0 110,4057
#define SYSCTL_O_DC1 111,4120
#define SYSCTL_O_DC2 112,4182
#define SYSCTL_O_DC3 113,4244
#define SYSCTL_O_DC4 114,4306
#define SYSCTL_O_DC5 115,4368
#define SYSCTL_O_DC6 116,4430
#define SYSCTL_O_DC7 117,4492
#define SYSCTL_O_DC8 118,4554
#define SYSCTL_O_PBORCTL 119,4616
#define SYSCTL_O_SRCR0 120,4683
#define SYSCTL_O_SRCR1 121,4752
#define SYSCTL_O_SRCR2 122,4820
#define SYSCTL_O_RIS 123,4888
#define SYSCTL_O_IMC 124,4952
#define SYSCTL_O_MISC 125,5018
#define SYSCTL_O_RESC 126,5095
#define SYSCTL_O_RCC 127,5150
#define SYSCTL_O_GPIOHBCTL 128,5222
#define SYSCTL_O_RCC2 129,5299
#define SYSCTL_O_MOSCCTL 130,5374
#define SYSCTL_O_RCGC0 131,5441
#define SYSCTL_O_RCGC1 132,5525
#define SYSCTL_O_RCGC2 133,5610
#define SYSCTL_O_SCGC0 134,5695
#define SYSCTL_O_SCGC1 135,5781
#define SYSCTL_O_SCGC2 136,5868
#define SYSCTL_O_DCGC0 137,5954
#define SYSCTL_O_DCGC1 138,6047
#define SYSCTL_O_DCGC2 139,6140
#define SYSCTL_O_DSLPCLKCFG 140,6233
#define SYSCTL_O_SYSPROP 141,6310
#define SYSCTL_O_PIOSCCAL 142,6374
#define SYSCTL_O_PIOSCSTAT 143,6461
#define SYSCTL_O_PLLFREQ0 144,6548
#define SYSCTL_O_PLLFREQ1 145,6610
#define SYSCTL_O_PLLSTAT 146,6672
#define SYSCTL_O_DC9 147,6729
#define SYSCTL_O_NVMSTAT 148,6796
#define SYSCTL_RIS_MOSCPUPRIS 151,6936
#define SYSCTL_RIS_USBPLLLRIS 152,7021
#define SYSCTL_RIS_PLLLRIS 153,7106
#define SYSCTL_RIS_BORRIS 154,7191
#define SYSCTL_MISC_MOSCPUPMIS 157,7340
#define SYSCTL_MISC_USBPLLLMIS 158,7428
#define SYSCTL_MISC_PLLLMIS 159,7516
#define SYSCTL_MISC_BORMIS 160,7604
#define SYSCTL_RCC_ACG 163,7745
#define SYSCTL_RCC_SYSDIV_M 164,7824
#define SYSCTL_RCC_SYSDIV_2 165,7903
#define SYSCTL_RCC_SYSDIV_3 166,7982
#define SYSCTL_RCC_SYSDIV_4 167,8061
#define SYSCTL_RCC_SYSDIV_5 168,8140
#define SYSCTL_RCC_SYSDIV_6 169,8219
#define SYSCTL_RCC_SYSDIV_7 170,8298
#define SYSCTL_RCC_SYSDIV_8 171,8377
#define SYSCTL_RCC_SYSDIV_9 172,8456
#define SYSCTL_RCC_SYSDIV_10 173,8535
#define SYSCTL_RCC_SYSDIV_11 174,8614
#define SYSCTL_RCC_SYSDIV_12 175,8693
#define SYSCTL_RCC_SYSDIV_13 176,8772
#define SYSCTL_RCC_SYSDIV_14 177,8851
#define SYSCTL_RCC_SYSDIV_15 178,8930
#define SYSCTL_RCC_SYSDIV_16 179,9009
#define SYSCTL_RCC_USESYSDIV 180,9088
#define SYSCTL_RCC_USEPWMDIV 181,9167
#define SYSCTL_RCC_PWMDIV_M 182,9246
#define SYSCTL_RCC_PWMDIV_2 183,9325
#define SYSCTL_RCC_PWMDIV_4 184,9404
#define SYSCTL_RCC_PWMDIV_8 185,9483
#define SYSCTL_RCC_PWMDIV_16 186,9562
#define SYSCTL_RCC_PWMDIV_32 187,9641
#define SYSCTL_RCC_PWMDIV_64 188,9720
#define SYSCTL_RCC_PWRDN 189,9799
#define SYSCTL_RCC_OEN 190,9878
#define SYSCTL_RCC_BYPASS 191,9957
#define SYSCTL_RCC_XTAL_M 192,10036
#define SYSCTL_RCC_XTAL_1MHZ 193,10115
#define SYSCTL_RCC_XTAL_1_84MHZ 194,10194
#define SYSCTL_RCC_XTAL_2MHZ 195,10273
#define SYSCTL_RCC_XTAL_2_45MHZ 196,10352
#define SYSCTL_RCC_XTAL_3_57MHZ 197,10431
#define SYSCTL_RCC_XTAL_3_68MHZ 198,10510
#define SYSCTL_RCC_XTAL_4MHZ 199,10589
#define SYSCTL_RCC_XTAL_4_09MHZ 200,10668
#define SYSCTL_RCC_XTAL_4_91MHZ 201,10747
#define SYSCTL_RCC_XTAL_5MHZ 202,10826
#define SYSCTL_RCC_XTAL_5_12MHZ 203,10905
#define SYSCTL_RCC_XTAL_6MHZ 204,10984
#define SYSCTL_RCC_XTAL_6_14MHZ 205,11063
#define SYSCTL_RCC_XTAL_7_37MHZ 206,11142
#define SYSCTL_RCC_XTAL_8MHZ 207,11221
#define SYSCTL_RCC_XTAL_8_19MHZ 208,11300
#define SYSCTL_RCC_XTAL_10MHZ 209,11379
#define SYSCTL_RCC_XTAL_12MHZ 210,11458
#define SYSCTL_RCC_XTAL_12_2MHZ 211,11537
#define SYSCTL_RCC_XTAL_13_5MHZ 212,11616
#define SYSCTL_RCC_XTAL_14_3MHZ 213,11695
#define SYSCTL_RCC_XTAL_16MHZ 214,11774
#define SYSCTL_RCC_XTAL_16_3MHZ 215,11853
#define SYSCTL_RCC_PLLVER 216,11932
#define SYSCTL_RCC_OSCSRC_M 217,12011
#define SYSCTL_RCC_OSCSRC_MAIN 218,12090
#define SYSCTL_RCC_OSCSRC_INT 219,12169
#define SYSCTL_RCC_OSCSRC_INT4 220,12248
#define SYSCTL_RCC_OSCSRC_30 221,12327
#define SYSCTL_RCC_IOSCVER 222,12406
#define SYSCTL_RCC_MOSCVER 223,12485
#define SYSCTL_RCC_IOSCDIS 224,12564
#define SYSCTL_RCC_MOSCDIS 225,12643
#define SYSCTL_RCC_SYSDIV_S 226,12722
#define SYSCTL_RCC_PWMDIV_S 227,12801
#define SYSCTL_RCC_XTAL_S 228,12880
#define SYSCTL_RCC_OSCSRC_S 229,12959
#define SYSCTL_RCC2_USERCC2 232,13100
#define SYSCTL_RCC2_DIV400 233,13156
#define SYSCTL_RCC2_SYSDIV2_M 235,13284
#define SYSCTL_RCC2_SYSDIV2_3 236,13354
#define SYSCTL_RCC2_SYSDIV2_5 237,13417
#define SYSCTL_RCC2_SYSDIV2_7 238,13480
#define SYSCTL_RCC2_SYSDIV2_9 239,13543
#define SYSCTL_RCC2_SYSDIV2_11 240,13606
#define SYSCTL_RCC2_SYSDIV2_13 241,13670
#define SYSCTL_RCC2_SYSDIV2LSB 242,13734
#define SYSCTL_RCC2_USBPWRDN 243,13808
#define SYSCTL_RCC2_PWRDN2 244,13874
#define SYSCTL_RCC2_BYPASS2 245,13938
#define SYSCTL_RCC2_OSCSRC2_M 246,13998
#define SYSCTL_RCC2_OSCSRC2_MO 247,14065
#define SYSCTL_RCC2_OSCSRC2_IO 248,14117
#define SYSCTL_RCC2_OSCSRC2_IO4 249,14170
#define SYSCTL_RCC2_OSCSRC2_30 250,14225
#define SYSCTL_RCC2_OSCSRC2_419 251,14279
#define SYSCTL_RCC2_OSCSRC2_32 252,14339
#define SYSCTL_RCC2_SYSDIV2_S 253,14397
#define SYSCTL_RCGC1_EPI0 256,14496
#define SYSCTL_RCGC1_I2S0 257,14575
#define SYSCTL_RCGC1_COMP2 258,14654
#define SYSCTL_RCGC1_COMP1 259,14733
#define SYSCTL_RCGC1_COMP0 260,14812
#define SYSCTL_RCGC1_TIMER3 261,14891
#define SYSCTL_RCGC1_TIMER2 262,14970
#define SYSCTL_RCGC1_TIMER1 263,15049
#define SYSCTL_RCGC1_TIMER0 264,15128
#define SYSCTL_RCGC1_I2C1 265,15207
#define SYSCTL_RCGC1_I2C0 266,15286
#define SYSCTL_RCGC1_QEI1 267,15365
#define SYSCTL_RCGC1_QEI0 268,15444
#define SYSCTL_RCGC1_SSI1 269,15523
#define SYSCTL_RCGC1_SSI0 270,15602
#define SYSCTL_RCGC1_UART2 271,15681
#define SYSCTL_RCGC1_UART1 272,15760
#define SYSCTL_RCGC1_UART0 273,15839
#define SYSCTL_RCGC2_EPHY0 276,15982
#define SYSCTL_RCGC2_EMAC0 277,16061
#define SYSCTL_RCGC2_USB0 278,16140
#define SYSCTL_RCGC2_UDMA 279,16219
#define SYSCTL_RCGC2_GPIOJ 280,16298
#define SYSCTL_RCGC2_GPIOH 281,16377
#define SYSCTL_RCGC2_GPIOG 282,16456
#define SYSCTL_RCGC2_GPIOF 283,16535
#define SYSCTL_RCGC2_GPIOE 284,16614
#define SYSCTL_RCGC2_GPIOD 285,16693
#define SYSCTL_RCGC2_GPIOC 286,16772
#define SYSCTL_RCGC2_GPIOB 287,16851
#define SYSCTL_RCGC2_GPIOA 288,16930
#define GPIO_PORTA_BASE 293,17033
#define GPIO_PORTB_BASE 294,17114
#define GPIO_PORTC_BASE 295,17195
#define GPIO_PORTD_BASE 296,17276
#define GPIO_PORTE_BASE 297,17357
#define GPIO_PORTF_BASE 298,17438
#define GPIO_PORTG_BASE 299,17519
#define GPIO_PORTH_BASE 300,17600
#define GPIO_PORTJ_BASE 301,17681
#define GPIO_O_DATA 303,17763
#define GPIO_O_DIR 304,17844
#define GPIO_O_IS 305,17925
#define GPIO_O_IBE 306,18006
#define GPIO_O_IEV 307,18087
#define GPIO_O_IM 308,18168
#define GPIO_O_RIS 309,18249
#define GPIO_O_MIS 310,18330
#define GPIO_O_ICR 311,18411
#define GPIO_O_AFSEL 312,18492
#define GPIO_O_DR2R 313,18573
#define GPIO_O_DR4R 314,18654
#define GPIO_O_DR8R 315,18735
#define GPIO_O_ODR 316,18816
#define GPIO_O_PUR 317,18897
#define GPIO_O_PDR 318,18978
#define GPIO_O_SLR 319,19059
#define GPIO_O_DEN 320,19140
#define GPIO_O_LOCK 321,19221
#define GPIO_O_CR 322,19302
#define GPIO_O_AMSEL 323,19383
#define GPIO_O_PCTL 324,19464
#define GPIO_O_ADDCCTL 325,19545
#define GPIO_O_DMACTL 326,19626
#define GPIO_O_OSI 327,19707
#define GPIO_LOCK_M 330,19844
#define GPIO_LOCK_UL 331,19927
#define GPIO_PCTL_PA0_M 334,20069
#define GPIO_PCTL_PA0_U0RX 335,20148
#define GPIO_PCTL_PA1_M 336,20227
#define GPIO_PCTL_PA1_U0TX 337,20306
#define INT_GPIOA	344,20481
#define INT_GPIOB	345,20524
#define INT_GPIOC	346,20567
#define INT_GPIOD	347,20610
#define INT_GPIOE	348,20653
#define INT_UART0	349,20696
#define INT_UART1	350,20734
#define INT_SSI0	351,20772
#define INT_I2C0	352,20808
#define INT_PWM0 353,20844
#define INT_PWM0 354,20890
#define INT_PWM1	355,20937
#define INT_PWM2	356,20983
#define INT_QEI0	357,21029
#define INT_ADC0SS0	358,21066
#define INT_ADC1SS1	359,21115
#define INT_ADC2SS2	360,21164
#define INT_ADC3SS3	361,21213
#define INT_WATCHDOG	362,21262
#define INT_Timer0A	363,21317
#define INT_Timer0B	364,21368
#define INT_Timer1A	365,21419
#define INT_Timer1B	366,21470
#define INT_Timer2A	367,21521
#define INT_Timer2B	368,21572
#define INT_Analog0	369,21623
#define INT_Analog1	370,21678
#define INT_Analog2	371,21730
#define INT_SYSCTL	372,21785
#define INT_FLASH	373,21832
#define INT_GPIOF	374,21901
#define INT_GPIOG	375,21945
#define INT_GPIOH	376,21989
#define INT_UART2	377,22033
#define INT_SSI1	378,22072
#define INT_Timer3A	379,22109
#define INT_Timer3B	380,22160
#define INT_I2C1	381,22211
#define INT_QEI1	382,22248
#define INT_CAN0	383,22285
#define INT_CAN1	384,22322
#define INT_HIBERNATE	386,22380
#define INT_USB	387,22432
#define INT_PWM3	388,22469
#define INT_UDMA	389,22515
#define INT_UDMAERR	390,22560
#define INT_ADC1SS0	391,22606
#define INT_ADC1SS1	392,22655
#define INT_ADC1SS2	393,22704
#define INT_ADC1SS3	394,22753
#define INT_GPIOJ	396,22823
#define INT_GPIOK	397,22867
#define INT_GPIOL	398,22911
#define INT_SSI2	399,22955
#define INT_SSI3	400,22992
#define INT_UART3	401,23029
#define INT_UART4	402,23068
#define INT_UART5	403,23107
#define INT_UART6	404,23146
#define INT_UART7	405,23185
#define INT_I2C2	407,23245
#define INT_I2C3	408,23282
#define INT_Timer4A	409,23319
#define INT_Timer4B	410,23370
#define INT_Timer5A	412,23442
#define INT_Timer5B	413,23493
#define INT_DTimer0A	414,23544
#define INT_DTimer0B	415,23595
#define INT_DTimer1A	416,23646
#define INT_DTimer1B	417,23697
#define INT_DTimer2A	418,23748
#define INT_DTimer2B	419,23799
#define INT_DTimer3A	420,23850
#define INT_DTimer3B	421,23902
#define INT_DTimer4A	422,23954
#define INT_DTimer4B	423,24006
#define INT_DTimer5A	424,24058
#define INT_DTimer5B	425,24110
#define INT_SYSEXC	426,24162
#define INT_I2C4	428,24244
#define INT_I2C5	429,24282
#define INT_GPIOM	430,24320
#define INT_GPION	431,24365
#define INT_GPIOP 433,24433
#define INT_GPIOP1	434,24492
#define INT_GPIOP2	435,24538
#define INT_GPIOP3	436,24584
#define INT_GPIOP4	437,24630
#define INT_GPIOP5	438,24676
#define INT_GPIOP6	439,24722
#define INT_GPIOP7	440,24768
#define INT_PWM1GEN0	442,24837
#define INT_PWM1GEN1	443,24887
#define INT_PWM1GEN2	444,24937
#define INT_PWM1GEN3	445,24987
#define INT_PWM1_FAULT	446,25037
#define INT_NUMBER 447,25085
#define SWI_SVC	450,25196
#define SWI_RETINT	451,25282
#define SWI_DEBUG	452,25372
#define NVIC_BASE 455,25510
#define NVIC_ICTR 456,25540
#define NVIC_ISER 457,25609
#define NVIC_ICER 458,25681
#define NVIC_ISPR 459,25756
#define NVIC_ICPR 460,25830
#define NVIC_IABR 461,25906
#define NVIC_IPR 462,25979
#define NVIC_ICSR 463,26050
#define NVIC_VTOR 464,26124
#define NVIC_AIRCR 465,26190
#define NVIC_SCR 466,26265
#define NVIC_CCR 467,26325
#define NVIC_SHPR 468,26397
#define NVIC_SHCRS 469,26472
#define NVIC_STIR 470,26547
#define NVIC_ICSR_NMIPENDSET 473,26654
#define NVIC_ICSR_PENDSVSET 474,26695
#define NVIC_ICSR_PENDSVCLR 475,26736
#define NVIC_ICSR_PENDSTSET 476,26777
#define NVIC_ICSR_PENDSTCLR 477,26818
#define NVIC_ICSR_ISRPREEMPT 478,26859
#define NVIC_ICSR_ISRPENDING 479,26900
#define UART0_BASE 489,26983
#define UART_O_DR 490,27020
#define UART_O_RSR 491,27069
#define UART_O_FR 492,27139
#define UART_O_ILPR 493,27188
#define UART_O_IBRD 494,27256
#define UART_O_FBRD 495,27326
#define UART_O_LCRH 496,27399
#define UART_O_CTL 497,27455
#define UART_O_IFLS 498,27507
#define UART_O_IM 499,27579
#define UART_O_RIS 500,27638
#define UART_O_MIS 501,27702
#define UART_O_ICR 502,27769
#define UART_O_DMACTL 503,27829
#define UART_O_LCTL 504,27884
#define UART_O_LSS 505,27939
#define UART_O_LTIM 506,27997
#define UART_O_9BITADDR 507,28051
#define UART_O_9BITAMASK 508,28113
#define UART_O_PP 509,28180
#define UART_O_CC 510,28246
#define UART_DR_DATA_M 512,28368
#define UART_FR_RI 515,28502
#define UART_FR_TXFE 516,28577
#define UART_FR_RXFF 517,28652
#define UART_FR_TXFF 518,28727
#define UART_FR_RXFE 519,28802
#define UART_FR_BUSY 520,28877
#define UART_FR_DCD 521,28952
#define UART_FR_DSR 522,29027
#define UART_FR_CTS 523,29102
#define UART_IBRD_DIVINT_M 526,29239
#define UART_IBRD_DIVINT_S 527,29314
#define UART_FBRD_DIVFRAC_M 530,29408
#define UART_FBRD_DIVFRAC_S 531,29484
#define UART_LCRH_SPS 534,29578
#define UART_LCRH_WLEN_M 535,29653
#define UART_LCRH_WLEN_5 536,29728
#define UART_LCRH_WLEN_6 537,29803
#define UART_LCRH_WLEN_7 538,29878
#define UART_LCRH_WLEN_8 539,29953
#define UART_LCRH_FEN 540,30028
#define UART_LCRH_STP2 541,30103
#define UART_LCRH_EPS 542,30178
#define UART_LCRH_PEN 543,30253
#define UART_LCRH_BRK 544,30328
#define UART_CTL_CTSEN 547,30465
#define UART_CTL_RTSEN 548,30540
#define UART_CTL_RTS 549,30615
#define UART_CTL_DTR 550,30690
#define UART_CTL_RXE 551,30765
#define UART_CTL_TXE 552,30840
#define UART_CTL_LBE 553,30915
#define UART_CTL_LIN 554,30990
#define UART_CTL_HSE 555,31065
#define UART_CTL_EOT 556,31140
#define UART_CTL_SMART 557,31215
#define UART_CTL_SIRLP 558,31290
#define UART_CTL_SIREN 559,31365
#define UART_CTL_UARTEN 560,31440
#define UART_IM_ALLIM 563,31577
#define UART_IM_LME5IM 564,31652
#define UART_IM_LME1IM 565,31727
#define UART_IM_LMSBIM 566,31802
#define UART_IM_OEIM 567,31877
#define UART_IM_BEIM 568,31952
#define UART_IM_PEIM 569,32027
#define UART_IM_FEIM 570,32102
#define UART_IM_RTIM 571,32177
#define UART_IM_TXIM 572,32252
#define UART_IM_RXIM 573,32327
#define UART_IM_DSRMIM 574,32402
#define UART_IM_DCDMIM 575,32487
#define UART_IM_CTSMIM 576,32572
#define UART_IM_RIMIM 577,32651
#define UART_DMACTL_DMAERR 580,32792
#define UART_DMACTL_TXDMAE 581,32867
#define UART_DMACTL_RXDMAE 582,32942
#define SYSTICK_BASE 588,33029
#define SYSTICK_CTRL 589,33064
#define SYSTICK_LOAD 590,33093
#define SYSTICK_VAL 591,33122
#define SYSTICK_CALIB 592,33151
#define SYSTICK_ENABLE 595,33210
#define SYSTICK_TICKINT 596,33283
#define SYSTICK_CLKSOURCE 597,33356
#define SYSTICK_COUNTFLAG 598,33429
#define SCB_BASE 603,33534
#define SCB_ACTLR 604,33570
#define SCB_CPUID 605,33640
#define SCB_CFSR 606,33703
#define SCB_HFSR 607,33782
#define SCB_DFSR 608,33852
#define SCB_MMFAR 609,33923
#define SCB_BFAR 610,34003
#define SCB_AFSR 611,34073
#define WATCHDOG0_BASE 616,34169
#define WATCHDOG1_BASE 617,34210
#define WDT_O_LOAD 619,34252
#define WDT_O_VALUE 620,34307
#define WDT_O_CTL 621,34363
#define WDT_O_ICR 622,34421
#define WDT_O_RIS 623,34487
#define WDT_O_MIS 624,34558
#define WDT_O_TEST 625,34632
#define WDT_O_LOCK 626,34687
#define WDT_CTL_RESEN 629,34802
#define WDT_CTL_INTEN 630,34875
#define WDT_LOCK_UL 632,35007
#define WDT_LOCK_M 633,35080

uTenux/include/tk/sysdepend/app_lm4f/cpuattr.h,56
#define __TK_CPUATTR_H__34,1348
#define TA_GP	40,1441

uTenux/include/tk/sysdepend/app_lm4f/cpudef.h,310
#define __TK_CPUDEF_H__34,1352
typedef struct t_regs 43,1476
	VW	r[r44,1500
	VP	lr;45,1550
} T_REGS;46,1587
typedef struct t_eit 51,1658
    VP	pc;52,1681
    UW	psr;53,1723
    UW	taskmode;54,1766
} T_EIT;55,1804
typedef struct t_cregs 60,1865
	VP	ssp;61,1890
	VP	usp;62,1927
} T_CREGS;63,1973

uTenux/include/tk/sysdepend/app_lm4f/dbgspt_depend.h,128
#define __TK_DBGSPT_DEPEND_H__34,1406
typedef struct td_calinf 43,1533
	VP	ssp;44,1560
	VP	r11;45,1597
} TD_CALINF;46,1640

uTenux/include/tk/sysdepend/app_lm4f/sysdef_depend.h,0

uTenux/include/tk/sysdepend/app_lm4f/syslib_depend.h,313
#define __TK_SYSLIB_DEPEND_H__34,1367
#define DI(53,1817
#define EI(54,1864
#define isDI(55,1906
typedef UINT	INTVEC;62,2049
#define DINTNO(65,2140
Inline void out_w(104,2971
Inline void out_h(108,3034
Inline void out_b(112,3097
Inline UW in_w(117,3161
Inline UH in_h(121,3212
Inline UB in_b(125,3263

uTenux/include/tk/sysdepend/app_lpc17/asm_depend.h,36
#define __TK_ASM_DEPEND_H__34,1350

uTenux/include/tk/sysdepend/app_lpc17/chip_lpc1766/sysdef_depend.h,5572
#define __TK_SYSDEF_DEPEND_H__34,1376
#define PSR_N	39,1448
#define PSR_Z	40,1504
#define PSR_C	41,1541
#define PSR_V	42,1579
#define PSR_T	43,1620
#define PMK_D	48,1709
#define PMK_E	49,1758
#define FMK_D	54,1850
#define FMK_E	55,1897
#define CTL_MSP	60,1980
#define CTL_PSP	61,2024
#define CTL_SVC	62,2067
#define CTL_USR	63,2123
#define EI_STACK_TOP 68,2215
#define EI_RESET 69,2285
#define EI_NMI 70,2355
#define EI_HARDFAULT 71,2425
#define EI_MPUFAULT 72,2495
#define EI_BUSFAULT 73,2565
#define EI_USAGEFAULT 74,2635
#define EI_SVC 79,2985
#define EI_DEBUGMON 80,3055
#define EI_PENDSV 82,3195
#define EI_SYSTICK 83,3265
#define FAC_BASE 88,3376
#define FAC_FLASHCFG 89,3416
#define FAC_FLASHCFG_VAL 90,3450
#define SC_BASE 95,3516
#define SC_SCS 96,3554
#define CPC_BASE 101,3669
#define CPC_PLL0CON 102,3707
#define CPC_PLL0CFG 103,3740
#define CPC_PLL0STAT 104,3773
#define CPC_PLL0FEED 105,3806
#define CPC_PLL1CON 107,3854
#define CPC_PLL1CFG 108,3887
#define CPC_PLL1STAT 109,3920
#define CPC_PLL1FEED 110,3953
#define CPC_PCON 112,4001
#define CPC_PCONP 113,4034
#define CPC_CCLKCFG 115,4082
#define CPC_USBCLKCFG 116,4115
#define CPC_CLKSRCSEL 117,4148
#define CPC_PCLKSEL0 119,4196
#define CPC_PCLKSEL1 120,4229
#define CPC_CLKOUTCFG 122,4277
#define PCB_BASE 128,4359
#define GPIO0_BASE 129,4427
#define GPIO1_BASE 130,4465
#define GPIO2_BASE 131,4503
#define GPIO3_BASE 132,4541
#define GPIO4_BASE 133,4579
#define PCB_PINSEL0 134,4617
#define PCB_PINSEL1 135,4649
#define PCB_PINSEL2 136,4681
#define PCB_PINSEL3 137,4713
#define PCB_PINSEL4 138,4745
#define PCB_PINSEL5 139,4777
#define PCB_PINSEL6 140,4809
#define PCB_PINSEL7 141,4841
#define PCB_PINSEL8 142,4873
#define PCB_PINSEL9 143,4905
#define PCB_PINSEL10 144,4937
#define PCB_PINMODE0 145,4969
#define PCB_PINMODE1 146,5001
#define PCB_PINMODE2 147,5033
#define PCB_PINMODE3 148,5065
#define PCB_PINMODE4 149,5097
#define PCB_PINMODE5 150,5129
#define PCB_PINMODE6 151,5161
#define PCB_PINMODE7 152,5193
#define PCB_PINMODE8 153,5225
#define PCB_PINMODE9 154,5257
#define PCB_PINMODE_OD0 155,5289
#define PCB_PINMODE_OD1 156,5321
#define PCB_PINMODE_OD2 157,5353
#define PCB_PINMODE_OD3 158,5385
#define PCB_PINMODE_OD4 159,5417
#define PCB_I2CPADCFG 160,5449
#define GPIO_FIODIR 161,5481
#define GPIO_FIOMASK 162,5513
#define GPIO_FIOPIN 163,5545
#define GPIO_FIOSET 164,5577
#define GPIO_FIOCLR 165,5609
#define PI_WDT 172,5726
#define PI_TIMER0 173,5798
#define PI_TIMER1 175,5935
#define PI_TIMER2 177,6077
#define PI_TIMER3 179,6186
#define PI_UART0 181,6295
#define PI_UART1 187,6719
#define PI_UART2 194,7206
#define PI_UART3 200,7630
#define PI_PWM1 206,8054
#define PI_I2C0 208,8181
#define PI_I2C1 209,8244
#define PI_I2C2 210,8307
#define PI_SPI 211,8370
#define PI_SSP0 213,8501
#define PI_SSP1 217,8763
#define PI_PLL0 221,9025
#define PI_RTC 222,9089
#define PI_EINT0 224,9218
#define PI_EINT1 225,9292
#define PI_EINT2 226,9366
#define PI_EINT3 227,9440
#define PI_ADC 229,9607
#define PI_BOD 230,9684
#define PI_USB 231,9746
#define PI_CAN 234,9921
#define PI_DMA 239,10181
#define PI_I2S 241,10322
#define PI_ENET 244,10471
#define PI_RIT 254,11009
#define PI_MCPWM 255,11061
#define PI_QEI 259,11265
#define PI_PLL1 272,11936
#define PI_USB 273,12000
#define PI_CAN 274,12058
#define PI_INT_NUMBER 275,12122
#define SWI_SVC	279,12245
#define SWI_RETINT	280,12331
#define SWI_DEBUG	281,12419
#define NVIC_BASE 284,12554
#define NVIC_ICTR 285,12584
#define NVIC_ISER 286,12653
#define NVIC_ICER 287,12725
#define NVIC_ISPR 288,12800
#define NVIC_ICPR 289,12874
#define NVIC_IABR 290,12950
#define NVIC_IPR 291,13023
#define NVIC_ICSR 292,13094
#define NVIC_VTOR 293,13168
#define NVIC_AIRCR 294,13234
#define NVIC_SCR 295,13309
#define NVIC_CCR 296,13369
#define NVIC_SHPR 297,13441
#define NVIC_SHCRS 298,13516
#define NVIC_STIR 299,13591
#define NVIC_ICSR_NMIPENDSET 302,13698
#define NVIC_ICSR_PENDSVSET 303,13739
#define NVIC_ICSR_PENDSVCLR 304,13780
#define NVIC_ICSR_PENDSTSET 305,13821
#define NVIC_ICSR_PENDSTCLR 306,13862
#define NVIC_ICSR_ISRPREEMPT 307,13903
#define NVIC_ICSR_ISRPENDING 308,13944
#define UART1_BASE 313,14001
#define UART_U1RBR 314,14040
#define UART_U1THR 315,14129
#define UART_U1DLL 316,14218
#define UART_U1DLM 317,14307
#define UART_U1IER 318,14396
#define UART_U1IIR 319,14485
#define UART_U1FCR 320,14574
#define UART_U1LCR 321,14663
#define UART_U1MCR 322,14752
#define UART_U1LSR 323,14841
#define UART_U1MSR 324,14930
#define UART_U1SCR 325,15019
#define UART_U1ACR 326,15108
#define UART_U1FDR 327,15197
#define UART_U1TER 328,15286
#define UART_U1RS485CTRL 329,15375
#define UART_U1ADRMATCH 330,15464
#define UART_U1RS485Dly 331,15553
#define SYSTICK_BASE 337,15662
#define SYSTICK_CTRL 338,15697
#define SYSTICK_LOAD 339,15726
#define SYSTICK_VAL 340,15755
#define SYSTICK_CALIB 341,15784
#define SYSTICK_ENABLE 344,15843
#define SYSTICK_TICKINT 345,15916
#define SYSTICK_CLKSOURCE 346,15989
#define SYSTICK_COUNTFLAG 347,16062
#define SCB_BASE 352,16167
#define SCB_ACTLR 353,16203
#define SCB_CPUID 354,16273
#define SCB_CFSR 355,16336
#define SCB_HFSR 356,16415
#define SCB_DFSR 357,16485
#define SCB_MMFAR 358,16556
#define SCB_BFAR 359,16636
#define SCB_AFSR 360,16706
#define WDT_BASE 366,16803
#define WDT_WDMOD 367,16838
#define WDT_WDTC 368,16867
#define WDT_WDFEED 369,16896
#define WDT_WDTV 370,16925
#define WDT_WDCLDSEL 371,16954

uTenux/include/tk/sysdepend/app_lpc17/chip_lpc1788/sysdef_depend.h,7807
#define __TK_SYSDEF_DEPEND_H__34,1373
#define PSR_N	39,1445
#define PSR_Z	40,1501
#define PSR_C	41,1538
#define PSR_V	42,1576
#define PSR_T	43,1617
#define PMK_D	48,1706
#define PMK_E	49,1755
#define FMK_D	54,1847
#define FMK_E	55,1894
#define CTL_MSP	60,1977
#define CTL_PSP	61,2021
#define CTL_SVC	62,2064
#define CTL_USR	63,2120
#define EI_STACK_TOP 68,2212
#define EI_RESET 69,2282
#define EI_NMI 70,2352
#define EI_HARDFAULT 71,2422
#define EI_MPUFAULT 72,2492
#define EI_BUSFAULT 73,2562
#define EI_USAGEFAULT 74,2632
#define EI_SVC 79,2982
#define EI_DEBUGMON 80,3052
#define EI_PENDSV 82,3192
#define EI_SYSTICK 83,3262
#define FAC_BASE 88,3373
#define FAC_FLASHCFG 89,3413
#define FAC_FLASHCFG_VAL 90,3447
#define SC_BASE 97,3515
#define SC_SCS 98,3553
#define CPC_BASE 103,3668
#define CPC_PLL0CON 104,3706
#define CPC_PLL0CFG 105,3739
#define CPC_PLL0STAT 106,3772
#define CPC_PLL0FEED 107,3805
#define CPC_PLL1CON 109,3853
#define CPC_PLL1CFG 110,3886
#define CPC_PLL1STAT 111,3919
#define CPC_PLL1FEED 112,3952
#define CPC_PCON 114,4000
#define CPC_PCONP 115,4033
#define CPC_EMCCLKSEL 117,4081
#define CPC_CCLKSEL 118,4114
#define CPC_USBCLKSEL 119,4147
#define CPC_CLKSRCSEL 120,4180
#define CPC_PCLKSEL 122,4228
#define CPC_CLKOUTCFG 124,4276
#define CPC_USBCLKSEL_VAL 126,4310
#define CPC_EMCCLKSEL_VAL 127,4360
#define CPC_PCLKSEL_VAL 128,4398
#define PCB_BASE 133,4484
#define GPIO0_BASE 134,4552
#define GPIO1_BASE 135,4590
#define GPIO2_BASE 136,4628
#define GPIO3_BASE 137,4666
#define GPIO4_BASE 138,4704
#define PCB_PINSEL0 139,4742
#define PCB_PINSEL1 140,4774
#define PCB_PINSEL2 141,4806
#define PCB_PINSEL3 142,4838
#define PCB_PINSEL4 143,4870
#define PCB_PINSEL5 144,4902
#define PCB_PINSEL6 145,4934
#define PCB_PINSEL7 146,4966
#define PCB_PINSEL8 147,4998
#define PCB_PINSEL9 148,5030
#define PCB_PINSEL10 149,5062
#define PCB_PINMODE0 150,5094
#define PCB_PINMODE1 151,5126
#define PCB_PINMODE2 152,5158
#define PCB_PINMODE3 153,5190
#define PCB_PINMODE4 154,5222
#define PCB_PINMODE5 155,5254
#define PCB_PINMODE6 156,5286
#define PCB_PINMODE7 157,5318
#define PCB_PINMODE8 158,5350
#define PCB_PINMODE9 159,5382
#define PCB_PINMODE_OD0 160,5414
#define PCB_PINMODE_OD1 161,5446
#define PCB_PINMODE_OD2 162,5478
#define PCB_PINMODE_OD3 163,5510
#define PCB_PINMODE_OD4 164,5542
#define PCB_I2CPADCFG 165,5574
#define GPIO_FIODIR 166,5606
#define GPIO_FIOMASK 167,5638
#define GPIO_FIOPIN 168,5670
#define GPIO_FIOSET 169,5702
#define GPIO_FIOCLR 170,5734
#define IOCONP0_BASE 176,5791
#define IOCONP1_BASE 177,5829
#define IOCONP2_BASE 178,5867
#define IOCONP3_BASE 179,5905
#define IOCONP4_BASE 180,5943
#define IOCONP5_BASE 181,5981
#define IOCONP_00 182,6019
#define IOCONP_01 183,6051
#define IOCONP_02 184,6083
#define IOCONP_03 185,6115
#define IOCONP_04 186,6147
#define IOCONP_05 187,6179
#define IOCONP_06 188,6211
#define IOCONP_07 189,6243
#define IOCONP_08 190,6275
#define IOCONP_09 191,6307
#define IOCONP_10 192,6339
#define IOCONP_11 193,6371
#define IOCONP_12 194,6403
#define IOCONP_13 195,6435
#define IOCONP_14 196,6467
#define IOCONP_15 197,6499
#define IOCONP_16 198,6531
#define IOCONP_17 199,6563
#define IOCONP_18 200,6595
#define IOCONP_19 201,6627
#define IOCONP_20 202,6659
#define IOCONP_21 203,6691
#define IOCONP_22 204,6723
#define IOCONP_23 205,6755
#define IOCONP_24 206,6787
#define IOCONP_25 207,6819
#define IOCONP_26 208,6851
#define IOCONP_27 209,6883
#define IOCONP_28 210,6915
#define IOCONP_29 211,6947
#define IOCONP_30 212,6979
#define IOCONP_31 213,7011
#define PI_WDT 221,7129
#define PI_TIMER0 222,7217
#define PI_TIMER1 223,7305
#define PI_TIMER2 224,7393
#define PI_TIMER3 225,7481
#define PI_UART0 226,7569
#define PI_UART1 227,7657
#define PI_UART2 228,7745
#define PI_UART3 229,7833
#define PI_PWM1 230,7921
#define PI_I2C0 231,8009
#define PI_I2C1 232,8097
#define PI_I2C2 233,8185
#define PI_Reserved0 234,8273
#define PI_SSP0 235,8361
#define PI_SSP1 236,8449
#define PI_PLL0 237,8537
#define PI_RTC 238,8625
#define PI_EINT0 239,8713
#define PI_EINT1 240,8801
#define PI_EINT2 241,8889
#define PI_EINT3 242,8977
#define PI_ADC 243,9065
#define PI_BOD 244,9153
#define PI_USB 245,9241
#define PI_CAN 246,9329
#define PI_DMA 247,9417
#define PI_I2S 248,9505
#define PI_ENET 249,9593
#define PI_MCI 250,9681
#define PI_MCPWM 251,9769
#define PI_QEI 252,9857
#define PI_PLL1 253,9945
#define PI_USBActivity 254,10033
#define PI_CANActivity 255,10121
#define PI_UART4 256,10209
#define PI_SSP2 257,10297
#define PI_LCD 258,10385
#define PI_GPIO 259,10473
#define PI_PWM0 260,10561
#define PI_EEPROM 261,10649
#define PI_INT_NUMBER 262,10737
#define SWI_SVC	265,10863
#define SWI_RETINT	266,10946
#define SWI_DEBUG	267,11033
#define NVIC_BASE 270,11149
#define NVIC_ICTR 271,11179
#define NVIC_ISER 272,11248
#define NVIC_ICER 273,11320
#define NVIC_ISPR 274,11395
#define NVIC_ICPR 275,11469
#define NVIC_IABR 276,11545
#define NVIC_IPR 277,11618
#define NVIC_ICSR 278,11689
#define NVIC_VTOR 279,11763
#define NVIC_AIRCR 280,11829
#define NVIC_SCR 281,11904
#define NVIC_CCR 282,11964
#define NVIC_SHPR 283,12036
#define NVIC_SHCRS 284,12111
#define NVIC_STIR 285,12186
#define NVIC_ICSR_NMIPENDSET 288,12293
#define NVIC_ICSR_PENDSVSET 289,12334
#define NVIC_ICSR_PENDSVCLR 290,12375
#define NVIC_ICSR_PENDSTSET 291,12416
#define NVIC_ICSR_PENDSTCLR 292,12457
#define NVIC_ICSR_ISRPREEMPT 293,12498
#define NVIC_ICSR_ISRPENDING 294,12539
#define UART0_BASE 299,12596
#define UART1_BASE 300,12633
#define UART2_BASE 301,12670
#define UART3_BASE 302,12707
#define UART4_BASE 303,12744
#define UART_RBR 304,12781
#define UART_THR 305,12868
#define UART_DLL 306,12955
#define UART_DLM 307,13042
#define UART_IER 308,13129
#define UART_IIR 309,13216
#define UART_FCR 310,13303
#define UART_LCR 311,13390
#define UART_MCR 312,13477
#define UART_LSR 313,13564
#define UART_MSR 314,13651
#define UART_SCR 315,13738
#define UART_ACR 316,13825
#define UART_FDR 317,13912
#define UART_TER 318,13999
#define UART_RS485CTRL 319,14086
#define UART_ADRMATCH 320,14173
#define UART_RS485Dly 321,14260
#define SYSTICK_BASE 327,14367
#define SYSTICK_CTRL 328,14402
#define SYSTICK_LOAD 329,14431
#define SYSTICK_VAL 330,14460
#define SYSTICK_CALIB 331,14489
#define SYSTICK_ENABLE 334,14548
#define SYSTICK_TICKINT 335,14621
#define SYSTICK_CLKSOURCE 336,14694
#define SYSTICK_COUNTFLAG 337,14767
#define SCB_BASE 342,14872
#define SCB_ACTLR 343,14908
#define SCB_CPUID 344,14978
#define SCB_CFSR 345,15041
#define SCB_HFSR 346,15120
#define SCB_DFSR 347,15190
#define SCB_MMFAR 348,15261
#define SCB_BFAR 349,15341
#define SCB_AFSR 350,15411
#define WDT_BASE 356,15508
#define WDT_WDMOD 357,15543
#define WDT_WDTC 358,15572
#define WDT_WDFEED 359,15601
#define WDT_WDTV 360,15630
#define WDT_WDCLDSEL 361,15659
#define LCD_CFG 367,15713
#define LCD_BASE 368,15748
#define LCD_TIMH 369,15783
#define LCD_TIMV 370,15813
#define LCD_POL 371,15843
#define LCD_LE 372,15873
#define LCD_UPBASE 373,15903
#define LCD_LPBASE 374,15933
#define LCD_CTRL 375,15963
#define LCD_INTMSK 376,15993
#define LCD_INTRAW 377,16023
#define LCD_INTSTAT 378,16053
#define LCD_INTCLR 379,16083
#define LCD_UPCURR 380,16113
#define LCD_LPCURR 381,16143
#define LCD_PAL 383,16190
#define CRSR_IMG 385,16237
#define CRSR_CTRL 386,16267
#define CRSR_CFG 387,16297
#define CRSR_PAL0 388,16327
#define CRSR_PAL1 389,16357
#define CRSR_XY 390,16387
#define CRSR_CLIP 391,16417
#define CRSR_INTMSK 393,16464
#define CRSR_INTCLR 394,16494
#define CRSR_INTRAW 395,16524
#define CRSR_INTSTAT 396,16554

uTenux/include/tk/sysdepend/app_lpc17/cpuattr.h,56
#define __TK_CPUATTR_H__34,1344
#define TA_GP	40,1437

uTenux/include/tk/sysdepend/app_lpc17/cpudef.h,310
#define __TK_CPUDEF_H__34,1351
typedef struct t_regs 43,1475
	VW	r[r44,1499
	VP	lr;45,1549
} T_REGS;46,1586
typedef struct t_eit 51,1657
    VP	pc;52,1680
    UW	psr;53,1722
    UW	taskmode;54,1765
} T_EIT;55,1803
typedef struct t_cregs 60,1864
	VP	ssp;61,1889
	VP	usp;62,1938
} T_CREGS;63,1984

uTenux/include/tk/sysdepend/app_lpc17/dbgspt_depend.h,128
#define __TK_DBGSPT_DEPEND_H__34,1401
typedef struct td_calinf 43,1528
	VP	ssp;44,1555
	VP	r11;45,1592
} TD_CALINF;46,1635

uTenux/include/tk/sysdepend/app_lpc17/sysdef_depend.h,0

uTenux/include/tk/sysdepend/app_lpc17/syslib_depend.h,313
#define __TK_SYSLIB_DEPEND_H__34,1364
#define DI(53,1814
#define EI(54,1861
#define isDI(55,1903
typedef UINT	INTVEC;62,2046
#define DINTNO(65,2137
Inline void out_w(104,2968
Inline void out_h(108,3031
Inline void out_b(112,3094
Inline UW in_w(117,3158
Inline UH in_h(121,3209
Inline UB in_b(125,3260

uTenux/include/tk/sysdepend/app_mb9bf5/asm_depend.h,36
#define __TK_ASM_DEPEND_H__34,1353

uTenux/include/tk/sysdepend/app_mb9bf5/chip_mb9bf506r/sysdef_depend.h,7122
#define __TK_SYSDEF_DEPEND_H__34,1375
#define PSR_N	39,1447
#define PSR_Z	40,1503
#define PSR_C	41,1540
#define PSR_V	42,1578
#define PSR_T	43,1619
#define PMK_D	48,1708
#define PMK_E	49,1757
#define FMK_D	54,1849
#define FMK_E	55,1896
#define CTL_MSP	60,1979
#define CTL_PSP	61,2023
#define CTL_SVC	62,2066
#define CTL_USR	63,2122
#define EI_STACK_TOP 68,2214
#define EI_RESET 69,2284
#define EI_NMI 70,2354
#define EI_HARDFAULT 71,2424
#define EI_MPUFAULT 72,2494
#define EI_BUSFAULT 73,2564
#define EI_USAGEFAULT 74,2634
#define EI_SVC 79,2984
#define EI_DEBUGMON 80,3054
#define EI_PENDSV 82,3194
#define EI_SYSTICK 83,3264
#define FIF_BASE 89,3376
#define FIF_FASZR 90,3410
#define FIF_FRWTR 91,3438
#define FIF_FSTR 92,3466
#define FIF_FSYNDN 93,3494
#define FIF_ASZ_0 94,3522
#define FIF_ASZ_16 95,3556
#define FIF_ASZ_32 96,3590
#define FIF_RWT_60 97,3671
#define FIF_RWT_80 98,3705
#define CRG_BASE 104,3837
#define CRG_SCM_CTL 105,3871
#define CRG_SCM_STR 106,3899
#define CRG_STB_CTL 107,3927
#define CRG_RST_STR 108,3955
#define CRG_BSC_PSR 109,3983
#define CRG_APBC0_PSR 110,4011
#define CRG_APBC1_PSR 111,4039
#define CRG_APBC2_PSR 112,4067
#define CRG_SWC_PSR 113,4095
#define CRG_TTC_PSR 115,4154
#define CRG_CSW_TMR 117,4213
#define CRG_PSW_TMR 118,4241
#define CRG_PLL_CTL1 119,4269
#define CRG_PLL_CTL2 120,4297
#define CRG_CSV_CTL 121,4325
#define CRG_CSV_STR 122,4353
#define CRG_FCSWH_CTL 123,4381
#define CRG_FCSWL_CTL 124,4409
#define CRG_FCSWD_CTL 125,4437
#define CRG_DBWDT_CTL 126,4465
#define CRG_INT_ENR 129,4555
#define CRG_INT_STR 130,4583
#define CRG_INT_CLR 131,4611
#define CRG_SCM_STR_MORDY 134,4680
#define CRG_SCM_STR_SORDY 135,4762
#define CRG_SCM_STR_PLRDY 136,4844
#define CRG_SCM_STR_MOMCK 137,4926
#define CRG_SCM_STR_PLMCK 138,5008
#define CRG_CSW_TMR_MOWT 141,5132
#define CRG_PSW_TMR_POWT 144,5257
#define CRG_BSC_PSR_DIV 147,5382
#define CRG_APBC0_PSR_DIV 150,5500
#define CRG_APBC1_PSR_DIV 153,5618
#define CRG_APBC2_PSR_DIV 156,5754
#define CRG_SWC_PSR_DIV 159,5888
#define CRG_TTC_PSR_DIV 162,6011
#define CRG_PLL_CTL1_DIV 165,6126
#define CRG_PLL_CTL2_DIV 168,6240
#define IOP_BASE 173,6333
#define IOP_PFR0 174,6362
#define IOP_PFR1 175,6390
#define IOP_PFR2 176,6418
#define IOP_PFR3 177,6446
#define IOP_PFR4 178,6474
#define IOP_PFR5 179,6502
#define IOP_PFR6 180,6530
#define IOP_PFR7 181,6558
#define IOP_PFR8 182,6586
#define IOP_PCR0 183,6614
#define IOP_PCR1 184,6643
#define IOP_PCR2 185,6672
#define IOP_PCR3 186,6701
#define IOP_PCR4 187,6730
#define IOP_PCR5 188,6759
#define IOP_PCR6 189,6788
#define IOP_PCR7 190,6817
#define IOP_PCR8 191,6846
#define IOP_DDR0 192,6875
#define IOP_DDR1 193,6904
#define IOP_DDR2 194,6933
#define IOP_DDR3 195,6962
#define IOP_DDR4 196,6991
#define IOP_DDR5 197,7020
#define IOP_DDR6 198,7049
#define IOP_DDR7 199,7078
#define IOP_DDR8 200,7107
#define IOP_PDIR0 201,7136
#define IOP_PDIR1 202,7165
#define IOP_PDIR2 203,7194
#define IOP_PDIR3 204,7223
#define IOP_PDIR4 205,7252
#define IOP_PDIR5 206,7281
#define IOP_PDIR6 207,7310
#define IOP_PDIR7 208,7339
#define IOP_PDIR8 209,7368
#define IOP_PDOR0 210,7397
#define IOP_PDOR1 211,7426
#define IOP_PDOR2 212,7455
#define IOP_PDOR3 213,7484
#define IOP_PDOR4 214,7513
#define IOP_PDOR5 215,7542
#define IOP_PDOR6 216,7571
#define IOP_PDOR7 217,7600
#define IOP_PDOR8 218,7629
#define IOP_ADE 219,7658
#define IOP_SPSR 220,7687
#define IOP_EPFR00 221,7716
#define IOP_EPFR01 222,7745
#define IOP_EPFR02 223,7774
#define IOP_EPFR03 224,7803
#define IOP_EPFR04 225,7832
#define IOP_EPFR05 226,7861
#define IOP_EPFR06 227,7890
#define IOP_EPFR07 228,7919
#define IOP_EPFR08 229,7948
#define IOP_EPFR09 230,7977
#define IOP_EPFR10 231,8006
#define PI_FCS	238,8126
#define PI_SWDT	239,8224
#define PI_LVD	240,8291
#define PI_WFG	241,8360
#define PI_EXTI0 242,8468
#define PI_EXTI8 243,8551
#define PI_DT_QDU 244,8635
#define PI_MFSI_RX0 245,8748
#define PI_MFSI_TX0 246,8859
#define PI_MFSI_RX1 247,9002
#define PI_MFSI_TX1	248,9113
#define PI_MFSI_RX2	249,9256
#define PI_MFSI_TX2	250,9367
#define PI_MFSI_RX3 251,9510
#define PI_MFSI_TX3 252,9621
#define PI_MFSI_RX4 253,9764
#define PI_MFSI_TX4 254,9875
#define PI_MFSI_RX5 255,10018
#define PI_MFSI_TX5 256,10129
#define PI_TMFSI_RX6	257,10272
#define PI_MFSI_TX6 258,10380
#define PI_MFSI_RX7	259,10523
#define PI_MFSI_TX7 260,10634
#define PI_PPG	261,10777
#define PI_CLK	262,10840
#define PI_ADC0	263,10959
#define PI_ADC1	264,11022
#define PI_ADC2	265,11085
#define PI_FRTIM	266,11148
#define PI_CAP	267,11220
#define PI_COM 268,11293
#define PI_BTIM	269,11368
#define PI_CAN0 270,11435
#define PI_CAN1 271,11487
#define PI_USB_1 272,11539
#define PI_USB_2 273,11621
#define PI_DMA_CH0 276,11850
#define PI_DMA_CH1 277,11920
#define PI_DMA_CH2 278,11990
#define PI_DMA_CH3 279,12060
#define PI_DMA_CH4 280,12130
#define PI_DMA_CH5 281,12200
#define PI_DMA_CH6 282,12270
#define PI_DMA_CH7 283,12340
#define PI_INT_NUMBER 286,12514
#define SWI_SVC	289,12633
#define SWI_RETINT	290,12714
#define SWI_DEBUG	291,12799
#define NVIC_BASE 294,12932
#define NVIC_ICTR 295,12962
#define NVIC_ISER 296,13031
#define NVIC_ICER 297,13103
#define NVIC_ISPR 298,13178
#define NVIC_ICPR 299,13252
#define NVIC_IABR 300,13328
#define NVIC_IPR 301,13401
#define NVIC_ICSR 302,13472
#define NVIC_VTOR 303,13546
#define NVIC_AIRCR 304,13612
#define NVIC_SCR 305,13687
#define NVIC_CCR 306,13747
#define NVIC_SHPR 307,13819
#define NVIC_SHCRS 308,13894
#define NVIC_STIR 309,13969
#define NVIC_ICSR_NMIPENDSET 312,14076
#define NVIC_ICSR_PENDSVSET 313,14117
#define NVIC_ICSR_PENDSVCLR 314,14158
#define NVIC_ICSR_PENDSTSET 315,14199
#define NVIC_ICSR_PENDSTCLR 316,14240
#define NVIC_ICSR_ISRPREEMPT 317,14281
#define NVIC_ICSR_ISRPENDING 318,14322
#define UART0_BASE 323,14379
#define UART_SMR 324,14414
#define UART_SCR 325,14494
#define UART_ESCR 326,14574
#define UART_SSR 327,14660
#define UART_RDR 328,14740
#define UART_TDR 329,14820
#define UART_BGR 330,14900
#define UART_FCR 331,14980
#define UART_FBYTE1 332,15060
#define UART_FBYTE2 333,15140
#define SYSTICK_BASE 338,15239
#define SYSTICK_CTRL 339,15274
#define SYSTICK_LOAD 340,15303
#define SYSTICK_VAL 341,15332
#define SYSTICK_CALIB 342,15361
#define SYSTICK_ENABLE 345,15420
#define SYSTICK_TICKINT 346,15493
#define SYSTICK_CLKSOURCE 347,15566
#define SYSTICK_COUNTFLAG 348,15639
#define SCB_BASE 353,15744
#define SCB_ACTLR 354,15780
#define SCB_CPUID 355,15850
#define SCB_CFSR 356,15913
#define SCB_HFSR 357,15992
#define SCB_DFSR 358,16062
#define SCB_MMFAR 359,16133
#define SCB_BFAR 360,16213
#define SCB_AFSR 361,16283
#define WDG_BASE 366,16379
#define WDG_LDR 367,16414
#define WDG_VLR 368,16443
#define WDG_CTL 369,16472
#define WDG_ICL 370,16501
#define WDG_RIS 371,16530
#define WDG_LCK 372,16559
#define WDG_RESEN 374,16648
#define WDG_INTEN 375,16725
#define WDG_LCKCTL 377,16874
#define WDG_LCKREL 378,16960

uTenux/include/tk/sysdepend/app_mb9bf5/cpuattr.h,56
#define __TK_CPUATTR_H__34,1345
#define TA_GP	40,1438

uTenux/include/tk/sysdepend/app_mb9bf5/cpudef.h,310
#define __TK_CPUDEF_H__34,1354
typedef struct t_regs 43,1478
	VW	r[r44,1502
	VP	lr;45,1552
} T_REGS;46,1589
typedef struct t_eit 51,1660
    VP	pc;52,1683
    UW	psr;53,1725
    UW	taskmode;54,1768
} T_EIT;55,1806
typedef struct t_cregs 60,1867
	VP	ssp;61,1892
	VP	usp;62,1929
} T_CREGS;63,1964

uTenux/include/tk/sysdepend/app_mb9bf5/dbgspt_depend.h,128
#define __TK_DBGSPT_DEPEND_H__34,1404
typedef struct td_calinf 43,1531
	VP	ssp;44,1558
	VP	r11;45,1593
} TD_CALINF;46,1636

uTenux/include/tk/sysdepend/app_mb9bf5/sysdef_depend.h,0

uTenux/include/tk/sysdepend/app_mb9bf5/syslib_depend.h,313
#define __TK_SYSLIB_DEPEND_H__34,1365
#define DI(53,1815
#define EI(54,1862
#define isDI(55,1904
typedef UINT	INTVEC;62,2047
#define DINTNO(65,2138
Inline void out_w(104,2969
Inline void out_h(108,3032
Inline void out_b(112,3095
Inline UW in_w(117,3159
Inline UH in_h(121,3210
Inline UB in_b(125,3261

uTenux/include/tk/sysdepend/app_mc9s12/asm_depend.h,36
#define __TK_ASM_DEPEND_H__34,1349

uTenux/include/tk/sysdepend/app_mc9s12/chip_mc9s12dp512/sysdef_depend.h,85
#define __TK_SYSDEF_DEPEND_H__34,1379
#define PMK_D	39,1456
#define PMK_E	40,1506

uTenux/include/tk/sysdepend/app_mc9s12/cpuattr.h,56
#define __TK_CPUATTR_H__34,1350
#define TA_GP	40,1443

uTenux/include/tk/sysdepend/app_mc9s12/cpudef.h,310
#define __TK_CPUDEF_H__34,1350
typedef struct t_regs 43,1474
	VW	r[r44,1498
	VP	lr;45,1548
} T_REGS;46,1585
typedef struct t_eit 51,1656
    VP	pc;52,1679
    UW	psr;53,1721
    UW	taskmode;54,1764
} T_EIT;55,1802
typedef struct t_cregs 60,1863
	VP	ssp;61,1888
	VP	usp;62,1937
} T_CREGS;63,1983

uTenux/include/tk/sysdepend/app_mc9s12/dbgspt_depend.h,128
#define __TK_DBGSPT_DEPEND_H__34,1400
typedef struct td_calinf 43,1527
	VP	ssp;44,1554
	VP	r11;45,1591
} TD_CALINF;46,1634

uTenux/include/tk/sysdepend/app_mc9s12/sysdef_depend.h,0

uTenux/include/tk/sysdepend/app_mc9s12/syslib_depend.h,236
#define __TK_SYSLIB_DEPEND_H__34,1362
#define DI(53,1808
#define EI(54,1855
#define isDI(55,1903
#define out_w(64,2094
#define out_h(65,2143
#define out_b(66,2192
#define in_w(68,2242
#define in_h(69,2277
#define in_b(70,2312

uTenux/include/tk/sysdepend/app_mk60/asm_depend.h,36
#define __TK_ASM_DEPEND_H__34,1351

uTenux/include/tk/sysdepend/app_mk60/chip_mk60n512vmd100/sysdef_depend.h,10458
#define __TK_SYSDEF_DEPEND_H__34,1380
#define PSR_N	39,1452
#define PSR_Z	40,1508
#define PSR_C	41,1545
#define PSR_V	42,1583
#define PSR_T	43,1624
#define PMK_D	48,1713
#define PMK_E	49,1762
#define FMK_D	54,1854
#define FMK_E	55,1901
#define CTL_MSP	60,1984
#define CTL_PSP	61,2028
#define CTL_SVC	62,2071
#define CTL_USR	63,2127
#define EI_STACK_TOP 68,2219
#define EI_RESET 69,2289
#define EI_NMI 70,2359
#define EI_HARDFAULT 71,2429
#define EI_MPUFAULT 72,2499
#define EI_BUSFAULT 73,2569
#define EI_USAGEFAULT 74,2639
#define EI_SVC 79,2989
#define EI_DEBUGMON 80,3059
#define EI_PENDSV 82,3199
#define EI_SYSTICK 83,3269
#define FMC_BASE 88,3380
#define FMC_PFAPR 90,3421
#define FMC_PFB0CR 91,3455
#define FMC_PFB1CR 92,3489
#define FMC_PFAPR_M0PFD_MASK_ALL 95,3548
#define MCG_BASE 100,3632
#define MCG_C1 101,3671
#define MCG_C2 102,3704
#define MCG_C3 103,3737
#define MCG_C4 104,3770
#define MCG_C5 105,3803
#define MCG_C6 106,3836
#define MCG_S 107,3869
#define MCG_ATC 109,3922
#define MCG_ATCVH 111,3975
#define MCG_ATCVL 112,4008
#define MCG_C1_FRDIV 114,4042
#define MCG_C1_CLKS_MASK 115,4075
#define MCG_C2_RANGE 116,4108
#define MCG_C2_HGO_MASK 117,4141
#define MCG_C2_EREFS_MASK 118,4173
#define MCG_C2_SET_VALUE 119,4205
#define MCG_C5_PRDIV 120,4286
#define MCG_C6_VDIV 121,4319
#define MCG_S_CLKST_SHIFT 122,4352
#define MCG_S_PLLST_MASK 123,4382
#define MCG_S_LOCK_MASK 124,4415
#define MCG_S_OSCINIT_MASK 125,4448
#define MCG_S_IREFST_MASK 126,4480
#define MCG_S_CLKST_MASK 127,4513
#define SIM_BASE 131,4579
#define SIM_SOPT1 132,4613
#define SIM_SOPT2 136,4748
#define SIM_SOPT4 137,4782
#define SIM_SOPT5 138,4816
#define SIM_SOPT6 139,4850
#define SIM_SOPT7 140,4884
#define SIM_SDID 141,4918
#define SIM_SCGC1 142,4952
#define SIM_SCGC2 143,4986
#define SIM_SCGC3 144,5020
#define SIM_SCGC4 145,5054
#define SIM_SCGC5 146,5088
#define SIM_SCGC6 147,5122
#define SIM_SCGC7 148,5156
#define SIM_CLKDIV1 149,5190
#define SIM_CLKDIV2 150,5224
#define SIM_FCFG1 151,5258
#define SIM_FCFG2 152,5292
#define SIM_UIDH 153,5326
#define SIM_UIDMH 154,5360
#define SIM_UIDML 155,5394
#define SIM_UIDL 156,5428
#define SIM_SCGC4_LLWU_MASK 158,5463
#define SIM_SCGC4_UART3_MASK 159,5503
#define SIM_SCGC1_UART4_MASK 160,5539
#define SIM_CLKDIV1_VALUE 161,5574
#define LLWU_BASE 165,5647
#define LLWU_PE1 167,5689
#define LLWU_PE2 168,5724
#define LLWU_PE3 169,5759
#define LLWU_PE4 170,5794
#define LLWU_ME 171,5829
#define LLWU_F1 172,5864
#define LLWU_F2 173,5899
#define LLWU_F3 174,5934
#define LLWU_CS 175,5969
#define LLWU_CS_ACKISO_MASK 177,6005
#define PORTA_BASE 182,6057
#define PORTB_BASE 183,6118
#define PORTC_BASE 184,6179
#define PORTD_BASE 185,6240
#define PORTE_BASE 186,6301
#define PORT_PCR0 188,6363
#define PORT_PCR1 189,6397
#define PORT_PCR2 190,6431
#define PORT_PCR3 191,6465
#define PORT_PCR4 192,6499
#define PORT_PCR5 193,6533
#define PORT_PCR6 194,6567
#define PORT_PCR7 195,6601
#define PORT_PCR8 196,6635
#define PORT_PCR9 197,6669
#define PORT_PCR10 198,6703
#define PORT_PCR11 199,6737
#define PORT_PCR12 200,6771
#define PORT_PCR13 201,6805
#define PORT_PCR14 202,6839
#define PORT_PCR15 203,6873
#define PORT_PCR16 204,6907
#define PORT_PCR17 205,6941
#define PORT_PCR18 206,6975
#define PORT_PCR19 207,7009
#define PORT_PCR20 208,7043
#define PORT_PCR21 209,7077
#define PORT_PCR22 210,7111
#define PORT_PCR23 211,7145
#define PORT_PCR24 212,7179
#define PORT_PCR25 213,7213
#define PORT_PCR26 214,7247
#define PORT_PCR27 215,7281
#define PORT_PCR28 216,7315
#define PORT_PCR29 217,7349
#define PORT_PCR30 218,7383
#define PORT_PCR31 219,7417
#define PORT_GPCLR 220,7451
#define PORT_GPCHR 221,7485
#define PORT_ISFR 222,7519
#define PORT_DFER 223,7553
#define PORT_DFCR 224,7587
#define PORT_DFWR 225,7621
#define PORT_PCR_MUX_MASK 227,7656
#define PORT_PCR_MUX_SHIFT 228,7691
#define GPIOA_BASE 233,7738
#define GPIOB_BASE 234,7778
#define GPIOC_BASE 235,7818
#define GPIOD_BASE 236,7858
#define GPIOE_BASE 237,7898
#define GPIO_PDOR 239,7939
#define GPIO_PSOR 240,7973
#define GPIO_PCOR 241,8007
#define GPIO_PTOR 242,8041
#define GPIO_PDIR 243,8075
#define GPIO_PDDR 244,8109
#define  INT_DMA0 250,8192
#define  INT_DMA1 251,8275
#define  INT_DMA2 252,8358
#define  INT_DMA3 253,8441
#define  INT_DMA4 254,8524
#define  INT_DMA5 255,8607
#define  INT_DMA6 256,8690
#define  INT_DMA7 257,8773
#define  INT_DMA8 258,8856
#define  INT_DMA9 259,8939
#define  INT_DMA10 260,9022
#define  INT_DMA11 261,9106
#define  INT_DMA12 262,9190
#define  INT_DMA13 263,9274
#define  INT_DMA14 264,9358
#define  INT_DMA15 265,9442
#define  INT_DMA_Error 266,9526
#define  INT_MCM 267,9597
#define  INT_FTFL 268,9665
#define  INT_Read_Collision 269,9731
#define  INT_LVD_LVW 270,9807
#define  INT_LLW 271,9898
#define  INT_Watchdog 272,9968
#define  INT_RNG 273,10034
#define  INT_I2C0 274,10100
#define  INT_I2C1 275,10166
#define  INT_SPI0 276,10232
#define  INT_SPI1 277,10298
#define  INT_SPI2 278,10364
#define  INT_CAN0_ORed_Message_buffer 279,10430
#define  INT_CAN0_Bus_Off 280,10517
#define  INT_CAN0_Error 281,10591
#define  INT_CAN0_Tx_Warning 282,10663
#define  INT_CAN0_Rx_Warning 283,10740
#define  INT_CAN0_Wake_Up 284,10817
#define  INT_CAN1_ORed_Message_buffer 286,10923
#define  INT_CAN1_Bus_Off 287,11010
#define  INT_CAN1_Error 288,11084
#define  INT_CAN1_Tx_Warning 289,11156
#define  INT_CAN1_Rx_Warning 290,11233
#define  INT_CAN1_Wake_Up 291,11310
#define  INT_UART0_RX_TX 293,11416
#define  INT_UART0_ERR 294,11500
#define  INT_UART1_RX_TX 295,11573
#define  INT_UART1_ERR 296,11657
#define  INT_UART2_RX_TX 297,11730
#define  INT_UART2_ERR 298,11814
#define  INT_UART3_RX_TX 299,11887
#define  INT_UART3_ERR 300,11971
#define  INT_UART4_RX_TX 301,12044
#define  INT_UART4_ERR 302,12128
#define  INT_UART5_RX_TX 303,12201
#define  INT_UART5_ERR 304,12285
#define  INT_ADC0 305,12358
#define  INT_ADC1 306,12424
#define  INT_CMP0 307,12490
#define  INT_CMP1 308,12556
#define  INT_CMP2 309,12622
#define  INT_FTM0 310,12688
#define  INT_FTM1 311,12783
#define  INT_FTM2 312,12878
#define  INT_CMT 313,12973
#define  INT_RTC 314,13038
#define  INT_PIT0 316,13132
#define  INT_PIT1 317,13213
#define  INT_PIT2 318,13294
#define  INT_PIT3 319,13375
#define  INT_PDB0 320,13456
#define  INT_USB0 321,13522
#define  INT_USBDCD 322,13588
#define  INT_ENET_1588_Timer 323,13656
#define  INT_ENET_Transmit 324,13746
#define  INT_ENET_Receive 325,13829
#define  INT_ENET_Error 326,13911
#define  INT_I2S0 327,14008
#define  INT_SDHC 328,14074
#define  INT_DAC0 329,14140
#define  INT_DAC1 330,14206
#define  INT_TSI0 331,14272
#define  INT_MCG 332,14338
#define  INT_LPTimer 333,14403
#define  INT_PORTA 335,14501
#define  INT_PORTB 336,14569
#define  INT_PORTC 337,14637
#define  INT_PORTD 338,14705
#define  INT_PORTE 339,14773
#define  INT_NUMBER 340,14841
#define SWI_SVC	342,14966
#define SWI_RETINT	343,15055
#define SWI_DEBUG	344,15148
#define NVIC_BASE 347,15289
#define NVIC_ICTR 348,15319
#define NVIC_ISER 349,15388
#define NVIC_ICER 350,15460
#define NVIC_ISPR 351,15535
#define NVIC_ICPR 352,15609
#define NVIC_IABR 353,15685
#define NVIC_IPR 354,15758
#define NVIC_ICSR 355,15829
#define NVIC_VTOR 356,15903
#define NVIC_AIRCR 357,15969
#define NVIC_SCR 358,16044
#define NVIC_CCR 359,16104
#define NVIC_SHPR 360,16176
#define NVIC_SHCRS 361,16251
#define NVIC_STIR 362,16326
#define NVIC_ICSR_NMIPENDSET 365,16433
#define NVIC_ICSR_PENDSVSET 366,16474
#define NVIC_ICSR_PENDSVCLR 367,16515
#define NVIC_ICSR_PENDSTSET 368,16556
#define NVIC_ICSR_PENDSTCLR 369,16597
#define NVIC_ICSR_ISRPREEMPT 370,16638
#define NVIC_ICSR_ISRPENDING 371,16679
#define UART0_BASE 377,16737
#define UART1_BASE 378,16777
#define UART2_BASE 379,16817
#define UART3_BASE 380,16857
#define UART4_BASE 381,16897
#define UART5_BASE 382,16937
#define UART_BDH 384,16978
#define UART_BDL 385,17012
#define UART_C1 386,17046
#define UART_C2 387,17080
#define UART_S1 388,17114
#define UART_S2 389,17148
#define UART_C3 390,17182
#define UART_D 391,17216
#define UART_MA1 392,17250
#define UART_MA2 393,17284
#define UART_C4 394,17318
#define UART_C5 395,17352
#define UART_ED 396,17386
#define UART_MODEM 397,17420
#define UART_IR 398,17454
#define UART_PFIFO 400,17508
#define UART_CFIFO 401,17542
#define UART_SFIFO 402,17576
#define UART_TWFIFO 403,17610
#define UART_TCFIFO 404,17644
#define UART_RWFIFO 405,17678
#define UART_RCFIFO 406,17712
#define UART_C7816 408,17766
#define UART_IE7816 409,17800
#define UART_IS7816 410,17834
#define UART_WP7816T0 411,17868
#define UART_WP7816T1 412,17902
#define UART_WN7816 413,17936
#define UART_WF7816 414,17970
#define UART_ET7816 415,18004
#define UART_TL7816 416,18038
#define UART_C2_TE_MASK 418,18073
#define UART_C2_RE_MASK 419,18106
#define UART_C4_BRFA_MASK 420,18139
#define UART_C4_BRFA_SHIFT 421,18173
#define UART_S1_RDRF_MASK 422,18204
#define UART_S1_TDRE_MASK 423,18238
#define UART_S1_TC_MASK 424,18272
#define UART_BDH_SBR_SHIFT 425,18306
#define UART_BDH_SBR_MASK 426,18337
#define UART_BDL_SBR_MASK 427,18371
#define UART_BDH_SBR 428,18405
#define UART_C4_BRFA 429,18483
#define SYSTICK_BASE 433,18579
#define SYSTICK_CTRL 434,18614
#define SYSTICK_LOAD 435,18643
#define SYSTICK_VAL 436,18672
#define SYSTICK_CALIB 437,18701
#define SYSTICK_ENABLE 440,18760
#define SYSTICK_TICKINT 441,18833
#define SYSTICK_CLKSOURCE 442,18906
#define SYSTICK_COUNTFLAG 443,18979
#define SCB_BASE 448,19084
#define SCB_ACTLR 449,19120
#define SCB_CPUID 450,19190
#define SCB_CFSR 451,19253
#define SCB_HFSR 452,19332
#define SCB_DFSR 453,19402
#define SCB_MMFAR 454,19473
#define SCB_BFAR 455,19553
#define SCB_AFSR 456,19623
#define WDOG_BASE 461,19719
#define WDOG_STCTRLH 462,19758
#define WDOG_STCTRLL 463,19791
#define WDOG_TOVALH 464,19824
#define WDOG_TOVALL 465,19857
#define WDOG_WINH 466,19890
#define WDOG_WINL 467,19923
#define WDOG_REFRESH 468,19956
#define WDOG_UNLOCK 469,19989
#define WDOG_TMROUTH 470,20022
#define WDOG_TMROUTL 471,20055
#define WDOG_RSTCNT 472,20088
#define WDOG_PRESC 473,20121
#define WDOG_UNLOCK_VALUE 474,20154
#define WDOG_UNLOCK_CMLETE 475,20189
#define WDOG_DISABLE 476,20224

uTenux/include/tk/sysdepend/app_mk60/cpuattr.h,56
#define __TK_CPUATTR_H__34,1351
#define TA_GP	40,1444

uTenux/include/tk/sysdepend/app_mk60/cpudef.h,310
#define __TK_CPUDEF_H__34,1352
typedef struct t_regs 43,1476
	VW	r[r44,1500
	VP	lr;45,1550
} T_REGS;46,1587
typedef struct t_eit 51,1658
    VP	pc;52,1681
    UW	psr;53,1723
    UW	taskmode;54,1766
} T_EIT;55,1804
typedef struct t_cregs 60,1865
	VP	ssp;61,1890
	VP	usp;62,1927
} T_CREGS;63,1962

uTenux/include/tk/sysdepend/app_mk60/dbgspt_depend.h,128
#define __TK_DBGSPT_DEPEND_H__34,1402
typedef struct td_calinf 43,1529
	VP	ssp;44,1556
	VP	r11;45,1591
} TD_CALINF;46,1634

uTenux/include/tk/sysdepend/app_mk60/sysdef_depend.h,0

uTenux/include/tk/sysdepend/app_mk60/syslib_depend.h,313
#define __TK_SYSLIB_DEPEND_H__34,1363
#define DI(53,1813
#define EI(54,1860
#define isDI(55,1902
typedef UINT	INTVEC;62,2045
#define DINTNO(65,2136
Inline void out_w(104,2967
Inline void out_h(108,3030
Inline void out_b(112,3093
Inline UW in_w(117,3157
Inline UH in_h(121,3208
Inline UB in_b(125,3259

uTenux/include/tk/sysdepend/app_mpc56xx/asm_depend.h,36
#define __TK_ASM_DEPEND_H__34,1351

uTenux/include/tk/sysdepend/app_mpc56xx/chip_mpc5634m_mlqb80/sysdef_depend.h,39
#define __TK_SYSDEF_DEPEND_H__34,1379

uTenux/include/tk/sysdepend/app_mpc56xx/cpuattr.h,56
#define __TK_CPUATTR_H__34,1350
#define TA_GP	40,1443

uTenux/include/tk/sysdepend/app_mpc56xx/cpudef.h,310
#define __TK_CPUDEF_H__34,1350
typedef struct t_regs 43,1474
	VW	r[r44,1498
	VP	lr;45,1548
} T_REGS;46,1585
typedef struct t_eit 51,1656
    VP	pc;52,1679
    UW	psr;53,1721
    UW	taskmode;54,1764
} T_EIT;55,1802
typedef struct t_cregs 60,1863
	VP	ssp;61,1888
	VP	usp;62,1937
} T_CREGS;63,1983

uTenux/include/tk/sysdepend/app_mpc56xx/dbgspt_depend.h,128
#define __TK_DBGSPT_DEPEND_H__34,1400
typedef struct td_calinf 43,1527
	VP	ssp;44,1554
	VP	r11;45,1591
} TD_CALINF;46,1634

uTenux/include/tk/sysdepend/app_mpc56xx/sysdef_depend.h,0

uTenux/include/tk/sysdepend/app_mpc56xx/syslib_depend.h,282
#define __TK_SYSLIB_DEPEND_H__34,1362
#define PMK_D	40,1455
#define PMK_E	41,1517
#define DI(53,1928
#define EI(54,1975
#define isDI(55,2023
#define out_w(64,2214
#define out_h(65,2263
#define out_b(66,2312
#define in_w(68,2362
#define in_h(69,2397
#define in_b(70,2432

uTenux/include/tk/sysdepend/app_sim3/asm_depend.h,36
#define __TK_ASM_DEPEND_H__34,1355

uTenux/include/tk/sysdepend/app_sim3/chip_sim3x16x/sysdef_depend.h,7962
#define __TK_SYSDEF_DEPEND_H__34,1373
#define PSR_N	39,1445
#define PSR_Z	40,1501
#define PSR_C	41,1538
#define PSR_V	42,1576
#define PSR_T	43,1617
#define PMK_D	48,1706
#define PMK_E	49,1755
#define FMK_D	54,1847
#define FMK_E	55,1894
#define CTL_MSP	60,1977
#define CTL_PSP	61,2021
#define CTL_SVC	62,2064
#define CTL_USR	63,2120
#define EI_STACK_TOP 68,2212
#define EI_RESET 69,2282
#define EI_NMI 70,2352
#define EI_HARDFAULT 71,2422
#define EI_MPUFAULT 72,2492
#define EI_BUSFAULT 73,2562
#define EI_USAGEFAULT 74,2632
#define EI_SVC 79,2982
#define EI_DEBUGMON 80,3052
#define EI_PENDSV 82,3192
#define EI_SYSTICK 83,3262
#define FLASHCTRL0_BASE 95,3539
#define FLASHCTRL0_CONFIG 96,3586
#define FLASHCTRL0_CONFIG_SET 97,3657
#define FLASHCTRL0_CONFIG_CLR 98,3698
#define FLASHCTRL0_WRADDR 100,3763
#define FLASHCTRL0_WRDATA 104,3907
#define FLASHCTRL0_KEY 108,4053
#define FLASHCTRL0_TCONTROL 112,4199
#define CLKCTRL0_BASE 120,4384
#define PLL0_BASE 121,4431
#define CLKCTRL0_CONTROL 123,4472
#define CLKCTRL0_AHBCLKG 127,4580
#define CLKCTRL0_AHBCLKG_SET 128,4616
#define CLKCTRL0_AHBCLKG_CLR	129,4652
#define CLKCTRL0_APBCLKG0	131,4711
#define CLKCTRL0_APBCLKG0_SET	132,4747
#define CLKCTRL0_APBCLKG0_CLR	133,4783
#define CLKCTRL0_APBCLKG1	135,4843
#define CLKCTRL0_APBCLKG1_SET	136,4876
#define CLKCTRL0_APBCLKG1_CLR	137,4912
#define CLKCTRL0_PM3CN 139,4972
#define PLL0_DIVIDER 143,5077
#define PLL0_CONTROL 147,5215
#define PLL0_CONTROL_SET 148,5269
#define PLL0_CONTROL_CLR 149,5303
#define PLL0_SSPR 151,5361
#define PLL0_CALCONFIG 155,5500
#define	PBCFG0_BASE 162,5668
#define	PBSTD0_BASE 163,5704
#define	PBSTD1_BASE 164,5762
#define	PBSTD2_BASE 165,5820
#define	PBSTD3_BASE 166,5878
#define	PBHD4_BASE 167,5936
#define	PBCFG0_CONTROL0	170,6016
#define	PBCFG0_CONTROL0_SET	171,6053
#define	PBCFG0_CONTROL0_CLR	172,6090
#define	PBCFG0_CONTROL1	174,6163
#define	PBCFG0_CONTROL1_SET	175,6200
#define	PBCFG0_CONTROL1_CLR	176,6237
#define	PBCFG0_XBAR0L	178,6310
#define	PBCFG0_XBAR0L_SET	179,6345
#define	PBCFG0_XBAR0L_CLR	180,6380
#define	PBCFG0_XBAR0H	182,6451
#define	PBCFG0_XBAR0H_SET	183,6486
#define	PBCFG0_XBAR0H_CLR	184,6521
#define	PBCFG0_XBAR1	186,6592
#define	PBCFG0_XBAR1_SET	187,6626
#define	PBCFG0_XBAR1_CLR	188,6660
#define	PBCFG0_PBKEY	190,6733
#define	PBSTD_PB	196,6919
#define	PBSTD_PB_SET	197,6953
#define	PBSTD_PB_CLR	198,6987
#define	PBSTD_PB_MSK	199,7021
#define	PBSTD_PBPIN	200,7055
#define	PBSTD_PBMDSEL	204,7161
#define	PBSTD_PBMDSEL_SET	205,7196
#define	PBSTD_PBMDSEL_CLR	206,7231
#define	PBSTD_PBSKIPEN	208,7289
#define	PBSTD_PBSKIPEN_SET	209,7325
#define	PBSTD_PBSKIPEN_CLR	210,7361
#define	PBSTD_PBOUTMD	212,7420
#define	PBSTD_PBOUTMD_SET	213,7455
#define	PBSTD_PBOUTMD_CLR	214,7490
#define	PBSTD_PBDRV	216,7548
#define	PBSTD_PBDRV_SET	217,7585
#define	PBSTD_PBDRV_CLR	218,7622
#define	PBSTD_PM	220,7682
#define	PBSTD_PM_SET	221,7716
#define	PBSTD_PM_CLR	222,7750
#define	PBSTD_PMEN	224,7807
#define	PBSTD_PMEN_SET	225,7843
#define	PBSTD_PMEN_CLR	226,7879
#define	PBSTD_PBLOCK	228,7938
#define	PBSTD_PBPGEN	232,8041
#define	PBSTD_PBPGPHASE	236,8144
#define	PBHD4_PB 242,8293
#define	PBHD4_PB_SET 243,8321
#define	PBHD4_PB_CLR	244,8350
#define	PBHD4_PB_MASK	245,8378
#define	PBHD4_PBPIN 246,8407
#define	PBHD4_PBMDSEL 250,8504
#define	PBHD4_PBMDSEL_SET 251,8534
#define	PBHD4_PBMDSEL_CLR	252,8567
#define	PBHD4_PBDEN 254,8622
#define	PBHD4_PBDEN_SET 255,8650
#define	PBHD4_PBDEN_CLR 256,8681
#define	PBHD4_PBDRV 258,8735
#define	PBHD4_PBDRV_SET 259,8763
#define	PBHD4_PBDRV_CLR 260,8794
#define	PBHD4_PBILIMIT	262,8848
#define	PBHD4_PBILIMIT_SET	263,8878
#define	PBHD4_PBILIMIT_CLR	264,8911
#define	PBHD4_PBFSEL	266,8967
#define	PBHD4_PBSS	270,9064
#define	PBHD4_PBSS_SET	271,9091
#define	PBHD4_PBSS_CLR	272,9121
#define	PBHD4_PBLOCK	274,9174
#define	PI_WDTIMER0 282,9319
#define	PI_PBEXT0	283,9373
#define	PI_PBEXT1	284,9433
#define	PI_RTC0ALRM 285,9493
#define	PI_DMACH0 286,9530
#define	PI_DMACH1 287,9578
#define	PI_DMACH2 288,9626
#define	PI_DMACH3	289,9674
#define	PI_DMACH4	290,9721
#define	PI_DMACH5 291,9767
#define	PI_DMACH6	292,9815
#define	PI_DMACH7	293,9863
#define	PI_DMACH8	294,9911
#define	PI_DMACH9	295,9959
#define	PI_DMACH10 296,10007
#define	PI_DMACH11	297,10058
#define	PI_DMACH12	298,10108
#define	PI_DMACH13	299,10158
#define	PI_DMACH14	300,10208
#define	PI_DMACH15	301,10258
#define	PI_TIMER0L	302,10308
#define	PI_TIMER0H	303,10358
#define	PI_TIMER1L	304,10409
#define	PI_TIMER1H	305,10459
#define	PI_EPCA0	306,10510
#define	PI_PCA0	307,10554
#define	PI_PCA1	308,10598
#define	PI_USART0	309,10642
#define	PI_USART1 310,10690
#define	PI_SPI0	311,10739
#define	PI_SPI1	312,10787
#define	PI_SPI2	313,10835
#define	PI_I2C0 314,10883
#define	PI_I2C1 315,10916
#define	PI_USB0 316,10949
#define	PI_SARADC0	317,10992
#define	PI_SARADC1	318,11041
#define	PI_CMP0	319,11090
#define	PI_CMP1	320,11138
#define	PI_CAPSENSE0	321,11186
#define	PI_I2S0RX	322,11236
#define	PI_I2S0TX 323,11286
#define	PI_AES0 324,11339
#define	PI_VDDLOW 325,11385
#define	PI_RTC0FAIL	326,11459
#define	PI_PMATCH0	327,11513
#define	PI_UART0	328,11559
#define	PI_UART1 329,11606
#define	PI_IDAC0 330,11654
#define	PI_IDAC1 331,11702
#define	PI_LPTIMER0	332,11750
#define	PI_PLL0	333,11795
#define	PI_VBUS 334,11850
#define	PI_VREGLOW	335,11912
#define PI_INT_NUMBER 336,11983
#define SWI_SVC	339,12094
#define SWI_RETINT	340,12179
#define SWI_DEBUG	341,12268
#define NVIC_BASE 344,12405
#define NVIC_ICTR 345,12435
#define NVIC_ISER 346,12504
#define NVIC_ICER 347,12576
#define NVIC_ISPR 348,12651
#define NVIC_ICPR 349,12725
#define NVIC_IABR 350,12801
#define NVIC_IPR 351,12874
#define NVIC_ICSR 352,12945
#define NVIC_VTOR 353,13019
#define NVIC_AIRCR 354,13085
#define NVIC_SCR 355,13160
#define NVIC_CCR 356,13220
#define NVIC_SHPR 357,13292
#define NVIC_SHCRS 358,13367
#define NVIC_STIR 359,13442
#define NVIC_ICSR_NMIPENDSET 362,13549
#define NVIC_ICSR_PENDSVSET 363,13590
#define NVIC_ICSR_PENDSVCLR 364,13631
#define NVIC_ICSR_PENDSTSET 365,13672
#define NVIC_ICSR_PENDSTCLR 366,13713
#define NVIC_ICSR_ISRPREEMPT 367,13754
#define NVIC_ICSR_ISRPENDING 368,13795
#define UART0_BASE 373,13852
#define UART1_BASE 374,13891
#define	UART_CONFIG 375,13930
#define	UART_CONFIG_SET 376,13960
#define	UART_CONFIG_CLR 377,13990
#define	UART_MODE 379,14042
#define	UART_MODE_SET 380,14074
#define	UART_MODE_CLR 381,14103
#define	UART_FLOWCN 383,14154
#define	UART_FLOWCN_SET 384,14181
#define	UART_FLOWCN_CLR 385,14212
#define	UART_CONTROL 387,14264
#define	UART_CONTROL_SET 388,14292
#define	UART_CONTROL_CLR 389,14324
#define	UART_IPDELAY 391,14377
#define	UART_BAUDRATE 395,14471
#define	UART_FIFOCN 399,14566
#define	UART_FIFOCN_SET 400,14593
#define	UART_FIFOCN_CLR	401,14624
#define	UART_DATA 403,14675
#define SYSTICK_BASE 411,14789
#define SYSTICK_CTRL 412,14824
#define SYSTICK_LOAD 413,14853
#define SYSTICK_VAL 414,14882
#define SYSTICK_CALIB 415,14911
#define SYSTICK_ENABLE 418,14970
#define SYSTICK_TICKINT 419,15043
#define SYSTICK_CLKSOURCE 420,15116
#define SYSTICK_COUNTFLAG 421,15189
#define SCB_BASE 426,15294
#define SCB_ACTLR 427,15330
#define SCB_CPUID 428,15361
#define SCB_CFSR 429,15392
#define SCB_BFSR 430,15423
#define SCB_UFSR 431,15454
#define SCB_HFSR 432,15485
#define SCB_MMAR 433,15516
#define WDTIMER_BASE 438,15568
#define WDTIMER0_CONTROL	439,15615
#define WDTIMER0_STATUS	440,15680
#define WDTIMER0_THRESHOLD	441,15748
#define WDTIMER0_WDTKEY	442,15815
#define RSTSRC0_BASE 447,15907
#define RSTSRC0_RESETEN 448,15954
#define RSTSRC0_RESETEN_SET	449,15989
#define RSTSRC0_RESETEN_CLR	450,16030
#define RSTSRC0_RESETFLAG	452,16095
#define RSTSRC0_CONFIG 456,16203
#define RSTSRC0_CONFIG_SET	457,16239
#define RSTSRC0_CONFIG_CLR	458,16276

uTenux/include/tk/sysdepend/app_sim3/cpuattr.h,56
#define __TK_CPUATTR_H__34,1348
#define TA_GP	40,1441

uTenux/include/tk/sysdepend/app_sim3/cpudef.h,310
#define __TK_CPUDEF_H__34,1356
typedef struct t_regs 43,1480
	VW	r[r44,1504
	VP	lr;45,1554
} T_REGS;46,1591
typedef struct t_eit 51,1662
    VP	pc;52,1685
    UW	psr;53,1727
    UW	taskmode;54,1770
} T_EIT;55,1808
typedef struct t_cregs 60,1869
	VP	ssp;61,1894
	VP	usp;62,1931
} T_CREGS;63,1977

uTenux/include/tk/sysdepend/app_sim3/dbgspt_depend.h,128
#define __TK_DBGSPT_DEPEND_H__34,1406
typedef struct td_calinf 43,1533
	VP	ssp;44,1560
	VP	r11;45,1597
} TD_CALINF;46,1640

uTenux/include/tk/sysdepend/app_sim3/sysdef_depend.h,0

uTenux/include/tk/sysdepend/app_sim3/syslib_depend.h,313
#define __TK_SYSLIB_DEPEND_H__34,1367
#define DI(53,1817
#define EI(54,1864
#define isDI(55,1906
typedef UINT	INTVEC;62,2049
#define DINTNO(65,2140
Inline void out_w(104,2971
Inline void out_h(108,3034
Inline void out_b(112,3097
Inline UW in_w(117,3161
Inline UH in_h(121,3212
Inline UB in_b(125,3263

uTenux/include/tk/sysdepend/app_stm32f1/asm_depend.h,36
#define __TK_ASM_DEPEND_H__34,1345

uTenux/include/tk/sysdepend/app_stm32f1/chip_stm32f103ve/sysdef_depend.h,12842
#define __TK_SYSDEF_DEPEND_H__34,1377
#define PSR_N	39,1449
#define PSR_Z	40,1505
#define PSR_C	41,1542
#define PSR_V	42,1580
#define PSR_T	43,1621
#define PMK_D	48,1710
#define PMK_E	49,1759
#define FMK_D	54,1851
#define FMK_E	55,1898
#define CTL_MSP	60,1981
#define CTL_PSP	61,2025
#define CTL_SVC	62,2068
#define CTL_USR	63,2124
#define EI_STACK_TOP 68,2216
#define EI_RESET 69,2286
#define EI_NMI 70,2356
#define EI_HARDFAULT 71,2426
#define EI_MPUFAULT 72,2496
#define EI_BUSFAULT 73,2566
#define EI_USAGEFAULT 74,2636
#define EI_SVC 79,2986
#define EI_DEBUGMON 80,3056
#define EI_PENDSV 82,3196
#define EI_SYSTICK 83,3266
#define FLASH_BASE 89,3381
#define FLASH_ACR 90,3428
#define FLASH_KEYR 91,3505
#define FLASH_OPTKEYR 92,3571
#define FLASH_SR 93,3644
#define FLASH_CR 94,3712
#define FLASH_AR 95,3782
#define FLASH_OBR 96,3852
#define FLASH_WRPR 97,3926
#define FLASH_ACR_PRFTBS_SHIFT 100,4040
#define FLASH_ACR_PRFTBE_SHIFT 101,4081
#define FLASH_ACR_LATENCY_MASK 102,4122
#define FLASH_ACR_LATENCY_0 103,4169
#define FLASH_ACR_LATENCY_1 104,4216
#define FLASH_ACR_LATENCY_2 105,4263
#define RCC_BASE 110,4345
#define RCC_CR 111,4392
#define RCC_CFGR 112,4462
#define RCC_CIR 113,4538
#define RCC_APB2RSTR 114,4610
#define RCC_APB1RSTR 115,4688
#define RCC_AHBENR 116,4766
#define RCC_APB2ENR 117,4850
#define RCC_APB1ENR 118,4935
#define RCC_BDCR 119,5020
#define RCC_CSR 120,5098
#define RCC_CR_PLL3RDY_MASK 123,5207
#define RCC_CR_PLL3RDY_SET 124,5254
#define RCC_CR_PLL3ON_MASK 125,5301
#define RCC_CR_PLL3ON_SET 126,5348
#define RCC_CR_PLL2RDY_MASK 127,5395
#define RCC_CR_PLL2RDY_SET 128,5442
#define RCC_CR_PLL2ON_MASK 129,5489
#define RCC_CR_PLL2ON_SET 130,5536
#define RCC_CR_PLLRDY_MASK 131,5583
#define RCC_CR_PLLRDY_SET 132,5630
#define RCC_CR_PLLON_MASK 133,5677
#define RCC_CR_PLLON_SET 134,5724
#define RCC_CR_HSEBYP_MASK 135,5771
#define RCC_CR_HSEBYP_SET 136,5818
#define RCC_CR_HSERDY_MASK 137,5865
#define RCC_CR_HSERDY_SET 138,5912
#define RCC_CR_HSEON_MASK 139,5959
#define RCC_CR_HSEON_SET 140,6006
#define RCC_CR_HSIRDY_MASK 141,6053
#define RCC_CR_HSIRDY_SET 142,6100
#define RCC_CR_HSION_MASK 143,6147
#define RCC_CR_HSION_SET 144,6194
#define RCC_CFGR_MCO_MASK 147,6279
#define RCC_CFGR_MCO_NULL 148,6326
#define RCC_CFGR_MCO_SYSCLK 149,6373
#define RCC_CFGR_MCO_RC8M 150,6420
#define RCC_CFGR_MCO_HSE 151,6467
#define RCC_CFGR_MCO_PLL_2 152,6514
#define RCC_CFGR_MCO_PLL2 153,6561
#define RCC_CFGR_MCO_PLL3_2 154,6608
#define RCC_CFGR_MCO_XT1 155,6655
#define RCC_CFGR_MCO_PLL3 156,6702
#define RCC_CFGR_OTGFSPRE_MASK 157,6749
#define RCC_CFGR_OTGFSPRE_DIV_2 158,6796
#define RCC_CFGR_OTGFSPRE_DIV_3 159,6843
#define RCC_CFGR_PLL_MASK 160,6890
#define RCC_CFGR_PLLMULL_MASK 161,6937
#define RCC_CFGR_PLLMULL_4 162,6984
#define RCC_CFGR_PLLMULL_5 163,7031
#define RCC_CFGR_PLLMULL_6 164,7078
#define RCC_CFGR_PLLMULL_7 165,7125
#define RCC_CFGR_PLLMULL_8 166,7172
#define RCC_CFGR_PLLMULL_9 167,7219
#define RCC_CFGR_PLLXTPRE_MASK 168,7266
#define RCC_CFGR_PLLXTPRE_DIV_1 169,7313
#define RCC_CFGR_PLLXTPRE_DIV_2 170,7360
#define RCC_CFGR_PLLSRC_MASK 171,7407
#define RCC_CFGR_PLLSRC_HSI_2 172,7454
#define RCC_CFGR_PLLSRC_PREDIV 173,7501
#define RCC_CFGR_ADCPRE_MASK 174,7548
#define RCC_CFGR_ADCPRE_DIV_1 175,7595
#define RCC_CFGR_ADCPRE_DIV_2 176,7642
#define RCC_CFGR_ADCPRE_DIV_4 177,7689
#define RCC_CFGR_ADCPRE_DIV_8 178,7736
#define RCC_CFGR_PPRE2_MASK 179,7783
#define RCC_CFGR_PPRE2_DIV_1 180,7830
#define RCC_CFGR_PPRE2_DIV_2 181,7877
#define RCC_CFGR_PPRE2_DIV_4 182,7924
#define RCC_CFGR_PPRE2_DIV_8 183,7971
#define RCC_CFGR_PPRE2_DIV_16 184,8018
#define RCC_CFGR_PPRE1_MASK 185,8065
#define RCC_CFGR_PPRE1_DIV_1 186,8112
#define RCC_CFGR_PPRE1_DIV_2 187,8159
#define RCC_CFGR_PPRE1_DIV_4 188,8206
#define RCC_CFGR_PPRE1_DIV_5 189,8253
#define RCC_CFGR_PPRE1_DIV_16 190,8300
#define RCC_CFGR_HPRE_MASK 191,8347
#define RCC_CFGR_HPRE_DIV_1 192,8394
#define RCC_CFGR_HPRE_DIV_2 193,8441
#define RCC_CFGR_HPRE_DIV_4 194,8488
#define RCC_CFGR_HPRE_DIV_8 195,8535
#define RCC_CFGR_HPRE_DIV_16 196,8582
#define RCC_CFGR_HPRE_DIV_64 197,8629
#define RCC_CFGR_HPRE_DIV_128 198,8676
#define RCC_CFGR_HPRE_DIV_256 199,8723
#define RCC_CFGR_HPRE_DIV_512 200,8770
#define RCC_CFGR_SWS_MASK 201,8817
#define RCC_CFGR_SWS_HSI 202,8864
#define RCC_CFGR_SWS_HSE 203,8911
#define RCC_CFGR_SWS_PLL 204,8958
#define RCC_CFGR_SW_MASK 205,9005
#define RCC_CFGR_SW_HSI 206,9052
#define RCC_CFGR_SW_HSE 207,9099
#define RCC_CFGR_SW_PLL 208,9146
#define RCC_AHBENR_ETHMACRXEN_SHIFT 212,9232
#define RCC_AHBENR_ETHMACTXEN_SHIFT 213,9273
#define RCC_AHBENR_ETHMACEN_SHIFT 214,9314
#define RCC_AHBENR_OTGFSEN_SHIFT 215,9355
#define RCC_AHBENR_CRCEN_SHIFT 216,9396
#define RCC_AHBENR_FLITFEN_SHIFT 217,9437
#define RCC_AHBENR_SRAMEN_SHIFT 218,9478
#define RCC_AHBENR_DMA2EN_SHIFT 219,9519
#define RCC_AHBENR_DMA1EN_SHIFT 220,9560
#define RCC_APB2ENR_USART1EN_SHIFT 223,9639
#define RCC_APB2ENR_SPI1EN_SHIFT 224,9680
#define RCC_APB2ENR_TIM1EN_SHIFT 225,9721
#define RCC_APB2ENR_ADC2EN_SHIFT 226,9762
#define RCC_APB2ENR_ADC1EN_SHIFT 227,9803
#define RCC_APB2ENR_IOPGEN_SHIFT 228,9844
#define RCC_APB2ENR_IOPFEN_SHIFT 229,9885
#define RCC_APB2ENR_IOPEEN_SHIFT 230,9926
#define RCC_APB2ENR_IOPDEN_SHIFT 231,9967
#define RCC_APB2ENR_IOPCEN_SHIFT 232,10008
#define RCC_APB2ENR_IOPBEN_SHIFT 233,10049
#define RCC_APB2ENR_IOPAEN_SHIFT 234,10090
#define RCC_APB2ENR_AFIOEN_SHIFT 235,10131
#define RCC_APB1ENR_DACEN_SHIFT 239,10211
#define RCC_APB1ENR_PWREN_SHIFT 240,10252
#define RCC_APB1ENR_BKPEN_SHIFT 241,10293
#define RCC_APB1ENR_CAN2EN_SHIFT 242,10334
#define RCC_APB1ENR_CAN1EN_SHIFT 243,10375
#define RCC_APB1ENR_I2C2EN_SHIFT 244,10416
#define RCC_APB1ENR_I2C1EN_SHIFT 245,10457
#define RCC_APB1ENR_UART5EN_SHIFT 246,10498
#define RCC_APB1ENR_UART4EN_SHIFT 247,10539
#define RCC_APB1ENR_UART3EN_SHIFT 248,10580
#define RCC_APB1ENR_UART2EN_SHIFT 249,10621
#define RCC_APB1ENR_SPI3EN_SHIFT 250,10662
#define RCC_APB1ENR_SPI2EN_SHIFT 251,10703
#define RCC_APB1ENR_SPI3EN_SHIFT 252,10744
#define RCC_APB1ENR_WWDGEN_SHIFT 253,10785
#define RCC_APB1ENR_TIM7EN_SHIFT 254,10826
#define RCC_APB1ENR_TIM6EN_SHIFT 255,10867
#define RCC_APB1ENR_TIM5EN_SHIFT 256,10908
#define RCC_APB1ENR_TIM4EN_SHIFT 257,10949
#define RCC_APB1ENR_TIM3EN_SHIFT 258,10990
#define RCC_APB1ENR_TIM2EN_SHIFT 259,11031
#define GPIOA_BASE 264,11103
#define GPIOB_BASE 265,11171
#define GPIOC_BASE 266,11230
#define GPIOD_BASE 267,11298
#define GPIOE_BASE 268,11366
#define GPIO_CRL 269,11434
#define GPIO_CRH 270,11513
#define GPIO_IDR 271,11593
#define GPIO_ODR 272,11665
#define GPIO_BSRR 273,11738
#define GPIO_BRR 274,11813
#define GPIO_LCKR 275,11884
#define GPIO_CR_CNF_MASK 278,12002
#define GPIO_CR_CNF_IN_ANALOG 279,12043
#define GPIO_CR_CNF_IN_FLOATING 280,12084
#define GPIO_CR_CNF_IN_PULLUPDOWN 281,12125
#define GPIO_CR_CNF_OUT_GP_PP 282,12166
#define GPIO_CR_CNF_OUT_GP_OD 283,12207
#define GPIO_CR_CNF_OUT_AF_PP 284,12248
#define GPIO_CR_CNF_OUT_AF_OD 285,12289
#define GPIO_CR_MODE_MASK 286,12330
#define GPIO_CR_MODE_IN 287,12371
#define GPIO_CR_MODE_OUT_10M 288,12412
#define GPIO_CR_MODE_OUT_2M 289,12453
#define GPIO_CR_MODE_OUT_50M 290,12494
#define GPIO_CRL_SHIFT(293,12574
#define GPIO_CRH_SHIFT(296,12660
#define PI_WWDG 303,12800
#define PI_PVD 304,12873
#define PI_TAMPER 305,12963
#define PI_RTC 306,13028
#define PI_FLASH 307,13097
#define PI_RCC 308,13168
#define PI_EXTI0 309,13237
#define PI_EXTI1 310,13306
#define PI_EXTI2 311,13375
#define PI_EXTI3 312,13444
#define PI_EXTI4 313,13513
#define PI_DMA11 314,13582
#define PI_DMA12 315,13661
#define PI_DMA13 316,13740
#define PI_DMA14 317,13819
#define PI_DMA15 318,13898
#define PI_DMA16 319,13977
#define PI_DMA17 320,14056
#define PI_ADC1_2 321,14135
#define PI_USB_HP_CAN_TX 322,14214
#define PI_USB_LP_CAN_RX0 323,14301
#define PI_CAN1_RX1 324,14388
#define PI_CAN1_SCE 325,14454
#define PI_EXTI9_5 326,14520
#define PI_TIM1_BRK 327,14594
#define PI_TIM1_UP 328,14663
#define PI_TIM1_TRG_COM 329,14733
#define PI_TIM1_CC 330,14821
#define PI_TIM2 331,14900
#define PI_TIM3 332,14970
#define PI_TIM4 333,15040
#define PI_I2C1_EV 334,15110
#define PI_I2C1_ER 335,15179
#define PI_I2C2_EV 336,15248
#define PI_I2C2_ER 337,15317
#define PI_SPI1 338,15386
#define PI_SPI2 339,15456
#define PI_USART1 340,15526
#define PI_USART2 341,15598
#define PI_USART3 342,15670
#define PI_EXTI15_10 343,15742
#define PI_RTCAlarm 344,15818
#define PI_USB_WKUP 345,15904
#define PI_TIM8_BRK 346,16004
#define PI_TIM8_UP 347,16073
#define PI_TIM8_TRG_COM 348,16143
#define PI_TIM8_CC 349,16231
#define PI_ADC3 350,16310
#define PI_FSMC 351,16380
#define PI_SDIO 352,16450
#define PI_TIM5 353,16520
#define PI_SPI3 354,16590
#define PI_UART4 355,16660
#define PI_UART5 356,16731
#define PI_TIM6 357,16802
#define PI_TIM7 358,16872
#define PI_DMA21 359,16942
#define PI_DMA22 360,17021
#define PI_DMA23 361,17100
#define PI_DMA24_5 362,17179
#define PI_INT_NUMBER 363,17277
#define SWI_SVC	366,17400
#define SWI_RETINT	367,17484
#define SWI_DEBUG	368,17572
#define NVIC_BASE 372,17709
#define NVIC_ISER 373,17739
#define NVIC_ICER 374,17811
#define NVIC_ISPR 375,17886
#define NVIC_ICPR 376,17960
#define NVIC_IABR 377,18036
#define NVIC_IPR 378,18109
#define NVIC_ICSR 379,18180
#define NVIC_VTOR 380,18254
#define NVIC_AIRCR 381,18320
#define NVIC_SCR 382,18395
#define NVIC_CCR 383,18455
#define NVIC_SHPR 384,18527
#define NVIC_SHCRS 385,18602
#define NVIC_STIR 386,18677
#define NVIC_ICSR_NMIPENDSET 389,18784
#define NVIC_ICSR_PENDSVSET 390,18825
#define NVIC_ICSR_PENDSVCLR 391,18866
#define NVIC_ICSR_PENDSTSET 392,18907
#define NVIC_ICSR_PENDSTCLR 393,18948
#define NVIC_ICSR_ISRPREEMPT 394,18989
#define NVIC_ICSR_ISRPENDING 395,19030
#define USART1_BASE 400,19088
#define USART_SR 401,19135
#define USART_DR 402,19198
#define USART_BRR 403,19259
#define USART_CR1 404,19325
#define USART_CR2 405,19391
#define USART_CR3 406,19457
#define USART_GTPR 407,19523
#define USART_SR_CTS_SHIFT 410,19642
#define USART_SR_LBD_SHIFT 411,19683
#define USART_SR_TXE_SHIFT 412,19724
#define USART_SR_TC_SHIFT 413,19765
#define USART_SR_RXNE_SHIFT 414,19806
#define USART_SR_IDLE_SHIFT 415,19847
#define USART_SR_ORE_SHIFT 416,19888
#define USART_SR_NE_SHIFT 417,19929
#define USART_SR_FE_SHIFT 418,19970
#define USART_SR_PE_SHIFT 419,20011
#define USART_DR_MASK 422,20090
#define USART_BRR_MANTISSA_SHIFT 425,20175
#define USART_CR1_UE_SHIFT 428,20254
#define USART_CR1_M_SHIFT 429,20295
#define USART_CR1_WAKE_SHIFT 430,20336
#define USART_CR1_PCE_SHIFT 431,20377
#define USART_CR1_PS_SHIFT 432,20418
#define USART_CR1_PEIE_SHIFT 433,20459
#define USART_CR1_TXEIE_SHIFT 434,20500
#define USART_CR1_TCEIE_SHIFT 435,20541
#define USART_CR1_RXNEIE_SHIFT 436,20582
#define USART_CR1_IDLEIE_SHIFT 437,20623
#define USART_CR1_TE_SHIFT 438,20664
#define USART_CR1_RE_SHIFT 439,20705
#define USART_CR1_RWU_SHIFT 440,20746
#define USART_CR1_SBK_SHIFT 441,20787
#define USART_CR2_LINEN_SHIFT 445,20867
#define USART_CR2_STOP_SHIFT 446,20908
#define USART_CR2_CLKEN_SHIFT 447,20949
#define USART_CR2_CPOL_SHIFT 448,20990
#define USART_CR2_CPHA_SHIFT 449,21031
#define USART_CR2_LBCL_SHIFT 450,21072
#define USART_CR2_LBDIE_SHIFT 451,21113
#define USART_CR2_LBDL_SHIFT 452,21154
#define USART_CR2_ADD_SHIFT 453,21195
#define USART_CR3_CTSIE_SHIFT 456,21274
#define USART_CR3_CTSE_SHIFT 457,21315
#define USART_CR3_RTSE_SHIFT 458,21356
#define USART_CR3_DMAT_SHIFT 459,21397
#define USART_CR3_DMAR_SHIFT 460,21438
#define USART_CR3_SCEN_SHIFT 461,21479
#define USART_CR3_NACK_SHIFT 462,21520
#define USART_CR3_HDSEL_SHIFT 463,21561
#define USART_CR3_IRLP_SHIFT 464,21602
#define USART_CR3_IREN_SHIFT 465,21643
#define USART_CR3_EIE_SHIFT 466,21684
#define SYSTICK_BASE 471,21744
#define SYSTICK_CTRL 472,21779
#define SYSTICK_LOAD 473,21808
#define SYSTICK_VAL 474,21837
#define SYSTICK_CALIB 475,21866
#define SYSTICK_ENABLE 478,21925
#define SYSTICK_TICKINT 479,21998
#define SYSTICK_CLKSOURCE 480,22071
#define SYSTICK_COUNTFLAG 481,22144
#define SCB_BASE 486,22249
#define SCB_ACTLR 487,22285
#define SCB_CPUID 488,22355
#define SCB_CFSR 489,22418
#define SCB_HFSR 490,22497
#define SCB_DFSR 491,22567
#define SCB_MMFAR 492,22638
#define SCB_BFAR 493,22718
#define SCB_AFSR 494,22788
#define IWDT_BASE 499,22896
#define IWDG_KR 500,22943
#define IWDG_PR 501,23003
#define IWDG_RL 502,23069
#define IWDG_SR 503,23132
#define WWDT_BASE 508,23222
#define WWDG_CR 509,23269
#define WWDG_CFR 510,23333
#define WWDG_SR 511,23403

uTenux/include/tk/sysdepend/app_stm32f1/chip_stm32f103ze/sysdef_depend.h,12932
#define __TK_SYSDEF_DEPEND_H__34,1368
#define PSR_N	39,1440
#define PSR_Z	40,1496
#define PSR_C	41,1533
#define PSR_V	42,1571
#define PSR_T	43,1612
#define PMK_D	48,1701
#define PMK_E	49,1750
#define FMK_D	54,1842
#define FMK_E	55,1889
#define CTL_MSP	60,1972
#define CTL_PSP	61,2016
#define CTL_SVC	62,2059
#define CTL_USR	63,2115
#define EI_STACK_TOP 68,2207
#define EI_RESET 69,2277
#define EI_NMI 70,2347
#define EI_HARDFAULT 71,2417
#define EI_MPUFAULT 72,2487
#define EI_BUSFAULT 73,2557
#define EI_USAGEFAULT 74,2627
#define EI_SVC 79,2977
#define EI_DEBUGMON 80,3047
#define EI_PENDSV 82,3187
#define EI_SYSTICK 83,3257
#define FLASH_BASE 90,3451
#define FLASH_ACR 91,3498
#define FLASH_KEYR 92,3575
#define FLASH_OPTKEYR 93,3641
#define FLASH_SR 94,3714
#define FLASH_CR 95,3782
#define FLASH_AR 96,3852
#define FLASH_OBR 97,3922
#define FLASH_WRPR 98,3996
#define FLASH_ACR_PRFTBS_SHIFT 101,4110
#define FLASH_ACR_PRFTBE_SHIFT 102,4151
#define FLASH_ACR_LATENCY_MASK 103,4192
#define FLASH_ACR_LATENCY_0 104,4239
#define FLASH_ACR_LATENCY_1 105,4286
#define FLASH_ACR_LATENCY_2 106,4333
#define RCC_BASE 111,4415
#define RCC_CR 112,4462
#define RCC_CFGR 113,4532
#define RCC_CIR 114,4608
#define RCC_APB2RSTR 115,4680
#define RCC_APB1RSTR 116,4758
#define RCC_AHBENR 117,4836
#define RCC_APB2ENR 118,4920
#define RCC_APB1ENR 119,5005
#define RCC_BDCR 120,5090
#define RCC_CSR 121,5168
#define RCC_CR_PLL3RDY_MASK 124,5277
#define RCC_CR_PLL3RDY_SET 125,5324
#define RCC_CR_PLL3ON_MASK 126,5371
#define RCC_CR_PLL3ON_SET 127,5418
#define RCC_CR_PLL2RDY_MASK 128,5465
#define RCC_CR_PLL2RDY_SET 129,5512
#define RCC_CR_PLL2ON_MASK 130,5559
#define RCC_CR_PLL2ON_SET 131,5606
#define RCC_CR_PLLRDY_MASK 132,5653
#define RCC_CR_PLLRDY_SET 133,5700
#define RCC_CR_PLLON_MASK 134,5747
#define RCC_CR_PLLON_SET 135,5794
#define RCC_CR_HSEBYP_MASK 136,5841
#define RCC_CR_HSEBYP_SET 137,5888
#define RCC_CR_HSERDY_MASK 138,5935
#define RCC_CR_HSERDY_SET 139,5982
#define RCC_CR_HSEON_MASK 140,6029
#define RCC_CR_HSEON_SET 141,6076
#define RCC_CR_HSIRDY_MASK 142,6123
#define RCC_CR_HSIRDY_SET 143,6170
#define RCC_CR_HSION_MASK 144,6217
#define RCC_CR_HSION_SET 145,6264
#define RCC_CFGR_MCO_MASK 148,6349
#define RCC_CFGR_MCO_NULL 149,6396
#define RCC_CFGR_MCO_SYSCLK 150,6443
#define RCC_CFGR_MCO_RC8M 151,6490
#define RCC_CFGR_MCO_HSE 152,6537
#define RCC_CFGR_MCO_PLL_2 153,6584
#define RCC_CFGR_MCO_PLL2 154,6631
#define RCC_CFGR_MCO_PLL3_2 155,6678
#define RCC_CFGR_MCO_XT1 156,6725
#define RCC_CFGR_MCO_PLL3 157,6772
#define RCC_CFGR_OTGFSPRE_MASK 158,6819
#define RCC_CFGR_OTGFSPRE_DIV_2 159,6866
#define RCC_CFGR_OTGFSPRE_DIV_3 160,6913
#define RCC_CFGR_PLL_MASK 161,6960
#define RCC_CFGR_PLLMULL_MASK 162,7007
#define RCC_CFGR_PLLMULL_4 163,7054
#define RCC_CFGR_PLLMULL_5 164,7101
#define RCC_CFGR_PLLMULL_6 165,7148
#define RCC_CFGR_PLLMULL_7 166,7195
#define RCC_CFGR_PLLMULL_8 167,7242
#define RCC_CFGR_PLLMULL_9 168,7289
#define RCC_CFGR_PLLXTPRE_MASK 169,7336
#define RCC_CFGR_PLLXTPRE_DIV_1 170,7383
#define RCC_CFGR_PLLXTPRE_DIV_2 171,7430
#define RCC_CFGR_PLLSRC_MASK 172,7477
#define RCC_CFGR_PLLSRC_HSI_2 173,7524
#define RCC_CFGR_PLLSRC_PREDIV 174,7571
#define RCC_CFGR_ADCPRE_MASK 175,7618
#define RCC_CFGR_ADCPRE_DIV_1 176,7665
#define RCC_CFGR_ADCPRE_DIV_2 177,7712
#define RCC_CFGR_ADCPRE_DIV_4 178,7759
#define RCC_CFGR_ADCPRE_DIV_8 179,7806
#define RCC_CFGR_PPRE2_MASK 180,7853
#define RCC_CFGR_PPRE2_DIV_1 181,7900
#define RCC_CFGR_PPRE2_DIV_2 182,7947
#define RCC_CFGR_PPRE2_DIV_4 183,7994
#define RCC_CFGR_PPRE2_DIV_8 184,8041
#define RCC_CFGR_PPRE2_DIV_16 185,8088
#define RCC_CFGR_PPRE1_MASK 186,8135
#define RCC_CFGR_PPRE1_DIV_1 187,8182
#define RCC_CFGR_PPRE1_DIV_2 188,8229
#define RCC_CFGR_PPRE1_DIV_4 189,8276
#define RCC_CFGR_PPRE1_DIV_5 190,8323
#define RCC_CFGR_PPRE1_DIV_16 191,8370
#define RCC_CFGR_HPRE_MASK 192,8417
#define RCC_CFGR_HPRE_DIV_1 193,8464
#define RCC_CFGR_HPRE_DIV_2 194,8511
#define RCC_CFGR_HPRE_DIV_4 195,8558
#define RCC_CFGR_HPRE_DIV_8 196,8605
#define RCC_CFGR_HPRE_DIV_16 197,8652
#define RCC_CFGR_HPRE_DIV_64 198,8699
#define RCC_CFGR_HPRE_DIV_128 199,8746
#define RCC_CFGR_HPRE_DIV_256 200,8793
#define RCC_CFGR_HPRE_DIV_512 201,8840
#define RCC_CFGR_SWS_MASK 202,8887
#define RCC_CFGR_SWS_HSI 203,8934
#define RCC_CFGR_SWS_HSE 204,8981
#define RCC_CFGR_SWS_PLL 205,9028
#define RCC_CFGR_SW_MASK 206,9075
#define RCC_CFGR_SW_HSI 207,9122
#define RCC_CFGR_SW_HSE 208,9169
#define RCC_CFGR_SW_PLL 209,9216
#define RCC_AHBENR_ETHMACRXEN_SHIFT 213,9302
#define RCC_AHBENR_ETHMACTXEN_SHIFT 214,9343
#define RCC_AHBENR_ETHMACEN_SHIFT 215,9384
#define RCC_AHBENR_OTGFSEN_SHIFT 216,9425
#define RCC_AHBENR_CRCEN_SHIFT 217,9466
#define RCC_AHBENR_FLITFEN_SHIFT 218,9507
#define RCC_AHBENR_SRAMEN_SHIFT 219,9548
#define RCC_AHBENR_DMA2EN_SHIFT 220,9589
#define RCC_AHBENR_DMA1EN_SHIFT 221,9630
#define RCC_APB2ENR_USART1EN_SHIFT 224,9709
#define RCC_APB2ENR_SPI1EN_SHIFT 225,9750
#define RCC_APB2ENR_TIM1EN_SHIFT 226,9791
#define RCC_APB2ENR_ADC2EN_SHIFT 227,9832
#define RCC_APB2ENR_ADC1EN_SHIFT 228,9873
#define RCC_APB2ENR_IOPGEN_SHIFT 229,9914
#define RCC_APB2ENR_IOPFEN_SHIFT 230,9955
#define RCC_APB2ENR_IOPEEN_SHIFT 231,9996
#define RCC_APB2ENR_IOPDEN_SHIFT 232,10037
#define RCC_APB2ENR_IOPCEN_SHIFT 233,10078
#define RCC_APB2ENR_IOPBEN_SHIFT 234,10119
#define RCC_APB2ENR_IOPAEN_SHIFT 235,10160
#define RCC_APB2ENR_AFIOEN_SHIFT 236,10201
#define RCC_APB1ENR_DACEN_SHIFT 240,10281
#define RCC_APB1ENR_PWREN_SHIFT 241,10322
#define RCC_APB1ENR_BKPEN_SHIFT 242,10363
#define RCC_APB1ENR_CAN2EN_SHIFT 243,10404
#define RCC_APB1ENR_CAN1EN_SHIFT 244,10445
#define RCC_APB1ENR_I2C2EN_SHIFT 245,10486
#define RCC_APB1ENR_I2C1EN_SHIFT 246,10527
#define RCC_APB1ENR_UART5EN_SHIFT 247,10568
#define RCC_APB1ENR_UART4EN_SHIFT 248,10609
#define RCC_APB1ENR_UART3EN_SHIFT 249,10650
#define RCC_APB1ENR_UART2EN_SHIFT 250,10691
#define RCC_APB1ENR_SPI3EN_SHIFT 251,10732
#define RCC_APB1ENR_SPI2EN_SHIFT 252,10773
#define RCC_APB1ENR_SPI3EN_SHIFT 253,10814
#define RCC_APB1ENR_WWDGEN_SHIFT 254,10855
#define RCC_APB1ENR_TIM7EN_SHIFT 255,10896
#define RCC_APB1ENR_TIM6EN_SHIFT 256,10937
#define RCC_APB1ENR_TIM5EN_SHIFT 257,10978
#define RCC_APB1ENR_TIM4EN_SHIFT 258,11019
#define RCC_APB1ENR_TIM3EN_SHIFT 259,11060
#define RCC_APB1ENR_TIM2EN_SHIFT 260,11101
#define GPIOA_BASE 265,11173
#define GPIOB_BASE 266,11241
#define GPIOC_BASE 267,11300
#define GPIOD_BASE 268,11368
#define GPIOE_BASE 269,11436
#define GPIOF_BASE 270,11504
#define GPIOG_BASE 271,11572
#define GPIO_CRL 272,11640
#define GPIO_CRH 273,11719
#define GPIO_IDR 274,11799
#define GPIO_ODR 275,11871
#define GPIO_BSRR 276,11944
#define GPIO_BRR 277,12019
#define GPIO_LCKR 278,12090
#define GPIO_CR_CNF_MASK 281,12208
#define GPIO_CR_CNF_IN_ANALOG 282,12249
#define GPIO_CR_CNF_IN_FLOATING 283,12290
#define GPIO_CR_CNF_IN_PULLUPDOWN 284,12331
#define GPIO_CR_CNF_OUT_GP_PP 285,12372
#define GPIO_CR_CNF_OUT_GP_OD 286,12413
#define GPIO_CR_CNF_OUT_AF_PP 287,12454
#define GPIO_CR_CNF_OUT_AF_OD 288,12495
#define GPIO_CR_MODE_MASK 289,12536
#define GPIO_CR_MODE_IN 290,12577
#define GPIO_CR_MODE_OUT_10M 291,12618
#define GPIO_CR_MODE_OUT_2M 292,12659
#define GPIO_CR_MODE_OUT_50M 293,12700
#define GPIO_CRL_SHIFT(296,12780
#define GPIO_CRH_SHIFT(299,12866
#define PI_WWDG 306,13006
#define PI_PVD 307,13079
#define PI_TAMPER 308,13169
#define PI_RTC 309,13234
#define PI_FLASH 310,13303
#define PI_RCC 311,13374
#define PI_EXTI0 312,13443
#define PI_EXTI1 313,13512
#define PI_EXTI2 314,13581
#define PI_EXTI3 315,13650
#define PI_EXTI4 316,13719
#define PI_DMA11 317,13788
#define PI_DMA12 318,13867
#define PI_DMA13 319,13946
#define PI_DMA14 320,14025
#define PI_DMA15 321,14104
#define PI_DMA16 322,14183
#define PI_DMA17 323,14262
#define PI_ADC1_2 324,14341
#define PI_USB_HP_CAN_TX 325,14420
#define PI_USB_LP_CAN_RX0 326,14507
#define PI_CAN1_RX1 327,14594
#define PI_CAN1_SCE 328,14660
#define PI_EXTI9_5 329,14726
#define PI_TIM1_BRK 330,14800
#define PI_TIM1_UP 331,14869
#define PI_TIM1_TRG_COM 332,14939
#define PI_TIM1_CC 333,15027
#define PI_TIM2 334,15106
#define PI_TIM3 335,15176
#define PI_TIM4 336,15246
#define PI_I2C1_EV 337,15316
#define PI_I2C1_ER 338,15385
#define PI_I2C2_EV 339,15454
#define PI_I2C2_ER 340,15523
#define PI_SPI1 341,15592
#define PI_SPI2 342,15662
#define PI_USART1 343,15732
#define PI_USART2 344,15804
#define PI_USART3 345,15876
#define PI_EXTI15_10 346,15948
#define PI_RTCAlarm 347,16024
#define PI_USB_WKUP 348,16110
#define PI_TIM8_BRK 349,16210
#define PI_TIM8_UP 350,16279
#define PI_TIM8_TRG_COM 351,16349
#define PI_TIM8_CC 352,16437
#define PI_ADC3 353,16516
#define PI_FSMC 354,16586
#define PI_SDIO 355,16656
#define PI_TIM5 356,16726
#define PI_SPI3 357,16796
#define PI_UART4 358,16866
#define PI_UART5 359,16937
#define PI_TIM6 360,17008
#define PI_TIM7 361,17078
#define PI_DMA21 362,17148
#define PI_DMA22 363,17227
#define PI_DMA23 364,17306
#define PI_DMA24_5 365,17385
#define PI_INT_NUMBER 366,17483
#define SWI_SVC	369,17606
#define SWI_RETINT	370,17691
#define SWI_DEBUG	371,17780
#define NVIC_BASE 374,17917
#define NVIC_ICTR 375,17947
#define NVIC_ISER 376,18016
#define NVIC_ICER 377,18088
#define NVIC_ISPR 378,18163
#define NVIC_ICPR 379,18237
#define NVIC_IABR 380,18313
#define NVIC_IPR 381,18386
#define NVIC_ICSR 382,18457
#define NVIC_VTOR 383,18531
#define NVIC_AIRCR 384,18597
#define NVIC_SCR 385,18672
#define NVIC_CCR 386,18732
#define NVIC_SHPR 387,18804
#define NVIC_SHCRS 388,18879
#define NVIC_STIR 389,18954
#define NVIC_ICSR_NMIPENDSET 392,19061
#define NVIC_ICSR_PENDSVSET 393,19102
#define NVIC_ICSR_PENDSVCLR 394,19143
#define NVIC_ICSR_PENDSTSET 395,19184
#define NVIC_ICSR_PENDSTCLR 396,19225
#define NVIC_ICSR_ISRPREEMPT 397,19266
#define NVIC_ICSR_ISRPENDING 398,19307
#define USART1_BASE 403,19365
#define USART_SR 404,19412
#define USART_DR 405,19475
#define USART_BRR 406,19536
#define USART_CR1 407,19602
#define USART_CR2 408,19668
#define USART_CR3 409,19734
#define USART_GTPR 410,19800
#define USART_SR_CTS_SHIFT 413,19919
#define USART_SR_LBD_SHIFT 414,19960
#define USART_SR_TXE_SHIFT 415,20001
#define USART_SR_TC_SHIFT 416,20042
#define USART_SR_RXNE_SHIFT 417,20083
#define USART_SR_IDLE_SHIFT 418,20124
#define USART_SR_ORE_SHIFT 419,20165
#define USART_SR_NE_SHIFT 420,20206
#define USART_SR_FE_SHIFT 421,20247
#define USART_SR_PE_SHIFT 422,20288
#define USART_DR_MASK 425,20367
#define USART_BRR_MANTISSA_SHIFT 428,20452
#define USART_CR1_UE_SHIFT 431,20531
#define USART_CR1_M_SHIFT 432,20572
#define USART_CR1_WAKE_SHIFT 433,20613
#define USART_CR1_PCE_SHIFT 434,20654
#define USART_CR1_PS_SHIFT 435,20695
#define USART_CR1_PEIE_SHIFT 436,20736
#define USART_CR1_TXEIE_SHIFT 437,20777
#define USART_CR1_TCEIE_SHIFT 438,20818
#define USART_CR1_RXNEIE_SHIFT 439,20859
#define USART_CR1_IDLEIE_SHIFT 440,20900
#define USART_CR1_TE_SHIFT 441,20941
#define USART_CR1_RE_SHIFT 442,20982
#define USART_CR1_RWU_SHIFT 443,21023
#define USART_CR1_SBK_SHIFT 444,21064
#define USART_CR2_LINEN_SHIFT 448,21144
#define USART_CR2_STOP_SHIFT 449,21185
#define USART_CR2_CLKEN_SHIFT 450,21226
#define USART_CR2_CPOL_SHIFT 451,21267
#define USART_CR2_CPHA_SHIFT 452,21308
#define USART_CR2_LBCL_SHIFT 453,21349
#define USART_CR2_LBDIE_SHIFT 454,21390
#define USART_CR2_LBDL_SHIFT 455,21431
#define USART_CR2_ADD_SHIFT 456,21472
#define USART_CR3_CTSIE_SHIFT 459,21551
#define USART_CR3_CTSE_SHIFT 460,21592
#define USART_CR3_RTSE_SHIFT 461,21633
#define USART_CR3_DMAT_SHIFT 462,21674
#define USART_CR3_DMAR_SHIFT 463,21715
#define USART_CR3_SCEN_SHIFT 464,21756
#define USART_CR3_NACK_SHIFT 465,21797
#define USART_CR3_HDSEL_SHIFT 466,21838
#define USART_CR3_IRLP_SHIFT 467,21879
#define USART_CR3_IREN_SHIFT 468,21920
#define USART_CR3_EIE_SHIFT 469,21961
#define SYSTICK_BASE 474,22021
#define SYSTICK_CTRL 475,22056
#define SYSTICK_LOAD 476,22085
#define SYSTICK_VAL 477,22114
#define SYSTICK_CALIB 478,22143
#define SYSTICK_ENABLE 481,22202
#define SYSTICK_TICKINT 482,22275
#define SYSTICK_CLKSOURCE 483,22348
#define SYSTICK_COUNTFLAG 484,22421
#define SCB_BASE 489,22526
#define SCB_ACTLR 490,22562
#define SCB_CPUID 491,22632
#define SCB_CFSR 492,22695
#define SCB_HFSR 493,22774
#define SCB_DFSR 494,22844
#define SCB_MMFAR 495,22915
#define SCB_BFAR 496,22995
#define SCB_AFSR 497,23065
#define IWDT_BASE 503,23174
#define IWDG_KR 504,23221
#define IWDG_PR 505,23281
#define IWDG_RL 506,23347
#define IWDG_SR 507,23410
#define WWDT_BASE 512,23500
#define WWDG_CR 513,23547
#define WWDG_CFR 514,23611
#define WWDG_SR 515,23681

uTenux/include/tk/sysdepend/app_stm32f1/chip_stm32f107vc/sysdef_depend.h,12872
#define __TK_SYSDEF_DEPEND_H__34,1368
#define PSR_N	39,1440
#define PSR_Z	40,1496
#define PSR_C	41,1533
#define PSR_V	42,1571
#define PSR_T	43,1612
#define PMK_D	48,1701
#define PMK_E	49,1750
#define FMK_D	54,1842
#define FMK_E	55,1889
#define CTL_MSP	60,1972
#define CTL_PSP	61,2016
#define CTL_SVC	62,2059
#define CTL_USR	63,2115
#define EI_STACK_TOP 68,2207
#define EI_RESET 69,2277
#define EI_NMI 70,2347
#define EI_HARDFAULT 71,2417
#define EI_MPUFAULT 72,2487
#define EI_BUSFAULT 73,2557
#define EI_USAGEFAULT 74,2627
#define EI_SVC 79,2977
#define EI_DEBUGMON 80,3047
#define EI_PENDSV 82,3187
#define EI_SYSTICK 83,3257
#define FLASH_BASE 90,3451
#define FLASH_ACR 91,3498
#define FLASH_KEYR 92,3575
#define FLASH_OPTKEYR 93,3641
#define FLASH_SR 94,3714
#define FLASH_CR 95,3782
#define FLASH_AR 96,3852
#define FLASH_OBR 97,3922
#define FLASH_WRPR 98,3996
#define FLASH_ACR_PRFTBS_SHIFT 101,4110
#define FLASH_ACR_PRFTBE_SHIFT 102,4151
#define FLASH_ACR_LATENCY_MASK 103,4192
#define FLASH_ACR_LATENCY_0 104,4239
#define FLASH_ACR_LATENCY_1 105,4286
#define FLASH_ACR_LATENCY_2 106,4333
#define RCC_BASE 111,4415
#define RCC_CR 112,4462
#define RCC_CFGR 113,4532
#define RCC_CIR 114,4608
#define RCC_APB2RSTR 115,4680
#define RCC_APB1RSTR 116,4758
#define RCC_AHBENR 117,4836
#define RCC_APB2ENR 118,4920
#define RCC_APB1ENR 119,5005
#define RCC_BDCR 120,5090
#define RCC_CSR 121,5168
#define RCC_CR_PLL3RDY_MASK 124,5277
#define RCC_CR_PLL3RDY_SET 125,5324
#define RCC_CR_PLL3ON_MASK 126,5371
#define RCC_CR_PLL3ON_SET 127,5418
#define RCC_CR_PLL2RDY_MASK 128,5465
#define RCC_CR_PLL2RDY_SET 129,5512
#define RCC_CR_PLL2ON_MASK 130,5559
#define RCC_CR_PLL2ON_SET 131,5606
#define RCC_CR_PLLRDY_MASK 132,5653
#define RCC_CR_PLLRDY_SET 133,5700
#define RCC_CR_PLLON_MASK 134,5747
#define RCC_CR_PLLON_SET 135,5794
#define RCC_CR_HSEBYP_MASK 136,5841
#define RCC_CR_HSEBYP_SET 137,5888
#define RCC_CR_HSERDY_MASK 138,5935
#define RCC_CR_HSERDY_SET 139,5982
#define RCC_CR_HSEON_MASK 140,6029
#define RCC_CR_HSEON_SET 141,6076
#define RCC_CR_HSIRDY_MASK 142,6123
#define RCC_CR_HSIRDY_SET 143,6170
#define RCC_CR_HSION_MASK 144,6217
#define RCC_CR_HSION_SET 145,6264
#define RCC_CFGR_MCO_MASK 148,6349
#define RCC_CFGR_MCO_NULL 149,6396
#define RCC_CFGR_MCO_SYSCLK 150,6443
#define RCC_CFGR_MCO_RC8M 151,6490
#define RCC_CFGR_MCO_HSE 152,6537
#define RCC_CFGR_MCO_PLL_2 153,6584
#define RCC_CFGR_MCO_PLL2 154,6631
#define RCC_CFGR_MCO_PLL3_2 155,6678
#define RCC_CFGR_MCO_XT1 156,6725
#define RCC_CFGR_MCO_PLL3 157,6772
#define RCC_CFGR_OTGFSPRE_MASK 158,6819
#define RCC_CFGR_OTGFSPRE_DIV_2 159,6866
#define RCC_CFGR_OTGFSPRE_DIV_3 160,6913
#define RCC_CFGR_PLL_MASK 161,6960
#define RCC_CFGR_PLLMULL_MASK 162,7007
#define RCC_CFGR_PLLMULL_4 163,7054
#define RCC_CFGR_PLLMULL_5 164,7101
#define RCC_CFGR_PLLMULL_6 165,7148
#define RCC_CFGR_PLLMULL_7 166,7195
#define RCC_CFGR_PLLMULL_8 167,7242
#define RCC_CFGR_PLLMULL_9 168,7289
#define RCC_CFGR_PLLXTPRE_MASK 169,7336
#define RCC_CFGR_PLLXTPRE_DIV_1 170,7383
#define RCC_CFGR_PLLXTPRE_DIV_2 171,7430
#define RCC_CFGR_PLLSRC_MASK 172,7477
#define RCC_CFGR_PLLSRC_HSI_2 173,7524
#define RCC_CFGR_PLLSRC_PREDIV 174,7571
#define RCC_CFGR_ADCPRE_MASK 175,7618
#define RCC_CFGR_ADCPRE_DIV_1 176,7665
#define RCC_CFGR_ADCPRE_DIV_2 177,7712
#define RCC_CFGR_ADCPRE_DIV_4 178,7759
#define RCC_CFGR_ADCPRE_DIV_8 179,7806
#define RCC_CFGR_PPRE2_MASK 180,7853
#define RCC_CFGR_PPRE2_DIV_1 181,7900
#define RCC_CFGR_PPRE2_DIV_2 182,7947
#define RCC_CFGR_PPRE2_DIV_4 183,7994
#define RCC_CFGR_PPRE2_DIV_8 184,8041
#define RCC_CFGR_PPRE2_DIV_16 185,8088
#define RCC_CFGR_PPRE1_MASK 186,8135
#define RCC_CFGR_PPRE1_DIV_1 187,8182
#define RCC_CFGR_PPRE1_DIV_2 188,8229
#define RCC_CFGR_PPRE1_DIV_4 189,8276
#define RCC_CFGR_PPRE1_DIV_5 190,8323
#define RCC_CFGR_PPRE1_DIV_16 191,8370
#define RCC_CFGR_HPRE_MASK 192,8417
#define RCC_CFGR_HPRE_DIV_1 193,8464
#define RCC_CFGR_HPRE_DIV_2 194,8511
#define RCC_CFGR_HPRE_DIV_4 195,8558
#define RCC_CFGR_HPRE_DIV_8 196,8605
#define RCC_CFGR_HPRE_DIV_16 197,8652
#define RCC_CFGR_HPRE_DIV_64 198,8699
#define RCC_CFGR_HPRE_DIV_128 199,8746
#define RCC_CFGR_HPRE_DIV_256 200,8793
#define RCC_CFGR_HPRE_DIV_512 201,8840
#define RCC_CFGR_SWS_MASK 202,8887
#define RCC_CFGR_SWS_HSI 203,8934
#define RCC_CFGR_SWS_HSE 204,8981
#define RCC_CFGR_SWS_PLL 205,9028
#define RCC_CFGR_SW_MASK 206,9075
#define RCC_CFGR_SW_HSI 207,9122
#define RCC_CFGR_SW_HSE 208,9169
#define RCC_CFGR_SW_PLL 209,9216
#define RCC_AHBENR_ETHMACRXEN_SHIFT 213,9302
#define RCC_AHBENR_ETHMACTXEN_SHIFT 214,9343
#define RCC_AHBENR_ETHMACEN_SHIFT 215,9384
#define RCC_AHBENR_OTGFSEN_SHIFT 216,9425
#define RCC_AHBENR_CRCEN_SHIFT 217,9466
#define RCC_AHBENR_FLITFEN_SHIFT 218,9507
#define RCC_AHBENR_SRAMEN_SHIFT 219,9548
#define RCC_AHBENR_DMA2EN_SHIFT 220,9589
#define RCC_AHBENR_DMA1EN_SHIFT 221,9630
#define RCC_APB2ENR_USART1EN_SHIFT 224,9709
#define RCC_APB2ENR_SPI1EN_SHIFT 225,9750
#define RCC_APB2ENR_TIM1EN_SHIFT 226,9791
#define RCC_APB2ENR_ADC2EN_SHIFT 227,9832
#define RCC_APB2ENR_ADC1EN_SHIFT 228,9873
#define RCC_APB2ENR_IOPGEN_SHIFT 229,9914
#define RCC_APB2ENR_IOPFEN_SHIFT 230,9955
#define RCC_APB2ENR_IOPEEN_SHIFT 231,9996
#define RCC_APB2ENR_IOPDEN_SHIFT 232,10037
#define RCC_APB2ENR_IOPCEN_SHIFT 233,10078
#define RCC_APB2ENR_IOPBEN_SHIFT 234,10119
#define RCC_APB2ENR_IOPAEN_SHIFT 235,10160
#define RCC_APB2ENR_AFIOEN_SHIFT 236,10201
#define RCC_APB1ENR_DACEN_SHIFT 240,10281
#define RCC_APB1ENR_PWREN_SHIFT 241,10322
#define RCC_APB1ENR_BKPEN_SHIFT 242,10363
#define RCC_APB1ENR_CAN2EN_SHIFT 243,10404
#define RCC_APB1ENR_CAN1EN_SHIFT 244,10445
#define RCC_APB1ENR_I2C2EN_SHIFT 245,10486
#define RCC_APB1ENR_I2C1EN_SHIFT 246,10527
#define RCC_APB1ENR_UART5EN_SHIFT 247,10568
#define RCC_APB1ENR_UART4EN_SHIFT 248,10609
#define RCC_APB1ENR_UART3EN_SHIFT 249,10650
#define RCC_APB1ENR_UART2EN_SHIFT 250,10691
#define RCC_APB1ENR_SPI3EN_SHIFT 251,10732
#define RCC_APB1ENR_SPI2EN_SHIFT 252,10773
#define RCC_APB1ENR_SPI3EN_SHIFT 253,10814
#define RCC_APB1ENR_WWDGEN_SHIFT 254,10855
#define RCC_APB1ENR_TIM7EN_SHIFT 255,10896
#define RCC_APB1ENR_TIM6EN_SHIFT 256,10937
#define RCC_APB1ENR_TIM5EN_SHIFT 257,10978
#define RCC_APB1ENR_TIM4EN_SHIFT 258,11019
#define RCC_APB1ENR_TIM3EN_SHIFT 259,11060
#define RCC_APB1ENR_TIM2EN_SHIFT 260,11101
#define GPIOA_BASE 265,11173
#define GPIOB_BASE 266,11241
#define GPIOC_BASE 267,11300
#define GPIOD_BASE 268,11368
#define GPIOE_BASE 269,11436
#define GPIO_CRL 270,11504
#define GPIO_CRH 271,11583
#define GPIO_IDR 272,11663
#define GPIO_ODR 273,11735
#define GPIO_BSRR 274,11808
#define GPIO_BRR 275,11883
#define GPIO_LCKR 276,11954
#define GPIO_CR_CNF_MASK 279,12072
#define GPIO_CR_CNF_IN_ANALOG 280,12113
#define GPIO_CR_CNF_IN_FLOATING 281,12154
#define GPIO_CR_CNF_IN_PULLUPDOWN 282,12195
#define GPIO_CR_CNF_OUT_GP_PP 283,12236
#define GPIO_CR_CNF_OUT_GP_OD 284,12277
#define GPIO_CR_CNF_OUT_AF_PP 285,12318
#define GPIO_CR_CNF_OUT_AF_OD 286,12359
#define GPIO_CR_MODE_MASK 287,12400
#define GPIO_CR_MODE_IN 288,12441
#define GPIO_CR_MODE_OUT_10M 289,12482
#define GPIO_CR_MODE_OUT_2M 290,12523
#define GPIO_CR_MODE_OUT_50M 291,12564
#define GPIO_CRL_SHIFT(294,12644
#define GPIO_CRH_SHIFT(297,12730
#define PI_WWDG 304,12870
#define PI_PVD 305,12943
#define PI_TAMPER 306,13033
#define PI_RTC 307,13098
#define PI_FLASH 308,13167
#define PI_RCC 309,13238
#define PI_EXTI0 310,13307
#define PI_EXTI1 311,13376
#define PI_EXTI2 312,13445
#define PI_EXTI3 313,13514
#define PI_EXTI4 314,13583
#define PI_DMA11 315,13652
#define PI_DMA12 316,13731
#define PI_DMA13 317,13810
#define PI_DMA14 318,13889
#define PI_DMA15 319,13968
#define PI_DMA16 320,14047
#define PI_DMA17 321,14126
#define PI_ADC1_2 322,14205
#define PI_USB_HP_CAN_TX 323,14284
#define PI_USB_LP_CAN_RX0 324,14371
#define PI_CAN1_RX1 325,14458
#define PI_CAN1_SCE 326,14524
#define PI_EXTI9_5 327,14590
#define PI_TIM1_BRK 328,14664
#define PI_TIM1_UP 329,14733
#define PI_TIM1_TRG_COM 330,14803
#define PI_TIM1_CC 331,14891
#define PI_TIM2 332,14970
#define PI_TIM3 333,15040
#define PI_TIM4 334,15110
#define PI_I2C1_EV 335,15180
#define PI_I2C1_ER 336,15249
#define PI_I2C2_EV 337,15318
#define PI_I2C2_ER 338,15387
#define PI_SPI1 339,15456
#define PI_SPI2 340,15526
#define PI_USART1 341,15596
#define PI_USART2 342,15668
#define PI_USART3 343,15740
#define PI_EXTI15_10 344,15812
#define PI_RTCAlarm 345,15888
#define PI_USB_WKUP 346,15974
#define PI_TIM8_BRK 347,16074
#define PI_TIM8_UP 348,16143
#define PI_TIM8_TRG_COM 349,16213
#define PI_TIM8_CC 350,16301
#define PI_ADC3 351,16380
#define PI_FSMC 352,16450
#define PI_SDIO 353,16520
#define PI_TIM5 354,16590
#define PI_SPI3 355,16660
#define PI_UART4 356,16730
#define PI_UART5 357,16801
#define PI_TIM6 358,16872
#define PI_TIM7 359,16942
#define PI_DMA21 360,17012
#define PI_DMA22 361,17091
#define PI_DMA23 362,17170
#define PI_DMA24_5 363,17249
#define PI_INT_NUMBER 364,17347
#define SWI_SVC	367,17470
#define SWI_RETINT	368,17555
#define SWI_DEBUG	369,17644
#define NVIC_BASE 372,17781
#define NVIC_ICTR 373,17811
#define NVIC_ISER 374,17880
#define NVIC_ICER 375,17952
#define NVIC_ISPR 376,18027
#define NVIC_ICPR 377,18101
#define NVIC_IABR 378,18177
#define NVIC_IPR 379,18250
#define NVIC_ICSR 380,18321
#define NVIC_VTOR 381,18395
#define NVIC_AIRCR 382,18461
#define NVIC_SCR 383,18536
#define NVIC_CCR 384,18596
#define NVIC_SHPR 385,18668
#define NVIC_SHCRS 386,18743
#define NVIC_STIR 387,18818
#define NVIC_ICSR_NMIPENDSET 390,18925
#define NVIC_ICSR_PENDSVSET 391,18966
#define NVIC_ICSR_PENDSVCLR 392,19007
#define NVIC_ICSR_PENDSTSET 393,19048
#define NVIC_ICSR_PENDSTCLR 394,19089
#define NVIC_ICSR_ISRPREEMPT 395,19130
#define NVIC_ICSR_ISRPENDING 396,19171
#define USART2_BASE 402,19278
#define USART_SR 403,19325
#define USART_DR 404,19388
#define USART_BRR 405,19449
#define USART_CR1 406,19515
#define USART_CR2 407,19581
#define USART_CR3 408,19647
#define USART_GTPR 409,19713
#define USART_SR_CTS_SHIFT 412,19832
#define USART_SR_LBD_SHIFT 413,19873
#define USART_SR_TXE_SHIFT 414,19914
#define USART_SR_TC_SHIFT 415,19955
#define USART_SR_RXNE_SHIFT 416,19996
#define USART_SR_IDLE_SHIFT 417,20037
#define USART_SR_ORE_SHIFT 418,20078
#define USART_SR_NE_SHIFT 419,20119
#define USART_SR_FE_SHIFT 420,20160
#define USART_SR_PE_SHIFT 421,20201
#define USART_DR_MASK 424,20280
#define USART_BRR_MANTISSA_SHIFT 427,20365
#define USART_CR1_UE_SHIFT 430,20444
#define USART_CR1_M_SHIFT 431,20485
#define USART_CR1_WAKE_SHIFT 432,20526
#define USART_CR1_PCE_SHIFT 433,20567
#define USART_CR1_PS_SHIFT 434,20608
#define USART_CR1_PEIE_SHIFT 435,20649
#define USART_CR1_TXEIE_SHIFT 436,20690
#define USART_CR1_TCEIE_SHIFT 437,20731
#define USART_CR1_RXNEIE_SHIFT 438,20772
#define USART_CR1_IDLEIE_SHIFT 439,20813
#define USART_CR1_TE_SHIFT 440,20854
#define USART_CR1_RE_SHIFT 441,20895
#define USART_CR1_RWU_SHIFT 442,20936
#define USART_CR1_SBK_SHIFT 443,20977
#define USART_CR2_LINEN_SHIFT 447,21057
#define USART_CR2_STOP_SHIFT 448,21098
#define USART_CR2_CLKEN_SHIFT 449,21139
#define USART_CR2_CPOL_SHIFT 450,21180
#define USART_CR2_CPHA_SHIFT 451,21221
#define USART_CR2_LBCL_SHIFT 452,21262
#define USART_CR2_LBDIE_SHIFT 453,21303
#define USART_CR2_LBDL_SHIFT 454,21344
#define USART_CR2_ADD_SHIFT 455,21385
#define USART_CR3_CTSIE_SHIFT 458,21464
#define USART_CR3_CTSE_SHIFT 459,21505
#define USART_CR3_RTSE_SHIFT 460,21546
#define USART_CR3_DMAT_SHIFT 461,21587
#define USART_CR3_DMAR_SHIFT 462,21628
#define USART_CR3_SCEN_SHIFT 463,21669
#define USART_CR3_NACK_SHIFT 464,21710
#define USART_CR3_HDSEL_SHIFT 465,21751
#define USART_CR3_IRLP_SHIFT 466,21792
#define USART_CR3_IREN_SHIFT 467,21833
#define USART_CR3_EIE_SHIFT 468,21874
#define SYSTICK_BASE 473,21934
#define SYSTICK_CTRL 474,21969
#define SYSTICK_LOAD 475,21998
#define SYSTICK_VAL 476,22027
#define SYSTICK_CALIB 477,22056
#define SYSTICK_ENABLE 480,22115
#define SYSTICK_TICKINT 481,22188
#define SYSTICK_CLKSOURCE 482,22261
#define SYSTICK_COUNTFLAG 483,22334
#define SCB_BASE 488,22439
#define SCB_ACTLR 489,22475
#define SCB_CPUID 490,22545
#define SCB_CFSR 491,22608
#define SCB_HFSR 492,22687
#define SCB_DFSR 493,22757
#define SCB_MMFAR 494,22828
#define SCB_BFAR 495,22908
#define SCB_AFSR 496,22978
#define IWDT_BASE 502,23087
#define IWDG_KR 503,23134
#define IWDG_PR 504,23194
#define IWDG_RL 505,23260
#define IWDG_SR 506,23323
#define WWDT_BASE 511,23413
#define WWDG_CR 512,23460
#define WWDG_CFR 513,23524
#define WWDG_SR 514,23594

uTenux/include/tk/sysdepend/app_stm32f1/cpuattr.h,56
#define __TK_CPUATTR_H__34,1344
#define TA_GP	40,1437

uTenux/include/tk/sysdepend/app_stm32f1/cpudef.h,310
#define __TK_CPUDEF_H__34,1346
typedef struct t_regs 43,1470
	VW	r[r44,1494
	VP	lr;45,1544
} T_REGS;46,1581
typedef struct t_eit 51,1652
    VP	pc;52,1675
    UW	psr;53,1717
    UW	taskmode;54,1760
} T_EIT;55,1798
typedef struct t_cregs 60,1859
	VP	ssp;61,1884
	VP	usp;62,1933
} T_CREGS;63,1979

uTenux/include/tk/sysdepend/app_stm32f1/dbgspt_depend.h,128
#define __TK_DBGSPT_DEPEND_H__34,1396
typedef struct td_calinf 43,1523
	VP	ssp;44,1550
	VP	r11;45,1587
} TD_CALINF;46,1630

uTenux/include/tk/sysdepend/app_stm32f1/sysdef_depend.h,0

uTenux/include/tk/sysdepend/app_stm32f1/syslib_depend.h,313
#define __TK_SYSLIB_DEPEND_H__34,1357
#define DI(53,1807
#define EI(54,1854
#define isDI(55,1896
typedef UINT	INTVEC;62,2039
#define DINTNO(65,2130
Inline void out_w(104,2961
Inline void out_h(108,3024
Inline void out_b(112,3087
Inline UW in_w(117,3151
Inline UH in_h(121,3202
Inline UB in_b(125,3253

uTenux/include/tk/sysdepend/app_stm32f4/asm_depend.h,36
#define __TK_ASM_DEPEND_H__34,1355

uTenux/include/tk/sysdepend/app_stm32f4/chip_stm32f407ig/sysdef_depend.h,15531
#define __TK_SYSDEF_DEPEND_H__34,1378
#define PSR_N	39,1450
#define PSR_Z	40,1506
#define PSR_C	41,1543
#define PSR_V	42,1581
#define PSR_T	43,1622
#define PMK_D	48,1711
#define PMK_E	49,1760
#define FMK_D	54,1852
#define FMK_E	55,1899
#define CTL_MSP	60,1982
#define CTL_PSP	61,2026
#define CTL_SVC	62,2069
#define CTL_USR	63,2125
#define EI_STACK_TOP 68,2217
#define EI_RESET 69,2287
#define EI_NMI 70,2357
#define EI_HARDFAULT 71,2427
#define EI_MPUFAULT 72,2497
#define EI_BUSFAULT 73,2567
#define EI_USAGEFAULT 74,2637
#define EI_SVC 79,2987
#define EI_DEBUGMON 80,3057
#define EI_PENDSV 82,3197
#define EI_SYSTICK 83,3267
#define FLASH_BASE 89,3382
#define FLASH_ACR 90,3429
#define FLASH_KEYR 91,3506
#define FLASH_OPTKEYR 92,3572
#define FLASH_SR 93,3645
#define FLASH_CR 94,3713
#define FLASH_OPTCR 95,3783
#define FLASH_ACR_DCRST_SHIFT 98,3898
#define FLASH_ACR_ICRST_SHIFT 99,3939
#define FLASH_ACR_DCEN_SHIFT 100,3980
#define FLASH_ACR_ICEN_SHIFT 101,4021
#define FLASH_ACR_PRFTEN_SHIFT 102,4062
#define FLASH_ACR_LATENCY_MASK 103,4103
#define FLASH_ACR_LATENCY_0 104,4150
#define FLASH_ACR_LATENCY_1 105,4197
#define FLASH_ACR_LATENCY_2 106,4244
#define FLASH_ACR_LATENCY_3 107,4291
#define FLASH_ACR_LATENCY_4 108,4338
#define FLASH_ACR_LATENCY_5 109,4385
#define FLASH_ACR_LATENCY_6 110,4432
#define FLASH_ACR_LATENCY_7 111,4479
#define FLASH_KEYR_KEY1 114,4564
#define FLASH_KEYR_KEY2 115,4611
#define FLASH_CR_LOCK_SHIFT 118,4694
#define RCC_BASE 123,4770
#define RCC_CR 124,4817
#define RCC_PLLCFGR 125,4887
#define RCC_CFGR 126,4967
#define RCC_CIR 127,5043
#define RCC_AHB1RSTR 128,5115
#define RCC_AHB2RSTR 129,5193
#define RCC_AHB3RSTR 130,5271
#define RCC_APB1RSTR 131,5349
#define RCC_APB2RSTR 132,5427
#define RCC_AHB1ENR 133,5505
#define RCC_AHB2ENR 134,5590
#define RCC_AHB3ENR 135,5675
#define RCC_APB1ENR 136,5760
#define RCC_APB2ENR 137,5845
#define RCC_AHB1LPENR 138,5930
#define RCC_AHB2LPENR 139,6025
#define RCC_AHB3LPENR 140,6120
#define RCC_APB1LPENR 141,6215
#define RCC_APB2LPENR 142,6310
#define RCC_BDCR 143,6405
#define RCC_CSR 144,6483
#define RCC_SSCGR 145,6554
#define RCC_PLLI2SCFGR 146,6643
#define RCC_CR_PLLI2SRDY_MASK 149,6758
#define RCC_CR_PLLI2SRDY_SET 150,6805
#define RCC_CR_PLLI2SON_MASK 151,6852
#define RCC_CR_PLLI2SON_SET 152,6899
#define RCC_CR_PLLRDY_MASK 153,6946
#define RCC_CR_PLLRDY_SET 154,6993
#define RCC_CR_PLLON_MASK 155,7040
#define RCC_CR_PLLON_SET 156,7086
#define RCC_CR_CSSON_MASK 157,7133
#define RCC_CR_CSSON_SET 158,7180
#define RCC_CR_HSEBYP_MASK 159,7227
#define RCC_CR_HSEBYP_SET 160,7274
#define RCC_CR_HSERDY_MASK 161,7321
#define RCC_CR_HSERDY_SET 162,7368
#define RCC_CR_HSEON_MASK 163,7415
#define RCC_CR_HSEON_SET 164,7462
#define RCC_CR_HSIRDY_MASK 165,7509
#define RCC_CR_HSIRDY_SET 166,7556
#define RCC_CR_HSION_MASK 167,7603
#define RCC_CR_HSION_SET 168,7650
#define RCC_PLLCFGR_PLLQ_MASK 171,7735
#define RCC_PLLCFGR_PLLQ_DIV(172,7782
#define RCC_PLLCFGR_PLLSRC_MASK 173,7857
#define RCC_PLLCFGR_PLLSRC_HSI 174,7904
#define RCC_PLLCFGR_PLLSRC_HSE 175,7951
#define RCC_PLLCFGR_PLLP_MASK 176,7998
#define RCC_PLLCFGR_PLLP_DIV(177,8045
#define RCC_PLLCFGR_PLLN_MASK 178,8119
#define RCC_PLLCFGR_PLLN_MUL(179,8166
#define RCC_PLLCFGR_PLLM_MASK 180,8241
#define RCC_PLLCFGR_PLLM_DIV(181,8288
#define RCC_CFGR_PPRE2_MASK 184,8400
#define RCC_CFGR_PPRE2_DIV_1 185,8447
#define RCC_CFGR_PPRE2_DIV_2 186,8494
#define RCC_CFGR_PPRE2_DIV_4 187,8541
#define RCC_CFGR_PPRE2_DIV_8 188,8588
#define RCC_CFGR_PPRE2_DIV_16 189,8635
#define RCC_CFGR_PPRE1_MASK 190,8682
#define RCC_CFGR_PPRE1_DIV_1 191,8729
#define RCC_CFGR_PPRE1_DIV_2 192,8776
#define RCC_CFGR_PPRE1_DIV_4 193,8823
#define RCC_CFGR_PPRE1_DIV_5 194,8870
#define RCC_CFGR_PPRE1_DIV_16 195,8917
#define RCC_CFGR_HPRE_MASK 196,8964
#define RCC_CFGR_HPRE_DIV_1 197,9011
#define RCC_CFGR_HPRE_DIV_2 198,9058
#define RCC_CFGR_HPRE_DIV_4 199,9105
#define RCC_CFGR_HPRE_DIV_8 200,9152
#define RCC_CFGR_HPRE_DIV_16 201,9199
#define RCC_CFGR_HPRE_DIV_64 202,9246
#define RCC_CFGR_HPRE_DIV_128 203,9293
#define RCC_CFGR_HPRE_DIV_256 204,9340
#define RCC_CFGR_HPRE_DIV_512 205,9387
#define RCC_CFGR_SWS_MASK 206,9434
#define RCC_CFGR_SWS_HSI 207,9481
#define RCC_CFGR_SWS_HSE 208,9528
#define RCC_CFGR_SWS_PLL 209,9575
#define RCC_CFGR_SW_MASK 210,9622
#define RCC_CFGR_SW_HSI 211,9669
#define RCC_CFGR_SW_HSE 212,9716
#define RCC_CFGR_SW_PLL 213,9763
#define RCC_AHB1ENR_OTGHSULPIEN_SHIFT 217,9849
#define RCC_AHB1ENR_OTGHSEN_SHIFT 218,9894
#define RCC_AHB1ENR_ETHMACPTPEN_SHIFT 219,9939
#define RCC_AHB1ENR_ETHMACRXEN_SHIFT 220,9984
#define RCC_AHB1ENR_ETHMACRXEN_SHIFT 221,10029
#define RCC_AHB1ENR_ETHMACTXEN_SHIFT 222,10074
#define RCC_AHB1ENR_ETHMACEN_SHIFT 223,10119
#define RCC_AHB1ENR_DMA2EN_SHIFT 224,10164
#define RCC_AHB1ENR_DMA1EN_SHIFT 225,10209
#define RCC_AHB1ENR_CCMDATARAMEN_SHIFT 226,10254
#define RCC_AHB1ENR_BKPSRAMEN_SHIFT 227,10299
#define RCC_AHB1ENR_CRCEN_SHIFT 228,10344
#define RCC_AHB1ENR_GPIOIEN_SHIFT 229,10389
#define RCC_AHB1ENR_GPIOHEN_SHIFT 230,10434
#define RCC_AHB1ENR_GPIOGEN_SHIFT 231,10479
#define RCC_AHB1ENR_GPIOFEN_SHIFT 232,10524
#define RCC_AHB1ENR_GPIOEEN_SHIFT 233,10569
#define RCC_AHB1ENR_GPIODEN_SHIFT 234,10614
#define RCC_AHB1ENR_GPIOCEN_SHIFT 235,10659
#define RCC_AHB1ENR_GPIOBEN_SHIFT 236,10704
#define RCC_AHB1ENR_GPIOAEN_SHIFT 237,10749
#define RCC_APB1ENR_DACEN_SHIFT 240,10832
#define RCC_APB1ENR_PWREN_SHIFT 241,10873
#define RCC_APB1ENR_CAN2EN_SHIFT 242,10914
#define RCC_APB1ENR_CAN1EN_SHIFT 243,10955
#define RCC_APB1ENR_I2C3EN_SHIFT 244,10996
#define RCC_APB1ENR_I2C2EN_SHIFT 245,11037
#define RCC_APB1ENR_I2C1EN_SHIFT 246,11078
#define RCC_APB1ENR_UART5EN_SHIFT 247,11119
#define RCC_APB1ENR_UART4EN_SHIFT 248,11160
#define RCC_APB1ENR_USART3EN_SHIFT 249,11201
#define RCC_APB1ENR_USART2EN_SHIFT 250,11242
#define RCC_APB1ENR_SPI3EN_SHIFT 251,11283
#define RCC_APB1ENR_SPI2EN_SHIFT 252,11324
#define RCC_APB1ENR_WWDGEN_SHIFT 253,11365
#define RCC_APB1ENR_TIM14EN_SHIFT 254,11406
#define RCC_APB1ENR_TIM13EN_SHIFT 255,11447
#define RCC_APB1ENR_TIM12EN_SHIFT 256,11488
#define RCC_APB1ENR_TIM7EN_SHIFT 257,11529
#define RCC_APB1ENR_TIM6EN_SHIFT 258,11570
#define RCC_APB1ENR_TIM5EN_SHIFT 259,11611
#define RCC_APB1ENR_TIM4EN_SHIFT 260,11652
#define RCC_APB1ENR_TIM3EN_SHIFT 261,11693
#define RCC_APB1ENR_TIM2EN_SHIFT 262,11734
#define RCC_APB1ENR_TIM11EN_SHIFT 265,11813
#define RCC_APB1ENR_TIM10EN_SHIFT 266,11854
#define RCC_APB1ENR_TIM9EN_SHIFT 267,11895
#define RCC_APB2ENR_SYSCFGEN_SHIFT 268,11936
#define RCC_APB2ENR_SPI1EN_SHIFT 269,11977
#define RCC_APB2ENR_SDIOEN_SHIFT 270,12018
#define RCC_APB2ENR_ADC3EN_SHIFT 271,12059
#define RCC_APB2ENR_ADC2EN_SHIFT 272,12100
#define RCC_APB2ENR_ADC1EN_SHIFT 273,12141
#define RCC_APB2ENR_USART6EN_SHIFT 274,12182
#define RCC_APB2ENR_USART1EN_SHIFT 275,12223
#define RCC_APB2ENR_TIM8EN_SHIFT 276,12264
#define RCC_APB2ENR_TIM1EN_SHIFT 277,12305
#define GPIOA_BASE 282,12377
#define GPIOB_BASE 283,12445
#define GPIOC_BASE 284,12504
#define GPIOD_BASE 285,12572
#define GPIOE_BASE 286,12640
#define GPIOF_BASE 287,12708
#define GPIOG_BASE 288,12776
#define GPIOH_BASE 289,12844
#define GPIOI_BASE 290,12912
#define GPIO_MODER 291,12980
#define GPIO_OTYPER 292,13045
#define GPIO_OSPEEDR 293,13117
#define GPIO_PUPDR 294,13190
#define GPIO_IDR 295,13268
#define GPIO_ODR 296,13340
#define GPIO_BSRR 297,13413
#define GPIO_LCKR 298,13488
#define GPIO_AFRL 299,13568
#define GPIO_AFRH 300,13647
#define GPIO_MODER_MASK 303,13765
#define GPIO_MODER_INPUT 304,13806
#define GPIO_MODER_OUTPUT 305,13847
#define GPIO_MODER_AF 306,13888
#define GPIO_MODER_ANALOG 307,13929
#define GPIO_MODER_SHIFT(308,13970
#define GPIO_OTYPER_MASK 311,14055
#define GPIO_OTYPER_PUSHPULL 312,14096
#define GPIO_OTYPER_OPENDRAIN 313,14137
#define GPIO_OTYPER_SHIFT(314,14178
#define GPIO_OSPEEDR_MASK 317,14263
#define GPIO_OSPEEDR_2M 318,14304
#define GPIO_OSPEEDR_25M 319,14345
#define GPIO_OSPEEDR_50M 320,14386
#define GPIO_OSPEEDR_100M 321,14427
#define GPIO_OSPEEDR_SHIFT(322,14468
#define GPIO_PUPDR_MASK 325,14553
#define GPIO_PUPDR_NO 326,14594
#define GPIO_PUPDR_PULLUP 327,14635
#define GPIO_PUPDR_PULLDOWN 328,14676
#define GPIO_PUPDR_SHIFT(329,14717
#define GPIO_IDR_SHIFT(332,14802
#define GPIO_ODR_SHIFT(335,14886
#define GPIO_AFR_MASK 338,14969
#define GPIO_AFR_AF0 339,15009
#define GPIO_AFR_AF1 340,15049
#define GPIO_AFR_AF2 341,15089
#define GPIO_AFR_AF3 342,15129
#define GPIO_AFR_AF4 343,15169
#define GPIO_AFR_AF5 344,15209
#define GPIO_AFR_AF6 345,15249
#define GPIO_AFR_AF7 346,15289
#define GPIO_AFR_AF8 347,15329
#define GPIO_AFR_AF9 348,15369
#define GPIO_AFR_AF10 349,15409
#define GPIO_AFR_AF11 350,15449
#define GPIO_AFR_AF12 351,15489
#define GPIO_AFR_AF13 352,15529
#define GPIO_AFR_AF14 353,15569
#define GPIO_AFR_AF15 354,15609
#define GPIO_AFRH_SHIFT(355,15649
#define GPIO_AFRL_SHIFT(356,15697
#define PI_WWDG 363,15834
#define PI_PVD 364,15908
#define PI_TAMP_STAMP 365,15998
#define PI_RTC_WKUP 366,16100
#define PI_FLASH 367,16191
#define PI_RCC 368,16262
#define PI_EXTI0 369,16331
#define PI_EXTI1 370,16400
#define PI_EXTI2 371,16469
#define PI_EXTI3 372,16538
#define PI_EXTI4 373,16607
#define PI_DMA1_STREAM0 374,16676
#define PI_DMA1_STREAM1 375,16754
#define PI_DMA1_STREAM2 376,16832
#define PI_DMA1_STREAM3 377,16910
#define PI_DMA1_STREAM4 378,16988
#define PI_DMA1_STREAM5 379,17066
#define PI_DMA1_STREAM6 380,17144
#define PI_ADC 381,17222
#define PI_CAN1_TX 382,17308
#define PI_CAN1_RX0 383,17375
#define PI_CAN1_RX1 384,17443
#define PI_CAN1_SCE 385,17510
#define PI_EXTI9_5 386,17577
#define PI_TIM1_BRK_TIM9 387,17651
#define PI_TIM1_UP_TIM10 388,17746
#define PI_TIM1_TRG_COM_TIM11 389,17843
#define PI_TIM1_CC 390,17958
#define PI_TIM2 391,18037
#define PI_TIM3 392,18107
#define PI_TIM4 393,18177
#define PI_I2C1_EV 394,18247
#define PI_I2C1_ER 395,18316
#define PI_I2C2_EV 396,18385
#define PI_I2C2_ER 397,18454
#define PI_SPI1 398,18523
#define PI_SPI2 399,18593
#define PI_USART1 400,18663
#define PI_USART2 401,18735
#define PI_USART3 402,18807
#define PI_EXTI15_10 403,18879
#define PI_RTC_ALARM 404,18955
#define PI_OTG_FS_WKUP 405,19052
#define PI_TIM8_BRK_TIM12 406,19152
#define PI_TIM8_UP 407,19248
#define PI_TIM8_TRG_COM 408,19345
#define PI_TIM8_CC 409,19460
#define PI_DMA1_STREAM7 410,19539
#define PI_FSMC 411,19617
#define PI_SDIO 412,19687
#define PI_TIM5 413,19757
#define PI_SPI3 414,19827
#define PI_UART4 415,19897
#define PI_UART5 416,19968
#define PI_TIM6_DAC 417,20039
#define PI_TIM7 418,20150
#define PI_DMA2_STREAM0 419,20220
#define PI_DMA2_STREAM1 420,20298
#define PI_DMA2_STREAM2 421,20376
#define PI_DMA2_STREAM3 422,20454
#define PI_DMA2_STREAM4 423,20532
#define PI_ETH 424,20610
#define PI_ETH_WKUP 425,20684
#define PI_CAN2_TX 426,20776
#define PI_CAN2_RX0 427,20843
#define PI_CAN2_RX1 428,20911
#define PI_CAN2_SCE 429,20978
#define PI_OTG_FS 430,21045
#define PI_DMA2_STREAM5 431,21127
#define PI_DMA2_STREAM6 432,21205
#define PI_DMA2_STREAM7 433,21283
#define PI_USART6 434,21361
#define PI_I2C3_EV 435,21433
#define PI_I2C3_ER 436,21502
#define PI_OTG_HS_EP1_OUT 437,21571
#define PI_OTG_HS_EP1_IN 438,21669
#define PI_OTG_HS_WKUP 439,21766
#define PI_OTG_HS 440,21861
#define PI_DCMI 441,21943
#define PI_CRYP 442,22013
#define PI_HASH_RNG 443,22090
#define PI_FPU 444,22168
#define PI_INT_NUMBER 445,22237
#define SWI_SVC	448,22361
#define SWI_RETINT	449,22446
#define SWI_DEBUG	450,22535
#define NVIC_BASE 453,22672
#define NVIC_ICTR 454,22702
#define NVIC_ISER 455,22771
#define NVIC_ICER 456,22843
#define NVIC_ISPR 457,22918
#define NVIC_ICPR 458,22992
#define NVIC_IABR 459,23068
#define NVIC_IPR 460,23141
#define NVIC_ICSR 461,23212
#define NVIC_VTOR 462,23286
#define NVIC_AIRCR 463,23352
#define NVIC_SCR 464,23427
#define NVIC_CCR 465,23487
#define NVIC_SHPR 466,23559
#define NVIC_SHCRS 467,23634
#define NVIC_STIR 468,23709
#define NVIC_ICSR_NMIPENDSET 471,23816
#define NVIC_ICSR_PENDSVSET 472,23857
#define NVIC_ICSR_PENDSVCLR 473,23898
#define NVIC_ICSR_PENDSTSET 474,23939
#define NVIC_ICSR_PENDSTCLR 475,23980
#define NVIC_ICSR_ISRPREEMPT 476,24021
#define NVIC_ICSR_ISRPENDING 477,24062
#define USART1_BASE 483,24171
#define USART2_BASE 484,24218
#define USART3_BASE 485,24265
#define UART4_BASE 486,24312
#define UART5_BASE 487,24359
#define USART6_BASE 488,24406
#define USART_SR 489,24453
#define USART_DR 490,24516
#define USART_BRR 491,24577
#define USART_CR1 492,24643
#define USART_CR2 493,24709
#define USART_CR3 494,24775
#define USART_GTPR 495,24841
#define USART_SR_CTS_SHIFT 498,24960
#define USART_SR_LBD_SHIFT 499,25001
#define USART_SR_TXE_SHIFT 500,25042
#define USART_SR_TC_SHIFT 501,25083
#define USART_SR_RXNE_SHIFT 502,25124
#define USART_SR_IDLE_SHIFT 503,25165
#define USART_SR_ORE_SHIFT 504,25206
#define USART_SR_NE_SHIFT 505,25247
#define USART_SR_FE_SHIFT 506,25288
#define USART_SR_PE_SHIFT 507,25329
#define USART_DR_MASK 510,25408
#define USART_BRR_MANTISSA_SHIFT 513,25493
#define USART_CR1_UE_SHIFT 516,25572
#define USART_CR1_M_SHIFT 517,25613
#define USART_CR1_WAKE_SHIFT 518,25654
#define USART_CR1_PCE_SHIFT 519,25695
#define USART_CR1_PS_SHIFT 520,25736
#define USART_CR1_PEIE_SHIFT 521,25777
#define USART_CR1_TXEIE_SHIFT 522,25818
#define USART_CR1_TCEIE_SHIFT 523,25859
#define USART_CR1_RXNEIE_SHIFT 524,25900
#define USART_CR1_IDLEIE_SHIFT 525,25941
#define USART_CR1_TE_SHIFT 526,25982
#define USART_CR1_RE_SHIFT 527,26023
#define USART_CR1_RWU_SHIFT 528,26064
#define USART_CR1_SBK_SHIFT 529,26105
#define USART_CR2_LINEN_SHIFT 533,26185
#define USART_CR2_STOP_SHIFT 534,26226
#define USART_CR2_CLKEN_SHIFT 535,26267
#define USART_CR2_CPOL_SHIFT 536,26308
#define USART_CR2_CPHA_SHIFT 537,26349
#define USART_CR2_LBCL_SHIFT 538,26390
#define USART_CR2_LBDIE_SHIFT 539,26431
#define USART_CR2_LBDL_SHIFT 540,26472
#define USART_CR2_ADD_SHIFT 541,26513
#define USART_CR3_ONEBIT_SHIFT 544,26592
#define USART_CR3_CTSIE_SHIFT 545,26633
#define USART_CR3_CTSE_SHIFT 546,26674
#define USART_CR3_RTSE_SHIFT 547,26715
#define USART_CR3_DMAT_SHIFT 548,26756
#define USART_CR3_DMAR_SHIFT 549,26797
#define USART_CR3_SCEN_SHIFT 550,26838
#define USART_CR3_NACK_SHIFT 551,26879
#define USART_CR3_HDSEL_SHIFT 552,26920
#define USART_CR3_IRLP_SHIFT 553,26961
#define USART_CR3_IREN_SHIFT 554,27002
#define USART_CR3_EIE_SHIFT 555,27043
#define SYSTICK_BASE 560,27103
#define SYSTICK_CTRL 561,27138
#define SYSTICK_LOAD 562,27167
#define SYSTICK_VAL 563,27196
#define SYSTICK_CALIB 564,27225
#define SYSTICK_ENABLE 567,27284
#define SYSTICK_TICKINT 568,27357
#define SYSTICK_CLKSOURCE 569,27430
#define SYSTICK_COUNTFLAG 570,27503
#define SCB_BASE 575,27608
#define SCB_ACTLR 576,27644
#define SCB_CPUID 577,27714
#define SCB_CFSR 578,27777
#define SCB_HFSR 579,27856
#define SCB_DFSR 580,27926
#define SCB_MMFAR 581,27997
#define SCB_BFAR 582,28077
#define SCB_AFSR 583,28147
#define IWDG_BASE 589,28256
#define IWDG_KR 590,28303
#define IWDG_PR 591,28363
#define IWDG_RL 592,28429
#define IWDG_SR 593,28492
#define WWDG_BASE 598,28582
#define WWDG_CR 599,28629
#define WWDG_CFR 600,28693
#define WWDG_SR 601,28763

uTenux/include/tk/sysdepend/app_stm32f4/cpuattr.h,56
#define __TK_CPUATTR_H__34,1347
#define TA_GP	40,1440

uTenux/include/tk/sysdepend/app_stm32f4/cpudef.h,310
#define __TK_CPUDEF_H__34,1356
typedef struct t_regs 43,1480
	VW	r[r44,1504
	VP	lr;45,1554
} T_REGS;46,1591
typedef struct t_eit 51,1662
    VP	pc;52,1685
    UW	psr;53,1727
    UW	taskmode;54,1770
} T_EIT;55,1808
typedef struct t_cregs 60,1869
	VP	ssp;61,1894
	VP	usp;62,1931
} T_CREGS;63,1966

uTenux/include/tk/sysdepend/app_stm32f4/dbgspt_depend.h,128
#define __TK_DBGSPT_DEPEND_H__34,1406
typedef struct td_calinf 43,1533
	VP	ssp;44,1560
	VP	r11;45,1595
} TD_CALINF;46,1638

uTenux/include/tk/sysdepend/app_stm32f4/sysdef_depend.h,0

uTenux/include/tk/sysdepend/app_stm32f4/syslib_depend.h,313
#define __TK_SYSLIB_DEPEND_H__34,1367
#define DI(53,1817
#define EI(54,1864
#define isDI(55,1906
typedef UINT	INTVEC;62,2049
#define DINTNO(65,2140
Inline void out_w(104,2971
Inline void out_h(108,3034
Inline void out_b(112,3097
Inline UW in_w(117,3161
Inline UH in_h(121,3212
Inline UB in_b(125,3263

uTenux/include/tk/sysdepend/app_xc23xx/asm_depend.h,36
#define __TK_ASM_DEPEND_H__34,1349

uTenux/include/tk/sysdepend/app_xc23xx/chip_xc2365b_40f/sysdef_depend.h,85
#define __TK_SYSDEF_DEPEND_H__34,1379
#define PMK_D	39,1456
#define PMK_E	40,1506

uTenux/include/tk/sysdepend/app_xc23xx/cpuattr.h,56
#define __TK_CPUATTR_H__34,1350
#define TA_GP	40,1443

uTenux/include/tk/sysdepend/app_xc23xx/cpudef.h,310
#define __TK_CPUDEF_H__34,1350
typedef struct t_regs 43,1474
	VW	r[r44,1498
	VP	lr;45,1548
} T_REGS;46,1585
typedef struct t_eit 51,1656
    VP	pc;52,1679
    UW	psr;53,1721
    UW	taskmode;54,1764
} T_EIT;55,1802
typedef struct t_cregs 60,1863
	VP	ssp;61,1888
	VP	usp;62,1937
} T_CREGS;63,1983

uTenux/include/tk/sysdepend/app_xc23xx/dbgspt_depend.h,128
#define __TK_DBGSPT_DEPEND_H__34,1400
typedef struct td_calinf 43,1527
	VP	ssp;44,1554
	VP	r11;45,1591
} TD_CALINF;46,1634

uTenux/include/tk/sysdepend/app_xc23xx/sysdef_depend.h,0

uTenux/include/tk/sysdepend/app_xc23xx/syslib_depend.h,236
#define __TK_SYSLIB_DEPEND_H__34,1362
#define DI(53,1812
#define EI(54,1859
#define isDI(55,1907
#define out_w(64,2098
#define out_h(65,2147
#define out_b(66,2196
#define in_w(68,2246
#define in_h(69,2281
#define in_b(70,2316

uTenux/include/tk/sysdepend/app_xmc4000/asm_depend.h,36
#define __TK_ASM_DEPEND_H__34,1353

uTenux/include/tk/sysdepend/app_xmc4000/chip_xmc4500x144x1024/sysdef_depend.h,10023
#define __TK_SYSDEF_DEPEND_H__34,1381
#define PSR_N	39,1453
#define PSR_Z	40,1509
#define PSR_C	41,1546
#define PSR_V	42,1584
#define PSR_T	43,1625
#define PMK_D	48,1714
#define PMK_E	49,1763
#define FMK_D	54,1855
#define FMK_E	55,1902
#define CTL_MSP	60,1985
#define CTL_PSP	61,2029
#define CTL_SVC	62,2072
#define CTL_USR	63,2128
#define EI_STACK_TOP 68,2220
#define EI_RESET 69,2290
#define EI_NMI 70,2360
#define EI_HARDFAULT 71,2430
#define EI_MPUFAULT 72,2500
#define EI_BUSFAULT 73,2570
#define EI_USAGEFAULT 74,2640
#define EI_SVC 79,2990
#define EI_DEBUGMON 80,3060
#define EI_PENDSV 82,3200
#define EI_SYSTICK 83,3270
#define FLASH0_BASE 90,3383
#define FLASH0_ID 92,3419
#define FLASH0_FSR 93,3450
#define FLASH0_FCON 94,3481
#define FLASH0_MARP 95,3512
#define FLASH0_PROCON0 96,3543
#define FLASH0_PROCON1 97,3574
#define FLASH0_PROCON2 98,3605
#define SCU_BASE 104,3668
#define SCU_TRAPCLR 106,3708
#define SCU_PRSTAT0 107,3742
#define SCU_PRCLR0 108,3776
#define SCU_CLKSTAT 109,3810
#define	SCU_CLKSET 110,3844
#define SCU_CLKCLR 111,3878
#define SCU_SYSCLKCR	112,3912
#define SCU_CPUCLKCR	113,3943
#define SCU_PBCLKCR	114,3974
#define SCU_USBCLKCR	115,4008
#define SCU_EBUCLKCR	116,4039
#define SCU_CCUCLKCR	117,4070
#define SCU_WDTCLKCR	118,4101
#define SCU_EXTCLKCR	119,4132
#define SCU_SLEEPCR	120,4163
#define SCU_DSLEEPCR	121,4197
#define SCU_OSCHPSTAT	122,4228
#define SCU_OSCHPCTRL	123,4260
#define SCU_CLKCALCONST	125,4313
#define SCU_PLLSTAT	126,4347
#define SCU_PLLCON0	127,4381
#define SCU_PLLCON1	128,4415
#define SCU_PLLCON2	129,4449
#define SCU_USBPLLSTAT	130,4483
#define SCU_USBPLLCON	131,4516
#define SCU_CLKMXSTAT	133,4575
#define SCU_OSCHPCTRL_MODE 135,4608
#define SCU_OSCHPCTRL_OSCVAL 136,4649
#define SCU_PLLCON0_VCOBYP 137,4691
#define SCU_PLLCON0_VCOPWD 138,4732
#define SCU_PLLCON0_FINDIS 139,4773
#define SCU_PLLCON0_OSCDISCDIS 140,4814
#define SCU_PLLCON0_PLLPWD 141,4855
#define SCU_PLLCON0_OSCRES 142,4897
#define SCU_PLLCON0_RESLD 143,4939
#define SCU_PLLCON1_K1DIV 144,4981
#define SCU_PLLCON1_NDIV 145,5022
#define SCU_PLLCON1_K2DIV 146,5064
#define SCU_PLLCON1_PDIV 147,5106
#define SCU_PLLCON2_PINSEL 148,5148
#define SCU_PLLSTAT_VCOBYST 149,5189
#define SCU_PLLSTAT_VCOLOCK 150,5230
#define SCU_PLLSTAT_K2RDY 151,5271
#define SCU_PLLSTAT_PLLLV 152,5312
#define SCU_PLLSTAT_PLLHV 153,5353
#define SCU_PLLSTAT_PLLSP 154,5394
#define SCU_CPUCLKCR_CPUDIV 155,5435
#define SCU_PBCLKCR_PBDIV 156,5476
#define SCU_CCUCLKCR_CCUDIV 157,5517
#define SCU_SYSCLKCR_SYSDIV 158,5558
#define SCU_CLKMXSTAT_SYSCLKMUX 159,5594
#define SCU_TRAPCLR_SOSCWDGT 160,5631
#define SCU_TRAPCLR_SVCOLCKT 161,5672
#define SCU_PRCLR0_USIC0RS 162,5713
#define SCU_PRSTAT0_USIC0RS 163,5755
#define P0_BASE 168,5821
#define P1_BASE 169,5853
#define P2_BASE 170,5885
#define P3_BASE 171,5917
#define P4_BASE 172,5949
#define P5_BASE 173,5981
#define P6_BASE 174,6013
#define P14_BASE 175,6045
#define P15_BASE 176,6077
#define P_OUT	178,6110
#define P_OMR	179,6134
#define P_IOCR0	180,6158
#define P_IOCR4	181,6184
#define P_IOCR8	182,6210
#define P_IOCR12	183,6236
#define P_IN	185,6279
#define P_PDR0	187,6327
#define P_PDR1	188,6352
#define P_PDISC 190,6402
#define P14_PDISC 191,6428
#define P15_PDISC	192,6454
#define P_PPS	194,6503
#define P_HWSEL	195,6527
#define P_IOCR4_PC4 197,6554
#define IRQ_SCU_0	205,6667
#define IRQ_ERU0_0	206,6718
#define IRQ_ERU0_1	207,6779
#define IRQ_ERU0_2	208,6840
#define IRQ_ERU0_3	209,6901
#define IRQ_ERU1_0	210,6962
#define IRQ_ERU1_1	211,7023
#define IRQ_ERU1_2	212,7084
#define IRQ_ERU1_3	213,7145
#define IRQ_PMU0_0	215,7258
#define IRQ_VADC0_C0_0	217,7369
#define IRQ_VADC0_C0_1	218,7449
#define IRQ_VADC0_C0_2	219,7529
#define IRQ_VADC0_C0_3	220,7609
#define IRQ_VADC0_G0_0	221,7689
#define IRQ_VADC0_G0_1	222,7762
#define IRQ_VADC0_G0_2	223,7835
#define IRQ_VADC0_G0_3	224,7908
#define IRQ_VADC0_G1_0	225,7981
#define IRQ_VADC0_G1_1	226,8054
#define IRQ_VADC0_G1_2	227,8127
#define IRQ_VADC0_G1_3	228,8200
#define IRQ_VADC0_G2_0	229,8273
#define IRQ_VADC0_G2_1	230,8346
#define IRQ_VADC0_G2_2	231,8419
#define IRQ_VADC0_G2_3	232,8492
#define IRQ_VADC0_G3_0	233,8565
#define IRQ_VADC0_G3_1	234,8638
#define IRQ_VADC0_G3_2	235,8711
#define IRQ_VADC0_G3_3	236,8784
#define IRQ_DSD0_0	237,8857
#define IRQ_DSD0_1	238,8923
#define IRQ_DSD0_2	239,8989
#define IRQ_DSD0_3	240,9055
#define IRQ_DSD0_4	241,9121
#define IRQ_DSD0_5	242,9192
#define IRQ_DSD0_6	243,9263
#define IRQ_DSD0_7	244,9334
#define IRQ_DAC0_0	245,9405
#define IRQ_DAC0_1	246,9470
#define IRQ_CCU40_0	247,9535
#define IRQ_CCU40_1	248,9607
#define IRQ_CCU40_2	249,9679
#define IRQ_CCU40_3	250,9751
#define IRQ_CCU41_0	251,9823
#define IRQ_CCU41_1 252,9895
#define IRQ_CCU41_2	253,9964
#define IRQ_CCU41_3	254,10036
#define IRQ_CCU42_0	255,10108
#define IRQ_CCU42_1	256,10180
#define IRQ_CCU42_2	257,10252
#define IRQ_CCU42_3	258,10324
#define IRQ_CCU43_0	259,10396
#define IRQ_CCU43_1	260,10468
#define IRQ_CCU43_2	261,10540
#define IRQ_CCU43_3	262,10612
#define IRQ_CCU80_0	263,10684
#define IRQ_CCU80_1	264,10756
#define IRQ_CCU80_2	265,10828
#define IRQ_CCU80_3	266,10900
#define IRQ_CCU81_0	267,10972
#define IRQ_CCU81_1	268,11044
#define IRQ_CCU81_2	269,11116
#define IRQ_CCU81_3	270,11188
#define IRQ_POSIF0_0	271,11260
#define IRQ_POSIF0_1	272,11325
#define IRQ_POSIF1_0	273,11390
#define IRQ_POSIF1_1	274,11455
#define IRQ_CAN0_0	276,11573
#define IRQ_CAN0_1	277,11619
#define IRQ_CAN0_2	278,11665
#define IRQ_CAN0_3	279,11711
#define IRQ_CAN0_4	280,11757
#define IRQ_CAN0_5 281,11803
#define IRQ_CAN0_6	282,11850
#define IRQ_CAN0_7	283,11896
#define IRQ_USIC0_0	284,11942
#define IRQ_USIC0_1	285,12026
#define IRQ_USIC0_2	286,12110
#define IRQ_USIC0_3 287,12194
#define IRQ_USIC0_4	288,12278
#define IRQ_USIC0_5	289,12362
#define IRQ_USIC1_0	290,12446
#define IRQ_USIC1_1	291,12530
#define IRQ_USIC1_2	292,12614
#define IRQ_USIC1_3	293,12698
#define IRQ_USIC1_4	294,12782
#define IRQ_USIC1_5	295,12866
#define IRQ_USIC2_0	296,12950
#define IRQ_USIC2_1	297,13034
#define IRQ_USIC2_2	298,13118
#define IRQ_USIC2_3	299,13199
#define IRQ_USIC2_4	300,13281
#define IRQ_USIC2_5 301,13362
#define IRQ_LEDTS0_0	302,13445
#define IRQ_FCE0_0	304,13575
#define IRQ_GPDMA0_0	305,13632
#define IRQ_SDMMC0_0	306,13694
#define IRQ_USB0_0	307,13756
#define IRQ_ETH0_0	308,13814
#define IRQ_GPDMA1_0	310,13923
#define IRQ_INT_NUMBER 312,14036
#define SWI_SVC	315,14150
#define SWI_RETINT	316,14225
#define SWI_DEBUG	317,14304
#define NVIC_BASE 320,14431
#define NVIC_ICTR 321,14461
#define NVIC_ISER 322,14530
#define NVIC_ICER 323,14602
#define NVIC_ISPR 324,14677
#define NVIC_ICPR 325,14751
#define NVIC_IABR 326,14827
#define NVIC_IPR 327,14900
#define NVIC_ICSR 328,14971
#define NVIC_VTOR 329,15045
#define NVIC_AIRCR 330,15111
#define NVIC_SCR 331,15186
#define NVIC_CCR 332,15246
#define NVIC_SHPR 333,15318
#define NVIC_SHCRS 334,15393
#define NVIC_STIR 335,15468
#define NVIC_ICSR_NMIPENDSET 338,15575
#define NVIC_ICSR_PENDSVSET 339,15616
#define NVIC_ICSR_PENDSVCLR 340,15657
#define NVIC_ICSR_PENDSTSET 341,15698
#define NVIC_ICSR_PENDSTCLR 342,15739
#define NVIC_ICSR_ISRPREEMPT 343,15780
#define NVIC_ICSR_ISRPENDING 344,15821
#define USIC0_CH0_BASE 349,15878
#define USIC_CCFG	351,15913
#define USIC_KSCFG 352,15941
#define USIC_FDR	353,15971
#define USIC_BRG	354,15998
#define USIC_INPR 355,16025
#define USIC_DX0CR 356,16055
#define USIC_DX1CR 357,16085
#define USIC_DX2CR 358,16115
#define USIC_DX3CR 359,16145
#define USIC_DX4CR 360,16175
#define USIC_DX5CR 361,16205
#define USIC_SCTR 362,16235
#define USIC_TCSR	363,16265
#define USIC_PCR	364,16293
#define USIC_CCR	365,16320
#define USIC_PSR 366,16347
#define USIC_PSCR	367,16377
#define USIC_RBUFSR	368,16405
#define USIC_RBUF	369,16435
#define USIC_RBUFD	370,16463
#define USIC_RBUF0	371,16492
#define USIC_RBUF1	372,16521
#define USIC_RBUF01SR	373,16550
#define USIC_FMR	374,16578
#define USIC_TBUF(375,16605
#define USIC_KSCFG_MODEN 377,16643
#define USIC_KSCFG_BPMODEN 378,16680
#define USIC_CCR_UART_MODE 379,16717
#define USIC_CCFG_UART_MODE 380,16754
#define USIC_CCR_PM 381,16791
#define USIC_SCTR_PDL 382,16828
#define USIC_SCTR_TRM 383,16865
#define USIC_SCTR_FLE 384,16903
#define USIC_SCTR_WLE 385,16941
#define USIC_TCSR_TDSSM 386,16979
#define USIC_TCSR_TDEN 387,17016
#define USIC_PCR_SMD 388,17054
#define USIC_PCR_SP 389,17091
#define USIC_PCR_RSTEN 390,17128
#define USIC_PCR_TSTEN 391,17164
#define USIC_FDR_DM 392,17200
#define USIC_FDR_STEP 393,17238
#define USIC_BRG_CLKSEL 394,17277
#define USIC_BRG_PCTQ 395,17314
#define USIC_BRG_DCTQ 396,17352
#define USIC_BRG_PDIV 397,17390
#define USIC_DX0CR_DSEL 398,17428
#define USIC_PSR_RFF 399,17463
#define USIC_PSR_TFF 400,17500
#define USIC_PSR_BUSY 401,17537
#define USIC_PSR_TSIF 402,17574
#define USIC_PSR_RIF 403,17612
#define USIC_PSR_AIF 404,17650
#define USIC_PSCR_CTSIF 405,17688
#define USIC_PSCR_CRIF 406,17726
#define USIC_PSCR_CAIF 407,17764
#define SYSTICK_BASE 412,17821
#define SYSTICK_CTRL 413,17856
#define SYSTICK_LOAD 414,17885
#define SYSTICK_VAL 415,17914
#define SYSTICK_CALIB 416,17943
#define SYSTICK_ENABLE 419,18002
#define SYSTICK_TICKINT 420,18075
#define SYSTICK_CLKSOURCE 421,18148
#define SYSTICK_COUNTFLAG 422,18221
#define SCB_BASE 427,18326
#define SCB_ACTLR 428,18362
#define SCB_CPUID 429,18432
#define SCB_CFSR 430,18495
#define SCB_HFSR 431,18574
#define SCB_DFSR 432,18644
#define SCB_MMFAR 433,18715
#define SCB_BFAR 434,18795
#define SCB_AFSR 435,18865
#define WDT_BASE 440,18961
#define WDT_ID 442,18996
#define WDT_CTR 443,19024
#define WDT_SRV 444,19052
#define WDT_TIM 445,19080
#define WDT_WLB 446,19108
#define WDT_WUB 447,19136
#define WDT_WDTSTS 448,19164
#define WDT_WDTCLR 449,19192

uTenux/include/tk/sysdepend/app_xmc4000/cpuattr.h,56
#define __TK_CPUATTR_H__34,1352
#define TA_GP	40,1445

uTenux/include/tk/sysdepend/app_xmc4000/cpudef.h,310
#define __TK_CPUDEF_H__34,1354
typedef struct t_regs 43,1478
	VW	r[r44,1502
	VP	lr;45,1552
} T_REGS;46,1589
typedef struct t_eit 51,1660
    VP	pc;52,1683
    UW	psr;53,1725
    UW	taskmode;54,1768
} T_EIT;55,1806
typedef struct t_cregs 60,1867
	VP	ssp;61,1892
	VP	usp;62,1929
} T_CREGS;63,1964

uTenux/include/tk/sysdepend/app_xmc4000/dbgspt_depend.h,128
#define __TK_DBGSPT_DEPEND_H__34,1404
typedef struct td_calinf 43,1531
	VP	ssp;44,1558
	VP	r11;45,1593
} TD_CALINF;46,1636

uTenux/include/tk/sysdepend/app_xmc4000/sysdef_depend.h,0

uTenux/include/tk/sysdepend/app_xmc4000/syslib_depend.h,313
#define __TK_SYSLIB_DEPEND_H__34,1365
#define DI(53,1815
#define EI(54,1862
#define isDI(55,1904
typedef UINT	INTVEC;62,2047
#define DINTNO(65,2138
Inline void out_w(104,2969
Inline void out_h(108,3032
Inline void out_b(112,3095
Inline UW in_w(117,3159
Inline UH in_h(121,3210
Inline UB in_b(125,3261

uTenux/include/tk/sysdepend/asm_common.h,35
#define __TK_ASM_COMMON_H__22,569

uTenux/include/tk/sysdepend/dbgspt_common.h,38
#define __TK_DBGSPT_COMMON_H__22,591

uTenux/include/tk/sysdepend/syscall_common.h,39
#define __TK_SYSCALL_COMMON_H__22,576

uTenux/include/tk/sysdepend/sysdef_common.h,38
#define __TK_SYSDEF_COMMON_H__23,632

uTenux/include/tk/sysdepend/syslib_common.h,38
#define __TK_SYSLIB_COMMON_H__22,574

uTenux/include/tk/syslib.h,31
#define __TK_SYSLIB_H__22,555

uTenux/include/tk/tkernel.h,32
#define __TK_TKERNEL_H__22,562

uTenux/include/tk/typedef.h,485
#define __TK_TYPEDEF_H__22,592
typedef INT		FN;33,756
typedef INT		RNO;34,794
typedef UW		ATR;35,837
typedef INT		ER;36,886
typedef INT		PRI;37,921
typedef W		TMO;38,955
typedef UW		RELTIM;39,995
typedef struct systim 41,1037
	W	hi;42,1081
	UW	lo;43,1110
} SYSTIM;44,1140
#define NULL	49,1177
#define TA_NULL	50,1216
#define TMO_POL	51,1275
#define TMO_FEVR	52,1309
typedef struct dw 59,1458
	W	hi;61,1492
	UW	lo;62,1519
	UW	lo;64,1553
	W	hi;65,1581
} DW;67,1615

uTenux/include/tk/util.h,154
#define __TK_UTIL_H__22,555
	INT	cnt;35,699
	ID	id;36,709
} FastLock;37,717
	UINT	flg;51,1127
	INT	wai;52,1138
	ID	id;53,1148
} FastMLock;54,1156

uTenux/include/tm/tmonitor.h,33
#define __TM_TMONITOR_H__22,579

uTenux/include/tm/tm_printf.h,211
#define TM_PRINTF_H_H44,2119
#  define TM_PRINTF_PRECISION 49,2169
#  define TM_PRINTF_LONGLONG 50,2220
#  define TM_PRINTF_SPECIAL51,2273
#  define TM_TEST_ON_PC52,2301
#define TM_PRINTF_BUF_SIZE 56,2361

uTenux/include/typedef.h,994
#define __TYPEDEF_H__22,570
typedef signed char	    B;31,669
typedef signed short	H;32,727
typedef signed long	    W;33,783
typedef unsigned char	UB;34,842
typedef unsigned short  UH;35,901
typedef unsigned long	UW;36,963
typedef signed char	    VB;38,1024
typedef signed short	VH;39,1089
typedef signed long  	VW;40,1152
typedef void		   *VP;VP41,1216
typedef volatile B	    _B;43,1278
typedef volatile H	    _H;44,1343
typedef volatile W	    _W;45,1370
typedef volatile UB	   _UB;46,1397
typedef volatile UH	   _UH;47,1425
typedef volatile UW	   _UW;48,1453
typedef signed int     INT;50,1482
typedef unsigned int  UINT;51,1555
typedef INT		        ID;53,1630
typedef	W	          MSEC;54,1676
typedef void	      (*FP)FP56,1740
typedef INT		   (*FUNCP)FUNCP57,1799
#define LOCAL	59,1859
#define EXPORT	60,1913
#define IMPORT	61,1966
typedef UINT		  BOOL;69,2196
#define TRUE	70,2218
#define FALSE	71,2254
typedef UH	         	TC;76,2323
#define TNULL	77,2375

uTenux/kernel/cpu/src/sysdepend/arm4t/cpu_calls.c,261
SYSCALL ER 49,1606
SYSCALL ER 63,1810
IMPORT FP knl_hll_inthdr[knl_hll_inthdr88,2334
SYSCALL ER 99,2588
EXPORT void knl_set_reg(152,3730
SYSCALL ER 203,4585
EXPORT void knl_get_reg(231,5069
SYSCALL ER 278,5846
SYSCALL ER 311,6453
SYSCALL ER 339,6919

uTenux/kernel/cpu/src/sysdepend/arm4t/cpu_calls.h,30
#define _CPU_CALLS_H_34,1326

uTenux/kernel/cpu/src/sysdepend/arm4t/cpu_conf.h,63
#define _CPU_CONF_34,1339
#define MIN_SYS_STACK_SIZE	42,1562

uTenux/kernel/cpu/src/sysdepend/arm4t/cpu_init.c,76
EXPORT ER knl_cpu_initialize(45,1556
EXPORT void knl_cpu_shutdown(72,2250

uTenux/kernel/cpu/src/sysdepend/arm4t/cpu_insn.h,234
#define _CPU_INSN_34,1319
Inline UINT knl_getCPSR(46,1501
Inline void knl_define_inthdr(62,1733
Inline BOOL knl_isTaskIndependent(75,1986
Inline void knl_EnterTaskIndependent(83,2124
Inline void knl_LeaveTaskIndependent(87,2190

uTenux/kernel/cpu/src/sysdepend/arm4t/cpu_status.h,625
#define _CPU_STATUS_34,1325
#define BEGIN_CRITICAL_SECTION	43,1453
#define END_CRITICAL_SECTION	44,1510
#define BEGIN_DISABLE_INTERRUPT	55,1784
#define END_DISABLE_INTERRUPT	56,1842
#define ENABLE_INTERRUPT	61,1926
#define DISABLE_INTERRUPT	62,1966
#define ENABLE_INTERRUPT_UPTO(68,2107
#define ENTER_TASK_INDEPENDENT	73,2208
#define LEAVE_TASK_INDEPENDENT	74,2271
#define in_indp(84,2519
#define in_ddsp(90,2727
#define in_loc(98,2962
#define in_qtsk(106,3212
#define knl_dispatch_request(119,3588
Inline void knl_force_dispatch(126,3797
Inline void knl_dispatch(136,3962
	VP	ssp;152,4279
} CTXB;153,4316

uTenux/kernel/cpu/src/sysdepend/arm4t/cpu_task.h,353
#define _CPU_TASK_34,1332
	VW	r[r42,1445
	UW	taskmode;43,1470
	VP	usp;44,1484
	VP	lr_usr;45,1508
	VP	lr_svc;46,1535
	VW	spsr_svc;47,1562
	VW	ip;48,1576
	VP	pc;49,1595
} SStackFrame;50,1614
#define DORMANT_STACK_SIZE	56,1772
Inline void knl_setup_context(63,1925
Inline void knl_setup_stacd(88,2437
Inline void knl_cleanup_context(99,2612

uTenux/kernel/cpu/src/sysdepend/arm4t/offset.h,654
#define _OFFSET_34,1314
#define TCBSZ_POR	41,1466
#define TCBSZ_POR	43,1514
#define TCBSZ_MTX	48,1584
#define TCBSZ_MTX	50,1635
#define TCBSZ_WINFO	55,1707
#define TCBSZ_WINFO	58,1760
#define TCBSZ_WINFO	61,1834
#define TCBSZ_WINFO	64,1928
#define TCBSZ_WINFO	66,1958
#define TCBSZ_EXECTIME	74,2085
#define TCBSZ_EXECTIME	76,2118
#define _ALIGN_CPU(79,2153
#define	TCB_winfo	85,2410
#define	TCB_wtmeb	86,2456
#define	TCBsz_wtmeb2isstack	87,2508
#define TCBSZ_GP	89,2603
#define TCB_isstack	94,2838
#define TCB_tskctxb	95,2890
#define TCB_tskid	97,2946
#define TCB_tskatr	98,2966
#define TCB_state	99,2988
#define CTXB_ssp	100,3009

uTenux/kernel/cpu/src/sysdepend/c166/cpu_calls.c,222
EXPORT UB l_sp_offset 42,1453
SYSCALL ER 47,1566
SYSCALL ER 61,1770
EXPORT void knl_set_reg(80,2118
SYSCALL ER 107,2504
EXPORT void knl_get_reg(134,2986
SYSCALL ER 157,3349
SYSCALL ER 190,3956
SYSCALL ER 218,4422

uTenux/kernel/cpu/src/sysdepend/c166/cpu_calls.h,30
#define _CPU_CALLS_H_32,1236

uTenux/kernel/cpu/src/sysdepend/c166/cpu_conf.h,63
#define _CPU_CONF_32,1249
#define MIN_SYS_STACK_SIZE	40,1472

uTenux/kernel/cpu/src/sysdepend/c166/cpu_init.c,76
EXPORT ER knl_cpu_initialize(43,1460
EXPORT void knl_cpu_shutdown(69,2100

uTenux/kernel/cpu/src/sysdepend/c166/cpu_insn.h,196
#define _CPU_INSN_32,1230
Inline UB knl_getPRIMASK 39,1298
Inline BOOL knl_isTaskIndependent(53,1502
Inline void knl_EnterTaskIndependent(61,1640
Inline void knl_LeaveTaskIndependent(65,1706

uTenux/kernel/cpu/src/sysdepend/c166/cpu_status.h,621
#define _CPU_STATUS_34,1331
#define BEGIN_CRITICAL_SECTION	43,1459
#define END_CRITICAL_SECTION	44,1517
#define BEGIN_DISABLE_INTERRUPT	55,1877
#define END_DISABLE_INTERRUPT	56,1936
#define ENABLE_INTERRUPT	62,2024
#define DISABLE_INTERRUPT	63,2054
#define ENABLE_INTERRUPT_UPTO(69,2186
#define ENTER_TASK_INDEPENDENT	74,2289
#define LEAVE_TASK_INDEPENDENT	75,2352
#define in_indp(85,2600
#define in_ddsp(91,2808
#define in_loc(99,3046
#define in_qtsk(107,3297
#define knl_dispatch_request(120,3673
#define knl_force_dispatch 128,3926
Inline void knl_dispatch(133,4011
	VP	ssp;143,4172
} CTXB;144,4209

uTenux/kernel/cpu/src/sysdepend/c166/cpu_support.c,413
IMPORT INT	knl_dispatch_disabled;46,1521
IMPORT void	*knl_ctxtsk;knl_ctxtsk47,1555
IMPORT void	*knl_schedtsk;knl_schedtsk48,1580
IMPORT UINT  knl_taskmode;50,1640
IMPORT	INT  knl_taskindp;51,1667
IMPORT 	 UB	 knl_tmp_stack[knl_tmp_stack52,1693
IMPORT UB l_sp_offset;53,1735
static void l_dispatch0(73,2722
void knl_dispatch_to_schedtsk(76,2756
void knl_dispatch_entry(80,2797
void OSTickISR(85,2875

uTenux/kernel/cpu/src/sysdepend/c166/cpu_task.h,407
#define _CPU_TASK_32,1242
    VB ppage;40,1355
    VH taskmode;41,1369
    VB ccr;42,1386
    VB b;43,1398
    VB a;44,1423
    VH x;45,1448
    VH y;46,1458
    VH pc;47,1468
    VB rtn[rtn48,1479
    VH stacd;49,1533
} SStackFrame;50,1547
#define DORMANT_STACK_SIZE	56,1705
Inline void knl_setup_context(63,1852
Inline void knl_setup_stacd(84,2404
Inline void knl_cleanup_context(96,2616

uTenux/kernel/cpu/src/sysdepend/c166/offset.h,25
#define _OFFSET_34,1324

uTenux/kernel/cpu/src/sysdepend/cortex/cpu_calls.c,262
SYSCALL ER 49,1610
SYSCALL ER 63,1814
IMPORT FP knl_hll_inthdr[knl_hll_inthdr88,2338
SYSCALL ER 102,2707
EXPORT void knl_set_reg(147,3698
SYSCALL ER 191,4627
EXPORT void knl_get_reg(218,5109
SYSCALL ER 258,5945
SYSCALL ER 291,6552
SYSCALL ER 319,7018

uTenux/kernel/cpu/src/sysdepend/cortex/cpu_calls.h,30
#define _CPU_CALLS_H_34,1330

uTenux/kernel/cpu/src/sysdepend/cortex/cpu_conf.h,63
#define _CPU_CONF_34,1343
#define MIN_SYS_STACK_SIZE	42,1566

uTenux/kernel/cpu/src/sysdepend/cortex/cpu_init.c,76
EXPORT ER knl_cpu_initialize(45,1560
EXPORT void knl_cpu_shutdown(71,2200

uTenux/kernel/cpu/src/sysdepend/cortex/cpu_insn.h,237
#define _CPU_INSN_34,1323
Inline UINT knl_getPRIMASK 46,1508
Inline void knl_define_inthdr(69,2021
Inline BOOL knl_isTaskIndependent(83,2410
Inline void knl_EnterTaskIndependent(91,2548
Inline void knl_LeaveTaskIndependent(95,2614

uTenux/kernel/cpu/src/sysdepend/cortex/cpu_status.h,625
#define _CPU_STATUS_34,1330
#define BEGIN_CRITICAL_SECTION	43,1458
#define END_CRITICAL_SECTION	44,1518
#define BEGIN_DISABLE_INTERRUPT	55,1878
#define END_DISABLE_INTERRUPT	56,1939
#define ENABLE_INTERRUPT	62,2027
#define DISABLE_INTERRUPT	63,2067
#define ENABLE_INTERRUPT_UPTO(69,2208
#define ENTER_TASK_INDEPENDENT	74,2309
#define LEAVE_TASK_INDEPENDENT	75,2372
#define in_indp(85,2620
#define in_ddsp(91,2828
#define in_loc(99,3066
#define in_qtsk(107,3317
#define knl_dispatch_request(120,3693
Inline void knl_force_dispatch(127,3901
Inline void knl_dispatch(137,4066
	VP	ssp;151,4355
} CTXB;152,4392

uTenux/kernel/cpu/src/sysdepend/cortex/cpu_task.h,691
#define _CPU_TASK_34,1336
        VW      r4;42,1449
        VW      r5;43,1495
        VW      r6;44,1541
        VW      r7;45,1587
        VW      r8;46,1633
        VW      r9;47,1679
        VW      r10;48,1725
        VW      r11;49,1771
        UW      taskmode;50,1817
        VW      r0;51,1882
        VW      r1;52,1928
        VW      r2;53,1974
        VW      r3;54,2020
        UW      r12;55,2066
        VP      lr;56,2112
        VP      pc;57,2158
        VW      xpsr;58,2204
} SStackFrame;59,2250
#define DORMANT_STACK_SIZE	65,2408
Inline void knl_setup_context(72,2561
Inline void knl_setup_stacd(94,3112
Inline void knl_cleanup_context(105,3283

uTenux/kernel/cpu/src/sysdepend/cortex/offset.h,654
#define _OFFSET_34,1319
#define TCBSZ_POR	41,1471
#define TCBSZ_POR	43,1519
#define TCBSZ_MTX	48,1589
#define TCBSZ_MTX	50,1640
#define TCBSZ_WINFO	55,1712
#define TCBSZ_WINFO	58,1765
#define TCBSZ_WINFO	61,1839
#define TCBSZ_WINFO	64,1933
#define TCBSZ_WINFO	66,1963
#define TCBSZ_EXECTIME	74,2090
#define TCBSZ_EXECTIME	76,2123
#define _ALIGN_CPU(79,2158
#define	TCB_winfo	85,2415
#define	TCB_wtmeb	86,2461
#define	TCBsz_wtmeb2isstack	87,2513
#define TCBSZ_GP	89,2608
#define TCB_isstack	94,2843
#define TCB_tskctxb	95,2895
#define TCB_tskid	97,2951
#define TCB_tskatr	98,2971
#define TCB_state	99,2993
#define CTXB_ssp	100,3014

uTenux/kernel/cpu/src/sysdepend/e200z3/cpu_calls.c,224
EXPORT UINT l_sp_offset 43,1454
SYSCALL ER 48,1571
SYSCALL ER 62,1775
EXPORT void knl_set_reg(81,2123
SYSCALL ER 108,2509
EXPORT void knl_get_reg(135,2991
SYSCALL ER 158,3354
SYSCALL ER 191,3961
SYSCALL ER 219,4427

uTenux/kernel/cpu/src/sysdepend/e200z3/cpu_calls.h,30
#define _CPU_CALLS_H_32,1236

uTenux/kernel/cpu/src/sysdepend/e200z3/cpu_conf.h,63
#define _CPU_CONF_32,1249
#define MIN_SYS_STACK_SIZE	40,1472

uTenux/kernel/cpu/src/sysdepend/e200z3/cpu_init.c,125
LOCAL __asm void knl_install_sc_handler(44,1527
EXPORT ER knl_cpu_initialize(53,1734
EXPORT void knl_cpu_shutdown(63,1870

uTenux/kernel/cpu/src/sysdepend/e200z3/cpu_insn.h,162
#define _CPU_INSN_32,1230
Inline BOOL knl_isTaskIndependent(50,1490
Inline void knl_EnterTaskIndependent(58,1628
Inline void knl_LeaveTaskIndependent(62,1694

uTenux/kernel/cpu/src/sysdepend/e200z3/cpu_status.h,621
#define _CPU_STATUS_34,1333
#define BEGIN_CRITICAL_SECTION	42,1460
#define END_CRITICAL_SECTION	43,1520
#define BEGIN_DISABLE_INTERRUPT	54,1880
#define END_DISABLE_INTERRUPT	55,1941
#define ENABLE_INTERRUPT	61,2029
#define DISABLE_INTERRUPT	62,2075
#define ENABLE_INTERRUPT_UPTO(68,2223
#define ENTER_TASK_INDEPENDENT	73,2327
#define LEAVE_TASK_INDEPENDENT	74,2390
#define in_indp(84,2638
#define in_ddsp(90,2846
#define in_loc(98,3084
#define in_qtsk(106,3335
#define knl_dispatch_request(119,3711
#define knl_force_dispatch 127,3964
Inline void knl_dispatch(132,4049
	VP	ssp;143,4222
} CTXB;144,4259

uTenux/kernel/cpu/src/sysdepend/e200z3/cpu_support.c,742
IMPORT INT	knl_dispatch_disabled;47,1552
IMPORT void	*knl_ctxtsk;knl_ctxtsk48,1586
IMPORT void	*knl_schedtsk;knl_schedtsk49,1611
IMPORT UINT  knl_taskmode;52,1712
IMPORT	INT  knl_taskindp;53,1739
IMPORT 	 UINT	 knl_tmp_stack[knl_tmp_stack54,1765
IMPORT   UINT l_sp_offset;55,1809
EXPORT asm UINT knl_getPRIMASK 57,1837
void Cpu_FrequencyInit(69,2077
void knl_clear_hw_timer_interrupt(78,2305
void TickTimer_SetFreqHz(82,2402
void TickTimer_SetFreqHz(93,2811
__declspec 126,3510
LOCAL void hook_exec_jmp(135,3828
EXPORT __asm void knl_dispatch_to_schedtsk(159,4864
EXPORT __asm void knl_dispatch_entry(177,5449
LOCAL __asm void l_dispatch0(209,6276
LOCAL __asm void OSTickISR(264,7617
LOCAL __asm void OSTickISR(302,8903

uTenux/kernel/cpu/src/sysdepend/e200z3/cpu_task.h,819
#define _CPU_TASK_32,1242
    VW r[r40,1355
    VW taskmode;41,1385
    VW srr0;42,1402
    VW srr1;43,1415
    VW usprg;44,1428
    VW ctr;45,1442
    VW xer;46,1454
    VW cr;47,1466
    VW lr;48,1477
    VW spefscr;49,1488
    VW pad2;50,1504
    VW pad3;51,1517
    VW msr;52,1530
} SStackFrame;53,1542
#define DORMANT_STACK_SIZE	59,1700
#define  configUSE_FPU	66,1854
#define portCRITICAL_INTERRUPT_ENABLE	68,1934
#define portEXTERNAL_INTERRUPT_ENABLE	69,1988
#define portMACHINE_CHECK_ENABLE	70,2042
#define portAPU_PRESENT	73,2116
#define portFCM_FPU_PRESENT	74,2159
#define portAPU_PRESENT	76,2211
#define portFCM_FPU_PRESENT	77,2246
#define portINITIAL_MSR	80,2292
Inline void knl_setup_context(84,2552
Inline void knl_setup_stacd(107,3100
Inline void knl_cleanup_context(118,3275

uTenux/kernel/cpu/src/sysdepend/e200z3/offset.h,1891
#define _OFFSET_34,1324
#define XR0 41,1581
#define XR1 42,1599
#define XR2 43,1621
#define XR3 44,1684
#define XR4 45,1710
#define XR5 46,1732
#define XR6 47,1754
#define XR7 48,1776
#define XR8 49,1798
#define XR9 50,1820
#define XR10 51,1842
#define XR11 52,1864
#define XR12 53,1887
#define XR13 54,1910
#define XR14 55,1972
#define XR15 56,1995
#define XR16 57,2018
#define XR17 58,2041
#define XR18 59,2064
#define XR19 60,2087
#define XR20 61,2110
#define XR21 62,2133
#define XR22 63,2156
#define XR23 64,2179
#define XR24 65,2202
#define XR25 66,2225
#define XR26 67,2248
#define XR27 68,2271
#define XR28 69,2294
#define XR29 70,2317
#define XR30 71,2340
#define XR31 72,2363
#define XTMODE 73,2387
#define XSRR0 74,2410
#define XSRR1 75,2435
#define XUSPRG 76,2459
#define XCTR 77,2484
#define XXER 78,2513
#define XCR 79,2536
#define XLR 80,2559
#define XSPEFSCR 81,2581
#define XPAD2 82,2604
#define XPAD3 83,2631
#define XMSR 84,2655
#define STACK_FRAME_SIZE 86,2680
#define OS_SAVE_R2_TO_R31(88,2717
#define OS_SAVE_R4_TO_R31(89,2763
#define OS_SAVE_SPFRS(91,2811
#define OS_RESTORE_R2_TO_R31(119,4060
#define OS_RESTORE_R3_TO_R31(121,4109
#define OS_RESTORE_SPFRS(123,4158
#define TCBSZ_POR	151,5931
#define TCBSZ_POR	153,5979
#define TCBSZ_MTX	158,6049
#define TCBSZ_MTX	160,6100
#define TCBSZ_WINFO	165,6172
#define TCBSZ_WINFO	168,6225
#define TCBSZ_WINFO	171,6299
#define TCBSZ_WINFO	174,6393
#define TCBSZ_WINFO	176,6423
#define TCBSZ_EXECTIME	184,6550
#define TCBSZ_EXECTIME	186,6583
#define _ALIGN_CPU(189,6618
#define	TCB_winfo	195,6875
#define	TCB_wtmeb	196,6921
#define	TCBsz_wtmeb2isstack	197,6973
#define TCBSZ_GP	199,7063
#define TCB_isstack	204,7298
#define TCB_tskctxb	205,7350
#define TCB_tskid	207,7406
#define TCB_tskatr	208,7426
#define TCB_state	209,7448
#define CTXB_ssp	210,7469

uTenux/kernel/cpu/src/sysdepend/s12cpuv2/cpu_calls.c,222
EXPORT UB l_sp_offset 42,1453
SYSCALL ER 47,1566
SYSCALL ER 61,1770
EXPORT void knl_set_reg(80,2118
SYSCALL ER 107,2504
EXPORT void knl_get_reg(134,2986
SYSCALL ER 157,3349
SYSCALL ER 190,3956
SYSCALL ER 218,4422

uTenux/kernel/cpu/src/sysdepend/s12cpuv2/cpu_calls.h,30
#define _CPU_CALLS_H_32,1236

uTenux/kernel/cpu/src/sysdepend/s12cpuv2/cpu_conf.h,63
#define _CPU_CONF_32,1249
#define MIN_SYS_STACK_SIZE	40,1472

uTenux/kernel/cpu/src/sysdepend/s12cpuv2/cpu_init.c,76
EXPORT ER knl_cpu_initialize(43,1460
EXPORT void knl_cpu_shutdown(69,2100

uTenux/kernel/cpu/src/sysdepend/s12cpuv2/cpu_insn.h,196
#define _CPU_INSN_32,1230
Inline UB knl_getPRIMASK 39,1298
Inline BOOL knl_isTaskIndependent(56,1555
Inline void knl_EnterTaskIndependent(64,1693
Inline void knl_LeaveTaskIndependent(68,1759

uTenux/kernel/cpu/src/sysdepend/s12cpuv2/cpu_status.h,621
#define _CPU_STATUS_34,1333
#define BEGIN_CRITICAL_SECTION	43,1461
#define END_CRITICAL_SECTION	44,1519
#define BEGIN_DISABLE_INTERRUPT	55,1879
#define END_DISABLE_INTERRUPT	56,1938
#define ENABLE_INTERRUPT	62,2026
#define DISABLE_INTERRUPT	63,2064
#define ENABLE_INTERRUPT_UPTO(69,2204
#define ENTER_TASK_INDEPENDENT	74,2307
#define LEAVE_TASK_INDEPENDENT	75,2370
#define in_indp(85,2618
#define in_ddsp(91,2826
#define in_loc(99,3064
#define in_qtsk(107,3315
#define knl_dispatch_request(120,3691
#define knl_force_dispatch 128,3944
Inline void knl_dispatch(133,4029
	VP	ssp;144,4203
} CTXB;145,4240

uTenux/kernel/cpu/src/sysdepend/s12cpuv2/cpu_support.c,440
IMPORT INT	knl_dispatch_disabled;46,1547
IMPORT void	*knl_ctxtsk;knl_ctxtsk47,1581
IMPORT void	*knl_schedtsk;knl_schedtsk48,1606
IMPORT UINT  knl_taskmode;50,1666
IMPORT	INT  knl_taskindp;51,1693
IMPORT 	 UB	 knl_tmp_stack[knl_tmp_stack52,1719
IMPORT UB l_sp_offset;53,1761
static void l_dispatch0(74,2787
void knl_dispatch_to_schedtsk(103,3530
interrupt 4 void knl_dispatch_entry(112,3760
interrupt 7 void OSTickISR(127,4235

uTenux/kernel/cpu/src/sysdepend/s12cpuv2/cpu_task.h,407
#define _CPU_TASK_32,1242
    VB ppage;40,1355
    VH taskmode;41,1369
    VB ccr;42,1386
    VB b;43,1398
    VB a;44,1423
    VH x;45,1448
    VH y;46,1458
    VH pc;47,1468
    VB rtn[rtn48,1479
    VH stacd;49,1533
} SStackFrame;50,1547
#define DORMANT_STACK_SIZE	56,1705
Inline void knl_setup_context(63,1852
Inline void knl_setup_stacd(84,2404
Inline void knl_cleanup_context(96,2616

uTenux/kernel/cpu/src/sysdepend/s12cpuv2/offset.h,25
#define _OFFSET_34,1324

uTenux/kernel/device/src/sysdepend/app_at91sam3/chip_at91sam3s4c/hwconfig.h,421
#define _HWCONFIG_H_34,1341
#define USE_TMONITOR 36,1363
#define CRYSTAL_ENABLE_MOSC 37,1397
#define CRYSTAL_ENABLE_PLLA 38,1440
#define CRYSTAL_ENABLE_MCK 39,1483
#define CRYSTAL_ENABLE_PCK 40,1526
#define INTERNAL_RAM_SIZE 43,1571
#define INTERNAL_RAM_START 44,1614
#define INTERNAL_RAM_END 45,1657
#define INTERNAL_FLASH_SIZE 47,1701
#define INTERNAL_FLASH_START 48,1744
#define INTERNAL_FLASH_END 49,1787

uTenux/kernel/device/src/sysdepend/app_at91sam3/chip_at91sam3s4c/tkdev_conf.h,230
#define _TKDEV_CONF_34,1349
#define RAM_VECTOR_TABLE_START 40,1432
#define EXCEPTION_STACK_TOP 41,1479
#define APPLICATION_STACK_TOP 42,1528
#define	TMP_STACK_SZ	44,1578
#define TMCLK	47,1663
#define TIMER_INTLEVEL	52,1726

uTenux/kernel/device/src/sysdepend/app_at91sam3/devinit.c,177
EXPORT	W	knl_taskindp 39,1434
EXPORT ER knl_init_device(47,1628
EXPORT ER knl_start_device(57,1851
EXPORT ER knl_finish_device(69,2135
EXPORT ER knl_restart_device(87,2532

uTenux/kernel/device/src/sysdepend/app_at91sam3/hwconfig.h,0

uTenux/kernel/device/src/sysdepend/app_at91sam3/patch.c,76
EXPORT void sysdepend_patch1(43,1498
EXPORT void sysdepend_patch2(53,1648

uTenux/kernel/device/src/sysdepend/app_at91sam3/patch.h,100
#define _PATCH_34,1343
#define USE_SYSDEPEND_PATCH1	37,1404
#define USE_SYSDEPEND_PATCH2	38,1435

uTenux/kernel/device/src/sysdepend/app_at91sam3/power.c,66
EXPORT void knl_low_pow(40,1418
EXPORT void knl_off_pow(53,1614

uTenux/kernel/device/src/sysdepend/app_at91sam3/tkdev_conf.h,0

uTenux/kernel/device/src/sysdepend/app_at91sam3/tkdev_init.c,111
EXPORT	UW	knl_TimerClkDiv;38,1448
EXPORT ER knl_tkdev_initialize(43,1560
EXPORT void knl_tkdev_exit(56,1839

uTenux/kernel/device/src/sysdepend/app_at91sam3/tkdev_timer.h,362
#define _TKDEV_TIMER_34,1356
#define MIN_TIMER_PERIOD	43,1500
#define MAX_TIMER_PERIOD	44,1527
IMPORT UW	knl_TimerClkDiv;46,1556
Inline void knl_start_hw_timer(57,1935
Inline void knl_clear_hw_timer_interrupt(95,3229
Inline void knl_end_of_hw_timer_interrupt(113,4017
Inline void knl_terminate_hw_timer(126,4373
Inline UW knl_get_hw_timer_nsec(146,5153

uTenux/kernel/device/src/sysdepend/app_at91sam4/chip_at91sam4s16c/hwconfig.h,421
#define _HWCONFIG_H_34,1342
#define USE_TMONITOR 36,1364
#define CRYSTAL_ENABLE_MOSC 37,1398
#define CRYSTAL_ENABLE_PLLA 38,1441
#define CRYSTAL_ENABLE_MCK 39,1484
#define CRYSTAL_ENABLE_PCK 40,1527
#define INTERNAL_RAM_SIZE 43,1572
#define INTERNAL_RAM_START 44,1615
#define INTERNAL_RAM_END 45,1658
#define INTERNAL_FLASH_SIZE 47,1702
#define INTERNAL_FLASH_START 48,1745
#define INTERNAL_FLASH_END 49,1788

uTenux/kernel/device/src/sysdepend/app_at91sam4/chip_at91sam4s16c/tkdev_conf.h,230
#define _TKDEV_CONF_34,1349
#define RAM_VECTOR_TABLE_START 40,1432
#define EXCEPTION_STACK_TOP 41,1479
#define APPLICATION_STACK_TOP 42,1528
#define	TMP_STACK_SZ	44,1578
#define TMCLK	47,1663
#define TIMER_INTLEVEL	52,1727

uTenux/kernel/device/src/sysdepend/app_at91sam4/devinit.c,177
EXPORT	W	knl_taskindp 39,1442
EXPORT ER knl_init_device(48,1637
EXPORT ER knl_start_device(58,1860
EXPORT ER knl_finish_device(70,2144
EXPORT ER knl_restart_device(88,2541

uTenux/kernel/device/src/sysdepend/app_at91sam4/hwconfig.h,0

uTenux/kernel/device/src/sysdepend/app_at91sam4/patch.c,76
EXPORT void sysdepend_patch1(43,1498
EXPORT void sysdepend_patch2(53,1648

uTenux/kernel/device/src/sysdepend/app_at91sam4/patch.h,100
#define _PATCH_34,1343
#define USE_SYSDEPEND_PATCH1	37,1404
#define USE_SYSDEPEND_PATCH2	38,1435

uTenux/kernel/device/src/sysdepend/app_at91sam4/power.c,66
EXPORT void knl_low_pow(40,1418
EXPORT void knl_off_pow(47,1486

uTenux/kernel/device/src/sysdepend/app_at91sam4/tkdev_conf.h,0

uTenux/kernel/device/src/sysdepend/app_at91sam4/tkdev_init.c,111
EXPORT	UW	knl_TimerClkDiv;38,1448
EXPORT ER knl_tkdev_initialize(43,1560
EXPORT void knl_tkdev_exit(56,1839

uTenux/kernel/device/src/sysdepend/app_at91sam4/tkdev_timer.h,362
#define _TKDEV_TIMER_34,1362
#define MIN_TIMER_PERIOD	43,1506
#define MAX_TIMER_PERIOD	44,1533
IMPORT UW	knl_TimerClkDiv;46,1562
Inline void knl_start_hw_timer(57,1941
Inline void knl_clear_hw_timer_interrupt(95,3235
Inline void knl_end_of_hw_timer_interrupt(113,4023
Inline void knl_terminate_hw_timer(126,4379
Inline UW knl_get_hw_timer_nsec(146,5159

uTenux/kernel/device/src/sysdepend/app_at91sam7/chip_at91sam7s256/hwconfig.h,650
#define _HWCONFIG_H_34,1332
#define USE_PROTECT_MODE 36,1354
#define USE_TMONITOR 37,1381
#define CRYSTAL_ENABLE_MOSC 39,1409
#define CRYSTAL_ENABLE_PLL 40,1452
#define CRYSTAL_ENABLE_MCK 41,1495
#define CRYSTAL_ENABLE_PCK 42,1538
#define INTERNAL_RAM_SIZE 44,1582
#define INTERNAL_RAM_START 45,1635
#define INTERNAL_RAM_END 46,1688
#define INTERNAL_RAM_START_BEFORE_REMAP 47,1741
#define INTERNAL_RAM_END_BEFORE_REMAP 48,1794
#define INTERNAL_FLASH_SIZE 50,1848
#define INTERNAL_FLASH_START 51,1901
#define INTERNAL_FLASH_END 52,1954
#define INTERNAL_FLASH_START_BEFORE_REMAP 53,2007
#define INTERNAL_FLASH_END_BEFORE_REMAP 54,2060

uTenux/kernel/device/src/sysdepend/app_at91sam7/chip_at91sam7s256/tkdev_conf.h,523
#define _TKDEV_CONF_34,1339
#define ARM_INT_MASK 37,1403
#define ARM_IRQ_BIT 38,1429
#define ARM_FIQ_BIT 39,1455
#define ARM_THM_BIT 40,1481
#define ARM_MODE_MASK 42,1508
#define ARM_MODE_USER 43,1538
#define ARM_MODE_FIQ 44,1568
#define ARM_MODE_IRQ 45,1598
#define ARM_MODE_SVC 46,1628
#define ARM_MODE_ABORT 47,1658
#define ARM_MODE_UNDEF 48,1688
#define EXCEPTION_STACK_TOP 53,1738
#define APPLICATION_STACK_TOP 54,1785
#define	TMP_STACK_SZ	57,1836
#define TMCLK	60,1865
#define TIMER_INTLEVEL	66,1975

uTenux/kernel/device/src/sysdepend/app_at91sam7/devinit.c,177
EXPORT	W	knl_taskindp 40,1469
EXPORT ER knl_init_device(49,1664
EXPORT ER knl_start_device(59,1887
EXPORT ER knl_finish_device(71,2171
EXPORT ER knl_restart_device(89,2568

uTenux/kernel/device/src/sysdepend/app_at91sam7/hwconfig.h,0

uTenux/kernel/device/src/sysdepend/app_at91sam7/patch.c,76
EXPORT void sysdepend_patch1(43,1492
EXPORT void sysdepend_patch2(53,1642

uTenux/kernel/device/src/sysdepend/app_at91sam7/patch.h,100
#define _PATCH_34,1337
#define USE_SYSDEPEND_PATCH1	37,1398
#define USE_SYSDEPEND_PATCH2	38,1429

uTenux/kernel/device/src/sysdepend/app_at91sam7/power.c,66
EXPORT void knl_low_pow(40,1412
EXPORT void knl_off_pow(47,1480

uTenux/kernel/device/src/sysdepend/app_at91sam7/tkdev_conf.h,0

uTenux/kernel/device/src/sysdepend/app_at91sam7/tkdev_init.c,111
EXPORT	UW	knl_TimerClkDiv;38,1442
EXPORT ER knl_tkdev_initialize(43,1554
EXPORT void knl_tkdev_exit(56,1817

uTenux/kernel/device/src/sysdepend/app_at91sam7/tkdev_timer.h,498
#define _TKDEV_TIMER_34,1349
#define ENAINT	41,1458
#define DISINT	42,1510
#define ENAINT	44,1575
#define DISINT	45,1627
#define MIN_TIMER_PERIOD	51,1742
#define MAX_TIMER_PERIOD	52,1769
IMPORT UW	knl_TimerClkDiv;54,1798
Inline void knl_init_hw_timer(59,1881
Inline void knl_start_hw_timer(94,2757
Inline void knl_clear_hw_timer_interrupt(120,3498
Inline void knl_end_of_hw_timer_interrupt(135,3857
Inline void knl_terminate_hw_timer(150,4141
Inline UW knl_get_hw_timer_nsec(164,4542

uTenux/kernel/device/src/sysdepend/app_efm32g/chip_efm32g890f128/hwconfig.h,450
#define _HWCONFIG_H_34,1342
#define USE_TMONITOR 36,1364
#define CMU_IEN_DIS 38,1399
#define CMU_OSCENCMD_HFRCO 39,1483
#define CMU_CMD_HFRCO 40,1567
#define CMU_HRCORECLKDIV_HFCLK 41,1651
#define CMU_HFPERCLKDIV_HFCLK 42,1735
#define INTERNAL_RAM_SIZE 44,1820
#define INTERNAL_RAM_START 45,1863
#define INTERNAL_RAM_END 46,1906
#define INTERNAL_FLASH_SIZE 48,1950
#define INTERNAL_FLASH_START 49,1993
#define INTERNAL_FLASH_END 50,2036

uTenux/kernel/device/src/sysdepend/app_efm32g/chip_efm32g890f128/tkdev_conf.h,230
#define _TKDEV_CONF_34,1349
#define RAM_VECTOR_TABLE_START 40,1432
#define EXCEPTION_STACK_TOP 41,1479
#define APPLICATION_STACK_TOP 42,1528
#define	TMP_STACK_SZ	44,1578
#define TMCLK	47,1663
#define TIMER_INTLEVEL	52,1726

uTenux/kernel/device/src/sysdepend/app_efm32g/devinit.c,177
EXPORT	W	knl_taskindp 40,1440
EXPORT ER knl_init_device(49,1635
EXPORT ER knl_start_device(59,1858
EXPORT ER knl_finish_device(71,2142
EXPORT ER knl_restart_device(89,2539

uTenux/kernel/device/src/sysdepend/app_efm32g/hwconfig.h,0

uTenux/kernel/device/src/sysdepend/app_efm32g/patch.c,76
EXPORT void sysdepend_patch1(43,1495
EXPORT void sysdepend_patch2(53,1645

uTenux/kernel/device/src/sysdepend/app_efm32g/patch.h,100
#define _PATCH_34,1340
#define USE_SYSDEPEND_PATCH1	37,1401
#define USE_SYSDEPEND_PATCH2	38,1432

uTenux/kernel/device/src/sysdepend/app_efm32g/power.c,66
EXPORT void knl_low_pow(40,1415
EXPORT void knl_off_pow(47,1483

uTenux/kernel/device/src/sysdepend/app_efm32g/tkdev_conf.h,0

uTenux/kernel/device/src/sysdepend/app_efm32g/tkdev_init.c,111
EXPORT	UW	knl_TimerClkDiv;38,1445
EXPORT ER knl_tkdev_initialize(43,1557
EXPORT void knl_tkdev_exit(56,1836

uTenux/kernel/device/src/sysdepend/app_efm32g/tkdev_timer.h,362
#define _TKDEV_TIMER_34,1361
#define MIN_TIMER_PERIOD	43,1505
#define MAX_TIMER_PERIOD	44,1532
IMPORT UW	knl_TimerClkDiv;46,1561
Inline void knl_start_hw_timer(57,1946
Inline void knl_clear_hw_timer_interrupt(95,3247
Inline void knl_end_of_hw_timer_interrupt(113,4042
Inline void knl_terminate_hw_timer(126,4405
Inline UW knl_get_hw_timer_nsec(146,5192

uTenux/kernel/device/src/sysdepend/app_lm3s/chip_lm3s9b96/hwconfig.h,421
#define _HWCONFIG_H_34,1337
#define USE_TMONITOR 36,1359
#define CRYSTAL_ENABLE_MOSC 37,1393
#define CRYSTAL_ENABLE_PLLA 38,1476
#define CRYSTAL_ENABLE_MCK 39,1559
#define CRYSTAL_ENABLE_PCK 40,1661
#define INTERNAL_RAM_SIZE 43,1746
#define INTERNAL_RAM_START 44,1789
#define INTERNAL_RAM_END 45,1832
#define INTERNAL_FLASH_SIZE 47,1876
#define INTERNAL_FLASH_START 48,1919
#define INTERNAL_FLASH_END 49,1962

uTenux/kernel/device/src/sysdepend/app_lm3s/chip_lm3s9b96/tkdev_conf.h,230
#define _TKDEV_CONF_34,1352
#define RAM_VECTOR_TABLE_START 40,1435
#define EXCEPTION_STACK_TOP 41,1482
#define APPLICATION_STACK_TOP 42,1531
#define	TMP_STACK_SZ	44,1581
#define TMCLK	47,1666
#define TIMER_INTLEVEL	52,1729

uTenux/kernel/device/src/sysdepend/app_lm3s/devinit.c,177
EXPORT	W	knl_taskindp 40,1438
EXPORT ER knl_init_device(49,1633
EXPORT ER knl_start_device(59,1856
EXPORT ER knl_finish_device(71,2140
EXPORT ER knl_restart_device(89,2537

uTenux/kernel/device/src/sysdepend/app_lm3s/hwconfig.h,0

uTenux/kernel/device/src/sysdepend/app_lm3s/patch.c,76
EXPORT void sysdepend_patch1(43,1493
EXPORT void sysdepend_patch2(53,1643

uTenux/kernel/device/src/sysdepend/app_lm3s/patch.h,100
#define _PATCH_34,1338
#define USE_SYSDEPEND_PATCH1	37,1399
#define USE_SYSDEPEND_PATCH2	38,1430

uTenux/kernel/device/src/sysdepend/app_lm3s/power.c,66
EXPORT void knl_low_pow(40,1413
EXPORT void knl_off_pow(47,1481

uTenux/kernel/device/src/sysdepend/app_lm3s/tkdev_conf.h,0

uTenux/kernel/device/src/sysdepend/app_lm3s/tkdev_init.c,111
EXPORT	UW	knl_TimerClkDiv;38,1443
EXPORT ER knl_tkdev_initialize(43,1555
EXPORT void knl_tkdev_exit(56,1834

uTenux/kernel/device/src/sysdepend/app_lm3s/tkdev_timer.h,362
#define _TKDEV_TIMER_34,1359
#define MIN_TIMER_PERIOD	43,1503
#define MAX_TIMER_PERIOD	44,1530
IMPORT UW	knl_TimerClkDiv;46,1559
Inline void knl_start_hw_timer(57,1944
Inline void knl_clear_hw_timer_interrupt(95,3245
Inline void knl_end_of_hw_timer_interrupt(113,4040
Inline void knl_terminate_hw_timer(126,4403
Inline UW knl_get_hw_timer_nsec(146,5190

uTenux/kernel/device/src/sysdepend/app_lm4f/chip_lm4f232h5qd/hwconfig.h,421
#define _HWCONFIG_H_34,1340
#define USE_TMONITOR 36,1362
#define CRYSTAL_ENABLE_MOSC 37,1396
#define CRYSTAL_ENABLE_PLLA 38,1479
#define CRYSTAL_ENABLE_MCK 39,1562
#define CRYSTAL_ENABLE_PCK 40,1686
#define INTERNAL_RAM_SIZE 43,1771
#define INTERNAL_RAM_START 44,1814
#define INTERNAL_RAM_END 45,1857
#define INTERNAL_FLASH_SIZE 47,1901
#define INTERNAL_FLASH_START 48,1944
#define INTERNAL_FLASH_END 49,1987

uTenux/kernel/device/src/sysdepend/app_lm4f/chip_lm4f232h5qd/tkdev_conf.h,230
#define _TKDEV_CONF_34,1356
#define RAM_VECTOR_TABLE_START 40,1439
#define EXCEPTION_STACK_TOP 41,1486
#define APPLICATION_STACK_TOP 42,1535
#define	TMP_STACK_SZ	44,1585
#define TMCLK	47,1670
#define TIMER_INTLEVEL	52,1733

uTenux/kernel/device/src/sysdepend/app_lm4f/devinit.c,177
EXPORT	W	knl_taskindp 40,1442
EXPORT ER knl_init_device(49,1637
EXPORT ER knl_start_device(59,1860
EXPORT ER knl_finish_device(71,2144
EXPORT ER knl_restart_device(89,2541

uTenux/kernel/device/src/sysdepend/app_lm4f/hwconfig.h,0

uTenux/kernel/device/src/sysdepend/app_lm4f/patch.c,76
EXPORT void sysdepend_patch1(43,1498
EXPORT void sysdepend_patch2(53,1648

uTenux/kernel/device/src/sysdepend/app_lm4f/patch.h,100
#define _PATCH_34,1343
#define USE_SYSDEPEND_PATCH1	37,1404
#define USE_SYSDEPEND_PATCH2	38,1435

uTenux/kernel/device/src/sysdepend/app_lm4f/power.c,66
EXPORT void knl_low_pow(40,1418
EXPORT void knl_off_pow(47,1486

uTenux/kernel/device/src/sysdepend/app_lm4f/tkdev_conf.h,0

uTenux/kernel/device/src/sysdepend/app_lm4f/tkdev_init.c,111
EXPORT	UW	knl_TimerClkDiv;38,1448
EXPORT ER knl_tkdev_initialize(43,1560
EXPORT void knl_tkdev_exit(56,1839

uTenux/kernel/device/src/sysdepend/app_lm4f/tkdev_timer.h,362
#define _TKDEV_TIMER_34,1359
#define MIN_TIMER_PERIOD	43,1503
#define MAX_TIMER_PERIOD	44,1530
IMPORT UW	knl_TimerClkDiv;46,1559
Inline void knl_start_hw_timer(57,1944
Inline void knl_clear_hw_timer_interrupt(95,3245
Inline void knl_end_of_hw_timer_interrupt(113,4040
Inline void knl_terminate_hw_timer(126,4403
Inline UW knl_get_hw_timer_nsec(146,5190

uTenux/kernel/device/src/sysdepend/app_lpc17/chip_lpc1766/hwconfig.h,421
#define _HWCONFIG_H_34,1336
#define USE_TMONITOR 36,1358
#define CRYSTAL_ENABLE_MOSC 38,1394
#define CRYSTAL_ENABLE_PLL0 39,1464
#define CRYSTAL_ENABLE_MCK 40,1530
#define CRYSTAL_ENABLE_PCK 41,1613
#define INTERNAL_RAM_SIZE 43,1697
#define INTERNAL_RAM_START 44,1740
#define INTERNAL_RAM_END 45,1783
#define INTERNAL_FLASH_SIZE 47,1827
#define INTERNAL_FLASH_START 48,1870
#define INTERNAL_FLASH_END 49,1913

uTenux/kernel/device/src/sysdepend/app_lpc17/chip_lpc1766/tkdev_conf.h,230
#define _TKDEV_CONF_34,1343
#define RAM_VECTOR_TABLE_START 40,1426
#define EXCEPTION_STACK_TOP 41,1473
#define APPLICATION_STACK_TOP 42,1522
#define	TMP_STACK_SZ	44,1572
#define TMCLK	47,1657
#define TIMER_INTLEVEL	52,1721

uTenux/kernel/device/src/sysdepend/app_lpc17/chip_lpc1788/hwconfig.h,421
#define _HWCONFIG_H_34,1336
#define USE_TMONITOR 36,1358
#define CRYSTAL_ENABLE_MOSC 38,1393
#define CRYSTAL_ENABLE_PLL0 39,1463
#define CRYSTAL_ENABLE_MCK 40,1529
#define CRYSTAL_ENABLE_PCK 41,1612
#define INTERNAL_RAM_SIZE 44,1697
#define INTERNAL_RAM_START 45,1740
#define INTERNAL_RAM_END 46,1783
#define INTERNAL_FLASH_SIZE 48,1827
#define INTERNAL_FLASH_START 49,1870
#define INTERNAL_FLASH_END 50,1913

uTenux/kernel/device/src/sysdepend/app_lpc17/chip_lpc1788/tkdev_conf.h,230
#define _TKDEV_CONF_34,1351
#define RAM_VECTOR_TABLE_START 40,1434
#define EXCEPTION_STACK_TOP 41,1481
#define APPLICATION_STACK_TOP 42,1530
#define	TMP_STACK_SZ	44,1580
#define TMCLK	47,1665
#define TIMER_INTLEVEL	52,1729

uTenux/kernel/device/src/sysdepend/app_lpc17/devinit.c,177
EXPORT	W	knl_taskindp 39,1439
EXPORT ER knl_init_device(48,1634
EXPORT ER knl_start_device(58,1857
EXPORT ER knl_finish_device(70,2141
EXPORT ER knl_restart_device(88,2538

uTenux/kernel/device/src/sysdepend/app_lpc17/hwconfig.h,0

uTenux/kernel/device/src/sysdepend/app_lpc17/patch.c,76
EXPORT void sysdepend_patch1(43,1494
EXPORT void sysdepend_patch2(53,1644

uTenux/kernel/device/src/sysdepend/app_lpc17/patch.h,100
#define _PATCH_34,1339
#define USE_SYSDEPEND_PATCH1	37,1400
#define USE_SYSDEPEND_PATCH2	38,1431

uTenux/kernel/device/src/sysdepend/app_lpc17/power.c,66
EXPORT void knl_low_pow(40,1414
EXPORT void knl_off_pow(47,1482

uTenux/kernel/device/src/sysdepend/app_lpc17/tkdev_conf.h,0

uTenux/kernel/device/src/sysdepend/app_lpc17/tkdev_init.c,111
EXPORT	UW	knl_TimerClkDiv;38,1444
EXPORT ER knl_tkdev_initialize(43,1556
EXPORT void knl_tkdev_exit(56,1835

uTenux/kernel/device/src/sysdepend/app_lpc17/tkdev_timer.h,362
#define _TKDEV_TIMER_34,1359
#define MIN_TIMER_PERIOD	43,1503
#define MAX_TIMER_PERIOD	44,1530
IMPORT UW	knl_TimerClkDiv;46,1559
Inline void knl_start_hw_timer(57,1938
Inline void knl_clear_hw_timer_interrupt(95,3232
Inline void knl_end_of_hw_timer_interrupt(113,4020
Inline void knl_terminate_hw_timer(126,4376
Inline UW knl_get_hw_timer_nsec(146,5156

uTenux/kernel/device/src/sysdepend/app_mb9bf5/chip_mb9bf506r/hwconfig.h,420
#define _HWCONFIG_H_34,1338
#define USE_TMONITOR 36,1360
#define CRYSTAL_ENABLE_MOSC 37,1394
#define CRYSTAL_ENABLE_PLL 38,1471
#define CRYSTAL_ENABLE_MCK 39,1548
#define CRYSTAL_ENABLE_PCK 40,1625
#define INTERNAL_RAM_SIZE 43,1704
#define INTERNAL_RAM_START 44,1747
#define INTERNAL_RAM_END 45,1790
#define INTERNAL_FLASH_SIZE 47,1834
#define INTERNAL_FLASH_START 48,1877
#define INTERNAL_FLASH_END 49,1920

uTenux/kernel/device/src/sysdepend/app_mb9bf5/chip_mb9bf506r/tkdev_conf.h,230
#define _TKDEV_CONF_34,1345
#define RAM_VECTOR_TABLE_START 40,1428
#define EXCEPTION_STACK_TOP 41,1475
#define APPLICATION_STACK_TOP 42,1524
#define	TMP_STACK_SZ	44,1574
#define TMCLK	47,1659
#define TIMER_INTLEVEL	52,1722

uTenux/kernel/device/src/sysdepend/app_mb9bf5/devinit.c,177
EXPORT	W	knl_taskindp 39,1440
EXPORT ER knl_init_device(48,1635
EXPORT ER knl_start_device(58,1858
EXPORT ER knl_finish_device(70,2142
EXPORT ER knl_restart_device(88,2539

uTenux/kernel/device/src/sysdepend/app_mb9bf5/hwconfig.h,0

uTenux/kernel/device/src/sysdepend/app_mb9bf5/patch.c,76
EXPORT void sysdepend_patch1(43,1495
EXPORT void sysdepend_patch2(53,1645

uTenux/kernel/device/src/sysdepend/app_mb9bf5/patch.h,100
#define _PATCH_34,1340
#define USE_SYSDEPEND_PATCH1	37,1401
#define USE_SYSDEPEND_PATCH2	38,1432

uTenux/kernel/device/src/sysdepend/app_mb9bf5/power.c,66
EXPORT void knl_low_pow(40,1415
EXPORT void knl_off_pow(47,1483

uTenux/kernel/device/src/sysdepend/app_mb9bf5/tkdev_conf.h,0

uTenux/kernel/device/src/sysdepend/app_mb9bf5/tkdev_init.c,111
EXPORT	UW	knl_TimerClkDiv;38,1445
EXPORT ER knl_tkdev_initialize(43,1557
EXPORT void knl_tkdev_exit(56,1836

uTenux/kernel/device/src/sysdepend/app_mb9bf5/tkdev_timer.h,362
#define _TKDEV_TIMER_34,1355
#define MIN_TIMER_PERIOD	43,1499
#define MAX_TIMER_PERIOD	44,1526
IMPORT UW	knl_TimerClkDiv;46,1555
Inline void knl_start_hw_timer(57,1933
Inline void knl_clear_hw_timer_interrupt(95,3226
Inline void knl_end_of_hw_timer_interrupt(113,4013
Inline void knl_terminate_hw_timer(126,4368
Inline UW knl_get_hw_timer_nsec(146,5147

uTenux/kernel/device/src/sysdepend/app_mc9s12/chip_mc9s12dp512/hwconfig.h,59
#define _HWCONFIG_H_34,1350
#define USE_TMONITOR 36,1372

uTenux/kernel/device/src/sysdepend/app_mc9s12/chip_mc9s12dp512/icrt0.c,0

uTenux/kernel/device/src/sysdepend/app_mc9s12/chip_mc9s12dp512/tkdev_conf.h,230
#define _TKDEV_CONF_34,1352
#define RAM_VECTOR_TABLE_START 40,1435
#define EXCEPTION_STACK_TOP 41,1482
#define APPLICATION_STACK_TOP 42,1531
#define	TMP_STACK_SZ	44,1581
#define TMCLK	47,1666
#define TIMER_INTLEVEL	52,1729

uTenux/kernel/device/src/sysdepend/app_mc9s12/devinit.c,265
EXPORT	INT	knl_taskindp 39,1466
#define  BUS_CLOCK	47,1691
#define  OSC_CLOCK	48,1737
LOCAL void pll_init(49,1783
EXPORT ER knl_init_device(68,2373
EXPORT ER knl_start_device(80,2628
EXPORT ER knl_finish_device(92,2912
EXPORT ER knl_restart_device(110,3309

uTenux/kernel/device/src/sysdepend/app_mc9s12/hwconfig.h,0

uTenux/kernel/device/src/sysdepend/app_mc9s12/icrt0.c,0

uTenux/kernel/device/src/sysdepend/app_mc9s12/patch.c,76
EXPORT void sysdepend_patch1(43,1500
EXPORT void sysdepend_patch2(53,1650

uTenux/kernel/device/src/sysdepend/app_mc9s12/patch.h,100
#define _PATCH_34,1345
#define USE_SYSDEPEND_PATCH1	37,1406
#define USE_SYSDEPEND_PATCH2	38,1437

uTenux/kernel/device/src/sysdepend/app_mc9s12/power.c,66
EXPORT void knl_low_pow(40,1420
EXPORT void knl_off_pow(53,1616

uTenux/kernel/device/src/sysdepend/app_mc9s12/tkdev_conf.h,0

uTenux/kernel/device/src/sysdepend/app_mc9s12/tkdev_init.c,76
EXPORT ER knl_tkdev_initialize(41,1499
EXPORT void knl_tkdev_exit(51,1653

uTenux/kernel/device/src/sysdepend/app_mc9s12/tkdev_timer.h,362
#define _TKDEV_TIMER_34,1357
#define MIN_TIMER_PERIOD	43,1525
#define MAX_TIMER_PERIOD	44,1552
IMPORT UW	knl_TimerClkDiv;46,1581
Inline void knl_start_hw_timer(57,1960
Inline void knl_clear_hw_timer_interrupt(83,2956
Inline void knl_end_of_hw_timer_interrupt(102,3750
Inline void knl_terminate_hw_timer(115,4106
Inline UW knl_get_hw_timer_nsec(131,4777

uTenux/kernel/device/src/sysdepend/app_mk60/chip_mk60n512vmd100/hwconfig.h,348
#define _HWCONFIG_H_34,1351
#define USE_TMONITOR 37,1374
#define CRYSTAL_ENABLE_MOSC 38,1408
#define CRYSTAL_ENABLE_PLL 39,1445
#define INTERNAL_RAM_SIZE 40,1482
#define INTERNAL_RAM_START 41,1525
#define INTERNAL_RAM_END 42,1568
#define INTERNAL_FLASH_SIZE 44,1612
#define INTERNAL_FLASH_START 45,1655
#define INTERNAL_FLASH_END 46,1698

uTenux/kernel/device/src/sysdepend/app_mk60/chip_mk60n512vmd100/tkdev_conf.h,230
#define _TKDEV_CONF_34,1358
#define RAM_VECTOR_TABLE_START 40,1441
#define EXCEPTION_STACK_TOP 41,1488
#define APPLICATION_STACK_TOP 42,1537
#define	TMP_STACK_SZ	44,1587
#define TMCLK	47,1672
#define TIMER_INTLEVEL	52,1735

uTenux/kernel/device/src/sysdepend/app_mk60/devinit.c,177
EXPORT	W	knl_taskindp 39,1438
EXPORT ER knl_init_device(48,1633
EXPORT ER knl_start_device(58,1856
EXPORT ER knl_finish_device(70,2140
EXPORT ER knl_restart_device(88,2537

uTenux/kernel/device/src/sysdepend/app_mk60/hwconfig.h,0

uTenux/kernel/device/src/sysdepend/app_mk60/patch.c,76
EXPORT void sysdepend_patch1(43,1501
EXPORT void sysdepend_patch2(53,1651

uTenux/kernel/device/src/sysdepend/app_mk60/patch.h,100
#define _PATCH_34,1346
#define USE_SYSDEPEND_PATCH1	37,1407
#define USE_SYSDEPEND_PATCH2	38,1438

uTenux/kernel/device/src/sysdepend/app_mk60/power.c,66
EXPORT void knl_low_pow(40,1421
EXPORT void knl_off_pow(47,1489

uTenux/kernel/device/src/sysdepend/app_mk60/tkdev_conf.h,0

uTenux/kernel/device/src/sysdepend/app_mk60/tkdev_init.c,111
EXPORT	UW	knl_TimerClkDiv;38,1451
EXPORT ER knl_tkdev_initialize(43,1563
EXPORT void knl_tkdev_exit(56,1842

uTenux/kernel/device/src/sysdepend/app_mk60/tkdev_timer.h,362
#define _TKDEV_TIMER_34,1358
#define MIN_TIMER_PERIOD	43,1502
#define MAX_TIMER_PERIOD	44,1529
IMPORT UW	knl_TimerClkDiv;46,1558
Inline void knl_start_hw_timer(57,1944
Inline void knl_clear_hw_timer_interrupt(95,3245
Inline void knl_end_of_hw_timer_interrupt(113,4040
Inline void knl_terminate_hw_timer(126,4403
Inline UW knl_get_hw_timer_nsec(146,5182

uTenux/kernel/device/src/sysdepend/app_mpc56xx/chip_mpc5634m_mlqb80/hwconfig.h,59
#define _HWCONFIG_H_34,1350
#define USE_TMONITOR 36,1372

uTenux/kernel/device/src/sysdepend/app_mpc56xx/chip_mpc5634m_mlqb80/icrt0.c,0

uTenux/kernel/device/src/sysdepend/app_mpc56xx/chip_mpc5634m_mlqb80/tkdev_conf.h,59
#define _TKDEV_CONF_34,1349
#define	TMP_STACK_SZ	37,1413

uTenux/kernel/device/src/sysdepend/app_mpc56xx/devinit.c,179
EXPORT	INT	knl_taskindp 38,1438
EXPORT ER knl_init_device(50,1703
EXPORT ER knl_start_device(62,1967
EXPORT ER knl_finish_device(74,2251
EXPORT ER knl_restart_device(92,2648

uTenux/kernel/device/src/sysdepend/app_mpc56xx/hwconfig.h,0

uTenux/kernel/device/src/sysdepend/app_mpc56xx/icrt0.c,0

uTenux/kernel/device/src/sysdepend/app_mpc56xx/patch.c,76
EXPORT void sysdepend_patch1(43,1500
EXPORT void sysdepend_patch2(53,1650

uTenux/kernel/device/src/sysdepend/app_mpc56xx/patch.h,100
#define _PATCH_34,1345
#define USE_SYSDEPEND_PATCH1	37,1406
#define USE_SYSDEPEND_PATCH2	38,1437

uTenux/kernel/device/src/sysdepend/app_mpc56xx/power.c,66
EXPORT void knl_low_pow(40,1420
EXPORT void knl_off_pow(53,1616

uTenux/kernel/device/src/sysdepend/app_mpc56xx/tkdev_conf.h,0

uTenux/kernel/device/src/sysdepend/app_mpc56xx/tkdev_init.c,76
EXPORT ER knl_tkdev_initialize(41,1499
EXPORT void knl_tkdev_exit(51,1653

uTenux/kernel/device/src/sysdepend/app_mpc56xx/tkdev_timer.h,356
#define _TKDEV_TIMER_34,1357
#define MIN_TIMER_PERIOD	43,1521
#define MAX_TIMER_PERIOD	44,1548
IMPORT UW	knl_TimerClkDiv;46,1577
Inline void knl_start_hw_timer(58,1999
#   define knl_clear_hw_timer_interrupt(83,2929
#define knl_end_of_hw_timer_interrupt(99,3712
Inline void knl_terminate_hw_timer(110,4054
Inline UW knl_get_hw_timer_nsec(126,4725

uTenux/kernel/device/src/sysdepend/app_sim3/chip_sim3x16x/hwconfig.h,421
#define _HWCONFIG_H_34,1341
#define USE_TMONITOR 36,1363
#define CRYSTAL_ENABLE_MOSC 37,1397
#define CRYSTAL_ENABLE_PLL0 38,1440
#define CRYSTAL_ENABLE_MCK 39,1483
#define CRYSTAL_ENABLE_PCK 40,1526
#define INTERNAL_RAM_SIZE 42,1570
#define INTERNAL_RAM_START 43,1613
#define INTERNAL_RAM_END 44,1656
#define INTERNAL_FLASH_SIZE 46,1700
#define INTERNAL_FLASH_START 47,1743
#define INTERNAL_FLASH_END 48,1786

uTenux/kernel/device/src/sysdepend/app_sim3/chip_sim3x16x/tkdev_conf.h,230
#define _TKDEV_CONF_34,1349
#define RAM_VECTOR_TABLE_START 40,1432
#define EXCEPTION_STACK_TOP 41,1479
#define APPLICATION_STACK_TOP 42,1528
#define	TMP_STACK_SZ	44,1578
#define TMCLK	47,1667
#define TIMER_INTLEVEL	52,1730

uTenux/kernel/device/src/sysdepend/app_sim3/devinit.c,177
EXPORT	W	knl_taskindp 40,1442
EXPORT ER knl_init_device(49,1637
EXPORT ER knl_start_device(59,1860
EXPORT ER knl_finish_device(71,2144
EXPORT ER knl_restart_device(89,2541

uTenux/kernel/device/src/sysdepend/app_sim3/hwconfig.h,0

uTenux/kernel/device/src/sysdepend/app_sim3/patch.c,76
EXPORT void sysdepend_patch1(43,1498
EXPORT void sysdepend_patch2(53,1648

uTenux/kernel/device/src/sysdepend/app_sim3/patch.h,100
#define _PATCH_34,1343
#define USE_SYSDEPEND_PATCH1	37,1404
#define USE_SYSDEPEND_PATCH2	38,1435

uTenux/kernel/device/src/sysdepend/app_sim3/power.c,66
EXPORT void knl_low_pow(40,1418
EXPORT void knl_off_pow(47,1486

uTenux/kernel/device/src/sysdepend/app_sim3/tkdev_conf.h,0

uTenux/kernel/device/src/sysdepend/app_sim3/tkdev_init.c,111
EXPORT	UW	knl_TimerClkDiv;38,1448
EXPORT ER knl_tkdev_initialize(43,1560
EXPORT void knl_tkdev_exit(56,1839

uTenux/kernel/device/src/sysdepend/app_sim3/tkdev_timer.h,362
#define _TKDEV_TIMER_34,1359
#define MIN_TIMER_PERIOD	43,1503
#define MAX_TIMER_PERIOD	44,1530
IMPORT UW	knl_TimerClkDiv;46,1559
Inline void knl_start_hw_timer(57,1944
Inline void knl_clear_hw_timer_interrupt(95,3245
Inline void knl_end_of_hw_timer_interrupt(113,4040
Inline void knl_terminate_hw_timer(126,4403
Inline UW knl_get_hw_timer_nsec(146,5190

uTenux/kernel/device/src/sysdepend/app_stm32f1/chip_stm32f103ve/hwconfig.h,421
#define _HWCONFIG_H_34,1340
#define USE_TMONITOR 36,1362
#define CRYSTAL_ENABLE_MOSC 37,1396
#define CRYSTAL_ENABLE_PLLA 38,1479
#define CRYSTAL_ENABLE_MCK 39,1562
#define CRYSTAL_ENABLE_PCK 40,1645
#define INTERNAL_RAM_SIZE 43,1730
#define INTERNAL_RAM_START 44,1773
#define INTERNAL_RAM_END 45,1816
#define INTERNAL_FLASH_SIZE 47,1860
#define INTERNAL_FLASH_START 48,1903
#define INTERNAL_FLASH_END 49,1946

uTenux/kernel/device/src/sysdepend/app_stm32f1/chip_stm32f103ve/tkdev_conf.h,230
#define _TKDEV_CONF_34,1347
#define RAM_VECTOR_TABLE_START 40,1430
#define EXCEPTION_STACK_TOP 41,1477
#define APPLICATION_STACK_TOP 42,1526
#define	TMP_STACK_SZ	44,1576
#define TMCLK	47,1661
#define TIMER_INTLEVEL	52,1724

uTenux/kernel/device/src/sysdepend/app_stm32f1/chip_stm32f103ze/hwconfig.h,421
#define _HWCONFIG_H_34,1339
#define USE_TMONITOR 36,1361
#define CRYSTAL_ENABLE_MOSC 37,1395
#define CRYSTAL_ENABLE_PLLA 38,1478
#define CRYSTAL_ENABLE_MCK 39,1561
#define CRYSTAL_ENABLE_PCK 40,1644
#define INTERNAL_RAM_SIZE 43,1729
#define INTERNAL_RAM_START 44,1772
#define INTERNAL_RAM_END 45,1815
#define INTERNAL_FLASH_SIZE 47,1859
#define INTERNAL_FLASH_START 48,1902
#define INTERNAL_FLASH_END 49,1945

uTenux/kernel/device/src/sysdepend/app_stm32f1/chip_stm32f103ze/tkdev_conf.h,230
#define _TKDEV_CONF_34,1347
#define RAM_VECTOR_TABLE_START 40,1430
#define EXCEPTION_STACK_TOP 41,1477
#define APPLICATION_STACK_TOP 42,1526
#define	TMP_STACK_SZ	44,1576
#define TMCLK	47,1661
#define TIMER_INTLEVEL	52,1724

uTenux/kernel/device/src/sysdepend/app_stm32f1/chip_stm32f107vc/hwconfig.h,421
#define _HWCONFIG_H_34,1339
#define USE_TMONITOR 36,1361
#define CRYSTAL_ENABLE_MOSC 37,1395
#define CRYSTAL_ENABLE_PLLA 38,1478
#define CRYSTAL_ENABLE_MCK 39,1561
#define CRYSTAL_ENABLE_PCK 40,1644
#define INTERNAL_RAM_SIZE 43,1729
#define INTERNAL_RAM_START 44,1772
#define INTERNAL_RAM_END 45,1815
#define INTERNAL_FLASH_SIZE 47,1859
#define INTERNAL_FLASH_START 48,1902
#define INTERNAL_FLASH_END 49,1945

uTenux/kernel/device/src/sysdepend/app_stm32f1/chip_stm32f107vc/tkdev_conf.h,230
#define _TKDEV_CONF_34,1346
#define RAM_VECTOR_TABLE_START 40,1429
#define EXCEPTION_STACK_TOP 41,1476
#define APPLICATION_STACK_TOP 42,1525
#define	TMP_STACK_SZ	44,1575
#define TMCLK	47,1660
#define TIMER_INTLEVEL	52,1723

uTenux/kernel/device/src/sysdepend/app_stm32f1/devinit.c,177
EXPORT	W	knl_taskindp 39,1436
EXPORT ER knl_init_device(48,1631
EXPORT ER knl_start_device(58,1854
EXPORT ER knl_finish_device(70,2138
EXPORT ER knl_restart_device(88,2535

uTenux/kernel/device/src/sysdepend/app_stm32f1/hwconfig.h,0

uTenux/kernel/device/src/sysdepend/app_stm32f1/patch.c,76
EXPORT void sysdepend_patch1(43,1494
EXPORT void sysdepend_patch2(53,1644

uTenux/kernel/device/src/sysdepend/app_stm32f1/patch.h,100
#define _PATCH_34,1339
#define USE_SYSDEPEND_PATCH1	37,1400
#define USE_SYSDEPEND_PATCH2	38,1431

uTenux/kernel/device/src/sysdepend/app_stm32f1/power.c,66
EXPORT void knl_low_pow(40,1414
EXPORT void knl_off_pow(47,1482

uTenux/kernel/device/src/sysdepend/app_stm32f1/tkdev_conf.h,0

uTenux/kernel/device/src/sysdepend/app_stm32f1/tkdev_init.c,111
EXPORT	UW	knl_TimerClkDiv;38,1444
EXPORT ER knl_tkdev_initialize(43,1556
EXPORT void knl_tkdev_exit(56,1835

uTenux/kernel/device/src/sysdepend/app_stm32f1/tkdev_timer.h,362
#define _TKDEV_TIMER_34,1353
#define MIN_TIMER_PERIOD	43,1497
#define MAX_TIMER_PERIOD	44,1524
IMPORT UW	knl_TimerClkDiv;46,1553
Inline void knl_start_hw_timer(57,1930
Inline void knl_clear_hw_timer_interrupt(95,3222
Inline void knl_end_of_hw_timer_interrupt(113,4008
Inline void knl_terminate_hw_timer(126,4362
Inline UW knl_get_hw_timer_nsec(146,5140

uTenux/kernel/device/src/sysdepend/app_stm32f4/chip_stm32f407ig/hwconfig.h,420
#define _HWCONFIG_H_34,1341
#define USE_TMONITOR 36,1363
#define CRYSTAL_ENABLE_MOSC 37,1397
#define CRYSTAL_ENABLE_PLL 38,1480
#define CRYSTAL_ENABLE_MCK 39,1563
#define CRYSTAL_ENABLE_PCK 40,1646
#define INTERNAL_RAM_SIZE 42,1730
#define INTERNAL_RAM_START 43,1773
#define INTERNAL_RAM_END 44,1816
#define INTERNAL_FLASH_SIZE 46,1860
#define INTERNAL_FLASH_START 47,1903
#define INTERNAL_FLASH_END 48,1946

uTenux/kernel/device/src/sysdepend/app_stm32f4/chip_stm32f407ig/tkdev_conf.h,230
#define _TKDEV_CONF_34,1355
#define RAM_VECTOR_TABLE_START 40,1438
#define EXCEPTION_STACK_TOP 41,1485
#define APPLICATION_STACK_TOP 42,1534
#define	TMP_STACK_SZ	44,1584
#define TMCLK	47,1669
#define TIMER_INTLEVEL	52,1733

uTenux/kernel/device/src/sysdepend/app_stm32f4/devinit.c,177
EXPORT	W	knl_taskindp 39,1446
EXPORT ER knl_init_device(48,1641
EXPORT ER knl_start_device(58,1864
EXPORT ER knl_finish_device(70,2148
EXPORT ER knl_restart_device(88,2545

uTenux/kernel/device/src/sysdepend/app_stm32f4/hwconfig.h,0

uTenux/kernel/device/src/sysdepend/app_stm32f4/patch.c,76
EXPORT void sysdepend_patch1(43,1497
EXPORT void sysdepend_patch2(53,1647

uTenux/kernel/device/src/sysdepend/app_stm32f4/patch.h,100
#define _PATCH_34,1342
#define USE_SYSDEPEND_PATCH1	37,1403
#define USE_SYSDEPEND_PATCH2	38,1434

uTenux/kernel/device/src/sysdepend/app_stm32f4/power.c,66
EXPORT void knl_low_pow(40,1417
EXPORT void knl_off_pow(47,1485

uTenux/kernel/device/src/sysdepend/app_stm32f4/tkdev_conf.h,0

uTenux/kernel/device/src/sysdepend/app_stm32f4/tkdev_init.c,111
EXPORT	UW	knl_TimerClkDiv;38,1447
EXPORT ER knl_tkdev_initialize(43,1559
EXPORT void knl_tkdev_exit(56,1838

uTenux/kernel/device/src/sysdepend/app_stm32f4/tkdev_timer.h,362
#define _TKDEV_TIMER_34,1362
#define MIN_TIMER_PERIOD	43,1506
#define MAX_TIMER_PERIOD	44,1533
IMPORT UW	knl_TimerClkDiv;46,1562
Inline void knl_start_hw_timer(57,1941
Inline void knl_clear_hw_timer_interrupt(95,3235
Inline void knl_end_of_hw_timer_interrupt(113,4023
Inline void knl_terminate_hw_timer(126,4379
Inline UW knl_get_hw_timer_nsec(146,5159

uTenux/kernel/device/src/sysdepend/app_xc23xx/chip_xc2365b_40f/hwconfig.h,59
#define _HWCONFIG_H_34,1340
#define USE_TMONITOR 36,1362

uTenux/kernel/device/src/sysdepend/app_xc23xx/chip_xc2365b_40f/icrt0.c,0

uTenux/kernel/device/src/sysdepend/app_xc23xx/chip_xc2365b_40f/tkdev_conf.h,230
#define _TKDEV_CONF_34,1352
#define RAM_VECTOR_TABLE_START 40,1435
#define EXCEPTION_STACK_TOP 41,1482
#define APPLICATION_STACK_TOP 42,1531
#define	TMP_STACK_SZ	44,1581
#define TMCLK	47,1666
#define TIMER_INTLEVEL	52,1729

uTenux/kernel/device/src/sysdepend/app_xc23xx/devinit.c,208
EXPORT	INT	knl_taskindp 38,1436
LOCAL void pll_init(46,1661
EXPORT ER knl_init_device(49,1691
EXPORT ER knl_start_device(61,1946
EXPORT ER knl_finish_device(73,2230
EXPORT ER knl_restart_device(91,2627

uTenux/kernel/device/src/sysdepend/app_xc23xx/hwconfig.h,0

uTenux/kernel/device/src/sysdepend/app_xc23xx/icrt0.c,0

uTenux/kernel/device/src/sysdepend/app_xc23xx/patch.c,76
EXPORT void sysdepend_patch1(43,1500
EXPORT void sysdepend_patch2(53,1650

uTenux/kernel/device/src/sysdepend/app_xc23xx/patch.h,100
#define _PATCH_34,1345
#define USE_SYSDEPEND_PATCH1	37,1406
#define USE_SYSDEPEND_PATCH2	38,1437

uTenux/kernel/device/src/sysdepend/app_xc23xx/power.c,66
EXPORT void knl_low_pow(40,1444
EXPORT void knl_off_pow(53,1640

uTenux/kernel/device/src/sysdepend/app_xc23xx/tkdev_conf.h,0

uTenux/kernel/device/src/sysdepend/app_xc23xx/tkdev_init.c,76
EXPORT ER knl_tkdev_initialize(41,1499
EXPORT void knl_tkdev_exit(51,1653

uTenux/kernel/device/src/sysdepend/app_xc23xx/tkdev_timer.h,361
#define _TKDEV_TIMER_34,1357
#define MIN_TIMER_PERIOD	42,1500
#define MAX_TIMER_PERIOD	43,1527
IMPORT UW	knl_TimerClkDiv;45,1556
Inline void knl_start_hw_timer(56,1935
Inline void knl_clear_hw_timer_interrupt(78,2751
Inline void knl_end_of_hw_timer_interrupt(97,3545
Inline void knl_terminate_hw_timer(110,3901
Inline UW knl_get_hw_timer_nsec(126,4572

uTenux/kernel/device/src/sysdepend/app_xmc4000/chip_xmc4500x144x1024/hwconfig.h,348
#define _HWCONFIG_H_34,1351
#define USE_TMONITOR 36,1373
#define CRYSTAL_ENABLE_MOSC 37,1407
#define CRYSTAL_ENABLE_PLL 38,1451
#define INTERNAL_RAM_SIZE 40,1494
#define INTERNAL_RAM_START 41,1537
#define INTERNAL_RAM_END 42,1580
#define INTERNAL_FLASH_SIZE 44,1624
#define INTERNAL_FLASH_START 45,1667
#define INTERNAL_FLASH_END 46,1710

uTenux/kernel/device/src/sysdepend/app_xmc4000/chip_xmc4500x144x1024/tkdev_conf.h,230
#define _TKDEV_CONF_34,1360
#define RAM_VECTOR_TABLE_START 40,1443
#define EXCEPTION_STACK_TOP 41,1490
#define APPLICATION_STACK_TOP 42,1539
#define	TMP_STACK_SZ	44,1589
#define TMCLK	47,1674
#define TIMER_INTLEVEL	52,1738

uTenux/kernel/device/src/sysdepend/app_xmc4000/devinit.c,177
EXPORT	W	knl_taskindp 39,1440
EXPORT ER knl_init_device(48,1635
EXPORT ER knl_start_device(58,1858
EXPORT ER knl_finish_device(70,2142
EXPORT ER knl_restart_device(88,2539

uTenux/kernel/device/src/sysdepend/app_xmc4000/hwconfig.h,0

uTenux/kernel/device/src/sysdepend/app_xmc4000/patch.c,76
EXPORT void sysdepend_patch1(43,1502
EXPORT void sysdepend_patch2(53,1652

uTenux/kernel/device/src/sysdepend/app_xmc4000/patch.h,100
#define _PATCH_34,1347
#define USE_SYSDEPEND_PATCH1	37,1408
#define USE_SYSDEPEND_PATCH2	38,1439

uTenux/kernel/device/src/sysdepend/app_xmc4000/power.c,66
EXPORT void knl_low_pow(40,1422
EXPORT void knl_off_pow(47,1490

uTenux/kernel/device/src/sysdepend/app_xmc4000/tkdev_conf.h,0

uTenux/kernel/device/src/sysdepend/app_xmc4000/tkdev_init.c,111
EXPORT	UW	knl_TimerClkDiv;38,1452
EXPORT ER knl_tkdev_initialize(43,1564
EXPORT void knl_tkdev_exit(56,1843

uTenux/kernel/device/src/sysdepend/app_xmc4000/tkdev_timer.h,362
#define _TKDEV_TIMER_34,1360
#define MIN_TIMER_PERIOD	43,1504
#define MAX_TIMER_PERIOD	44,1531
IMPORT UW	knl_TimerClkDiv;46,1560
Inline void knl_start_hw_timer(57,1946
Inline void knl_clear_hw_timer_interrupt(95,3247
Inline void knl_end_of_hw_timer_interrupt(113,4042
Inline void knl_terminate_hw_timer(126,4405
Inline UW knl_get_hw_timer_nsec(146,5184

uTenux/kernel/osek/src/config/osek_cfg.c,448
const T_CMTX OsekResourceTable[OsekResourceTable3,23
const T_CTSK OsekTaskTable[OsekTaskTable16,369
const BOOL OsekTaskAuotStartable[OsekTaskAuotStartable24,597
TASK(31,734
TASK(39,928
TASK(49,1262
TASK(58,1489
ID OsekAlarmIdTable[OsekAlarmIdTable66,1691
UB OsekAlarmTypeTable[OsekAlarmTypeTable67,1731
const FP OsekAlarmHandlerTable[OsekAlarmHandlerTable68,1773
ALARMCALLBACK(74,1919
ALARMCALLBACK(81,2084
ALARMCALLBACK(87,2209

uTenux/kernel/osek/src/config/osek_cfg.h,691
#define _OSEK_CFG_H_2,21
#define cfgOSEK_TASK_NUM 6,126
#define ID_vTask0	9,267
#define ID_vTask1	10,301
#define ID_vTask2	11,335
#define ID_vTask3	12,369
#define cfgOSEK_EVENTFLAG_NUM 18,549
#define ID_vTask1Event	19,581
#define vTask1Event0	20,619
#define vTask1Event1	21,646
#define ID_vTask2Event	22,673
#define vTask2Event0	23,711
#define vTask2Event1	24,738
#define cfgOSEK_ALARM_NUM 26,827
#define ID_vAlarm0	30,1009
#define ID_vAlarm1	31,1033
#define ID_vAlarm2	32,1057
#define cfgOSEK_RESOURCE_NUM 37,1236
#define ID_vRes0	39,1328
#define ID_vRes1	40,1361
#define ID_vResSerial	41,1394
#define cfgOS_START_UP_HOOK 43,1433
#define cfgOS_SHUT_DOWN_HOOK 44,1463

uTenux/kernel/osek/src/osek_alarm.c,164
StatusType GetAlarmBase 64,3998
StatusType GetAlarm 96,6369
StatusType SetRelAlarm 149,10807
StatusType SetAbsAlarm 251,16244
StatusType CancelAlarm 278,18146

uTenux/kernel/osek/src/osek_check.h,31
#define OSEK_CHECK_H_H44,2120

uTenux/kernel/osek/src/osek_counter.c,119
StatusType GetCounterValue(73,4568
StatusType GetElapsedCounterValue(110,7720
StatusType IncrementCounter(147,10653

uTenux/kernel/osek/src/osek_event.c,123
StatusType SetEvent 76,4673
StatusType ClearEvent 116,6685
StatusType GetEvent 157,9358
StatusType WaitEvent(206,11997

uTenux/kernel/osek/src/osek_interrupt.c,214
void EnableAllInterrupts(70,4400
void DisableAllInterrupts(103,7317
void ResumeAllInterrupts 139,10362
void SuspendAllInterrupts(172,13127
void SuspendOSInterrupts(208,16174
void ResumeOSInterrupts(241,18967

uTenux/kernel/osek/src/osek_os.h,1410
#define _OSEK_OS_H_44,2117
#define RUNNING 53,2316
#define READY 54,2342
#define WAITING 55,2368
#define SUSPENDED 56,2394
#define E_OS_ACCESS 60,2484
#define E_OS_CALLEVEL 61,2516
#define E_OS_ID 62,2546
#define E_OS_LIMIT 63,2575
#define E_OS_NOFUNC 64,2607
#define E_OS_VALUE 65,2639
#define E_OS_RESOURCE 66,2669
#define E_OS_STATE 67,2700
#define ALARM_NOT_IN_USE 70,2769
#define ALARM_CYC 71,2805
#define ALARM_ALM 72,2866
typedef UINT TaskType;77,3222
typedef TaskType* TaskRefType;79,3300
typedef UB   TaskStateType;81,3384
typedef TaskStateType* TaskStateRefType;83,3498
typedef RELTIM TickType;85,3594
typedef SYSTIM* TickRefType;87,3705
    TickType xMaxAllowedValue;93,3940
    TickType xTicksPerBase;95,4055
    TickType xMinCycle;98,4219
}AlarmBaseType;AlarmBaseType99,4243
typedef AlarmBaseType * AlarmBaseRefType;101,4319
typedef UINT AlarmType;103,4410
typedef ID CounterType;105,4485
typedef UINT EventMaskType;107,4544
typedef EventMaskType* EventMaskRefType;109,4606
typedef UINT ResourceType;110,4647
typedef ER StatusType;111,4674
typedef UB AppModeType;112,4697
typedef UB OSServiceIdType;114,4792
#define DeclareTask(117,4895
#define TASK(118,4944
#define GenTaskStack(119,5011
#define GenTaskCreInfo(120,5097
#define ALARMCALLBACK(141,6122
#define AlarmCallBackEntry(143,6222
#define SetAbsAlarm(151,6649
#define GenResourceCreInfo(162,7166

uTenux/kernel/osek/src/osek_osctrl.c,197
static ER OsekCreateTasks(45,2119
static ER OsekCreateEntFlgs(73,2608
static void OsekInitAlarms(92,2976
static ER OsekCreateResources(100,3103
void StartOS 137,4978
void ShutdownOS(197,8614

uTenux/kernel/osek/src/osek_resource.c,69
StatusType GetResource 87,5773
StatusType ReleaseResource 131,8410

uTenux/kernel/osek/src/osek_task.c,295
StatusType ActivateTask 77,4679
StatusType TerminateTask 119,7962
StatusType ChainTask 174,12331
StatusType Schedule 250,15965
StatusType GetTaskID 277,17883
StatusType GetTaskState 308,20046
StatusType DelayTask(328,20478
StatusType SleepTask(334,20578
StatusType WakeUpTask(340,20673

uTenux/kernel/sysinit/src/sysinit.h,25
#define _SYSINIT_21,556

uTenux/kernel/sysinit/src/sysinit_main.c,107
EXPORT void knl_init_task(72,1663
IMPORT const T_CTSK knl_c_init_task;106,2235
EXPORT int main(110,2311

uTenux/kernel/sysinit/src/sysstartup.c,115
EXPORT void knl_init_system(33,813
EXPORT void knl_start_system(65,1262
EXPORT void knl_shutdown_system(89,1584

uTenux/kernel/sysmain/src/inittask_main.c,195
typedef INT	(*MAIN_FP)MAIN_FP24,604
LOCAL const char knl_boot_message[knl_boot_message27,664
LOCAL const char knl_user_message[knl_user_message30,740
EXPORT INT knl_init_task_main(43,1069

uTenux/kernel/sysmain/src/sysmain.h,54
#define _SYSMAIN_21,550
#define BOOT_MESSAGE 28,657

uTenux/kernel/tkernel/src/check.h,1469
#define _CHECK_21,547
#define CHECK_TSKID(27,614
#define CHECK_TSKID_SELF(34,790
#define CHECK_SEMID(40,943
#define CHECK_FLGID(45,1043
#define CHECK_MBXID(50,1143
#define CHECK_MBFID(55,1243
#define CHECK_PORID(60,1343
#define CHECK_MTXID(65,1443
#define CHECK_MPLID(70,1543
#define CHECK_MPFID(75,1643
#define CHECK_CYCID(80,1743
#define CHECK_ALMID(85,1843
#define CHECK_TSKID(91,1962
#define CHECK_TSKID_SELF(92,1989
#define CHECK_SEMID(93,2021
#define CHECK_FLGID(94,2048
#define CHECK_MBXID(95,2075
#define CHECK_MBFID(96,2102
#define CHECK_PORID(97,2129
#define CHECK_MTXID(98,2156
#define CHECK_MPLID(99,2183
#define CHECK_MPFID(100,2210
#define CHECK_CYCID(101,2237
#define CHECK_ALMID(102,2264
#define CHECK_NONSELF(109,2383
#define CHECK_NONSELF(115,2530
#define CHECK_PRI(122,2638
#define CHECK_PRI_INI(127,2732
#define CHECK_PRI_RUN(132,2848
#define CHECK_PRI(138,2984
#define CHECK_PRI_INI(139,3007
#define CHECK_PRI_RUN(140,3034
#define CHECK_TMOUT(147,3147
#define CHECK_TMOUT(153,3273
#define CHECK_PAR(160,3381
#define CHECK_PAR(166,3489
#define CHECK_RSATR(173,3602
#define CHECK_RSATR(179,3739
#define CHECK_NOSPT(186,3857
#define CHECK_NOSPT(192,3971
#define CHECK_INTSK(199,4097
#define CHECK_INTSK(205,4207
#define CHECK_DISPATCH(212,4325
#define CHECK_DISPATCH_POL(217,4417
#define CHECK_DISPATCH(223,4557
#define CHECK_DISPATCH_POL(224,4582
#define CHECK_CTX(231,4695
#define CHECK_CTX(237,4803

uTenux/kernel/tkernel/src/eventflag.c,391
EXPORT ER knl_eventflag_initialize(40,997
SYSCALL ID 65,1495
SYSCALL ER 114,2446
SYSCALL ER 144,2959
SYSCALL ER 204,4071
LOCAL void flg_chg_pri(229,4478
LOCAL WSPEC knl_wspec_flg_tfifo 240,4674
LOCAL WSPEC knl_wspec_flg_tpri 241,4733
SYSCALL ER 246,4826
SYSCALL ER 303,6140
EXPORT ER knl_eventflag_getname(337,6791
SYSCALL INT 368,7310
SYSCALL ER 394,7751
SYSCALL INT 421,8240

uTenux/kernel/tkernel/src/eventflag.h,373
#define _EVENTFLAG_H_21,545
typedef struct eventflag_control_block 26,603
	QUEUE	wait_queue;27,644
	ID	flgid;28,691
	VP	exinf;29,723
	ATR	flgatr;30,762
	UINT	flgptn;31,803
	UB	name[name33,871
} FLGCB;35,919
IMPORT FLGCB knl_flgcb_table[knl_flgcb_table37,929
IMPORT QUEUE knl_free_flgcb;38,992
#define get_flgcb(40,1036
Inline BOOL knl_eventflag_cond(46,1150

uTenux/kernel/tkernel/src/isyscall.h,624
#define _ISYSCALL_21,565
# define _CALL(26,675
# define CallUserHandlerP1(28,785
# define CallUserHandlerP2(29,863
# define CallUserHandlerP3(30,941
# define CallUserHandlerP2_GP(31,1019
# define CallUserHandlerP1(33,1103
# define CallUserHandlerP2(34,1167
# define CallUserHandlerP3(35,1235
# define CallUserHandlerP2_GP(36,1307
#define P0(42,1473
#define P1(43,1537
#define P2(44,1600
#define P3(45,1666
#define P4(46,1736
#define P5(47,1809
#define P2GP(48,1886
#define P0(50,1940
#define P1(51,1967
#define P2(52,1991
#define P3(53,2022
#define P4(54,2061
#define P5(55,2107
#define P2GP(56,2161

uTenux/kernel/tkernel/src/isysconf.h,5983
#define _ISYSCONF_21,585
#define tk_cre_sem_impl	29,692
#define tk_del_sem_impl	32,766
#define tk_sig_sem_impl	35,840
#define tk_wai_sem_impl	38,914
#define tk_ref_sem_impl	41,988
#define td_lst_sem_impl	44,1062
#define td_ref_sem_impl	47,1136
#define td_sem_que_impl	50,1210
#define tk_cre_flg_impl	54,1285
#define tk_del_flg_impl	57,1359
#define tk_set_flg_impl	60,1433
#define tk_clr_flg_impl	63,1507
#define tk_wai_flg_impl	66,1581
#define tk_ref_flg_impl	69,1655
#define td_lst_flg_impl	72,1729
#define td_ref_flg_impl	75,1803
#define td_flg_que_impl	78,1877
#define tk_cre_mbx_impl	82,1952
#define tk_del_mbx_impl	85,2026
#define tk_snd_mbx_impl	88,2100
#define tk_rcv_mbx_impl	91,2174
#define tk_ref_mbx_impl	94,2248
#define td_lst_mbx_impl	97,2322
#define td_ref_mbx_impl	100,2396
#define td_mbx_que_impl	103,2470
#define tk_cre_mbf_impl	107,2545
#define tk_del_mbf_impl	110,2619
#define tk_snd_mbf_impl	113,2693
#define tk_rcv_mbf_impl	116,2767
#define tk_ref_mbf_impl	119,2841
#define td_lst_mbf_impl	122,2915
#define td_ref_mbf_impl	125,2989
#define td_smbf_que_impl	128,3064
#define td_rmbf_que_impl	131,3140
#define tk_cre_por_impl	135,3216
#define tk_del_por_impl	138,3290
#define tk_cal_por_impl	141,3364
#define tk_acp_por_impl	144,3438
#define tk_fwd_por_impl	147,3512
#define tk_rpl_rdv_impl	150,3586
#define tk_ref_por_impl	153,3660
#define td_lst_por_impl	156,3734
#define td_ref_por_impl	159,3808
#define td_acp_que_impl	162,3882
#define td_cal_que_impl	165,3956
#define tk_cre_mtx_impl	169,4031
#define tk_del_mtx_impl	172,4105
#define tk_loc_mtx_impl	175,4179
#define tk_unl_mtx_impl	178,4253
#define tk_ref_mtx_impl	181,4327
#define td_lst_mtx_impl	184,4401
#define td_ref_mtx_impl	187,4475
#define td_mtx_que_impl	190,4549
#define tk_cre_mpl_impl	194,4624
#define tk_del_mpl_impl	197,4698
#define tk_get_mpl_impl	200,4772
#define tk_rel_mpl_impl	203,4846
#define tk_ref_mpl_impl	206,4920
#define td_lst_mpl_impl	209,4994
#define td_ref_mpl_impl	212,5068
#define td_mpl_que_impl	215,5142
#define tk_cre_mpf_impl	219,5217
#define tk_del_mpf_impl	222,5291
#define tk_get_mpf_impl	225,5365
#define tk_rel_mpf_impl	228,5439
#define tk_ref_mpf_impl	231,5513
#define td_lst_mpf_impl	234,5587
#define td_ref_mpf_impl	237,5661
#define td_mpf_que_impl	240,5735
#define tk_cre_cyc_impl	244,5810
#define tk_del_cyc_impl	247,5884
#define tk_sta_cyc_impl	250,5958
#define tk_stp_cyc_impl	253,6032
#define tk_ref_cyc_impl	256,6106
#define td_lst_cyc_impl	259,6180
#define td_ref_cyc_impl	262,6254
#define tk_cre_alm_impl	266,6329
#define tk_del_alm_impl	269,6403
#define tk_sta_alm_impl	272,6477
#define tk_stp_alm_impl	275,6551
#define tk_ref_alm_impl	278,6625
#define td_lst_alm_impl	281,6699
#define td_ref_alm_impl	284,6773
#define td_hok_svc_impl	289,6849
#define td_hok_dsp_impl	292,6923
#define td_hok_int_impl	295,6997
#define _tk_cre_sem_impl	301,7096
#define _tk_del_sem_impl	304,7172
#define _tk_sig_sem_impl	307,7248
#define _tk_wai_sem_impl	310,7324
#define _tk_ref_sem_impl	313,7400
#define _td_lst_sem_impl	316,7476
#define _td_ref_sem_impl	319,7552
#define _td_sem_que_impl	322,7628
#define _tk_cre_flg_impl	326,7705
#define _tk_del_flg_impl	329,7781
#define _tk_set_flg_impl	332,7857
#define _tk_clr_flg_impl	335,7933
#define _tk_wai_flg_impl	338,8009
#define _tk_ref_flg_impl	341,8085
#define _td_lst_flg_impl	344,8161
#define _td_ref_flg_impl	347,8237
#define _td_flg_que_impl	350,8313
#define _tk_cre_mbx_impl	354,8390
#define _tk_del_mbx_impl	357,8466
#define _tk_snd_mbx_impl	360,8542
#define _tk_rcv_mbx_impl	363,8618
#define _tk_ref_mbx_impl	366,8694
#define _td_lst_mbx_impl	369,8770
#define _td_ref_mbx_impl	372,8846
#define _td_mbx_que_impl	375,8922
#define _tk_cre_mbf_impl	379,8999
#define _tk_del_mbf_impl	382,9075
#define _tk_snd_mbf_impl	385,9151
#define _tk_rcv_mbf_impl	388,9227
#define _tk_ref_mbf_impl	391,9303
#define _td_lst_mbf_impl	394,9379
#define _td_ref_mbf_impl	397,9455
#define _td_smbf_que_impl	400,9532
#define _td_rmbf_que_impl	403,9610
#define _tk_cre_por_impl	407,9688
#define _tk_del_por_impl	410,9764
#define _tk_cal_por_impl	413,9840
#define _tk_acp_por_impl	416,9916
#define _tk_fwd_por_impl	419,9992
#define _tk_rpl_rdv_impl	422,10068
#define _tk_ref_por_impl	425,10144
#define _td_lst_por_impl	428,10220
#define _td_ref_por_impl	431,10296
#define _td_acp_que_impl	434,10372
#define _td_cal_que_impl	437,10448
#define _tk_cre_mtx_impl	441,10525
#define _tk_del_mtx_impl	444,10601
#define _tk_loc_mtx_impl	447,10677
#define _tk_unl_mtx_impl	450,10753
#define _tk_ref_mtx_impl	453,10829
#define _td_lst_mtx_impl	456,10905
#define _td_ref_mtx_impl	459,10981
#define _td_mtx_que_impl	462,11057
#define _tk_cre_mpl_impl	466,11134
#define _tk_del_mpl_impl	469,11210
#define _tk_get_mpl_impl	472,11286
#define _tk_rel_mpl_impl	475,11362
#define _tk_ref_mpl_impl	478,11438
#define _td_lst_mpl_impl	481,11514
#define _td_ref_mpl_impl	484,11590
#define _td_mpl_que_impl	487,11666
#define _tk_cre_mpf_impl	491,11743
#define _tk_del_mpf_impl	494,11819
#define _tk_get_mpf_impl	497,11895
#define _tk_rel_mpf_impl	500,11971
#define _tk_ref_mpf_impl	503,12047
#define _td_lst_mpf_impl	506,12123
#define _td_ref_mpf_impl	509,12199
#define _td_mpf_que_impl	512,12275
#define _tk_cre_cyc_impl	516,12352
#define _tk_del_cyc_impl	519,12428
#define _tk_sta_cyc_impl	522,12504
#define _tk_stp_cyc_impl	525,12580
#define _tk_ref_cyc_impl	528,12656
#define _td_lst_cyc_impl	531,12732
#define _td_ref_cyc_impl	534,12808
#define _tk_cre_alm_impl	538,12885
#define _tk_del_alm_impl	541,12961
#define _tk_sta_alm_impl	544,13037
#define _tk_stp_alm_impl	547,13113
#define _tk_ref_alm_impl	550,13189
#define _td_lst_alm_impl	553,13265
#define _td_ref_alm_impl	556,13341
#define _td_hok_svc_impl	560,13418
#define _td_hok_dsp_impl	563,13494
#define _td_hok_int_impl	566,13570

uTenux/kernel/tkernel/src/kernel.h,265
#define _KERNEL_21,559
#define SYSCALL	36,806
#define __tcb__46,983
typedef struct task_control_block	TCB;47,999
typedef struct objlock 55,1136
	QUEUE		wtskq;56,1161
} OBJLOCK;57,1199
Inline void knl_InitOBJLOCK(59,1211
Inline BOOL knl_isLockedOBJ(66,1361

uTenux/kernel/tkernel/src/klock.c,67
EXPORT void knl_LockOBJ(28,643
EXPORT void knl_UnlockOBJ(64,1434

uTenux/kernel/tkernel/src/limits.h,506
#define _LIMITS_22,555
#define CHAR_BIT	25,574
#define SCHAR_MIN	26,595
#define SCHAR_MAX	27,620
#define UCHAR_MAX	28,645
#define CHAR_MIN	29,669
#define CHAR_MAX	30,696
#define MB_LEN_MAX	31,723
#define SHRT_MIN	33,747
#define SHRT_MAX	34,773
#define USHRT_MAX	35,799
#define LONG_MIN	37,826
#define LONG_MAX	38,858
#define ULONG_MAX	39,890
#define INT_MIN	44,948
#define INT_MAX	45,974
#define UINT_MAX	46,1000
#define INT_MIN	50,1047
#define INT_MAX	51,1073
#define UINT_MAX	52,1099

uTenux/kernel/tkernel/src/longlong.c,261
longlong	ltoll(6,158
longlong	ultoll(13,265
longlong	uitoll(20,381
long	lltol(27,489
unsigned long	lltoul(32,593
longlong	ll_add(37,708
longlong	ll_sub(50,1000
longlong	lui_mul(65,1384
longlong	lui_div(74,1621
int ll_cmp(84,1908
void	ll_inc(105,2321

uTenux/kernel/tkernel/src/longlong.h,744
#define _LONGLONG_22,556
typedef long long	longlong;31,743
#define ltoll(33,772
#define ultoll(34,807
#define uitoll(35,843
#define lltol(36,879
#define lltoul(37,910
#define ll_add(38,951
#define ll_sub(39,985
#define ll_mul(40,1019
#define li_mul(41,1053
#define lui_mul(42,1087
#define ll_div(43,1122
#define li_div(44,1156
#define lui_div(45,1190
#define ll_mod(46,1225
#define li_mod(47,1259
#define lui_mod(48,1293
#define ll_cmp(49,1328
#define ll_sign(50,1386
#define ll_neg(51,1438
#define ll_inc(52,1465
#define ll_dec(53,1496
#define hilo_ll(55,1528
#define ll_hilo(56,1593
	volatile long		hi;62,1743
	volatile unsigned long	lo;63,1763
} longlong;64,1791
#define hilo_ll(88,3004
#define ll_hilo(89,3063

uTenux/kernel/tkernel/src/mailbox.c,366
EXPORT ER knl_mailbox_initialize(40,982
SYSCALL ID 66,1474
SYSCALL ER 115,2423
SYSCALL ER 145,2937
LOCAL void mbx_chg_pri(202,4102
LOCAL WSPEC knl_wspec_mbx_tfifo 213,4295
LOCAL WSPEC knl_wspec_mbx_tpri 214,4354
SYSCALL ER 219,4452
SYSCALL ER 260,5289
EXPORT ER knl_mailbox_getname(294,5939
SYSCALL INT 325,6451
SYSCALL ER 351,6889
SYSCALL INT 378,7376

uTenux/kernel/tkernel/src/mailbox.h,465
#define _MAILBOX_H_21,538
typedef struct mailbox_control_block 34,932
	QUEUE	wait_queue;35,971
	ID	mbxid;36,1015
	VP	exinf;37,1044
	ATR	mbxatr;38,1083
	T_MSG	mq_head;39,1121
	T_MSG	*mq_tail;mq_tail40,1165
	UB	name[name42,1229
} MBXCB;44,1277
IMPORT MBXCB knl_mbxcb_table[knl_mbxcb_table46,1287
IMPORT QUEUE knl_free_mbxcb;47,1347
#define get_mbxcb(49,1391
#define headmsg(54,1473
#define nextmsg(59,1551
Inline void knl_queue_insert_mpri(64,1656

uTenux/kernel/tkernel/src/memory.c,849
EXPORT QUEUE* knl_searchFreeArea(31,854
EXPORT void knl_appendFreeArea(81,2299
EXPORT void knl_removeFreeQue(124,3258
EXPORT void knl_insertAreaQue(146,3726
EXPORT void knl_removeAreaQue(159,3966
EXPORT void* knl_Imalloc(183,4513
EXPORT void* knl_Icalloc(234,5561
EXPORT void  knl_Ifree(256,5954
LOCAL void initIMACB(291,6681
LOCAL  VP   knl_ImallocMem[knl_ImallocMem297,6800
EXPORT VP	knl_lowmem_top=298,6844
EXPORT VP   knl_lowmem_limit=299,6889
#define CFN_REALMEMEND 300,6945
LOCAL  VP   knl_ImallocMem[knl_ImallocMem303,7004
EXPORT VP	knl_lowmem_top=304,7050
EXPORT VP   knl_lowmem_limit=305,7095
#define CFN_REALMEMEND 306,7152
LOCAL  VP   knl_ImallocMem[knl_ImallocMem309,7218
EXPORT VP	knl_lowmem_top=310,7263
EXPORT VP   knl_lowmem_limit=311,7308
#define CFN_REALMEMEND 312,7364
EXPORT ER knl_init_Imalloc(317,7437

uTenux/kernel/tkernel/src/memory.h,523
#define _MEMORY_H_17,506
	W		memsz;26,692
	QUEUE		areaque;31,860
	QUEUE		freeque;34,979
} IMACB;35,996
#define AlignIMACB(40,1080
#define ROUNDSZ	48,1314
#define ROUND(49,1363
#define MIN_FRAGMENT	52,1462
Inline W roundSize(57,1559
#define AREA_USE	69,1771
#define AREA_MASK	70,1814
#define setAreaFlag(72,1846
#define clrAreaFlag(73,1925
#define chkAreaFlag(74,2004
#define Mask(76,2068
#define Assign(77,2120
#define AreaSize(81,2213
#define FreeSize(82,2272
IMPORT IMACB *knl_imacb;knl_imacb91,2583

uTenux/kernel/tkernel/src/mempfix.c,385
EXPORT ER knl_fix_memorypool_initialize(40,1033
SYSCALL ID 67,1587
SYSCALL ER 163,3716
LOCAL void knl_mpf_chg_pri(207,4536
LOCAL WSPEC knl_wspec_mpf_tfifo 218,4748
LOCAL WSPEC knl_wspec_mpf_tpri 219,4807
SYSCALL ER 224,4917
SYSCALL ER 283,6074
SYSCALL ER 335,7096
EXPORT ER knl_fix_memorypool_getname(372,7822
SYSCALL INT 403,8363
SYSCALL ER 429,8836
SYSCALL INT 458,9396

uTenux/kernel/tkernel/src/mempfix.h,659
#define _MEMPFIX_H_21,553
typedef struct free_list 26,621
	struct free_list *next;next27,648
} FREEL;28,673
typedef struct fix_memorypool_control_block 30,683
	QUEUE	wait_queue;31,729
	ID	mpfid;32,777
	VP	exinf;33,821
	ATR	mpfatr;34,860
	W	mpfcnt;35,902
	W	blfsz;36,958
	W	mpfsz;37,1004
	W	frbcnt;38,1044
	VP	mempool;39,1092
	VP	unused;40,1138
	FREEL	*freelist;freelist41,1184
	OBJLOCK	lock;42,1224
	UB	name[name44,1299
} MPFCB;46,1347
IMPORT MPFCB knl_mpfcb_table[knl_mpfcb_table48,1357
IMPORT QUEUE knl_free_mpfcb;49,1432
#define get_mpfcb(51,1476
#define MINSIZE	54,1536
#define MINSZ(55,1571
Inline VP knl_mempool_end(60,1691

uTenux/kernel/tkernel/src/mempool.c,593
EXPORT ER knl_memorypool_initialize(42,1059
EXPORT void knl_appendFreeAreaBound(69,1692
EXPORT VP knl_get_blk(118,2852
EXPORT ER knl_rel_blk(158,3780
EXPORT void knl_mpl_wakeup(205,4880
LOCAL void init_mempool(235,5405
SYSCALL ID 253,5823
SYSCALL ER 350,7860
LOCAL void mpl_chg_pri(393,8671
LOCAL void mpl_rel_wai(411,9046
LOCAL WSPEC knl_wspec_mpl_tfifo 419,9178
LOCAL WSPEC knl_wspec_mpl_tpri 420,9251
SYSCALL ER 425,9367
SYSCALL ER 477,10428
SYSCALL ER 519,11152
EXPORT ER knl_memorypool_getname(565,12101
SYSCALL INT 596,12641
SYSCALL ER 622,13116
SYSCALL INT 660,13899

uTenux/kernel/tkernel/src/mempool.h,465
#define _MEMPOOL_H_21,556
typedef struct memorypool_control_block 31,857
	QUEUE	wait_queue;32,899
	ID	mplid;33,947
	VP	exinf;34,994
	ATR	mplatr;35,1033
	W	mplsz;36,1075
	QUEUE	areaque;37,1115
	QUEUE	freeque;38,1165
	QUEUE	areaque_end;39,1216
	VP	mempool;40,1270
	UB	name[name42,1336
} MPLCB;44,1384
IMPORT MPLCB knl_mplcb_table[knl_mplcb_table46,1394
IMPORT QUEUE knl_free_mplcb;47,1472
#define get_mplcb(49,1516
Inline W knl_MaxFreeSize(55,1609

uTenux/kernel/tkernel/src/messagebuf.c,596
EXPORT ER knl_messagebuffer_initialize(41,1016
EXPORT void knl_msg_to_mbf(68,1621
EXPORT void knl_mbf_wakeup(105,2434
SYSCALL ID 129,2910
SYSCALL ER 225,5015
LOCAL void knl_mbf_chg_pri(265,5760
LOCAL void knl_mbf_rel_wai(283,6122
LOCAL WSPEC knl_wspec_smbf_tfifo 291,6251
LOCAL WSPEC knl_wspec_smbf_tpri 292,6323
SYSCALL ER 297,6440
LOCAL WSPEC knl_wspec_rmbf 356,7787
LOCAL INT knl_mbf_to_msg(362,7926
SYSCALL INT 397,8581
SYSCALL ER 455,9871
EXPORT ER knl_messagebuffer_getname(502,10904
SYSCALL INT 533,11435
SYSCALL ER 559,11880
SYSCALL INT 599,12757
SYSCALL INT 631,13320

uTenux/kernel/tkernel/src/messagebuf.h,648
#define _MESSAGEBUF_H_21,551
typedef struct messagebuffer_control_block 33,933
	QUEUE	send_queue;34,978
	ID	mbfid;35,1034
	VP	exinf;36,1070
	ATR	mbfatr;37,1109
	QUEUE	recv_queue;38,1154
	W	bufsz;39,1213
	INT	maxmsz;40,1250
	W	frbufsz;41,1296
	W	head;42,1331
	W	tail;43,1375
	VB	*buffer;buffer44,1430
	UB	name[name46,1492
} MBFCB;48,1540
IMPORT MBFCB knl_mbfcb_table[knl_mbfcb_table50,1550
IMPORT QUEUE knl_free_mbfcb;51,1617
#define get_mbfcb(53,1661
typedef INT		HEADER;59,1753
#define HEADERSZ	60,1774
#define ROUNDSIZE	62,1809
#define ROUNDSZ(63,1844
Inline BOOL knl_mbf_free(69,2018
Inline BOOL knl_mbf_empty(77,2182

uTenux/kernel/tkernel/src/misc_calls.c,162
SYSCALL ER 32,737
SYSCALL ER 62,1416
EXPORT UINT	knl_lowpow_discnt 82,2162
SYSCALL ER 122,3049
SYSCALL ER 147,3519
SYSCALL ER 172,3985
SYSCALL ER 201,4517

uTenux/kernel/tkernel/src/misc_calls.h,380
#define _MISC_CALLS_H_21,555
IMPORT UINT	knl_lowpow_discnt;23,579
IMPORT FP knl_hook_enterfn;28,642
IMPORT FP knl_hook_leavefn;29,670
IMPORT FP knl_hook_execfn;30,698
IMPORT FP knl_hook_stopfn;31,725
IMPORT FP knl_hook_ienterfn;32,752
IMPORT FP knl_hook_ileavefn;33,781
IMPORT VP knl_hook_svc_gp;36,821
IMPORT VP knl_hook_dsp_gp;37,848
IMPORT VP knl_hook_int_gp;38,875

uTenux/kernel/tkernel/src/mutex.c,567
EXPORT ER knl_mutex_initialize(40,970
EXPORT void knl_release_mutex(70,1687
EXPORT void knl_signal_all_mutex(122,2782
EXPORT INT knl_chg_pri_mutex(171,4199
SYSCALL ID 226,5254
SYSCALL ER 284,6418
LOCAL void mtx_chg_pri(323,7186
LOCAL void mtx_rel_wai(350,7900
LOCAL WSPEC knl_wspec_mtx_tfifo 368,8252
LOCAL WSPEC knl_wspec_mtx_tpri 369,8313
LOCAL WSPEC knl_wspec_mtx_inherit 370,8381
SYSCALL ER 375,8478
SYSCALL ER 461,10390
SYSCALL ER 521,11568
EXPORT ER knl_mutex_getname(556,12255
SYSCALL INT 587,12761
SYSCALL ER 613,13197
SYSCALL INT 641,13721

uTenux/kernel/tkernel/src/mutex.h,526
#define _MUTEX_H_21,532
#define __mtxcb__24,569
typedef struct mutex_control_block	MTXCB;25,587
struct mutex_control_block 31,667
	QUEUE	wait_queue;32,696
	ID	mtxid;33,738
	VP	exinf;34,765
	ATR	mtxatr;35,804
	UB	ceilpri;36,840
	TCB	*mtxtsk;mtxtsk37,891
	MTXCB	*mtxlist;mtxlist38,926
	UB	name[name40,984
IMPORT MTXCB knl_mtxcb_table[knl_mtxcb_table44,1036
IMPORT QUEUE knl_free_mtxcb;45,1094
#define get_mtxcb(47,1138
#define mtx_waited(53,1275
#define mtx_head_pri(58,1420
#define reset_priority(63,1560

uTenux/kernel/tkernel/src/objname.c,79
EXPORT ER knl_object_getname(29,704
SYSCALL ER 148,2882
SYSCALL ER 171,3377

uTenux/kernel/tkernel/src/ready_queue.h,690
#define _READY_QUEUE_21,566
#define BITMAPSZ	43,1409
#define NUM_BITMAP	44,1447
typedef	struct ready_queue 46,1507
	INT	top_priority;47,1536
	QUEUE	tskque[tskque48,1594
	TCB	*null;null49,1648
	UINT	bitmap[bitmap50,1699
	TCB	*klocktsk;klocktsk51,1756
} RDYQUE;52,1806
IMPORT RDYQUE	knl_ready_queue;54,1817
Inline void knl_ready_queue_initialize(59,1886
Inline TCB* knl_ready_queue_top(75,2195
Inline INT knl_ready_queue_top_priority(88,2507
Inline BOOL knl_ready_queue_insert(100,2881
Inline void knl_ready_queue_insert_top(121,3267
Inline void knl_ready_queue_delete(145,3938
Inline void knl_ready_queue_rotate(181,4696
Inline TCB* knl_ready_queue_move_last(195,4959

uTenux/kernel/tkernel/src/rendezvous.c,516
EXPORT ER knl_rendezvous_initialize(42,1002
LOCAL void cal_chg_pri(68,1537
EXPORT WSPEC knl_wspec_cal_tfifo 79,1733
EXPORT WSPEC knl_wspec_cal_tpri 80,1793
EXPORT WSPEC knl_wspec_rdv 84,1919
SYSCALL ID 92,2073
SYSCALL ER 145,3175
SYSCALL INT 177,3746
LOCAL WSPEC knl_wspec_acp 258,5620
SYSCALL INT 263,5708
SYSCALL ER 342,7542
SYSCALL ER 445,9977
SYSCALL ER 488,10781
EXPORT ER knl_rendezvous_getname(524,11528
SYSCALL INT 555,12054
SYSCALL ER 581,12494
SYSCALL INT 610,13083
SYSCALL INT 642,13638

uTenux/kernel/tkernel/src/rendezvous.h,631
#define _RENDEZVOUS_H_21,547
typedef struct port_control_block 26,611
	QUEUE	call_queue;27,647
	ID	porid;28,693
	VP	exinf;29,719
	ATR	poratr;30,758
	QUEUE	accept_queue;31,793
	INT	maxcmsz;32,843
	INT	maxrmsz;33,894
	UB	name[name35,966
} PORCB;37,1014
IMPORT PORCB knl_porcb_table[knl_porcb_table40,1056
IMPORT QUEUE knl_free_porcb;41,1124
#define get_porcb(43,1168
#define RDVNO_SHIFT	48,1251
Inline RNO knl_gen_rdvno(53,1325
Inline ID knl_get_tskid_rdvno(66,1501
#define CHECK_RDVNO(76,1682
IMPORT WSPEC knl_wspec_cal_tfifo;86,1860
IMPORT WSPEC knl_wspec_cal_tpri;87,1894
IMPORT WSPEC knl_wspec_rdv;88,1927

uTenux/kernel/tkernel/src/semaphore.c,403
EXPORT ER knl_semaphore_initialize(40,995
SYSCALL ID 66,1493
SYSCALL ER 119,2594
SYSCALL ER 149,3109
LOCAL void sem_chg_pri(208,4160
LOCAL void sem_rel_wai(246,4913
LOCAL WSPEC knl_wspec_sem_tfifo 254,5029
LOCAL WSPEC knl_wspec_sem_tpri 255,5102
SYSCALL ER 260,5204
SYSCALL ER 310,6184
EXPORT ER knl_semaphore_getname(344,6838
SYSCALL INT 375,7353
SYSCALL ER 401,7790
SYSCALL INT 428,8271

uTenux/kernel/tkernel/src/semaphore.h,353
#define _SEMAPHORE_H_21,544
typedef struct semaphore_control_block 26,601
	QUEUE	wait_queue;27,642
	ID	semid;28,688
	VP	exinf;29,719
	ATR	sematr;30,758
	INT	semcnt;31,798
	INT	maxsem;32,848
	UB	name[name34,918
} SEMCB;36,966
IMPORT SEMCB knl_semcb_table[knl_semcb_table38,976
IMPORT QUEUE knl_free_semcb;39,1038
#define get_semcb(41,1082

uTenux/kernel/tkernel/src/task.c,318
EXPORT ER knl_task_initialize(56,1384
EXPORT void knl_make_dormant(93,2118
EXPORT void knl_make_ready(129,2956
EXPORT void knl_make_non_ready(147,3423
EXPORT void knl_change_task_priority(161,3740
EXPORT void knl_rotate_ready_queue(193,4608
EXPORT void knl_rotate_ready_queue_run(204,4886
SYSCALL INT 224,5316

uTenux/kernel/tkernel/src/task.h,1544
#define _TASK_21,538
#define __mtxcb__24,572
typedef struct mutex_control_block	MTXCB;25,590
#define __tcb__29,656
typedef struct task_control_block	TCB;30,672
	TS_NONEXIST	45,1031
	TS_READY	46,1074
	TS_WAIT	47,1114
	TS_SUSPEND	48,1146
	TS_WAITSUS	49,1183
	TS_DORMANT	50,1234
} TSTAT;51,1274
Inline BOOL knl_task_alive(56,1361
#define int_priority(65,1537
#define ext_tskpri(66,1587
struct task_control_block 71,1671
	QUEUE	tskque;72,1699
	ID	tskid;73,1732
	VP	exinf;74,1758
	ATR	tskatr;75,1797
	FP	task;76,1832
	W	sstksz;78,1871
	INT	80,1901
	B	isysmode;81,1931
	H	sysmode;82,1984
	INT	84,2057
	UB	ipriority;93,2407
	UB	bpriority;94,2453
	UB	priority;95,2488
	UB /*TSTAT*/	state;97,2526
	BOOL	klockwait:klockwait99,2583
	BOOL	klocked:klocked100,2633
	WSPEC	*wspec;wspec102,2682
	ID	wid;103,2723
	INT	wupcnt;104,2754
	INT	suscnt;105,2808
	ER	*wercd;wercd106,2860
	WINFO	winfo;107,2904
	TMEB	wtmeb;108,2942
	RNO	wrdvno;111,3008
	MTXCB	*mtxlist;mtxlist114,3088
	UW	stime;118,3187
	UW	utime;119,3232
	VP	isstack;122,3283
	VP	gp;124,3341
	CTXB	tskctxb;127,3418
	UB	name[name129,3478
#define DDS_ENABLE	150,4163
#define DDS_DISABLE_IMPLICIT	151,4187
#define DDS_DISABLE	152,4252
IMPORT INT	knl_dispatch_disabled;153,4303
IMPORT TCB	*knl_ctxtsk;knl_ctxtsk162,4626
IMPORT TCB	*knl_schedtsk;knl_schedtsk170,4874
IMPORT TCB	knl_tcb_table[knl_tcb_table175,4936
IMPORT QUEUE	knl_free_tcb;176,4989
#define get_tcb(181,5063
#define get_tcb_self(182,5118
Inline void knl_reschedule(229,6455

uTenux/kernel/tkernel/src/task_manage.c,406
SYSCALL ID 34,778
EXPORT void knl_del_tsk(144,3109
SYSCALL ER 165,3530
SYSCALL ER 195,4052
EXPORT void knl_ter_tsk(225,4573
SYSCALL void 253,5055
SYSCALL void 296,5913
SYSCALL ER 328,6516
SYSCALL ER 366,7311
SYSCALL ER 418,8202
SYSCALL ID 444,8721
SYSCALL ER 454,8902
SYSCALL ER 499,9890
EXPORT ER knl_task_getname(533,10503
SYSCALL INT 564,11012
SYSCALL ER 590,11439
SYSCALL ER 636,12469

uTenux/kernel/tkernel/src/task_sync.c,161
SYSCALL ER 33,778
SYSCALL ER 82,1642
SYSCALL ER 129,2307
EXPORT WSPEC knl_wspec_slp 176,3040
SYSCALL ER 183,3202
SYSCALL ER 215,3733
SYSCALL INT 249,4345

uTenux/kernel/tkernel/src/task_sync.h,64
#define _TASK_SYNC_H_21,565
IMPORT WSPEC knl_wspec_slp;26,636

uTenux/kernel/tkernel/src/timer.c,285
EXPORT ER knl_timer_initialize(47,1351
EXPORT void knl_timer_shutdown(67,1686
LOCAL void knl_enqueue_tmeb(77,1833
EXPORT void knl_timer_insert(103,2506
EXPORT void knl_timer_insert_reltim(119,2925
EXPORT void knl_timer_insert_abs(137,3479
EXPORT void knl_timer_handler(154,3946

uTenux/kernel/tkernel/src/timer.h,494
#define _TIMER_21,548
typedef	longlong	LSYSTIM;28,640
Inline LSYSTIM knl_toLSYSTIM(30,696
Inline SYSTIM knl_toSYSTIM(39,817
typedef void	(*CBACK)CBACK51,975
typedef struct timer_event_block 53,1035
	QUEUE	queue;54,1070
	LSYSTIM	time;55,1109
	CBACK	callback;56,1142
	VP	arg;57,1183
} TMEB;58,1240
IMPORT LSYSTIM	knl_current_time;63,1289
IMPORT LSYSTIM	knl_real_time_ofs;64,1350
IMPORT QUEUE	knl_timer_queue;69,1447
#define real_time(72,1496
Inline void knl_timer_delete(90,2018

uTenux/kernel/tkernel/src/time_calls.c,823
SYSCALL ER 34,802
SYSCALL ER 50,1104
SYSCALL ER 64,1353
SYSCALL ER 79,1613
SYSCALL ER 94,1900
LOCAL WSPEC knl_wspec_dly 112,2312
SYSCALL ER 117,2387
EXPORT ER knl_cyclichandler_initialize(154,3184
EXPORT void knl_call_cychdr(180,3723
LOCAL void knl_immediate_call_cychdr(196,4133
SYSCALL ID 211,4501
SYSCALL ER 295,6280
SYSCALL ER 327,6895
SYSCALL ER 383,8108
SYSCALL ER 412,8631
EXPORT ER knl_cyclichandler_getname(455,9492
SYSCALL INT 486,10027
SYSCALL ER 513,10524
EXPORT ER knl_alarmhandler_initialize(569,11743
EXPORT void knl_call_almhdr(595,12285
SYSCALL ID 611,12629
SYSCALL ER 666,13692
LOCAL void knl_immediate_call_almhdr(698,14319
SYSCALL ER 712,14628
SYSCALL ER 752,15362
SYSCALL ER 781,15892
EXPORT ER knl_alarmhandler_getname(823,16701
SYSCALL INT 854,17233
SYSCALL ER 881,17729

uTenux/kernel/tkernel/src/time_calls.h,838
#define _TIME_CALLS_H21,560
typedef struct cyclic_handler_control_block 26,622
	VP	exinf;27,668
	ATR	cycatr;28,707
	FP	cychdr;29,752
	UINT	cycstat;30,794
	RELTIM	cyctim;31,836
	TMEB	cyctmeb;32,871
	VP	gp;34,920
	UB	name[name37,977
} CYCCB;39,1025
IMPORT CYCCB	knl_cyccb_table[knl_cyccb_table41,1035
IMPORT QUEUE	knl_free_cyccb;42,1102
#define get_cyccb(44,1146
Inline LSYSTIM knl_cyc_next_time(50,1234
Inline void knl_cyc_timer_insert(75,1746
typedef struct alarm_handler_control_block 84,1926
	VP	exinf;85,1971
	ATR	almatr;86,2010
	FP	almhdr;87,2054
	UINT	almstat;88,2095
	TMEB	almtmeb;89,2136
	VP	gp;91,2185
	UB	name[name94,2242
} ALMCB;96,2290
IMPORT ALMCB	knl_almcb_table[knl_almcb_table99,2332
IMPORT QUEUE	knl_free_almcb;100,2398
#define get_almcb(102,2442
Inline void knl_alm_timer_insert(109,2589

uTenux/kernel/tkernel/src/tkstart.c,228
LOCAL void knl_init_task_startup(29,681
LOCAL void knl_init_module(60,1139
#define InitModule(73,1386
EXPORT void knl_t_kernel_main(78,1525
EXPORT void knl_t_kernel_shutdown(164,3049
EXPORT void knl_t_kernel_exit(173,3180

uTenux/kernel/tkernel/src/wait.c,454
EXPORT void knl_wait_release_ok(27,697
EXPORT void knl_wait_release_ok_ercd(35,866
EXPORT void knl_wait_release_ng(43,1049
EXPORT void knl_wait_release_tmout(54,1307
EXPORT void knl_make_wait(78,1991
EXPORT void knl_make_wait_reltim(94,2388
EXPORT void knl_wait_delete(114,2894
EXPORT ID knl_wait_tskid(130,3194
EXPORT void knl_gcb_make_wait(145,3550
EXPORT void knl_gcb_change_priority(166,4130
EXPORT TCB* knl_gcb_top_of_wait_queue(179,4461

uTenux/kernel/tkernel/src/wait.h,334
#define _WAIT_21,571
Inline void knl_wait_cancel(50,1553
Inline void knl_queue_insert_tpri(79,2245
typedef struct generic_control_block 110,3087
	QUEUE	wait_queue;111,3126
	ID	objid;112,3162
	VP	exinf;113,3190
	ATR	objatr;114,3229
} GCB 117,3380
Inline void knl_make_non_wait(144,4159
Inline void knl_wait_release(156,4343

uTenux/kernel/tkernel/src/winfo.h,1203
#define _WINFO_21,596
	INT	cnt;27,665
} WINFO_SEM;28,706
	UINT	waiptn;34,773
	UINT	wfmode;35,811
	UINT	*p_flgptn;p_flgptn36,842
} WINFO_FLG;38,920
	T_MSG	**ppk_msg;ppk_msg44,984
} WINFO_MBX;46,1061
	VP	msg;52,1156
	INT	*p_msgsz;p_msgsz53,1208
} WINFO_RMBF;54,1270
	VP	msg;57,1302
	INT	msgsz;58,1344
} WINFO_SMBF;59,1381
	UINT	calptn;65,1483
	VP	msg;67,1562
	INT	cmsgsz;68,1605
	INT	*p_rmsgsz;p_rmsgsz69,1643
} WINFO_CAL;70,1703
	UINT	acpptn;73,1734
	VP	msg;75,1815
	RNO	*p_rdvno;p_rdvno76,1863
	INT	*p_cmsgsz;p_cmsgsz77,1923
} WINFO_ACP;78,1984
	RNO	rdvno;81,2015
	VP	msg;82,2052
	INT	maxrmsz;83,2095
	INT	*p_rmsgsz;p_rmsgsz84,2147
} WINFO_RDV;85,2207
	W	blksz;91,2289
	VP	*p_blk;p_blk92,2324
} WINFO_MPL;94,2394
	VP	*p_blf;p_blf100,2473
} WINFO_MPF;102,2543
	WINFO_SEM	sem;109,2658
	WINFO_FLG	flg;112,2703
	WINFO_MBX	mbx;115,2748
	WINFO_RMBF	rmbf;118,2793
	WINFO_SMBF	smbf;119,2811
	WINFO_CAL	cal;122,2858
	WINFO_ACP	acp;123,2874
	WINFO_RDV	rdv;124,2890
	WINFO_MPL	mpl;127,2935
	WINFO_MPF	mpf;130,2980
} WINFO;132,3003
	UW	tskwait;138,3083
	void	(*chg_pri_hook)chg_pri_hook139,3116
	void	(*rel_wai_hook)rel_wai_hook141,3198
} WSPEC;143,3273

uTenux/kernel/tstd/src/bitop.c,196
#define _BIT_SET_N(28,710
#define _BIT_SHIFT(29,758
#define _BIT_SET_N(31,801
#define _BIT_SHIFT(32,849
knl_tstdlib_bitclr(41,1030
knl_tstdlib_bitset(61,1330
knl_tstdlib_bitsearch1(81,1649

uTenux/kernel/tstd/src/bitop.h,157
#define _BITOP_23,573
typedef __size_t	size_t;33,692
#undef	__size_t34,717
typedef __wchar_t	wchar_t;38,758
#undef	__wchar_t39,785
#define NULL	42,822

uTenux/lib/libstr/src/libstr_config.h,439
#define _LIBSTR_CONFIG_H_16,512
#define USE_FUNC_MEMSET18,539
#define USE_FUNC_MEMCMP19,563
#define USE_FUNC_MEMCPY20,587
#define USE_FUNC_MEMMOVE21,611
#define USE_FUNC_BZERO22,636
#define USE_FUNC_STRLEN23,659
#define USE_FUNC_STRCMP24,683
#define USE_FUNC_STRNCMP25,707
#define USE_FUNC_STRCPY26,732
#define USE_FUNC_STRNCPY27,756
#define USE_FUNC_STRCAT28,781
#define USE_FUNC_STRNCAT29,805
#define USE_FUNC_STRTOL30,830

uTenux/lib/libstr/src/string.c,305
#define _TO_UPPER_CASE(32,824
#define _IS_SPACE_CODE(34,923
memset(42,1114
memcmp(86,1770
memcpy(106,2125
memmove(123,2420
bzero(150,2881
strlen(160,3059
strcmp(175,3280
strncmp(193,3635
strcpy(218,4053
strncpy(234,4294
strcat(257,4615
strncat(278,4912
strtol(302,5245
void abort(377,6322

uTenux/lib/libtk/src/fastlock.c,165
Inline INT Inc(38,1120
Inline INT Dec(47,1231
EXPORT void Lock(64,1492
EXPORT void Unlock(76,1669
EXPORT ER CreateLock(88,1855
EXPORT void DeleteLock(118,2330

uTenux/lib/libtk/src/fastmlock.c,245
Inline void INC(38,1012
Inline void DEC(47,1094
Inline BOOL BTS(56,1176
Inline void BR(69,1339
EXPORT ER MLockTmo(86,1651
EXPORT ER MLock(115,2092
EXPORT ER MUnlock(126,2280
EXPORT ER CreateMLock(142,2554
EXPORT ER DeleteMLock(171,3028

uTenux/lib/libtk/src/libtk_config.h,329
#define _LIBTK_CONFIG_H_16,511
#define USE_FUNC_LOCK18,537
#define USE_FUNC_UNLOCK19,559
#define USE_FUNC_CREATELOCK20,583
#define USE_FUNC_DELETELOCK21,611
#define USE_FUNC_MLOCKTMO22,639
#define USE_FUNC_MLOCK23,665
#define USE_FUNC_MUNLOCK24,688
#define USE_FUNC_CREATEMLOCK25,713
#define USE_FUNC_DELETEMLOCK26,742

uTenux/lib/libtk/src/sysdepend/arm4t/int.c,188
EXPORT void SetIntMode(47,1660
EXPORT void EnableInt(66,2049
EXPORT void DisableInt(82,2303
EXPORT void ClearInt(101,2670
EXPORT BOOL CheckInt(112,2955
EXPORT void EndOfInt(124,3144

uTenux/lib/libtk/src/sysdepend/c166/disint.c,51
unsigned int disint(45,1649
 void enaint(59,2107

uTenux/lib/libtk/src/sysdepend/c166/int.c,0

uTenux/lib/libtk/src/sysdepend/cortex/int.c,155
EXPORT void EnableInt(45,1632
EXPORT void DisableInt(65,2059
EXPORT void ClearInt(85,2478
EXPORT BOOL CheckInt(100,2942
EXPORT void EndOfInt(115,3349

uTenux/lib/libtk/src/sysdepend/e200z3/disint.c,0

uTenux/lib/libtk/src/sysdepend/e200z3/int.c,0

uTenux/lib/libtk/src/sysdepend/s12cpuv2/disint.c,52
unsigned char disint(45,1649
 void enaint(63,2175

uTenux/lib/libtk/src/sysdepend/s12cpuv2/int.c,0

uTenux/lib/libtm/src/sysdepend/app_mc9s12/chip_mc9s12dp512/sio.c,160
#define  BUS_CLOCK	36,1389
#define  OSC_CLOCK	37,1436
#define  BAUD 38,1482
void sio_init(47,1799
void sio_send_frame(61,2254
void sio_recv_frame(78,2686

uTenux/lib/libtm/src/sysdepend/app_mc9s12/sio.c,0

uTenux/lib/libtm/src/sysdepend/app_mpc56xx/chip_mpc5634m_mlqb80/sio.c,132
#define BUS_CLK 37,1394
#define BAUDRATE 38,1434
void sio_init(47,1722
void sio_send_frame(62,2123
void sio_recv_frame(80,2561

uTenux/lib/libtm/src/sysdepend/app_mpc56xx/sio.c,0

uTenux/lib/libtm/src/sysdepend/app_xc23xx/chip_xc2365b_40f/sio.c,81
void sio_init(44,1625
void sio_send_frame(55,1889
void sio_recv_frame(66,2184

uTenux/lib/libtm/src/sysdepend/app_xc23xx/sio.c,0

uTenux/lib/libtm/src/tm_monitor.c,201
INT tm_command 22,656
void tm_exit(29,707
EXPORT INT tm_getchar(39,817
EXPORT INT tm_getline(57,984
EXPORT void tm_monitor(88,1402
EXPORT INT tm_putchar(98,1490
EXPORT INT tm_putstring(114,1706

uTenux/lib/libtm/src/tm_printf.c,475
#define isdigit(45,2146
unsigned long tm_strlen(47,2196
long divide(57,2326
int skip_atoi(76,2637
#define ZEROPAD 85,2757
#define SIGN 86,2806
#define PLUS 87,2862
#define SPACE 88,2907
#define LEFT 89,2956
#define SPECIAL 90,3006
#define LARGE 91,3044
static char *print_number(print_number94,3140
static long tm_vsnprintf(238,5169
long tm_snprintf(501,9951
long tm_vsprintf(520,10316
long rt_sprintf(531,10595
int main(544,10819
void tm_printf(566,11312
