<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:30:15.3015</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2024.07.05</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-7025587</applicationNumber><claimCount>30</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>스택형 메모리 아키텍처에 대한 행 해머 완화</inventionTitle><inventionTitleEng>ROW HAMMER MITIGATION FOR STACKED MEMORY ARCHITECTURES</inventionTitleEng><openDate>2025.06.18</openDate><openNumber>10-2025-0089462</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.05.20</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2024.07.29</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2013.01.01)</ipcDate><ipcNumber>G06F 21/55</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 스택형 메모리 아키텍처에 대한 행 해머 완화를 위한 방법, 시스템, 및 디바이스가 기재된다. 반도체 시스템, 가령, 메모리 시스템이 상기 반도체 시스템의 회로에 걸쳐 행 해머 완화를 위한 동작을 분산시킬 수 있다. 반도체 시스템의 제1 다이의 제1 인터페이스 블록이 상기 반도체 시스템의 제2 다이의 제2 인터페이스 블록과 시그널링을 교환하여 행 해머 완화 동작을 수행할 수 있다. 제2 다이는 제2 다이의 메모리 셀의 각자의 행과 연관된 액세스 동작의 횟수를 추적하기 위한 카운터를 구현할 수 있다. 제2 인터페이스 블록은 카운터의 값에 기초하여 제1 인터페이스 블록에 경보 시그널링을 송신할 수 있고, 제1 인터페이스 블록은 경보 시그널링을 평가하고 제2 인터페이스 블록으로 리프레시 시그널링을 송신하여 하나 이상의 리프레시 동작을 수행할 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2025.02.13</internationOpenDate><internationOpenNumber>WO2025034329</internationOpenNumber><internationalApplicationDate>2024.07.05</internationalApplicationDate><internationalApplicationNumber>PCT/US2024/036871</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 시스템으로서,제1 반도체 다이 - 상기 제1 반도체 다이는, 제1 인터페이스 - 상기 제1 인터페이스는 하나 이상의 액세스 신호를 송신하도록 작동 가능한 제1 회로를 포함함 - 를 포함함 - , 및상기 제1 반도체 다이와 결합된 제2 반도체 다이 - 상기 제2 반도체 다이는, 하나 이상의 메모리 어레이, 및 상기 제1 인터페이스 및 하나 이상의 메모리 어레이와 결합된 제2 인터페이스 - 상기 제2 인터페이스는 하나 이상의 액세스 신호를 수신한 것에 기초하여 하나 이상의 메모리 어레이를 액세스하도록 작동 가능한 제2 회로를 포함함 - 를 포함함 - 을 포함하고,상기 시스템은,하나 이상의 메모리 어레이에 대한 액세스 동작의 횟수와 연관된 카운터의 값에 기초하여 하나 이상의 제1 신호를 제2 인터페이스로부터 제1 인터페이스로 송신하고,상기 제1 인터페이스가 상기 하나 이상의 제1 신호를 수신하는 것에 기초하여 제1 인터페이스로부터 제2 인터페이스로, 하나 이상의 메모리 어레이의 하나 이상의 주소와 연관된 리프레시 동작을 나타내는 하나 이상의 제2 신호를 송신하고,상기 제2 인터페이스에 의해, 제2 인터페이스가 하나 이상의 제2 신호를 수신한 것에 기초하여 리프레시 동작을 수행하도록 작동 가능한, 시스템.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 제2 인터페이스의 제2 회로는,상기 카운터의 값을 하나 이상의 임계값에 비교하며,상기 비교에 기초하여 상기 하나 이상의 제1 신호를 제1 인터페이스로 송신하도록 더 작동 가능한, 시스템.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서, 상기 제2 인터페이스의 제2 회로는,상기 제1 인터페이스로부터 하나 이상의 액세스 신호를 수신한 것에 기초하여 상기 카운터의 값을 읽고,하나 이상의 메모리 어레이를 액세스하는 것에 기초하여 상기 카운터의 값을 증분시키며 - 상기 카운터의 값은 증분 후 하나 이상의 임계값에 비교됨 - ,증분된 값을 상기 카운터에 쓰도록(write) 더 작동 가능한, 시스템.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서, 상기 제2 인터페이스의 제2 회로는,하나 이상의 메모리 어레이의 주소에 하나 이상의 액세스 동작을 수행하며, 상기 하나 이상의 액세스 동작을 수행하는 것과 동시에, 카운터를 사용하여, 상기 주소에 대한 액세스 동작의 횟수를 추적하기 위한 하나 이상의 동작을 수행하도록 더 작동 가능한, 시스템. </claim></claimInfo><claimInfo><claim>5. 제1항에 있어서, 상기 카운터의 값이 하나 이상의 메모리 어레이의 주소에 대한 액세스 동작의 횟수가 하나 이상의 임계값을 만족함을 나타내는 것에 기초하여 하나 이상의 제1 신호가 송신되는, 시스템. </claim></claimInfo><claimInfo><claim>6. 제5항에 있어서, 상기 하나 이상의 제1 신호가 상기 카운터의 값이 하나 이상의 임계값 중 제1 임계값을 만족함을 나타내고, 상기 시스템은, 상기 제2 인터페이스에 의해, 카운터의 값이 제1 임계값을 만족하는 것에 기초하여 카운터의 제1 부분을 재설정하고,상기 제2 인터페이스에 의해, 카운터의 값이 제1 임계값을 만족하는 것에 기초하여 카운터의 제2 부분을 증분시키며,상기 제1 인터페이스에 의해, 리프레시 동작을 나타내는 하나 이상의 제2 신호를 생성하도록 더 작동 가능하며, 상기 리프레시 동작은 하나 이상의 제1 신호가 카운터의 값이 제1 임계값을 만족함을 나타내는 것에 기초하여, 상기 주소와 상이한 제2 주소 및 상기 주소와 상이한 제3 주소에 대한 것인, 시스템. </claim></claimInfo><claimInfo><claim>7. 제5항에 있어서, 상기 하나 이상의 제1 신호가 상기 카운터의 값이 하나 이상의 임계값 중 제1 임계값보다 큰, 상기 하나 이상의 임계값 중 제2 임계값을 만족함을 나타내고, 상기 시스템은,상기 제2 인터페이스에 의해, 상기 카운터의 값이 제2 임계값을 만족하는 것에 기초하여 카운터를 재설정하고,상기 제1 인터페이스에 의해, 상기 하나 이상의 제1 신호가 카운터의 값이 제2 임계값을 만족함을 나타내는 것에 기초하여, 상기 주소와 상이한 주소의 제1 세트 및 상기 주소와 상이한 주소의 제2 세트에 대해 리프레시 동작을 나타내는 하나 이상의 제2 신호를 생성하도록 더 작동 가능한, 시스템.</claim></claimInfo><claimInfo><claim>8. 제5항에 있어서, 상기 하나 이상의 제1 신호가 상기 카운터와 연관된 에러를 나타내며, 상기 시스템은,제2 인터페이스에 의해, 상기 에러에 기초하여 카운터를 재설정하고, 상기 제1 인터페이스에 의해, 상기 하나 이상의 제1 신호가 에러를 나타내는 것에 기초하여, 상기 주소와 상이한 주소의 제1 세트 및 상기 주소와 상이한 주소의 제2 세트에 대해 리프레시 동작을 나타내는 하나 이상의 제2 신호를 생성하도록 더 작동 가능한, 시스템.</claim></claimInfo><claimInfo><claim>9. 제1항에 있어서, 제1 인터페이스의 제1 회로는 상기 제1 인터페이스로부터 하나 이상의 액세스 신호를 송신하는 것과 상기 제2 인터페이스로부터 하나 이상의 제1 신호를 수신하는 것 사이의 지속시간에 기초하여 하나 이상의 제1 신호와 연관된 하나 이상의 메모리 어레이의 주소를 결정하도록 더 작동 가능한, 시스템.</claim></claimInfo><claimInfo><claim>10. 제1항에 있어서, 하나 이상의 제1 신호는 하나 이상의 메모리 어레이의 제1 주소 및 상기 제1 주소에 인접한 상기 하나 이상의 메모리 어레이의 제2 주소와 연관되고, 제1 인터페이스의 제1 회로는,리프레시 동작을 위한 하나 이상의 주소가 상기 제1 주소 또는 상기 제2 주소에 인접하도록 결정하며 상기 제1 주소와 제2 주소가 인접한 것에 기초하여, 상기 제1 주소 및 제2 주소를 제외하도록 작동 가능한, 시스템.</claim></claimInfo><claimInfo><claim>11. 제1항에 있어서, 상기 시스템은,상기 제1 인터페이스로부터 제2 인터페이스로, 하나 이상의 메모리 어레이의 주소의 세트와 연관된 제2 리프레시 동작을 나타내는 하나 이상의 제3 신호를 송신하고,제2 인터페이스에 의해, 상기 하나 이상의 제3 신호에 기초하여 주소의 세트의 각 주소와 연관된 각자의 카운터를 재설정하도록 더 작동 가능한, 시스템.</claim></claimInfo><claimInfo><claim>12. 제1항에 있어서, 리프레시 동작을 나타내는 하나 이상의 제2 신호는 하나 이상의 주소가 하나 이상의 메모리 어레이의 예비 행과 연관되는 것에 기초하는, 시스템.</claim></claimInfo><claimInfo><claim>13. 제1항에 있어서, 제2 반도체 다이는,카운터, 및상기 카운터를 액세스하기 위한 제2 인터페이스와 결합된 하나 이상의 전용 액세스 라인을 포함하는, 시스템.</claim></claimInfo><claimInfo><claim>14. 장치로서,제1 인터페이스를 포함하는 제1 반도체 다이 - 상기 제1 인터페이스는,제1 반도체 다이와 결합된 제2 반도체 다이의 제2 인터페이스로, 제2 반도체 다이의 메모리 어레이의 행을 활성화하기 위한 제1 커맨드를 포함하는 하나 이상의 제1 신호를 송신하며,하나 이상의 제1 신호를 송신하는 것에 기초하여 상기 제2 인터페이스로부터, 메모리 어레이의 행과 연관된 행 해머 완화 동작과 연관된 경보 메시지를 포함하는 하나 이상의 제2 신호를 수신하고,경보 메시지에 기초하여 제2 인터페이스로, 상기 메모리 어레이의 행에 인접한 상기 메모리 어레이의 하나 이상의 행을 리프레시하기 위한 제2 커맨드를 포함하는 하나 이상의 제3 신호를 송신하도록 작동 가능한 회로를 포함함 - 를 포함하는, 장치.</claim></claimInfo><claimInfo><claim>15. 제14항에 있어서, 제1 인터페이스의 회로는,제2 커맨드를 포함하는 하나 이상의 제3 신호를 생성하도록 작동 가능하며, 상기 제2 커맨드는 상기 경보 메시지가 상기 행의 활성화 횟수가 제1 임계값을 만족함을 나타내는 것에 기초하여, 상기 행과 상이한 메모리 어레이의 제1 행 및 메모리 어레이의 제2 행을 리프레시할 것을 나타내는, 장치.</claim></claimInfo><claimInfo><claim>16. 제14항에 있어서, 제1 인터페이스의 회로는,제2 커맨드를 포함하는 하나 이상의 제3 신호를 생성하도록 작동 가능하며, 상기 제2 커맨드는 경보 메시지가 상기 행의 활성화 횟수가 제1 임계값보다 큰 제2 임계값을 만족함을 나타내는 것 또는 행의 활성화를 카운팅하기 위한 카운터와 연관된 에러를 나타내는 것에 기초하여, 상기 행과 상이한 메모리 어레이의 행의 제1 세트 및 행의 제2 세트를 리프레시할 것을 나타내는, 장치.</claim></claimInfo><claimInfo><claim>17. 제14항에 있어서, 제1 인터페이스의 회로는,하나 이상의 제1 신호를 송신하는 것과 하나 이상의 제2 신호를 수신하는 것 사이의 지속시간에 기초하여 상기 하나 이상의 제2 신호가 행과 연관됨을 결정하도록 작동 가능한, 장치.</claim></claimInfo><claimInfo><claim>18. 제14항에 있어서, 상기 하나 이상의 제3 신호를 송신하도록 작동 가능한 회로는,상기 경보 메시지를 수신하는 것 및 상기 행에 인접한 제2 행과 연관된 제2 행 해머 완화 동작과 연관된 제2 경보 메시지를 수신하는 것에 기초하여 하나 이상의 제3 신호를 송신하도록 더 작동 가능한, 장치.</claim></claimInfo><claimInfo><claim>19. 제14항에 있어서, 하나 이상의 행을 리프레시하기 위한 제2 커맨드는 상기 행이 메모리 어레이의 예비 행인지 여부에 기초하는, 장치.</claim></claimInfo><claimInfo><claim>20. 방법으로서,제1 반도체 다이의 제1 인터페이스로부터 상기 제1 반도체 다이와 결합된 제2 반도체 다이의 제2 인터페이스로, 제2 반도체 다이의 메모리 어레이의 행을 활성화하기 위한 제1 커맨드를 포함하는 하나 이상의 제1 신호를 송신하는 단계,하나 이상의 제1 신호를 송신하는 것에 기초하여 상기 제2 인터페이스로부터 제1 인터페이스에서, 메모리 어레이의 행과 연관된 행 해머 완화 동작과 연관된 경보 메시지를 포함하는 하나 이상의 제2 신호를 수신하는 단계, 및경보 메시지에 기초하여 제1 인터페이스로부터 제2 인터페이스로, 상기 메모리 어레이의 행에 인접한 상기 메모리 어레이의 하나 이상의 행을 리프레시하기 위한 제2 커맨드를 포함하는 하나 이상의 제3 신호를 송신하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>21. 제20항에 있어서,제1 인터페이스에 의해, 제2 커맨드를 포함하는 하나 이상의 제3 신호를 생성하는 단계 - 상기 제2 커맨드는 상기 경보 메시지가 상기 행의 활성화 횟수가 제1 임계값을 만족함을 나타내는 것에 기초하여, 상기 행에 인접한, 상기 메모리 어레이의 제1 행 및 상기 메모리 어레이의 제2 행을 리프레시할 것을 나타냄 - 를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>22. 제20항에 있어서,제1 인터페이스에 의해, 상기 제2 커맨드를 포함하는 하나 이상의 제3 신호를 생성하는 단계 - 상기 제2 커맨드는 경보 메시지가 상기 행의 활성화 횟수가 제1 임계값보다 큰 제2 임계값을 만족함을 나타내는 것 또는 행의 활성화를 카운팅하기 위한 카운터와 연관된 에러를 나타내는 것에 기초하여, 상기 행에 인접한 상기 메모리 어레이의 행의 제1 세트 및 행의 제2 세트를 리프레시할 것을 나타냄 - 를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>23. 제20항에 있어서,제1 인터페이스에 의해, 하나 이상의 제1 신호를 송신하는 것과 하나 이상의 제2 신호를 수신하는 것 사이의 지속시간에 기초하여 상기 하나 이상의 제2 신호가 행과 연관됨을 결정하는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>24. 제20항에 있어서,제2 인터페이스로부터 제1 인터페이스에서, 상기 행에 인접한 제2 행과 연관된 제2 행 해머 완화 동작과 연관된 제2 경보 메시지를 수신하는 단계를 더 포함하며,상기 경보 메시지 및 제2 경보 메시지를 수신하는 것에 기초하여 하나 이상의 제3 신호가 송신되는, 방법.</claim></claimInfo><claimInfo><claim>25. 장치로서,제2 인터페이스를 포함하는 제2 반도체 다이 - 상기 제2 인터페이스는,제1 반도체 다이의 제1 인터페이스로부터, 제2 반도체 다이의 메모리 어레이의 행을 활성화하기 위한 커맨드를 포함하는 하나 이상의 제1 신호를 수신하고,하나 이상의 제1 신호에 따라 상기 행을 활성화하는 것에 기초하여 상기 행과 연관된 카운터의 값을 증분시키며,상기 카운터의 값을 증분한 후 상기 카운터의 값을 읽고,상기 카운터의 값을 읽는 것에 기초하여, 제1 인터페이스로 상기 행과 연관된 행 해머 완화 동작과 연관된 경보 메시지를 포함하는 하나 이상의 제2 신호를 송신하도록 작동 가능한 회로를 포함하는, 장치.</claim></claimInfo><claimInfo><claim>26. 제25항에 있어서, 제2 인터페이스의 회로는,경보 메시지에 기초하여 제1 인터페이스로부터, 상기 메모리 어레이의 행에 인접한 상기 메모리 어레이의 하나 이상의 행을 리프레시하기 위한 제2 커맨드를 포함하는 하나 이상의 제3 신호를 수신하며,상기 제2 커맨드에 기초하여 하나 이상의 행을 리프레시하도록 더 작동 가능한, 장치.</claim></claimInfo><claimInfo><claim>27. 제25항에 있어서, 상기 경고 메시지는 카운터의 값이 제1 임계값을 만족함을 나타내고, 제2 인터페이스의 회로는카운터의 값이 제1 임계값을 만족하는 것에 기초하여 상기 카운터의 제1 부분을 재설정하고,카운터의 제1 부분을 재설정하는 것에 기초하여 상기 카운터의 제2 부분을 증분시키도록 더 작동 가능한, 장치.</claim></claimInfo><claimInfo><claim>28. 제25항에 있어서, 상기 경고 메시지는 카운터의 값이 제1 임계값보다 큰 제2 임계값을 만족함을 나타내고, 제2 인터페이스의 회로는상기 카운터의 값이 제2 임계값을 만족하는 것에 기초하여 상기 카운터를 재설정하도록 더 작동 가능한, 장치.</claim></claimInfo><claimInfo><claim>29. 제25항에 있어서, 경보 메시지는 상기 카운터와 연관된 에러를 나타내고, 제2 인터페이스의 회로는상기 에러를 식별하는 것에 기초하는 상기 카운터를 재설정하도록 더 작동 가능한, 장치.</claim></claimInfo><claimInfo><claim>30. 방법으로서,제2 반도체 다이와 결합하도록 작동 가능한 제1 반도체 다이의 제1 인터페이스로부터 제2 반도체 다이의 제2 인터페이스에서, 제2 반도체 다이의 메모리 어레이의 행을 활성화하기 위한 제1 커맨드를 포함하는 하나 이상의 제1 신호를 수신하는 단계,제2 인터페이스에 의해, 상기 하나 이상의 제1 신호에 따라 상기 행을 활성화시키는 것에 기초하여 상기 행과 연관된 카운터의 값을 증분시키는 단계,제2 인터페이스에 의해, 상기 카운터의 값을 증분시킨 후 상기 카운터의 값을 읽는 단계, 및상기 카운터의 값을 읽는 것에 기초하여 상기 제2 인터페이스로부터 제1 인터페이스로, 상기 행과 연관된 행 해머 완화 동작과 연관된 경보 메시지를 포함하는 하나 이상의 제2 신호를 송신하는 단계를 포함하는, 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국, 아이다호, 보이세, 사우스 페더럴 웨이 ****</address><code>520020082411</code><country>미국</country><engName>MICRON TECHNOLOGY, INC.</engName><name>마이크론 테크놀로지, 인크</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국, 아이다호 *****-*...</address><code> </code><country> </country><engName>ECKEL, Nathan A.</engName><name>에켈, 나탄 에이.</name></inventorInfo><inventorInfo><address>미국, 아이다호 *****-*...</address><code> </code><country> </country><engName>LIU, Chun-Yi</engName><name>리우, 춘-이</name></inventorInfo><inventorInfo><address>미국, 아이다호 *****-*...</address><code> </code><country> </country><engName>JOHNSON, Lance P.</engName><name>존슨, 랜스 피.</name></inventorInfo><inventorInfo><address>미국, 아이다호 *****-*...</address><code> </code><country> </country><engName>JOHNSON, James Brian</engName><name>존슨, 제임스 브라이안</name></inventorInfo><inventorInfo><address>미국, 아이다호 *****-*...</address><code> </code><country> </country><engName>LU, Yang</engName><name>루, 양</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 논현로**길 **, 한양빌딩 (도곡동)</address><code>920001000054</code><country>대한민국</country><engName>HANYANG PATENT FIRM</engName><name>(유)한양특허법인</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2023.08.04</priorityApplicationDate><priorityApplicationNumber>63/517,849</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2024.07.03</priorityApplicationDate><priorityApplicationNumber>18/763,963</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2024.07.29</receiptDate><receiptNumber>1-1-2024-0823740-15</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2025.05.20</receiptDate><receiptNumber>1-1-2025-0562125-91</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2025.05.20</receiptDate><receiptNumber>1-1-2025-0562126-36</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2025.05.26</receiptDate><receiptNumber>1-5-2025-0087805-58</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020247025587.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c938dd2baf34792ff864e5a471c9c28e157cf64160666c3b935f4fe0f9beebab505fbbc03cf6344131c807ebb387375693ee7b2a03d627e1df1</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf6566e77f042b6313c9dbb12bcd43b2172da724b085b1125182bf8c8a41f07f660da1920986c97e22add067700f581fb998e794e46b7e15bf</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>