.TH "CMSIS_TPI" 3 "Viernes, 14 de Septiembre de 2018" "Ejercicio 1 - TP 5" \" -*- nroff -*-
.ad l
.nh
.SH NAME
CMSIS_TPI \- Trace Port Interface (TPI)
.PP
Type definitions for the Trace Port Interface (TPI)  

.SS "Estructuras de datos"

.in +1c
.ti -1c
.RI "struct \fBTPI_Type\fP"
.br
.RI "\fIStructure type to access the Trace Port Interface Register (TPI)\&. \fP"
.in -1c
.SS "'defines'"

.in +1c
.ti -1c
.RI "#define \fBTPI_ACPR_PRESCALER_Pos\fP   0"
.br
.ti -1c
.RI "#define \fBTPI_ACPR_PRESCALER_Msk\fP   (0x1FFFUL << TPI_ACPR_PRESCALER_Pos)"
.br
.ti -1c
.RI "#define \fBTPI_SPPR_TXMODE_Pos\fP   0"
.br
.ti -1c
.RI "#define \fBTPI_SPPR_TXMODE_Msk\fP   (0x3UL << TPI_SPPR_TXMODE_Pos)"
.br
.ti -1c
.RI "#define \fBTPI_FFSR_FtNonStop_Pos\fP   3"
.br
.ti -1c
.RI "#define \fBTPI_FFSR_FtNonStop_Msk\fP   (0x1UL << TPI_FFSR_FtNonStop_Pos)"
.br
.ti -1c
.RI "#define \fBTPI_FFSR_TCPresent_Pos\fP   2"
.br
.ti -1c
.RI "#define \fBTPI_FFSR_TCPresent_Msk\fP   (0x1UL << TPI_FFSR_TCPresent_Pos)"
.br
.ti -1c
.RI "#define \fBTPI_FFSR_FtStopped_Pos\fP   1"
.br
.ti -1c
.RI "#define \fBTPI_FFSR_FtStopped_Msk\fP   (0x1UL << TPI_FFSR_FtStopped_Pos)"
.br
.ti -1c
.RI "#define \fBTPI_FFSR_FlInProg_Pos\fP   0"
.br
.ti -1c
.RI "#define \fBTPI_FFSR_FlInProg_Msk\fP   (0x1UL << TPI_FFSR_FlInProg_Pos)"
.br
.ti -1c
.RI "#define \fBTPI_FFCR_TrigIn_Pos\fP   8"
.br
.ti -1c
.RI "#define \fBTPI_FFCR_TrigIn_Msk\fP   (0x1UL << TPI_FFCR_TrigIn_Pos)"
.br
.ti -1c
.RI "#define \fBTPI_FFCR_EnFCont_Pos\fP   1"
.br
.ti -1c
.RI "#define \fBTPI_FFCR_EnFCont_Msk\fP   (0x1UL << TPI_FFCR_EnFCont_Pos)"
.br
.ti -1c
.RI "#define \fBTPI_TRIGGER_TRIGGER_Pos\fP   0"
.br
.ti -1c
.RI "#define \fBTPI_TRIGGER_TRIGGER_Msk\fP   (0x1UL << TPI_TRIGGER_TRIGGER_Pos)"
.br
.ti -1c
.RI "#define \fBTPI_FIFO0_ITM_ATVALID_Pos\fP   29"
.br
.ti -1c
.RI "#define \fBTPI_FIFO0_ITM_ATVALID_Msk\fP   (0x3UL << TPI_FIFO0_ITM_ATVALID_Pos)"
.br
.ti -1c
.RI "#define \fBTPI_FIFO0_ITM_bytecount_Pos\fP   27"
.br
.ti -1c
.RI "#define \fBTPI_FIFO0_ITM_bytecount_Msk\fP   (0x3UL << TPI_FIFO0_ITM_bytecount_Pos)"
.br
.ti -1c
.RI "#define \fBTPI_FIFO0_ETM_ATVALID_Pos\fP   26"
.br
.ti -1c
.RI "#define \fBTPI_FIFO0_ETM_ATVALID_Msk\fP   (0x3UL << TPI_FIFO0_ETM_ATVALID_Pos)"
.br
.ti -1c
.RI "#define \fBTPI_FIFO0_ETM_bytecount_Pos\fP   24"
.br
.ti -1c
.RI "#define \fBTPI_FIFO0_ETM_bytecount_Msk\fP   (0x3UL << TPI_FIFO0_ETM_bytecount_Pos)"
.br
.ti -1c
.RI "#define \fBTPI_FIFO0_ETM2_Pos\fP   16"
.br
.ti -1c
.RI "#define \fBTPI_FIFO0_ETM2_Msk\fP   (0xFFUL << TPI_FIFO0_ETM2_Pos)"
.br
.ti -1c
.RI "#define \fBTPI_FIFO0_ETM1_Pos\fP   8"
.br
.ti -1c
.RI "#define \fBTPI_FIFO0_ETM1_Msk\fP   (0xFFUL << TPI_FIFO0_ETM1_Pos)"
.br
.ti -1c
.RI "#define \fBTPI_FIFO0_ETM0_Pos\fP   0"
.br
.ti -1c
.RI "#define \fBTPI_FIFO0_ETM0_Msk\fP   (0xFFUL << TPI_FIFO0_ETM0_Pos)"
.br
.ti -1c
.RI "#define \fBTPI_ITATBCTR2_ATREADY_Pos\fP   0"
.br
.ti -1c
.RI "#define \fBTPI_ITATBCTR2_ATREADY_Msk\fP   (0x1UL << TPI_ITATBCTR2_ATREADY_Pos)"
.br
.ti -1c
.RI "#define \fBTPI_FIFO1_ITM_ATVALID_Pos\fP   29"
.br
.ti -1c
.RI "#define \fBTPI_FIFO1_ITM_ATVALID_Msk\fP   (0x3UL << TPI_FIFO1_ITM_ATVALID_Pos)"
.br
.ti -1c
.RI "#define \fBTPI_FIFO1_ITM_bytecount_Pos\fP   27"
.br
.ti -1c
.RI "#define \fBTPI_FIFO1_ITM_bytecount_Msk\fP   (0x3UL << TPI_FIFO1_ITM_bytecount_Pos)"
.br
.ti -1c
.RI "#define \fBTPI_FIFO1_ETM_ATVALID_Pos\fP   26"
.br
.ti -1c
.RI "#define \fBTPI_FIFO1_ETM_ATVALID_Msk\fP   (0x3UL << TPI_FIFO1_ETM_ATVALID_Pos)"
.br
.ti -1c
.RI "#define \fBTPI_FIFO1_ETM_bytecount_Pos\fP   24"
.br
.ti -1c
.RI "#define \fBTPI_FIFO1_ETM_bytecount_Msk\fP   (0x3UL << TPI_FIFO1_ETM_bytecount_Pos)"
.br
.ti -1c
.RI "#define \fBTPI_FIFO1_ITM2_Pos\fP   16"
.br
.ti -1c
.RI "#define \fBTPI_FIFO1_ITM2_Msk\fP   (0xFFUL << TPI_FIFO1_ITM2_Pos)"
.br
.ti -1c
.RI "#define \fBTPI_FIFO1_ITM1_Pos\fP   8"
.br
.ti -1c
.RI "#define \fBTPI_FIFO1_ITM1_Msk\fP   (0xFFUL << TPI_FIFO1_ITM1_Pos)"
.br
.ti -1c
.RI "#define \fBTPI_FIFO1_ITM0_Pos\fP   0"
.br
.ti -1c
.RI "#define \fBTPI_FIFO1_ITM0_Msk\fP   (0xFFUL << TPI_FIFO1_ITM0_Pos)"
.br
.ti -1c
.RI "#define \fBTPI_ITATBCTR0_ATREADY_Pos\fP   0"
.br
.ti -1c
.RI "#define \fBTPI_ITATBCTR0_ATREADY_Msk\fP   (0x1UL << TPI_ITATBCTR0_ATREADY_Pos)"
.br
.ti -1c
.RI "#define \fBTPI_ITCTRL_Mode_Pos\fP   0"
.br
.ti -1c
.RI "#define \fBTPI_ITCTRL_Mode_Msk\fP   (0x1UL << TPI_ITCTRL_Mode_Pos)"
.br
.ti -1c
.RI "#define \fBTPI_DEVID_NRZVALID_Pos\fP   11"
.br
.ti -1c
.RI "#define \fBTPI_DEVID_NRZVALID_Msk\fP   (0x1UL << TPI_DEVID_NRZVALID_Pos)"
.br
.ti -1c
.RI "#define \fBTPI_DEVID_MANCVALID_Pos\fP   10"
.br
.ti -1c
.RI "#define \fBTPI_DEVID_MANCVALID_Msk\fP   (0x1UL << TPI_DEVID_MANCVALID_Pos)"
.br
.ti -1c
.RI "#define \fBTPI_DEVID_PTINVALID_Pos\fP   9"
.br
.ti -1c
.RI "#define \fBTPI_DEVID_PTINVALID_Msk\fP   (0x1UL << TPI_DEVID_PTINVALID_Pos)"
.br
.ti -1c
.RI "#define \fBTPI_DEVID_MinBufSz_Pos\fP   6"
.br
.ti -1c
.RI "#define \fBTPI_DEVID_MinBufSz_Msk\fP   (0x7UL << TPI_DEVID_MinBufSz_Pos)"
.br
.ti -1c
.RI "#define \fBTPI_DEVID_AsynClkIn_Pos\fP   5"
.br
.ti -1c
.RI "#define \fBTPI_DEVID_AsynClkIn_Msk\fP   (0x1UL << TPI_DEVID_AsynClkIn_Pos)"
.br
.ti -1c
.RI "#define \fBTPI_DEVID_NrTraceInput_Pos\fP   0"
.br
.ti -1c
.RI "#define \fBTPI_DEVID_NrTraceInput_Msk\fP   (0x1FUL << TPI_DEVID_NrTraceInput_Pos)"
.br
.ti -1c
.RI "#define \fBTPI_DEVTYPE_SubType_Pos\fP   0"
.br
.ti -1c
.RI "#define \fBTPI_DEVTYPE_SubType_Msk\fP   (0xFUL << TPI_DEVTYPE_SubType_Pos)"
.br
.ti -1c
.RI "#define \fBTPI_DEVTYPE_MajorType_Pos\fP   4"
.br
.ti -1c
.RI "#define \fBTPI_DEVTYPE_MajorType_Msk\fP   (0xFUL << TPI_DEVTYPE_MajorType_Pos)"
.br
.ti -1c
.RI "#define \fBTPI_ACPR_PRESCALER_Pos\fP   0"
.br
.ti -1c
.RI "#define \fBTPI_ACPR_PRESCALER_Msk\fP   (0x1FFFUL << TPI_ACPR_PRESCALER_Pos)"
.br
.ti -1c
.RI "#define \fBTPI_SPPR_TXMODE_Pos\fP   0"
.br
.ti -1c
.RI "#define \fBTPI_SPPR_TXMODE_Msk\fP   (0x3UL << TPI_SPPR_TXMODE_Pos)"
.br
.ti -1c
.RI "#define \fBTPI_FFSR_FtNonStop_Pos\fP   3"
.br
.ti -1c
.RI "#define \fBTPI_FFSR_FtNonStop_Msk\fP   (0x1UL << TPI_FFSR_FtNonStop_Pos)"
.br
.ti -1c
.RI "#define \fBTPI_FFSR_TCPresent_Pos\fP   2"
.br
.ti -1c
.RI "#define \fBTPI_FFSR_TCPresent_Msk\fP   (0x1UL << TPI_FFSR_TCPresent_Pos)"
.br
.ti -1c
.RI "#define \fBTPI_FFSR_FtStopped_Pos\fP   1"
.br
.ti -1c
.RI "#define \fBTPI_FFSR_FtStopped_Msk\fP   (0x1UL << TPI_FFSR_FtStopped_Pos)"
.br
.ti -1c
.RI "#define \fBTPI_FFSR_FlInProg_Pos\fP   0"
.br
.ti -1c
.RI "#define \fBTPI_FFSR_FlInProg_Msk\fP   (0x1UL << TPI_FFSR_FlInProg_Pos)"
.br
.ti -1c
.RI "#define \fBTPI_FFCR_TrigIn_Pos\fP   8"
.br
.ti -1c
.RI "#define \fBTPI_FFCR_TrigIn_Msk\fP   (0x1UL << TPI_FFCR_TrigIn_Pos)"
.br
.ti -1c
.RI "#define \fBTPI_FFCR_EnFCont_Pos\fP   1"
.br
.ti -1c
.RI "#define \fBTPI_FFCR_EnFCont_Msk\fP   (0x1UL << TPI_FFCR_EnFCont_Pos)"
.br
.ti -1c
.RI "#define \fBTPI_TRIGGER_TRIGGER_Pos\fP   0"
.br
.ti -1c
.RI "#define \fBTPI_TRIGGER_TRIGGER_Msk\fP   (0x1UL << TPI_TRIGGER_TRIGGER_Pos)"
.br
.ti -1c
.RI "#define \fBTPI_FIFO0_ITM_ATVALID_Pos\fP   29"
.br
.ti -1c
.RI "#define \fBTPI_FIFO0_ITM_ATVALID_Msk\fP   (0x3UL << TPI_FIFO0_ITM_ATVALID_Pos)"
.br
.ti -1c
.RI "#define \fBTPI_FIFO0_ITM_bytecount_Pos\fP   27"
.br
.ti -1c
.RI "#define \fBTPI_FIFO0_ITM_bytecount_Msk\fP   (0x3UL << TPI_FIFO0_ITM_bytecount_Pos)"
.br
.ti -1c
.RI "#define \fBTPI_FIFO0_ETM_ATVALID_Pos\fP   26"
.br
.ti -1c
.RI "#define \fBTPI_FIFO0_ETM_ATVALID_Msk\fP   (0x3UL << TPI_FIFO0_ETM_ATVALID_Pos)"
.br
.ti -1c
.RI "#define \fBTPI_FIFO0_ETM_bytecount_Pos\fP   24"
.br
.ti -1c
.RI "#define \fBTPI_FIFO0_ETM_bytecount_Msk\fP   (0x3UL << TPI_FIFO0_ETM_bytecount_Pos)"
.br
.ti -1c
.RI "#define \fBTPI_FIFO0_ETM2_Pos\fP   16"
.br
.ti -1c
.RI "#define \fBTPI_FIFO0_ETM2_Msk\fP   (0xFFUL << TPI_FIFO0_ETM2_Pos)"
.br
.ti -1c
.RI "#define \fBTPI_FIFO0_ETM1_Pos\fP   8"
.br
.ti -1c
.RI "#define \fBTPI_FIFO0_ETM1_Msk\fP   (0xFFUL << TPI_FIFO0_ETM1_Pos)"
.br
.ti -1c
.RI "#define \fBTPI_FIFO0_ETM0_Pos\fP   0"
.br
.ti -1c
.RI "#define \fBTPI_FIFO0_ETM0_Msk\fP   (0xFFUL << TPI_FIFO0_ETM0_Pos)"
.br
.ti -1c
.RI "#define \fBTPI_ITATBCTR2_ATREADY_Pos\fP   0"
.br
.ti -1c
.RI "#define \fBTPI_ITATBCTR2_ATREADY_Msk\fP   (0x1UL << TPI_ITATBCTR2_ATREADY_Pos)"
.br
.ti -1c
.RI "#define \fBTPI_FIFO1_ITM_ATVALID_Pos\fP   29"
.br
.ti -1c
.RI "#define \fBTPI_FIFO1_ITM_ATVALID_Msk\fP   (0x3UL << TPI_FIFO1_ITM_ATVALID_Pos)"
.br
.ti -1c
.RI "#define \fBTPI_FIFO1_ITM_bytecount_Pos\fP   27"
.br
.ti -1c
.RI "#define \fBTPI_FIFO1_ITM_bytecount_Msk\fP   (0x3UL << TPI_FIFO1_ITM_bytecount_Pos)"
.br
.ti -1c
.RI "#define \fBTPI_FIFO1_ETM_ATVALID_Pos\fP   26"
.br
.ti -1c
.RI "#define \fBTPI_FIFO1_ETM_ATVALID_Msk\fP   (0x3UL << TPI_FIFO1_ETM_ATVALID_Pos)"
.br
.ti -1c
.RI "#define \fBTPI_FIFO1_ETM_bytecount_Pos\fP   24"
.br
.ti -1c
.RI "#define \fBTPI_FIFO1_ETM_bytecount_Msk\fP   (0x3UL << TPI_FIFO1_ETM_bytecount_Pos)"
.br
.ti -1c
.RI "#define \fBTPI_FIFO1_ITM2_Pos\fP   16"
.br
.ti -1c
.RI "#define \fBTPI_FIFO1_ITM2_Msk\fP   (0xFFUL << TPI_FIFO1_ITM2_Pos)"
.br
.ti -1c
.RI "#define \fBTPI_FIFO1_ITM1_Pos\fP   8"
.br
.ti -1c
.RI "#define \fBTPI_FIFO1_ITM1_Msk\fP   (0xFFUL << TPI_FIFO1_ITM1_Pos)"
.br
.ti -1c
.RI "#define \fBTPI_FIFO1_ITM0_Pos\fP   0"
.br
.ti -1c
.RI "#define \fBTPI_FIFO1_ITM0_Msk\fP   (0xFFUL << TPI_FIFO1_ITM0_Pos)"
.br
.ti -1c
.RI "#define \fBTPI_ITATBCTR0_ATREADY_Pos\fP   0"
.br
.ti -1c
.RI "#define \fBTPI_ITATBCTR0_ATREADY_Msk\fP   (0x1UL << TPI_ITATBCTR0_ATREADY_Pos)"
.br
.ti -1c
.RI "#define \fBTPI_ITCTRL_Mode_Pos\fP   0"
.br
.ti -1c
.RI "#define \fBTPI_ITCTRL_Mode_Msk\fP   (0x1UL << TPI_ITCTRL_Mode_Pos)"
.br
.ti -1c
.RI "#define \fBTPI_DEVID_NRZVALID_Pos\fP   11"
.br
.ti -1c
.RI "#define \fBTPI_DEVID_NRZVALID_Msk\fP   (0x1UL << TPI_DEVID_NRZVALID_Pos)"
.br
.ti -1c
.RI "#define \fBTPI_DEVID_MANCVALID_Pos\fP   10"
.br
.ti -1c
.RI "#define \fBTPI_DEVID_MANCVALID_Msk\fP   (0x1UL << TPI_DEVID_MANCVALID_Pos)"
.br
.ti -1c
.RI "#define \fBTPI_DEVID_PTINVALID_Pos\fP   9"
.br
.ti -1c
.RI "#define \fBTPI_DEVID_PTINVALID_Msk\fP   (0x1UL << TPI_DEVID_PTINVALID_Pos)"
.br
.ti -1c
.RI "#define \fBTPI_DEVID_MinBufSz_Pos\fP   6"
.br
.ti -1c
.RI "#define \fBTPI_DEVID_MinBufSz_Msk\fP   (0x7UL << TPI_DEVID_MinBufSz_Pos)"
.br
.ti -1c
.RI "#define \fBTPI_DEVID_AsynClkIn_Pos\fP   5"
.br
.ti -1c
.RI "#define \fBTPI_DEVID_AsynClkIn_Msk\fP   (0x1UL << TPI_DEVID_AsynClkIn_Pos)"
.br
.ti -1c
.RI "#define \fBTPI_DEVID_NrTraceInput_Pos\fP   0"
.br
.ti -1c
.RI "#define \fBTPI_DEVID_NrTraceInput_Msk\fP   (0x1FUL << TPI_DEVID_NrTraceInput_Pos)"
.br
.ti -1c
.RI "#define \fBTPI_DEVTYPE_SubType_Pos\fP   0"
.br
.ti -1c
.RI "#define \fBTPI_DEVTYPE_SubType_Msk\fP   (0xFUL << TPI_DEVTYPE_SubType_Pos)"
.br
.ti -1c
.RI "#define \fBTPI_DEVTYPE_MajorType_Pos\fP   4"
.br
.ti -1c
.RI "#define \fBTPI_DEVTYPE_MajorType_Msk\fP   (0xFUL << TPI_DEVTYPE_MajorType_Pos)"
.br
.ti -1c
.RI "#define \fBTPI_ACPR_PRESCALER_Pos\fP   0"
.br
.ti -1c
.RI "#define \fBTPI_ACPR_PRESCALER_Msk\fP   (0x1FFFUL << TPI_ACPR_PRESCALER_Pos)"
.br
.ti -1c
.RI "#define \fBTPI_SPPR_TXMODE_Pos\fP   0"
.br
.ti -1c
.RI "#define \fBTPI_SPPR_TXMODE_Msk\fP   (0x3UL << TPI_SPPR_TXMODE_Pos)"
.br
.ti -1c
.RI "#define \fBTPI_FFSR_FtNonStop_Pos\fP   3"
.br
.ti -1c
.RI "#define \fBTPI_FFSR_FtNonStop_Msk\fP   (0x1UL << TPI_FFSR_FtNonStop_Pos)"
.br
.ti -1c
.RI "#define \fBTPI_FFSR_TCPresent_Pos\fP   2"
.br
.ti -1c
.RI "#define \fBTPI_FFSR_TCPresent_Msk\fP   (0x1UL << TPI_FFSR_TCPresent_Pos)"
.br
.ti -1c
.RI "#define \fBTPI_FFSR_FtStopped_Pos\fP   1"
.br
.ti -1c
.RI "#define \fBTPI_FFSR_FtStopped_Msk\fP   (0x1UL << TPI_FFSR_FtStopped_Pos)"
.br
.ti -1c
.RI "#define \fBTPI_FFSR_FlInProg_Pos\fP   0"
.br
.ti -1c
.RI "#define \fBTPI_FFSR_FlInProg_Msk\fP   (0x1UL << TPI_FFSR_FlInProg_Pos)"
.br
.ti -1c
.RI "#define \fBTPI_FFCR_TrigIn_Pos\fP   8"
.br
.ti -1c
.RI "#define \fBTPI_FFCR_TrigIn_Msk\fP   (0x1UL << TPI_FFCR_TrigIn_Pos)"
.br
.ti -1c
.RI "#define \fBTPI_FFCR_EnFCont_Pos\fP   1"
.br
.ti -1c
.RI "#define \fBTPI_FFCR_EnFCont_Msk\fP   (0x1UL << TPI_FFCR_EnFCont_Pos)"
.br
.ti -1c
.RI "#define \fBTPI_TRIGGER_TRIGGER_Pos\fP   0"
.br
.ti -1c
.RI "#define \fBTPI_TRIGGER_TRIGGER_Msk\fP   (0x1UL << TPI_TRIGGER_TRIGGER_Pos)"
.br
.ti -1c
.RI "#define \fBTPI_FIFO0_ITM_ATVALID_Pos\fP   29"
.br
.ti -1c
.RI "#define \fBTPI_FIFO0_ITM_ATVALID_Msk\fP   (0x3UL << TPI_FIFO0_ITM_ATVALID_Pos)"
.br
.ti -1c
.RI "#define \fBTPI_FIFO0_ITM_bytecount_Pos\fP   27"
.br
.ti -1c
.RI "#define \fBTPI_FIFO0_ITM_bytecount_Msk\fP   (0x3UL << TPI_FIFO0_ITM_bytecount_Pos)"
.br
.ti -1c
.RI "#define \fBTPI_FIFO0_ETM_ATVALID_Pos\fP   26"
.br
.ti -1c
.RI "#define \fBTPI_FIFO0_ETM_ATVALID_Msk\fP   (0x3UL << TPI_FIFO0_ETM_ATVALID_Pos)"
.br
.ti -1c
.RI "#define \fBTPI_FIFO0_ETM_bytecount_Pos\fP   24"
.br
.ti -1c
.RI "#define \fBTPI_FIFO0_ETM_bytecount_Msk\fP   (0x3UL << TPI_FIFO0_ETM_bytecount_Pos)"
.br
.ti -1c
.RI "#define \fBTPI_FIFO0_ETM2_Pos\fP   16"
.br
.ti -1c
.RI "#define \fBTPI_FIFO0_ETM2_Msk\fP   (0xFFUL << TPI_FIFO0_ETM2_Pos)"
.br
.ti -1c
.RI "#define \fBTPI_FIFO0_ETM1_Pos\fP   8"
.br
.ti -1c
.RI "#define \fBTPI_FIFO0_ETM1_Msk\fP   (0xFFUL << TPI_FIFO0_ETM1_Pos)"
.br
.ti -1c
.RI "#define \fBTPI_FIFO0_ETM0_Pos\fP   0"
.br
.ti -1c
.RI "#define \fBTPI_FIFO0_ETM0_Msk\fP   (0xFFUL << TPI_FIFO0_ETM0_Pos)"
.br
.ti -1c
.RI "#define \fBTPI_ITATBCTR2_ATREADY_Pos\fP   0"
.br
.ti -1c
.RI "#define \fBTPI_ITATBCTR2_ATREADY_Msk\fP   (0x1UL << TPI_ITATBCTR2_ATREADY_Pos)"
.br
.ti -1c
.RI "#define \fBTPI_FIFO1_ITM_ATVALID_Pos\fP   29"
.br
.ti -1c
.RI "#define \fBTPI_FIFO1_ITM_ATVALID_Msk\fP   (0x3UL << TPI_FIFO1_ITM_ATVALID_Pos)"
.br
.ti -1c
.RI "#define \fBTPI_FIFO1_ITM_bytecount_Pos\fP   27"
.br
.ti -1c
.RI "#define \fBTPI_FIFO1_ITM_bytecount_Msk\fP   (0x3UL << TPI_FIFO1_ITM_bytecount_Pos)"
.br
.ti -1c
.RI "#define \fBTPI_FIFO1_ETM_ATVALID_Pos\fP   26"
.br
.ti -1c
.RI "#define \fBTPI_FIFO1_ETM_ATVALID_Msk\fP   (0x3UL << TPI_FIFO1_ETM_ATVALID_Pos)"
.br
.ti -1c
.RI "#define \fBTPI_FIFO1_ETM_bytecount_Pos\fP   24"
.br
.ti -1c
.RI "#define \fBTPI_FIFO1_ETM_bytecount_Msk\fP   (0x3UL << TPI_FIFO1_ETM_bytecount_Pos)"
.br
.ti -1c
.RI "#define \fBTPI_FIFO1_ITM2_Pos\fP   16"
.br
.ti -1c
.RI "#define \fBTPI_FIFO1_ITM2_Msk\fP   (0xFFUL << TPI_FIFO1_ITM2_Pos)"
.br
.ti -1c
.RI "#define \fBTPI_FIFO1_ITM1_Pos\fP   8"
.br
.ti -1c
.RI "#define \fBTPI_FIFO1_ITM1_Msk\fP   (0xFFUL << TPI_FIFO1_ITM1_Pos)"
.br
.ti -1c
.RI "#define \fBTPI_FIFO1_ITM0_Pos\fP   0"
.br
.ti -1c
.RI "#define \fBTPI_FIFO1_ITM0_Msk\fP   (0xFFUL << TPI_FIFO1_ITM0_Pos)"
.br
.ti -1c
.RI "#define \fBTPI_ITATBCTR0_ATREADY_Pos\fP   0"
.br
.ti -1c
.RI "#define \fBTPI_ITATBCTR0_ATREADY_Msk\fP   (0x1UL << TPI_ITATBCTR0_ATREADY_Pos)"
.br
.ti -1c
.RI "#define \fBTPI_ITCTRL_Mode_Pos\fP   0"
.br
.ti -1c
.RI "#define \fBTPI_ITCTRL_Mode_Msk\fP   (0x1UL << TPI_ITCTRL_Mode_Pos)"
.br
.ti -1c
.RI "#define \fBTPI_DEVID_NRZVALID_Pos\fP   11"
.br
.ti -1c
.RI "#define \fBTPI_DEVID_NRZVALID_Msk\fP   (0x1UL << TPI_DEVID_NRZVALID_Pos)"
.br
.ti -1c
.RI "#define \fBTPI_DEVID_MANCVALID_Pos\fP   10"
.br
.ti -1c
.RI "#define \fBTPI_DEVID_MANCVALID_Msk\fP   (0x1UL << TPI_DEVID_MANCVALID_Pos)"
.br
.ti -1c
.RI "#define \fBTPI_DEVID_PTINVALID_Pos\fP   9"
.br
.ti -1c
.RI "#define \fBTPI_DEVID_PTINVALID_Msk\fP   (0x1UL << TPI_DEVID_PTINVALID_Pos)"
.br
.ti -1c
.RI "#define \fBTPI_DEVID_MinBufSz_Pos\fP   6"
.br
.ti -1c
.RI "#define \fBTPI_DEVID_MinBufSz_Msk\fP   (0x7UL << TPI_DEVID_MinBufSz_Pos)"
.br
.ti -1c
.RI "#define \fBTPI_DEVID_AsynClkIn_Pos\fP   5"
.br
.ti -1c
.RI "#define \fBTPI_DEVID_AsynClkIn_Msk\fP   (0x1UL << TPI_DEVID_AsynClkIn_Pos)"
.br
.ti -1c
.RI "#define \fBTPI_DEVID_NrTraceInput_Pos\fP   0"
.br
.ti -1c
.RI "#define \fBTPI_DEVID_NrTraceInput_Msk\fP   (0x1FUL << TPI_DEVID_NrTraceInput_Pos)"
.br
.ti -1c
.RI "#define \fBTPI_DEVTYPE_SubType_Pos\fP   0"
.br
.ti -1c
.RI "#define \fBTPI_DEVTYPE_SubType_Msk\fP   (0xFUL << TPI_DEVTYPE_SubType_Pos)"
.br
.ti -1c
.RI "#define \fBTPI_DEVTYPE_MajorType_Pos\fP   4"
.br
.ti -1c
.RI "#define \fBTPI_DEVTYPE_MajorType_Msk\fP   (0xFUL << TPI_DEVTYPE_MajorType_Pos)"
.br
.in -1c
.SH "Descripción detallada"
.PP 
Type definitions for the Trace Port Interface (TPI) 


.SH "Documentación de los 'defines'"
.PP 
.SS "#define TPI_ACPR_PRESCALER_Msk   (0x1FFFUL << TPI_ACPR_PRESCALER_Pos)"
TPI ACPR: PRESCALER Mask 
.PP
Definición en la línea 887 del archivo core_sc300\&.h\&.
.SS "#define TPI_ACPR_PRESCALER_Msk   (0x1FFFUL << TPI_ACPR_PRESCALER_Pos)"
TPI ACPR: PRESCALER Mask 
.PP
Definición en la línea 916 del archivo core_cm3\&.h\&.
.SS "#define TPI_ACPR_PRESCALER_Msk   (0x1FFFUL << TPI_ACPR_PRESCALER_Pos)"
TPI ACPR: PRESCALER Mask 
.PP
Definición en la línea 949 del archivo core_cm4\&.h\&.
.SS "#define TPI_ACPR_PRESCALER_Pos   0"
TPI ACPR: PRESCALER Position 
.PP
Definición en la línea 886 del archivo core_sc300\&.h\&.
.SS "#define TPI_ACPR_PRESCALER_Pos   0"
TPI ACPR: PRESCALER Position 
.PP
Definición en la línea 915 del archivo core_cm3\&.h\&.
.SS "#define TPI_ACPR_PRESCALER_Pos   0"
TPI ACPR: PRESCALER Position 
.PP
Definición en la línea 948 del archivo core_cm4\&.h\&.
.SS "#define TPI_DEVID_AsynClkIn_Msk   (0x1UL << TPI_DEVID_AsynClkIn_Pos)"
TPI DEVID: AsynClkIn Mask 
.PP
Definición en la línea 987 del archivo core_sc300\&.h\&.
.SS "#define TPI_DEVID_AsynClkIn_Msk   (0x1UL << TPI_DEVID_AsynClkIn_Pos)"
TPI DEVID: AsynClkIn Mask 
.PP
Definición en la línea 1016 del archivo core_cm3\&.h\&.
.SS "#define TPI_DEVID_AsynClkIn_Msk   (0x1UL << TPI_DEVID_AsynClkIn_Pos)"
TPI DEVID: AsynClkIn Mask 
.PP
Definición en la línea 1049 del archivo core_cm4\&.h\&.
.SS "#define TPI_DEVID_AsynClkIn_Pos   5"
TPI DEVID: AsynClkIn Position 
.PP
Definición en la línea 986 del archivo core_sc300\&.h\&.
.SS "#define TPI_DEVID_AsynClkIn_Pos   5"
TPI DEVID: AsynClkIn Position 
.PP
Definición en la línea 1015 del archivo core_cm3\&.h\&.
.SS "#define TPI_DEVID_AsynClkIn_Pos   5"
TPI DEVID: AsynClkIn Position 
.PP
Definición en la línea 1048 del archivo core_cm4\&.h\&.
.SS "#define TPI_DEVID_MANCVALID_Msk   (0x1UL << TPI_DEVID_MANCVALID_Pos)"
TPI DEVID: MANCVALID Mask 
.PP
Definición en la línea 978 del archivo core_sc300\&.h\&.
.SS "#define TPI_DEVID_MANCVALID_Msk   (0x1UL << TPI_DEVID_MANCVALID_Pos)"
TPI DEVID: MANCVALID Mask 
.PP
Definición en la línea 1007 del archivo core_cm3\&.h\&.
.SS "#define TPI_DEVID_MANCVALID_Msk   (0x1UL << TPI_DEVID_MANCVALID_Pos)"
TPI DEVID: MANCVALID Mask 
.PP
Definición en la línea 1040 del archivo core_cm4\&.h\&.
.SS "#define TPI_DEVID_MANCVALID_Pos   10"
TPI DEVID: MANCVALID Position 
.PP
Definición en la línea 977 del archivo core_sc300\&.h\&.
.SS "#define TPI_DEVID_MANCVALID_Pos   10"
TPI DEVID: MANCVALID Position 
.PP
Definición en la línea 1006 del archivo core_cm3\&.h\&.
.SS "#define TPI_DEVID_MANCVALID_Pos   10"
TPI DEVID: MANCVALID Position 
.PP
Definición en la línea 1039 del archivo core_cm4\&.h\&.
.SS "#define TPI_DEVID_MinBufSz_Msk   (0x7UL << TPI_DEVID_MinBufSz_Pos)"
TPI DEVID: MinBufSz Mask 
.PP
Definición en la línea 984 del archivo core_sc300\&.h\&.
.SS "#define TPI_DEVID_MinBufSz_Msk   (0x7UL << TPI_DEVID_MinBufSz_Pos)"
TPI DEVID: MinBufSz Mask 
.PP
Definición en la línea 1013 del archivo core_cm3\&.h\&.
.SS "#define TPI_DEVID_MinBufSz_Msk   (0x7UL << TPI_DEVID_MinBufSz_Pos)"
TPI DEVID: MinBufSz Mask 
.PP
Definición en la línea 1046 del archivo core_cm4\&.h\&.
.SS "#define TPI_DEVID_MinBufSz_Pos   6"
TPI DEVID: MinBufSz Position 
.PP
Definición en la línea 983 del archivo core_sc300\&.h\&.
.SS "#define TPI_DEVID_MinBufSz_Pos   6"
TPI DEVID: MinBufSz Position 
.PP
Definición en la línea 1012 del archivo core_cm3\&.h\&.
.SS "#define TPI_DEVID_MinBufSz_Pos   6"
TPI DEVID: MinBufSz Position 
.PP
Definición en la línea 1045 del archivo core_cm4\&.h\&.
.SS "#define TPI_DEVID_NrTraceInput_Msk   (0x1FUL << TPI_DEVID_NrTraceInput_Pos)"
TPI DEVID: NrTraceInput Mask 
.PP
Definición en la línea 990 del archivo core_sc300\&.h\&.
.SS "#define TPI_DEVID_NrTraceInput_Msk   (0x1FUL << TPI_DEVID_NrTraceInput_Pos)"
TPI DEVID: NrTraceInput Mask 
.PP
Definición en la línea 1019 del archivo core_cm3\&.h\&.
.SS "#define TPI_DEVID_NrTraceInput_Msk   (0x1FUL << TPI_DEVID_NrTraceInput_Pos)"
TPI DEVID: NrTraceInput Mask 
.PP
Definición en la línea 1052 del archivo core_cm4\&.h\&.
.SS "#define TPI_DEVID_NrTraceInput_Pos   0"
TPI DEVID: NrTraceInput Position 
.PP
Definición en la línea 989 del archivo core_sc300\&.h\&.
.SS "#define TPI_DEVID_NrTraceInput_Pos   0"
TPI DEVID: NrTraceInput Position 
.PP
Definición en la línea 1018 del archivo core_cm3\&.h\&.
.SS "#define TPI_DEVID_NrTraceInput_Pos   0"
TPI DEVID: NrTraceInput Position 
.PP
Definición en la línea 1051 del archivo core_cm4\&.h\&.
.SS "#define TPI_DEVID_NRZVALID_Msk   (0x1UL << TPI_DEVID_NRZVALID_Pos)"
TPI DEVID: NRZVALID Mask 
.PP
Definición en la línea 975 del archivo core_sc300\&.h\&.
.SS "#define TPI_DEVID_NRZVALID_Msk   (0x1UL << TPI_DEVID_NRZVALID_Pos)"
TPI DEVID: NRZVALID Mask 
.PP
Definición en la línea 1004 del archivo core_cm3\&.h\&.
.SS "#define TPI_DEVID_NRZVALID_Msk   (0x1UL << TPI_DEVID_NRZVALID_Pos)"
TPI DEVID: NRZVALID Mask 
.PP
Definición en la línea 1037 del archivo core_cm4\&.h\&.
.SS "#define TPI_DEVID_NRZVALID_Pos   11"
TPI DEVID: NRZVALID Position 
.PP
Definición en la línea 974 del archivo core_sc300\&.h\&.
.SS "#define TPI_DEVID_NRZVALID_Pos   11"
TPI DEVID: NRZVALID Position 
.PP
Definición en la línea 1003 del archivo core_cm3\&.h\&.
.SS "#define TPI_DEVID_NRZVALID_Pos   11"
TPI DEVID: NRZVALID Position 
.PP
Definición en la línea 1036 del archivo core_cm4\&.h\&.
.SS "#define TPI_DEVID_PTINVALID_Msk   (0x1UL << TPI_DEVID_PTINVALID_Pos)"
TPI DEVID: PTINVALID Mask 
.PP
Definición en la línea 981 del archivo core_sc300\&.h\&.
.SS "#define TPI_DEVID_PTINVALID_Msk   (0x1UL << TPI_DEVID_PTINVALID_Pos)"
TPI DEVID: PTINVALID Mask 
.PP
Definición en la línea 1010 del archivo core_cm3\&.h\&.
.SS "#define TPI_DEVID_PTINVALID_Msk   (0x1UL << TPI_DEVID_PTINVALID_Pos)"
TPI DEVID: PTINVALID Mask 
.PP
Definición en la línea 1043 del archivo core_cm4\&.h\&.
.SS "#define TPI_DEVID_PTINVALID_Pos   9"
TPI DEVID: PTINVALID Position 
.PP
Definición en la línea 980 del archivo core_sc300\&.h\&.
.SS "#define TPI_DEVID_PTINVALID_Pos   9"
TPI DEVID: PTINVALID Position 
.PP
Definición en la línea 1009 del archivo core_cm3\&.h\&.
.SS "#define TPI_DEVID_PTINVALID_Pos   9"
TPI DEVID: PTINVALID Position 
.PP
Definición en la línea 1042 del archivo core_cm4\&.h\&.
.SS "#define TPI_DEVTYPE_MajorType_Msk   (0xFUL << TPI_DEVTYPE_MajorType_Pos)"
TPI DEVTYPE: MajorType Mask 
.PP
Definición en la línea 997 del archivo core_sc300\&.h\&.
.SS "#define TPI_DEVTYPE_MajorType_Msk   (0xFUL << TPI_DEVTYPE_MajorType_Pos)"
TPI DEVTYPE: MajorType Mask 
.PP
Definición en la línea 1026 del archivo core_cm3\&.h\&.
.SS "#define TPI_DEVTYPE_MajorType_Msk   (0xFUL << TPI_DEVTYPE_MajorType_Pos)"
TPI DEVTYPE: MajorType Mask 
.PP
Definición en la línea 1059 del archivo core_cm4\&.h\&.
.SS "#define TPI_DEVTYPE_MajorType_Pos   4"
TPI DEVTYPE: MajorType Position 
.PP
Definición en la línea 996 del archivo core_sc300\&.h\&.
.SS "#define TPI_DEVTYPE_MajorType_Pos   4"
TPI DEVTYPE: MajorType Position 
.PP
Definición en la línea 1025 del archivo core_cm3\&.h\&.
.SS "#define TPI_DEVTYPE_MajorType_Pos   4"
TPI DEVTYPE: MajorType Position 
.PP
Definición en la línea 1058 del archivo core_cm4\&.h\&.
.SS "#define TPI_DEVTYPE_SubType_Msk   (0xFUL << TPI_DEVTYPE_SubType_Pos)"
TPI DEVTYPE: SubType Mask 
.PP
Definición en la línea 994 del archivo core_sc300\&.h\&.
.SS "#define TPI_DEVTYPE_SubType_Msk   (0xFUL << TPI_DEVTYPE_SubType_Pos)"
TPI DEVTYPE: SubType Mask 
.PP
Definición en la línea 1023 del archivo core_cm3\&.h\&.
.SS "#define TPI_DEVTYPE_SubType_Msk   (0xFUL << TPI_DEVTYPE_SubType_Pos)"
TPI DEVTYPE: SubType Mask 
.PP
Definición en la línea 1056 del archivo core_cm4\&.h\&.
.SS "#define TPI_DEVTYPE_SubType_Pos   0"
TPI DEVTYPE: SubType Position 
.PP
Definición en la línea 993 del archivo core_sc300\&.h\&.
.SS "#define TPI_DEVTYPE_SubType_Pos   0"
TPI DEVTYPE: SubType Position 
.PP
Definición en la línea 1022 del archivo core_cm3\&.h\&.
.SS "#define TPI_DEVTYPE_SubType_Pos   0"
TPI DEVTYPE: SubType Position 
.PP
Definición en la línea 1055 del archivo core_cm4\&.h\&.
.SS "#define TPI_FFCR_EnFCont_Msk   (0x1UL << TPI_FFCR_EnFCont_Pos)"
TPI FFCR: EnFCont Mask 
.PP
Definición en la línea 911 del archivo core_sc300\&.h\&.
.SS "#define TPI_FFCR_EnFCont_Msk   (0x1UL << TPI_FFCR_EnFCont_Pos)"
TPI FFCR: EnFCont Mask 
.PP
Definición en la línea 940 del archivo core_cm3\&.h\&.
.SS "#define TPI_FFCR_EnFCont_Msk   (0x1UL << TPI_FFCR_EnFCont_Pos)"
TPI FFCR: EnFCont Mask 
.PP
Definición en la línea 973 del archivo core_cm4\&.h\&.
.SS "#define TPI_FFCR_EnFCont_Pos   1"
TPI FFCR: EnFCont Position 
.PP
Definición en la línea 910 del archivo core_sc300\&.h\&.
.SS "#define TPI_FFCR_EnFCont_Pos   1"
TPI FFCR: EnFCont Position 
.PP
Definición en la línea 939 del archivo core_cm3\&.h\&.
.SS "#define TPI_FFCR_EnFCont_Pos   1"
TPI FFCR: EnFCont Position 
.PP
Definición en la línea 972 del archivo core_cm4\&.h\&.
.SS "#define TPI_FFCR_TrigIn_Msk   (0x1UL << TPI_FFCR_TrigIn_Pos)"
TPI FFCR: TrigIn Mask 
.PP
Definición en la línea 908 del archivo core_sc300\&.h\&.
.SS "#define TPI_FFCR_TrigIn_Msk   (0x1UL << TPI_FFCR_TrigIn_Pos)"
TPI FFCR: TrigIn Mask 
.PP
Definición en la línea 937 del archivo core_cm3\&.h\&.
.SS "#define TPI_FFCR_TrigIn_Msk   (0x1UL << TPI_FFCR_TrigIn_Pos)"
TPI FFCR: TrigIn Mask 
.PP
Definición en la línea 970 del archivo core_cm4\&.h\&.
.SS "#define TPI_FFCR_TrigIn_Pos   8"
TPI FFCR: TrigIn Position 
.PP
Definición en la línea 907 del archivo core_sc300\&.h\&.
.SS "#define TPI_FFCR_TrigIn_Pos   8"
TPI FFCR: TrigIn Position 
.PP
Definición en la línea 936 del archivo core_cm3\&.h\&.
.SS "#define TPI_FFCR_TrigIn_Pos   8"
TPI FFCR: TrigIn Position 
.PP
Definición en la línea 969 del archivo core_cm4\&.h\&.
.SS "#define TPI_FFSR_FlInProg_Msk   (0x1UL << TPI_FFSR_FlInProg_Pos)"
TPI FFSR: FlInProg Mask 
.PP
Definición en la línea 904 del archivo core_sc300\&.h\&.
.SS "#define TPI_FFSR_FlInProg_Msk   (0x1UL << TPI_FFSR_FlInProg_Pos)"
TPI FFSR: FlInProg Mask 
.PP
Definición en la línea 933 del archivo core_cm3\&.h\&.
.SS "#define TPI_FFSR_FlInProg_Msk   (0x1UL << TPI_FFSR_FlInProg_Pos)"
TPI FFSR: FlInProg Mask 
.PP
Definición en la línea 966 del archivo core_cm4\&.h\&.
.SS "#define TPI_FFSR_FlInProg_Pos   0"
TPI FFSR: FlInProg Position 
.PP
Definición en la línea 903 del archivo core_sc300\&.h\&.
.SS "#define TPI_FFSR_FlInProg_Pos   0"
TPI FFSR: FlInProg Position 
.PP
Definición en la línea 932 del archivo core_cm3\&.h\&.
.SS "#define TPI_FFSR_FlInProg_Pos   0"
TPI FFSR: FlInProg Position 
.PP
Definición en la línea 965 del archivo core_cm4\&.h\&.
.SS "#define TPI_FFSR_FtNonStop_Msk   (0x1UL << TPI_FFSR_FtNonStop_Pos)"
TPI FFSR: FtNonStop Mask 
.PP
Definición en la línea 895 del archivo core_sc300\&.h\&.
.SS "#define TPI_FFSR_FtNonStop_Msk   (0x1UL << TPI_FFSR_FtNonStop_Pos)"
TPI FFSR: FtNonStop Mask 
.PP
Definición en la línea 924 del archivo core_cm3\&.h\&.
.SS "#define TPI_FFSR_FtNonStop_Msk   (0x1UL << TPI_FFSR_FtNonStop_Pos)"
TPI FFSR: FtNonStop Mask 
.PP
Definición en la línea 957 del archivo core_cm4\&.h\&.
.SS "#define TPI_FFSR_FtNonStop_Pos   3"
TPI FFSR: FtNonStop Position 
.PP
Definición en la línea 894 del archivo core_sc300\&.h\&.
.SS "#define TPI_FFSR_FtNonStop_Pos   3"
TPI FFSR: FtNonStop Position 
.PP
Definición en la línea 923 del archivo core_cm3\&.h\&.
.SS "#define TPI_FFSR_FtNonStop_Pos   3"
TPI FFSR: FtNonStop Position 
.PP
Definición en la línea 956 del archivo core_cm4\&.h\&.
.SS "#define TPI_FFSR_FtStopped_Msk   (0x1UL << TPI_FFSR_FtStopped_Pos)"
TPI FFSR: FtStopped Mask 
.PP
Definición en la línea 901 del archivo core_sc300\&.h\&.
.SS "#define TPI_FFSR_FtStopped_Msk   (0x1UL << TPI_FFSR_FtStopped_Pos)"
TPI FFSR: FtStopped Mask 
.PP
Definición en la línea 930 del archivo core_cm3\&.h\&.
.SS "#define TPI_FFSR_FtStopped_Msk   (0x1UL << TPI_FFSR_FtStopped_Pos)"
TPI FFSR: FtStopped Mask 
.PP
Definición en la línea 963 del archivo core_cm4\&.h\&.
.SS "#define TPI_FFSR_FtStopped_Pos   1"
TPI FFSR: FtStopped Position 
.PP
Definición en la línea 900 del archivo core_sc300\&.h\&.
.SS "#define TPI_FFSR_FtStopped_Pos   1"
TPI FFSR: FtStopped Position 
.PP
Definición en la línea 929 del archivo core_cm3\&.h\&.
.SS "#define TPI_FFSR_FtStopped_Pos   1"
TPI FFSR: FtStopped Position 
.PP
Definición en la línea 962 del archivo core_cm4\&.h\&.
.SS "#define TPI_FFSR_TCPresent_Msk   (0x1UL << TPI_FFSR_TCPresent_Pos)"
TPI FFSR: TCPresent Mask 
.PP
Definición en la línea 898 del archivo core_sc300\&.h\&.
.SS "#define TPI_FFSR_TCPresent_Msk   (0x1UL << TPI_FFSR_TCPresent_Pos)"
TPI FFSR: TCPresent Mask 
.PP
Definición en la línea 927 del archivo core_cm3\&.h\&.
.SS "#define TPI_FFSR_TCPresent_Msk   (0x1UL << TPI_FFSR_TCPresent_Pos)"
TPI FFSR: TCPresent Mask 
.PP
Definición en la línea 960 del archivo core_cm4\&.h\&.
.SS "#define TPI_FFSR_TCPresent_Pos   2"
TPI FFSR: TCPresent Position 
.PP
Definición en la línea 897 del archivo core_sc300\&.h\&.
.SS "#define TPI_FFSR_TCPresent_Pos   2"
TPI FFSR: TCPresent Position 
.PP
Definición en la línea 926 del archivo core_cm3\&.h\&.
.SS "#define TPI_FFSR_TCPresent_Pos   2"
TPI FFSR: TCPresent Position 
.PP
Definición en la línea 959 del archivo core_cm4\&.h\&.
.SS "#define TPI_FIFO0_ETM0_Msk   (0xFFUL << TPI_FIFO0_ETM0_Pos)"
TPI FIFO0: ETM0 Mask 
.PP
Definición en la línea 937 del archivo core_sc300\&.h\&.
.SS "#define TPI_FIFO0_ETM0_Msk   (0xFFUL << TPI_FIFO0_ETM0_Pos)"
TPI FIFO0: ETM0 Mask 
.PP
Definición en la línea 966 del archivo core_cm3\&.h\&.
.SS "#define TPI_FIFO0_ETM0_Msk   (0xFFUL << TPI_FIFO0_ETM0_Pos)"
TPI FIFO0: ETM0 Mask 
.PP
Definición en la línea 999 del archivo core_cm4\&.h\&.
.SS "#define TPI_FIFO0_ETM0_Pos   0"
TPI FIFO0: ETM0 Position 
.PP
Definición en la línea 936 del archivo core_sc300\&.h\&.
.SS "#define TPI_FIFO0_ETM0_Pos   0"
TPI FIFO0: ETM0 Position 
.PP
Definición en la línea 965 del archivo core_cm3\&.h\&.
.SS "#define TPI_FIFO0_ETM0_Pos   0"
TPI FIFO0: ETM0 Position 
.PP
Definición en la línea 998 del archivo core_cm4\&.h\&.
.SS "#define TPI_FIFO0_ETM1_Msk   (0xFFUL << TPI_FIFO0_ETM1_Pos)"
TPI FIFO0: ETM1 Mask 
.PP
Definición en la línea 934 del archivo core_sc300\&.h\&.
.SS "#define TPI_FIFO0_ETM1_Msk   (0xFFUL << TPI_FIFO0_ETM1_Pos)"
TPI FIFO0: ETM1 Mask 
.PP
Definición en la línea 963 del archivo core_cm3\&.h\&.
.SS "#define TPI_FIFO0_ETM1_Msk   (0xFFUL << TPI_FIFO0_ETM1_Pos)"
TPI FIFO0: ETM1 Mask 
.PP
Definición en la línea 996 del archivo core_cm4\&.h\&.
.SS "#define TPI_FIFO0_ETM1_Pos   8"
TPI FIFO0: ETM1 Position 
.PP
Definición en la línea 933 del archivo core_sc300\&.h\&.
.SS "#define TPI_FIFO0_ETM1_Pos   8"
TPI FIFO0: ETM1 Position 
.PP
Definición en la línea 962 del archivo core_cm3\&.h\&.
.SS "#define TPI_FIFO0_ETM1_Pos   8"
TPI FIFO0: ETM1 Position 
.PP
Definición en la línea 995 del archivo core_cm4\&.h\&.
.SS "#define TPI_FIFO0_ETM2_Msk   (0xFFUL << TPI_FIFO0_ETM2_Pos)"
TPI FIFO0: ETM2 Mask 
.PP
Definición en la línea 931 del archivo core_sc300\&.h\&.
.SS "#define TPI_FIFO0_ETM2_Msk   (0xFFUL << TPI_FIFO0_ETM2_Pos)"
TPI FIFO0: ETM2 Mask 
.PP
Definición en la línea 960 del archivo core_cm3\&.h\&.
.SS "#define TPI_FIFO0_ETM2_Msk   (0xFFUL << TPI_FIFO0_ETM2_Pos)"
TPI FIFO0: ETM2 Mask 
.PP
Definición en la línea 993 del archivo core_cm4\&.h\&.
.SS "#define TPI_FIFO0_ETM2_Pos   16"
TPI FIFO0: ETM2 Position 
.PP
Definición en la línea 930 del archivo core_sc300\&.h\&.
.SS "#define TPI_FIFO0_ETM2_Pos   16"
TPI FIFO0: ETM2 Position 
.PP
Definición en la línea 959 del archivo core_cm3\&.h\&.
.SS "#define TPI_FIFO0_ETM2_Pos   16"
TPI FIFO0: ETM2 Position 
.PP
Definición en la línea 992 del archivo core_cm4\&.h\&.
.SS "#define TPI_FIFO0_ETM_ATVALID_Msk   (0x3UL << TPI_FIFO0_ETM_ATVALID_Pos)"
TPI FIFO0: ETM_ATVALID Mask 
.PP
Definición en la línea 925 del archivo core_sc300\&.h\&.
.SS "#define TPI_FIFO0_ETM_ATVALID_Msk   (0x3UL << TPI_FIFO0_ETM_ATVALID_Pos)"
TPI FIFO0: ETM_ATVALID Mask 
.PP
Definición en la línea 954 del archivo core_cm3\&.h\&.
.SS "#define TPI_FIFO0_ETM_ATVALID_Msk   (0x3UL << TPI_FIFO0_ETM_ATVALID_Pos)"
TPI FIFO0: ETM_ATVALID Mask 
.PP
Definición en la línea 987 del archivo core_cm4\&.h\&.
.SS "#define TPI_FIFO0_ETM_ATVALID_Pos   26"
TPI FIFO0: ETM_ATVALID Position 
.PP
Definición en la línea 924 del archivo core_sc300\&.h\&.
.SS "#define TPI_FIFO0_ETM_ATVALID_Pos   26"
TPI FIFO0: ETM_ATVALID Position 
.PP
Definición en la línea 953 del archivo core_cm3\&.h\&.
.SS "#define TPI_FIFO0_ETM_ATVALID_Pos   26"
TPI FIFO0: ETM_ATVALID Position 
.PP
Definición en la línea 986 del archivo core_cm4\&.h\&.
.SS "#define TPI_FIFO0_ETM_bytecount_Msk   (0x3UL << TPI_FIFO0_ETM_bytecount_Pos)"
TPI FIFO0: ETM_bytecount Mask 
.PP
Definición en la línea 928 del archivo core_sc300\&.h\&.
.SS "#define TPI_FIFO0_ETM_bytecount_Msk   (0x3UL << TPI_FIFO0_ETM_bytecount_Pos)"
TPI FIFO0: ETM_bytecount Mask 
.PP
Definición en la línea 957 del archivo core_cm3\&.h\&.
.SS "#define TPI_FIFO0_ETM_bytecount_Msk   (0x3UL << TPI_FIFO0_ETM_bytecount_Pos)"
TPI FIFO0: ETM_bytecount Mask 
.PP
Definición en la línea 990 del archivo core_cm4\&.h\&.
.SS "#define TPI_FIFO0_ETM_bytecount_Pos   24"
TPI FIFO0: ETM_bytecount Position 
.PP
Definición en la línea 927 del archivo core_sc300\&.h\&.
.SS "#define TPI_FIFO0_ETM_bytecount_Pos   24"
TPI FIFO0: ETM_bytecount Position 
.PP
Definición en la línea 956 del archivo core_cm3\&.h\&.
.SS "#define TPI_FIFO0_ETM_bytecount_Pos   24"
TPI FIFO0: ETM_bytecount Position 
.PP
Definición en la línea 989 del archivo core_cm4\&.h\&.
.SS "#define TPI_FIFO0_ITM_ATVALID_Msk   (0x3UL << TPI_FIFO0_ITM_ATVALID_Pos)"
TPI FIFO0: ITM_ATVALID Mask 
.PP
Definición en la línea 919 del archivo core_sc300\&.h\&.
.SS "#define TPI_FIFO0_ITM_ATVALID_Msk   (0x3UL << TPI_FIFO0_ITM_ATVALID_Pos)"
TPI FIFO0: ITM_ATVALID Mask 
.PP
Definición en la línea 948 del archivo core_cm3\&.h\&.
.SS "#define TPI_FIFO0_ITM_ATVALID_Msk   (0x3UL << TPI_FIFO0_ITM_ATVALID_Pos)"
TPI FIFO0: ITM_ATVALID Mask 
.PP
Definición en la línea 981 del archivo core_cm4\&.h\&.
.SS "#define TPI_FIFO0_ITM_ATVALID_Pos   29"
TPI FIFO0: ITM_ATVALID Position 
.PP
Definición en la línea 918 del archivo core_sc300\&.h\&.
.SS "#define TPI_FIFO0_ITM_ATVALID_Pos   29"
TPI FIFO0: ITM_ATVALID Position 
.PP
Definición en la línea 947 del archivo core_cm3\&.h\&.
.SS "#define TPI_FIFO0_ITM_ATVALID_Pos   29"
TPI FIFO0: ITM_ATVALID Position 
.PP
Definición en la línea 980 del archivo core_cm4\&.h\&.
.SS "#define TPI_FIFO0_ITM_bytecount_Msk   (0x3UL << TPI_FIFO0_ITM_bytecount_Pos)"
TPI FIFO0: ITM_bytecount Mask 
.PP
Definición en la línea 922 del archivo core_sc300\&.h\&.
.SS "#define TPI_FIFO0_ITM_bytecount_Msk   (0x3UL << TPI_FIFO0_ITM_bytecount_Pos)"
TPI FIFO0: ITM_bytecount Mask 
.PP
Definición en la línea 951 del archivo core_cm3\&.h\&.
.SS "#define TPI_FIFO0_ITM_bytecount_Msk   (0x3UL << TPI_FIFO0_ITM_bytecount_Pos)"
TPI FIFO0: ITM_bytecount Mask 
.PP
Definición en la línea 984 del archivo core_cm4\&.h\&.
.SS "#define TPI_FIFO0_ITM_bytecount_Pos   27"
TPI FIFO0: ITM_bytecount Position 
.PP
Definición en la línea 921 del archivo core_sc300\&.h\&.
.SS "#define TPI_FIFO0_ITM_bytecount_Pos   27"
TPI FIFO0: ITM_bytecount Position 
.PP
Definición en la línea 950 del archivo core_cm3\&.h\&.
.SS "#define TPI_FIFO0_ITM_bytecount_Pos   27"
TPI FIFO0: ITM_bytecount Position 
.PP
Definición en la línea 983 del archivo core_cm4\&.h\&.
.SS "#define TPI_FIFO1_ETM_ATVALID_Msk   (0x3UL << TPI_FIFO1_ETM_ATVALID_Pos)"
TPI FIFO1: ETM_ATVALID Mask 
.PP
Definición en la línea 951 del archivo core_sc300\&.h\&.
.SS "#define TPI_FIFO1_ETM_ATVALID_Msk   (0x3UL << TPI_FIFO1_ETM_ATVALID_Pos)"
TPI FIFO1: ETM_ATVALID Mask 
.PP
Definición en la línea 980 del archivo core_cm3\&.h\&.
.SS "#define TPI_FIFO1_ETM_ATVALID_Msk   (0x3UL << TPI_FIFO1_ETM_ATVALID_Pos)"
TPI FIFO1: ETM_ATVALID Mask 
.PP
Definición en la línea 1013 del archivo core_cm4\&.h\&.
.SS "#define TPI_FIFO1_ETM_ATVALID_Pos   26"
TPI FIFO1: ETM_ATVALID Position 
.PP
Definición en la línea 950 del archivo core_sc300\&.h\&.
.SS "#define TPI_FIFO1_ETM_ATVALID_Pos   26"
TPI FIFO1: ETM_ATVALID Position 
.PP
Definición en la línea 979 del archivo core_cm3\&.h\&.
.SS "#define TPI_FIFO1_ETM_ATVALID_Pos   26"
TPI FIFO1: ETM_ATVALID Position 
.PP
Definición en la línea 1012 del archivo core_cm4\&.h\&.
.SS "#define TPI_FIFO1_ETM_bytecount_Msk   (0x3UL << TPI_FIFO1_ETM_bytecount_Pos)"
TPI FIFO1: ETM_bytecount Mask 
.PP
Definición en la línea 954 del archivo core_sc300\&.h\&.
.SS "#define TPI_FIFO1_ETM_bytecount_Msk   (0x3UL << TPI_FIFO1_ETM_bytecount_Pos)"
TPI FIFO1: ETM_bytecount Mask 
.PP
Definición en la línea 983 del archivo core_cm3\&.h\&.
.SS "#define TPI_FIFO1_ETM_bytecount_Msk   (0x3UL << TPI_FIFO1_ETM_bytecount_Pos)"
TPI FIFO1: ETM_bytecount Mask 
.PP
Definición en la línea 1016 del archivo core_cm4\&.h\&.
.SS "#define TPI_FIFO1_ETM_bytecount_Pos   24"
TPI FIFO1: ETM_bytecount Position 
.PP
Definición en la línea 953 del archivo core_sc300\&.h\&.
.SS "#define TPI_FIFO1_ETM_bytecount_Pos   24"
TPI FIFO1: ETM_bytecount Position 
.PP
Definición en la línea 982 del archivo core_cm3\&.h\&.
.SS "#define TPI_FIFO1_ETM_bytecount_Pos   24"
TPI FIFO1: ETM_bytecount Position 
.PP
Definición en la línea 1015 del archivo core_cm4\&.h\&.
.SS "#define TPI_FIFO1_ITM0_Msk   (0xFFUL << TPI_FIFO1_ITM0_Pos)"
TPI FIFO1: ITM0 Mask 
.PP
Definición en la línea 963 del archivo core_sc300\&.h\&.
.SS "#define TPI_FIFO1_ITM0_Msk   (0xFFUL << TPI_FIFO1_ITM0_Pos)"
TPI FIFO1: ITM0 Mask 
.PP
Definición en la línea 992 del archivo core_cm3\&.h\&.
.SS "#define TPI_FIFO1_ITM0_Msk   (0xFFUL << TPI_FIFO1_ITM0_Pos)"
TPI FIFO1: ITM0 Mask 
.PP
Definición en la línea 1025 del archivo core_cm4\&.h\&.
.SS "#define TPI_FIFO1_ITM0_Pos   0"
TPI FIFO1: ITM0 Position 
.PP
Definición en la línea 962 del archivo core_sc300\&.h\&.
.SS "#define TPI_FIFO1_ITM0_Pos   0"
TPI FIFO1: ITM0 Position 
.PP
Definición en la línea 991 del archivo core_cm3\&.h\&.
.SS "#define TPI_FIFO1_ITM0_Pos   0"
TPI FIFO1: ITM0 Position 
.PP
Definición en la línea 1024 del archivo core_cm4\&.h\&.
.SS "#define TPI_FIFO1_ITM1_Msk   (0xFFUL << TPI_FIFO1_ITM1_Pos)"
TPI FIFO1: ITM1 Mask 
.PP
Definición en la línea 960 del archivo core_sc300\&.h\&.
.SS "#define TPI_FIFO1_ITM1_Msk   (0xFFUL << TPI_FIFO1_ITM1_Pos)"
TPI FIFO1: ITM1 Mask 
.PP
Definición en la línea 989 del archivo core_cm3\&.h\&.
.SS "#define TPI_FIFO1_ITM1_Msk   (0xFFUL << TPI_FIFO1_ITM1_Pos)"
TPI FIFO1: ITM1 Mask 
.PP
Definición en la línea 1022 del archivo core_cm4\&.h\&.
.SS "#define TPI_FIFO1_ITM1_Pos   8"
TPI FIFO1: ITM1 Position 
.PP
Definición en la línea 959 del archivo core_sc300\&.h\&.
.SS "#define TPI_FIFO1_ITM1_Pos   8"
TPI FIFO1: ITM1 Position 
.PP
Definición en la línea 988 del archivo core_cm3\&.h\&.
.SS "#define TPI_FIFO1_ITM1_Pos   8"
TPI FIFO1: ITM1 Position 
.PP
Definición en la línea 1021 del archivo core_cm4\&.h\&.
.SS "#define TPI_FIFO1_ITM2_Msk   (0xFFUL << TPI_FIFO1_ITM2_Pos)"
TPI FIFO1: ITM2 Mask 
.PP
Definición en la línea 957 del archivo core_sc300\&.h\&.
.SS "#define TPI_FIFO1_ITM2_Msk   (0xFFUL << TPI_FIFO1_ITM2_Pos)"
TPI FIFO1: ITM2 Mask 
.PP
Definición en la línea 986 del archivo core_cm3\&.h\&.
.SS "#define TPI_FIFO1_ITM2_Msk   (0xFFUL << TPI_FIFO1_ITM2_Pos)"
TPI FIFO1: ITM2 Mask 
.PP
Definición en la línea 1019 del archivo core_cm4\&.h\&.
.SS "#define TPI_FIFO1_ITM2_Pos   16"
TPI FIFO1: ITM2 Position 
.PP
Definición en la línea 956 del archivo core_sc300\&.h\&.
.SS "#define TPI_FIFO1_ITM2_Pos   16"
TPI FIFO1: ITM2 Position 
.PP
Definición en la línea 985 del archivo core_cm3\&.h\&.
.SS "#define TPI_FIFO1_ITM2_Pos   16"
TPI FIFO1: ITM2 Position 
.PP
Definición en la línea 1018 del archivo core_cm4\&.h\&.
.SS "#define TPI_FIFO1_ITM_ATVALID_Msk   (0x3UL << TPI_FIFO1_ITM_ATVALID_Pos)"
TPI FIFO1: ITM_ATVALID Mask 
.PP
Definición en la línea 945 del archivo core_sc300\&.h\&.
.SS "#define TPI_FIFO1_ITM_ATVALID_Msk   (0x3UL << TPI_FIFO1_ITM_ATVALID_Pos)"
TPI FIFO1: ITM_ATVALID Mask 
.PP
Definición en la línea 974 del archivo core_cm3\&.h\&.
.SS "#define TPI_FIFO1_ITM_ATVALID_Msk   (0x3UL << TPI_FIFO1_ITM_ATVALID_Pos)"
TPI FIFO1: ITM_ATVALID Mask 
.PP
Definición en la línea 1007 del archivo core_cm4\&.h\&.
.SS "#define TPI_FIFO1_ITM_ATVALID_Pos   29"
TPI FIFO1: ITM_ATVALID Position 
.PP
Definición en la línea 944 del archivo core_sc300\&.h\&.
.SS "#define TPI_FIFO1_ITM_ATVALID_Pos   29"
TPI FIFO1: ITM_ATVALID Position 
.PP
Definición en la línea 973 del archivo core_cm3\&.h\&.
.SS "#define TPI_FIFO1_ITM_ATVALID_Pos   29"
TPI FIFO1: ITM_ATVALID Position 
.PP
Definición en la línea 1006 del archivo core_cm4\&.h\&.
.SS "#define TPI_FIFO1_ITM_bytecount_Msk   (0x3UL << TPI_FIFO1_ITM_bytecount_Pos)"
TPI FIFO1: ITM_bytecount Mask 
.PP
Definición en la línea 948 del archivo core_sc300\&.h\&.
.SS "#define TPI_FIFO1_ITM_bytecount_Msk   (0x3UL << TPI_FIFO1_ITM_bytecount_Pos)"
TPI FIFO1: ITM_bytecount Mask 
.PP
Definición en la línea 977 del archivo core_cm3\&.h\&.
.SS "#define TPI_FIFO1_ITM_bytecount_Msk   (0x3UL << TPI_FIFO1_ITM_bytecount_Pos)"
TPI FIFO1: ITM_bytecount Mask 
.PP
Definición en la línea 1010 del archivo core_cm4\&.h\&.
.SS "#define TPI_FIFO1_ITM_bytecount_Pos   27"
TPI FIFO1: ITM_bytecount Position 
.PP
Definición en la línea 947 del archivo core_sc300\&.h\&.
.SS "#define TPI_FIFO1_ITM_bytecount_Pos   27"
TPI FIFO1: ITM_bytecount Position 
.PP
Definición en la línea 976 del archivo core_cm3\&.h\&.
.SS "#define TPI_FIFO1_ITM_bytecount_Pos   27"
TPI FIFO1: ITM_bytecount Position 
.PP
Definición en la línea 1009 del archivo core_cm4\&.h\&.
.SS "#define TPI_ITATBCTR0_ATREADY_Msk   (0x1UL << TPI_ITATBCTR0_ATREADY_Pos)"
TPI ITATBCTR0: ATREADY Mask 
.PP
Definición en la línea 967 del archivo core_sc300\&.h\&.
.SS "#define TPI_ITATBCTR0_ATREADY_Msk   (0x1UL << TPI_ITATBCTR0_ATREADY_Pos)"
TPI ITATBCTR0: ATREADY Mask 
.PP
Definición en la línea 996 del archivo core_cm3\&.h\&.
.SS "#define TPI_ITATBCTR0_ATREADY_Msk   (0x1UL << TPI_ITATBCTR0_ATREADY_Pos)"
TPI ITATBCTR0: ATREADY Mask 
.PP
Definición en la línea 1029 del archivo core_cm4\&.h\&.
.SS "#define TPI_ITATBCTR0_ATREADY_Pos   0"
TPI ITATBCTR0: ATREADY Position 
.PP
Definición en la línea 966 del archivo core_sc300\&.h\&.
.SS "#define TPI_ITATBCTR0_ATREADY_Pos   0"
TPI ITATBCTR0: ATREADY Position 
.PP
Definición en la línea 995 del archivo core_cm3\&.h\&.
.SS "#define TPI_ITATBCTR0_ATREADY_Pos   0"
TPI ITATBCTR0: ATREADY Position 
.PP
Definición en la línea 1028 del archivo core_cm4\&.h\&.
.SS "#define TPI_ITATBCTR2_ATREADY_Msk   (0x1UL << TPI_ITATBCTR2_ATREADY_Pos)"
TPI ITATBCTR2: ATREADY Mask 
.PP
Definición en la línea 941 del archivo core_sc300\&.h\&.
.SS "#define TPI_ITATBCTR2_ATREADY_Msk   (0x1UL << TPI_ITATBCTR2_ATREADY_Pos)"
TPI ITATBCTR2: ATREADY Mask 
.PP
Definición en la línea 970 del archivo core_cm3\&.h\&.
.SS "#define TPI_ITATBCTR2_ATREADY_Msk   (0x1UL << TPI_ITATBCTR2_ATREADY_Pos)"
TPI ITATBCTR2: ATREADY Mask 
.PP
Definición en la línea 1003 del archivo core_cm4\&.h\&.
.SS "#define TPI_ITATBCTR2_ATREADY_Pos   0"
TPI ITATBCTR2: ATREADY Position 
.PP
Definición en la línea 940 del archivo core_sc300\&.h\&.
.SS "#define TPI_ITATBCTR2_ATREADY_Pos   0"
TPI ITATBCTR2: ATREADY Position 
.PP
Definición en la línea 969 del archivo core_cm3\&.h\&.
.SS "#define TPI_ITATBCTR2_ATREADY_Pos   0"
TPI ITATBCTR2: ATREADY Position 
.PP
Definición en la línea 1002 del archivo core_cm4\&.h\&.
.SS "#define TPI_ITCTRL_Mode_Msk   (0x1UL << TPI_ITCTRL_Mode_Pos)"
TPI ITCTRL: Mode Mask 
.PP
Definición en la línea 971 del archivo core_sc300\&.h\&.
.SS "#define TPI_ITCTRL_Mode_Msk   (0x1UL << TPI_ITCTRL_Mode_Pos)"
TPI ITCTRL: Mode Mask 
.PP
Definición en la línea 1000 del archivo core_cm3\&.h\&.
.SS "#define TPI_ITCTRL_Mode_Msk   (0x1UL << TPI_ITCTRL_Mode_Pos)"
TPI ITCTRL: Mode Mask 
.PP
Definición en la línea 1033 del archivo core_cm4\&.h\&.
.SS "#define TPI_ITCTRL_Mode_Pos   0"
TPI ITCTRL: Mode Position 
.PP
Definición en la línea 970 del archivo core_sc300\&.h\&.
.SS "#define TPI_ITCTRL_Mode_Pos   0"
TPI ITCTRL: Mode Position 
.PP
Definición en la línea 999 del archivo core_cm3\&.h\&.
.SS "#define TPI_ITCTRL_Mode_Pos   0"
TPI ITCTRL: Mode Position 
.PP
Definición en la línea 1032 del archivo core_cm4\&.h\&.
.SS "#define TPI_SPPR_TXMODE_Msk   (0x3UL << TPI_SPPR_TXMODE_Pos)"
TPI SPPR: TXMODE Mask 
.PP
Definición en la línea 891 del archivo core_sc300\&.h\&.
.SS "#define TPI_SPPR_TXMODE_Msk   (0x3UL << TPI_SPPR_TXMODE_Pos)"
TPI SPPR: TXMODE Mask 
.PP
Definición en la línea 920 del archivo core_cm3\&.h\&.
.SS "#define TPI_SPPR_TXMODE_Msk   (0x3UL << TPI_SPPR_TXMODE_Pos)"
TPI SPPR: TXMODE Mask 
.PP
Definición en la línea 953 del archivo core_cm4\&.h\&.
.SS "#define TPI_SPPR_TXMODE_Pos   0"
TPI SPPR: TXMODE Position 
.PP
Definición en la línea 890 del archivo core_sc300\&.h\&.
.SS "#define TPI_SPPR_TXMODE_Pos   0"
TPI SPPR: TXMODE Position 
.PP
Definición en la línea 919 del archivo core_cm3\&.h\&.
.SS "#define TPI_SPPR_TXMODE_Pos   0"
TPI SPPR: TXMODE Position 
.PP
Definición en la línea 952 del archivo core_cm4\&.h\&.
.SS "#define TPI_TRIGGER_TRIGGER_Msk   (0x1UL << TPI_TRIGGER_TRIGGER_Pos)"
TPI TRIGGER: TRIGGER Mask 
.PP
Definición en la línea 915 del archivo core_sc300\&.h\&.
.SS "#define TPI_TRIGGER_TRIGGER_Msk   (0x1UL << TPI_TRIGGER_TRIGGER_Pos)"
TPI TRIGGER: TRIGGER Mask 
.PP
Definición en la línea 944 del archivo core_cm3\&.h\&.
.SS "#define TPI_TRIGGER_TRIGGER_Msk   (0x1UL << TPI_TRIGGER_TRIGGER_Pos)"
TPI TRIGGER: TRIGGER Mask 
.PP
Definición en la línea 977 del archivo core_cm4\&.h\&.
.SS "#define TPI_TRIGGER_TRIGGER_Pos   0"
TPI TRIGGER: TRIGGER Position 
.PP
Definición en la línea 914 del archivo core_sc300\&.h\&.
.SS "#define TPI_TRIGGER_TRIGGER_Pos   0"
TPI TRIGGER: TRIGGER Position 
.PP
Definición en la línea 943 del archivo core_cm3\&.h\&.
.SS "#define TPI_TRIGGER_TRIGGER_Pos   0"
TPI TRIGGER: TRIGGER Position 
.PP
Definición en la línea 976 del archivo core_cm4\&.h\&.
.SH "Autor"
.PP 
Generado automáticamente por Doxygen para Ejercicio 1 - TP 5 del código fuente\&.
