<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
  This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).

  <lib desc="#Wiring" name="0"/>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4">
    <tool name="ROM">
      <a name="contents">addr/data: 8 8
0
</a>
    </tool>
  </lib>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(340,270)" to="(400,270)"/>
    <wire from="(340,350)" to="(340,420)"/>
    <wire from="(460,440)" to="(510,440)"/>
    <wire from="(90,370)" to="(140,370)"/>
    <wire from="(110,330)" to="(110,600)"/>
    <wire from="(340,270)" to="(340,350)"/>
    <wire from="(140,370)" to="(140,460)"/>
    <wire from="(360,600)" to="(360,630)"/>
    <wire from="(300,350)" to="(340,350)"/>
    <wire from="(110,770)" to="(400,770)"/>
    <wire from="(360,630)" to="(400,630)"/>
    <wire from="(110,330)" to="(140,330)"/>
    <wire from="(140,230)" to="(140,330)"/>
    <wire from="(740,310)" to="(810,310)"/>
    <wire from="(740,350)" to="(810,350)"/>
    <wire from="(510,250)" to="(510,310)"/>
    <wire from="(140,230)" to="(400,230)"/>
    <wire from="(140,670)" to="(400,670)"/>
    <wire from="(140,810)" to="(400,810)"/>
    <wire from="(300,600)" to="(360,600)"/>
    <wire from="(340,420)" to="(400,420)"/>
    <wire from="(510,310)" to="(570,310)"/>
    <wire from="(510,350)" to="(570,350)"/>
    <wire from="(790,730)" to="(850,730)"/>
    <wire from="(460,250)" to="(510,250)"/>
    <wire from="(870,330)" to="(930,330)"/>
    <wire from="(190,580)" to="(240,580)"/>
    <wire from="(190,620)" to="(240,620)"/>
    <wire from="(140,670)" to="(140,810)"/>
    <wire from="(140,460)" to="(140,670)"/>
    <wire from="(190,580)" to="(190,600)"/>
    <wire from="(190,600)" to="(190,620)"/>
    <wire from="(630,330)" to="(740,330)"/>
    <wire from="(460,650)" to="(560,650)"/>
    <wire from="(460,790)" to="(560,790)"/>
    <wire from="(510,350)" to="(510,440)"/>
    <wire from="(140,330)" to="(240,330)"/>
    <wire from="(140,370)" to="(240,370)"/>
    <wire from="(560,710)" to="(730,710)"/>
    <wire from="(560,750)" to="(730,750)"/>
    <wire from="(740,310)" to="(740,330)"/>
    <wire from="(740,330)" to="(740,350)"/>
    <wire from="(560,750)" to="(560,790)"/>
    <wire from="(110,600)" to="(110,770)"/>
    <wire from="(90,330)" to="(110,330)"/>
    <wire from="(110,600)" to="(190,600)"/>
    <wire from="(290,600)" to="(300,600)"/>
    <wire from="(560,650)" to="(560,710)"/>
    <wire from="(140,460)" to="(400,460)"/>
    <comp lib="1" loc="(460,440)" name="NAND Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="0" loc="(930,330)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="label" val="LED1"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="1" loc="(460,790)" name="NAND Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="0" loc="(90,330)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="A"/>
    </comp>
    <comp lib="1" loc="(460,250)" name="NAND Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="1" loc="(630,330)" name="NAND Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="0" loc="(850,730)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="label" val="LED2"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="1" loc="(460,650)" name="NAND Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="1" loc="(300,350)" name="NAND Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="1" loc="(870,330)" name="NAND Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="0" loc="(90,370)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="B"/>
    </comp>
    <comp lib="1" loc="(790,730)" name="NAND Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="1" loc="(300,600)" name="NAND Gate">
      <a name="inputs" val="2"/>
    </comp>
  </circuit>
</project>
