TimeQuest Timing Analyzer report for Project2
Sun Nov 29 23:20:52 2015
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'PLL_inst|altpll_component|pll|clk[0]'
 13. Slow Model Setup: 'Clock10'
 14. Slow Model Hold: 'PLL_inst|altpll_component|pll|clk[0]'
 15. Slow Model Hold: 'Clock10'
 16. Slow Model Minimum Pulse Width: 'Clock10'
 17. Slow Model Minimum Pulse Width: 'PLL_inst|altpll_component|pll|clk[0]'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Fast Model Setup Summary
 23. Fast Model Hold Summary
 24. Fast Model Recovery Summary
 25. Fast Model Removal Summary
 26. Fast Model Minimum Pulse Width Summary
 27. Fast Model Setup: 'PLL_inst|altpll_component|pll|clk[0]'
 28. Fast Model Setup: 'Clock10'
 29. Fast Model Hold: 'PLL_inst|altpll_component|pll|clk[0]'
 30. Fast Model Hold: 'Clock10'
 31. Fast Model Minimum Pulse Width: 'Clock10'
 32. Fast Model Minimum Pulse Width: 'PLL_inst|altpll_component|pll|clk[0]'
 33. Setup Times
 34. Hold Times
 35. Clock to Output Times
 36. Minimum Clock to Output Times
 37. Multicorner Timing Analysis Summary
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Setup Transfers
 43. Hold Transfers
 44. Report TCCS
 45. Report RSKM
 46. Unconstrained Paths
 47. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Project2                                                          ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; Timing.sdc    ; OK     ; Sun Nov 29 23:20:51 2015 ;
+---------------+--------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                             ;
+--------------------------------------+-----------+---------+-----------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+----------------------------------------+------------------------------------------+
; Clock Name                           ; Type      ; Period  ; Frequency ; Rise  ; Fall    ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master  ; Source                                 ; Targets                                  ;
+--------------------------------------+-----------+---------+-----------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+----------------------------------------+------------------------------------------+
; Clock10                              ; Base      ; 100.000 ; 10.0 MHz  ; 0.000 ; 50.000  ;            ;           ;             ;       ;        ;           ;            ;          ;         ;                                        ; { CLOCK_50 }                             ;
; PLL_inst|altpll_component|pll|clk[0] ; Generated ; 500.000 ; 2.0 MHz   ; 0.000 ; 265.000 ; 53.00      ; 5         ; 1           ;       ;        ;           ;            ; false    ; Clock10 ; PLL_inst|altpll_component|pll|inclk[0] ; { PLL_inst|altpll_component|pll|clk[0] } ;
+--------------------------------------+-----------+---------+-----------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+----------------------------------------+------------------------------------------+


+--------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                  ;
+----------+-----------------+--------------------------------------+------+
; Fmax     ; Restricted Fmax ; Clock Name                           ; Note ;
+----------+-----------------+--------------------------------------+------+
; 43.6 MHz ; 43.6 MHz        ; PLL_inst|altpll_component|pll|clk[0] ;      ;
+----------+-----------------+--------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------+
; Slow Model Setup Summary                                       ;
+--------------------------------------+---------+---------------+
; Clock                                ; Slack   ; End Point TNS ;
+--------------------------------------+---------+---------------+
; PLL_inst|altpll_component|pll|clk[0] ; 191.832 ; 0.000         ;
; Clock10                              ; 192.477 ; 0.000         ;
+--------------------------------------+---------+---------------+


+--------------------------------------------------------------+
; Slow Model Hold Summary                                      ;
+--------------------------------------+-------+---------------+
; Clock                                ; Slack ; End Point TNS ;
+--------------------------------------+-------+---------------+
; PLL_inst|altpll_component|pll|clk[0] ; 0.445 ; 0.000         ;
; Clock10                              ; 4.897 ; 0.000         ;
+--------------------------------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                         ;
+--------------------------------------+---------+---------------+
; Clock                                ; Slack   ; End Point TNS ;
+--------------------------------------+---------+---------------+
; Clock10                              ; 50.000  ; 0.000         ;
; PLL_inst|altpll_component|pll|clk[0] ; 232.436 ; 0.000         ;
+--------------------------------------+---------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'PLL_inst|altpll_component|pll|clk[0]'                                                                                                 ;
+---------+-----------+-------------------------------------+--------------+--------------------------------------+--------------+------------+------------+
; Slack   ; From Node ; To Node                             ; Launch Clock ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------+-------------------------------------+--------------+--------------------------------------+--------------+------------+------------+
; 191.832 ; KEY[0]    ; KEYdevice:keydevice|KDATA[0]        ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.112      ; 8.318      ;
; 191.838 ; KEY[0]    ; KEYdevice:keydevice|KCTRL[2]_OTERM3 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.112      ; 8.312      ;
; 191.842 ; KEY[0]    ; KEYdevice:keydevice|KDATA[3]        ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.112      ; 8.308      ;
; 192.006 ; KEY[2]    ; KEYdevice:keydevice|KDATA[0]        ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.112      ; 8.144      ;
; 192.012 ; KEY[2]    ; KEYdevice:keydevice|KCTRL[2]_OTERM3 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.112      ; 8.138      ;
; 192.016 ; KEY[2]    ; KEYdevice:keydevice|KDATA[3]        ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.112      ; 8.134      ;
; 192.021 ; KEY[1]    ; KEYdevice:keydevice|KDATA[0]        ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.112      ; 8.129      ;
; 192.027 ; KEY[1]    ; KEYdevice:keydevice|KCTRL[2]_OTERM3 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.112      ; 8.123      ;
; 192.031 ; KEY[1]    ; KEYdevice:keydevice|KDATA[3]        ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.112      ; 8.119      ;
; 192.220 ; KEY[0]    ; KEYdevice:keydevice|KDATA[1]        ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.112      ; 7.930      ;
; 192.220 ; KEY[0]    ; KEYdevice:keydevice|KCTRL[0]        ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.112      ; 7.930      ;
; 192.227 ; KEY[0]    ; KEYdevice:keydevice|KDATA[2]        ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.112      ; 7.923      ;
; 192.394 ; KEY[2]    ; KEYdevice:keydevice|KDATA[1]        ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.112      ; 7.756      ;
; 192.394 ; KEY[2]    ; KEYdevice:keydevice|KCTRL[0]        ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.112      ; 7.756      ;
; 192.401 ; KEY[2]    ; KEYdevice:keydevice|KDATA[2]        ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.112      ; 7.749      ;
; 192.409 ; KEY[1]    ; KEYdevice:keydevice|KDATA[1]        ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.112      ; 7.741      ;
; 192.409 ; KEY[1]    ; KEYdevice:keydevice|KCTRL[0]        ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.112      ; 7.741      ;
; 192.416 ; KEY[1]    ; KEYdevice:keydevice|KDATA[2]        ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.112      ; 7.734      ;
; 192.637 ; KEY[3]    ; KEYdevice:keydevice|KDATA[0]        ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.112      ; 7.513      ;
; 192.643 ; KEY[3]    ; KEYdevice:keydevice|KCTRL[2]_OTERM3 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.112      ; 7.507      ;
; 192.647 ; KEY[3]    ; KEYdevice:keydevice|KDATA[3]        ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.112      ; 7.503      ;
; 193.025 ; KEY[3]    ; KEYdevice:keydevice|KDATA[1]        ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.112      ; 7.125      ;
; 193.025 ; KEY[3]    ; KEYdevice:keydevice|KCTRL[0]        ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.112      ; 7.125      ;
; 193.032 ; KEY[3]    ; KEYdevice:keydevice|KDATA[2]        ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.112      ; 7.118      ;
; 193.266 ; SW[7]     ; SWdevice:swdevice|counter[16]       ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.105      ; 6.877      ;
; 193.266 ; SW[7]     ; SWdevice:swdevice|counter[17]       ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.105      ; 6.877      ;
; 193.266 ; SW[7]     ; SWdevice:swdevice|counter[18]       ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.105      ; 6.877      ;
; 193.266 ; SW[7]     ; SWdevice:swdevice|counter[19]       ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.105      ; 6.877      ;
; 193.266 ; SW[7]     ; SWdevice:swdevice|counter[20]       ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.105      ; 6.877      ;
; 193.266 ; SW[7]     ; SWdevice:swdevice|counter[21]       ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.105      ; 6.877      ;
; 193.266 ; SW[7]     ; SWdevice:swdevice|counter[22]       ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.105      ; 6.877      ;
; 193.266 ; SW[7]     ; SWdevice:swdevice|counter[23]       ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.105      ; 6.877      ;
; 193.266 ; SW[7]     ; SWdevice:swdevice|counter[24]       ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.105      ; 6.877      ;
; 193.266 ; SW[7]     ; SWdevice:swdevice|counter[25]       ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.105      ; 6.877      ;
; 193.266 ; SW[7]     ; SWdevice:swdevice|counter[26]       ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.105      ; 6.877      ;
; 193.266 ; SW[7]     ; SWdevice:swdevice|counter[27]       ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.105      ; 6.877      ;
; 193.266 ; SW[7]     ; SWdevice:swdevice|counter[28]       ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.105      ; 6.877      ;
; 193.266 ; SW[7]     ; SWdevice:swdevice|counter[29]       ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.105      ; 6.877      ;
; 193.266 ; SW[7]     ; SWdevice:swdevice|counter[30]       ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.105      ; 6.877      ;
; 193.266 ; SW[7]     ; SWdevice:swdevice|counter[31]       ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.105      ; 6.877      ;
; 193.300 ; SW[7]     ; SWdevice:swdevice|counter[0]        ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.101      ; 6.839      ;
; 193.300 ; SW[7]     ; SWdevice:swdevice|counter[1]        ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.101      ; 6.839      ;
; 193.300 ; SW[7]     ; SWdevice:swdevice|counter[3]        ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.101      ; 6.839      ;
; 193.300 ; SW[7]     ; SWdevice:swdevice|counter[4]        ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.101      ; 6.839      ;
; 193.300 ; SW[7]     ; SWdevice:swdevice|counter[5]        ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.101      ; 6.839      ;
; 193.300 ; SW[7]     ; SWdevice:swdevice|counter[6]        ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.101      ; 6.839      ;
; 193.300 ; SW[7]     ; SWdevice:swdevice|counter[7]        ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.101      ; 6.839      ;
; 193.300 ; SW[7]     ; SWdevice:swdevice|counter[8]        ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.101      ; 6.839      ;
; 193.300 ; SW[7]     ; SWdevice:swdevice|counter[9]        ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.101      ; 6.839      ;
; 193.300 ; SW[7]     ; SWdevice:swdevice|counter[10]       ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.101      ; 6.839      ;
; 193.300 ; SW[7]     ; SWdevice:swdevice|counter[11]       ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.101      ; 6.839      ;
; 193.300 ; SW[7]     ; SWdevice:swdevice|counter[12]       ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.101      ; 6.839      ;
; 193.300 ; SW[7]     ; SWdevice:swdevice|counter[13]       ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.101      ; 6.839      ;
; 193.300 ; SW[7]     ; SWdevice:swdevice|counter[14]       ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.101      ; 6.839      ;
; 193.300 ; SW[7]     ; SWdevice:swdevice|counter[15]       ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.101      ; 6.839      ;
; 193.300 ; SW[7]     ; SWdevice:swdevice|counter[2]        ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.101      ; 6.839      ;
; 193.411 ; SW[5]     ; SWdevice:swdevice|counter[16]       ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.105      ; 6.732      ;
; 193.411 ; SW[5]     ; SWdevice:swdevice|counter[17]       ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.105      ; 6.732      ;
; 193.411 ; SW[5]     ; SWdevice:swdevice|counter[18]       ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.105      ; 6.732      ;
; 193.411 ; SW[5]     ; SWdevice:swdevice|counter[19]       ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.105      ; 6.732      ;
; 193.411 ; SW[5]     ; SWdevice:swdevice|counter[20]       ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.105      ; 6.732      ;
; 193.411 ; SW[5]     ; SWdevice:swdevice|counter[21]       ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.105      ; 6.732      ;
; 193.411 ; SW[5]     ; SWdevice:swdevice|counter[22]       ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.105      ; 6.732      ;
; 193.411 ; SW[5]     ; SWdevice:swdevice|counter[23]       ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.105      ; 6.732      ;
; 193.411 ; SW[5]     ; SWdevice:swdevice|counter[24]       ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.105      ; 6.732      ;
; 193.411 ; SW[5]     ; SWdevice:swdevice|counter[25]       ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.105      ; 6.732      ;
; 193.411 ; SW[5]     ; SWdevice:swdevice|counter[26]       ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.105      ; 6.732      ;
; 193.411 ; SW[5]     ; SWdevice:swdevice|counter[27]       ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.105      ; 6.732      ;
; 193.411 ; SW[5]     ; SWdevice:swdevice|counter[28]       ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.105      ; 6.732      ;
; 193.411 ; SW[5]     ; SWdevice:swdevice|counter[29]       ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.105      ; 6.732      ;
; 193.411 ; SW[5]     ; SWdevice:swdevice|counter[30]       ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.105      ; 6.732      ;
; 193.411 ; SW[5]     ; SWdevice:swdevice|counter[31]       ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.105      ; 6.732      ;
; 193.445 ; SW[5]     ; SWdevice:swdevice|counter[0]        ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.101      ; 6.694      ;
; 193.445 ; SW[5]     ; SWdevice:swdevice|counter[1]        ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.101      ; 6.694      ;
; 193.445 ; SW[5]     ; SWdevice:swdevice|counter[3]        ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.101      ; 6.694      ;
; 193.445 ; SW[5]     ; SWdevice:swdevice|counter[4]        ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.101      ; 6.694      ;
; 193.445 ; SW[5]     ; SWdevice:swdevice|counter[5]        ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.101      ; 6.694      ;
; 193.445 ; SW[5]     ; SWdevice:swdevice|counter[6]        ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.101      ; 6.694      ;
; 193.445 ; SW[5]     ; SWdevice:swdevice|counter[7]        ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.101      ; 6.694      ;
; 193.445 ; SW[5]     ; SWdevice:swdevice|counter[8]        ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.101      ; 6.694      ;
; 193.445 ; SW[5]     ; SWdevice:swdevice|counter[9]        ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.101      ; 6.694      ;
; 193.445 ; SW[5]     ; SWdevice:swdevice|counter[10]       ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.101      ; 6.694      ;
; 193.445 ; SW[5]     ; SWdevice:swdevice|counter[11]       ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.101      ; 6.694      ;
; 193.445 ; SW[5]     ; SWdevice:swdevice|counter[12]       ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.101      ; 6.694      ;
; 193.445 ; SW[5]     ; SWdevice:swdevice|counter[13]       ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.101      ; 6.694      ;
; 193.445 ; SW[5]     ; SWdevice:swdevice|counter[14]       ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.101      ; 6.694      ;
; 193.445 ; SW[5]     ; SWdevice:swdevice|counter[15]       ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.101      ; 6.694      ;
; 193.445 ; SW[5]     ; SWdevice:swdevice|counter[2]        ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.101      ; 6.694      ;
; 193.646 ; SW[6]     ; SWdevice:swdevice|counter[16]       ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.105      ; 6.497      ;
; 193.646 ; SW[6]     ; SWdevice:swdevice|counter[17]       ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.105      ; 6.497      ;
; 193.646 ; SW[6]     ; SWdevice:swdevice|counter[18]       ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.105      ; 6.497      ;
; 193.646 ; SW[6]     ; SWdevice:swdevice|counter[19]       ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.105      ; 6.497      ;
; 193.646 ; SW[6]     ; SWdevice:swdevice|counter[20]       ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.105      ; 6.497      ;
; 193.646 ; SW[6]     ; SWdevice:swdevice|counter[21]       ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.105      ; 6.497      ;
; 193.646 ; SW[6]     ; SWdevice:swdevice|counter[22]       ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.105      ; 6.497      ;
; 193.646 ; SW[6]     ; SWdevice:swdevice|counter[23]       ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.105      ; 6.497      ;
; 193.646 ; SW[6]     ; SWdevice:swdevice|counter[24]       ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.105      ; 6.497      ;
; 193.646 ; SW[6]     ; SWdevice:swdevice|counter[25]       ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.105      ; 6.497      ;
; 193.646 ; SW[6]     ; SWdevice:swdevice|counter[26]       ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.105      ; 6.497      ;
; 193.646 ; SW[6]     ; SWdevice:swdevice|counter[27]       ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.105      ; 6.497      ;
+---------+-----------+-------------------------------------+--------------+--------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Clock10'                                                                                                                            ;
+---------+--------------------------------------+---------+--------------------------------------+-------------+--------------+------------+------------+
; Slack   ; From Node                            ; To Node ; Launch Clock                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------+---------+--------------------------------------+-------------+--------------+------------+------------+
; 192.477 ; SevenSeg:sevenSeg3|dOut[6]~6_OTERM21 ; HEX3[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.109     ; 7.414      ;
; 192.577 ; SevenSeg:sevenSeg0|dOut[5]~5_OTERM67 ; HEX0[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.112     ; 7.311      ;
; 192.612 ; SevenSeg:sevenSeg1|dOut[2]~2_OTERM43 ; HEX1[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.110     ; 7.278      ;
; 192.618 ; SevenSeg:sevenSeg2|dOut[0]~0_OTERM23 ; HEX2[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.107     ; 7.275      ;
; 192.688 ; SevenSeg:sevenSeg0|dOut[6]~6_OTERM69 ; HEX0[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.112     ; 7.200      ;
; 192.894 ; SevenSeg:sevenSeg0|dOut[2]~2_OTERM59 ; HEX0[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.112     ; 6.994      ;
; 192.971 ; SevenSeg:sevenSeg2|dOut[1]~1_OTERM25 ; HEX2[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.107     ; 6.922      ;
; 193.031 ; SevenSeg:sevenSeg3|dOut[2]~2_OTERM11 ; HEX3[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.109     ; 6.860      ;
; 193.039 ; SevenSeg:sevenSeg0|dOut[1]~1_OTERM57 ; HEX0[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.112     ; 6.849      ;
; 193.135 ; SevenSeg:sevenSeg0|dOut[4]~4_OTERM65 ; HEX0[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.112     ; 6.753      ;
; 193.191 ; SevenSeg:sevenSeg1|dOut[5]~5_OTERM51 ; HEX1[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.110     ; 6.699      ;
; 193.228 ; SevenSeg:sevenSeg1|dOut[1]~1_OTERM41 ; HEX1[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.110     ; 6.662      ;
; 193.308 ; SevenSeg:sevenSeg3|dOut[0]~0_OTERM7  ; HEX3[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.109     ; 6.583      ;
; 193.328 ; SevenSeg:sevenSeg2|dOut[2]~2_OTERM27 ; HEX2[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.107     ; 6.565      ;
; 193.351 ; SevenSeg:sevenSeg3|dOut[1]~1_OTERM9  ; HEX3[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.109     ; 6.540      ;
; 193.357 ; SevenSeg:sevenSeg2|dOut[6]~6_OTERM37 ; HEX2[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.107     ; 6.536      ;
; 193.372 ; SevenSeg:sevenSeg0|dOut[0]~0_OTERM55 ; HEX0[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.112     ; 6.516      ;
; 193.576 ; SevenSeg:sevenSeg1|dOut[4]~4_OTERM49 ; HEX1[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.110     ; 6.314      ;
; 193.589 ; SevenSeg:sevenSeg0|dOut[3]~3_OTERM63 ; HEX0[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.112     ; 6.299      ;
; 193.813 ; SevenSeg:sevenSeg1|dOut[0]~0_OTERM39 ; HEX1[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.110     ; 6.077      ;
; 193.814 ; SevenSeg:sevenSeg2|dOut[4]~4_OTERM33 ; HEX2[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.107     ; 6.079      ;
; 193.816 ; SevenSeg:sevenSeg1|dOut[3]~3_OTERM47 ; HEX1[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.110     ; 6.074      ;
; 193.832 ; SevenSeg:sevenSeg2|dOut[3]~3_OTERM31 ; HEX2[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.107     ; 6.061      ;
; 193.954 ; SevenSeg:sevenSeg3|dOut[5]~5_OTERM19 ; HEX3[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.109     ; 5.937      ;
; 193.976 ; SevenSeg:sevenSeg1|dOut[6]~6_OTERM53 ; HEX1[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.110     ; 5.914      ;
; 194.103 ; DISPdevice:displedr|dev[4]~reg0      ; LEDR[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.112     ; 5.785      ;
; 194.117 ; SevenSeg:sevenSeg2|dOut[5]~5_OTERM35 ; HEX2[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.107     ; 5.776      ;
; 194.216 ; SevenSeg:sevenSeg3|dOut[3]~3_OTERM15 ; HEX3[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.109     ; 5.675      ;
; 194.236 ; SevenSeg:sevenSeg3|dOut[4]~4_OTERM17 ; HEX3[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.109     ; 5.655      ;
; 194.256 ; DISPdevice:displedr|dev[3]~reg0      ; LEDR[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.104     ; 5.640      ;
; 194.294 ; DISPdevice:displedr|dev[2]~reg0      ; LEDR[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.106     ; 5.600      ;
; 194.362 ; DISPdevice:displedr|dev[6]~reg0      ; LEDR[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.108     ; 5.530      ;
; 194.384 ; DISPdevice:displedr|dev[5]~reg0      ; LEDR[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.108     ; 5.508      ;
; 194.454 ; DISPdevice:displedr|dev[9]~reg0      ; LEDR[9] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.110     ; 5.436      ;
; 194.519 ; DISPdevice:displedg|dev[2]~reg0      ; LEDG[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.106     ; 5.375      ;
; 194.623 ; DISPdevice:displedg|dev[5]~reg0      ; LEDG[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.108     ; 5.269      ;
; 194.662 ; DISPdevice:displedg|dev[3]~reg0      ; LEDG[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.104     ; 5.234      ;
; 194.715 ; DISPdevice:displedg|dev[4]~reg0      ; LEDG[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.112     ; 5.173      ;
; 194.738 ; DISPdevice:displedr|dev[7]~reg0      ; LEDR[7] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.108     ; 5.154      ;
; 194.757 ; DISPdevice:displedg|dev[6]~reg0      ; LEDG[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.108     ; 5.135      ;
; 194.770 ; DISPdevice:displedg|dev[7]~reg0      ; LEDG[7] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.108     ; 5.122      ;
; 194.961 ; DISPdevice:displedg|dev[1]~reg0      ; LEDG[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.105     ; 4.934      ;
; 194.989 ; DISPdevice:displedr|dev[1]~reg0      ; LEDR[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.105     ; 4.906      ;
; 195.011 ; DISPdevice:displedr|dev[0]~reg0      ; LEDR[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.106     ; 4.883      ;
; 195.038 ; DISPdevice:displedg|dev[0]~reg0      ; LEDG[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.107     ; 4.855      ;
; 195.103 ; DISPdevice:displedr|dev[8]~reg0      ; LEDR[8] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.110     ; 4.787      ;
+---------+--------------------------------------+---------+--------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'PLL_inst|altpll_component|pll|clk[0]'                                                                                                                                               ;
+-------+---------------------------------+--------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                              ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+--------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 0.445 ; PipeRegister:pipe|lwOut         ; PipeRegister:pipe|lwOut              ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; PipeRegister:pipe|memWrtOut     ; PipeRegister:pipe|memWrtOut          ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; PipeRegister:pipe|dataOut[2]    ; PipeRegister:pipe|dataOut[2]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; PipeRegister:pipe|dataOut[10]   ; PipeRegister:pipe|dataOut[10]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; hex[10]                         ; hex[10]                              ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; SWdevice:swdevice|PREV_SDATA[0] ; SWdevice:swdevice|PREV_SDATA[0]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; SWdevice:swdevice|PREV_SDATA[1] ; SWdevice:swdevice|PREV_SDATA[1]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; SWdevice:swdevice|PREV_SDATA[5] ; SWdevice:swdevice|PREV_SDATA[5]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; SWdevice:swdevice|PREV_SDATA[4] ; SWdevice:swdevice|PREV_SDATA[4]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; SWdevice:swdevice|PREV_SDATA[2] ; SWdevice:swdevice|PREV_SDATA[2]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; SWdevice:swdevice|PREV_SDATA[3] ; SWdevice:swdevice|PREV_SDATA[3]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; SWdevice:swdevice|PREV_SDATA[7] ; SWdevice:swdevice|PREV_SDATA[7]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; SWdevice:swdevice|PREV_SDATA[6] ; SWdevice:swdevice|PREV_SDATA[6]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; SWdevice:swdevice|PREV_SDATA[8] ; SWdevice:swdevice|PREV_SDATA[8]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; SWdevice:swdevice|PREV_SDATA[9] ; SWdevice:swdevice|PREV_SDATA[9]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; hex[7]                          ; hex[7]                               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; DISPdevice:displedr|dev[7]~reg0 ; DISPdevice:displedr|dev[7]~reg0      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; PipeRegister:pipe|dataOut[7]    ; PipeRegister:pipe|dataOut[7]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; DISPdevice:displedg|dev[7]~reg0 ; DISPdevice:displedg|dev[7]~reg0      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; DISPdevice:displedr|dev[9]~reg0 ; DISPdevice:displedr|dev[9]~reg0      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; PipeRegister:pipe|dataOut[8]    ; PipeRegister:pipe|dataOut[8]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; hex[8]                          ; hex[8]                               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; KEYdevice:keydevice|KCTRL[8]    ; KEYdevice:keydevice|KCTRL[8]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; DISPdevice:displedr|dev[8]~reg0 ; DISPdevice:displedr|dev[8]~reg0      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; SWdevice:swdevice|SCTRL[8]      ; SWdevice:swdevice|SCTRL[8]           ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Timer:timer|TCTL[8]             ; Timer:timer|TCTL[8]                  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; PipeRegister:pipe|dataOut[9]    ; PipeRegister:pipe|dataOut[9]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; hex[9]                          ; hex[9]                               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; PipeRegister:pipe|dataOut[6]    ; PipeRegister:pipe|dataOut[6]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; DISPdevice:displedg|dev[6]~reg0 ; DISPdevice:displedg|dev[6]~reg0      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; hex[6]                          ; hex[6]                               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; DISPdevice:displedr|dev[6]~reg0 ; DISPdevice:displedr|dev[6]~reg0      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; PipeRegister:pipe|dataOut[14]   ; PipeRegister:pipe|dataOut[14]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; hex[14]                         ; hex[14]                              ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; PipeRegister:pipe|dataOut[17]   ; PipeRegister:pipe|dataOut[17]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; PipeRegister:pipe|dataOut[16]   ; PipeRegister:pipe|dataOut[16]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; PipeRegister:pipe|dataOut[19]   ; PipeRegister:pipe|dataOut[19]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; PipeRegister:pipe|dataOut[18]   ; PipeRegister:pipe|dataOut[18]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; PipeRegister:pipe|dataOut[21]   ; PipeRegister:pipe|dataOut[21]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; PipeRegister:pipe|dataOut[20]   ; PipeRegister:pipe|dataOut[20]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; PipeRegister:pipe|dataOut[23]   ; PipeRegister:pipe|dataOut[23]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; PipeRegister:pipe|dataOut[22]   ; PipeRegister:pipe|dataOut[22]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; PipeRegister:pipe|dataOut[24]   ; PipeRegister:pipe|dataOut[24]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; PipeRegister:pipe|dataOut[25]   ; PipeRegister:pipe|dataOut[25]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; KEYdevice:keydevice|KDATA[2]    ; KEYdevice:keydevice|KDATA[2]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; KEYdevice:keydevice|KDATA[0]    ; KEYdevice:keydevice|KDATA[0]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; KEYdevice:keydevice|KDATA[3]    ; KEYdevice:keydevice|KDATA[3]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; KEYdevice:keydevice|KDATA[1]    ; KEYdevice:keydevice|KDATA[1]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; PipeRegister:pipe|dataOut[29]   ; PipeRegister:pipe|dataOut[29]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; PipeRegister:pipe|dataOut[27]   ; PipeRegister:pipe|dataOut[27]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; PipeRegister:pipe|dataOut[28]   ; PipeRegister:pipe|dataOut[28]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; PipeRegister:pipe|dataOut[26]   ; PipeRegister:pipe|dataOut[26]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; PipeRegister:pipe|dataOut[31]   ; PipeRegister:pipe|dataOut[31]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; PipeRegister:pipe|dataOut[30]   ; PipeRegister:pipe|dataOut[30]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; hex[4]                          ; hex[4]                               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; DISPdevice:displedr|dev[4]~reg0 ; DISPdevice:displedr|dev[4]~reg0      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; PipeRegister:pipe|dataOut[4]    ; PipeRegister:pipe|dataOut[4]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; DISPdevice:displedg|dev[4]~reg0 ; DISPdevice:displedg|dev[4]~reg0      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; hex[2]                          ; hex[2]                               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; DISPdevice:displedg|dev[2]~reg0 ; DISPdevice:displedg|dev[2]~reg0      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Timer:timer|TCTL[2]             ; Timer:timer|TCTL[2]                  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; DISPdevice:displedr|dev[2]~reg0 ; DISPdevice:displedr|dev[2]~reg0      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; SWdevice:swdevice|SCTRL[0]      ; SWdevice:swdevice|SCTRL[0]           ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; KEYdevice:keydevice|KCTRL[0]    ; KEYdevice:keydevice|KCTRL[0]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; PipeRegister:pipe|dataOut[13]   ; PipeRegister:pipe|dataOut[13]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; hex[13]                         ; hex[13]                              ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; PipeRegister:pipe|dataOut[15]   ; PipeRegister:pipe|dataOut[15]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; hex[15]                         ; hex[15]                              ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; PipeRegister:pipe|dataOut[12]   ; PipeRegister:pipe|dataOut[12]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; hex[12]                         ; hex[12]                              ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; PipeRegister:pipe|dataOut[3]    ; PipeRegister:pipe|dataOut[3]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; DISPdevice:displedg|dev[3]~reg0 ; DISPdevice:displedg|dev[3]~reg0      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; hex[3]                          ; hex[3]                               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; DISPdevice:displedr|dev[3]~reg0 ; DISPdevice:displedr|dev[3]~reg0      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; PipeRegister:pipe|dataOut[5]    ; PipeRegister:pipe|dataOut[5]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; DISPdevice:displedg|dev[5]~reg0 ; DISPdevice:displedg|dev[5]~reg0      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; hex[5]                          ; hex[5]                               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; DISPdevice:displedr|dev[5]~reg0 ; DISPdevice:displedr|dev[5]~reg0      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; PipeRegister:pipe|dataOut[11]   ; PipeRegister:pipe|dataOut[11]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; hex[11]                         ; hex[11]                              ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; PipeRegister:pipe|dataOut[1]    ; PipeRegister:pipe|dataOut[1]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; DISPdevice:displedg|dev[1]~reg0 ; DISPdevice:displedg|dev[1]~reg0      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; hex[1]                          ; hex[1]                               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; DISPdevice:displedr|dev[1]~reg0 ; DISPdevice:displedr|dev[1]~reg0      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; PipeRegister:pipe|dataOut[0]    ; PipeRegister:pipe|dataOut[0]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; DISPdevice:displedg|dev[0]~reg0 ; DISPdevice:displedg|dev[0]~reg0      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; hex[0]                          ; hex[0]                               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; DISPdevice:displedr|dev[0]~reg0 ; DISPdevice:displedr|dev[0]~reg0      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; PipeRegister:pipe|branchOut     ; PipeRegister:pipe|branchOut          ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.625 ; SWdevice:swdevice|PREV_SDATA[8] ; SWdevice:swdevice|SDATA[8]           ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.911      ;
; 0.628 ; KEYdevice:keydevice|KCTRL[0]    ; KEYdevice:keydevice|KCTRL[2]_OTERM3  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.914      ;
; 0.629 ; Timer:timer|counter[31]         ; Timer:timer|counter[31]              ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.915      ;
; 0.629 ; SWdevice:swdevice|counter[31]   ; SWdevice:swdevice|counter[31]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.915      ;
; 0.629 ; Timer:timer|TCNT[31]            ; Timer:timer|TCNT[31]                 ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.915      ;
; 0.873 ; PipeRegister:pipe|pcOut[0]      ; Register:pc|dataOut[0]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.159      ;
; 0.942 ; SWdevice:swdevice|PREV_SDATA[4] ; SWdevice:swdevice|SDATA[4]           ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.228      ;
; 0.951 ; hex[5]                          ; SevenSeg:sevenSeg1|dOut[6]~6_OTERM53 ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.237      ;
; 0.953 ; hex[5]                          ; SevenSeg:sevenSeg1|dOut[3]~3_OTERM47 ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.239      ;
; 0.955 ; hex[3]                          ; SevenSeg:sevenSeg0|dOut[6]~6_OTERM69 ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.241      ;
; 0.956 ; hex[3]                          ; SevenSeg:sevenSeg0|dOut[0]~0_OTERM55 ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.242      ;
+-------+---------------------------------+--------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Clock10'                                                                                                                           ;
+-------+--------------------------------------+---------+--------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node ; Launch Clock                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+---------+--------------------------------------+-------------+--------------+------------+------------+
; 4.897 ; DISPdevice:displedr|dev[8]~reg0      ; LEDR[8] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.110     ; 4.787      ;
; 4.962 ; DISPdevice:displedg|dev[0]~reg0      ; LEDG[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.107     ; 4.855      ;
; 4.989 ; DISPdevice:displedr|dev[0]~reg0      ; LEDR[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.106     ; 4.883      ;
; 5.011 ; DISPdevice:displedr|dev[1]~reg0      ; LEDR[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.105     ; 4.906      ;
; 5.039 ; DISPdevice:displedg|dev[1]~reg0      ; LEDG[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.105     ; 4.934      ;
; 5.230 ; DISPdevice:displedg|dev[7]~reg0      ; LEDG[7] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.108     ; 5.122      ;
; 5.243 ; DISPdevice:displedg|dev[6]~reg0      ; LEDG[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.108     ; 5.135      ;
; 5.262 ; DISPdevice:displedr|dev[7]~reg0      ; LEDR[7] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.108     ; 5.154      ;
; 5.285 ; DISPdevice:displedg|dev[4]~reg0      ; LEDG[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.112     ; 5.173      ;
; 5.338 ; DISPdevice:displedg|dev[3]~reg0      ; LEDG[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.104     ; 5.234      ;
; 5.377 ; DISPdevice:displedg|dev[5]~reg0      ; LEDG[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.108     ; 5.269      ;
; 5.481 ; DISPdevice:displedg|dev[2]~reg0      ; LEDG[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.106     ; 5.375      ;
; 5.546 ; DISPdevice:displedr|dev[9]~reg0      ; LEDR[9] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.110     ; 5.436      ;
; 5.616 ; DISPdevice:displedr|dev[5]~reg0      ; LEDR[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.108     ; 5.508      ;
; 5.638 ; DISPdevice:displedr|dev[6]~reg0      ; LEDR[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.108     ; 5.530      ;
; 5.706 ; DISPdevice:displedr|dev[2]~reg0      ; LEDR[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.106     ; 5.600      ;
; 5.744 ; DISPdevice:displedr|dev[3]~reg0      ; LEDR[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.104     ; 5.640      ;
; 5.764 ; SevenSeg:sevenSeg3|dOut[4]~4_OTERM17 ; HEX3[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.109     ; 5.655      ;
; 5.784 ; SevenSeg:sevenSeg3|dOut[3]~3_OTERM15 ; HEX3[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.109     ; 5.675      ;
; 5.883 ; SevenSeg:sevenSeg2|dOut[5]~5_OTERM35 ; HEX2[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.107     ; 5.776      ;
; 5.897 ; DISPdevice:displedr|dev[4]~reg0      ; LEDR[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.112     ; 5.785      ;
; 6.024 ; SevenSeg:sevenSeg1|dOut[6]~6_OTERM53 ; HEX1[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.110     ; 5.914      ;
; 6.046 ; SevenSeg:sevenSeg3|dOut[5]~5_OTERM19 ; HEX3[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.109     ; 5.937      ;
; 6.168 ; SevenSeg:sevenSeg2|dOut[3]~3_OTERM31 ; HEX2[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.107     ; 6.061      ;
; 6.184 ; SevenSeg:sevenSeg1|dOut[3]~3_OTERM47 ; HEX1[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.110     ; 6.074      ;
; 6.186 ; SevenSeg:sevenSeg2|dOut[4]~4_OTERM33 ; HEX2[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.107     ; 6.079      ;
; 6.187 ; SevenSeg:sevenSeg1|dOut[0]~0_OTERM39 ; HEX1[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.110     ; 6.077      ;
; 6.411 ; SevenSeg:sevenSeg0|dOut[3]~3_OTERM63 ; HEX0[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.112     ; 6.299      ;
; 6.424 ; SevenSeg:sevenSeg1|dOut[4]~4_OTERM49 ; HEX1[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.110     ; 6.314      ;
; 6.628 ; SevenSeg:sevenSeg0|dOut[0]~0_OTERM55 ; HEX0[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.112     ; 6.516      ;
; 6.643 ; SevenSeg:sevenSeg2|dOut[6]~6_OTERM37 ; HEX2[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.107     ; 6.536      ;
; 6.649 ; SevenSeg:sevenSeg3|dOut[1]~1_OTERM9  ; HEX3[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.109     ; 6.540      ;
; 6.672 ; SevenSeg:sevenSeg2|dOut[2]~2_OTERM27 ; HEX2[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.107     ; 6.565      ;
; 6.692 ; SevenSeg:sevenSeg3|dOut[0]~0_OTERM7  ; HEX3[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.109     ; 6.583      ;
; 6.772 ; SevenSeg:sevenSeg1|dOut[1]~1_OTERM41 ; HEX1[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.110     ; 6.662      ;
; 6.809 ; SevenSeg:sevenSeg1|dOut[5]~5_OTERM51 ; HEX1[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.110     ; 6.699      ;
; 6.865 ; SevenSeg:sevenSeg0|dOut[4]~4_OTERM65 ; HEX0[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.112     ; 6.753      ;
; 6.961 ; SevenSeg:sevenSeg0|dOut[1]~1_OTERM57 ; HEX0[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.112     ; 6.849      ;
; 6.969 ; SevenSeg:sevenSeg3|dOut[2]~2_OTERM11 ; HEX3[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.109     ; 6.860      ;
; 7.029 ; SevenSeg:sevenSeg2|dOut[1]~1_OTERM25 ; HEX2[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.107     ; 6.922      ;
; 7.106 ; SevenSeg:sevenSeg0|dOut[2]~2_OTERM59 ; HEX0[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.112     ; 6.994      ;
; 7.312 ; SevenSeg:sevenSeg0|dOut[6]~6_OTERM69 ; HEX0[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.112     ; 7.200      ;
; 7.382 ; SevenSeg:sevenSeg2|dOut[0]~0_OTERM23 ; HEX2[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.107     ; 7.275      ;
; 7.388 ; SevenSeg:sevenSeg1|dOut[2]~2_OTERM43 ; HEX1[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.110     ; 7.278      ;
; 7.423 ; SevenSeg:sevenSeg0|dOut[5]~5_OTERM67 ; HEX0[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.112     ; 7.311      ;
; 7.523 ; SevenSeg:sevenSeg3|dOut[6]~6_OTERM21 ; HEX3[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.109     ; 7.414      ;
+-------+--------------------------------------+---------+--------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Clock10'                                                                                 ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------+
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; Clock10 ; Rise       ; CLOCK_50|combout                       ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; Clock10 ; Rise       ; CLOCK_50|combout                       ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; Clock10 ; Rise       ; PLL_inst|altpll_component|pll|clk[0]   ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; Clock10 ; Rise       ; PLL_inst|altpll_component|pll|clk[0]   ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; Clock10 ; Rise       ; PLL_inst|altpll_component|pll|inclk[0] ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; Clock10 ; Rise       ; PLL_inst|altpll_component|pll|inclk[0] ;
; 97.369 ; 100.000      ; 2.631          ; Port Rate        ; Clock10 ; Rise       ; CLOCK_50                               ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'PLL_inst|altpll_component|pll|clk[0]'                                                                                                                                                        ;
+---------+--------------+----------------+------------------+--------------------------------------+------------+--------------------------------------------------------------------------------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock                                ; Clock Edge ; Target                                                                                                       ;
+---------+--------------+----------------+------------------+--------------------------------------+------------+--------------------------------------------------------------------------------------------------------------+
; 232.436 ; 235.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a0~porta_address_reg0   ;
; 232.436 ; 235.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a0~porta_address_reg1   ;
; 232.436 ; 235.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a0~porta_address_reg10  ;
; 232.436 ; 235.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a0~porta_address_reg2   ;
; 232.436 ; 235.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a0~porta_address_reg3   ;
; 232.436 ; 235.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a0~porta_address_reg4   ;
; 232.436 ; 235.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a0~porta_address_reg5   ;
; 232.436 ; 235.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a0~porta_address_reg6   ;
; 232.436 ; 235.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a0~porta_address_reg7   ;
; 232.436 ; 235.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a0~porta_address_reg8   ;
; 232.436 ; 235.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a0~porta_address_reg9   ;
; 232.436 ; 235.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a0~porta_datain_reg0    ;
; 232.436 ; 235.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a0~porta_datain_reg1    ;
; 232.436 ; 235.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a0~porta_memory_reg0    ;
; 232.436 ; 235.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a0~porta_we_reg         ;
; 232.436 ; 235.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a10~porta_address_reg0  ;
; 232.436 ; 235.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a10~porta_address_reg1  ;
; 232.436 ; 235.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a10~porta_address_reg10 ;
; 232.436 ; 235.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a10~porta_address_reg2  ;
; 232.436 ; 235.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a10~porta_address_reg3  ;
; 232.436 ; 235.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a10~porta_address_reg4  ;
; 232.436 ; 235.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a10~porta_address_reg5  ;
; 232.436 ; 235.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a10~porta_address_reg6  ;
; 232.436 ; 235.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a10~porta_address_reg7  ;
; 232.436 ; 235.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a10~porta_address_reg8  ;
; 232.436 ; 235.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a10~porta_address_reg9  ;
; 232.436 ; 235.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a10~porta_datain_reg0   ;
; 232.436 ; 235.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a10~porta_datain_reg1   ;
; 232.436 ; 235.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a10~porta_memory_reg0   ;
; 232.436 ; 235.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a10~porta_we_reg        ;
; 232.436 ; 235.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a11~porta_memory_reg0   ;
; 232.436 ; 235.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a12~porta_address_reg0  ;
; 232.436 ; 235.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a12~porta_address_reg1  ;
; 232.436 ; 235.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a12~porta_address_reg10 ;
; 232.436 ; 235.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a12~porta_address_reg2  ;
; 232.436 ; 235.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a12~porta_address_reg3  ;
; 232.436 ; 235.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a12~porta_address_reg4  ;
; 232.436 ; 235.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a12~porta_address_reg5  ;
; 232.436 ; 235.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a12~porta_address_reg6  ;
; 232.436 ; 235.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a12~porta_address_reg7  ;
; 232.436 ; 235.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a12~porta_address_reg8  ;
; 232.436 ; 235.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a12~porta_address_reg9  ;
; 232.436 ; 235.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a12~porta_datain_reg0   ;
; 232.436 ; 235.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a12~porta_datain_reg1   ;
; 232.436 ; 235.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a12~porta_memory_reg0   ;
; 232.436 ; 235.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a12~porta_we_reg        ;
; 232.436 ; 235.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a13~porta_address_reg0  ;
; 232.436 ; 235.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a13~porta_address_reg1  ;
; 232.436 ; 235.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a13~porta_address_reg10 ;
; 232.436 ; 235.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a13~porta_address_reg2  ;
; 232.436 ; 235.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a13~porta_address_reg3  ;
; 232.436 ; 235.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a13~porta_address_reg4  ;
; 232.436 ; 235.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a13~porta_address_reg5  ;
; 232.436 ; 235.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a13~porta_address_reg6  ;
; 232.436 ; 235.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a13~porta_address_reg7  ;
; 232.436 ; 235.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a13~porta_address_reg8  ;
; 232.436 ; 235.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a13~porta_address_reg9  ;
; 232.436 ; 235.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a13~porta_datain_reg0   ;
; 232.436 ; 235.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a13~porta_datain_reg1   ;
; 232.436 ; 235.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a13~porta_memory_reg0   ;
; 232.436 ; 235.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a13~porta_we_reg        ;
; 232.436 ; 235.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a14~porta_memory_reg0   ;
; 232.436 ; 235.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a15~porta_memory_reg0   ;
; 232.436 ; 235.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a16~porta_address_reg0  ;
; 232.436 ; 235.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a16~porta_address_reg1  ;
; 232.436 ; 235.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a16~porta_address_reg10 ;
; 232.436 ; 235.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a16~porta_address_reg2  ;
; 232.436 ; 235.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a16~porta_address_reg3  ;
; 232.436 ; 235.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a16~porta_address_reg4  ;
; 232.436 ; 235.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a16~porta_address_reg5  ;
; 232.436 ; 235.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a16~porta_address_reg6  ;
; 232.436 ; 235.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a16~porta_address_reg7  ;
; 232.436 ; 235.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a16~porta_address_reg8  ;
; 232.436 ; 235.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a16~porta_address_reg9  ;
; 232.436 ; 235.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a16~porta_datain_reg0   ;
; 232.436 ; 235.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a16~porta_datain_reg1   ;
; 232.436 ; 235.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a16~porta_memory_reg0   ;
; 232.436 ; 235.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a16~porta_we_reg        ;
; 232.436 ; 235.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a17~porta_memory_reg0   ;
; 232.436 ; 235.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a18~porta_address_reg0  ;
; 232.436 ; 235.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a18~porta_address_reg1  ;
; 232.436 ; 235.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a18~porta_address_reg10 ;
; 232.436 ; 235.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a18~porta_address_reg2  ;
; 232.436 ; 235.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a18~porta_address_reg3  ;
; 232.436 ; 235.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a18~porta_address_reg4  ;
; 232.436 ; 235.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a18~porta_address_reg5  ;
; 232.436 ; 235.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a18~porta_address_reg6  ;
; 232.436 ; 235.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a18~porta_address_reg7  ;
; 232.436 ; 235.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a18~porta_address_reg8  ;
; 232.436 ; 235.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a18~porta_address_reg9  ;
; 232.436 ; 235.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a18~porta_datain_reg0   ;
; 232.436 ; 235.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a18~porta_datain_reg1   ;
; 232.436 ; 235.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a18~porta_memory_reg0   ;
; 232.436 ; 235.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a18~porta_we_reg        ;
; 232.436 ; 235.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a19~porta_memory_reg0   ;
; 232.436 ; 235.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a1~porta_memory_reg0    ;
; 232.436 ; 235.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a20~porta_address_reg0  ;
; 232.436 ; 235.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a20~porta_address_reg1  ;
; 232.436 ; 235.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a20~porta_address_reg10 ;
; 232.436 ; 235.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a20~porta_address_reg2  ;
+---------+--------------+----------------+------------------+--------------------------------------+------------+--------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------+
; Setup Times                                                                                ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; KEY[*]    ; Clock10    ; 8.168 ; 8.168 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[0]   ; Clock10    ; 8.168 ; 8.168 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[1]   ; Clock10    ; 7.979 ; 7.979 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[2]   ; Clock10    ; 7.994 ; 7.994 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[3]   ; Clock10    ; 7.363 ; 7.363 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; SW[*]     ; Clock10    ; 6.734 ; 6.734 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[0]    ; Clock10    ; 5.792 ; 5.792 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[1]    ; Clock10    ; 5.374 ; 5.374 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[2]    ; Clock10    ; 6.074 ; 6.074 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[3]    ; Clock10    ; 6.294 ; 6.294 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[4]    ; Clock10    ; 6.136 ; 6.136 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[5]    ; Clock10    ; 6.589 ; 6.589 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[6]    ; Clock10    ; 6.354 ; 6.354 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[7]    ; Clock10    ; 6.734 ; 6.734 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[8]    ; Clock10    ; 5.929 ; 5.929 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[9]    ; Clock10    ; 6.024 ; 6.024 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------+


+----------------------------------------------------------------------------------------------+
; Hold Times                                                                                   ;
+-----------+------------+--------+--------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                      ;
+-----------+------------+--------+--------+------------+--------------------------------------+
; KEY[*]    ; Clock10    ; -6.206 ; -6.206 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[0]   ; Clock10    ; -6.206 ; -6.206 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[1]   ; Clock10    ; -6.222 ; -6.222 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[2]   ; Clock10    ; -6.581 ; -6.581 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[3]   ; Clock10    ; -6.215 ; -6.215 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; SW[*]     ; Clock10    ; -2.490 ; -2.490 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[0]    ; Clock10    ; -2.527 ; -2.527 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[1]    ; Clock10    ; -2.493 ; -2.493 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[2]    ; Clock10    ; -2.490 ; -2.490 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[3]    ; Clock10    ; -3.090 ; -3.090 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[4]    ; Clock10    ; -3.061 ; -3.061 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[5]    ; Clock10    ; -3.371 ; -3.371 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[6]    ; Clock10    ; -3.114 ; -3.114 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[7]    ; Clock10    ; -3.108 ; -3.108 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[8]    ; Clock10    ; -3.090 ; -3.090 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[9]    ; Clock10    ; -3.029 ; -3.029 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+--------------------------------------+


+--------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                      ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; HEX0[*]   ; Clock10    ; 7.423 ; 7.423 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[0]  ; Clock10    ; 6.628 ; 6.628 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[1]  ; Clock10    ; 6.961 ; 6.961 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[2]  ; Clock10    ; 7.106 ; 7.106 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[3]  ; Clock10    ; 6.411 ; 6.411 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[4]  ; Clock10    ; 6.865 ; 6.865 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[5]  ; Clock10    ; 7.423 ; 7.423 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[6]  ; Clock10    ; 7.312 ; 7.312 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX1[*]   ; Clock10    ; 7.388 ; 7.388 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[0]  ; Clock10    ; 6.187 ; 6.187 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[1]  ; Clock10    ; 6.772 ; 6.772 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[2]  ; Clock10    ; 7.388 ; 7.388 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[3]  ; Clock10    ; 6.184 ; 6.184 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[4]  ; Clock10    ; 6.424 ; 6.424 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[5]  ; Clock10    ; 6.809 ; 6.809 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[6]  ; Clock10    ; 6.024 ; 6.024 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX2[*]   ; Clock10    ; 7.382 ; 7.382 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[0]  ; Clock10    ; 7.382 ; 7.382 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[1]  ; Clock10    ; 7.029 ; 7.029 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[2]  ; Clock10    ; 6.672 ; 6.672 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[3]  ; Clock10    ; 6.168 ; 6.168 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[4]  ; Clock10    ; 6.186 ; 6.186 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[5]  ; Clock10    ; 5.883 ; 5.883 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[6]  ; Clock10    ; 6.643 ; 6.643 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX3[*]   ; Clock10    ; 7.523 ; 7.523 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[0]  ; Clock10    ; 6.692 ; 6.692 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[1]  ; Clock10    ; 6.649 ; 6.649 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[2]  ; Clock10    ; 6.969 ; 6.969 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[3]  ; Clock10    ; 5.784 ; 5.784 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[4]  ; Clock10    ; 5.764 ; 5.764 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[5]  ; Clock10    ; 6.046 ; 6.046 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[6]  ; Clock10    ; 7.523 ; 7.523 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDG[*]   ; Clock10    ; 5.481 ; 5.481 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[0]  ; Clock10    ; 4.962 ; 4.962 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[1]  ; Clock10    ; 5.039 ; 5.039 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[2]  ; Clock10    ; 5.481 ; 5.481 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[3]  ; Clock10    ; 5.338 ; 5.338 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[4]  ; Clock10    ; 5.285 ; 5.285 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[5]  ; Clock10    ; 5.377 ; 5.377 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[6]  ; Clock10    ; 5.243 ; 5.243 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[7]  ; Clock10    ; 5.230 ; 5.230 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDR[*]   ; Clock10    ; 5.897 ; 5.897 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[0]  ; Clock10    ; 4.989 ; 4.989 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[1]  ; Clock10    ; 5.011 ; 5.011 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[2]  ; Clock10    ; 5.706 ; 5.706 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[3]  ; Clock10    ; 5.744 ; 5.744 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[4]  ; Clock10    ; 5.897 ; 5.897 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[5]  ; Clock10    ; 5.616 ; 5.616 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[6]  ; Clock10    ; 5.638 ; 5.638 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[7]  ; Clock10    ; 5.262 ; 5.262 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[8]  ; Clock10    ; 4.897 ; 4.897 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[9]  ; Clock10    ; 5.546 ; 5.546 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; HEX0[*]   ; Clock10    ; 6.411 ; 6.411 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[0]  ; Clock10    ; 6.628 ; 6.628 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[1]  ; Clock10    ; 6.961 ; 6.961 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[2]  ; Clock10    ; 7.106 ; 7.106 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[3]  ; Clock10    ; 6.411 ; 6.411 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[4]  ; Clock10    ; 6.865 ; 6.865 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[5]  ; Clock10    ; 7.423 ; 7.423 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[6]  ; Clock10    ; 7.312 ; 7.312 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX1[*]   ; Clock10    ; 6.024 ; 6.024 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[0]  ; Clock10    ; 6.187 ; 6.187 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[1]  ; Clock10    ; 6.772 ; 6.772 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[2]  ; Clock10    ; 7.388 ; 7.388 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[3]  ; Clock10    ; 6.184 ; 6.184 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[4]  ; Clock10    ; 6.424 ; 6.424 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[5]  ; Clock10    ; 6.809 ; 6.809 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[6]  ; Clock10    ; 6.024 ; 6.024 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX2[*]   ; Clock10    ; 5.883 ; 5.883 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[0]  ; Clock10    ; 7.382 ; 7.382 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[1]  ; Clock10    ; 7.029 ; 7.029 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[2]  ; Clock10    ; 6.672 ; 6.672 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[3]  ; Clock10    ; 6.168 ; 6.168 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[4]  ; Clock10    ; 6.186 ; 6.186 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[5]  ; Clock10    ; 5.883 ; 5.883 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[6]  ; Clock10    ; 6.643 ; 6.643 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX3[*]   ; Clock10    ; 5.764 ; 5.764 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[0]  ; Clock10    ; 6.692 ; 6.692 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[1]  ; Clock10    ; 6.649 ; 6.649 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[2]  ; Clock10    ; 6.969 ; 6.969 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[3]  ; Clock10    ; 5.784 ; 5.784 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[4]  ; Clock10    ; 5.764 ; 5.764 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[5]  ; Clock10    ; 6.046 ; 6.046 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[6]  ; Clock10    ; 7.523 ; 7.523 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDG[*]   ; Clock10    ; 4.962 ; 4.962 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[0]  ; Clock10    ; 4.962 ; 4.962 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[1]  ; Clock10    ; 5.039 ; 5.039 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[2]  ; Clock10    ; 5.481 ; 5.481 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[3]  ; Clock10    ; 5.338 ; 5.338 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[4]  ; Clock10    ; 5.285 ; 5.285 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[5]  ; Clock10    ; 5.377 ; 5.377 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[6]  ; Clock10    ; 5.243 ; 5.243 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[7]  ; Clock10    ; 5.230 ; 5.230 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDR[*]   ; Clock10    ; 4.897 ; 4.897 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[0]  ; Clock10    ; 4.989 ; 4.989 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[1]  ; Clock10    ; 5.011 ; 5.011 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[2]  ; Clock10    ; 5.706 ; 5.706 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[3]  ; Clock10    ; 5.744 ; 5.744 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[4]  ; Clock10    ; 5.897 ; 5.897 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[5]  ; Clock10    ; 5.616 ; 5.616 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[6]  ; Clock10    ; 5.638 ; 5.638 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[7]  ; Clock10    ; 5.262 ; 5.262 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[8]  ; Clock10    ; 4.897 ; 4.897 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[9]  ; Clock10    ; 5.546 ; 5.546 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------+


+----------------------------------------------------------------+
; Fast Model Setup Summary                                       ;
+--------------------------------------+---------+---------------+
; Clock                                ; Slack   ; End Point TNS ;
+--------------------------------------+---------+---------------+
; PLL_inst|altpll_component|pll|clk[0] ; 195.656 ; 0.000         ;
; Clock10                              ; 196.913 ; 0.000         ;
+--------------------------------------+---------+---------------+


+--------------------------------------------------------------+
; Fast Model Hold Summary                                      ;
+--------------------------------------+-------+---------------+
; Clock                                ; Slack ; End Point TNS ;
+--------------------------------------+-------+---------------+
; PLL_inst|altpll_component|pll|clk[0] ; 0.215 ; 0.000         ;
; Clock10                              ; 1.988 ; 0.000         ;
+--------------------------------------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                         ;
+--------------------------------------+---------+---------------+
; Clock                                ; Slack   ; End Point TNS ;
+--------------------------------------+---------+---------------+
; Clock10                              ; 50.000  ; 0.000         ;
; PLL_inst|altpll_component|pll|clk[0] ; 232.873 ; 0.000         ;
+--------------------------------------+---------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'PLL_inst|altpll_component|pll|clk[0]'                                                                                                 ;
+---------+-----------+-------------------------------------+--------------+--------------------------------------+--------------+------------+------------+
; Slack   ; From Node ; To Node                             ; Launch Clock ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------+-------------------------------------+--------------+--------------------------------------+--------------+------------+------------+
; 195.656 ; KEY[0]    ; KEYdevice:keydevice|KDATA[0]        ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.258     ; 4.118      ;
; 195.664 ; KEY[0]    ; KEYdevice:keydevice|KDATA[3]        ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.258     ; 4.110      ;
; 195.670 ; KEY[0]    ; KEYdevice:keydevice|KCTRL[2]_OTERM3 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.258     ; 4.104      ;
; 195.712 ; KEY[2]    ; KEYdevice:keydevice|KDATA[0]        ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.258     ; 4.062      ;
; 195.720 ; KEY[2]    ; KEYdevice:keydevice|KDATA[3]        ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.258     ; 4.054      ;
; 195.726 ; KEY[2]    ; KEYdevice:keydevice|KCTRL[2]_OTERM3 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.258     ; 4.048      ;
; 195.730 ; KEY[1]    ; KEYdevice:keydevice|KDATA[0]        ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.258     ; 4.044      ;
; 195.738 ; KEY[1]    ; KEYdevice:keydevice|KDATA[3]        ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.258     ; 4.036      ;
; 195.744 ; KEY[1]    ; KEYdevice:keydevice|KCTRL[2]_OTERM3 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.258     ; 4.030      ;
; 195.792 ; KEY[0]    ; KEYdevice:keydevice|KDATA[1]        ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.258     ; 3.982      ;
; 195.792 ; KEY[0]    ; KEYdevice:keydevice|KCTRL[0]        ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.258     ; 3.982      ;
; 195.798 ; KEY[0]    ; KEYdevice:keydevice|KDATA[2]        ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.258     ; 3.976      ;
; 195.848 ; KEY[2]    ; KEYdevice:keydevice|KDATA[1]        ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.258     ; 3.926      ;
; 195.848 ; KEY[2]    ; KEYdevice:keydevice|KCTRL[0]        ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.258     ; 3.926      ;
; 195.854 ; KEY[2]    ; KEYdevice:keydevice|KDATA[2]        ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.258     ; 3.920      ;
; 195.866 ; KEY[1]    ; KEYdevice:keydevice|KDATA[1]        ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.258     ; 3.908      ;
; 195.866 ; KEY[1]    ; KEYdevice:keydevice|KCTRL[0]        ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.258     ; 3.908      ;
; 195.872 ; KEY[1]    ; KEYdevice:keydevice|KDATA[2]        ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.258     ; 3.902      ;
; 195.927 ; KEY[3]    ; KEYdevice:keydevice|KDATA[0]        ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.258     ; 3.847      ;
; 195.935 ; KEY[3]    ; KEYdevice:keydevice|KDATA[3]        ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.258     ; 3.839      ;
; 195.941 ; KEY[3]    ; KEYdevice:keydevice|KCTRL[2]_OTERM3 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.258     ; 3.833      ;
; 196.063 ; KEY[3]    ; KEYdevice:keydevice|KDATA[1]        ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.258     ; 3.711      ;
; 196.063 ; KEY[3]    ; KEYdevice:keydevice|KCTRL[0]        ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.258     ; 3.711      ;
; 196.069 ; KEY[3]    ; KEYdevice:keydevice|KDATA[2]        ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.258     ; 3.705      ;
; 196.849 ; SW[7]     ; SWdevice:swdevice|counter[0]        ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.267     ; 2.916      ;
; 196.849 ; SW[7]     ; SWdevice:swdevice|counter[1]        ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.267     ; 2.916      ;
; 196.849 ; SW[7]     ; SWdevice:swdevice|counter[3]        ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.267     ; 2.916      ;
; 196.849 ; SW[7]     ; SWdevice:swdevice|counter[4]        ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.267     ; 2.916      ;
; 196.849 ; SW[7]     ; SWdevice:swdevice|counter[5]        ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.267     ; 2.916      ;
; 196.849 ; SW[7]     ; SWdevice:swdevice|counter[6]        ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.267     ; 2.916      ;
; 196.849 ; SW[7]     ; SWdevice:swdevice|counter[7]        ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.267     ; 2.916      ;
; 196.849 ; SW[7]     ; SWdevice:swdevice|counter[8]        ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.267     ; 2.916      ;
; 196.849 ; SW[7]     ; SWdevice:swdevice|counter[9]        ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.267     ; 2.916      ;
; 196.849 ; SW[7]     ; SWdevice:swdevice|counter[10]       ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.267     ; 2.916      ;
; 196.849 ; SW[7]     ; SWdevice:swdevice|counter[11]       ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.267     ; 2.916      ;
; 196.849 ; SW[7]     ; SWdevice:swdevice|counter[12]       ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.267     ; 2.916      ;
; 196.849 ; SW[7]     ; SWdevice:swdevice|counter[13]       ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.267     ; 2.916      ;
; 196.849 ; SW[7]     ; SWdevice:swdevice|counter[14]       ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.267     ; 2.916      ;
; 196.849 ; SW[7]     ; SWdevice:swdevice|counter[15]       ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.267     ; 2.916      ;
; 196.849 ; SW[7]     ; SWdevice:swdevice|counter[2]        ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.267     ; 2.916      ;
; 196.858 ; SW[7]     ; SWdevice:swdevice|counter[16]       ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.263     ; 2.911      ;
; 196.858 ; SW[7]     ; SWdevice:swdevice|counter[17]       ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.263     ; 2.911      ;
; 196.858 ; SW[7]     ; SWdevice:swdevice|counter[18]       ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.263     ; 2.911      ;
; 196.858 ; SW[7]     ; SWdevice:swdevice|counter[19]       ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.263     ; 2.911      ;
; 196.858 ; SW[7]     ; SWdevice:swdevice|counter[20]       ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.263     ; 2.911      ;
; 196.858 ; SW[7]     ; SWdevice:swdevice|counter[21]       ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.263     ; 2.911      ;
; 196.858 ; SW[7]     ; SWdevice:swdevice|counter[22]       ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.263     ; 2.911      ;
; 196.858 ; SW[7]     ; SWdevice:swdevice|counter[23]       ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.263     ; 2.911      ;
; 196.858 ; SW[7]     ; SWdevice:swdevice|counter[24]       ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.263     ; 2.911      ;
; 196.858 ; SW[7]     ; SWdevice:swdevice|counter[25]       ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.263     ; 2.911      ;
; 196.858 ; SW[7]     ; SWdevice:swdevice|counter[26]       ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.263     ; 2.911      ;
; 196.858 ; SW[7]     ; SWdevice:swdevice|counter[27]       ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.263     ; 2.911      ;
; 196.858 ; SW[7]     ; SWdevice:swdevice|counter[28]       ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.263     ; 2.911      ;
; 196.858 ; SW[7]     ; SWdevice:swdevice|counter[29]       ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.263     ; 2.911      ;
; 196.858 ; SW[7]     ; SWdevice:swdevice|counter[30]       ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.263     ; 2.911      ;
; 196.858 ; SW[7]     ; SWdevice:swdevice|counter[31]       ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.263     ; 2.911      ;
; 196.910 ; SW[5]     ; SWdevice:swdevice|counter[0]        ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.267     ; 2.855      ;
; 196.910 ; SW[5]     ; SWdevice:swdevice|counter[1]        ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.267     ; 2.855      ;
; 196.910 ; SW[5]     ; SWdevice:swdevice|counter[3]        ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.267     ; 2.855      ;
; 196.910 ; SW[5]     ; SWdevice:swdevice|counter[4]        ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.267     ; 2.855      ;
; 196.910 ; SW[5]     ; SWdevice:swdevice|counter[5]        ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.267     ; 2.855      ;
; 196.910 ; SW[5]     ; SWdevice:swdevice|counter[6]        ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.267     ; 2.855      ;
; 196.910 ; SW[5]     ; SWdevice:swdevice|counter[7]        ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.267     ; 2.855      ;
; 196.910 ; SW[5]     ; SWdevice:swdevice|counter[8]        ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.267     ; 2.855      ;
; 196.910 ; SW[5]     ; SWdevice:swdevice|counter[9]        ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.267     ; 2.855      ;
; 196.910 ; SW[5]     ; SWdevice:swdevice|counter[10]       ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.267     ; 2.855      ;
; 196.910 ; SW[5]     ; SWdevice:swdevice|counter[11]       ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.267     ; 2.855      ;
; 196.910 ; SW[5]     ; SWdevice:swdevice|counter[12]       ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.267     ; 2.855      ;
; 196.910 ; SW[5]     ; SWdevice:swdevice|counter[13]       ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.267     ; 2.855      ;
; 196.910 ; SW[5]     ; SWdevice:swdevice|counter[14]       ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.267     ; 2.855      ;
; 196.910 ; SW[5]     ; SWdevice:swdevice|counter[15]       ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.267     ; 2.855      ;
; 196.910 ; SW[5]     ; SWdevice:swdevice|counter[2]        ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.267     ; 2.855      ;
; 196.919 ; SW[5]     ; SWdevice:swdevice|counter[16]       ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.263     ; 2.850      ;
; 196.919 ; SW[5]     ; SWdevice:swdevice|counter[17]       ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.263     ; 2.850      ;
; 196.919 ; SW[5]     ; SWdevice:swdevice|counter[18]       ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.263     ; 2.850      ;
; 196.919 ; SW[5]     ; SWdevice:swdevice|counter[19]       ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.263     ; 2.850      ;
; 196.919 ; SW[5]     ; SWdevice:swdevice|counter[20]       ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.263     ; 2.850      ;
; 196.919 ; SW[5]     ; SWdevice:swdevice|counter[21]       ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.263     ; 2.850      ;
; 196.919 ; SW[5]     ; SWdevice:swdevice|counter[22]       ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.263     ; 2.850      ;
; 196.919 ; SW[5]     ; SWdevice:swdevice|counter[23]       ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.263     ; 2.850      ;
; 196.919 ; SW[5]     ; SWdevice:swdevice|counter[24]       ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.263     ; 2.850      ;
; 196.919 ; SW[5]     ; SWdevice:swdevice|counter[25]       ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.263     ; 2.850      ;
; 196.919 ; SW[5]     ; SWdevice:swdevice|counter[26]       ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.263     ; 2.850      ;
; 196.919 ; SW[5]     ; SWdevice:swdevice|counter[27]       ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.263     ; 2.850      ;
; 196.919 ; SW[5]     ; SWdevice:swdevice|counter[28]       ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.263     ; 2.850      ;
; 196.919 ; SW[5]     ; SWdevice:swdevice|counter[29]       ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.263     ; 2.850      ;
; 196.919 ; SW[5]     ; SWdevice:swdevice|counter[30]       ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.263     ; 2.850      ;
; 196.919 ; SW[5]     ; SWdevice:swdevice|counter[31]       ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.263     ; 2.850      ;
; 197.006 ; SW[6]     ; SWdevice:swdevice|counter[0]        ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.267     ; 2.759      ;
; 197.006 ; SW[6]     ; SWdevice:swdevice|counter[1]        ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.267     ; 2.759      ;
; 197.006 ; SW[6]     ; SWdevice:swdevice|counter[3]        ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.267     ; 2.759      ;
; 197.006 ; SW[6]     ; SWdevice:swdevice|counter[4]        ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.267     ; 2.759      ;
; 197.006 ; SW[6]     ; SWdevice:swdevice|counter[5]        ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.267     ; 2.759      ;
; 197.006 ; SW[6]     ; SWdevice:swdevice|counter[6]        ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.267     ; 2.759      ;
; 197.006 ; SW[6]     ; SWdevice:swdevice|counter[7]        ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.267     ; 2.759      ;
; 197.006 ; SW[6]     ; SWdevice:swdevice|counter[8]        ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.267     ; 2.759      ;
; 197.006 ; SW[6]     ; SWdevice:swdevice|counter[9]        ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.267     ; 2.759      ;
; 197.006 ; SW[6]     ; SWdevice:swdevice|counter[10]       ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.267     ; 2.759      ;
; 197.006 ; SW[6]     ; SWdevice:swdevice|counter[11]       ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.267     ; 2.759      ;
; 197.006 ; SW[6]     ; SWdevice:swdevice|counter[12]       ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.267     ; 2.759      ;
+---------+-----------+-------------------------------------+--------------+--------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Clock10'                                                                                                                            ;
+---------+--------------------------------------+---------+--------------------------------------+-------------+--------------+------------+------------+
; Slack   ; From Node                            ; To Node ; Launch Clock                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------+---------+--------------------------------------+-------------+--------------+------------+------------+
; 196.913 ; SevenSeg:sevenSeg2|dOut[0]~0_OTERM23 ; HEX2[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.261      ; 3.348      ;
; 196.968 ; SevenSeg:sevenSeg0|dOut[5]~5_OTERM67 ; HEX0[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.257      ; 3.289      ;
; 196.983 ; SevenSeg:sevenSeg1|dOut[2]~2_OTERM43 ; HEX1[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.260      ; 3.277      ;
; 196.994 ; SevenSeg:sevenSeg3|dOut[6]~6_OTERM21 ; HEX3[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.260      ; 3.266      ;
; 197.105 ; SevenSeg:sevenSeg3|dOut[2]~2_OTERM11 ; HEX3[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.260      ; 3.155      ;
; 197.114 ; SevenSeg:sevenSeg0|dOut[6]~6_OTERM69 ; HEX0[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.257      ; 3.143      ;
; 197.136 ; SevenSeg:sevenSeg1|dOut[5]~5_OTERM51 ; HEX1[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.260      ; 3.124      ;
; 197.145 ; SevenSeg:sevenSeg0|dOut[2]~2_OTERM59 ; HEX0[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.257      ; 3.112      ;
; 197.150 ; SevenSeg:sevenSeg3|dOut[0]~0_OTERM7  ; HEX3[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.260      ; 3.110      ;
; 197.171 ; SevenSeg:sevenSeg0|dOut[4]~4_OTERM65 ; HEX0[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.257      ; 3.086      ;
; 197.227 ; SevenSeg:sevenSeg2|dOut[1]~1_OTERM25 ; HEX2[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.261      ; 3.034      ;
; 197.249 ; SevenSeg:sevenSeg3|dOut[1]~1_OTERM9  ; HEX3[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.260      ; 3.011      ;
; 197.253 ; SevenSeg:sevenSeg0|dOut[1]~1_OTERM57 ; HEX0[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.257      ; 3.004      ;
; 197.261 ; SevenSeg:sevenSeg0|dOut[0]~0_OTERM55 ; HEX0[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.257      ; 2.996      ;
; 197.271 ; SevenSeg:sevenSeg1|dOut[1]~1_OTERM41 ; HEX1[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.260      ; 2.989      ;
; 197.278 ; SevenSeg:sevenSeg2|dOut[2]~2_OTERM27 ; HEX2[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.261      ; 2.983      ;
; 197.337 ; SevenSeg:sevenSeg2|dOut[6]~6_OTERM37 ; HEX2[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.261      ; 2.924      ;
; 197.338 ; SevenSeg:sevenSeg1|dOut[4]~4_OTERM49 ; HEX1[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.260      ; 2.922      ;
; 197.375 ; SevenSeg:sevenSeg1|dOut[0]~0_OTERM39 ; HEX1[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.260      ; 2.885      ;
; 197.413 ; SevenSeg:sevenSeg0|dOut[3]~3_OTERM63 ; HEX0[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.257      ; 2.844      ;
; 197.453 ; SevenSeg:sevenSeg1|dOut[3]~3_OTERM47 ; HEX1[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.260      ; 2.807      ;
; 197.460 ; SevenSeg:sevenSeg1|dOut[6]~6_OTERM53 ; HEX1[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.260      ; 2.800      ;
; 197.482 ; SevenSeg:sevenSeg2|dOut[3]~3_OTERM31 ; HEX2[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.261      ; 2.779      ;
; 197.483 ; SevenSeg:sevenSeg2|dOut[4]~4_OTERM33 ; HEX2[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.261      ; 2.778      ;
; 197.523 ; SevenSeg:sevenSeg3|dOut[5]~5_OTERM19 ; HEX3[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.260      ; 2.737      ;
; 197.571 ; DISPdevice:displedr|dev[4]~reg0      ; LEDR[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.257      ; 2.686      ;
; 197.574 ; SevenSeg:sevenSeg2|dOut[5]~5_OTERM35 ; HEX2[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.261      ; 2.687      ;
; 197.658 ; SevenSeg:sevenSeg3|dOut[3]~3_OTERM15 ; HEX3[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.260      ; 2.602      ;
; 197.669 ; SevenSeg:sevenSeg3|dOut[4]~4_OTERM17 ; HEX3[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.260      ; 2.591      ;
; 197.679 ; DISPdevice:displedr|dev[3]~reg0      ; LEDR[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.265      ; 2.586      ;
; 197.706 ; DISPdevice:displedr|dev[2]~reg0      ; LEDR[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.264      ; 2.558      ;
; 197.709 ; DISPdevice:displedr|dev[6]~reg0      ; LEDR[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.261      ; 2.552      ;
; 197.757 ; DISPdevice:displedr|dev[5]~reg0      ; LEDR[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.261      ; 2.504      ;
; 197.766 ; DISPdevice:displedg|dev[2]~reg0      ; LEDG[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.264      ; 2.498      ;
; 197.793 ; DISPdevice:displedr|dev[7]~reg0      ; LEDR[7] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.261      ; 2.468      ;
; 197.809 ; DISPdevice:displedr|dev[9]~reg0      ; LEDR[9] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.259      ; 2.450      ;
; 197.828 ; DISPdevice:displedg|dev[5]~reg0      ; LEDG[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.260      ; 2.432      ;
; 197.837 ; DISPdevice:displedg|dev[4]~reg0      ; LEDG[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.257      ; 2.420      ;
; 197.859 ; DISPdevice:displedg|dev[3]~reg0      ; LEDG[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.265      ; 2.406      ;
; 197.870 ; DISPdevice:displedg|dev[7]~reg0      ; LEDG[7] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.261      ; 2.391      ;
; 197.897 ; DISPdevice:displedg|dev[6]~reg0      ; LEDG[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.260      ; 2.363      ;
; 197.965 ; DISPdevice:displedg|dev[1]~reg0      ; LEDG[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.263      ; 2.298      ;
; 197.974 ; DISPdevice:displedg|dev[0]~reg0      ; LEDG[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.263      ; 2.289      ;
; 197.998 ; DISPdevice:displedr|dev[1]~reg0      ; LEDR[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.263      ; 2.265      ;
; 198.004 ; DISPdevice:displedr|dev[0]~reg0      ; LEDR[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.264      ; 2.260      ;
; 198.012 ; DISPdevice:displedr|dev[8]~reg0      ; LEDR[8] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.259      ; 2.247      ;
+---------+--------------------------------------+---------+--------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'PLL_inst|altpll_component|pll|clk[0]'                                                                                                                                              ;
+-------+---------------------------------+-------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                             ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+-------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 0.215 ; PipeRegister:pipe|lwOut         ; PipeRegister:pipe|lwOut             ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PipeRegister:pipe|memWrtOut     ; PipeRegister:pipe|memWrtOut         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PipeRegister:pipe|dataOut[2]    ; PipeRegister:pipe|dataOut[2]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PipeRegister:pipe|dataOut[10]   ; PipeRegister:pipe|dataOut[10]       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; hex[10]                         ; hex[10]                             ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SWdevice:swdevice|PREV_SDATA[0] ; SWdevice:swdevice|PREV_SDATA[0]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SWdevice:swdevice|PREV_SDATA[1] ; SWdevice:swdevice|PREV_SDATA[1]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SWdevice:swdevice|PREV_SDATA[5] ; SWdevice:swdevice|PREV_SDATA[5]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SWdevice:swdevice|PREV_SDATA[4] ; SWdevice:swdevice|PREV_SDATA[4]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SWdevice:swdevice|PREV_SDATA[2] ; SWdevice:swdevice|PREV_SDATA[2]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SWdevice:swdevice|PREV_SDATA[3] ; SWdevice:swdevice|PREV_SDATA[3]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SWdevice:swdevice|PREV_SDATA[7] ; SWdevice:swdevice|PREV_SDATA[7]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SWdevice:swdevice|PREV_SDATA[6] ; SWdevice:swdevice|PREV_SDATA[6]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SWdevice:swdevice|PREV_SDATA[8] ; SWdevice:swdevice|PREV_SDATA[8]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SWdevice:swdevice|PREV_SDATA[9] ; SWdevice:swdevice|PREV_SDATA[9]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; hex[7]                          ; hex[7]                              ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DISPdevice:displedr|dev[7]~reg0 ; DISPdevice:displedr|dev[7]~reg0     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PipeRegister:pipe|dataOut[7]    ; PipeRegister:pipe|dataOut[7]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DISPdevice:displedg|dev[7]~reg0 ; DISPdevice:displedg|dev[7]~reg0     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DISPdevice:displedr|dev[9]~reg0 ; DISPdevice:displedr|dev[9]~reg0     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PipeRegister:pipe|dataOut[8]    ; PipeRegister:pipe|dataOut[8]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; hex[8]                          ; hex[8]                              ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; KEYdevice:keydevice|KCTRL[8]    ; KEYdevice:keydevice|KCTRL[8]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DISPdevice:displedr|dev[8]~reg0 ; DISPdevice:displedr|dev[8]~reg0     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SWdevice:swdevice|SCTRL[8]      ; SWdevice:swdevice|SCTRL[8]          ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Timer:timer|TCTL[8]             ; Timer:timer|TCTL[8]                 ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PipeRegister:pipe|dataOut[9]    ; PipeRegister:pipe|dataOut[9]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; hex[9]                          ; hex[9]                              ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PipeRegister:pipe|dataOut[6]    ; PipeRegister:pipe|dataOut[6]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DISPdevice:displedg|dev[6]~reg0 ; DISPdevice:displedg|dev[6]~reg0     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; hex[6]                          ; hex[6]                              ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DISPdevice:displedr|dev[6]~reg0 ; DISPdevice:displedr|dev[6]~reg0     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PipeRegister:pipe|dataOut[14]   ; PipeRegister:pipe|dataOut[14]       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; hex[14]                         ; hex[14]                             ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PipeRegister:pipe|dataOut[17]   ; PipeRegister:pipe|dataOut[17]       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PipeRegister:pipe|dataOut[16]   ; PipeRegister:pipe|dataOut[16]       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PipeRegister:pipe|dataOut[19]   ; PipeRegister:pipe|dataOut[19]       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PipeRegister:pipe|dataOut[18]   ; PipeRegister:pipe|dataOut[18]       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PipeRegister:pipe|dataOut[21]   ; PipeRegister:pipe|dataOut[21]       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PipeRegister:pipe|dataOut[20]   ; PipeRegister:pipe|dataOut[20]       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PipeRegister:pipe|dataOut[23]   ; PipeRegister:pipe|dataOut[23]       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PipeRegister:pipe|dataOut[22]   ; PipeRegister:pipe|dataOut[22]       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PipeRegister:pipe|dataOut[24]   ; PipeRegister:pipe|dataOut[24]       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PipeRegister:pipe|dataOut[25]   ; PipeRegister:pipe|dataOut[25]       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; KEYdevice:keydevice|KDATA[2]    ; KEYdevice:keydevice|KDATA[2]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; KEYdevice:keydevice|KDATA[0]    ; KEYdevice:keydevice|KDATA[0]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; KEYdevice:keydevice|KDATA[3]    ; KEYdevice:keydevice|KDATA[3]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; KEYdevice:keydevice|KDATA[1]    ; KEYdevice:keydevice|KDATA[1]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PipeRegister:pipe|dataOut[29]   ; PipeRegister:pipe|dataOut[29]       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PipeRegister:pipe|dataOut[27]   ; PipeRegister:pipe|dataOut[27]       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PipeRegister:pipe|dataOut[28]   ; PipeRegister:pipe|dataOut[28]       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PipeRegister:pipe|dataOut[26]   ; PipeRegister:pipe|dataOut[26]       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PipeRegister:pipe|dataOut[31]   ; PipeRegister:pipe|dataOut[31]       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PipeRegister:pipe|dataOut[30]   ; PipeRegister:pipe|dataOut[30]       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; hex[4]                          ; hex[4]                              ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DISPdevice:displedr|dev[4]~reg0 ; DISPdevice:displedr|dev[4]~reg0     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PipeRegister:pipe|dataOut[4]    ; PipeRegister:pipe|dataOut[4]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DISPdevice:displedg|dev[4]~reg0 ; DISPdevice:displedg|dev[4]~reg0     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; hex[2]                          ; hex[2]                              ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DISPdevice:displedg|dev[2]~reg0 ; DISPdevice:displedg|dev[2]~reg0     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Timer:timer|TCTL[2]             ; Timer:timer|TCTL[2]                 ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DISPdevice:displedr|dev[2]~reg0 ; DISPdevice:displedr|dev[2]~reg0     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SWdevice:swdevice|SCTRL[0]      ; SWdevice:swdevice|SCTRL[0]          ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; KEYdevice:keydevice|KCTRL[0]    ; KEYdevice:keydevice|KCTRL[0]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PipeRegister:pipe|dataOut[13]   ; PipeRegister:pipe|dataOut[13]       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; hex[13]                         ; hex[13]                             ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PipeRegister:pipe|dataOut[15]   ; PipeRegister:pipe|dataOut[15]       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; hex[15]                         ; hex[15]                             ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PipeRegister:pipe|dataOut[12]   ; PipeRegister:pipe|dataOut[12]       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; hex[12]                         ; hex[12]                             ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PipeRegister:pipe|dataOut[3]    ; PipeRegister:pipe|dataOut[3]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DISPdevice:displedg|dev[3]~reg0 ; DISPdevice:displedg|dev[3]~reg0     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; hex[3]                          ; hex[3]                              ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DISPdevice:displedr|dev[3]~reg0 ; DISPdevice:displedr|dev[3]~reg0     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PipeRegister:pipe|dataOut[5]    ; PipeRegister:pipe|dataOut[5]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DISPdevice:displedg|dev[5]~reg0 ; DISPdevice:displedg|dev[5]~reg0     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; hex[5]                          ; hex[5]                              ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DISPdevice:displedr|dev[5]~reg0 ; DISPdevice:displedr|dev[5]~reg0     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PipeRegister:pipe|dataOut[11]   ; PipeRegister:pipe|dataOut[11]       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; hex[11]                         ; hex[11]                             ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PipeRegister:pipe|dataOut[1]    ; PipeRegister:pipe|dataOut[1]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DISPdevice:displedg|dev[1]~reg0 ; DISPdevice:displedg|dev[1]~reg0     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; hex[1]                          ; hex[1]                              ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DISPdevice:displedr|dev[1]~reg0 ; DISPdevice:displedr|dev[1]~reg0     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PipeRegister:pipe|dataOut[0]    ; PipeRegister:pipe|dataOut[0]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DISPdevice:displedg|dev[0]~reg0 ; DISPdevice:displedg|dev[0]~reg0     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; hex[0]                          ; hex[0]                              ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DISPdevice:displedr|dev[0]~reg0 ; DISPdevice:displedr|dev[0]~reg0     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PipeRegister:pipe|branchOut     ; PipeRegister:pipe|branchOut         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.243 ; Timer:timer|counter[31]         ; Timer:timer|counter[31]             ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; SWdevice:swdevice|counter[31]   ; SWdevice:swdevice|counter[31]       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; SWdevice:swdevice|PREV_SDATA[8] ; SWdevice:swdevice|SDATA[8]          ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; Timer:timer|TCNT[31]            ; Timer:timer|TCNT[31]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; KEYdevice:keydevice|KCTRL[0]    ; KEYdevice:keydevice|KCTRL[2]_OTERM3 ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.395      ;
; 0.336 ; PipeRegister:pipe|pcOut[0]      ; Register:pc|dataOut[0]              ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.488      ;
; 0.355 ; Timer:timer|counter[0]          ; Timer:timer|counter[0]              ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.507      ;
; 0.355 ; Timer:timer|counter[16]         ; Timer:timer|counter[16]             ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.507      ;
; 0.355 ; SWdevice:swdevice|counter[0]    ; SWdevice:swdevice|counter[0]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.507      ;
; 0.355 ; SWdevice:swdevice|counter[16]   ; SWdevice:swdevice|counter[16]       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.507      ;
; 0.355 ; Timer:timer|TCNT[16]            ; Timer:timer|TCNT[16]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.507      ;
+-------+---------------------------------+-------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Clock10'                                                                                                                           ;
+-------+--------------------------------------+---------+--------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node ; Launch Clock                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+---------+--------------------------------------+-------------+--------------+------------+------------+
; 1.988 ; DISPdevice:displedr|dev[8]~reg0      ; LEDR[8] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.259      ; 2.247      ;
; 1.996 ; DISPdevice:displedr|dev[0]~reg0      ; LEDR[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.264      ; 2.260      ;
; 2.002 ; DISPdevice:displedr|dev[1]~reg0      ; LEDR[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.263      ; 2.265      ;
; 2.026 ; DISPdevice:displedg|dev[0]~reg0      ; LEDG[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.263      ; 2.289      ;
; 2.035 ; DISPdevice:displedg|dev[1]~reg0      ; LEDG[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.263      ; 2.298      ;
; 2.103 ; DISPdevice:displedg|dev[6]~reg0      ; LEDG[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.260      ; 2.363      ;
; 2.130 ; DISPdevice:displedg|dev[7]~reg0      ; LEDG[7] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.261      ; 2.391      ;
; 2.141 ; DISPdevice:displedg|dev[3]~reg0      ; LEDG[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.265      ; 2.406      ;
; 2.163 ; DISPdevice:displedg|dev[4]~reg0      ; LEDG[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.257      ; 2.420      ;
; 2.172 ; DISPdevice:displedg|dev[5]~reg0      ; LEDG[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.260      ; 2.432      ;
; 2.191 ; DISPdevice:displedr|dev[9]~reg0      ; LEDR[9] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.259      ; 2.450      ;
; 2.207 ; DISPdevice:displedr|dev[7]~reg0      ; LEDR[7] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.261      ; 2.468      ;
; 2.234 ; DISPdevice:displedg|dev[2]~reg0      ; LEDG[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.264      ; 2.498      ;
; 2.243 ; DISPdevice:displedr|dev[5]~reg0      ; LEDR[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.261      ; 2.504      ;
; 2.291 ; DISPdevice:displedr|dev[6]~reg0      ; LEDR[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.261      ; 2.552      ;
; 2.294 ; DISPdevice:displedr|dev[2]~reg0      ; LEDR[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.264      ; 2.558      ;
; 2.321 ; DISPdevice:displedr|dev[3]~reg0      ; LEDR[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.265      ; 2.586      ;
; 2.331 ; SevenSeg:sevenSeg3|dOut[4]~4_OTERM17 ; HEX3[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.260      ; 2.591      ;
; 2.342 ; SevenSeg:sevenSeg3|dOut[3]~3_OTERM15 ; HEX3[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.260      ; 2.602      ;
; 2.426 ; SevenSeg:sevenSeg2|dOut[5]~5_OTERM35 ; HEX2[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.261      ; 2.687      ;
; 2.429 ; DISPdevice:displedr|dev[4]~reg0      ; LEDR[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.257      ; 2.686      ;
; 2.477 ; SevenSeg:sevenSeg3|dOut[5]~5_OTERM19 ; HEX3[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.260      ; 2.737      ;
; 2.517 ; SevenSeg:sevenSeg2|dOut[4]~4_OTERM33 ; HEX2[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.261      ; 2.778      ;
; 2.518 ; SevenSeg:sevenSeg2|dOut[3]~3_OTERM31 ; HEX2[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.261      ; 2.779      ;
; 2.540 ; SevenSeg:sevenSeg1|dOut[6]~6_OTERM53 ; HEX1[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.260      ; 2.800      ;
; 2.547 ; SevenSeg:sevenSeg1|dOut[3]~3_OTERM47 ; HEX1[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.260      ; 2.807      ;
; 2.587 ; SevenSeg:sevenSeg0|dOut[3]~3_OTERM63 ; HEX0[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.257      ; 2.844      ;
; 2.625 ; SevenSeg:sevenSeg1|dOut[0]~0_OTERM39 ; HEX1[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.260      ; 2.885      ;
; 2.662 ; SevenSeg:sevenSeg1|dOut[4]~4_OTERM49 ; HEX1[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.260      ; 2.922      ;
; 2.663 ; SevenSeg:sevenSeg2|dOut[6]~6_OTERM37 ; HEX2[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.261      ; 2.924      ;
; 2.722 ; SevenSeg:sevenSeg2|dOut[2]~2_OTERM27 ; HEX2[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.261      ; 2.983      ;
; 2.729 ; SevenSeg:sevenSeg1|dOut[1]~1_OTERM41 ; HEX1[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.260      ; 2.989      ;
; 2.739 ; SevenSeg:sevenSeg0|dOut[0]~0_OTERM55 ; HEX0[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.257      ; 2.996      ;
; 2.747 ; SevenSeg:sevenSeg0|dOut[1]~1_OTERM57 ; HEX0[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.257      ; 3.004      ;
; 2.751 ; SevenSeg:sevenSeg3|dOut[1]~1_OTERM9  ; HEX3[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.260      ; 3.011      ;
; 2.773 ; SevenSeg:sevenSeg2|dOut[1]~1_OTERM25 ; HEX2[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.261      ; 3.034      ;
; 2.829 ; SevenSeg:sevenSeg0|dOut[4]~4_OTERM65 ; HEX0[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.257      ; 3.086      ;
; 2.850 ; SevenSeg:sevenSeg3|dOut[0]~0_OTERM7  ; HEX3[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.260      ; 3.110      ;
; 2.855 ; SevenSeg:sevenSeg0|dOut[2]~2_OTERM59 ; HEX0[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.257      ; 3.112      ;
; 2.864 ; SevenSeg:sevenSeg1|dOut[5]~5_OTERM51 ; HEX1[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.260      ; 3.124      ;
; 2.886 ; SevenSeg:sevenSeg0|dOut[6]~6_OTERM69 ; HEX0[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.257      ; 3.143      ;
; 2.895 ; SevenSeg:sevenSeg3|dOut[2]~2_OTERM11 ; HEX3[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.260      ; 3.155      ;
; 3.006 ; SevenSeg:sevenSeg3|dOut[6]~6_OTERM21 ; HEX3[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.260      ; 3.266      ;
; 3.017 ; SevenSeg:sevenSeg1|dOut[2]~2_OTERM43 ; HEX1[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.260      ; 3.277      ;
; 3.032 ; SevenSeg:sevenSeg0|dOut[5]~5_OTERM67 ; HEX0[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.257      ; 3.289      ;
; 3.087 ; SevenSeg:sevenSeg2|dOut[0]~0_OTERM23 ; HEX2[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.261      ; 3.348      ;
+-------+--------------------------------------+---------+--------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Clock10'                                                                                 ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------+
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; Clock10 ; Rise       ; CLOCK_50|combout                       ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; Clock10 ; Rise       ; CLOCK_50|combout                       ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; Clock10 ; Rise       ; PLL_inst|altpll_component|pll|clk[0]   ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; Clock10 ; Rise       ; PLL_inst|altpll_component|pll|clk[0]   ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; Clock10 ; Rise       ; PLL_inst|altpll_component|pll|inclk[0] ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; Clock10 ; Rise       ; PLL_inst|altpll_component|pll|inclk[0] ;
; 97.620 ; 100.000      ; 2.380          ; Port Rate        ; Clock10 ; Rise       ; CLOCK_50                               ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'PLL_inst|altpll_component|pll|clk[0]'                                                                                                                                                        ;
+---------+--------------+----------------+------------------+--------------------------------------+------------+--------------------------------------------------------------------------------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock                                ; Clock Edge ; Target                                                                                                       ;
+---------+--------------+----------------+------------------+--------------------------------------+------------+--------------------------------------------------------------------------------------------------------------+
; 232.873 ; 235.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a0~porta_address_reg0   ;
; 232.873 ; 235.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a0~porta_address_reg1   ;
; 232.873 ; 235.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a0~porta_address_reg10  ;
; 232.873 ; 235.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a0~porta_address_reg2   ;
; 232.873 ; 235.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a0~porta_address_reg3   ;
; 232.873 ; 235.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a0~porta_address_reg4   ;
; 232.873 ; 235.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a0~porta_address_reg5   ;
; 232.873 ; 235.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a0~porta_address_reg6   ;
; 232.873 ; 235.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a0~porta_address_reg7   ;
; 232.873 ; 235.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a0~porta_address_reg8   ;
; 232.873 ; 235.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a0~porta_address_reg9   ;
; 232.873 ; 235.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a0~porta_datain_reg0    ;
; 232.873 ; 235.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a0~porta_datain_reg1    ;
; 232.873 ; 235.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a0~porta_memory_reg0    ;
; 232.873 ; 235.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a0~porta_we_reg         ;
; 232.873 ; 235.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a10~porta_address_reg0  ;
; 232.873 ; 235.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a10~porta_address_reg1  ;
; 232.873 ; 235.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a10~porta_address_reg10 ;
; 232.873 ; 235.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a10~porta_address_reg2  ;
; 232.873 ; 235.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a10~porta_address_reg3  ;
; 232.873 ; 235.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a10~porta_address_reg4  ;
; 232.873 ; 235.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a10~porta_address_reg5  ;
; 232.873 ; 235.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a10~porta_address_reg6  ;
; 232.873 ; 235.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a10~porta_address_reg7  ;
; 232.873 ; 235.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a10~porta_address_reg8  ;
; 232.873 ; 235.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a10~porta_address_reg9  ;
; 232.873 ; 235.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a10~porta_datain_reg0   ;
; 232.873 ; 235.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a10~porta_datain_reg1   ;
; 232.873 ; 235.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a10~porta_memory_reg0   ;
; 232.873 ; 235.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a10~porta_we_reg        ;
; 232.873 ; 235.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a11~porta_memory_reg0   ;
; 232.873 ; 235.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a12~porta_address_reg0  ;
; 232.873 ; 235.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a12~porta_address_reg1  ;
; 232.873 ; 235.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a12~porta_address_reg10 ;
; 232.873 ; 235.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a12~porta_address_reg2  ;
; 232.873 ; 235.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a12~porta_address_reg3  ;
; 232.873 ; 235.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a12~porta_address_reg4  ;
; 232.873 ; 235.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a12~porta_address_reg5  ;
; 232.873 ; 235.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a12~porta_address_reg6  ;
; 232.873 ; 235.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a12~porta_address_reg7  ;
; 232.873 ; 235.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a12~porta_address_reg8  ;
; 232.873 ; 235.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a12~porta_address_reg9  ;
; 232.873 ; 235.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a12~porta_datain_reg0   ;
; 232.873 ; 235.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a12~porta_datain_reg1   ;
; 232.873 ; 235.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a12~porta_memory_reg0   ;
; 232.873 ; 235.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a12~porta_we_reg        ;
; 232.873 ; 235.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a13~porta_address_reg0  ;
; 232.873 ; 235.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a13~porta_address_reg1  ;
; 232.873 ; 235.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a13~porta_address_reg10 ;
; 232.873 ; 235.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a13~porta_address_reg2  ;
; 232.873 ; 235.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a13~porta_address_reg3  ;
; 232.873 ; 235.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a13~porta_address_reg4  ;
; 232.873 ; 235.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a13~porta_address_reg5  ;
; 232.873 ; 235.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a13~porta_address_reg6  ;
; 232.873 ; 235.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a13~porta_address_reg7  ;
; 232.873 ; 235.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a13~porta_address_reg8  ;
; 232.873 ; 235.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a13~porta_address_reg9  ;
; 232.873 ; 235.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a13~porta_datain_reg0   ;
; 232.873 ; 235.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a13~porta_datain_reg1   ;
; 232.873 ; 235.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a13~porta_memory_reg0   ;
; 232.873 ; 235.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a13~porta_we_reg        ;
; 232.873 ; 235.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a14~porta_memory_reg0   ;
; 232.873 ; 235.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a15~porta_memory_reg0   ;
; 232.873 ; 235.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a16~porta_address_reg0  ;
; 232.873 ; 235.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a16~porta_address_reg1  ;
; 232.873 ; 235.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a16~porta_address_reg10 ;
; 232.873 ; 235.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a16~porta_address_reg2  ;
; 232.873 ; 235.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a16~porta_address_reg3  ;
; 232.873 ; 235.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a16~porta_address_reg4  ;
; 232.873 ; 235.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a16~porta_address_reg5  ;
; 232.873 ; 235.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a16~porta_address_reg6  ;
; 232.873 ; 235.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a16~porta_address_reg7  ;
; 232.873 ; 235.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a16~porta_address_reg8  ;
; 232.873 ; 235.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a16~porta_address_reg9  ;
; 232.873 ; 235.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a16~porta_datain_reg0   ;
; 232.873 ; 235.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a16~porta_datain_reg1   ;
; 232.873 ; 235.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a16~porta_memory_reg0   ;
; 232.873 ; 235.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a16~porta_we_reg        ;
; 232.873 ; 235.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a17~porta_memory_reg0   ;
; 232.873 ; 235.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a18~porta_address_reg0  ;
; 232.873 ; 235.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a18~porta_address_reg1  ;
; 232.873 ; 235.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a18~porta_address_reg10 ;
; 232.873 ; 235.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a18~porta_address_reg2  ;
; 232.873 ; 235.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a18~porta_address_reg3  ;
; 232.873 ; 235.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a18~porta_address_reg4  ;
; 232.873 ; 235.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a18~porta_address_reg5  ;
; 232.873 ; 235.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a18~porta_address_reg6  ;
; 232.873 ; 235.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a18~porta_address_reg7  ;
; 232.873 ; 235.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a18~porta_address_reg8  ;
; 232.873 ; 235.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a18~porta_address_reg9  ;
; 232.873 ; 235.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a18~porta_datain_reg0   ;
; 232.873 ; 235.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a18~porta_datain_reg1   ;
; 232.873 ; 235.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a18~porta_memory_reg0   ;
; 232.873 ; 235.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a18~porta_we_reg        ;
; 232.873 ; 235.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a19~porta_memory_reg0   ;
; 232.873 ; 235.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a1~porta_memory_reg0    ;
; 232.873 ; 235.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a20~porta_address_reg0  ;
; 232.873 ; 235.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a20~porta_address_reg1  ;
; 232.873 ; 235.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a20~porta_address_reg10 ;
; 232.873 ; 235.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a20~porta_address_reg2  ;
+---------+--------------+----------------+------------------+--------------------------------------+------------+--------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------+
; Setup Times                                                                                ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; KEY[*]    ; Clock10    ; 4.344 ; 4.344 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[0]   ; Clock10    ; 4.344 ; 4.344 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[1]   ; Clock10    ; 4.270 ; 4.270 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[2]   ; Clock10    ; 4.288 ; 4.288 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[3]   ; Clock10    ; 4.073 ; 4.073 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; SW[*]     ; Clock10    ; 3.151 ; 3.151 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[0]    ; Clock10    ; 2.702 ; 2.702 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[1]    ; Clock10    ; 2.581 ; 2.581 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[2]    ; Clock10    ; 2.830 ; 2.830 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[3]    ; Clock10    ; 2.966 ; 2.966 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[4]    ; Clock10    ; 2.890 ; 2.890 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[5]    ; Clock10    ; 3.090 ; 3.090 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[6]    ; Clock10    ; 2.994 ; 2.994 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[7]    ; Clock10    ; 3.151 ; 3.151 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[8]    ; Clock10    ; 2.854 ; 2.854 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[9]    ; Clock10    ; 2.871 ; 2.871 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------+


+----------------------------------------------------------------------------------------------+
; Hold Times                                                                                   ;
+-----------+------------+--------+--------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                      ;
+-----------+------------+--------+--------+------------+--------------------------------------+
; KEY[*]    ; Clock10    ; -3.611 ; -3.611 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[0]   ; Clock10    ; -3.611 ; -3.611 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[1]   ; Clock10    ; -3.614 ; -3.614 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[2]   ; Clock10    ; -3.760 ; -3.760 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[3]   ; Clock10    ; -3.629 ; -3.629 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; SW[*]     ; Clock10    ; -1.391 ; -1.391 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[0]    ; Clock10    ; -1.393 ; -1.393 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[1]    ; Clock10    ; -1.396 ; -1.396 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[2]    ; Clock10    ; -1.391 ; -1.391 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[3]    ; Clock10    ; -1.653 ; -1.653 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[4]    ; Clock10    ; -1.621 ; -1.621 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[5]    ; Clock10    ; -1.776 ; -1.776 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[6]    ; Clock10    ; -1.671 ; -1.671 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[7]    ; Clock10    ; -1.697 ; -1.697 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[8]    ; Clock10    ; -1.689 ; -1.689 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[9]    ; Clock10    ; -1.652 ; -1.652 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+--------------------------------------+


+--------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                      ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; HEX0[*]   ; Clock10    ; 3.032 ; 3.032 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[0]  ; Clock10    ; 2.739 ; 2.739 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[1]  ; Clock10    ; 2.747 ; 2.747 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[2]  ; Clock10    ; 2.855 ; 2.855 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[3]  ; Clock10    ; 2.587 ; 2.587 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[4]  ; Clock10    ; 2.829 ; 2.829 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[5]  ; Clock10    ; 3.032 ; 3.032 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[6]  ; Clock10    ; 2.886 ; 2.886 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX1[*]   ; Clock10    ; 3.017 ; 3.017 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[0]  ; Clock10    ; 2.625 ; 2.625 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[1]  ; Clock10    ; 2.729 ; 2.729 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[2]  ; Clock10    ; 3.017 ; 3.017 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[3]  ; Clock10    ; 2.547 ; 2.547 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[4]  ; Clock10    ; 2.662 ; 2.662 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[5]  ; Clock10    ; 2.864 ; 2.864 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[6]  ; Clock10    ; 2.540 ; 2.540 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX2[*]   ; Clock10    ; 3.087 ; 3.087 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[0]  ; Clock10    ; 3.087 ; 3.087 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[1]  ; Clock10    ; 2.773 ; 2.773 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[2]  ; Clock10    ; 2.722 ; 2.722 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[3]  ; Clock10    ; 2.518 ; 2.518 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[4]  ; Clock10    ; 2.517 ; 2.517 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[5]  ; Clock10    ; 2.426 ; 2.426 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[6]  ; Clock10    ; 2.663 ; 2.663 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX3[*]   ; Clock10    ; 3.006 ; 3.006 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[0]  ; Clock10    ; 2.850 ; 2.850 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[1]  ; Clock10    ; 2.751 ; 2.751 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[2]  ; Clock10    ; 2.895 ; 2.895 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[3]  ; Clock10    ; 2.342 ; 2.342 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[4]  ; Clock10    ; 2.331 ; 2.331 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[5]  ; Clock10    ; 2.477 ; 2.477 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[6]  ; Clock10    ; 3.006 ; 3.006 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDG[*]   ; Clock10    ; 2.234 ; 2.234 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[0]  ; Clock10    ; 2.026 ; 2.026 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[1]  ; Clock10    ; 2.035 ; 2.035 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[2]  ; Clock10    ; 2.234 ; 2.234 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[3]  ; Clock10    ; 2.141 ; 2.141 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[4]  ; Clock10    ; 2.163 ; 2.163 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[5]  ; Clock10    ; 2.172 ; 2.172 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[6]  ; Clock10    ; 2.103 ; 2.103 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[7]  ; Clock10    ; 2.130 ; 2.130 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDR[*]   ; Clock10    ; 2.429 ; 2.429 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[0]  ; Clock10    ; 1.996 ; 1.996 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[1]  ; Clock10    ; 2.002 ; 2.002 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[2]  ; Clock10    ; 2.294 ; 2.294 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[3]  ; Clock10    ; 2.321 ; 2.321 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[4]  ; Clock10    ; 2.429 ; 2.429 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[5]  ; Clock10    ; 2.243 ; 2.243 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[6]  ; Clock10    ; 2.291 ; 2.291 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[7]  ; Clock10    ; 2.207 ; 2.207 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[8]  ; Clock10    ; 1.988 ; 1.988 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[9]  ; Clock10    ; 2.191 ; 2.191 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; HEX0[*]   ; Clock10    ; 2.587 ; 2.587 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[0]  ; Clock10    ; 2.739 ; 2.739 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[1]  ; Clock10    ; 2.747 ; 2.747 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[2]  ; Clock10    ; 2.855 ; 2.855 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[3]  ; Clock10    ; 2.587 ; 2.587 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[4]  ; Clock10    ; 2.829 ; 2.829 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[5]  ; Clock10    ; 3.032 ; 3.032 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[6]  ; Clock10    ; 2.886 ; 2.886 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX1[*]   ; Clock10    ; 2.540 ; 2.540 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[0]  ; Clock10    ; 2.625 ; 2.625 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[1]  ; Clock10    ; 2.729 ; 2.729 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[2]  ; Clock10    ; 3.017 ; 3.017 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[3]  ; Clock10    ; 2.547 ; 2.547 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[4]  ; Clock10    ; 2.662 ; 2.662 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[5]  ; Clock10    ; 2.864 ; 2.864 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[6]  ; Clock10    ; 2.540 ; 2.540 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX2[*]   ; Clock10    ; 2.426 ; 2.426 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[0]  ; Clock10    ; 3.087 ; 3.087 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[1]  ; Clock10    ; 2.773 ; 2.773 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[2]  ; Clock10    ; 2.722 ; 2.722 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[3]  ; Clock10    ; 2.518 ; 2.518 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[4]  ; Clock10    ; 2.517 ; 2.517 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[5]  ; Clock10    ; 2.426 ; 2.426 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[6]  ; Clock10    ; 2.663 ; 2.663 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX3[*]   ; Clock10    ; 2.331 ; 2.331 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[0]  ; Clock10    ; 2.850 ; 2.850 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[1]  ; Clock10    ; 2.751 ; 2.751 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[2]  ; Clock10    ; 2.895 ; 2.895 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[3]  ; Clock10    ; 2.342 ; 2.342 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[4]  ; Clock10    ; 2.331 ; 2.331 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[5]  ; Clock10    ; 2.477 ; 2.477 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[6]  ; Clock10    ; 3.006 ; 3.006 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDG[*]   ; Clock10    ; 2.026 ; 2.026 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[0]  ; Clock10    ; 2.026 ; 2.026 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[1]  ; Clock10    ; 2.035 ; 2.035 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[2]  ; Clock10    ; 2.234 ; 2.234 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[3]  ; Clock10    ; 2.141 ; 2.141 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[4]  ; Clock10    ; 2.163 ; 2.163 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[5]  ; Clock10    ; 2.172 ; 2.172 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[6]  ; Clock10    ; 2.103 ; 2.103 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[7]  ; Clock10    ; 2.130 ; 2.130 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDR[*]   ; Clock10    ; 1.988 ; 1.988 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[0]  ; Clock10    ; 1.996 ; 1.996 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[1]  ; Clock10    ; 2.002 ; 2.002 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[2]  ; Clock10    ; 2.294 ; 2.294 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[3]  ; Clock10    ; 2.321 ; 2.321 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[4]  ; Clock10    ; 2.429 ; 2.429 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[5]  ; Clock10    ; 2.243 ; 2.243 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[6]  ; Clock10    ; 2.291 ; 2.291 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[7]  ; Clock10    ; 2.207 ; 2.207 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[8]  ; Clock10    ; 1.988 ; 1.988 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[9]  ; Clock10    ; 2.191 ; 2.191 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                ;
+---------------------------------------+---------+-------+----------+---------+---------------------+
; Clock                                 ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack                      ; 191.832 ; 0.215 ; N/A      ; N/A     ; 50.000              ;
;  Clock10                              ; 192.477 ; 1.988 ; N/A      ; N/A     ; 50.000              ;
;  PLL_inst|altpll_component|pll|clk[0] ; 191.832 ; 0.215 ; N/A      ; N/A     ; 232.436             ;
; Design-wide TNS                       ; 0.0     ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  Clock10                              ; 0.000   ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  PLL_inst|altpll_component|pll|clk[0] ; 0.000   ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+---------------------------------------+---------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------+
; Setup Times                                                                                ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; KEY[*]    ; Clock10    ; 8.168 ; 8.168 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[0]   ; Clock10    ; 8.168 ; 8.168 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[1]   ; Clock10    ; 7.979 ; 7.979 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[2]   ; Clock10    ; 7.994 ; 7.994 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[3]   ; Clock10    ; 7.363 ; 7.363 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; SW[*]     ; Clock10    ; 6.734 ; 6.734 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[0]    ; Clock10    ; 5.792 ; 5.792 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[1]    ; Clock10    ; 5.374 ; 5.374 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[2]    ; Clock10    ; 6.074 ; 6.074 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[3]    ; Clock10    ; 6.294 ; 6.294 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[4]    ; Clock10    ; 6.136 ; 6.136 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[5]    ; Clock10    ; 6.589 ; 6.589 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[6]    ; Clock10    ; 6.354 ; 6.354 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[7]    ; Clock10    ; 6.734 ; 6.734 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[8]    ; Clock10    ; 5.929 ; 5.929 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[9]    ; Clock10    ; 6.024 ; 6.024 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------+


+----------------------------------------------------------------------------------------------+
; Hold Times                                                                                   ;
+-----------+------------+--------+--------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                      ;
+-----------+------------+--------+--------+------------+--------------------------------------+
; KEY[*]    ; Clock10    ; -3.611 ; -3.611 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[0]   ; Clock10    ; -3.611 ; -3.611 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[1]   ; Clock10    ; -3.614 ; -3.614 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[2]   ; Clock10    ; -3.760 ; -3.760 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[3]   ; Clock10    ; -3.629 ; -3.629 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; SW[*]     ; Clock10    ; -1.391 ; -1.391 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[0]    ; Clock10    ; -1.393 ; -1.393 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[1]    ; Clock10    ; -1.396 ; -1.396 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[2]    ; Clock10    ; -1.391 ; -1.391 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[3]    ; Clock10    ; -1.653 ; -1.653 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[4]    ; Clock10    ; -1.621 ; -1.621 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[5]    ; Clock10    ; -1.776 ; -1.776 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[6]    ; Clock10    ; -1.671 ; -1.671 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[7]    ; Clock10    ; -1.697 ; -1.697 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[8]    ; Clock10    ; -1.689 ; -1.689 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[9]    ; Clock10    ; -1.652 ; -1.652 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+--------------------------------------+


+--------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                      ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; HEX0[*]   ; Clock10    ; 7.423 ; 7.423 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[0]  ; Clock10    ; 6.628 ; 6.628 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[1]  ; Clock10    ; 6.961 ; 6.961 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[2]  ; Clock10    ; 7.106 ; 7.106 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[3]  ; Clock10    ; 6.411 ; 6.411 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[4]  ; Clock10    ; 6.865 ; 6.865 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[5]  ; Clock10    ; 7.423 ; 7.423 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[6]  ; Clock10    ; 7.312 ; 7.312 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX1[*]   ; Clock10    ; 7.388 ; 7.388 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[0]  ; Clock10    ; 6.187 ; 6.187 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[1]  ; Clock10    ; 6.772 ; 6.772 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[2]  ; Clock10    ; 7.388 ; 7.388 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[3]  ; Clock10    ; 6.184 ; 6.184 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[4]  ; Clock10    ; 6.424 ; 6.424 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[5]  ; Clock10    ; 6.809 ; 6.809 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[6]  ; Clock10    ; 6.024 ; 6.024 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX2[*]   ; Clock10    ; 7.382 ; 7.382 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[0]  ; Clock10    ; 7.382 ; 7.382 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[1]  ; Clock10    ; 7.029 ; 7.029 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[2]  ; Clock10    ; 6.672 ; 6.672 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[3]  ; Clock10    ; 6.168 ; 6.168 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[4]  ; Clock10    ; 6.186 ; 6.186 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[5]  ; Clock10    ; 5.883 ; 5.883 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[6]  ; Clock10    ; 6.643 ; 6.643 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX3[*]   ; Clock10    ; 7.523 ; 7.523 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[0]  ; Clock10    ; 6.692 ; 6.692 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[1]  ; Clock10    ; 6.649 ; 6.649 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[2]  ; Clock10    ; 6.969 ; 6.969 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[3]  ; Clock10    ; 5.784 ; 5.784 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[4]  ; Clock10    ; 5.764 ; 5.764 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[5]  ; Clock10    ; 6.046 ; 6.046 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[6]  ; Clock10    ; 7.523 ; 7.523 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDG[*]   ; Clock10    ; 5.481 ; 5.481 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[0]  ; Clock10    ; 4.962 ; 4.962 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[1]  ; Clock10    ; 5.039 ; 5.039 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[2]  ; Clock10    ; 5.481 ; 5.481 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[3]  ; Clock10    ; 5.338 ; 5.338 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[4]  ; Clock10    ; 5.285 ; 5.285 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[5]  ; Clock10    ; 5.377 ; 5.377 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[6]  ; Clock10    ; 5.243 ; 5.243 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[7]  ; Clock10    ; 5.230 ; 5.230 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDR[*]   ; Clock10    ; 5.897 ; 5.897 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[0]  ; Clock10    ; 4.989 ; 4.989 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[1]  ; Clock10    ; 5.011 ; 5.011 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[2]  ; Clock10    ; 5.706 ; 5.706 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[3]  ; Clock10    ; 5.744 ; 5.744 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[4]  ; Clock10    ; 5.897 ; 5.897 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[5]  ; Clock10    ; 5.616 ; 5.616 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[6]  ; Clock10    ; 5.638 ; 5.638 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[7]  ; Clock10    ; 5.262 ; 5.262 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[8]  ; Clock10    ; 4.897 ; 4.897 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[9]  ; Clock10    ; 5.546 ; 5.546 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; HEX0[*]   ; Clock10    ; 2.587 ; 2.587 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[0]  ; Clock10    ; 2.739 ; 2.739 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[1]  ; Clock10    ; 2.747 ; 2.747 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[2]  ; Clock10    ; 2.855 ; 2.855 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[3]  ; Clock10    ; 2.587 ; 2.587 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[4]  ; Clock10    ; 2.829 ; 2.829 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[5]  ; Clock10    ; 3.032 ; 3.032 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[6]  ; Clock10    ; 2.886 ; 2.886 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX1[*]   ; Clock10    ; 2.540 ; 2.540 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[0]  ; Clock10    ; 2.625 ; 2.625 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[1]  ; Clock10    ; 2.729 ; 2.729 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[2]  ; Clock10    ; 3.017 ; 3.017 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[3]  ; Clock10    ; 2.547 ; 2.547 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[4]  ; Clock10    ; 2.662 ; 2.662 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[5]  ; Clock10    ; 2.864 ; 2.864 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[6]  ; Clock10    ; 2.540 ; 2.540 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX2[*]   ; Clock10    ; 2.426 ; 2.426 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[0]  ; Clock10    ; 3.087 ; 3.087 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[1]  ; Clock10    ; 2.773 ; 2.773 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[2]  ; Clock10    ; 2.722 ; 2.722 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[3]  ; Clock10    ; 2.518 ; 2.518 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[4]  ; Clock10    ; 2.517 ; 2.517 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[5]  ; Clock10    ; 2.426 ; 2.426 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[6]  ; Clock10    ; 2.663 ; 2.663 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX3[*]   ; Clock10    ; 2.331 ; 2.331 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[0]  ; Clock10    ; 2.850 ; 2.850 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[1]  ; Clock10    ; 2.751 ; 2.751 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[2]  ; Clock10    ; 2.895 ; 2.895 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[3]  ; Clock10    ; 2.342 ; 2.342 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[4]  ; Clock10    ; 2.331 ; 2.331 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[5]  ; Clock10    ; 2.477 ; 2.477 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[6]  ; Clock10    ; 3.006 ; 3.006 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDG[*]   ; Clock10    ; 2.026 ; 2.026 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[0]  ; Clock10    ; 2.026 ; 2.026 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[1]  ; Clock10    ; 2.035 ; 2.035 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[2]  ; Clock10    ; 2.234 ; 2.234 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[3]  ; Clock10    ; 2.141 ; 2.141 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[4]  ; Clock10    ; 2.163 ; 2.163 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[5]  ; Clock10    ; 2.172 ; 2.172 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[6]  ; Clock10    ; 2.103 ; 2.103 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[7]  ; Clock10    ; 2.130 ; 2.130 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDR[*]   ; Clock10    ; 1.988 ; 1.988 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[0]  ; Clock10    ; 1.996 ; 1.996 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[1]  ; Clock10    ; 2.002 ; 2.002 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[2]  ; Clock10    ; 2.294 ; 2.294 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[3]  ; Clock10    ; 2.321 ; 2.321 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[4]  ; Clock10    ; 2.429 ; 2.429 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[5]  ; Clock10    ; 2.243 ; 2.243 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[6]  ; Clock10    ; 2.291 ; 2.291 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[7]  ; Clock10    ; 2.207 ; 2.207 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[8]  ; Clock10    ; 1.988 ; 1.988 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[9]  ; Clock10    ; 2.191 ; 2.191 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                         ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
; From Clock                           ; To Clock                             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
; PLL_inst|altpll_component|pll|clk[0] ; Clock10                              ; 46       ; 0        ; 0        ; 0        ;
; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 458      ; 0        ; 0        ; 0        ;
; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 44661661 ; 8748     ; 13002    ; 416      ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                          ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
; From Clock                           ; To Clock                             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
; PLL_inst|altpll_component|pll|clk[0] ; Clock10                              ; 46       ; 0        ; 0        ; 0        ;
; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 458      ; 0        ; 0        ; 0        ;
; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 44661661 ; 8748     ; 13002    ; 416      ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 0     ; 0    ;
; Unconstrained Output Port Paths ; 0     ; 0    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Nov 29 23:20:50 2015
Info: Command: quartus_sta Project2 -c Project2
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'Timing.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {PLL_inst|altpll_component|pll|inclk[0]} -divide_by 5 -duty_cycle 53.00 -name {PLL_inst|altpll_component|pll|clk[0]} {PLL_inst|altpll_component|pll|clk[0]}
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Clock: PLL_inst|altpll_component|pll|clk[0] with master clock period: 100.000 found on PLL node: PLL_inst|altpll_component|pll|clk[0] does not match the master clock period requirement: 20.000
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 191.832
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   191.832         0.000 PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):   192.477         0.000 Clock10 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.445         0.000 PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):     4.897         0.000 Clock10 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 50.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    50.000         0.000 Clock10 
    Info (332119):   232.436         0.000 PLL_inst|altpll_component|pll|clk[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 191.832
    Info (332115): -to_clock [get_clocks {PLL_inst|altpll_component|pll|clk[0]}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 191.832 
    Info (332115): ===================================================================
    Info (332115): From Node    : KEY[0]
    Info (332115): To Node      : KEYdevice:keydevice|KDATA[0]
    Info (332115): Launch Clock : Clock10
    Info (332115): Latch Clock  : PLL_inst|altpll_component|pll|clk[0]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):    400.000    400.000           launch edge time
    Info (332115):    400.000      0.000  R        clock network delay
    Info (332115):    300.000   -100.000  R  iExt  KEY[0]
    Info (332115):    300.864      0.864 RR  CELL  KEY[0]|combout
    Info (332115):    306.330      5.466 RR    IC  keydevice|Equal2~0|datad
    Info (332115):    306.508      0.178 RR  CELL  keydevice|Equal2~0|combout
    Info (332115):    306.804      0.296 RR    IC  keydevice|Equal2~2|datab
    Info (332115):    307.320      0.516 RR  CELL  keydevice|Equal2~2|combout
    Info (332115):    307.678      0.358 RR    IC  keydevice|KDATA[0]~4|dataa
    Info (332115):    308.222      0.544 RR  CELL  keydevice|KDATA[0]~4|combout
    Info (332115):    308.222      0.000 RR    IC  keydevice|KDATA[0]|datain
    Info (332115):    308.318      0.096 RR  CELL  KEYdevice:keydevice|KDATA[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):    500.000    500.000           latch edge time
    Info (332115):    500.112      0.112  R        clock network delay
    Info (332115):    500.150      0.038     uTsu  KEYdevice:keydevice|KDATA[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :   308.318
    Info (332115): Data Required Time :   500.150
    Info (332115): Slack              :   191.832 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 192.477
    Info (332115): -to_clock [get_clocks {Clock10}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 192.477 
    Info (332115): ===================================================================
    Info (332115): From Node    : SevenSeg:sevenSeg3|dOut[6]~6_OTERM21
    Info (332115): To Node      : HEX3[6]
    Info (332115): Launch Clock : PLL_inst|altpll_component|pll|clk[0]
    Info (332115): Latch Clock  : Clock10
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.109      0.109  R        clock network delay
    Info (332115):      0.386      0.277     uTco  SevenSeg:sevenSeg3|dOut[6]~6_OTERM21
    Info (332115):      0.386      0.000 RR  CELL  sevenSeg3|dOut[6]~6_NEW_REG20|regout
    Info (332115):      4.683      4.297 RR    IC  HEX3[6]|datain
    Info (332115):      7.523      2.840 RF  CELL  HEX3[6]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):    100.000    100.000           latch edge time
    Info (332115):    100.000      0.000  R        clock network delay
    Info (332115):    200.000    100.000  F  oExt  HEX3[6]
    Info (332115): 
    Info (332115): Data Arrival Time  :     7.523
    Info (332115): Data Required Time :   200.000
    Info (332115): Slack              :   192.477 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.445
    Info (332115): -to_clock [get_clocks {PLL_inst|altpll_component|pll|clk[0]}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.445 
    Info (332115): ===================================================================
    Info (332115): From Node    : PipeRegister:pipe|lwOut
    Info (332115): To Node      : PipeRegister:pipe|lwOut
    Info (332115): Launch Clock : PLL_inst|altpll_component|pll|clk[0]
    Info (332115): Latch Clock  : PLL_inst|altpll_component|pll|clk[0]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.092      0.092  R        clock network delay
    Info (332115):      0.369      0.277     uTco  PipeRegister:pipe|lwOut
    Info (332115):      0.369      0.000 RR  CELL  pipe|lwOut|regout
    Info (332115):      0.369      0.000 RR    IC  pipe|memToRegOut~0|datac
    Info (332115):      0.727      0.358 RR  CELL  pipe|memToRegOut~0|combout
    Info (332115):      0.727      0.000 RR    IC  pipe|lwOut|datain
    Info (332115):      0.823      0.096 RR  CELL  PipeRegister:pipe|lwOut
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.092      0.092  R        clock network delay
    Info (332115):      0.378      0.286      uTh  PipeRegister:pipe|lwOut
    Info (332115): 
    Info (332115): Data Arrival Time  :     0.823
    Info (332115): Data Required Time :     0.378
    Info (332115): Slack              :     0.445 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 4.897
    Info (332115): -to_clock [get_clocks {Clock10}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 4.897 
    Info (332115): ===================================================================
    Info (332115): From Node    : DISPdevice:displedr|dev[8]~reg0
    Info (332115): To Node      : LEDR[8]
    Info (332115): Launch Clock : PLL_inst|altpll_component|pll|clk[0]
    Info (332115): Latch Clock  : Clock10
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.110      0.110  R        clock network delay
    Info (332115):      0.387      0.277     uTco  DISPdevice:displedr|dev[8]~reg0
    Info (332115):      0.387      0.000 RR  CELL  displedr|dev[8]~reg0|regout
    Info (332115):      2.077      1.690 RR    IC  LEDR[8]|datain
    Info (332115):      4.897      2.820 RR  CELL  LEDR[8]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.000      0.000  R        clock network delay
    Info (332115):      0.000      0.000  R  oExt  LEDR[8]
    Info (332115): 
    Info (332115): Data Arrival Time  :     4.897
    Info (332115): Data Required Time :     0.000
    Info (332115): Slack              :     4.897 
    Info (332115): ===================================================================
    Info (332115): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 50.000
    Info (332113): Targets: [get_clocks {Clock10}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 50.000 
    Info (332113): ===================================================================
    Info (332113): Node             : CLOCK_50|combout
    Info (332113): Clock            : Clock10
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           CLOCK_50
    Info (332113):      1.026      1.026 RR  CELL  CLOCK_50|combout
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     50.000     50.000           launch edge time
    Info (332113):     50.000      0.000           source latency
    Info (332113):     50.000      0.000           CLOCK_50
    Info (332113):     51.026      1.026 FF  CELL  CLOCK_50|combout
    Info (332113): 
    Info (332113): Required Width   :     0.000
    Info (332113): Actual Width     :    50.000
    Info (332113): Slack            :    50.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 232.436
    Info (332113): Targets: [get_clocks {PLL_inst|altpll_component|pll|clk[0]}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 232.436 
    Info (332113): ===================================================================
    Info (332113): Node             : DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): Clock            : PLL_inst|altpll_component|pll|clk[0] (INVERTED)
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):    265.000    265.000           launch edge time
    Info (332113):    265.000      0.000           source latency
    Info (332113):    265.000      0.000           CLOCK_50
    Info (332113):    266.026      1.026 RR  CELL  CLOCK_50|combout
    Info (332113):    268.518      2.492 RR    IC  PLL_inst|altpll_component|pll|inclk[0]
    Info (332113):    262.581     -5.937 RR  CELL  PLL_inst|altpll_component|pll|clk[0]
    Info (332113):    263.510      0.929 FF    IC  PLL_inst|altpll_component|_clk0~clkctrl|inclk[0]
    Info (332113):    263.510      0.000 FF  CELL  PLL_inst|altpll_component|_clk0~clkctrl|outclk
    Info (332113):    264.443      0.933 FF    IC  dataMemory|data_rtl_0|auto_generated|ram_block1a0|clk0
    Info (332113):    265.190      0.747 FR  CELL  DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):    500.000    500.000           launch edge time
    Info (332113):    500.000      0.000           source latency
    Info (332113):    500.000      0.000           CLOCK_50
    Info (332113):    501.026      1.026 RR  CELL  CLOCK_50|combout
    Info (332113):    503.518      2.492 RR    IC  PLL_inst|altpll_component|pll|inclk[0]
    Info (332113):    497.581     -5.937 RR  CELL  PLL_inst|altpll_component|pll|clk[0]
    Info (332113):    498.510      0.929 RR    IC  PLL_inst|altpll_component|_clk0~clkctrl|inclk[0]
    Info (332113):    498.510      0.000 RR  CELL  PLL_inst|altpll_component|_clk0~clkctrl|outclk
    Info (332113):    499.443      0.933 RR    IC  dataMemory|data_rtl_0|auto_generated|ram_block1a0|clk0
    Info (332113):    500.190      0.747 RF  CELL  DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Required Width   :     2.564
    Info (332113): Actual Width     :   235.000
    Info (332113): Slack            :   232.436
    Info (332113): ===================================================================
    Info (332113): 
Info: Analyzing Fast Model
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Clock: PLL_inst|altpll_component|pll|clk[0] with master clock period: 100.000 found on PLL node: PLL_inst|altpll_component|pll|clk[0] does not match the master clock period requirement: 20.000
Info (332146): Worst-case setup slack is 195.656
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   195.656         0.000 PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):   196.913         0.000 Clock10 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):     1.988         0.000 Clock10 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 50.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    50.000         0.000 Clock10 
    Info (332119):   232.873         0.000 PLL_inst|altpll_component|pll|clk[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 195.656
    Info (332115): -to_clock [get_clocks {PLL_inst|altpll_component|pll|clk[0]}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 195.656 
    Info (332115): ===================================================================
    Info (332115): From Node    : KEY[0]
    Info (332115): To Node      : KEYdevice:keydevice|KDATA[0]
    Info (332115): Launch Clock : Clock10
    Info (332115): Latch Clock  : PLL_inst|altpll_component|pll|clk[0]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):    400.000    400.000           launch edge time
    Info (332115):    400.000      0.000  R        clock network delay
    Info (332115):    300.000   -100.000  R  iExt  KEY[0]
    Info (332115):    300.464      0.464 RR  CELL  KEY[0]|combout
    Info (332115):    303.404      2.940 RR    IC  keydevice|Equal2~0|datad
    Info (332115):    303.463      0.059 RR  CELL  keydevice|Equal2~0|combout
    Info (332115):    303.571      0.108 RR    IC  keydevice|Equal2~2|datab
    Info (332115):    303.751      0.180 RR  CELL  keydevice|Equal2~2|combout
    Info (332115):    303.889      0.138 RR    IC  keydevice|KDATA[0]~4|dataa
    Info (332115):    304.076      0.187 RR  CELL  keydevice|KDATA[0]~4|combout
    Info (332115):    304.076      0.000 RR    IC  keydevice|KDATA[0]|datain
    Info (332115):    304.118      0.042 RR  CELL  KEYdevice:keydevice|KDATA[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):    500.000    500.000           latch edge time
    Info (332115):    499.742     -0.258  R        clock network delay
    Info (332115):    499.774      0.032     uTsu  KEYdevice:keydevice|KDATA[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :   304.118
    Info (332115): Data Required Time :   499.774
    Info (332115): Slack              :   195.656 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 196.913
    Info (332115): -to_clock [get_clocks {Clock10}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 196.913 
    Info (332115): ===================================================================
    Info (332115): From Node    : SevenSeg:sevenSeg2|dOut[0]~0_OTERM23
    Info (332115): To Node      : HEX2[0]
    Info (332115): Launch Clock : PLL_inst|altpll_component|pll|clk[0]
    Info (332115): Latch Clock  : Clock10
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):     -0.261     -0.261  R        clock network delay
    Info (332115):     -0.120      0.141     uTco  SevenSeg:sevenSeg2|dOut[0]~0_OTERM23
    Info (332115):     -0.120      0.000 RR  CELL  sevenSeg2|dOut[0]~0_NEW_REG22|regout
    Info (332115):      1.699      1.819 RR    IC  HEX2[0]|datain
    Info (332115):      3.087      1.388 RR  CELL  HEX2[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):    100.000    100.000           latch edge time
    Info (332115):    100.000      0.000  R        clock network delay
    Info (332115):    200.000    100.000  R  oExt  HEX2[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.087
    Info (332115): Data Required Time :   200.000
    Info (332115): Slack              :   196.913 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.215
    Info (332115): -to_clock [get_clocks {PLL_inst|altpll_component|pll|clk[0]}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.215 
    Info (332115): ===================================================================
    Info (332115): From Node    : PipeRegister:pipe|lwOut
    Info (332115): To Node      : PipeRegister:pipe|lwOut
    Info (332115): Launch Clock : PLL_inst|altpll_component|pll|clk[0]
    Info (332115): Latch Clock  : PLL_inst|altpll_component|pll|clk[0]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):     -0.274     -0.274  R        clock network delay
    Info (332115):     -0.133      0.141     uTco  PipeRegister:pipe|lwOut
    Info (332115):     -0.133      0.000 RR  CELL  pipe|lwOut|regout
    Info (332115):     -0.133      0.000 RR    IC  pipe|memToRegOut~0|datac
    Info (332115):      0.051      0.184 RR  CELL  pipe|memToRegOut~0|combout
    Info (332115):      0.051      0.000 RR    IC  pipe|lwOut|datain
    Info (332115):      0.093      0.042 RR  CELL  PipeRegister:pipe|lwOut
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):     -0.274     -0.274  R        clock network delay
    Info (332115):     -0.122      0.152      uTh  PipeRegister:pipe|lwOut
    Info (332115): 
    Info (332115): Data Arrival Time  :     0.093
    Info (332115): Data Required Time :    -0.122
    Info (332115): Slack              :     0.215 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 1.988
    Info (332115): -to_clock [get_clocks {Clock10}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 1.988 
    Info (332115): ===================================================================
    Info (332115): From Node    : DISPdevice:displedr|dev[8]~reg0
    Info (332115): To Node      : LEDR[8]
    Info (332115): Launch Clock : PLL_inst|altpll_component|pll|clk[0]
    Info (332115): Latch Clock  : Clock10
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):     -0.259     -0.259  R        clock network delay
    Info (332115):     -0.118      0.141     uTco  DISPdevice:displedr|dev[8]~reg0
    Info (332115):     -0.118      0.000 RR  CELL  displedr|dev[8]~reg0|regout
    Info (332115):      0.600      0.718 RR    IC  LEDR[8]|datain
    Info (332115):      1.988      1.388 RR  CELL  LEDR[8]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.000      0.000  R        clock network delay
    Info (332115):      0.000      0.000  R  oExt  LEDR[8]
    Info (332115): 
    Info (332115): Data Arrival Time  :     1.988
    Info (332115): Data Required Time :     0.000
    Info (332115): Slack              :     1.988 
    Info (332115): ===================================================================
    Info (332115): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 50.000
    Info (332113): Targets: [get_clocks {Clock10}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 50.000 
    Info (332113): ===================================================================
    Info (332113): Node             : CLOCK_50|combout
    Info (332113): Clock            : Clock10
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           CLOCK_50
    Info (332113):      0.571      0.571 RR  CELL  CLOCK_50|combout
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     50.000     50.000           launch edge time
    Info (332113):     50.000      0.000           source latency
    Info (332113):     50.000      0.000           CLOCK_50
    Info (332113):     50.571      0.571 FF  CELL  CLOCK_50|combout
    Info (332113): 
    Info (332113): Required Width   :     0.000
    Info (332113): Actual Width     :    50.000
    Info (332113): Slack            :    50.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 232.873
    Info (332113): Targets: [get_clocks {PLL_inst|altpll_component|pll|clk[0]}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 232.873 
    Info (332113): ===================================================================
    Info (332113): Node             : DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): Clock            : PLL_inst|altpll_component|pll|clk[0] (INVERTED)
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):    265.000    265.000           launch edge time
    Info (332113):    265.000      0.000           source latency
    Info (332113):    265.000      0.000           CLOCK_50
    Info (332113):    265.571      0.571 RR  CELL  CLOCK_50|combout
    Info (332113):    267.241      1.670 RR    IC  PLL_inst|altpll_component|pll|inclk[0]
    Info (332113):    263.056     -4.185 RR  CELL  PLL_inst|altpll_component|pll|clk[0]
    Info (332113):    263.698      0.642 FF    IC  PLL_inst|altpll_component|_clk0~clkctrl|inclk[0]
    Info (332113):    263.698      0.000 FF  CELL  PLL_inst|altpll_component|_clk0~clkctrl|outclk
    Info (332113):    264.382      0.684 FF    IC  dataMemory|data_rtl_0|auto_generated|ram_block1a0|clk0
    Info (332113):    264.809      0.427 FR  CELL  DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):    500.000    500.000           launch edge time
    Info (332113):    500.000      0.000           source latency
    Info (332113):    500.000      0.000           CLOCK_50
    Info (332113):    500.571      0.571 RR  CELL  CLOCK_50|combout
    Info (332113):    502.241      1.670 RR    IC  PLL_inst|altpll_component|pll|inclk[0]
    Info (332113):    498.056     -4.185 RR  CELL  PLL_inst|altpll_component|pll|clk[0]
    Info (332113):    498.698      0.642 RR    IC  PLL_inst|altpll_component|_clk0~clkctrl|inclk[0]
    Info (332113):    498.698      0.000 RR  CELL  PLL_inst|altpll_component|_clk0~clkctrl|outclk
    Info (332113):    499.382      0.684 RR    IC  dataMemory|data_rtl_0|auto_generated|ram_block1a0|clk0
    Info (332113):    499.809      0.427 RF  CELL  DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Required Width   :     2.127
    Info (332113): Actual Width     :   235.000
    Info (332113): Slack            :   232.873
    Info (332113): ===================================================================
    Info (332113): 
Info (332101): Design is fully constrained for setup requirements
Info (332101): Design is fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 490 megabytes
    Info: Processing ended: Sun Nov 29 23:20:52 2015
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


