2 
 
(一) 計畫摘要 
1.1 中文摘要 
關鍵詞：錯誤控制編碼，內建電流感測器，多行靜態隨機存取記憶體，可靠度，錯誤偵測，錯誤修正。 
 
隨著製程技術的快速進展，晶片的尺寸以及密度都有大幅度的進步。這使得移動式的電子產品，如：
手提電腦、手機、個人數位助理等…變得更為輕巧易攜帶，也更符合大眾的需求，因此銷售量大幅提
升，進而導致系統單晶片的概念被提出而廣泛的研究。在複雜的超大型積體電路裡面，內建的記憶體
占了非常大的面積，在現代的微處理器中內建記憶體占了30% 而在系統單晶片SoC (System on Chip) 
中記憶體更占了高達60% 的面積；此外記憶體也比邏輯閘更容易出錯，這些錯包括了硬體失敗 (Hard 
failures) 以及軟錯誤 (Soft errors)，如果記憶體發生錯誤的話，輕則運算出來的資料要全部重做，則
造成系統的當機而無法工作。因此如何保護辛苦運算出來的東西是一個很重要的問題，這個問題即是
－如何提升記憶體的可靠度。 
本專題研究計劃擬提出一『高可靠度之自我偵測/自我回復靜態隨機存取記憶體研究設計』，分別
針對多行記憶體、錯誤控制編解碼器、內建電流感測器之架構作研究設計，以解決SRAM 電路發生
錯誤時可以偵測出此錯誤並及時修正；並利用內建電流感測器加快整個SRAM 的存取速度。在此架
構下，記憶體運作在內建電流感測器的偵測下，一旦偵測到有錯誤發生，隨即啟動內建的錯誤控制解
碼器來達到及時修正錯誤的功能；如果沒有偵測到錯誤發生，則內建的錯誤控制編碼器將會關閉，以
增加SRAM 的整體存取速度。多行記憶體是用來增加記憶體的可靠度，當SMU(Single-event Multiple 
Upset)發生的時候，使錯誤控制編碼仍然能修正錯誤的一個很好的解決方案；換句話說，本計劃致力
於研究發展一高可靠度之快速靜態隨機存取記憶體架構，不但利用 BICS 來達成SRAM 的加速，並
利用多行靜態隨機存取記憶體配合錯誤控制編碼來達成高可靠度的需求。本計劃所完成之高可靠度之
快速靜態隨機存取記憶體架構設計，能有效改善以往高可靠度之靜態隨機存取記憶體存取效率不佳之
缺失，進而廣泛應用於超大型積體電路系統晶片之設計上。 
 
1.2 英文摘要 
Keyword: Error Control Code, Built-In Current Sensor, Multi-Column SRAM, Reliability, Fault Detect, 
Fault Correct. 
 
The rapid development of the process technology of chips leads to the decrease in chips size and the increase 
in chips density. Portable electronic devices such as laptops, mobile phones, and PDA (Personal Digit 
Assistant) are now lighter to carry, which meet consumers' needs and result in the growth in sales volume. 
The concept of System-on-Chip (Soc) proposed is therefore widely investigated. In complex very large scale 
integrated circuit, the pre-installed computer memory occupies a huge amount of space. It occupies 30% of 
space in modern microprocessor and 60% of space in System-on-Chip (Soc). Moreover, computer memory 
is more prone to error than logic element. These errors include hard failures and soft failures. The errors 
occurring in computer memory can result in incorrect data and even system crash. Consequently, it is 
important to protect the calculated results by improving the reliability of computer memory. 
A project named “Highly-Reliable Self-Detection / Self-Recovery Design for SRAM” is addressed here 
to improve the performance in fault detection and correction for SRAM reliability purpose. The structures of 
multi-column SRAM, ECC, and BICS are carefully designed and implemented to detect/correct the faults in 
4 
 
2.3 文獻探討 
從移動式的電子產品到超大型的伺服器系統皆可以發現記憶體的蹤跡，記憶體為現代積體電路中的重
要元件，單獨存在的記憶體模組大約占了全球晶片市場的30%，而在系統單晶片中記憶體的面積大約
占了60%。對於如何提升記憶體的可靠度，有很多學者致力於研究，大致分為下列幾個大方向：使用
錯誤控制編碼來達成提升記憶體的可靠度、更改記憶體的基本架構來達成高可靠度的需求、使用內建
自我修復功能來提升記憶體的可靠度。 
目前國內外關於提升記憶體可靠度的研究，主要都集中簡單的內建自我測試與修復（Built-in 
Self-Test / Self-Repair, BIST / BISR），在內建自我測試中，使用錯誤控制編碼或是March-based 演算
法來測試出記憶體的錯誤位置資訊，並根據這些錯誤資訊來使用內建自我修復邏輯區塊來達成記憶體
的修復動作。ECC-based 為另一種常見的內建自我測試架構，由於它具有即時偵測錯誤並且依照所使
用的編碼可以修復相對應的錯誤，因此，即使需要額外的冗餘位元以及編解碼時間，ECC-based BIST 
仍然受到架構設計者們的重視。在近期國內外的研究中，學者們致力於減輕ECC 對記憶體電路存取
時間所造成的影響，以及如何提高 ECC 的偵錯能力。雖然錯誤控制編碼具有很好的容錯以及偵錯能
力，不管記憶體的錯誤型態為何，只要影響的錯誤在一個字組裡面不超過一位元都可以將錯誤修正，
但是使用錯誤控制編碼的記憶體卻會對記憶體的存取時間造成不小的影響，因此本專題計畫主要研究
方向即為如何將錯誤控制編碼對記憶體存取時間的延遲降到最低，並且增進錯誤控制編碼的容錯能
力。 
 
2.4 研究方法 
本專題研究計畫『高可靠度之自我偵測/自我回復靜態隨機存取記憶體研究設計』組織整體架構如圖1 
所示。 
 
圖 1 高可靠度之自我偵測/自我回復靜態隨機存取記憶體架構圖 
6 
 
2.5 結果與討論 
2.5.1 額外硬體面積（Area Overhead）評估 
本專題研究計畫使用傳統的內建錯誤控制編碼記憶體電路來改良其架構，因此本專題將與傳統的內建
錯誤控制編碼記憶體比較其所使用的 MOS 數量，來評估本專題所提出的架構對整體面積的影響程度，
額外硬體面積之評估如式（1）所示。 
%100)12(  
 A
_

SRAMECC
ControllerSRAMECCDECCEBICS
Area
AreaAreaAreaAreaArean
Overheadrea
                     (1) 
式（1）中 n 為所使用的內建電流感測器個數，為了顧及額外使用面積以及內建電流感測器的解析度，
因此本專題在每兩個 Column 加入一個內建電流感測器，總共使用的內建電流感測器為 64 個。圖 3
表示各種編碼以及改良架構所使用的 MOS 數量和其額外使用面積的百分比，本專題在此都與原始的
SEC-DED Code 電路做比較。圖 3 可以清楚看出在額外使用面積上，使用 SEC-DED Code 的改良架構
額外付出面積為 5.54%，然而，使用 SEC-DED-DAEC Code 的改良架構額外付出面積也僅為 5.90%。
因此本專題所提出的 BISD/R 架構使用在不同的編碼上對其額外使用面積的分析，非常的節省成本。 
 
圖 3 額外使用面積評估比較 
 
2.5.2 時序冗餘（Timing Redundancy）分析 
由於本專題在資料記憶體加入額外的測試電路－內建電流感測器，因此會對資料記憶體造成讀取時間
的影響，本專題評估使用內建電流感測器會對靜態隨機存取記憶體影響的時間大約為 0.033ns，存取
延遲時間如表 1 所示。由於本專題採用平行處理的編碼方式，因此在寫入時間上並沒有多餘的延遲。
而在讀取時間上，由於本專題使用內建電流感測器為偵測電路，因此在沒錯誤發生的情形下，並不需
要多餘的解碼時間，至於在有錯誤發生的情形下，由於本專題使用了內建電流感測器以及新的解碼機
制，因此在單一位元回復上比傳統 SEC-DED Code 多了 8.2%的延遲時間，大約為 0.076ns；至於
SEC-DED-DAEC Code 在單一位元回復上比傳統多了 1.3%，大約為 0.01ns，而在相鄰兩位元回復上，
比傳統快了 20.5%，大約為 0.2ns。雖然在回復單一錯誤時本論文的架構會多浪費些許時間，但是記
憶體的錯誤率通常是偏低的，因此記憶體運作在 Error free 的情況下的時間較長，總體看來本專題所
8 
 
 
圖 5 各種編碼的 MTTF 比較圖 (λ=10-6 upsets / bit per hours, word size=22bits) 
 
表 2 各種編碼的 MTTF 比較表 
MTTF(hours) Improvement (%) 
Parity Code 2757 n/a 
SEC-DED Code 63308 0.00% 
BISD/R(SEC_DED) 65479 3.43% 
SEC-DED-DAEC Code 66395 4.88% 
BISD/R(SEC_DED_DAEC) 68901 8.83% 
 
整體而言，本專題所提出之『高可靠度之自我偵測/自我回復靜態隨機存取記憶體研究設計』，可以在
高速的操作架構下，仍保有其高可靠度的特性。具體成果簡述如下： 
 本專題解決了目前使用內建錯誤控制編碼記憶體之存取時間過長的問題。 
 本專題發展了內建電流感測器應用於記憶體錯誤控制編碼的方法，並將各種編碼的優點加以實現
以及應用。 
 本專題突破了漢明碼編碼只能修正單一錯誤的缺點而達到可以修正相鄰位元錯誤的情形（不超過
八位元）。\ 
 本專題改善了傳統內建錯誤控制編碼的編碼架構，使其寫入延遲時間為零。 
 本專題實現了兩種常見的線性區段碼，並將其套用在本論文提出的架構上，使其可靠度有效提
升。 
 
 
 2
出席國際會議報告 
一、  參加會議經過 
本屆「2010 IEEE International Symposium on Defect and Fault Tolerance in VLSI Systems 
(DFT2010)」於 10 月 6 日至 10 月 8 日在日本京都市 Keihan Kyoto Hotel 舉行。本屆
DFT2010 會議共接受發表之論文（含 Poster 論文）共計 54 篇 ，與會人士來自美國、馬
來西亞、加拿大、奈及利亞、荷蘭、德國、韓國、以色列、比利時、中國、義大利、伊
朗、英國、印度、日本與台灣等 16 個國家之專家學者。 
個人與三位學生於第一天 10 月 5 日由桃園中正國際機場啟程到日本京都市後，即前
往會場先行報到，10 月 6 日個人準時參與會議的開幕典禮以及聆聽 Keynote Talk，另
外，並於會議的第一天 10 月 6 日下午，以 Post 的方式發表此論文。以下為參與會議的
詳細報告。 
 
2010-10-6 
當天早上到達會場後先參與本次會議的開幕典禮，此開幕典禮之主持人與主席為 Prof. 
Rueywen Liu。大會主席熱烈的歡迎大家來參與本次在日本京都市與辦的 2010 IEEE 
International Symposium on Defect and Fault Tolerance in VLSI Systems。開幕典禮後第一
場 Keynote Talk 的演講內容為 Self-Synchrounous Circuits with Completion/Error Detection 
as a Candidate of Future LSI Resilient for PVT Variations and Aging，演講者為 Tokoy 
University 的 Prof. Kunihiro Asada，Prof. Kunihiro Asada 提出一新穎的自我同步測試電
路，可減少相當程度的測試時間，除了錯誤偵測之外，還可以適應製程參數變化與老化
效應的問題，Prof. Kunihiro Asada 的演說相當精采，個人收穫豐富。接下來是連續二場
的 Session presentation，講題分別為 Emerging technologies 與 Design for Fault Tolerance 
I。會議下午一開始的 Invited  Talk 題目為 Circuit Failure Prediction by Field Test – A New 
 4
 
2010-10-8 
最後一天議程由早上八點二十分開始到下午十六點二十分結束。上午第一場為 Keynote 
Talk，演講內容為 Industrial Approach for Dependability，演講者為 Hitachi 的 Prof. 
Nobuyasu Kanekawa，演講內容為利用 LSI（Large-Scale Integration Circuit）技術
去設計控制處理器，並應用在工業產品上，以提高工業產品的可靠性。接下來是 Session 
7，講題為 Testing and Design for Test。在 Break Time 之後是 Session 8，講題為 BIST and 
On-chip Test Generation。下午一點開始的是 Invited  Talk，題目為 A Study of eSRAM 
Testability，演講者為 Renesas Electronics 的 Prof. Noriaki Takagi，演講內容為探討
eSRAM 在建造與維護 VLSI 生產線的重要地位，以及研究在 VLSI 中 eSRAM 的測試，
藉由診斷出錯誤位置，從而改良品質。整個大會在 Error Detection and Correction I and II 
Section 中劃下完美的句點。 
 
二、 與會心得與建議 
參與本次「2010 IEEE International Symposium on Defect and Fault Tolerance in VLSI 
Systems (DFT2010)」的會議過程中，個人與學生收獲良多，與會心得簡述如下： 
1. 在參加本次會議，於 Posters Time 中受到許多學者提出疑問與建議，使個人在研究方
向上有了許多新的想法，而與會期間聆聽各國的學者探討各自方面的研究與觀點，也
讓個人與學生開拓了多方面的視野。 
2. 帶領學生實際參與國際會議，不但可以開闊自身之研究領域，同時亦可與各國之學者
專家共同討論相關之研究議題，彼此互相溝通增進研究能量，當然，學生亦能透過參
與國際會議之機會，增廣見聞，開闊新視野。 
 
國科會補助計畫衍生研發成果推廣資料表
日期:2010/12/16
國科會補助計畫
計畫名稱: 高可靠度之自我偵測/自我回復靜態隨機存取記憶體研究設計
計畫主持人: 許鈞瓏
計畫編號: 98-2221-E-259-019- 學門領域: 積體電路及系統設計
無研發成果推廣資料
其他成果 
(無法以量化表達之成
果如辦理學術活動、獲
得獎項、重要國際合
作、研究成果國際影響
力及其他協助產業技
術發展之具體效益事
項等，請以文字敘述填
列。) 
Y.W. Hsie and C.L. Hsu, ＇Memory Design for Reliability＇, The conference 
of course   
extension in NCKU &amp； STU, Jan, 2010. 
 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
