# Guías de High-Level-Synthesis y SoC

Las siguientes guías buscan ejemplificar el flujo de diseño de **High-Level-Synthesis** y **SoC** en FPGA, utilizando las herramientas de diseño de Vivado, Vitis y Vitis HLS de Xilinx. 

Las guías fueron realizadas en el contexto del curso IPD432 - Diseño Avanzado de Sistemas Digitales. 

## Autores
- Mauricio Aravena Cifuentes (@Wauro21)
- Pablo Reyes Robles (@pabloreyesrobles)

## Estructura del Repositorio

- **[HLS](/hls)**: Subdirectorio que contiene la sección de _High Level Synthesis_.
- **[SoC](/soc)**: Subdirectorio que contiene la sección de _Sistema Heterogéneo_ en _SoC Zynq_. 

## Consideraciones previas

Para los siguientes tutoriales presentes en este repositorio se asume que este ya ha sido previamente clonado, si aún no lo ha hecho, se puede hacer utilizando el siguiente comando:

```
git clone git@github.com:Wauro21/ipd432_tarea_4.git
```
