<?xml version="1.0" encoding="UTF-8"?>

<!--
SPDX-FileCopyrightText: 2025 IObundle, Lda

SPDX-License-Identifier: MIT

Py2HWSW Version 0.81 has generated this code (https://github.com/IObundle/py2hwsw).
-->

<ipxact:component xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance" xmlns:ipxact="http://www.accellera.org/XMLSchema/IPXACT/1685-2014" xmlns:kactus2="http://kactus2.cs.tut.fi" xsi:schemaLocation="http://www.accellera.org/XMLSchema/IPXACT/1685-2014 http://www.accellera.org/XMLSchema/IPXACT/1685-2014/index.xsd">
	<ipxact:vendor>IObundle</ipxact:vendor>
	<ipxact:library>IP</ipxact:library>
	<ipxact:name>IOB-CACHE-AXI</ipxact:name>
	<ipxact:version>0.71</ipxact:version>
	<ipxact:busInterfaces>
		<ipxact:busInterface>
			<ipxact:name>clk_en_rst_s</ipxact:name>
			<ipxact:displayName>Clock (configurable)</ipxact:displayName>
			<ipxact:description>Clock, clock enable and reset</ipxact:description>
			<ipxact:busType vendor="IObundle" library="CLK" name="iob_clk" version="1.0"/>
			<ipxact:slave/>
			<ipxact:connectionRequired>true</ipxact:connectionRequired>
			<portMap>
				<logicalPort>clk_i</logicalPort>
				<physicalPort>clk_i</physicalPort>
			</portMap>
			<portMap>
				<logicalPort>cke_i</logicalPort>
				<physicalPort>cke_i</physicalPort>
			</portMap>
			<portMap>
				<logicalPort>arst_i</logicalPort>
				<physicalPort>arst_i</physicalPort>
			</portMap>

		</ipxact:busInterface>
		<ipxact:busInterface>
			<ipxact:name>iob_s</ipxact:name>
			<ipxact:displayName>IOb</ipxact:displayName>
			<ipxact:description>Front-end interface</ipxact:description>
			<ipxact:busType vendor="IObundle" library="IOb" name="iob" version="1.0"/>
			<ipxact:slave/>
			<ipxact:connectionRequired>true</ipxact:connectionRequired>
			<portMap>
				<logicalPort>iob_valid_i</logicalPort>
				<physicalPort>iob_valid_i</physicalPort>
			</portMap>
			<portMap>
				<logicalPort>iob_addr_i</logicalPort>
				<physicalPort>iob_addr_i</physicalPort>
			</portMap>
			<portMap>
				<logicalPort>iob_wdata_i</logicalPort>
				<physicalPort>iob_wdata_i</physicalPort>
			</portMap>
			<portMap>
				<logicalPort>iob_wstrb_i</logicalPort>
				<physicalPort>iob_wstrb_i</physicalPort>
			</portMap>
			<portMap>
				<logicalPort>iob_rvalid_o</logicalPort>
				<physicalPort>iob_rvalid_o</physicalPort>
			</portMap>
			<portMap>
				<logicalPort>iob_rdata_o</logicalPort>
				<physicalPort>iob_rdata_o</physicalPort>
			</portMap>
			<portMap>
				<logicalPort>iob_ready_o</logicalPort>
				<physicalPort>iob_ready_o</physicalPort>
			</portMap>

		</ipxact:busInterface>
		<ipxact:busInterface>
			<ipxact:name>axi_m</ipxact:name>
			<ipxact:displayName>AXI</ipxact:displayName>
			<ipxact:description>Back-end interface</ipxact:description>
			<ipxact:busType vendor="ARM" library="AXI" name="axi" version="4.0"/>
			<ipxact:master/>
			<ipxact:connectionRequired>true</ipxact:connectionRequired>
			<portMap>
				<logicalPort>axi_araddr_o</logicalPort>
				<physicalPort>axi_araddr_o</physicalPort>
			</portMap>
			<portMap>
				<logicalPort>axi_arvalid_o</logicalPort>
				<physicalPort>axi_arvalid_o</physicalPort>
			</portMap>
			<portMap>
				<logicalPort>axi_arready_i</logicalPort>
				<physicalPort>axi_arready_i</physicalPort>
			</portMap>
			<portMap>
				<logicalPort>axi_rdata_i</logicalPort>
				<physicalPort>axi_rdata_i</physicalPort>
			</portMap>
			<portMap>
				<logicalPort>axi_rresp_i</logicalPort>
				<physicalPort>axi_rresp_i</physicalPort>
			</portMap>
			<portMap>
				<logicalPort>axi_rvalid_i</logicalPort>
				<physicalPort>axi_rvalid_i</physicalPort>
			</portMap>
			<portMap>
				<logicalPort>axi_rready_o</logicalPort>
				<physicalPort>axi_rready_o</physicalPort>
			</portMap>
			<portMap>
				<logicalPort>axi_arid_o</logicalPort>
				<physicalPort>axi_arid_o</physicalPort>
			</portMap>
			<portMap>
				<logicalPort>axi_arlen_o</logicalPort>
				<physicalPort>axi_arlen_o</physicalPort>
			</portMap>
			<portMap>
				<logicalPort>axi_arsize_o</logicalPort>
				<physicalPort>axi_arsize_o</physicalPort>
			</portMap>
			<portMap>
				<logicalPort>axi_arburst_o</logicalPort>
				<physicalPort>axi_arburst_o</physicalPort>
			</portMap>
			<portMap>
				<logicalPort>axi_arlock_o</logicalPort>
				<physicalPort>axi_arlock_o</physicalPort>
			</portMap>
			<portMap>
				<logicalPort>axi_arcache_o</logicalPort>
				<physicalPort>axi_arcache_o</physicalPort>
			</portMap>
			<portMap>
				<logicalPort>axi_arqos_o</logicalPort>
				<physicalPort>axi_arqos_o</physicalPort>
			</portMap>
			<portMap>
				<logicalPort>axi_rid_i</logicalPort>
				<physicalPort>axi_rid_i</physicalPort>
			</portMap>
			<portMap>
				<logicalPort>axi_rlast_i</logicalPort>
				<physicalPort>axi_rlast_i</physicalPort>
			</portMap>
			<portMap>
				<logicalPort>axi_awaddr_o</logicalPort>
				<physicalPort>axi_awaddr_o</physicalPort>
			</portMap>
			<portMap>
				<logicalPort>axi_awvalid_o</logicalPort>
				<physicalPort>axi_awvalid_o</physicalPort>
			</portMap>
			<portMap>
				<logicalPort>axi_awready_i</logicalPort>
				<physicalPort>axi_awready_i</physicalPort>
			</portMap>
			<portMap>
				<logicalPort>axi_wdata_o</logicalPort>
				<physicalPort>axi_wdata_o</physicalPort>
			</portMap>
			<portMap>
				<logicalPort>axi_wstrb_o</logicalPort>
				<physicalPort>axi_wstrb_o</physicalPort>
			</portMap>
			<portMap>
				<logicalPort>axi_wvalid_o</logicalPort>
				<physicalPort>axi_wvalid_o</physicalPort>
			</portMap>
			<portMap>
				<logicalPort>axi_wready_i</logicalPort>
				<physicalPort>axi_wready_i</physicalPort>
			</portMap>
			<portMap>
				<logicalPort>axi_bresp_i</logicalPort>
				<physicalPort>axi_bresp_i</physicalPort>
			</portMap>
			<portMap>
				<logicalPort>axi_bvalid_i</logicalPort>
				<physicalPort>axi_bvalid_i</physicalPort>
			</portMap>
			<portMap>
				<logicalPort>axi_bready_o</logicalPort>
				<physicalPort>axi_bready_o</physicalPort>
			</portMap>
			<portMap>
				<logicalPort>axi_awid_o</logicalPort>
				<physicalPort>axi_awid_o</physicalPort>
			</portMap>
			<portMap>
				<logicalPort>axi_awlen_o</logicalPort>
				<physicalPort>axi_awlen_o</physicalPort>
			</portMap>
			<portMap>
				<logicalPort>axi_awsize_o</logicalPort>
				<physicalPort>axi_awsize_o</physicalPort>
			</portMap>
			<portMap>
				<logicalPort>axi_awburst_o</logicalPort>
				<physicalPort>axi_awburst_o</physicalPort>
			</portMap>
			<portMap>
				<logicalPort>axi_awlock_o</logicalPort>
				<physicalPort>axi_awlock_o</physicalPort>
			</portMap>
			<portMap>
				<logicalPort>axi_awcache_o</logicalPort>
				<physicalPort>axi_awcache_o</physicalPort>
			</portMap>
			<portMap>
				<logicalPort>axi_awqos_o</logicalPort>
				<physicalPort>axi_awqos_o</physicalPort>
			</portMap>
			<portMap>
				<logicalPort>axi_wlast_o</logicalPort>
				<physicalPort>axi_wlast_o</physicalPort>
			</portMap>
			<portMap>
				<logicalPort>axi_bid_i</logicalPort>
				<physicalPort>axi_bid_i</physicalPort>
			</portMap>

		</ipxact:busInterface>

	</ipxact:busInterfaces>

	<ipxact:memoryMaps>
		<ipxact:memoryMap>
			<ipxact:name>CSR</ipxact:name>
			<ipxact:addressBlock>
				<ipxact:name>CSR_REGS</ipxact:name>
				<ipxact:baseAddress>0</ipxact:baseAddress>
				<ipxact:range>32</ipxact:range>
				<ipxact:width>32</ipxact:width>
				<ipxact:usage>register</ipxact:usage>
				<ipxact:access>read-write</ipxact:access>
				<ipxact:register>
					<ipxact:name>WTB_EMPTY</ipxact:name>
					<ipxact:description>Write-through buffer empty (1) or non-empty (0).</ipxact:description>
					<ipxact:addressOffset>"16'h0000</ipxact:addressOffset>
					<ipxact:size>8</ipxact:size>
					<ipxact:volatile>true</ipxact:volatile>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>WTB_EMPTY</ipxact:name>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset resetTypeRef="arst_i">
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>read-only</ipxact:access>
						<ipxact:modifiedWriteValue></ipxact:modifiedWriteValue>
						<ipxact:readAction></ipxact:readAction>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>RSVD</ipxact:name>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset resetTypeRef="arst_i">
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>7</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>read-only</ipxact:access>
						<ipxact:modifiedWriteValue></ipxact:modifiedWriteValue>
						<ipxact:readAction></ipxact:readAction>
					</ipxact:field>

				</ipxact:register>
				<ipxact:register>
					<ipxact:name>WTB_FULL</ipxact:name>
					<ipxact:description>Write-through buffer full (1) or non-full (0).</ipxact:description>
					<ipxact:addressOffset>"16'h0001</ipxact:addressOffset>
					<ipxact:size>8</ipxact:size>
					<ipxact:volatile>true</ipxact:volatile>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>WTB_FULL</ipxact:name>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset resetTypeRef="arst_i">
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>read-only</ipxact:access>
						<ipxact:modifiedWriteValue></ipxact:modifiedWriteValue>
						<ipxact:readAction></ipxact:readAction>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>RSVD</ipxact:name>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset resetTypeRef="arst_i">
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>7</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>read-only</ipxact:access>
						<ipxact:modifiedWriteValue></ipxact:modifiedWriteValue>
						<ipxact:readAction></ipxact:readAction>
					</ipxact:field>

				</ipxact:register>
				<ipxact:register>
					<ipxact:name>RW_HIT</ipxact:name>
					<ipxact:description>Read and write hit counter.</ipxact:description>
					<ipxact:addressOffset>"16'h0004</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:volatile>true</ipxact:volatile>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>RW_HIT</ipxact:name>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset resetTypeRef="arst_i">
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>read-only</ipxact:access>
						<ipxact:modifiedWriteValue></ipxact:modifiedWriteValue>
						<ipxact:readAction></ipxact:readAction>
					</ipxact:field>

				</ipxact:register>
				<ipxact:register>
					<ipxact:name>RW_MISS</ipxact:name>
					<ipxact:description>Read and write miss counter.</ipxact:description>
					<ipxact:addressOffset>"16'h0008</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:volatile>true</ipxact:volatile>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>RW_MISS</ipxact:name>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset resetTypeRef="arst_i">
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>read-only</ipxact:access>
						<ipxact:modifiedWriteValue></ipxact:modifiedWriteValue>
						<ipxact:readAction></ipxact:readAction>
					</ipxact:field>

				</ipxact:register>
				<ipxact:register>
					<ipxact:name>READ_HIT</ipxact:name>
					<ipxact:description>Read hit counter.</ipxact:description>
					<ipxact:addressOffset>"16'h000C</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:volatile>true</ipxact:volatile>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>READ_HIT</ipxact:name>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset resetTypeRef="arst_i">
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>read-only</ipxact:access>
						<ipxact:modifiedWriteValue></ipxact:modifiedWriteValue>
						<ipxact:readAction></ipxact:readAction>
					</ipxact:field>

				</ipxact:register>
				<ipxact:register>
					<ipxact:name>READ_MISS</ipxact:name>
					<ipxact:description>Read miss counter.</ipxact:description>
					<ipxact:addressOffset>"16'h0010</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:volatile>true</ipxact:volatile>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>READ_MISS</ipxact:name>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset resetTypeRef="arst_i">
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>read-only</ipxact:access>
						<ipxact:modifiedWriteValue></ipxact:modifiedWriteValue>
						<ipxact:readAction></ipxact:readAction>
					</ipxact:field>

				</ipxact:register>
				<ipxact:register>
					<ipxact:name>WRITE_HIT</ipxact:name>
					<ipxact:description>Write hit counter.</ipxact:description>
					<ipxact:addressOffset>"16'h0014</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:volatile>true</ipxact:volatile>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>WRITE_HIT</ipxact:name>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset resetTypeRef="arst_i">
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>read-only</ipxact:access>
						<ipxact:modifiedWriteValue></ipxact:modifiedWriteValue>
						<ipxact:readAction></ipxact:readAction>
					</ipxact:field>

				</ipxact:register>
				<ipxact:register>
					<ipxact:name>WRITE_MISS</ipxact:name>
					<ipxact:description>Write miss counter.</ipxact:description>
					<ipxact:addressOffset>"16'h0018</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:volatile>true</ipxact:volatile>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>WRITE_MISS</ipxact:name>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset resetTypeRef="arst_i">
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>read-only</ipxact:access>
						<ipxact:modifiedWriteValue></ipxact:modifiedWriteValue>
						<ipxact:readAction></ipxact:readAction>
					</ipxact:field>

				</ipxact:register>
				<ipxact:register>
					<ipxact:name>RST_CNTRS</ipxact:name>
					<ipxact:description>Reset read/write hit/miss counters by writing any value to this register.</ipxact:description>
					<ipxact:addressOffset>"16'h001C</ipxact:addressOffset>
					<ipxact:size>8</ipxact:size>
					<ipxact:volatile>true</ipxact:volatile>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>RST_CNTRS</ipxact:name>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset resetTypeRef="arst_i">
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>write-only</ipxact:access>
						<ipxact:modifiedWriteValue></ipxact:modifiedWriteValue>
						<ipxact:readAction></ipxact:readAction>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>RSVD</ipxact:name>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset resetTypeRef="arst_i">
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>7</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>write-only</ipxact:access>
						<ipxact:modifiedWriteValue></ipxact:modifiedWriteValue>
						<ipxact:readAction></ipxact:readAction>
					</ipxact:field>

				</ipxact:register>
				<ipxact:register>
					<ipxact:name>INVALIDATE</ipxact:name>
					<ipxact:description>Invalidate the cache data contents by writing any value to this register.</ipxact:description>
					<ipxact:addressOffset>"16'h001D</ipxact:addressOffset>
					<ipxact:size>8</ipxact:size>
					<ipxact:volatile>true</ipxact:volatile>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>INVALIDATE</ipxact:name>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset resetTypeRef="arst_i">
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>write-only</ipxact:access>
						<ipxact:modifiedWriteValue></ipxact:modifiedWriteValue>
						<ipxact:readAction></ipxact:readAction>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>RSVD</ipxact:name>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset resetTypeRef="arst_i">
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>7</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>write-only</ipxact:access>
						<ipxact:modifiedWriteValue></ipxact:modifiedWriteValue>
						<ipxact:readAction></ipxact:readAction>
					</ipxact:field>

				</ipxact:register>
				<ipxact:register>
					<ipxact:name>version</ipxact:name>
					<ipxact:description>Product version. This 16-bit register uses nibbles to represent decimal numbers using their binary values. The two most significant nibbles represent the integral part of the version, and the two least significant nibbles represent the decimal part. For example V12.34 is represented by 0x1234.</ipxact:description>
					<ipxact:addressOffset>"16'h001E</ipxact:addressOffset>
					<ipxact:size>16</ipxact:size>
					<ipxact:volatile>false</ipxact:volatile>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>version</ipxact:name>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset resetTypeRef="arst_i">
								<ipxact:value>0071</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:volatile>false</ipxact:volatile>
						<ipxact:access>read-only</ipxact:access>
						<ipxact:modifiedWriteValue></ipxact:modifiedWriteValue>
						<ipxact:readAction></ipxact:readAction>
					</ipxact:field>

				</ipxact:register>
			</ipxact:addressBlock>
			<ipxact:addressUnitBits>8</ipxact:addressUnitBits>
		</ipxact:memoryMap>
	</ipxact:memoryMaps>
	<ipxact:model>
		<ipxact:views>
			<ipxact:view>
				<ipxact:name>flat_verilog</ipxact:name>
				<ipxact:envIdentifier>Verilog:kactus2.cs.tut.fi:</ipxact:envIdentifier>
				<ipxact:componentInstantiationRef>verilog_implementation</ipxact:componentInstantiationRef>
			</ipxact:view>
		</ipxact:views>
		<ipxact:instantiations>
			<ipxact:componentInstantiation>
				<ipxact:name>verilog_implementation</ipxact:name>
				<ipxact:language>Verilog</ipxact:language>
				<ipxact:moduleName>iob_cache_axi</ipxact:moduleName>
				<ipxact:moduleParameters>
					<ipxact:moduleParameter parameterId="LRU_INST_ID" usageType="nontyped">
						<ipxact:name>LRU</ipxact:name>
						<ipxact:value>LRU_ID</ipxact:value>
					</ipxact:moduleParameter>
					<ipxact:moduleParameter parameterId="PLRU_MRU_INST_ID" usageType="nontyped">
						<ipxact:name>PLRU_MRU</ipxact:name>
						<ipxact:value>PLRU_MRU_ID</ipxact:value>
					</ipxact:moduleParameter>
					<ipxact:moduleParameter parameterId="PLRU_TREE_INST_ID" usageType="nontyped">
						<ipxact:name>PLRU_TREE</ipxact:name>
						<ipxact:value>PLRU_TREE_ID</ipxact:value>
					</ipxact:moduleParameter>
					<ipxact:moduleParameter parameterId="WRITE_THROUGH_INST_ID" usageType="nontyped">
						<ipxact:name>WRITE_THROUGH</ipxact:name>
						<ipxact:value>WRITE_THROUGH_ID</ipxact:value>
					</ipxact:moduleParameter>
					<ipxact:moduleParameter parameterId="WRITE_BACK_INST_ID" usageType="nontyped">
						<ipxact:name>WRITE_BACK</ipxact:name>
						<ipxact:value>WRITE_BACK_ID</ipxact:value>
					</ipxact:moduleParameter>
					<ipxact:moduleParameter parameterId="ADDR_W_CSRS_INST_ID" usageType="nontyped">
						<ipxact:name>ADDR_W_CSRS</ipxact:name>
						<ipxact:value>ADDR_W_CSRS_ID</ipxact:value>
					</ipxact:moduleParameter>
					<ipxact:moduleParameter parameterId="FE_ADDR_W_INST_ID" usageType="nontyped">
						<ipxact:name>FE_ADDR_W</ipxact:name>
						<ipxact:value>FE_ADDR_W_ID</ipxact:value>
					</ipxact:moduleParameter>
					<ipxact:moduleParameter parameterId="FE_DATA_W_INST_ID" usageType="nontyped">
						<ipxact:name>FE_DATA_W</ipxact:name>
						<ipxact:value>FE_DATA_W_ID</ipxact:value>
					</ipxact:moduleParameter>
					<ipxact:moduleParameter parameterId="BE_ADDR_W_INST_ID" usageType="nontyped">
						<ipxact:name>BE_ADDR_W</ipxact:name>
						<ipxact:value>BE_ADDR_W_ID</ipxact:value>
					</ipxact:moduleParameter>
					<ipxact:moduleParameter parameterId="BE_DATA_W_INST_ID" usageType="nontyped">
						<ipxact:name>BE_DATA_W</ipxact:name>
						<ipxact:value>BE_DATA_W_ID</ipxact:value>
					</ipxact:moduleParameter>
					<ipxact:moduleParameter parameterId="NWAYS_W_INST_ID" usageType="nontyped">
						<ipxact:name>NWAYS_W</ipxact:name>
						<ipxact:value>NWAYS_W_ID</ipxact:value>
					</ipxact:moduleParameter>
					<ipxact:moduleParameter parameterId="NLINES_W_INST_ID" usageType="nontyped">
						<ipxact:name>NLINES_W</ipxact:name>
						<ipxact:value>NLINES_W_ID</ipxact:value>
					</ipxact:moduleParameter>
					<ipxact:moduleParameter parameterId="WORD_OFFSET_W_INST_ID" usageType="nontyped">
						<ipxact:name>WORD_OFFSET_W</ipxact:name>
						<ipxact:value>WORD_OFFSET_W_ID</ipxact:value>
					</ipxact:moduleParameter>
					<ipxact:moduleParameter parameterId="WTBUF_DEPTH_W_INST_ID" usageType="nontyped">
						<ipxact:name>WTBUF_DEPTH_W</ipxact:name>
						<ipxact:value>WTBUF_DEPTH_W_ID</ipxact:value>
					</ipxact:moduleParameter>
					<ipxact:moduleParameter parameterId="REP_POLICY_INST_ID" usageType="nontyped">
						<ipxact:name>REP_POLICY</ipxact:name>
						<ipxact:value>REP_POLICY_ID</ipxact:value>
					</ipxact:moduleParameter>
					<ipxact:moduleParameter parameterId="WRITE_POL_INST_ID" usageType="nontyped">
						<ipxact:name>WRITE_POL</ipxact:name>
						<ipxact:value>WRITE_POL_ID</ipxact:value>
					</ipxact:moduleParameter>
					<ipxact:moduleParameter parameterId="USE_CTRL_INST_ID" usageType="nontyped">
						<ipxact:name>USE_CTRL</ipxact:name>
						<ipxact:value>USE_CTRL_ID</ipxact:value>
					</ipxact:moduleParameter>
					<ipxact:moduleParameter parameterId="USE_CTRL_CNT_INST_ID" usageType="nontyped">
						<ipxact:name>USE_CTRL_CNT</ipxact:name>
						<ipxact:value>USE_CTRL_CNT_ID</ipxact:value>
					</ipxact:moduleParameter>
					<ipxact:moduleParameter parameterId="FE_NBYTES_INST_ID" usageType="nontyped">
						<ipxact:name>FE_NBYTES</ipxact:name>
						<ipxact:value>FE_NBYTES_ID</ipxact:value>
					</ipxact:moduleParameter>
					<ipxact:moduleParameter parameterId="FE_NBYTES_W_INST_ID" usageType="nontyped">
						<ipxact:name>FE_NBYTES_W</ipxact:name>
						<ipxact:value>FE_NBYTES_W_ID</ipxact:value>
					</ipxact:moduleParameter>
					<ipxact:moduleParameter parameterId="BE_NBYTES_INST_ID" usageType="nontyped">
						<ipxact:name>BE_NBYTES</ipxact:name>
						<ipxact:value>BE_NBYTES_ID</ipxact:value>
					</ipxact:moduleParameter>
					<ipxact:moduleParameter parameterId="BE_NBYTES_W_INST_ID" usageType="nontyped">
						<ipxact:name>BE_NBYTES_W</ipxact:name>
						<ipxact:value>BE_NBYTES_W_ID</ipxact:value>
					</ipxact:moduleParameter>
					<ipxact:moduleParameter parameterId="LINE2BE_W_INST_ID" usageType="nontyped">
						<ipxact:name>LINE2BE_W</ipxact:name>
						<ipxact:value>LINE2BE_W_ID</ipxact:value>
					</ipxact:moduleParameter>
					<ipxact:moduleParameter parameterId="ADDR_W_INST_ID" usageType="nontyped">
						<ipxact:name>ADDR_W</ipxact:name>
						<ipxact:value>ADDR_W_ID</ipxact:value>
					</ipxact:moduleParameter>
					<ipxact:moduleParameter parameterId="DATA_W_INST_ID" usageType="nontyped">
						<ipxact:name>DATA_W</ipxact:name>
						<ipxact:value>DATA_W_ID</ipxact:value>
					</ipxact:moduleParameter>
					<ipxact:moduleParameter parameterId="AXI_INST_ID" usageType="nontyped">
						<ipxact:name>AXI</ipxact:name>
						<ipxact:value>AXI_ID</ipxact:value>
					</ipxact:moduleParameter>
					<ipxact:moduleParameter parameterId="AXI_ID_W_INST_ID" usageType="nontyped">
						<ipxact:name>AXI_ID_W</ipxact:name>
						<ipxact:value>AXI_ID_W_ID</ipxact:value>
					</ipxact:moduleParameter>
					<ipxact:moduleParameter parameterId="AXI_ID_INST_ID" usageType="nontyped">
						<ipxact:name>AXI_ID</ipxact:name>
						<ipxact:value>AXI_ID_ID</ipxact:value>
					</ipxact:moduleParameter>
					<ipxact:moduleParameter parameterId="AXI_LEN_W_INST_ID" usageType="nontyped">
						<ipxact:name>AXI_LEN_W</ipxact:name>
						<ipxact:value>AXI_LEN_W_ID</ipxact:value>
					</ipxact:moduleParameter>
					<ipxact:moduleParameter parameterId="AXI_ADDR_W_INST_ID" usageType="nontyped">
						<ipxact:name>AXI_ADDR_W</ipxact:name>
						<ipxact:value>AXI_ADDR_W_ID</ipxact:value>
					</ipxact:moduleParameter>
					<ipxact:moduleParameter parameterId="AXI_DATA_W_INST_ID" usageType="nontyped">
						<ipxact:name>AXI_DATA_W</ipxact:name>
						<ipxact:value>AXI_DATA_W_ID</ipxact:value>
					</ipxact:moduleParameter>
					<ipxact:moduleParameter parameterId="VERSION_INST_ID" usageType="nontyped">
						<ipxact:name>VERSION</ipxact:name>
						<ipxact:value>VERSION_ID</ipxact:value>
					</ipxact:moduleParameter>
				</ipxact:moduleParameters>
			</ipxact:componentInstantiation>
		</ipxact:instantiations>
		<ipxact:ports>
			<ipxact:port>
				<ipxact:name>clk_i</ipxact:name>
				<ipxact:description>Clock</ipxact:description>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>0</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
				<ipxact:vendorExtensions>
					<kactus2:portTags>clk_en_rst_s</kactus2:portTags>
				</ipxact:vendorExtensions>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>cke_i</ipxact:name>
				<ipxact:description>Clock enable</ipxact:description>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>0</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
				<ipxact:vendorExtensions>
					<kactus2:portTags>clk_en_rst_s</kactus2:portTags>
				</ipxact:vendorExtensions>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>arst_i</ipxact:name>
				<ipxact:description>Asynchronous active-high reset</ipxact:description>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>0</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
				<ipxact:vendorExtensions>
					<kactus2:portTags>clk_en_rst_s</kactus2:portTags>
				</ipxact:vendorExtensions>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>iob_valid_i</ipxact:name>
				<ipxact:description>Request address is valid.</ipxact:description>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>0</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
				<ipxact:vendorExtensions>
					<kactus2:portTags>iob_s</kactus2:portTags>
				</ipxact:vendorExtensions>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>iob_addr_i</ipxact:name>
				<ipxact:description>Byte address.</ipxact:description>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>ADDR_W_ID-1</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
				<ipxact:vendorExtensions>
					<kactus2:portTags>iob_s</kactus2:portTags>
				</ipxact:vendorExtensions>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>iob_wdata_i</ipxact:name>
				<ipxact:description>Write data.</ipxact:description>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>DATA_W_ID-1</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
				<ipxact:vendorExtensions>
					<kactus2:portTags>iob_s</kactus2:portTags>
				</ipxact:vendorExtensions>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>iob_wstrb_i</ipxact:name>
				<ipxact:description>Write strobe.</ipxact:description>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>DATA_W_ID/8-1</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
				<ipxact:vendorExtensions>
					<kactus2:portTags>iob_s</kactus2:portTags>
				</ipxact:vendorExtensions>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>iob_rvalid_o</ipxact:name>
				<ipxact:description>Read data valid.</ipxact:description>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>0</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
				<ipxact:vendorExtensions>
					<kactus2:portTags>iob_s</kactus2:portTags>
				</ipxact:vendorExtensions>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>iob_rdata_o</ipxact:name>
				<ipxact:description>Read data.</ipxact:description>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>DATA_W_ID-1</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
				<ipxact:vendorExtensions>
					<kactus2:portTags>iob_s</kactus2:portTags>
				</ipxact:vendorExtensions>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>iob_ready_o</ipxact:name>
				<ipxact:description>Interface ready.</ipxact:description>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>0</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
				<ipxact:vendorExtensions>
					<kactus2:portTags>iob_s</kactus2:portTags>
				</ipxact:vendorExtensions>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>invalidate_i</ipxact:name>
				<ipxact:description>Invalidates all cache lines instantaneously if high.</ipxact:description>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>0</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
				<ipxact:vendorExtensions>
					<kactus2:portTags></kactus2:portTags>
				</ipxact:vendorExtensions>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>invalidate_o</ipxact:name>
				<ipxact:description>This output is asserted high when the cache is invalidated via the cache controller or the direct {\tt invalidate_in} signal. The present {\tt invalidate_out} signal is useful for invalidating the next-level cache if there is one. If not, this output should be floated.</ipxact:description>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>0</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
				<ipxact:vendorExtensions>
					<kactus2:portTags></kactus2:portTags>
				</ipxact:vendorExtensions>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>wtb_empty_i</ipxact:name>
				<ipxact:description>This input is driven by the next-level cache, if there is one, when its write-through buffer is empty. It should be tied high if there is no next-level cache. This signal is used to compute the overall empty status of a cache hierarchy, as explained for signal {\tt wtb_empty_out}.</ipxact:description>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>0</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
				<ipxact:vendorExtensions>
					<kactus2:portTags></kactus2:portTags>
				</ipxact:vendorExtensions>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>wtb_empty_o</ipxact:name>
				<ipxact:description>This output is high if the cache's write-through buffer is empty and its {	t wtb_empty_in} signal is high. This signal informs that all data written to the cache has been written to the destination memory module, and all caches on the way are empty.</ipxact:description>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>0</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
				<ipxact:vendorExtensions>
					<kactus2:portTags></kactus2:portTags>
				</ipxact:vendorExtensions>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>axi_araddr_o</ipxact:name>
				<ipxact:description>AXI address read channel byte address.</ipxact:description>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>AXI_ADDR_W_ID-1</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
				<ipxact:vendorExtensions>
					<kactus2:portTags>axi_m</kactus2:portTags>
				</ipxact:vendorExtensions>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>axi_arvalid_o</ipxact:name>
				<ipxact:description>AXI address read channel valid.</ipxact:description>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>0</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
				<ipxact:vendorExtensions>
					<kactus2:portTags>axi_m</kactus2:portTags>
				</ipxact:vendorExtensions>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>axi_arready_i</ipxact:name>
				<ipxact:description>AXI address read channel ready.</ipxact:description>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>0</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
				<ipxact:vendorExtensions>
					<kactus2:portTags>axi_m</kactus2:portTags>
				</ipxact:vendorExtensions>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>axi_rdata_i</ipxact:name>
				<ipxact:description>AXI read channel data.</ipxact:description>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>AXI_DATA_W_ID-1</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
				<ipxact:vendorExtensions>
					<kactus2:portTags>axi_m</kactus2:portTags>
				</ipxact:vendorExtensions>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>axi_rresp_i</ipxact:name>
				<ipxact:description>AXI read channel response.</ipxact:description>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>1</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
				<ipxact:vendorExtensions>
					<kactus2:portTags>axi_m</kactus2:portTags>
				</ipxact:vendorExtensions>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>axi_rvalid_i</ipxact:name>
				<ipxact:description>AXI read channel valid.</ipxact:description>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>0</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
				<ipxact:vendorExtensions>
					<kactus2:portTags>axi_m</kactus2:portTags>
				</ipxact:vendorExtensions>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>axi_rready_o</ipxact:name>
				<ipxact:description>AXI read channel ready.</ipxact:description>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>0</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
				<ipxact:vendorExtensions>
					<kactus2:portTags>axi_m</kactus2:portTags>
				</ipxact:vendorExtensions>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>axi_arid_o</ipxact:name>
				<ipxact:description>AXI address read channel ID.</ipxact:description>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>AXI_ID_W_ID-1</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
				<ipxact:vendorExtensions>
					<kactus2:portTags>axi_m</kactus2:portTags>
				</ipxact:vendorExtensions>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>axi_arlen_o</ipxact:name>
				<ipxact:description>AXI address read channel burst length.</ipxact:description>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>AXI_LEN_W_ID-1</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
				<ipxact:vendorExtensions>
					<kactus2:portTags>axi_m</kactus2:portTags>
				</ipxact:vendorExtensions>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>axi_arsize_o</ipxact:name>
				<ipxact:description>AXI address read channel burst size.</ipxact:description>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>2</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
				<ipxact:vendorExtensions>
					<kactus2:portTags>axi_m</kactus2:portTags>
				</ipxact:vendorExtensions>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>axi_arburst_o</ipxact:name>
				<ipxact:description>AXI address read channel burst type.</ipxact:description>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>1</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
				<ipxact:vendorExtensions>
					<kactus2:portTags>axi_m</kactus2:portTags>
				</ipxact:vendorExtensions>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>axi_arlock_o</ipxact:name>
				<ipxact:description>AXI address read channel lock type.</ipxact:description>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>0</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
				<ipxact:vendorExtensions>
					<kactus2:portTags>axi_m</kactus2:portTags>
				</ipxact:vendorExtensions>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>axi_arcache_o</ipxact:name>
				<ipxact:description>AXI address read channel memory type.</ipxact:description>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>3</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
				<ipxact:vendorExtensions>
					<kactus2:portTags>axi_m</kactus2:portTags>
				</ipxact:vendorExtensions>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>axi_arqos_o</ipxact:name>
				<ipxact:description>AXI address read channel quality of service.</ipxact:description>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>3</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
				<ipxact:vendorExtensions>
					<kactus2:portTags>axi_m</kactus2:portTags>
				</ipxact:vendorExtensions>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>axi_rid_i</ipxact:name>
				<ipxact:description>AXI Read channel ID.</ipxact:description>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>AXI_ID_W_ID-1</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
				<ipxact:vendorExtensions>
					<kactus2:portTags>axi_m</kactus2:portTags>
				</ipxact:vendorExtensions>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>axi_rlast_i</ipxact:name>
				<ipxact:description>AXI Read channel last word.</ipxact:description>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>0</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
				<ipxact:vendorExtensions>
					<kactus2:portTags>axi_m</kactus2:portTags>
				</ipxact:vendorExtensions>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>axi_awaddr_o</ipxact:name>
				<ipxact:description>AXI address write channel byte address.</ipxact:description>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>AXI_ADDR_W_ID-1</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
				<ipxact:vendorExtensions>
					<kactus2:portTags>axi_m</kactus2:portTags>
				</ipxact:vendorExtensions>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>axi_awvalid_o</ipxact:name>
				<ipxact:description>AXI address write channel valid.</ipxact:description>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>0</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
				<ipxact:vendorExtensions>
					<kactus2:portTags>axi_m</kactus2:portTags>
				</ipxact:vendorExtensions>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>axi_awready_i</ipxact:name>
				<ipxact:description>AXI address write channel ready.</ipxact:description>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>0</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
				<ipxact:vendorExtensions>
					<kactus2:portTags>axi_m</kactus2:portTags>
				</ipxact:vendorExtensions>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>axi_wdata_o</ipxact:name>
				<ipxact:description>AXI write channel data.</ipxact:description>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>AXI_DATA_W_ID-1</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
				<ipxact:vendorExtensions>
					<kactus2:portTags>axi_m</kactus2:portTags>
				</ipxact:vendorExtensions>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>axi_wstrb_o</ipxact:name>
				<ipxact:description>AXI write channel write strobe.</ipxact:description>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>AXI_DATA_W_ID/8-1</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
				<ipxact:vendorExtensions>
					<kactus2:portTags>axi_m</kactus2:portTags>
				</ipxact:vendorExtensions>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>axi_wvalid_o</ipxact:name>
				<ipxact:description>AXI write channel valid.</ipxact:description>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>0</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
				<ipxact:vendorExtensions>
					<kactus2:portTags>axi_m</kactus2:portTags>
				</ipxact:vendorExtensions>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>axi_wready_i</ipxact:name>
				<ipxact:description>AXI write channel ready.</ipxact:description>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>0</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
				<ipxact:vendorExtensions>
					<kactus2:portTags>axi_m</kactus2:portTags>
				</ipxact:vendorExtensions>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>axi_bresp_i</ipxact:name>
				<ipxact:description>AXI write response channel response.</ipxact:description>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>1</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
				<ipxact:vendorExtensions>
					<kactus2:portTags>axi_m</kactus2:portTags>
				</ipxact:vendorExtensions>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>axi_bvalid_i</ipxact:name>
				<ipxact:description>AXI write response channel valid.</ipxact:description>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>0</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
				<ipxact:vendorExtensions>
					<kactus2:portTags>axi_m</kactus2:portTags>
				</ipxact:vendorExtensions>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>axi_bready_o</ipxact:name>
				<ipxact:description>AXI write response channel ready.</ipxact:description>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>0</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
				<ipxact:vendorExtensions>
					<kactus2:portTags>axi_m</kactus2:portTags>
				</ipxact:vendorExtensions>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>axi_awid_o</ipxact:name>
				<ipxact:description>AXI address write channel ID.</ipxact:description>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>AXI_ID_W_ID-1</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
				<ipxact:vendorExtensions>
					<kactus2:portTags>axi_m</kactus2:portTags>
				</ipxact:vendorExtensions>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>axi_awlen_o</ipxact:name>
				<ipxact:description>AXI address write channel burst length.</ipxact:description>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>AXI_LEN_W_ID-1</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
				<ipxact:vendorExtensions>
					<kactus2:portTags>axi_m</kactus2:portTags>
				</ipxact:vendorExtensions>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>axi_awsize_o</ipxact:name>
				<ipxact:description>AXI address write channel burst size.</ipxact:description>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>2</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
				<ipxact:vendorExtensions>
					<kactus2:portTags>axi_m</kactus2:portTags>
				</ipxact:vendorExtensions>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>axi_awburst_o</ipxact:name>
				<ipxact:description>AXI address write channel burst type.</ipxact:description>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>1</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
				<ipxact:vendorExtensions>
					<kactus2:portTags>axi_m</kactus2:portTags>
				</ipxact:vendorExtensions>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>axi_awlock_o</ipxact:name>
				<ipxact:description>AXI address write channel lock type.</ipxact:description>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>0</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
				<ipxact:vendorExtensions>
					<kactus2:portTags>axi_m</kactus2:portTags>
				</ipxact:vendorExtensions>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>axi_awcache_o</ipxact:name>
				<ipxact:description>AXI address write channel memory type.</ipxact:description>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>3</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
				<ipxact:vendorExtensions>
					<kactus2:portTags>axi_m</kactus2:portTags>
				</ipxact:vendorExtensions>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>axi_awqos_o</ipxact:name>
				<ipxact:description>AXI address write channel quality of service.</ipxact:description>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>3</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
				<ipxact:vendorExtensions>
					<kactus2:portTags>axi_m</kactus2:portTags>
				</ipxact:vendorExtensions>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>axi_wlast_o</ipxact:name>
				<ipxact:description>AXI Write channel last word flag.</ipxact:description>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>0</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
				<ipxact:vendorExtensions>
					<kactus2:portTags>axi_m</kactus2:portTags>
				</ipxact:vendorExtensions>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>axi_bid_i</ipxact:name>
				<ipxact:description>AXI Write response channel ID.</ipxact:description>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>AXI_ID_W_ID-1</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
				<ipxact:vendorExtensions>
					<kactus2:portTags>axi_m</kactus2:portTags>
				</ipxact:vendorExtensions>
			</ipxact:port>
		</ipxact:ports>
	</ipxact:model>
	<ipxact:resetTypes>
		<ipxact:resetType>
			<ipxact:name>arst_i</ipxact:name>
			<ipxact:displayName>arst_i</ipxact:displayName>
			<ipxact:description>Asynchronous active-high reset</ipxact:description>
		</ipxact:resetType>
	</ipxact:resetTypes>
	<ipxact:description>Default description</ipxact:description>
	<ipxact:parameters>
		<ipxact:parameter kactus2:usageCount="1" maximum="?" minimum="?" parameterId="LRU_ID" type="int">
			<ipxact:name>LRU</ipxact:name>
			<ipxact:description>Least Recently Used -- more resources intensive - N*log2(N) bits per cache line - Uses counters</ipxact:description>
			<ipxact:value>0</ipxact:value>
		</ipxact:parameter>
		<ipxact:parameter kactus2:usageCount="1" maximum="?" minimum="?" parameterId="PLRU_MRU_ID" type="int">
			<ipxact:name>PLRU_MRU</ipxact:name>
			<ipxact:description>bit-based Pseudo-Least-Recently-Used, a simpler replacement policy than LRU, using a much lower complexity (lower resources) - N bits per cache line</ipxact:description>
			<ipxact:value>1</ipxact:value>
		</ipxact:parameter>
		<ipxact:parameter kactus2:usageCount="1" maximum="?" minimum="?" parameterId="PLRU_TREE_ID" type="int">
			<ipxact:name>PLRU_TREE</ipxact:name>
			<ipxact:description>tree-based Pseudo-Least-Recently-Used, uses a tree that updates after any way received an hit, and points towards the oposing one. Uses less resources than bit-pseudo-lru - N-1 bits per cache line</ipxact:description>
			<ipxact:value>2</ipxact:value>
		</ipxact:parameter>
		<ipxact:parameter kactus2:usageCount="1" maximum="?" minimum="?" parameterId="WRITE_THROUGH_ID" type="int">
			<ipxact:name>WRITE_THROUGH</ipxact:name>
			<ipxact:description>write-through not allocate: implements a write-through buffer</ipxact:description>
			<ipxact:value>0</ipxact:value>
		</ipxact:parameter>
		<ipxact:parameter kactus2:usageCount="1" maximum="?" minimum="?" parameterId="WRITE_BACK_ID" type="int">
			<ipxact:name>WRITE_BACK</ipxact:name>
			<ipxact:description>write-back allocate: implementes a dirty-memory</ipxact:description>
			<ipxact:value>1</ipxact:value>
		</ipxact:parameter>
		<ipxact:parameter kactus2:usageCount="1" maximum="?" minimum="?" parameterId="ADDR_W_CSRS_ID" type="int">
			<ipxact:name>ADDR_W_CSRS</ipxact:name>
			<ipxact:description>Address width of CSRs</ipxact:description>
			<ipxact:value>5</ipxact:value>
		</ipxact:parameter>
		<ipxact:parameter kactus2:usageCount="1" maximum="64" minimum="1" parameterId="FE_ADDR_W_ID" type="int">
			<ipxact:name>FE_ADDR_W</ipxact:name>
			<ipxact:description>Front-end address width (log2): defines the total memory space accessible via the cache, which must be a power of two.</ipxact:description>
			<ipxact:value>24</ipxact:value>
		</ipxact:parameter>
		<ipxact:parameter kactus2:usageCount="1" maximum="64" minimum="32" parameterId="FE_DATA_W_ID" type="int">
			<ipxact:name>FE_DATA_W</ipxact:name>
			<ipxact:description>Front-end data width (log2): this parameter allows supporting processing elements with various data widths.</ipxact:description>
			<ipxact:value>32</ipxact:value>
		</ipxact:parameter>
		<ipxact:parameter kactus2:usageCount="1" maximum="" minimum="1" parameterId="BE_ADDR_W_ID" type="int">
			<ipxact:name>BE_ADDR_W</ipxact:name>
			<ipxact:description>Back-end address width (log2): the value of this parameter must be equal or greater than FE_ADDR_W to match the width of the back-end interface, but the address space is still dictated by ADDR_W.</ipxact:description>
			<ipxact:value>24</ipxact:value>
		</ipxact:parameter>
		<ipxact:parameter kactus2:usageCount="1" maximum="256" minimum="32" parameterId="BE_DATA_W_ID" type="int">
			<ipxact:name>BE_DATA_W</ipxact:name>
			<ipxact:description>Back-end data width (log2): the value of this parameter must be an integer  multiple $k \geq 1$ of DATA_W. If $k>1$, the memory controller can operate at a frequency higher than the cache's frequency. Typically, the memory controller has an asynchronous FIFO interface, so that it can sequentially process multiple commands received in paralell from the cache's back-end interface. </ipxact:description>
			<ipxact:value>32</ipxact:value>
		</ipxact:parameter>
		<ipxact:parameter kactus2:usageCount="1" maximum="8" minimum="0" parameterId="NWAYS_W_ID" type="int">
			<ipxact:name>NWAYS_W</ipxact:name>
			<ipxact:description>Number of cache ways (log2): the miminum is 0 for a directly mapped cache; the default is 1 for a two-way cache; the maximum is limited by the desired maximum operating frequency, which degrades with the number of ways. </ipxact:description>
			<ipxact:value>1</ipxact:value>
		</ipxact:parameter>
		<ipxact:parameter kactus2:usageCount="1" maximum="" minimum="" parameterId="NLINES_W_ID" type="int">
			<ipxact:name>NLINES_W</ipxact:name>
			<ipxact:description>Line offset width (log2): the value of this parameter equals the number of cache lines, given by 2**NLINES_W.</ipxact:description>
			<ipxact:value>7</ipxact:value>
		</ipxact:parameter>
		<ipxact:parameter kactus2:usageCount="1" maximum="" minimum="1" parameterId="WORD_OFFSET_W_ID" type="int">
			<ipxact:name>WORD_OFFSET_W</ipxact:name>
			<ipxact:description>Word offset width (log2):  the value of this parameter equals the number of words per line, which is 2**OFFSET_W. </ipxact:description>
			<ipxact:value>3</ipxact:value>
		</ipxact:parameter>
		<ipxact:parameter kactus2:usageCount="1" maximum="" minimum="" parameterId="WTBUF_DEPTH_W_ID" type="int">
			<ipxact:name>WTBUF_DEPTH_W</ipxact:name>
			<ipxact:description>Write-through buffer depth (log2). A shallow buffer will fill up more frequently and cause write stalls; however, on a Read After Write (RAW) event, a shallow buffer will empty faster, decreasing the duration of the read stall. A deep buffer is unlkely to get full and cause write stalls; on the other hand, on a RAW event, it will take a long time to empty and cause long read stalls.</ipxact:description>
			<ipxact:value>4</ipxact:value>
		</ipxact:parameter>
		<ipxact:parameter kactus2:usageCount="1" maximum="3" minimum="0" parameterId="REP_POLICY_ID" type="int">
			<ipxact:name>REP_POLICY</ipxact:name>
			<ipxact:description>Line replacement policy: set to 0 for Least Recently Used (LRU); set to 1 for Pseudo LRU based on Most Recently Used (PLRU_MRU); set to 2 for tree-based Pseudo LRU (PLRU_TREE).</ipxact:description>
			<ipxact:value>0</ipxact:value>
		</ipxact:parameter>
		<ipxact:parameter kactus2:usageCount="1" maximum="1" minimum="0" parameterId="WRITE_POL_ID" type="string">
			<ipxact:name>WRITE_POL</ipxact:name>
			<ipxact:description>Write policy: set to 0 for write-through or set to 1 for write-back.</ipxact:description>
			<ipxact:value>0 </ipxact:value>
		</ipxact:parameter>
		<ipxact:parameter kactus2:usageCount="1" maximum="1" minimum="0" parameterId="USE_CTRL_ID" type="int">
			<ipxact:name>USE_CTRL</ipxact:name>
			<ipxact:description>Instantiates a cache controller (1) or not (0). The cache controller provides memory-mapped software accessible registers to invalidate the cache data contents, and monitor the write through buffer status using the front-end interface. To access the cache controller, the MSB of the address mut be set to 1. For more information refer to the example software functions provided.</ipxact:description>
			<ipxact:value>0</ipxact:value>
		</ipxact:parameter>
		<ipxact:parameter kactus2:usageCount="1" maximum="1" minimum="0" parameterId="USE_CTRL_CNT_ID" type="int">
			<ipxact:name>USE_CTRL_CNT</ipxact:name>
			<ipxact:description>Instantiates hit/miss counters for reads, writes or both (1), or not (0). This parameter is meaningful if the cache controller is present (USE_CTRL: 1), providing additional software accessible functions for these functions.</ipxact:description>
			<ipxact:value>0</ipxact:value>
		</ipxact:parameter>
		<ipxact:parameter kactus2:usageCount="1" maximum="32" minimum="0" parameterId="FE_NBYTES_ID" type="string">
			<ipxact:name>FE_NBYTES</ipxact:name>
			<ipxact:description>Default description</ipxact:description>
			<ipxact:value>FE_DATA_W_ID / 8</ipxact:value>
		</ipxact:parameter>
		<ipxact:parameter kactus2:usageCount="1" maximum="32" minimum="0" parameterId="FE_NBYTES_W_ID" type="string">
			<ipxact:name>FE_NBYTES_W</ipxact:name>
			<ipxact:description>Default description</ipxact:description>
			<ipxact:value>$clog2(FE_NBYTES_ID)</ipxact:value>
		</ipxact:parameter>
		<ipxact:parameter kactus2:usageCount="1" maximum="32" minimum="0" parameterId="BE_NBYTES_ID" type="string">
			<ipxact:name>BE_NBYTES</ipxact:name>
			<ipxact:description>Default description</ipxact:description>
			<ipxact:value>BE_DATA_W_ID / 8</ipxact:value>
		</ipxact:parameter>
		<ipxact:parameter kactus2:usageCount="1" maximum="32" minimum="0" parameterId="BE_NBYTES_W_ID" type="string">
			<ipxact:name>BE_NBYTES_W</ipxact:name>
			<ipxact:description>Default description</ipxact:description>
			<ipxact:value>$clog2(BE_NBYTES_ID)</ipxact:value>
		</ipxact:parameter>
		<ipxact:parameter kactus2:usageCount="1" maximum="32" minimum="0" parameterId="LINE2BE_W_ID" type="string">
			<ipxact:name>LINE2BE_W</ipxact:name>
			<ipxact:description>Default description</ipxact:description>
			<ipxact:value>WORD_OFFSET_W_ID - $clog2(BE_DATA_W_ID / FE_DATA_W_ID)</ipxact:value>
		</ipxact:parameter>
		<ipxact:parameter kactus2:usageCount="2" parameterId="ADDR_W_ID" type="int">
			<ipxact:name>ADDR_W</ipxact:name>
			<ipxact:description>Width of the (word aligned) front-end address bus, optionally including the highest bit to access cache controller CSRs (if enabled)</ipxact:description>
			<ipxact:value>5</ipxact:value>
		</ipxact:parameter>
		<ipxact:parameter kactus2:usageCount="4" parameterId="DATA_W_ID" type="string">
			<ipxact:name>DATA_W</ipxact:name>
			<ipxact:description>Default description</ipxact:description>
			<ipxact:value>FE_DATA_W_ID</ipxact:value>
		</ipxact:parameter>
		<ipxact:parameter kactus2:usageCount="1" parameterId="AXI_ID" type="string">
			<ipxact:name>AXI</ipxact:name>
			<ipxact:description>AXI interface used by backend</ipxact:description>
			<ipxact:value>NA</ipxact:value>
		</ipxact:parameter>
		<ipxact:parameter kactus2:usageCount="5" maximum="32" minimum="0" parameterId="AXI_ID_W_ID" type="int">
			<ipxact:name>AXI_ID_W</ipxact:name>
			<ipxact:description>AXI ID width</ipxact:description>
			<ipxact:value>1</ipxact:value>
		</ipxact:parameter>
		<ipxact:parameter kactus2:usageCount="1" maximum="32" minimum="0" parameterId="AXI_ID_ID" type="int">
			<ipxact:name>AXI_ID</ipxact:name>
			<ipxact:description>AXI ID</ipxact:description>
			<ipxact:value>0</ipxact:value>
		</ipxact:parameter>
		<ipxact:parameter kactus2:usageCount="3" maximum="32" minimum="0" parameterId="AXI_LEN_W_ID" type="int">
			<ipxact:name>AXI_LEN_W</ipxact:name>
			<ipxact:description>AXI length</ipxact:description>
			<ipxact:value>4</ipxact:value>
		</ipxact:parameter>
		<ipxact:parameter kactus2:usageCount="3" maximum="32" minimum="0" parameterId="AXI_ADDR_W_ID" type="string">
			<ipxact:name>AXI_ADDR_W</ipxact:name>
			<ipxact:description>AXI address width</ipxact:description>
			<ipxact:value>BE_ADDR_W_ID</ipxact:value>
		</ipxact:parameter>
		<ipxact:parameter kactus2:usageCount="4" maximum="32" minimum="0" parameterId="AXI_DATA_W_ID" type="string">
			<ipxact:name>AXI_DATA_W</ipxact:name>
			<ipxact:description>AXI data width</ipxact:description>
			<ipxact:value>BE_DATA_W_ID</ipxact:value>
		</ipxact:parameter>
		<ipxact:parameter kactus2:usageCount="1" parameterId="VERSION_ID" type="string">
			<ipxact:name>VERSION</ipxact:name>
			<ipxact:description>Product version. This 16-bit macro uses nibbles to represent decimal numbers using their binary values. The two most significant nibbles represent the integral part of the version, and the two least significant nibbles represent the decimal part.</ipxact:description>
			<ipxact:value>16'h0071</ipxact:value>
		</ipxact:parameter>
	</ipxact:parameters>
	<ipxact:vendorExtensions>
		<kactus2:author>IObundle, Lda</kactus2:author>
		<kactus2:version>3,10,15,0</kactus2:version>
		<kactus2:kts_attributes>
			<kactus2:kts_productHier>Flat</kactus2:kts_productHier>
			<kactus2:kts_implementation>HW</kactus2:kts_implementation>
			<kactus2:kts_firmness>Mutable</kactus2:kts_firmness>
		</kactus2:kts_attributes>
		<kactus2:license>MIT License, Copyright (c) 2025</kactus2:license>
	</ipxact:vendorExtensions>
</ipxact:component>