
# HP-AU: High Performance Arithmetic Unit 
### Projeto de AceleraÃ§Ã£o de Hardware em Verilog HDL

![Status](https://img.shields.io/badge/Status-Project%20Complete-success)
![Language](https://img.shields.io/badge/Language-Verilog%20HDL-blue)
![Platform](https://img.shields.io/badge/Simulation-ModelSim%20%7C%20Quartus-green)
![Context](https://img.shields.io/badge/Program-CI%20Digital%20%28Softex%2FMCTI%29-orange)

## ğŸ“Œ Sobre o Projeto
A **HP-AU (High Performance Arithmetic Unit)** Ã© uma Unidade LÃ³gica e AritmÃ©tica (ALU) projetada em nÃ­vel RTL (*Register Transfer Level*). O projeto foca na implementaÃ§Ã£o de arquiteturas de alto desempenho, otimizaÃ§Ã£o de caminho crÃ­tico e escalabilidade de hardware.

Este projeto Ã© o **Artefato PrÃ¡tico Final** do MÃ³dulo BÃ¡sico do **Programa CI Digital (Softex/MCTI)**, desenvolvido para validar competÃªncias em design digital e modelagem HDL.

## ğŸ“ Contexto AcadÃªmico
Este repositÃ³rio documenta a progressÃ£o tÃ©cnica nas seguintes disciplinas de PÃ³s-GraduaÃ§Ã£o:
* **SD112:** IntroduÃ§Ã£o ao Verilog (Modelagem de Hardware).
* **SD122:** Circuitos Digitais I (LÃ³gica Combinacional e AritmÃ©tica).
* **SD192:** Trabalho Orientado I (ImplementaÃ§Ã£o e SÃ­ntese).

## ğŸš€ Roadmap de EvoluÃ§Ã£o

O projeto foi construÃ­do de forma incremental, onde cada fase resolveu um gargalo especÃ­fico de hardware:

| Fase | MÃ³dulo | Problema Resolvido | Teoria Aplicada |
| :--- | :--- | :--- | :--- |
| **01** | `setup` | Fluxo de trabalho. | Ambiente Quartus/ModelSim. |
| **02** | `binary_core` | Soma/SubtraÃ§Ã£o base. | Ripple Carry Adder (RCA). |
| **03** | `bcd_core` | Base decimal. | CorreÃ§Ã£o AritmÃ©tica +6. |
| **04** | `cla_4bit` | **Atraso de PropagaÃ§Ã£o.** | **Carry Look-Ahead (CLA):** Delay $O(1)$. |
| **05** | `barrel_shifter` | Deslocamentos lentos. | Shifters Combinacionais. |
| **06** | `hardware_mult` | MultiplicaÃ§Ã£o em software. | Multiplicador de Hardware e Truncamento. |
| **07** | **IP CORE** | **Falta de Escalabilidade.** | **ParametrizÃ§Ã£o:** Design genÃ©rico via `WIDTH`. |

## ğŸ“Š SÃ­ntese LÃ³gica (RTL Viewer)

Abaixo, a representaÃ§Ã£o fÃ­sica gerada apÃ³s a sÃ­ntese. O design demonstra uma arquitetura paralela, onde todos os nÃºcleos processam os dados simultaneamente, sendo selecionados pelo estÃ¡gio final de multiplexaÃ§Ã£o.

> ![RTL Schematic](docs/fase7_rtl_schematic.png)

## ğŸ’ Diferencial TÃ©cnico: IP Core ParametrizÃ¡vel (Fase 07)

A HP-AU foi refatorada para atuar como um **IP Core**. AtravÃ©s da propagaÃ§Ã£o de parÃ¢metros ($WIDTH$), o hardware se ajusta automaticamente Ã  largura de barramento desejada sem necessidade de reescrita de cÃ³digo.

### âœ… ValidaÃ§Ã£o de Escalabilidade (8-bit Proof)
Para provar a robustez do design, o parÃ¢metro global foi alterado para **8 bits** no Testbench, realizando a operaÃ§Ã£o $10 \times 10$:
* **Resultado Obtido:** $100$ (`01100100_2`).
* **ConclusÃ£o:** O hardware expandiu com sucesso, eliminando o truncamento de 4 bits e provando a integridade da arquitetura parametrizada.

> ![8-bit Waveform](docs/fase7_wave_8bit.png)

## ğŸ› ï¸ Estrutura do RepositÃ³rio

```text
HP_AU/
â”œâ”€â”€ rtl/                  # CÃ³digo-fonte Verilog (MÃ³dulos Parametrizados)
â”‚   â”œâ”€â”€ hp_au_top.v       # Top Level (IntegraÃ§Ã£o e Mux Final)
â”‚   â”œâ”€â”€ cla_4bit.v        # Somador de Alta Performance
â”‚   â”œâ”€â”€ barrel_shifter.v  # Deslocador de Bits
â”‚   â””â”€â”€ hardware_mult.v   # Multiplicador Nativo
â”œâ”€â”€ tb/                   # Testbenches de VerificaÃ§Ã£o
â”‚   â””â”€â”€ hp_au_top_tb.v    # Teste de IntegraÃ§Ã£o e RegressÃ£o
â”œâ”€â”€ docs/                 # EvidÃªncias, Logs e Waveforms
â””â”€â”€ README.md             # DocumentaÃ§Ã£o do Projeto

```

## âš¡ Como Executar

1. Importe os arquivos da pasta `rtl/` no **Intel Quartus Prime**.
2. Execute a AnÃ¡lise e SÃ­ntese para verificar o mapeamento do hardware.
3. Utilize o **ModelSim** para rodar o `hp_au_top_tb.v`.
4. Altere o `parameter WIDTH` para testar diferentes larguras de barramento.

---

---
**Desenvolvido por Victor Coelho** *Bacharel em CiÃªncia e Tecnologia (UFMA) | Graduando em Engenharia de ComputaÃ§Ã£o (UFMA)* *PÃ³s-graduando em MicroeletrÃ´nica (UEMA) | Analista de Infraestrutura e Redes (DPE-MA)*




