<?xml version="1.0" ?>
<ipxact:design xmlns:ipxact="http://www.accellera.org/XMLSchema/IPXACT/1685-2014" xmlns:lattice="http://www.latticesemi.com/lattice" xmlns:lsccip="http://www.latticesemi.com/XMLSchema/Radiant/ip">
    <ipxact:vendor>latticesemi.com</ipxact:vendor>
    <ipxact:library>module</ipxact:library>
    <ipxact:name>stack_fifo</ipxact:name>
    <ipxact:version>1.4.0</ipxact:version>
    <ipxact:componentInstances>
        <ipxact:componentInstance>
            <ipxact:instanceName>lscc_fifo_dc_inst</ipxact:instanceName>
            <ipxact:componentRef library="module" name="fifo_dc" vendor="latticesemi.com" version="1.4.0">
                <ipxact:configurableElementValues>
                    <ipxact:configurableElementValue referenceId="WADDR_DEPTH">1024</ipxact:configurableElementValue>
                    <ipxact:configurableElementValue referenceId="WDATA_WIDTH">8</ipxact:configurableElementValue>
                    <ipxact:configurableElementValue referenceId="RADDR_DEPTH">1024</ipxact:configurableElementValue>
                    <ipxact:configurableElementValue referenceId="RDATA_WIDTH">8</ipxact:configurableElementValue>
                    <ipxact:configurableElementValue referenceId="FIFO_CONTROLLER">HARD_IP</ipxact:configurableElementValue>
                    <ipxact:configurableElementValue referenceId="FORCE_FAST_CONTROLLER">True</ipxact:configurableElementValue>
                    <ipxact:configurableElementValue referenceId="IMPLEMENTATION">EBR</ipxact:configurableElementValue>
                    <ipxact:configurableElementValue referenceId="Total Memory bits">8192</ipxact:configurableElementValue>
                    <ipxact:configurableElementValue referenceId="WADDR_WIDTH">10</ipxact:configurableElementValue>
                    <ipxact:configurableElementValue referenceId="RADDR_WIDTH">10</ipxact:configurableElementValue>
                    <ipxact:configurableElementValue referenceId="REGMODE">False</ipxact:configurableElementValue>
                    <ipxact:configurableElementValue referenceId="RESETMODE">async</ipxact:configurableElementValue>
                    <ipxact:configurableElementValue referenceId="ENABLE_ALMOST_FULL_FLAG">True</ipxact:configurableElementValue>
                    <ipxact:configurableElementValue referenceId="ALMOST_FULL_ASSERTION">static-single</ipxact:configurableElementValue>
                    <ipxact:configurableElementValue referenceId="ALMOST_FULL_ASSERT_LVL">1023</ipxact:configurableElementValue>
                    <ipxact:configurableElementValue referenceId="ALMOST_FULL_DEASSERT_LVL">1022</ipxact:configurableElementValue>
                    <ipxact:configurableElementValue referenceId="ENABLE_ALMOST_EMPTY_FLAG">True</ipxact:configurableElementValue>
                    <ipxact:configurableElementValue referenceId="ALMOST_EMPTY_ASSERTION">static-single</ipxact:configurableElementValue>
                    <ipxact:configurableElementValue referenceId="ALMOST_EMPTY_ASSERT_LVL">1</ipxact:configurableElementValue>
                    <ipxact:configurableElementValue referenceId="ALMOST_EMPTY_DEASSERT_LVL">2</ipxact:configurableElementValue>
                    <ipxact:configurableElementValue referenceId="ENABLE_DATA_COUNT_WR">False</ipxact:configurableElementValue>
                    <ipxact:configurableElementValue referenceId="ENABLE_DATA_COUNT_RD">False</ipxact:configurableElementValue>
                    <ipxact:configurableElementValue referenceId="FAMILY">LIFCL</ipxact:configurableElementValue>
                    <ipxact:configurableElementValue referenceId="T_FAMILY">LIFCL</ipxact:configurableElementValue>
                </ipxact:configurableElementValues>
            </ipxact:componentRef>
        </ipxact:componentInstance>
    </ipxact:componentInstances>
    <ipxact:adHocConnections>
        <ipxact:adHocConnection>
            <ipxact:name>stack_fifo.wr_clk_i</ipxact:name>
            <ipxact:portReferences>
                <ipxact:internalPortReference componentRef="stack_fifo" portRef="wr_clk_i"/>
                <ipxact:externalPortReference portRef="wr_clk_i"/>
            </ipxact:portReferences>
        </ipxact:adHocConnection>
        <ipxact:adHocConnection>
            <ipxact:name>stack_fifo.rd_clk_i</ipxact:name>
            <ipxact:portReferences>
                <ipxact:internalPortReference componentRef="stack_fifo" portRef="rd_clk_i"/>
                <ipxact:externalPortReference portRef="rd_clk_i"/>
            </ipxact:portReferences>
        </ipxact:adHocConnection>
        <ipxact:adHocConnection>
            <ipxact:name>stack_fifo.rst_i</ipxact:name>
            <ipxact:portReferences>
                <ipxact:internalPortReference componentRef="stack_fifo" portRef="rst_i"/>
                <ipxact:externalPortReference portRef="rst_i"/>
            </ipxact:portReferences>
        </ipxact:adHocConnection>
        <ipxact:adHocConnection>
            <ipxact:name>stack_fifo.rp_rst_i</ipxact:name>
            <ipxact:portReferences>
                <ipxact:internalPortReference componentRef="stack_fifo" portRef="rp_rst_i"/>
                <ipxact:externalPortReference portRef="rp_rst_i"/>
            </ipxact:portReferences>
        </ipxact:adHocConnection>
        <ipxact:adHocConnection>
            <ipxact:name>stack_fifo.wr_en_i</ipxact:name>
            <ipxact:portReferences>
                <ipxact:internalPortReference componentRef="stack_fifo" portRef="wr_en_i"/>
                <ipxact:externalPortReference portRef="wr_en_i"/>
            </ipxact:portReferences>
        </ipxact:adHocConnection>
        <ipxact:adHocConnection>
            <ipxact:name>stack_fifo.rd_en_i</ipxact:name>
            <ipxact:portReferences>
                <ipxact:internalPortReference componentRef="stack_fifo" portRef="rd_en_i"/>
                <ipxact:externalPortReference portRef="rd_en_i"/>
            </ipxact:portReferences>
        </ipxact:adHocConnection>
        <ipxact:adHocConnection>
            <ipxact:name>stack_fifo.wr_data_i</ipxact:name>
            <ipxact:portReferences>
                <ipxact:internalPortReference componentRef="stack_fifo" portRef="wr_data_i"/>
                <ipxact:externalPortReference portRef="wr_data_i">
                    <ipxact:partSelect>
                        <ipxact:range>
                            <ipxact:left>7</ipxact:left>
                            <ipxact:right>0</ipxact:right>
                        </ipxact:range>
                    </ipxact:partSelect>
                </ipxact:externalPortReference>
            </ipxact:portReferences>
        </ipxact:adHocConnection>
        <ipxact:adHocConnection>
            <ipxact:name>stack_fifo.almost_full_th_i</ipxact:name>
            <ipxact:tiedValue>1'b1</ipxact:tiedValue>
            <ipxact:portReferences>
                <ipxact:internalPortReference componentRef="stack_fifo" portRef="almost_full_th_i"/>
            </ipxact:portReferences>
        </ipxact:adHocConnection>
        <ipxact:adHocConnection>
            <ipxact:name>stack_fifo.almost_full_clr_th_i</ipxact:name>
            <ipxact:tiedValue>1'b1</ipxact:tiedValue>
            <ipxact:portReferences>
                <ipxact:internalPortReference componentRef="stack_fifo" portRef="almost_full_clr_th_i"/>
            </ipxact:portReferences>
        </ipxact:adHocConnection>
        <ipxact:adHocConnection>
            <ipxact:name>stack_fifo.almost_empty_th_i</ipxact:name>
            <ipxact:tiedValue>1'b1</ipxact:tiedValue>
            <ipxact:portReferences>
                <ipxact:internalPortReference componentRef="stack_fifo" portRef="almost_empty_th_i"/>
            </ipxact:portReferences>
        </ipxact:adHocConnection>
        <ipxact:adHocConnection>
            <ipxact:name>stack_fifo.almost_empty_clr_th_i</ipxact:name>
            <ipxact:tiedValue>1'b1</ipxact:tiedValue>
            <ipxact:portReferences>
                <ipxact:internalPortReference componentRef="stack_fifo" portRef="almost_empty_clr_th_i"/>
            </ipxact:portReferences>
        </ipxact:adHocConnection>
        <ipxact:adHocConnection>
            <ipxact:name>stack_fifo.full_o</ipxact:name>
            <ipxact:portReferences>
                <ipxact:internalPortReference componentRef="stack_fifo" portRef="full_o"/>
                <ipxact:externalPortReference portRef="full_o"/>
            </ipxact:portReferences>
        </ipxact:adHocConnection>
        <ipxact:adHocConnection>
            <ipxact:name>stack_fifo.empty_o</ipxact:name>
            <ipxact:portReferences>
                <ipxact:internalPortReference componentRef="stack_fifo" portRef="empty_o"/>
                <ipxact:externalPortReference portRef="empty_o"/>
            </ipxact:portReferences>
        </ipxact:adHocConnection>
        <ipxact:adHocConnection>
            <ipxact:name>stack_fifo.almost_full_o</ipxact:name>
            <ipxact:portReferences>
                <ipxact:internalPortReference componentRef="stack_fifo" portRef="almost_full_o"/>
                <ipxact:externalPortReference portRef="almost_full_o"/>
            </ipxact:portReferences>
        </ipxact:adHocConnection>
        <ipxact:adHocConnection>
            <ipxact:name>stack_fifo.almost_empty_o</ipxact:name>
            <ipxact:portReferences>
                <ipxact:internalPortReference componentRef="stack_fifo" portRef="almost_empty_o"/>
                <ipxact:externalPortReference portRef="almost_empty_o"/>
            </ipxact:portReferences>
        </ipxact:adHocConnection>
        <ipxact:adHocConnection>
            <ipxact:name>stack_fifo.wr_data_cnt_o</ipxact:name>
            <ipxact:tiedValue>open</ipxact:tiedValue>
            <ipxact:portReferences>
                <ipxact:internalPortReference componentRef="stack_fifo" portRef="wr_data_cnt_o"/>
            </ipxact:portReferences>
        </ipxact:adHocConnection>
        <ipxact:adHocConnection>
            <ipxact:name>stack_fifo.rd_data_cnt_o</ipxact:name>
            <ipxact:tiedValue>open</ipxact:tiedValue>
            <ipxact:portReferences>
                <ipxact:internalPortReference componentRef="stack_fifo" portRef="rd_data_cnt_o"/>
            </ipxact:portReferences>
        </ipxact:adHocConnection>
        <ipxact:adHocConnection>
            <ipxact:name>stack_fifo.rd_data_o</ipxact:name>
            <ipxact:portReferences>
                <ipxact:internalPortReference componentRef="stack_fifo" portRef="rd_data_o"/>
                <ipxact:externalPortReference portRef="rd_data_o">
                    <ipxact:partSelect>
                        <ipxact:range>
                            <ipxact:left>7</ipxact:left>
                            <ipxact:right>0</ipxact:right>
                        </ipxact:range>
                    </ipxact:partSelect>
                </ipxact:externalPortReference>
            </ipxact:portReferences>
        </ipxact:adHocConnection>
        <ipxact:adHocConnection>
            <ipxact:name>stack_fifo.one_err_det_o</ipxact:name>
            <ipxact:tiedValue>open</ipxact:tiedValue>
            <ipxact:portReferences>
                <ipxact:internalPortReference componentRef="stack_fifo" portRef="one_err_det_o"/>
            </ipxact:portReferences>
        </ipxact:adHocConnection>
        <ipxact:adHocConnection>
            <ipxact:name>stack_fifo.two_err_det_o</ipxact:name>
            <ipxact:tiedValue>open</ipxact:tiedValue>
            <ipxact:portReferences>
                <ipxact:internalPortReference componentRef="stack_fifo" portRef="two_err_det_o"/>
            </ipxact:portReferences>
        </ipxact:adHocConnection>
    </ipxact:adHocConnections>
</ipxact:design>
