USTC 数字系统设计(研究生)课程实验
实现了一个 16x16 的脉动阵列(systolic array) 以及输入缓冲与控制逻辑, 由于实验题目的限制 IO 每个周期只能从 bram 读取 32bit, 所以实际上感觉加速比不大

whats this?
设计思路和详细说明见实验报告

how to run?
这里有几乎所有的源文件，自己新建一个工程，加入 IP 核跑 testbench 吧