TimeQuest Timing Analyzer report for rtc_test
Wed Nov 11 20:30:49 2015
Quartus II 64-Bit Version 12.1 Build 177 11/07/2012 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'clkdiv:u0|clkout'
 12. Slow 1200mV 85C Model Setup: 'CLK_50M'
 13. Slow 1200mV 85C Model Hold: 'CLK_50M'
 14. Slow 1200mV 85C Model Hold: 'clkdiv:u0|clkout'
 15. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK_50M'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'clkdiv:u0|clkout'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Output Enable Times
 22. Minimum Output Enable Times
 23. Output Disable Times
 24. Minimum Output Disable Times
 25. Slow 1200mV 85C Model Metastability Report
 26. Slow 1200mV 0C Model Fmax Summary
 27. Slow 1200mV 0C Model Setup Summary
 28. Slow 1200mV 0C Model Hold Summary
 29. Slow 1200mV 0C Model Recovery Summary
 30. Slow 1200mV 0C Model Removal Summary
 31. Slow 1200mV 0C Model Minimum Pulse Width Summary
 32. Slow 1200mV 0C Model Setup: 'clkdiv:u0|clkout'
 33. Slow 1200mV 0C Model Setup: 'CLK_50M'
 34. Slow 1200mV 0C Model Hold: 'CLK_50M'
 35. Slow 1200mV 0C Model Hold: 'clkdiv:u0|clkout'
 36. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK_50M'
 37. Slow 1200mV 0C Model Minimum Pulse Width: 'clkdiv:u0|clkout'
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Output Enable Times
 43. Minimum Output Enable Times
 44. Output Disable Times
 45. Minimum Output Disable Times
 46. Slow 1200mV 0C Model Metastability Report
 47. Fast 1200mV 0C Model Setup Summary
 48. Fast 1200mV 0C Model Hold Summary
 49. Fast 1200mV 0C Model Recovery Summary
 50. Fast 1200mV 0C Model Removal Summary
 51. Fast 1200mV 0C Model Minimum Pulse Width Summary
 52. Fast 1200mV 0C Model Setup: 'clkdiv:u0|clkout'
 53. Fast 1200mV 0C Model Setup: 'CLK_50M'
 54. Fast 1200mV 0C Model Hold: 'CLK_50M'
 55. Fast 1200mV 0C Model Hold: 'clkdiv:u0|clkout'
 56. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK_50M'
 57. Fast 1200mV 0C Model Minimum Pulse Width: 'clkdiv:u0|clkout'
 58. Setup Times
 59. Hold Times
 60. Clock to Output Times
 61. Minimum Clock to Output Times
 62. Output Enable Times
 63. Minimum Output Enable Times
 64. Output Disable Times
 65. Minimum Output Disable Times
 66. Fast 1200mV 0C Model Metastability Report
 67. Multicorner Timing Analysis Summary
 68. Setup Times
 69. Hold Times
 70. Clock to Output Times
 71. Minimum Clock to Output Times
 72. Board Trace Model Assignments
 73. Input Transition Times
 74. Signal Integrity Metrics (Slow 1200mv 0c Model)
 75. Signal Integrity Metrics (Slow 1200mv 85c Model)
 76. Signal Integrity Metrics (Fast 1200mv 0c Model)
 77. Setup Transfers
 78. Hold Transfers
 79. Report TCCS
 80. Report RSKM
 81. Unconstrained Paths
 82. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                      ;
+--------------------+---------------------------------------------------+
; Quartus II Version ; Version 12.1 Build 177 11/07/2012 SJ Full Version ;
; Revision Name      ; rtc_test                                          ;
; Device Family      ; Cyclone IV E                                      ;
; Device Name        ; EP4CE30F23C8                                      ;
; Timing Models      ; Final                                             ;
; Delay Model        ; Combined                                          ;
; Rise/Fall Delays   ; Enabled                                           ;
+--------------------+---------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ; < 0.1%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                             ;
+------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------+
; Clock Name       ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets              ;
+------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------+
; CLK_50M          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK_50M }          ;
; clkdiv:u0|clkout ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clkdiv:u0|clkout } ;
+------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------+


+--------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                     ;
+------------+-----------------+------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name       ; Note ;
+------------+-----------------+------------------+------+
; 207.77 MHz ; 207.77 MHz      ; clkdiv:u0|clkout ;      ;
; 215.47 MHz ; 215.47 MHz      ; CLK_50M          ;      ;
+------------+-----------------+------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------+
; Slow 1200mV 85C Model Setup Summary       ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; clkdiv:u0|clkout ; -3.813 ; -159.262      ;
; CLK_50M          ; -3.641 ; -243.732      ;
+------------------+--------+---------------+


+------------------------------------------+
; Slow 1200mV 85C Model Hold Summary       ;
+------------------+-------+---------------+
; Clock            ; Slack ; End Point TNS ;
+------------------+-------+---------------+
; CLK_50M          ; 0.006 ; 0.000         ;
; clkdiv:u0|clkout ; 0.414 ; 0.000         ;
+------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+------------------+--------+-----------------------+
; Clock            ; Slack  ; End Point TNS         ;
+------------------+--------+-----------------------+
; CLK_50M          ; -3.000 ; -150.213              ;
; clkdiv:u0|clkout ; -1.487 ; -86.246               ;
+------------------+--------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clkdiv:u0|clkout'                                                                          ;
+--------+------------------+---------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node       ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+---------------+------------------+------------------+--------------+------------+------------+
; -3.813 ; uart_cnt[13]     ; txdata[2]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.082     ; 4.732      ;
; -3.813 ; uart_cnt[13]     ; txdata[1]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.082     ; 4.732      ;
; -3.813 ; uart_cnt[13]     ; txdata[0]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.082     ; 4.732      ;
; -3.813 ; uart_cnt[13]     ; txdata[3]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.082     ; 4.732      ;
; -3.601 ; uart_cnt[11]     ; txdata[2]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.082     ; 4.520      ;
; -3.601 ; uart_cnt[11]     ; txdata[1]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.082     ; 4.520      ;
; -3.601 ; uart_cnt[11]     ; txdata[0]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.082     ; 4.520      ;
; -3.601 ; uart_cnt[11]     ; txdata[3]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.082     ; 4.520      ;
; -3.568 ; uart_cnt[12]     ; txdata[2]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.082     ; 4.487      ;
; -3.568 ; uart_cnt[12]     ; txdata[1]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.082     ; 4.487      ;
; -3.568 ; uart_cnt[12]     ; txdata[0]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.082     ; 4.487      ;
; -3.568 ; uart_cnt[12]     ; txdata[3]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.082     ; 4.487      ;
; -3.557 ; uart_cnt[13]     ; k[1]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.085     ; 4.473      ;
; -3.557 ; uart_cnt[13]     ; k[2]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.085     ; 4.473      ;
; -3.557 ; uart_cnt[13]     ; k[3]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.085     ; 4.473      ;
; -3.557 ; uart_cnt[13]     ; k[6]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.085     ; 4.473      ;
; -3.557 ; uart_cnt[13]     ; k[0]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.085     ; 4.473      ;
; -3.470 ; uart_cnt[13]     ; uart_stat.001 ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.081     ; 4.390      ;
; -3.464 ; k[1]             ; uart_stat.001 ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.078     ; 4.387      ;
; -3.442 ; uart_cnt[9]      ; txdata[2]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.082     ; 4.361      ;
; -3.442 ; uart_cnt[9]      ; txdata[1]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.082     ; 4.361      ;
; -3.442 ; uart_cnt[9]      ; txdata[0]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.082     ; 4.361      ;
; -3.442 ; uart_cnt[9]      ; txdata[3]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.082     ; 4.361      ;
; -3.417 ; uart_cnt[10]     ; txdata[2]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.082     ; 4.336      ;
; -3.417 ; uart_cnt[10]     ; txdata[1]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.082     ; 4.336      ;
; -3.417 ; uart_cnt[10]     ; txdata[0]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.082     ; 4.336      ;
; -3.417 ; uart_cnt[10]     ; txdata[3]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.082     ; 4.336      ;
; -3.410 ; k[2]             ; uart_stat.001 ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.078     ; 4.333      ;
; -3.358 ; uart_cnt[1]      ; txdata[2]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.082     ; 4.277      ;
; -3.358 ; uart_cnt[1]      ; txdata[1]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.082     ; 4.277      ;
; -3.358 ; uart_cnt[1]      ; txdata[0]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.082     ; 4.277      ;
; -3.358 ; uart_cnt[1]      ; txdata[3]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.082     ; 4.277      ;
; -3.343 ; uart_stat.001    ; txdata[2]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.084     ; 4.260      ;
; -3.343 ; uart_stat.001    ; txdata[1]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.084     ; 4.260      ;
; -3.343 ; uart_stat.001    ; txdata[0]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.084     ; 4.260      ;
; -3.343 ; uart_stat.001    ; txdata[3]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.084     ; 4.260      ;
; -3.333 ; uart_cnt[11]     ; k[1]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.085     ; 4.249      ;
; -3.333 ; uart_cnt[11]     ; k[2]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.085     ; 4.249      ;
; -3.333 ; uart_cnt[11]     ; k[3]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.085     ; 4.249      ;
; -3.333 ; uart_cnt[11]     ; k[6]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.085     ; 4.249      ;
; -3.333 ; uart_cnt[11]     ; k[0]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.085     ; 4.249      ;
; -3.302 ; k[4]             ; uart_stat.001 ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.573     ; 3.730      ;
; -3.300 ; uart_cnt[12]     ; k[1]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.085     ; 4.216      ;
; -3.300 ; uart_cnt[12]     ; k[2]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.085     ; 4.216      ;
; -3.300 ; uart_cnt[12]     ; k[3]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.085     ; 4.216      ;
; -3.300 ; uart_cnt[12]     ; k[6]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.085     ; 4.216      ;
; -3.300 ; uart_cnt[12]     ; k[0]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.085     ; 4.216      ;
; -3.273 ; uart_cnt[2]      ; txdata[2]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.082     ; 4.192      ;
; -3.273 ; uart_cnt[2]      ; txdata[1]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.082     ; 4.192      ;
; -3.273 ; uart_cnt[2]      ; txdata[0]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.082     ; 4.192      ;
; -3.273 ; uart_cnt[2]      ; txdata[3]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.082     ; 4.192      ;
; -3.270 ; k[0]             ; txdata[0]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.079     ; 4.192      ;
; -3.268 ; k[0]             ; txdata[2]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.079     ; 4.190      ;
; -3.258 ; uart_cnt[11]     ; uart_stat.001 ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.081     ; 4.178      ;
; -3.245 ; uart_cnt[0]      ; txdata[2]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.082     ; 4.164      ;
; -3.245 ; uart_cnt[0]      ; txdata[1]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.082     ; 4.164      ;
; -3.245 ; uart_cnt[0]      ; txdata[0]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.082     ; 4.164      ;
; -3.245 ; uart_cnt[0]      ; txdata[3]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.082     ; 4.164      ;
; -3.242 ; k[0]             ; txdata[3]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.079     ; 4.164      ;
; -3.225 ; uart_cnt[12]     ; uart_stat.001 ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.081     ; 4.145      ;
; -3.204 ; k[1]             ; txdata[3]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.079     ; 4.126      ;
; -3.202 ; uart_cnt[14]     ; txdata[2]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.082     ; 4.121      ;
; -3.202 ; uart_cnt[14]     ; txdata[1]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.082     ; 4.121      ;
; -3.202 ; uart_cnt[14]     ; txdata[0]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.082     ; 4.121      ;
; -3.202 ; uart_cnt[14]     ; txdata[3]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.082     ; 4.121      ;
; -3.159 ; uart_cnt[13]     ; uart_cnt[0]   ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.083     ; 4.077      ;
; -3.159 ; uart_cnt[13]     ; uart_cnt[1]   ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.083     ; 4.077      ;
; -3.159 ; uart_cnt[13]     ; uart_cnt[2]   ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.083     ; 4.077      ;
; -3.159 ; uart_cnt[13]     ; uart_cnt[4]   ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.083     ; 4.077      ;
; -3.159 ; uart_cnt[13]     ; uart_cnt[5]   ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.083     ; 4.077      ;
; -3.159 ; uart_cnt[13]     ; uart_cnt[6]   ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.083     ; 4.077      ;
; -3.159 ; uart_cnt[13]     ; uart_cnt[7]   ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.083     ; 4.077      ;
; -3.159 ; uart_cnt[13]     ; uart_cnt[3]   ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.083     ; 4.077      ;
; -3.159 ; uart_cnt[13]     ; uart_cnt[8]   ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.083     ; 4.077      ;
; -3.159 ; uart_cnt[13]     ; uart_cnt[9]   ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.083     ; 4.077      ;
; -3.159 ; uart_cnt[13]     ; uart_cnt[10]  ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.083     ; 4.077      ;
; -3.159 ; uart_cnt[13]     ; uart_cnt[11]  ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.083     ; 4.077      ;
; -3.159 ; uart_cnt[13]     ; uart_cnt[12]  ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.083     ; 4.077      ;
; -3.159 ; uart_cnt[13]     ; uart_cnt[13]  ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.083     ; 4.077      ;
; -3.159 ; uart_cnt[13]     ; uart_cnt[14]  ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.083     ; 4.077      ;
; -3.159 ; uart_cnt[13]     ; uart_cnt[15]  ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.083     ; 4.077      ;
; -3.135 ; k[7]             ; uart_stat.001 ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.573     ; 3.563      ;
; -3.122 ; k[5]             ; uart_stat.001 ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.573     ; 3.550      ;
; -3.114 ; uart_cnt[9]      ; k[1]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.085     ; 4.030      ;
; -3.114 ; uart_cnt[9]      ; k[2]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.085     ; 4.030      ;
; -3.114 ; uart_cnt[9]      ; k[3]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.085     ; 4.030      ;
; -3.114 ; uart_cnt[9]      ; k[6]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.085     ; 4.030      ;
; -3.114 ; uart_cnt[9]      ; k[0]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.085     ; 4.030      ;
; -3.104 ; uarttx:u1|cnt[7] ; uarttx:u1|tx  ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.078     ; 4.027      ;
; -3.093 ; k[3]             ; uart_stat.001 ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.078     ; 4.016      ;
; -3.073 ; uart_cnt[8]      ; txdata[2]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.082     ; 3.992      ;
; -3.073 ; uart_cnt[8]      ; txdata[1]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.082     ; 3.992      ;
; -3.073 ; uart_cnt[8]      ; txdata[0]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.082     ; 3.992      ;
; -3.073 ; uart_cnt[8]      ; txdata[3]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.082     ; 3.992      ;
; -3.058 ; uart_cnt[10]     ; k[1]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.085     ; 3.974      ;
; -3.058 ; uart_cnt[10]     ; k[2]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.085     ; 3.974      ;
; -3.058 ; uart_cnt[10]     ; k[3]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.085     ; 3.974      ;
; -3.058 ; uart_cnt[10]     ; k[6]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.085     ; 3.974      ;
; -3.058 ; uart_cnt[10]     ; k[0]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.085     ; 3.974      ;
; -3.042 ; uart_cnt[13]     ; k[4]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; 0.390      ; 4.433      ;
+--------+------------------+---------------+------------------+------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK_50M'                                                                                                                                                         ;
+--------+--------------------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                              ; To Node                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.641 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[3]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[4]       ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.083     ; 4.559      ;
; -3.626 ; clkdiv:u0|cnt[9]                                       ; clkdiv:u0|clkout                                       ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.082     ; 4.545      ;
; -3.620 ; clkdiv:u0|cnt[4]                                       ; clkdiv:u0|clkout                                       ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.082     ; 4.539      ;
; -3.540 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[0]       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO           ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.139     ; 4.402      ;
; -3.521 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[7]       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO           ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.139     ; 4.383      ;
; -3.491 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[1]       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO           ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.101     ; 4.391      ;
; -3.491 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[2]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO           ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.353      ; 4.845      ;
; -3.474 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[5]       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO           ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.138     ; 4.337      ;
; -3.411 ; clkdiv:u0|cnt[12]                                      ; clkdiv:u0|clkout                                       ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.082     ; 4.330      ;
; -3.409 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[1]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[4]       ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.083     ; 4.327      ;
; -3.409 ; clkdiv:u0|cnt[13]                                      ; clkdiv:u0|clkout                                       ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.082     ; 4.328      ;
; -3.406 ; clkdiv:u0|cnt[3]                                       ; clkdiv:u0|clkout                                       ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.082     ; 4.325      ;
; -3.401 ; clkdiv:u0|cnt[14]                                      ; clkdiv:u0|clkout                                       ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.082     ; 4.320      ;
; -3.400 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[3]       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO           ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.139     ; 4.262      ;
; -3.395 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[3]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO           ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.353      ; 4.749      ;
; -3.357 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[3]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO           ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.355      ; 4.713      ;
; -3.339 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[3]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[6]       ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.353      ; 4.693      ;
; -3.326 ; clkdiv:u0|cnt[2]                                       ; clkdiv:u0|clkout                                       ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.082     ; 4.245      ;
; -3.326 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[1]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO           ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.355      ; 4.682      ;
; -3.314 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[3]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[7]       ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.390      ; 4.705      ;
; -3.314 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[3]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[0]       ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.390      ; 4.705      ;
; -3.314 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[3]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[3]       ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.390      ; 4.705      ;
; -3.314 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[3]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[2]       ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.390      ; 4.705      ;
; -3.314 ; clkdiv:u0|cnt[1]                                       ; clkdiv:u0|clkout                                       ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.082     ; 4.233      ;
; -3.289 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[0]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO           ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.355      ; 4.645      ;
; -3.288 ; clkdiv:u0|cnt[10]                                      ; clkdiv:u0|clkout                                       ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.082     ; 4.207      ;
; -3.254 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[2]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[4]       ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.083     ; 4.172      ;
; -3.242 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[3]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[5]       ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.389      ; 4.632      ;
; -3.240 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[1]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO           ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.353      ; 4.594      ;
; -3.214 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[4]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[4]       ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.083     ; 4.132      ;
; -3.188 ; clkdiv:u0|cnt[6]                                       ; clkdiv:u0|clkout                                       ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.082     ; 4.107      ;
; -3.180 ; clkdiv:u0|cnt[5]                                       ; clkdiv:u0|clkout                                       ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.082     ; 4.099      ;
; -3.119 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[4]       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO           ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.354      ; 4.474      ;
; -3.116 ; clkdiv:u0|cnt[0]                                       ; clkdiv:u0|clkout                                       ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.575     ; 3.542      ;
; -3.112 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO           ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.101     ; 4.012      ;
; -3.111 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[3]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[1]       ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.355      ; 4.467      ;
; -3.107 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[1]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[6]       ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.353      ; 4.461      ;
; -3.098 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[3]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[4]       ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.081     ; 4.018      ;
; -3.084 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[3]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[6]       ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.355      ; 4.440      ;
; -3.082 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[1]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[7]       ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.390      ; 4.473      ;
; -3.082 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[1]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[0]       ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.390      ; 4.473      ;
; -3.082 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[1]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[3]       ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.390      ; 4.473      ;
; -3.082 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[1]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[2]       ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.390      ; 4.473      ;
; -3.080 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[1]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[1]       ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.355      ; 4.436      ;
; -3.079 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[3]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSCLK          ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.083     ; 3.997      ;
; -3.067 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[1]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[4]       ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.081     ; 3.987      ;
; -3.053 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[1]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[6]       ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.355      ; 4.409      ;
; -3.032 ; rtc_time:U2|isStart[6]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[7]   ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.079     ; 3.954      ;
; -3.032 ; rtc_time:U2|isStart[6]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[0]   ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.079     ; 3.954      ;
; -3.032 ; rtc_time:U2|isStart[6]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[1]   ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.079     ; 3.954      ;
; -3.032 ; rtc_time:U2|isStart[6]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[4]   ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.079     ; 3.954      ;
; -3.032 ; rtc_time:U2|isStart[6]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[5]   ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.079     ; 3.954      ;
; -3.032 ; rtc_time:U2|isStart[6]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[3]   ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.079     ; 3.954      ;
; -3.032 ; rtc_time:U2|isStart[6]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[2]   ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.079     ; 3.954      ;
; -3.016 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[0]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[1]       ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.355      ; 4.372      ;
; -3.015 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[4]       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[4]       ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.082     ; 3.934      ;
; -3.010 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[1]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[5]       ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.389      ; 4.400      ;
; -3.005 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[3]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[1]       ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.353      ; 4.359      ;
; -3.003 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[0]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[4]       ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.081     ; 3.923      ;
; -2.999 ; rtc_time:U2|isStart[5]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[7]   ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.079     ; 3.921      ;
; -2.999 ; rtc_time:U2|isStart[5]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[0]   ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.079     ; 3.921      ;
; -2.999 ; rtc_time:U2|isStart[5]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[1]   ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.079     ; 3.921      ;
; -2.999 ; rtc_time:U2|isStart[5]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[4]   ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.079     ; 3.921      ;
; -2.999 ; rtc_time:U2|isStart[5]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[5]   ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.079     ; 3.921      ;
; -2.999 ; rtc_time:U2|isStart[5]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[3]   ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.079     ; 3.921      ;
; -2.999 ; rtc_time:U2|isStart[5]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[2]   ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.079     ; 3.921      ;
; -2.998 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[2]       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO           ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.139     ; 3.860      ;
; -2.989 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[0]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[6]       ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.355      ; 4.345      ;
; -2.974 ; clkdiv:u0|cnt[11]                                      ; clkdiv:u0|clkout                                       ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.082     ; 3.893      ;
; -2.963 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[6]       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO           ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.101     ; 3.863      ;
; -2.959 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isDone     ; rtc_time:U2|Time_munite[2]                             ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.091     ; 3.869      ;
; -2.959 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isDone     ; rtc_time:U2|Time_munite[6]                             ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.091     ; 3.869      ;
; -2.959 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isDone     ; rtc_time:U2|Time_munite[1]                             ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.091     ; 3.869      ;
; -2.959 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isDone     ; rtc_time:U2|Time_munite[5]                             ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.091     ; 3.869      ;
; -2.959 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isDone     ; rtc_time:U2|Time_munite[0]                             ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.091     ; 3.869      ;
; -2.959 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isDone     ; rtc_time:U2|Time_munite[4]                             ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.091     ; 3.869      ;
; -2.959 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isDone     ; rtc_time:U2|Time_munite[3]                             ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.091     ; 3.869      ;
; -2.959 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isDone     ; rtc_time:U2|Time_munite[7]                             ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.091     ; 3.869      ;
; -2.952 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[2]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[6]       ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.353      ; 4.306      ;
; -2.946 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[2]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO           ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.355      ; 4.302      ;
; -2.942 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[3]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[5]           ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.083     ; 3.860      ;
; -2.942 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[3]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[4]           ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.083     ; 3.860      ;
; -2.942 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[3]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[2]           ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.083     ; 3.860      ;
; -2.942 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[3]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[0]           ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.083     ; 3.860      ;
; -2.942 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[3]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[1]           ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.083     ; 3.860      ;
; -2.927 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[2]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[7]       ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.390      ; 4.318      ;
; -2.927 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[2]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[0]       ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.390      ; 4.318      ;
; -2.927 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[2]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[3]       ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.390      ; 4.318      ;
; -2.927 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[2]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[2]       ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.390      ; 4.318      ;
; -2.886 ; clkdiv:u0|cnt[15]                                      ; clkdiv:u0|clkout                                       ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.082     ; 3.805      ;
; -2.856 ; rtc_time:U2|isStart[0]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isStart[0] ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.079     ; 3.778      ;
; -2.855 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[2]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[5]       ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.389      ; 4.245      ;
; -2.847 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[1]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSCLK          ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.083     ; 3.765      ;
; -2.846 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[5]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[4]       ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.083     ; 3.764      ;
; -2.827 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isStart[0] ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[4]       ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.083     ; 3.745      ;
; -2.817 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isStart[1] ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[4]       ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.079     ; 3.739      ;
; -2.814 ; rtc_time:U2|isStart[7]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[7]   ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.079     ; 3.736      ;
; -2.814 ; rtc_time:U2|isStart[7]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[0]   ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.079     ; 3.736      ;
; -2.814 ; rtc_time:U2|isStart[7]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[1]   ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.079     ; 3.736      ;
; -2.814 ; rtc_time:U2|isStart[7]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[4]   ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.079     ; 3.736      ;
+--------+--------------------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK_50M'                                                                                                                                                             ;
+-------+--------------------------------------------------------+--------------------------------------------------------+------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                              ; To Node                                                ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------+--------------------------------------------------------+------------------+-------------+--------------+------------+------------+
; 0.006 ; clkdiv:u0|clkout                                       ; clkdiv:u0|clkout                                       ; clkdiv:u0|clkout ; CLK_50M     ; 0.000        ; 2.968      ; 3.477      ;
; 0.276 ; clkdiv:u0|clkout                                       ; clkdiv:u0|clkout                                       ; clkdiv:u0|clkout ; CLK_50M     ; -0.500       ; 2.968      ; 3.247      ;
; 0.433 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[6]       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[6]       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[1]       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[1]       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO           ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.101      ; 0.746      ;
; 0.451 ; rtc_time:U2|i[1]                                       ; rtc_time:U2|i[1]                                       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; rtc_time:U2|i[0]                                       ; rtc_time:U2|i[0]                                       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; rtc_time:U2|i[2]                                       ; rtc_time:U2|i[2]                                       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; rtc_time:U2|rData[5]                                   ; rtc_time:U2|rData[5]                                   ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|i[1]       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|i[1]       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[3]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[3]           ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|isDone         ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|isDone         ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|i[0]       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|i[0]       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|isOut          ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|isOut          ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rRST           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rRST           ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSCLK          ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSCLK          ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.083      ; 0.746      ;
; 0.452 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isDone     ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isDone     ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isStart[1] ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isStart[1] ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[7]   ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[7]   ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.082      ; 0.746      ;
; 0.499 ; rtc_time:U2|rData[5]                                   ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rData[5]   ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.083      ; 0.794      ;
; 0.540 ; rtc_time:U2|i[2]                                       ; rtc_time:U2|i[0]                                       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.083      ; 0.835      ;
; 0.540 ; rtc_time:U2|i[2]                                       ; rtc_time:U2|rData[5]                                   ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.083      ; 0.835      ;
; 0.545 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[4]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[4]      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.083      ; 0.840      ;
; 0.708 ; rtc_time:U2|rData[4]                                   ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rData[4]   ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.114      ; 1.034      ;
; 0.733 ; rtc_time:U2|rData[1]                                   ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rData[1]   ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.114      ; 1.059      ;
; 0.743 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[3]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[3]      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.083      ; 1.038      ;
; 0.747 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[2]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[2]      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.083      ; 1.042      ;
; 0.753 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[0]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[0]           ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.083      ; 1.048      ;
; 0.760 ; clkdiv:u0|cnt[3]                                       ; clkdiv:u0|cnt[3]                                       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.082      ; 1.054      ;
; 0.761 ; clkdiv:u0|cnt[5]                                       ; clkdiv:u0|cnt[5]                                       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.082      ; 1.055      ;
; 0.761 ; clkdiv:u0|cnt[11]                                      ; clkdiv:u0|cnt[11]                                      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.082      ; 1.055      ;
; 0.761 ; clkdiv:u0|cnt[13]                                      ; clkdiv:u0|cnt[13]                                      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.082      ; 1.055      ;
; 0.762 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[1]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[1]      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.083      ; 1.057      ;
; 0.762 ; clkdiv:u0|cnt[15]                                      ; clkdiv:u0|cnt[15]                                      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.082      ; 1.056      ;
; 0.763 ; clkdiv:u0|cnt[7]                                       ; clkdiv:u0|cnt[7]                                       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.082      ; 1.057      ;
; 0.763 ; clkdiv:u0|cnt[9]                                       ; clkdiv:u0|cnt[9]                                       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.082      ; 1.057      ;
; 0.764 ; clkdiv:u0|cnt[4]                                       ; clkdiv:u0|cnt[4]                                       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.082      ; 1.058      ;
; 0.764 ; clkdiv:u0|cnt[14]                                      ; clkdiv:u0|cnt[14]                                      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.082      ; 1.058      ;
; 0.765 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[5]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[5]           ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.083      ; 1.060      ;
; 0.765 ; clkdiv:u0|cnt[0]                                       ; clkdiv:u0|cnt[0]                                       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.102      ; 1.079      ;
; 0.765 ; clkdiv:u0|cnt[10]                                      ; clkdiv:u0|cnt[10]                                      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.082      ; 1.059      ;
; 0.765 ; clkdiv:u0|cnt[12]                                      ; clkdiv:u0|cnt[12]                                      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.082      ; 1.059      ;
; 0.765 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|i[0]       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|i[1]       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.083      ; 1.060      ;
; 0.766 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[1]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[1]           ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.083      ; 1.061      ;
; 0.769 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|i[1]       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|i[0]       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.083      ; 1.064      ;
; 0.770 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[0]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[0]      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.083      ; 1.065      ;
; 0.772 ; rtc_time:U2|i[1]                                       ; rtc_time:U2|i[2]                                       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.083      ; 1.067      ;
; 0.784 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[4]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[4]           ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.083      ; 1.079      ;
; 0.787 ; rtc_time:U2|isStart[6]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[1]   ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.082      ; 1.081      ;
; 0.791 ; rtc_time:U2|isStart[6]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[2]   ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.082      ; 1.085      ;
; 0.800 ; rtc_time:U2|i[2]                                       ; rtc_time:U2|i[1]                                       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.083      ; 1.095      ;
; 0.809 ; rtc_time:U2|i[0]                                       ; rtc_time:U2|i[1]                                       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.083      ; 1.104      ;
; 0.810 ; rtc_time:U2|i[0]                                       ; rtc_time:U2|i[2]                                       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.083      ; 1.105      ;
; 0.825 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[3]   ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[3]       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.578      ; 1.615      ;
; 0.857 ; rtc_time:U2|i[0]                                       ; rtc_time:U2|isStart[5]                                 ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.091      ; 1.160      ;
; 0.863 ; rtc_time:U2|i[0]                                       ; rtc_time:U2|isStart[7]                                 ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.091      ; 1.166      ;
; 0.865 ; rtc_time:U2|i[0]                                       ; rtc_time:U2|isStart[0]                                 ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.091      ; 1.168      ;
; 0.874 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[7]   ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[7]       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.578      ; 1.664      ;
; 0.875 ; rtc_time:U2|i[0]                                       ; rtc_time:U2|rData[1]                                   ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.091      ; 1.178      ;
; 0.876 ; rtc_time:U2|i[0]                                       ; rtc_time:U2|isStart[6]                                 ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.091      ; 1.179      ;
; 0.876 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[2]   ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[2]       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.578      ; 1.666      ;
; 0.877 ; rtc_time:U2|i[0]                                       ; rtc_time:U2|isStart[4]                                 ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.091      ; 1.180      ;
; 0.878 ; rtc_time:U2|i[0]                                       ; rtc_time:U2|rData[4]                                   ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.091      ; 1.181      ;
; 0.881 ; rtc_time:U2|i[0]                                       ; rtc_time:U2|isStart[1]                                 ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.091      ; 1.184      ;
; 0.961 ; rtc_time:U2|isStart[7]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[1]   ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.082      ; 1.255      ;
; 0.977 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[2]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[2]           ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.083      ; 1.272      ;
; 1.020 ; rtc_time:U2|isStart[7]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[3]   ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.082      ; 1.314      ;
; 1.035 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isDone     ; rtc_time:U2|i[1]                                       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.114      ; 1.361      ;
; 1.036 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isDone     ; rtc_time:U2|i[2]                                       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.114      ; 1.362      ;
; 1.036 ; rtc_time:U2|isStart[7]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rData[5]   ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.114      ; 1.362      ;
; 1.036 ; rtc_time:U2|isStart[7]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rData[1]   ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.114      ; 1.362      ;
; 1.038 ; rtc_time:U2|isStart[7]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rData[4]   ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.114      ; 1.364      ;
; 1.040 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|isDone         ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isStart[1] ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.079      ; 1.331      ;
; 1.044 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[0]   ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[0]       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.578      ; 1.834      ;
; 1.047 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[4]       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[4]   ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.083      ; 1.342      ;
; 1.098 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[3]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[4]      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.083      ; 1.393      ;
; 1.108 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[2]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[3]      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.083      ; 1.403      ;
; 1.108 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[0]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[1]      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.083      ; 1.403      ;
; 1.115 ; clkdiv:u0|cnt[3]                                       ; clkdiv:u0|cnt[4]                                       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.082      ; 1.409      ;
; 1.116 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[1]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[2]      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.083      ; 1.411      ;
; 1.116 ; clkdiv:u0|cnt[13]                                      ; clkdiv:u0|cnt[14]                                      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.082      ; 1.410      ;
; 1.116 ; clkdiv:u0|cnt[11]                                      ; clkdiv:u0|cnt[12]                                      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.082      ; 1.410      ;
; 1.117 ; clkdiv:u0|cnt[9]                                       ; clkdiv:u0|cnt[10]                                      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.082      ; 1.411      ;
; 1.117 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[2]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[4]      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.083      ; 1.412      ;
; 1.117 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[0]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[2]      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.083      ; 1.412      ;
; 1.124 ; rtc_time:U2|isStart[2]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isDone     ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.082      ; 1.418      ;
; 1.124 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isStart[1] ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[3]       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.578      ; 1.914      ;
; 1.125 ; clkdiv:u0|cnt[4]                                       ; clkdiv:u0|cnt[5]                                       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.082      ; 1.419      ;
; 1.125 ; clkdiv:u0|cnt[14]                                      ; clkdiv:u0|cnt[15]                                      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.082      ; 1.419      ;
; 1.125 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isStart[1] ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[7]       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.578      ; 1.915      ;
; 1.125 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isStart[1] ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[2]       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.578      ; 1.915      ;
; 1.126 ; clkdiv:u0|cnt[10]                                      ; clkdiv:u0|cnt[11]                                      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.082      ; 1.420      ;
; 1.126 ; clkdiv:u0|cnt[12]                                      ; clkdiv:u0|cnt[13]                                      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.082      ; 1.420      ;
; 1.135 ; clkdiv:u0|cnt[12]                                      ; clkdiv:u0|cnt[14]                                      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.082      ; 1.429      ;
; 1.135 ; clkdiv:u0|cnt[10]                                      ; clkdiv:u0|cnt[12]                                      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.082      ; 1.429      ;
; 1.137 ; rtc_time:U2|isStart[7]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[2]   ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.082      ; 1.431      ;
; 1.140 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[0]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[6]       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.537      ; 1.889      ;
; 1.151 ; rtc_time:U2|i[2]                                       ; rtc_time:U2|isStart[1]                                 ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.091      ; 1.454      ;
; 1.153 ; rtc_time:U2|i[2]                                       ; rtc_time:U2|rData[1]                                   ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.091      ; 1.456      ;
; 1.153 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|isDone         ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isStart[0] ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.083      ; 1.448      ;
+-------+--------------------------------------------------------+--------------------------------------------------------+------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clkdiv:u0|clkout'                                                                                          ;
+-------+----------------------------+---------------------+------------------+------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node             ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+---------------------+------------------+------------------+--------------+------------+------------+
; 0.414 ; rtc_time:U2|Time_second[4] ; Time_second_reg[4]  ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.172      ; 0.828      ;
; 0.414 ; rtc_time:U2|Time_second[3] ; Time_second_reg[3]  ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.172      ; 0.828      ;
; 0.432 ; uart_stat.000              ; uart_stat.000       ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.102      ; 0.746      ;
; 0.433 ; wrsig                      ; wrsig               ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.101      ; 0.746      ;
; 0.451 ; uart_stat.001              ; uart_stat.001       ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; uarttx:u1|idle             ; uarttx:u1|idle      ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; uarttx:u1|send             ; uarttx:u1|send      ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; uarttx:u1|cnt[3]           ; uarttx:u1|cnt[3]    ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; uarttx:u1|tx               ; uarttx:u1|tx        ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.083      ; 0.746      ;
; 0.548 ; uarttx:u1|send             ; uarttx:u1|idle      ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.083      ; 0.843      ;
; 0.579 ; rtc_time:U2|Time_second[7] ; Time_second_reg[7]  ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.172      ; 0.993      ;
; 0.610 ; k[6]                       ; k[7]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.577      ; 1.399      ;
; 0.611 ; rtc_time:U2|Time_second[2] ; Time_second_reg[2]  ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.172      ; 1.025      ;
; 0.612 ; rtc_time:U2|Time_second[1] ; Time_second_reg[1]  ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.172      ; 1.026      ;
; 0.619 ; k[6]                       ; k[8]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.577      ; 1.408      ;
; 0.625 ; rtc_time:U2|Time_second[6] ; Time_second_reg[6]  ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.172      ; 1.039      ;
; 0.630 ; k[3]                       ; k[4]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.577      ; 1.419      ;
; 0.724 ; k[5]                       ; k[5]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.102      ; 1.038      ;
; 0.724 ; k[7]                       ; k[7]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.102      ; 1.038      ;
; 0.726 ; k[8]                       ; k[8]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.102      ; 1.040      ;
; 0.744 ; k[6]                       ; k[6]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.082      ; 1.038      ;
; 0.759 ; uart_cnt[3]                ; uart_cnt[3]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.083      ; 1.054      ;
; 0.760 ; uart_cnt[1]                ; uart_cnt[1]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.083      ; 1.055      ;
; 0.760 ; uart_cnt[5]                ; uart_cnt[5]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.083      ; 1.055      ;
; 0.760 ; uart_cnt[11]               ; uart_cnt[11]        ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.083      ; 1.055      ;
; 0.760 ; uart_cnt[13]               ; uart_cnt[13]        ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.083      ; 1.055      ;
; 0.761 ; uart_cnt[15]               ; uart_cnt[15]        ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.083      ; 1.056      ;
; 0.761 ; k[3]                       ; k[5]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.577      ; 1.550      ;
; 0.762 ; uart_cnt[2]                ; uart_cnt[2]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.083      ; 1.057      ;
; 0.762 ; uart_cnt[6]                ; uart_cnt[6]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.083      ; 1.057      ;
; 0.762 ; uart_cnt[7]                ; uart_cnt[7]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.083      ; 1.057      ;
; 0.762 ; uart_cnt[9]                ; uart_cnt[9]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.083      ; 1.057      ;
; 0.763 ; uart_cnt[4]                ; uart_cnt[4]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.083      ; 1.058      ;
; 0.763 ; uart_cnt[14]               ; uart_cnt[14]        ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.083      ; 1.058      ;
; 0.764 ; uart_cnt[8]                ; uart_cnt[8]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.083      ; 1.059      ;
; 0.764 ; uart_cnt[10]               ; uart_cnt[10]        ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.083      ; 1.059      ;
; 0.764 ; uart_cnt[12]               ; uart_cnt[12]        ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.083      ; 1.059      ;
; 0.767 ; uarttx:u1|idle             ; uarttx:u1|send      ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.083      ; 1.062      ;
; 0.769 ; k[1]                       ; k[4]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.577      ; 1.558      ;
; 0.770 ; k[1]                       ; k[1]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.082      ; 1.064      ;
; 0.771 ; k[3]                       ; k[3]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.082      ; 1.065      ;
; 0.784 ; uart_cnt[0]                ; uart_cnt[0]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.083      ; 1.079      ;
; 0.787 ; k[0]                       ; k[4]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.577      ; 1.576      ;
; 0.789 ; uarttx:u1|send             ; uarttx:u1|cnt[4]    ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.083      ; 1.084      ;
; 0.795 ; k[0]                       ; k[0]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.082      ; 1.089      ;
; 0.865 ; k[2]                       ; k[4]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.577      ; 1.654      ;
; 0.900 ; k[1]                       ; k[5]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.577      ; 1.689      ;
; 0.901 ; k[3]                       ; k[7]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.577      ; 1.690      ;
; 0.910 ; k[3]                       ; k[8]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.577      ; 1.699      ;
; 0.918 ; k[0]                       ; k[5]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.577      ; 1.707      ;
; 0.937 ; wrsig                      ; uarttx:u1|wrsigbuf  ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.140      ; 1.289      ;
; 0.945 ; uart_stat.001              ; wrsig               ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.536      ; 1.693      ;
; 0.948 ; uart_stat.001              ; uart_stat.010       ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.536      ; 1.696      ;
; 0.955 ; k[4]                       ; k[4]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.102      ; 1.269      ;
; 0.990 ; k[2]                       ; k[2]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.082      ; 1.284      ;
; 0.992 ; k[2]                       ; k[5]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.577      ; 1.781      ;
; 1.018 ; uarttx:u1|wrsigrise        ; uarttx:u1|send      ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.079      ; 1.309      ;
; 1.040 ; k[1]                       ; k[7]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.577      ; 1.829      ;
; 1.047 ; rtc_time:U2|Time_second[0] ; Time_second_reg[0]  ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.172      ; 1.461      ;
; 1.049 ; k[1]                       ; k[8]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.577      ; 1.838      ;
; 1.058 ; k[0]                       ; k[7]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.577      ; 1.847      ;
; 1.063 ; rtc_time:U2|Time_second[5] ; Time_second_reg[5]  ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.172      ; 1.477      ;
; 1.067 ; k[0]                       ; k[8]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.577      ; 1.856      ;
; 1.078 ; k[7]                       ; k[8]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.102      ; 1.392      ;
; 1.090 ; uarttx:u1|cnt[7]           ; uarttx:u1|cnt[7]    ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.083      ; 1.385      ;
; 1.099 ; uarttx:u1|wrsigbuf         ; uarttx:u1|wrsigrise ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; -0.390     ; 0.921      ;
; 1.108 ; uarttx:u1|send             ; uarttx:u1|cnt[0]    ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.083      ; 1.403      ;
; 1.108 ; uarttx:u1|send             ; uarttx:u1|cnt[3]    ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.083      ; 1.403      ;
; 1.110 ; uarttx:u1|send             ; uarttx:u1|cnt[6]    ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.083      ; 1.405      ;
; 1.111 ; uarttx:u1|send             ; uarttx:u1|cnt[5]    ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.083      ; 1.406      ;
; 1.114 ; uart_cnt[1]                ; uart_cnt[2]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.083      ; 1.409      ;
; 1.114 ; uart_cnt[3]                ; uart_cnt[4]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.083      ; 1.409      ;
; 1.115 ; uart_cnt[5]                ; uart_cnt[6]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.083      ; 1.410      ;
; 1.115 ; uart_cnt[13]               ; uart_cnt[14]        ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.083      ; 1.410      ;
; 1.115 ; uart_cnt[11]               ; uart_cnt[12]        ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.083      ; 1.410      ;
; 1.116 ; uart_cnt[7]                ; uart_cnt[8]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.083      ; 1.411      ;
; 1.116 ; uart_cnt[9]                ; uart_cnt[10]        ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.083      ; 1.411      ;
; 1.121 ; uarttx:u1|send             ; uarttx:u1|cnt[7]    ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.083      ; 1.416      ;
; 1.122 ; uart_cnt[0]                ; uart_cnt[1]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.083      ; 1.417      ;
; 1.123 ; uart_cnt[2]                ; uart_cnt[3]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.083      ; 1.418      ;
; 1.123 ; uart_cnt[6]                ; uart_cnt[7]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.083      ; 1.418      ;
; 1.124 ; uart_cnt[4]                ; uart_cnt[5]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.083      ; 1.419      ;
; 1.124 ; uart_cnt[14]               ; uart_cnt[15]        ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.083      ; 1.419      ;
; 1.124 ; k[1]                       ; k[2]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.082      ; 1.418      ;
; 1.125 ; uart_cnt[10]               ; uart_cnt[11]        ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.083      ; 1.420      ;
; 1.125 ; uart_cnt[12]               ; uart_cnt[13]        ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.083      ; 1.420      ;
; 1.125 ; uart_cnt[8]                ; uart_cnt[9]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.083      ; 1.420      ;
; 1.131 ; uart_cnt[0]                ; uart_cnt[2]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.083      ; 1.426      ;
; 1.132 ; k[2]                       ; k[7]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.577      ; 1.921      ;
; 1.132 ; uart_cnt[2]                ; uart_cnt[4]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.083      ; 1.427      ;
; 1.132 ; uart_cnt[6]                ; uart_cnt[8]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.083      ; 1.427      ;
; 1.133 ; k[0]                       ; k[1]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.082      ; 1.427      ;
; 1.133 ; uart_cnt[4]                ; uart_cnt[6]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.083      ; 1.428      ;
; 1.134 ; uart_cnt[12]               ; uart_cnt[14]        ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.083      ; 1.429      ;
; 1.134 ; uart_cnt[10]               ; uart_cnt[12]        ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.083      ; 1.429      ;
; 1.134 ; uart_cnt[8]                ; uart_cnt[10]        ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.083      ; 1.429      ;
; 1.138 ; rtc_time:U2|Time_second[4] ; uart_stat.000       ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.666      ; 2.046      ;
; 1.142 ; k[0]                       ; k[2]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.082      ; 1.436      ;
; 1.145 ; k[2]                       ; k[8]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.577      ; 1.934      ;
; 1.167 ; uarttx:u1|presult          ; uarttx:u1|presult   ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.083      ; 1.462      ;
+-------+----------------------------+---------------------+------------------+------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK_50M'                                                                                ;
+--------+--------------+----------------+------------+---------+------------+--------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock   ; Clock Edge ; Target                                                 ;
+--------+--------------+----------------+------------+---------+------------+--------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLK_50M ; Rise       ; CLK_50M                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; clkdiv:u0|clkout                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; clkdiv:u0|cnt[0]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; clkdiv:u0|cnt[10]                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; clkdiv:u0|cnt[11]                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; clkdiv:u0|cnt[12]                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; clkdiv:u0|cnt[13]                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; clkdiv:u0|cnt[14]                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; clkdiv:u0|cnt[15]                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; clkdiv:u0|cnt[1]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; clkdiv:u0|cnt[2]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; clkdiv:u0|cnt[3]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; clkdiv:u0|cnt[4]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; clkdiv:u0|cnt[5]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; clkdiv:u0|cnt[6]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; clkdiv:u0|cnt[7]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; clkdiv:u0|cnt[8]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; clkdiv:u0|cnt[9]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_hour[0]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_hour[1]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_hour[2]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_hour[3]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_hour[4]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_hour[5]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_hour[6]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_hour[7]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_munite[0]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_munite[1]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_munite[2]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_munite[3]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_munite[4]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_munite[5]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_munite[6]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_munite[7]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_second[0]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_second[1]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_second[2]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_second[3]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_second[4]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_second[5]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_second[6]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_second[7]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|i[0]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|i[1]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isDone     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isStart[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isStart[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[7]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rData[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rData[4]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rData[5]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[4]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[5]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[6]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[7]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[1]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[2]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[3]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[4]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[2]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[3]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[4]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[5]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|isDone         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|isOut          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[0]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[1]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[2]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[3]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[4]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[5]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[6]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[7]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rRST           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSCLK          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|i[0]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|i[1]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|i[2]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|isStart[0]                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|isStart[1]                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|isStart[2]                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|isStart[4]                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|isStart[5]                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|isStart[6]                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|isStart[7]                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|rData[1]                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|rData[4]                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|rData[5]                                   ;
+--------+--------------+----------------+------------+---------+------------+--------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clkdiv:u0|clkout'                                                   ;
+--------+--------------+----------------+------------------+------------------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target              ;
+--------+--------------+----------------+------------------+------------------+------------+---------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; Time_second_reg[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; Time_second_reg[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; Time_second_reg[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; Time_second_reg[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; Time_second_reg[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; Time_second_reg[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; Time_second_reg[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; Time_second_reg[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; k[0]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; k[1]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; k[2]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; k[3]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; k[4]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; k[5]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; k[6]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; k[7]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; k[8]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; txdata[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; txdata[1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; txdata[2]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; txdata[3]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; txdata[4]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; txdata[5]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; txdata[6]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uart_cnt[0]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uart_cnt[10]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uart_cnt[11]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uart_cnt[12]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uart_cnt[13]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uart_cnt[14]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uart_cnt[15]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uart_cnt[1]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uart_cnt[2]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uart_cnt[3]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uart_cnt[4]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uart_cnt[5]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uart_cnt[6]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uart_cnt[7]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uart_cnt[8]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uart_cnt[9]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uart_stat.000       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uart_stat.001       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uart_stat.010       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|cnt[0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|cnt[1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|cnt[2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|cnt[3]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|cnt[4]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|cnt[5]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|cnt[6]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|cnt[7]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|idle      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|presult   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|send      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|tx        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|wrsigbuf  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|wrsigrise ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; wrsig               ;
; 0.184  ; 0.404        ; 0.220          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; uart_stat.010       ;
; 0.184  ; 0.404        ; 0.220          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; wrsig               ;
; 0.187  ; 0.407        ; 0.220          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; uart_stat.000       ;
; 0.187  ; 0.407        ; 0.220          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|wrsigbuf  ;
; 0.195  ; 0.415        ; 0.220          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; k[4]                ;
; 0.195  ; 0.415        ; 0.220          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; k[5]                ;
; 0.195  ; 0.415        ; 0.220          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; k[7]                ;
; 0.195  ; 0.415        ; 0.220          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; k[8]                ;
; 0.205  ; 0.425        ; 0.220          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|cnt[4]    ;
; 0.205  ; 0.425        ; 0.220          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|idle      ;
; 0.205  ; 0.425        ; 0.220          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|presult   ;
; 0.205  ; 0.425        ; 0.220          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|send      ;
; 0.205  ; 0.425        ; 0.220          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|tx        ;
; 0.206  ; 0.426        ; 0.220          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; k[0]                ;
; 0.206  ; 0.426        ; 0.220          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; k[1]                ;
; 0.206  ; 0.426        ; 0.220          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; k[2]                ;
; 0.206  ; 0.426        ; 0.220          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; k[3]                ;
; 0.206  ; 0.426        ; 0.220          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; k[6]                ;
; 0.206  ; 0.426        ; 0.220          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; txdata[4]           ;
; 0.206  ; 0.426        ; 0.220          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; txdata[5]           ;
; 0.206  ; 0.426        ; 0.220          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; txdata[6]           ;
; 0.206  ; 0.426        ; 0.220          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; uart_cnt[0]         ;
; 0.206  ; 0.426        ; 0.220          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; uart_cnt[10]        ;
; 0.206  ; 0.426        ; 0.220          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; uart_cnt[11]        ;
; 0.206  ; 0.426        ; 0.220          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; uart_cnt[12]        ;
; 0.206  ; 0.426        ; 0.220          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; uart_cnt[13]        ;
; 0.206  ; 0.426        ; 0.220          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; uart_cnt[14]        ;
; 0.206  ; 0.426        ; 0.220          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; uart_cnt[15]        ;
; 0.206  ; 0.426        ; 0.220          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; uart_cnt[1]         ;
; 0.206  ; 0.426        ; 0.220          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; uart_cnt[2]         ;
; 0.206  ; 0.426        ; 0.220          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; uart_cnt[3]         ;
; 0.206  ; 0.426        ; 0.220          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; uart_cnt[4]         ;
; 0.206  ; 0.426        ; 0.220          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; uart_cnt[5]         ;
; 0.206  ; 0.426        ; 0.220          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; uart_cnt[6]         ;
; 0.206  ; 0.426        ; 0.220          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; uart_cnt[7]         ;
; 0.206  ; 0.426        ; 0.220          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; uart_cnt[8]         ;
; 0.206  ; 0.426        ; 0.220          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; uart_cnt[9]         ;
; 0.206  ; 0.426        ; 0.220          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; uart_stat.001       ;
; 0.206  ; 0.426        ; 0.220          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|cnt[0]    ;
; 0.206  ; 0.426        ; 0.220          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|cnt[1]    ;
; 0.206  ; 0.426        ; 0.220          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|cnt[2]    ;
; 0.206  ; 0.426        ; 0.220          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|cnt[3]    ;
+--------+--------------+----------------+------------------+------------------+------------+---------------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+------------+------------------+-------+-------+------------+------------------+
; Data Port  ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+------------+------------------+-------+-------+------------+------------------+
; DS1302_SIO ; CLK_50M          ; 4.294 ; 4.563 ; Rise       ; CLK_50M          ;
; RSTn       ; CLK_50M          ; 5.135 ; 5.295 ; Rise       ; CLK_50M          ;
; RSTn       ; clkdiv:u0|clkout ; 5.683 ; 5.798 ; Rise       ; clkdiv:u0|clkout ;
+------------+------------------+-------+-------+------------+------------------+


+---------------------------------------------------------------------------------+
; Hold Times                                                                      ;
+------------+------------------+--------+--------+------------+------------------+
; Data Port  ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+------------+------------------+--------+--------+------------+------------------+
; DS1302_SIO ; CLK_50M          ; -2.377 ; -2.620 ; Rise       ; CLK_50M          ;
; RSTn       ; CLK_50M          ; -4.240 ; -4.421 ; Rise       ; CLK_50M          ;
; RSTn       ; clkdiv:u0|clkout ; -1.421 ; -1.755 ; Rise       ; clkdiv:u0|clkout ;
+------------+------------------+--------+--------+------------+------------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+-------------+------------------+-------+-------+------------+------------------+
; Data Port   ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-------------+------------------+-------+-------+------------+------------------+
; DS1302_RST  ; CLK_50M          ; 8.594 ; 8.318 ; Rise       ; CLK_50M          ;
; DS1302_SCLK ; CLK_50M          ; 8.876 ; 8.542 ; Rise       ; CLK_50M          ;
; DS1302_SIO  ; CLK_50M          ; 9.999 ; 9.590 ; Rise       ; CLK_50M          ;
; tx          ; clkdiv:u0|clkout ; 9.228 ; 8.897 ; Rise       ; clkdiv:u0|clkout ;
+-------------+------------------+-------+-------+------------+------------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+-------------+------------------+-------+-------+------------+------------------+
; Data Port   ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-------------+------------------+-------+-------+------------+------------------+
; DS1302_RST  ; CLK_50M          ; 8.288 ; 8.017 ; Rise       ; CLK_50M          ;
; DS1302_SCLK ; CLK_50M          ; 8.559 ; 8.232 ; Rise       ; CLK_50M          ;
; DS1302_SIO  ; CLK_50M          ; 9.638 ; 9.239 ; Rise       ; CLK_50M          ;
; tx          ; clkdiv:u0|clkout ; 8.867 ; 8.543 ; Rise       ; clkdiv:u0|clkout ;
+-------------+------------------+-------+-------+------------+------------------+


+------------------------------------------------------------------------+
; Output Enable Times                                                    ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; DS1302_SIO ; CLK_50M    ; 9.755 ; 9.523 ; Rise       ; CLK_50M         ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Output Enable Times                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; DS1302_SIO ; CLK_50M    ; 9.378 ; 9.146 ; Rise       ; CLK_50M         ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Output Disable Times                                                           ;
+------------+------------+-----------+-----------+------------+-----------------+
; Data Port  ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+------------+------------+-----------+-----------+------------+-----------------+
; DS1302_SIO ; CLK_50M    ; 9.198     ; 9.430     ; Rise       ; CLK_50M         ;
+------------+------------+-----------+-----------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                   ;
+------------+------------+-----------+-----------+------------+-----------------+
; Data Port  ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+------------+------------+-----------+-----------+------------+-----------------+
; DS1302_SIO ; CLK_50M    ; 8.833     ; 9.065     ; Rise       ; CLK_50M         ;
+------------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                      ;
+------------+-----------------+------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name       ; Note ;
+------------+-----------------+------------------+------+
; 223.21 MHz ; 223.21 MHz      ; clkdiv:u0|clkout ;      ;
; 229.57 MHz ; 229.57 MHz      ; CLK_50M          ;      ;
+------------+-----------------+------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------+
; Slow 1200mV 0C Model Setup Summary        ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; clkdiv:u0|clkout ; -3.480 ; -143.630      ;
; CLK_50M          ; -3.356 ; -220.717      ;
+------------------+--------+---------------+


+------------------------------------------+
; Slow 1200mV 0C Model Hold Summary        ;
+------------------+-------+---------------+
; Clock            ; Slack ; End Point TNS ;
+------------------+-------+---------------+
; CLK_50M          ; 0.173 ; 0.000         ;
; clkdiv:u0|clkout ; 0.381 ; 0.000         ;
+------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+------------------+--------+----------------------+
; Clock            ; Slack  ; End Point TNS        ;
+------------------+--------+----------------------+
; CLK_50M          ; -3.000 ; -150.213             ;
; clkdiv:u0|clkout ; -1.487 ; -86.246              ;
+------------------+--------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clkdiv:u0|clkout'                                                                           ;
+--------+------------------+---------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node       ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+---------------+------------------+------------------+--------------+------------+------------+
; -3.480 ; uart_cnt[13]     ; txdata[2]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.073     ; 4.409      ;
; -3.480 ; uart_cnt[13]     ; txdata[1]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.073     ; 4.409      ;
; -3.480 ; uart_cnt[13]     ; txdata[0]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.073     ; 4.409      ;
; -3.480 ; uart_cnt[13]     ; txdata[3]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.073     ; 4.409      ;
; -3.304 ; uart_cnt[11]     ; txdata[2]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.073     ; 4.233      ;
; -3.304 ; uart_cnt[11]     ; txdata[1]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.073     ; 4.233      ;
; -3.304 ; uart_cnt[11]     ; txdata[0]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.073     ; 4.233      ;
; -3.304 ; uart_cnt[11]     ; txdata[3]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.073     ; 4.233      ;
; -3.268 ; uart_cnt[13]     ; k[1]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.077     ; 4.193      ;
; -3.268 ; uart_cnt[13]     ; k[2]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.077     ; 4.193      ;
; -3.268 ; uart_cnt[13]     ; k[3]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.077     ; 4.193      ;
; -3.268 ; uart_cnt[13]     ; k[6]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.077     ; 4.193      ;
; -3.268 ; uart_cnt[13]     ; k[0]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.077     ; 4.193      ;
; -3.267 ; uart_cnt[12]     ; txdata[2]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.073     ; 4.196      ;
; -3.267 ; uart_cnt[12]     ; txdata[1]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.073     ; 4.196      ;
; -3.267 ; uart_cnt[12]     ; txdata[0]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.073     ; 4.196      ;
; -3.267 ; uart_cnt[12]     ; txdata[3]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.073     ; 4.196      ;
; -3.147 ; uart_cnt[9]      ; txdata[2]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.073     ; 4.076      ;
; -3.147 ; uart_cnt[9]      ; txdata[1]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.073     ; 4.076      ;
; -3.147 ; uart_cnt[9]      ; txdata[0]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.073     ; 4.076      ;
; -3.147 ; uart_cnt[9]      ; txdata[3]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.073     ; 4.076      ;
; -3.138 ; uart_stat.001    ; txdata[2]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.076     ; 4.064      ;
; -3.138 ; uart_stat.001    ; txdata[1]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.076     ; 4.064      ;
; -3.138 ; uart_stat.001    ; txdata[0]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.076     ; 4.064      ;
; -3.138 ; uart_stat.001    ; txdata[3]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.076     ; 4.064      ;
; -3.130 ; uart_cnt[13]     ; uart_stat.001 ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.072     ; 4.060      ;
; -3.126 ; uart_cnt[10]     ; txdata[2]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.073     ; 4.055      ;
; -3.126 ; uart_cnt[10]     ; txdata[1]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.073     ; 4.055      ;
; -3.126 ; uart_cnt[10]     ; txdata[0]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.073     ; 4.055      ;
; -3.126 ; uart_cnt[10]     ; txdata[3]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.073     ; 4.055      ;
; -3.113 ; k[1]             ; uart_stat.001 ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.069     ; 4.046      ;
; -3.076 ; uart_cnt[1]      ; txdata[2]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.073     ; 4.005      ;
; -3.076 ; uart_cnt[1]      ; txdata[1]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.073     ; 4.005      ;
; -3.076 ; uart_cnt[1]      ; txdata[0]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.073     ; 4.005      ;
; -3.076 ; uart_cnt[1]      ; txdata[3]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.073     ; 4.005      ;
; -3.073 ; k[2]             ; uart_stat.001 ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.069     ; 4.006      ;
; -3.054 ; uart_cnt[11]     ; k[1]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.077     ; 3.979      ;
; -3.054 ; uart_cnt[11]     ; k[2]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.077     ; 3.979      ;
; -3.054 ; uart_cnt[11]     ; k[3]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.077     ; 3.979      ;
; -3.054 ; uart_cnt[11]     ; k[6]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.077     ; 3.979      ;
; -3.054 ; uart_cnt[11]     ; k[0]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.077     ; 3.979      ;
; -3.020 ; uart_cnt[12]     ; k[1]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.077     ; 3.945      ;
; -3.020 ; uart_cnt[12]     ; k[2]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.077     ; 3.945      ;
; -3.020 ; uart_cnt[12]     ; k[3]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.077     ; 3.945      ;
; -3.020 ; uart_cnt[12]     ; k[6]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.077     ; 3.945      ;
; -3.020 ; uart_cnt[12]     ; k[0]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.077     ; 3.945      ;
; -2.994 ; k[1]             ; txdata[3]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.070     ; 3.926      ;
; -2.993 ; uart_cnt[2]      ; txdata[2]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.073     ; 3.922      ;
; -2.993 ; uart_cnt[2]      ; txdata[1]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.073     ; 3.922      ;
; -2.993 ; uart_cnt[2]      ; txdata[0]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.073     ; 3.922      ;
; -2.993 ; uart_cnt[2]      ; txdata[3]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.073     ; 3.922      ;
; -2.990 ; k[4]             ; uart_stat.001 ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.538     ; 3.454      ;
; -2.982 ; uart_cnt[0]      ; txdata[2]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.073     ; 3.911      ;
; -2.982 ; uart_cnt[0]      ; txdata[1]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.073     ; 3.911      ;
; -2.982 ; uart_cnt[0]      ; txdata[0]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.073     ; 3.911      ;
; -2.982 ; uart_cnt[0]      ; txdata[3]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.073     ; 3.911      ;
; -2.980 ; k[0]             ; txdata[3]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.070     ; 3.912      ;
; -2.975 ; k[0]             ; txdata[0]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.070     ; 3.907      ;
; -2.971 ; k[0]             ; txdata[2]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.070     ; 3.903      ;
; -2.954 ; uart_cnt[11]     ; uart_stat.001 ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.072     ; 3.884      ;
; -2.948 ; uart_cnt[14]     ; txdata[2]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.073     ; 3.877      ;
; -2.948 ; uart_cnt[14]     ; txdata[1]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.073     ; 3.877      ;
; -2.948 ; uart_cnt[14]     ; txdata[0]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.073     ; 3.877      ;
; -2.948 ; uart_cnt[14]     ; txdata[3]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.073     ; 3.877      ;
; -2.917 ; uart_cnt[12]     ; uart_stat.001 ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.072     ; 3.847      ;
; -2.862 ; uart_cnt[9]      ; k[1]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.077     ; 3.787      ;
; -2.862 ; uart_cnt[9]      ; k[2]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.077     ; 3.787      ;
; -2.862 ; uart_cnt[9]      ; k[3]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.077     ; 3.787      ;
; -2.862 ; uart_cnt[9]      ; k[6]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.077     ; 3.787      ;
; -2.862 ; uart_cnt[9]      ; k[0]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.077     ; 3.787      ;
; -2.835 ; uart_cnt[13]     ; uart_cnt[0]   ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.075     ; 3.762      ;
; -2.835 ; uart_cnt[13]     ; uart_cnt[1]   ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.075     ; 3.762      ;
; -2.835 ; uart_cnt[13]     ; uart_cnt[2]   ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.075     ; 3.762      ;
; -2.835 ; uart_cnt[13]     ; uart_cnt[4]   ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.075     ; 3.762      ;
; -2.835 ; uart_cnt[13]     ; uart_cnt[5]   ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.075     ; 3.762      ;
; -2.835 ; uart_cnt[13]     ; uart_cnt[6]   ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.075     ; 3.762      ;
; -2.835 ; uart_cnt[13]     ; uart_cnt[7]   ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.075     ; 3.762      ;
; -2.835 ; uart_cnt[13]     ; uart_cnt[3]   ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.075     ; 3.762      ;
; -2.835 ; uart_cnt[13]     ; uart_cnt[8]   ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.075     ; 3.762      ;
; -2.835 ; uart_cnt[13]     ; uart_cnt[9]   ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.075     ; 3.762      ;
; -2.835 ; uart_cnt[13]     ; uart_cnt[10]  ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.075     ; 3.762      ;
; -2.835 ; uart_cnt[13]     ; uart_cnt[11]  ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.075     ; 3.762      ;
; -2.835 ; uart_cnt[13]     ; uart_cnt[12]  ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.075     ; 3.762      ;
; -2.835 ; uart_cnt[13]     ; uart_cnt[13]  ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.075     ; 3.762      ;
; -2.835 ; uart_cnt[13]     ; uart_cnt[14]  ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.075     ; 3.762      ;
; -2.835 ; uart_cnt[13]     ; uart_cnt[15]  ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.075     ; 3.762      ;
; -2.824 ; uart_cnt[8]      ; txdata[2]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.073     ; 3.753      ;
; -2.824 ; uart_cnt[8]      ; txdata[1]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.073     ; 3.753      ;
; -2.824 ; uart_cnt[8]      ; txdata[0]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.073     ; 3.753      ;
; -2.824 ; uart_cnt[8]      ; txdata[3]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.073     ; 3.753      ;
; -2.814 ; k[7]             ; uart_stat.001 ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.538     ; 3.278      ;
; -2.805 ; k[5]             ; uart_stat.001 ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.538     ; 3.269      ;
; -2.805 ; uart_cnt[10]     ; k[1]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.077     ; 3.730      ;
; -2.805 ; uart_cnt[10]     ; k[2]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.077     ; 3.730      ;
; -2.805 ; uart_cnt[10]     ; k[3]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.077     ; 3.730      ;
; -2.805 ; uart_cnt[10]     ; k[6]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.077     ; 3.730      ;
; -2.805 ; uart_cnt[10]     ; k[0]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.077     ; 3.730      ;
; -2.791 ; uarttx:u1|cnt[7] ; uarttx:u1|tx  ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.069     ; 3.724      ;
; -2.786 ; k[3]             ; uart_stat.001 ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.069     ; 3.719      ;
; -2.783 ; uart_cnt[13]     ; k[4]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; 0.373      ; 4.158      ;
+--------+------------------+---------------+------------------+------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK_50M'                                                                                                                                                          ;
+--------+--------------------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                              ; To Node                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.356 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[3]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[4]       ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.075     ; 4.283      ;
; -3.329 ; clkdiv:u0|cnt[9]                                       ; clkdiv:u0|clkout                                       ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.074     ; 4.257      ;
; -3.325 ; clkdiv:u0|cnt[4]                                       ; clkdiv:u0|clkout                                       ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.074     ; 4.253      ;
; -3.309 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[0]       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO           ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.134     ; 4.177      ;
; -3.261 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[1]       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO           ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.092     ; 4.171      ;
; -3.243 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[5]       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO           ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.130     ; 4.115      ;
; -3.214 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[7]       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO           ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.134     ; 4.082      ;
; -3.173 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[3]       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO           ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.134     ; 4.041      ;
; -3.165 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[2]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO           ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.336      ; 4.503      ;
; -3.155 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[1]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[4]       ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.075     ; 4.082      ;
; -3.142 ; clkdiv:u0|cnt[13]                                      ; clkdiv:u0|clkout                                       ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.074     ; 4.070      ;
; -3.139 ; clkdiv:u0|cnt[12]                                      ; clkdiv:u0|clkout                                       ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.074     ; 4.067      ;
; -3.135 ; clkdiv:u0|cnt[14]                                      ; clkdiv:u0|clkout                                       ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.074     ; 4.063      ;
; -3.117 ; clkdiv:u0|cnt[3]                                       ; clkdiv:u0|clkout                                       ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.074     ; 4.045      ;
; -3.099 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[3]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO           ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.336      ; 4.437      ;
; -3.093 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[1]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO           ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.338      ; 4.433      ;
; -3.076 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[3]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO           ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.338      ; 4.416      ;
; -3.044 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[3]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[6]       ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.336      ; 4.382      ;
; -3.034 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[3]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[7]       ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.377      ; 4.413      ;
; -3.034 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[3]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[0]       ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.377      ; 4.413      ;
; -3.034 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[3]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[3]       ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.377      ; 4.413      ;
; -3.034 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[3]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[2]       ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.377      ; 4.413      ;
; -3.030 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[4]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[4]       ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.075     ; 3.957      ;
; -3.030 ; clkdiv:u0|cnt[1]                                       ; clkdiv:u0|clkout                                       ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.074     ; 3.958      ;
; -3.020 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[0]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO           ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.338      ; 4.360      ;
; -3.014 ; clkdiv:u0|cnt[10]                                      ; clkdiv:u0|clkout                                       ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.074     ; 3.942      ;
; -3.014 ; clkdiv:u0|cnt[2]                                       ; clkdiv:u0|clkout                                       ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.074     ; 3.942      ;
; -3.013 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[2]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[4]       ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.075     ; 3.940      ;
; -2.962 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[3]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[5]       ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.373      ; 4.337      ;
; -2.957 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[1]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO           ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.336      ; 4.295      ;
; -2.924 ; clkdiv:u0|cnt[5]                                       ; clkdiv:u0|clkout                                       ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.074     ; 3.852      ;
; -2.913 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO           ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.092     ; 3.823      ;
; -2.893 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[4]       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO           ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.336      ; 4.231      ;
; -2.891 ; clkdiv:u0|cnt[6]                                       ; clkdiv:u0|clkout                                       ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.074     ; 3.819      ;
; -2.883 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[1]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[1]       ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.338      ; 4.223      ;
; -2.866 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[3]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[1]       ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.338      ; 4.206      ;
; -2.861 ; clkdiv:u0|cnt[0]                                       ; clkdiv:u0|clkout                                       ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.542     ; 3.321      ;
; -2.861 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[4]       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[4]       ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.075     ; 3.788      ;
; -2.843 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[1]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[6]       ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.336      ; 4.181      ;
; -2.833 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[1]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[7]       ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.377      ; 4.212      ;
; -2.833 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[1]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[0]       ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.377      ; 4.212      ;
; -2.833 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[1]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[3]       ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.377      ; 4.212      ;
; -2.833 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[1]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[2]       ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.377      ; 4.212      ;
; -2.832 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[1]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[6]       ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.338      ; 4.172      ;
; -2.820 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[1]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[4]       ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.073     ; 3.749      ;
; -2.815 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[3]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[6]       ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.338      ; 4.155      ;
; -2.810 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[0]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[1]       ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.338      ; 4.150      ;
; -2.803 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[3]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[4]       ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.073     ; 3.732      ;
; -2.783 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[2]       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO           ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.134     ; 3.651      ;
; -2.767 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[3]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[1]       ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.336      ; 4.105      ;
; -2.763 ; rtc_time:U2|isStart[6]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[7]   ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.072     ; 3.693      ;
; -2.763 ; rtc_time:U2|isStart[6]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[0]   ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.072     ; 3.693      ;
; -2.763 ; rtc_time:U2|isStart[6]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[1]   ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.072     ; 3.693      ;
; -2.763 ; rtc_time:U2|isStart[6]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[4]   ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.072     ; 3.693      ;
; -2.763 ; rtc_time:U2|isStart[6]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[5]   ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.072     ; 3.693      ;
; -2.763 ; rtc_time:U2|isStart[6]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[3]   ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.072     ; 3.693      ;
; -2.763 ; rtc_time:U2|isStart[6]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[2]   ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.072     ; 3.693      ;
; -2.761 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isDone     ; rtc_time:U2|Time_munite[2]                             ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.080     ; 3.683      ;
; -2.761 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isDone     ; rtc_time:U2|Time_munite[6]                             ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.080     ; 3.683      ;
; -2.761 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isDone     ; rtc_time:U2|Time_munite[1]                             ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.080     ; 3.683      ;
; -2.761 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isDone     ; rtc_time:U2|Time_munite[5]                             ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.080     ; 3.683      ;
; -2.761 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isDone     ; rtc_time:U2|Time_munite[0]                             ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.080     ; 3.683      ;
; -2.761 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isDone     ; rtc_time:U2|Time_munite[4]                             ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.080     ; 3.683      ;
; -2.761 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isDone     ; rtc_time:U2|Time_munite[3]                             ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.080     ; 3.683      ;
; -2.761 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isDone     ; rtc_time:U2|Time_munite[7]                             ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.080     ; 3.683      ;
; -2.761 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[1]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[5]       ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.373      ; 4.136      ;
; -2.759 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[0]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[6]       ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.338      ; 4.099      ;
; -2.752 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[3]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSCLK          ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.074     ; 3.680      ;
; -2.747 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[0]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[4]       ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.073     ; 3.676      ;
; -2.736 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[6]       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO           ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.092     ; 3.646      ;
; -2.731 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[2]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO           ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.338      ; 4.071      ;
; -2.729 ; rtc_time:U2|isStart[5]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[7]   ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.072     ; 3.659      ;
; -2.729 ; rtc_time:U2|isStart[5]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[0]   ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.072     ; 3.659      ;
; -2.729 ; rtc_time:U2|isStart[5]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[1]   ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.072     ; 3.659      ;
; -2.729 ; rtc_time:U2|isStart[5]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[4]   ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.072     ; 3.659      ;
; -2.729 ; rtc_time:U2|isStart[5]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[5]   ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.072     ; 3.659      ;
; -2.729 ; rtc_time:U2|isStart[5]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[3]   ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.072     ; 3.659      ;
; -2.729 ; rtc_time:U2|isStart[5]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[2]   ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.072     ; 3.659      ;
; -2.728 ; clkdiv:u0|cnt[11]                                      ; clkdiv:u0|clkout                                       ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.074     ; 3.656      ;
; -2.701 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[2]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[6]       ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.336      ; 4.039      ;
; -2.691 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[2]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[7]       ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.377      ; 4.070      ;
; -2.691 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[2]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[0]       ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.377      ; 4.070      ;
; -2.691 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[2]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[3]       ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.377      ; 4.070      ;
; -2.691 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[2]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[2]       ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.377      ; 4.070      ;
; -2.675 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[3]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[5]           ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.075     ; 3.602      ;
; -2.675 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[3]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[4]           ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.075     ; 3.602      ;
; -2.675 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[3]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[2]           ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.075     ; 3.602      ;
; -2.675 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[3]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[0]           ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.075     ; 3.602      ;
; -2.675 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[3]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[1]           ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.075     ; 3.602      ;
; -2.661 ; clkdiv:u0|cnt[15]                                      ; clkdiv:u0|clkout                                       ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.074     ; 3.589      ;
; -2.634 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isStart[0] ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[4]       ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.075     ; 3.561      ;
; -2.625 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isStart[1] ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[4]       ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.071     ; 3.556      ;
; -2.619 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[2]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[5]       ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.373      ; 3.994      ;
; -2.615 ; rtc_time:U2|isStart[0]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isStart[0] ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.072     ; 3.545      ;
; -2.593 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[5]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[4]       ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.075     ; 3.520      ;
; -2.575 ; rtc_time:U2|isStart[7]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[7]   ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.072     ; 3.505      ;
; -2.575 ; rtc_time:U2|isStart[7]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[0]   ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.072     ; 3.505      ;
; -2.575 ; rtc_time:U2|isStart[7]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[1]   ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.072     ; 3.505      ;
; -2.575 ; rtc_time:U2|isStart[7]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[4]   ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.072     ; 3.505      ;
; -2.575 ; rtc_time:U2|isStart[7]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[5]   ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.072     ; 3.505      ;
+--------+--------------------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK_50M'                                                                                                                                                              ;
+-------+--------------------------------------------------------+--------------------------------------------------------+------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                              ; To Node                                                ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------+--------------------------------------------------------+------------------+-------------+--------------+------------+------------+
; 0.173 ; clkdiv:u0|clkout                                       ; clkdiv:u0|clkout                                       ; clkdiv:u0|clkout ; CLK_50M     ; 0.000        ; 2.711      ; 3.349      ;
; 0.212 ; clkdiv:u0|clkout                                       ; clkdiv:u0|clkout                                       ; clkdiv:u0|clkout ; CLK_50M     ; -0.500       ; 2.711      ; 2.888      ;
; 0.382 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[6]       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[6]       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[1]       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[1]       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO           ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.092      ; 0.669      ;
; 0.399 ; rtc_time:U2|i[1]                                       ; rtc_time:U2|i[1]                                       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.075      ; 0.669      ;
; 0.399 ; rtc_time:U2|i[0]                                       ; rtc_time:U2|i[0]                                       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.075      ; 0.669      ;
; 0.399 ; rtc_time:U2|i[2]                                       ; rtc_time:U2|i[2]                                       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.075      ; 0.669      ;
; 0.399 ; rtc_time:U2|rData[5]                                   ; rtc_time:U2|rData[5]                                   ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.075      ; 0.669      ;
; 0.399 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[3]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[3]           ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.075      ; 0.669      ;
; 0.400 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|i[1]       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|i[1]       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|isDone         ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|isDone         ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|i[0]       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|i[0]       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isDone     ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isDone     ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isStart[1] ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isStart[1] ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[7]   ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[7]   ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|isOut          ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|isOut          ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rRST           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rRST           ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSCLK          ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSCLK          ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.074      ; 0.669      ;
; 0.468 ; rtc_time:U2|rData[5]                                   ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rData[5]   ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.075      ; 0.738      ;
; 0.498 ; rtc_time:U2|i[2]                                       ; rtc_time:U2|i[0]                                       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.075      ; 0.768      ;
; 0.498 ; rtc_time:U2|i[2]                                       ; rtc_time:U2|rData[5]                                   ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.075      ; 0.768      ;
; 0.505 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[4]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[4]      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.074      ; 0.774      ;
; 0.629 ; rtc_time:U2|rData[4]                                   ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rData[4]   ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.103      ; 0.927      ;
; 0.649 ; rtc_time:U2|rData[1]                                   ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rData[1]   ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.103      ; 0.947      ;
; 0.692 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[3]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[3]      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.074      ; 0.961      ;
; 0.694 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[0]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[0]           ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.075      ; 0.964      ;
; 0.696 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[2]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[2]      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.074      ; 0.965      ;
; 0.696 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[3]   ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[3]       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.548      ; 1.439      ;
; 0.703 ; clkdiv:u0|cnt[3]                                       ; clkdiv:u0|cnt[3]                                       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.074      ; 0.972      ;
; 0.704 ; clkdiv:u0|cnt[5]                                       ; clkdiv:u0|cnt[5]                                       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.074      ; 0.973      ;
; 0.704 ; clkdiv:u0|cnt[13]                                      ; clkdiv:u0|cnt[13]                                      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.074      ; 0.973      ;
; 0.705 ; clkdiv:u0|cnt[11]                                      ; clkdiv:u0|cnt[11]                                      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.074      ; 0.974      ;
; 0.705 ; rtc_time:U2|isStart[6]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[2]   ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.074      ; 0.974      ;
; 0.706 ; clkdiv:u0|cnt[15]                                      ; clkdiv:u0|cnt[15]                                      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.074      ; 0.975      ;
; 0.707 ; clkdiv:u0|cnt[7]                                       ; clkdiv:u0|cnt[7]                                       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.074      ; 0.976      ;
; 0.707 ; clkdiv:u0|cnt[9]                                       ; clkdiv:u0|cnt[9]                                       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.074      ; 0.976      ;
; 0.708 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[1]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[1]      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.074      ; 0.977      ;
; 0.708 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[1]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[1]           ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.075      ; 0.978      ;
; 0.709 ; clkdiv:u0|cnt[4]                                       ; clkdiv:u0|cnt[4]                                       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.074      ; 0.978      ;
; 0.709 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|i[0]       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|i[1]       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.074      ; 0.978      ;
; 0.710 ; clkdiv:u0|cnt[10]                                      ; clkdiv:u0|cnt[10]                                      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.074      ; 0.979      ;
; 0.710 ; clkdiv:u0|cnt[12]                                      ; clkdiv:u0|cnt[12]                                      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.074      ; 0.979      ;
; 0.710 ; clkdiv:u0|cnt[14]                                      ; clkdiv:u0|cnt[14]                                      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.074      ; 0.979      ;
; 0.711 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[5]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[5]           ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.075      ; 0.981      ;
; 0.713 ; clkdiv:u0|cnt[0]                                       ; clkdiv:u0|cnt[0]                                       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.093      ; 1.001      ;
; 0.715 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|i[1]       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|i[0]       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.074      ; 0.984      ;
; 0.717 ; rtc_time:U2|i[1]                                       ; rtc_time:U2|i[2]                                       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.075      ; 0.987      ;
; 0.722 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[0]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[0]      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.074      ; 0.991      ;
; 0.727 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[4]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[4]           ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.075      ; 0.997      ;
; 0.735 ; rtc_time:U2|isStart[6]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[1]   ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.074      ; 1.004      ;
; 0.742 ; rtc_time:U2|i[2]                                       ; rtc_time:U2|i[1]                                       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.075      ; 1.012      ;
; 0.748 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[7]   ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[7]       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.548      ; 1.491      ;
; 0.752 ; rtc_time:U2|i[0]                                       ; rtc_time:U2|i[1]                                       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.075      ; 1.022      ;
; 0.753 ; rtc_time:U2|i[0]                                       ; rtc_time:U2|i[2]                                       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.075      ; 1.023      ;
; 0.768 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[2]   ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[2]       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.548      ; 1.511      ;
; 0.797 ; rtc_time:U2|i[0]                                       ; rtc_time:U2|isStart[6]                                 ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.081      ; 1.073      ;
; 0.797 ; rtc_time:U2|i[0]                                       ; rtc_time:U2|rData[1]                                   ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.081      ; 1.073      ;
; 0.799 ; rtc_time:U2|i[0]                                       ; rtc_time:U2|isStart[4]                                 ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.081      ; 1.075      ;
; 0.801 ; rtc_time:U2|i[0]                                       ; rtc_time:U2|rData[4]                                   ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.081      ; 1.077      ;
; 0.803 ; rtc_time:U2|i[0]                                       ; rtc_time:U2|isStart[5]                                 ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.081      ; 1.079      ;
; 0.804 ; rtc_time:U2|i[0]                                       ; rtc_time:U2|isStart[1]                                 ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.081      ; 1.080      ;
; 0.809 ; rtc_time:U2|i[0]                                       ; rtc_time:U2|isStart[7]                                 ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.081      ; 1.085      ;
; 0.811 ; rtc_time:U2|i[0]                                       ; rtc_time:U2|isStart[0]                                 ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.081      ; 1.087      ;
; 0.881 ; rtc_time:U2|isStart[7]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[1]   ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.074      ; 1.150      ;
; 0.907 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[0]   ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[0]       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.548      ; 1.650      ;
; 0.908 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[2]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[2]           ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.075      ; 1.178      ;
; 0.920 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isDone     ; rtc_time:U2|i[1]                                       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.103      ; 1.218      ;
; 0.921 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isDone     ; rtc_time:U2|i[2]                                       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.103      ; 1.219      ;
; 0.927 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[4]       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[4]   ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.075      ; 1.197      ;
; 0.943 ; rtc_time:U2|isStart[7]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[3]   ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.074      ; 1.212      ;
; 0.945 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|isDone         ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isStart[1] ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.070      ; 1.210      ;
; 0.964 ; rtc_time:U2|isStart[7]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rData[5]   ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.103      ; 1.262      ;
; 0.965 ; rtc_time:U2|isStart[7]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rData[1]   ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.103      ; 1.263      ;
; 0.967 ; rtc_time:U2|isStart[7]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rData[4]   ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.103      ; 1.265      ;
; 0.992 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[0]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[6]       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.503      ; 1.690      ;
; 1.010 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[1]   ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[1]       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.506      ; 1.711      ;
; 1.014 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[3]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[4]      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.074      ; 1.283      ;
; 1.015 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[2]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[3]      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.074      ; 1.284      ;
; 1.017 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[0]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[1]      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.074      ; 1.286      ;
; 1.025 ; clkdiv:u0|cnt[3]                                       ; clkdiv:u0|cnt[4]                                       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.074      ; 1.294      ;
; 1.026 ; clkdiv:u0|cnt[13]                                      ; clkdiv:u0|cnt[14]                                      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.074      ; 1.295      ;
; 1.027 ; clkdiv:u0|cnt[4]                                       ; clkdiv:u0|cnt[5]                                       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.074      ; 1.296      ;
; 1.027 ; clkdiv:u0|cnt[11]                                      ; clkdiv:u0|cnt[12]                                      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.074      ; 1.296      ;
; 1.028 ; clkdiv:u0|cnt[12]                                      ; clkdiv:u0|cnt[13]                                      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.074      ; 1.297      ;
; 1.028 ; clkdiv:u0|cnt[10]                                      ; clkdiv:u0|cnt[11]                                      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.074      ; 1.297      ;
; 1.028 ; clkdiv:u0|cnt[14]                                      ; clkdiv:u0|cnt[15]                                      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.074      ; 1.297      ;
; 1.030 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[2]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[4]      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.074      ; 1.299      ;
; 1.031 ; clkdiv:u0|cnt[9]                                       ; clkdiv:u0|cnt[10]                                      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.074      ; 1.300      ;
; 1.032 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[1]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[2]      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.074      ; 1.301      ;
; 1.032 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[0]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[2]      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.074      ; 1.301      ;
; 1.033 ; rtc_time:U2|isStart[7]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[2]   ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.074      ; 1.302      ;
; 1.037 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isStart[1] ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[3]       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.548      ; 1.780      ;
; 1.038 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isStart[1] ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[7]       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.548      ; 1.781      ;
; 1.038 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isStart[1] ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[2]       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.548      ; 1.781      ;
; 1.044 ; clkdiv:u0|cnt[12]                                      ; clkdiv:u0|cnt[14]                                      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.074      ; 1.313      ;
; 1.044 ; clkdiv:u0|cnt[10]                                      ; clkdiv:u0|cnt[12]                                      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.074      ; 1.313      ;
; 1.046 ; rtc_time:U2|isStart[2]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isDone     ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.074      ; 1.315      ;
; 1.046 ; rtc_time:U2|isStart[1]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isDone     ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.074      ; 1.315      ;
; 1.049 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rData[1]   ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[1]       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.512      ; 1.756      ;
+-------+--------------------------------------------------------+--------------------------------------------------------+------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clkdiv:u0|clkout'                                                                                           ;
+-------+----------------------------+---------------------+------------------+------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node             ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+---------------------+------------------+------------------+--------------+------------+------------+
; 0.381 ; uart_stat.000              ; uart_stat.000       ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.093      ; 0.669      ;
; 0.382 ; wrsig                      ; wrsig               ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.092      ; 0.669      ;
; 0.386 ; rtc_time:U2|Time_second[3] ; Time_second_reg[3]  ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.155      ; 0.766      ;
; 0.387 ; rtc_time:U2|Time_second[4] ; Time_second_reg[4]  ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.155      ; 0.767      ;
; 0.399 ; uart_stat.001              ; uart_stat.001       ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.075      ; 0.669      ;
; 0.400 ; uarttx:u1|idle             ; uarttx:u1|idle      ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; uarttx:u1|send             ; uarttx:u1|send      ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; uarttx:u1|cnt[3]           ; uarttx:u1|cnt[3]    ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; uarttx:u1|tx               ; uarttx:u1|tx        ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.074      ; 0.669      ;
; 0.509 ; rtc_time:U2|Time_second[7] ; Time_second_reg[7]  ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.155      ; 0.889      ;
; 0.515 ; uarttx:u1|send             ; uarttx:u1|idle      ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.074      ; 0.784      ;
; 0.542 ; k[6]                       ; k[7]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.543      ; 1.280      ;
; 0.547 ; rtc_time:U2|Time_second[6] ; Time_second_reg[6]  ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.155      ; 0.927      ;
; 0.557 ; k[6]                       ; k[8]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.543      ; 1.295      ;
; 0.563 ; rtc_time:U2|Time_second[2] ; Time_second_reg[2]  ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.155      ; 0.943      ;
; 0.564 ; rtc_time:U2|Time_second[1] ; Time_second_reg[1]  ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.155      ; 0.944      ;
; 0.569 ; k[3]                       ; k[4]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.543      ; 1.307      ;
; 0.667 ; k[3]                       ; k[5]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.543      ; 1.405      ;
; 0.672 ; k[7]                       ; k[7]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.093      ; 0.960      ;
; 0.674 ; k[8]                       ; k[8]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.093      ; 0.962      ;
; 0.674 ; k[5]                       ; k[5]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.093      ; 0.962      ;
; 0.692 ; k[6]                       ; k[6]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.074      ; 0.961      ;
; 0.693 ; k[1]                       ; k[4]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.543      ; 1.431      ;
; 0.703 ; uart_cnt[5]                ; uart_cnt[5]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.075      ; 0.973      ;
; 0.703 ; uart_cnt[3]                ; uart_cnt[3]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.075      ; 0.973      ;
; 0.703 ; uart_cnt[13]               ; uart_cnt[13]        ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.075      ; 0.973      ;
; 0.704 ; uart_cnt[1]                ; uart_cnt[1]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.075      ; 0.974      ;
; 0.704 ; uart_cnt[11]               ; uart_cnt[11]        ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.075      ; 0.974      ;
; 0.705 ; uart_cnt[6]                ; uart_cnt[6]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.075      ; 0.975      ;
; 0.705 ; uart_cnt[15]               ; uart_cnt[15]        ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.075      ; 0.975      ;
; 0.706 ; uart_cnt[7]                ; uart_cnt[7]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.075      ; 0.976      ;
; 0.706 ; uart_cnt[9]                ; uart_cnt[9]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.075      ; 0.976      ;
; 0.706 ; k[0]                       ; k[4]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.543      ; 1.444      ;
; 0.708 ; uart_cnt[2]                ; uart_cnt[2]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.075      ; 0.978      ;
; 0.709 ; uart_cnt[4]                ; uart_cnt[4]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.075      ; 0.979      ;
; 0.709 ; uart_cnt[10]               ; uart_cnt[10]        ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.075      ; 0.979      ;
; 0.709 ; uart_cnt[12]               ; uart_cnt[12]        ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.075      ; 0.979      ;
; 0.709 ; uart_cnt[14]               ; uart_cnt[14]        ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.075      ; 0.979      ;
; 0.710 ; uart_cnt[8]                ; uart_cnt[8]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.075      ; 0.980      ;
; 0.714 ; k[3]                       ; k[3]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.074      ; 0.983      ;
; 0.716 ; k[1]                       ; k[1]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.074      ; 0.985      ;
; 0.716 ; uarttx:u1|idle             ; uarttx:u1|send      ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.074      ; 0.985      ;
; 0.731 ; uart_cnt[0]                ; uart_cnt[0]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.075      ; 1.001      ;
; 0.735 ; uarttx:u1|send             ; uarttx:u1|cnt[4]    ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.074      ; 1.004      ;
; 0.743 ; k[0]                       ; k[0]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.074      ; 1.012      ;
; 0.789 ; k[3]                       ; k[7]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.543      ; 1.527      ;
; 0.791 ; k[1]                       ; k[5]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.543      ; 1.529      ;
; 0.794 ; k[2]                       ; k[4]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.543      ; 1.532      ;
; 0.813 ; k[3]                       ; k[8]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.543      ; 1.551      ;
; 0.813 ; k[0]                       ; k[5]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.543      ; 1.551      ;
; 0.826 ; wrsig                      ; uarttx:u1|wrsigbuf  ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.135      ; 1.156      ;
; 0.826 ; uart_stat.001              ; wrsig               ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.497      ; 1.518      ;
; 0.827 ; uart_stat.001              ; uart_stat.010       ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.497      ; 1.519      ;
; 0.859 ; k[2]                       ; k[5]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.543      ; 1.597      ;
; 0.862 ; k[4]                       ; k[4]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.093      ; 1.150      ;
; 0.902 ; k[2]                       ; k[2]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.074      ; 1.171      ;
; 0.909 ; uarttx:u1|wrsigrise        ; uarttx:u1|send      ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.070      ; 1.174      ;
; 0.913 ; k[1]                       ; k[7]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.543      ; 1.651      ;
; 0.935 ; k[0]                       ; k[7]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.543      ; 1.673      ;
; 0.937 ; k[1]                       ; k[8]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.543      ; 1.675      ;
; 0.938 ; rtc_time:U2|Time_second[0] ; Time_second_reg[0]  ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.155      ; 1.318      ;
; 0.950 ; k[0]                       ; k[8]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.543      ; 1.688      ;
; 0.956 ; rtc_time:U2|Time_second[5] ; Time_second_reg[5]  ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.155      ; 1.336      ;
; 0.981 ; k[2]                       ; k[7]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.543      ; 1.719      ;
; 0.996 ; k[7]                       ; k[8]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.093      ; 1.284      ;
; 1.000 ; uarttx:u1|cnt[7]           ; uarttx:u1|cnt[7]    ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.074      ; 1.269      ;
; 1.000 ; uarttx:u1|send             ; uarttx:u1|cnt[0]    ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.074      ; 1.269      ;
; 1.001 ; uarttx:u1|send             ; uarttx:u1|cnt[3]    ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.074      ; 1.270      ;
; 1.003 ; rtc_time:U2|Time_second[4] ; uart_stat.000       ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.622      ; 1.850      ;
; 1.003 ; uarttx:u1|send             ; uarttx:u1|cnt[6]    ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.074      ; 1.272      ;
; 1.003 ; uarttx:u1|send             ; uarttx:u1|cnt[7]    ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.074      ; 1.272      ;
; 1.024 ; uarttx:u1|send             ; uarttx:u1|cnt[5]    ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.074      ; 1.293      ;
; 1.024 ; uart_cnt[6]                ; uart_cnt[7]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.075      ; 1.294      ;
; 1.025 ; uart_cnt[0]                ; uart_cnt[1]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.075      ; 1.295      ;
; 1.025 ; uart_cnt[5]                ; uart_cnt[6]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.075      ; 1.295      ;
; 1.025 ; uart_cnt[3]                ; uart_cnt[4]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.075      ; 1.295      ;
; 1.025 ; uart_cnt[13]               ; uart_cnt[14]        ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.075      ; 1.295      ;
; 1.026 ; uarttx:u1|wrsigbuf         ; uarttx:u1|wrsigrise ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; -0.372     ; 0.849      ;
; 1.026 ; uart_cnt[4]                ; uart_cnt[5]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.075      ; 1.296      ;
; 1.026 ; uart_cnt[2]                ; uart_cnt[3]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.075      ; 1.296      ;
; 1.026 ; uart_cnt[11]               ; uart_cnt[12]        ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.075      ; 1.296      ;
; 1.027 ; uart_cnt[12]               ; uart_cnt[13]        ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.075      ; 1.297      ;
; 1.027 ; uart_cnt[10]               ; uart_cnt[11]        ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.075      ; 1.297      ;
; 1.027 ; uart_cnt[14]               ; uart_cnt[15]        ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.075      ; 1.297      ;
; 1.028 ; uart_cnt[8]                ; uart_cnt[9]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.075      ; 1.298      ;
; 1.028 ; uart_cnt[1]                ; uart_cnt[2]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.075      ; 1.298      ;
; 1.030 ; uart_cnt[9]                ; uart_cnt[10]        ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.075      ; 1.300      ;
; 1.030 ; uart_cnt[7]                ; uart_cnt[8]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.075      ; 1.300      ;
; 1.031 ; rtc_time:U2|Time_second[6] ; uart_stat.000       ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.622      ; 1.878      ;
; 1.037 ; Time_second_reg[5]         ; uart_stat.000       ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.542      ; 1.774      ;
; 1.038 ; k[0]                       ; k[1]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.074      ; 1.307      ;
; 1.038 ; k[2]                       ; k[8]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.543      ; 1.776      ;
; 1.039 ; uart_cnt[6]                ; uart_cnt[8]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.075      ; 1.309      ;
; 1.040 ; k[1]                       ; k[2]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.074      ; 1.309      ;
; 1.041 ; uart_cnt[0]                ; uart_cnt[2]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.075      ; 1.311      ;
; 1.042 ; uart_cnt[2]                ; uart_cnt[4]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.075      ; 1.312      ;
; 1.043 ; uart_cnt[4]                ; uart_cnt[6]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.075      ; 1.313      ;
; 1.043 ; uart_cnt[12]               ; uart_cnt[14]        ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.075      ; 1.313      ;
; 1.043 ; uart_cnt[10]               ; uart_cnt[12]        ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.075      ; 1.313      ;
; 1.044 ; uart_cnt[8]                ; uart_cnt[10]        ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.075      ; 1.314      ;
+-------+----------------------------+---------------------+------------------+------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK_50M'                                                                                 ;
+--------+--------------+----------------+------------+---------+------------+--------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock   ; Clock Edge ; Target                                                 ;
+--------+--------------+----------------+------------+---------+------------+--------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLK_50M ; Rise       ; CLK_50M                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; clkdiv:u0|clkout                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; clkdiv:u0|cnt[0]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; clkdiv:u0|cnt[10]                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; clkdiv:u0|cnt[11]                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; clkdiv:u0|cnt[12]                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; clkdiv:u0|cnt[13]                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; clkdiv:u0|cnt[14]                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; clkdiv:u0|cnt[15]                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; clkdiv:u0|cnt[1]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; clkdiv:u0|cnt[2]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; clkdiv:u0|cnt[3]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; clkdiv:u0|cnt[4]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; clkdiv:u0|cnt[5]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; clkdiv:u0|cnt[6]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; clkdiv:u0|cnt[7]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; clkdiv:u0|cnt[8]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; clkdiv:u0|cnt[9]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_hour[0]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_hour[1]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_hour[2]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_hour[3]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_hour[4]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_hour[5]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_hour[6]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_hour[7]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_munite[0]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_munite[1]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_munite[2]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_munite[3]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_munite[4]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_munite[5]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_munite[6]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_munite[7]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_second[0]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_second[1]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_second[2]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_second[3]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_second[4]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_second[5]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_second[6]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_second[7]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|i[0]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|i[1]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isDone     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isStart[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isStart[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[7]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rData[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rData[4]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rData[5]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[4]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[5]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[6]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[7]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[1]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[2]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[3]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[4]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[2]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[3]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[4]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[5]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|isDone         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|isOut          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[0]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[1]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[2]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[3]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[4]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[5]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[6]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[7]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rRST           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSCLK          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|i[0]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|i[1]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|i[2]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|isStart[0]                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|isStart[1]                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|isStart[2]                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|isStart[4]                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|isStart[5]                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|isStart[6]                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|isStart[7]                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|rData[1]                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|rData[4]                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|rData[5]                                   ;
+--------+--------------+----------------+------------+---------+------------+--------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clkdiv:u0|clkout'                                                    ;
+--------+--------------+----------------+------------------+------------------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target              ;
+--------+--------------+----------------+------------------+------------------+------------+---------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; Time_second_reg[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; Time_second_reg[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; Time_second_reg[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; Time_second_reg[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; Time_second_reg[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; Time_second_reg[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; Time_second_reg[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; Time_second_reg[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; k[0]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; k[1]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; k[2]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; k[3]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; k[4]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; k[5]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; k[6]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; k[7]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; k[8]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; txdata[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; txdata[1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; txdata[2]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; txdata[3]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; txdata[4]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; txdata[5]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; txdata[6]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uart_cnt[0]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uart_cnt[10]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uart_cnt[11]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uart_cnt[12]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uart_cnt[13]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uart_cnt[14]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uart_cnt[15]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uart_cnt[1]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uart_cnt[2]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uart_cnt[3]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uart_cnt[4]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uart_cnt[5]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uart_cnt[6]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uart_cnt[7]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uart_cnt[8]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uart_cnt[9]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uart_stat.000       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uart_stat.001       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uart_stat.010       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|cnt[0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|cnt[1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|cnt[2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|cnt[3]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|cnt[4]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|cnt[5]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|cnt[6]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|cnt[7]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|idle      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|presult   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|send      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|tx        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|wrsigbuf  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|wrsigrise ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:u0|clkout ; Rise       ; wrsig               ;
; 0.121  ; 0.337        ; 0.216          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; uart_stat.000       ;
; 0.121  ; 0.337        ; 0.216          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|wrsigbuf  ;
; 0.127  ; 0.343        ; 0.216          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; k[4]                ;
; 0.127  ; 0.343        ; 0.216          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; k[5]                ;
; 0.127  ; 0.343        ; 0.216          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; k[7]                ;
; 0.127  ; 0.343        ; 0.216          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; k[8]                ;
; 0.127  ; 0.343        ; 0.216          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; uart_stat.010       ;
; 0.127  ; 0.343        ; 0.216          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; wrsig               ;
; 0.166  ; 0.382        ; 0.216          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|cnt[0]    ;
; 0.166  ; 0.382        ; 0.216          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|cnt[1]    ;
; 0.166  ; 0.382        ; 0.216          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|cnt[2]    ;
; 0.166  ; 0.382        ; 0.216          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|cnt[3]    ;
; 0.166  ; 0.382        ; 0.216          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|cnt[4]    ;
; 0.166  ; 0.382        ; 0.216          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|cnt[5]    ;
; 0.166  ; 0.382        ; 0.216          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|cnt[6]    ;
; 0.166  ; 0.382        ; 0.216          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|cnt[7]    ;
; 0.166  ; 0.382        ; 0.216          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|idle      ;
; 0.166  ; 0.382        ; 0.216          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|send      ;
; 0.167  ; 0.383        ; 0.216          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; Time_second_reg[0]  ;
; 0.167  ; 0.383        ; 0.216          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; Time_second_reg[1]  ;
; 0.167  ; 0.383        ; 0.216          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; Time_second_reg[2]  ;
; 0.167  ; 0.383        ; 0.216          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; Time_second_reg[3]  ;
; 0.167  ; 0.383        ; 0.216          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; Time_second_reg[4]  ;
; 0.167  ; 0.383        ; 0.216          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; Time_second_reg[5]  ;
; 0.167  ; 0.383        ; 0.216          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; Time_second_reg[6]  ;
; 0.167  ; 0.383        ; 0.216          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; Time_second_reg[7]  ;
; 0.167  ; 0.383        ; 0.216          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; txdata[0]           ;
; 0.167  ; 0.383        ; 0.216          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; txdata[1]           ;
; 0.167  ; 0.383        ; 0.216          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; txdata[2]           ;
; 0.167  ; 0.383        ; 0.216          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; txdata[3]           ;
; 0.167  ; 0.383        ; 0.216          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; uart_stat.001       ;
; 0.167  ; 0.383        ; 0.216          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|wrsigrise ;
; 0.168  ; 0.384        ; 0.216          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; k[0]                ;
; 0.168  ; 0.384        ; 0.216          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; k[1]                ;
; 0.168  ; 0.384        ; 0.216          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; k[2]                ;
; 0.168  ; 0.384        ; 0.216          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; k[3]                ;
; 0.168  ; 0.384        ; 0.216          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; k[6]                ;
; 0.168  ; 0.384        ; 0.216          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; txdata[4]           ;
; 0.168  ; 0.384        ; 0.216          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; txdata[5]           ;
; 0.168  ; 0.384        ; 0.216          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; txdata[6]           ;
; 0.168  ; 0.384        ; 0.216          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; uart_cnt[0]         ;
; 0.168  ; 0.384        ; 0.216          ; High Pulse Width ; clkdiv:u0|clkout ; Rise       ; uart_cnt[10]        ;
+--------+--------------+----------------+------------------+------------------+------------+---------------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+------------+------------------+-------+-------+------------+------------------+
; Data Port  ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+------------+------------------+-------+-------+------------+------------------+
; DS1302_SIO ; CLK_50M          ; 3.971 ; 3.945 ; Rise       ; CLK_50M          ;
; RSTn       ; CLK_50M          ; 4.778 ; 4.620 ; Rise       ; CLK_50M          ;
; RSTn       ; clkdiv:u0|clkout ; 5.306 ; 5.081 ; Rise       ; clkdiv:u0|clkout ;
+------------+------------------+-------+-------+------------+------------------+


+---------------------------------------------------------------------------------+
; Hold Times                                                                      ;
+------------+------------------+--------+--------+------------+------------------+
; Data Port  ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+------------+------------------+--------+--------+------------+------------------+
; DS1302_SIO ; CLK_50M          ; -2.186 ; -2.182 ; Rise       ; CLK_50M          ;
; RSTn       ; CLK_50M          ; -3.933 ; -3.856 ; Rise       ; CLK_50M          ;
; RSTn       ; clkdiv:u0|clkout ; -1.264 ; -1.414 ; Rise       ; clkdiv:u0|clkout ;
+------------+------------------+--------+--------+------------+------------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+-------------+------------------+-------+-------+------------+------------------+
; Data Port   ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-------------+------------------+-------+-------+------------+------------------+
; DS1302_RST  ; CLK_50M          ; 7.956 ; 7.504 ; Rise       ; CLK_50M          ;
; DS1302_SCLK ; CLK_50M          ; 8.232 ; 7.709 ; Rise       ; CLK_50M          ;
; DS1302_SIO  ; CLK_50M          ; 9.303 ; 8.665 ; Rise       ; CLK_50M          ;
; tx          ; clkdiv:u0|clkout ; 8.573 ; 8.032 ; Rise       ; clkdiv:u0|clkout ;
+-------------+------------------+-------+-------+------------+------------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+-------------+------------------+-------+-------+------------+------------------+
; Data Port   ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-------------+------------------+-------+-------+------------+------------------+
; DS1302_RST  ; CLK_50M          ; 7.655 ; 7.215 ; Rise       ; CLK_50M          ;
; DS1302_SCLK ; CLK_50M          ; 7.920 ; 7.412 ; Rise       ; CLK_50M          ;
; DS1302_SIO  ; CLK_50M          ; 8.949 ; 8.330 ; Rise       ; CLK_50M          ;
; tx          ; clkdiv:u0|clkout ; 8.219 ; 7.693 ; Rise       ; clkdiv:u0|clkout ;
+-------------+------------------+-------+-------+------------+------------------+


+------------------------------------------------------------------------+
; Output Enable Times                                                    ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; DS1302_SIO ; CLK_50M    ; 9.085 ; 8.862 ; Rise       ; CLK_50M         ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Output Enable Times                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; DS1302_SIO ; CLK_50M    ; 8.724 ; 8.501 ; Rise       ; CLK_50M         ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Output Disable Times                                                           ;
+------------+------------+-----------+-----------+------------+-----------------+
; Data Port  ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+------------+------------+-----------+-----------+------------+-----------------+
; DS1302_SIO ; CLK_50M    ; 8.261     ; 8.484     ; Rise       ; CLK_50M         ;
+------------+------------+-----------+-----------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                   ;
+------------+------------+-----------+-----------+------------+-----------------+
; Data Port  ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+------------+------------+-----------+-----------+------------+-----------------+
; DS1302_SIO ; CLK_50M    ; 7.924     ; 8.147     ; Rise       ; CLK_50M         ;
+------------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------+
; Fast 1200mV 0C Model Setup Summary        ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; clkdiv:u0|clkout ; -1.033 ; -34.722       ;
; CLK_50M          ; -0.959 ; -49.405       ;
+------------------+--------+---------------+


+-------------------------------------------+
; Fast 1200mV 0C Model Hold Summary         ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; CLK_50M          ; -0.190 ; -0.190        ;
; clkdiv:u0|clkout ; 0.098  ; 0.000         ;
+------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+------------------+--------+----------------------+
; Clock            ; Slack  ; End Point TNS        ;
+------------------+--------+----------------------+
; CLK_50M          ; -3.000 ; -129.309             ;
; clkdiv:u0|clkout ; -1.000 ; -58.000              ;
+------------------+--------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clkdiv:u0|clkout'                                                                           ;
+--------+------------------+---------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node       ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+---------------+------------------+------------------+--------------+------------+------------+
; -1.033 ; uart_cnt[13]     ; txdata[2]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.037     ; 1.983      ;
; -1.033 ; uart_cnt[13]     ; txdata[1]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.037     ; 1.983      ;
; -1.033 ; uart_cnt[13]     ; txdata[0]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.037     ; 1.983      ;
; -1.033 ; uart_cnt[13]     ; txdata[3]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.037     ; 1.983      ;
; -0.950 ; uart_cnt[13]     ; k[1]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.040     ; 1.897      ;
; -0.950 ; uart_cnt[13]     ; k[2]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.040     ; 1.897      ;
; -0.950 ; uart_cnt[13]     ; k[3]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.040     ; 1.897      ;
; -0.950 ; uart_cnt[13]     ; k[6]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.040     ; 1.897      ;
; -0.950 ; uart_cnt[13]     ; k[0]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.040     ; 1.897      ;
; -0.950 ; uart_cnt[11]     ; txdata[2]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.037     ; 1.900      ;
; -0.950 ; uart_cnt[11]     ; txdata[1]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.037     ; 1.900      ;
; -0.950 ; uart_cnt[11]     ; txdata[0]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.037     ; 1.900      ;
; -0.950 ; uart_cnt[11]     ; txdata[3]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.037     ; 1.900      ;
; -0.932 ; uart_cnt[12]     ; txdata[2]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.037     ; 1.882      ;
; -0.932 ; uart_cnt[12]     ; txdata[1]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.037     ; 1.882      ;
; -0.932 ; uart_cnt[12]     ; txdata[0]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.037     ; 1.882      ;
; -0.932 ; uart_cnt[12]     ; txdata[3]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.037     ; 1.882      ;
; -0.901 ; uart_stat.001    ; txdata[2]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.040     ; 1.848      ;
; -0.901 ; uart_stat.001    ; txdata[1]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.040     ; 1.848      ;
; -0.901 ; uart_stat.001    ; txdata[0]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.040     ; 1.848      ;
; -0.901 ; uart_stat.001    ; txdata[3]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.040     ; 1.848      ;
; -0.894 ; k[1]             ; uart_stat.001 ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.032     ; 1.849      ;
; -0.891 ; uart_cnt[9]      ; txdata[2]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.037     ; 1.841      ;
; -0.891 ; uart_cnt[9]      ; txdata[1]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.037     ; 1.841      ;
; -0.891 ; uart_cnt[9]      ; txdata[0]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.037     ; 1.841      ;
; -0.891 ; uart_cnt[9]      ; txdata[3]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.037     ; 1.841      ;
; -0.882 ; uart_cnt[13]     ; uart_stat.001 ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.035     ; 1.834      ;
; -0.876 ; uart_cnt[10]     ; txdata[2]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.037     ; 1.826      ;
; -0.876 ; uart_cnt[10]     ; txdata[1]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.037     ; 1.826      ;
; -0.876 ; uart_cnt[10]     ; txdata[0]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.037     ; 1.826      ;
; -0.876 ; uart_cnt[10]     ; txdata[3]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.037     ; 1.826      ;
; -0.868 ; k[0]             ; txdata[3]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.034     ; 1.821      ;
; -0.866 ; k[2]             ; uart_stat.001 ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.032     ; 1.821      ;
; -0.855 ; k[0]             ; txdata[2]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.034     ; 1.808      ;
; -0.853 ; k[0]             ; txdata[0]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.034     ; 1.806      ;
; -0.850 ; uart_cnt[11]     ; k[1]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.040     ; 1.797      ;
; -0.850 ; uart_cnt[11]     ; k[2]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.040     ; 1.797      ;
; -0.850 ; uart_cnt[11]     ; k[3]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.040     ; 1.797      ;
; -0.850 ; uart_cnt[11]     ; k[6]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.040     ; 1.797      ;
; -0.850 ; uart_cnt[11]     ; k[0]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.040     ; 1.797      ;
; -0.843 ; k[1]             ; txdata[3]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.034     ; 1.796      ;
; -0.841 ; uart_cnt[1]      ; txdata[2]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.037     ; 1.791      ;
; -0.841 ; uart_cnt[1]      ; txdata[1]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.037     ; 1.791      ;
; -0.841 ; uart_cnt[1]      ; txdata[0]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.037     ; 1.791      ;
; -0.841 ; uart_cnt[1]      ; txdata[3]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.037     ; 1.791      ;
; -0.835 ; uart_cnt[12]     ; k[1]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.040     ; 1.782      ;
; -0.835 ; uart_cnt[12]     ; k[2]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.040     ; 1.782      ;
; -0.835 ; uart_cnt[12]     ; k[3]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.040     ; 1.782      ;
; -0.835 ; uart_cnt[12]     ; k[6]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.040     ; 1.782      ;
; -0.835 ; uart_cnt[12]     ; k[0]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.040     ; 1.782      ;
; -0.810 ; uarttx:u1|cnt[7] ; uarttx:u1|tx  ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.032     ; 1.765      ;
; -0.807 ; k[4]             ; uart_stat.001 ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.233     ; 1.561      ;
; -0.805 ; uart_cnt[0]      ; txdata[2]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.037     ; 1.755      ;
; -0.805 ; uart_cnt[0]      ; txdata[1]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.037     ; 1.755      ;
; -0.805 ; uart_cnt[0]      ; txdata[0]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.037     ; 1.755      ;
; -0.805 ; uart_cnt[0]      ; txdata[3]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.037     ; 1.755      ;
; -0.793 ; uart_cnt[2]      ; txdata[2]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.037     ; 1.743      ;
; -0.793 ; uart_cnt[2]      ; txdata[1]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.037     ; 1.743      ;
; -0.793 ; uart_cnt[2]      ; txdata[0]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.037     ; 1.743      ;
; -0.793 ; uart_cnt[2]      ; txdata[3]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.037     ; 1.743      ;
; -0.787 ; uart_cnt[11]     ; uart_stat.001 ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.035     ; 1.739      ;
; -0.774 ; uart_cnt[14]     ; txdata[2]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.037     ; 1.724      ;
; -0.774 ; uart_cnt[14]     ; txdata[1]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.037     ; 1.724      ;
; -0.774 ; uart_cnt[14]     ; txdata[0]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.037     ; 1.724      ;
; -0.774 ; uart_cnt[14]     ; txdata[3]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.037     ; 1.724      ;
; -0.769 ; k[0]             ; txdata[1]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.034     ; 1.722      ;
; -0.769 ; uart_cnt[12]     ; uart_stat.001 ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.035     ; 1.721      ;
; -0.763 ; k[7]             ; uart_stat.001 ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.233     ; 1.517      ;
; -0.762 ; k[1]             ; txdata[1]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.034     ; 1.715      ;
; -0.761 ; k[5]             ; uart_stat.001 ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.233     ; 1.515      ;
; -0.756 ; uart_cnt[9]      ; k[1]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.040     ; 1.703      ;
; -0.756 ; uart_cnt[9]      ; k[2]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.040     ; 1.703      ;
; -0.756 ; uart_cnt[9]      ; k[3]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.040     ; 1.703      ;
; -0.756 ; uart_cnt[9]      ; k[6]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.040     ; 1.703      ;
; -0.756 ; uart_cnt[9]      ; k[0]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.040     ; 1.703      ;
; -0.747 ; uart_cnt[10]     ; k[1]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.040     ; 1.694      ;
; -0.747 ; uart_cnt[10]     ; k[2]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.040     ; 1.694      ;
; -0.747 ; uart_cnt[10]     ; k[3]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.040     ; 1.694      ;
; -0.747 ; uart_cnt[10]     ; k[6]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.040     ; 1.694      ;
; -0.747 ; uart_cnt[10]     ; k[0]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.040     ; 1.694      ;
; -0.745 ; uarttx:u1|cnt[5] ; uarttx:u1|tx  ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.032     ; 1.700      ;
; -0.743 ; uart_cnt[13]     ; k[4]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; 0.153      ; 1.883      ;
; -0.743 ; uart_cnt[13]     ; k[5]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; 0.153      ; 1.883      ;
; -0.743 ; uart_cnt[13]     ; k[7]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; 0.153      ; 1.883      ;
; -0.743 ; uart_cnt[13]     ; k[8]          ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; 0.153      ; 1.883      ;
; -0.731 ; uart_cnt[8]      ; txdata[2]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.037     ; 1.681      ;
; -0.731 ; uart_cnt[8]      ; txdata[1]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.037     ; 1.681      ;
; -0.731 ; uart_cnt[8]      ; txdata[0]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.037     ; 1.681      ;
; -0.731 ; uart_cnt[8]      ; txdata[3]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.037     ; 1.681      ;
; -0.731 ; k[1]             ; txdata[0]     ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.034     ; 1.684      ;
; -0.728 ; uart_cnt[13]     ; uart_cnt[0]   ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.038     ; 1.677      ;
; -0.728 ; uart_cnt[13]     ; uart_cnt[1]   ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.038     ; 1.677      ;
; -0.728 ; uart_cnt[13]     ; uart_cnt[2]   ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.038     ; 1.677      ;
; -0.728 ; uart_cnt[13]     ; uart_cnt[4]   ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.038     ; 1.677      ;
; -0.728 ; uart_cnt[13]     ; uart_cnt[5]   ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.038     ; 1.677      ;
; -0.728 ; uart_cnt[13]     ; uart_cnt[6]   ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.038     ; 1.677      ;
; -0.728 ; uart_cnt[13]     ; uart_cnt[7]   ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.038     ; 1.677      ;
; -0.728 ; uart_cnt[13]     ; uart_cnt[3]   ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.038     ; 1.677      ;
; -0.728 ; uart_cnt[13]     ; uart_cnt[8]   ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.038     ; 1.677      ;
; -0.728 ; uart_cnt[13]     ; uart_cnt[9]   ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1.000        ; -0.038     ; 1.677      ;
+--------+------------------+---------------+------------------+------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK_50M'                                                                                                                                                        ;
+--------+--------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                              ; To Node                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.959 ; clkdiv:u0|cnt[4]                                       ; clkdiv:u0|clkout                                     ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.038     ; 1.908      ;
; -0.956 ; clkdiv:u0|cnt[9]                                       ; clkdiv:u0|clkout                                     ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.038     ; 1.905      ;
; -0.952 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[3]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[4]     ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.038     ; 1.901      ;
; -0.952 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[2]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO         ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.140      ; 2.079      ;
; -0.937 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[0]       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO         ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.057     ; 1.867      ;
; -0.934 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[7]       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO         ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.057     ; 1.864      ;
; -0.900 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[5]       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO         ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.058     ; 1.829      ;
; -0.890 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[1]       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO         ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.045     ; 1.832      ;
; -0.886 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[3]       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO         ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.057     ; 1.816      ;
; -0.870 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[4]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[4]     ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.038     ; 1.819      ;
; -0.867 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[3]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[6]     ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.140      ; 1.994      ;
; -0.867 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[0]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO         ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.141      ; 1.995      ;
; -0.865 ; clkdiv:u0|cnt[13]                                      ; clkdiv:u0|clkout                                     ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.038     ; 1.814      ;
; -0.861 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO         ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.045     ; 1.803      ;
; -0.860 ; clkdiv:u0|cnt[12]                                      ; clkdiv:u0|clkout                                     ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.038     ; 1.809      ;
; -0.859 ; clkdiv:u0|cnt[14]                                      ; clkdiv:u0|clkout                                     ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.038     ; 1.808      ;
; -0.858 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[1]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO         ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.141      ; 1.986      ;
; -0.857 ; clkdiv:u0|cnt[3]                                       ; clkdiv:u0|clkout                                     ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.038     ; 1.806      ;
; -0.853 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[1]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO         ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.140      ; 1.980      ;
; -0.849 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[3]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[7]     ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.152      ; 1.988      ;
; -0.849 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[3]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[0]     ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.152      ; 1.988      ;
; -0.849 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[3]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[3]     ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.152      ; 1.988      ;
; -0.849 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[3]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[2]     ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.152      ; 1.988      ;
; -0.842 ; clkdiv:u0|cnt[1]                                       ; clkdiv:u0|clkout                                     ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.038     ; 1.791      ;
; -0.841 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[3]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO         ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.140      ; 1.968      ;
; -0.835 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[1]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[4]     ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.038     ; 1.784      ;
; -0.821 ; clkdiv:u0|cnt[10]                                      ; clkdiv:u0|clkout                                     ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.038     ; 1.770      ;
; -0.808 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[3]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO         ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.141      ; 1.936      ;
; -0.806 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[3]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[5]     ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.152      ; 1.945      ;
; -0.790 ; clkdiv:u0|cnt[2]                                       ; clkdiv:u0|clkout                                     ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.038     ; 1.739      ;
; -0.787 ; clkdiv:u0|cnt[5]                                       ; clkdiv:u0|clkout                                     ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.038     ; 1.736      ;
; -0.777 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[4]       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO         ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.140      ; 1.904      ;
; -0.775 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[0]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[1]     ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.141      ; 1.903      ;
; -0.772 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[2]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[4]     ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.038     ; 1.721      ;
; -0.771 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[4]       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[4]     ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.038     ; 1.720      ;
; -0.770 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[1]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[6]     ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.140      ; 1.897      ;
; -0.766 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[1]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[1]     ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.141      ; 1.894      ;
; -0.756 ; clkdiv:u0|cnt[0]                                       ; clkdiv:u0|clkout                                     ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.237     ; 1.506      ;
; -0.740 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[3]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSCLK        ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.037     ; 1.690      ;
; -0.737 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[0]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[4]     ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.037     ; 1.687      ;
; -0.732 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[1]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[7]     ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.152      ; 1.871      ;
; -0.732 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[1]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[0]     ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.152      ; 1.871      ;
; -0.732 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[1]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[3]     ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.152      ; 1.871      ;
; -0.732 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[1]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[2]     ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.152      ; 1.871      ;
; -0.728 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[1]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[4]     ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.037     ; 1.678      ;
; -0.724 ; clkdiv:u0|cnt[6]                                       ; clkdiv:u0|clkout                                     ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.038     ; 1.673      ;
; -0.724 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[0]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[6]     ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.141      ; 1.852      ;
; -0.718 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[2]       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO         ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.057     ; 1.648      ;
; -0.716 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[3]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[1]     ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.141      ; 1.844      ;
; -0.715 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[1]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[6]     ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.141      ; 1.843      ;
; -0.708 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isDone     ; rtc_time:U2|Time_munite[2]                           ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.043     ; 1.652      ;
; -0.708 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isDone     ; rtc_time:U2|Time_munite[6]                           ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.043     ; 1.652      ;
; -0.708 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isDone     ; rtc_time:U2|Time_munite[1]                           ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.043     ; 1.652      ;
; -0.708 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isDone     ; rtc_time:U2|Time_munite[5]                           ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.043     ; 1.652      ;
; -0.708 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isDone     ; rtc_time:U2|Time_munite[0]                           ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.043     ; 1.652      ;
; -0.708 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isDone     ; rtc_time:U2|Time_munite[4]                           ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.043     ; 1.652      ;
; -0.708 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isDone     ; rtc_time:U2|Time_munite[3]                           ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.043     ; 1.652      ;
; -0.708 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isDone     ; rtc_time:U2|Time_munite[7]                           ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.043     ; 1.652      ;
; -0.708 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[3]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[4]     ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.037     ; 1.658      ;
; -0.705 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[2]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[6]     ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.140      ; 1.832      ;
; -0.704 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[6]       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO         ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.045     ; 1.646      ;
; -0.702 ; rtc_time:U2|isStart[6]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[7] ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.034     ; 1.655      ;
; -0.702 ; rtc_time:U2|isStart[6]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[0] ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.034     ; 1.655      ;
; -0.702 ; rtc_time:U2|isStart[6]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[1] ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.034     ; 1.655      ;
; -0.702 ; rtc_time:U2|isStart[6]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[4] ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.034     ; 1.655      ;
; -0.702 ; rtc_time:U2|isStart[6]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[5] ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.034     ; 1.655      ;
; -0.702 ; rtc_time:U2|isStart[6]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[3] ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.034     ; 1.655      ;
; -0.702 ; rtc_time:U2|isStart[6]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[2] ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.034     ; 1.655      ;
; -0.701 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[3]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[1]     ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.140      ; 1.828      ;
; -0.700 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[2]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO         ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.141      ; 1.828      ;
; -0.696 ; clkdiv:u0|cnt[11]                                      ; clkdiv:u0|clkout                                     ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.038     ; 1.645      ;
; -0.690 ; rtc_time:U2|isStart[5]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[7] ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.034     ; 1.643      ;
; -0.690 ; rtc_time:U2|isStart[5]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[0] ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.034     ; 1.643      ;
; -0.690 ; rtc_time:U2|isStart[5]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[1] ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.034     ; 1.643      ;
; -0.690 ; rtc_time:U2|isStart[5]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[4] ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.034     ; 1.643      ;
; -0.690 ; rtc_time:U2|isStart[5]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[5] ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.034     ; 1.643      ;
; -0.690 ; rtc_time:U2|isStart[5]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[3] ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.034     ; 1.643      ;
; -0.690 ; rtc_time:U2|isStart[5]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[2] ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.034     ; 1.643      ;
; -0.689 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[1]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[5]     ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.152      ; 1.828      ;
; -0.675 ; clkdiv:u0|cnt[15]                                      ; clkdiv:u0|clkout                                     ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.038     ; 1.624      ;
; -0.670 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isStart[1] ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[4]     ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.035     ; 1.622      ;
; -0.669 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[2]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[7]     ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.152      ; 1.808      ;
; -0.669 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[2]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[0]     ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.152      ; 1.808      ;
; -0.669 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[2]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[3]     ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.152      ; 1.808      ;
; -0.669 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[2]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[2]     ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.152      ; 1.808      ;
; -0.666 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[3]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[6]     ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.141      ; 1.794      ;
; -0.655 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[3]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[5]         ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.037     ; 1.605      ;
; -0.655 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[3]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[4]         ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.037     ; 1.605      ;
; -0.655 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[3]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[2]         ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.037     ; 1.605      ;
; -0.655 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[3]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[0]         ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.037     ; 1.605      ;
; -0.655 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[3]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[1]         ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.037     ; 1.605      ;
; -0.652 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isStart[0] ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[4]     ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.038     ; 1.601      ;
; -0.652 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[5]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO         ; CLK_50M      ; CLK_50M     ; 1.000        ; 0.140      ; 1.779      ;
; -0.645 ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[0]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSCLK        ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.036     ; 1.596      ;
; -0.643 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isDone     ; rtc_time:U2|Time_hour[2]                             ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.046     ; 1.584      ;
; -0.643 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isDone     ; rtc_time:U2|Time_hour[6]                             ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.046     ; 1.584      ;
; -0.643 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isDone     ; rtc_time:U2|Time_hour[1]                             ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.046     ; 1.584      ;
; -0.643 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isDone     ; rtc_time:U2|Time_hour[5]                             ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.046     ; 1.584      ;
; -0.643 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isDone     ; rtc_time:U2|Time_hour[0]                             ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.046     ; 1.584      ;
; -0.643 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isDone     ; rtc_time:U2|Time_hour[4]                             ; CLK_50M      ; CLK_50M     ; 1.000        ; -0.046     ; 1.584      ;
+--------+--------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK_50M'                                                                                                                                                               ;
+--------+--------------------------------------------------------+--------------------------------------------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                              ; To Node                                                ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------+--------------------------------------------------------+------------------+-------------+--------------+------------+------------+
; -0.190 ; clkdiv:u0|clkout                                       ; clkdiv:u0|clkout                                       ; clkdiv:u0|clkout ; CLK_50M     ; 0.000        ; 1.306      ; 1.335      ;
; 0.178  ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[6]       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[6]       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.045      ; 0.307      ;
; 0.178  ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[1]       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[1]       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.045      ; 0.307      ;
; 0.178  ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO           ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.045      ; 0.307      ;
; 0.185  ; rtc_time:U2|i[1]                                       ; rtc_time:U2|i[1]                                       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; rtc_time:U2|i[0]                                       ; rtc_time:U2|i[0]                                       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; rtc_time:U2|i[2]                                       ; rtc_time:U2|i[2]                                       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; rtc_time:U2|rData[5]                                   ; rtc_time:U2|rData[5]                                   ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|i[1]       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|i[1]       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|isDone         ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|isDone         ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|i[0]       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|i[0]       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isDone     ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isDone     ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isStart[1] ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isStart[1] ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[7]   ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[7]   ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|isOut          ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|isOut          ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rRST           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rRST           ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSCLK          ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSCLK          ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.038      ; 0.307      ;
; 0.186  ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[3]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[3]           ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.037      ; 0.307      ;
; 0.192  ; rtc_time:U2|rData[5]                                   ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rData[5]   ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.038      ; 0.314      ;
; 0.220  ; rtc_time:U2|i[2]                                       ; rtc_time:U2|i[0]                                       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.038      ; 0.342      ;
; 0.220  ; rtc_time:U2|i[2]                                       ; rtc_time:U2|rData[5]                                   ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.038      ; 0.342      ;
; 0.223  ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[4]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[4]      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.038      ; 0.345      ;
; 0.269  ; rtc_time:U2|rData[4]                                   ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rData[4]   ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.055      ; 0.408      ;
; 0.276  ; rtc_time:U2|rData[1]                                   ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rData[1]   ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.055      ; 0.415      ;
; 0.294  ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[0]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[0]           ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.037      ; 0.415      ;
; 0.297  ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[3]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[3]      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.038      ; 0.419      ;
; 0.298  ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[2]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[2]      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.038      ; 0.420      ;
; 0.301  ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[1]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[1]           ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.037      ; 0.422      ;
; 0.302  ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[5]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[5]           ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.037      ; 0.423      ;
; 0.302  ; clkdiv:u0|cnt[15]                                      ; clkdiv:u0|cnt[15]                                      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.038      ; 0.424      ;
; 0.302  ; rtc_time:U2|isStart[6]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[2]   ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.038      ; 0.424      ;
; 0.303  ; clkdiv:u0|cnt[3]                                       ; clkdiv:u0|cnt[3]                                       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.038      ; 0.425      ;
; 0.303  ; clkdiv:u0|cnt[5]                                       ; clkdiv:u0|cnt[5]                                       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.038      ; 0.425      ;
; 0.303  ; clkdiv:u0|cnt[11]                                      ; clkdiv:u0|cnt[11]                                      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.038      ; 0.425      ;
; 0.303  ; clkdiv:u0|cnt[13]                                      ; clkdiv:u0|cnt[13]                                      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.038      ; 0.425      ;
; 0.304  ; clkdiv:u0|cnt[7]                                       ; clkdiv:u0|cnt[7]                                       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.038      ; 0.426      ;
; 0.304  ; clkdiv:u0|cnt[9]                                       ; clkdiv:u0|cnt[9]                                       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.038      ; 0.426      ;
; 0.305  ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[1]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[1]      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.038      ; 0.427      ;
; 0.305  ; clkdiv:u0|cnt[4]                                       ; clkdiv:u0|cnt[4]                                       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.038      ; 0.427      ;
; 0.305  ; clkdiv:u0|cnt[14]                                      ; clkdiv:u0|cnt[14]                                      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.038      ; 0.427      ;
; 0.306  ; clkdiv:u0|cnt[10]                                      ; clkdiv:u0|cnt[10]                                      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.038      ; 0.428      ;
; 0.306  ; clkdiv:u0|cnt[12]                                      ; clkdiv:u0|cnt[12]                                      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.038      ; 0.428      ;
; 0.306  ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|i[0]       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|i[1]       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.038      ; 0.428      ;
; 0.307  ; clkdiv:u0|cnt[0]                                       ; clkdiv:u0|cnt[0]                                       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.046      ; 0.437      ;
; 0.308  ; rtc_time:U2|isStart[6]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[1]   ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.038      ; 0.430      ;
; 0.308  ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|i[1]       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|i[0]       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.038      ; 0.430      ;
; 0.309  ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[0]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[0]      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.038      ; 0.431      ;
; 0.310  ; rtc_time:U2|i[1]                                       ; rtc_time:U2|i[2]                                       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.038      ; 0.432      ;
; 0.310  ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[4]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[4]           ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.037      ; 0.431      ;
; 0.323  ; rtc_time:U2|i[2]                                       ; rtc_time:U2|i[1]                                       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.038      ; 0.445      ;
; 0.323  ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[3]   ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[3]       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.238      ; 0.645      ;
; 0.324  ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[2]   ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[2]       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.238      ; 0.646      ;
; 0.330  ; rtc_time:U2|i[0]                                       ; rtc_time:U2|i[1]                                       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.038      ; 0.452      ;
; 0.331  ; rtc_time:U2|i[0]                                       ; rtc_time:U2|i[2]                                       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.038      ; 0.453      ;
; 0.331  ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[7]   ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[7]       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.238      ; 0.653      ;
; 0.343  ; rtc_time:U2|i[0]                                       ; rtc_time:U2|rData[1]                                   ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.043      ; 0.470      ;
; 0.344  ; rtc_time:U2|i[0]                                       ; rtc_time:U2|isStart[6]                                 ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.043      ; 0.471      ;
; 0.345  ; rtc_time:U2|i[0]                                       ; rtc_time:U2|isStart[4]                                 ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.043      ; 0.472      ;
; 0.346  ; rtc_time:U2|i[0]                                       ; rtc_time:U2|isStart[5]                                 ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.043      ; 0.473      ;
; 0.347  ; rtc_time:U2|i[0]                                       ; rtc_time:U2|rData[4]                                   ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.043      ; 0.474      ;
; 0.350  ; rtc_time:U2|i[0]                                       ; rtc_time:U2|isStart[1]                                 ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.043      ; 0.477      ;
; 0.352  ; rtc_time:U2|i[0]                                       ; rtc_time:U2|isStart[7]                                 ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.043      ; 0.479      ;
; 0.355  ; rtc_time:U2|i[0]                                       ; rtc_time:U2|isStart[0]                                 ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.043      ; 0.482      ;
; 0.369  ; rtc_time:U2|isStart[7]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[1]   ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.038      ; 0.491      ;
; 0.370  ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[2]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[2]           ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.037      ; 0.491      ;
; 0.384  ; rtc_time:U2|isStart[7]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[3]   ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.038      ; 0.506      ;
; 0.395  ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[0]   ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[0]       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.238      ; 0.717      ;
; 0.410  ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isDone     ; rtc_time:U2|i[1]                                       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.055      ; 0.549      ;
; 0.411  ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isDone     ; rtc_time:U2|i[2]                                       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.055      ; 0.550      ;
; 0.415  ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[4]       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[4]   ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.038      ; 0.537      ;
; 0.416  ; rtc_time:U2|isStart[7]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rData[5]   ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.055      ; 0.555      ;
; 0.416  ; rtc_time:U2|isStart[7]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rData[1]   ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.055      ; 0.555      ;
; 0.418  ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|isDone         ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isStart[1] ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.034      ; 0.536      ;
; 0.419  ; rtc_time:U2|isStart[7]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rData[4]   ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.055      ; 0.558      ;
; 0.439  ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|isDone         ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isStart[0] ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.037      ; 0.560      ;
; 0.446  ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[3]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[4]      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.038      ; 0.568      ;
; 0.447  ; rtc_time:U2|isStart[7]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[2]   ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.038      ; 0.569      ;
; 0.452  ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[0]           ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[6]       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.222      ; 0.758      ;
; 0.452  ; clkdiv:u0|cnt[3]                                       ; clkdiv:u0|cnt[4]                                       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.038      ; 0.574      ;
; 0.452  ; clkdiv:u0|cnt[13]                                      ; clkdiv:u0|cnt[14]                                      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.038      ; 0.574      ;
; 0.452  ; clkdiv:u0|cnt[11]                                      ; clkdiv:u0|cnt[12]                                      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.038      ; 0.574      ;
; 0.453  ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[1]   ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[1]       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.226      ; 0.763      ;
; 0.453  ; clkdiv:u0|cnt[9]                                       ; clkdiv:u0|cnt[10]                                      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.038      ; 0.575      ;
; 0.454  ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[1]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[2]      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.038      ; 0.576      ;
; 0.455  ; rtc_time:U2|isStart[2]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isDone     ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.038      ; 0.577      ;
; 0.456  ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[2]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[3]      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.038      ; 0.578      ;
; 0.456  ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[0]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[1]      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.038      ; 0.578      ;
; 0.456  ; rtc_time:U2|isStart[1]                                 ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isDone     ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.038      ; 0.578      ;
; 0.459  ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[2]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[4]      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.038      ; 0.581      ;
; 0.459  ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[0]      ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[2]      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.038      ; 0.581      ;
; 0.462  ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isStart[1] ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[3]       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.238      ; 0.784      ;
; 0.462  ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isStart[1] ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[7]       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.238      ; 0.784      ;
; 0.462  ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isStart[1] ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[2]       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.238      ; 0.784      ;
; 0.463  ; clkdiv:u0|cnt[14]                                      ; clkdiv:u0|cnt[15]                                      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.038      ; 0.585      ;
; 0.463  ; clkdiv:u0|cnt[4]                                       ; clkdiv:u0|cnt[5]                                       ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.038      ; 0.585      ;
; 0.464  ; clkdiv:u0|cnt[10]                                      ; clkdiv:u0|cnt[11]                                      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.038      ; 0.586      ;
; 0.464  ; clkdiv:u0|cnt[12]                                      ; clkdiv:u0|cnt[13]                                      ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.038      ; 0.586      ;
; 0.465  ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isStart[1] ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO           ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.226      ; 0.775      ;
; 0.465  ; clkdiv:u0|clkout                                       ; clkdiv:u0|clkout                                       ; clkdiv:u0|clkout ; CLK_50M     ; -0.500       ; 1.306      ; 1.490      ;
; 0.466  ; rtc_time:U2|i[2]                                       ; rtc_time:U2|isStart[1]                                 ; CLK_50M          ; CLK_50M     ; 0.000        ; 0.043      ; 0.593      ;
+--------+--------------------------------------------------------+--------------------------------------------------------+------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clkdiv:u0|clkout'                                                                                           ;
+-------+----------------------------+---------------------+------------------+------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node             ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+---------------------+------------------+------------------+--------------+------------+------------+
; 0.098 ; rtc_time:U2|Time_second[3] ; Time_second_reg[3]  ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.117      ; 0.329      ;
; 0.099 ; rtc_time:U2|Time_second[4] ; Time_second_reg[4]  ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.117      ; 0.330      ;
; 0.156 ; rtc_time:U2|Time_second[7] ; Time_second_reg[7]  ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.117      ; 0.387      ;
; 0.173 ; rtc_time:U2|Time_second[2] ; Time_second_reg[2]  ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.117      ; 0.404      ;
; 0.174 ; rtc_time:U2|Time_second[6] ; Time_second_reg[6]  ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.117      ; 0.405      ;
; 0.174 ; rtc_time:U2|Time_second[1] ; Time_second_reg[1]  ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.117      ; 0.405      ;
; 0.177 ; uart_stat.000              ; uart_stat.000       ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.046      ; 0.307      ;
; 0.178 ; wrsig                      ; wrsig               ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.045      ; 0.307      ;
; 0.185 ; uart_stat.001              ; uart_stat.001       ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; uarttx:u1|tx               ; uarttx:u1|tx        ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.038      ; 0.307      ;
; 0.186 ; uarttx:u1|idle             ; uarttx:u1|idle      ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uarttx:u1|send             ; uarttx:u1|send      ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uarttx:u1|cnt[3]           ; uarttx:u1|cnt[3]    ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.037      ; 0.307      ;
; 0.217 ; uarttx:u1|send             ; uarttx:u1|idle      ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.037      ; 0.338      ;
; 0.255 ; k[6]                       ; k[7]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.238      ; 0.577      ;
; 0.258 ; k[3]                       ; k[4]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.238      ; 0.580      ;
; 0.258 ; k[6]                       ; k[8]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.238      ; 0.580      ;
; 0.288 ; k[8]                       ; k[8]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.045      ; 0.417      ;
; 0.289 ; k[7]                       ; k[7]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.045      ; 0.418      ;
; 0.290 ; k[5]                       ; k[5]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.045      ; 0.419      ;
; 0.298 ; k[6]                       ; k[6]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.037      ; 0.419      ;
; 0.302 ; uart_cnt[15]               ; uart_cnt[15]        ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.038      ; 0.424      ;
; 0.303 ; uart_cnt[1]                ; uart_cnt[1]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.038      ; 0.425      ;
; 0.303 ; uart_cnt[5]                ; uart_cnt[5]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.038      ; 0.425      ;
; 0.303 ; uart_cnt[3]                ; uart_cnt[3]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.038      ; 0.425      ;
; 0.303 ; uart_cnt[11]               ; uart_cnt[11]        ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.038      ; 0.425      ;
; 0.303 ; uart_cnt[13]               ; uart_cnt[13]        ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.038      ; 0.425      ;
; 0.304 ; uart_cnt[6]                ; uart_cnt[6]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.038      ; 0.426      ;
; 0.304 ; uart_cnt[7]                ; uart_cnt[7]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.038      ; 0.426      ;
; 0.304 ; uart_cnt[9]                ; uart_cnt[9]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.038      ; 0.426      ;
; 0.305 ; uart_cnt[2]                ; uart_cnt[2]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.038      ; 0.427      ;
; 0.305 ; uart_cnt[4]                ; uart_cnt[4]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.038      ; 0.427      ;
; 0.305 ; uart_cnt[8]                ; uart_cnt[8]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.038      ; 0.427      ;
; 0.305 ; uart_cnt[14]               ; uart_cnt[14]        ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.038      ; 0.427      ;
; 0.306 ; uart_cnt[10]               ; uart_cnt[10]        ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.038      ; 0.428      ;
; 0.306 ; uart_cnt[12]               ; uart_cnt[12]        ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.038      ; 0.428      ;
; 0.306 ; uarttx:u1|idle             ; uarttx:u1|send      ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.037      ; 0.427      ;
; 0.310 ; k[1]                       ; k[1]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.037      ; 0.431      ;
; 0.310 ; k[3]                       ; k[3]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.037      ; 0.431      ;
; 0.315 ; uart_cnt[0]                ; uart_cnt[0]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.038      ; 0.437      ;
; 0.321 ; k[0]                       ; k[0]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.037      ; 0.442      ;
; 0.321 ; uarttx:u1|send             ; uarttx:u1|cnt[4]    ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.037      ; 0.442      ;
; 0.321 ; k[3]                       ; k[5]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.238      ; 0.643      ;
; 0.324 ; k[1]                       ; k[4]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.238      ; 0.646      ;
; 0.333 ; rtc_time:U2|Time_second[0] ; Time_second_reg[0]  ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.117      ; 0.564      ;
; 0.336 ; k[0]                       ; k[4]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.238      ; 0.658      ;
; 0.342 ; rtc_time:U2|Time_second[5] ; Time_second_reg[5]  ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.117      ; 0.573      ;
; 0.346 ; k[2]                       ; k[4]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.238      ; 0.668      ;
; 0.371 ; uart_stat.001              ; uart_stat.010       ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.222      ; 0.677      ;
; 0.374 ; k[4]                       ; k[4]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.045      ; 0.503      ;
; 0.379 ; rtc_time:U2|Time_second[4] ; uart_stat.000       ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.318      ; 0.811      ;
; 0.381 ; wrsig                      ; uarttx:u1|wrsigbuf  ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.060      ; 0.525      ;
; 0.382 ; uart_stat.001              ; wrsig               ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.222      ; 0.688      ;
; 0.386 ; k[2]                       ; k[2]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.037      ; 0.507      ;
; 0.387 ; k[3]                       ; k[7]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.238      ; 0.709      ;
; 0.387 ; k[1]                       ; k[5]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.238      ; 0.709      ;
; 0.390 ; k[3]                       ; k[8]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.238      ; 0.712      ;
; 0.399 ; k[0]                       ; k[5]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.238      ; 0.721      ;
; 0.409 ; k[2]                       ; k[5]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.238      ; 0.731      ;
; 0.413 ; uarttx:u1|wrsigrise        ; uarttx:u1|send      ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.033      ; 0.530      ;
; 0.417 ; rtc_time:U2|Time_second[6] ; uart_stat.000       ; CLK_50M          ; clkdiv:u0|clkout ; 0.000        ; 0.318      ; 0.849      ;
; 0.432 ; uarttx:u1|cnt[7]           ; uarttx:u1|cnt[7]    ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.037      ; 0.553      ;
; 0.436 ; uarttx:u1|send             ; uarttx:u1|cnt[0]    ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.037      ; 0.557      ;
; 0.436 ; uarttx:u1|send             ; uarttx:u1|cnt[3]    ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.037      ; 0.557      ;
; 0.438 ; uarttx:u1|send             ; uarttx:u1|cnt[6]    ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.037      ; 0.559      ;
; 0.438 ; k[7]                       ; k[8]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.045      ; 0.567      ;
; 0.439 ; uarttx:u1|send             ; uarttx:u1|cnt[5]    ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.037      ; 0.560      ;
; 0.442 ; uarttx:u1|wrsigbuf         ; uarttx:u1|wrsigrise ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; -0.153     ; 0.373      ;
; 0.445 ; uarttx:u1|send             ; uarttx:u1|cnt[7]    ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.037      ; 0.566      ;
; 0.452 ; uart_cnt[5]                ; uart_cnt[6]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.038      ; 0.574      ;
; 0.452 ; uart_cnt[1]                ; uart_cnt[2]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.038      ; 0.574      ;
; 0.452 ; uart_cnt[3]                ; uart_cnt[4]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.038      ; 0.574      ;
; 0.452 ; uart_cnt[13]               ; uart_cnt[14]        ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.038      ; 0.574      ;
; 0.452 ; uart_cnt[11]               ; uart_cnt[12]        ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.038      ; 0.574      ;
; 0.453 ; uart_cnt[7]                ; uart_cnt[8]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.038      ; 0.575      ;
; 0.453 ; uart_cnt[9]                ; uart_cnt[10]        ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.038      ; 0.575      ;
; 0.453 ; k[1]                       ; k[7]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.238      ; 0.775      ;
; 0.456 ; k[1]                       ; k[8]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.238      ; 0.778      ;
; 0.459 ; k[1]                       ; k[2]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.037      ; 0.580      ;
; 0.460 ; uarttx:u1|presult          ; uarttx:u1|presult   ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.038      ; 0.582      ;
; 0.462 ; uart_cnt[0]                ; uart_cnt[1]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.038      ; 0.584      ;
; 0.462 ; uart_cnt[6]                ; uart_cnt[7]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.038      ; 0.584      ;
; 0.463 ; uart_cnt[14]               ; uart_cnt[15]        ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.038      ; 0.585      ;
; 0.463 ; uart_cnt[4]                ; uart_cnt[5]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.038      ; 0.585      ;
; 0.463 ; uart_cnt[2]                ; uart_cnt[3]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.038      ; 0.585      ;
; 0.463 ; uart_cnt[8]                ; uart_cnt[9]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.038      ; 0.585      ;
; 0.464 ; Time_second_reg[5]         ; uart_stat.000       ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.239      ; 0.787      ;
; 0.464 ; uart_cnt[10]               ; uart_cnt[11]        ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.038      ; 0.586      ;
; 0.464 ; uart_cnt[12]               ; uart_cnt[13]        ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.038      ; 0.586      ;
; 0.465 ; uart_cnt[0]                ; uart_cnt[2]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.038      ; 0.587      ;
; 0.465 ; uart_cnt[6]                ; uart_cnt[8]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.038      ; 0.587      ;
; 0.465 ; k[0]                       ; k[7]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.238      ; 0.787      ;
; 0.466 ; uart_cnt[4]                ; uart_cnt[6]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.038      ; 0.588      ;
; 0.466 ; uart_cnt[2]                ; uart_cnt[4]         ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.038      ; 0.588      ;
; 0.466 ; uart_cnt[8]                ; uart_cnt[10]        ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.038      ; 0.588      ;
; 0.467 ; uart_cnt[12]               ; uart_cnt[14]        ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.038      ; 0.589      ;
; 0.467 ; uart_cnt[10]               ; uart_cnt[12]        ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.038      ; 0.589      ;
; 0.468 ; k[0]                       ; k[1]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.037      ; 0.589      ;
; 0.468 ; k[0]                       ; k[8]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.238      ; 0.790      ;
; 0.471 ; k[0]                       ; k[2]                ; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 0.000        ; 0.037      ; 0.592      ;
+-------+----------------------------+---------------------+------------------+------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK_50M'                                                                                 ;
+--------+--------------+----------------+------------+---------+------------+--------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock   ; Clock Edge ; Target                                                 ;
+--------+--------------+----------------+------------+---------+------------+--------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLK_50M ; Rise       ; CLK_50M                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; clkdiv:u0|clkout                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; clkdiv:u0|cnt[0]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; clkdiv:u0|cnt[10]                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; clkdiv:u0|cnt[11]                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; clkdiv:u0|cnt[12]                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; clkdiv:u0|cnt[13]                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; clkdiv:u0|cnt[14]                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; clkdiv:u0|cnt[15]                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; clkdiv:u0|cnt[1]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; clkdiv:u0|cnt[2]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; clkdiv:u0|cnt[3]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; clkdiv:u0|cnt[4]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; clkdiv:u0|cnt[5]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; clkdiv:u0|cnt[6]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; clkdiv:u0|cnt[7]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; clkdiv:u0|cnt[8]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; clkdiv:u0|cnt[9]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_hour[0]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_hour[1]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_hour[2]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_hour[3]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_hour[4]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_hour[5]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_hour[6]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_hour[7]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_munite[0]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_munite[1]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_munite[2]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_munite[3]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_munite[4]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_munite[5]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_munite[6]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_munite[7]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_second[0]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_second[1]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_second[2]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_second[3]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_second[4]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_second[5]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_second[6]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|Time_second[7]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|i[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|i[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isDone     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isStart[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|isStart[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rAddr[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rData[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rData[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rData[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|cmd_control:U1|rRead[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|Count1[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|i[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|isDone         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|isOut          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rData[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rRST           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSCLK          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|ds1302_module:U1|i2c_com:U2|rSIO           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|i[0]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|i[1]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|i[2]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|isStart[0]                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|isStart[1]                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|isStart[2]                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|isStart[4]                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|isStart[5]                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|isStart[6]                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|isStart[7]                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|rData[1]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|rData[4]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_50M ; Rise       ; rtc_time:U2|rData[5]                                   ;
+--------+--------------+----------------+------------+---------+------------+--------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clkdiv:u0|clkout'                                                   ;
+--------+--------------+----------------+-----------------+------------------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock            ; Clock Edge ; Target              ;
+--------+--------------+----------------+-----------------+------------------+------------+---------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:u0|clkout ; Rise       ; Time_second_reg[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:u0|clkout ; Rise       ; Time_second_reg[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:u0|clkout ; Rise       ; Time_second_reg[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:u0|clkout ; Rise       ; Time_second_reg[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:u0|clkout ; Rise       ; Time_second_reg[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:u0|clkout ; Rise       ; Time_second_reg[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:u0|clkout ; Rise       ; Time_second_reg[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:u0|clkout ; Rise       ; Time_second_reg[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:u0|clkout ; Rise       ; k[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:u0|clkout ; Rise       ; k[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:u0|clkout ; Rise       ; k[2]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:u0|clkout ; Rise       ; k[3]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:u0|clkout ; Rise       ; k[4]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:u0|clkout ; Rise       ; k[5]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:u0|clkout ; Rise       ; k[6]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:u0|clkout ; Rise       ; k[7]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:u0|clkout ; Rise       ; k[8]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:u0|clkout ; Rise       ; txdata[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:u0|clkout ; Rise       ; txdata[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:u0|clkout ; Rise       ; txdata[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:u0|clkout ; Rise       ; txdata[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:u0|clkout ; Rise       ; txdata[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:u0|clkout ; Rise       ; txdata[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:u0|clkout ; Rise       ; txdata[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:u0|clkout ; Rise       ; uart_cnt[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:u0|clkout ; Rise       ; uart_cnt[10]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:u0|clkout ; Rise       ; uart_cnt[11]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:u0|clkout ; Rise       ; uart_cnt[12]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:u0|clkout ; Rise       ; uart_cnt[13]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:u0|clkout ; Rise       ; uart_cnt[14]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:u0|clkout ; Rise       ; uart_cnt[15]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:u0|clkout ; Rise       ; uart_cnt[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:u0|clkout ; Rise       ; uart_cnt[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:u0|clkout ; Rise       ; uart_cnt[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:u0|clkout ; Rise       ; uart_cnt[4]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:u0|clkout ; Rise       ; uart_cnt[5]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:u0|clkout ; Rise       ; uart_cnt[6]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:u0|clkout ; Rise       ; uart_cnt[7]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:u0|clkout ; Rise       ; uart_cnt[8]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:u0|clkout ; Rise       ; uart_cnt[9]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:u0|clkout ; Rise       ; uart_stat.000       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:u0|clkout ; Rise       ; uart_stat.001       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:u0|clkout ; Rise       ; uart_stat.010       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|cnt[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|cnt[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|cnt[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|cnt[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|cnt[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|cnt[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|cnt[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|cnt[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|idle      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|presult   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|send      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|tx        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|wrsigbuf  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|wrsigrise ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:u0|clkout ; Rise       ; wrsig               ;
; 0.247  ; 0.431        ; 0.184          ; Low Pulse Width ; clkdiv:u0|clkout ; Rise       ; k[4]                ;
; 0.247  ; 0.431        ; 0.184          ; Low Pulse Width ; clkdiv:u0|clkout ; Rise       ; k[5]                ;
; 0.247  ; 0.431        ; 0.184          ; Low Pulse Width ; clkdiv:u0|clkout ; Rise       ; k[7]                ;
; 0.247  ; 0.431        ; 0.184          ; Low Pulse Width ; clkdiv:u0|clkout ; Rise       ; k[8]                ;
; 0.250  ; 0.434        ; 0.184          ; Low Pulse Width ; clkdiv:u0|clkout ; Rise       ; uart_stat.000       ;
; 0.250  ; 0.434        ; 0.184          ; Low Pulse Width ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|wrsigbuf  ;
; 0.258  ; 0.442        ; 0.184          ; Low Pulse Width ; clkdiv:u0|clkout ; Rise       ; uart_stat.010       ;
; 0.258  ; 0.442        ; 0.184          ; Low Pulse Width ; clkdiv:u0|clkout ; Rise       ; wrsig               ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width ; clkdiv:u0|clkout ; Rise       ; k[0]                ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width ; clkdiv:u0|clkout ; Rise       ; k[1]                ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width ; clkdiv:u0|clkout ; Rise       ; k[2]                ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width ; clkdiv:u0|clkout ; Rise       ; k[3]                ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width ; clkdiv:u0|clkout ; Rise       ; k[6]                ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width ; clkdiv:u0|clkout ; Rise       ; txdata[0]           ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width ; clkdiv:u0|clkout ; Rise       ; txdata[1]           ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width ; clkdiv:u0|clkout ; Rise       ; txdata[2]           ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width ; clkdiv:u0|clkout ; Rise       ; txdata[3]           ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width ; clkdiv:u0|clkout ; Rise       ; txdata[4]           ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width ; clkdiv:u0|clkout ; Rise       ; txdata[5]           ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width ; clkdiv:u0|clkout ; Rise       ; txdata[6]           ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width ; clkdiv:u0|clkout ; Rise       ; uart_cnt[0]         ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width ; clkdiv:u0|clkout ; Rise       ; uart_cnt[10]        ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width ; clkdiv:u0|clkout ; Rise       ; uart_cnt[11]        ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width ; clkdiv:u0|clkout ; Rise       ; uart_cnt[12]        ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width ; clkdiv:u0|clkout ; Rise       ; uart_cnt[13]        ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width ; clkdiv:u0|clkout ; Rise       ; uart_cnt[14]        ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width ; clkdiv:u0|clkout ; Rise       ; uart_cnt[15]        ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width ; clkdiv:u0|clkout ; Rise       ; uart_cnt[1]         ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width ; clkdiv:u0|clkout ; Rise       ; uart_cnt[2]         ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width ; clkdiv:u0|clkout ; Rise       ; uart_cnt[3]         ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width ; clkdiv:u0|clkout ; Rise       ; uart_cnt[4]         ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width ; clkdiv:u0|clkout ; Rise       ; uart_cnt[5]         ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width ; clkdiv:u0|clkout ; Rise       ; uart_cnt[6]         ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width ; clkdiv:u0|clkout ; Rise       ; uart_cnt[7]         ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width ; clkdiv:u0|clkout ; Rise       ; uart_cnt[8]         ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width ; clkdiv:u0|clkout ; Rise       ; uart_cnt[9]         ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width ; clkdiv:u0|clkout ; Rise       ; uart_stat.001       ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|cnt[0]    ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|cnt[1]    ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|cnt[2]    ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|cnt[3]    ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width ; clkdiv:u0|clkout ; Rise       ; uarttx:u1|cnt[4]    ;
+--------+--------------+----------------+-----------------+------------------+------------+---------------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+------------+------------------+-------+-------+------------+------------------+
; Data Port  ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+------------+------------------+-------+-------+------------+------------------+
; DS1302_SIO ; CLK_50M          ; 1.804 ; 2.719 ; Rise       ; CLK_50M          ;
; RSTn       ; CLK_50M          ; 2.176 ; 3.070 ; Rise       ; CLK_50M          ;
; RSTn       ; clkdiv:u0|clkout ; 2.391 ; 3.312 ; Rise       ; clkdiv:u0|clkout ;
+------------+------------------+-------+-------+------------+------------------+


+---------------------------------------------------------------------------------+
; Hold Times                                                                      ;
+------------+------------------+--------+--------+------------+------------------+
; Data Port  ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+------------+------------------+--------+--------+------------+------------------+
; DS1302_SIO ; CLK_50M          ; -1.022 ; -1.879 ; Rise       ; CLK_50M          ;
; RSTn       ; CLK_50M          ; -1.811 ; -2.670 ; Rise       ; CLK_50M          ;
; RSTn       ; clkdiv:u0|clkout ; -0.646 ; -1.465 ; Rise       ; clkdiv:u0|clkout ;
+------------+------------------+--------+--------+------------+------------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+-------------+------------------+-------+-------+------------+------------------+
; Data Port   ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-------------+------------------+-------+-------+------------+------------------+
; DS1302_RST  ; CLK_50M          ; 3.991 ; 4.042 ; Rise       ; CLK_50M          ;
; DS1302_SCLK ; CLK_50M          ; 4.103 ; 4.166 ; Rise       ; CLK_50M          ;
; DS1302_SIO  ; CLK_50M          ; 4.563 ; 4.661 ; Rise       ; CLK_50M          ;
; tx          ; clkdiv:u0|clkout ; 4.319 ; 4.405 ; Rise       ; clkdiv:u0|clkout ;
+-------------+------------------+-------+-------+------------+------------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+-------------+------------------+-------+-------+------------+------------------+
; Data Port   ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-------------+------------------+-------+-------+------------+------------------+
; DS1302_RST  ; CLK_50M          ; 3.857 ; 3.902 ; Rise       ; CLK_50M          ;
; DS1302_SCLK ; CLK_50M          ; 3.964 ; 4.021 ; Rise       ; CLK_50M          ;
; DS1302_SIO  ; CLK_50M          ; 4.407 ; 4.497 ; Rise       ; CLK_50M          ;
; tx          ; clkdiv:u0|clkout ; 4.162 ; 4.242 ; Rise       ; clkdiv:u0|clkout ;
+-------------+------------------+-------+-------+------------+------------------+


+------------------------------------------------------------------------+
; Output Enable Times                                                    ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; DS1302_SIO ; CLK_50M    ; 4.453 ; 4.344 ; Rise       ; CLK_50M         ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Output Enable Times                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; DS1302_SIO ; CLK_50M    ; 4.300 ; 4.191 ; Rise       ; CLK_50M         ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Output Disable Times                                                           ;
+------------+------------+-----------+-----------+------------+-----------------+
; Data Port  ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+------------+------------+-----------+-----------+------------+-----------------+
; DS1302_SIO ; CLK_50M    ; 4.510     ; 4.619     ; Rise       ; CLK_50M         ;
+------------+------------+-----------+-----------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                   ;
+------------+------------+-----------+-----------+------------+-----------------+
; Data Port  ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+------------+------------+-----------+-----------+------------+-----------------+
; DS1302_SIO ; CLK_50M    ; 4.351     ; 4.460     ; Rise       ; CLK_50M         ;
+------------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+-------------------+----------+--------+----------+---------+---------------------+
; Clock             ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack  ; -3.813   ; -0.190 ; N/A      ; N/A     ; -3.000              ;
;  CLK_50M          ; -3.641   ; -0.190 ; N/A      ; N/A     ; -3.000              ;
;  clkdiv:u0|clkout ; -3.813   ; 0.098  ; N/A      ; N/A     ; -1.487              ;
; Design-wide TNS   ; -402.994 ; -0.19  ; 0.0      ; 0.0     ; -236.459            ;
;  CLK_50M          ; -243.732 ; -0.190 ; N/A      ; N/A     ; -150.213            ;
;  clkdiv:u0|clkout ; -159.262 ; 0.000  ; N/A      ; N/A     ; -86.246             ;
+-------------------+----------+--------+----------+---------+---------------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+------------+------------------+-------+-------+------------+------------------+
; Data Port  ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+------------+------------------+-------+-------+------------+------------------+
; DS1302_SIO ; CLK_50M          ; 4.294 ; 4.563 ; Rise       ; CLK_50M          ;
; RSTn       ; CLK_50M          ; 5.135 ; 5.295 ; Rise       ; CLK_50M          ;
; RSTn       ; clkdiv:u0|clkout ; 5.683 ; 5.798 ; Rise       ; clkdiv:u0|clkout ;
+------------+------------------+-------+-------+------------+------------------+


+---------------------------------------------------------------------------------+
; Hold Times                                                                      ;
+------------+------------------+--------+--------+------------+------------------+
; Data Port  ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+------------+------------------+--------+--------+------------+------------------+
; DS1302_SIO ; CLK_50M          ; -1.022 ; -1.879 ; Rise       ; CLK_50M          ;
; RSTn       ; CLK_50M          ; -1.811 ; -2.670 ; Rise       ; CLK_50M          ;
; RSTn       ; clkdiv:u0|clkout ; -0.646 ; -1.414 ; Rise       ; clkdiv:u0|clkout ;
+------------+------------------+--------+--------+------------+------------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+-------------+------------------+-------+-------+------------+------------------+
; Data Port   ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-------------+------------------+-------+-------+------------+------------------+
; DS1302_RST  ; CLK_50M          ; 8.594 ; 8.318 ; Rise       ; CLK_50M          ;
; DS1302_SCLK ; CLK_50M          ; 8.876 ; 8.542 ; Rise       ; CLK_50M          ;
; DS1302_SIO  ; CLK_50M          ; 9.999 ; 9.590 ; Rise       ; CLK_50M          ;
; tx          ; clkdiv:u0|clkout ; 9.228 ; 8.897 ; Rise       ; clkdiv:u0|clkout ;
+-------------+------------------+-------+-------+------------+------------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+-------------+------------------+-------+-------+------------+------------------+
; Data Port   ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-------------+------------------+-------+-------+------------+------------------+
; DS1302_RST  ; CLK_50M          ; 3.857 ; 3.902 ; Rise       ; CLK_50M          ;
; DS1302_SCLK ; CLK_50M          ; 3.964 ; 4.021 ; Rise       ; CLK_50M          ;
; DS1302_SIO  ; CLK_50M          ; 4.407 ; 4.497 ; Rise       ; CLK_50M          ;
; tx          ; clkdiv:u0|clkout ; 4.162 ; 4.242 ; Rise       ; clkdiv:u0|clkout ;
+-------------+------------------+-------+-------+------------+------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; tx            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DS1302_RST    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DS1302_SCLK   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DS1302_SIO    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; rx                      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DS1302_SIO              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CLK_50M                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; RSTn                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tx            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; DS1302_RST    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; DS1302_SCLK   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; DS1302_SIO    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.51e-09 V                   ; 2.37 V              ; -0.0161 V           ; 0.162 V                              ; 0.02 V                               ; 4.95e-10 s                  ; 4.49e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.51e-09 V                  ; 2.37 V             ; -0.0161 V          ; 0.162 V                             ; 0.02 V                              ; 4.95e-10 s                 ; 4.49e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.83e-09 V                   ; 2.35 V              ; -0.00181 V          ; 0.151 V                              ; 0.007 V                              ; 6.94e-10 s                  ; 8.74e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.83e-09 V                  ; 2.35 V             ; -0.00181 V         ; 0.151 V                             ; 0.007 V                             ; 6.94e-10 s                 ; 8.74e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tx            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; DS1302_RST    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; DS1302_SCLK   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; DS1302_SIO    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.53e-07 V                   ; 2.34 V              ; -0.008 V            ; 0.104 V                              ; 0.015 V                              ; 6.53e-10 s                  ; 5.55e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.53e-07 V                  ; 2.34 V             ; -0.008 V           ; 0.104 V                             ; 0.015 V                             ; 6.53e-10 s                 ; 5.55e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.51e-07 V                   ; 2.34 V              ; -0.0032 V           ; 0.057 V                              ; 0.016 V                              ; 8.65e-10 s                  ; 1.08e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.51e-07 V                  ; 2.34 V             ; -0.0032 V          ; 0.057 V                             ; 0.016 V                             ; 8.65e-10 s                 ; 1.08e-09 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tx            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; DS1302_RST    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; DS1302_SCLK   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; DS1302_SIO    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.19e-08 V                   ; 2.71 V              ; -0.0718 V           ; 0.277 V                              ; 0.167 V                              ; 3.12e-10 s                  ; 3.02e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.19e-08 V                  ; 2.71 V             ; -0.0718 V          ; 0.277 V                             ; 0.167 V                             ; 3.12e-10 s                 ; 3.02e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-08 V                   ; 2.7 V               ; -0.0198 V           ; 0.2 V                                ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.52e-08 V                  ; 2.7 V              ; -0.0198 V          ; 0.2 V                               ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------+
; Setup Transfers                                                                 ;
+------------------+------------------+----------+----------+----------+----------+
; From Clock       ; To Clock         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------+------------------+----------+----------+----------+----------+
; CLK_50M          ; CLK_50M          ; 1560     ; 0        ; 0        ; 0        ;
; clkdiv:u0|clkout ; CLK_50M          ; 1        ; 1        ; 0        ; 0        ;
; CLK_50M          ; clkdiv:u0|clkout ; 52       ; 0        ; 0        ; 0        ;
; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1262     ; 0        ; 0        ; 0        ;
+------------------+------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------+
; Hold Transfers                                                                  ;
+------------------+------------------+----------+----------+----------+----------+
; From Clock       ; To Clock         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------+------------------+----------+----------+----------+----------+
; CLK_50M          ; CLK_50M          ; 1560     ; 0        ; 0        ; 0        ;
; clkdiv:u0|clkout ; CLK_50M          ; 1        ; 1        ; 0        ; 0        ;
; CLK_50M          ; clkdiv:u0|clkout ; 52       ; 0        ; 0        ; 0        ;
; clkdiv:u0|clkout ; clkdiv:u0|clkout ; 1262     ; 0        ; 0        ; 0        ;
+------------------+------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 134   ; 134  ;
; Unconstrained Output Ports      ; 4     ; 4    ;
; Unconstrained Output Port Paths ; 5     ; 5    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 12.1 Build 177 11/07/2012 SJ Full Version
    Info: Processing started: Wed Nov 11 20:30:47 2015
Info: Command: quartus_sta rtc_test -c rtc_test
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'rtc_test.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK_50M CLK_50M
    Info (332105): create_clock -period 1.000 -name clkdiv:u0|clkout clkdiv:u0|clkout
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For details on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.813
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.813      -159.262 clkdiv:u0|clkout 
    Info (332119):    -3.641      -243.732 CLK_50M 
Info (332146): Worst-case hold slack is 0.006
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.006         0.000 CLK_50M 
    Info (332119):     0.414         0.000 clkdiv:u0|clkout 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -150.213 CLK_50M 
    Info (332119):    -1.487       -86.246 clkdiv:u0|clkout 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For details on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.480
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.480      -143.630 clkdiv:u0|clkout 
    Info (332119):    -3.356      -220.717 CLK_50M 
Info (332146): Worst-case hold slack is 0.173
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.173         0.000 CLK_50M 
    Info (332119):     0.381         0.000 clkdiv:u0|clkout 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -150.213 CLK_50M 
    Info (332119):    -1.487       -86.246 clkdiv:u0|clkout 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For details on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.033
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.033       -34.722 clkdiv:u0|clkout 
    Info (332119):    -0.959       -49.405 CLK_50M 
Info (332146): Worst-case hold slack is -0.190
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.190        -0.190 CLK_50M 
    Info (332119):     0.098         0.000 clkdiv:u0|clkout 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -129.309 CLK_50M 
    Info (332119):    -1.000       -58.000 clkdiv:u0|clkout 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 486 megabytes
    Info: Processing ended: Wed Nov 11 20:30:49 2015
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


