<firmcore_information>
 <module>
  <name>cphy_tx_3trio</name>
  <wrap_name>MIPI_CPHY_TX</wrap_name>
  <port_connect_buf>
   <output_port_name>o_PU_A_0</output_port_name>
   <output_port_name>o_PD_A_0</output_port_name>
   <output_port_name>o_PU_B_0</output_port_name>
   <output_port_name>o_PD_B_0</output_port_name>
   <output_port_name>o_PU_C_0</output_port_name>
   <output_port_name>o_PD_C_0</output_port_name>
   <output_port_name>o_PU_A_1</output_port_name>
   <output_port_name>o_PD_A_1</output_port_name>
   <output_port_name>o_PU_B_1</output_port_name>
   <output_port_name>o_PD_B_1</output_port_name>
   <output_port_name>o_PU_C_1</output_port_name>
   <output_port_name>o_PD_C_1</output_port_name>
   <output_port_name>o_PU_A_2</output_port_name>
   <output_port_name>o_PD_A_2</output_port_name>
   <output_port_name>o_PU_B_2</output_port_name>
   <output_port_name>o_PD_B_2</output_port_name>
   <output_port_name>o_PU_C_2</output_port_name>
   <output_port_name>o_PD_C_2</output_port_name>
   <output_port_name>e_PU_A_0</output_port_name>
   <output_port_name>e_PD_A_0</output_port_name>
   <output_port_name>e_PU_B_0</output_port_name>
   <output_port_name>e_PD_B_0</output_port_name>
   <output_port_name>e_PU_C_0</output_port_name>
   <output_port_name>e_PD_C_0</output_port_name>
   <output_port_name>NA[0]</output_port_name>
   <output_port_name>NA[1]</output_port_name>
   <output_port_name>NA[2]</output_port_name>
   <output_port_name>NA[3]</output_port_name>
   <output_port_name>NA[4]</output_port_name>
   <output_port_name>NA[5]</output_port_name>
   <output_port_name>NA[6]</output_port_name>
   <output_port_name>NA[7]</output_port_name>
   <output_port_name>NA[8]</output_port_name>
   <output_port_name>NA[9]</output_port_name>
   <output_port_name>NA[10]</output_port_name>
   <output_port_name>NA[11]</output_port_name>
   <output_port_name>NA[12]</output_port_name>
   <output_port_name>NA[13]</output_port_name>
   <output_port_name>NA[14]</output_port_name>
   <output_port_name>NA[15]</output_port_name>
   <output_port_name>NA[16]</output_port_name>
   <output_port_name>NA[17]</output_port_name>
  </port_connect_buf>
  <port_notconnect_buf>
   <input_port_name>i_rstn</input_port_name>
   <input_port_name>pclk</input_port_name>
   <input_port_name>fclk</input_port_name>
   <input_port_name>i_sss</input_port_name>
   <input_port_name>i_sot</input_port_name>
   <input_port_name>i_eot[0]</input_port_name>
   <input_port_name>i_eot[1]</input_port_name>
   <input_port_name>i_eot[2]</input_port_name>
   <input_port_name>i_data[0]</input_port_name>
   <input_port_name>i_data[1]</input_port_name>
   <input_port_name>i_data[2]</input_port_name>
   <input_port_name>i_data[3]</input_port_name>
   <input_port_name>i_data[4]</input_port_name>
   <input_port_name>i_data[5]</input_port_name>
   <input_port_name>i_data[6]</input_port_name>
   <input_port_name>i_data[7]</input_port_name>
   <input_port_name>i_data[8]</input_port_name>
   <input_port_name>i_data[9]</input_port_name>
   <input_port_name>i_data[10]</input_port_name>
   <input_port_name>i_data[11]</input_port_name>
   <input_port_name>i_data[12]</input_port_name>
   <input_port_name>i_data[13]</input_port_name>
   <input_port_name>i_data[14]</input_port_name>
   <input_port_name>i_data[15]</input_port_name>
   <input_port_name>i_data[16]</input_port_name>
   <input_port_name>i_data[17]</input_port_name>
   <input_port_name>i_data[18]</input_port_name>
   <input_port_name>i_data[19]</input_port_name>
   <input_port_name>i_data[20]</input_port_name>
   <input_port_name>i_data[21]</input_port_name>
   <input_port_name>i_data[22]</input_port_name>
   <input_port_name>i_data[23]</input_port_name>
   <input_port_name>i_data[24]</input_port_name>
   <input_port_name>i_data[25]</input_port_name>
   <input_port_name>i_data[26]</input_port_name>
   <input_port_name>i_data[27]</input_port_name>
   <input_port_name>i_data[28]</input_port_name>
   <input_port_name>i_data[29]</input_port_name>
   <input_port_name>i_data[30]</input_port_name>
   <input_port_name>i_data[31]</input_port_name>
   <input_port_name>i_data[32]</input_port_name>
   <input_port_name>i_data[33]</input_port_name>
   <input_port_name>i_data[34]</input_port_name>
   <input_port_name>i_data[35]</input_port_name>
   <input_port_name>i_data[36]</input_port_name>
   <input_port_name>i_data[37]</input_port_name>
   <input_port_name>i_data[38]</input_port_name>
   <input_port_name>i_data[39]</input_port_name>
   <input_port_name>i_data[40]</input_port_name>
   <input_port_name>i_data[41]</input_port_name>
   <input_port_name>i_data[42]</input_port_name>
   <input_port_name>i_data[43]</input_port_name>
   <input_port_name>i_data[44]</input_port_name>
   <input_port_name>i_data[45]</input_port_name>
   <input_port_name>i_data[46]</input_port_name>
   <input_port_name>i_data[47]</input_port_name>
   <input_port_name>i_lp_mode</input_port_name>
   <input_port_name>i_lp_0[0]</input_port_name>
   <input_port_name>i_lp_0[1]</input_port_name>
   <input_port_name>i_lp_0[2]</input_port_name>
   <input_port_name>i_lp_1[0]</input_port_name>
   <input_port_name>i_lp_1[1]</input_port_name>
   <input_port_name>i_lp_1[2]</input_port_name>
   <input_port_name>i_lp_2[0]</input_port_name>
   <input_port_name>i_lp_2[1]</input_port_name>
   <input_port_name>i_lp_2[2]</input_port_name>
  </port_notconnect_buf>
  <resource_summary>
   <part_number name="GW1N-LV2CS42HC7/I6">
    <resource usage="6">TLVDS_TBUF</resource>
    <resource usage="6">TBUF</resource>
    <resource usage="12">MIPI_OBUF_A</resource>
    <resource usage="637">LUT4</resource>
    <resource usage="118">LUT2</resource>
    <resource usage="141">LUT3</resource>
    <resource usage="571">DFFC</resource>
    <resource usage="6">LUT1</resource>
    <resource usage="36">DFFE</resource>
    <resource usage="116">DFF</resource>
    <resource usage="71">DFFCE</resource>
    <resource usage="28">RAM16S4</resource>
    <resource usage="27">ALU</resource>
    <resource usage="18">OVIDEO</resource>
   </part_number>
  </resource_summary>
 </module>
</firmcore_information>
