Fitter report for monociclo
Thu Jun 20 21:05:35 2024
Quartus Prime Version 18.0.0 Build 614 04/24/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Dual Purpose and Dedicated Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. I/O Assignment Warnings
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Routing Usage Summary
 23. LAB Logic Elements
 24. LAB-wide Signals
 25. LAB Signals Sourced
 26. LAB Signals Sourced Out
 27. LAB Distinct Inputs
 28. I/O Rules Summary
 29. I/O Rules Details
 30. I/O Rules Matrix
 31. Fitter Device Options
 32. Operating Settings and Conditions
 33. Estimated Delay Added for Hold Timing Summary
 34. Estimated Delay Added for Hold Timing Details
 35. Fitter Messages
 36. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Thu Jun 20 21:05:35 2024       ;
; Quartus Prime Version              ; 18.0.0 Build 614 04/24/2018 SJ Lite Edition ;
; Revision Name                      ; monociclo                                   ;
; Top-level Entity Name              ; monociclo_fpga                              ;
; Family                             ; Cyclone IV E                                ;
; Device                             ; EP4CE6E22C8                                 ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 3,560 / 6,272 ( 57 % )                      ;
;     Total combinational functions  ; 2,631 / 6,272 ( 42 % )                      ;
;     Dedicated logic registers      ; 1,927 / 6,272 ( 31 % )                      ;
; Total registers                    ; 1927                                        ;
; Total pins                         ; 58 / 92 ( 63 % )                            ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 0 / 276,480 ( 0 % )                         ;
; Embedded Multiplier 9-bit elements ; 0 / 30 ( 0 % )                              ;
; Total PLLs                         ; 0 / 2 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; EP4CE6E22C8                           ;                                       ;
; Nominal Core Supply Voltage                                        ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                       ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.19        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   5.5%      ;
;     Processor 3            ;   3.7%      ;
;     Processor 4            ;   3.4%      ;
;     Processor 5            ;   3.2%      ;
;     Processor 6            ;   3.1%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 4689 ) ; 0.00 % ( 0 / 4689 )        ; 0.00 % ( 0 / 4689 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 4689 ) ; 0.00 % ( 0 / 4689 )        ; 0.00 % ( 0 / 4689 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 4679 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/intelFPGA_lite/18.0/Practicas/monociclo_fpga_cyclone4/output_files/monociclo.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 3,560 / 6,272 ( 57 % ) ;
;     -- Combinational with no register       ; 1633                   ;
;     -- Register only                        ; 929                    ;
;     -- Combinational with a register        ; 998                    ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 2079                   ;
;     -- 3 input functions                    ; 466                    ;
;     -- <=2 input functions                  ; 86                     ;
;     -- Register only                        ; 929                    ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 2591                   ;
;     -- arithmetic mode                      ; 40                     ;
;                                             ;                        ;
; Total registers*                            ; 1,927 / 6,684 ( 29 % ) ;
;     -- Dedicated logic registers            ; 1,927 / 6,272 ( 31 % ) ;
;     -- I/O registers                        ; 0 / 412 ( 0 % )        ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 290 / 392 ( 74 % )     ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 58 / 92 ( 63 % )       ;
;     -- Clock pins                           ; 1 / 3 ( 33 % )         ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )          ;
;                                             ;                        ;
; M9Ks                                        ; 0 / 30 ( 0 % )         ;
; Total block memory bits                     ; 0 / 276,480 ( 0 % )    ;
; Total block memory implementation bits      ; 0 / 276,480 ( 0 % )    ;
; Embedded Multiplier 9-bit elements          ; 0 / 30 ( 0 % )         ;
; PLLs                                        ; 0 / 2 ( 0 % )          ;
; Global signals                              ; 4                      ;
;     -- Global clocks                        ; 4 / 10 ( 40 % )        ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )          ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )          ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 19.0% / 18.1% / 20.2%  ;
; Peak interconnect usage (total/H/V)         ; 30.7% / 28.8% / 33.3%  ;
; Maximum fan-out                             ; 1891                   ;
; Highest non-global fan-out                  ; 265                    ;
; Total fan-out                               ; 16714                  ;
; Average fan-out                             ; 2.98                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 3560 / 6272 ( 57 % ) ; 0 / 6272 ( 0 % )               ;
;     -- Combinational with no register       ; 1633                 ; 0                              ;
;     -- Register only                        ; 929                  ; 0                              ;
;     -- Combinational with a register        ; 998                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 2079                 ; 0                              ;
;     -- 3 input functions                    ; 466                  ; 0                              ;
;     -- <=2 input functions                  ; 86                   ; 0                              ;
;     -- Register only                        ; 929                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 2591                 ; 0                              ;
;     -- arithmetic mode                      ; 40                   ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 1927                 ; 0                              ;
;     -- Dedicated logic registers            ; 1927 / 6272 ( 31 % ) ; 0 / 6272 ( 0 % )               ;
;     -- I/O registers                        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 290 / 392 ( 74 % )   ; 0 / 392 ( 0 % )                ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 58                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 30 ( 0 % )       ; 0 / 30 ( 0 % )                 ;
; Total memory bits                           ; 0                    ; 0                              ;
; Total RAM block bits                        ; 0                    ; 0                              ;
; Clock control block                         ; 4 / 12 ( 33 % )      ; 0 / 12 ( 0 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 16709                ; 5                              ;
;     -- Registered Connections               ; 2638                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 2                    ; 0                              ;
;     -- Output Ports                         ; 56                   ; 0                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                              ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; clk_i  ; 23    ; 1        ; 0            ; 11           ; 7            ; 33                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; rst_ni ; 50    ; 3        ; 13           ; 0            ; 0            ; 39                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; disp0[0] ; 106   ; 6        ; 34           ; 20           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp0[1] ; 105   ; 6        ; 34           ; 19           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp0[2] ; 104   ; 6        ; 34           ; 18           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp0[3] ; 103   ; 6        ; 34           ; 18           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp0[4] ; 86    ; 5        ; 34           ; 9            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp0[5] ; 100   ; 6        ; 34           ; 17           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp0[6] ; 99    ; 6        ; 34           ; 17           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp1[0] ; 111   ; 7        ; 30           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp1[1] ; 110   ; 7        ; 30           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp1[2] ; 83    ; 5        ; 34           ; 9            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp1[3] ; 80    ; 5        ; 34           ; 7            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp1[4] ; 77    ; 5        ; 34           ; 4            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp1[5] ; 112   ; 7        ; 28           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp1[6] ; 113   ; 7        ; 28           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp2[0] ; 114   ; 7        ; 28           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp2[1] ; 49    ; 3        ; 13           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp2[2] ; 76    ; 5        ; 34           ; 4            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp2[3] ; 74    ; 5        ; 34           ; 2            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp2[4] ; 75    ; 5        ; 34           ; 3            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp2[5] ; 119   ; 7        ; 23           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp2[6] ; 120   ; 7        ; 23           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp3[0] ; 121   ; 7        ; 23           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp3[1] ; 124   ; 7        ; 18           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp3[2] ; 72    ; 4        ; 32           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp3[3] ; 73    ; 5        ; 34           ; 2            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp3[4] ; 70    ; 4        ; 32           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp3[5] ; 125   ; 7        ; 18           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp3[6] ; 126   ; 7        ; 16           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp4[0] ; 127   ; 7        ; 16           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp4[1] ; 128   ; 8        ; 16           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp4[2] ; 71    ; 4        ; 32           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp4[3] ; 68    ; 4        ; 30           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp4[4] ; 69    ; 4        ; 30           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp4[5] ; 129   ; 8        ; 16           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp4[6] ; 132   ; 8        ; 13           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp5[0] ; 133   ; 8        ; 13           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp5[1] ; 135   ; 8        ; 11           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp5[2] ; 66    ; 4        ; 28           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp5[3] ; 67    ; 4        ; 30           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp5[4] ; 64    ; 4        ; 25           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp5[5] ; 136   ; 8        ; 9            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp5[6] ; 137   ; 8        ; 7            ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp6[0] ; 141   ; 8        ; 5            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp6[1] ; 138   ; 8        ; 7            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp6[2] ; 65    ; 4        ; 28           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp6[3] ; 59    ; 4        ; 23           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp6[4] ; 60    ; 4        ; 23           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp6[5] ; 142   ; 8        ; 3            ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp6[6] ; 143   ; 8        ; 1            ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp7[0] ; 1     ; 1        ; 0            ; 23           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp7[1] ; 144   ; 8        ; 1            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp7[2] ; 55    ; 4        ; 18           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp7[3] ; 58    ; 4        ; 21           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp7[4] ; 53    ; 3        ; 16           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp7[5] ; 11    ; 1        ; 0            ; 18           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp7[6] ; 10    ; 1        ; 0            ; 18           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; 6        ; DIFFIO_L1n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; 8        ; DIFFIO_L2p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; 9        ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 12       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; 13       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; 14       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 21       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; 86       ; DIFFIO_R7n, DEV_OE          ; Use as regular IO        ; disp0[4]                ; Dual Purpose Pin          ;
; 92       ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; 94       ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 96       ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 99       ; DIFFIO_R4p, CRC_ERROR       ; Use as regular IO        ; disp0[6]                ; Dual Purpose Pin          ;
; 101      ; DIFFIO_R3n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; 103      ; DIFFIO_R3p, CLKUSR          ; Use as regular IO        ; disp0[3]                ; Dual Purpose Pin          ;
; 132      ; DIFFIO_T10n, DATA2          ; Use as regular IO        ; disp4[6]                ; Dual Purpose Pin          ;
; 133      ; DIFFIO_T10p, DATA3          ; Use as regular IO        ; disp5[0]                ; Dual Purpose Pin          ;
; 137      ; DATA5                       ; Use as regular IO        ; disp5[6]                ; Dual Purpose Pin          ;
; 138      ; DATA6                       ; Use as regular IO        ; disp6[1]                ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1        ; 8 / 11 ( 73 % )   ; 2.5V          ; --           ;
; 2        ; 0 / 8 ( 0 % )     ; 2.5V          ; --           ;
; 3        ; 3 / 11 ( 27 % )   ; 2.5V          ; --           ;
; 4        ; 13 / 14 ( 93 % )  ; 2.5V          ; --           ;
; 5        ; 8 / 13 ( 62 % )   ; 2.5V          ; --           ;
; 6        ; 7 / 10 ( 70 % )   ; 2.5V          ; --           ;
; 7        ; 12 / 13 ( 92 % )  ; 2.5V          ; --           ;
; 8        ; 12 / 12 ( 100 % ) ; 2.5V          ; --           ;
+----------+-------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; disp7[0]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 2        ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 3        ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 4        ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 5        ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 6        ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 7        ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 8        ; 7          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 9        ; 9          ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 10       ; 13         ; 1        ; disp7[6]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 11       ; 14         ; 1        ; disp7[5]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 12       ; 15         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 13       ; 16         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 14       ; 17         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 19         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 18       ; 20         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 19       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 21         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 22         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 22       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 23       ; 24         ; 1        ; clk_i                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 24       ; 25         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 25       ; 26         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 26       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 27       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 28       ; 31         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 29       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 30       ; 34         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 31       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 32       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 33       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 34       ; 41         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 35       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ; 45         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 39       ; 46         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 40       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 41       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 42       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 43       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 44       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 45       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 46       ; 58         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 47       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 48       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 49       ; 68         ; 3        ; disp2[1]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 50       ; 69         ; 3        ; rst_ni                                                    ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 51       ; 70         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 52       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 53       ; 73         ; 3        ; disp7[4]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 54       ; 74         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 55       ; 75         ; 4        ; disp7[2]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 56       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 57       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 58       ; 80         ; 4        ; disp7[3]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 59       ; 83         ; 4        ; disp6[3]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 60       ; 84         ; 4        ; disp6[4]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 61       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 62       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 63       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 64       ; 89         ; 4        ; disp5[4]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 65       ; 90         ; 4        ; disp6[2]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 66       ; 93         ; 4        ; disp5[2]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 67       ; 94         ; 4        ; disp5[3]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 68       ; 96         ; 4        ; disp4[3]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 69       ; 97         ; 4        ; disp4[4]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 70       ; 98         ; 4        ; disp3[4]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 71       ; 99         ; 4        ; disp4[2]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 72       ; 100        ; 4        ; disp3[2]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 73       ; 102        ; 5        ; disp3[3]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 74       ; 103        ; 5        ; disp2[3]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 75       ; 104        ; 5        ; disp2[4]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 76       ; 106        ; 5        ; disp2[2]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 77       ; 107        ; 5        ; disp1[4]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 78       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 79       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 80       ; 113        ; 5        ; disp1[3]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 81       ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 82       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 117        ; 5        ; disp1[2]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 84       ; 118        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 85       ; 119        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 86       ; 120        ; 5        ; disp0[4]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 87       ; 121        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 88       ; 125        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 89       ; 126        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 90       ; 127        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 91       ; 128        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 92       ; 129        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 93       ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 94       ; 130        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 95       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 96       ; 131        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 132        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 133        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 98       ; 136        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 99       ; 137        ; 6        ; disp0[6]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 100      ; 138        ; 6        ; disp0[5]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 101      ; 139        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 102      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 103      ; 140        ; 6        ; disp0[3]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 104      ; 141        ; 6        ; disp0[2]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 105      ; 142        ; 6        ; disp0[1]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 106      ; 146        ; 6        ; disp0[0]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 107      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ; 152        ; 7        ; disp1[1]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 111      ; 154        ; 7        ; disp1[0]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 112      ; 155        ; 7        ; disp1[5]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 113      ; 156        ; 7        ; disp1[6]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 114      ; 157        ; 7        ; disp2[0]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 115      ; 158        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 116      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 117      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 118      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 119      ; 163        ; 7        ; disp2[5]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 120      ; 164        ; 7        ; disp2[6]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 121      ; 165        ; 7        ; disp3[0]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 122      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 123      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ; 173        ; 7        ; disp3[1]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 125      ; 174        ; 7        ; disp3[5]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 126      ; 175        ; 7        ; disp3[6]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 127      ; 176        ; 7        ; disp4[0]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 128      ; 177        ; 8        ; disp4[1]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 129      ; 178        ; 8        ; disp4[5]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 130      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 132      ; 181        ; 8        ; disp4[6]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 133      ; 182        ; 8        ; disp5[0]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 134      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 135      ; 185        ; 8        ; disp5[1]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 136      ; 187        ; 8        ; disp5[5]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 137      ; 190        ; 8        ; disp5[6]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 138      ; 191        ; 8        ; disp6[1]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 139      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 140      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 195        ; 8        ; disp6[0]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 142      ; 201        ; 8        ; disp6[5]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 143      ; 202        ; 8        ; disp6[6]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 144      ; 203        ; 8        ; disp7[1]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; EPAD     ;            ;          ; GND                                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------+
; I/O Assignment Warnings                  ;
+----------+-------------------------------+
; Pin Name ; Reason                        ;
+----------+-------------------------------+
; disp0[0] ; Incomplete set of assignments ;
; disp0[1] ; Incomplete set of assignments ;
; disp0[2] ; Incomplete set of assignments ;
; disp0[3] ; Incomplete set of assignments ;
; disp0[4] ; Incomplete set of assignments ;
; disp0[5] ; Incomplete set of assignments ;
; disp0[6] ; Incomplete set of assignments ;
; disp1[0] ; Incomplete set of assignments ;
; disp1[1] ; Incomplete set of assignments ;
; disp1[2] ; Incomplete set of assignments ;
; disp1[3] ; Incomplete set of assignments ;
; disp1[4] ; Incomplete set of assignments ;
; disp1[5] ; Incomplete set of assignments ;
; disp1[6] ; Incomplete set of assignments ;
; disp2[0] ; Incomplete set of assignments ;
; disp2[1] ; Incomplete set of assignments ;
; disp2[2] ; Incomplete set of assignments ;
; disp2[3] ; Incomplete set of assignments ;
; disp2[4] ; Incomplete set of assignments ;
; disp2[5] ; Incomplete set of assignments ;
; disp2[6] ; Incomplete set of assignments ;
; disp3[0] ; Incomplete set of assignments ;
; disp3[1] ; Incomplete set of assignments ;
; disp3[2] ; Incomplete set of assignments ;
; disp3[3] ; Incomplete set of assignments ;
; disp3[4] ; Incomplete set of assignments ;
; disp3[5] ; Incomplete set of assignments ;
; disp3[6] ; Incomplete set of assignments ;
; disp4[0] ; Incomplete set of assignments ;
; disp4[1] ; Incomplete set of assignments ;
; disp4[2] ; Incomplete set of assignments ;
; disp4[3] ; Incomplete set of assignments ;
; disp4[4] ; Incomplete set of assignments ;
; disp4[5] ; Incomplete set of assignments ;
; disp4[6] ; Incomplete set of assignments ;
; disp5[0] ; Incomplete set of assignments ;
; disp5[1] ; Incomplete set of assignments ;
; disp5[2] ; Incomplete set of assignments ;
; disp5[3] ; Incomplete set of assignments ;
; disp5[4] ; Incomplete set of assignments ;
; disp5[5] ; Incomplete set of assignments ;
; disp5[6] ; Incomplete set of assignments ;
; disp6[0] ; Incomplete set of assignments ;
; disp6[1] ; Incomplete set of assignments ;
; disp6[2] ; Incomplete set of assignments ;
; disp6[3] ; Incomplete set of assignments ;
; disp6[4] ; Incomplete set of assignments ;
; disp6[5] ; Incomplete set of assignments ;
; disp6[6] ; Incomplete set of assignments ;
; disp7[0] ; Incomplete set of assignments ;
; disp7[1] ; Incomplete set of assignments ;
; disp7[2] ; Incomplete set of assignments ;
; disp7[3] ; Incomplete set of assignments ;
; disp7[4] ; Incomplete set of assignments ;
; disp7[5] ; Incomplete set of assignments ;
; disp7[6] ; Incomplete set of assignments ;
; rst_ni   ; Incomplete set of assignments ;
; clk_i    ; Incomplete set of assignments ;
+----------+-------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                ;
+---------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------+------------------+--------------+
; Compilation Hierarchy Node            ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                        ; Entity Name      ; Library Name ;
+---------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------+------------------+--------------+
; |monociclo_fpga                       ; 3560 (0)    ; 1927 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 58   ; 0            ; 1633 (0)     ; 929 (0)           ; 998 (0)          ; |monociclo_fpga                                                                            ; monociclo_fpga   ; work         ;
;    |Disp7segs:disp_0|                 ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |monociclo_fpga|Disp7segs:disp_0                                                           ; Disp7segs        ; work         ;
;    |Disp7segs:disp_1|                 ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |monociclo_fpga|Disp7segs:disp_1                                                           ; Disp7segs        ; work         ;
;    |Disp7segs:disp_2|                 ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |monociclo_fpga|Disp7segs:disp_2                                                           ; Disp7segs        ; work         ;
;    |Disp7segs:disp_3|                 ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |monociclo_fpga|Disp7segs:disp_3                                                           ; Disp7segs        ; work         ;
;    |Disp7segs:disp_4|                 ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |monociclo_fpga|Disp7segs:disp_4                                                           ; Disp7segs        ; work         ;
;    |Disp7segs:disp_5|                 ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |monociclo_fpga|Disp7segs:disp_5                                                           ; Disp7segs        ; work         ;
;    |Disp7segs:disp_6|                 ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |monociclo_fpga|Disp7segs:disp_6                                                           ; Disp7segs        ; work         ;
;    |Disp7segs:disp_7|                 ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |monociclo_fpga|Disp7segs:disp_7                                                           ; Disp7segs        ; work         ;
;    |divFreq:divisor|                  ; 56 (56)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 1 (1)             ; 32 (32)          ; |monociclo_fpga|divFreq:divisor                                                            ; divFreq          ; work         ;
;    |monociclo:PC|                     ; 3448 (114)  ; 1894 (6)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1554 (108)   ; 928 (1)           ; 966 (23)         ; |monociclo_fpga|monociclo:PC                                                               ; monociclo        ; work         ;
;       |ALUNBits:comb_203|             ; 611 (510)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 587 (499)    ; 0 (0)             ; 24 (11)          ; |monociclo_fpga|monociclo:PC|ALUNBits:comb_203                                             ; ALUNBits         ; work         ;
;          |ALU:alubucle[0].ALUBit0|    ; 8 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (6)        ; 0 (0)             ; 0 (0)            ; |monociclo_fpga|monociclo:PC|ALUNBits:comb_203|ALU:alubucle[0].ALUBit0                     ; ALU              ; work         ;
;             |fulladder:fa1bit|        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |monociclo_fpga|monociclo:PC|ALUNBits:comb_203|ALU:alubucle[0].ALUBit0|fulladder:fa1bit    ; fulladder        ; work         ;
;          |ALU:alubucle[10].ALUBitX|   ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |monociclo_fpga|monociclo:PC|ALUNBits:comb_203|ALU:alubucle[10].ALUBitX                    ; ALU              ; work         ;
;             |fulladder:fa1bit|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |monociclo_fpga|monociclo:PC|ALUNBits:comb_203|ALU:alubucle[10].ALUBitX|fulladder:fa1bit   ; fulladder        ; work         ;
;          |ALU:alubucle[11].ALUBitX|   ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |monociclo_fpga|monociclo:PC|ALUNBits:comb_203|ALU:alubucle[11].ALUBitX                    ; ALU              ; work         ;
;             |fulladder:fa1bit|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |monociclo_fpga|monociclo:PC|ALUNBits:comb_203|ALU:alubucle[11].ALUBitX|fulladder:fa1bit   ; fulladder        ; work         ;
;          |ALU:alubucle[12].ALUBitX|   ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |monociclo_fpga|monociclo:PC|ALUNBits:comb_203|ALU:alubucle[12].ALUBitX                    ; ALU              ; work         ;
;             |fulladder:fa1bit|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |monociclo_fpga|monociclo:PC|ALUNBits:comb_203|ALU:alubucle[12].ALUBitX|fulladder:fa1bit   ; fulladder        ; work         ;
;          |ALU:alubucle[13].ALUBitX|   ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |monociclo_fpga|monociclo:PC|ALUNBits:comb_203|ALU:alubucle[13].ALUBitX                    ; ALU              ; work         ;
;             |fulladder:fa1bit|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |monociclo_fpga|monociclo:PC|ALUNBits:comb_203|ALU:alubucle[13].ALUBitX|fulladder:fa1bit   ; fulladder        ; work         ;
;          |ALU:alubucle[14].ALUBitX|   ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |monociclo_fpga|monociclo:PC|ALUNBits:comb_203|ALU:alubucle[14].ALUBitX                    ; ALU              ; work         ;
;             |fulladder:fa1bit|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |monociclo_fpga|monociclo:PC|ALUNBits:comb_203|ALU:alubucle[14].ALUBitX|fulladder:fa1bit   ; fulladder        ; work         ;
;          |ALU:alubucle[15].ALUBitX|   ; 11 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (10)      ; 0 (0)             ; 0 (0)            ; |monociclo_fpga|monociclo:PC|ALUNBits:comb_203|ALU:alubucle[15].ALUBitX                    ; ALU              ; work         ;
;             |fulladder:fa1bit|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |monociclo_fpga|monociclo:PC|ALUNBits:comb_203|ALU:alubucle[15].ALUBitX|fulladder:fa1bit   ; fulladder        ; work         ;
;          |ALU:alubucle[16].ALUBitX|   ; 8 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (6)        ; 0 (0)             ; 1 (1)            ; |monociclo_fpga|monociclo:PC|ALUNBits:comb_203|ALU:alubucle[16].ALUBitX                    ; ALU              ; work         ;
;             |fulladder:fa1bit|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |monociclo_fpga|monociclo:PC|ALUNBits:comb_203|ALU:alubucle[16].ALUBitX|fulladder:fa1bit   ; fulladder        ; work         ;
;          |ALU:alubucle[17].ALUBitX|   ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |monociclo_fpga|monociclo:PC|ALUNBits:comb_203|ALU:alubucle[17].ALUBitX                    ; ALU              ; work         ;
;             |fulladder:fa1bit|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |monociclo_fpga|monociclo:PC|ALUNBits:comb_203|ALU:alubucle[17].ALUBitX|fulladder:fa1bit   ; fulladder        ; work         ;
;          |ALU:alubucle[18].ALUBitX|   ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |monociclo_fpga|monociclo:PC|ALUNBits:comb_203|ALU:alubucle[18].ALUBitX                    ; ALU              ; work         ;
;             |fulladder:fa1bit|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |monociclo_fpga|monociclo:PC|ALUNBits:comb_203|ALU:alubucle[18].ALUBitX|fulladder:fa1bit   ; fulladder        ; work         ;
;          |ALU:alubucle[19].ALUBitX|   ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |monociclo_fpga|monociclo:PC|ALUNBits:comb_203|ALU:alubucle[19].ALUBitX                    ; ALU              ; work         ;
;             |fulladder:fa1bit|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |monociclo_fpga|monociclo:PC|ALUNBits:comb_203|ALU:alubucle[19].ALUBitX|fulladder:fa1bit   ; fulladder        ; work         ;
;          |ALU:alubucle[1].ALUBitX|    ; 15 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (13)      ; 0 (0)             ; 1 (1)            ; |monociclo_fpga|monociclo:PC|ALUNBits:comb_203|ALU:alubucle[1].ALUBitX                     ; ALU              ; work         ;
;             |fulladder:fa1bit|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |monociclo_fpga|monociclo:PC|ALUNBits:comb_203|ALU:alubucle[1].ALUBitX|fulladder:fa1bit    ; fulladder        ; work         ;
;          |ALU:alubucle[20].ALUBitX|   ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |monociclo_fpga|monociclo:PC|ALUNBits:comb_203|ALU:alubucle[20].ALUBitX                    ; ALU              ; work         ;
;             |fulladder:fa1bit|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |monociclo_fpga|monociclo:PC|ALUNBits:comb_203|ALU:alubucle[20].ALUBitX|fulladder:fa1bit   ; fulladder        ; work         ;
;          |ALU:alubucle[21].ALUBitX|   ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |monociclo_fpga|monociclo:PC|ALUNBits:comb_203|ALU:alubucle[21].ALUBitX                    ; ALU              ; work         ;
;             |fulladder:fa1bit|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |monociclo_fpga|monociclo:PC|ALUNBits:comb_203|ALU:alubucle[21].ALUBitX|fulladder:fa1bit   ; fulladder        ; work         ;
;          |ALU:alubucle[22].ALUBitX|   ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |monociclo_fpga|monociclo:PC|ALUNBits:comb_203|ALU:alubucle[22].ALUBitX                    ; ALU              ; work         ;
;             |fulladder:fa1bit|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |monociclo_fpga|monociclo:PC|ALUNBits:comb_203|ALU:alubucle[22].ALUBitX|fulladder:fa1bit   ; fulladder        ; work         ;
;          |ALU:alubucle[23].ALUBitX|   ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |monociclo_fpga|monociclo:PC|ALUNBits:comb_203|ALU:alubucle[23].ALUBitX                    ; ALU              ; work         ;
;             |fulladder:fa1bit|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |monociclo_fpga|monociclo:PC|ALUNBits:comb_203|ALU:alubucle[23].ALUBitX|fulladder:fa1bit   ; fulladder        ; work         ;
;          |ALU:alubucle[24].ALUBitX|   ; 3 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 2 (2)            ; |monociclo_fpga|monociclo:PC|ALUNBits:comb_203|ALU:alubucle[24].ALUBitX                    ; ALU              ; work         ;
;             |fulladder:fa1bit|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |monociclo_fpga|monociclo:PC|ALUNBits:comb_203|ALU:alubucle[24].ALUBitX|fulladder:fa1bit   ; fulladder        ; work         ;
;          |ALU:alubucle[25].ALUBitX|   ; 3 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 2 (2)            ; |monociclo_fpga|monociclo:PC|ALUNBits:comb_203|ALU:alubucle[25].ALUBitX                    ; ALU              ; work         ;
;             |fulladder:fa1bit|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |monociclo_fpga|monociclo:PC|ALUNBits:comb_203|ALU:alubucle[25].ALUBitX|fulladder:fa1bit   ; fulladder        ; work         ;
;          |ALU:alubucle[26].ALUBitX|   ; 3 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 2 (2)            ; |monociclo_fpga|monociclo:PC|ALUNBits:comb_203|ALU:alubucle[26].ALUBitX                    ; ALU              ; work         ;
;             |fulladder:fa1bit|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |monociclo_fpga|monociclo:PC|ALUNBits:comb_203|ALU:alubucle[26].ALUBitX|fulladder:fa1bit   ; fulladder        ; work         ;
;          |ALU:alubucle[27].ALUBitX|   ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |monociclo_fpga|monociclo:PC|ALUNBits:comb_203|ALU:alubucle[27].ALUBitX                    ; ALU              ; work         ;
;             |fulladder:fa1bit|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |monociclo_fpga|monociclo:PC|ALUNBits:comb_203|ALU:alubucle[27].ALUBitX|fulladder:fa1bit   ; fulladder        ; work         ;
;          |ALU:alubucle[28].ALUBitX|   ; 3 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 2 (2)            ; |monociclo_fpga|monociclo:PC|ALUNBits:comb_203|ALU:alubucle[28].ALUBitX                    ; ALU              ; work         ;
;             |fulladder:fa1bit|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |monociclo_fpga|monociclo:PC|ALUNBits:comb_203|ALU:alubucle[28].ALUBitX|fulladder:fa1bit   ; fulladder        ; work         ;
;          |ALU:alubucle[29].ALUBitX|   ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |monociclo_fpga|monociclo:PC|ALUNBits:comb_203|ALU:alubucle[29].ALUBitX                    ; ALU              ; work         ;
;             |fulladder:fa1bit|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |monociclo_fpga|monociclo:PC|ALUNBits:comb_203|ALU:alubucle[29].ALUBitX|fulladder:fa1bit   ; fulladder        ; work         ;
;          |ALU:alubucle[2].ALUBitX|    ; 3 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (2)        ; 0 (0)             ; 0 (0)            ; |monociclo_fpga|monociclo:PC|ALUNBits:comb_203|ALU:alubucle[2].ALUBitX                     ; ALU              ; work         ;
;             |fulladder:fa1bit|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |monociclo_fpga|monociclo:PC|ALUNBits:comb_203|ALU:alubucle[2].ALUBitX|fulladder:fa1bit    ; fulladder        ; work         ;
;          |ALU:alubucle[30].ALUBitX|   ; 11 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (9)       ; 0 (0)             ; 1 (1)            ; |monociclo_fpga|monociclo:PC|ALUNBits:comb_203|ALU:alubucle[30].ALUBitX                    ; ALU              ; work         ;
;             |fulladder:fa1bit|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |monociclo_fpga|monociclo:PC|ALUNBits:comb_203|ALU:alubucle[30].ALUBitX|fulladder:fa1bit   ; fulladder        ; work         ;
;          |ALU:alubucle[31].ALUBitN_1| ; 2 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (1)            ; |monociclo_fpga|monociclo:PC|ALUNBits:comb_203|ALU:alubucle[31].ALUBitN_1                  ; ALU              ; work         ;
;             |fulladder:fa1bit|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |monociclo_fpga|monociclo:PC|ALUNBits:comb_203|ALU:alubucle[31].ALUBitN_1|fulladder:fa1bit ; fulladder        ; work         ;
;          |ALU:alubucle[3].ALUBitX|    ; 3 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (2)        ; 0 (0)             ; 0 (0)            ; |monociclo_fpga|monociclo:PC|ALUNBits:comb_203|ALU:alubucle[3].ALUBitX                     ; ALU              ; work         ;
;             |fulladder:fa1bit|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |monociclo_fpga|monociclo:PC|ALUNBits:comb_203|ALU:alubucle[3].ALUBitX|fulladder:fa1bit    ; fulladder        ; work         ;
;          |ALU:alubucle[4].ALUBitX|    ; 3 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (2)        ; 0 (0)             ; 0 (0)            ; |monociclo_fpga|monociclo:PC|ALUNBits:comb_203|ALU:alubucle[4].ALUBitX                     ; ALU              ; work         ;
;             |fulladder:fa1bit|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |monociclo_fpga|monociclo:PC|ALUNBits:comb_203|ALU:alubucle[4].ALUBitX|fulladder:fa1bit    ; fulladder        ; work         ;
;          |ALU:alubucle[5].ALUBitX|    ; 3 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (2)        ; 0 (0)             ; 0 (0)            ; |monociclo_fpga|monociclo:PC|ALUNBits:comb_203|ALU:alubucle[5].ALUBitX                     ; ALU              ; work         ;
;             |fulladder:fa1bit|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |monociclo_fpga|monociclo:PC|ALUNBits:comb_203|ALU:alubucle[5].ALUBitX|fulladder:fa1bit    ; fulladder        ; work         ;
;          |ALU:alubucle[6].ALUBitX|    ; 3 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (2)        ; 0 (0)             ; 0 (0)            ; |monociclo_fpga|monociclo:PC|ALUNBits:comb_203|ALU:alubucle[6].ALUBitX                     ; ALU              ; work         ;
;             |fulladder:fa1bit|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |monociclo_fpga|monociclo:PC|ALUNBits:comb_203|ALU:alubucle[6].ALUBitX|fulladder:fa1bit    ; fulladder        ; work         ;
;          |ALU:alubucle[7].ALUBitX|    ; 3 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (1)        ; 0 (0)             ; 1 (1)            ; |monociclo_fpga|monociclo:PC|ALUNBits:comb_203|ALU:alubucle[7].ALUBitX                     ; ALU              ; work         ;
;             |fulladder:fa1bit|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |monociclo_fpga|monociclo:PC|ALUNBits:comb_203|ALU:alubucle[7].ALUBitX|fulladder:fa1bit    ; fulladder        ; work         ;
;          |ALU:alubucle[8].ALUBitX|    ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |monociclo_fpga|monociclo:PC|ALUNBits:comb_203|ALU:alubucle[8].ALUBitX                     ; ALU              ; work         ;
;             |fulladder:fa1bit|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |monociclo_fpga|monociclo:PC|ALUNBits:comb_203|ALU:alubucle[8].ALUBitX|fulladder:fa1bit    ; fulladder        ; work         ;
;          |ALU:alubucle[9].ALUBitX|    ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |monociclo_fpga|monociclo:PC|ALUNBits:comb_203|ALU:alubucle[9].ALUBitX                     ; ALU              ; work         ;
;             |fulladder:fa1bit|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |monociclo_fpga|monociclo:PC|ALUNBits:comb_203|ALU:alubucle[9].ALUBitX|fulladder:fa1bit    ; fulladder        ; work         ;
;       |AluControl:AluCtrl|            ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |monociclo_fpga|monociclo:PC|AluControl:AluCtrl                                            ; AluControl       ; work         ;
;       |BancoDeRegistros:registerFile| ; 1424 (1424) ; 864 (864)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 559 (559)    ; 375 (375)         ; 490 (490)        ; |monociclo_fpga|monociclo:PC|BancoDeRegistros:registerFile                                 ; BancoDeRegistros ; work         ;
;       |dcache:dcache_u0|              ; 1244 (1244) ; 1024 (1024)               ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 218 (218)    ; 552 (552)         ; 474 (474)        ; |monociclo_fpga|monociclo:PC|dcache:dcache_u0                                              ; dcache           ; work         ;
;       |decodificador:decode_u0|       ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 1 (1)            ; |monociclo_fpga|monociclo:PC|decodificador:decode_u0                                       ; decodificador    ; work         ;
;       |extensiondesigno:extend_u3|    ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 2 (2)            ; |monociclo_fpga|monociclo:PC|extensiondesigno:extend_u3                                    ; extensiondesigno ; work         ;
;       |icache:icache_u0|              ; 49 (49)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (47)      ; 0 (0)             ; 2 (2)            ; |monociclo_fpga|monociclo:PC|icache:icache_u0                                              ; icache           ; work         ;
+---------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------+------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                      ;
+----------+----------+---------------+---------------+-----------------------+-----+------+
; Name     ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+----------+----------+---------------+---------------+-----------------------+-----+------+
; disp0[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp0[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp0[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp0[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp0[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp0[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp0[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp1[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp1[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp1[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp1[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp1[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp1[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp1[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp2[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp2[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp2[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp2[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp2[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp2[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp2[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp3[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp3[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp3[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp3[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp3[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp3[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp3[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp4[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp4[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp4[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp4[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp4[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp4[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp4[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp5[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp5[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp5[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp5[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp5[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp5[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp5[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp6[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp6[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp6[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp6[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp6[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp6[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp6[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp7[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp7[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp7[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp7[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp7[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp7[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp7[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rst_ni   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; clk_i    ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+----------+----------+---------------+---------------+-----------------------+-----+------+


+-----------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                  ;
+-----------------------------------+-------------------+---------+
; Source Pin / Fanout               ; Pad To Core Index ; Setting ;
+-----------------------------------+-------------------+---------+
; rst_ni                            ;                   ;         ;
;      - monociclo:PC|pc_r[1]       ; 0                 ; 6       ;
;      - monociclo:PC|pc_r[2]       ; 0                 ; 6       ;
;      - monociclo:PC|pc_r[3]       ; 0                 ; 6       ;
;      - monociclo:PC|pc_r[4]       ; 0                 ; 6       ;
;      - monociclo:PC|pc_r[6]       ; 0                 ; 6       ;
;      - monociclo:PC|pc_r[5]       ; 0                 ; 6       ;
;      - divFreq:divisor|clk_o      ; 0                 ; 6       ;
;      - divFreq:divisor|cuenta[0]  ; 0                 ; 6       ;
;      - divFreq:divisor|cuenta[31] ; 0                 ; 6       ;
;      - divFreq:divisor|cuenta[30] ; 0                 ; 6       ;
;      - divFreq:divisor|cuenta[29] ; 0                 ; 6       ;
;      - divFreq:divisor|cuenta[25] ; 0                 ; 6       ;
;      - divFreq:divisor|cuenta[28] ; 0                 ; 6       ;
;      - divFreq:divisor|cuenta[27] ; 0                 ; 6       ;
;      - divFreq:divisor|cuenta[26] ; 0                 ; 6       ;
;      - divFreq:divisor|cuenta[23] ; 0                 ; 6       ;
;      - divFreq:divisor|cuenta[22] ; 0                 ; 6       ;
;      - divFreq:divisor|cuenta[21] ; 0                 ; 6       ;
;      - divFreq:divisor|cuenta[24] ; 0                 ; 6       ;
;      - divFreq:divisor|cuenta[20] ; 0                 ; 6       ;
;      - divFreq:divisor|cuenta[19] ; 0                 ; 6       ;
;      - divFreq:divisor|cuenta[17] ; 0                 ; 6       ;
;      - divFreq:divisor|cuenta[18] ; 0                 ; 6       ;
;      - divFreq:divisor|cuenta[15] ; 0                 ; 6       ;
;      - divFreq:divisor|cuenta[14] ; 0                 ; 6       ;
;      - divFreq:divisor|cuenta[13] ; 0                 ; 6       ;
;      - divFreq:divisor|cuenta[16] ; 0                 ; 6       ;
;      - divFreq:divisor|cuenta[12] ; 0                 ; 6       ;
;      - divFreq:divisor|cuenta[11] ; 0                 ; 6       ;
;      - divFreq:divisor|cuenta[10] ; 0                 ; 6       ;
;      - divFreq:divisor|cuenta[9]  ; 0                 ; 6       ;
;      - divFreq:divisor|cuenta[6]  ; 0                 ; 6       ;
;      - divFreq:divisor|cuenta[5]  ; 0                 ; 6       ;
;      - divFreq:divisor|cuenta[8]  ; 0                 ; 6       ;
;      - divFreq:divisor|cuenta[7]  ; 0                 ; 6       ;
;      - divFreq:divisor|cuenta[4]  ; 0                 ; 6       ;
;      - divFreq:divisor|cuenta[3]  ; 0                 ; 6       ;
;      - divFreq:divisor|cuenta[2]  ; 0                 ; 6       ;
;      - divFreq:divisor|cuenta[1]  ; 0                 ; 6       ;
; clk_i                             ;                   ;         ;
+-----------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                        ;
+-----------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                                      ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; clk_i                                                     ; PIN_23             ; 33      ; Clock        ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; divFreq:divisor|clk_o                                     ; FF_X2_Y7_N25       ; 5       ; Clock        ; no     ; --                   ; --               ; --                        ;
; divFreq:divisor|clk_o                                     ; FF_X2_Y7_N25       ; 1891    ; Clock        ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~1982 ; LCCOMB_X26_Y10_N26 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~1984 ; LCCOMB_X26_Y10_N0  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~1986 ; LCCOMB_X28_Y8_N6   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~1988 ; LCCOMB_X26_Y10_N8  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~1990 ; LCCOMB_X28_Y8_N12  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~1992 ; LCCOMB_X26_Y10_N30 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~1994 ; LCCOMB_X26_Y10_N28 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~1996 ; LCCOMB_X26_Y10_N10 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~1998 ; LCCOMB_X25_Y7_N4   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~2000 ; LCCOMB_X25_Y7_N8   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~2002 ; LCCOMB_X25_Y7_N28  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~2003 ; LCCOMB_X28_Y8_N30  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~2004 ; LCCOMB_X26_Y10_N4  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~2005 ; LCCOMB_X25_Y7_N30  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~2006 ; LCCOMB_X26_Y10_N22 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~2007 ; LCCOMB_X26_Y10_N24 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~2008 ; LCCOMB_X26_Y10_N2  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~2009 ; LCCOMB_X26_Y10_N16 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~2010 ; LCCOMB_X25_Y7_N0   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~2011 ; LCCOMB_X22_Y8_N12  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~2012 ; LCCOMB_X26_Y10_N18 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~2013 ; LCCOMB_X25_Y7_N14  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~2044 ; LCCOMB_X21_Y12_N20 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~2045 ; LCCOMB_X21_Y6_N30  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~2046 ; LCCOMB_X21_Y12_N2  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~2047 ; LCCOMB_X21_Y12_N28 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~2048 ; LCCOMB_X21_Y12_N24 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; monociclo:PC|dcache:dcache_u0|datacache~1665              ; LCCOMB_X10_Y8_N30  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; monociclo:PC|dcache:dcache_u0|datacache~1667              ; LCCOMB_X11_Y13_N16 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; monociclo:PC|dcache:dcache_u0|datacache~1669              ; LCCOMB_X16_Y11_N24 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; monociclo:PC|dcache:dcache_u0|datacache~1671              ; LCCOMB_X9_Y11_N26  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; monociclo:PC|dcache:dcache_u0|datacache~1673              ; LCCOMB_X9_Y11_N10  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; monociclo:PC|dcache:dcache_u0|datacache~1675              ; LCCOMB_X9_Y11_N14  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; monociclo:PC|dcache:dcache_u0|datacache~1677              ; LCCOMB_X11_Y12_N14 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; monociclo:PC|dcache:dcache_u0|datacache~1679              ; LCCOMB_X13_Y11_N4  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; monociclo:PC|dcache:dcache_u0|datacache~1681              ; LCCOMB_X11_Y12_N30 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; monociclo:PC|dcache:dcache_u0|datacache~1683              ; LCCOMB_X11_Y12_N16 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; monociclo:PC|dcache:dcache_u0|datacache~1685              ; LCCOMB_X13_Y14_N12 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; monociclo:PC|dcache:dcache_u0|datacache~1687              ; LCCOMB_X11_Y12_N24 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; monociclo:PC|dcache:dcache_u0|datacache~1689              ; LCCOMB_X14_Y10_N20 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; monociclo:PC|dcache:dcache_u0|datacache~1691              ; LCCOMB_X11_Y13_N8  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; monociclo:PC|dcache:dcache_u0|datacache~1693              ; LCCOMB_X11_Y13_N20 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; monociclo:PC|dcache:dcache_u0|datacache~1695              ; LCCOMB_X9_Y10_N12  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; monociclo:PC|dcache:dcache_u0|datacache~1696              ; LCCOMB_X9_Y11_N4   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; monociclo:PC|dcache:dcache_u0|datacache~1697              ; LCCOMB_X11_Y12_N26 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; monociclo:PC|dcache:dcache_u0|datacache~1698              ; LCCOMB_X11_Y12_N8  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; monociclo:PC|dcache:dcache_u0|datacache~1699              ; LCCOMB_X14_Y10_N26 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; monociclo:PC|dcache:dcache_u0|datacache~1700              ; LCCOMB_X12_Y13_N14 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; monociclo:PC|dcache:dcache_u0|datacache~1701              ; LCCOMB_X9_Y11_N6   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; monociclo:PC|dcache:dcache_u0|datacache~1702              ; LCCOMB_X11_Y12_N2  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; monociclo:PC|dcache:dcache_u0|datacache~1703              ; LCCOMB_X11_Y13_N4  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; monociclo:PC|dcache:dcache_u0|datacache~1704              ; LCCOMB_X16_Y11_N14 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; monociclo:PC|dcache:dcache_u0|datacache~1705              ; LCCOMB_X11_Y12_N10 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; monociclo:PC|dcache:dcache_u0|datacache~1706              ; LCCOMB_X13_Y14_N26 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; monociclo:PC|dcache:dcache_u0|datacache~1707              ; LCCOMB_X11_Y13_N22 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; monociclo:PC|dcache:dcache_u0|datacache~1708              ; LCCOMB_X13_Y11_N8  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; monociclo:PC|dcache:dcache_u0|datacache~1709              ; LCCOMB_X9_Y11_N2   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; monociclo:PC|dcache:dcache_u0|datacache~1710              ; LCCOMB_X11_Y12_N4  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; monociclo:PC|dcache:dcache_u0|datacache~1711              ; LCCOMB_X14_Y10_N30 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; monociclo:PC|decodificador:decode_u0|WideOr7~8            ; LCCOMB_X33_Y12_N2  ; 5       ; Latch enable ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; monociclo:PC|decodificador:decode_u0|branch_o             ; LCCOMB_X26_Y12_N14 ; 4       ; Latch enable ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; monociclo:PC|pcsrc_w~12                                   ; LCCOMB_X22_Y12_N30 ; 5       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; rst_ni                                                    ; PIN_50             ; 39      ; Async. clear ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                ;
+------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                           ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk_i                                          ; PIN_23             ; 33      ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; divFreq:divisor|clk_o                          ; FF_X2_Y7_N25       ; 1891    ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; monociclo:PC|decodificador:decode_u0|WideOr7~8 ; LCCOMB_X33_Y12_N2  ; 5       ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
; monociclo:PC|decodificador:decode_u0|branch_o  ; LCCOMB_X26_Y12_N14 ; 4       ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
+------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-------------------------------------------------+
; Routing Usage Summary                           ;
+-----------------------+-------------------------+
; Routing Resource Type ; Usage                   ;
+-----------------------+-------------------------+
; Block interconnects   ; 6,167 / 32,401 ( 19 % ) ;
; C16 interconnects     ; 138 / 1,326 ( 10 % )    ;
; C4 interconnects      ; 4,141 / 21,816 ( 19 % ) ;
; Direct links          ; 496 / 32,401 ( 2 % )    ;
; Global clocks         ; 4 / 10 ( 40 % )         ;
; Local interconnects   ; 1,689 / 10,320 ( 16 % ) ;
; R24 interconnects     ; 159 / 1,289 ( 12 % )    ;
; R4 interconnects      ; 4,782 / 28,186 ( 17 % ) ;
+-----------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.28) ; Number of LABs  (Total = 290) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 6                             ;
; 2                                           ; 13                            ;
; 3                                           ; 13                            ;
; 4                                           ; 7                             ;
; 5                                           ; 4                             ;
; 6                                           ; 13                            ;
; 7                                           ; 4                             ;
; 8                                           ; 4                             ;
; 9                                           ; 7                             ;
; 10                                          ; 11                            ;
; 11                                          ; 17                            ;
; 12                                          ; 9                             ;
; 13                                          ; 8                             ;
; 14                                          ; 15                            ;
; 15                                          ; 23                            ;
; 16                                          ; 136                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.80) ; Number of LABs  (Total = 290) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 4                             ;
; 1 Clock                            ; 262                           ;
; 1 Clock enable                     ; 30                            ;
; 2 Clock enables                    ; 224                           ;
; 2 Clocks                           ; 1                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 18.88) ; Number of LABs  (Total = 290) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 3                             ;
; 2                                            ; 3                             ;
; 3                                            ; 1                             ;
; 4                                            ; 15                            ;
; 5                                            ; 3                             ;
; 6                                            ; 8                             ;
; 7                                            ; 5                             ;
; 8                                            ; 6                             ;
; 9                                            ; 3                             ;
; 10                                           ; 6                             ;
; 11                                           ; 5                             ;
; 12                                           ; 6                             ;
; 13                                           ; 2                             ;
; 14                                           ; 5                             ;
; 15                                           ; 11                            ;
; 16                                           ; 20                            ;
; 17                                           ; 15                            ;
; 18                                           ; 24                            ;
; 19                                           ; 17                            ;
; 20                                           ; 18                            ;
; 21                                           ; 8                             ;
; 22                                           ; 12                            ;
; 23                                           ; 9                             ;
; 24                                           ; 13                            ;
; 25                                           ; 7                             ;
; 26                                           ; 5                             ;
; 27                                           ; 5                             ;
; 28                                           ; 8                             ;
; 29                                           ; 3                             ;
; 30                                           ; 6                             ;
; 31                                           ; 7                             ;
; 32                                           ; 31                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.43) ; Number of LABs  (Total = 290) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 15                            ;
; 2                                               ; 13                            ;
; 3                                               ; 17                            ;
; 4                                               ; 12                            ;
; 5                                               ; 13                            ;
; 6                                               ; 27                            ;
; 7                                               ; 20                            ;
; 8                                               ; 31                            ;
; 9                                               ; 26                            ;
; 10                                              ; 23                            ;
; 11                                              ; 33                            ;
; 12                                              ; 19                            ;
; 13                                              ; 9                             ;
; 14                                              ; 7                             ;
; 15                                              ; 9                             ;
; 16                                              ; 9                             ;
; 17                                              ; 2                             ;
; 18                                              ; 1                             ;
; 19                                              ; 1                             ;
; 20                                              ; 0                             ;
; 21                                              ; 1                             ;
; 22                                              ; 0                             ;
; 23                                              ; 0                             ;
; 24                                              ; 2                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 19.67) ; Number of LABs  (Total = 290) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 0                             ;
; 3                                            ; 3                             ;
; 4                                            ; 5                             ;
; 5                                            ; 5                             ;
; 6                                            ; 10                            ;
; 7                                            ; 7                             ;
; 8                                            ; 5                             ;
; 9                                            ; 9                             ;
; 10                                           ; 9                             ;
; 11                                           ; 16                            ;
; 12                                           ; 6                             ;
; 13                                           ; 6                             ;
; 14                                           ; 6                             ;
; 15                                           ; 8                             ;
; 16                                           ; 11                            ;
; 17                                           ; 19                            ;
; 18                                           ; 12                            ;
; 19                                           ; 14                            ;
; 20                                           ; 10                            ;
; 21                                           ; 10                            ;
; 22                                           ; 9                             ;
; 23                                           ; 9                             ;
; 24                                           ; 6                             ;
; 25                                           ; 5                             ;
; 26                                           ; 13                            ;
; 27                                           ; 11                            ;
; 28                                           ; 4                             ;
; 29                                           ; 11                            ;
; 30                                           ; 9                             ;
; 31                                           ; 12                            ;
; 32                                           ; 5                             ;
; 33                                           ; 8                             ;
; 34                                           ; 5                             ;
; 35                                           ; 3                             ;
; 36                                           ; 5                             ;
; 37                                           ; 4                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 58        ; 0            ; 58        ; 0            ; 0            ; 58        ; 58        ; 0            ; 58        ; 58        ; 0            ; 56           ; 0            ; 0            ; 2            ; 0            ; 56           ; 2            ; 0            ; 0            ; 0            ; 56           ; 0            ; 0            ; 0            ; 0            ; 0            ; 58        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 58           ; 0         ; 58           ; 58           ; 0         ; 0         ; 58           ; 0         ; 0         ; 58           ; 2            ; 58           ; 58           ; 56           ; 58           ; 2            ; 56           ; 58           ; 58           ; 58           ; 2            ; 58           ; 58           ; 58           ; 58           ; 58           ; 0         ; 58           ; 58           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; disp0[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp0[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp0[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp0[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp0[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp0[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp0[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp1[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp1[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp1[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp1[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp1[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp1[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp1[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp2[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp2[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp2[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp2[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp2[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp2[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp2[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp3[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp3[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp3[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp3[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp3[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp3[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp3[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp4[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp4[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp4[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp4[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp4[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp4[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp4[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp5[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp5[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp5[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp5[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp5[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp5[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp5[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp6[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp6[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp6[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp6[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp6[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp6[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp6[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp7[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp7[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp7[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp7[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp7[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp7[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp7[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rst_ni             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk_i              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+--------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                              ;
+-----------------------+------------------------------------------------+-------------------+
; Source Clock(s)       ; Destination Clock(s)                           ; Delay Added in ns ;
+-----------------------+------------------------------------------------+-------------------+
; divFreq:divisor|clk_o ; divFreq:divisor|clk_o                          ; 250.2             ;
; divFreq:divisor|clk_o ; monociclo:PC|pc_r[2]                           ; 18.4              ;
; divFreq:divisor|clk_o ; monociclo:PC|decodificador:decode_u0|branch_o  ; 7.4               ;
; divFreq:divisor|clk_o ; divFreq:divisor|clk_o,monociclo:PC|pc_r[2],I/O ; 4.3               ;
+-----------------------+------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                            ;
+-----------------------------------------------------------+----------------------------------------------------------+-------------------+
; Source Register                                           ; Destination Register                                     ; Delay Added in ns ;
+-----------------------------------------------------------+----------------------------------------------------------+-------------------+
; monociclo:PC|pc_r[2]                                      ; monociclo:PC|decodificador:decode_u0|memread_o           ; 3.769             ;
; divFreq:divisor|clk_o                                     ; divFreq:divisor|clk_o                                    ; 3.493             ;
; monociclo:PC|pc_r[3]                                      ; monociclo:PC|decodificador:decode_u0|memread_o           ; 2.568             ;
; monociclo:PC|pc_r[5]                                      ; monociclo:PC|decodificador:decode_u0|memread_o           ; 2.568             ;
; monociclo:PC|pc_r[4]                                      ; monociclo:PC|decodificador:decode_u0|memread_o           ; 2.568             ;
; monociclo:PC|pc_r[6]                                      ; monociclo:PC|BancoDeRegistros:registerFile|Registros~293 ; 2.169             ;
; monociclo:PC|decodificador:decode_u0|branch_o             ; monociclo:PC|pc_r[1]                                     ; 1.911             ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~570  ; monociclo:PC|dcache:dcache_u0|datacache~346              ; 1.706             ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~954  ; monociclo:PC|dcache:dcache_u0|datacache~346              ; 1.706             ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~602  ; monociclo:PC|dcache:dcache_u0|datacache~346              ; 1.706             ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~986  ; monociclo:PC|dcache:dcache_u0|datacache~346              ; 1.706             ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~858  ; monociclo:PC|dcache:dcache_u0|datacache~346              ; 1.706             ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~730  ; monociclo:PC|dcache:dcache_u0|datacache~346              ; 1.706             ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~538  ; monociclo:PC|dcache:dcache_u0|datacache~346              ; 1.706             ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~922  ; monociclo:PC|dcache:dcache_u0|datacache~346              ; 1.706             ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~666  ; monociclo:PC|dcache:dcache_u0|datacache~346              ; 1.706             ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~1018 ; monociclo:PC|dcache:dcache_u0|datacache~346              ; 1.706             ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~634  ; monociclo:PC|dcache:dcache_u0|datacache~346              ; 1.706             ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~890  ; monociclo:PC|dcache:dcache_u0|datacache~346              ; 1.706             ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~762  ; monociclo:PC|dcache:dcache_u0|datacache~346              ; 1.706             ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~989  ; monociclo:PC|pc_r[1]                                     ; 1.660             ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~605  ; monociclo:PC|pc_r[1]                                     ; 1.660             ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~861  ; monociclo:PC|pc_r[1]                                     ; 1.660             ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~733  ; monociclo:PC|pc_r[1]                                     ; 1.660             ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~957  ; monociclo:PC|pc_r[1]                                     ; 1.660             ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~573  ; monociclo:PC|pc_r[1]                                     ; 1.660             ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~925  ; monociclo:PC|pc_r[1]                                     ; 1.660             ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~541  ; monociclo:PC|pc_r[1]                                     ; 1.660             ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~669  ; monociclo:PC|pc_r[1]                                     ; 1.660             ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~637  ; monociclo:PC|pc_r[1]                                     ; 1.660             ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~1021 ; monociclo:PC|pc_r[1]                                     ; 1.660             ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~893  ; monociclo:PC|pc_r[1]                                     ; 1.660             ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~765  ; monociclo:PC|pc_r[1]                                     ; 1.660             ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~93   ; monociclo:PC|pc_r[1]                                     ; 1.660             ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~61   ; monociclo:PC|pc_r[1]                                     ; 1.660             ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~29   ; monociclo:PC|pc_r[1]                                     ; 1.660             ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~477  ; monociclo:PC|pc_r[1]                                     ; 1.660             ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~413  ; monociclo:PC|pc_r[1]                                     ; 1.660             ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~349  ; monociclo:PC|pc_r[1]                                     ; 1.660             ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~317  ; monociclo:PC|pc_r[1]                                     ; 1.660             ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~285  ; monociclo:PC|pc_r[1]                                     ; 1.660             ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~381  ; monociclo:PC|pc_r[1]                                     ; 1.660             ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~189  ; monociclo:PC|pc_r[1]                                     ; 1.660             ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~221  ; monociclo:PC|pc_r[1]                                     ; 1.660             ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~157  ; monociclo:PC|pc_r[1]                                     ; 1.660             ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~253  ; monociclo:PC|pc_r[1]                                     ; 1.660             ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~509  ; monociclo:PC|pc_r[1]                                     ; 1.660             ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~566  ; monociclo:PC|dcache:dcache_u0|datacache~342              ; 1.653             ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~950  ; monociclo:PC|dcache:dcache_u0|datacache~342              ; 1.653             ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~598  ; monociclo:PC|dcache:dcache_u0|datacache~342              ; 1.653             ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~982  ; monociclo:PC|dcache:dcache_u0|datacache~342              ; 1.653             ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~854  ; monociclo:PC|dcache:dcache_u0|datacache~342              ; 1.653             ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~726  ; monociclo:PC|dcache:dcache_u0|datacache~342              ; 1.653             ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~534  ; monociclo:PC|dcache:dcache_u0|datacache~342              ; 1.653             ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~918  ; monociclo:PC|dcache:dcache_u0|datacache~342              ; 1.653             ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~662  ; monociclo:PC|dcache:dcache_u0|datacache~342              ; 1.653             ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~1014 ; monociclo:PC|dcache:dcache_u0|datacache~342              ; 1.653             ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~630  ; monociclo:PC|dcache:dcache_u0|datacache~342              ; 1.653             ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~886  ; monociclo:PC|dcache:dcache_u0|datacache~342              ; 1.653             ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~758  ; monociclo:PC|dcache:dcache_u0|datacache~342              ; 1.653             ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~983  ; monociclo:PC|dcache:dcache_u0|datacache~311              ; 1.636             ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~599  ; monociclo:PC|dcache:dcache_u0|datacache~311              ; 1.636             ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~855  ; monociclo:PC|dcache:dcache_u0|datacache~311              ; 1.636             ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~727  ; monociclo:PC|dcache:dcache_u0|datacache~311              ; 1.636             ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~951  ; monociclo:PC|dcache:dcache_u0|datacache~311              ; 1.636             ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~567  ; monociclo:PC|dcache:dcache_u0|datacache~311              ; 1.636             ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~919  ; monociclo:PC|dcache:dcache_u0|datacache~311              ; 1.636             ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~535  ; monociclo:PC|dcache:dcache_u0|datacache~311              ; 1.636             ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~663  ; monociclo:PC|dcache:dcache_u0|datacache~311              ; 1.636             ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~631  ; monociclo:PC|dcache:dcache_u0|datacache~311              ; 1.636             ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~1015 ; monociclo:PC|dcache:dcache_u0|datacache~311              ; 1.636             ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~887  ; monociclo:PC|dcache:dcache_u0|datacache~311              ; 1.636             ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~759  ; monociclo:PC|dcache:dcache_u0|datacache~311              ; 1.636             ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~960  ; monociclo:PC|pc_r[1]                                     ; 1.608             ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~576  ; monociclo:PC|pc_r[1]                                     ; 1.608             ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~832  ; monociclo:PC|pc_r[1]                                     ; 1.608             ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~704  ; monociclo:PC|pc_r[1]                                     ; 1.608             ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~928  ; monociclo:PC|pc_r[1]                                     ; 1.608             ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~544  ; monociclo:PC|pc_r[1]                                     ; 1.608             ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~896  ; monociclo:PC|pc_r[1]                                     ; 1.608             ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~512  ; monociclo:PC|pc_r[1]                                     ; 1.608             ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~640  ; monociclo:PC|pc_r[1]                                     ; 1.608             ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~608  ; monociclo:PC|pc_r[1]                                     ; 1.608             ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~992  ; monociclo:PC|pc_r[1]                                     ; 1.608             ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~864  ; monociclo:PC|pc_r[1]                                     ; 1.608             ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~736  ; monociclo:PC|pc_r[1]                                     ; 1.608             ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~462  ; monociclo:PC|pc_r[1]                                     ; 1.608             ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~398  ; monociclo:PC|pc_r[1]                                     ; 1.608             ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~46   ; monociclo:PC|pc_r[1]                                     ; 1.608             ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~78   ; monociclo:PC|pc_r[1]                                     ; 1.608             ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~14   ; monociclo:PC|pc_r[1]                                     ; 1.608             ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~302  ; monociclo:PC|pc_r[1]                                     ; 1.608             ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~334  ; monociclo:PC|pc_r[1]                                     ; 1.608             ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~270  ; monociclo:PC|pc_r[1]                                     ; 1.608             ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~366  ; monociclo:PC|pc_r[1]                                     ; 1.608             ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~206  ; monociclo:PC|pc_r[1]                                     ; 1.608             ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~174  ; monociclo:PC|pc_r[1]                                     ; 1.608             ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~142  ; monociclo:PC|pc_r[1]                                     ; 1.608             ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~238  ; monociclo:PC|pc_r[1]                                     ; 1.608             ;
; monociclo:PC|BancoDeRegistros:registerFile|Registros~494  ; monociclo:PC|pc_r[1]                                     ; 1.608             ;
+-----------------------------------------------------------+----------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (119006): Selected device EP4CE6E22C8 for design "monociclo"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10E22C8 is compatible
    Info (176445): Device EP4CE15E22C8 is compatible
    Info (176445): Device EP4CE22E22C8 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location 6
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location 8
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location 12
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location 13
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location 101
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Warning (335093): The Timing Analyzer is analyzing 9 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'monociclo.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk_i~input (placed in PIN 23 (CLK1, DIFFCLK_0n)) File: C:/intelFPGA_lite/18.0/Practicas/monociclo_fpga_cyclone4/monociclo_fpga.v Line: 2
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node divFreq:divisor|clk_o  File: C:/intelFPGA_lite/18.0/Practicas/monociclo_fpga_cyclone4/divFreq.v Line: 7
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node monociclo:PC|pc_r[4] File: C:/intelFPGA_lite/18.0/Practicas/monociclo_fpga_cyclone4/monociclo.v Line: 48
        Info (176357): Destination node monociclo:PC|pc_r[6] File: C:/intelFPGA_lite/18.0/Practicas/monociclo_fpga_cyclone4/monociclo.v Line: 48
        Info (176357): Destination node monociclo:PC|pc_r[5] File: C:/intelFPGA_lite/18.0/Practicas/monociclo_fpga_cyclone4/monociclo.v Line: 48
        Info (176357): Destination node divFreq:divisor|clk_o~0 File: C:/intelFPGA_lite/18.0/Practicas/monociclo_fpga_cyclone4/divFreq.v Line: 7
Info (176353): Automatically promoted node monociclo:PC|decodificador:decode_u0|WideOr7~8  File: C:/intelFPGA_lite/18.0/Practicas/monociclo_fpga_cyclone4/decodification/decodificador.v Line: 15
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node monociclo:PC|decodificador:decode_u0|branch_o  File: C:/intelFPGA_lite/18.0/Practicas/monociclo_fpga_cyclone4/decodification/decodificador.v Line: 9
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node monociclo:PC|pcsrc_w~6 File: C:/intelFPGA_lite/18.0/Practicas/monociclo_fpga_cyclone4/monociclo.v Line: 34
        Info (176357): Destination node monociclo:PC|decodificador:decode_u0|branch_o File: C:/intelFPGA_lite/18.0/Practicas/monociclo_fpga_cyclone4/decodification/decodificador.v Line: 9
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:06
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 14% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 24% of the available device resources in the region that extends from location X11_Y0 to location X22_Y11
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:15
Info (11888): Total time spent on timing analysis during the Fitter is 6.29 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Info (144001): Generated suppressed messages file C:/intelFPGA_lite/18.0/Practicas/monociclo_fpga_cyclone4/output_files/monociclo.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 5667 megabytes
    Info: Processing ended: Thu Jun 20 21:05:35 2024
    Info: Elapsed time: 00:00:29
    Info: Total CPU time (on all processors): 00:00:45


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/intelFPGA_lite/18.0/Practicas/monociclo_fpga_cyclone4/output_files/monociclo.fit.smsg.


