C:\ispLEVER_Classic2_0\synpbase\bin64\m_cpld.exe  -prodtype  synplify_pro  -encrypt  -pro  -rundir  C:\users\elith\documents\github\vhdl-isp\proyecto  -part LC4064B  -package T44C  -grade -2.5   -ispmach4s -RWCheckOnRam 1 -areadelay 0 -minc -auto_constrain_io -summaryfile C:\users\elith\documents\github\vhdl-isp\proyecto\synlog\report\CalculadoraChida_fpga_mapper.xml -top_level_module  CalculadoraChida  -multisrs  -ta_num_paths 3  -ta_num_points 0  -oedif  C:\users\elith\documents\github\vhdl-isp\proyecto\CalculadoraChida.edi  -freq 200.000  C:\users\elith\documents\github\vhdl-isp\proyecto\synwork\CalculadoraChida_mult.srs  -ologparam  C:\users\elith\documents\github\vhdl-isp\proyecto\syntmp\CalculadoraChida.plg  -osyn  C:\users\elith\documents\github\vhdl-isp\proyecto\CalculadoraChida.srm  -prjdir  c:\users\elith\documents\github\vhdl-isp\proyecto\  -prjname  CalculadoraChida  -log  C:\users\elith\documents\github\vhdl-isp\proyecto\synlog\CalculadoraChida_fpga_mapper.srr 
rc:0 success:1
C:\users\elith\documents\github\vhdl-isp\proyecto\CalculadoraChida.edi|o|1481515918|89395
C:\users\elith\documents\github\vhdl-isp\proyecto\synwork\CalculadoraChida_mult.srs|i|1481515918|2118
C:\users\elith\documents\github\vhdl-isp\proyecto\syntmp\CalculadoraChida.plg|o|1481515918|0
C:\users\elith\documents\github\vhdl-isp\proyecto\CalculadoraChida.srm|o|1481515918|28788
C:\users\elith\documents\github\vhdl-isp\proyecto\synlog\CalculadoraChida_fpga_mapper.srr|o|1481515918|1119
C:\ispLEVER_Classic2_0\synpbase\bin\m_cpld.exe|i|1399387284|7067648
C:\ispLEVER_Classic2_0\synpbase\bin64\m_cpld.exe|i|1399390122|8049664
