module Or8way (input wire [15:0] a, input wire [15:0] b, input wire [15:0] c, 
                input wire [15:0] d, input wire [1:0] sel, output reg [15:0] y);
  always @(*) begin
  case (sel)
    2'b00 : y =a;
    2'b01 : y=b;
    2'b10 : y =c;
    2'b11 : y=d;
    default : y=16'd0;
    endcase
    end
endmodule
    //Tricky
