# compile vhdl design source files
vhdl xil_defaultlib  \
"../../../../pb_APP_log_comb.srcs/sources_1/new/circuit_atelier.vhd" \
"../../../../pb_APP_log_comb.srcs/sources_1/new/clkdiv_module_v1.vhd" \
"../../../../pb_APP_log_comb.srcs/sources_1/new/compteur_atelier.vhd" \
"../../../../pb_APP_log_comb.srcs/sources_1/new/strb_gen_v3.vhd" \
"../../../../pb_APP_log_comb.srcs/sim_1/new/circuit_atelier_tb.vhd" \

# Do not sort compile order
nosort
