<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 17:54:44.5444</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.02.08</applicationDate><applicationFlag>특허</applicationFlag><applicationNumber>10-2025-7023923</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>집적 회로 인터커넥트 형상 최적화기</inventionTitle><inventionTitleEng>INTEGRATED CIRCUIT INTERCONNECT SHAPE OPTIMIZER</inventionTitleEng><openDate>2025.07.29</openDate><openNumber>10-2025-0114557</openNumber><originalApplicationDate>2023.02.08</originalApplicationDate><originalApplicationKind>국제출원/분할</originalApplicationKind><originalApplicationNumber>10-2024-7024610</originalApplicationNumber><originalExaminationRequestDate>2025.07.16</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2025.07.16</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2020.01.01)</ipcDate><ipcNumber>G06F 30/398</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2020.01.01)</ipcDate><ipcNumber>G06F 30/392</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2020.01.01)</ipcDate><ipcNumber>G06F 30/394</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2020.01.01)</ipcDate><ipcNumber>G06F 30/3308</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2020.01.01)</ipcDate><ipcNumber>G06F 119/06</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2020.01.01)</ipcDate><ipcNumber>G06F 119/18</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo><familyApplicationNumber>1020247024610</familyApplicationNumber></familyInfo></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 인터커넥트 수행을 최적화하기 위한 시스템, 장치 및 방법이 설명되어 있다. 방법은 복수의 단자와 인터커넥트를 포함하는 집적 회로 레이아웃을 수신하는 단계를 포함하며, 인터커넥트는 복수의 단자 사이의 전도성 결합을 나타낸다. 방법은 복수의 단자의 동작 파라미터를 기술하는 단자 정보를 수신하는 단계를 포함한다. 방법은 복수의 단자 및 인터커넥트에 대한 물질 조성 및 물질 특성 정보를 기술하는 층 정보를 수신하는 단계를 포함한다. 방법은 집적 회로 레이아웃 및 층 정보를 사용하여 집적 회로의 3차원 표현을 생성하는 단계를 포함한다. 방법은 3차원 표현과 단자 정보를 사용하여 인터커넥트의 저항-커패시턴스(RC) 값에 대한 3차원 표현에 포함된 셀의 개별 기여도를 결정하는 단계를 포함한다. 방법은 개별 기여도에 적어도 부분적으로 기초하여 업데이트된 집적 회로 레이아웃을 생성하는 단계를 포함한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2023.08.24</internationOpenDate><internationOpenNumber>WO2023158579</internationOpenNumber><internationalApplicationDate>2023.02.08</internationalApplicationDate><internationalApplicationNumber>PCT/US2023/012601</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 집적 회로 레이아웃을 생성하도록 구성된 컴퓨터 시스템으로서, 상기 컴퓨터 시스템은,하나 이상의 집적 회로 레이아웃을 저장하도록 구성된 메모리; 및메모리에 동작 가능하게 연결된 형상 최적화기를 포함하고, 상기 형상 최적화기는,집적 회로 레이아웃과 층 정보를 사용하여 집적 회로의 3차원 표현을 생성하고 - 상기 계층 정보는 집적 회로 레이아웃의 복수의 단자 및 인터커넥트에 대한 물질 조성 또는 물질 특성 정보 중 적어도 하나를 기술하고, 상기 3차원 표현은 인터커넥트의 적어도 일부 또는 인터커넥트 외부의 비전도성 물질의 적어도 일부를 나타내는 셀을 포함함 - ;3차원 표현을 사용하여 인터커넥트의 저항-커패시턴스(RC) 값에 대한 셀의 개별 기여도를 결정하고;개별 기여도에 적어도 부분적으로 기초하여 업데이트된 집적 회로 레이아웃을 생성하도록 구성된, 컴퓨터 시스템.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 상기 형상 최적화기는,업데이트된 집적 회로 레이아웃을 메모리에 업데이트된 집적 회로 레이아웃 파일로서 저장하도록 더 구성되는, 컴퓨터 시스템.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서, 상기 형상 최적화기는,업데이트된 집적 회로 레이아웃을 집적 회로의 제조를 위해 전송하도록 더 구성되는, 컴퓨터 시스템.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서, 상기 RC 값에 대한 셀의 개별 기여도를 결정하는 것은,상기 층 정보에 적어도 부분적으로 기초하여 셀에 대한 생성기(generator) 어드미턴스 또는 부하 어드미턴스를 결정하는 것;생성기 어드미턴스와 부하 어드미턴스를 사용하여 입력 어드미턴스를 결정하는 것;입력 어드미턴스를 사용하여 셀에 대한 어드미턴스 밀도를 결정하는 것; 또는어드미턴스 밀도에 적어도 부분적으로 기초하여 셀에 대한 차등 RC 값을 생성하는 것을 포함하는, 컴퓨터 시스템.</claim></claimInfo><claimInfo><claim>5. 제1항에 있어서,상기 셀은 제1 셀이고;상기 3차원 표현은 제2 셀을 더 포함하고; 그리고상기 업데이트된 집적 회로 레이아웃을 생성하는 것은,인터커넥트의 컨덕턴스에 대한 제1 셀과 제2 셀의 전도성 기여도를 결정하고는 것;인터커넥트의 커패시턴스에 대한 제1 셀과 제2 셀의 용량성 기여도를 결정하는 것; 또는제1 셀과 제2 셀의 각각의 기여도를 사용하여 제1 셀에 대한 평활화된 전도성 기여도 및 평활화된 용량성 기여도를 생성하는 것을 포함하는, 컴퓨터 시스템.</claim></claimInfo><claimInfo><claim>6. 제1항에 있어서, 셀에 대한 평활화된 기여도에 적어도 부분적으로 기초하여 셀에 대한 물질 조성을 결정하는 것을 더 포함하는, 컴퓨터 시스템.</claim></claimInfo><claimInfo><claim>7. 제6항에 있어서, 상기 셀이 인터커넥트의 일부를 나타낼 때, 상기 셀에 대한 물질 조성을 결정하는 것은,셀에 대한 평활화된 용량성 기여도가 셀의 평활화된 전도성 기여도를 초과하는 경우 비전도성 재료를 나타내도록 셀을 재할당하는 것을 포함하는, 컴퓨터 시스템.</claim></claimInfo><claimInfo><claim>8. 제6항에 있어서, 상기 셀이 비전도성 재료의 일부를 나타낼 때, 상기 셀의 물질 조성을 결정하는 것은, 셀의 평활화된 전도성 기여도가 셀의 평활화된 용량성 기여도를 초과하는 경우 인터커넥트을 나타내도록 셀을 재할당하는 것을 포함하는, 컴퓨터 시스템.</claim></claimInfo><claimInfo><claim>9. 제1항에 있어서, 상기 컴퓨터 시스템은,업데이트된 집적 회로 레이아웃을 사용하는 프로세스 모델에 의해, 시뮬레이션된 제조된 집적 회로를 생성하고; 그리고시뮬레이션된 제조된 집적 회로를 사용하여, 반도체 제조 시스템에 대한 상기 업데이트된 집적 회로 레이아웃의 제조 가능성을 결정하도록 더 구성되는, 컴퓨터 시스템.</claim></claimInfo><claimInfo><claim>10. 제9항에 있어서,상기 업데이트된 집적 회로 레이아웃이 제조 가능하지 않다고 결정되는 경우, 상기 컴퓨터 시스템은 업데이트된 집적 회로 레이아웃 및 프로세스 모델을 사용하여 수정된(revised) 레이아웃을 생성하도록 더 구성되고, 상기 수정된 레이아웃은 반도체 제조 시스템에 의해 제조 가능한, 컴퓨터 시스템.</claim></claimInfo><claimInfo><claim>11. 집적 회로 레이아웃을 생성하기 위한 컴퓨터 구현 방법으로서, 상기 방법은,집적 회로 레이아웃과 층 정보를 사용하여 집적 회로의 3차원 표현을 생성하는 단계 - 상기 층 정보는 집적 회로 레이아웃의 복수의 단자 및 인터커넥트에 대한 물질 조성 또는 물질 특성 정보 중 적어도 하나를 기술하고, 상기 3차원 표현은 인터커넥트의 적어도 일부 또는 인터커넥트 외부의 비전도성 물질의 적어도 일부를 나타내는 셀을 포함함 -;3차원 표현을 사용하여 인터커넥트의 저항-커패시턴스(RC) 값에 대한 셀의 개별 기여도를 결정하는 단계; 및개별 기여도에 적어도 부분적으로 기초하여 업데이트된 집적 회로 레이아웃을 생성하는 단계를 포함하는, 컴퓨터 구현 방법.</claim></claimInfo><claimInfo><claim>12. 제11항에 있어서업데이트된 집적 회로 레이아웃을 메모리에 업데이트된 집적 회로 레이아웃 파일로서 저장하는 단계를 더 포함하는, 컴퓨터 구현 방법.</claim></claimInfo><claimInfo><claim>13. 제11항에 있어서업데이트된 집적 회로 레이아웃을 집적 회로의 제조를 위해 전송하는 단계를 더 포함하는, 컴퓨터 구현 방법.</claim></claimInfo><claimInfo><claim>14. 제11항에 있어서, 상기 RC 값에 대한 셀의 개별 기여도를 결정하는 단계는,층 정보에 적어도 부분적으로 기초하여 셀에 대한 생성기 어드미턴스 또는 부하 어드미턴스를 결정하는 단계;생성기 어드미턴스와 부하 어드미턴스를 사용하여 입력 어드미턴스를 결정하는 단계;입력 어드미턴스를 사용하여 셀에 대한 어드미턴스 밀도를 결정하는 단계; 또는어드미턴스 밀도에 적어도 부분적으로 기초하여 셀에 대한 차등 RC 값을 생성하는 단계를 포함하는, 컴퓨터 구현 방법.</claim></claimInfo><claimInfo><claim>15. 제11항에 있어서,상기 셀은 제1 셀이고;상기 3차원 표현은 제2 셀을 더 포함하고; 그리고상기 업데이트된 집적 회로 레이아웃을 생성하는 단계는,인터커넥트의 컨덕턴스에 대한 제1 셀과 제2 셀의 전도성 기여도를 결정하는 단계;인터커넥트의 커패시턴스에 대한 제1 셀과 제2 셀의 용량성 기여도를 결정하는 단계; 또는제1 셀과 제2 셀의 각각의 기여도를 사용하여 제1 셀에 대한 평활화된 전도성 기여도 및 평활화된 용량성 기여도를 생성하는 단계를 포함하는, 컴퓨터 구현 방법.</claim></claimInfo><claimInfo><claim>16. 제11항에 있어서, 셀에 대한 평활화된 기여도에 적어도 부분적으로 기초하여 셀에 대한 물질 조성을 결정하는 단계를 더 포함하는, 컴퓨터 구현 방법.</claim></claimInfo><claimInfo><claim>17. 제16항에 있어서,상기 셀이 인터커넥트의 일부를 나타낼 때, 상기 셀에 대한 물질 조성을 결정하는 단계는,셀에 대한 평활화된 용량성 기여도가 셀의 평활화된 전도성 기여도를 초과하는 경우 비전도성 재료를 나타내도록 셀을 재할당하는 단계를 포함하고, 그리고상기 셀이 비전도성 재료의 일부를 나타낼 때, 상기 셀의 물질 조성을 결정하는 단계는, 셀의 평활화된 전도성 기여도가 셀의 평활화된 용량성 기여도를 초과하는 경우 인터커넥트을 나타내도록 셀을 재할당하는 단계를 포함하는, 컴퓨터 구현 방법.</claim></claimInfo><claimInfo><claim>18. 제11항에 있어서,업데이트된 집적 회로 레이아웃을 사용하여 프로세스 모델에 의해, 시뮬레이션된 제조된 집적 회로를 생성하는 단계; 및시뮬레이션된 제조된 집적 회로를 사용하여, 반도체 제조 시스템에 대한 업데이트된 집적 회로 레이아웃의 제조 가능성을 결정하는 단계를 더 포함하는, 컴퓨터 구현 방법.</claim></claimInfo><claimInfo><claim>19. 제18항에 있어서,업데이트된 집적 회로 레이아웃이 제조 가능하지 않다고 결정되는 경우, 업데이트된 집적 회로 레이아웃 및 프로세스 모델을 사용하여 수정된 레이아웃을 생성하는 단계 - 상기 수정된 레이아웃은 반도체 제조 시스템에 의해 제조 가능함 - 를 더 포함하는, 컴퓨터 구현 방법.</claim></claimInfo><claimInfo><claim>20. 기계에 의해 실행될 때 기계호 하여금 동작들을 수행하게 하는 기계 실행 가능 명령들을 저장하는 비-일시적 컴퓨터 판독 가능 메모리 디바이스로서, 상기 동작들은,집적 회로 레이아웃과 층 정보를 사용하여 집적 회로의 3차원 표현을 생성하는 동작 - 상기 층 정보는 집적 회로 레이아웃의 복수의 단자 및 인터커넥트에 대한 물질 조성 또는 물질 특성 정보 중 적어도 하나를 기술하고, 상기 3차원 표현은 인터커넥트의 적어도 일부 또는 인터커넥트 외부의 비전도성 물질의 적어도 일부를 나타내는 셀을 포함함 -;3차원 표현을 사용하여 인터커넥트의 저항-커패시턴스(RC) 값에 대한 셀의 개별 기여도를 결정하는 동작; 및개별 기여도에 적어도 부분적으로 기초하여 업데이트된 집적 회로 레이아웃을 생성하는 동작을 포함하는, 비일시적 컴퓨터 판독 가능 메모리 디바이스.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국 ***** 캘리포니아주 마운틴 뷰 엠피시어터 파크웨이 ****</address><code>520160832207</code><country>미국</country><engName>X DEVELOPMENT LLC</engName><name>엑스 디벨롭먼트 엘엘씨</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 ***** 캘리포니아주...</address><code> </code><country>크로아티아</country><engName>RUIC, Dino</engName><name>루익 디노</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 강남구 강남대로 *** (논현동) *-*F(박장원특허법률사무소)</address><code>919980002023</code><country>대한민국</country><engName>PARK, Jang Won</engName><name>박장원</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2022.02.16</priorityApplicationDate><priorityApplicationNumber>63/310,750</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Divisional Application(International Application)] Patent Application</documentEngName><documentName>[분할출원(국제출원)]특허출원서</documentName><receiptDate>2025.07.16</receiptDate><receiptNumber>1-1-2025-0805711-14</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020257023923.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c9383608a5d4bc6347ad6751876ba6ffdebe85545e2e57e219854b18f20f4837ba03957c3fad074cd5d022a7dd18ffefbfcf9c8bf0ba6ead435</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfe5869ea1b5a20610ebec9969a9eec0984537e2b5dbb46206222693d01b721cd7ae0f221a8121bc3e86d5ecc168247dc970e64391c71e4ac9</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>