---
title: ysyx 
date: 2024-10-21 18:43:30 
categories: [Study, Digital Circuit]
tags: [verilog, digit]     # TAG names should always be lowercase
math: true
--- 

# 数字电路实验

## 有限状态机(FSM)

- Moore状态机  
  输出只与当前状态有关
- Mealy状态机  
  输出与当前状态和输入有关


# GDB

- `r(run)` - 运行
- `b + 行号` - 在一个行打断点
- `b 源文件：行号` - 在源文件某行加上断点
- `info b` - 查看断点信息
- `d(delete) + 当前要删除断点的编号` - 删除一个断点
- `n(next)` - 逐过程
- `s(step)` - 逐语句
- `p 变量名` - 打印变量值
- `c(continue)` - 继续直到下一个断点

# ysyx源码理解

## CPU的运行

- 取指
```C
  s->isa.inst.val = inst_fetch(&s->snpc, 4); // 
```
- 译指执行
```C
  decode_exec(s)
```

- 更新PC
```C
  cpu.pc= s->dnpc //跳转指令 
```

- 一些关键函数的理解  
  
```C
//拓展符号位 
#define SEXT(x, len) 
({ 
  struct { int64_t n : len; }//构建一个位宽为len的_x.n
  __x = { .n = x }; 
  (uint64_t)__x.n; //进行符号位扩展
 })

```

## RISC-V指令集  
RISC-V不同寻常之处除了开源之外，与其他ISA不同之处是，它是模块化的，它的核心是一个名为RV32I的基础ISA，运行一个完整的软件栈。
![RV32I](../assets/img/ysyx/RV32I.png)
上图为RV32I的基础指令，根据指令功能的不同其又分为不同的指令格式
![RV32I指令格式](../assets/img/ysyx/指令格式.png)
根据对应的指令格式可以对于指令进行译码