Fitter report for ULA_mult_div
Thu Nov 27 20:47:04 2025
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Other Routing Usage Summary
 23. LAB Logic Elements
 24. LAB-wide Signals
 25. LAB Signals Sourced
 26. LAB Signals Sourced Out
 27. LAB Distinct Inputs
 28. Fitter Device Options
 29. Operating Settings and Conditions
 30. Fitter Messages
 31. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Thu Nov 27 20:47:04 2025           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; ULA_mult_div                                    ;
; Top-level Entity Name              ; ula                                             ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C5AF256A7                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 592 / 4,608 ( 13 % )                            ;
;     Total combinational functions  ; 591 / 4,608 ( 13 % )                            ;
;     Dedicated logic registers      ; 253 / 4,608 ( 5 % )                             ;
; Total registers                    ; 253                                             ;
; Total pins                         ; 141 / 158 ( 89 % )                              ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 0 / 119,808 ( 0 % )                             ;
; Embedded Multiplier 9-bit elements ; 0 / 26 ( 0 % )                                  ;
; Total PLLs                         ; 0 / 2 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C5AF256A7                   ;                                ;
; Minimum Core Junction Temperature                                          ; -40                            ;                                ;
; Maximum Core Junction Temperature                                          ; 125                            ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 992 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 992 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 989     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/Projetos UFSC/25.2/SD/AP3/ula-sd/output_files/ULA_mult_div.pin.


+--------------------------------------------------------------------+
; Fitter Resource Usage Summary                                      ;
+---------------------------------------------+----------------------+
; Resource                                    ; Usage                ;
+---------------------------------------------+----------------------+
; Total logic elements                        ; 592 / 4,608 ( 13 % ) ;
;     -- Combinational with no register       ; 339                  ;
;     -- Register only                        ; 1                    ;
;     -- Combinational with a register        ; 252                  ;
;                                             ;                      ;
; Logic element usage by number of LUT inputs ;                      ;
;     -- 4 input functions                    ; 444                  ;
;     -- 3 input functions                    ; 99                   ;
;     -- <=2 input functions                  ; 48                   ;
;     -- Register only                        ; 1                    ;
;                                             ;                      ;
; Logic elements by mode                      ;                      ;
;     -- normal mode                          ; 591                  ;
;     -- arithmetic mode                      ; 0                    ;
;                                             ;                      ;
; Total registers*                            ; 253 / 5,058 ( 5 % )  ;
;     -- Dedicated logic registers            ; 253 / 4,608 ( 5 % )  ;
;     -- I/O registers                        ; 0 / 450 ( 0 % )      ;
;                                             ;                      ;
; Total LABs:  partially or completely used   ; 42 / 288 ( 15 % )    ;
; Virtual pins                                ; 0                    ;
; I/O pins                                    ; 141 / 158 ( 89 % )   ;
;     -- Clock pins                           ; 3 / 4 ( 75 % )       ;
;                                             ;                      ;
; Global signals                              ; 3                    ;
; M4Ks                                        ; 0 / 26 ( 0 % )       ;
; Total block memory bits                     ; 0 / 119,808 ( 0 % )  ;
; Total block memory implementation bits      ; 0 / 119,808 ( 0 % )  ;
; Embedded Multiplier 9-bit elements          ; 0 / 26 ( 0 % )       ;
; PLLs                                        ; 0 / 2 ( 0 % )        ;
; Global clocks                               ; 3 / 8 ( 38 % )       ;
; JTAGs                                       ; 0 / 1 ( 0 % )        ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )        ;
; CRC blocks                                  ; 0 / 1 ( 0 % )        ;
; Average interconnect usage (total/H/V)      ; 6% / 7% / 6%         ;
; Peak interconnect usage (total/H/V)         ; 11% / 11% / 11%      ;
; Maximum fan-out                             ; 245                  ;
; Highest non-global fan-out                  ; 154                  ;
; Total fan-out                               ; 2996                 ;
; Average fan-out                             ; 3.02                 ;
+---------------------------------------------+----------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 592 / 4608 ( 13 % ) ; 0 / 4608 ( 0 % )               ;
;     -- Combinational with no register       ; 339                 ; 0                              ;
;     -- Register only                        ; 1                   ; 0                              ;
;     -- Combinational with a register        ; 252                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 444                 ; 0                              ;
;     -- 3 input functions                    ; 99                  ; 0                              ;
;     -- <=2 input functions                  ; 48                  ; 0                              ;
;     -- Register only                        ; 1                   ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 591                 ; 0                              ;
;     -- arithmetic mode                      ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 253                 ; 0                              ;
;     -- Dedicated logic registers            ; 253 / 4608 ( 5 % )  ; 0 / 4608 ( 0 % )               ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 42 / 288 ( 15 % )   ; 0 / 288 ( 0 % )                ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 141                 ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 26 ( 0 % )      ; 0 / 26 ( 0 % )                 ;
; Total memory bits                           ; 0                   ; 0                              ;
; Total RAM block bits                        ; 0                   ; 0                              ;
; Clock control block                         ; 3 / 10 ( 30 % )     ; 0 / 10 ( 0 % )                 ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 0                   ; 0                              ;
;     -- Registered Input Connections         ; 0                   ; 0                              ;
;     -- Output Connections                   ; 0                   ; 0                              ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 2996                ; 0                              ;
;     -- Registered Connections               ; 1116                ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 0                   ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 75                  ; 0                              ;
;     -- Output Ports                         ; 66                  ; 0                              ;
;     -- Bidir Ports                          ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                     ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; ULAOp[0] ; P1    ; 1        ; 0            ; 2            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; ULAOp[1] ; C6    ; 2        ; 5            ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; clk      ; H2    ; 1        ; 0            ; 6            ; 0           ; 9                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; entA[0]  ; F6    ; 2        ; 1            ; 14           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; entA[10] ; M1    ; 1        ; 0            ; 4            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; entA[11] ; C2    ; 1        ; 0            ; 13           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; entA[12] ; D5    ; 1        ; 0            ; 13           ; 4           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; entA[13] ; L2    ; 1        ; 0            ; 4            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; entA[14] ; J4    ; 1        ; 0            ; 4            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; entA[15] ; J16   ; 3        ; 28           ; 7            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; entA[16] ; J15   ; 3        ; 28           ; 7            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; entA[17] ; H15   ; 3        ; 28           ; 7            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; entA[18] ; H16   ; 3        ; 28           ; 7            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; entA[19] ; E1    ; 1        ; 0            ; 11           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; entA[1]  ; N1    ; 1        ; 0            ; 3            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; entA[20] ; L11   ; 4        ; 26           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; entA[21] ; L15   ; 3        ; 28           ; 5            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; entA[22] ; R13   ; 4        ; 24           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; entA[23] ; R12   ; 4        ; 21           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; entA[24] ; M11   ; 4        ; 26           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; entA[25] ; T13   ; 4        ; 24           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; entA[26] ; P12   ; 4        ; 21           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; entA[27] ; L14   ; 3        ; 28           ; 5            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; entA[28] ; L16   ; 3        ; 28           ; 5            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; entA[29] ; M14   ; 3        ; 28           ; 5            ; 4           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; entA[2]  ; D8    ; 2        ; 9            ; 14           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; entA[30] ; A10   ; 2        ; 17           ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; entA[31] ; T12   ; 4        ; 21           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; entA[3]  ; B3    ; 2        ; 1            ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; entA[4]  ; A3    ; 2        ; 1            ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; entA[5]  ; M3    ; 1        ; 0            ; 3            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; entA[6]  ; B10   ; 2        ; 17           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; entA[7]  ; E6    ; 2        ; 1            ; 14           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; entA[8]  ; P2    ; 1        ; 0            ; 2            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; entA[9]  ; C1    ; 1        ; 0            ; 13           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; entB[0]  ; C5    ; 2        ; 5            ; 14           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; entB[10] ; M4    ; 1        ; 0            ; 2            ; 4           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; entB[11] ; A4    ; 2        ; 3            ; 14           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; entB[12] ; N8    ; 4        ; 7            ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; entB[13] ; T7    ; 4        ; 7            ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; entB[14] ; R7    ; 4        ; 7            ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; entB[15] ; M2    ; 1        ; 0            ; 4            ; 4           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; entB[16] ; T6    ; 4        ; 7            ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; entB[17] ; T11   ; 4        ; 14           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; entB[18] ; R4    ; 4        ; 3            ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; entB[19] ; P4    ; 4        ; 3            ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; entB[1]  ; D11   ; 2        ; 14           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; entB[20] ; L7    ; 4        ; 9            ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; entB[21] ; L8    ; 4        ; 9            ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; entB[22] ; R9    ; 4        ; 12           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; entB[23] ; N11   ; 4        ; 19           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; entB[24] ; R11   ; 4        ; 14           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; entB[25] ; T8    ; 4        ; 9            ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; entB[26] ; L1    ; 1        ; 0            ; 4            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; entB[27] ; R8    ; 4        ; 9            ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; entB[28] ; T9    ; 4        ; 12           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; entB[29] ; K10   ; 4        ; 19           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; entB[2]  ; N2    ; 1        ; 0            ; 3            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; entB[30] ; R3    ; 4        ; 1            ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; entB[31] ; F8    ; 2        ; 9            ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; entB[3]  ; A8    ; 2        ; 12           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; entB[4]  ; B6    ; 2        ; 7            ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; entB[5]  ; D10   ; 2        ; 14           ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; entB[6]  ; L4    ; 1        ; 0            ; 2            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; entB[7]  ; G7    ; 2        ; 7            ; 14           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; entB[8]  ; G6    ; 2        ; 7            ; 14           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; entB[9]  ; B4    ; 2        ; 3            ; 14           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; funct[0] ; T5    ; 4        ; 5            ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; funct[1] ; D6    ; 2        ; 5            ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; funct[2] ; P3    ; 1        ; 0            ; 2            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; funct[3] ; R5    ; 4        ; 5            ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; funct[4] ; L3    ; 1        ; 0            ; 3            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; funct[5] ; C4    ; 2        ; 5            ; 14           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; iniciar  ; F15   ; 3        ; 28           ; 9            ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; reset    ; H1    ; 1        ; 0            ; 6            ; 1           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                          ;
+--------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+--------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; S0[0]  ; L12   ; 4        ; 24           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; S0[10] ; F10   ; 2        ; 17           ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; S0[11] ; G16   ; 3        ; 28           ; 9            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; S0[12] ; D16   ; 3        ; 28           ; 11           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; S0[13] ; A7    ; 2        ; 12           ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; S0[14] ; A13   ; 2        ; 24           ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; S0[15] ; B7    ; 2        ; 12           ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; S0[16] ; H13   ; 3        ; 28           ; 11           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; S0[17] ; D15   ; 3        ; 28           ; 11           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; S0[18] ; C11   ; 2        ; 19           ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; S0[19] ; G11   ; 2        ; 19           ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; S0[1]  ; P14   ; 3        ; 28           ; 3            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; S0[20] ; J12   ; 3        ; 28           ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; S0[21] ; H12   ; 3        ; 28           ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; S0[22] ; B9    ; 2        ; 14           ; 14           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; S0[23] ; N15   ; 3        ; 28           ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; S0[24] ; A12   ; 2        ; 21           ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; S0[25] ; B12   ; 2        ; 21           ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; S0[26] ; T14   ; 4        ; 26           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; S0[27] ; K16   ; 3        ; 28           ; 6            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; S0[28] ; F9    ; 2        ; 17           ; 14           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; S0[29] ; F7    ; 2        ; 9            ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; S0[2]  ; C12   ; 2        ; 24           ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; S0[30] ; A9    ; 2        ; 14           ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; S0[31] ; K15   ; 3        ; 28           ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; S0[3]  ; A11   ; 2        ; 21           ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; S0[4]  ; B13   ; 2        ; 24           ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; S0[5]  ; J11   ; 3        ; 28           ; 10           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; S0[6]  ; B11   ; 2        ; 24           ; 14           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; S0[7]  ; H11   ; 3        ; 28           ; 10           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; S0[8]  ; G12   ; 3        ; 28           ; 10           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; S0[9]  ; G15   ; 3        ; 28           ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; S1[0]  ; T3    ; 4        ; 1            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; S1[10] ; R14   ; 4        ; 26           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; S1[11] ; A5    ; 2        ; 3            ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; S1[12] ; L10   ; 4        ; 17           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; S1[13] ; P11   ; 4        ; 17           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; S1[14] ; D3    ; 1        ; 0            ; 12           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; S1[15] ; P13   ; 4        ; 21           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; S1[16] ; L9    ; 4        ; 17           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; S1[17] ; N16   ; 3        ; 28           ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; S1[18] ; N9    ; 4        ; 14           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; S1[19] ; K4    ; 1        ; 0            ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; S1[1]  ; E5    ; 1        ; 0            ; 12           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; S1[20] ; B5    ; 2        ; 3            ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; S1[21] ; A6    ; 2        ; 7            ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; S1[22] ; E4    ; 1        ; 0            ; 12           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; S1[23] ; E3    ; 1        ; 0            ; 12           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; S1[24] ; K5    ; 1        ; 0            ; 5            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; S1[25] ; K2    ; 1        ; 0            ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; S1[26] ; K11   ; 4        ; 19           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; S1[27] ; P5    ; 4        ; 1            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; S1[28] ; N10   ; 4        ; 14           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; S1[29] ; T10   ; 4        ; 19           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; S1[2]  ; F3    ; 1        ; 0            ; 11           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; S1[30] ; R10   ; 4        ; 17           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; S1[31] ; G10   ; 2        ; 19           ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; S1[3]  ; M16   ; 3        ; 28           ; 4            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; S1[4]  ; K1    ; 1        ; 0            ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; S1[5]  ; D4    ; 1        ; 0            ; 11           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; S1[6]  ; E2    ; 1        ; 0            ; 11           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; S1[7]  ; M15   ; 3        ; 28           ; 4            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; S1[8]  ; G13   ; 3        ; 28           ; 11           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; S1[9]  ; T4    ; 4        ; 3            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; erro   ; F16   ; 3        ; 28           ; 10           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pronto ; P15   ; 3        ; 28           ; 3            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
+--------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1        ; 33 / 35 ( 94 % )  ; 3.3V          ; --           ;
; 2        ; 40 / 43 ( 93 % )  ; 3.3V          ; --           ;
; 3        ; 30 / 39 ( 77 % )  ; 3.3V          ; --           ;
; 4        ; 41 / 41 ( 100 % ) ; 3.3V          ; --           ;
+----------+-------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 166        ; 2        ; entA[4]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A4       ; 165        ; 2        ; entB[11]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A5       ; 163        ; 2        ; S1[11]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A6       ; 155        ; 2        ; S1[21]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A7       ; 149        ; 2        ; S0[13]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A8       ; 148        ; 2        ; entB[3]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A9       ; 146        ; 2        ; S0[30]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A10      ; 141        ; 2        ; entA[30]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ; 136        ; 2        ; S0[3]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A12      ; 135        ; 2        ; S0[24]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A13      ; 132        ; 2        ; S0[14]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A14      ; 128        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 167        ; 2        ; entA[3]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B4       ; 164        ; 2        ; entB[9]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B5       ; 162        ; 2        ; S1[20]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B6       ; 154        ; 2        ; entB[4]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B7       ; 150        ; 2        ; S0[15]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; B9       ; 147        ; 2        ; S0[22]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B10      ; 140        ; 2        ; entA[6]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ; 133        ; 2        ; S0[6]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B12      ; 134        ; 2        ; S0[25]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B13      ; 131        ; 2        ; S0[4]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B14      ; 127        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ; 2          ; 1        ; entA[9]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; C2       ; 3          ; 1        ; entA[11]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; C3       ; 0          ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C4       ; 161        ; 2        ; funct[5]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C5       ; 160        ; 2        ; entB[0]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C6       ; 159        ; 2        ; ULAOp[1]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C7       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C10      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C11      ; 137        ; 2        ; S0[18]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C12      ; 130        ; 2        ; S0[2]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C13      ; 129        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C14      ; 123        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; C16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D1       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D3       ; 8          ; 1        ; S1[14]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; D4       ; 9          ; 1        ; S1[5]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; D5       ; 4          ; 1        ; entA[12]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; D6       ; 158        ; 2        ; funct[1]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 153        ; 2        ; entA[2]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D9       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D10      ; 145        ; 2        ; entB[5]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D11      ; 144        ; 2        ; entB[1]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D12      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D13      ; 124        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D14      ; 126        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D15      ; 120        ; 3        ; S0[17]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; D16      ; 121        ; 3        ; S0[12]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E1       ; 11         ; 1        ; entA[19]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E2       ; 12         ; 1        ; S1[6]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E3       ; 6          ; 1        ; S1[23]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E4       ; 7          ; 1        ; S1[22]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E5       ; 5          ; 1        ; S1[1]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E6       ; 168        ; 2        ; entA[7]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E7       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E10      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E11      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ; 125        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; E16      ; 122        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 17         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; F2       ; 15         ; 1        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; F3       ; 10         ; 1        ; S1[2]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F4       ; 1          ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; F5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ; 169        ; 2        ; entA[0]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F7       ; 151        ; 2        ; S0[29]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F8       ; 152        ; 2        ; entB[31]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ; 143        ; 2        ; S0[28]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F10      ; 142        ; 2        ; S0[10]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F11      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F12      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F13      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F15      ; 113        ; 3        ; iniciar                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F16      ; 114        ; 3        ; erro                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 14         ; 1        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ; 13         ; 1        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 19         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G6       ; 156        ; 2        ; entB[8]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G7       ; 157        ; 2        ; entB[7]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ; 138        ; 2        ; S1[31]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G11      ; 139        ; 2        ; S0[19]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G12      ; 117        ; 3        ; S0[8]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G13      ; 118        ; 3        ; S1[8]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G14      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 112        ; 3        ; S0[9]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G16      ; 111        ; 3        ; S0[11]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H1       ; 21         ; 1        ; reset                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H2       ; 20         ; 1        ; clk                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 18         ; 1        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 16         ; 1        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H11      ; 116        ; 3        ; S0[7]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H12      ; 109        ; 3        ; S0[21]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H13      ; 119        ; 3        ; S0[16]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 107        ; 3        ; entA[17]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H16      ; 108        ; 3        ; entA[18]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J1       ; 24         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J2       ; 23         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 32         ; 1        ; entA[14]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J5       ; 22         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ; 115        ; 3        ; S0[5]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J12      ; 110        ; 3        ; S0[20]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J13      ; 102        ; 3        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J15      ; 106        ; 3        ; entA[16]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J16      ; 105        ; 3        ; entA[15]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K1       ; 26         ; 1        ; S1[4]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K2       ; 25         ; 1        ; S1[25]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K3       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K4       ; 27         ; 1        ; S1[19]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K5       ; 28         ; 1        ; S1[24]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K10      ; 71         ; 4        ; entB[29]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; K11      ; 70         ; 4        ; S1[26]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; K12      ; 101        ; 3        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K15      ; 104        ; 3        ; S0[31]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K16      ; 103        ; 3        ; S0[27]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 30         ; 1        ; entB[26]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L2       ; 31         ; 1        ; entA[13]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L3       ; 37         ; 1        ; funct[4]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L4       ; 41         ; 1        ; entB[6]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L7       ; 55         ; 4        ; entB[20]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; L8       ; 56         ; 4        ; entB[21]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; L9       ; 66         ; 4        ; S1[16]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; L10      ; 67         ; 4        ; S1[12]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; L11      ; 83         ; 4        ; entA[20]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; L12      ; 77         ; 4        ; S0[0]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; L13      ; 100        ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ; 96         ; 3        ; entA[27]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L15      ; 97         ; 3        ; entA[21]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L16      ; 98         ; 3        ; entA[28]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M1       ; 29         ; 1        ; entA[10]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M2       ; 33         ; 1        ; entB[15]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M3       ; 34         ; 1        ; entA[5]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M4       ; 42         ; 1        ; entB[10]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M5       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M6       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M10      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M11      ; 82         ; 4        ; entA[24]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; M12      ; 85         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M13      ; 99         ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ; 95         ; 3        ; entA[29]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M15      ; 93         ; 3        ; S1[7]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M16      ; 94         ; 3        ; S1[3]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N1       ; 35         ; 1        ; entA[1]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N2       ; 36         ; 1        ; entB[2]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N3       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 52         ; 4        ; entB[12]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; N9       ; 61         ; 4        ; S1[18]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; N10      ; 62         ; 4        ; S1[28]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; N11      ; 72         ; 4        ; entB[23]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; N12      ; 84         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N13      ; 86         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N14      ; 87         ; 3        ; ~LVDS41p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N15      ; 91         ; 3        ; S0[23]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N16      ; 92         ; 3        ; S1[17]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P1       ; 38         ; 1        ; ULAOp[0]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P2       ; 39         ; 1        ; entA[8]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P3       ; 40         ; 1        ; funct[2]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P4       ; 46         ; 4        ; entB[19]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; P5       ; 45         ; 4        ; S1[27]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; P6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P7       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P10      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P11      ; 65         ; 4        ; S1[13]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; P12      ; 73         ; 4        ; entA[26]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; P13      ; 74         ; 4        ; S1[15]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; P14      ; 88         ; 3        ; S0[1]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P15      ; 89         ; 3        ; pronto                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P16      ; 90         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 43         ; 4        ; entB[30]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R4       ; 48         ; 4        ; entB[18]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R5       ; 50         ; 4        ; funct[3]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R7       ; 54         ; 4        ; entB[14]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R8       ; 58         ; 4        ; entB[27]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R9       ; 60         ; 4        ; entB[22]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R10      ; 68         ; 4        ; S1[30]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R11      ; 64         ; 4        ; entB[24]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R12      ; 76         ; 4        ; entA[23]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R13      ; 79         ; 4        ; entA[22]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R14      ; 81         ; 4        ; S1[10]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T2       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T3       ; 44         ; 4        ; S1[0]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T4       ; 47         ; 4        ; S1[9]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T5       ; 49         ; 4        ; funct[0]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T6       ; 51         ; 4        ; entB[16]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T7       ; 53         ; 4        ; entB[13]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T8       ; 57         ; 4        ; entB[25]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T9       ; 59         ; 4        ; entB[28]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T10      ; 69         ; 4        ; S1[29]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T11      ; 63         ; 4        ; entB[17]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T12      ; 75         ; 4        ; entA[31]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T13      ; 78         ; 4        ; entA[25]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T14      ; 80         ; 4        ; S0[26]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T15      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                        ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                               ; Library Name ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------+--------------+
; |ula                                      ; 592 (0)     ; 253 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 141  ; 0            ; 339 (0)      ; 1 (0)             ; 252 (0)          ; |ula                                                                                              ; work         ;
;    |ula_bc:BC|                            ; 56 (56)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (35)      ; 0 (0)             ; 21 (21)          ; |ula|ula_bc:BC                                                                                    ; work         ;
;    |ula_bo:BO|                            ; 537 (33)    ; 233 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 304 (33)     ; 1 (0)             ; 232 (6)          ; |ula|ula_bo:BO                                                                                    ; work         ;
;       |adder:somador_P|                   ; 64 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 63 (0)       ; 0 (0)             ; 1 (0)            ; |ula|ula_bo:BO|adder:somador_P                                                                    ; work         ;
;          |full_adder:\interator:0:fa|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |ula|ula_bo:BO|adder:somador_P|full_adder:\interator:0:fa                                         ; work         ;
;          |full_adder:\interator:10:fa|    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ula|ula_bo:BO|adder:somador_P|full_adder:\interator:10:fa                                        ; work         ;
;          |full_adder:\interator:11:fa|    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ula|ula_bo:BO|adder:somador_P|full_adder:\interator:11:fa                                        ; work         ;
;          |full_adder:\interator:12:fa|    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ula|ula_bo:BO|adder:somador_P|full_adder:\interator:12:fa                                        ; work         ;
;          |full_adder:\interator:13:fa|    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ula|ula_bo:BO|adder:somador_P|full_adder:\interator:13:fa                                        ; work         ;
;          |full_adder:\interator:14:fa|    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ula|ula_bo:BO|adder:somador_P|full_adder:\interator:14:fa                                        ; work         ;
;          |full_adder:\interator:15:fa|    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ula|ula_bo:BO|adder:somador_P|full_adder:\interator:15:fa                                        ; work         ;
;          |full_adder:\interator:16:fa|    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ula|ula_bo:BO|adder:somador_P|full_adder:\interator:16:fa                                        ; work         ;
;          |full_adder:\interator:17:fa|    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ula|ula_bo:BO|adder:somador_P|full_adder:\interator:17:fa                                        ; work         ;
;          |full_adder:\interator:18:fa|    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ula|ula_bo:BO|adder:somador_P|full_adder:\interator:18:fa                                        ; work         ;
;          |full_adder:\interator:19:fa|    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ula|ula_bo:BO|adder:somador_P|full_adder:\interator:19:fa                                        ; work         ;
;          |full_adder:\interator:1:fa|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ula|ula_bo:BO|adder:somador_P|full_adder:\interator:1:fa                                         ; work         ;
;          |full_adder:\interator:20:fa|    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ula|ula_bo:BO|adder:somador_P|full_adder:\interator:20:fa                                        ; work         ;
;          |full_adder:\interator:21:fa|    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ula|ula_bo:BO|adder:somador_P|full_adder:\interator:21:fa                                        ; work         ;
;          |full_adder:\interator:22:fa|    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ula|ula_bo:BO|adder:somador_P|full_adder:\interator:22:fa                                        ; work         ;
;          |full_adder:\interator:23:fa|    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ula|ula_bo:BO|adder:somador_P|full_adder:\interator:23:fa                                        ; work         ;
;          |full_adder:\interator:24:fa|    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ula|ula_bo:BO|adder:somador_P|full_adder:\interator:24:fa                                        ; work         ;
;          |full_adder:\interator:25:fa|    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ula|ula_bo:BO|adder:somador_P|full_adder:\interator:25:fa                                        ; work         ;
;          |full_adder:\interator:26:fa|    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ula|ula_bo:BO|adder:somador_P|full_adder:\interator:26:fa                                        ; work         ;
;          |full_adder:\interator:27:fa|    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ula|ula_bo:BO|adder:somador_P|full_adder:\interator:27:fa                                        ; work         ;
;          |full_adder:\interator:28:fa|    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ula|ula_bo:BO|adder:somador_P|full_adder:\interator:28:fa                                        ; work         ;
;          |full_adder:\interator:29:fa|    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ula|ula_bo:BO|adder:somador_P|full_adder:\interator:29:fa                                        ; work         ;
;          |full_adder:\interator:2:fa|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ula|ula_bo:BO|adder:somador_P|full_adder:\interator:2:fa                                         ; work         ;
;          |full_adder:\interator:30:fa|    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ula|ula_bo:BO|adder:somador_P|full_adder:\interator:30:fa                                        ; work         ;
;          |full_adder:\interator:31:fa|    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ula|ula_bo:BO|adder:somador_P|full_adder:\interator:31:fa                                        ; work         ;
;          |full_adder:\interator:3:fa|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ula|ula_bo:BO|adder:somador_P|full_adder:\interator:3:fa                                         ; work         ;
;          |full_adder:\interator:4:fa|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ula|ula_bo:BO|adder:somador_P|full_adder:\interator:4:fa                                         ; work         ;
;          |full_adder:\interator:5:fa|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ula|ula_bo:BO|adder:somador_P|full_adder:\interator:5:fa                                         ; work         ;
;          |full_adder:\interator:6:fa|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ula|ula_bo:BO|adder:somador_P|full_adder:\interator:6:fa                                         ; work         ;
;          |full_adder:\interator:7:fa|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ula|ula_bo:BO|adder:somador_P|full_adder:\interator:7:fa                                         ; work         ;
;          |full_adder:\interator:8:fa|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ula|ula_bo:BO|adder:somador_P|full_adder:\interator:8:fa                                         ; work         ;
;          |full_adder:\interator:9:fa|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ula|ula_bo:BO|adder:somador_P|full_adder:\interator:9:fa                                         ; work         ;
;       |adder_subtractor:add_sub|          ; 49 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (0)       ; 0 (0)             ; 3 (0)            ; |ula|ula_bo:BO|adder_subtractor:add_sub                                                           ; work         ;
;          |full_adder:\interator:0:adder|  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |ula|ula_bo:BO|adder_subtractor:add_sub|full_adder:\interator:0:adder                             ; work         ;
;          |full_adder:\interator:10:adder| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ula|ula_bo:BO|adder_subtractor:add_sub|full_adder:\interator:10:adder                            ; work         ;
;          |full_adder:\interator:11:adder| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |ula|ula_bo:BO|adder_subtractor:add_sub|full_adder:\interator:11:adder                            ; work         ;
;          |full_adder:\interator:12:adder| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ula|ula_bo:BO|adder_subtractor:add_sub|full_adder:\interator:12:adder                            ; work         ;
;          |full_adder:\interator:13:adder| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |ula|ula_bo:BO|adder_subtractor:add_sub|full_adder:\interator:13:adder                            ; work         ;
;          |full_adder:\interator:14:adder| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ula|ula_bo:BO|adder_subtractor:add_sub|full_adder:\interator:14:adder                            ; work         ;
;          |full_adder:\interator:15:adder| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |ula|ula_bo:BO|adder_subtractor:add_sub|full_adder:\interator:15:adder                            ; work         ;
;          |full_adder:\interator:16:adder| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ula|ula_bo:BO|adder_subtractor:add_sub|full_adder:\interator:16:adder                            ; work         ;
;          |full_adder:\interator:17:adder| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |ula|ula_bo:BO|adder_subtractor:add_sub|full_adder:\interator:17:adder                            ; work         ;
;          |full_adder:\interator:18:adder| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ula|ula_bo:BO|adder_subtractor:add_sub|full_adder:\interator:18:adder                            ; work         ;
;          |full_adder:\interator:19:adder| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |ula|ula_bo:BO|adder_subtractor:add_sub|full_adder:\interator:19:adder                            ; work         ;
;          |full_adder:\interator:1:adder|  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |ula|ula_bo:BO|adder_subtractor:add_sub|full_adder:\interator:1:adder                             ; work         ;
;          |full_adder:\interator:20:adder| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ula|ula_bo:BO|adder_subtractor:add_sub|full_adder:\interator:20:adder                            ; work         ;
;          |full_adder:\interator:21:adder| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |ula|ula_bo:BO|adder_subtractor:add_sub|full_adder:\interator:21:adder                            ; work         ;
;          |full_adder:\interator:22:adder| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ula|ula_bo:BO|adder_subtractor:add_sub|full_adder:\interator:22:adder                            ; work         ;
;          |full_adder:\interator:23:adder| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |ula|ula_bo:BO|adder_subtractor:add_sub|full_adder:\interator:23:adder                            ; work         ;
;          |full_adder:\interator:24:adder| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ula|ula_bo:BO|adder_subtractor:add_sub|full_adder:\interator:24:adder                            ; work         ;
;          |full_adder:\interator:25:adder| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |ula|ula_bo:BO|adder_subtractor:add_sub|full_adder:\interator:25:adder                            ; work         ;
;          |full_adder:\interator:26:adder| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ula|ula_bo:BO|adder_subtractor:add_sub|full_adder:\interator:26:adder                            ; work         ;
;          |full_adder:\interator:27:adder| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |ula|ula_bo:BO|adder_subtractor:add_sub|full_adder:\interator:27:adder                            ; work         ;
;          |full_adder:\interator:28:adder| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ula|ula_bo:BO|adder_subtractor:add_sub|full_adder:\interator:28:adder                            ; work         ;
;          |full_adder:\interator:29:adder| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |ula|ula_bo:BO|adder_subtractor:add_sub|full_adder:\interator:29:adder                            ; work         ;
;          |full_adder:\interator:2:adder|  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ula|ula_bo:BO|adder_subtractor:add_sub|full_adder:\interator:2:adder                             ; work         ;
;          |full_adder:\interator:30:adder| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ula|ula_bo:BO|adder_subtractor:add_sub|full_adder:\interator:30:adder                            ; work         ;
;          |full_adder:\interator:31:adder| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |ula|ula_bo:BO|adder_subtractor:add_sub|full_adder:\interator:31:adder                            ; work         ;
;          |full_adder:\interator:3:adder|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |ula|ula_bo:BO|adder_subtractor:add_sub|full_adder:\interator:3:adder                             ; work         ;
;          |full_adder:\interator:4:adder|  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ula|ula_bo:BO|adder_subtractor:add_sub|full_adder:\interator:4:adder                             ; work         ;
;          |full_adder:\interator:5:adder|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |ula|ula_bo:BO|adder_subtractor:add_sub|full_adder:\interator:5:adder                             ; work         ;
;          |full_adder:\interator:6:adder|  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ula|ula_bo:BO|adder_subtractor:add_sub|full_adder:\interator:6:adder                             ; work         ;
;          |full_adder:\interator:7:adder|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |ula|ula_bo:BO|adder_subtractor:add_sub|full_adder:\interator:7:adder                             ; work         ;
;          |full_adder:\interator:8:adder|  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ula|ula_bo:BO|adder_subtractor:add_sub|full_adder:\interator:8:adder                             ; work         ;
;          |full_adder:\interator:9:adder|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |ula|ula_bo:BO|adder_subtractor:add_sub|full_adder:\interator:9:adder                             ; work         ;
;       |and_or:and_or|                     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |ula|ula_bo:BO|and_or:and_or                                                                      ; work         ;
;       |count_less_than_B:count_lessth_B|  ; 31 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (1)        ; 0 (0)             ; 25 (0)           ; |ula|ula_bo:BO|count_less_than_B:count_lessth_B                                                   ; work         ;
;          |subtractor:subtractor|          ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 25 (0)           ; |ula|ula_bo:BO|count_less_than_B:count_lessth_B|subtractor:subtractor                             ; work         ;
;             |full_adder:\interator:13:fa| ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |ula|ula_bo:BO|count_less_than_B:count_lessth_B|subtractor:subtractor|full_adder:\interator:13:fa ; work         ;
;             |full_adder:\interator:20:fa| ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |ula|ula_bo:BO|count_less_than_B:count_lessth_B|subtractor:subtractor|full_adder:\interator:20:fa ; work         ;
;             |full_adder:\interator:27:fa| ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |ula|ula_bo:BO|count_less_than_B:count_lessth_B|subtractor:subtractor|full_adder:\interator:27:fa ; work         ;
;             |full_adder:\interator:30:fa| ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |ula|ula_bo:BO|count_less_than_B:count_lessth_B|subtractor:subtractor|full_adder:\interator:30:fa ; work         ;
;             |full_adder:\interator:6:fa|  ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |ula|ula_bo:BO|count_less_than_B:count_lessth_B|subtractor:subtractor|full_adder:\interator:6:fa  ; work         ;
;       |flip_flop:flip_flop_FF|            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |ula|ula_bo:BO|flip_flop:flip_flop_FF                                                             ; work         ;
;       |mux_1bit:mux_FF|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |ula|ula_bo:BO|mux_1bit:mux_FF                                                                    ; work         ;
;       |mux_2to1:mux_10|                   ; 114 (114)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 81 (81)      ; 0 (0)             ; 33 (33)          ; |ula|ula_bo:BO|mux_2to1:mux_10                                                                    ; work         ;
;       |mux_2to1:mux_7|                    ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 29 (29)          ; |ula|ula_bo:BO|mux_2to1:mux_7                                                                     ; work         ;
;       |mux_2to1:mux_8|                    ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |ula|ula_bo:BO|mux_2to1:mux_8                                                                     ; work         ;
;       |mux_2to1:mux_9|                    ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |ula|ula_bo:BO|mux_2to1:mux_9                                                                     ; work         ;
;       |shift_reg:reg_A|                   ; 34 (34)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 32 (32)          ; |ula|ula_bo:BO|shift_reg:reg_A                                                                    ; work         ;
;       |shift_reg:reg_PH_Q|                ; 34 (34)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 32 (32)          ; |ula|ula_bo:BO|shift_reg:reg_PH_Q                                                                 ; work         ;
;       |shift_reg:reg_PL|                  ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; |ula|ula_bo:BO|shift_reg:reg_PL                                                                   ; work         ;
;       |std_logic_register:reg_B|          ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |ula|ula_bo:BO|std_logic_register:reg_B                                                           ; work         ;
;       |std_logic_register:reg_S0|         ; 35 (35)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 32 (32)          ; |ula|ula_bo:BO|std_logic_register:reg_S0                                                          ; work         ;
;       |std_logic_register:reg_S1|         ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |ula|ula_bo:BO|std_logic_register:reg_S1                                                          ; work         ;
;       |std_logic_register:reg_ULAOp|      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |ula|ula_bo:BO|std_logic_register:reg_ULAOp                                                       ; work         ;
;       |std_logic_register:reg_count_r|    ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |ula|ula_bo:BO|std_logic_register:reg_count_r                                                     ; work         ;
;       |std_logic_register:reg_funct|      ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 5 (5)            ; |ula|ula_bo:BO|std_logic_register:reg_funct                                                       ; work         ;
;       |subtractor:sub|                    ; 65 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 62 (0)       ; 0 (0)             ; 3 (0)            ; |ula|ula_bo:BO|subtractor:sub                                                                     ; work         ;
;          |full_adder:\interator:0:fa|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ula|ula_bo:BO|subtractor:sub|full_adder:\interator:0:fa                                          ; work         ;
;          |full_adder:\interator:10:fa|    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |ula|ula_bo:BO|subtractor:sub|full_adder:\interator:10:fa                                         ; work         ;
;          |full_adder:\interator:11:fa|    ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |ula|ula_bo:BO|subtractor:sub|full_adder:\interator:11:fa                                         ; work         ;
;          |full_adder:\interator:12:fa|    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ula|ula_bo:BO|subtractor:sub|full_adder:\interator:12:fa                                         ; work         ;
;          |full_adder:\interator:13:fa|    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |ula|ula_bo:BO|subtractor:sub|full_adder:\interator:13:fa                                         ; work         ;
;          |full_adder:\interator:14:fa|    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ula|ula_bo:BO|subtractor:sub|full_adder:\interator:14:fa                                         ; work         ;
;          |full_adder:\interator:15:fa|    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |ula|ula_bo:BO|subtractor:sub|full_adder:\interator:15:fa                                         ; work         ;
;          |full_adder:\interator:16:fa|    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ula|ula_bo:BO|subtractor:sub|full_adder:\interator:16:fa                                         ; work         ;
;          |full_adder:\interator:17:fa|    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ula|ula_bo:BO|subtractor:sub|full_adder:\interator:17:fa                                         ; work         ;
;          |full_adder:\interator:18:fa|    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ula|ula_bo:BO|subtractor:sub|full_adder:\interator:18:fa                                         ; work         ;
;          |full_adder:\interator:19:fa|    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ula|ula_bo:BO|subtractor:sub|full_adder:\interator:19:fa                                         ; work         ;
;          |full_adder:\interator:1:fa|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ula|ula_bo:BO|subtractor:sub|full_adder:\interator:1:fa                                          ; work         ;
;          |full_adder:\interator:20:fa|    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ula|ula_bo:BO|subtractor:sub|full_adder:\interator:20:fa                                         ; work         ;
;          |full_adder:\interator:21:fa|    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ula|ula_bo:BO|subtractor:sub|full_adder:\interator:21:fa                                         ; work         ;
;          |full_adder:\interator:22:fa|    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ula|ula_bo:BO|subtractor:sub|full_adder:\interator:22:fa                                         ; work         ;
;          |full_adder:\interator:23:fa|    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ula|ula_bo:BO|subtractor:sub|full_adder:\interator:23:fa                                         ; work         ;
;          |full_adder:\interator:24:fa|    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ula|ula_bo:BO|subtractor:sub|full_adder:\interator:24:fa                                         ; work         ;
;          |full_adder:\interator:25:fa|    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ula|ula_bo:BO|subtractor:sub|full_adder:\interator:25:fa                                         ; work         ;
;          |full_adder:\interator:26:fa|    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ula|ula_bo:BO|subtractor:sub|full_adder:\interator:26:fa                                         ; work         ;
;          |full_adder:\interator:27:fa|    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ula|ula_bo:BO|subtractor:sub|full_adder:\interator:27:fa                                         ; work         ;
;          |full_adder:\interator:28:fa|    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ula|ula_bo:BO|subtractor:sub|full_adder:\interator:28:fa                                         ; work         ;
;          |full_adder:\interator:29:fa|    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ula|ula_bo:BO|subtractor:sub|full_adder:\interator:29:fa                                         ; work         ;
;          |full_adder:\interator:2:fa|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ula|ula_bo:BO|subtractor:sub|full_adder:\interator:2:fa                                          ; work         ;
;          |full_adder:\interator:30:fa|    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ula|ula_bo:BO|subtractor:sub|full_adder:\interator:30:fa                                         ; work         ;
;          |full_adder:\interator:31:fa|    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |ula|ula_bo:BO|subtractor:sub|full_adder:\interator:31:fa                                         ; work         ;
;          |full_adder:\interator:3:fa|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |ula|ula_bo:BO|subtractor:sub|full_adder:\interator:3:fa                                          ; work         ;
;          |full_adder:\interator:4:fa|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ula|ula_bo:BO|subtractor:sub|full_adder:\interator:4:fa                                          ; work         ;
;          |full_adder:\interator:5:fa|     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |ula|ula_bo:BO|subtractor:sub|full_adder:\interator:5:fa                                          ; work         ;
;          |full_adder:\interator:6:fa|     ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |ula|ula_bo:BO|subtractor:sub|full_adder:\interator:6:fa                                          ; work         ;
;          |full_adder:\interator:7:fa|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ula|ula_bo:BO|subtractor:sub|full_adder:\interator:7:fa                                          ; work         ;
;          |full_adder:\interator:8:fa|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ula|ula_bo:BO|subtractor:sub|full_adder:\interator:8:fa                                          ; work         ;
;          |full_adder:\interator:9:fa|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ula|ula_bo:BO|subtractor:sub|full_adder:\interator:9:fa                                          ; work         ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------+
; Delay Chain Summary                                                               ;
+----------+----------+---------------+---------------+-----------------------+-----+
; Name     ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+----------+----------+---------------+---------------+-----------------------+-----+
; pronto   ; Output   ; --            ; --            ; --                    ; --  ;
; erro     ; Output   ; --            ; --            ; --                    ; --  ;
; S0[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; S0[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; S0[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; S0[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; S0[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; S0[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; S0[6]    ; Output   ; --            ; --            ; --                    ; --  ;
; S0[7]    ; Output   ; --            ; --            ; --                    ; --  ;
; S0[8]    ; Output   ; --            ; --            ; --                    ; --  ;
; S0[9]    ; Output   ; --            ; --            ; --                    ; --  ;
; S0[10]   ; Output   ; --            ; --            ; --                    ; --  ;
; S0[11]   ; Output   ; --            ; --            ; --                    ; --  ;
; S0[12]   ; Output   ; --            ; --            ; --                    ; --  ;
; S0[13]   ; Output   ; --            ; --            ; --                    ; --  ;
; S0[14]   ; Output   ; --            ; --            ; --                    ; --  ;
; S0[15]   ; Output   ; --            ; --            ; --                    ; --  ;
; S0[16]   ; Output   ; --            ; --            ; --                    ; --  ;
; S0[17]   ; Output   ; --            ; --            ; --                    ; --  ;
; S0[18]   ; Output   ; --            ; --            ; --                    ; --  ;
; S0[19]   ; Output   ; --            ; --            ; --                    ; --  ;
; S0[20]   ; Output   ; --            ; --            ; --                    ; --  ;
; S0[21]   ; Output   ; --            ; --            ; --                    ; --  ;
; S0[22]   ; Output   ; --            ; --            ; --                    ; --  ;
; S0[23]   ; Output   ; --            ; --            ; --                    ; --  ;
; S0[24]   ; Output   ; --            ; --            ; --                    ; --  ;
; S0[25]   ; Output   ; --            ; --            ; --                    ; --  ;
; S0[26]   ; Output   ; --            ; --            ; --                    ; --  ;
; S0[27]   ; Output   ; --            ; --            ; --                    ; --  ;
; S0[28]   ; Output   ; --            ; --            ; --                    ; --  ;
; S0[29]   ; Output   ; --            ; --            ; --                    ; --  ;
; S0[30]   ; Output   ; --            ; --            ; --                    ; --  ;
; S0[31]   ; Output   ; --            ; --            ; --                    ; --  ;
; S1[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; S1[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; S1[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; S1[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; S1[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; S1[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; S1[6]    ; Output   ; --            ; --            ; --                    ; --  ;
; S1[7]    ; Output   ; --            ; --            ; --                    ; --  ;
; S1[8]    ; Output   ; --            ; --            ; --                    ; --  ;
; S1[9]    ; Output   ; --            ; --            ; --                    ; --  ;
; S1[10]   ; Output   ; --            ; --            ; --                    ; --  ;
; S1[11]   ; Output   ; --            ; --            ; --                    ; --  ;
; S1[12]   ; Output   ; --            ; --            ; --                    ; --  ;
; S1[13]   ; Output   ; --            ; --            ; --                    ; --  ;
; S1[14]   ; Output   ; --            ; --            ; --                    ; --  ;
; S1[15]   ; Output   ; --            ; --            ; --                    ; --  ;
; S1[16]   ; Output   ; --            ; --            ; --                    ; --  ;
; S1[17]   ; Output   ; --            ; --            ; --                    ; --  ;
; S1[18]   ; Output   ; --            ; --            ; --                    ; --  ;
; S1[19]   ; Output   ; --            ; --            ; --                    ; --  ;
; S1[20]   ; Output   ; --            ; --            ; --                    ; --  ;
; S1[21]   ; Output   ; --            ; --            ; --                    ; --  ;
; S1[22]   ; Output   ; --            ; --            ; --                    ; --  ;
; S1[23]   ; Output   ; --            ; --            ; --                    ; --  ;
; S1[24]   ; Output   ; --            ; --            ; --                    ; --  ;
; S1[25]   ; Output   ; --            ; --            ; --                    ; --  ;
; S1[26]   ; Output   ; --            ; --            ; --                    ; --  ;
; S1[27]   ; Output   ; --            ; --            ; --                    ; --  ;
; S1[28]   ; Output   ; --            ; --            ; --                    ; --  ;
; S1[29]   ; Output   ; --            ; --            ; --                    ; --  ;
; S1[30]   ; Output   ; --            ; --            ; --                    ; --  ;
; S1[31]   ; Output   ; --            ; --            ; --                    ; --  ;
; clk      ; Input    ; (0) 163 ps    ; (0) 163 ps    ; --                    ; --  ;
; reset    ; Input    ; (0) 163 ps    ; (0) 163 ps    ; --                    ; --  ;
; ULAOp[1] ; Input    ; (6) 2395 ps   ; (6) 2395 ps   ; --                    ; --  ;
; funct[4] ; Input    ; (6) 2403 ps   ; (6) 2403 ps   ; --                    ; --  ;
; funct[5] ; Input    ; (6) 2395 ps   ; (6) 2395 ps   ; --                    ; --  ;
; ULAOp[0] ; Input    ; (6) 2403 ps   ; (6) 2403 ps   ; --                    ; --  ;
; funct[0] ; Input    ; (6) 2395 ps   ; (6) 2395 ps   ; --                    ; --  ;
; funct[1] ; Input    ; (6) 2395 ps   ; (6) 2395 ps   ; --                    ; --  ;
; funct[2] ; Input    ; (6) 2403 ps   ; (6) 2403 ps   ; --                    ; --  ;
; funct[3] ; Input    ; (6) 2395 ps   ; (6) 2395 ps   ; --                    ; --  ;
; entB[31] ; Input    ; (6) 2395 ps   ; (6) 2395 ps   ; --                    ; --  ;
; entA[31] ; Input    ; (6) 2395 ps   ; (6) 2395 ps   ; --                    ; --  ;
; entB[30] ; Input    ; (6) 2395 ps   ; (6) 2395 ps   ; --                    ; --  ;
; entB[29] ; Input    ; (6) 2395 ps   ; (6) 2395 ps   ; --                    ; --  ;
; entB[28] ; Input    ; (6) 2395 ps   ; (6) 2395 ps   ; --                    ; --  ;
; entB[27] ; Input    ; (6) 2395 ps   ; (6) 2395 ps   ; --                    ; --  ;
; entB[26] ; Input    ; (6) 2403 ps   ; (6) 2403 ps   ; --                    ; --  ;
; entB[25] ; Input    ; (6) 2395 ps   ; (6) 2395 ps   ; --                    ; --  ;
; entB[24] ; Input    ; (6) 2395 ps   ; (6) 2395 ps   ; --                    ; --  ;
; entB[23] ; Input    ; (6) 2395 ps   ; (6) 2395 ps   ; --                    ; --  ;
; entB[22] ; Input    ; (6) 2395 ps   ; (6) 2395 ps   ; --                    ; --  ;
; entB[21] ; Input    ; (6) 2395 ps   ; (6) 2395 ps   ; --                    ; --  ;
; entB[20] ; Input    ; (6) 2395 ps   ; (6) 2395 ps   ; --                    ; --  ;
; entB[19] ; Input    ; (6) 2395 ps   ; (6) 2395 ps   ; --                    ; --  ;
; entB[18] ; Input    ; (6) 2395 ps   ; (6) 2395 ps   ; --                    ; --  ;
; entB[17] ; Input    ; (6) 2395 ps   ; (6) 2395 ps   ; --                    ; --  ;
; entB[16] ; Input    ; (6) 2395 ps   ; (6) 2395 ps   ; --                    ; --  ;
; entB[15] ; Input    ; (6) 2403 ps   ; (6) 2403 ps   ; --                    ; --  ;
; entB[14] ; Input    ; (6) 2395 ps   ; (6) 2395 ps   ; --                    ; --  ;
; entB[13] ; Input    ; (6) 2395 ps   ; (6) 2395 ps   ; --                    ; --  ;
; entB[12] ; Input    ; (6) 2395 ps   ; (6) 2395 ps   ; --                    ; --  ;
; entB[11] ; Input    ; (6) 2395 ps   ; (6) 2395 ps   ; --                    ; --  ;
; entB[10] ; Input    ; (6) 2403 ps   ; (6) 2403 ps   ; --                    ; --  ;
; entB[9]  ; Input    ; (6) 2395 ps   ; (6) 2395 ps   ; --                    ; --  ;
; entB[8]  ; Input    ; (6) 2395 ps   ; (6) 2395 ps   ; --                    ; --  ;
; entB[7]  ; Input    ; (6) 2395 ps   ; (6) 2395 ps   ; --                    ; --  ;
; entB[6]  ; Input    ; (6) 2403 ps   ; (6) 2403 ps   ; --                    ; --  ;
; entB[5]  ; Input    ; (6) 2395 ps   ; (6) 2395 ps   ; --                    ; --  ;
; entB[4]  ; Input    ; (6) 2395 ps   ; (6) 2395 ps   ; --                    ; --  ;
; entB[3]  ; Input    ; (6) 2395 ps   ; (6) 2395 ps   ; --                    ; --  ;
; entB[2]  ; Input    ; (6) 2403 ps   ; (6) 2403 ps   ; --                    ; --  ;
; entB[1]  ; Input    ; (6) 2395 ps   ; (6) 2395 ps   ; --                    ; --  ;
; entB[0]  ; Input    ; (6) 2395 ps   ; (6) 2395 ps   ; --                    ; --  ;
; entA[0]  ; Input    ; (6) 2395 ps   ; (6) 2395 ps   ; --                    ; --  ;
; entA[1]  ; Input    ; (6) 2403 ps   ; (6) 2403 ps   ; --                    ; --  ;
; entA[2]  ; Input    ; (6) 2395 ps   ; (6) 2395 ps   ; --                    ; --  ;
; entA[3]  ; Input    ; (6) 2395 ps   ; (6) 2395 ps   ; --                    ; --  ;
; entA[4]  ; Input    ; (6) 2395 ps   ; (6) 2395 ps   ; --                    ; --  ;
; entA[5]  ; Input    ; (6) 2403 ps   ; (6) 2403 ps   ; --                    ; --  ;
; entA[6]  ; Input    ; (6) 2395 ps   ; (6) 2395 ps   ; --                    ; --  ;
; entA[7]  ; Input    ; (6) 2395 ps   ; (6) 2395 ps   ; --                    ; --  ;
; entA[8]  ; Input    ; (6) 2403 ps   ; (6) 2403 ps   ; --                    ; --  ;
; entA[9]  ; Input    ; (6) 2403 ps   ; (6) 2403 ps   ; --                    ; --  ;
; entA[10] ; Input    ; (6) 2403 ps   ; (6) 2403 ps   ; --                    ; --  ;
; entA[11] ; Input    ; (6) 2403 ps   ; (6) 2403 ps   ; --                    ; --  ;
; entA[12] ; Input    ; (6) 2403 ps   ; (6) 2403 ps   ; --                    ; --  ;
; entA[13] ; Input    ; (6) 2403 ps   ; (6) 2403 ps   ; --                    ; --  ;
; entA[14] ; Input    ; (6) 2403 ps   ; (6) 2403 ps   ; --                    ; --  ;
; entA[15] ; Input    ; (0) 163 ps    ; (0) 163 ps    ; --                    ; --  ;
; entA[16] ; Input    ; (0) 163 ps    ; (0) 163 ps    ; --                    ; --  ;
; entA[17] ; Input    ; (0) 163 ps    ; (0) 163 ps    ; --                    ; --  ;
; entA[18] ; Input    ; (0) 163 ps    ; (0) 163 ps    ; --                    ; --  ;
; entA[19] ; Input    ; (6) 2403 ps   ; (6) 2403 ps   ; --                    ; --  ;
; entA[20] ; Input    ; (6) 2395 ps   ; (6) 2395 ps   ; --                    ; --  ;
; entA[21] ; Input    ; (6) 2403 ps   ; (6) 2403 ps   ; --                    ; --  ;
; entA[22] ; Input    ; (6) 2395 ps   ; (6) 2395 ps   ; --                    ; --  ;
; entA[23] ; Input    ; (6) 2395 ps   ; (6) 2395 ps   ; --                    ; --  ;
; entA[24] ; Input    ; (6) 2395 ps   ; (6) 2395 ps   ; --                    ; --  ;
; entA[25] ; Input    ; (6) 2395 ps   ; (6) 2395 ps   ; --                    ; --  ;
; entA[26] ; Input    ; (6) 2395 ps   ; (6) 2395 ps   ; --                    ; --  ;
; entA[27] ; Input    ; (6) 2403 ps   ; (6) 2403 ps   ; --                    ; --  ;
; entA[28] ; Input    ; (6) 2403 ps   ; (6) 2403 ps   ; --                    ; --  ;
; entA[29] ; Input    ; (6) 2403 ps   ; (6) 2403 ps   ; --                    ; --  ;
; entA[30] ; Input    ; (6) 2395 ps   ; (6) 2395 ps   ; --                    ; --  ;
; iniciar  ; Input    ; (6) 2403 ps   ; (6) 2403 ps   ; --                    ; --  ;
+----------+----------+---------------+---------------+-----------------------+-----+


+--------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                       ;
+--------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                    ; Pad To Core Index ; Setting ;
+--------------------------------------------------------+-------------------+---------+
; clk                                                    ;                   ;         ;
; reset                                                  ;                   ;         ;
; ULAOp[1]                                               ;                   ;         ;
;      - ula_bo:BO|std_logic_register:reg_ULAOp|q_int[1] ; 0                 ; 6       ;
; funct[4]                                               ;                   ;         ;
;      - ula_bo:BO|std_logic_register:reg_funct|q_int[4] ; 1                 ; 6       ;
; funct[5]                                               ;                   ;         ;
;      - ula_bo:BO|std_logic_register:reg_funct|q_int[5] ; 0                 ; 6       ;
; ULAOp[0]                                               ;                   ;         ;
;      - ula_bo:BO|std_logic_register:reg_ULAOp|q_int[0] ; 0                 ; 6       ;
; funct[0]                                               ;                   ;         ;
;      - ula_bo:BO|std_logic_register:reg_funct|q_int[0] ; 1                 ; 6       ;
; funct[1]                                               ;                   ;         ;
;      - ula_bo:BO|std_logic_register:reg_funct|q_int[1] ; 0                 ; 6       ;
; funct[2]                                               ;                   ;         ;
;      - ula_bo:BO|std_logic_register:reg_funct|q_int[2] ; 0                 ; 6       ;
; funct[3]                                               ;                   ;         ;
;      - ula_bo:BO|std_logic_register:reg_funct|q_int[3] ; 1                 ; 6       ;
; entB[31]                                               ;                   ;         ;
;      - ula_bo:BO|std_logic_register:reg_B|q_int[31]    ; 0                 ; 6       ;
; entA[31]                                               ;                   ;         ;
;      - ula_bo:BO|shift_reg:reg_A|r_reg[31]             ; 0                 ; 6       ;
; entB[30]                                               ;                   ;         ;
;      - ula_bo:BO|std_logic_register:reg_B|q_int[30]    ; 0                 ; 6       ;
; entB[29]                                               ;                   ;         ;
;      - ula_bo:BO|std_logic_register:reg_B|q_int[29]    ; 0                 ; 6       ;
; entB[28]                                               ;                   ;         ;
;      - ula_bo:BO|std_logic_register:reg_B|q_int[28]    ; 1                 ; 6       ;
; entB[27]                                               ;                   ;         ;
;      - ula_bo:BO|std_logic_register:reg_B|q_int[27]    ; 1                 ; 6       ;
; entB[26]                                               ;                   ;         ;
;      - ula_bo:BO|std_logic_register:reg_B|q_int[26]    ; 1                 ; 6       ;
; entB[25]                                               ;                   ;         ;
;      - ula_bo:BO|std_logic_register:reg_B|q_int[25]    ; 1                 ; 6       ;
; entB[24]                                               ;                   ;         ;
;      - ula_bo:BO|std_logic_register:reg_B|q_int[24]    ; 0                 ; 6       ;
; entB[23]                                               ;                   ;         ;
;      - ula_bo:BO|std_logic_register:reg_B|q_int[23]    ; 1                 ; 6       ;
; entB[22]                                               ;                   ;         ;
;      - ula_bo:BO|std_logic_register:reg_B|q_int[22]    ; 1                 ; 6       ;
; entB[21]                                               ;                   ;         ;
;      - ula_bo:BO|std_logic_register:reg_B|q_int[21]    ; 1                 ; 6       ;
; entB[20]                                               ;                   ;         ;
;      - ula_bo:BO|std_logic_register:reg_B|q_int[20]    ; 1                 ; 6       ;
; entB[19]                                               ;                   ;         ;
;      - ula_bo:BO|std_logic_register:reg_B|q_int[19]    ; 1                 ; 6       ;
; entB[18]                                               ;                   ;         ;
;      - ula_bo:BO|std_logic_register:reg_B|q_int[18]    ; 1                 ; 6       ;
; entB[17]                                               ;                   ;         ;
;      - ula_bo:BO|std_logic_register:reg_B|q_int[17]    ; 1                 ; 6       ;
; entB[16]                                               ;                   ;         ;
;      - ula_bo:BO|std_logic_register:reg_B|q_int[16]    ; 1                 ; 6       ;
; entB[15]                                               ;                   ;         ;
;      - ula_bo:BO|std_logic_register:reg_B|q_int[15]    ; 0                 ; 6       ;
; entB[14]                                               ;                   ;         ;
;      - ula_bo:BO|std_logic_register:reg_B|q_int[14]    ; 0                 ; 6       ;
; entB[13]                                               ;                   ;         ;
;      - ula_bo:BO|std_logic_register:reg_B|q_int[13]    ; 0                 ; 6       ;
; entB[12]                                               ;                   ;         ;
;      - ula_bo:BO|std_logic_register:reg_B|q_int[12]    ; 0                 ; 6       ;
; entB[11]                                               ;                   ;         ;
;      - ula_bo:BO|std_logic_register:reg_B|q_int[11]    ; 0                 ; 6       ;
; entB[10]                                               ;                   ;         ;
;      - ula_bo:BO|std_logic_register:reg_B|q_int[10]    ; 1                 ; 6       ;
; entB[9]                                                ;                   ;         ;
;      - ula_bo:BO|std_logic_register:reg_B|q_int[9]     ; 1                 ; 6       ;
; entB[8]                                                ;                   ;         ;
;      - ula_bo:BO|std_logic_register:reg_B|q_int[8]     ; 1                 ; 6       ;
; entB[7]                                                ;                   ;         ;
;      - ula_bo:BO|std_logic_register:reg_B|q_int[7]     ; 0                 ; 6       ;
; entB[6]                                                ;                   ;         ;
;      - ula_bo:BO|std_logic_register:reg_B|q_int[6]     ; 1                 ; 6       ;
; entB[5]                                                ;                   ;         ;
;      - ula_bo:BO|std_logic_register:reg_B|q_int[5]     ; 0                 ; 6       ;
; entB[4]                                                ;                   ;         ;
;      - ula_bo:BO|std_logic_register:reg_B|q_int[4]     ; 0                 ; 6       ;
; entB[3]                                                ;                   ;         ;
;      - ula_bo:BO|std_logic_register:reg_B|q_int[3]     ; 1                 ; 6       ;
; entB[2]                                                ;                   ;         ;
;      - ula_bo:BO|std_logic_register:reg_B|q_int[2]     ; 1                 ; 6       ;
; entB[1]                                                ;                   ;         ;
;      - ula_bo:BO|std_logic_register:reg_B|q_int[1]     ; 0                 ; 6       ;
; entB[0]                                                ;                   ;         ;
;      - ula_bo:BO|std_logic_register:reg_B|q_int[0]     ; 1                 ; 6       ;
; entA[0]                                                ;                   ;         ;
;      - ula_bo:BO|shift_reg:reg_A|r_reg~1               ; 0                 ; 6       ;
; entA[1]                                                ;                   ;         ;
;      - ula_bo:BO|shift_reg:reg_A|r_reg~3               ; 1                 ; 6       ;
; entA[2]                                                ;                   ;         ;
;      - ula_bo:BO|shift_reg:reg_A|r_reg~4               ; 0                 ; 6       ;
; entA[3]                                                ;                   ;         ;
;      - ula_bo:BO|shift_reg:reg_A|r_reg~5               ; 0                 ; 6       ;
; entA[4]                                                ;                   ;         ;
;      - ula_bo:BO|shift_reg:reg_A|r_reg~6               ; 0                 ; 6       ;
; entA[5]                                                ;                   ;         ;
;      - ula_bo:BO|shift_reg:reg_A|r_reg~7               ; 1                 ; 6       ;
; entA[6]                                                ;                   ;         ;
;      - ula_bo:BO|shift_reg:reg_A|r_reg~8               ; 0                 ; 6       ;
; entA[7]                                                ;                   ;         ;
;      - ula_bo:BO|shift_reg:reg_A|r_reg~9               ; 0                 ; 6       ;
; entA[8]                                                ;                   ;         ;
;      - ula_bo:BO|shift_reg:reg_A|r_reg~10              ; 0                 ; 6       ;
; entA[9]                                                ;                   ;         ;
;      - ula_bo:BO|shift_reg:reg_A|r_reg~11              ; 0                 ; 6       ;
; entA[10]                                               ;                   ;         ;
;      - ula_bo:BO|shift_reg:reg_A|r_reg~12              ; 0                 ; 6       ;
; entA[11]                                               ;                   ;         ;
;      - ula_bo:BO|shift_reg:reg_A|r_reg~13              ; 1                 ; 6       ;
; entA[12]                                               ;                   ;         ;
;      - ula_bo:BO|shift_reg:reg_A|r_reg~14              ; 0                 ; 6       ;
; entA[13]                                               ;                   ;         ;
;      - ula_bo:BO|shift_reg:reg_A|r_reg~15              ; 1                 ; 6       ;
; entA[14]                                               ;                   ;         ;
;      - ula_bo:BO|shift_reg:reg_A|r_reg~16              ; 0                 ; 6       ;
; entA[15]                                               ;                   ;         ;
; entA[16]                                               ;                   ;         ;
; entA[17]                                               ;                   ;         ;
; entA[18]                                               ;                   ;         ;
; entA[19]                                               ;                   ;         ;
;      - ula_bo:BO|shift_reg:reg_A|r_reg~21              ; 0                 ; 6       ;
; entA[20]                                               ;                   ;         ;
;      - ula_bo:BO|shift_reg:reg_A|r_reg~22              ; 0                 ; 6       ;
; entA[21]                                               ;                   ;         ;
;      - ula_bo:BO|shift_reg:reg_A|r_reg~23              ; 0                 ; 6       ;
; entA[22]                                               ;                   ;         ;
;      - ula_bo:BO|shift_reg:reg_A|r_reg~24              ; 1                 ; 6       ;
; entA[23]                                               ;                   ;         ;
;      - ula_bo:BO|shift_reg:reg_A|r_reg~25              ; 0                 ; 6       ;
; entA[24]                                               ;                   ;         ;
;      - ula_bo:BO|shift_reg:reg_A|r_reg~26              ; 0                 ; 6       ;
; entA[25]                                               ;                   ;         ;
;      - ula_bo:BO|shift_reg:reg_A|r_reg~27              ; 1                 ; 6       ;
; entA[26]                                               ;                   ;         ;
;      - ula_bo:BO|shift_reg:reg_A|r_reg~28              ; 0                 ; 6       ;
; entA[27]                                               ;                   ;         ;
;      - ula_bo:BO|shift_reg:reg_A|r_reg~29              ; 0                 ; 6       ;
; entA[28]                                               ;                   ;         ;
;      - ula_bo:BO|shift_reg:reg_A|r_reg~30              ; 1                 ; 6       ;
; entA[29]                                               ;                   ;         ;
;      - ula_bo:BO|shift_reg:reg_A|r_reg~31              ; 1                 ; 6       ;
; entA[30]                                               ;                   ;         ;
;      - ula_bo:BO|shift_reg:reg_A|r_reg~32              ; 1                 ; 6       ;
; iniciar                                                ;                   ;         ;
;      - ula_bc:BC|Selector25~0                          ; 0                 ; 6       ;
;      - ula_bc:BC|Selector26~0                          ; 0                 ; 6       ;
+--------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                 ;
+-----------------------------------------+-------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+
; Name                                    ; Location          ; Fan-Out ; Usage                    ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------+-------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+
; clk                                     ; PIN_H2            ; 9       ; Clock                    ; no     ; --                   ; --               ; --                        ;
; clk                                     ; PIN_H2            ; 245     ; Clock                    ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; reset                                   ; PIN_H1            ; 20      ; Async. clear             ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; ula_bc:BC|Selector27~0                  ; LCCOMB_X6_Y6_N20  ; 20      ; Latch enable             ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; ula_bc:BC|WideOr12                      ; LCCOMB_X13_Y4_N6  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ula_bc:BC|WideOr12~2                    ; LCCOMB_X13_Y4_N26 ; 33      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ula_bc:BC|WideOr9                       ; LCCOMB_X9_Y4_N24  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ula_bc:BC|current_state.LOAD            ; LCFF_X13_Y6_N19   ; 74      ; Clock enable, Sync. load ; no     ; --                   ; --               ; --                        ;
; ula_bo:BO|shift_reg:reg_A|r_reg[15]~2   ; LCCOMB_X13_Y5_N22 ; 31      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[1]~2 ; LCCOMB_X6_Y4_N18  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ula_bo:BO|shift_reg:reg_PL|r_reg[5]~1   ; LCCOMB_X14_Y4_N4  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------+-------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                               ;
+------------------------+------------------+---------+----------------------+------------------+---------------------------+
; Name                   ; Location         ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------+------------------+---------+----------------------+------------------+---------------------------+
; clk                    ; PIN_H2           ; 245     ; Global Clock         ; GCLK2            ; --                        ;
; reset                  ; PIN_H1           ; 20      ; Global Clock         ; GCLK1            ; --                        ;
; ula_bc:BC|Selector27~0 ; LCCOMB_X6_Y6_N20 ; 20      ; Global Clock         ; GCLK3            ; --                        ;
+------------------------+------------------+---------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                               ;
+-----------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                ; Fan-Out ;
+-----------------------------------------------------------------------------------------------------+---------+
; ula_bc:BC|Selector22~1                                                                              ; 154     ;
; ula_bc:BC|current_state.LOAD                                                                        ; 74      ;
; ula_bo:BO|Mux3~1                                                                                    ; 73      ;
; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[1]~0                                                             ; 64      ;
; ula_bo:BO|std_logic_register:reg_S0|q_int[25]~7                                                     ; 63      ;
; ula_bc:BC|Selector22~0                                                                              ; 51      ;
; ula_bo:BO|Mux2~0                                                                                    ; 49      ;
; ula_bc:BC|current_state.MULT1                                                                       ; 37      ;
; ula_bc:BC|WideOr10                                                                                  ; 33      ;
; ula_bc:BC|WideOr12~2                                                                                ; 33      ;
; ula_bo:BO|std_logic_register:reg_S0|q_int[25]~8                                                     ; 32      ;
; ula_bo:BO|std_logic_register:reg_S0|q_int[25]~6                                                     ; 32      ;
; ula_bc:BC|WideOr12                                                                                  ; 32      ;
; ula_bc:BC|WideOr9                                                                                   ; 32      ;
; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[1]~2                                                             ; 32      ;
; ula_bo:BO|shift_reg:reg_PL|r_reg[5]~1                                                               ; 32      ;
; ula_bo:BO|shift_reg:reg_A|r_reg[15]~2                                                               ; 31      ;
; ula_bo:BO|mux_2to1:mux_10|s_mux[1]~6                                                                ; 31      ;
; ula_bo:BO|std_logic_register:reg_B|q_int[31]                                                        ; 10      ;
; ula_bc:BC|current_state.DECIDE                                                                      ; 9       ;
; ula_bo:BO|std_logic_register:reg_B|q_int[0]                                                         ; 9       ;
; ula_bo:BO|std_logic_register:reg_B|q_int[1]                                                         ; 9       ;
; ula_bo:BO|std_logic_register:reg_B|q_int[2]                                                         ; 9       ;
; ula_bo:BO|std_logic_register:reg_B|q_int[3]                                                         ; 9       ;
; ula_bo:BO|std_logic_register:reg_B|q_int[4]                                                         ; 9       ;
; ula_bo:BO|std_logic_register:reg_B|q_int[5]                                                         ; 9       ;
; ula_bo:BO|std_logic_register:reg_B|q_int[6]                                                         ; 9       ;
; ula_bo:BO|std_logic_register:reg_B|q_int[8]                                                         ; 9       ;
; ula_bo:BO|std_logic_register:reg_B|q_int[9]                                                         ; 9       ;
; ula_bo:BO|std_logic_register:reg_B|q_int[10]                                                        ; 9       ;
; ula_bo:BO|std_logic_register:reg_B|q_int[11]                                                        ; 9       ;
; ula_bo:BO|std_logic_register:reg_B|q_int[13]                                                        ; 9       ;
; ula_bo:BO|std_logic_register:reg_B|q_int[14]                                                        ; 9       ;
; ula_bo:BO|std_logic_register:reg_B|q_int[15]                                                        ; 9       ;
; ula_bo:BO|std_logic_register:reg_B|q_int[16]                                                        ; 9       ;
; ula_bo:BO|std_logic_register:reg_B|q_int[17]                                                        ; 9       ;
; ula_bo:BO|std_logic_register:reg_B|q_int[18]                                                        ; 9       ;
; ula_bo:BO|std_logic_register:reg_B|q_int[19]                                                        ; 9       ;
; ula_bo:BO|std_logic_register:reg_B|q_int[20]                                                        ; 9       ;
; ula_bo:BO|std_logic_register:reg_B|q_int[21]                                                        ; 9       ;
; ula_bo:BO|std_logic_register:reg_B|q_int[22]                                                        ; 9       ;
; ula_bo:BO|std_logic_register:reg_B|q_int[23]                                                        ; 9       ;
; ula_bo:BO|std_logic_register:reg_B|q_int[24]                                                        ; 9       ;
; ula_bo:BO|std_logic_register:reg_B|q_int[25]                                                        ; 9       ;
; ula_bo:BO|std_logic_register:reg_B|q_int[26]                                                        ; 9       ;
; ula_bo:BO|std_logic_register:reg_B|q_int[27]                                                        ; 9       ;
; ula_bo:BO|std_logic_register:reg_B|q_int[28]                                                        ; 9       ;
; ula_bo:BO|std_logic_register:reg_B|q_int[29]                                                        ; 9       ;
; ula_bo:BO|std_logic_register:reg_B|q_int[30]                                                        ; 9       ;
; clk                                                                                                 ; 8       ;
; ula_bo:BO|std_logic_register:reg_B|q_int[7]                                                         ; 8       ;
; ula_bo:BO|std_logic_register:reg_B|q_int[12]                                                        ; 8       ;
; ula_bo:BO|shift_reg:reg_A|r_reg[31]                                                                 ; 8       ;
; ula_bo:BO|Mux4~0                                                                                    ; 7       ;
; ula_bo:BO|Mux1~0                                                                                    ; 7       ;
; ula_bc:BC|current_state.MULT5                                                                       ; 6       ;
; ula_bo:BO|std_logic_register:reg_count_r|q_int[10]                                                  ; 6       ;
; ula_bo:BO|std_logic_register:reg_count_r|q_int[5]                                                   ; 6       ;
; ula_bo:BO|shift_reg:reg_A|r_reg[30]                                                                 ; 6       ;
; ula_bo:BO|shift_reg:reg_A|r_reg[29]                                                                 ; 6       ;
; ula_bo:BO|shift_reg:reg_A|r_reg[28]                                                                 ; 6       ;
; ula_bo:BO|shift_reg:reg_A|r_reg[27]                                                                 ; 6       ;
; ula_bo:BO|shift_reg:reg_A|r_reg[26]                                                                 ; 6       ;
; ula_bo:BO|shift_reg:reg_A|r_reg[25]                                                                 ; 6       ;
; ula_bo:BO|shift_reg:reg_A|r_reg[24]                                                                 ; 6       ;
; ula_bo:BO|shift_reg:reg_A|r_reg[23]                                                                 ; 6       ;
; ula_bo:BO|shift_reg:reg_A|r_reg[22]                                                                 ; 6       ;
; ula_bo:BO|shift_reg:reg_A|r_reg[21]                                                                 ; 6       ;
; ula_bo:BO|shift_reg:reg_A|r_reg[20]                                                                 ; 6       ;
; ula_bo:BO|shift_reg:reg_A|r_reg[19]                                                                 ; 6       ;
; ula_bo:BO|shift_reg:reg_A|r_reg[18]                                                                 ; 6       ;
; ula_bo:BO|shift_reg:reg_A|r_reg[17]                                                                 ; 6       ;
; ula_bo:BO|shift_reg:reg_A|r_reg[16]                                                                 ; 6       ;
; ula_bo:BO|shift_reg:reg_A|r_reg[15]                                                                 ; 6       ;
; ula_bo:BO|shift_reg:reg_A|r_reg[14]                                                                 ; 6       ;
; ula_bo:BO|shift_reg:reg_A|r_reg[13]                                                                 ; 6       ;
; ula_bo:BO|shift_reg:reg_A|r_reg[12]                                                                 ; 6       ;
; ula_bo:BO|shift_reg:reg_A|r_reg[11]                                                                 ; 6       ;
; ula_bo:BO|shift_reg:reg_A|r_reg[10]                                                                 ; 6       ;
; ula_bo:BO|shift_reg:reg_A|r_reg[9]                                                                  ; 6       ;
; ula_bo:BO|shift_reg:reg_A|r_reg[8]                                                                  ; 6       ;
; ula_bo:BO|shift_reg:reg_A|r_reg[7]                                                                  ; 6       ;
; ula_bo:BO|shift_reg:reg_A|r_reg[6]                                                                  ; 6       ;
; ula_bo:BO|shift_reg:reg_A|r_reg[5]                                                                  ; 6       ;
; ula_bo:BO|shift_reg:reg_A|r_reg[4]                                                                  ; 6       ;
; ula_bo:BO|shift_reg:reg_A|r_reg[3]                                                                  ; 6       ;
; ula_bo:BO|shift_reg:reg_A|r_reg[2]                                                                  ; 6       ;
; ula_bo:BO|shift_reg:reg_A|r_reg[1]                                                                  ; 6       ;
; ula_bo:BO|shift_reg:reg_A|r_reg[0]                                                                  ; 6       ;
; ula_bc:BC|current_state.DIV1                                                                        ; 5       ;
; ula_bo:BO|std_logic_register:reg_count_r|q_int[31]                                                  ; 5       ;
; ula_bo:BO|std_logic_register:reg_count_r|q_int[30]                                                  ; 5       ;
; ula_bo:BO|std_logic_register:reg_count_r|q_int[29]                                                  ; 5       ;
; ula_bo:BO|std_logic_register:reg_count_r|q_int[28]                                                  ; 5       ;
; ula_bo:BO|std_logic_register:reg_count_r|q_int[27]                                                  ; 5       ;
; ula_bo:BO|std_logic_register:reg_count_r|q_int[26]                                                  ; 5       ;
; ula_bo:BO|std_logic_register:reg_count_r|q_int[25]                                                  ; 5       ;
; ula_bo:BO|std_logic_register:reg_count_r|q_int[24]                                                  ; 5       ;
; ula_bo:BO|std_logic_register:reg_count_r|q_int[23]                                                  ; 5       ;
; ula_bo:BO|std_logic_register:reg_count_r|q_int[22]                                                  ; 5       ;
; ula_bo:BO|std_logic_register:reg_count_r|q_int[21]                                                  ; 5       ;
; ula_bo:BO|std_logic_register:reg_count_r|q_int[20]                                                  ; 5       ;
; ula_bo:BO|std_logic_register:reg_count_r|q_int[19]                                                  ; 5       ;
; ula_bo:BO|std_logic_register:reg_count_r|q_int[18]                                                  ; 5       ;
; ula_bo:BO|std_logic_register:reg_count_r|q_int[17]                                                  ; 5       ;
; ula_bo:BO|std_logic_register:reg_count_r|q_int[16]                                                  ; 5       ;
; ula_bo:BO|std_logic_register:reg_count_r|q_int[15]                                                  ; 5       ;
; ula_bo:BO|std_logic_register:reg_count_r|q_int[14]                                                  ; 5       ;
; ula_bo:BO|std_logic_register:reg_count_r|q_int[13]                                                  ; 5       ;
; ula_bo:BO|std_logic_register:reg_count_r|q_int[12]                                                  ; 5       ;
; ula_bo:BO|std_logic_register:reg_count_r|q_int[11]                                                  ; 5       ;
; ula_bo:BO|std_logic_register:reg_count_r|q_int[9]                                                   ; 5       ;
; ula_bo:BO|std_logic_register:reg_count_r|q_int[8]                                                   ; 5       ;
; ula_bo:BO|std_logic_register:reg_count_r|q_int[7]                                                   ; 5       ;
; ula_bo:BO|std_logic_register:reg_count_r|q_int[6]                                                   ; 5       ;
; ula_bo:BO|std_logic_register:reg_count_r|q_int[4]                                                   ; 5       ;
; ula_bo:BO|std_logic_register:reg_count_r|q_int[3]                                                   ; 5       ;
; ula_bo:BO|std_logic_register:reg_count_r|q_int[2]                                                   ; 5       ;
; ula_bo:BO|std_logic_register:reg_count_r|q_int[1]                                                   ; 5       ;
; ula_bo:BO|std_logic_register:reg_count_r|q_int[0]                                                   ; 5       ;
; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[31]                                                              ; 5       ;
; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[30]                                                              ; 5       ;
; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[29]                                                              ; 5       ;
; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[28]                                                              ; 5       ;
; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[27]                                                              ; 5       ;
; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[26]                                                              ; 5       ;
; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[25]                                                              ; 5       ;
; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[24]                                                              ; 5       ;
; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[23]                                                              ; 5       ;
; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[22]                                                              ; 5       ;
; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[21]                                                              ; 5       ;
; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[20]                                                              ; 5       ;
; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[19]                                                              ; 5       ;
; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[18]                                                              ; 5       ;
; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[17]                                                              ; 5       ;
; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[16]                                                              ; 5       ;
; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[15]                                                              ; 5       ;
; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[14]                                                              ; 5       ;
; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[13]                                                              ; 5       ;
; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[12]                                                              ; 5       ;
; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[11]                                                              ; 5       ;
; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[10]                                                              ; 5       ;
; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[9]                                                               ; 5       ;
; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[8]                                                               ; 5       ;
; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[7]                                                               ; 5       ;
; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[6]                                                               ; 5       ;
; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[5]                                                               ; 5       ;
; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[4]                                                               ; 5       ;
; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[3]                                                               ; 5       ;
; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[2]                                                               ; 5       ;
; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[1]                                                               ; 5       ;
; ula_bo:BO|adder_subtractor:add_sub|full_adder:\interator:30:adder|Cout~0                            ; 5       ;
; ula_bo:BO|std_logic_register:reg_ULAOp|q_int[1]                                                     ; 5       ;
; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[0]                                                               ; 5       ;
; ula_bc:BC|WideOr11~0                                                                                ; 5       ;
; ula_bo:BO|Mux0~0                                                                                    ; 4       ;
; ula_bo:BO|Equal0~10                                                                                 ; 3       ;
; ula_bo:BO|Equal1~10                                                                                 ; 3       ;
; ula_bc:BC|current_state.MULT3                                                                       ; 3       ;
; ula_bo:BO|subtractor:sub|full_adder:\interator:9:fa|Cout                                            ; 3       ;
; ula_bo:BO|subtractor:sub|full_adder:\interator:4:fa|Cout                                            ; 3       ;
; ula_bc:BC|current_state.DIV3                                                                        ; 3       ;
; ula_bc:BC|current_state.MULT4                                                                       ; 3       ;
; ula_bc:BC|lpe~9                                                                                     ; 3       ;
; ula_bo:BO|and_or:and_or|result~0                                                                    ; 3       ;
; ula_bo:BO|std_logic_register:reg_funct|q_int[3]                                                     ; 3       ;
; ula_bo:BO|std_logic_register:reg_funct|q_int[2]                                                     ; 3       ;
; ula_bo:BO|std_logic_register:reg_funct|q_int[1]                                                     ; 3       ;
; ula_bo:BO|std_logic_register:reg_funct|q_int[0]                                                     ; 3       ;
; ula_bo:BO|Mux3~0                                                                                    ; 3       ;
; ula_bc:BC|Selector9~0                                                                               ; 3       ;
; iniciar                                                                                             ; 2       ;
; ula_bc:BC|next_state.INIT_1543                                                                      ; 2       ;
; ula_bc:BC|next_state.DIV2_988                                                                       ; 2       ;
; ula_bc:BC|next_state.MULT2_1210                                                                     ; 2       ;
; ula_bc:BC|next_state.MULT3_1173                                                                     ; 2       ;
; ula_bc:BC|next_state.LOAD_1506                                                                      ; 2       ;
; ula_bc:BC|next_state.DIV3_951                                                                       ; 2       ;
; ula_bc:BC|next_state.MULT4_1136                                                                     ; 2       ;
; ula_bc:BC|next_state.DIV1_1025                                                                      ; 2       ;
; ula_bc:BC|next_state.MULT5_1099                                                                     ; 2       ;
; ula_bc:BC|next_state.MULT1_1247                                                                     ; 2       ;
; ula_bc:BC|next_state.DECIDE_1469                                                                    ; 2       ;
; ula_bc:BC|next_state.DIV4_914                                                                       ; 2       ;
; ula_bc:BC|next_state.MULT6_1062                                                                     ; 2       ;
; ula_bc:BC|next_state.S_AND_1358                                                                     ; 2       ;
; ula_bc:BC|next_state.S_OR_1395                                                                      ; 2       ;
; ula_bc:BC|next_state.SLT_1432                                                                       ; 2       ;
; ula_bc:BC|next_state.AD_1284                                                                        ; 2       ;
; ula_bc:BC|next_state.SUB_1321                                                                       ; 2       ;
; ula_bc:BC|next_state.ERRO_877                                                                       ; 2       ;
; ula_bc:BC|next_state.PRONTO_840                                                                     ; 2       ;
; ula_bc:BC|lpe~10                                                                                    ; 2       ;
; ula_bc:BC|current_state.INIT                                                                        ; 2       ;
; ula_bo:BO|count_less_than_B:count_lessth_B|subtractor:subtractor|full_adder:\interator:30:fa|Cout~2 ; 2       ;
; ula_bc:BC|current_state.DIV2                                                                        ; 2       ;
; ula_bc:BC|Selector4~0                                                                               ; 2       ;
; ula_bc:BC|current_state.MULT2                                                                       ; 2       ;
; ula_bo:BO|subtractor:sub|full_adder:\interator:29:fa|Cout                                           ; 2       ;
; ula_bo:BO|subtractor:sub|full_adder:\interator:28:fa|Cout                                           ; 2       ;
; ula_bo:BO|subtractor:sub|full_adder:\interator:27:fa|Cout                                           ; 2       ;
; ula_bo:BO|subtractor:sub|full_adder:\interator:26:fa|Cout                                           ; 2       ;
; ula_bo:BO|subtractor:sub|full_adder:\interator:25:fa|Cout                                           ; 2       ;
; ula_bo:BO|subtractor:sub|full_adder:\interator:24:fa|Cout                                           ; 2       ;
; ula_bo:BO|subtractor:sub|full_adder:\interator:23:fa|Cout                                           ; 2       ;
; ula_bo:BO|subtractor:sub|full_adder:\interator:22:fa|Cout                                           ; 2       ;
; ula_bo:BO|subtractor:sub|full_adder:\interator:21:fa|Cout                                           ; 2       ;
; ula_bo:BO|subtractor:sub|full_adder:\interator:20:fa|Cout                                           ; 2       ;
; ula_bo:BO|subtractor:sub|full_adder:\interator:19:fa|Cout                                           ; 2       ;
; ula_bo:BO|subtractor:sub|full_adder:\interator:18:fa|Cout                                           ; 2       ;
; ula_bo:BO|subtractor:sub|full_adder:\interator:17:fa|Cout                                           ; 2       ;
; ula_bo:BO|subtractor:sub|full_adder:\interator:16:fa|Cout                                           ; 2       ;
; ula_bo:BO|subtractor:sub|full_adder:\interator:15:fa|Cout                                           ; 2       ;
; ula_bo:BO|subtractor:sub|full_adder:\interator:14:fa|Cout                                           ; 2       ;
; ula_bo:BO|subtractor:sub|full_adder:\interator:13:fa|Cout                                           ; 2       ;
; ula_bo:BO|subtractor:sub|full_adder:\interator:12:fa|Cout                                           ; 2       ;
; ula_bo:BO|subtractor:sub|full_adder:\interator:11:fa|Cout~1                                         ; 2       ;
; ula_bo:BO|subtractor:sub|full_adder:\interator:11:fa|Cout~0                                         ; 2       ;
; ula_bo:BO|mux_2to1:mux_8|s_mux[12]~3                                                                ; 2       ;
; ula_bo:BO|subtractor:sub|full_adder:\interator:11:fa|S~0                                            ; 2       ;
; ula_bo:BO|mux_2to1:mux_8|s_mux[10]~2                                                                ; 2       ;
; ula_bo:BO|subtractor:sub|full_adder:\interator:8:fa|Cout                                            ; 2       ;
; ula_bo:BO|subtractor:sub|full_adder:\interator:7:fa|Cout                                            ; 2       ;
; ula_bo:BO|subtractor:sub|full_adder:\interator:6:fa|Cout~1                                          ; 2       ;
; ula_bo:BO|subtractor:sub|full_adder:\interator:6:fa|Cout~0                                          ; 2       ;
; ula_bo:BO|mux_2to1:mux_8|s_mux[7]~1                                                                 ; 2       ;
; ula_bo:BO|subtractor:sub|full_adder:\interator:6:fa|S~0                                             ; 2       ;
; ula_bo:BO|mux_2to1:mux_8|s_mux[5]~0                                                                 ; 2       ;
; ula_bo:BO|subtractor:sub|full_adder:\interator:3:fa|Cout                                            ; 2       ;
; ula_bo:BO|subtractor:sub|full_adder:\interator:2:fa|Cout                                            ; 2       ;
; ula_bo:BO|subtractor:sub|full_adder:\interator:1:fa|Cout                                            ; 2       ;
; ula_bo:BO|subtractor:sub|full_adder:\interator:0:fa|Cout~0                                          ; 2       ;
; ula_bo:BO|adder:somador_P|full_adder:\interator:30:fa|Cout~0                                        ; 2       ;
; ula_bo:BO|adder:somador_P|full_adder:\interator:29:fa|Cout~0                                        ; 2       ;
; ula_bo:BO|adder:somador_P|full_adder:\interator:28:fa|Cout~0                                        ; 2       ;
; ula_bo:BO|adder:somador_P|full_adder:\interator:27:fa|Cout~0                                        ; 2       ;
; ula_bo:BO|adder:somador_P|full_adder:\interator:26:fa|Cout~0                                        ; 2       ;
; ula_bo:BO|adder:somador_P|full_adder:\interator:25:fa|Cout~0                                        ; 2       ;
; ula_bo:BO|adder:somador_P|full_adder:\interator:24:fa|Cout~0                                        ; 2       ;
; ula_bo:BO|adder:somador_P|full_adder:\interator:23:fa|Cout~0                                        ; 2       ;
; ula_bo:BO|adder:somador_P|full_adder:\interator:22:fa|Cout~0                                        ; 2       ;
; ula_bo:BO|adder:somador_P|full_adder:\interator:21:fa|Cout~0                                        ; 2       ;
; ula_bo:BO|adder:somador_P|full_adder:\interator:20:fa|Cout~0                                        ; 2       ;
; ula_bo:BO|adder:somador_P|full_adder:\interator:19:fa|Cout~0                                        ; 2       ;
; ula_bo:BO|adder:somador_P|full_adder:\interator:18:fa|Cout~0                                        ; 2       ;
; ula_bo:BO|adder:somador_P|full_adder:\interator:17:fa|Cout~0                                        ; 2       ;
; ula_bo:BO|adder:somador_P|full_adder:\interator:16:fa|Cout~0                                        ; 2       ;
; ula_bo:BO|adder:somador_P|full_adder:\interator:15:fa|Cout~0                                        ; 2       ;
; ula_bo:BO|adder:somador_P|full_adder:\interator:14:fa|Cout~0                                        ; 2       ;
; ula_bo:BO|adder:somador_P|full_adder:\interator:13:fa|Cout~0                                        ; 2       ;
; ula_bo:BO|adder:somador_P|full_adder:\interator:12:fa|Cout~0                                        ; 2       ;
; ula_bo:BO|adder:somador_P|full_adder:\interator:11:fa|Cout~0                                        ; 2       ;
; ula_bo:BO|adder:somador_P|full_adder:\interator:10:fa|Cout~0                                        ; 2       ;
; ula_bo:BO|adder:somador_P|full_adder:\interator:9:fa|Cout~0                                         ; 2       ;
; ula_bo:BO|adder:somador_P|full_adder:\interator:8:fa|Cout~0                                         ; 2       ;
; ula_bo:BO|adder:somador_P|full_adder:\interator:7:fa|Cout~0                                         ; 2       ;
; ula_bo:BO|adder:somador_P|full_adder:\interator:6:fa|Cout~0                                         ; 2       ;
; ula_bo:BO|adder:somador_P|full_adder:\interator:5:fa|Cout~0                                         ; 2       ;
; ula_bo:BO|adder:somador_P|full_adder:\interator:4:fa|Cout~0                                         ; 2       ;
; ula_bo:BO|adder:somador_P|full_adder:\interator:3:fa|Cout~0                                         ; 2       ;
; ula_bo:BO|adder:somador_P|full_adder:\interator:2:fa|Cout~0                                         ; 2       ;
; ula_bo:BO|adder:somador_P|full_adder:\interator:1:fa|Cout~0                                         ; 2       ;
; ula_bo:BO|adder:somador_P|full_adder:\interator:0:fa|Cout~0                                         ; 2       ;
; ula_bo:BO|Equal2~9                                                                                  ; 2       ;
; ula_bo:BO|Equal2~4                                                                                  ; 2       ;
; ula_bc:BC|Selector0~0                                                                               ; 2       ;
; ula_bo:BO|adder_subtractor:add_sub|full_adder:\interator:31:adder|Cout~0                            ; 2       ;
; ula_bo:BO|mux_2to1:mux_10|s_mux[31]~109                                                             ; 2       ;
; ula_bo:BO|shift_reg:reg_PL|r_reg[31]                                                                ; 2       ;
; ula_bo:BO|shift_reg:reg_PL|r_reg[30]                                                                ; 2       ;
; ula_bo:BO|shift_reg:reg_PL|r_reg[29]                                                                ; 2       ;
; ula_bo:BO|shift_reg:reg_PL|r_reg[28]                                                                ; 2       ;
; ula_bo:BO|shift_reg:reg_PL|r_reg[27]                                                                ; 2       ;
; ula_bo:BO|shift_reg:reg_PL|r_reg[26]                                                                ; 2       ;
; ula_bo:BO|shift_reg:reg_PL|r_reg[25]                                                                ; 2       ;
; ula_bo:BO|shift_reg:reg_PL|r_reg[24]                                                                ; 2       ;
; ula_bo:BO|shift_reg:reg_PL|r_reg[23]                                                                ; 2       ;
; ula_bo:BO|shift_reg:reg_PL|r_reg[22]                                                                ; 2       ;
; ula_bo:BO|shift_reg:reg_PL|r_reg[21]                                                                ; 2       ;
; ula_bo:BO|shift_reg:reg_PL|r_reg[20]                                                                ; 2       ;
; ula_bo:BO|shift_reg:reg_PL|r_reg[19]                                                                ; 2       ;
; ula_bo:BO|shift_reg:reg_PL|r_reg[18]                                                                ; 2       ;
; ula_bo:BO|shift_reg:reg_PL|r_reg[17]                                                                ; 2       ;
; ula_bo:BO|shift_reg:reg_PL|r_reg[16]                                                                ; 2       ;
; ula_bo:BO|shift_reg:reg_PL|r_reg[15]                                                                ; 2       ;
; ula_bo:BO|shift_reg:reg_PL|r_reg[14]                                                                ; 2       ;
; ula_bo:BO|shift_reg:reg_PL|r_reg[13]                                                                ; 2       ;
; ula_bo:BO|shift_reg:reg_PL|r_reg[12]                                                                ; 2       ;
; ula_bo:BO|shift_reg:reg_PL|r_reg[11]                                                                ; 2       ;
; ula_bo:BO|shift_reg:reg_PL|r_reg[10]                                                                ; 2       ;
; ula_bo:BO|shift_reg:reg_PL|r_reg[9]                                                                 ; 2       ;
; ula_bo:BO|shift_reg:reg_PL|r_reg[8]                                                                 ; 2       ;
; ula_bo:BO|shift_reg:reg_PL|r_reg[7]                                                                 ; 2       ;
; ula_bo:BO|shift_reg:reg_PL|r_reg[6]                                                                 ; 2       ;
; ula_bo:BO|shift_reg:reg_PL|r_reg[5]                                                                 ; 2       ;
; ula_bo:BO|shift_reg:reg_PL|r_reg[4]                                                                 ; 2       ;
; ula_bo:BO|shift_reg:reg_PL|r_reg[3]                                                                 ; 2       ;
; ula_bo:BO|shift_reg:reg_PL|r_reg[2]                                                                 ; 2       ;
; ula_bo:BO|shift_reg:reg_PL|r_reg[1]                                                                 ; 2       ;
; ula_bc:BC|current_state.DIV4                                                                        ; 2       ;
; ula_bc:BC|current_state.MULT6                                                                       ; 2       ;
; ula_bo:BO|adder_subtractor:add_sub|full_adder:\interator:29:adder|Cout~0                            ; 2       ;
; ula_bo:BO|adder_subtractor:add_sub|full_adder:\interator:28:adder|Cout~0                            ; 2       ;
; ula_bo:BO|adder_subtractor:add_sub|full_adder:\interator:27:adder|Cout~0                            ; 2       ;
; ula_bo:BO|adder_subtractor:add_sub|full_adder:\interator:26:adder|Cout~0                            ; 2       ;
; ula_bo:BO|adder_subtractor:add_sub|full_adder:\interator:25:adder|Cout~0                            ; 2       ;
; ula_bo:BO|adder_subtractor:add_sub|full_adder:\interator:24:adder|Cout~0                            ; 2       ;
; ula_bo:BO|adder_subtractor:add_sub|full_adder:\interator:23:adder|Cout~0                            ; 2       ;
; ula_bo:BO|adder_subtractor:add_sub|full_adder:\interator:22:adder|Cout~0                            ; 2       ;
; ula_bo:BO|adder_subtractor:add_sub|full_adder:\interator:21:adder|Cout~0                            ; 2       ;
; ula_bo:BO|adder_subtractor:add_sub|full_adder:\interator:20:adder|Cout~0                            ; 2       ;
; ula_bo:BO|adder_subtractor:add_sub|full_adder:\interator:19:adder|Cout~0                            ; 2       ;
; ula_bo:BO|adder_subtractor:add_sub|full_adder:\interator:18:adder|Cout~0                            ; 2       ;
; ula_bo:BO|adder_subtractor:add_sub|full_adder:\interator:17:adder|Cout~0                            ; 2       ;
; ula_bo:BO|adder_subtractor:add_sub|full_adder:\interator:16:adder|Cout~0                            ; 2       ;
; ula_bo:BO|adder_subtractor:add_sub|full_adder:\interator:15:adder|Cout~0                            ; 2       ;
; ula_bo:BO|adder_subtractor:add_sub|full_adder:\interator:14:adder|Cout~0                            ; 2       ;
; ula_bo:BO|adder_subtractor:add_sub|full_adder:\interator:13:adder|Cout~0                            ; 2       ;
; ula_bo:BO|adder_subtractor:add_sub|full_adder:\interator:12:adder|Cout~0                            ; 2       ;
; ula_bo:BO|adder_subtractor:add_sub|full_adder:\interator:11:adder|Cout~0                            ; 2       ;
; ula_bo:BO|adder_subtractor:add_sub|full_adder:\interator:10:adder|Cout~0                            ; 2       ;
; ula_bo:BO|adder_subtractor:add_sub|full_adder:\interator:9:adder|Cout~0                             ; 2       ;
; ula_bo:BO|adder_subtractor:add_sub|full_adder:\interator:8:adder|Cout~0                             ; 2       ;
; ula_bo:BO|adder_subtractor:add_sub|full_adder:\interator:7:adder|Cout~0                             ; 2       ;
; ula_bo:BO|adder_subtractor:add_sub|full_adder:\interator:6:adder|Cout~0                             ; 2       ;
; ula_bo:BO|adder_subtractor:add_sub|full_adder:\interator:5:adder|Cout~0                             ; 2       ;
; ula_bo:BO|adder_subtractor:add_sub|full_adder:\interator:4:adder|Cout~0                             ; 2       ;
; ula_bo:BO|adder_subtractor:add_sub|full_adder:\interator:3:adder|Cout~0                             ; 2       ;
; ula_bo:BO|adder_subtractor:add_sub|full_adder:\interator:2:adder|Cout~0                             ; 2       ;
; ula_bo:BO|adder_subtractor:add_sub|full_adder:\interator:1:adder|Cout~0                             ; 2       ;
; ula_bo:BO|adder_subtractor:add_sub|full_adder:\interator:0:adder|Cout~1                             ; 2       ;
; ula_bo:BO|std_logic_register:reg_ULAOp|q_int[0]                                                     ; 2       ;
; ula_bo:BO|std_logic_register:reg_funct|q_int[5]                                                     ; 2       ;
; ula_bo:BO|std_logic_register:reg_funct|q_int[4]                                                     ; 2       ;
; ula_bc:BC|current_state.S_AND                                                                       ; 2       ;
; ula_bc:BC|current_state.S_OR                                                                        ; 2       ;
; ula_bc:BC|current_state.SLT                                                                         ; 2       ;
; ula_bc:BC|current_state.ERRO                                                                        ; 2       ;
; ula_bc:BC|current_state.PRONTO                                                                      ; 2       ;
; entA[30]                                                                                            ; 1       ;
; entA[29]                                                                                            ; 1       ;
; entA[28]                                                                                            ; 1       ;
; entA[27]                                                                                            ; 1       ;
; entA[26]                                                                                            ; 1       ;
; entA[25]                                                                                            ; 1       ;
; entA[24]                                                                                            ; 1       ;
; entA[23]                                                                                            ; 1       ;
; entA[22]                                                                                            ; 1       ;
; entA[21]                                                                                            ; 1       ;
; entA[20]                                                                                            ; 1       ;
; entA[19]                                                                                            ; 1       ;
; entA[18]                                                                                            ; 1       ;
; entA[17]                                                                                            ; 1       ;
; entA[16]                                                                                            ; 1       ;
; entA[15]                                                                                            ; 1       ;
; entA[14]                                                                                            ; 1       ;
; entA[13]                                                                                            ; 1       ;
; entA[12]                                                                                            ; 1       ;
; entA[11]                                                                                            ; 1       ;
; entA[10]                                                                                            ; 1       ;
; entA[9]                                                                                             ; 1       ;
; entA[8]                                                                                             ; 1       ;
; entA[7]                                                                                             ; 1       ;
; entA[6]                                                                                             ; 1       ;
; entA[5]                                                                                             ; 1       ;
; entA[4]                                                                                             ; 1       ;
; entA[3]                                                                                             ; 1       ;
; entA[2]                                                                                             ; 1       ;
; entA[1]                                                                                             ; 1       ;
; entA[0]                                                                                             ; 1       ;
; entB[0]                                                                                             ; 1       ;
; entB[1]                                                                                             ; 1       ;
; entB[2]                                                                                             ; 1       ;
; entB[3]                                                                                             ; 1       ;
; entB[4]                                                                                             ; 1       ;
; entB[5]                                                                                             ; 1       ;
; entB[6]                                                                                             ; 1       ;
; entB[7]                                                                                             ; 1       ;
; entB[8]                                                                                             ; 1       ;
; entB[9]                                                                                             ; 1       ;
; entB[10]                                                                                            ; 1       ;
; entB[11]                                                                                            ; 1       ;
; entB[12]                                                                                            ; 1       ;
; entB[13]                                                                                            ; 1       ;
; entB[14]                                                                                            ; 1       ;
; entB[15]                                                                                            ; 1       ;
; entB[16]                                                                                            ; 1       ;
; entB[17]                                                                                            ; 1       ;
; entB[18]                                                                                            ; 1       ;
; entB[19]                                                                                            ; 1       ;
; entB[20]                                                                                            ; 1       ;
; entB[21]                                                                                            ; 1       ;
; entB[22]                                                                                            ; 1       ;
; entB[23]                                                                                            ; 1       ;
; entB[24]                                                                                            ; 1       ;
; entB[25]                                                                                            ; 1       ;
; entB[26]                                                                                            ; 1       ;
; entB[27]                                                                                            ; 1       ;
; entB[28]                                                                                            ; 1       ;
; entB[29]                                                                                            ; 1       ;
; entB[30]                                                                                            ; 1       ;
; entA[31]                                                                                            ; 1       ;
; entB[31]                                                                                            ; 1       ;
; funct[3]                                                                                            ; 1       ;
; funct[2]                                                                                            ; 1       ;
; funct[1]                                                                                            ; 1       ;
; funct[0]                                                                                            ; 1       ;
; ULAOp[0]                                                                                            ; 1       ;
; funct[5]                                                                                            ; 1       ;
; funct[4]                                                                                            ; 1       ;
; ULAOp[1]                                                                                            ; 1       ;
; ula_bc:BC|current_state.INIT~0                                                                      ; 1       ;
; ula_bc:BC|Selector26~0                                                                              ; 1       ;
; ula_bc:BC|Selector2~0                                                                               ; 1       ;
; ula_bc:BC|Selector4~1                                                                               ; 1       ;
; ula_bc:BC|Selector25~0                                                                              ; 1       ;
; ula_bc:BC|Selector5~0                                                                               ; 1       ;
; ula_bc:BC|Selector10~0                                                                              ; 1       ;
; ula_bc:BC|Selector0~1                                                                               ; 1       ;
; ula_bc:BC|Selector12~0                                                                              ; 1       ;
; ula_bc:BC|Selector17~0                                                                              ; 1       ;
; ula_bo:BO|mux_1bit:mux_FF|s_mux~0                                                                   ; 1       ;
; ula_bo:BO|adder:somador_P|full_adder:\interator:31:fa|Cout~0                                        ; 1       ;
; ula_bc:BC|Selector6~0                                                                               ; 1       ;
; ula_bo:BO|count_less_than_B:count_lessth_B|result~0                                                 ; 1       ;
; ula_bo:BO|count_less_than_B:count_lessth_B|subtractor:subtractor|full_adder:\interator:30:fa|Cout~1 ; 1       ;
; ula_bo:BO|count_less_than_B:count_lessth_B|subtractor:subtractor|full_adder:\interator:30:fa|Cout~0 ; 1       ;
; ula_bo:BO|count_less_than_B:count_lessth_B|subtractor:subtractor|full_adder:\interator:27:fa|Cout~6 ; 1       ;
; ula_bo:BO|count_less_than_B:count_lessth_B|subtractor:subtractor|full_adder:\interator:27:fa|Cout~5 ; 1       ;
; ula_bo:BO|count_less_than_B:count_lessth_B|subtractor:subtractor|full_adder:\interator:27:fa|Cout~4 ; 1       ;
; ula_bo:BO|count_less_than_B:count_lessth_B|subtractor:subtractor|full_adder:\interator:27:fa|Cout~3 ; 1       ;
; ula_bo:BO|count_less_than_B:count_lessth_B|subtractor:subtractor|full_adder:\interator:27:fa|Cout~2 ; 1       ;
; ula_bo:BO|count_less_than_B:count_lessth_B|subtractor:subtractor|full_adder:\interator:27:fa|Cout~1 ; 1       ;
; ula_bo:BO|count_less_than_B:count_lessth_B|subtractor:subtractor|full_adder:\interator:27:fa|Cout~0 ; 1       ;
; ula_bo:BO|count_less_than_B:count_lessth_B|subtractor:subtractor|full_adder:\interator:20:fa|Cout~6 ; 1       ;
; ula_bo:BO|count_less_than_B:count_lessth_B|subtractor:subtractor|full_adder:\interator:20:fa|Cout~5 ; 1       ;
; ula_bo:BO|count_less_than_B:count_lessth_B|subtractor:subtractor|full_adder:\interator:20:fa|Cout~4 ; 1       ;
; ula_bo:BO|count_less_than_B:count_lessth_B|subtractor:subtractor|full_adder:\interator:20:fa|Cout~3 ; 1       ;
; ula_bo:BO|count_less_than_B:count_lessth_B|subtractor:subtractor|full_adder:\interator:20:fa|Cout~2 ; 1       ;
; ula_bo:BO|count_less_than_B:count_lessth_B|subtractor:subtractor|full_adder:\interator:20:fa|Cout~1 ; 1       ;
; ula_bo:BO|count_less_than_B:count_lessth_B|subtractor:subtractor|full_adder:\interator:20:fa|Cout~0 ; 1       ;
; ula_bo:BO|count_less_than_B:count_lessth_B|subtractor:subtractor|full_adder:\interator:13:fa|Cout~6 ; 1       ;
; ula_bo:BO|count_less_than_B:count_lessth_B|subtractor:subtractor|full_adder:\interator:13:fa|Cout~5 ; 1       ;
; ula_bo:BO|count_less_than_B:count_lessth_B|subtractor:subtractor|full_adder:\interator:13:fa|Cout~4 ; 1       ;
; ula_bo:BO|count_less_than_B:count_lessth_B|subtractor:subtractor|full_adder:\interator:13:fa|Cout~3 ; 1       ;
; ula_bo:BO|count_less_than_B:count_lessth_B|subtractor:subtractor|full_adder:\interator:13:fa|Cout~2 ; 1       ;
; ula_bo:BO|count_less_than_B:count_lessth_B|subtractor:subtractor|full_adder:\interator:13:fa|Cout~1 ; 1       ;
; ula_bo:BO|count_less_than_B:count_lessth_B|subtractor:subtractor|full_adder:\interator:13:fa|Cout~0 ; 1       ;
; ula_bo:BO|count_less_than_B:count_lessth_B|subtractor:subtractor|full_adder:\interator:6:fa|Cout~5  ; 1       ;
; ula_bo:BO|count_less_than_B:count_lessth_B|subtractor:subtractor|full_adder:\interator:6:fa|Cout~4  ; 1       ;
; ula_bo:BO|count_less_than_B:count_lessth_B|subtractor:subtractor|full_adder:\interator:6:fa|Cout~3  ; 1       ;
; ula_bo:BO|count_less_than_B:count_lessth_B|subtractor:subtractor|full_adder:\interator:6:fa|Cout~2  ; 1       ;
; ula_bo:BO|count_less_than_B:count_lessth_B|subtractor:subtractor|full_adder:\interator:6:fa|Cout~1  ; 1       ;
; ula_bo:BO|count_less_than_B:count_lessth_B|subtractor:subtractor|full_adder:\interator:6:fa|Cout~0  ; 1       ;
; ula_bc:BC|Selector13~0                                                                              ; 1       ;
; ula_bo:BO|Equal0~9                                                                                  ; 1       ;
; ula_bo:BO|Equal0~8                                                                                  ; 1       ;
; ula_bo:BO|Equal0~7                                                                                  ; 1       ;
; ula_bo:BO|Equal0~6                                                                                  ; 1       ;
; ula_bo:BO|Equal0~5                                                                                  ; 1       ;
; ula_bo:BO|Equal0~4                                                                                  ; 1       ;
; ula_bo:BO|Equal0~3                                                                                  ; 1       ;
; ula_bo:BO|Equal0~2                                                                                  ; 1       ;
; ula_bo:BO|Equal0~1                                                                                  ; 1       ;
; ula_bo:BO|Equal0~0                                                                                  ; 1       ;
; ula_bo:BO|Equal1~9                                                                                  ; 1       ;
; ula_bo:BO|Equal1~8                                                                                  ; 1       ;
; ula_bo:BO|Equal1~7                                                                                  ; 1       ;
; ula_bo:BO|Equal1~6                                                                                  ; 1       ;
; ula_bo:BO|Equal1~5                                                                                  ; 1       ;
; ula_bo:BO|Equal1~4                                                                                  ; 1       ;
; ula_bo:BO|Equal1~3                                                                                  ; 1       ;
; ula_bo:BO|Equal1~2                                                                                  ; 1       ;
; ula_bo:BO|Equal1~1                                                                                  ; 1       ;
; ula_bo:BO|Equal1~0                                                                                  ; 1       ;
; ula_bc:BC|Selector20~0                                                                              ; 1       ;
; ula_bc:BC|Selector21~0                                                                              ; 1       ;
; ula_bc:BC|Selector22~2                                                                              ; 1       ;
; ula_bc:BC|Selector18~0                                                                              ; 1       ;
; ula_bc:BC|Selector19~0                                                                              ; 1       ;
; ula_bo:BO|mux_2to1:mux_7|s_mux[31]~31                                                               ; 1       ;
; ula_bo:BO|subtractor:sub|full_adder:\interator:31:fa|S                                              ; 1       ;
; ula_bo:BO|subtractor:sub|full_adder:\interator:30:fa|Cout                                           ; 1       ;
; ula_bo:BO|mux_2to1:mux_7|s_mux[30]~30                                                               ; 1       ;
; ula_bo:BO|subtractor:sub|full_adder:\interator:30:fa|S                                              ; 1       ;
; ula_bo:BO|mux_2to1:mux_7|s_mux[29]~29                                                               ; 1       ;
; ula_bo:BO|subtractor:sub|full_adder:\interator:29:fa|S                                              ; 1       ;
; ula_bo:BO|mux_2to1:mux_7|s_mux[28]~28                                                               ; 1       ;
; ula_bo:BO|subtractor:sub|full_adder:\interator:28:fa|S                                              ; 1       ;
; ula_bo:BO|mux_2to1:mux_7|s_mux[27]~27                                                               ; 1       ;
; ula_bo:BO|subtractor:sub|full_adder:\interator:27:fa|S                                              ; 1       ;
; ula_bo:BO|mux_2to1:mux_7|s_mux[26]~26                                                               ; 1       ;
; ula_bo:BO|subtractor:sub|full_adder:\interator:26:fa|S                                              ; 1       ;
; ula_bo:BO|mux_2to1:mux_7|s_mux[25]~25                                                               ; 1       ;
; ula_bo:BO|subtractor:sub|full_adder:\interator:25:fa|S                                              ; 1       ;
; ula_bo:BO|mux_2to1:mux_7|s_mux[24]~24                                                               ; 1       ;
; ula_bo:BO|subtractor:sub|full_adder:\interator:24:fa|S                                              ; 1       ;
; ula_bo:BO|mux_2to1:mux_7|s_mux[23]~23                                                               ; 1       ;
; ula_bo:BO|subtractor:sub|full_adder:\interator:23:fa|S                                              ; 1       ;
; ula_bo:BO|mux_2to1:mux_7|s_mux[22]~22                                                               ; 1       ;
; ula_bo:BO|subtractor:sub|full_adder:\interator:22:fa|S                                              ; 1       ;
; ula_bo:BO|mux_2to1:mux_7|s_mux[21]~21                                                               ; 1       ;
; ula_bo:BO|subtractor:sub|full_adder:\interator:21:fa|S                                              ; 1       ;
; ula_bo:BO|mux_2to1:mux_7|s_mux[20]~20                                                               ; 1       ;
; ula_bo:BO|subtractor:sub|full_adder:\interator:20:fa|S                                              ; 1       ;
; ula_bo:BO|mux_2to1:mux_7|s_mux[19]~19                                                               ; 1       ;
; ula_bo:BO|subtractor:sub|full_adder:\interator:19:fa|S                                              ; 1       ;
; ula_bo:BO|mux_2to1:mux_7|s_mux[18]~18                                                               ; 1       ;
; ula_bo:BO|subtractor:sub|full_adder:\interator:18:fa|S                                              ; 1       ;
; ula_bo:BO|mux_2to1:mux_7|s_mux[17]~17                                                               ; 1       ;
; ula_bo:BO|subtractor:sub|full_adder:\interator:17:fa|S                                              ; 1       ;
; ula_bo:BO|mux_2to1:mux_7|s_mux[16]~16                                                               ; 1       ;
; ula_bo:BO|subtractor:sub|full_adder:\interator:16:fa|S                                              ; 1       ;
; ula_bo:BO|mux_2to1:mux_7|s_mux[15]~15                                                               ; 1       ;
; ula_bo:BO|subtractor:sub|full_adder:\interator:15:fa|S                                              ; 1       ;
; ula_bo:BO|mux_2to1:mux_7|s_mux[14]~14                                                               ; 1       ;
; ula_bo:BO|subtractor:sub|full_adder:\interator:14:fa|S                                              ; 1       ;
; ula_bo:BO|mux_2to1:mux_7|s_mux[13]~13                                                               ; 1       ;
; ula_bo:BO|subtractor:sub|full_adder:\interator:13:fa|S                                              ; 1       ;
; ula_bo:BO|mux_2to1:mux_7|s_mux[12]~12                                                               ; 1       ;
; ula_bo:BO|subtractor:sub|full_adder:\interator:12:fa|S                                              ; 1       ;
; ula_bo:BO|mux_2to1:mux_7|s_mux[11]~11                                                               ; 1       ;
; ula_bo:BO|subtractor:sub|full_adder:\interator:11:fa|S                                              ; 1       ;
; ula_bo:BO|mux_2to1:mux_7|s_mux[10]~10                                                               ; 1       ;
; ula_bo:BO|subtractor:sub|full_adder:\interator:10:fa|S                                              ; 1       ;
; ula_bo:BO|mux_2to1:mux_7|s_mux[9]~9                                                                 ; 1       ;
; ula_bo:BO|subtractor:sub|full_adder:\interator:9:fa|S                                               ; 1       ;
; ula_bo:BO|mux_2to1:mux_7|s_mux[8]~8                                                                 ; 1       ;
; ula_bo:BO|subtractor:sub|full_adder:\interator:8:fa|S                                               ; 1       ;
; ula_bo:BO|mux_2to1:mux_7|s_mux[7]~7                                                                 ; 1       ;
; ula_bo:BO|subtractor:sub|full_adder:\interator:7:fa|S                                               ; 1       ;
; ula_bo:BO|mux_2to1:mux_7|s_mux[6]~6                                                                 ; 1       ;
; ula_bo:BO|subtractor:sub|full_adder:\interator:6:fa|S                                               ; 1       ;
; ula_bo:BO|mux_2to1:mux_7|s_mux[5]~5                                                                 ; 1       ;
; ula_bo:BO|subtractor:sub|full_adder:\interator:5:fa|S                                               ; 1       ;
; ula_bo:BO|mux_2to1:mux_7|s_mux[4]~4                                                                 ; 1       ;
; ula_bo:BO|subtractor:sub|full_adder:\interator:4:fa|S                                               ; 1       ;
; ula_bo:BO|mux_2to1:mux_7|s_mux[3]~3                                                                 ; 1       ;
; ula_bo:BO|subtractor:sub|full_adder:\interator:3:fa|S                                               ; 1       ;
; ula_bo:BO|mux_2to1:mux_7|s_mux[2]~2                                                                 ; 1       ;
; ula_bo:BO|subtractor:sub|full_adder:\interator:2:fa|S                                               ; 1       ;
; ula_bo:BO|mux_2to1:mux_7|s_mux[1]~1                                                                 ; 1       ;
; ula_bo:BO|subtractor:sub|full_adder:\interator:1:fa|S                                               ; 1       ;
; ula_bo:BO|mux_2to1:mux_7|s_mux[0]~0                                                                 ; 1       ;
; ula_bo:BO|subtractor:sub|full_adder:\interator:0:fa|S~0                                             ; 1       ;
; ula_bo:BO|shift_reg:reg_PH_Q|r_reg~33                                                               ; 1       ;
; ula_bo:BO|flip_flop:flip_flop_FF|q                                                                  ; 1       ;
; ula_bo:BO|adder:somador_P|full_adder:\interator:31:fa|S                                             ; 1       ;
; ula_bo:BO|shift_reg:reg_PL|r_reg~32                                                                 ; 1       ;
; ula_bo:BO|shift_reg:reg_PH_Q|r_reg~32                                                               ; 1       ;
; ula_bo:BO|adder:somador_P|full_adder:\interator:30:fa|S                                             ; 1       ;
; ula_bo:BO|shift_reg:reg_PL|r_reg~31                                                                 ; 1       ;
; ula_bo:BO|shift_reg:reg_PH_Q|r_reg~31                                                               ; 1       ;
; ula_bo:BO|adder:somador_P|full_adder:\interator:29:fa|S                                             ; 1       ;
; ula_bo:BO|shift_reg:reg_PL|r_reg~30                                                                 ; 1       ;
; ula_bo:BO|shift_reg:reg_PH_Q|r_reg~30                                                               ; 1       ;
; ula_bo:BO|adder:somador_P|full_adder:\interator:28:fa|S                                             ; 1       ;
; ula_bo:BO|shift_reg:reg_PL|r_reg~29                                                                 ; 1       ;
; ula_bo:BO|shift_reg:reg_PH_Q|r_reg~29                                                               ; 1       ;
; ula_bo:BO|adder:somador_P|full_adder:\interator:27:fa|S                                             ; 1       ;
; ula_bo:BO|shift_reg:reg_PL|r_reg~28                                                                 ; 1       ;
; ula_bo:BO|shift_reg:reg_PH_Q|r_reg~28                                                               ; 1       ;
; ula_bo:BO|adder:somador_P|full_adder:\interator:26:fa|S                                             ; 1       ;
; ula_bo:BO|shift_reg:reg_PL|r_reg~27                                                                 ; 1       ;
; ula_bo:BO|shift_reg:reg_PH_Q|r_reg~27                                                               ; 1       ;
; ula_bo:BO|adder:somador_P|full_adder:\interator:25:fa|S                                             ; 1       ;
; ula_bo:BO|shift_reg:reg_PL|r_reg~26                                                                 ; 1       ;
; ula_bo:BO|shift_reg:reg_PH_Q|r_reg~26                                                               ; 1       ;
; ula_bo:BO|adder:somador_P|full_adder:\interator:24:fa|S                                             ; 1       ;
; ula_bo:BO|shift_reg:reg_PL|r_reg~25                                                                 ; 1       ;
; ula_bo:BO|shift_reg:reg_PH_Q|r_reg~25                                                               ; 1       ;
; ula_bo:BO|adder:somador_P|full_adder:\interator:23:fa|S                                             ; 1       ;
; ula_bo:BO|shift_reg:reg_PL|r_reg~24                                                                 ; 1       ;
; ula_bo:BO|shift_reg:reg_PH_Q|r_reg~24                                                               ; 1       ;
; ula_bo:BO|adder:somador_P|full_adder:\interator:22:fa|S                                             ; 1       ;
; ula_bo:BO|shift_reg:reg_PL|r_reg~23                                                                 ; 1       ;
; ula_bo:BO|shift_reg:reg_PH_Q|r_reg~23                                                               ; 1       ;
; ula_bo:BO|adder:somador_P|full_adder:\interator:21:fa|S                                             ; 1       ;
; ula_bo:BO|shift_reg:reg_PL|r_reg~22                                                                 ; 1       ;
; ula_bo:BO|shift_reg:reg_PH_Q|r_reg~22                                                               ; 1       ;
; ula_bo:BO|adder:somador_P|full_adder:\interator:20:fa|S                                             ; 1       ;
; ula_bo:BO|shift_reg:reg_PL|r_reg~21                                                                 ; 1       ;
; ula_bo:BO|shift_reg:reg_PH_Q|r_reg~21                                                               ; 1       ;
; ula_bo:BO|adder:somador_P|full_adder:\interator:19:fa|S                                             ; 1       ;
; ula_bo:BO|shift_reg:reg_PL|r_reg~20                                                                 ; 1       ;
; ula_bo:BO|shift_reg:reg_PH_Q|r_reg~20                                                               ; 1       ;
; ula_bo:BO|adder:somador_P|full_adder:\interator:18:fa|S                                             ; 1       ;
; ula_bo:BO|shift_reg:reg_PL|r_reg~19                                                                 ; 1       ;
; ula_bo:BO|shift_reg:reg_PH_Q|r_reg~19                                                               ; 1       ;
; ula_bo:BO|adder:somador_P|full_adder:\interator:17:fa|S                                             ; 1       ;
; ula_bo:BO|shift_reg:reg_PL|r_reg~18                                                                 ; 1       ;
; ula_bo:BO|shift_reg:reg_PH_Q|r_reg~18                                                               ; 1       ;
; ula_bo:BO|adder:somador_P|full_adder:\interator:16:fa|S                                             ; 1       ;
; ula_bo:BO|shift_reg:reg_PL|r_reg~17                                                                 ; 1       ;
; ula_bo:BO|shift_reg:reg_PH_Q|r_reg~17                                                               ; 1       ;
; ula_bo:BO|adder:somador_P|full_adder:\interator:15:fa|S                                             ; 1       ;
; ula_bo:BO|shift_reg:reg_PL|r_reg~16                                                                 ; 1       ;
; ula_bo:BO|shift_reg:reg_PH_Q|r_reg~16                                                               ; 1       ;
; ula_bo:BO|adder:somador_P|full_adder:\interator:14:fa|S                                             ; 1       ;
; ula_bo:BO|shift_reg:reg_PL|r_reg~15                                                                 ; 1       ;
; ula_bo:BO|shift_reg:reg_PH_Q|r_reg~15                                                               ; 1       ;
; ula_bo:BO|adder:somador_P|full_adder:\interator:13:fa|S                                             ; 1       ;
; ula_bo:BO|shift_reg:reg_PL|r_reg~14                                                                 ; 1       ;
; ula_bo:BO|shift_reg:reg_PH_Q|r_reg~14                                                               ; 1       ;
; ula_bo:BO|adder:somador_P|full_adder:\interator:12:fa|S                                             ; 1       ;
; ula_bo:BO|shift_reg:reg_PL|r_reg~13                                                                 ; 1       ;
; ula_bo:BO|shift_reg:reg_PH_Q|r_reg~13                                                               ; 1       ;
; ula_bo:BO|adder:somador_P|full_adder:\interator:11:fa|S                                             ; 1       ;
; ula_bo:BO|shift_reg:reg_PL|r_reg~12                                                                 ; 1       ;
; ula_bo:BO|shift_reg:reg_PH_Q|r_reg~12                                                               ; 1       ;
; ula_bo:BO|adder:somador_P|full_adder:\interator:10:fa|S                                             ; 1       ;
; ula_bo:BO|shift_reg:reg_PL|r_reg~11                                                                 ; 1       ;
; ula_bo:BO|shift_reg:reg_PH_Q|r_reg~11                                                               ; 1       ;
; ula_bo:BO|adder:somador_P|full_adder:\interator:9:fa|S                                              ; 1       ;
; ula_bo:BO|shift_reg:reg_PL|r_reg~10                                                                 ; 1       ;
; ula_bo:BO|shift_reg:reg_PH_Q|r_reg~10                                                               ; 1       ;
; ula_bo:BO|adder:somador_P|full_adder:\interator:8:fa|S                                              ; 1       ;
; ula_bo:BO|shift_reg:reg_PL|r_reg~9                                                                  ; 1       ;
; ula_bo:BO|shift_reg:reg_PH_Q|r_reg~9                                                                ; 1       ;
; ula_bo:BO|adder:somador_P|full_adder:\interator:7:fa|S                                              ; 1       ;
; ula_bo:BO|shift_reg:reg_PL|r_reg~8                                                                  ; 1       ;
; ula_bo:BO|shift_reg:reg_PH_Q|r_reg~8                                                                ; 1       ;
; ula_bo:BO|adder:somador_P|full_adder:\interator:6:fa|S                                              ; 1       ;
; ula_bo:BO|shift_reg:reg_PL|r_reg~7                                                                  ; 1       ;
; ula_bo:BO|shift_reg:reg_PH_Q|r_reg~7                                                                ; 1       ;
; ula_bo:BO|adder:somador_P|full_adder:\interator:5:fa|S                                              ; 1       ;
; ula_bo:BO|shift_reg:reg_PL|r_reg~6                                                                  ; 1       ;
; ula_bo:BO|shift_reg:reg_PH_Q|r_reg~6                                                                ; 1       ;
; ula_bo:BO|adder:somador_P|full_adder:\interator:4:fa|S                                              ; 1       ;
; ula_bo:BO|shift_reg:reg_PL|r_reg~5                                                                  ; 1       ;
; ula_bo:BO|shift_reg:reg_PH_Q|r_reg~5                                                                ; 1       ;
; ula_bo:BO|adder:somador_P|full_adder:\interator:3:fa|S                                              ; 1       ;
; ula_bo:BO|shift_reg:reg_PL|r_reg~4                                                                  ; 1       ;
; ula_bo:BO|shift_reg:reg_PH_Q|r_reg~4                                                                ; 1       ;
; ula_bo:BO|adder:somador_P|full_adder:\interator:2:fa|S                                              ; 1       ;
; ula_bo:BO|shift_reg:reg_PL|r_reg~3                                                                  ; 1       ;
; ula_bo:BO|shift_reg:reg_PH_Q|r_reg~3                                                                ; 1       ;
; ula_bo:BO|adder:somador_P|full_adder:\interator:1:fa|S                                              ; 1       ;
; ula_bo:BO|shift_reg:reg_PL|r_reg~2                                                                  ; 1       ;
; ula_bo:BO|shift_reg:reg_A|r_reg~32                                                                  ; 1       ;
; ula_bo:BO|shift_reg:reg_A|r_reg~31                                                                  ; 1       ;
; ula_bo:BO|shift_reg:reg_A|r_reg~30                                                                  ; 1       ;
; ula_bo:BO|shift_reg:reg_A|r_reg~29                                                                  ; 1       ;
; ula_bo:BO|shift_reg:reg_A|r_reg~28                                                                  ; 1       ;
; ula_bo:BO|shift_reg:reg_A|r_reg~27                                                                  ; 1       ;
; ula_bo:BO|shift_reg:reg_A|r_reg~26                                                                  ; 1       ;
; ula_bo:BO|shift_reg:reg_A|r_reg~25                                                                  ; 1       ;
; ula_bo:BO|shift_reg:reg_A|r_reg~24                                                                  ; 1       ;
; ula_bo:BO|shift_reg:reg_A|r_reg~23                                                                  ; 1       ;
; ula_bo:BO|shift_reg:reg_A|r_reg~22                                                                  ; 1       ;
; ula_bo:BO|shift_reg:reg_A|r_reg~21                                                                  ; 1       ;
; ula_bo:BO|shift_reg:reg_A|r_reg~20                                                                  ; 1       ;
; ula_bo:BO|shift_reg:reg_A|r_reg~19                                                                  ; 1       ;
; ula_bo:BO|shift_reg:reg_A|r_reg~18                                                                  ; 1       ;
; ula_bo:BO|shift_reg:reg_A|r_reg~17                                                                  ; 1       ;
; ula_bo:BO|shift_reg:reg_A|r_reg~16                                                                  ; 1       ;
; ula_bo:BO|shift_reg:reg_A|r_reg~15                                                                  ; 1       ;
; ula_bo:BO|shift_reg:reg_A|r_reg~14                                                                  ; 1       ;
; ula_bo:BO|shift_reg:reg_A|r_reg~13                                                                  ; 1       ;
; ula_bo:BO|shift_reg:reg_A|r_reg~12                                                                  ; 1       ;
; ula_bo:BO|shift_reg:reg_A|r_reg~11                                                                  ; 1       ;
; ula_bo:BO|shift_reg:reg_A|r_reg~10                                                                  ; 1       ;
; ula_bo:BO|shift_reg:reg_A|r_reg~9                                                                   ; 1       ;
; ula_bo:BO|shift_reg:reg_A|r_reg~8                                                                   ; 1       ;
; ula_bo:BO|shift_reg:reg_A|r_reg~7                                                                   ; 1       ;
; ula_bo:BO|shift_reg:reg_A|r_reg~6                                                                   ; 1       ;
; ula_bo:BO|shift_reg:reg_A|r_reg~5                                                                   ; 1       ;
; ula_bo:BO|shift_reg:reg_A|r_reg~4                                                                   ; 1       ;
; ula_bo:BO|shift_reg:reg_A|r_reg~3                                                                   ; 1       ;
; ula_bo:BO|shift_reg:reg_A|r_reg~1                                                                   ; 1       ;
; ula_bo:BO|shift_reg:reg_A|r_reg~0                                                                   ; 1       ;
; ula_bo:BO|shift_reg:reg_PH_Q|r_reg~1                                                                ; 1       ;
; ula_bo:BO|adder:somador_P|full_adder:\interator:0:fa|S~0                                            ; 1       ;
; ula_bo:BO|shift_reg:reg_PL|r_reg~0                                                                  ; 1       ;
; ula_bc:BC|Selector7~2                                                                               ; 1       ;
; ula_bc:BC|Selector7~1                                                                               ; 1       ;
; ula_bc:BC|Selector7~0                                                                               ; 1       ;
; ula_bc:BC|lpe~8                                                                                     ; 1       ;
; ula_bo:BO|Equal2~8                                                                                  ; 1       ;
; ula_bo:BO|Equal2~7                                                                                  ; 1       ;
; ula_bo:BO|Equal2~6                                                                                  ; 1       ;
; ula_bo:BO|Equal2~5                                                                                  ; 1       ;
; ula_bo:BO|Equal2~3                                                                                  ; 1       ;
; ula_bo:BO|Equal2~2                                                                                  ; 1       ;
; ula_bo:BO|Equal2~1                                                                                  ; 1       ;
; ula_bo:BO|Equal2~0                                                                                  ; 1       ;
; ula_bc:BC|Selector9~2                                                                               ; 1       ;
; ula_bc:BC|Selector9~1                                                                               ; 1       ;
; ula_bo:BO|mux_2to1:mux_9|s_mux[31]~31                                                               ; 1       ;
; ula_bo:BO|mux_2to1:mux_9|s_mux[30]~30                                                               ; 1       ;
; ula_bo:BO|mux_2to1:mux_9|s_mux[29]~29                                                               ; 1       ;
; ula_bo:BO|mux_2to1:mux_9|s_mux[28]~28                                                               ; 1       ;
; ula_bo:BO|mux_2to1:mux_9|s_mux[27]~27                                                               ; 1       ;
; ula_bo:BO|mux_2to1:mux_9|s_mux[26]~26                                                               ; 1       ;
; ula_bo:BO|mux_2to1:mux_9|s_mux[25]~25                                                               ; 1       ;
; ula_bo:BO|mux_2to1:mux_9|s_mux[24]~24                                                               ; 1       ;
; ula_bo:BO|mux_2to1:mux_9|s_mux[23]~23                                                               ; 1       ;
; ula_bo:BO|mux_2to1:mux_9|s_mux[22]~22                                                               ; 1       ;
; ula_bo:BO|mux_2to1:mux_9|s_mux[21]~21                                                               ; 1       ;
; ula_bo:BO|mux_2to1:mux_9|s_mux[20]~20                                                               ; 1       ;
; ula_bo:BO|mux_2to1:mux_9|s_mux[19]~19                                                               ; 1       ;
; ula_bo:BO|mux_2to1:mux_9|s_mux[18]~18                                                               ; 1       ;
; ula_bo:BO|mux_2to1:mux_9|s_mux[17]~17                                                               ; 1       ;
; ula_bo:BO|mux_2to1:mux_9|s_mux[16]~16                                                               ; 1       ;
; ula_bo:BO|mux_2to1:mux_9|s_mux[15]~15                                                               ; 1       ;
; ula_bo:BO|mux_2to1:mux_9|s_mux[14]~14                                                               ; 1       ;
; ula_bo:BO|mux_2to1:mux_9|s_mux[13]~13                                                               ; 1       ;
; ula_bo:BO|mux_2to1:mux_9|s_mux[12]~12                                                               ; 1       ;
; ula_bo:BO|mux_2to1:mux_9|s_mux[11]~11                                                               ; 1       ;
; ula_bo:BO|mux_2to1:mux_9|s_mux[10]~10                                                               ; 1       ;
; ula_bo:BO|mux_2to1:mux_9|s_mux[9]~9                                                                 ; 1       ;
; ula_bo:BO|mux_2to1:mux_9|s_mux[8]~8                                                                 ; 1       ;
; ula_bo:BO|mux_2to1:mux_9|s_mux[7]~7                                                                 ; 1       ;
; ula_bo:BO|mux_2to1:mux_9|s_mux[6]~6                                                                 ; 1       ;
; ula_bo:BO|mux_2to1:mux_9|s_mux[5]~5                                                                 ; 1       ;
; ula_bo:BO|mux_2to1:mux_9|s_mux[4]~4                                                                 ; 1       ;
; ula_bo:BO|mux_2to1:mux_9|s_mux[3]~3                                                                 ; 1       ;
; ula_bo:BO|mux_2to1:mux_9|s_mux[2]~2                                                                 ; 1       ;
; ula_bo:BO|mux_2to1:mux_9|s_mux[1]~1                                                                 ; 1       ;
; ula_bo:BO|mux_2to1:mux_9|s_mux[0]~0                                                                 ; 1       ;
; ula_bo:BO|mux_2to1:mux_10|s_mux[31]~113                                                             ; 1       ;
; ula_bo:BO|mux_2to1:mux_10|s_mux[31]~112                                                             ; 1       ;
; ula_bo:BO|mux_2to1:mux_10|s_mux[31]~111                                                             ; 1       ;
; ula_bo:BO|mux_2to1:mux_10|s_mux[31]~110                                                             ; 1       ;
; ula_bo:BO|mux_2to1:mux_10|s_mux[30]~108                                                             ; 1       ;
; ula_bo:BO|mux_2to1:mux_10|s_mux[30]~107                                                             ; 1       ;
; ula_bo:BO|mux_2to1:mux_10|s_mux[30]~106                                                             ; 1       ;
; ula_bo:BO|adder_subtractor:add_sub|full_adder:\interator:30:adder|S                                 ; 1       ;
; ula_bo:BO|mux_2to1:mux_10|s_mux[29]~105                                                             ; 1       ;
; ula_bo:BO|mux_2to1:mux_10|s_mux[29]~104                                                             ; 1       ;
; ula_bo:BO|mux_2to1:mux_10|s_mux[29]~103                                                             ; 1       ;
; ula_bo:BO|mux_2to1:mux_10|s_mux[29]~102                                                             ; 1       ;
; ula_bo:BO|mux_2to1:mux_10|s_mux[28]~101                                                             ; 1       ;
; ula_bo:BO|mux_2to1:mux_10|s_mux[28]~100                                                             ; 1       ;
; ula_bo:BO|mux_2to1:mux_10|s_mux[28]~99                                                              ; 1       ;
; ula_bo:BO|adder_subtractor:add_sub|full_adder:\interator:28:adder|S                                 ; 1       ;
; ula_bo:BO|mux_2to1:mux_10|s_mux[27]~98                                                              ; 1       ;
; ula_bo:BO|mux_2to1:mux_10|s_mux[27]~97                                                              ; 1       ;
; ula_bo:BO|mux_2to1:mux_10|s_mux[27]~96                                                              ; 1       ;
; ula_bo:BO|mux_2to1:mux_10|s_mux[27]~95                                                              ; 1       ;
; ula_bo:BO|mux_2to1:mux_10|s_mux[26]~94                                                              ; 1       ;
; ula_bo:BO|mux_2to1:mux_10|s_mux[26]~93                                                              ; 1       ;
; ula_bo:BO|mux_2to1:mux_10|s_mux[26]~92                                                              ; 1       ;
; ula_bo:BO|adder_subtractor:add_sub|full_adder:\interator:26:adder|S                                 ; 1       ;
; ula_bo:BO|mux_2to1:mux_10|s_mux[25]~91                                                              ; 1       ;
; ula_bo:BO|mux_2to1:mux_10|s_mux[25]~90                                                              ; 1       ;
; ula_bo:BO|mux_2to1:mux_10|s_mux[25]~89                                                              ; 1       ;
; ula_bo:BO|mux_2to1:mux_10|s_mux[25]~88                                                              ; 1       ;
; ula_bo:BO|mux_2to1:mux_10|s_mux[24]~87                                                              ; 1       ;
; ula_bo:BO|mux_2to1:mux_10|s_mux[24]~86                                                              ; 1       ;
; ula_bo:BO|mux_2to1:mux_10|s_mux[24]~85                                                              ; 1       ;
; ula_bo:BO|adder_subtractor:add_sub|full_adder:\interator:24:adder|S                                 ; 1       ;
; ula_bo:BO|mux_2to1:mux_10|s_mux[23]~84                                                              ; 1       ;
; ula_bo:BO|mux_2to1:mux_10|s_mux[23]~83                                                              ; 1       ;
; ula_bo:BO|mux_2to1:mux_10|s_mux[23]~82                                                              ; 1       ;
; ula_bo:BO|mux_2to1:mux_10|s_mux[23]~81                                                              ; 1       ;
; ula_bo:BO|mux_2to1:mux_10|s_mux[22]~80                                                              ; 1       ;
; ula_bo:BO|mux_2to1:mux_10|s_mux[22]~79                                                              ; 1       ;
; ula_bo:BO|mux_2to1:mux_10|s_mux[22]~78                                                              ; 1       ;
; ula_bo:BO|adder_subtractor:add_sub|full_adder:\interator:22:adder|S                                 ; 1       ;
; ula_bo:BO|mux_2to1:mux_10|s_mux[21]~77                                                              ; 1       ;
; ula_bo:BO|mux_2to1:mux_10|s_mux[21]~76                                                              ; 1       ;
; ula_bo:BO|mux_2to1:mux_10|s_mux[21]~75                                                              ; 1       ;
; ula_bo:BO|mux_2to1:mux_10|s_mux[21]~74                                                              ; 1       ;
; ula_bo:BO|mux_2to1:mux_10|s_mux[20]~73                                                              ; 1       ;
; ula_bo:BO|mux_2to1:mux_10|s_mux[20]~72                                                              ; 1       ;
; ula_bo:BO|mux_2to1:mux_10|s_mux[20]~71                                                              ; 1       ;
; ula_bo:BO|adder_subtractor:add_sub|full_adder:\interator:20:adder|S                                 ; 1       ;
; ula_bo:BO|mux_2to1:mux_10|s_mux[19]~70                                                              ; 1       ;
; ula_bo:BO|mux_2to1:mux_10|s_mux[19]~69                                                              ; 1       ;
; ula_bo:BO|mux_2to1:mux_10|s_mux[19]~68                                                              ; 1       ;
; ula_bo:BO|mux_2to1:mux_10|s_mux[19]~67                                                              ; 1       ;
; ula_bo:BO|mux_2to1:mux_10|s_mux[18]~66                                                              ; 1       ;
; ula_bo:BO|mux_2to1:mux_10|s_mux[18]~65                                                              ; 1       ;
; ula_bo:BO|mux_2to1:mux_10|s_mux[18]~64                                                              ; 1       ;
; ula_bo:BO|adder_subtractor:add_sub|full_adder:\interator:18:adder|S                                 ; 1       ;
; ula_bo:BO|mux_2to1:mux_10|s_mux[17]~63                                                              ; 1       ;
; ula_bo:BO|mux_2to1:mux_10|s_mux[17]~62                                                              ; 1       ;
; ula_bo:BO|mux_2to1:mux_10|s_mux[17]~61                                                              ; 1       ;
; ula_bo:BO|mux_2to1:mux_10|s_mux[17]~60                                                              ; 1       ;
; ula_bo:BO|mux_2to1:mux_10|s_mux[16]~59                                                              ; 1       ;
; ula_bo:BO|mux_2to1:mux_10|s_mux[16]~58                                                              ; 1       ;
; ula_bo:BO|mux_2to1:mux_10|s_mux[16]~57                                                              ; 1       ;
; ula_bo:BO|adder_subtractor:add_sub|full_adder:\interator:16:adder|S                                 ; 1       ;
; ula_bo:BO|mux_2to1:mux_10|s_mux[15]~56                                                              ; 1       ;
; ula_bo:BO|mux_2to1:mux_10|s_mux[15]~55                                                              ; 1       ;
; ula_bo:BO|mux_2to1:mux_10|s_mux[15]~54                                                              ; 1       ;
; ula_bo:BO|mux_2to1:mux_10|s_mux[15]~53                                                              ; 1       ;
; ula_bo:BO|mux_2to1:mux_10|s_mux[14]~52                                                              ; 1       ;
; ula_bo:BO|mux_2to1:mux_10|s_mux[14]~51                                                              ; 1       ;
; ula_bo:BO|mux_2to1:mux_10|s_mux[14]~50                                                              ; 1       ;
; ula_bo:BO|adder_subtractor:add_sub|full_adder:\interator:14:adder|S                                 ; 1       ;
; ula_bo:BO|mux_2to1:mux_10|s_mux[13]~49                                                              ; 1       ;
; ula_bo:BO|mux_2to1:mux_10|s_mux[13]~48                                                              ; 1       ;
; ula_bo:BO|mux_2to1:mux_10|s_mux[13]~47                                                              ; 1       ;
; ula_bo:BO|mux_2to1:mux_10|s_mux[13]~46                                                              ; 1       ;
; ula_bo:BO|mux_2to1:mux_10|s_mux[12]~45                                                              ; 1       ;
; ula_bo:BO|mux_2to1:mux_10|s_mux[12]~44                                                              ; 1       ;
; ula_bo:BO|mux_2to1:mux_10|s_mux[12]~43                                                              ; 1       ;
; ula_bo:BO|adder_subtractor:add_sub|full_adder:\interator:12:adder|S                                 ; 1       ;
; ula_bo:BO|mux_2to1:mux_10|s_mux[11]~42                                                              ; 1       ;
; ula_bo:BO|mux_2to1:mux_10|s_mux[11]~41                                                              ; 1       ;
; ula_bo:BO|mux_2to1:mux_10|s_mux[11]~40                                                              ; 1       ;
; ula_bo:BO|mux_2to1:mux_10|s_mux[11]~39                                                              ; 1       ;
; ula_bo:BO|mux_2to1:mux_10|s_mux[10]~38                                                              ; 1       ;
; ula_bo:BO|mux_2to1:mux_10|s_mux[10]~37                                                              ; 1       ;
; ula_bo:BO|mux_2to1:mux_10|s_mux[10]~36                                                              ; 1       ;
; ula_bo:BO|adder_subtractor:add_sub|full_adder:\interator:10:adder|S                                 ; 1       ;
; ula_bo:BO|mux_2to1:mux_10|s_mux[9]~35                                                               ; 1       ;
; ula_bo:BO|mux_2to1:mux_10|s_mux[9]~34                                                               ; 1       ;
; ula_bo:BO|mux_2to1:mux_10|s_mux[9]~33                                                               ; 1       ;
; ula_bo:BO|mux_2to1:mux_10|s_mux[9]~32                                                               ; 1       ;
; ula_bo:BO|mux_2to1:mux_10|s_mux[8]~31                                                               ; 1       ;
; ula_bo:BO|mux_2to1:mux_10|s_mux[8]~30                                                               ; 1       ;
; ula_bo:BO|mux_2to1:mux_10|s_mux[8]~29                                                               ; 1       ;
; ula_bo:BO|adder_subtractor:add_sub|full_adder:\interator:8:adder|S                                  ; 1       ;
; ula_bo:BO|mux_2to1:mux_10|s_mux[7]~28                                                               ; 1       ;
; ula_bo:BO|mux_2to1:mux_10|s_mux[7]~27                                                               ; 1       ;
; ula_bo:BO|mux_2to1:mux_10|s_mux[7]~26                                                               ; 1       ;
; ula_bo:BO|mux_2to1:mux_10|s_mux[7]~25                                                               ; 1       ;
; ula_bo:BO|mux_2to1:mux_10|s_mux[6]~24                                                               ; 1       ;
; ula_bo:BO|mux_2to1:mux_10|s_mux[6]~23                                                               ; 1       ;
; ula_bo:BO|mux_2to1:mux_10|s_mux[6]~22                                                               ; 1       ;
; ula_bo:BO|adder_subtractor:add_sub|full_adder:\interator:6:adder|S                                  ; 1       ;
; ula_bo:BO|mux_2to1:mux_10|s_mux[5]~21                                                               ; 1       ;
; ula_bo:BO|mux_2to1:mux_10|s_mux[5]~20                                                               ; 1       ;
; ula_bo:BO|mux_2to1:mux_10|s_mux[5]~19                                                               ; 1       ;
; ula_bo:BO|mux_2to1:mux_10|s_mux[5]~18                                                               ; 1       ;
; ula_bo:BO|mux_2to1:mux_10|s_mux[4]~17                                                               ; 1       ;
; ula_bo:BO|mux_2to1:mux_10|s_mux[4]~16                                                               ; 1       ;
; ula_bo:BO|mux_2to1:mux_10|s_mux[4]~15                                                               ; 1       ;
; ula_bo:BO|adder_subtractor:add_sub|full_adder:\interator:4:adder|S                                  ; 1       ;
; ula_bo:BO|mux_2to1:mux_10|s_mux[3]~14                                                               ; 1       ;
; ula_bo:BO|mux_2to1:mux_10|s_mux[3]~13                                                               ; 1       ;
; ula_bo:BO|mux_2to1:mux_10|s_mux[3]~12                                                               ; 1       ;
; ula_bo:BO|mux_2to1:mux_10|s_mux[3]~11                                                               ; 1       ;
; ula_bo:BO|mux_2to1:mux_10|s_mux[2]~10                                                               ; 1       ;
; ula_bo:BO|mux_2to1:mux_10|s_mux[2]~9                                                                ; 1       ;
; ula_bo:BO|mux_2to1:mux_10|s_mux[2]~8                                                                ; 1       ;
; ula_bo:BO|adder_subtractor:add_sub|full_adder:\interator:2:adder|S                                  ; 1       ;
; ula_bo:BO|mux_2to1:mux_10|s_mux[1]~7                                                                ; 1       ;
; ula_bo:BO|mux_2to1:mux_10|s_mux[1]~5                                                                ; 1       ;
; ula_bo:BO|mux_2to1:mux_10|s_mux[1]~4                                                                ; 1       ;
; ula_bo:BO|adder_subtractor:add_sub|full_adder:\interator:1:adder|S                                  ; 1       ;
; ula_bo:BO|mux_2to1:mux_10|s_mux[0]~3                                                                ; 1       ;
; ula_bo:BO|mux_2to1:mux_10|s_mux[0]~2                                                                ; 1       ;
; ula_bo:BO|mux_2to1:mux_10|s_mux[0]~1                                                                ; 1       ;
; ula_bo:BO|ent1_mux2[0]                                                                              ; 1       ;
; ula_bo:BO|adder_subtractor:add_sub|full_adder:\interator:0:adder|Cout~0                             ; 1       ;
; ula_bo:BO|mux_2to1:mux_10|s_mux[0]~0                                                                ; 1       ;
; ula_bo:BO|shift_reg:reg_PL|r_reg[0]                                                                 ; 1       ;
; ula_bc:BC|current_state.AD                                                                          ; 1       ;
; ula_bc:BC|current_state.SUB                                                                         ; 1       ;
; ula_bo:BO|std_logic_register:reg_S1|q_int[31]                                                       ; 1       ;
; ula_bo:BO|std_logic_register:reg_S1|q_int[30]                                                       ; 1       ;
; ula_bo:BO|std_logic_register:reg_S1|q_int[29]                                                       ; 1       ;
; ula_bo:BO|std_logic_register:reg_S1|q_int[28]                                                       ; 1       ;
; ula_bo:BO|std_logic_register:reg_S1|q_int[27]                                                       ; 1       ;
; ula_bo:BO|std_logic_register:reg_S1|q_int[26]                                                       ; 1       ;
; ula_bo:BO|std_logic_register:reg_S1|q_int[25]                                                       ; 1       ;
; ula_bo:BO|std_logic_register:reg_S1|q_int[24]                                                       ; 1       ;
; ula_bo:BO|std_logic_register:reg_S1|q_int[23]                                                       ; 1       ;
; ula_bo:BO|std_logic_register:reg_S1|q_int[22]                                                       ; 1       ;
; ula_bo:BO|std_logic_register:reg_S1|q_int[21]                                                       ; 1       ;
; ula_bo:BO|std_logic_register:reg_S1|q_int[20]                                                       ; 1       ;
; ula_bo:BO|std_logic_register:reg_S1|q_int[19]                                                       ; 1       ;
; ula_bo:BO|std_logic_register:reg_S1|q_int[18]                                                       ; 1       ;
; ula_bo:BO|std_logic_register:reg_S1|q_int[17]                                                       ; 1       ;
; ula_bo:BO|std_logic_register:reg_S1|q_int[16]                                                       ; 1       ;
; ula_bo:BO|std_logic_register:reg_S1|q_int[15]                                                       ; 1       ;
; ula_bo:BO|std_logic_register:reg_S1|q_int[14]                                                       ; 1       ;
; ula_bo:BO|std_logic_register:reg_S1|q_int[13]                                                       ; 1       ;
; ula_bo:BO|std_logic_register:reg_S1|q_int[12]                                                       ; 1       ;
; ula_bo:BO|std_logic_register:reg_S1|q_int[11]                                                       ; 1       ;
; ula_bo:BO|std_logic_register:reg_S1|q_int[10]                                                       ; 1       ;
; ula_bo:BO|std_logic_register:reg_S1|q_int[9]                                                        ; 1       ;
; ula_bo:BO|std_logic_register:reg_S1|q_int[8]                                                        ; 1       ;
; ula_bo:BO|std_logic_register:reg_S1|q_int[7]                                                        ; 1       ;
; ula_bo:BO|std_logic_register:reg_S1|q_int[6]                                                        ; 1       ;
; ula_bo:BO|std_logic_register:reg_S1|q_int[5]                                                        ; 1       ;
; ula_bo:BO|std_logic_register:reg_S1|q_int[4]                                                        ; 1       ;
; ula_bo:BO|std_logic_register:reg_S1|q_int[3]                                                        ; 1       ;
; ula_bo:BO|std_logic_register:reg_S1|q_int[2]                                                        ; 1       ;
; ula_bo:BO|std_logic_register:reg_S1|q_int[1]                                                        ; 1       ;
; ula_bo:BO|std_logic_register:reg_S1|q_int[0]                                                        ; 1       ;
; ula_bo:BO|std_logic_register:reg_S0|q_int[31]                                                       ; 1       ;
; ula_bo:BO|std_logic_register:reg_S0|q_int[30]                                                       ; 1       ;
; ula_bo:BO|std_logic_register:reg_S0|q_int[29]                                                       ; 1       ;
; ula_bo:BO|std_logic_register:reg_S0|q_int[28]                                                       ; 1       ;
; ula_bo:BO|std_logic_register:reg_S0|q_int[27]                                                       ; 1       ;
; ula_bo:BO|std_logic_register:reg_S0|q_int[26]                                                       ; 1       ;
; ula_bo:BO|std_logic_register:reg_S0|q_int[25]                                                       ; 1       ;
; ula_bo:BO|std_logic_register:reg_S0|q_int[24]                                                       ; 1       ;
; ula_bo:BO|std_logic_register:reg_S0|q_int[23]                                                       ; 1       ;
; ula_bo:BO|std_logic_register:reg_S0|q_int[22]                                                       ; 1       ;
; ula_bo:BO|std_logic_register:reg_S0|q_int[21]                                                       ; 1       ;
; ula_bo:BO|std_logic_register:reg_S0|q_int[20]                                                       ; 1       ;
; ula_bo:BO|std_logic_register:reg_S0|q_int[19]                                                       ; 1       ;
; ula_bo:BO|std_logic_register:reg_S0|q_int[18]                                                       ; 1       ;
; ula_bo:BO|std_logic_register:reg_S0|q_int[17]                                                       ; 1       ;
; ula_bo:BO|std_logic_register:reg_S0|q_int[16]                                                       ; 1       ;
; ula_bo:BO|std_logic_register:reg_S0|q_int[15]                                                       ; 1       ;
; ula_bo:BO|std_logic_register:reg_S0|q_int[14]                                                       ; 1       ;
; ula_bo:BO|std_logic_register:reg_S0|q_int[13]                                                       ; 1       ;
; ula_bo:BO|std_logic_register:reg_S0|q_int[12]                                                       ; 1       ;
; ula_bo:BO|std_logic_register:reg_S0|q_int[11]                                                       ; 1       ;
; ula_bo:BO|std_logic_register:reg_S0|q_int[10]                                                       ; 1       ;
; ula_bo:BO|std_logic_register:reg_S0|q_int[9]                                                        ; 1       ;
; ula_bo:BO|std_logic_register:reg_S0|q_int[8]                                                        ; 1       ;
; ula_bo:BO|std_logic_register:reg_S0|q_int[7]                                                        ; 1       ;
; ula_bo:BO|std_logic_register:reg_S0|q_int[6]                                                        ; 1       ;
; ula_bo:BO|std_logic_register:reg_S0|q_int[5]                                                        ; 1       ;
; ula_bo:BO|std_logic_register:reg_S0|q_int[4]                                                        ; 1       ;
; ula_bo:BO|std_logic_register:reg_S0|q_int[3]                                                        ; 1       ;
; ula_bo:BO|std_logic_register:reg_S0|q_int[2]                                                        ; 1       ;
; ula_bo:BO|std_logic_register:reg_S0|q_int[1]                                                        ; 1       ;
; ula_bo:BO|std_logic_register:reg_S0|q_int[0]                                                        ; 1       ;
+-----------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 1,089 / 15,666 ( 7 % ) ;
; C16 interconnects           ; 20 / 812 ( 2 % )       ;
; C4 interconnects            ; 659 / 11,424 ( 6 % )   ;
; Direct links                ; 110 / 15,666 ( < 1 % ) ;
; Global clocks               ; 3 / 8 ( 38 % )         ;
; Local interconnects         ; 395 / 4,608 ( 9 % )    ;
; R24 interconnects           ; 33 / 652 ( 5 % )       ;
; R4 interconnects            ; 864 / 13,328 ( 6 % )   ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 14.10) ; Number of LABs  (Total = 42) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 4                            ;
; 2                                           ; 0                            ;
; 3                                           ; 0                            ;
; 4                                           ; 1                            ;
; 5                                           ; 0                            ;
; 6                                           ; 0                            ;
; 7                                           ; 0                            ;
; 8                                           ; 0                            ;
; 9                                           ; 0                            ;
; 10                                          ; 0                            ;
; 11                                          ; 0                            ;
; 12                                          ; 0                            ;
; 13                                          ; 2                            ;
; 14                                          ; 0                            ;
; 15                                          ; 2                            ;
; 16                                          ; 33                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.71) ; Number of LABs  (Total = 42) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 4                            ;
; 1 Clock                            ; 34                           ;
; 1 Clock enable                     ; 14                           ;
; 2 Clock enables                    ; 19                           ;
; 2 Clocks                           ; 1                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 20.10) ; Number of LABs  (Total = 42) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 4                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 1                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 0                            ;
; 15                                           ; 0                            ;
; 16                                           ; 2                            ;
; 17                                           ; 3                            ;
; 18                                           ; 2                            ;
; 19                                           ; 2                            ;
; 20                                           ; 2                            ;
; 21                                           ; 4                            ;
; 22                                           ; 4                            ;
; 23                                           ; 3                            ;
; 24                                           ; 5                            ;
; 25                                           ; 0                            ;
; 26                                           ; 2                            ;
; 27                                           ; 2                            ;
; 28                                           ; 4                            ;
; 29                                           ; 1                            ;
; 30                                           ; 0                            ;
; 31                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 9.81) ; Number of LABs  (Total = 42) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 4                            ;
; 2                                               ; 1                            ;
; 3                                               ; 0                            ;
; 4                                               ; 0                            ;
; 5                                               ; 1                            ;
; 6                                               ; 1                            ;
; 7                                               ; 6                            ;
; 8                                               ; 2                            ;
; 9                                               ; 3                            ;
; 10                                              ; 4                            ;
; 11                                              ; 2                            ;
; 12                                              ; 5                            ;
; 13                                              ; 5                            ;
; 14                                              ; 1                            ;
; 15                                              ; 5                            ;
; 16                                              ; 1                            ;
; 17                                              ; 0                            ;
; 18                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 22.93) ; Number of LABs  (Total = 42) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 1                            ;
; 3                                            ; 0                            ;
; 4                                            ; 3                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 1                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 0                            ;
; 15                                           ; 1                            ;
; 16                                           ; 3                            ;
; 17                                           ; 0                            ;
; 18                                           ; 3                            ;
; 19                                           ; 2                            ;
; 20                                           ; 0                            ;
; 21                                           ; 3                            ;
; 22                                           ; 0                            ;
; 23                                           ; 0                            ;
; 24                                           ; 1                            ;
; 25                                           ; 1                            ;
; 26                                           ; 3                            ;
; 27                                           ; 3                            ;
; 28                                           ; 0                            ;
; 29                                           ; 4                            ;
; 30                                           ; 7                            ;
; 31                                           ; 5                            ;
; 32                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; -40 C ;
; High Junction Temperature ; 125 C ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C5AF256A7 for design "ULA_mult_div"
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 125 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C8AF256A7 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location C3
    Info (169125): Pin ~nCSO~ is reserved at location F4
    Info (169125): Pin ~LVDS41p/nCEO~ is reserved at location N14
Critical Warning (169085): No exact pin location assignment(s) for 141 pins of 141 total pins
    Info (169086): Pin pronto not assigned to an exact location on the device
    Info (169086): Pin erro not assigned to an exact location on the device
    Info (169086): Pin S0[0] not assigned to an exact location on the device
    Info (169086): Pin S0[1] not assigned to an exact location on the device
    Info (169086): Pin S0[2] not assigned to an exact location on the device
    Info (169086): Pin S0[3] not assigned to an exact location on the device
    Info (169086): Pin S0[4] not assigned to an exact location on the device
    Info (169086): Pin S0[5] not assigned to an exact location on the device
    Info (169086): Pin S0[6] not assigned to an exact location on the device
    Info (169086): Pin S0[7] not assigned to an exact location on the device
    Info (169086): Pin S0[8] not assigned to an exact location on the device
    Info (169086): Pin S0[9] not assigned to an exact location on the device
    Info (169086): Pin S0[10] not assigned to an exact location on the device
    Info (169086): Pin S0[11] not assigned to an exact location on the device
    Info (169086): Pin S0[12] not assigned to an exact location on the device
    Info (169086): Pin S0[13] not assigned to an exact location on the device
    Info (169086): Pin S0[14] not assigned to an exact location on the device
    Info (169086): Pin S0[15] not assigned to an exact location on the device
    Info (169086): Pin S0[16] not assigned to an exact location on the device
    Info (169086): Pin S0[17] not assigned to an exact location on the device
    Info (169086): Pin S0[18] not assigned to an exact location on the device
    Info (169086): Pin S0[19] not assigned to an exact location on the device
    Info (169086): Pin S0[20] not assigned to an exact location on the device
    Info (169086): Pin S0[21] not assigned to an exact location on the device
    Info (169086): Pin S0[22] not assigned to an exact location on the device
    Info (169086): Pin S0[23] not assigned to an exact location on the device
    Info (169086): Pin S0[24] not assigned to an exact location on the device
    Info (169086): Pin S0[25] not assigned to an exact location on the device
    Info (169086): Pin S0[26] not assigned to an exact location on the device
    Info (169086): Pin S0[27] not assigned to an exact location on the device
    Info (169086): Pin S0[28] not assigned to an exact location on the device
    Info (169086): Pin S0[29] not assigned to an exact location on the device
    Info (169086): Pin S0[30] not assigned to an exact location on the device
    Info (169086): Pin S0[31] not assigned to an exact location on the device
    Info (169086): Pin S1[0] not assigned to an exact location on the device
    Info (169086): Pin S1[1] not assigned to an exact location on the device
    Info (169086): Pin S1[2] not assigned to an exact location on the device
    Info (169086): Pin S1[3] not assigned to an exact location on the device
    Info (169086): Pin S1[4] not assigned to an exact location on the device
    Info (169086): Pin S1[5] not assigned to an exact location on the device
    Info (169086): Pin S1[6] not assigned to an exact location on the device
    Info (169086): Pin S1[7] not assigned to an exact location on the device
    Info (169086): Pin S1[8] not assigned to an exact location on the device
    Info (169086): Pin S1[9] not assigned to an exact location on the device
    Info (169086): Pin S1[10] not assigned to an exact location on the device
    Info (169086): Pin S1[11] not assigned to an exact location on the device
    Info (169086): Pin S1[12] not assigned to an exact location on the device
    Info (169086): Pin S1[13] not assigned to an exact location on the device
    Info (169086): Pin S1[14] not assigned to an exact location on the device
    Info (169086): Pin S1[15] not assigned to an exact location on the device
    Info (169086): Pin S1[16] not assigned to an exact location on the device
    Info (169086): Pin S1[17] not assigned to an exact location on the device
    Info (169086): Pin S1[18] not assigned to an exact location on the device
    Info (169086): Pin S1[19] not assigned to an exact location on the device
    Info (169086): Pin S1[20] not assigned to an exact location on the device
    Info (169086): Pin S1[21] not assigned to an exact location on the device
    Info (169086): Pin S1[22] not assigned to an exact location on the device
    Info (169086): Pin S1[23] not assigned to an exact location on the device
    Info (169086): Pin S1[24] not assigned to an exact location on the device
    Info (169086): Pin S1[25] not assigned to an exact location on the device
    Info (169086): Pin S1[26] not assigned to an exact location on the device
    Info (169086): Pin S1[27] not assigned to an exact location on the device
    Info (169086): Pin S1[28] not assigned to an exact location on the device
    Info (169086): Pin S1[29] not assigned to an exact location on the device
    Info (169086): Pin S1[30] not assigned to an exact location on the device
    Info (169086): Pin S1[31] not assigned to an exact location on the device
    Info (169086): Pin clk not assigned to an exact location on the device
    Info (169086): Pin reset not assigned to an exact location on the device
    Info (169086): Pin ULAOp[1] not assigned to an exact location on the device
    Info (169086): Pin funct[4] not assigned to an exact location on the device
    Info (169086): Pin funct[5] not assigned to an exact location on the device
    Info (169086): Pin ULAOp[0] not assigned to an exact location on the device
    Info (169086): Pin funct[0] not assigned to an exact location on the device
    Info (169086): Pin funct[1] not assigned to an exact location on the device
    Info (169086): Pin funct[2] not assigned to an exact location on the device
    Info (169086): Pin funct[3] not assigned to an exact location on the device
    Info (169086): Pin entB[31] not assigned to an exact location on the device
    Info (169086): Pin entA[31] not assigned to an exact location on the device
    Info (169086): Pin entB[30] not assigned to an exact location on the device
    Info (169086): Pin entB[29] not assigned to an exact location on the device
    Info (169086): Pin entB[28] not assigned to an exact location on the device
    Info (169086): Pin entB[27] not assigned to an exact location on the device
    Info (169086): Pin entB[26] not assigned to an exact location on the device
    Info (169086): Pin entB[25] not assigned to an exact location on the device
    Info (169086): Pin entB[24] not assigned to an exact location on the device
    Info (169086): Pin entB[23] not assigned to an exact location on the device
    Info (169086): Pin entB[22] not assigned to an exact location on the device
    Info (169086): Pin entB[21] not assigned to an exact location on the device
    Info (169086): Pin entB[20] not assigned to an exact location on the device
    Info (169086): Pin entB[19] not assigned to an exact location on the device
    Info (169086): Pin entB[18] not assigned to an exact location on the device
    Info (169086): Pin entB[17] not assigned to an exact location on the device
    Info (169086): Pin entB[16] not assigned to an exact location on the device
    Info (169086): Pin entB[15] not assigned to an exact location on the device
    Info (169086): Pin entB[14] not assigned to an exact location on the device
    Info (169086): Pin entB[13] not assigned to an exact location on the device
    Info (169086): Pin entB[12] not assigned to an exact location on the device
    Info (169086): Pin entB[11] not assigned to an exact location on the device
    Info (169086): Pin entB[10] not assigned to an exact location on the device
    Info (169086): Pin entB[9] not assigned to an exact location on the device
    Info (169086): Pin entB[8] not assigned to an exact location on the device
    Info (169086): Pin entB[7] not assigned to an exact location on the device
    Info (169086): Pin entB[6] not assigned to an exact location on the device
    Info (169086): Pin entB[5] not assigned to an exact location on the device
    Info (169086): Pin entB[4] not assigned to an exact location on the device
    Info (169086): Pin entB[3] not assigned to an exact location on the device
    Info (169086): Pin entB[2] not assigned to an exact location on the device
    Info (169086): Pin entB[1] not assigned to an exact location on the device
    Info (169086): Pin entB[0] not assigned to an exact location on the device
    Info (169086): Pin entA[0] not assigned to an exact location on the device
    Info (169086): Pin entA[1] not assigned to an exact location on the device
    Info (169086): Pin entA[2] not assigned to an exact location on the device
    Info (169086): Pin entA[3] not assigned to an exact location on the device
    Info (169086): Pin entA[4] not assigned to an exact location on the device
    Info (169086): Pin entA[5] not assigned to an exact location on the device
    Info (169086): Pin entA[6] not assigned to an exact location on the device
    Info (169086): Pin entA[7] not assigned to an exact location on the device
    Info (169086): Pin entA[8] not assigned to an exact location on the device
    Info (169086): Pin entA[9] not assigned to an exact location on the device
    Info (169086): Pin entA[10] not assigned to an exact location on the device
    Info (169086): Pin entA[11] not assigned to an exact location on the device
    Info (169086): Pin entA[12] not assigned to an exact location on the device
    Info (169086): Pin entA[13] not assigned to an exact location on the device
    Info (169086): Pin entA[14] not assigned to an exact location on the device
    Info (169086): Pin entA[15] not assigned to an exact location on the device
    Info (169086): Pin entA[16] not assigned to an exact location on the device
    Info (169086): Pin entA[17] not assigned to an exact location on the device
    Info (169086): Pin entA[18] not assigned to an exact location on the device
    Info (169086): Pin entA[19] not assigned to an exact location on the device
    Info (169086): Pin entA[20] not assigned to an exact location on the device
    Info (169086): Pin entA[21] not assigned to an exact location on the device
    Info (169086): Pin entA[22] not assigned to an exact location on the device
    Info (169086): Pin entA[23] not assigned to an exact location on the device
    Info (169086): Pin entA[24] not assigned to an exact location on the device
    Info (169086): Pin entA[25] not assigned to an exact location on the device
    Info (169086): Pin entA[26] not assigned to an exact location on the device
    Info (169086): Pin entA[27] not assigned to an exact location on the device
    Info (169086): Pin entA[28] not assigned to an exact location on the device
    Info (169086): Pin entA[29] not assigned to an exact location on the device
    Info (169086): Pin entA[30] not assigned to an exact location on the device
    Info (169086): Pin iniciar not assigned to an exact location on the device
Warning (335093): TimeQuest Timing Analyzer is analyzing 20 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ULA_mult_div.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk (placed in PIN H2 (CLK0, LVDSCLK0p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node ula_bo:BO|std_logic_register:reg_ULAOp|q_int[1]
        Info (176357): Destination node ula_bo:BO|std_logic_register:reg_funct|q_int[4]
        Info (176357): Destination node ula_bo:BO|std_logic_register:reg_funct|q_int[5]
        Info (176357): Destination node ula_bo:BO|std_logic_register:reg_ULAOp|q_int[0]
        Info (176357): Destination node ula_bo:BO|std_logic_register:reg_funct|q_int[0]
        Info (176357): Destination node ula_bo:BO|std_logic_register:reg_funct|q_int[1]
        Info (176357): Destination node ula_bo:BO|std_logic_register:reg_funct|q_int[2]
        Info (176357): Destination node ula_bo:BO|std_logic_register:reg_funct|q_int[3]
Info (176353): Automatically promoted node ula_bc:BC|Selector27~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node reset (placed in PIN H1 (CLK1, LVDSCLK0n, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G1
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 139 (unused VREF, 3.3V VCCIO, 73 input, 66 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  31 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  43 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  38 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  41 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:00
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 5% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 8% of the available device resources in the region that extends from location X0_Y0 to location X13_Y14
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.45 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 66 output pins without output pin load capacitance assignment
    Info (306007): Pin "pronto" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "erro" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "S0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "S0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "S0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "S0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "S0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "S0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "S0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "S0[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "S0[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "S0[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "S0[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "S0[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "S0[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "S0[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "S0[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "S0[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "S0[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "S0[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "S0[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "S0[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "S0[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "S0[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "S0[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "S0[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "S0[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "S0[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "S0[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "S0[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "S0[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "S0[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "S0[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "S0[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "S1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "S1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "S1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "S1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "S1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "S1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "S1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "S1[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "S1[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "S1[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "S1[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "S1[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "S1[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "S1[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "S1[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "S1[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "S1[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "S1[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "S1[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "S1[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "S1[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "S1[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "S1[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "S1[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "S1[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "S1[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "S1[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "S1[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "S1[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "S1[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "S1[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "S1[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:00
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file D:/Projetos UFSC/25.2/SD/AP3/ula-sd/output_files/ULA_mult_div.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 4810 megabytes
    Info: Processing ended: Thu Nov 27 20:47:04 2025
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:05


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/Projetos UFSC/25.2/SD/AP3/ula-sd/output_files/ULA_mult_div.fit.smsg.


