# ⏰ 応用編 第9章：PLLとクロック設計

---

## 📘 概要

クロックはすべての同期動作の基準であり、LSI設計において最も重要な信号のひとつです。  
その中でも、**PLL（Phase-Locked Loop）** は高精度なクロックを生成・整形する中心的な構成要素です。

本章では、PLLの動作原理から始まり、スキュー・ジッタといった実装上の課題と対策、さらに**クロックツリー設計**による遅延最適化まで、クロック設計の基礎から応用までを体系的に学びます。

---

## 📂 セクション構成

| ファイル名 | 内容 |
|------------|------|
| [`pll_basics.md`](pll_basics.md) | PLLの基本構造と動作原理。VCO、PFD、ループフィルタの役割 |
| [`clock_tree_design.md`](clock_tree_design.md) | CTSによるクロック遅延最小化とスキュー均一化 |
| [`jitter_and_skew.md`](jitter_and_skew.md) | ジッタ・スキューの理解と対策。STAやシールド設計にも言及 |

---

## 🎯 対象読者

- クロック設計やタイミング設計を初めて扱う学生・若手技術者
- PLLやCTSに関する基礎的な知識を整理したい方
- STAやPDKの観点からクロック信号の課題を理解したい教育者・設計者

---

## 🔗 関連章

- [基礎編　第5章 SoC設計フローとEDA](../chapter5_soc_design_flow/README.md)：配置・配線後のクロックツリー構築とタイミング設計の接続
- [基礎編　第6章 テストとパッケージ](../chapter6_test_and_package/README.md)：ジッタによるタイミングエラーや波形品質の実測検証

---

© 2025 Shinichi Samizo / MIT License
