module ext_mem (
						clk,
						
						rd_addr,
						rd_data,
						
						wr_addr,
						wr_data,
						wr_ena
						
					);
					
	input 						clk;
	
	input 	[9:0]				rd_addr;
	output  [23:0]				rd_data;
	
	input		[9:0]				wr_addr;
	input	  [23:0]				wr_data;
	input							wr_ena;
	
	
	