<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="ddr_clock_gen_synth_1" LaunchPart="xc7a100tcsg324-1" LaunchTime="1484039322">
  <File Type="RDS-UTIL" Name="ddr_clock_gen_utilization_synth.rpt"/>
  <File Type="RDS-PROPCONSTRS" Name="ddr_clock_gen_drc_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="ddr_clock_gen_utilization_synth.pb"/>
  <File Type="RDS-DCP" Name="ddr_clock_gen.dcp"/>
  <File Type="VDS-TIMINGSUMMARY" Name="ddr_clock_gen_timing_summary_synth.rpt"/>
  <File Type="VDS-TIMING-PB" Name="ddr_clock_gen_timing_summary_synth.pb"/>
  <File Type="RDS-RDS" Name="ddr_clock_gen.vds"/>
  <File Type="PA-TCL" Name="ddr_clock_gen.tcl"/>
  <FileSet Name="sources" Type="BlockSrcs" RelSrcDir="$PSRCDIR/ddr_clock_gen">
    <File Path="$PPRDIR/../../../../Desktop/project /project.srcs/ddr_clock_gen/ip/ddr_clock_gen/ddr_clock_gen.xci">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="TopModule" Val="ddr_clock_gen"/>
      <Option Name="UseBlackboxStub" Val="1"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="BlockSrcs" RelSrcDir="$PSRCDIR/ddr_clock_gen">
    <File Path="$PPRDIR/../../../../Desktop/project /project.srcs/ddr_clock_gen/ip/ddr_clock_gen/ddr_clock_gen.xci">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="TopModule" Val="ddr_clock_gen"/>
      <Option Name="UseBlackboxStub" Val="1"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2016"/>
    <Step Id="synth_design"/>
  </Strategy>
</GenRun>
