Tags: #
***

#### структура фон неймана

- УУ (устройство управление);
	- 1. первый такт -> изымает из памяти инструкции и декодирует их;

- АЛУ - аппаратная реализация всех инструкций процесса;
	- 3. третий такт -> реализация математических операций;

- Память (кэш, регистры)
	- 2. второй такт -> изымаются операнды и помещаются в память в соответствии с первым тактом;

![[Pasted image 20220703095712.png]]

***

#### более точная

![[Pasted image 20220703091338.png]]

1) **устройтсво шинного интерфейса** - обращается к оперативной памяти системы через внешнюю системную шину -> Данные помещаются в L2;

2) **внутренняя шина** - доступ к шине первого уровня;

3) **устройтсво связи с памятью (буфер переупорядочивания запросов в памяти)** - получение из памяти операндов [[3.5.1. операнд]];
	- Устройтсво связи с памятью сохраняет результат выполений команд;

4) **устройство выборки декодирвоания** за один такт выбирают 32-байтовую строку-> декодер -> последовательность микроопераций; 

5) **буфер меток перехода** - информация о последних 256 переходах (используется для оптимизации процесса);

6) **устройство микропрограммного управления** - информация о последовательности микроопераций для реализации конкретной машинной команды;

7) **таблица псевдонимов регистров** - хранятся дествительные имена на регистры;

8) **буфер переупорядочивания команд** - хранятся команды готовые к исполнению и почти исполненные;

9) **блок удаления** - удаляет исполненные команды;

####

***
#### Zero_Link
- 
***
### Links
Up:
[[2.3. кэш-память]]

[[2.4. регистры архитектуры intel-32]]

Down:


