+++
author = "Paran Lee"
title = "Verilog enviroment setup"
date = "2021-03-03"
description = "상용 EDA 툴 없이 오픈소스 기반 EDA 툴을 사용하여 개발 환경을 구축하자"
weight = 1
tags = [
    "markdown",
    "css",
    "html",
    "themes",
]
categories = [
    "themes",
    "syntax",
]
series = ["Themes Guide"]
+++

## I love Opensource

오픈소스 HDL 을 활용하여 구현하려고 합니다.

특정 회사의 EDA 에 종속적인 부분은 배제하고 보드없이 소프트웨어 수준에서 배울 수 있는 내용을 정리합니다.

## Todo

verilog 코드를 통해서 netlist 를 합성하고 검증하는 하드웨어 디자인 위주로,

하드웨어 설계와 소프트웨어 설계에는 본질적인 차이가 있기 때문에, 작성한 코드가 어떻게 합성될지,

같이 고민해보면서 verilog 문법의 특성에 익숙해질 수 있습니다.


C 문법에 기반한 프로그래밍 언어와 verilog 문법이 비슷하기 때문에, 익숙하면 도움이 됩니다.

간단한 동작을 하는 CPU의 각 요소를 만들면서 필요한 디자인들을 익혀나가려고 합니다.

연재의 목표는 최종적으로 CPU 설계 및 유닛 테스트를 통한 검증이며 

기회가 된다면 자동화 파이프라인까지 구현해보려고 합니다.

