--- verilog_synth
+++ uhdm_synth
@@ -2,16 +2,16 @@
 (* top =  1  *)
 (* src = "dut.sv:1.1-11.10" *)
 module mul_unsigned_sync_simple(clk, a, b, p);
-(* src = "dut.sv:2.16-2.19" *)
+(* src = "dut.sv:1.34-1.37" *)
 input clk;
 wire clk;
-(* src = "dut.sv:3.22-3.23" *)
+(* src = "dut.sv:1.39-1.40" *)
 input [5:0] a;
 wire [5:0] a;
-(* src = "dut.sv:4.22-4.23" *)
+(* src = "dut.sv:1.42-1.43" *)
 input [2:0] b;
 wire [2:0] b;
-(* src = "dut.sv:5.22-5.23" *)
+(* src = "dut.sv:1.45-1.46" *)
 output [8:0] p;
 wire [8:0] p;
 wire _000_;
@@ -497,59 +497,68 @@
 .B(_067_),
 .Y(_072_[7])
 );
+(* \always_ff  = 32'd1 *)
 (* src = "dut.sv:7.5-10.8" *)
-\$_DFF_P_  \p_reg[5]  /* _154_ */ (
+\$_DFF_P_  \p_reg[0]  /* _154_ */ (
 .C(clk),
-.D(_074_[5]),
-.Q(p[5])
+.D(_070_[0]),
+.Q(p[0])
 );
+(* \always_ff  = 32'd1 *)
 (* src = "dut.sv:7.5-10.8" *)
-\$_DFF_P_  \p_reg[6]  /* _155_ */ (
+\$_DFF_P_  \p_reg[1]  /* _155_ */ (
 .C(clk),
-.D(_074_[6]),
-.Q(p[6])
+.D(_071_[1]),
+.Q(p[1])
 );
+(* \always_ff  = 32'd1 *)
 (* src = "dut.sv:7.5-10.8" *)
-\$_DFF_P_  \p_reg[7]  /* _156_ */ (
+\$_DFF_P_  \p_reg[2]  /* _156_ */ (
 .C(clk),
-.D(_074_[7]),
-.Q(p[7])
+.D(_073_[2]),
+.Q(p[2])
 );
+(* \always_ff  = 32'd1 *)
 (* src = "dut.sv:7.5-10.8" *)
-\$_DFF_P_  \p_reg[8]  /* _157_ */ (
+\$_DFF_P_  \p_reg[3]  /* _157_ */ (
 .C(clk),
-.D(_072_[7]),
-.Q(p[8])
+.D(_074_[3]),
+.Q(p[3])
 );
+(* \always_ff  = 32'd1 *)
 (* src = "dut.sv:7.5-10.8" *)
-\$_DFF_P_  \p_reg[0]  /* _158_ */ (
+\$_DFF_P_  \p_reg[4]  /* _158_ */ (
 .C(clk),
-.D(_070_[0]),
-.Q(p[0])
+.D(_074_[4]),
+.Q(p[4])
 );
+(* \always_ff  = 32'd1 *)
 (* src = "dut.sv:7.5-10.8" *)
-\$_DFF_P_  \p_reg[1]  /* _159_ */ (
+\$_DFF_P_  \p_reg[5]  /* _159_ */ (
 .C(clk),
-.D(_071_[1]),
-.Q(p[1])
+.D(_074_[5]),
+.Q(p[5])
 );
+(* \always_ff  = 32'd1 *)
 (* src = "dut.sv:7.5-10.8" *)
-\$_DFF_P_  \p_reg[2]  /* _160_ */ (
+\$_DFF_P_  \p_reg[6]  /* _160_ */ (
 .C(clk),
-.D(_073_[2]),
-.Q(p[2])
+.D(_074_[6]),
+.Q(p[6])
 );
+(* \always_ff  = 32'd1 *)
 (* src = "dut.sv:7.5-10.8" *)
-\$_DFF_P_  \p_reg[3]  /* _161_ */ (
+\$_DFF_P_  \p_reg[7]  /* _161_ */ (
 .C(clk),
-.D(_074_[3]),
-.Q(p[3])
+.D(_074_[7]),
+.Q(p[7])
 );
+(* \always_ff  = 32'd1 *)
 (* src = "dut.sv:7.5-10.8" *)
-\$_DFF_P_  \p_reg[4]  /* _162_ */ (
+\$_DFF_P_  \p_reg[8]  /* _162_ */ (
 .C(clk),
-.D(_074_[4]),
-.Q(p[4])
+.D(_072_[7]),
+.Q(p[8])
 );
 assign _070_[8:6] = 3'h0;
 assign { _071_[8], _071_[0] } = { 1'h0, _070_[0] };
