
nRF24L01_ATmega640.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         0000001c  00800200  00000794  00000828  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         00000794  00000000  00000000  00000094  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .bss          00000001  0080021c  0080021c  00000844  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  00000844  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 0000003c  00000000  00000000  00000874  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 00000228  00000000  00000000  000008b0  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   00002b62  00000000  00000000  00000ad8  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 0000145e  00000000  00000000  0000363a  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   00001528  00000000  00000000  00004a98  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  00000594  00000000  00000000  00005fc0  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    00000942  00000000  00000000  00006554  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    00001d90  00000000  00000000  00006e96  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 00000260  00000000  00000000  00008c26  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 72 00 	jmp	0xe4	; 0xe4 <__ctors_end>
   4:	0c 94 c3 02 	jmp	0x586	; 0x586 <__vector_1>
   8:	0c 94 8f 00 	jmp	0x11e	; 0x11e <__bad_interrupt>
   c:	0c 94 8f 00 	jmp	0x11e	; 0x11e <__bad_interrupt>
  10:	0c 94 8f 00 	jmp	0x11e	; 0x11e <__bad_interrupt>
  14:	0c 94 8f 00 	jmp	0x11e	; 0x11e <__bad_interrupt>
  18:	0c 94 8f 00 	jmp	0x11e	; 0x11e <__bad_interrupt>
  1c:	0c 94 8f 00 	jmp	0x11e	; 0x11e <__bad_interrupt>
  20:	0c 94 8f 00 	jmp	0x11e	; 0x11e <__bad_interrupt>
  24:	0c 94 8f 00 	jmp	0x11e	; 0x11e <__bad_interrupt>
  28:	0c 94 8f 00 	jmp	0x11e	; 0x11e <__bad_interrupt>
  2c:	0c 94 8f 00 	jmp	0x11e	; 0x11e <__bad_interrupt>
  30:	0c 94 8f 00 	jmp	0x11e	; 0x11e <__bad_interrupt>
  34:	0c 94 8f 00 	jmp	0x11e	; 0x11e <__bad_interrupt>
  38:	0c 94 8f 00 	jmp	0x11e	; 0x11e <__bad_interrupt>
  3c:	0c 94 8f 00 	jmp	0x11e	; 0x11e <__bad_interrupt>
  40:	0c 94 8f 00 	jmp	0x11e	; 0x11e <__bad_interrupt>
  44:	0c 94 8f 00 	jmp	0x11e	; 0x11e <__bad_interrupt>
  48:	0c 94 8f 00 	jmp	0x11e	; 0x11e <__bad_interrupt>
  4c:	0c 94 8f 00 	jmp	0x11e	; 0x11e <__bad_interrupt>
  50:	0c 94 8f 00 	jmp	0x11e	; 0x11e <__bad_interrupt>
  54:	0c 94 8f 00 	jmp	0x11e	; 0x11e <__bad_interrupt>
  58:	0c 94 8f 00 	jmp	0x11e	; 0x11e <__bad_interrupt>
  5c:	0c 94 8f 00 	jmp	0x11e	; 0x11e <__bad_interrupt>
  60:	0c 94 8f 00 	jmp	0x11e	; 0x11e <__bad_interrupt>
  64:	0c 94 8f 00 	jmp	0x11e	; 0x11e <__bad_interrupt>
  68:	0c 94 8f 00 	jmp	0x11e	; 0x11e <__bad_interrupt>
  6c:	0c 94 8f 00 	jmp	0x11e	; 0x11e <__bad_interrupt>
  70:	0c 94 8f 00 	jmp	0x11e	; 0x11e <__bad_interrupt>
  74:	0c 94 8f 00 	jmp	0x11e	; 0x11e <__bad_interrupt>
  78:	0c 94 8f 00 	jmp	0x11e	; 0x11e <__bad_interrupt>
  7c:	0c 94 8f 00 	jmp	0x11e	; 0x11e <__bad_interrupt>
  80:	0c 94 8f 00 	jmp	0x11e	; 0x11e <__bad_interrupt>
  84:	0c 94 8f 00 	jmp	0x11e	; 0x11e <__bad_interrupt>
  88:	0c 94 8f 00 	jmp	0x11e	; 0x11e <__bad_interrupt>
  8c:	0c 94 8f 00 	jmp	0x11e	; 0x11e <__bad_interrupt>
  90:	0c 94 8f 00 	jmp	0x11e	; 0x11e <__bad_interrupt>
  94:	0c 94 8f 00 	jmp	0x11e	; 0x11e <__bad_interrupt>
  98:	0c 94 8f 00 	jmp	0x11e	; 0x11e <__bad_interrupt>
  9c:	0c 94 8f 00 	jmp	0x11e	; 0x11e <__bad_interrupt>
  a0:	0c 94 8f 00 	jmp	0x11e	; 0x11e <__bad_interrupt>
  a4:	0c 94 8f 00 	jmp	0x11e	; 0x11e <__bad_interrupt>
  a8:	0c 94 8f 00 	jmp	0x11e	; 0x11e <__bad_interrupt>
  ac:	0c 94 8f 00 	jmp	0x11e	; 0x11e <__bad_interrupt>
  b0:	0c 94 8f 00 	jmp	0x11e	; 0x11e <__bad_interrupt>
  b4:	0c 94 8f 00 	jmp	0x11e	; 0x11e <__bad_interrupt>
  b8:	0c 94 8f 00 	jmp	0x11e	; 0x11e <__bad_interrupt>
  bc:	0c 94 8f 00 	jmp	0x11e	; 0x11e <__bad_interrupt>
  c0:	0c 94 8f 00 	jmp	0x11e	; 0x11e <__bad_interrupt>
  c4:	0c 94 8f 00 	jmp	0x11e	; 0x11e <__bad_interrupt>
  c8:	0c 94 8f 00 	jmp	0x11e	; 0x11e <__bad_interrupt>
  cc:	0c 94 8f 00 	jmp	0x11e	; 0x11e <__bad_interrupt>
  d0:	0c 94 8f 00 	jmp	0x11e	; 0x11e <__bad_interrupt>
  d4:	0c 94 8f 00 	jmp	0x11e	; 0x11e <__bad_interrupt>
  d8:	0c 94 8f 00 	jmp	0x11e	; 0x11e <__bad_interrupt>
  dc:	0c 94 8f 00 	jmp	0x11e	; 0x11e <__bad_interrupt>
  e0:	0c 94 8f 00 	jmp	0x11e	; 0x11e <__bad_interrupt>

000000e4 <__ctors_end>:
  e4:	11 24       	eor	r1, r1
  e6:	1f be       	out	0x3f, r1	; 63
  e8:	cf ef       	ldi	r28, 0xFF	; 255
  ea:	d1 e2       	ldi	r29, 0x21	; 33
  ec:	de bf       	out	0x3e, r29	; 62
  ee:	cd bf       	out	0x3d, r28	; 61

000000f0 <__do_copy_data>:
  f0:	12 e0       	ldi	r17, 0x02	; 2
  f2:	a0 e0       	ldi	r26, 0x00	; 0
  f4:	b2 e0       	ldi	r27, 0x02	; 2
  f6:	e4 e9       	ldi	r30, 0x94	; 148
  f8:	f7 e0       	ldi	r31, 0x07	; 7
  fa:	02 c0       	rjmp	.+4      	; 0x100 <__do_copy_data+0x10>
  fc:	05 90       	lpm	r0, Z+
  fe:	0d 92       	st	X+, r0
 100:	ac 31       	cpi	r26, 0x1C	; 28
 102:	b1 07       	cpc	r27, r17
 104:	d9 f7       	brne	.-10     	; 0xfc <__do_copy_data+0xc>

00000106 <__do_clear_bss>:
 106:	22 e0       	ldi	r18, 0x02	; 2
 108:	ac e1       	ldi	r26, 0x1C	; 28
 10a:	b2 e0       	ldi	r27, 0x02	; 2
 10c:	01 c0       	rjmp	.+2      	; 0x110 <.do_clear_bss_start>

0000010e <.do_clear_bss_loop>:
 10e:	1d 92       	st	X+, r1

00000110 <.do_clear_bss_start>:
 110:	ad 31       	cpi	r26, 0x1D	; 29
 112:	b2 07       	cpc	r27, r18
 114:	e1 f7       	brne	.-8      	; 0x10e <.do_clear_bss_loop>
 116:	0e 94 c9 01 	call	0x392	; 0x392 <main>
 11a:	0c 94 c8 03 	jmp	0x790	; 0x790 <_exit>

0000011e <__bad_interrupt>:
 11e:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

00000122 <setup_ports>:


void setup_ports()
{
	// LEDs
	DDRL |= (1<<LED1) | (1<<LED2) | (1<<LED3) | (1<<LED4) | (1<<LED5) | (1<<LED6); // set LEDs as outputs
 122:	ea e0       	ldi	r30, 0x0A	; 10
 124:	f1 e0       	ldi	r31, 0x01	; 1
 126:	80 81       	ld	r24, Z
 128:	8f 63       	ori	r24, 0x3F	; 63
 12a:	80 83       	st	Z, r24
 12c:	08 95       	ret

0000012e <LED_check>:

}

void LED_check()
{
 12e:	23 e0       	ldi	r18, 0x03	; 3
 130:	30 e0       	ldi	r19, 0x00	; 0
	int i;
	
	for (i=0; i<3; i++)
	{
		LED1_ON;
 132:	eb e0       	ldi	r30, 0x0B	; 11
 134:	f1 e0       	ldi	r31, 0x01	; 1
 136:	80 81       	ld	r24, Z
 138:	81 60       	ori	r24, 0x01	; 1
 13a:	80 83       	st	Z, r24
	#else
		//round up by default
		__ticks_dc = (uint32_t)(ceil(fabs(__tmp)));
	#endif

	__builtin_avr_delay_cycles(__ticks_dc);
 13c:	8f e3       	ldi	r24, 0x3F	; 63
 13e:	9c e9       	ldi	r25, 0x9C	; 156
 140:	01 97       	sbiw	r24, 0x01	; 1
 142:	f1 f7       	brne	.-4      	; 0x140 <LED_check+0x12>
 144:	00 c0       	rjmp	.+0      	; 0x146 <LED_check+0x18>
 146:	00 00       	nop
		_delay_ms(LED_check_DELAY);
		LED1_OFF;
 148:	80 81       	ld	r24, Z
 14a:	8e 7f       	andi	r24, 0xFE	; 254
 14c:	80 83       	st	Z, r24
		LED2_ON;
 14e:	80 81       	ld	r24, Z
 150:	82 60       	ori	r24, 0x02	; 2
 152:	80 83       	st	Z, r24
 154:	8f e3       	ldi	r24, 0x3F	; 63
 156:	9c e9       	ldi	r25, 0x9C	; 156
 158:	01 97       	sbiw	r24, 0x01	; 1
 15a:	f1 f7       	brne	.-4      	; 0x158 <LED_check+0x2a>
 15c:	00 c0       	rjmp	.+0      	; 0x15e <LED_check+0x30>
 15e:	00 00       	nop
		_delay_ms(LED_check_DELAY);
		LED2_OFF;
 160:	80 81       	ld	r24, Z
 162:	8d 7f       	andi	r24, 0xFD	; 253
 164:	80 83       	st	Z, r24
		LED3_ON;
 166:	80 81       	ld	r24, Z
 168:	84 60       	ori	r24, 0x04	; 4
 16a:	80 83       	st	Z, r24
 16c:	8f e3       	ldi	r24, 0x3F	; 63
 16e:	9c e9       	ldi	r25, 0x9C	; 156
 170:	01 97       	sbiw	r24, 0x01	; 1
 172:	f1 f7       	brne	.-4      	; 0x170 <LED_check+0x42>
 174:	00 c0       	rjmp	.+0      	; 0x176 <LED_check+0x48>
 176:	00 00       	nop
		_delay_ms(LED_check_DELAY);
		LED3_OFF;
 178:	80 81       	ld	r24, Z
 17a:	8b 7f       	andi	r24, 0xFB	; 251
 17c:	80 83       	st	Z, r24
		LED4_ON;
 17e:	80 81       	ld	r24, Z
 180:	88 60       	ori	r24, 0x08	; 8
 182:	80 83       	st	Z, r24
 184:	8f e3       	ldi	r24, 0x3F	; 63
 186:	9c e9       	ldi	r25, 0x9C	; 156
 188:	01 97       	sbiw	r24, 0x01	; 1
 18a:	f1 f7       	brne	.-4      	; 0x188 <LED_check+0x5a>
 18c:	00 c0       	rjmp	.+0      	; 0x18e <LED_check+0x60>
 18e:	00 00       	nop
		_delay_ms(LED_check_DELAY);
		LED4_OFF;
 190:	80 81       	ld	r24, Z
 192:	87 7f       	andi	r24, 0xF7	; 247
 194:	80 83       	st	Z, r24
		LED5_ON;
 196:	80 81       	ld	r24, Z
 198:	80 61       	ori	r24, 0x10	; 16
 19a:	80 83       	st	Z, r24
 19c:	8f e3       	ldi	r24, 0x3F	; 63
 19e:	9c e9       	ldi	r25, 0x9C	; 156
 1a0:	01 97       	sbiw	r24, 0x01	; 1
 1a2:	f1 f7       	brne	.-4      	; 0x1a0 <LED_check+0x72>
 1a4:	00 c0       	rjmp	.+0      	; 0x1a6 <LED_check+0x78>
 1a6:	00 00       	nop
		_delay_ms(LED_check_DELAY);
		LED5_OFF;
 1a8:	80 81       	ld	r24, Z
 1aa:	8f 7e       	andi	r24, 0xEF	; 239
 1ac:	80 83       	st	Z, r24
		LED6_ON;
 1ae:	80 81       	ld	r24, Z
 1b0:	80 62       	ori	r24, 0x20	; 32
 1b2:	80 83       	st	Z, r24
 1b4:	8f e3       	ldi	r24, 0x3F	; 63
 1b6:	9c e9       	ldi	r25, 0x9C	; 156
 1b8:	01 97       	sbiw	r24, 0x01	; 1
 1ba:	f1 f7       	brne	.-4      	; 0x1b8 <LED_check+0x8a>
 1bc:	00 c0       	rjmp	.+0      	; 0x1be <LED_check+0x90>
 1be:	00 00       	nop
 1c0:	8f e3       	ldi	r24, 0x3F	; 63
 1c2:	9c e9       	ldi	r25, 0x9C	; 156
 1c4:	01 97       	sbiw	r24, 0x01	; 1
 1c6:	f1 f7       	brne	.-4      	; 0x1c4 <LED_check+0x96>
 1c8:	00 c0       	rjmp	.+0      	; 0x1ca <LED_check+0x9c>
 1ca:	00 00       	nop
		_delay_ms(LED_check_DELAY);
		
		_delay_ms(LED_check_DELAY);
		LED6_OFF;
 1cc:	80 81       	ld	r24, Z
 1ce:	8f 7d       	andi	r24, 0xDF	; 223
 1d0:	80 83       	st	Z, r24
		LED5_ON;
 1d2:	80 81       	ld	r24, Z
 1d4:	80 61       	ori	r24, 0x10	; 16
 1d6:	80 83       	st	Z, r24
 1d8:	8f e3       	ldi	r24, 0x3F	; 63
 1da:	9c e9       	ldi	r25, 0x9C	; 156
 1dc:	01 97       	sbiw	r24, 0x01	; 1
 1de:	f1 f7       	brne	.-4      	; 0x1dc <LED_check+0xae>
 1e0:	00 c0       	rjmp	.+0      	; 0x1e2 <LED_check+0xb4>
 1e2:	00 00       	nop
		_delay_ms(LED_check_DELAY);
		LED5_OFF;
 1e4:	80 81       	ld	r24, Z
 1e6:	8f 7e       	andi	r24, 0xEF	; 239
 1e8:	80 83       	st	Z, r24
		LED4_ON;
 1ea:	80 81       	ld	r24, Z
 1ec:	88 60       	ori	r24, 0x08	; 8
 1ee:	80 83       	st	Z, r24
 1f0:	8f e3       	ldi	r24, 0x3F	; 63
 1f2:	9c e9       	ldi	r25, 0x9C	; 156
 1f4:	01 97       	sbiw	r24, 0x01	; 1
 1f6:	f1 f7       	brne	.-4      	; 0x1f4 <LED_check+0xc6>
 1f8:	00 c0       	rjmp	.+0      	; 0x1fa <LED_check+0xcc>
 1fa:	00 00       	nop
		_delay_ms(LED_check_DELAY);
		LED4_OFF;
 1fc:	80 81       	ld	r24, Z
 1fe:	87 7f       	andi	r24, 0xF7	; 247
 200:	80 83       	st	Z, r24
		LED3_ON;
 202:	80 81       	ld	r24, Z
 204:	84 60       	ori	r24, 0x04	; 4
 206:	80 83       	st	Z, r24
 208:	8f e3       	ldi	r24, 0x3F	; 63
 20a:	9c e9       	ldi	r25, 0x9C	; 156
 20c:	01 97       	sbiw	r24, 0x01	; 1
 20e:	f1 f7       	brne	.-4      	; 0x20c <LED_check+0xde>
 210:	00 c0       	rjmp	.+0      	; 0x212 <LED_check+0xe4>
 212:	00 00       	nop
		_delay_ms(LED_check_DELAY);
		LED3_OFF;
 214:	80 81       	ld	r24, Z
 216:	8b 7f       	andi	r24, 0xFB	; 251
 218:	80 83       	st	Z, r24
		LED2_ON;
 21a:	80 81       	ld	r24, Z
 21c:	82 60       	ori	r24, 0x02	; 2
 21e:	80 83       	st	Z, r24
 220:	8f e3       	ldi	r24, 0x3F	; 63
 222:	9c e9       	ldi	r25, 0x9C	; 156
 224:	01 97       	sbiw	r24, 0x01	; 1
 226:	f1 f7       	brne	.-4      	; 0x224 <LED_check+0xf6>
 228:	00 c0       	rjmp	.+0      	; 0x22a <LED_check+0xfc>
 22a:	00 00       	nop
		_delay_ms(LED_check_DELAY);
		LED2_OFF;
 22c:	80 81       	ld	r24, Z
 22e:	8d 7f       	andi	r24, 0xFD	; 253
 230:	80 83       	st	Z, r24
		LED1_ON;
 232:	80 81       	ld	r24, Z
 234:	81 60       	ori	r24, 0x01	; 1
 236:	80 83       	st	Z, r24
 238:	8f e3       	ldi	r24, 0x3F	; 63
 23a:	9c e9       	ldi	r25, 0x9C	; 156
 23c:	01 97       	sbiw	r24, 0x01	; 1
 23e:	f1 f7       	brne	.-4      	; 0x23c <LED_check+0x10e>
 240:	00 c0       	rjmp	.+0      	; 0x242 <LED_check+0x114>
 242:	00 00       	nop
		_delay_ms(LED_check_DELAY);
		LED1_OFF;
 244:	80 81       	ld	r24, Z
 246:	8e 7f       	andi	r24, 0xFE	; 254
 248:	80 83       	st	Z, r24
 24a:	21 50       	subi	r18, 0x01	; 1
 24c:	31 09       	sbc	r19, r1

void LED_check()
{
	int i;
	
	for (i=0; i<3; i++)
 24e:	09 f0       	breq	.+2      	; 0x252 <LED_check+0x124>
 250:	72 cf       	rjmp	.-284    	; 0x136 <LED_check+0x8>
		LED1_ON;
		_delay_ms(LED_check_DELAY);
		LED1_OFF;
	}

 252:	08 95       	ret

00000254 <data_to_port>:


void data_to_port(char data)
{
	// DB0
	if ( (data >> 0)&(0x01) )
 254:	80 ff       	sbrs	r24, 0
 256:	02 c0       	rjmp	.+4      	; 0x25c <data_to_port+0x8>
		PORTC |= (1<<DB0);
 258:	43 9a       	sbi	0x08, 3	; 8
 25a:	01 c0       	rjmp	.+2      	; 0x25e <data_to_port+0xa>
	else
		PORTC &= ~(1<<DB0);
 25c:	43 98       	cbi	0x08, 3	; 8
	// DB1
	if ( (data >> 1)&(0x01) )
 25e:	81 ff       	sbrs	r24, 1
 260:	02 c0       	rjmp	.+4      	; 0x266 <data_to_port+0x12>
		PORTC |= (1<<DB1);
 262:	44 9a       	sbi	0x08, 4	; 8
 264:	01 c0       	rjmp	.+2      	; 0x268 <data_to_port+0x14>
	else
		PORTC &= ~(1<<DB1);
 266:	44 98       	cbi	0x08, 4	; 8
	// DB2
	if ( (data >> 2)&(0x01) )
 268:	82 ff       	sbrs	r24, 2
 26a:	02 c0       	rjmp	.+4      	; 0x270 <data_to_port+0x1c>
		PORTC |= (1<<DB2);
 26c:	45 9a       	sbi	0x08, 5	; 8
 26e:	01 c0       	rjmp	.+2      	; 0x272 <data_to_port+0x1e>
	else
		PORTC &= ~(1<<DB2);
 270:	45 98       	cbi	0x08, 5	; 8
	// DB3
	if ( (data >> 3)&(0x01) )
 272:	83 ff       	sbrs	r24, 3
 274:	02 c0       	rjmp	.+4      	; 0x27a <data_to_port+0x26>
		PORTC |= (1<<DB3);
 276:	46 9a       	sbi	0x08, 6	; 8
 278:	01 c0       	rjmp	.+2      	; 0x27c <data_to_port+0x28>
	else
		PORTC &= ~(1<<DB3);
 27a:	46 98       	cbi	0x08, 6	; 8
	// DB4
	if ( (data >> 4)&(0x01) )
 27c:	84 ff       	sbrs	r24, 4
 27e:	02 c0       	rjmp	.+4      	; 0x284 <data_to_port+0x30>
		PORTC |= (1<<DB4);
 280:	47 9a       	sbi	0x08, 7	; 8
 282:	01 c0       	rjmp	.+2      	; 0x286 <data_to_port+0x32>
	else
		PORTC &= ~(1<<DB4);
 284:	47 98       	cbi	0x08, 7	; 8
	// DB5
	if ( (data >> 5)&(0x01) )
 286:	85 ff       	sbrs	r24, 5
 288:	02 c0       	rjmp	.+4      	; 0x28e <data_to_port+0x3a>
		PORTG |= (1<<DB5);
 28a:	a0 9a       	sbi	0x14, 0	; 20
 28c:	01 c0       	rjmp	.+2      	; 0x290 <data_to_port+0x3c>
	else
		PORTG &= ~(1<<DB5);
 28e:	a0 98       	cbi	0x14, 0	; 20
	// DB6
	if ( (data >> 6)&(0x01) )
 290:	86 ff       	sbrs	r24, 6
 292:	02 c0       	rjmp	.+4      	; 0x298 <data_to_port+0x44>
		PORTG |= (1<<DB6);
 294:	a1 9a       	sbi	0x14, 1	; 20
 296:	01 c0       	rjmp	.+2      	; 0x29a <data_to_port+0x46>
	else
		PORTG &= ~(1<<DB6);
 298:	a1 98       	cbi	0x14, 1	; 20
	// DB7
	if ( (data >> 7)&(0x01) )
 29a:	88 23       	and	r24, r24
 29c:	14 f4       	brge	.+4      	; 0x2a2 <data_to_port+0x4e>
		PORTD |= (1<<DB7);
 29e:	5f 9a       	sbi	0x0b, 7	; 11
 2a0:	08 95       	ret
	else
		PORTD &= ~(1<<DB7);
 2a2:	5f 98       	cbi	0x0b, 7	; 11
 2a4:	08 95       	ret

000002a6 <lcd_send_cmd>:
	
}

void lcd_send_cmd(char cmd)
{
	data_to_port(cmd); //put data on PORT
 2a6:	0e 94 2a 01 	call	0x254	; 0x254 <data_to_port>
	
	RS_LOW; // send command
 2aa:	42 98       	cbi	0x08, 2	; 8
	RW_LOW; // write operation
 2ac:	41 98       	cbi	0x08, 1	; 8
		
	// enable pulse
	E_HIGH;
 2ae:	40 9a       	sbi	0x08, 0	; 8
	#else
		//round up by default
		__ticks_dc = (uint32_t)(ceil(fabs(__tmp)));
	#endif

	__builtin_avr_delay_cycles(__ticks_dc);
 2b0:	8f e8       	ldi	r24, 0x8F	; 143
 2b2:	91 e0       	ldi	r25, 0x01	; 1
 2b4:	01 97       	sbiw	r24, 0x01	; 1
 2b6:	f1 f7       	brne	.-4      	; 0x2b4 <lcd_send_cmd+0xe>
 2b8:	00 c0       	rjmp	.+0      	; 0x2ba <lcd_send_cmd+0x14>
 2ba:	00 00       	nop
		_delay_us(100); 
	E_LOW;
 2bc:	40 98       	cbi	0x08, 0	; 8
 2be:	08 95       	ret

000002c0 <setup_lcd>:
#include <avr/io.h>

void setup_lcd()
{	
	// PORT setup
	DDRC |= (1<<RS)  | (1<<RW)  | (1<<E) | (1<<DB0) | (1<<DB1) | (1<<DB2) | (1<<DB3) | (1<<DB4) ;
 2c0:	87 b1       	in	r24, 0x07	; 7
 2c2:	8f ef       	ldi	r24, 0xFF	; 255
 2c4:	87 b9       	out	0x07, r24	; 7
	DDRG |= (1<<DB5) | (1<<DB6);
 2c6:	83 b3       	in	r24, 0x13	; 19
 2c8:	83 60       	ori	r24, 0x03	; 3
 2ca:	83 bb       	out	0x13, r24	; 19
	DDRD |= (1<<DB7);
 2cc:	57 9a       	sbi	0x0a, 7	; 10
	
	
	E_LOW;
 2ce:	40 98       	cbi	0x08, 0	; 8
	#else
		//round up by default
		__ticks_dc = (uint32_t)(ceil(fabs(__tmp)));
	#endif

	__builtin_avr_delay_cycles(__ticks_dc);
 2d0:	2f ef       	ldi	r18, 0xFF	; 255
 2d2:	83 ed       	ldi	r24, 0xD3	; 211
 2d4:	90 e3       	ldi	r25, 0x30	; 48
 2d6:	21 50       	subi	r18, 0x01	; 1
 2d8:	80 40       	sbci	r24, 0x00	; 0
 2da:	90 40       	sbci	r25, 0x00	; 0
 2dc:	e1 f7       	brne	.-8      	; 0x2d6 <setup_lcd+0x16>
 2de:	00 c0       	rjmp	.+0      	; 0x2e0 <setup_lcd+0x20>
 2e0:	00 00       	nop
		_delay_ms(1000); // at least 40 ms
	
	lcd_send_cmd(WAKE_UP);
 2e2:	80 e3       	ldi	r24, 0x30	; 48
 2e4:	0e 94 53 01 	call	0x2a6	; 0x2a6 <lcd_send_cmd>
 2e8:	8f e3       	ldi	r24, 0x3F	; 63
 2ea:	9c e9       	ldi	r25, 0x9C	; 156
 2ec:	01 97       	sbiw	r24, 0x01	; 1
 2ee:	f1 f7       	brne	.-4      	; 0x2ec <setup_lcd+0x2c>
 2f0:	00 c0       	rjmp	.+0      	; 0x2f2 <setup_lcd+0x32>
 2f2:	00 00       	nop
	_delay_ms(10); // at least 5 ms
		
	lcd_send_cmd(MODE_8_BIT | MODE_2_LINE); // 8-bit mode, 2-line mode
 2f4:	88 e3       	ldi	r24, 0x38	; 56
 2f6:	0e 94 53 01 	call	0x2a6	; 0x2a6 <lcd_send_cmd>
	lcd_send_cmd(0x10); // set cursor
 2fa:	80 e1       	ldi	r24, 0x10	; 16
 2fc:	0e 94 53 01 	call	0x2a6	; 0x2a6 <lcd_send_cmd>
	lcd_send_cmd(DISPLAY_ON); // turn on entire display, cursor is on
 300:	8c e0       	ldi	r24, 0x0C	; 12
 302:	0e 94 53 01 	call	0x2a6	; 0x2a6 <lcd_send_cmd>
	lcd_send_cmd(CLEAR_DISPLAY);
 306:	81 e0       	ldi	r24, 0x01	; 1
 308:	0e 94 53 01 	call	0x2a6	; 0x2a6 <lcd_send_cmd>
	lcd_send_cmd(INCREMENT_CURSOR); // cursor automatically increments after a character is written
 30c:	86 e0       	ldi	r24, 0x06	; 6
 30e:	0e 94 53 01 	call	0x2a6	; 0x2a6 <lcd_send_cmd>
 312:	08 95       	ret

00000314 <lcd_send_data>:
	E_LOW;
}

void lcd_send_data(char data)
{
	data_to_port(data); //put data on PORT
 314:	0e 94 2a 01 	call	0x254	; 0x254 <data_to_port>

	RS_HIGH; // send data
 318:	42 9a       	sbi	0x08, 2	; 8
	RW_LOW; // write operation
 31a:	41 98       	cbi	0x08, 1	; 8

	// enable pulse
	E_HIGH;
 31c:	40 9a       	sbi	0x08, 0	; 8
	#else
		//round up by default
		__ticks_dc = (uint32_t)(ceil(fabs(__tmp)));
	#endif

	__builtin_avr_delay_cycles(__ticks_dc);
 31e:	8f e8       	ldi	r24, 0x8F	; 143
 320:	91 e0       	ldi	r25, 0x01	; 1
 322:	01 97       	sbiw	r24, 0x01	; 1
 324:	f1 f7       	brne	.-4      	; 0x322 <lcd_send_data+0xe>
 326:	00 c0       	rjmp	.+0      	; 0x328 <lcd_send_data+0x14>
 328:	00 00       	nop
		_delay_us(100);
	E_LOW;	
 32a:	40 98       	cbi	0x08, 0	; 8
 32c:	08 95       	ret

0000032e <lcd_set_cursor>:
	else
		PORTD &= ~(1<<DB7);
}

void lcd_set_cursor(char row, char column)
{
 32e:	cf 93       	push	r28
 330:	df 93       	push	r29
 332:	00 d0       	rcall	.+0      	; 0x334 <lcd_set_cursor+0x6>
 334:	cd b7       	in	r28, 0x3d	; 61
 336:	de b7       	in	r29, 0x3e	; 62
	unsigned char address[2] = {LINE_1, LINE_2};
 338:	90 e8       	ldi	r25, 0x80	; 128
 33a:	99 83       	std	Y+1, r25	; 0x01
 33c:	90 ec       	ldi	r25, 0xC0	; 192
 33e:	9a 83       	std	Y+2, r25	; 0x02
	lcd_send_cmd(address[row-1] + (column-1));
 340:	fe 01       	movw	r30, r28
 342:	e8 0f       	add	r30, r24
 344:	f1 1d       	adc	r31, r1
 346:	61 50       	subi	r22, 0x01	; 1
 348:	80 81       	ld	r24, Z
 34a:	86 0f       	add	r24, r22
 34c:	0e 94 53 01 	call	0x2a6	; 0x2a6 <lcd_send_cmd>
 350:	8f e8       	ldi	r24, 0x8F	; 143
 352:	91 e0       	ldi	r25, 0x01	; 1
 354:	01 97       	sbiw	r24, 0x01	; 1
 356:	f1 f7       	brne	.-4      	; 0x354 <lcd_set_cursor+0x26>
 358:	00 c0       	rjmp	.+0      	; 0x35a <lcd_set_cursor+0x2c>
 35a:	00 00       	nop
	_delay_us(100);
}
 35c:	0f 90       	pop	r0
 35e:	0f 90       	pop	r0
 360:	df 91       	pop	r29
 362:	cf 91       	pop	r28
 364:	08 95       	ret

00000366 <lcd_print>:

void lcd_print(char *str)
{
 366:	0f 93       	push	r16
 368:	1f 93       	push	r17
 36a:	cf 93       	push	r28
 36c:	fc 01       	movw	r30, r24
	unsigned char i =0;
	while(str[i] != 0)
 36e:	80 81       	ld	r24, Z
 370:	88 23       	and	r24, r24
 372:	59 f0       	breq	.+22     	; 0x38a <lcd_print+0x24>
 374:	8f 01       	movw	r16, r30
 376:	c0 e0       	ldi	r28, 0x00	; 0
	{
		lcd_send_data(str[i]);
 378:	0e 94 8a 01 	call	0x314	; 0x314 <lcd_send_data>
		i++;
 37c:	cf 5f       	subi	r28, 0xFF	; 255
}

void lcd_print(char *str)
{
	unsigned char i =0;
	while(str[i] != 0)
 37e:	f8 01       	movw	r30, r16
 380:	ec 0f       	add	r30, r28
 382:	f1 1d       	adc	r31, r1
 384:	80 81       	ld	r24, Z
 386:	81 11       	cpse	r24, r1
 388:	f7 cf       	rjmp	.-18     	; 0x378 <lcd_print+0x12>
	{
		lcd_send_data(str[i]);
		i++;
	}
}
 38a:	cf 91       	pop	r28
 38c:	1f 91       	pop	r17
 38e:	0f 91       	pop	r16
 390:	08 95       	ret

00000392 <main>:
int8_t tx_address[5] = {0xD7,0xD7,0xD7,0xD7,0xD7};
int8_t rx_address[5] = {0xE7,0xE7,0xE7,0xE7,0xE7};

int main(void)
{
	setup_ports();
 392:	0e 94 91 00 	call	0x122	; 0x122 <setup_ports>
	setup_lcd();
 396:	0e 94 60 01 	call	0x2c0	; 0x2c0 <setup_lcd>
	#else
		//round up by default
		__ticks_dc = (uint32_t)(ceil(fabs(__tmp)));
	#endif

	__builtin_avr_delay_cycles(__ticks_dc);
 39a:	8f e3       	ldi	r24, 0x3F	; 63
 39c:	9c e9       	ldi	r25, 0x9C	; 156
 39e:	01 97       	sbiw	r24, 0x01	; 1
 3a0:	f1 f7       	brne	.-4      	; 0x39e <main+0xc>
 3a2:	00 c0       	rjmp	.+0      	; 0x3a4 <main+0x12>
 3a4:	00 00       	nop
	_delay_ms(10);
	lcd_set_cursor(1,1);
 3a6:	61 e0       	ldi	r22, 0x01	; 1
 3a8:	81 e0       	ldi	r24, 0x01	; 1
 3aa:	0e 94 97 01 	call	0x32e	; 0x32e <lcd_set_cursor>
	lcd_print("Initializing...");
 3ae:	8c e0       	ldi	r24, 0x0C	; 12
 3b0:	92 e0       	ldi	r25, 0x02	; 2
 3b2:	0e 94 b3 01 	call	0x366	; 0x366 <lcd_print>
 3b6:	8f ed       	ldi	r24, 0xDF	; 223
 3b8:	9e e2       	ldi	r25, 0x2E	; 46
 3ba:	01 97       	sbiw	r24, 0x01	; 1
 3bc:	f1 f7       	brne	.-4      	; 0x3ba <main+0x28>
 3be:	00 c0       	rjmp	.+0      	; 0x3c0 <main+0x2e>
 3c0:	00 00       	nop
	_delay_ms(3);
	setup_usart0(BR_500000); // for FTDI debugging (terminal)
 3c2:	81 e0       	ldi	r24, 0x01	; 1
 3c4:	0e 94 62 03 	call	0x6c4	; 0x6c4 <setup_usart0>
	mirf_init();
 3c8:	0e 94 19 02 	call	0x432	; 0x432 <mirf_init>
 3cc:	9f ef       	ldi	r25, 0xFF	; 255
 3ce:	27 ea       	ldi	r18, 0xA7	; 167
 3d0:	81 e6       	ldi	r24, 0x61	; 97
 3d2:	91 50       	subi	r25, 0x01	; 1
 3d4:	20 40       	sbci	r18, 0x00	; 0
 3d6:	80 40       	sbci	r24, 0x00	; 0
 3d8:	e1 f7       	brne	.-8      	; 0x3d2 <main+0x40>
 3da:	00 c0       	rjmp	.+0      	; 0x3dc <main+0x4a>
 3dc:	00 00       	nop
	_delay_ms(2000);	
	lcd_send_cmd(CLEAR_DISPLAY);
 3de:	81 e0       	ldi	r24, 0x01	; 1
 3e0:	0e 94 53 01 	call	0x2a6	; 0x2a6 <lcd_send_cmd>
	
	LED_check();
 3e4:	0e 94 97 00 	call	0x12e	; 0x12e <LED_check>
	
	sei(); // enable global interrupts
 3e8:	78 94       	sei
	
	//mirf_config_register(EN_AA, (1<<0));
	//	mirf_config_register(EN_AA, (1<<1));
	
	mirf_config();
 3ea:	0e 94 48 02 	call	0x490	; 0x490 <mirf_config>
	
	 /* Set the device addresses */
	mirf_set_TADDR(tx_address);
 3ee:	85 e0       	ldi	r24, 0x05	; 5
 3f0:	92 e0       	ldi	r25, 0x02	; 2
 3f2:	0e 94 b3 02 	call	0x566	; 0x566 <mirf_set_TADDR>
	mirf_set_RADDR(rx_address);
 3f6:	80 e0       	ldi	r24, 0x00	; 0
 3f8:	92 e0       	ldi	r25, 0x02	; 2
 3fa:	0e 94 ab 02 	call	0x556	; 0x556 <mirf_set_RADDR>
 3fe:	8f e3       	ldi	r24, 0x3F	; 63
 400:	9c e9       	ldi	r25, 0x9C	; 156
 402:	01 97       	sbiw	r24, 0x01	; 1
 404:	f1 f7       	brne	.-4      	; 0x402 <__LOCK_REGION_LENGTH__+0x2>
 406:	00 c0       	rjmp	.+0      	; 0x408 <__LOCK_REGION_LENGTH__+0x8>
 408:	00 00       	nop
		//lcd_send_cmd(CLEAR_DISPLAY);
		//_delay_ms(3);
		//lcd_set_cursor(1,1);
		//lcd_print("Waiting for data");
		//_delay_ms(3);
		TOGGLE_LED1;
 40a:	cb e0       	ldi	r28, 0x0B	; 11
 40c:	d1 e0       	ldi	r29, 0x01	; 1
 40e:	11 e0       	ldi	r17, 0x01	; 1
 410:	88 81       	ld	r24, Y
 412:	81 27       	eor	r24, r17
 414:	88 83       	st	Y, r24
		//lcd_send_cmd(CLEAR_DISPLAY);
		//lcd_set_cursor(1,1);
		//lcd_print("waiting on RX");
		// wait for data
		while(!mirf_data_ready());
 416:	0e 94 27 02 	call	0x44e	; 0x44e <mirf_data_ready>
 41a:	88 23       	and	r24, r24
 41c:	e1 f3       	breq	.-8      	; 0x416 <__LOCK_REGION_LENGTH__+0x16>
		//lcd_send_cmd(CLEAR_DISPLAY);
		//mirf_config_register(STATUS, (1 << RX_DR) | (1 << MAX_RT)); // Reset status register
		//LED1_ON; // turn on LED when data is received
		
		mirf_get_data(buffer);
 41e:	8a e0       	ldi	r24, 0x0A	; 10
 420:	92 e0       	ldi	r25, 0x02	; 2
 422:	0e 94 84 02 	call	0x508	; 0x508 <mirf_get_data>
		
		println_int_0(buffer[0]);
 426:	80 91 0a 02 	lds	r24, 0x020A	; 0x80020a <buffer>
 42a:	90 e0       	ldi	r25, 0x00	; 0
 42c:	0e 94 cf 02 	call	0x59e	; 0x59e <println_int_0>
		//_delay_ms(500);
		
		//while(1);
		
		//_delay_ms(LOOP_DELAY);
    }
 430:	ef cf       	rjmp	.-34     	; 0x410 <__LOCK_REGION_LENGTH__+0x10>

00000432 <mirf_init>:
	spi_send_char(W_TX_PAYLOAD); // Write cmd to write payload
	spi_send_bytes(value, len);  // Write payload
	mirf_CSN_hi;                 // Pull up chip select

	mirf_CE_hi; // Start transmission
}
 432:	54 9a       	sbi	0x0a, 4	; 10
 434:	20 9a       	sbi	0x04, 0	; 4
 436:	5c 98       	cbi	0x0b, 4	; 11
 438:	28 9a       	sbi	0x05, 0	; 5
 43a:	e8 98       	cbi	0x1d, 0	; 29
 43c:	e9 e6       	ldi	r30, 0x69	; 105
 43e:	f0 e0       	ldi	r31, 0x00	; 0
 440:	80 81       	ld	r24, Z
 442:	82 60       	ori	r24, 0x02	; 2
 444:	80 83       	st	Z, r24
 446:	e8 9a       	sbi	0x1d, 0	; 29
 448:	0e 94 27 03 	call	0x64e	; 0x64e <spi_master_initialize>
 44c:	08 95       	ret

0000044e <mirf_data_ready>:
 44e:	cf 93       	push	r28
 450:	80 91 1c 02 	lds	r24, 0x021C	; 0x80021c <__data_end>
 454:	81 11       	cpse	r24, r1
 456:	0c c0       	rjmp	.+24     	; 0x470 <mirf_data_ready+0x22>
 458:	28 98       	cbi	0x05, 0	; 5
 45a:	8f ef       	ldi	r24, 0xFF	; 255
 45c:	0e 94 32 03 	call	0x664	; 0x664 <spi_exchange_char>
 460:	c8 2f       	mov	r28, r24
 462:	28 9a       	sbi	0x05, 0	; 5
 464:	90 e0       	ldi	r25, 0x00	; 0
 466:	0e 94 cf 02 	call	0x59e	; 0x59e <println_int_0>
 46a:	8c 2f       	mov	r24, r28
 46c:	80 74       	andi	r24, 0x40	; 64
 46e:	01 c0       	rjmp	.+2      	; 0x472 <mirf_data_ready+0x24>
 470:	80 e0       	ldi	r24, 0x00	; 0
 472:	cf 91       	pop	r28
 474:	08 95       	ret

00000476 <mirf_config_register>:
 476:	cf 93       	push	r28
 478:	c6 2f       	mov	r28, r22
 47a:	28 98       	cbi	0x05, 0	; 5
 47c:	8f 71       	andi	r24, 0x1F	; 31
 47e:	80 62       	ori	r24, 0x20	; 32
 480:	0e 94 2d 03 	call	0x65a	; 0x65a <spi_send_char>
 484:	8c 2f       	mov	r24, r28
 486:	0e 94 2d 03 	call	0x65a	; 0x65a <spi_send_char>
 48a:	28 9a       	sbi	0x05, 0	; 5
 48c:	cf 91       	pop	r28
 48e:	08 95       	ret

00000490 <mirf_config>:
 490:	62 e0       	ldi	r22, 0x02	; 2
 492:	85 e0       	ldi	r24, 0x05	; 5
 494:	0e 94 3b 02 	call	0x476	; 0x476 <mirf_config_register>
 498:	60 e0       	ldi	r22, 0x00	; 0
 49a:	81 e1       	ldi	r24, 0x11	; 17
 49c:	0e 94 3b 02 	call	0x476	; 0x476 <mirf_config_register>
 4a0:	62 e0       	ldi	r22, 0x02	; 2
 4a2:	82 e1       	ldi	r24, 0x12	; 18
 4a4:	0e 94 3b 02 	call	0x476	; 0x476 <mirf_config_register>
 4a8:	60 e0       	ldi	r22, 0x00	; 0
 4aa:	83 e1       	ldi	r24, 0x13	; 19
 4ac:	0e 94 3b 02 	call	0x476	; 0x476 <mirf_config_register>
 4b0:	60 e0       	ldi	r22, 0x00	; 0
 4b2:	84 e1       	ldi	r24, 0x14	; 20
 4b4:	0e 94 3b 02 	call	0x476	; 0x476 <mirf_config_register>
 4b8:	60 e0       	ldi	r22, 0x00	; 0
 4ba:	85 e1       	ldi	r24, 0x15	; 21
 4bc:	0e 94 3b 02 	call	0x476	; 0x476 <mirf_config_register>
 4c0:	60 e0       	ldi	r22, 0x00	; 0
 4c2:	86 e1       	ldi	r24, 0x16	; 22
 4c4:	0e 94 3b 02 	call	0x476	; 0x476 <mirf_config_register>
 4c8:	66 e2       	ldi	r22, 0x26	; 38
 4ca:	86 e0       	ldi	r24, 0x06	; 6
 4cc:	0e 94 3b 02 	call	0x476	; 0x476 <mirf_config_register>
 4d0:	63 e0       	ldi	r22, 0x03	; 3
 4d2:	81 e0       	ldi	r24, 0x01	; 1
 4d4:	0e 94 3b 02 	call	0x476	; 0x476 <mirf_config_register>
 4d8:	63 e0       	ldi	r22, 0x03	; 3
 4da:	82 e0       	ldi	r24, 0x02	; 2
 4dc:	0e 94 3b 02 	call	0x476	; 0x476 <mirf_config_register>
 4e0:	6f e4       	ldi	r22, 0x4F	; 79
 4e2:	84 e0       	ldi	r24, 0x04	; 4
 4e4:	0e 94 3b 02 	call	0x476	; 0x476 <mirf_config_register>
 4e8:	10 92 1c 02 	sts	0x021C, r1	; 0x80021c <__data_end>
 4ec:	60 e7       	ldi	r22, 0x70	; 112
 4ee:	87 e0       	ldi	r24, 0x07	; 7
 4f0:	0e 94 3b 02 	call	0x476	; 0x476 <mirf_config_register>
 4f4:	81 ee       	ldi	r24, 0xE1	; 225
 4f6:	0e 94 2d 03 	call	0x65a	; 0x65a <spi_send_char>
 4fa:	5c 98       	cbi	0x0b, 4	; 11
 4fc:	6b e4       	ldi	r22, 0x4B	; 75
 4fe:	80 e0       	ldi	r24, 0x00	; 0
 500:	0e 94 3b 02 	call	0x476	; 0x476 <mirf_config_register>
 504:	5c 9a       	sbi	0x0b, 4	; 11
 506:	08 95       	ret

00000508 <mirf_get_data>:
 508:	cf 93       	push	r28
 50a:	df 93       	push	r29
 50c:	ec 01       	movw	r28, r24
 50e:	28 98       	cbi	0x05, 0	; 5
 510:	81 e6       	ldi	r24, 0x61	; 97
 512:	0e 94 2d 03 	call	0x65a	; 0x65a <spi_send_char>
 516:	42 e0       	ldi	r20, 0x02	; 2
 518:	be 01       	movw	r22, r28
 51a:	ce 01       	movw	r24, r28
 51c:	0e 94 47 03 	call	0x68e	; 0x68e <spi_exchange_bytes>
 520:	28 9a       	sbi	0x05, 0	; 5
 522:	60 e4       	ldi	r22, 0x40	; 64
 524:	87 e0       	ldi	r24, 0x07	; 7
 526:	0e 94 3b 02 	call	0x476	; 0x476 <mirf_config_register>
 52a:	df 91       	pop	r29
 52c:	cf 91       	pop	r28
 52e:	08 95       	ret

00000530 <mirf_write_register>:
 530:	1f 93       	push	r17
 532:	cf 93       	push	r28
 534:	df 93       	push	r29
 536:	eb 01       	movw	r28, r22
 538:	14 2f       	mov	r17, r20
 53a:	28 98       	cbi	0x05, 0	; 5
 53c:	8f 71       	andi	r24, 0x1F	; 31
 53e:	80 62       	ori	r24, 0x20	; 32
 540:	0e 94 2d 03 	call	0x65a	; 0x65a <spi_send_char>
 544:	61 2f       	mov	r22, r17
 546:	ce 01       	movw	r24, r28
 548:	0e 94 38 03 	call	0x670	; 0x670 <spi_send_bytes>
 54c:	28 9a       	sbi	0x05, 0	; 5
 54e:	df 91       	pop	r29
 550:	cf 91       	pop	r28
 552:	1f 91       	pop	r17
 554:	08 95       	ret

00000556 <mirf_set_RADDR>:
 556:	5c 98       	cbi	0x0b, 4	; 11
 558:	45 e0       	ldi	r20, 0x05	; 5
 55a:	bc 01       	movw	r22, r24
 55c:	8b e0       	ldi	r24, 0x0B	; 11
 55e:	0e 94 98 02 	call	0x530	; 0x530 <mirf_write_register>
 562:	5c 9a       	sbi	0x0b, 4	; 11
 564:	08 95       	ret

00000566 <mirf_set_TADDR>:
 566:	cf 93       	push	r28
 568:	df 93       	push	r29
 56a:	ec 01       	movw	r28, r24
 56c:	45 e0       	ldi	r20, 0x05	; 5
 56e:	bc 01       	movw	r22, r24
 570:	8a e0       	ldi	r24, 0x0A	; 10
 572:	0e 94 98 02 	call	0x530	; 0x530 <mirf_write_register>
 576:	45 e0       	ldi	r20, 0x05	; 5
 578:	be 01       	movw	r22, r28
 57a:	80 e1       	ldi	r24, 0x10	; 16
 57c:	0e 94 98 02 	call	0x530	; 0x530 <mirf_write_register>
 580:	df 91       	pop	r29
 582:	cf 91       	pop	r28
 584:	08 95       	ret

00000586 <__vector_1>:

ISR(INT0_vect) // Interrupt handler
{
 586:	1f 92       	push	r1
 588:	0f 92       	push	r0
 58a:	0f b6       	in	r0, 0x3f	; 63
 58c:	0f 92       	push	r0
 58e:	11 24       	eor	r1, r1
		//mirf_CSN_hi;                     // Pull up chip select
		//_delay_us(25);
		//mirf_CE_lo;                             // Deactivate transreceiver
		//RX_POWERUP;                             // Power up in receiving mode
		//mirf_CE_hi;                             // Listening for pakets
		PTX = 0;                                // Set to receiving mode
 590:	10 92 1c 02 	sts	0x021C, r1	; 0x80021c <__data_end>
		// Reset status register for further interaction
		//mirf_config_register(STATUS, (1 << TX_DS) | (1 << MAX_RT)); // Reset status register
	//}
 594:	0f 90       	pop	r0
 596:	0f be       	out	0x3f, r0	; 63
 598:	0f 90       	pop	r0
 59a:	1f 90       	pop	r1
 59c:	18 95       	reti

0000059e <println_int_0>:
		usart0_send_char(char_array[i]);
	}
}

void println_int_0(int number)
{
 59e:	ef 92       	push	r14
 5a0:	ff 92       	push	r15
 5a2:	0f 93       	push	r16
 5a4:	1f 93       	push	r17
 5a6:	cf 93       	push	r28
 5a8:	df 93       	push	r29
 5aa:	cd b7       	in	r28, 0x3d	; 61
 5ac:	de b7       	in	r29, 0x3e	; 62
 5ae:	c0 54       	subi	r28, 0x40	; 64
 5b0:	d1 09       	sbc	r29, r1
 5b2:	0f b6       	in	r0, 0x3f	; 63
 5b4:	f8 94       	cli
 5b6:	de bf       	out	0x3e, r29	; 62
 5b8:	0f be       	out	0x3f, r0	; 63
 5ba:	cd bf       	out	0x3d, r28	; 61
 5bc:	8c 01       	movw	r16, r24
	int temp = number;
	int num_digit = 0;
	
	while (temp != 0)
 5be:	00 97       	sbiw	r24, 0x00	; 0
 5c0:	89 f1       	breq	.+98     	; 0x624 <println_int_0+0x86>
 5c2:	20 e0       	ldi	r18, 0x00	; 0
 5c4:	30 e0       	ldi	r19, 0x00	; 0
	{
		temp = temp /10;
 5c6:	ea e0       	ldi	r30, 0x0A	; 10
 5c8:	f0 e0       	ldi	r31, 0x00	; 0
 5ca:	01 c0       	rjmp	.+2      	; 0x5ce <println_int_0+0x30>
		num_digit++;
 5cc:	97 01       	movw	r18, r14
	int temp = number;
	int num_digit = 0;
	
	while (temp != 0)
	{
		temp = temp /10;
 5ce:	bf 01       	movw	r22, r30
 5d0:	0e 94 6b 03 	call	0x6d6	; 0x6d6 <__divmodhi4>
 5d4:	cb 01       	movw	r24, r22
		num_digit++;
 5d6:	79 01       	movw	r14, r18
 5d8:	4f ef       	ldi	r20, 0xFF	; 255
 5da:	e4 1a       	sub	r14, r20
 5dc:	f4 0a       	sbc	r15, r20
void println_int_0(int number)
{
	int temp = number;
	int num_digit = 0;
	
	while (temp != 0)
 5de:	00 97       	sbiw	r24, 0x00	; 0
 5e0:	a9 f7       	brne	.-22     	; 0x5cc <println_int_0+0x2e>
	{
		temp = temp /10;
		num_digit++;
	}
	if (number<0) num_digit++;
 5e2:	11 23       	and	r17, r17
 5e4:	24 f4       	brge	.+8      	; 0x5ee <println_int_0+0x50>
 5e6:	79 01       	movw	r14, r18
 5e8:	82 e0       	ldi	r24, 0x02	; 2
 5ea:	e8 0e       	add	r14, r24
 5ec:	f1 1c       	adc	r15, r1
    } else if (__radix < 2 || __radix > 36) {
	*__s = 0;
	return __s;
    } else {
	extern char *__itoa_ncheck (int, char *, unsigned char);
	return __itoa_ncheck (__val, __s, __radix);
 5ee:	4a e0       	ldi	r20, 0x0A	; 10
 5f0:	be 01       	movw	r22, r28
 5f2:	6f 5f       	subi	r22, 0xFF	; 255
 5f4:	7f 4f       	sbci	r23, 0xFF	; 255
 5f6:	c8 01       	movw	r24, r16
 5f8:	0e 94 93 03 	call	0x726	; 0x726 <__itoa_ncheck>
	char char_array[MAX_STRING_SIZE];
	itoa(number, char_array,10);

	for (int i=0; i<num_digit ; i++)
 5fc:	1e 14       	cp	r1, r14
 5fe:	1f 04       	cpc	r1, r15
 600:	6c f4       	brge	.+26     	; 0x61c <println_int_0+0x7e>
 602:	8e 01       	movw	r16, r28
 604:	0f 5f       	subi	r16, 0xFF	; 255
 606:	1f 4f       	sbci	r17, 0xFF	; 255
 608:	e0 0e       	add	r14, r16
 60a:	f1 1e       	adc	r15, r17
	{
		usart0_send_char(char_array[i]);
 60c:	f8 01       	movw	r30, r16
 60e:	81 91       	ld	r24, Z+
 610:	8f 01       	movw	r16, r30
 612:	0e 94 5a 03 	call	0x6b4	; 0x6b4 <usart0_send_char>
	}
	if (number<0) num_digit++;
	char char_array[MAX_STRING_SIZE];
	itoa(number, char_array,10);

	for (int i=0; i<num_digit ; i++)
 616:	0e 15       	cp	r16, r14
 618:	1f 05       	cpc	r17, r15
 61a:	c1 f7       	brne	.-16     	; 0x60c <println_int_0+0x6e>
	{
		usart0_send_char(char_array[i]);
	}
	usart0_send_char(0x0A); // NL
 61c:	8a e0       	ldi	r24, 0x0A	; 10
 61e:	0e 94 5a 03 	call	0x6b4	; 0x6b4 <usart0_send_char>
}
 622:	07 c0       	rjmp	.+14     	; 0x632 <println_int_0+0x94>
 624:	4a e0       	ldi	r20, 0x0A	; 10
 626:	be 01       	movw	r22, r28
 628:	6f 5f       	subi	r22, 0xFF	; 255
 62a:	7f 4f       	sbci	r23, 0xFF	; 255
 62c:	0e 94 93 03 	call	0x726	; 0x726 <__itoa_ncheck>
 630:	f5 cf       	rjmp	.-22     	; 0x61c <println_int_0+0x7e>
 632:	c0 5c       	subi	r28, 0xC0	; 192
 634:	df 4f       	sbci	r29, 0xFF	; 255
 636:	0f b6       	in	r0, 0x3f	; 63
 638:	f8 94       	cli
 63a:	de bf       	out	0x3e, r29	; 62
 63c:	0f be       	out	0x3f, r0	; 63
 63e:	cd bf       	out	0x3d, r28	; 61
 640:	df 91       	pop	r29
 642:	cf 91       	pop	r28
 644:	1f 91       	pop	r17
 646:	0f 91       	pop	r16
 648:	ff 90       	pop	r15
 64a:	ef 90       	pop	r14
 64c:	08 95       	ret

0000064e <spi_master_initialize>:
}
void spi_slave_initialize()
{
	DDRB |= (1 << MISO);	// MSIO_0 is output
	
	SPCR = (1 << SPE); // Enable SPI, Slave
 64e:	84 b1       	in	r24, 0x04	; 4
 650:	87 60       	ori	r24, 0x07	; 7
 652:	84 b9       	out	0x04, r24	; 4
 654:	81 e5       	ldi	r24, 0x51	; 81
 656:	8c bd       	out	0x2c, r24	; 44
 658:	08 95       	ret

0000065a <spi_send_char>:
}

void spi_send_char(char data)
{
	SPDR = data;
 65a:	8e bd       	out	0x2e, r24	; 46
	while (!(SPSR & (1 << SPIF)))
 65c:	0d b4       	in	r0, 0x2d	; 45
 65e:	07 fe       	sbrs	r0, 7
 660:	fd cf       	rjmp	.-6      	; 0x65c <spi_send_char+0x2>
	; // wait for transmission to complete
}
 662:	08 95       	ret

00000664 <spi_exchange_char>:


char spi_exchange_char(char data)
{
	SPDR = data; // start transmission
 664:	8e bd       	out	0x2e, r24	; 46
	
	while (!(SPSR & (1 << SPIF)))
 666:	0d b4       	in	r0, 0x2d	; 45
 668:	07 fe       	sbrs	r0, 7
 66a:	fd cf       	rjmp	.-6      	; 0x666 <spi_exchange_char+0x2>
	; // wait for transmission complete
	
	return SPDR;
 66c:	8e b5       	in	r24, 0x2e	; 46
}
 66e:	08 95       	ret

00000670 <spi_send_bytes>:

void spi_send_bytes(char *pdata, char bytes)
{
	int i;

	for (i = 0; i < bytes; i++)
 670:	66 23       	and	r22, r22
 672:	61 f0       	breq	.+24     	; 0x68c <spi_send_bytes+0x1c>
 674:	fc 01       	movw	r30, r24
 676:	9c 01       	movw	r18, r24
 678:	26 0f       	add	r18, r22
 67a:	31 1d       	adc	r19, r1
	{
		SPDR = pdata[i]; // start transmission
 67c:	91 91       	ld	r25, Z+
 67e:	9e bd       	out	0x2e, r25	; 46
		while (!(SPSR & (1 << SPIF)))
 680:	0d b4       	in	r0, 0x2d	; 45
 682:	07 fe       	sbrs	r0, 7
 684:	fd cf       	rjmp	.-6      	; 0x680 <spi_send_bytes+0x10>

void spi_send_bytes(char *pdata, char bytes)
{
	int i;

	for (i = 0; i < bytes; i++)
 686:	e2 17       	cp	r30, r18
 688:	f3 07       	cpc	r31, r19
 68a:	c1 f7       	brne	.-16     	; 0x67c <spi_send_bytes+0xc>
 68c:	08 95       	ret

0000068e <spi_exchange_bytes>:

void spi_exchange_bytes(char *mosi, char *miso, char bytes)
{
	int i;

	for (i = 0; i < bytes; i++)
 68e:	44 23       	and	r20, r20
 690:	81 f0       	breq	.+32     	; 0x6b2 <spi_exchange_bytes+0x24>
 692:	fc 01       	movw	r30, r24
 694:	a6 2f       	mov	r26, r22
 696:	b7 2f       	mov	r27, r23
 698:	9c 01       	movw	r18, r24
 69a:	24 0f       	add	r18, r20
 69c:	31 1d       	adc	r19, r1
	{
		SPDR = mosi[i]; // start transmission
 69e:	91 91       	ld	r25, Z+
 6a0:	9e bd       	out	0x2e, r25	; 46

		while (!(SPSR & (1 << SPIF)))
 6a2:	0d b4       	in	r0, 0x2d	; 45
 6a4:	07 fe       	sbrs	r0, 7
 6a6:	fd cf       	rjmp	.-6      	; 0x6a2 <spi_exchange_bytes+0x14>
		; // wait for transmission complete
		miso[i] = SPDR;
 6a8:	9e b5       	in	r25, 0x2e	; 46
 6aa:	9d 93       	st	X+, r25

void spi_exchange_bytes(char *mosi, char *miso, char bytes)
{
	int i;

	for (i = 0; i < bytes; i++)
 6ac:	e2 17       	cp	r30, r18
 6ae:	f3 07       	cpc	r31, r19
 6b0:	b1 f7       	brne	.-20     	; 0x69e <spi_exchange_bytes+0x10>
 6b2:	08 95       	ret

000006b4 <usart0_send_char>:
unsigned char usart0_receive_char()
{
	while (!(UCSR0A & (1 << RXC0))) // RXCn is set when there are unread data in the receive buffer and cleared when the receive buffer is empty
	;
	return UDR0;
}
 6b4:	e0 ec       	ldi	r30, 0xC0	; 192
 6b6:	f0 e0       	ldi	r31, 0x00	; 0
 6b8:	90 81       	ld	r25, Z
 6ba:	95 ff       	sbrs	r25, 5
 6bc:	fd cf       	rjmp	.-6      	; 0x6b8 <usart0_send_char+0x4>
 6be:	80 93 c6 00 	sts	0x00C6, r24	; 0x8000c6 <__TEXT_REGION_LENGTH__+0x7e00c6>
 6c2:	08 95       	ret

000006c4 <setup_usart0>:


void setup_usart0(unsigned char BR)
{
	UCSR0B = (1 << TXEN0) | (1 << RXEN0); // enable USART1
 6c4:	98 e1       	ldi	r25, 0x18	; 24
 6c6:	90 93 c1 00 	sts	0x00C1, r25	; 0x8000c1 <__TEXT_REGION_LENGTH__+0x7e00c1>
	UCSR0C = (1 << UCSZ01) | (1 << UCSZ00);               // 8-bit character size
 6ca:	96 e0       	ldi	r25, 0x06	; 6
 6cc:	90 93 c2 00 	sts	0x00C2, r25	; 0x8000c2 <__TEXT_REGION_LENGTH__+0x7e00c2>
	UBRR0L = BR;                                        // 51 for 9600 baud rate at 8Mhz
 6d0:	80 93 c4 00 	sts	0x00C4, r24	; 0x8000c4 <__TEXT_REGION_LENGTH__+0x7e00c4>
 6d4:	08 95       	ret

000006d6 <__divmodhi4>:
 6d6:	97 fb       	bst	r25, 7
 6d8:	07 2e       	mov	r0, r23
 6da:	16 f4       	brtc	.+4      	; 0x6e0 <__divmodhi4+0xa>
 6dc:	00 94       	com	r0
 6de:	07 d0       	rcall	.+14     	; 0x6ee <__divmodhi4_neg1>
 6e0:	77 fd       	sbrc	r23, 7
 6e2:	09 d0       	rcall	.+18     	; 0x6f6 <__divmodhi4_neg2>
 6e4:	0e 94 7f 03 	call	0x6fe	; 0x6fe <__udivmodhi4>
 6e8:	07 fc       	sbrc	r0, 7
 6ea:	05 d0       	rcall	.+10     	; 0x6f6 <__divmodhi4_neg2>
 6ec:	3e f4       	brtc	.+14     	; 0x6fc <__divmodhi4_exit>

000006ee <__divmodhi4_neg1>:
 6ee:	90 95       	com	r25
 6f0:	81 95       	neg	r24
 6f2:	9f 4f       	sbci	r25, 0xFF	; 255
 6f4:	08 95       	ret

000006f6 <__divmodhi4_neg2>:
 6f6:	70 95       	com	r23
 6f8:	61 95       	neg	r22
 6fa:	7f 4f       	sbci	r23, 0xFF	; 255

000006fc <__divmodhi4_exit>:
 6fc:	08 95       	ret

000006fe <__udivmodhi4>:
 6fe:	aa 1b       	sub	r26, r26
 700:	bb 1b       	sub	r27, r27
 702:	51 e1       	ldi	r21, 0x11	; 17
 704:	07 c0       	rjmp	.+14     	; 0x714 <__udivmodhi4_ep>

00000706 <__udivmodhi4_loop>:
 706:	aa 1f       	adc	r26, r26
 708:	bb 1f       	adc	r27, r27
 70a:	a6 17       	cp	r26, r22
 70c:	b7 07       	cpc	r27, r23
 70e:	10 f0       	brcs	.+4      	; 0x714 <__udivmodhi4_ep>
 710:	a6 1b       	sub	r26, r22
 712:	b7 0b       	sbc	r27, r23

00000714 <__udivmodhi4_ep>:
 714:	88 1f       	adc	r24, r24
 716:	99 1f       	adc	r25, r25
 718:	5a 95       	dec	r21
 71a:	a9 f7       	brne	.-22     	; 0x706 <__udivmodhi4_loop>
 71c:	80 95       	com	r24
 71e:	90 95       	com	r25
 720:	bc 01       	movw	r22, r24
 722:	cd 01       	movw	r24, r26
 724:	08 95       	ret

00000726 <__itoa_ncheck>:
 726:	bb 27       	eor	r27, r27
 728:	4a 30       	cpi	r20, 0x0A	; 10
 72a:	31 f4       	brne	.+12     	; 0x738 <__itoa_ncheck+0x12>
 72c:	99 23       	and	r25, r25
 72e:	22 f4       	brpl	.+8      	; 0x738 <__itoa_ncheck+0x12>
 730:	bd e2       	ldi	r27, 0x2D	; 45
 732:	90 95       	com	r25
 734:	81 95       	neg	r24
 736:	9f 4f       	sbci	r25, 0xFF	; 255
 738:	0c 94 9f 03 	jmp	0x73e	; 0x73e <__utoa_common>

0000073c <__utoa_ncheck>:
 73c:	bb 27       	eor	r27, r27

0000073e <__utoa_common>:
 73e:	fb 01       	movw	r30, r22
 740:	55 27       	eor	r21, r21
 742:	aa 27       	eor	r26, r26
 744:	88 0f       	add	r24, r24
 746:	99 1f       	adc	r25, r25
 748:	aa 1f       	adc	r26, r26
 74a:	a4 17       	cp	r26, r20
 74c:	10 f0       	brcs	.+4      	; 0x752 <__utoa_common+0x14>
 74e:	a4 1b       	sub	r26, r20
 750:	83 95       	inc	r24
 752:	50 51       	subi	r21, 0x10	; 16
 754:	b9 f7       	brne	.-18     	; 0x744 <__utoa_common+0x6>
 756:	a0 5d       	subi	r26, 0xD0	; 208
 758:	aa 33       	cpi	r26, 0x3A	; 58
 75a:	08 f0       	brcs	.+2      	; 0x75e <__utoa_common+0x20>
 75c:	a9 5d       	subi	r26, 0xD9	; 217
 75e:	a1 93       	st	Z+, r26
 760:	00 97       	sbiw	r24, 0x00	; 0
 762:	79 f7       	brne	.-34     	; 0x742 <__utoa_common+0x4>
 764:	b1 11       	cpse	r27, r1
 766:	b1 93       	st	Z+, r27
 768:	11 92       	st	Z+, r1
 76a:	cb 01       	movw	r24, r22
 76c:	0c 94 b8 03 	jmp	0x770	; 0x770 <strrev>

00000770 <strrev>:
 770:	dc 01       	movw	r26, r24
 772:	fc 01       	movw	r30, r24
 774:	67 2f       	mov	r22, r23
 776:	71 91       	ld	r23, Z+
 778:	77 23       	and	r23, r23
 77a:	e1 f7       	brne	.-8      	; 0x774 <strrev+0x4>
 77c:	32 97       	sbiw	r30, 0x02	; 2
 77e:	04 c0       	rjmp	.+8      	; 0x788 <strrev+0x18>
 780:	7c 91       	ld	r23, X
 782:	6d 93       	st	X+, r22
 784:	70 83       	st	Z, r23
 786:	62 91       	ld	r22, -Z
 788:	ae 17       	cp	r26, r30
 78a:	bf 07       	cpc	r27, r31
 78c:	c8 f3       	brcs	.-14     	; 0x780 <strrev+0x10>
 78e:	08 95       	ret

00000790 <_exit>:
 790:	f8 94       	cli

00000792 <__stop_program>:
 792:	ff cf       	rjmp	.-2      	; 0x792 <__stop_program>
