${MODEL_ROOT}/src/rtl/clock_dividers/sync_clk_div3.sv
