TimeQuest Timing Analyzer report for HardwareInvaders
Mon Apr 09 12:29:18 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'PLL:pll|altpll:altpll_component|_clk0'
 13. Slow Model Setup: 'PLL:pll|altpll:altpll_component|_clk1'
 14. Slow Model Setup: 'CLOCK_50'
 15. Slow Model Hold: 'PLL:pll|altpll:altpll_component|_clk0'
 16. Slow Model Hold: 'PLL:pll|altpll:altpll_component|_clk1'
 17. Slow Model Hold: 'CLOCK_50'
 18. Slow Model Recovery: 'PLL:pll|altpll:altpll_component|_clk0'
 19. Slow Model Recovery: 'PLL:pll|altpll:altpll_component|_clk1'
 20. Slow Model Removal: 'PLL:pll|altpll:altpll_component|_clk0'
 21. Slow Model Removal: 'PLL:pll|altpll:altpll_component|_clk1'
 22. Slow Model Minimum Pulse Width: 'PLL:pll|altpll:altpll_component|_clk0'
 23. Slow Model Minimum Pulse Width: 'CLOCK_50'
 24. Slow Model Minimum Pulse Width: 'PLL:pll|altpll:altpll_component|_clk1'
 25. Setup Times
 26. Hold Times
 27. Clock to Output Times
 28. Minimum Clock to Output Times
 29. Output Enable Times
 30. Minimum Output Enable Times
 31. Output Disable Times
 32. Minimum Output Disable Times
 33. Fast Model Setup Summary
 34. Fast Model Hold Summary
 35. Fast Model Recovery Summary
 36. Fast Model Removal Summary
 37. Fast Model Minimum Pulse Width Summary
 38. Fast Model Setup: 'PLL:pll|altpll:altpll_component|_clk0'
 39. Fast Model Setup: 'PLL:pll|altpll:altpll_component|_clk1'
 40. Fast Model Setup: 'CLOCK_50'
 41. Fast Model Hold: 'PLL:pll|altpll:altpll_component|_clk0'
 42. Fast Model Hold: 'PLL:pll|altpll:altpll_component|_clk1'
 43. Fast Model Hold: 'CLOCK_50'
 44. Fast Model Recovery: 'PLL:pll|altpll:altpll_component|_clk0'
 45. Fast Model Recovery: 'PLL:pll|altpll:altpll_component|_clk1'
 46. Fast Model Removal: 'PLL:pll|altpll:altpll_component|_clk0'
 47. Fast Model Removal: 'PLL:pll|altpll:altpll_component|_clk1'
 48. Fast Model Minimum Pulse Width: 'PLL:pll|altpll:altpll_component|_clk0'
 49. Fast Model Minimum Pulse Width: 'CLOCK_50'
 50. Fast Model Minimum Pulse Width: 'PLL:pll|altpll:altpll_component|_clk1'
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Output Enable Times
 56. Minimum Output Enable Times
 57. Output Disable Times
 58. Minimum Output Disable Times
 59. Multicorner Timing Analysis Summary
 60. Setup Times
 61. Hold Times
 62. Clock to Output Times
 63. Minimum Clock to Output Times
 64. Setup Transfers
 65. Hold Transfers
 66. Recovery Transfers
 67. Removal Transfers
 68. Report TCCS
 69. Report RSKM
 70. Unconstrained Paths
 71. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; HardwareInvaders                                                  ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------+
; SDC File List                                            ;
+----------------------+--------+--------------------------+
; SDC File Path        ; Status ; Read at                  ;
+----------------------+--------+--------------------------+
; HardwareInvaders.sdc ; OK     ; Mon Apr 09 12:29:18 2018 ;
+----------------------+--------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                   ;
+---------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------+-------------------------------------+
; Clock Name                            ; Type      ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master   ; Source                            ; Targets                             ;
+---------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------+-------------------------------------+
; CLOCK_50                              ; Base      ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                   ; { CLOCK_50 }                        ;
; PLL:pll|altpll:altpll_component|_clk0 ; Generated ; 10.000 ; 100.0 MHz ; 0.000 ; 5.000  ; 50.00      ; 1         ; 2           ;       ;        ;           ;            ; false    ; CLOCK_50 ; pll|altpll_component|pll|inclk[0] ; { pll|altpll_component|pll|clk[0] } ;
; PLL:pll|altpll:altpll_component|_clk1 ; Generated ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; CLOCK_50 ; pll|altpll_component|pll|inclk[0] ; { pll|altpll_component|pll|clk[1] } ;
+---------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------+-------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                              ;
+------------+-----------------+---------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                            ; Note                                                          ;
+------------+-----------------+---------------------------------------+---------------------------------------------------------------+
; 102.52 MHz ; 102.52 MHz      ; PLL:pll|altpll:altpll_component|_clk1 ;                                                               ;
; 134.59 MHz ; 134.59 MHz      ; PLL:pll|altpll:altpll_component|_clk0 ;                                                               ;
; 651.04 MHz ; 380.08 MHz      ; CLOCK_50                              ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+---------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------+
; Slow Model Setup Summary                                       ;
+---------------------------------------+--------+---------------+
; Clock                                 ; Slack  ; End Point TNS ;
+---------------------------------------+--------+---------------+
; PLL:pll|altpll:altpll_component|_clk0 ; 2.570  ; 0.000         ;
; PLL:pll|altpll:altpll_component|_clk1 ; 5.349  ; 0.000         ;
; CLOCK_50                              ; 18.464 ; 0.000         ;
+---------------------------------------+--------+---------------+


+---------------------------------------------------------------+
; Slow Model Hold Summary                                       ;
+---------------------------------------+-------+---------------+
; Clock                                 ; Slack ; End Point TNS ;
+---------------------------------------+-------+---------------+
; PLL:pll|altpll:altpll_component|_clk0 ; 0.445 ; 0.000         ;
; PLL:pll|altpll:altpll_component|_clk1 ; 0.445 ; 0.000         ;
; CLOCK_50                              ; 1.288 ; 0.000         ;
+---------------------------------------+-------+---------------+


+----------------------------------------------------------------+
; Slow Model Recovery Summary                                    ;
+---------------------------------------+--------+---------------+
; Clock                                 ; Slack  ; End Point TNS ;
+---------------------------------------+--------+---------------+
; PLL:pll|altpll:altpll_component|_clk0 ; 2.811  ; 0.000         ;
; PLL:pll|altpll:altpll_component|_clk1 ; 12.811 ; 0.000         ;
+---------------------------------------+--------+---------------+


+---------------------------------------------------------------+
; Slow Model Removal Summary                                    ;
+---------------------------------------+-------+---------------+
; Clock                                 ; Slack ; End Point TNS ;
+---------------------------------------+-------+---------------+
; PLL:pll|altpll:altpll_component|_clk0 ; 6.941 ; 0.000         ;
; PLL:pll|altpll:altpll_component|_clk1 ; 6.941 ; 0.000         ;
+---------------------------------------+-------+---------------+


+---------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                        ;
+---------------------------------------+-------+---------------+
; Clock                                 ; Slack ; End Point TNS ;
+---------------------------------------+-------+---------------+
; PLL:pll|altpll:altpll_component|_clk0 ; 3.889 ; 0.000         ;
; CLOCK_50                              ; 8.889 ; 0.000         ;
; PLL:pll|altpll:altpll_component|_clk1 ; 8.889 ; 0.000         ;
+---------------------------------------+-------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'PLL:pll|altpll:altpll_component|_clk0'                                                                                                                                          ;
+-------+---------------------------------+---------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; 2.570 ; VGA_Framebuffer:vga|x_start[3]  ; VGA_Framebuffer:vga|y_cursor[0] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.003      ; 7.471      ;
; 2.570 ; VGA_Framebuffer:vga|x_start[3]  ; VGA_Framebuffer:vga|y_cursor[1] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.003      ; 7.471      ;
; 2.570 ; VGA_Framebuffer:vga|x_start[3]  ; VGA_Framebuffer:vga|y_cursor[2] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.003      ; 7.471      ;
; 2.570 ; VGA_Framebuffer:vga|x_start[3]  ; VGA_Framebuffer:vga|y_cursor[4] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.003      ; 7.471      ;
; 2.570 ; VGA_Framebuffer:vga|x_start[3]  ; VGA_Framebuffer:vga|y_cursor[5] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.003      ; 7.471      ;
; 2.570 ; VGA_Framebuffer:vga|x_start[3]  ; VGA_Framebuffer:vga|y_cursor[6] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.003      ; 7.471      ;
; 2.570 ; VGA_Framebuffer:vga|x_start[3]  ; VGA_Framebuffer:vga|y_cursor[7] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.003      ; 7.471      ;
; 2.570 ; VGA_Framebuffer:vga|x_start[3]  ; VGA_Framebuffer:vga|y_cursor[8] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.003      ; 7.471      ;
; 2.570 ; VGA_Framebuffer:vga|x_start[3]  ; VGA_Framebuffer:vga|y_cursor[3] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.003      ; 7.471      ;
; 2.699 ; VGA_Framebuffer:vga|x_start[5]  ; VGA_Framebuffer:vga|y_cursor[0] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -0.001     ; 7.338      ;
; 2.699 ; VGA_Framebuffer:vga|x_start[5]  ; VGA_Framebuffer:vga|y_cursor[1] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -0.001     ; 7.338      ;
; 2.699 ; VGA_Framebuffer:vga|x_start[5]  ; VGA_Framebuffer:vga|y_cursor[2] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -0.001     ; 7.338      ;
; 2.699 ; VGA_Framebuffer:vga|x_start[5]  ; VGA_Framebuffer:vga|y_cursor[4] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -0.001     ; 7.338      ;
; 2.699 ; VGA_Framebuffer:vga|x_start[5]  ; VGA_Framebuffer:vga|y_cursor[5] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -0.001     ; 7.338      ;
; 2.699 ; VGA_Framebuffer:vga|x_start[5]  ; VGA_Framebuffer:vga|y_cursor[6] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -0.001     ; 7.338      ;
; 2.699 ; VGA_Framebuffer:vga|x_start[5]  ; VGA_Framebuffer:vga|y_cursor[7] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -0.001     ; 7.338      ;
; 2.699 ; VGA_Framebuffer:vga|x_start[5]  ; VGA_Framebuffer:vga|y_cursor[8] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -0.001     ; 7.338      ;
; 2.699 ; VGA_Framebuffer:vga|x_start[5]  ; VGA_Framebuffer:vga|y_cursor[3] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -0.001     ; 7.338      ;
; 2.709 ; VGA_Framebuffer:vga|x_start[4]  ; VGA_Framebuffer:vga|y_cursor[0] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.002      ; 7.331      ;
; 2.709 ; VGA_Framebuffer:vga|x_start[4]  ; VGA_Framebuffer:vga|y_cursor[1] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.002      ; 7.331      ;
; 2.709 ; VGA_Framebuffer:vga|x_start[4]  ; VGA_Framebuffer:vga|y_cursor[2] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.002      ; 7.331      ;
; 2.709 ; VGA_Framebuffer:vga|x_start[4]  ; VGA_Framebuffer:vga|y_cursor[4] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.002      ; 7.331      ;
; 2.709 ; VGA_Framebuffer:vga|x_start[4]  ; VGA_Framebuffer:vga|y_cursor[5] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.002      ; 7.331      ;
; 2.709 ; VGA_Framebuffer:vga|x_start[4]  ; VGA_Framebuffer:vga|y_cursor[6] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.002      ; 7.331      ;
; 2.709 ; VGA_Framebuffer:vga|x_start[4]  ; VGA_Framebuffer:vga|y_cursor[7] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.002      ; 7.331      ;
; 2.709 ; VGA_Framebuffer:vga|x_start[4]  ; VGA_Framebuffer:vga|y_cursor[8] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.002      ; 7.331      ;
; 2.709 ; VGA_Framebuffer:vga|x_start[4]  ; VGA_Framebuffer:vga|y_cursor[3] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.002      ; 7.331      ;
; 2.807 ; VGA_Framebuffer:vga|x_cursor[4] ; VGA_Framebuffer:vga|y_cursor[0] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.006      ; 7.237      ;
; 2.807 ; VGA_Framebuffer:vga|x_cursor[4] ; VGA_Framebuffer:vga|y_cursor[1] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.006      ; 7.237      ;
; 2.807 ; VGA_Framebuffer:vga|x_cursor[4] ; VGA_Framebuffer:vga|y_cursor[2] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.006      ; 7.237      ;
; 2.807 ; VGA_Framebuffer:vga|x_cursor[4] ; VGA_Framebuffer:vga|y_cursor[4] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.006      ; 7.237      ;
; 2.807 ; VGA_Framebuffer:vga|x_cursor[4] ; VGA_Framebuffer:vga|y_cursor[5] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.006      ; 7.237      ;
; 2.807 ; VGA_Framebuffer:vga|x_cursor[4] ; VGA_Framebuffer:vga|y_cursor[6] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.006      ; 7.237      ;
; 2.807 ; VGA_Framebuffer:vga|x_cursor[4] ; VGA_Framebuffer:vga|y_cursor[7] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.006      ; 7.237      ;
; 2.807 ; VGA_Framebuffer:vga|x_cursor[4] ; VGA_Framebuffer:vga|y_cursor[8] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.006      ; 7.237      ;
; 2.807 ; VGA_Framebuffer:vga|x_cursor[4] ; VGA_Framebuffer:vga|y_cursor[3] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.006      ; 7.237      ;
; 2.849 ; VGA_Framebuffer:vga|x_cursor[7] ; VGA_Framebuffer:vga|y_cursor[0] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.006      ; 7.195      ;
; 2.849 ; VGA_Framebuffer:vga|x_cursor[7] ; VGA_Framebuffer:vga|y_cursor[1] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.006      ; 7.195      ;
; 2.849 ; VGA_Framebuffer:vga|x_cursor[7] ; VGA_Framebuffer:vga|y_cursor[2] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.006      ; 7.195      ;
; 2.849 ; VGA_Framebuffer:vga|x_cursor[7] ; VGA_Framebuffer:vga|y_cursor[4] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.006      ; 7.195      ;
; 2.849 ; VGA_Framebuffer:vga|x_cursor[7] ; VGA_Framebuffer:vga|y_cursor[5] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.006      ; 7.195      ;
; 2.849 ; VGA_Framebuffer:vga|x_cursor[7] ; VGA_Framebuffer:vga|y_cursor[6] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.006      ; 7.195      ;
; 2.849 ; VGA_Framebuffer:vga|x_cursor[7] ; VGA_Framebuffer:vga|y_cursor[7] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.006      ; 7.195      ;
; 2.849 ; VGA_Framebuffer:vga|x_cursor[7] ; VGA_Framebuffer:vga|y_cursor[8] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.006      ; 7.195      ;
; 2.849 ; VGA_Framebuffer:vga|x_cursor[7] ; VGA_Framebuffer:vga|y_cursor[3] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.006      ; 7.195      ;
; 2.869 ; VGA_Framebuffer:vga|x_cursor[0] ; VGA_Framebuffer:vga|y_cursor[0] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.006      ; 7.175      ;
; 2.869 ; VGA_Framebuffer:vga|x_cursor[0] ; VGA_Framebuffer:vga|y_cursor[1] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.006      ; 7.175      ;
; 2.869 ; VGA_Framebuffer:vga|x_cursor[0] ; VGA_Framebuffer:vga|y_cursor[2] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.006      ; 7.175      ;
; 2.869 ; VGA_Framebuffer:vga|x_cursor[0] ; VGA_Framebuffer:vga|y_cursor[4] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.006      ; 7.175      ;
; 2.869 ; VGA_Framebuffer:vga|x_cursor[0] ; VGA_Framebuffer:vga|y_cursor[5] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.006      ; 7.175      ;
; 2.869 ; VGA_Framebuffer:vga|x_cursor[0] ; VGA_Framebuffer:vga|y_cursor[6] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.006      ; 7.175      ;
; 2.869 ; VGA_Framebuffer:vga|x_cursor[0] ; VGA_Framebuffer:vga|y_cursor[7] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.006      ; 7.175      ;
; 2.869 ; VGA_Framebuffer:vga|x_cursor[0] ; VGA_Framebuffer:vga|y_cursor[8] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.006      ; 7.175      ;
; 2.869 ; VGA_Framebuffer:vga|x_cursor[0] ; VGA_Framebuffer:vga|y_cursor[3] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.006      ; 7.175      ;
; 2.895 ; VGA_Framebuffer:vga|y_cursor[2] ; VGA_Framebuffer:vga|y_cursor[0] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 7.143      ;
; 2.895 ; VGA_Framebuffer:vga|y_cursor[2] ; VGA_Framebuffer:vga|y_cursor[1] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 7.143      ;
; 2.895 ; VGA_Framebuffer:vga|y_cursor[2] ; VGA_Framebuffer:vga|y_cursor[2] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 7.143      ;
; 2.895 ; VGA_Framebuffer:vga|y_cursor[2] ; VGA_Framebuffer:vga|y_cursor[4] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 7.143      ;
; 2.895 ; VGA_Framebuffer:vga|y_cursor[2] ; VGA_Framebuffer:vga|y_cursor[5] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 7.143      ;
; 2.895 ; VGA_Framebuffer:vga|y_cursor[2] ; VGA_Framebuffer:vga|y_cursor[6] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 7.143      ;
; 2.895 ; VGA_Framebuffer:vga|y_cursor[2] ; VGA_Framebuffer:vga|y_cursor[7] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 7.143      ;
; 2.895 ; VGA_Framebuffer:vga|y_cursor[2] ; VGA_Framebuffer:vga|y_cursor[8] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 7.143      ;
; 2.895 ; VGA_Framebuffer:vga|y_cursor[2] ; VGA_Framebuffer:vga|y_cursor[3] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 7.143      ;
; 2.910 ; VGA_Framebuffer:vga|x_cursor[1] ; VGA_Framebuffer:vga|y_cursor[0] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.006      ; 7.134      ;
; 2.910 ; VGA_Framebuffer:vga|x_cursor[1] ; VGA_Framebuffer:vga|y_cursor[1] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.006      ; 7.134      ;
; 2.910 ; VGA_Framebuffer:vga|x_cursor[1] ; VGA_Framebuffer:vga|y_cursor[2] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.006      ; 7.134      ;
; 2.910 ; VGA_Framebuffer:vga|x_cursor[1] ; VGA_Framebuffer:vga|y_cursor[4] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.006      ; 7.134      ;
; 2.910 ; VGA_Framebuffer:vga|x_cursor[1] ; VGA_Framebuffer:vga|y_cursor[5] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.006      ; 7.134      ;
; 2.910 ; VGA_Framebuffer:vga|x_cursor[1] ; VGA_Framebuffer:vga|y_cursor[6] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.006      ; 7.134      ;
; 2.910 ; VGA_Framebuffer:vga|x_cursor[1] ; VGA_Framebuffer:vga|y_cursor[7] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.006      ; 7.134      ;
; 2.910 ; VGA_Framebuffer:vga|x_cursor[1] ; VGA_Framebuffer:vga|y_cursor[8] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.006      ; 7.134      ;
; 2.910 ; VGA_Framebuffer:vga|x_cursor[1] ; VGA_Framebuffer:vga|y_cursor[3] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.006      ; 7.134      ;
; 2.934 ; VGA_Framebuffer:vga|x_start[0]  ; VGA_Framebuffer:vga|y_cursor[0] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.002      ; 7.106      ;
; 2.934 ; VGA_Framebuffer:vga|x_start[0]  ; VGA_Framebuffer:vga|y_cursor[1] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.002      ; 7.106      ;
; 2.934 ; VGA_Framebuffer:vga|x_start[0]  ; VGA_Framebuffer:vga|y_cursor[2] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.002      ; 7.106      ;
; 2.934 ; VGA_Framebuffer:vga|x_start[0]  ; VGA_Framebuffer:vga|y_cursor[4] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.002      ; 7.106      ;
; 2.934 ; VGA_Framebuffer:vga|x_start[0]  ; VGA_Framebuffer:vga|y_cursor[5] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.002      ; 7.106      ;
; 2.934 ; VGA_Framebuffer:vga|x_start[0]  ; VGA_Framebuffer:vga|y_cursor[6] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.002      ; 7.106      ;
; 2.934 ; VGA_Framebuffer:vga|x_start[0]  ; VGA_Framebuffer:vga|y_cursor[7] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.002      ; 7.106      ;
; 2.934 ; VGA_Framebuffer:vga|x_start[0]  ; VGA_Framebuffer:vga|y_cursor[8] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.002      ; 7.106      ;
; 2.934 ; VGA_Framebuffer:vga|x_start[0]  ; VGA_Framebuffer:vga|y_cursor[3] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.002      ; 7.106      ;
; 3.021 ; VGA_Framebuffer:vga|x_end[9]    ; VGA_Framebuffer:vga|y_cursor[0] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.002      ; 7.019      ;
; 3.021 ; VGA_Framebuffer:vga|x_end[9]    ; VGA_Framebuffer:vga|y_cursor[1] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.002      ; 7.019      ;
; 3.021 ; VGA_Framebuffer:vga|x_end[9]    ; VGA_Framebuffer:vga|y_cursor[2] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.002      ; 7.019      ;
; 3.021 ; VGA_Framebuffer:vga|x_end[9]    ; VGA_Framebuffer:vga|y_cursor[4] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.002      ; 7.019      ;
; 3.021 ; VGA_Framebuffer:vga|x_end[9]    ; VGA_Framebuffer:vga|y_cursor[5] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.002      ; 7.019      ;
; 3.021 ; VGA_Framebuffer:vga|x_end[9]    ; VGA_Framebuffer:vga|y_cursor[6] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.002      ; 7.019      ;
; 3.021 ; VGA_Framebuffer:vga|x_end[9]    ; VGA_Framebuffer:vga|y_cursor[7] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.002      ; 7.019      ;
; 3.021 ; VGA_Framebuffer:vga|x_end[9]    ; VGA_Framebuffer:vga|y_cursor[8] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.002      ; 7.019      ;
; 3.021 ; VGA_Framebuffer:vga|x_end[9]    ; VGA_Framebuffer:vga|y_cursor[3] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.002      ; 7.019      ;
; 3.031 ; VGA_Framebuffer:vga|x_start[2]  ; VGA_Framebuffer:vga|y_cursor[0] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.002      ; 7.009      ;
; 3.031 ; VGA_Framebuffer:vga|x_start[2]  ; VGA_Framebuffer:vga|y_cursor[1] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.002      ; 7.009      ;
; 3.031 ; VGA_Framebuffer:vga|x_start[2]  ; VGA_Framebuffer:vga|y_cursor[2] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.002      ; 7.009      ;
; 3.031 ; VGA_Framebuffer:vga|x_start[2]  ; VGA_Framebuffer:vga|y_cursor[4] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.002      ; 7.009      ;
; 3.031 ; VGA_Framebuffer:vga|x_start[2]  ; VGA_Framebuffer:vga|y_cursor[5] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.002      ; 7.009      ;
; 3.031 ; VGA_Framebuffer:vga|x_start[2]  ; VGA_Framebuffer:vga|y_cursor[6] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.002      ; 7.009      ;
; 3.031 ; VGA_Framebuffer:vga|x_start[2]  ; VGA_Framebuffer:vga|y_cursor[7] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.002      ; 7.009      ;
; 3.031 ; VGA_Framebuffer:vga|x_start[2]  ; VGA_Framebuffer:vga|y_cursor[8] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.002      ; 7.009      ;
; 3.031 ; VGA_Framebuffer:vga|x_start[2]  ; VGA_Framebuffer:vga|y_cursor[3] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.002      ; 7.009      ;
; 3.084 ; VGA_Framebuffer:vga|x_start[6]  ; VGA_Framebuffer:vga|y_cursor[0] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -0.001     ; 6.953      ;
+-------+---------------------------------+---------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'PLL:pll|altpll:altpll_component|_clk1'                                                                                                                                                                   ;
+--------+--------------------------------------------------------+----------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                              ; To Node                          ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------+----------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; 5.349  ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC ; HI_View:view|next_state.DRAWING  ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; 0.013      ; 4.702      ;
; 5.443  ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC ; HI_View:view|next_state.IDLE     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; 0.013      ; 4.608      ;
; 5.823  ; VGA_Framebuffer:vga|state.IDLE                         ; HI_View:view|state.IDLE          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; 0.010      ; 4.225      ;
; 5.837  ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC ; HI_View:view|state.WAITING       ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; 0.014      ; 4.215      ;
; 5.840  ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC ; HI_View:view|state.CLEARING      ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; 0.014      ; 4.212      ;
; 5.852  ; VGA_Framebuffer:vga|state.IDLE                         ; HI_View:view|state.SHOWING       ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; 0.010      ; 4.196      ;
; 5.907  ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC ; HI_View:view|state.SHOWING       ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; 0.014      ; 4.145      ;
; 5.934  ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC ; HI_View:view|state.INIT          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; 0.014      ; 4.118      ;
; 6.054  ; VGA_Framebuffer:vga|state.IDLE                         ; HI_View:view|state.CLEARING      ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; 0.010      ; 3.994      ;
; 6.054  ; VGA_Framebuffer:vga|state.IDLE                         ; HI_View:view|state.INIT          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; 0.010      ; 3.994      ;
; 6.060  ; VGA_Framebuffer:vga|state.IDLE                         ; HI_View:view|state.WAITING       ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; 0.010      ; 3.988      ;
; 6.103  ; VGA_Framebuffer:vga|state.IDLE                         ; HI_View:view|state.DRAWING       ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; 0.006      ; 3.941      ;
; 6.183  ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC ; HI_View:view|state.IDLE          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; 0.014      ; 3.869      ;
; 6.788  ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC ; HI_View:view|state.DRAWING       ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; 0.010      ; 3.260      ;
; 6.890  ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC ; HI_View:view|next_state.CLEARING ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; 0.014      ; 3.162      ;
; 6.946  ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC ; HI_View:view|next_state.SHOWING  ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; 0.014      ; 3.106      ;
; 7.261  ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC ; HI_View:view|next_state.INIT     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; 0.014      ; 2.791      ;
; 8.129  ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC ; HI_View:view|FB_FLIP             ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; 0.010      ; 1.919      ;
; 10.246 ; HI_View:view|column[1]                                 ; HI_View:view|FB_Y1[7]            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.004     ; 9.788      ;
; 10.297 ; HI_View:view|column[1]                                 ; HI_View:view|FB_Y1[0]            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.004     ; 9.737      ;
; 10.300 ; HI_View:view|column[1]                                 ; HI_View:view|FB_X1[3]            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.004     ; 9.734      ;
; 10.368 ; HI_View:view|column[1]                                 ; HI_View:view|FB_X1[4]            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.003     ; 9.667      ;
; 10.385 ; HI_View:view|column[0]                                 ; HI_View:view|FB_Y1[7]            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.004     ; 9.649      ;
; 10.436 ; HI_View:view|column[0]                                 ; HI_View:view|FB_Y1[0]            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.004     ; 9.598      ;
; 10.439 ; HI_View:view|column[0]                                 ; HI_View:view|FB_X1[3]            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.004     ; 9.595      ;
; 10.507 ; HI_View:view|column[0]                                 ; HI_View:view|FB_X1[4]            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.003     ; 9.528      ;
; 10.514 ; HI_View:view|column[2]                                 ; HI_View:view|FB_Y1[7]            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.007     ; 9.517      ;
; 10.546 ; HI_View:view|column[1]                                 ; HI_View:view|FB_Y1[2]            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.005     ; 9.487      ;
; 10.549 ; HI_View:view|column[1]                                 ; HI_View:view|FB_Y1[1]            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.005     ; 9.484      ;
; 10.565 ; HI_View:view|column[2]                                 ; HI_View:view|FB_Y1[0]            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.007     ; 9.466      ;
; 10.567 ; HI_View:view|column[1]                                 ; HI_View:view|FB_X1[7]            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.003     ; 9.468      ;
; 10.568 ; HI_View:view|column[1]                                 ; HI_View:view|FB_X1[6]            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.003     ; 9.467      ;
; 10.568 ; HI_View:view|column[2]                                 ; HI_View:view|FB_X1[3]            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.007     ; 9.463      ;
; 10.572 ; HI_View:view|column[1]                                 ; HI_View:view|FB_X1[0]            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.003     ; 9.463      ;
; 10.620 ; HI_View:view|column[1]                                 ; HI_View:view|FB_X1[2]            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.004     ; 9.414      ;
; 10.620 ; HI_View:view|column[1]                                 ; HI_View:view|FB_X1[1]            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.004     ; 9.414      ;
; 10.620 ; HI_View:view|column[1]                                 ; HI_View:view|FB_X1[8]            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.004     ; 9.414      ;
; 10.621 ; HI_View:view|column[1]                                 ; HI_View:view|FB_X1[5]            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.004     ; 9.413      ;
; 10.626 ; HI_View:view|column[1]                                 ; HI_View:view|FB_Y1[8]            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.004     ; 9.408      ;
; 10.628 ; HI_View:view|column[1]                                 ; HI_View:view|FB_COLOR[10]        ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.004     ; 9.406      ;
; 10.636 ; HI_View:view|column[2]                                 ; HI_View:view|FB_X1[4]            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.006     ; 9.396      ;
; 10.685 ; HI_View:view|column[0]                                 ; HI_View:view|FB_Y1[2]            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.005     ; 9.348      ;
; 10.686 ; HI_View:view|column[1]                                 ; HI_View:view|FB_Y1[6]            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.004     ; 9.348      ;
; 10.688 ; HI_View:view|column[0]                                 ; HI_View:view|FB_Y1[1]            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.005     ; 9.345      ;
; 10.706 ; HI_View:view|column[0]                                 ; HI_View:view|FB_X1[7]            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.003     ; 9.329      ;
; 10.707 ; HI_View:view|column[0]                                 ; HI_View:view|FB_X1[6]            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.003     ; 9.328      ;
; 10.711 ; HI_View:view|column[0]                                 ; HI_View:view|FB_X1[0]            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.003     ; 9.324      ;
; 10.759 ; HI_View:view|column[0]                                 ; HI_View:view|FB_X1[2]            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.004     ; 9.275      ;
; 10.759 ; HI_View:view|column[0]                                 ; HI_View:view|FB_X1[1]            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.004     ; 9.275      ;
; 10.759 ; HI_View:view|column[0]                                 ; HI_View:view|FB_X1[8]            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.004     ; 9.275      ;
; 10.760 ; HI_View:view|column[0]                                 ; HI_View:view|FB_X1[5]            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.004     ; 9.274      ;
; 10.765 ; HI_View:view|column[0]                                 ; HI_View:view|FB_Y1[8]            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.004     ; 9.269      ;
; 10.767 ; HI_View:view|column[0]                                 ; HI_View:view|FB_COLOR[10]        ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.004     ; 9.267      ;
; 10.814 ; HI_View:view|column[2]                                 ; HI_View:view|FB_Y1[2]            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.008     ; 9.216      ;
; 10.817 ; HI_View:view|column[2]                                 ; HI_View:view|FB_Y1[1]            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.008     ; 9.213      ;
; 10.825 ; HI_View:view|column[0]                                 ; HI_View:view|FB_Y1[6]            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.004     ; 9.209      ;
; 10.835 ; HI_View:view|column[2]                                 ; HI_View:view|FB_X1[7]            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.006     ; 9.197      ;
; 10.836 ; HI_View:view|column[2]                                 ; HI_View:view|FB_X1[6]            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.006     ; 9.196      ;
; 10.840 ; HI_View:view|column[2]                                 ; HI_View:view|FB_X1[0]            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.006     ; 9.192      ;
; 10.888 ; HI_View:view|column[2]                                 ; HI_View:view|FB_X1[2]            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.007     ; 9.143      ;
; 10.888 ; HI_View:view|column[2]                                 ; HI_View:view|FB_X1[1]            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.007     ; 9.143      ;
; 10.888 ; HI_View:view|column[2]                                 ; HI_View:view|FB_X1[8]            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.007     ; 9.143      ;
; 10.889 ; HI_View:view|column[2]                                 ; HI_View:view|FB_X1[5]            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.007     ; 9.142      ;
; 10.894 ; HI_View:view|column[2]                                 ; HI_View:view|FB_Y1[8]            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.007     ; 9.137      ;
; 10.896 ; HI_View:view|column[2]                                 ; HI_View:view|FB_COLOR[10]        ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.007     ; 9.135      ;
; 10.954 ; HI_View:view|column[2]                                 ; HI_View:view|FB_Y1[6]            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.007     ; 9.077      ;
; 11.228 ; HI_View:view|column[1]                                 ; HI_View:view|FB_Y1[4]            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.000      ; 8.810      ;
; 11.230 ; HI_View:view|column[1]                                 ; HI_View:view|FB_Y1[3]            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.000      ; 8.808      ;
; 11.367 ; HI_View:view|column[0]                                 ; HI_View:view|FB_Y1[4]            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.000      ; 8.671      ;
; 11.369 ; HI_View:view|column[0]                                 ; HI_View:view|FB_Y1[3]            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.000      ; 8.669      ;
; 11.496 ; HI_View:view|column[2]                                 ; HI_View:view|FB_Y1[4]            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.003     ; 8.539      ;
; 11.498 ; HI_View:view|column[2]                                 ; HI_View:view|FB_Y1[3]            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.003     ; 8.537      ;
; 11.561 ; HI_View:view|column[3]                                 ; HI_View:view|FB_Y1[7]            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.004     ; 8.473      ;
; 11.612 ; HI_View:view|column[3]                                 ; HI_View:view|FB_Y1[0]            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.004     ; 8.422      ;
; 11.615 ; HI_View:view|column[3]                                 ; HI_View:view|FB_X1[3]            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.004     ; 8.419      ;
; 11.630 ; HI_View:view|reg_sprite.img_pixels[10][0]              ; HI_View:view|FB_Y1[7]            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.007     ; 8.401      ;
; 11.681 ; HI_View:view|reg_sprite.img_pixels[10][0]              ; HI_View:view|FB_Y1[0]            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.007     ; 8.350      ;
; 11.683 ; HI_View:view|column[3]                                 ; HI_View:view|FB_X1[4]            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.003     ; 8.352      ;
; 11.684 ; HI_View:view|reg_sprite.img_pixels[10][0]              ; HI_View:view|FB_X1[3]            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.007     ; 8.347      ;
; 11.730 ; HI_View:view|column[4]                                 ; HI_View:view|FB_Y1[7]            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.004     ; 8.304      ;
; 11.752 ; HI_View:view|reg_sprite.img_pixels[10][0]              ; HI_View:view|FB_X1[4]            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.006     ; 8.280      ;
; 11.781 ; HI_View:view|column[4]                                 ; HI_View:view|FB_Y1[0]            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.004     ; 8.253      ;
; 11.784 ; HI_View:view|column[4]                                 ; HI_View:view|FB_X1[3]            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.004     ; 8.250      ;
; 11.809 ; HI_View:view|column[1]                                 ; HI_View:view|FB_Y0[2]            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.005     ; 8.224      ;
; 11.845 ; HI_View:view|column[0]                                 ; HI_View:view|row[0]              ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.006     ; 8.187      ;
; 11.845 ; HI_View:view|column[0]                                 ; HI_View:view|row[2]              ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.006     ; 8.187      ;
; 11.845 ; HI_View:view|column[0]                                 ; HI_View:view|row[3]              ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.006     ; 8.187      ;
; 11.845 ; HI_View:view|column[0]                                 ; HI_View:view|row[4]              ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.006     ; 8.187      ;
; 11.845 ; HI_View:view|column[0]                                 ; HI_View:view|row[15]             ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.006     ; 8.187      ;
; 11.845 ; HI_View:view|column[0]                                 ; HI_View:view|row[16]             ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.006     ; 8.187      ;
; 11.845 ; HI_View:view|column[0]                                 ; HI_View:view|row[17]             ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.006     ; 8.187      ;
; 11.845 ; HI_View:view|column[0]                                 ; HI_View:view|row[18]             ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.006     ; 8.187      ;
; 11.845 ; HI_View:view|column[0]                                 ; HI_View:view|row[31]             ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.006     ; 8.187      ;
; 11.845 ; HI_View:view|column[0]                                 ; HI_View:view|row[1]              ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.006     ; 8.187      ;
; 11.852 ; HI_View:view|column[4]                                 ; HI_View:view|FB_X1[4]            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.003     ; 8.183      ;
; 11.852 ; HI_View:view|column[8]                                 ; HI_View:view|row[0]              ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.009     ; 8.177      ;
; 11.852 ; HI_View:view|column[8]                                 ; HI_View:view|row[2]              ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.009     ; 8.177      ;
; 11.852 ; HI_View:view|column[8]                                 ; HI_View:view|row[3]              ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.009     ; 8.177      ;
; 11.852 ; HI_View:view|column[8]                                 ; HI_View:view|row[4]              ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.009     ; 8.177      ;
; 11.852 ; HI_View:view|column[8]                                 ; HI_View:view|row[15]             ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.009     ; 8.177      ;
+--------+--------------------------------------------------------+----------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                            ;
+--------+----------------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+---------+--------------+-------------+--------------+------------+------------+
; 18.464 ; reset_sync_reg ; RESET_N ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.006      ; 1.580      ;
+--------+----------------+---------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'PLL:pll|altpll:altpll_component|_clk0'                                                                                                                                                                                             ;
+-------+----------------------------------------------------------+----------------------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                ; To Node                                                  ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------+----------------------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; 0.445 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[0] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[0] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[1] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[1] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[9]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[9]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; VGA_Framebuffer:vga|substate.INIT                        ; VGA_Framebuffer:vga|substate.INIT                        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; VGA_Framebuffer:vga|state.FILLING_RECT                   ; VGA_Framebuffer:vga|state.FILLING_RECT                   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; VGA_Framebuffer:vga|state.IDLE                           ; VGA_Framebuffer:vga|state.IDLE                           ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; VGA_Framebuffer:vga|state.DRAWING_RECT                   ; VGA_Framebuffer:vga|state.DRAWING_RECT                   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; VGA_Framebuffer:vga|flip_on_next_vs                      ; VGA_Framebuffer:vga|flip_on_next_vs                      ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; VGA_Framebuffer:vga|fb_buffer_idx                        ; VGA_Framebuffer:vga|fb_buffer_idx                        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.731      ;
; 0.624 ; VGA_Framebuffer:vga|x_cursor[9]                          ; VGA_Framebuffer:vga|x_cursor[9]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.910      ;
; 0.624 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[8]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[8]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.910      ;
; 0.626 ; VGA_Framebuffer:vga|flip_on_next_vs                      ; VGA_Framebuffer:vga|fb_buffer_idx                        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.912      ;
; 0.629 ; VGA_Framebuffer:vga|y_cursor[8]                          ; VGA_Framebuffer:vga|y_cursor[8]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.915      ;
; 0.643 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[0] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[1] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.929      ;
; 0.660 ; VGA_Framebuffer:vga|state.DRAWING_RECT                   ; VGA_Framebuffer:vga|substate.DRAWING_R1                  ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.946      ;
; 0.664 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[0]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.950      ;
; 0.664 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[2]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.950      ;
; 0.765 ; HI_View:view|FB_X0[7]                                    ; VGA_Framebuffer:vga|x_start[7]                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.051      ;
; 0.765 ; HI_View:view|FB_Y0[6]                                    ; VGA_Framebuffer:vga|y_start[6]                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.051      ;
; 0.766 ; HI_View:view|FB_X0[3]                                    ; VGA_Framebuffer:vga|x_start[3]                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.052      ;
; 0.769 ; HI_View:view|FB_Y0[8]                                    ; VGA_Framebuffer:vga|y_start[8]                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.055      ;
; 0.769 ; HI_View:view|FB_X0[9]                                    ; VGA_Framebuffer:vga|x_end[9]                             ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.055      ;
; 0.804 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[9]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[8]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.090      ;
; 0.818 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[3]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.104      ;
; 0.820 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[1]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.106      ;
; 0.823 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[0]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.109      ;
; 0.823 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[2]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.109      ;
; 0.848 ; HI_View:view|FB_Y0[4]                                    ; VGA_Framebuffer:vga|y_start[4]                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.134      ;
; 0.852 ; HI_View:view|FB_Y1[3]                                    ; VGA_Framebuffer:vga|y_end[3]                             ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.138      ;
; 0.878 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[7]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.SYNC   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.164      ;
; 0.884 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[2]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.170      ;
; 0.887 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[2]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.DATA   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.173      ;
; 0.906 ; HI_View:view|FB_Y0[5]                                    ; VGA_Framebuffer:vga|y_end[5]                             ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.192      ;
; 0.950 ; VGA_Framebuffer:vga|x_cursor[1]                          ; VGA_Framebuffer:vga|x_cursor[1]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.236      ;
; 0.956 ; VGA_Framebuffer:vga|x_cursor[7]                          ; VGA_Framebuffer:vga|x_cursor[7]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.242      ;
; 0.960 ; HI_View:view|FB_Y0[3]                                    ; VGA_Framebuffer:vga|y_start[3]                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.246      ;
; 0.965 ; HI_View:view|FB_X0[4]                                    ; VGA_Framebuffer:vga|x_start[4]                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.251      ;
; 0.965 ; HI_View:view|FB_X0[8]                                    ; VGA_Framebuffer:vga|x_start[8]                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.251      ;
; 0.967 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[7]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[7]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.253      ;
; 0.970 ; HI_View:view|FB_X0[1]                                    ; VGA_Framebuffer:vga|x_start[1]                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.256      ;
; 0.970 ; HI_View:view|FB_Y0[1]                                    ; VGA_Framebuffer:vga|y_start[1]                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.256      ;
; 0.971 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[0]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[0]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.257      ;
; 0.971 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[7]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[7]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.257      ;
; 0.971 ; VGA_Framebuffer:vga|x_cursor[0]                          ; VGA_Framebuffer:vga|x_cursor[0]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.257      ;
; 0.971 ; HI_View:view|FB_Y0[0]                                    ; VGA_Framebuffer:vga|y_start[0]                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.257      ;
; 0.971 ; HI_View:view|FB_Y0[2]                                    ; VGA_Framebuffer:vga|y_start[2]                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.257      ;
; 0.972 ; HI_View:view|FB_X0[2]                                    ; VGA_Framebuffer:vga|x_start[2]                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; HI_View:view|FB_X0[0]                                    ; VGA_Framebuffer:vga|x_start[0]                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.258      ;
; 0.977 ; VGA_Framebuffer:vga|x_cursor[4]                          ; VGA_Framebuffer:vga|x_cursor[4]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; VGA_Framebuffer:vga|y_cursor[6]                          ; VGA_Framebuffer:vga|y_cursor[6]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.263      ;
; 0.978 ; HI_View:view|FB_X0[5]                                    ; VGA_Framebuffer:vga|x_start[5]                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.264      ;
; 0.980 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[0]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[0]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.266      ;
; 0.980 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[1]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.266      ;
; 0.981 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[4]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[4]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.267      ;
; 0.981 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[6]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[6]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.267      ;
; 0.981 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[5]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[5]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.267      ;
; 0.981 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[3]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.267      ;
; 0.984 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[1]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[1]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.270      ;
; 0.984 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[3]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[3]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.270      ;
; 0.985 ; VGA_Framebuffer:vga|x_cursor[2]                          ; VGA_Framebuffer:vga|x_cursor[2]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.271      ;
; 0.985 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[6]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[6]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.271      ;
; 0.985 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[2]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[2]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.271      ;
; 0.985 ; HI_View:view|FB_X1[8]                                    ; VGA_Framebuffer:vga|x_end[8]                             ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.271      ;
; 0.986 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[0] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|new_line       ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.272      ;
; 0.986 ; VGA_Framebuffer:vga|y_cursor[2]                          ; VGA_Framebuffer:vga|y_cursor[2]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.272      ;
; 0.988 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.274      ;
; 0.989 ; VGA_Framebuffer:vga|y_cursor[4]                          ; VGA_Framebuffer:vga|y_cursor[4]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.275      ;
; 0.992 ; VGA_Framebuffer:vga|y_cursor[1]                          ; VGA_Framebuffer:vga|y_cursor[1]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.278      ;
; 0.993 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[2]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[2]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.279      ;
; 0.996 ; VGA_Framebuffer:vga|x_cursor[3]                          ; VGA_Framebuffer:vga|x_cursor[3]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.282      ;
; 0.996 ; VGA_Framebuffer:vga|x_cursor[5]                          ; VGA_Framebuffer:vga|x_cursor[5]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.282      ;
; 1.000 ; VGA_Framebuffer:vga|y_cursor[5]                          ; VGA_Framebuffer:vga|y_cursor[5]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.286      ;
; 1.000 ; VGA_Framebuffer:vga|y_cursor[7]                          ; VGA_Framebuffer:vga|y_cursor[7]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.286      ;
; 1.000 ; VGA_Framebuffer:vga|substate.INIT                        ; VGA_Framebuffer:vga|substate.DRAWING_R1                  ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.286      ;
; 1.001 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[9]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[5]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.287      ;
; 1.002 ; VGA_Framebuffer:vga|y_cursor[3]                          ; VGA_Framebuffer:vga|y_cursor[3]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.288      ;
; 1.003 ; HI_View:view|FB_X0[6]                                    ; VGA_Framebuffer:vga|x_start[6]                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.289      ;
; 1.007 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[7]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[7]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.293      ;
; 1.014 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[6]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[6]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.300      ;
; 1.015 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[4]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[4]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.301      ;
; 1.016 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.302      ;
; 1.017 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[6]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[6]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.303      ;
; 1.017 ; VGA_Framebuffer:vga|x_cursor[8]                          ; VGA_Framebuffer:vga|x_cursor[8]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.303      ;
; 1.017 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[1] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|new_line       ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.303      ;
; 1.018 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[8]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[8]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.304      ;
; 1.018 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[8]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[8]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.304      ;
; 1.019 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[3]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[3]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.305      ;
; 1.019 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[4]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[4]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.305      ;
; 1.022 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[2]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[2]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.308      ;
; 1.023 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[4]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[4]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.309      ;
; 1.023 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[5]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[5]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.309      ;
; 1.023 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[1]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[1]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.309      ;
; 1.024 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[3]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[3]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.310      ;
; 1.024 ; VGA_Framebuffer:vga|y_cursor[0]                          ; VGA_Framebuffer:vga|y_cursor[0]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.310      ;
; 1.028 ; VGA_Framebuffer:vga|x_cursor[6]                          ; VGA_Framebuffer:vga|x_cursor[6]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.314      ;
; 1.029 ; VGA_Framebuffer:vga|state.IDLE                           ; VGA_Framebuffer:vga|state.FILLING_RECT                   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.315      ;
; 1.030 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[7]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[7]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.316      ;
; 1.031 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[1]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[1]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.317      ;
; 1.034 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[0]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[0]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.320      ;
+-------+----------------------------------------------------------+----------------------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'PLL:pll|altpll:altpll_component|_clk1'                                                                                                                                                                                                         ;
+-------+----------------------------------------------------------------+----------------------------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                      ; To Node                                                        ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------+----------------------------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; 0.445 ; Hi_View_Control_Unit:view_control_unit|render_asap             ; Hi_View_Control_Unit:view_control_unit|render_asap             ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; HI_View:view|show_asap                                         ; HI_View:view|show_asap                                         ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Hi_View_Control_Unit:view_control_unit|state.SHOW_SPRITES      ; Hi_View_Control_Unit:view_control_unit|state.SHOW_SPRITES      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Hi_View_Control_Unit:view_control_unit|state.WAITING           ; Hi_View_Control_Unit:view_control_unit|state.WAITING           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; HI_Datapath:datapath|alien_grid[0][0].current_index[0]         ; HI_Datapath:datapath|alien_grid[0][0].current_index[0]         ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; HI_View:view|next_state.INIT                                   ; HI_View:view|next_state.INIT                                   ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[1]      ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[1]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; HI_Datapath:datapath|rendered_column[1]                        ; HI_Datapath:datapath|rendered_column[1]                        ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; HI_Datapath:datapath|rendered_column[2]                        ; HI_Datapath:datapath|rendered_column[2]                        ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; HI_Datapath:datapath|rendered_column[0]                        ; HI_Datapath:datapath|rendered_column[0]                        ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; HI_View:view|next_state.SHOWING                                ; HI_View:view|next_state.SHOWING                                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; HI_View:view|state.SHOWING                                     ; HI_View:view|state.SHOWING                                     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; HI_View:view|next_state.CLEARING                               ; HI_View:view|next_state.CLEARING                               ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.616 ; HI_View:view|next_state.CLEARING                               ; HI_View:view|state.CLEARING                                    ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.902      ;
; 0.623 ; Hi_View_Control_Unit:view_control_unit|next_state.SHOW_SPRITES ; Hi_View_Control_Unit:view_control_unit|state.RENDER            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.909      ;
; 0.625 ; HI_Datapath:datapath|alien_grid[2][0].hitbox.up_left_x[9]      ; HI_Datapath:datapath|alien_grid[2][0].hitbox.up_left_x[9]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.911      ;
; 0.629 ; HI_Datapath:datapath|alien_grid[0][0].current_index[0]         ; HI_Datapath:datapath|SPRITE.img_pixels[7][0]                   ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.915      ;
; 0.629 ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[9]      ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[9]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.915      ;
; 0.630 ; Hi_View_Control_Unit:view_control_unit|state.RENDER            ; Hi_View_Control_Unit:view_control_unit|state.WAITING           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.916      ;
; 0.639 ; HI_View:view|next_state.SHOWING                                ; HI_View:view|state.SHOWING                                     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.925      ;
; 0.642 ; HI_View:view|next_state.INIT                                   ; HI_View:view|state.INIT                                        ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.928      ;
; 0.652 ; HI_View:view|state.SHOWING                                     ; HI_View:view|next_state.CLEARING                               ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.938      ;
; 0.660 ; Hi_View_Control_Unit:view_control_unit|DRAW_SPRITE             ; HI_View:view|show_asap                                         ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.946      ;
; 0.670 ; Hi_View_Control_Unit:view_control_unit|state.SHOW_SPRITES      ; Hi_View_Control_Unit:view_control_unit|next_state.SHOW_SPRITES ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.956      ;
; 0.671 ; Hi_View_Control_Unit:view_control_unit|state.SHOW_SPRITES      ; Hi_View_Control_Unit:view_control_unit|state.WAITING_2         ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.957      ;
; 0.679 ; Hi_View_Control_Unit:view_control_unit|state.SHOW_SPRITES      ; Hi_View_Control_Unit:view_control_unit|SHOW                    ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.965      ;
; 0.690 ; HI_View:view|row[31]                                           ; HI_View:view|row[15]                                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.976      ;
; 0.690 ; HI_View:view|row[31]                                           ; HI_View:view|row[16]                                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.976      ;
; 0.693 ; HI_View:view|row[31]                                           ; HI_View:view|row[4]                                            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.979      ;
; 0.693 ; HI_View:view|row[31]                                           ; HI_View:view|row[18]                                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.979      ;
; 0.695 ; HI_View:view|row[31]                                           ; HI_View:view|row[1]                                            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.981      ;
; 0.696 ; HI_View:view|row[31]                                           ; HI_View:view|row[2]                                            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.982      ;
; 0.698 ; HI_View:view|row[31]                                           ; HI_View:view|row[3]                                            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.984      ;
; 0.699 ; HI_View:view|row[31]                                           ; HI_View:view|row[17]                                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.985      ;
; 0.773 ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[7]      ; HI_Datapath:datapath|HITBOX.up_left_x[7]                       ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.059      ;
; 0.798 ; Hi_View_Control_Unit:view_control_unit|render_asap             ; Hi_View_Control_Unit:view_control_unit|SHOW                    ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.084      ;
; 0.807 ; HI_View:view|READY                                             ; Hi_View_Control_Unit:view_control_unit|state.RENDER            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.093      ;
; 0.811 ; HI_View:view|READY                                             ; Hi_View_Control_Unit:view_control_unit|state.WAITING_2         ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.097      ;
; 0.858 ; HI_Datapath:datapath|alien_grid[3][0].hitbox.up_left_x[2]      ; HI_Datapath:datapath|HITBOX.up_left_x[2]                       ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -0.001     ; 1.143      ;
; 0.950 ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[3]      ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[3]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.236      ;
; 0.968 ; \frame_time_gen:counter[1]                                     ; \frame_time_gen:counter[1]                                     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.254      ;
; 0.968 ; \game_tick_gen:counter[24]                                     ; \game_tick_gen:counter[24]                                     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.254      ;
; 0.968 ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[8]      ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[8]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.254      ;
; 0.971 ; \frame_time_gen:counter[11]                                    ; \frame_time_gen:counter[11]                                    ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.257      ;
; 0.971 ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[8]      ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[8]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.257      ;
; 0.972 ; \frame_time_gen:counter[7]                                     ; \frame_time_gen:counter[7]                                     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; \game_tick_gen:counter[10]                                     ; \game_tick_gen:counter[10]                                     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; \game_tick_gen:counter[11]                                     ; \game_tick_gen:counter[11]                                     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; HI_Datapath:datapath|alien_grid[2][0].hitbox.up_left_x[5]      ; HI_Datapath:datapath|alien_grid[2][0].hitbox.up_left_x[5]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[6]      ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[6]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; HI_Datapath:datapath|alien_grid[2][0].hitbox.up_left_x[7]      ; HI_Datapath:datapath|alien_grid[2][0].hitbox.up_left_x[7]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.258      ;
; 0.975 ; \game_tick_gen:counter[6]                                      ; \game_tick_gen:counter[6]                                      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.261      ;
; 0.976 ; \frame_time_gen:counter[14]                                    ; \frame_time_gen:counter[14]                                    ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; \frame_time_gen:counter[17]                                    ; \frame_time_gen:counter[17]                                    ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; \game_tick_gen:counter[4]                                      ; \game_tick_gen:counter[4]                                      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; \game_tick_gen:counter[8]                                      ; \game_tick_gen:counter[8]                                      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[4]      ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[4]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[6]      ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[6]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; HI_Datapath:datapath|alien_grid[3][0].hitbox.up_left_x[8]      ; HI_Datapath:datapath|alien_grid[3][0].hitbox.up_left_x[8]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[8]      ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[8]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.262      ;
; 0.977 ; \game_tick_gen:counter[1]                                      ; \game_tick_gen:counter[1]                                      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.263      ;
; 0.978 ; HI_Datapath:datapath|alien_grid[0][0].current_index[0]         ; HI_Datapath:datapath|HITBOX.up_left_x[1]                       ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.264      ;
; 0.978 ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[6]      ; HI_Datapath:datapath|HITBOX.up_left_x[6]                       ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.264      ;
; 0.979 ; \frame_time_gen:counter[3]                                     ; \frame_time_gen:counter[3]                                     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.265      ;
; 0.979 ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[8]      ; HI_Datapath:datapath|HITBOX.up_left_x[8]                       ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.265      ;
; 0.979 ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[9]      ; HI_Datapath:datapath|HITBOX.up_left_x[9]                       ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.265      ;
; 0.980 ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[6]      ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[6]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.266      ;
; 0.981 ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[4]      ; HI_Datapath:datapath|HITBOX.up_left_x[4]                       ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.267      ;
; 0.983 ; HI_Datapath:datapath|alien_grid[2][0].hitbox.up_left_x[3]      ; HI_Datapath:datapath|alien_grid[2][0].hitbox.up_left_x[3]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.269      ;
; 0.995 ; HI_View:view|row[31]                                           ; HI_View:view|row[20]                                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.004      ; 1.285      ;
; 0.997 ; HI_View:view|row[31]                                           ; HI_View:view|row[19]                                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.004      ; 1.287      ;
; 0.999 ; HI_View:view|row[31]                                           ; HI_View:view|row[10]                                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.004      ; 1.289      ;
; 1.003 ; HI_View:view|row[31]                                           ; HI_View:view|row[12]                                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.004      ; 1.293      ;
; 1.006 ; HI_View:view|row[31]                                           ; HI_View:view|row[14]                                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.004      ; 1.296      ;
; 1.006 ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[3]      ; HI_Datapath:datapath|HITBOX.up_left_x[3]                       ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.292      ;
; 1.007 ; HI_View:view|row[31]                                           ; HI_View:view|row[9]                                            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.004      ; 1.297      ;
; 1.009 ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[1]      ; HI_Datapath:datapath|HITBOX.up_left_x[1]                       ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -0.001     ; 1.294      ;
; 1.010 ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[5]      ; HI_Datapath:datapath|HITBOX.up_left_x[5]                       ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.296      ;
; 1.011 ; \frame_time_gen:counter[6]                                     ; \frame_time_gen:counter[6]                                     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.297      ;
; 1.011 ; \game_tick_gen:counter[16]                                     ; \game_tick_gen:counter[16]                                     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.297      ;
; 1.011 ; HI_View:view|row[31]                                           ; HI_View:view|row[13]                                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.004      ; 1.301      ;
; 1.011 ; HI_Datapath:datapath|alien_grid[2][0].hitbox.up_left_x[8]      ; HI_Datapath:datapath|alien_grid[2][0].hitbox.up_left_x[8]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.297      ;
; 1.012 ; HI_View:view|row[31]                                           ; HI_View:view|row[11]                                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.004      ; 1.302      ;
; 1.012 ; HI_View:view|row[31]                                           ; HI_View:view|row[22]                                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.004      ; 1.302      ;
; 1.013 ; HI_View:view|row[31]                                           ; HI_View:view|row[21]                                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.004      ; 1.303      ;
; 1.014 ; \game_tick_gen:counter[5]                                      ; \game_tick_gen:counter[5]                                      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.300      ;
; 1.014 ; HI_View:view|row[31]                                           ; HI_View:view|row[8]                                            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.004      ; 1.304      ;
; 1.014 ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[9]      ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[9]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.300      ;
; 1.014 ; HI_Datapath:datapath|alien_grid[3][0].hitbox.up_left_x[9]      ; HI_Datapath:datapath|alien_grid[3][0].hitbox.up_left_x[9]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.300      ;
; 1.015 ; \frame_time_gen:counter[16]                                    ; \frame_time_gen:counter[16]                                    ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.301      ;
; 1.015 ; \game_tick_gen:counter[9]                                      ; \game_tick_gen:counter[9]                                      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.301      ;
; 1.015 ; HI_View:view|row[31]                                           ; HI_View:view|row[7]                                            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.004      ; 1.305      ;
; 1.015 ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[4]      ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[4]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.301      ;
; 1.015 ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[7]      ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[7]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.301      ;
; 1.016 ; \game_tick_gen:counter[18]                                     ; \game_tick_gen:counter[18]                                     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[4]      ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[4]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; HI_Datapath:datapath|alien_grid[3][0].hitbox.up_left_x[7]      ; HI_Datapath:datapath|alien_grid[3][0].hitbox.up_left_x[7]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; Hi_View_Control_Unit:view_control_unit|render_asap             ; Hi_View_Control_Unit:view_control_unit|state.SHOW_SPRITES      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.302      ;
; 1.018 ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[2]      ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[2]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.304      ;
; 1.019 ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[7]      ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[7]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.305      ;
+-------+----------------------------------------------------------------+----------------------------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                            ;
+-------+----------------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node      ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+---------+--------------+-------------+--------------+------------+------------+
; 1.288 ; reset_sync_reg ; RESET_N ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.006      ; 1.580      ;
+-------+----------------+---------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'PLL:pll|altpll:altpll_component|_clk0'                                                                                                                 ;
+-------+-----------+----------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                  ; Launch Clock ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; 2.811 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[0] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.748     ; 4.479      ;
; 2.811 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[1] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.748     ; 4.479      ;
; 2.811 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[0]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.748     ; 4.479      ;
; 2.811 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[1]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.748     ; 4.479      ;
; 2.811 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[2]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.748     ; 4.479      ;
; 2.811 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[3]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.748     ; 4.479      ;
; 2.811 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[4]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.748     ; 4.479      ;
; 2.811 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[7]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.748     ; 4.479      ;
; 2.811 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[8]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.748     ; 4.479      ;
; 2.811 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[9]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.748     ; 4.479      ;
; 2.811 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[5]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.748     ; 4.479      ;
; 2.811 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[6]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.748     ; 4.479      ;
; 2.811 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.DATA   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.748     ; 4.479      ;
; 2.811 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[0]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.749     ; 4.478      ;
; 2.811 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|new_line       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.748     ; 4.479      ;
; 2.811 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.759     ; 4.468      ;
; 2.811 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[3]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.759     ; 4.468      ;
; 2.811 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[1]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.759     ; 4.468      ;
; 2.811 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[4]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.759     ; 4.468      ;
; 2.811 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[6]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.759     ; 4.468      ;
; 2.811 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[7]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.759     ; 4.468      ;
; 2.811 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[8]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.759     ; 4.468      ;
; 2.811 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[0]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.759     ; 4.468      ;
; 2.811 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.759     ; 4.468      ;
; 2.811 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[2]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.759     ; 4.468      ;
; 2.811 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.759     ; 4.468      ;
; 2.811 ; RESET_N   ; VGA_Framebuffer:vga|state.FILLING_RECT                   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.755     ; 4.472      ;
; 2.811 ; RESET_N   ; VGA_Framebuffer:vga|fb_wr_req                            ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.754     ; 4.473      ;
; 2.811 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.DATA   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.759     ; 4.468      ;
; 2.811 ; RESET_N   ; VGA_Framebuffer:vga|state.IDLE                           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.755     ; 4.472      ;
; 2.811 ; RESET_N   ; VGA_Framebuffer:vga|state.DRAWING_RECT                   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.755     ; 4.472      ;
; 2.811 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[1]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.749     ; 4.478      ;
; 2.811 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[2]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.749     ; 4.478      ;
; 2.811 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[3]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.749     ; 4.478      ;
; 2.811 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[4]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.749     ; 4.478      ;
; 2.811 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[5]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.749     ; 4.478      ;
; 2.811 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[6]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.749     ; 4.478      ;
; 2.811 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[7]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.749     ; 4.478      ;
; 2.811 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[8]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.749     ; 4.478      ;
; 2.811 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[0]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.760     ; 4.467      ;
; 2.811 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[1]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.760     ; 4.467      ;
; 2.811 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[2]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.760     ; 4.467      ;
; 2.811 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[3]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.760     ; 4.467      ;
; 2.811 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[4]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.760     ; 4.467      ;
; 2.811 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[5]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.760     ; 4.467      ;
; 2.811 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[6]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.760     ; 4.467      ;
; 2.811 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[7]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.760     ; 4.467      ;
; 2.811 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[8]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.760     ; 4.467      ;
; 2.811 ; RESET_N   ; VGA_Framebuffer:vga|flip_on_next_vs                      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.760     ; 4.467      ;
; 2.811 ; RESET_N   ; VGA_Framebuffer:vga|fb_buffer_idx                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.760     ; 4.467      ;
; 2.811 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[5]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.756     ; 4.471      ;
; 2.811 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[6]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.756     ; 4.471      ;
; 2.811 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[7]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.756     ; 4.471      ;
; 2.811 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[3]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.756     ; 4.471      ;
; 2.811 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[4]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.756     ; 4.471      ;
; 2.811 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[0]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.756     ; 4.471      ;
; 2.811 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[1]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.756     ; 4.471      ;
; 2.811 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[2]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.756     ; 4.471      ;
; 2.811 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.SYNC   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.748     ; 4.479      ;
+-------+-----------+----------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'PLL:pll|altpll:altpll_component|_clk1'                                                                                                                        ;
+--------+-----------+----------------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                        ; Launch Clock ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; 12.811 ; RESET_N   ; \frame_time_gen:counter[0]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.740     ; 4.487      ;
; 12.811 ; RESET_N   ; \frame_time_gen:counter[1]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.740     ; 4.487      ;
; 12.811 ; RESET_N   ; \frame_time_gen:counter[2]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.740     ; 4.487      ;
; 12.811 ; RESET_N   ; \frame_time_gen:counter[3]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.740     ; 4.487      ;
; 12.811 ; RESET_N   ; \frame_time_gen:counter[4]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.739     ; 4.488      ;
; 12.811 ; RESET_N   ; \frame_time_gen:counter[5]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.740     ; 4.487      ;
; 12.811 ; RESET_N   ; \frame_time_gen:counter[6]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.740     ; 4.487      ;
; 12.811 ; RESET_N   ; \frame_time_gen:counter[7]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.740     ; 4.487      ;
; 12.811 ; RESET_N   ; \frame_time_gen:counter[8]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.739     ; 4.488      ;
; 12.811 ; RESET_N   ; \frame_time_gen:counter[9]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.740     ; 4.487      ;
; 12.811 ; RESET_N   ; \frame_time_gen:counter[10]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.739     ; 4.488      ;
; 12.811 ; RESET_N   ; \frame_time_gen:counter[11]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.743     ; 4.484      ;
; 12.811 ; RESET_N   ; \frame_time_gen:counter[12]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.739     ; 4.488      ;
; 12.811 ; RESET_N   ; \frame_time_gen:counter[13]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.743     ; 4.484      ;
; 12.811 ; RESET_N   ; \frame_time_gen:counter[14]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.743     ; 4.484      ;
; 12.811 ; RESET_N   ; \frame_time_gen:counter[15]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.743     ; 4.484      ;
; 12.811 ; RESET_N   ; \frame_time_gen:counter[16]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.743     ; 4.484      ;
; 12.811 ; RESET_N   ; \frame_time_gen:counter[17]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.743     ; 4.484      ;
; 12.811 ; RESET_N   ; \frame_time_gen:counter[18]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.743     ; 4.484      ;
; 12.811 ; RESET_N   ; \frame_time_gen:counter[19]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.743     ; 4.484      ;
; 12.811 ; RESET_N   ; frame_time                                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.739     ; 4.488      ;
; 12.811 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_asap             ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.751     ; 4.476      ;
; 12.811 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|SHOW                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.751     ; 4.476      ;
; 12.811 ; RESET_N   ; HI_View:view|show_asap                                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.745     ; 4.482      ;
; 12.811 ; RESET_N   ; HI_View:view|READY                                             ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.751     ; 4.476      ;
; 12.811 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|state.SHOW_SPRITES      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.751     ; 4.476      ;
; 12.811 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|state.WAITING_2         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.751     ; 4.476      ;
; 12.811 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|state.WAITING           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.751     ; 4.476      ;
; 12.811 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[0]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.742     ; 4.485      ;
; 12.811 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[1]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.742     ; 4.485      ;
; 12.811 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[2]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.742     ; 4.485      ;
; 12.811 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[3]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.742     ; 4.485      ;
; 12.811 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[4]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.742     ; 4.485      ;
; 12.811 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[5]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.742     ; 4.485      ;
; 12.811 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[6]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.742     ; 4.485      ;
; 12.811 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[7]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.742     ; 4.485      ;
; 12.811 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[8]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.742     ; 4.485      ;
; 12.811 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[9]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.742     ; 4.485      ;
; 12.811 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[10]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.742     ; 4.485      ;
; 12.811 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[11]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.742     ; 4.485      ;
; 12.811 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[12]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.741     ; 4.486      ;
; 12.811 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[13]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.741     ; 4.486      ;
; 12.811 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[14]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.741     ; 4.486      ;
; 12.811 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[15]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.741     ; 4.486      ;
; 12.811 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[16]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.741     ; 4.486      ;
; 12.811 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[17]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.741     ; 4.486      ;
; 12.811 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[18]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.741     ; 4.486      ;
; 12.811 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[19]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.741     ; 4.486      ;
; 12.811 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[20]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.741     ; 4.486      ;
; 12.811 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[21]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.741     ; 4.486      ;
; 12.811 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[22]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.741     ; 4.486      ;
; 12.811 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[23]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.741     ; 4.486      ;
; 12.811 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[24]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.741     ; 4.486      ;
; 12.811 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[25]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.741     ; 4.486      ;
; 12.811 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[26]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.741     ; 4.486      ;
; 12.811 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[27]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.741     ; 4.486      ;
; 12.811 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[28]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.741     ; 4.486      ;
; 12.811 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[29]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.741     ; 4.486      ;
; 12.811 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[30]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.741     ; 4.486      ;
; 12.811 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[31]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.741     ; 4.486      ;
; 12.811 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|next_state.SHOW_SPRITES ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.751     ; 4.476      ;
; 12.811 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|state.RENDER            ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.751     ; 4.476      ;
; 12.811 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|DRAW_SPRITE             ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.745     ; 4.482      ;
; 12.811 ; RESET_N   ; HI_View:view|state.WAITING                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.745     ; 4.482      ;
; 12.811 ; RESET_N   ; HI_View:view|column[0]                                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.746     ; 4.481      ;
; 12.811 ; RESET_N   ; HI_View:view|column[1]                                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.746     ; 4.481      ;
; 12.811 ; RESET_N   ; HI_View:view|column[2]                                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.743     ; 4.484      ;
; 12.811 ; RESET_N   ; HI_View:view|column[3]                                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.746     ; 4.481      ;
; 12.811 ; RESET_N   ; HI_View:view|column[5]                                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.743     ; 4.484      ;
; 12.811 ; RESET_N   ; HI_View:view|column[7]                                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.746     ; 4.481      ;
; 12.811 ; RESET_N   ; HI_View:view|column[8]                                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.743     ; 4.484      ;
; 12.811 ; RESET_N   ; HI_View:view|column[9]                                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.746     ; 4.481      ;
; 12.811 ; RESET_N   ; HI_View:view|column[10]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.746     ; 4.481      ;
; 12.811 ; RESET_N   ; HI_View:view|column[11]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.744     ; 4.483      ;
; 12.811 ; RESET_N   ; HI_View:view|column[12]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.744     ; 4.483      ;
; 12.811 ; RESET_N   ; HI_View:view|column[13]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.744     ; 4.483      ;
; 12.811 ; RESET_N   ; HI_View:view|column[14]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.744     ; 4.483      ;
; 12.811 ; RESET_N   ; HI_View:view|column[15]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.744     ; 4.483      ;
; 12.811 ; RESET_N   ; HI_View:view|column[16]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.744     ; 4.483      ;
; 12.811 ; RESET_N   ; HI_View:view|column[17]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.744     ; 4.483      ;
; 12.811 ; RESET_N   ; HI_View:view|column[18]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.744     ; 4.483      ;
; 12.811 ; RESET_N   ; HI_View:view|column[19]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.744     ; 4.483      ;
; 12.811 ; RESET_N   ; HI_View:view|column[20]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.744     ; 4.483      ;
; 12.811 ; RESET_N   ; HI_View:view|column[21]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.744     ; 4.483      ;
; 12.811 ; RESET_N   ; HI_View:view|column[22]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.744     ; 4.483      ;
; 12.811 ; RESET_N   ; HI_View:view|column[23]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.743     ; 4.484      ;
; 12.811 ; RESET_N   ; HI_View:view|column[24]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.743     ; 4.484      ;
; 12.811 ; RESET_N   ; HI_View:view|column[25]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.743     ; 4.484      ;
; 12.811 ; RESET_N   ; HI_View:view|column[26]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.743     ; 4.484      ;
; 12.811 ; RESET_N   ; HI_View:view|column[27]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.743     ; 4.484      ;
; 12.811 ; RESET_N   ; HI_View:view|column[28]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.743     ; 4.484      ;
; 12.811 ; RESET_N   ; HI_View:view|column[29]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.743     ; 4.484      ;
; 12.811 ; RESET_N   ; HI_View:view|column[30]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.743     ; 4.484      ;
; 12.811 ; RESET_N   ; HI_View:view|column[31]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.746     ; 4.481      ;
; 12.811 ; RESET_N   ; HI_View:view|column[6]                                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.743     ; 4.484      ;
; 12.811 ; RESET_N   ; HI_View:view|column[4]                                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.746     ; 4.481      ;
; 12.811 ; RESET_N   ; HI_Datapath:datapath|reg_req                                   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.751     ; 4.476      ;
; 12.811 ; RESET_N   ; \game_tick_gen:counter[0]                                      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.748     ; 4.479      ;
; 12.811 ; RESET_N   ; \game_tick_gen:counter[1]                                      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.748     ; 4.479      ;
; 12.811 ; RESET_N   ; \game_tick_gen:counter[2]                                      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.748     ; 4.479      ;
+--------+-----------+----------------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'PLL:pll|altpll:altpll_component|_clk0'                                                                                                                  ;
+-------+-----------+----------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                  ; Launch Clock ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; 6.941 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[0] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.748     ; 4.479      ;
; 6.941 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[1] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.748     ; 4.479      ;
; 6.941 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[0]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.748     ; 4.479      ;
; 6.941 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[1]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.748     ; 4.479      ;
; 6.941 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[2]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.748     ; 4.479      ;
; 6.941 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[3]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.748     ; 4.479      ;
; 6.941 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[4]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.748     ; 4.479      ;
; 6.941 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[7]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.748     ; 4.479      ;
; 6.941 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[8]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.748     ; 4.479      ;
; 6.941 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[9]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.748     ; 4.479      ;
; 6.941 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[5]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.748     ; 4.479      ;
; 6.941 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[6]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.748     ; 4.479      ;
; 6.941 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.DATA   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.748     ; 4.479      ;
; 6.941 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[0]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.749     ; 4.478      ;
; 6.941 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|new_line       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.748     ; 4.479      ;
; 6.941 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.759     ; 4.468      ;
; 6.941 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[3]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.759     ; 4.468      ;
; 6.941 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[1]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.759     ; 4.468      ;
; 6.941 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[4]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.759     ; 4.468      ;
; 6.941 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[6]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.759     ; 4.468      ;
; 6.941 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[7]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.759     ; 4.468      ;
; 6.941 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[8]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.759     ; 4.468      ;
; 6.941 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[0]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.759     ; 4.468      ;
; 6.941 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.759     ; 4.468      ;
; 6.941 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[2]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.759     ; 4.468      ;
; 6.941 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.759     ; 4.468      ;
; 6.941 ; RESET_N   ; VGA_Framebuffer:vga|state.FILLING_RECT                   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.755     ; 4.472      ;
; 6.941 ; RESET_N   ; VGA_Framebuffer:vga|fb_wr_req                            ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.754     ; 4.473      ;
; 6.941 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.DATA   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.759     ; 4.468      ;
; 6.941 ; RESET_N   ; VGA_Framebuffer:vga|state.IDLE                           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.755     ; 4.472      ;
; 6.941 ; RESET_N   ; VGA_Framebuffer:vga|state.DRAWING_RECT                   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.755     ; 4.472      ;
; 6.941 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[1]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.749     ; 4.478      ;
; 6.941 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[2]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.749     ; 4.478      ;
; 6.941 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[3]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.749     ; 4.478      ;
; 6.941 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[4]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.749     ; 4.478      ;
; 6.941 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[5]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.749     ; 4.478      ;
; 6.941 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[6]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.749     ; 4.478      ;
; 6.941 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[7]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.749     ; 4.478      ;
; 6.941 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[8]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.749     ; 4.478      ;
; 6.941 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[0]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.760     ; 4.467      ;
; 6.941 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[1]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.760     ; 4.467      ;
; 6.941 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[2]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.760     ; 4.467      ;
; 6.941 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[3]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.760     ; 4.467      ;
; 6.941 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[4]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.760     ; 4.467      ;
; 6.941 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[5]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.760     ; 4.467      ;
; 6.941 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[6]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.760     ; 4.467      ;
; 6.941 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[7]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.760     ; 4.467      ;
; 6.941 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[8]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.760     ; 4.467      ;
; 6.941 ; RESET_N   ; VGA_Framebuffer:vga|flip_on_next_vs                      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.760     ; 4.467      ;
; 6.941 ; RESET_N   ; VGA_Framebuffer:vga|fb_buffer_idx                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.760     ; 4.467      ;
; 6.941 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[5]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.756     ; 4.471      ;
; 6.941 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[6]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.756     ; 4.471      ;
; 6.941 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[7]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.756     ; 4.471      ;
; 6.941 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[3]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.756     ; 4.471      ;
; 6.941 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[4]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.756     ; 4.471      ;
; 6.941 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[0]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.756     ; 4.471      ;
; 6.941 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[1]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.756     ; 4.471      ;
; 6.941 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[2]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.756     ; 4.471      ;
; 6.941 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.SYNC   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.748     ; 4.479      ;
+-------+-----------+----------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'PLL:pll|altpll:altpll_component|_clk1'                                                                                                                        ;
+-------+-----------+----------------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                        ; Launch Clock ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; 6.941 ; RESET_N   ; \frame_time_gen:counter[0]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.740     ; 4.487      ;
; 6.941 ; RESET_N   ; \frame_time_gen:counter[1]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.740     ; 4.487      ;
; 6.941 ; RESET_N   ; \frame_time_gen:counter[2]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.740     ; 4.487      ;
; 6.941 ; RESET_N   ; \frame_time_gen:counter[3]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.740     ; 4.487      ;
; 6.941 ; RESET_N   ; \frame_time_gen:counter[4]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.739     ; 4.488      ;
; 6.941 ; RESET_N   ; \frame_time_gen:counter[5]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.740     ; 4.487      ;
; 6.941 ; RESET_N   ; \frame_time_gen:counter[6]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.740     ; 4.487      ;
; 6.941 ; RESET_N   ; \frame_time_gen:counter[7]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.740     ; 4.487      ;
; 6.941 ; RESET_N   ; \frame_time_gen:counter[8]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.739     ; 4.488      ;
; 6.941 ; RESET_N   ; \frame_time_gen:counter[9]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.740     ; 4.487      ;
; 6.941 ; RESET_N   ; \frame_time_gen:counter[10]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.739     ; 4.488      ;
; 6.941 ; RESET_N   ; \frame_time_gen:counter[11]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.743     ; 4.484      ;
; 6.941 ; RESET_N   ; \frame_time_gen:counter[12]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.739     ; 4.488      ;
; 6.941 ; RESET_N   ; \frame_time_gen:counter[13]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.743     ; 4.484      ;
; 6.941 ; RESET_N   ; \frame_time_gen:counter[14]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.743     ; 4.484      ;
; 6.941 ; RESET_N   ; \frame_time_gen:counter[15]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.743     ; 4.484      ;
; 6.941 ; RESET_N   ; \frame_time_gen:counter[16]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.743     ; 4.484      ;
; 6.941 ; RESET_N   ; \frame_time_gen:counter[17]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.743     ; 4.484      ;
; 6.941 ; RESET_N   ; \frame_time_gen:counter[18]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.743     ; 4.484      ;
; 6.941 ; RESET_N   ; \frame_time_gen:counter[19]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.743     ; 4.484      ;
; 6.941 ; RESET_N   ; frame_time                                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.739     ; 4.488      ;
; 6.941 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_asap             ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.751     ; 4.476      ;
; 6.941 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|SHOW                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.751     ; 4.476      ;
; 6.941 ; RESET_N   ; HI_View:view|show_asap                                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.745     ; 4.482      ;
; 6.941 ; RESET_N   ; HI_View:view|READY                                             ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.751     ; 4.476      ;
; 6.941 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|state.SHOW_SPRITES      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.751     ; 4.476      ;
; 6.941 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|state.WAITING_2         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.751     ; 4.476      ;
; 6.941 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|state.WAITING           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.751     ; 4.476      ;
; 6.941 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[0]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.742     ; 4.485      ;
; 6.941 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[1]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.742     ; 4.485      ;
; 6.941 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[2]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.742     ; 4.485      ;
; 6.941 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[3]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.742     ; 4.485      ;
; 6.941 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[4]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.742     ; 4.485      ;
; 6.941 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[5]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.742     ; 4.485      ;
; 6.941 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[6]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.742     ; 4.485      ;
; 6.941 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[7]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.742     ; 4.485      ;
; 6.941 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[8]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.742     ; 4.485      ;
; 6.941 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[9]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.742     ; 4.485      ;
; 6.941 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[10]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.742     ; 4.485      ;
; 6.941 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[11]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.742     ; 4.485      ;
; 6.941 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[12]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.741     ; 4.486      ;
; 6.941 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[13]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.741     ; 4.486      ;
; 6.941 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[14]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.741     ; 4.486      ;
; 6.941 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[15]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.741     ; 4.486      ;
; 6.941 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[16]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.741     ; 4.486      ;
; 6.941 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[17]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.741     ; 4.486      ;
; 6.941 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[18]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.741     ; 4.486      ;
; 6.941 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[19]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.741     ; 4.486      ;
; 6.941 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[20]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.741     ; 4.486      ;
; 6.941 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[21]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.741     ; 4.486      ;
; 6.941 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[22]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.741     ; 4.486      ;
; 6.941 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[23]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.741     ; 4.486      ;
; 6.941 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[24]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.741     ; 4.486      ;
; 6.941 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[25]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.741     ; 4.486      ;
; 6.941 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[26]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.741     ; 4.486      ;
; 6.941 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[27]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.741     ; 4.486      ;
; 6.941 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[28]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.741     ; 4.486      ;
; 6.941 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[29]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.741     ; 4.486      ;
; 6.941 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[30]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.741     ; 4.486      ;
; 6.941 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[31]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.741     ; 4.486      ;
; 6.941 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|next_state.SHOW_SPRITES ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.751     ; 4.476      ;
; 6.941 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|state.RENDER            ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.751     ; 4.476      ;
; 6.941 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|DRAW_SPRITE             ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.745     ; 4.482      ;
; 6.941 ; RESET_N   ; HI_View:view|state.WAITING                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.745     ; 4.482      ;
; 6.941 ; RESET_N   ; HI_View:view|column[0]                                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.746     ; 4.481      ;
; 6.941 ; RESET_N   ; HI_View:view|column[1]                                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.746     ; 4.481      ;
; 6.941 ; RESET_N   ; HI_View:view|column[2]                                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.743     ; 4.484      ;
; 6.941 ; RESET_N   ; HI_View:view|column[3]                                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.746     ; 4.481      ;
; 6.941 ; RESET_N   ; HI_View:view|column[5]                                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.743     ; 4.484      ;
; 6.941 ; RESET_N   ; HI_View:view|column[7]                                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.746     ; 4.481      ;
; 6.941 ; RESET_N   ; HI_View:view|column[8]                                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.743     ; 4.484      ;
; 6.941 ; RESET_N   ; HI_View:view|column[9]                                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.746     ; 4.481      ;
; 6.941 ; RESET_N   ; HI_View:view|column[10]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.746     ; 4.481      ;
; 6.941 ; RESET_N   ; HI_View:view|column[11]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.744     ; 4.483      ;
; 6.941 ; RESET_N   ; HI_View:view|column[12]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.744     ; 4.483      ;
; 6.941 ; RESET_N   ; HI_View:view|column[13]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.744     ; 4.483      ;
; 6.941 ; RESET_N   ; HI_View:view|column[14]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.744     ; 4.483      ;
; 6.941 ; RESET_N   ; HI_View:view|column[15]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.744     ; 4.483      ;
; 6.941 ; RESET_N   ; HI_View:view|column[16]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.744     ; 4.483      ;
; 6.941 ; RESET_N   ; HI_View:view|column[17]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.744     ; 4.483      ;
; 6.941 ; RESET_N   ; HI_View:view|column[18]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.744     ; 4.483      ;
; 6.941 ; RESET_N   ; HI_View:view|column[19]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.744     ; 4.483      ;
; 6.941 ; RESET_N   ; HI_View:view|column[20]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.744     ; 4.483      ;
; 6.941 ; RESET_N   ; HI_View:view|column[21]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.744     ; 4.483      ;
; 6.941 ; RESET_N   ; HI_View:view|column[22]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.744     ; 4.483      ;
; 6.941 ; RESET_N   ; HI_View:view|column[23]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.743     ; 4.484      ;
; 6.941 ; RESET_N   ; HI_View:view|column[24]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.743     ; 4.484      ;
; 6.941 ; RESET_N   ; HI_View:view|column[25]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.743     ; 4.484      ;
; 6.941 ; RESET_N   ; HI_View:view|column[26]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.743     ; 4.484      ;
; 6.941 ; RESET_N   ; HI_View:view|column[27]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.743     ; 4.484      ;
; 6.941 ; RESET_N   ; HI_View:view|column[28]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.743     ; 4.484      ;
; 6.941 ; RESET_N   ; HI_View:view|column[29]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.743     ; 4.484      ;
; 6.941 ; RESET_N   ; HI_View:view|column[30]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.743     ; 4.484      ;
; 6.941 ; RESET_N   ; HI_View:view|column[31]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.746     ; 4.481      ;
; 6.941 ; RESET_N   ; HI_View:view|column[6]                                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.743     ; 4.484      ;
; 6.941 ; RESET_N   ; HI_View:view|column[4]                                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.746     ; 4.481      ;
; 6.941 ; RESET_N   ; HI_Datapath:datapath|reg_req                                   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.751     ; 4.476      ;
; 6.941 ; RESET_N   ; \game_tick_gen:counter[0]                                      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.748     ; 4.479      ;
; 6.941 ; RESET_N   ; \game_tick_gen:counter[1]                                      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.748     ; 4.479      ;
; 6.941 ; RESET_N   ; \game_tick_gen:counter[2]                                      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.748     ; 4.479      ;
+-------+-----------+----------------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'PLL:pll|altpll:altpll_component|_clk0'                                                                                                  ;
+-------+--------------+----------------+------------------+---------------------------------------+------------+----------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                 ; Clock Edge ; Target                                                   ;
+-------+--------------+----------------+------------------+---------------------------------------+------------+----------------------------------------------------------+
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[0]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[0]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[1]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[1]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[2]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[2]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[3]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[3]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[4]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[4]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[5]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[5]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[6]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[6]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[7]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[7]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[0] ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[0] ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[1] ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[1] ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[0]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[0]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[1]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[1]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[2]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[2]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[3]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[3]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[4]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[4]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[5]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[5]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[6]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[6]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[7]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[7]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[8]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[8]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[9]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[9]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[0]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[0]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[1]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[1]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[2]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[2]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[3]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[3]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[4]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[4]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[5]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[5]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[6]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[6]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[7]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[7]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[8]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[8]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.DATA   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.DATA   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.SYNC   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.SYNC   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|new_line       ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|new_line       ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[0]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[0]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[1]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[1]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[2]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[2]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[3]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[3]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[4]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[4]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[6]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[6]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[7]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[7]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[8]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[8]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[0]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[0]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[1]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[1]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[2]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[2]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[3]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[3]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[4]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[4]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[5]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[5]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[6]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[6]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[7]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[7]     ;
+-------+--------------+----------------+------------------+---------------------------------------+------------+----------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                            ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; RESET_N                           ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; RESET_N                           ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; reset_sync_reg                    ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; reset_sync_reg                    ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout                  ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout                  ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; RESET_N|clk                       ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; RESET_N|clk                       ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|clk[1]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|clk[1]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; reset_sync_reg|clk                ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; reset_sync_reg|clk                ;
; 17.369 ; 20.000       ; 2.631          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                          ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'PLL:pll|altpll:altpll_component|_clk1'                                                                                                   ;
+-------+--------------+----------------+------------------+---------------------------------------+------------+-----------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                 ; Clock Edge ; Target                                                    ;
+-------+--------------+----------------+------------------+---------------------------------------+------------+-----------------------------------------------------------+
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|HITBOX.up_left_x[1]                  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|HITBOX.up_left_x[1]                  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|HITBOX.up_left_x[2]                  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|HITBOX.up_left_x[2]                  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|HITBOX.up_left_x[3]                  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|HITBOX.up_left_x[3]                  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|HITBOX.up_left_x[4]                  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|HITBOX.up_left_x[4]                  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|HITBOX.up_left_x[5]                  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|HITBOX.up_left_x[5]                  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|HITBOX.up_left_x[6]                  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|HITBOX.up_left_x[6]                  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|HITBOX.up_left_x[7]                  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|HITBOX.up_left_x[7]                  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|HITBOX.up_left_x[8]                  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|HITBOX.up_left_x[8]                  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|HITBOX.up_left_x[9]                  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|HITBOX.up_left_x[9]                  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|SPRITE.img_pixels[7][0]              ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|SPRITE.img_pixels[7][0]              ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[0][0].current_index[0]    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[0][0].current_index[0]    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[2] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[2] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[3] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[3] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[4] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[4] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[5] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[5] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[6] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[6] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[7] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[7] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[8] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[8] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[9] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[9] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[1] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[1] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[2] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[2] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[3] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[3] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[4] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[4] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[5] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[5] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[6] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[6] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[7] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[7] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[8] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[8] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[9] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[9] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[2][0].hitbox.up_left_x[2] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[2][0].hitbox.up_left_x[2] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[2][0].hitbox.up_left_x[3] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[2][0].hitbox.up_left_x[3] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[2][0].hitbox.up_left_x[4] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[2][0].hitbox.up_left_x[4] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[2][0].hitbox.up_left_x[5] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[2][0].hitbox.up_left_x[5] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[2][0].hitbox.up_left_x[6] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[2][0].hitbox.up_left_x[6] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[2][0].hitbox.up_left_x[7] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[2][0].hitbox.up_left_x[7] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[2][0].hitbox.up_left_x[8] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[2][0].hitbox.up_left_x[8] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[2][0].hitbox.up_left_x[9] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[2][0].hitbox.up_left_x[9] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[3][0].hitbox.up_left_x[2] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[3][0].hitbox.up_left_x[2] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[3][0].hitbox.up_left_x[3] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[3][0].hitbox.up_left_x[3] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[3][0].hitbox.up_left_x[4] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[3][0].hitbox.up_left_x[4] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[3][0].hitbox.up_left_x[5] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[3][0].hitbox.up_left_x[5] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[3][0].hitbox.up_left_x[6] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[3][0].hitbox.up_left_x[6] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[3][0].hitbox.up_left_x[7] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[3][0].hitbox.up_left_x[7] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[3][0].hitbox.up_left_x[8] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[3][0].hitbox.up_left_x[8] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[3][0].hitbox.up_left_x[9] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[3][0].hitbox.up_left_x[9] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[3] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[3] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[4] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[4] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[5] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[5] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[6] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[6] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[7] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[7] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[8] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[8] ;
+-------+--------------+----------------+------------------+---------------------------------------+------------+-----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Setup Times                                                                                      ;
+--------------+------------+--------+--------+------------+---------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                       ;
+--------------+------------+--------+--------+------------+---------------------------------------+
; SW[*]        ; CLOCK_50   ; -0.357 ; -0.357 ; Rise       ; CLOCK_50                              ;
;  SW[9]       ; CLOCK_50   ; -0.357 ; -0.357 ; Rise       ; CLOCK_50                              ;
; SRAM_DQ[*]   ; CLOCK_50   ; 7.490  ; 7.490  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 6.943  ; 6.943  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 7.212  ; 7.212  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 6.926  ; 6.926  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 6.886  ; 6.886  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 6.670  ; 6.670  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 6.637  ; 6.637  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 6.962  ; 6.962  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 6.954  ; 6.954  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 6.927  ; 6.927  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 6.858  ; 6.858  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[10] ; CLOCK_50   ; 6.944  ; 6.944  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[11] ; CLOCK_50   ; 6.281  ; 6.281  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[12] ; CLOCK_50   ; 6.466  ; 6.466  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[13] ; CLOCK_50   ; 6.968  ; 6.968  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[14] ; CLOCK_50   ; 7.146  ; 7.146  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[15] ; CLOCK_50   ; 7.490  ; 7.490  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
+--------------+------------+--------+--------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Hold Times                                                                                       ;
+--------------+------------+--------+--------+------------+---------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                       ;
+--------------+------------+--------+--------+------------+---------------------------------------+
; SW[*]        ; CLOCK_50   ; 0.605  ; 0.605  ; Rise       ; CLOCK_50                              ;
;  SW[9]       ; CLOCK_50   ; 0.605  ; 0.605  ; Rise       ; CLOCK_50                              ;
; SRAM_DQ[*]   ; CLOCK_50   ; -6.033 ; -6.033 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[0]  ; CLOCK_50   ; -6.695 ; -6.695 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[1]  ; CLOCK_50   ; -6.964 ; -6.964 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[2]  ; CLOCK_50   ; -6.678 ; -6.678 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[3]  ; CLOCK_50   ; -6.638 ; -6.638 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[4]  ; CLOCK_50   ; -6.422 ; -6.422 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[5]  ; CLOCK_50   ; -6.389 ; -6.389 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[6]  ; CLOCK_50   ; -6.714 ; -6.714 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[7]  ; CLOCK_50   ; -6.706 ; -6.706 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[8]  ; CLOCK_50   ; -6.679 ; -6.679 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[9]  ; CLOCK_50   ; -6.610 ; -6.610 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[10] ; CLOCK_50   ; -6.696 ; -6.696 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[11] ; CLOCK_50   ; -6.033 ; -6.033 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[12] ; CLOCK_50   ; -6.218 ; -6.218 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[13] ; CLOCK_50   ; -6.720 ; -6.720 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[14] ; CLOCK_50   ; -6.898 ; -6.898 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[15] ; CLOCK_50   ; -7.242 ; -7.242 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
+--------------+------------+--------+--------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+----------------+------------+-------+-------+------------+---------------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                       ;
+----------------+------------+-------+-------+------------+---------------------------------------+
; SRAM_ADDR[*]   ; CLOCK_50   ; 8.132 ; 8.132 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 7.604 ; 7.604 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 8.062 ; 8.062 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 7.918 ; 7.918 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 7.927 ; 7.927 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 7.645 ; 7.645 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 6.787 ; 6.787 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 7.065 ; 7.065 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 7.217 ; 7.217 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 6.485 ; 6.485 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 7.190 ; 7.190 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 6.266 ; 6.266 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 7.320 ; 7.320 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 7.281 ; 7.281 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 7.270 ; 7.270 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 7.373 ; 7.373 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 7.789 ; 7.789 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 8.106 ; 8.106 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 8.132 ; 8.132 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_DQ[*]     ; CLOCK_50   ; 5.464 ; 5.464 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 5.450 ; 5.450 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 5.460 ; 5.460 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 5.454 ; 5.454 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 5.464 ; 5.464 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 4.879 ; 4.879 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 4.872 ; 4.872 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 4.563 ; 4.563 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 4.573 ; 4.573 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 5.160 ; 5.160 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 5.160 ; 5.160 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 5.424 ; 5.424 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 5.150 ; 5.150 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 5.216 ; 5.216 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 5.413 ; 5.413 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 5.413 ; 5.413 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 5.406 ; 5.406 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_LB_N      ; CLOCK_50   ; 6.948 ; 6.948 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_OE_N      ; CLOCK_50   ; 7.130 ; 7.130 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_UB_N      ; CLOCK_50   ; 6.900 ; 6.900 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_WE_N      ; CLOCK_50   ; 6.358 ; 6.358 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_B[*]       ; CLOCK_50   ; 8.687 ; 8.687 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[0]      ; CLOCK_50   ; 8.125 ; 8.125 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[1]      ; CLOCK_50   ; 8.687 ; 8.687 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[2]      ; CLOCK_50   ; 8.644 ; 8.644 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[3]      ; CLOCK_50   ; 8.617 ; 8.617 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_G[*]       ; CLOCK_50   ; 8.393 ; 8.393 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[0]      ; CLOCK_50   ; 8.390 ; 8.390 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[1]      ; CLOCK_50   ; 8.375 ; 8.375 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[2]      ; CLOCK_50   ; 8.086 ; 8.086 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[3]      ; CLOCK_50   ; 8.393 ; 8.393 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_HS         ; CLOCK_50   ; 5.985 ; 5.985 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_R[*]       ; CLOCK_50   ; 8.704 ; 8.704 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[0]      ; CLOCK_50   ; 8.642 ; 8.642 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[1]      ; CLOCK_50   ; 8.372 ; 8.372 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[2]      ; CLOCK_50   ; 8.704 ; 8.704 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[3]      ; CLOCK_50   ; 7.872 ; 7.872 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_VS         ; CLOCK_50   ; 6.183 ; 6.183 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; LEDG[*]        ; CLOCK_50   ; 5.844 ; 5.844 ; Rise       ; PLL:pll|altpll:altpll_component|_clk1 ;
;  LEDG[7]       ; CLOCK_50   ; 5.844 ; 5.844 ; Rise       ; PLL:pll|altpll:altpll_component|_clk1 ;
+----------------+------------+-------+-------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+----------------+------------+-------+-------+------------+---------------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                       ;
+----------------+------------+-------+-------+------------+---------------------------------------+
; SRAM_ADDR[*]   ; CLOCK_50   ; 5.316 ; 5.316 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 7.297 ; 7.297 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 6.408 ; 6.408 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 6.496 ; 6.496 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 6.463 ; 6.463 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 6.223 ; 6.223 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 5.364 ; 5.364 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 5.404 ; 5.404 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 5.538 ; 5.538 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 5.962 ; 5.962 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 5.385 ; 5.385 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 5.316 ; 5.316 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 6.162 ; 6.162 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 5.718 ; 5.718 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 5.709 ; 5.709 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 5.573 ; 5.573 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 5.984 ; 5.984 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 6.487 ; 6.487 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 6.327 ; 6.327 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_DQ[*]     ; CLOCK_50   ; 4.563 ; 4.563 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 5.450 ; 5.450 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 5.460 ; 5.460 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 5.454 ; 5.454 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 5.464 ; 5.464 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 4.879 ; 4.879 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 4.872 ; 4.872 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 4.563 ; 4.563 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 4.573 ; 4.573 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 5.160 ; 5.160 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 5.160 ; 5.160 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 5.424 ; 5.424 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 5.150 ; 5.150 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 5.216 ; 5.216 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 5.413 ; 5.413 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 5.413 ; 5.413 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 5.406 ; 5.406 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_LB_N      ; CLOCK_50   ; 6.622 ; 6.622 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_OE_N      ; CLOCK_50   ; 6.679 ; 6.679 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_UB_N      ; CLOCK_50   ; 6.561 ; 6.561 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_WE_N      ; CLOCK_50   ; 6.025 ; 6.025 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_B[*]       ; CLOCK_50   ; 6.634 ; 6.634 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[0]      ; CLOCK_50   ; 6.634 ; 6.634 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[1]      ; CLOCK_50   ; 7.196 ; 7.196 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[2]      ; CLOCK_50   ; 7.162 ; 7.162 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[3]      ; CLOCK_50   ; 7.131 ; 7.131 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_G[*]       ; CLOCK_50   ; 6.805 ; 6.805 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[0]      ; CLOCK_50   ; 7.109 ; 7.109 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[1]      ; CLOCK_50   ; 7.094 ; 7.094 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[2]      ; CLOCK_50   ; 6.805 ; 6.805 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[3]      ; CLOCK_50   ; 6.918 ; 6.918 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_HS         ; CLOCK_50   ; 5.985 ; 5.985 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_R[*]       ; CLOCK_50   ; 6.229 ; 6.229 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[0]      ; CLOCK_50   ; 7.148 ; 7.148 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[1]      ; CLOCK_50   ; 6.878 ; 6.878 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[2]      ; CLOCK_50   ; 7.057 ; 7.057 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[3]      ; CLOCK_50   ; 6.229 ; 6.229 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_VS         ; CLOCK_50   ; 6.183 ; 6.183 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; LEDG[*]        ; CLOCK_50   ; 5.844 ; 5.844 ; Rise       ; PLL:pll|altpll:altpll_component|_clk1 ;
;  LEDG[7]       ; CLOCK_50   ; 5.844 ; 5.844 ; Rise       ; PLL:pll|altpll:altpll_component|_clk1 ;
+----------------+------------+-------+-------+------------+---------------------------------------+


+-----------------------------------------------------------------------------------------------+
; Output Enable Times                                                                           ;
+--------------+------------+-------+------+------------+---------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                       ;
+--------------+------------+-------+------+------------+---------------------------------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 6.007 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 6.923 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 6.933 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 6.627 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 6.637 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 6.323 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 6.323 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 6.007 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 6.017 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 6.601 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 6.601 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[10] ; CLOCK_50   ; 6.888 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[11] ; CLOCK_50   ; 6.595 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[12] ; CLOCK_50   ; 6.615 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[13] ; CLOCK_50   ; 6.898 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[14] ; CLOCK_50   ; 6.902 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[15] ; CLOCK_50   ; 6.896 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
+--------------+------------+-------+------+------------+---------------------------------------+


+-----------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                   ;
+--------------+------------+-------+------+------------+---------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                       ;
+--------------+------------+-------+------+------------+---------------------------------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 5.674 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 6.590 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 6.600 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 6.294 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 6.304 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 5.990 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 5.990 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 5.674 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 5.684 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 6.268 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 6.268 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[10] ; CLOCK_50   ; 6.555 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[11] ; CLOCK_50   ; 6.262 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[12] ; CLOCK_50   ; 6.282 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[13] ; CLOCK_50   ; 6.565 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[14] ; CLOCK_50   ; 6.569 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[15] ; CLOCK_50   ; 6.563 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
+--------------+------------+-------+------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                   ;
+--------------+------------+-----------+-----------+------------+---------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                       ;
+--------------+------------+-----------+-----------+------------+---------------------------------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 6.007     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 6.923     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 6.933     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 6.627     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 6.637     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 6.323     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 6.323     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 6.007     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 6.017     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 6.601     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 6.601     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[10] ; CLOCK_50   ; 6.888     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[11] ; CLOCK_50   ; 6.595     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[12] ; CLOCK_50   ; 6.615     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[13] ; CLOCK_50   ; 6.898     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[14] ; CLOCK_50   ; 6.902     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[15] ; CLOCK_50   ; 6.896     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
+--------------+------------+-----------+-----------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                           ;
+--------------+------------+-----------+-----------+------------+---------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                       ;
+--------------+------------+-----------+-----------+------------+---------------------------------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 5.674     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 6.590     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 6.600     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 6.294     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 6.304     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 5.990     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 5.990     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 5.674     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 5.684     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 6.268     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 6.268     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[10] ; CLOCK_50   ; 6.555     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[11] ; CLOCK_50   ; 6.262     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[12] ; CLOCK_50   ; 6.282     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[13] ; CLOCK_50   ; 6.565     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[14] ; CLOCK_50   ; 6.569     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[15] ; CLOCK_50   ; 6.563     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
+--------------+------------+-----------+-----------+------------+---------------------------------------+


+----------------------------------------------------------------+
; Fast Model Setup Summary                                       ;
+---------------------------------------+--------+---------------+
; Clock                                 ; Slack  ; End Point TNS ;
+---------------------------------------+--------+---------------+
; PLL:pll|altpll:altpll_component|_clk0 ; 6.320  ; 0.000         ;
; PLL:pll|altpll:altpll_component|_clk1 ; 8.254  ; 0.000         ;
; CLOCK_50                              ; 19.357 ; 0.000         ;
+---------------------------------------+--------+---------------+


+---------------------------------------------------------------+
; Fast Model Hold Summary                                       ;
+---------------------------------------+-------+---------------+
; Clock                                 ; Slack ; End Point TNS ;
+---------------------------------------+-------+---------------+
; PLL:pll|altpll:altpll_component|_clk0 ; 0.215 ; 0.000         ;
; PLL:pll|altpll:altpll_component|_clk1 ; 0.215 ; 0.000         ;
; CLOCK_50                              ; 0.523 ; 0.000         ;
+---------------------------------------+-------+---------------+


+----------------------------------------------------------------+
; Fast Model Recovery Summary                                    ;
+---------------------------------------+--------+---------------+
; Clock                                 ; Slack  ; End Point TNS ;
+---------------------------------------+--------+---------------+
; PLL:pll|altpll:altpll_component|_clk0 ; 5.560  ; 0.000         ;
; PLL:pll|altpll:altpll_component|_clk1 ; 15.559 ; 0.000         ;
+---------------------------------------+--------+---------------+


+---------------------------------------------------------------+
; Fast Model Removal Summary                                    ;
+---------------------------------------+-------+---------------+
; Clock                                 ; Slack ; End Point TNS ;
+---------------------------------------+-------+---------------+
; PLL:pll|altpll:altpll_component|_clk0 ; 4.320 ; 0.000         ;
; PLL:pll|altpll:altpll_component|_clk1 ; 4.321 ; 0.000         ;
+---------------------------------------+-------+---------------+


+---------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                        ;
+---------------------------------------+-------+---------------+
; Clock                                 ; Slack ; End Point TNS ;
+---------------------------------------+-------+---------------+
; PLL:pll|altpll:altpll_component|_clk0 ; 4.000 ; 0.000         ;
; CLOCK_50                              ; 9.000 ; 0.000         ;
; PLL:pll|altpll:altpll_component|_clk1 ; 9.000 ; 0.000         ;
+---------------------------------------+-------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'PLL:pll|altpll:altpll_component|_clk0'                                                                                                                                                  ;
+-------+---------------------------------+-----------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                                 ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+-----------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; 6.320 ; RESET_N                         ; VGA_Framebuffer:vga|y_start[1]          ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.056     ; 1.656      ;
; 6.320 ; RESET_N                         ; VGA_Framebuffer:vga|y_start[2]          ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.056     ; 1.656      ;
; 6.329 ; RESET_N                         ; VGA_Framebuffer:vga|x_start[1]          ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.055     ; 1.648      ;
; 6.329 ; RESET_N                         ; VGA_Framebuffer:vga|x_start[3]          ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.055     ; 1.648      ;
; 6.329 ; RESET_N                         ; VGA_Framebuffer:vga|x_end[8]            ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.055     ; 1.648      ;
; 6.329 ; RESET_N                         ; VGA_Framebuffer:vga|y_start[0]          ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.055     ; 1.648      ;
; 6.329 ; RESET_N                         ; VGA_Framebuffer:vga|y_start[6]          ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.055     ; 1.648      ;
; 6.435 ; RESET_N                         ; VGA_Framebuffer:vga|x_end[4]            ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.059     ; 1.538      ;
; 6.435 ; RESET_N                         ; VGA_Framebuffer:vga|x_end[5]            ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.059     ; 1.538      ;
; 6.435 ; RESET_N                         ; VGA_Framebuffer:vga|x_end[3]            ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.059     ; 1.538      ;
; 6.435 ; RESET_N                         ; VGA_Framebuffer:vga|x_end[2]            ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.059     ; 1.538      ;
; 6.435 ; RESET_N                         ; VGA_Framebuffer:vga|x_end[1]            ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.059     ; 1.538      ;
; 6.435 ; RESET_N                         ; VGA_Framebuffer:vga|x_end[0]            ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.059     ; 1.538      ;
; 6.435 ; RESET_N                         ; VGA_Framebuffer:vga|x_end[7]            ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.059     ; 1.538      ;
; 6.435 ; RESET_N                         ; VGA_Framebuffer:vga|x_end[6]            ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.059     ; 1.538      ;
; 6.443 ; RESET_N                         ; VGA_Framebuffer:vga|y_start[8]          ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.054     ; 1.535      ;
; 6.443 ; RESET_N                         ; VGA_Framebuffer:vga|x_start[4]          ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.054     ; 1.535      ;
; 6.443 ; RESET_N                         ; VGA_Framebuffer:vga|x_start[2]          ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.054     ; 1.535      ;
; 6.443 ; RESET_N                         ; VGA_Framebuffer:vga|x_start[7]          ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.054     ; 1.535      ;
; 6.443 ; RESET_N                         ; VGA_Framebuffer:vga|x_end[9]            ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.054     ; 1.535      ;
; 6.443 ; RESET_N                         ; VGA_Framebuffer:vga|x_start[8]          ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.054     ; 1.535      ;
; 6.443 ; RESET_N                         ; VGA_Framebuffer:vga|x_start[0]          ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.054     ; 1.535      ;
; 6.498 ; RESET_N                         ; VGA_Framebuffer:vga|y_cursor[0]         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.052     ; 1.482      ;
; 6.498 ; RESET_N                         ; VGA_Framebuffer:vga|y_cursor[1]         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.052     ; 1.482      ;
; 6.498 ; RESET_N                         ; VGA_Framebuffer:vga|y_cursor[2]         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.052     ; 1.482      ;
; 6.498 ; RESET_N                         ; VGA_Framebuffer:vga|y_cursor[4]         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.052     ; 1.482      ;
; 6.498 ; RESET_N                         ; VGA_Framebuffer:vga|y_cursor[5]         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.052     ; 1.482      ;
; 6.498 ; RESET_N                         ; VGA_Framebuffer:vga|y_cursor[6]         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.052     ; 1.482      ;
; 6.498 ; RESET_N                         ; VGA_Framebuffer:vga|y_cursor[7]         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.052     ; 1.482      ;
; 6.498 ; RESET_N                         ; VGA_Framebuffer:vga|y_cursor[8]         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.052     ; 1.482      ;
; 6.498 ; RESET_N                         ; VGA_Framebuffer:vga|y_cursor[3]         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.052     ; 1.482      ;
; 6.586 ; RESET_N                         ; VGA_Framebuffer:vga|x_start[5]          ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.051     ; 1.395      ;
; 6.586 ; RESET_N                         ; VGA_Framebuffer:vga|x_start[6]          ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.051     ; 1.395      ;
; 6.586 ; RESET_N                         ; VGA_Framebuffer:vga|y_start[3]          ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.051     ; 1.395      ;
; 6.670 ; RESET_N                         ; VGA_Framebuffer:vga|y_end[8]            ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.052     ; 1.310      ;
; 6.670 ; RESET_N                         ; VGA_Framebuffer:vga|y_start[4]          ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.052     ; 1.310      ;
; 6.670 ; RESET_N                         ; VGA_Framebuffer:vga|y_start[7]          ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.052     ; 1.310      ;
; 6.670 ; RESET_N                         ; VGA_Framebuffer:vga|y_end[5]            ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.052     ; 1.310      ;
; 6.670 ; RESET_N                         ; VGA_Framebuffer:vga|y_end[2]            ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.052     ; 1.310      ;
; 6.670 ; RESET_N                         ; VGA_Framebuffer:vga|y_end[3]            ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.052     ; 1.310      ;
; 6.670 ; RESET_N                         ; VGA_Framebuffer:vga|y_end[1]            ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.052     ; 1.310      ;
; 6.670 ; RESET_N                         ; VGA_Framebuffer:vga|y_end[0]            ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.052     ; 1.310      ;
; 6.670 ; RESET_N                         ; VGA_Framebuffer:vga|y_end[4]            ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.052     ; 1.310      ;
; 6.670 ; RESET_N                         ; VGA_Framebuffer:vga|y_end[6]            ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.052     ; 1.310      ;
; 6.670 ; RESET_N                         ; VGA_Framebuffer:vga|y_end[7]            ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.052     ; 1.310      ;
; 6.735 ; RESET_N                         ; VGA_Framebuffer:vga|latched_color[10]   ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.064     ; 1.233      ;
; 6.735 ; RESET_N                         ; VGA_Framebuffer:vga|latched_color[1]    ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.064     ; 1.233      ;
; 6.743 ; RESET_N                         ; VGA_Framebuffer:vga|x_cursor[1]         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.058     ; 1.231      ;
; 6.743 ; RESET_N                         ; VGA_Framebuffer:vga|x_cursor[2]         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.058     ; 1.231      ;
; 6.743 ; RESET_N                         ; VGA_Framebuffer:vga|x_cursor[3]         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.058     ; 1.231      ;
; 6.743 ; RESET_N                         ; VGA_Framebuffer:vga|x_cursor[4]         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.058     ; 1.231      ;
; 6.743 ; RESET_N                         ; VGA_Framebuffer:vga|x_cursor[5]         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.058     ; 1.231      ;
; 6.743 ; RESET_N                         ; VGA_Framebuffer:vga|x_cursor[6]         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.058     ; 1.231      ;
; 6.743 ; RESET_N                         ; VGA_Framebuffer:vga|x_cursor[7]         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.058     ; 1.231      ;
; 6.743 ; RESET_N                         ; VGA_Framebuffer:vga|x_cursor[8]         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.058     ; 1.231      ;
; 6.743 ; RESET_N                         ; VGA_Framebuffer:vga|x_cursor[9]         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.058     ; 1.231      ;
; 6.743 ; RESET_N                         ; VGA_Framebuffer:vga|x_cursor[0]         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.058     ; 1.231      ;
; 6.800 ; RESET_N                         ; VGA_Framebuffer:vga|substate.DRAWING_R2 ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.060     ; 1.172      ;
; 7.094 ; RESET_N                         ; VGA_Framebuffer:vga|substate.INIT       ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.060     ; 0.878      ;
; 7.094 ; RESET_N                         ; VGA_Framebuffer:vga|substate.DRAWING_R1 ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.060     ; 0.878      ;
; 7.157 ; VGA_Framebuffer:vga|x_start[3]  ; VGA_Framebuffer:vga|y_cursor[0]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.003      ; 2.878      ;
; 7.157 ; VGA_Framebuffer:vga|x_start[3]  ; VGA_Framebuffer:vga|y_cursor[1]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.003      ; 2.878      ;
; 7.157 ; VGA_Framebuffer:vga|x_start[3]  ; VGA_Framebuffer:vga|y_cursor[2]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.003      ; 2.878      ;
; 7.157 ; VGA_Framebuffer:vga|x_start[3]  ; VGA_Framebuffer:vga|y_cursor[4]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.003      ; 2.878      ;
; 7.157 ; VGA_Framebuffer:vga|x_start[3]  ; VGA_Framebuffer:vga|y_cursor[5]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.003      ; 2.878      ;
; 7.157 ; VGA_Framebuffer:vga|x_start[3]  ; VGA_Framebuffer:vga|y_cursor[6]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.003      ; 2.878      ;
; 7.157 ; VGA_Framebuffer:vga|x_start[3]  ; VGA_Framebuffer:vga|y_cursor[7]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.003      ; 2.878      ;
; 7.157 ; VGA_Framebuffer:vga|x_start[3]  ; VGA_Framebuffer:vga|y_cursor[8]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.003      ; 2.878      ;
; 7.157 ; VGA_Framebuffer:vga|x_start[3]  ; VGA_Framebuffer:vga|y_cursor[3]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.003      ; 2.878      ;
; 7.211 ; VGA_Framebuffer:vga|x_start[5]  ; VGA_Framebuffer:vga|y_cursor[0]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -0.001     ; 2.820      ;
; 7.211 ; VGA_Framebuffer:vga|x_start[5]  ; VGA_Framebuffer:vga|y_cursor[1]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -0.001     ; 2.820      ;
; 7.211 ; VGA_Framebuffer:vga|x_start[5]  ; VGA_Framebuffer:vga|y_cursor[2]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -0.001     ; 2.820      ;
; 7.211 ; VGA_Framebuffer:vga|x_start[5]  ; VGA_Framebuffer:vga|y_cursor[4]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -0.001     ; 2.820      ;
; 7.211 ; VGA_Framebuffer:vga|x_start[5]  ; VGA_Framebuffer:vga|y_cursor[5]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -0.001     ; 2.820      ;
; 7.211 ; VGA_Framebuffer:vga|x_start[5]  ; VGA_Framebuffer:vga|y_cursor[6]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -0.001     ; 2.820      ;
; 7.211 ; VGA_Framebuffer:vga|x_start[5]  ; VGA_Framebuffer:vga|y_cursor[7]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -0.001     ; 2.820      ;
; 7.211 ; VGA_Framebuffer:vga|x_start[5]  ; VGA_Framebuffer:vga|y_cursor[8]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -0.001     ; 2.820      ;
; 7.211 ; VGA_Framebuffer:vga|x_start[5]  ; VGA_Framebuffer:vga|y_cursor[3]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -0.001     ; 2.820      ;
; 7.212 ; VGA_Framebuffer:vga|x_start[4]  ; VGA_Framebuffer:vga|y_cursor[0]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.002      ; 2.822      ;
; 7.212 ; VGA_Framebuffer:vga|x_start[4]  ; VGA_Framebuffer:vga|y_cursor[1]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.002      ; 2.822      ;
; 7.212 ; VGA_Framebuffer:vga|x_start[4]  ; VGA_Framebuffer:vga|y_cursor[2]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.002      ; 2.822      ;
; 7.212 ; VGA_Framebuffer:vga|x_start[4]  ; VGA_Framebuffer:vga|y_cursor[4]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.002      ; 2.822      ;
; 7.212 ; VGA_Framebuffer:vga|x_start[4]  ; VGA_Framebuffer:vga|y_cursor[5]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.002      ; 2.822      ;
; 7.212 ; VGA_Framebuffer:vga|x_start[4]  ; VGA_Framebuffer:vga|y_cursor[6]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.002      ; 2.822      ;
; 7.212 ; VGA_Framebuffer:vga|x_start[4]  ; VGA_Framebuffer:vga|y_cursor[7]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.002      ; 2.822      ;
; 7.212 ; VGA_Framebuffer:vga|x_start[4]  ; VGA_Framebuffer:vga|y_cursor[8]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.002      ; 2.822      ;
; 7.212 ; VGA_Framebuffer:vga|x_start[4]  ; VGA_Framebuffer:vga|y_cursor[3]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.002      ; 2.822      ;
; 7.229 ; VGA_Framebuffer:vga|x_cursor[7] ; VGA_Framebuffer:vga|y_cursor[0]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.006      ; 2.809      ;
; 7.229 ; VGA_Framebuffer:vga|x_cursor[7] ; VGA_Framebuffer:vga|y_cursor[1]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.006      ; 2.809      ;
; 7.229 ; VGA_Framebuffer:vga|x_cursor[7] ; VGA_Framebuffer:vga|y_cursor[2]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.006      ; 2.809      ;
; 7.229 ; VGA_Framebuffer:vga|x_cursor[7] ; VGA_Framebuffer:vga|y_cursor[4]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.006      ; 2.809      ;
; 7.229 ; VGA_Framebuffer:vga|x_cursor[7] ; VGA_Framebuffer:vga|y_cursor[5]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.006      ; 2.809      ;
; 7.229 ; VGA_Framebuffer:vga|x_cursor[7] ; VGA_Framebuffer:vga|y_cursor[6]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.006      ; 2.809      ;
; 7.229 ; VGA_Framebuffer:vga|x_cursor[7] ; VGA_Framebuffer:vga|y_cursor[7]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.006      ; 2.809      ;
; 7.229 ; VGA_Framebuffer:vga|x_cursor[7] ; VGA_Framebuffer:vga|y_cursor[8]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.006      ; 2.809      ;
; 7.229 ; VGA_Framebuffer:vga|x_cursor[7] ; VGA_Framebuffer:vga|y_cursor[3]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.006      ; 2.809      ;
; 7.245 ; VGA_Framebuffer:vga|y_cursor[2] ; VGA_Framebuffer:vga|y_cursor[0]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 2.787      ;
; 7.245 ; VGA_Framebuffer:vga|y_cursor[2] ; VGA_Framebuffer:vga|y_cursor[1]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 2.787      ;
; 7.245 ; VGA_Framebuffer:vga|y_cursor[2] ; VGA_Framebuffer:vga|y_cursor[2]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 2.787      ;
; 7.245 ; VGA_Framebuffer:vga|y_cursor[2] ; VGA_Framebuffer:vga|y_cursor[4]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 2.787      ;
+-------+---------------------------------+-----------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'PLL:pll|altpll:altpll_component|_clk1'                                                                                                                                                                            ;
+--------+--------------------------------------------------------+-------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                              ; To Node                                   ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------+-------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; 8.254  ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC ; HI_View:view|next_state.DRAWING           ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; 0.012      ; 1.790      ;
; 8.258  ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC ; HI_View:view|next_state.IDLE              ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; 0.012      ; 1.786      ;
; 8.378  ; VGA_Framebuffer:vga|state.IDLE                         ; HI_View:view|state.IDLE                   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; 0.009      ; 1.663      ;
; 8.381  ; VGA_Framebuffer:vga|state.IDLE                         ; HI_View:view|state.SHOWING                ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; 0.009      ; 1.660      ;
; 8.430  ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC ; HI_View:view|state.WAITING                ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; 0.013      ; 1.615      ;
; 8.430  ; VGA_Framebuffer:vga|state.IDLE                         ; HI_View:view|state.INIT                   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; 0.009      ; 1.611      ;
; 8.434  ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC ; HI_View:view|state.SHOWING                ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; 0.013      ; 1.611      ;
; 8.437  ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC ; HI_View:view|state.CLEARING               ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; 0.013      ; 1.608      ;
; 8.438  ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC ; HI_View:view|state.INIT                   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; 0.013      ; 1.607      ;
; 8.456  ; VGA_Framebuffer:vga|state.IDLE                         ; HI_View:view|state.CLEARING               ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; 0.009      ; 1.585      ;
; 8.462  ; VGA_Framebuffer:vga|state.IDLE                         ; HI_View:view|state.DRAWING                ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; 0.006      ; 1.576      ;
; 8.463  ; VGA_Framebuffer:vga|state.IDLE                         ; HI_View:view|state.WAITING                ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; 0.009      ; 1.578      ;
; 8.551  ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC ; HI_View:view|state.IDLE                   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; 0.013      ; 1.494      ;
; 8.776  ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC ; HI_View:view|state.DRAWING                ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; 0.010      ; 1.266      ;
; 8.817  ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC ; HI_View:view|next_state.CLEARING          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; 0.013      ; 1.228      ;
; 8.820  ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC ; HI_View:view|next_state.SHOWING           ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; 0.013      ; 1.225      ;
; 8.935  ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC ; HI_View:view|next_state.INIT              ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; 0.013      ; 1.110      ;
; 9.239  ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC ; HI_View:view|FB_FLIP                      ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; 0.010      ; 0.803      ;
; 16.353 ; RESET_N                                                ; HI_View:view|reg_sprite.img_pixels[10][0] ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.050     ; 1.629      ;
; 16.362 ; HI_View:view|column[0]                                 ; HI_View:view|FB_Y1[7]                     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.004     ; 3.666      ;
; 16.370 ; RESET_N                                                ; HI_View:view|reg_hitbox.size_y[0]         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.055     ; 1.607      ;
; 16.370 ; RESET_N                                                ; HI_View:view|reg_hitbox.up_left_x[1]      ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.055     ; 1.607      ;
; 16.370 ; RESET_N                                                ; HI_View:view|reg_hitbox.up_left_x[2]      ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.055     ; 1.607      ;
; 16.370 ; RESET_N                                                ; HI_View:view|reg_hitbox.up_left_x[3]      ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.055     ; 1.607      ;
; 16.370 ; RESET_N                                                ; HI_View:view|reg_hitbox.up_left_x[4]      ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.055     ; 1.607      ;
; 16.370 ; RESET_N                                                ; HI_View:view|reg_hitbox.up_left_x[5]      ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.055     ; 1.607      ;
; 16.370 ; RESET_N                                                ; HI_View:view|reg_hitbox.up_left_x[6]      ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.055     ; 1.607      ;
; 16.370 ; RESET_N                                                ; HI_View:view|reg_hitbox.up_left_x[7]      ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.055     ; 1.607      ;
; 16.370 ; RESET_N                                                ; HI_View:view|reg_hitbox.up_left_x[8]      ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.055     ; 1.607      ;
; 16.370 ; RESET_N                                                ; HI_View:view|reg_hitbox.up_left_x[9]      ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.055     ; 1.607      ;
; 16.386 ; HI_View:view|column[1]                                 ; HI_View:view|FB_Y1[7]                     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.004     ; 3.642      ;
; 16.387 ; HI_View:view|column[0]                                 ; HI_View:view|FB_Y1[0]                     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.004     ; 3.641      ;
; 16.390 ; HI_View:view|column[0]                                 ; HI_View:view|FB_X1[3]                     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.004     ; 3.638      ;
; 16.411 ; HI_View:view|column[1]                                 ; HI_View:view|FB_Y1[0]                     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.004     ; 3.617      ;
; 16.412 ; HI_View:view|column[0]                                 ; HI_View:view|FB_X1[4]                     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.002     ; 3.618      ;
; 16.414 ; HI_View:view|column[1]                                 ; HI_View:view|FB_X1[3]                     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.004     ; 3.614      ;
; 16.436 ; HI_View:view|column[1]                                 ; HI_View:view|FB_X1[4]                     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.002     ; 3.594      ;
; 16.446 ; HI_View:view|column[2]                                 ; HI_View:view|FB_Y1[7]                     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.006     ; 3.580      ;
; 16.466 ; HI_View:view|column[0]                                 ; HI_View:view|FB_Y1[2]                     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.005     ; 3.561      ;
; 16.469 ; HI_View:view|column[0]                                 ; HI_View:view|FB_Y1[1]                     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.005     ; 3.558      ;
; 16.471 ; HI_View:view|column[2]                                 ; HI_View:view|FB_Y1[0]                     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.006     ; 3.555      ;
; 16.474 ; HI_View:view|column[2]                                 ; HI_View:view|FB_X1[3]                     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.006     ; 3.552      ;
; 16.479 ; HI_View:view|column[0]                                 ; HI_View:view|FB_X1[1]                     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.004     ; 3.549      ;
; 16.479 ; HI_View:view|column[0]                                 ; HI_View:view|FB_X1[7]                     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.002     ; 3.551      ;
; 16.479 ; HI_View:view|column[0]                                 ; HI_View:view|FB_X1[8]                     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.004     ; 3.549      ;
; 16.480 ; HI_View:view|column[0]                                 ; HI_View:view|FB_X1[5]                     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.004     ; 3.548      ;
; 16.480 ; HI_View:view|column[0]                                 ; HI_View:view|FB_X1[2]                     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.004     ; 3.548      ;
; 16.481 ; HI_View:view|column[0]                                 ; HI_View:view|FB_X1[6]                     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.002     ; 3.549      ;
; 16.484 ; HI_View:view|column[0]                                 ; HI_View:view|FB_Y1[8]                     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.004     ; 3.544      ;
; 16.485 ; HI_View:view|column[0]                                 ; HI_View:view|FB_X1[0]                     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.002     ; 3.545      ;
; 16.486 ; HI_View:view|column[0]                                 ; HI_View:view|FB_COLOR[10]                 ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.004     ; 3.542      ;
; 16.490 ; HI_View:view|column[1]                                 ; HI_View:view|FB_Y1[2]                     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.005     ; 3.537      ;
; 16.493 ; HI_View:view|column[1]                                 ; HI_View:view|FB_Y1[1]                     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.005     ; 3.534      ;
; 16.496 ; HI_View:view|column[2]                                 ; HI_View:view|FB_X1[4]                     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.004     ; 3.532      ;
; 16.503 ; HI_View:view|column[1]                                 ; HI_View:view|FB_X1[1]                     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.004     ; 3.525      ;
; 16.503 ; HI_View:view|column[1]                                 ; HI_View:view|FB_X1[7]                     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.002     ; 3.527      ;
; 16.503 ; HI_View:view|column[1]                                 ; HI_View:view|FB_X1[8]                     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.004     ; 3.525      ;
; 16.504 ; HI_View:view|column[1]                                 ; HI_View:view|FB_X1[5]                     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.004     ; 3.524      ;
; 16.504 ; HI_View:view|column[1]                                 ; HI_View:view|FB_X1[2]                     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.004     ; 3.524      ;
; 16.505 ; HI_View:view|column[1]                                 ; HI_View:view|FB_X1[6]                     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.002     ; 3.525      ;
; 16.508 ; HI_View:view|column[1]                                 ; HI_View:view|FB_Y1[8]                     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.004     ; 3.520      ;
; 16.509 ; HI_View:view|column[1]                                 ; HI_View:view|FB_X1[0]                     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.002     ; 3.521      ;
; 16.510 ; HI_View:view|column[1]                                 ; HI_View:view|FB_COLOR[10]                 ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.004     ; 3.518      ;
; 16.517 ; HI_View:view|column[0]                                 ; HI_View:view|FB_Y1[6]                     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.004     ; 3.511      ;
; 16.541 ; HI_View:view|column[1]                                 ; HI_View:view|FB_Y1[6]                     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.004     ; 3.487      ;
; 16.550 ; HI_View:view|column[2]                                 ; HI_View:view|FB_Y1[2]                     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.007     ; 3.475      ;
; 16.553 ; HI_View:view|column[2]                                 ; HI_View:view|FB_Y1[1]                     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.007     ; 3.472      ;
; 16.563 ; HI_View:view|column[2]                                 ; HI_View:view|FB_X1[1]                     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.006     ; 3.463      ;
; 16.563 ; HI_View:view|column[2]                                 ; HI_View:view|FB_X1[7]                     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.004     ; 3.465      ;
; 16.563 ; HI_View:view|column[2]                                 ; HI_View:view|FB_X1[8]                     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.006     ; 3.463      ;
; 16.564 ; HI_View:view|column[2]                                 ; HI_View:view|FB_X1[5]                     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.006     ; 3.462      ;
; 16.564 ; HI_View:view|column[2]                                 ; HI_View:view|FB_X1[2]                     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.006     ; 3.462      ;
; 16.565 ; HI_View:view|column[2]                                 ; HI_View:view|FB_X1[6]                     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.004     ; 3.463      ;
; 16.568 ; HI_View:view|column[2]                                 ; HI_View:view|FB_Y1[8]                     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.006     ; 3.458      ;
; 16.569 ; HI_View:view|column[2]                                 ; HI_View:view|FB_X1[0]                     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.004     ; 3.459      ;
; 16.570 ; HI_View:view|column[2]                                 ; HI_View:view|FB_COLOR[10]                 ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.006     ; 3.456      ;
; 16.601 ; HI_View:view|column[2]                                 ; HI_View:view|FB_Y1[6]                     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.006     ; 3.425      ;
; 16.734 ; HI_View:view|column[0]                                 ; HI_View:view|FB_Y1[3]                     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.000      ; 3.298      ;
; 16.736 ; HI_View:view|column[0]                                 ; HI_View:view|FB_Y1[4]                     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.000      ; 3.296      ;
; 16.758 ; HI_View:view|column[1]                                 ; HI_View:view|FB_Y1[3]                     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.000      ; 3.274      ;
; 16.760 ; HI_View:view|column[1]                                 ; HI_View:view|FB_Y1[4]                     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.000      ; 3.272      ;
; 16.805 ; HI_View:view|column[1]                                 ; HI_View:view|row[0]                       ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.006     ; 3.221      ;
; 16.805 ; HI_View:view|column[1]                                 ; HI_View:view|row[2]                       ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.006     ; 3.221      ;
; 16.805 ; HI_View:view|column[1]                                 ; HI_View:view|row[3]                       ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.006     ; 3.221      ;
; 16.805 ; HI_View:view|column[1]                                 ; HI_View:view|row[4]                       ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.006     ; 3.221      ;
; 16.805 ; HI_View:view|column[1]                                 ; HI_View:view|row[15]                      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.006     ; 3.221      ;
; 16.805 ; HI_View:view|column[1]                                 ; HI_View:view|row[16]                      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.006     ; 3.221      ;
; 16.805 ; HI_View:view|column[1]                                 ; HI_View:view|row[17]                      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.006     ; 3.221      ;
; 16.805 ; HI_View:view|column[1]                                 ; HI_View:view|row[18]                      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.006     ; 3.221      ;
; 16.805 ; HI_View:view|column[1]                                 ; HI_View:view|row[31]                      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.006     ; 3.221      ;
; 16.805 ; HI_View:view|column[1]                                 ; HI_View:view|row[1]                       ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.006     ; 3.221      ;
; 16.808 ; HI_View:view|column[0]                                 ; HI_View:view|row[0]                       ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.006     ; 3.218      ;
; 16.808 ; HI_View:view|column[0]                                 ; HI_View:view|row[2]                       ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.006     ; 3.218      ;
; 16.808 ; HI_View:view|column[0]                                 ; HI_View:view|row[3]                       ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.006     ; 3.218      ;
; 16.808 ; HI_View:view|column[0]                                 ; HI_View:view|row[4]                       ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.006     ; 3.218      ;
; 16.808 ; HI_View:view|column[0]                                 ; HI_View:view|row[15]                      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.006     ; 3.218      ;
; 16.808 ; HI_View:view|column[0]                                 ; HI_View:view|row[16]                      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.006     ; 3.218      ;
; 16.808 ; HI_View:view|column[0]                                 ; HI_View:view|row[17]                      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.006     ; 3.218      ;
; 16.808 ; HI_View:view|column[0]                                 ; HI_View:view|row[18]                      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.006     ; 3.218      ;
; 16.808 ; HI_View:view|column[0]                                 ; HI_View:view|row[31]                      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.006     ; 3.218      ;
+--------+--------------------------------------------------------+-------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                            ;
+--------+----------------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+---------+--------------+-------------+--------------+------------+------------+
; 19.357 ; reset_sync_reg ; RESET_N ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.005      ; 0.680      ;
+--------+----------------+---------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'PLL:pll|altpll:altpll_component|_clk0'                                                                                                                                                                                             ;
+-------+----------------------------------------------------------+----------------------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                ; To Node                                                  ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------+----------------------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; 0.215 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[0] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[0] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[1] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[1] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[9]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[9]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_Framebuffer:vga|substate.INIT                        ; VGA_Framebuffer:vga|substate.INIT                        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_Framebuffer:vga|state.FILLING_RECT                   ; VGA_Framebuffer:vga|state.FILLING_RECT                   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_Framebuffer:vga|state.IDLE                           ; VGA_Framebuffer:vga|state.IDLE                           ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_Framebuffer:vga|state.DRAWING_RECT                   ; VGA_Framebuffer:vga|state.DRAWING_RECT                   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_Framebuffer:vga|flip_on_next_vs                      ; VGA_Framebuffer:vga|flip_on_next_vs                      ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_Framebuffer:vga|fb_buffer_idx                        ; VGA_Framebuffer:vga|fb_buffer_idx                        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.240 ; VGA_Framebuffer:vga|x_cursor[9]                          ; VGA_Framebuffer:vga|x_cursor[9]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[8]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[8]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.392      ;
; 0.243 ; VGA_Framebuffer:vga|y_cursor[8]                          ; VGA_Framebuffer:vga|y_cursor[8]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.395      ;
; 0.244 ; VGA_Framebuffer:vga|flip_on_next_vs                      ; VGA_Framebuffer:vga|fb_buffer_idx                        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.396      ;
; 0.255 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[0] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[1] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.407      ;
; 0.259 ; VGA_Framebuffer:vga|state.DRAWING_RECT                   ; VGA_Framebuffer:vga|substate.DRAWING_R1                  ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.411      ;
; 0.261 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[0]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.413      ;
; 0.261 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[2]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.413      ;
; 0.305 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[9]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[8]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.457      ;
; 0.313 ; HI_View:view|FB_X0[7]                                    ; VGA_Framebuffer:vga|x_start[7]                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.001      ; 0.466      ;
; 0.313 ; HI_View:view|FB_Y0[6]                                    ; VGA_Framebuffer:vga|y_start[6]                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.001      ; 0.466      ;
; 0.315 ; HI_View:view|FB_X0[3]                                    ; VGA_Framebuffer:vga|x_start[3]                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.001      ; 0.468      ;
; 0.316 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[3]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.468      ;
; 0.316 ; HI_View:view|FB_Y0[8]                                    ; VGA_Framebuffer:vga|y_start[8]                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.001      ; 0.469      ;
; 0.316 ; HI_View:view|FB_X0[9]                                    ; VGA_Framebuffer:vga|x_end[9]                             ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.001      ; 0.469      ;
; 0.318 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[1]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.470      ;
; 0.318 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[0]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.470      ;
; 0.319 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[2]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.471      ;
; 0.321 ; HI_View:view|FB_Y0[4]                                    ; VGA_Framebuffer:vga|y_start[4]                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.473      ;
; 0.324 ; HI_View:view|FB_Y1[3]                                    ; VGA_Framebuffer:vga|y_end[3]                             ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.476      ;
; 0.336 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[7]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.SYNC   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.488      ;
; 0.341 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[2]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -0.001     ; 0.492      ;
; 0.342 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[2]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.DATA   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -0.001     ; 0.493      ;
; 0.351 ; HI_View:view|FB_Y0[5]                                    ; VGA_Framebuffer:vga|y_end[5]                             ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.503      ;
; 0.357 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[0]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[0]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.509      ;
; 0.357 ; VGA_Framebuffer:vga|x_cursor[0]                          ; VGA_Framebuffer:vga|x_cursor[0]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.509      ;
; 0.358 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[7]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[7]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[7]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[7]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; HI_View:view|FB_Y0[3]                                    ; VGA_Framebuffer:vga|y_start[3]                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.001      ; 0.512      ;
; 0.360 ; VGA_Framebuffer:vga|x_cursor[1]                          ; VGA_Framebuffer:vga|x_cursor[1]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; VGA_Framebuffer:vga|y_cursor[6]                          ; VGA_Framebuffer:vga|y_cursor[6]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; VGA_Framebuffer:vga|x_cursor[4]                          ; VGA_Framebuffer:vga|x_cursor[4]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; HI_View:view|FB_X0[4]                                    ; VGA_Framebuffer:vga|x_start[4]                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.001      ; 0.514      ;
; 0.361 ; HI_View:view|FB_X0[8]                                    ; VGA_Framebuffer:vga|x_start[8]                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.001      ; 0.514      ;
; 0.363 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[4]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[4]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[6]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[6]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; VGA_Framebuffer:vga|x_cursor[2]                          ; VGA_Framebuffer:vga|x_cursor[2]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; VGA_Framebuffer:vga|x_cursor[7]                          ; VGA_Framebuffer:vga|x_cursor[7]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; VGA_Framebuffer:vga|y_cursor[2]                          ; VGA_Framebuffer:vga|y_cursor[2]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; HI_View:view|FB_X0[1]                                    ; VGA_Framebuffer:vga|x_start[1]                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.001      ; 0.517      ;
; 0.364 ; HI_View:view|FB_Y0[1]                                    ; VGA_Framebuffer:vga|y_start[1]                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.001      ; 0.517      ;
; 0.365 ; VGA_Framebuffer:vga|y_cursor[4]                          ; VGA_Framebuffer:vga|y_cursor[4]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[2]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[2]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; HI_View:view|FB_Y0[0]                                    ; VGA_Framebuffer:vga|y_start[0]                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.001      ; 0.518      ;
; 0.365 ; HI_View:view|FB_Y0[2]                                    ; VGA_Framebuffer:vga|y_start[2]                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.001      ; 0.518      ;
; 0.366 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[0]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[0]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[5]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[5]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; HI_View:view|FB_X0[2]                                    ; VGA_Framebuffer:vga|x_start[2]                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.001      ; 0.519      ;
; 0.366 ; HI_View:view|FB_X0[0]                                    ; VGA_Framebuffer:vga|x_start[0]                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.001      ; 0.519      ;
; 0.367 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[3]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[3]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[1]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[1]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[6]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[6]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; HI_View:view|FB_X0[5]                                    ; VGA_Framebuffer:vga|x_start[5]                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.001      ; 0.521      ;
; 0.369 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[7]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[7]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; VGA_Framebuffer:vga|x_cursor[8]                          ; VGA_Framebuffer:vga|x_cursor[8]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; HI_View:view|FB_X0[6]                                    ; VGA_Framebuffer:vga|x_start[6]                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.001      ; 0.524      ;
; 0.372 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[2]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[2]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; VGA_Framebuffer:vga|y_cursor[0]                          ; VGA_Framebuffer:vga|y_cursor[0]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; VGA_Framebuffer:vga|y_cursor[1]                          ; VGA_Framebuffer:vga|y_cursor[1]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[0] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|new_line       ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.525      ;
; 0.373 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[6]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[6]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[4]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[4]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[6]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[6]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; VGA_Framebuffer:vga|x_cursor[3]                          ; VGA_Framebuffer:vga|x_cursor[3]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[8]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[8]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[9]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[5]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[8]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[8]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; VGA_Framebuffer:vga|x_cursor[5]                          ; VGA_Framebuffer:vga|x_cursor[5]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; VGA_Framebuffer:vga|x_cursor[6]                          ; VGA_Framebuffer:vga|x_cursor[6]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[1]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[1]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[3]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[3]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[4]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[4]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; VGA_Framebuffer:vga|substate.INIT                        ; VGA_Framebuffer:vga|substate.DRAWING_R1                  ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.528      ;
; 0.377 ; VGA_Framebuffer:vga|y_cursor[5]                          ; VGA_Framebuffer:vga|y_cursor[5]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.529      ;
; 0.377 ; VGA_Framebuffer:vga|y_cursor[7]                          ; VGA_Framebuffer:vga|y_cursor[7]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.529      ;
; 0.377 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[2]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[2]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[3]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[3]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; VGA_Framebuffer:vga|y_cursor[3]                          ; VGA_Framebuffer:vga|y_cursor[3]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[4]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[4]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[5]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[5]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[1]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.530      ;
; 0.380 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[7]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[7]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.532      ;
; 0.380 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[3]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.532      ;
; 0.382 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[0]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[0]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.534      ;
; 0.382 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[1] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|new_line       ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.534      ;
; 0.383 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[1]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[1]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.535      ;
; 0.383 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.535      ;
; 0.385 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.537      ;
; 0.388 ; HI_View:view|FB_X1[8]                                    ; VGA_Framebuffer:vga|x_end[8]                             ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.001      ; 0.541      ;
; 0.395 ; VGA_Framebuffer:vga|state.IDLE                           ; VGA_Framebuffer:vga|state.FILLING_RECT                   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.547      ;
+-------+----------------------------------------------------------+----------------------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'PLL:pll|altpll:altpll_component|_clk1'                                                                                                                                                                                                         ;
+-------+----------------------------------------------------------------+----------------------------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                      ; To Node                                                        ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------+----------------------------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; 0.215 ; Hi_View_Control_Unit:view_control_unit|render_asap             ; Hi_View_Control_Unit:view_control_unit|render_asap             ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HI_View:view|show_asap                                         ; HI_View:view|show_asap                                         ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Hi_View_Control_Unit:view_control_unit|state.SHOW_SPRITES      ; Hi_View_Control_Unit:view_control_unit|state.SHOW_SPRITES      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Hi_View_Control_Unit:view_control_unit|state.WAITING           ; Hi_View_Control_Unit:view_control_unit|state.WAITING           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HI_Datapath:datapath|alien_grid[0][0].current_index[0]         ; HI_Datapath:datapath|alien_grid[0][0].current_index[0]         ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HI_View:view|next_state.INIT                                   ; HI_View:view|next_state.INIT                                   ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[1]      ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[1]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HI_Datapath:datapath|rendered_column[1]                        ; HI_Datapath:datapath|rendered_column[1]                        ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HI_Datapath:datapath|rendered_column[2]                        ; HI_Datapath:datapath|rendered_column[2]                        ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HI_Datapath:datapath|rendered_column[0]                        ; HI_Datapath:datapath|rendered_column[0]                        ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HI_View:view|next_state.SHOWING                                ; HI_View:view|next_state.SHOWING                                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HI_View:view|state.SHOWING                                     ; HI_View:view|state.SHOWING                                     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HI_View:view|next_state.CLEARING                               ; HI_View:view|next_state.CLEARING                               ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.240 ; HI_Datapath:datapath|alien_grid[2][0].hitbox.up_left_x[9]      ; HI_Datapath:datapath|alien_grid[2][0].hitbox.up_left_x[9]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.392      ;
; 0.243 ; Hi_View_Control_Unit:view_control_unit|next_state.SHOW_SPRITES ; Hi_View_Control_Unit:view_control_unit|state.RENDER            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; HI_Datapath:datapath|alien_grid[0][0].current_index[0]         ; HI_Datapath:datapath|SPRITE.img_pixels[7][0]                   ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.395      ;
; 0.244 ; Hi_View_Control_Unit:view_control_unit|state.RENDER            ; Hi_View_Control_Unit:view_control_unit|state.WAITING           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.396      ;
; 0.245 ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[9]      ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[9]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.397      ;
; 0.252 ; HI_View:view|next_state.SHOWING                                ; HI_View:view|state.SHOWING                                     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.404      ;
; 0.254 ; HI_View:view|next_state.INIT                                   ; HI_View:view|state.INIT                                        ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.406      ;
; 0.256 ; HI_View:view|state.SHOWING                                     ; HI_View:view|next_state.CLEARING                               ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.408      ;
; 0.259 ; HI_View:view|next_state.CLEARING                               ; HI_View:view|state.CLEARING                                    ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.411      ;
; 0.261 ; Hi_View_Control_Unit:view_control_unit|DRAW_SPRITE             ; HI_View:view|show_asap                                         ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.413      ;
; 0.264 ; Hi_View_Control_Unit:view_control_unit|state.SHOW_SPRITES      ; Hi_View_Control_Unit:view_control_unit|next_state.SHOW_SPRITES ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.416      ;
; 0.266 ; Hi_View_Control_Unit:view_control_unit|state.SHOW_SPRITES      ; Hi_View_Control_Unit:view_control_unit|state.WAITING_2         ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.418      ;
; 0.273 ; Hi_View_Control_Unit:view_control_unit|state.SHOW_SPRITES      ; Hi_View_Control_Unit:view_control_unit|SHOW                    ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.425      ;
; 0.274 ; HI_View:view|row[31]                                           ; HI_View:view|row[15]                                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.426      ;
; 0.274 ; HI_View:view|row[31]                                           ; HI_View:view|row[16]                                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.426      ;
; 0.276 ; HI_View:view|row[31]                                           ; HI_View:view|row[4]                                            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.428      ;
; 0.276 ; HI_View:view|row[31]                                           ; HI_View:view|row[18]                                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.428      ;
; 0.278 ; HI_View:view|row[31]                                           ; HI_View:view|row[1]                                            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.430      ;
; 0.279 ; HI_View:view|row[31]                                           ; HI_View:view|row[2]                                            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.431      ;
; 0.281 ; HI_View:view|row[31]                                           ; HI_View:view|row[3]                                            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.433      ;
; 0.282 ; HI_View:view|row[31]                                           ; HI_View:view|row[17]                                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.434      ;
; 0.291 ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[7]      ; HI_Datapath:datapath|HITBOX.up_left_x[7]                       ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.443      ;
; 0.317 ; HI_View:view|READY                                             ; Hi_View_Control_Unit:view_control_unit|state.WAITING_2         ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.469      ;
; 0.323 ; HI_Datapath:datapath|alien_grid[3][0].hitbox.up_left_x[2]      ; HI_Datapath:datapath|HITBOX.up_left_x[2]                       ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.475      ;
; 0.332 ; Hi_View_Control_Unit:view_control_unit|render_asap             ; Hi_View_Control_Unit:view_control_unit|SHOW                    ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.484      ;
; 0.337 ; HI_View:view|READY                                             ; Hi_View_Control_Unit:view_control_unit|state.RENDER            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.489      ;
; 0.356 ; \game_tick_gen:counter[24]                                     ; \game_tick_gen:counter[24]                                     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.508      ;
; 0.356 ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[8]      ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[8]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.508      ;
; 0.357 ; \frame_time_gen:counter[11]                                    ; \frame_time_gen:counter[11]                                    ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.509      ;
; 0.358 ; \game_tick_gen:counter[10]                                     ; \game_tick_gen:counter[10]                                     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; \game_tick_gen:counter[11]                                     ; \game_tick_gen:counter[11]                                     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; HI_Datapath:datapath|alien_grid[2][0].hitbox.up_left_x[5]      ; HI_Datapath:datapath|alien_grid[2][0].hitbox.up_left_x[5]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[6]      ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[6]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; HI_Datapath:datapath|alien_grid[2][0].hitbox.up_left_x[7]      ; HI_Datapath:datapath|alien_grid[2][0].hitbox.up_left_x[7]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; \frame_time_gen:counter[1]                                     ; \frame_time_gen:counter[1]                                     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[8]      ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[8]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; \frame_time_gen:counter[7]                                     ; \frame_time_gen:counter[7]                                     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; HI_Datapath:datapath|alien_grid[3][0].hitbox.up_left_x[8]      ; HI_Datapath:datapath|alien_grid[3][0].hitbox.up_left_x[8]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.512      ;
; 0.362 ; \game_tick_gen:counter[6]                                      ; \game_tick_gen:counter[6]                                      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; \game_tick_gen:counter[8]                                      ; \game_tick_gen:counter[8]                                      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[4]      ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[4]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[6]      ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[6]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; \frame_time_gen:counter[3]                                     ; \frame_time_gen:counter[3]                                     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; \frame_time_gen:counter[14]                                    ; \frame_time_gen:counter[14]                                    ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; \frame_time_gen:counter[17]                                    ; \frame_time_gen:counter[17]                                    ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; \game_tick_gen:counter[4]                                      ; \game_tick_gen:counter[4]                                      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[8]      ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[8]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; \game_tick_gen:counter[1]                                      ; \game_tick_gen:counter[1]                                      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[6]      ; HI_Datapath:datapath|HITBOX.up_left_x[6]                       ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[6]      ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[6]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[8]      ; HI_Datapath:datapath|HITBOX.up_left_x[8]                       ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[9]      ; HI_Datapath:datapath|HITBOX.up_left_x[9]                       ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; HI_Datapath:datapath|alien_grid[0][0].current_index[0]         ; HI_Datapath:datapath|HITBOX.up_left_x[1]                       ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[3]      ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[3]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.518      ;
; 0.368 ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[4]      ; HI_Datapath:datapath|HITBOX.up_left_x[4]                       ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; HI_Datapath:datapath|alien_grid[2][0].hitbox.up_left_x[3]      ; HI_Datapath:datapath|alien_grid[2][0].hitbox.up_left_x[3]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[5]      ; HI_Datapath:datapath|HITBOX.up_left_x[5]                       ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; HI_Datapath:datapath|alien_grid[2][0].hitbox.up_left_x[8]      ; HI_Datapath:datapath|alien_grid[2][0].hitbox.up_left_x[8]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; HI_Datapath:datapath|alien_grid[3][0].hitbox.up_left_x[9]      ; HI_Datapath:datapath|alien_grid[3][0].hitbox.up_left_x[9]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; \frame_time_gen:counter[6]                                     ; \frame_time_gen:counter[6]                                     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; \game_tick_gen:counter[16]                                     ; \game_tick_gen:counter[16]                                     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[2]      ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[2]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[4]      ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[4]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; HI_Datapath:datapath|alien_grid[3][0].hitbox.up_left_x[7]      ; HI_Datapath:datapath|alien_grid[3][0].hitbox.up_left_x[7]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; \game_tick_gen:counter[5]                                      ; \game_tick_gen:counter[5]                                      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; \game_tick_gen:counter[18]                                     ; \game_tick_gen:counter[18]                                     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[1]      ; HI_Datapath:datapath|HITBOX.up_left_x[1]                       ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; \frame_time_gen:counter[16]                                    ; \frame_time_gen:counter[16]                                    ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.525      ;
; 0.373 ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[2]      ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[2]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.525      ;
; 0.373 ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[3]      ; HI_Datapath:datapath|HITBOX.up_left_x[3]                       ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.525      ;
; 0.373 ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[7]      ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[7]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.525      ;
; 0.373 ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[7]      ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[7]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.525      ;
; 0.373 ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[9]      ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[9]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; \game_tick_gen:counter[9]                                      ; \game_tick_gen:counter[9]                                      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[4]      ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[4]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[5]      ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[5]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[9]      ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[9]      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.526      ;
; 0.376 ; HI_View:view|state.CLEARING                                    ; HI_View:view|next_state.INIT                                   ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.528      ;
; 0.378 ; \game_tick_gen:counter[0]                                      ; \game_tick_gen:counter[0]                                      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; \game_tick_gen:counter[2]                                      ; \game_tick_gen:counter[2]                                      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; \game_tick_gen:counter[3]                                      ; \game_tick_gen:counter[3]                                      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.530      ;
; 0.385 ; HI_Datapath:datapath|rendered_column[2]                        ; HI_Datapath:datapath|HITBOX.up_left_x[5]                       ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.537      ;
; 0.388 ; HI_Datapath:datapath|rendered_column[0]                        ; HI_Datapath:datapath|rendered_column[1]                        ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.540      ;
; 0.390 ; HI_Datapath:datapath|rendered_column[0]                        ; HI_Datapath:datapath|HITBOX.up_left_x[1]                       ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.542      ;
; 0.391 ; HI_View:view|READY                                             ; Hi_View_Control_Unit:view_control_unit|state.WAITING           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.543      ;
; 0.393 ; HI_View:view|state.CLEARING                                    ; HI_View:view|FB_CLEAR                                          ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -0.003     ; 0.542      ;
; 0.394 ; Hi_View_Control_Unit:view_control_unit|render_asap             ; Hi_View_Control_Unit:view_control_unit|state.SHOW_SPRITES      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.546      ;
+-------+----------------------------------------------------------------+----------------------------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                            ;
+-------+----------------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node      ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+---------+--------------+-------------+--------------+------------+------------+
; 0.523 ; reset_sync_reg ; RESET_N ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.005      ; 0.680      ;
+-------+----------------+---------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'PLL:pll|altpll:altpll_component|_clk0'                                                                                                                 ;
+-------+-----------+----------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                  ; Launch Clock ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; 5.560 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[0] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.053     ; 2.419      ;
; 5.560 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[1] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.053     ; 2.419      ;
; 5.560 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[0]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.053     ; 2.419      ;
; 5.560 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[1]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.053     ; 2.419      ;
; 5.560 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[2]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.053     ; 2.419      ;
; 5.560 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[3]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.053     ; 2.419      ;
; 5.560 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[4]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.053     ; 2.419      ;
; 5.560 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[7]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.053     ; 2.419      ;
; 5.560 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[8]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.053     ; 2.419      ;
; 5.560 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[9]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.053     ; 2.419      ;
; 5.560 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[5]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.053     ; 2.419      ;
; 5.560 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[6]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.053     ; 2.419      ;
; 5.560 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.DATA   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.053     ; 2.419      ;
; 5.560 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[0]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.054     ; 2.418      ;
; 5.560 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|new_line       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.053     ; 2.419      ;
; 5.560 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.063     ; 2.409      ;
; 5.560 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[3]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.063     ; 2.409      ;
; 5.560 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[1]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.063     ; 2.409      ;
; 5.560 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[4]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.063     ; 2.409      ;
; 5.560 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[6]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.063     ; 2.409      ;
; 5.560 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[7]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.063     ; 2.409      ;
; 5.560 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[8]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.063     ; 2.409      ;
; 5.560 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[0]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.063     ; 2.409      ;
; 5.560 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.063     ; 2.409      ;
; 5.560 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[2]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.063     ; 2.409      ;
; 5.560 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.064     ; 2.408      ;
; 5.560 ; RESET_N   ; VGA_Framebuffer:vga|state.FILLING_RECT                   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.060     ; 2.412      ;
; 5.560 ; RESET_N   ; VGA_Framebuffer:vga|fb_wr_req                            ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.059     ; 2.413      ;
; 5.560 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.DATA   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.064     ; 2.408      ;
; 5.560 ; RESET_N   ; VGA_Framebuffer:vga|state.IDLE                           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.060     ; 2.412      ;
; 5.560 ; RESET_N   ; VGA_Framebuffer:vga|state.DRAWING_RECT                   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.060     ; 2.412      ;
; 5.560 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[1]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.054     ; 2.418      ;
; 5.560 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[2]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.054     ; 2.418      ;
; 5.560 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[3]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.054     ; 2.418      ;
; 5.560 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[4]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.054     ; 2.418      ;
; 5.560 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[5]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.054     ; 2.418      ;
; 5.560 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[6]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.054     ; 2.418      ;
; 5.560 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[7]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.054     ; 2.418      ;
; 5.560 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[8]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.054     ; 2.418      ;
; 5.560 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[0]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.064     ; 2.408      ;
; 5.560 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[1]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.064     ; 2.408      ;
; 5.560 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[2]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.064     ; 2.408      ;
; 5.560 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[3]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.064     ; 2.408      ;
; 5.560 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[4]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.064     ; 2.408      ;
; 5.560 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[5]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.064     ; 2.408      ;
; 5.560 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[6]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.064     ; 2.408      ;
; 5.560 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[7]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.064     ; 2.408      ;
; 5.560 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[8]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.064     ; 2.408      ;
; 5.560 ; RESET_N   ; VGA_Framebuffer:vga|flip_on_next_vs                      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.064     ; 2.408      ;
; 5.560 ; RESET_N   ; VGA_Framebuffer:vga|fb_buffer_idx                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.064     ; 2.408      ;
; 5.560 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[5]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.061     ; 2.411      ;
; 5.560 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[6]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.061     ; 2.411      ;
; 5.560 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[7]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.061     ; 2.411      ;
; 5.560 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[3]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.061     ; 2.411      ;
; 5.560 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[4]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.061     ; 2.411      ;
; 5.560 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[0]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.061     ; 2.411      ;
; 5.560 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[1]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.061     ; 2.411      ;
; 5.560 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[2]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.061     ; 2.411      ;
; 5.560 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.SYNC   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.053     ; 2.419      ;
+-------+-----------+----------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'PLL:pll|altpll:altpll_component|_clk1'                                                                                                                        ;
+--------+-----------+----------------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                        ; Launch Clock ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; 15.559 ; RESET_N   ; \frame_time_gen:counter[0]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.048     ; 2.425      ;
; 15.559 ; RESET_N   ; \frame_time_gen:counter[1]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.048     ; 2.425      ;
; 15.559 ; RESET_N   ; \frame_time_gen:counter[2]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.048     ; 2.425      ;
; 15.559 ; RESET_N   ; \frame_time_gen:counter[3]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.048     ; 2.425      ;
; 15.559 ; RESET_N   ; \frame_time_gen:counter[4]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.047     ; 2.426      ;
; 15.559 ; RESET_N   ; \frame_time_gen:counter[5]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.048     ; 2.425      ;
; 15.559 ; RESET_N   ; \frame_time_gen:counter[6]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.048     ; 2.425      ;
; 15.559 ; RESET_N   ; \frame_time_gen:counter[7]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.048     ; 2.425      ;
; 15.559 ; RESET_N   ; \frame_time_gen:counter[8]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.047     ; 2.426      ;
; 15.559 ; RESET_N   ; \frame_time_gen:counter[9]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.048     ; 2.425      ;
; 15.559 ; RESET_N   ; \frame_time_gen:counter[10]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.047     ; 2.426      ;
; 15.559 ; RESET_N   ; \frame_time_gen:counter[11]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.051     ; 2.422      ;
; 15.559 ; RESET_N   ; \frame_time_gen:counter[12]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.047     ; 2.426      ;
; 15.559 ; RESET_N   ; \frame_time_gen:counter[13]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.051     ; 2.422      ;
; 15.559 ; RESET_N   ; \frame_time_gen:counter[14]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.051     ; 2.422      ;
; 15.559 ; RESET_N   ; \frame_time_gen:counter[15]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.051     ; 2.422      ;
; 15.559 ; RESET_N   ; \frame_time_gen:counter[16]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.051     ; 2.422      ;
; 15.559 ; RESET_N   ; \frame_time_gen:counter[17]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.051     ; 2.422      ;
; 15.559 ; RESET_N   ; \frame_time_gen:counter[18]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.051     ; 2.422      ;
; 15.559 ; RESET_N   ; \frame_time_gen:counter[19]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.051     ; 2.422      ;
; 15.559 ; RESET_N   ; frame_time                                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.047     ; 2.426      ;
; 15.559 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_asap             ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.058     ; 2.415      ;
; 15.559 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|SHOW                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.058     ; 2.415      ;
; 15.559 ; RESET_N   ; HI_View:view|show_asap                                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.051     ; 2.422      ;
; 15.559 ; RESET_N   ; HI_View:view|READY                                             ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.058     ; 2.415      ;
; 15.559 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|state.SHOW_SPRITES      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.058     ; 2.415      ;
; 15.559 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|state.WAITING_2         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.058     ; 2.415      ;
; 15.559 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|state.WAITING           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.058     ; 2.415      ;
; 15.559 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[0]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.049     ; 2.424      ;
; 15.559 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[1]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.049     ; 2.424      ;
; 15.559 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[2]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.049     ; 2.424      ;
; 15.559 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[3]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.049     ; 2.424      ;
; 15.559 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[4]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.049     ; 2.424      ;
; 15.559 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[5]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.049     ; 2.424      ;
; 15.559 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[6]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.049     ; 2.424      ;
; 15.559 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[7]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.049     ; 2.424      ;
; 15.559 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[8]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.049     ; 2.424      ;
; 15.559 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[9]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.049     ; 2.424      ;
; 15.559 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[10]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.049     ; 2.424      ;
; 15.559 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[11]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.049     ; 2.424      ;
; 15.559 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[12]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.048     ; 2.425      ;
; 15.559 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[13]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.048     ; 2.425      ;
; 15.559 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[14]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.048     ; 2.425      ;
; 15.559 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[15]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.048     ; 2.425      ;
; 15.559 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[16]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.048     ; 2.425      ;
; 15.559 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[17]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.048     ; 2.425      ;
; 15.559 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[18]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.048     ; 2.425      ;
; 15.559 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[19]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.048     ; 2.425      ;
; 15.559 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[20]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.048     ; 2.425      ;
; 15.559 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[21]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.048     ; 2.425      ;
; 15.559 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[22]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.048     ; 2.425      ;
; 15.559 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[23]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.048     ; 2.425      ;
; 15.559 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[24]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.048     ; 2.425      ;
; 15.559 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[25]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.048     ; 2.425      ;
; 15.559 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[26]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.048     ; 2.425      ;
; 15.559 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[27]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.048     ; 2.425      ;
; 15.559 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[28]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.048     ; 2.425      ;
; 15.559 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[29]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.048     ; 2.425      ;
; 15.559 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[30]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.048     ; 2.425      ;
; 15.559 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[31]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.048     ; 2.425      ;
; 15.559 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|next_state.SHOW_SPRITES ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.058     ; 2.415      ;
; 15.559 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|state.RENDER            ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.058     ; 2.415      ;
; 15.559 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|DRAW_SPRITE             ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.051     ; 2.422      ;
; 15.559 ; RESET_N   ; HI_View:view|state.WAITING                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.051     ; 2.422      ;
; 15.559 ; RESET_N   ; HI_View:view|column[0]                                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.052     ; 2.421      ;
; 15.559 ; RESET_N   ; HI_View:view|column[1]                                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.052     ; 2.421      ;
; 15.559 ; RESET_N   ; HI_View:view|column[2]                                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.050     ; 2.423      ;
; 15.559 ; RESET_N   ; HI_View:view|column[3]                                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.052     ; 2.421      ;
; 15.559 ; RESET_N   ; HI_View:view|column[5]                                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.050     ; 2.423      ;
; 15.559 ; RESET_N   ; HI_View:view|column[7]                                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.052     ; 2.421      ;
; 15.559 ; RESET_N   ; HI_View:view|column[8]                                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.050     ; 2.423      ;
; 15.559 ; RESET_N   ; HI_View:view|column[9]                                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.052     ; 2.421      ;
; 15.559 ; RESET_N   ; HI_View:view|column[10]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.052     ; 2.421      ;
; 15.559 ; RESET_N   ; HI_View:view|column[11]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.051     ; 2.422      ;
; 15.559 ; RESET_N   ; HI_View:view|column[12]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.051     ; 2.422      ;
; 15.559 ; RESET_N   ; HI_View:view|column[13]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.051     ; 2.422      ;
; 15.559 ; RESET_N   ; HI_View:view|column[14]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.051     ; 2.422      ;
; 15.559 ; RESET_N   ; HI_View:view|column[15]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.051     ; 2.422      ;
; 15.559 ; RESET_N   ; HI_View:view|column[16]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.051     ; 2.422      ;
; 15.559 ; RESET_N   ; HI_View:view|column[17]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.051     ; 2.422      ;
; 15.559 ; RESET_N   ; HI_View:view|column[18]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.051     ; 2.422      ;
; 15.559 ; RESET_N   ; HI_View:view|column[19]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.051     ; 2.422      ;
; 15.559 ; RESET_N   ; HI_View:view|column[20]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.051     ; 2.422      ;
; 15.559 ; RESET_N   ; HI_View:view|column[21]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.051     ; 2.422      ;
; 15.559 ; RESET_N   ; HI_View:view|column[22]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.051     ; 2.422      ;
; 15.559 ; RESET_N   ; HI_View:view|column[23]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.050     ; 2.423      ;
; 15.559 ; RESET_N   ; HI_View:view|column[24]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.050     ; 2.423      ;
; 15.559 ; RESET_N   ; HI_View:view|column[25]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.050     ; 2.423      ;
; 15.559 ; RESET_N   ; HI_View:view|column[26]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.050     ; 2.423      ;
; 15.559 ; RESET_N   ; HI_View:view|column[27]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.050     ; 2.423      ;
; 15.559 ; RESET_N   ; HI_View:view|column[28]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.050     ; 2.423      ;
; 15.559 ; RESET_N   ; HI_View:view|column[29]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.050     ; 2.423      ;
; 15.559 ; RESET_N   ; HI_View:view|column[30]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.050     ; 2.423      ;
; 15.559 ; RESET_N   ; HI_View:view|column[31]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.052     ; 2.421      ;
; 15.559 ; RESET_N   ; HI_View:view|column[6]                                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.050     ; 2.423      ;
; 15.559 ; RESET_N   ; HI_View:view|column[4]                                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.052     ; 2.421      ;
; 15.559 ; RESET_N   ; HI_Datapath:datapath|reg_req                                   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.058     ; 2.415      ;
; 15.559 ; RESET_N   ; \game_tick_gen:counter[0]                                      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.055     ; 2.418      ;
; 15.559 ; RESET_N   ; \game_tick_gen:counter[1]                                      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.055     ; 2.418      ;
; 15.559 ; RESET_N   ; \game_tick_gen:counter[2]                                      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.055     ; 2.418      ;
+--------+-----------+----------------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'PLL:pll|altpll:altpll_component|_clk0'                                                                                                                  ;
+-------+-----------+----------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                  ; Launch Clock ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; 4.320 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[0] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.053     ; 2.419      ;
; 4.320 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[1] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.053     ; 2.419      ;
; 4.320 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[0]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.053     ; 2.419      ;
; 4.320 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[1]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.053     ; 2.419      ;
; 4.320 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[2]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.053     ; 2.419      ;
; 4.320 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[3]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.053     ; 2.419      ;
; 4.320 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[4]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.053     ; 2.419      ;
; 4.320 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[7]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.053     ; 2.419      ;
; 4.320 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[8]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.053     ; 2.419      ;
; 4.320 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[9]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.053     ; 2.419      ;
; 4.320 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[5]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.053     ; 2.419      ;
; 4.320 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[6]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.053     ; 2.419      ;
; 4.320 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.DATA   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.053     ; 2.419      ;
; 4.320 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[0]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.054     ; 2.418      ;
; 4.320 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|new_line       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.053     ; 2.419      ;
; 4.320 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.063     ; 2.409      ;
; 4.320 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[3]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.063     ; 2.409      ;
; 4.320 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[1]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.063     ; 2.409      ;
; 4.320 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[4]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.063     ; 2.409      ;
; 4.320 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[6]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.063     ; 2.409      ;
; 4.320 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[7]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.063     ; 2.409      ;
; 4.320 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[8]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.063     ; 2.409      ;
; 4.320 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[0]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.063     ; 2.409      ;
; 4.320 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.063     ; 2.409      ;
; 4.320 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[2]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.063     ; 2.409      ;
; 4.320 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.064     ; 2.408      ;
; 4.320 ; RESET_N   ; VGA_Framebuffer:vga|state.FILLING_RECT                   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.060     ; 2.412      ;
; 4.320 ; RESET_N   ; VGA_Framebuffer:vga|fb_wr_req                            ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.059     ; 2.413      ;
; 4.320 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.DATA   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.064     ; 2.408      ;
; 4.320 ; RESET_N   ; VGA_Framebuffer:vga|state.IDLE                           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.060     ; 2.412      ;
; 4.320 ; RESET_N   ; VGA_Framebuffer:vga|state.DRAWING_RECT                   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.060     ; 2.412      ;
; 4.320 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[1]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.054     ; 2.418      ;
; 4.320 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[2]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.054     ; 2.418      ;
; 4.320 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[3]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.054     ; 2.418      ;
; 4.320 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[4]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.054     ; 2.418      ;
; 4.320 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[5]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.054     ; 2.418      ;
; 4.320 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[6]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.054     ; 2.418      ;
; 4.320 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[7]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.054     ; 2.418      ;
; 4.320 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[8]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.054     ; 2.418      ;
; 4.320 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[0]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.064     ; 2.408      ;
; 4.320 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[1]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.064     ; 2.408      ;
; 4.320 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[2]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.064     ; 2.408      ;
; 4.320 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[3]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.064     ; 2.408      ;
; 4.320 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[4]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.064     ; 2.408      ;
; 4.320 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[5]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.064     ; 2.408      ;
; 4.320 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[6]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.064     ; 2.408      ;
; 4.320 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[7]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.064     ; 2.408      ;
; 4.320 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[8]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.064     ; 2.408      ;
; 4.320 ; RESET_N   ; VGA_Framebuffer:vga|flip_on_next_vs                      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.064     ; 2.408      ;
; 4.320 ; RESET_N   ; VGA_Framebuffer:vga|fb_buffer_idx                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.064     ; 2.408      ;
; 4.320 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[5]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.061     ; 2.411      ;
; 4.320 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[6]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.061     ; 2.411      ;
; 4.320 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[7]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.061     ; 2.411      ;
; 4.320 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[3]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.061     ; 2.411      ;
; 4.320 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[4]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.061     ; 2.411      ;
; 4.320 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[0]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.061     ; 2.411      ;
; 4.320 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[1]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.061     ; 2.411      ;
; 4.320 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[2]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.061     ; 2.411      ;
; 4.320 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.SYNC   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.053     ; 2.419      ;
+-------+-----------+----------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'PLL:pll|altpll:altpll_component|_clk1'                                                                                                                        ;
+-------+-----------+----------------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                        ; Launch Clock ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; 4.321 ; RESET_N   ; \frame_time_gen:counter[0]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.048     ; 2.425      ;
; 4.321 ; RESET_N   ; \frame_time_gen:counter[1]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.048     ; 2.425      ;
; 4.321 ; RESET_N   ; \frame_time_gen:counter[2]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.048     ; 2.425      ;
; 4.321 ; RESET_N   ; \frame_time_gen:counter[3]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.048     ; 2.425      ;
; 4.321 ; RESET_N   ; \frame_time_gen:counter[4]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.047     ; 2.426      ;
; 4.321 ; RESET_N   ; \frame_time_gen:counter[5]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.048     ; 2.425      ;
; 4.321 ; RESET_N   ; \frame_time_gen:counter[6]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.048     ; 2.425      ;
; 4.321 ; RESET_N   ; \frame_time_gen:counter[7]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.048     ; 2.425      ;
; 4.321 ; RESET_N   ; \frame_time_gen:counter[8]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.047     ; 2.426      ;
; 4.321 ; RESET_N   ; \frame_time_gen:counter[9]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.048     ; 2.425      ;
; 4.321 ; RESET_N   ; \frame_time_gen:counter[10]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.047     ; 2.426      ;
; 4.321 ; RESET_N   ; \frame_time_gen:counter[11]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.051     ; 2.422      ;
; 4.321 ; RESET_N   ; \frame_time_gen:counter[12]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.047     ; 2.426      ;
; 4.321 ; RESET_N   ; \frame_time_gen:counter[13]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.051     ; 2.422      ;
; 4.321 ; RESET_N   ; \frame_time_gen:counter[14]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.051     ; 2.422      ;
; 4.321 ; RESET_N   ; \frame_time_gen:counter[15]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.051     ; 2.422      ;
; 4.321 ; RESET_N   ; \frame_time_gen:counter[16]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.051     ; 2.422      ;
; 4.321 ; RESET_N   ; \frame_time_gen:counter[17]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.051     ; 2.422      ;
; 4.321 ; RESET_N   ; \frame_time_gen:counter[18]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.051     ; 2.422      ;
; 4.321 ; RESET_N   ; \frame_time_gen:counter[19]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.051     ; 2.422      ;
; 4.321 ; RESET_N   ; frame_time                                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.047     ; 2.426      ;
; 4.321 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_asap             ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.058     ; 2.415      ;
; 4.321 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|SHOW                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.058     ; 2.415      ;
; 4.321 ; RESET_N   ; HI_View:view|show_asap                                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.051     ; 2.422      ;
; 4.321 ; RESET_N   ; HI_View:view|READY                                             ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.058     ; 2.415      ;
; 4.321 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|state.SHOW_SPRITES      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.058     ; 2.415      ;
; 4.321 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|state.WAITING_2         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.058     ; 2.415      ;
; 4.321 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|state.WAITING           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.058     ; 2.415      ;
; 4.321 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[0]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.049     ; 2.424      ;
; 4.321 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[1]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.049     ; 2.424      ;
; 4.321 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[2]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.049     ; 2.424      ;
; 4.321 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[3]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.049     ; 2.424      ;
; 4.321 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[4]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.049     ; 2.424      ;
; 4.321 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[5]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.049     ; 2.424      ;
; 4.321 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[6]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.049     ; 2.424      ;
; 4.321 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[7]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.049     ; 2.424      ;
; 4.321 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[8]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.049     ; 2.424      ;
; 4.321 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[9]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.049     ; 2.424      ;
; 4.321 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[10]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.049     ; 2.424      ;
; 4.321 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[11]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.049     ; 2.424      ;
; 4.321 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[12]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.048     ; 2.425      ;
; 4.321 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[13]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.048     ; 2.425      ;
; 4.321 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[14]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.048     ; 2.425      ;
; 4.321 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[15]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.048     ; 2.425      ;
; 4.321 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[16]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.048     ; 2.425      ;
; 4.321 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[17]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.048     ; 2.425      ;
; 4.321 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[18]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.048     ; 2.425      ;
; 4.321 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[19]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.048     ; 2.425      ;
; 4.321 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[20]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.048     ; 2.425      ;
; 4.321 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[21]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.048     ; 2.425      ;
; 4.321 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[22]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.048     ; 2.425      ;
; 4.321 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[23]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.048     ; 2.425      ;
; 4.321 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[24]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.048     ; 2.425      ;
; 4.321 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[25]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.048     ; 2.425      ;
; 4.321 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[26]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.048     ; 2.425      ;
; 4.321 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[27]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.048     ; 2.425      ;
; 4.321 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[28]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.048     ; 2.425      ;
; 4.321 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[29]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.048     ; 2.425      ;
; 4.321 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[30]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.048     ; 2.425      ;
; 4.321 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[31]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.048     ; 2.425      ;
; 4.321 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|next_state.SHOW_SPRITES ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.058     ; 2.415      ;
; 4.321 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|state.RENDER            ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.058     ; 2.415      ;
; 4.321 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|DRAW_SPRITE             ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.051     ; 2.422      ;
; 4.321 ; RESET_N   ; HI_View:view|state.WAITING                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.051     ; 2.422      ;
; 4.321 ; RESET_N   ; HI_View:view|column[0]                                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.052     ; 2.421      ;
; 4.321 ; RESET_N   ; HI_View:view|column[1]                                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.052     ; 2.421      ;
; 4.321 ; RESET_N   ; HI_View:view|column[2]                                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.050     ; 2.423      ;
; 4.321 ; RESET_N   ; HI_View:view|column[3]                                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.052     ; 2.421      ;
; 4.321 ; RESET_N   ; HI_View:view|column[5]                                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.050     ; 2.423      ;
; 4.321 ; RESET_N   ; HI_View:view|column[7]                                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.052     ; 2.421      ;
; 4.321 ; RESET_N   ; HI_View:view|column[8]                                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.050     ; 2.423      ;
; 4.321 ; RESET_N   ; HI_View:view|column[9]                                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.052     ; 2.421      ;
; 4.321 ; RESET_N   ; HI_View:view|column[10]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.052     ; 2.421      ;
; 4.321 ; RESET_N   ; HI_View:view|column[11]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.051     ; 2.422      ;
; 4.321 ; RESET_N   ; HI_View:view|column[12]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.051     ; 2.422      ;
; 4.321 ; RESET_N   ; HI_View:view|column[13]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.051     ; 2.422      ;
; 4.321 ; RESET_N   ; HI_View:view|column[14]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.051     ; 2.422      ;
; 4.321 ; RESET_N   ; HI_View:view|column[15]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.051     ; 2.422      ;
; 4.321 ; RESET_N   ; HI_View:view|column[16]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.051     ; 2.422      ;
; 4.321 ; RESET_N   ; HI_View:view|column[17]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.051     ; 2.422      ;
; 4.321 ; RESET_N   ; HI_View:view|column[18]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.051     ; 2.422      ;
; 4.321 ; RESET_N   ; HI_View:view|column[19]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.051     ; 2.422      ;
; 4.321 ; RESET_N   ; HI_View:view|column[20]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.051     ; 2.422      ;
; 4.321 ; RESET_N   ; HI_View:view|column[21]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.051     ; 2.422      ;
; 4.321 ; RESET_N   ; HI_View:view|column[22]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.051     ; 2.422      ;
; 4.321 ; RESET_N   ; HI_View:view|column[23]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.050     ; 2.423      ;
; 4.321 ; RESET_N   ; HI_View:view|column[24]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.050     ; 2.423      ;
; 4.321 ; RESET_N   ; HI_View:view|column[25]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.050     ; 2.423      ;
; 4.321 ; RESET_N   ; HI_View:view|column[26]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.050     ; 2.423      ;
; 4.321 ; RESET_N   ; HI_View:view|column[27]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.050     ; 2.423      ;
; 4.321 ; RESET_N   ; HI_View:view|column[28]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.050     ; 2.423      ;
; 4.321 ; RESET_N   ; HI_View:view|column[29]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.050     ; 2.423      ;
; 4.321 ; RESET_N   ; HI_View:view|column[30]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.050     ; 2.423      ;
; 4.321 ; RESET_N   ; HI_View:view|column[31]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.052     ; 2.421      ;
; 4.321 ; RESET_N   ; HI_View:view|column[6]                                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.050     ; 2.423      ;
; 4.321 ; RESET_N   ; HI_View:view|column[4]                                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.052     ; 2.421      ;
; 4.321 ; RESET_N   ; HI_Datapath:datapath|reg_req                                   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.058     ; 2.415      ;
; 4.321 ; RESET_N   ; \game_tick_gen:counter[0]                                      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.055     ; 2.418      ;
; 4.321 ; RESET_N   ; \game_tick_gen:counter[1]                                      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.055     ; 2.418      ;
; 4.321 ; RESET_N   ; \game_tick_gen:counter[2]                                      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.055     ; 2.418      ;
+-------+-----------+----------------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'PLL:pll|altpll:altpll_component|_clk0'                                                                                                  ;
+-------+--------------+----------------+------------------+---------------------------------------+------------+----------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                 ; Clock Edge ; Target                                                   ;
+-------+--------------+----------------+------------------+---------------------------------------+------------+----------------------------------------------------------+
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[0]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[0]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[1]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[1]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[2]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[2]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[3]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[3]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[4]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[4]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[5]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[5]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[6]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[6]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[7]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[7]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[0] ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[0] ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[1] ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[1] ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[0]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[0]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[1]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[1]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[2]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[2]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[3]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[3]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[4]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[4]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[5]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[5]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[6]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[6]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[7]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[7]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[8]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[8]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[9]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[9]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[0]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[0]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[1]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[1]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[2]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[2]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[3]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[3]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[4]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[4]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[5]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[5]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[6]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[6]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[7]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[7]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[8]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[8]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.DATA   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.DATA   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.SYNC   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.SYNC   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|new_line       ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|new_line       ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[0]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[0]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[1]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[1]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[2]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[2]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[3]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[3]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[4]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[4]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[6]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[6]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[7]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[7]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[8]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[8]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[0]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[0]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[1]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[1]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[2]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[2]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[3]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[3]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[4]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[4]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[5]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[5]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[6]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[6]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[7]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[7]     ;
+-------+--------------+----------------+------------------+---------------------------------------+------------+----------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                            ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; RESET_N                           ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; RESET_N                           ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; reset_sync_reg                    ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; reset_sync_reg                    ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout                  ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout                  ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; RESET_N|clk                       ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; RESET_N|clk                       ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|clk[1]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|clk[1]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; reset_sync_reg|clk                ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; reset_sync_reg|clk                ;
; 17.620 ; 20.000       ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                          ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'PLL:pll|altpll:altpll_component|_clk1'                                                                                                   ;
+-------+--------------+----------------+------------------+---------------------------------------+------------+-----------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                 ; Clock Edge ; Target                                                    ;
+-------+--------------+----------------+------------------+---------------------------------------+------------+-----------------------------------------------------------+
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|HITBOX.up_left_x[1]                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|HITBOX.up_left_x[1]                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|HITBOX.up_left_x[2]                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|HITBOX.up_left_x[2]                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|HITBOX.up_left_x[3]                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|HITBOX.up_left_x[3]                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|HITBOX.up_left_x[4]                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|HITBOX.up_left_x[4]                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|HITBOX.up_left_x[5]                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|HITBOX.up_left_x[5]                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|HITBOX.up_left_x[6]                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|HITBOX.up_left_x[6]                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|HITBOX.up_left_x[7]                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|HITBOX.up_left_x[7]                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|HITBOX.up_left_x[8]                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|HITBOX.up_left_x[8]                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|HITBOX.up_left_x[9]                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|HITBOX.up_left_x[9]                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|SPRITE.img_pixels[7][0]              ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|SPRITE.img_pixels[7][0]              ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[0][0].current_index[0]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[0][0].current_index[0]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[2] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[2] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[3] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[3] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[4] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[4] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[5] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[5] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[6] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[6] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[7] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[7] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[8] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[8] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[9] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[9] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[1] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[1] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[2] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[2] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[3] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[3] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[4] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[4] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[5] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[5] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[6] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[6] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[7] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[7] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[8] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[8] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[9] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[9] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[2][0].hitbox.up_left_x[2] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[2][0].hitbox.up_left_x[2] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[2][0].hitbox.up_left_x[3] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[2][0].hitbox.up_left_x[3] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[2][0].hitbox.up_left_x[4] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[2][0].hitbox.up_left_x[4] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[2][0].hitbox.up_left_x[5] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[2][0].hitbox.up_left_x[5] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[2][0].hitbox.up_left_x[6] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[2][0].hitbox.up_left_x[6] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[2][0].hitbox.up_left_x[7] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[2][0].hitbox.up_left_x[7] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[2][0].hitbox.up_left_x[8] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[2][0].hitbox.up_left_x[8] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[2][0].hitbox.up_left_x[9] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[2][0].hitbox.up_left_x[9] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[3][0].hitbox.up_left_x[2] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[3][0].hitbox.up_left_x[2] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[3][0].hitbox.up_left_x[3] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[3][0].hitbox.up_left_x[3] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[3][0].hitbox.up_left_x[4] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[3][0].hitbox.up_left_x[4] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[3][0].hitbox.up_left_x[5] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[3][0].hitbox.up_left_x[5] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[3][0].hitbox.up_left_x[6] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[3][0].hitbox.up_left_x[6] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[3][0].hitbox.up_left_x[7] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[3][0].hitbox.up_left_x[7] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[3][0].hitbox.up_left_x[8] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[3][0].hitbox.up_left_x[8] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[3][0].hitbox.up_left_x[9] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[3][0].hitbox.up_left_x[9] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[3] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[3] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[4] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[4] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[5] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[5] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[6] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[6] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[7] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[7] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[8] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[8] ;
+-------+--------------+----------------+------------------+---------------------------------------+------------+-----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Setup Times                                                                                      ;
+--------------+------------+--------+--------+------------+---------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                       ;
+--------------+------------+--------+--------+------------+---------------------------------------+
; SW[*]        ; CLOCK_50   ; -0.659 ; -0.659 ; Rise       ; CLOCK_50                              ;
;  SW[9]       ; CLOCK_50   ; -0.659 ; -0.659 ; Rise       ; CLOCK_50                              ;
; SRAM_DQ[*]   ; CLOCK_50   ; 4.126  ; 4.126  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 3.904  ; 3.904  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 4.008  ; 4.008  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 3.893  ; 3.893  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 3.887  ; 3.887  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 3.804  ; 3.804  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 3.783  ; 3.783  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 3.913  ; 3.913  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 3.930  ; 3.930  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 3.887  ; 3.887  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 3.860  ; 3.860  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[10] ; CLOCK_50   ; 3.889  ; 3.889  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[11] ; CLOCK_50   ; 3.666  ; 3.666  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[12] ; CLOCK_50   ; 3.746  ; 3.746  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[13] ; CLOCK_50   ; 3.913  ; 3.913  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[14] ; CLOCK_50   ; 3.967  ; 3.967  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[15] ; CLOCK_50   ; 4.126  ; 4.126  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
+--------------+------------+--------+--------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Hold Times                                                                                       ;
+--------------+------------+--------+--------+------------+---------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                       ;
+--------------+------------+--------+--------+------------+---------------------------------------+
; SW[*]        ; CLOCK_50   ; 0.779  ; 0.779  ; Rise       ; CLOCK_50                              ;
;  SW[9]       ; CLOCK_50   ; 0.779  ; 0.779  ; Rise       ; CLOCK_50                              ;
; SRAM_DQ[*]   ; CLOCK_50   ; -3.546 ; -3.546 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[0]  ; CLOCK_50   ; -3.784 ; -3.784 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[1]  ; CLOCK_50   ; -3.888 ; -3.888 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[2]  ; CLOCK_50   ; -3.773 ; -3.773 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[3]  ; CLOCK_50   ; -3.767 ; -3.767 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[4]  ; CLOCK_50   ; -3.684 ; -3.684 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[5]  ; CLOCK_50   ; -3.663 ; -3.663 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[6]  ; CLOCK_50   ; -3.793 ; -3.793 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[7]  ; CLOCK_50   ; -3.810 ; -3.810 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[8]  ; CLOCK_50   ; -3.767 ; -3.767 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[9]  ; CLOCK_50   ; -3.740 ; -3.740 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[10] ; CLOCK_50   ; -3.769 ; -3.769 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[11] ; CLOCK_50   ; -3.546 ; -3.546 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[12] ; CLOCK_50   ; -3.626 ; -3.626 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[13] ; CLOCK_50   ; -3.793 ; -3.793 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[14] ; CLOCK_50   ; -3.847 ; -3.847 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[15] ; CLOCK_50   ; -4.006 ; -4.006 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
+--------------+------------+--------+--------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+----------------+------------+-------+-------+------------+---------------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                       ;
+----------------+------------+-------+-------+------------+---------------------------------------+
; SRAM_ADDR[*]   ; CLOCK_50   ; 3.279 ; 3.279 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 3.050 ; 3.050 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 3.245 ; 3.245 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 3.160 ; 3.160 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 3.165 ; 3.165 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 3.061 ; 3.061 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 2.730 ; 2.730 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 2.832 ; 2.832 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 2.931 ; 2.931 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 2.585 ; 2.585 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 2.895 ; 2.895 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 2.502 ; 2.502 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 2.925 ; 2.925 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 2.952 ; 2.952 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 2.946 ; 2.946 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 3.018 ; 3.018 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 3.137 ; 3.137 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 3.263 ; 3.263 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 3.279 ; 3.279 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_DQ[*]     ; CLOCK_50   ; 2.261 ; 2.261 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 2.248 ; 2.248 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 2.258 ; 2.258 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 2.251 ; 2.251 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 2.261 ; 2.261 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 2.032 ; 2.032 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 2.028 ; 2.028 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 1.902 ; 1.902 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 1.912 ; 1.912 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 2.129 ; 2.129 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 2.129 ; 2.129 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 2.221 ; 2.221 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 2.119 ; 2.119 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 2.167 ; 2.167 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 2.220 ; 2.220 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 2.220 ; 2.220 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 2.212 ; 2.212 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_LB_N      ; CLOCK_50   ; 2.795 ; 2.795 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_OE_N      ; CLOCK_50   ; 2.868 ; 2.868 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_UB_N      ; CLOCK_50   ; 2.758 ; 2.758 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_WE_N      ; CLOCK_50   ; 2.588 ; 2.588 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_B[*]       ; CLOCK_50   ; 3.537 ; 3.537 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[0]      ; CLOCK_50   ; 3.336 ; 3.336 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[1]      ; CLOCK_50   ; 3.537 ; 3.537 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[2]      ; CLOCK_50   ; 3.517 ; 3.517 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[3]      ; CLOCK_50   ; 3.486 ; 3.486 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_G[*]       ; CLOCK_50   ; 3.430 ; 3.430 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[0]      ; CLOCK_50   ; 3.427 ; 3.427 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[1]      ; CLOCK_50   ; 3.415 ; 3.415 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[2]      ; CLOCK_50   ; 3.309 ; 3.309 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[3]      ; CLOCK_50   ; 3.430 ; 3.430 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_HS         ; CLOCK_50   ; 2.495 ; 2.495 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_R[*]       ; CLOCK_50   ; 3.544 ; 3.544 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[0]      ; CLOCK_50   ; 3.513 ; 3.513 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[1]      ; CLOCK_50   ; 3.416 ; 3.416 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[2]      ; CLOCK_50   ; 3.544 ; 3.544 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[3]      ; CLOCK_50   ; 3.237 ; 3.237 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_VS         ; CLOCK_50   ; 2.530 ; 2.530 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; LEDG[*]        ; CLOCK_50   ; 2.367 ; 2.367 ; Rise       ; PLL:pll|altpll:altpll_component|_clk1 ;
;  LEDG[7]       ; CLOCK_50   ; 2.367 ; 2.367 ; Rise       ; PLL:pll|altpll:altpll_component|_clk1 ;
+----------------+------------+-------+-------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+----------------+------------+-------+-------+------------+---------------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                       ;
+----------------+------------+-------+-------+------------+---------------------------------------+
; SRAM_ADDR[*]   ; CLOCK_50   ; 2.121 ; 2.121 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 2.933 ; 2.933 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 2.612 ; 2.612 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 2.601 ; 2.601 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 2.595 ; 2.595 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 2.502 ; 2.502 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 2.170 ; 2.170 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 2.192 ; 2.192 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 2.280 ; 2.280 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 2.386 ; 2.386 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 2.161 ; 2.161 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 2.121 ; 2.121 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 2.494 ; 2.494 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 2.303 ; 2.303 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 2.298 ; 2.298 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 2.290 ; 2.290 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 2.406 ; 2.406 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 2.597 ; 2.597 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 2.548 ; 2.548 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_DQ[*]     ; CLOCK_50   ; 1.902 ; 1.902 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 2.248 ; 2.248 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 2.258 ; 2.258 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 2.251 ; 2.251 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 2.261 ; 2.261 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 2.032 ; 2.032 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 2.028 ; 2.028 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 1.902 ; 1.902 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 1.912 ; 1.912 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 2.129 ; 2.129 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 2.129 ; 2.129 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 2.221 ; 2.221 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 2.119 ; 2.119 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 2.167 ; 2.167 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 2.220 ; 2.220 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 2.220 ; 2.220 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 2.212 ; 2.212 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_LB_N      ; CLOCK_50   ; 2.664 ; 2.664 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_OE_N      ; CLOCK_50   ; 2.720 ; 2.720 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_UB_N      ; CLOCK_50   ; 2.620 ; 2.620 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_WE_N      ; CLOCK_50   ; 2.427 ; 2.427 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_B[*]       ; CLOCK_50   ; 2.751 ; 2.751 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[0]      ; CLOCK_50   ; 2.751 ; 2.751 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[1]      ; CLOCK_50   ; 2.952 ; 2.952 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[2]      ; CLOCK_50   ; 2.939 ; 2.939 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[3]      ; CLOCK_50   ; 2.904 ; 2.904 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_G[*]       ; CLOCK_50   ; 2.789 ; 2.789 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[0]      ; CLOCK_50   ; 2.907 ; 2.907 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[1]      ; CLOCK_50   ; 2.895 ; 2.895 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[2]      ; CLOCK_50   ; 2.789 ; 2.789 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[3]      ; CLOCK_50   ; 2.855 ; 2.855 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_HS         ; CLOCK_50   ; 2.495 ; 2.495 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_R[*]       ; CLOCK_50   ; 2.582 ; 2.582 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[0]      ; CLOCK_50   ; 2.926 ; 2.926 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[1]      ; CLOCK_50   ; 2.829 ; 2.829 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[2]      ; CLOCK_50   ; 2.889 ; 2.889 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[3]      ; CLOCK_50   ; 2.582 ; 2.582 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_VS         ; CLOCK_50   ; 2.530 ; 2.530 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; LEDG[*]        ; CLOCK_50   ; 2.367 ; 2.367 ; Rise       ; PLL:pll|altpll:altpll_component|_clk1 ;
;  LEDG[7]       ; CLOCK_50   ; 2.367 ; 2.367 ; Rise       ; PLL:pll|altpll:altpll_component|_clk1 ;
+----------------+------------+-------+-------+------------+---------------------------------------+


+-----------------------------------------------------------------------------------------------+
; Output Enable Times                                                                           ;
+--------------+------------+-------+------+------------+---------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                       ;
+--------------+------------+-------+------+------------+---------------------------------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 2.435 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 2.800 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 2.810 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 2.688 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 2.698 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 2.569 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 2.569 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 2.435 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 2.445 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 2.663 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 2.663 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[10] ; CLOCK_50   ; 2.766 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[11] ; CLOCK_50   ; 2.655 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[12] ; CLOCK_50   ; 2.675 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[13] ; CLOCK_50   ; 2.776 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[14] ; CLOCK_50   ; 2.779 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[15] ; CLOCK_50   ; 2.773 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
+--------------+------------+-------+------+------------+---------------------------------------+


+-----------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                   ;
+--------------+------------+-------+------+------------+---------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                       ;
+--------------+------------+-------+------+------------+---------------------------------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 2.274 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 2.639 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 2.649 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 2.527 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 2.537 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 2.408 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 2.408 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 2.274 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 2.284 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 2.502 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 2.502 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[10] ; CLOCK_50   ; 2.605 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[11] ; CLOCK_50   ; 2.494 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[12] ; CLOCK_50   ; 2.514 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[13] ; CLOCK_50   ; 2.615 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[14] ; CLOCK_50   ; 2.618 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[15] ; CLOCK_50   ; 2.612 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
+--------------+------------+-------+------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                   ;
+--------------+------------+-----------+-----------+------------+---------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                       ;
+--------------+------------+-----------+-----------+------------+---------------------------------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 2.435     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 2.800     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 2.810     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 2.688     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 2.698     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 2.569     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 2.569     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 2.435     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 2.445     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 2.663     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 2.663     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[10] ; CLOCK_50   ; 2.766     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[11] ; CLOCK_50   ; 2.655     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[12] ; CLOCK_50   ; 2.675     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[13] ; CLOCK_50   ; 2.776     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[14] ; CLOCK_50   ; 2.779     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[15] ; CLOCK_50   ; 2.773     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
+--------------+------------+-----------+-----------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                           ;
+--------------+------------+-----------+-----------+------------+---------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                       ;
+--------------+------------+-----------+-----------+------------+---------------------------------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 2.274     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 2.639     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 2.649     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 2.527     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 2.537     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 2.408     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 2.408     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 2.274     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 2.284     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 2.502     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 2.502     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[10] ; CLOCK_50   ; 2.605     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[11] ; CLOCK_50   ; 2.494     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[12] ; CLOCK_50   ; 2.514     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[13] ; CLOCK_50   ; 2.615     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[14] ; CLOCK_50   ; 2.618     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[15] ; CLOCK_50   ; 2.612     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
+--------------+------------+-----------+-----------+------------+---------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                ;
+----------------------------------------+--------+-------+----------+---------+---------------------+
; Clock                                  ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                       ; 2.570  ; 0.215 ; 2.811    ; 4.320   ; 3.889               ;
;  CLOCK_50                              ; 18.464 ; 0.523 ; N/A      ; N/A     ; 8.889               ;
;  PLL:pll|altpll:altpll_component|_clk0 ; 2.570  ; 0.215 ; 2.811    ; 4.320   ; 3.889               ;
;  PLL:pll|altpll:altpll_component|_clk1 ; 5.349  ; 0.215 ; 12.811   ; 4.321   ; 8.889               ;
; Design-wide TNS                        ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLOCK_50                              ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  PLL:pll|altpll:altpll_component|_clk0 ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  PLL:pll|altpll:altpll_component|_clk1 ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
+----------------------------------------+--------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------+
; Setup Times                                                                                      ;
+--------------+------------+--------+--------+------------+---------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                       ;
+--------------+------------+--------+--------+------------+---------------------------------------+
; SW[*]        ; CLOCK_50   ; -0.357 ; -0.357 ; Rise       ; CLOCK_50                              ;
;  SW[9]       ; CLOCK_50   ; -0.357 ; -0.357 ; Rise       ; CLOCK_50                              ;
; SRAM_DQ[*]   ; CLOCK_50   ; 7.490  ; 7.490  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 6.943  ; 6.943  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 7.212  ; 7.212  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 6.926  ; 6.926  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 6.886  ; 6.886  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 6.670  ; 6.670  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 6.637  ; 6.637  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 6.962  ; 6.962  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 6.954  ; 6.954  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 6.927  ; 6.927  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 6.858  ; 6.858  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[10] ; CLOCK_50   ; 6.944  ; 6.944  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[11] ; CLOCK_50   ; 6.281  ; 6.281  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[12] ; CLOCK_50   ; 6.466  ; 6.466  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[13] ; CLOCK_50   ; 6.968  ; 6.968  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[14] ; CLOCK_50   ; 7.146  ; 7.146  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[15] ; CLOCK_50   ; 7.490  ; 7.490  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
+--------------+------------+--------+--------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Hold Times                                                                                       ;
+--------------+------------+--------+--------+------------+---------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                       ;
+--------------+------------+--------+--------+------------+---------------------------------------+
; SW[*]        ; CLOCK_50   ; 0.779  ; 0.779  ; Rise       ; CLOCK_50                              ;
;  SW[9]       ; CLOCK_50   ; 0.779  ; 0.779  ; Rise       ; CLOCK_50                              ;
; SRAM_DQ[*]   ; CLOCK_50   ; -3.546 ; -3.546 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[0]  ; CLOCK_50   ; -3.784 ; -3.784 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[1]  ; CLOCK_50   ; -3.888 ; -3.888 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[2]  ; CLOCK_50   ; -3.773 ; -3.773 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[3]  ; CLOCK_50   ; -3.767 ; -3.767 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[4]  ; CLOCK_50   ; -3.684 ; -3.684 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[5]  ; CLOCK_50   ; -3.663 ; -3.663 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[6]  ; CLOCK_50   ; -3.793 ; -3.793 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[7]  ; CLOCK_50   ; -3.810 ; -3.810 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[8]  ; CLOCK_50   ; -3.767 ; -3.767 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[9]  ; CLOCK_50   ; -3.740 ; -3.740 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[10] ; CLOCK_50   ; -3.769 ; -3.769 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[11] ; CLOCK_50   ; -3.546 ; -3.546 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[12] ; CLOCK_50   ; -3.626 ; -3.626 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[13] ; CLOCK_50   ; -3.793 ; -3.793 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[14] ; CLOCK_50   ; -3.847 ; -3.847 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[15] ; CLOCK_50   ; -4.006 ; -4.006 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
+--------------+------------+--------+--------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+----------------+------------+-------+-------+------------+---------------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                       ;
+----------------+------------+-------+-------+------------+---------------------------------------+
; SRAM_ADDR[*]   ; CLOCK_50   ; 8.132 ; 8.132 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 7.604 ; 7.604 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 8.062 ; 8.062 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 7.918 ; 7.918 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 7.927 ; 7.927 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 7.645 ; 7.645 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 6.787 ; 6.787 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 7.065 ; 7.065 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 7.217 ; 7.217 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 6.485 ; 6.485 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 7.190 ; 7.190 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 6.266 ; 6.266 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 7.320 ; 7.320 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 7.281 ; 7.281 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 7.270 ; 7.270 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 7.373 ; 7.373 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 7.789 ; 7.789 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 8.106 ; 8.106 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 8.132 ; 8.132 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_DQ[*]     ; CLOCK_50   ; 5.464 ; 5.464 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 5.450 ; 5.450 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 5.460 ; 5.460 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 5.454 ; 5.454 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 5.464 ; 5.464 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 4.879 ; 4.879 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 4.872 ; 4.872 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 4.563 ; 4.563 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 4.573 ; 4.573 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 5.160 ; 5.160 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 5.160 ; 5.160 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 5.424 ; 5.424 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 5.150 ; 5.150 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 5.216 ; 5.216 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 5.413 ; 5.413 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 5.413 ; 5.413 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 5.406 ; 5.406 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_LB_N      ; CLOCK_50   ; 6.948 ; 6.948 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_OE_N      ; CLOCK_50   ; 7.130 ; 7.130 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_UB_N      ; CLOCK_50   ; 6.900 ; 6.900 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_WE_N      ; CLOCK_50   ; 6.358 ; 6.358 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_B[*]       ; CLOCK_50   ; 8.687 ; 8.687 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[0]      ; CLOCK_50   ; 8.125 ; 8.125 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[1]      ; CLOCK_50   ; 8.687 ; 8.687 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[2]      ; CLOCK_50   ; 8.644 ; 8.644 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[3]      ; CLOCK_50   ; 8.617 ; 8.617 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_G[*]       ; CLOCK_50   ; 8.393 ; 8.393 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[0]      ; CLOCK_50   ; 8.390 ; 8.390 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[1]      ; CLOCK_50   ; 8.375 ; 8.375 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[2]      ; CLOCK_50   ; 8.086 ; 8.086 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[3]      ; CLOCK_50   ; 8.393 ; 8.393 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_HS         ; CLOCK_50   ; 5.985 ; 5.985 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_R[*]       ; CLOCK_50   ; 8.704 ; 8.704 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[0]      ; CLOCK_50   ; 8.642 ; 8.642 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[1]      ; CLOCK_50   ; 8.372 ; 8.372 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[2]      ; CLOCK_50   ; 8.704 ; 8.704 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[3]      ; CLOCK_50   ; 7.872 ; 7.872 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_VS         ; CLOCK_50   ; 6.183 ; 6.183 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; LEDG[*]        ; CLOCK_50   ; 5.844 ; 5.844 ; Rise       ; PLL:pll|altpll:altpll_component|_clk1 ;
;  LEDG[7]       ; CLOCK_50   ; 5.844 ; 5.844 ; Rise       ; PLL:pll|altpll:altpll_component|_clk1 ;
+----------------+------------+-------+-------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+----------------+------------+-------+-------+------------+---------------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                       ;
+----------------+------------+-------+-------+------------+---------------------------------------+
; SRAM_ADDR[*]   ; CLOCK_50   ; 2.121 ; 2.121 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 2.933 ; 2.933 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 2.612 ; 2.612 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 2.601 ; 2.601 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 2.595 ; 2.595 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 2.502 ; 2.502 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 2.170 ; 2.170 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 2.192 ; 2.192 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 2.280 ; 2.280 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 2.386 ; 2.386 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 2.161 ; 2.161 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 2.121 ; 2.121 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 2.494 ; 2.494 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 2.303 ; 2.303 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 2.298 ; 2.298 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 2.290 ; 2.290 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 2.406 ; 2.406 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 2.597 ; 2.597 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 2.548 ; 2.548 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_DQ[*]     ; CLOCK_50   ; 1.902 ; 1.902 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 2.248 ; 2.248 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 2.258 ; 2.258 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 2.251 ; 2.251 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 2.261 ; 2.261 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 2.032 ; 2.032 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 2.028 ; 2.028 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 1.902 ; 1.902 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 1.912 ; 1.912 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 2.129 ; 2.129 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 2.129 ; 2.129 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 2.221 ; 2.221 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 2.119 ; 2.119 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 2.167 ; 2.167 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 2.220 ; 2.220 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 2.220 ; 2.220 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 2.212 ; 2.212 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_LB_N      ; CLOCK_50   ; 2.664 ; 2.664 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_OE_N      ; CLOCK_50   ; 2.720 ; 2.720 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_UB_N      ; CLOCK_50   ; 2.620 ; 2.620 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_WE_N      ; CLOCK_50   ; 2.427 ; 2.427 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_B[*]       ; CLOCK_50   ; 2.751 ; 2.751 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[0]      ; CLOCK_50   ; 2.751 ; 2.751 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[1]      ; CLOCK_50   ; 2.952 ; 2.952 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[2]      ; CLOCK_50   ; 2.939 ; 2.939 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[3]      ; CLOCK_50   ; 2.904 ; 2.904 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_G[*]       ; CLOCK_50   ; 2.789 ; 2.789 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[0]      ; CLOCK_50   ; 2.907 ; 2.907 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[1]      ; CLOCK_50   ; 2.895 ; 2.895 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[2]      ; CLOCK_50   ; 2.789 ; 2.789 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[3]      ; CLOCK_50   ; 2.855 ; 2.855 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_HS         ; CLOCK_50   ; 2.495 ; 2.495 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_R[*]       ; CLOCK_50   ; 2.582 ; 2.582 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[0]      ; CLOCK_50   ; 2.926 ; 2.926 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[1]      ; CLOCK_50   ; 2.829 ; 2.829 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[2]      ; CLOCK_50   ; 2.889 ; 2.889 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[3]      ; CLOCK_50   ; 2.582 ; 2.582 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_VS         ; CLOCK_50   ; 2.530 ; 2.530 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; LEDG[*]        ; CLOCK_50   ; 2.367 ; 2.367 ; Rise       ; PLL:pll|altpll:altpll_component|_clk1 ;
;  LEDG[7]       ; CLOCK_50   ; 2.367 ; 2.367 ; Rise       ; PLL:pll|altpll:altpll_component|_clk1 ;
+----------------+------------+-------+-------+------------+---------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                           ;
+---------------------------------------+---------------------------------------+----------+----------+----------+----------+
; From Clock                            ; To Clock                              ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------+---------------------------------------+----------+----------+----------+----------+
; CLOCK_50                              ; CLOCK_50                              ; 1        ; 0        ; 0        ; 0        ;
; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 70       ; 0        ; 0        ; 0        ;
; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 3510     ; 0        ; 0        ; 0        ;
; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 165      ; 0        ; 0        ; 0        ;
; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk1 ; 16       ; 0        ; 0        ; 0        ;
; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 18       ; 0        ; 0        ; 0        ;
; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 14313    ; 0        ; 0        ; 0        ;
+---------------------------------------+---------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                            ;
+---------------------------------------+---------------------------------------+----------+----------+----------+----------+
; From Clock                            ; To Clock                              ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------+---------------------------------------+----------+----------+----------+----------+
; CLOCK_50                              ; CLOCK_50                              ; 1        ; 0        ; 0        ; 0        ;
; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 70       ; 0        ; 0        ; 0        ;
; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 3510     ; 0        ; 0        ; 0        ;
; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 165      ; 0        ; 0        ; 0        ;
; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk1 ; 16       ; 0        ; 0        ; 0        ;
; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 18       ; 0        ; 0        ; 0        ;
; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 14313    ; 0        ; 0        ; 0        ;
+---------------------------------------+---------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                             ;
+------------+---------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                              ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+---------------------------------------+----------+----------+----------+----------+
; CLOCK_50   ; PLL:pll|altpll:altpll_component|_clk0 ; 59       ; 0        ; 0        ; 0        ;
; CLOCK_50   ; PLL:pll|altpll:altpll_component|_clk1 ; 255      ; 0        ; 0        ; 0        ;
+------------+---------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                              ;
+------------+---------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                              ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+---------------------------------------+----------+----------+----------+----------+
; CLOCK_50   ; PLL:pll|altpll:altpll_component|_clk0 ; 59       ; 0        ; 0        ; 0        ;
; CLOCK_50   ; PLL:pll|altpll:altpll_component|_clk1 ; 255      ; 0        ; 0        ; 0        ;
+------------+---------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 17    ; 17   ;
; Unconstrained Input Port Paths  ; 17    ; 17   ;
; Unconstrained Output Ports      ; 53    ; 53   ;
; Unconstrained Output Port Paths ; 188   ; 188  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Apr 09 12:29:17 2018
Info: Command: quartus_sta HardwareInvaders -c HardwareInvaders
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'HardwareInvaders.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {pll|altpll_component|pll|inclk[0]} -multiply_by 2 -duty_cycle 50.00 -name {PLL:pll|altpll:altpll_component|_clk0} {pll|altpll_component|pll|clk[0]}
    Info (332110): create_generated_clock -source {pll|altpll_component|pll|inclk[0]} -duty_cycle 50.00 -name {PLL:pll|altpll:altpll_component|_clk1} {pll|altpll_component|pll|clk[1]}
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 2.570
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.570         0.000 PLL:pll|altpll:altpll_component|_clk0 
    Info (332119):     5.349         0.000 PLL:pll|altpll:altpll_component|_clk1 
    Info (332119):    18.464         0.000 CLOCK_50 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.445         0.000 PLL:pll|altpll:altpll_component|_clk0 
    Info (332119):     0.445         0.000 PLL:pll|altpll:altpll_component|_clk1 
    Info (332119):     1.288         0.000 CLOCK_50 
Info (332146): Worst-case recovery slack is 2.811
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.811         0.000 PLL:pll|altpll:altpll_component|_clk0 
    Info (332119):    12.811         0.000 PLL:pll|altpll:altpll_component|_clk1 
Info (332146): Worst-case removal slack is 6.941
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     6.941         0.000 PLL:pll|altpll:altpll_component|_clk0 
    Info (332119):     6.941         0.000 PLL:pll|altpll:altpll_component|_clk1 
Info (332146): Worst-case minimum pulse width slack is 3.889
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     3.889         0.000 PLL:pll|altpll:altpll_component|_clk0 
    Info (332119):     8.889         0.000 CLOCK_50 
    Info (332119):     8.889         0.000 PLL:pll|altpll:altpll_component|_clk1 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332146): Worst-case setup slack is 6.320
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     6.320         0.000 PLL:pll|altpll:altpll_component|_clk0 
    Info (332119):     8.254         0.000 PLL:pll|altpll:altpll_component|_clk1 
    Info (332119):    19.357         0.000 CLOCK_50 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 PLL:pll|altpll:altpll_component|_clk0 
    Info (332119):     0.215         0.000 PLL:pll|altpll:altpll_component|_clk1 
    Info (332119):     0.523         0.000 CLOCK_50 
Info (332146): Worst-case recovery slack is 5.560
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     5.560         0.000 PLL:pll|altpll:altpll_component|_clk0 
    Info (332119):    15.559         0.000 PLL:pll|altpll:altpll_component|_clk1 
Info (332146): Worst-case removal slack is 4.320
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.320         0.000 PLL:pll|altpll:altpll_component|_clk0 
    Info (332119):     4.321         0.000 PLL:pll|altpll:altpll_component|_clk1 
Info (332146): Worst-case minimum pulse width slack is 4.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.000         0.000 PLL:pll|altpll:altpll_component|_clk0 
    Info (332119):     9.000         0.000 CLOCK_50 
    Info (332119):     9.000         0.000 PLL:pll|altpll:altpll_component|_clk1 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 477 megabytes
    Info: Processing ended: Mon Apr 09 12:29:18 2018
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


