---
title: "[컴퓨터구조론 개정5판] 05장 기본문제 풀이 - 생능출판(김종현 저)"
toc: false
tags: [컴퓨터구조론,생능출판]
categories:
  - Book
  - Review
date: 2020-06-29 05:00:00
thumbnail: /images/post_include/computer-architecture/book_poster.jpg
---
> 2019년 8월 12일 인쇄된 생능 출판의 김종현 저 컴퓨터구조론 제5판2쇄를 기준으로 작성되었습니다.  
> 저작권법 등의 문제로 문제를 제외한 답과 풀이만을 제공합니다.  
> 개인적으로 학습하며 풀이하였기때문에 <font color='red'>틀린 답</font>이 있을 수 있습니다. 잘못된 내용이 있다면 댓글로 알려주세요.  

# 05장 기본문제: P.311 ~ 317
## **기본문제 5.1**
* 정답: 라. CPU의 직접 액세스 가능 여부
* 풀이: 내부기억장치는 CPU가 직접 액세스할 수 있지만, 외부기억장치는 Controller를 거쳐야 한다.
    - 내부기억장치: RAM, ROM, 캐시 등
    - 외부기억장치: HDD, SSD 등(with Controller)

## **기본문제 5.2**
* 정답: 나. 임의 액세스 기억장치
* 풀이: 임의 액세스(Random Access) 기억장치는 고유의 주소를 바탕으로 데이터를 액세스하기에 위치에 상관 없이 액세스 시간이 모두 동일하다.

## **기본문제 5.3**
* 정답: 다. 연관 액세스 기억장치
* 풀이: key(비트패턴)을 바탕으로 액세스하는 방식으로 모든 key를 한 번에 탐색하는 고가의 하드웨어가 필요하다.

## **기본문제 5.4**
* 정답: 나. 기억장치 사이클 시간
* 풀이: 
    - 액세스 시간: 주소와 읽기/쓰기 신호가 기억장치에 도착하는 순간부터 데이터가 쓰이거나 읽혀지는 동작이 완료되는 순간까지의 시간
        
## **기본문제 5.5**
* 정답: 가. 1K 바이트
* 풀이: 2<sup>10</sup> x 1Byte = 1KByte

## **기본문제 5.6**
* 정답: 다. 4K 바이트
* 풀이: 2<sup>10</sup> x  2<sup>2</sup> Byte = 4KByte

## **기본문제 5.7**
* 정답: 라. 비트당 가격 상승
* 풀이: 최상위 계층(레지스터), 최하위 계층(CD/DVD)으로 최상위 계층일 수록 속도가 빠르지만 비트당 가격이 비싸 용량이 제한적이다. 

## **기본문제 5.8**
* 정답: 나. (4) → (1) → (3) → (2)
* 풀이: 기억장치 계층이 상위일수록 액세스 시간이 짧다.

## **기본문제 5.9**
* 정답: 나. 56ns
* 풀이: 20ns x 0.8 + 200ns x 0.2 = 56ns

## **기본문제 5.10**
* 정답: 다. 전원 공급이 중단되면 내용이 지워진다.
* 풀이: 휘발성 기억장치는 전원이 공급되는 동안에만 내용이 보존되는 특성을 가진다.

## **기본문제 5.11**
* 정답: 다. SRAM보다 빠르다.
* 풀이:
    - DRAM: 속도 느림(주기억장치용)  
    캐패시터의 충전과 방전으로 데이터를 표현한다. 캐패시터는 시간이 지남에 따라 전하 손실이 발생하므로 주기적으로 Refresh 해줘야만 한다.
    - SDRAM: 속도 빠름(캐시용)  
    플립-플롭으로 데이터를 표현한다. 전원이 공급되는한 재충전이 필요 없다.

## **기본문제 5.12**
* 정답: 나. 9비트
* 풀이: 기억 장소 512개를 지정하기 위해 필요한 주소 비트는 2<sup>9</sup> = 512 즉, 9비트이다.

## **기본문제 5.13**
* 정답: 나. 13개
* 풀이: 64M개의 주소를 지정하기 위해서는 2<sup>6</sup> x 2<sup>20</sup>(=64M), 26비트가 필요하다. 5-7 구조의 경우 열과 행의 인출이 분리되어 있으므로 절반인 13비트만 있으면 충분하다.

## **기본문제 5.14**
* 정답: 라. 쓰기 신호
* 풀이: ROM은 Read Only Memory로 읽기만 가능하기에 쓰기 신호가 불필요하다.

## **기본문제 5.15**
* 정답: 다. 4K x 8
* 풀이: 2<sup>12</sup> x 8 => 4K x 8

## **기본문제 5.16**
* 정답: 다. EEPROM
* 풀이:
    - 전원 공급이 중단되어도 내용이 지워지지 않으므로 RAM이 아닌 ROM이다.
    - EPROM은 자외선을 이용해 내용을 지울 수 있다.
    - EEPROM은 전기를 이용해 내용을 지울 수 있다.

## **기본문제 5.17**
* 정답: 라. 8개 RAM들을 병렬 연결
* 풀이: 병렬 연결 시 주기억장치 모듈의 용량은 변하지 않으며 데이터 버스의 비트가 합연산된다. => (1K x 4비트) x 병렬 8개 = 1K x 32비트

## **기본문제 5.18**
* 정답: 다. 7FFH
* 풀이: 네 개의 512 x 4비트 RAM 칩들을 직렬 연결 => 2K x 4비트 모듈 구성 => 2K = 2<sup>11</sup> => 기억장치 모듈의 마지막 주소(111 1111 1111) 

## **기본문제 5.19**
* 정답: 다. 0.9
* 풀이: 캐시 적중(450) / 액세스 시도(500) = 0.9

## **기본문제 5.20**
* 정답: 나. 48ns
* 풀이: 10ns x 0.8 + 200ns x 0.2 = 48ns

## **기본문제 5.21**
* 정답: 가. 1개
* 풀이: 직접 사상 방식은 각 블록이 적재될 수 있는 라인이 1개로 정해져있다.

## **기본문제 5.22**
* 정답: 라. 64개
* 풀이: 완전-연관 사상 방식은 주기억장치 블록이 캐시의 어떤 라인으로든 적재될 수 있다.

## **기본문제 5.23**
* 정답: 나. 4개
* 풀이: 4-way 세트-연관 사상 방식 => 각 세트에 4개의 line이 존재하며, 각 블록은 j(블록 번호) mod v(세트의 개수)에 따라 세트를 선택하고 그 세트의 라인 중 하나를 선택하여 적재된다.

## **기본문제 5.24**
* 정답: 나. FIFO
* 풀이: First-In First-Out의 약자인 FIFO는 가장 먼저 적재된 블록을 교체하는 방식이다.

## **기본문제 5.25**
* 정답: 나. 쓰기 시간이 길어진다.
* 풀이: 
    - Write-Through 방식
        - 캐시 갱신 시 주기억장치도 갱신
        - 위의 이유로 동작(Write)이 오래걸림.
    - Write-Back 방식
        - 캐시 갱신 시 캐시만 갱신
        - 캐시의 라인이 다른 블록으로 변경될 때, 값이 변경된적 있다면 주기억장치를 갱신하고 새로운 블록으로 대체
        - 주기억장치 쓰기 최소화
        - 캐시 미스 발생 시, 기존 라인을 주기억장치에 동기화
        - 제어회로가 복잡하고 별도 상태 비트를 포함

## **기본문제 5.26**
* 정답: 다. L1 < L2 < M
* 풀이: M는 L2를, L2는 L1을 포함하는 관계이다.

## **기본문제 5.27**
* 정답: 가. 캐시 액세스 충돌 제거
* 풀이: split cache는 캐시를 명령어만 저장하는 instrcution cache와 데이터만 저장하는 data cache로 분리시켜 용도를 구분하는 개념이다.

## **기본문제 5.28**
* 정답: 다. 액세스가 진행되는 동안 CPU가 대기한다.
* 풀이: SDRAM은 Synchronize 방식으로 클록으로 동기화를 하기때문에 CPU가 대기하지 않는다.

## **기본문제 5.29**
* 정답: 나. CAS 지연을 줄여 칩의 속도를 개선시킨다.
* 풀이: CAS 지연은 Controller의 하드웨어 한계로 극복하기 어렵다.

## **기본문제 5.30**
* 정답: 다. 30ns
* 풀이: 133MHz(한 클록: 7.5ns), DDR이기 때문에 한 클록당 2사이클 수행(버스트 전송: 길이[4]/2사이클 = 2클록 소요), CAS 지연 2사이클(클록) => 7.5ns x (2클록+2클록) = 30ns

## **기본문제 5.31**
* 정답: 가. 30ns
* 풀이: 200MHz(한 클록: 5ns), DDR이기 때문에 한 클록당 2사이클 수행(버스트 전송: 길이[8]/2사이클 = 4클록 소요), CAS 지연 10ns => 5ns x 4클록 + 10ns = 30ns

## **기본문제 5.32**
* 정답: 다. 8사이클
* 풀이: 400MHz(한 클록: 2.5ns), DDR이기 때문에 한 클록당 2사이클 수행(버스트 전송: 길이[8]/2사이클 = 4클록 소요), CAS 소요 사이클(CAS 지연[10ns]/클록[2.5ns]=4) => 읽기 4사이클 + CAS 지연 4사이클 = 8사이클

## **기본문제 5.33**
* 정답: 나. 8
* 풀이: 단면 단일-랭크 모듈(SIMM)은 8개의 x8 SDRAM 칩들로 구성되어 있다.

## **기본문제 5.34**
* 정답: 라. 8Gbyte
* 풀이: 양면 2중-랭크 모듈(DIMM)은 각 면에 하나씩 랭크가 존재하는 모듈이다. 하나의 랭크는 (512M x 8 SDRAM) x 8 = (4G x 64), 2개의 랭크이므로 결과적으로 8G x 64 => 전체 용량은 8GByte가 된다.  
※데이터 출력 비트(x64)를 구하는 과정과 그 결과가 잘못 됐을 가능성이 있습니다.

## **기본문제 5.35**
* 정답: 가. 1G x 4bit
* 풀이: 양면 단일-랭크로 구성되는 모듈을 구성하려면 16개의 SDRAM 칩들을 합쳐서 64bit의 출력을 내야한다. 그렇기에 각 칩은 4bit의 출력에 1G 용량을 조직을 가져아 한다.

## **기본문제 5.36**
* 정답: 다. DRAM
* 풀이: DRAM은 전원의 공급이 중단되면 데이터가 사라지는 휘발성 기억장치이다.

## **기본문제 5.37**
* 정답: 가. PRAM
* 풀이: 차세대 비휘발성 기억장치는 SRAM과 DRAM보다는 느리며 MRAM, FRAM, PRAM 순으로 속도가 빠르다.

## **기본문제 5.38**
* 정답: 나. MRAM
* 풀이: MRAM은 자기장(magnetic field)를 이용하여 정보를 저장하는 비휘발성 기억장치이다.