模块的组成：
![[模块.excalidraw]]

举例：SR锁存器
![[SR锁存器.excalidraw]]
SR锁存器中有两个输入端口`S`和`R`以及两个输出端口
```verilog
//声明SR锁存器两个输入两个输出
module SR_latch(Q, Qbar, Sbar, Rbar);

//端口声明
output Q, Qbar;
input Sbar, Rbar;

//与非门 看图 将输入端和输出端之间的关系
//nand 与非门的函数 也可以通过模块自己实现 
nand n1(Q, Sbar, Qbar);
nand n2(Qbar, Q, Rbar);

//模块语句结束
endmodule

//模块名和端口列表
module Top;

//声明wire,reg,和其他类型的变量
wire q, qbar;
reg set, reset;

//调用上面的模块 低电平有效
SR_latch m1(q,qbar, ~set, ~reset);

//行为模块，初始化
initial
begin
	$monitor($time, "set = %b,  reset = %b, q = %b\n", set, reset, q);
	set = 0; reset = 0;
	#5 reset = 1;
	#5 reset = 0;
	#5 set    = 1;
end

//模块语句结束
endmodule
```

# 端口列表

![[fulladd4.excalidraw]]

顶层模块，调用的时候只用了模块`fulladd4`。从端口`a`，`b`，`c_in`，读入数据，结果从`sum`，`c_out`送出。
```verilog
module fulladd4(sum, c_out, a, b, c_in); //有端口列表的模块
module Top;                                      // 没有端口的模块，仿真用
```

# 端口声明
要在模块中声明。参数的意思

|  关键字   | 端口类型  |
|  :----:  | :----:  |
| input  | 输入端口 |
| output  | 输出端口 |
| inout  | 输入/输出双向端口 |

所有的端口隐含地声明为`wire`类型，如果希望端口具有`wire`数据类型，声明为三种类型之一即可， 但是如果输出类型的端口需要保存数值，就要声明为`reg`类型。

```verilog
module DFF(q, d, clk, reset);
output q;
reg q;                               //输出端口q要一直保存值
input d, clk, reset;
...
...
endmodule
```

不能将`input`和`output`声明为`reg`类型，因为`reg`类型的变量是用于保存数值的，而输入端口反应的是与它相连的外部信号的变化，不能保存信号的值。

`ANSI C` 风格的端口定义
```verilog
module  fulladd4(output  reg [3:0] sum, 
						output  reg c_out,
						input [3:0] a, b,           //默认类型wire
						input  c_in;)                 //默认类型wire

endmodule 
```

# 端口连接规则
![[端口连接规则.excalidraw]]

### 输入端口
从模块内部来看 输入端口必须为线网数据类型；从模块外部来看，输入端口可以连接到线网或`reg`数据类型的变量。
### 输出端口
从模块内部来看 输出端口必须为线网或`reg`数据类型；从模块外部来看，输出端口必须连接到线网类型的变量，不能连接到`reg`类型的变量。
### 输入/输出端口
从模块内部来讲，输入/输出端口必须为线网数据类型；从模块外部来看，输入/输出端口也必须连接到线网类型的变量
### 位宽匹配
允许端口内外的两个部分具有不同的位宽

# 端口与外部信号的连接
## 顺序端口连接
上图的fulladd4模块
```verilog
module Top;

reg [3:0] A,B;
reg C_IN;
wire [3:0] SUM;
wire C_OUT;

//调用fulladd4
fulladd4  f1(SUM, C_OUT, A, B, C_IN);

endmodule 

module fulladd4 (sum, c_out, a, b, c_in);
output [3:0] sum;
output c_out;
input [3:0] a,b;
input c_in;

endmodule 
```

## 命名端口连接
端口连接中可以任意顺序出现，只要保证端口的外部信号的正确匹配就行；
```verilog
fulladd4  f1( .c_out(C_OUT),
				 .sum(SUM),
				 .b(B)
				 .c_in(C_IN)
				 .a(A)	);
```
只要一一匹配就行，优点就是只要端口的名字不变，即使端口的顺序发生变化 也不用调整。

