Fitter report for cc_pld compilation.
Mon Mar 15 16:30:53 2004
Version 3.0 Build 245 10/09/2003 Service Pack 2 SJ Full Version

Command: quartus_fit --import_settings_files=off --export_settings_files=off cc_pld -c cc_pld



---------------------
; Table of Contents ;
---------------------
   1. Legal Notice
   2. Flow Summary
   3. Flow Settings
   4. Flow Elapsed Time
   5. Fitter Summary
   6. Fitter Settings
   7. Fitter Device Options
   8. Fitter Equations
   9. Floorplan View
  10. Pin-Out File
  11. Resource Usage Summary
  12. Input Pins
  13. Output Pins
  14. All Package Pins
  15. I/O Standard
  16. Dedicated Inputs I/O
  17. Output Pin Load For Reported TCO
  18. Fitter Resource Utilization by Entity
  19. Control Signals
  20. Global & Other Fast Signals
  21. Non-Global High Fan-Out Signals
  22. Interconnect Usage Summary
  23. LAB External Interconnect
  24. LAB Macrocells
  25. Shareable Expander
  26. Logic Cell Interconnection
  27. Fitter Messages


----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2003 Altera Corporation
Any  megafunction  design,  and related netlist (encrypted  or  decrypted),
support information,  device programming or simulation file,  and any other
associated  documentation or information  provided by  Altera  or a partner
under  Altera's   Megafunction   Partnership   Program  may  be  used  only
to program  PLD  devices (but not masked  PLD  devices) from  Altera.   Any
other  use  of such  megafunction  design,  netlist,  support  information,
device programming or simulation file,  or any other  related documentation
or information  is prohibited  for  any  other purpose,  including, but not
limited to  modification,  reverse engineering,  de-compiling, or use  with
any other  silicon devices,  unless such use is  explicitly  licensed under
a separate agreement with  Altera  or a megafunction partner.  Title to the
intellectual property,  including patents,  copyrights,  trademarks,  trade
secrets,  or maskworks,  embodied in any such megafunction design, netlist,
support  information,  device programming or simulation file,  or any other
related documentation or information provided by  Altera  or a megafunction
partner, remains with Altera, the megafunction partner, or their respective
licensors. No other licenses, including any licenses needed under any third
party's intellectual property, are provided herein.



-----------------------------------------------------------------
; Flow Summary                                                  ;
-----------------------------------------------------------------
; Flow Status           ; Successful - Mon Mar 15 16:30:53 2004 ;
; Compiler Setting Name ; cc_pld                                ;
; Top-level Entity Name ; cc_pld                                ;
; Family                ; MAX3000A                              ;
; Device                ; EPM3128ATC100-10                      ;
; Total macrocells      ; 17 / 128 ( 13 % )                     ;
; Total pins            ; 46 / 80 ( 57 % )                      ;
-----------------------------------------------------------------


-----------------------------------------------
; Flow Settings                               ;
-----------------------------------------------
; Option                ; Setting             ;
-----------------------------------------------
; Start date & time     ; 03/15/2004 16:30:47 ;
; Main task             ; Compilation         ;
; Compiler Setting Name ; cc_pld              ;
-----------------------------------------------


---------------------------------------
; Flow Elapsed Time                   ;
---------------------------------------
; Module Name          ; Elapsed Time ;
---------------------------------------
; Analysis & Synthesis ; 00:00:02     ;
; Fitter               ; 00:00:01     ;
; Total                ; 00:00:03     ;
---------------------------------------


-----------------------------------------------------------------
; Fitter Summary                                                ;
-----------------------------------------------------------------
; Fitter Status         ; Successful - Mon Mar 15 16:30:53 2004 ;
; Compiler Setting Name ; cc_pld                                ;
; Top-level Entity Name ; cc_pld                                ;
; Family                ; MAX3000A                              ;
; Device                ; EPM3128ATC100-10                      ;
; Total macrocells      ; 17 / 128 ( 13 % )                     ;
; Total pins            ; 46 / 80 ( 57 % )                      ;
-----------------------------------------------------------------


-------------------------------------------------------------------
; Fitter Settings                                                 ;
-------------------------------------------------------------------
; Option                                     ; Setting            ;
-------------------------------------------------------------------
; Device                                     ; EPM3128ATC100-10   ;
; Fast Fit compilation                       ; Off                ;
; FIT_ONLY_ONE_ATTEMPT                       ; Off                ;
; Optimize IOC register placement for timing ; On                 ;
; Optimize timing                            ; Normal compilation ;
-------------------------------------------------------------------


------------------------------------------------------------------------------------------
; Fitter Device Options                                                                  ;
------------------------------------------------------------------------------------------
; Option                                       ; Setting                                 ;
------------------------------------------------------------------------------------------
; Auto-restart configuration after error       ; Off                                     ;
; Release clears before tri-states             ; Off                                     ;
; Enable user-supplied start-up clock (CLKUSR) ; Off                                     ;
; Enable device-wide reset (DEV_CLRn)          ; Off                                     ;
; Enable device-wide output enable (DEV_OE)    ; Off                                     ;
; Enable INIT_DONE output                      ; Off                                     ;
; Reserve all unused pins                      ; As output driving an unspecified signal ;
; Security bit                                 ; Off                                     ;
; Base pin-out file on sameframe device        ; Off                                     ;
------------------------------------------------------------------------------------------


---------------------
; Fitter Equations  ;
---------------------
The equations can be found in C:\Home\Alex\cc_cpld Mar-15-2004 for new nCONFIG\cc_pld.fit.eqn.


-------------------
; Floorplan View  ;
-------------------
Floorplan report data cannot be output to ASCII.
Please use Quartus II to view the floorplan report data.


-----------------
; Pin-Out File  ;
-----------------
The pin-out file can be found in C:\Home\Alex\cc_cpld Mar-15-2004 for new nCONFIG\cc_pld.pin.


----------------------------------------------------
; Resource Usage Summary                           ;
----------------------------------------------------
; Resource                     ; Usage             ;
----------------------------------------------------
; Logic cells                  ; 17 / 128 ( 13 % ) ;
; Registers                    ; 3 / 128 ( 2 % )   ;
; Number of pterms used        ; 28                ;
; User inserted logic cells    ; 0                 ;
; I/O pins                     ; 46 / 80 ( 57 % )  ;
;     -- Clock pins            ; 2 / 2 ( 100 % )   ;
;     -- Dedicated input pins  ; 2 / 2 ( 100 % )   ;
; Global signals               ; 2                 ;
; Shareable expanders          ; 1 / 128 ( < 1 % ) ;
; Parallel expanders           ; 0 / 120 ( 0 % )   ;
; Cells using turbo bit        ; 17 / 128 ( 13 % ) ;
; Maximum fan-out node         ; 24                ;
; Maximum fan-out              ; 12                ;
; Total fan-out                ; 61                ;
; Average fan-out              ; 0.95              ;
----------------------------------------------------


---------------------------------------------------------------------------------------------------------------------------------
; Input Pins                                                                                                                    ;
---------------------------------------------------------------------------------------------------------------------------------
; Name     ; Pin # ; I/O Bank ; LAB ; Combinational Fan-Out ; Registered Fan-Out ; Global ; I/O Standard ; Location assigned by ;
---------------------------------------------------------------------------------------------------------------------------------
; CA_DCLK  ; 14    ; --       ; B   ; 1                     ; 0                  ; no     ; LVCMOS       ; User                 ;
; CA_D[0]  ; 1     ; --       ; A   ; 1                     ; 0                  ; no     ; LVCMOS       ; User                 ;
; CA_D[1]  ; 2     ; --       ; A   ; 1                     ; 0                  ; no     ; LVCMOS       ; User                 ;
; CA_D[2]  ; 5     ; --       ; B   ; 1                     ; 0                  ; no     ; LVCMOS       ; User                 ;
; CA_D[3]  ; 6     ; --       ; B   ; 1                     ; 0                  ; no     ; LVCMOS       ; User                 ;
; CA_D[4]  ; 7     ; --       ; B   ; 1                     ; 0                  ; no     ; LVCMOS       ; User                 ;
; CA_D[5]  ; 8     ; --       ; B   ; 1                     ; 0                  ; no     ; LVCMOS       ; User                 ;
; CA_D[6]  ; 9     ; --       ; B   ; 1                     ; 0                  ; no     ; LVCMOS       ; User                 ;
; CA_D[7]  ; 10    ; --       ; B   ; 1                     ; 0                  ; no     ; LVCMOS       ; User                 ;
; CF_DCLK  ; 21    ; --       ; C   ; 1                     ; 0                  ; no     ; LVCMOS       ; User                 ;
; CF_D[0]  ; 22    ; --       ; C   ; 1                     ; 0                  ; no     ; LVCMOS       ; User                 ;
; CF_D[1]  ; 23    ; --       ; C   ; 1                     ; 0                  ; no     ; LVCMOS       ; User                 ;
; CF_D[2]  ; 24    ; --       ; C   ; 1                     ; 0                  ; no     ; LVCMOS       ; User                 ;
; CF_D[3]  ; 25    ; --       ; C   ; 1                     ; 0                  ; no     ; LVCMOS       ; User                 ;
; CF_D[4]  ; 27    ; --       ; D   ; 1                     ; 0                  ; no     ; LVCMOS       ; User                 ;
; CF_D[5]  ; 28    ; --       ; D   ; 1                     ; 0                  ; no     ; LVCMOS       ; User                 ;
; CF_D[6]  ; 29    ; --       ; D   ; 1                     ; 0                  ; no     ; LVCMOS       ; User                 ;
; CF_D[7]  ; 30    ; --       ; D   ; 1                     ; 0                  ; no     ; LVCMOS       ; User                 ;
; CLK100   ; 87    ; --       ; --  ; 2                     ; 0                  ; yes    ; LVCMOS       ; User                 ;
; OE1      ; 88    ; --       ; --  ; 0                     ; 0                  ; no     ; LVCMOS       ; User                 ;
; OE2_IN   ; 90    ; --       ; --  ; 0                     ; 0                  ; no     ; LVCMOS       ; User                 ;
; nCA_CONF ; 50    ; --       ; E   ; 2                     ; 0                  ; no     ; LVCMOS       ; User                 ;
; nCF_CONF ; 75    ; --       ; H   ; 2                     ; 0                  ; no     ; LVCMOS       ; User                 ;
; nEPC_SEL ; 97    ; --       ; A   ; 1                     ; 0                  ; no     ; LVCMOS       ; User                 ;
; nRECONF  ; 96    ; --       ; A   ; 2                     ; 0                  ; no     ; LVCMOS       ; User                 ;
; nRESET   ; 89    ; --       ; --  ; 4                     ; 0                  ; yes    ; LVCMOS       ; User                 ;
---------------------------------------------------------------------------------------------------------------------------------


--------------------------------------------------------------------------------------------------------------------------------------
; Output Pins                                                                                                                        ;
--------------------------------------------------------------------------------------------------------------------------------------
; Name    ; Pin # ; I/O Bank ; LAB ; Output Register ; Slow Slew Rate ; Open Drain ; Turbo Bit ; I/O Standard ; Location assigned by ;
--------------------------------------------------------------------------------------------------------------------------------------
; CA_OE   ; 16    ; --       ; C   ; no              ; no             ; yes        ; yes       ; LVCMOS       ; User                 ;
; CA_SEL  ; 17    ; --       ; C   ; no              ; no             ; no         ; yes       ; LVCMOS       ; User                 ;
; CF_OE   ; 20    ; --       ; C   ; no              ; no             ; yes        ; yes       ; LVCMOS       ; User                 ;
; CF_SEL  ; 19    ; --       ; C   ; no              ; no             ; no         ; yes       ; LVCMOS       ; User                 ;
; CLK     ; 93    ; --       ; A   ; no              ; no             ; no         ; yes       ; LVCMOS       ; User                 ;
; C_DCLK  ; 94    ; --       ; A   ; no              ; no             ; no         ; yes       ; LVCMOS       ; User                 ;
; C_D[0]  ; 85    ; --       ; H   ; no              ; no             ; no         ; yes       ; LVCMOS       ; User                 ;
; C_D[1]  ; 84    ; --       ; H   ; no              ; no             ; no         ; yes       ; LVCMOS       ; User                 ;
; C_D[2]  ; 83    ; --       ; H   ; no              ; no             ; no         ; yes       ; LVCMOS       ; User                 ;
; C_D[3]  ; 81    ; --       ; H   ; no              ; no             ; no         ; yes       ; LVCMOS       ; User                 ;
; C_D[4]  ; 80    ; --       ; H   ; no              ; no             ; no         ; yes       ; LVCMOS       ; User                 ;
; C_D[5]  ; 79    ; --       ; H   ; no              ; no             ; no         ; yes       ; LVCMOS       ; User                 ;
; C_D[6]  ; 77    ; --       ; H   ; no              ; no             ; no         ; yes       ; LVCMOS       ; User                 ;
; C_D[7]  ; 76    ; --       ; H   ; no              ; no             ; no         ; yes       ; LVCMOS       ; User                 ;
; OE2_OUT ; 92    ; --       ; A   ; no              ; no             ; no         ; yes       ; LVCMOS       ; User                 ;
; nC_CONF ; 100   ; --       ; A   ; no              ; no             ; no         ; yes       ; LVCMOS       ; User                 ;
--------------------------------------------------------------------------------------------------------------------------------------


-----------------------------------------------------------------
; All Package Pins                                              ;
-----------------------------------------------------------------
; Location ; I/O Bank ; Pin Name/Usage ; I/O Standard ; Voltage ;
-----------------------------------------------------------------
; 1        ; --       ; CA_D[0]        ; LVCMOS       ;         ;
; 2        ; --       ; CA_D[1]        ; LVCMOS       ;         ;
; 3        ; --       ; VCCIO          ;              ; 3.3V    ;
; 4        ; --       ; +TDI           ; LVCMOS       ;         ;
; 5        ; --       ; CA_D[2]        ; LVCMOS       ;         ;
; 6        ; --       ; CA_D[3]        ; LVCMOS       ;         ;
; 7        ; --       ; CA_D[4]        ; LVCMOS       ;         ;
; 8        ; --       ; CA_D[5]        ; LVCMOS       ;         ;
; 9        ; --       ; CA_D[6]        ; LVCMOS       ;         ;
; 10       ; --       ; CA_D[7]        ; LVCMOS       ;         ;
; 11       ; --       ; GND            ;              ;         ;
; 12       ; --       ; RESERVED       ;              ;         ;
; 13       ; --       ; RESERVED       ;              ;         ;
; 14       ; --       ; CA_DCLK        ; LVCMOS       ;         ;
; 15       ; --       ; +TMS           ; LVCMOS       ;         ;
; 16       ; --       ; CA_OE          ; LVCMOS       ;         ;
; 17       ; --       ; CA_SEL         ; LVCMOS       ;         ;
; 18       ; --       ; VCCIO          ;              ; 3.3V    ;
; 19       ; --       ; CF_SEL         ; LVCMOS       ;         ;
; 20       ; --       ; CF_OE          ; LVCMOS       ;         ;
; 21       ; --       ; CF_DCLK        ; LVCMOS       ;         ;
; 22       ; --       ; CF_D[0]        ; LVCMOS       ;         ;
; 23       ; --       ; CF_D[1]        ; LVCMOS       ;         ;
; 24       ; --       ; CF_D[2]        ; LVCMOS       ;         ;
; 25       ; --       ; CF_D[3]        ; LVCMOS       ;         ;
; 26       ; --       ; GND            ;              ;         ;
; 27       ; --       ; CF_D[4]        ; LVCMOS       ;         ;
; 28       ; --       ; CF_D[5]        ; LVCMOS       ;         ;
; 29       ; --       ; CF_D[6]        ; LVCMOS       ;         ;
; 30       ; --       ; CF_D[7]        ; LVCMOS       ;         ;
; 31       ; --       ; RESERVED       ;              ;         ;
; 32       ; --       ; RESERVED       ;              ;         ;
; 33       ; --       ; GND            ;              ;         ;
; 34       ; --       ; VCCIO          ;              ; 3.3V    ;
; 35       ; --       ; RESERVED       ;              ;         ;
; 36       ; --       ; RESERVED       ;              ;         ;
; 37       ; --       ; RESERVED       ;              ;         ;
; 38       ; --       ; GND            ;              ;         ;
; 39       ; --       ; VCCINT         ;              ; 3.3V    ;
; 40       ; --       ; RESERVED       ;              ;         ;
; 41       ; --       ; RESERVED       ;              ;         ;
; 42       ; --       ; RESERVED       ;              ;         ;
; 43       ; --       ; GND            ;              ;         ;
; 44       ; --       ; RESERVED       ;              ;         ;
; 45       ; --       ; RESERVED       ;              ;         ;
; 46       ; --       ; RESERVED       ;              ;         ;
; 47       ; --       ; RESERVED       ;              ;         ;
; 48       ; --       ; RESERVED       ;              ;         ;
; 49       ; --       ; RESERVED       ;              ;         ;
; 50       ; --       ; nCA_CONF       ; LVCMOS       ;         ;
; 51       ; --       ; VCCIO          ;              ; 3.3V    ;
; 52       ; --       ; RESERVED       ;              ;         ;
; 53       ; --       ; GND            ;              ;         ;
; 54       ; --       ; RESERVED       ;              ;         ;
; 55       ; --       ; RESERVED       ;              ;         ;
; 56       ; --       ; RESERVED       ;              ;         ;
; 57       ; --       ; RESERVED       ;              ;         ;
; 58       ; --       ; RESERVED       ;              ;         ;
; 59       ; --       ; GND            ;              ;         ;
; 60       ; --       ; RESERVED       ;              ;         ;
; 61       ; --       ; RESERVED       ;              ;         ;
; 62       ; --       ; +TCK           ; LVCMOS       ;         ;
; 63       ; --       ; RESERVED       ;              ;         ;
; 64       ; --       ; RESERVED       ;              ;         ;
; 65       ; --       ; GND            ;              ;         ;
; 66       ; --       ; VCCIO          ;              ; 3.3V    ;
; 67       ; --       ; RESERVED       ;              ;         ;
; 68       ; --       ; RESERVED       ;              ;         ;
; 69       ; --       ; RESERVED       ;              ;         ;
; 70       ; --       ; RESERVED       ;              ;         ;
; 71       ; --       ; RESERVED       ;              ;         ;
; 72       ; --       ; RESERVED       ;              ;         ;
; 73       ; --       ; *TDO           ; LVCMOS       ;         ;
; 74       ; --       ; GND            ;              ;         ;
; 75       ; --       ; nCF_CONF       ; LVCMOS       ;         ;
; 76       ; --       ; C_D[7]         ; LVCMOS       ;         ;
; 77       ; --       ; C_D[6]         ; LVCMOS       ;         ;
; 78       ; --       ; GND            ;              ;         ;
; 79       ; --       ; C_D[5]         ; LVCMOS       ;         ;
; 80       ; --       ; C_D[4]         ; LVCMOS       ;         ;
; 81       ; --       ; C_D[3]         ; LVCMOS       ;         ;
; 82       ; --       ; VCCIO          ;              ; 3.3V    ;
; 83       ; --       ; C_D[2]         ; LVCMOS       ;         ;
; 84       ; --       ; C_D[1]         ; LVCMOS       ;         ;
; 85       ; --       ; C_D[0]         ; LVCMOS       ;         ;
; 86       ; --       ; GND            ;              ;         ;
; 87       ; --       ; CLK100         ; LVCMOS       ;         ;
; 88       ; --       ; OE1            ; LVCMOS       ;         ;
; 89       ; --       ; nRESET         ; LVCMOS       ;         ;
; 90       ; --       ; OE2_IN         ; LVCMOS       ;         ;
; 91       ; --       ; VCCINT         ;              ; 3.3V    ;
; 92       ; --       ; OE2_OUT        ; LVCMOS       ;         ;
; 93       ; --       ; CLK            ; LVCMOS       ;         ;
; 94       ; --       ; C_DCLK         ; LVCMOS       ;         ;
; 95       ; --       ; GND            ;              ;         ;
; 96       ; --       ; nRECONF        ; LVCMOS       ;         ;
; 97       ; --       ; nEPC_SEL       ; LVCMOS       ;         ;
; 98       ; --       ; RESERVED       ;              ;         ;
; 99       ; --       ; RESERVED       ;              ;         ;
; 100      ; --       ; nC_CONF        ; LVCMOS       ;         ;
-----------------------------------------------------------------


----------------------------------------------------------------------------------------------------
; I/O Standard                                                                                     ;
----------------------------------------------------------------------------------------------------
; I/O Standard ; Input Vref ; Dedicated Input Pins ; Pins in I/O Bank1 ; Pins in I/O Bank2 ; Total ;
----------------------------------------------------------------------------------------------------
; LVCMOS       ; -          ; 4                    ; 0                 ; 0                 ; 4     ;
----------------------------------------------------------------------------------------------------


------------------------------------------------------------------------
; Dedicated Inputs I/O                                                 ;
------------------------------------------------------------------------
; Name   ; Pin # ; Type  ; VCCIO ; I/O Standard ; Input Vref ; Current ;
------------------------------------------------------------------------
; CLK100 ; 87    ; Input ; --    ; LVCMOS       ; -          ; 0 mA    ;
; OE1    ; 88    ; Input ; --    ; LVCMOS       ; -          ; 0 mA    ;
; OE2_IN ; 90    ; Input ; --    ; LVCMOS       ; -          ; 0 mA    ;
; nRESET ; 89    ; Input ; --    ; LVCMOS       ; -          ; 0 mA    ;
------------------------------------------------------------------------


-------------------------------------------------
; Output Pin Load For Reported TCO              ;
-------------------------------------------------
; I/O Standard ; Load  ; Termination Resistance ;
-------------------------------------------------
; LVTTL        ; 10 pF ; Not Available          ;
; LVCMOS       ; 10 pF ; Not Available          ;
; 3.3-V PCI    ; 10 pF ; 25 Ohm                 ;
; 2.5 V        ; 10 pF ; Not Available          ;
-------------------------------------------------


-------------------------------------------------------------------------------------------------------------------
; Fitter Resource Utilization by Entity                                                                           ;
-------------------------------------------------------------------------------------------------------------------
; Compilation Hierarchy Node        ; Macrocells ; Pins ; Full Hierarchy Name                                     ;
-------------------------------------------------------------------------------------------------------------------
; |cc_pld                           ; 17         ; 46   ; |cc_pld                                                 ;
;    |8mux:13|                      ; 8          ; 0    ; |cc_pld|8mux:13                                         ;
;       |lpm_mux:lpm_mux_component| ; 8          ; 0    ; |cc_pld|8mux:13|lpm_mux:lpm_mux_component               ;
;          |muxlut:$00009|          ; 1          ; 0    ; |cc_pld|8mux:13|lpm_mux:lpm_mux_component|muxlut:$00009 ;
;          |muxlut:$00011|          ; 1          ; 0    ; |cc_pld|8mux:13|lpm_mux:lpm_mux_component|muxlut:$00011 ;
;          |muxlut:$00013|          ; 1          ; 0    ; |cc_pld|8mux:13|lpm_mux:lpm_mux_component|muxlut:$00013 ;
;          |muxlut:$00015|          ; 1          ; 0    ; |cc_pld|8mux:13|lpm_mux:lpm_mux_component|muxlut:$00015 ;
;          |muxlut:$00017|          ; 1          ; 0    ; |cc_pld|8mux:13|lpm_mux:lpm_mux_component|muxlut:$00017 ;
;          |muxlut:$00019|          ; 1          ; 0    ; |cc_pld|8mux:13|lpm_mux:lpm_mux_component|muxlut:$00019 ;
;          |muxlut:$00021|          ; 1          ; 0    ; |cc_pld|8mux:13|lpm_mux:lpm_mux_component|muxlut:$00021 ;
;          |muxlut:$00023|          ; 1          ; 0    ; |cc_pld|8mux:13|lpm_mux:lpm_mux_component|muxlut:$00023 ;
-------------------------------------------------------------------------------------------------------------------


-------------------------------------------------------------------------------------------------
; Control Signals                                                                               ;
-------------------------------------------------------------------------------------------------
; Name   ; Location ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ;
-------------------------------------------------------------------------------------------------
; CLK100 ; 87       ; 2       ; Clock        ; yes    ; On                   ; --               ;
; nRESET ; 89       ; 4       ; Async. clear ; yes    ; On                   ; --               ;
-------------------------------------------------------------------------------------------------


-------------------------------------------------------------------------
; Global & Other Fast Signals                                           ;
-------------------------------------------------------------------------
; Name   ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ;
-------------------------------------------------------------------------
; CLK100 ; 87       ; 2       ; On                   ; --               ;
; nRESET ; 89       ; 4       ; On                   ; --               ;
-------------------------------------------------------------------------


---------------------------------------------------------------------------
; Non-Global High Fan-Out Signals                                         ;
---------------------------------------------------------------------------
; Name                                                          ; Fan-Out ;
---------------------------------------------------------------------------
; 24                                                            ; 12      ;
; nCA_CONF                                                      ; 2       ;
; nRECONF                                                       ; 2       ;
; nCF_CONF                                                      ; 2       ;
; 5                                                             ; 2       ;
; CA_D[0]                                                       ; 1       ;
; CA_D[1]                                                       ; 1       ;
; CA_D[2]                                                       ; 1       ;
; CA_D[3]                                                       ; 1       ;
; CA_D[4]                                                       ; 1       ;
; CA_D[5]                                                       ; 1       ;
; CA_D[6]                                                       ; 1       ;
; CA_D[7]                                                       ; 1       ;
; CF_D[0]                                                       ; 1       ;
; CF_D[1]                                                       ; 1       ;
; CF_D[2]                                                       ; 1       ;
; CF_D[3]                                                       ; 1       ;
; CF_D[4]                                                       ; 1       ;
; CF_D[5]                                                       ; 1       ;
; CF_D[6]                                                       ; 1       ;
; CF_D[7]                                                       ; 1       ;
; nEPC_SEL                                                      ; 1       ;
; CF_DCLK                                                       ; 1       ;
; CA_DCLK                                                       ; 1       ;
; ~VCC~0                                                        ; 1       ;
; 8mux:13|lpm_mux:lpm_mux_component|muxlut:$00009|result_node~8 ; 1       ;
; 8mux:13|lpm_mux:lpm_mux_component|muxlut:$00011|result_node~8 ; 1       ;
; 8mux:13|lpm_mux:lpm_mux_component|muxlut:$00013|result_node~8 ; 1       ;
; 8mux:13|lpm_mux:lpm_mux_component|muxlut:$00015|result_node~8 ; 1       ;
; 8mux:13|lpm_mux:lpm_mux_component|muxlut:$00017|result_node~8 ; 1       ;
; 8mux:13|lpm_mux:lpm_mux_component|muxlut:$00019|result_node~8 ; 1       ;
; 8mux:13|lpm_mux:lpm_mux_component|muxlut:$00021|result_node~8 ; 1       ;
; 8mux:13|lpm_mux:lpm_mux_component|muxlut:$00023|result_node~8 ; 1       ;
; 24~8                                                          ; 1       ;
; 24~5                                                          ; 1       ;
; 24~3                                                          ; 1       ;
; inst~11                                                       ; 1       ;
; inst~9                                                        ; 1       ;
; 1                                                             ; 1       ;
; 29~0                                                          ; 1       ;
---------------------------------------------------------------------------


--------------------------------------------------
; Interconnect Usage Summary                     ;
--------------------------------------------------
; Interconnect Resource Type ; Usage             ;
--------------------------------------------------
; Output enables             ; 0 / 6 ( 0 % )     ;
; PIA buffers                ; 31 / 288 ( 10 % ) ;
; PIAs                       ; 31 / 288 ( 10 % ) ;
--------------------------------------------------


------------------------------------------------------------------------------
; LAB External Interconnect                                                  ;
------------------------------------------------------------------------------
; LAB External Interconnects  (Average = 3.88) ; Number of LABs  (Total = 4) ;
------------------------------------------------------------------------------
; 0                                            ; 4                           ;
; 1                                            ; 1                           ;
; 2                                            ; 0                           ;
; 3                                            ; 0                           ;
; 4                                            ; 0                           ;
; 5                                            ; 0                           ;
; 6                                            ; 1                           ;
; 7                                            ; 1                           ;
; 8                                            ; 0                           ;
; 9                                            ; 0                           ;
; 10                                           ; 0                           ;
; 11                                           ; 0                           ;
; 12                                           ; 0                           ;
; 13                                           ; 0                           ;
; 14                                           ; 0                           ;
; 15                                           ; 0                           ;
; 16                                           ; 0                           ;
; 17                                           ; 1                           ;
------------------------------------------------------------------------------


------------------------------------------------------------------------
; LAB Macrocells                                                       ;
------------------------------------------------------------------------
; Number of Macrocells  (Average = 2.13) ; Number of LABs  (Total = 4) ;
------------------------------------------------------------------------
; 0                                      ; 4                           ;
; 1                                      ; 1                           ;
; 2                                      ; 0                           ;
; 3                                      ; 0                           ;
; 4                                      ; 2                           ;
; 5                                      ; 0                           ;
; 6                                      ; 0                           ;
; 7                                      ; 0                           ;
; 8                                      ; 1                           ;
------------------------------------------------------------------------


---------------------------------------------------------------------------------
; Shareable Expander                                                            ;
---------------------------------------------------------------------------------
; Number of shareable expanders  (Average = 0.13) ; Number of LABs  (Total = 1) ;
---------------------------------------------------------------------------------
; 0                                               ; 7                           ;
; 1                                               ; 1                           ;
---------------------------------------------------------------------------------


-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; Logic Cell Interconnection                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; LAB ; Logic Cell ; Input                               ; Output                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
;  A  ; LC16       ;                                     ; OE2_OUT                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
;  A  ; LC5        ; nRECONF, nCA_CONF, nRESET, nCF_CONF ; nC_CONF                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
;  A  ; LC14       ; CLK100, nRESET, 1                   ; 1, CLK                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
;  A  ; LC13       ; CA_DCLK, CF_DCLK                    ; C_DCLK                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
;  B  ; LC17       ; CLK100, nRESET, 5                   ; 5                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
;  C  ; LC45       ; nEPC_SEL, nRECONF, inst~9, nCA_CONF ; CA_SEL, 24~3, 24~5, 24~8, 8mux:13|lpm_mux:lpm_mux_component|muxlut:$00023|result_node~8, 8mux:13|lpm_mux:lpm_mux_component|muxlut:$00021|result_node~8, 8mux:13|lpm_mux:lpm_mux_component|muxlut:$00019|result_node~8, 8mux:13|lpm_mux:lpm_mux_component|muxlut:$00017|result_node~8, 8mux:13|lpm_mux:lpm_mux_component|muxlut:$00015|result_node~8, 8mux:13|lpm_mux:lpm_mux_component|muxlut:$00013|result_node~8, 8mux:13|lpm_mux:lpm_mux_component|muxlut:$00011|result_node~8, 8mux:13|lpm_mux:lpm_mux_component|muxlut:$00009|result_node~8 ;
;  C  ; LC46       ; 24                                  ; CA_OE                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
;  C  ; LC43       ; 24                                  ; CF_SEL                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
;  C  ; LC41       ; 24                                  ; CF_OE                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
;  H  ; LC115      ; 24, CA_D[7], CF_D[7]                ; C_D[7]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
;  H  ; LC117      ; 24, CA_D[6], CF_D[6]                ; C_D[6]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
;  H  ; LC120      ; 24, CA_D[5], CF_D[5]                ; C_D[5]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
;  H  ; LC121      ; 24, CA_D[4], CF_D[4]                ; C_D[4]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
;  H  ; LC123      ; 24, CA_D[3], CF_D[3]                ; C_D[3]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
;  H  ; LC125      ; 24, CA_D[2], CF_D[2]                ; C_D[2]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
;  H  ; LC126      ; 24, CA_D[1], CF_D[1]                ; C_D[1]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
;  H  ; LC128      ; 24, CA_D[0], CF_D[0]                ; C_D[0]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------


--------------------
; Fitter Messages  ;
--------------------
Info: *******************************************************************
Info: Running Quartus II Fitter
  Info: Version 3.0 Build 245 10/09/2003 Service Pack 2 SJ Full Version
  Info: Processing started: Mon Mar 15 16:30:52 2004
Info: Command: quartus_fit --import_settings_files=off --export_settings_files=off cc_pld -c cc_pld
Info: Selected device EPM3128ATC100-10 for design cc_pld
Warning: I/O standard setting for individual pin nCF_CONF not supported for selected device family -- setting I/O standard for pins according to device-wide I/O standard
Warning: I/O standard setting for individual pin nRECONF not supported for selected device family -- setting I/O standard for pins according to device-wide I/O standard
Warning: I/O standard setting for individual pin nEPC_SEL not supported for selected device family -- setting I/O standard for pins according to device-wide I/O standard
Warning: I/O standard setting for individual pin nCA_CONF not supported for selected device family -- setting I/O standard for pins according to device-wide I/O standard
Warning: I/O standard setting for individual pin OE2_OUT not supported for selected device family -- setting I/O standard for pins according to device-wide I/O standard
Warning: I/O standard setting for individual pin OE1 not supported for selected device family -- setting I/O standard for pins according to device-wide I/O standard
Warning: I/O standard setting for individual pin OE2_IN not supported for selected device family -- setting I/O standard for pins according to device-wide I/O standard
Warning: I/O standard setting for individual pin C_DCLK not supported for selected device family -- setting I/O standard for pins according to device-wide I/O standard
Warning: I/O standard setting for individual pin CLK not supported for selected device family -- setting I/O standard for pins according to device-wide I/O standard
Warning: I/O standard setting for individual pin CA_SEL not supported for selected device family -- setting I/O standard for pins according to device-wide I/O standard
Warning: I/O standard setting for individual pin nC_CONF not supported for selected device family -- setting I/O standard for pins according to device-wide I/O standard
Warning: I/O standard setting for individual pin CF_SEL not supported for selected device family -- setting I/O standard for pins according to device-wide I/O standard
Warning: I/O standard setting for individual pin CA_OE not supported for selected device family -- setting I/O standard for pins according to device-wide I/O standard
Warning: I/O standard setting for individual pin C_D[7] not supported for selected device family -- setting I/O standard for pins according to device-wide I/O standard
Warning: I/O standard setting for individual pin C_D[6] not supported for selected device family -- setting I/O standard for pins according to device-wide I/O standard
Warning: I/O standard setting for individual pin C_D[5] not supported for selected device family -- setting I/O standard for pins according to device-wide I/O standard
Warning: I/O standard setting for individual pin C_D[4] not supported for selected device family -- setting I/O standard for pins according to device-wide I/O standard
Warning: I/O standard setting for individual pin C_D[3] not supported for selected device family -- setting I/O standard for pins according to device-wide I/O standard
Warning: I/O standard setting for individual pin C_D[2] not supported for selected device family -- setting I/O standard for pins according to device-wide I/O standard
Warning: I/O standard setting for individual pin C_D[1] not supported for selected device family -- setting I/O standard for pins according to device-wide I/O standard
Warning: I/O standard setting for individual pin C_D[0] not supported for selected device family -- setting I/O standard for pins according to device-wide I/O standard
Info: Quartus II Fitter was successful. 0 errors, 21 warnings
  Info: Processing ended: Mon Mar 15 16:30:53 2004
  Info: Elapsed time: 00:00:01
Info: Writing report file cc_pld.fit.rpt


