TimeQuest Timing Analyzer report for ov7670
Fri Aug 09 12:15:21 2019
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'U0|altpll_component|auto_generated|pll1|clk[0]'
 13. Slow 1200mV 85C Model Setup: 'U0|altpll_component|auto_generated|pll1|clk[2]'
 14. Slow 1200mV 85C Model Hold: 'U0|altpll_component|auto_generated|pll1|clk[0]'
 15. Slow 1200mV 85C Model Hold: 'U0|altpll_component|auto_generated|pll1|clk[2]'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'U0|altpll_component|auto_generated|pll1|clk[0]'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'U0|altpll_component|auto_generated|pll1|clk[2]'
 19. Setup Times
 20. Hold Times
 21. Clock to Output Times
 22. Minimum Clock to Output Times
 23. Propagation Delay
 24. Minimum Propagation Delay
 25. Output Enable Times
 26. Minimum Output Enable Times
 27. Output Disable Times
 28. Minimum Output Disable Times
 29. Slow 1200mV 85C Model Metastability Report
 30. Slow 1200mV 0C Model Fmax Summary
 31. Slow 1200mV 0C Model Setup Summary
 32. Slow 1200mV 0C Model Hold Summary
 33. Slow 1200mV 0C Model Recovery Summary
 34. Slow 1200mV 0C Model Removal Summary
 35. Slow 1200mV 0C Model Minimum Pulse Width Summary
 36. Slow 1200mV 0C Model Setup: 'U0|altpll_component|auto_generated|pll1|clk[0]'
 37. Slow 1200mV 0C Model Setup: 'U0|altpll_component|auto_generated|pll1|clk[2]'
 38. Slow 1200mV 0C Model Hold: 'U0|altpll_component|auto_generated|pll1|clk[0]'
 39. Slow 1200mV 0C Model Hold: 'U0|altpll_component|auto_generated|pll1|clk[2]'
 40. Slow 1200mV 0C Model Minimum Pulse Width: 'U0|altpll_component|auto_generated|pll1|clk[0]'
 41. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 42. Slow 1200mV 0C Model Minimum Pulse Width: 'U0|altpll_component|auto_generated|pll1|clk[2]'
 43. Setup Times
 44. Hold Times
 45. Clock to Output Times
 46. Minimum Clock to Output Times
 47. Propagation Delay
 48. Minimum Propagation Delay
 49. Output Enable Times
 50. Minimum Output Enable Times
 51. Output Disable Times
 52. Minimum Output Disable Times
 53. Slow 1200mV 0C Model Metastability Report
 54. Fast 1200mV 0C Model Setup Summary
 55. Fast 1200mV 0C Model Hold Summary
 56. Fast 1200mV 0C Model Recovery Summary
 57. Fast 1200mV 0C Model Removal Summary
 58. Fast 1200mV 0C Model Minimum Pulse Width Summary
 59. Fast 1200mV 0C Model Setup: 'U0|altpll_component|auto_generated|pll1|clk[0]'
 60. Fast 1200mV 0C Model Setup: 'U0|altpll_component|auto_generated|pll1|clk[2]'
 61. Fast 1200mV 0C Model Hold: 'U0|altpll_component|auto_generated|pll1|clk[0]'
 62. Fast 1200mV 0C Model Hold: 'U0|altpll_component|auto_generated|pll1|clk[2]'
 63. Fast 1200mV 0C Model Minimum Pulse Width: 'U0|altpll_component|auto_generated|pll1|clk[0]'
 64. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 65. Fast 1200mV 0C Model Minimum Pulse Width: 'U0|altpll_component|auto_generated|pll1|clk[2]'
 66. Setup Times
 67. Hold Times
 68. Clock to Output Times
 69. Minimum Clock to Output Times
 70. Propagation Delay
 71. Minimum Propagation Delay
 72. Output Enable Times
 73. Minimum Output Enable Times
 74. Output Disable Times
 75. Minimum Output Disable Times
 76. Fast 1200mV 0C Model Metastability Report
 77. Multicorner Timing Analysis Summary
 78. Setup Times
 79. Hold Times
 80. Clock to Output Times
 81. Minimum Clock to Output Times
 82. Propagation Delay
 83. Minimum Propagation Delay
 84. Board Trace Model Assignments
 85. Input Transition Times
 86. Signal Integrity Metrics (Slow 1200mv 0c Model)
 87. Signal Integrity Metrics (Slow 1200mv 85c Model)
 88. Signal Integrity Metrics (Fast 1200mv 0c Model)
 89. Setup Transfers
 90. Hold Transfers
 91. Report TCCS
 92. Report RSKM
 93. Unconstrained Paths
 94. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Full Version ;
; Revision Name      ; ov7670                                              ;
; Device Family      ; Cyclone IV E                                        ;
; Device Name        ; EP4CE6F17C8                                         ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                        ;
+------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------------------------------------------------+----------------------------------------------------+
; Clock Name                                     ; Type      ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                                           ; Targets                                            ;
+------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------------------------------------------------+----------------------------------------------------+
; clk                                            ; Base      ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                  ; { clk }                                            ;
; U0|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 10.000 ; 100.0 MHz ; 0.000 ; 5.000  ; 50.00      ; 1         ; 2           ;       ;        ;           ;            ; false    ; clk    ; U0|altpll_component|auto_generated|pll1|inclk[0] ; { U0|altpll_component|auto_generated|pll1|clk[0] } ;
; U0|altpll_component|auto_generated|pll1|clk[2] ; Generated ; 40.000 ; 25.0 MHz  ; 0.000 ; 20.000 ; 50.00      ; 2         ; 1           ;       ;        ;           ;            ; false    ; clk    ; U0|altpll_component|auto_generated|pll1|inclk[0] ; { U0|altpll_component|auto_generated|pll1|clk[2] } ;
+------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------------------------------------------------+----------------------------------------------------+


+--------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                   ;
+------------+-----------------+------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                     ; Note ;
+------------+-----------------+------------------------------------------------+------+
; 104.34 MHz ; 104.34 MHz      ; U0|altpll_component|auto_generated|pll1|clk[0] ;      ;
; 120.6 MHz  ; 120.6 MHz       ; U0|altpll_component|auto_generated|pll1|clk[2] ;      ;
+------------+-----------------+------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                    ;
+------------------------------------------------+-------+---------------+
; Clock                                          ; Slack ; End Point TNS ;
+------------------------------------------------+-------+---------------+
; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.416 ; 0.000         ;
; U0|altpll_component|auto_generated|pll1|clk[2] ; 7.817 ; 0.000         ;
+------------------------------------------------+-------+---------------+


+------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                     ;
+------------------------------------------------+-------+---------------+
; Clock                                          ; Slack ; End Point TNS ;
+------------------------------------------------+-------+---------------+
; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.413 ; 0.000         ;
; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.453 ; 0.000         ;
+------------------------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+-------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                       ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; U0|altpll_component|auto_generated|pll1|clk[0] ; 4.715  ; 0.000         ;
; clk                                            ; 9.934  ; 0.000         ;
; U0|altpll_component|auto_generated|pll1|clk[2] ; 19.719 ; 0.000         ;
+------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'U0|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                    ;
+-------+-------------------------------------------------------+-------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                               ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 0.416 ; camera_base_module:U1|camera_control_module:U1|C1[15] ; camera_base_module:U1|camera_control_module:U1|D1[10] ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.074     ; 9.511      ;
; 0.434 ; camera_base_module:U1|camera_control_module:U1|C1[3]  ; camera_base_module:U1|camera_control_module:U1|D1[10] ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.075     ; 9.492      ;
; 0.438 ; camera_base_module:U1|camera_control_module:U1|C1[7]  ; camera_base_module:U1|camera_control_module:U1|D1[10] ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.076     ; 9.487      ;
; 0.458 ; camera_base_module:U1|camera_control_module:U1|C1[13] ; camera_base_module:U1|camera_control_module:U1|D1[10] ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.074     ; 9.469      ;
; 0.461 ; camera_base_module:U1|camera_control_module:U1|C1[14] ; camera_base_module:U1|camera_control_module:U1|D1[10] ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.074     ; 9.466      ;
; 0.480 ; camera_base_module:U1|camera_control_module:U1|C1[15] ; camera_base_module:U1|camera_control_module:U1|D1[7]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.074     ; 9.447      ;
; 0.494 ; camera_base_module:U1|camera_control_module:U1|C1[15] ; camera_base_module:U1|camera_control_module:U1|D1[0]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.074     ; 9.433      ;
; 0.498 ; camera_base_module:U1|camera_control_module:U1|C1[3]  ; camera_base_module:U1|camera_control_module:U1|D1[7]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.075     ; 9.428      ;
; 0.499 ; camera_base_module:U1|camera_control_module:U1|C1[11] ; camera_base_module:U1|camera_control_module:U1|D1[10] ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.074     ; 9.428      ;
; 0.502 ; camera_base_module:U1|camera_control_module:U1|C1[7]  ; camera_base_module:U1|camera_control_module:U1|D1[7]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.076     ; 9.423      ;
; 0.512 ; camera_base_module:U1|camera_control_module:U1|C1[3]  ; camera_base_module:U1|camera_control_module:U1|D1[0]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.075     ; 9.414      ;
; 0.516 ; camera_base_module:U1|camera_control_module:U1|C1[7]  ; camera_base_module:U1|camera_control_module:U1|D1[0]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.076     ; 9.409      ;
; 0.522 ; camera_base_module:U1|camera_control_module:U1|C1[13] ; camera_base_module:U1|camera_control_module:U1|D1[7]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.074     ; 9.405      ;
; 0.525 ; camera_base_module:U1|camera_control_module:U1|C1[14] ; camera_base_module:U1|camera_control_module:U1|D1[7]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.074     ; 9.402      ;
; 0.528 ; camera_base_module:U1|camera_control_module:U1|C1[9]  ; camera_base_module:U1|camera_control_module:U1|D1[10] ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.074     ; 9.399      ;
; 0.532 ; camera_base_module:U1|camera_control_module:U1|C1[6]  ; camera_base_module:U1|camera_control_module:U1|D1[10] ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.074     ; 9.395      ;
; 0.536 ; camera_base_module:U1|camera_control_module:U1|C1[13] ; camera_base_module:U1|camera_control_module:U1|D1[0]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.074     ; 9.391      ;
; 0.539 ; camera_base_module:U1|camera_control_module:U1|C1[14] ; camera_base_module:U1|camera_control_module:U1|D1[0]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.074     ; 9.388      ;
; 0.540 ; camera_base_module:U1|camera_control_module:U1|C1[11] ; camera_base_module:U1|camera_control_module:U1|D1[7]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.074     ; 9.387      ;
; 0.553 ; camera_base_module:U1|camera_control_module:U1|C1[1]  ; camera_base_module:U1|camera_control_module:U1|D1[10] ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.074     ; 9.374      ;
; 0.555 ; camera_base_module:U1|camera_control_module:U1|C1[10] ; camera_base_module:U1|camera_control_module:U1|D1[10] ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.074     ; 9.372      ;
; 0.561 ; camera_base_module:U1|camera_control_module:U1|C1[11] ; camera_base_module:U1|camera_control_module:U1|D1[0]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.074     ; 9.366      ;
; 0.569 ; camera_base_module:U1|camera_control_module:U1|C1[9]  ; camera_base_module:U1|camera_control_module:U1|D1[7]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.074     ; 9.358      ;
; 0.580 ; camera_base_module:U1|camera_control_module:U1|C1[0]  ; camera_base_module:U1|camera_control_module:U1|D1[10] ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.074     ; 9.347      ;
; 0.590 ; camera_base_module:U1|camera_control_module:U1|C1[9]  ; camera_base_module:U1|camera_control_module:U1|D1[0]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.074     ; 9.337      ;
; 0.596 ; camera_base_module:U1|camera_control_module:U1|C1[6]  ; camera_base_module:U1|camera_control_module:U1|D1[7]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.074     ; 9.331      ;
; 0.610 ; camera_base_module:U1|camera_control_module:U1|C1[6]  ; camera_base_module:U1|camera_control_module:U1|D1[0]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.074     ; 9.317      ;
; 0.617 ; camera_base_module:U1|camera_control_module:U1|C1[1]  ; camera_base_module:U1|camera_control_module:U1|D1[7]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.074     ; 9.310      ;
; 0.619 ; camera_base_module:U1|camera_control_module:U1|C1[10] ; camera_base_module:U1|camera_control_module:U1|D1[7]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.074     ; 9.308      ;
; 0.631 ; camera_base_module:U1|camera_control_module:U1|C1[1]  ; camera_base_module:U1|camera_control_module:U1|D1[0]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.074     ; 9.296      ;
; 0.633 ; camera_base_module:U1|camera_control_module:U1|C1[10] ; camera_base_module:U1|camera_control_module:U1|D1[0]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.074     ; 9.294      ;
; 0.639 ; camera_base_module:U1|camera_control_module:U1|C1[15] ; camera_base_module:U1|camera_control_module:U1|D1[2]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.060     ; 9.302      ;
; 0.644 ; camera_base_module:U1|camera_control_module:U1|C1[0]  ; camera_base_module:U1|camera_control_module:U1|D1[7]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.074     ; 9.283      ;
; 0.653 ; camera_base_module:U1|camera_control_module:U1|C1[2]  ; camera_base_module:U1|camera_control_module:U1|D1[10] ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.074     ; 9.274      ;
; 0.657 ; camera_base_module:U1|camera_control_module:U1|C1[3]  ; camera_base_module:U1|camera_control_module:U1|D1[2]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.061     ; 9.283      ;
; 0.658 ; camera_base_module:U1|camera_control_module:U1|C1[0]  ; camera_base_module:U1|camera_control_module:U1|D1[0]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.074     ; 9.269      ;
; 0.661 ; camera_base_module:U1|camera_control_module:U1|C1[7]  ; camera_base_module:U1|camera_control_module:U1|D1[2]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 9.278      ;
; 0.681 ; camera_base_module:U1|camera_control_module:U1|C1[13] ; camera_base_module:U1|camera_control_module:U1|D1[2]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.060     ; 9.260      ;
; 0.684 ; camera_base_module:U1|camera_control_module:U1|C1[14] ; camera_base_module:U1|camera_control_module:U1|D1[2]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.060     ; 9.257      ;
; 0.717 ; camera_base_module:U1|camera_control_module:U1|C1[2]  ; camera_base_module:U1|camera_control_module:U1|D1[7]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.074     ; 9.210      ;
; 0.731 ; camera_base_module:U1|camera_control_module:U1|C1[2]  ; camera_base_module:U1|camera_control_module:U1|D1[0]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.074     ; 9.196      ;
; 0.731 ; camera_base_module:U1|camera_control_module:U1|C1[11] ; camera_base_module:U1|camera_control_module:U1|D1[2]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.060     ; 9.210      ;
; 0.753 ; camera_base_module:U1|camera_control_module:U1|C1[5]  ; camera_base_module:U1|camera_control_module:U1|D1[10] ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.075     ; 9.173      ;
; 0.755 ; camera_base_module:U1|camera_control_module:U1|C1[6]  ; camera_base_module:U1|camera_control_module:U1|D1[2]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.060     ; 9.186      ;
; 0.757 ; camera_base_module:U1|camera_control_module:U1|C1[9]  ; camera_base_module:U1|camera_control_module:U1|D1[2]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.060     ; 9.184      ;
; 0.768 ; camera_base_module:U1|camera_control_module:U1|C1[12] ; camera_base_module:U1|camera_control_module:U1|D1[10] ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.074     ; 9.159      ;
; 0.776 ; camera_base_module:U1|camera_control_module:U1|C1[1]  ; camera_base_module:U1|camera_control_module:U1|D1[2]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.060     ; 9.165      ;
; 0.778 ; camera_base_module:U1|camera_control_module:U1|C1[10] ; camera_base_module:U1|camera_control_module:U1|D1[2]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.060     ; 9.163      ;
; 0.799 ; camera_base_module:U1|camera_control_module:U1|C1[15] ; camera_base_module:U1|camera_control_module:U1|D1[8]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.074     ; 9.128      ;
; 0.801 ; camera_base_module:U1|camera_control_module:U1|C1[15] ; camera_base_module:U1|camera_control_module:U1|D1[14] ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.074     ; 9.126      ;
; 0.803 ; camera_base_module:U1|camera_control_module:U1|C1[0]  ; camera_base_module:U1|camera_control_module:U1|D1[2]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.060     ; 9.138      ;
; 0.804 ; camera_base_module:U1|camera_control_module:U1|C1[15] ; camera_base_module:U1|camera_control_module:U1|D1[13] ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.074     ; 9.123      ;
; 0.813 ; camera_base_module:U1|camera_control_module:U1|C1[15] ; camera_base_module:U1|camera_control_module:U1|D1[6]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.074     ; 9.114      ;
; 0.817 ; camera_base_module:U1|camera_control_module:U1|C1[5]  ; camera_base_module:U1|camera_control_module:U1|D1[7]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.075     ; 9.109      ;
; 0.817 ; camera_base_module:U1|camera_control_module:U1|C1[3]  ; camera_base_module:U1|camera_control_module:U1|D1[8]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.075     ; 9.109      ;
; 0.819 ; camera_base_module:U1|camera_control_module:U1|C1[3]  ; camera_base_module:U1|camera_control_module:U1|D1[14] ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.075     ; 9.107      ;
; 0.821 ; camera_base_module:U1|camera_control_module:U1|C1[7]  ; camera_base_module:U1|camera_control_module:U1|D1[8]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.076     ; 9.104      ;
; 0.822 ; camera_base_module:U1|camera_control_module:U1|C1[3]  ; camera_base_module:U1|camera_control_module:U1|D1[13] ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.075     ; 9.104      ;
; 0.823 ; camera_base_module:U1|camera_control_module:U1|C1[7]  ; camera_base_module:U1|camera_control_module:U1|D1[14] ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.076     ; 9.102      ;
; 0.826 ; camera_base_module:U1|camera_control_module:U1|C1[7]  ; camera_base_module:U1|camera_control_module:U1|D1[13] ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.076     ; 9.099      ;
; 0.831 ; camera_base_module:U1|camera_control_module:U1|C1[5]  ; camera_base_module:U1|camera_control_module:U1|D1[0]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.075     ; 9.095      ;
; 0.831 ; camera_base_module:U1|camera_control_module:U1|C1[3]  ; camera_base_module:U1|camera_control_module:U1|D1[6]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.075     ; 9.095      ;
; 0.832 ; camera_base_module:U1|camera_control_module:U1|C1[12] ; camera_base_module:U1|camera_control_module:U1|D1[7]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.074     ; 9.095      ;
; 0.835 ; camera_base_module:U1|camera_control_module:U1|C1[7]  ; camera_base_module:U1|camera_control_module:U1|D1[6]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.076     ; 9.090      ;
; 0.838 ; camera_base_module:U1|camera_control_module:U1|C1[15] ; camera_base_module:U1|camera_control_module:U1|D1[4]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 9.085      ;
; 0.841 ; camera_base_module:U1|camera_control_module:U1|C1[13] ; camera_base_module:U1|camera_control_module:U1|D1[8]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.074     ; 9.086      ;
; 0.843 ; camera_base_module:U1|camera_control_module:U1|C1[13] ; camera_base_module:U1|camera_control_module:U1|D1[14] ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.074     ; 9.084      ;
; 0.844 ; camera_base_module:U1|camera_control_module:U1|C1[14] ; camera_base_module:U1|camera_control_module:U1|D1[8]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.074     ; 9.083      ;
; 0.846 ; camera_base_module:U1|camera_control_module:U1|C1[12] ; camera_base_module:U1|camera_control_module:U1|D1[0]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.074     ; 9.081      ;
; 0.846 ; camera_base_module:U1|camera_control_module:U1|C1[14] ; camera_base_module:U1|camera_control_module:U1|D1[14] ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.074     ; 9.081      ;
; 0.846 ; camera_base_module:U1|camera_control_module:U1|C1[13] ; camera_base_module:U1|camera_control_module:U1|D1[13] ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.074     ; 9.081      ;
; 0.846 ; camera_base_module:U1|camera_control_module:U1|C1[11] ; camera_base_module:U1|camera_control_module:U1|D1[8]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.074     ; 9.081      ;
; 0.847 ; camera_base_module:U1|camera_control_module:U1|C1[15] ; camera_base_module:U1|camera_control_module:U1|D1[5]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.075     ; 9.079      ;
; 0.848 ; camera_base_module:U1|camera_control_module:U1|C1[11] ; camera_base_module:U1|camera_control_module:U1|D1[14] ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.074     ; 9.079      ;
; 0.849 ; camera_base_module:U1|camera_control_module:U1|C1[14] ; camera_base_module:U1|camera_control_module:U1|D1[13] ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.074     ; 9.078      ;
; 0.851 ; camera_base_module:U1|camera_control_module:U1|C1[11] ; camera_base_module:U1|camera_control_module:U1|D1[13] ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.074     ; 9.076      ;
; 0.855 ; camera_base_module:U1|camera_control_module:U1|C1[13] ; camera_base_module:U1|camera_control_module:U1|D1[6]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.074     ; 9.072      ;
; 0.856 ; camera_base_module:U1|camera_control_module:U1|C1[3]  ; camera_base_module:U1|camera_control_module:U1|D1[4]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.079     ; 9.066      ;
; 0.858 ; camera_base_module:U1|camera_control_module:U1|C1[14] ; camera_base_module:U1|camera_control_module:U1|D1[6]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.074     ; 9.069      ;
; 0.860 ; camera_base_module:U1|camera_control_module:U1|C1[11] ; camera_base_module:U1|camera_control_module:U1|D1[6]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.074     ; 9.067      ;
; 0.860 ; camera_base_module:U1|camera_control_module:U1|C1[7]  ; camera_base_module:U1|camera_control_module:U1|D1[4]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 9.061      ;
; 0.865 ; camera_base_module:U1|camera_control_module:U1|C1[3]  ; camera_base_module:U1|camera_control_module:U1|D1[5]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.076     ; 9.060      ;
; 0.869 ; camera_base_module:U1|camera_control_module:U1|C1[7]  ; camera_base_module:U1|camera_control_module:U1|D1[5]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.077     ; 9.055      ;
; 0.873 ; camera_base_module:U1|camera_control_module:U1|C1[15] ; camera_base_module:U1|camera_control_module:U1|D1[9]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.061     ; 9.067      ;
; 0.875 ; camera_base_module:U1|camera_control_module:U1|C1[9]  ; camera_base_module:U1|camera_control_module:U1|D1[8]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.074     ; 9.052      ;
; 0.876 ; camera_base_module:U1|camera_control_module:U1|C1[2]  ; camera_base_module:U1|camera_control_module:U1|D1[2]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.060     ; 9.065      ;
; 0.877 ; camera_base_module:U1|camera_control_module:U1|C1[9]  ; camera_base_module:U1|camera_control_module:U1|D1[14] ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.074     ; 9.050      ;
; 0.879 ; camera_base_module:U1|camera_control_module:U1|C1[11] ; camera_base_module:U1|camera_control_module:U1|D1[4]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 9.044      ;
; 0.880 ; camera_base_module:U1|camera_control_module:U1|C1[13] ; camera_base_module:U1|camera_control_module:U1|D1[4]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 9.043      ;
; 0.880 ; camera_base_module:U1|camera_control_module:U1|C1[9]  ; camera_base_module:U1|camera_control_module:U1|D1[13] ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.074     ; 9.047      ;
; 0.883 ; camera_base_module:U1|camera_control_module:U1|C1[14] ; camera_base_module:U1|camera_control_module:U1|D1[4]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 9.040      ;
; 0.889 ; camera_base_module:U1|camera_control_module:U1|C1[13] ; camera_base_module:U1|camera_control_module:U1|D1[5]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.075     ; 9.037      ;
; 0.889 ; camera_base_module:U1|camera_control_module:U1|C1[9]  ; camera_base_module:U1|camera_control_module:U1|D1[6]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.074     ; 9.038      ;
; 0.891 ; camera_base_module:U1|camera_control_module:U1|C1[3]  ; camera_base_module:U1|camera_control_module:U1|D1[9]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 9.048      ;
; 0.892 ; camera_base_module:U1|camera_control_module:U1|C1[14] ; camera_base_module:U1|camera_control_module:U1|D1[5]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.075     ; 9.034      ;
; 0.895 ; camera_base_module:U1|camera_control_module:U1|C1[7]  ; camera_base_module:U1|camera_control_module:U1|D1[9]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.063     ; 9.043      ;
; 0.904 ; camera_base_module:U1|camera_control_module:U1|C1[8]  ; camera_base_module:U1|camera_control_module:U1|D1[10] ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.074     ; 9.023      ;
; 0.908 ; camera_base_module:U1|camera_control_module:U1|C1[9]  ; camera_base_module:U1|camera_control_module:U1|D1[4]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 9.015      ;
; 0.912 ; camera_base_module:U1|camera_control_module:U1|C1[11] ; camera_base_module:U1|camera_control_module:U1|D1[5]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.075     ; 9.014      ;
; 0.915 ; camera_base_module:U1|camera_control_module:U1|C1[6]  ; camera_base_module:U1|camera_control_module:U1|D1[8]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.074     ; 9.012      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'U0|altpll_component|auto_generated|pll1|clk[2]'                                                                                                                                                                                                        ;
+--------+---------------------------------------------------------------+------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                     ; To Node                                                          ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------+------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 7.817  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~3  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[2]     ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 10.000       ; -0.195     ; 1.989      ;
; 8.032  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~2  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[1]     ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 10.000       ; -0.195     ; 1.774      ;
; 8.179  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~13 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[12]    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 10.000       ; -0.176     ; 1.646      ;
; 8.350  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~6  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[5]     ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 10.000       ; -0.187     ; 1.464      ;
; 8.353  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~10 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[9]     ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 10.000       ; -0.177     ; 1.471      ;
; 8.356  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~5  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[4]     ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 10.000       ; -0.187     ; 1.458      ;
; 8.364  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~7  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[6]     ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 10.000       ; -0.190     ; 1.447      ;
; 8.392  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~12 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[11]    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 10.000       ; -0.187     ; 1.422      ;
; 8.395  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~4  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[3]     ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 10.000       ; -0.194     ; 1.412      ;
; 8.561  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~14 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[13]    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 10.000       ; -0.177     ; 1.263      ;
; 8.582  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~1  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[0]     ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 10.000       ; -0.191     ; 1.228      ;
; 8.587  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~9  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[8]     ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 10.000       ; -0.191     ; 1.223      ;
; 8.588  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~8  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[7]     ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 10.000       ; -0.191     ; 1.222      ;
; 8.599  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~16 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[15]    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 10.000       ; -0.176     ; 1.226      ;
; 8.601  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~15 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[14]    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 10.000       ; -0.176     ; 1.224      ;
; 8.774  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~11 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[10]    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 10.000       ; -0.177     ; 1.050      ;
; 31.708 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[3] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[2]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.083     ; 8.210      ;
; 31.708 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[3] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[3]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.083     ; 8.210      ;
; 31.708 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[3] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[4]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.083     ; 8.210      ;
; 31.708 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[3] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[5]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.083     ; 8.210      ;
; 31.708 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[3] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[6]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.083     ; 8.210      ;
; 31.708 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[3] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[7]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.083     ; 8.210      ;
; 31.708 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[3] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[8]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.083     ; 8.210      ;
; 31.708 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[3] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[9]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.083     ; 8.210      ;
; 31.708 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[3] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[0]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.083     ; 8.210      ;
; 31.841 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[2] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[2]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.083     ; 8.077      ;
; 31.841 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[2] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[3]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.083     ; 8.077      ;
; 31.841 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[2] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[4]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.083     ; 8.077      ;
; 31.841 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[2] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[5]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.083     ; 8.077      ;
; 31.841 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[2] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[6]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.083     ; 8.077      ;
; 31.841 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[2] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[7]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.083     ; 8.077      ;
; 31.841 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[2] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[8]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.083     ; 8.077      ;
; 31.841 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[2] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[9]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.083     ; 8.077      ;
; 31.841 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[2] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[0]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.083     ; 8.077      ;
; 31.953 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[3] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[1]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.078     ; 7.970      ;
; 31.976 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[4] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[8]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.095     ; 7.930      ;
; 31.976 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[4] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[9]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.095     ; 7.930      ;
; 31.976 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[4] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[2]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.095     ; 7.930      ;
; 31.976 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[4] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[3]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.095     ; 7.930      ;
; 31.976 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[4] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[4]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.095     ; 7.930      ;
; 31.976 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[4] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[5]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.095     ; 7.930      ;
; 31.976 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[4] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[6]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.095     ; 7.930      ;
; 31.976 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[4] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[7]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.095     ; 7.930      ;
; 31.976 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[4] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[0]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.095     ; 7.930      ;
; 32.086 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[2] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[1]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.078     ; 7.837      ;
; 32.100 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[7] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[8]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.095     ; 7.806      ;
; 32.100 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[7] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[9]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.095     ; 7.806      ;
; 32.100 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[7] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[2]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.095     ; 7.806      ;
; 32.100 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[7] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[3]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.095     ; 7.806      ;
; 32.100 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[7] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[4]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.095     ; 7.806      ;
; 32.100 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[7] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[5]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.095     ; 7.806      ;
; 32.100 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[7] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[6]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.095     ; 7.806      ;
; 32.100 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[7] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[7]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.095     ; 7.806      ;
; 32.100 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[7] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[0]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.095     ; 7.806      ;
; 32.221 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[4] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[1]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.090     ; 7.690      ;
; 32.228 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[0] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[2]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.083     ; 7.690      ;
; 32.228 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[0] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[3]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.083     ; 7.690      ;
; 32.228 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[0] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[4]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.083     ; 7.690      ;
; 32.228 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[0] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[5]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.083     ; 7.690      ;
; 32.228 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[0] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[6]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.083     ; 7.690      ;
; 32.228 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[0] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[7]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.083     ; 7.690      ;
; 32.228 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[0] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[8]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.083     ; 7.690      ;
; 32.228 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[0] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[9]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.083     ; 7.690      ;
; 32.228 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[0] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[0]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.083     ; 7.690      ;
; 32.340 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[3] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|isUpdate ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.075     ; 7.586      ;
; 32.344 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[8] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[8]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.095     ; 7.562      ;
; 32.344 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[8] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[9]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.095     ; 7.562      ;
; 32.344 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[8] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[2]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.095     ; 7.562      ;
; 32.344 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[8] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[3]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.095     ; 7.562      ;
; 32.344 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[8] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[4]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.095     ; 7.562      ;
; 32.344 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[8] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[5]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.095     ; 7.562      ;
; 32.344 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[8] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[6]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.095     ; 7.562      ;
; 32.344 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[8] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[7]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.095     ; 7.562      ;
; 32.344 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[8] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[0]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.095     ; 7.562      ;
; 32.345 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[7] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[1]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.090     ; 7.566      ;
; 32.396 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[1] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[8]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.095     ; 7.510      ;
; 32.396 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[1] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[9]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.095     ; 7.510      ;
; 32.396 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[1] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[2]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.095     ; 7.510      ;
; 32.396 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[1] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[3]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.095     ; 7.510      ;
; 32.396 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[1] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[4]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.095     ; 7.510      ;
; 32.396 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[1] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[5]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.095     ; 7.510      ;
; 32.396 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[1] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[6]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.095     ; 7.510      ;
; 32.396 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[1] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[7]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.095     ; 7.510      ;
; 32.396 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[1] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[0]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.095     ; 7.510      ;
; 32.473 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[0] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[1]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.078     ; 7.450      ;
; 32.473 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[2] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|isUpdate ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.075     ; 7.453      ;
; 32.501 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[3] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|isEn     ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.070     ; 7.430      ;
; 32.520 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[6] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[8]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.095     ; 7.386      ;
; 32.520 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[6] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[9]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.095     ; 7.386      ;
; 32.520 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[6] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[2]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.095     ; 7.386      ;
; 32.520 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[6] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[3]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.095     ; 7.386      ;
; 32.520 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[6] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[4]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.095     ; 7.386      ;
; 32.520 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[6] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[5]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.095     ; 7.386      ;
; 32.520 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[6] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[6]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.095     ; 7.386      ;
; 32.520 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[6] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[7]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.095     ; 7.386      ;
; 32.520 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[6] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[0]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.095     ; 7.386      ;
; 32.589 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[8] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[1]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.090     ; 7.322      ;
; 32.608 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[4] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|isUpdate ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.087     ; 7.306      ;
; 32.634 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[2] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|isEn     ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.070     ; 7.297      ;
; 32.641 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[1] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[1]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.090     ; 7.270      ;
+--------+---------------------------------------------------------------+------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'U0|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                                                                                           ;
+-------+------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                              ; To Node                                                                                                                                    ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 0.413 ; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|D2[14]       ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_h4f1:auto_generated|ram_block1a9~porta_datain_reg0  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.484      ; 1.151      ;
; 0.413 ; camera_base_module:U1|camera_func_module:U3|D2[18]                     ; camera_base_module:U1|camera_save_module:U4|altsyncram:RAM_rtl_0|altsyncram_nki1:auto_generated|ram_block1a16~porta_datain_reg0            ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.479      ; 1.146      ;
; 0.416 ; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|D2[6]        ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_h4f1:auto_generated|ram_block1a0~porta_datain_reg0  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.481      ; 1.151      ;
; 0.417 ; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|D2[15]       ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_h4f1:auto_generated|ram_block1a9~porta_datain_reg0  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.484      ; 1.155      ;
; 0.419 ; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|D2[0]        ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_h4f1:auto_generated|ram_block1a0~porta_datain_reg0  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.481      ; 1.154      ;
; 0.421 ; camera_base_module:U1|camera_func_module:U3|D2[20]                     ; camera_base_module:U1|camera_save_module:U4|altsyncram:RAM_rtl_0|altsyncram_nki1:auto_generated|ram_block1a20~porta_datain_reg0            ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.480      ; 1.155      ;
; 0.423 ; camera_base_module:U1|camera_func_module:U3|D2[11]                     ; camera_base_module:U1|camera_save_module:U4|altsyncram:RAM_rtl_0|altsyncram_nki1:auto_generated|ram_block1a8~porta_datain_reg0             ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.480      ; 1.157      ;
; 0.424 ; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|D2[13]       ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_h4f1:auto_generated|ram_block1a9~porta_datain_reg0  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.484      ; 1.162      ;
; 0.425 ; camera_base_module:U1|camera_func_module:U3|D2[9]                      ; camera_base_module:U1|camera_save_module:U4|altsyncram:RAM_rtl_0|altsyncram_nki1:auto_generated|ram_block1a8~porta_datain_reg0             ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.480      ; 1.159      ;
; 0.430 ; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|D2[12]       ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_h4f1:auto_generated|ram_block1a9~porta_datain_reg0  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.484      ; 1.168      ;
; 0.432 ; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|D2[9]        ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_h4f1:auto_generated|ram_block1a9~porta_datain_reg0  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.484      ; 1.170      ;
; 0.433 ; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|D2[2]        ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_h4f1:auto_generated|ram_block1a0~porta_datain_reg0  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.481      ; 1.168      ;
; 0.437 ; camera_base_module:U1|camera_func_module:U3|D2[33]                     ; camera_base_module:U1|camera_save_module:U4|altsyncram:RAM_rtl_0|altsyncram_nki1:auto_generated|ram_block1a20~porta_datain_reg0            ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.480      ; 1.171      ;
; 0.439 ; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|D2[3]        ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_h4f1:auto_generated|ram_block1a0~porta_datain_reg0  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.481      ; 1.174      ;
; 0.439 ; camera_base_module:U1|camera_func_module:U3|D2[8]                      ; camera_base_module:U1|camera_save_module:U4|altsyncram:RAM_rtl_0|altsyncram_nki1:auto_generated|ram_block1a8~porta_datain_reg0             ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.480      ; 1.173      ;
; 0.439 ; camera_base_module:U1|camera_func_module:U3|D2[28]                     ; camera_base_module:U1|camera_save_module:U4|altsyncram:RAM_rtl_0|altsyncram_nki1:auto_generated|ram_block1a16~porta_datain_reg0            ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.479      ; 1.172      ;
; 0.440 ; camera_base_module:U1|camera_func_module:U3|D2[17]                     ; camera_base_module:U1|camera_save_module:U4|altsyncram:RAM_rtl_0|altsyncram_nki1:auto_generated|ram_block1a16~porta_datain_reg0            ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.479      ; 1.173      ;
; 0.440 ; camera_base_module:U1|camera_func_module:U3|D2[29]                     ; camera_base_module:U1|camera_save_module:U4|altsyncram:RAM_rtl_0|altsyncram_nki1:auto_generated|ram_block1a16~porta_datain_reg0            ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.479      ; 1.173      ;
; 0.449 ; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|D2[10]       ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_h4f1:auto_generated|ram_block1a9~porta_datain_reg0  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.484      ; 1.187      ;
; 0.450 ; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|D2[1]        ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_h4f1:auto_generated|ram_block1a0~porta_datain_reg0  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.481      ; 1.185      ;
; 0.451 ; camera_base_module:U1|camera_control_module:U1|D1[2]                   ; camera_base_module:U1|camera_control_module:U1|D1[2]                                                                                       ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; camera_base_module:U1|camera_control_module:U1|D1[9]                   ; camera_base_module:U1|camera_control_module:U1|D1[9]                                                                                       ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 0.746      ;
; 0.452 ; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|rCMD[1]      ; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|rCMD[1]                                                                          ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; graphic_module:U2|sdram_top_mdule:U1|sdram_control_module:u1|i[2]      ; graphic_module:U2|sdram_top_mdule:U1|sdram_control_module:u1|i[2]                                                                          ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; graphic_module:U2|sdram_top_mdule:U1|sdram_control_module:u1|isDone[1] ; graphic_module:U2|sdram_top_mdule:U1|sdram_control_module:u1|isDone[1]                                                                     ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; graphic_module:U2|sdram_top_mdule:U1|sdram_control_module:u1|isCall[1] ; graphic_module:U2|sdram_top_mdule:U1|sdram_control_module:u1|isCall[1]                                                                     ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; graphic_module:U2|sdram_top_mdule:U1|sdram_control_module:u1|isCall[0] ; graphic_module:U2|sdram_top_mdule:U1|sdram_control_module:u1|isCall[0]                                                                     ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; graphic_module:U2|sdram_top_mdule:U1|sdram_control_module:u1|isCall[2] ; graphic_module:U2|sdram_top_mdule:U1|sdram_control_module:u1|isCall[2]                                                                     ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; graphic_module:U2|sdram_top_mdule:U1|sdram_control_module:u1|isCall[3] ; graphic_module:U2|sdram_top_mdule:U1|sdram_control_module:u1|isCall[3]                                                                     ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; graphic_module:U2|sdram_top_mdule:U1|sdram_control_module:u1|i[3]      ; graphic_module:U2|sdram_top_mdule:U1|sdram_control_module:u1|i[3]                                                                          ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; graphic_module:U2|sdram_top_mdule:U1|sdram_control_module:u1|isDone[2] ; graphic_module:U2|sdram_top_mdule:U1|sdram_control_module:u1|isDone[2]                                                                     ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; camera_base_module:U1|sccb_func_module:U2|rSCL                         ; camera_base_module:U1|sccb_func_module:U2|rSCL                                                                                             ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; camera_base_module:U1|sccb_func_module:U2|isQ                          ; camera_base_module:U1|sccb_func_module:U2|isQ                                                                                              ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; camera_base_module:U1|camera_control_module:U1|D1[4]                   ; camera_base_module:U1|camera_control_module:U1|D1[4]                                                                                       ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; camera_base_module:U1|camera_control_module:U1|D1[12]                  ; camera_base_module:U1|camera_control_module:U1|D1[12]                                                                                      ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; camera_base_module:U1|camera_control_module:U1|D1[5]                   ; camera_base_module:U1|camera_control_module:U1|D1[5]                                                                                       ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; camera_base_module:U1|camera_control_module:U1|D1[13]                  ; camera_base_module:U1|camera_control_module:U1|D1[13]                                                                                      ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; camera_base_module:U1|camera_control_module:U1|D1[10]                  ; camera_base_module:U1|camera_control_module:U1|D1[10]                                                                                      ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; camera_base_module:U1|camera_control_module:U1|D1[3]                   ; camera_base_module:U1|camera_control_module:U1|D1[3]                                                                                       ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; camera_base_module:U1|camera_control_module:U1|D1[11]                  ; camera_base_module:U1|camera_control_module:U1|D1[11]                                                                                      ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; camera_base_module:U1|camera_control_module:U1|D1[0]                   ; camera_base_module:U1|camera_control_module:U1|D1[0]                                                                                       ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; camera_base_module:U1|camera_control_module:U1|D1[8]                   ; camera_base_module:U1|camera_control_module:U1|D1[8]                                                                                       ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; camera_base_module:U1|camera_control_module:U1|D1[1]                   ; camera_base_module:U1|camera_control_module:U1|D1[1]                                                                                       ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; camera_base_module:U1|camera_control_module:U1|D1[6]                   ; camera_base_module:U1|camera_control_module:U1|D1[6]                                                                                       ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; camera_base_module:U1|camera_control_module:U1|D1[14]                  ; camera_base_module:U1|camera_control_module:U1|D1[14]                                                                                      ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; camera_base_module:U1|camera_control_module:U1|D1[7]                   ; camera_base_module:U1|camera_control_module:U1|D1[7]                                                                                       ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; camera_base_module:U1|camera_control_module:U1|D1[15]                  ; camera_base_module:U1|camera_control_module:U1|D1[15]                                                                                      ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; camera_base_module:U1|camera_func_module:U3|D2[32]                     ; camera_base_module:U1|camera_save_module:U4|altsyncram:RAM_rtl_0|altsyncram_nki1:auto_generated|ram_block1a20~porta_datain_reg0            ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.480      ; 1.186      ;
; 0.452 ; camera_base_module:U1|camera_func_module:U3|D2[16]                     ; camera_base_module:U1|camera_save_module:U4|altsyncram:RAM_rtl_0|altsyncram_nki1:auto_generated|ram_block1a16~porta_datain_reg0            ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.479      ; 1.185      ;
; 0.452 ; camera_base_module:U1|camera_control_module:U1|isEn                    ; camera_base_module:U1|camera_control_module:U1|isEn                                                                                        ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; camera_base_module:U1|sccb_func_module:U2|isAck                        ; camera_base_module:U1|sccb_func_module:U2|isAck                                                                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; camera_base_module:U1|sccb_func_module:U2|i[3]                         ; camera_base_module:U1|sccb_func_module:U2|i[3]                                                                                             ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; camera_base_module:U1|sccb_func_module:U2|isDone                       ; camera_base_module:U1|sccb_func_module:U2|isDone                                                                                           ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; camera_base_module:U1|camera_control_module:U1|isCall                  ; camera_base_module:U1|camera_control_module:U1|isCall                                                                                      ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; camera_base_module:U1|camera_control_module:U1|i[1]                    ; camera_base_module:U1|camera_control_module:U1|i[1]                                                                                        ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; camera_base_module:U1|camera_control_module:U1|i[0]                    ; camera_base_module:U1|camera_control_module:U1|i[0]                                                                                        ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.746      ;
; 0.453 ; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|rBA[1]       ; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|rBA[1]                                                                           ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|isEn         ; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|isEn                                                                             ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; graphic_module:U2|sdram_top_mdule:U1|sdram_control_module:u1|isCall[4] ; graphic_module:U2|sdram_top_mdule:U1|sdram_control_module:u1|isCall[4]                                                                     ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|i[0]         ; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|i[0]                                                                             ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|i[1]         ; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|i[1]                                                                             ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; camera_base_module:U1|sccb_func_module:U2|rSDA                         ; camera_base_module:U1|sccb_func_module:U2|rSDA                                                                                             ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; camera_base_module:U1|camera_func_module:U3|isFrame                    ; camera_base_module:U1|camera_func_module:U3|isFrame                                                                                        ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; camera_base_module:U1|sccb_func_module:U2|i[0]                         ; camera_base_module:U1|sccb_func_module:U2|i[0]                                                                                             ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; camera_base_module:U1|sccb_func_module:U2|i[2]                         ; camera_base_module:U1|sccb_func_module:U2|i[2]                                                                                             ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; isCall[1]                                                              ; isCall[1]                                                                                                                                  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; graphic_module:U2|isCall                                               ; graphic_module:U2|isCall                                                                                                                   ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; graphic_module:U2|i[0]                                                 ; graphic_module:U2|i[0]                                                                                                                     ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; graphic_module:U2|isB                                                  ; graphic_module:U2|isB                                                                                                                      ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|isOut        ; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|isOut                                                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|i[2]         ; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|i[2]                                                                             ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.460 ; camera_base_module:U1|camera_func_module:U3|D2[26]                     ; camera_base_module:U1|camera_save_module:U4|altsyncram:RAM_rtl_0|altsyncram_nki1:auto_generated|ram_block1a16~porta_datain_reg0            ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.479      ; 1.193      ;
; 0.461 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|WP[6]           ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_h4f1:auto_generated|ram_block1a9~porta_address_reg0 ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.473      ; 1.188      ;
; 0.464 ; camera_base_module:U1|C                                                ; camera_base_module:U1|C                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.758      ;
; 0.464 ; camera_base_module:U1|camera_func_module:U3|D2[10]                     ; camera_base_module:U1|camera_save_module:U4|altsyncram:RAM_rtl_0|altsyncram_nki1:auto_generated|ram_block1a8~porta_datain_reg0             ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.480      ; 1.198      ;
; 0.464 ; camera_base_module:U1|camera_func_module:U3|D2[27]                     ; camera_base_module:U1|camera_save_module:U4|altsyncram:RAM_rtl_0|altsyncram_nki1:auto_generated|ram_block1a16~porta_datain_reg0            ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.479      ; 1.197      ;
; 0.465 ; camera_base_module:U1|sccb_func_module:U2|i[1]                         ; camera_base_module:U1|sccb_func_module:U2|i[1]                                                                                             ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.758      ;
; 0.465 ; i[0]                                                                   ; i[0]                                                                                                                                       ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.758      ;
; 0.465 ; graphic_module:U2|isA                                                  ; graphic_module:U2|isA                                                                                                                      ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.758      ;
; 0.466 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|WP[7]           ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_h4f1:auto_generated|ram_block1a9~porta_address_reg0 ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.473      ; 1.193      ;
; 0.468 ; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|D2[4]        ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_h4f1:auto_generated|ram_block1a0~porta_datain_reg0  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.481      ; 1.203      ;
; 0.476 ; camera_base_module:U1|camera_save_module:U4|C1[6]                      ; camera_base_module:U1|camera_save_module:U4|altsyncram:RAM_rtl_0|altsyncram_nki1:auto_generated|ram_block1a16~porta_address_reg0           ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.473      ; 1.203      ;
; 0.479 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|WP[3]           ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_h4f1:auto_generated|ram_block1a0~porta_address_reg0 ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.488      ; 1.221      ;
; 0.481 ; camera_base_module:U1|camera_func_module:U3|D2[30]                     ; camera_base_module:U1|camera_save_module:U4|altsyncram:RAM_rtl_0|altsyncram_nki1:auto_generated|ram_block1a16~porta_datain_reg0            ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.479      ; 1.214      ;
; 0.482 ; camera_base_module:U1|camera_func_module:U3|D2[12]                     ; camera_base_module:U1|camera_save_module:U4|altsyncram:RAM_rtl_0|altsyncram_nki1:auto_generated|ram_block1a8~porta_datain_reg0             ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.480      ; 1.216      ;
; 0.490 ; camera_base_module:U1|camera_save_module:U4|C1[3]                      ; camera_base_module:U1|camera_save_module:U4|altsyncram:RAM_rtl_0|altsyncram_nki1:auto_generated|ram_block1a16~porta_address_reg0           ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.473      ; 1.217      ;
; 0.493 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|WP[5]           ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_h4f1:auto_generated|ram_block1a9~porta_address_reg0 ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.473      ; 1.220      ;
; 0.496 ; camera_base_module:U1|camera_save_module:U4|C1[0]                      ; camera_base_module:U1|camera_save_module:U4|altsyncram:RAM_rtl_0|altsyncram_nki1:auto_generated|ram_block1a16~porta_address_reg0           ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.473      ; 1.223      ;
; 0.498 ; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|D2[5]        ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_h4f1:auto_generated|ram_block1a0~porta_datain_reg0  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.481      ; 1.233      ;
; 0.498 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|WP[8]           ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_h4f1:auto_generated|ram_block1a9~porta_address_reg0 ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.473      ; 1.225      ;
; 0.498 ; camera_base_module:U1|camera_save_module:U4|C1[5]                      ; camera_base_module:U1|camera_save_module:U4|altsyncram:RAM_rtl_0|altsyncram_nki1:auto_generated|ram_block1a16~porta_address_reg0           ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.473      ; 1.225      ;
; 0.500 ; camera_base_module:U1|camera_func_module:U3|B1_DQ[4]                   ; camera_base_module:U1|camera_func_module:U3|B2_DQ[4]                                                                                       ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.794      ;
; 0.501 ; graphic_module:U2|CY[7]                                                ; graphic_module:U2|D1[16]                                                                                                                   ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.794      ;
; 0.501 ; graphic_module:U2|CY[3]                                                ; graphic_module:U2|D1[12]                                                                                                                   ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.794      ;
; 0.501 ; graphic_module:U2|F1[2]                                                ; graphic_module:U2|F2[2]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.794      ;
; 0.501 ; graphic_module:U2|F1[8]                                                ; graphic_module:U2|F2[8]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.794      ;
; 0.501 ; camera_base_module:U1|camera_func_module:U3|B1_DQ[0]                   ; camera_base_module:U1|camera_func_module:U3|B2_DQ[0]                                                                                       ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.795      ;
; 0.501 ; camera_base_module:U1|camera_func_module:U3|B1_DQ[6]                   ; camera_base_module:U1|camera_func_module:U3|B2_DQ[6]                                                                                       ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.794      ;
; 0.502 ; graphic_module:U2|F1[7]                                                ; graphic_module:U2|F2[7]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.795      ;
; 0.502 ; graphic_module:U2|F1[5]                                                ; graphic_module:U2|F2[5]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.795      ;
+-------+------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'U0|altpll_component|auto_generated|pll1|clk[2]'                                                                                                                                                                                                      ;
+-------+---------------------------------------------------------------+----------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                     ; To Node                                                        ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------+----------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 0.453 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[8] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[8]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[1] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[1]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[4] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[4]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[5] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[5]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[6] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[6]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[7] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[7]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|H     ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|H      ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|isEn  ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|isEn   ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|V     ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|V      ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|isON  ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|isON   ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[0] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[0]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[1] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[1]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[2] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[2]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[3] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[3]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[4] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[4]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[5] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[5]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[6] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[6]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[7] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[7]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[9] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[9]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[0] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[0]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[2] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[2]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[3] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[3]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.080      ; 0.746      ;
; 0.502 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[4]  ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|D1[4]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.081      ; 0.795      ;
; 0.574 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~11 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[10]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.184      ; 0.990      ;
; 0.642 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[7]  ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|D1[7]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.081      ; 0.935      ;
; 0.642 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[3]  ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|D1[3]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.081      ; 0.935      ;
; 0.643 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[12] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|D1[12] ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.081      ; 0.936      ;
; 0.643 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[5]  ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|D1[5]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.081      ; 0.936      ;
; 0.644 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[2]  ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|D1[2]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.080      ; 0.936      ;
; 0.646 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[10] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|D1[10] ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.080      ; 0.938      ;
; 0.646 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[9]  ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|D1[9]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.080      ; 0.938      ;
; 0.721 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~16 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[15]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.184      ; 1.137      ;
; 0.723 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~15 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[14]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.184      ; 1.139      ;
; 0.734 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~8  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[7]   ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.171      ; 1.137      ;
; 0.739 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~9  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[8]   ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.171      ; 1.142      ;
; 0.739 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~1  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[0]   ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.171      ; 1.142      ;
; 0.740 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[8]  ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|D1[8]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.081      ; 1.033      ;
; 0.740 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[0]  ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|D1[0]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.081      ; 1.033      ;
; 0.742 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[11] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|D1[11] ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.081      ; 1.035      ;
; 0.742 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[6]  ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|D1[6]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.081      ; 1.035      ;
; 0.762 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[3] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[3]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.080      ; 1.054      ;
; 0.765 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[2] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[2]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.080      ; 1.057      ;
; 0.766 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[4] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[4]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.080      ; 1.058      ;
; 0.767 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~14 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[13]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.184      ; 1.183      ;
; 0.770 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[1] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[1]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.080      ; 1.062      ;
; 0.772 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[6] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[6]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.080      ; 1.064      ;
; 0.789 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[0] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[0]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.080      ; 1.081      ;
; 0.790 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[15] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|D1[15] ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.080      ; 1.082      ;
; 0.793 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[1]  ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|D1[1]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.080      ; 1.085      ;
; 0.855 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|isEn  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[11]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.081      ; 1.148      ;
; 0.855 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|isEn  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[5]   ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.081      ; 1.148      ;
; 0.855 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|isEn  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[4]   ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.081      ; 1.148      ;
; 0.870 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~7  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[6]   ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.172      ; 1.274      ;
; 0.882 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~10 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[9]   ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.184      ; 1.298      ;
; 0.911 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~4  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[3]   ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.168      ; 1.311      ;
; 0.919 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~12 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[11]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.175      ; 1.326      ;
; 0.921 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~0  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[6]   ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.081      ; 1.214      ;
; 0.924 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~0  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[12]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.081      ; 1.217      ;
; 0.926 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~0  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[3]   ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.081      ; 1.219      ;
; 0.939 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|isON  ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[1]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.080      ; 1.231      ;
; 0.955 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~6  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[5]   ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.175      ; 1.362      ;
; 0.955 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~5  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[4]   ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.175      ; 1.362      ;
; 0.963 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[7] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[7]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.080      ; 1.255      ;
; 0.995 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[14] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|D1[14] ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.079      ; 1.286      ;
; 1.048 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~13 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[12]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.186      ; 1.466      ;
; 1.049 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[9] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|V      ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.080      ; 1.341      ;
; 1.050 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~0  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[0]   ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.081      ; 1.343      ;
; 1.054 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~0  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[8]   ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.081      ; 1.347      ;
; 1.060 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~0  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[7]   ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.081      ; 1.353      ;
; 1.091 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[0] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|V      ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.080      ; 1.383      ;
; 1.116 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[3] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[4]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.080      ; 1.408      ;
; 1.125 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[1] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[2]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.080      ; 1.417      ;
; 1.126 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[2] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[3]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.080      ; 1.418      ;
; 1.133 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[0] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[1]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.080      ; 1.425      ;
; 1.133 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[6] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[7]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.080      ; 1.425      ;
; 1.135 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[2] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[4]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.080      ; 1.427      ;
; 1.136 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[4] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[6]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.080      ; 1.428      ;
; 1.142 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[0] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[2]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.080      ; 1.434      ;
; 1.143 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[4] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|isON   ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.079      ; 1.434      ;
; 1.173 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|isON  ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[4]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.081      ; 1.466      ;
; 1.174 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|isON  ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[0]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.081      ; 1.467      ;
; 1.174 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|isON  ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[2]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.081      ; 1.467      ;
; 1.175 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|isON  ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[3]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.081      ; 1.468      ;
; 1.176 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|isON  ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[7]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.081      ; 1.469      ;
; 1.177 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|isON  ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[5]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.081      ; 1.470      ;
; 1.177 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|isON  ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[6]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.081      ; 1.470      ;
; 1.188 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[3] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|V      ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.080      ; 1.480      ;
; 1.189 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[0] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[0]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.078      ; 1.479      ;
; 1.190 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[2] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|V      ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.080      ; 1.482      ;
; 1.196 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[5] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|H      ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.081      ; 1.489      ;
; 1.228 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[2] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[2]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.078      ; 1.518      ;
; 1.228 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[7] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|isON   ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.079      ; 1.519      ;
; 1.239 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~2  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[1]   ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.166      ; 1.637      ;
; 1.256 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[1] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[3]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.080      ; 1.548      ;
; 1.256 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[3] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[6]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.080      ; 1.548      ;
; 1.265 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~0  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[9]   ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.079      ; 1.556      ;
; 1.265 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[9] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[9]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.078      ; 1.555      ;
; 1.265 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[1] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[4]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.080      ; 1.557      ;
; 1.266 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~0  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[10]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.079      ; 1.557      ;
; 1.267 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[4] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[7]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.080      ; 1.559      ;
+-------+---------------------------------------------------------------+----------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'U0|altpll_component|auto_generated|pll1|clk[0]'                                                                                               ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                          ; Clock Edge ; Target                                                           ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+------------------------------------------------------------------+
; 4.715 ; 4.935        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_func_module:U3|B1_DQ[0]             ;
; 4.715 ; 4.935        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_func_module:U3|B1_DQ[1]             ;
; 4.715 ; 4.935        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_func_module:U3|B1_DQ[4]             ;
; 4.715 ; 4.935        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_func_module:U3|B1_DQ[7]             ;
; 4.715 ; 4.935        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_func_module:U3|B2_DQ[0]             ;
; 4.715 ; 4.935        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_func_module:U3|B2_DQ[1]             ;
; 4.715 ; 4.935        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_func_module:U3|B2_DQ[2]             ;
; 4.715 ; 4.935        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_func_module:U3|B2_DQ[3]             ;
; 4.715 ; 4.935        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_func_module:U3|B2_DQ[4]             ;
; 4.715 ; 4.935        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_func_module:U3|CV[0]                ;
; 4.715 ; 4.935        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_func_module:U3|CV[1]                ;
; 4.715 ; 4.935        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_func_module:U3|CV[2]                ;
; 4.715 ; 4.935        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_func_module:U3|CV[3]                ;
; 4.715 ; 4.935        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_func_module:U3|CV[4]                ;
; 4.715 ; 4.935        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_func_module:U3|CV[5]                ;
; 4.715 ; 4.935        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_func_module:U3|CV[6]                ;
; 4.715 ; 4.935        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_func_module:U3|CV[7]                ;
; 4.715 ; 4.935        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_func_module:U3|CV[8]                ;
; 4.715 ; 4.935        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_func_module:U3|D1[0]                ;
; 4.715 ; 4.935        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_func_module:U3|D1[1]                ;
; 4.715 ; 4.935        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_func_module:U3|D1[2]                ;
; 4.715 ; 4.935        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_func_module:U3|D1[3]                ;
; 4.715 ; 4.935        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_func_module:U3|D1[4]                ;
; 4.715 ; 4.935        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_func_module:U3|D2[0]                ;
; 4.715 ; 4.935        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_func_module:U3|D2[10]               ;
; 4.715 ; 4.935        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_func_module:U3|D2[11]               ;
; 4.715 ; 4.935        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_func_module:U3|D2[12]               ;
; 4.715 ; 4.935        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_func_module:U3|D2[13]               ;
; 4.715 ; 4.935        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_func_module:U3|D2[1]                ;
; 4.715 ; 4.935        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_func_module:U3|D2[20]               ;
; 4.715 ; 4.935        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_func_module:U3|D2[24]               ;
; 4.715 ; 4.935        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_func_module:U3|D2[2]                ;
; 4.715 ; 4.935        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_func_module:U3|D2[31]               ;
; 4.715 ; 4.935        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_func_module:U3|D2[32]               ;
; 4.715 ; 4.935        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_func_module:U3|D2[33]               ;
; 4.715 ; 4.935        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_func_module:U3|D2[3]                ;
; 4.715 ; 4.935        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_func_module:U3|D2[4]                ;
; 4.715 ; 4.935        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_func_module:U3|D2[8]                ;
; 4.715 ; 4.935        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_func_module:U3|D2[9]                ;
; 4.715 ; 4.935        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_func_module:U3|isEn                 ;
; 4.715 ; 4.935        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|C1[0]                ;
; 4.715 ; 4.935        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|C1[1]                ;
; 4.715 ; 4.935        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|C1[2]                ;
; 4.715 ; 4.935        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|C1[3]                ;
; 4.715 ; 4.935        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|C1[4]                ;
; 4.715 ; 4.935        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|C1[5]                ;
; 4.715 ; 4.935        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|C1[6]                ;
; 4.715 ; 4.935        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|C1[7]                ;
; 4.715 ; 4.935        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|C1[8]                ;
; 4.715 ; 4.935        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|C1[9]                ;
; 4.715 ; 4.935        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|D1[10]               ;
; 4.715 ; 4.935        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|D1[11]               ;
; 4.715 ; 4.935        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|D1[12]               ;
; 4.715 ; 4.935        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|D1[19]               ;
; 4.715 ; 4.935        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|D1[1]                ;
; 4.715 ; 4.935        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|D1[20]               ;
; 4.715 ; 4.935        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|D1[21]               ;
; 4.715 ; 4.935        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|D1[22]               ;
; 4.715 ; 4.935        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|D1[30]               ;
; 4.715 ; 4.935        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|D1[31]               ;
; 4.715 ; 4.935        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|D1[32]               ;
; 4.715 ; 4.935        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|D1[34]               ;
; 4.715 ; 4.935        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|D1[5]                ;
; 4.715 ; 4.935        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|D1[6]                ;
; 4.715 ; 4.935        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|D1[7]                ;
; 4.715 ; 4.935        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|D1[8]                ;
; 4.715 ; 4.935        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|D1[9]                ;
; 4.715 ; 4.935        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|RAM_rtl_0_bypass[0]  ;
; 4.715 ; 4.935        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|RAM_rtl_0_bypass[10] ;
; 4.715 ; 4.935        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|RAM_rtl_0_bypass[11] ;
; 4.715 ; 4.935        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|RAM_rtl_0_bypass[12] ;
; 4.715 ; 4.935        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|RAM_rtl_0_bypass[13] ;
; 4.715 ; 4.935        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|RAM_rtl_0_bypass[14] ;
; 4.715 ; 4.935        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|RAM_rtl_0_bypass[15] ;
; 4.715 ; 4.935        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|RAM_rtl_0_bypass[16] ;
; 4.715 ; 4.935        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|RAM_rtl_0_bypass[17] ;
; 4.715 ; 4.935        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|RAM_rtl_0_bypass[18] ;
; 4.715 ; 4.935        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|RAM_rtl_0_bypass[19] ;
; 4.715 ; 4.935        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|RAM_rtl_0_bypass[1]  ;
; 4.715 ; 4.935        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|RAM_rtl_0_bypass[20] ;
; 4.715 ; 4.935        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|RAM_rtl_0_bypass[22] ;
; 4.715 ; 4.935        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|RAM_rtl_0_bypass[26] ;
; 4.715 ; 4.935        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|RAM_rtl_0_bypass[27] ;
; 4.715 ; 4.935        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|RAM_rtl_0_bypass[28] ;
; 4.715 ; 4.935        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|RAM_rtl_0_bypass[29] ;
; 4.715 ; 4.935        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|RAM_rtl_0_bypass[2]  ;
; 4.715 ; 4.935        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|RAM_rtl_0_bypass[30] ;
; 4.715 ; 4.935        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|RAM_rtl_0_bypass[31] ;
; 4.715 ; 4.935        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|RAM_rtl_0_bypass[32] ;
; 4.715 ; 4.935        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|RAM_rtl_0_bypass[33] ;
; 4.715 ; 4.935        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|RAM_rtl_0_bypass[35] ;
; 4.715 ; 4.935        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|RAM_rtl_0_bypass[3]  ;
; 4.715 ; 4.935        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|RAM_rtl_0_bypass[40] ;
; 4.715 ; 4.935        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|RAM_rtl_0_bypass[41] ;
; 4.715 ; 4.935        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|RAM_rtl_0_bypass[42] ;
; 4.715 ; 4.935        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|RAM_rtl_0_bypass[43] ;
; 4.715 ; 4.935        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|RAM_rtl_0_bypass[4]  ;
; 4.715 ; 4.935        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|RAM_rtl_0_bypass[52] ;
; 4.715 ; 4.935        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|RAM_rtl_0_bypass[53] ;
; 4.715 ; 4.935        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|RAM_rtl_0_bypass[5]  ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                   ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------+
; 9.934  ; 9.934        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.934  ; 9.934        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2]           ;
; 9.934  ; 9.934        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.954  ; 9.954        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                              ;
; 9.977  ; 9.977        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                              ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                              ;
; 10.022 ; 10.022       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U0|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.046 ; 10.046       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                              ;
; 10.066 ; 10.066       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.066 ; 10.066       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2]           ;
; 10.066 ; 10.066       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U0|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                      ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'U0|altpll_component|auto_generated|pll1|clk[2]'                                                                                                                                                                          ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                          ; Clock Edge ; Target                                                                                                                                     ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------+
; 19.719 ; 19.939       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[1]                                                                              ;
; 19.719 ; 19.939       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[4]                                                                              ;
; 19.719 ; 19.939       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[5]                                                                              ;
; 19.719 ; 19.939       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[6]                                                                              ;
; 19.719 ; 19.939       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[7]                                                                              ;
; 19.719 ; 19.939       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[8]                                                                              ;
; 19.720 ; 19.940       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[5]                                                                              ;
; 19.720 ; 19.940       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|D1[11]                                                                             ;
; 19.720 ; 19.940       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|D1[4]                                                                              ;
; 19.720 ; 19.940       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|D1[5]                                                                              ;
; 19.720 ; 19.940       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|H                                                                                  ;
; 19.720 ; 19.940       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|isEn                                                                               ;
; 19.720 ; 19.940       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[11]                                                                              ;
; 19.720 ; 19.940       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[4]                                                                               ;
; 19.720 ; 19.940       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[5]                                                                               ;
; 19.721 ; 19.941       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|D1[0]                                                                              ;
; 19.721 ; 19.941       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|D1[10]                                                                             ;
; 19.721 ; 19.941       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|D1[12]                                                                             ;
; 19.721 ; 19.941       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|D1[13]                                                                             ;
; 19.721 ; 19.941       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|D1[14]                                                                             ;
; 19.721 ; 19.941       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|D1[15]                                                                             ;
; 19.721 ; 19.941       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|D1[1]                                                                              ;
; 19.721 ; 19.941       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|D1[2]                                                                              ;
; 19.721 ; 19.941       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|D1[3]                                                                              ;
; 19.721 ; 19.941       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|D1[6]                                                                              ;
; 19.721 ; 19.941       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|D1[7]                                                                              ;
; 19.721 ; 19.941       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|D1[8]                                                                              ;
; 19.721 ; 19.941       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|D1[9]                                                                              ;
; 19.721 ; 19.941       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|isUpdate                                                                           ;
; 19.721 ; 19.941       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[0]                                                                               ;
; 19.721 ; 19.941       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[10]                                                                              ;
; 19.721 ; 19.941       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[12]                                                                              ;
; 19.721 ; 19.941       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[13]                                                                              ;
; 19.721 ; 19.941       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[14]                                                                              ;
; 19.721 ; 19.941       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[15]                                                                              ;
; 19.721 ; 19.941       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[1]                                                                               ;
; 19.721 ; 19.941       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[2]                                                                               ;
; 19.721 ; 19.941       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[3]                                                                               ;
; 19.721 ; 19.941       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[6]                                                                               ;
; 19.721 ; 19.941       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[7]                                                                               ;
; 19.721 ; 19.941       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[8]                                                                               ;
; 19.721 ; 19.941       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[9]                                                                               ;
; 19.721 ; 19.941       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~0                                                                               ;
; 19.721 ; 19.941       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RP[4]                                                                               ;
; 19.721 ; 19.941       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RP[7]                                                                               ;
; 19.721 ; 19.941       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RP[8]                                                                               ;
; 19.721 ; 19.941       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RP[9]                                                                               ;
; 19.722 ; 19.942       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[0]                                                                              ;
; 19.722 ; 19.942       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[2]                                                                              ;
; 19.722 ; 19.942       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[3]                                                                              ;
; 19.722 ; 19.942       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[4]                                                                              ;
; 19.722 ; 19.942       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[5]                                                                              ;
; 19.722 ; 19.942       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[6]                                                                              ;
; 19.722 ; 19.942       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[7]                                                                              ;
; 19.722 ; 19.942       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[8]                                                                              ;
; 19.722 ; 19.942       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[9]                                                                              ;
; 19.722 ; 19.942       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RP[0]                                                                               ;
; 19.722 ; 19.942       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RP[1]                                                                               ;
; 19.722 ; 19.942       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RP[2]                                                                               ;
; 19.722 ; 19.942       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RP[3]                                                                               ;
; 19.722 ; 19.942       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RP[5]                                                                               ;
; 19.722 ; 19.942       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RP[6]                                                                               ;
; 19.723 ; 19.943       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[0]                                                                              ;
; 19.723 ; 19.943       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[2]                                                                              ;
; 19.723 ; 19.943       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[3]                                                                              ;
; 19.723 ; 19.943       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[4]                                                                              ;
; 19.723 ; 19.943       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[5]                                                                              ;
; 19.723 ; 19.943       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[6]                                                                              ;
; 19.723 ; 19.943       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[7]                                                                              ;
; 19.723 ; 19.943       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[1]                                                                              ;
; 19.724 ; 19.944       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[1]                                                                              ;
; 19.724 ; 19.944       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[0]                                                                              ;
; 19.724 ; 19.944       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[1]                                                                              ;
; 19.724 ; 19.944       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[2]                                                                              ;
; 19.724 ; 19.944       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[3]                                                                              ;
; 19.724 ; 19.944       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[4]                                                                              ;
; 19.724 ; 19.944       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[6]                                                                              ;
; 19.724 ; 19.944       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[7]                                                                              ;
; 19.724 ; 19.944       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[8]                                                                              ;
; 19.724 ; 19.944       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[9]                                                                              ;
; 19.724 ; 19.944       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[0]                                                                              ;
; 19.724 ; 19.944       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[2]                                                                              ;
; 19.724 ; 19.944       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[3]                                                                              ;
; 19.724 ; 19.944       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[9]                                                                              ;
; 19.724 ; 19.944       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|V                                                                                  ;
; 19.724 ; 19.944       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|isON                                                                               ;
; 19.747 ; 19.982       ; 0.235          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_h4f1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 19.747 ; 19.982       ; 0.235          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_h4f1:auto_generated|ram_block1a9~portb_address_reg0 ;
; 19.782 ; 20.017       ; 0.235          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_h4f1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 19.782 ; 20.017       ; 0.235          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_h4f1:auto_generated|ram_block1a9~portb_address_reg0 ;
; 19.867 ; 20.055       ; 0.188          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[0]                                                                              ;
; 19.867 ; 20.055       ; 0.188          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[1]                                                                              ;
; 19.867 ; 20.055       ; 0.188          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[2]                                                                              ;
; 19.867 ; 20.055       ; 0.188          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[3]                                                                              ;
; 19.867 ; 20.055       ; 0.188          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[4]                                                                              ;
; 19.867 ; 20.055       ; 0.188          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[5]                                                                              ;
; 19.867 ; 20.055       ; 0.188          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[6]                                                                              ;
; 19.867 ; 20.055       ; 0.188          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[7]                                                                              ;
; 19.867 ; 20.055       ; 0.188          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[0]                                                                              ;
; 19.867 ; 20.055       ; 0.188          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[1]                                                                              ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                            ;
+-------------+------------+-------+-------+------------+------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+-------------+------------+-------+-------+------------+------------------------------------------------+
; CMOS_DQ[*]  ; clk        ; 5.427 ; 5.661 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  CMOS_DQ[0] ; clk        ; 5.070 ; 5.280 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  CMOS_DQ[1] ; clk        ; 5.147 ; 5.305 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  CMOS_DQ[2] ; clk        ; 3.982 ; 4.238 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  CMOS_DQ[3] ; clk        ; 4.617 ; 4.818 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  CMOS_DQ[4] ; clk        ; 5.115 ; 5.293 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  CMOS_DQ[5] ; clk        ; 5.235 ; 5.536 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  CMOS_DQ[6] ; clk        ; 5.037 ; 5.237 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  CMOS_DQ[7] ; clk        ; 5.427 ; 5.661 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; CMOS_HREF   ; clk        ; 4.667 ; 4.921 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; CMOS_PCLK   ; clk        ; 1.447 ; 1.530 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; CMOS_SDA    ; clk        ; 5.253 ; 5.520 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; CMOS_VSYNC  ; clk        ; 4.606 ; 4.797 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; S_DQ[*]     ; clk        ; 5.528 ; 5.806 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[0]    ; clk        ; 5.171 ; 5.448 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[1]    ; clk        ; 5.387 ; 5.674 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[2]    ; clk        ; 5.528 ; 5.806 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[3]    ; clk        ; 5.427 ; 5.671 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[4]    ; clk        ; 5.165 ; 5.418 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[5]    ; clk        ; 5.251 ; 5.491 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[6]    ; clk        ; 5.462 ; 5.703 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[7]    ; clk        ; 5.219 ; 5.463 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[8]    ; clk        ; 5.022 ; 5.248 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[9]    ; clk        ; 5.076 ; 5.276 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[10]   ; clk        ; 4.909 ; 5.140 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[11]   ; clk        ; 4.737 ; 4.996 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[12]   ; clk        ; 4.860 ; 5.053 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[13]   ; clk        ; 4.921 ; 5.105 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[14]   ; clk        ; 5.227 ; 5.426 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[15]   ; clk        ; 5.184 ; 5.362 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; rst_n       ; clk        ; 6.075 ; 5.945 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-------+-------+------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                               ;
+-------------+------------+--------+--------+------------+------------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+-------------+------------+--------+--------+------------+------------------------------------------------+
; CMOS_DQ[*]  ; clk        ; -3.212 ; -3.443 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  CMOS_DQ[0] ; clk        ; -4.257 ; -4.444 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  CMOS_DQ[1] ; clk        ; -4.332 ; -4.469 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  CMOS_DQ[2] ; clk        ; -3.212 ; -3.443 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  CMOS_DQ[3] ; clk        ; -3.822 ; -4.001 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  CMOS_DQ[4] ; clk        ; -4.302 ; -4.457 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  CMOS_DQ[5] ; clk        ; -4.412 ; -4.690 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  CMOS_DQ[6] ; clk        ; -4.226 ; -4.403 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  CMOS_DQ[7] ; clk        ; -4.596 ; -4.809 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; CMOS_HREF   ; clk        ; -3.868 ; -4.100 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; CMOS_PCLK   ; clk        ; -0.786 ; -0.856 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; CMOS_SDA    ; clk        ; -4.408 ; -4.682 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; CMOS_VSYNC  ; clk        ; -3.807 ; -3.979 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; S_DQ[*]     ; clk        ; -3.936 ; -4.173 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[0]    ; clk        ; -4.351 ; -4.606 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[1]    ; clk        ; -4.576 ; -4.851 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[2]    ; clk        ; -4.695 ; -4.950 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[3]    ; clk        ; -4.597 ; -4.820 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[4]    ; clk        ; -4.347 ; -4.578 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[5]    ; clk        ; -4.434 ; -4.650 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[6]    ; clk        ; -4.653 ; -4.881 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[7]    ; clk        ; -4.404 ; -4.623 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[8]    ; clk        ; -4.209 ; -4.415 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[9]    ; clk        ; -4.262 ; -4.443 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[10]   ; clk        ; -4.101 ; -4.312 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[11]   ; clk        ; -3.936 ; -4.173 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[12]   ; clk        ; -4.054 ; -4.228 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[13]   ; clk        ; -4.112 ; -4.278 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[14]   ; clk        ; -4.422 ; -4.614 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[15]   ; clk        ; -4.381 ; -4.552 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; rst_n       ; clk        ; -2.297 ; -2.269 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+--------+--------+------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                    ;
+---------------+------------+-------+-------+------------+------------------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+---------------+------------+-------+-------+------------+------------------------------------------------+
; CMOS_SCL      ; clk        ; 6.761 ; 6.799 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; CMOS_SDA      ; clk        ; 5.614 ; 5.747 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; CMOS_XCLK     ; clk        ; 4.224 ; 4.196 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; S_A[*]        ; clk        ; 5.921 ; 6.150 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[0]       ; clk        ; 5.165 ; 5.300 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[1]       ; clk        ; 5.665 ; 5.767 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[2]       ; clk        ; 5.184 ; 5.319 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[3]       ; clk        ; 4.855 ; 4.941 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[4]       ; clk        ; 5.340 ; 5.415 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[5]       ; clk        ; 5.583 ; 5.733 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[6]       ; clk        ; 5.153 ; 5.257 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[7]       ; clk        ; 5.307 ; 5.383 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[8]       ; clk        ; 5.528 ; 5.665 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[9]       ; clk        ; 4.909 ; 4.974 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[10]      ; clk        ; 5.503 ; 5.686 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[11]      ; clk        ; 5.921 ; 6.150 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[12]      ; clk        ; 5.669 ; 5.868 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; S_BA[*]       ; clk        ; 5.441 ; 5.618 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_BA[0]      ; clk        ; 5.441 ; 5.618 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_BA[1]      ; clk        ; 5.415 ; 5.590 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; S_CLK         ; clk        ; 1.780 ;       ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; S_DQ[*]       ; clk        ; 6.222 ; 6.159 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[0]      ; clk        ; 6.222 ; 6.159 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[1]      ; clk        ; 6.009 ; 5.827 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[2]      ; clk        ; 5.788 ; 5.679 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[3]      ; clk        ; 6.022 ; 5.841 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[4]      ; clk        ; 5.447 ; 5.380 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[5]      ; clk        ; 5.006 ; 4.978 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[6]      ; clk        ; 5.927 ; 5.777 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[7]      ; clk        ; 5.711 ; 5.606 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[8]      ; clk        ; 5.171 ; 5.039 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[9]      ; clk        ; 5.491 ; 5.295 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[10]     ; clk        ; 5.517 ; 5.340 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[11]     ; clk        ; 5.588 ; 5.368 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[12]     ; clk        ; 5.474 ; 5.303 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[13]     ; clk        ; 5.588 ; 5.410 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[14]     ; clk        ; 5.444 ; 5.256 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[15]     ; clk        ; 5.509 ; 5.325 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; S_NCAS        ; clk        ; 5.346 ; 5.532 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; S_NCS         ; clk        ; 5.337 ; 5.191 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; S_NRAS        ; clk        ; 5.438 ; 5.605 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; S_NWE         ; clk        ; 6.255 ; 6.454 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; test_CMOS_SCL ; clk        ; 5.240 ; 5.391 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; S_CLK         ; clk        ;       ; 1.761 ; Fall       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; VGAD[*]       ; clk        ; 6.214 ; 6.103 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[0]      ; clk        ; 5.663 ; 5.559 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[1]      ; clk        ; 5.917 ; 5.747 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[2]      ; clk        ; 5.393 ; 5.295 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[3]      ; clk        ; 5.819 ; 5.663 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[4]      ; clk        ; 5.600 ; 5.436 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[5]      ; clk        ; 5.687 ; 5.504 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[6]      ; clk        ; 5.795 ; 5.636 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[7]      ; clk        ; 5.740 ; 5.590 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[8]      ; clk        ; 5.701 ; 5.554 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[9]      ; clk        ; 6.006 ; 5.802 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[10]     ; clk        ; 5.080 ; 5.030 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[11]     ; clk        ; 6.214 ; 6.103 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[12]     ; clk        ; 5.963 ; 5.776 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[13]     ; clk        ; 5.422 ; 5.376 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[14]     ; clk        ; 6.051 ; 5.860 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[15]     ; clk        ; 5.976 ; 5.854 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
; VGA_HSYNC     ; clk        ; 5.667 ; 5.532 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
; VGA_VSYNC     ; clk        ; 5.669 ; 5.544 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
+---------------+------------+-------+-------+------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                            ;
+---------------+------------+-------+-------+------------+------------------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+---------------+------------+-------+-------+------------+------------------------------------------------+
; CMOS_SCL      ; clk        ; 6.172 ; 6.206 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; CMOS_SDA      ; clk        ; 5.008 ; 5.138 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; CMOS_XCLK     ; clk        ; 3.671 ; 3.642 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; S_A[*]        ; clk        ; 4.280 ; 4.365 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[0]       ; clk        ; 4.579 ; 4.711 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[1]       ; clk        ; 5.058 ; 5.158 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[2]       ; clk        ; 4.596 ; 4.729 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[3]       ; clk        ; 4.280 ; 4.365 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[4]       ; clk        ; 4.745 ; 4.819 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[5]       ; clk        ; 4.979 ; 5.124 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[6]       ; clk        ; 4.566 ; 4.667 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[7]       ; clk        ; 4.714 ; 4.788 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[8]       ; clk        ; 4.926 ; 5.059 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[9]       ; clk        ; 4.329 ; 4.393 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[10]      ; clk        ; 4.902 ; 5.080 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[11]      ; clk        ; 5.303 ; 5.524 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[12]      ; clk        ; 5.062 ; 5.255 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; S_BA[*]       ; clk        ; 4.818 ; 4.989 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_BA[0]      ; clk        ; 4.843 ; 5.015 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_BA[1]      ; clk        ; 4.818 ; 4.989 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; S_CLK         ; clk        ; 1.343 ;       ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; S_DQ[*]       ; clk        ; 4.423 ; 4.394 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[0]      ; clk        ; 5.596 ; 5.533 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[1]      ; clk        ; 5.391 ; 5.214 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[2]      ; clk        ; 5.179 ; 5.072 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[3]      ; clk        ; 5.403 ; 5.227 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[4]      ; clk        ; 4.852 ; 4.785 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[5]      ; clk        ; 4.423 ; 4.394 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[6]      ; clk        ; 5.310 ; 5.166 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[7]      ; clk        ; 5.103 ; 5.002 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[8]      ; clk        ; 4.586 ; 4.457 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[9]      ; clk        ; 4.894 ; 4.703 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[10]     ; clk        ; 4.919 ; 4.747 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[11]     ; clk        ; 4.987 ; 4.774 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[12]     ; clk        ; 4.877 ; 4.711 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[13]     ; clk        ; 4.987 ; 4.814 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[14]     ; clk        ; 4.848 ; 4.665 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[15]     ; clk        ; 4.910 ; 4.732 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; S_NCAS        ; clk        ; 4.752 ; 4.933 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; S_NCS         ; clk        ; 4.745 ; 4.603 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; S_NRAS        ; clk        ; 4.841 ; 5.003 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; S_NWE         ; clk        ; 5.624 ; 5.816 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; test_CMOS_SCL ; clk        ; 4.649 ; 4.797 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; S_CLK         ; clk        ;       ; 1.322 ; Fall       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; VGAD[*]       ; clk        ; 4.499 ; 4.448 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[0]      ; clk        ; 5.056 ; 4.955 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[1]      ; clk        ; 5.298 ; 5.133 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[2]      ; clk        ; 4.801 ; 4.705 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[3]      ; clk        ; 5.208 ; 5.057 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[4]      ; clk        ; 4.998 ; 4.838 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[5]      ; clk        ; 5.081 ; 4.904 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[6]      ; clk        ; 5.185 ; 5.030 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[7]      ; clk        ; 5.132 ; 4.986 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[8]      ; clk        ; 5.094 ; 4.951 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[9]      ; clk        ; 5.388 ; 5.190 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[10]     ; clk        ; 4.499 ; 4.448 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[11]     ; clk        ; 5.586 ; 5.478 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[12]     ; clk        ; 5.346 ; 5.164 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[13]     ; clk        ; 4.827 ; 4.780 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[14]     ; clk        ; 5.431 ; 5.246 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[15]     ; clk        ; 5.358 ; 5.239 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
; VGA_HSYNC     ; clk        ; 5.060 ; 4.930 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
; VGA_VSYNC     ; clk        ; 5.063 ; 4.942 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
+---------------+------------+-------+-------+------------+------------------------------------------------+


+------------------------------------------------------+
; Propagation Delay                                    ;
+------------+---------------+-------+----+----+-------+
; Input Port ; Output Port   ; RR    ; RF ; FR ; FF    ;
+------------+---------------+-------+----+----+-------+
; CMOS_SDA   ; test_CMOS_SDA ; 7.829 ;    ;    ; 8.034 ;
+------------+---------------+-------+----+----+-------+


+------------------------------------------------------+
; Minimum Propagation Delay                            ;
+------------+---------------+-------+----+----+-------+
; Input Port ; Output Port   ; RR    ; RF ; FR ; FF    ;
+------------+---------------+-------+----+----+-------+
; CMOS_SDA   ; test_CMOS_SDA ; 7.556 ;    ;    ; 7.752 ;
+------------+---------------+-------+----+----+-------+


+------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                  ;
+-----------+------------+-------+-------+------------+------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+-----------+------------+-------+-------+------------+------------------------------------------------+
; CMOS_SDA  ; clk        ; 5.674 ; 5.560 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; S_DQ[*]   ; clk        ; 5.380 ; 5.266 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[0]  ; clk        ; 5.815 ; 5.701 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[1]  ; clk        ; 5.768 ; 5.654 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[2]  ; clk        ; 5.802 ; 5.688 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[3]  ; clk        ; 5.802 ; 5.688 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[4]  ; clk        ; 5.773 ; 5.659 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[5]  ; clk        ; 5.908 ; 5.810 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[6]  ; clk        ; 5.431 ; 5.354 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[7]  ; clk        ; 5.431 ; 5.354 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[8]  ; clk        ; 6.052 ; 5.938 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[9]  ; clk        ; 6.052 ; 5.938 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[10] ; clk        ; 5.671 ; 5.557 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[11] ; clk        ; 5.710 ; 5.596 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[12] ; clk        ; 5.380 ; 5.266 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[13] ; clk        ; 5.380 ; 5.266 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[14] ; clk        ; 5.671 ; 5.557 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[15] ; clk        ; 5.671 ; 5.557 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                          ;
+-----------+------------+-------+-------+------------+------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+-----------+------------+-------+-------+------------+------------------------------------------------+
; CMOS_SDA  ; clk        ; 5.042 ; 4.928 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; S_DQ[*]   ; clk        ; 4.760 ; 4.646 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[0]  ; clk        ; 5.178 ; 5.064 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[1]  ; clk        ; 5.133 ; 5.019 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[2]  ; clk        ; 5.166 ; 5.052 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[3]  ; clk        ; 5.166 ; 5.052 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[4]  ; clk        ; 5.138 ; 5.024 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[5]  ; clk        ; 5.302 ; 5.204 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[6]  ; clk        ; 4.848 ; 4.771 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[7]  ; clk        ; 4.848 ; 4.771 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[8]  ; clk        ; 5.405 ; 5.291 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[9]  ; clk        ; 5.405 ; 5.291 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[10] ; clk        ; 5.039 ; 4.925 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[11] ; clk        ; 5.077 ; 4.963 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[12] ; clk        ; 4.760 ; 4.646 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[13] ; clk        ; 4.760 ; 4.646 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[14] ; clk        ; 5.039 ; 4.925 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[15] ; clk        ; 5.039 ; 4.925 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                         ;
+-----------+------------+-----------+-----------+------------+------------------------------------------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                ;
+-----------+------------+-----------+-----------+------------+------------------------------------------------+
; CMOS_SDA  ; clk        ; 5.457     ; 5.571     ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; S_DQ[*]   ; clk        ; 5.187     ; 5.301     ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[0]  ; clk        ; 5.646     ; 5.760     ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[1]  ; clk        ; 5.606     ; 5.720     ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[2]  ; clk        ; 5.639     ; 5.753     ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[3]  ; clk        ; 5.639     ; 5.753     ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[4]  ; clk        ; 5.612     ; 5.726     ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[5]  ; clk        ; 5.719     ; 5.817     ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[6]  ; clk        ; 5.337     ; 5.414     ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[7]  ; clk        ; 5.337     ; 5.414     ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[8]  ; clk        ; 5.761     ; 5.875     ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[9]  ; clk        ; 5.761     ; 5.875     ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[10] ; clk        ; 5.426     ; 5.540     ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[11] ; clk        ; 5.452     ; 5.566     ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[12] ; clk        ; 5.187     ; 5.301     ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[13] ; clk        ; 5.187     ; 5.301     ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[14] ; clk        ; 5.426     ; 5.540     ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[15] ; clk        ; 5.426     ; 5.540     ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-----------+-----------+------------+------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                 ;
+-----------+------------+-----------+-----------+------------+------------------------------------------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                ;
+-----------+------------+-----------+-----------+------------+------------------------------------------------+
; CMOS_SDA  ; clk        ; 4.830     ; 4.944     ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; S_DQ[*]   ; clk        ; 4.571     ; 4.685     ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[0]  ; clk        ; 5.011     ; 5.125     ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[1]  ; clk        ; 4.973     ; 5.087     ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[2]  ; clk        ; 5.004     ; 5.118     ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[3]  ; clk        ; 5.004     ; 5.118     ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[4]  ; clk        ; 4.978     ; 5.092     ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[5]  ; clk        ; 5.117     ; 5.215     ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[6]  ; clk        ; 4.755     ; 4.832     ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[7]  ; clk        ; 4.755     ; 4.832     ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[8]  ; clk        ; 5.122     ; 5.236     ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[9]  ; clk        ; 5.122     ; 5.236     ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[10] ; clk        ; 4.800     ; 4.914     ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[11] ; clk        ; 4.824     ; 4.938     ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[12] ; clk        ; 4.571     ; 4.685     ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[13] ; clk        ; 4.571     ; 4.685     ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[14] ; clk        ; 4.800     ; 4.914     ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[15] ; clk        ; 4.800     ; 4.914     ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-----------+-----------+------------+------------------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                    ;
+------------+-----------------+------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                     ; Note ;
+------------+-----------------+------------------------------------------------+------+
; 111.87 MHz ; 111.87 MHz      ; U0|altpll_component|auto_generated|pll1|clk[0] ;      ;
; 128.12 MHz ; 128.12 MHz      ; U0|altpll_component|auto_generated|pll1|clk[2] ;      ;
+------------+-----------------+------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                     ;
+------------------------------------------------+-------+---------------+
; Clock                                          ; Slack ; End Point TNS ;
+------------------------------------------------+-------+---------------+
; U0|altpll_component|auto_generated|pll1|clk[0] ; 1.061 ; 0.000         ;
; U0|altpll_component|auto_generated|pll1|clk[2] ; 7.931 ; 0.000         ;
+------------------------------------------------+-------+---------------+


+------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                      ;
+------------------------------------------------+-------+---------------+
; Clock                                          ; Slack ; End Point TNS ;
+------------------------------------------------+-------+---------------+
; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.394 ; 0.000         ;
; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.401 ; 0.000         ;
+------------------------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                        ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; U0|altpll_component|auto_generated|pll1|clk[0] ; 4.714  ; 0.000         ;
; clk                                            ; 9.943  ; 0.000         ;
; U0|altpll_component|auto_generated|pll1|clk[2] ; 19.716 ; 0.000         ;
+------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'U0|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                     ;
+-------+-------------------------------------------------------+-------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                               ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 1.061 ; camera_base_module:U1|camera_control_module:U1|C1[3]  ; camera_base_module:U1|camera_control_module:U1|D1[10] ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.065     ; 8.876      ;
; 1.098 ; camera_base_module:U1|camera_control_module:U1|C1[15] ; camera_base_module:U1|camera_control_module:U1|D1[10] ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.064     ; 8.840      ;
; 1.115 ; camera_base_module:U1|camera_control_module:U1|C1[7]  ; camera_base_module:U1|camera_control_module:U1|D1[10] ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.069     ; 8.818      ;
; 1.125 ; camera_base_module:U1|camera_control_module:U1|C1[3]  ; camera_base_module:U1|camera_control_module:U1|D1[7]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 8.815      ;
; 1.128 ; camera_base_module:U1|camera_control_module:U1|C1[3]  ; camera_base_module:U1|camera_control_module:U1|D1[0]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.065     ; 8.809      ;
; 1.128 ; camera_base_module:U1|camera_control_module:U1|C1[13] ; camera_base_module:U1|camera_control_module:U1|D1[10] ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.064     ; 8.810      ;
; 1.133 ; camera_base_module:U1|camera_control_module:U1|C1[14] ; camera_base_module:U1|camera_control_module:U1|D1[10] ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.064     ; 8.805      ;
; 1.159 ; camera_base_module:U1|camera_control_module:U1|C1[11] ; camera_base_module:U1|camera_control_module:U1|D1[10] ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.064     ; 8.779      ;
; 1.162 ; camera_base_module:U1|camera_control_module:U1|C1[15] ; camera_base_module:U1|camera_control_module:U1|D1[7]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.061     ; 8.779      ;
; 1.165 ; camera_base_module:U1|camera_control_module:U1|C1[15] ; camera_base_module:U1|camera_control_module:U1|D1[0]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.064     ; 8.773      ;
; 1.179 ; camera_base_module:U1|camera_control_module:U1|C1[7]  ; camera_base_module:U1|camera_control_module:U1|D1[7]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.066     ; 8.757      ;
; 1.182 ; camera_base_module:U1|camera_control_module:U1|C1[7]  ; camera_base_module:U1|camera_control_module:U1|D1[0]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.069     ; 8.751      ;
; 1.192 ; camera_base_module:U1|camera_control_module:U1|C1[13] ; camera_base_module:U1|camera_control_module:U1|D1[7]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.061     ; 8.749      ;
; 1.195 ; camera_base_module:U1|camera_control_module:U1|C1[13] ; camera_base_module:U1|camera_control_module:U1|D1[0]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.064     ; 8.743      ;
; 1.197 ; camera_base_module:U1|camera_control_module:U1|C1[14] ; camera_base_module:U1|camera_control_module:U1|D1[7]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.061     ; 8.744      ;
; 1.200 ; camera_base_module:U1|camera_control_module:U1|C1[14] ; camera_base_module:U1|camera_control_module:U1|D1[0]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.064     ; 8.738      ;
; 1.201 ; camera_base_module:U1|camera_control_module:U1|C1[11] ; camera_base_module:U1|camera_control_module:U1|D1[7]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.061     ; 8.740      ;
; 1.203 ; camera_base_module:U1|camera_control_module:U1|C1[9]  ; camera_base_module:U1|camera_control_module:U1|D1[10] ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.064     ; 8.735      ;
; 1.217 ; camera_base_module:U1|camera_control_module:U1|C1[11] ; camera_base_module:U1|camera_control_module:U1|D1[0]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.064     ; 8.721      ;
; 1.228 ; camera_base_module:U1|camera_control_module:U1|C1[6]  ; camera_base_module:U1|camera_control_module:U1|D1[10] ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.064     ; 8.710      ;
; 1.245 ; camera_base_module:U1|camera_control_module:U1|C1[9]  ; camera_base_module:U1|camera_control_module:U1|D1[7]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.061     ; 8.696      ;
; 1.258 ; camera_base_module:U1|camera_control_module:U1|C1[10] ; camera_base_module:U1|camera_control_module:U1|D1[10] ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.064     ; 8.680      ;
; 1.261 ; camera_base_module:U1|camera_control_module:U1|C1[9]  ; camera_base_module:U1|camera_control_module:U1|D1[0]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.064     ; 8.677      ;
; 1.266 ; camera_base_module:U1|camera_control_module:U1|C1[3]  ; camera_base_module:U1|camera_control_module:U1|D1[2]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.053     ; 8.683      ;
; 1.292 ; camera_base_module:U1|camera_control_module:U1|C1[6]  ; camera_base_module:U1|camera_control_module:U1|D1[7]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.061     ; 8.649      ;
; 1.295 ; camera_base_module:U1|camera_control_module:U1|C1[6]  ; camera_base_module:U1|camera_control_module:U1|D1[0]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.064     ; 8.643      ;
; 1.297 ; camera_base_module:U1|camera_control_module:U1|C1[0]  ; camera_base_module:U1|camera_control_module:U1|D1[10] ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.064     ; 8.641      ;
; 1.300 ; camera_base_module:U1|camera_control_module:U1|C1[10] ; camera_base_module:U1|camera_control_module:U1|D1[7]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.061     ; 8.641      ;
; 1.303 ; camera_base_module:U1|camera_control_module:U1|C1[15] ; camera_base_module:U1|camera_control_module:U1|D1[2]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.052     ; 8.647      ;
; 1.314 ; camera_base_module:U1|camera_control_module:U1|C1[1]  ; camera_base_module:U1|camera_control_module:U1|D1[10] ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.064     ; 8.624      ;
; 1.316 ; camera_base_module:U1|camera_control_module:U1|C1[10] ; camera_base_module:U1|camera_control_module:U1|D1[0]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.064     ; 8.622      ;
; 1.320 ; camera_base_module:U1|camera_control_module:U1|C1[7]  ; camera_base_module:U1|camera_control_module:U1|D1[2]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.057     ; 8.625      ;
; 1.333 ; camera_base_module:U1|camera_control_module:U1|C1[13] ; camera_base_module:U1|camera_control_module:U1|D1[2]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.052     ; 8.617      ;
; 1.338 ; camera_base_module:U1|camera_control_module:U1|C1[14] ; camera_base_module:U1|camera_control_module:U1|D1[2]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.052     ; 8.612      ;
; 1.339 ; camera_base_module:U1|camera_control_module:U1|C1[0]  ; camera_base_module:U1|camera_control_module:U1|D1[7]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.061     ; 8.602      ;
; 1.355 ; camera_base_module:U1|camera_control_module:U1|C1[0]  ; camera_base_module:U1|camera_control_module:U1|D1[0]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.064     ; 8.583      ;
; 1.356 ; camera_base_module:U1|camera_control_module:U1|C1[1]  ; camera_base_module:U1|camera_control_module:U1|D1[7]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.061     ; 8.585      ;
; 1.358 ; camera_base_module:U1|camera_control_module:U1|C1[2]  ; camera_base_module:U1|camera_control_module:U1|D1[10] ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.064     ; 8.580      ;
; 1.371 ; camera_base_module:U1|camera_control_module:U1|C1[11] ; camera_base_module:U1|camera_control_module:U1|D1[2]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.052     ; 8.579      ;
; 1.372 ; camera_base_module:U1|camera_control_module:U1|C1[1]  ; camera_base_module:U1|camera_control_module:U1|D1[0]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.064     ; 8.566      ;
; 1.406 ; camera_base_module:U1|camera_control_module:U1|C1[12] ; camera_base_module:U1|camera_control_module:U1|D1[10] ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.064     ; 8.532      ;
; 1.415 ; camera_base_module:U1|camera_control_module:U1|C1[9]  ; camera_base_module:U1|camera_control_module:U1|D1[2]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.052     ; 8.535      ;
; 1.422 ; camera_base_module:U1|camera_control_module:U1|C1[2]  ; camera_base_module:U1|camera_control_module:U1|D1[7]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.061     ; 8.519      ;
; 1.424 ; camera_base_module:U1|camera_control_module:U1|C1[3]  ; camera_base_module:U1|camera_control_module:U1|D1[8]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.063     ; 8.515      ;
; 1.425 ; camera_base_module:U1|camera_control_module:U1|C1[2]  ; camera_base_module:U1|camera_control_module:U1|D1[0]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.064     ; 8.513      ;
; 1.426 ; camera_base_module:U1|camera_control_module:U1|C1[3]  ; camera_base_module:U1|camera_control_module:U1|D1[14] ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.063     ; 8.513      ;
; 1.429 ; camera_base_module:U1|camera_control_module:U1|C1[3]  ; camera_base_module:U1|camera_control_module:U1|D1[13] ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.063     ; 8.510      ;
; 1.433 ; camera_base_module:U1|camera_control_module:U1|C1[6]  ; camera_base_module:U1|camera_control_module:U1|D1[2]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.052     ; 8.517      ;
; 1.441 ; camera_base_module:U1|camera_control_module:U1|C1[3]  ; camera_base_module:U1|camera_control_module:U1|D1[6]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 8.499      ;
; 1.457 ; camera_base_module:U1|camera_control_module:U1|C1[5]  ; camera_base_module:U1|camera_control_module:U1|D1[10] ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.065     ; 8.480      ;
; 1.461 ; camera_base_module:U1|camera_control_module:U1|C1[15] ; camera_base_module:U1|camera_control_module:U1|D1[8]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 8.479      ;
; 1.463 ; camera_base_module:U1|camera_control_module:U1|C1[15] ; camera_base_module:U1|camera_control_module:U1|D1[14] ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 8.477      ;
; 1.465 ; camera_base_module:U1|camera_control_module:U1|C1[3]  ; camera_base_module:U1|camera_control_module:U1|D1[4]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.067     ; 8.470      ;
; 1.466 ; camera_base_module:U1|camera_control_module:U1|C1[15] ; camera_base_module:U1|camera_control_module:U1|D1[13] ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 8.474      ;
; 1.470 ; camera_base_module:U1|camera_control_module:U1|C1[12] ; camera_base_module:U1|camera_control_module:U1|D1[7]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.061     ; 8.471      ;
; 1.470 ; camera_base_module:U1|camera_control_module:U1|C1[10] ; camera_base_module:U1|camera_control_module:U1|D1[2]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.052     ; 8.480      ;
; 1.472 ; camera_base_module:U1|camera_control_module:U1|C1[3]  ; camera_base_module:U1|camera_control_module:U1|D1[5]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.065     ; 8.465      ;
; 1.472 ; camera_base_module:U1|camera_control_module:U1|C1[11] ; camera_base_module:U1|camera_control_module:U1|D1[8]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 8.468      ;
; 1.473 ; camera_base_module:U1|camera_control_module:U1|C1[12] ; camera_base_module:U1|camera_control_module:U1|D1[0]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.064     ; 8.465      ;
; 1.474 ; camera_base_module:U1|camera_control_module:U1|C1[11] ; camera_base_module:U1|camera_control_module:U1|D1[14] ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 8.466      ;
; 1.477 ; camera_base_module:U1|camera_control_module:U1|C1[11] ; camera_base_module:U1|camera_control_module:U1|D1[13] ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 8.463      ;
; 1.478 ; camera_base_module:U1|camera_control_module:U1|C1[7]  ; camera_base_module:U1|camera_control_module:U1|D1[8]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.067     ; 8.457      ;
; 1.478 ; camera_base_module:U1|camera_control_module:U1|C1[15] ; camera_base_module:U1|camera_control_module:U1|D1[6]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.061     ; 8.463      ;
; 1.480 ; camera_base_module:U1|camera_control_module:U1|C1[7]  ; camera_base_module:U1|camera_control_module:U1|D1[14] ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.067     ; 8.455      ;
; 1.483 ; camera_base_module:U1|camera_control_module:U1|C1[7]  ; camera_base_module:U1|camera_control_module:U1|D1[13] ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.067     ; 8.452      ;
; 1.484 ; camera_base_module:U1|camera_control_module:U1|C1[3]  ; camera_base_module:U1|camera_control_module:U1|D1[9]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.054     ; 8.464      ;
; 1.484 ; camera_base_module:U1|camera_control_module:U1|C1[11] ; camera_base_module:U1|camera_control_module:U1|D1[6]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.061     ; 8.457      ;
; 1.491 ; camera_base_module:U1|camera_control_module:U1|C1[13] ; camera_base_module:U1|camera_control_module:U1|D1[8]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 8.449      ;
; 1.493 ; camera_base_module:U1|camera_control_module:U1|C1[13] ; camera_base_module:U1|camera_control_module:U1|D1[14] ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 8.447      ;
; 1.495 ; camera_base_module:U1|camera_control_module:U1|C1[7]  ; camera_base_module:U1|camera_control_module:U1|D1[6]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.066     ; 8.441      ;
; 1.496 ; camera_base_module:U1|camera_control_module:U1|C1[11] ; camera_base_module:U1|camera_control_module:U1|D1[4]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.066     ; 8.440      ;
; 1.496 ; camera_base_module:U1|camera_control_module:U1|C1[14] ; camera_base_module:U1|camera_control_module:U1|D1[8]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 8.444      ;
; 1.496 ; camera_base_module:U1|camera_control_module:U1|C1[13] ; camera_base_module:U1|camera_control_module:U1|D1[13] ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 8.444      ;
; 1.498 ; camera_base_module:U1|camera_control_module:U1|C1[14] ; camera_base_module:U1|camera_control_module:U1|D1[14] ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 8.442      ;
; 1.501 ; camera_base_module:U1|camera_control_module:U1|C1[14] ; camera_base_module:U1|camera_control_module:U1|D1[13] ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 8.439      ;
; 1.502 ; camera_base_module:U1|camera_control_module:U1|C1[15] ; camera_base_module:U1|camera_control_module:U1|D1[4]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.066     ; 8.434      ;
; 1.508 ; camera_base_module:U1|camera_control_module:U1|C1[13] ; camera_base_module:U1|camera_control_module:U1|D1[6]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.061     ; 8.433      ;
; 1.509 ; camera_base_module:U1|camera_control_module:U1|C1[0]  ; camera_base_module:U1|camera_control_module:U1|D1[2]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.052     ; 8.441      ;
; 1.509 ; camera_base_module:U1|camera_control_module:U1|C1[15] ; camera_base_module:U1|camera_control_module:U1|D1[5]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.064     ; 8.429      ;
; 1.513 ; camera_base_module:U1|camera_control_module:U1|C1[14] ; camera_base_module:U1|camera_control_module:U1|D1[6]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.061     ; 8.428      ;
; 1.516 ; camera_base_module:U1|camera_control_module:U1|C1[9]  ; camera_base_module:U1|camera_control_module:U1|D1[8]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 8.424      ;
; 1.518 ; camera_base_module:U1|camera_control_module:U1|C1[9]  ; camera_base_module:U1|camera_control_module:U1|D1[14] ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 8.422      ;
; 1.519 ; camera_base_module:U1|camera_control_module:U1|C1[7]  ; camera_base_module:U1|camera_control_module:U1|D1[4]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 8.412      ;
; 1.521 ; camera_base_module:U1|camera_control_module:U1|C1[5]  ; camera_base_module:U1|camera_control_module:U1|D1[7]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 8.419      ;
; 1.521 ; camera_base_module:U1|camera_control_module:U1|C1[9]  ; camera_base_module:U1|camera_control_module:U1|D1[13] ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 8.419      ;
; 1.521 ; camera_base_module:U1|camera_control_module:U1|C1[15] ; camera_base_module:U1|camera_control_module:U1|D1[9]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.053     ; 8.428      ;
; 1.524 ; camera_base_module:U1|camera_control_module:U1|C1[5]  ; camera_base_module:U1|camera_control_module:U1|D1[0]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.065     ; 8.413      ;
; 1.526 ; camera_base_module:U1|camera_control_module:U1|C1[7]  ; camera_base_module:U1|camera_control_module:U1|D1[5]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.069     ; 8.407      ;
; 1.526 ; camera_base_module:U1|camera_control_module:U1|C1[1]  ; camera_base_module:U1|camera_control_module:U1|D1[2]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.052     ; 8.424      ;
; 1.528 ; camera_base_module:U1|camera_control_module:U1|C1[9]  ; camera_base_module:U1|camera_control_module:U1|D1[6]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.061     ; 8.413      ;
; 1.530 ; camera_base_module:U1|camera_control_module:U1|C1[11] ; camera_base_module:U1|camera_control_module:U1|D1[5]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.064     ; 8.408      ;
; 1.532 ; camera_base_module:U1|camera_control_module:U1|C1[13] ; camera_base_module:U1|camera_control_module:U1|D1[4]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.066     ; 8.404      ;
; 1.537 ; camera_base_module:U1|camera_control_module:U1|C1[14] ; camera_base_module:U1|camera_control_module:U1|D1[4]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.066     ; 8.399      ;
; 1.538 ; camera_base_module:U1|camera_control_module:U1|C1[7]  ; camera_base_module:U1|camera_control_module:U1|D1[9]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.058     ; 8.406      ;
; 1.539 ; camera_base_module:U1|camera_control_module:U1|C1[13] ; camera_base_module:U1|camera_control_module:U1|D1[5]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.064     ; 8.399      ;
; 1.540 ; camera_base_module:U1|camera_control_module:U1|C1[9]  ; camera_base_module:U1|camera_control_module:U1|D1[4]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.066     ; 8.396      ;
; 1.544 ; camera_base_module:U1|camera_control_module:U1|C1[14] ; camera_base_module:U1|camera_control_module:U1|D1[5]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.064     ; 8.394      ;
; 1.551 ; camera_base_module:U1|camera_control_module:U1|C1[13] ; camera_base_module:U1|camera_control_module:U1|D1[9]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.053     ; 8.398      ;
; 1.556 ; camera_base_module:U1|camera_control_module:U1|C1[14] ; camera_base_module:U1|camera_control_module:U1|D1[9]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.053     ; 8.393      ;
; 1.563 ; camera_base_module:U1|camera_control_module:U1|C1[2]  ; camera_base_module:U1|camera_control_module:U1|D1[2]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.052     ; 8.387      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'U0|altpll_component|auto_generated|pll1|clk[2]'                                                                                                                                                                                                         ;
+--------+---------------------------------------------------------------+------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                     ; To Node                                                          ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------+------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 7.931  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~3  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[2]     ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 10.000       ; -0.174     ; 1.897      ;
; 8.129  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~2  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[1]     ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 10.000       ; -0.174     ; 1.699      ;
; 8.285  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~13 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[12]    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 10.000       ; -0.155     ; 1.562      ;
; 8.442  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~6  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[5]     ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 10.000       ; -0.167     ; 1.393      ;
; 8.445  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~5  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[4]     ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 10.000       ; -0.167     ; 1.390      ;
; 8.478  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~10 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[9]     ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 10.000       ; -0.156     ; 1.368      ;
; 8.479  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~4  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[3]     ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 10.000       ; -0.173     ; 1.350      ;
; 8.483  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~12 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[11]    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 10.000       ; -0.167     ; 1.352      ;
; 8.485  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~7  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[6]     ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 10.000       ; -0.168     ; 1.349      ;
; 8.670  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~14 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[13]    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 10.000       ; -0.156     ; 1.176      ;
; 8.702  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~1  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[0]     ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 10.000       ; -0.168     ; 1.132      ;
; 8.703  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~9  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[8]     ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 10.000       ; -0.168     ; 1.131      ;
; 8.706  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~8  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[7]     ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 10.000       ; -0.168     ; 1.128      ;
; 8.717  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~15 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[14]    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 10.000       ; -0.156     ; 1.129      ;
; 8.722  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~16 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[15]    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 10.000       ; -0.156     ; 1.124      ;
; 8.853  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~11 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[10]    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 10.000       ; -0.156     ; 0.993      ;
; 32.195 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[3] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[2]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.076     ; 7.731      ;
; 32.195 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[3] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[3]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.076     ; 7.731      ;
; 32.195 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[3] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[4]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.076     ; 7.731      ;
; 32.195 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[3] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[5]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.076     ; 7.731      ;
; 32.195 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[3] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[6]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.076     ; 7.731      ;
; 32.195 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[3] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[7]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.076     ; 7.731      ;
; 32.195 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[3] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[8]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.076     ; 7.731      ;
; 32.195 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[3] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[9]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.076     ; 7.731      ;
; 32.195 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[3] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[0]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.076     ; 7.731      ;
; 32.322 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[2] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[2]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.076     ; 7.604      ;
; 32.322 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[2] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[3]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.076     ; 7.604      ;
; 32.322 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[2] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[4]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.076     ; 7.604      ;
; 32.322 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[2] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[5]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.076     ; 7.604      ;
; 32.322 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[2] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[6]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.076     ; 7.604      ;
; 32.322 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[2] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[7]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.076     ; 7.604      ;
; 32.322 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[2] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[8]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.076     ; 7.604      ;
; 32.322 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[2] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[9]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.076     ; 7.604      ;
; 32.322 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[2] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[0]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.076     ; 7.604      ;
; 32.435 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[3] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[1]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.070     ; 7.497      ;
; 32.522 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[4] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[8]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.086     ; 7.394      ;
; 32.522 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[4] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[9]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.086     ; 7.394      ;
; 32.522 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[4] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[2]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.086     ; 7.394      ;
; 32.522 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[4] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[3]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.086     ; 7.394      ;
; 32.522 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[4] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[4]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.086     ; 7.394      ;
; 32.522 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[4] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[5]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.086     ; 7.394      ;
; 32.522 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[4] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[6]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.086     ; 7.394      ;
; 32.522 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[4] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[7]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.086     ; 7.394      ;
; 32.522 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[4] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[0]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.086     ; 7.394      ;
; 32.539 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[7] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[8]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.086     ; 7.377      ;
; 32.539 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[7] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[9]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.086     ; 7.377      ;
; 32.539 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[7] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[2]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.086     ; 7.377      ;
; 32.539 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[7] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[3]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.086     ; 7.377      ;
; 32.539 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[7] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[4]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.086     ; 7.377      ;
; 32.539 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[7] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[5]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.086     ; 7.377      ;
; 32.539 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[7] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[6]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.086     ; 7.377      ;
; 32.539 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[7] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[7]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.086     ; 7.377      ;
; 32.539 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[7] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[0]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.086     ; 7.377      ;
; 32.562 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[2] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[1]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.070     ; 7.370      ;
; 32.755 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[0] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[2]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.076     ; 7.171      ;
; 32.755 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[0] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[3]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.076     ; 7.171      ;
; 32.755 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[0] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[4]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.076     ; 7.171      ;
; 32.755 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[0] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[5]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.076     ; 7.171      ;
; 32.755 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[0] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[6]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.076     ; 7.171      ;
; 32.755 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[0] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[7]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.076     ; 7.171      ;
; 32.755 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[0] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[8]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.076     ; 7.171      ;
; 32.755 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[0] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[9]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.076     ; 7.171      ;
; 32.755 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[0] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[0]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.076     ; 7.171      ;
; 32.762 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[4] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[1]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.080     ; 7.160      ;
; 32.768 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[8] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[8]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.086     ; 7.148      ;
; 32.768 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[8] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[9]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.086     ; 7.148      ;
; 32.768 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[8] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[2]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.086     ; 7.148      ;
; 32.768 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[8] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[3]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.086     ; 7.148      ;
; 32.768 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[8] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[4]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.086     ; 7.148      ;
; 32.768 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[8] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[5]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.086     ; 7.148      ;
; 32.768 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[8] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[6]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.086     ; 7.148      ;
; 32.768 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[8] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[7]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.086     ; 7.148      ;
; 32.768 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[8] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[0]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.086     ; 7.148      ;
; 32.779 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[7] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[1]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.080     ; 7.143      ;
; 32.792 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[3] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|isUpdate ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.069     ; 7.141      ;
; 32.902 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[1] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[8]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.086     ; 7.014      ;
; 32.902 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[1] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[9]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.086     ; 7.014      ;
; 32.902 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[1] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[2]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.086     ; 7.014      ;
; 32.902 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[1] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[3]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.086     ; 7.014      ;
; 32.902 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[1] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[4]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.086     ; 7.014      ;
; 32.902 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[1] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[5]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.086     ; 7.014      ;
; 32.902 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[1] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[6]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.086     ; 7.014      ;
; 32.902 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[1] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[7]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.086     ; 7.014      ;
; 32.902 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[1] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[0]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.086     ; 7.014      ;
; 32.919 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[2] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|isUpdate ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.069     ; 7.014      ;
; 32.937 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[6] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[8]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.086     ; 6.979      ;
; 32.937 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[6] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[9]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.086     ; 6.979      ;
; 32.937 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[6] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[2]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.086     ; 6.979      ;
; 32.937 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[6] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[3]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.086     ; 6.979      ;
; 32.937 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[6] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[4]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.086     ; 6.979      ;
; 32.937 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[6] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[5]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.086     ; 6.979      ;
; 32.937 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[6] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[6]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.086     ; 6.979      ;
; 32.937 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[6] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[7]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.086     ; 6.979      ;
; 32.937 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[6] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[0]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.086     ; 6.979      ;
; 32.959 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[3] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|isEn     ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.064     ; 6.979      ;
; 32.995 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[0] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[1]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.070     ; 6.937      ;
; 33.008 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[8] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[1]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.080     ; 6.914      ;
; 33.086 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[2] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|isEn     ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.064     ; 6.852      ;
; 33.119 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[4] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|isUpdate ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.079     ; 6.804      ;
; 33.136 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[7] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|isUpdate ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.079     ; 6.787      ;
+--------+---------------------------------------------------------------+------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'U0|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                                                                                            ;
+-------+------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                              ; To Node                                                                                                                                    ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 0.394 ; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|D2[14]       ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_h4f1:auto_generated|ram_block1a9~porta_datain_reg0  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.429      ; 1.053      ;
; 0.398 ; camera_base_module:U1|camera_func_module:U3|D2[18]                     ; camera_base_module:U1|camera_save_module:U4|altsyncram:RAM_rtl_0|altsyncram_nki1:auto_generated|ram_block1a16~porta_datain_reg0            ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.421      ; 1.049      ;
; 0.399 ; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|D2[15]       ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_h4f1:auto_generated|ram_block1a9~porta_datain_reg0  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.429      ; 1.058      ;
; 0.400 ; graphic_module:U2|sdram_top_mdule:U1|sdram_control_module:u1|i[2]      ; graphic_module:U2|sdram_top_mdule:U1|sdram_control_module:u1|i[2]                                                                          ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; graphic_module:U2|sdram_top_mdule:U1|sdram_control_module:u1|isCall[3] ; graphic_module:U2|sdram_top_mdule:U1|sdram_control_module:u1|isCall[3]                                                                     ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; graphic_module:U2|sdram_top_mdule:U1|sdram_control_module:u1|i[3]      ; graphic_module:U2|sdram_top_mdule:U1|sdram_control_module:u1|i[3]                                                                          ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; camera_base_module:U1|camera_control_module:U1|D1[4]                   ; camera_base_module:U1|camera_control_module:U1|D1[4]                                                                                       ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; camera_base_module:U1|camera_control_module:U1|D1[12]                  ; camera_base_module:U1|camera_control_module:U1|D1[12]                                                                                      ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; camera_base_module:U1|camera_control_module:U1|D1[5]                   ; camera_base_module:U1|camera_control_module:U1|D1[5]                                                                                       ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; camera_base_module:U1|camera_control_module:U1|D1[2]                   ; camera_base_module:U1|camera_control_module:U1|D1[2]                                                                                       ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; camera_base_module:U1|camera_control_module:U1|D1[10]                  ; camera_base_module:U1|camera_control_module:U1|D1[10]                                                                                      ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; camera_base_module:U1|camera_control_module:U1|D1[3]                   ; camera_base_module:U1|camera_control_module:U1|D1[3]                                                                                       ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; camera_base_module:U1|camera_control_module:U1|D1[11]                  ; camera_base_module:U1|camera_control_module:U1|D1[11]                                                                                      ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; camera_base_module:U1|camera_control_module:U1|D1[0]                   ; camera_base_module:U1|camera_control_module:U1|D1[0]                                                                                       ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; camera_base_module:U1|camera_control_module:U1|D1[1]                   ; camera_base_module:U1|camera_control_module:U1|D1[1]                                                                                       ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; camera_base_module:U1|camera_control_module:U1|D1[9]                   ; camera_base_module:U1|camera_control_module:U1|D1[9]                                                                                       ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; camera_base_module:U1|camera_control_module:U1|D1[6]                   ; camera_base_module:U1|camera_control_module:U1|D1[6]                                                                                       ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; camera_base_module:U1|camera_control_module:U1|D1[7]                   ; camera_base_module:U1|camera_control_module:U1|D1[7]                                                                                       ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; camera_base_module:U1|camera_control_module:U1|D1[15]                  ; camera_base_module:U1|camera_control_module:U1|D1[15]                                                                                      ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.669      ;
; 0.401 ; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|rBA[1]       ; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|rBA[1]                                                                           ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|rCMD[1]      ; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|rCMD[1]                                                                          ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|isEn         ; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|isEn                                                                             ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; graphic_module:U2|sdram_top_mdule:U1|sdram_control_module:u1|isCall[4] ; graphic_module:U2|sdram_top_mdule:U1|sdram_control_module:u1|isCall[4]                                                                     ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|i[0]         ; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|i[0]                                                                             ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; graphic_module:U2|sdram_top_mdule:U1|sdram_control_module:u1|isDone[1] ; graphic_module:U2|sdram_top_mdule:U1|sdram_control_module:u1|isDone[1]                                                                     ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; graphic_module:U2|sdram_top_mdule:U1|sdram_control_module:u1|isCall[1] ; graphic_module:U2|sdram_top_mdule:U1|sdram_control_module:u1|isCall[1]                                                                     ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; graphic_module:U2|sdram_top_mdule:U1|sdram_control_module:u1|isCall[0] ; graphic_module:U2|sdram_top_mdule:U1|sdram_control_module:u1|isCall[0]                                                                     ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; graphic_module:U2|sdram_top_mdule:U1|sdram_control_module:u1|isCall[2] ; graphic_module:U2|sdram_top_mdule:U1|sdram_control_module:u1|isCall[2]                                                                     ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; graphic_module:U2|sdram_top_mdule:U1|sdram_control_module:u1|isDone[2] ; graphic_module:U2|sdram_top_mdule:U1|sdram_control_module:u1|isDone[2]                                                                     ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; camera_base_module:U1|sccb_func_module:U2|rSCL                         ; camera_base_module:U1|sccb_func_module:U2|rSCL                                                                                             ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; camera_base_module:U1|sccb_func_module:U2|isQ                          ; camera_base_module:U1|sccb_func_module:U2|isQ                                                                                              ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; camera_base_module:U1|sccb_func_module:U2|rSDA                         ; camera_base_module:U1|sccb_func_module:U2|rSDA                                                                                             ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; camera_base_module:U1|camera_control_module:U1|D1[13]                  ; camera_base_module:U1|camera_control_module:U1|D1[13]                                                                                      ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; camera_base_module:U1|camera_control_module:U1|D1[8]                   ; camera_base_module:U1|camera_control_module:U1|D1[8]                                                                                       ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; camera_base_module:U1|camera_control_module:U1|D1[14]                  ; camera_base_module:U1|camera_control_module:U1|D1[14]                                                                                      ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; camera_base_module:U1|camera_func_module:U3|isFrame                    ; camera_base_module:U1|camera_func_module:U3|isFrame                                                                                        ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; camera_base_module:U1|camera_control_module:U1|isEn                    ; camera_base_module:U1|camera_control_module:U1|isEn                                                                                        ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; camera_base_module:U1|sccb_func_module:U2|isAck                        ; camera_base_module:U1|sccb_func_module:U2|isAck                                                                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; camera_base_module:U1|sccb_func_module:U2|i[0]                         ; camera_base_module:U1|sccb_func_module:U2|i[0]                                                                                             ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; camera_base_module:U1|sccb_func_module:U2|i[2]                         ; camera_base_module:U1|sccb_func_module:U2|i[2]                                                                                             ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; camera_base_module:U1|sccb_func_module:U2|i[3]                         ; camera_base_module:U1|sccb_func_module:U2|i[3]                                                                                             ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; camera_base_module:U1|sccb_func_module:U2|isDone                       ; camera_base_module:U1|sccb_func_module:U2|isDone                                                                                           ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; camera_base_module:U1|camera_control_module:U1|isCall                  ; camera_base_module:U1|camera_control_module:U1|isCall                                                                                      ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; camera_base_module:U1|camera_control_module:U1|i[1]                    ; camera_base_module:U1|camera_control_module:U1|i[1]                                                                                        ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; camera_base_module:U1|camera_control_module:U1|i[0]                    ; camera_base_module:U1|camera_control_module:U1|i[0]                                                                                        ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; isCall[1]                                                              ; isCall[1]                                                                                                                                  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|isOut        ; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|isOut                                                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|D2[6]        ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_h4f1:auto_generated|ram_block1a0~porta_datain_reg0  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.424      ; 1.056      ;
; 0.402 ; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|i[2]         ; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|i[2]                                                                             ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|i[1]         ; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|i[1]                                                                             ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; graphic_module:U2|isCall                                               ; graphic_module:U2|isCall                                                                                                                   ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; graphic_module:U2|i[0]                                                 ; graphic_module:U2|i[0]                                                                                                                     ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; graphic_module:U2|isB                                                  ; graphic_module:U2|isB                                                                                                                      ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.404 ; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|D2[13]       ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_h4f1:auto_generated|ram_block1a9~porta_datain_reg0  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.429      ; 1.063      ;
; 0.406 ; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|D2[0]        ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_h4f1:auto_generated|ram_block1a0~porta_datain_reg0  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.424      ; 1.060      ;
; 0.407 ; camera_base_module:U1|camera_func_module:U3|D2[20]                     ; camera_base_module:U1|camera_save_module:U4|altsyncram:RAM_rtl_0|altsyncram_nki1:auto_generated|ram_block1a20~porta_datain_reg0            ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.420      ; 1.057      ;
; 0.408 ; camera_base_module:U1|camera_func_module:U3|D2[11]                     ; camera_base_module:U1|camera_save_module:U4|altsyncram:RAM_rtl_0|altsyncram_nki1:auto_generated|ram_block1a8~porta_datain_reg0             ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.421      ; 1.059      ;
; 0.410 ; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|D2[12]       ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_h4f1:auto_generated|ram_block1a9~porta_datain_reg0  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.429      ; 1.069      ;
; 0.410 ; camera_base_module:U1|camera_func_module:U3|D2[9]                      ; camera_base_module:U1|camera_save_module:U4|altsyncram:RAM_rtl_0|altsyncram_nki1:auto_generated|ram_block1a8~porta_datain_reg0             ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.421      ; 1.061      ;
; 0.413 ; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|D2[9]        ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_h4f1:auto_generated|ram_block1a9~porta_datain_reg0  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.429      ; 1.072      ;
; 0.416 ; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|D2[2]        ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_h4f1:auto_generated|ram_block1a0~porta_datain_reg0  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.424      ; 1.070      ;
; 0.416 ; camera_base_module:U1|C                                                ; camera_base_module:U1|C                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.684      ;
; 0.416 ; camera_base_module:U1|sccb_func_module:U2|i[1]                         ; camera_base_module:U1|sccb_func_module:U2|i[1]                                                                                             ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.684      ;
; 0.416 ; i[0]                                                                   ; i[0]                                                                                                                                       ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.684      ;
; 0.417 ; graphic_module:U2|isA                                                  ; graphic_module:U2|isA                                                                                                                      ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.684      ;
; 0.420 ; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|D2[3]        ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_h4f1:auto_generated|ram_block1a0~porta_datain_reg0  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.424      ; 1.074      ;
; 0.421 ; camera_base_module:U1|camera_func_module:U3|D2[8]                      ; camera_base_module:U1|camera_save_module:U4|altsyncram:RAM_rtl_0|altsyncram_nki1:auto_generated|ram_block1a8~porta_datain_reg0             ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.421      ; 1.072      ;
; 0.421 ; camera_base_module:U1|camera_func_module:U3|D2[29]                     ; camera_base_module:U1|camera_save_module:U4|altsyncram:RAM_rtl_0|altsyncram_nki1:auto_generated|ram_block1a16~porta_datain_reg0            ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.421      ; 1.072      ;
; 0.422 ; camera_base_module:U1|camera_func_module:U3|D2[28]                     ; camera_base_module:U1|camera_save_module:U4|altsyncram:RAM_rtl_0|altsyncram_nki1:auto_generated|ram_block1a16~porta_datain_reg0            ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.421      ; 1.073      ;
; 0.423 ; camera_base_module:U1|camera_func_module:U3|D2[33]                     ; camera_base_module:U1|camera_save_module:U4|altsyncram:RAM_rtl_0|altsyncram_nki1:auto_generated|ram_block1a20~porta_datain_reg0            ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.420      ; 1.073      ;
; 0.423 ; camera_base_module:U1|camera_func_module:U3|D2[17]                     ; camera_base_module:U1|camera_save_module:U4|altsyncram:RAM_rtl_0|altsyncram_nki1:auto_generated|ram_block1a16~porta_datain_reg0            ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.421      ; 1.074      ;
; 0.428 ; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|D2[10]       ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_h4f1:auto_generated|ram_block1a9~porta_datain_reg0  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.429      ; 1.087      ;
; 0.431 ; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|D2[1]        ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_h4f1:auto_generated|ram_block1a0~porta_datain_reg0  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.424      ; 1.085      ;
; 0.432 ; camera_base_module:U1|camera_func_module:U3|D2[16]                     ; camera_base_module:U1|camera_save_module:U4|altsyncram:RAM_rtl_0|altsyncram_nki1:auto_generated|ram_block1a16~porta_datain_reg0            ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.421      ; 1.083      ;
; 0.437 ; camera_base_module:U1|camera_func_module:U3|D2[32]                     ; camera_base_module:U1|camera_save_module:U4|altsyncram:RAM_rtl_0|altsyncram_nki1:auto_generated|ram_block1a20~porta_datain_reg0            ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.420      ; 1.087      ;
; 0.440 ; camera_base_module:U1|camera_func_module:U3|D2[26]                     ; camera_base_module:U1|camera_save_module:U4|altsyncram:RAM_rtl_0|altsyncram_nki1:auto_generated|ram_block1a16~porta_datain_reg0            ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.421      ; 1.091      ;
; 0.442 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|WP[6]           ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_h4f1:auto_generated|ram_block1a9~porta_address_reg0 ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.418      ; 1.090      ;
; 0.443 ; camera_base_module:U1|camera_func_module:U3|D2[27]                     ; camera_base_module:U1|camera_save_module:U4|altsyncram:RAM_rtl_0|altsyncram_nki1:auto_generated|ram_block1a16~porta_datain_reg0            ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.421      ; 1.094      ;
; 0.446 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|WP[7]           ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_h4f1:auto_generated|ram_block1a9~porta_address_reg0 ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.418      ; 1.094      ;
; 0.446 ; camera_base_module:U1|camera_func_module:U3|D2[10]                     ; camera_base_module:U1|camera_save_module:U4|altsyncram:RAM_rtl_0|altsyncram_nki1:auto_generated|ram_block1a8~porta_datain_reg0             ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.421      ; 1.097      ;
; 0.450 ; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|D2[4]        ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_h4f1:auto_generated|ram_block1a0~porta_datain_reg0  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.424      ; 1.104      ;
; 0.450 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|WP[3]           ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_h4f1:auto_generated|ram_block1a0~porta_address_reg0 ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.431      ; 1.111      ;
; 0.451 ; camera_base_module:U1|camera_save_module:U4|C1[6]                      ; camera_base_module:U1|camera_save_module:U4|altsyncram:RAM_rtl_0|altsyncram_nki1:auto_generated|ram_block1a16~porta_address_reg0           ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.416      ; 1.097      ;
; 0.458 ; camera_base_module:U1|camera_func_module:U3|D2[30]                     ; camera_base_module:U1|camera_save_module:U4|altsyncram:RAM_rtl_0|altsyncram_nki1:auto_generated|ram_block1a16~porta_datain_reg0            ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.421      ; 1.109      ;
; 0.463 ; camera_base_module:U1|camera_func_module:U3|D2[12]                     ; camera_base_module:U1|camera_save_module:U4|altsyncram:RAM_rtl_0|altsyncram_nki1:auto_generated|ram_block1a8~porta_datain_reg0             ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.421      ; 1.114      ;
; 0.463 ; camera_base_module:U1|camera_save_module:U4|C1[3]                      ; camera_base_module:U1|camera_save_module:U4|altsyncram:RAM_rtl_0|altsyncram_nki1:auto_generated|ram_block1a16~porta_address_reg0           ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.416      ; 1.109      ;
; 0.464 ; graphic_module:U2|i[0]                                                 ; graphic_module:U2|isCall                                                                                                                   ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.731      ;
; 0.464 ; graphic_module:U2|i[0]                                                 ; graphic_module:U2|isB                                                                                                                      ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.731      ;
; 0.466 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|WP[5]           ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_h4f1:auto_generated|ram_block1a9~porta_address_reg0 ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.418      ; 1.114      ;
; 0.468 ; camera_base_module:U1|camera_save_module:U4|C1[0]                      ; camera_base_module:U1|camera_save_module:U4|altsyncram:RAM_rtl_0|altsyncram_nki1:auto_generated|ram_block1a16~porta_address_reg0           ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.416      ; 1.114      ;
; 0.469 ; camera_base_module:U1|camera_func_module:U3|B1_DQ[4]                   ; camera_base_module:U1|camera_func_module:U3|B2_DQ[4]                                                                                       ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.737      ;
; 0.470 ; camera_base_module:U1|camera_func_module:U3|B1_DQ[6]                   ; camera_base_module:U1|camera_func_module:U3|B2_DQ[6]                                                                                       ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.738      ;
; 0.471 ; graphic_module:U2|CY[7]                                                ; graphic_module:U2|D1[16]                                                                                                                   ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.738      ;
; 0.471 ; graphic_module:U2|F1[7]                                                ; graphic_module:U2|F2[7]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.738      ;
; 0.471 ; graphic_module:U2|CY[3]                                                ; graphic_module:U2|D1[12]                                                                                                                   ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.738      ;
; 0.471 ; graphic_module:U2|F1[2]                                                ; graphic_module:U2|F2[2]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.738      ;
; 0.471 ; graphic_module:U2|F1[8]                                                ; graphic_module:U2|F2[8]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.738      ;
; 0.471 ; camera_base_module:U1|camera_func_module:U3|B1_DQ[0]                   ; camera_base_module:U1|camera_func_module:U3|B2_DQ[0]                                                                                       ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.739      ;
; 0.471 ; camera_base_module:U1|camera_save_module:U4|C1[5]                      ; camera_base_module:U1|camera_save_module:U4|altsyncram:RAM_rtl_0|altsyncram_nki1:auto_generated|ram_block1a16~porta_address_reg0           ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.416      ; 1.117      ;
; 0.471 ; camera_base_module:U1|camera_func_module:U3|B1_HREF                    ; camera_base_module:U1|camera_func_module:U3|B2_HREF                                                                                        ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.739      ;
+-------+------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'U0|altpll_component|auto_generated|pll1|clk[2]'                                                                                                                                                                                                       ;
+-------+---------------------------------------------------------------+----------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                     ; To Node                                                        ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------+----------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 0.401 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|H     ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|H      ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|isEn  ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|isEn   ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[8] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[8]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[1] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[1]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[4] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[4]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[5] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[5]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[6] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[6]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[7] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[7]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|V     ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|V      ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|isON  ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|isON   ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[0] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[0]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[1] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[1]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[2] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[2]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[3] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[3]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[4] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[4]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[5] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[5]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[6] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[6]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[7] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[7]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[9] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[9]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[0] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[0]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[2] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[2]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[3] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[3]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.072      ; 0.669      ;
; 0.471 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[4]  ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|D1[4]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.073      ; 0.739      ;
; 0.513 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~11 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[10]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.162      ; 0.890      ;
; 0.598 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[3]  ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|D1[3]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.073      ; 0.866      ;
; 0.599 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[12] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|D1[12] ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.073      ; 0.867      ;
; 0.599 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[7]  ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|D1[7]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.073      ; 0.867      ;
; 0.599 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[5]  ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|D1[5]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.073      ; 0.867      ;
; 0.600 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[2]  ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|D1[2]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.072      ; 0.867      ;
; 0.601 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[9]  ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|D1[9]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.072      ; 0.868      ;
; 0.602 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[10] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|D1[10] ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.072      ; 0.869      ;
; 0.665 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~15 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[14]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.162      ; 1.042      ;
; 0.668 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~16 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[15]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.162      ; 1.045      ;
; 0.675 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~9  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[8]   ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.151      ; 1.041      ;
; 0.675 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~8  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[7]   ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.151      ; 1.041      ;
; 0.680 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~1  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[0]   ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.151      ; 1.046      ;
; 0.687 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[8]  ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|D1[8]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.073      ; 0.955      ;
; 0.689 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[0]  ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|D1[0]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.073      ; 0.957      ;
; 0.690 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[11] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|D1[11] ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.073      ; 0.958      ;
; 0.690 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[6]  ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|D1[6]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.073      ; 0.958      ;
; 0.698 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~14 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[13]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.162      ; 1.075      ;
; 0.712 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[4] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[4]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[3] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[3]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.072      ; 0.979      ;
; 0.714 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[1] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[1]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.072      ; 0.981      ;
; 0.715 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[6] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[6]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.072      ; 0.982      ;
; 0.715 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[2] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[2]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.072      ; 0.982      ;
; 0.733 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[15] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|D1[15] ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.072      ; 1.000      ;
; 0.736 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[0] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[0]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.072      ; 1.003      ;
; 0.737 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[1]  ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|D1[1]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.072      ; 1.004      ;
; 0.770 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~7  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[6]   ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.152      ; 1.137      ;
; 0.785 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~10 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[9]   ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.162      ; 1.162      ;
; 0.814 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|isEn  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[11]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.073      ; 1.082      ;
; 0.814 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|isEn  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[5]   ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.073      ; 1.082      ;
; 0.814 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|isEn  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[4]   ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.073      ; 1.082      ;
; 0.815 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~4  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[3]   ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.146      ; 1.176      ;
; 0.825 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~12 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[11]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.152      ; 1.192      ;
; 0.853 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~5  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[4]   ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.152      ; 1.220      ;
; 0.854 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~6  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[5]   ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.152      ; 1.221      ;
; 0.863 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|isON  ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[1]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.072      ; 1.130      ;
; 0.865 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~0  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[6]   ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.073      ; 1.133      ;
; 0.866 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~0  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[3]   ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.073      ; 1.134      ;
; 0.869 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~0  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[12]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.073      ; 1.137      ;
; 0.886 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[7] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[7]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.072      ; 1.153      ;
; 0.908 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[14] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|D1[14] ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.071      ; 1.174      ;
; 0.925 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~13 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[12]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.164      ; 1.304      ;
; 0.957 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~0  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[0]   ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.073      ; 1.225      ;
; 0.961 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~0  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[8]   ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.073      ; 1.229      ;
; 0.961 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[9] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|V      ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.072      ; 1.228      ;
; 0.969 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~0  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[7]   ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.073      ; 1.237      ;
; 0.974 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[0] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|V      ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.072      ; 1.241      ;
; 1.019 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[4] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|isON   ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.071      ; 1.285      ;
; 1.034 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[0] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[1]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.072      ; 1.301      ;
; 1.034 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[2] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[3]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.072      ; 1.301      ;
; 1.034 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[6] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[7]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.072      ; 1.301      ;
; 1.036 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[3] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[4]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.072      ; 1.303      ;
; 1.036 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[1] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[2]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.072      ; 1.303      ;
; 1.046 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[4] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[6]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.072      ; 1.313      ;
; 1.049 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[2] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[4]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.072      ; 1.316      ;
; 1.049 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[0] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[2]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.072      ; 1.316      ;
; 1.075 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|isON  ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[4]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.073      ; 1.343      ;
; 1.076 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|isON  ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[0]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.073      ; 1.344      ;
; 1.076 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|isON  ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[2]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.073      ; 1.344      ;
; 1.077 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[0] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[0]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.068      ; 1.340      ;
; 1.078 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|isON  ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[3]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.073      ; 1.346      ;
; 1.078 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|isON  ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[7]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.073      ; 1.346      ;
; 1.079 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|isON  ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[5]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.073      ; 1.347      ;
; 1.079 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|isON  ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[6]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.073      ; 1.347      ;
; 1.083 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[5] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|H      ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.073      ; 1.351      ;
; 1.093 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[2] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[2]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.068      ; 1.356      ;
; 1.095 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[3] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|V      ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.072      ; 1.362      ;
; 1.095 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[2] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|V      ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.072      ; 1.362      ;
; 1.107 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~2  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[1]   ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.144      ; 1.466      ;
; 1.116 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[7] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|isON   ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.071      ; 1.382      ;
; 1.127 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[9] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[9]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.068      ; 1.390      ;
; 1.134 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[1] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[3]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.072      ; 1.401      ;
; 1.151 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[4] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[7]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.072      ; 1.418      ;
; 1.156 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~0  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[10]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.071      ; 1.422      ;
; 1.156 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[0] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[3]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.072      ; 1.423      ;
; 1.158 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[3] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[6]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.072      ; 1.425      ;
; 1.158 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[1] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[4]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.072      ; 1.425      ;
+-------+---------------------------------------------------------------+----------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'U0|altpll_component|auto_generated|pll1|clk[0]'                                                                                                ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                          ; Clock Edge ; Target                                                           ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+------------------------------------------------------------------+
; 4.714 ; 4.930        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_control_module:U1|C1[4]             ;
; 4.714 ; 4.930        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_control_module:U1|C1[7]             ;
; 4.714 ; 4.930        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_control_module:U1|D1[0]             ;
; 4.714 ; 4.930        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_control_module:U1|D1[10]            ;
; 4.714 ; 4.930        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_control_module:U1|D1[4]             ;
; 4.715 ; 4.931        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_func_module:U3|B1_DQ[1]             ;
; 4.715 ; 4.931        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_func_module:U3|B1_DQ[7]             ;
; 4.715 ; 4.931        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_func_module:U3|B1_HREF              ;
; 4.715 ; 4.931        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_func_module:U3|B2_DQ[1]             ;
; 4.715 ; 4.931        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_func_module:U3|B2_HREF              ;
; 4.715 ; 4.931        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_func_module:U3|B2_VS                ;
; 4.715 ; 4.931        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_func_module:U3|CH[0]                ;
; 4.715 ; 4.931        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_func_module:U3|CH[10]               ;
; 4.715 ; 4.931        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_func_module:U3|CH[1]                ;
; 4.715 ; 4.931        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_func_module:U3|CH[2]                ;
; 4.715 ; 4.931        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_func_module:U3|CH[3]                ;
; 4.715 ; 4.931        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_func_module:U3|CH[4]                ;
; 4.715 ; 4.931        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_func_module:U3|CH[5]                ;
; 4.715 ; 4.931        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_func_module:U3|CH[6]                ;
; 4.715 ; 4.931        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_func_module:U3|CH[7]                ;
; 4.715 ; 4.931        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_func_module:U3|CH[8]                ;
; 4.715 ; 4.931        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_func_module:U3|CH[9]                ;
; 4.715 ; 4.931        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_func_module:U3|CV[0]                ;
; 4.715 ; 4.931        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_func_module:U3|CV[1]                ;
; 4.715 ; 4.931        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_func_module:U3|CV[2]                ;
; 4.715 ; 4.931        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_func_module:U3|CV[3]                ;
; 4.715 ; 4.931        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_func_module:U3|CV[4]                ;
; 4.715 ; 4.931        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_func_module:U3|CV[5]                ;
; 4.715 ; 4.931        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_func_module:U3|CV[6]                ;
; 4.715 ; 4.931        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_func_module:U3|CV[7]                ;
; 4.715 ; 4.931        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_func_module:U3|CV[8]                ;
; 4.715 ; 4.931        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_func_module:U3|D1[1]                ;
; 4.715 ; 4.931        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_func_module:U3|D1[2]                ;
; 4.715 ; 4.931        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_func_module:U3|D1[3]                ;
; 4.715 ; 4.931        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_func_module:U3|D2[10]               ;
; 4.715 ; 4.931        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_func_module:U3|D2[11]               ;
; 4.715 ; 4.931        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_func_module:U3|D2[13]               ;
; 4.715 ; 4.931        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_func_module:U3|D2[19]               ;
; 4.715 ; 4.931        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_func_module:U3|D2[1]                ;
; 4.715 ; 4.931        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_func_module:U3|D2[20]               ;
; 4.715 ; 4.931        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_func_module:U3|D2[21]               ;
; 4.715 ; 4.931        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_func_module:U3|D2[23]               ;
; 4.715 ; 4.931        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_func_module:U3|D2[24]               ;
; 4.715 ; 4.931        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_func_module:U3|D2[25]               ;
; 4.715 ; 4.931        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_func_module:U3|D2[2]                ;
; 4.715 ; 4.931        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_func_module:U3|D2[31]               ;
; 4.715 ; 4.931        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_func_module:U3|D2[32]               ;
; 4.715 ; 4.931        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_func_module:U3|D2[33]               ;
; 4.715 ; 4.931        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_func_module:U3|D2[8]                ;
; 4.715 ; 4.931        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_func_module:U3|D2[9]                ;
; 4.715 ; 4.931        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_func_module:U3|F1_HREF              ;
; 4.715 ; 4.931        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_func_module:U3|F1_PCLK              ;
; 4.715 ; 4.931        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_func_module:U3|F1_VS                ;
; 4.715 ; 4.931        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_func_module:U3|F2_HREF              ;
; 4.715 ; 4.931        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_func_module:U3|F2_PCLK              ;
; 4.715 ; 4.931        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_func_module:U3|F2_VS                ;
; 4.715 ; 4.931        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_func_module:U3|isFrame              ;
; 4.715 ; 4.931        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|D1[10]               ;
; 4.715 ; 4.931        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|D1[11]               ;
; 4.715 ; 4.931        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|D1[12]               ;
; 4.715 ; 4.931        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|D1[5]                ;
; 4.715 ; 4.931        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|D1[6]                ;
; 4.715 ; 4.931        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|D1[7]                ;
; 4.715 ; 4.931        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|D1[8]                ;
; 4.715 ; 4.931        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|D1[9]                ;
; 4.715 ; 4.931        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|RAM_rtl_0_bypass[13] ;
; 4.715 ; 4.931        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|RAM_rtl_0_bypass[14] ;
; 4.715 ; 4.931        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|RAM_rtl_0_bypass[15] ;
; 4.715 ; 4.931        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|RAM_rtl_0_bypass[16] ;
; 4.715 ; 4.931        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|RAM_rtl_0_bypass[1]  ;
; 4.715 ; 4.931        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|RAM_rtl_0_bypass[26] ;
; 4.715 ; 4.931        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|RAM_rtl_0_bypass[27] ;
; 4.715 ; 4.931        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|RAM_rtl_0_bypass[28] ;
; 4.715 ; 4.931        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|RAM_rtl_0_bypass[29] ;
; 4.715 ; 4.931        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|RAM_rtl_0_bypass[2]  ;
; 4.715 ; 4.931        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|RAM_rtl_0_bypass[30] ;
; 4.715 ; 4.931        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|RAM_rtl_0_bypass[31] ;
; 4.715 ; 4.931        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|RAM_rtl_0_bypass[32] ;
; 4.715 ; 4.931        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|RAM_rtl_0_bypass[33] ;
; 4.715 ; 4.931        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|RAM_rtl_0_bypass[35] ;
; 4.715 ; 4.931        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|RAM_rtl_0_bypass[3]  ;
; 4.715 ; 4.931        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|RAM_rtl_0_bypass[4]  ;
; 4.715 ; 4.931        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|RAM_rtl_0_bypass[5]  ;
; 4.715 ; 4.931        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|RAM_rtl_0_bypass[6]  ;
; 4.715 ; 4.931        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|RAM_rtl_0_bypass[7]  ;
; 4.715 ; 4.931        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|RAM_rtl_0_bypass[8]  ;
; 4.716 ; 4.932        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_control_module:U1|D1[6]             ;
; 4.716 ; 4.932        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_control_module:U1|D1[7]             ;
; 4.716 ; 4.932        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_func_module:U3|B1_DQ[0]             ;
; 4.716 ; 4.932        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_func_module:U3|B1_DQ[4]             ;
; 4.716 ; 4.932        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_func_module:U3|B1_DQ[5]             ;
; 4.716 ; 4.932        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_func_module:U3|B1_DQ[6]             ;
; 4.716 ; 4.932        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_func_module:U3|B2_DQ[0]             ;
; 4.716 ; 4.932        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_func_module:U3|B2_DQ[2]             ;
; 4.716 ; 4.932        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_func_module:U3|B2_DQ[3]             ;
; 4.716 ; 4.932        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_func_module:U3|B2_DQ[4]             ;
; 4.716 ; 4.932        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_func_module:U3|B2_DQ[5]             ;
; 4.716 ; 4.932        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_func_module:U3|B2_DQ[6]             ;
; 4.716 ; 4.932        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_func_module:U3|B2_DQ[7]             ;
; 4.716 ; 4.932        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_func_module:U3|D1[0]                ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                   ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------+
; 9.943  ; 9.943        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.943  ; 9.943        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2]           ;
; 9.943  ; 9.943        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.975  ; 9.975        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                              ;
; 9.992  ; 9.992        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                              ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                              ;
; 10.008 ; 10.008       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U0|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.025 ; 10.025       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                              ;
; 10.056 ; 10.056       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.056 ; 10.056       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2]           ;
; 10.056 ; 10.056       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U0|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                      ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'U0|altpll_component|auto_generated|pll1|clk[2]'                                                                                                                                                                           ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                          ; Clock Edge ; Target                                                                                                                                     ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------+
; 19.716 ; 19.932       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[1]                                                                              ;
; 19.716 ; 19.932       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[4]                                                                              ;
; 19.716 ; 19.932       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[5]                                                                              ;
; 19.716 ; 19.932       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[6]                                                                              ;
; 19.716 ; 19.932       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[7]                                                                              ;
; 19.716 ; 19.932       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[8]                                                                              ;
; 19.719 ; 19.935       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[5]                                                                              ;
; 19.719 ; 19.935       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[0]                                                                              ;
; 19.719 ; 19.935       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[2]                                                                              ;
; 19.719 ; 19.935       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[3]                                                                              ;
; 19.719 ; 19.935       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[4]                                                                              ;
; 19.719 ; 19.935       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[5]                                                                              ;
; 19.719 ; 19.935       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[6]                                                                              ;
; 19.719 ; 19.935       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[7]                                                                              ;
; 19.719 ; 19.935       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[8]                                                                              ;
; 19.719 ; 19.935       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[9]                                                                              ;
; 19.719 ; 19.935       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|D1[11]                                                                             ;
; 19.719 ; 19.935       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|D1[4]                                                                              ;
; 19.719 ; 19.935       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|D1[5]                                                                              ;
; 19.719 ; 19.935       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|H                                                                                  ;
; 19.719 ; 19.935       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|isEn                                                                               ;
; 19.719 ; 19.935       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|isUpdate                                                                           ;
; 19.719 ; 19.935       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[11]                                                                              ;
; 19.719 ; 19.935       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[4]                                                                               ;
; 19.719 ; 19.935       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[5]                                                                               ;
; 19.720 ; 19.936       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[0]                                                                              ;
; 19.720 ; 19.936       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[1]                                                                              ;
; 19.720 ; 19.936       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[2]                                                                              ;
; 19.720 ; 19.936       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[3]                                                                              ;
; 19.720 ; 19.936       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[4]                                                                              ;
; 19.720 ; 19.936       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[5]                                                                              ;
; 19.720 ; 19.936       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[6]                                                                              ;
; 19.720 ; 19.936       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[7]                                                                              ;
; 19.720 ; 19.936       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[0]                                                                              ;
; 19.720 ; 19.936       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[1]                                                                              ;
; 19.720 ; 19.936       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[2]                                                                              ;
; 19.720 ; 19.936       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[3]                                                                              ;
; 19.720 ; 19.936       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[4]                                                                              ;
; 19.720 ; 19.936       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[6]                                                                              ;
; 19.720 ; 19.936       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[7]                                                                              ;
; 19.720 ; 19.936       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[8]                                                                              ;
; 19.720 ; 19.936       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[9]                                                                              ;
; 19.720 ; 19.936       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[0]                                                                              ;
; 19.720 ; 19.936       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[2]                                                                              ;
; 19.720 ; 19.936       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[3]                                                                              ;
; 19.720 ; 19.936       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[9]                                                                              ;
; 19.720 ; 19.936       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[1]                                                                              ;
; 19.720 ; 19.936       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|D1[0]                                                                              ;
; 19.720 ; 19.936       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|D1[12]                                                                             ;
; 19.720 ; 19.936       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|D1[13]                                                                             ;
; 19.720 ; 19.936       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|D1[3]                                                                              ;
; 19.720 ; 19.936       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|D1[6]                                                                              ;
; 19.720 ; 19.936       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|D1[7]                                                                              ;
; 19.720 ; 19.936       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|D1[8]                                                                              ;
; 19.720 ; 19.936       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|V                                                                                  ;
; 19.720 ; 19.936       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|isON                                                                               ;
; 19.720 ; 19.936       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[0]                                                                               ;
; 19.720 ; 19.936       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[12]                                                                              ;
; 19.720 ; 19.936       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[3]                                                                               ;
; 19.720 ; 19.936       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[6]                                                                               ;
; 19.720 ; 19.936       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[7]                                                                               ;
; 19.720 ; 19.936       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[8]                                                                               ;
; 19.720 ; 19.936       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~0                                                                               ;
; 19.720 ; 19.936       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RP[4]                                                                               ;
; 19.720 ; 19.936       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RP[7]                                                                               ;
; 19.720 ; 19.936       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RP[8]                                                                               ;
; 19.720 ; 19.936       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RP[9]                                                                               ;
; 19.721 ; 19.937       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|D1[10]                                                                             ;
; 19.721 ; 19.937       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|D1[14]                                                                             ;
; 19.721 ; 19.937       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|D1[15]                                                                             ;
; 19.721 ; 19.937       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|D1[1]                                                                              ;
; 19.721 ; 19.937       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|D1[2]                                                                              ;
; 19.721 ; 19.937       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|D1[9]                                                                              ;
; 19.721 ; 19.937       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[10]                                                                              ;
; 19.721 ; 19.937       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[13]                                                                              ;
; 19.721 ; 19.937       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[14]                                                                              ;
; 19.721 ; 19.937       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[15]                                                                              ;
; 19.721 ; 19.937       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[1]                                                                               ;
; 19.721 ; 19.937       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[2]                                                                               ;
; 19.721 ; 19.937       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[9]                                                                               ;
; 19.721 ; 19.937       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RP[0]                                                                               ;
; 19.721 ; 19.937       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RP[1]                                                                               ;
; 19.721 ; 19.937       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RP[2]                                                                               ;
; 19.721 ; 19.937       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RP[3]                                                                               ;
; 19.721 ; 19.937       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RP[5]                                                                               ;
; 19.721 ; 19.937       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RP[6]                                                                               ;
; 19.743 ; 19.973       ; 0.230          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_h4f1:auto_generated|ram_block1a9~portb_address_reg0 ;
; 19.744 ; 19.974       ; 0.230          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_h4f1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 19.795 ; 20.025       ; 0.230          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_h4f1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 19.795 ; 20.025       ; 0.230          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_h4f1:auto_generated|ram_block1a9~portb_address_reg0 ;
; 19.875 ; 20.059       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|D1[0]                                                                              ;
; 19.875 ; 20.059       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|D1[10]                                                                             ;
; 19.875 ; 20.059       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|D1[12]                                                                             ;
; 19.875 ; 20.059       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|D1[14]                                                                             ;
; 19.875 ; 20.059       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|D1[15]                                                                             ;
; 19.875 ; 20.059       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|D1[1]                                                                              ;
; 19.875 ; 20.059       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|D1[2]                                                                              ;
; 19.875 ; 20.059       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|D1[3]                                                                              ;
; 19.875 ; 20.059       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|D1[6]                                                                              ;
; 19.875 ; 20.059       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|D1[7]                                                                              ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                            ;
+-------------+------------+-------+-------+------------+------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+-------------+------------+-------+-------+------------+------------------------------------------------+
; CMOS_DQ[*]  ; clk        ; 4.814 ; 4.839 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  CMOS_DQ[0] ; clk        ; 4.485 ; 4.498 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  CMOS_DQ[1] ; clk        ; 4.547 ; 4.528 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  CMOS_DQ[2] ; clk        ; 3.431 ; 3.563 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  CMOS_DQ[3] ; clk        ; 4.037 ; 4.086 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  CMOS_DQ[4] ; clk        ; 4.519 ; 4.517 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  CMOS_DQ[5] ; clk        ; 4.627 ; 4.731 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  CMOS_DQ[6] ; clk        ; 4.455 ; 4.457 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  CMOS_DQ[7] ; clk        ; 4.814 ; 4.839 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; CMOS_HREF   ; clk        ; 4.084 ; 4.177 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; CMOS_PCLK   ; clk        ; 1.225 ; 1.322 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; CMOS_SDA    ; clk        ; 4.629 ; 4.702 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; CMOS_VSYNC  ; clk        ; 4.019 ; 4.062 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; S_DQ[*]     ; clk        ; 4.911 ; 4.969 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[0]    ; clk        ; 4.569 ; 4.654 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[1]    ; clk        ; 4.764 ; 4.883 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[2]    ; clk        ; 4.911 ; 4.969 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[3]    ; clk        ; 4.812 ; 4.855 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[4]    ; clk        ; 4.569 ; 4.634 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[5]    ; clk        ; 4.647 ; 4.695 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[6]    ; clk        ; 4.844 ; 4.903 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[7]    ; clk        ; 4.614 ; 4.674 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[8]    ; clk        ; 4.432 ; 4.477 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[9]    ; clk        ; 4.485 ; 4.500 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[10]   ; clk        ; 4.327 ; 4.370 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[11]   ; clk        ; 4.140 ; 4.249 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[12]   ; clk        ; 4.278 ; 4.294 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[13]   ; clk        ; 4.332 ; 4.343 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[14]   ; clk        ; 4.617 ; 4.650 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[15]   ; clk        ; 4.578 ; 4.592 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; rst_n       ; clk        ; 5.606 ; 5.356 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-------+-------+------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                               ;
+-------------+------------+--------+--------+------------+------------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+-------------+------------+--------+--------+------------+------------------------------------------------+
; CMOS_DQ[*]  ; clk        ; -2.748 ; -2.863 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  CMOS_DQ[0] ; clk        ; -3.760 ; -3.761 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  CMOS_DQ[1] ; clk        ; -3.820 ; -3.790 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  CMOS_DQ[2] ; clk        ; -2.748 ; -2.863 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  CMOS_DQ[3] ; clk        ; -3.330 ; -3.364 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  CMOS_DQ[4] ; clk        ; -3.794 ; -3.780 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  CMOS_DQ[5] ; clk        ; -3.894 ; -3.986 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  CMOS_DQ[6] ; clk        ; -3.732 ; -3.722 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  CMOS_DQ[7] ; clk        ; -4.074 ; -4.090 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; CMOS_HREF   ; clk        ; -3.374 ; -3.455 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; CMOS_PCLK   ; clk        ; -0.637 ; -0.722 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; CMOS_SDA    ; clk        ; -3.875 ; -3.967 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; CMOS_VSYNC  ; clk        ; -3.310 ; -3.343 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; S_DQ[*]     ; clk        ; -3.429 ; -3.525 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[0]    ; clk        ; -3.840 ; -3.914 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[1]    ; clk        ; -4.043 ; -4.159 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[2]    ; clk        ; -4.169 ; -4.216 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[3]    ; clk        ; -4.074 ; -4.106 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[4]    ; clk        ; -3.841 ; -3.895 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[5]    ; clk        ; -3.919 ; -3.953 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[6]    ; clk        ; -4.124 ; -4.177 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[7]    ; clk        ; -3.888 ; -3.934 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[8]    ; clk        ; -3.710 ; -3.745 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[9]    ; clk        ; -3.761 ; -3.767 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[10]   ; clk        ; -3.609 ; -3.642 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[11]   ; clk        ; -3.429 ; -3.525 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[12]   ; clk        ; -3.561 ; -3.569 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[13]   ; clk        ; -3.613 ; -3.616 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[14]   ; clk        ; -3.902 ; -3.936 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[15]   ; clk        ; -3.865 ; -3.880 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; rst_n       ; clk        ; -2.065 ; -2.059 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+--------+--------+------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                    ;
+---------------+------------+-------+-------+------------+------------------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+---------------+------------+-------+-------+------------+------------------------------------------------+
; CMOS_SCL      ; clk        ; 6.105 ; 6.271 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; CMOS_SDA      ; clk        ; 5.127 ; 5.377 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; CMOS_XCLK     ; clk        ; 3.914 ; 3.869 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; S_A[*]        ; clk        ; 5.401 ; 5.800 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[0]       ; clk        ; 4.740 ; 4.950 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[1]       ; clk        ; 5.189 ; 5.396 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[2]       ; clk        ; 4.756 ; 4.972 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[3]       ; clk        ; 4.456 ; 4.619 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[4]       ; clk        ; 4.886 ; 5.076 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[5]       ; clk        ; 5.093 ; 5.385 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[6]       ; clk        ; 4.710 ; 4.934 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[7]       ; clk        ; 4.853 ; 5.048 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[8]       ; clk        ; 5.047 ; 5.329 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[9]       ; clk        ; 4.508 ; 4.636 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[10]      ; clk        ; 5.045 ; 5.328 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[11]      ; clk        ; 5.401 ; 5.800 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[12]      ; clk        ; 5.192 ; 5.503 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; S_BA[*]       ; clk        ; 4.981 ; 5.282 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_BA[0]      ; clk        ; 4.981 ; 5.282 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_BA[1]      ; clk        ; 4.957 ; 5.253 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; S_CLK         ; clk        ; 1.687 ;       ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; S_DQ[*]       ; clk        ; 5.811 ; 5.658 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[0]      ; clk        ; 5.811 ; 5.658 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[1]      ; clk        ; 5.654 ; 5.330 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[2]      ; clk        ; 5.418 ; 5.200 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[3]      ; clk        ; 5.672 ; 5.345 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[4]      ; clk        ; 5.098 ; 4.925 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[5]      ; clk        ; 4.669 ; 4.571 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[6]      ; clk        ; 5.601 ; 5.270 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[7]      ; clk        ; 5.380 ; 5.120 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[8]      ; clk        ; 4.841 ; 4.614 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[9]      ; clk        ; 5.135 ; 4.849 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[10]     ; clk        ; 5.167 ; 4.889 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[11]     ; clk        ; 5.235 ; 4.916 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[12]     ; clk        ; 5.118 ; 4.853 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[13]     ; clk        ; 5.228 ; 4.960 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[14]     ; clk        ; 5.093 ; 4.819 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[15]     ; clk        ; 5.156 ; 4.873 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; S_NCAS        ; clk        ; 4.898 ; 5.188 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; S_NCS         ; clk        ; 5.002 ; 4.757 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; S_NRAS        ; clk        ; 4.984 ; 5.250 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; S_NWE         ; clk        ; 5.698 ; 6.103 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; test_CMOS_SCL ; clk        ; 4.812 ; 5.044 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; S_CLK         ; clk        ;       ; 1.677 ; Fall       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; VGAD[*]       ; clk        ; 5.815 ; 5.582 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[0]      ; clk        ; 5.322 ; 5.071 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[1]      ; clk        ; 5.560 ; 5.256 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[2]      ; clk        ; 5.045 ; 4.856 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[3]      ; clk        ; 5.446 ; 5.185 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[4]      ; clk        ; 5.243 ; 4.982 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[5]      ; clk        ; 5.326 ; 5.039 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[6]      ; clk        ; 5.425 ; 5.161 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[7]      ; clk        ; 5.372 ; 5.124 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[8]      ; clk        ; 5.332 ; 5.092 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[9]      ; clk        ; 5.639 ; 5.313 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[10]     ; clk        ; 4.732 ; 4.617 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[11]     ; clk        ; 5.815 ; 5.582 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[12]     ; clk        ; 5.595 ; 5.288 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[13]     ; clk        ; 5.077 ; 4.921 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[14]     ; clk        ; 5.694 ; 5.353 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[15]     ; clk        ; 5.614 ; 5.340 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
; VGA_HSYNC     ; clk        ; 5.326 ; 5.048 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
; VGA_VSYNC     ; clk        ; 5.323 ; 5.066 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
+---------------+------------+-------+-------+------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                            ;
+---------------+------------+-------+-------+------------+------------------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+---------------+------------+-------+-------+------------+------------------------------------------------+
; CMOS_SCL      ; clk        ; 5.564 ; 5.722 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; CMOS_SDA      ; clk        ; 4.571 ; 4.812 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; CMOS_XCLK     ; clk        ; 3.406 ; 3.362 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; S_A[*]        ; clk        ; 3.928 ; 4.086 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[0]       ; clk        ; 4.201 ; 4.403 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[1]       ; clk        ; 4.631 ; 4.831 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[2]       ; clk        ; 4.216 ; 4.424 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[3]       ; clk        ; 3.928 ; 4.086 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[4]       ; clk        ; 4.341 ; 4.525 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[5]       ; clk        ; 4.540 ; 4.821 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[6]       ; clk        ; 4.173 ; 4.389 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[7]       ; clk        ; 4.310 ; 4.499 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[8]       ; clk        ; 4.497 ; 4.769 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[9]       ; clk        ; 3.976 ; 4.099 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[10]      ; clk        ; 4.492 ; 4.765 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[11]      ; clk        ; 4.836 ; 5.220 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[12]      ; clk        ; 4.634 ; 4.935 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; S_BA[*]       ; clk        ; 4.409 ; 4.695 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_BA[0]      ; clk        ; 4.432 ; 4.722 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_BA[1]      ; clk        ; 4.409 ; 4.695 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; S_CLK         ; clk        ; 1.281 ;       ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; S_DQ[*]       ; clk        ; 4.131 ; 4.036 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[0]      ; clk        ; 5.230 ; 5.082 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[1]      ; clk        ; 5.079 ; 4.766 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[2]      ; clk        ; 4.853 ; 4.642 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[3]      ; clk        ; 5.096 ; 4.780 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[4]      ; clk        ; 4.546 ; 4.379 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[5]      ; clk        ; 4.131 ; 4.036 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[6]      ; clk        ; 5.030 ; 4.710 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[7]      ; clk        ; 4.817 ; 4.566 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[8]      ; clk        ; 4.298 ; 4.079 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[9]      ; clk        ; 4.581 ; 4.305 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[10]     ; clk        ; 4.612 ; 4.344 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[11]     ; clk        ; 4.677 ; 4.369 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[12]     ; clk        ; 4.564 ; 4.309 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[13]     ; clk        ; 4.670 ; 4.412 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[14]     ; clk        ; 4.540 ; 4.275 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[15]     ; clk        ; 4.601 ; 4.328 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; S_NCAS        ; clk        ; 4.353 ; 4.632 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; S_NCS         ; clk        ; 4.454 ; 4.218 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; S_NRAS        ; clk        ; 4.435 ; 4.691 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; S_NWE         ; clk        ; 5.121 ; 5.511 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; test_CMOS_SCL ; clk        ; 4.269 ; 4.494 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; S_CLK         ; clk        ;       ; 1.270 ; Fall       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; VGAD[*]       ; clk        ; 4.194 ; 4.082 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[0]      ; clk        ; 4.760 ; 4.517 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[1]      ; clk        ; 4.986 ; 4.694 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[2]      ; clk        ; 4.496 ; 4.313 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[3]      ; clk        ; 4.879 ; 4.628 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[4]      ; clk        ; 4.684 ; 4.432 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[5]      ; clk        ; 4.764 ; 4.487 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[6]      ; clk        ; 4.859 ; 4.604 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[7]      ; clk        ; 4.808 ; 4.568 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[8]      ; clk        ; 4.770 ; 4.538 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[9]      ; clk        ; 5.065 ; 4.750 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[10]     ; clk        ; 4.194 ; 4.082 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[11]     ; clk        ; 5.232 ; 5.008 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[12]     ; clk        ; 5.021 ; 4.725 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[13]     ; clk        ; 4.525 ; 4.374 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[14]     ; clk        ; 5.117 ; 4.788 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[15]     ; clk        ; 5.040 ; 4.776 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
; VGA_HSYNC     ; clk        ; 4.765 ; 4.496 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
; VGA_VSYNC     ; clk        ; 4.762 ; 4.514 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
+---------------+------------+-------+-------+------------+------------------------------------------------+


+------------------------------------------------------+
; Propagation Delay                                    ;
+------------+---------------+-------+----+----+-------+
; Input Port ; Output Port   ; RR    ; RF ; FR ; FF    ;
+------------+---------------+-------+----+----+-------+
; CMOS_SDA   ; test_CMOS_SDA ; 7.028 ;    ;    ; 7.079 ;
+------------+---------------+-------+----+----+-------+


+------------------------------------------------------+
; Minimum Propagation Delay                            ;
+------------+---------------+-------+----+----+-------+
; Input Port ; Output Port   ; RR    ; RF ; FR ; FF    ;
+------------+---------------+-------+----+----+-------+
; CMOS_SDA   ; test_CMOS_SDA ; 6.766 ;    ;    ; 6.814 ;
+------------+---------------+-------+----+----+-------+


+------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                  ;
+-----------+------------+-------+-------+------------+------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+-----------+------------+-------+-------+------------+------------------------------------------------+
; CMOS_SDA  ; clk        ; 5.308 ; 5.215 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; S_DQ[*]   ; clk        ; 5.006 ; 4.913 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[0]  ; clk        ; 5.433 ; 5.340 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[1]  ; clk        ; 5.383 ; 5.290 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[2]  ; clk        ; 5.417 ; 5.324 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[3]  ; clk        ; 5.417 ; 5.324 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[4]  ; clk        ; 5.388 ; 5.295 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[5]  ; clk        ; 5.527 ; 5.452 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[6]  ; clk        ; 5.072 ; 4.973 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[7]  ; clk        ; 5.072 ; 4.973 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[8]  ; clk        ; 5.652 ; 5.559 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[9]  ; clk        ; 5.652 ; 5.559 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[10] ; clk        ; 5.293 ; 5.200 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[11] ; clk        ; 5.329 ; 5.236 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[12] ; clk        ; 5.006 ; 4.913 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[13] ; clk        ; 5.006 ; 4.913 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[14] ; clk        ; 5.293 ; 5.200 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[15] ; clk        ; 5.293 ; 5.200 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                          ;
+-----------+------------+-------+-------+------------+------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+-----------+------------+-------+-------+------------+------------------------------------------------+
; CMOS_SDA  ; clk        ; 4.733 ; 4.640 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; S_DQ[*]   ; clk        ; 4.442 ; 4.349 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[0]  ; clk        ; 4.851 ; 4.758 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[1]  ; clk        ; 4.803 ; 4.710 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[2]  ; clk        ; 4.836 ; 4.743 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[3]  ; clk        ; 4.836 ; 4.743 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[4]  ; clk        ; 4.808 ; 4.715 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[5]  ; clk        ; 4.984 ; 4.909 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[6]  ; clk        ; 4.551 ; 4.452 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[7]  ; clk        ; 4.551 ; 4.452 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[8]  ; clk        ; 5.062 ; 4.969 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[9]  ; clk        ; 5.062 ; 4.969 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[10] ; clk        ; 4.717 ; 4.624 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[11] ; clk        ; 4.751 ; 4.658 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[12] ; clk        ; 4.442 ; 4.349 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[13] ; clk        ; 4.442 ; 4.349 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[14] ; clk        ; 4.717 ; 4.624 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[15] ; clk        ; 4.717 ; 4.624 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                         ;
+-----------+------------+-----------+-----------+------------+------------------------------------------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                ;
+-----------+------------+-----------+-----------+------------+------------------------------------------------+
; CMOS_SDA  ; clk        ; 4.979     ; 5.072     ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; S_DQ[*]   ; clk        ; 4.738     ; 4.831     ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[0]  ; clk        ; 5.150     ; 5.243     ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[1]  ; clk        ; 5.115     ; 5.208     ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[2]  ; clk        ; 5.148     ; 5.241     ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[3]  ; clk        ; 5.148     ; 5.241     ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[4]  ; clk        ; 5.122     ; 5.215     ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[5]  ; clk        ; 5.201     ; 5.276     ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[6]  ; clk        ; 4.844     ; 4.943     ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[7]  ; clk        ; 4.844     ; 4.943     ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[8]  ; clk        ; 5.252     ; 5.345     ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[9]  ; clk        ; 5.252     ; 5.345     ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[10] ; clk        ; 4.948     ; 5.041     ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[11] ; clk        ; 4.973     ; 5.066     ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[12] ; clk        ; 4.738     ; 4.831     ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[13] ; clk        ; 4.738     ; 4.831     ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[14] ; clk        ; 4.948     ; 5.041     ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[15] ; clk        ; 4.948     ; 5.041     ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-----------+-----------+------------+------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                 ;
+-----------+------------+-----------+-----------+------------+------------------------------------------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                ;
+-----------+------------+-----------+-----------+------------+------------------------------------------------+
; CMOS_SDA  ; clk        ; 4.413     ; 4.506     ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; S_DQ[*]   ; clk        ; 4.181     ; 4.274     ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[0]  ; clk        ; 4.576     ; 4.669     ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[1]  ; clk        ; 4.543     ; 4.636     ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[2]  ; clk        ; 4.574     ; 4.667     ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[3]  ; clk        ; 4.574     ; 4.667     ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[4]  ; clk        ; 4.549     ; 4.642     ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[5]  ; clk        ; 4.668     ; 4.743     ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[6]  ; clk        ; 4.328     ; 4.427     ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[7]  ; clk        ; 4.328     ; 4.427     ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[8]  ; clk        ; 4.674     ; 4.767     ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[9]  ; clk        ; 4.674     ; 4.767     ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[10] ; clk        ; 4.382     ; 4.475     ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[11] ; clk        ; 4.406     ; 4.499     ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[12] ; clk        ; 4.181     ; 4.274     ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[13] ; clk        ; 4.181     ; 4.274     ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[14] ; clk        ; 4.382     ; 4.475     ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[15] ; clk        ; 4.382     ; 4.475     ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-----------+-----------+------------+------------------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                     ;
+------------------------------------------------+-------+---------------+
; Clock                                          ; Slack ; End Point TNS ;
+------------------------------------------------+-------+---------------+
; U0|altpll_component|auto_generated|pll1|clk[0] ; 5.883 ; 0.000         ;
; U0|altpll_component|auto_generated|pll1|clk[2] ; 9.009 ; 0.000         ;
+------------------------------------------------+-------+---------------+


+------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                      ;
+------------------------------------------------+-------+---------------+
; Clock                                          ; Slack ; End Point TNS ;
+------------------------------------------------+-------+---------------+
; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.142 ; 0.000         ;
; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.186 ; 0.000         ;
+------------------------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                        ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; U0|altpll_component|auto_generated|pll1|clk[0] ; 4.733  ; 0.000         ;
; clk                                            ; 9.594  ; 0.000         ;
; U0|altpll_component|auto_generated|pll1|clk[2] ; 19.736 ; 0.000         ;
+------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'U0|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                     ;
+-------+-------------------------------------------------------+-------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                               ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 5.883 ; camera_base_module:U1|camera_control_module:U1|C1[1]  ; camera_base_module:U1|camera_control_module:U1|D1[10] ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.029     ; 4.075      ;
; 5.905 ; camera_base_module:U1|camera_control_module:U1|C1[0]  ; camera_base_module:U1|camera_control_module:U1|D1[10] ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.029     ; 4.053      ;
; 5.911 ; camera_base_module:U1|camera_control_module:U1|C1[1]  ; camera_base_module:U1|camera_control_module:U1|D1[7]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.027     ; 4.049      ;
; 5.919 ; camera_base_module:U1|camera_control_module:U1|C1[1]  ; camera_base_module:U1|camera_control_module:U1|D1[0]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.029     ; 4.039      ;
; 5.933 ; camera_base_module:U1|camera_control_module:U1|C1[0]  ; camera_base_module:U1|camera_control_module:U1|D1[7]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.027     ; 4.027      ;
; 5.935 ; camera_base_module:U1|camera_control_module:U1|C1[3]  ; camera_base_module:U1|camera_control_module:U1|D1[10] ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.030     ; 4.022      ;
; 5.941 ; camera_base_module:U1|camera_control_module:U1|C1[0]  ; camera_base_module:U1|camera_control_module:U1|D1[0]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.029     ; 4.017      ;
; 5.953 ; camera_base_module:U1|camera_control_module:U1|C1[3]  ; camera_base_module:U1|camera_control_module:U1|D1[7]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.028     ; 4.006      ;
; 5.963 ; camera_base_module:U1|camera_control_module:U1|C1[3]  ; camera_base_module:U1|camera_control_module:U1|D1[0]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.030     ; 3.994      ;
; 5.967 ; camera_base_module:U1|camera_control_module:U1|C1[11] ; camera_base_module:U1|camera_control_module:U1|D1[10] ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.029     ; 3.991      ;
; 5.967 ; camera_base_module:U1|camera_control_module:U1|C1[7]  ; camera_base_module:U1|camera_control_module:U1|D1[10] ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.031     ; 3.989      ;
; 5.973 ; camera_base_module:U1|camera_control_module:U1|C1[9]  ; camera_base_module:U1|camera_control_module:U1|D1[10] ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.029     ; 3.985      ;
; 5.980 ; camera_base_module:U1|camera_control_module:U1|C1[15] ; camera_base_module:U1|camera_control_module:U1|D1[10] ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.029     ; 3.978      ;
; 5.980 ; camera_base_module:U1|camera_control_module:U1|C1[10] ; camera_base_module:U1|camera_control_module:U1|D1[10] ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.029     ; 3.978      ;
; 5.982 ; camera_base_module:U1|camera_control_module:U1|C1[1]  ; camera_base_module:U1|camera_control_module:U1|D1[2]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.021     ; 3.984      ;
; 5.983 ; camera_base_module:U1|camera_control_module:U1|C1[6]  ; camera_base_module:U1|camera_control_module:U1|D1[10] ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.029     ; 3.975      ;
; 5.985 ; camera_base_module:U1|camera_control_module:U1|C1[7]  ; camera_base_module:U1|camera_control_module:U1|D1[7]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.029     ; 3.973      ;
; 5.989 ; camera_base_module:U1|camera_control_module:U1|C1[13] ; camera_base_module:U1|camera_control_module:U1|D1[10] ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.029     ; 3.969      ;
; 5.995 ; camera_base_module:U1|camera_control_module:U1|C1[11] ; camera_base_module:U1|camera_control_module:U1|D1[7]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.027     ; 3.965      ;
; 5.995 ; camera_base_module:U1|camera_control_module:U1|C1[7]  ; camera_base_module:U1|camera_control_module:U1|D1[0]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.031     ; 3.961      ;
; 5.998 ; camera_base_module:U1|camera_control_module:U1|C1[15] ; camera_base_module:U1|camera_control_module:U1|D1[7]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.027     ; 3.962      ;
; 5.998 ; camera_base_module:U1|camera_control_module:U1|C1[14] ; camera_base_module:U1|camera_control_module:U1|D1[10] ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.029     ; 3.960      ;
; 6.001 ; camera_base_module:U1|camera_control_module:U1|C1[9]  ; camera_base_module:U1|camera_control_module:U1|D1[7]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.027     ; 3.959      ;
; 6.003 ; camera_base_module:U1|camera_control_module:U1|C1[11] ; camera_base_module:U1|camera_control_module:U1|D1[0]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.029     ; 3.955      ;
; 6.004 ; camera_base_module:U1|camera_control_module:U1|C1[0]  ; camera_base_module:U1|camera_control_module:U1|D1[2]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.021     ; 3.962      ;
; 6.007 ; camera_base_module:U1|camera_control_module:U1|C1[13] ; camera_base_module:U1|camera_control_module:U1|D1[7]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.027     ; 3.953      ;
; 6.008 ; camera_base_module:U1|camera_control_module:U1|C1[15] ; camera_base_module:U1|camera_control_module:U1|D1[0]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.029     ; 3.950      ;
; 6.008 ; camera_base_module:U1|camera_control_module:U1|C1[10] ; camera_base_module:U1|camera_control_module:U1|D1[7]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.027     ; 3.952      ;
; 6.009 ; camera_base_module:U1|camera_control_module:U1|C1[9]  ; camera_base_module:U1|camera_control_module:U1|D1[0]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.029     ; 3.949      ;
; 6.011 ; camera_base_module:U1|camera_control_module:U1|C1[6]  ; camera_base_module:U1|camera_control_module:U1|D1[7]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.027     ; 3.949      ;
; 6.016 ; camera_base_module:U1|camera_control_module:U1|C1[14] ; camera_base_module:U1|camera_control_module:U1|D1[7]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.027     ; 3.944      ;
; 6.016 ; camera_base_module:U1|camera_control_module:U1|C1[10] ; camera_base_module:U1|camera_control_module:U1|D1[0]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.029     ; 3.942      ;
; 6.017 ; camera_base_module:U1|camera_control_module:U1|C1[13] ; camera_base_module:U1|camera_control_module:U1|D1[0]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.029     ; 3.941      ;
; 6.019 ; camera_base_module:U1|camera_control_module:U1|C1[6]  ; camera_base_module:U1|camera_control_module:U1|D1[0]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.029     ; 3.939      ;
; 6.026 ; camera_base_module:U1|camera_control_module:U1|C1[14] ; camera_base_module:U1|camera_control_module:U1|D1[0]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.029     ; 3.932      ;
; 6.039 ; camera_base_module:U1|camera_control_module:U1|C1[1]  ; camera_base_module:U1|camera_control_module:U1|D1[8]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.027     ; 3.921      ;
; 6.041 ; camera_base_module:U1|camera_control_module:U1|C1[1]  ; camera_base_module:U1|camera_control_module:U1|D1[6]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.027     ; 3.919      ;
; 6.041 ; camera_base_module:U1|camera_control_module:U1|C1[1]  ; camera_base_module:U1|camera_control_module:U1|D1[14] ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.027     ; 3.919      ;
; 6.043 ; camera_base_module:U1|camera_control_module:U1|C1[1]  ; camera_base_module:U1|camera_control_module:U1|D1[13] ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.027     ; 3.917      ;
; 6.044 ; camera_base_module:U1|camera_control_module:U1|C1[1]  ; camera_base_module:U1|camera_control_module:U1|D1[4]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.031     ; 3.912      ;
; 6.046 ; camera_base_module:U1|camera_control_module:U1|C1[2]  ; camera_base_module:U1|camera_control_module:U1|D1[10] ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.029     ; 3.912      ;
; 6.053 ; camera_base_module:U1|camera_control_module:U1|C1[3]  ; camera_base_module:U1|camera_control_module:U1|D1[2]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.022     ; 3.912      ;
; 6.060 ; camera_base_module:U1|camera_control_module:U1|C1[1]  ; camera_base_module:U1|camera_control_module:U1|D1[5]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.028     ; 3.899      ;
; 6.061 ; camera_base_module:U1|camera_control_module:U1|C1[0]  ; camera_base_module:U1|camera_control_module:U1|D1[8]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.027     ; 3.899      ;
; 6.062 ; camera_base_module:U1|camera_control_module:U1|C1[5]  ; camera_base_module:U1|camera_control_module:U1|D1[10] ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.030     ; 3.895      ;
; 6.063 ; camera_base_module:U1|camera_control_module:U1|C1[0]  ; camera_base_module:U1|camera_control_module:U1|D1[6]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.027     ; 3.897      ;
; 6.063 ; camera_base_module:U1|camera_control_module:U1|C1[0]  ; camera_base_module:U1|camera_control_module:U1|D1[14] ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.027     ; 3.897      ;
; 6.065 ; camera_base_module:U1|camera_control_module:U1|C1[0]  ; camera_base_module:U1|camera_control_module:U1|D1[13] ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.027     ; 3.895      ;
; 6.066 ; camera_base_module:U1|camera_control_module:U1|C1[11] ; camera_base_module:U1|camera_control_module:U1|D1[2]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.021     ; 3.900      ;
; 6.066 ; camera_base_module:U1|camera_control_module:U1|C1[0]  ; camera_base_module:U1|camera_control_module:U1|D1[4]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.031     ; 3.890      ;
; 6.072 ; camera_base_module:U1|camera_control_module:U1|C1[9]  ; camera_base_module:U1|camera_control_module:U1|D1[2]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.021     ; 3.894      ;
; 6.074 ; camera_base_module:U1|camera_control_module:U1|C1[2]  ; camera_base_module:U1|camera_control_module:U1|D1[7]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.027     ; 3.886      ;
; 6.079 ; camera_base_module:U1|camera_control_module:U1|C1[10] ; camera_base_module:U1|camera_control_module:U1|D1[2]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.021     ; 3.887      ;
; 6.082 ; camera_base_module:U1|camera_control_module:U1|C1[2]  ; camera_base_module:U1|camera_control_module:U1|D1[0]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.029     ; 3.876      ;
; 6.082 ; camera_base_module:U1|camera_control_module:U1|C1[0]  ; camera_base_module:U1|camera_control_module:U1|D1[5]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.028     ; 3.877      ;
; 6.082 ; camera_base_module:U1|camera_control_module:U1|C1[6]  ; camera_base_module:U1|camera_control_module:U1|D1[2]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.021     ; 3.884      ;
; 6.084 ; camera_base_module:U1|camera_control_module:U1|C1[1]  ; camera_base_module:U1|camera_control_module:U1|D1[9]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.023     ; 3.880      ;
; 6.085 ; camera_base_module:U1|camera_control_module:U1|C1[15] ; camera_base_module:U1|camera_control_module:U1|D1[2]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.021     ; 3.881      ;
; 6.085 ; camera_base_module:U1|camera_control_module:U1|C1[7]  ; camera_base_module:U1|camera_control_module:U1|D1[2]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.023     ; 3.879      ;
; 6.090 ; camera_base_module:U1|camera_control_module:U1|C1[5]  ; camera_base_module:U1|camera_control_module:U1|D1[7]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.028     ; 3.869      ;
; 6.093 ; camera_base_module:U1|camera_control_module:U1|C1[3]  ; camera_base_module:U1|camera_control_module:U1|D1[8]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.028     ; 3.866      ;
; 6.095 ; camera_base_module:U1|camera_control_module:U1|C1[3]  ; camera_base_module:U1|camera_control_module:U1|D1[14] ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.028     ; 3.864      ;
; 6.097 ; camera_base_module:U1|camera_control_module:U1|C1[3]  ; camera_base_module:U1|camera_control_module:U1|D1[6]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.028     ; 3.862      ;
; 6.098 ; camera_base_module:U1|camera_control_module:U1|C1[3]  ; camera_base_module:U1|camera_control_module:U1|D1[13] ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.028     ; 3.861      ;
; 6.098 ; camera_base_module:U1|camera_control_module:U1|C1[5]  ; camera_base_module:U1|camera_control_module:U1|D1[0]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.030     ; 3.859      ;
; 6.103 ; camera_base_module:U1|camera_control_module:U1|C1[1]  ; camera_base_module:U1|camera_control_module:U1|D1[3]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.023     ; 3.861      ;
; 6.103 ; camera_base_module:U1|camera_control_module:U1|C1[13] ; camera_base_module:U1|camera_control_module:U1|D1[2]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.021     ; 3.863      ;
; 6.104 ; camera_base_module:U1|camera_control_module:U1|C1[3]  ; camera_base_module:U1|camera_control_module:U1|D1[4]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.032     ; 3.851      ;
; 6.105 ; camera_base_module:U1|camera_control_module:U1|C1[1]  ; camera_base_module:U1|camera_control_module:U1|D1[11] ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.023     ; 3.859      ;
; 6.106 ; camera_base_module:U1|camera_control_module:U1|C1[0]  ; camera_base_module:U1|camera_control_module:U1|D1[9]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.023     ; 3.858      ;
; 6.106 ; camera_base_module:U1|camera_control_module:U1|C1[14] ; camera_base_module:U1|camera_control_module:U1|D1[2]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.021     ; 3.860      ;
; 6.120 ; camera_base_module:U1|camera_control_module:U1|C1[1]  ; camera_base_module:U1|camera_control_module:U1|D1[1]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.023     ; 3.844      ;
; 6.123 ; camera_base_module:U1|camera_control_module:U1|C1[1]  ; camera_base_module:U1|camera_control_module:U1|D1[15] ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.023     ; 3.841      ;
; 6.123 ; camera_base_module:U1|camera_control_module:U1|C1[11] ; camera_base_module:U1|camera_control_module:U1|D1[8]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.027     ; 3.837      ;
; 6.125 ; camera_base_module:U1|camera_control_module:U1|C1[3]  ; camera_base_module:U1|camera_control_module:U1|D1[5]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.029     ; 3.833      ;
; 6.125 ; camera_base_module:U1|camera_control_module:U1|C1[11] ; camera_base_module:U1|camera_control_module:U1|D1[6]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.027     ; 3.835      ;
; 6.125 ; camera_base_module:U1|camera_control_module:U1|C1[11] ; camera_base_module:U1|camera_control_module:U1|D1[14] ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.027     ; 3.835      ;
; 6.125 ; camera_base_module:U1|camera_control_module:U1|C1[7]  ; camera_base_module:U1|camera_control_module:U1|D1[8]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.029     ; 3.833      ;
; 6.125 ; camera_base_module:U1|camera_control_module:U1|C1[0]  ; camera_base_module:U1|camera_control_module:U1|D1[3]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.023     ; 3.839      ;
; 6.127 ; camera_base_module:U1|camera_control_module:U1|C1[11] ; camera_base_module:U1|camera_control_module:U1|D1[13] ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.027     ; 3.833      ;
; 6.127 ; camera_base_module:U1|camera_control_module:U1|C1[7]  ; camera_base_module:U1|camera_control_module:U1|D1[14] ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.029     ; 3.831      ;
; 6.127 ; camera_base_module:U1|camera_control_module:U1|C1[0]  ; camera_base_module:U1|camera_control_module:U1|D1[11] ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.023     ; 3.837      ;
; 6.128 ; camera_base_module:U1|camera_control_module:U1|C1[1]  ; camera_base_module:U1|camera_control_module:U1|D1[12] ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.023     ; 3.836      ;
; 6.128 ; camera_base_module:U1|camera_control_module:U1|C1[11] ; camera_base_module:U1|camera_control_module:U1|D1[4]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.031     ; 3.828      ;
; 6.128 ; camera_base_module:U1|camera_control_module:U1|C1[4]  ; camera_base_module:U1|camera_control_module:U1|D1[10] ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.031     ; 3.828      ;
; 6.129 ; camera_base_module:U1|camera_control_module:U1|C1[7]  ; camera_base_module:U1|camera_control_module:U1|D1[6]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.029     ; 3.829      ;
; 6.129 ; camera_base_module:U1|camera_control_module:U1|C1[9]  ; camera_base_module:U1|camera_control_module:U1|D1[8]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.027     ; 3.831      ;
; 6.130 ; camera_base_module:U1|camera_control_module:U1|C1[7]  ; camera_base_module:U1|camera_control_module:U1|D1[13] ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.029     ; 3.828      ;
; 6.131 ; camera_base_module:U1|camera_control_module:U1|C1[9]  ; camera_base_module:U1|camera_control_module:U1|D1[6]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.027     ; 3.829      ;
; 6.131 ; camera_base_module:U1|camera_control_module:U1|C1[9]  ; camera_base_module:U1|camera_control_module:U1|D1[14] ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.027     ; 3.829      ;
; 6.133 ; camera_base_module:U1|camera_control_module:U1|C1[12] ; camera_base_module:U1|camera_control_module:U1|D1[10] ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.029     ; 3.825      ;
; 6.133 ; camera_base_module:U1|camera_control_module:U1|C1[9]  ; camera_base_module:U1|camera_control_module:U1|D1[13] ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.027     ; 3.827      ;
; 6.134 ; camera_base_module:U1|camera_control_module:U1|C1[9]  ; camera_base_module:U1|camera_control_module:U1|D1[4]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.031     ; 3.822      ;
; 6.136 ; camera_base_module:U1|camera_control_module:U1|C1[7]  ; camera_base_module:U1|camera_control_module:U1|D1[4]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.033     ; 3.818      ;
; 6.136 ; camera_base_module:U1|camera_control_module:U1|C1[10] ; camera_base_module:U1|camera_control_module:U1|D1[8]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.027     ; 3.824      ;
; 6.137 ; camera_base_module:U1|camera_control_module:U1|C1[8]  ; camera_base_module:U1|camera_control_module:U1|D1[10] ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.029     ; 3.821      ;
; 6.138 ; camera_base_module:U1|camera_control_module:U1|C1[15] ; camera_base_module:U1|camera_control_module:U1|D1[8]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.027     ; 3.822      ;
; 6.138 ; camera_base_module:U1|camera_control_module:U1|C1[10] ; camera_base_module:U1|camera_control_module:U1|D1[6]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.027     ; 3.822      ;
; 6.138 ; camera_base_module:U1|camera_control_module:U1|C1[10] ; camera_base_module:U1|camera_control_module:U1|D1[14] ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.027     ; 3.822      ;
; 6.139 ; camera_base_module:U1|camera_control_module:U1|C1[6]  ; camera_base_module:U1|camera_control_module:U1|D1[8]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.027     ; 3.821      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'U0|altpll_component|auto_generated|pll1|clk[2]'                                                                                                                                                                                                         ;
+--------+---------------------------------------------------------------+------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                     ; To Node                                                          ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------+------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 9.009  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~3  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[2]     ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 10.000       ; -0.095     ; 0.883      ;
; 9.085  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~2  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[1]     ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 10.000       ; -0.095     ; 0.807      ;
; 9.182  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~13 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[12]    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 10.000       ; -0.082     ; 0.723      ;
; 9.236  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~6  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[5]     ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 10.000       ; -0.089     ; 0.662      ;
; 9.238  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~5  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[4]     ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 10.000       ; -0.089     ; 0.660      ;
; 9.255  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~12 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[11]    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 10.000       ; -0.089     ; 0.643      ;
; 9.261  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~4  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[3]     ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 10.000       ; -0.093     ; 0.633      ;
; 9.264  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~10 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[9]     ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 10.000       ; -0.084     ; 0.639      ;
; 9.268  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~7  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[6]     ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 10.000       ; -0.088     ; 0.631      ;
; 9.359  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~14 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[13]    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 10.000       ; -0.084     ; 0.544      ;
; 9.370  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~1  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[0]     ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 10.000       ; -0.089     ; 0.528      ;
; 9.375  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~9  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[8]     ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 10.000       ; -0.089     ; 0.523      ;
; 9.375  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~8  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[7]     ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 10.000       ; -0.089     ; 0.523      ;
; 9.377  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~16 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[15]    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 10.000       ; -0.084     ; 0.526      ;
; 9.378  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~15 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[14]    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 10.000       ; -0.084     ; 0.525      ;
; 9.447  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~11 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[10]    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 10.000       ; -0.084     ; 0.456      ;
; 36.554 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[3] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[2]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.039     ; 3.394      ;
; 36.554 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[3] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[3]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.039     ; 3.394      ;
; 36.554 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[3] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[4]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.039     ; 3.394      ;
; 36.554 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[3] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[5]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.039     ; 3.394      ;
; 36.554 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[3] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[6]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.039     ; 3.394      ;
; 36.554 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[3] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[7]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.039     ; 3.394      ;
; 36.554 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[3] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[8]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.039     ; 3.394      ;
; 36.554 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[3] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[9]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.039     ; 3.394      ;
; 36.554 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[3] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[0]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.039     ; 3.394      ;
; 36.612 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[2] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[2]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.039     ; 3.336      ;
; 36.612 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[2] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[3]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.039     ; 3.336      ;
; 36.612 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[2] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[4]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.039     ; 3.336      ;
; 36.612 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[2] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[5]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.039     ; 3.336      ;
; 36.612 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[2] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[6]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.039     ; 3.336      ;
; 36.612 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[2] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[7]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.039     ; 3.336      ;
; 36.612 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[2] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[8]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.039     ; 3.336      ;
; 36.612 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[2] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[9]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.039     ; 3.336      ;
; 36.612 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[2] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[0]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.039     ; 3.336      ;
; 36.615 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[4] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[8]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.043     ; 3.329      ;
; 36.615 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[4] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[9]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.043     ; 3.329      ;
; 36.615 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[4] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[2]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.043     ; 3.329      ;
; 36.615 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[4] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[3]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.043     ; 3.329      ;
; 36.615 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[4] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[4]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.043     ; 3.329      ;
; 36.615 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[4] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[5]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.043     ; 3.329      ;
; 36.615 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[4] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[6]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.043     ; 3.329      ;
; 36.615 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[4] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[7]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.043     ; 3.329      ;
; 36.615 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[4] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[0]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.043     ; 3.329      ;
; 36.623 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[7] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[8]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.043     ; 3.321      ;
; 36.623 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[7] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[9]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.043     ; 3.321      ;
; 36.623 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[7] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[2]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.043     ; 3.321      ;
; 36.623 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[7] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[3]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.043     ; 3.321      ;
; 36.623 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[7] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[4]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.043     ; 3.321      ;
; 36.623 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[7] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[5]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.043     ; 3.321      ;
; 36.623 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[7] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[6]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.043     ; 3.321      ;
; 36.623 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[7] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[7]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.043     ; 3.321      ;
; 36.623 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[7] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[0]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.043     ; 3.321      ;
; 36.660 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[3] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[1]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.033     ; 3.294      ;
; 36.716 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[4] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[1]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.037     ; 3.234      ;
; 36.718 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[2] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[1]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.033     ; 3.236      ;
; 36.729 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[7] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[1]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.037     ; 3.221      ;
; 36.737 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[0] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[2]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.039     ; 3.211      ;
; 36.737 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[0] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[3]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.039     ; 3.211      ;
; 36.737 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[0] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[4]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.039     ; 3.211      ;
; 36.737 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[0] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[5]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.039     ; 3.211      ;
; 36.737 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[0] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[6]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.039     ; 3.211      ;
; 36.737 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[0] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[7]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.039     ; 3.211      ;
; 36.737 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[0] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[8]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.039     ; 3.211      ;
; 36.737 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[0] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[9]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.039     ; 3.211      ;
; 36.737 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[0] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[0]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.039     ; 3.211      ;
; 36.739 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[8] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[8]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.043     ; 3.205      ;
; 36.739 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[8] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[9]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.043     ; 3.205      ;
; 36.739 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[8] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[2]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.043     ; 3.205      ;
; 36.739 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[8] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[3]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.043     ; 3.205      ;
; 36.739 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[8] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[4]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.043     ; 3.205      ;
; 36.739 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[8] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[5]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.043     ; 3.205      ;
; 36.739 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[8] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[6]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.043     ; 3.205      ;
; 36.739 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[8] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[7]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.043     ; 3.205      ;
; 36.739 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[8] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[0]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.043     ; 3.205      ;
; 36.800 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[6] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[8]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.043     ; 3.144      ;
; 36.800 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[6] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[9]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.043     ; 3.144      ;
; 36.800 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[6] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[2]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.043     ; 3.144      ;
; 36.800 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[6] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[3]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.043     ; 3.144      ;
; 36.800 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[6] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[4]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.043     ; 3.144      ;
; 36.800 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[6] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[5]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.043     ; 3.144      ;
; 36.800 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[6] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[6]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.043     ; 3.144      ;
; 36.800 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[6] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[7]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.043     ; 3.144      ;
; 36.800 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[6] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[0]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.043     ; 3.144      ;
; 36.807 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[1] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[8]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.043     ; 3.137      ;
; 36.807 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[1] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[9]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.043     ; 3.137      ;
; 36.807 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[1] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[2]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.043     ; 3.137      ;
; 36.807 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[1] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[3]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.043     ; 3.137      ;
; 36.807 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[1] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[4]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.043     ; 3.137      ;
; 36.807 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[1] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[5]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.043     ; 3.137      ;
; 36.807 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[1] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[6]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.043     ; 3.137      ;
; 36.807 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[1] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[7]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.043     ; 3.137      ;
; 36.807 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[1] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[0]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.043     ; 3.137      ;
; 36.817 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[3] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|isUpdate ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.032     ; 3.138      ;
; 36.838 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[0] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[1]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.033     ; 3.116      ;
; 36.845 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[8] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[1]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.037     ; 3.105      ;
; 36.855 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[3] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|D1[12]   ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.032     ; 3.100      ;
; 36.856 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[3] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|D1[7]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.032     ; 3.099      ;
; 36.858 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[3] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|D1[3]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.032     ; 3.097      ;
; 36.866 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[4] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|D1[12]   ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.036     ; 3.085      ;
; 36.867 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[4] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|D1[7]    ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 40.000       ; -0.036     ; 3.084      ;
+--------+---------------------------------------------------------------+------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'U0|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                                                                                            ;
+-------+------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                              ; To Node                                                                                                                                    ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 0.142 ; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|D2[15]       ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_h4f1:auto_generated|ram_block1a9~porta_datain_reg0  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.470      ;
; 0.143 ; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|D2[0]        ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_h4f1:auto_generated|ram_block1a0~porta_datain_reg0  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.221      ; 0.468      ;
; 0.148 ; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|D2[14]       ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_h4f1:auto_generated|ram_block1a9~porta_datain_reg0  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.476      ;
; 0.148 ; camera_base_module:U1|camera_func_module:U3|D2[9]                      ; camera_base_module:U1|camera_save_module:U4|altsyncram:RAM_rtl_0|altsyncram_nki1:auto_generated|ram_block1a8~porta_datain_reg0             ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.220      ; 0.472      ;
; 0.149 ; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|D2[6]        ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_h4f1:auto_generated|ram_block1a0~porta_datain_reg0  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.221      ; 0.474      ;
; 0.150 ; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|D2[12]       ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_h4f1:auto_generated|ram_block1a9~porta_datain_reg0  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.478      ;
; 0.151 ; camera_base_module:U1|camera_func_module:U3|D2[20]                     ; camera_base_module:U1|camera_save_module:U4|altsyncram:RAM_rtl_0|altsyncram_nki1:auto_generated|ram_block1a20~porta_datain_reg0            ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.219      ; 0.474      ;
; 0.152 ; camera_base_module:U1|camera_func_module:U3|D2[18]                     ; camera_base_module:U1|camera_save_module:U4|altsyncram:RAM_rtl_0|altsyncram_nki1:auto_generated|ram_block1a16~porta_datain_reg0            ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.219      ; 0.475      ;
; 0.153 ; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|D2[3]        ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_h4f1:auto_generated|ram_block1a0~porta_datain_reg0  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.221      ; 0.478      ;
; 0.155 ; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|D2[13]       ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_h4f1:auto_generated|ram_block1a9~porta_datain_reg0  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.483      ;
; 0.156 ; camera_base_module:U1|camera_func_module:U3|D2[8]                      ; camera_base_module:U1|camera_save_module:U4|altsyncram:RAM_rtl_0|altsyncram_nki1:auto_generated|ram_block1a8~porta_datain_reg0             ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.220      ; 0.480      ;
; 0.156 ; camera_base_module:U1|camera_func_module:U3|D2[11]                     ; camera_base_module:U1|camera_save_module:U4|altsyncram:RAM_rtl_0|altsyncram_nki1:auto_generated|ram_block1a8~porta_datain_reg0             ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.220      ; 0.480      ;
; 0.157 ; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|D2[2]        ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_h4f1:auto_generated|ram_block1a0~porta_datain_reg0  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.221      ; 0.482      ;
; 0.159 ; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|D2[9]        ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_h4f1:auto_generated|ram_block1a9~porta_datain_reg0  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.487      ;
; 0.159 ; camera_base_module:U1|camera_func_module:U3|D2[17]                     ; camera_base_module:U1|camera_save_module:U4|altsyncram:RAM_rtl_0|altsyncram_nki1:auto_generated|ram_block1a16~porta_datain_reg0            ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.219      ; 0.482      ;
; 0.159 ; camera_base_module:U1|camera_func_module:U3|D2[29]                     ; camera_base_module:U1|camera_save_module:U4|altsyncram:RAM_rtl_0|altsyncram_nki1:auto_generated|ram_block1a16~porta_datain_reg0            ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.219      ; 0.482      ;
; 0.162 ; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|D2[1]        ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_h4f1:auto_generated|ram_block1a0~porta_datain_reg0  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.221      ; 0.487      ;
; 0.162 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|WP[3]           ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_h4f1:auto_generated|ram_block1a0~porta_address_reg0 ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.226      ; 0.492      ;
; 0.162 ; camera_base_module:U1|camera_func_module:U3|D2[33]                     ; camera_base_module:U1|camera_save_module:U4|altsyncram:RAM_rtl_0|altsyncram_nki1:auto_generated|ram_block1a20~porta_datain_reg0            ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.219      ; 0.485      ;
; 0.163 ; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|D2[10]       ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_h4f1:auto_generated|ram_block1a9~porta_datain_reg0  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.491      ;
; 0.164 ; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|D2[4]        ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_h4f1:auto_generated|ram_block1a0~porta_datain_reg0  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.221      ; 0.489      ;
; 0.164 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|WP[6]           ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_h4f1:auto_generated|ram_block1a9~porta_address_reg0 ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.218      ; 0.486      ;
; 0.164 ; camera_base_module:U1|camera_func_module:U3|D2[28]                     ; camera_base_module:U1|camera_save_module:U4|altsyncram:RAM_rtl_0|altsyncram_nki1:auto_generated|ram_block1a16~porta_datain_reg0            ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.219      ; 0.487      ;
; 0.165 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|WP[7]           ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_h4f1:auto_generated|ram_block1a9~porta_address_reg0 ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.218      ; 0.487      ;
; 0.165 ; camera_base_module:U1|camera_func_module:U3|D2[32]                     ; camera_base_module:U1|camera_save_module:U4|altsyncram:RAM_rtl_0|altsyncram_nki1:auto_generated|ram_block1a20~porta_datain_reg0            ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.219      ; 0.488      ;
; 0.166 ; camera_base_module:U1|camera_func_module:U3|D2[27]                     ; camera_base_module:U1|camera_save_module:U4|altsyncram:RAM_rtl_0|altsyncram_nki1:auto_generated|ram_block1a16~porta_datain_reg0            ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.219      ; 0.489      ;
; 0.167 ; camera_base_module:U1|camera_func_module:U3|D2[16]                     ; camera_base_module:U1|camera_save_module:U4|altsyncram:RAM_rtl_0|altsyncram_nki1:auto_generated|ram_block1a16~porta_datain_reg0            ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.219      ; 0.490      ;
; 0.167 ; camera_base_module:U1|camera_func_module:U3|D2[26]                     ; camera_base_module:U1|camera_save_module:U4|altsyncram:RAM_rtl_0|altsyncram_nki1:auto_generated|ram_block1a16~porta_datain_reg0            ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.219      ; 0.490      ;
; 0.169 ; camera_base_module:U1|camera_func_module:U3|D2[10]                     ; camera_base_module:U1|camera_save_module:U4|altsyncram:RAM_rtl_0|altsyncram_nki1:auto_generated|ram_block1a8~porta_datain_reg0             ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.220      ; 0.493      ;
; 0.173 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|WP[7]           ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_h4f1:auto_generated|ram_block1a0~porta_address_reg0 ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.226      ; 0.503      ;
; 0.173 ; camera_base_module:U1|camera_func_module:U3|D2[30]                     ; camera_base_module:U1|camera_save_module:U4|altsyncram:RAM_rtl_0|altsyncram_nki1:auto_generated|ram_block1a16~porta_datain_reg0            ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.219      ; 0.496      ;
; 0.174 ; camera_base_module:U1|camera_save_module:U4|C1[6]                      ; camera_base_module:U1|camera_save_module:U4|altsyncram:RAM_rtl_0|altsyncram_nki1:auto_generated|ram_block1a16~porta_address_reg0           ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.218      ; 0.496      ;
; 0.175 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|WP[5]           ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_h4f1:auto_generated|ram_block1a9~porta_address_reg0 ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.218      ; 0.497      ;
; 0.176 ; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|D2[5]        ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_h4f1:auto_generated|ram_block1a0~porta_datain_reg0  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.221      ; 0.501      ;
; 0.176 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|WP[8]           ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_h4f1:auto_generated|ram_block1a9~porta_address_reg0 ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.218      ; 0.498      ;
; 0.176 ; camera_base_module:U1|camera_save_module:U4|C1[3]                      ; camera_base_module:U1|camera_save_module:U4|altsyncram:RAM_rtl_0|altsyncram_nki1:auto_generated|ram_block1a16~porta_address_reg0           ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.218      ; 0.498      ;
; 0.178 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|WP[9]           ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_h4f1:auto_generated|ram_block1a9~porta_address_reg0 ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.218      ; 0.500      ;
; 0.181 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|WP[0]           ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_h4f1:auto_generated|ram_block1a9~porta_address_reg0 ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.218      ; 0.503      ;
; 0.181 ; camera_base_module:U1|camera_save_module:U4|C1[5]                      ; camera_base_module:U1|camera_save_module:U4|altsyncram:RAM_rtl_0|altsyncram_nki1:auto_generated|ram_block1a16~porta_address_reg0           ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.218      ; 0.503      ;
; 0.182 ; camera_base_module:U1|camera_save_module:U4|C1[0]                      ; camera_base_module:U1|camera_save_module:U4|altsyncram:RAM_rtl_0|altsyncram_nki1:auto_generated|ram_block1a16~porta_address_reg0           ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.218      ; 0.504      ;
; 0.185 ; camera_base_module:U1|camera_func_module:U3|D2[12]                     ; camera_base_module:U1|camera_save_module:U4|altsyncram:RAM_rtl_0|altsyncram_nki1:auto_generated|ram_block1a8~porta_datain_reg0             ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.219      ; 0.508      ;
; 0.185 ; camera_base_module:U1|camera_control_module:U1|D1[9]                   ; camera_base_module:U1|camera_control_module:U1|D1[9]                                                                                       ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.307      ;
; 0.186 ; graphic_module:U2|sdram_top_mdule:U1|sdram_control_module:u1|i[2]      ; graphic_module:U2|sdram_top_mdule:U1|sdram_control_module:u1|i[2]                                                                          ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; graphic_module:U2|sdram_top_mdule:U1|sdram_control_module:u1|isDone[1] ; graphic_module:U2|sdram_top_mdule:U1|sdram_control_module:u1|isDone[1]                                                                     ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; graphic_module:U2|sdram_top_mdule:U1|sdram_control_module:u1|isCall[1] ; graphic_module:U2|sdram_top_mdule:U1|sdram_control_module:u1|isCall[1]                                                                     ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; graphic_module:U2|sdram_top_mdule:U1|sdram_control_module:u1|isCall[0] ; graphic_module:U2|sdram_top_mdule:U1|sdram_control_module:u1|isCall[0]                                                                     ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; graphic_module:U2|sdram_top_mdule:U1|sdram_control_module:u1|isCall[2] ; graphic_module:U2|sdram_top_mdule:U1|sdram_control_module:u1|isCall[2]                                                                     ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; graphic_module:U2|sdram_top_mdule:U1|sdram_control_module:u1|isCall[3] ; graphic_module:U2|sdram_top_mdule:U1|sdram_control_module:u1|isCall[3]                                                                     ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; graphic_module:U2|sdram_top_mdule:U1|sdram_control_module:u1|i[3]      ; graphic_module:U2|sdram_top_mdule:U1|sdram_control_module:u1|i[3]                                                                          ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; graphic_module:U2|sdram_top_mdule:U1|sdram_control_module:u1|isDone[2] ; graphic_module:U2|sdram_top_mdule:U1|sdram_control_module:u1|isDone[2]                                                                     ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; camera_base_module:U1|sccb_func_module:U2|rSCL                         ; camera_base_module:U1|sccb_func_module:U2|rSCL                                                                                             ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; camera_base_module:U1|sccb_func_module:U2|isQ                          ; camera_base_module:U1|sccb_func_module:U2|isQ                                                                                              ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; camera_base_module:U1|sccb_func_module:U2|rSDA                         ; camera_base_module:U1|sccb_func_module:U2|rSDA                                                                                             ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; camera_base_module:U1|camera_control_module:U1|D1[4]                   ; camera_base_module:U1|camera_control_module:U1|D1[4]                                                                                       ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; camera_base_module:U1|camera_control_module:U1|D1[12]                  ; camera_base_module:U1|camera_control_module:U1|D1[12]                                                                                      ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; camera_base_module:U1|camera_control_module:U1|D1[5]                   ; camera_base_module:U1|camera_control_module:U1|D1[5]                                                                                       ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; camera_base_module:U1|camera_control_module:U1|D1[13]                  ; camera_base_module:U1|camera_control_module:U1|D1[13]                                                                                      ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; camera_base_module:U1|camera_control_module:U1|D1[2]                   ; camera_base_module:U1|camera_control_module:U1|D1[2]                                                                                       ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; camera_base_module:U1|camera_control_module:U1|D1[10]                  ; camera_base_module:U1|camera_control_module:U1|D1[10]                                                                                      ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; camera_base_module:U1|camera_control_module:U1|D1[3]                   ; camera_base_module:U1|camera_control_module:U1|D1[3]                                                                                       ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; camera_base_module:U1|camera_control_module:U1|D1[11]                  ; camera_base_module:U1|camera_control_module:U1|D1[11]                                                                                      ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; camera_base_module:U1|camera_control_module:U1|D1[0]                   ; camera_base_module:U1|camera_control_module:U1|D1[0]                                                                                       ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; camera_base_module:U1|camera_control_module:U1|D1[8]                   ; camera_base_module:U1|camera_control_module:U1|D1[8]                                                                                       ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; camera_base_module:U1|camera_control_module:U1|D1[1]                   ; camera_base_module:U1|camera_control_module:U1|D1[1]                                                                                       ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; camera_base_module:U1|camera_control_module:U1|D1[6]                   ; camera_base_module:U1|camera_control_module:U1|D1[6]                                                                                       ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; camera_base_module:U1|camera_control_module:U1|D1[14]                  ; camera_base_module:U1|camera_control_module:U1|D1[14]                                                                                      ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; camera_base_module:U1|camera_control_module:U1|D1[7]                   ; camera_base_module:U1|camera_control_module:U1|D1[7]                                                                                       ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; camera_base_module:U1|camera_control_module:U1|D1[15]                  ; camera_base_module:U1|camera_control_module:U1|D1[15]                                                                                      ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; camera_base_module:U1|camera_func_module:U3|isFrame                    ; camera_base_module:U1|camera_func_module:U3|isFrame                                                                                        ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; camera_base_module:U1|camera_control_module:U1|isEn                    ; camera_base_module:U1|camera_control_module:U1|isEn                                                                                        ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; camera_base_module:U1|sccb_func_module:U2|isAck                        ; camera_base_module:U1|sccb_func_module:U2|isAck                                                                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; camera_base_module:U1|sccb_func_module:U2|i[2]                         ; camera_base_module:U1|sccb_func_module:U2|i[2]                                                                                             ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; camera_base_module:U1|sccb_func_module:U2|i[3]                         ; camera_base_module:U1|sccb_func_module:U2|i[3]                                                                                             ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; camera_base_module:U1|sccb_func_module:U2|isDone                       ; camera_base_module:U1|sccb_func_module:U2|isDone                                                                                           ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; camera_base_module:U1|camera_control_module:U1|isCall                  ; camera_base_module:U1|camera_control_module:U1|isCall                                                                                      ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; camera_base_module:U1|camera_control_module:U1|i[1]                    ; camera_base_module:U1|camera_control_module:U1|i[1]                                                                                        ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; camera_base_module:U1|camera_control_module:U1|i[0]                    ; camera_base_module:U1|camera_control_module:U1|i[0]                                                                                        ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; isCall[1]                                                              ; isCall[1]                                                                                                                                  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|rBA[1]       ; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|rBA[1]                                                                           ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|rCMD[1]      ; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|rCMD[1]                                                                          ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|isOut        ; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|isOut                                                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|isEn         ; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|isEn                                                                             ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; graphic_module:U2|sdram_top_mdule:U1|sdram_control_module:u1|isCall[4] ; graphic_module:U2|sdram_top_mdule:U1|sdram_control_module:u1|isCall[4]                                                                     ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|i[2]         ; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|i[2]                                                                             ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|i[0]         ; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|i[0]                                                                             ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|i[1]         ; graphic_module:U2|sdram_top_mdule:U1|sdram_func_module:u2|i[1]                                                                             ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; camera_base_module:U1|sccb_func_module:U2|i[0]                         ; camera_base_module:U1|sccb_func_module:U2|i[0]                                                                                             ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; graphic_module:U2|isCall                                               ; graphic_module:U2|isCall                                                                                                                   ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; graphic_module:U2|i[0]                                                 ; graphic_module:U2|i[0]                                                                                                                     ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; graphic_module:U2|isB                                                  ; graphic_module:U2|isB                                                                                                                      ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; camera_base_module:U1|C                                                ; camera_base_module:U1|C                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; camera_base_module:U1|camera_func_module:U3|B1_DQ[4]                   ; camera_base_module:U1|camera_func_module:U3|B2_DQ[4]                                                                                       ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.313      ;
; 0.193 ; camera_base_module:U1|camera_func_module:U3|B1_DQ[6]                   ; camera_base_module:U1|camera_func_module:U3|B2_DQ[6]                                                                                       ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; camera_base_module:U1|camera_func_module:U3|B1_HREF                    ; camera_base_module:U1|camera_func_module:U3|B2_HREF                                                                                        ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; camera_base_module:U1|sccb_func_module:U2|i[1]                         ; camera_base_module:U1|sccb_func_module:U2|i[1]                                                                                             ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; i[0]                                                                   ; i[0]                                                                                                                                       ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; graphic_module:U2|isA                                                  ; graphic_module:U2|isA                                                                                                                      ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; graphic_module:U2|CY[7]                                                ; graphic_module:U2|D1[16]                                                                                                                   ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; graphic_module:U2|F1[2]                                                ; graphic_module:U2|F2[2]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; graphic_module:U2|F1[8]                                                ; graphic_module:U2|F2[8]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.314      ;
+-------+------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'U0|altpll_component|auto_generated|pll1|clk[2]'                                                                                                                                                                                                       ;
+-------+---------------------------------------------------------------+----------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                     ; To Node                                                        ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------+----------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 0.186 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|H     ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|H      ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|isEn  ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|isEn   ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[8] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[8]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[1] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[1]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[4] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[4]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[5] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[5]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[6] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[6]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[7] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[7]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|V     ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|V      ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|isON  ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|isON   ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[0] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[0]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[1] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[1]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[2] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[2]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[3] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[3]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[4] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[4]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[5] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[5]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[6] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[6]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[7] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[7]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[9] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[9]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[0] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[0]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[2] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[2]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[3] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[3]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.307      ;
; 0.192 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~11 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[10]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.087      ; 0.383      ;
; 0.194 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[4]  ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|D1[4]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.037      ; 0.315      ;
; 0.249 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~16 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[15]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.087      ; 0.440      ;
; 0.251 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[2]  ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|D1[2]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.037      ; 0.372      ;
; 0.252 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~15 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[14]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.087      ; 0.443      ;
; 0.252 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[10] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|D1[10] ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.037      ; 0.373      ;
; 0.252 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[9]  ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|D1[9]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.037      ; 0.373      ;
; 0.253 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[5]  ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|D1[5]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.037      ; 0.374      ;
; 0.253 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[3]  ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|D1[3]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.373      ;
; 0.255 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[12] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|D1[12] ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.375      ;
; 0.255 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[7]  ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|D1[7]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.375      ;
; 0.256 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~9  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[8]   ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.081      ; 0.441      ;
; 0.256 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~8  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[7]   ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.081      ; 0.441      ;
; 0.260 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~1  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[0]   ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.081      ; 0.445      ;
; 0.263 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~14 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[13]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.087      ; 0.454      ;
; 0.294 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[8]  ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|D1[8]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.414      ;
; 0.295 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[0]  ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|D1[0]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.415      ;
; 0.296 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[11] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|D1[11] ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.037      ; 0.417      ;
; 0.296 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[6]  ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|D1[6]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.416      ;
; 0.307 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[4] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[4]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.427      ;
; 0.308 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[3] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[3]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.428      ;
; 0.309 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~10 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[9]   ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.087      ; 0.500      ;
; 0.309 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~7  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[6]   ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.082      ; 0.495      ;
; 0.310 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[6] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[6]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.430      ;
; 0.310 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[2] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[2]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.430      ;
; 0.310 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[1] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[1]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.430      ;
; 0.316 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[15] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|D1[15] ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.037      ; 0.437      ;
; 0.318 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[1]  ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|D1[1]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.037      ; 0.439      ;
; 0.319 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[0] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[0]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.439      ;
; 0.329 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|isEn  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[11]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.037      ; 0.450      ;
; 0.329 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|isEn  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[5]   ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.037      ; 0.450      ;
; 0.329 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|isEn  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[4]   ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.037      ; 0.450      ;
; 0.351 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~4  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[3]   ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.077      ; 0.532      ;
; 0.355 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~12 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[11]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.082      ; 0.541      ;
; 0.364 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~0  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[6]   ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.484      ;
; 0.365 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~5  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[4]   ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.082      ; 0.551      ;
; 0.365 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|isON  ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[1]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.485      ;
; 0.367 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~0  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[12]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.487      ;
; 0.367 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~0  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[3]   ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.487      ;
; 0.368 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~6  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[5]   ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.082      ; 0.554      ;
; 0.375 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[7] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[7]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.495      ;
; 0.383 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~13 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[12]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.088      ; 0.575      ;
; 0.385 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[14] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|D1[14] ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.505      ;
; 0.408 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~0  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[0]   ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.528      ;
; 0.412 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~0  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[8]   ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.532      ;
; 0.419 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~0  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[7]   ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.539      ;
; 0.420 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[0] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|V      ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.540      ;
; 0.440 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[9] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|V      ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.560      ;
; 0.441 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[4] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|isON   ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.035      ; 0.560      ;
; 0.457 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[3] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[4]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.577      ;
; 0.459 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[1] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[2]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.579      ;
; 0.461 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[0] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[0]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.033      ; 0.578      ;
; 0.461 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|isON  ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[0]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.037      ; 0.582      ;
; 0.461 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|isON  ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[4]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.037      ; 0.582      ;
; 0.462 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|isON  ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[2]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.037      ; 0.583      ;
; 0.463 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|isON  ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[3]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.037      ; 0.584      ;
; 0.464 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|isON  ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[5]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.037      ; 0.585      ;
; 0.464 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|isON  ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[7]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.037      ; 0.585      ;
; 0.465 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|isON  ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[6]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.037      ; 0.586      ;
; 0.468 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[2] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[3]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.588      ;
; 0.468 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[4] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[6]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.588      ;
; 0.468 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[0] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[1]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.588      ;
; 0.468 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[6] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[7]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.588      ;
; 0.471 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[2] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[4]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.591      ;
; 0.471 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[0] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[2]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.591      ;
; 0.489 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[2] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[2]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.033      ; 0.606      ;
; 0.492 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[2] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|V      ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.612      ;
; 0.493 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[3] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|V      ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.613      ;
; 0.499 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~2  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[1]   ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.076      ; 0.679      ;
; 0.504 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[9] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[9]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.033      ; 0.621      ;
; 0.506 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~0  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[10]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.035      ; 0.625      ;
; 0.506 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[5] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|H      ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.037      ; 0.627      ;
; 0.508 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~0  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[9]   ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.035      ; 0.627      ;
; 0.510 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RP[2]  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RP[2]   ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.630      ;
; 0.511 ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~0  ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[1]   ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.035      ; 0.630      ;
; 0.522 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[1] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[3]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.642      ;
; 0.523 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[3] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[6]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.643      ;
; 0.525 ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[1] ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[4]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.645      ;
+-------+---------------------------------------------------------------+----------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'U0|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                         ;
+-------+--------------+----------------+-----------------+------------------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock                                          ; Clock Edge ; Target                                                                                                                                     ;
+-------+--------------+----------------+-----------------+------------------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------+
; 4.733 ; 4.963        ; 0.230          ; Low Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_h4f1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 4.733 ; 4.963        ; 0.230          ; Low Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_h4f1:auto_generated|ram_block1a0~porta_we_reg       ;
; 4.734 ; 4.964        ; 0.230          ; Low Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|altsyncram:RAM_rtl_0|altsyncram_nki1:auto_generated|ram_block1a0~porta_address_reg0            ;
; 4.734 ; 4.964        ; 0.230          ; Low Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|altsyncram:RAM_rtl_0|altsyncram_nki1:auto_generated|ram_block1a0~porta_we_reg                  ;
; 4.734 ; 4.964        ; 0.230          ; Low Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|altsyncram:RAM_rtl_0|altsyncram_nki1:auto_generated|ram_block1a16~porta_address_reg0           ;
; 4.734 ; 4.964        ; 0.230          ; Low Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|altsyncram:RAM_rtl_0|altsyncram_nki1:auto_generated|ram_block1a16~porta_we_reg                 ;
; 4.734 ; 4.964        ; 0.230          ; Low Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|altsyncram:RAM_rtl_0|altsyncram_nki1:auto_generated|ram_block1a20~porta_address_reg0           ;
; 4.734 ; 4.964        ; 0.230          ; Low Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|altsyncram:RAM_rtl_0|altsyncram_nki1:auto_generated|ram_block1a20~porta_we_reg                 ;
; 4.734 ; 4.964        ; 0.230          ; Low Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|altsyncram:RAM_rtl_0|altsyncram_nki1:auto_generated|ram_block1a8~porta_address_reg0            ;
; 4.734 ; 4.964        ; 0.230          ; Low Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|altsyncram:RAM_rtl_0|altsyncram_nki1:auto_generated|ram_block1a8~porta_we_reg                  ;
; 4.734 ; 4.964        ; 0.230          ; Low Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_h4f1:auto_generated|ram_block1a9~porta_address_reg0 ;
; 4.734 ; 4.964        ; 0.230          ; Low Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_h4f1:auto_generated|ram_block1a9~porta_we_reg       ;
; 4.735 ; 4.965        ; 0.230          ; Low Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|altsyncram:RAM_rtl_0|altsyncram_nki1:auto_generated|ram_block1a0~portb_address_reg0            ;
; 4.735 ; 4.965        ; 0.230          ; Low Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|altsyncram:RAM_rtl_0|altsyncram_nki1:auto_generated|ram_block1a16~portb_address_reg0           ;
; 4.735 ; 4.965        ; 0.230          ; Low Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|altsyncram:RAM_rtl_0|altsyncram_nki1:auto_generated|ram_block1a20~portb_address_reg0           ;
; 4.735 ; 4.965        ; 0.230          ; Low Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|altsyncram:RAM_rtl_0|altsyncram_nki1:auto_generated|ram_block1a8~portb_address_reg0            ;
; 4.735 ; 4.965        ; 0.230          ; Low Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_h4f1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 4.736 ; 4.966        ; 0.230          ; Low Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|altsyncram:RAM_rtl_0|altsyncram_nki1:auto_generated|ram_block1a0~porta_datain_reg0             ;
; 4.736 ; 4.966        ; 0.230          ; Low Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|altsyncram:RAM_rtl_0|altsyncram_nki1:auto_generated|ram_block1a16~porta_datain_reg0            ;
; 4.736 ; 4.966        ; 0.230          ; Low Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|altsyncram:RAM_rtl_0|altsyncram_nki1:auto_generated|ram_block1a20~porta_datain_reg0            ;
; 4.736 ; 4.966        ; 0.230          ; Low Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|altsyncram:RAM_rtl_0|altsyncram_nki1:auto_generated|ram_block1a8~porta_datain_reg0             ;
; 4.736 ; 4.966        ; 0.230          ; Low Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_h4f1:auto_generated|ram_block1a9~porta_datain_reg0  ;
; 4.795 ; 4.979        ; 0.184          ; Low Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_control_module:U1|D1[11]                                                                                      ;
; 4.795 ; 4.979        ; 0.184          ; Low Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_control_module:U1|D1[12]                                                                                      ;
; 4.795 ; 4.979        ; 0.184          ; Low Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_control_module:U1|D1[15]                                                                                      ;
; 4.795 ; 4.979        ; 0.184          ; Low Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_control_module:U1|D1[1]                                                                                       ;
; 4.795 ; 4.979        ; 0.184          ; Low Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_control_module:U1|D1[2]                                                                                       ;
; 4.795 ; 4.979        ; 0.184          ; Low Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_control_module:U1|D1[3]                                                                                       ;
; 4.795 ; 4.979        ; 0.184          ; Low Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|sccb_func_module:U2|C1[0]                                                                                            ;
; 4.795 ; 4.979        ; 0.184          ; Low Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|sccb_func_module:U2|C1[10]                                                                                           ;
; 4.795 ; 4.979        ; 0.184          ; Low Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|sccb_func_module:U2|C1[11]                                                                                           ;
; 4.795 ; 4.979        ; 0.184          ; Low Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|sccb_func_module:U2|C1[12]                                                                                           ;
; 4.795 ; 4.979        ; 0.184          ; Low Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|sccb_func_module:U2|C1[13]                                                                                           ;
; 4.795 ; 4.979        ; 0.184          ; Low Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|sccb_func_module:U2|C1[14]                                                                                           ;
; 4.795 ; 4.979        ; 0.184          ; Low Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|sccb_func_module:U2|C1[15]                                                                                           ;
; 4.795 ; 4.979        ; 0.184          ; Low Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|sccb_func_module:U2|C1[1]                                                                                            ;
; 4.795 ; 4.979        ; 0.184          ; Low Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|sccb_func_module:U2|C1[2]                                                                                            ;
; 4.795 ; 4.979        ; 0.184          ; Low Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|sccb_func_module:U2|C1[3]                                                                                            ;
; 4.795 ; 4.979        ; 0.184          ; Low Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|sccb_func_module:U2|C1[4]                                                                                            ;
; 4.795 ; 4.979        ; 0.184          ; Low Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|sccb_func_module:U2|C1[5]                                                                                            ;
; 4.795 ; 4.979        ; 0.184          ; Low Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|sccb_func_module:U2|C1[6]                                                                                            ;
; 4.795 ; 4.979        ; 0.184          ; Low Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|sccb_func_module:U2|C1[7]                                                                                            ;
; 4.795 ; 4.979        ; 0.184          ; Low Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|sccb_func_module:U2|C1[8]                                                                                            ;
; 4.795 ; 4.979        ; 0.184          ; Low Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|sccb_func_module:U2|C1[9]                                                                                            ;
; 4.795 ; 4.979        ; 0.184          ; Low Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|sccb_func_module:U2|D[0]                                                                                             ;
; 4.795 ; 4.979        ; 0.184          ; Low Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|sccb_func_module:U2|D[1]                                                                                             ;
; 4.795 ; 4.979        ; 0.184          ; Low Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|sccb_func_module:U2|D[2]                                                                                             ;
; 4.795 ; 4.979        ; 0.184          ; Low Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|sccb_func_module:U2|D[3]                                                                                             ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; D1[15]                                                                                                                                     ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; D1[16]                                                                                                                                     ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; D1[17]                                                                                                                                     ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; D1[3]                                                                                                                                      ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; D1[8]                                                                                                                                      ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; D1[9]                                                                                                                                      ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; D2[0]                                                                                                                                      ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; D2[10]                                                                                                                                     ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; D2[11]                                                                                                                                     ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; D2[12]                                                                                                                                     ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; D2[14]                                                                                                                                     ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; D2[1]                                                                                                                                      ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; D2[3]                                                                                                                                      ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; D2[5]                                                                                                                                      ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; D2[6]                                                                                                                                      ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; D2[7]                                                                                                                                      ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; D2[8]                                                                                                                                      ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; D2[9]                                                                                                                                      ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_control_module:U1|D1[9]                                                                                       ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_func_module:U3|B2_PCLK                                                                                        ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|D1[15]                                                                                         ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|D1[23]                                                                                         ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|D1[24]                                                                                         ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|D1[25]                                                                                         ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|D1[2]                                                                                          ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|D1[33]                                                                                         ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|D1[3]                                                                                          ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|D1[4]                                                                                          ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|RAM_rtl_0_bypass[23]                                                                           ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|RAM_rtl_0_bypass[24]                                                                           ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|RAM_rtl_0_bypass[25]                                                                           ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|RAM_rtl_0_bypass[44]                                                                           ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|RAM_rtl_0_bypass[45]                                                                           ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|camera_save_module:U4|RAM_rtl_0_bypass[54]                                                                           ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|sccb_func_module:U2|isDone                                                                                           ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|sccb_func_module:U2|isQ                                                                                              ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; camera_base_module:U1|sccb_func_module:U2|rSCL                                                                                             ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; graphic_module:U2|CY[0]                                                                                                                    ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; graphic_module:U2|CY[1]                                                                                                                    ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; graphic_module:U2|CY[3]                                                                                                                    ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; graphic_module:U2|CY[4]                                                                                                                    ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; graphic_module:U2|CY[5]                                                                                                                    ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; graphic_module:U2|CY[7]                                                                                                                    ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; graphic_module:U2|CY[8]                                                                                                                    ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; graphic_module:U2|CY[9]                                                                                                                    ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; graphic_module:U2|D1[11]                                                                                                                   ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; graphic_module:U2|D1[12]                                                                                                                   ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; graphic_module:U2|D1[13]                                                                                                                   ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; graphic_module:U2|D1[16]                                                                                                                   ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; graphic_module:U2|D1[17]                                                                                                                   ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; graphic_module:U2|D1[18]                                                                                                                   ;
; 4.796 ; 4.980        ; 0.184          ; Low Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; graphic_module:U2|D1[9]                                                                                                                    ;
+-------+--------------+----------------+-----------------+------------------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                   ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------+
; 9.594  ; 9.594        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.594  ; 9.594        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2]           ;
; 9.594  ; 9.594        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.620  ; 9.620        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                              ;
; 9.622  ; 9.622        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                              ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                              ;
; 10.377 ; 10.377       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U0|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.380 ; 10.380       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                              ;
; 10.404 ; 10.404       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.404 ; 10.404       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2]           ;
; 10.404 ; 10.404       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U0|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                      ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'U0|altpll_component|auto_generated|pll1|clk[2]'                                                                                                                                                                           ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                          ; Clock Edge ; Target                                                                                                                                     ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------+
; 19.736 ; 19.966       ; 0.230          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_h4f1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 19.736 ; 19.966       ; 0.230          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_h4f1:auto_generated|ram_block1a9~portb_address_reg0 ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[0]                                                                              ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[1]                                                                              ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[2]                                                                              ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[3]                                                                              ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[4]                                                                              ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[5]                                                                              ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[6]                                                                              ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CF[7]                                                                              ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[0]                                                                              ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[2]                                                                              ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[3]                                                                              ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[9]                                                                              ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|V                                                                                  ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|isON                                                                               ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[0]                                                                              ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[1]                                                                              ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[2]                                                                              ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[3]                                                                              ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[4]                                                                              ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[5]                                                                              ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[6]                                                                              ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[7]                                                                              ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[8]                                                                              ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[9]                                                                              ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[1]                                                                              ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[4]                                                                              ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[5]                                                                              ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[6]                                                                              ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[7]                                                                              ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CV[8]                                                                              ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[0]                                                                              ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[2]                                                                              ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[3]                                                                              ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[4]                                                                              ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[5]                                                                              ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[6]                                                                              ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[7]                                                                              ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[8]                                                                              ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[9]                                                                              ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|D1[0]                                                                              ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|D1[11]                                                                             ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|D1[12]                                                                             ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|D1[13]                                                                             ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|D1[3]                                                                              ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|D1[4]                                                                              ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|D1[5]                                                                              ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|D1[6]                                                                              ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|D1[7]                                                                              ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|D1[8]                                                                              ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|H                                                                                  ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|isEn                                                                               ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[0]                                                                               ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[11]                                                                              ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[12]                                                                              ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[3]                                                                               ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[4]                                                                               ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[5]                                                                               ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[6]                                                                               ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[7]                                                                               ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[8]                                                                               ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RAM~0                                                                               ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RP[0]                                                                               ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RP[1]                                                                               ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RP[2]                                                                               ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RP[3]                                                                               ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RP[4]                                                                               ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RP[5]                                                                               ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RP[6]                                                                               ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RP[7]                                                                               ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RP[8]                                                                               ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|RP[9]                                                                               ;
; 19.798 ; 19.982       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[1]                                                                              ;
; 19.798 ; 19.982       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|D1[10]                                                                             ;
; 19.798 ; 19.982       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|D1[14]                                                                             ;
; 19.798 ; 19.982       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|D1[15]                                                                             ;
; 19.798 ; 19.982       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|D1[1]                                                                              ;
; 19.798 ; 19.982       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|D1[2]                                                                              ;
; 19.798 ; 19.982       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|D1[9]                                                                              ;
; 19.798 ; 19.982       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|isUpdate                                                                           ;
; 19.798 ; 19.982       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[10]                                                                              ;
; 19.798 ; 19.982       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[13]                                                                              ;
; 19.798 ; 19.982       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[14]                                                                              ;
; 19.798 ; 19.982       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[15]                                                                              ;
; 19.798 ; 19.982       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[1]                                                                               ;
; 19.798 ; 19.982       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[2]                                                                               ;
; 19.798 ; 19.982       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|D1[9]                                                                               ;
; 19.799 ; 20.015       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CY[1]                                                                              ;
; 19.799 ; 20.015       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|D1[14]                                                                             ;
; 19.799 ; 20.015       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|isUpdate                                                                           ;
; 19.799 ; 20.029       ; 0.230          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_h4f1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 19.799 ; 20.029       ; 0.230          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_h4f1:auto_generated|ram_block1a9~portb_address_reg0 ;
; 19.800 ; 20.016       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[0]                                                                              ;
; 19.800 ; 20.016       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[1]                                                                              ;
; 19.800 ; 20.016       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[2]                                                                              ;
; 19.800 ; 20.016       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[3]                                                                              ;
; 19.800 ; 20.016       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[4]                                                                              ;
; 19.800 ; 20.016       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[6]                                                                              ;
; 19.800 ; 20.016       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; graphic_module:U2|vga_base_module:U2|vga_func_module:U2|CH[7]                                                                              ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                            ;
+-------------+------------+-------+-------+------------+------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+-------------+------------+-------+-------+------------+------------------------------------------------+
; CMOS_DQ[*]  ; clk        ; 2.591 ; 3.245 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  CMOS_DQ[0] ; clk        ; 2.400 ; 3.024 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  CMOS_DQ[1] ; clk        ; 2.446 ; 3.065 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  CMOS_DQ[2] ; clk        ; 1.946 ; 2.497 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  CMOS_DQ[3] ; clk        ; 2.216 ; 2.796 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  CMOS_DQ[4] ; clk        ; 2.457 ; 3.067 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  CMOS_DQ[5] ; clk        ; 2.520 ; 3.188 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  CMOS_DQ[6] ; clk        ; 2.390 ; 3.007 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  CMOS_DQ[7] ; clk        ; 2.591 ; 3.245 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; CMOS_HREF   ; clk        ; 2.276 ; 2.880 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; CMOS_PCLK   ; clk        ; 0.741 ; 1.118 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; CMOS_SDA    ; clk        ; 2.488 ; 3.119 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; CMOS_VSYNC  ; clk        ; 2.221 ; 2.800 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; S_DQ[*]     ; clk        ; 2.657 ; 3.327 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[0]    ; clk        ; 2.503 ; 3.156 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[1]    ; clk        ; 2.597 ; 3.240 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[2]    ; clk        ; 2.657 ; 3.327 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[3]    ; clk        ; 2.617 ; 3.270 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[4]    ; clk        ; 2.511 ; 3.149 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[5]    ; clk        ; 2.542 ; 3.172 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[6]    ; clk        ; 2.606 ; 3.239 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[7]    ; clk        ; 2.526 ; 3.159 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[8]    ; clk        ; 2.428 ; 3.051 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[9]    ; clk        ; 2.445 ; 3.063 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[10]   ; clk        ; 2.363 ; 2.970 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[11]   ; clk        ; 2.313 ; 2.921 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[12]   ; clk        ; 2.343 ; 2.935 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[13]   ; clk        ; 2.362 ; 2.960 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[14]   ; clk        ; 2.486 ; 3.084 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[15]   ; clk        ; 2.449 ; 3.049 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; rst_n       ; clk        ; 2.739 ; 3.205 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-------+-------+------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                               ;
+-------------+------------+--------+--------+------------+------------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+-------------+------------+--------+--------+------------+------------------------------------------------+
; CMOS_DQ[*]  ; clk        ; -1.591 ; -2.130 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  CMOS_DQ[0] ; clk        ; -2.029 ; -2.637 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  CMOS_DQ[1] ; clk        ; -2.073 ; -2.677 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  CMOS_DQ[2] ; clk        ; -1.591 ; -2.130 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  CMOS_DQ[3] ; clk        ; -1.850 ; -2.417 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  CMOS_DQ[4] ; clk        ; -2.085 ; -2.680 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  CMOS_DQ[5] ; clk        ; -2.144 ; -2.794 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  CMOS_DQ[6] ; clk        ; -2.018 ; -2.620 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  CMOS_DQ[7] ; clk        ; -2.214 ; -2.850 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; CMOS_HREF   ; clk        ; -1.912 ; -2.499 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; CMOS_PCLK   ; clk        ; -0.441 ; -0.811 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; CMOS_SDA    ; clk        ; -2.103 ; -2.734 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; CMOS_VSYNC  ; clk        ; -1.858 ; -2.421 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; S_DQ[*]     ; clk        ; -1.948 ; -2.540 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[0]    ; clk        ; -2.130 ; -2.765 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[1]    ; clk        ; -2.225 ; -2.858 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[2]    ; clk        ; -2.278 ; -2.930 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[3]    ; clk        ; -2.239 ; -2.875 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[4]    ; clk        ; -2.138 ; -2.759 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[5]    ; clk        ; -2.167 ; -2.781 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[6]    ; clk        ; -2.232 ; -2.857 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[7]    ; clk        ; -2.151 ; -2.769 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[8]    ; clk        ; -2.058 ; -2.665 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[9]    ; clk        ; -2.075 ; -2.676 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[10]   ; clk        ; -1.997 ; -2.588 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[11]   ; clk        ; -1.948 ; -2.540 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[12]   ; clk        ; -1.977 ; -2.554 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[13]   ; clk        ; -1.995 ; -2.577 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[14]   ; clk        ; -2.119 ; -2.708 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[15]   ; clk        ; -2.083 ; -2.674 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; rst_n       ; clk        ; -1.174 ; -1.473 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+--------+--------+------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                    ;
+---------------+------------+-------+-------+------------+------------------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+---------------+------------+-------+-------+------------+------------------------------------------------+
; CMOS_SCL      ; clk        ; 3.467 ; 3.316 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; CMOS_SDA      ; clk        ; 2.652 ; 2.535 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; CMOS_XCLK     ; clk        ; 1.912 ; 1.956 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; S_A[*]        ; clk        ; 2.843 ; 2.708 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[0]       ; clk        ; 2.468 ; 2.382 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[1]       ; clk        ; 2.721 ; 2.593 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[2]       ; clk        ; 2.470 ; 2.383 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[3]       ; clk        ; 2.298 ; 2.219 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[4]       ; clk        ; 2.566 ; 2.441 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[5]       ; clk        ; 2.690 ; 2.551 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[6]       ; clk        ; 2.475 ; 2.367 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[7]       ; clk        ; 2.556 ; 2.427 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[8]       ; clk        ; 2.662 ; 2.532 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[9]       ; clk        ; 2.331 ; 2.243 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[10]      ; clk        ; 2.636 ; 2.532 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[11]      ; clk        ; 2.843 ; 2.708 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[12]      ; clk        ; 2.716 ; 2.610 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; S_BA[*]       ; clk        ; 2.591 ; 2.482 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_BA[0]      ; clk        ; 2.591 ; 2.482 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_BA[1]      ; clk        ; 2.577 ; 2.468 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; S_CLK         ; clk        ; 0.845 ;       ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; S_DQ[*]       ; clk        ; 2.872 ; 3.055 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[0]      ; clk        ; 2.872 ; 3.055 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[1]      ; clk        ; 2.671 ; 2.812 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[2]      ; clk        ; 2.588 ; 2.733 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[3]      ; clk        ; 2.670 ; 2.816 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[4]      ; clk        ; 2.456 ; 2.572 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[5]      ; clk        ; 2.268 ; 2.372 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[6]      ; clk        ; 2.644 ; 2.795 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[7]      ; clk        ; 2.567 ; 2.713 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[8]      ; clk        ; 2.295 ; 2.375 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[9]      ; clk        ; 2.437 ; 2.522 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[10]     ; clk        ; 2.451 ; 2.542 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[11]     ; clk        ; 2.466 ; 2.564 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[12]     ; clk        ; 2.427 ; 2.519 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[13]     ; clk        ; 2.489 ; 2.586 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[14]     ; clk        ; 2.411 ; 2.500 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[15]     ; clk        ; 2.433 ; 2.526 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; S_NCAS        ; clk        ; 2.558 ; 2.468 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; S_NCS         ; clk        ; 2.379 ; 2.471 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; S_NRAS        ; clk        ; 2.600 ; 2.505 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; S_NWE         ; clk        ; 3.041 ; 2.855 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; test_CMOS_SCL ; clk        ; 2.495 ; 2.398 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; S_CLK         ; clk        ;       ; 0.850 ; Fall       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; VGAD[*]       ; clk        ; 2.787 ; 2.954 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[0]      ; clk        ; 2.542 ; 2.676 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[1]      ; clk        ; 2.622 ; 2.757 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[2]      ; clk        ; 2.440 ; 2.551 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[3]      ; clk        ; 2.614 ; 2.743 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[4]      ; clk        ; 2.513 ; 2.615 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[5]      ; clk        ; 2.530 ; 2.639 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[6]      ; clk        ; 2.582 ; 2.711 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[7]      ; clk        ; 2.583 ; 2.703 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[8]      ; clk        ; 2.560 ; 2.676 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[9]      ; clk        ; 2.675 ; 2.797 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[10]     ; clk        ; 2.297 ; 2.398 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[11]     ; clk        ; 2.787 ; 2.954 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[12]     ; clk        ; 2.664 ; 2.789 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[13]     ; clk        ; 2.433 ; 2.556 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[14]     ; clk        ; 2.661 ; 2.802 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[15]     ; clk        ; 2.657 ; 2.802 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
; VGA_HSYNC     ; clk        ; 2.531 ; 2.658 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
; VGA_VSYNC     ; clk        ; 2.538 ; 2.674 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
+---------------+------------+-------+-------+------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                            ;
+---------------+------------+-------+-------+------------+------------------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+---------------+------------+-------+-------+------------+------------------------------------------------+
; CMOS_SCL      ; clk        ; 3.188 ; 3.040 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; CMOS_SDA      ; clk        ; 2.364 ; 2.253 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; CMOS_XCLK     ; clk        ; 1.656 ; 1.699 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; S_A[*]        ; clk        ; 2.027 ; 1.951 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[0]       ; clk        ; 2.190 ; 2.108 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[1]       ; clk        ; 2.433 ; 2.310 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[2]       ; clk        ; 2.192 ; 2.109 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[3]       ; clk        ; 2.027 ; 1.951 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[4]       ; clk        ; 2.288 ; 2.167 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[5]       ; clk        ; 2.407 ; 2.272 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[6]       ; clk        ; 2.201 ; 2.096 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[7]       ; clk        ; 2.280 ; 2.155 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[8]       ; clk        ; 2.381 ; 2.255 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[9]       ; clk        ; 2.060 ; 1.976 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[10]      ; clk        ; 2.350 ; 2.251 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[11]      ; clk        ; 2.554 ; 2.424 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[12]      ; clk        ; 2.428 ; 2.327 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; S_BA[*]       ; clk        ; 2.295 ; 2.190 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_BA[0]      ; clk        ; 2.309 ; 2.204 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_BA[1]      ; clk        ; 2.295 ; 2.190 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; S_CLK         ; clk        ; 0.638 ;       ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; S_DQ[*]       ; clk        ; 2.000 ; 2.099 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[0]      ; clk        ; 2.577 ; 2.753 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[1]      ; clk        ; 2.384 ; 2.520 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[2]      ; clk        ; 2.304 ; 2.444 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[3]      ; clk        ; 2.383 ; 2.523 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[4]      ; clk        ; 2.178 ; 2.290 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[5]      ; clk        ; 2.000 ; 2.099 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[6]      ; clk        ; 2.362 ; 2.508 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[7]      ; clk        ; 2.288 ; 2.430 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[8]      ; clk        ; 2.024 ; 2.099 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[9]      ; clk        ; 2.160 ; 2.242 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[10]     ; clk        ; 2.173 ; 2.261 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[11]     ; clk        ; 2.188 ; 2.282 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[12]     ; clk        ; 2.150 ; 2.239 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[13]     ; clk        ; 2.210 ; 2.302 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[14]     ; clk        ; 2.134 ; 2.220 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[15]     ; clk        ; 2.156 ; 2.244 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; S_NCAS        ; clk        ; 2.277 ; 2.190 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; S_NCS         ; clk        ; 2.105 ; 2.194 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; S_NRAS        ; clk        ; 2.317 ; 2.225 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; S_NWE         ; clk        ; 2.744 ; 2.565 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; test_CMOS_SCL ; clk        ; 2.215 ; 2.121 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; S_CLK         ; clk        ;       ; 0.642 ; Fall       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; VGAD[*]       ; clk        ; 2.024 ; 2.122 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[0]      ; clk        ; 2.264 ; 2.393 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[1]      ; clk        ; 2.339 ; 2.469 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[2]      ; clk        ; 2.163 ; 2.269 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[3]      ; clk        ; 2.330 ; 2.454 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[4]      ; clk        ; 2.233 ; 2.330 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[5]      ; clk        ; 2.249 ; 2.353 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[6]      ; clk        ; 2.299 ; 2.424 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[7]      ; clk        ; 2.300 ; 2.415 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[8]      ; clk        ; 2.278 ; 2.389 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[9]      ; clk        ; 2.388 ; 2.505 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[10]     ; clk        ; 2.024 ; 2.122 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[11]     ; clk        ; 2.495 ; 2.655 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[12]     ; clk        ; 2.378 ; 2.498 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[13]     ; clk        ; 2.156 ; 2.274 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[14]     ; clk        ; 2.375 ; 2.510 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[15]     ; clk        ; 2.370 ; 2.509 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
; VGA_HSYNC     ; clk        ; 2.253 ; 2.376 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
; VGA_VSYNC     ; clk        ; 2.261 ; 2.391 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
+---------------+------------+-------+-------+------------+------------------------------------------------+


+------------------------------------------------------+
; Propagation Delay                                    ;
+------------+---------------+-------+----+----+-------+
; Input Port ; Output Port   ; RR    ; RF ; FR ; FF    ;
+------------+---------------+-------+----+----+-------+
; CMOS_SDA   ; test_CMOS_SDA ; 3.738 ;    ;    ; 4.351 ;
+------------+---------------+-------+----+----+-------+


+------------------------------------------------------+
; Minimum Propagation Delay                            ;
+------------+---------------+-------+----+----+-------+
; Input Port ; Output Port   ; RR    ; RF ; FR ; FF    ;
+------------+---------------+-------+----+----+-------+
; CMOS_SDA   ; test_CMOS_SDA ; 3.615 ;    ;    ; 4.218 ;
+------------+---------------+-------+----+----+-------+


+------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                  ;
+-----------+------------+-------+-------+------------+------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+-----------+------------+-------+-------+------------+------------------------------------------------+
; CMOS_SDA  ; clk        ; 2.542 ; 2.528 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; S_DQ[*]   ; clk        ; 2.416 ; 2.402 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[0]  ; clk        ; 2.618 ; 2.604 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[1]  ; clk        ; 2.603 ; 2.589 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[2]  ; clk        ; 2.619 ; 2.605 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[3]  ; clk        ; 2.619 ; 2.605 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[4]  ; clk        ; 2.607 ; 2.593 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[5]  ; clk        ; 2.642 ; 2.629 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[6]  ; clk        ; 2.476 ; 2.475 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[7]  ; clk        ; 2.476 ; 2.475 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[8]  ; clk        ; 2.682 ; 2.668 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[9]  ; clk        ; 2.682 ; 2.668 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[10] ; clk        ; 2.520 ; 2.506 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[11] ; clk        ; 2.532 ; 2.518 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[12] ; clk        ; 2.416 ; 2.402 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[13] ; clk        ; 2.416 ; 2.402 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[14] ; clk        ; 2.520 ; 2.506 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[15] ; clk        ; 2.520 ; 2.506 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                          ;
+-----------+------------+-------+-------+------------+------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+-----------+------------+-------+-------+------------+------------------------------------------------+
; CMOS_SDA  ; clk        ; 2.260 ; 2.246 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; S_DQ[*]   ; clk        ; 2.139 ; 2.125 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[0]  ; clk        ; 2.333 ; 2.319 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[1]  ; clk        ; 2.319 ; 2.305 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[2]  ; clk        ; 2.334 ; 2.320 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[3]  ; clk        ; 2.334 ; 2.320 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[4]  ; clk        ; 2.322 ; 2.308 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[5]  ; clk        ; 2.363 ; 2.350 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[6]  ; clk        ; 2.206 ; 2.205 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[7]  ; clk        ; 2.206 ; 2.205 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[8]  ; clk        ; 2.395 ; 2.381 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[9]  ; clk        ; 2.395 ; 2.381 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[10] ; clk        ; 2.239 ; 2.225 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[11] ; clk        ; 2.251 ; 2.237 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[12] ; clk        ; 2.139 ; 2.125 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[13] ; clk        ; 2.139 ; 2.125 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[14] ; clk        ; 2.239 ; 2.225 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[15] ; clk        ; 2.239 ; 2.225 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                         ;
+-----------+------------+-----------+-----------+------------+------------------------------------------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                ;
+-----------+------------+-----------+-----------+------------+------------------------------------------------+
; CMOS_SDA  ; clk        ; 2.625     ; 2.639     ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; S_DQ[*]   ; clk        ; 2.494     ; 2.508     ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[0]  ; clk        ; 2.731     ; 2.745     ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[1]  ; clk        ; 2.712     ; 2.726     ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[2]  ; clk        ; 2.729     ; 2.743     ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[3]  ; clk        ; 2.729     ; 2.743     ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[4]  ; clk        ; 2.715     ; 2.729     ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[5]  ; clk        ; 2.761     ; 2.774     ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[6]  ; clk        ; 2.587     ; 2.588     ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[7]  ; clk        ; 2.587     ; 2.588     ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[8]  ; clk        ; 2.793     ; 2.807     ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[9]  ; clk        ; 2.793     ; 2.807     ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[10] ; clk        ; 2.610     ; 2.624     ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[11] ; clk        ; 2.625     ; 2.639     ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[12] ; clk        ; 2.494     ; 2.508     ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[13] ; clk        ; 2.494     ; 2.508     ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[14] ; clk        ; 2.610     ; 2.624     ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[15] ; clk        ; 2.610     ; 2.624     ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-----------+-----------+------------+------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                 ;
+-----------+------------+-----------+-----------+------------+------------------------------------------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                ;
+-----------+------------+-----------+-----------+------------+------------------------------------------------+
; CMOS_SDA  ; clk        ; 2.339     ; 2.353     ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; S_DQ[*]   ; clk        ; 2.214     ; 2.228     ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[0]  ; clk        ; 2.441     ; 2.455     ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[1]  ; clk        ; 2.423     ; 2.437     ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[2]  ; clk        ; 2.439     ; 2.453     ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[3]  ; clk        ; 2.439     ; 2.453     ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[4]  ; clk        ; 2.426     ; 2.440     ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[5]  ; clk        ; 2.477     ; 2.490     ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[6]  ; clk        ; 2.312     ; 2.313     ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[7]  ; clk        ; 2.312     ; 2.313     ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[8]  ; clk        ; 2.500     ; 2.514     ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[9]  ; clk        ; 2.500     ; 2.514     ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[10] ; clk        ; 2.326     ; 2.340     ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[11] ; clk        ; 2.340     ; 2.354     ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[12] ; clk        ; 2.214     ; 2.228     ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[13] ; clk        ; 2.214     ; 2.228     ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[14] ; clk        ; 2.326     ; 2.340     ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[15] ; clk        ; 2.326     ; 2.340     ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-----------+-----------+------------+------------------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                        ;
+-------------------------------------------------+-------+-------+----------+---------+---------------------+
; Clock                                           ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack                                ; 0.416 ; 0.142 ; N/A      ; N/A     ; 4.714               ;
;  U0|altpll_component|auto_generated|pll1|clk[0] ; 0.416 ; 0.142 ; N/A      ; N/A     ; 4.714               ;
;  U0|altpll_component|auto_generated|pll1|clk[2] ; 7.817 ; 0.186 ; N/A      ; N/A     ; 19.716              ;
;  clk                                            ; N/A   ; N/A   ; N/A      ; N/A     ; 9.594               ;
; Design-wide TNS                                 ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  clk                                            ; N/A   ; N/A   ; N/A      ; N/A     ; 0.000               ;
+-------------------------------------------------+-------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                            ;
+-------------+------------+-------+-------+------------+------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+-------------+------------+-------+-------+------------+------------------------------------------------+
; CMOS_DQ[*]  ; clk        ; 5.427 ; 5.661 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  CMOS_DQ[0] ; clk        ; 5.070 ; 5.280 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  CMOS_DQ[1] ; clk        ; 5.147 ; 5.305 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  CMOS_DQ[2] ; clk        ; 3.982 ; 4.238 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  CMOS_DQ[3] ; clk        ; 4.617 ; 4.818 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  CMOS_DQ[4] ; clk        ; 5.115 ; 5.293 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  CMOS_DQ[5] ; clk        ; 5.235 ; 5.536 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  CMOS_DQ[6] ; clk        ; 5.037 ; 5.237 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  CMOS_DQ[7] ; clk        ; 5.427 ; 5.661 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; CMOS_HREF   ; clk        ; 4.667 ; 4.921 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; CMOS_PCLK   ; clk        ; 1.447 ; 1.530 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; CMOS_SDA    ; clk        ; 5.253 ; 5.520 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; CMOS_VSYNC  ; clk        ; 4.606 ; 4.797 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; S_DQ[*]     ; clk        ; 5.528 ; 5.806 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[0]    ; clk        ; 5.171 ; 5.448 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[1]    ; clk        ; 5.387 ; 5.674 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[2]    ; clk        ; 5.528 ; 5.806 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[3]    ; clk        ; 5.427 ; 5.671 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[4]    ; clk        ; 5.165 ; 5.418 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[5]    ; clk        ; 5.251 ; 5.491 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[6]    ; clk        ; 5.462 ; 5.703 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[7]    ; clk        ; 5.219 ; 5.463 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[8]    ; clk        ; 5.022 ; 5.248 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[9]    ; clk        ; 5.076 ; 5.276 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[10]   ; clk        ; 4.909 ; 5.140 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[11]   ; clk        ; 4.737 ; 4.996 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[12]   ; clk        ; 4.860 ; 5.053 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[13]   ; clk        ; 4.921 ; 5.105 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[14]   ; clk        ; 5.227 ; 5.426 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[15]   ; clk        ; 5.184 ; 5.362 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; rst_n       ; clk        ; 6.075 ; 5.945 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-------+-------+------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                               ;
+-------------+------------+--------+--------+------------+------------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+-------------+------------+--------+--------+------------+------------------------------------------------+
; CMOS_DQ[*]  ; clk        ; -1.591 ; -2.130 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  CMOS_DQ[0] ; clk        ; -2.029 ; -2.637 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  CMOS_DQ[1] ; clk        ; -2.073 ; -2.677 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  CMOS_DQ[2] ; clk        ; -1.591 ; -2.130 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  CMOS_DQ[3] ; clk        ; -1.850 ; -2.417 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  CMOS_DQ[4] ; clk        ; -2.085 ; -2.680 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  CMOS_DQ[5] ; clk        ; -2.144 ; -2.794 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  CMOS_DQ[6] ; clk        ; -2.018 ; -2.620 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  CMOS_DQ[7] ; clk        ; -2.214 ; -2.850 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; CMOS_HREF   ; clk        ; -1.912 ; -2.499 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; CMOS_PCLK   ; clk        ; -0.441 ; -0.722 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; CMOS_SDA    ; clk        ; -2.103 ; -2.734 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; CMOS_VSYNC  ; clk        ; -1.858 ; -2.421 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; S_DQ[*]     ; clk        ; -1.948 ; -2.540 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[0]    ; clk        ; -2.130 ; -2.765 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[1]    ; clk        ; -2.225 ; -2.858 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[2]    ; clk        ; -2.278 ; -2.930 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[3]    ; clk        ; -2.239 ; -2.875 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[4]    ; clk        ; -2.138 ; -2.759 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[5]    ; clk        ; -2.167 ; -2.781 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[6]    ; clk        ; -2.232 ; -2.857 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[7]    ; clk        ; -2.151 ; -2.769 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[8]    ; clk        ; -2.058 ; -2.665 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[9]    ; clk        ; -2.075 ; -2.676 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[10]   ; clk        ; -1.997 ; -2.588 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[11]   ; clk        ; -1.948 ; -2.540 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[12]   ; clk        ; -1.977 ; -2.554 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[13]   ; clk        ; -1.995 ; -2.577 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[14]   ; clk        ; -2.119 ; -2.708 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[15]   ; clk        ; -2.083 ; -2.674 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; rst_n       ; clk        ; -1.174 ; -1.473 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+--------+--------+------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                    ;
+---------------+------------+-------+-------+------------+------------------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+---------------+------------+-------+-------+------------+------------------------------------------------+
; CMOS_SCL      ; clk        ; 6.761 ; 6.799 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; CMOS_SDA      ; clk        ; 5.614 ; 5.747 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; CMOS_XCLK     ; clk        ; 4.224 ; 4.196 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; S_A[*]        ; clk        ; 5.921 ; 6.150 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[0]       ; clk        ; 5.165 ; 5.300 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[1]       ; clk        ; 5.665 ; 5.767 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[2]       ; clk        ; 5.184 ; 5.319 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[3]       ; clk        ; 4.855 ; 4.941 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[4]       ; clk        ; 5.340 ; 5.415 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[5]       ; clk        ; 5.583 ; 5.733 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[6]       ; clk        ; 5.153 ; 5.257 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[7]       ; clk        ; 5.307 ; 5.383 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[8]       ; clk        ; 5.528 ; 5.665 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[9]       ; clk        ; 4.909 ; 4.974 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[10]      ; clk        ; 5.503 ; 5.686 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[11]      ; clk        ; 5.921 ; 6.150 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[12]      ; clk        ; 5.669 ; 5.868 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; S_BA[*]       ; clk        ; 5.441 ; 5.618 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_BA[0]      ; clk        ; 5.441 ; 5.618 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_BA[1]      ; clk        ; 5.415 ; 5.590 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; S_CLK         ; clk        ; 1.780 ;       ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; S_DQ[*]       ; clk        ; 6.222 ; 6.159 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[0]      ; clk        ; 6.222 ; 6.159 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[1]      ; clk        ; 6.009 ; 5.827 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[2]      ; clk        ; 5.788 ; 5.679 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[3]      ; clk        ; 6.022 ; 5.841 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[4]      ; clk        ; 5.447 ; 5.380 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[5]      ; clk        ; 5.006 ; 4.978 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[6]      ; clk        ; 5.927 ; 5.777 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[7]      ; clk        ; 5.711 ; 5.606 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[8]      ; clk        ; 5.171 ; 5.039 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[9]      ; clk        ; 5.491 ; 5.295 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[10]     ; clk        ; 5.517 ; 5.340 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[11]     ; clk        ; 5.588 ; 5.368 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[12]     ; clk        ; 5.474 ; 5.303 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[13]     ; clk        ; 5.588 ; 5.410 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[14]     ; clk        ; 5.444 ; 5.256 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[15]     ; clk        ; 5.509 ; 5.325 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; S_NCAS        ; clk        ; 5.346 ; 5.532 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; S_NCS         ; clk        ; 5.337 ; 5.191 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; S_NRAS        ; clk        ; 5.438 ; 5.605 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; S_NWE         ; clk        ; 6.255 ; 6.454 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; test_CMOS_SCL ; clk        ; 5.240 ; 5.391 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; S_CLK         ; clk        ;       ; 1.761 ; Fall       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; VGAD[*]       ; clk        ; 6.214 ; 6.103 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[0]      ; clk        ; 5.663 ; 5.559 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[1]      ; clk        ; 5.917 ; 5.747 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[2]      ; clk        ; 5.393 ; 5.295 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[3]      ; clk        ; 5.819 ; 5.663 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[4]      ; clk        ; 5.600 ; 5.436 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[5]      ; clk        ; 5.687 ; 5.504 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[6]      ; clk        ; 5.795 ; 5.636 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[7]      ; clk        ; 5.740 ; 5.590 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[8]      ; clk        ; 5.701 ; 5.554 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[9]      ; clk        ; 6.006 ; 5.802 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[10]     ; clk        ; 5.080 ; 5.030 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[11]     ; clk        ; 6.214 ; 6.103 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[12]     ; clk        ; 5.963 ; 5.776 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[13]     ; clk        ; 5.422 ; 5.376 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[14]     ; clk        ; 6.051 ; 5.860 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[15]     ; clk        ; 5.976 ; 5.854 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
; VGA_HSYNC     ; clk        ; 5.667 ; 5.532 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
; VGA_VSYNC     ; clk        ; 5.669 ; 5.544 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
+---------------+------------+-------+-------+------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                            ;
+---------------+------------+-------+-------+------------+------------------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+---------------+------------+-------+-------+------------+------------------------------------------------+
; CMOS_SCL      ; clk        ; 3.188 ; 3.040 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; CMOS_SDA      ; clk        ; 2.364 ; 2.253 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; CMOS_XCLK     ; clk        ; 1.656 ; 1.699 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; S_A[*]        ; clk        ; 2.027 ; 1.951 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[0]       ; clk        ; 2.190 ; 2.108 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[1]       ; clk        ; 2.433 ; 2.310 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[2]       ; clk        ; 2.192 ; 2.109 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[3]       ; clk        ; 2.027 ; 1.951 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[4]       ; clk        ; 2.288 ; 2.167 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[5]       ; clk        ; 2.407 ; 2.272 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[6]       ; clk        ; 2.201 ; 2.096 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[7]       ; clk        ; 2.280 ; 2.155 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[8]       ; clk        ; 2.381 ; 2.255 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[9]       ; clk        ; 2.060 ; 1.976 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[10]      ; clk        ; 2.350 ; 2.251 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[11]      ; clk        ; 2.554 ; 2.424 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[12]      ; clk        ; 2.428 ; 2.327 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; S_BA[*]       ; clk        ; 2.295 ; 2.190 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_BA[0]      ; clk        ; 2.309 ; 2.204 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_BA[1]      ; clk        ; 2.295 ; 2.190 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; S_CLK         ; clk        ; 0.638 ;       ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; S_DQ[*]       ; clk        ; 2.000 ; 2.099 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[0]      ; clk        ; 2.577 ; 2.753 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[1]      ; clk        ; 2.384 ; 2.520 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[2]      ; clk        ; 2.304 ; 2.444 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[3]      ; clk        ; 2.383 ; 2.523 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[4]      ; clk        ; 2.178 ; 2.290 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[5]      ; clk        ; 2.000 ; 2.099 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[6]      ; clk        ; 2.362 ; 2.508 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[7]      ; clk        ; 2.288 ; 2.430 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[8]      ; clk        ; 2.024 ; 2.099 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[9]      ; clk        ; 2.160 ; 2.242 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[10]     ; clk        ; 2.173 ; 2.261 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[11]     ; clk        ; 2.188 ; 2.282 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[12]     ; clk        ; 2.150 ; 2.239 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[13]     ; clk        ; 2.210 ; 2.302 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[14]     ; clk        ; 2.134 ; 2.220 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[15]     ; clk        ; 2.156 ; 2.244 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; S_NCAS        ; clk        ; 2.277 ; 2.190 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; S_NCS         ; clk        ; 2.105 ; 2.194 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; S_NRAS        ; clk        ; 2.317 ; 2.225 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; S_NWE         ; clk        ; 2.744 ; 2.565 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; test_CMOS_SCL ; clk        ; 2.215 ; 2.121 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; S_CLK         ; clk        ;       ; 0.642 ; Fall       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; VGAD[*]       ; clk        ; 2.024 ; 2.122 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[0]      ; clk        ; 2.264 ; 2.393 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[1]      ; clk        ; 2.339 ; 2.469 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[2]      ; clk        ; 2.163 ; 2.269 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[3]      ; clk        ; 2.330 ; 2.454 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[4]      ; clk        ; 2.233 ; 2.330 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[5]      ; clk        ; 2.249 ; 2.353 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[6]      ; clk        ; 2.299 ; 2.424 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[7]      ; clk        ; 2.300 ; 2.415 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[8]      ; clk        ; 2.278 ; 2.389 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[9]      ; clk        ; 2.388 ; 2.505 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[10]     ; clk        ; 2.024 ; 2.122 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[11]     ; clk        ; 2.495 ; 2.655 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[12]     ; clk        ; 2.378 ; 2.498 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[13]     ; clk        ; 2.156 ; 2.274 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[14]     ; clk        ; 2.375 ; 2.510 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[15]     ; clk        ; 2.370 ; 2.509 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
; VGA_HSYNC     ; clk        ; 2.253 ; 2.376 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
; VGA_VSYNC     ; clk        ; 2.261 ; 2.391 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
+---------------+------------+-------+-------+------------+------------------------------------------------+


+------------------------------------------------------+
; Propagation Delay                                    ;
+------------+---------------+-------+----+----+-------+
; Input Port ; Output Port   ; RR    ; RF ; FR ; FF    ;
+------------+---------------+-------+----+----+-------+
; CMOS_SDA   ; test_CMOS_SDA ; 7.829 ;    ;    ; 8.034 ;
+------------+---------------+-------+----+----+-------+


+------------------------------------------------------+
; Minimum Propagation Delay                            ;
+------------+---------------+-------+----+----+-------+
; Input Port ; Output Port   ; RR    ; RF ; FR ; FF    ;
+------------+---------------+-------+----+----+-------+
; CMOS_SDA   ; test_CMOS_SDA ; 3.615 ;    ;    ; 4.218 ;
+------------+---------------+-------+----+----+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; S_CLK         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; S_CKE         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; S_NCS         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; S_NRAS        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; S_NCAS        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; S_NWE         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; S_A[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; S_A[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; S_A[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; S_A[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; S_A[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; S_A[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; S_A[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; S_A[7]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; S_A[8]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; S_A[9]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; S_A[10]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; S_A[11]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; S_A[12]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; S_BA[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; S_BA[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; S_DQM[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; S_DQM[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_HSYNC     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_VSYNC     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAD[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAD[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAD[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAD[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAD[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAD[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAD[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAD[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAD[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAD[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAD[10]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAD[11]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAD[12]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAD[13]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAD[14]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAD[15]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; CMOS_SCL      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; CMOS_XCLK     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; test_CMOS_SCL ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; test_CMOS_SDA ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; S_DQ[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; S_DQ[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; S_DQ[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; S_DQ[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; S_DQ[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; S_DQ[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; S_DQ[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; S_DQ[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; S_DQ[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; S_DQ[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; S_DQ[10]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; S_DQ[11]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; S_DQ[12]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; S_DQ[13]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; S_DQ[14]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; S_DQ[15]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; CMOS_SDA      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; S_DQ[0]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; S_DQ[1]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; S_DQ[2]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; S_DQ[3]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; S_DQ[4]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; S_DQ[5]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; S_DQ[6]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; S_DQ[7]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; S_DQ[8]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; S_DQ[9]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; S_DQ[10]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; S_DQ[11]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; S_DQ[12]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; S_DQ[13]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; S_DQ[14]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; S_DQ[15]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CMOS_SDA                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst_n                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CMOS_HREF               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CMOS_PCLK               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CMOS_VSYNC              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CMOS_DQ[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CMOS_DQ[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CMOS_DQ[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CMOS_DQ[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CMOS_DQ[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CMOS_DQ[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CMOS_DQ[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CMOS_DQ[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; S_CLK         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; S_CKE         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; S_NCS         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; S_NRAS        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; S_NCAS        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; S_NWE         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; S_A[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; S_A[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; S_A[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; S_A[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; S_A[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; S_A[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; S_A[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; S_A[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; S_A[8]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; S_A[9]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; S_A[10]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; S_A[11]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; S_A[12]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; S_BA[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; S_BA[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; S_DQM[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; S_DQM[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; VGA_HSYNC     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; VGA_VSYNC     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; VGAD[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; CMOS_SCL      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; CMOS_XCLK     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; test_CMOS_SCL ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; test_CMOS_SDA ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; S_DQ[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; S_DQ[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; S_DQ[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; S_DQ[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; S_DQ[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; S_DQ[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; S_DQ[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; S_DQ[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; S_DQ[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; S_DQ[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; S_DQ[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; S_DQ[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; S_DQ[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; S_DQ[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; S_DQ[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; S_DQ[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; CMOS_SDA      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; S_CLK         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; S_CKE         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; S_NCS         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; S_NRAS        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; S_NCAS        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; S_NWE         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; S_A[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; S_A[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; S_A[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; S_A[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; S_A[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; S_A[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; S_A[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; S_A[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; S_A[8]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; S_A[9]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; S_A[10]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; S_A[11]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; S_A[12]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; S_BA[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; S_BA[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; S_DQM[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; S_DQM[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; VGA_HSYNC     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; VGA_VSYNC     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; CMOS_SCL      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; CMOS_XCLK     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; test_CMOS_SCL ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; test_CMOS_SDA ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; S_DQ[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; S_DQ[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; S_DQ[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; S_DQ[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; S_DQ[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; S_DQ[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; S_DQ[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; S_DQ[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; S_DQ[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; S_DQ[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; S_DQ[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; S_DQ[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; S_DQ[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; S_DQ[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; S_DQ[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; S_DQ[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; CMOS_SDA      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; S_CLK         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; S_CKE         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; S_NCS         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; S_NRAS        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; S_NCAS        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; S_NWE         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; S_A[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; S_A[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; S_A[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; S_A[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; S_A[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; S_A[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; S_A[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; S_A[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; S_A[8]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; S_A[9]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; S_A[10]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; S_A[11]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; S_A[12]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; S_BA[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; S_BA[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; S_DQM[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; S_DQM[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_HSYNC     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; VGA_VSYNC     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; VGAD[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; VGAD[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; CMOS_SCL      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; CMOS_XCLK     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; test_CMOS_SCL ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; test_CMOS_SDA ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; S_DQ[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; S_DQ[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; S_DQ[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; S_DQ[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; S_DQ[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; S_DQ[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; S_DQ[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; S_DQ[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; S_DQ[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; S_DQ[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; S_DQ[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; S_DQ[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; S_DQ[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; S_DQ[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; S_DQ[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; S_DQ[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; CMOS_SDA      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                             ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
; From Clock                                     ; To Clock                                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 66727    ; 0        ; 0        ; 0        ;
; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 11       ; 0        ; 0        ; 0        ;
; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 16       ; 0        ; 0        ; 0        ;
; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 1883     ; 0        ; 0        ; 0        ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                              ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
; From Clock                                     ; To Clock                                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 66727    ; 0        ; 0        ; 0        ;
; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 11       ; 0        ; 0        ; 0        ;
; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 16       ; 0        ; 0        ; 0        ;
; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 1883     ; 0        ; 0        ; 0        ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 29    ; 29   ;
; Unconstrained Input Port Paths  ; 609   ; 609  ;
; Unconstrained Output Ports      ; 59    ; 59   ;
; Unconstrained Output Port Paths ; 76    ; 76   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Full Version
    Info: Processing started: Fri Aug 09 12:15:18 2019
Info: Command: quartus_sta ov7670 -c ov7670
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ov7670.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name clk clk
    Info (332110): create_generated_clock -source {U0|altpll_component|auto_generated|pll1|inclk[0]} -multiply_by 2 -duty_cycle 50.00 -name {U0|altpll_component|auto_generated|pll1|clk[0]} {U0|altpll_component|auto_generated|pll1|clk[0]}
    Info (332110): create_generated_clock -source {U0|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 2 -duty_cycle 50.00 -name {U0|altpll_component|auto_generated|pll1|clk[2]} {U0|altpll_component|auto_generated|pll1|clk[2]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 0.416
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.416               0.000 U0|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     7.817               0.000 U0|altpll_component|auto_generated|pll1|clk[2] 
Info (332146): Worst-case hold slack is 0.413
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.413               0.000 U0|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.453               0.000 U0|altpll_component|auto_generated|pll1|clk[2] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.715
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.715               0.000 U0|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.934               0.000 clk 
    Info (332119):    19.719               0.000 U0|altpll_component|auto_generated|pll1|clk[2] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 1.061
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.061               0.000 U0|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     7.931               0.000 U0|altpll_component|auto_generated|pll1|clk[2] 
Info (332146): Worst-case hold slack is 0.394
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.394               0.000 U0|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.401               0.000 U0|altpll_component|auto_generated|pll1|clk[2] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.714
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.714               0.000 U0|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.943               0.000 clk 
    Info (332119):    19.716               0.000 U0|altpll_component|auto_generated|pll1|clk[2] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 5.883
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     5.883               0.000 U0|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.009               0.000 U0|altpll_component|auto_generated|pll1|clk[2] 
Info (332146): Worst-case hold slack is 0.142
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.142               0.000 U0|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.186               0.000 U0|altpll_component|auto_generated|pll1|clk[2] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.733
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.733               0.000 U0|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.594               0.000 clk 
    Info (332119):    19.736               0.000 U0|altpll_component|auto_generated|pll1|clk[2] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 4710 megabytes
    Info: Processing ended: Fri Aug 09 12:15:21 2019
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


