## 概要

本项目属于riscv-asic的一部分，总仓库链接：
[https://github.com/icxhub/riscv-asic](https://github.com/icxhub/riscv-asic)  
包括验证、综合、后端实现等。  

本项目的初衷、目标、挑战、成果的描述见wiki：  
[https://github.com/chenfengrugao/riscvv/wiki](https://github.com/chenfengrugao/riscvv/wiki)

## 项目的进度

进度情况请查看：  
[://github.com/chenfengrugao/riscvv/blob/master/prj/schedule.md](https://github.com/chenfengrugao/riscvv/blob/master/prj/schedule.md)  
![Verificatin Plan](prj/gantt_vp.svg)  

## 目录结构说明

* prj 项目管理
* doc 文档
* rtl E200的rtl

## 常用文档链接

* design spec
  > doc/HBird_OpenSource_MCU_Soc_Spec.pdf  
  > doc/riscv-spec-v2.2.pdf

* 设计参考资料
  > 《手把手教你设计CPU —— RISC-V处理器篇》  
  > 公众号“硅农亚历山大”  
  
* 验证参考资料
  > 《systemverilog for verificaiton, 3nd Edition》（绿皮书）  
  > 《UVM实战》（白皮书）  
  > 《芯片验证漫游指南》（红宝书）  
  > 公众号“路科验证”、“猴哥验证”、“IC验证工程师”等  
  > systemverilog语言参考2005, 2012  

* 其它参考资料
  > [markdown语法快速入门手册](https://www.w3cschool.cn/markdownyfsm/markdownyfsm-odm6256r.html)  
  > [git和github简单教程](http://www.cnblogs.com/schaepher/p/5561193.html)  
