1. requirement
1) install python-sympy
2) install xilinx vitis

2. make bitbin

3. Load the Bitstream
	mkdir -p /lib/firmware
	cp [xxx]/system.bit.bin /lib/firmware/
	echo system.bit.bin > /sys/class/fpga_manager/fpga0/firmware

1. LCD
1) change parameter dic
2) change dts

VIVADO
1. XSIM 43-3225 when simulation:
	https://blog.csdn.net/weixin_37182342/article/details/83855846
	原因是仿真库不匹配，Xilinx IP生成的默认仿真库为xil_default，自己写的代码设置的仿真库为work，所以在work里是找不到自定义IP的仿真文件。
	Hierachy Update，默认是第一个Automatic Update and Compile Order，更改为第二个Automatic Update,Manual Compile Order。

# TODO
1. fsctl: sync fsa_disp_resetn with o_fsync
2. axis_scaler: need optimize for shrinking size, should skip lines.
