vlib modelsim_lib/work
vlib modelsim_lib/msim

vlib modelsim_lib/msim/xilinx_vip
vlib modelsim_lib/msim/xpm
vlib modelsim_lib/msim/xil_defaultlib
vlib modelsim_lib/msim/axi_infrastructure_v1_1_0
vlib modelsim_lib/msim/axi_vip_v1_1_13
vlib modelsim_lib/msim/processing_system7_vip_v1_0_15
vlib modelsim_lib/msim/util_vector_logic_v2_0_2
vlib modelsim_lib/msim/xlconstant_v1_1_7

vmap xilinx_vip modelsim_lib/msim/xilinx_vip
vmap xpm modelsim_lib/msim/xpm
vmap xil_defaultlib modelsim_lib/msim/xil_defaultlib
vmap axi_infrastructure_v1_1_0 modelsim_lib/msim/axi_infrastructure_v1_1_0
vmap axi_vip_v1_1_13 modelsim_lib/msim/axi_vip_v1_1_13
vmap processing_system7_vip_v1_0_15 modelsim_lib/msim/processing_system7_vip_v1_0_15
vmap util_vector_logic_v2_0_2 modelsim_lib/msim/util_vector_logic_v2_0_2
vmap xlconstant_v1_1_7 modelsim_lib/msim/xlconstant_v1_1_7

vlog -work xilinx_vip  -incr -mfcu  -sv -L axi_vip_v1_1_13 -L processing_system7_vip_v1_0_15 -L xilinx_vip "+incdir+C:/Xilinx/Vivado/2022.2/data/xilinx_vip/include" \
"C:/Xilinx/Vivado/2022.2/data/xilinx_vip/hdl/axi4stream_vip_axi4streampc.sv" \
"C:/Xilinx/Vivado/2022.2/data/xilinx_vip/hdl/axi_vip_axi4pc.sv" \
"C:/Xilinx/Vivado/2022.2/data/xilinx_vip/hdl/xil_common_vip_pkg.sv" \
"C:/Xilinx/Vivado/2022.2/data/xilinx_vip/hdl/axi4stream_vip_pkg.sv" \
"C:/Xilinx/Vivado/2022.2/data/xilinx_vip/hdl/axi_vip_pkg.sv" \
"C:/Xilinx/Vivado/2022.2/data/xilinx_vip/hdl/axi4stream_vip_if.sv" \
"C:/Xilinx/Vivado/2022.2/data/xilinx_vip/hdl/axi_vip_if.sv" \
"C:/Xilinx/Vivado/2022.2/data/xilinx_vip/hdl/clk_vip_if.sv" \
"C:/Xilinx/Vivado/2022.2/data/xilinx_vip/hdl/rst_vip_if.sv" \

vlog -work xpm  -incr -mfcu  -sv -L axi_vip_v1_1_13 -L processing_system7_vip_v1_0_15 -L xilinx_vip "+incdir+../../../../tor_wizyjny.gen/sources_1/bd/design_1/ipshared/7698" "+incdir+../../../../tor_wizyjny.gen/sources_1/bd/design_1/ipshared/ec67/hdl" "+incdir+../../../../tor_wizyjny.gen/sources_1/bd/design_1/ipshared/ee60/hdl" "+incdir+../../../../tor_wizyjny.gen/sources_1/bd/design_1/ip/design_1_dvi2rgb_0_2/src/ila_refclk/hdl/verilog" "+incdir+../../../../tor_wizyjny.gen/sources_1/bd/design_1/ip/design_1_dvi2rgb_0_2/src/ila_pixclk/hdl/verilog" "+incdir+../../../../tor_wizyjny.gen/sources_1/bd/design_1/ipshared/1b7e/hdl/verilog" "+incdir+../../../../tor_wizyjny.gen/sources_1/bd/design_1/ipshared/122e/hdl/verilog" "+incdir+../../../../tor_wizyjny.gen/sources_1/bd/design_1/ipshared/b205/hdl/verilog" "+incdir+../../../../tor_wizyjny.gen/sources_1/bd/design_1/ipshared/fd26/hdl/verilog" "+incdir+C:/Xilinx/Vivado/2022.2/data/xilinx_vip/include" \
"C:/Xilinx/Vivado/2022.2/data/ip/xpm/xpm_cdc/hdl/xpm_cdc.sv" \
"C:/Xilinx/Vivado/2022.2/data/ip/xpm/xpm_memory/hdl/xpm_memory.sv" \

vcom -work xpm  -93  \
"C:/Xilinx/Vivado/2022.2/data/ip/xpm/xpm_VCOMP.vhd" \

vlog -work xil_defaultlib  -incr -mfcu  "+incdir+../../../../tor_wizyjny.gen/sources_1/bd/design_1/ipshared/7698" "+incdir+../../../../tor_wizyjny.gen/sources_1/bd/design_1/ipshared/ec67/hdl" "+incdir+../../../../tor_wizyjny.gen/sources_1/bd/design_1/ipshared/ee60/hdl" "+incdir+../../../../tor_wizyjny.gen/sources_1/bd/design_1/ip/design_1_dvi2rgb_0_2/src/ila_refclk/hdl/verilog" "+incdir+../../../../tor_wizyjny.gen/sources_1/bd/design_1/ip/design_1_dvi2rgb_0_2/src/ila_pixclk/hdl/verilog" "+incdir+../../../../tor_wizyjny.gen/sources_1/bd/design_1/ipshared/1b7e/hdl/verilog" "+incdir+../../../../tor_wizyjny.gen/sources_1/bd/design_1/ipshared/122e/hdl/verilog" "+incdir+../../../../tor_wizyjny.gen/sources_1/bd/design_1/ipshared/b205/hdl/verilog" "+incdir+../../../../tor_wizyjny.gen/sources_1/bd/design_1/ipshared/fd26/hdl/verilog" "+incdir+C:/Xilinx/Vivado/2022.2/data/xilinx_vip/include" \
"../../../bd/design_1/ip/design_1_clk_wiz_0_0/design_1_clk_wiz_0_0_clk_wiz.v" \
"../../../bd/design_1/ip/design_1_clk_wiz_0_0/design_1_clk_wiz_0_0.v" \

vlog -work axi_infrastructure_v1_1_0  -incr -mfcu  "+incdir+../../../../tor_wizyjny.gen/sources_1/bd/design_1/ipshared/7698" "+incdir+../../../../tor_wizyjny.gen/sources_1/bd/design_1/ipshared/ec67/hdl" "+incdir+../../../../tor_wizyjny.gen/sources_1/bd/design_1/ipshared/ee60/hdl" "+incdir+../../../../tor_wizyjny.gen/sources_1/bd/design_1/ip/design_1_dvi2rgb_0_2/src/ila_refclk/hdl/verilog" "+incdir+../../../../tor_wizyjny.gen/sources_1/bd/design_1/ip/design_1_dvi2rgb_0_2/src/ila_pixclk/hdl/verilog" "+incdir+../../../../tor_wizyjny.gen/sources_1/bd/design_1/ipshared/1b7e/hdl/verilog" "+incdir+../../../../tor_wizyjny.gen/sources_1/bd/design_1/ipshared/122e/hdl/verilog" "+incdir+../../../../tor_wizyjny.gen/sources_1/bd/design_1/ipshared/b205/hdl/verilog" "+incdir+../../../../tor_wizyjny.gen/sources_1/bd/design_1/ipshared/fd26/hdl/verilog" "+incdir+C:/Xilinx/Vivado/2022.2/data/xilinx_vip/include" \
"../../../../tor_wizyjny.gen/sources_1/bd/design_1/ipshared/ec67/hdl/axi_infrastructure_v1_1_vl_rfs.v" \

vlog -work axi_vip_v1_1_13  -incr -mfcu  -sv -L axi_vip_v1_1_13 -L processing_system7_vip_v1_0_15 -L xilinx_vip "+incdir+../../../../tor_wizyjny.gen/sources_1/bd/design_1/ipshared/7698" "+incdir+../../../../tor_wizyjny.gen/sources_1/bd/design_1/ipshared/ec67/hdl" "+incdir+../../../../tor_wizyjny.gen/sources_1/bd/design_1/ipshared/ee60/hdl" "+incdir+../../../../tor_wizyjny.gen/sources_1/bd/design_1/ip/design_1_dvi2rgb_0_2/src/ila_refclk/hdl/verilog" "+incdir+../../../../tor_wizyjny.gen/sources_1/bd/design_1/ip/design_1_dvi2rgb_0_2/src/ila_pixclk/hdl/verilog" "+incdir+../../../../tor_wizyjny.gen/sources_1/bd/design_1/ipshared/1b7e/hdl/verilog" "+incdir+../../../../tor_wizyjny.gen/sources_1/bd/design_1/ipshared/122e/hdl/verilog" "+incdir+../../../../tor_wizyjny.gen/sources_1/bd/design_1/ipshared/b205/hdl/verilog" "+incdir+../../../../tor_wizyjny.gen/sources_1/bd/design_1/ipshared/fd26/hdl/verilog" "+incdir+C:/Xilinx/Vivado/2022.2/data/xilinx_vip/include" \
"../../../../tor_wizyjny.gen/sources_1/bd/design_1/ipshared/ffc2/hdl/axi_vip_v1_1_vl_rfs.sv" \

vlog -work processing_system7_vip_v1_0_15  -incr -mfcu  -sv -L axi_vip_v1_1_13 -L processing_system7_vip_v1_0_15 -L xilinx_vip "+incdir+../../../../tor_wizyjny.gen/sources_1/bd/design_1/ipshared/7698" "+incdir+../../../../tor_wizyjny.gen/sources_1/bd/design_1/ipshared/ec67/hdl" "+incdir+../../../../tor_wizyjny.gen/sources_1/bd/design_1/ipshared/ee60/hdl" "+incdir+../../../../tor_wizyjny.gen/sources_1/bd/design_1/ip/design_1_dvi2rgb_0_2/src/ila_refclk/hdl/verilog" "+incdir+../../../../tor_wizyjny.gen/sources_1/bd/design_1/ip/design_1_dvi2rgb_0_2/src/ila_pixclk/hdl/verilog" "+incdir+../../../../tor_wizyjny.gen/sources_1/bd/design_1/ipshared/1b7e/hdl/verilog" "+incdir+../../../../tor_wizyjny.gen/sources_1/bd/design_1/ipshared/122e/hdl/verilog" "+incdir+../../../../tor_wizyjny.gen/sources_1/bd/design_1/ipshared/b205/hdl/verilog" "+incdir+../../../../tor_wizyjny.gen/sources_1/bd/design_1/ipshared/fd26/hdl/verilog" "+incdir+C:/Xilinx/Vivado/2022.2/data/xilinx_vip/include" \
"../../../../tor_wizyjny.gen/sources_1/bd/design_1/ipshared/ee60/hdl/processing_system7_vip_v1_0_vl_rfs.sv" \

vlog -work xil_defaultlib  -incr -mfcu  "+incdir+../../../../tor_wizyjny.gen/sources_1/bd/design_1/ipshared/7698" "+incdir+../../../../tor_wizyjny.gen/sources_1/bd/design_1/ipshared/ec67/hdl" "+incdir+../../../../tor_wizyjny.gen/sources_1/bd/design_1/ipshared/ee60/hdl" "+incdir+../../../../tor_wizyjny.gen/sources_1/bd/design_1/ip/design_1_dvi2rgb_0_2/src/ila_refclk/hdl/verilog" "+incdir+../../../../tor_wizyjny.gen/sources_1/bd/design_1/ip/design_1_dvi2rgb_0_2/src/ila_pixclk/hdl/verilog" "+incdir+../../../../tor_wizyjny.gen/sources_1/bd/design_1/ipshared/1b7e/hdl/verilog" "+incdir+../../../../tor_wizyjny.gen/sources_1/bd/design_1/ipshared/122e/hdl/verilog" "+incdir+../../../../tor_wizyjny.gen/sources_1/bd/design_1/ipshared/b205/hdl/verilog" "+incdir+../../../../tor_wizyjny.gen/sources_1/bd/design_1/ipshared/fd26/hdl/verilog" "+incdir+C:/Xilinx/Vivado/2022.2/data/xilinx_vip/include" \
"../../../bd/design_1/ip/design_1_processing_system7_0_1/sim/design_1_processing_system7_0_1.v" \

vlog -work util_vector_logic_v2_0_2  -incr -mfcu  "+incdir+../../../../tor_wizyjny.gen/sources_1/bd/design_1/ipshared/7698" "+incdir+../../../../tor_wizyjny.gen/sources_1/bd/design_1/ipshared/ec67/hdl" "+incdir+../../../../tor_wizyjny.gen/sources_1/bd/design_1/ipshared/ee60/hdl" "+incdir+../../../../tor_wizyjny.gen/sources_1/bd/design_1/ip/design_1_dvi2rgb_0_2/src/ila_refclk/hdl/verilog" "+incdir+../../../../tor_wizyjny.gen/sources_1/bd/design_1/ip/design_1_dvi2rgb_0_2/src/ila_pixclk/hdl/verilog" "+incdir+../../../../tor_wizyjny.gen/sources_1/bd/design_1/ipshared/1b7e/hdl/verilog" "+incdir+../../../../tor_wizyjny.gen/sources_1/bd/design_1/ipshared/122e/hdl/verilog" "+incdir+../../../../tor_wizyjny.gen/sources_1/bd/design_1/ipshared/b205/hdl/verilog" "+incdir+../../../../tor_wizyjny.gen/sources_1/bd/design_1/ipshared/fd26/hdl/verilog" "+incdir+C:/Xilinx/Vivado/2022.2/data/xilinx_vip/include" \
"../../../../tor_wizyjny.gen/sources_1/bd/design_1/ipshared/3d84/hdl/util_vector_logic_v2_0_vl_rfs.v" \

vlog -work xil_defaultlib  -incr -mfcu  "+incdir+../../../../tor_wizyjny.gen/sources_1/bd/design_1/ipshared/7698" "+incdir+../../../../tor_wizyjny.gen/sources_1/bd/design_1/ipshared/ec67/hdl" "+incdir+../../../../tor_wizyjny.gen/sources_1/bd/design_1/ipshared/ee60/hdl" "+incdir+../../../../tor_wizyjny.gen/sources_1/bd/design_1/ip/design_1_dvi2rgb_0_2/src/ila_refclk/hdl/verilog" "+incdir+../../../../tor_wizyjny.gen/sources_1/bd/design_1/ip/design_1_dvi2rgb_0_2/src/ila_pixclk/hdl/verilog" "+incdir+../../../../tor_wizyjny.gen/sources_1/bd/design_1/ipshared/1b7e/hdl/verilog" "+incdir+../../../../tor_wizyjny.gen/sources_1/bd/design_1/ipshared/122e/hdl/verilog" "+incdir+../../../../tor_wizyjny.gen/sources_1/bd/design_1/ipshared/b205/hdl/verilog" "+incdir+../../../../tor_wizyjny.gen/sources_1/bd/design_1/ipshared/fd26/hdl/verilog" "+incdir+C:/Xilinx/Vivado/2022.2/data/xilinx_vip/include" \
"../../../bd/design_1/ip/design_1_util_vector_logic_0_1/sim/design_1_util_vector_logic_0_1.v" \
"../../../bd/design_1/ip/design_1_dvi2rgb_0_2/src/ila_pixclk/sim/ila_pixclk.v" \
"../../../bd/design_1/ip/design_1_dvi2rgb_0_2/src/ila_refclk/sim/ila_refclk.v" \

vcom -work xil_defaultlib  -93  \
"../../../../tor_wizyjny.gen/sources_1/bd/design_1/ipshared/cb55/src/DVI_Constants.vhd" \
"../../../../tor_wizyjny.gen/sources_1/bd/design_1/ipshared/cb55/src/ChannelBond.vhd" \
"../../../../tor_wizyjny.gen/sources_1/bd/design_1/ipshared/cb55/src/SyncAsync.vhd" \
"../../../../tor_wizyjny.gen/sources_1/bd/design_1/ipshared/cb55/src/GlitchFilter.vhd" \
"../../../../tor_wizyjny.gen/sources_1/bd/design_1/ipshared/cb55/src/TWI_SlaveCtl.vhd" \
"../../../../tor_wizyjny.gen/sources_1/bd/design_1/ipshared/cb55/src/EEPROM_8b.vhd" \
"../../../../tor_wizyjny.gen/sources_1/bd/design_1/ipshared/cb55/src/InputSERDES.vhd" \
"../../../../tor_wizyjny.gen/sources_1/bd/design_1/ipshared/cb55/src/PhaseAlign.vhd" \
"../../../../tor_wizyjny.gen/sources_1/bd/design_1/ipshared/cb55/src/ResyncToBUFG.vhd" \
"../../../../tor_wizyjny.gen/sources_1/bd/design_1/ipshared/cb55/src/SyncAsyncReset.vhd" \
"../../../../tor_wizyjny.gen/sources_1/bd/design_1/ipshared/cb55/src/SyncBase.vhd" \
"../../../../tor_wizyjny.gen/sources_1/bd/design_1/ipshared/cb55/src/TMDS_Clocking.vhd" \
"../../../../tor_wizyjny.gen/sources_1/bd/design_1/ipshared/cb55/src/TMDS_Decoder.vhd" \
"../../../../tor_wizyjny.gen/sources_1/bd/design_1/ipshared/cb55/src/dvi2rgb.vhd" \
"../../../bd/design_1/ip/design_1_dvi2rgb_0_2/sim/design_1_dvi2rgb_0_2.vhd" \
"../../../../tor_wizyjny.gen/sources_1/bd/design_1/ipshared/b5d9/src/OutputSERDES.vhd" \
"../../../../tor_wizyjny.gen/sources_1/bd/design_1/ipshared/b5d9/src/TMDS_Encoder.vhd" \
"../../../../tor_wizyjny.gen/sources_1/bd/design_1/ipshared/b5d9/src/rgb2dvi.vhd" \
"../../../../tor_wizyjny.gen/sources_1/bd/design_1/ipshared/b5d9/src/ClockGen.vhd" \
"../../../bd/design_1/ip/design_1_rgb2dvi_0_0/sim/design_1_rgb2dvi_0_0.vhd" \

vlog -work xlconstant_v1_1_7  -incr -mfcu  "+incdir+../../../../tor_wizyjny.gen/sources_1/bd/design_1/ipshared/7698" "+incdir+../../../../tor_wizyjny.gen/sources_1/bd/design_1/ipshared/ec67/hdl" "+incdir+../../../../tor_wizyjny.gen/sources_1/bd/design_1/ipshared/ee60/hdl" "+incdir+../../../../tor_wizyjny.gen/sources_1/bd/design_1/ip/design_1_dvi2rgb_0_2/src/ila_refclk/hdl/verilog" "+incdir+../../../../tor_wizyjny.gen/sources_1/bd/design_1/ip/design_1_dvi2rgb_0_2/src/ila_pixclk/hdl/verilog" "+incdir+../../../../tor_wizyjny.gen/sources_1/bd/design_1/ipshared/1b7e/hdl/verilog" "+incdir+../../../../tor_wizyjny.gen/sources_1/bd/design_1/ipshared/122e/hdl/verilog" "+incdir+../../../../tor_wizyjny.gen/sources_1/bd/design_1/ipshared/b205/hdl/verilog" "+incdir+../../../../tor_wizyjny.gen/sources_1/bd/design_1/ipshared/fd26/hdl/verilog" "+incdir+C:/Xilinx/Vivado/2022.2/data/xilinx_vip/include" \
"../../../../tor_wizyjny.gen/sources_1/bd/design_1/ipshared/badb/hdl/xlconstant_v1_1_vl_rfs.v" \

vlog -work xil_defaultlib  -incr -mfcu  "+incdir+../../../../tor_wizyjny.gen/sources_1/bd/design_1/ipshared/7698" "+incdir+../../../../tor_wizyjny.gen/sources_1/bd/design_1/ipshared/ec67/hdl" "+incdir+../../../../tor_wizyjny.gen/sources_1/bd/design_1/ipshared/ee60/hdl" "+incdir+../../../../tor_wizyjny.gen/sources_1/bd/design_1/ip/design_1_dvi2rgb_0_2/src/ila_refclk/hdl/verilog" "+incdir+../../../../tor_wizyjny.gen/sources_1/bd/design_1/ip/design_1_dvi2rgb_0_2/src/ila_pixclk/hdl/verilog" "+incdir+../../../../tor_wizyjny.gen/sources_1/bd/design_1/ipshared/1b7e/hdl/verilog" "+incdir+../../../../tor_wizyjny.gen/sources_1/bd/design_1/ipshared/122e/hdl/verilog" "+incdir+../../../../tor_wizyjny.gen/sources_1/bd/design_1/ipshared/b205/hdl/verilog" "+incdir+../../../../tor_wizyjny.gen/sources_1/bd/design_1/ipshared/fd26/hdl/verilog" "+incdir+C:/Xilinx/Vivado/2022.2/data/xilinx_vip/include" \
"../../../bd/design_1/ip/design_1_xlconstant_0_0/sim/design_1_xlconstant_0_0.v" \
"../../../bd/design_1/ip/design_1_xlconstant_1_0/sim/design_1_xlconstant_1_0.v" \
"../../../bd/design_1/ip/design_1_ila_0_0/sim/design_1_ila_0_0.v" \
"../../../bd/design_1/ip/design_1_vp_0_0/sim/design_1_vp_0_0.v" \
"../../../bd/design_1/sim/design_1.v" \

vlog -work xil_defaultlib \
"glbl.v"

