PROJ=ecp5pll
all: $(PROJ).bit

FPGA_SIZE=12

CONSTRAINTS=../../constraints/ulx3s_v20.lpf

FILES=top/vhd/top_ecp5pll.vhd hdl/vhd/ecp5pll.vhd

$(PROJ).json: $(FILES)
	yosys -q synth.ys

$(PROJ).config: $(PROJ).json
	nextpnr-ecp5 --router router2 --json $(PROJ).json \
	--$(FPGA_SIZE)k --speed 6 --package CABGA381 \
	--lpf $(CONSTRAINTS) \
	--timing-allow-fail --no-tmdriv \
	--textcfg $@

$(PROJ).bit: $(PROJ).config
	ecppack --compress $< $@

prog: $(PROJ).bit
	fujprog $<

clean:
	rm -f $(PROJ).bit $(PROJ).config $(PROJ).json *~
