TimeQuest Timing Analyzer report for fpAdder
Fri Feb 16 12:47:02 2024
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'GClock'
 13. Slow 1200mV 85C Model Hold: 'GClock'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'GClock'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Propagation Delay
 20. Minimum Propagation Delay
 21. Slow 1200mV 85C Model Metastability Report
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'GClock'
 29. Slow 1200mV 0C Model Hold: 'GClock'
 30. Slow 1200mV 0C Model Minimum Pulse Width: 'GClock'
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Propagation Delay
 36. Minimum Propagation Delay
 37. Slow 1200mV 0C Model Metastability Report
 38. Fast 1200mV 0C Model Setup Summary
 39. Fast 1200mV 0C Model Hold Summary
 40. Fast 1200mV 0C Model Recovery Summary
 41. Fast 1200mV 0C Model Removal Summary
 42. Fast 1200mV 0C Model Minimum Pulse Width Summary
 43. Fast 1200mV 0C Model Setup: 'GClock'
 44. Fast 1200mV 0C Model Hold: 'GClock'
 45. Fast 1200mV 0C Model Minimum Pulse Width: 'GClock'
 46. Setup Times
 47. Hold Times
 48. Clock to Output Times
 49. Minimum Clock to Output Times
 50. Propagation Delay
 51. Minimum Propagation Delay
 52. Fast 1200mV 0C Model Metastability Report
 53. Multicorner Timing Analysis Summary
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Progagation Delay
 59. Minimum Progagation Delay
 60. Board Trace Model Assignments
 61. Input Transition Times
 62. Signal Integrity Metrics (Slow 1200mv 0c Model)
 63. Signal Integrity Metrics (Slow 1200mv 85c Model)
 64. Signal Integrity Metrics (Fast 1200mv 0c Model)
 65. Setup Transfers
 66. Hold Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; fpAdder                                            ;
; Device Family      ; Cyclone IV GX                                      ;
; Device Name        ; EP4CGX22CF19C6                                     ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                             ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets    ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; GClock     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { GClock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 241.37 MHz ; 241.37 MHz      ; GClock     ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+--------+--------+-------------------+
; Clock  ; Slack  ; End Point TNS     ;
+--------+--------+-------------------+
; GClock ; -3.143 ; -110.425          ;
+--------+--------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+--------+-------+-------------------+
; Clock  ; Slack ; End Point TNS     ;
+--------+-------+-------------------+
; GClock ; 0.341 ; 0.000             ;
+--------+-------+-------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+--------+--------+---------------------------------+
; Clock  ; Slack  ; End Point TNS                   ;
+--------+--------+---------------------------------+
; GClock ; -3.000 ; -75.000                         ;
+--------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'GClock'                                                                                                                                                                                                                   ;
+--------+-------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                               ; To Node                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.143 ; fpAdderControl:controller|enARdFF_2:s2|int_q                            ; fpAdderControl:controller|enARdFF_2:s7|int_q                                                   ; GClock       ; GClock      ; 1.000        ; -0.079     ; 4.059      ;
; -3.104 ; fpAdderControl:controller|enARdFF_2:s1|int_q                            ; fpAdderControl:controller|enARdFF_2:s7|int_q                                                   ; GClock       ; GClock      ; 1.000        ; 0.295      ; 4.394      ;
; -2.873 ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:1:enARdFF_instance|int_q ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:8:enARdFF_instance|int_q         ; GClock       ; GClock      ; 1.000        ; -0.065     ; 3.803      ;
; -2.871 ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:1:enARdFF_instance|int_q ; fpAdderControl:controller|enARdFF_2:s8|int_q                                                   ; GClock       ; GClock      ; 1.000        ; -0.065     ; 3.801      ;
; -2.870 ; sevenBitRegister:Ex|enARdFF_2:\gen_enardFF_2:0:bit_component|int_q      ; fpAdderControl:controller|enARdFF_2:s7|int_q                                                   ; GClock       ; GClock      ; 1.000        ; 0.295      ; 4.160      ;
; -2.849 ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:1:enARdFF_instance|int_q ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:8:enARdFF_instance|int_q         ; GClock       ; GClock      ; 1.000        ; -0.065     ; 3.779      ;
; -2.847 ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:1:enARdFF_instance|int_q ; fpAdderControl:controller|enARdFF_2:s8|int_q                                                   ; GClock       ; GClock      ; 1.000        ; -0.065     ; 3.777      ;
; -2.837 ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit2|int_q                ; fpAdderControl:controller|enARdFF_2:s7|int_q                                                   ; GClock       ; GClock      ; 1.000        ; -0.052     ; 3.780      ;
; -2.804 ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:0:enARdFF_instance|int_q ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:8:enARdFF_instance|int_q         ; GClock       ; GClock      ; 1.000        ; -0.065     ; 3.734      ;
; -2.802 ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:0:enARdFF_instance|int_q ; fpAdderControl:controller|enARdFF_2:s8|int_q                                                   ; GClock       ; GClock      ; 1.000        ; -0.065     ; 3.732      ;
; -2.739 ; sevenBitRegister:Ey|enARdFF_2:\gen_enardFF_2:1:bit_component|int_q      ; fpAdderControl:controller|enARdFF_2:s7|int_q                                                   ; GClock       ; GClock      ; 1.000        ; 0.295      ; 4.029      ;
; -2.702 ; fpAdderControl:controller|enARdFF_2:s2|int_q                            ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit6|int_q                                       ; GClock       ; GClock      ; 1.000        ; -0.106     ; 3.591      ;
; -2.699 ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:0:enARdFF_instance|int_q ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:8:enARdFF_instance|int_q         ; GClock       ; GClock      ; 1.000        ; -0.065     ; 3.629      ;
; -2.697 ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:0:enARdFF_instance|int_q ; fpAdderControl:controller|enARdFF_2:s8|int_q                                                   ; GClock       ; GClock      ; 1.000        ; -0.065     ; 3.627      ;
; -2.692 ; fpAdderControl:controller|enARdFF_2:s2|int_q                            ; fpAdderControl:controller|enARdFF_2:s4|int_q                                                   ; GClock       ; GClock      ; 1.000        ; -0.079     ; 3.608      ;
; -2.689 ; sevenBitRegister:Ey|enARdFF_2:\gen_enardFF_2:2:bit_component|int_q      ; fpAdderControl:controller|enARdFF_2:s7|int_q                                                   ; GClock       ; GClock      ; 1.000        ; 0.295      ; 3.979      ;
; -2.663 ; fpAdderControl:controller|enARdFF_2:s1|int_q                            ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit6|int_q                                       ; GClock       ; GClock      ; 1.000        ; 0.268      ; 3.926      ;
; -2.653 ; fpAdderControl:controller|enARdFF_2:s1|int_q                            ; fpAdderControl:controller|enARdFF_2:s4|int_q                                                   ; GClock       ; GClock      ; 1.000        ; 0.295      ; 3.943      ;
; -2.652 ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:2:enARdFF_instance|int_q ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:8:enARdFF_instance|int_q         ; GClock       ; GClock      ; 1.000        ; -0.065     ; 3.582      ;
; -2.650 ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:2:enARdFF_instance|int_q ; fpAdderControl:controller|enARdFF_2:s8|int_q                                                   ; GClock       ; GClock      ; 1.000        ; -0.065     ; 3.580      ;
; -2.553 ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:1:enARdFF_instance|int_q ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:7:bit_component|int_q ; GClock       ; GClock      ; 1.000        ; -0.065     ; 3.483      ;
; -2.547 ; sevenBitRegister:Ey|enARdFF_2:\gen_enardFF_2:0:bit_component|int_q      ; fpAdderControl:controller|enARdFF_2:s7|int_q                                                   ; GClock       ; GClock      ; 1.000        ; 0.295      ; 3.837      ;
; -2.532 ; sevenBitRegister:Ex|enARdFF_2:\gen_enardFF_2:1:bit_component|int_q      ; fpAdderControl:controller|enARdFF_2:s7|int_q                                                   ; GClock       ; GClock      ; 1.000        ; 0.295      ; 3.822      ;
; -2.529 ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:1:enARdFF_instance|int_q ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:7:bit_component|int_q ; GClock       ; GClock      ; 1.000        ; -0.065     ; 3.459      ;
; -2.523 ; fpAdderControl:controller|enARdFF_2:s2|int_q                            ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit5|int_q                                       ; GClock       ; GClock      ; 1.000        ; -0.440     ; 3.078      ;
; -2.512 ; fpAdderControl:controller|enARdFF_2:s2|int_q                            ; fpAdderControl:controller|enARdFF_2:s3|int_q                                                   ; GClock       ; GClock      ; 1.000        ; -0.079     ; 3.428      ;
; -2.484 ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:0:enARdFF_instance|int_q ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:7:bit_component|int_q ; GClock       ; GClock      ; 1.000        ; -0.065     ; 3.414      ;
; -2.480 ; fpAdderControl:controller|enARdFF_2:s1|int_q                            ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit5|int_q                                       ; GClock       ; GClock      ; 1.000        ; -0.066     ; 3.409      ;
; -2.473 ; fpAdderControl:controller|enARdFF_2:s1|int_q                            ; fpAdderControl:controller|enARdFF_2:s3|int_q                                                   ; GClock       ; GClock      ; 1.000        ; 0.295      ; 3.763      ;
; -2.429 ; sevenBitRegister:Ex|enARdFF_2:\gen_enardFF_2:0:bit_component|int_q      ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit6|int_q                                       ; GClock       ; GClock      ; 1.000        ; 0.268      ; 3.692      ;
; -2.419 ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit2|int_q                ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit6|int_q                                       ; GClock       ; GClock      ; 1.000        ; -0.079     ; 3.335      ;
; -2.419 ; sevenBitRegister:Ex|enARdFF_2:\gen_enardFF_2:0:bit_component|int_q      ; fpAdderControl:controller|enARdFF_2:s4|int_q                                                   ; GClock       ; GClock      ; 1.000        ; 0.295      ; 3.709      ;
; -2.400 ; fpAdderControl:controller|enARdFF_2:s2|int_q                            ; fpAdderControl:controller|enARdFF_2:s6|int_q                                                   ; GClock       ; GClock      ; 1.000        ; -0.079     ; 3.316      ;
; -2.396 ; fpAdderControl:controller|enARdFF_2:s2|int_q                            ; fpAdderControl:controller|enARdFF_2:s5|int_q                                                   ; GClock       ; GClock      ; 1.000        ; -0.079     ; 3.312      ;
; -2.386 ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:2:enARdFF_instance|int_q ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:8:enARdFF_instance|int_q         ; GClock       ; GClock      ; 1.000        ; -0.065     ; 3.316      ;
; -2.384 ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:2:enARdFF_instance|int_q ; fpAdderControl:controller|enARdFF_2:s8|int_q                                                   ; GClock       ; GClock      ; 1.000        ; -0.065     ; 3.314      ;
; -2.379 ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:0:enARdFF_instance|int_q ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:7:bit_component|int_q ; GClock       ; GClock      ; 1.000        ; -0.065     ; 3.309      ;
; -2.373 ; fpAdderControl:controller|enARdFF_2:s2|int_q                            ; fpAdderControl:controller|enARdFF_2:s2|int_q                                                   ; GClock       ; GClock      ; 1.000        ; -0.079     ; 3.289      ;
; -2.361 ; fpAdderControl:controller|enARdFF_2:s1|int_q                            ; fpAdderControl:controller|enARdFF_2:s6|int_q                                                   ; GClock       ; GClock      ; 1.000        ; 0.295      ; 3.651      ;
; -2.357 ; fpAdderControl:controller|enARdFF_2:s1|int_q                            ; fpAdderControl:controller|enARdFF_2:s5|int_q                                                   ; GClock       ; GClock      ; 1.000        ; 0.295      ; 3.647      ;
; -2.348 ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit0|int_q                ; fpAdderControl:controller|enARdFF_2:s7|int_q                                                   ; GClock       ; GClock      ; 1.000        ; 0.296      ; 3.639      ;
; -2.335 ; sevenBitRegister:Ex|enARdFF_2:\gen_enardFF_2:2:bit_component|int_q      ; fpAdderControl:controller|enARdFF_2:s7|int_q                                                   ; GClock       ; GClock      ; 1.000        ; 0.295      ; 3.625      ;
; -2.334 ; fpAdderControl:controller|enARdFF_2:s1|int_q                            ; fpAdderControl:controller|enARdFF_2:s2|int_q                                                   ; GClock       ; GClock      ; 1.000        ; 0.295      ; 3.624      ;
; -2.332 ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:2:enARdFF_instance|int_q ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:7:bit_component|int_q ; GClock       ; GClock      ; 1.000        ; -0.065     ; 3.262      ;
; -2.320 ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit2|int_q                ; fpAdderControl:controller|enARdFF_2:s4|int_q                                                   ; GClock       ; GClock      ; 1.000        ; -0.052     ; 3.263      ;
; -2.298 ; sevenBitRegister:Ey|enARdFF_2:\gen_enardFF_2:1:bit_component|int_q      ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit6|int_q                                       ; GClock       ; GClock      ; 1.000        ; 0.268      ; 3.561      ;
; -2.288 ; sevenBitRegister:Ey|enARdFF_2:\gen_enardFF_2:1:bit_component|int_q      ; fpAdderControl:controller|enARdFF_2:s4|int_q                                                   ; GClock       ; GClock      ; 1.000        ; 0.295      ; 3.578      ;
; -2.248 ; sevenBitRegister:Ey|enARdFF_2:\gen_enardFF_2:2:bit_component|int_q      ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit6|int_q                                       ; GClock       ; GClock      ; 1.000        ; 0.268      ; 3.511      ;
; -2.246 ; sevenBitRegister:Ex|enARdFF_2:\gen_enardFF_2:0:bit_component|int_q      ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit5|int_q                                       ; GClock       ; GClock      ; 1.000        ; -0.066     ; 3.175      ;
; -2.241 ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:3:enARdFF_instance|int_q ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:8:enARdFF_instance|int_q         ; GClock       ; GClock      ; 1.000        ; -0.065     ; 3.171      ;
; -2.241 ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit2|int_q                ; fpAdderControl:controller|enARdFF_2:s3|int_q                                                   ; GClock       ; GClock      ; 1.000        ; -0.052     ; 3.184      ;
; -2.239 ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:3:enARdFF_instance|int_q ; fpAdderControl:controller|enARdFF_2:s8|int_q                                                   ; GClock       ; GClock      ; 1.000        ; -0.065     ; 3.169      ;
; -2.239 ; sevenBitRegister:Ex|enARdFF_2:\gen_enardFF_2:0:bit_component|int_q      ; fpAdderControl:controller|enARdFF_2:s3|int_q                                                   ; GClock       ; GClock      ; 1.000        ; 0.295      ; 3.529      ;
; -2.238 ; sevenBitRegister:Ey|enARdFF_2:\gen_enardFF_2:2:bit_component|int_q      ; fpAdderControl:controller|enARdFF_2:s4|int_q                                                   ; GClock       ; GClock      ; 1.000        ; 0.295      ; 3.528      ;
; -2.218 ; fpAdderControl:controller|enARdFF_2:s2|int_q                            ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit3|int_q                                       ; GClock       ; GClock      ; 1.000        ; -0.440     ; 2.773      ;
; -2.216 ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:3:enARdFF_instance|int_q ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:8:enARdFF_instance|int_q         ; GClock       ; GClock      ; 1.000        ; -0.065     ; 3.146      ;
; -2.214 ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:3:enARdFF_instance|int_q ; fpAdderControl:controller|enARdFF_2:s8|int_q                                                   ; GClock       ; GClock      ; 1.000        ; -0.065     ; 3.144      ;
; -2.191 ; sevenBitRegister:Ey|enARdFF_2:\gen_enardFF_2:3:bit_component|int_q      ; fpAdderControl:controller|enARdFF_2:s7|int_q                                                   ; GClock       ; GClock      ; 1.000        ; 0.295      ; 3.481      ;
; -2.179 ; fpAdderControl:controller|enARdFF_2:s1|int_q                            ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit3|int_q                                       ; GClock       ; GClock      ; 1.000        ; -0.066     ; 3.108      ;
; -2.162 ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit1|int_q                ; fpAdderControl:controller|enARdFF_2:s7|int_q                                                   ; GClock       ; GClock      ; 1.000        ; 0.296      ; 3.453      ;
; -2.127 ; sevenBitRegister:Ex|enARdFF_2:\gen_enardFF_2:0:bit_component|int_q      ; fpAdderControl:controller|enARdFF_2:s6|int_q                                                   ; GClock       ; GClock      ; 1.000        ; 0.295      ; 3.417      ;
; -2.123 ; sevenBitRegister:Ex|enARdFF_2:\gen_enardFF_2:0:bit_component|int_q      ; fpAdderControl:controller|enARdFF_2:s5|int_q                                                   ; GClock       ; GClock      ; 1.000        ; 0.295      ; 3.413      ;
; -2.119 ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit2|int_q                ; fpAdderControl:controller|enARdFF_2:s6|int_q                                                   ; GClock       ; GClock      ; 1.000        ; -0.052     ; 3.062      ;
; -2.115 ; sevenBitRegister:Ey|enARdFF_2:\gen_enardFF_2:1:bit_component|int_q      ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit5|int_q                                       ; GClock       ; GClock      ; 1.000        ; -0.066     ; 3.044      ;
; -2.115 ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit2|int_q                ; fpAdderControl:controller|enARdFF_2:s5|int_q                                                   ; GClock       ; GClock      ; 1.000        ; -0.052     ; 3.058      ;
; -2.108 ; sevenBitRegister:Ey|enARdFF_2:\gen_enardFF_2:1:bit_component|int_q      ; fpAdderControl:controller|enARdFF_2:s3|int_q                                                   ; GClock       ; GClock      ; 1.000        ; 0.295      ; 3.398      ;
; -2.106 ; sevenBitRegister:Ey|enARdFF_2:\gen_enardFF_2:0:bit_component|int_q      ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit6|int_q                                       ; GClock       ; GClock      ; 1.000        ; 0.268      ; 3.369      ;
; -2.102 ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:1:enARdFF_instance|int_q ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:6:bit_component|int_q ; GClock       ; GClock      ; 1.000        ; -0.065     ; 3.032      ;
; -2.100 ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit6|int_q                ; fpAdderControl:controller|enARdFF_2:s7|int_q                                                   ; GClock       ; GClock      ; 1.000        ; -0.052     ; 3.043      ;
; -2.100 ; sevenBitRegister:Ex|enARdFF_2:\gen_enardFF_2:0:bit_component|int_q      ; fpAdderControl:controller|enARdFF_2:s2|int_q                                                   ; GClock       ; GClock      ; 1.000        ; 0.295      ; 3.390      ;
; -2.098 ; sevenBitRegister:Ex|enARdFF_2:\gen_enardFF_2:1:bit_component|int_q      ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit6|int_q                                       ; GClock       ; GClock      ; 1.000        ; 0.268      ; 3.361      ;
; -2.096 ; sevenBitRegister:Ey|enARdFF_2:\gen_enardFF_2:0:bit_component|int_q      ; fpAdderControl:controller|enARdFF_2:s4|int_q                                                   ; GClock       ; GClock      ; 1.000        ; 0.295      ; 3.386      ;
; -2.081 ; sevenBitRegister:Ex|enARdFF_2:\gen_enardFF_2:1:bit_component|int_q      ; fpAdderControl:controller|enARdFF_2:s4|int_q                                                   ; GClock       ; GClock      ; 1.000        ; 0.295      ; 3.371      ;
; -2.078 ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:1:enARdFF_instance|int_q ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:6:bit_component|int_q ; GClock       ; GClock      ; 1.000        ; -0.065     ; 3.008      ;
; -2.066 ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit3|int_q                ; fpAdderControl:controller|enARdFF_2:s7|int_q                                                   ; GClock       ; GClock      ; 1.000        ; 0.296      ; 3.357      ;
; -2.066 ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:2:enARdFF_instance|int_q ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:7:bit_component|int_q ; GClock       ; GClock      ; 1.000        ; -0.065     ; 2.996      ;
; -2.065 ; sevenBitRegister:Ey|enARdFF_2:\gen_enardFF_2:2:bit_component|int_q      ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit5|int_q                                       ; GClock       ; GClock      ; 1.000        ; -0.066     ; 2.994      ;
; -2.058 ; sevenBitRegister:Ey|enARdFF_2:\gen_enardFF_2:2:bit_component|int_q      ; fpAdderControl:controller|enARdFF_2:s3|int_q                                                   ; GClock       ; GClock      ; 1.000        ; 0.295      ; 3.348      ;
; -2.033 ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:0:enARdFF_instance|int_q ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:6:bit_component|int_q ; GClock       ; GClock      ; 1.000        ; -0.065     ; 2.963      ;
; -2.026 ; sevenBitRegister:Ey|enARdFF_2:\gen_enardFF_2:4:bit_component|int_q      ; fpAdderControl:controller|enARdFF_2:s7|int_q                                                   ; GClock       ; GClock      ; 1.000        ; 0.295      ; 3.316      ;
; -1.996 ; sevenBitRegister:Ey|enARdFF_2:\gen_enardFF_2:1:bit_component|int_q      ; fpAdderControl:controller|enARdFF_2:s6|int_q                                                   ; GClock       ; GClock      ; 1.000        ; 0.295      ; 3.286      ;
; -1.992 ; sevenBitRegister:Ey|enARdFF_2:\gen_enardFF_2:1:bit_component|int_q      ; fpAdderControl:controller|enARdFF_2:s5|int_q                                                   ; GClock       ; GClock      ; 1.000        ; 0.295      ; 3.282      ;
; -1.969 ; sevenBitRegister:Ey|enARdFF_2:\gen_enardFF_2:1:bit_component|int_q      ; fpAdderControl:controller|enARdFF_2:s2|int_q                                                   ; GClock       ; GClock      ; 1.000        ; 0.295      ; 3.259      ;
; -1.949 ; fpAdderControl:controller|enARdFF_2:s2|int_q                            ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit4|int_q                                       ; GClock       ; GClock      ; 1.000        ; -0.440     ; 2.504      ;
; -1.946 ; sevenBitRegister:Ey|enARdFF_2:\gen_enardFF_2:2:bit_component|int_q      ; fpAdderControl:controller|enARdFF_2:s6|int_q                                                   ; GClock       ; GClock      ; 1.000        ; 0.295      ; 3.236      ;
; -1.945 ; sevenBitRegister:Ex|enARdFF_2:\gen_enardFF_2:0:bit_component|int_q      ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit3|int_q                                       ; GClock       ; GClock      ; 1.000        ; -0.066     ; 2.874      ;
; -1.942 ; sevenBitRegister:Ey|enARdFF_2:\gen_enardFF_2:2:bit_component|int_q      ; fpAdderControl:controller|enARdFF_2:s5|int_q                                                   ; GClock       ; GClock      ; 1.000        ; 0.295      ; 3.232      ;
; -1.938 ; sevenBitRegister:Ex|enARdFF_2:\gen_enardFF_2:1:bit_component|int_q      ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit5|int_q                                       ; GClock       ; GClock      ; 1.000        ; -0.066     ; 2.867      ;
; -1.930 ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit0|int_q                ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit6|int_q                                       ; GClock       ; GClock      ; 1.000        ; 0.269      ; 3.194      ;
; -1.928 ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:0:enARdFF_instance|int_q ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:6:bit_component|int_q ; GClock       ; GClock      ; 1.000        ; -0.065     ; 2.858      ;
; -1.923 ; sevenBitRegister:Ey|enARdFF_2:\gen_enardFF_2:0:bit_component|int_q      ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit5|int_q                                       ; GClock       ; GClock      ; 1.000        ; -0.066     ; 2.852      ;
; -1.921 ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:3:enARdFF_instance|int_q ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:7:bit_component|int_q ; GClock       ; GClock      ; 1.000        ; -0.065     ; 2.851      ;
; -1.919 ; sevenBitRegister:Ey|enARdFF_2:\gen_enardFF_2:2:bit_component|int_q      ; fpAdderControl:controller|enARdFF_2:s2|int_q                                                   ; GClock       ; GClock      ; 1.000        ; 0.295      ; 3.209      ;
; -1.916 ; sevenBitRegister:Ey|enARdFF_2:\gen_enardFF_2:0:bit_component|int_q      ; fpAdderControl:controller|enARdFF_2:s3|int_q                                                   ; GClock       ; GClock      ; 1.000        ; 0.295      ; 3.206      ;
; -1.910 ; sevenBitRegister:Ex|enARdFF_2:\gen_enardFF_2:1:bit_component|int_q      ; fpAdderControl:controller|enARdFF_2:s3|int_q                                                   ; GClock       ; GClock      ; 1.000        ; 0.295      ; 3.200      ;
; -1.904 ; fpAdderControl:controller|enARdFF_2:s1|int_q                            ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit4|int_q                                       ; GClock       ; GClock      ; 1.000        ; -0.066     ; 2.833      ;
; -1.901 ; sevenBitRegister:Ex|enARdFF_2:\gen_enardFF_2:2:bit_component|int_q      ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit6|int_q                                       ; GClock       ; GClock      ; 1.000        ; 0.268      ; 3.164      ;
; -1.896 ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:3:enARdFF_instance|int_q ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:7:bit_component|int_q ; GClock       ; GClock      ; 1.000        ; -0.065     ; 2.826      ;
; -1.894 ; sevenBitRegister:Ex|enARdFF_2:\gen_enardFF_2:3:bit_component|int_q      ; fpAdderControl:controller|enARdFF_2:s7|int_q                                                   ; GClock       ; GClock      ; 1.000        ; 0.295      ; 3.184      ;
; -1.888 ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:4:enARdFF_instance|int_q ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:8:enARdFF_instance|int_q         ; GClock       ; GClock      ; 1.000        ; -0.065     ; 2.818      ;
+--------+-------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'GClock'                                                                                                                                                                                                                                          ;
+-------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                      ; To Node                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.341 ; fpAdderControl:controller|enARdFF_2:s2|int_q                                                   ; fpAdderControl:controller|enARdFF_2:s2|int_q                                                   ; GClock       ; GClock      ; 0.000        ; 0.079      ; 0.577      ;
; 0.341 ; fpAdderControl:controller|enARdFF_2:s6|int_q                                                   ; fpAdderControl:controller|enARdFF_2:s6|int_q                                                   ; GClock       ; GClock      ; 0.000        ; 0.079      ; 0.577      ;
; 0.341 ; fpAdderControl:controller|enARdFF_2:s4|int_q                                                   ; fpAdderControl:controller|enARdFF_2:s4|int_q                                                   ; GClock       ; GClock      ; 0.000        ; 0.079      ; 0.577      ;
; 0.356 ; sevenBitUpCounter:exponentUpCounter|enARdFF_2:bit1|int_q                                       ; sevenBitUpCounter:exponentUpCounter|enARdFF_2:bit1|int_q                                       ; GClock       ; GClock      ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; sevenBitUpCounter:exponentUpCounter|enARdFF_2:bit4|int_q                                       ; sevenBitUpCounter:exponentUpCounter|enARdFF_2:bit4|int_q                                       ; GClock       ; GClock      ; 0.000        ; 0.064      ; 0.577      ;
; 0.358 ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit0|int_q                                       ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit0|int_q                                       ; GClock       ; GClock      ; 0.000        ; 0.065      ; 0.580      ;
; 0.359 ; sevenBitUpCounter:exponentUpCounter|enARdFF_2:bit0|int_q                                       ; sevenBitUpCounter:exponentUpCounter|enARdFF_2:bit0|int_q                                       ; GClock       ; GClock      ; 0.000        ; 0.064      ; 0.580      ;
; 0.380 ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:0:enARdFF_instance|int_q                        ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:0:bit_component|int_q ; GClock       ; GClock      ; 0.000        ; 0.065      ; 0.602      ;
; 0.380 ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:0:enARdFF_instance|int_q                        ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:1:bit_component|int_q ; GClock       ; GClock      ; 0.000        ; 0.065      ; 0.602      ;
; 0.386 ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:1:enARdFF_instance|int_q                        ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:0:enARdFF_instance|int_q                        ; GClock       ; GClock      ; 0.000        ; 0.065      ; 0.608      ;
; 0.407 ; sevenBitUpCounter:exponentUpCounter|enARdFF_2:bit0|int_q                                       ; sevenBitUpCounter:exponentUpCounter|enARdFF_2:bit1|int_q                                       ; GClock       ; GClock      ; 0.000        ; 0.064      ; 0.628      ;
; 0.482 ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:7:bit_component|int_q ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:7:enARdFF_instance|int_q         ; GClock       ; GClock      ; 0.000        ; 0.064      ; 0.703      ;
; 0.492 ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:2:enARdFF_instance|int_q                        ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:2:bit_component|int_q ; GClock       ; GClock      ; 0.000        ; 0.065      ; 0.714      ;
; 0.499 ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:7:enARdFF_instance|int_q                        ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:6:enARdFF_instance|int_q                        ; GClock       ; GClock      ; 0.000        ; 0.064      ; 0.720      ;
; 0.499 ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:2:enARdFF_instance|int_q                        ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:1:enARdFF_instance|int_q                        ; GClock       ; GClock      ; 0.000        ; 0.065      ; 0.721      ;
; 0.499 ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:5:enARdFF_instance|int_q         ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:4:enARdFF_instance|int_q         ; GClock       ; GClock      ; 0.000        ; 0.064      ; 0.720      ;
; 0.520 ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:3:enARdFF_instance|int_q                        ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:3:bit_component|int_q ; GClock       ; GClock      ; 0.000        ; 0.064      ; 0.741      ;
; 0.525 ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:3:enARdFF_instance|int_q                        ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:2:enARdFF_instance|int_q                        ; GClock       ; GClock      ; 0.000        ; 0.064      ; 0.746      ;
; 0.533 ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:2:enARdFF_instance|int_q                        ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:2:bit_component|int_q ; GClock       ; GClock      ; 0.000        ; 0.064      ; 0.754      ;
; 0.538 ; fpAdderControl:controller|enARdFF_2:s2|int_q                                                   ; fpAdderControl:controller|enARdFF_2:s5|int_q                                                   ; GClock       ; GClock      ; 0.000        ; 0.079      ; 0.774      ;
; 0.555 ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:8:enARdFF_instance|int_q         ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:7:enARdFF_instance|int_q         ; GClock       ; GClock      ; 0.000        ; 0.064      ; 0.776      ;
; 0.569 ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:1:enARdFF_instance|int_q                        ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:1:bit_component|int_q ; GClock       ; GClock      ; 0.000        ; 0.065      ; 0.791      ;
; 0.575 ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:4:enARdFF_instance|int_q                        ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:3:enARdFF_instance|int_q                        ; GClock       ; GClock      ; 0.000        ; 0.064      ; 0.796      ;
; 0.575 ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:1:enARdFF_instance|int_q         ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:0:enARdFF_instance|int_q         ; GClock       ; GClock      ; 0.000        ; 0.064      ; 0.796      ;
; 0.576 ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:1:enARdFF_instance|int_q                        ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:0:enARdFF_instance|int_q                        ; GClock       ; GClock      ; 0.000        ; 0.064      ; 0.797      ;
; 0.576 ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:3:enARdFF_instance|int_q         ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:2:enARdFF_instance|int_q         ; GClock       ; GClock      ; 0.000        ; 0.064      ; 0.797      ;
; 0.576 ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:2:enARdFF_instance|int_q         ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:1:enARdFF_instance|int_q         ; GClock       ; GClock      ; 0.000        ; 0.064      ; 0.797      ;
; 0.577 ; fpAdderControl:controller|enARdFF_2:s3|int_q                                                   ; fpAdderControl:controller|enARdFF_2:s7|int_q                                                   ; GClock       ; GClock      ; 0.000        ; 0.079      ; 0.813      ;
; 0.577 ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:8:enARdFF_instance|int_q                        ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:7:enARdFF_instance|int_q                        ; GClock       ; GClock      ; 0.000        ; 0.064      ; 0.798      ;
; 0.577 ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:7:enARdFF_instance|int_q                        ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:6:enARdFF_instance|int_q                        ; GClock       ; GClock      ; 0.000        ; 0.064      ; 0.798      ;
; 0.577 ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:5:enARdFF_instance|int_q                        ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:4:enARdFF_instance|int_q                        ; GClock       ; GClock      ; 0.000        ; 0.064      ; 0.798      ;
; 0.577 ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:2:enARdFF_instance|int_q                        ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:1:enARdFF_instance|int_q                        ; GClock       ; GClock      ; 0.000        ; 0.064      ; 0.798      ;
; 0.578 ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:6:enARdFF_instance|int_q                        ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:5:enARdFF_instance|int_q                        ; GClock       ; GClock      ; 0.000        ; 0.064      ; 0.799      ;
; 0.579 ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:7:enARdFF_instance|int_q         ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:6:enARdFF_instance|int_q         ; GClock       ; GClock      ; 0.000        ; 0.064      ; 0.800      ;
; 0.580 ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:4:enARdFF_instance|int_q                        ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:3:enARdFF_instance|int_q                        ; GClock       ; GClock      ; 0.000        ; 0.064      ; 0.801      ;
; 0.617 ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:1:bit_component|int_q ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:1:enARdFF_instance|int_q         ; GClock       ; GClock      ; 0.000        ; 0.064      ; 0.838      ;
; 0.619 ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:6:bit_component|int_q ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:6:enARdFF_instance|int_q         ; GClock       ; GClock      ; 0.000        ; 0.064      ; 0.840      ;
; 0.622 ; fpAdderControl:controller|enARdFF_2:s8|int_q                                                   ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:7:enARdFF_instance|int_q         ; GClock       ; GClock      ; 0.000        ; 0.064      ; 0.843      ;
; 0.624 ; fpAdderControl:controller|enARdFF_2:s8|int_q                                                   ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:0:enARdFF_instance|int_q         ; GClock       ; GClock      ; 0.000        ; 0.064      ; 0.845      ;
; 0.625 ; fpAdderControl:controller|enARdFF_2:s8|int_q                                                   ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:2:enARdFF_instance|int_q         ; GClock       ; GClock      ; 0.000        ; 0.064      ; 0.846      ;
; 0.632 ; fpAdderControl:controller|enARdFF_2:s8|int_q                                                   ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:6:enARdFF_instance|int_q         ; GClock       ; GClock      ; 0.000        ; 0.064      ; 0.853      ;
; 0.639 ; fpAdderControl:controller|enARdFF_2:s8|int_q                                                   ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:4:enARdFF_instance|int_q         ; GClock       ; GClock      ; 0.000        ; 0.064      ; 0.860      ;
; 0.639 ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:0:bit_component|int_q ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:0:enARdFF_instance|int_q         ; GClock       ; GClock      ; 0.000        ; 0.064      ; 0.860      ;
; 0.641 ; fpAdderControl:controller|enARdFF_2:s8|int_q                                                   ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:5:enARdFF_instance|int_q         ; GClock       ; GClock      ; 0.000        ; 0.064      ; 0.862      ;
; 0.643 ; fpAdderControl:controller|enARdFF_2:s8|int_q                                                   ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:3:enARdFF_instance|int_q         ; GClock       ; GClock      ; 0.000        ; 0.064      ; 0.864      ;
; 0.643 ; fpAdderControl:controller|enasdff:s0|int_q                                                     ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:1:enARdFF_instance|int_q                        ; GClock       ; GClock      ; 0.000        ; 0.064      ; 0.864      ;
; 0.644 ; fpAdderControl:controller|enasdff:s0|int_q                                                     ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:2:enARdFF_instance|int_q                        ; GClock       ; GClock      ; 0.000        ; 0.064      ; 0.865      ;
; 0.645 ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:3:enARdFF_instance|int_q                        ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:3:bit_component|int_q ; GClock       ; GClock      ; 0.000        ; 0.064      ; 0.866      ;
; 0.645 ; fpAdderControl:controller|enasdff:s0|int_q                                                     ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:6:enARdFF_instance|int_q                        ; GClock       ; GClock      ; 0.000        ; 0.064      ; 0.866      ;
; 0.646 ; fpAdderControl:controller|enasdff:s0|int_q                                                     ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:7:enARdFF_instance|int_q                        ; GClock       ; GClock      ; 0.000        ; 0.064      ; 0.867      ;
; 0.652 ; fpAdderControl:controller|enasdff:s0|int_q                                                     ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:8:enARdFF_instance|int_q                        ; GClock       ; GClock      ; 0.000        ; 0.064      ; 0.873      ;
; 0.653 ; fpAdderControl:controller|enasdff:s0|int_q                                                     ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:8:enARdFF_instance|int_q                        ; GClock       ; GClock      ; 0.000        ; 0.064      ; 0.874      ;
; 0.654 ; fpAdderControl:controller|enasdff:s0|int_q                                                     ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:5:enARdFF_instance|int_q                        ; GClock       ; GClock      ; 0.000        ; 0.064      ; 0.875      ;
; 0.655 ; fpAdderControl:controller|enasdff:s0|int_q                                                     ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:6:enARdFF_instance|int_q                        ; GClock       ; GClock      ; 0.000        ; 0.064      ; 0.876      ;
; 0.655 ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:6:enARdFF_instance|int_q         ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:5:enARdFF_instance|int_q         ; GClock       ; GClock      ; 0.000        ; 0.064      ; 0.876      ;
; 0.656 ; fpAdderControl:controller|enasdff:s0|int_q                                                     ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:3:enARdFF_instance|int_q                        ; GClock       ; GClock      ; 0.000        ; 0.064      ; 0.877      ;
; 0.659 ; fpAdderControl:controller|enasdff:s0|int_q                                                     ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:3:enARdFF_instance|int_q                        ; GClock       ; GClock      ; 0.000        ; 0.064      ; 0.880      ;
; 0.661 ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:1:enARdFF_instance|int_q                        ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:1:bit_component|int_q ; GClock       ; GClock      ; 0.000        ; 0.064      ; 0.882      ;
; 0.668 ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit4|int_q                                       ; fpAdderControl:controller|enARdFF_2:s7|int_q                                                   ; GClock       ; GClock      ; 0.000        ; 0.440      ; 1.265      ;
; 0.675 ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit4|int_q                                       ; fpAdderControl:controller|enARdFF_2:s6|int_q                                                   ; GClock       ; GClock      ; 0.000        ; 0.440      ; 1.272      ;
; 0.678 ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit4|int_q                                       ; fpAdderControl:controller|enARdFF_2:s4|int_q                                                   ; GClock       ; GClock      ; 0.000        ; 0.440      ; 1.275      ;
; 0.681 ; sevenBitUpCounter:exponentUpCounter|enARdFF_2:bit6|int_q                                       ; sevenBitUpCounter:exponentUpCounter|enARdFF_2:bit6|int_q                                       ; GClock       ; GClock      ; 0.000        ; 0.064      ; 0.902      ;
; 0.685 ; sevenBitRegister:Ex|enARdFF_2:\gen_enardFF_2:1:bit_component|int_q                             ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit2|int_q                                       ; GClock       ; GClock      ; 0.000        ; 0.412      ; 1.254      ;
; 0.689 ; fpAdderControl:controller|enARdFF_2:s1|int_q                                                   ; fpAdderControl:controller|enARdFF_2:s4|int_q                                                   ; GClock       ; GClock      ; 0.000        ; 0.439      ; 1.285      ;
; 0.694 ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:5:bit_component|int_q ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:5:enARdFF_instance|int_q         ; GClock       ; GClock      ; 0.000        ; 0.064      ; 0.915      ;
; 0.698 ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:8:enARdFF_instance|int_q                        ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:7:enARdFF_instance|int_q                        ; GClock       ; GClock      ; 0.000        ; 0.064      ; 0.919      ;
; 0.705 ; sevenBitUpCounter:exponentUpCounter|enARdFF_2:bit0|int_q                                       ; sevenBitUpCounter:exponentUpCounter|enARdFF_2:bit2|int_q                                       ; GClock       ; GClock      ; 0.000        ; 0.064      ; 0.926      ;
; 0.706 ; fpAdderControl:controller|enARdFF_2:s1|int_q                                                   ; fpAdderControl:controller|enARdFF_2:s2|int_q                                                   ; GClock       ; GClock      ; 0.000        ; 0.439      ; 1.302      ;
; 0.708 ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:0:enARdFF_instance|int_q                        ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:1:bit_component|int_q ; GClock       ; GClock      ; 0.000        ; 0.064      ; 0.929      ;
; 0.718 ; fpAdderControl:controller|enARdFF_2:s1|int_q                                                   ; fpAdderControl:controller|enARdFF_2:s3|int_q                                                   ; GClock       ; GClock      ; 0.000        ; 0.439      ; 1.314      ;
; 0.721 ; sevenBitRegister:Ex|enARdFF_2:\gen_enardFF_2:5:bit_component|int_q                             ; fpAdderControl:controller|enARdFF_2:s2|int_q                                                   ; GClock       ; GClock      ; 0.000        ; 0.439      ; 1.317      ;
; 0.721 ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:4:bit_component|int_q ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:4:enARdFF_instance|int_q         ; GClock       ; GClock      ; 0.000        ; 0.064      ; 0.942      ;
; 0.721 ; fpAdderControl:controller|enARdFF_2:s8|int_q                                                   ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:1:enARdFF_instance|int_q         ; GClock       ; GClock      ; 0.000        ; 0.064      ; 0.942      ;
; 0.722 ; sevenBitRegister:Ex|enARdFF_2:\gen_enardFF_2:5:bit_component|int_q                             ; fpAdderControl:controller|enARdFF_2:s3|int_q                                                   ; GClock       ; GClock      ; 0.000        ; 0.439      ; 1.318      ;
; 0.723 ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:5:enARdFF_instance|int_q                        ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:5:bit_component|int_q ; GClock       ; GClock      ; 0.000        ; 0.064      ; 0.944      ;
; 0.727 ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:3:enARdFF_instance|int_q                        ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:2:enARdFF_instance|int_q                        ; GClock       ; GClock      ; 0.000        ; 0.064      ; 0.948      ;
; 0.728 ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:0:enARdFF_instance|int_q                        ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:0:bit_component|int_q ; GClock       ; GClock      ; 0.000        ; 0.064      ; 0.949      ;
; 0.744 ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:4:enARdFF_instance|int_q                        ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:4:bit_component|int_q ; GClock       ; GClock      ; 0.000        ; 0.064      ; 0.965      ;
; 0.746 ; sevenBitRegister:Ex|enARdFF_2:\gen_enardFF_2:5:bit_component|int_q                             ; fpAdderControl:controller|enARdFF_2:s6|int_q                                                   ; GClock       ; GClock      ; 0.000        ; 0.439      ; 1.342      ;
; 0.747 ; sevenBitRegister:Ex|enARdFF_2:\gen_enardFF_2:5:bit_component|int_q                             ; fpAdderControl:controller|enARdFF_2:s5|int_q                                                   ; GClock       ; GClock      ; 0.000        ; 0.439      ; 1.343      ;
; 0.752 ; sevenBitRegister:Ey|enARdFF_2:\gen_enardFF_2:0:bit_component|int_q                             ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit2|int_q                                       ; GClock       ; GClock      ; 0.000        ; 0.412      ; 1.321      ;
; 0.756 ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:4:enARdFF_instance|int_q                        ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:4:bit_component|int_q ; GClock       ; GClock      ; 0.000        ; 0.064      ; 0.977      ;
; 0.773 ; fpAdderControl:controller|enARdFF_2:s1|int_q                                                   ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit2|int_q                                       ; GClock       ; GClock      ; 0.000        ; 0.412      ; 1.342      ;
; 0.786 ; fpAdderControl:controller|enARdFF_2:s2|int_q                                                   ; fpAdderControl:controller|enARdFF_2:s3|int_q                                                   ; GClock       ; GClock      ; 0.000        ; 0.079      ; 1.022      ;
; 0.789 ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit0|int_q                                       ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit2|int_q                                       ; GClock       ; GClock      ; 0.000        ; 0.413      ; 1.359      ;
; 0.795 ; sevenBitUpCounter:exponentUpCounter|enARdFF_2:bit4|int_q                                       ; sevenBitUpCounter:exponentUpCounter|enARdFF_2:bit5|int_q                                       ; GClock       ; GClock      ; 0.000        ; 0.064      ; 1.016      ;
; 0.803 ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:4:enARdFF_instance|int_q         ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:3:enARdFF_instance|int_q         ; GClock       ; GClock      ; 0.000        ; 0.064      ; 1.024      ;
; 0.807 ; sevenBitUpCounter:exponentUpCounter|enARdFF_2:bit2|int_q                                       ; sevenBitUpCounter:exponentUpCounter|enARdFF_2:bit2|int_q                                       ; GClock       ; GClock      ; 0.000        ; 0.064      ; 1.028      ;
; 0.811 ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:2:bit_component|int_q ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:2:enARdFF_instance|int_q         ; GClock       ; GClock      ; 0.000        ; 0.064      ; 1.032      ;
; 0.814 ; sevenBitUpCounter:exponentUpCounter|enARdFF_2:bit0|int_q                                       ; sevenBitUpCounter:exponentUpCounter|enARdFF_2:bit3|int_q                                       ; GClock       ; GClock      ; 0.000        ; 0.064      ; 1.035      ;
; 0.815 ; fpAdderControl:controller|enARdFF_2:s2|int_q                                                   ; fpAdderControl:controller|enARdFF_2:s6|int_q                                                   ; GClock       ; GClock      ; 0.000        ; 0.079      ; 1.051      ;
; 0.816 ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit1|int_q                                       ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit2|int_q                                       ; GClock       ; GClock      ; 0.000        ; 0.413      ; 1.386      ;
; 0.821 ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:8:enARdFF_instance|int_q                        ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:8:enARdFF_instance|int_q         ; GClock       ; GClock      ; 0.000        ; 0.063      ; 1.041      ;
; 0.823 ; sevenBitRegister:Ey|enARdFF_2:\gen_enardFF_2:6:bit_component|int_q                             ; fpAdderControl:controller|enARdFF_2:s2|int_q                                                   ; GClock       ; GClock      ; 0.000        ; 0.440      ; 1.420      ;
; 0.824 ; sevenBitRegister:Ey|enARdFF_2:\gen_enardFF_2:6:bit_component|int_q                             ; fpAdderControl:controller|enARdFF_2:s3|int_q                                                   ; GClock       ; GClock      ; 0.000        ; 0.440      ; 1.421      ;
; 0.826 ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:8:enARdFF_instance|int_q                        ; fpAdderControl:controller|enARdFF_2:s8|int_q                                                   ; GClock       ; GClock      ; 0.000        ; 0.063      ; 1.046      ;
; 0.833 ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:6:enARdFF_instance|int_q                        ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:6:bit_component|int_q ; GClock       ; GClock      ; 0.000        ; 0.063      ; 1.053      ;
; 0.838 ; sevenBitRegister:Ey|enARdFF_2:\gen_enardFF_2:2:bit_component|int_q                             ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit2|int_q                                       ; GClock       ; GClock      ; 0.000        ; 0.412      ; 1.407      ;
; 0.838 ; fpAdderControl:controller|enARdFF_2:s2|int_q                                                   ; fpAdderControl:controller|enARdFF_2:s4|int_q                                                   ; GClock       ; GClock      ; 0.000        ; 0.079      ; 1.074      ;
; 0.838 ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:5:enARdFF_instance|int_q                        ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:5:bit_component|int_q ; GClock       ; GClock      ; 0.000        ; 0.064      ; 1.059      ;
+-------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'GClock'                                                                                                                             ;
+--------+--------------+----------------+-----------------+--------+------------+------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock  ; Clock Edge ; Target                                                                                         ;
+--------+--------------+----------------+-----------------+--------+------------+------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; GClock ; Rise       ; GClock                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; fpAdderControl:controller|enARdFF_2:s1|int_q                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; fpAdderControl:controller|enARdFF_2:s2|int_q                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; fpAdderControl:controller|enARdFF_2:s3|int_q                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; fpAdderControl:controller|enARdFF_2:s4|int_q                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; fpAdderControl:controller|enARdFF_2:s5|int_q                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; fpAdderControl:controller|enARdFF_2:s6|int_q                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; fpAdderControl:controller|enARdFF_2:s7|int_q                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; fpAdderControl:controller|enARdFF_2:s8|int_q                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; fpAdderControl:controller|enasdff:s0|int_q                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:0:bit_component|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:1:bit_component|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:2:bit_component|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:3:bit_component|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:4:bit_component|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:5:bit_component|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:6:bit_component|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:7:bit_component|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:0:enARdFF_instance|int_q                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:1:enARdFF_instance|int_q                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:2:enARdFF_instance|int_q                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:3:enARdFF_instance|int_q                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:4:enARdFF_instance|int_q                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:5:enARdFF_instance|int_q                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:6:enARdFF_instance|int_q                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:7:enARdFF_instance|int_q                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:8:enARdFF_instance|int_q                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:0:enARdFF_instance|int_q                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:1:enARdFF_instance|int_q                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:2:enARdFF_instance|int_q                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:3:enARdFF_instance|int_q                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:4:enARdFF_instance|int_q                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:5:enARdFF_instance|int_q                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:6:enARdFF_instance|int_q                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:7:enARdFF_instance|int_q                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:8:enARdFF_instance|int_q                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:0:enARdFF_instance|int_q         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:1:enARdFF_instance|int_q         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:2:enARdFF_instance|int_q         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:3:enARdFF_instance|int_q         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:4:enARdFF_instance|int_q         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:5:enARdFF_instance|int_q         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:6:enARdFF_instance|int_q         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:7:enARdFF_instance|int_q         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:8:enARdFF_instance|int_q         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit0|int_q                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit1|int_q                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit2|int_q                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit3|int_q                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit4|int_q                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit5|int_q                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit6|int_q                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; sevenBitRegister:Ex|enARdFF_2:\gen_enardFF_2:0:bit_component|int_q                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; sevenBitRegister:Ex|enARdFF_2:\gen_enardFF_2:1:bit_component|int_q                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; sevenBitRegister:Ex|enARdFF_2:\gen_enardFF_2:2:bit_component|int_q                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; sevenBitRegister:Ex|enARdFF_2:\gen_enardFF_2:3:bit_component|int_q                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; sevenBitRegister:Ex|enARdFF_2:\gen_enardFF_2:4:bit_component|int_q                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; sevenBitRegister:Ex|enARdFF_2:\gen_enardFF_2:5:bit_component|int_q                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; sevenBitRegister:Ex|enARdFF_2:\gen_enardFF_2:6:bit_component|int_q                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; sevenBitRegister:Ey|enARdFF_2:\gen_enardFF_2:0:bit_component|int_q                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; sevenBitRegister:Ey|enARdFF_2:\gen_enardFF_2:1:bit_component|int_q                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; sevenBitRegister:Ey|enARdFF_2:\gen_enardFF_2:2:bit_component|int_q                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; sevenBitRegister:Ey|enARdFF_2:\gen_enardFF_2:3:bit_component|int_q                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; sevenBitRegister:Ey|enARdFF_2:\gen_enardFF_2:4:bit_component|int_q                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; sevenBitRegister:Ey|enARdFF_2:\gen_enardFF_2:5:bit_component|int_q                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; sevenBitRegister:Ey|enARdFF_2:\gen_enardFF_2:6:bit_component|int_q                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; sevenBitUpCounter:exponentUpCounter|enARdFF_2:bit0|int_q                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; sevenBitUpCounter:exponentUpCounter|enARdFF_2:bit1|int_q                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; sevenBitUpCounter:exponentUpCounter|enARdFF_2:bit2|int_q                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; sevenBitUpCounter:exponentUpCounter|enARdFF_2:bit3|int_q                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; sevenBitUpCounter:exponentUpCounter|enARdFF_2:bit4|int_q                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; sevenBitUpCounter:exponentUpCounter|enARdFF_2:bit5|int_q                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; sevenBitUpCounter:exponentUpCounter|enARdFF_2:bit6|int_q                                       ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; fpAdderControl:controller|enARdFF_2:s2|int_q                                                   ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; fpAdderControl:controller|enARdFF_2:s3|int_q                                                   ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; fpAdderControl:controller|enARdFF_2:s4|int_q                                                   ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; fpAdderControl:controller|enARdFF_2:s5|int_q                                                   ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; fpAdderControl:controller|enARdFF_2:s6|int_q                                                   ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; fpAdderControl:controller|enARdFF_2:s7|int_q                                                   ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; fpAdderControl:controller|enARdFF_2:s8|int_q                                                   ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:6:bit_component|int_q ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:7:bit_component|int_q ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:0:enARdFF_instance|int_q                        ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:1:enARdFF_instance|int_q                        ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:2:enARdFF_instance|int_q                        ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:3:enARdFF_instance|int_q                        ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:4:enARdFF_instance|int_q                        ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:5:enARdFF_instance|int_q                        ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:6:enARdFF_instance|int_q                        ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:7:enARdFF_instance|int_q                        ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:8:enARdFF_instance|int_q                        ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:3:enARdFF_instance|int_q                        ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:4:enARdFF_instance|int_q                        ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:5:enARdFF_instance|int_q                        ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:6:enARdFF_instance|int_q                        ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:7:enARdFF_instance|int_q                        ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:8:enARdFF_instance|int_q                        ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:0:enARdFF_instance|int_q         ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:1:enARdFF_instance|int_q         ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:2:enARdFF_instance|int_q         ;
+--------+--------------+----------------+-----------------+--------+------------+------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; ExponentA[*]  ; GClock     ; 2.544 ; 3.012 ; Rise       ; GClock          ;
;  ExponentA[0] ; GClock     ; 2.429 ; 2.911 ; Rise       ; GClock          ;
;  ExponentA[1] ; GClock     ; 1.754 ; 2.194 ; Rise       ; GClock          ;
;  ExponentA[2] ; GClock     ; 1.736 ; 2.176 ; Rise       ; GClock          ;
;  ExponentA[3] ; GClock     ; 1.732 ; 2.173 ; Rise       ; GClock          ;
;  ExponentA[4] ; GClock     ; 2.039 ; 2.490 ; Rise       ; GClock          ;
;  ExponentA[5] ; GClock     ; 2.544 ; 3.012 ; Rise       ; GClock          ;
;  ExponentA[6] ; GClock     ; 2.349 ; 2.796 ; Rise       ; GClock          ;
; ExponentB[*]  ; GClock     ; 2.753 ; 3.206 ; Rise       ; GClock          ;
;  ExponentB[0] ; GClock     ; 2.176 ; 2.614 ; Rise       ; GClock          ;
;  ExponentB[1] ; GClock     ; 2.156 ; 2.592 ; Rise       ; GClock          ;
;  ExponentB[2] ; GClock     ; 1.688 ; 2.112 ; Rise       ; GClock          ;
;  ExponentB[3] ; GClock     ; 2.525 ; 2.994 ; Rise       ; GClock          ;
;  ExponentB[4] ; GClock     ; 2.753 ; 3.206 ; Rise       ; GClock          ;
;  ExponentB[5] ; GClock     ; 1.937 ; 2.373 ; Rise       ; GClock          ;
;  ExponentB[6] ; GClock     ; 2.040 ; 2.482 ; Rise       ; GClock          ;
; GReset        ; GClock     ; 1.737 ; 1.759 ; Rise       ; GClock          ;
; MantissaA[*]  ; GClock     ; 3.236 ; 3.725 ; Rise       ; GClock          ;
;  MantissaA[0] ; GClock     ; 1.851 ; 2.336 ; Rise       ; GClock          ;
;  MantissaA[1] ; GClock     ; 2.129 ; 2.593 ; Rise       ; GClock          ;
;  MantissaA[2] ; GClock     ; 2.145 ; 2.673 ; Rise       ; GClock          ;
;  MantissaA[3] ; GClock     ; 3.236 ; 3.725 ; Rise       ; GClock          ;
;  MantissaA[4] ; GClock     ; 1.864 ; 2.310 ; Rise       ; GClock          ;
;  MantissaA[5] ; GClock     ; 2.147 ; 2.626 ; Rise       ; GClock          ;
;  MantissaA[6] ; GClock     ; 1.893 ; 2.356 ; Rise       ; GClock          ;
;  MantissaA[7] ; GClock     ; 1.658 ; 2.113 ; Rise       ; GClock          ;
; MantissaB[*]  ; GClock     ; 2.239 ; 2.694 ; Rise       ; GClock          ;
;  MantissaB[0] ; GClock     ; 2.186 ; 2.659 ; Rise       ; GClock          ;
;  MantissaB[1] ; GClock     ; 2.173 ; 2.646 ; Rise       ; GClock          ;
;  MantissaB[2] ; GClock     ; 1.608 ; 2.059 ; Rise       ; GClock          ;
;  MantissaB[3] ; GClock     ; 1.907 ; 2.372 ; Rise       ; GClock          ;
;  MantissaB[4] ; GClock     ; 2.112 ; 2.582 ; Rise       ; GClock          ;
;  MantissaB[5] ; GClock     ; 2.239 ; 2.694 ; Rise       ; GClock          ;
;  MantissaB[6] ; GClock     ; 2.053 ; 2.554 ; Rise       ; GClock          ;
;  MantissaB[7] ; GClock     ; 1.817 ; 2.270 ; Rise       ; GClock          ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; ExponentA[*]  ; GClock     ; -1.341 ; -1.768 ; Rise       ; GClock          ;
;  ExponentA[0] ; GClock     ; -2.010 ; -2.476 ; Rise       ; GClock          ;
;  ExponentA[1] ; GClock     ; -1.361 ; -1.788 ; Rise       ; GClock          ;
;  ExponentA[2] ; GClock     ; -1.345 ; -1.771 ; Rise       ; GClock          ;
;  ExponentA[3] ; GClock     ; -1.341 ; -1.768 ; Rise       ; GClock          ;
;  ExponentA[4] ; GClock     ; -1.635 ; -2.072 ; Rise       ; GClock          ;
;  ExponentA[5] ; GClock     ; -2.121 ; -2.574 ; Rise       ; GClock          ;
;  ExponentA[6] ; GClock     ; -1.933 ; -2.366 ; Rise       ; GClock          ;
; ExponentB[*]  ; GClock     ; -1.298 ; -1.709 ; Rise       ; GClock          ;
;  ExponentB[0] ; GClock     ; -1.764 ; -2.190 ; Rise       ; GClock          ;
;  ExponentB[1] ; GClock     ; -1.749 ; -2.171 ; Rise       ; GClock          ;
;  ExponentB[2] ; GClock     ; -1.298 ; -1.709 ; Rise       ; GClock          ;
;  ExponentB[3] ; GClock     ; -2.103 ; -2.557 ; Rise       ; GClock          ;
;  ExponentB[4] ; GClock     ; -2.321 ; -2.759 ; Rise       ; GClock          ;
;  ExponentB[5] ; GClock     ; -1.537 ; -1.959 ; Rise       ; GClock          ;
;  ExponentB[6] ; GClock     ; -1.637 ; -2.065 ; Rise       ; GClock          ;
; GReset        ; GClock     ; -1.103 ; -1.155 ; Rise       ; GClock          ;
; MantissaA[*]  ; GClock     ; -1.255 ; -1.689 ; Rise       ; GClock          ;
;  MantissaA[0] ; GClock     ; -1.439 ; -1.902 ; Rise       ; GClock          ;
;  MantissaA[1] ; GClock     ; -1.697 ; -2.105 ; Rise       ; GClock          ;
;  MantissaA[2] ; GClock     ; -1.711 ; -2.178 ; Rise       ; GClock          ;
;  MantissaA[3] ; GClock     ; -2.759 ; -3.191 ; Rise       ; GClock          ;
;  MantissaA[4] ; GClock     ; -1.456 ; -1.879 ; Rise       ; GClock          ;
;  MantissaA[5] ; GClock     ; -1.715 ; -2.137 ; Rise       ; GClock          ;
;  MantissaA[6] ; GClock     ; -1.480 ; -1.922 ; Rise       ; GClock          ;
;  MantissaA[7] ; GClock     ; -1.255 ; -1.689 ; Rise       ; GClock          ;
; MantissaB[*]  ; GClock     ; -1.156 ; -1.556 ; Rise       ; GClock          ;
;  MantissaB[0] ; GClock     ; -1.711 ; -2.132 ; Rise       ; GClock          ;
;  MantissaB[1] ; GClock     ; -1.752 ; -2.199 ; Rise       ; GClock          ;
;  MantissaB[2] ; GClock     ; -1.156 ; -1.556 ; Rise       ; GClock          ;
;  MantissaB[3] ; GClock     ; -1.494 ; -1.938 ; Rise       ; GClock          ;
;  MantissaB[4] ; GClock     ; -1.643 ; -2.081 ; Rise       ; GClock          ;
;  MantissaB[5] ; GClock     ; -1.813 ; -2.218 ; Rise       ; GClock          ;
;  MantissaB[6] ; GClock     ; -1.621 ; -2.063 ; Rise       ; GClock          ;
;  MantissaB[7] ; GClock     ; -1.404 ; -1.837 ; Rise       ; GClock          ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; ExponentOut[*]  ; GClock     ; 7.717 ; 7.698 ; Rise       ; GClock          ;
;  ExponentOut[0] ; GClock     ; 7.068 ; 7.079 ; Rise       ; GClock          ;
;  ExponentOut[1] ; GClock     ; 6.637 ; 6.637 ; Rise       ; GClock          ;
;  ExponentOut[2] ; GClock     ; 7.235 ; 7.225 ; Rise       ; GClock          ;
;  ExponentOut[3] ; GClock     ; 6.704 ; 6.681 ; Rise       ; GClock          ;
;  ExponentOut[4] ; GClock     ; 7.717 ; 7.698 ; Rise       ; GClock          ;
;  ExponentOut[5] ; GClock     ; 7.127 ; 7.111 ; Rise       ; GClock          ;
;  ExponentOut[6] ; GClock     ; 6.973 ; 6.934 ; Rise       ; GClock          ;
; MantissaOut[*]  ; GClock     ; 6.741 ; 6.688 ; Rise       ; GClock          ;
;  MantissaOut[0] ; GClock     ; 6.672 ; 6.633 ; Rise       ; GClock          ;
;  MantissaOut[1] ; GClock     ; 6.192 ; 6.125 ; Rise       ; GClock          ;
;  MantissaOut[2] ; GClock     ; 6.727 ; 6.688 ; Rise       ; GClock          ;
;  MantissaOut[3] ; GClock     ; 6.736 ; 6.681 ; Rise       ; GClock          ;
;  MantissaOut[4] ; GClock     ; 6.741 ; 6.686 ; Rise       ; GClock          ;
;  MantissaOut[5] ; GClock     ; 6.712 ; 6.659 ; Rise       ; GClock          ;
;  MantissaOut[6] ; GClock     ; 6.178 ; 6.101 ; Rise       ; GClock          ;
;  MantissaOut[7] ; GClock     ; 6.738 ; 6.688 ; Rise       ; GClock          ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; ExponentOut[*]  ; GClock     ; 6.418 ; 6.416 ; Rise       ; GClock          ;
;  ExponentOut[0] ; GClock     ; 6.858 ; 6.867 ; Rise       ; GClock          ;
;  ExponentOut[1] ; GClock     ; 6.418 ; 6.416 ; Rise       ; GClock          ;
;  ExponentOut[2] ; GClock     ; 6.991 ; 6.978 ; Rise       ; GClock          ;
;  ExponentOut[3] ; GClock     ; 6.482 ; 6.457 ; Rise       ; GClock          ;
;  ExponentOut[4] ; GClock     ; 7.455 ; 7.434 ; Rise       ; GClock          ;
;  ExponentOut[5] ; GClock     ; 6.891 ; 6.871 ; Rise       ; GClock          ;
;  ExponentOut[6] ; GClock     ; 6.742 ; 6.701 ; Rise       ; GClock          ;
; MantissaOut[*]  ; GClock     ; 5.979 ; 5.902 ; Rise       ; GClock          ;
;  MantissaOut[0] ; GClock     ; 6.455 ; 6.413 ; Rise       ; GClock          ;
;  MantissaOut[1] ; GClock     ; 5.993 ; 5.925 ; Rise       ; GClock          ;
;  MantissaOut[2] ; GClock     ; 6.508 ; 6.466 ; Rise       ; GClock          ;
;  MantissaOut[3] ; GClock     ; 6.515 ; 6.458 ; Rise       ; GClock          ;
;  MantissaOut[4] ; GClock     ; 6.521 ; 6.465 ; Rise       ; GClock          ;
;  MantissaOut[5] ; GClock     ; 6.494 ; 6.439 ; Rise       ; GClock          ;
;  MantissaOut[6] ; GClock     ; 5.979 ; 5.902 ; Rise       ; GClock          ;
;  MantissaOut[7] ; GClock     ; 6.518 ; 6.465 ; Rise       ; GClock          ;
+-----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------+
; Propagation Delay                                              ;
+--------------+-------------+--------+--------+--------+--------+
; Input Port   ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+--------------+-------------+--------+--------+--------+--------+
; ExponentA[0] ; SignOut     ; 10.070 ; 9.976  ; 10.534 ; 10.449 ;
; ExponentA[1] ; SignOut     ; 9.755  ; 9.661  ; 10.075 ; 9.990  ;
; ExponentA[2] ; SignOut     ; 9.636  ; 9.542  ; 10.063 ; 9.978  ;
; ExponentA[3] ; SignOut     ; 9.667  ; 9.573  ; 9.998  ; 9.913  ;
; ExponentA[4] ; SignOut     ; 9.802  ; 9.708  ; 10.237 ; 10.152 ;
; ExponentA[5] ; SignOut     ; 9.904  ; 9.810  ; 10.268 ; 10.183 ;
; ExponentA[6] ; SignOut     ; 9.525  ; 9.431  ; 9.915  ; 9.830  ;
; ExponentB[0] ; SignOut     ; 9.908  ; 9.823  ; 10.412 ; 10.318 ;
; ExponentB[1] ; SignOut     ; 9.584  ; 9.499  ; 10.203 ; 10.109 ;
; ExponentB[2] ; SignOut     ; 9.522  ; 9.437  ; 10.008 ; 9.914  ;
; ExponentB[3] ; SignOut     ; 9.812  ; 9.727  ; 10.470 ; 10.376 ;
; ExponentB[4] ; SignOut     ; 10.054 ; 9.969  ; 10.559 ; 10.465 ;
; ExponentB[5] ; SignOut     ; 9.865  ; 9.780  ; 10.510 ; 10.416 ;
; ExponentB[6] ; SignOut     ; 8.735  ; 8.650  ; 9.213  ; 9.119  ;
; MantissaA[0] ; SignOut     ; 10.331 ; 10.237 ; 10.785 ; 10.700 ;
; MantissaA[1] ; SignOut     ; 10.273 ; 10.179 ; 10.726 ; 10.641 ;
; MantissaA[2] ; SignOut     ; 10.059 ; 9.965  ; 10.512 ; 10.427 ;
; MantissaA[3] ; SignOut     ; 11.273 ; 11.179 ; 11.766 ; 11.681 ;
; MantissaA[4] ; SignOut     ; 10.418 ; 10.324 ; 10.846 ; 10.761 ;
; MantissaA[5] ; SignOut     ; 10.297 ; 10.203 ; 10.781 ; 10.696 ;
; MantissaA[6] ; SignOut     ; 9.972  ; 9.878  ; 10.401 ; 10.316 ;
; MantissaA[7] ; SignOut     ; 8.978  ; 8.884  ; 9.363  ; 9.278  ;
; MantissaB[0] ; SignOut     ; 10.270 ; 10.185 ; 10.801 ; 10.707 ;
; MantissaB[1] ; SignOut     ; 10.590 ; 10.505 ; 11.111 ; 11.017 ;
; MantissaB[2] ; SignOut     ; 9.962  ; 9.877  ; 10.511 ; 10.417 ;
; MantissaB[3] ; SignOut     ; 9.805  ; 9.720  ; 10.300 ; 10.206 ;
; MantissaB[4] ; SignOut     ; 9.833  ; 9.748  ; 10.383 ; 10.289 ;
; MantissaB[5] ; SignOut     ; 9.810  ; 9.725  ; 10.328 ; 10.234 ;
; MantissaB[6] ; SignOut     ; 9.689  ; 9.604  ; 10.240 ; 10.146 ;
; MantissaB[7] ; SignOut     ; 9.337  ; 9.252  ; 9.788  ; 9.694  ;
; SignA        ; SignOut     ; 5.849  ;        ;        ; 5.862  ;
; SignB        ; SignOut     ; 5.615  ;        ;        ; 5.612  ;
+--------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------------+
; Minimum Propagation Delay                                      ;
+--------------+-------------+--------+--------+--------+--------+
; Input Port   ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+--------------+-------------+--------+--------+--------+--------+
; ExponentA[0] ; SignOut     ; 9.365  ; 9.271  ; 9.895  ; 9.810  ;
; ExponentA[1] ; SignOut     ; 9.009  ; 8.915  ; 9.483  ; 9.398  ;
; ExponentA[2] ; SignOut     ; 8.945  ; 8.851  ; 9.438  ; 9.353  ;
; ExponentA[3] ; SignOut     ; 8.930  ; 8.836  ; 9.408  ; 9.323  ;
; ExponentA[4] ; SignOut     ; 9.105  ; 9.011  ; 9.620  ; 9.535  ;
; ExponentA[5] ; SignOut     ; 9.153  ; 9.059  ; 9.667  ; 9.582  ;
; ExponentA[6] ; SignOut     ; 8.965  ; 8.871  ; 9.404  ; 9.319  ;
; ExponentB[0] ; SignOut     ; 9.345  ; 9.260  ; 9.739  ; 9.645  ;
; ExponentB[1] ; SignOut     ; 9.004  ; 8.919  ; 9.382  ; 9.288  ;
; ExponentB[2] ; SignOut     ; 8.978  ; 8.893  ; 9.351  ; 9.257  ;
; ExponentB[3] ; SignOut     ; 9.221  ; 9.136  ; 9.642  ; 9.548  ;
; ExponentB[4] ; SignOut     ; 9.484  ; 9.399  ; 9.886  ; 9.792  ;
; ExponentB[5] ; SignOut     ; 9.271  ; 9.186  ; 9.676  ; 9.582  ;
; ExponentB[6] ; SignOut     ; 8.338  ; 8.253  ; 8.772  ; 8.678  ;
; MantissaA[0] ; SignOut     ; 9.690  ; 9.596  ; 10.145 ; 10.060 ;
; MantissaA[1] ; SignOut     ; 9.687  ; 9.593  ; 10.122 ; 10.037 ;
; MantissaA[2] ; SignOut     ; 9.433  ; 9.339  ; 9.882  ; 9.797  ;
; MantissaA[3] ; SignOut     ; 10.653 ; 10.559 ; 11.127 ; 11.042 ;
; MantissaA[4] ; SignOut     ; 9.780  ; 9.686  ; 10.201 ; 10.116 ;
; MantissaA[5] ; SignOut     ; 9.711  ; 9.617  ; 10.162 ; 10.077 ;
; MantissaA[6] ; SignOut     ; 9.345  ; 9.251  ; 9.761  ; 9.676  ;
; MantissaA[7] ; SignOut     ; 8.641  ; 8.547  ; 9.027  ; 8.942  ;
; MantissaB[0] ; SignOut     ; 9.649  ; 9.564  ; 10.092 ; 9.998  ;
; MantissaB[1] ; SignOut     ; 10.002 ; 9.917  ; 10.514 ; 10.420 ;
; MantissaB[2] ; SignOut     ; 9.353  ; 9.268  ; 9.811  ; 9.717  ;
; MantissaB[3] ; SignOut     ; 9.245  ; 9.160  ; 9.735  ; 9.641  ;
; MantissaB[4] ; SignOut     ; 9.230  ; 9.145  ; 9.687  ; 9.593  ;
; MantissaB[5] ; SignOut     ; 9.251  ; 9.166  ; 9.758  ; 9.664  ;
; MantissaB[6] ; SignOut     ; 9.090  ; 9.005  ; 9.563  ; 9.469  ;
; MantissaB[7] ; SignOut     ; 8.901  ; 8.816  ; 9.362  ; 9.268  ;
; SignA        ; SignOut     ; 5.645  ;        ;        ; 5.641  ;
; SignB        ; SignOut     ; 5.446  ;        ;        ; 5.446  ;
+--------------+-------------+--------+--------+--------+--------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 268.31 MHz ; 250.0 MHz       ; GClock     ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+--------+--------+------------------+
; Clock  ; Slack  ; End Point TNS    ;
+--------+--------+------------------+
; GClock ; -2.727 ; -92.048          ;
+--------+--------+------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+--------+-------+------------------+
; Clock  ; Slack ; End Point TNS    ;
+--------+-------+------------------+
; GClock ; 0.297 ; 0.000            ;
+--------+-------+------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+--------+--------+--------------------------------+
; Clock  ; Slack  ; End Point TNS                  ;
+--------+--------+--------------------------------+
; GClock ; -3.000 ; -75.000                        ;
+--------+--------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'GClock'                                                                                                                                                                                                                    ;
+--------+-------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                               ; To Node                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.727 ; fpAdderControl:controller|enARdFF_2:s2|int_q                            ; fpAdderControl:controller|enARdFF_2:s7|int_q                                                   ; GClock       ; GClock      ; 1.000        ; -0.070     ; 3.652      ;
; -2.651 ; fpAdderControl:controller|enARdFF_2:s1|int_q                            ; fpAdderControl:controller|enARdFF_2:s7|int_q                                                   ; GClock       ; GClock      ; 1.000        ; 0.266      ; 3.912      ;
; -2.466 ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit2|int_q                ; fpAdderControl:controller|enARdFF_2:s7|int_q                                                   ; GClock       ; GClock      ; 1.000        ; -0.044     ; 3.417      ;
; -2.460 ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:1:enARdFF_instance|int_q ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:8:enARdFF_instance|int_q         ; GClock       ; GClock      ; 1.000        ; -0.058     ; 3.397      ;
; -2.450 ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:1:enARdFF_instance|int_q ; fpAdderControl:controller|enARdFF_2:s8|int_q                                                   ; GClock       ; GClock      ; 1.000        ; -0.058     ; 3.387      ;
; -2.440 ; sevenBitRegister:Ex|enARdFF_2:\gen_enardFF_2:0:bit_component|int_q      ; fpAdderControl:controller|enARdFF_2:s7|int_q                                                   ; GClock       ; GClock      ; 1.000        ; 0.266      ; 3.701      ;
; -2.436 ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:1:enARdFF_instance|int_q ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:8:enARdFF_instance|int_q         ; GClock       ; GClock      ; 1.000        ; -0.058     ; 3.373      ;
; -2.426 ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:1:enARdFF_instance|int_q ; fpAdderControl:controller|enARdFF_2:s8|int_q                                                   ; GClock       ; GClock      ; 1.000        ; -0.058     ; 3.363      ;
; -2.394 ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:0:enARdFF_instance|int_q ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:8:enARdFF_instance|int_q         ; GClock       ; GClock      ; 1.000        ; -0.058     ; 3.331      ;
; -2.384 ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:0:enARdFF_instance|int_q ; fpAdderControl:controller|enARdFF_2:s8|int_q                                                   ; GClock       ; GClock      ; 1.000        ; -0.058     ; 3.321      ;
; -2.352 ; fpAdderControl:controller|enARdFF_2:s2|int_q                            ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit6|int_q                                       ; GClock       ; GClock      ; 1.000        ; -0.096     ; 3.251      ;
; -2.343 ; sevenBitRegister:Ey|enARdFF_2:\gen_enardFF_2:1:bit_component|int_q      ; fpAdderControl:controller|enARdFF_2:s7|int_q                                                   ; GClock       ; GClock      ; 1.000        ; 0.266      ; 3.604      ;
; -2.327 ; fpAdderControl:controller|enARdFF_2:s2|int_q                            ; fpAdderControl:controller|enARdFF_2:s4|int_q                                                   ; GClock       ; GClock      ; 1.000        ; -0.070     ; 3.252      ;
; -2.301 ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:0:enARdFF_instance|int_q ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:8:enARdFF_instance|int_q         ; GClock       ; GClock      ; 1.000        ; -0.058     ; 3.238      ;
; -2.291 ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:0:enARdFF_instance|int_q ; fpAdderControl:controller|enARdFF_2:s8|int_q                                                   ; GClock       ; GClock      ; 1.000        ; -0.058     ; 3.228      ;
; -2.280 ; sevenBitRegister:Ey|enARdFF_2:\gen_enardFF_2:2:bit_component|int_q      ; fpAdderControl:controller|enARdFF_2:s7|int_q                                                   ; GClock       ; GClock      ; 1.000        ; 0.266      ; 3.541      ;
; -2.277 ; fpAdderControl:controller|enARdFF_2:s1|int_q                            ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit6|int_q                                       ; GClock       ; GClock      ; 1.000        ; 0.240      ; 3.512      ;
; -2.260 ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:2:enARdFF_instance|int_q ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:8:enARdFF_instance|int_q         ; GClock       ; GClock      ; 1.000        ; -0.058     ; 3.197      ;
; -2.253 ; fpAdderControl:controller|enARdFF_2:s1|int_q                            ; fpAdderControl:controller|enARdFF_2:s4|int_q                                                   ; GClock       ; GClock      ; 1.000        ; 0.266      ; 3.514      ;
; -2.250 ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:2:enARdFF_instance|int_q ; fpAdderControl:controller|enARdFF_2:s8|int_q                                                   ; GClock       ; GClock      ; 1.000        ; -0.058     ; 3.187      ;
; -2.200 ; fpAdderControl:controller|enARdFF_2:s2|int_q                            ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit5|int_q                                       ; GClock       ; GClock      ; 1.000        ; -0.394     ; 2.801      ;
; -2.194 ; sevenBitRegister:Ex|enARdFF_2:\gen_enardFF_2:1:bit_component|int_q      ; fpAdderControl:controller|enARdFF_2:s7|int_q                                                   ; GClock       ; GClock      ; 1.000        ; 0.266      ; 3.455      ;
; -2.168 ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:1:enARdFF_instance|int_q ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:7:bit_component|int_q ; GClock       ; GClock      ; 1.000        ; -0.058     ; 3.105      ;
; -2.164 ; fpAdderControl:controller|enARdFF_2:s2|int_q                            ; fpAdderControl:controller|enARdFF_2:s3|int_q                                                   ; GClock       ; GClock      ; 1.000        ; -0.070     ; 3.089      ;
; -2.157 ; sevenBitRegister:Ey|enARdFF_2:\gen_enardFF_2:0:bit_component|int_q      ; fpAdderControl:controller|enARdFF_2:s7|int_q                                                   ; GClock       ; GClock      ; 1.000        ; 0.266      ; 3.418      ;
; -2.144 ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:1:enARdFF_instance|int_q ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:7:bit_component|int_q ; GClock       ; GClock      ; 1.000        ; -0.058     ; 3.081      ;
; -2.102 ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:0:enARdFF_instance|int_q ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:7:bit_component|int_q ; GClock       ; GClock      ; 1.000        ; -0.058     ; 3.039      ;
; -2.092 ; fpAdderControl:controller|enARdFF_2:s1|int_q                            ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit5|int_q                                       ; GClock       ; GClock      ; 1.000        ; -0.058     ; 3.029      ;
; -2.082 ; fpAdderControl:controller|enARdFF_2:s1|int_q                            ; fpAdderControl:controller|enARdFF_2:s3|int_q                                                   ; GClock       ; GClock      ; 1.000        ; 0.266      ; 3.343      ;
; -2.080 ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit2|int_q                ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit6|int_q                                       ; GClock       ; GClock      ; 1.000        ; -0.070     ; 3.005      ;
; -2.073 ; fpAdderControl:controller|enARdFF_2:s2|int_q                            ; fpAdderControl:controller|enARdFF_2:s6|int_q                                                   ; GClock       ; GClock      ; 1.000        ; -0.070     ; 2.998      ;
; -2.066 ; sevenBitRegister:Ex|enARdFF_2:\gen_enardFF_2:0:bit_component|int_q      ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit6|int_q                                       ; GClock       ; GClock      ; 1.000        ; 0.240      ; 3.301      ;
; -2.062 ; fpAdderControl:controller|enARdFF_2:s2|int_q                            ; fpAdderControl:controller|enARdFF_2:s5|int_q                                                   ; GClock       ; GClock      ; 1.000        ; -0.070     ; 2.987      ;
; -2.042 ; sevenBitRegister:Ex|enARdFF_2:\gen_enardFF_2:0:bit_component|int_q      ; fpAdderControl:controller|enARdFF_2:s4|int_q                                                   ; GClock       ; GClock      ; 1.000        ; 0.266      ; 3.303      ;
; -2.039 ; fpAdderControl:controller|enARdFF_2:s2|int_q                            ; fpAdderControl:controller|enARdFF_2:s2|int_q                                                   ; GClock       ; GClock      ; 1.000        ; -0.070     ; 2.964      ;
; -2.028 ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:2:enARdFF_instance|int_q ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:8:enARdFF_instance|int_q         ; GClock       ; GClock      ; 1.000        ; -0.058     ; 2.965      ;
; -2.023 ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit0|int_q                ; fpAdderControl:controller|enARdFF_2:s7|int_q                                                   ; GClock       ; GClock      ; 1.000        ; 0.267      ; 3.285      ;
; -2.018 ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:2:enARdFF_instance|int_q ; fpAdderControl:controller|enARdFF_2:s8|int_q                                                   ; GClock       ; GClock      ; 1.000        ; -0.058     ; 2.955      ;
; -2.012 ; sevenBitRegister:Ex|enARdFF_2:\gen_enardFF_2:2:bit_component|int_q      ; fpAdderControl:controller|enARdFF_2:s7|int_q                                                   ; GClock       ; GClock      ; 1.000        ; 0.266      ; 3.273      ;
; -2.009 ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:0:enARdFF_instance|int_q ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:7:bit_component|int_q ; GClock       ; GClock      ; 1.000        ; -0.058     ; 2.946      ;
; -1.990 ; fpAdderControl:controller|enARdFF_2:s1|int_q                            ; fpAdderControl:controller|enARdFF_2:s6|int_q                                                   ; GClock       ; GClock      ; 1.000        ; 0.266      ; 3.251      ;
; -1.986 ; fpAdderControl:controller|enARdFF_2:s1|int_q                            ; fpAdderControl:controller|enARdFF_2:s5|int_q                                                   ; GClock       ; GClock      ; 1.000        ; 0.266      ; 3.247      ;
; -1.985 ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit2|int_q                ; fpAdderControl:controller|enARdFF_2:s4|int_q                                                   ; GClock       ; GClock      ; 1.000        ; -0.044     ; 2.936      ;
; -1.968 ; sevenBitRegister:Ey|enARdFF_2:\gen_enardFF_2:1:bit_component|int_q      ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit6|int_q                                       ; GClock       ; GClock      ; 1.000        ; 0.240      ; 3.203      ;
; -1.968 ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:2:enARdFF_instance|int_q ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:7:bit_component|int_q ; GClock       ; GClock      ; 1.000        ; -0.058     ; 2.905      ;
; -1.965 ; fpAdderControl:controller|enARdFF_2:s1|int_q                            ; fpAdderControl:controller|enARdFF_2:s2|int_q                                                   ; GClock       ; GClock      ; 1.000        ; 0.266      ; 3.226      ;
; -1.943 ; sevenBitRegister:Ey|enARdFF_2:\gen_enardFF_2:1:bit_component|int_q      ; fpAdderControl:controller|enARdFF_2:s4|int_q                                                   ; GClock       ; GClock      ; 1.000        ; 0.266      ; 3.204      ;
; -1.914 ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit2|int_q                ; fpAdderControl:controller|enARdFF_2:s3|int_q                                                   ; GClock       ; GClock      ; 1.000        ; -0.044     ; 2.865      ;
; -1.913 ; sevenBitRegister:Ex|enARdFF_2:\gen_enardFF_2:0:bit_component|int_q      ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit5|int_q                                       ; GClock       ; GClock      ; 1.000        ; -0.058     ; 2.850      ;
; -1.906 ; sevenBitRegister:Ey|enARdFF_2:\gen_enardFF_2:2:bit_component|int_q      ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit6|int_q                                       ; GClock       ; GClock      ; 1.000        ; 0.240      ; 3.141      ;
; -1.896 ; fpAdderControl:controller|enARdFF_2:s2|int_q                            ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit3|int_q                                       ; GClock       ; GClock      ; 1.000        ; -0.394     ; 2.497      ;
; -1.888 ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:3:enARdFF_instance|int_q ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:8:enARdFF_instance|int_q         ; GClock       ; GClock      ; 1.000        ; -0.058     ; 2.825      ;
; -1.882 ; sevenBitRegister:Ey|enARdFF_2:\gen_enardFF_2:2:bit_component|int_q      ; fpAdderControl:controller|enARdFF_2:s4|int_q                                                   ; GClock       ; GClock      ; 1.000        ; 0.266      ; 3.143      ;
; -1.878 ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:3:enARdFF_instance|int_q ; fpAdderControl:controller|enARdFF_2:s8|int_q                                                   ; GClock       ; GClock      ; 1.000        ; -0.058     ; 2.815      ;
; -1.877 ; sevenBitRegister:Ex|enARdFF_2:\gen_enardFF_2:0:bit_component|int_q      ; fpAdderControl:controller|enARdFF_2:s3|int_q                                                   ; GClock       ; GClock      ; 1.000        ; 0.266      ; 3.138      ;
; -1.870 ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:3:enARdFF_instance|int_q ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:8:enARdFF_instance|int_q         ; GClock       ; GClock      ; 1.000        ; -0.058     ; 2.807      ;
; -1.866 ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit1|int_q                ; fpAdderControl:controller|enARdFF_2:s7|int_q                                                   ; GClock       ; GClock      ; 1.000        ; 0.267      ; 3.128      ;
; -1.860 ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:3:enARdFF_instance|int_q ; fpAdderControl:controller|enARdFF_2:s8|int_q                                                   ; GClock       ; GClock      ; 1.000        ; -0.058     ; 2.797      ;
; -1.860 ; fpAdderControl:controller|enARdFF_2:s1|int_q                            ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit3|int_q                                       ; GClock       ; GClock      ; 1.000        ; -0.058     ; 2.797      ;
; -1.850 ; sevenBitRegister:Ey|enARdFF_2:\gen_enardFF_2:3:bit_component|int_q      ; fpAdderControl:controller|enARdFF_2:s7|int_q                                                   ; GClock       ; GClock      ; 1.000        ; 0.266      ; 3.111      ;
; -1.819 ; sevenBitRegister:Ex|enARdFF_2:\gen_enardFF_2:1:bit_component|int_q      ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit6|int_q                                       ; GClock       ; GClock      ; 1.000        ; 0.240      ; 3.054      ;
; -1.816 ; sevenBitRegister:Ey|enARdFF_2:\gen_enardFF_2:1:bit_component|int_q      ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit5|int_q                                       ; GClock       ; GClock      ; 1.000        ; -0.058     ; 2.753      ;
; -1.812 ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit2|int_q                ; fpAdderControl:controller|enARdFF_2:s6|int_q                                                   ; GClock       ; GClock      ; 1.000        ; -0.044     ; 2.763      ;
; -1.801 ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit2|int_q                ; fpAdderControl:controller|enARdFF_2:s5|int_q                                                   ; GClock       ; GClock      ; 1.000        ; -0.044     ; 2.752      ;
; -1.798 ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit6|int_q                ; fpAdderControl:controller|enARdFF_2:s7|int_q                                                   ; GClock       ; GClock      ; 1.000        ; -0.044     ; 2.749      ;
; -1.794 ; sevenBitRegister:Ex|enARdFF_2:\gen_enardFF_2:1:bit_component|int_q      ; fpAdderControl:controller|enARdFF_2:s4|int_q                                                   ; GClock       ; GClock      ; 1.000        ; 0.266      ; 3.055      ;
; -1.786 ; sevenBitRegister:Ex|enARdFF_2:\gen_enardFF_2:0:bit_component|int_q      ; fpAdderControl:controller|enARdFF_2:s6|int_q                                                   ; GClock       ; GClock      ; 1.000        ; 0.266      ; 3.047      ;
; -1.782 ; sevenBitRegister:Ey|enARdFF_2:\gen_enardFF_2:0:bit_component|int_q      ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit6|int_q                                       ; GClock       ; GClock      ; 1.000        ; 0.240      ; 3.017      ;
; -1.780 ; sevenBitRegister:Ey|enARdFF_2:\gen_enardFF_2:1:bit_component|int_q      ; fpAdderControl:controller|enARdFF_2:s3|int_q                                                   ; GClock       ; GClock      ; 1.000        ; 0.266      ; 3.041      ;
; -1.777 ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit3|int_q                ; fpAdderControl:controller|enARdFF_2:s7|int_q                                                   ; GClock       ; GClock      ; 1.000        ; 0.267      ; 3.039      ;
; -1.775 ; sevenBitRegister:Ex|enARdFF_2:\gen_enardFF_2:0:bit_component|int_q      ; fpAdderControl:controller|enARdFF_2:s5|int_q                                                   ; GClock       ; GClock      ; 1.000        ; 0.266      ; 3.036      ;
; -1.772 ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:1:enARdFF_instance|int_q ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:6:bit_component|int_q ; GClock       ; GClock      ; 1.000        ; -0.058     ; 2.709      ;
; -1.757 ; sevenBitRegister:Ey|enARdFF_2:\gen_enardFF_2:0:bit_component|int_q      ; fpAdderControl:controller|enARdFF_2:s4|int_q                                                   ; GClock       ; GClock      ; 1.000        ; 0.266      ; 3.018      ;
; -1.754 ; sevenBitRegister:Ex|enARdFF_2:\gen_enardFF_2:0:bit_component|int_q      ; fpAdderControl:controller|enARdFF_2:s2|int_q                                                   ; GClock       ; GClock      ; 1.000        ; 0.266      ; 3.015      ;
; -1.748 ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:1:enARdFF_instance|int_q ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:6:bit_component|int_q ; GClock       ; GClock      ; 1.000        ; -0.058     ; 2.685      ;
; -1.736 ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:2:enARdFF_instance|int_q ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:7:bit_component|int_q ; GClock       ; GClock      ; 1.000        ; -0.058     ; 2.673      ;
; -1.721 ; sevenBitRegister:Ey|enARdFF_2:\gen_enardFF_2:2:bit_component|int_q      ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit5|int_q                                       ; GClock       ; GClock      ; 1.000        ; -0.058     ; 2.658      ;
; -1.711 ; sevenBitRegister:Ey|enARdFF_2:\gen_enardFF_2:2:bit_component|int_q      ; fpAdderControl:controller|enARdFF_2:s3|int_q                                                   ; GClock       ; GClock      ; 1.000        ; 0.266      ; 2.972      ;
; -1.706 ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:0:enARdFF_instance|int_q ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:6:bit_component|int_q ; GClock       ; GClock      ; 1.000        ; -0.058     ; 2.643      ;
; -1.689 ; sevenBitRegister:Ey|enARdFF_2:\gen_enardFF_2:1:bit_component|int_q      ; fpAdderControl:controller|enARdFF_2:s6|int_q                                                   ; GClock       ; GClock      ; 1.000        ; 0.266      ; 2.950      ;
; -1.689 ; sevenBitRegister:Ey|enARdFF_2:\gen_enardFF_2:4:bit_component|int_q      ; fpAdderControl:controller|enARdFF_2:s7|int_q                                                   ; GClock       ; GClock      ; 1.000        ; 0.266      ; 2.950      ;
; -1.678 ; sevenBitRegister:Ey|enARdFF_2:\gen_enardFF_2:1:bit_component|int_q      ; fpAdderControl:controller|enARdFF_2:s5|int_q                                                   ; GClock       ; GClock      ; 1.000        ; 0.266      ; 2.939      ;
; -1.675 ; fpAdderControl:controller|enARdFF_2:s2|int_q                            ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit4|int_q                                       ; GClock       ; GClock      ; 1.000        ; -0.394     ; 2.276      ;
; -1.667 ; sevenBitRegister:Ex|enARdFF_2:\gen_enardFF_2:1:bit_component|int_q      ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit5|int_q                                       ; GClock       ; GClock      ; 1.000        ; -0.058     ; 2.604      ;
; -1.655 ; sevenBitRegister:Ey|enARdFF_2:\gen_enardFF_2:1:bit_component|int_q      ; fpAdderControl:controller|enARdFF_2:s2|int_q                                                   ; GClock       ; GClock      ; 1.000        ; 0.266      ; 2.916      ;
; -1.649 ; sevenBitRegister:Ex|enARdFF_2:\gen_enardFF_2:0:bit_component|int_q      ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit3|int_q                                       ; GClock       ; GClock      ; 1.000        ; -0.058     ; 2.586      ;
; -1.637 ; sevenBitRegister:Ex|enARdFF_2:\gen_enardFF_2:2:bit_component|int_q      ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit6|int_q                                       ; GClock       ; GClock      ; 1.000        ; 0.240      ; 2.872      ;
; -1.637 ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit0|int_q                ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit6|int_q                                       ; GClock       ; GClock      ; 1.000        ; 0.241      ; 2.873      ;
; -1.631 ; sevenBitRegister:Ex|enARdFF_2:\gen_enardFF_2:1:bit_component|int_q      ; fpAdderControl:controller|enARdFF_2:s3|int_q                                                   ; GClock       ; GClock      ; 1.000        ; 0.266      ; 2.892      ;
; -1.630 ; sevenBitRegister:Ey|enARdFF_2:\gen_enardFF_2:0:bit_component|int_q      ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit5|int_q                                       ; GClock       ; GClock      ; 1.000        ; -0.058     ; 2.567      ;
; -1.619 ; sevenBitRegister:Ey|enARdFF_2:\gen_enardFF_2:2:bit_component|int_q      ; fpAdderControl:controller|enARdFF_2:s6|int_q                                                   ; GClock       ; GClock      ; 1.000        ; 0.266      ; 2.880      ;
; -1.615 ; sevenBitRegister:Ey|enARdFF_2:\gen_enardFF_2:2:bit_component|int_q      ; fpAdderControl:controller|enARdFF_2:s5|int_q                                                   ; GClock       ; GClock      ; 1.000        ; 0.266      ; 2.876      ;
; -1.613 ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:0:enARdFF_instance|int_q ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:6:bit_component|int_q ; GClock       ; GClock      ; 1.000        ; -0.058     ; 2.550      ;
; -1.612 ; sevenBitRegister:Ex|enARdFF_2:\gen_enardFF_2:2:bit_component|int_q      ; fpAdderControl:controller|enARdFF_2:s4|int_q                                                   ; GClock       ; GClock      ; 1.000        ; 0.266      ; 2.873      ;
; -1.611 ; sevenBitRegister:Ex|enARdFF_2:\gen_enardFF_2:3:bit_component|int_q      ; fpAdderControl:controller|enARdFF_2:s7|int_q                                                   ; GClock       ; GClock      ; 1.000        ; 0.266      ; 2.872      ;
; -1.596 ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:3:enARdFF_instance|int_q ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:7:bit_component|int_q ; GClock       ; GClock      ; 1.000        ; -0.058     ; 2.533      ;
; -1.594 ; sevenBitRegister:Ey|enARdFF_2:\gen_enardFF_2:0:bit_component|int_q      ; fpAdderControl:controller|enARdFF_2:s3|int_q                                                   ; GClock       ; GClock      ; 1.000        ; 0.266      ; 2.855      ;
; -1.594 ; sevenBitRegister:Ey|enARdFF_2:\gen_enardFF_2:6:bit_component|int_q      ; fpAdderControl:controller|enARdFF_2:s7|int_q                                                   ; GClock       ; GClock      ; 1.000        ; 0.267      ; 2.856      ;
; -1.594 ; sevenBitRegister:Ey|enARdFF_2:\gen_enardFF_2:2:bit_component|int_q      ; fpAdderControl:controller|enARdFF_2:s2|int_q                                                   ; GClock       ; GClock      ; 1.000        ; 0.266      ; 2.855      ;
; -1.585 ; fpAdderControl:controller|enARdFF_2:s1|int_q                            ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit4|int_q                                       ; GClock       ; GClock      ; 1.000        ; -0.058     ; 2.522      ;
+--------+-------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'GClock'                                                                                                                                                                                                                                           ;
+-------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                      ; To Node                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.297 ; fpAdderControl:controller|enARdFF_2:s2|int_q                                                   ; fpAdderControl:controller|enARdFF_2:s2|int_q                                                   ; GClock       ; GClock      ; 0.000        ; 0.070      ; 0.511      ;
; 0.297 ; fpAdderControl:controller|enARdFF_2:s6|int_q                                                   ; fpAdderControl:controller|enARdFF_2:s6|int_q                                                   ; GClock       ; GClock      ; 0.000        ; 0.070      ; 0.511      ;
; 0.297 ; fpAdderControl:controller|enARdFF_2:s4|int_q                                                   ; fpAdderControl:controller|enARdFF_2:s4|int_q                                                   ; GClock       ; GClock      ; 0.000        ; 0.070      ; 0.511      ;
; 0.309 ; sevenBitUpCounter:exponentUpCounter|enARdFF_2:bit1|int_q                                       ; sevenBitUpCounter:exponentUpCounter|enARdFF_2:bit1|int_q                                       ; GClock       ; GClock      ; 0.000        ; 0.058      ; 0.511      ;
; 0.310 ; sevenBitUpCounter:exponentUpCounter|enARdFF_2:bit4|int_q                                       ; sevenBitUpCounter:exponentUpCounter|enARdFF_2:bit4|int_q                                       ; GClock       ; GClock      ; 0.000        ; 0.057      ; 0.511      ;
; 0.317 ; sevenBitUpCounter:exponentUpCounter|enARdFF_2:bit0|int_q                                       ; sevenBitUpCounter:exponentUpCounter|enARdFF_2:bit0|int_q                                       ; GClock       ; GClock      ; 0.000        ; 0.058      ; 0.519      ;
; 0.318 ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit0|int_q                                       ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit0|int_q                                       ; GClock       ; GClock      ; 0.000        ; 0.057      ; 0.519      ;
; 0.340 ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:0:enARdFF_instance|int_q                        ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:0:bit_component|int_q ; GClock       ; GClock      ; 0.000        ; 0.057      ; 0.541      ;
; 0.340 ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:0:enARdFF_instance|int_q                        ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:1:bit_component|int_q ; GClock       ; GClock      ; 0.000        ; 0.057      ; 0.541      ;
; 0.351 ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:1:enARdFF_instance|int_q                        ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:0:enARdFF_instance|int_q                        ; GClock       ; GClock      ; 0.000        ; 0.057      ; 0.552      ;
; 0.363 ; sevenBitUpCounter:exponentUpCounter|enARdFF_2:bit0|int_q                                       ; sevenBitUpCounter:exponentUpCounter|enARdFF_2:bit1|int_q                                       ; GClock       ; GClock      ; 0.000        ; 0.058      ; 0.565      ;
; 0.437 ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:7:bit_component|int_q ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:7:enARdFF_instance|int_q         ; GClock       ; GClock      ; 0.000        ; 0.057      ; 0.638      ;
; 0.441 ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:2:enARdFF_instance|int_q                        ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:2:bit_component|int_q ; GClock       ; GClock      ; 0.000        ; 0.057      ; 0.642      ;
; 0.451 ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:7:enARdFF_instance|int_q                        ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:6:enARdFF_instance|int_q                        ; GClock       ; GClock      ; 0.000        ; 0.057      ; 0.652      ;
; 0.452 ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:5:enARdFF_instance|int_q         ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:4:enARdFF_instance|int_q         ; GClock       ; GClock      ; 0.000        ; 0.057      ; 0.653      ;
; 0.453 ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:2:enARdFF_instance|int_q                        ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:1:enARdFF_instance|int_q                        ; GClock       ; GClock      ; 0.000        ; 0.057      ; 0.654      ;
; 0.474 ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:3:enARdFF_instance|int_q                        ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:3:bit_component|int_q ; GClock       ; GClock      ; 0.000        ; 0.057      ; 0.675      ;
; 0.484 ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:2:enARdFF_instance|int_q                        ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:2:bit_component|int_q ; GClock       ; GClock      ; 0.000        ; 0.057      ; 0.685      ;
; 0.485 ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:3:enARdFF_instance|int_q                        ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:2:enARdFF_instance|int_q                        ; GClock       ; GClock      ; 0.000        ; 0.057      ; 0.686      ;
; 0.489 ; fpAdderControl:controller|enARdFF_2:s2|int_q                                                   ; fpAdderControl:controller|enARdFF_2:s5|int_q                                                   ; GClock       ; GClock      ; 0.000        ; 0.070      ; 0.703      ;
; 0.500 ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:8:enARdFF_instance|int_q         ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:7:enARdFF_instance|int_q         ; GClock       ; GClock      ; 0.000        ; 0.057      ; 0.701      ;
; 0.515 ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:1:enARdFF_instance|int_q                        ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:1:bit_component|int_q ; GClock       ; GClock      ; 0.000        ; 0.057      ; 0.716      ;
; 0.518 ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:1:enARdFF_instance|int_q         ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:0:enARdFF_instance|int_q         ; GClock       ; GClock      ; 0.000        ; 0.057      ; 0.719      ;
; 0.519 ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:4:enARdFF_instance|int_q                        ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:3:enARdFF_instance|int_q                        ; GClock       ; GClock      ; 0.000        ; 0.057      ; 0.720      ;
; 0.519 ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:2:enARdFF_instance|int_q         ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:1:enARdFF_instance|int_q         ; GClock       ; GClock      ; 0.000        ; 0.057      ; 0.720      ;
; 0.520 ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:8:enARdFF_instance|int_q                        ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:7:enARdFF_instance|int_q                        ; GClock       ; GClock      ; 0.000        ; 0.057      ; 0.721      ;
; 0.520 ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:7:enARdFF_instance|int_q                        ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:6:enARdFF_instance|int_q                        ; GClock       ; GClock      ; 0.000        ; 0.057      ; 0.721      ;
; 0.520 ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:5:enARdFF_instance|int_q                        ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:4:enARdFF_instance|int_q                        ; GClock       ; GClock      ; 0.000        ; 0.057      ; 0.721      ;
; 0.520 ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:2:enARdFF_instance|int_q                        ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:1:enARdFF_instance|int_q                        ; GClock       ; GClock      ; 0.000        ; 0.057      ; 0.721      ;
; 0.520 ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:1:enARdFF_instance|int_q                        ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:0:enARdFF_instance|int_q                        ; GClock       ; GClock      ; 0.000        ; 0.057      ; 0.721      ;
; 0.520 ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:3:enARdFF_instance|int_q         ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:2:enARdFF_instance|int_q         ; GClock       ; GClock      ; 0.000        ; 0.057      ; 0.721      ;
; 0.521 ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:6:enARdFF_instance|int_q                        ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:5:enARdFF_instance|int_q                        ; GClock       ; GClock      ; 0.000        ; 0.057      ; 0.722      ;
; 0.522 ; fpAdderControl:controller|enARdFF_2:s3|int_q                                                   ; fpAdderControl:controller|enARdFF_2:s7|int_q                                                   ; GClock       ; GClock      ; 0.000        ; 0.070      ; 0.736      ;
; 0.522 ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:7:enARdFF_instance|int_q         ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:6:enARdFF_instance|int_q         ; GClock       ; GClock      ; 0.000        ; 0.057      ; 0.723      ;
; 0.523 ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:4:enARdFF_instance|int_q                        ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:3:enARdFF_instance|int_q                        ; GClock       ; GClock      ; 0.000        ; 0.057      ; 0.724      ;
; 0.562 ; fpAdderControl:controller|enARdFF_2:s8|int_q                                                   ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:7:enARdFF_instance|int_q         ; GClock       ; GClock      ; 0.000        ; 0.057      ; 0.763      ;
; 0.564 ; fpAdderControl:controller|enARdFF_2:s8|int_q                                                   ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:0:enARdFF_instance|int_q         ; GClock       ; GClock      ; 0.000        ; 0.057      ; 0.765      ;
; 0.564 ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:6:bit_component|int_q ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:6:enARdFF_instance|int_q         ; GClock       ; GClock      ; 0.000        ; 0.057      ; 0.765      ;
; 0.565 ; fpAdderControl:controller|enARdFF_2:s8|int_q                                                   ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:2:enARdFF_instance|int_q         ; GClock       ; GClock      ; 0.000        ; 0.057      ; 0.766      ;
; 0.567 ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:1:bit_component|int_q ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:1:enARdFF_instance|int_q         ; GClock       ; GClock      ; 0.000        ; 0.056      ; 0.767      ;
; 0.573 ; fpAdderControl:controller|enARdFF_2:s8|int_q                                                   ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:6:enARdFF_instance|int_q         ; GClock       ; GClock      ; 0.000        ; 0.057      ; 0.774      ;
; 0.580 ; fpAdderControl:controller|enARdFF_2:s8|int_q                                                   ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:4:enARdFF_instance|int_q         ; GClock       ; GClock      ; 0.000        ; 0.057      ; 0.781      ;
; 0.582 ; fpAdderControl:controller|enARdFF_2:s8|int_q                                                   ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:5:enARdFF_instance|int_q         ; GClock       ; GClock      ; 0.000        ; 0.057      ; 0.783      ;
; 0.585 ; fpAdderControl:controller|enARdFF_2:s8|int_q                                                   ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:3:enARdFF_instance|int_q         ; GClock       ; GClock      ; 0.000        ; 0.057      ; 0.786      ;
; 0.587 ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:3:enARdFF_instance|int_q                        ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:3:bit_component|int_q ; GClock       ; GClock      ; 0.000        ; 0.057      ; 0.788      ;
; 0.588 ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:0:bit_component|int_q ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:0:enARdFF_instance|int_q         ; GClock       ; GClock      ; 0.000        ; 0.056      ; 0.788      ;
; 0.589 ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit4|int_q                                       ; fpAdderControl:controller|enARdFF_2:s7|int_q                                                   ; GClock       ; GClock      ; 0.000        ; 0.394      ; 1.127      ;
; 0.591 ; fpAdderControl:controller|enasdff:s0|int_q                                                     ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:1:enARdFF_instance|int_q                        ; GClock       ; GClock      ; 0.000        ; 0.056      ; 0.791      ;
; 0.592 ; fpAdderControl:controller|enasdff:s0|int_q                                                     ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:2:enARdFF_instance|int_q                        ; GClock       ; GClock      ; 0.000        ; 0.056      ; 0.792      ;
; 0.593 ; fpAdderControl:controller|enasdff:s0|int_q                                                     ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:6:enARdFF_instance|int_q                        ; GClock       ; GClock      ; 0.000        ; 0.056      ; 0.793      ;
; 0.594 ; fpAdderControl:controller|enasdff:s0|int_q                                                     ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:7:enARdFF_instance|int_q                        ; GClock       ; GClock      ; 0.000        ; 0.056      ; 0.794      ;
; 0.599 ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:6:enARdFF_instance|int_q         ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:5:enARdFF_instance|int_q         ; GClock       ; GClock      ; 0.000        ; 0.057      ; 0.800      ;
; 0.600 ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:1:enARdFF_instance|int_q                        ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:1:bit_component|int_q ; GClock       ; GClock      ; 0.000        ; 0.057      ; 0.801      ;
; 0.601 ; fpAdderControl:controller|enasdff:s0|int_q                                                     ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:8:enARdFF_instance|int_q                        ; GClock       ; GClock      ; 0.000        ; 0.056      ; 0.801      ;
; 0.602 ; fpAdderControl:controller|enasdff:s0|int_q                                                     ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:8:enARdFF_instance|int_q                        ; GClock       ; GClock      ; 0.000        ; 0.056      ; 0.802      ;
; 0.602 ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit4|int_q                                       ; fpAdderControl:controller|enARdFF_2:s6|int_q                                                   ; GClock       ; GClock      ; 0.000        ; 0.394      ; 1.140      ;
; 0.603 ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit4|int_q                                       ; fpAdderControl:controller|enARdFF_2:s4|int_q                                                   ; GClock       ; GClock      ; 0.000        ; 0.394      ; 1.141      ;
; 0.603 ; fpAdderControl:controller|enasdff:s0|int_q                                                     ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:5:enARdFF_instance|int_q                        ; GClock       ; GClock      ; 0.000        ; 0.056      ; 0.803      ;
; 0.604 ; fpAdderControl:controller|enasdff:s0|int_q                                                     ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:6:enARdFF_instance|int_q                        ; GClock       ; GClock      ; 0.000        ; 0.056      ; 0.804      ;
; 0.605 ; sevenBitUpCounter:exponentUpCounter|enARdFF_2:bit6|int_q                                       ; sevenBitUpCounter:exponentUpCounter|enARdFF_2:bit6|int_q                                       ; GClock       ; GClock      ; 0.000        ; 0.057      ; 0.806      ;
; 0.605 ; fpAdderControl:controller|enasdff:s0|int_q                                                     ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:3:enARdFF_instance|int_q                        ; GClock       ; GClock      ; 0.000        ; 0.056      ; 0.805      ;
; 0.608 ; fpAdderControl:controller|enasdff:s0|int_q                                                     ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:3:enARdFF_instance|int_q                        ; GClock       ; GClock      ; 0.000        ; 0.056      ; 0.808      ;
; 0.627 ; sevenBitUpCounter:exponentUpCounter|enARdFF_2:bit0|int_q                                       ; sevenBitUpCounter:exponentUpCounter|enARdFF_2:bit2|int_q                                       ; GClock       ; GClock      ; 0.000        ; 0.058      ; 0.829      ;
; 0.629 ; sevenBitRegister:Ex|enARdFF_2:\gen_enardFF_2:1:bit_component|int_q                             ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit2|int_q                                       ; GClock       ; GClock      ; 0.000        ; 0.367      ; 1.140      ;
; 0.635 ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:5:bit_component|int_q ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:5:enARdFF_instance|int_q         ; GClock       ; GClock      ; 0.000        ; 0.056      ; 0.835      ;
; 0.637 ; fpAdderControl:controller|enARdFF_2:s1|int_q                                                   ; fpAdderControl:controller|enARdFF_2:s4|int_q                                                   ; GClock       ; GClock      ; 0.000        ; 0.393      ; 1.174      ;
; 0.643 ; sevenBitRegister:Ex|enARdFF_2:\gen_enardFF_2:5:bit_component|int_q                             ; fpAdderControl:controller|enARdFF_2:s3|int_q                                                   ; GClock       ; GClock      ; 0.000        ; 0.393      ; 1.180      ;
; 0.643 ; sevenBitRegister:Ex|enARdFF_2:\gen_enardFF_2:5:bit_component|int_q                             ; fpAdderControl:controller|enARdFF_2:s2|int_q                                                   ; GClock       ; GClock      ; 0.000        ; 0.393      ; 1.180      ;
; 0.645 ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:8:enARdFF_instance|int_q                        ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:7:enARdFF_instance|int_q                        ; GClock       ; GClock      ; 0.000        ; 0.057      ; 0.846      ;
; 0.649 ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:0:enARdFF_instance|int_q                        ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:1:bit_component|int_q ; GClock       ; GClock      ; 0.000        ; 0.057      ; 0.850      ;
; 0.652 ; fpAdderControl:controller|enARdFF_2:s1|int_q                                                   ; fpAdderControl:controller|enARdFF_2:s2|int_q                                                   ; GClock       ; GClock      ; 0.000        ; 0.393      ; 1.189      ;
; 0.652 ; fpAdderControl:controller|enARdFF_2:s1|int_q                                                   ; fpAdderControl:controller|enARdFF_2:s3|int_q                                                   ; GClock       ; GClock      ; 0.000        ; 0.393      ; 1.189      ;
; 0.654 ; fpAdderControl:controller|enARdFF_2:s8|int_q                                                   ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:1:enARdFF_instance|int_q         ; GClock       ; GClock      ; 0.000        ; 0.057      ; 0.855      ;
; 0.662 ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:5:enARdFF_instance|int_q                        ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:5:bit_component|int_q ; GClock       ; GClock      ; 0.000        ; 0.057      ; 0.863      ;
; 0.662 ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:4:bit_component|int_q ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:4:enARdFF_instance|int_q         ; GClock       ; GClock      ; 0.000        ; 0.056      ; 0.862      ;
; 0.664 ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:3:enARdFF_instance|int_q                        ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:2:enARdFF_instance|int_q                        ; GClock       ; GClock      ; 0.000        ; 0.057      ; 0.865      ;
; 0.665 ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:0:enARdFF_instance|int_q                        ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:0:bit_component|int_q ; GClock       ; GClock      ; 0.000        ; 0.057      ; 0.866      ;
; 0.666 ; sevenBitRegister:Ex|enARdFF_2:\gen_enardFF_2:5:bit_component|int_q                             ; fpAdderControl:controller|enARdFF_2:s5|int_q                                                   ; GClock       ; GClock      ; 0.000        ; 0.393      ; 1.203      ;
; 0.666 ; sevenBitRegister:Ey|enARdFF_2:\gen_enardFF_2:0:bit_component|int_q                             ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit2|int_q                                       ; GClock       ; GClock      ; 0.000        ; 0.367      ; 1.177      ;
; 0.671 ; sevenBitRegister:Ex|enARdFF_2:\gen_enardFF_2:5:bit_component|int_q                             ; fpAdderControl:controller|enARdFF_2:s6|int_q                                                   ; GClock       ; GClock      ; 0.000        ; 0.393      ; 1.208      ;
; 0.683 ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:4:enARdFF_instance|int_q                        ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:4:bit_component|int_q ; GClock       ; GClock      ; 0.000        ; 0.057      ; 0.884      ;
; 0.691 ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:4:enARdFF_instance|int_q                        ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:4:bit_component|int_q ; GClock       ; GClock      ; 0.000        ; 0.057      ; 0.892      ;
; 0.705 ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit0|int_q                                       ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit2|int_q                                       ; GClock       ; GClock      ; 0.000        ; 0.368      ; 1.217      ;
; 0.715 ; fpAdderControl:controller|enARdFF_2:s2|int_q                                                   ; fpAdderControl:controller|enARdFF_2:s3|int_q                                                   ; GClock       ; GClock      ; 0.000        ; 0.070      ; 0.929      ;
; 0.718 ; sevenBitUpCounter:exponentUpCounter|enARdFF_2:bit2|int_q                                       ; sevenBitUpCounter:exponentUpCounter|enARdFF_2:bit2|int_q                                       ; GClock       ; GClock      ; 0.000        ; 0.058      ; 0.920      ;
; 0.722 ; sevenBitUpCounter:exponentUpCounter|enARdFF_2:bit4|int_q                                       ; sevenBitUpCounter:exponentUpCounter|enARdFF_2:bit5|int_q                                       ; GClock       ; GClock      ; 0.000        ; 0.057      ; 0.923      ;
; 0.724 ; fpAdderControl:controller|enARdFF_2:s1|int_q                                                   ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit2|int_q                                       ; GClock       ; GClock      ; 0.000        ; 0.367      ; 1.235      ;
; 0.738 ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:4:enARdFF_instance|int_q         ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:3:enARdFF_instance|int_q         ; GClock       ; GClock      ; 0.000        ; 0.057      ; 0.939      ;
; 0.738 ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit1|int_q                                       ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit2|int_q                                       ; GClock       ; GClock      ; 0.000        ; 0.368      ; 1.250      ;
; 0.740 ; sevenBitUpCounter:exponentUpCounter|enARdFF_2:bit0|int_q                                       ; sevenBitUpCounter:exponentUpCounter|enARdFF_2:bit3|int_q                                       ; GClock       ; GClock      ; 0.000        ; 0.058      ; 0.942      ;
; 0.743 ; fpAdderControl:controller|enARdFF_2:s2|int_q                                                   ; fpAdderControl:controller|enARdFF_2:s6|int_q                                                   ; GClock       ; GClock      ; 0.000        ; 0.070      ; 0.957      ;
; 0.743 ; sevenBitRegister:Ey|enARdFF_2:\gen_enardFF_2:2:bit_component|int_q                             ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit2|int_q                                       ; GClock       ; GClock      ; 0.000        ; 0.367      ; 1.254      ;
; 0.748 ; sevenBitRegister:Ey|enARdFF_2:\gen_enardFF_2:6:bit_component|int_q                             ; fpAdderControl:controller|enARdFF_2:s2|int_q                                                   ; GClock       ; GClock      ; 0.000        ; 0.394      ; 1.286      ;
; 0.748 ; sevenBitRegister:Ey|enARdFF_2:\gen_enardFF_2:6:bit_component|int_q                             ; fpAdderControl:controller|enARdFF_2:s3|int_q                                                   ; GClock       ; GClock      ; 0.000        ; 0.394      ; 1.286      ;
; 0.751 ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:2:bit_component|int_q ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:2:enARdFF_instance|int_q         ; GClock       ; GClock      ; 0.000        ; 0.056      ; 0.951      ;
; 0.753 ; fpAdderControl:controller|enARdFF_2:s2|int_q                                                   ; fpAdderControl:controller|enARdFF_2:s4|int_q                                                   ; GClock       ; GClock      ; 0.000        ; 0.070      ; 0.967      ;
; 0.756 ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:8:enARdFF_instance|int_q                        ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:8:enARdFF_instance|int_q         ; GClock       ; GClock      ; 0.000        ; 0.056      ; 0.956      ;
; 0.760 ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:6:enARdFF_instance|int_q                        ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:6:bit_component|int_q ; GClock       ; GClock      ; 0.000        ; 0.056      ; 0.960      ;
; 0.765 ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:5:enARdFF_instance|int_q                        ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:5:bit_component|int_q ; GClock       ; GClock      ; 0.000        ; 0.057      ; 0.966      ;
; 0.767 ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:8:enARdFF_instance|int_q                        ; fpAdderControl:controller|enARdFF_2:s8|int_q                                                   ; GClock       ; GClock      ; 0.000        ; 0.056      ; 0.967      ;
+-------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'GClock'                                                                                                                              ;
+--------+--------------+----------------+-----------------+--------+------------+------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock  ; Clock Edge ; Target                                                                                         ;
+--------+--------------+----------------+-----------------+--------+------------+------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; GClock ; Rise       ; GClock                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; fpAdderControl:controller|enARdFF_2:s1|int_q                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; fpAdderControl:controller|enARdFF_2:s2|int_q                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; fpAdderControl:controller|enARdFF_2:s3|int_q                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; fpAdderControl:controller|enARdFF_2:s4|int_q                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; fpAdderControl:controller|enARdFF_2:s5|int_q                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; fpAdderControl:controller|enARdFF_2:s6|int_q                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; fpAdderControl:controller|enARdFF_2:s7|int_q                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; fpAdderControl:controller|enARdFF_2:s8|int_q                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; fpAdderControl:controller|enasdff:s0|int_q                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:0:bit_component|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:1:bit_component|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:2:bit_component|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:3:bit_component|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:4:bit_component|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:5:bit_component|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:6:bit_component|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:7:bit_component|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:0:enARdFF_instance|int_q                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:1:enARdFF_instance|int_q                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:2:enARdFF_instance|int_q                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:3:enARdFF_instance|int_q                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:4:enARdFF_instance|int_q                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:5:enARdFF_instance|int_q                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:6:enARdFF_instance|int_q                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:7:enARdFF_instance|int_q                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:8:enARdFF_instance|int_q                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:0:enARdFF_instance|int_q                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:1:enARdFF_instance|int_q                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:2:enARdFF_instance|int_q                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:3:enARdFF_instance|int_q                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:4:enARdFF_instance|int_q                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:5:enARdFF_instance|int_q                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:6:enARdFF_instance|int_q                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:7:enARdFF_instance|int_q                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:8:enARdFF_instance|int_q                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:0:enARdFF_instance|int_q         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:1:enARdFF_instance|int_q         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:2:enARdFF_instance|int_q         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:3:enARdFF_instance|int_q         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:4:enARdFF_instance|int_q         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:5:enARdFF_instance|int_q         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:6:enARdFF_instance|int_q         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:7:enARdFF_instance|int_q         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:8:enARdFF_instance|int_q         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit0|int_q                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit1|int_q                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit2|int_q                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit3|int_q                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit4|int_q                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit5|int_q                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit6|int_q                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; sevenBitRegister:Ex|enARdFF_2:\gen_enardFF_2:0:bit_component|int_q                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; sevenBitRegister:Ex|enARdFF_2:\gen_enardFF_2:1:bit_component|int_q                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; sevenBitRegister:Ex|enARdFF_2:\gen_enardFF_2:2:bit_component|int_q                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; sevenBitRegister:Ex|enARdFF_2:\gen_enardFF_2:3:bit_component|int_q                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; sevenBitRegister:Ex|enARdFF_2:\gen_enardFF_2:4:bit_component|int_q                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; sevenBitRegister:Ex|enARdFF_2:\gen_enardFF_2:5:bit_component|int_q                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; sevenBitRegister:Ex|enARdFF_2:\gen_enardFF_2:6:bit_component|int_q                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; sevenBitRegister:Ey|enARdFF_2:\gen_enardFF_2:0:bit_component|int_q                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; sevenBitRegister:Ey|enARdFF_2:\gen_enardFF_2:1:bit_component|int_q                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; sevenBitRegister:Ey|enARdFF_2:\gen_enardFF_2:2:bit_component|int_q                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; sevenBitRegister:Ey|enARdFF_2:\gen_enardFF_2:3:bit_component|int_q                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; sevenBitRegister:Ey|enARdFF_2:\gen_enardFF_2:4:bit_component|int_q                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; sevenBitRegister:Ey|enARdFF_2:\gen_enardFF_2:5:bit_component|int_q                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; sevenBitRegister:Ey|enARdFF_2:\gen_enardFF_2:6:bit_component|int_q                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; sevenBitUpCounter:exponentUpCounter|enARdFF_2:bit0|int_q                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; sevenBitUpCounter:exponentUpCounter|enARdFF_2:bit1|int_q                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; sevenBitUpCounter:exponentUpCounter|enARdFF_2:bit2|int_q                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; sevenBitUpCounter:exponentUpCounter|enARdFF_2:bit3|int_q                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; sevenBitUpCounter:exponentUpCounter|enARdFF_2:bit4|int_q                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; sevenBitUpCounter:exponentUpCounter|enARdFF_2:bit5|int_q                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; sevenBitUpCounter:exponentUpCounter|enARdFF_2:bit6|int_q                                       ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; fpAdderControl:controller|enARdFF_2:s2|int_q                                                   ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; fpAdderControl:controller|enARdFF_2:s3|int_q                                                   ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; fpAdderControl:controller|enARdFF_2:s4|int_q                                                   ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; fpAdderControl:controller|enARdFF_2:s5|int_q                                                   ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; fpAdderControl:controller|enARdFF_2:s6|int_q                                                   ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; fpAdderControl:controller|enARdFF_2:s7|int_q                                                   ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; sevenBitUpCounter:exponentUpCounter|enARdFF_2:bit0|int_q                                       ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; sevenBitUpCounter:exponentUpCounter|enARdFF_2:bit1|int_q                                       ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; sevenBitUpCounter:exponentUpCounter|enARdFF_2:bit2|int_q                                       ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; sevenBitUpCounter:exponentUpCounter|enARdFF_2:bit3|int_q                                       ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; fpAdderControl:controller|enARdFF_2:s1|int_q                                                   ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit0|int_q                                       ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit1|int_q                                       ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit3|int_q                                       ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit4|int_q                                       ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit5|int_q                                       ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; sevenBitRegister:Ex|enARdFF_2:\gen_enardFF_2:0:bit_component|int_q                             ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; sevenBitRegister:Ex|enARdFF_2:\gen_enardFF_2:1:bit_component|int_q                             ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; sevenBitRegister:Ex|enARdFF_2:\gen_enardFF_2:2:bit_component|int_q                             ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; sevenBitRegister:Ex|enARdFF_2:\gen_enardFF_2:3:bit_component|int_q                             ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; sevenBitRegister:Ex|enARdFF_2:\gen_enardFF_2:4:bit_component|int_q                             ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; sevenBitRegister:Ex|enARdFF_2:\gen_enardFF_2:5:bit_component|int_q                             ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; sevenBitRegister:Ex|enARdFF_2:\gen_enardFF_2:6:bit_component|int_q                             ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; sevenBitRegister:Ey|enARdFF_2:\gen_enardFF_2:0:bit_component|int_q                             ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; sevenBitRegister:Ey|enARdFF_2:\gen_enardFF_2:1:bit_component|int_q                             ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; sevenBitRegister:Ey|enARdFF_2:\gen_enardFF_2:2:bit_component|int_q                             ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; sevenBitRegister:Ey|enARdFF_2:\gen_enardFF_2:3:bit_component|int_q                             ;
+--------+--------------+----------------+-----------------+--------+------------+------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; ExponentA[*]  ; GClock     ; 2.231 ; 2.580 ; Rise       ; GClock          ;
;  ExponentA[0] ; GClock     ; 2.125 ; 2.492 ; Rise       ; GClock          ;
;  ExponentA[1] ; GClock     ; 1.510 ; 1.846 ; Rise       ; GClock          ;
;  ExponentA[2] ; GClock     ; 1.498 ; 1.830 ; Rise       ; GClock          ;
;  ExponentA[3] ; GClock     ; 1.493 ; 1.826 ; Rise       ; GClock          ;
;  ExponentA[4] ; GClock     ; 1.766 ; 2.113 ; Rise       ; GClock          ;
;  ExponentA[5] ; GClock     ; 2.231 ; 2.580 ; Rise       ; GClock          ;
;  ExponentA[6] ; GClock     ; 2.050 ; 2.388 ; Rise       ; GClock          ;
; ExponentB[*]  ; GClock     ; 2.436 ; 2.752 ; Rise       ; GClock          ;
;  ExponentB[0] ; GClock     ; 1.884 ; 2.224 ; Rise       ; GClock          ;
;  ExponentB[1] ; GClock     ; 1.884 ; 2.206 ; Rise       ; GClock          ;
;  ExponentB[2] ; GClock     ; 1.443 ; 1.775 ; Rise       ; GClock          ;
;  ExponentB[3] ; GClock     ; 2.217 ; 2.560 ; Rise       ; GClock          ;
;  ExponentB[4] ; GClock     ; 2.436 ; 2.752 ; Rise       ; GClock          ;
;  ExponentB[5] ; GClock     ; 1.670 ; 2.001 ; Rise       ; GClock          ;
;  ExponentB[6] ; GClock     ; 1.765 ; 2.111 ; Rise       ; GClock          ;
; GReset        ; GClock     ; 1.590 ; 1.654 ; Rise       ; GClock          ;
; MantissaA[*]  ; GClock     ; 2.855 ; 3.220 ; Rise       ; GClock          ;
;  MantissaA[0] ; GClock     ; 1.583 ; 1.967 ; Rise       ; GClock          ;
;  MantissaA[1] ; GClock     ; 1.847 ; 2.199 ; Rise       ; GClock          ;
;  MantissaA[2] ; GClock     ; 1.853 ; 2.269 ; Rise       ; GClock          ;
;  MantissaA[3] ; GClock     ; 2.855 ; 3.220 ; Rise       ; GClock          ;
;  MantissaA[4] ; GClock     ; 1.610 ; 1.941 ; Rise       ; GClock          ;
;  MantissaA[5] ; GClock     ; 1.867 ; 2.226 ; Rise       ; GClock          ;
;  MantissaA[6] ; GClock     ; 1.625 ; 1.984 ; Rise       ; GClock          ;
;  MantissaA[7] ; GClock     ; 1.410 ; 1.770 ; Rise       ; GClock          ;
; MantissaB[*]  ; GClock     ; 1.936 ; 2.288 ; Rise       ; GClock          ;
;  MantissaB[0] ; GClock     ; 1.896 ; 2.242 ; Rise       ; GClock          ;
;  MantissaB[1] ; GClock     ; 1.889 ; 2.239 ; Rise       ; GClock          ;
;  MantissaB[2] ; GClock     ; 1.352 ; 1.717 ; Rise       ; GClock          ;
;  MantissaB[3] ; GClock     ; 1.630 ; 2.005 ; Rise       ; GClock          ;
;  MantissaB[4] ; GClock     ; 1.828 ; 2.187 ; Rise       ; GClock          ;
;  MantissaB[5] ; GClock     ; 1.936 ; 2.288 ; Rise       ; GClock          ;
;  MantissaB[6] ; GClock     ; 1.772 ; 2.158 ; Rise       ; GClock          ;
;  MantissaB[7] ; GClock     ; 1.555 ; 1.905 ; Rise       ; GClock          ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; ExponentA[*]  ; GClock     ; -1.143 ; -1.468 ; Rise       ; GClock          ;
;  ExponentA[0] ; GClock     ; -1.750 ; -2.108 ; Rise       ; GClock          ;
;  ExponentA[1] ; GClock     ; -1.160 ; -1.487 ; Rise       ; GClock          ;
;  ExponentA[2] ; GClock     ; -1.148 ; -1.473 ; Rise       ; GClock          ;
;  ExponentA[3] ; GClock     ; -1.143 ; -1.468 ; Rise       ; GClock          ;
;  ExponentA[4] ; GClock     ; -1.405 ; -1.744 ; Rise       ; GClock          ;
;  ExponentA[5] ; GClock     ; -1.852 ; -2.192 ; Rise       ; GClock          ;
;  ExponentA[6] ; GClock     ; -1.678 ; -2.008 ; Rise       ; GClock          ;
; ExponentB[*]  ; GClock     ; -1.094 ; -1.419 ; Rise       ; GClock          ;
;  ExponentB[0] ; GClock     ; -1.518 ; -1.850 ; Rise       ; GClock          ;
;  ExponentB[1] ; GClock     ; -1.520 ; -1.834 ; Rise       ; GClock          ;
;  ExponentB[2] ; GClock     ; -1.094 ; -1.419 ; Rise       ; GClock          ;
;  ExponentB[3] ; GClock     ; -1.839 ; -2.174 ; Rise       ; GClock          ;
;  ExponentB[4] ; GClock     ; -2.048 ; -2.357 ; Rise       ; GClock          ;
;  ExponentB[5] ; GClock     ; -1.313 ; -1.636 ; Rise       ; GClock          ;
;  ExponentB[6] ; GClock     ; -1.405 ; -1.743 ; Rise       ; GClock          ;
; GReset        ; GClock     ; -1.004 ; -1.110 ; Rise       ; GClock          ;
; MantissaA[*]  ; GClock     ; -1.052 ; -1.397 ; Rise       ; GClock          ;
;  MantissaA[0] ; GClock     ; -1.217 ; -1.585 ; Rise       ; GClock          ;
;  MantissaA[1] ; GClock     ; -1.457 ; -1.768 ; Rise       ; GClock          ;
;  MantissaA[2] ; GClock     ; -1.465 ; -1.836 ; Rise       ; GClock          ;
;  MantissaA[3] ; GClock     ; -2.424 ; -2.749 ; Rise       ; GClock          ;
;  MantissaA[4] ; GClock     ; -1.245 ; -1.562 ; Rise       ; GClock          ;
;  MantissaA[5] ; GClock     ; -1.477 ; -1.795 ; Rise       ; GClock          ;
;  MantissaA[6] ; GClock     ; -1.259 ; -1.602 ; Rise       ; GClock          ;
;  MantissaA[7] ; GClock     ; -1.052 ; -1.397 ; Rise       ; GClock          ;
; MantissaB[*]  ; GClock     ; -0.952 ; -1.275 ; Rise       ; GClock          ;
;  MantissaB[0] ; GClock     ; -1.474 ; -1.779 ; Rise       ; GClock          ;
;  MantissaB[1] ; GClock     ; -1.512 ; -1.848 ; Rise       ; GClock          ;
;  MantissaB[2] ; GClock     ; -0.952 ; -1.275 ; Rise       ; GClock          ;
;  MantissaB[3] ; GClock     ; -1.263 ; -1.622 ; Rise       ; GClock          ;
;  MantissaB[4] ; GClock     ; -1.410 ; -1.743 ; Rise       ; GClock          ;
;  MantissaB[5] ; GClock     ; -1.554 ; -1.870 ; Rise       ; GClock          ;
;  MantissaB[6] ; GClock     ; -1.386 ; -1.728 ; Rise       ; GClock          ;
;  MantissaB[7] ; GClock     ; -1.187 ; -1.524 ; Rise       ; GClock          ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; ExponentOut[*]  ; GClock     ; 6.959 ; 6.867 ; Rise       ; GClock          ;
;  ExponentOut[0] ; GClock     ; 6.295 ; 6.286 ; Rise       ; GClock          ;
;  ExponentOut[1] ; GClock     ; 5.970 ; 5.908 ; Rise       ; GClock          ;
;  ExponentOut[2] ; GClock     ; 6.514 ; 6.438 ; Rise       ; GClock          ;
;  ExponentOut[3] ; GClock     ; 6.019 ; 5.954 ; Rise       ; GClock          ;
;  ExponentOut[4] ; GClock     ; 6.959 ; 6.867 ; Rise       ; GClock          ;
;  ExponentOut[5] ; GClock     ; 6.429 ; 6.336 ; Rise       ; GClock          ;
;  ExponentOut[6] ; GClock     ; 6.281 ; 6.177 ; Rise       ; GClock          ;
; MantissaOut[*]  ; GClock     ; 6.070 ; 5.970 ; Rise       ; GClock          ;
;  MantissaOut[0] ; GClock     ; 6.008 ; 5.922 ; Rise       ; GClock          ;
;  MantissaOut[1] ; GClock     ; 5.560 ; 5.459 ; Rise       ; GClock          ;
;  MantissaOut[2] ; GClock     ; 6.060 ; 5.970 ; Rise       ; GClock          ;
;  MantissaOut[3] ; GClock     ; 6.070 ; 5.957 ; Rise       ; GClock          ;
;  MantissaOut[4] ; GClock     ; 6.067 ; 5.964 ; Rise       ; GClock          ;
;  MantissaOut[5] ; GClock     ; 6.051 ; 5.942 ; Rise       ; GClock          ;
;  MantissaOut[6] ; GClock     ; 5.550 ; 5.435 ; Rise       ; GClock          ;
;  MantissaOut[7] ; GClock     ; 6.068 ; 5.963 ; Rise       ; GClock          ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; ExponentOut[*]  ; GClock     ; 5.773 ; 5.710 ; Rise       ; GClock          ;
;  ExponentOut[0] ; GClock     ; 6.107 ; 6.097 ; Rise       ; GClock          ;
;  ExponentOut[1] ; GClock     ; 5.773 ; 5.710 ; Rise       ; GClock          ;
;  ExponentOut[2] ; GClock     ; 6.295 ; 6.218 ; Rise       ; GClock          ;
;  ExponentOut[3] ; GClock     ; 5.820 ; 5.754 ; Rise       ; GClock          ;
;  ExponentOut[4] ; GClock     ; 6.724 ; 6.632 ; Rise       ; GClock          ;
;  ExponentOut[5] ; GClock     ; 6.214 ; 6.121 ; Rise       ; GClock          ;
;  ExponentOut[6] ; GClock     ; 6.071 ; 5.966 ; Rise       ; GClock          ;
; MantissaOut[*]  ; GClock     ; 5.370 ; 5.256 ; Rise       ; GClock          ;
;  MantissaOut[0] ; GClock     ; 5.811 ; 5.724 ; Rise       ; GClock          ;
;  MantissaOut[1] ; GClock     ; 5.379 ; 5.278 ; Rise       ; GClock          ;
;  MantissaOut[2] ; GClock     ; 5.861 ; 5.770 ; Rise       ; GClock          ;
;  MantissaOut[3] ; GClock     ; 5.869 ; 5.756 ; Rise       ; GClock          ;
;  MantissaOut[4] ; GClock     ; 5.867 ; 5.764 ; Rise       ; GClock          ;
;  MantissaOut[5] ; GClock     ; 5.852 ; 5.743 ; Rise       ; GClock          ;
;  MantissaOut[6] ; GClock     ; 5.370 ; 5.256 ; Rise       ; GClock          ;
;  MantissaOut[7] ; GClock     ; 5.867 ; 5.762 ; Rise       ; GClock          ;
+-----------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------+
; Propagation Delay                                             ;
+--------------+-------------+--------+-------+--------+--------+
; Input Port   ; Output Port ; RR     ; RF    ; FR     ; FF     ;
+--------------+-------------+--------+-------+--------+--------+
; ExponentA[0] ; SignOut     ; 8.947  ; 8.827 ; 9.325  ; 9.213  ;
; ExponentA[1] ; SignOut     ; 8.651  ; 8.531 ; 8.904  ; 8.792  ;
; ExponentA[2] ; SignOut     ; 8.556  ; 8.436 ; 8.907  ; 8.795  ;
; ExponentA[3] ; SignOut     ; 8.573  ; 8.453 ; 8.840  ; 8.728  ;
; ExponentA[4] ; SignOut     ; 8.704  ; 8.584 ; 9.065  ; 8.953  ;
; ExponentA[5] ; SignOut     ; 8.796  ; 8.676 ; 9.088  ; 8.976  ;
; ExponentA[6] ; SignOut     ; 8.475  ; 8.355 ; 8.790  ; 8.678  ;
; ExponentB[0] ; SignOut     ; 8.814  ; 8.702 ; 9.193  ; 9.073  ;
; ExponentB[1] ; SignOut     ; 8.519  ; 8.407 ; 8.999  ; 8.879  ;
; ExponentB[2] ; SignOut     ; 8.475  ; 8.363 ; 8.831  ; 8.711  ;
; ExponentB[3] ; SignOut     ; 8.736  ; 8.624 ; 9.236  ; 9.116  ;
; ExponentB[4] ; SignOut     ; 8.977  ; 8.865 ; 9.329  ; 9.209  ;
; ExponentB[5] ; SignOut     ; 8.791  ; 8.679 ; 9.270  ; 9.150  ;
; ExponentB[6] ; SignOut     ; 7.800  ; 7.688 ; 8.134  ; 8.014  ;
; MantissaA[0] ; SignOut     ; 9.172  ; 9.052 ; 9.554  ; 9.442  ;
; MantissaA[1] ; SignOut     ; 9.132  ; 9.012 ; 9.484  ; 9.372  ;
; MantissaA[2] ; SignOut     ; 8.921  ; 8.801 ; 9.323  ; 9.211  ;
; MantissaA[3] ; SignOut     ; 10.055 ; 9.935 ; 10.425 ; 10.313 ;
; MantissaA[4] ; SignOut     ; 9.265  ; 9.145 ; 9.615  ; 9.503  ;
; MantissaA[5] ; SignOut     ; 9.178  ; 9.058 ; 9.541  ; 9.429  ;
; MantissaA[6] ; SignOut     ; 8.865  ; 8.745 ; 9.219  ; 9.107  ;
; MantissaA[7] ; SignOut     ; 7.973  ; 7.853 ; 8.297  ; 8.185  ;
; MantissaB[0] ; SignOut     ; 9.143  ; 9.031 ; 9.536  ; 9.416  ;
; MantissaB[1] ; SignOut     ; 9.420  ; 9.308 ; 9.798  ; 9.678  ;
; MantissaB[2] ; SignOut     ; 8.868  ; 8.756 ; 9.283  ; 9.163  ;
; MantissaB[3] ; SignOut     ; 8.698  ; 8.586 ; 9.081  ; 8.961  ;
; MantissaB[4] ; SignOut     ; 8.757  ; 8.645 ; 9.176  ; 9.056  ;
; MantissaB[5] ; SignOut     ; 8.708  ; 8.596 ; 9.113  ; 8.993  ;
; MantissaB[6] ; SignOut     ; 8.631  ; 8.519 ; 9.051  ; 8.931  ;
; MantissaB[7] ; SignOut     ; 8.312  ; 8.200 ; 8.657  ; 8.537  ;
; SignA        ; SignOut     ; 5.253  ;       ;        ; 5.270  ;
; SignB        ; SignOut     ; 5.045  ;       ;        ; 5.052  ;
+--------------+-------------+--------+-------+--------+--------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; ExponentA[0] ; SignOut     ; 8.325 ; 8.208 ; 8.755 ; 8.644 ;
; ExponentA[1] ; SignOut     ; 7.998 ; 7.881 ; 8.388 ; 8.277 ;
; ExponentA[2] ; SignOut     ; 7.946 ; 7.829 ; 8.350 ; 8.239 ;
; ExponentA[3] ; SignOut     ; 7.929 ; 7.812 ; 8.326 ; 8.215 ;
; ExponentA[4] ; SignOut     ; 8.091 ; 7.974 ; 8.517 ; 8.406 ;
; ExponentA[5] ; SignOut     ; 8.139 ; 8.022 ; 8.565 ; 8.454 ;
; ExponentA[6] ; SignOut     ; 7.978 ; 7.861 ; 8.329 ; 8.218 ;
; ExponentB[0] ; SignOut     ; 8.311 ; 8.200 ; 8.600 ; 8.483 ;
; ExponentB[1] ; SignOut     ; 8.011 ; 7.900 ; 8.282 ; 8.165 ;
; ExponentB[2] ; SignOut     ; 7.987 ; 7.876 ; 8.253 ; 8.136 ;
; ExponentB[3] ; SignOut     ; 8.218 ; 8.107 ; 8.513 ; 8.396 ;
; ExponentB[4] ; SignOut     ; 8.467 ; 8.356 ; 8.738 ; 8.621 ;
; ExponentB[5] ; SignOut     ; 8.271 ; 8.160 ; 8.543 ; 8.426 ;
; ExponentB[6] ; SignOut     ; 7.434 ; 7.323 ; 7.749 ; 7.632 ;
; MantissaA[0] ; SignOut     ; 8.594 ; 8.477 ; 8.972 ; 8.861 ;
; MantissaA[1] ; SignOut     ; 8.595 ; 8.478 ; 8.978 ; 8.867 ;
; MantissaA[2] ; SignOut     ; 8.357 ; 8.240 ; 8.750 ; 8.639 ;
; MantissaA[3] ; SignOut     ; 9.487 ; 9.370 ; 9.881 ; 9.770 ;
; MantissaA[4] ; SignOut     ; 8.688 ; 8.571 ; 9.029 ; 8.918 ;
; MantissaA[5] ; SignOut     ; 8.641 ; 8.524 ; 9.022 ; 8.911 ;
; MantissaA[6] ; SignOut     ; 8.303 ; 8.186 ; 8.637 ; 8.526 ;
; MantissaA[7] ; SignOut     ; 7.659 ; 7.542 ; 8.010 ; 7.899 ;
; MantissaB[0] ; SignOut     ; 8.599 ; 8.488 ; 8.899 ; 8.782 ;
; MantissaB[1] ; SignOut     ; 8.907 ; 8.796 ; 9.279 ; 9.162 ;
; MantissaB[2] ; SignOut     ; 8.334 ; 8.223 ; 8.654 ; 8.537 ;
; MantissaB[3] ; SignOut     ; 8.213 ; 8.102 ; 8.589 ; 8.472 ;
; MantissaB[4] ; SignOut     ; 8.229 ; 8.118 ; 8.550 ; 8.433 ;
; MantissaB[5] ; SignOut     ; 8.223 ; 8.112 ; 8.620 ; 8.503 ;
; MantissaB[6] ; SignOut     ; 8.106 ; 7.995 ; 8.445 ; 8.328 ;
; MantissaB[7] ; SignOut     ; 7.945 ; 7.834 ; 8.265 ; 8.148 ;
; SignA        ; SignOut     ; 5.068 ;       ;       ; 5.073 ;
; SignB        ; SignOut     ; 4.894 ;       ;       ; 4.904 ;
+--------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+--------+--------+------------------+
; Clock  ; Slack  ; End Point TNS    ;
+--------+--------+------------------+
; GClock ; -1.319 ; -32.334          ;
+--------+--------+------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+--------+-------+------------------+
; Clock  ; Slack ; End Point TNS    ;
+--------+-------+------------------+
; GClock ; 0.178 ; 0.000            ;
+--------+-------+------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+--------+--------+--------------------------------+
; Clock  ; Slack  ; End Point TNS                  ;
+--------+--------+--------------------------------+
; GClock ; -3.000 ; -77.095                        ;
+--------+--------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'GClock'                                                                                                                                                                                                                    ;
+--------+-------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                               ; To Node                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.319 ; fpAdderControl:controller|enARdFF_2:s2|int_q                            ; fpAdderControl:controller|enARdFF_2:s7|int_q                                                   ; GClock       ; GClock      ; 1.000        ; -0.045     ; 2.261      ;
; -1.307 ; fpAdderControl:controller|enARdFF_2:s1|int_q                            ; fpAdderControl:controller|enARdFF_2:s7|int_q                                                   ; GClock       ; GClock      ; 1.000        ; 0.155      ; 2.449      ;
; -1.170 ; sevenBitRegister:Ex|enARdFF_2:\gen_enardFF_2:0:bit_component|int_q      ; fpAdderControl:controller|enARdFF_2:s7|int_q                                                   ; GClock       ; GClock      ; 1.000        ; 0.155      ; 2.312      ;
; -1.167 ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:1:enARdFF_instance|int_q ; fpAdderControl:controller|enARdFF_2:s8|int_q                                                   ; GClock       ; GClock      ; 1.000        ; -0.039     ; 2.115      ;
; -1.167 ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:1:enARdFF_instance|int_q ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:8:enARdFF_instance|int_q         ; GClock       ; GClock      ; 1.000        ; -0.039     ; 2.115      ;
; -1.152 ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:1:enARdFF_instance|int_q ; fpAdderControl:controller|enARdFF_2:s8|int_q                                                   ; GClock       ; GClock      ; 1.000        ; -0.038     ; 2.101      ;
; -1.152 ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:1:enARdFF_instance|int_q ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:8:enARdFF_instance|int_q         ; GClock       ; GClock      ; 1.000        ; -0.038     ; 2.101      ;
; -1.129 ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:0:enARdFF_instance|int_q ; fpAdderControl:controller|enARdFF_2:s8|int_q                                                   ; GClock       ; GClock      ; 1.000        ; -0.038     ; 2.078      ;
; -1.129 ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:0:enARdFF_instance|int_q ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:8:enARdFF_instance|int_q         ; GClock       ; GClock      ; 1.000        ; -0.038     ; 2.078      ;
; -1.117 ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit2|int_q                ; fpAdderControl:controller|enARdFF_2:s7|int_q                                                   ; GClock       ; GClock      ; 1.000        ; -0.030     ; 2.074      ;
; -1.097 ; sevenBitRegister:Ey|enARdFF_2:\gen_enardFF_2:1:bit_component|int_q      ; fpAdderControl:controller|enARdFF_2:s7|int_q                                                   ; GClock       ; GClock      ; 1.000        ; 0.155      ; 2.239      ;
; -1.082 ; fpAdderControl:controller|enARdFF_2:s2|int_q                            ; fpAdderControl:controller|enARdFF_2:s4|int_q                                                   ; GClock       ; GClock      ; 1.000        ; -0.045     ; 2.024      ;
; -1.074 ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:0:enARdFF_instance|int_q ; fpAdderControl:controller|enARdFF_2:s8|int_q                                                   ; GClock       ; GClock      ; 1.000        ; -0.039     ; 2.022      ;
; -1.074 ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:0:enARdFF_instance|int_q ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:8:enARdFF_instance|int_q         ; GClock       ; GClock      ; 1.000        ; -0.039     ; 2.022      ;
; -1.070 ; fpAdderControl:controller|enARdFF_2:s1|int_q                            ; fpAdderControl:controller|enARdFF_2:s4|int_q                                                   ; GClock       ; GClock      ; 1.000        ; 0.155      ; 2.212      ;
; -1.069 ; fpAdderControl:controller|enARdFF_2:s2|int_q                            ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit6|int_q                                       ; GClock       ; GClock      ; 1.000        ; -0.059     ; 1.997      ;
; -1.066 ; sevenBitRegister:Ey|enARdFF_2:\gen_enardFF_2:2:bit_component|int_q      ; fpAdderControl:controller|enARdFF_2:s7|int_q                                                   ; GClock       ; GClock      ; 1.000        ; 0.155      ; 2.208      ;
; -1.057 ; fpAdderControl:controller|enARdFF_2:s1|int_q                            ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit6|int_q                                       ; GClock       ; GClock      ; 1.000        ; 0.141      ; 2.185      ;
; -1.047 ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:2:enARdFF_instance|int_q ; fpAdderControl:controller|enARdFF_2:s8|int_q                                                   ; GClock       ; GClock      ; 1.000        ; -0.039     ; 1.995      ;
; -1.047 ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:2:enARdFF_instance|int_q ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:8:enARdFF_instance|int_q         ; GClock       ; GClock      ; 1.000        ; -0.039     ; 1.995      ;
; -0.990 ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:1:enARdFF_instance|int_q ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:7:bit_component|int_q ; GClock       ; GClock      ; 1.000        ; -0.039     ; 1.938      ;
; -0.990 ; sevenBitRegister:Ey|enARdFF_2:\gen_enardFF_2:0:bit_component|int_q      ; fpAdderControl:controller|enARdFF_2:s7|int_q                                                   ; GClock       ; GClock      ; 1.000        ; 0.155      ; 2.132      ;
; -0.978 ; sevenBitRegister:Ex|enARdFF_2:\gen_enardFF_2:1:bit_component|int_q      ; fpAdderControl:controller|enARdFF_2:s7|int_q                                                   ; GClock       ; GClock      ; 1.000        ; 0.155      ; 2.120      ;
; -0.976 ; fpAdderControl:controller|enARdFF_2:s2|int_q                            ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit5|int_q                                       ; GClock       ; GClock      ; 1.000        ; -0.239     ; 1.724      ;
; -0.975 ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:1:enARdFF_instance|int_q ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:7:bit_component|int_q ; GClock       ; GClock      ; 1.000        ; -0.038     ; 1.924      ;
; -0.972 ; fpAdderControl:controller|enARdFF_2:s2|int_q                            ; fpAdderControl:controller|enARdFF_2:s3|int_q                                                   ; GClock       ; GClock      ; 1.000        ; -0.045     ; 1.914      ;
; -0.964 ; fpAdderControl:controller|enARdFF_2:s1|int_q                            ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit5|int_q                                       ; GClock       ; GClock      ; 1.000        ; -0.039     ; 1.912      ;
; -0.960 ; fpAdderControl:controller|enARdFF_2:s1|int_q                            ; fpAdderControl:controller|enARdFF_2:s3|int_q                                                   ; GClock       ; GClock      ; 1.000        ; 0.155      ; 2.102      ;
; -0.952 ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:0:enARdFF_instance|int_q ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:7:bit_component|int_q ; GClock       ; GClock      ; 1.000        ; -0.038     ; 1.901      ;
; -0.933 ; sevenBitRegister:Ex|enARdFF_2:\gen_enardFF_2:0:bit_component|int_q      ; fpAdderControl:controller|enARdFF_2:s4|int_q                                                   ; GClock       ; GClock      ; 1.000        ; 0.155      ; 2.075      ;
; -0.920 ; sevenBitRegister:Ex|enARdFF_2:\gen_enardFF_2:0:bit_component|int_q      ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit6|int_q                                       ; GClock       ; GClock      ; 1.000        ; 0.141      ; 2.048      ;
; -0.916 ; fpAdderControl:controller|enARdFF_2:s2|int_q                            ; fpAdderControl:controller|enARdFF_2:s5|int_q                                                   ; GClock       ; GClock      ; 1.000        ; -0.045     ; 1.858      ;
; -0.913 ; fpAdderControl:controller|enARdFF_2:s2|int_q                            ; fpAdderControl:controller|enARdFF_2:s6|int_q                                                   ; GClock       ; GClock      ; 1.000        ; -0.045     ; 1.855      ;
; -0.904 ; fpAdderControl:controller|enARdFF_2:s1|int_q                            ; fpAdderControl:controller|enARdFF_2:s5|int_q                                                   ; GClock       ; GClock      ; 1.000        ; 0.155      ; 2.046      ;
; -0.901 ; fpAdderControl:controller|enARdFF_2:s1|int_q                            ; fpAdderControl:controller|enARdFF_2:s6|int_q                                                   ; GClock       ; GClock      ; 1.000        ; 0.155      ; 2.043      ;
; -0.899 ; fpAdderControl:controller|enARdFF_2:s2|int_q                            ; fpAdderControl:controller|enARdFF_2:s2|int_q                                                   ; GClock       ; GClock      ; 1.000        ; -0.045     ; 1.841      ;
; -0.897 ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:0:enARdFF_instance|int_q ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:7:bit_component|int_q ; GClock       ; GClock      ; 1.000        ; -0.039     ; 1.845      ;
; -0.890 ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:2:enARdFF_instance|int_q ; fpAdderControl:controller|enARdFF_2:s8|int_q                                                   ; GClock       ; GClock      ; 1.000        ; -0.038     ; 1.839      ;
; -0.890 ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:2:enARdFF_instance|int_q ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:8:enARdFF_instance|int_q         ; GClock       ; GClock      ; 1.000        ; -0.038     ; 1.839      ;
; -0.887 ; fpAdderControl:controller|enARdFF_2:s1|int_q                            ; fpAdderControl:controller|enARdFF_2:s2|int_q                                                   ; GClock       ; GClock      ; 1.000        ; 0.155      ; 2.029      ;
; -0.877 ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit2|int_q                ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit6|int_q                                       ; GClock       ; GClock      ; 1.000        ; -0.044     ; 1.820      ;
; -0.876 ; sevenBitRegister:Ex|enARdFF_2:\gen_enardFF_2:2:bit_component|int_q      ; fpAdderControl:controller|enARdFF_2:s7|int_q                                                   ; GClock       ; GClock      ; 1.000        ; 0.155      ; 2.018      ;
; -0.870 ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:2:enARdFF_instance|int_q ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:7:bit_component|int_q ; GClock       ; GClock      ; 1.000        ; -0.039     ; 1.818      ;
; -0.860 ; sevenBitRegister:Ey|enARdFF_2:\gen_enardFF_2:1:bit_component|int_q      ; fpAdderControl:controller|enARdFF_2:s4|int_q                                                   ; GClock       ; GClock      ; 1.000        ; 0.155      ; 2.002      ;
; -0.847 ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit0|int_q                ; fpAdderControl:controller|enARdFF_2:s7|int_q                                                   ; GClock       ; GClock      ; 1.000        ; 0.157      ; 1.991      ;
; -0.847 ; sevenBitRegister:Ey|enARdFF_2:\gen_enardFF_2:1:bit_component|int_q      ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit6|int_q                                       ; GClock       ; GClock      ; 1.000        ; 0.141      ; 1.975      ;
; -0.837 ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit2|int_q                ; fpAdderControl:controller|enARdFF_2:s4|int_q                                                   ; GClock       ; GClock      ; 1.000        ; -0.030     ; 1.794      ;
; -0.829 ; sevenBitRegister:Ey|enARdFF_2:\gen_enardFF_2:2:bit_component|int_q      ; fpAdderControl:controller|enARdFF_2:s4|int_q                                                   ; GClock       ; GClock      ; 1.000        ; 0.155      ; 1.971      ;
; -0.827 ; sevenBitRegister:Ex|enARdFF_2:\gen_enardFF_2:0:bit_component|int_q      ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit5|int_q                                       ; GClock       ; GClock      ; 1.000        ; -0.039     ; 1.775      ;
; -0.823 ; sevenBitRegister:Ex|enARdFF_2:\gen_enardFF_2:0:bit_component|int_q      ; fpAdderControl:controller|enARdFF_2:s3|int_q                                                   ; GClock       ; GClock      ; 1.000        ; 0.155      ; 1.965      ;
; -0.821 ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:3:enARdFF_instance|int_q ; fpAdderControl:controller|enARdFF_2:s8|int_q                                                   ; GClock       ; GClock      ; 1.000        ; -0.039     ; 1.769      ;
; -0.821 ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:3:enARdFF_instance|int_q ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:8:enARdFF_instance|int_q         ; GClock       ; GClock      ; 1.000        ; -0.039     ; 1.769      ;
; -0.816 ; sevenBitRegister:Ey|enARdFF_2:\gen_enardFF_2:2:bit_component|int_q      ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit6|int_q                                       ; GClock       ; GClock      ; 1.000        ; 0.141      ; 1.944      ;
; -0.805 ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:3:enARdFF_instance|int_q ; fpAdderControl:controller|enARdFF_2:s8|int_q                                                   ; GClock       ; GClock      ; 1.000        ; -0.039     ; 1.753      ;
; -0.805 ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:3:enARdFF_instance|int_q ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:8:enARdFF_instance|int_q         ; GClock       ; GClock      ; 1.000        ; -0.039     ; 1.753      ;
; -0.791 ; fpAdderControl:controller|enARdFF_2:s2|int_q                            ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit3|int_q                                       ; GClock       ; GClock      ; 1.000        ; -0.239     ; 1.539      ;
; -0.790 ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit2|int_q                ; fpAdderControl:controller|enARdFF_2:s3|int_q                                                   ; GClock       ; GClock      ; 1.000        ; -0.030     ; 1.747      ;
; -0.790 ; sevenBitRegister:Ey|enARdFF_2:\gen_enardFF_2:3:bit_component|int_q      ; fpAdderControl:controller|enARdFF_2:s7|int_q                                                   ; GClock       ; GClock      ; 1.000        ; 0.155      ; 1.932      ;
; -0.779 ; fpAdderControl:controller|enARdFF_2:s1|int_q                            ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit3|int_q                                       ; GClock       ; GClock      ; 1.000        ; -0.039     ; 1.727      ;
; -0.767 ; sevenBitRegister:Ex|enARdFF_2:\gen_enardFF_2:0:bit_component|int_q      ; fpAdderControl:controller|enARdFF_2:s5|int_q                                                   ; GClock       ; GClock      ; 1.000        ; 0.155      ; 1.909      ;
; -0.764 ; sevenBitRegister:Ex|enARdFF_2:\gen_enardFF_2:0:bit_component|int_q      ; fpAdderControl:controller|enARdFF_2:s6|int_q                                                   ; GClock       ; GClock      ; 1.000        ; 0.155      ; 1.906      ;
; -0.754 ; sevenBitRegister:Ey|enARdFF_2:\gen_enardFF_2:1:bit_component|int_q      ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit5|int_q                                       ; GClock       ; GClock      ; 1.000        ; -0.039     ; 1.702      ;
; -0.753 ; sevenBitRegister:Ey|enARdFF_2:\gen_enardFF_2:0:bit_component|int_q      ; fpAdderControl:controller|enARdFF_2:s4|int_q                                                   ; GClock       ; GClock      ; 1.000        ; 0.155      ; 1.895      ;
; -0.750 ; sevenBitRegister:Ey|enARdFF_2:\gen_enardFF_2:1:bit_component|int_q      ; fpAdderControl:controller|enARdFF_2:s3|int_q                                                   ; GClock       ; GClock      ; 1.000        ; 0.155      ; 1.892      ;
; -0.750 ; sevenBitRegister:Ex|enARdFF_2:\gen_enardFF_2:0:bit_component|int_q      ; fpAdderControl:controller|enARdFF_2:s2|int_q                                                   ; GClock       ; GClock      ; 1.000        ; 0.155      ; 1.892      ;
; -0.741 ; sevenBitRegister:Ex|enARdFF_2:\gen_enardFF_2:1:bit_component|int_q      ; fpAdderControl:controller|enARdFF_2:s4|int_q                                                   ; GClock       ; GClock      ; 1.000        ; 0.155      ; 1.883      ;
; -0.740 ; sevenBitRegister:Ey|enARdFF_2:\gen_enardFF_2:0:bit_component|int_q      ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit6|int_q                                       ; GClock       ; GClock      ; 1.000        ; 0.141      ; 1.868      ;
; -0.739 ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:1:enARdFF_instance|int_q ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:6:bit_component|int_q ; GClock       ; GClock      ; 1.000        ; -0.039     ; 1.687      ;
; -0.734 ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit1|int_q                ; fpAdderControl:controller|enARdFF_2:s7|int_q                                                   ; GClock       ; GClock      ; 1.000        ; 0.157      ; 1.878      ;
; -0.728 ; sevenBitRegister:Ex|enARdFF_2:\gen_enardFF_2:1:bit_component|int_q      ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit6|int_q                                       ; GClock       ; GClock      ; 1.000        ; 0.141      ; 1.856      ;
; -0.724 ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit2|int_q                ; fpAdderControl:controller|enARdFF_2:s5|int_q                                                   ; GClock       ; GClock      ; 1.000        ; -0.030     ; 1.681      ;
; -0.724 ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:1:enARdFF_instance|int_q ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:6:bit_component|int_q ; GClock       ; GClock      ; 1.000        ; -0.038     ; 1.673      ;
; -0.723 ; sevenBitRegister:Ey|enARdFF_2:\gen_enardFF_2:2:bit_component|int_q      ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit5|int_q                                       ; GClock       ; GClock      ; 1.000        ; -0.039     ; 1.671      ;
; -0.721 ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit2|int_q                ; fpAdderControl:controller|enARdFF_2:s6|int_q                                                   ; GClock       ; GClock      ; 1.000        ; -0.030     ; 1.678      ;
; -0.719 ; sevenBitRegister:Ey|enARdFF_2:\gen_enardFF_2:2:bit_component|int_q      ; fpAdderControl:controller|enARdFF_2:s3|int_q                                                   ; GClock       ; GClock      ; 1.000        ; 0.155      ; 1.861      ;
; -0.713 ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:2:enARdFF_instance|int_q ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:7:bit_component|int_q ; GClock       ; GClock      ; 1.000        ; -0.038     ; 1.662      ;
; -0.708 ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit6|int_q                ; fpAdderControl:controller|enARdFF_2:s7|int_q                                                   ; GClock       ; GClock      ; 1.000        ; -0.030     ; 1.665      ;
; -0.701 ; sevenBitRegister:Ey|enARdFF_2:\gen_enardFF_2:4:bit_component|int_q      ; fpAdderControl:controller|enARdFF_2:s7|int_q                                                   ; GClock       ; GClock      ; 1.000        ; 0.155      ; 1.843      ;
; -0.701 ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:0:enARdFF_instance|int_q ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:6:bit_component|int_q ; GClock       ; GClock      ; 1.000        ; -0.038     ; 1.650      ;
; -0.694 ; sevenBitRegister:Ey|enARdFF_2:\gen_enardFF_2:1:bit_component|int_q      ; fpAdderControl:controller|enARdFF_2:s5|int_q                                                   ; GClock       ; GClock      ; 1.000        ; 0.155      ; 1.836      ;
; -0.691 ; sevenBitRegister:Ey|enARdFF_2:\gen_enardFF_2:1:bit_component|int_q      ; fpAdderControl:controller|enARdFF_2:s6|int_q                                                   ; GClock       ; GClock      ; 1.000        ; 0.155      ; 1.833      ;
; -0.685 ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit3|int_q                ; fpAdderControl:controller|enARdFF_2:s7|int_q                                                   ; GClock       ; GClock      ; 1.000        ; 0.157      ; 1.829      ;
; -0.677 ; sevenBitRegister:Ey|enARdFF_2:\gen_enardFF_2:1:bit_component|int_q      ; fpAdderControl:controller|enARdFF_2:s2|int_q                                                   ; GClock       ; GClock      ; 1.000        ; 0.155      ; 1.819      ;
; -0.663 ; sevenBitRegister:Ey|enARdFF_2:\gen_enardFF_2:2:bit_component|int_q      ; fpAdderControl:controller|enARdFF_2:s5|int_q                                                   ; GClock       ; GClock      ; 1.000        ; 0.155      ; 1.805      ;
; -0.660 ; sevenBitRegister:Ey|enARdFF_2:\gen_enardFF_2:2:bit_component|int_q      ; fpAdderControl:controller|enARdFF_2:s6|int_q                                                   ; GClock       ; GClock      ; 1.000        ; 0.155      ; 1.802      ;
; -0.654 ; fpAdderControl:controller|enARdFF_2:s2|int_q                            ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit4|int_q                                       ; GClock       ; GClock      ; 1.000        ; -0.239     ; 1.402      ;
; -0.647 ; sevenBitRegister:Ey|enARdFF_2:\gen_enardFF_2:0:bit_component|int_q      ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit5|int_q                                       ; GClock       ; GClock      ; 1.000        ; -0.039     ; 1.595      ;
; -0.646 ; sevenBitRegister:Ey|enARdFF_2:\gen_enardFF_2:2:bit_component|int_q      ; fpAdderControl:controller|enARdFF_2:s2|int_q                                                   ; GClock       ; GClock      ; 1.000        ; 0.155      ; 1.788      ;
; -0.646 ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:0:enARdFF_instance|int_q ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:6:bit_component|int_q ; GClock       ; GClock      ; 1.000        ; -0.039     ; 1.594      ;
; -0.644 ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:3:enARdFF_instance|int_q ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:7:bit_component|int_q ; GClock       ; GClock      ; 1.000        ; -0.039     ; 1.592      ;
; -0.643 ; sevenBitRegister:Ey|enARdFF_2:\gen_enardFF_2:0:bit_component|int_q      ; fpAdderControl:controller|enARdFF_2:s3|int_q                                                   ; GClock       ; GClock      ; 1.000        ; 0.155      ; 1.785      ;
; -0.642 ; sevenBitRegister:Ex|enARdFF_2:\gen_enardFF_2:0:bit_component|int_q      ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit3|int_q                                       ; GClock       ; GClock      ; 1.000        ; -0.039     ; 1.590      ;
; -0.642 ; fpAdderControl:controller|enARdFF_2:s1|int_q                            ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit4|int_q                                       ; GClock       ; GClock      ; 1.000        ; -0.039     ; 1.590      ;
; -0.639 ; sevenBitRegister:Ex|enARdFF_2:\gen_enardFF_2:2:bit_component|int_q      ; fpAdderControl:controller|enARdFF_2:s4|int_q                                                   ; GClock       ; GClock      ; 1.000        ; 0.155      ; 1.781      ;
; -0.635 ; sevenBitRegister:Ex|enARdFF_2:\gen_enardFF_2:1:bit_component|int_q      ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit5|int_q                                       ; GClock       ; GClock      ; 1.000        ; -0.039     ; 1.583      ;
; -0.631 ; sevenBitRegister:Ex|enARdFF_2:\gen_enardFF_2:1:bit_component|int_q      ; fpAdderControl:controller|enARdFF_2:s3|int_q                                                   ; GClock       ; GClock      ; 1.000        ; 0.155      ; 1.773      ;
; -0.628 ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:3:enARdFF_instance|int_q ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:7:bit_component|int_q ; GClock       ; GClock      ; 1.000        ; -0.039     ; 1.576      ;
; -0.626 ; sevenBitRegister:Ex|enARdFF_2:\gen_enardFF_2:2:bit_component|int_q      ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit6|int_q                                       ; GClock       ; GClock      ; 1.000        ; 0.141      ; 1.754      ;
; -0.624 ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:4:enARdFF_instance|int_q ; fpAdderControl:controller|enARdFF_2:s8|int_q                                                   ; GClock       ; GClock      ; 1.000        ; -0.039     ; 1.572      ;
; -0.624 ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:4:enARdFF_instance|int_q ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:8:enARdFF_instance|int_q         ; GClock       ; GClock      ; 1.000        ; -0.039     ; 1.572      ;
+--------+-------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'GClock'                                                                                                                                                                                                                                           ;
+-------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                      ; To Node                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.178 ; fpAdderControl:controller|enARdFF_2:s2|int_q                                                   ; fpAdderControl:controller|enARdFF_2:s2|int_q                                                   ; GClock       ; GClock      ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; fpAdderControl:controller|enARdFF_2:s6|int_q                                                   ; fpAdderControl:controller|enARdFF_2:s6|int_q                                                   ; GClock       ; GClock      ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; fpAdderControl:controller|enARdFF_2:s4|int_q                                                   ; fpAdderControl:controller|enARdFF_2:s4|int_q                                                   ; GClock       ; GClock      ; 0.000        ; 0.045      ; 0.307      ;
; 0.186 ; sevenBitUpCounter:exponentUpCounter|enARdFF_2:bit1|int_q                                       ; sevenBitUpCounter:exponentUpCounter|enARdFF_2:bit1|int_q                                       ; GClock       ; GClock      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sevenBitUpCounter:exponentUpCounter|enARdFF_2:bit4|int_q                                       ; sevenBitUpCounter:exponentUpCounter|enARdFF_2:bit4|int_q                                       ; GClock       ; GClock      ; 0.000        ; 0.037      ; 0.307      ;
; 0.193 ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit0|int_q                                       ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit0|int_q                                       ; GClock       ; GClock      ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; sevenBitUpCounter:exponentUpCounter|enARdFF_2:bit0|int_q                                       ; sevenBitUpCounter:exponentUpCounter|enARdFF_2:bit0|int_q                                       ; GClock       ; GClock      ; 0.000        ; 0.037      ; 0.314      ;
; 0.201 ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:0:enARdFF_instance|int_q                        ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:0:bit_component|int_q ; GClock       ; GClock      ; 0.000        ; 0.037      ; 0.322      ;
; 0.201 ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:0:enARdFF_instance|int_q                        ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:1:bit_component|int_q ; GClock       ; GClock      ; 0.000        ; 0.037      ; 0.322      ;
; 0.204 ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:1:enARdFF_instance|int_q                        ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:0:enARdFF_instance|int_q                        ; GClock       ; GClock      ; 0.000        ; 0.037      ; 0.325      ;
; 0.218 ; sevenBitUpCounter:exponentUpCounter|enARdFF_2:bit0|int_q                                       ; sevenBitUpCounter:exponentUpCounter|enARdFF_2:bit1|int_q                                       ; GClock       ; GClock      ; 0.000        ; 0.037      ; 0.339      ;
; 0.257 ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:7:bit_component|int_q ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:7:enARdFF_instance|int_q         ; GClock       ; GClock      ; 0.000        ; 0.037      ; 0.378      ;
; 0.265 ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:7:enARdFF_instance|int_q                        ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:6:enARdFF_instance|int_q                        ; GClock       ; GClock      ; 0.000        ; 0.038      ; 0.387      ;
; 0.265 ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:5:enARdFF_instance|int_q         ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:4:enARdFF_instance|int_q         ; GClock       ; GClock      ; 0.000        ; 0.037      ; 0.386      ;
; 0.266 ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:2:enARdFF_instance|int_q                        ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:2:bit_component|int_q ; GClock       ; GClock      ; 0.000        ; 0.037      ; 0.387      ;
; 0.269 ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:2:enARdFF_instance|int_q                        ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:1:enARdFF_instance|int_q                        ; GClock       ; GClock      ; 0.000        ; 0.037      ; 0.390      ;
; 0.270 ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:3:enARdFF_instance|int_q                        ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:3:bit_component|int_q ; GClock       ; GClock      ; 0.000        ; 0.037      ; 0.391      ;
; 0.272 ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:3:enARdFF_instance|int_q                        ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:2:enARdFF_instance|int_q                        ; GClock       ; GClock      ; 0.000        ; 0.037      ; 0.393      ;
; 0.276 ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:2:enARdFF_instance|int_q                        ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:2:bit_component|int_q ; GClock       ; GClock      ; 0.000        ; 0.037      ; 0.397      ;
; 0.291 ; fpAdderControl:controller|enARdFF_2:s2|int_q                                                   ; fpAdderControl:controller|enARdFF_2:s5|int_q                                                   ; GClock       ; GClock      ; 0.000        ; 0.045      ; 0.420      ;
; 0.296 ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:8:enARdFF_instance|int_q         ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:7:enARdFF_instance|int_q         ; GClock       ; GClock      ; 0.000        ; 0.037      ; 0.417      ;
; 0.307 ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:4:enARdFF_instance|int_q                        ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:3:enARdFF_instance|int_q                        ; GClock       ; GClock      ; 0.000        ; 0.038      ; 0.429      ;
; 0.307 ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:1:enARdFF_instance|int_q                        ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:1:bit_component|int_q ; GClock       ; GClock      ; 0.000        ; 0.037      ; 0.428      ;
; 0.308 ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:8:enARdFF_instance|int_q                        ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:7:enARdFF_instance|int_q                        ; GClock       ; GClock      ; 0.000        ; 0.038      ; 0.430      ;
; 0.308 ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:2:enARdFF_instance|int_q                        ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:1:enARdFF_instance|int_q                        ; GClock       ; GClock      ; 0.000        ; 0.038      ; 0.430      ;
; 0.308 ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:1:enARdFF_instance|int_q         ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:0:enARdFF_instance|int_q         ; GClock       ; GClock      ; 0.000        ; 0.037      ; 0.429      ;
; 0.309 ; fpAdderControl:controller|enARdFF_2:s3|int_q                                                   ; fpAdderControl:controller|enARdFF_2:s7|int_q                                                   ; GClock       ; GClock      ; 0.000        ; 0.045      ; 0.438      ;
; 0.309 ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:7:enARdFF_instance|int_q                        ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:6:enARdFF_instance|int_q                        ; GClock       ; GClock      ; 0.000        ; 0.038      ; 0.431      ;
; 0.309 ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:6:enARdFF_instance|int_q                        ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:5:enARdFF_instance|int_q                        ; GClock       ; GClock      ; 0.000        ; 0.038      ; 0.431      ;
; 0.309 ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:5:enARdFF_instance|int_q                        ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:4:enARdFF_instance|int_q                        ; GClock       ; GClock      ; 0.000        ; 0.038      ; 0.431      ;
; 0.309 ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:1:enARdFF_instance|int_q                        ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:0:enARdFF_instance|int_q                        ; GClock       ; GClock      ; 0.000        ; 0.038      ; 0.431      ;
; 0.309 ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:2:enARdFF_instance|int_q         ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:1:enARdFF_instance|int_q         ; GClock       ; GClock      ; 0.000        ; 0.037      ; 0.430      ;
; 0.310 ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:4:enARdFF_instance|int_q                        ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:3:enARdFF_instance|int_q                        ; GClock       ; GClock      ; 0.000        ; 0.038      ; 0.432      ;
; 0.310 ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:3:enARdFF_instance|int_q         ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:2:enARdFF_instance|int_q         ; GClock       ; GClock      ; 0.000        ; 0.037      ; 0.431      ;
; 0.312 ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:7:enARdFF_instance|int_q         ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:6:enARdFF_instance|int_q         ; GClock       ; GClock      ; 0.000        ; 0.037      ; 0.433      ;
; 0.321 ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:6:bit_component|int_q ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:6:enARdFF_instance|int_q         ; GClock       ; GClock      ; 0.000        ; 0.037      ; 0.442      ;
; 0.324 ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:1:bit_component|int_q ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:1:enARdFF_instance|int_q         ; GClock       ; GClock      ; 0.000        ; 0.036      ; 0.444      ;
; 0.333 ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:0:bit_component|int_q ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:0:enARdFF_instance|int_q         ; GClock       ; GClock      ; 0.000        ; 0.036      ; 0.453      ;
; 0.334 ; fpAdderControl:controller|enARdFF_2:s8|int_q                                                   ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:7:enARdFF_instance|int_q         ; GClock       ; GClock      ; 0.000        ; 0.037      ; 0.455      ;
; 0.336 ; fpAdderControl:controller|enARdFF_2:s8|int_q                                                   ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:0:enARdFF_instance|int_q         ; GClock       ; GClock      ; 0.000        ; 0.037      ; 0.457      ;
; 0.338 ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:3:enARdFF_instance|int_q                        ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:3:bit_component|int_q ; GClock       ; GClock      ; 0.000        ; 0.037      ; 0.459      ;
; 0.338 ; fpAdderControl:controller|enARdFF_2:s8|int_q                                                   ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:2:enARdFF_instance|int_q         ; GClock       ; GClock      ; 0.000        ; 0.037      ; 0.459      ;
; 0.340 ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:6:enARdFF_instance|int_q         ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:5:enARdFF_instance|int_q         ; GClock       ; GClock      ; 0.000        ; 0.037      ; 0.461      ;
; 0.344 ; fpAdderControl:controller|enARdFF_2:s8|int_q                                                   ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:6:enARdFF_instance|int_q         ; GClock       ; GClock      ; 0.000        ; 0.037      ; 0.465      ;
; 0.345 ; fpAdderControl:controller|enasdff:s0|int_q                                                     ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:1:enARdFF_instance|int_q                        ; GClock       ; GClock      ; 0.000        ; 0.037      ; 0.466      ;
; 0.346 ; fpAdderControl:controller|enasdff:s0|int_q                                                     ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:2:enARdFF_instance|int_q                        ; GClock       ; GClock      ; 0.000        ; 0.037      ; 0.467      ;
; 0.347 ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:1:enARdFF_instance|int_q                        ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:1:bit_component|int_q ; GClock       ; GClock      ; 0.000        ; 0.037      ; 0.468      ;
; 0.347 ; fpAdderControl:controller|enARdFF_2:s8|int_q                                                   ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:4:enARdFF_instance|int_q         ; GClock       ; GClock      ; 0.000        ; 0.037      ; 0.468      ;
; 0.347 ; fpAdderControl:controller|enasdff:s0|int_q                                                     ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:6:enARdFF_instance|int_q                        ; GClock       ; GClock      ; 0.000        ; 0.037      ; 0.468      ;
; 0.348 ; fpAdderControl:controller|enasdff:s0|int_q                                                     ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:7:enARdFF_instance|int_q                        ; GClock       ; GClock      ; 0.000        ; 0.037      ; 0.469      ;
; 0.348 ; fpAdderControl:controller|enARdFF_2:s8|int_q                                                   ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:5:enARdFF_instance|int_q         ; GClock       ; GClock      ; 0.000        ; 0.037      ; 0.469      ;
; 0.350 ; fpAdderControl:controller|enARdFF_2:s8|int_q                                                   ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:3:enARdFF_instance|int_q         ; GClock       ; GClock      ; 0.000        ; 0.037      ; 0.471      ;
; 0.354 ; fpAdderControl:controller|enasdff:s0|int_q                                                     ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:8:enARdFF_instance|int_q                        ; GClock       ; GClock      ; 0.000        ; 0.037      ; 0.475      ;
; 0.356 ; fpAdderControl:controller|enasdff:s0|int_q                                                     ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:8:enARdFF_instance|int_q                        ; GClock       ; GClock      ; 0.000        ; 0.037      ; 0.477      ;
; 0.356 ; sevenBitUpCounter:exponentUpCounter|enARdFF_2:bit6|int_q                                       ; sevenBitUpCounter:exponentUpCounter|enARdFF_2:bit6|int_q                                       ; GClock       ; GClock      ; 0.000        ; 0.037      ; 0.477      ;
; 0.357 ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:8:enARdFF_instance|int_q                        ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:7:enARdFF_instance|int_q                        ; GClock       ; GClock      ; 0.000        ; 0.038      ; 0.479      ;
; 0.357 ; fpAdderControl:controller|enasdff:s0|int_q                                                     ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:5:enARdFF_instance|int_q                        ; GClock       ; GClock      ; 0.000        ; 0.037      ; 0.478      ;
; 0.358 ; fpAdderControl:controller|enasdff:s0|int_q                                                     ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:6:enARdFF_instance|int_q                        ; GClock       ; GClock      ; 0.000        ; 0.037      ; 0.479      ;
; 0.359 ; fpAdderControl:controller|enasdff:s0|int_q                                                     ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:3:enARdFF_instance|int_q                        ; GClock       ; GClock      ; 0.000        ; 0.037      ; 0.480      ;
; 0.360 ; fpAdderControl:controller|enARdFF_2:s1|int_q                                                   ; fpAdderControl:controller|enARdFF_2:s4|int_q                                                   ; GClock       ; GClock      ; 0.000        ; 0.238      ; 0.682      ;
; 0.361 ; fpAdderControl:controller|enasdff:s0|int_q                                                     ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:3:enARdFF_instance|int_q                        ; GClock       ; GClock      ; 0.000        ; 0.037      ; 0.482      ;
; 0.364 ; sevenBitRegister:Ex|enARdFF_2:\gen_enardFF_2:1:bit_component|int_q                             ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit2|int_q                                       ; GClock       ; GClock      ; 0.000        ; 0.223      ; 0.671      ;
; 0.366 ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:5:bit_component|int_q ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:5:enARdFF_instance|int_q         ; GClock       ; GClock      ; 0.000        ; 0.036      ; 0.486      ;
; 0.371 ; fpAdderControl:controller|enARdFF_2:s1|int_q                                                   ; fpAdderControl:controller|enARdFF_2:s2|int_q                                                   ; GClock       ; GClock      ; 0.000        ; 0.238      ; 0.693      ;
; 0.372 ; sevenBitUpCounter:exponentUpCounter|enARdFF_2:bit0|int_q                                       ; sevenBitUpCounter:exponentUpCounter|enARdFF_2:bit2|int_q                                       ; GClock       ; GClock      ; 0.000        ; 0.037      ; 0.493      ;
; 0.374 ; sevenBitRegister:Ex|enARdFF_2:\gen_enardFF_2:5:bit_component|int_q                             ; fpAdderControl:controller|enARdFF_2:s2|int_q                                                   ; GClock       ; GClock      ; 0.000        ; 0.238      ; 0.696      ;
; 0.375 ; sevenBitRegister:Ex|enARdFF_2:\gen_enardFF_2:5:bit_component|int_q                             ; fpAdderControl:controller|enARdFF_2:s3|int_q                                                   ; GClock       ; GClock      ; 0.000        ; 0.238      ; 0.697      ;
; 0.375 ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:0:enARdFF_instance|int_q                        ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:1:bit_component|int_q ; GClock       ; GClock      ; 0.000        ; 0.037      ; 0.496      ;
; 0.377 ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:4:bit_component|int_q ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:4:enARdFF_instance|int_q         ; GClock       ; GClock      ; 0.000        ; 0.036      ; 0.497      ;
; 0.377 ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit4|int_q                                       ; fpAdderControl:controller|enARdFF_2:s7|int_q                                                   ; GClock       ; GClock      ; 0.000        ; 0.239      ; 0.700      ;
; 0.378 ; fpAdderControl:controller|enARdFF_2:s1|int_q                                                   ; fpAdderControl:controller|enARdFF_2:s3|int_q                                                   ; GClock       ; GClock      ; 0.000        ; 0.238      ; 0.700      ;
; 0.380 ; fpAdderControl:controller|enARdFF_2:s8|int_q                                                   ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:1:enARdFF_instance|int_q         ; GClock       ; GClock      ; 0.000        ; 0.037      ; 0.501      ;
; 0.381 ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:3:enARdFF_instance|int_q                        ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:2:enARdFF_instance|int_q                        ; GClock       ; GClock      ; 0.000        ; 0.038      ; 0.503      ;
; 0.382 ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:5:enARdFF_instance|int_q                        ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:5:bit_component|int_q ; GClock       ; GClock      ; 0.000        ; 0.037      ; 0.503      ;
; 0.382 ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit4|int_q                                       ; fpAdderControl:controller|enARdFF_2:s6|int_q                                                   ; GClock       ; GClock      ; 0.000        ; 0.239      ; 0.705      ;
; 0.384 ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit4|int_q                                       ; fpAdderControl:controller|enARdFF_2:s4|int_q                                                   ; GClock       ; GClock      ; 0.000        ; 0.239      ; 0.707      ;
; 0.386 ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:0:enARdFF_instance|int_q                        ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:0:bit_component|int_q ; GClock       ; GClock      ; 0.000        ; 0.037      ; 0.507      ;
; 0.390 ; sevenBitRegister:Ex|enARdFF_2:\gen_enardFF_2:5:bit_component|int_q                             ; fpAdderControl:controller|enARdFF_2:s5|int_q                                                   ; GClock       ; GClock      ; 0.000        ; 0.238      ; 0.712      ;
; 0.390 ; sevenBitRegister:Ey|enARdFF_2:\gen_enardFF_2:0:bit_component|int_q                             ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit2|int_q                                       ; GClock       ; GClock      ; 0.000        ; 0.223      ; 0.697      ;
; 0.392 ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:4:enARdFF_instance|int_q                        ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:4:bit_component|int_q ; GClock       ; GClock      ; 0.000        ; 0.037      ; 0.513      ;
; 0.395 ; sevenBitRegister:Ex|enARdFF_2:\gen_enardFF_2:5:bit_component|int_q                             ; fpAdderControl:controller|enARdFF_2:s6|int_q                                                   ; GClock       ; GClock      ; 0.000        ; 0.238      ; 0.717      ;
; 0.395 ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:4:enARdFF_instance|int_q                        ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:4:bit_component|int_q ; GClock       ; GClock      ; 0.000        ; 0.037      ; 0.516      ;
; 0.400 ; fpAdderControl:controller|enARdFF_2:s1|int_q                                                   ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit2|int_q                                       ; GClock       ; GClock      ; 0.000        ; 0.223      ; 0.707      ;
; 0.415 ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit0|int_q                                       ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit2|int_q                                       ; GClock       ; GClock      ; 0.000        ; 0.224      ; 0.723      ;
; 0.418 ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:4:enARdFF_instance|int_q         ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:3:enARdFF_instance|int_q         ; GClock       ; GClock      ; 0.000        ; 0.037      ; 0.539      ;
; 0.419 ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit1|int_q                                       ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit2|int_q                                       ; GClock       ; GClock      ; 0.000        ; 0.224      ; 0.727      ;
; 0.421 ; sevenBitUpCounter:exponentUpCounter|enARdFF_2:bit4|int_q                                       ; sevenBitUpCounter:exponentUpCounter|enARdFF_2:bit5|int_q                                       ; GClock       ; GClock      ; 0.000        ; 0.037      ; 0.542      ;
; 0.422 ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:2:bit_component|int_q ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:2:enARdFF_instance|int_q         ; GClock       ; GClock      ; 0.000        ; 0.036      ; 0.542      ;
; 0.423 ; fpAdderControl:controller|enARdFF_2:s2|int_q                                                   ; fpAdderControl:controller|enARdFF_2:s3|int_q                                                   ; GClock       ; GClock      ; 0.000        ; 0.045      ; 0.552      ;
; 0.426 ; sevenBitRegister:Ey|enARdFF_2:\gen_enardFF_2:6:bit_component|int_q                             ; fpAdderControl:controller|enARdFF_2:s2|int_q                                                   ; GClock       ; GClock      ; 0.000        ; 0.239      ; 0.749      ;
; 0.427 ; sevenBitRegister:Ey|enARdFF_2:\gen_enardFF_2:6:bit_component|int_q                             ; fpAdderControl:controller|enARdFF_2:s3|int_q                                                   ; GClock       ; GClock      ; 0.000        ; 0.239      ; 0.750      ;
; 0.429 ; sevenBitUpCounter:exponentUpCounter|enARdFF_2:bit2|int_q                                       ; sevenBitUpCounter:exponentUpCounter|enARdFF_2:bit2|int_q                                       ; GClock       ; GClock      ; 0.000        ; 0.037      ; 0.550      ;
; 0.433 ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:8:enARdFF_instance|int_q                        ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:8:enARdFF_instance|int_q         ; GClock       ; GClock      ; 0.000        ; 0.036      ; 0.553      ;
; 0.434 ; sevenBitUpCounter:exponentUpCounter|enARdFF_2:bit0|int_q                                       ; sevenBitUpCounter:exponentUpCounter|enARdFF_2:bit3|int_q                                       ; GClock       ; GClock      ; 0.000        ; 0.037      ; 0.555      ;
; 0.435 ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:8:enARdFF_instance|int_q                        ; fpAdderControl:controller|enARdFF_2:s8|int_q                                                   ; GClock       ; GClock      ; 0.000        ; 0.036      ; 0.555      ;
; 0.436 ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:5:enARdFF_instance|int_q                        ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:5:bit_component|int_q ; GClock       ; GClock      ; 0.000        ; 0.037      ; 0.557      ;
; 0.437 ; sevenBitRegister:Ey|enARdFF_2:\gen_enardFF_2:2:bit_component|int_q                             ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit2|int_q                                       ; GClock       ; GClock      ; 0.000        ; 0.223      ; 0.744      ;
; 0.440 ; fpAdderControl:controller|enARdFF_2:s2|int_q                                                   ; fpAdderControl:controller|enARdFF_2:s6|int_q                                                   ; GClock       ; GClock      ; 0.000        ; 0.045      ; 0.569      ;
; 0.440 ; sevenBitRegister:Ex|enARdFF_2:\gen_enardFF_2:6:bit_component|int_q                             ; fpAdderControl:controller|enARdFF_2:s2|int_q                                                   ; GClock       ; GClock      ; 0.000        ; 0.239      ; 0.763      ;
; 0.441 ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:6:enARdFF_instance|int_q                        ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:6:bit_component|int_q ; GClock       ; GClock      ; 0.000        ; 0.036      ; 0.561      ;
+-------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'GClock'                                                                                                                              ;
+--------+--------------+----------------+-----------------+--------+------------+------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock  ; Clock Edge ; Target                                                                                         ;
+--------+--------------+----------------+-----------------+--------+------------+------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; GClock ; Rise       ; GClock                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; fpAdderControl:controller|enARdFF_2:s1|int_q                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; fpAdderControl:controller|enARdFF_2:s2|int_q                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; fpAdderControl:controller|enARdFF_2:s3|int_q                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; fpAdderControl:controller|enARdFF_2:s4|int_q                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; fpAdderControl:controller|enARdFF_2:s5|int_q                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; fpAdderControl:controller|enARdFF_2:s6|int_q                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; fpAdderControl:controller|enARdFF_2:s7|int_q                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; fpAdderControl:controller|enARdFF_2:s8|int_q                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; fpAdderControl:controller|enasdff:s0|int_q                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:0:bit_component|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:1:bit_component|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:2:bit_component|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:3:bit_component|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:4:bit_component|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:5:bit_component|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:6:bit_component|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; nineBitAdder:mantissaAdder|eightBitRegister:reg|enARdFF_2:\gen_enardFF_2:7:bit_component|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:0:enARdFF_instance|int_q                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:1:enARdFF_instance|int_q                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:2:enARdFF_instance|int_q                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:3:enARdFF_instance|int_q                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:4:enARdFF_instance|int_q                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:5:enARdFF_instance|int_q                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:6:enARdFF_instance|int_q                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:7:enARdFF_instance|int_q                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; nineBitShiftRegister:Fx|enARdFF_2:\gen_enARdFF:8:enARdFF_instance|int_q                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:0:enARdFF_instance|int_q                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:1:enARdFF_instance|int_q                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:2:enARdFF_instance|int_q                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:3:enARdFF_instance|int_q                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:4:enARdFF_instance|int_q                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:5:enARdFF_instance|int_q                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:6:enARdFF_instance|int_q                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:7:enARdFF_instance|int_q                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; nineBitShiftRegister:Fy|enARdFF_2:\gen_enARdFF:8:enARdFF_instance|int_q                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:0:enARdFF_instance|int_q         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:1:enARdFF_instance|int_q         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:2:enARdFF_instance|int_q         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:3:enARdFF_instance|int_q         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:4:enARdFF_instance|int_q         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:5:enARdFF_instance|int_q         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:6:enARdFF_instance|int_q         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:7:enARdFF_instance|int_q         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; nineBitShiftRegister:normalizeRegister|enARdFF_2:\gen_enARdFF:8:enARdFF_instance|int_q         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit0|int_q                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit1|int_q                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit2|int_q                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit3|int_q                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit4|int_q                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit5|int_q                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit6|int_q                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; sevenBitRegister:Ex|enARdFF_2:\gen_enardFF_2:0:bit_component|int_q                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; sevenBitRegister:Ex|enARdFF_2:\gen_enardFF_2:1:bit_component|int_q                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; sevenBitRegister:Ex|enARdFF_2:\gen_enardFF_2:2:bit_component|int_q                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; sevenBitRegister:Ex|enARdFF_2:\gen_enardFF_2:3:bit_component|int_q                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; sevenBitRegister:Ex|enARdFF_2:\gen_enardFF_2:4:bit_component|int_q                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; sevenBitRegister:Ex|enARdFF_2:\gen_enardFF_2:5:bit_component|int_q                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; sevenBitRegister:Ex|enARdFF_2:\gen_enardFF_2:6:bit_component|int_q                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; sevenBitRegister:Ey|enARdFF_2:\gen_enardFF_2:0:bit_component|int_q                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; sevenBitRegister:Ey|enARdFF_2:\gen_enardFF_2:1:bit_component|int_q                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; sevenBitRegister:Ey|enARdFF_2:\gen_enardFF_2:2:bit_component|int_q                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; sevenBitRegister:Ey|enARdFF_2:\gen_enardFF_2:3:bit_component|int_q                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; sevenBitRegister:Ey|enARdFF_2:\gen_enardFF_2:4:bit_component|int_q                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; sevenBitRegister:Ey|enARdFF_2:\gen_enardFF_2:5:bit_component|int_q                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; sevenBitRegister:Ey|enARdFF_2:\gen_enardFF_2:6:bit_component|int_q                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; sevenBitUpCounter:exponentUpCounter|enARdFF_2:bit0|int_q                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; sevenBitUpCounter:exponentUpCounter|enARdFF_2:bit1|int_q                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; sevenBitUpCounter:exponentUpCounter|enARdFF_2:bit2|int_q                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; sevenBitUpCounter:exponentUpCounter|enARdFF_2:bit3|int_q                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; sevenBitUpCounter:exponentUpCounter|enARdFF_2:bit4|int_q                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; sevenBitUpCounter:exponentUpCounter|enARdFF_2:bit5|int_q                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; sevenBitUpCounter:exponentUpCounter|enARdFF_2:bit6|int_q                                       ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; fpAdderControl:controller|enARdFF_2:s2|int_q                                                   ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; fpAdderControl:controller|enARdFF_2:s3|int_q                                                   ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; fpAdderControl:controller|enARdFF_2:s4|int_q                                                   ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; fpAdderControl:controller|enARdFF_2:s5|int_q                                                   ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; fpAdderControl:controller|enARdFF_2:s6|int_q                                                   ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; fpAdderControl:controller|enARdFF_2:s7|int_q                                                   ;
; -0.044 ; 0.140        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit2|int_q                                       ;
; -0.044 ; 0.140        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit6|int_q                                       ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit0|int_q                                       ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit1|int_q                                       ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit3|int_q                                       ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit4|int_q                                       ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; sevenBitDownCounter:exponentCounter|enARdFF_2:bit5|int_q                                       ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; sevenBitRegister:Ex|enARdFF_2:\gen_enardFF_2:6:bit_component|int_q                             ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; sevenBitRegister:Ey|enARdFF_2:\gen_enardFF_2:6:bit_component|int_q                             ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; fpAdderControl:controller|enARdFF_2:s1|int_q                                                   ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; sevenBitRegister:Ex|enARdFF_2:\gen_enardFF_2:0:bit_component|int_q                             ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; sevenBitRegister:Ex|enARdFF_2:\gen_enardFF_2:1:bit_component|int_q                             ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; sevenBitRegister:Ex|enARdFF_2:\gen_enardFF_2:2:bit_component|int_q                             ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; sevenBitRegister:Ex|enARdFF_2:\gen_enardFF_2:3:bit_component|int_q                             ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; sevenBitRegister:Ex|enARdFF_2:\gen_enardFF_2:4:bit_component|int_q                             ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; sevenBitRegister:Ex|enARdFF_2:\gen_enardFF_2:5:bit_component|int_q                             ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; sevenBitRegister:Ey|enARdFF_2:\gen_enardFF_2:0:bit_component|int_q                             ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; sevenBitRegister:Ey|enARdFF_2:\gen_enardFF_2:1:bit_component|int_q                             ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; sevenBitRegister:Ey|enARdFF_2:\gen_enardFF_2:2:bit_component|int_q                             ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; sevenBitRegister:Ey|enARdFF_2:\gen_enardFF_2:3:bit_component|int_q                             ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; sevenBitRegister:Ey|enARdFF_2:\gen_enardFF_2:4:bit_component|int_q                             ;
+--------+--------------+----------------+-----------------+--------+------------+------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; ExponentA[*]  ; GClock     ; 1.394 ; 2.034 ; Rise       ; GClock          ;
;  ExponentA[0] ; GClock     ; 1.340 ; 1.980 ; Rise       ; GClock          ;
;  ExponentA[1] ; GClock     ; 0.942 ; 1.523 ; Rise       ; GClock          ;
;  ExponentA[2] ; GClock     ; 0.940 ; 1.515 ; Rise       ; GClock          ;
;  ExponentA[3] ; GClock     ; 0.934 ; 1.510 ; Rise       ; GClock          ;
;  ExponentA[4] ; GClock     ; 1.122 ; 1.716 ; Rise       ; GClock          ;
;  ExponentA[5] ; GClock     ; 1.394 ; 2.034 ; Rise       ; GClock          ;
;  ExponentA[6] ; GClock     ; 1.288 ; 1.906 ; Rise       ; GClock          ;
; ExponentB[*]  ; GClock     ; 1.507 ; 2.150 ; Rise       ; GClock          ;
;  ExponentB[0] ; GClock     ; 1.198 ; 1.803 ; Rise       ; GClock          ;
;  ExponentB[1] ; GClock     ; 1.183 ; 1.781 ; Rise       ; GClock          ;
;  ExponentB[2] ; GClock     ; 0.910 ; 1.472 ; Rise       ; GClock          ;
;  ExponentB[3] ; GClock     ; 1.383 ; 2.021 ; Rise       ; GClock          ;
;  ExponentB[4] ; GClock     ; 1.507 ; 2.150 ; Rise       ; GClock          ;
;  ExponentB[5] ; GClock     ; 1.039 ; 1.626 ; Rise       ; GClock          ;
;  ExponentB[6] ; GClock     ; 1.115 ; 1.717 ; Rise       ; GClock          ;
; GReset        ; GClock     ; 0.993 ; 1.234 ; Rise       ; GClock          ;
; MantissaA[*]  ; GClock     ; 1.811 ; 2.512 ; Rise       ; GClock          ;
;  MantissaA[0] ; GClock     ; 1.015 ; 1.641 ; Rise       ; GClock          ;
;  MantissaA[1] ; GClock     ; 1.176 ; 1.790 ; Rise       ; GClock          ;
;  MantissaA[2] ; GClock     ; 1.199 ; 1.858 ; Rise       ; GClock          ;
;  MantissaA[3] ; GClock     ; 1.811 ; 2.512 ; Rise       ; GClock          ;
;  MantissaA[4] ; GClock     ; 1.013 ; 1.617 ; Rise       ; GClock          ;
;  MantissaA[5] ; GClock     ; 1.185 ; 1.812 ; Rise       ; GClock          ;
;  MantissaA[6] ; GClock     ; 1.032 ; 1.643 ; Rise       ; GClock          ;
;  MantissaA[7] ; GClock     ; 0.912 ; 1.501 ; Rise       ; GClock          ;
; MantissaB[*]  ; GClock     ; 1.226 ; 1.823 ; Rise       ; GClock          ;
;  MantissaB[0] ; GClock     ; 1.192 ; 1.816 ; Rise       ; GClock          ;
;  MantissaB[1] ; GClock     ; 1.186 ; 1.823 ; Rise       ; GClock          ;
;  MantissaB[2] ; GClock     ; 0.894 ; 1.466 ; Rise       ; GClock          ;
;  MantissaB[3] ; GClock     ; 1.048 ; 1.662 ; Rise       ; GClock          ;
;  MantissaB[4] ; GClock     ; 1.170 ; 1.792 ; Rise       ; GClock          ;
;  MantissaB[5] ; GClock     ; 1.226 ; 1.815 ; Rise       ; GClock          ;
;  MantissaB[6] ; GClock     ; 1.134 ; 1.768 ; Rise       ; GClock          ;
;  MantissaB[7] ; GClock     ; 0.972 ; 1.580 ; Rise       ; GClock          ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; ExponentA[*]  ; GClock     ; -0.709 ; -1.276 ; Rise       ; GClock          ;
;  ExponentA[0] ; GClock     ; -1.099 ; -1.728 ; Rise       ; GClock          ;
;  ExponentA[1] ; GClock     ; -0.717 ; -1.289 ; Rise       ; GClock          ;
;  ExponentA[2] ; GClock     ; -0.715 ; -1.282 ; Rise       ; GClock          ;
;  ExponentA[3] ; GClock     ; -0.709 ; -1.276 ; Rise       ; GClock          ;
;  ExponentA[4] ; GClock     ; -0.890 ; -1.474 ; Rise       ; GClock          ;
;  ExponentA[5] ; GClock     ; -1.151 ; -1.780 ; Rise       ; GClock          ;
;  ExponentA[6] ; GClock     ; -1.050 ; -1.658 ; Rise       ; GClock          ;
; ExponentB[*]  ; GClock     ; -0.685 ; -1.240 ; Rise       ; GClock          ;
;  ExponentB[0] ; GClock     ; -0.963 ; -1.559 ; Rise       ; GClock          ;
;  ExponentB[1] ; GClock     ; -0.949 ; -1.538 ; Rise       ; GClock          ;
;  ExponentB[2] ; GClock     ; -0.685 ; -1.240 ; Rise       ; GClock          ;
;  ExponentB[3] ; GClock     ; -1.141 ; -1.767 ; Rise       ; GClock          ;
;  ExponentB[4] ; GClock     ; -1.259 ; -1.890 ; Rise       ; GClock          ;
;  ExponentB[5] ; GClock     ; -0.809 ; -1.387 ; Rise       ; GClock          ;
;  ExponentB[6] ; GClock     ; -0.885 ; -1.478 ; Rise       ; GClock          ;
; GReset        ; GClock     ; -0.645 ; -0.880 ; Rise       ; GClock          ;
; MantissaA[*]  ; GClock     ; -0.683 ; -1.258 ; Rise       ; GClock          ;
;  MantissaA[0] ; GClock     ; -0.781 ; -1.391 ; Rise       ; GClock          ;
;  MantissaA[1] ; GClock     ; -0.931 ; -1.510 ; Rise       ; GClock          ;
;  MantissaA[2] ; GClock     ; -0.952 ; -1.572 ; Rise       ; GClock          ;
;  MantissaA[3] ; GClock     ; -1.540 ; -2.203 ; Rise       ; GClock          ;
;  MantissaA[4] ; GClock     ; -0.780 ; -1.367 ; Rise       ; GClock          ;
;  MantissaA[5] ; GClock     ; -0.940 ; -1.532 ; Rise       ; GClock          ;
;  MantissaA[6] ; GClock     ; -0.799 ; -1.394 ; Rise       ; GClock          ;
;  MantissaA[7] ; GClock     ; -0.683 ; -1.258 ; Rise       ; GClock          ;
; MantissaB[*]  ; GClock     ; -0.638 ; -1.178 ; Rise       ; GClock          ;
;  MantissaB[0] ; GClock     ; -0.925 ; -1.513 ; Rise       ; GClock          ;
;  MantissaB[1] ; GClock     ; -0.946 ; -1.566 ; Rise       ; GClock          ;
;  MantissaB[2] ; GClock     ; -0.638 ; -1.178 ; Rise       ; GClock          ;
;  MantissaB[3] ; GClock     ; -0.814 ; -1.412 ; Rise       ; GClock          ;
;  MantissaB[4] ; GClock     ; -0.904 ; -1.505 ; Rise       ; GClock          ;
;  MantissaB[5] ; GClock     ; -0.982 ; -1.542 ; Rise       ; GClock          ;
;  MantissaB[6] ; GClock     ; -0.889 ; -1.484 ; Rise       ; GClock          ;
;  MantissaB[7] ; GClock     ; -0.740 ; -1.332 ; Rise       ; GClock          ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; ExponentOut[*]  ; GClock     ; 4.572 ; 4.690 ; Rise       ; GClock          ;
;  ExponentOut[0] ; GClock     ; 4.283 ; 4.348 ; Rise       ; GClock          ;
;  ExponentOut[1] ; GClock     ; 3.963 ; 4.008 ; Rise       ; GClock          ;
;  ExponentOut[2] ; GClock     ; 4.291 ; 4.382 ; Rise       ; GClock          ;
;  ExponentOut[3] ; GClock     ; 4.002 ; 4.048 ; Rise       ; GClock          ;
;  ExponentOut[4] ; GClock     ; 4.572 ; 4.690 ; Rise       ; GClock          ;
;  ExponentOut[5] ; GClock     ; 4.172 ; 4.306 ; Rise       ; GClock          ;
;  ExponentOut[6] ; GClock     ; 4.063 ; 4.185 ; Rise       ; GClock          ;
; MantissaOut[*]  ; GClock     ; 3.970 ; 4.069 ; Rise       ; GClock          ;
;  MantissaOut[0] ; GClock     ; 3.942 ; 4.044 ; Rise       ; GClock          ;
;  MantissaOut[1] ; GClock     ; 3.631 ; 3.685 ; Rise       ; GClock          ;
;  MantissaOut[2] ; GClock     ; 3.970 ; 4.069 ; Rise       ; GClock          ;
;  MantissaOut[3] ; GClock     ; 3.941 ; 4.033 ; Rise       ; GClock          ;
;  MantissaOut[4] ; GClock     ; 3.957 ; 4.055 ; Rise       ; GClock          ;
;  MantissaOut[5] ; GClock     ; 3.951 ; 4.039 ; Rise       ; GClock          ;
;  MantissaOut[6] ; GClock     ; 3.621 ; 3.666 ; Rise       ; GClock          ;
;  MantissaOut[7] ; GClock     ; 3.948 ; 4.039 ; Rise       ; GClock          ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; ExponentOut[*]  ; GClock     ; 3.831 ; 3.873 ; Rise       ; GClock          ;
;  ExponentOut[0] ; GClock     ; 4.156 ; 4.218 ; Rise       ; GClock          ;
;  ExponentOut[1] ; GClock     ; 3.831 ; 3.873 ; Rise       ; GClock          ;
;  ExponentOut[2] ; GClock     ; 4.145 ; 4.231 ; Rise       ; GClock          ;
;  ExponentOut[3] ; GClock     ; 3.868 ; 3.911 ; Rise       ; GClock          ;
;  ExponentOut[4] ; GClock     ; 4.416 ; 4.528 ; Rise       ; GClock          ;
;  ExponentOut[5] ; GClock     ; 4.030 ; 4.158 ; Rise       ; GClock          ;
;  ExponentOut[6] ; GClock     ; 3.924 ; 4.041 ; Rise       ; GClock          ;
; MantissaOut[*]  ; GClock     ; 3.501 ; 3.544 ; Rise       ; GClock          ;
;  MantissaOut[0] ; GClock     ; 3.810 ; 3.907 ; Rise       ; GClock          ;
;  MantissaOut[1] ; GClock     ; 3.510 ; 3.561 ; Rise       ; GClock          ;
;  MantissaOut[2] ; GClock     ; 3.837 ; 3.932 ; Rise       ; GClock          ;
;  MantissaOut[3] ; GClock     ; 3.808 ; 3.895 ; Rise       ; GClock          ;
;  MantissaOut[4] ; GClock     ; 3.824 ; 3.918 ; Rise       ; GClock          ;
;  MantissaOut[5] ; GClock     ; 3.819 ; 3.903 ; Rise       ; GClock          ;
;  MantissaOut[6] ; GClock     ; 3.501 ; 3.544 ; Rise       ; GClock          ;
;  MantissaOut[7] ; GClock     ; 3.815 ; 3.902 ; Rise       ; GClock          ;
+-----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------+
; Propagation Delay                                          ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; ExponentA[0] ; SignOut     ; 5.921 ; 5.879 ; 6.459 ; 6.424 ;
; ExponentA[1] ; SignOut     ; 5.719 ; 5.677 ; 6.165 ; 6.130 ;
; ExponentA[2] ; SignOut     ; 5.649 ; 5.607 ; 6.159 ; 6.124 ;
; ExponentA[3] ; SignOut     ; 5.660 ; 5.618 ; 6.122 ; 6.087 ;
; ExponentA[4] ; SignOut     ; 5.747 ; 5.705 ; 6.268 ; 6.233 ;
; ExponentA[5] ; SignOut     ; 5.811 ; 5.769 ; 6.300 ; 6.265 ;
; ExponentA[6] ; SignOut     ; 5.602 ; 5.560 ; 6.103 ; 6.068 ;
; ExponentB[0] ; SignOut     ; 5.749 ; 5.714 ; 6.464 ; 6.422 ;
; ExponentB[1] ; SignOut     ; 5.567 ; 5.532 ; 6.325 ; 6.283 ;
; ExponentB[2] ; SignOut     ; 5.506 ; 5.471 ; 6.195 ; 6.153 ;
; ExponentB[3] ; SignOut     ; 5.679 ; 5.644 ; 6.482 ; 6.440 ;
; ExponentB[4] ; SignOut     ; 5.806 ; 5.771 ; 6.551 ; 6.509 ;
; ExponentB[5] ; SignOut     ; 5.687 ; 5.652 ; 6.499 ; 6.457 ;
; ExponentB[6] ; SignOut     ; 5.082 ; 5.047 ; 5.770 ; 5.728 ;
; MantissaA[0] ; SignOut     ; 6.033 ; 5.991 ; 6.566 ; 6.531 ;
; MantissaA[1] ; SignOut     ; 6.022 ; 5.980 ; 6.575 ; 6.540 ;
; MantissaA[2] ; SignOut     ; 5.902 ; 5.860 ; 6.433 ; 6.398 ;
; MantissaA[3] ; SignOut     ; 6.596 ; 6.554 ; 7.242 ; 7.207 ;
; MantissaA[4] ; SignOut     ; 6.076 ; 6.034 ; 6.604 ; 6.569 ;
; MantissaA[5] ; SignOut     ; 6.043 ; 6.001 ; 6.628 ; 6.593 ;
; MantissaA[6] ; SignOut     ; 5.829 ; 5.787 ; 6.348 ; 6.313 ;
; MantissaA[7] ; SignOut     ; 5.300 ; 5.258 ; 5.793 ; 5.758 ;
; MantissaB[0] ; SignOut     ; 5.931 ; 5.896 ; 6.651 ; 6.609 ;
; MantissaB[1] ; SignOut     ; 6.118 ; 6.083 ; 6.858 ; 6.816 ;
; MantissaB[2] ; SignOut     ; 5.755 ; 5.720 ; 6.481 ; 6.439 ;
; MantissaB[3] ; SignOut     ; 5.697 ; 5.662 ; 6.384 ; 6.342 ;
; MantissaB[4] ; SignOut     ; 5.688 ; 5.653 ; 6.418 ; 6.376 ;
; MantissaB[5] ; SignOut     ; 5.720 ; 5.685 ; 6.420 ; 6.378 ;
; MantissaB[6] ; SignOut     ; 5.598 ; 5.563 ; 6.315 ; 6.273 ;
; MantissaB[7] ; SignOut     ; 5.427 ; 5.392 ; 6.084 ; 6.042 ;
; SignA        ; SignOut     ; 3.547 ;       ;       ; 3.761 ;
; SignB        ; SignOut     ; 3.406 ;       ;       ; 3.620 ;
+--------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; ExponentA[0] ; SignOut     ; 5.519 ; 5.477 ; 6.101 ; 6.066 ;
; ExponentA[1] ; SignOut     ; 5.289 ; 5.247 ; 5.833 ; 5.798 ;
; ExponentA[2] ; SignOut     ; 5.254 ; 5.212 ; 5.808 ; 5.773 ;
; ExponentA[3] ; SignOut     ; 5.237 ; 5.195 ; 5.789 ; 5.754 ;
; ExponentA[4] ; SignOut     ; 5.350 ; 5.308 ; 5.923 ; 5.888 ;
; ExponentA[5] ; SignOut     ; 5.378 ; 5.336 ; 5.961 ; 5.926 ;
; ExponentA[6] ; SignOut     ; 5.275 ; 5.233 ; 5.810 ; 5.775 ;
; ExponentB[0] ; SignOut     ; 5.434 ; 5.399 ; 6.080 ; 6.038 ;
; ExponentB[1] ; SignOut     ; 5.242 ; 5.207 ; 5.852 ; 5.810 ;
; ExponentB[2] ; SignOut     ; 5.199 ; 5.164 ; 5.820 ; 5.778 ;
; ExponentB[3] ; SignOut     ; 5.350 ; 5.315 ; 6.005 ; 5.963 ;
; ExponentB[4] ; SignOut     ; 5.488 ; 5.453 ; 6.163 ; 6.121 ;
; ExponentB[5] ; SignOut     ; 5.355 ; 5.320 ; 6.018 ; 5.976 ;
; ExponentB[6] ; SignOut     ; 4.864 ; 4.829 ; 5.504 ; 5.462 ;
; MantissaA[0] ; SignOut     ; 5.682 ; 5.640 ; 6.213 ; 6.178 ;
; MantissaA[1] ; SignOut     ; 5.693 ; 5.651 ; 6.197 ; 6.162 ;
; MantissaA[2] ; SignOut     ; 5.558 ; 5.516 ; 6.087 ; 6.052 ;
; MantissaA[3] ; SignOut     ; 6.243 ; 6.201 ; 6.844 ; 6.809 ;
; MantissaA[4] ; SignOut     ; 5.722 ; 5.680 ; 6.249 ; 6.214 ;
; MantissaA[5] ; SignOut     ; 5.714 ; 5.672 ; 6.241 ; 6.206 ;
; MantissaA[6] ; SignOut     ; 5.486 ; 5.444 ; 6.003 ; 5.968 ;
; MantissaA[7] ; SignOut     ; 5.108 ; 5.066 ; 5.571 ; 5.536 ;
; MantissaB[0] ; SignOut     ; 5.587 ; 5.552 ; 6.271 ; 6.229 ;
; MantissaB[1] ; SignOut     ; 5.779 ; 5.744 ; 6.499 ; 6.457 ;
; MantissaB[2] ; SignOut     ; 5.418 ; 5.383 ; 6.105 ; 6.063 ;
; MantissaB[3] ; SignOut     ; 5.375 ; 5.340 ; 6.043 ; 6.001 ;
; MantissaB[4] ; SignOut     ; 5.354 ; 5.319 ; 6.042 ; 6.000 ;
; MantissaB[5] ; SignOut     ; 5.397 ; 5.362 ; 6.083 ; 6.041 ;
; MantissaB[6] ; SignOut     ; 5.264 ; 5.229 ; 5.952 ; 5.910 ;
; MantissaB[7] ; SignOut     ; 5.153 ; 5.118 ; 5.838 ; 5.796 ;
; SignA        ; SignOut     ; 3.425 ;       ;       ; 3.632 ;
; SignB        ; SignOut     ; 3.303 ;       ;       ; 3.521 ;
+--------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.143   ; 0.178 ; N/A      ; N/A     ; -3.000              ;
;  GClock          ; -3.143   ; 0.178 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -110.425 ; 0.0   ; 0.0      ; 0.0     ; -77.095             ;
;  GClock          ; -110.425 ; 0.000 ; N/A      ; N/A     ; -77.095             ;
+------------------+----------+-------+----------+---------+---------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; ExponentA[*]  ; GClock     ; 2.544 ; 3.012 ; Rise       ; GClock          ;
;  ExponentA[0] ; GClock     ; 2.429 ; 2.911 ; Rise       ; GClock          ;
;  ExponentA[1] ; GClock     ; 1.754 ; 2.194 ; Rise       ; GClock          ;
;  ExponentA[2] ; GClock     ; 1.736 ; 2.176 ; Rise       ; GClock          ;
;  ExponentA[3] ; GClock     ; 1.732 ; 2.173 ; Rise       ; GClock          ;
;  ExponentA[4] ; GClock     ; 2.039 ; 2.490 ; Rise       ; GClock          ;
;  ExponentA[5] ; GClock     ; 2.544 ; 3.012 ; Rise       ; GClock          ;
;  ExponentA[6] ; GClock     ; 2.349 ; 2.796 ; Rise       ; GClock          ;
; ExponentB[*]  ; GClock     ; 2.753 ; 3.206 ; Rise       ; GClock          ;
;  ExponentB[0] ; GClock     ; 2.176 ; 2.614 ; Rise       ; GClock          ;
;  ExponentB[1] ; GClock     ; 2.156 ; 2.592 ; Rise       ; GClock          ;
;  ExponentB[2] ; GClock     ; 1.688 ; 2.112 ; Rise       ; GClock          ;
;  ExponentB[3] ; GClock     ; 2.525 ; 2.994 ; Rise       ; GClock          ;
;  ExponentB[4] ; GClock     ; 2.753 ; 3.206 ; Rise       ; GClock          ;
;  ExponentB[5] ; GClock     ; 1.937 ; 2.373 ; Rise       ; GClock          ;
;  ExponentB[6] ; GClock     ; 2.040 ; 2.482 ; Rise       ; GClock          ;
; GReset        ; GClock     ; 1.737 ; 1.759 ; Rise       ; GClock          ;
; MantissaA[*]  ; GClock     ; 3.236 ; 3.725 ; Rise       ; GClock          ;
;  MantissaA[0] ; GClock     ; 1.851 ; 2.336 ; Rise       ; GClock          ;
;  MantissaA[1] ; GClock     ; 2.129 ; 2.593 ; Rise       ; GClock          ;
;  MantissaA[2] ; GClock     ; 2.145 ; 2.673 ; Rise       ; GClock          ;
;  MantissaA[3] ; GClock     ; 3.236 ; 3.725 ; Rise       ; GClock          ;
;  MantissaA[4] ; GClock     ; 1.864 ; 2.310 ; Rise       ; GClock          ;
;  MantissaA[5] ; GClock     ; 2.147 ; 2.626 ; Rise       ; GClock          ;
;  MantissaA[6] ; GClock     ; 1.893 ; 2.356 ; Rise       ; GClock          ;
;  MantissaA[7] ; GClock     ; 1.658 ; 2.113 ; Rise       ; GClock          ;
; MantissaB[*]  ; GClock     ; 2.239 ; 2.694 ; Rise       ; GClock          ;
;  MantissaB[0] ; GClock     ; 2.186 ; 2.659 ; Rise       ; GClock          ;
;  MantissaB[1] ; GClock     ; 2.173 ; 2.646 ; Rise       ; GClock          ;
;  MantissaB[2] ; GClock     ; 1.608 ; 2.059 ; Rise       ; GClock          ;
;  MantissaB[3] ; GClock     ; 1.907 ; 2.372 ; Rise       ; GClock          ;
;  MantissaB[4] ; GClock     ; 2.112 ; 2.582 ; Rise       ; GClock          ;
;  MantissaB[5] ; GClock     ; 2.239 ; 2.694 ; Rise       ; GClock          ;
;  MantissaB[6] ; GClock     ; 2.053 ; 2.554 ; Rise       ; GClock          ;
;  MantissaB[7] ; GClock     ; 1.817 ; 2.270 ; Rise       ; GClock          ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; ExponentA[*]  ; GClock     ; -0.709 ; -1.276 ; Rise       ; GClock          ;
;  ExponentA[0] ; GClock     ; -1.099 ; -1.728 ; Rise       ; GClock          ;
;  ExponentA[1] ; GClock     ; -0.717 ; -1.289 ; Rise       ; GClock          ;
;  ExponentA[2] ; GClock     ; -0.715 ; -1.282 ; Rise       ; GClock          ;
;  ExponentA[3] ; GClock     ; -0.709 ; -1.276 ; Rise       ; GClock          ;
;  ExponentA[4] ; GClock     ; -0.890 ; -1.474 ; Rise       ; GClock          ;
;  ExponentA[5] ; GClock     ; -1.151 ; -1.780 ; Rise       ; GClock          ;
;  ExponentA[6] ; GClock     ; -1.050 ; -1.658 ; Rise       ; GClock          ;
; ExponentB[*]  ; GClock     ; -0.685 ; -1.240 ; Rise       ; GClock          ;
;  ExponentB[0] ; GClock     ; -0.963 ; -1.559 ; Rise       ; GClock          ;
;  ExponentB[1] ; GClock     ; -0.949 ; -1.538 ; Rise       ; GClock          ;
;  ExponentB[2] ; GClock     ; -0.685 ; -1.240 ; Rise       ; GClock          ;
;  ExponentB[3] ; GClock     ; -1.141 ; -1.767 ; Rise       ; GClock          ;
;  ExponentB[4] ; GClock     ; -1.259 ; -1.890 ; Rise       ; GClock          ;
;  ExponentB[5] ; GClock     ; -0.809 ; -1.387 ; Rise       ; GClock          ;
;  ExponentB[6] ; GClock     ; -0.885 ; -1.478 ; Rise       ; GClock          ;
; GReset        ; GClock     ; -0.645 ; -0.880 ; Rise       ; GClock          ;
; MantissaA[*]  ; GClock     ; -0.683 ; -1.258 ; Rise       ; GClock          ;
;  MantissaA[0] ; GClock     ; -0.781 ; -1.391 ; Rise       ; GClock          ;
;  MantissaA[1] ; GClock     ; -0.931 ; -1.510 ; Rise       ; GClock          ;
;  MantissaA[2] ; GClock     ; -0.952 ; -1.572 ; Rise       ; GClock          ;
;  MantissaA[3] ; GClock     ; -1.540 ; -2.203 ; Rise       ; GClock          ;
;  MantissaA[4] ; GClock     ; -0.780 ; -1.367 ; Rise       ; GClock          ;
;  MantissaA[5] ; GClock     ; -0.940 ; -1.532 ; Rise       ; GClock          ;
;  MantissaA[6] ; GClock     ; -0.799 ; -1.394 ; Rise       ; GClock          ;
;  MantissaA[7] ; GClock     ; -0.683 ; -1.258 ; Rise       ; GClock          ;
; MantissaB[*]  ; GClock     ; -0.638 ; -1.178 ; Rise       ; GClock          ;
;  MantissaB[0] ; GClock     ; -0.925 ; -1.513 ; Rise       ; GClock          ;
;  MantissaB[1] ; GClock     ; -0.946 ; -1.566 ; Rise       ; GClock          ;
;  MantissaB[2] ; GClock     ; -0.638 ; -1.178 ; Rise       ; GClock          ;
;  MantissaB[3] ; GClock     ; -0.814 ; -1.412 ; Rise       ; GClock          ;
;  MantissaB[4] ; GClock     ; -0.904 ; -1.505 ; Rise       ; GClock          ;
;  MantissaB[5] ; GClock     ; -0.982 ; -1.542 ; Rise       ; GClock          ;
;  MantissaB[6] ; GClock     ; -0.889 ; -1.484 ; Rise       ; GClock          ;
;  MantissaB[7] ; GClock     ; -0.740 ; -1.332 ; Rise       ; GClock          ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; ExponentOut[*]  ; GClock     ; 7.717 ; 7.698 ; Rise       ; GClock          ;
;  ExponentOut[0] ; GClock     ; 7.068 ; 7.079 ; Rise       ; GClock          ;
;  ExponentOut[1] ; GClock     ; 6.637 ; 6.637 ; Rise       ; GClock          ;
;  ExponentOut[2] ; GClock     ; 7.235 ; 7.225 ; Rise       ; GClock          ;
;  ExponentOut[3] ; GClock     ; 6.704 ; 6.681 ; Rise       ; GClock          ;
;  ExponentOut[4] ; GClock     ; 7.717 ; 7.698 ; Rise       ; GClock          ;
;  ExponentOut[5] ; GClock     ; 7.127 ; 7.111 ; Rise       ; GClock          ;
;  ExponentOut[6] ; GClock     ; 6.973 ; 6.934 ; Rise       ; GClock          ;
; MantissaOut[*]  ; GClock     ; 6.741 ; 6.688 ; Rise       ; GClock          ;
;  MantissaOut[0] ; GClock     ; 6.672 ; 6.633 ; Rise       ; GClock          ;
;  MantissaOut[1] ; GClock     ; 6.192 ; 6.125 ; Rise       ; GClock          ;
;  MantissaOut[2] ; GClock     ; 6.727 ; 6.688 ; Rise       ; GClock          ;
;  MantissaOut[3] ; GClock     ; 6.736 ; 6.681 ; Rise       ; GClock          ;
;  MantissaOut[4] ; GClock     ; 6.741 ; 6.686 ; Rise       ; GClock          ;
;  MantissaOut[5] ; GClock     ; 6.712 ; 6.659 ; Rise       ; GClock          ;
;  MantissaOut[6] ; GClock     ; 6.178 ; 6.101 ; Rise       ; GClock          ;
;  MantissaOut[7] ; GClock     ; 6.738 ; 6.688 ; Rise       ; GClock          ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; ExponentOut[*]  ; GClock     ; 3.831 ; 3.873 ; Rise       ; GClock          ;
;  ExponentOut[0] ; GClock     ; 4.156 ; 4.218 ; Rise       ; GClock          ;
;  ExponentOut[1] ; GClock     ; 3.831 ; 3.873 ; Rise       ; GClock          ;
;  ExponentOut[2] ; GClock     ; 4.145 ; 4.231 ; Rise       ; GClock          ;
;  ExponentOut[3] ; GClock     ; 3.868 ; 3.911 ; Rise       ; GClock          ;
;  ExponentOut[4] ; GClock     ; 4.416 ; 4.528 ; Rise       ; GClock          ;
;  ExponentOut[5] ; GClock     ; 4.030 ; 4.158 ; Rise       ; GClock          ;
;  ExponentOut[6] ; GClock     ; 3.924 ; 4.041 ; Rise       ; GClock          ;
; MantissaOut[*]  ; GClock     ; 3.501 ; 3.544 ; Rise       ; GClock          ;
;  MantissaOut[0] ; GClock     ; 3.810 ; 3.907 ; Rise       ; GClock          ;
;  MantissaOut[1] ; GClock     ; 3.510 ; 3.561 ; Rise       ; GClock          ;
;  MantissaOut[2] ; GClock     ; 3.837 ; 3.932 ; Rise       ; GClock          ;
;  MantissaOut[3] ; GClock     ; 3.808 ; 3.895 ; Rise       ; GClock          ;
;  MantissaOut[4] ; GClock     ; 3.824 ; 3.918 ; Rise       ; GClock          ;
;  MantissaOut[5] ; GClock     ; 3.819 ; 3.903 ; Rise       ; GClock          ;
;  MantissaOut[6] ; GClock     ; 3.501 ; 3.544 ; Rise       ; GClock          ;
;  MantissaOut[7] ; GClock     ; 3.815 ; 3.902 ; Rise       ; GClock          ;
+-----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------+
; Progagation Delay                                              ;
+--------------+-------------+--------+--------+--------+--------+
; Input Port   ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+--------------+-------------+--------+--------+--------+--------+
; ExponentA[0] ; SignOut     ; 10.070 ; 9.976  ; 10.534 ; 10.449 ;
; ExponentA[1] ; SignOut     ; 9.755  ; 9.661  ; 10.075 ; 9.990  ;
; ExponentA[2] ; SignOut     ; 9.636  ; 9.542  ; 10.063 ; 9.978  ;
; ExponentA[3] ; SignOut     ; 9.667  ; 9.573  ; 9.998  ; 9.913  ;
; ExponentA[4] ; SignOut     ; 9.802  ; 9.708  ; 10.237 ; 10.152 ;
; ExponentA[5] ; SignOut     ; 9.904  ; 9.810  ; 10.268 ; 10.183 ;
; ExponentA[6] ; SignOut     ; 9.525  ; 9.431  ; 9.915  ; 9.830  ;
; ExponentB[0] ; SignOut     ; 9.908  ; 9.823  ; 10.412 ; 10.318 ;
; ExponentB[1] ; SignOut     ; 9.584  ; 9.499  ; 10.203 ; 10.109 ;
; ExponentB[2] ; SignOut     ; 9.522  ; 9.437  ; 10.008 ; 9.914  ;
; ExponentB[3] ; SignOut     ; 9.812  ; 9.727  ; 10.470 ; 10.376 ;
; ExponentB[4] ; SignOut     ; 10.054 ; 9.969  ; 10.559 ; 10.465 ;
; ExponentB[5] ; SignOut     ; 9.865  ; 9.780  ; 10.510 ; 10.416 ;
; ExponentB[6] ; SignOut     ; 8.735  ; 8.650  ; 9.213  ; 9.119  ;
; MantissaA[0] ; SignOut     ; 10.331 ; 10.237 ; 10.785 ; 10.700 ;
; MantissaA[1] ; SignOut     ; 10.273 ; 10.179 ; 10.726 ; 10.641 ;
; MantissaA[2] ; SignOut     ; 10.059 ; 9.965  ; 10.512 ; 10.427 ;
; MantissaA[3] ; SignOut     ; 11.273 ; 11.179 ; 11.766 ; 11.681 ;
; MantissaA[4] ; SignOut     ; 10.418 ; 10.324 ; 10.846 ; 10.761 ;
; MantissaA[5] ; SignOut     ; 10.297 ; 10.203 ; 10.781 ; 10.696 ;
; MantissaA[6] ; SignOut     ; 9.972  ; 9.878  ; 10.401 ; 10.316 ;
; MantissaA[7] ; SignOut     ; 8.978  ; 8.884  ; 9.363  ; 9.278  ;
; MantissaB[0] ; SignOut     ; 10.270 ; 10.185 ; 10.801 ; 10.707 ;
; MantissaB[1] ; SignOut     ; 10.590 ; 10.505 ; 11.111 ; 11.017 ;
; MantissaB[2] ; SignOut     ; 9.962  ; 9.877  ; 10.511 ; 10.417 ;
; MantissaB[3] ; SignOut     ; 9.805  ; 9.720  ; 10.300 ; 10.206 ;
; MantissaB[4] ; SignOut     ; 9.833  ; 9.748  ; 10.383 ; 10.289 ;
; MantissaB[5] ; SignOut     ; 9.810  ; 9.725  ; 10.328 ; 10.234 ;
; MantissaB[6] ; SignOut     ; 9.689  ; 9.604  ; 10.240 ; 10.146 ;
; MantissaB[7] ; SignOut     ; 9.337  ; 9.252  ; 9.788  ; 9.694  ;
; SignA        ; SignOut     ; 5.849  ;        ;        ; 5.862  ;
; SignB        ; SignOut     ; 5.615  ;        ;        ; 5.612  ;
+--------------+-------------+--------+--------+--------+--------+


+------------------------------------------------------------+
; Minimum Progagation Delay                                  ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; ExponentA[0] ; SignOut     ; 5.519 ; 5.477 ; 6.101 ; 6.066 ;
; ExponentA[1] ; SignOut     ; 5.289 ; 5.247 ; 5.833 ; 5.798 ;
; ExponentA[2] ; SignOut     ; 5.254 ; 5.212 ; 5.808 ; 5.773 ;
; ExponentA[3] ; SignOut     ; 5.237 ; 5.195 ; 5.789 ; 5.754 ;
; ExponentA[4] ; SignOut     ; 5.350 ; 5.308 ; 5.923 ; 5.888 ;
; ExponentA[5] ; SignOut     ; 5.378 ; 5.336 ; 5.961 ; 5.926 ;
; ExponentA[6] ; SignOut     ; 5.275 ; 5.233 ; 5.810 ; 5.775 ;
; ExponentB[0] ; SignOut     ; 5.434 ; 5.399 ; 6.080 ; 6.038 ;
; ExponentB[1] ; SignOut     ; 5.242 ; 5.207 ; 5.852 ; 5.810 ;
; ExponentB[2] ; SignOut     ; 5.199 ; 5.164 ; 5.820 ; 5.778 ;
; ExponentB[3] ; SignOut     ; 5.350 ; 5.315 ; 6.005 ; 5.963 ;
; ExponentB[4] ; SignOut     ; 5.488 ; 5.453 ; 6.163 ; 6.121 ;
; ExponentB[5] ; SignOut     ; 5.355 ; 5.320 ; 6.018 ; 5.976 ;
; ExponentB[6] ; SignOut     ; 4.864 ; 4.829 ; 5.504 ; 5.462 ;
; MantissaA[0] ; SignOut     ; 5.682 ; 5.640 ; 6.213 ; 6.178 ;
; MantissaA[1] ; SignOut     ; 5.693 ; 5.651 ; 6.197 ; 6.162 ;
; MantissaA[2] ; SignOut     ; 5.558 ; 5.516 ; 6.087 ; 6.052 ;
; MantissaA[3] ; SignOut     ; 6.243 ; 6.201 ; 6.844 ; 6.809 ;
; MantissaA[4] ; SignOut     ; 5.722 ; 5.680 ; 6.249 ; 6.214 ;
; MantissaA[5] ; SignOut     ; 5.714 ; 5.672 ; 6.241 ; 6.206 ;
; MantissaA[6] ; SignOut     ; 5.486 ; 5.444 ; 6.003 ; 5.968 ;
; MantissaA[7] ; SignOut     ; 5.108 ; 5.066 ; 5.571 ; 5.536 ;
; MantissaB[0] ; SignOut     ; 5.587 ; 5.552 ; 6.271 ; 6.229 ;
; MantissaB[1] ; SignOut     ; 5.779 ; 5.744 ; 6.499 ; 6.457 ;
; MantissaB[2] ; SignOut     ; 5.418 ; 5.383 ; 6.105 ; 6.063 ;
; MantissaB[3] ; SignOut     ; 5.375 ; 5.340 ; 6.043 ; 6.001 ;
; MantissaB[4] ; SignOut     ; 5.354 ; 5.319 ; 6.042 ; 6.000 ;
; MantissaB[5] ; SignOut     ; 5.397 ; 5.362 ; 6.083 ; 6.041 ;
; MantissaB[6] ; SignOut     ; 5.264 ; 5.229 ; 5.952 ; 5.910 ;
; MantissaB[7] ; SignOut     ; 5.153 ; 5.118 ; 5.838 ; 5.796 ;
; SignA        ; SignOut     ; 3.425 ;       ;       ; 3.632 ;
; SignB        ; SignOut     ; 3.303 ;       ;       ; 3.521 ;
+--------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin            ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; SignOut        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MantissaOut[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MantissaOut[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MantissaOut[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MantissaOut[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MantissaOut[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MantissaOut[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MantissaOut[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MantissaOut[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ExponentOut[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ExponentOut[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ExponentOut[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ExponentOut[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ExponentOut[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ExponentOut[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ExponentOut[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Overflow       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_NCEO~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------------+
; Input Transition Times                                            ;
+----------------+--------------+-----------------+-----------------+
; Pin            ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------------+--------------+-----------------+-----------------+
; SignB          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SignA          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ExponentA[6]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ExponentB[6]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ExponentA[5]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ExponentB[5]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ExponentA[4]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ExponentB[4]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ExponentA[3]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ExponentB[3]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ExponentA[2]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ExponentB[2]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ExponentA[1]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ExponentB[1]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ExponentA[0]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ExponentB[0]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MantissaA[7]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MantissaB[7]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MantissaA[6]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MantissaB[6]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MantissaA[5]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MantissaB[5]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MantissaA[4]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MantissaB[4]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MantissaA[3]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MantissaB[3]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MantissaA[2]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MantissaB[2]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MantissaA[1]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MantissaB[1]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MantissaA[0]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MantissaB[0]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; GClock         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; GReset         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_NCSO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+----------------+--------------+-----------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SignOut        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; MantissaOut[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; MantissaOut[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; MantissaOut[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; MantissaOut[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; MantissaOut[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; MantissaOut[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; MantissaOut[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; MantissaOut[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; ExponentOut[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.34 V              ; -0.00633 V          ; 0.232 V                              ; 0.083 V                              ; 1.94e-09 s                  ; 1.83e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.34 V             ; -0.00633 V         ; 0.232 V                             ; 0.083 V                             ; 1.94e-09 s                 ; 1.83e-09 s                 ; No                        ; Yes                       ;
; ExponentOut[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; ExponentOut[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; ExponentOut[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; ExponentOut[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; ExponentOut[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; ExponentOut[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; Overflow       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.34 V              ; -0.00668 V          ; 0.218 V                              ; 0.076 V                              ; 1.92e-09 s                  ; 1.81e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.34 V             ; -0.00668 V         ; 0.218 V                             ; 0.076 V                             ; 1.92e-09 s                 ; 1.81e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.76e-09 V                   ; 2.4 V               ; -0.034 V            ; 0.102 V                              ; 0.065 V                              ; 2.49e-10 s                  ; 3.49e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.76e-09 V                  ; 2.4 V              ; -0.034 V           ; 0.102 V                             ; 0.065 V                             ; 2.49e-10 s                 ; 3.49e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.94e-09 V                   ; 2.39 V              ; -0.0344 V           ; 0.156 V                              ; 0.089 V                              ; 2.68e-10 s                  ; 2.6e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.94e-09 V                  ; 2.39 V             ; -0.0344 V          ; 0.156 V                             ; 0.089 V                             ; 2.68e-10 s                 ; 2.6e-10 s                  ; Yes                       ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SignOut        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; MantissaOut[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; MantissaOut[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; MantissaOut[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; MantissaOut[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; MantissaOut[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; MantissaOut[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; MantissaOut[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; MantissaOut[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; ExponentOut[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.33 V              ; -0.00252 V          ; 0.203 V                              ; 0.046 V                              ; 2.34e-09 s                  ; 2.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.33 V             ; -0.00252 V         ; 0.203 V                             ; 0.046 V                             ; 2.34e-09 s                 ; 2.24e-09 s                 ; Yes                       ; Yes                       ;
; ExponentOut[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; ExponentOut[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; ExponentOut[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; ExponentOut[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; ExponentOut[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; ExponentOut[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; Overflow       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.33 V              ; -0.00286 V          ; 0.193 V                              ; 0.042 V                              ; 2.32e-09 s                  ; 2.21e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.33 V             ; -0.00286 V         ; 0.193 V                             ; 0.042 V                             ; 2.32e-09 s                 ; 2.21e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.93e-07 V                   ; 2.37 V              ; -0.0278 V           ; 0.106 V                              ; 0.115 V                              ; 2.69e-10 s                  ; 4.05e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.93e-07 V                  ; 2.37 V             ; -0.0278 V          ; 0.106 V                             ; 0.115 V                             ; 2.69e-10 s                 ; 4.05e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.76e-07 V                   ; 2.36 V              ; -0.00439 V          ; 0.088 V                              ; 0.007 V                              ; 4.05e-10 s                  ; 3.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.76e-07 V                  ; 2.36 V             ; -0.00439 V         ; 0.088 V                             ; 0.007 V                             ; 4.05e-10 s                 ; 3.35e-10 s                 ; Yes                       ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SignOut        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; MantissaOut[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; MantissaOut[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; MantissaOut[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; MantissaOut[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; MantissaOut[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; MantissaOut[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; MantissaOut[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; MantissaOut[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; ExponentOut[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.65 V              ; -0.0109 V           ; 0.234 V                              ; 0.125 V                              ; 1.64e-09 s                  ; 1.59e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.65 V             ; -0.0109 V          ; 0.234 V                             ; 0.125 V                             ; 1.64e-09 s                 ; 1.59e-09 s                 ; No                        ; Yes                       ;
; ExponentOut[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; ExponentOut[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; ExponentOut[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; ExponentOut[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; ExponentOut[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; ExponentOut[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; Overflow       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.65 V              ; -0.0115 V           ; 0.219 V                              ; 0.115 V                              ; 1.64e-09 s                  ; 1.57e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.65 V             ; -0.0115 V          ; 0.219 V                             ; 0.115 V                             ; 1.64e-09 s                 ; 1.57e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.06e-08 V                   ; 2.86 V              ; -0.0341 V           ; 0.364 V                              ; 0.046 V                              ; 1.17e-10 s                  ; 2.6e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 3.06e-08 V                  ; 2.86 V             ; -0.0341 V          ; 0.364 V                             ; 0.046 V                             ; 1.17e-10 s                 ; 2.6e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.81e-08 V                   ; 2.72 V              ; -0.0542 V           ; 0.144 V                              ; 0.087 V                              ; 2.55e-10 s                  ; 2.14e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.81e-08 V                  ; 2.72 V             ; -0.0542 V          ; 0.144 V                             ; 0.087 V                             ; 2.55e-10 s                 ; 2.14e-10 s                 ; Yes                       ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; GClock     ; GClock   ; 1137     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; GClock     ; GClock   ; 1137     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 33    ; 33   ;
; Unconstrained Input Port Paths  ; 134   ; 134  ;
; Unconstrained Output Ports      ; 16    ; 16   ;
; Unconstrained Output Port Paths ; 47    ; 47   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Fri Feb 16 12:46:58 2024
Info: Command: quartus_sta fpAdder -c fpAdder
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Warning (335093): TimeQuest Timing Analyzer is analyzing 1 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'fpAdder.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name GClock GClock
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.143
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.143      -110.425 GClock 
Info (332146): Worst-case hold slack is 0.341
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.341         0.000 GClock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -75.000 GClock 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.727
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.727       -92.048 GClock 
Info (332146): Worst-case hold slack is 0.297
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.297         0.000 GClock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -75.000 GClock 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.319
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.319       -32.334 GClock 
Info (332146): Worst-case hold slack is 0.178
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.178         0.000 GClock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -77.095 GClock 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4603 megabytes
    Info: Processing ended: Fri Feb 16 12:47:02 2024
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:02


