TimeQuest Timing Analyzer report for LIFO
Mon Apr 14 14:16:20 2025
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Hold: 'clk'
 13. Slow Model Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Output Enable Times
 19. Minimum Output Enable Times
 20. Output Disable Times
 21. Minimum Output Disable Times
 22. Fast Model Setup Summary
 23. Fast Model Hold Summary
 24. Fast Model Recovery Summary
 25. Fast Model Removal Summary
 26. Fast Model Minimum Pulse Width Summary
 27. Fast Model Setup: 'clk'
 28. Fast Model Hold: 'clk'
 29. Fast Model Minimum Pulse Width: 'clk'
 30. Setup Times
 31. Hold Times
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Output Enable Times
 35. Minimum Output Enable Times
 36. Output Disable Times
 37. Minimum Output Disable Times
 38. Multicorner Timing Analysis Summary
 39. Setup Times
 40. Hold Times
 41. Clock to Output Times
 42. Minimum Clock to Output Times
 43. Setup Transfers
 44. Hold Transfers
 45. Report TCCS
 46. Report RSKM
 47. Unconstrained Paths
 48. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; LIFO                                                              ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+---------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                           ;
+------------+-----------------+------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                  ;
+------------+-----------------+------------+-------------------------------------------------------+
; 260.21 MHz ; 235.07 MHz      ; clk        ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -2.843 ; -233.805      ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.391 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.627 ; -283.430              ;
+-------+--------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                              ;
+--------+-----------+-------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.843 ; sp[3]     ; sp[5]                                                                                     ; clk          ; clk         ; 1.000        ; 0.000      ; 3.879      ;
; -2.800 ; sp[1]     ; sp[5]                                                                                     ; clk          ; clk         ; 1.000        ; 0.000      ; 3.836      ;
; -2.789 ; sp[3]     ; sp[4]                                                                                     ; clk          ; clk         ; 1.000        ; 0.000      ; 3.825      ;
; -2.746 ; sp[1]     ; sp[4]                                                                                     ; clk          ; clk         ; 1.000        ; 0.000      ; 3.782      ;
; -2.715 ; sp[0]     ; sp[5]                                                                                     ; clk          ; clk         ; 1.000        ; 0.000      ; 3.751      ;
; -2.712 ; sp[3]     ; sp[3]                                                                                     ; clk          ; clk         ; 1.000        ; 0.000      ; 3.748      ;
; -2.669 ; sp[1]     ; sp[3]                                                                                     ; clk          ; clk         ; 1.000        ; 0.000      ; 3.705      ;
; -2.661 ; sp[0]     ; sp[4]                                                                                     ; clk          ; clk         ; 1.000        ; 0.000      ; 3.697      ;
; -2.584 ; sp[0]     ; sp[3]                                                                                     ; clk          ; clk         ; 1.000        ; 0.000      ; 3.620      ;
; -2.582 ; sp[2]     ; sp[5]                                                                                     ; clk          ; clk         ; 1.000        ; 0.000      ; 3.618      ;
; -2.528 ; sp[2]     ; sp[4]                                                                                     ; clk          ; clk         ; 1.000        ; 0.000      ; 3.564      ;
; -2.451 ; sp[2]     ; sp[3]                                                                                     ; clk          ; clk         ; 1.000        ; 0.000      ; 3.487      ;
; -2.447 ; sp[5]     ; sp[5]                                                                                     ; clk          ; clk         ; 1.000        ; 0.000      ; 3.483      ;
; -2.429 ; sp[3]     ; sp[1]                                                                                     ; clk          ; clk         ; 1.000        ; 0.000      ; 3.465      ;
; -2.410 ; sp[3]     ; data_out[0]~en                                                                            ; clk          ; clk         ; 1.000        ; 0.010      ; 3.456      ;
; -2.410 ; sp[3]     ; data_out[5]~en                                                                            ; clk          ; clk         ; 1.000        ; 0.010      ; 3.456      ;
; -2.410 ; sp[3]     ; data_out[6]~en                                                                            ; clk          ; clk         ; 1.000        ; 0.010      ; 3.456      ;
; -2.410 ; sp[3]     ; data_out[12]~en                                                                           ; clk          ; clk         ; 1.000        ; 0.010      ; 3.456      ;
; -2.410 ; sp[3]     ; data_out[13]~en                                                                           ; clk          ; clk         ; 1.000        ; 0.010      ; 3.456      ;
; -2.410 ; sp[3]     ; data_out[14]~en                                                                           ; clk          ; clk         ; 1.000        ; 0.010      ; 3.456      ;
; -2.410 ; sp[3]     ; data_out[16]~en                                                                           ; clk          ; clk         ; 1.000        ; 0.010      ; 3.456      ;
; -2.410 ; sp[3]     ; data_out[18]~en                                                                           ; clk          ; clk         ; 1.000        ; 0.010      ; 3.456      ;
; -2.410 ; sp[3]     ; data_out[24]~en                                                                           ; clk          ; clk         ; 1.000        ; 0.010      ; 3.456      ;
; -2.410 ; sp[3]     ; data_out[28]~en                                                                           ; clk          ; clk         ; 1.000        ; 0.010      ; 3.456      ;
; -2.393 ; sp[5]     ; sp[4]                                                                                     ; clk          ; clk         ; 1.000        ; 0.000      ; 3.429      ;
; -2.386 ; sp[3]     ; data_out[1]~en                                                                            ; clk          ; clk         ; 1.000        ; 0.012      ; 3.434      ;
; -2.386 ; sp[3]     ; data_out[7]~en                                                                            ; clk          ; clk         ; 1.000        ; 0.012      ; 3.434      ;
; -2.386 ; sp[3]     ; data_out[10]~en                                                                           ; clk          ; clk         ; 1.000        ; 0.012      ; 3.434      ;
; -2.386 ; sp[3]     ; data_out[21]~en                                                                           ; clk          ; clk         ; 1.000        ; 0.012      ; 3.434      ;
; -2.386 ; sp[3]     ; data_out[22]~en                                                                           ; clk          ; clk         ; 1.000        ; 0.012      ; 3.434      ;
; -2.386 ; sp[3]     ; data_out[23]~en                                                                           ; clk          ; clk         ; 1.000        ; 0.012      ; 3.434      ;
; -2.386 ; sp[3]     ; data_out[26]~en                                                                           ; clk          ; clk         ; 1.000        ; 0.012      ; 3.434      ;
; -2.386 ; sp[3]     ; data_out[29]~en                                                                           ; clk          ; clk         ; 1.000        ; 0.012      ; 3.434      ;
; -2.386 ; sp[1]     ; sp[1]                                                                                     ; clk          ; clk         ; 1.000        ; 0.000      ; 3.422      ;
; -2.367 ; sp[1]     ; data_out[0]~en                                                                            ; clk          ; clk         ; 1.000        ; 0.010      ; 3.413      ;
; -2.367 ; sp[1]     ; data_out[5]~en                                                                            ; clk          ; clk         ; 1.000        ; 0.010      ; 3.413      ;
; -2.367 ; sp[1]     ; data_out[6]~en                                                                            ; clk          ; clk         ; 1.000        ; 0.010      ; 3.413      ;
; -2.367 ; sp[1]     ; data_out[12]~en                                                                           ; clk          ; clk         ; 1.000        ; 0.010      ; 3.413      ;
; -2.367 ; sp[1]     ; data_out[13]~en                                                                           ; clk          ; clk         ; 1.000        ; 0.010      ; 3.413      ;
; -2.367 ; sp[1]     ; data_out[14]~en                                                                           ; clk          ; clk         ; 1.000        ; 0.010      ; 3.413      ;
; -2.367 ; sp[1]     ; data_out[16]~en                                                                           ; clk          ; clk         ; 1.000        ; 0.010      ; 3.413      ;
; -2.367 ; sp[1]     ; data_out[18]~en                                                                           ; clk          ; clk         ; 1.000        ; 0.010      ; 3.413      ;
; -2.367 ; sp[1]     ; data_out[24]~en                                                                           ; clk          ; clk         ; 1.000        ; 0.010      ; 3.413      ;
; -2.367 ; sp[1]     ; data_out[28]~en                                                                           ; clk          ; clk         ; 1.000        ; 0.010      ; 3.413      ;
; -2.343 ; sp[1]     ; data_out[1]~en                                                                            ; clk          ; clk         ; 1.000        ; 0.012      ; 3.391      ;
; -2.343 ; sp[1]     ; data_out[7]~en                                                                            ; clk          ; clk         ; 1.000        ; 0.012      ; 3.391      ;
; -2.343 ; sp[1]     ; data_out[10]~en                                                                           ; clk          ; clk         ; 1.000        ; 0.012      ; 3.391      ;
; -2.343 ; sp[1]     ; data_out[21]~en                                                                           ; clk          ; clk         ; 1.000        ; 0.012      ; 3.391      ;
; -2.343 ; sp[1]     ; data_out[22]~en                                                                           ; clk          ; clk         ; 1.000        ; 0.012      ; 3.391      ;
; -2.343 ; sp[1]     ; data_out[23]~en                                                                           ; clk          ; clk         ; 1.000        ; 0.012      ; 3.391      ;
; -2.343 ; sp[1]     ; data_out[26]~en                                                                           ; clk          ; clk         ; 1.000        ; 0.012      ; 3.391      ;
; -2.343 ; sp[1]     ; data_out[29]~en                                                                           ; clk          ; clk         ; 1.000        ; 0.012      ; 3.391      ;
; -2.316 ; sp[5]     ; sp[3]                                                                                     ; clk          ; clk         ; 1.000        ; 0.000      ; 3.352      ;
; -2.306 ; sp[4]     ; sp[5]                                                                                     ; clk          ; clk         ; 1.000        ; 0.000      ; 3.342      ;
; -2.301 ; sp[0]     ; sp[1]                                                                                     ; clk          ; clk         ; 1.000        ; 0.000      ; 3.337      ;
; -2.282 ; sp[0]     ; data_out[0]~en                                                                            ; clk          ; clk         ; 1.000        ; 0.010      ; 3.328      ;
; -2.282 ; sp[0]     ; data_out[5]~en                                                                            ; clk          ; clk         ; 1.000        ; 0.010      ; 3.328      ;
; -2.282 ; sp[0]     ; data_out[6]~en                                                                            ; clk          ; clk         ; 1.000        ; 0.010      ; 3.328      ;
; -2.282 ; sp[0]     ; data_out[12]~en                                                                           ; clk          ; clk         ; 1.000        ; 0.010      ; 3.328      ;
; -2.282 ; sp[0]     ; data_out[13]~en                                                                           ; clk          ; clk         ; 1.000        ; 0.010      ; 3.328      ;
; -2.282 ; sp[0]     ; data_out[14]~en                                                                           ; clk          ; clk         ; 1.000        ; 0.010      ; 3.328      ;
; -2.282 ; sp[0]     ; data_out[16]~en                                                                           ; clk          ; clk         ; 1.000        ; 0.010      ; 3.328      ;
; -2.282 ; sp[0]     ; data_out[18]~en                                                                           ; clk          ; clk         ; 1.000        ; 0.010      ; 3.328      ;
; -2.282 ; sp[0]     ; data_out[24]~en                                                                           ; clk          ; clk         ; 1.000        ; 0.010      ; 3.328      ;
; -2.282 ; sp[0]     ; data_out[28]~en                                                                           ; clk          ; clk         ; 1.000        ; 0.010      ; 3.328      ;
; -2.258 ; sp[0]     ; data_out[1]~en                                                                            ; clk          ; clk         ; 1.000        ; 0.012      ; 3.306      ;
; -2.258 ; sp[0]     ; data_out[7]~en                                                                            ; clk          ; clk         ; 1.000        ; 0.012      ; 3.306      ;
; -2.258 ; sp[0]     ; data_out[10]~en                                                                           ; clk          ; clk         ; 1.000        ; 0.012      ; 3.306      ;
; -2.258 ; sp[0]     ; data_out[21]~en                                                                           ; clk          ; clk         ; 1.000        ; 0.012      ; 3.306      ;
; -2.258 ; sp[0]     ; data_out[22]~en                                                                           ; clk          ; clk         ; 1.000        ; 0.012      ; 3.306      ;
; -2.258 ; sp[0]     ; data_out[23]~en                                                                           ; clk          ; clk         ; 1.000        ; 0.012      ; 3.306      ;
; -2.258 ; sp[0]     ; data_out[26]~en                                                                           ; clk          ; clk         ; 1.000        ; 0.012      ; 3.306      ;
; -2.258 ; sp[0]     ; data_out[29]~en                                                                           ; clk          ; clk         ; 1.000        ; 0.012      ; 3.306      ;
; -2.252 ; sp[4]     ; sp[4]                                                                                     ; clk          ; clk         ; 1.000        ; 0.000      ; 3.288      ;
; -2.244 ; sp[3]     ; sp[2]                                                                                     ; clk          ; clk         ; 1.000        ; 0.000      ; 3.280      ;
; -2.238 ; sp[3]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg4 ; clk          ; clk         ; 1.000        ; 0.093      ; 3.296      ;
; -2.238 ; sp[3]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg3 ; clk          ; clk         ; 1.000        ; 0.093      ; 3.296      ;
; -2.238 ; sp[3]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg2 ; clk          ; clk         ; 1.000        ; 0.093      ; 3.296      ;
; -2.238 ; sp[3]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg1 ; clk          ; clk         ; 1.000        ; 0.093      ; 3.296      ;
; -2.238 ; sp[3]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.093      ; 3.296      ;
; -2.201 ; sp[1]     ; sp[2]                                                                                     ; clk          ; clk         ; 1.000        ; 0.000      ; 3.237      ;
; -2.195 ; sp[1]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg4 ; clk          ; clk         ; 1.000        ; 0.093      ; 3.253      ;
; -2.195 ; sp[1]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg3 ; clk          ; clk         ; 1.000        ; 0.093      ; 3.253      ;
; -2.195 ; sp[1]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg2 ; clk          ; clk         ; 1.000        ; 0.093      ; 3.253      ;
; -2.195 ; sp[1]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg1 ; clk          ; clk         ; 1.000        ; 0.093      ; 3.253      ;
; -2.195 ; sp[1]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.093      ; 3.253      ;
; -2.175 ; sp[4]     ; sp[3]                                                                                     ; clk          ; clk         ; 1.000        ; 0.000      ; 3.211      ;
; -2.168 ; sp[2]     ; sp[1]                                                                                     ; clk          ; clk         ; 1.000        ; 0.000      ; 3.204      ;
; -2.149 ; sp[2]     ; data_out[0]~en                                                                            ; clk          ; clk         ; 1.000        ; 0.010      ; 3.195      ;
; -2.149 ; sp[2]     ; data_out[5]~en                                                                            ; clk          ; clk         ; 1.000        ; 0.010      ; 3.195      ;
; -2.149 ; sp[2]     ; data_out[6]~en                                                                            ; clk          ; clk         ; 1.000        ; 0.010      ; 3.195      ;
; -2.149 ; sp[2]     ; data_out[12]~en                                                                           ; clk          ; clk         ; 1.000        ; 0.010      ; 3.195      ;
; -2.149 ; sp[2]     ; data_out[13]~en                                                                           ; clk          ; clk         ; 1.000        ; 0.010      ; 3.195      ;
; -2.149 ; sp[2]     ; data_out[14]~en                                                                           ; clk          ; clk         ; 1.000        ; 0.010      ; 3.195      ;
; -2.149 ; sp[2]     ; data_out[16]~en                                                                           ; clk          ; clk         ; 1.000        ; 0.010      ; 3.195      ;
; -2.149 ; sp[2]     ; data_out[18]~en                                                                           ; clk          ; clk         ; 1.000        ; 0.010      ; 3.195      ;
; -2.149 ; sp[2]     ; data_out[24]~en                                                                           ; clk          ; clk         ; 1.000        ; 0.010      ; 3.195      ;
; -2.149 ; sp[2]     ; data_out[28]~en                                                                           ; clk          ; clk         ; 1.000        ; 0.010      ; 3.195      ;
; -2.146 ; sp[3]     ; data_out[2]~en                                                                            ; clk          ; clk         ; 1.000        ; -0.001     ; 3.181      ;
; -2.146 ; sp[3]     ; data_out[8]~en                                                                            ; clk          ; clk         ; 1.000        ; -0.001     ; 3.181      ;
+--------+-----------+-------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                              ;
+-------+-----------+-------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; sp[3]     ; sp[3]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sp[4]     ; sp[4]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sp[5]     ; sp[5]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sp[0]     ; sp[0]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sp[1]     ; sp[1]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sp[2]     ; sp[2]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.964 ; sp[4]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_address_reg4 ; clk          ; clk         ; 0.000        ; 0.065      ; 1.263      ;
; 0.964 ; sp[1]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; 0.000        ; 0.065      ; 1.263      ;
; 1.184 ; sp[2]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_address_reg2 ; clk          ; clk         ; 0.000        ; 0.065      ; 1.483      ;
; 1.488 ; sp[0]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.065      ; 1.787      ;
; 1.607 ; sp[5]     ; sp[0]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.873      ;
; 1.608 ; sp[5]     ; sp[1]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.874      ;
; 1.610 ; sp[5]     ; sp[3]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.876      ;
; 1.610 ; sp[5]     ; sp[4]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.876      ;
; 1.611 ; sp[3]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_address_reg3 ; clk          ; clk         ; 0.000        ; 0.065      ; 1.910      ;
; 1.650 ; sp[4]     ; sp[0]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.916      ;
; 1.651 ; sp[4]     ; sp[1]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.917      ;
; 1.653 ; sp[4]     ; sp[3]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.919      ;
; 1.748 ; sp[1]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg1 ; clk          ; clk         ; 0.000        ; 0.093      ; 2.075      ;
; 1.762 ; sp[3]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg3 ; clk          ; clk         ; 0.000        ; 0.093      ; 2.089      ;
; 1.767 ; sp[0]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.093      ; 2.094      ;
; 1.770 ; sp[2]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg2 ; clk          ; clk         ; 0.000        ; 0.093      ; 2.097      ;
; 1.791 ; sp[2]     ; sp[0]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.057      ;
; 1.792 ; sp[2]     ; sp[1]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.058      ;
; 1.794 ; sp[2]     ; sp[3]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.060      ;
; 1.794 ; sp[2]     ; sp[4]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.060      ;
; 1.801 ; sp[4]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg4 ; clk          ; clk         ; 0.000        ; 0.093      ; 2.128      ;
; 1.836 ; sp[4]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_we_reg       ; clk          ; clk         ; 0.000        ; 0.065      ; 2.135      ;
; 1.925 ; sp[0]     ; sp[1]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.191      ;
; 1.927 ; sp[0]     ; sp[3]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.193      ;
; 1.927 ; sp[0]     ; sp[4]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.193      ;
; 1.952 ; sp[0]     ; sp[2]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.218      ;
; 1.977 ; sp[5]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_we_reg       ; clk          ; clk         ; 0.000        ; 0.065      ; 2.276      ;
; 2.009 ; sp[1]     ; sp[0]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.275      ;
; 2.012 ; sp[1]     ; sp[3]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.278      ;
; 2.012 ; sp[1]     ; sp[4]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.278      ;
; 2.016 ; sp[5]     ; data_out[3]~en                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 2.282      ;
; 2.016 ; sp[5]     ; data_out[4]~en                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 2.282      ;
; 2.016 ; sp[5]     ; data_out[11]~en                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 2.282      ;
; 2.016 ; sp[5]     ; data_out[20]~en                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 2.282      ;
; 2.016 ; sp[5]     ; data_out[27]~en                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 2.282      ;
; 2.016 ; sp[5]     ; data_out[31]~en                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 2.282      ;
; 2.052 ; sp[3]     ; sp[0]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.318      ;
; 2.053 ; sp[3]     ; sp[1]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.319      ;
; 2.055 ; sp[3]     ; sp[4]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.321      ;
; 2.059 ; sp[4]     ; data_out[3]~en                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 2.325      ;
; 2.059 ; sp[4]     ; data_out[4]~en                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 2.325      ;
; 2.059 ; sp[4]     ; data_out[11]~en                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 2.325      ;
; 2.059 ; sp[4]     ; data_out[20]~en                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 2.325      ;
; 2.059 ; sp[4]     ; data_out[27]~en                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 2.325      ;
; 2.059 ; sp[4]     ; data_out[31]~en                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 2.325      ;
; 2.069 ; sp[5]     ; sp[2]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.335      ;
; 2.094 ; sp[4]     ; sp[2]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.360      ;
; 2.111 ; sp[4]     ; sp[5]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.377      ;
; 2.112 ; sp[2]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_we_reg       ; clk          ; clk         ; 0.000        ; 0.065      ; 2.411      ;
; 2.150 ; sp[0]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg1 ; clk          ; clk         ; 0.000        ; 0.093      ; 2.477      ;
; 2.158 ; sp[1]     ; sp[2]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.424      ;
; 2.159 ; sp[4]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg31 ; clk          ; clk         ; 0.000        ; 0.064      ; 2.457      ;
; 2.159 ; sp[4]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg30 ; clk          ; clk         ; 0.000        ; 0.064      ; 2.457      ;
; 2.159 ; sp[4]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg29 ; clk          ; clk         ; 0.000        ; 0.064      ; 2.457      ;
; 2.159 ; sp[4]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg28 ; clk          ; clk         ; 0.000        ; 0.064      ; 2.457      ;
; 2.159 ; sp[4]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg27 ; clk          ; clk         ; 0.000        ; 0.064      ; 2.457      ;
; 2.159 ; sp[4]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg26 ; clk          ; clk         ; 0.000        ; 0.064      ; 2.457      ;
; 2.159 ; sp[4]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg25 ; clk          ; clk         ; 0.000        ; 0.064      ; 2.457      ;
; 2.159 ; sp[4]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg24 ; clk          ; clk         ; 0.000        ; 0.064      ; 2.457      ;
; 2.159 ; sp[4]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg23 ; clk          ; clk         ; 0.000        ; 0.064      ; 2.457      ;
; 2.159 ; sp[4]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg22 ; clk          ; clk         ; 0.000        ; 0.064      ; 2.457      ;
; 2.159 ; sp[4]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg21 ; clk          ; clk         ; 0.000        ; 0.064      ; 2.457      ;
; 2.159 ; sp[4]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg20 ; clk          ; clk         ; 0.000        ; 0.064      ; 2.457      ;
; 2.159 ; sp[4]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg19 ; clk          ; clk         ; 0.000        ; 0.064      ; 2.457      ;
; 2.159 ; sp[4]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg18 ; clk          ; clk         ; 0.000        ; 0.064      ; 2.457      ;
; 2.159 ; sp[4]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg17 ; clk          ; clk         ; 0.000        ; 0.064      ; 2.457      ;
; 2.159 ; sp[4]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg16 ; clk          ; clk         ; 0.000        ; 0.064      ; 2.457      ;
; 2.159 ; sp[4]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg15 ; clk          ; clk         ; 0.000        ; 0.064      ; 2.457      ;
; 2.159 ; sp[4]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg14 ; clk          ; clk         ; 0.000        ; 0.064      ; 2.457      ;
; 2.159 ; sp[4]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg13 ; clk          ; clk         ; 0.000        ; 0.064      ; 2.457      ;
; 2.159 ; sp[4]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg12 ; clk          ; clk         ; 0.000        ; 0.064      ; 2.457      ;
; 2.159 ; sp[4]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg11 ; clk          ; clk         ; 0.000        ; 0.064      ; 2.457      ;
; 2.159 ; sp[4]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg10 ; clk          ; clk         ; 0.000        ; 0.064      ; 2.457      ;
; 2.159 ; sp[4]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg9  ; clk          ; clk         ; 0.000        ; 0.064      ; 2.457      ;
; 2.159 ; sp[4]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg8  ; clk          ; clk         ; 0.000        ; 0.064      ; 2.457      ;
; 2.159 ; sp[4]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg7  ; clk          ; clk         ; 0.000        ; 0.064      ; 2.457      ;
; 2.159 ; sp[4]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg6  ; clk          ; clk         ; 0.000        ; 0.064      ; 2.457      ;
; 2.159 ; sp[4]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg5  ; clk          ; clk         ; 0.000        ; 0.064      ; 2.457      ;
; 2.159 ; sp[4]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg4  ; clk          ; clk         ; 0.000        ; 0.064      ; 2.457      ;
; 2.159 ; sp[4]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg3  ; clk          ; clk         ; 0.000        ; 0.064      ; 2.457      ;
; 2.159 ; sp[4]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg2  ; clk          ; clk         ; 0.000        ; 0.064      ; 2.457      ;
; 2.159 ; sp[4]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg1  ; clk          ; clk         ; 0.000        ; 0.064      ; 2.457      ;
; 2.159 ; sp[4]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_address_reg3 ; clk          ; clk         ; 0.000        ; 0.065      ; 2.458      ;
; 2.159 ; sp[4]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_address_reg2 ; clk          ; clk         ; 0.000        ; 0.065      ; 2.458      ;
; 2.159 ; sp[4]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; 0.000        ; 0.065      ; 2.458      ;
; 2.159 ; sp[4]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.065      ; 2.458      ;
; 2.159 ; sp[4]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.064      ; 2.457      ;
; 2.165 ; sp[1]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg2 ; clk          ; clk         ; 0.000        ; 0.093      ; 2.492      ;
; 2.165 ; sp[3]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg4 ; clk          ; clk         ; 0.000        ; 0.093      ; 2.492      ;
; 2.193 ; sp[5]     ; data_out[2]~en                                                                            ; clk          ; clk         ; 0.000        ; -0.001     ; 2.458      ;
; 2.193 ; sp[5]     ; data_out[8]~en                                                                            ; clk          ; clk         ; 0.000        ; -0.001     ; 2.458      ;
; 2.193 ; sp[5]     ; data_out[9]~en                                                                            ; clk          ; clk         ; 0.000        ; -0.001     ; 2.458      ;
; 2.193 ; sp[5]     ; data_out[15]~en                                                                           ; clk          ; clk         ; 0.000        ; -0.001     ; 2.458      ;
; 2.193 ; sp[5]     ; data_out[17]~en                                                                           ; clk          ; clk         ; 0.000        ; -0.001     ; 2.458      ;
+-------+-----------+-------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a15~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; data_in[*]   ; clk        ; 4.215 ; 4.215 ; Rise       ; clk             ;
;  data_in[0]  ; clk        ; 3.862 ; 3.862 ; Rise       ; clk             ;
;  data_in[1]  ; clk        ; 3.919 ; 3.919 ; Rise       ; clk             ;
;  data_in[2]  ; clk        ; 3.552 ; 3.552 ; Rise       ; clk             ;
;  data_in[3]  ; clk        ; 4.134 ; 4.134 ; Rise       ; clk             ;
;  data_in[4]  ; clk        ; 3.586 ; 3.586 ; Rise       ; clk             ;
;  data_in[5]  ; clk        ; 3.450 ; 3.450 ; Rise       ; clk             ;
;  data_in[6]  ; clk        ; 3.758 ; 3.758 ; Rise       ; clk             ;
;  data_in[7]  ; clk        ; 3.865 ; 3.865 ; Rise       ; clk             ;
;  data_in[8]  ; clk        ; 3.639 ; 3.639 ; Rise       ; clk             ;
;  data_in[9]  ; clk        ; 4.215 ; 4.215 ; Rise       ; clk             ;
;  data_in[10] ; clk        ; 3.468 ; 3.468 ; Rise       ; clk             ;
;  data_in[11] ; clk        ; 3.932 ; 3.932 ; Rise       ; clk             ;
;  data_in[12] ; clk        ; 3.851 ; 3.851 ; Rise       ; clk             ;
;  data_in[13] ; clk        ; 3.970 ; 3.970 ; Rise       ; clk             ;
;  data_in[14] ; clk        ; 3.672 ; 3.672 ; Rise       ; clk             ;
;  data_in[15] ; clk        ; 3.975 ; 3.975 ; Rise       ; clk             ;
;  data_in[16] ; clk        ; 3.779 ; 3.779 ; Rise       ; clk             ;
;  data_in[17] ; clk        ; 4.144 ; 4.144 ; Rise       ; clk             ;
;  data_in[18] ; clk        ; 3.856 ; 3.856 ; Rise       ; clk             ;
;  data_in[19] ; clk        ; 3.839 ; 3.839 ; Rise       ; clk             ;
;  data_in[20] ; clk        ; 3.925 ; 3.925 ; Rise       ; clk             ;
;  data_in[21] ; clk        ; 3.641 ; 3.641 ; Rise       ; clk             ;
;  data_in[22] ; clk        ; 3.692 ; 3.692 ; Rise       ; clk             ;
;  data_in[23] ; clk        ; 3.856 ; 3.856 ; Rise       ; clk             ;
;  data_in[24] ; clk        ; 3.976 ; 3.976 ; Rise       ; clk             ;
;  data_in[25] ; clk        ; 3.532 ; 3.532 ; Rise       ; clk             ;
;  data_in[26] ; clk        ; 3.848 ; 3.848 ; Rise       ; clk             ;
;  data_in[27] ; clk        ; 3.860 ; 3.860 ; Rise       ; clk             ;
;  data_in[28] ; clk        ; 3.490 ; 3.490 ; Rise       ; clk             ;
;  data_in[29] ; clk        ; 3.493 ; 3.493 ; Rise       ; clk             ;
;  data_in[30] ; clk        ; 3.732 ; 3.732 ; Rise       ; clk             ;
;  data_in[31] ; clk        ; 3.638 ; 3.638 ; Rise       ; clk             ;
; r_en         ; clk        ; 5.560 ; 5.560 ; Rise       ; clk             ;
; rst          ; clk        ; 5.591 ; 5.591 ; Rise       ; clk             ;
; w_en         ; clk        ; 6.729 ; 6.729 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; data_in[*]   ; clk        ; -3.181 ; -3.181 ; Rise       ; clk             ;
;  data_in[0]  ; clk        ; -3.593 ; -3.593 ; Rise       ; clk             ;
;  data_in[1]  ; clk        ; -3.650 ; -3.650 ; Rise       ; clk             ;
;  data_in[2]  ; clk        ; -3.283 ; -3.283 ; Rise       ; clk             ;
;  data_in[3]  ; clk        ; -3.865 ; -3.865 ; Rise       ; clk             ;
;  data_in[4]  ; clk        ; -3.317 ; -3.317 ; Rise       ; clk             ;
;  data_in[5]  ; clk        ; -3.181 ; -3.181 ; Rise       ; clk             ;
;  data_in[6]  ; clk        ; -3.489 ; -3.489 ; Rise       ; clk             ;
;  data_in[7]  ; clk        ; -3.596 ; -3.596 ; Rise       ; clk             ;
;  data_in[8]  ; clk        ; -3.370 ; -3.370 ; Rise       ; clk             ;
;  data_in[9]  ; clk        ; -3.946 ; -3.946 ; Rise       ; clk             ;
;  data_in[10] ; clk        ; -3.199 ; -3.199 ; Rise       ; clk             ;
;  data_in[11] ; clk        ; -3.663 ; -3.663 ; Rise       ; clk             ;
;  data_in[12] ; clk        ; -3.582 ; -3.582 ; Rise       ; clk             ;
;  data_in[13] ; clk        ; -3.701 ; -3.701 ; Rise       ; clk             ;
;  data_in[14] ; clk        ; -3.403 ; -3.403 ; Rise       ; clk             ;
;  data_in[15] ; clk        ; -3.706 ; -3.706 ; Rise       ; clk             ;
;  data_in[16] ; clk        ; -3.510 ; -3.510 ; Rise       ; clk             ;
;  data_in[17] ; clk        ; -3.875 ; -3.875 ; Rise       ; clk             ;
;  data_in[18] ; clk        ; -3.587 ; -3.587 ; Rise       ; clk             ;
;  data_in[19] ; clk        ; -3.570 ; -3.570 ; Rise       ; clk             ;
;  data_in[20] ; clk        ; -3.656 ; -3.656 ; Rise       ; clk             ;
;  data_in[21] ; clk        ; -3.372 ; -3.372 ; Rise       ; clk             ;
;  data_in[22] ; clk        ; -3.423 ; -3.423 ; Rise       ; clk             ;
;  data_in[23] ; clk        ; -3.587 ; -3.587 ; Rise       ; clk             ;
;  data_in[24] ; clk        ; -3.707 ; -3.707 ; Rise       ; clk             ;
;  data_in[25] ; clk        ; -3.263 ; -3.263 ; Rise       ; clk             ;
;  data_in[26] ; clk        ; -3.579 ; -3.579 ; Rise       ; clk             ;
;  data_in[27] ; clk        ; -3.591 ; -3.591 ; Rise       ; clk             ;
;  data_in[28] ; clk        ; -3.221 ; -3.221 ; Rise       ; clk             ;
;  data_in[29] ; clk        ; -3.224 ; -3.224 ; Rise       ; clk             ;
;  data_in[30] ; clk        ; -3.463 ; -3.463 ; Rise       ; clk             ;
;  data_in[31] ; clk        ; -3.369 ; -3.369 ; Rise       ; clk             ;
; r_en         ; clk        ; -4.479 ; -4.479 ; Rise       ; clk             ;
; rst          ; clk        ; -3.723 ; -3.723 ; Rise       ; clk             ;
; w_en         ; clk        ; -5.166 ; -5.166 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; data_out[*]   ; clk        ; 10.050 ; 10.050 ; Rise       ; clk             ;
;  data_out[0]  ; clk        ; 9.770  ; 9.770  ; Rise       ; clk             ;
;  data_out[1]  ; clk        ; 9.770  ; 9.770  ; Rise       ; clk             ;
;  data_out[2]  ; clk        ; 9.571  ; 9.571  ; Rise       ; clk             ;
;  data_out[3]  ; clk        ; 9.309  ; 9.309  ; Rise       ; clk             ;
;  data_out[4]  ; clk        ; 9.318  ; 9.318  ; Rise       ; clk             ;
;  data_out[5]  ; clk        ; 9.842  ; 9.842  ; Rise       ; clk             ;
;  data_out[6]  ; clk        ; 9.541  ; 9.541  ; Rise       ; clk             ;
;  data_out[7]  ; clk        ; 9.780  ; 9.780  ; Rise       ; clk             ;
;  data_out[8]  ; clk        ; 9.574  ; 9.574  ; Rise       ; clk             ;
;  data_out[9]  ; clk        ; 10.010 ; 10.010 ; Rise       ; clk             ;
;  data_out[10] ; clk        ; 9.771  ; 9.771  ; Rise       ; clk             ;
;  data_out[11] ; clk        ; 9.528  ; 9.528  ; Rise       ; clk             ;
;  data_out[12] ; clk        ; 9.565  ; 9.565  ; Rise       ; clk             ;
;  data_out[13] ; clk        ; 9.529  ; 9.529  ; Rise       ; clk             ;
;  data_out[14] ; clk        ; 9.869  ; 9.869  ; Rise       ; clk             ;
;  data_out[15] ; clk        ; 9.562  ; 9.562  ; Rise       ; clk             ;
;  data_out[16] ; clk        ; 10.050 ; 10.050 ; Rise       ; clk             ;
;  data_out[17] ; clk        ; 9.967  ; 9.967  ; Rise       ; clk             ;
;  data_out[18] ; clk        ; 9.856  ; 9.856  ; Rise       ; clk             ;
;  data_out[19] ; clk        ; 9.562  ; 9.562  ; Rise       ; clk             ;
;  data_out[20] ; clk        ; 9.525  ; 9.525  ; Rise       ; clk             ;
;  data_out[21] ; clk        ; 9.747  ; 9.747  ; Rise       ; clk             ;
;  data_out[22] ; clk        ; 9.537  ; 9.537  ; Rise       ; clk             ;
;  data_out[23] ; clk        ; 9.771  ; 9.771  ; Rise       ; clk             ;
;  data_out[24] ; clk        ; 9.561  ; 9.561  ; Rise       ; clk             ;
;  data_out[25] ; clk        ; 9.775  ; 9.775  ; Rise       ; clk             ;
;  data_out[26] ; clk        ; 9.539  ; 9.539  ; Rise       ; clk             ;
;  data_out[27] ; clk        ; 9.308  ; 9.308  ; Rise       ; clk             ;
;  data_out[28] ; clk        ; 9.756  ; 9.756  ; Rise       ; clk             ;
;  data_out[29] ; clk        ; 9.541  ; 9.541  ; Rise       ; clk             ;
;  data_out[30] ; clk        ; 9.738  ; 9.738  ; Rise       ; clk             ;
;  data_out[31] ; clk        ; 9.317  ; 9.317  ; Rise       ; clk             ;
; empty         ; clk        ; 8.385  ; 8.385  ; Rise       ; clk             ;
; full          ; clk        ; 8.797  ; 8.797  ; Rise       ; clk             ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; data_out[*]   ; clk        ; 9.308  ; 9.308  ; Rise       ; clk             ;
;  data_out[0]  ; clk        ; 9.770  ; 9.770  ; Rise       ; clk             ;
;  data_out[1]  ; clk        ; 9.770  ; 9.770  ; Rise       ; clk             ;
;  data_out[2]  ; clk        ; 9.571  ; 9.571  ; Rise       ; clk             ;
;  data_out[3]  ; clk        ; 9.309  ; 9.309  ; Rise       ; clk             ;
;  data_out[4]  ; clk        ; 9.318  ; 9.318  ; Rise       ; clk             ;
;  data_out[5]  ; clk        ; 9.842  ; 9.842  ; Rise       ; clk             ;
;  data_out[6]  ; clk        ; 9.541  ; 9.541  ; Rise       ; clk             ;
;  data_out[7]  ; clk        ; 9.780  ; 9.780  ; Rise       ; clk             ;
;  data_out[8]  ; clk        ; 9.574  ; 9.574  ; Rise       ; clk             ;
;  data_out[9]  ; clk        ; 10.010 ; 10.010 ; Rise       ; clk             ;
;  data_out[10] ; clk        ; 9.771  ; 9.771  ; Rise       ; clk             ;
;  data_out[11] ; clk        ; 9.528  ; 9.528  ; Rise       ; clk             ;
;  data_out[12] ; clk        ; 9.565  ; 9.565  ; Rise       ; clk             ;
;  data_out[13] ; clk        ; 9.529  ; 9.529  ; Rise       ; clk             ;
;  data_out[14] ; clk        ; 9.869  ; 9.869  ; Rise       ; clk             ;
;  data_out[15] ; clk        ; 9.562  ; 9.562  ; Rise       ; clk             ;
;  data_out[16] ; clk        ; 10.050 ; 10.050 ; Rise       ; clk             ;
;  data_out[17] ; clk        ; 9.967  ; 9.967  ; Rise       ; clk             ;
;  data_out[18] ; clk        ; 9.856  ; 9.856  ; Rise       ; clk             ;
;  data_out[19] ; clk        ; 9.562  ; 9.562  ; Rise       ; clk             ;
;  data_out[20] ; clk        ; 9.525  ; 9.525  ; Rise       ; clk             ;
;  data_out[21] ; clk        ; 9.747  ; 9.747  ; Rise       ; clk             ;
;  data_out[22] ; clk        ; 9.537  ; 9.537  ; Rise       ; clk             ;
;  data_out[23] ; clk        ; 9.771  ; 9.771  ; Rise       ; clk             ;
;  data_out[24] ; clk        ; 9.561  ; 9.561  ; Rise       ; clk             ;
;  data_out[25] ; clk        ; 9.775  ; 9.775  ; Rise       ; clk             ;
;  data_out[26] ; clk        ; 9.539  ; 9.539  ; Rise       ; clk             ;
;  data_out[27] ; clk        ; 9.308  ; 9.308  ; Rise       ; clk             ;
;  data_out[28] ; clk        ; 9.756  ; 9.756  ; Rise       ; clk             ;
;  data_out[29] ; clk        ; 9.541  ; 9.541  ; Rise       ; clk             ;
;  data_out[30] ; clk        ; 9.738  ; 9.738  ; Rise       ; clk             ;
;  data_out[31] ; clk        ; 9.317  ; 9.317  ; Rise       ; clk             ;
; empty         ; clk        ; 7.940  ; 7.940  ; Rise       ; clk             ;
; full          ; clk        ; 7.656  ; 7.656  ; Rise       ; clk             ;
+---------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Output Enable Times                                                      ;
+---------------+------------+-------+------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+------+------------+-----------------+
; data_out[*]   ; clk        ; 6.294 ;      ; Rise       ; clk             ;
;  data_out[0]  ; clk        ; 6.325 ;      ; Rise       ; clk             ;
;  data_out[1]  ; clk        ; 6.542 ;      ; Rise       ; clk             ;
;  data_out[2]  ; clk        ; 6.302 ;      ; Rise       ; clk             ;
;  data_out[3]  ; clk        ; 6.303 ;      ; Rise       ; clk             ;
;  data_out[4]  ; clk        ; 6.567 ;      ; Rise       ; clk             ;
;  data_out[5]  ; clk        ; 6.525 ;      ; Rise       ; clk             ;
;  data_out[6]  ; clk        ; 6.316 ;      ; Rise       ; clk             ;
;  data_out[7]  ; clk        ; 6.555 ;      ; Rise       ; clk             ;
;  data_out[8]  ; clk        ; 6.355 ;      ; Rise       ; clk             ;
;  data_out[9]  ; clk        ; 6.761 ;      ; Rise       ; clk             ;
;  data_out[10] ; clk        ; 6.558 ;      ; Rise       ; clk             ;
;  data_out[11] ; clk        ; 6.561 ;      ; Rise       ; clk             ;
;  data_out[12] ; clk        ; 6.316 ;      ; Rise       ; clk             ;
;  data_out[13] ; clk        ; 6.307 ;      ; Rise       ; clk             ;
;  data_out[14] ; clk        ; 6.549 ;      ; Rise       ; clk             ;
;  data_out[15] ; clk        ; 6.294 ;      ; Rise       ; clk             ;
;  data_out[16] ; clk        ; 6.545 ;      ; Rise       ; clk             ;
;  data_out[17] ; clk        ; 6.761 ;      ; Rise       ; clk             ;
;  data_out[18] ; clk        ; 6.328 ;      ; Rise       ; clk             ;
;  data_out[19] ; clk        ; 6.353 ;      ; Rise       ; clk             ;
;  data_out[20] ; clk        ; 6.560 ;      ; Rise       ; clk             ;
;  data_out[21] ; clk        ; 6.531 ;      ; Rise       ; clk             ;
;  data_out[22] ; clk        ; 6.331 ;      ; Rise       ; clk             ;
;  data_out[23] ; clk        ; 6.561 ;      ; Rise       ; clk             ;
;  data_out[24] ; clk        ; 6.311 ;      ; Rise       ; clk             ;
;  data_out[25] ; clk        ; 6.527 ;      ; Rise       ; clk             ;
;  data_out[26] ; clk        ; 6.332 ;      ; Rise       ; clk             ;
;  data_out[27] ; clk        ; 6.306 ;      ; Rise       ; clk             ;
;  data_out[28] ; clk        ; 6.524 ;      ; Rise       ; clk             ;
;  data_out[29] ; clk        ; 6.330 ;      ; Rise       ; clk             ;
;  data_out[30] ; clk        ; 6.518 ;      ; Rise       ; clk             ;
;  data_out[31] ; clk        ; 6.561 ;      ; Rise       ; clk             ;
+---------------+------------+-------+------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Output Enable Times                                              ;
+---------------+------------+-------+------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+------+------------+-----------------+
; data_out[*]   ; clk        ; 6.294 ;      ; Rise       ; clk             ;
;  data_out[0]  ; clk        ; 6.325 ;      ; Rise       ; clk             ;
;  data_out[1]  ; clk        ; 6.542 ;      ; Rise       ; clk             ;
;  data_out[2]  ; clk        ; 6.302 ;      ; Rise       ; clk             ;
;  data_out[3]  ; clk        ; 6.303 ;      ; Rise       ; clk             ;
;  data_out[4]  ; clk        ; 6.567 ;      ; Rise       ; clk             ;
;  data_out[5]  ; clk        ; 6.525 ;      ; Rise       ; clk             ;
;  data_out[6]  ; clk        ; 6.316 ;      ; Rise       ; clk             ;
;  data_out[7]  ; clk        ; 6.555 ;      ; Rise       ; clk             ;
;  data_out[8]  ; clk        ; 6.355 ;      ; Rise       ; clk             ;
;  data_out[9]  ; clk        ; 6.761 ;      ; Rise       ; clk             ;
;  data_out[10] ; clk        ; 6.558 ;      ; Rise       ; clk             ;
;  data_out[11] ; clk        ; 6.561 ;      ; Rise       ; clk             ;
;  data_out[12] ; clk        ; 6.316 ;      ; Rise       ; clk             ;
;  data_out[13] ; clk        ; 6.307 ;      ; Rise       ; clk             ;
;  data_out[14] ; clk        ; 6.549 ;      ; Rise       ; clk             ;
;  data_out[15] ; clk        ; 6.294 ;      ; Rise       ; clk             ;
;  data_out[16] ; clk        ; 6.545 ;      ; Rise       ; clk             ;
;  data_out[17] ; clk        ; 6.761 ;      ; Rise       ; clk             ;
;  data_out[18] ; clk        ; 6.328 ;      ; Rise       ; clk             ;
;  data_out[19] ; clk        ; 6.353 ;      ; Rise       ; clk             ;
;  data_out[20] ; clk        ; 6.560 ;      ; Rise       ; clk             ;
;  data_out[21] ; clk        ; 6.531 ;      ; Rise       ; clk             ;
;  data_out[22] ; clk        ; 6.331 ;      ; Rise       ; clk             ;
;  data_out[23] ; clk        ; 6.561 ;      ; Rise       ; clk             ;
;  data_out[24] ; clk        ; 6.311 ;      ; Rise       ; clk             ;
;  data_out[25] ; clk        ; 6.527 ;      ; Rise       ; clk             ;
;  data_out[26] ; clk        ; 6.332 ;      ; Rise       ; clk             ;
;  data_out[27] ; clk        ; 6.306 ;      ; Rise       ; clk             ;
;  data_out[28] ; clk        ; 6.524 ;      ; Rise       ; clk             ;
;  data_out[29] ; clk        ; 6.330 ;      ; Rise       ; clk             ;
;  data_out[30] ; clk        ; 6.518 ;      ; Rise       ; clk             ;
;  data_out[31] ; clk        ; 6.561 ;      ; Rise       ; clk             ;
+---------------+------------+-------+------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Output Disable Times                                                              ;
+---------------+------------+-----------+-----------+------------+-----------------+
; Data Port     ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+---------------+------------+-----------+-----------+------------+-----------------+
; data_out[*]   ; clk        ; 6.294     ;           ; Rise       ; clk             ;
;  data_out[0]  ; clk        ; 6.325     ;           ; Rise       ; clk             ;
;  data_out[1]  ; clk        ; 6.542     ;           ; Rise       ; clk             ;
;  data_out[2]  ; clk        ; 6.302     ;           ; Rise       ; clk             ;
;  data_out[3]  ; clk        ; 6.303     ;           ; Rise       ; clk             ;
;  data_out[4]  ; clk        ; 6.567     ;           ; Rise       ; clk             ;
;  data_out[5]  ; clk        ; 6.525     ;           ; Rise       ; clk             ;
;  data_out[6]  ; clk        ; 6.316     ;           ; Rise       ; clk             ;
;  data_out[7]  ; clk        ; 6.555     ;           ; Rise       ; clk             ;
;  data_out[8]  ; clk        ; 6.355     ;           ; Rise       ; clk             ;
;  data_out[9]  ; clk        ; 6.761     ;           ; Rise       ; clk             ;
;  data_out[10] ; clk        ; 6.558     ;           ; Rise       ; clk             ;
;  data_out[11] ; clk        ; 6.561     ;           ; Rise       ; clk             ;
;  data_out[12] ; clk        ; 6.316     ;           ; Rise       ; clk             ;
;  data_out[13] ; clk        ; 6.307     ;           ; Rise       ; clk             ;
;  data_out[14] ; clk        ; 6.549     ;           ; Rise       ; clk             ;
;  data_out[15] ; clk        ; 6.294     ;           ; Rise       ; clk             ;
;  data_out[16] ; clk        ; 6.545     ;           ; Rise       ; clk             ;
;  data_out[17] ; clk        ; 6.761     ;           ; Rise       ; clk             ;
;  data_out[18] ; clk        ; 6.328     ;           ; Rise       ; clk             ;
;  data_out[19] ; clk        ; 6.353     ;           ; Rise       ; clk             ;
;  data_out[20] ; clk        ; 6.560     ;           ; Rise       ; clk             ;
;  data_out[21] ; clk        ; 6.531     ;           ; Rise       ; clk             ;
;  data_out[22] ; clk        ; 6.331     ;           ; Rise       ; clk             ;
;  data_out[23] ; clk        ; 6.561     ;           ; Rise       ; clk             ;
;  data_out[24] ; clk        ; 6.311     ;           ; Rise       ; clk             ;
;  data_out[25] ; clk        ; 6.527     ;           ; Rise       ; clk             ;
;  data_out[26] ; clk        ; 6.332     ;           ; Rise       ; clk             ;
;  data_out[27] ; clk        ; 6.306     ;           ; Rise       ; clk             ;
;  data_out[28] ; clk        ; 6.524     ;           ; Rise       ; clk             ;
;  data_out[29] ; clk        ; 6.330     ;           ; Rise       ; clk             ;
;  data_out[30] ; clk        ; 6.518     ;           ; Rise       ; clk             ;
;  data_out[31] ; clk        ; 6.561     ;           ; Rise       ; clk             ;
+---------------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                      ;
+---------------+------------+-----------+-----------+------------+-----------------+
; Data Port     ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+---------------+------------+-----------+-----------+------------+-----------------+
; data_out[*]   ; clk        ; 6.294     ;           ; Rise       ; clk             ;
;  data_out[0]  ; clk        ; 6.325     ;           ; Rise       ; clk             ;
;  data_out[1]  ; clk        ; 6.542     ;           ; Rise       ; clk             ;
;  data_out[2]  ; clk        ; 6.302     ;           ; Rise       ; clk             ;
;  data_out[3]  ; clk        ; 6.303     ;           ; Rise       ; clk             ;
;  data_out[4]  ; clk        ; 6.567     ;           ; Rise       ; clk             ;
;  data_out[5]  ; clk        ; 6.525     ;           ; Rise       ; clk             ;
;  data_out[6]  ; clk        ; 6.316     ;           ; Rise       ; clk             ;
;  data_out[7]  ; clk        ; 6.555     ;           ; Rise       ; clk             ;
;  data_out[8]  ; clk        ; 6.355     ;           ; Rise       ; clk             ;
;  data_out[9]  ; clk        ; 6.761     ;           ; Rise       ; clk             ;
;  data_out[10] ; clk        ; 6.558     ;           ; Rise       ; clk             ;
;  data_out[11] ; clk        ; 6.561     ;           ; Rise       ; clk             ;
;  data_out[12] ; clk        ; 6.316     ;           ; Rise       ; clk             ;
;  data_out[13] ; clk        ; 6.307     ;           ; Rise       ; clk             ;
;  data_out[14] ; clk        ; 6.549     ;           ; Rise       ; clk             ;
;  data_out[15] ; clk        ; 6.294     ;           ; Rise       ; clk             ;
;  data_out[16] ; clk        ; 6.545     ;           ; Rise       ; clk             ;
;  data_out[17] ; clk        ; 6.761     ;           ; Rise       ; clk             ;
;  data_out[18] ; clk        ; 6.328     ;           ; Rise       ; clk             ;
;  data_out[19] ; clk        ; 6.353     ;           ; Rise       ; clk             ;
;  data_out[20] ; clk        ; 6.560     ;           ; Rise       ; clk             ;
;  data_out[21] ; clk        ; 6.531     ;           ; Rise       ; clk             ;
;  data_out[22] ; clk        ; 6.331     ;           ; Rise       ; clk             ;
;  data_out[23] ; clk        ; 6.561     ;           ; Rise       ; clk             ;
;  data_out[24] ; clk        ; 6.311     ;           ; Rise       ; clk             ;
;  data_out[25] ; clk        ; 6.527     ;           ; Rise       ; clk             ;
;  data_out[26] ; clk        ; 6.332     ;           ; Rise       ; clk             ;
;  data_out[27] ; clk        ; 6.306     ;           ; Rise       ; clk             ;
;  data_out[28] ; clk        ; 6.524     ;           ; Rise       ; clk             ;
;  data_out[29] ; clk        ; 6.330     ;           ; Rise       ; clk             ;
;  data_out[30] ; clk        ; 6.518     ;           ; Rise       ; clk             ;
;  data_out[31] ; clk        ; 6.561     ;           ; Rise       ; clk             ;
+---------------+------------+-----------+-----------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -1.460 ; -84.106       ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.627 ; -283.430              ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                                                                                                              ;
+--------+-------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                 ; To Node                                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.460 ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg0  ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg1  ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a1~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg2  ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a2~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg3  ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a3~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg4  ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a4~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg5  ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a5~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg6  ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a6~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg7  ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a7~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg8  ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a8~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg9  ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a9~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg10 ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a10~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg11 ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a11~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg12 ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a12~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg13 ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a13~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg14 ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a14~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg15 ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a15~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg16 ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a16~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg17 ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a17~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg18 ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a18~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg19 ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a19~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg20 ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a20~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg21 ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a21~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg22 ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a22~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg23 ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a23~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg24 ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a24~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg25 ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a25~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg26 ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a26~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg27 ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a27~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg28 ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a28~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg29 ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a29~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg30 ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a30~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg31 ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a31~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -0.724 ; sp[3]                                                                                     ; sp[5]                                                                                     ; clk          ; clk         ; 1.000        ; 0.000      ; 1.756      ;
; -0.712 ; sp[1]                                                                                     ; sp[5]                                                                                     ; clk          ; clk         ; 1.000        ; 0.000      ; 1.744      ;
; -0.692 ; sp[3]                                                                                     ; sp[4]                                                                                     ; clk          ; clk         ; 1.000        ; 0.000      ; 1.724      ;
; -0.680 ; sp[1]                                                                                     ; sp[4]                                                                                     ; clk          ; clk         ; 1.000        ; 0.000      ; 1.712      ;
; -0.653 ; sp[3]                                                                                     ; sp[3]                                                                                     ; clk          ; clk         ; 1.000        ; 0.000      ; 1.685      ;
; -0.645 ; sp[0]                                                                                     ; sp[5]                                                                                     ; clk          ; clk         ; 1.000        ; 0.000      ; 1.677      ;
; -0.641 ; sp[1]                                                                                     ; sp[3]                                                                                     ; clk          ; clk         ; 1.000        ; 0.000      ; 1.673      ;
; -0.613 ; sp[0]                                                                                     ; sp[4]                                                                                     ; clk          ; clk         ; 1.000        ; 0.000      ; 1.645      ;
; -0.610 ; sp[3]                                                                                     ; data_out[0]~en                                                                            ; clk          ; clk         ; 1.000        ; 0.012      ; 1.654      ;
; -0.610 ; sp[3]                                                                                     ; data_out[5]~en                                                                            ; clk          ; clk         ; 1.000        ; 0.012      ; 1.654      ;
; -0.610 ; sp[3]                                                                                     ; data_out[6]~en                                                                            ; clk          ; clk         ; 1.000        ; 0.012      ; 1.654      ;
; -0.610 ; sp[3]                                                                                     ; data_out[12]~en                                                                           ; clk          ; clk         ; 1.000        ; 0.012      ; 1.654      ;
; -0.610 ; sp[3]                                                                                     ; data_out[13]~en                                                                           ; clk          ; clk         ; 1.000        ; 0.012      ; 1.654      ;
; -0.610 ; sp[3]                                                                                     ; data_out[14]~en                                                                           ; clk          ; clk         ; 1.000        ; 0.012      ; 1.654      ;
; -0.610 ; sp[3]                                                                                     ; data_out[16]~en                                                                           ; clk          ; clk         ; 1.000        ; 0.012      ; 1.654      ;
; -0.610 ; sp[3]                                                                                     ; data_out[18]~en                                                                           ; clk          ; clk         ; 1.000        ; 0.012      ; 1.654      ;
; -0.610 ; sp[3]                                                                                     ; data_out[24]~en                                                                           ; clk          ; clk         ; 1.000        ; 0.012      ; 1.654      ;
; -0.610 ; sp[3]                                                                                     ; data_out[28]~en                                                                           ; clk          ; clk         ; 1.000        ; 0.012      ; 1.654      ;
; -0.600 ; sp[3]                                                                                     ; data_out[1]~en                                                                            ; clk          ; clk         ; 1.000        ; 0.011      ; 1.643      ;
; -0.600 ; sp[3]                                                                                     ; data_out[7]~en                                                                            ; clk          ; clk         ; 1.000        ; 0.011      ; 1.643      ;
; -0.600 ; sp[3]                                                                                     ; data_out[10]~en                                                                           ; clk          ; clk         ; 1.000        ; 0.011      ; 1.643      ;
; -0.600 ; sp[3]                                                                                     ; data_out[21]~en                                                                           ; clk          ; clk         ; 1.000        ; 0.011      ; 1.643      ;
; -0.600 ; sp[3]                                                                                     ; data_out[22]~en                                                                           ; clk          ; clk         ; 1.000        ; 0.011      ; 1.643      ;
; -0.600 ; sp[3]                                                                                     ; data_out[23]~en                                                                           ; clk          ; clk         ; 1.000        ; 0.011      ; 1.643      ;
; -0.600 ; sp[3]                                                                                     ; data_out[26]~en                                                                           ; clk          ; clk         ; 1.000        ; 0.011      ; 1.643      ;
; -0.600 ; sp[3]                                                                                     ; data_out[29]~en                                                                           ; clk          ; clk         ; 1.000        ; 0.011      ; 1.643      ;
; -0.598 ; sp[1]                                                                                     ; data_out[0]~en                                                                            ; clk          ; clk         ; 1.000        ; 0.012      ; 1.642      ;
; -0.598 ; sp[1]                                                                                     ; data_out[5]~en                                                                            ; clk          ; clk         ; 1.000        ; 0.012      ; 1.642      ;
; -0.598 ; sp[1]                                                                                     ; data_out[6]~en                                                                            ; clk          ; clk         ; 1.000        ; 0.012      ; 1.642      ;
; -0.598 ; sp[1]                                                                                     ; data_out[12]~en                                                                           ; clk          ; clk         ; 1.000        ; 0.012      ; 1.642      ;
; -0.598 ; sp[1]                                                                                     ; data_out[13]~en                                                                           ; clk          ; clk         ; 1.000        ; 0.012      ; 1.642      ;
; -0.598 ; sp[1]                                                                                     ; data_out[14]~en                                                                           ; clk          ; clk         ; 1.000        ; 0.012      ; 1.642      ;
; -0.598 ; sp[1]                                                                                     ; data_out[16]~en                                                                           ; clk          ; clk         ; 1.000        ; 0.012      ; 1.642      ;
; -0.598 ; sp[1]                                                                                     ; data_out[18]~en                                                                           ; clk          ; clk         ; 1.000        ; 0.012      ; 1.642      ;
; -0.598 ; sp[1]                                                                                     ; data_out[24]~en                                                                           ; clk          ; clk         ; 1.000        ; 0.012      ; 1.642      ;
; -0.598 ; sp[1]                                                                                     ; data_out[28]~en                                                                           ; clk          ; clk         ; 1.000        ; 0.012      ; 1.642      ;
; -0.593 ; sp[2]                                                                                     ; sp[5]                                                                                     ; clk          ; clk         ; 1.000        ; 0.000      ; 1.625      ;
; -0.588 ; sp[1]                                                                                     ; data_out[1]~en                                                                            ; clk          ; clk         ; 1.000        ; 0.011      ; 1.631      ;
; -0.588 ; sp[1]                                                                                     ; data_out[7]~en                                                                            ; clk          ; clk         ; 1.000        ; 0.011      ; 1.631      ;
; -0.588 ; sp[1]                                                                                     ; data_out[10]~en                                                                           ; clk          ; clk         ; 1.000        ; 0.011      ; 1.631      ;
; -0.588 ; sp[1]                                                                                     ; data_out[21]~en                                                                           ; clk          ; clk         ; 1.000        ; 0.011      ; 1.631      ;
; -0.588 ; sp[1]                                                                                     ; data_out[22]~en                                                                           ; clk          ; clk         ; 1.000        ; 0.011      ; 1.631      ;
; -0.588 ; sp[1]                                                                                     ; data_out[23]~en                                                                           ; clk          ; clk         ; 1.000        ; 0.011      ; 1.631      ;
; -0.588 ; sp[1]                                                                                     ; data_out[26]~en                                                                           ; clk          ; clk         ; 1.000        ; 0.011      ; 1.631      ;
; -0.588 ; sp[1]                                                                                     ; data_out[29]~en                                                                           ; clk          ; clk         ; 1.000        ; 0.011      ; 1.631      ;
; -0.574 ; sp[0]                                                                                     ; sp[3]                                                                                     ; clk          ; clk         ; 1.000        ; 0.000      ; 1.606      ;
; -0.561 ; sp[2]                                                                                     ; sp[4]                                                                                     ; clk          ; clk         ; 1.000        ; 0.000      ; 1.593      ;
; -0.542 ; sp[5]                                                                                     ; sp[5]                                                                                     ; clk          ; clk         ; 1.000        ; 0.000      ; 1.574      ;
; -0.541 ; sp[3]                                                                                     ; sp[1]                                                                                     ; clk          ; clk         ; 1.000        ; 0.000      ; 1.573      ;
; -0.531 ; sp[0]                                                                                     ; data_out[0]~en                                                                            ; clk          ; clk         ; 1.000        ; 0.012      ; 1.575      ;
; -0.531 ; sp[0]                                                                                     ; data_out[5]~en                                                                            ; clk          ; clk         ; 1.000        ; 0.012      ; 1.575      ;
; -0.531 ; sp[0]                                                                                     ; data_out[6]~en                                                                            ; clk          ; clk         ; 1.000        ; 0.012      ; 1.575      ;
; -0.531 ; sp[0]                                                                                     ; data_out[12]~en                                                                           ; clk          ; clk         ; 1.000        ; 0.012      ; 1.575      ;
; -0.531 ; sp[0]                                                                                     ; data_out[13]~en                                                                           ; clk          ; clk         ; 1.000        ; 0.012      ; 1.575      ;
; -0.531 ; sp[0]                                                                                     ; data_out[14]~en                                                                           ; clk          ; clk         ; 1.000        ; 0.012      ; 1.575      ;
; -0.531 ; sp[0]                                                                                     ; data_out[16]~en                                                                           ; clk          ; clk         ; 1.000        ; 0.012      ; 1.575      ;
; -0.531 ; sp[0]                                                                                     ; data_out[18]~en                                                                           ; clk          ; clk         ; 1.000        ; 0.012      ; 1.575      ;
; -0.531 ; sp[0]                                                                                     ; data_out[24]~en                                                                           ; clk          ; clk         ; 1.000        ; 0.012      ; 1.575      ;
; -0.531 ; sp[0]                                                                                     ; data_out[28]~en                                                                           ; clk          ; clk         ; 1.000        ; 0.012      ; 1.575      ;
; -0.529 ; sp[1]                                                                                     ; sp[1]                                                                                     ; clk          ; clk         ; 1.000        ; 0.000      ; 1.561      ;
; -0.522 ; sp[2]                                                                                     ; sp[3]                                                                                     ; clk          ; clk         ; 1.000        ; 0.000      ; 1.554      ;
; -0.521 ; sp[0]                                                                                     ; data_out[1]~en                                                                            ; clk          ; clk         ; 1.000        ; 0.011      ; 1.564      ;
; -0.521 ; sp[0]                                                                                     ; data_out[7]~en                                                                            ; clk          ; clk         ; 1.000        ; 0.011      ; 1.564      ;
; -0.521 ; sp[0]                                                                                     ; data_out[10]~en                                                                           ; clk          ; clk         ; 1.000        ; 0.011      ; 1.564      ;
; -0.521 ; sp[0]                                                                                     ; data_out[21]~en                                                                           ; clk          ; clk         ; 1.000        ; 0.011      ; 1.564      ;
; -0.521 ; sp[0]                                                                                     ; data_out[22]~en                                                                           ; clk          ; clk         ; 1.000        ; 0.011      ; 1.564      ;
; -0.521 ; sp[0]                                                                                     ; data_out[23]~en                                                                           ; clk          ; clk         ; 1.000        ; 0.011      ; 1.564      ;
; -0.521 ; sp[0]                                                                                     ; data_out[26]~en                                                                           ; clk          ; clk         ; 1.000        ; 0.011      ; 1.564      ;
+--------+-------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                              ;
+-------+-----------+-------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; sp[3]     ; sp[3]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sp[4]     ; sp[4]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sp[5]     ; sp[5]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sp[0]     ; sp[0]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sp[1]     ; sp[1]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sp[2]     ; sp[2]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.415 ; sp[4]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_address_reg4 ; clk          ; clk         ; 0.000        ; 0.071      ; 0.624      ;
; 0.417 ; sp[1]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; 0.000        ; 0.071      ; 0.626      ;
; 0.512 ; sp[2]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_address_reg2 ; clk          ; clk         ; 0.000        ; 0.071      ; 0.721      ;
; 0.666 ; sp[0]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.071      ; 0.875      ;
; 0.723 ; sp[5]     ; sp[0]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.875      ;
; 0.724 ; sp[5]     ; sp[1]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.876      ;
; 0.726 ; sp[5]     ; sp[3]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.878      ;
; 0.727 ; sp[5]     ; sp[4]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.879      ;
; 0.731 ; sp[3]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_address_reg3 ; clk          ; clk         ; 0.000        ; 0.071      ; 0.940      ;
; 0.735 ; sp[4]     ; sp[0]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.887      ;
; 0.736 ; sp[4]     ; sp[1]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.888      ;
; 0.738 ; sp[4]     ; sp[3]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.890      ;
; 0.762 ; sp[2]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg2 ; clk          ; clk         ; 0.000        ; 0.075      ; 0.975      ;
; 0.762 ; sp[0]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.075      ; 0.975      ;
; 0.764 ; sp[4]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_we_reg       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.973      ;
; 0.765 ; sp[1]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg1 ; clk          ; clk         ; 0.000        ; 0.075      ; 0.978      ;
; 0.766 ; sp[3]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg3 ; clk          ; clk         ; 0.000        ; 0.075      ; 0.979      ;
; 0.769 ; sp[4]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg4 ; clk          ; clk         ; 0.000        ; 0.075      ; 0.982      ;
; 0.778 ; sp[2]     ; sp[0]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.930      ;
; 0.779 ; sp[2]     ; sp[1]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.931      ;
; 0.781 ; sp[2]     ; sp[3]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.933      ;
; 0.782 ; sp[2]     ; sp[4]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.934      ;
; 0.831 ; sp[0]     ; sp[1]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.983      ;
; 0.833 ; sp[0]     ; sp[3]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.985      ;
; 0.834 ; sp[0]     ; sp[4]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.986      ;
; 0.836 ; sp[5]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_we_reg       ; clk          ; clk         ; 0.000        ; 0.071      ; 1.045      ;
; 0.843 ; sp[0]     ; sp[2]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.995      ;
; 0.887 ; sp[2]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_we_reg       ; clk          ; clk         ; 0.000        ; 0.071      ; 1.096      ;
; 0.897 ; sp[1]     ; sp[0]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.049      ;
; 0.900 ; sp[0]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg1 ; clk          ; clk         ; 0.000        ; 0.075      ; 1.113      ;
; 0.900 ; sp[1]     ; sp[3]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.052      ;
; 0.901 ; sp[3]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg4 ; clk          ; clk         ; 0.000        ; 0.075      ; 1.114      ;
; 0.901 ; sp[1]     ; sp[4]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.053      ;
; 0.907 ; sp[1]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg2 ; clk          ; clk         ; 0.000        ; 0.075      ; 1.120      ;
; 0.909 ; sp[3]     ; sp[0]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.061      ;
; 0.910 ; sp[3]     ; sp[1]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.062      ;
; 0.913 ; sp[3]     ; sp[4]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.065      ;
; 0.921 ; sp[4]     ; sp[2]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.073      ;
; 0.923 ; sp[5]     ; sp[2]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.075      ;
; 0.930 ; sp[1]     ; sp[2]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.082      ;
; 0.933 ; sp[4]     ; sp[5]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.085      ;
; 0.939 ; sp[0]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_we_reg       ; clk          ; clk         ; 0.000        ; 0.071      ; 1.148      ;
; 0.939 ; sp[0]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg2 ; clk          ; clk         ; 0.000        ; 0.075      ; 1.152      ;
; 0.952 ; sp[2]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg3 ; clk          ; clk         ; 0.000        ; 0.075      ; 1.165      ;
; 0.979 ; sp[2]     ; sp[5]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.131      ;
; 0.982 ; sp[2]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg4 ; clk          ; clk         ; 0.000        ; 0.075      ; 1.195      ;
; 0.986 ; sp[4]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg31 ; clk          ; clk         ; 0.000        ; 0.070      ; 1.194      ;
; 0.986 ; sp[4]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg30 ; clk          ; clk         ; 0.000        ; 0.070      ; 1.194      ;
; 0.986 ; sp[4]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg29 ; clk          ; clk         ; 0.000        ; 0.070      ; 1.194      ;
; 0.986 ; sp[4]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg28 ; clk          ; clk         ; 0.000        ; 0.070      ; 1.194      ;
; 0.986 ; sp[4]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg27 ; clk          ; clk         ; 0.000        ; 0.070      ; 1.194      ;
; 0.986 ; sp[4]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg26 ; clk          ; clk         ; 0.000        ; 0.070      ; 1.194      ;
; 0.986 ; sp[4]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg25 ; clk          ; clk         ; 0.000        ; 0.070      ; 1.194      ;
; 0.986 ; sp[4]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg24 ; clk          ; clk         ; 0.000        ; 0.070      ; 1.194      ;
; 0.986 ; sp[4]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg23 ; clk          ; clk         ; 0.000        ; 0.070      ; 1.194      ;
; 0.986 ; sp[4]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg22 ; clk          ; clk         ; 0.000        ; 0.070      ; 1.194      ;
; 0.986 ; sp[4]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg21 ; clk          ; clk         ; 0.000        ; 0.070      ; 1.194      ;
; 0.986 ; sp[4]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg20 ; clk          ; clk         ; 0.000        ; 0.070      ; 1.194      ;
; 0.986 ; sp[4]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg19 ; clk          ; clk         ; 0.000        ; 0.070      ; 1.194      ;
; 0.986 ; sp[4]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg18 ; clk          ; clk         ; 0.000        ; 0.070      ; 1.194      ;
; 0.986 ; sp[4]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg17 ; clk          ; clk         ; 0.000        ; 0.070      ; 1.194      ;
; 0.986 ; sp[4]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg16 ; clk          ; clk         ; 0.000        ; 0.070      ; 1.194      ;
; 0.986 ; sp[4]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg15 ; clk          ; clk         ; 0.000        ; 0.070      ; 1.194      ;
; 0.986 ; sp[4]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg14 ; clk          ; clk         ; 0.000        ; 0.070      ; 1.194      ;
; 0.986 ; sp[4]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg13 ; clk          ; clk         ; 0.000        ; 0.070      ; 1.194      ;
; 0.986 ; sp[4]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg12 ; clk          ; clk         ; 0.000        ; 0.070      ; 1.194      ;
; 0.986 ; sp[4]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg11 ; clk          ; clk         ; 0.000        ; 0.070      ; 1.194      ;
; 0.986 ; sp[4]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg10 ; clk          ; clk         ; 0.000        ; 0.070      ; 1.194      ;
; 0.986 ; sp[4]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg9  ; clk          ; clk         ; 0.000        ; 0.070      ; 1.194      ;
; 0.986 ; sp[4]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg8  ; clk          ; clk         ; 0.000        ; 0.070      ; 1.194      ;
; 0.986 ; sp[4]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg7  ; clk          ; clk         ; 0.000        ; 0.070      ; 1.194      ;
; 0.986 ; sp[4]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg6  ; clk          ; clk         ; 0.000        ; 0.070      ; 1.194      ;
; 0.986 ; sp[4]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg5  ; clk          ; clk         ; 0.000        ; 0.070      ; 1.194      ;
; 0.986 ; sp[4]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg4  ; clk          ; clk         ; 0.000        ; 0.070      ; 1.194      ;
; 0.986 ; sp[4]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg3  ; clk          ; clk         ; 0.000        ; 0.070      ; 1.194      ;
; 0.986 ; sp[4]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg2  ; clk          ; clk         ; 0.000        ; 0.070      ; 1.194      ;
; 0.986 ; sp[4]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg1  ; clk          ; clk         ; 0.000        ; 0.070      ; 1.194      ;
; 0.986 ; sp[4]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_address_reg3 ; clk          ; clk         ; 0.000        ; 0.071      ; 1.195      ;
; 0.986 ; sp[4]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_address_reg2 ; clk          ; clk         ; 0.000        ; 0.071      ; 1.195      ;
; 0.986 ; sp[4]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; 0.000        ; 0.071      ; 1.195      ;
; 0.986 ; sp[4]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.071      ; 1.195      ;
; 0.986 ; sp[4]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.070      ; 1.194      ;
; 0.990 ; sp[5]     ; data_out[3]~en                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.142      ;
; 0.990 ; sp[5]     ; data_out[4]~en                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.142      ;
; 0.990 ; sp[5]     ; data_out[11]~en                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.142      ;
; 0.990 ; sp[5]     ; data_out[20]~en                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.142      ;
; 0.990 ; sp[5]     ; data_out[27]~en                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.142      ;
; 0.990 ; sp[5]     ; data_out[31]~en                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.142      ;
; 0.998 ; sp[1]     ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg3 ; clk          ; clk         ; 0.000        ; 0.075      ; 1.211      ;
; 1.002 ; sp[4]     ; data_out[3]~en                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.154      ;
; 1.002 ; sp[4]     ; data_out[4]~en                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.154      ;
; 1.002 ; sp[4]     ; data_out[11]~en                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.154      ;
; 1.002 ; sp[4]     ; data_out[20]~en                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.154      ;
; 1.002 ; sp[4]     ; data_out[27]~en                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.154      ;
+-------+-----------+-------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:stack_mem_rtl_0|altsyncram_ikd1:auto_generated|ram_block1a15~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; data_in[*]   ; clk        ; 2.216 ; 2.216 ; Rise       ; clk             ;
;  data_in[0]  ; clk        ; 2.005 ; 2.005 ; Rise       ; clk             ;
;  data_in[1]  ; clk        ; 2.040 ; 2.040 ; Rise       ; clk             ;
;  data_in[2]  ; clk        ; 1.929 ; 1.929 ; Rise       ; clk             ;
;  data_in[3]  ; clk        ; 2.216 ; 2.216 ; Rise       ; clk             ;
;  data_in[4]  ; clk        ; 1.950 ; 1.950 ; Rise       ; clk             ;
;  data_in[5]  ; clk        ; 1.848 ; 1.848 ; Rise       ; clk             ;
;  data_in[6]  ; clk        ; 2.012 ; 2.012 ; Rise       ; clk             ;
;  data_in[7]  ; clk        ; 2.000 ; 2.000 ; Rise       ; clk             ;
;  data_in[8]  ; clk        ; 1.921 ; 1.921 ; Rise       ; clk             ;
;  data_in[9]  ; clk        ; 2.207 ; 2.207 ; Rise       ; clk             ;
;  data_in[10] ; clk        ; 1.857 ; 1.857 ; Rise       ; clk             ;
;  data_in[11] ; clk        ; 2.041 ; 2.041 ; Rise       ; clk             ;
;  data_in[12] ; clk        ; 1.993 ; 1.993 ; Rise       ; clk             ;
;  data_in[13] ; clk        ; 2.109 ; 2.109 ; Rise       ; clk             ;
;  data_in[14] ; clk        ; 1.942 ; 1.942 ; Rise       ; clk             ;
;  data_in[15] ; clk        ; 2.063 ; 2.063 ; Rise       ; clk             ;
;  data_in[16] ; clk        ; 2.026 ; 2.026 ; Rise       ; clk             ;
;  data_in[17] ; clk        ; 2.168 ; 2.168 ; Rise       ; clk             ;
;  data_in[18] ; clk        ; 1.998 ; 1.998 ; Rise       ; clk             ;
;  data_in[19] ; clk        ; 2.068 ; 2.068 ; Rise       ; clk             ;
;  data_in[20] ; clk        ; 2.064 ; 2.064 ; Rise       ; clk             ;
;  data_in[21] ; clk        ; 1.905 ; 1.905 ; Rise       ; clk             ;
;  data_in[22] ; clk        ; 1.951 ; 1.951 ; Rise       ; clk             ;
;  data_in[23] ; clk        ; 2.004 ; 2.004 ; Rise       ; clk             ;
;  data_in[24] ; clk        ; 2.107 ; 2.107 ; Rise       ; clk             ;
;  data_in[25] ; clk        ; 1.915 ; 1.915 ; Rise       ; clk             ;
;  data_in[26] ; clk        ; 1.989 ; 1.989 ; Rise       ; clk             ;
;  data_in[27] ; clk        ; 1.996 ; 1.996 ; Rise       ; clk             ;
;  data_in[28] ; clk        ; 1.873 ; 1.873 ; Rise       ; clk             ;
;  data_in[29] ; clk        ; 1.882 ; 1.882 ; Rise       ; clk             ;
;  data_in[30] ; clk        ; 1.989 ; 1.989 ; Rise       ; clk             ;
;  data_in[31] ; clk        ; 1.905 ; 1.905 ; Rise       ; clk             ;
; r_en         ; clk        ; 2.888 ; 2.888 ; Rise       ; clk             ;
; rst          ; clk        ; 2.929 ; 2.929 ; Rise       ; clk             ;
; w_en         ; clk        ; 3.345 ; 3.345 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; data_in[*]   ; clk        ; -1.709 ; -1.709 ; Rise       ; clk             ;
;  data_in[0]  ; clk        ; -1.866 ; -1.866 ; Rise       ; clk             ;
;  data_in[1]  ; clk        ; -1.901 ; -1.901 ; Rise       ; clk             ;
;  data_in[2]  ; clk        ; -1.790 ; -1.790 ; Rise       ; clk             ;
;  data_in[3]  ; clk        ; -2.077 ; -2.077 ; Rise       ; clk             ;
;  data_in[4]  ; clk        ; -1.811 ; -1.811 ; Rise       ; clk             ;
;  data_in[5]  ; clk        ; -1.709 ; -1.709 ; Rise       ; clk             ;
;  data_in[6]  ; clk        ; -1.873 ; -1.873 ; Rise       ; clk             ;
;  data_in[7]  ; clk        ; -1.861 ; -1.861 ; Rise       ; clk             ;
;  data_in[8]  ; clk        ; -1.782 ; -1.782 ; Rise       ; clk             ;
;  data_in[9]  ; clk        ; -2.068 ; -2.068 ; Rise       ; clk             ;
;  data_in[10] ; clk        ; -1.718 ; -1.718 ; Rise       ; clk             ;
;  data_in[11] ; clk        ; -1.902 ; -1.902 ; Rise       ; clk             ;
;  data_in[12] ; clk        ; -1.854 ; -1.854 ; Rise       ; clk             ;
;  data_in[13] ; clk        ; -1.970 ; -1.970 ; Rise       ; clk             ;
;  data_in[14] ; clk        ; -1.803 ; -1.803 ; Rise       ; clk             ;
;  data_in[15] ; clk        ; -1.924 ; -1.924 ; Rise       ; clk             ;
;  data_in[16] ; clk        ; -1.887 ; -1.887 ; Rise       ; clk             ;
;  data_in[17] ; clk        ; -2.029 ; -2.029 ; Rise       ; clk             ;
;  data_in[18] ; clk        ; -1.859 ; -1.859 ; Rise       ; clk             ;
;  data_in[19] ; clk        ; -1.929 ; -1.929 ; Rise       ; clk             ;
;  data_in[20] ; clk        ; -1.925 ; -1.925 ; Rise       ; clk             ;
;  data_in[21] ; clk        ; -1.766 ; -1.766 ; Rise       ; clk             ;
;  data_in[22] ; clk        ; -1.812 ; -1.812 ; Rise       ; clk             ;
;  data_in[23] ; clk        ; -1.865 ; -1.865 ; Rise       ; clk             ;
;  data_in[24] ; clk        ; -1.968 ; -1.968 ; Rise       ; clk             ;
;  data_in[25] ; clk        ; -1.776 ; -1.776 ; Rise       ; clk             ;
;  data_in[26] ; clk        ; -1.850 ; -1.850 ; Rise       ; clk             ;
;  data_in[27] ; clk        ; -1.857 ; -1.857 ; Rise       ; clk             ;
;  data_in[28] ; clk        ; -1.734 ; -1.734 ; Rise       ; clk             ;
;  data_in[29] ; clk        ; -1.743 ; -1.743 ; Rise       ; clk             ;
;  data_in[30] ; clk        ; -1.850 ; -1.850 ; Rise       ; clk             ;
;  data_in[31] ; clk        ; -1.766 ; -1.766 ; Rise       ; clk             ;
; r_en         ; clk        ; -2.306 ; -2.306 ; Rise       ; clk             ;
; rst          ; clk        ; -2.024 ; -2.024 ; Rise       ; clk             ;
; w_en         ; clk        ; -2.639 ; -2.639 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; data_out[*]   ; clk        ; 5.937 ; 5.937 ; Rise       ; clk             ;
;  data_out[0]  ; clk        ; 5.765 ; 5.765 ; Rise       ; clk             ;
;  data_out[1]  ; clk        ; 5.767 ; 5.767 ; Rise       ; clk             ;
;  data_out[2]  ; clk        ; 5.676 ; 5.676 ; Rise       ; clk             ;
;  data_out[3]  ; clk        ; 5.556 ; 5.556 ; Rise       ; clk             ;
;  data_out[4]  ; clk        ; 5.564 ; 5.564 ; Rise       ; clk             ;
;  data_out[5]  ; clk        ; 5.810 ; 5.810 ; Rise       ; clk             ;
;  data_out[6]  ; clk        ; 5.662 ; 5.662 ; Rise       ; clk             ;
;  data_out[7]  ; clk        ; 5.773 ; 5.773 ; Rise       ; clk             ;
;  data_out[8]  ; clk        ; 5.678 ; 5.678 ; Rise       ; clk             ;
;  data_out[9]  ; clk        ; 5.871 ; 5.871 ; Rise       ; clk             ;
;  data_out[10] ; clk        ; 5.770 ; 5.770 ; Rise       ; clk             ;
;  data_out[11] ; clk        ; 5.652 ; 5.652 ; Rise       ; clk             ;
;  data_out[12] ; clk        ; 5.677 ; 5.677 ; Rise       ; clk             ;
;  data_out[13] ; clk        ; 5.650 ; 5.650 ; Rise       ; clk             ;
;  data_out[14] ; clk        ; 5.832 ; 5.832 ; Rise       ; clk             ;
;  data_out[15] ; clk        ; 5.667 ; 5.667 ; Rise       ; clk             ;
;  data_out[16] ; clk        ; 5.937 ; 5.937 ; Rise       ; clk             ;
;  data_out[17] ; clk        ; 5.840 ; 5.840 ; Rise       ; clk             ;
;  data_out[18] ; clk        ; 5.820 ; 5.820 ; Rise       ; clk             ;
;  data_out[19] ; clk        ; 5.674 ; 5.674 ; Rise       ; clk             ;
;  data_out[20] ; clk        ; 5.650 ; 5.650 ; Rise       ; clk             ;
;  data_out[21] ; clk        ; 5.748 ; 5.748 ; Rise       ; clk             ;
;  data_out[22] ; clk        ; 5.662 ; 5.662 ; Rise       ; clk             ;
;  data_out[23] ; clk        ; 5.770 ; 5.770 ; Rise       ; clk             ;
;  data_out[24] ; clk        ; 5.673 ; 5.673 ; Rise       ; clk             ;
;  data_out[25] ; clk        ; 5.762 ; 5.762 ; Rise       ; clk             ;
;  data_out[26] ; clk        ; 5.663 ; 5.663 ; Rise       ; clk             ;
;  data_out[27] ; clk        ; 5.554 ; 5.554 ; Rise       ; clk             ;
;  data_out[28] ; clk        ; 5.750 ; 5.750 ; Rise       ; clk             ;
;  data_out[29] ; clk        ; 5.665 ; 5.665 ; Rise       ; clk             ;
;  data_out[30] ; clk        ; 5.731 ; 5.731 ; Rise       ; clk             ;
;  data_out[31] ; clk        ; 5.563 ; 5.563 ; Rise       ; clk             ;
; empty         ; clk        ; 4.546 ; 4.546 ; Rise       ; clk             ;
; full          ; clk        ; 4.725 ; 4.725 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; data_out[*]   ; clk        ; 5.554 ; 5.554 ; Rise       ; clk             ;
;  data_out[0]  ; clk        ; 5.765 ; 5.765 ; Rise       ; clk             ;
;  data_out[1]  ; clk        ; 5.767 ; 5.767 ; Rise       ; clk             ;
;  data_out[2]  ; clk        ; 5.676 ; 5.676 ; Rise       ; clk             ;
;  data_out[3]  ; clk        ; 5.556 ; 5.556 ; Rise       ; clk             ;
;  data_out[4]  ; clk        ; 5.564 ; 5.564 ; Rise       ; clk             ;
;  data_out[5]  ; clk        ; 5.810 ; 5.810 ; Rise       ; clk             ;
;  data_out[6]  ; clk        ; 5.662 ; 5.662 ; Rise       ; clk             ;
;  data_out[7]  ; clk        ; 5.773 ; 5.773 ; Rise       ; clk             ;
;  data_out[8]  ; clk        ; 5.678 ; 5.678 ; Rise       ; clk             ;
;  data_out[9]  ; clk        ; 5.871 ; 5.871 ; Rise       ; clk             ;
;  data_out[10] ; clk        ; 5.770 ; 5.770 ; Rise       ; clk             ;
;  data_out[11] ; clk        ; 5.652 ; 5.652 ; Rise       ; clk             ;
;  data_out[12] ; clk        ; 5.677 ; 5.677 ; Rise       ; clk             ;
;  data_out[13] ; clk        ; 5.650 ; 5.650 ; Rise       ; clk             ;
;  data_out[14] ; clk        ; 5.832 ; 5.832 ; Rise       ; clk             ;
;  data_out[15] ; clk        ; 5.667 ; 5.667 ; Rise       ; clk             ;
;  data_out[16] ; clk        ; 5.937 ; 5.937 ; Rise       ; clk             ;
;  data_out[17] ; clk        ; 5.840 ; 5.840 ; Rise       ; clk             ;
;  data_out[18] ; clk        ; 5.820 ; 5.820 ; Rise       ; clk             ;
;  data_out[19] ; clk        ; 5.674 ; 5.674 ; Rise       ; clk             ;
;  data_out[20] ; clk        ; 5.650 ; 5.650 ; Rise       ; clk             ;
;  data_out[21] ; clk        ; 5.748 ; 5.748 ; Rise       ; clk             ;
;  data_out[22] ; clk        ; 5.662 ; 5.662 ; Rise       ; clk             ;
;  data_out[23] ; clk        ; 5.770 ; 5.770 ; Rise       ; clk             ;
;  data_out[24] ; clk        ; 5.673 ; 5.673 ; Rise       ; clk             ;
;  data_out[25] ; clk        ; 5.762 ; 5.762 ; Rise       ; clk             ;
;  data_out[26] ; clk        ; 5.663 ; 5.663 ; Rise       ; clk             ;
;  data_out[27] ; clk        ; 5.554 ; 5.554 ; Rise       ; clk             ;
;  data_out[28] ; clk        ; 5.750 ; 5.750 ; Rise       ; clk             ;
;  data_out[29] ; clk        ; 5.665 ; 5.665 ; Rise       ; clk             ;
;  data_out[30] ; clk        ; 5.731 ; 5.731 ; Rise       ; clk             ;
;  data_out[31] ; clk        ; 5.563 ; 5.563 ; Rise       ; clk             ;
; empty         ; clk        ; 4.360 ; 4.360 ; Rise       ; clk             ;
; full          ; clk        ; 4.212 ; 4.212 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Output Enable Times                                                      ;
+---------------+------------+-------+------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+------+------------+-----------------+
; data_out[*]   ; clk        ; 3.579 ;      ; Rise       ; clk             ;
;  data_out[0]  ; clk        ; 3.615 ;      ; Rise       ; clk             ;
;  data_out[1]  ; clk        ; 3.711 ;      ; Rise       ; clk             ;
;  data_out[2]  ; clk        ; 3.589 ;      ; Rise       ; clk             ;
;  data_out[3]  ; clk        ; 3.593 ;      ; Rise       ; clk             ;
;  data_out[4]  ; clk        ; 3.723 ;      ; Rise       ; clk             ;
;  data_out[5]  ; clk        ; 3.695 ;      ; Rise       ; clk             ;
;  data_out[6]  ; clk        ; 3.606 ;      ; Rise       ; clk             ;
;  data_out[7]  ; clk        ; 3.718 ;      ; Rise       ; clk             ;
;  data_out[8]  ; clk        ; 3.620 ;      ; Rise       ; clk             ;
;  data_out[9]  ; clk        ; 3.793 ;      ; Rise       ; clk             ;
;  data_out[10] ; clk        ; 3.723 ;      ; Rise       ; clk             ;
;  data_out[11] ; clk        ; 3.717 ;      ; Rise       ; clk             ;
;  data_out[12] ; clk        ; 3.606 ;      ; Rise       ; clk             ;
;  data_out[13] ; clk        ; 3.597 ;      ; Rise       ; clk             ;
;  data_out[14] ; clk        ; 3.717 ;      ; Rise       ; clk             ;
;  data_out[15] ; clk        ; 3.579 ;      ; Rise       ; clk             ;
;  data_out[16] ; clk        ; 3.713 ;      ; Rise       ; clk             ;
;  data_out[17] ; clk        ; 3.794 ;      ; Rise       ; clk             ;
;  data_out[18] ; clk        ; 3.617 ;      ; Rise       ; clk             ;
;  data_out[19] ; clk        ; 3.619 ;      ; Rise       ; clk             ;
;  data_out[20] ; clk        ; 3.715 ;      ; Rise       ; clk             ;
;  data_out[21] ; clk        ; 3.699 ;      ; Rise       ; clk             ;
;  data_out[22] ; clk        ; 3.616 ;      ; Rise       ; clk             ;
;  data_out[23] ; clk        ; 3.726 ;      ; Rise       ; clk             ;
;  data_out[24] ; clk        ; 3.599 ;      ; Rise       ; clk             ;
;  data_out[25] ; clk        ; 3.685 ;      ; Rise       ; clk             ;
;  data_out[26] ; clk        ; 3.617 ;      ; Rise       ; clk             ;
;  data_out[27] ; clk        ; 3.595 ;      ; Rise       ; clk             ;
;  data_out[28] ; clk        ; 3.693 ;      ; Rise       ; clk             ;
;  data_out[29] ; clk        ; 3.617 ;      ; Rise       ; clk             ;
;  data_out[30] ; clk        ; 3.675 ;      ; Rise       ; clk             ;
;  data_out[31] ; clk        ; 3.720 ;      ; Rise       ; clk             ;
+---------------+------------+-------+------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Output Enable Times                                              ;
+---------------+------------+-------+------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+------+------------+-----------------+
; data_out[*]   ; clk        ; 3.579 ;      ; Rise       ; clk             ;
;  data_out[0]  ; clk        ; 3.615 ;      ; Rise       ; clk             ;
;  data_out[1]  ; clk        ; 3.711 ;      ; Rise       ; clk             ;
;  data_out[2]  ; clk        ; 3.589 ;      ; Rise       ; clk             ;
;  data_out[3]  ; clk        ; 3.593 ;      ; Rise       ; clk             ;
;  data_out[4]  ; clk        ; 3.723 ;      ; Rise       ; clk             ;
;  data_out[5]  ; clk        ; 3.695 ;      ; Rise       ; clk             ;
;  data_out[6]  ; clk        ; 3.606 ;      ; Rise       ; clk             ;
;  data_out[7]  ; clk        ; 3.718 ;      ; Rise       ; clk             ;
;  data_out[8]  ; clk        ; 3.620 ;      ; Rise       ; clk             ;
;  data_out[9]  ; clk        ; 3.793 ;      ; Rise       ; clk             ;
;  data_out[10] ; clk        ; 3.723 ;      ; Rise       ; clk             ;
;  data_out[11] ; clk        ; 3.717 ;      ; Rise       ; clk             ;
;  data_out[12] ; clk        ; 3.606 ;      ; Rise       ; clk             ;
;  data_out[13] ; clk        ; 3.597 ;      ; Rise       ; clk             ;
;  data_out[14] ; clk        ; 3.717 ;      ; Rise       ; clk             ;
;  data_out[15] ; clk        ; 3.579 ;      ; Rise       ; clk             ;
;  data_out[16] ; clk        ; 3.713 ;      ; Rise       ; clk             ;
;  data_out[17] ; clk        ; 3.794 ;      ; Rise       ; clk             ;
;  data_out[18] ; clk        ; 3.617 ;      ; Rise       ; clk             ;
;  data_out[19] ; clk        ; 3.619 ;      ; Rise       ; clk             ;
;  data_out[20] ; clk        ; 3.715 ;      ; Rise       ; clk             ;
;  data_out[21] ; clk        ; 3.699 ;      ; Rise       ; clk             ;
;  data_out[22] ; clk        ; 3.616 ;      ; Rise       ; clk             ;
;  data_out[23] ; clk        ; 3.726 ;      ; Rise       ; clk             ;
;  data_out[24] ; clk        ; 3.599 ;      ; Rise       ; clk             ;
;  data_out[25] ; clk        ; 3.685 ;      ; Rise       ; clk             ;
;  data_out[26] ; clk        ; 3.617 ;      ; Rise       ; clk             ;
;  data_out[27] ; clk        ; 3.595 ;      ; Rise       ; clk             ;
;  data_out[28] ; clk        ; 3.693 ;      ; Rise       ; clk             ;
;  data_out[29] ; clk        ; 3.617 ;      ; Rise       ; clk             ;
;  data_out[30] ; clk        ; 3.675 ;      ; Rise       ; clk             ;
;  data_out[31] ; clk        ; 3.720 ;      ; Rise       ; clk             ;
+---------------+------------+-------+------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Output Disable Times                                                              ;
+---------------+------------+-----------+-----------+------------+-----------------+
; Data Port     ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+---------------+------------+-----------+-----------+------------+-----------------+
; data_out[*]   ; clk        ; 3.579     ;           ; Rise       ; clk             ;
;  data_out[0]  ; clk        ; 3.615     ;           ; Rise       ; clk             ;
;  data_out[1]  ; clk        ; 3.711     ;           ; Rise       ; clk             ;
;  data_out[2]  ; clk        ; 3.589     ;           ; Rise       ; clk             ;
;  data_out[3]  ; clk        ; 3.593     ;           ; Rise       ; clk             ;
;  data_out[4]  ; clk        ; 3.723     ;           ; Rise       ; clk             ;
;  data_out[5]  ; clk        ; 3.695     ;           ; Rise       ; clk             ;
;  data_out[6]  ; clk        ; 3.606     ;           ; Rise       ; clk             ;
;  data_out[7]  ; clk        ; 3.718     ;           ; Rise       ; clk             ;
;  data_out[8]  ; clk        ; 3.620     ;           ; Rise       ; clk             ;
;  data_out[9]  ; clk        ; 3.793     ;           ; Rise       ; clk             ;
;  data_out[10] ; clk        ; 3.723     ;           ; Rise       ; clk             ;
;  data_out[11] ; clk        ; 3.717     ;           ; Rise       ; clk             ;
;  data_out[12] ; clk        ; 3.606     ;           ; Rise       ; clk             ;
;  data_out[13] ; clk        ; 3.597     ;           ; Rise       ; clk             ;
;  data_out[14] ; clk        ; 3.717     ;           ; Rise       ; clk             ;
;  data_out[15] ; clk        ; 3.579     ;           ; Rise       ; clk             ;
;  data_out[16] ; clk        ; 3.713     ;           ; Rise       ; clk             ;
;  data_out[17] ; clk        ; 3.794     ;           ; Rise       ; clk             ;
;  data_out[18] ; clk        ; 3.617     ;           ; Rise       ; clk             ;
;  data_out[19] ; clk        ; 3.619     ;           ; Rise       ; clk             ;
;  data_out[20] ; clk        ; 3.715     ;           ; Rise       ; clk             ;
;  data_out[21] ; clk        ; 3.699     ;           ; Rise       ; clk             ;
;  data_out[22] ; clk        ; 3.616     ;           ; Rise       ; clk             ;
;  data_out[23] ; clk        ; 3.726     ;           ; Rise       ; clk             ;
;  data_out[24] ; clk        ; 3.599     ;           ; Rise       ; clk             ;
;  data_out[25] ; clk        ; 3.685     ;           ; Rise       ; clk             ;
;  data_out[26] ; clk        ; 3.617     ;           ; Rise       ; clk             ;
;  data_out[27] ; clk        ; 3.595     ;           ; Rise       ; clk             ;
;  data_out[28] ; clk        ; 3.693     ;           ; Rise       ; clk             ;
;  data_out[29] ; clk        ; 3.617     ;           ; Rise       ; clk             ;
;  data_out[30] ; clk        ; 3.675     ;           ; Rise       ; clk             ;
;  data_out[31] ; clk        ; 3.720     ;           ; Rise       ; clk             ;
+---------------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                      ;
+---------------+------------+-----------+-----------+------------+-----------------+
; Data Port     ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+---------------+------------+-----------+-----------+------------+-----------------+
; data_out[*]   ; clk        ; 3.579     ;           ; Rise       ; clk             ;
;  data_out[0]  ; clk        ; 3.615     ;           ; Rise       ; clk             ;
;  data_out[1]  ; clk        ; 3.711     ;           ; Rise       ; clk             ;
;  data_out[2]  ; clk        ; 3.589     ;           ; Rise       ; clk             ;
;  data_out[3]  ; clk        ; 3.593     ;           ; Rise       ; clk             ;
;  data_out[4]  ; clk        ; 3.723     ;           ; Rise       ; clk             ;
;  data_out[5]  ; clk        ; 3.695     ;           ; Rise       ; clk             ;
;  data_out[6]  ; clk        ; 3.606     ;           ; Rise       ; clk             ;
;  data_out[7]  ; clk        ; 3.718     ;           ; Rise       ; clk             ;
;  data_out[8]  ; clk        ; 3.620     ;           ; Rise       ; clk             ;
;  data_out[9]  ; clk        ; 3.793     ;           ; Rise       ; clk             ;
;  data_out[10] ; clk        ; 3.723     ;           ; Rise       ; clk             ;
;  data_out[11] ; clk        ; 3.717     ;           ; Rise       ; clk             ;
;  data_out[12] ; clk        ; 3.606     ;           ; Rise       ; clk             ;
;  data_out[13] ; clk        ; 3.597     ;           ; Rise       ; clk             ;
;  data_out[14] ; clk        ; 3.717     ;           ; Rise       ; clk             ;
;  data_out[15] ; clk        ; 3.579     ;           ; Rise       ; clk             ;
;  data_out[16] ; clk        ; 3.713     ;           ; Rise       ; clk             ;
;  data_out[17] ; clk        ; 3.794     ;           ; Rise       ; clk             ;
;  data_out[18] ; clk        ; 3.617     ;           ; Rise       ; clk             ;
;  data_out[19] ; clk        ; 3.619     ;           ; Rise       ; clk             ;
;  data_out[20] ; clk        ; 3.715     ;           ; Rise       ; clk             ;
;  data_out[21] ; clk        ; 3.699     ;           ; Rise       ; clk             ;
;  data_out[22] ; clk        ; 3.616     ;           ; Rise       ; clk             ;
;  data_out[23] ; clk        ; 3.726     ;           ; Rise       ; clk             ;
;  data_out[24] ; clk        ; 3.599     ;           ; Rise       ; clk             ;
;  data_out[25] ; clk        ; 3.685     ;           ; Rise       ; clk             ;
;  data_out[26] ; clk        ; 3.617     ;           ; Rise       ; clk             ;
;  data_out[27] ; clk        ; 3.595     ;           ; Rise       ; clk             ;
;  data_out[28] ; clk        ; 3.693     ;           ; Rise       ; clk             ;
;  data_out[29] ; clk        ; 3.617     ;           ; Rise       ; clk             ;
;  data_out[30] ; clk        ; 3.675     ;           ; Rise       ; clk             ;
;  data_out[31] ; clk        ; 3.720     ;           ; Rise       ; clk             ;
+---------------+------------+-----------+-----------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.843   ; 0.215 ; N/A      ; N/A     ; -1.627              ;
;  clk             ; -2.843   ; 0.215 ; N/A      ; N/A     ; -1.627              ;
; Design-wide TNS  ; -233.805 ; 0.0   ; 0.0      ; 0.0     ; -283.43             ;
;  clk             ; -233.805 ; 0.000 ; N/A      ; N/A     ; -283.430            ;
+------------------+----------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; data_in[*]   ; clk        ; 4.215 ; 4.215 ; Rise       ; clk             ;
;  data_in[0]  ; clk        ; 3.862 ; 3.862 ; Rise       ; clk             ;
;  data_in[1]  ; clk        ; 3.919 ; 3.919 ; Rise       ; clk             ;
;  data_in[2]  ; clk        ; 3.552 ; 3.552 ; Rise       ; clk             ;
;  data_in[3]  ; clk        ; 4.134 ; 4.134 ; Rise       ; clk             ;
;  data_in[4]  ; clk        ; 3.586 ; 3.586 ; Rise       ; clk             ;
;  data_in[5]  ; clk        ; 3.450 ; 3.450 ; Rise       ; clk             ;
;  data_in[6]  ; clk        ; 3.758 ; 3.758 ; Rise       ; clk             ;
;  data_in[7]  ; clk        ; 3.865 ; 3.865 ; Rise       ; clk             ;
;  data_in[8]  ; clk        ; 3.639 ; 3.639 ; Rise       ; clk             ;
;  data_in[9]  ; clk        ; 4.215 ; 4.215 ; Rise       ; clk             ;
;  data_in[10] ; clk        ; 3.468 ; 3.468 ; Rise       ; clk             ;
;  data_in[11] ; clk        ; 3.932 ; 3.932 ; Rise       ; clk             ;
;  data_in[12] ; clk        ; 3.851 ; 3.851 ; Rise       ; clk             ;
;  data_in[13] ; clk        ; 3.970 ; 3.970 ; Rise       ; clk             ;
;  data_in[14] ; clk        ; 3.672 ; 3.672 ; Rise       ; clk             ;
;  data_in[15] ; clk        ; 3.975 ; 3.975 ; Rise       ; clk             ;
;  data_in[16] ; clk        ; 3.779 ; 3.779 ; Rise       ; clk             ;
;  data_in[17] ; clk        ; 4.144 ; 4.144 ; Rise       ; clk             ;
;  data_in[18] ; clk        ; 3.856 ; 3.856 ; Rise       ; clk             ;
;  data_in[19] ; clk        ; 3.839 ; 3.839 ; Rise       ; clk             ;
;  data_in[20] ; clk        ; 3.925 ; 3.925 ; Rise       ; clk             ;
;  data_in[21] ; clk        ; 3.641 ; 3.641 ; Rise       ; clk             ;
;  data_in[22] ; clk        ; 3.692 ; 3.692 ; Rise       ; clk             ;
;  data_in[23] ; clk        ; 3.856 ; 3.856 ; Rise       ; clk             ;
;  data_in[24] ; clk        ; 3.976 ; 3.976 ; Rise       ; clk             ;
;  data_in[25] ; clk        ; 3.532 ; 3.532 ; Rise       ; clk             ;
;  data_in[26] ; clk        ; 3.848 ; 3.848 ; Rise       ; clk             ;
;  data_in[27] ; clk        ; 3.860 ; 3.860 ; Rise       ; clk             ;
;  data_in[28] ; clk        ; 3.490 ; 3.490 ; Rise       ; clk             ;
;  data_in[29] ; clk        ; 3.493 ; 3.493 ; Rise       ; clk             ;
;  data_in[30] ; clk        ; 3.732 ; 3.732 ; Rise       ; clk             ;
;  data_in[31] ; clk        ; 3.638 ; 3.638 ; Rise       ; clk             ;
; r_en         ; clk        ; 5.560 ; 5.560 ; Rise       ; clk             ;
; rst          ; clk        ; 5.591 ; 5.591 ; Rise       ; clk             ;
; w_en         ; clk        ; 6.729 ; 6.729 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; data_in[*]   ; clk        ; -1.709 ; -1.709 ; Rise       ; clk             ;
;  data_in[0]  ; clk        ; -1.866 ; -1.866 ; Rise       ; clk             ;
;  data_in[1]  ; clk        ; -1.901 ; -1.901 ; Rise       ; clk             ;
;  data_in[2]  ; clk        ; -1.790 ; -1.790 ; Rise       ; clk             ;
;  data_in[3]  ; clk        ; -2.077 ; -2.077 ; Rise       ; clk             ;
;  data_in[4]  ; clk        ; -1.811 ; -1.811 ; Rise       ; clk             ;
;  data_in[5]  ; clk        ; -1.709 ; -1.709 ; Rise       ; clk             ;
;  data_in[6]  ; clk        ; -1.873 ; -1.873 ; Rise       ; clk             ;
;  data_in[7]  ; clk        ; -1.861 ; -1.861 ; Rise       ; clk             ;
;  data_in[8]  ; clk        ; -1.782 ; -1.782 ; Rise       ; clk             ;
;  data_in[9]  ; clk        ; -2.068 ; -2.068 ; Rise       ; clk             ;
;  data_in[10] ; clk        ; -1.718 ; -1.718 ; Rise       ; clk             ;
;  data_in[11] ; clk        ; -1.902 ; -1.902 ; Rise       ; clk             ;
;  data_in[12] ; clk        ; -1.854 ; -1.854 ; Rise       ; clk             ;
;  data_in[13] ; clk        ; -1.970 ; -1.970 ; Rise       ; clk             ;
;  data_in[14] ; clk        ; -1.803 ; -1.803 ; Rise       ; clk             ;
;  data_in[15] ; clk        ; -1.924 ; -1.924 ; Rise       ; clk             ;
;  data_in[16] ; clk        ; -1.887 ; -1.887 ; Rise       ; clk             ;
;  data_in[17] ; clk        ; -2.029 ; -2.029 ; Rise       ; clk             ;
;  data_in[18] ; clk        ; -1.859 ; -1.859 ; Rise       ; clk             ;
;  data_in[19] ; clk        ; -1.929 ; -1.929 ; Rise       ; clk             ;
;  data_in[20] ; clk        ; -1.925 ; -1.925 ; Rise       ; clk             ;
;  data_in[21] ; clk        ; -1.766 ; -1.766 ; Rise       ; clk             ;
;  data_in[22] ; clk        ; -1.812 ; -1.812 ; Rise       ; clk             ;
;  data_in[23] ; clk        ; -1.865 ; -1.865 ; Rise       ; clk             ;
;  data_in[24] ; clk        ; -1.968 ; -1.968 ; Rise       ; clk             ;
;  data_in[25] ; clk        ; -1.776 ; -1.776 ; Rise       ; clk             ;
;  data_in[26] ; clk        ; -1.850 ; -1.850 ; Rise       ; clk             ;
;  data_in[27] ; clk        ; -1.857 ; -1.857 ; Rise       ; clk             ;
;  data_in[28] ; clk        ; -1.734 ; -1.734 ; Rise       ; clk             ;
;  data_in[29] ; clk        ; -1.743 ; -1.743 ; Rise       ; clk             ;
;  data_in[30] ; clk        ; -1.850 ; -1.850 ; Rise       ; clk             ;
;  data_in[31] ; clk        ; -1.766 ; -1.766 ; Rise       ; clk             ;
; r_en         ; clk        ; -2.306 ; -2.306 ; Rise       ; clk             ;
; rst          ; clk        ; -2.024 ; -2.024 ; Rise       ; clk             ;
; w_en         ; clk        ; -2.639 ; -2.639 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; data_out[*]   ; clk        ; 10.050 ; 10.050 ; Rise       ; clk             ;
;  data_out[0]  ; clk        ; 9.770  ; 9.770  ; Rise       ; clk             ;
;  data_out[1]  ; clk        ; 9.770  ; 9.770  ; Rise       ; clk             ;
;  data_out[2]  ; clk        ; 9.571  ; 9.571  ; Rise       ; clk             ;
;  data_out[3]  ; clk        ; 9.309  ; 9.309  ; Rise       ; clk             ;
;  data_out[4]  ; clk        ; 9.318  ; 9.318  ; Rise       ; clk             ;
;  data_out[5]  ; clk        ; 9.842  ; 9.842  ; Rise       ; clk             ;
;  data_out[6]  ; clk        ; 9.541  ; 9.541  ; Rise       ; clk             ;
;  data_out[7]  ; clk        ; 9.780  ; 9.780  ; Rise       ; clk             ;
;  data_out[8]  ; clk        ; 9.574  ; 9.574  ; Rise       ; clk             ;
;  data_out[9]  ; clk        ; 10.010 ; 10.010 ; Rise       ; clk             ;
;  data_out[10] ; clk        ; 9.771  ; 9.771  ; Rise       ; clk             ;
;  data_out[11] ; clk        ; 9.528  ; 9.528  ; Rise       ; clk             ;
;  data_out[12] ; clk        ; 9.565  ; 9.565  ; Rise       ; clk             ;
;  data_out[13] ; clk        ; 9.529  ; 9.529  ; Rise       ; clk             ;
;  data_out[14] ; clk        ; 9.869  ; 9.869  ; Rise       ; clk             ;
;  data_out[15] ; clk        ; 9.562  ; 9.562  ; Rise       ; clk             ;
;  data_out[16] ; clk        ; 10.050 ; 10.050 ; Rise       ; clk             ;
;  data_out[17] ; clk        ; 9.967  ; 9.967  ; Rise       ; clk             ;
;  data_out[18] ; clk        ; 9.856  ; 9.856  ; Rise       ; clk             ;
;  data_out[19] ; clk        ; 9.562  ; 9.562  ; Rise       ; clk             ;
;  data_out[20] ; clk        ; 9.525  ; 9.525  ; Rise       ; clk             ;
;  data_out[21] ; clk        ; 9.747  ; 9.747  ; Rise       ; clk             ;
;  data_out[22] ; clk        ; 9.537  ; 9.537  ; Rise       ; clk             ;
;  data_out[23] ; clk        ; 9.771  ; 9.771  ; Rise       ; clk             ;
;  data_out[24] ; clk        ; 9.561  ; 9.561  ; Rise       ; clk             ;
;  data_out[25] ; clk        ; 9.775  ; 9.775  ; Rise       ; clk             ;
;  data_out[26] ; clk        ; 9.539  ; 9.539  ; Rise       ; clk             ;
;  data_out[27] ; clk        ; 9.308  ; 9.308  ; Rise       ; clk             ;
;  data_out[28] ; clk        ; 9.756  ; 9.756  ; Rise       ; clk             ;
;  data_out[29] ; clk        ; 9.541  ; 9.541  ; Rise       ; clk             ;
;  data_out[30] ; clk        ; 9.738  ; 9.738  ; Rise       ; clk             ;
;  data_out[31] ; clk        ; 9.317  ; 9.317  ; Rise       ; clk             ;
; empty         ; clk        ; 8.385  ; 8.385  ; Rise       ; clk             ;
; full          ; clk        ; 8.797  ; 8.797  ; Rise       ; clk             ;
+---------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; data_out[*]   ; clk        ; 5.554 ; 5.554 ; Rise       ; clk             ;
;  data_out[0]  ; clk        ; 5.765 ; 5.765 ; Rise       ; clk             ;
;  data_out[1]  ; clk        ; 5.767 ; 5.767 ; Rise       ; clk             ;
;  data_out[2]  ; clk        ; 5.676 ; 5.676 ; Rise       ; clk             ;
;  data_out[3]  ; clk        ; 5.556 ; 5.556 ; Rise       ; clk             ;
;  data_out[4]  ; clk        ; 5.564 ; 5.564 ; Rise       ; clk             ;
;  data_out[5]  ; clk        ; 5.810 ; 5.810 ; Rise       ; clk             ;
;  data_out[6]  ; clk        ; 5.662 ; 5.662 ; Rise       ; clk             ;
;  data_out[7]  ; clk        ; 5.773 ; 5.773 ; Rise       ; clk             ;
;  data_out[8]  ; clk        ; 5.678 ; 5.678 ; Rise       ; clk             ;
;  data_out[9]  ; clk        ; 5.871 ; 5.871 ; Rise       ; clk             ;
;  data_out[10] ; clk        ; 5.770 ; 5.770 ; Rise       ; clk             ;
;  data_out[11] ; clk        ; 5.652 ; 5.652 ; Rise       ; clk             ;
;  data_out[12] ; clk        ; 5.677 ; 5.677 ; Rise       ; clk             ;
;  data_out[13] ; clk        ; 5.650 ; 5.650 ; Rise       ; clk             ;
;  data_out[14] ; clk        ; 5.832 ; 5.832 ; Rise       ; clk             ;
;  data_out[15] ; clk        ; 5.667 ; 5.667 ; Rise       ; clk             ;
;  data_out[16] ; clk        ; 5.937 ; 5.937 ; Rise       ; clk             ;
;  data_out[17] ; clk        ; 5.840 ; 5.840 ; Rise       ; clk             ;
;  data_out[18] ; clk        ; 5.820 ; 5.820 ; Rise       ; clk             ;
;  data_out[19] ; clk        ; 5.674 ; 5.674 ; Rise       ; clk             ;
;  data_out[20] ; clk        ; 5.650 ; 5.650 ; Rise       ; clk             ;
;  data_out[21] ; clk        ; 5.748 ; 5.748 ; Rise       ; clk             ;
;  data_out[22] ; clk        ; 5.662 ; 5.662 ; Rise       ; clk             ;
;  data_out[23] ; clk        ; 5.770 ; 5.770 ; Rise       ; clk             ;
;  data_out[24] ; clk        ; 5.673 ; 5.673 ; Rise       ; clk             ;
;  data_out[25] ; clk        ; 5.762 ; 5.762 ; Rise       ; clk             ;
;  data_out[26] ; clk        ; 5.663 ; 5.663 ; Rise       ; clk             ;
;  data_out[27] ; clk        ; 5.554 ; 5.554 ; Rise       ; clk             ;
;  data_out[28] ; clk        ; 5.750 ; 5.750 ; Rise       ; clk             ;
;  data_out[29] ; clk        ; 5.665 ; 5.665 ; Rise       ; clk             ;
;  data_out[30] ; clk        ; 5.731 ; 5.731 ; Rise       ; clk             ;
;  data_out[31] ; clk        ; 5.563 ; 5.563 ; Rise       ; clk             ;
; empty         ; clk        ; 4.360 ; 4.360 ; Rise       ; clk             ;
; full          ; clk        ; 4.212 ; 4.212 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 919      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 919      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 35    ; 35   ;
; Unconstrained Input Port Paths  ; 237   ; 237  ;
; Unconstrained Output Ports      ; 34    ; 34   ;
; Unconstrained Output Port Paths ; 204   ; 204  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Apr 14 14:16:19 2025
Info: Command: quartus_sta LIFO -c LIFO
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'LIFO.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.843
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.843      -233.805 clk 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.627
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.627      -283.430 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.460
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.460       -84.106 clk 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.627
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.627      -283.430 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4545 megabytes
    Info: Processing ended: Mon Apr 14 14:16:20 2025
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


