[verilog]
include_paths = ["./src", "./rtl", "./", "../../rtl"]

[option]
linter = true
