library ieee;
use ieee.std_logic_1164.all;
 
entity test_bench_Porta_And is
end test_bench_Porta_And;
 
architecture funcionamento_test_bench of test_bench_Porta_And is
  
  signal entrada_1_teste   : std_logic := '0';
  signal entrada_2_teste   : std_logic := '0';
  signal saida_and_teste   : std_logic;
   
  component Porta_And is  -- busca componente Porta_And em Porta_And.vhd
    port (
      entrada_1    : in  std_logic;
      entrada_2    : in  std_logic;
      saida_and : out std_logic
      );
  end component Porta_And;
   
begin
   
  and_gate_INST : Porta_And
    port map (
      a   => entrada_1_teste,
      b   => entrada_2_teste,
      y   => saida_and_teste
      );
 
  process is
  begin
    entrada_1_teste <= '0';
    entrada_2_teste <= '0';
    wait for 10 ns;
    entrada_1_teste <= '0';
    entrada_2_teste <= '1';
    wait for 10 ns;
    entrada_1_teste <= '1';
    entrada_2_teste <= '0';
    wait for 10 ns;
    entrada_1_teste <= '1';
    entrada_2_teste <= '1';
    wait for 10 ns;    
  end process;
     
end funcionamento_test_bench;