TimeQuest Timing Analyzer report for lab4
Sun Nov 13 20:24:16 2022
Quartus II Version 9.1 Build 222 10/21/2009 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Setup Times
 12. Hold Times
 13. Clock to Output Times
 14. Minimum Clock to Output Times
 15. Propagation Delay
 16. Minimum Propagation Delay
 17. Fast Model Setup Summary
 18. Fast Model Hold Summary
 19. Fast Model Recovery Summary
 20. Fast Model Removal Summary
 21. Fast Model Minimum Pulse Width Summary
 22. Setup Times
 23. Hold Times
 24. Clock to Output Times
 25. Minimum Clock to Output Times
 26. Propagation Delay
 27. Minimum Propagation Delay
 28. Multicorner Timing Analysis Summary
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Progagation Delay
 34. Minimum Progagation Delay
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                    ;
+--------------------+-------------------------------------------------+
; Quartus II Version ; Version 9.1 Build 222 10/21/2009 SJ Web Edition ;
; Revision Name      ; lab4                                            ;
; Device Family      ; Stratix II                                      ;
; Device Name        ; EP2S15F484C3                                    ;
; Timing Models      ; Final                                           ;
; Delay Model        ; Combined                                        ;
; Rise/Fall Delays   ; Unavailable                                     ;
+--------------------+-------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                   ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 558.66 MHz ; 500.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.790 ; -14.220       ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 1.565 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.000 ; -30.190               ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; address[*]  ; clk        ; 3.179 ; 3.179 ; Rise       ; clk             ;
;  address[0] ; clk        ; 2.567 ; 2.567 ; Rise       ; clk             ;
;  address[1] ; clk        ; 2.735 ; 2.735 ; Rise       ; clk             ;
;  address[2] ; clk        ; 3.179 ; 3.179 ; Rise       ; clk             ;
;  address[3] ; clk        ; 2.888 ; 2.888 ; Rise       ; clk             ;
;  address[4] ; clk        ; 2.556 ; 2.556 ; Rise       ; clk             ;
;  address[5] ; clk        ; 2.785 ; 2.785 ; Rise       ; clk             ;
;  address[6] ; clk        ; 2.443 ; 2.443 ; Rise       ; clk             ;
; control[*]  ; clk        ; 2.494 ; 2.494 ; Rise       ; clk             ;
;  control[0] ; clk        ; 2.494 ; 2.494 ; Rise       ; clk             ;
; data[*]     ; clk        ; 3.072 ; 3.072 ; Rise       ; clk             ;
;  data[0]    ; clk        ; 2.569 ; 2.569 ; Rise       ; clk             ;
;  data[1]    ; clk        ; 2.669 ; 2.669 ; Rise       ; clk             ;
;  data[2]    ; clk        ; 2.523 ; 2.523 ; Rise       ; clk             ;
;  data[3]    ; clk        ; 2.570 ; 2.570 ; Rise       ; clk             ;
;  data[4]    ; clk        ; 2.362 ; 2.362 ; Rise       ; clk             ;
;  data[5]    ; clk        ; 2.735 ; 2.735 ; Rise       ; clk             ;
;  data[6]    ; clk        ; 2.372 ; 2.372 ; Rise       ; clk             ;
;  data[7]    ; clk        ; 2.675 ; 2.675 ; Rise       ; clk             ;
;  data[8]    ; clk        ; 3.072 ; 3.072 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; address[*]  ; clk        ; -2.218 ; -2.218 ; Rise       ; clk             ;
;  address[0] ; clk        ; -2.342 ; -2.342 ; Rise       ; clk             ;
;  address[1] ; clk        ; -2.510 ; -2.510 ; Rise       ; clk             ;
;  address[2] ; clk        ; -2.954 ; -2.954 ; Rise       ; clk             ;
;  address[3] ; clk        ; -2.663 ; -2.663 ; Rise       ; clk             ;
;  address[4] ; clk        ; -2.331 ; -2.331 ; Rise       ; clk             ;
;  address[5] ; clk        ; -2.560 ; -2.560 ; Rise       ; clk             ;
;  address[6] ; clk        ; -2.218 ; -2.218 ; Rise       ; clk             ;
; control[*]  ; clk        ; -2.269 ; -2.269 ; Rise       ; clk             ;
;  control[0] ; clk        ; -2.269 ; -2.269 ; Rise       ; clk             ;
; data[*]     ; clk        ; -2.137 ; -2.137 ; Rise       ; clk             ;
;  data[0]    ; clk        ; -2.344 ; -2.344 ; Rise       ; clk             ;
;  data[1]    ; clk        ; -2.444 ; -2.444 ; Rise       ; clk             ;
;  data[2]    ; clk        ; -2.298 ; -2.298 ; Rise       ; clk             ;
;  data[3]    ; clk        ; -2.345 ; -2.345 ; Rise       ; clk             ;
;  data[4]    ; clk        ; -2.137 ; -2.137 ; Rise       ; clk             ;
;  data[5]    ; clk        ; -2.510 ; -2.510 ; Rise       ; clk             ;
;  data[6]    ; clk        ; -2.147 ; -2.147 ; Rise       ; clk             ;
;  data[7]    ; clk        ; -2.450 ; -2.450 ; Rise       ; clk             ;
;  data[8]    ; clk        ; -2.847 ; -2.847 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; data_out[*]  ; clk        ; 5.708 ; 5.708 ; Rise       ; clk             ;
;  data_out[0] ; clk        ; 5.536 ; 5.536 ; Rise       ; clk             ;
;  data_out[1] ; clk        ; 5.143 ; 5.143 ; Rise       ; clk             ;
;  data_out[2] ; clk        ; 5.679 ; 5.679 ; Rise       ; clk             ;
;  data_out[3] ; clk        ; 5.395 ; 5.395 ; Rise       ; clk             ;
;  data_out[4] ; clk        ; 5.416 ; 5.416 ; Rise       ; clk             ;
;  data_out[5] ; clk        ; 5.708 ; 5.708 ; Rise       ; clk             ;
;  data_out[6] ; clk        ; 5.415 ; 5.415 ; Rise       ; clk             ;
;  data_out[7] ; clk        ; 5.092 ; 5.092 ; Rise       ; clk             ;
;  data_out[8] ; clk        ; 4.941 ; 4.941 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; data_out[*]  ; clk        ; 4.941 ; 4.941 ; Rise       ; clk             ;
;  data_out[0] ; clk        ; 5.536 ; 5.536 ; Rise       ; clk             ;
;  data_out[1] ; clk        ; 5.143 ; 5.143 ; Rise       ; clk             ;
;  data_out[2] ; clk        ; 5.679 ; 5.679 ; Rise       ; clk             ;
;  data_out[3] ; clk        ; 5.395 ; 5.395 ; Rise       ; clk             ;
;  data_out[4] ; clk        ; 5.416 ; 5.416 ; Rise       ; clk             ;
;  data_out[5] ; clk        ; 5.708 ; 5.708 ; Rise       ; clk             ;
;  data_out[6] ; clk        ; 5.415 ; 5.415 ; Rise       ; clk             ;
;  data_out[7] ; clk        ; 5.092 ; 5.092 ; Rise       ; clk             ;
;  data_out[8] ; clk        ; 4.941 ; 4.941 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; control[1] ; data_out[0] ; 6.550 ; 6.550 ; 6.550 ; 6.550 ;
; control[1] ; data_out[1] ; 6.709 ; 6.709 ; 6.709 ; 6.709 ;
; control[1] ; data_out[2] ; 6.639 ; 6.639 ; 6.639 ; 6.639 ;
; control[1] ; data_out[3] ; 6.840 ; 6.840 ; 6.840 ; 6.840 ;
; control[1] ; data_out[4] ; 6.840 ; 6.840 ; 6.840 ; 6.840 ;
; control[1] ; data_out[5] ; 6.674 ; 6.674 ; 6.674 ; 6.674 ;
; control[1] ; data_out[6] ; 6.530 ; 6.530 ; 6.530 ; 6.530 ;
; control[1] ; data_out[7] ; 6.603 ; 6.603 ; 6.603 ; 6.603 ;
; control[1] ; data_out[8] ; 6.604 ; 6.604 ; 6.604 ; 6.604 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; control[1] ; data_out[0] ; 6.550 ; 6.550 ; 6.550 ; 6.550 ;
; control[1] ; data_out[1] ; 6.709 ; 6.709 ; 6.709 ; 6.709 ;
; control[1] ; data_out[2] ; 6.639 ; 6.639 ; 6.639 ; 6.639 ;
; control[1] ; data_out[3] ; 6.840 ; 6.840 ; 6.840 ; 6.840 ;
; control[1] ; data_out[4] ; 6.840 ; 6.840 ; 6.840 ; 6.840 ;
; control[1] ; data_out[5] ; 6.674 ; 6.674 ; 6.674 ; 6.674 ;
; control[1] ; data_out[6] ; 6.530 ; 6.530 ; 6.530 ; 6.530 ;
; control[1] ; data_out[7] ; 6.603 ; 6.603 ; 6.603 ; 6.603 ;
; control[1] ; data_out[8] ; 6.604 ; 6.604 ; 6.604 ; 6.604 ;
+------------+-------------+-------+-------+-------+-------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.150 ; -2.700        ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 1.040 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.000 ; -30.190               ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; address[*]  ; clk        ; 1.760 ; 1.760 ; Rise       ; clk             ;
;  address[0] ; clk        ; 1.481 ; 1.481 ; Rise       ; clk             ;
;  address[1] ; clk        ; 1.541 ; 1.541 ; Rise       ; clk             ;
;  address[2] ; clk        ; 1.760 ; 1.760 ; Rise       ; clk             ;
;  address[3] ; clk        ; 1.611 ; 1.611 ; Rise       ; clk             ;
;  address[4] ; clk        ; 1.471 ; 1.471 ; Rise       ; clk             ;
;  address[5] ; clk        ; 1.591 ; 1.591 ; Rise       ; clk             ;
;  address[6] ; clk        ; 1.453 ; 1.453 ; Rise       ; clk             ;
; control[*]  ; clk        ; 1.445 ; 1.445 ; Rise       ; clk             ;
;  control[0] ; clk        ; 1.445 ; 1.445 ; Rise       ; clk             ;
; data[*]     ; clk        ; 1.940 ; 1.940 ; Rise       ; clk             ;
;  data[0]    ; clk        ; 1.488 ; 1.488 ; Rise       ; clk             ;
;  data[1]    ; clk        ; 1.513 ; 1.513 ; Rise       ; clk             ;
;  data[2]    ; clk        ; 1.446 ; 1.446 ; Rise       ; clk             ;
;  data[3]    ; clk        ; 1.490 ; 1.490 ; Rise       ; clk             ;
;  data[4]    ; clk        ; 1.391 ; 1.391 ; Rise       ; clk             ;
;  data[5]    ; clk        ; 1.542 ; 1.542 ; Rise       ; clk             ;
;  data[6]    ; clk        ; 1.401 ; 1.401 ; Rise       ; clk             ;
;  data[7]    ; clk        ; 1.515 ; 1.515 ; Rise       ; clk             ;
;  data[8]    ; clk        ; 1.940 ; 1.940 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; address[*]  ; clk        ; -1.343 ; -1.343 ; Rise       ; clk             ;
;  address[0] ; clk        ; -1.371 ; -1.371 ; Rise       ; clk             ;
;  address[1] ; clk        ; -1.431 ; -1.431 ; Rise       ; clk             ;
;  address[2] ; clk        ; -1.650 ; -1.650 ; Rise       ; clk             ;
;  address[3] ; clk        ; -1.501 ; -1.501 ; Rise       ; clk             ;
;  address[4] ; clk        ; -1.361 ; -1.361 ; Rise       ; clk             ;
;  address[5] ; clk        ; -1.481 ; -1.481 ; Rise       ; clk             ;
;  address[6] ; clk        ; -1.343 ; -1.343 ; Rise       ; clk             ;
; control[*]  ; clk        ; -1.335 ; -1.335 ; Rise       ; clk             ;
;  control[0] ; clk        ; -1.335 ; -1.335 ; Rise       ; clk             ;
; data[*]     ; clk        ; -1.281 ; -1.281 ; Rise       ; clk             ;
;  data[0]    ; clk        ; -1.378 ; -1.378 ; Rise       ; clk             ;
;  data[1]    ; clk        ; -1.403 ; -1.403 ; Rise       ; clk             ;
;  data[2]    ; clk        ; -1.336 ; -1.336 ; Rise       ; clk             ;
;  data[3]    ; clk        ; -1.380 ; -1.380 ; Rise       ; clk             ;
;  data[4]    ; clk        ; -1.281 ; -1.281 ; Rise       ; clk             ;
;  data[5]    ; clk        ; -1.432 ; -1.432 ; Rise       ; clk             ;
;  data[6]    ; clk        ; -1.291 ; -1.291 ; Rise       ; clk             ;
;  data[7]    ; clk        ; -1.405 ; -1.405 ; Rise       ; clk             ;
;  data[8]    ; clk        ; -1.830 ; -1.830 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; data_out[*]  ; clk        ; 3.323 ; 3.323 ; Rise       ; clk             ;
;  data_out[0] ; clk        ; 3.231 ; 3.231 ; Rise       ; clk             ;
;  data_out[1] ; clk        ; 2.989 ; 2.989 ; Rise       ; clk             ;
;  data_out[2] ; clk        ; 3.291 ; 3.291 ; Rise       ; clk             ;
;  data_out[3] ; clk        ; 3.135 ; 3.135 ; Rise       ; clk             ;
;  data_out[4] ; clk        ; 3.144 ; 3.144 ; Rise       ; clk             ;
;  data_out[5] ; clk        ; 3.323 ; 3.323 ; Rise       ; clk             ;
;  data_out[6] ; clk        ; 3.164 ; 3.164 ; Rise       ; clk             ;
;  data_out[7] ; clk        ; 2.957 ; 2.957 ; Rise       ; clk             ;
;  data_out[8] ; clk        ; 2.889 ; 2.889 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; data_out[*]  ; clk        ; 2.889 ; 2.889 ; Rise       ; clk             ;
;  data_out[0] ; clk        ; 3.231 ; 3.231 ; Rise       ; clk             ;
;  data_out[1] ; clk        ; 2.989 ; 2.989 ; Rise       ; clk             ;
;  data_out[2] ; clk        ; 3.291 ; 3.291 ; Rise       ; clk             ;
;  data_out[3] ; clk        ; 3.135 ; 3.135 ; Rise       ; clk             ;
;  data_out[4] ; clk        ; 3.144 ; 3.144 ; Rise       ; clk             ;
;  data_out[5] ; clk        ; 3.323 ; 3.323 ; Rise       ; clk             ;
;  data_out[6] ; clk        ; 3.164 ; 3.164 ; Rise       ; clk             ;
;  data_out[7] ; clk        ; 2.957 ; 2.957 ; Rise       ; clk             ;
;  data_out[8] ; clk        ; 2.889 ; 2.889 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; control[1] ; data_out[0] ; 3.744 ; 3.744 ; 3.744 ; 3.744 ;
; control[1] ; data_out[1] ; 3.961 ; 3.961 ; 3.961 ; 3.961 ;
; control[1] ; data_out[2] ; 3.796 ; 3.796 ; 3.796 ; 3.796 ;
; control[1] ; data_out[3] ; 4.071 ; 4.071 ; 4.071 ; 4.071 ;
; control[1] ; data_out[4] ; 4.071 ; 4.071 ; 4.071 ; 4.071 ;
; control[1] ; data_out[5] ; 3.832 ; 3.832 ; 3.832 ; 3.832 ;
; control[1] ; data_out[6] ; 3.724 ; 3.724 ; 3.724 ; 3.724 ;
; control[1] ; data_out[7] ; 3.913 ; 3.913 ; 3.913 ; 3.913 ;
; control[1] ; data_out[8] ; 3.913 ; 3.913 ; 3.913 ; 3.913 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; control[1] ; data_out[0] ; 3.744 ; 3.744 ; 3.744 ; 3.744 ;
; control[1] ; data_out[1] ; 3.961 ; 3.961 ; 3.961 ; 3.961 ;
; control[1] ; data_out[2] ; 3.796 ; 3.796 ; 3.796 ; 3.796 ;
; control[1] ; data_out[3] ; 4.071 ; 4.071 ; 4.071 ; 4.071 ;
; control[1] ; data_out[4] ; 4.071 ; 4.071 ; 4.071 ; 4.071 ;
; control[1] ; data_out[5] ; 3.832 ; 3.832 ; 3.832 ; 3.832 ;
; control[1] ; data_out[6] ; 3.724 ; 3.724 ; 3.724 ; 3.724 ;
; control[1] ; data_out[7] ; 3.913 ; 3.913 ; 3.913 ; 3.913 ;
; control[1] ; data_out[8] ; 3.913 ; 3.913 ; 3.913 ; 3.913 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -0.790  ; 1.040 ; N/A      ; N/A     ; -1.000              ;
;  clk             ; -0.790  ; 1.040 ; N/A      ; N/A     ; -1.000              ;
; Design-wide TNS  ; -14.22  ; 0.0   ; 0.0      ; 0.0     ; -30.19              ;
;  clk             ; -14.220 ; 0.000 ; N/A      ; N/A     ; -30.190             ;
+------------------+---------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; address[*]  ; clk        ; 3.179 ; 3.179 ; Rise       ; clk             ;
;  address[0] ; clk        ; 2.567 ; 2.567 ; Rise       ; clk             ;
;  address[1] ; clk        ; 2.735 ; 2.735 ; Rise       ; clk             ;
;  address[2] ; clk        ; 3.179 ; 3.179 ; Rise       ; clk             ;
;  address[3] ; clk        ; 2.888 ; 2.888 ; Rise       ; clk             ;
;  address[4] ; clk        ; 2.556 ; 2.556 ; Rise       ; clk             ;
;  address[5] ; clk        ; 2.785 ; 2.785 ; Rise       ; clk             ;
;  address[6] ; clk        ; 2.443 ; 2.443 ; Rise       ; clk             ;
; control[*]  ; clk        ; 2.494 ; 2.494 ; Rise       ; clk             ;
;  control[0] ; clk        ; 2.494 ; 2.494 ; Rise       ; clk             ;
; data[*]     ; clk        ; 3.072 ; 3.072 ; Rise       ; clk             ;
;  data[0]    ; clk        ; 2.569 ; 2.569 ; Rise       ; clk             ;
;  data[1]    ; clk        ; 2.669 ; 2.669 ; Rise       ; clk             ;
;  data[2]    ; clk        ; 2.523 ; 2.523 ; Rise       ; clk             ;
;  data[3]    ; clk        ; 2.570 ; 2.570 ; Rise       ; clk             ;
;  data[4]    ; clk        ; 2.362 ; 2.362 ; Rise       ; clk             ;
;  data[5]    ; clk        ; 2.735 ; 2.735 ; Rise       ; clk             ;
;  data[6]    ; clk        ; 2.372 ; 2.372 ; Rise       ; clk             ;
;  data[7]    ; clk        ; 2.675 ; 2.675 ; Rise       ; clk             ;
;  data[8]    ; clk        ; 3.072 ; 3.072 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; address[*]  ; clk        ; -1.343 ; -1.343 ; Rise       ; clk             ;
;  address[0] ; clk        ; -1.371 ; -1.371 ; Rise       ; clk             ;
;  address[1] ; clk        ; -1.431 ; -1.431 ; Rise       ; clk             ;
;  address[2] ; clk        ; -1.650 ; -1.650 ; Rise       ; clk             ;
;  address[3] ; clk        ; -1.501 ; -1.501 ; Rise       ; clk             ;
;  address[4] ; clk        ; -1.361 ; -1.361 ; Rise       ; clk             ;
;  address[5] ; clk        ; -1.481 ; -1.481 ; Rise       ; clk             ;
;  address[6] ; clk        ; -1.343 ; -1.343 ; Rise       ; clk             ;
; control[*]  ; clk        ; -1.335 ; -1.335 ; Rise       ; clk             ;
;  control[0] ; clk        ; -1.335 ; -1.335 ; Rise       ; clk             ;
; data[*]     ; clk        ; -1.281 ; -1.281 ; Rise       ; clk             ;
;  data[0]    ; clk        ; -1.378 ; -1.378 ; Rise       ; clk             ;
;  data[1]    ; clk        ; -1.403 ; -1.403 ; Rise       ; clk             ;
;  data[2]    ; clk        ; -1.336 ; -1.336 ; Rise       ; clk             ;
;  data[3]    ; clk        ; -1.380 ; -1.380 ; Rise       ; clk             ;
;  data[4]    ; clk        ; -1.281 ; -1.281 ; Rise       ; clk             ;
;  data[5]    ; clk        ; -1.432 ; -1.432 ; Rise       ; clk             ;
;  data[6]    ; clk        ; -1.291 ; -1.291 ; Rise       ; clk             ;
;  data[7]    ; clk        ; -1.405 ; -1.405 ; Rise       ; clk             ;
;  data[8]    ; clk        ; -1.830 ; -1.830 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; data_out[*]  ; clk        ; 5.708 ; 5.708 ; Rise       ; clk             ;
;  data_out[0] ; clk        ; 5.536 ; 5.536 ; Rise       ; clk             ;
;  data_out[1] ; clk        ; 5.143 ; 5.143 ; Rise       ; clk             ;
;  data_out[2] ; clk        ; 5.679 ; 5.679 ; Rise       ; clk             ;
;  data_out[3] ; clk        ; 5.395 ; 5.395 ; Rise       ; clk             ;
;  data_out[4] ; clk        ; 5.416 ; 5.416 ; Rise       ; clk             ;
;  data_out[5] ; clk        ; 5.708 ; 5.708 ; Rise       ; clk             ;
;  data_out[6] ; clk        ; 5.415 ; 5.415 ; Rise       ; clk             ;
;  data_out[7] ; clk        ; 5.092 ; 5.092 ; Rise       ; clk             ;
;  data_out[8] ; clk        ; 4.941 ; 4.941 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; data_out[*]  ; clk        ; 2.889 ; 2.889 ; Rise       ; clk             ;
;  data_out[0] ; clk        ; 3.231 ; 3.231 ; Rise       ; clk             ;
;  data_out[1] ; clk        ; 2.989 ; 2.989 ; Rise       ; clk             ;
;  data_out[2] ; clk        ; 3.291 ; 3.291 ; Rise       ; clk             ;
;  data_out[3] ; clk        ; 3.135 ; 3.135 ; Rise       ; clk             ;
;  data_out[4] ; clk        ; 3.144 ; 3.144 ; Rise       ; clk             ;
;  data_out[5] ; clk        ; 3.323 ; 3.323 ; Rise       ; clk             ;
;  data_out[6] ; clk        ; 3.164 ; 3.164 ; Rise       ; clk             ;
;  data_out[7] ; clk        ; 2.957 ; 2.957 ; Rise       ; clk             ;
;  data_out[8] ; clk        ; 2.889 ; 2.889 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Progagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; control[1] ; data_out[0] ; 6.550 ; 6.550 ; 6.550 ; 6.550 ;
; control[1] ; data_out[1] ; 6.709 ; 6.709 ; 6.709 ; 6.709 ;
; control[1] ; data_out[2] ; 6.639 ; 6.639 ; 6.639 ; 6.639 ;
; control[1] ; data_out[3] ; 6.840 ; 6.840 ; 6.840 ; 6.840 ;
; control[1] ; data_out[4] ; 6.840 ; 6.840 ; 6.840 ; 6.840 ;
; control[1] ; data_out[5] ; 6.674 ; 6.674 ; 6.674 ; 6.674 ;
; control[1] ; data_out[6] ; 6.530 ; 6.530 ; 6.530 ; 6.530 ;
; control[1] ; data_out[7] ; 6.603 ; 6.603 ; 6.603 ; 6.603 ;
; control[1] ; data_out[8] ; 6.604 ; 6.604 ; 6.604 ; 6.604 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; control[1] ; data_out[0] ; 3.744 ; 3.744 ; 3.744 ; 3.744 ;
; control[1] ; data_out[1] ; 3.961 ; 3.961 ; 3.961 ; 3.961 ;
; control[1] ; data_out[2] ; 3.796 ; 3.796 ; 3.796 ; 3.796 ;
; control[1] ; data_out[3] ; 4.071 ; 4.071 ; 4.071 ; 4.071 ;
; control[1] ; data_out[4] ; 4.071 ; 4.071 ; 4.071 ; 4.071 ;
; control[1] ; data_out[5] ; 3.832 ; 3.832 ; 3.832 ; 3.832 ;
; control[1] ; data_out[6] ; 3.724 ; 3.724 ; 3.724 ; 3.724 ;
; control[1] ; data_out[7] ; 3.913 ; 3.913 ; 3.913 ; 3.913 ;
; control[1] ; data_out[8] ; 3.913 ; 3.913 ; 3.913 ; 3.913 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 81       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 81       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 18    ; 18   ;
; Unconstrained Input Port Paths  ; 26    ; 26   ;
; Unconstrained Output Ports      ; 9     ; 9    ;
; Unconstrained Output Port Paths ; 18    ; 18   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 9.1 Build 222 10/21/2009 SJ Web Edition
    Info: Processing started: Sun Nov 13 20:24:16 2022
Info: Command: quartus_sta lab4 -c lab4
Info: qsta_default_script.tcl version: #2
Info: Detected changes in source files.
    Info: Source file: E:/university/BSUIR/BSUIR_labs/5_term/SIFO/lab4/lab4_quartus/sum9.vhd has changed.
Warning: Ignored assignments for entity "lab4" -- entity does not exist in design
    Warning: Assignment for entity set_global_assignment -name LL_ROOT_REGION ON -entity lab4 -section_id "Root Region" was ignored
    Warning: Assignment for entity set_global_assignment -name LL_MEMBER_STATE LOCKED -entity lab4 -section_id "Root Region" was ignored
Warning: Found USE_TIMEQUEST_TIMING_ANALYZER=OFF. The TimeQuest Timing Analyzer is not the default Timing Analysis Tool during full compilation.
Critical Warning: Synopsys Design Constraints File file not found: 'lab4.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name clk clk
Info: Analyzing Slow Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -0.790
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.790       -14.220 clk 
Info: Worst-case hold slack is 1.565
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     1.565         0.000 clk 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -1.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.000       -30.190 clk 
Info: The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info: Started post-fitting delay annotation
Warning: Found 9 output pins without output pin load capacitance assignment
    Info: Pin "data_out[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "data_out[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "data_out[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "data_out[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "data_out[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "data_out[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "data_out[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "data_out[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "data_out[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -0.150
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.150        -2.700 clk 
Info: Worst-case hold slack is 1.040
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     1.040         0.000 clk 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -1.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.000       -30.190 clk 
Info: The selected device family is not supported by the report_metastability command.
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 8 warnings
    Info: Peak virtual memory: 198 megabytes
    Info: Processing ended: Sun Nov 13 20:24:16 2022
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:01


