# Generated by Yosys 0.55+46 (git sha1 aa1daa702, g++ 11.4.0-1ubuntu1~22.04 -fPIC -O3)
autoidx 3
attribute \top 1
attribute \dynports 1
attribute \src "dut.sv:4.1-23.10"
module \top
  parameter \addr_width 8
  parameter \data_width 8
  attribute \src "dut.sv:4.13-4.16"
  wire width 8 input 1 \din
  attribute \src "dut.sv:4.54-4.58"
  wire width 8 output 7 \dout
  wire width 8 \memrd_mem_DATA
  attribute \src "dut.sv:4.41-4.46"
  wire width 8 input 5 \raddr
  attribute \src "dut.sv:4.48-4.52"
  wire input 6 \rclk
  attribute \src "dut.sv:4.28-4.33"
  wire width 8 input 3 \waddr
  attribute \src "dut.sv:4.35-4.39"
  wire input 4 \wclk
  attribute \src "dut.sv:4.18-4.26"
  wire input 2 \write_en
  attribute \src "dut.sv:12.22-12.25"
  memory width 8 size 256 \mem
  cell $memwr_v2 $auto$proc_memwr.cc:45:proc_memwr$2
    parameter \ABITS 8
    parameter \CLK_ENABLE 1'1
    parameter \CLK_POLARITY 1'1
    parameter \MEMID "\\mem"
    parameter \PORTID 0
    parameter \PRIORITY_MASK 0'x
    parameter \WIDTH 8
    connect \ADDR \waddr
    connect \CLK \wclk
    connect \DATA \din
    connect \EN { \write_en \write_en \write_en \write_en \write_en \write_en \write_en \write_en }
  end
  attribute \always_ff 1
  attribute \src "dut.sv:19.1-22.4"
  cell $dff $procdff$1
    parameter \CLK_POLARITY 1'1
    parameter \WIDTH 8
    connect \CLK \rclk
    connect \D \memrd_mem_DATA
    connect \Q \dout
  end
  attribute \src "dut.sv:21.13-21.18"
  cell $memrd \memrd_mem
    parameter \ABITS 8
    parameter \CLK_ENABLE 0
    parameter \CLK_POLARITY 0
    parameter \MEMID "\\mem"
    parameter \TRANSPARENT 0
    parameter \WIDTH 8
    connect \ADDR \raddr
    connect \CLK 1'x
    connect \DATA \memrd_mem_DATA
    connect \EN 1'1
  end
end
