<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Wiring" name="0"/>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4">
    <tool name="ROM">
      <a name="contents">addr/data: 8 8
0
</a>
    </tool>
  </lib>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(460,180)" to="(550,180)"/>
    <wire from="(300,270)" to="(350,270)"/>
    <wire from="(650,250)" to="(650,280)"/>
    <wire from="(540,290)" to="(550,290)"/>
    <wire from="(280,210)" to="(280,290)"/>
    <wire from="(690,240)" to="(710,240)"/>
    <wire from="(270,210)" to="(280,210)"/>
    <wire from="(400,280)" to="(480,280)"/>
    <wire from="(280,210)" to="(340,210)"/>
    <wire from="(580,190)" to="(630,190)"/>
    <wire from="(400,200)" to="(460,200)"/>
    <wire from="(360,350)" to="(490,350)"/>
    <wire from="(270,190)" to="(300,190)"/>
    <wire from="(490,200)" to="(550,200)"/>
    <wire from="(380,280)" to="(400,280)"/>
    <wire from="(490,290)" to="(510,290)"/>
    <wire from="(460,180)" to="(460,200)"/>
    <wire from="(300,190)" to="(340,190)"/>
    <wire from="(630,190)" to="(630,230)"/>
    <wire from="(490,200)" to="(490,290)"/>
    <wire from="(480,270)" to="(480,280)"/>
    <wire from="(490,290)" to="(490,350)"/>
    <wire from="(280,290)" to="(350,290)"/>
    <wire from="(300,190)" to="(300,270)"/>
    <wire from="(480,270)" to="(550,270)"/>
    <wire from="(580,280)" to="(650,280)"/>
    <wire from="(370,200)" to="(400,200)"/>
    <wire from="(630,230)" to="(660,230)"/>
    <wire from="(650,250)" to="(660,250)"/>
    <comp lib="0" loc="(270,190)" name="Pin">
      <a name="width" val="2"/>
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="6" loc="(352,405)" name="Text">
      <a name="text" val="1 = AND"/>
    </comp>
    <comp lib="1" loc="(690,240)" name="OR Gate">
      <a name="width" val="2"/>
      <a name="size" val="30"/>
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="1" loc="(580,280)" name="AND Gate">
      <a name="width" val="2"/>
      <a name="size" val="30"/>
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="0" loc="(360,350)" name="Pin">
      <a name="width" val="2"/>
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="6" loc="(407,47)" name="Text">
      <a name="text" val="Lucas Siqueira Chagas - 380783"/>
    </comp>
    <comp lib="6" loc="(442,107)" name="Text">
      <a name="text" val="a partir daqui desse exercicio, fiquei em duvida se era para fazer a comparaçao entre dois bits ou se era para comparar duas entradas de dois bits"/>
    </comp>
    <comp lib="1" loc="(540,290)" name="NOT Gate">
      <a name="width" val="2"/>
    </comp>
    <comp lib="6" loc="(476,128)" name="Text">
      <a name="text" val="mas a unica diferença sera mudar a opçao &quot;entrada de bits&quot; nas entradas, saidas e portas"/>
    </comp>
    <comp lib="1" loc="(370,200)" name="AND Gate">
      <a name="width" val="2"/>
      <a name="size" val="30"/>
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="0" loc="(710,240)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="width" val="2"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="6" loc="(404,77)" name="Text">
      <a name="text" val="exercicio 02"/>
    </comp>
    <comp lib="0" loc="(270,210)" name="Pin">
      <a name="width" val="2"/>
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="6" loc="(352,388)" name="Text">
      <a name="text" val="0 = OR"/>
    </comp>
    <comp lib="1" loc="(380,280)" name="OR Gate">
      <a name="width" val="2"/>
      <a name="size" val="30"/>
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="0" loc="(400,200)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="width" val="2"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="1" loc="(580,190)" name="AND Gate">
      <a name="width" val="2"/>
      <a name="size" val="30"/>
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="6" loc="(351,373)" name="Text">
      <a name="text" val="chave"/>
    </comp>
    <comp lib="0" loc="(400,280)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="width" val="2"/>
      <a name="labelloc" val="east"/>
    </comp>
  </circuit>
</project>
