파이프 라인 구조 VS 병렬적인 다중 기능 장치

- 실제 파이프라인 구조가 이론적인 최대 속도를 구현하지 못하는 이유
  - 각 세그먼트 들이 부연산을 수행하는 시간이 서로 다르다.
  - 또한 각 레지스터를 제어하는 클럭 사이클은 최대 전파시간을 갖는 세그먼트의 지연시간과 싱크를 마추어야 한다.

- 파이프 라인 구조가 적용되는 컴퓨터 설계
  - 산술 파이프 라인 : 산술 연산들을 부연산으로 나누어 파이프 라인의 세그먼트에서 수행
  - 명령어 파이프 라인 : 명령어 사이클의 fetch, 디코드, 실행단계를 중첩 시킴으로 명령어 흐름에 동작

- 명령어 실행과 파이프 라인 구조
  - 명령어 파이프라인은 이정 명령어가 다른 세그먼트에서 실행되고 있는 동안 메모리에 연속적으로 저장되어 있는 다음 명령어를 읽어옴으서 fetch와 실행이 중첩되어 동시에 수행되는 구조이다.
  - 분기가 발생 할 경우(가장 큰 취약점) - 현재의 파이프라인은 모두 비워져야하고, 분기명령 이후에 메모리에서 읽어온 명령어는 모두 무시되어야 한다.
  - 명령어 fetch 장치와 명령어 실행 장치로서 두  세그먼트 파이프라인을 구성하는 컴퓨터를 고려
    - 명령어 fetch장치 -> FIFO에 의한 Queue로 구성되어 queuing 기법에 의한 메모리 참조에 의해 평균 메모리 접근 시간을 효과적으로 줄여 준다.
  - 명령어 파이프라인이 수행되는데 있어 발생하는 애로 사항
    - 세먼트의 수행시간이 서로 다름
    - 두개 이상의 세그먼트에 의해 동일한 주소 공간이 참조되는경우

