数字电子技术深度复习手册（闫石版考研竞赛强化版）



一、数制与码制：数字系统的「基石语言」



### 1.1 数制转换：「基底展开」与「逐次取余」的核心逻辑&#xA;

**核心公式**：




*   **任意进制转十进制**：$\sum_{i=-m}^n D_i \cdot R^i$（$R$为基数，$D_i$为第$i$位系数）


*   **十进制转二进制**：



    *   整数部分：$N = \sum_{k=0}^{n-1} b_k 2^k$，逐次除以 2 取余


    *   小数部分：$0.D = \sum_{k=1}^m b_{-k} 2^{-k}$，逐次乘以 2 取整


**二级结论**：




*   二进制与十六进制转换：4 位二进制对应 1 位十六进制


*   八进制与二进制转换：3 位二进制对应 1 位八进制


**例题**：将十进制数$(173.375)_{10}$转换为二进制




1.  整数部分：$173 \div 2 = 86$余 1 → $10101101_2$

2.  小数部分：$0.375 \times 2 = 0.75$取 0 → $0.011_2$

3.  结果：$(10101101.011)_2$

### 1.2 码制与运算：「符号表示」与「补码运算」的核心规则&#xA;

**原码 / 反码 / 补码转换**：




*   正数：原码 = 反码 = 补码


*   负数：反码 = 原码符号位不变，数值位取反；补码 = 反码 + 1


*   **补码运算**：$[A \pm B]_{\text{补}} = [A]_{\text{补}} + [-B]_{\text{补}}$

**典型编码**：




| 编码类型&#xA;       | 特点&#xA;                      | 应用场景&#xA;    |
| --------------- | ---------------------------- | ------------ |
| 8421 BCD 码&#xA; | 每 4 位表示 0-9，权重为 8-4-2-1&#xA; | 数字显示&#xA;    |
| 格雷码&#xA;        | 相邻码仅有 1 位不同，抗干扰性强&#xA;       | 传感器数据传输&#xA; |
| ASCII 码&#xA;    | 7 位二进制表示字符&#xA;              | 计算机通信&#xA;   |

**例题**：求$[-7]_{\text{补}}$（8 位）




1.  原码：$10000111$

2.  反码：$11111000$

3.  补码：$11111001$

二、逻辑代数与门电路：「布尔运算」的「硬件实现」



### 2.1 逻辑代数：「公式化简」与「卡诺图」的「黄金搭档」&#xA;

**核心公式**：




*   **吸收律**：$A + AB = A$，$A(A + B) = A$

*   **摩根定律**：$\overline{A+B} = \overline{A}\cdot\overline{B}$，$\overline{A\cdot B} = \overline{A}+\overline{B}$

*   **冗余律**：$AB + \overline{A}C + BC = AB + \overline{A}C$

**卡诺图化简模板**：




1.  将逻辑函数表示为最小项之和形式


2.  画$2^n$格卡诺图，圈选相邻 1 格（圈越大越好，覆盖所有 1 格）


3.  写出最简与或表达式


**例题**：化简$F = \sum m(0,1,2,4,5,7)$



1.  卡诺图圈选：$\overline{A}\overline{B} + \overline{A}C + B\overline{C}$

2.  最简式：$F = \overline{A} + B\overline{C}$

### 2.2 门电路：「功能特性」与「传输延迟」的「实战要点」&#xA;

**典型门电路特性**：




| 门类型&#xA; | 逻辑表达式&#xA;              | 传输延迟（ns）&#xA; | 扇出能力&#xA;  |
| -------- | ----------------------- | ------------- | ---------- |
| 与非门&#xA; | $Y = \overline{AB}$     | 3-10&#xA;     | 8-10&#xA;  |
| 异或门&#xA; | $Y = A \oplus B$        | 5-15&#xA;     | 5-8&#xA;   |
| 三态门&#xA; | $Y = A \cdot \text{EN}$ | 4-12&#xA;     | 10-12&#xA; |

**例题**：设计 3 输入表决电路（多数通过）




1.  逻辑表达式：$Y = AB + AC + BC$

2.  实现电路：3 个 2 输入与门 + 1 个 3 输入或门


三、组合逻辑电路：「功能设计」与「优化实现」的「系统方法」



### 3.1 组合逻辑设计：「四步法」的「标准化流程」&#xA;

**设计模板**：




1.  **逻辑抽象**：定义输入输出变量，列真值表


2.  **表达式化简**：卡诺图或公式法求最简式


3.  **电路实现**：选择门电路类型（如与非门）


4.  **验证优化**：检查逻辑功能，简化器件数量


**例题**：设计 3 人投票电路（2 人及以上同意通过）




1.  真值表：3 输入，输出为 1 当且仅当 2 个或 3 个输入为 1


2.  化简式：$Y = AB + AC + BC$

3.  电路：3 个 2 输入与门 + 1 个 3 输入或门


### 3.2 典型组合逻辑模块：「功能扩展」与「级联应用」的「核心案例」&#xA;

**编码器与译码器**：




*   **4 线 - 2 线优先编码器**：$\overline{Y}_1 \overline{Y}_0 = \overline{I_3 I_2 I_1 I_0}$（优先顺序$I_3 > I_2 > I_1 > I_0$）


*   **3 线 - 8 线译码器**：$Y_i = \overline{A_2 A_1 A_0}$（$i=0-7$）


**数据选择器**：




*   **4 选 1 数据选择器**：$Y = \overline{S_1 S_0} D_0 + \overline{S_1} S_0 D_1 + S_1 \overline{S_0} D_2 + S_1 S_0 D_3$

**例题**：用 3 线 - 8 线译码器实现$Y = AB + AC$



1.  表达式转换：$Y = \overline{\overline{AB} \cdot \overline{AC}}$

2.  译码器输出：$Y = \overline{\overline{Y_5} \cdot \overline{Y_7}}$（$Y_5 = \overline{A}BC$，$Y_7 = ABC$）


四、时序逻辑电路：「状态转移」与「时钟同步」的「核心机制」



### 4.1 触发器：「状态记忆」与「边沿触发」的「关键特性」&#xA;

**触发器类型对比**：




| 类型&#xA; | 特性方程&#xA;                                     | 触发条件&#xA; | 应用场景&#xA;      |
| ------- | --------------------------------------------- | --------- | -------------- |
| RS&#xA; | $Q^{n+1} = S + \overline{R}Q^n$               | 电平触发&#xA; | 基本锁存&#xA;      |
| D&#xA;  | $Q^{n+1} = D$                                 | 边沿触发&#xA; | 数据存储&#xA;      |
| JK&#xA; | $Q^{n+1} = J\overline{Q^n} + \overline{K}Q^n$ | 边沿触发&#xA; | 计数器、移位寄存器&#xA; |
| T&#xA;  | $Q^{n+1} = T \oplus Q^n$                      | 边沿触发&#xA; | 二分频器&#xA;      |

**例题**：用 JK 触发器设计 T 触发器




1.  连接方式：$J = K = T$

2.  特性方程：$Q^{n+1} = T \oplus Q^n$

### 4.2 时序电路分析：「状态表」与「状态图」的「系统化推导」&#xA;

**分析模板**：




1.  **写方程**：驱动方程、状态方程、输出方程


2.  **列状态表**：根据输入和现态计算次态和输出


3.  **画状态图**：用箭头表示状态转移关系


4.  **功能描述**：确定电路类型（如计数器、移位寄存器）


**例题**：分析图 4-1 电路功能




1.  驱动方程：$J_0 = \overline{Q_1^n}$，$K_0 = 1$；$J_1 = Q_0^n$，$K_1 = \overline{Q_0^n}$

2.  状态表：




| $Q_1^n$ | $Q_0^n$ | $Q_1^{n+1}$ | $Q_0^{n+1}$ |
| ------- | ------- | ----------- | ----------- |
| 0&#xA;  | 0&#xA;  | 0&#xA;      | 1&#xA;      |
| 0&#xA;  | 1&#xA;  | 1&#xA;      | 0&#xA;      |
| 1&#xA;  | 0&#xA;  | 1&#xA;      | 1&#xA;      |
| 1&#xA;  | 1&#xA;  | 0&#xA;      | 0&#xA;      |



1.  状态图：0→1→3→2→0，模 4 计数器


五、半导体存储器与可编程逻辑器件：「数据存储」与「灵活配置」的「核心模块」



### 5.1 存储器：「容量扩展」与「地址译码」的「关键技术」&#xA;

**存储容量计算**：




*   **字扩展**：$总容量 = (字数 \times 位数) \times 扩展倍数$

*   **位扩展**：$总容量 = 字数 \times (位数 \times 扩展倍数)$

**地址译码实例**：




*   用 2 片 256×4 位 RAM 扩展为 256×8 位存储器


1.  位扩展：将两片 RAM 的地址线、控制线并联，数据线分别连接高 4 位和低 4 位


### 5.2 可编程逻辑器件（PLD）：「逻辑重构」与「硬件加速」的「核心应用」&#xA;

**PLD 类型对比**：




| 类型&#xA;   | 与阵列&#xA;  | 或阵列&#xA; | 典型应用&#xA;    |
| --------- | --------- | -------- | ------------ |
| PROM&#xA; | 固定&#xA;   | 可编程&#xA; | 简单组合逻辑&#xA;  |
| PLA&#xA;  | 可编程&#xA;  | 可编程&#xA; | 复杂组合逻辑&#xA;  |
| CPLD&#xA; | 多逻辑块&#xA; | 固定&#xA;  | 中规模时序逻辑&#xA; |
| FPGA&#xA; | 查找表&#xA;  | 可编程&#xA; | 大规模系统集成&#xA; |

**例题**：用 FPGA 实现 4 位加法器




1.  设计步骤：


*   用 Verilog 描述加法器逻辑


*   综合生成网表，适配到 FPGA 查找表（LUT）


*   布局布线，生成配置文件


六、脉冲波形的产生与变换：「信号处理」的「关键模块」



### 6.1 施密特触发器：「阈值检测」与「波形整形」的「核心功能」&#xA;

**特性参数**：




*   **回差电压**：$\Delta V = V_{T+} - V_{T-}$

*   **典型应用**：将正弦波转换为方波，消除噪声干扰


**例题**：设计施密特触发器，$V_{T+}=3V$，$V_{T-}=1V$



1.  电路结构：迟滞比较器，$R_1=10kΩ$，$R_2=20kΩ$，$U_Z=6V$

2.  回差电压：$\Delta V = \frac{R_1}{R_1 + R_2} \cdot 2U_Z = 2V$

### 6.2 单稳态触发器：「定时控制」与「脉冲展宽」的「核心机制」&#xA;

**定时公式**：




*   **微分型单稳**：$t_w \approx 0.7RC$

*   **积分型单稳**：$t_w \approx RC \ln 3$

**例题**：设计单稳态触发器，输出脉宽$t_w=1ms$



1.  选微分型电路，$R=10kΩ$，$C=0.1μF$

2.  验证：$t_w=0.7 \times 10kΩ \times 0.1μF = 0.7ms$（调整参数至 1ms）


七、数模与模数转换：「数字世界」与「模拟世界」的「桥梁」



### 7.1 数模转换器（DAC）：「权重分配」与「精度优化」的「核心原理」&#xA;

**典型 DAC 类型**：




| 类型&#xA;      | 原理&#xA;           | 分辨率&#xA;     | 建立时间&#xA;    |
| ------------ | ----------------- | ------------ | ------------ |
| 权电阻网络&#xA;   | 电阻值按 2 的幂次递增&#xA; | 8-16 位&#xA;  | 1-10μs&#xA;  |
| R-2R 梯形&#xA; | 仅用 R 和 2R 电阻&#xA; | 10-20 位&#xA; | 0.1-1μs&#xA; |
| 电流舵&#xA;     | 电流源阵列切换&#xA;      | 12-24 位&#xA; | 5-50ns&#xA;  |

**输出电压公式**：




*   **权电阻网络 DAC**：$V_{out} = -\frac{V_{ref}}{2^n} \sum_{i=0}^{n-1} D_i 2^i$

**例题**：8 位权电阻网络 DAC，$V_{ref}=10V$，输入$D=10101010$，求$V_{out}$



1.  $V_{out} = -10V \times \frac{170}{256} = -6.64V$

### 7.2 模数转换器（ADC）：「采样量化」与「速度精度」的「核心权衡」&#xA;

**典型 ADC 类型**：




| 类型&#xA;   | 原理&#xA;       | 分辨率&#xA;     | 转换时间&#xA;    |
| --------- | ------------- | ------------ | ------------ |
| 逐次逼近&#xA; | 二分搜索比较&#xA;   | 8-16 位&#xA;  | 1-100μs&#xA; |
| 双积分&#xA;  | 两次积分比较&#xA;   | 12-24 位&#xA; | 1-100ms&#xA; |
| Σ-Δ&#xA;  | 过采样与噪声整形&#xA; | 16-24 位&#xA; | 1ms-1s&#xA;  |

**转换时间公式**：




*   **逐次逼近 ADC**：$T_{conv} = n \cdot T_{clk}$（$n$为位数，$T_{clk}$为时钟周期）


**例题**：12 位逐次逼近 ADC，时钟频率 1MHz，求转换时间




1.  $T_{conv} = 12 \times 1μs = 12μs$

八、考研竞赛高频题型：「套路化」解题模板



### 8.1 组合逻辑电路设计：「四步法」的「标准化应用」&#xA;

**模板步骤**：




1.  **逻辑抽象**：定义输入输出变量，列真值表


2.  **表达式化简**：卡诺图或公式法求最简式


3.  **电路实现**：选择门电路类型（如与非门）


4.  **验证优化**：检查逻辑功能，简化器件数量


**例**：设计 4 输入奇偶校验电路（偶校验）




1.  真值表：输出为 1 当且仅当输入 1 的个数为偶数


2.  化简式：$Y = A \oplus B \oplus C \oplus D$

3.  电路：3 个异或门级联


### 8.2 时序电路分析：「状态转移」的「系统化推导」&#xA;

**模板步骤**：




1.  **写方程**：驱动方程、状态方程、输出方程


2.  **列状态表**：根据输入和现态计算次态和输出


3.  **画状态图**：用箭头表示状态转移关系


4.  **功能描述**：确定电路类型（如计数器、移位寄存器）


**例**：分析图 8-1 电路功能（上升沿触发）




1.  驱动方程：$D_0 = \overline{Q_1^n}$，$D_1 = Q_0^n$

2.  状态表：




| $Q_1^n$ | $Q_0^n$ | $Q_1^{n+1}$ | $Q_0^{n+1}$ |
| ------- | ------- | ----------- | ----------- |
| 0&#xA;  | 0&#xA;  | 1&#xA;      | 0&#xA;      |
| 1&#xA;  | 0&#xA;  | 0&#xA;      | 1&#xA;      |
| 0&#xA;  | 1&#xA;  | 1&#xA;      | 1&#xA;      |
| 1&#xA;  | 1&#xA;  | 0&#xA;      | 0&#xA;      |



1.  状态图：0→1→3→2→0，模 4 计数器


### 8.3 数模转换计算：「权重分配」的「精确求解」&#xA;

**模板步骤**：




1.  **确定 DAC 类型**：权电阻网络或 R-2R 梯形


2.  **计算输出电压**：根据输入二进制数和参考电压


3.  **精度分析**：考虑分辨率和转换误差


**例**：10 位 R-2R 梯形 DAC，$V_{ref}=5V$，输入$D=1010101010$，求$V_{out}$



1.  $V_{out} = -\frac{5V}{2^{10}} \times 682 = -3.34V$

九、易混淆概念深度辨析



### 9.1 组合逻辑 vs 时序逻辑：「无记忆」与「有记忆」的「本质差异」&#xA;



| 项目&#xA;   | 组合逻辑&#xA;      | 时序逻辑&#xA;      |
| --------- | -------------- | -------------- |
| 输出依赖&#xA; | 仅当前输入&#xA;     | 当前输入和历史状态&#xA; |
| 核心元件&#xA; | 门电路&#xA;       | 触发器 + 门电路&#xA; |
| 典型应用&#xA; | 编码器、译码器&#xA;   | 计数器、寄存器&#xA;   |
| 分析方法&#xA; | 真值表、逻辑表达式&#xA; | 状态表、状态图&#xA;   |

### 9.2 同步时序 vs 异步时序：「全局时钟」与「事件驱动」的「核心区别」&#xA;



| 项目&#xA;    | 同步时序&#xA;      | 异步时序&#xA;           |
| ---------- | -------------- | ------------------- |
| 时钟依赖&#xA;  | 全局时钟信号&#xA;    | 无全局时钟，依赖信号跳变&#xA;   |
| 状态更新&#xA;  | 时钟边沿同步更新&#xA;  | 输入变化立即响应&#xA;       |
| 设计复杂度&#xA; | 低（工具支持完善）&#xA; | 高（需处理竞争冒险）&#xA;     |
| 典型应用&#xA;  | CPU、FPGA&#xA;  | 低功耗传感器、异步 FIFO&#xA; |

### 9.3 原码 vs 补码：「符号表示」与「运算简化」的「核心目标」&#xA;



| 项目&#xA;   | 原码&#xA;               | 补码&#xA;          |
| --------- | --------------------- | ---------------- |
| 符号位&#xA;  | 最高位表示符号（0 正 1 负）&#xA; | 同上&#xA;          |
| 数值表示&#xA; | 直接映射&#xA;             | 模$2^n$运算&#xA;    |
| 加法运算&#xA; | 需判断符号，操作复杂&#xA;       | 直接相加，符号自动处理&#xA; |
| 典型应用&#xA; | 简单数值显示&#xA;           | 计算机算术运算&#xA;     |

十、深度备考策略：「数字电路」核心攻坚



### 10.1 知识模块化：按「功能模块」串联知识点&#xA;



| 模块&#xA;    | 核心知识点&#xA;           | 必背二级结论&#xA;         |
| ---------- | -------------------- | ------------------- |
| 数制与码制&#xA; | 进制转换、补码运算&#xA;       | 二进制与十六进制快速转换&#xA;   |
| 逻辑代数&#xA;  | 公式化简、卡诺图&#xA;        | 冗余律、摩根定律应用&#xA;     |
| 组合逻辑&#xA;  | 编码器、译码器、数据选择器&#xA;   | 用译码器实现多输出逻辑&#xA;    |
| 时序逻辑&#xA;  | 触发器、计数器、状态机&#xA;     | 同步计数器设计步骤&#xA;      |
| 存储器&#xA;   | 容量扩展、地址译码&#xA;       | 字位扩展公式&#xA;         |
| 数模转换&#xA;  | DAC/ADC 原理、精度计算&#xA; | 权电阻网络 DAC 输出公式&#xA; |

### 10.2 错题结构化：「典型错误」的「预防措施」&#xA;



| 错误类型&#xA;     | 典型案例&#xA;             | 预防措施&#xA;             |
| ------------- | --------------------- | --------------------- |
| 卡诺图化简错误&#xA;  | 遗漏相邻 1 格合并&#xA;       | 严格按圈选规则操作&#xA;        |
| 时序分析错误&#xA;   | 忽略时钟边沿触发条件&#xA;       | 明确触发器类型（电平 / 边沿）&#xA; |
| 数模转换计算错误&#xA; | 混淆权电阻网络与 R-2R 结构&#xA; | 牢记不同 DAC 的电阻配置方式&#xA; |
| PLD 应用错误&#xA; | 误用时序逻辑配置&#xA;         | 区分组合逻辑与时序逻辑模块&#xA;    |

### 10.3 真题题型化：近 10 年高频考点统计&#xA;



*   **组合逻辑**：编码器 / 译码器设计（8 次）、数据选择器应用（7 次）


*   **时序逻辑**：计数器分析（10 次）、状态机设计（9 次）


*   **数模转换**：DAC/ADC 参数计算（8 次）、精度分析（6 次）


*   **存储器**：容量扩展（10 次）、地址译码（7 次）


十一、核心公式速查表（考研竞赛必备）





| 知识点&#xA;      | 核心公式&#xA;                                                  | 应用场景&#xA;         |
| ------------- | ---------------------------------------------------------- | ----------------- |
| 数制转换&#xA;     | $N_{10} = \sum D_i R^i$                                    | 任意进制转十进制&#xA;     |
| 补码运算&#xA;     | $[A - B]_{\text{补}} = [A]_{\text{补}} + [-B]_{\text{补}}$    | 二进制减法&#xA;        |
| 卡诺图化简&#xA;    | 相邻 1 格合并消去互补变量&#xA;                                        | 逻辑函数化简&#xA;       |
| 触发器特性方程&#xA;  | $Q^{n+1} = J\overline{Q^n} + \overline{K}Q^n$（JK 触发器）&#xA; | 时序电路分析&#xA;       |
| DAC 输出电压&#xA; | $V_{out} = -\frac{V_{ref}}{2^n} \sum D_i 2^i$              | 权电阻网络 DAC 计算&#xA; |
| ADC 转换时间&#xA; | $T_{conv} = n \cdot T_{clk}$（逐次逼近型）&#xA;                   | 模数转换速度计算&#xA;     |