foreach $i (0..3) {
  foreach $j (0..3) {
   1'b0  >> IGR_PB$i$_DATA_RAM_$j$_CFG_reg_sel
   1'b0  >> IGR_PB$i$_DATA_RAM_$j$_STATUS_reg_sel
   1'b0  >> IGR_PB$i$_MD_RAM_$j$_CFG_reg_sel
   1'b0  >> IGR_PB$i$_MD_RAM_$j$_STATUS_reg_sel
   
   igr_pb$i$_d$j$_if.adr       >> igr_pb$i$_data_ram_$j$_adr
   1'b0                        >> igr_pb$i$_data_ram_$j$_mem_ls_enter
   igr_pb$i$_d$j$_if.rd_en     >> igr_pb$i$_data_ram_$j$_rd_en
   igr_pb$i$_d$j$_if.wr_data   >> igr_pb$i$_data_ram_$j$_wr_data
   igr_pb$i$_d$j$_if.wr_en     >> igr_pb$i$_data_ram_$j$_wr_en
   igr_pb$i$_d$j$_if.rd_data   >> igr_pb$i$_data_ram_$j$_rd_data
   igr_pb$i$_d$j$_if.rd_valid  >> igr_pb$i$_data_ram_$j$_rd_valid
                               >> igr_pb$i$_data_ram_$j$_ecc_uncor_err
                               >> igr_pb$i$_data_ram_$j$_init_done
                               
   
   igr_pb$i$_md$j$_if.adr       >> igr_pb$i$_md_ram_$j$_adr
   1'b0                         >> igr_pb$i$_md_ram_$j$_mem_ls_enter
   igr_pb$i$_md$j$_if.rd_en     >> igr_pb$i$_md_ram_$j$_rd_en
   igr_pb$i$_md$j$_if.wr_data   >> igr_pb$i$_md_ram_$j$_wr_data
   igr_pb$i$_md$j$_if.wr_en     >> igr_pb$i$_md_ram_$j$_wr_en
   igr_pb$i$_md$j$_if.rd_data   >> igr_pb$i$_md_ram_$j$_rd_data
   igr_pb$i$_md$j$_if.rd_valid  >> igr_pb$i$_md_ram_$j$_rd_valid
                                >> igr_pb$i$_md_ram_$j$_ecc_uncor_err
                                >> igr_pb$i$_md_ram_$j$_init_done
  }
}
 1'b0 >> IGR_ECC_COR_ERR_reg_sel
 1'b0 >> IGR_ECC_UNCOR_ERR_reg_sel

 1'b1 >> unified_regs_rd
 '0  >> unified_regs_wr_data
      >> igr_ecc_int
      >> igr_init_done
      >> unified_regs_ack
      >> unified_regs_rd_data

cclk    >> clk
reset_n >> reset_n

