#! /c/Source/iverilog-install/bin/vvp
:ivl_version "12.0 (devel)" "(s20150603-1539-g2693dd32b)";
:ivl_delay_selection "TYPICAL";
:vpi_time_precision - 12;
:vpi_module "D:\Programy\iverilog\lib\ivl\system.vpi";
:vpi_module "D:\Programy\iverilog\lib\ivl\vhdl_sys.vpi";
:vpi_module "D:\Programy\iverilog\lib\ivl\vhdl_textio.vpi";
:vpi_module "D:\Programy\iverilog\lib\ivl\v2005_math.vpi";
:vpi_module "D:\Programy\iverilog\lib\ivl\va_math.vpi";
S_000001418ef3f620 .scope module, "rf" "rf" 2 1;
 .timescale -9 -12;
    .port_info 0 /INPUT 1 "ce";
    .port_info 1 /INPUT 1 "clk";
    .port_info 2 /INPUT 4 "in";
    .port_info 3 /OUTPUT 4 "out";
P_000001418ef29450 .param/l "WIDTH" 0 2 3, +C4<00000000000000000000000000000100>;
o000001418efe0088 .functor BUFZ 1, C4<z>; HiZ drive
v000001418ef32930_0 .net "ce", 0 0, o000001418efe0088;  0 drivers
o000001418efe00b8 .functor BUFZ 1, C4<z>; HiZ drive
v000001418ef32f70_0 .net "clk", 0 0, o000001418efe00b8;  0 drivers
o000001418efe00e8 .functor BUFZ 4, C4<zzzz>; HiZ drive
v000001418ef32b10_0 .net "in", 3 0, o000001418efe00e8;  0 drivers
v000001418ef32bb0_0 .var "out", 3 0;
E_000001418ef29690 .event negedge, v000001418ef32f70_0;
S_000001418eea72a0 .scope module, "up_tb" "up_tb" 3 3;
 .timescale -9 -12;
o000001418efe5cf8 .functor BUFZ 1, C4<z>; HiZ drive
L_000001418ef3cc00 .functor BUFZ 1, o000001418efe5cf8, C4<0>, C4<0>, C4<0>;
o000001418efe5cc8 .functor BUFZ 1, C4<z>; HiZ drive
L_000001418ef3cc70 .functor BUFZ 1, o000001418efe5cc8, C4<0>, C4<0>, C4<0>;
RS_000001418efe0ce8 .resolv tri, v000001418f0263a0_0, L_000001418f027700;
v000001418f027ca0_0 .net8 "a0", 15 0, RS_000001418efe0ce8;  2 drivers
v000001418f026260_0 .var "clk", 0 0;
RS_000001418efe0f88 .resolv tri, v000001418f027e80_0, L_000001418f027a20;
v000001418f0264e0_0 .net8 "d0", 0 0, RS_000001418efe0f88;  2 drivers
RS_000001418efe1228 .resolv tri, v000001418f0270c0_0, L_000001418f070780;
v000001418f027660_0 .net8 "d1", 0 0, RS_000001418efe1228;  2 drivers
RS_000001418efe14c8 .resolv tri, L_000001418ef3cc00, L_000001418f071cc0;
v000001418f0261c0_0 .net8 "d2", 0 0, RS_000001418efe14c8;  2 drivers
RS_000001418efe1768 .resolv tri, L_000001418ef3cc70, L_000001418f0706e0;
v000001418f0268a0_0 .net8 "d3", 0 0, RS_000001418efe1768;  2 drivers
v000001418f026da0_0 .var/i "i", 31 0;
v000001418f027de0_0 .net "max", 0 0, o000001418efe5cc8;  0 drivers
v000001418f026940_0 .net "motor", 0 0, o000001418efe5cf8;  0 drivers
v000001418f0263a0_0 .var "pressure", 15 0;
v000001418f026f80_0 .var "rst", 0 0;
v000001418f027e80_0 .var "start", 0 0;
v000001418f0270c0_0 .var "stop", 0 0;
S_000001418eea7430 .scope module, "uProcessor" "up" 3 29, 4 3 0, S_000001418eea72a0;
 .timescale -9 -12;
    .port_info 0 /INPUT 1 "clk_in";
    .port_info 1 /INPUT 1 "rst_in";
    .port_info 2 /OUTPUT 16 "out";
    .port_info 3 /INOUT 16 "a0_io";
    .port_info 4 /INOUT 1 "d0_io";
    .port_info 5 /INOUT 1 "d1_io";
    .port_info 6 /INOUT 1 "d2_io";
    .port_info 7 /INOUT 1 "d3_io";
L_000001418f028048 .functor BUFT 1, C4<00000001>, C4<0>, C4<0>, C4<0>;
v000001418ef5c130_0 .net/2u *"_ivl_0", 7 0, L_000001418f028048;  1 drivers
v000001418ef5d850_0 .net *"_ivl_2", 7 0, L_000001418f0266c0;  1 drivers
v000001418ef5cf90_0 .net *"_ivl_20", 15 0, L_000001418f027200;  1 drivers
o000001418efe5998 .functor BUFZ 16, C4<zzzzzzzzzzzzzzzz>; HiZ drive
; Elide local net with no drivers, v000001418ef5c1d0_0 name=_ivl_21
v000001418ef5c270_0 .net *"_ivl_26", 3 0, L_000001418f071e00;  1 drivers
o000001418efe59f8 .functor BUFZ 4, C4<zzzz>; HiZ drive
; Elide local net with no drivers, v000001418ef5c310_0 name=_ivl_27
v000001418ef5d210_0 .net *"_ivl_5", 7 0, L_000001418f026580;  1 drivers
v000001418ef5d030_0 .net *"_ivl_6", 7 0, L_000001418f026760;  1 drivers
o000001418efe5a88 .functor BUFZ 8, C4<zzzzzzzz>; HiZ drive
; Elide local net with no drivers, v000001418ef5d350_0 name=_ivl_8
v000001418ef5d530_0 .net8 "a0_io", 15 0, RS_000001418efe0ce8;  alias, 2 drivers
v000001418ef5c3b0_0 .net "acu_en", 0 0, v000001418ef31df0_0;  1 drivers
v000001418ef5d990_0 .net "acu_out", 15 0, v000001418ef32390_0;  1 drivers
v000001418ef5c450_0 .net "acu_rom_out", 15 0, v000001418ef57ad0_0;  1 drivers
v000001418ef5c6d0_0 .net "acu_zero", 0 0, v000001418ef31cb0_0;  1 drivers
v000001418ef5c8b0_0 .net "alu_out", 15 0, v000001418ef33510_0;  1 drivers
v000001418ef5c9f0_0 .net "alu_overflow", 0 0, v000001418ef335b0_0;  1 drivers
v000001418ef5c810_0 .net "clk_in", 0 0, v000001418f026260_0;  1 drivers
v000001418ef5cbd0_0 .net8 "d0_io", 0 0, RS_000001418efe0f88;  alias, 2 drivers
v000001418ef5cdb0_0 .net8 "d1_io", 0 0, RS_000001418efe1228;  alias, 2 drivers
v000001418ef5ce50_0 .net8 "d2_io", 0 0, RS_000001418efe14c8;  alias, 2 drivers
v000001418ef5cef0_0 .net8 "d3_io", 0 0, RS_000001418efe1768;  alias, 2 drivers
v000001418f026800_0 .net "io_en", 0 0, v000001418ef33650_0;  1 drivers
v000001418f0277a0_0 .net "io_out", 15 0, v000001418ef5a080_0;  1 drivers
v000001418f026c60_0 .net "jmp_en", 0 0, v000001418ef336f0_0;  1 drivers
v000001418f026080_0 .net "ldi", 0 0, v000001418ef31990_0;  1 drivers
v000001418f027340_0 .net "op", 7 0, v000001418ef2caa0_0;  1 drivers
v000001418f026d00_0 .var "out", 15 0;
v000001418f026620_0 .net "pc_bits", 7 0, v000001418ef5abc0_0;  1 drivers
v000001418f026a80_0 .net "r_or_w", 0 0, v000001418ef2cd20_0;  1 drivers
v000001418f027520_0 .net "reg_out", 15 0, v000001418ef5c4f0_0;  1 drivers
v000001418f026120_0 .net "ret_addr", 7 0, L_000001418f0701e0;  1 drivers
v000001418f026300_0 .net "rf_en", 0 0, v000001418ef2c000_0;  1 drivers
v000001418f027c00_0 .net "rf_io_out", 15 0, v000001418ef59650_0;  1 drivers
v000001418f027d40_0 .net "rom_data", 23 0, v000001418ef5bc30_0;  1 drivers
v000001418f027840_0 .var "rst", 0 0;
v000001418f0275c0_0 .net "rst_id", 0 0, v000001418ef2c280_0;  1 drivers
v000001418f026ee0_0 .net "rst_in", 0 0, v000001418f026f80_0;  1 drivers
v000001418f026b20_0 .net "stack_empty", 0 0, v000001418ef5c630_0;  1 drivers
v000001418f026440_0 .net "stack_full", 0 0, v000001418ef5d3f0_0;  1 drivers
v000001418f027160_0 .net "stack_pop", 0 0, L_000001418f027020;  1 drivers
v000001418f027480_0 .net "stack_push", 0 0, L_000001418f0269e0;  1 drivers
E_000001418ef29750 .event anyedge, v000001418f026ee0_0, v000001418ef2c280_0, v000001418ef32390_0;
L_000001418f0266c0 .arith/sum 8, L_000001418f0701e0, L_000001418f028048;
L_000001418f026580 .part v000001418ef5bc30_0, 0, 8;
L_000001418f026760 .functor MUXZ 8, L_000001418f026580, L_000001418f0266c0, L_000001418f027020, C4<>;
L_000001418f026e40 .functor MUXZ 8, o000001418efe5a88, L_000001418f026760, v000001418ef336f0_0, C4<>;
L_000001418f0273e0 .part v000001418ef5bc30_0, 16, 8;
L_000001418f026bc0 .concat [ 1 1 0 0], v000001418ef5c630_0, v000001418ef5d3f0_0;
L_000001418f0269e0 .part v000001418ef58430_0, 1, 1;
L_000001418f027020 .part v000001418ef58430_0, 0, 1;
L_000001418f027200 .part v000001418ef5bc30_0, 0, 16;
L_000001418f0272a0 .functor MUXZ 16, o000001418efe5998, L_000001418f027200, v000001418ef2c000_0, C4<>;
L_000001418f071e00 .part v000001418ef5bc30_0, 0, 4;
L_000001418f070d20 .functor MUXZ 4, o000001418efe59f8, L_000001418f071e00, v000001418ef33650_0, C4<>;
L_000001418f071ea0 .part v000001418ef5bc30_0, 0, 16;
S_000001418eee9970 .scope module, "Accumulator" "a" 4 81, 5 1 0, S_000001418eea7430;
 .timescale -9 -12;
    .port_info 0 /INPUT 1 "ce";
    .port_info 1 /INPUT 1 "clk";
    .port_info 2 /INPUT 16 "in";
    .port_info 3 /OUTPUT 16 "out";
    .port_info 4 /OUTPUT 1 "zero";
P_000001418ef28b90 .param/l "WIDTH" 0 5 3, +C4<00000000000000000000000000010000>;
v000001418ef32c50_0 .net "ce", 0 0, v000001418ef31df0_0;  alias, 1 drivers
v000001418ef32d90_0 .net "clk", 0 0, v000001418f026260_0;  alias, 1 drivers
v000001418ef32cf0_0 .net "in", 15 0, v000001418ef33510_0;  alias, 1 drivers
v000001418ef32390_0 .var "out", 15 0;
v000001418ef31cb0_0 .var "zero", 0 0;
E_000001418ef25bd0 .event negedge, v000001418ef32d90_0;
S_000001418eee9b00 .scope module, "Alu" "alu" 4 73, 6 3 0, S_000001418eea7430;
 .timescale -9 -12;
    .port_info 0 /INPUT 16 "in1";
    .port_info 1 /INPUT 16 "in2";
    .port_info 2 /INPUT 8 "op";
    .port_info 3 /OUTPUT 1 "overflow";
    .port_info 4 /OUTPUT 16 "out";
P_000001418ef25f10 .param/l "WIDTH" 0 6 5, +C4<00000000000000000000000000010000>;
v000001418ef31d50_0 .net "in1", 15 0, v000001418ef57ad0_0;  alias, 1 drivers
v000001418ef31850_0 .net "in2", 15 0, v000001418ef59650_0;  alias, 1 drivers
v000001418ef32e30_0 .net "op", 7 0, v000001418ef2caa0_0;  alias, 1 drivers
v000001418ef33510_0 .var "out", 15 0;
v000001418ef335b0_0 .var "overflow", 0 0;
E_000001418ef26050 .event anyedge, v000001418ef32e30_0, v000001418ef31d50_0, v000001418ef31850_0, v000001418ef32cf0_0;
S_000001418eed6f00 .scope module, "InstructionDecoder" "id" 4 58, 7 4 0, S_000001418eea7430;
 .timescale -9 -12;
    .port_info 0 /INPUT 8 "instr";
    .port_info 1 /OUTPUT 8 "op";
    .port_info 2 /INPUT 1 "acu_zero";
    .port_info 3 /OUTPUT 1 "ldi";
    .port_info 4 /OUTPUT 1 "rf_en";
    .port_info 5 /OUTPUT 1 "io_en";
    .port_info 6 /OUTPUT 1 "r_or_w";
    .port_info 7 /OUTPUT 1 "acu_en";
    .port_info 8 /OUTPUT 1 "rst";
    .port_info 9 /OUTPUT 1 "jmp_en";
    .port_info 10 /INPUT 2 "stack_flags";
    .port_info 11 /OUTPUT 2 "stack_control";
v000001418ef31df0_0 .var "acu_en", 0 0;
v000001418ef33010_0 .net "acu_zero", 0 0, v000001418ef31cb0_0;  alias, 1 drivers
v000001418ef33290_0 .net "instr", 7 0, L_000001418f0273e0;  1 drivers
v000001418ef33650_0 .var "io_en", 0 0;
v000001418ef336f0_0 .var "jmp_en", 0 0;
v000001418ef31990_0 .var "ldi", 0 0;
v000001418ef2caa0_0 .var "op", 7 0;
v000001418ef2cd20_0 .var "r_or_w", 0 0;
v000001418ef2c000_0 .var "rf_en", 0 0;
v000001418ef2c280_0 .var "rst", 0 0;
v000001418ef58430_0 .var "stack_control", 1 0;
v000001418ef58a70_0 .net "stack_flags", 1 0, L_000001418f026bc0;  1 drivers
E_000001418ef25c50 .event anyedge, v000001418ef33290_0, v000001418ef31cb0_0, v000001418ef58a70_0;
S_000001418eed7090 .scope module, "Mux_acu_rom" "mux" 4 112, 8 1 0, S_000001418eea7430;
 .timescale -9 -12;
    .port_info 0 /INPUT 16 "in1";
    .port_info 1 /INPUT 16 "in2";
    .port_info 2 /OUTPUT 16 "out";
    .port_info 3 /INPUT 1 "sel";
P_000001418ef26550 .param/l "WIDTH" 0 8 3, +C4<00000000000000000000000000010000>;
v000001418ef595b0_0 .net "in1", 15 0, v000001418ef32390_0;  alias, 1 drivers
v000001418ef57b70_0 .net "in2", 15 0, L_000001418f071ea0;  1 drivers
v000001418ef57ad0_0 .var "out", 15 0;
v000001418ef59970_0 .net "sel", 0 0, v000001418ef31990_0;  alias, 1 drivers
E_000001418ef26090 .event anyedge, v000001418ef31990_0, v000001418ef32390_0, v000001418ef57b70_0;
S_000001418eedfb70 .scope module, "Mux_rf_io" "mux" 4 119, 8 1 0, S_000001418eea7430;
 .timescale -9 -12;
    .port_info 0 /INPUT 16 "in1";
    .port_info 1 /INPUT 16 "in2";
    .port_info 2 /OUTPUT 16 "out";
    .port_info 3 /INPUT 1 "sel";
P_000001418ef25d90 .param/l "WIDTH" 0 8 3, +C4<00000000000000000000000000010000>;
v000001418ef58070_0 .net "in1", 15 0, v000001418ef5c4f0_0;  alias, 1 drivers
v000001418ef581b0_0 .net "in2", 15 0, v000001418ef5a080_0;  alias, 1 drivers
v000001418ef59650_0 .var "out", 15 0;
v000001418ef58250_0 .net "sel", 0 0, v000001418ef33650_0;  alias, 1 drivers
E_000001418ef26690 .event anyedge, v000001418ef33650_0, v000001418ef58070_0, v000001418ef581b0_0;
S_000001418eedfd00 .scope module, "Plc_IO_Ports" "io_ports" 4 98, 9 1 0, S_000001418eea7430;
 .timescale -9 -12;
    .port_info 0 /INPUT 1 "clk";
    .port_info 1 /INPUT 1 "en";
    .port_info 2 /INPUT 1 "r_or_w";
    .port_info 3 /INPUT 4 "io_addr";
    .port_info 4 /INPUT 16 "data_in";
    .port_info 5 /OUTPUT 16 "data_out";
    .port_info 6 /INOUT 16 "a0_io";
    .port_info 7 /INOUT 1 "d0_io";
    .port_info 8 /INOUT 1 "d1_io";
    .port_info 9 /INOUT 1 "d2_io";
    .port_info 10 /INOUT 1 "d3_io";
P_000001418ef260d0 .param/l "BITS" 0 9 5, +C4<00000000000000000000000000010000>;
L_000001418ef3c960 .functor BUFZ 1, v000001418ef2cd20_0, C4<0>, C4<0>, C4<0>;
L_000001418f028120 .functor BUFT 1, C4<0001>, C4<0>, C4<0>, C4<0>;
v000001418ef5b480_0 .net/2u *"_ivl_10", 3 0, L_000001418f028120;  1 drivers
v000001418ef59ae0_0 .net *"_ivl_12", 0 0, L_000001418f027ac0;  1 drivers
L_000001418f028168 .functor BUFT 1, C4<0>, C4<0>, C4<0>, C4<0>;
v000001418ef5b020_0 .net/2u *"_ivl_14", 0 0, L_000001418f028168;  1 drivers
L_000001418f028090 .functor BUFT 1, C4<0000>, C4<0>, C4<0>, C4<0>;
v000001418ef59c20_0 .net/2u *"_ivl_2", 3 0, L_000001418f028090;  1 drivers
L_000001418f0281b0 .functor BUFT 1, C4<0010>, C4<0>, C4<0>, C4<0>;
v000001418ef59d60_0 .net/2u *"_ivl_20", 3 0, L_000001418f0281b0;  1 drivers
v000001418ef5b0c0_0 .net *"_ivl_22", 0 0, L_000001418f0714a0;  1 drivers
L_000001418f0281f8 .functor BUFT 1, C4<0>, C4<0>, C4<0>, C4<0>;
v000001418ef5ad00_0 .net/2u *"_ivl_24", 0 0, L_000001418f0281f8;  1 drivers
L_000001418f028240 .functor BUFT 1, C4<0011>, C4<0>, C4<0>, C4<0>;
v000001418ef59ea0_0 .net/2u *"_ivl_30", 3 0, L_000001418f028240;  1 drivers
v000001418ef5aee0_0 .net *"_ivl_32", 0 0, L_000001418f071540;  1 drivers
L_000001418f028288 .functor BUFT 1, C4<0>, C4<0>, C4<0>, C4<0>;
v000001418ef5b840_0 .net/2u *"_ivl_34", 0 0, L_000001418f028288;  1 drivers
v000001418ef5a260_0 .net *"_ivl_4", 0 0, L_000001418f027b60;  1 drivers
L_000001418f0282d0 .functor BUFT 1, C4<0100>, C4<0>, C4<0>, C4<0>;
v000001418ef5a3a0_0 .net/2u *"_ivl_40", 3 0, L_000001418f0282d0;  1 drivers
v000001418ef5a8a0_0 .net *"_ivl_42", 0 0, L_000001418f0710e0;  1 drivers
L_000001418f028318 .functor BUFT 1, C4<0>, C4<0>, C4<0>, C4<0>;
v000001418ef5b520_0 .net/2u *"_ivl_44", 0 0, L_000001418f028318;  1 drivers
L_000001418f0280d8 .functor BUFT 1, C4<0>, C4<0>, C4<0>, C4<0>;
v000001418ef5b200_0 .net/2u *"_ivl_6", 0 0, L_000001418f0280d8;  1 drivers
v000001418ef5ada0_0 .net8 "a0_io", 15 0, RS_000001418efe0ce8;  alias, 2 drivers
v000001418ef5a620_0 .net "a0_out", 15 0, L_000001418ef3d450;  1 drivers
v000001418ef5a760_0 .net "clk", 0 0, v000001418f026260_0;  alias, 1 drivers
v000001418ef5a800_0 .net8 "d0_io", 0 0, RS_000001418efe0f88;  alias, 2 drivers
v000001418ef5a940_0 .net "d0_out", 0 0, L_000001418ef3cce0;  1 drivers
v000001418ef5b2a0_0 .net8 "d1_io", 0 0, RS_000001418efe1228;  alias, 2 drivers
v000001418ef5b3e0_0 .net "d1_out", 0 0, L_000001418ef3cd50;  1 drivers
v000001418ef5a6c0_0 .net8 "d2_io", 0 0, RS_000001418efe14c8;  alias, 2 drivers
v000001418ef5a9e0_0 .net "d2_out", 0 0, L_000001418ef3ce30;  1 drivers
v000001418ef5b5c0_0 .net8 "d3_io", 0 0, RS_000001418efe1768;  alias, 2 drivers
v000001418ef5af80_0 .net "d3_out", 0 0, L_000001418ef3d4c0;  1 drivers
v000001418ef59f40_0 .net "data_in", 15 0, v000001418ef32390_0;  alias, 1 drivers
v000001418ef5a080_0 .var "data_out", 15 0;
v000001418ef5a120_0 .net "direction", 0 0, L_000001418ef3c960;  1 drivers
v000001418ef5a1c0_0 .net "en", 0 0, v000001418ef33650_0;  alias, 1 drivers
v000001418ef5aa80_0 .net "io_addr", 3 0, L_000001418f070d20;  1 drivers
v000001418ef5ab20_0 .net "r_or_w", 0 0, v000001418ef2cd20_0;  alias, 1 drivers
E_000001418ef263d0/0 .event anyedge, v000001418ef33650_0, v000001418ef5aa80_0, v000001418ef57e90_0, v000001418ef58750_0;
E_000001418ef263d0/1 .event anyedge, v000001418ef58570_0, v000001418ef58ed0_0, v000001418ef59fe0_0;
E_000001418ef263d0 .event/or E_000001418ef263d0/0, E_000001418ef263d0/1;
L_000001418f027b60 .cmp/eq 4, L_000001418f070d20, L_000001418f028090;
L_000001418f0278e0 .functor MUXZ 1, L_000001418f0280d8, v000001418ef33650_0, L_000001418f027b60, C4<>;
L_000001418f027ac0 .cmp/eq 4, L_000001418f070d20, L_000001418f028120;
L_000001418f071360 .functor MUXZ 1, L_000001418f028168, v000001418ef33650_0, L_000001418f027ac0, C4<>;
L_000001418f0717c0 .part v000001418ef32390_0, 0, 1;
L_000001418f0714a0 .cmp/eq 4, L_000001418f070d20, L_000001418f0281b0;
L_000001418f071400 .functor MUXZ 1, L_000001418f0281f8, v000001418ef33650_0, L_000001418f0714a0, C4<>;
L_000001418f0700a0 .part v000001418ef32390_0, 0, 1;
L_000001418f071540 .cmp/eq 4, L_000001418f070d20, L_000001418f028240;
L_000001418f0708c0 .functor MUXZ 1, L_000001418f028288, v000001418ef33650_0, L_000001418f071540, C4<>;
L_000001418f071c20 .part v000001418ef32390_0, 0, 1;
L_000001418f0710e0 .cmp/eq 4, L_000001418f070d20, L_000001418f0282d0;
L_000001418f071d60 .functor MUXZ 1, L_000001418f028318, v000001418ef33650_0, L_000001418f0710e0, C4<>;
L_000001418f070820 .part v000001418ef32390_0, 0, 1;
S_000001418eee02c0 .scope module, "A0" "analog_io" 9 45, 10 1 0, S_000001418eedfd00;
 .timescale -9 -12;
    .port_info 0 /INPUT 1 "clk";
    .port_info 1 /INPUT 1 "en";
    .port_info 2 /INPUT 1 "direction";
    .port_info 3 /INPUT 16 "data_in";
    .port_info 4 /OUTPUT 16 "data_out";
    .port_info 5 /INOUT 16 "io_port";
P_000001418ef26610 .param/l "BITS" 0 10 2, +C4<00000000000000000000000000010000>;
L_000001418ef3d450 .functor BUFZ 16, v000001418ef587f0_0, C4<0000000000000000>, C4<0000000000000000>, C4<0000000000000000>;
o000001418efe0b98 .functor BUFZ 16, C4<zzzzzzzzzzzzzzzz>; HiZ drive
; Elide local net with no drivers, v000001418ef57df0_0 name=_ivl_0
v000001418ef582f0_0 .net *"_ivl_2", 15 0, L_000001418f027f20;  1 drivers
v000001418ef57f30_0 .var "a", 15 0;
v000001418ef587f0_0 .var "b", 15 0;
v000001418ef58bb0_0 .net "clk", 0 0, v000001418f026260_0;  alias, 1 drivers
v000001418ef59470_0 .net "data_in", 15 0, v000001418ef32390_0;  alias, 1 drivers
v000001418ef57e90_0 .net "data_out", 15 0, L_000001418ef3d450;  alias, 1 drivers
v000001418ef59010_0 .net "direction", 0 0, L_000001418ef3c960;  alias, 1 drivers
v000001418ef59790_0 .net "en", 0 0, L_000001418f0278e0;  1 drivers
v000001418ef58890_0 .net8 "io_port", 15 0, RS_000001418efe0ce8;  alias, 2 drivers
E_000001418ef25c90 .event anyedge, v000001418ef59790_0, v000001418ef58890_0, v000001418ef32390_0;
L_000001418f027f20 .functor MUXZ 16, o000001418efe0b98, v000001418ef57f30_0, L_000001418ef3c960, C4<>;
L_000001418f027700 .functor MUXZ 16, RS_000001418efe0ce8, L_000001418f027f20, L_000001418f0278e0, C4<>;
S_000001418eee0450 .scope module, "D0" "digital_io" 9 54, 11 1 0, S_000001418eedfd00;
 .timescale -9 -12;
    .port_info 0 /INPUT 1 "clk";
    .port_info 1 /INPUT 1 "en";
    .port_info 2 /INPUT 1 "direction";
    .port_info 3 /INPUT 1 "data_in";
    .port_info 4 /OUTPUT 1 "data_out";
    .port_info 5 /INOUT 1 "io_port";
L_000001418ef3cce0 .functor BUFZ 1, v000001418ef58390_0, C4<0>, C4<0>, C4<0>;
o000001418efe0e38 .functor BUFZ 1, C4<z>; HiZ drive
; Elide local net with no drivers, v000001418ef59290_0 name=_ivl_0
v000001418ef59330_0 .net *"_ivl_2", 0 0, L_000001418f027980;  1 drivers
v000001418ef591f0_0 .var "a", 0 0;
v000001418ef58390_0 .var "b", 0 0;
v000001418ef593d0_0 .net "clk", 0 0, v000001418f026260_0;  alias, 1 drivers
v000001418ef58930_0 .net "data_in", 0 0, L_000001418f0717c0;  1 drivers
v000001418ef58750_0 .net "data_out", 0 0, L_000001418ef3cce0;  alias, 1 drivers
v000001418ef57c10_0 .net "direction", 0 0, L_000001418ef3c960;  alias, 1 drivers
v000001418ef57fd0_0 .net "en", 0 0, L_000001418f071360;  1 drivers
v000001418ef589d0_0 .net8 "io_port", 0 0, RS_000001418efe0f88;  alias, 2 drivers
E_000001418ef265d0 .event anyedge, v000001418ef57fd0_0, v000001418ef589d0_0, v000001418ef58930_0;
L_000001418f027980 .functor MUXZ 1, o000001418efe0e38, v000001418ef591f0_0, L_000001418ef3c960, C4<>;
L_000001418f027a20 .functor MUXZ 1, RS_000001418efe0f88, L_000001418f027980, L_000001418f071360, C4<>;
S_000001418eee9470 .scope module, "D1" "digital_io" 9 63, 11 1 0, S_000001418eedfd00;
 .timescale -9 -12;
    .port_info 0 /INPUT 1 "clk";
    .port_info 1 /INPUT 1 "en";
    .port_info 2 /INPUT 1 "direction";
    .port_info 3 /INPUT 1 "data_in";
    .port_info 4 /OUTPUT 1 "data_out";
    .port_info 5 /INOUT 1 "io_port";
L_000001418ef3cd50 .functor BUFZ 1, v000001418ef58cf0_0, C4<0>, C4<0>, C4<0>;
o000001418efe10d8 .functor BUFZ 1, C4<z>; HiZ drive
; Elide local net with no drivers, v000001418ef58110_0 name=_ivl_0
v000001418ef58b10_0 .net *"_ivl_2", 0 0, L_000001418f070640;  1 drivers
v000001418ef57d50_0 .var "a", 0 0;
v000001418ef58cf0_0 .var "b", 0 0;
v000001418ef584d0_0 .net "clk", 0 0, v000001418f026260_0;  alias, 1 drivers
v000001418ef57cb0_0 .net "data_in", 0 0, L_000001418f0700a0;  1 drivers
v000001418ef58570_0 .net "data_out", 0 0, L_000001418ef3cd50;  alias, 1 drivers
v000001418ef58c50_0 .net "direction", 0 0, L_000001418ef3c960;  alias, 1 drivers
v000001418ef59510_0 .net "en", 0 0, L_000001418f071400;  1 drivers
v000001418ef58610_0 .net8 "io_port", 0 0, RS_000001418efe1228;  alias, 2 drivers
E_000001418ef26710 .event anyedge, v000001418ef59510_0, v000001418ef58610_0, v000001418ef57cb0_0;
L_000001418f070640 .functor MUXZ 1, o000001418efe10d8, v000001418ef57d50_0, L_000001418ef3c960, C4<>;
L_000001418f070780 .functor MUXZ 1, RS_000001418efe1228, L_000001418f070640, L_000001418f071400, C4<>;
S_000001418eee9600 .scope module, "D2" "digital_io" 9 72, 11 1 0, S_000001418eedfd00;
 .timescale -9 -12;
    .port_info 0 /INPUT 1 "clk";
    .port_info 1 /INPUT 1 "en";
    .port_info 2 /INPUT 1 "direction";
    .port_info 3 /INPUT 1 "data_in";
    .port_info 4 /OUTPUT 1 "data_out";
    .port_info 5 /INOUT 1 "io_port";
L_000001418ef3ce30 .functor BUFZ 1, v000001418ef59830_0, C4<0>, C4<0>, C4<0>;
o000001418efe1378 .functor BUFZ 1, C4<z>; HiZ drive
; Elide local net with no drivers, v000001418ef586b0_0 name=_ivl_0
v000001418ef58d90_0 .net *"_ivl_2", 0 0, L_000001418f070460;  1 drivers
v000001418ef596f0_0 .var "a", 0 0;
v000001418ef59830_0 .var "b", 0 0;
v000001418ef590b0_0 .net "clk", 0 0, v000001418f026260_0;  alias, 1 drivers
v000001418ef58e30_0 .net "data_in", 0 0, L_000001418f071c20;  1 drivers
v000001418ef58ed0_0 .net "data_out", 0 0, L_000001418ef3ce30;  alias, 1 drivers
v000001418ef58f70_0 .net "direction", 0 0, L_000001418ef3c960;  alias, 1 drivers
v000001418ef59150_0 .net "en", 0 0, L_000001418f0708c0;  1 drivers
v000001418ef598d0_0 .net8 "io_port", 0 0, RS_000001418efe14c8;  alias, 2 drivers
E_000001418ef25e10 .event anyedge, v000001418ef59150_0, v000001418ef598d0_0, v000001418ef58e30_0;
L_000001418f070460 .functor MUXZ 1, o000001418efe1378, v000001418ef596f0_0, L_000001418ef3c960, C4<>;
L_000001418f071cc0 .functor MUXZ 1, RS_000001418efe14c8, L_000001418f070460, L_000001418f0708c0, C4<>;
S_000001418eeeef60 .scope module, "D3" "digital_io" 9 81, 11 1 0, S_000001418eedfd00;
 .timescale -9 -12;
    .port_info 0 /INPUT 1 "clk";
    .port_info 1 /INPUT 1 "en";
    .port_info 2 /INPUT 1 "direction";
    .port_info 3 /INPUT 1 "data_in";
    .port_info 4 /OUTPUT 1 "data_out";
    .port_info 5 /INOUT 1 "io_port";
L_000001418ef3d4c0 .functor BUFZ 1, v000001418ef5a440_0, C4<0>, C4<0>, C4<0>;
o000001418efe1618 .functor BUFZ 1, C4<z>; HiZ drive
; Elide local net with no drivers, v000001418ef5a4e0_0 name=_ivl_0
v000001418ef5ae40_0 .net *"_ivl_2", 0 0, L_000001418f070320;  1 drivers
v000001418ef59e00_0 .var "a", 0 0;
v000001418ef5a440_0 .var "b", 0 0;
v000001418ef5a580_0 .net "clk", 0 0, v000001418f026260_0;  alias, 1 drivers
v000001418ef5a300_0 .net "data_in", 0 0, L_000001418f070820;  1 drivers
v000001418ef59fe0_0 .net "data_out", 0 0, L_000001418ef3d4c0;  alias, 1 drivers
v000001418ef59b80_0 .net "direction", 0 0, L_000001418ef3c960;  alias, 1 drivers
v000001418ef59cc0_0 .net "en", 0 0, L_000001418f071d60;  1 drivers
v000001418ef5b660_0 .net8 "io_port", 0 0, RS_000001418efe1768;  alias, 2 drivers
E_000001418ef26450 .event anyedge, v000001418ef59cc0_0, v000001418ef5b660_0, v000001418ef5a300_0;
L_000001418f070320 .functor MUXZ 1, o000001418efe1618, v000001418ef59e00_0, L_000001418ef3c960, C4<>;
L_000001418f0706e0 .functor MUXZ 1, RS_000001418efe1768, L_000001418f070320, L_000001418f071d60, C4<>;
S_000001418eeef0f0 .scope module, "ProgramCounter" "counter" 4 44, 12 3 0, S_000001418eea7430;
 .timescale -9 -12;
    .port_info 0 /INPUT 1 "clk";
    .port_info 1 /INPUT 1 "rst";
    .port_info 2 /INPUT 1 "jmp_en";
    .port_info 3 /INPUT 8 "jmp_addr";
    .port_info 4 /OUTPUT 8 "pc";
v000001418ef5b8e0_0 .net "clk", 0 0, v000001418f026260_0;  alias, 1 drivers
v000001418ef5b160_0 .net "jmp_addr", 7 0, L_000001418f026e40;  1 drivers
v000001418ef5b340_0 .net "jmp_en", 0 0, v000001418ef336f0_0;  alias, 1 drivers
v000001418ef5abc0_0 .var "pc", 7 0;
v000001418ef5ac60_0 .net "rst", 0 0, v000001418f027840_0;  1 drivers
S_000001418eec4940 .scope module, "Registers" "registers" 4 89, 13 1 0, S_000001418eea7430;
 .timescale -9 -12;
    .port_info 0 /INPUT 1 "clk";
    .port_info 1 /INPUT 1 "en";
    .port_info 2 /INPUT 1 "r_or_w";
    .port_info 3 /INPUT 16 "reg_addr";
    .port_info 4 /INPUT 16 "in";
    .port_info 5 /OUTPUT 16 "out";
P_000001418efd93b0 .param/l "REG_NUM" 0 13 4, +C4<00000000000000000000000000010000>;
P_000001418efd93e8 .param/l "WIDTH" 0 13 3, +C4<00000000000000000000000000010000>;
v000001418ef5b700_0 .net "clk", 0 0, v000001418f026260_0;  alias, 1 drivers
v000001418ef5b7a0_0 .net "en", 0 0, v000001418ef2c000_0;  alias, 1 drivers
v000001418ef5b980_0 .net "in", 15 0, v000001418ef32390_0;  alias, 1 drivers
v000001418ef5baf0 .array "mem", 0 15, 15 0;
v000001418ef5c4f0_0 .var "out", 15 0;
v000001418ef5bb90_0 .net "r_or_w", 0 0, v000001418ef2cd20_0;  alias, 1 drivers
v000001418ef5beb0_0 .net "reg_addr", 15 0, L_000001418f0272a0;  1 drivers
E_000001418ef266d0/0 .event anyedge, v000001418ef2c000_0, v000001418ef2cd20_0, v000001418ef32390_0, v000001418ef5beb0_0;
v000001418ef5baf0_0 .array/port v000001418ef5baf0, 0;
v000001418ef5baf0_1 .array/port v000001418ef5baf0, 1;
v000001418ef5baf0_2 .array/port v000001418ef5baf0, 2;
v000001418ef5baf0_3 .array/port v000001418ef5baf0, 3;
E_000001418ef266d0/1 .event anyedge, v000001418ef5baf0_0, v000001418ef5baf0_1, v000001418ef5baf0_2, v000001418ef5baf0_3;
v000001418ef5baf0_4 .array/port v000001418ef5baf0, 4;
v000001418ef5baf0_5 .array/port v000001418ef5baf0, 5;
v000001418ef5baf0_6 .array/port v000001418ef5baf0, 6;
v000001418ef5baf0_7 .array/port v000001418ef5baf0, 7;
E_000001418ef266d0/2 .event anyedge, v000001418ef5baf0_4, v000001418ef5baf0_5, v000001418ef5baf0_6, v000001418ef5baf0_7;
v000001418ef5baf0_8 .array/port v000001418ef5baf0, 8;
v000001418ef5baf0_9 .array/port v000001418ef5baf0, 9;
v000001418ef5baf0_10 .array/port v000001418ef5baf0, 10;
v000001418ef5baf0_11 .array/port v000001418ef5baf0, 11;
E_000001418ef266d0/3 .event anyedge, v000001418ef5baf0_8, v000001418ef5baf0_9, v000001418ef5baf0_10, v000001418ef5baf0_11;
v000001418ef5baf0_12 .array/port v000001418ef5baf0, 12;
v000001418ef5baf0_13 .array/port v000001418ef5baf0, 13;
v000001418ef5baf0_14 .array/port v000001418ef5baf0, 14;
v000001418ef5baf0_15 .array/port v000001418ef5baf0, 15;
E_000001418ef266d0/4 .event anyedge, v000001418ef5baf0_12, v000001418ef5baf0_13, v000001418ef5baf0_14, v000001418ef5baf0_15;
E_000001418ef266d0 .event/or E_000001418ef266d0/0, E_000001418ef266d0/1, E_000001418ef266d0/2, E_000001418ef266d0/3, E_000001418ef266d0/4;
S_000001418eec4ad0 .scope module, "Rom" "rom" 4 52, 14 5 0, S_000001418eea7430;
 .timescale -9 -12;
    .port_info 0 /INPUT 1 "clk";
    .port_info 1 /INPUT 8 "addr";
    .port_info 2 /OUTPUT 24 "data";
P_000001418efd8930 .param/l "RAM_ADDR_BITS" 0 14 8, +C4<00000000000000000000000000001000>;
P_000001418efd8968 .param/l "RAM_WORD_WIDTH" 0 14 7, +C4<00000000000000000000000000011000>;
v000001418ef5cc70_0 .net "addr", 7 0, v000001418ef5abc0_0;  alias, 1 drivers
v000001418ef5d8f0_0 .net "clk", 0 0, v000001418f026260_0;  alias, 1 drivers
v000001418ef5bc30_0 .var "data", 23 0;
v000001418ef5c950 .array "mem", 0 255, 23 0;
v000001418ef5c950_0 .array/port v000001418ef5c950, 0;
v000001418ef5c950_1 .array/port v000001418ef5c950, 1;
v000001418ef5c950_2 .array/port v000001418ef5c950, 2;
E_000001418ef26590/0 .event anyedge, v000001418ef5abc0_0, v000001418ef5c950_0, v000001418ef5c950_1, v000001418ef5c950_2;
v000001418ef5c950_3 .array/port v000001418ef5c950, 3;
v000001418ef5c950_4 .array/port v000001418ef5c950, 4;
v000001418ef5c950_5 .array/port v000001418ef5c950, 5;
v000001418ef5c950_6 .array/port v000001418ef5c950, 6;
E_000001418ef26590/1 .event anyedge, v000001418ef5c950_3, v000001418ef5c950_4, v000001418ef5c950_5, v000001418ef5c950_6;
v000001418ef5c950_7 .array/port v000001418ef5c950, 7;
v000001418ef5c950_8 .array/port v000001418ef5c950, 8;
v000001418ef5c950_9 .array/port v000001418ef5c950, 9;
v000001418ef5c950_10 .array/port v000001418ef5c950, 10;
E_000001418ef26590/2 .event anyedge, v000001418ef5c950_7, v000001418ef5c950_8, v000001418ef5c950_9, v000001418ef5c950_10;
v000001418ef5c950_11 .array/port v000001418ef5c950, 11;
v000001418ef5c950_12 .array/port v000001418ef5c950, 12;
v000001418ef5c950_13 .array/port v000001418ef5c950, 13;
v000001418ef5c950_14 .array/port v000001418ef5c950, 14;
E_000001418ef26590/3 .event anyedge, v000001418ef5c950_11, v000001418ef5c950_12, v000001418ef5c950_13, v000001418ef5c950_14;
v000001418ef5c950_15 .array/port v000001418ef5c950, 15;
v000001418ef5c950_16 .array/port v000001418ef5c950, 16;
v000001418ef5c950_17 .array/port v000001418ef5c950, 17;
v000001418ef5c950_18 .array/port v000001418ef5c950, 18;
E_000001418ef26590/4 .event anyedge, v000001418ef5c950_15, v000001418ef5c950_16, v000001418ef5c950_17, v000001418ef5c950_18;
v000001418ef5c950_19 .array/port v000001418ef5c950, 19;
v000001418ef5c950_20 .array/port v000001418ef5c950, 20;
v000001418ef5c950_21 .array/port v000001418ef5c950, 21;
v000001418ef5c950_22 .array/port v000001418ef5c950, 22;
E_000001418ef26590/5 .event anyedge, v000001418ef5c950_19, v000001418ef5c950_20, v000001418ef5c950_21, v000001418ef5c950_22;
v000001418ef5c950_23 .array/port v000001418ef5c950, 23;
v000001418ef5c950_24 .array/port v000001418ef5c950, 24;
v000001418ef5c950_25 .array/port v000001418ef5c950, 25;
v000001418ef5c950_26 .array/port v000001418ef5c950, 26;
E_000001418ef26590/6 .event anyedge, v000001418ef5c950_23, v000001418ef5c950_24, v000001418ef5c950_25, v000001418ef5c950_26;
v000001418ef5c950_27 .array/port v000001418ef5c950, 27;
v000001418ef5c950_28 .array/port v000001418ef5c950, 28;
v000001418ef5c950_29 .array/port v000001418ef5c950, 29;
v000001418ef5c950_30 .array/port v000001418ef5c950, 30;
E_000001418ef26590/7 .event anyedge, v000001418ef5c950_27, v000001418ef5c950_28, v000001418ef5c950_29, v000001418ef5c950_30;
v000001418ef5c950_31 .array/port v000001418ef5c950, 31;
v000001418ef5c950_32 .array/port v000001418ef5c950, 32;
v000001418ef5c950_33 .array/port v000001418ef5c950, 33;
v000001418ef5c950_34 .array/port v000001418ef5c950, 34;
E_000001418ef26590/8 .event anyedge, v000001418ef5c950_31, v000001418ef5c950_32, v000001418ef5c950_33, v000001418ef5c950_34;
v000001418ef5c950_35 .array/port v000001418ef5c950, 35;
v000001418ef5c950_36 .array/port v000001418ef5c950, 36;
v000001418ef5c950_37 .array/port v000001418ef5c950, 37;
v000001418ef5c950_38 .array/port v000001418ef5c950, 38;
E_000001418ef26590/9 .event anyedge, v000001418ef5c950_35, v000001418ef5c950_36, v000001418ef5c950_37, v000001418ef5c950_38;
v000001418ef5c950_39 .array/port v000001418ef5c950, 39;
v000001418ef5c950_40 .array/port v000001418ef5c950, 40;
v000001418ef5c950_41 .array/port v000001418ef5c950, 41;
v000001418ef5c950_42 .array/port v000001418ef5c950, 42;
E_000001418ef26590/10 .event anyedge, v000001418ef5c950_39, v000001418ef5c950_40, v000001418ef5c950_41, v000001418ef5c950_42;
v000001418ef5c950_43 .array/port v000001418ef5c950, 43;
v000001418ef5c950_44 .array/port v000001418ef5c950, 44;
v000001418ef5c950_45 .array/port v000001418ef5c950, 45;
v000001418ef5c950_46 .array/port v000001418ef5c950, 46;
E_000001418ef26590/11 .event anyedge, v000001418ef5c950_43, v000001418ef5c950_44, v000001418ef5c950_45, v000001418ef5c950_46;
v000001418ef5c950_47 .array/port v000001418ef5c950, 47;
v000001418ef5c950_48 .array/port v000001418ef5c950, 48;
v000001418ef5c950_49 .array/port v000001418ef5c950, 49;
v000001418ef5c950_50 .array/port v000001418ef5c950, 50;
E_000001418ef26590/12 .event anyedge, v000001418ef5c950_47, v000001418ef5c950_48, v000001418ef5c950_49, v000001418ef5c950_50;
v000001418ef5c950_51 .array/port v000001418ef5c950, 51;
v000001418ef5c950_52 .array/port v000001418ef5c950, 52;
v000001418ef5c950_53 .array/port v000001418ef5c950, 53;
v000001418ef5c950_54 .array/port v000001418ef5c950, 54;
E_000001418ef26590/13 .event anyedge, v000001418ef5c950_51, v000001418ef5c950_52, v000001418ef5c950_53, v000001418ef5c950_54;
v000001418ef5c950_55 .array/port v000001418ef5c950, 55;
v000001418ef5c950_56 .array/port v000001418ef5c950, 56;
v000001418ef5c950_57 .array/port v000001418ef5c950, 57;
v000001418ef5c950_58 .array/port v000001418ef5c950, 58;
E_000001418ef26590/14 .event anyedge, v000001418ef5c950_55, v000001418ef5c950_56, v000001418ef5c950_57, v000001418ef5c950_58;
v000001418ef5c950_59 .array/port v000001418ef5c950, 59;
v000001418ef5c950_60 .array/port v000001418ef5c950, 60;
v000001418ef5c950_61 .array/port v000001418ef5c950, 61;
v000001418ef5c950_62 .array/port v000001418ef5c950, 62;
E_000001418ef26590/15 .event anyedge, v000001418ef5c950_59, v000001418ef5c950_60, v000001418ef5c950_61, v000001418ef5c950_62;
v000001418ef5c950_63 .array/port v000001418ef5c950, 63;
v000001418ef5c950_64 .array/port v000001418ef5c950, 64;
v000001418ef5c950_65 .array/port v000001418ef5c950, 65;
v000001418ef5c950_66 .array/port v000001418ef5c950, 66;
E_000001418ef26590/16 .event anyedge, v000001418ef5c950_63, v000001418ef5c950_64, v000001418ef5c950_65, v000001418ef5c950_66;
v000001418ef5c950_67 .array/port v000001418ef5c950, 67;
v000001418ef5c950_68 .array/port v000001418ef5c950, 68;
v000001418ef5c950_69 .array/port v000001418ef5c950, 69;
v000001418ef5c950_70 .array/port v000001418ef5c950, 70;
E_000001418ef26590/17 .event anyedge, v000001418ef5c950_67, v000001418ef5c950_68, v000001418ef5c950_69, v000001418ef5c950_70;
v000001418ef5c950_71 .array/port v000001418ef5c950, 71;
v000001418ef5c950_72 .array/port v000001418ef5c950, 72;
v000001418ef5c950_73 .array/port v000001418ef5c950, 73;
v000001418ef5c950_74 .array/port v000001418ef5c950, 74;
E_000001418ef26590/18 .event anyedge, v000001418ef5c950_71, v000001418ef5c950_72, v000001418ef5c950_73, v000001418ef5c950_74;
v000001418ef5c950_75 .array/port v000001418ef5c950, 75;
v000001418ef5c950_76 .array/port v000001418ef5c950, 76;
v000001418ef5c950_77 .array/port v000001418ef5c950, 77;
v000001418ef5c950_78 .array/port v000001418ef5c950, 78;
E_000001418ef26590/19 .event anyedge, v000001418ef5c950_75, v000001418ef5c950_76, v000001418ef5c950_77, v000001418ef5c950_78;
v000001418ef5c950_79 .array/port v000001418ef5c950, 79;
v000001418ef5c950_80 .array/port v000001418ef5c950, 80;
v000001418ef5c950_81 .array/port v000001418ef5c950, 81;
v000001418ef5c950_82 .array/port v000001418ef5c950, 82;
E_000001418ef26590/20 .event anyedge, v000001418ef5c950_79, v000001418ef5c950_80, v000001418ef5c950_81, v000001418ef5c950_82;
v000001418ef5c950_83 .array/port v000001418ef5c950, 83;
v000001418ef5c950_84 .array/port v000001418ef5c950, 84;
v000001418ef5c950_85 .array/port v000001418ef5c950, 85;
v000001418ef5c950_86 .array/port v000001418ef5c950, 86;
E_000001418ef26590/21 .event anyedge, v000001418ef5c950_83, v000001418ef5c950_84, v000001418ef5c950_85, v000001418ef5c950_86;
v000001418ef5c950_87 .array/port v000001418ef5c950, 87;
v000001418ef5c950_88 .array/port v000001418ef5c950, 88;
v000001418ef5c950_89 .array/port v000001418ef5c950, 89;
v000001418ef5c950_90 .array/port v000001418ef5c950, 90;
E_000001418ef26590/22 .event anyedge, v000001418ef5c950_87, v000001418ef5c950_88, v000001418ef5c950_89, v000001418ef5c950_90;
v000001418ef5c950_91 .array/port v000001418ef5c950, 91;
v000001418ef5c950_92 .array/port v000001418ef5c950, 92;
v000001418ef5c950_93 .array/port v000001418ef5c950, 93;
v000001418ef5c950_94 .array/port v000001418ef5c950, 94;
E_000001418ef26590/23 .event anyedge, v000001418ef5c950_91, v000001418ef5c950_92, v000001418ef5c950_93, v000001418ef5c950_94;
v000001418ef5c950_95 .array/port v000001418ef5c950, 95;
v000001418ef5c950_96 .array/port v000001418ef5c950, 96;
v000001418ef5c950_97 .array/port v000001418ef5c950, 97;
v000001418ef5c950_98 .array/port v000001418ef5c950, 98;
E_000001418ef26590/24 .event anyedge, v000001418ef5c950_95, v000001418ef5c950_96, v000001418ef5c950_97, v000001418ef5c950_98;
v000001418ef5c950_99 .array/port v000001418ef5c950, 99;
v000001418ef5c950_100 .array/port v000001418ef5c950, 100;
v000001418ef5c950_101 .array/port v000001418ef5c950, 101;
v000001418ef5c950_102 .array/port v000001418ef5c950, 102;
E_000001418ef26590/25 .event anyedge, v000001418ef5c950_99, v000001418ef5c950_100, v000001418ef5c950_101, v000001418ef5c950_102;
v000001418ef5c950_103 .array/port v000001418ef5c950, 103;
v000001418ef5c950_104 .array/port v000001418ef5c950, 104;
v000001418ef5c950_105 .array/port v000001418ef5c950, 105;
v000001418ef5c950_106 .array/port v000001418ef5c950, 106;
E_000001418ef26590/26 .event anyedge, v000001418ef5c950_103, v000001418ef5c950_104, v000001418ef5c950_105, v000001418ef5c950_106;
v000001418ef5c950_107 .array/port v000001418ef5c950, 107;
v000001418ef5c950_108 .array/port v000001418ef5c950, 108;
v000001418ef5c950_109 .array/port v000001418ef5c950, 109;
v000001418ef5c950_110 .array/port v000001418ef5c950, 110;
E_000001418ef26590/27 .event anyedge, v000001418ef5c950_107, v000001418ef5c950_108, v000001418ef5c950_109, v000001418ef5c950_110;
v000001418ef5c950_111 .array/port v000001418ef5c950, 111;
v000001418ef5c950_112 .array/port v000001418ef5c950, 112;
v000001418ef5c950_113 .array/port v000001418ef5c950, 113;
v000001418ef5c950_114 .array/port v000001418ef5c950, 114;
E_000001418ef26590/28 .event anyedge, v000001418ef5c950_111, v000001418ef5c950_112, v000001418ef5c950_113, v000001418ef5c950_114;
v000001418ef5c950_115 .array/port v000001418ef5c950, 115;
v000001418ef5c950_116 .array/port v000001418ef5c950, 116;
v000001418ef5c950_117 .array/port v000001418ef5c950, 117;
v000001418ef5c950_118 .array/port v000001418ef5c950, 118;
E_000001418ef26590/29 .event anyedge, v000001418ef5c950_115, v000001418ef5c950_116, v000001418ef5c950_117, v000001418ef5c950_118;
v000001418ef5c950_119 .array/port v000001418ef5c950, 119;
v000001418ef5c950_120 .array/port v000001418ef5c950, 120;
v000001418ef5c950_121 .array/port v000001418ef5c950, 121;
v000001418ef5c950_122 .array/port v000001418ef5c950, 122;
E_000001418ef26590/30 .event anyedge, v000001418ef5c950_119, v000001418ef5c950_120, v000001418ef5c950_121, v000001418ef5c950_122;
v000001418ef5c950_123 .array/port v000001418ef5c950, 123;
v000001418ef5c950_124 .array/port v000001418ef5c950, 124;
v000001418ef5c950_125 .array/port v000001418ef5c950, 125;
v000001418ef5c950_126 .array/port v000001418ef5c950, 126;
E_000001418ef26590/31 .event anyedge, v000001418ef5c950_123, v000001418ef5c950_124, v000001418ef5c950_125, v000001418ef5c950_126;
v000001418ef5c950_127 .array/port v000001418ef5c950, 127;
v000001418ef5c950_128 .array/port v000001418ef5c950, 128;
v000001418ef5c950_129 .array/port v000001418ef5c950, 129;
v000001418ef5c950_130 .array/port v000001418ef5c950, 130;
E_000001418ef26590/32 .event anyedge, v000001418ef5c950_127, v000001418ef5c950_128, v000001418ef5c950_129, v000001418ef5c950_130;
v000001418ef5c950_131 .array/port v000001418ef5c950, 131;
v000001418ef5c950_132 .array/port v000001418ef5c950, 132;
v000001418ef5c950_133 .array/port v000001418ef5c950, 133;
v000001418ef5c950_134 .array/port v000001418ef5c950, 134;
E_000001418ef26590/33 .event anyedge, v000001418ef5c950_131, v000001418ef5c950_132, v000001418ef5c950_133, v000001418ef5c950_134;
v000001418ef5c950_135 .array/port v000001418ef5c950, 135;
v000001418ef5c950_136 .array/port v000001418ef5c950, 136;
v000001418ef5c950_137 .array/port v000001418ef5c950, 137;
v000001418ef5c950_138 .array/port v000001418ef5c950, 138;
E_000001418ef26590/34 .event anyedge, v000001418ef5c950_135, v000001418ef5c950_136, v000001418ef5c950_137, v000001418ef5c950_138;
v000001418ef5c950_139 .array/port v000001418ef5c950, 139;
v000001418ef5c950_140 .array/port v000001418ef5c950, 140;
v000001418ef5c950_141 .array/port v000001418ef5c950, 141;
v000001418ef5c950_142 .array/port v000001418ef5c950, 142;
E_000001418ef26590/35 .event anyedge, v000001418ef5c950_139, v000001418ef5c950_140, v000001418ef5c950_141, v000001418ef5c950_142;
v000001418ef5c950_143 .array/port v000001418ef5c950, 143;
v000001418ef5c950_144 .array/port v000001418ef5c950, 144;
v000001418ef5c950_145 .array/port v000001418ef5c950, 145;
v000001418ef5c950_146 .array/port v000001418ef5c950, 146;
E_000001418ef26590/36 .event anyedge, v000001418ef5c950_143, v000001418ef5c950_144, v000001418ef5c950_145, v000001418ef5c950_146;
v000001418ef5c950_147 .array/port v000001418ef5c950, 147;
v000001418ef5c950_148 .array/port v000001418ef5c950, 148;
v000001418ef5c950_149 .array/port v000001418ef5c950, 149;
v000001418ef5c950_150 .array/port v000001418ef5c950, 150;
E_000001418ef26590/37 .event anyedge, v000001418ef5c950_147, v000001418ef5c950_148, v000001418ef5c950_149, v000001418ef5c950_150;
v000001418ef5c950_151 .array/port v000001418ef5c950, 151;
v000001418ef5c950_152 .array/port v000001418ef5c950, 152;
v000001418ef5c950_153 .array/port v000001418ef5c950, 153;
v000001418ef5c950_154 .array/port v000001418ef5c950, 154;
E_000001418ef26590/38 .event anyedge, v000001418ef5c950_151, v000001418ef5c950_152, v000001418ef5c950_153, v000001418ef5c950_154;
v000001418ef5c950_155 .array/port v000001418ef5c950, 155;
v000001418ef5c950_156 .array/port v000001418ef5c950, 156;
v000001418ef5c950_157 .array/port v000001418ef5c950, 157;
v000001418ef5c950_158 .array/port v000001418ef5c950, 158;
E_000001418ef26590/39 .event anyedge, v000001418ef5c950_155, v000001418ef5c950_156, v000001418ef5c950_157, v000001418ef5c950_158;
v000001418ef5c950_159 .array/port v000001418ef5c950, 159;
v000001418ef5c950_160 .array/port v000001418ef5c950, 160;
v000001418ef5c950_161 .array/port v000001418ef5c950, 161;
v000001418ef5c950_162 .array/port v000001418ef5c950, 162;
E_000001418ef26590/40 .event anyedge, v000001418ef5c950_159, v000001418ef5c950_160, v000001418ef5c950_161, v000001418ef5c950_162;
v000001418ef5c950_163 .array/port v000001418ef5c950, 163;
v000001418ef5c950_164 .array/port v000001418ef5c950, 164;
v000001418ef5c950_165 .array/port v000001418ef5c950, 165;
v000001418ef5c950_166 .array/port v000001418ef5c950, 166;
E_000001418ef26590/41 .event anyedge, v000001418ef5c950_163, v000001418ef5c950_164, v000001418ef5c950_165, v000001418ef5c950_166;
v000001418ef5c950_167 .array/port v000001418ef5c950, 167;
v000001418ef5c950_168 .array/port v000001418ef5c950, 168;
v000001418ef5c950_169 .array/port v000001418ef5c950, 169;
v000001418ef5c950_170 .array/port v000001418ef5c950, 170;
E_000001418ef26590/42 .event anyedge, v000001418ef5c950_167, v000001418ef5c950_168, v000001418ef5c950_169, v000001418ef5c950_170;
v000001418ef5c950_171 .array/port v000001418ef5c950, 171;
v000001418ef5c950_172 .array/port v000001418ef5c950, 172;
v000001418ef5c950_173 .array/port v000001418ef5c950, 173;
v000001418ef5c950_174 .array/port v000001418ef5c950, 174;
E_000001418ef26590/43 .event anyedge, v000001418ef5c950_171, v000001418ef5c950_172, v000001418ef5c950_173, v000001418ef5c950_174;
v000001418ef5c950_175 .array/port v000001418ef5c950, 175;
v000001418ef5c950_176 .array/port v000001418ef5c950, 176;
v000001418ef5c950_177 .array/port v000001418ef5c950, 177;
v000001418ef5c950_178 .array/port v000001418ef5c950, 178;
E_000001418ef26590/44 .event anyedge, v000001418ef5c950_175, v000001418ef5c950_176, v000001418ef5c950_177, v000001418ef5c950_178;
v000001418ef5c950_179 .array/port v000001418ef5c950, 179;
v000001418ef5c950_180 .array/port v000001418ef5c950, 180;
v000001418ef5c950_181 .array/port v000001418ef5c950, 181;
v000001418ef5c950_182 .array/port v000001418ef5c950, 182;
E_000001418ef26590/45 .event anyedge, v000001418ef5c950_179, v000001418ef5c950_180, v000001418ef5c950_181, v000001418ef5c950_182;
v000001418ef5c950_183 .array/port v000001418ef5c950, 183;
v000001418ef5c950_184 .array/port v000001418ef5c950, 184;
v000001418ef5c950_185 .array/port v000001418ef5c950, 185;
v000001418ef5c950_186 .array/port v000001418ef5c950, 186;
E_000001418ef26590/46 .event anyedge, v000001418ef5c950_183, v000001418ef5c950_184, v000001418ef5c950_185, v000001418ef5c950_186;
v000001418ef5c950_187 .array/port v000001418ef5c950, 187;
v000001418ef5c950_188 .array/port v000001418ef5c950, 188;
v000001418ef5c950_189 .array/port v000001418ef5c950, 189;
v000001418ef5c950_190 .array/port v000001418ef5c950, 190;
E_000001418ef26590/47 .event anyedge, v000001418ef5c950_187, v000001418ef5c950_188, v000001418ef5c950_189, v000001418ef5c950_190;
v000001418ef5c950_191 .array/port v000001418ef5c950, 191;
v000001418ef5c950_192 .array/port v000001418ef5c950, 192;
v000001418ef5c950_193 .array/port v000001418ef5c950, 193;
v000001418ef5c950_194 .array/port v000001418ef5c950, 194;
E_000001418ef26590/48 .event anyedge, v000001418ef5c950_191, v000001418ef5c950_192, v000001418ef5c950_193, v000001418ef5c950_194;
v000001418ef5c950_195 .array/port v000001418ef5c950, 195;
v000001418ef5c950_196 .array/port v000001418ef5c950, 196;
v000001418ef5c950_197 .array/port v000001418ef5c950, 197;
v000001418ef5c950_198 .array/port v000001418ef5c950, 198;
E_000001418ef26590/49 .event anyedge, v000001418ef5c950_195, v000001418ef5c950_196, v000001418ef5c950_197, v000001418ef5c950_198;
v000001418ef5c950_199 .array/port v000001418ef5c950, 199;
v000001418ef5c950_200 .array/port v000001418ef5c950, 200;
v000001418ef5c950_201 .array/port v000001418ef5c950, 201;
v000001418ef5c950_202 .array/port v000001418ef5c950, 202;
E_000001418ef26590/50 .event anyedge, v000001418ef5c950_199, v000001418ef5c950_200, v000001418ef5c950_201, v000001418ef5c950_202;
v000001418ef5c950_203 .array/port v000001418ef5c950, 203;
v000001418ef5c950_204 .array/port v000001418ef5c950, 204;
v000001418ef5c950_205 .array/port v000001418ef5c950, 205;
v000001418ef5c950_206 .array/port v000001418ef5c950, 206;
E_000001418ef26590/51 .event anyedge, v000001418ef5c950_203, v000001418ef5c950_204, v000001418ef5c950_205, v000001418ef5c950_206;
v000001418ef5c950_207 .array/port v000001418ef5c950, 207;
v000001418ef5c950_208 .array/port v000001418ef5c950, 208;
v000001418ef5c950_209 .array/port v000001418ef5c950, 209;
v000001418ef5c950_210 .array/port v000001418ef5c950, 210;
E_000001418ef26590/52 .event anyedge, v000001418ef5c950_207, v000001418ef5c950_208, v000001418ef5c950_209, v000001418ef5c950_210;
v000001418ef5c950_211 .array/port v000001418ef5c950, 211;
v000001418ef5c950_212 .array/port v000001418ef5c950, 212;
v000001418ef5c950_213 .array/port v000001418ef5c950, 213;
v000001418ef5c950_214 .array/port v000001418ef5c950, 214;
E_000001418ef26590/53 .event anyedge, v000001418ef5c950_211, v000001418ef5c950_212, v000001418ef5c950_213, v000001418ef5c950_214;
v000001418ef5c950_215 .array/port v000001418ef5c950, 215;
v000001418ef5c950_216 .array/port v000001418ef5c950, 216;
v000001418ef5c950_217 .array/port v000001418ef5c950, 217;
v000001418ef5c950_218 .array/port v000001418ef5c950, 218;
E_000001418ef26590/54 .event anyedge, v000001418ef5c950_215, v000001418ef5c950_216, v000001418ef5c950_217, v000001418ef5c950_218;
v000001418ef5c950_219 .array/port v000001418ef5c950, 219;
v000001418ef5c950_220 .array/port v000001418ef5c950, 220;
v000001418ef5c950_221 .array/port v000001418ef5c950, 221;
v000001418ef5c950_222 .array/port v000001418ef5c950, 222;
E_000001418ef26590/55 .event anyedge, v000001418ef5c950_219, v000001418ef5c950_220, v000001418ef5c950_221, v000001418ef5c950_222;
v000001418ef5c950_223 .array/port v000001418ef5c950, 223;
v000001418ef5c950_224 .array/port v000001418ef5c950, 224;
v000001418ef5c950_225 .array/port v000001418ef5c950, 225;
v000001418ef5c950_226 .array/port v000001418ef5c950, 226;
E_000001418ef26590/56 .event anyedge, v000001418ef5c950_223, v000001418ef5c950_224, v000001418ef5c950_225, v000001418ef5c950_226;
v000001418ef5c950_227 .array/port v000001418ef5c950, 227;
v000001418ef5c950_228 .array/port v000001418ef5c950, 228;
v000001418ef5c950_229 .array/port v000001418ef5c950, 229;
v000001418ef5c950_230 .array/port v000001418ef5c950, 230;
E_000001418ef26590/57 .event anyedge, v000001418ef5c950_227, v000001418ef5c950_228, v000001418ef5c950_229, v000001418ef5c950_230;
v000001418ef5c950_231 .array/port v000001418ef5c950, 231;
v000001418ef5c950_232 .array/port v000001418ef5c950, 232;
v000001418ef5c950_233 .array/port v000001418ef5c950, 233;
v000001418ef5c950_234 .array/port v000001418ef5c950, 234;
E_000001418ef26590/58 .event anyedge, v000001418ef5c950_231, v000001418ef5c950_232, v000001418ef5c950_233, v000001418ef5c950_234;
v000001418ef5c950_235 .array/port v000001418ef5c950, 235;
v000001418ef5c950_236 .array/port v000001418ef5c950, 236;
v000001418ef5c950_237 .array/port v000001418ef5c950, 237;
v000001418ef5c950_238 .array/port v000001418ef5c950, 238;
E_000001418ef26590/59 .event anyedge, v000001418ef5c950_235, v000001418ef5c950_236, v000001418ef5c950_237, v000001418ef5c950_238;
v000001418ef5c950_239 .array/port v000001418ef5c950, 239;
v000001418ef5c950_240 .array/port v000001418ef5c950, 240;
v000001418ef5c950_241 .array/port v000001418ef5c950, 241;
v000001418ef5c950_242 .array/port v000001418ef5c950, 242;
E_000001418ef26590/60 .event anyedge, v000001418ef5c950_239, v000001418ef5c950_240, v000001418ef5c950_241, v000001418ef5c950_242;
v000001418ef5c950_243 .array/port v000001418ef5c950, 243;
v000001418ef5c950_244 .array/port v000001418ef5c950, 244;
v000001418ef5c950_245 .array/port v000001418ef5c950, 245;
v000001418ef5c950_246 .array/port v000001418ef5c950, 246;
E_000001418ef26590/61 .event anyedge, v000001418ef5c950_243, v000001418ef5c950_244, v000001418ef5c950_245, v000001418ef5c950_246;
v000001418ef5c950_247 .array/port v000001418ef5c950, 247;
v000001418ef5c950_248 .array/port v000001418ef5c950, 248;
v000001418ef5c950_249 .array/port v000001418ef5c950, 249;
v000001418ef5c950_250 .array/port v000001418ef5c950, 250;
E_000001418ef26590/62 .event anyedge, v000001418ef5c950_247, v000001418ef5c950_248, v000001418ef5c950_249, v000001418ef5c950_250;
v000001418ef5c950_251 .array/port v000001418ef5c950, 251;
v000001418ef5c950_252 .array/port v000001418ef5c950, 252;
v000001418ef5c950_253 .array/port v000001418ef5c950, 253;
v000001418ef5c950_254 .array/port v000001418ef5c950, 254;
E_000001418ef26590/63 .event anyedge, v000001418ef5c950_251, v000001418ef5c950_252, v000001418ef5c950_253, v000001418ef5c950_254;
v000001418ef5c950_255 .array/port v000001418ef5c950, 255;
E_000001418ef26590/64 .event anyedge, v000001418ef5c950_255;
E_000001418ef26590 .event/or E_000001418ef26590/0, E_000001418ef26590/1, E_000001418ef26590/2, E_000001418ef26590/3, E_000001418ef26590/4, E_000001418ef26590/5, E_000001418ef26590/6, E_000001418ef26590/7, E_000001418ef26590/8, E_000001418ef26590/9, E_000001418ef26590/10, E_000001418ef26590/11, E_000001418ef26590/12, E_000001418ef26590/13, E_000001418ef26590/14, E_000001418ef26590/15, E_000001418ef26590/16, E_000001418ef26590/17, E_000001418ef26590/18, E_000001418ef26590/19, E_000001418ef26590/20, E_000001418ef26590/21, E_000001418ef26590/22, E_000001418ef26590/23, E_000001418ef26590/24, E_000001418ef26590/25, E_000001418ef26590/26, E_000001418ef26590/27, E_000001418ef26590/28, E_000001418ef26590/29, E_000001418ef26590/30, E_000001418ef26590/31, E_000001418ef26590/32, E_000001418ef26590/33, E_000001418ef26590/34, E_000001418ef26590/35, E_000001418ef26590/36, E_000001418ef26590/37, E_000001418ef26590/38, E_000001418ef26590/39, E_000001418ef26590/40, E_000001418ef26590/41, E_000001418ef26590/42, E_000001418ef26590/43, E_000001418ef26590/44, E_000001418ef26590/45, E_000001418ef26590/46, E_000001418ef26590/47, E_000001418ef26590/48, E_000001418ef26590/49, E_000001418ef26590/50, E_000001418ef26590/51, E_000001418ef26590/52, E_000001418ef26590/53, E_000001418ef26590/54, E_000001418ef26590/55, E_000001418ef26590/56, E_000001418ef26590/57, E_000001418ef26590/58, E_000001418ef26590/59, E_000001418ef26590/60, E_000001418ef26590/61, E_000001418ef26590/62, E_000001418ef26590/63, E_000001418ef26590/64;
S_000001418f0231f0 .scope module, "Stack" "stack" 4 126, 15 1 0, S_000001418eea7430;
 .timescale -9 -12;
    .port_info 0 /INPUT 1 "clk";
    .port_info 1 /INPUT 1 "rst";
    .port_info 2 /INPUT 1 "push";
    .port_info 3 /INPUT 1 "pop";
    .port_info 4 /INPUT 8 "data_in";
    .port_info 5 /OUTPUT 8 "data_out";
    .port_info 6 /OUTPUT 1 "full";
    .port_info 7 /OUTPUT 1 "empty";
P_000001418efd89b0 .param/l "DEPTH" 0 15 4, +C4<00000000000000000000000000001000>;
P_000001418efd89e8 .param/l "WIDTH" 0 15 3, +C4<00000000000000000000000000001000>;
L_000001418f028360 .functor BUFT 1, C4<000>, C4<0>, C4<0>, C4<0>;
v000001418ef5c590_0 .net/2u *"_ivl_0", 2 0, L_000001418f028360;  1 drivers
L_000001418f0283f0 .functor BUFT 1, C4<00000000000000000000000000000001>, C4<0>, C4<0>, C4<0>;
v000001418ef5d710_0 .net/2u *"_ivl_10", 31 0, L_000001418f0283f0;  1 drivers
v000001418ef5d0d0_0 .net *"_ivl_12", 31 0, L_000001418f070960;  1 drivers
v000001418ef5be10_0 .net *"_ivl_14", 15 0, L_000001418f071f40;  1 drivers
L_000001418f028438 .functor BUFT 1, C4<00000000>, C4<0>, C4<0>, C4<0>;
v000001418ef5cb30_0 .net *"_ivl_17", 7 0, L_000001418f028438;  1 drivers
o000001418efe5548 .functor BUFZ 16, C4<zzzzzzzzzzzzzzzz>; HiZ drive
; Elide local net with no drivers, v000001418ef5bcd0_0 name=_ivl_18
v000001418ef5bd70_0 .net *"_ivl_2", 0 0, L_000001418f070a00;  1 drivers
v000001418ef5d170_0 .net *"_ivl_20", 15 0, L_000001418f0715e0;  1 drivers
v000001418ef5d670_0 .net *"_ivl_4", 7 0, L_000001418f0703c0;  1 drivers
v000001418ef5ca90_0 .net *"_ivl_6", 31 0, L_000001418f070dc0;  1 drivers
L_000001418f0283a8 .functor BUFT 1, C4<00000000000000000000000000000>, C4<0>, C4<0>, C4<0>;
v000001418ef5bf50_0 .net *"_ivl_9", 28 0, L_000001418f0283a8;  1 drivers
v000001418ef5cd10_0 .net "clk", 0 0, v000001418f026260_0;  alias, 1 drivers
v000001418ef5bff0_0 .net "data_in", 7 0, v000001418ef5abc0_0;  alias, 1 drivers
v000001418ef5d5d0_0 .net "data_out", 7 0, L_000001418f0701e0;  alias, 1 drivers
v000001418ef5c630_0 .var "empty", 0 0;
v000001418ef5d3f0_0 .var "full", 0 0;
v000001418ef5c090 .array "mem", 7 0, 7 0;
v000001418ef5d490_0 .net "pop", 0 0, L_000001418f027020;  alias, 1 drivers
v000001418ef5d2b0_0 .net "push", 0 0, L_000001418f0269e0;  alias, 1 drivers
v000001418ef5c770_0 .net "rst", 0 0, v000001418f027840_0;  alias, 1 drivers
v000001418ef5d7b0_0 .var "top", 2 0;
E_000001418ef26950/0 .event negedge, v000001418ef32d90_0;
E_000001418ef26950/1 .event posedge, v000001418ef5ac60_0;
E_000001418ef26950 .event/or E_000001418ef26950/0, E_000001418ef26950/1;
L_000001418f070a00 .cmp/gt 3, v000001418ef5d7b0_0, L_000001418f028360;
L_000001418f0703c0 .array/port v000001418ef5c090, L_000001418f070960;
L_000001418f070dc0 .concat [ 3 29 0 0], v000001418ef5d7b0_0, L_000001418f0283a8;
L_000001418f070960 .arith/sub 32, L_000001418f070dc0, L_000001418f0283f0;
L_000001418f071f40 .concat [ 8 8 0 0], L_000001418f0703c0, L_000001418f028438;
L_000001418f0715e0 .functor MUXZ 16, o000001418efe5548, L_000001418f071f40, L_000001418f070a00, C4<>;
L_000001418f0701e0 .part L_000001418f0715e0, 0, 8;
    .scope S_000001418ef3f620;
T_0 ;
    %pushi/vec4 0, 0, 4;
    %assign/vec4 v000001418ef32bb0_0, 0;
    %end;
    .thread T_0;
    .scope S_000001418ef3f620;
T_1 ;
    %wait E_000001418ef29690;
    %load/vec4 v000001418ef32930_0;
    %flag_set/vec4 8;
    %jmp/0xz  T_1.0, 8;
    %load/vec4 v000001418ef32b10_0;
    %assign/vec4 v000001418ef32bb0_0, 0;
    %jmp T_1.1;
T_1.0 ;
    %pushi/vec4 0, 15, 4;
    %assign/vec4 v000001418ef32bb0_0, 0;
T_1.1 ;
    %jmp T_1;
    .thread T_1;
    .scope S_000001418eeef0f0;
T_2 ;
    %pushi/vec4 0, 0, 8;
    %store/vec4 v000001418ef5abc0_0, 0, 8;
    %end;
    .thread T_2;
    .scope S_000001418eeef0f0;
T_3 ;
    %wait E_000001418ef25bd0;
    %load/vec4 v000001418ef5ac60_0;
    %pad/u 32;
    %cmpi/e 1, 0, 32;
    %jmp/0xz  T_3.0, 4;
    %pushi/vec4 0, 0, 8;
    %assign/vec4 v000001418ef5abc0_0, 0;
    %jmp T_3.1;
T_3.0 ;
    %load/vec4 v000001418ef5b340_0;
    %pad/u 32;
    %cmpi/e 1, 0, 32;
    %jmp/0xz  T_3.2, 4;
    %load/vec4 v000001418ef5b160_0;
    %assign/vec4 v000001418ef5abc0_0, 0;
    %jmp T_3.3;
T_3.2 ;
    %load/vec4 v000001418ef5abc0_0;
    %addi 1, 0, 8;
    %assign/vec4 v000001418ef5abc0_0, 0;
T_3.3 ;
T_3.1 ;
    %jmp T_3;
    .thread T_3;
    .scope S_000001418eec4ad0;
T_4 ;
    %pushi/vec4 1245184, 0, 24;
    %ix/load 4, 0, 0;
    %flag_set/imm 4, 0;
    %store/vec4a v000001418ef5c950, 4, 0;
    %pushi/vec4 1179648, 0, 24;
    %ix/load 4, 1, 0;
    %flag_set/imm 4, 0;
    %store/vec4a v000001418ef5c950, 4, 0;
    %pushi/vec4 1114116, 0, 24;
    %ix/load 4, 2, 0;
    %flag_set/imm 4, 0;
    %store/vec4a v000001418ef5c950, 4, 0;
    %pushi/vec4 1114115, 0, 24;
    %ix/load 4, 3, 0;
    %flag_set/imm 4, 0;
    %store/vec4a v000001418ef5c950, 4, 0;
    %pushi/vec4 1179651, 0, 24;
    %ix/load 4, 4, 0;
    %flag_set/imm 4, 0;
    %store/vec4a v000001418ef5c950, 4, 0;
    %pushi/vec4 983044, 0, 24;
    %ix/load 4, 5, 0;
    %flag_set/imm 4, 0;
    %store/vec4a v000001418ef5c950, 4, 0;
    %pushi/vec4 1179653, 0, 24;
    %ix/load 4, 6, 0;
    %flag_set/imm 4, 0;
    %store/vec4a v000001418ef5c950, 4, 0;
    %pushi/vec4 983045, 0, 24;
    %ix/load 4, 7, 0;
    %flag_set/imm 4, 0;
    %store/vec4a v000001418ef5c950, 4, 0;
    %pushi/vec4 786447, 0, 24;
    %ix/load 4, 8, 0;
    %flag_set/imm 4, 0;
    %store/vec4a v000001418ef5c950, 4, 0;
    %pushi/vec4 1310720, 0, 24;
    %ix/load 4, 14, 0;
    %flag_set/imm 4, 0;
    %store/vec4a v000001418ef5c950, 4, 0;
    %pushi/vec4 786452, 0, 24;
    %ix/load 4, 15, 0;
    %flag_set/imm 4, 0;
    %store/vec4a v000001418ef5c950, 4, 0;
    %pushi/vec4 917505, 0, 24;
    %ix/load 4, 16, 0;
    %flag_set/imm 4, 0;
    %store/vec4a v000001418ef5c950, 4, 0;
    %pushi/vec4 720899, 0, 24;
    %ix/load 4, 17, 0;
    %flag_set/imm 4, 0;
    %store/vec4a v000001418ef5c950, 4, 0;
    %pushi/vec4 1048578, 0, 24;
    %ix/load 4, 20, 0;
    %flag_set/imm 4, 0;
    %store/vec4a v000001418ef5c950, 4, 0;
    %pushi/vec4 0, 0, 24;
    %ix/load 4, 21, 0;
    %flag_set/imm 4, 0;
    %store/vec4a v000001418ef5c950, 4, 0;
    %pushi/vec4 196612, 0, 24;
    %ix/load 4, 22, 0;
    %flag_set/imm 4, 0;
    %store/vec4a v000001418ef5c950, 4, 0;
    %pushi/vec4 720926, 0, 24;
    %ix/load 4, 23, 0;
    %flag_set/imm 4, 0;
    %store/vec4a v000001418ef5c950, 4, 0;
    %pushi/vec4 851968, 0, 24;
    %ix/load 4, 24, 0;
    %flag_set/imm 4, 0;
    %store/vec4a v000001418ef5c950, 4, 0;
    %pushi/vec4 1048577, 0, 24;
    %ix/load 4, 30, 0;
    %flag_set/imm 4, 0;
    %store/vec4a v000001418ef5c950, 4, 0;
    %pushi/vec4 983041, 0, 24;
    %ix/load 4, 31, 0;
    %flag_set/imm 4, 0;
    %store/vec4a v000001418ef5c950, 4, 0;
    %pushi/vec4 851968, 0, 24;
    %ix/load 4, 32, 0;
    %flag_set/imm 4, 0;
    %store/vec4a v000001418ef5c950, 4, 0;
    %pushi/vec4 1180648, 0, 24;
    %ix/load 4, 35, 0;
    %flag_set/imm 4, 0;
    %store/vec4a v000001418ef5c950, 4, 0;
    %end;
    .thread T_4;
    .scope S_000001418eec4ad0;
T_5 ;
    %wait E_000001418ef26590;
    %load/vec4 v000001418ef5cc70_0;
    %pad/u 10;
    %ix/vec4 4;
    %load/vec4a v000001418ef5c950, 4;
    %assign/vec4 v000001418ef5bc30_0, 0;
    %jmp T_5;
    .thread T_5, $push;
    .scope S_000001418eed6f00;
T_6 ;
    %pushi/vec4 128, 0, 9;
    %split/vec4 2;
    %store/vec4 v000001418ef58430_0, 0, 2;
    %split/vec4 1;
    %store/vec4 v000001418ef336f0_0, 0, 1;
    %split/vec4 1;
    %store/vec4 v000001418ef2cd20_0, 0, 1;
    %split/vec4 1;
    %store/vec4 v000001418ef33650_0, 0, 1;
    %split/vec4 1;
    %store/vec4 v000001418ef2c000_0, 0, 1;
    %split/vec4 1;
    %store/vec4 v000001418ef31990_0, 0, 1;
    %split/vec4 1;
    %store/vec4 v000001418ef31df0_0, 0, 1;
    %store/vec4 v000001418ef2c280_0, 0, 1;
    %end;
    .thread T_6;
    .scope S_000001418eed6f00;
T_7 ;
    %wait E_000001418ef25c50;
    %load/vec4 v000001418ef33290_0;
    %dup/vec4;
    %pushi/vec4 0, 0, 8;
    %cmp/u;
    %jmp/1 T_7.0, 6;
    %dup/vec4;
    %pushi/vec4 1, 0, 8;
    %cmp/u;
    %jmp/1 T_7.1, 6;
    %dup/vec4;
    %pushi/vec4 2, 0, 8;
    %cmp/u;
    %jmp/1 T_7.2, 6;
    %dup/vec4;
    %pushi/vec4 3, 0, 8;
    %cmp/u;
    %jmp/1 T_7.3, 6;
    %dup/vec4;
    %pushi/vec4 4, 0, 8;
    %cmp/u;
    %jmp/1 T_7.4, 6;
    %dup/vec4;
    %pushi/vec4 5, 0, 8;
    %cmp/u;
    %jmp/1 T_7.5, 6;
    %dup/vec4;
    %pushi/vec4 6, 0, 8;
    %cmp/u;
    %jmp/1 T_7.6, 6;
    %dup/vec4;
    %pushi/vec4 7, 0, 8;
    %cmp/u;
    %jmp/1 T_7.7, 6;
    %dup/vec4;
    %pushi/vec4 8, 0, 8;
    %cmp/u;
    %jmp/1 T_7.8, 6;
    %dup/vec4;
    %pushi/vec4 9, 0, 8;
    %cmp/u;
    %jmp/1 T_7.9, 6;
    %dup/vec4;
    %pushi/vec4 10, 0, 8;
    %cmp/u;
    %jmp/1 T_7.10, 6;
    %dup/vec4;
    %pushi/vec4 11, 0, 8;
    %cmp/u;
    %jmp/1 T_7.11, 6;
    %dup/vec4;
    %pushi/vec4 12, 0, 8;
    %cmp/u;
    %jmp/1 T_7.12, 6;
    %dup/vec4;
    %pushi/vec4 13, 0, 8;
    %cmp/u;
    %jmp/1 T_7.13, 6;
    %dup/vec4;
    %pushi/vec4 14, 0, 8;
    %cmp/u;
    %jmp/1 T_7.14, 6;
    %dup/vec4;
    %pushi/vec4 15, 0, 8;
    %cmp/u;
    %jmp/1 T_7.15, 6;
    %dup/vec4;
    %pushi/vec4 16, 0, 8;
    %cmp/u;
    %jmp/1 T_7.16, 6;
    %dup/vec4;
    %pushi/vec4 17, 0, 8;
    %cmp/u;
    %jmp/1 T_7.17, 6;
    %dup/vec4;
    %pushi/vec4 18, 0, 8;
    %cmp/u;
    %jmp/1 T_7.18, 6;
    %dup/vec4;
    %pushi/vec4 19, 0, 8;
    %cmp/u;
    %jmp/1 T_7.19, 6;
    %dup/vec4;
    %pushi/vec4 20, 0, 8;
    %cmp/u;
    %jmp/1 T_7.20, 6;
    %pushi/vec4 19, 0, 17;
    %split/vec4 8;
    %assign/vec4 v000001418ef2caa0_0, 0;
    %split/vec4 2;
    %assign/vec4 v000001418ef58430_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef336f0_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef2cd20_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef33650_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef2c000_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef31990_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef31df0_0, 0;
    %assign/vec4 v000001418ef2c280_0, 0;
    %jmp T_7.22;
T_7.0 ;
    %pushi/vec4 32768, 0, 17;
    %split/vec4 8;
    %assign/vec4 v000001418ef2caa0_0, 0;
    %split/vec4 2;
    %assign/vec4 v000001418ef58430_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef336f0_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef2cd20_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef33650_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef2c000_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef31990_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef31df0_0, 0;
    %assign/vec4 v000001418ef2c280_0, 0;
    %jmp T_7.22;
T_7.1 ;
    %pushi/vec4 40961, 0, 17;
    %split/vec4 8;
    %assign/vec4 v000001418ef2caa0_0, 0;
    %split/vec4 2;
    %assign/vec4 v000001418ef58430_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef336f0_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef2cd20_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef33650_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef2c000_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef31990_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef31df0_0, 0;
    %assign/vec4 v000001418ef2c280_0, 0;
    %jmp T_7.22;
T_7.2 ;
    %pushi/vec4 40962, 0, 17;
    %split/vec4 8;
    %assign/vec4 v000001418ef2caa0_0, 0;
    %split/vec4 2;
    %assign/vec4 v000001418ef58430_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef336f0_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef2cd20_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef33650_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef2c000_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef31990_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef31df0_0, 0;
    %assign/vec4 v000001418ef2c280_0, 0;
    %jmp T_7.22;
T_7.3 ;
    %pushi/vec4 40963, 0, 17;
    %split/vec4 8;
    %assign/vec4 v000001418ef2caa0_0, 0;
    %split/vec4 2;
    %assign/vec4 v000001418ef58430_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef336f0_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef2cd20_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef33650_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef2c000_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef31990_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef31df0_0, 0;
    %assign/vec4 v000001418ef2c280_0, 0;
    %jmp T_7.22;
T_7.4 ;
    %pushi/vec4 40964, 0, 17;
    %split/vec4 8;
    %assign/vec4 v000001418ef2caa0_0, 0;
    %split/vec4 2;
    %assign/vec4 v000001418ef58430_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef336f0_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef2cd20_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef33650_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef2c000_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef31990_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef31df0_0, 0;
    %assign/vec4 v000001418ef2c280_0, 0;
    %jmp T_7.22;
T_7.5 ;
    %pushi/vec4 40965, 0, 17;
    %split/vec4 8;
    %assign/vec4 v000001418ef2caa0_0, 0;
    %split/vec4 2;
    %assign/vec4 v000001418ef58430_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef336f0_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef2cd20_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef33650_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef2c000_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef31990_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef31df0_0, 0;
    %assign/vec4 v000001418ef2c280_0, 0;
    %jmp T_7.22;
T_7.6 ;
    %pushi/vec4 32774, 0, 17;
    %split/vec4 8;
    %assign/vec4 v000001418ef2caa0_0, 0;
    %split/vec4 2;
    %assign/vec4 v000001418ef58430_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef336f0_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef2cd20_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef33650_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef2c000_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef31990_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef31df0_0, 0;
    %assign/vec4 v000001418ef2c280_0, 0;
    %jmp T_7.22;
T_7.7 ;
    %pushi/vec4 32775, 0, 17;
    %split/vec4 8;
    %assign/vec4 v000001418ef2caa0_0, 0;
    %split/vec4 2;
    %assign/vec4 v000001418ef58430_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef336f0_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef2cd20_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef33650_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef2c000_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef31990_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef31df0_0, 0;
    %assign/vec4 v000001418ef2c280_0, 0;
    %jmp T_7.22;
T_7.8 ;
    %pushi/vec4 32776, 0, 17;
    %split/vec4 8;
    %assign/vec4 v000001418ef2caa0_0, 0;
    %split/vec4 2;
    %assign/vec4 v000001418ef58430_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef336f0_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef2cd20_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef33650_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef2c000_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef31990_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef31df0_0, 0;
    %assign/vec4 v000001418ef2c280_0, 0;
    %jmp T_7.22;
T_7.9 ;
    %pushi/vec4 32777, 0, 17;
    %split/vec4 8;
    %assign/vec4 v000001418ef2caa0_0, 0;
    %split/vec4 2;
    %assign/vec4 v000001418ef58430_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef336f0_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef2cd20_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef33650_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef2c000_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef31990_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef31df0_0, 0;
    %assign/vec4 v000001418ef2c280_0, 0;
    %jmp T_7.22;
T_7.10 ;
    %pushi/vec4 33802, 0, 17;
    %split/vec4 8;
    %assign/vec4 v000001418ef2caa0_0, 0;
    %split/vec4 2;
    %assign/vec4 v000001418ef58430_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef336f0_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef2cd20_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef33650_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef2c000_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef31990_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef31df0_0, 0;
    %assign/vec4 v000001418ef2c280_0, 0;
    %jmp T_7.22;
T_7.11 ;
    %pushi/vec4 0, 0, 6;
    %load/vec4 v000001418ef33010_0;
    %inv;
    %concat/vec4; draw_concat_vec4
    %concati/vec4 0, 0, 2;
    %concati/vec4 11, 0, 8;
    %split/vec4 8;
    %assign/vec4 v000001418ef2caa0_0, 0;
    %split/vec4 2;
    %assign/vec4 v000001418ef58430_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef336f0_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef2cd20_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef33650_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef2c000_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef31990_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef31df0_0, 0;
    %assign/vec4 v000001418ef2c280_0, 0;
    %jmp T_7.22;
T_7.12 ;
    %pushi/vec4 1, 0, 7;
    %load/vec4 v000001418ef58a70_0;
    %parti/s 1, 1, 2;
    %pad/u 32;
    %cmpi/e 0, 0, 32;
    %flag_mov 8, 4;
    %jmp/0 T_7.23, 8;
    %pushi/vec4 2, 0, 2;
    %jmp/1 T_7.24, 8;
T_7.23 ; End of true expr.
    %pushi/vec4 0, 0, 2;
    %jmp/0 T_7.24, 8;
 ; End of false expr.
    %blend;
T_7.24;
    %concat/vec4; draw_concat_vec4
    %concati/vec4 12, 0, 8;
    %split/vec4 8;
    %assign/vec4 v000001418ef2caa0_0, 0;
    %split/vec4 2;
    %assign/vec4 v000001418ef58430_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef336f0_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef2cd20_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef33650_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef2c000_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef31990_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef31df0_0, 0;
    %assign/vec4 v000001418ef2c280_0, 0;
    %jmp T_7.22;
T_7.13 ;
    %pushi/vec4 1, 0, 7;
    %load/vec4 v000001418ef58a70_0;
    %parti/s 1, 0, 2;
    %pad/u 32;
    %cmpi/e 0, 0, 32;
    %flag_mov 8, 4;
    %jmp/0 T_7.25, 8;
    %pushi/vec4 1, 0, 2;
    %jmp/1 T_7.26, 8;
T_7.25 ; End of true expr.
    %pushi/vec4 0, 0, 2;
    %jmp/0 T_7.26, 8;
 ; End of false expr.
    %blend;
T_7.26;
    %concat/vec4; draw_concat_vec4
    %concati/vec4 13, 0, 8;
    %split/vec4 8;
    %assign/vec4 v000001418ef2caa0_0, 0;
    %split/vec4 2;
    %assign/vec4 v000001418ef58430_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef336f0_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef2cd20_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef33650_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef2c000_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef31990_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef31df0_0, 0;
    %assign/vec4 v000001418ef2c280_0, 0;
    %jmp T_7.22;
T_7.14 ;
    %pushi/vec4 40974, 0, 17;
    %split/vec4 8;
    %assign/vec4 v000001418ef2caa0_0, 0;
    %split/vec4 2;
    %assign/vec4 v000001418ef58430_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef336f0_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef2cd20_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef33650_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef2c000_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef31990_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef31df0_0, 0;
    %assign/vec4 v000001418ef2c280_0, 0;
    %jmp T_7.22;
T_7.15 ;
    %pushi/vec4 10255, 0, 17;
    %split/vec4 8;
    %assign/vec4 v000001418ef2caa0_0, 0;
    %split/vec4 2;
    %assign/vec4 v000001418ef58430_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef336f0_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef2cd20_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef33650_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef2c000_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef31990_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef31df0_0, 0;
    %assign/vec4 v000001418ef2c280_0, 0;
    %jmp T_7.22;
T_7.16 ;
    %pushi/vec4 36880, 0, 17;
    %split/vec4 8;
    %assign/vec4 v000001418ef2caa0_0, 0;
    %split/vec4 2;
    %assign/vec4 v000001418ef58430_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef336f0_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef2cd20_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef33650_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef2c000_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef31990_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef31df0_0, 0;
    %assign/vec4 v000001418ef2c280_0, 0;
    %jmp T_7.22;
T_7.17 ;
    %pushi/vec4 6161, 0, 17;
    %split/vec4 8;
    %assign/vec4 v000001418ef2caa0_0, 0;
    %split/vec4 2;
    %assign/vec4 v000001418ef58430_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef336f0_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef2cd20_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef33650_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef2c000_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef31990_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef31df0_0, 0;
    %assign/vec4 v000001418ef2c280_0, 0;
    %jmp T_7.22;
T_7.18 ;
    %pushi/vec4 49170, 0, 17;
    %split/vec4 8;
    %assign/vec4 v000001418ef2caa0_0, 0;
    %split/vec4 2;
    %assign/vec4 v000001418ef58430_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef336f0_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef2cd20_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef33650_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef2c000_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef31990_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef31df0_0, 0;
    %assign/vec4 v000001418ef2c280_0, 0;
    %jmp T_7.22;
T_7.19 ;
    %pushi/vec4 19, 0, 17;
    %split/vec4 8;
    %assign/vec4 v000001418ef2caa0_0, 0;
    %split/vec4 2;
    %assign/vec4 v000001418ef58430_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef336f0_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef2cd20_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef33650_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef2c000_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef31990_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef31df0_0, 0;
    %assign/vec4 v000001418ef2c280_0, 0;
    %jmp T_7.22;
T_7.20 ;
    %pushi/vec4 65556, 0, 17;
    %split/vec4 8;
    %assign/vec4 v000001418ef2caa0_0, 0;
    %split/vec4 2;
    %assign/vec4 v000001418ef58430_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef336f0_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef2cd20_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef33650_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef2c000_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef31990_0, 0;
    %split/vec4 1;
    %assign/vec4 v000001418ef31df0_0, 0;
    %assign/vec4 v000001418ef2c280_0, 0;
    %jmp T_7.22;
T_7.22 ;
    %pop/vec4 1;
    %jmp T_7;
    .thread T_7, $push;
    .scope S_000001418eee9b00;
T_8 ;
    %wait E_000001418ef26050;
    %load/vec4 v000001418ef32e30_0;
    %dup/vec4;
    %pushi/vec4 0, 0, 8;
    %cmp/u;
    %jmp/1 T_8.0, 6;
    %dup/vec4;
    %pushi/vec4 1, 0, 8;
    %cmp/u;
    %jmp/1 T_8.1, 6;
    %dup/vec4;
    %pushi/vec4 2, 0, 8;
    %cmp/u;
    %jmp/1 T_8.2, 6;
    %dup/vec4;
    %pushi/vec4 3, 0, 8;
    %cmp/u;
    %jmp/1 T_8.3, 6;
    %dup/vec4;
    %pushi/vec4 4, 0, 8;
    %cmp/u;
    %jmp/1 T_8.4, 6;
    %dup/vec4;
    %pushi/vec4 5, 0, 8;
    %cmp/u;
    %jmp/1 T_8.5, 6;
    %dup/vec4;
    %pushi/vec4 6, 0, 8;
    %cmp/u;
    %jmp/1 T_8.6, 6;
    %dup/vec4;
    %pushi/vec4 7, 0, 8;
    %cmp/u;
    %jmp/1 T_8.7, 6;
    %dup/vec4;
    %pushi/vec4 8, 0, 8;
    %cmp/u;
    %jmp/1 T_8.8, 6;
    %dup/vec4;
    %pushi/vec4 9, 0, 8;
    %cmp/u;
    %jmp/1 T_8.9, 6;
    %dup/vec4;
    %pushi/vec4 10, 0, 8;
    %cmp/u;
    %jmp/1 T_8.10, 6;
    %dup/vec4;
    %pushi/vec4 11, 0, 8;
    %cmp/u;
    %jmp/1 T_8.11, 6;
    %dup/vec4;
    %pushi/vec4 12, 0, 8;
    %cmp/u;
    %jmp/1 T_8.12, 6;
    %dup/vec4;
    %pushi/vec4 13, 0, 8;
    %cmp/u;
    %jmp/1 T_8.13, 6;
    %dup/vec4;
    %pushi/vec4 14, 0, 8;
    %cmp/u;
    %jmp/1 T_8.14, 6;
    %dup/vec4;
    %pushi/vec4 15, 0, 8;
    %cmp/u;
    %jmp/1 T_8.15, 6;
    %dup/vec4;
    %pushi/vec4 16, 0, 8;
    %cmp/u;
    %jmp/1 T_8.16, 6;
    %dup/vec4;
    %pushi/vec4 17, 0, 8;
    %cmp/u;
    %jmp/1 T_8.17, 6;
    %dup/vec4;
    %pushi/vec4 18, 0, 8;
    %cmp/u;
    %jmp/1 T_8.18, 6;
    %dup/vec4;
    %pushi/vec4 19, 0, 8;
    %cmp/u;
    %jmp/1 T_8.19, 6;
    %dup/vec4;
    %pushi/vec4 20, 0, 8;
    %cmp/u;
    %jmp/1 T_8.20, 6;
    %pushi/vec4 0, 0, 16;
    %assign/vec4 v000001418ef33510_0, 0;
    %jmp T_8.22;
T_8.0 ;
    %load/vec4 v000001418ef31d50_0;
    %nor/r;
    %pad/u 16;
    %assign/vec4 v000001418ef33510_0, 0;
    %jmp T_8.22;
T_8.1 ;
    %load/vec4 v000001418ef31d50_0;
    %load/vec4 v000001418ef31850_0;
    %xor;
    %assign/vec4 v000001418ef33510_0, 0;
    %jmp T_8.22;
T_8.2 ;
    %load/vec4 v000001418ef31d50_0;
    %load/vec4 v000001418ef31850_0;
    %or;
    %assign/vec4 v000001418ef33510_0, 0;
    %jmp T_8.22;
T_8.3 ;
    %load/vec4 v000001418ef31d50_0;
    %load/vec4 v000001418ef31850_0;
    %and;
    %assign/vec4 v000001418ef33510_0, 0;
    %jmp T_8.22;
T_8.4 ;
    %load/vec4 v000001418ef31d50_0;
    %load/vec4 v000001418ef31850_0;
    %sub;
    %assign/vec4 v000001418ef33510_0, 0;
    %jmp T_8.22;
T_8.5 ;
    %load/vec4 v000001418ef31d50_0;
    %load/vec4 v000001418ef31850_0;
    %add;
    %assign/vec4 v000001418ef33510_0, 0;
    %jmp T_8.22;
T_8.6 ;
    %load/vec4 v000001418ef31d50_0;
    %parti/s 1, 0, 2;
    %load/vec4 v000001418ef31d50_0;
    %parti/s 15, 1, 2;
    %concat/vec4; draw_concat_vec4
    %assign/vec4 v000001418ef33510_0, 0;
    %jmp T_8.22;
T_8.7 ;
    %load/vec4 v000001418ef31d50_0;
    %parti/s 15, 0, 2;
    %load/vec4 v000001418ef31d50_0;
    %parti/s 1, 15, 5;
    %concat/vec4; draw_concat_vec4
    %assign/vec4 v000001418ef33510_0, 0;
    %jmp T_8.22;
T_8.8 ;
    %load/vec4 v000001418ef31d50_0;
    %subi 1, 0, 16;
    %assign/vec4 v000001418ef33510_0, 0;
    %jmp T_8.22;
T_8.9 ;
    %load/vec4 v000001418ef31d50_0;
    %addi 1, 0, 16;
    %assign/vec4 v000001418ef33510_0, 0;
    %jmp T_8.22;
T_8.10 ;
    %load/vec4 v000001418ef33510_0;
    %assign/vec4 v000001418ef33510_0, 0;
    %jmp T_8.22;
T_8.11 ;
    %load/vec4 v000001418ef33510_0;
    %assign/vec4 v000001418ef33510_0, 0;
    %jmp T_8.22;
T_8.12 ;
    %load/vec4 v000001418ef33510_0;
    %assign/vec4 v000001418ef33510_0, 0;
    %jmp T_8.22;
T_8.13 ;
    %load/vec4 v000001418ef33510_0;
    %assign/vec4 v000001418ef33510_0, 0;
    %jmp T_8.22;
T_8.14 ;
    %load/vec4 v000001418ef31850_0;
    %assign/vec4 v000001418ef33510_0, 0;
    %jmp T_8.22;
T_8.15 ;
    %load/vec4 v000001418ef33510_0;
    %assign/vec4 v000001418ef33510_0, 0;
    %jmp T_8.22;
T_8.16 ;
    %load/vec4 v000001418ef31850_0;
    %assign/vec4 v000001418ef33510_0, 0;
    %jmp T_8.22;
T_8.17 ;
    %load/vec4 v000001418ef33510_0;
    %assign/vec4 v000001418ef33510_0, 0;
    %jmp T_8.22;
T_8.18 ;
    %load/vec4 v000001418ef31d50_0;
    %assign/vec4 v000001418ef33510_0, 0;
    %jmp T_8.22;
T_8.19 ;
    %load/vec4 v000001418ef33510_0;
    %assign/vec4 v000001418ef33510_0, 0;
    %jmp T_8.22;
T_8.20 ;
    %pushi/vec4 0, 0, 16;
    %assign/vec4 v000001418ef33510_0, 0;
    %jmp T_8.22;
T_8.22 ;
    %pop/vec4 1;
    %jmp T_8;
    .thread T_8, $push;
    .scope S_000001418eee9970;
T_9 ;
    %pushi/vec4 0, 0, 16;
    %assign/vec4 v000001418ef32390_0, 0;
    %pushi/vec4 0, 0, 1;
    %assign/vec4 v000001418ef31cb0_0, 0;
    %end;
    .thread T_9;
    .scope S_000001418eee9970;
T_10 ;
    %wait E_000001418ef25bd0;
    %load/vec4 v000001418ef32c50_0;
    %flag_set/vec4 8;
    %jmp/0xz  T_10.0, 8;
    %load/vec4 v000001418ef32cf0_0;
    %assign/vec4 v000001418ef32390_0, 0;
    %load/vec4 v000001418ef32cf0_0;
    %pad/u 32;
    %cmpi/e 0, 0, 32;
    %flag_mov 8, 4;
    %jmp/0 T_10.2, 8;
    %pushi/vec4 1, 0, 2;
    %jmp/1 T_10.3, 8;
T_10.2 ; End of true expr.
    %pushi/vec4 0, 0, 2;
    %jmp/0 T_10.3, 8;
 ; End of false expr.
    %blend;
T_10.3;
    %pad/s 1;
    %assign/vec4 v000001418ef31cb0_0, 0;
T_10.0 ;
    %jmp T_10;
    .thread T_10;
    .scope S_000001418eec4940;
T_11 ;
    %pushi/vec4 0, 65535, 16;
    %assign/vec4 v000001418ef5c4f0_0, 0;
    %end;
    .thread T_11;
    .scope S_000001418eec4940;
T_12 ;
    %wait E_000001418ef266d0;
    %load/vec4 v000001418ef5b7a0_0;
    %flag_set/vec4 8;
    %jmp/0xz  T_12.0, 8;
    %load/vec4 v000001418ef5bb90_0;
    %flag_set/vec4 8;
    %jmp/0xz  T_12.2, 8;
    %load/vec4 v000001418ef5b980_0;
    %ix/getv 3, v000001418ef5beb0_0;
    %ix/load 4, 0, 0; Constant delay
    %assign/vec4/a/d v000001418ef5baf0, 0, 4;
    %pushi/vec4 0, 65535, 16;
    %assign/vec4 v000001418ef5c4f0_0, 0;
    %jmp T_12.3;
T_12.2 ;
    %ix/getv 4, v000001418ef5beb0_0;
    %load/vec4a v000001418ef5baf0, 4;
    %assign/vec4 v000001418ef5c4f0_0, 0;
T_12.3 ;
    %jmp T_12.1;
T_12.0 ;
    %pushi/vec4 0, 65535, 16;
    %assign/vec4 v000001418ef5c4f0_0, 0;
T_12.1 ;
    %jmp T_12;
    .thread T_12, $push;
    .scope S_000001418eee02c0;
T_13 ;
    %pushi/vec4 0, 65535, 16;
    %store/vec4 v000001418ef57f30_0, 0, 16;
    %pushi/vec4 0, 65535, 16;
    %store/vec4 v000001418ef587f0_0, 0, 16;
    %end;
    .thread T_13;
    .scope S_000001418eee02c0;
T_14 ;
    %wait E_000001418ef25c90;
    %load/vec4 v000001418ef59790_0;
    %flag_set/vec4 8;
    %jmp/0xz  T_14.0, 8;
    %load/vec4 v000001418ef58890_0;
    %assign/vec4 v000001418ef587f0_0, 0;
    %load/vec4 v000001418ef59470_0;
    %assign/vec4 v000001418ef57f30_0, 0;
T_14.0 ;
    %jmp T_14;
    .thread T_14, $push;
    .scope S_000001418eee0450;
T_15 ;
    %pushi/vec4 0, 1, 1;
    %store/vec4 v000001418ef591f0_0, 0, 1;
    %pushi/vec4 0, 1, 1;
    %store/vec4 v000001418ef58390_0, 0, 1;
    %end;
    .thread T_15;
    .scope S_000001418eee0450;
T_16 ;
    %wait E_000001418ef265d0;
    %load/vec4 v000001418ef57fd0_0;
    %flag_set/vec4 8;
    %jmp/0xz  T_16.0, 8;
    %load/vec4 v000001418ef589d0_0;
    %assign/vec4 v000001418ef58390_0, 0;
    %load/vec4 v000001418ef58930_0;
    %assign/vec4 v000001418ef591f0_0, 0;
T_16.0 ;
    %jmp T_16;
    .thread T_16, $push;
    .scope S_000001418eee9470;
T_17 ;
    %pushi/vec4 0, 1, 1;
    %store/vec4 v000001418ef57d50_0, 0, 1;
    %pushi/vec4 0, 1, 1;
    %store/vec4 v000001418ef58cf0_0, 0, 1;
    %end;
    .thread T_17;
    .scope S_000001418eee9470;
T_18 ;
    %wait E_000001418ef26710;
    %load/vec4 v000001418ef59510_0;
    %flag_set/vec4 8;
    %jmp/0xz  T_18.0, 8;
    %load/vec4 v000001418ef58610_0;
    %assign/vec4 v000001418ef58cf0_0, 0;
    %load/vec4 v000001418ef57cb0_0;
    %assign/vec4 v000001418ef57d50_0, 0;
T_18.0 ;
    %jmp T_18;
    .thread T_18, $push;
    .scope S_000001418eee9600;
T_19 ;
    %pushi/vec4 0, 1, 1;
    %store/vec4 v000001418ef596f0_0, 0, 1;
    %pushi/vec4 0, 1, 1;
    %store/vec4 v000001418ef59830_0, 0, 1;
    %end;
    .thread T_19;
    .scope S_000001418eee9600;
T_20 ;
    %wait E_000001418ef25e10;
    %load/vec4 v000001418ef59150_0;
    %flag_set/vec4 8;
    %jmp/0xz  T_20.0, 8;
    %load/vec4 v000001418ef598d0_0;
    %assign/vec4 v000001418ef59830_0, 0;
    %load/vec4 v000001418ef58e30_0;
    %assign/vec4 v000001418ef596f0_0, 0;
T_20.0 ;
    %jmp T_20;
    .thread T_20, $push;
    .scope S_000001418eeeef60;
T_21 ;
    %pushi/vec4 0, 1, 1;
    %store/vec4 v000001418ef59e00_0, 0, 1;
    %pushi/vec4 0, 1, 1;
    %store/vec4 v000001418ef5a440_0, 0, 1;
    %end;
    .thread T_21;
    .scope S_000001418eeeef60;
T_22 ;
    %wait E_000001418ef26450;
    %load/vec4 v000001418ef59cc0_0;
    %flag_set/vec4 8;
    %jmp/0xz  T_22.0, 8;
    %load/vec4 v000001418ef5b660_0;
    %assign/vec4 v000001418ef5a440_0, 0;
    %load/vec4 v000001418ef5a300_0;
    %assign/vec4 v000001418ef59e00_0, 0;
T_22.0 ;
    %jmp T_22;
    .thread T_22, $push;
    .scope S_000001418eedfd00;
T_23 ;
    %pushi/vec4 0, 65535, 16;
    %store/vec4 v000001418ef5a080_0, 0, 16;
    %end;
    .thread T_23;
    .scope S_000001418eedfd00;
T_24 ;
    %wait E_000001418ef263d0;
    %load/vec4 v000001418ef5a1c0_0;
    %flag_set/vec4 8;
    %jmp/0xz  T_24.0, 8;
    %load/vec4 v000001418ef5aa80_0;
    %dup/vec4;
    %pushi/vec4 0, 0, 4;
    %cmp/u;
    %jmp/1 T_24.2, 6;
    %dup/vec4;
    %pushi/vec4 1, 0, 4;
    %cmp/u;
    %jmp/1 T_24.3, 6;
    %dup/vec4;
    %pushi/vec4 2, 0, 4;
    %cmp/u;
    %jmp/1 T_24.4, 6;
    %dup/vec4;
    %pushi/vec4 3, 0, 4;
    %cmp/u;
    %jmp/1 T_24.5, 6;
    %dup/vec4;
    %pushi/vec4 4, 0, 4;
    %cmp/u;
    %jmp/1 T_24.6, 6;
    %pushi/vec4 0, 65535, 16;
    %assign/vec4 v000001418ef5a080_0, 0;
    %jmp T_24.8;
T_24.2 ;
    %load/vec4 v000001418ef5a620_0;
    %assign/vec4 v000001418ef5a080_0, 0;
    %jmp T_24.8;
T_24.3 ;
    %pushi/vec4 0, 0, 15;
    %load/vec4 v000001418ef5a940_0;
    %concat/vec4; draw_concat_vec4
    %assign/vec4 v000001418ef5a080_0, 0;
    %jmp T_24.8;
T_24.4 ;
    %pushi/vec4 0, 0, 15;
    %load/vec4 v000001418ef5b3e0_0;
    %concat/vec4; draw_concat_vec4
    %assign/vec4 v000001418ef5a080_0, 0;
    %jmp T_24.8;
T_24.5 ;
    %pushi/vec4 0, 0, 15;
    %load/vec4 v000001418ef5a9e0_0;
    %concat/vec4; draw_concat_vec4
    %assign/vec4 v000001418ef5a080_0, 0;
    %jmp T_24.8;
T_24.6 ;
    %pushi/vec4 0, 0, 15;
    %load/vec4 v000001418ef5af80_0;
    %concat/vec4; draw_concat_vec4
    %assign/vec4 v000001418ef5a080_0, 0;
    %jmp T_24.8;
T_24.8 ;
    %pop/vec4 1;
    %jmp T_24.1;
T_24.0 ;
    %pushi/vec4 0, 65535, 16;
    %assign/vec4 v000001418ef5a080_0, 0;
T_24.1 ;
    %jmp T_24;
    .thread T_24, $push;
    .scope S_000001418eed7090;
T_25 ;
    %wait E_000001418ef26090;
    %load/vec4 v000001418ef59970_0;
    %dup/vec4;
    %pushi/vec4 0, 0, 1;
    %cmp/u;
    %jmp/1 T_25.0, 6;
    %dup/vec4;
    %pushi/vec4 1, 0, 1;
    %cmp/u;
    %jmp/1 T_25.1, 6;
    %jmp T_25.2;
T_25.0 ;
    %load/vec4 v000001418ef595b0_0;
    %assign/vec4 v000001418ef57ad0_0, 0;
    %jmp T_25.2;
T_25.1 ;
    %load/vec4 v000001418ef57b70_0;
    %assign/vec4 v000001418ef57ad0_0, 0;
    %jmp T_25.2;
T_25.2 ;
    %pop/vec4 1;
    %jmp T_25;
    .thread T_25, $push;
    .scope S_000001418eedfb70;
T_26 ;
    %wait E_000001418ef26690;
    %load/vec4 v000001418ef58250_0;
    %dup/vec4;
    %pushi/vec4 0, 0, 1;
    %cmp/u;
    %jmp/1 T_26.0, 6;
    %dup/vec4;
    %pushi/vec4 1, 0, 1;
    %cmp/u;
    %jmp/1 T_26.1, 6;
    %jmp T_26.2;
T_26.0 ;
    %load/vec4 v000001418ef58070_0;
    %assign/vec4 v000001418ef59650_0, 0;
    %jmp T_26.2;
T_26.1 ;
    %load/vec4 v000001418ef581b0_0;
    %assign/vec4 v000001418ef59650_0, 0;
    %jmp T_26.2;
T_26.2 ;
    %pop/vec4 1;
    %jmp T_26;
    .thread T_26, $push;
    .scope S_000001418f0231f0;
T_27 ;
    %pushi/vec4 0, 0, 3;
    %assign/vec4 v000001418ef5d7b0_0, 0;
    %pushi/vec4 0, 0, 1;
    %assign/vec4 v000001418ef5d3f0_0, 0;
    %pushi/vec4 1, 0, 1;
    %assign/vec4 v000001418ef5c630_0, 0;
    %end;
    .thread T_27;
    .scope S_000001418f0231f0;
T_28 ;
    %wait E_000001418ef26950;
    %load/vec4 v000001418ef5c770_0;
    %flag_set/vec4 8;
    %jmp/0xz  T_28.0, 8;
    %pushi/vec4 0, 0, 3;
    %assign/vec4 v000001418ef5d7b0_0, 0;
    %pushi/vec4 0, 0, 1;
    %assign/vec4 v000001418ef5d3f0_0, 0;
    %pushi/vec4 1, 0, 1;
    %assign/vec4 v000001418ef5c630_0, 0;
    %jmp T_28.1;
T_28.0 ;
    %load/vec4 v000001418ef5d2b0_0;
    %flag_set/vec4 9;
    %flag_get/vec4 9;
    %jmp/0 T_28.4, 9;
    %load/vec4 v000001418ef5d3f0_0;
    %inv;
    %and;
T_28.4;
    %flag_set/vec4 8;
    %jmp/0xz  T_28.2, 8;
    %load/vec4 v000001418ef5bff0_0;
    %load/vec4 v000001418ef5d7b0_0;
    %pad/u 5;
    %ix/vec4 3;
    %ix/load 4, 0, 0; Constant delay
    %assign/vec4/a/d v000001418ef5c090, 0, 4;
    %load/vec4 v000001418ef5d7b0_0;
    %addi 1, 0, 3;
    %assign/vec4 v000001418ef5d7b0_0, 0;
    %pushi/vec4 0, 0, 1;
    %assign/vec4 v000001418ef5c630_0, 0;
    %load/vec4 v000001418ef5d7b0_0;
    %cmpi/e 7, 0, 3;
    %jmp/0xz  T_28.5, 4;
    %pushi/vec4 1, 0, 1;
    %assign/vec4 v000001418ef5d3f0_0, 0;
T_28.5 ;
    %jmp T_28.3;
T_28.2 ;
    %load/vec4 v000001418ef5d490_0;
    %flag_set/vec4 9;
    %flag_get/vec4 9;
    %jmp/0 T_28.9, 9;
    %load/vec4 v000001418ef5c630_0;
    %inv;
    %and;
T_28.9;
    %flag_set/vec4 8;
    %jmp/0xz  T_28.7, 8;
    %load/vec4 v000001418ef5d7b0_0;
    %subi 1, 0, 3;
    %store/vec4 v000001418ef5d7b0_0, 0, 3;
    %pushi/vec4 0, 0, 1;
    %assign/vec4 v000001418ef5d3f0_0, 0;
    %load/vec4 v000001418ef5d7b0_0;
    %cmpi/e 0, 0, 3;
    %jmp/0xz  T_28.10, 4;
    %pushi/vec4 1, 0, 1;
    %assign/vec4 v000001418ef5c630_0, 0;
T_28.10 ;
T_28.7 ;
T_28.3 ;
T_28.1 ;
    %jmp T_28;
    .thread T_28;
    .scope S_000001418eea7430;
T_29 ;
    %pushi/vec4 0, 0, 1;
    %store/vec4 v000001418f027840_0, 0, 1;
    %end;
    .thread T_29;
    .scope S_000001418eea7430;
T_30 ;
    %pushi/vec4 0, 0, 16;
    %assign/vec4 v000001418f026d00_0, 0;
    %end;
    .thread T_30;
    .scope S_000001418eea7430;
T_31 ;
    %wait E_000001418ef29750;
    %load/vec4 v000001418f026ee0_0;
    %flag_set/vec4 8;
    %flag_get/vec4 8;
    %jmp/1 T_31.0, 8;
    %load/vec4 v000001418f0275c0_0;
    %or;
T_31.0;
    %assign/vec4 v000001418f027840_0, 0;
    %load/vec4 v000001418ef5d990_0;
    %assign/vec4 v000001418f026d00_0, 0;
    %jmp T_31;
    .thread T_31, $push;
    .scope S_000001418eea72a0;
T_32 ;
    %pushi/vec4 1, 0, 1;
    %store/vec4 v000001418f026260_0, 0, 1;
    %pushi/vec4 0, 0, 1;
    %store/vec4 v000001418f026f80_0, 0, 1;
    %pushi/vec4 5, 0, 16;
    %store/vec4 v000001418f0263a0_0, 0, 16;
    %pushi/vec4 0, 0, 1;
    %store/vec4 v000001418f027e80_0, 0, 1;
    %pushi/vec4 0, 0, 1;
    %store/vec4 v000001418f0270c0_0, 0, 1;
    %end;
    .thread T_32;
    .scope S_000001418eea72a0;
T_33 ;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v000001418f026da0_0, 0, 32;
T_33.0 ;
    %load/vec4 v000001418f026da0_0;
    %cmpi/s 60, 0, 32;
    %jmp/0xz T_33.1, 5;
    %delay 1000, 0;
    %load/vec4 v000001418f026260_0;
    %inv;
    %store/vec4 v000001418f026260_0, 0, 1;
    ; show_stmt_assign_vector: Get l-value for compressed += operand
    %load/vec4 v000001418f026da0_0;
    %pushi/vec4 1, 0, 32;
    %add;
    %store/vec4 v000001418f026da0_0, 0, 32;
    %jmp T_33.0;
T_33.1 ;
    %vpi_call 3 48 "$finish" {0 0 0};
    %end;
    .thread T_33;
    .scope S_000001418eea72a0;
T_34 ;
    %vpi_call 3 52 "$dumpfile", "tests/up_tb.vcd" {0 0 0};
    %vpi_call 3 53 "$dumpvars", 32'sb00000000000000000000000000000000, S_000001418eea72a0 {0 0 0};
    %vpi_call 3 54 "$dumpon" {0 0 0};
    %end;
    .thread T_34;
# The file index is used to find the file name in the following table.
:file_names 16;
    "N/A";
    "<interactive>";
    "./src/memory/rf.v";
    "./tests/up_tb.v";
    "./up.v";
    "./src/basic/a.v";
    "./src/basic/alu.v";
    "./src/control/id.v";
    "./src/utils/mux.v";
    "./src/io/io_ports.v";
    "./src/io/analog_io.v";
    "./src/io/digital_io.v";
    "./src/control/counter.v";
    "./src/memory/registers.v";
    "./src/memory/rom.v";
    "./src/utils/stack.v";
