opcode 0 ADD(Reg, Reg, Reg) {
    A;;
    *:;;
}

output(1) {
    5: A;;
}

input {
    A: 5;;
    opsize;
    phase;
}

header {
    A
}