Fitter report for ARM_System
Fri Jun 16 22:03:09 2023
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. PLL Usage Summary
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter RAM Summary
 25. Routing Usage Summary
 26. I/O Rules Summary
 27. I/O Rules Details
 28. I/O Rules Matrix
 29. Fitter Device Options
 30. Operating Settings and Conditions
 31. Estimated Delay Added for Hold Timing Summary
 32. Estimated Delay Added for Hold Timing Details
 33. Fitter Messages
 34. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------+
; Fitter Summary                                                               ;
+---------------------------------+--------------------------------------------+
; Fitter Status                   ; Successful - Fri Jun 16 22:03:09 2023      ;
; Quartus II 64-Bit Version       ; 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name                   ; ARM_System                                 ;
; Top-level Entity Name           ; ARM_System                                 ;
; Family                          ; Cyclone V                                  ;
; Device                          ; 5CGXFC7C7F23C8                             ;
; Timing Models                   ; Final                                      ;
; Logic utilization (in ALMs)     ; 978 / 56,480 ( 2 % )                       ;
; Total registers                 ; 1303                                       ;
; Total pins                      ; 108 / 268 ( 40 % )                         ;
; Total virtual pins              ; 0                                          ;
; Total block memory bits         ; 65,536 / 7,024,640 ( < 1 % )               ;
; Total DSP Blocks                ; 0 / 156 ( 0 % )                            ;
; Total HSSI RX PCSs              ; 0 / 6 ( 0 % )                              ;
; Total HSSI PMA RX Deserializers ; 0 / 6 ( 0 % )                              ;
; Total HSSI TX PCSs              ; 0 / 6 ( 0 % )                              ;
; Total HSSI TX Channels          ; 0 / 6 ( 0 % )                              ;
; Total PLLs                      ; 1 / 13 ( 8 % )                             ;
; Total DLLs                      ; 0 / 4 ( 0 % )                              ;
+---------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 5CGXFC7C7F23C8                        ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                           ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                         ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------+
; I/O Assignment Warnings                         ;
+----------+--------------------------------------+
; Pin Name ; Reason                               ;
+----------+--------------------------------------+
; UART_TXD ; Missing drive strength and slew rate ;
; HEX7[0]  ; Missing drive strength and slew rate ;
; HEX7[1]  ; Missing drive strength and slew rate ;
; HEX7[2]  ; Missing drive strength and slew rate ;
; HEX7[3]  ; Missing drive strength and slew rate ;
; HEX7[4]  ; Missing drive strength and slew rate ;
; HEX7[5]  ; Missing drive strength and slew rate ;
; HEX7[6]  ; Missing drive strength and slew rate ;
; HEX6[0]  ; Missing drive strength and slew rate ;
; HEX6[1]  ; Missing drive strength and slew rate ;
; HEX6[2]  ; Missing drive strength and slew rate ;
; HEX6[3]  ; Missing drive strength and slew rate ;
; HEX6[4]  ; Missing drive strength and slew rate ;
; HEX6[5]  ; Missing drive strength and slew rate ;
; HEX6[6]  ; Missing drive strength and slew rate ;
; HEX5[0]  ; Missing drive strength and slew rate ;
; HEX5[1]  ; Missing drive strength and slew rate ;
; HEX5[2]  ; Missing drive strength and slew rate ;
; HEX5[3]  ; Missing drive strength and slew rate ;
; HEX5[4]  ; Missing drive strength and slew rate ;
; HEX5[5]  ; Missing drive strength and slew rate ;
; HEX5[6]  ; Missing drive strength and slew rate ;
; HEX4[0]  ; Missing drive strength and slew rate ;
; HEX4[1]  ; Missing drive strength and slew rate ;
; HEX4[2]  ; Missing drive strength and slew rate ;
; HEX4[3]  ; Missing drive strength and slew rate ;
; HEX4[4]  ; Missing drive strength and slew rate ;
; HEX4[5]  ; Missing drive strength and slew rate ;
; HEX4[6]  ; Missing drive strength and slew rate ;
; HEX3[0]  ; Missing drive strength and slew rate ;
; HEX3[1]  ; Missing drive strength and slew rate ;
; HEX3[2]  ; Missing drive strength and slew rate ;
; HEX3[3]  ; Missing drive strength and slew rate ;
; HEX3[4]  ; Missing drive strength and slew rate ;
; HEX3[5]  ; Missing drive strength and slew rate ;
; HEX3[6]  ; Missing drive strength and slew rate ;
; HEX2[0]  ; Missing drive strength and slew rate ;
; HEX2[1]  ; Missing drive strength and slew rate ;
; HEX2[2]  ; Missing drive strength and slew rate ;
; HEX2[3]  ; Missing drive strength and slew rate ;
; HEX2[4]  ; Missing drive strength and slew rate ;
; HEX2[5]  ; Missing drive strength and slew rate ;
; HEX2[6]  ; Missing drive strength and slew rate ;
; HEX1[0]  ; Missing drive strength and slew rate ;
; HEX1[1]  ; Missing drive strength and slew rate ;
; HEX1[2]  ; Missing drive strength and slew rate ;
; HEX1[3]  ; Missing drive strength and slew rate ;
; HEX1[4]  ; Missing drive strength and slew rate ;
; HEX1[5]  ; Missing drive strength and slew rate ;
; HEX1[6]  ; Missing drive strength and slew rate ;
; HEX0[0]  ; Missing drive strength and slew rate ;
; HEX0[1]  ; Missing drive strength and slew rate ;
; HEX0[2]  ; Missing drive strength and slew rate ;
; HEX0[3]  ; Missing drive strength and slew rate ;
; HEX0[4]  ; Missing drive strength and slew rate ;
; HEX0[5]  ; Missing drive strength and slew rate ;
; HEX0[6]  ; Missing drive strength and slew rate ;
; LEDR[0]  ; Missing drive strength and slew rate ;
; LEDR[1]  ; Missing drive strength and slew rate ;
; LEDR[2]  ; Missing drive strength and slew rate ;
; LEDR[3]  ; Missing drive strength and slew rate ;
; LEDR[4]  ; Missing drive strength and slew rate ;
; LEDR[5]  ; Missing drive strength and slew rate ;
; LEDR[6]  ; Missing drive strength and slew rate ;
; LEDR[7]  ; Missing drive strength and slew rate ;
; LEDR[8]  ; Missing drive strength and slew rate ;
; LEDR[9]  ; Missing drive strength and slew rate ;
; LEDR[10] ; Missing drive strength and slew rate ;
; LEDR[11] ; Missing drive strength and slew rate ;
; LEDR[12] ; Missing drive strength and slew rate ;
; LEDR[13] ; Missing drive strength and slew rate ;
; LEDR[14] ; Missing drive strength and slew rate ;
; LEDR[15] ; Missing drive strength and slew rate ;
; LEDR[16] ; Missing drive strength and slew rate ;
; LEDR[17] ; Missing drive strength and slew rate ;
; LEDG[0]  ; Missing drive strength and slew rate ;
; LEDG[1]  ; Missing drive strength and slew rate ;
; LEDG[2]  ; Missing drive strength and slew rate ;
; LEDG[3]  ; Missing drive strength and slew rate ;
; LEDG[4]  ; Missing drive strength and slew rate ;
; LEDG[5]  ; Missing drive strength and slew rate ;
; LEDG[6]  ; Missing drive strength and slew rate ;
; LEDG[7]  ; Missing drive strength and slew rate ;
; LEDG[8]  ; Missing drive strength and slew rate ;
+----------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                  ;
+-----------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+---------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                            ; Action     ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                      ; Destination Port ; Destination Port Name ;
+-----------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+---------------------------------------------------------------------------------------+------------------+-----------------------+
; ALTPLL_clkgen:pll0|altpll:altpll_component|ALTPLL_clkgen_altpll:auto_generated|wire_generic_pll1_outclk~CLKENA0 ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                       ;                  ;                       ;
; ALTPLL_clkgen:pll0|altpll:altpll_component|ALTPLL_clkgen_altpll:auto_generated|wire_generic_pll2_outclk~CLKENA0 ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                       ;                  ;                       ;
; TimerCounter:Timer|CompareR[9]                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TimerCounter:Timer|CompareR[9]~DUPLICATE                                              ;                  ;                       ;
; TimerCounter:Timer|CompareR[10]                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TimerCounter:Timer|CompareR[10]~DUPLICATE                                             ;                  ;                       ;
; TimerCounter:Timer|CompareR[11]                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TimerCounter:Timer|CompareR[11]~DUPLICATE                                             ;                  ;                       ;
; TimerCounter:Timer|CompareR[29]                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TimerCounter:Timer|CompareR[29]~DUPLICATE                                             ;                  ;                       ;
; TimerCounter:Timer|CompareR[31]                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TimerCounter:Timer|CompareR[31]~DUPLICATE                                             ;                  ;                       ;
; TimerCounter:Timer|CounterR[21]                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TimerCounter:Timer|CounterR[21]~DUPLICATE                                             ;                  ;                       ;
; TimerCounter:Timer|CounterR[24]                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TimerCounter:Timer|CounterR[24]~DUPLICATE                                             ;                  ;                       ;
; TimerCounter:Timer|StatusR[0]                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TimerCounter:Timer|StatusR[0]~DUPLICATE                                               ;                  ;                       ;
; armreduced:arm_cpu|register:ALUoutRegister|regout[23]                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; armreduced:arm_cpu|register:ALUoutRegister|regout[23]~DUPLICATE                       ;                  ;                       ;
; armreduced:arm_cpu|register:A_Register|regout[19]                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; armreduced:arm_cpu|register:A_Register|regout[19]~DUPLICATE                           ;                  ;                       ;
; armreduced:arm_cpu|register:B_Register|regout[0]                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; armreduced:arm_cpu|register:B_Register|regout[0]~DUPLICATE                            ;                  ;                       ;
; armreduced:arm_cpu|register:B_Register|regout[3]                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; armreduced:arm_cpu|register:B_Register|regout[3]~DUPLICATE                            ;                  ;                       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register5|regout[13]                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; armreduced:arm_cpu|registerfile:RegisterFile|register:register5|regout[13]~DUPLICATE  ;                  ;                       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register5|regout[25]                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; armreduced:arm_cpu|registerfile:RegisterFile|register:register5|regout[25]~DUPLICATE  ;                  ;                       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register5|regout[28]                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; armreduced:arm_cpu|registerfile:RegisterFile|register:register5|regout[28]~DUPLICATE  ;                  ;                       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register8|regout[5]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; armreduced:arm_cpu|registerfile:RegisterFile|register:register8|regout[5]~DUPLICATE   ;                  ;                       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register8|regout[30]                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; armreduced:arm_cpu|registerfile:RegisterFile|register:register8|regout[30]~DUPLICATE  ;                  ;                       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register15|regout[2]                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; armreduced:arm_cpu|registerfile:RegisterFile|register:register15|regout[2]~DUPLICATE  ;                  ;                       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register15|regout[31]                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; armreduced:arm_cpu|registerfile:RegisterFile|register:register15|regout[31]~DUPLICATE ;                  ;                       ;
; armreduced:arm_cpu|signalunit:SignalControl|oneStep:Next_step|step3[9]                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; armreduced:arm_cpu|signalunit:SignalControl|oneStep:Next_step|step3[9]~DUPLICATE      ;                  ;                       ;
; miniUART:UART|RxUnit:RxDev|BitCnt[2]                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; miniUART:UART|RxUnit:RxDev|BitCnt[2]~DUPLICATE                                        ;                  ;                       ;
; miniUART:UART|RxUnit:RxDev|BitCnt[3]                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; miniUART:UART|RxUnit:RxDev|BitCnt[3]~DUPLICATE                                        ;                  ;                       ;
; miniUART:UART|TxUnit:TxDev|BitCnt[2]                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; miniUART:UART|TxUnit:TxDev|BitCnt[2]~DUPLICATE                                        ;                  ;                       ;
; miniUART:UART|TxUnit:TxDev|BitCnt[3]                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; miniUART:UART|TxUnit:TxDev|BitCnt[3]~DUPLICATE                                        ;                  ;                       ;
+-----------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+---------------------------------------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 2881 ) ; 0.00 % ( 0 / 2881 )        ; 0.00 % ( 0 / 2881 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 2881 ) ; 0.00 % ( 0 / 2881 )        ; 0.00 % ( 0 / 2881 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 2872 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 9 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/dinle/Code/Assignment/Assignmnet_2023_1/CA/TermProject_Multicycle/ARM_System_Syn/ARM_System.pin.


+------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                            ;
+-------------------------------------------------------------+--------------------+-------+
; Resource                                                    ; Usage              ; %     ;
+-------------------------------------------------------------+--------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 978 / 56,480       ; 2 %   ;
; ALMs needed [=A-B+C]                                        ; 978                ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 981 / 56,480       ; 2 %   ;
;         [a] ALMs used for LUT logic and registers           ; 468                ;       ;
;         [b] ALMs used for LUT logic                         ; 378                ;       ;
;         [c] ALMs used for registers                         ; 135                ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                  ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 38 / 56,480        ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 35 / 56,480        ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                  ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 18                 ;       ;
;         [c] Due to LAB input limits                         ; 17                 ;       ;
;         [d] Due to virtual I/Os                             ; 0                  ;       ;
;                                                             ;                    ;       ;
; Difficulty packing design                                   ; Low                ;       ;
;                                                             ;                    ;       ;
; Total LABs:  partially or completely used                   ; 115 / 5,648        ; 2 %   ;
;     -- Logic LABs                                           ; 115                ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                  ;       ;
;                                                             ;                    ;       ;
; Combinational ALUT usage for logic                          ; 1,347              ;       ;
;     -- 7 input functions                                    ; 17                 ;       ;
;     -- 6 input functions                                    ; 409                ;       ;
;     -- 5 input functions                                    ; 251                ;       ;
;     -- 4 input functions                                    ; 117                ;       ;
;     -- <=3 input functions                                  ; 553                ;       ;
; Combinational ALUT usage for route-throughs                 ; 134                ;       ;
; Dedicated logic registers                                   ; 1,303              ;       ;
;     -- By type:                                             ;                    ;       ;
;         -- Primary logic registers                          ; 1,206 / 112,960    ; 1 %   ;
;         -- Secondary logic registers                        ; 97 / 112,960       ; < 1 % ;
;     -- By function:                                         ;                    ;       ;
;         -- Design implementation registers                  ; 1,279              ;       ;
;         -- Routing optimization registers                   ; 24                 ;       ;
;                                                             ;                    ;       ;
; Virtual pins                                                ; 0                  ;       ;
; I/O pins                                                    ; 108 / 268          ; 40 %  ;
;     -- Clock pins                                           ; 6 / 11             ; 55 %  ;
;     -- Dedicated input pins                                 ; 0 / 23             ; 0 %   ;
;                                                             ;                    ;       ;
; Global signals                                              ; 3                  ;       ;
; M10K blocks                                                 ; 7 / 686            ; 1 %   ;
; Total MLAB memory bits                                      ; 0                  ;       ;
; Total block memory bits                                     ; 65,536 / 7,024,640 ; < 1 % ;
; Total block memory implementation bits                      ; 71,680 / 7,024,640 ; 1 %   ;
; Total DSP Blocks                                            ; 0 / 156            ; 0 %   ;
; Fractional PLLs                                             ; 1 / 7              ; 14 %  ;
; Global clocks                                               ; 2 / 16             ; 13 %  ;
; Quadrant clocks                                             ; 0 / 88             ; 0 %   ;
; Horizontal periphery clocks and Vertical periphery clocks   ; 0 / 18             ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 120            ; 0 %   ;
; SERDES Receivers                                            ; 0 / 120            ; 0 %   ;
; JTAGs                                                       ; 0 / 1              ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1              ; 0 %   ;
; CRC blocks                                                  ; 0 / 1              ; 0 %   ;
; Remote update blocks                                        ; 0 / 1              ; 0 %   ;
; Hard IPs                                                    ; 0 / 1              ; 0 %   ;
; Standard RX PCSs                                            ; 0 / 6              ; 0 %   ;
; HSSI PMA RX Deserializers                                   ; 0 / 6              ; 0 %   ;
; Standard TX PCSs                                            ; 0 / 6              ; 0 %   ;
; HSSI PMA TX Serializers                                     ; 0 / 6              ; 0 %   ;
; Channel PLLs                                                ; 0 / 6              ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3              ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2              ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 0% / 0% / 1%       ;       ;
; Peak interconnect usage (total/H/V)                         ; 20% / 20% / 19%    ;       ;
; Maximum fan-out                                             ; 1303               ;       ;
; Highest non-global fan-out                                  ; 1122               ;       ;
; Total fan-out                                               ; 10181              ;       ;
; Average fan-out                                             ; 3.38               ;       ;
+-------------------------------------------------------------+--------------------+-------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                          ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 978 / 56480 ( 2 % )   ; 0 / 56480 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 978                   ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 981 / 56480 ( 2 % )   ; 0 / 56480 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 468                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 378                   ; 0                              ;
;         [c] ALMs used for registers                         ; 135                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 38 / 56480 ( < 1 % )  ; 0 / 56480 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 35 / 56480 ( < 1 % )  ; 0 / 56480 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 18                    ; 0                              ;
;         [c] Due to LAB input limits                         ; 17                    ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                            ;
;                                                             ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 115 / 5648 ( 2 % )    ; 0 / 5648 ( 0 % )               ;
;     -- Logic LABs                                           ; 115                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 1347                  ; 0                              ;
;     -- 7 input functions                                    ; 17                    ; 0                              ;
;     -- 6 input functions                                    ; 409                   ; 0                              ;
;     -- 5 input functions                                    ; 251                   ; 0                              ;
;     -- 4 input functions                                    ; 117                   ; 0                              ;
;     -- <=3 input functions                                  ; 553                   ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 134                   ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                                ;
;         -- Primary logic registers                          ; 1206 / 112960 ( 1 % ) ; 0 / 112960 ( 0 % )             ;
;         -- Secondary logic registers                        ; 97 / 112960 ( < 1 % ) ; 0 / 112960 ( 0 % )             ;
;     -- By function:                                         ;                       ;                                ;
;         -- Design implementation registers                  ; 1279                  ; 0                              ;
;         -- Routing optimization registers                   ; 24                    ; 0                              ;
;                                                             ;                       ;                                ;
;                                                             ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                              ;
; I/O pins                                                    ; 107                   ; 1                              ;
; I/O registers                                               ; 0                     ; 0                              ;
; Total block memory bits                                     ; 65536                 ; 0                              ;
; Total block memory implementation bits                      ; 71680                 ; 0                              ;
; M10K block                                                  ; 7 / 686 ( 1 % )       ; 0 / 686 ( 0 % )                ;
; Clock enable block                                          ; 0 / 122 ( 0 % )       ; 2 / 122 ( 1 % )                ;
; Fractional PLL                                              ; 0 / 7 ( 0 % )         ; 1 / 7 ( 14 % )                 ;
; PLL Output Counter                                          ; 0 / 63 ( 0 % )        ; 2 / 63 ( 3 % )                 ;
; PLL Reconfiguration Block                                   ; 0 / 7 ( 0 % )         ; 1 / 7 ( 14 % )                 ;
; PLL Reference Clock Select Block                            ; 0 / 7 ( 0 % )         ; 1 / 7 ( 14 % )                 ;
;                                                             ;                       ;                                ;
; Connections                                                 ;                       ;                                ;
;     -- Input Connections                                    ; 1317                  ; 0                              ;
;     -- Registered Input Connections                         ; 1303                  ; 0                              ;
;     -- Output Connections                                   ; 0                     ; 1317                           ;
;     -- Registered Output Connections                        ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Internal Connections                                        ;                       ;                                ;
;     -- Total Connections                                    ; 10655                 ; 1363                           ;
;     -- Registered Connections                               ; 5455                  ; 0                              ;
;                                                             ;                       ;                                ;
; External Connections                                        ;                       ;                                ;
;     -- Top                                                  ; 0                     ; 1317                           ;
;     -- hard_block:auto_generated_inst                       ; 1317                  ; 0                              ;
;                                                             ;                       ;                                ;
; Partition Interface                                         ;                       ;                                ;
;     -- Input Ports                                          ; 24                    ; 1                              ;
;     -- Output Ports                                         ; 84                    ; 2                              ;
;     -- Bidir Ports                                          ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Registered Ports                                            ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Port Connectivity                                           ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                              ;
+-------------------------------------------------------------+-----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                 ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; CLOCK_27 ; H13   ; 7A       ; 56           ; 81           ; 0            ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; Fitter               ;
; KEY[0]   ; J9    ; 8A       ; 36           ; 81           ; 0            ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; Fitter               ;
; KEY[1]   ; Y11   ; 3B       ; 40           ; 0            ; 51           ; 15                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; Fitter               ;
; KEY[2]   ; C11   ; 7A       ; 50           ; 81           ; 74           ; 15                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; Fitter               ;
; KEY[3]   ; K9    ; 7A       ; 52           ; 81           ; 51           ; 15                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; Fitter               ;
; SW[0]    ; P12   ; 3B       ; 36           ; 0            ; 34           ; 15                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; Fitter               ;
; SW[10]   ; V13   ; 4A       ; 50           ; 0            ; 57           ; 15                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; Fitter               ;
; SW[11]   ; A9    ; 8A       ; 36           ; 81           ; 51           ; 15                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; Fitter               ;
; SW[12]   ; P16   ; 5A       ; 89           ; 9            ; 3            ; 15                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; Fitter               ;
; SW[13]   ; Y15   ; 4A       ; 54           ; 0            ; 0            ; 15                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; Fitter               ;
; SW[14]   ; Y10   ; 3B       ; 34           ; 0            ; 91           ; 15                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; Fitter               ;
; SW[15]   ; M20   ; 5B       ; 89           ; 37           ; 37           ; 15                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; Fitter               ;
; SW[16]   ; G10   ; 8A       ; 40           ; 81           ; 0            ; 15                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; Fitter               ;
; SW[17]   ; K17   ; 5B       ; 89           ; 37           ; 3            ; 15                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; Fitter               ;
; SW[1]    ; M18   ; 5B       ; 89           ; 36           ; 20           ; 15                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; Fitter               ;
; SW[2]    ; G12   ; 7A       ; 52           ; 81           ; 17           ; 15                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; Fitter               ;
; SW[3]    ; H11   ; 7A       ; 52           ; 81           ; 0            ; 15                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; Fitter               ;
; SW[4]    ; H10   ; 7A       ; 58           ; 81           ; 91           ; 15                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; Fitter               ;
; SW[5]    ; AA14  ; 4A       ; 52           ; 0            ; 51           ; 15                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; Fitter               ;
; SW[6]    ; M22   ; 5B       ; 89           ; 36           ; 37           ; 15                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; Fitter               ;
; SW[7]    ; A15   ; 7A       ; 66           ; 81           ; 74           ; 15                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; Fitter               ;
; SW[8]    ; P9    ; 3B       ; 40           ; 0            ; 17           ; 15                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; Fitter               ;
; SW[9]    ; T13   ; 4A       ; 52           ; 0            ; 0            ; 15                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; Fitter               ;
; UART_RXD ; N9    ; 3B       ; 40           ; 0            ; 0            ; 5                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; Fitter               ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; HEX0[0]  ; M16   ; 5B       ; 89           ; 35           ; 60           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX0[1]  ; K22   ; 5B       ; 89           ; 38           ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX0[2]  ; AA17  ; 4A       ; 60           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX0[3]  ; L8    ; 7A       ; 52           ; 81           ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX0[4]  ; AA13  ; 4A       ; 52           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX0[5]  ; AB11  ; 3B       ; 38           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX0[6]  ; J13   ; 7A       ; 60           ; 81           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX1[0]  ; B15   ; 7A       ; 62           ; 81           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX1[1]  ; U13   ; 4A       ; 50           ; 0            ; 40           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX1[2]  ; A12   ; 7A       ; 54           ; 81           ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX1[3]  ; AB13  ; 4A       ; 50           ; 0            ; 91           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX1[4]  ; W19   ; 4A       ; 62           ; 0            ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX1[5]  ; AB12  ; 4A       ; 50           ; 0            ; 74           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX1[6]  ; Y14   ; 4A       ; 54           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX2[0]  ; A14   ; 7A       ; 66           ; 81           ; 91           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX2[1]  ; H15   ; 7A       ; 64           ; 81           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX2[2]  ; J17   ; 7A       ; 64           ; 81           ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX2[3]  ; N20   ; 5B       ; 89           ; 35           ; 77           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX2[4]  ; H16   ; 7A       ; 64           ; 81           ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX2[5]  ; E14   ; 7A       ; 58           ; 81           ; 40           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX2[6]  ; B13   ; 7A       ; 60           ; 81           ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX3[0]  ; K16   ; 7A       ; 64           ; 81           ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX3[1]  ; N21   ; 5B       ; 89           ; 35           ; 94           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX3[2]  ; AB21  ; 4A       ; 58           ; 0            ; 74           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX3[3]  ; Y17   ; 4A       ; 58           ; 0            ; 40           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX3[4]  ; U15   ; 4A       ; 60           ; 0            ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX3[5]  ; AB20  ; 4A       ; 58           ; 0            ; 91           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX3[6]  ; AB15  ; 4A       ; 54           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX4[0]  ; J19   ; 7A       ; 68           ; 81           ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX4[1]  ; Y16   ; 4A       ; 58           ; 0            ; 57           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX4[2]  ; F13   ; 7A       ; 58           ; 81           ; 57           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX4[3]  ; L19   ; 5B       ; 89           ; 38           ; 3            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX4[4]  ; E16   ; 7A       ; 70           ; 81           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX4[5]  ; H14   ; 7A       ; 60           ; 81           ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX4[6]  ; AA15  ; 4A       ; 54           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX5[0]  ; H18   ; 7A       ; 68           ; 81           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX5[1]  ; V20   ; 4A       ; 62           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX5[2]  ; AB17  ; 4A       ; 56           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX5[3]  ; K21   ; 5B       ; 89           ; 38           ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX5[4]  ; E15   ; 7A       ; 66           ; 81           ; 40           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX5[5]  ; V15   ; 4A       ; 56           ; 0            ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX5[6]  ; T12   ; 4A       ; 52           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX6[0]  ; N16   ; 5B       ; 89           ; 35           ; 43           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX6[1]  ; F15   ; 7A       ; 66           ; 81           ; 57           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX6[2]  ; G15   ; 7A       ; 62           ; 81           ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX6[3]  ; AB18  ; 4A       ; 56           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX6[4]  ; AA20  ; 4A       ; 62           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX6[5]  ; G18   ; 7A       ; 68           ; 81           ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX6[6]  ; J11   ; 7A       ; 58           ; 81           ; 74           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX7[0]  ; C15   ; 7A       ; 62           ; 81           ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX7[1]  ; G13   ; 7A       ; 56           ; 81           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX7[2]  ; G11   ; 7A       ; 56           ; 81           ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX7[3]  ; F14   ; 7A       ; 62           ; 81           ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX7[4]  ; L18   ; 5B       ; 89           ; 38           ; 20           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX7[5]  ; V14   ; 4A       ; 56           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX7[6]  ; AA18  ; 4A       ; 60           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; LEDG[0]  ; H8    ; 8A       ; 38           ; 81           ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; LEDG[1]  ; M21   ; 5B       ; 89           ; 37           ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; LEDG[2]  ; R11   ; 3B       ; 38           ; 0            ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; LEDG[3]  ; C9    ; 8A       ; 34           ; 81           ; 57           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; LEDG[4]  ; AA12  ; 3B       ; 40           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; LEDG[5]  ; AB10  ; 3B       ; 38           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; LEDG[6]  ; K7    ; 8A       ; 40           ; 81           ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; LEDG[7]  ; B5    ; 8A       ; 34           ; 81           ; 91           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; LEDG[8]  ; R12   ; 3B       ; 36           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; LEDR[0]  ; G8    ; 8A       ; 38           ; 81           ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; LEDR[10] ; H9    ; 8A       ; 36           ; 81           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; LEDR[11] ; L7    ; 8A       ; 40           ; 81           ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; LEDR[12] ; B12   ; 7A       ; 54           ; 81           ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; LEDR[13] ; B11   ; 7A       ; 50           ; 81           ; 91           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; LEDR[14] ; F12   ; 7A       ; 56           ; 81           ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; LEDR[15] ; E12   ; 7A       ; 50           ; 81           ; 57           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; LEDR[16] ; D13   ; 7A       ; 54           ; 81           ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; LEDR[17] ; D12   ; 7A       ; 50           ; 81           ; 40           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; LEDR[1]  ; C13   ; 7A       ; 54           ; 81           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; LEDR[2]  ; J7    ; 8A       ; 38           ; 81           ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; LEDR[3]  ; A13   ; 7A       ; 60           ; 81           ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; LEDR[4]  ; R10   ; 3B       ; 38           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; LEDR[5]  ; F10   ; 8A       ; 40           ; 81           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; LEDR[6]  ; A10   ; 8A       ; 36           ; 81           ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; LEDR[7]  ; N19   ; 5B       ; 89           ; 36           ; 3            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; LEDR[8]  ; L22   ; 5B       ; 89           ; 36           ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; LEDR[9]  ; J8    ; 8A       ; 38           ; 81           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; UART_TXD ; L17   ; 5B       ; 89           ; 37           ; 20           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------+
; I/O Bank Usage                                                              ;
+----------+-------------------+---------------+--------------+---------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+-------------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )      ; --            ; --           ; --            ;
; B1L      ; 0 / 14 ( 0 % )    ; --            ; --           ; --            ;
; B0L      ; 0 / 14 ( 0 % )    ; --            ; --           ; --            ;
; 3A       ; 0 / 16 ( 0 % )    ; 3.3V          ; --           ; 3.3V          ;
; 3B       ; 11 / 32 ( 34 % )  ; 3.3V          ; --           ; 3.3V          ;
; 4A       ; 26 / 48 ( 54 % )  ; 3.3V          ; --           ; 3.3V          ;
; 5A       ; 1 / 16 ( 6 % )    ; 3.3V          ; --           ; 3.3V          ;
; 5B       ; 16 / 16 ( 100 % ) ; 3.3V          ; --           ; 3.3V          ;
; 7A       ; 40 / 80 ( 50 % )  ; 3.3V          ; --           ; 3.3V          ;
; 8A       ; 14 / 32 ( 44 % )  ; 3.3V          ; --           ; 3.3V          ;
+----------+-------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A1       ;            ;          ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A2       ; 538        ; 9A       ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; A4       ; 540        ; 9A       ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A5       ; 466        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; A7       ; 475        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 473        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 464        ; 8A       ; SW[11]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A10      ; 462        ; 8A       ; LEDR[6]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A12      ; 444        ; 7A       ; HEX1[2]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A13      ; 432        ; 7A       ; LEDR[3]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A14      ; 420        ; 7A       ; HEX2[0]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A15      ; 418        ; 7A       ; SW[7]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A16      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; A17      ; 403        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A18      ; 401        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 404        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 402        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A22      ; 396        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA1      ; 39         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ; 38         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ; 47         ; 3A       ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ; 105        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA8      ; 108        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA9      ; 115        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA10     ; 113        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 131        ; 3B       ; LEDG[4]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA13     ; 139        ; 4A       ; HEX0[4]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA14     ; 137        ; 4A       ; SW[5]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA15     ; 142        ; 4A       ; HEX4[6]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA17     ; 153        ; 4A       ; HEX0[2]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA18     ; 155        ; 4A       ; HEX7[6]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA19     ; 156        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 158        ; 4A       ; HEX6[4]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA21     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA22     ; 163        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ; 49         ; 3A       ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB4      ; 51         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB5      ; 102        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB6      ; 100        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB7      ; 107        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB8      ; 110        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB9      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ; 124        ; 3B       ; LEDG[5]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB11     ; 126        ; 3B       ; HEX0[5]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB12     ; 134        ; 4A       ; HEX1[5]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB13     ; 132        ; 4A       ; HEX1[3]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB15     ; 140        ; 4A       ; HEX3[6]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB16     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AB17     ; 145        ; 4A       ; HEX5[2]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB18     ; 147        ; 4A       ; HEX6[3]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB19     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ; 148        ; 4A       ; HEX3[5]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB21     ; 150        ; 4A       ; HEX3[2]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB22     ; 161        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B5       ; 468        ; 8A       ; LEDG[7]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B6       ; 470        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 472        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ; 465        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B11      ; 452        ; 7A       ; LEDR[13]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B12      ; 442        ; 7A       ; LEDR[12]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B13      ; 430        ; 7A       ; HEX2[6]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 427        ; 7A       ; HEX1[0]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B16      ; 406        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 384        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 382        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; B20      ; 380        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 387        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 394        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C1       ; 19         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 18         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C5       ; 542        ; 9A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C6       ; 474        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; C8       ; 480        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 467        ; 8A       ; LEDG[3]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C10      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; C11      ; 450        ; 7A       ; KEY[2]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; C13      ; 443        ; 7A       ; LEDR[1]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C14      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; C15      ; 425        ; 7A       ; HEX7[0]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C16      ; 408        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C18      ; 395        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 393        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 378        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ; 385        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C22      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ; 16         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 17         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D6       ; 476        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 478        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D9       ; 479        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D12      ; 449        ; 7A       ; LEDR[17]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D13      ; 441        ; 7A       ; LEDR[16]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D14      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D16      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D17      ; 409        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 379        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ; 376        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 392        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E1       ; 20         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E2       ; 21         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E5       ; 539        ; 9A       ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E6       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E7       ; 484        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E9       ; 477        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ; 469        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E11      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E12      ; 451        ; 7A       ; LEDR[15]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E14      ; 433        ; 7A       ; HEX2[5]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E15      ; 417        ; 7A       ; HEX5[4]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E16      ; 411        ; 7A       ; HEX4[4]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E17      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E18      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E19      ; 377        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ; 398        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E21      ; 374        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ; 390        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 541        ; 9A       ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F5       ; 14         ; B1L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 482        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ; 471        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 455        ; 8A       ; LEDR[5]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; F11      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; F12      ; 440        ; 7A       ; LEDR[14]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; F13      ; 435        ; 7A       ; HEX4[2]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; F14      ; 428        ; 7A       ; HEX7[3]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; F15      ; 419        ; 7A       ; HEX6[1]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; F16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F17      ; 372        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 399        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 397        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 400        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; F22      ; 388        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G1       ; 23         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ; 22         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ; 15         ; B1L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G5       ; 537        ; 9A       ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 481        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; G8       ; 460        ; 8A       ; LEDR[0]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G10      ; 453        ; 8A       ; SW[16]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G11      ; 438        ; 7A       ; HEX7[2]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G12      ; 447        ; 7A       ; SW[2]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G13      ; 439        ; 7A       ; HEX7[1]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G14      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; G15      ; 426        ; 7A       ; HEX6[2]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G16      ; 412        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 410        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 413        ; 7A       ; HEX6[5]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G20      ; 389        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 375        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 386        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ; 536        ; 9A       ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ; 483        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H8       ; 458        ; 8A       ; LEDG[0]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H9       ; 463        ; 8A       ; LEDR[10]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H10      ; 436        ; 7A       ; SW[4]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H11      ; 445        ; 7A       ; SW[3]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H13      ; 437        ; 7A       ; CLOCK_27                        ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H14      ; 429        ; 7A       ; HEX4[5]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H15      ; 423        ; 7A       ; HEX2[1]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H16      ; 421        ; 7A       ; HEX2[4]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H17      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; H18      ; 415        ; 7A       ; HEX5[0]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H19      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H20      ; 391        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ; 373        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J1       ; 24         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ; 25         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 535        ; 9A       ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 457        ; 8A       ; LEDR[2]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; J8       ; 459        ; 8A       ; LEDR[9]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; J9       ; 461        ; 8A       ; KEY[0]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; J10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J11      ; 434        ; 7A       ; HEX6[6]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; J12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J13      ; 431        ; 7A       ; HEX0[6]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; J14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J17      ; 422        ; 7A       ; HEX2[2]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; J18      ; 416        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 414        ; 7A       ; HEX4[0]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; J20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J21      ; 381        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J22      ; 383        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K6       ; 534        ; 9A       ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 456        ; 8A       ; LEDG[6]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; K8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K9       ; 448        ; 7A       ; KEY[3]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; K10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ; 424        ; 7A       ; HEX3[0]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; K17      ; 284        ; 5B       ; SW[17]                          ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; N               ; no       ; Off          ;
; K18      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; K19      ; 407        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K20      ; 405        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K21      ; 289        ; 5B       ; HEX5[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; N               ; no       ; Off          ;
; K22      ; 291        ; 5B       ; HEX0[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L1       ; 27         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ; 26         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L6       ; 533        ; 9A       ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 454        ; 8A       ; LEDR[11]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; L8       ; 446        ; 7A       ; HEX0[3]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; L9       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ; 286        ; 5B       ; UART_TXD                        ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L18      ; 290        ; 5B       ; HEX7[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L19      ; 288        ; 5B       ; HEX4[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L20      ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L22      ; 283        ; 5B       ; LEDR[8]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ; 42         ; 3A       ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ; 64         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M7       ; 66         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M8       ; 112        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M9       ; 114        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ; 278        ; 5B       ; HEX0[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M17      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; M18      ; 282        ; 5B       ; SW[1]                           ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M19      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; M20      ; 285        ; 5B       ; SW[15]                          ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M21      ; 287        ; 5B       ; LEDG[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M22      ; 281        ; 5B       ; SW[6]                           ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N1       ; 28         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ; 29         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N6       ; 58         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N8       ; 106        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N9       ; 130        ; 3B       ; UART_RXD                        ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; N10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 276        ; 5B       ; HEX6[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; N19      ; 280        ; 5B       ; LEDR[7]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N20      ; 277        ; 5B       ; HEX2[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N21      ; 279        ; 5B       ; HEX3[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ; 44         ; 3A       ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ; 56         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P7       ; 67         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P8       ; 104        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P9       ; 128        ; 3B       ; SW[8]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; P10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ; 123        ; 3B       ; SW[0]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; P13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ; 168        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ; 225        ; 5A       ; SW[12]                          ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; N               ; no       ; Off          ;
; P17      ; 227        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P18      ; 226        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P19      ; 224        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P20      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; P21      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; P22      ; 222        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ; 31         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ; 30         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ; 43         ; 3A       ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; R5       ; 54         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R6       ; 52         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R7       ; 65         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R8       ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; R9       ; 119        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R10      ; 125        ; 3B       ; LEDR[4]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R11      ; 127        ; 3B       ; LEDG[2]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R12      ; 121        ; 3B       ; LEDG[8]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ; 170        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R15      ; 219        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R16      ; 221        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R17      ; 223        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R18      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; R20      ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; R21      ; 220        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 218        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T4       ; 45         ; 3A       ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; T5       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T6       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; T7       ; 60         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T8       ; 62         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T9       ; 109        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T10      ; 117        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T11      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; T12      ; 136        ; 4A       ; HEX5[6]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T13      ; 138        ; 4A       ; SW[9]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T14      ; 152        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T15      ; 217        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ; 215        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T18      ; 213        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T19      ; 212        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T20      ; 214        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T22      ; 216        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ; 32         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ; 33         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ; 41         ; B0L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U6       ; 61         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U7       ; 53         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U8       ; 55         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ; 111        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U11      ; 120        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U12      ; 122        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U13      ; 135        ; 4A       ; HEX1[1]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U14      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; U15      ; 154        ; 4A       ; HEX3[4]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U16      ; 176        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U17      ; 178        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U18      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; U20      ; 179        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U21      ; 177        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U22      ; 172        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ; 50         ; 3A       ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; V4       ; 40         ; B0L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V5       ; 46         ; 3A       ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ; 63         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; V9       ; 101        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V10      ; 103        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V11      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ; 133        ; 4A       ; SW[10]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V14      ; 144        ; 4A       ; HEX7[5]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V15      ; 146        ; 4A       ; HEX5[5]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V16      ; 160        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V18      ; 175        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V19      ; 173        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V20      ; 157        ; 4A       ; HEX5[1]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V21      ; 174        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W1       ; 35         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ; 34         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ; 48         ; 3A       ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; W6       ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 57         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W9       ; 59         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W10      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W11      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W12      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W13      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W14      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W15      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W16      ; 162        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W17      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W19      ; 159        ; 4A       ; HEX1[4]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W20      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W21      ; 171        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W22      ; 166        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ; 36         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ; 37         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y7       ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; Y9       ; 118        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y10      ; 116        ; 3B       ; SW[14]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y11      ; 129        ; 3B       ; KEY[1]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y12      ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; Y14      ; 141        ; 4A       ; HEX1[6]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y15      ; 143        ; 4A       ; SW[13]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y16      ; 149        ; 4A       ; HEX4[1]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y17      ; 151        ; 4A       ; HEX3[3]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y19      ; 167        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y20      ; 165        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y21      ; 169        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y22      ; 164        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage Summary                                                                                                                                       ;
+---------------------------------------------------------------------------------------------------------------------------+-----------------------------+
;                                                                                                                           ;                             ;
+---------------------------------------------------------------------------------------------------------------------------+-----------------------------+
; ALTPLL_clkgen:pll0|altpll:altpll_component|ALTPLL_clkgen_altpll:auto_generated|generic_pll1~FRACTIONAL_PLL                ;                             ;
;     -- PLL Type                                                                                                           ; Integer PLL                 ;
;     -- PLL Location                                                                                                       ; FRACTIONALPLL_X89_Y74_N0    ;
;     -- PLL Feedback clock type                                                                                            ; Global Clock                ;
;     -- PLL Bandwidth                                                                                                      ; Auto (Low)                  ;
;         -- PLL Bandwidth Range                                                                                            ; 2100000 to 1400000 Hz       ;
;     -- Reference Clock Frequency                                                                                          ; 27.000027 MHz               ;
;     -- Reference Clock Sourced by                                                                                         ; Dedicated Pin               ;
;     -- PLL VCO Frequency                                                                                                  ; 324.000324 MHz              ;
;     -- PLL Operation Mode                                                                                                 ; Normal                      ;
;     -- PLL Freq Min Lock                                                                                                  ; 25.000000 MHz               ;
;     -- PLL Freq Max Lock                                                                                                  ; 54.166666 MHz               ;
;     -- PLL Enable                                                                                                         ; On                          ;
;     -- PLL Fractional Division                                                                                            ; N/A                         ;
;     -- M Counter                                                                                                          ; 12                          ;
;     -- N Counter                                                                                                          ; 1                           ;
;     -- PLL Refclk Select                                                                                                  ;                             ;
;             -- PLL Refclk Select Location                                                                                 ; PLLREFCLKSELECT_X89_Y80_N0  ;
;             -- PLL Reference Clock Input 0 source                                                                         ; clk_0                       ;
;             -- PLL Reference Clock Input 1 source                                                                         ; ref_clk1                    ;
;             -- ADJPLLIN source                                                                                            ; N/A                         ;
;             -- CORECLKIN source                                                                                           ; N/A                         ;
;             -- IQTXRXCLKIN source                                                                                         ; N/A                         ;
;             -- PLLIQCLKIN source                                                                                          ; N/A                         ;
;             -- RXIQCLKIN source                                                                                           ; N/A                         ;
;             -- CLKIN(0) source                                                                                            ; CLOCK_27~input              ;
;             -- CLKIN(1) source                                                                                            ; N/A                         ;
;             -- CLKIN(2) source                                                                                            ; N/A                         ;
;             -- CLKIN(3) source                                                                                            ; N/A                         ;
;     -- PLL Output Counter                                                                                                 ;                             ;
;         -- ALTPLL_clkgen:pll0|altpll:altpll_component|ALTPLL_clkgen_altpll:auto_generated|generic_pll1~PLL_OUTPUT_COUNTER ;                             ;
;             -- Output Clock Frequency                                                                                     ; 27.000027 MHz               ;
;             -- Output Clock Location                                                                                      ; PLLOUTPUTCOUNTER_X89_Y78_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                                     ; Off                         ;
;             -- Duty Cycle                                                                                                 ; 50.0000                     ;
;             -- Phase Shift                                                                                                ; 0.000000 degrees            ;
;             -- C Counter                                                                                                  ; 12                          ;
;             -- C Counter PH Mux PRST                                                                                      ; 0                           ;
;             -- C Counter PRST                                                                                             ; 1                           ;
;         -- ALTPLL_clkgen:pll0|altpll:altpll_component|ALTPLL_clkgen_altpll:auto_generated|generic_pll2~PLL_OUTPUT_COUNTER ;                             ;
;             -- Output Clock Frequency                                                                                     ; 27.000027 MHz               ;
;             -- Output Clock Location                                                                                      ; PLLOUTPUTCOUNTER_X89_Y80_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                                     ; Off                         ;
;             -- Duty Cycle                                                                                                 ; 50.0000                     ;
;             -- Phase Shift                                                                                                ; 90.000000 degrees           ;
;             -- C Counter                                                                                                  ; 12                          ;
;             -- C Counter PH Mux PRST                                                                                      ; 0                           ;
;             -- C Counter PRST                                                                                             ; 4                           ;
;                                                                                                                           ;                             ;
+---------------------------------------------------------------------------------------------------------------------------+-----------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                     ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                         ; Library Name ;
+------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-------------------------------------------------------------------------------------------------------------+--------------+
; |ARM_System                                    ; 978.0 (3.1)          ; 981.0 (3.3)                      ; 37.5 (0.3)                                        ; 34.5 (0.0)                       ; 0.0 (0.0)            ; 1347 (6)            ; 1303 (1)                  ; 0 (0)         ; 65536             ; 7     ; 0          ; 108  ; 0            ; |ARM_System                                                                                                 ; work         ;
;    |ALTPLL_clkgen:pll0|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ARM_System|ALTPLL_clkgen:pll0                                                                              ; work         ;
;       |altpll:altpll_component|                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ARM_System|ALTPLL_clkgen:pll0|altpll:altpll_component                                                      ; work         ;
;          |ALTPLL_clkgen_altpll:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ARM_System|ALTPLL_clkgen:pll0|altpll:altpll_component|ALTPLL_clkgen_altpll:auto_generated                  ; work         ;
;    |Addr_Decoder:Decoder|                      ; 6.4 (6.4)            ; 6.4 (6.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ARM_System|Addr_Decoder:Decoder                                                                            ; work         ;
;    |GPIO:uGPIO|                                ; 208.8 (52.3)         ; 223.0 (65.5)                     ; 14.2 (13.2)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 379 (64)            ; 419 (104)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ARM_System|GPIO:uGPIO                                                                                      ; work         ;
;       |key_detect:key1|                        ; 7.5 (7.5)            ; 7.5 (7.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ARM_System|GPIO:uGPIO|key_detect:key1                                                                      ; work         ;
;       |key_detect:key2|                        ; 7.5 (7.5)            ; 7.5 (7.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ARM_System|GPIO:uGPIO|key_detect:key2                                                                      ; work         ;
;       |key_detect:key3|                        ; 7.5 (7.5)            ; 7.5 (7.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ARM_System|GPIO:uGPIO|key_detect:key3                                                                      ; work         ;
;       |key_detect:sw0|                         ; 7.5 (7.5)            ; 7.5 (7.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ARM_System|GPIO:uGPIO|key_detect:sw0                                                                       ; work         ;
;       |key_detect:sw1|                         ; 7.5 (7.5)            ; 7.5 (7.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ARM_System|GPIO:uGPIO|key_detect:sw1                                                                       ; work         ;
;       |key_detect:sw10|                        ; 7.5 (7.5)            ; 7.5 (7.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ARM_System|GPIO:uGPIO|key_detect:sw10                                                                      ; work         ;
;       |key_detect:sw11|                        ; 7.5 (7.5)            ; 7.5 (7.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ARM_System|GPIO:uGPIO|key_detect:sw11                                                                      ; work         ;
;       |key_detect:sw12|                        ; 7.5 (7.5)            ; 7.5 (7.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ARM_System|GPIO:uGPIO|key_detect:sw12                                                                      ; work         ;
;       |key_detect:sw13|                        ; 7.5 (7.5)            ; 7.5 (7.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ARM_System|GPIO:uGPIO|key_detect:sw13                                                                      ; work         ;
;       |key_detect:sw14|                        ; 7.5 (7.5)            ; 7.5 (7.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ARM_System|GPIO:uGPIO|key_detect:sw14                                                                      ; work         ;
;       |key_detect:sw15|                        ; 7.5 (7.5)            ; 7.5 (7.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ARM_System|GPIO:uGPIO|key_detect:sw15                                                                      ; work         ;
;       |key_detect:sw16|                        ; 7.5 (7.5)            ; 7.5 (7.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ARM_System|GPIO:uGPIO|key_detect:sw16                                                                      ; work         ;
;       |key_detect:sw17|                        ; 7.5 (7.5)            ; 7.5 (7.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ARM_System|GPIO:uGPIO|key_detect:sw17                                                                      ; work         ;
;       |key_detect:sw2|                         ; 7.5 (7.5)            ; 7.5 (7.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ARM_System|GPIO:uGPIO|key_detect:sw2                                                                       ; work         ;
;       |key_detect:sw3|                         ; 7.5 (7.5)            ; 7.5 (7.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ARM_System|GPIO:uGPIO|key_detect:sw3                                                                       ; work         ;
;       |key_detect:sw4|                         ; 7.3 (7.3)            ; 7.5 (7.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ARM_System|GPIO:uGPIO|key_detect:sw4                                                                       ; work         ;
;       |key_detect:sw5|                         ; 7.5 (7.5)            ; 7.5 (7.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ARM_System|GPIO:uGPIO|key_detect:sw5                                                                       ; work         ;
;       |key_detect:sw6|                         ; 7.5 (7.5)            ; 7.5 (7.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ARM_System|GPIO:uGPIO|key_detect:sw6                                                                       ; work         ;
;       |key_detect:sw7|                         ; 7.5 (7.5)            ; 7.5 (7.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ARM_System|GPIO:uGPIO|key_detect:sw7                                                                       ; work         ;
;       |key_detect:sw8|                         ; 6.8 (6.8)            ; 7.5 (7.5)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ARM_System|GPIO:uGPIO|key_detect:sw8                                                                       ; work         ;
;       |key_detect:sw9|                         ; 7.5 (7.5)            ; 7.5 (7.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ARM_System|GPIO:uGPIO|key_detect:sw9                                                                       ; work         ;
;    |TimerCounter:Timer|                        ; 42.2 (42.2)          ; 43.3 (43.3)                      ; 1.8 (1.8)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 78 (78)             ; 73 (73)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ARM_System|TimerCounter:Timer                                                                              ; work         ;
;    |armreduced:arm_cpu|                        ; 662.2 (102.3)        ; 649.4 (105.0)                    ; 21.0 (3.5)                                        ; 33.8 (0.7)                       ; 0.0 (0.0)            ; 796 (209)           ; 732 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ARM_System|armreduced:arm_cpu                                                                              ; work         ;
;       |ALU32bit:ALU|                           ; 78.5 (40.1)          ; 74.0 (40.0)                      ; 1.5 (1.5)                                         ; 6.0 (1.6)                        ; 0.0 (0.0)            ; 138 (70)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ARM_System|armreduced:arm_cpu|ALU32bit:ALU                                                                 ; work         ;
;          |ArithUnit:arithop|                   ; 38.4 (38.4)          ; 34.0 (34.0)                      ; 0.0 (0.0)                                         ; 4.4 (4.4)                        ; 0.0 (0.0)            ; 68 (68)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ARM_System|armreduced:arm_cpu|ALU32bit:ALU|ArithUnit:arithop                                               ; work         ;
;       |ALUopdecoder:ALUopDecoder|              ; 1.9 (1.9)            ; 1.9 (1.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ARM_System|armreduced:arm_cpu|ALUopdecoder:ALUopDecoder                                                    ; work         ;
;       |register:ALUoutRegister|                ; 9.4 (9.4)            ; 9.5 (9.5)                        ; 0.7 (0.7)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 0 (0)               ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ARM_System|armreduced:arm_cpu|register:ALUoutRegister                                                      ; work         ;
;       |register:ALUout_WB_Register|            ; 9.9 (9.9)            ; 10.6 (10.6)                      ; 1.0 (1.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 0 (0)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ARM_System|armreduced:arm_cpu|register:ALUout_WB_Register                                                  ; work         ;
;       |register:A_Register|                    ; 113.4 (113.4)        ; 105.7 (105.7)                    ; 1.2 (1.2)                                         ; 8.9 (8.9)                        ; 0.0 (0.0)            ; 164 (164)           ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ARM_System|armreduced:arm_cpu|register:A_Register                                                          ; work         ;
;       |register:B_MEM_Register|                ; 8.6 (8.6)            ; 11.0 (11.0)                      ; 2.4 (2.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ARM_System|armreduced:arm_cpu|register:B_MEM_Register                                                      ; work         ;
;       |register:B_Register|                    ; 111.7 (111.7)        ; 104.8 (104.8)                    ; 1.0 (1.0)                                         ; 7.9 (7.9)                        ; 0.0 (0.0)            ; 164 (164)           ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ARM_System|armreduced:arm_cpu|register:B_Register                                                          ; work         ;
;       |register:MDR|                           ; 42.1 (42.1)          ; 38.0 (38.0)                      ; 0.1 (0.1)                                         ; 4.2 (4.2)                        ; 0.0 (0.0)            ; 63 (63)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ARM_System|armreduced:arm_cpu|register:MDR                                                                 ; work         ;
;       |register_1bit:C|                        ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ARM_System|armreduced:arm_cpu|register_1bit:C                                                              ; work         ;
;       |register_1bit:Z|                        ; 10.5 (10.5)          ; 10.6 (10.6)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ARM_System|armreduced:arm_cpu|register_1bit:Z                                                              ; work         ;
;       |registerfile:RegisterFile|              ; 160.6 (0.0)          ; 155.9 (0.0)                      ; 0.5 (0.0)                                         ; 5.2 (0.0)                        ; 0.0 (0.0)            ; 22 (0)              ; 485 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ARM_System|armreduced:arm_cpu|registerfile:RegisterFile                                                    ; work         ;
;          |decoder_4to16:selecter|              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ARM_System|armreduced:arm_cpu|registerfile:RegisterFile|decoder_4to16:selecter                             ; work         ;
;          |register:register0|                  ; 9.8 (9.8)            ; 9.5 (9.5)                        ; 0.0 (0.0)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 1 (1)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ARM_System|armreduced:arm_cpu|registerfile:RegisterFile|register:register0                                 ; work         ;
;          |register:register1|                  ; 11.0 (11.0)          ; 11.2 (11.2)                      ; 0.3 (0.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ARM_System|armreduced:arm_cpu|registerfile:RegisterFile|register:register1                                 ; work         ;
;          |register:register10|                 ; 11.1 (11.1)          ; 11.0 (11.0)                      ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ARM_System|armreduced:arm_cpu|registerfile:RegisterFile|register:register10                                ; work         ;
;          |register:register11|                 ; 11.3 (11.3)          ; 11.2 (11.2)                      ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ARM_System|armreduced:arm_cpu|registerfile:RegisterFile|register:register11                                ; work         ;
;          |register:register12|                 ; 11.0 (11.0)          ; 11.0 (11.0)                      ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ARM_System|armreduced:arm_cpu|registerfile:RegisterFile|register:register12                                ; work         ;
;          |register:register13|                 ; 11.0 (11.0)          ; 11.0 (11.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ARM_System|armreduced:arm_cpu|registerfile:RegisterFile|register:register13                                ; work         ;
;          |register:register15|                 ; 7.5 (7.5)            ; 7.7 (7.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ARM_System|armreduced:arm_cpu|registerfile:RegisterFile|register:register15                                ; work         ;
;          |register:register2|                  ; 12.4 (12.4)          ; 10.7 (10.7)                      ; 0.0 (0.0)                                         ; 1.7 (1.7)                        ; 0.0 (0.0)            ; 1 (1)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ARM_System|armreduced:arm_cpu|registerfile:RegisterFile|register:register2                                 ; work         ;
;          |register:register3|                  ; 10.1 (10.1)          ; 8.8 (8.8)                        ; 0.1 (0.1)                                         ; 1.5 (1.5)                        ; 0.0 (0.0)            ; 1 (1)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ARM_System|armreduced:arm_cpu|registerfile:RegisterFile|register:register3                                 ; work         ;
;          |register:register4|                  ; 9.3 (9.3)            ; 9.5 (9.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ARM_System|armreduced:arm_cpu|registerfile:RegisterFile|register:register4                                 ; work         ;
;          |register:register5|                  ; 10.5 (10.5)          ; 10.5 (10.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ARM_System|armreduced:arm_cpu|registerfile:RegisterFile|register:register5                                 ; work         ;
;          |register:register6|                  ; 11.8 (11.8)          ; 11.2 (11.2)                      ; 0.0 (0.0)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 1 (1)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ARM_System|armreduced:arm_cpu|registerfile:RegisterFile|register:register6                                 ; work         ;
;          |register:register7|                  ; 11.7 (11.7)          ; 11.2 (11.2)                      ; 0.0 (0.0)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 1 (1)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ARM_System|armreduced:arm_cpu|registerfile:RegisterFile|register:register7                                 ; work         ;
;          |register:register8|                  ; 9.8 (9.8)            ; 9.7 (9.7)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ARM_System|armreduced:arm_cpu|registerfile:RegisterFile|register:register8                                 ; work         ;
;          |register:register9|                  ; 8.5 (8.5)            ; 8.5 (8.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ARM_System|armreduced:arm_cpu|registerfile:RegisterFile|register:register9                                 ; work         ;
;       |signalunit:SignalControl|               ; 12.3 (0.0)           ; 21.3 (0.0)                       ; 9.3 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 13 (0)              ; 49 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ARM_System|armreduced:arm_cpu|signalunit:SignalControl                                                     ; work         ;
;          |oneStep:Next_step|                   ; 7.6 (7.6)            ; 16.7 (16.7)                      ; 9.3 (9.3)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 0 (0)               ; 49 (49)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ARM_System|armreduced:arm_cpu|signalunit:SignalControl|oneStep:Next_step                                   ; work         ;
;          |signalcontrol:bring_alu|             ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ARM_System|armreduced:arm_cpu|signalunit:SignalControl|signalcontrol:bring_alu                             ; work         ;
;          |signalcontrol:bring_mem|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ARM_System|armreduced:arm_cpu|signalunit:SignalControl|signalcontrol:bring_mem                             ; work         ;
;          |signalcontrol:bring_wb|              ; 2.2 (2.2)            ; 2.2 (2.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ARM_System|armreduced:arm_cpu|signalunit:SignalControl|signalcontrol:bring_wb                              ; work         ;
;    |miniUART:UART|                             ; 54.6 (4.3)           ; 55.5 (4.5)                       ; 1.0 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 77 (8)              ; 78 (4)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ARM_System|miniUART:UART                                                                                   ; work         ;
;       |ClkUnit:ClkDiv|                         ; 13.8 (13.8)          ; 13.8 (13.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 23 (23)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ARM_System|miniUART:UART|ClkUnit:ClkDiv                                                                    ; work         ;
;       |RxUnit:RxDev|                           ; 19.4 (19.4)          ; 20.2 (20.2)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 31 (31)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ARM_System|miniUART:UART|RxUnit:RxDev                                                                      ; work         ;
;       |TxUnit:TxDev|                           ; 17.0 (17.0)          ; 17.0 (17.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (22)             ; 25 (25)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ARM_System|miniUART:UART|TxUnit:TxDev                                                                      ; work         ;
;    |ram2port_inst_data:Inst_Data_Mem|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 7     ; 0          ; 0    ; 0            ; |ARM_System|ram2port_inst_data:Inst_Data_Mem                                                                ; work         ;
;       |altsyncram:altsyncram_component|        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 7     ; 0          ; 0    ; 0            ; |ARM_System|ram2port_inst_data:Inst_Data_Mem|altsyncram:altsyncram_component                                ; work         ;
;          |altsyncram_kkh2:auto_generated|      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 7     ; 0          ; 0    ; 0            ; |ARM_System|ram2port_inst_data:Inst_Data_Mem|altsyncram:altsyncram_component|altsyncram_kkh2:auto_generated ; work         ;
+------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                     ;
+----------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name     ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+----------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; UART_TXD ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX7[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX7[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX7[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX7[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX7[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX7[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX7[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX6[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX6[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX6[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX6[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX6[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX6[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX6[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[7]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[8]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[9]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[10] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[11] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[12] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[13] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[14] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[15] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[16] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[17] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDG[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDG[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDG[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDG[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDG[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDG[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDG[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDG[7]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDG[8]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; CLOCK_27 ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[0]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[12]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; UART_RXD ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[2]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[2]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[4]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[1]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[1]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[3]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[3]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[10]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[9]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[11]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[6]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[8]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[5]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[7]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[0]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[13]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[17]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[16]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[15]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[14]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+----------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+--------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                 ;
+--------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                              ; Pad To Core Index ; Setting ;
+--------------------------------------------------+-------------------+---------+
; CLOCK_27                                         ;                   ;         ;
; KEY[0]                                           ;                   ;         ;
;      - reset_ff                                  ; 0                 ; 0       ;
; SW[12]                                           ;                   ;         ;
;      - GPIO:uGPIO|key_detect:sw12|c_state~22     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw12|c_state~23     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw12|c_state~24     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw12|c_state~25     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw12|c_state~26     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw12|c_state~27     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw12|c_state~28     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw12|c_state~29     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw12|c_state~30     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw12|c_state~31     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw12|c_state~32     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw12|c_state~33     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw12|c_state~34     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw12|c_state~35     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw12|c_state~36     ; 1                 ; 0       ;
; UART_RXD                                         ;                   ;         ;
;      - miniUART:UART|RxUnit:RxDev|SampleCnt[2]~0 ; 0                 ; 0       ;
;      - miniUART:UART|RxUnit:RxDev|Start~1        ; 0                 ; 0       ;
;      - miniUART:UART|RxUnit:RxDev|tmpRxD~1       ; 0                 ; 0       ;
;      - miniUART:UART|RxUnit:RxDev|SampleCnt[0]~3 ; 0                 ; 0       ;
;      - miniUART:UART|RxUnit:RxDev|SampleCnt[3]~7 ; 0                 ; 0       ;
; KEY[2]                                           ;                   ;         ;
;      - GPIO:uGPIO|key_detect:key2|c_state~22     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:key2|c_state~23     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:key2|c_state~24     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:key2|c_state~25     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:key2|c_state~26     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:key2|c_state~27     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:key2|c_state~28     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:key2|c_state~29     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:key2|c_state~30     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:key2|c_state~31     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:key2|c_state~32     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:key2|c_state~33     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:key2|c_state~34     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:key2|c_state~35     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:key2|c_state~36     ; 1                 ; 0       ;
; SW[2]                                            ;                   ;         ;
;      - GPIO:uGPIO|key_detect:sw2|c_state~22      ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw2|c_state~23      ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw2|c_state~24      ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw2|c_state~25      ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw2|c_state~26      ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw2|c_state~27      ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw2|c_state~28      ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw2|c_state~29      ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw2|c_state~30      ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw2|c_state~31      ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw2|c_state~32      ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw2|c_state~33      ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw2|c_state~34      ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw2|c_state~35      ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw2|c_state~36      ; 1                 ; 0       ;
; SW[4]                                            ;                   ;         ;
;      - GPIO:uGPIO|key_detect:sw4|c_state~22      ; 0                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw4|c_state~23      ; 0                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw4|c_state~24      ; 0                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw4|c_state~25      ; 0                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw4|c_state~26      ; 0                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw4|c_state~27      ; 0                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw4|c_state~28      ; 0                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw4|c_state~29      ; 0                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw4|c_state~30      ; 0                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw4|c_state~31      ; 0                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw4|c_state~32      ; 0                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw4|c_state~33      ; 0                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw4|c_state~34      ; 0                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw4|c_state~35      ; 0                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw4|c_state~36      ; 0                 ; 0       ;
; KEY[1]                                           ;                   ;         ;
;      - GPIO:uGPIO|key_detect:key1|c_state~22     ; 0                 ; 0       ;
;      - GPIO:uGPIO|key_detect:key1|c_state~23     ; 0                 ; 0       ;
;      - GPIO:uGPIO|key_detect:key1|c_state~24     ; 0                 ; 0       ;
;      - GPIO:uGPIO|key_detect:key1|c_state~25     ; 0                 ; 0       ;
;      - GPIO:uGPIO|key_detect:key1|c_state~26     ; 0                 ; 0       ;
;      - GPIO:uGPIO|key_detect:key1|c_state~27     ; 0                 ; 0       ;
;      - GPIO:uGPIO|key_detect:key1|c_state~28     ; 0                 ; 0       ;
;      - GPIO:uGPIO|key_detect:key1|c_state~29     ; 0                 ; 0       ;
;      - GPIO:uGPIO|key_detect:key1|c_state~30     ; 0                 ; 0       ;
;      - GPIO:uGPIO|key_detect:key1|c_state~31     ; 0                 ; 0       ;
;      - GPIO:uGPIO|key_detect:key1|c_state~32     ; 0                 ; 0       ;
;      - GPIO:uGPIO|key_detect:key1|c_state~33     ; 0                 ; 0       ;
;      - GPIO:uGPIO|key_detect:key1|c_state~34     ; 0                 ; 0       ;
;      - GPIO:uGPIO|key_detect:key1|c_state~35     ; 0                 ; 0       ;
;      - GPIO:uGPIO|key_detect:key1|c_state~36     ; 0                 ; 0       ;
; SW[1]                                            ;                   ;         ;
;      - GPIO:uGPIO|key_detect:sw1|c_state~22      ; 0                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw1|c_state~23      ; 0                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw1|c_state~24      ; 0                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw1|c_state~25      ; 0                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw1|c_state~26      ; 0                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw1|c_state~27      ; 0                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw1|c_state~28      ; 0                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw1|c_state~29      ; 0                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw1|c_state~30      ; 0                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw1|c_state~31      ; 0                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw1|c_state~32      ; 0                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw1|c_state~33      ; 0                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw1|c_state~34      ; 0                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw1|c_state~35      ; 0                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw1|c_state~36      ; 0                 ; 0       ;
; KEY[3]                                           ;                   ;         ;
;      - GPIO:uGPIO|key_detect:key3|c_state~22     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:key3|c_state~23     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:key3|c_state~24     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:key3|c_state~25     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:key3|c_state~26     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:key3|c_state~27     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:key3|c_state~28     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:key3|c_state~29     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:key3|c_state~30     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:key3|c_state~31     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:key3|c_state~32     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:key3|c_state~33     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:key3|c_state~34     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:key3|c_state~35     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:key3|c_state~36     ; 1                 ; 0       ;
; SW[3]                                            ;                   ;         ;
;      - GPIO:uGPIO|key_detect:sw3|c_state~22      ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw3|c_state~23      ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw3|c_state~24      ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw3|c_state~25      ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw3|c_state~26      ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw3|c_state~27      ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw3|c_state~28      ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw3|c_state~29      ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw3|c_state~30      ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw3|c_state~31      ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw3|c_state~32      ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw3|c_state~33      ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw3|c_state~34      ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw3|c_state~35      ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw3|c_state~36      ; 1                 ; 0       ;
; SW[10]                                           ;                   ;         ;
;      - GPIO:uGPIO|key_detect:sw10|c_state~22     ; 0                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw10|c_state~23     ; 0                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw10|c_state~24     ; 0                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw10|c_state~25     ; 0                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw10|c_state~26     ; 0                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw10|c_state~27     ; 0                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw10|c_state~28     ; 0                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw10|c_state~29     ; 0                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw10|c_state~30     ; 0                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw10|c_state~31     ; 0                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw10|c_state~32     ; 0                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw10|c_state~33     ; 0                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw10|c_state~34     ; 0                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw10|c_state~35     ; 0                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw10|c_state~36     ; 0                 ; 0       ;
; SW[9]                                            ;                   ;         ;
;      - GPIO:uGPIO|key_detect:sw9|c_state~22      ; 0                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw9|c_state~23      ; 0                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw9|c_state~24      ; 0                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw9|c_state~25      ; 0                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw9|c_state~26      ; 0                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw9|c_state~27      ; 0                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw9|c_state~28      ; 0                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw9|c_state~29      ; 0                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw9|c_state~30      ; 0                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw9|c_state~31      ; 0                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw9|c_state~32      ; 0                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw9|c_state~33      ; 0                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw9|c_state~34      ; 0                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw9|c_state~35      ; 0                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw9|c_state~36      ; 0                 ; 0       ;
; SW[11]                                           ;                   ;         ;
;      - GPIO:uGPIO|key_detect:sw11|c_state~22     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw11|c_state~23     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw11|c_state~24     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw11|c_state~25     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw11|c_state~26     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw11|c_state~27     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw11|c_state~28     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw11|c_state~29     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw11|c_state~30     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw11|c_state~31     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw11|c_state~32     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw11|c_state~33     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw11|c_state~34     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw11|c_state~35     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw11|c_state~36     ; 1                 ; 0       ;
; SW[6]                                            ;                   ;         ;
;      - GPIO:uGPIO|key_detect:sw6|c_state~22      ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw6|c_state~23      ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw6|c_state~24      ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw6|c_state~25      ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw6|c_state~26      ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw6|c_state~27      ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw6|c_state~28      ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw6|c_state~29      ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw6|c_state~30      ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw6|c_state~31      ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw6|c_state~32      ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw6|c_state~33      ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw6|c_state~34      ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw6|c_state~35      ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw6|c_state~36      ; 1                 ; 0       ;
; SW[8]                                            ;                   ;         ;
;      - GPIO:uGPIO|key_detect:sw8|c_state~22      ; 0                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw8|c_state~23      ; 0                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw8|c_state~24      ; 0                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw8|c_state~25      ; 0                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw8|c_state~26      ; 0                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw8|c_state~27      ; 0                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw8|c_state~28      ; 0                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw8|c_state~29      ; 0                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw8|c_state~30      ; 0                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw8|c_state~31      ; 0                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw8|c_state~32      ; 0                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw8|c_state~33      ; 0                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw8|c_state~34      ; 0                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw8|c_state~35      ; 0                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw8|c_state~36      ; 0                 ; 0       ;
; SW[5]                                            ;                   ;         ;
;      - GPIO:uGPIO|key_detect:sw5|c_state~22      ; 0                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw5|c_state~23      ; 0                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw5|c_state~24      ; 0                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw5|c_state~25      ; 0                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw5|c_state~26      ; 0                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw5|c_state~27      ; 0                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw5|c_state~28      ; 0                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw5|c_state~29      ; 0                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw5|c_state~30      ; 0                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw5|c_state~31      ; 0                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw5|c_state~32      ; 0                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw5|c_state~33      ; 0                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw5|c_state~34      ; 0                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw5|c_state~35      ; 0                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw5|c_state~36      ; 0                 ; 0       ;
; SW[7]                                            ;                   ;         ;
;      - GPIO:uGPIO|key_detect:sw7|c_state~22      ; 0                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw7|c_state~23      ; 0                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw7|c_state~24      ; 0                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw7|c_state~25      ; 0                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw7|c_state~26      ; 0                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw7|c_state~27      ; 0                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw7|c_state~28      ; 0                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw7|c_state~29      ; 0                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw7|c_state~30      ; 0                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw7|c_state~31      ; 0                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw7|c_state~32      ; 0                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw7|c_state~33      ; 0                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw7|c_state~34      ; 0                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw7|c_state~35      ; 0                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw7|c_state~36      ; 0                 ; 0       ;
; SW[0]                                            ;                   ;         ;
;      - GPIO:uGPIO|key_detect:sw0|c_state~22      ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw0|c_state~23      ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw0|c_state~24      ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw0|c_state~25      ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw0|c_state~26      ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw0|c_state~27      ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw0|c_state~28      ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw0|c_state~29      ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw0|c_state~30      ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw0|c_state~31      ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw0|c_state~32      ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw0|c_state~33      ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw0|c_state~34      ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw0|c_state~35      ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw0|c_state~36      ; 1                 ; 0       ;
; SW[13]                                           ;                   ;         ;
;      - GPIO:uGPIO|key_detect:sw13|c_state~22     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw13|c_state~23     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw13|c_state~24     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw13|c_state~25     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw13|c_state~26     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw13|c_state~27     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw13|c_state~28     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw13|c_state~29     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw13|c_state~30     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw13|c_state~31     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw13|c_state~32     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw13|c_state~33     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw13|c_state~34     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw13|c_state~35     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw13|c_state~36     ; 1                 ; 0       ;
; SW[17]                                           ;                   ;         ;
;      - GPIO:uGPIO|key_detect:sw17|c_state~22     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw17|c_state~23     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw17|c_state~24     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw17|c_state~25     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw17|c_state~26     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw17|c_state~27     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw17|c_state~28     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw17|c_state~29     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw17|c_state~30     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw17|c_state~31     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw17|c_state~32     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw17|c_state~33     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw17|c_state~34     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw17|c_state~35     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw17|c_state~36     ; 1                 ; 0       ;
; SW[16]                                           ;                   ;         ;
;      - GPIO:uGPIO|key_detect:sw16|c_state~22     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw16|c_state~23     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw16|c_state~24     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw16|c_state~25     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw16|c_state~26     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw16|c_state~27     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw16|c_state~28     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw16|c_state~29     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw16|c_state~30     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw16|c_state~31     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw16|c_state~32     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw16|c_state~33     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw16|c_state~34     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw16|c_state~35     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw16|c_state~36     ; 1                 ; 0       ;
; SW[15]                                           ;                   ;         ;
;      - GPIO:uGPIO|key_detect:sw15|c_state~22     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw15|c_state~23     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw15|c_state~24     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw15|c_state~25     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw15|c_state~26     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw15|c_state~27     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw15|c_state~28     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw15|c_state~29     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw15|c_state~30     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw15|c_state~31     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw15|c_state~32     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw15|c_state~33     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw15|c_state~34     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw15|c_state~35     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw15|c_state~36     ; 1                 ; 0       ;
; SW[14]                                           ;                   ;         ;
;      - GPIO:uGPIO|key_detect:sw14|c_state~22     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw14|c_state~23     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw14|c_state~24     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw14|c_state~25     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw14|c_state~26     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw14|c_state~27     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw14|c_state~28     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw14|c_state~29     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw14|c_state~30     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw14|c_state~31     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw14|c_state~32     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw14|c_state~33     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw14|c_state~34     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw14|c_state~35     ; 1                 ; 0       ;
;      - GPIO:uGPIO|key_detect:sw14|c_state~36     ; 1                 ; 0       ;
+--------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                        ;
+---------------------------------------------------------------------------------------------------------+-----------------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                    ; Location                    ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------------+-----------------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; ALTPLL_clkgen:pll0|altpll:altpll_component|ALTPLL_clkgen_altpll:auto_generated|wire_generic_pll1_outclk ; PLLOUTPUTCOUNTER_X89_Y78_N1 ; 1303    ; Clock                                 ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; ALTPLL_clkgen:pll0|altpll:altpll_component|ALTPLL_clkgen_altpll:auto_generated|wire_generic_pll2_outclk ; PLLOUTPUTCOUNTER_X89_Y80_N1 ; 7       ; Clock                                 ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; Addr_Decoder:Decoder|Equal0~3                                                                           ; LABCELL_X46_Y49_N54         ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; GPIO:uGPIO|HEX0_R[3]~0                                                                                  ; LABCELL_X51_Y42_N54         ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; GPIO:uGPIO|HEX1_R[1]~0                                                                                  ; LABCELL_X51_Y42_N21         ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; GPIO:uGPIO|HEX2_R[4]~0                                                                                  ; LABCELL_X51_Y42_N18         ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; GPIO:uGPIO|HEX3_R[3]~0                                                                                  ; LABCELL_X51_Y42_N45         ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; GPIO:uGPIO|HEX4_R[1]~1                                                                                  ; LABCELL_X51_Y45_N42         ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; GPIO:uGPIO|HEX4_R~0                                                                                     ; LABCELL_X51_Y45_N45         ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; GPIO:uGPIO|HEX5_R[0]~0                                                                                  ; LABCELL_X51_Y45_N51         ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; GPIO:uGPIO|HEX6_R[2]~0                                                                                  ; LABCELL_X51_Y45_N48         ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; GPIO:uGPIO|HEX7_R[1]~1                                                                                  ; LABCELL_X51_Y45_N39         ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; GPIO:uGPIO|LEDG_R[4]~1                                                                                  ; LABCELL_X51_Y45_N27         ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; GPIO:uGPIO|LEDR_R[6]~0                                                                                  ; LABCELL_X51_Y45_N24         ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TimerCounter:Timer|CompareR[14]~1                                                                       ; LABCELL_X50_Y45_N48         ; 37      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TimerCounter:Timer|always2~0                                                                            ; LABCELL_X51_Y42_N42         ; 34      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; armreduced:arm_cpu|register:A_Register|regout[6]~7                                                      ; LABCELL_X50_Y52_N39         ; 31      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; armreduced:arm_cpu|register:B_Register|regout[22]~7                                                     ; MLABCELL_X52_Y49_N3         ; 31      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; armreduced:arm_cpu|register:MDR|regout[17]~4                                                            ; LABCELL_X48_Y43_N45         ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; armreduced:arm_cpu|register:MDR|regout[30]~45                                                           ; LABCELL_X42_Y46_N54         ; 14      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register0|regout[13]~0                            ; LABCELL_X55_Y51_N21         ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register10|regout[24]~0                           ; LABCELL_X50_Y51_N21         ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register11|regout[7]~0                            ; LABCELL_X55_Y49_N0          ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register12|regout[8]~0                            ; LABCELL_X50_Y49_N48         ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register13|regout[0]~0                            ; LABCELL_X55_Y49_N24         ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register1|regout[22]~0                            ; LABCELL_X55_Y51_N27         ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register2|regout[24]~0                            ; LABCELL_X45_Y47_N27         ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register3|regout[3]~0                             ; LABCELL_X55_Y49_N3          ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register4|regout[9]~0                             ; LABCELL_X50_Y49_N51         ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register5|regout[28]~0                            ; LABCELL_X55_Y49_N27         ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register6|regout[28]~0                            ; LABCELL_X50_Y49_N12         ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register7|regout[28]~0                            ; LABCELL_X50_Y49_N15         ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register8|regout[1]~0                             ; LABCELL_X55_Y51_N18         ; 34      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register9|regout[3]~0                             ; LABCELL_X55_Y51_N24         ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; armreduced:arm_cpu|signalunit:SignalControl|signalcontrol:bring_mem|s3[1]~1                             ; LABCELL_X46_Y47_N6          ; 12      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; miniUART:UART|RxUnit:RxDev|DOut[7]~1                                                                    ; LABCELL_X56_Y42_N24         ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; miniUART:UART|RxUnit:RxDev|ShtReg[2]~0                                                                  ; MLABCELL_X47_Y42_N42        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; miniUART:UART|TxUnit:TxDev|TBuff[0]~0                                                                   ; LABCELL_X46_Y43_N33         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; miniUART:UART|TxUnit:TxDev|TReg[0]~2                                                                    ; LABCELL_X45_Y43_N36         ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; miniUART:UART|always1~0                                                                                 ; LABCELL_X46_Y43_N54         ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; reset_ff                                                                                                ; FF_X42_Y46_N44              ; 1122    ; Async. clear, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------------------------------------------------------------------+-----------------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                           ;
+---------------------------------------------------------------------------------------------------------+-----------------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                                    ; Location                    ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------------+-----------------------------+---------+----------------------+------------------+---------------------------+
; ALTPLL_clkgen:pll0|altpll:altpll_component|ALTPLL_clkgen_altpll:auto_generated|fb_clkin                 ; FRACTIONALPLL_X89_Y74_N0    ; 1       ; Global Clock         ; --               ; --                        ;
; ALTPLL_clkgen:pll0|altpll:altpll_component|ALTPLL_clkgen_altpll:auto_generated|wire_generic_pll1_outclk ; PLLOUTPUTCOUNTER_X89_Y78_N1 ; 1303    ; Global Clock         ; GCLK11           ; --                        ;
; ALTPLL_clkgen:pll0|altpll:altpll_component|ALTPLL_clkgen_altpll:auto_generated|wire_generic_pll2_outclk ; PLLOUTPUTCOUNTER_X89_Y80_N1 ; 7       ; Global Clock         ; GCLK8            ; --                        ;
+---------------------------------------------------------------------------------------------------------+-----------------------------+---------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                               ;
+---------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------------------+---------+
; reset_ff                                                                                                            ; 1122    ;
; ~GND                                                                                                                ; 128     ;
; ram2port_inst_data:Inst_Data_Mem|altsyncram:altsyncram_component|altsyncram_kkh2:auto_generated|q_a[1]              ; 103     ;
; ram2port_inst_data:Inst_Data_Mem|altsyncram:altsyncram_component|altsyncram_kkh2:auto_generated|q_a[17]             ; 100     ;
; ram2port_inst_data:Inst_Data_Mem|altsyncram:altsyncram_component|altsyncram_kkh2:auto_generated|q_a[0]              ; 100     ;
; ram2port_inst_data:Inst_Data_Mem|altsyncram:altsyncram_component|altsyncram_kkh2:auto_generated|q_a[16]             ; 99      ;
; ram2port_inst_data:Inst_Data_Mem|altsyncram:altsyncram_component|altsyncram_kkh2:auto_generated|q_a[7]              ; 98      ;
; armreduced:arm_cpu|signalunit:SignalControl|oneStep:Next_step|step2[7]                                              ; 81      ;
; armreduced:arm_cpu|ALUopdecoder:ALUopDecoder|Mux2~0                                                                 ; 65      ;
; armreduced:arm_cpu|Mux65~0                                                                                          ; 64      ;
; ram2port_inst_data:Inst_Data_Mem|altsyncram:altsyncram_component|altsyncram_kkh2:auto_generated|q_a[8]              ; 62      ;
; armreduced:arm_cpu|signalunit:SignalControl|signalcontrol:bring_alu|s2[5]~0                                         ; 52      ;
; armreduced:arm_cpu|ALUopdecoder:ALUopDecoder|Mux1~0                                                                 ; 51      ;
; ram2port_inst_data:Inst_Data_Mem|altsyncram:altsyncram_component|altsyncram_kkh2:auto_generated|q_a[11]             ; 51      ;
; ram2port_inst_data:Inst_Data_Mem|altsyncram:altsyncram_component|altsyncram_kkh2:auto_generated|q_a[10]             ; 44      ;
; ram2port_inst_data:Inst_Data_Mem|altsyncram:altsyncram_component|altsyncram_kkh2:auto_generated|q_a[2]              ; 39      ;
; TimerCounter:Timer|CompareR[14]~1                                                                                   ; 37      ;
; Addr_Decoder:Decoder|Equal1~4                                                                                       ; 36      ;
; ram2port_inst_data:Inst_Data_Mem|altsyncram:altsyncram_component|altsyncram_kkh2:auto_generated|q_a[18]             ; 36      ;
; ram2port_inst_data:Inst_Data_Mem|altsyncram:altsyncram_component|altsyncram_kkh2:auto_generated|q_a[3]              ; 36      ;
; armreduced:arm_cpu|register:ALUoutRegister|regout[3]                                                                ; 36      ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register5|regout[28]~0                                        ; 35      ;
; armreduced:arm_cpu|register:ALUoutRegister|regout[2]                                                                ; 35      ;
; TimerCounter:Timer|always2~0                                                                                        ; 34      ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register8|regout[1]~0                                         ; 34      ;
; armreduced:arm_cpu|signalunit:SignalControl|oneStep:Next_step|step4[6]                                              ; 34      ;
; ram2port_inst_data:Inst_Data_Mem|altsyncram:altsyncram_component|altsyncram_kkh2:auto_generated|q_a[19]             ; 33      ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register3|regout[3]~0                                         ; 32      ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register2|regout[24]~0                                        ; 32      ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register1|regout[22]~0                                        ; 32      ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register0|regout[13]~0                                        ; 32      ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register7|regout[28]~0                                        ; 32      ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register6|regout[28]~0                                        ; 32      ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register4|regout[9]~0                                         ; 32      ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register11|regout[7]~0                                        ; 32      ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register10|regout[24]~0                                       ; 32      ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register9|regout[3]~0                                         ; 32      ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register13|regout[0]~0                                        ; 32      ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register12|regout[8]~0                                        ; 32      ;
; armreduced:arm_cpu|register:B_Register|regout[0]~1                                                                  ; 32      ;
; armreduced:arm_cpu|register:A_Register|regout[0]~1                                                                  ; 32      ;
; armreduced:arm_cpu|register:B_Register|regout[22]~7                                                                 ; 31      ;
; armreduced:arm_cpu|register:A_Register|regout[6]~7                                                                  ; 31      ;
; armreduced:arm_cpu|ALUopdecoder:ALUopDecoder|Mux0~0                                                                 ; 31      ;
; armreduced:arm_cpu|register:B_Register|regout[22]~2                                                                 ; 30      ;
; armreduced:arm_cpu|register:A_Register|regout[6]~2                                                                  ; 30      ;
; GPIO:uGPIO|Equal0~2                                                                                                 ; 24      ;
; ram2port_inst_data:Inst_Data_Mem|altsyncram:altsyncram_component|altsyncram_kkh2:auto_generated|q_a[9]              ; 24      ;
; armreduced:arm_cpu|signalunit:SignalControl|signalcontrol:bring_mem|s3[0]~2                                         ; 19      ;
; GPIO:uGPIO|SW_StatusR~0                                                                                             ; 18      ;
; GPIO:uGPIO|LEDR_R[6]~0                                                                                              ; 18      ;
; armreduced:arm_cpu|signalunit:SignalControl|oneStep:Next_step|step2[6]                                              ; 17      ;
; miniUART:UART|TxUnit:TxDev|tmpTRegE                                                                                 ; 16      ;
; SW[14]~input                                                                                                        ; 15      ;
; SW[15]~input                                                                                                        ; 15      ;
; SW[16]~input                                                                                                        ; 15      ;
; SW[17]~input                                                                                                        ; 15      ;
; SW[13]~input                                                                                                        ; 15      ;
; SW[0]~input                                                                                                         ; 15      ;
; SW[7]~input                                                                                                         ; 15      ;
; SW[5]~input                                                                                                         ; 15      ;
; SW[8]~input                                                                                                         ; 15      ;
; SW[6]~input                                                                                                         ; 15      ;
; SW[11]~input                                                                                                        ; 15      ;
; SW[9]~input                                                                                                         ; 15      ;
; SW[10]~input                                                                                                        ; 15      ;
; SW[3]~input                                                                                                         ; 15      ;
; KEY[3]~input                                                                                                        ; 15      ;
; SW[1]~input                                                                                                         ; 15      ;
; KEY[1]~input                                                                                                        ; 15      ;
; SW[4]~input                                                                                                         ; 15      ;
; SW[2]~input                                                                                                         ; 15      ;
; KEY[2]~input                                                                                                        ; 15      ;
; SW[12]~input                                                                                                        ; 15      ;
; armreduced:arm_cpu|Mux5~0                                                                                           ; 15      ;
; armreduced:arm_cpu|Mux7~0                                                                                           ; 15      ;
; armreduced:arm_cpu|Mux10~0                                                                                          ; 15      ;
; armreduced:arm_cpu|Mux22~0                                                                                          ; 15      ;
; armreduced:arm_cpu|Mux30~0                                                                                          ; 15      ;
; GPIO:uGPIO|always3~0                                                                                                ; 15      ;
; armreduced:arm_cpu|register:B_MEM_Register|regout[6]                                                                ; 15      ;
; armreduced:arm_cpu|register:MDR|regout[30]~45                                                                       ; 14      ;
; armreduced:arm_cpu|Mux4~0                                                                                           ; 14      ;
; armreduced:arm_cpu|Mux6~0                                                                                           ; 14      ;
; armreduced:arm_cpu|Mux13~0                                                                                          ; 14      ;
; armreduced:arm_cpu|Mux15~0                                                                                          ; 14      ;
; armreduced:arm_cpu|Mux12~0                                                                                          ; 14      ;
; armreduced:arm_cpu|Mux14~0                                                                                          ; 14      ;
; armreduced:arm_cpu|Mux21~0                                                                                          ; 14      ;
; armreduced:arm_cpu|Mux20~0                                                                                          ; 14      ;
; armreduced:arm_cpu|Mux17~0                                                                                          ; 14      ;
; armreduced:arm_cpu|Mux19~0                                                                                          ; 14      ;
; armreduced:arm_cpu|Mux9~0                                                                                           ; 14      ;
; armreduced:arm_cpu|Mux11~0                                                                                          ; 14      ;
; armreduced:arm_cpu|Mux16~0                                                                                          ; 14      ;
; armreduced:arm_cpu|Mux18~0                                                                                          ; 14      ;
; armreduced:arm_cpu|Mux8~0                                                                                           ; 14      ;
; armreduced:arm_cpu|Mux35~0                                                                                          ; 14      ;
; armreduced:arm_cpu|Mux28~0                                                                                          ; 14      ;
; armreduced:arm_cpu|Mux27~0                                                                                          ; 14      ;
; armreduced:arm_cpu|Mux29~0                                                                                          ; 14      ;
; armreduced:arm_cpu|Mux24~0                                                                                          ; 14      ;
; armreduced:arm_cpu|Mux26~0                                                                                          ; 14      ;
; armreduced:arm_cpu|Mux25~0                                                                                          ; 14      ;
; armreduced:arm_cpu|Mux32~0                                                                                          ; 14      ;
; armreduced:arm_cpu|Mux34~0                                                                                          ; 14      ;
; armreduced:arm_cpu|Mux31~0                                                                                          ; 14      ;
; armreduced:arm_cpu|Mux33~0                                                                                          ; 14      ;
; armreduced:arm_cpu|Mux23~0                                                                                          ; 14      ;
; armreduced:arm_cpu|Mux69~0                                                                                          ; 14      ;
; armreduced:arm_cpu|register:ALUoutRegister|regout[5]                                                                ; 14      ;
; armreduced:arm_cpu|register:B_Register|regout[0]~DUPLICATE                                                          ; 13      ;
; miniUART:UART|ClkUnit:ClkDiv|tmpEnRX                                                                                ; 13      ;
; Addr_Decoder:Decoder|Equal2~0                                                                                       ; 13      ;
; ram2port_inst_data:Inst_Data_Mem|altsyncram:altsyncram_component|altsyncram_kkh2:auto_generated|q_a[15]             ; 13      ;
; armreduced:arm_cpu|register:ALUoutRegister|regout[8]                                                                ; 13      ;
; armreduced:arm_cpu|register:ALUoutRegister|regout[9]                                                                ; 13      ;
; armreduced:arm_cpu|Mux79~0                                                                                          ; 12      ;
; armreduced:arm_cpu|register:B_Register|regout[1]                                                                    ; 12      ;
; armreduced:arm_cpu|signalunit:SignalControl|signalcontrol:bring_mem|s3[1]~1                                         ; 12      ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register15|regout[5]                                          ; 12      ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register15|regout[6]                                          ; 12      ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register15|regout[9]                                          ; 12      ;
; armreduced:arm_cpu|register:B_Register|regout[4]                                                                    ; 12      ;
; armreduced:arm_cpu|register:B_Register|regout[2]                                                                    ; 12      ;
; armreduced:arm_cpu|register:ALUoutRegister|regout[12]                                                               ; 12      ;
; armreduced:arm_cpu|signalunit:SignalControl|oneStep:Next_step|step2[3]                                              ; 11      ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register15|regout[8]                                          ; 11      ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register15|regout[10]                                         ; 11      ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register15|regout[3]                                          ; 11      ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register15|regout[11]                                         ; 11      ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register15|regout[7]                                          ; 11      ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register15|regout[4]                                          ; 11      ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register15|regout[12]                                         ; 11      ;
; armreduced:arm_cpu|register:ALUoutRegister|regout[4]                                                                ; 11      ;
; miniUART:UART|RxUnit:RxDev|DOut[7]~1                                                                                ; 10      ;
; armreduced:arm_cpu|register:MDR|regout[17]~4                                                                        ; 10      ;
; armreduced:arm_cpu|register:MDR|regout[17]~0                                                                        ; 10      ;
; armreduced:arm_cpu|signalunit:SignalControl|oneStep:Next_step|step2[4]                                              ; 10      ;
; armreduced:arm_cpu|signalunit:SignalControl|oneStep:Next_step|step2[1]                                              ; 10      ;
; armreduced:arm_cpu|register:B_Register|regout[5]                                                                    ; 10      ;
; armreduced:arm_cpu|register:B_Register|regout[6]                                                                    ; 10      ;
; Addr_Decoder:Decoder|Equal0~3                                                                                       ; 9       ;
; armreduced:arm_cpu|ShiftLeft0~48                                                                                    ; 9       ;
; armreduced:arm_cpu|signalunit:SignalControl|oneStep:Next_step|step2[5]                                              ; 9       ;
; armreduced:arm_cpu|signalunit:SignalControl|oneStep:Next_step|step2[2]                                              ; 9       ;
; miniUART:UART|TxUnit:TxDev|WideOr0~0                                                                                ; 9       ;
; GPIO:uGPIO|LEDG_R[4]~1                                                                                              ; 9       ;
; GPIO:uGPIO|Equal4~0                                                                                                 ; 9       ;
; miniUART:UART|RxUnit:RxDev|BitCnt[0]                                                                                ; 9       ;
; ram2port_inst_data:Inst_Data_Mem|altsyncram:altsyncram_component|altsyncram_kkh2:auto_generated|q_a[14]             ; 9       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register15|regout[2]                                          ; 9       ;
; armreduced:arm_cpu|register:B_Register|regout[14]                                                                   ; 9       ;
; armreduced:arm_cpu|register:B_Register|regout[13]                                                                   ; 9       ;
; armreduced:arm_cpu|register:B_Register|regout[8]                                                                    ; 9       ;
; armreduced:arm_cpu|register:B_Register|regout[11]                                                                   ; 9       ;
; armreduced:arm_cpu|register:B_Register|regout[12]                                                                   ; 9       ;
; armreduced:arm_cpu|register:B_Register|regout[10]                                                                   ; 9       ;
; armreduced:arm_cpu|register:B_Register|regout[3]                                                                    ; 9       ;
; armreduced:arm_cpu|register:ALUoutRegister|regout[6]                                                                ; 9       ;
; armreduced:arm_cpu|register:ALUoutRegister|regout[7]                                                                ; 9       ;
; armreduced:arm_cpu|register:ALUoutRegister|regout[10]                                                               ; 9       ;
; armreduced:arm_cpu|register:ALUoutRegister|regout[11]                                                               ; 9       ;
; miniUART:UART|RxUnit:RxDev|ShtReg[2]~0                                                                              ; 8       ;
; miniUART:UART|TxUnit:TxDev|TBuff[0]~0                                                                               ; 8       ;
; miniUART:UART|always1~0                                                                                             ; 8       ;
; GPIO:uGPIO|HEX7_R~6                                                                                                 ; 8       ;
; GPIO:uGPIO|HEX7_R~5                                                                                                 ; 8       ;
; GPIO:uGPIO|HEX7_R~4                                                                                                 ; 8       ;
; GPIO:uGPIO|HEX7_R~3                                                                                                 ; 8       ;
; GPIO:uGPIO|HEX7_R~2                                                                                                 ; 8       ;
; GPIO:uGPIO|Equal8~0                                                                                                 ; 8       ;
; GPIO:uGPIO|HEX7_R~0                                                                                                 ; 8       ;
; armreduced:arm_cpu|register:B_Register|regout[7]                                                                    ; 8       ;
; armreduced:arm_cpu|register:B_Register|regout[9]                                                                    ; 8       ;
; miniUART:UART|TxUnit:TxDev|tmpTBufE                                                                                 ; 8       ;
; armreduced:arm_cpu|register:B_MEM_Register|regout[5]                                                                ; 8       ;
; armreduced:arm_cpu|register:B_MEM_Register|regout[4]                                                                ; 8       ;
; armreduced:arm_cpu|register:B_MEM_Register|regout[3]                                                                ; 8       ;
; armreduced:arm_cpu|register:B_MEM_Register|regout[2]                                                                ; 8       ;
; armreduced:arm_cpu|register:B_MEM_Register|regout[1]                                                                ; 8       ;
; armreduced:arm_cpu|register:B_MEM_Register|regout[0]                                                                ; 8       ;
; miniUART:UART|RxUnit:RxDev|BitCnt[3]~DUPLICATE                                                                      ; 7       ;
; armreduced:arm_cpu|register:MDR|regout[3]~9                                                                         ; 7       ;
; miniUART:UART|TxUnit:TxDev|TReg[0]~2                                                                                ; 7       ;
; Addr_Decoder:Decoder|Equal3~0                                                                                       ; 7       ;
; miniUART:UART|TxUnit:TxDev|BitCnt[1]                                                                                ; 7       ;
; armreduced:arm_cpu|register:B_Register|regout[15]                                                                   ; 7       ;
; armreduced:arm_cpu|register:B_Register|regout[16]                                                                   ; 7       ;
; armreduced:arm_cpu|register:B_MEM_Register|regout[7]                                                                ; 7       ;
; miniUART:UART|TxUnit:TxDev|BitCnt[0]                                                                                ; 7       ;
; miniUART:UART|RxUnit:RxDev|tmpRxD                                                                                   ; 6       ;
; miniUART:UART|RxUnit:RxDev|BitCnt[1]                                                                                ; 6       ;
; armreduced:arm_cpu|register:MDR|regout[3]~2                                                                         ; 6       ;
; miniUART:UART|ClkUnit:ClkDiv|Cnt33[0]                                                                               ; 6       ;
; miniUART:UART|ClkUnit:ClkDiv|Cnt16[0]                                                                               ; 6       ;
; GPIO:uGPIO|HEX0_R[3]~0                                                                                              ; 6       ;
; GPIO:uGPIO|HEX1_R[1]~0                                                                                              ; 6       ;
; GPIO:uGPIO|HEX2_R[4]~0                                                                                              ; 6       ;
; GPIO:uGPIO|HEX3_R[3]~0                                                                                              ; 6       ;
; GPIO:uGPIO|HEX4_R[1]~1                                                                                              ; 6       ;
; GPIO:uGPIO|HEX5_R[0]~0                                                                                              ; 6       ;
; GPIO:uGPIO|HEX6_R[2]~0                                                                                              ; 6       ;
; GPIO:uGPIO|HEX7_R[1]~1                                                                                              ; 6       ;
; miniUART:UART|RxUnit:RxDev|Start                                                                                    ; 6       ;
; ram2port_inst_data:Inst_Data_Mem|altsyncram:altsyncram_component|altsyncram_kkh2:auto_generated|q_a[12]             ; 6       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register15|regout[15]                                         ; 6       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register15|regout[20]                                         ; 6       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register15|regout[28]                                         ; 6       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register15|regout[29]                                         ; 6       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register15|regout[30]                                         ; 6       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register15|regout[19]                                         ; 6       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register15|regout[22]                                         ; 6       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register15|regout[23]                                         ; 6       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register15|regout[24]                                         ; 6       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register15|regout[25]                                         ; 6       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register15|regout[26]                                         ; 6       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register15|regout[21]                                         ; 6       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register15|regout[27]                                         ; 6       ;
; armreduced:arm_cpu|register:B_Register|regout[22]                                                                   ; 6       ;
; armreduced:arm_cpu|register:B_Register|regout[20]                                                                   ; 6       ;
; armreduced:arm_cpu|register:B_Register|regout[21]                                                                   ; 6       ;
; armreduced:arm_cpu|register:B_Register|regout[19]                                                                   ; 6       ;
; armreduced:arm_cpu|register:B_Register|regout[17]                                                                   ; 6       ;
; armreduced:arm_cpu|register:B_MEM_Register|regout[17]                                                               ; 6       ;
; armreduced:arm_cpu|register:B_MEM_Register|regout[16]                                                               ; 6       ;
; armreduced:arm_cpu|register:B_MEM_Register|regout[15]                                                               ; 6       ;
; armreduced:arm_cpu|register:B_MEM_Register|regout[14]                                                               ; 6       ;
; armreduced:arm_cpu|register:B_MEM_Register|regout[13]                                                               ; 6       ;
; armreduced:arm_cpu|register:B_MEM_Register|regout[12]                                                               ; 6       ;
; armreduced:arm_cpu|register:B_MEM_Register|regout[11]                                                               ; 6       ;
; armreduced:arm_cpu|register:B_MEM_Register|regout[10]                                                               ; 6       ;
; armreduced:arm_cpu|register:B_MEM_Register|regout[9]                                                                ; 6       ;
; armreduced:arm_cpu|register:B_MEM_Register|regout[8]                                                                ; 6       ;
; armreduced:arm_cpu|register:ALUoutRegister|regout[13]                                                               ; 6       ;
; UART_RXD~input                                                                                                      ; 5       ;
; miniUART:UART|RxUnit:RxDev|SampleCnt[0]                                                                             ; 5       ;
; armreduced:arm_cpu|register:MDR|regout[7]~17                                                                        ; 5       ;
; armreduced:arm_cpu|register:MDR|regout[7]~15                                                                        ; 5       ;
; armreduced:arm_cpu|register:MDR|regout[7]~6                                                                         ; 5       ;
; miniUART:UART|ClkUnit:ClkDiv|Cnt33[1]                                                                               ; 5       ;
; miniUART:UART|ClkUnit:ClkDiv|Cnt10[0]                                                                               ; 5       ;
; miniUART:UART|ClkUnit:ClkDiv|Equal2~1                                                                               ; 5       ;
; miniUART:UART|ClkUnit:ClkDiv|Cnt16[1]                                                                               ; 5       ;
; armreduced:arm_cpu|ShiftLeft0~46                                                                                    ; 5       ;
; armreduced:arm_cpu|ShiftLeft0~26                                                                                    ; 5       ;
; miniUART:UART|Load                                                                                                  ; 5       ;
; miniUART:UART|TxUnit:TxDev|TxD~0                                                                                    ; 5       ;
; miniUART:UART|RxUnit:RxDev|tmpDRdy                                                                                  ; 5       ;
; armreduced:arm_cpu|register:B_MEM_Register|regout[29]                                                               ; 5       ;
; armreduced:arm_cpu|register:B_MEM_Register|regout[30]                                                               ; 5       ;
; armreduced:arm_cpu|register:B_MEM_Register|regout[31]                                                               ; 5       ;
; armreduced:arm_cpu|register:B_MEM_Register|regout[28]                                                               ; 5       ;
; armreduced:arm_cpu|register:B_MEM_Register|regout[20]                                                               ; 5       ;
; armreduced:arm_cpu|register:B_MEM_Register|regout[25]                                                               ; 5       ;
; armreduced:arm_cpu|register:B_MEM_Register|regout[23]                                                               ; 5       ;
; armreduced:arm_cpu|register:B_MEM_Register|regout[24]                                                               ; 5       ;
; armreduced:arm_cpu|register:B_MEM_Register|regout[22]                                                               ; 5       ;
; armreduced:arm_cpu|register:B_MEM_Register|regout[21]                                                               ; 5       ;
; armreduced:arm_cpu|register:B_MEM_Register|regout[26]                                                               ; 5       ;
; armreduced:arm_cpu|register:B_MEM_Register|regout[27]                                                               ; 5       ;
; armreduced:arm_cpu|register:B_MEM_Register|regout[18]                                                               ; 5       ;
; armreduced:arm_cpu|register:B_MEM_Register|regout[19]                                                               ; 5       ;
; miniUART:UART|ClkUnit:ClkDiv|ClkDiv33                                                                               ; 5       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register15|regout[18]                                         ; 5       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register15|regout[16]                                         ; 5       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register15|regout[17]                                         ; 5       ;
; armreduced:arm_cpu|register:B_Register|regout[23]                                                                   ; 5       ;
; armreduced:arm_cpu|register:B_Register|regout[18]                                                                   ; 5       ;
; ALTPLL_clkgen:pll0|altpll:altpll_component|ALTPLL_clkgen_altpll:auto_generated|generic_pll1~PLL_RECONFIG_O_SHIFT    ; 4       ;
; miniUART:UART|RxUnit:RxDev|BitCnt[3]~1                                                                              ; 4       ;
; miniUART:UART|RxUnit:RxDev|BitCnt~0                                                                                 ; 4       ;
; miniUART:UART|RxUnit:RxDev|SampleCnt[1]                                                                             ; 4       ;
; miniUART:UART|RxUnit:RxDev|SampleCnt[3]                                                                             ; 4       ;
; armreduced:arm_cpu|register:MDR|regout~21                                                                           ; 4       ;
; armreduced:arm_cpu|register:MDR|regout[7]~20                                                                        ; 4       ;
; armreduced:arm_cpu|register:MDR|regout[7]~19                                                                        ; 4       ;
; armreduced:arm_cpu|register:MDR|regout~18                                                                           ; 4       ;
; miniUART:UART|ClkUnit:ClkDiv|Cnt33[2]                                                                               ; 4       ;
; miniUART:UART|ClkUnit:ClkDiv|Cnt10[1]                                                                               ; 4       ;
; miniUART:UART|ClkUnit:ClkDiv|Add2~0                                                                                 ; 4       ;
; miniUART:UART|ClkUnit:ClkDiv|Cnt16[2]                                                                               ; 4       ;
; miniUART:UART|ClkUnit:ClkDiv|Cnt16[3]                                                                               ; 4       ;
; armreduced:arm_cpu|ShiftLeft0~61                                                                                    ; 4       ;
; armreduced:arm_cpu|ShiftLeft0~53                                                                                    ; 4       ;
; armreduced:arm_cpu|ShiftLeft0~44                                                                                    ; 4       ;
; armreduced:arm_cpu|ShiftLeft0~42                                                                                    ; 4       ;
; armreduced:arm_cpu|ShiftLeft0~35                                                                                    ; 4       ;
; armreduced:arm_cpu|ShiftLeft0~20                                                                                    ; 4       ;
; armreduced:arm_cpu|ShiftLeft0~19                                                                                    ; 4       ;
; armreduced:arm_cpu|ShiftLeft0~9                                                                                     ; 4       ;
; armreduced:arm_cpu|ShiftLeft0~4                                                                                     ; 4       ;
; GPIO:uGPIO|HEX4_R~0                                                                                                 ; 4       ;
; GPIO:uGPIO|Equal0~0                                                                                                 ; 4       ;
; miniUART:UART|ClkUnit:ClkDiv|tmpEnTX                                                                                ; 4       ;
; Addr_Decoder:Decoder|Equal1~3                                                                                       ; 4       ;
; miniUART:UART|TxUnit:TxDev|BitCnt[2]                                                                                ; 4       ;
; miniUART:UART|TxUnit:TxDev|BitCnt[3]                                                                                ; 4       ;
; ram2port_inst_data:Inst_Data_Mem|altsyncram:altsyncram_component|altsyncram_kkh2:auto_generated|q_a[5]              ; 4       ;
; ram2port_inst_data:Inst_Data_Mem|altsyncram:altsyncram_component|altsyncram_kkh2:auto_generated|q_a[6]              ; 4       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register15|regout[14]                                         ; 4       ;
; armreduced:arm_cpu|register:B_Register|regout[28]                                                                   ; 4       ;
; armreduced:arm_cpu|register:B_Register|regout[24]                                                                   ; 4       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register15|regout[13]                                         ; 4       ;
; miniUART:UART|RxUnit:RxDev|BitCnt[2]~DUPLICATE                                                                      ; 3       ;
; miniUART:UART|TxUnit:TxDev|BitCnt[3]~DUPLICATE                                                                      ; 3       ;
; ALTPLL_clkgen:pll0|altpll:altpll_component|ALTPLL_clkgen_altpll:auto_generated|generic_pll1~PLL_RECONFIG_O_UP       ; 3       ;
; ALTPLL_clkgen:pll0|altpll:altpll_component|ALTPLL_clkgen_altpll:auto_generated|generic_pll1~FRACTIONAL_PLL_O_CNTNEN ; 3       ;
; miniUART:UART|RxUnit:RxDev|BitCnt[3]~3                                                                              ; 3       ;
; miniUART:UART|RxUnit:RxDev|WideOr1~0                                                                                ; 3       ;
; GPIO:uGPIO|always0~0                                                                                                ; 3       ;
; miniUART:UART|RxUnit:RxDev|Equal1~1                                                                                 ; 3       ;
; miniUART:UART|RxUnit:RxDev|Equal1~0                                                                                 ; 3       ;
; miniUART:UART|RxUnit:RxDev|SampleCnt[2]                                                                             ; 3       ;
; armreduced:arm_cpu|register:MDR|regout[3]~10                                                                        ; 3       ;
; armreduced:arm_cpu|register:MDR|regout[3]~8                                                                         ; 3       ;
; armreduced:arm_cpu|register:MDR|regout[3]~7                                                                         ; 3       ;
; armreduced:arm_cpu|register:MDR|regout[3]~5                                                                         ; 3       ;
; armreduced:arm_cpu|register:MDR|regout[3]~3                                                                         ; 3       ;
; TimerCounter:Timer|Equal2~1                                                                                         ; 3       ;
; GPIO:uGPIO|Equal1~0                                                                                                 ; 3       ;
; miniUART:UART|ClkUnit:ClkDiv|Equal0~0                                                                               ; 3       ;
; miniUART:UART|ClkUnit:ClkDiv|Cnt33[4]                                                                               ; 3       ;
; miniUART:UART|ClkUnit:ClkDiv|Cnt33[3]                                                                               ; 3       ;
; armreduced:arm_cpu|register_1bit:C|regout                                                                           ; 3       ;
; armreduced:arm_cpu|registerfile:RegisterFile|decoder_4to16:selecter|Decoder0~4                                      ; 3       ;
; armreduced:arm_cpu|registerfile:RegisterFile|decoder_4to16:selecter|Decoder0~1                                      ; 3       ;
; armreduced:arm_cpu|registerfile:RegisterFile|decoder_4to16:selecter|Decoder0~0                                      ; 3       ;
; armreduced:arm_cpu|signalunit:SignalControl|signalcontrol:bring_wb|s4[4]~2                                          ; 3       ;
; miniUART:UART|ClkUnit:ClkDiv|Cnt10[2]                                                                               ; 3       ;
; miniUART:UART|ClkUnit:ClkDiv|Cnt16[4]                                                                               ; 3       ;
; armreduced:arm_cpu|Mux59~0                                                                                          ; 3       ;
; armreduced:arm_cpu|Mux57~0                                                                                          ; 3       ;
; armreduced:arm_cpu|Mux64~0                                                                                          ; 3       ;
; armreduced:arm_cpu|Mux56~0                                                                                          ; 3       ;
; armreduced:arm_cpu|Mux60~0                                                                                          ; 3       ;
; armreduced:arm_cpu|Mux62~0                                                                                          ; 3       ;
; armreduced:arm_cpu|Mux66~0                                                                                          ; 3       ;
; armreduced:arm_cpu|Mux67~0                                                                                          ; 3       ;
; armreduced:arm_cpu|Mux63~0                                                                                          ; 3       ;
; armreduced:arm_cpu|Mux61~0                                                                                          ; 3       ;
; armreduced:arm_cpu|Mux65~1                                                                                          ; 3       ;
; armreduced:arm_cpu|Mux92~0                                                                                          ; 3       ;
; armreduced:arm_cpu|Mux58~0                                                                                          ; 3       ;
; armreduced:arm_cpu|signalunit:SignalControl|signalcontrol:bring_alu|s2[0]~1                                         ; 3       ;
; armreduced:arm_cpu|Mux53~0                                                                                          ; 3       ;
; armreduced:arm_cpu|Mux84~1                                                                                          ; 3       ;
; armreduced:arm_cpu|Mux83~0                                                                                          ; 3       ;
; armreduced:arm_cpu|Mux82~0                                                                                          ; 3       ;
; armreduced:arm_cpu|ALU32bit:ALU|result[17]~21                                                                       ; 3       ;
; armreduced:arm_cpu|Mux81~0                                                                                          ; 3       ;
; armreduced:arm_cpu|ShiftLeft0~59                                                                                    ; 3       ;
; armreduced:arm_cpu|Mux79~1                                                                                          ; 3       ;
; armreduced:arm_cpu|Mux71~1                                                                                          ; 3       ;
; armreduced:arm_cpu|Mux70~2                                                                                          ; 3       ;
; armreduced:arm_cpu|Mux69~2                                                                                          ; 3       ;
; armreduced:arm_cpu|Mux70~0                                                                                          ; 3       ;
; armreduced:arm_cpu|Mux36~0                                                                                          ; 3       ;
; armreduced:arm_cpu|ShiftLeft0~52                                                                                    ; 3       ;
; armreduced:arm_cpu|Mux80~0                                                                                          ; 3       ;
; armreduced:arm_cpu|Mux77~0                                                                                          ; 3       ;
; armreduced:arm_cpu|Mux76~0                                                                                          ; 3       ;
; armreduced:arm_cpu|Mux75~0                                                                                          ; 3       ;
; armreduced:arm_cpu|Mux74~0                                                                                          ; 3       ;
; armreduced:arm_cpu|ShiftLeft0~38                                                                                    ; 3       ;
; armreduced:arm_cpu|Mux73~0                                                                                          ; 3       ;
; armreduced:arm_cpu|ShiftLeft0~32                                                                                    ; 3       ;
; armreduced:arm_cpu|Mux78~0                                                                                          ; 3       ;
; armreduced:arm_cpu|Mux72~0                                                                                          ; 3       ;
; armreduced:arm_cpu|ShiftLeft0~18                                                                                    ; 3       ;
; armreduced:arm_cpu|ShiftLeft0~7                                                                                     ; 3       ;
; armreduced:arm_cpu|ShiftLeft0~6                                                                                     ; 3       ;
; armreduced:arm_cpu|ShiftLeft0~5                                                                                     ; 3       ;
; armreduced:arm_cpu|Mux54~0                                                                                          ; 3       ;
; armreduced:arm_cpu|ShiftLeft0~0                                                                                     ; 3       ;
; armreduced:arm_cpu|Mux55~0                                                                                          ; 3       ;
; GPIO:uGPIO|Equal0~1                                                                                                 ; 3       ;
; TimerCounter:Timer|Equal2~0                                                                                         ; 3       ;
; armreduced:arm_cpu|register_1bit:Z|regout                                                                           ; 3       ;
; armreduced:arm_cpu|signalunit:SignalControl|oneStep:Next_step|step3[6]                                              ; 3       ;
; armreduced:arm_cpu|signalunit:SignalControl|oneStep:Next_step|step3[7]                                              ; 3       ;
; armreduced:arm_cpu|signalunit:SignalControl|oneStep:Next_step|step3[0]                                              ; 3       ;
; armreduced:arm_cpu|ShiftLeft0~91                                                                                    ; 3       ;
; armreduced:arm_cpu|ShiftLeft0~86                                                                                    ; 3       ;
; armreduced:arm_cpu|Mux99~0                                                                                          ; 3       ;
; miniUART:UART|RxUnit:RxDev|outErr                                                                                   ; 3       ;
; miniUART:UART|RxUnit:RxDev|frameErr                                                                                 ; 3       ;
; TimerCounter:Timer|CounterR[31]                                                                                     ; 3       ;
; TimerCounter:Timer|CounterR[29]                                                                                     ; 3       ;
; TimerCounter:Timer|CounterR[30]                                                                                     ; 3       ;
; TimerCounter:Timer|CounterR[28]                                                                                     ; 3       ;
; TimerCounter:Timer|CounterR[22]                                                                                     ; 3       ;
; TimerCounter:Timer|CounterR[20]                                                                                     ; 3       ;
; TimerCounter:Timer|CounterR[23]                                                                                     ; 3       ;
; TimerCounter:Timer|CounterR[14]                                                                                     ; 3       ;
; TimerCounter:Timer|CounterR[15]                                                                                     ; 3       ;
; TimerCounter:Timer|CounterR[18]                                                                                     ; 3       ;
; TimerCounter:Timer|CounterR[16]                                                                                     ; 3       ;
; TimerCounter:Timer|CounterR[26]                                                                                     ; 3       ;
; TimerCounter:Timer|CounterR[19]                                                                                     ; 3       ;
; TimerCounter:Timer|CounterR[17]                                                                                     ; 3       ;
; TimerCounter:Timer|CounterR[27]                                                                                     ; 3       ;
; TimerCounter:Timer|CounterR[25]                                                                                     ; 3       ;
; TimerCounter:Timer|CounterR[13]                                                                                     ; 3       ;
; TimerCounter:Timer|CounterR[0]                                                                                      ; 3       ;
; TimerCounter:Timer|CounterR[7]                                                                                      ; 3       ;
; TimerCounter:Timer|CounterR[5]                                                                                      ; 3       ;
; TimerCounter:Timer|CounterR[8]                                                                                      ; 3       ;
; TimerCounter:Timer|CounterR[6]                                                                                      ; 3       ;
; TimerCounter:Timer|CounterR[11]                                                                                     ; 3       ;
; TimerCounter:Timer|CounterR[9]                                                                                      ; 3       ;
; TimerCounter:Timer|CounterR[10]                                                                                     ; 3       ;
; TimerCounter:Timer|CounterR[3]                                                                                      ; 3       ;
; TimerCounter:Timer|CounterR[1]                                                                                      ; 3       ;
; TimerCounter:Timer|CounterR[4]                                                                                      ; 3       ;
; TimerCounter:Timer|CounterR[2]                                                                                      ; 3       ;
; TimerCounter:Timer|CounterR[12]                                                                                     ; 3       ;
; ram2port_inst_data:Inst_Data_Mem|altsyncram:altsyncram_component|altsyncram_kkh2:auto_generated|q_a[13]             ; 3       ;
; ram2port_inst_data:Inst_Data_Mem|altsyncram:altsyncram_component|altsyncram_kkh2:auto_generated|q_a[4]              ; 3       ;
; armreduced:arm_cpu|register:A_Register|regout[15]                                                                   ; 3       ;
; armreduced:arm_cpu|register:A_Register|regout[16]                                                                   ; 3       ;
; armreduced:arm_cpu|register:A_Register|regout[17]                                                                   ; 3       ;
; armreduced:arm_cpu|register:A_Register|regout[18]                                                                   ; 3       ;
; armreduced:arm_cpu|register:A_Register|regout[20]                                                                   ; 3       ;
; armreduced:arm_cpu|register:A_Register|regout[28]                                                                   ; 3       ;
; armreduced:arm_cpu|register:A_Register|regout[29]                                                                   ; 3       ;
; armreduced:arm_cpu|register:A_Register|regout[30]                                                                   ; 3       ;
; armreduced:arm_cpu|register:B_Register|regout[29]                                                                   ; 3       ;
; armreduced:arm_cpu|register:B_Register|regout[30]                                                                   ; 3       ;
; armreduced:arm_cpu|register:A_Register|regout[22]                                                                   ; 3       ;
; armreduced:arm_cpu|register:A_Register|regout[23]                                                                   ; 3       ;
; armreduced:arm_cpu|register:A_Register|regout[24]                                                                   ; 3       ;
; armreduced:arm_cpu|register:A_Register|regout[25]                                                                   ; 3       ;
; armreduced:arm_cpu|register:A_Register|regout[26]                                                                   ; 3       ;
; armreduced:arm_cpu|register:A_Register|regout[21]                                                                   ; 3       ;
; armreduced:arm_cpu|register:A_Register|regout[27]                                                                   ; 3       ;
; armreduced:arm_cpu|register:B_Register|regout[26]                                                                   ; 3       ;
; armreduced:arm_cpu|register:B_Register|regout[27]                                                                   ; 3       ;
; armreduced:arm_cpu|register:B_Register|regout[25]                                                                   ; 3       ;
; armreduced:arm_cpu|register:ALUoutRegister|regout[14]                                                               ; 3       ;
; armreduced:arm_cpu|register:ALUoutRegister|regout[15]                                                               ; 3       ;
; armreduced:arm_cpu|register:ALUoutRegister|regout[16]                                                               ; 3       ;
; armreduced:arm_cpu|register:ALUoutRegister|regout[17]                                                               ; 3       ;
; armreduced:arm_cpu|register:ALUoutRegister|regout[18]                                                               ; 3       ;
; armreduced:arm_cpu|register:ALUoutRegister|regout[20]                                                               ; 3       ;
; armreduced:arm_cpu|register:ALUoutRegister|regout[28]                                                               ; 3       ;
; armreduced:arm_cpu|register:ALUoutRegister|regout[29]                                                               ; 3       ;
; armreduced:arm_cpu|register:ALUoutRegister|regout[30]                                                               ; 3       ;
; armreduced:arm_cpu|register:ALUoutRegister|regout[31]                                                               ; 3       ;
; armreduced:arm_cpu|register:ALUoutRegister|regout[19]                                                               ; 3       ;
; armreduced:arm_cpu|register:ALUoutRegister|regout[22]                                                               ; 3       ;
; armreduced:arm_cpu|register:ALUoutRegister|regout[24]                                                               ; 3       ;
; armreduced:arm_cpu|register:ALUoutRegister|regout[25]                                                               ; 3       ;
; armreduced:arm_cpu|register:ALUoutRegister|regout[26]                                                               ; 3       ;
; armreduced:arm_cpu|register:ALUoutRegister|regout[21]                                                               ; 3       ;
; armreduced:arm_cpu|register:ALUoutRegister|regout[27]                                                               ; 3       ;
; miniUART:UART|TxUnit:TxDev|TxD                                                                                      ; 3       ;
; miniUART:UART|TxUnit:TxDev|BitCnt[2]~DUPLICATE                                                                      ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register15|regout[2]~DUPLICATE                                ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register15|regout[31]~DUPLICATE                               ; 2       ;
; armreduced:arm_cpu|register:A_Register|regout[19]~DUPLICATE                                                         ; 2       ;
; armreduced:arm_cpu|register:B_Register|regout[3]~DUPLICATE                                                          ; 2       ;
; ALTPLL_clkgen:pll0|altpll:altpll_component|ALTPLL_clkgen_altpll:auto_generated|generic_pll1~FRACTIONAL_PLL_O_VCOPH7 ; 2       ;
; ALTPLL_clkgen:pll0|altpll:altpll_component|ALTPLL_clkgen_altpll:auto_generated|generic_pll1~FRACTIONAL_PLL_O_VCOPH6 ; 2       ;
; ALTPLL_clkgen:pll0|altpll:altpll_component|ALTPLL_clkgen_altpll:auto_generated|generic_pll1~FRACTIONAL_PLL_O_VCOPH5 ; 2       ;
; ALTPLL_clkgen:pll0|altpll:altpll_component|ALTPLL_clkgen_altpll:auto_generated|generic_pll1~FRACTIONAL_PLL_O_VCOPH4 ; 2       ;
; ALTPLL_clkgen:pll0|altpll:altpll_component|ALTPLL_clkgen_altpll:auto_generated|generic_pll1~FRACTIONAL_PLL_O_VCOPH3 ; 2       ;
; ALTPLL_clkgen:pll0|altpll:altpll_component|ALTPLL_clkgen_altpll:auto_generated|generic_pll1~FRACTIONAL_PLL_O_VCOPH2 ; 2       ;
; ALTPLL_clkgen:pll0|altpll:altpll_component|ALTPLL_clkgen_altpll:auto_generated|generic_pll1~FRACTIONAL_PLL_O_VCOPH1 ; 2       ;
; ALTPLL_clkgen:pll0|altpll:altpll_component|ALTPLL_clkgen_altpll:auto_generated|generic_pll1~FRACTIONAL_PLL_O_VCOPH0 ; 2       ;
; ALTPLL_clkgen:pll0|altpll:altpll_component|ALTPLL_clkgen_altpll:auto_generated|generic_pll1~FRACTIONAL_PLL_O_TCLK   ; 2       ;
; armreduced:arm_cpu|ShiftLeft0~79                                                                                    ; 2       ;
; armreduced:arm_cpu|ShiftLeft0~71                                                                                    ; 2       ;
; armreduced:arm_cpu|ShiftLeft0~69                                                                                    ; 2       ;
; miniUART:UART|TxUnit:TxDev|TReg[7]                                                                                  ; 2       ;
; miniUART:UART|RxUnit:RxDev|BitCnt[2]~6                                                                              ; 2       ;
; miniUART:UART|RxUnit:RxDev|BitCnt[3]~4                                                                              ; 2       ;
; miniUART:UART|RxUnit:RxDev|SampleCnt[2]~0                                                                           ; 2       ;
; TimerCounter:Timer|CompareR~23                                                                                      ; 2       ;
; TimerCounter:Timer|CompareR~22                                                                                      ; 2       ;
; TimerCounter:Timer|StatusR~0                                                                                        ; 2       ;
; TimerCounter:Timer|CompareR~4                                                                                       ; 2       ;
; TimerCounter:Timer|CompareR~3                                                                                       ; 2       ;
; TimerCounter:Timer|CompareR~2                                                                                       ; 2       ;
; miniUART:UART|RxUnit:RxDev|DOut[7]~0                                                                                ; 2       ;
; miniUART:UART|RxUnit:RxDev|BitCnt[2]                                                                                ; 2       ;
; miniUART:UART|RxUnit:RxDev|BitCnt[3]                                                                                ; 2       ;
; miniUART:UART|ClkUnit:ClkDiv|Add0~0                                                                                 ; 2       ;
; TimerCounter:Timer|CompareR[30]                                                                                     ; 2       ;
; TimerCounter:Timer|CompareR[28]                                                                                     ; 2       ;
; TimerCounter:Timer|CompareR[22]                                                                                     ; 2       ;
; TimerCounter:Timer|CompareR[20]                                                                                     ; 2       ;
; TimerCounter:Timer|CompareR[23]                                                                                     ; 2       ;
; TimerCounter:Timer|CompareR[21]                                                                                     ; 2       ;
; TimerCounter:Timer|CompareR[14]                                                                                     ; 2       ;
; GPIO:uGPIO|SW_StatusR[14]                                                                                           ; 2       ;
; TimerCounter:Timer|CompareR[15]                                                                                     ; 2       ;
; GPIO:uGPIO|SW_StatusR[15]                                                                                           ; 2       ;
; TimerCounter:Timer|CompareR[18]                                                                                     ; 2       ;
; TimerCounter:Timer|CompareR[16]                                                                                     ; 2       ;
; GPIO:uGPIO|SW_StatusR[16]                                                                                           ; 2       ;
; TimerCounter:Timer|CompareR[26]                                                                                     ; 2       ;
; TimerCounter:Timer|CompareR[24]                                                                                     ; 2       ;
; TimerCounter:Timer|CompareR[19]                                                                                     ; 2       ;
; TimerCounter:Timer|CompareR[17]                                                                                     ; 2       ;
; GPIO:uGPIO|SW_StatusR[17]                                                                                           ; 2       ;
; TimerCounter:Timer|CompareR[27]                                                                                     ; 2       ;
; TimerCounter:Timer|CompareR[25]                                                                                     ; 2       ;
; TimerCounter:Timer|CompareR[13]                                                                                     ; 2       ;
; GPIO:uGPIO|SW_StatusR[13]                                                                                           ; 2       ;
; GPIO:uGPIO|SW_StatusR[0]                                                                                            ; 2       ;
; TimerCounter:Timer|CompareR[0]                                                                                      ; 2       ;
; GPIO:uGPIO|SW_StatusR[7]                                                                                            ; 2       ;
; TimerCounter:Timer|CompareR[7]                                                                                      ; 2       ;
; GPIO:uGPIO|SW_StatusR[5]                                                                                            ; 2       ;
; TimerCounter:Timer|CompareR[5]                                                                                      ; 2       ;
; TimerCounter:Timer|CompareR[8]                                                                                      ; 2       ;
; GPIO:uGPIO|SW_StatusR[8]                                                                                            ; 2       ;
; GPIO:uGPIO|SW_StatusR[6]                                                                                            ; 2       ;
; TimerCounter:Timer|CompareR[6]                                                                                      ; 2       ;
; GPIO:uGPIO|SW_StatusR[11]                                                                                           ; 2       ;
; GPIO:uGPIO|SW_StatusR[9]                                                                                            ; 2       ;
; GPIO:uGPIO|SW_StatusR[10]                                                                                           ; 2       ;
; TimerCounter:Timer|CompareR[3]                                                                                      ; 2       ;
; GPIO:uGPIO|SW_StatusR[3]                                                                                            ; 2       ;
; miniUART:UART|CSReg[3]                                                                                              ; 2       ;
; TimerCounter:Timer|CompareR[1]                                                                                      ; 2       ;
; GPIO:uGPIO|SW_StatusR[1]                                                                                            ; 2       ;
; GPIO:uGPIO|SW_StatusR[4]                                                                                            ; 2       ;
; TimerCounter:Timer|CompareR[4]                                                                                      ; 2       ;
; armreduced:arm_cpu|register:MDR|regout[7]~16                                                                        ; 2       ;
; TimerCounter:Timer|CompareR[2]                                                                                      ; 2       ;
; GPIO:uGPIO|SW_StatusR[2]                                                                                            ; 2       ;
; miniUART:UART|CSReg[2]                                                                                              ; 2       ;
; TimerCounter:Timer|Equal2~2                                                                                         ; 2       ;
; TimerCounter:Timer|CompareR[12]                                                                                     ; 2       ;
; GPIO:uGPIO|SW_StatusR[12]                                                                                           ; 2       ;
; miniUART:UART|ClkUnit:ClkDiv|Cnt33[5]                                                                               ; 2       ;
; armreduced:arm_cpu|ALUopdecoder:ALUopDecoder|Mux0~1                                                                 ; 2       ;
; armreduced:arm_cpu|signalunit:SignalControl|signalcontrol:bring_alu|s2[1]~3                                         ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|decoder_4to16:selecter|Decoder0~7                                      ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|decoder_4to16:selecter|Decoder0~6                                      ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|decoder_4to16:selecter|Decoder0~5                                      ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|decoder_4to16:selecter|Decoder0~3                                      ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|decoder_4to16:selecter|Decoder0~2                                      ; 2       ;
; armreduced:arm_cpu|signalunit:SignalControl|oneStep:Next_step|step4[8]                                              ; 2       ;
; armreduced:arm_cpu|signalunit:SignalControl|oneStep:Next_step|step4[9]                                              ; 2       ;
; armreduced:arm_cpu|signalunit:SignalControl|oneStep:Next_step|step4[10]                                             ; 2       ;
; armreduced:arm_cpu|signalunit:SignalControl|oneStep:Next_step|step4[11]                                             ; 2       ;
; armreduced:arm_cpu|signalunit:SignalControl|oneStep:Next_step|step4[1]                                              ; 2       ;
; armreduced:arm_cpu|signalunit:SignalControl|oneStep:Next_step|step4[3]                                              ; 2       ;
; armreduced:arm_cpu|signalunit:SignalControl|oneStep:Next_step|step4[0]                                              ; 2       ;
; armreduced:arm_cpu|signalunit:SignalControl|oneStep:Next_step|step4[2]                                              ; 2       ;
; armreduced:arm_cpu|signalunit:SignalControl|oneStep:Next_step|step4[4]                                              ; 2       ;
; miniUART:UART|ClkUnit:ClkDiv|Equal3~0                                                                               ; 2       ;
; miniUART:UART|ClkUnit:ClkDiv|Equal1~0                                                                               ; 2       ;
; miniUART:UART|ClkUnit:ClkDiv|Cnt10[3]                                                                               ; 2       ;
; armreduced:arm_cpu|register:A_Register|regout[0]~125                                                                ; 2       ;
; armreduced:arm_cpu|signalunit:SignalControl|signalcontrol:bring_alu|s2[5]~2                                         ; 2       ;
; armreduced:arm_cpu|register:A_Register|regout~52                                                                    ; 2       ;
; armreduced:arm_cpu|register:B_Register|regout~68                                                                    ; 2       ;
; armreduced:arm_cpu|register:B_Register|regout~23                                                                    ; 2       ;
; armreduced:arm_cpu|register:B_Register|regout[0]~15                                                                 ; 2       ;
; miniUART:UART|ClkUnit:ClkDiv|Equal2~0                                                                               ; 2       ;
; armreduced:arm_cpu|signalunit:SignalControl|oneStep:Next_step|step2[9]                                              ; 2       ;
; armreduced:arm_cpu|ALU32bit:ALU|result[8]~48                                                                        ; 2       ;
; armreduced:arm_cpu|ALU32bit:ALU|result[3]~44                                                                        ; 2       ;
; armreduced:arm_cpu|ALU32bit:ALU|result[7]~43                                                                        ; 2       ;
; armreduced:arm_cpu|ALU32bit:ALU|result[5]~41                                                                        ; 2       ;
; armreduced:arm_cpu|ALU32bit:ALU|result[0]~36                                                                        ; 2       ;
; armreduced:arm_cpu|ALU32bit:ALU|result[6]~34                                                                        ; 2       ;
; armreduced:arm_cpu|ALU32bit:ALU|result[9]~33                                                                        ; 2       ;
; armreduced:arm_cpu|ALU32bit:ALU|result[9]~28                                                                        ; 2       ;
; armreduced:arm_cpu|Mux87~0                                                                                          ; 2       ;
; armreduced:arm_cpu|signalunit:SignalControl|oneStep:Next_step|step2[0]                                              ; 2       ;
; armreduced:arm_cpu|ALU32bit:ALU|result[14]~27                                                                       ; 2       ;
; armreduced:arm_cpu|Mux84~0                                                                                          ; 2       ;
; armreduced:arm_cpu|ALU32bit:ALU|result[16]~26                                                                       ; 2       ;
; armreduced:arm_cpu|ALU32bit:ALU|result[17]~24                                                                       ; 2       ;
; armreduced:arm_cpu|ALU32bit:ALU|result[18]~22                                                                       ; 2       ;
; armreduced:arm_cpu|ALU32bit:ALU|result[20]~18                                                                       ; 2       ;
; armreduced:arm_cpu|ShiftLeft0~56                                                                                    ; 2       ;
; armreduced:arm_cpu|ALU32bit:ALU|result[29]~16                                                                       ; 2       ;
; armreduced:arm_cpu|ShiftLeft0~55                                                                                    ; 2       ;
; armreduced:arm_cpu|ALU32bit:ALU|result[30]~14                                                                       ; 2       ;
; armreduced:arm_cpu|ShiftLeft0~54                                                                                    ; 2       ;
; armreduced:arm_cpu|ALU32bit:ALU|negative~0                                                                          ; 2       ;
; armreduced:arm_cpu|ShiftLeft0~49                                                                                    ; 2       ;
; armreduced:arm_cpu|ALU32bit:ALU|result[19]~12                                                                       ; 2       ;
; armreduced:arm_cpu|ALU32bit:ALU|result[22]~10                                                                       ; 2       ;
; armreduced:arm_cpu|ShiftLeft0~45                                                                                    ; 2       ;
; armreduced:arm_cpu|ALU32bit:ALU|result[23]~9                                                                        ; 2       ;
; armreduced:arm_cpu|ALU32bit:ALU|result[23]~8                                                                        ; 2       ;
; armreduced:arm_cpu|ShiftLeft0~43                                                                                    ; 2       ;
; armreduced:arm_cpu|ALU32bit:ALU|result[24]~6                                                                        ; 2       ;
; armreduced:arm_cpu|ShiftLeft0~41                                                                                    ; 2       ;
; armreduced:arm_cpu|ShiftLeft0~40                                                                                    ; 2       ;
; armreduced:arm_cpu|ShiftLeft0~39                                                                                    ; 2       ;
; armreduced:arm_cpu|ALU32bit:ALU|result[25]~4                                                                        ; 2       ;
; armreduced:arm_cpu|ShiftLeft0~37                                                                                    ; 2       ;
; armreduced:arm_cpu|ShiftLeft0~34                                                                                    ; 2       ;
; armreduced:arm_cpu|ShiftLeft0~33                                                                                    ; 2       ;
; armreduced:arm_cpu|ShiftLeft0~31                                                                                    ; 2       ;
; armreduced:arm_cpu|ShiftLeft0~30                                                                                    ; 2       ;
; armreduced:arm_cpu|ShiftLeft0~29                                                                                    ; 2       ;
; armreduced:arm_cpu|ShiftLeft0~28                                                                                    ; 2       ;
; armreduced:arm_cpu|ShiftLeft0~27                                                                                    ; 2       ;
; armreduced:arm_cpu|ALU32bit:ALU|result[21]~2                                                                        ; 2       ;
; armreduced:arm_cpu|ShiftLeft0~25                                                                                    ; 2       ;
; armreduced:arm_cpu|ShiftLeft0~23                                                                                    ; 2       ;
; armreduced:arm_cpu|ShiftLeft0~22                                                                                    ; 2       ;
; armreduced:arm_cpu|ShiftLeft0~21                                                                                    ; 2       ;
; armreduced:arm_cpu|ShiftLeft0~17                                                                                    ; 2       ;
; armreduced:arm_cpu|ShiftLeft0~16                                                                                    ; 2       ;
; armreduced:arm_cpu|ShiftLeft0~15                                                                                    ; 2       ;
; armreduced:arm_cpu|ShiftLeft0~14                                                                                    ; 2       ;
; armreduced:arm_cpu|ShiftLeft0~13                                                                                    ; 2       ;
; armreduced:arm_cpu|ShiftLeft0~12                                                                                    ; 2       ;
; armreduced:arm_cpu|ShiftLeft0~10                                                                                    ; 2       ;
; armreduced:arm_cpu|ALU32bit:ALU|result[13]~1                                                                        ; 2       ;
; armreduced:arm_cpu|ShiftLeft0~8                                                                                     ; 2       ;
; armreduced:arm_cpu|ShiftLeft0~3                                                                                     ; 2       ;
; armreduced:arm_cpu|ShiftLeft0~2                                                                                     ; 2       ;
; armreduced:arm_cpu|ShiftLeft0~1                                                                                     ; 2       ;
; miniUART:UART|TxUnit:TxDev|TReg[0]~1                                                                                ; 2       ;
; miniUART:UART|TxUnit:TxDev|BitCnt[2]~3                                                                              ; 2       ;
; miniUART:UART|TxUnit:TxDev|BitCnt[3]~2                                                                              ; 2       ;
; GPIO:uGPIO|LEDG_R~9                                                                                                 ; 2       ;
; GPIO:uGPIO|LEDG_R~8                                                                                                 ; 2       ;
; GPIO:uGPIO|LEDG_R~7                                                                                                 ; 2       ;
; GPIO:uGPIO|LEDG_R~6                                                                                                 ; 2       ;
; GPIO:uGPIO|LEDG_R~5                                                                                                 ; 2       ;
; GPIO:uGPIO|LEDG_R~4                                                                                                 ; 2       ;
; GPIO:uGPIO|LEDG_R~3                                                                                                 ; 2       ;
; GPIO:uGPIO|LEDG_R~2                                                                                                 ; 2       ;
; GPIO:uGPIO|LEDG_R~0                                                                                                 ; 2       ;
; armreduced:arm_cpu|signalunit:SignalControl|signalcontrol:bring_mem|s3[0]~0                                         ; 2       ;
; armreduced:arm_cpu|signalunit:SignalControl|oneStep:Next_step|step3[10]                                             ; 2       ;
; armreduced:arm_cpu|signalunit:SignalControl|oneStep:Next_step|step3[11]                                             ; 2       ;
; armreduced:arm_cpu|signalunit:SignalControl|oneStep:Next_step|step3[8]                                              ; 2       ;
; GPIO:uGPIO|HEX4_R[6]                                                                                                ; 2       ;
; GPIO:uGPIO|HEX5_R[6]                                                                                                ; 2       ;
; GPIO:uGPIO|HEX6_R[6]                                                                                                ; 2       ;
; GPIO:uGPIO|HEX7_R[6]                                                                                                ; 2       ;
; armreduced:arm_cpu|ALU32bit:ALU|result[12]~100                                                                      ; 2       ;
; armreduced:arm_cpu|ALU32bit:ALU|result[27]~92                                                                       ; 2       ;
; armreduced:arm_cpu|ALU32bit:ALU|result[26]~88                                                                       ; 2       ;
; armreduced:arm_cpu|ALU32bit:ALU|result[28]~84                                                                       ; 2       ;
; armreduced:arm_cpu|ALU32bit:ALU|result[15]~80                                                                       ; 2       ;
; armreduced:arm_cpu|ALU32bit:ALU|result[4]~72                                                                        ; 2       ;
; armreduced:arm_cpu|ALU32bit:ALU|result[2]~68                                                                        ; 2       ;
; armreduced:arm_cpu|ALU32bit:ALU|result[11]~64                                                                       ; 2       ;
; armreduced:arm_cpu|ALU32bit:ALU|result[1]~60                                                                        ; 2       ;
; armreduced:arm_cpu|ALU32bit:ALU|result[10]~56                                                                       ; 2       ;
; TimerCounter:Timer|Add0~97                                                                                          ; 2       ;
; TimerCounter:Timer|Add0~73                                                                                          ; 2       ;
; miniUART:UART|RxUnit:RxDev|ShtReg[7]                                                                                ; 2       ;
; miniUART:UART|RxUnit:RxDev|ShtReg[5]                                                                                ; 2       ;
; miniUART:UART|RxUnit:RxDev|ShtReg[6]                                                                                ; 2       ;
; miniUART:UART|RxUnit:RxDev|ShtReg[3]                                                                                ; 2       ;
; miniUART:UART|RxUnit:RxDev|ShtReg[1]                                                                                ; 2       ;
; miniUART:UART|RxUnit:RxDev|ShtReg[4]                                                                                ; 2       ;
; miniUART:UART|RxUnit:RxDev|ShtReg[2]                                                                                ; 2       ;
; TimerCounter:Timer|CounterR[21]                                                                                     ; 2       ;
; TimerCounter:Timer|CounterR[24]                                                                                     ; 2       ;
; miniUART:UART|CSReg[0]                                                                                              ; 2       ;
; TimerCounter:Timer|StatusR[0]                                                                                       ; 2       ;
; GPIO:uGPIO|KEY_StatusR[3]                                                                                           ; 2       ;
; GPIO:uGPIO|KEY_StatusR[1]                                                                                           ; 2       ;
; miniUART:UART|CSReg[1]                                                                                              ; 2       ;
; GPIO:uGPIO|KEY_StatusR[2]                                                                                           ; 2       ;
; armreduced:arm_cpu|Add0~73                                                                                          ; 2       ;
; armreduced:arm_cpu|Add0~41                                                                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register3|regout[31]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register2|regout[31]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register1|regout[31]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register0|regout[31]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register7|regout[31]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register6|regout[31]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register5|regout[31]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register4|regout[31]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register11|regout[31]                                         ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register10|regout[31]                                         ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register9|regout[31]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register8|regout[31]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register13|regout[31]                                         ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register12|regout[31]                                         ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register3|regout[29]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register2|regout[29]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register1|regout[29]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register0|regout[29]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register7|regout[29]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register6|regout[29]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register5|regout[29]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register4|regout[29]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register11|regout[29]                                         ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register10|regout[29]                                         ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register9|regout[29]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register8|regout[29]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register13|regout[29]                                         ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register12|regout[29]                                         ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register3|regout[30]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register2|regout[30]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register1|regout[30]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register0|regout[30]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register7|regout[30]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register6|regout[30]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register5|regout[30]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register4|regout[30]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register11|regout[30]                                         ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register10|regout[30]                                         ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register9|regout[30]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register13|regout[30]                                         ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register12|regout[30]                                         ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register3|regout[28]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register2|regout[28]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register1|regout[28]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register0|regout[28]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register7|regout[28]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register6|regout[28]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register4|regout[28]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register11|regout[28]                                         ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register10|regout[28]                                         ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register9|regout[28]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register8|regout[28]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register13|regout[28]                                         ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register12|regout[28]                                         ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register3|regout[22]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register2|regout[22]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register1|regout[22]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register0|regout[22]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register7|regout[22]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register6|regout[22]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register5|regout[22]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register4|regout[22]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register11|regout[22]                                         ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register10|regout[22]                                         ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register9|regout[22]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register8|regout[22]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register13|regout[22]                                         ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register12|regout[22]                                         ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register3|regout[20]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register2|regout[20]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register1|regout[20]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register0|regout[20]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register7|regout[20]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register6|regout[20]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register5|regout[20]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register4|regout[20]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register11|regout[20]                                         ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register10|regout[20]                                         ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register9|regout[20]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register8|regout[20]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register13|regout[20]                                         ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register12|regout[20]                                         ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register3|regout[23]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register2|regout[23]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register1|regout[23]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register0|regout[23]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register7|regout[23]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register6|regout[23]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register5|regout[23]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register4|regout[23]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register11|regout[23]                                         ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register10|regout[23]                                         ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register9|regout[23]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register8|regout[23]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register13|regout[23]                                         ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register12|regout[23]                                         ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register3|regout[21]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register2|regout[21]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register1|regout[21]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register0|regout[21]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register7|regout[21]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register6|regout[21]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register5|regout[21]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register4|regout[21]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register11|regout[21]                                         ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register10|regout[21]                                         ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register9|regout[21]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register8|regout[21]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register13|regout[21]                                         ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register12|regout[21]                                         ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register3|regout[14]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register2|regout[14]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register1|regout[14]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register0|regout[14]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register7|regout[14]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register6|regout[14]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register5|regout[14]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register4|regout[14]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register11|regout[14]                                         ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register10|regout[14]                                         ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register9|regout[14]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register8|regout[14]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register13|regout[14]                                         ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register12|regout[14]                                         ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register3|regout[15]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register2|regout[15]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register1|regout[15]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register0|regout[15]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register7|regout[15]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register6|regout[15]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register5|regout[15]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register4|regout[15]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register11|regout[15]                                         ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register10|regout[15]                                         ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register9|regout[15]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register8|regout[15]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register13|regout[15]                                         ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register12|regout[15]                                         ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register3|regout[18]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register2|regout[18]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register1|regout[18]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register0|regout[18]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register7|regout[18]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register6|regout[18]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register5|regout[18]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register4|regout[18]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register11|regout[18]                                         ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register10|regout[18]                                         ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register9|regout[18]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register8|regout[18]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register13|regout[18]                                         ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register12|regout[18]                                         ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register3|regout[16]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register2|regout[16]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register1|regout[16]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register0|regout[16]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register7|regout[16]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register6|regout[16]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register5|regout[16]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register4|regout[16]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register11|regout[16]                                         ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register10|regout[16]                                         ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register9|regout[16]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register8|regout[16]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register13|regout[16]                                         ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register12|regout[16]                                         ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register3|regout[26]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register2|regout[26]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register1|regout[26]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register0|regout[26]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register7|regout[26]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register6|regout[26]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register5|regout[26]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register4|regout[26]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register11|regout[26]                                         ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register10|regout[26]                                         ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register9|regout[26]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register8|regout[26]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register13|regout[26]                                         ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register12|regout[26]                                         ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register3|regout[24]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register2|regout[24]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register1|regout[24]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register0|regout[24]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register7|regout[24]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register6|regout[24]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register5|regout[24]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register4|regout[24]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register11|regout[24]                                         ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register10|regout[24]                                         ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register9|regout[24]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register8|regout[24]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register13|regout[24]                                         ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register12|regout[24]                                         ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register3|regout[19]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register2|regout[19]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register1|regout[19]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register0|regout[19]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register7|regout[19]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register6|regout[19]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register5|regout[19]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register4|regout[19]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register11|regout[19]                                         ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register10|regout[19]                                         ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register9|regout[19]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register8|regout[19]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register13|regout[19]                                         ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register12|regout[19]                                         ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register3|regout[17]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register2|regout[17]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register1|regout[17]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register0|regout[17]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register7|regout[17]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register6|regout[17]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register5|regout[17]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register4|regout[17]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register11|regout[17]                                         ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register10|regout[17]                                         ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register9|regout[17]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register8|regout[17]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register13|regout[17]                                         ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register12|regout[17]                                         ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register3|regout[27]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register2|regout[27]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register1|regout[27]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register0|regout[27]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register7|regout[27]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register6|regout[27]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register5|regout[27]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register4|regout[27]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register11|regout[27]                                         ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register10|regout[27]                                         ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register9|regout[27]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register8|regout[27]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register13|regout[27]                                         ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register12|regout[27]                                         ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register3|regout[25]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register2|regout[25]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register1|regout[25]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register0|regout[25]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register7|regout[25]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register6|regout[25]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register4|regout[25]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register11|regout[25]                                         ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register10|regout[25]                                         ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register9|regout[25]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register8|regout[25]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register13|regout[25]                                         ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register12|regout[25]                                         ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register3|regout[13]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register2|regout[13]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register1|regout[13]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register0|regout[13]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register7|regout[13]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register6|regout[13]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register4|regout[13]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register11|regout[13]                                         ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register10|regout[13]                                         ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register9|regout[13]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register8|regout[13]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register13|regout[13]                                         ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register12|regout[13]                                         ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register12|regout[0]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register11|regout[0]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register10|regout[0]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register9|regout[0]                                           ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register8|regout[0]                                           ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register13|regout[0]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register3|regout[0]                                           ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register2|regout[0]                                           ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register1|regout[0]                                           ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register0|regout[0]                                           ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register7|regout[0]                                           ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register6|regout[0]                                           ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register5|regout[0]                                           ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register4|regout[0]                                           ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register3|regout[7]                                           ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register2|regout[7]                                           ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register1|regout[7]                                           ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register0|regout[7]                                           ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register7|regout[7]                                           ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register6|regout[7]                                           ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register5|regout[7]                                           ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register4|regout[7]                                           ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register11|regout[7]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register10|regout[7]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register9|regout[7]                                           ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register8|regout[7]                                           ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register13|regout[7]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register12|regout[7]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register3|regout[5]                                           ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register2|regout[5]                                           ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register1|regout[5]                                           ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register0|regout[5]                                           ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register7|regout[5]                                           ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register6|regout[5]                                           ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register5|regout[5]                                           ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register4|regout[5]                                           ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register11|regout[5]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register10|regout[5]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register9|regout[5]                                           ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register13|regout[5]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register12|regout[5]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register3|regout[8]                                           ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register2|regout[8]                                           ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register1|regout[8]                                           ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register0|regout[8]                                           ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register7|regout[8]                                           ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register6|regout[8]                                           ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register5|regout[8]                                           ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register4|regout[8]                                           ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register11|regout[8]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register10|regout[8]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register9|regout[8]                                           ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register8|regout[8]                                           ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register13|regout[8]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register12|regout[8]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register3|regout[6]                                           ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register2|regout[6]                                           ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register1|regout[6]                                           ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register0|regout[6]                                           ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register7|regout[6]                                           ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register6|regout[6]                                           ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register5|regout[6]                                           ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register4|regout[6]                                           ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register11|regout[6]                                          ; 2       ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register10|regout[6]                                          ; 2       ;
+---------------------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+------------------------------------------------------------------------------------------------------------+------+----------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------+-----------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+-----------------------+
; Name                                                                                                       ; Type ; Mode           ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLAB cells ; MIF  ; Location                                                                                                              ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; Fits in MLABs         ;
+------------------------------------------------------------------------------------------------------------+------+----------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------+-----------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+-----------------------+
; ram2port_inst_data:Inst_Data_Mem|altsyncram:altsyncram_component|altsyncram_kkh2:auto_generated|ALTSYNCRAM ; AUTO ; True Dual Port ; Dual Clocks ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 7           ; 0          ; None ; M10K_X49_Y48_N0, M10K_X49_Y50_N0, M10K_X41_Y49_N0, M10K_X49_Y46_N0, M10K_X49_Y49_N0, M10K_X49_Y47_N0, M10K_X41_Y47_N0 ; Don't care           ; New data        ; New data        ; No - Unsupported Mode ;
+------------------------------------------------------------------------------------------------------------+------+----------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------+-----------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+-----------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+----------------------------------------------------------+
; Routing Usage Summary                                    ;
+------------------------------+---------------------------+
; Routing Resource Type        ; Usage                     ;
+------------------------------+---------------------------+
; Block interconnects          ; 3,237 / 374,484 ( < 1 % ) ;
; C12 interconnects            ; 168 / 16,664 ( 1 % )      ;
; C2 interconnects             ; 1,056 / 155,012 ( < 1 % ) ;
; C4 interconnects             ; 984 / 72,600 ( 1 % )      ;
; DQS bus muxes                ; 0 / 30 ( 0 % )            ;
; DQS-18 I/O buses             ; 0 / 30 ( 0 % )            ;
; DQS-9 I/O buses              ; 0 / 30 ( 0 % )            ;
; Direct links                 ; 301 / 374,484 ( < 1 % )   ;
; Global clocks                ; 2 / 16 ( 13 % )           ;
; Horizontal periphery clocks  ; 0 / 72 ( 0 % )            ;
; Local interconnects          ; 504 / 112,960 ( < 1 % )   ;
; Quadrant clocks              ; 0 / 88 ( 0 % )            ;
; R14 interconnects            ; 106 / 15,868 ( < 1 % )    ;
; R14/C12 interconnect drivers ; 246 / 27,256 ( < 1 % )    ;
; R3 interconnects             ; 1,486 / 169,296 ( < 1 % ) ;
; R6 interconnects             ; 2,152 / 330,800 ( < 1 % ) ;
; Spine clocks                 ; 5 / 480 ( 1 % )           ;
; Wire stub REs                ; 0 / 20,834 ( 0 % )        ;
+------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 3     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 25    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                  ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; No Location assignments found.                                           ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 108       ; 0            ; 0            ; 108       ; 108       ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 108          ; 108          ; 108          ; 108          ; 108          ; 0         ; 108          ; 108          ; 0         ; 0         ; 108          ; 108          ; 108          ; 108          ; 108          ; 108          ; 108          ; 108          ; 108          ; 108          ; 108          ; 108          ; 108          ; 108          ; 108          ; 108          ; 108          ; 108          ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; UART_TXD           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX7[0]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX7[1]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX7[2]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX7[3]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX7[4]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX7[5]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX7[6]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX6[0]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX6[1]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX6[2]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX6[3]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX6[4]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX6[5]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX6[6]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[0]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[1]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[2]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[3]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[4]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[5]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[6]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[0]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[1]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[2]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[3]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[4]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[5]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[6]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[0]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[1]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[2]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[3]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[4]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[5]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[6]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[0]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[1]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[2]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[3]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[4]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[5]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[6]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[0]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[1]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[2]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[3]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[4]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[5]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[6]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[0]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[1]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[2]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[3]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[4]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[5]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[6]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[0]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[1]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[2]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[3]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[4]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[5]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[6]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[7]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[8]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[9]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[10]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[11]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[12]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[13]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[14]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[15]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[16]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[17]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDG[0]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDG[1]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDG[2]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDG[3]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDG[4]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDG[5]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDG[6]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDG[7]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDG[8]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK_27           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[0]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[12]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; UART_RXD           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[2]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[2]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[4]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[1]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[1]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[3]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[3]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[10]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[9]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[11]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[6]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[8]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[5]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[7]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[0]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[13]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[17]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[16]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[15]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[14]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                                 ;
+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                             ; Destination Clock(s)                                                        ; Delay Added in ns ;
+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+-------------------+
; pll0|altpll_component|auto_generated|generic_pll1~PLL_OUTPUT_COUNTER|divclk ; pll0|altpll_component|auto_generated|generic_pll1~PLL_OUTPUT_COUNTER|divclk ; 246.9             ;
+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                      ;
+-----------------------------------------------------------------------------+--------------------------------------------------+-------------------+
; Source Register                                                             ; Destination Register                             ; Delay Added in ns ;
+-----------------------------------------------------------------------------+--------------------------------------------------+-------------------+
; miniUART:UART|ClkUnit:ClkDiv|Cnt16[2]                                       ; miniUART:UART|ClkUnit:ClkDiv|Cnt16[0]            ; 1.367             ;
; miniUART:UART|ClkUnit:ClkDiv|Cnt16[0]                                       ; miniUART:UART|ClkUnit:ClkDiv|Cnt16[0]            ; 1.343             ;
; miniUART:UART|ClkUnit:ClkDiv|Cnt16[1]                                       ; miniUART:UART|ClkUnit:ClkDiv|Cnt16[0]            ; 1.341             ;
; armreduced:arm_cpu|register:ALUoutRegister|regout[12]                       ; armreduced:arm_cpu|register:MDR|regout[0]        ; 1.120             ;
; miniUART:UART|RxUnit:RxDev|BitCnt[2]                                        ; miniUART:UART|RxUnit:RxDev|BitCnt[3]             ; 1.008             ;
; armreduced:arm_cpu|register:ALUoutRegister|regout[13]                       ; armreduced:arm_cpu|register:MDR|regout[0]        ; 0.996             ;
; miniUART:UART|ClkUnit:ClkDiv|ClkDiv33                                       ; miniUART:UART|ClkUnit:ClkDiv|Cnt10[1]            ; 0.971             ;
; miniUART:UART|ClkUnit:ClkDiv|Cnt10[1]                                       ; miniUART:UART|ClkUnit:ClkDiv|Cnt10[1]            ; 0.971             ;
; armreduced:arm_cpu|signalunit:SignalControl|oneStep:Next_step|step4[6]      ; armreduced:arm_cpu|register:A_Register|regout[1] ; 0.963             ;
; miniUART:UART|ClkUnit:ClkDiv|Cnt33[0]                                       ; miniUART:UART|ClkUnit:ClkDiv|Cnt10[1]            ; 0.953             ;
; miniUART:UART|ClkUnit:ClkDiv|Cnt33[3]                                       ; miniUART:UART|ClkUnit:ClkDiv|Cnt10[1]            ; 0.938             ;
; miniUART:UART|ClkUnit:ClkDiv|Cnt10[0]                                       ; miniUART:UART|ClkUnit:ClkDiv|Cnt10[1]            ; 0.935             ;
; miniUART:UART|ClkUnit:ClkDiv|Cnt33[1]                                       ; miniUART:UART|ClkUnit:ClkDiv|Cnt10[1]            ; 0.935             ;
; miniUART:UART|ClkUnit:ClkDiv|Cnt33[2]                                       ; miniUART:UART|ClkUnit:ClkDiv|Cnt10[1]            ; 0.931             ;
; armreduced:arm_cpu|signalunit:SignalControl|oneStep:Next_step|step2[7]      ; armreduced:arm_cpu|register_1bit:Z|regout        ; 0.929             ;
; armreduced:arm_cpu|registerfile:RegisterFile|register:register15|regout[11] ; armreduced:arm_cpu|register_1bit:Z|regout        ; 0.929             ;
; armreduced:arm_cpu|register:A_Register|regout[11]                           ; armreduced:arm_cpu|register_1bit:Z|regout        ; 0.929             ;
; armreduced:arm_cpu|signalunit:SignalControl|oneStep:Next_step|step2[6]      ; armreduced:arm_cpu|register_1bit:Z|regout        ; 0.929             ;
; armreduced:arm_cpu|signalunit:SignalControl|oneStep:Next_step|step2[4]      ; armreduced:arm_cpu|register_1bit:Z|regout        ; 0.929             ;
; armreduced:arm_cpu|signalunit:SignalControl|oneStep:Next_step|step2[2]      ; armreduced:arm_cpu|register_1bit:Z|regout        ; 0.929             ;
; armreduced:arm_cpu|signalunit:SignalControl|oneStep:Next_step|step2[1]      ; armreduced:arm_cpu|register_1bit:Z|regout        ; 0.929             ;
; armreduced:arm_cpu|signalunit:SignalControl|oneStep:Next_step|step2[3]      ; armreduced:arm_cpu|register_1bit:Z|regout        ; 0.929             ;
; miniUART:UART|ClkUnit:ClkDiv|Cnt16[4]                                       ; miniUART:UART|ClkUnit:ClkDiv|Cnt16[3]            ; 0.914             ;
; armreduced:arm_cpu|register:MDR|regout[4]                                   ; armreduced:arm_cpu|register:A_Register|regout[4] ; 0.909             ;
; miniUART:UART|RxUnit:RxDev|BitCnt[1]                                        ; miniUART:UART|RxUnit:RxDev|BitCnt[3]             ; 0.907             ;
; armreduced:arm_cpu|register:ALUout_WB_Register|regout[5]                    ; armreduced:arm_cpu|register:A_Register|regout[5] ; 0.902             ;
; armreduced:arm_cpu|register:MDR|regout[5]                                   ; armreduced:arm_cpu|register:A_Register|regout[5] ; 0.900             ;
; armreduced:arm_cpu|register:ALUoutRegister|regout[31]                       ; armreduced:arm_cpu|register:MDR|regout[0]        ; 0.887             ;
; armreduced:arm_cpu|register:MDR|regout[6]                                   ; armreduced:arm_cpu|register:A_Register|regout[6] ; 0.881             ;
; armreduced:arm_cpu|register:ALUout_WB_Register|regout[3]                    ; armreduced:arm_cpu|register:A_Register|regout[3] ; 0.870             ;
; miniUART:UART|ClkUnit:ClkDiv|Cnt10[2]                                       ; miniUART:UART|ClkUnit:ClkDiv|Cnt10[1]            ; 0.867             ;
; miniUART:UART|ClkUnit:ClkDiv|Cnt33[4]                                       ; miniUART:UART|ClkUnit:ClkDiv|Cnt10[1]            ; 0.847             ;
; miniUART:UART|ClkUnit:ClkDiv|tmpEnRX                                        ; miniUART:UART|ClkUnit:ClkDiv|Cnt16[0]            ; 0.845             ;
; reset_ff                                                                    ; miniUART:UART|ClkUnit:ClkDiv|Cnt16[3]            ; 0.830             ;
; armreduced:arm_cpu|register:ALUout_WB_Register|regout[2]                    ; armreduced:arm_cpu|register:B_Register|regout[2] ; 0.714             ;
; miniUART:UART|ClkUnit:ClkDiv|Cnt10[3]                                       ; miniUART:UART|ClkUnit:ClkDiv|Cnt10[1]            ; 0.681             ;
; miniUART:UART|ClkUnit:ClkDiv|Cnt33[5]                                       ; miniUART:UART|ClkUnit:ClkDiv|Cnt10[1]            ; 0.665             ;
; armreduced:arm_cpu|register_1bit:Z|regout                                   ; armreduced:arm_cpu|register:MDR|regout[0]        ; 0.663             ;
; armreduced:arm_cpu|signalunit:SignalControl|oneStep:Next_step|step3[11]     ; armreduced:arm_cpu|register:MDR|regout[0]        ; 0.663             ;
; armreduced:arm_cpu|signalunit:SignalControl|oneStep:Next_step|step3[10]     ; armreduced:arm_cpu|register:MDR|regout[0]        ; 0.663             ;
; armreduced:arm_cpu|signalunit:SignalControl|oneStep:Next_step|step3[8]      ; armreduced:arm_cpu|register:MDR|regout[0]        ; 0.663             ;
; miniUART:UART|CSReg[0]                                                      ; armreduced:arm_cpu|register:MDR|regout[0]        ; 0.663             ;
; miniUART:UART|RxUnit:RxDev|DOut[0]                                          ; armreduced:arm_cpu|register:MDR|regout[0]        ; 0.663             ;
; armreduced:arm_cpu|register:ALUoutRegister|regout[30]                       ; armreduced:arm_cpu|register:MDR|regout[0]        ; 0.663             ;
; armreduced:arm_cpu|register:ALUoutRegister|regout[29]                       ; armreduced:arm_cpu|register:MDR|regout[0]        ; 0.663             ;
; armreduced:arm_cpu|register:ALUoutRegister|regout[23]                       ; armreduced:arm_cpu|register:MDR|regout[0]        ; 0.663             ;
; armreduced:arm_cpu|register:ALUoutRegister|regout[28]                       ; armreduced:arm_cpu|register:MDR|regout[0]        ; 0.663             ;
; armreduced:arm_cpu|register:ALUoutRegister|regout[15]                       ; armreduced:arm_cpu|register:MDR|regout[0]        ; 0.663             ;
; armreduced:arm_cpu|register:ALUoutRegister|regout[20]                       ; armreduced:arm_cpu|register:MDR|regout[0]        ; 0.663             ;
; armreduced:arm_cpu|signalunit:SignalControl|oneStep:Next_step|step3[0]      ; armreduced:arm_cpu|register:MDR|regout[0]        ; 0.663             ;
; armreduced:arm_cpu|signalunit:SignalControl|oneStep:Next_step|step3[7]      ; armreduced:arm_cpu|register:MDR|regout[0]        ; 0.663             ;
; armreduced:arm_cpu|signalunit:SignalControl|oneStep:Next_step|step3[6]      ; armreduced:arm_cpu|register:MDR|regout[0]        ; 0.663             ;
; armreduced:arm_cpu|register:ALUoutRegister|regout[2]                        ; armreduced:arm_cpu|register:MDR|regout[0]        ; 0.663             ;
; armreduced:arm_cpu|register:ALUoutRegister|regout[3]                        ; armreduced:arm_cpu|register:MDR|regout[0]        ; 0.663             ;
; armreduced:arm_cpu|register:ALUoutRegister|regout[25]                       ; armreduced:arm_cpu|register:MDR|regout[0]        ; 0.663             ;
; armreduced:arm_cpu|register:ALUoutRegister|regout[27]                       ; armreduced:arm_cpu|register:MDR|regout[0]        ; 0.663             ;
; armreduced:arm_cpu|register:ALUoutRegister|regout[19]                       ; armreduced:arm_cpu|register:MDR|regout[0]        ; 0.663             ;
; armreduced:arm_cpu|register:ALUoutRegister|regout[26]                       ; armreduced:arm_cpu|register:MDR|regout[0]        ; 0.663             ;
; armreduced:arm_cpu|register:ALUoutRegister|regout[24]                       ; armreduced:arm_cpu|register:MDR|regout[0]        ; 0.663             ;
; armreduced:arm_cpu|register:ALUoutRegister|regout[14]                       ; armreduced:arm_cpu|register:MDR|regout[0]        ; 0.663             ;
; armreduced:arm_cpu|register:ALUoutRegister|regout[16]                       ; armreduced:arm_cpu|register:MDR|regout[0]        ; 0.663             ;
; armreduced:arm_cpu|register:ALUoutRegister|regout[17]                       ; armreduced:arm_cpu|register:MDR|regout[0]        ; 0.663             ;
; armreduced:arm_cpu|register:ALUoutRegister|regout[22]                       ; armreduced:arm_cpu|register:MDR|regout[0]        ; 0.663             ;
; armreduced:arm_cpu|register:ALUoutRegister|regout[18]                       ; armreduced:arm_cpu|register:MDR|regout[0]        ; 0.663             ;
; armreduced:arm_cpu|register:ALUoutRegister|regout[21]                       ; armreduced:arm_cpu|register:MDR|regout[0]        ; 0.663             ;
; armreduced:arm_cpu|signalunit:SignalControl|oneStep:Next_step|step3[9]      ; armreduced:arm_cpu|register:MDR|regout[0]        ; 0.663             ;
; TimerCounter:Timer|CompareR[12]                                             ; armreduced:arm_cpu|register:MDR|regout[12]       ; 0.597             ;
; TimerCounter:Timer|CompareR[14]                                             ; armreduced:arm_cpu|register:MDR|regout[14]       ; 0.597             ;
; miniUART:UART|TxUnit:TxDev|BitCnt[2]                                        ; miniUART:UART|TxUnit:TxDev|BitCnt[3]             ; 0.595             ;
; miniUART:UART|TxUnit:TxDev|BitCnt[0]                                        ; miniUART:UART|TxUnit:TxDev|BitCnt[3]             ; 0.588             ;
; miniUART:UART|TxUnit:TxDev|BitCnt[3]                                        ; miniUART:UART|TxUnit:TxDev|BitCnt[2]             ; 0.586             ;
; TimerCounter:Timer|CompareR[8]                                              ; armreduced:arm_cpu|register:MDR|regout[8]        ; 0.586             ;
; miniUART:UART|RxUnit:RxDev|SampleCnt[3]                                     ; miniUART:UART|RxUnit:RxDev|SampleCnt[3]          ; 0.586             ;
; miniUART:UART|RxUnit:RxDev|BitCnt[3]                                        ; miniUART:UART|RxUnit:RxDev|BitCnt[0]             ; 0.586             ;
; GPIO:uGPIO|key_detect:key2|c_state.S14                                      ; GPIO:uGPIO|KEY_StatusR[2]                        ; 0.576             ;
; miniUART:UART|RxUnit:RxDev|SampleCnt[1]                                     ; miniUART:UART|RxUnit:RxDev|SampleCnt[2]          ; 0.558             ;
; miniUART:UART|RxUnit:RxDev|SampleCnt[0]                                     ; miniUART:UART|RxUnit:RxDev|SampleCnt[0]          ; 0.556             ;
; miniUART:UART|RxUnit:RxDev|BitCnt[0]                                        ; miniUART:UART|RxUnit:RxDev|BitCnt[3]             ; 0.546             ;
; miniUART:UART|TxUnit:TxDev|TReg[6]                                          ; miniUART:UART|TxUnit:TxDev|TReg[5]               ; 0.542             ;
; miniUART:UART|TxUnit:TxDev|tmpTRegE                                         ; miniUART:UART|TxUnit:TxDev|tmpTBufE              ; 0.542             ;
; miniUART:UART|TxUnit:TxDev|tmpTBufE                                         ; miniUART:UART|TxUnit:TxDev|tmpTRegE              ; 0.542             ;
; miniUART:UART|RxUnit:RxDev|Start                                            ; miniUART:UART|RxUnit:RxDev|tmpRxD                ; 0.542             ;
; GPIO:uGPIO|SW_StatusR[16]                                                   ; armreduced:arm_cpu|register:MDR|regout[16]       ; 0.540             ;
; GPIO:uGPIO|SW_StatusR[10]                                                   ; armreduced:arm_cpu|register:MDR|regout[10]       ; 0.539             ;
; miniUART:UART|TxUnit:TxDev|TReg[4]                                          ; miniUART:UART|TxUnit:TxDev|TReg[3]               ; 0.538             ;
; armreduced:arm_cpu|signalunit:SignalControl|oneStep:Next_step|step2[5]      ; armreduced:arm_cpu|register_1bit:Z|regout        ; 0.537             ;
; miniUART:UART|TxUnit:TxDev|TReg[2]                                          ; miniUART:UART|TxUnit:TxDev|TReg[1]               ; 0.536             ;
; GPIO:uGPIO|SW_StatusR[17]                                                   ; armreduced:arm_cpu|register:MDR|regout[17]       ; 0.536             ;
; GPIO:uGPIO|key_detect:sw16|c_state.S0                                       ; GPIO:uGPIO|key_detect:sw16|c_state.S1            ; 0.536             ;
; GPIO:uGPIO|SW_StatusR[11]                                                   ; armreduced:arm_cpu|register:MDR|regout[11]       ; 0.536             ;
; GPIO:uGPIO|SW_StatusR[9]                                                    ; armreduced:arm_cpu|register:MDR|regout[9]        ; 0.536             ;
; GPIO:uGPIO|SW_StatusR[15]                                                   ; armreduced:arm_cpu|register:MDR|regout[15]       ; 0.536             ;
; GPIO:uGPIO|key_detect:sw9|c_state.S0                                        ; GPIO:uGPIO|key_detect:sw9|c_state.S1             ; 0.534             ;
; GPIO:uGPIO|key_detect:sw7|c_state.S13                                       ; GPIO:uGPIO|key_detect:sw7|c_state.S14            ; 0.527             ;
; armreduced:arm_cpu|register:B_MEM_Register|regout[21]                       ; TimerCounter:Timer|CompareR[21]                  ; 0.527             ;
; GPIO:uGPIO|key_detect:sw1|c_state.S0                                        ; GPIO:uGPIO|key_detect:sw1|c_state.S1             ; 0.526             ;
; GPIO:uGPIO|SW_StatusR[13]                                                   ; armreduced:arm_cpu|register:MDR|regout[13]       ; 0.525             ;
; GPIO:uGPIO|key_detect:sw2|c_state.S13                                       ; GPIO:uGPIO|key_detect:sw2|c_state.S14            ; 0.524             ;
; miniUART:UART|TxUnit:TxDev|TReg[3]                                          ; miniUART:UART|TxUnit:TxDev|TReg[2]               ; 0.522             ;
; GPIO:uGPIO|key_detect:sw10|c_state.S13                                      ; GPIO:uGPIO|key_detect:sw10|c_state.S14           ; 0.521             ;
+-----------------------------------------------------------------------------+--------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device 5CGXFC7C7F23C8 for design "ARM_System"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning: RST port on the PLL is not properly connected on instance ALTPLL_clkgen:pll0|altpll:altpll_component|ALTPLL_clkgen_altpll:auto_generated|generic_pll1. The reset port on the PLL should be connected. If the PLL loses lock for any reason, you might need to manually reset the PLL in order to re-establish lock to the reference clock.
    Info: Must be connected
Warning (21300): LOCKED port on the PLL is not properly connected on instance "ALTPLL_clkgen:pll0|altpll:altpll_component|ALTPLL_clkgen_altpll:auto_generated|generic_pll1". The LOCKED port on the PLL should be connected when the FBOUTCLK port is connected. Although it is unnecessary to connect the LOCKED signal, any logic driven off of an output clock of the PLL will not know when the PLL is locked and ready.
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 108 pins of 108 total pins
    Info (169086): Pin UART_TXD not assigned to an exact location on the device
    Info (169086): Pin HEX7[0] not assigned to an exact location on the device
    Info (169086): Pin HEX7[1] not assigned to an exact location on the device
    Info (169086): Pin HEX7[2] not assigned to an exact location on the device
    Info (169086): Pin HEX7[3] not assigned to an exact location on the device
    Info (169086): Pin HEX7[4] not assigned to an exact location on the device
    Info (169086): Pin HEX7[5] not assigned to an exact location on the device
    Info (169086): Pin HEX7[6] not assigned to an exact location on the device
    Info (169086): Pin HEX6[0] not assigned to an exact location on the device
    Info (169086): Pin HEX6[1] not assigned to an exact location on the device
    Info (169086): Pin HEX6[2] not assigned to an exact location on the device
    Info (169086): Pin HEX6[3] not assigned to an exact location on the device
    Info (169086): Pin HEX6[4] not assigned to an exact location on the device
    Info (169086): Pin HEX6[5] not assigned to an exact location on the device
    Info (169086): Pin HEX6[6] not assigned to an exact location on the device
    Info (169086): Pin HEX5[0] not assigned to an exact location on the device
    Info (169086): Pin HEX5[1] not assigned to an exact location on the device
    Info (169086): Pin HEX5[2] not assigned to an exact location on the device
    Info (169086): Pin HEX5[3] not assigned to an exact location on the device
    Info (169086): Pin HEX5[4] not assigned to an exact location on the device
    Info (169086): Pin HEX5[5] not assigned to an exact location on the device
    Info (169086): Pin HEX5[6] not assigned to an exact location on the device
    Info (169086): Pin HEX4[0] not assigned to an exact location on the device
    Info (169086): Pin HEX4[1] not assigned to an exact location on the device
    Info (169086): Pin HEX4[2] not assigned to an exact location on the device
    Info (169086): Pin HEX4[3] not assigned to an exact location on the device
    Info (169086): Pin HEX4[4] not assigned to an exact location on the device
    Info (169086): Pin HEX4[5] not assigned to an exact location on the device
    Info (169086): Pin HEX4[6] not assigned to an exact location on the device
    Info (169086): Pin HEX3[0] not assigned to an exact location on the device
    Info (169086): Pin HEX3[1] not assigned to an exact location on the device
    Info (169086): Pin HEX3[2] not assigned to an exact location on the device
    Info (169086): Pin HEX3[3] not assigned to an exact location on the device
    Info (169086): Pin HEX3[4] not assigned to an exact location on the device
    Info (169086): Pin HEX3[5] not assigned to an exact location on the device
    Info (169086): Pin HEX3[6] not assigned to an exact location on the device
    Info (169086): Pin HEX2[0] not assigned to an exact location on the device
    Info (169086): Pin HEX2[1] not assigned to an exact location on the device
    Info (169086): Pin HEX2[2] not assigned to an exact location on the device
    Info (169086): Pin HEX2[3] not assigned to an exact location on the device
    Info (169086): Pin HEX2[4] not assigned to an exact location on the device
    Info (169086): Pin HEX2[5] not assigned to an exact location on the device
    Info (169086): Pin HEX2[6] not assigned to an exact location on the device
    Info (169086): Pin HEX1[0] not assigned to an exact location on the device
    Info (169086): Pin HEX1[1] not assigned to an exact location on the device
    Info (169086): Pin HEX1[2] not assigned to an exact location on the device
    Info (169086): Pin HEX1[3] not assigned to an exact location on the device
    Info (169086): Pin HEX1[4] not assigned to an exact location on the device
    Info (169086): Pin HEX1[5] not assigned to an exact location on the device
    Info (169086): Pin HEX1[6] not assigned to an exact location on the device
    Info (169086): Pin HEX0[0] not assigned to an exact location on the device
    Info (169086): Pin HEX0[1] not assigned to an exact location on the device
    Info (169086): Pin HEX0[2] not assigned to an exact location on the device
    Info (169086): Pin HEX0[3] not assigned to an exact location on the device
    Info (169086): Pin HEX0[4] not assigned to an exact location on the device
    Info (169086): Pin HEX0[5] not assigned to an exact location on the device
    Info (169086): Pin HEX0[6] not assigned to an exact location on the device
    Info (169086): Pin LEDR[0] not assigned to an exact location on the device
    Info (169086): Pin LEDR[1] not assigned to an exact location on the device
    Info (169086): Pin LEDR[2] not assigned to an exact location on the device
    Info (169086): Pin LEDR[3] not assigned to an exact location on the device
    Info (169086): Pin LEDR[4] not assigned to an exact location on the device
    Info (169086): Pin LEDR[5] not assigned to an exact location on the device
    Info (169086): Pin LEDR[6] not assigned to an exact location on the device
    Info (169086): Pin LEDR[7] not assigned to an exact location on the device
    Info (169086): Pin LEDR[8] not assigned to an exact location on the device
    Info (169086): Pin LEDR[9] not assigned to an exact location on the device
    Info (169086): Pin LEDR[10] not assigned to an exact location on the device
    Info (169086): Pin LEDR[11] not assigned to an exact location on the device
    Info (169086): Pin LEDR[12] not assigned to an exact location on the device
    Info (169086): Pin LEDR[13] not assigned to an exact location on the device
    Info (169086): Pin LEDR[14] not assigned to an exact location on the device
    Info (169086): Pin LEDR[15] not assigned to an exact location on the device
    Info (169086): Pin LEDR[16] not assigned to an exact location on the device
    Info (169086): Pin LEDR[17] not assigned to an exact location on the device
    Info (169086): Pin LEDG[0] not assigned to an exact location on the device
    Info (169086): Pin LEDG[1] not assigned to an exact location on the device
    Info (169086): Pin LEDG[2] not assigned to an exact location on the device
    Info (169086): Pin LEDG[3] not assigned to an exact location on the device
    Info (169086): Pin LEDG[4] not assigned to an exact location on the device
    Info (169086): Pin LEDG[5] not assigned to an exact location on the device
    Info (169086): Pin LEDG[6] not assigned to an exact location on the device
    Info (169086): Pin LEDG[7] not assigned to an exact location on the device
    Info (169086): Pin LEDG[8] not assigned to an exact location on the device
    Info (169086): Pin CLOCK_27 not assigned to an exact location on the device
    Info (169086): Pin KEY[0] not assigned to an exact location on the device
    Info (169086): Pin SW[12] not assigned to an exact location on the device
    Info (169086): Pin UART_RXD not assigned to an exact location on the device
    Info (169086): Pin KEY[2] not assigned to an exact location on the device
    Info (169086): Pin SW[2] not assigned to an exact location on the device
    Info (169086): Pin SW[4] not assigned to an exact location on the device
    Info (169086): Pin KEY[1] not assigned to an exact location on the device
    Info (169086): Pin SW[1] not assigned to an exact location on the device
    Info (169086): Pin KEY[3] not assigned to an exact location on the device
    Info (169086): Pin SW[3] not assigned to an exact location on the device
    Info (169086): Pin SW[10] not assigned to an exact location on the device
    Info (169086): Pin SW[9] not assigned to an exact location on the device
    Info (169086): Pin SW[11] not assigned to an exact location on the device
    Info (169086): Pin SW[6] not assigned to an exact location on the device
    Info (169086): Pin SW[8] not assigned to an exact location on the device
    Info (169086): Pin SW[5] not assigned to an exact location on the device
    Info (169086): Pin SW[7] not assigned to an exact location on the device
    Info (169086): Pin SW[0] not assigned to an exact location on the device
    Info (169086): Pin SW[13] not assigned to an exact location on the device
    Info (169086): Pin SW[17] not assigned to an exact location on the device
    Info (169086): Pin SW[16] not assigned to an exact location on the device
    Info (169086): Pin SW[15] not assigned to an exact location on the device
    Info (169086): Pin SW[14] not assigned to an exact location on the device
Info (184020): Starting Fitter periphery placement operations
Warning (177007): PLL(s) placed in location FRACTIONALPLL_X89_Y74_N0 do not have a PLL clock to compensate specified - the Fitter will attempt to compensate all PLL clocks
    Info (177008): PLL ALTPLL_clkgen:pll0|altpll:altpll_component|ALTPLL_clkgen_altpll:auto_generated|generic_pll1~FRACTIONAL_PLL
Info (11191): Automatically promoted 2 clocks (2 global)
    Info (11162): ALTPLL_clkgen:pll0|altpll:altpll_component|ALTPLL_clkgen_altpll:auto_generated|wire_generic_pll1_outclk~CLKENA0 with 1279 fanout uses global clock CLKCTRL_G11
    Info (11162): ALTPLL_clkgen:pll0|altpll:altpll_component|ALTPLL_clkgen_altpll:auto_generated|wire_generic_pll2_outclk~CLKENA0 with 64 fanout uses global clock CLKCTRL_G8
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:01
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ARM_System.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained generated clocks found in the design
Info (332144): No user constrained base clocks found in the design
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: pll0|altpll_component|auto_generated|generic_pll1~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: pll0|altpll_component|auto_generated|generic_pll1~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: pll0|altpll_component|auto_generated|generic_pll1~PLL_REFCLK_SELECT  from: clkin[0]  to: clkout
    Info (332098): Cell: pll0|altpll_component|auto_generated|generic_pll2~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:11
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:05
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 17% of the available device resources in the region that extends from location X45_Y46 to location X55_Y57
Info (170194): Fitter routing operations ending: elapsed time is 00:00:06
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 1.98 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:13
Info (144001): Generated suppressed messages file C:/Users/dinle/Code/Assignment/Assignmnet_2023_1/CA/TermProject_Multicycle/ARM_System_Syn/ARM_System.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 8 warnings
    Info: Peak virtual memory: 5966 megabytes
    Info: Processing ended: Fri Jun 16 22:03:10 2023
    Info: Elapsed time: 00:01:03
    Info: Total CPU time (on all processors): 00:00:47


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/dinle/Code/Assignment/Assignmnet_2023_1/CA/TermProject_Multicycle/ARM_System_Syn/ARM_System.fit.smsg.


