TimeQuest Timing Analyzer report for multicycle
Mon Dec 01 00:52:58 2014
Quartus II 32-bit Version 11.1 Build 259 01/25/2012 Service Pack 2.11 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'KEY[1]'
 12. Slow Model Setup: 'register_8bit:IR3_reg|q[0]'
 13. Slow Model Setup: 'register_8bit:IR1_reg|q[0]'
 14. Slow Model Setup: 'register_8bit:IR4_reg|q[0]'
 15. Slow Model Hold: 'register_8bit:IR4_reg|q[0]'
 16. Slow Model Hold: 'register_8bit:IR3_reg|q[0]'
 17. Slow Model Hold: 'register_8bit:IR1_reg|q[0]'
 18. Slow Model Hold: 'KEY[1]'
 19. Slow Model Minimum Pulse Width: 'KEY[1]'
 20. Slow Model Minimum Pulse Width: 'register_8bit:IR1_reg|q[0]'
 21. Slow Model Minimum Pulse Width: 'register_8bit:IR3_reg|q[0]'
 22. Slow Model Minimum Pulse Width: 'register_8bit:IR4_reg|q[0]'
 23. Clock to Output Times
 24. Minimum Clock to Output Times
 25. Propagation Delay
 26. Minimum Propagation Delay
 27. Fast Model Setup Summary
 28. Fast Model Hold Summary
 29. Fast Model Recovery Summary
 30. Fast Model Removal Summary
 31. Fast Model Minimum Pulse Width Summary
 32. Fast Model Setup: 'KEY[1]'
 33. Fast Model Setup: 'register_8bit:IR3_reg|q[0]'
 34. Fast Model Setup: 'register_8bit:IR1_reg|q[0]'
 35. Fast Model Setup: 'register_8bit:IR4_reg|q[0]'
 36. Fast Model Hold: 'register_8bit:IR4_reg|q[0]'
 37. Fast Model Hold: 'register_8bit:IR1_reg|q[0]'
 38. Fast Model Hold: 'register_8bit:IR3_reg|q[0]'
 39. Fast Model Hold: 'KEY[1]'
 40. Fast Model Minimum Pulse Width: 'KEY[1]'
 41. Fast Model Minimum Pulse Width: 'register_8bit:IR1_reg|q[0]'
 42. Fast Model Minimum Pulse Width: 'register_8bit:IR3_reg|q[0]'
 43. Fast Model Minimum Pulse Width: 'register_8bit:IR4_reg|q[0]'
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Propagation Delay
 47. Minimum Propagation Delay
 48. Multicorner Timing Analysis Summary
 49. Clock to Output Times
 50. Minimum Clock to Output Times
 51. Progagation Delay
 52. Minimum Progagation Delay
 53. Setup Transfers
 54. Hold Transfers
 55. Report TCCS
 56. Report RSKM
 57. Unconstrained Paths
 58. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 11.1 Build 259 01/25/2012 Service Pack 2.11 SJ Web Edition ;
; Revision Name      ; multicycle                                                         ;
; Device Family      ; Cyclone II                                                         ;
; Device Name        ; EP2C35F672C6                                                       ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Unavailable                                                        ;
+--------------------+--------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                 ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; Clock Name                 ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                        ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; KEY[1]                     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { KEY[1] }                     ;
; register_8bit:IR1_reg|q[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { register_8bit:IR1_reg|q[0] } ;
; register_8bit:IR3_reg|q[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { register_8bit:IR3_reg|q[0] } ;
; register_8bit:IR4_reg|q[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { register_8bit:IR4_reg|q[0] } ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+


+--------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                              ;
+-------------+-----------------+----------------------------+-------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                 ; Note                    ;
+-------------+-----------------+----------------------------+-------------------------+
; INF MHz     ; 200.88 MHz      ; register_8bit:IR1_reg|q[0] ; limit due to hold check ;
; INF MHz     ; 176.3 MHz       ; register_8bit:IR4_reg|q[0] ; limit due to hold check ;
; 97.48 MHz   ; 97.48 MHz       ; KEY[1]                     ;                         ;
; 1760.56 MHz ; 186.99 MHz      ; register_8bit:IR3_reg|q[0] ; limit due to hold check ;
+-------------+-----------------+----------------------------+-------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------+
; Slow Model Setup Summary                            ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; KEY[1]                     ; -8.754 ; -506.461      ;
; register_8bit:IR3_reg|q[0] ; -3.770 ; -26.897       ;
; register_8bit:IR1_reg|q[0] ; -2.034 ; -5.342        ;
; register_8bit:IR4_reg|q[0] ; -1.403 ; -1.812        ;
+----------------------------+--------+---------------+


+-----------------------------------------------------+
; Slow Model Hold Summary                             ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; register_8bit:IR4_reg|q[0] ; -2.836 ; -5.666        ;
; register_8bit:IR3_reg|q[0] ; -2.674 ; -18.789       ;
; register_8bit:IR1_reg|q[0] ; -2.489 ; -7.192        ;
; KEY[1]                     ; -1.968 ; -25.404       ;
+----------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------------------+
; Slow Model Minimum Pulse Width Summary              ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; KEY[1]                     ; -2.000 ; -313.222      ;
; register_8bit:IR1_reg|q[0] ; 0.500  ; 0.000         ;
; register_8bit:IR3_reg|q[0] ; 0.500  ; 0.000         ;
; register_8bit:IR4_reg|q[0] ; 0.500  ; 0.000         ;
+----------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'KEY[1]'                                                                                                                           ;
+--------+-----------------------------+---------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                   ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+---------------------------+----------------------------+-------------+--------------+------------+------------+
; -8.754 ; controller:Control|ALU2[0]  ; register_8bit:PC2|q[7]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.611     ; 7.679      ;
; -8.747 ; controller:Control|ALU2[0]  ; Z                         ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.613     ; 7.670      ;
; -8.610 ; controller:Control|ALU2[0]  ; N                         ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.614     ; 7.532      ;
; -8.595 ; controller:Control|ALU2[0]  ; register_8bit:PC2|q[6]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.611     ; 7.520      ;
; -8.549 ; controller:Control|ALU2[0]  ; register_8bit:PC2|q[5]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.611     ; 7.474      ;
; -8.486 ; controller:Control|ALU2[1]  ; register_8bit:PC2|q[7]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.316     ; 7.706      ;
; -8.479 ; controller:Control|ALU2[1]  ; Z                         ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.318     ; 7.697      ;
; -8.441 ; controller:Control|ALU2[0]  ; register_8bit:PC2|q[3]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.611     ; 7.366      ;
; -8.342 ; controller:Control|ALU2[1]  ; N                         ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.319     ; 7.559      ;
; -8.327 ; controller:Control|ALU2[1]  ; register_8bit:PC2|q[6]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.316     ; 7.547      ;
; -8.316 ; controller:Control|ALU2[0]  ; register_8bit:PC2|q[1]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.611     ; 7.241      ;
; -8.281 ; controller:Control|ALU2[1]  ; register_8bit:PC2|q[5]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.316     ; 7.501      ;
; -8.198 ; controller:Control|ALU1[1]  ; Z                         ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.559     ; 7.175      ;
; -8.185 ; controller:Control|ALUop[2] ; register_8bit:PC2|q[7]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.327     ; 7.394      ;
; -8.178 ; controller:Control|ALUop[2] ; Z                         ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.329     ; 7.385      ;
; -8.173 ; controller:Control|ALU2[1]  ; register_8bit:PC2|q[3]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.316     ; 7.393      ;
; -8.117 ; controller:Control|ALU2[0]  ; register_8bit:PC2|q[2]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.611     ; 7.042      ;
; -8.053 ; controller:Control|ALU2[0]  ; register_8bit:PC2|q[4]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.611     ; 6.978      ;
; -8.048 ; controller:Control|ALU2[1]  ; register_8bit:PC2|q[1]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.316     ; 7.268      ;
; -8.041 ; controller:Control|ALUop[2] ; N                         ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.330     ; 7.247      ;
; -8.026 ; controller:Control|ALUop[2] ; register_8bit:PC2|q[6]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.327     ; 7.235      ;
; -8.016 ; controller:Control|ALU2[0]  ; register_8bit:PC2|q[0]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.611     ; 6.941      ;
; -7.980 ; controller:Control|ALUop[2] ; register_8bit:PC2|q[5]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.327     ; 7.189      ;
; -7.964 ; controller:Control|ALU1[1]  ; register_8bit:PC2|q[1]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.557     ; 6.943      ;
; -7.951 ; controller:Control|ALU1[0]  ; Z                         ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.457     ; 7.030      ;
; -7.872 ; controller:Control|ALUop[2] ; register_8bit:PC2|q[3]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.327     ; 7.081      ;
; -7.849 ; controller:Control|ALU2[1]  ; register_8bit:PC2|q[2]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.316     ; 7.069      ;
; -7.848 ; controller:Control|ALU1[1]  ; register_8bit:PC2|q[7]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.557     ; 6.827      ;
; -7.785 ; controller:Control|ALU2[1]  ; register_8bit:PC2|q[4]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.316     ; 7.005      ;
; -7.781 ; controller:Control|ALU1[1]  ; register_8bit:PC2|q[5]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.557     ; 6.760      ;
; -7.748 ; controller:Control|ALU2[1]  ; register_8bit:PC2|q[0]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.316     ; 6.968      ;
; -7.748 ; controller:Control|ALU1[0]  ; register_8bit:PC2|q[5]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.455     ; 6.829      ;
; -7.747 ; controller:Control|ALUop[2] ; register_8bit:PC2|q[1]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.327     ; 6.956      ;
; -7.721 ; controller:Control|ALU1[1]  ; register_8bit:PC2|q[3]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.557     ; 6.700      ;
; -7.716 ; controller:Control|ALU1[0]  ; register_8bit:PC2|q[7]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.455     ; 6.797      ;
; -7.704 ; controller:Control|ALU1[1]  ; N                         ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.560     ; 6.680      ;
; -7.689 ; controller:Control|ALU1[1]  ; register_8bit:PC2|q[6]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.557     ; 6.668      ;
; -7.660 ; controller:Control|ALU1[1]  ; register_8bit:PC2|q[0]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.557     ; 6.639      ;
; -7.641 ; controller:Control|ALU1[1]  ; register_8bit:PC2|q[2]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.557     ; 6.620      ;
; -7.634 ; controller:Control|ALU1[0]  ; register_8bit:PC2|q[1]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.455     ; 6.715      ;
; -7.580 ; controller:Control|ALU2[0]  ; register_8bit:WB_reg|q[6] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.610     ; 6.506      ;
; -7.576 ; controller:Control|ALU2[0]  ; register_8bit:WB_reg|q[7] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.585     ; 6.527      ;
; -7.572 ; controller:Control|ALU1[0]  ; N                         ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.458     ; 6.650      ;
; -7.557 ; controller:Control|ALU1[0]  ; register_8bit:PC2|q[6]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.455     ; 6.638      ;
; -7.548 ; controller:Control|ALUop[2] ; register_8bit:PC2|q[2]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.327     ; 6.757      ;
; -7.518 ; controller:Control|ALU2[0]  ; register_8bit:WB_reg|q[5] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.613     ; 6.441      ;
; -7.484 ; controller:Control|ALUop[2] ; register_8bit:PC2|q[4]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.327     ; 6.693      ;
; -7.447 ; controller:Control|ALUop[2] ; register_8bit:PC2|q[0]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.327     ; 6.656      ;
; -7.413 ; controller:Control|ALU1[0]  ; register_8bit:PC2|q[0]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.455     ; 6.494      ;
; -7.400 ; controller:Control|ALU1[1]  ; register_8bit:PC2|q[4]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.557     ; 6.379      ;
; -7.394 ; controller:Control|ALU1[0]  ; register_8bit:PC2|q[2]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.455     ; 6.475      ;
; -7.391 ; controller:Control|ALU1[0]  ; register_8bit:PC2|q[3]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.455     ; 6.472      ;
; -7.312 ; controller:Control|ALU2[1]  ; register_8bit:WB_reg|q[6] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.315     ; 6.533      ;
; -7.308 ; controller:Control|ALU2[1]  ; register_8bit:WB_reg|q[7] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.290     ; 6.554      ;
; -7.282 ; controller:Control|ALU2[0]  ; register_8bit:WB_reg|q[1] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.613     ; 6.205      ;
; -7.267 ; controller:Control|ALU2[0]  ; register_8bit:WB_reg|q[3] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.585     ; 6.218      ;
; -7.266 ; controller:Control|ALU2[0]  ; register_8bit:WB_reg|q[0] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.613     ; 6.189      ;
; -7.250 ; controller:Control|ALU2[1]  ; register_8bit:WB_reg|q[5] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.318     ; 6.468      ;
; -7.094 ; controller:Control|ALU2[0]  ; register_8bit:WB_reg|q[4] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.610     ; 6.020      ;
; -7.070 ; controller:Control|ALU1[0]  ; register_8bit:PC2|q[4]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.455     ; 6.151      ;
; -7.014 ; controller:Control|ALU2[1]  ; register_8bit:WB_reg|q[1] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.318     ; 6.232      ;
; -7.011 ; controller:Control|ALUop[2] ; register_8bit:WB_reg|q[6] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.326     ; 6.221      ;
; -7.007 ; controller:Control|ALUop[2] ; register_8bit:WB_reg|q[7] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.301     ; 6.242      ;
; -6.999 ; controller:Control|ALU2[1]  ; register_8bit:WB_reg|q[3] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.290     ; 6.245      ;
; -6.998 ; controller:Control|ALU2[1]  ; register_8bit:WB_reg|q[0] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.318     ; 6.216      ;
; -6.980 ; controller:Control|ALU2[0]  ; register_8bit:WB_reg|q[2] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.609     ; 5.907      ;
; -6.978 ; register_8bit:IR3_reg|q[3]  ; Z                         ; KEY[1]                     ; KEY[1]      ; 1.000        ; -0.553     ; 7.461      ;
; -6.949 ; controller:Control|ALUop[2] ; register_8bit:WB_reg|q[5] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.329     ; 6.156      ;
; -6.930 ; controller:Control|ALU1[1]  ; register_8bit:WB_reg|q[1] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.559     ; 5.907      ;
; -6.910 ; controller:Control|ALU1[1]  ; register_8bit:WB_reg|q[0] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.559     ; 5.887      ;
; -6.889 ; register_8bit:IR3_reg|q[3]  ; register_8bit:PC2|q[7]    ; KEY[1]                     ; KEY[1]      ; 1.000        ; -0.551     ; 7.374      ;
; -6.854 ; register_8bit:IR3_reg|q[3]  ; register_8bit:PC2|q[1]    ; KEY[1]                     ; KEY[1]      ; 1.000        ; -0.551     ; 7.339      ;
; -6.826 ; controller:Control|ALU2[1]  ; register_8bit:WB_reg|q[4] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.315     ; 6.047      ;
; -6.753 ; register_8bit:IR3_reg|q[3]  ; register_8bit:PC2|q[6]    ; KEY[1]                     ; KEY[1]      ; 1.000        ; -0.551     ; 7.238      ;
; -6.750 ; controller:Control|ALU1[1]  ; register_8bit:WB_reg|q[5] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.559     ; 5.727      ;
; -6.745 ; register_8bit:IR3_reg|q[3]  ; N                         ; KEY[1]                     ; KEY[1]      ; 1.000        ; -0.554     ; 7.227      ;
; -6.717 ; controller:Control|ALU1[0]  ; register_8bit:WB_reg|q[5] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.457     ; 5.796      ;
; -6.713 ; controller:Control|ALUop[2] ; register_8bit:WB_reg|q[1] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.329     ; 5.920      ;
; -6.712 ; controller:Control|ALU2[1]  ; register_8bit:WB_reg|q[2] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.314     ; 5.934      ;
; -6.698 ; controller:Control|ALUop[2] ; register_8bit:WB_reg|q[3] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.301     ; 5.933      ;
; -6.697 ; controller:Control|ALUop[2] ; register_8bit:WB_reg|q[0] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.329     ; 5.904      ;
; -6.674 ; controller:Control|ALU1[1]  ; register_8bit:WB_reg|q[6] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.556     ; 5.654      ;
; -6.670 ; controller:Control|ALU1[1]  ; register_8bit:WB_reg|q[7] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.531     ; 5.675      ;
; -6.663 ; controller:Control|ALU1[0]  ; register_8bit:WB_reg|q[0] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.457     ; 5.742      ;
; -6.647 ; register_8bit:IR3_reg|q[5]  ; register_8bit:PC2|q[7]    ; KEY[1]                     ; KEY[1]      ; 1.000        ; -0.030     ; 7.653      ;
; -6.640 ; register_8bit:IR3_reg|q[5]  ; Z                         ; KEY[1]                     ; KEY[1]      ; 1.000        ; -0.032     ; 7.644      ;
; -6.600 ; controller:Control|ALU1[0]  ; register_8bit:WB_reg|q[1] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.457     ; 5.679      ;
; -6.590 ; register_8bit:R1|q[2]       ; Z                         ; KEY[1]                     ; KEY[1]      ; 1.000        ; -0.053     ; 7.573      ;
; -6.582 ; register_8bit:R2|q[3]       ; Z                         ; KEY[1]                     ; KEY[1]      ; 1.000        ; -0.032     ; 7.586      ;
; -6.566 ; register_8bit:R2|q[3]       ; register_8bit:PC2|q[7]    ; KEY[1]                     ; KEY[1]      ; 1.000        ; -0.030     ; 7.572      ;
; -6.565 ; register_8bit:R2|q[4]       ; register_8bit:PC2|q[7]    ; KEY[1]                     ; KEY[1]      ; 1.000        ; -0.049     ; 7.552      ;
; -6.558 ; register_8bit:R2|q[4]       ; Z                         ; KEY[1]                     ; KEY[1]      ; 1.000        ; -0.051     ; 7.543      ;
; -6.547 ; controller:Control|ALU1[1]  ; register_8bit:WB_reg|q[3] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.531     ; 5.552      ;
; -6.543 ; register_8bit:IR3_reg|q[3]  ; register_8bit:PC2|q[5]    ; KEY[1]                     ; KEY[1]      ; 1.000        ; -0.551     ; 7.028      ;
; -6.542 ; controller:Control|ALU1[0]  ; register_8bit:WB_reg|q[6] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.454     ; 5.624      ;
; -6.538 ; controller:Control|ALU1[0]  ; register_8bit:WB_reg|q[7] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.429     ; 5.645      ;
; -6.525 ; controller:Control|ALUop[2] ; register_8bit:WB_reg|q[4] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.326     ; 5.735      ;
; -6.513 ; register_8bit:WB_reg|q[0]   ; Z                         ; KEY[1]                     ; KEY[1]      ; 1.000        ; 0.000      ; 7.549      ;
; -6.504 ; controller:Control|ALU1[1]  ; register_8bit:WB_reg|q[2] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.555     ; 5.485      ;
; -6.503 ; register_8bit:IR3_reg|q[5]  ; N                         ; KEY[1]                     ; KEY[1]      ; 1.000        ; -0.033     ; 7.506      ;
+--------+-----------------------------+---------------------------+----------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'register_8bit:IR3_reg|q[0]'                                                                                                                       ;
+--------+----------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                     ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -3.770 ; register_8bit:IR3_reg|q[7] ; controller:Control|ALU1[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 1.528      ; 3.671      ;
; -3.659 ; register_8bit:IR4_reg|q[2] ; controller:Control|ALU1[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 1.031      ; 3.063      ;
; -3.652 ; register_8bit:IR4_reg|q[1] ; controller:Control|ALU1[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 1.031      ; 3.056      ;
; -3.556 ; register_8bit:IR3_reg|q[6] ; controller:Control|ALU1[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 1.528      ; 3.457      ;
; -3.379 ; register_8bit:IR4_reg|q[3] ; controller:Control|ALU1[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 1.031      ; 2.783      ;
; -3.334 ; register_8bit:IR3_reg|q[1] ; controller:Control|ALU1[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 1.006      ; 2.713      ;
; -3.326 ; register_8bit:IR4_reg|q[6] ; controller:Control|ALU1[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 1.529      ; 3.228      ;
; -3.055 ; register_8bit:IR4_reg|q[1] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 1.085      ; 3.534      ;
; -3.041 ; register_8bit:IR3_reg|q[2] ; controller:Control|ALU1[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 1.006      ; 2.420      ;
; -2.945 ; register_8bit:IR4_reg|q[2] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 1.085      ; 3.424      ;
; -2.901 ; register_8bit:IR4_reg|q[7] ; controller:Control|ALU1[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 1.528      ; 2.802      ;
; -2.788 ; register_8bit:IR4_reg|q[3] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 1.085      ; 3.267      ;
; -2.710 ; register_8bit:IR4_reg|q[7] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 1.582      ; 3.686      ;
; -2.687 ; register_8bit:IR4_reg|q[2] ; controller:Control|ALU1[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.929      ; 3.127      ;
; -2.680 ; register_8bit:IR4_reg|q[1] ; controller:Control|ALU1[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.929      ; 3.120      ;
; -2.514 ; register_8bit:IR4_reg|q[1] ; controller:Control|AddrMux  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; 0.564      ; 3.237      ;
; -2.512 ; register_8bit:IR3_reg|q[7] ; controller:Control|ALU1[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 1.426      ; 3.449      ;
; -2.470 ; register_8bit:IR3_reg|q[1] ; controller:Control|ALUop[2] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.776      ; 2.875      ;
; -2.407 ; register_8bit:IR4_reg|q[3] ; controller:Control|ALU1[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.929      ; 2.847      ;
; -2.404 ; register_8bit:IR4_reg|q[2] ; controller:Control|AddrMux  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; 0.564      ; 3.127      ;
; -2.380 ; register_8bit:IR3_reg|q[1] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 1.060      ; 2.834      ;
; -2.375 ; register_8bit:IR3_reg|q[2] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 1.060      ; 2.829      ;
; -2.360 ; register_8bit:IR4_reg|q[6] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 1.583      ; 3.337      ;
; -2.354 ; register_8bit:IR4_reg|q[6] ; controller:Control|ALU1[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 1.427      ; 3.292      ;
; -2.345 ; register_8bit:IR3_reg|q[1] ; controller:Control|ALU1[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.904      ; 2.760      ;
; -2.341 ; register_8bit:IR3_reg|q[2] ; controller:Control|ALUop[2] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.776      ; 2.746      ;
; -2.309 ; register_8bit:IR4_reg|q[2] ; controller:Control|MemInMux ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; 0.682      ; 3.052      ;
; -2.302 ; register_8bit:IR4_reg|q[1] ; controller:Control|MemInMux ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; 0.682      ; 3.045      ;
; -2.298 ; register_8bit:IR3_reg|q[6] ; controller:Control|ALU1[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 1.426      ; 3.235      ;
; -2.249 ; register_8bit:IR3_reg|q[1] ; controller:Control|ALU2[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.765      ; 2.673      ;
; -2.247 ; register_8bit:IR4_reg|q[3] ; controller:Control|AddrMux  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; 0.564      ; 2.970      ;
; -2.223 ; register_8bit:IR3_reg|q[3] ; controller:Control|WBWrite  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.417      ; 1.825      ;
; -2.220 ; register_8bit:IR3_reg|q[7] ; controller:Control|MemInMux ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; 1.179      ; 3.460      ;
; -2.169 ; register_8bit:IR4_reg|q[7] ; controller:Control|AddrMux  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; 1.061      ; 3.389      ;
; -2.097 ; register_8bit:IR3_reg|q[1] ; controller:Control|MemInMux ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; 0.657      ; 2.815      ;
; -2.052 ; register_8bit:IR3_reg|q[2] ; controller:Control|ALU1[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.904      ; 2.467      ;
; -2.035 ; register_8bit:IR3_reg|q[2] ; controller:Control|WBWrite  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.417      ; 1.637      ;
; -2.006 ; register_8bit:IR3_reg|q[6] ; controller:Control|MemInMux ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; 1.179      ; 3.246      ;
; -1.931 ; register_8bit:IR3_reg|q[1] ; controller:Control|ALUop[0] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.744      ; 2.316      ;
; -1.931 ; register_8bit:IR3_reg|q[2] ; controller:Control|ALU2[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.765      ; 2.355      ;
; -1.885 ; register_8bit:IR3_reg|q[1] ; controller:Control|ALUop[1] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.744      ; 2.431      ;
; -1.883 ; register_8bit:IR3_reg|q[1] ; controller:Control|WBWrite  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.417      ; 1.485      ;
; -1.875 ; register_8bit:IR4_reg|q[3] ; controller:Control|MemInMux ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; 0.682      ; 2.618      ;
; -1.819 ; register_8bit:IR4_reg|q[6] ; controller:Control|AddrMux  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; 1.062      ; 3.040      ;
; -1.804 ; register_8bit:IR3_reg|q[3] ; controller:Control|ALU3     ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; -0.284     ; 1.375      ;
; -1.776 ; register_8bit:IR4_reg|q[7] ; controller:Control|ALU1[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 1.426      ; 2.713      ;
; -1.699 ; register_8bit:IR3_reg|q[1] ; controller:Control|ALU3     ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; -0.284     ; 1.270      ;
; -1.675 ; register_8bit:IR4_reg|q[6] ; controller:Control|MemInMux ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; 1.180      ; 2.916      ;
; -1.613 ; register_8bit:IR3_reg|q[2] ; controller:Control|ALUop[0] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.744      ; 1.998      ;
; -1.592 ; register_8bit:IR3_reg|q[2] ; controller:Control|ALUop[1] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.744      ; 2.138      ;
; -1.550 ; register_8bit:IR3_reg|q[2] ; controller:Control|ALU3     ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; -0.284     ; 1.121      ;
; -1.351 ; register_8bit:IR4_reg|q[7] ; controller:Control|MemInMux ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; 1.179      ; 2.591      ;
; -1.059 ; register_8bit:IR3_reg|q[4] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 1.581      ; 2.034      ;
; -0.987 ; register_8bit:IR3_reg|q[5] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 1.581      ; 1.962      ;
; -0.518 ; register_8bit:IR3_reg|q[4] ; controller:Control|AddrMux  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; 1.060      ; 1.737      ;
; -0.459 ; register_8bit:IR4_reg|q[0] ; controller:Control|ALU1[1]  ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.500        ; 4.132      ; 3.214      ;
; -0.446 ; register_8bit:IR3_reg|q[5] ; controller:Control|AddrMux  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; 1.060      ; 1.665      ;
; 0.041  ; register_8bit:IR4_reg|q[0] ; controller:Control|ALU1[1]  ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1.000        ; 4.132      ; 3.214      ;
; 0.216  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU1[1]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.500        ; 4.132      ; 2.539      ;
; 0.232  ; register_8bit:IR4_reg|q[0] ; controller:Control|ALU2[0]  ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.500        ; 4.186      ; 3.598      ;
; 0.273  ; register_8bit:IR4_reg|q[0] ; controller:Control|AddrMux  ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.500        ; 3.665      ; 3.301      ;
; 0.391  ; register_8bit:IR4_reg|q[0] ; controller:Control|MemInMux ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.500        ; 3.783      ; 3.203      ;
; 0.513  ; register_8bit:IR4_reg|q[0] ; controller:Control|ALU1[0]  ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.500        ; 4.030      ; 3.278      ;
; 0.609  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU3     ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.500        ; 2.842      ; 1.838      ;
; 0.716  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU1[1]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1.000        ; 4.132      ; 2.539      ;
; 0.732  ; register_8bit:IR4_reg|q[0] ; controller:Control|ALU2[0]  ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1.000        ; 4.186      ; 3.598      ;
; 0.773  ; register_8bit:IR4_reg|q[0] ; controller:Control|AddrMux  ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1.000        ; 3.665      ; 3.301      ;
; 0.891  ; register_8bit:IR4_reg|q[0] ; controller:Control|MemInMux ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1.000        ; 3.783      ; 3.203      ;
; 1.013  ; register_8bit:IR4_reg|q[0] ; controller:Control|ALU1[0]  ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1.000        ; 4.030      ; 3.278      ;
; 1.109  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU3     ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1.000        ; 2.842      ; 1.838      ;
; 1.205  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU1[0]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.500        ; 4.030      ; 2.586      ;
; 1.374  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU2[0]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.500        ; 4.186      ; 2.456      ;
; 1.645  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALUop[1] ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.500        ; 3.870      ; 2.277      ;
; 1.654  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALUop[0] ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.500        ; 3.870      ; 2.107      ;
; 1.705  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU1[0]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1.000        ; 4.030      ; 2.586      ;
; 1.813  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU2[1]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.500        ; 3.891      ; 1.987      ;
; 1.859  ; register_8bit:IR3_reg|q[0] ; controller:Control|WBWrite  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.500        ; 3.543      ; 1.119      ;
; 1.874  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU2[0]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1.000        ; 4.186      ; 2.456      ;
; 2.145  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALUop[1] ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1.000        ; 3.870      ; 2.277      ;
; 2.154  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALUop[0] ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1.000        ; 3.870      ; 2.107      ;
; 2.313  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU2[1]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1.000        ; 3.891      ; 1.987      ;
; 2.359  ; register_8bit:IR3_reg|q[0] ; controller:Control|WBWrite  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1.000        ; 3.543      ; 1.119      ;
+--------+----------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'register_8bit:IR1_reg|q[0]'                                                                                                                    ;
+--------+----------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                  ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -2.034 ; register_8bit:IR4_reg|q[1] ; controller:Control|R1Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 1.056      ; 3.140      ;
; -2.015 ; register_8bit:IR4_reg|q[2] ; controller:Control|R1Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 1.056      ; 3.121      ;
; -1.767 ; register_8bit:IR4_reg|q[3] ; controller:Control|R1Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 1.056      ; 2.873      ;
; -1.712 ; register_8bit:IR4_reg|q[2] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 0.922      ; 2.788      ;
; -1.705 ; register_8bit:IR4_reg|q[1] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 0.922      ; 2.781      ;
; -1.682 ; register_8bit:IR4_reg|q[6] ; controller:Control|R1Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 1.554      ; 3.286      ;
; -1.596 ; register_8bit:IR1_reg|q[3] ; controller:Control|R1Sel ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 0.902      ; 2.664      ;
; -1.555 ; register_8bit:IR1_reg|q[3] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 0.897      ; 2.606      ;
; -1.426 ; register_8bit:IR1_reg|q[4] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 1.419      ; 2.999      ;
; -1.411 ; register_8bit:IR4_reg|q[3] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 0.922      ; 2.487      ;
; -1.388 ; register_8bit:IR1_reg|q[1] ; controller:Control|R1Sel ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 0.902      ; 2.456      ;
; -1.347 ; register_8bit:IR1_reg|q[1] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 0.897      ; 2.398      ;
; -1.325 ; register_8bit:IR4_reg|q[6] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 1.420      ; 2.899      ;
; -1.279 ; register_8bit:IR1_reg|q[7] ; controller:Control|R1Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 1.553      ; 2.882      ;
; -1.217 ; register_8bit:IR1_reg|q[1] ; controller:Control|R1Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 1.031      ; 2.298      ;
; -1.109 ; register_8bit:IR1_reg|q[2] ; controller:Control|R1Sel ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 0.902      ; 2.177      ;
; -1.104 ; register_8bit:IR4_reg|q[7] ; controller:Control|R1Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 1.553      ; 2.707      ;
; -1.068 ; register_8bit:IR1_reg|q[2] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 0.897      ; 2.119      ;
; -0.967 ; register_8bit:IR1_reg|q[5] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 1.419      ; 2.540      ;
; -0.935 ; register_8bit:IR1_reg|q[2] ; controller:Control|R1Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 1.031      ; 2.016      ;
; -0.681 ; register_8bit:IR1_reg|q[6] ; controller:Control|R1Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 1.553      ; 2.284      ;
; -0.639 ; register_8bit:IR4_reg|q[7] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 1.419      ; 2.212      ;
; 0.685  ; register_8bit:IR4_reg|q[0] ; controller:Control|R1Mux ; register_8bit:IR4_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 0.500        ; 4.157      ; 3.272      ;
; 0.988  ; register_8bit:IR4_reg|q[0] ; controller:Control|R2Mux ; register_8bit:IR4_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 0.500        ; 4.023      ; 2.939      ;
; 1.185  ; register_8bit:IR4_reg|q[0] ; controller:Control|R1Mux ; register_8bit:IR4_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 1.000        ; 4.157      ; 3.272      ;
; 1.488  ; register_8bit:IR4_reg|q[0] ; controller:Control|R2Mux ; register_8bit:IR4_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 1.000        ; 4.023      ; 2.939      ;
; 1.817  ; register_8bit:IR1_reg|q[0] ; controller:Control|R1Mux ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 0.500        ; 4.157      ; 2.140      ;
; 2.102  ; register_8bit:IR1_reg|q[0] ; controller:Control|R1Sel ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 0.500        ; 4.028      ; 1.842      ;
; 2.143  ; register_8bit:IR1_reg|q[0] ; controller:Control|R2Mux ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 0.500        ; 4.023      ; 1.784      ;
; 2.317  ; register_8bit:IR1_reg|q[0] ; controller:Control|R1Mux ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 1.000        ; 4.157      ; 2.140      ;
; 2.602  ; register_8bit:IR1_reg|q[0] ; controller:Control|R1Sel ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 1.000        ; 4.028      ; 1.842      ;
; 2.643  ; register_8bit:IR1_reg|q[0] ; controller:Control|R2Mux ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 1.000        ; 4.023      ; 1.784      ;
+--------+----------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'register_8bit:IR4_reg|q[0]'                                                                                                                              ;
+--------+----------------------------+------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                            ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -1.403 ; register_8bit:IR4_reg|q[1] ; controller:Control|RegWriteWire[0] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 1.000        ; 1.340      ; 1.799      ;
; -1.285 ; register_8bit:IR4_reg|q[2] ; controller:Control|RegWriteWire[0] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 1.000        ; 1.340      ; 1.681      ;
; -1.139 ; register_8bit:IR4_reg|q[3] ; controller:Control|RegWriteWire[0] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 1.000        ; 1.340      ; 1.535      ;
; -0.409 ; register_8bit:IR4_reg|q[1] ; controller:Control|RegWriteWire[1] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 1.000        ; 1.339      ; 1.792      ;
; -0.291 ; register_8bit:IR4_reg|q[2] ; controller:Control|RegWriteWire[1] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 1.000        ; 1.339      ; 1.674      ;
; -0.145 ; register_8bit:IR4_reg|q[3] ; controller:Control|RegWriteWire[1] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 1.000        ; 1.339      ; 1.528      ;
; -0.088 ; register_8bit:IR4_reg|q[6] ; controller:Control|RegWriteWire[0] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 1.000        ; 1.838      ; 0.982      ;
; 0.187  ; register_8bit:IR4_reg|q[7] ; controller:Control|RegWriteWire[1] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 1.000        ; 1.836      ; 1.693      ;
; 1.386  ; register_8bit:IR4_reg|q[0] ; controller:Control|RegWriteWire[0] ; register_8bit:IR4_reg|q[0] ; register_8bit:IR4_reg|q[0] ; 0.500        ; 4.441      ; 1.861      ;
; 1.886  ; register_8bit:IR4_reg|q[0] ; controller:Control|RegWriteWire[0] ; register_8bit:IR4_reg|q[0] ; register_8bit:IR4_reg|q[0] ; 1.000        ; 4.441      ; 1.861      ;
; 2.380  ; register_8bit:IR4_reg|q[0] ; controller:Control|RegWriteWire[1] ; register_8bit:IR4_reg|q[0] ; register_8bit:IR4_reg|q[0] ; 0.500        ; 4.440      ; 1.854      ;
; 2.880  ; register_8bit:IR4_reg|q[0] ; controller:Control|RegWriteWire[1] ; register_8bit:IR4_reg|q[0] ; register_8bit:IR4_reg|q[0] ; 1.000        ; 4.440      ; 1.854      ;
+--------+----------------------------+------------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'register_8bit:IR4_reg|q[0]'                                                                                                                               ;
+--------+----------------------------+------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                            ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -2.836 ; register_8bit:IR4_reg|q[0] ; controller:Control|RegWriteWire[1] ; register_8bit:IR4_reg|q[0] ; register_8bit:IR4_reg|q[0] ; 0.000        ; 4.440      ; 1.854      ;
; -2.830 ; register_8bit:IR4_reg|q[0] ; controller:Control|RegWriteWire[0] ; register_8bit:IR4_reg|q[0] ; register_8bit:IR4_reg|q[0] ; 0.000        ; 4.441      ; 1.861      ;
; -2.336 ; register_8bit:IR4_reg|q[0] ; controller:Control|RegWriteWire[1] ; register_8bit:IR4_reg|q[0] ; register_8bit:IR4_reg|q[0] ; -0.500       ; 4.440      ; 1.854      ;
; -2.330 ; register_8bit:IR4_reg|q[0] ; controller:Control|RegWriteWire[0] ; register_8bit:IR4_reg|q[0] ; register_8bit:IR4_reg|q[0] ; -0.500       ; 4.441      ; 1.861      ;
; -0.856 ; register_8bit:IR4_reg|q[6] ; controller:Control|RegWriteWire[0] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 0.000        ; 1.838      ; 0.982      ;
; -0.143 ; register_8bit:IR4_reg|q[7] ; controller:Control|RegWriteWire[1] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 0.000        ; 1.836      ; 1.693      ;
; 0.189  ; register_8bit:IR4_reg|q[3] ; controller:Control|RegWriteWire[1] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 0.000        ; 1.339      ; 1.528      ;
; 0.195  ; register_8bit:IR4_reg|q[3] ; controller:Control|RegWriteWire[0] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 0.000        ; 1.340      ; 1.535      ;
; 0.335  ; register_8bit:IR4_reg|q[2] ; controller:Control|RegWriteWire[1] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 0.000        ; 1.339      ; 1.674      ;
; 0.341  ; register_8bit:IR4_reg|q[2] ; controller:Control|RegWriteWire[0] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 0.000        ; 1.340      ; 1.681      ;
; 0.453  ; register_8bit:IR4_reg|q[1] ; controller:Control|RegWriteWire[1] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 0.000        ; 1.339      ; 1.792      ;
; 0.459  ; register_8bit:IR4_reg|q[1] ; controller:Control|RegWriteWire[0] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 0.000        ; 1.340      ; 1.799      ;
+--------+----------------------------+------------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'register_8bit:IR3_reg|q[0]'                                                                                                                        ;
+--------+----------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                     ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -2.674 ; register_8bit:IR3_reg|q[0] ; controller:Control|WBWrite  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.000        ; 3.543      ; 1.119      ;
; -2.458 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU1[1]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.000        ; 4.132      ; 1.924      ;
; -2.355 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU1[0]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.000        ; 4.030      ; 1.925      ;
; -2.174 ; register_8bit:IR3_reg|q[0] ; controller:Control|WBWrite  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; -0.500       ; 3.543      ; 1.119      ;
; -2.154 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU2[1]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.000        ; 3.891      ; 1.987      ;
; -2.013 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALUop[0] ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.000        ; 3.870      ; 2.107      ;
; -1.980 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU2[0]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.000        ; 4.186      ; 2.456      ;
; -1.958 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU1[1]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; -0.500       ; 4.132      ; 1.924      ;
; -1.855 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU1[0]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; -0.500       ; 4.030      ; 1.925      ;
; -1.843 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALUop[1] ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.000        ; 3.870      ; 2.277      ;
; -1.654 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU2[1]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; -0.500       ; 3.891      ; 1.987      ;
; -1.618 ; register_8bit:IR4_reg|q[0] ; controller:Control|ALU1[1]  ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.000        ; 4.132      ; 2.764      ;
; -1.513 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALUop[0] ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; -0.500       ; 3.870      ; 2.107      ;
; -1.480 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU2[0]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; -0.500       ; 4.186      ; 2.456      ;
; -1.343 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALUop[1] ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; -0.500       ; 3.870      ; 2.277      ;
; -1.342 ; register_8bit:IR4_reg|q[0] ; controller:Control|ALU1[0]  ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.000        ; 4.030      ; 2.938      ;
; -1.254 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU3     ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.000        ; 2.842      ; 1.838      ;
; -1.198 ; register_8bit:IR4_reg|q[0] ; controller:Control|ALU2[0]  ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.000        ; 4.186      ; 3.238      ;
; -1.118 ; register_8bit:IR4_reg|q[0] ; controller:Control|ALU1[1]  ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; -0.500       ; 4.132      ; 2.764      ;
; -1.084 ; register_8bit:IR4_reg|q[0] ; controller:Control|MemInMux ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.000        ; 3.783      ; 2.949      ;
; -0.974 ; register_8bit:IR4_reg|q[0] ; controller:Control|AddrMux  ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.000        ; 3.665      ; 2.941      ;
; -0.842 ; register_8bit:IR4_reg|q[0] ; controller:Control|ALU1[0]  ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; -0.500       ; 4.030      ; 2.938      ;
; -0.754 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU3     ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; -0.500       ; 2.842      ; 1.838      ;
; -0.698 ; register_8bit:IR4_reg|q[0] ; controller:Control|ALU2[0]  ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; -0.500       ; 4.186      ; 3.238      ;
; -0.584 ; register_8bit:IR4_reg|q[0] ; controller:Control|MemInMux ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; -0.500       ; 3.783      ; 2.949      ;
; -0.474 ; register_8bit:IR4_reg|q[0] ; controller:Control|AddrMux  ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; -0.500       ; 3.665      ; 2.941      ;
; 0.605  ; register_8bit:IR3_reg|q[5] ; controller:Control|AddrMux  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; 1.060      ; 1.665      ;
; 0.677  ; register_8bit:IR3_reg|q[4] ; controller:Control|AddrMux  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; 1.060      ; 1.737      ;
; 0.881  ; register_8bit:IR3_reg|q[5] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 1.581      ; 1.962      ;
; 0.953  ; register_8bit:IR3_reg|q[4] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 1.581      ; 2.034      ;
; 1.243  ; register_8bit:IR3_reg|q[6] ; controller:Control|MemInMux ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; 1.179      ; 2.422      ;
; 1.405  ; register_8bit:IR3_reg|q[2] ; controller:Control|ALU3     ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; -0.284     ; 1.121      ;
; 1.412  ; register_8bit:IR4_reg|q[7] ; controller:Control|MemInMux ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; 1.179      ; 2.591      ;
; 1.485  ; register_8bit:IR3_reg|q[6] ; controller:Control|ALU1[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 1.426      ; 2.411      ;
; 1.554  ; register_8bit:IR3_reg|q[1] ; controller:Control|ALU3     ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; -0.284     ; 1.270      ;
; 1.568  ; register_8bit:IR3_reg|q[1] ; controller:Control|WBWrite  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.417      ; 1.485      ;
; 1.621  ; register_8bit:IR4_reg|q[7] ; controller:Control|ALU1[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 1.528      ; 2.649      ;
; 1.654  ; register_8bit:IR4_reg|q[7] ; controller:Control|ALU1[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 1.426      ; 2.580      ;
; 1.659  ; register_8bit:IR3_reg|q[3] ; controller:Control|ALU3     ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; -0.284     ; 1.375      ;
; 1.720  ; register_8bit:IR3_reg|q[2] ; controller:Control|WBWrite  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.417      ; 1.637      ;
; 1.736  ; register_8bit:IR4_reg|q[6] ; controller:Control|MemInMux ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; 1.180      ; 2.916      ;
; 1.737  ; register_8bit:IR3_reg|q[6] ; controller:Control|ALU1[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 1.528      ; 2.765      ;
; 1.754  ; register_8bit:IR3_reg|q[2] ; controller:Control|ALUop[0] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.744      ; 1.998      ;
; 1.786  ; register_8bit:IR3_reg|q[2] ; controller:Control|ALU1[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 1.006      ; 2.292      ;
; 1.863  ; register_8bit:IR3_reg|q[7] ; controller:Control|MemInMux ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; 1.179      ; 3.042      ;
; 1.889  ; register_8bit:IR3_reg|q[2] ; controller:Control|ALU1[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.904      ; 2.293      ;
; 1.894  ; register_8bit:IR3_reg|q[2] ; controller:Control|ALUop[1] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.744      ; 2.138      ;
; 1.902  ; register_8bit:IR4_reg|q[3] ; controller:Control|ALU1[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 1.031      ; 2.433      ;
; 1.908  ; register_8bit:IR3_reg|q[3] ; controller:Control|WBWrite  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.417      ; 1.825      ;
; 1.936  ; register_8bit:IR4_reg|q[3] ; controller:Control|MemInMux ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; 0.682      ; 2.618      ;
; 1.978  ; register_8bit:IR4_reg|q[6] ; controller:Control|AddrMux  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; 1.062      ; 3.040      ;
; 1.978  ; register_8bit:IR4_reg|q[6] ; controller:Control|ALU1[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 1.427      ; 2.905      ;
; 2.059  ; register_8bit:IR4_reg|q[2] ; controller:Control|ALU1[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 1.031      ; 2.590      ;
; 2.072  ; register_8bit:IR3_reg|q[1] ; controller:Control|ALUop[0] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.744      ; 2.316      ;
; 2.090  ; register_8bit:IR3_reg|q[2] ; controller:Control|ALU2[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.765      ; 2.355      ;
; 2.093  ; register_8bit:IR4_reg|q[2] ; controller:Control|MemInMux ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; 0.682      ; 2.775      ;
; 2.098  ; register_8bit:IR4_reg|q[6] ; controller:Control|ALU1[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 1.529      ; 3.127      ;
; 2.104  ; register_8bit:IR3_reg|q[1] ; controller:Control|ALU1[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 1.006      ; 2.610      ;
; 2.105  ; register_8bit:IR3_reg|q[7] ; controller:Control|ALU1[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 1.426      ; 3.031      ;
; 2.158  ; register_8bit:IR3_reg|q[1] ; controller:Control|MemInMux ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; 0.657      ; 2.815      ;
; 2.169  ; register_8bit:IR4_reg|q[1] ; controller:Control|ALU1[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 1.031      ; 2.700      ;
; 2.178  ; register_8bit:IR4_reg|q[3] ; controller:Control|ALU1[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.929      ; 2.607      ;
; 2.187  ; register_8bit:IR3_reg|q[1] ; controller:Control|ALUop[1] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.744      ; 2.431      ;
; 2.203  ; register_8bit:IR4_reg|q[1] ; controller:Control|MemInMux ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; 0.682      ; 2.885      ;
; 2.207  ; register_8bit:IR3_reg|q[1] ; controller:Control|ALU1[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.904      ; 2.611      ;
; 2.219  ; register_8bit:IR4_reg|q[1] ; controller:Control|AddrMux  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; 0.564      ; 2.783      ;
; 2.226  ; register_8bit:IR4_reg|q[2] ; controller:Control|AddrMux  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; 0.564      ; 2.790      ;
; 2.254  ; register_8bit:IR4_reg|q[6] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 1.583      ; 3.337      ;
; 2.269  ; register_8bit:IR3_reg|q[2] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 1.060      ; 2.829      ;
; 2.274  ; register_8bit:IR3_reg|q[1] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 1.060      ; 2.834      ;
; 2.328  ; register_8bit:IR4_reg|q[7] ; controller:Control|AddrMux  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; 1.061      ; 3.389      ;
; 2.335  ; register_8bit:IR4_reg|q[2] ; controller:Control|ALU1[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.929      ; 2.764      ;
; 2.357  ; register_8bit:IR3_reg|q[7] ; controller:Control|ALU1[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 1.528      ; 3.385      ;
; 2.406  ; register_8bit:IR4_reg|q[3] ; controller:Control|AddrMux  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; 0.564      ; 2.970      ;
; 2.408  ; register_8bit:IR3_reg|q[1] ; controller:Control|ALU2[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.765      ; 2.673      ;
; 2.445  ; register_8bit:IR4_reg|q[1] ; controller:Control|ALU1[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.929      ; 2.874      ;
; 2.470  ; register_8bit:IR3_reg|q[2] ; controller:Control|ALUop[2] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.776      ; 2.746      ;
; 2.495  ; register_8bit:IR4_reg|q[1] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 1.085      ; 3.080      ;
; 2.502  ; register_8bit:IR4_reg|q[2] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 1.085      ; 3.087      ;
; 2.599  ; register_8bit:IR3_reg|q[1] ; controller:Control|ALUop[2] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.776      ; 2.875      ;
; 2.604  ; register_8bit:IR4_reg|q[7] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 1.582      ; 3.686      ;
; 2.682  ; register_8bit:IR4_reg|q[3] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 1.085      ; 3.267      ;
+--------+----------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'register_8bit:IR1_reg|q[0]'                                                                                                                     ;
+--------+----------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                  ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -2.489 ; register_8bit:IR1_reg|q[0] ; controller:Control|R2Mux ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 0.000        ; 4.023      ; 1.784      ;
; -2.436 ; register_8bit:IR1_reg|q[0] ; controller:Control|R1Sel ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 0.000        ; 4.028      ; 1.842      ;
; -2.267 ; register_8bit:IR1_reg|q[0] ; controller:Control|R1Mux ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 0.000        ; 4.157      ; 2.140      ;
; -1.989 ; register_8bit:IR1_reg|q[0] ; controller:Control|R2Mux ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[0] ; -0.500       ; 4.023      ; 1.784      ;
; -1.936 ; register_8bit:IR1_reg|q[0] ; controller:Control|R1Sel ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[0] ; -0.500       ; 4.028      ; 1.842      ;
; -1.767 ; register_8bit:IR1_reg|q[0] ; controller:Control|R1Mux ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[0] ; -0.500       ; 4.157      ; 2.140      ;
; -1.569 ; register_8bit:IR4_reg|q[0] ; controller:Control|R2Mux ; register_8bit:IR4_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 0.000        ; 4.023      ; 2.704      ;
; -1.460 ; register_8bit:IR4_reg|q[0] ; controller:Control|R1Mux ; register_8bit:IR4_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 0.000        ; 4.157      ; 2.947      ;
; -1.069 ; register_8bit:IR4_reg|q[0] ; controller:Control|R2Mux ; register_8bit:IR4_reg|q[0] ; register_8bit:IR1_reg|q[0] ; -0.500       ; 4.023      ; 2.704      ;
; -0.960 ; register_8bit:IR4_reg|q[0] ; controller:Control|R1Mux ; register_8bit:IR4_reg|q[0] ; register_8bit:IR1_reg|q[0] ; -0.500       ; 4.157      ; 2.947      ;
; 0.731  ; register_8bit:IR1_reg|q[6] ; controller:Control|R1Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 1.553      ; 2.284      ;
; 0.793  ; register_8bit:IR4_reg|q[7] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 1.419      ; 2.212      ;
; 0.958  ; register_8bit:IR1_reg|q[5] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 1.419      ; 2.377      ;
; 0.985  ; register_8bit:IR1_reg|q[2] ; controller:Control|R1Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 1.031      ; 2.016      ;
; 1.078  ; register_8bit:IR4_reg|q[6] ; controller:Control|R1Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 1.554      ; 2.632      ;
; 1.103  ; register_8bit:IR4_reg|q[7] ; controller:Control|R1Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 1.553      ; 2.656      ;
; 1.222  ; register_8bit:IR1_reg|q[2] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 0.897      ; 2.119      ;
; 1.267  ; register_8bit:IR1_reg|q[1] ; controller:Control|R1Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 1.031      ; 2.298      ;
; 1.275  ; register_8bit:IR1_reg|q[2] ; controller:Control|R1Sel ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 0.902      ; 2.177      ;
; 1.329  ; register_8bit:IR1_reg|q[7] ; controller:Control|R1Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 1.553      ; 2.882      ;
; 1.479  ; register_8bit:IR4_reg|q[6] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 1.420      ; 2.899      ;
; 1.501  ; register_8bit:IR1_reg|q[1] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 0.897      ; 2.398      ;
; 1.554  ; register_8bit:IR1_reg|q[1] ; controller:Control|R1Sel ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 0.902      ; 2.456      ;
; 1.565  ; register_8bit:IR4_reg|q[3] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 0.922      ; 2.487      ;
; 1.580  ; register_8bit:IR1_reg|q[4] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 1.419      ; 2.999      ;
; 1.624  ; register_8bit:IR4_reg|q[1] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 0.922      ; 2.546      ;
; 1.631  ; register_8bit:IR4_reg|q[2] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 0.922      ; 2.553      ;
; 1.709  ; register_8bit:IR1_reg|q[3] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 0.897      ; 2.606      ;
; 1.733  ; register_8bit:IR4_reg|q[1] ; controller:Control|R1Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 1.056      ; 2.789      ;
; 1.740  ; register_8bit:IR4_reg|q[2] ; controller:Control|R1Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 1.056      ; 2.796      ;
; 1.762  ; register_8bit:IR1_reg|q[3] ; controller:Control|R1Sel ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 0.902      ; 2.664      ;
; 1.785  ; register_8bit:IR4_reg|q[3] ; controller:Control|R1Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 1.056      ; 2.841      ;
+--------+----------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'KEY[1]'                                                                                                                                                                                                                      ;
+--------+----------------------------+----------------------------------------------------------------------------------------------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                                                                                                              ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------------------------------------------------------------------------------------------------+----------------------------+-------------+--------------+------------+------------+
; -1.968 ; register_8bit:IR3_reg|q[0] ; register_8bit:IR4_reg|q[0]                                                                                           ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.000        ; 2.603      ; 1.151      ;
; -1.587 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[3]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 3.126      ; 2.055      ;
; -1.587 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[1]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 3.126      ; 2.055      ;
; -1.587 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[2]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 3.126      ; 2.055      ;
; -1.587 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[2]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 3.126      ; 2.055      ;
; -1.587 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[1]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 3.126      ; 2.055      ;
; -1.587 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[3]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 3.126      ; 2.055      ;
; -1.468 ; register_8bit:IR3_reg|q[0] ; register_8bit:IR4_reg|q[0]                                                                                           ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; -0.500       ; 2.603      ; 1.151      ;
; -1.370 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR4_reg|q[2]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 3.101      ; 2.247      ;
; -1.370 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR4_reg|q[1]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 3.101      ; 2.247      ;
; -1.370 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR4_reg|q[3]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 3.101      ; 2.247      ;
; -1.278 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[0]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.603      ; 1.841      ;
; -1.087 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[3]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 3.126      ; 2.055      ;
; -1.087 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[1]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 3.126      ; 2.055      ;
; -1.087 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[2]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 3.126      ; 2.055      ;
; -1.087 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[2]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 3.126      ; 2.055      ;
; -1.087 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[1]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 3.126      ; 2.055      ;
; -1.087 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[3]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 3.126      ; 2.055      ;
; -0.870 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR4_reg|q[2]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 3.101      ; 2.247      ;
; -0.870 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR4_reg|q[1]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 3.101      ; 2.247      ;
; -0.870 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR4_reg|q[3]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 3.101      ; 2.247      ;
; -0.778 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[0]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 2.603      ; 1.841      ;
; -0.574 ; register_8bit:IR3_reg|q[0] ; N                                                                                                                    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.000        ; 2.572      ; 2.514      ;
; -0.407 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[6]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.604      ; 2.713      ;
; -0.407 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR4_reg|q[7]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.604      ; 2.713      ;
; -0.407 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[7]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.604      ; 2.713      ;
; -0.330 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC3|q[0]                                                                                               ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.605      ; 2.791      ;
; -0.326 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[4]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.604      ; 2.794      ;
; -0.326 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[5]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.604      ; 2.794      ;
; -0.326 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[7]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.604      ; 2.794      ;
; -0.326 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[6]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.604      ; 2.794      ;
; -0.296 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[4]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.605      ; 2.825      ;
; -0.281 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k3[0]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 2.626      ; 2.861      ;
; -0.281 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k3[1]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 2.626      ; 2.861      ;
; -0.281 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k3[2]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 2.626      ; 2.861      ;
; -0.281 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k3[3]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 2.626      ; 2.861      ;
; -0.281 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k3[4]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 2.626      ; 2.861      ;
; -0.281 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k3[5]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 2.626      ; 2.861      ;
; -0.281 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k3[6]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 2.626      ; 2.861      ;
; -0.280 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[0]                                                                                       ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.623      ; 2.859      ;
; -0.146 ; register_8bit:IR3_reg|q[0] ; Z                                                                                                                    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.000        ; 2.573      ; 2.943      ;
; -0.127 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k3[7]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 2.626      ; 3.015      ;
; -0.114 ; register_8bit:IR3_reg|q[0] ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_we_reg ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.000        ; 2.661      ; 3.031      ;
; -0.092 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[1]                                                                                       ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.623      ; 3.047      ;
; -0.092 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[2]                                                                                       ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.623      ; 3.047      ;
; -0.092 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[3]                                                                                       ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.623      ; 3.047      ;
; -0.092 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[4]                                                                                       ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.623      ; 3.047      ;
; -0.092 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[5]                                                                                       ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.623      ; 3.047      ;
; -0.092 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[6]                                                                                       ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.623      ; 3.047      ;
; -0.092 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[7]                                                                                       ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.623      ; 3.047      ;
; -0.092 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[8]                                                                                       ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.623      ; 3.047      ;
; -0.092 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[9]                                                                                       ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.623      ; 3.047      ;
; -0.092 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[10]                                                                                      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.623      ; 3.047      ;
; -0.092 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[11]                                                                                      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.623      ; 3.047      ;
; -0.092 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[12]                                                                                      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.623      ; 3.047      ;
; -0.092 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[13]                                                                                      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.623      ; 3.047      ;
; -0.092 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[14]                                                                                      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.623      ; 3.047      ;
; -0.092 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[15]                                                                                      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.623      ; 3.047      ;
; -0.080 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC2|q[0]                                                                                               ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.575      ; 3.011      ;
; -0.080 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC2|q[1]                                                                                               ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.575      ; 3.011      ;
; -0.080 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC2|q[2]                                                                                               ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.575      ; 3.011      ;
; -0.080 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC2|q[3]                                                                                               ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.575      ; 3.011      ;
; -0.080 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC2|q[4]                                                                                               ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.575      ; 3.011      ;
; -0.080 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC2|q[5]                                                                                               ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.575      ; 3.011      ;
; -0.080 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC2|q[6]                                                                                               ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.575      ; 3.011      ;
; -0.080 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC2|q[7]                                                                                               ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.575      ; 3.011      ;
; -0.074 ; register_8bit:IR3_reg|q[0] ; N                                                                                                                    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; -0.500       ; 2.572      ; 2.514      ;
; -0.021 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC3|q[1]                                                                                               ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.605      ; 3.100      ;
; -0.021 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC3|q[2]                                                                                               ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.605      ; 3.100      ;
; -0.021 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC3|q[5]                                                                                               ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.605      ; 3.100      ;
; -0.021 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC3|q[6]                                                                                               ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.605      ; 3.100      ;
; -0.021 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC3|q[3]                                                                                               ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.605      ; 3.100      ;
; -0.021 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC3|q[4]                                                                                               ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.605      ; 3.100      ;
; -0.021 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC3|q[7]                                                                                               ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.605      ; 3.100      ;
; -0.017 ; register_8bit:IR3_reg|q[0] ; register_8bit:PC2|q[0]                                                                                               ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.000        ; 2.575      ; 3.074      ;
; -0.017 ; register_8bit:IR3_reg|q[0] ; register_8bit:PC2|q[1]                                                                                               ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.000        ; 2.575      ; 3.074      ;
; -0.017 ; register_8bit:IR3_reg|q[0] ; register_8bit:PC2|q[2]                                                                                               ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.000        ; 2.575      ; 3.074      ;
; -0.017 ; register_8bit:IR3_reg|q[0] ; register_8bit:PC2|q[3]                                                                                               ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.000        ; 2.575      ; 3.074      ;
; -0.017 ; register_8bit:IR3_reg|q[0] ; register_8bit:PC2|q[4]                                                                                               ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.000        ; 2.575      ; 3.074      ;
; -0.017 ; register_8bit:IR3_reg|q[0] ; register_8bit:PC2|q[5]                                                                                               ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.000        ; 2.575      ; 3.074      ;
; -0.017 ; register_8bit:IR3_reg|q[0] ; register_8bit:PC2|q[6]                                                                                               ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.000        ; 2.575      ; 3.074      ;
; -0.017 ; register_8bit:IR3_reg|q[0] ; register_8bit:PC2|q[7]                                                                                               ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.000        ; 2.575      ; 3.074      ;
; 0.041  ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k2[5]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 2.623      ; 3.180      ;
; 0.042  ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k1[0]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 2.625      ; 3.183      ;
; 0.042  ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k1[2]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 2.625      ; 3.183      ;
; 0.042  ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k1[6]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 2.625      ; 3.183      ;
; 0.042  ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k2[7]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 2.626      ; 3.184      ;
; 0.042  ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k1[1]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 2.625      ; 3.183      ;
; 0.042  ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k2[2]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 2.626      ; 3.184      ;
; 0.042  ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k1[3]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 2.625      ; 3.183      ;
; 0.070  ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k2[0]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 2.625      ; 3.211      ;
; 0.070  ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k2[6]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 2.625      ; 3.211      ;
; 0.093  ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[6]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 2.604      ; 2.713      ;
; 0.093  ; register_8bit:IR1_reg|q[0] ; register_8bit:IR4_reg|q[7]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 2.604      ; 2.713      ;
; 0.093  ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[7]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 2.604      ; 2.713      ;
; 0.094  ; register_8bit:IR1_reg|q[0] ; register_8bit:IR4_reg|q[6]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.603      ; 3.213      ;
; 0.094  ; register_8bit:IR1_reg|q[0] ; register_8bit:IR4_reg|q[0]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.603      ; 3.213      ;
; 0.095  ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[0]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.603      ; 3.214      ;
; 0.170  ; register_8bit:IR1_reg|q[0] ; register_8bit:PC3|q[0]                                                                                               ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 2.605      ; 2.791      ;
; 0.174  ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[4]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 2.604      ; 2.794      ;
+--------+----------------------------+----------------------------------------------------------------------------------------------------------------------+----------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'KEY[1]'                                                                                                                                                                     ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                                     ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a1~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a1~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a2~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a2~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a3~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a3~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a4~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a4~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a5~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a5~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a6~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a6~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a7~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a7~portb_memory_reg0  ;
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; KEY[1] ; Rise       ; KEY[1]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; N                                                                                                                          ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'register_8bit:IR1_reg|q[0]'                                                                            ;
+-------+--------------+----------------+------------------+----------------------------+------------+------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                             ;
+-------+--------------+----------------+------------------+----------------------------+------------+------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR1_reg|q[0] ; Fall       ; Control|Decoder0~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR1_reg|q[0] ; Fall       ; Control|Decoder0~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR1_reg|q[0] ; Fall       ; Control|Decoder0~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR1_reg|q[0] ; Fall       ; Control|Decoder0~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR1_reg|q[0] ; Fall       ; Control|Decoder0~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR1_reg|q[0] ; Fall       ; Control|Decoder0~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR1_reg|q[0] ; Rise       ; Control|Decoder0~0|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR1_reg|q[0] ; Rise       ; Control|Decoder0~0|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR1_reg|q[0] ; Fall       ; Control|R1Mux|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR1_reg|q[0] ; Fall       ; Control|R1Mux|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR1_reg|q[0] ; Fall       ; Control|R1Sel|datad                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR1_reg|q[0] ; Fall       ; Control|R1Sel|datad                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR1_reg|q[0] ; Fall       ; Control|R2Mux|datad                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR1_reg|q[0] ; Fall       ; Control|R2Mux|datad                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR1_reg|q[0] ; Rise       ; IR1_reg|q[0]|regout                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR1_reg|q[0] ; Rise       ; IR1_reg|q[0]|regout                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR1_reg|q[0] ; Rise       ; controller:Control|R1Mux           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR1_reg|q[0] ; Rise       ; controller:Control|R1Mux           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR1_reg|q[0] ; Rise       ; controller:Control|R1Sel           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR1_reg|q[0] ; Rise       ; controller:Control|R1Sel           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR1_reg|q[0] ; Rise       ; controller:Control|R2Mux           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR1_reg|q[0] ; Rise       ; controller:Control|R2Mux           ;
+-------+--------------+----------------+------------------+----------------------------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'register_8bit:IR3_reg|q[0]'                                                                           ;
+-------+--------------+----------------+------------------+----------------------------+------------+-----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                            ;
+-------+--------------+----------------+------------------+----------------------------+------------+-----------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALU1[0]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALU1[0]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALU1[1]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALU1[1]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALU2[0]|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALU2[0]|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALU2[1]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALU2[1]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALU3|datab                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALU3|datab                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALUop[0]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALUop[0]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALUop[1]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALUop[1]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALUop[2]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALUop[2]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; Control|AddrMux|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; Control|AddrMux|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; Control|Decoder1~0|combout        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; Control|Decoder1~0|combout        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|Decoder1~0|datab          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|Decoder1~0|datab          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; Control|MemInMux|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; Control|MemInMux|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|Mux2~0clkctrl|inclk[0]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|Mux2~0clkctrl|inclk[0]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|Mux2~0clkctrl|outclk      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|Mux2~0clkctrl|outclk      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|Mux2~0|combout            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|Mux2~0|combout            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|Mux2~0|datad              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|Mux2~0|datad              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; Control|WBWrite|datab             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; Control|WBWrite|datab             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|WideOr2~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|WideOr2~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|WideOr2~0|datab           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|WideOr2~0|datab           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; Control|WideOr6~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; Control|WideOr6~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; Control|WideOr6~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; Control|WideOr6~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; Control|WideOr6~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; Control|WideOr6~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|WideOr6~0|datab           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|WideOr6~0|datab           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; IR3_reg|q[0]|regout               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; IR3_reg|q[0]|regout               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALU1[0]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALU1[0]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALU1[1]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALU1[1]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALU2[0]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALU2[0]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALU2[1]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALU2[1]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; controller:Control|ALU3           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; controller:Control|ALU3           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALUop[0]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALUop[0]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALUop[1]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALUop[1]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALUop[2]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALUop[2]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; controller:Control|AddrMux        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; controller:Control|AddrMux        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; controller:Control|MemInMux       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; controller:Control|MemInMux       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|WBWrite        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|WBWrite        ;
+-------+--------------+----------------+------------------+----------------------------+------------+-----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'register_8bit:IR4_reg|q[0]'                                                                            ;
+-------+--------------+----------------+------------------+----------------------------+------------+------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                             ;
+-------+--------------+----------------+------------------+----------------------------+------------+------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|RegWriteWire[0]|datac      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|RegWriteWire[0]|datac      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|RegWriteWire[1]|datac      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|RegWriteWire[1]|datac      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|WideOr9~0clkctrl|inclk[0]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|WideOr9~0clkctrl|inclk[0]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|WideOr9~0clkctrl|outclk    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|WideOr9~0clkctrl|outclk    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|WideOr9~0|combout          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|WideOr9~0|combout          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|WideOr9~0|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|WideOr9~0|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR4_reg|q[0] ; Rise       ; IR4_reg|q[0]|regout                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR4_reg|q[0] ; Rise       ; IR4_reg|q[0]|regout                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR4_reg|q[0] ; Rise       ; controller:Control|RegWriteWire[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR4_reg|q[0] ; Rise       ; controller:Control|RegWriteWire[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR4_reg|q[0] ; Rise       ; controller:Control|RegWriteWire[1] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR4_reg|q[0] ; Rise       ; controller:Control|RegWriteWire[1] ;
+-------+--------------+----------------+------------------+----------------------------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                              ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; HEX0[*]   ; KEY[1]                     ; 10.204 ; 10.204 ; Rise       ; KEY[1]                     ;
;  HEX0[0]  ; KEY[1]                     ; 10.204 ; 10.204 ; Rise       ; KEY[1]                     ;
;  HEX0[1]  ; KEY[1]                     ; 10.134 ; 10.134 ; Rise       ; KEY[1]                     ;
;  HEX0[2]  ; KEY[1]                     ; 10.120 ; 10.120 ; Rise       ; KEY[1]                     ;
;  HEX0[3]  ; KEY[1]                     ; 9.834  ; 9.834  ; Rise       ; KEY[1]                     ;
;  HEX0[4]  ; KEY[1]                     ; 10.107 ; 10.107 ; Rise       ; KEY[1]                     ;
;  HEX0[5]  ; KEY[1]                     ; 9.808  ; 9.808  ; Rise       ; KEY[1]                     ;
;  HEX0[6]  ; KEY[1]                     ; 10.025 ; 10.025 ; Rise       ; KEY[1]                     ;
; HEX1[*]   ; KEY[1]                     ; 11.934 ; 11.934 ; Rise       ; KEY[1]                     ;
;  HEX1[0]  ; KEY[1]                     ; 11.793 ; 11.793 ; Rise       ; KEY[1]                     ;
;  HEX1[1]  ; KEY[1]                     ; 11.934 ; 11.934 ; Rise       ; KEY[1]                     ;
;  HEX1[2]  ; KEY[1]                     ; 11.489 ; 11.489 ; Rise       ; KEY[1]                     ;
;  HEX1[3]  ; KEY[1]                     ; 11.447 ; 11.447 ; Rise       ; KEY[1]                     ;
;  HEX1[4]  ; KEY[1]                     ; 11.500 ; 11.500 ; Rise       ; KEY[1]                     ;
;  HEX1[5]  ; KEY[1]                     ; 11.725 ; 11.725 ; Rise       ; KEY[1]                     ;
;  HEX1[6]  ; KEY[1]                     ; 11.756 ; 11.756 ; Rise       ; KEY[1]                     ;
; HEX2[*]   ; KEY[1]                     ; 11.683 ; 11.683 ; Rise       ; KEY[1]                     ;
;  HEX2[0]  ; KEY[1]                     ; 11.373 ; 11.373 ; Rise       ; KEY[1]                     ;
;  HEX2[1]  ; KEY[1]                     ; 11.093 ; 11.093 ; Rise       ; KEY[1]                     ;
;  HEX2[2]  ; KEY[1]                     ; 11.121 ; 11.121 ; Rise       ; KEY[1]                     ;
;  HEX2[3]  ; KEY[1]                     ; 11.667 ; 11.667 ; Rise       ; KEY[1]                     ;
;  HEX2[4]  ; KEY[1]                     ; 11.646 ; 11.646 ; Rise       ; KEY[1]                     ;
;  HEX2[5]  ; KEY[1]                     ; 11.683 ; 11.683 ; Rise       ; KEY[1]                     ;
;  HEX2[6]  ; KEY[1]                     ; 11.633 ; 11.633 ; Rise       ; KEY[1]                     ;
; HEX3[*]   ; KEY[1]                     ; 11.417 ; 11.417 ; Rise       ; KEY[1]                     ;
;  HEX3[0]  ; KEY[1]                     ; 9.899  ; 9.899  ; Rise       ; KEY[1]                     ;
;  HEX3[1]  ; KEY[1]                     ; 10.992 ; 10.992 ; Rise       ; KEY[1]                     ;
;  HEX3[2]  ; KEY[1]                     ; 11.417 ; 11.417 ; Rise       ; KEY[1]                     ;
;  HEX3[3]  ; KEY[1]                     ; 11.114 ; 11.114 ; Rise       ; KEY[1]                     ;
;  HEX3[4]  ; KEY[1]                     ; 11.193 ; 11.193 ; Rise       ; KEY[1]                     ;
;  HEX3[5]  ; KEY[1]                     ; 10.418 ; 10.418 ; Rise       ; KEY[1]                     ;
;  HEX3[6]  ; KEY[1]                     ; 10.378 ; 10.378 ; Rise       ; KEY[1]                     ;
; HEX4[*]   ; KEY[1]                     ; 9.016  ; 9.016  ; Rise       ; KEY[1]                     ;
;  HEX4[0]  ; KEY[1]                     ; 9.016  ; 9.016  ; Rise       ; KEY[1]                     ;
;  HEX4[1]  ; KEY[1]                     ; 8.339  ; 8.339  ; Rise       ; KEY[1]                     ;
;  HEX4[2]  ; KEY[1]                     ; 8.503  ; 8.503  ; Rise       ; KEY[1]                     ;
;  HEX4[3]  ; KEY[1]                     ; 8.697  ; 8.697  ; Rise       ; KEY[1]                     ;
;  HEX4[4]  ; KEY[1]                     ; 8.014  ; 8.014  ; Rise       ; KEY[1]                     ;
;  HEX4[5]  ; KEY[1]                     ; 8.448  ; 8.448  ; Rise       ; KEY[1]                     ;
;  HEX4[6]  ; KEY[1]                     ; 8.239  ; 8.239  ; Rise       ; KEY[1]                     ;
; HEX5[*]   ; KEY[1]                     ; 10.146 ; 10.146 ; Rise       ; KEY[1]                     ;
;  HEX5[0]  ; KEY[1]                     ; 10.146 ; 10.146 ; Rise       ; KEY[1]                     ;
;  HEX5[1]  ; KEY[1]                     ; 9.013  ; 9.013  ; Rise       ; KEY[1]                     ;
;  HEX5[2]  ; KEY[1]                     ; 9.088  ; 9.088  ; Rise       ; KEY[1]                     ;
;  HEX5[3]  ; KEY[1]                     ; 8.187  ; 8.187  ; Rise       ; KEY[1]                     ;
;  HEX5[4]  ; KEY[1]                     ; 9.097  ; 9.097  ; Rise       ; KEY[1]                     ;
;  HEX5[5]  ; KEY[1]                     ; 9.012  ; 9.012  ; Rise       ; KEY[1]                     ;
;  HEX5[6]  ; KEY[1]                     ; 8.209  ; 8.209  ; Rise       ; KEY[1]                     ;
; HEX6[*]   ; KEY[1]                     ; 9.918  ; 9.918  ; Rise       ; KEY[1]                     ;
;  HEX6[0]  ; KEY[1]                     ; 9.465  ; 9.465  ; Rise       ; KEY[1]                     ;
;  HEX6[1]  ; KEY[1]                     ; 9.579  ; 9.579  ; Rise       ; KEY[1]                     ;
;  HEX6[2]  ; KEY[1]                     ; 9.587  ; 9.587  ; Rise       ; KEY[1]                     ;
;  HEX6[3]  ; KEY[1]                     ; 9.910  ; 9.910  ; Rise       ; KEY[1]                     ;
;  HEX6[4]  ; KEY[1]                     ; 9.918  ; 9.918  ; Rise       ; KEY[1]                     ;
;  HEX6[5]  ; KEY[1]                     ; 9.907  ; 9.907  ; Rise       ; KEY[1]                     ;
;  HEX6[6]  ; KEY[1]                     ; 9.884  ; 9.884  ; Rise       ; KEY[1]                     ;
; HEX7[*]   ; KEY[1]                     ; 10.771 ; 10.771 ; Rise       ; KEY[1]                     ;
;  HEX7[0]  ; KEY[1]                     ; 10.479 ; 10.479 ; Rise       ; KEY[1]                     ;
;  HEX7[1]  ; KEY[1]                     ; 10.479 ; 10.479 ; Rise       ; KEY[1]                     ;
;  HEX7[2]  ; KEY[1]                     ; 10.422 ; 10.422 ; Rise       ; KEY[1]                     ;
;  HEX7[3]  ; KEY[1]                     ; 10.441 ; 10.441 ; Rise       ; KEY[1]                     ;
;  HEX7[4]  ; KEY[1]                     ; 10.461 ; 10.461 ; Rise       ; KEY[1]                     ;
;  HEX7[5]  ; KEY[1]                     ; 10.734 ; 10.734 ; Rise       ; KEY[1]                     ;
;  HEX7[6]  ; KEY[1]                     ; 10.771 ; 10.771 ; Rise       ; KEY[1]                     ;
; LEDG[*]   ; KEY[1]                     ; 11.562 ; 11.562 ; Rise       ; KEY[1]                     ;
;  LEDG[0]  ; KEY[1]                     ; 8.174  ; 8.174  ; Rise       ; KEY[1]                     ;
;  LEDG[1]  ; KEY[1]                     ; 7.938  ; 7.938  ; Rise       ; KEY[1]                     ;
;  LEDG[7]  ; KEY[1]                     ; 11.562 ; 11.562 ; Rise       ; KEY[1]                     ;
; LEDR[*]   ; KEY[1]                     ; 11.420 ; 11.420 ; Rise       ; KEY[1]                     ;
;  LEDR[1]  ; KEY[1]                     ; 9.616  ; 9.616  ; Rise       ; KEY[1]                     ;
;  LEDR[13] ; KEY[1]                     ; 8.844  ; 8.844  ; Rise       ; KEY[1]                     ;
;  LEDR[14] ; KEY[1]                     ; 9.330  ; 9.330  ; Rise       ; KEY[1]                     ;
;  LEDR[17] ; KEY[1]                     ; 11.420 ; 11.420 ; Rise       ; KEY[1]                     ;
; LEDR[*]   ; register_8bit:IR1_reg|q[0] ; 9.156  ; 9.156  ; Rise       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[12] ; register_8bit:IR1_reg|q[0] ; 9.156  ; 9.156  ; Rise       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[13] ; register_8bit:IR1_reg|q[0] ;        ; 5.392  ; Rise       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[17] ; register_8bit:IR1_reg|q[0] ;        ; 7.968  ; Rise       ; register_8bit:IR1_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR1_reg|q[0] ; 7.968  ;        ; Fall       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[13] ; register_8bit:IR1_reg|q[0] ; 5.392  ;        ; Fall       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[17] ; register_8bit:IR1_reg|q[0] ; 7.968  ;        ; Fall       ; register_8bit:IR1_reg|q[0] ;
; LEDG[*]   ; register_8bit:IR3_reg|q[0] ; 7.885  ; 7.885  ; Rise       ; register_8bit:IR3_reg|q[0] ;
;  LEDG[7]  ; register_8bit:IR3_reg|q[0] ; 7.885  ; 7.885  ; Rise       ; register_8bit:IR3_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR3_reg|q[0] ;        ; 6.153  ; Rise       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[14] ; register_8bit:IR3_reg|q[0] ;        ; 6.153  ; Rise       ; register_8bit:IR3_reg|q[0] ;
; LEDG[*]   ; register_8bit:IR3_reg|q[0] ; 7.885  ; 7.885  ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDG[7]  ; register_8bit:IR3_reg|q[0] ; 7.885  ; 7.885  ; Fall       ; register_8bit:IR3_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR3_reg|q[0] ; 10.926 ; 10.926 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[3]  ; register_8bit:IR3_reg|q[0] ; 9.477  ; 9.477  ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[4]  ; register_8bit:IR3_reg|q[0] ; 9.923  ; 9.923  ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[5]  ; register_8bit:IR3_reg|q[0] ; 10.926 ; 10.926 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[6]  ; register_8bit:IR3_reg|q[0] ; 10.758 ; 10.758 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[7]  ; register_8bit:IR3_reg|q[0] ; 9.831  ; 9.831  ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[8]  ; register_8bit:IR3_reg|q[0] ; 9.369  ; 9.369  ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[9]  ; register_8bit:IR3_reg|q[0] ; 9.415  ; 9.415  ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[14] ; register_8bit:IR3_reg|q[0] ; 6.153  ;        ; Fall       ; register_8bit:IR3_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR4_reg|q[0] ; 6.091  ; 6.091  ; Rise       ; register_8bit:IR4_reg|q[0] ;
;  LEDR[1]  ; register_8bit:IR4_reg|q[0] ; 6.091  ; 6.091  ; Rise       ; register_8bit:IR4_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR4_reg|q[0] ; 6.091  ; 6.091  ; Fall       ; register_8bit:IR4_reg|q[0] ;
;  LEDR[1]  ; register_8bit:IR4_reg|q[0] ; 6.091  ; 6.091  ; Fall       ; register_8bit:IR4_reg|q[0] ;
+-----------+----------------------------+--------+--------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                      ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; HEX0[*]   ; KEY[1]                     ; 8.730  ; 8.730  ; Rise       ; KEY[1]                     ;
;  HEX0[0]  ; KEY[1]                     ; 9.105  ; 9.105  ; Rise       ; KEY[1]                     ;
;  HEX0[1]  ; KEY[1]                     ; 9.035  ; 9.035  ; Rise       ; KEY[1]                     ;
;  HEX0[2]  ; KEY[1]                     ; 9.021  ; 9.021  ; Rise       ; KEY[1]                     ;
;  HEX0[3]  ; KEY[1]                     ; 8.730  ; 8.730  ; Rise       ; KEY[1]                     ;
;  HEX0[4]  ; KEY[1]                     ; 9.009  ; 9.009  ; Rise       ; KEY[1]                     ;
;  HEX0[5]  ; KEY[1]                     ; 8.734  ; 8.734  ; Rise       ; KEY[1]                     ;
;  HEX0[6]  ; KEY[1]                     ; 8.926  ; 8.926  ; Rise       ; KEY[1]                     ;
; HEX1[*]   ; KEY[1]                     ; 9.514  ; 9.514  ; Rise       ; KEY[1]                     ;
;  HEX1[0]  ; KEY[1]                     ; 9.889  ; 9.889  ; Rise       ; KEY[1]                     ;
;  HEX1[1]  ; KEY[1]                     ; 10.030 ; 10.030 ; Rise       ; KEY[1]                     ;
;  HEX1[2]  ; KEY[1]                     ; 9.585  ; 9.585  ; Rise       ; KEY[1]                     ;
;  HEX1[3]  ; KEY[1]                     ; 9.514  ; 9.514  ; Rise       ; KEY[1]                     ;
;  HEX1[4]  ; KEY[1]                     ; 9.589  ; 9.589  ; Rise       ; KEY[1]                     ;
;  HEX1[5]  ; KEY[1]                     ; 9.815  ; 9.815  ; Rise       ; KEY[1]                     ;
;  HEX1[6]  ; KEY[1]                     ; 9.853  ; 9.853  ; Rise       ; KEY[1]                     ;
; HEX2[*]   ; KEY[1]                     ; 9.252  ; 9.252  ; Rise       ; KEY[1]                     ;
;  HEX2[0]  ; KEY[1]                     ; 9.531  ; 9.531  ; Rise       ; KEY[1]                     ;
;  HEX2[1]  ; KEY[1]                     ; 9.252  ; 9.252  ; Rise       ; KEY[1]                     ;
;  HEX2[2]  ; KEY[1]                     ; 9.306  ; 9.306  ; Rise       ; KEY[1]                     ;
;  HEX2[3]  ; KEY[1]                     ; 10.408 ; 10.408 ; Rise       ; KEY[1]                     ;
;  HEX2[4]  ; KEY[1]                     ; 10.388 ; 10.388 ; Rise       ; KEY[1]                     ;
;  HEX2[5]  ; KEY[1]                     ; 10.425 ; 10.425 ; Rise       ; KEY[1]                     ;
;  HEX2[6]  ; KEY[1]                     ; 10.377 ; 10.377 ; Rise       ; KEY[1]                     ;
; HEX3[*]   ; KEY[1]                     ; 8.809  ; 8.809  ; Rise       ; KEY[1]                     ;
;  HEX3[0]  ; KEY[1]                     ; 8.809  ; 8.809  ; Rise       ; KEY[1]                     ;
;  HEX3[1]  ; KEY[1]                     ; 9.904  ; 9.904  ; Rise       ; KEY[1]                     ;
;  HEX3[2]  ; KEY[1]                     ; 10.330 ; 10.330 ; Rise       ; KEY[1]                     ;
;  HEX3[3]  ; KEY[1]                     ; 10.029 ; 10.029 ; Rise       ; KEY[1]                     ;
;  HEX3[4]  ; KEY[1]                     ; 10.102 ; 10.102 ; Rise       ; KEY[1]                     ;
;  HEX3[5]  ; KEY[1]                     ; 9.323  ; 9.323  ; Rise       ; KEY[1]                     ;
;  HEX3[6]  ; KEY[1]                     ; 9.287  ; 9.287  ; Rise       ; KEY[1]                     ;
; HEX4[*]   ; KEY[1]                     ; 7.687  ; 7.687  ; Rise       ; KEY[1]                     ;
;  HEX4[0]  ; KEY[1]                     ; 8.533  ; 8.533  ; Rise       ; KEY[1]                     ;
;  HEX4[1]  ; KEY[1]                     ; 8.004  ; 8.004  ; Rise       ; KEY[1]                     ;
;  HEX4[2]  ; KEY[1]                     ; 8.170  ; 8.170  ; Rise       ; KEY[1]                     ;
;  HEX4[3]  ; KEY[1]                     ; 8.373  ; 8.373  ; Rise       ; KEY[1]                     ;
;  HEX4[4]  ; KEY[1]                     ; 7.687  ; 7.687  ; Rise       ; KEY[1]                     ;
;  HEX4[5]  ; KEY[1]                     ; 8.119  ; 8.119  ; Rise       ; KEY[1]                     ;
;  HEX4[6]  ; KEY[1]                     ; 7.917  ; 7.917  ; Rise       ; KEY[1]                     ;
; HEX5[*]   ; KEY[1]                     ; 7.471  ; 7.471  ; Rise       ; KEY[1]                     ;
;  HEX5[0]  ; KEY[1]                     ; 8.547  ; 8.547  ; Rise       ; KEY[1]                     ;
;  HEX5[1]  ; KEY[1]                     ; 8.287  ; 8.287  ; Rise       ; KEY[1]                     ;
;  HEX5[2]  ; KEY[1]                     ; 8.367  ; 8.367  ; Rise       ; KEY[1]                     ;
;  HEX5[3]  ; KEY[1]                     ; 7.471  ; 7.471  ; Rise       ; KEY[1]                     ;
;  HEX5[4]  ; KEY[1]                     ; 8.370  ; 8.370  ; Rise       ; KEY[1]                     ;
;  HEX5[5]  ; KEY[1]                     ; 8.288  ; 8.288  ; Rise       ; KEY[1]                     ;
;  HEX5[6]  ; KEY[1]                     ; 7.479  ; 7.479  ; Rise       ; KEY[1]                     ;
; HEX6[*]   ; KEY[1]                     ; 8.269  ; 8.269  ; Rise       ; KEY[1]                     ;
;  HEX6[0]  ; KEY[1]                     ; 8.269  ; 8.269  ; Rise       ; KEY[1]                     ;
;  HEX6[1]  ; KEY[1]                     ; 8.382  ; 8.382  ; Rise       ; KEY[1]                     ;
;  HEX6[2]  ; KEY[1]                     ; 8.390  ; 8.390  ; Rise       ; KEY[1]                     ;
;  HEX6[3]  ; KEY[1]                     ; 8.712  ; 8.712  ; Rise       ; KEY[1]                     ;
;  HEX6[4]  ; KEY[1]                     ; 8.708  ; 8.708  ; Rise       ; KEY[1]                     ;
;  HEX6[5]  ; KEY[1]                     ; 8.699  ; 8.699  ; Rise       ; KEY[1]                     ;
;  HEX6[6]  ; KEY[1]                     ; 8.681  ; 8.681  ; Rise       ; KEY[1]                     ;
; HEX7[*]   ; KEY[1]                     ; 9.092  ; 9.092  ; Rise       ; KEY[1]                     ;
;  HEX7[0]  ; KEY[1]                     ; 9.115  ; 9.115  ; Rise       ; KEY[1]                     ;
;  HEX7[1]  ; KEY[1]                     ; 9.116  ; 9.116  ; Rise       ; KEY[1]                     ;
;  HEX7[2]  ; KEY[1]                     ; 9.093  ; 9.093  ; Rise       ; KEY[1]                     ;
;  HEX7[3]  ; KEY[1]                     ; 9.092  ; 9.092  ; Rise       ; KEY[1]                     ;
;  HEX7[4]  ; KEY[1]                     ; 9.107  ; 9.107  ; Rise       ; KEY[1]                     ;
;  HEX7[5]  ; KEY[1]                     ; 9.411  ; 9.411  ; Rise       ; KEY[1]                     ;
;  HEX7[6]  ; KEY[1]                     ; 9.401  ; 9.401  ; Rise       ; KEY[1]                     ;
; LEDG[*]   ; KEY[1]                     ; 7.938  ; 7.938  ; Rise       ; KEY[1]                     ;
;  LEDG[0]  ; KEY[1]                     ; 8.174  ; 8.174  ; Rise       ; KEY[1]                     ;
;  LEDG[1]  ; KEY[1]                     ; 7.938  ; 7.938  ; Rise       ; KEY[1]                     ;
;  LEDG[7]  ; KEY[1]                     ; 11.399 ; 11.399 ; Rise       ; KEY[1]                     ;
; LEDR[*]   ; KEY[1]                     ; 8.195  ; 8.195  ; Rise       ; KEY[1]                     ;
;  LEDR[1]  ; KEY[1]                     ; 9.427  ; 9.427  ; Rise       ; KEY[1]                     ;
;  LEDR[13] ; KEY[1]                     ; 8.195  ; 8.195  ; Rise       ; KEY[1]                     ;
;  LEDR[14] ; KEY[1]                     ; 9.214  ; 9.214  ; Rise       ; KEY[1]                     ;
;  LEDR[17] ; KEY[1]                     ; 9.839  ; 9.839  ; Rise       ; KEY[1]                     ;
; LEDR[*]   ; register_8bit:IR1_reg|q[0] ; 9.156  ; 5.392  ; Rise       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[12] ; register_8bit:IR1_reg|q[0] ; 9.156  ; 9.156  ; Rise       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[13] ; register_8bit:IR1_reg|q[0] ;        ; 5.392  ; Rise       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[17] ; register_8bit:IR1_reg|q[0] ;        ; 7.968  ; Rise       ; register_8bit:IR1_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR1_reg|q[0] ; 5.392  ;        ; Fall       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[13] ; register_8bit:IR1_reg|q[0] ; 5.392  ;        ; Fall       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[17] ; register_8bit:IR1_reg|q[0] ; 7.968  ;        ; Fall       ; register_8bit:IR1_reg|q[0] ;
; LEDG[*]   ; register_8bit:IR3_reg|q[0] ; 7.885  ; 7.885  ; Rise       ; register_8bit:IR3_reg|q[0] ;
;  LEDG[7]  ; register_8bit:IR3_reg|q[0] ; 7.885  ; 7.885  ; Rise       ; register_8bit:IR3_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR3_reg|q[0] ;        ; 6.153  ; Rise       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[14] ; register_8bit:IR3_reg|q[0] ;        ; 6.153  ; Rise       ; register_8bit:IR3_reg|q[0] ;
; LEDG[*]   ; register_8bit:IR3_reg|q[0] ; 7.885  ; 7.885  ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDG[7]  ; register_8bit:IR3_reg|q[0] ; 7.885  ; 7.885  ; Fall       ; register_8bit:IR3_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR3_reg|q[0] ; 6.153  ; 9.369  ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[3]  ; register_8bit:IR3_reg|q[0] ; 9.477  ; 9.477  ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[4]  ; register_8bit:IR3_reg|q[0] ; 9.923  ; 9.923  ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[5]  ; register_8bit:IR3_reg|q[0] ; 10.926 ; 10.926 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[6]  ; register_8bit:IR3_reg|q[0] ; 10.758 ; 10.758 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[7]  ; register_8bit:IR3_reg|q[0] ; 9.831  ; 9.831  ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[8]  ; register_8bit:IR3_reg|q[0] ; 9.369  ; 9.369  ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[9]  ; register_8bit:IR3_reg|q[0] ; 9.415  ; 9.415  ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[14] ; register_8bit:IR3_reg|q[0] ; 6.153  ;        ; Fall       ; register_8bit:IR3_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR4_reg|q[0] ; 6.091  ; 6.091  ; Rise       ; register_8bit:IR4_reg|q[0] ;
;  LEDR[1]  ; register_8bit:IR4_reg|q[0] ; 6.091  ; 6.091  ; Rise       ; register_8bit:IR4_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR4_reg|q[0] ; 6.091  ; 6.091  ; Fall       ; register_8bit:IR4_reg|q[0] ;
;  LEDR[1]  ; register_8bit:IR4_reg|q[0] ; 6.091  ; 6.091  ; Fall       ; register_8bit:IR4_reg|q[0] ;
+-----------+----------------------------+--------+--------+------------+----------------------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW[2]      ; HEX0[0]     ; 9.130  ; 9.130  ; 9.130  ; 9.130  ;
; SW[2]      ; HEX0[1]     ; 9.060  ; 9.060  ; 9.060  ; 9.060  ;
; SW[2]      ; HEX0[2]     ; 9.046  ; 9.046  ; 9.046  ; 9.046  ;
; SW[2]      ; HEX0[3]     ; 8.760  ; 8.760  ; 8.760  ; 8.760  ;
; SW[2]      ; HEX0[4]     ; 9.033  ; 9.033  ; 9.033  ; 9.033  ;
; SW[2]      ; HEX0[5]     ; 8.734  ; 8.734  ; 8.734  ; 8.734  ;
; SW[2]      ; HEX0[6]     ; 8.951  ; 8.951  ; 8.951  ; 8.951  ;
; SW[2]      ; HEX1[0]     ; 10.685 ; 10.685 ; 10.685 ; 10.685 ;
; SW[2]      ; HEX1[1]     ; 10.823 ; 10.823 ; 10.823 ; 10.823 ;
; SW[2]      ; HEX1[2]     ; 10.359 ; 10.359 ; 10.359 ; 10.359 ;
; SW[2]      ; HEX1[3]     ; 10.340 ; 10.340 ; 10.340 ; 10.340 ;
; SW[2]      ; HEX1[4]     ; 10.409 ; 10.409 ; 10.409 ; 10.409 ;
; SW[2]      ; HEX1[5]     ; 10.632 ; 10.632 ; 10.632 ; 10.632 ;
; SW[2]      ; HEX1[6]     ; 10.650 ; 10.650 ; 10.650 ; 10.650 ;
; SW[2]      ; HEX2[0]     ; 10.319 ; 10.319 ; 10.319 ; 10.319 ;
; SW[2]      ; HEX2[1]     ; 10.039 ; 10.039 ; 10.039 ; 10.039 ;
; SW[2]      ; HEX2[2]     ; 10.067 ; 10.067 ; 10.067 ; 10.067 ;
; SW[2]      ; HEX2[3]     ; 10.585 ; 10.585 ; 10.585 ; 10.585 ;
; SW[2]      ; HEX2[4]     ; 10.563 ; 10.563 ; 10.563 ; 10.563 ;
; SW[2]      ; HEX2[5]     ; 10.599 ; 10.599 ; 10.599 ; 10.599 ;
; SW[2]      ; HEX2[6]     ; 10.544 ; 10.544 ; 10.544 ; 10.544 ;
; SW[2]      ; HEX3[0]     ; 8.944  ; 8.944  ; 8.944  ; 8.944  ;
; SW[2]      ; HEX3[1]     ; 10.037 ; 10.037 ; 10.037 ; 10.037 ;
; SW[2]      ; HEX3[2]     ; 10.462 ; 10.462 ; 10.462 ; 10.462 ;
; SW[2]      ; HEX3[3]     ; 10.159 ; 10.159 ; 10.159 ; 10.159 ;
; SW[2]      ; HEX3[4]     ; 10.238 ; 10.238 ; 10.238 ; 10.238 ;
; SW[2]      ; HEX3[5]     ; 9.463  ; 9.463  ; 9.463  ; 9.463  ;
; SW[2]      ; HEX3[6]     ; 9.423  ; 9.423  ; 9.423  ; 9.423  ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW[2]      ; HEX0[0]     ; 8.673  ; 8.673  ; 8.673  ; 8.673  ;
; SW[2]      ; HEX0[1]     ; 8.603  ; 8.603  ; 8.603  ; 8.603  ;
; SW[2]      ; HEX0[2]     ; 8.589  ; 8.589  ; 8.589  ; 8.589  ;
; SW[2]      ; HEX0[3]     ; 8.298  ; 8.298  ; 8.298  ; 8.298  ;
; SW[2]      ; HEX0[4]     ; 8.577  ; 8.577  ; 8.577  ; 8.577  ;
; SW[2]      ; HEX0[5]     ; 8.302  ; 8.302  ; 8.302  ; 8.302  ;
; SW[2]      ; HEX0[6]     ; 8.494  ; 8.494  ; 8.494  ; 8.494  ;
; SW[2]      ; HEX1[0]     ; 9.659  ; 9.659  ; 9.659  ; 9.659  ;
; SW[2]      ; HEX1[1]     ; 9.800  ; 9.800  ; 9.800  ; 9.800  ;
; SW[2]      ; HEX1[2]     ; 9.355  ; 9.355  ; 9.355  ; 9.355  ;
; SW[2]      ; HEX1[3]     ; 9.284  ; 9.284  ; 9.284  ; 9.284  ;
; SW[2]      ; HEX1[4]     ; 9.359  ; 9.359  ; 9.359  ; 9.359  ;
; SW[2]      ; HEX1[5]     ; 9.585  ; 9.585  ; 9.585  ; 9.585  ;
; SW[2]      ; HEX1[6]     ; 9.623  ; 9.623  ; 9.623  ; 9.623  ;
; SW[2]      ; HEX2[0]     ; 9.145  ; 9.145  ; 9.145  ; 9.145  ;
; SW[2]      ; HEX2[1]     ; 8.866  ; 8.866  ; 8.866  ; 8.866  ;
; SW[2]      ; HEX2[2]     ; 8.920  ; 8.920  ; 8.920  ; 8.920  ;
; SW[2]      ; HEX2[3]     ; 10.359 ; 10.359 ; 10.359 ; 10.359 ;
; SW[2]      ; HEX2[4]     ; 10.338 ; 10.338 ; 10.338 ; 10.338 ;
; SW[2]      ; HEX2[5]     ; 10.375 ; 10.375 ; 10.375 ; 10.375 ;
; SW[2]      ; HEX2[6]     ; 10.325 ; 10.325 ; 10.325 ; 10.325 ;
; SW[2]      ; HEX3[0]     ; 8.523  ; 8.523  ; 8.523  ; 8.523  ;
; SW[2]      ; HEX3[1]     ; 9.613  ; 9.613  ; 9.613  ; 9.613  ;
; SW[2]      ; HEX3[2]     ; 10.042 ; 10.042 ; 10.042 ; 10.042 ;
; SW[2]      ; HEX3[3]     ; 9.737  ; 9.737  ; 9.737  ; 9.737  ;
; SW[2]      ; HEX3[4]     ; 9.811  ; 9.811  ; 9.811  ; 9.811  ;
; SW[2]      ; HEX3[5]     ; 9.041  ; 9.041  ; 9.041  ; 9.041  ;
; SW[2]      ; HEX3[6]     ; 8.996  ; 8.996  ; 8.996  ; 8.996  ;
+------------+-------------+--------+--------+--------+--------+


+-----------------------------------------------------+
; Fast Model Setup Summary                            ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; KEY[1]                     ; -3.539 ; -176.322      ;
; register_8bit:IR3_reg|q[0] ; -1.475 ; -8.307        ;
; register_8bit:IR1_reg|q[0] ; -0.230 ; -0.391        ;
; register_8bit:IR4_reg|q[0] ; 0.076  ; 0.000         ;
+----------------------------+--------+---------------+


+-----------------------------------------------------+
; Fast Model Hold Summary                             ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; register_8bit:IR4_reg|q[0] ; -1.686 ; -3.367        ;
; register_8bit:IR1_reg|q[0] ; -1.485 ; -4.321        ;
; register_8bit:IR3_reg|q[0] ; -1.435 ; -11.197       ;
; KEY[1]                     ; -1.292 ; -39.287       ;
+----------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------------------+
; Fast Model Minimum Pulse Width Summary              ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; KEY[1]                     ; -2.000 ; -313.222      ;
; register_8bit:IR1_reg|q[0] ; 0.500  ; 0.000         ;
; register_8bit:IR3_reg|q[0] ; 0.500  ; 0.000         ;
; register_8bit:IR4_reg|q[0] ; 0.500  ; 0.000         ;
+----------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'KEY[1]'                                                                                                                                                                                                                           ;
+--------+----------------------------------------------------------------------------------------------------------------------------+----------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                  ; To Node                    ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------------------+----------------------------+----------------------------+-------------+--------------+------------+------------+
; -3.539 ; controller:Control|ALU2[0]                                                                                                 ; register_8bit:PC2|q[7]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.655     ; 3.416      ;
; -3.496 ; controller:Control|ALU2[0]                                                                                                 ; Z                          ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.657     ; 3.371      ;
; -3.460 ; controller:Control|ALU2[0]                                                                                                 ; N                          ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.657     ; 3.335      ;
; -3.436 ; controller:Control|ALU2[0]                                                                                                 ; register_8bit:PC2|q[6]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.655     ; 3.313      ;
; -3.421 ; controller:Control|ALU2[1]                                                                                                 ; register_8bit:PC2|q[7]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.519     ; 3.434      ;
; -3.414 ; controller:Control|ALU2[0]                                                                                                 ; register_8bit:PC2|q[5]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.655     ; 3.291      ;
; -3.402 ; controller:Control|ALU2[0]                                                                                                 ; register_8bit:PC2|q[3]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.655     ; 3.279      ;
; -3.378 ; controller:Control|ALU2[1]                                                                                                 ; Z                          ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.521     ; 3.389      ;
; -3.342 ; controller:Control|ALU2[1]                                                                                                 ; N                          ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.521     ; 3.353      ;
; -3.318 ; controller:Control|ALU2[1]                                                                                                 ; register_8bit:PC2|q[6]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.519     ; 3.331      ;
; -3.296 ; controller:Control|ALU2[1]                                                                                                 ; register_8bit:PC2|q[5]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.519     ; 3.309      ;
; -3.286 ; controller:Control|ALUop[2]                                                                                                ; register_8bit:PC2|q[7]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.525     ; 3.293      ;
; -3.284 ; controller:Control|ALU2[1]                                                                                                 ; register_8bit:PC2|q[3]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.519     ; 3.297      ;
; -3.283 ; controller:Control|ALU1[1]                                                                                                 ; Z                          ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.637     ; 3.178      ;
; -3.263 ; controller:Control|ALU2[0]                                                                                                 ; register_8bit:PC2|q[1]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.655     ; 3.140      ;
; -3.254 ; controller:Control|ALU2[0]                                                                                                 ; register_8bit:PC2|q[2]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.655     ; 3.131      ;
; -3.243 ; controller:Control|ALUop[2]                                                                                                ; Z                          ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.527     ; 3.248      ;
; -3.207 ; controller:Control|ALUop[2]                                                                                                ; N                          ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.527     ; 3.212      ;
; -3.195 ; controller:Control|ALU2[0]                                                                                                 ; register_8bit:PC2|q[0]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.655     ; 3.072      ;
; -3.186 ; controller:Control|ALU2[0]                                                                                                 ; register_8bit:PC2|q[4]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.655     ; 3.063      ;
; -3.183 ; controller:Control|ALUop[2]                                                                                                ; register_8bit:PC2|q[6]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.525     ; 3.190      ;
; -3.174 ; controller:Control|ALU1[1]                                                                                                 ; register_8bit:PC2|q[1]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.635     ; 3.071      ;
; -3.173 ; controller:Control|ALU1[0]                                                                                                 ; Z                          ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.578     ; 3.127      ;
; -3.161 ; controller:Control|ALUop[2]                                                                                                ; register_8bit:PC2|q[5]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.525     ; 3.168      ;
; -3.152 ; controller:Control|ALU1[1]                                                                                                 ; register_8bit:PC2|q[7]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.635     ; 3.049      ;
; -3.149 ; controller:Control|ALUop[2]                                                                                                ; register_8bit:PC2|q[3]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.525     ; 3.156      ;
; -3.145 ; controller:Control|ALU2[1]                                                                                                 ; register_8bit:PC2|q[1]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.519     ; 3.158      ;
; -3.136 ; controller:Control|ALU2[1]                                                                                                 ; register_8bit:PC2|q[2]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.519     ; 3.149      ;
; -3.133 ; controller:Control|ALU1[1]                                                                                                 ; register_8bit:PC2|q[3]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.635     ; 3.030      ;
; -3.128 ; controller:Control|ALU1[1]                                                                                                 ; register_8bit:PC2|q[5]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.635     ; 3.025      ;
; -3.077 ; controller:Control|ALU2[1]                                                                                                 ; register_8bit:PC2|q[0]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.519     ; 3.090      ;
; -3.076 ; controller:Control|ALU1[0]                                                                                                 ; register_8bit:PC2|q[5]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.576     ; 3.032      ;
; -3.073 ; controller:Control|ALU1[1]                                                                                                 ; N                          ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.637     ; 2.968      ;
; -3.068 ; controller:Control|ALU2[1]                                                                                                 ; register_8bit:PC2|q[4]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.519     ; 3.081      ;
; -3.052 ; controller:Control|ALU1[0]                                                                                                 ; register_8bit:PC2|q[7]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.576     ; 3.008      ;
; -3.050 ; controller:Control|ALU1[1]                                                                                                 ; register_8bit:PC2|q[2]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.635     ; 2.947      ;
; -3.049 ; controller:Control|ALU1[1]                                                                                                 ; register_8bit:PC2|q[6]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.635     ; 2.946      ;
; -3.010 ; controller:Control|ALUop[2]                                                                                                ; register_8bit:PC2|q[1]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.525     ; 3.017      ;
; -3.008 ; controller:Control|ALU1[1]                                                                                                 ; register_8bit:PC2|q[0]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.635     ; 2.905      ;
; -3.002 ; controller:Control|ALU1[0]                                                                                                 ; register_8bit:PC2|q[1]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.576     ; 2.958      ;
; -3.001 ; controller:Control|ALUop[2]                                                                                                ; register_8bit:PC2|q[2]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.525     ; 3.008      ;
; -2.973 ; controller:Control|ALU1[0]                                                                                                 ; N                          ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.578     ; 2.927      ;
; -2.969 ; controller:Control|ALU2[0]                                                                                                 ; register_8bit:WB_reg|q[6]  ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.654     ; 2.847      ;
; -2.965 ; controller:Control|ALU2[0]                                                                                                 ; register_8bit:WB_reg|q[7]  ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.633     ; 2.864      ;
; -2.961 ; controller:Control|ALU1[0]                                                                                                 ; register_8bit:PC2|q[3]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.576     ; 2.917      ;
; -2.949 ; controller:Control|ALU1[0]                                                                                                 ; register_8bit:PC2|q[6]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.576     ; 2.905      ;
; -2.945 ; controller:Control|ALU1[1]                                                                                                 ; register_8bit:PC2|q[4]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.635     ; 2.842      ;
; -2.943 ; controller:Control|ALU2[0]                                                                                                 ; register_8bit:WB_reg|q[5]  ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.657     ; 2.818      ;
; -2.942 ; controller:Control|ALUop[2]                                                                                                ; register_8bit:PC2|q[0]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.525     ; 2.949      ;
; -2.940 ; controller:Control|ALU1[0]                                                                                                 ; register_8bit:PC2|q[2]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.576     ; 2.896      ;
; -2.933 ; controller:Control|ALUop[2]                                                                                                ; register_8bit:PC2|q[4]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.525     ; 2.940      ;
; -2.898 ; controller:Control|ALU1[0]                                                                                                 ; register_8bit:PC2|q[0]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.576     ; 2.854      ;
; -2.851 ; controller:Control|ALU2[1]                                                                                                 ; register_8bit:WB_reg|q[6]  ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.518     ; 2.865      ;
; -2.847 ; controller:Control|ALU2[0]                                                                                                 ; register_8bit:WB_reg|q[0]  ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.657     ; 2.722      ;
; -2.847 ; controller:Control|ALU2[1]                                                                                                 ; register_8bit:WB_reg|q[7]  ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.497     ; 2.882      ;
; -2.828 ; controller:Control|ALU2[0]                                                                                                 ; register_8bit:WB_reg|q[3]  ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.633     ; 2.727      ;
; -2.825 ; controller:Control|ALU2[1]                                                                                                 ; register_8bit:WB_reg|q[5]  ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.521     ; 2.836      ;
; -2.791 ; controller:Control|ALU2[0]                                                                                                 ; register_8bit:WB_reg|q[1]  ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.657     ; 2.666      ;
; -2.773 ; controller:Control|ALU1[0]                                                                                                 ; register_8bit:PC2|q[4]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.576     ; 2.729      ;
; -2.749 ; controller:Control|ALU2[0]                                                                                                 ; register_8bit:WB_reg|q[4]  ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.654     ; 2.627      ;
; -2.729 ; controller:Control|ALU2[1]                                                                                                 ; register_8bit:WB_reg|q[0]  ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.521     ; 2.740      ;
; -2.716 ; controller:Control|ALUop[2]                                                                                                ; register_8bit:WB_reg|q[6]  ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.524     ; 2.724      ;
; -2.712 ; controller:Control|ALUop[2]                                                                                                ; register_8bit:WB_reg|q[7]  ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.503     ; 2.741      ;
; -2.710 ; controller:Control|ALU2[1]                                                                                                 ; register_8bit:WB_reg|q[3]  ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.497     ; 2.745      ;
; -2.709 ; controller:Control|ALU2[0]                                                                                                 ; register_8bit:WB_reg|q[2]  ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.654     ; 2.587      ;
; -2.702 ; controller:Control|ALU1[1]                                                                                                 ; register_8bit:WB_reg|q[1]  ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.637     ; 2.597      ;
; -2.690 ; controller:Control|ALUop[2]                                                                                                ; register_8bit:WB_reg|q[5]  ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.527     ; 2.695      ;
; -2.673 ; controller:Control|ALU2[1]                                                                                                 ; register_8bit:WB_reg|q[1]  ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.521     ; 2.684      ;
; -2.660 ; controller:Control|ALU1[1]                                                                                                 ; register_8bit:WB_reg|q[0]  ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.637     ; 2.555      ;
; -2.657 ; controller:Control|ALU1[1]                                                                                                 ; register_8bit:WB_reg|q[5]  ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.637     ; 2.552      ;
; -2.631 ; controller:Control|ALU2[1]                                                                                                 ; register_8bit:WB_reg|q[4]  ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.518     ; 2.645      ;
; -2.605 ; controller:Control|ALU1[0]                                                                                                 ; register_8bit:WB_reg|q[5]  ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.578     ; 2.559      ;
; -2.594 ; controller:Control|ALUop[2]                                                                                                ; register_8bit:WB_reg|q[0]  ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.527     ; 2.599      ;
; -2.591 ; controller:Control|ALU2[1]                                                                                                 ; register_8bit:WB_reg|q[2]  ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.518     ; 2.605      ;
; -2.582 ; controller:Control|ALU1[1]                                                                                                 ; register_8bit:WB_reg|q[6]  ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.634     ; 2.480      ;
; -2.578 ; controller:Control|ALU1[1]                                                                                                 ; register_8bit:WB_reg|q[7]  ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.613     ; 2.497      ;
; -2.575 ; controller:Control|ALUop[2]                                                                                                ; register_8bit:WB_reg|q[3]  ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.503     ; 2.604      ;
; -2.559 ; controller:Control|ALU1[1]                                                                                                 ; register_8bit:WB_reg|q[3]  ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.613     ; 2.478      ;
; -2.550 ; controller:Control|ALU1[0]                                                                                                 ; register_8bit:WB_reg|q[0]  ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.578     ; 2.504      ;
; -2.538 ; controller:Control|ALUop[2]                                                                                                ; register_8bit:WB_reg|q[1]  ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.527     ; 2.543      ;
; -2.530 ; controller:Control|ALU1[0]                                                                                                 ; register_8bit:WB_reg|q[1]  ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.578     ; 2.484      ;
; -2.508 ; controller:Control|ALU1[1]                                                                                                 ; register_8bit:WB_reg|q[4]  ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.634     ; 2.406      ;
; -2.505 ; controller:Control|ALU1[1]                                                                                                 ; register_8bit:WB_reg|q[2]  ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.634     ; 2.403      ;
; -2.496 ; controller:Control|ALUop[2]                                                                                                ; register_8bit:WB_reg|q[4]  ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.524     ; 2.504      ;
; -2.482 ; controller:Control|ALU1[0]                                                                                                 ; register_8bit:WB_reg|q[6]  ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.575     ; 2.439      ;
; -2.478 ; controller:Control|ALU1[0]                                                                                                 ; register_8bit:WB_reg|q[7]  ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.554     ; 2.456      ;
; -2.471 ; register_8bit:IR3_reg|q[5]                                                                                                 ; register_8bit:PC2|q[7]     ; KEY[1]                     ; KEY[1]      ; 1.000        ; -0.025     ; 3.478      ;
; -2.456 ; controller:Control|ALUop[2]                                                                                                ; register_8bit:WB_reg|q[2]  ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.524     ; 2.464      ;
; -2.453 ; register_8bit:IR3_reg|q[3]                                                                                                 ; register_8bit:PC2|q[7]     ; KEY[1]                     ; KEY[1]      ; 1.000        ; -0.122     ; 3.363      ;
; -2.452 ; register_8bit:R2|q[3]                                                                                                      ; register_8bit:PC2|q[7]     ; KEY[1]                     ; KEY[1]      ; 1.000        ; -0.025     ; 3.459      ;
; -2.439 ; register_8bit:R1|q[2]                                                                                                      ; Z                          ; KEY[1]                     ; KEY[1]      ; 1.000        ; -0.046     ; 3.425      ;
; -2.434 ; register_8bit:R2|q[4]                                                                                                      ; register_8bit:PC2|q[7]     ; KEY[1]                     ; KEY[1]      ; 1.000        ; -0.043     ; 3.423      ;
; -2.428 ; register_8bit:IR3_reg|q[5]                                                                                                 ; Z                          ; KEY[1]                     ; KEY[1]      ; 1.000        ; -0.027     ; 3.433      ;
; -2.424 ; register_8bit:IR3_reg|q[3]                                                                                                 ; Z                          ; KEY[1]                     ; KEY[1]      ; 1.000        ; -0.124     ; 3.332      ;
; -2.401 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg0 ; controller:Control|state.A ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.066     ; 2.867      ;
; -2.401 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg1 ; controller:Control|state.A ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.066     ; 2.867      ;
; -2.401 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg2 ; controller:Control|state.A ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.066     ; 2.867      ;
; -2.401 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg3 ; controller:Control|state.A ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.066     ; 2.867      ;
; -2.401 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg4 ; controller:Control|state.A ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.066     ; 2.867      ;
; -2.401 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg5 ; controller:Control|state.A ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.066     ; 2.867      ;
+--------+----------------------------------------------------------------------------------------------------------------------------+----------------------------+----------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'register_8bit:IR3_reg|q[0]'                                                                                                                       ;
+--------+----------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                     ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -1.475 ; register_8bit:IR3_reg|q[7] ; controller:Control|ALU1[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.611      ; 1.647      ;
; -1.406 ; register_8bit:IR3_reg|q[6] ; controller:Control|ALU1[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.611      ; 1.578      ;
; -1.289 ; register_8bit:IR4_reg|q[2] ; controller:Control|ALU1[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.529      ; 1.379      ;
; -1.272 ; register_8bit:IR4_reg|q[6] ; controller:Control|ALU1[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.611      ; 1.444      ;
; -1.272 ; register_8bit:IR4_reg|q[1] ; controller:Control|ALU1[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.529      ; 1.362      ;
; -1.161 ; register_8bit:IR3_reg|q[1] ; controller:Control|ALU1[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.513      ; 1.235      ;
; -1.158 ; register_8bit:IR4_reg|q[3] ; controller:Control|ALU1[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.529      ; 1.248      ;
; -1.112 ; register_8bit:IR4_reg|q[7] ; controller:Control|ALU1[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.611      ; 1.284      ;
; -1.021 ; register_8bit:IR3_reg|q[2] ; controller:Control|ALU1[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.513      ; 1.095      ;
; -0.997 ; register_8bit:IR4_reg|q[7] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.631      ; 1.652      ;
; -0.979 ; register_8bit:IR4_reg|q[1] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.549      ; 1.552      ;
; -0.936 ; register_8bit:IR4_reg|q[2] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.549      ; 1.509      ;
; -0.922 ; register_8bit:IR3_reg|q[3] ; controller:Control|WBWrite  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; -0.023     ; 0.836      ;
; -0.916 ; register_8bit:IR3_reg|q[7] ; controller:Control|ALU1[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.552      ; 1.563      ;
; -0.874 ; register_8bit:IR4_reg|q[6] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.631      ; 1.529      ;
; -0.870 ; register_8bit:IR4_reg|q[3] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.549      ; 1.443      ;
; -0.847 ; register_8bit:IR3_reg|q[6] ; controller:Control|ALU1[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.552      ; 1.494      ;
; -0.842 ; register_8bit:IR4_reg|q[2] ; controller:Control|ALU1[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.470      ; 1.407      ;
; -0.838 ; register_8bit:IR3_reg|q[2] ; controller:Control|WBWrite  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; -0.023     ; 0.752      ;
; -0.825 ; register_8bit:IR4_reg|q[6] ; controller:Control|ALU1[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.552      ; 1.472      ;
; -0.825 ; register_8bit:IR4_reg|q[1] ; controller:Control|ALU1[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.470      ; 1.390      ;
; -0.797 ; register_8bit:IR3_reg|q[1] ; controller:Control|ALUop[2] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.403      ; 1.339      ;
; -0.773 ; register_8bit:IR3_reg|q[1] ; controller:Control|WBWrite  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; -0.023     ; 0.687      ;
; -0.753 ; register_8bit:IR3_reg|q[1] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.533      ; 1.310      ;
; -0.741 ; register_8bit:IR3_reg|q[2] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.533      ; 1.298      ;
; -0.727 ; register_8bit:IR3_reg|q[2] ; controller:Control|ALUop[2] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.403      ; 1.269      ;
; -0.711 ; register_8bit:IR4_reg|q[3] ; controller:Control|ALU1[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.470      ; 1.276      ;
; -0.704 ; register_8bit:IR3_reg|q[1] ; controller:Control|ALU1[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.454      ; 1.253      ;
; -0.659 ; register_8bit:IR3_reg|q[1] ; controller:Control|ALU2[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.397      ; 1.207      ;
; -0.581 ; register_8bit:IR4_reg|q[7] ; controller:Control|ALU1[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.552      ; 1.228      ;
; -0.564 ; register_8bit:IR3_reg|q[2] ; controller:Control|ALU1[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.454      ; 1.113      ;
; -0.558 ; register_8bit:IR3_reg|q[3] ; controller:Control|ALU3     ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; -0.414     ; 0.664      ;
; -0.534 ; register_8bit:IR3_reg|q[1] ; controller:Control|ALUop[1] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.378      ; 1.132      ;
; -0.532 ; register_8bit:IR3_reg|q[1] ; controller:Control|ALUop[0] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.378      ; 1.051      ;
; -0.525 ; register_8bit:IR3_reg|q[2] ; controller:Control|ALU2[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.397      ; 1.073      ;
; -0.483 ; register_8bit:IR3_reg|q[1] ; controller:Control|ALU3     ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; -0.414     ; 0.589      ;
; -0.464 ; register_8bit:IR3_reg|q[7] ; controller:Control|MemInMux ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; 0.477      ; 1.554      ;
; -0.453 ; register_8bit:IR4_reg|q[7] ; controller:Control|AddrMux  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; 0.433      ; 1.534      ;
; -0.435 ; register_8bit:IR4_reg|q[1] ; controller:Control|AddrMux  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; 0.351      ; 1.434      ;
; -0.420 ; register_8bit:IR3_reg|q[2] ; controller:Control|ALU3     ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; -0.414     ; 0.526      ;
; -0.395 ; register_8bit:IR3_reg|q[6] ; controller:Control|MemInMux ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; 0.477      ; 1.485      ;
; -0.395 ; register_8bit:IR3_reg|q[2] ; controller:Control|ALUop[0] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.378      ; 0.914      ;
; -0.392 ; register_8bit:IR4_reg|q[2] ; controller:Control|AddrMux  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; 0.351      ; 1.391      ;
; -0.390 ; register_8bit:IR3_reg|q[2] ; controller:Control|ALUop[1] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.378      ; 0.988      ;
; -0.379 ; register_8bit:IR4_reg|q[2] ; controller:Control|MemInMux ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; 0.395      ; 1.387      ;
; -0.362 ; register_8bit:IR4_reg|q[1] ; controller:Control|MemInMux ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; 0.395      ; 1.370      ;
; -0.330 ; register_8bit:IR4_reg|q[6] ; controller:Control|AddrMux  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; 0.433      ; 1.411      ;
; -0.326 ; register_8bit:IR4_reg|q[3] ; controller:Control|AddrMux  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; 0.351      ; 1.325      ;
; -0.321 ; register_8bit:IR3_reg|q[1] ; controller:Control|MemInMux ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; 0.379      ; 1.313      ;
; -0.261 ; register_8bit:IR3_reg|q[4] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.629      ; 0.914      ;
; -0.255 ; register_8bit:IR3_reg|q[5] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.630      ; 0.909      ;
; -0.213 ; register_8bit:IR4_reg|q[6] ; controller:Control|MemInMux ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; 0.477      ; 1.303      ;
; -0.174 ; register_8bit:IR4_reg|q[3] ; controller:Control|MemInMux ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; 0.395      ; 1.182      ;
; -0.101 ; register_8bit:IR4_reg|q[7] ; controller:Control|MemInMux ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; 0.477      ; 1.191      ;
; 0.283  ; register_8bit:IR3_reg|q[4] ; controller:Control|AddrMux  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; 0.431      ; 0.796      ;
; 0.289  ; register_8bit:IR3_reg|q[5] ; controller:Control|AddrMux  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; 0.432      ; 0.791      ;
; 0.454  ; register_8bit:IR4_reg|q[0] ; controller:Control|ALU1[1]  ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.500        ; 2.192      ; 1.440      ;
; 0.560  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU3     ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.500        ; 1.265      ; 0.866      ;
; 0.732  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU1[1]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.500        ; 2.192      ; 1.162      ;
; 0.789  ; register_8bit:IR4_reg|q[0] ; controller:Control|ALU2[0]  ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.500        ; 2.212      ; 1.588      ;
; 0.833  ; register_8bit:IR4_reg|q[0] ; controller:Control|AddrMux  ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.500        ; 2.014      ; 1.470      ;
; 0.864  ; register_8bit:IR4_reg|q[0] ; controller:Control|MemInMux ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.500        ; 2.058      ; 1.448      ;
; 0.901  ; register_8bit:IR4_reg|q[0] ; controller:Control|ALU1[0]  ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.500        ; 2.133      ; 1.468      ;
; 0.954  ; register_8bit:IR4_reg|q[0] ; controller:Control|ALU1[1]  ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1.000        ; 2.192      ; 1.440      ;
; 1.060  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU3     ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1.000        ; 1.265      ; 0.866      ;
; 1.189  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU1[0]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.500        ; 2.133      ; 1.180      ;
; 1.208  ; register_8bit:IR3_reg|q[0] ; controller:Control|WBWrite  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.500        ; 1.656      ; 0.526      ;
; 1.232  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU1[1]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1.000        ; 2.192      ; 1.162      ;
; 1.248  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU2[0]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.500        ; 2.212      ; 1.129      ;
; 1.289  ; register_8bit:IR4_reg|q[0] ; controller:Control|ALU2[0]  ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1.000        ; 2.212      ; 1.588      ;
; 1.333  ; register_8bit:IR4_reg|q[0] ; controller:Control|AddrMux  ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1.000        ; 2.014      ; 1.470      ;
; 1.364  ; register_8bit:IR4_reg|q[0] ; controller:Control|MemInMux ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1.000        ; 2.058      ; 1.448      ;
; 1.368  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALUop[0] ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.500        ; 2.057      ; 0.971      ;
; 1.369  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALUop[1] ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.500        ; 2.057      ; 1.049      ;
; 1.401  ; register_8bit:IR4_reg|q[0] ; controller:Control|ALU1[0]  ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1.000        ; 2.133      ; 1.468      ;
; 1.433  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU2[1]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.500        ; 2.076      ; 0.935      ;
; 1.689  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU1[0]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1.000        ; 2.133      ; 1.180      ;
; 1.708  ; register_8bit:IR3_reg|q[0] ; controller:Control|WBWrite  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1.000        ; 1.656      ; 0.526      ;
; 1.748  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU2[0]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1.000        ; 2.212      ; 1.129      ;
; 1.868  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALUop[0] ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1.000        ; 2.057      ; 0.971      ;
; 1.869  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALUop[1] ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1.000        ; 2.057      ; 1.049      ;
; 1.933  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU2[1]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1.000        ; 2.076      ; 0.935      ;
+--------+----------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'register_8bit:IR1_reg|q[0]'                                                                                                                    ;
+--------+----------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                  ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.230 ; register_8bit:IR4_reg|q[2] ; controller:Control|R1Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 0.568      ; 1.407      ;
; -0.213 ; register_8bit:IR4_reg|q[6] ; controller:Control|R1Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 0.650      ; 1.472      ;
; -0.213 ; register_8bit:IR4_reg|q[1] ; controller:Control|R1Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 0.568      ; 1.390      ;
; -0.099 ; register_8bit:IR4_reg|q[3] ; controller:Control|R1Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 0.568      ; 1.276      ;
; -0.090 ; register_8bit:IR4_reg|q[2] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 0.515      ; 1.253      ;
; -0.085 ; register_8bit:IR1_reg|q[4] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 0.596      ; 1.329      ;
; -0.073 ; register_8bit:IR4_reg|q[1] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 0.515      ; 1.236      ;
; -0.071 ; register_8bit:IR1_reg|q[3] ; controller:Control|R1Sel ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 0.508      ; 1.232      ;
; -0.039 ; register_8bit:IR4_reg|q[6] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 0.597      ; 1.284      ;
; -0.035 ; register_8bit:IR1_reg|q[3] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 0.499      ; 1.182      ;
; -0.030 ; register_8bit:IR1_reg|q[7] ; controller:Control|R1Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 0.649      ; 1.288      ;
; 0.026  ; register_8bit:IR1_reg|q[1] ; controller:Control|R1Sel ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 0.508      ; 1.135      ;
; 0.031  ; register_8bit:IR4_reg|q[7] ; controller:Control|R1Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 0.650      ; 1.228      ;
; 0.050  ; register_8bit:IR4_reg|q[3] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 0.515      ; 1.113      ;
; 0.062  ; register_8bit:IR1_reg|q[1] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 0.499      ; 1.085      ;
; 0.111  ; register_8bit:IR1_reg|q[5] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 0.596      ; 1.133      ;
; 0.118  ; register_8bit:IR1_reg|q[1] ; controller:Control|R1Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 0.552      ; 1.043      ;
; 0.158  ; register_8bit:IR1_reg|q[2] ; controller:Control|R1Sel ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 0.508      ; 1.003      ;
; 0.194  ; register_8bit:IR1_reg|q[2] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 0.499      ; 0.953      ;
; 0.236  ; register_8bit:IR1_reg|q[6] ; controller:Control|R1Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 0.649      ; 1.022      ;
; 0.249  ; register_8bit:IR4_reg|q[7] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 0.597      ; 0.996      ;
; 0.252  ; register_8bit:IR1_reg|q[2] ; controller:Control|R1Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 0.552      ; 0.909      ;
; 1.013  ; register_8bit:IR4_reg|q[0] ; controller:Control|R1Mux ; register_8bit:IR4_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 0.500        ; 2.231      ; 1.468      ;
; 1.153  ; register_8bit:IR4_reg|q[0] ; controller:Control|R2Mux ; register_8bit:IR4_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 0.500        ; 2.178      ; 1.314      ;
; 1.501  ; register_8bit:IR1_reg|q[0] ; controller:Control|R1Mux ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 0.500        ; 2.231      ; 0.980      ;
; 1.513  ; register_8bit:IR4_reg|q[0] ; controller:Control|R1Mux ; register_8bit:IR4_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 1.000        ; 2.231      ; 1.468      ;
; 1.597  ; register_8bit:IR1_reg|q[0] ; controller:Control|R1Sel ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 0.500        ; 2.187      ; 0.884      ;
; 1.633  ; register_8bit:IR1_reg|q[0] ; controller:Control|R2Mux ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 0.500        ; 2.178      ; 0.834      ;
; 1.653  ; register_8bit:IR4_reg|q[0] ; controller:Control|R2Mux ; register_8bit:IR4_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 1.000        ; 2.178      ; 1.314      ;
; 2.001  ; register_8bit:IR1_reg|q[0] ; controller:Control|R1Mux ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 1.000        ; 2.231      ; 0.980      ;
; 2.097  ; register_8bit:IR1_reg|q[0] ; controller:Control|R1Sel ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 1.000        ; 2.187      ; 0.884      ;
; 2.133  ; register_8bit:IR1_reg|q[0] ; controller:Control|R2Mux ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 1.000        ; 2.178      ; 0.834      ;
+--------+----------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'register_8bit:IR4_reg|q[0]'                                                                                                                             ;
+-------+----------------------------+------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                            ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.076 ; register_8bit:IR4_reg|q[1] ; controller:Control|RegWriteWire[0] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 1.000        ; 0.723      ; 0.815      ;
; 0.125 ; register_8bit:IR4_reg|q[2] ; controller:Control|RegWriteWire[0] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 1.000        ; 0.723      ; 0.766      ;
; 0.184 ; register_8bit:IR4_reg|q[3] ; controller:Control|RegWriteWire[0] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 1.000        ; 0.723      ; 0.707      ;
; 0.474 ; register_8bit:IR4_reg|q[6] ; controller:Control|RegWriteWire[0] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 1.000        ; 0.805      ; 0.499      ;
; 0.519 ; register_8bit:IR4_reg|q[1] ; controller:Control|RegWriteWire[1] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 1.000        ; 0.722      ; 0.809      ;
; 0.568 ; register_8bit:IR4_reg|q[2] ; controller:Control|RegWriteWire[1] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 1.000        ; 0.722      ; 0.760      ;
; 0.604 ; register_8bit:IR4_reg|q[7] ; controller:Control|RegWriteWire[1] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 1.000        ; 0.804      ; 0.806      ;
; 0.627 ; register_8bit:IR4_reg|q[3] ; controller:Control|RegWriteWire[1] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 1.000        ; 0.722      ; 0.701      ;
; 1.349 ; register_8bit:IR4_reg|q[0] ; controller:Control|RegWriteWire[0] ; register_8bit:IR4_reg|q[0] ; register_8bit:IR4_reg|q[0] ; 0.500        ; 2.386      ; 0.846      ;
; 1.792 ; register_8bit:IR4_reg|q[0] ; controller:Control|RegWriteWire[1] ; register_8bit:IR4_reg|q[0] ; register_8bit:IR4_reg|q[0] ; 0.500        ; 2.385      ; 0.840      ;
; 1.849 ; register_8bit:IR4_reg|q[0] ; controller:Control|RegWriteWire[0] ; register_8bit:IR4_reg|q[0] ; register_8bit:IR4_reg|q[0] ; 1.000        ; 2.386      ; 0.846      ;
; 2.292 ; register_8bit:IR4_reg|q[0] ; controller:Control|RegWriteWire[1] ; register_8bit:IR4_reg|q[0] ; register_8bit:IR4_reg|q[0] ; 1.000        ; 2.385      ; 0.840      ;
+-------+----------------------------+------------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'register_8bit:IR4_reg|q[0]'                                                                                                                               ;
+--------+----------------------------+------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                            ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -1.686 ; register_8bit:IR4_reg|q[0] ; controller:Control|RegWriteWire[1] ; register_8bit:IR4_reg|q[0] ; register_8bit:IR4_reg|q[0] ; 0.000        ; 2.385      ; 0.840      ;
; -1.681 ; register_8bit:IR4_reg|q[0] ; controller:Control|RegWriteWire[0] ; register_8bit:IR4_reg|q[0] ; register_8bit:IR4_reg|q[0] ; 0.000        ; 2.386      ; 0.846      ;
; -1.186 ; register_8bit:IR4_reg|q[0] ; controller:Control|RegWriteWire[1] ; register_8bit:IR4_reg|q[0] ; register_8bit:IR4_reg|q[0] ; -0.500       ; 2.385      ; 0.840      ;
; -1.181 ; register_8bit:IR4_reg|q[0] ; controller:Control|RegWriteWire[0] ; register_8bit:IR4_reg|q[0] ; register_8bit:IR4_reg|q[0] ; -0.500       ; 2.386      ; 0.846      ;
; -0.306 ; register_8bit:IR4_reg|q[6] ; controller:Control|RegWriteWire[0] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 0.000        ; 0.805      ; 0.499      ;
; -0.021 ; register_8bit:IR4_reg|q[3] ; controller:Control|RegWriteWire[1] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 0.000        ; 0.722      ; 0.701      ;
; -0.016 ; register_8bit:IR4_reg|q[3] ; controller:Control|RegWriteWire[0] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 0.000        ; 0.723      ; 0.707      ;
; 0.002  ; register_8bit:IR4_reg|q[7] ; controller:Control|RegWriteWire[1] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 0.000        ; 0.804      ; 0.806      ;
; 0.038  ; register_8bit:IR4_reg|q[2] ; controller:Control|RegWriteWire[1] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 0.000        ; 0.722      ; 0.760      ;
; 0.043  ; register_8bit:IR4_reg|q[2] ; controller:Control|RegWriteWire[0] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 0.000        ; 0.723      ; 0.766      ;
; 0.087  ; register_8bit:IR4_reg|q[1] ; controller:Control|RegWriteWire[1] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 0.000        ; 0.722      ; 0.809      ;
; 0.092  ; register_8bit:IR4_reg|q[1] ; controller:Control|RegWriteWire[0] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 0.000        ; 0.723      ; 0.815      ;
+--------+----------------------------+------------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'register_8bit:IR1_reg|q[0]'                                                                                                                     ;
+--------+----------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                  ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -1.485 ; register_8bit:IR1_reg|q[0] ; controller:Control|R2Mux ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 0.000        ; 2.178      ; 0.834      ;
; -1.444 ; register_8bit:IR1_reg|q[0] ; controller:Control|R1Sel ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 0.000        ; 2.187      ; 0.884      ;
; -1.392 ; register_8bit:IR1_reg|q[0] ; controller:Control|R1Mux ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 0.000        ; 2.231      ; 0.980      ;
; -1.096 ; register_8bit:IR4_reg|q[0] ; controller:Control|R2Mux ; register_8bit:IR4_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 0.000        ; 2.178      ; 1.223      ;
; -1.043 ; register_8bit:IR4_reg|q[0] ; controller:Control|R1Mux ; register_8bit:IR4_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 0.000        ; 2.231      ; 1.329      ;
; -0.985 ; register_8bit:IR1_reg|q[0] ; controller:Control|R2Mux ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[0] ; -0.500       ; 2.178      ; 0.834      ;
; -0.944 ; register_8bit:IR1_reg|q[0] ; controller:Control|R1Sel ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[0] ; -0.500       ; 2.187      ; 0.884      ;
; -0.892 ; register_8bit:IR1_reg|q[0] ; controller:Control|R1Mux ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[0] ; -0.500       ; 2.231      ; 0.980      ;
; -0.596 ; register_8bit:IR4_reg|q[0] ; controller:Control|R2Mux ; register_8bit:IR4_reg|q[0] ; register_8bit:IR1_reg|q[0] ; -0.500       ; 2.178      ; 1.223      ;
; -0.543 ; register_8bit:IR4_reg|q[0] ; controller:Control|R1Mux ; register_8bit:IR4_reg|q[0] ; register_8bit:IR1_reg|q[0] ; -0.500       ; 2.231      ; 1.329      ;
; 0.357  ; register_8bit:IR1_reg|q[2] ; controller:Control|R1Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 0.552      ; 0.909      ;
; 0.373  ; register_8bit:IR1_reg|q[6] ; controller:Control|R1Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 0.649      ; 1.022      ;
; 0.399  ; register_8bit:IR4_reg|q[7] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 0.597      ; 0.996      ;
; 0.454  ; register_8bit:IR1_reg|q[2] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 0.499      ; 0.953      ;
; 0.484  ; register_8bit:IR1_reg|q[5] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 0.596      ; 1.080      ;
; 0.491  ; register_8bit:IR1_reg|q[1] ; controller:Control|R1Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 0.552      ; 1.043      ;
; 0.495  ; register_8bit:IR1_reg|q[2] ; controller:Control|R1Sel ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 0.508      ; 1.003      ;
; 0.532  ; register_8bit:IR4_reg|q[6] ; controller:Control|R1Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 0.650      ; 1.182      ;
; 0.537  ; register_8bit:IR4_reg|q[7] ; controller:Control|R1Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 0.650      ; 1.187      ;
; 0.586  ; register_8bit:IR1_reg|q[1] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 0.499      ; 1.085      ;
; 0.598  ; register_8bit:IR4_reg|q[3] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 0.515      ; 1.113      ;
; 0.627  ; register_8bit:IR1_reg|q[1] ; controller:Control|R1Sel ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 0.508      ; 1.135      ;
; 0.630  ; register_8bit:IR4_reg|q[1] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 0.515      ; 1.145      ;
; 0.639  ; register_8bit:IR1_reg|q[7] ; controller:Control|R1Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 0.649      ; 1.288      ;
; 0.647  ; register_8bit:IR4_reg|q[2] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 0.515      ; 1.162      ;
; 0.683  ; register_8bit:IR4_reg|q[1] ; controller:Control|R1Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 0.568      ; 1.251      ;
; 0.683  ; register_8bit:IR1_reg|q[3] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 0.499      ; 1.182      ;
; 0.687  ; register_8bit:IR4_reg|q[6] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 0.597      ; 1.284      ;
; 0.700  ; register_8bit:IR4_reg|q[2] ; controller:Control|R1Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 0.568      ; 1.268      ;
; 0.701  ; register_8bit:IR4_reg|q[3] ; controller:Control|R1Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 0.568      ; 1.269      ;
; 0.724  ; register_8bit:IR1_reg|q[3] ; controller:Control|R1Sel ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 0.508      ; 1.232      ;
; 0.733  ; register_8bit:IR1_reg|q[4] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 0.596      ; 1.329      ;
+--------+----------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'register_8bit:IR3_reg|q[0]'                                                                                                                        ;
+--------+----------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                     ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -1.435 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU1[1]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.000        ; 2.192      ; 0.898      ;
; -1.376 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU1[0]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.000        ; 2.133      ; 0.898      ;
; -1.282 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU2[1]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.000        ; 2.076      ; 0.935      ;
; -1.271 ; register_8bit:IR3_reg|q[0] ; controller:Control|WBWrite  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.000        ; 1.656      ; 0.526      ;
; -1.227 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALUop[0] ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.000        ; 2.057      ; 0.971      ;
; -1.224 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU2[0]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.000        ; 2.212      ; 1.129      ;
; -1.149 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALUop[1] ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.000        ; 2.057      ; 1.049      ;
; -1.098 ; register_8bit:IR4_reg|q[0] ; controller:Control|ALU1[1]  ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.000        ; 2.192      ; 1.235      ;
; -0.938 ; register_8bit:IR4_reg|q[0] ; controller:Control|ALU1[0]  ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.000        ; 2.133      ; 1.336      ;
; -0.935 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU1[1]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; -0.500       ; 2.192      ; 0.898      ;
; -0.901 ; register_8bit:IR4_reg|q[0] ; controller:Control|ALU2[0]  ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.000        ; 2.212      ; 1.452      ;
; -0.876 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU1[0]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; -0.500       ; 2.133      ; 0.898      ;
; -0.872 ; register_8bit:IR4_reg|q[0] ; controller:Control|MemInMux ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.000        ; 2.058      ; 1.327      ;
; -0.821 ; register_8bit:IR4_reg|q[0] ; controller:Control|AddrMux  ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.000        ; 2.014      ; 1.334      ;
; -0.782 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU2[1]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; -0.500       ; 2.076      ; 0.935      ;
; -0.771 ; register_8bit:IR3_reg|q[0] ; controller:Control|WBWrite  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; -0.500       ; 1.656      ; 0.526      ;
; -0.727 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALUop[0] ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; -0.500       ; 2.057      ; 0.971      ;
; -0.724 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU2[0]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; -0.500       ; 2.212      ; 1.129      ;
; -0.649 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALUop[1] ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; -0.500       ; 2.057      ; 1.049      ;
; -0.598 ; register_8bit:IR4_reg|q[0] ; controller:Control|ALU1[1]  ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; -0.500       ; 2.192      ; 1.235      ;
; -0.540 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU3     ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.000        ; 1.265      ; 0.866      ;
; -0.438 ; register_8bit:IR4_reg|q[0] ; controller:Control|ALU1[0]  ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; -0.500       ; 2.133      ; 1.336      ;
; -0.401 ; register_8bit:IR4_reg|q[0] ; controller:Control|ALU2[0]  ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; -0.500       ; 2.212      ; 1.452      ;
; -0.372 ; register_8bit:IR4_reg|q[0] ; controller:Control|MemInMux ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; -0.500       ; 2.058      ; 1.327      ;
; -0.321 ; register_8bit:IR4_reg|q[0] ; controller:Control|AddrMux  ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; -0.500       ; 2.014      ; 1.334      ;
; -0.040 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU3     ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; -0.500       ; 1.265      ; 0.866      ;
; 0.359  ; register_8bit:IR3_reg|q[5] ; controller:Control|AddrMux  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; 0.432      ; 0.791      ;
; 0.365  ; register_8bit:IR3_reg|q[4] ; controller:Control|AddrMux  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; 0.431      ; 0.796      ;
; 0.639  ; register_8bit:IR3_reg|q[6] ; controller:Control|MemInMux ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; 0.477      ; 1.116      ;
; 0.714  ; register_8bit:IR4_reg|q[7] ; controller:Control|MemInMux ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; 0.477      ; 1.191      ;
; 0.779  ; register_8bit:IR3_reg|q[5] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.630      ; 0.909      ;
; 0.785  ; register_8bit:IR3_reg|q[4] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.629      ; 0.914      ;
; 0.787  ; register_8bit:IR4_reg|q[3] ; controller:Control|MemInMux ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; 0.395      ; 1.182      ;
; 0.826  ; register_8bit:IR4_reg|q[6] ; controller:Control|MemInMux ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; 0.477      ; 1.303      ;
; 0.853  ; register_8bit:IR4_reg|q[2] ; controller:Control|MemInMux ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; 0.395      ; 1.248      ;
; 0.893  ; register_8bit:IR3_reg|q[7] ; controller:Control|MemInMux ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; 0.477      ; 1.370      ;
; 0.896  ; register_8bit:IR4_reg|q[1] ; controller:Control|MemInMux ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; 0.395      ; 1.291      ;
; 0.905  ; register_8bit:IR4_reg|q[1] ; controller:Control|AddrMux  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; 0.351      ; 1.256      ;
; 0.922  ; register_8bit:IR4_reg|q[2] ; controller:Control|AddrMux  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; 0.351      ; 1.273      ;
; 0.934  ; register_8bit:IR3_reg|q[1] ; controller:Control|MemInMux ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; 0.379      ; 1.313      ;
; 0.940  ; register_8bit:IR3_reg|q[2] ; controller:Control|ALU3     ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; -0.414     ; 0.526      ;
; 0.974  ; register_8bit:IR4_reg|q[3] ; controller:Control|AddrMux  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; 0.351      ; 1.325      ;
; 0.978  ; register_8bit:IR4_reg|q[6] ; controller:Control|AddrMux  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; 0.433      ; 1.411      ;
; 1.003  ; register_8bit:IR3_reg|q[1] ; controller:Control|ALU3     ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; -0.414     ; 0.589      ;
; 1.023  ; register_8bit:IR3_reg|q[2] ; controller:Control|ALU1[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.513      ; 1.036      ;
; 1.036  ; register_8bit:IR3_reg|q[2] ; controller:Control|ALUop[0] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.378      ; 0.914      ;
; 1.061  ; register_8bit:IR4_reg|q[3] ; controller:Control|ALU1[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.529      ; 1.090      ;
; 1.073  ; register_8bit:IR3_reg|q[6] ; controller:Control|ALU1[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.552      ; 1.125      ;
; 1.078  ; register_8bit:IR3_reg|q[3] ; controller:Control|ALU3     ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; -0.414     ; 0.664      ;
; 1.082  ; register_8bit:IR3_reg|q[2] ; controller:Control|ALU1[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.454      ; 1.036      ;
; 1.089  ; register_8bit:IR4_reg|q[7] ; controller:Control|ALU1[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.611      ; 1.200      ;
; 1.101  ; register_8bit:IR4_reg|q[7] ; controller:Control|AddrMux  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; 0.433      ; 1.534      ;
; 1.110  ; register_8bit:IR3_reg|q[2] ; controller:Control|ALUop[1] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.378      ; 0.988      ;
; 1.127  ; register_8bit:IR4_reg|q[2] ; controller:Control|ALU1[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.529      ; 1.156      ;
; 1.148  ; register_8bit:IR4_reg|q[7] ; controller:Control|ALU1[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.552      ; 1.200      ;
; 1.157  ; register_8bit:IR3_reg|q[1] ; controller:Control|ALU1[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.513      ; 1.170      ;
; 1.169  ; register_8bit:IR3_reg|q[6] ; controller:Control|ALU1[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.611      ; 1.280      ;
; 1.170  ; register_8bit:IR4_reg|q[1] ; controller:Control|ALU1[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.529      ; 1.199      ;
; 1.173  ; register_8bit:IR3_reg|q[1] ; controller:Control|ALUop[0] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.378      ; 1.051      ;
; 1.176  ; register_8bit:IR3_reg|q[2] ; controller:Control|ALU2[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.397      ; 1.073      ;
; 1.210  ; register_8bit:IR3_reg|q[1] ; controller:Control|WBWrite  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; -0.023     ; 0.687      ;
; 1.216  ; register_8bit:IR3_reg|q[1] ; controller:Control|ALU1[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.454      ; 1.170      ;
; 1.221  ; register_8bit:IR4_reg|q[3] ; controller:Control|ALU1[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.470      ; 1.191      ;
; 1.254  ; register_8bit:IR3_reg|q[1] ; controller:Control|ALUop[1] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.378      ; 1.132      ;
; 1.260  ; register_8bit:IR4_reg|q[6] ; controller:Control|ALU1[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.552      ; 1.312      ;
; 1.265  ; register_8bit:IR3_reg|q[2] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.533      ; 1.298      ;
; 1.275  ; register_8bit:IR3_reg|q[2] ; controller:Control|WBWrite  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; -0.023     ; 0.752      ;
; 1.277  ; register_8bit:IR3_reg|q[1] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.533      ; 1.310      ;
; 1.285  ; register_8bit:IR4_reg|q[6] ; controller:Control|ALU1[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.611      ; 1.396      ;
; 1.287  ; register_8bit:IR4_reg|q[2] ; controller:Control|ALU1[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.470      ; 1.257      ;
; 1.310  ; register_8bit:IR3_reg|q[1] ; controller:Control|ALU2[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.397      ; 1.207      ;
; 1.325  ; register_8bit:IR4_reg|q[1] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.549      ; 1.374      ;
; 1.327  ; register_8bit:IR3_reg|q[7] ; controller:Control|ALU1[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.552      ; 1.379      ;
; 1.330  ; register_8bit:IR4_reg|q[1] ; controller:Control|ALU1[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.470      ; 1.300      ;
; 1.342  ; register_8bit:IR4_reg|q[2] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.549      ; 1.391      ;
; 1.359  ; register_8bit:IR3_reg|q[3] ; controller:Control|WBWrite  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; -0.023     ; 0.836      ;
; 1.366  ; register_8bit:IR3_reg|q[2] ; controller:Control|ALUop[2] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.403      ; 1.269      ;
; 1.394  ; register_8bit:IR4_reg|q[3] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.549      ; 1.443      ;
; 1.398  ; register_8bit:IR4_reg|q[6] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.631      ; 1.529      ;
; 1.423  ; register_8bit:IR3_reg|q[7] ; controller:Control|ALU1[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.611      ; 1.534      ;
; 1.436  ; register_8bit:IR3_reg|q[1] ; controller:Control|ALUop[2] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.403      ; 1.339      ;
; 1.521  ; register_8bit:IR4_reg|q[7] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.631      ; 1.652      ;
+--------+----------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'KEY[1]'                                                                                                                                                                                                                      ;
+--------+----------------------------+----------------------------------------------------------------------------------------------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                                                                                                              ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------------------------------------------------------------------------------------------------+----------------------------+-------------+--------------+------------+------------+
; -1.292 ; register_8bit:IR3_reg|q[0] ; register_8bit:IR4_reg|q[0]                                                                                           ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.000        ; 1.581      ; 0.582      ;
; -0.981 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[0]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.581      ; 0.893      ;
; -0.914 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[3]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.679      ; 1.058      ;
; -0.914 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[1]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.679      ; 1.058      ;
; -0.914 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[2]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.679      ; 1.058      ;
; -0.914 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[2]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.679      ; 1.058      ;
; -0.914 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[1]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.679      ; 1.058      ;
; -0.914 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[3]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.679      ; 1.058      ;
; -0.815 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR4_reg|q[2]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.663      ; 1.141      ;
; -0.815 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR4_reg|q[1]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.663      ; 1.141      ;
; -0.815 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR4_reg|q[3]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.663      ; 1.141      ;
; -0.792 ; register_8bit:IR3_reg|q[0] ; register_8bit:IR4_reg|q[0]                                                                                           ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; -0.500       ; 1.581      ; 0.582      ;
; -0.605 ; register_8bit:IR3_reg|q[0] ; N                                                                                                                    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.000        ; 1.555      ; 1.243      ;
; -0.513 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[6]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.581      ; 1.361      ;
; -0.513 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR4_reg|q[7]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.581      ; 1.361      ;
; -0.513 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[7]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.581      ; 1.361      ;
; -0.510 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k3[0]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.601      ; 1.384      ;
; -0.510 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k3[1]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.601      ; 1.384      ;
; -0.510 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k3[2]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.601      ; 1.384      ;
; -0.510 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k3[3]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.601      ; 1.384      ;
; -0.510 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k3[4]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.601      ; 1.384      ;
; -0.510 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k3[5]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.601      ; 1.384      ;
; -0.510 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k3[6]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.601      ; 1.384      ;
; -0.496 ; register_8bit:IR3_reg|q[0] ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_we_reg ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.000        ; 1.643      ; 1.426      ;
; -0.489 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC3|q[0]                                                                                               ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.582      ; 1.386      ;
; -0.488 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[4]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.582      ; 1.387      ;
; -0.488 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[5]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.582      ; 1.387      ;
; -0.488 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[7]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.582      ; 1.387      ;
; -0.488 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[6]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.582      ; 1.387      ;
; -0.481 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[0]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 1.581      ; 0.893      ;
; -0.477 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[4]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.583      ; 1.399      ;
; -0.455 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[0]                                                                                       ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.599      ; 1.437      ;
; -0.433 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k3[7]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.601      ; 1.461      ;
; -0.414 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[3]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 1.679      ; 1.058      ;
; -0.414 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[1]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 1.679      ; 1.058      ;
; -0.414 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[2]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 1.679      ; 1.058      ;
; -0.414 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[2]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 1.679      ; 1.058      ;
; -0.414 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[1]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 1.679      ; 1.058      ;
; -0.414 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[3]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 1.679      ; 1.058      ;
; -0.413 ; register_8bit:IR3_reg|q[0] ; Z                                                                                                                    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.000        ; 1.555      ; 1.435      ;
; -0.386 ; register_8bit:IR3_reg|q[0] ; register_8bit:PC2|q[0]                                                                                               ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.000        ; 1.557      ; 1.464      ;
; -0.386 ; register_8bit:IR3_reg|q[0] ; register_8bit:PC2|q[1]                                                                                               ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.000        ; 1.557      ; 1.464      ;
; -0.386 ; register_8bit:IR3_reg|q[0] ; register_8bit:PC2|q[2]                                                                                               ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.000        ; 1.557      ; 1.464      ;
; -0.386 ; register_8bit:IR3_reg|q[0] ; register_8bit:PC2|q[3]                                                                                               ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.000        ; 1.557      ; 1.464      ;
; -0.386 ; register_8bit:IR3_reg|q[0] ; register_8bit:PC2|q[4]                                                                                               ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.000        ; 1.557      ; 1.464      ;
; -0.386 ; register_8bit:IR3_reg|q[0] ; register_8bit:PC2|q[5]                                                                                               ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.000        ; 1.557      ; 1.464      ;
; -0.386 ; register_8bit:IR3_reg|q[0] ; register_8bit:PC2|q[6]                                                                                               ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.000        ; 1.557      ; 1.464      ;
; -0.386 ; register_8bit:IR3_reg|q[0] ; register_8bit:PC2|q[7]                                                                                               ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.000        ; 1.557      ; 1.464      ;
; -0.376 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[1]                                                                                       ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.599      ; 1.516      ;
; -0.376 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[2]                                                                                       ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.599      ; 1.516      ;
; -0.376 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[3]                                                                                       ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.599      ; 1.516      ;
; -0.376 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[4]                                                                                       ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.599      ; 1.516      ;
; -0.376 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[5]                                                                                       ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.599      ; 1.516      ;
; -0.376 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[6]                                                                                       ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.599      ; 1.516      ;
; -0.376 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[7]                                                                                       ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.599      ; 1.516      ;
; -0.376 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[8]                                                                                       ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.599      ; 1.516      ;
; -0.376 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[9]                                                                                       ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.599      ; 1.516      ;
; -0.376 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[10]                                                                                      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.599      ; 1.516      ;
; -0.376 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[11]                                                                                      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.599      ; 1.516      ;
; -0.376 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[12]                                                                                      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.599      ; 1.516      ;
; -0.376 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[13]                                                                                      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.599      ; 1.516      ;
; -0.376 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[14]                                                                                      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.599      ; 1.516      ;
; -0.376 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[15]                                                                                      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.599      ; 1.516      ;
; -0.357 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC2|q[0]                                                                                               ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.557      ; 1.493      ;
; -0.357 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC2|q[1]                                                                                               ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.557      ; 1.493      ;
; -0.357 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC2|q[2]                                                                                               ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.557      ; 1.493      ;
; -0.357 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC2|q[3]                                                                                               ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.557      ; 1.493      ;
; -0.357 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC2|q[4]                                                                                               ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.557      ; 1.493      ;
; -0.357 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC2|q[5]                                                                                               ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.557      ; 1.493      ;
; -0.357 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC2|q[6]                                                                                               ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.557      ; 1.493      ;
; -0.357 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC2|q[7]                                                                                               ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.557      ; 1.493      ;
; -0.349 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k2[5]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.599      ; 1.543      ;
; -0.348 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k2[7]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.601      ; 1.546      ;
; -0.348 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k2[2]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.601      ; 1.546      ;
; -0.340 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k1[0]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.601      ; 1.554      ;
; -0.340 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k1[2]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.601      ; 1.554      ;
; -0.340 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k1[6]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.601      ; 1.554      ;
; -0.340 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k1[1]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.601      ; 1.554      ;
; -0.340 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k1[3]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.601      ; 1.554      ;
; -0.337 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC3|q[1]                                                                                               ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.583      ; 1.539      ;
; -0.337 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC3|q[2]                                                                                               ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.583      ; 1.539      ;
; -0.337 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC3|q[5]                                                                                               ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.583      ; 1.539      ;
; -0.337 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC3|q[6]                                                                                               ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.583      ; 1.539      ;
; -0.337 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC3|q[3]                                                                                               ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.583      ; 1.539      ;
; -0.337 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC3|q[4]                                                                                               ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.583      ; 1.539      ;
; -0.337 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC3|q[7]                                                                                               ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.583      ; 1.539      ;
; -0.332 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k2[0]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.601      ; 1.562      ;
; -0.332 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k2[6]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.601      ; 1.562      ;
; -0.315 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR4_reg|q[2]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 1.663      ; 1.141      ;
; -0.315 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR4_reg|q[1]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 1.663      ; 1.141      ;
; -0.315 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR4_reg|q[3]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 1.663      ; 1.141      ;
; -0.301 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR4_reg|q[6]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.581      ; 1.573      ;
; -0.301 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR4_reg|q[0]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.581      ; 1.573      ;
; -0.290 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[0]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.580      ; 1.583      ;
; -0.249 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k2[1]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.600      ; 1.644      ;
; -0.249 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k2[3]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.600      ; 1.644      ;
; -0.249 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k2[4]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.600      ; 1.644      ;
; -0.242 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[5]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.582      ; 1.633      ;
; -0.237 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k0[0]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.600      ; 1.656      ;
; -0.237 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k0[1]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.600      ; 1.656      ;
+--------+----------------------------+----------------------------------------------------------------------------------------------------------------------+----------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'KEY[1]'                                                                                                                                                                     ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                                     ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a1~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a1~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a2~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a2~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a3~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a3~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a4~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a4~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a5~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a5~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a6~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a6~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a7~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a7~portb_memory_reg0  ;
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; KEY[1] ; Rise       ; KEY[1]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; N                                                                                                                          ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'register_8bit:IR1_reg|q[0]'                                                                            ;
+-------+--------------+----------------+------------------+----------------------------+------------+------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                             ;
+-------+--------------+----------------+------------------+----------------------------+------------+------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR1_reg|q[0] ; Fall       ; Control|Decoder0~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR1_reg|q[0] ; Fall       ; Control|Decoder0~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR1_reg|q[0] ; Fall       ; Control|Decoder0~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR1_reg|q[0] ; Fall       ; Control|Decoder0~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR1_reg|q[0] ; Fall       ; Control|Decoder0~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR1_reg|q[0] ; Fall       ; Control|Decoder0~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR1_reg|q[0] ; Rise       ; Control|Decoder0~0|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR1_reg|q[0] ; Rise       ; Control|Decoder0~0|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR1_reg|q[0] ; Fall       ; Control|R1Mux|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR1_reg|q[0] ; Fall       ; Control|R1Mux|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR1_reg|q[0] ; Fall       ; Control|R1Sel|datad                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR1_reg|q[0] ; Fall       ; Control|R1Sel|datad                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR1_reg|q[0] ; Fall       ; Control|R2Mux|datad                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR1_reg|q[0] ; Fall       ; Control|R2Mux|datad                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR1_reg|q[0] ; Rise       ; IR1_reg|q[0]|regout                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR1_reg|q[0] ; Rise       ; IR1_reg|q[0]|regout                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR1_reg|q[0] ; Rise       ; controller:Control|R1Mux           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR1_reg|q[0] ; Rise       ; controller:Control|R1Mux           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR1_reg|q[0] ; Rise       ; controller:Control|R1Sel           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR1_reg|q[0] ; Rise       ; controller:Control|R1Sel           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR1_reg|q[0] ; Rise       ; controller:Control|R2Mux           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR1_reg|q[0] ; Rise       ; controller:Control|R2Mux           ;
+-------+--------------+----------------+------------------+----------------------------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'register_8bit:IR3_reg|q[0]'                                                                           ;
+-------+--------------+----------------+------------------+----------------------------+------------+-----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                            ;
+-------+--------------+----------------+------------------+----------------------------+------------+-----------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALU1[0]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALU1[0]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALU1[1]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALU1[1]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALU2[0]|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALU2[0]|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALU2[1]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALU2[1]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALU3|datab                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALU3|datab                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALUop[0]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALUop[0]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALUop[1]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALUop[1]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALUop[2]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALUop[2]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; Control|AddrMux|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; Control|AddrMux|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; Control|Decoder1~0|combout        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; Control|Decoder1~0|combout        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|Decoder1~0|datab          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|Decoder1~0|datab          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; Control|MemInMux|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; Control|MemInMux|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|Mux2~0clkctrl|inclk[0]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|Mux2~0clkctrl|inclk[0]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|Mux2~0clkctrl|outclk      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|Mux2~0clkctrl|outclk      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|Mux2~0|combout            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|Mux2~0|combout            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|Mux2~0|datad              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|Mux2~0|datad              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; Control|WBWrite|datab             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; Control|WBWrite|datab             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|WideOr2~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|WideOr2~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|WideOr2~0|datab           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|WideOr2~0|datab           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; Control|WideOr6~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; Control|WideOr6~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; Control|WideOr6~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; Control|WideOr6~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; Control|WideOr6~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; Control|WideOr6~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|WideOr6~0|datab           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|WideOr6~0|datab           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; IR3_reg|q[0]|regout               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; IR3_reg|q[0]|regout               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALU1[0]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALU1[0]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALU1[1]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALU1[1]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALU2[0]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALU2[0]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALU2[1]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALU2[1]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; controller:Control|ALU3           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; controller:Control|ALU3           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALUop[0]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALUop[0]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALUop[1]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALUop[1]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALUop[2]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALUop[2]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; controller:Control|AddrMux        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; controller:Control|AddrMux        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; controller:Control|MemInMux       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; controller:Control|MemInMux       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|WBWrite        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|WBWrite        ;
+-------+--------------+----------------+------------------+----------------------------+------------+-----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'register_8bit:IR4_reg|q[0]'                                                                            ;
+-------+--------------+----------------+------------------+----------------------------+------------+------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                             ;
+-------+--------------+----------------+------------------+----------------------------+------------+------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|RegWriteWire[0]|datac      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|RegWriteWire[0]|datac      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|RegWriteWire[1]|datac      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|RegWriteWire[1]|datac      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|WideOr9~0clkctrl|inclk[0]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|WideOr9~0clkctrl|inclk[0]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|WideOr9~0clkctrl|outclk    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|WideOr9~0clkctrl|outclk    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|WideOr9~0|combout          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|WideOr9~0|combout          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|WideOr9~0|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|WideOr9~0|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR4_reg|q[0] ; Rise       ; IR4_reg|q[0]|regout                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR4_reg|q[0] ; Rise       ; IR4_reg|q[0]|regout                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR4_reg|q[0] ; Rise       ; controller:Control|RegWriteWire[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR4_reg|q[0] ; Rise       ; controller:Control|RegWriteWire[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR4_reg|q[0] ; Rise       ; controller:Control|RegWriteWire[1] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR4_reg|q[0] ; Rise       ; controller:Control|RegWriteWire[1] ;
+-------+--------------+----------------+------------------+----------------------------+------------+------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; HEX0[*]   ; KEY[1]                     ; 5.365 ; 5.365 ; Rise       ; KEY[1]                     ;
;  HEX0[0]  ; KEY[1]                     ; 5.365 ; 5.365 ; Rise       ; KEY[1]                     ;
;  HEX0[1]  ; KEY[1]                     ; 5.320 ; 5.320 ; Rise       ; KEY[1]                     ;
;  HEX0[2]  ; KEY[1]                     ; 5.326 ; 5.326 ; Rise       ; KEY[1]                     ;
;  HEX0[3]  ; KEY[1]                     ; 5.188 ; 5.188 ; Rise       ; KEY[1]                     ;
;  HEX0[4]  ; KEY[1]                     ; 5.318 ; 5.318 ; Rise       ; KEY[1]                     ;
;  HEX0[5]  ; KEY[1]                     ; 5.180 ; 5.180 ; Rise       ; KEY[1]                     ;
;  HEX0[6]  ; KEY[1]                     ; 5.259 ; 5.259 ; Rise       ; KEY[1]                     ;
; HEX1[*]   ; KEY[1]                     ; 6.127 ; 6.127 ; Rise       ; KEY[1]                     ;
;  HEX1[0]  ; KEY[1]                     ; 6.053 ; 6.053 ; Rise       ; KEY[1]                     ;
;  HEX1[1]  ; KEY[1]                     ; 6.127 ; 6.127 ; Rise       ; KEY[1]                     ;
;  HEX1[2]  ; KEY[1]                     ; 5.872 ; 5.872 ; Rise       ; KEY[1]                     ;
;  HEX1[3]  ; KEY[1]                     ; 5.847 ; 5.847 ; Rise       ; KEY[1]                     ;
;  HEX1[4]  ; KEY[1]                     ; 5.885 ; 5.885 ; Rise       ; KEY[1]                     ;
;  HEX1[5]  ; KEY[1]                     ; 5.975 ; 5.975 ; Rise       ; KEY[1]                     ;
;  HEX1[6]  ; KEY[1]                     ; 6.003 ; 6.003 ; Rise       ; KEY[1]                     ;
; HEX2[*]   ; KEY[1]                     ; 6.018 ; 6.018 ; Rise       ; KEY[1]                     ;
;  HEX2[0]  ; KEY[1]                     ; 5.863 ; 5.863 ; Rise       ; KEY[1]                     ;
;  HEX2[1]  ; KEY[1]                     ; 5.720 ; 5.720 ; Rise       ; KEY[1]                     ;
;  HEX2[2]  ; KEY[1]                     ; 5.772 ; 5.772 ; Rise       ; KEY[1]                     ;
;  HEX2[3]  ; KEY[1]                     ; 6.012 ; 6.012 ; Rise       ; KEY[1]                     ;
;  HEX2[4]  ; KEY[1]                     ; 5.990 ; 5.990 ; Rise       ; KEY[1]                     ;
;  HEX2[5]  ; KEY[1]                     ; 6.018 ; 6.018 ; Rise       ; KEY[1]                     ;
;  HEX2[6]  ; KEY[1]                     ; 5.972 ; 5.972 ; Rise       ; KEY[1]                     ;
; HEX3[*]   ; KEY[1]                     ; 5.855 ; 5.855 ; Rise       ; KEY[1]                     ;
;  HEX3[0]  ; KEY[1]                     ; 5.205 ; 5.205 ; Rise       ; KEY[1]                     ;
;  HEX3[1]  ; KEY[1]                     ; 5.837 ; 5.837 ; Rise       ; KEY[1]                     ;
;  HEX3[2]  ; KEY[1]                     ; 5.855 ; 5.855 ; Rise       ; KEY[1]                     ;
;  HEX3[3]  ; KEY[1]                     ; 5.705 ; 5.705 ; Rise       ; KEY[1]                     ;
;  HEX3[4]  ; KEY[1]                     ; 5.752 ; 5.752 ; Rise       ; KEY[1]                     ;
;  HEX3[5]  ; KEY[1]                     ; 5.408 ; 5.408 ; Rise       ; KEY[1]                     ;
;  HEX3[6]  ; KEY[1]                     ; 5.397 ; 5.397 ; Rise       ; KEY[1]                     ;
; HEX4[*]   ; KEY[1]                     ; 4.798 ; 4.798 ; Rise       ; KEY[1]                     ;
;  HEX4[0]  ; KEY[1]                     ; 4.798 ; 4.798 ; Rise       ; KEY[1]                     ;
;  HEX4[1]  ; KEY[1]                     ; 4.508 ; 4.508 ; Rise       ; KEY[1]                     ;
;  HEX4[2]  ; KEY[1]                     ; 4.600 ; 4.600 ; Rise       ; KEY[1]                     ;
;  HEX4[3]  ; KEY[1]                     ; 4.612 ; 4.612 ; Rise       ; KEY[1]                     ;
;  HEX4[4]  ; KEY[1]                     ; 4.360 ; 4.360 ; Rise       ; KEY[1]                     ;
;  HEX4[5]  ; KEY[1]                     ; 4.539 ; 4.539 ; Rise       ; KEY[1]                     ;
;  HEX4[6]  ; KEY[1]                     ; 4.451 ; 4.451 ; Rise       ; KEY[1]                     ;
; HEX5[*]   ; KEY[1]                     ; 5.411 ; 5.411 ; Rise       ; KEY[1]                     ;
;  HEX5[0]  ; KEY[1]                     ; 5.411 ; 5.411 ; Rise       ; KEY[1]                     ;
;  HEX5[1]  ; KEY[1]                     ; 4.773 ; 4.773 ; Rise       ; KEY[1]                     ;
;  HEX5[2]  ; KEY[1]                     ; 4.786 ; 4.786 ; Rise       ; KEY[1]                     ;
;  HEX5[3]  ; KEY[1]                     ; 4.434 ; 4.434 ; Rise       ; KEY[1]                     ;
;  HEX5[4]  ; KEY[1]                     ; 4.798 ; 4.798 ; Rise       ; KEY[1]                     ;
;  HEX5[5]  ; KEY[1]                     ; 4.768 ; 4.768 ; Rise       ; KEY[1]                     ;
;  HEX5[6]  ; KEY[1]                     ; 4.430 ; 4.430 ; Rise       ; KEY[1]                     ;
; HEX6[*]   ; KEY[1]                     ; 5.352 ; 5.352 ; Rise       ; KEY[1]                     ;
;  HEX6[0]  ; KEY[1]                     ; 5.107 ; 5.107 ; Rise       ; KEY[1]                     ;
;  HEX6[1]  ; KEY[1]                     ; 5.157 ; 5.157 ; Rise       ; KEY[1]                     ;
;  HEX6[2]  ; KEY[1]                     ; 5.164 ; 5.164 ; Rise       ; KEY[1]                     ;
;  HEX6[3]  ; KEY[1]                     ; 5.346 ; 5.346 ; Rise       ; KEY[1]                     ;
;  HEX6[4]  ; KEY[1]                     ; 5.352 ; 5.352 ; Rise       ; KEY[1]                     ;
;  HEX6[5]  ; KEY[1]                     ; 5.338 ; 5.338 ; Rise       ; KEY[1]                     ;
;  HEX6[6]  ; KEY[1]                     ; 5.328 ; 5.328 ; Rise       ; KEY[1]                     ;
; HEX7[*]   ; KEY[1]                     ; 5.702 ; 5.702 ; Rise       ; KEY[1]                     ;
;  HEX7[0]  ; KEY[1]                     ; 5.572 ; 5.572 ; Rise       ; KEY[1]                     ;
;  HEX7[1]  ; KEY[1]                     ; 5.571 ; 5.571 ; Rise       ; KEY[1]                     ;
;  HEX7[2]  ; KEY[1]                     ; 5.546 ; 5.546 ; Rise       ; KEY[1]                     ;
;  HEX7[3]  ; KEY[1]                     ; 5.538 ; 5.538 ; Rise       ; KEY[1]                     ;
;  HEX7[4]  ; KEY[1]                     ; 5.547 ; 5.547 ; Rise       ; KEY[1]                     ;
;  HEX7[5]  ; KEY[1]                     ; 5.702 ; 5.702 ; Rise       ; KEY[1]                     ;
;  HEX7[6]  ; KEY[1]                     ; 5.701 ; 5.701 ; Rise       ; KEY[1]                     ;
; LEDG[*]   ; KEY[1]                     ; 5.827 ; 5.827 ; Rise       ; KEY[1]                     ;
;  LEDG[0]  ; KEY[1]                     ; 4.537 ; 4.537 ; Rise       ; KEY[1]                     ;
;  LEDG[1]  ; KEY[1]                     ; 4.446 ; 4.446 ; Rise       ; KEY[1]                     ;
;  LEDG[7]  ; KEY[1]                     ; 5.827 ; 5.827 ; Rise       ; KEY[1]                     ;
; LEDR[*]   ; KEY[1]                     ; 5.913 ; 5.913 ; Rise       ; KEY[1]                     ;
;  LEDR[1]  ; KEY[1]                     ; 5.090 ; 5.090 ; Rise       ; KEY[1]                     ;
;  LEDR[13] ; KEY[1]                     ; 4.636 ; 4.636 ; Rise       ; KEY[1]                     ;
;  LEDR[14] ; KEY[1]                     ; 4.860 ; 4.860 ; Rise       ; KEY[1]                     ;
;  LEDR[17] ; KEY[1]                     ; 5.913 ; 5.913 ; Rise       ; KEY[1]                     ;
; LEDR[*]   ; register_8bit:IR1_reg|q[0] ; 4.824 ; 4.824 ; Rise       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[12] ; register_8bit:IR1_reg|q[0] ; 4.824 ; 4.824 ; Rise       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[13] ; register_8bit:IR1_reg|q[0] ;       ; 2.811 ; Rise       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[17] ; register_8bit:IR1_reg|q[0] ;       ; 4.088 ; Rise       ; register_8bit:IR1_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR1_reg|q[0] ; 4.088 ;       ; Fall       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[13] ; register_8bit:IR1_reg|q[0] ; 2.811 ;       ; Fall       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[17] ; register_8bit:IR1_reg|q[0] ; 4.088 ;       ; Fall       ; register_8bit:IR1_reg|q[0] ;
; LEDG[*]   ; register_8bit:IR3_reg|q[0] ; 3.875 ; 3.875 ; Rise       ; register_8bit:IR3_reg|q[0] ;
;  LEDG[7]  ; register_8bit:IR3_reg|q[0] ; 3.875 ; 3.875 ; Rise       ; register_8bit:IR3_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR3_reg|q[0] ;       ; 3.131 ; Rise       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[14] ; register_8bit:IR3_reg|q[0] ;       ; 3.131 ; Rise       ; register_8bit:IR3_reg|q[0] ;
; LEDG[*]   ; register_8bit:IR3_reg|q[0] ; 3.875 ; 3.875 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDG[7]  ; register_8bit:IR3_reg|q[0] ; 3.875 ; 3.875 ; Fall       ; register_8bit:IR3_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR3_reg|q[0] ; 5.611 ; 5.611 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[3]  ; register_8bit:IR3_reg|q[0] ; 4.962 ; 4.962 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[4]  ; register_8bit:IR3_reg|q[0] ; 5.159 ; 5.159 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[5]  ; register_8bit:IR3_reg|q[0] ; 5.611 ; 5.611 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[6]  ; register_8bit:IR3_reg|q[0] ; 5.513 ; 5.513 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[7]  ; register_8bit:IR3_reg|q[0] ; 5.140 ; 5.140 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[8]  ; register_8bit:IR3_reg|q[0] ; 4.869 ; 4.869 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[9]  ; register_8bit:IR3_reg|q[0] ; 4.887 ; 4.887 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[14] ; register_8bit:IR3_reg|q[0] ; 3.131 ;       ; Fall       ; register_8bit:IR3_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR4_reg|q[0] ; 3.206 ; 3.206 ; Rise       ; register_8bit:IR4_reg|q[0] ;
;  LEDR[1]  ; register_8bit:IR4_reg|q[0] ; 3.206 ; 3.206 ; Rise       ; register_8bit:IR4_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR4_reg|q[0] ; 3.206 ; 3.206 ; Fall       ; register_8bit:IR4_reg|q[0] ;
;  LEDR[1]  ; register_8bit:IR4_reg|q[0] ; 3.206 ; 3.206 ; Fall       ; register_8bit:IR4_reg|q[0] ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; HEX0[*]   ; KEY[1]                     ; 4.692 ; 4.692 ; Rise       ; KEY[1]                     ;
;  HEX0[0]  ; KEY[1]                     ; 4.877 ; 4.877 ; Rise       ; KEY[1]                     ;
;  HEX0[1]  ; KEY[1]                     ; 4.831 ; 4.831 ; Rise       ; KEY[1]                     ;
;  HEX0[2]  ; KEY[1]                     ; 4.831 ; 4.831 ; Rise       ; KEY[1]                     ;
;  HEX0[3]  ; KEY[1]                     ; 4.696 ; 4.696 ; Rise       ; KEY[1]                     ;
;  HEX0[4]  ; KEY[1]                     ; 4.831 ; 4.831 ; Rise       ; KEY[1]                     ;
;  HEX0[5]  ; KEY[1]                     ; 4.692 ; 4.692 ; Rise       ; KEY[1]                     ;
;  HEX0[6]  ; KEY[1]                     ; 4.770 ; 4.770 ; Rise       ; KEY[1]                     ;
; HEX1[*]   ; KEY[1]                     ; 5.066 ; 5.066 ; Rise       ; KEY[1]                     ;
;  HEX1[0]  ; KEY[1]                     ; 5.280 ; 5.280 ; Rise       ; KEY[1]                     ;
;  HEX1[1]  ; KEY[1]                     ; 5.346 ; 5.346 ; Rise       ; KEY[1]                     ;
;  HEX1[2]  ; KEY[1]                     ; 5.092 ; 5.092 ; Rise       ; KEY[1]                     ;
;  HEX1[3]  ; KEY[1]                     ; 5.066 ; 5.066 ; Rise       ; KEY[1]                     ;
;  HEX1[4]  ; KEY[1]                     ; 5.099 ; 5.099 ; Rise       ; KEY[1]                     ;
;  HEX1[5]  ; KEY[1]                     ; 5.189 ; 5.189 ; Rise       ; KEY[1]                     ;
;  HEX1[6]  ; KEY[1]                     ; 5.223 ; 5.223 ; Rise       ; KEY[1]                     ;
; HEX2[*]   ; KEY[1]                     ; 4.893 ; 4.893 ; Rise       ; KEY[1]                     ;
;  HEX2[0]  ; KEY[1]                     ; 5.036 ; 5.036 ; Rise       ; KEY[1]                     ;
;  HEX2[1]  ; KEY[1]                     ; 4.893 ; 4.893 ; Rise       ; KEY[1]                     ;
;  HEX2[2]  ; KEY[1]                     ; 4.938 ; 4.938 ; Rise       ; KEY[1]                     ;
;  HEX2[3]  ; KEY[1]                     ; 5.473 ; 5.473 ; Rise       ; KEY[1]                     ;
;  HEX2[4]  ; KEY[1]                     ; 5.451 ; 5.451 ; Rise       ; KEY[1]                     ;
;  HEX2[5]  ; KEY[1]                     ; 5.476 ; 5.476 ; Rise       ; KEY[1]                     ;
;  HEX2[6]  ; KEY[1]                     ; 5.434 ; 5.434 ; Rise       ; KEY[1]                     ;
; HEX3[*]   ; KEY[1]                     ; 4.759 ; 4.759 ; Rise       ; KEY[1]                     ;
;  HEX3[0]  ; KEY[1]                     ; 4.759 ; 4.759 ; Rise       ; KEY[1]                     ;
;  HEX3[1]  ; KEY[1]                     ; 5.395 ; 5.395 ; Rise       ; KEY[1]                     ;
;  HEX3[2]  ; KEY[1]                     ; 5.414 ; 5.414 ; Rise       ; KEY[1]                     ;
;  HEX3[3]  ; KEY[1]                     ; 5.262 ; 5.262 ; Rise       ; KEY[1]                     ;
;  HEX3[4]  ; KEY[1]                     ; 5.310 ; 5.310 ; Rise       ; KEY[1]                     ;
;  HEX3[5]  ; KEY[1]                     ; 4.957 ; 4.957 ; Rise       ; KEY[1]                     ;
;  HEX3[6]  ; KEY[1]                     ; 4.953 ; 4.953 ; Rise       ; KEY[1]                     ;
; HEX4[*]   ; KEY[1]                     ; 4.219 ; 4.219 ; Rise       ; KEY[1]                     ;
;  HEX4[0]  ; KEY[1]                     ; 4.619 ; 4.619 ; Rise       ; KEY[1]                     ;
;  HEX4[1]  ; KEY[1]                     ; 4.360 ; 4.360 ; Rise       ; KEY[1]                     ;
;  HEX4[2]  ; KEY[1]                     ; 4.451 ; 4.451 ; Rise       ; KEY[1]                     ;
;  HEX4[3]  ; KEY[1]                     ; 4.475 ; 4.475 ; Rise       ; KEY[1]                     ;
;  HEX4[4]  ; KEY[1]                     ; 4.219 ; 4.219 ; Rise       ; KEY[1]                     ;
;  HEX4[5]  ; KEY[1]                     ; 4.396 ; 4.396 ; Rise       ; KEY[1]                     ;
;  HEX4[6]  ; KEY[1]                     ; 4.312 ; 4.312 ; Rise       ; KEY[1]                     ;
; HEX5[*]   ; KEY[1]                     ; 4.101 ; 4.101 ; Rise       ; KEY[1]                     ;
;  HEX5[0]  ; KEY[1]                     ; 4.733 ; 4.733 ; Rise       ; KEY[1]                     ;
;  HEX5[1]  ; KEY[1]                     ; 4.443 ; 4.443 ; Rise       ; KEY[1]                     ;
;  HEX5[2]  ; KEY[1]                     ; 4.466 ; 4.466 ; Rise       ; KEY[1]                     ;
;  HEX5[3]  ; KEY[1]                     ; 4.115 ; 4.115 ; Rise       ; KEY[1]                     ;
;  HEX5[4]  ; KEY[1]                     ; 4.468 ; 4.468 ; Rise       ; KEY[1]                     ;
;  HEX5[5]  ; KEY[1]                     ; 4.444 ; 4.444 ; Rise       ; KEY[1]                     ;
;  HEX5[6]  ; KEY[1]                     ; 4.101 ; 4.101 ; Rise       ; KEY[1]                     ;
; HEX6[*]   ; KEY[1]                     ; 4.461 ; 4.461 ; Rise       ; KEY[1]                     ;
;  HEX6[0]  ; KEY[1]                     ; 4.461 ; 4.461 ; Rise       ; KEY[1]                     ;
;  HEX6[1]  ; KEY[1]                     ; 4.511 ; 4.511 ; Rise       ; KEY[1]                     ;
;  HEX6[2]  ; KEY[1]                     ; 4.515 ; 4.515 ; Rise       ; KEY[1]                     ;
;  HEX6[3]  ; KEY[1]                     ; 4.699 ; 4.699 ; Rise       ; KEY[1]                     ;
;  HEX6[4]  ; KEY[1]                     ; 4.692 ; 4.692 ; Rise       ; KEY[1]                     ;
;  HEX6[5]  ; KEY[1]                     ; 4.681 ; 4.681 ; Rise       ; KEY[1]                     ;
;  HEX6[6]  ; KEY[1]                     ; 4.673 ; 4.673 ; Rise       ; KEY[1]                     ;
; HEX7[*]   ; KEY[1]                     ; 4.808 ; 4.808 ; Rise       ; KEY[1]                     ;
;  HEX7[0]  ; KEY[1]                     ; 4.833 ; 4.833 ; Rise       ; KEY[1]                     ;
;  HEX7[1]  ; KEY[1]                     ; 4.834 ; 4.834 ; Rise       ; KEY[1]                     ;
;  HEX7[2]  ; KEY[1]                     ; 4.808 ; 4.808 ; Rise       ; KEY[1]                     ;
;  HEX7[3]  ; KEY[1]                     ; 4.808 ; 4.808 ; Rise       ; KEY[1]                     ;
;  HEX7[4]  ; KEY[1]                     ; 4.815 ; 4.815 ; Rise       ; KEY[1]                     ;
;  HEX7[5]  ; KEY[1]                     ; 4.966 ; 4.966 ; Rise       ; KEY[1]                     ;
;  HEX7[6]  ; KEY[1]                     ; 4.958 ; 4.958 ; Rise       ; KEY[1]                     ;
; LEDG[*]   ; KEY[1]                     ; 4.446 ; 4.446 ; Rise       ; KEY[1]                     ;
;  LEDG[0]  ; KEY[1]                     ; 4.537 ; 4.537 ; Rise       ; KEY[1]                     ;
;  LEDG[1]  ; KEY[1]                     ; 4.446 ; 4.446 ; Rise       ; KEY[1]                     ;
;  LEDG[7]  ; KEY[1]                     ; 5.756 ; 5.756 ; Rise       ; KEY[1]                     ;
; LEDR[*]   ; KEY[1]                     ; 4.385 ; 4.385 ; Rise       ; KEY[1]                     ;
;  LEDR[1]  ; KEY[1]                     ; 5.010 ; 5.010 ; Rise       ; KEY[1]                     ;
;  LEDR[13] ; KEY[1]                     ; 4.385 ; 4.385 ; Rise       ; KEY[1]                     ;
;  LEDR[14] ; KEY[1]                     ; 4.813 ; 4.813 ; Rise       ; KEY[1]                     ;
;  LEDR[17] ; KEY[1]                     ; 5.341 ; 5.341 ; Rise       ; KEY[1]                     ;
; LEDR[*]   ; register_8bit:IR1_reg|q[0] ; 4.824 ; 2.811 ; Rise       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[12] ; register_8bit:IR1_reg|q[0] ; 4.824 ; 4.824 ; Rise       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[13] ; register_8bit:IR1_reg|q[0] ;       ; 2.811 ; Rise       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[17] ; register_8bit:IR1_reg|q[0] ;       ; 4.088 ; Rise       ; register_8bit:IR1_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR1_reg|q[0] ; 2.811 ;       ; Fall       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[13] ; register_8bit:IR1_reg|q[0] ; 2.811 ;       ; Fall       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[17] ; register_8bit:IR1_reg|q[0] ; 4.088 ;       ; Fall       ; register_8bit:IR1_reg|q[0] ;
; LEDG[*]   ; register_8bit:IR3_reg|q[0] ; 3.875 ; 3.875 ; Rise       ; register_8bit:IR3_reg|q[0] ;
;  LEDG[7]  ; register_8bit:IR3_reg|q[0] ; 3.875 ; 3.875 ; Rise       ; register_8bit:IR3_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR3_reg|q[0] ;       ; 3.131 ; Rise       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[14] ; register_8bit:IR3_reg|q[0] ;       ; 3.131 ; Rise       ; register_8bit:IR3_reg|q[0] ;
; LEDG[*]   ; register_8bit:IR3_reg|q[0] ; 3.875 ; 3.875 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDG[7]  ; register_8bit:IR3_reg|q[0] ; 3.875 ; 3.875 ; Fall       ; register_8bit:IR3_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR3_reg|q[0] ; 3.131 ; 4.869 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[3]  ; register_8bit:IR3_reg|q[0] ; 4.962 ; 4.962 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[4]  ; register_8bit:IR3_reg|q[0] ; 5.159 ; 5.159 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[5]  ; register_8bit:IR3_reg|q[0] ; 5.611 ; 5.611 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[6]  ; register_8bit:IR3_reg|q[0] ; 5.513 ; 5.513 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[7]  ; register_8bit:IR3_reg|q[0] ; 5.140 ; 5.140 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[8]  ; register_8bit:IR3_reg|q[0] ; 4.869 ; 4.869 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[9]  ; register_8bit:IR3_reg|q[0] ; 4.887 ; 4.887 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[14] ; register_8bit:IR3_reg|q[0] ; 3.131 ;       ; Fall       ; register_8bit:IR3_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR4_reg|q[0] ; 3.206 ; 3.206 ; Rise       ; register_8bit:IR4_reg|q[0] ;
;  LEDR[1]  ; register_8bit:IR4_reg|q[0] ; 3.206 ; 3.206 ; Rise       ; register_8bit:IR4_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR4_reg|q[0] ; 3.206 ; 3.206 ; Fall       ; register_8bit:IR4_reg|q[0] ;
;  LEDR[1]  ; register_8bit:IR4_reg|q[0] ; 3.206 ; 3.206 ; Fall       ; register_8bit:IR4_reg|q[0] ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[2]      ; HEX0[0]     ; 4.644 ; 4.644 ; 4.644 ; 4.644 ;
; SW[2]      ; HEX0[1]     ; 4.599 ; 4.599 ; 4.599 ; 4.599 ;
; SW[2]      ; HEX0[2]     ; 4.605 ; 4.605 ; 4.605 ; 4.605 ;
; SW[2]      ; HEX0[3]     ; 4.467 ; 4.467 ; 4.467 ; 4.467 ;
; SW[2]      ; HEX0[4]     ; 4.597 ; 4.597 ; 4.597 ; 4.597 ;
; SW[2]      ; HEX0[5]     ; 4.459 ; 4.459 ; 4.459 ; 4.459 ;
; SW[2]      ; HEX0[6]     ; 4.538 ; 4.538 ; 4.538 ; 4.538 ;
; SW[2]      ; HEX1[0]     ; 5.307 ; 5.307 ; 5.307 ; 5.307 ;
; SW[2]      ; HEX1[1]     ; 5.378 ; 5.378 ; 5.378 ; 5.378 ;
; SW[2]      ; HEX1[2]     ; 5.125 ; 5.125 ; 5.125 ; 5.125 ;
; SW[2]      ; HEX1[3]     ; 5.104 ; 5.104 ; 5.104 ; 5.104 ;
; SW[2]      ; HEX1[4]     ; 5.151 ; 5.151 ; 5.151 ; 5.151 ;
; SW[2]      ; HEX1[5]     ; 5.236 ; 5.236 ; 5.236 ; 5.236 ;
; SW[2]      ; HEX1[6]     ; 5.252 ; 5.252 ; 5.252 ; 5.252 ;
; SW[2]      ; HEX2[0]     ; 5.144 ; 5.144 ; 5.144 ; 5.144 ;
; SW[2]      ; HEX2[1]     ; 5.001 ; 5.001 ; 5.001 ; 5.001 ;
; SW[2]      ; HEX2[2]     ; 5.053 ; 5.053 ; 5.053 ; 5.053 ;
; SW[2]      ; HEX2[3]     ; 5.371 ; 5.371 ; 5.371 ; 5.371 ;
; SW[2]      ; HEX2[4]     ; 5.347 ; 5.347 ; 5.347 ; 5.347 ;
; SW[2]      ; HEX2[5]     ; 5.372 ; 5.372 ; 5.372 ; 5.372 ;
; SW[2]      ; HEX2[6]     ; 5.334 ; 5.334 ; 5.334 ; 5.334 ;
; SW[2]      ; HEX3[0]     ; 4.518 ; 4.518 ; 4.518 ; 4.518 ;
; SW[2]      ; HEX3[1]     ; 5.150 ; 5.150 ; 5.150 ; 5.150 ;
; SW[2]      ; HEX3[2]     ; 5.168 ; 5.168 ; 5.168 ; 5.168 ;
; SW[2]      ; HEX3[3]     ; 5.018 ; 5.018 ; 5.018 ; 5.018 ;
; SW[2]      ; HEX3[4]     ; 5.065 ; 5.065 ; 5.065 ; 5.065 ;
; SW[2]      ; HEX3[5]     ; 4.721 ; 4.721 ; 4.721 ; 4.721 ;
; SW[2]      ; HEX3[6]     ; 4.710 ; 4.710 ; 4.710 ; 4.710 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[2]      ; HEX0[0]     ; 4.444 ; 4.444 ; 4.444 ; 4.444 ;
; SW[2]      ; HEX0[1]     ; 4.398 ; 4.398 ; 4.398 ; 4.398 ;
; SW[2]      ; HEX0[2]     ; 4.398 ; 4.398 ; 4.398 ; 4.398 ;
; SW[2]      ; HEX0[3]     ; 4.263 ; 4.263 ; 4.263 ; 4.263 ;
; SW[2]      ; HEX0[4]     ; 4.398 ; 4.398 ; 4.398 ; 4.398 ;
; SW[2]      ; HEX0[5]     ; 4.259 ; 4.259 ; 4.259 ; 4.259 ;
; SW[2]      ; HEX0[6]     ; 4.337 ; 4.337 ; 4.337 ; 4.337 ;
; SW[2]      ; HEX1[0]     ; 4.917 ; 4.917 ; 4.917 ; 4.917 ;
; SW[2]      ; HEX1[1]     ; 4.983 ; 4.983 ; 4.983 ; 4.983 ;
; SW[2]      ; HEX1[2]     ; 4.729 ; 4.729 ; 4.729 ; 4.729 ;
; SW[2]      ; HEX1[3]     ; 4.703 ; 4.703 ; 4.703 ; 4.703 ;
; SW[2]      ; HEX1[4]     ; 4.736 ; 4.736 ; 4.736 ; 4.736 ;
; SW[2]      ; HEX1[5]     ; 4.826 ; 4.826 ; 4.826 ; 4.826 ;
; SW[2]      ; HEX1[6]     ; 4.860 ; 4.860 ; 4.860 ; 4.860 ;
; SW[2]      ; HEX2[0]     ; 4.620 ; 4.620 ; 4.620 ; 4.620 ;
; SW[2]      ; HEX2[1]     ; 4.477 ; 4.477 ; 4.477 ; 4.477 ;
; SW[2]      ; HEX2[2]     ; 4.522 ; 4.522 ; 4.522 ; 4.522 ;
; SW[2]      ; HEX2[3]     ; 5.130 ; 5.130 ; 5.130 ; 5.130 ;
; SW[2]      ; HEX2[4]     ; 5.115 ; 5.115 ; 5.115 ; 5.115 ;
; SW[2]      ; HEX2[5]     ; 5.140 ; 5.140 ; 5.140 ; 5.140 ;
; SW[2]      ; HEX2[6]     ; 5.097 ; 5.097 ; 5.097 ; 5.097 ;
; SW[2]      ; HEX3[0]     ; 4.336 ; 4.336 ; 4.336 ; 4.336 ;
; SW[2]      ; HEX3[1]     ; 4.966 ; 4.966 ; 4.966 ; 4.966 ;
; SW[2]      ; HEX3[2]     ; 4.985 ; 4.985 ; 4.985 ; 4.985 ;
; SW[2]      ; HEX3[3]     ; 4.833 ; 4.833 ; 4.833 ; 4.833 ;
; SW[2]      ; HEX3[4]     ; 4.881 ; 4.881 ; 4.881 ; 4.881 ;
; SW[2]      ; HEX3[5]     ; 4.538 ; 4.538 ; 4.538 ; 4.538 ;
; SW[2]      ; HEX3[6]     ; 4.524 ; 4.524 ; 4.524 ; 4.524 ;
+------------+-------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                         ;
+-----------------------------+----------+---------+----------+---------+---------------------+
; Clock                       ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack            ; -8.754   ; -2.836  ; N/A      ; N/A     ; -2.000              ;
;  KEY[1]                     ; -8.754   ; -1.968  ; N/A      ; N/A     ; -2.000              ;
;  register_8bit:IR1_reg|q[0] ; -2.034   ; -2.489  ; N/A      ; N/A     ; 0.500               ;
;  register_8bit:IR3_reg|q[0] ; -3.770   ; -2.674  ; N/A      ; N/A     ; 0.500               ;
;  register_8bit:IR4_reg|q[0] ; -1.403   ; -2.836  ; N/A      ; N/A     ; 0.500               ;
; Design-wide TNS             ; -540.512 ; -58.172 ; 0.0      ; 0.0     ; -313.222            ;
;  KEY[1]                     ; -506.461 ; -39.287 ; N/A      ; N/A     ; -313.222            ;
;  register_8bit:IR1_reg|q[0] ; -5.342   ; -7.192  ; N/A      ; N/A     ; 0.000               ;
;  register_8bit:IR3_reg|q[0] ; -26.897  ; -18.789 ; N/A      ; N/A     ; 0.000               ;
;  register_8bit:IR4_reg|q[0] ; -1.812   ; -5.666  ; N/A      ; N/A     ; 0.000               ;
+-----------------------------+----------+---------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                              ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; HEX0[*]   ; KEY[1]                     ; 10.204 ; 10.204 ; Rise       ; KEY[1]                     ;
;  HEX0[0]  ; KEY[1]                     ; 10.204 ; 10.204 ; Rise       ; KEY[1]                     ;
;  HEX0[1]  ; KEY[1]                     ; 10.134 ; 10.134 ; Rise       ; KEY[1]                     ;
;  HEX0[2]  ; KEY[1]                     ; 10.120 ; 10.120 ; Rise       ; KEY[1]                     ;
;  HEX0[3]  ; KEY[1]                     ; 9.834  ; 9.834  ; Rise       ; KEY[1]                     ;
;  HEX0[4]  ; KEY[1]                     ; 10.107 ; 10.107 ; Rise       ; KEY[1]                     ;
;  HEX0[5]  ; KEY[1]                     ; 9.808  ; 9.808  ; Rise       ; KEY[1]                     ;
;  HEX0[6]  ; KEY[1]                     ; 10.025 ; 10.025 ; Rise       ; KEY[1]                     ;
; HEX1[*]   ; KEY[1]                     ; 11.934 ; 11.934 ; Rise       ; KEY[1]                     ;
;  HEX1[0]  ; KEY[1]                     ; 11.793 ; 11.793 ; Rise       ; KEY[1]                     ;
;  HEX1[1]  ; KEY[1]                     ; 11.934 ; 11.934 ; Rise       ; KEY[1]                     ;
;  HEX1[2]  ; KEY[1]                     ; 11.489 ; 11.489 ; Rise       ; KEY[1]                     ;
;  HEX1[3]  ; KEY[1]                     ; 11.447 ; 11.447 ; Rise       ; KEY[1]                     ;
;  HEX1[4]  ; KEY[1]                     ; 11.500 ; 11.500 ; Rise       ; KEY[1]                     ;
;  HEX1[5]  ; KEY[1]                     ; 11.725 ; 11.725 ; Rise       ; KEY[1]                     ;
;  HEX1[6]  ; KEY[1]                     ; 11.756 ; 11.756 ; Rise       ; KEY[1]                     ;
; HEX2[*]   ; KEY[1]                     ; 11.683 ; 11.683 ; Rise       ; KEY[1]                     ;
;  HEX2[0]  ; KEY[1]                     ; 11.373 ; 11.373 ; Rise       ; KEY[1]                     ;
;  HEX2[1]  ; KEY[1]                     ; 11.093 ; 11.093 ; Rise       ; KEY[1]                     ;
;  HEX2[2]  ; KEY[1]                     ; 11.121 ; 11.121 ; Rise       ; KEY[1]                     ;
;  HEX2[3]  ; KEY[1]                     ; 11.667 ; 11.667 ; Rise       ; KEY[1]                     ;
;  HEX2[4]  ; KEY[1]                     ; 11.646 ; 11.646 ; Rise       ; KEY[1]                     ;
;  HEX2[5]  ; KEY[1]                     ; 11.683 ; 11.683 ; Rise       ; KEY[1]                     ;
;  HEX2[6]  ; KEY[1]                     ; 11.633 ; 11.633 ; Rise       ; KEY[1]                     ;
; HEX3[*]   ; KEY[1]                     ; 11.417 ; 11.417 ; Rise       ; KEY[1]                     ;
;  HEX3[0]  ; KEY[1]                     ; 9.899  ; 9.899  ; Rise       ; KEY[1]                     ;
;  HEX3[1]  ; KEY[1]                     ; 10.992 ; 10.992 ; Rise       ; KEY[1]                     ;
;  HEX3[2]  ; KEY[1]                     ; 11.417 ; 11.417 ; Rise       ; KEY[1]                     ;
;  HEX3[3]  ; KEY[1]                     ; 11.114 ; 11.114 ; Rise       ; KEY[1]                     ;
;  HEX3[4]  ; KEY[1]                     ; 11.193 ; 11.193 ; Rise       ; KEY[1]                     ;
;  HEX3[5]  ; KEY[1]                     ; 10.418 ; 10.418 ; Rise       ; KEY[1]                     ;
;  HEX3[6]  ; KEY[1]                     ; 10.378 ; 10.378 ; Rise       ; KEY[1]                     ;
; HEX4[*]   ; KEY[1]                     ; 9.016  ; 9.016  ; Rise       ; KEY[1]                     ;
;  HEX4[0]  ; KEY[1]                     ; 9.016  ; 9.016  ; Rise       ; KEY[1]                     ;
;  HEX4[1]  ; KEY[1]                     ; 8.339  ; 8.339  ; Rise       ; KEY[1]                     ;
;  HEX4[2]  ; KEY[1]                     ; 8.503  ; 8.503  ; Rise       ; KEY[1]                     ;
;  HEX4[3]  ; KEY[1]                     ; 8.697  ; 8.697  ; Rise       ; KEY[1]                     ;
;  HEX4[4]  ; KEY[1]                     ; 8.014  ; 8.014  ; Rise       ; KEY[1]                     ;
;  HEX4[5]  ; KEY[1]                     ; 8.448  ; 8.448  ; Rise       ; KEY[1]                     ;
;  HEX4[6]  ; KEY[1]                     ; 8.239  ; 8.239  ; Rise       ; KEY[1]                     ;
; HEX5[*]   ; KEY[1]                     ; 10.146 ; 10.146 ; Rise       ; KEY[1]                     ;
;  HEX5[0]  ; KEY[1]                     ; 10.146 ; 10.146 ; Rise       ; KEY[1]                     ;
;  HEX5[1]  ; KEY[1]                     ; 9.013  ; 9.013  ; Rise       ; KEY[1]                     ;
;  HEX5[2]  ; KEY[1]                     ; 9.088  ; 9.088  ; Rise       ; KEY[1]                     ;
;  HEX5[3]  ; KEY[1]                     ; 8.187  ; 8.187  ; Rise       ; KEY[1]                     ;
;  HEX5[4]  ; KEY[1]                     ; 9.097  ; 9.097  ; Rise       ; KEY[1]                     ;
;  HEX5[5]  ; KEY[1]                     ; 9.012  ; 9.012  ; Rise       ; KEY[1]                     ;
;  HEX5[6]  ; KEY[1]                     ; 8.209  ; 8.209  ; Rise       ; KEY[1]                     ;
; HEX6[*]   ; KEY[1]                     ; 9.918  ; 9.918  ; Rise       ; KEY[1]                     ;
;  HEX6[0]  ; KEY[1]                     ; 9.465  ; 9.465  ; Rise       ; KEY[1]                     ;
;  HEX6[1]  ; KEY[1]                     ; 9.579  ; 9.579  ; Rise       ; KEY[1]                     ;
;  HEX6[2]  ; KEY[1]                     ; 9.587  ; 9.587  ; Rise       ; KEY[1]                     ;
;  HEX6[3]  ; KEY[1]                     ; 9.910  ; 9.910  ; Rise       ; KEY[1]                     ;
;  HEX6[4]  ; KEY[1]                     ; 9.918  ; 9.918  ; Rise       ; KEY[1]                     ;
;  HEX6[5]  ; KEY[1]                     ; 9.907  ; 9.907  ; Rise       ; KEY[1]                     ;
;  HEX6[6]  ; KEY[1]                     ; 9.884  ; 9.884  ; Rise       ; KEY[1]                     ;
; HEX7[*]   ; KEY[1]                     ; 10.771 ; 10.771 ; Rise       ; KEY[1]                     ;
;  HEX7[0]  ; KEY[1]                     ; 10.479 ; 10.479 ; Rise       ; KEY[1]                     ;
;  HEX7[1]  ; KEY[1]                     ; 10.479 ; 10.479 ; Rise       ; KEY[1]                     ;
;  HEX7[2]  ; KEY[1]                     ; 10.422 ; 10.422 ; Rise       ; KEY[1]                     ;
;  HEX7[3]  ; KEY[1]                     ; 10.441 ; 10.441 ; Rise       ; KEY[1]                     ;
;  HEX7[4]  ; KEY[1]                     ; 10.461 ; 10.461 ; Rise       ; KEY[1]                     ;
;  HEX7[5]  ; KEY[1]                     ; 10.734 ; 10.734 ; Rise       ; KEY[1]                     ;
;  HEX7[6]  ; KEY[1]                     ; 10.771 ; 10.771 ; Rise       ; KEY[1]                     ;
; LEDG[*]   ; KEY[1]                     ; 11.562 ; 11.562 ; Rise       ; KEY[1]                     ;
;  LEDG[0]  ; KEY[1]                     ; 8.174  ; 8.174  ; Rise       ; KEY[1]                     ;
;  LEDG[1]  ; KEY[1]                     ; 7.938  ; 7.938  ; Rise       ; KEY[1]                     ;
;  LEDG[7]  ; KEY[1]                     ; 11.562 ; 11.562 ; Rise       ; KEY[1]                     ;
; LEDR[*]   ; KEY[1]                     ; 11.420 ; 11.420 ; Rise       ; KEY[1]                     ;
;  LEDR[1]  ; KEY[1]                     ; 9.616  ; 9.616  ; Rise       ; KEY[1]                     ;
;  LEDR[13] ; KEY[1]                     ; 8.844  ; 8.844  ; Rise       ; KEY[1]                     ;
;  LEDR[14] ; KEY[1]                     ; 9.330  ; 9.330  ; Rise       ; KEY[1]                     ;
;  LEDR[17] ; KEY[1]                     ; 11.420 ; 11.420 ; Rise       ; KEY[1]                     ;
; LEDR[*]   ; register_8bit:IR1_reg|q[0] ; 9.156  ; 9.156  ; Rise       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[12] ; register_8bit:IR1_reg|q[0] ; 9.156  ; 9.156  ; Rise       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[13] ; register_8bit:IR1_reg|q[0] ;        ; 5.392  ; Rise       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[17] ; register_8bit:IR1_reg|q[0] ;        ; 7.968  ; Rise       ; register_8bit:IR1_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR1_reg|q[0] ; 7.968  ;        ; Fall       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[13] ; register_8bit:IR1_reg|q[0] ; 5.392  ;        ; Fall       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[17] ; register_8bit:IR1_reg|q[0] ; 7.968  ;        ; Fall       ; register_8bit:IR1_reg|q[0] ;
; LEDG[*]   ; register_8bit:IR3_reg|q[0] ; 7.885  ; 7.885  ; Rise       ; register_8bit:IR3_reg|q[0] ;
;  LEDG[7]  ; register_8bit:IR3_reg|q[0] ; 7.885  ; 7.885  ; Rise       ; register_8bit:IR3_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR3_reg|q[0] ;        ; 6.153  ; Rise       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[14] ; register_8bit:IR3_reg|q[0] ;        ; 6.153  ; Rise       ; register_8bit:IR3_reg|q[0] ;
; LEDG[*]   ; register_8bit:IR3_reg|q[0] ; 7.885  ; 7.885  ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDG[7]  ; register_8bit:IR3_reg|q[0] ; 7.885  ; 7.885  ; Fall       ; register_8bit:IR3_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR3_reg|q[0] ; 10.926 ; 10.926 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[3]  ; register_8bit:IR3_reg|q[0] ; 9.477  ; 9.477  ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[4]  ; register_8bit:IR3_reg|q[0] ; 9.923  ; 9.923  ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[5]  ; register_8bit:IR3_reg|q[0] ; 10.926 ; 10.926 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[6]  ; register_8bit:IR3_reg|q[0] ; 10.758 ; 10.758 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[7]  ; register_8bit:IR3_reg|q[0] ; 9.831  ; 9.831  ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[8]  ; register_8bit:IR3_reg|q[0] ; 9.369  ; 9.369  ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[9]  ; register_8bit:IR3_reg|q[0] ; 9.415  ; 9.415  ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[14] ; register_8bit:IR3_reg|q[0] ; 6.153  ;        ; Fall       ; register_8bit:IR3_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR4_reg|q[0] ; 6.091  ; 6.091  ; Rise       ; register_8bit:IR4_reg|q[0] ;
;  LEDR[1]  ; register_8bit:IR4_reg|q[0] ; 6.091  ; 6.091  ; Rise       ; register_8bit:IR4_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR4_reg|q[0] ; 6.091  ; 6.091  ; Fall       ; register_8bit:IR4_reg|q[0] ;
;  LEDR[1]  ; register_8bit:IR4_reg|q[0] ; 6.091  ; 6.091  ; Fall       ; register_8bit:IR4_reg|q[0] ;
+-----------+----------------------------+--------+--------+------------+----------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; HEX0[*]   ; KEY[1]                     ; 4.692 ; 4.692 ; Rise       ; KEY[1]                     ;
;  HEX0[0]  ; KEY[1]                     ; 4.877 ; 4.877 ; Rise       ; KEY[1]                     ;
;  HEX0[1]  ; KEY[1]                     ; 4.831 ; 4.831 ; Rise       ; KEY[1]                     ;
;  HEX0[2]  ; KEY[1]                     ; 4.831 ; 4.831 ; Rise       ; KEY[1]                     ;
;  HEX0[3]  ; KEY[1]                     ; 4.696 ; 4.696 ; Rise       ; KEY[1]                     ;
;  HEX0[4]  ; KEY[1]                     ; 4.831 ; 4.831 ; Rise       ; KEY[1]                     ;
;  HEX0[5]  ; KEY[1]                     ; 4.692 ; 4.692 ; Rise       ; KEY[1]                     ;
;  HEX0[6]  ; KEY[1]                     ; 4.770 ; 4.770 ; Rise       ; KEY[1]                     ;
; HEX1[*]   ; KEY[1]                     ; 5.066 ; 5.066 ; Rise       ; KEY[1]                     ;
;  HEX1[0]  ; KEY[1]                     ; 5.280 ; 5.280 ; Rise       ; KEY[1]                     ;
;  HEX1[1]  ; KEY[1]                     ; 5.346 ; 5.346 ; Rise       ; KEY[1]                     ;
;  HEX1[2]  ; KEY[1]                     ; 5.092 ; 5.092 ; Rise       ; KEY[1]                     ;
;  HEX1[3]  ; KEY[1]                     ; 5.066 ; 5.066 ; Rise       ; KEY[1]                     ;
;  HEX1[4]  ; KEY[1]                     ; 5.099 ; 5.099 ; Rise       ; KEY[1]                     ;
;  HEX1[5]  ; KEY[1]                     ; 5.189 ; 5.189 ; Rise       ; KEY[1]                     ;
;  HEX1[6]  ; KEY[1]                     ; 5.223 ; 5.223 ; Rise       ; KEY[1]                     ;
; HEX2[*]   ; KEY[1]                     ; 4.893 ; 4.893 ; Rise       ; KEY[1]                     ;
;  HEX2[0]  ; KEY[1]                     ; 5.036 ; 5.036 ; Rise       ; KEY[1]                     ;
;  HEX2[1]  ; KEY[1]                     ; 4.893 ; 4.893 ; Rise       ; KEY[1]                     ;
;  HEX2[2]  ; KEY[1]                     ; 4.938 ; 4.938 ; Rise       ; KEY[1]                     ;
;  HEX2[3]  ; KEY[1]                     ; 5.473 ; 5.473 ; Rise       ; KEY[1]                     ;
;  HEX2[4]  ; KEY[1]                     ; 5.451 ; 5.451 ; Rise       ; KEY[1]                     ;
;  HEX2[5]  ; KEY[1]                     ; 5.476 ; 5.476 ; Rise       ; KEY[1]                     ;
;  HEX2[6]  ; KEY[1]                     ; 5.434 ; 5.434 ; Rise       ; KEY[1]                     ;
; HEX3[*]   ; KEY[1]                     ; 4.759 ; 4.759 ; Rise       ; KEY[1]                     ;
;  HEX3[0]  ; KEY[1]                     ; 4.759 ; 4.759 ; Rise       ; KEY[1]                     ;
;  HEX3[1]  ; KEY[1]                     ; 5.395 ; 5.395 ; Rise       ; KEY[1]                     ;
;  HEX3[2]  ; KEY[1]                     ; 5.414 ; 5.414 ; Rise       ; KEY[1]                     ;
;  HEX3[3]  ; KEY[1]                     ; 5.262 ; 5.262 ; Rise       ; KEY[1]                     ;
;  HEX3[4]  ; KEY[1]                     ; 5.310 ; 5.310 ; Rise       ; KEY[1]                     ;
;  HEX3[5]  ; KEY[1]                     ; 4.957 ; 4.957 ; Rise       ; KEY[1]                     ;
;  HEX3[6]  ; KEY[1]                     ; 4.953 ; 4.953 ; Rise       ; KEY[1]                     ;
; HEX4[*]   ; KEY[1]                     ; 4.219 ; 4.219 ; Rise       ; KEY[1]                     ;
;  HEX4[0]  ; KEY[1]                     ; 4.619 ; 4.619 ; Rise       ; KEY[1]                     ;
;  HEX4[1]  ; KEY[1]                     ; 4.360 ; 4.360 ; Rise       ; KEY[1]                     ;
;  HEX4[2]  ; KEY[1]                     ; 4.451 ; 4.451 ; Rise       ; KEY[1]                     ;
;  HEX4[3]  ; KEY[1]                     ; 4.475 ; 4.475 ; Rise       ; KEY[1]                     ;
;  HEX4[4]  ; KEY[1]                     ; 4.219 ; 4.219 ; Rise       ; KEY[1]                     ;
;  HEX4[5]  ; KEY[1]                     ; 4.396 ; 4.396 ; Rise       ; KEY[1]                     ;
;  HEX4[6]  ; KEY[1]                     ; 4.312 ; 4.312 ; Rise       ; KEY[1]                     ;
; HEX5[*]   ; KEY[1]                     ; 4.101 ; 4.101 ; Rise       ; KEY[1]                     ;
;  HEX5[0]  ; KEY[1]                     ; 4.733 ; 4.733 ; Rise       ; KEY[1]                     ;
;  HEX5[1]  ; KEY[1]                     ; 4.443 ; 4.443 ; Rise       ; KEY[1]                     ;
;  HEX5[2]  ; KEY[1]                     ; 4.466 ; 4.466 ; Rise       ; KEY[1]                     ;
;  HEX5[3]  ; KEY[1]                     ; 4.115 ; 4.115 ; Rise       ; KEY[1]                     ;
;  HEX5[4]  ; KEY[1]                     ; 4.468 ; 4.468 ; Rise       ; KEY[1]                     ;
;  HEX5[5]  ; KEY[1]                     ; 4.444 ; 4.444 ; Rise       ; KEY[1]                     ;
;  HEX5[6]  ; KEY[1]                     ; 4.101 ; 4.101 ; Rise       ; KEY[1]                     ;
; HEX6[*]   ; KEY[1]                     ; 4.461 ; 4.461 ; Rise       ; KEY[1]                     ;
;  HEX6[0]  ; KEY[1]                     ; 4.461 ; 4.461 ; Rise       ; KEY[1]                     ;
;  HEX6[1]  ; KEY[1]                     ; 4.511 ; 4.511 ; Rise       ; KEY[1]                     ;
;  HEX6[2]  ; KEY[1]                     ; 4.515 ; 4.515 ; Rise       ; KEY[1]                     ;
;  HEX6[3]  ; KEY[1]                     ; 4.699 ; 4.699 ; Rise       ; KEY[1]                     ;
;  HEX6[4]  ; KEY[1]                     ; 4.692 ; 4.692 ; Rise       ; KEY[1]                     ;
;  HEX6[5]  ; KEY[1]                     ; 4.681 ; 4.681 ; Rise       ; KEY[1]                     ;
;  HEX6[6]  ; KEY[1]                     ; 4.673 ; 4.673 ; Rise       ; KEY[1]                     ;
; HEX7[*]   ; KEY[1]                     ; 4.808 ; 4.808 ; Rise       ; KEY[1]                     ;
;  HEX7[0]  ; KEY[1]                     ; 4.833 ; 4.833 ; Rise       ; KEY[1]                     ;
;  HEX7[1]  ; KEY[1]                     ; 4.834 ; 4.834 ; Rise       ; KEY[1]                     ;
;  HEX7[2]  ; KEY[1]                     ; 4.808 ; 4.808 ; Rise       ; KEY[1]                     ;
;  HEX7[3]  ; KEY[1]                     ; 4.808 ; 4.808 ; Rise       ; KEY[1]                     ;
;  HEX7[4]  ; KEY[1]                     ; 4.815 ; 4.815 ; Rise       ; KEY[1]                     ;
;  HEX7[5]  ; KEY[1]                     ; 4.966 ; 4.966 ; Rise       ; KEY[1]                     ;
;  HEX7[6]  ; KEY[1]                     ; 4.958 ; 4.958 ; Rise       ; KEY[1]                     ;
; LEDG[*]   ; KEY[1]                     ; 4.446 ; 4.446 ; Rise       ; KEY[1]                     ;
;  LEDG[0]  ; KEY[1]                     ; 4.537 ; 4.537 ; Rise       ; KEY[1]                     ;
;  LEDG[1]  ; KEY[1]                     ; 4.446 ; 4.446 ; Rise       ; KEY[1]                     ;
;  LEDG[7]  ; KEY[1]                     ; 5.756 ; 5.756 ; Rise       ; KEY[1]                     ;
; LEDR[*]   ; KEY[1]                     ; 4.385 ; 4.385 ; Rise       ; KEY[1]                     ;
;  LEDR[1]  ; KEY[1]                     ; 5.010 ; 5.010 ; Rise       ; KEY[1]                     ;
;  LEDR[13] ; KEY[1]                     ; 4.385 ; 4.385 ; Rise       ; KEY[1]                     ;
;  LEDR[14] ; KEY[1]                     ; 4.813 ; 4.813 ; Rise       ; KEY[1]                     ;
;  LEDR[17] ; KEY[1]                     ; 5.341 ; 5.341 ; Rise       ; KEY[1]                     ;
; LEDR[*]   ; register_8bit:IR1_reg|q[0] ; 4.824 ; 2.811 ; Rise       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[12] ; register_8bit:IR1_reg|q[0] ; 4.824 ; 4.824 ; Rise       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[13] ; register_8bit:IR1_reg|q[0] ;       ; 2.811 ; Rise       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[17] ; register_8bit:IR1_reg|q[0] ;       ; 4.088 ; Rise       ; register_8bit:IR1_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR1_reg|q[0] ; 2.811 ;       ; Fall       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[13] ; register_8bit:IR1_reg|q[0] ; 2.811 ;       ; Fall       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[17] ; register_8bit:IR1_reg|q[0] ; 4.088 ;       ; Fall       ; register_8bit:IR1_reg|q[0] ;
; LEDG[*]   ; register_8bit:IR3_reg|q[0] ; 3.875 ; 3.875 ; Rise       ; register_8bit:IR3_reg|q[0] ;
;  LEDG[7]  ; register_8bit:IR3_reg|q[0] ; 3.875 ; 3.875 ; Rise       ; register_8bit:IR3_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR3_reg|q[0] ;       ; 3.131 ; Rise       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[14] ; register_8bit:IR3_reg|q[0] ;       ; 3.131 ; Rise       ; register_8bit:IR3_reg|q[0] ;
; LEDG[*]   ; register_8bit:IR3_reg|q[0] ; 3.875 ; 3.875 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDG[7]  ; register_8bit:IR3_reg|q[0] ; 3.875 ; 3.875 ; Fall       ; register_8bit:IR3_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR3_reg|q[0] ; 3.131 ; 4.869 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[3]  ; register_8bit:IR3_reg|q[0] ; 4.962 ; 4.962 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[4]  ; register_8bit:IR3_reg|q[0] ; 5.159 ; 5.159 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[5]  ; register_8bit:IR3_reg|q[0] ; 5.611 ; 5.611 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[6]  ; register_8bit:IR3_reg|q[0] ; 5.513 ; 5.513 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[7]  ; register_8bit:IR3_reg|q[0] ; 5.140 ; 5.140 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[8]  ; register_8bit:IR3_reg|q[0] ; 4.869 ; 4.869 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[9]  ; register_8bit:IR3_reg|q[0] ; 4.887 ; 4.887 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[14] ; register_8bit:IR3_reg|q[0] ; 3.131 ;       ; Fall       ; register_8bit:IR3_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR4_reg|q[0] ; 3.206 ; 3.206 ; Rise       ; register_8bit:IR4_reg|q[0] ;
;  LEDR[1]  ; register_8bit:IR4_reg|q[0] ; 3.206 ; 3.206 ; Rise       ; register_8bit:IR4_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR4_reg|q[0] ; 3.206 ; 3.206 ; Fall       ; register_8bit:IR4_reg|q[0] ;
;  LEDR[1]  ; register_8bit:IR4_reg|q[0] ; 3.206 ; 3.206 ; Fall       ; register_8bit:IR4_reg|q[0] ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW[2]      ; HEX0[0]     ; 9.130  ; 9.130  ; 9.130  ; 9.130  ;
; SW[2]      ; HEX0[1]     ; 9.060  ; 9.060  ; 9.060  ; 9.060  ;
; SW[2]      ; HEX0[2]     ; 9.046  ; 9.046  ; 9.046  ; 9.046  ;
; SW[2]      ; HEX0[3]     ; 8.760  ; 8.760  ; 8.760  ; 8.760  ;
; SW[2]      ; HEX0[4]     ; 9.033  ; 9.033  ; 9.033  ; 9.033  ;
; SW[2]      ; HEX0[5]     ; 8.734  ; 8.734  ; 8.734  ; 8.734  ;
; SW[2]      ; HEX0[6]     ; 8.951  ; 8.951  ; 8.951  ; 8.951  ;
; SW[2]      ; HEX1[0]     ; 10.685 ; 10.685 ; 10.685 ; 10.685 ;
; SW[2]      ; HEX1[1]     ; 10.823 ; 10.823 ; 10.823 ; 10.823 ;
; SW[2]      ; HEX1[2]     ; 10.359 ; 10.359 ; 10.359 ; 10.359 ;
; SW[2]      ; HEX1[3]     ; 10.340 ; 10.340 ; 10.340 ; 10.340 ;
; SW[2]      ; HEX1[4]     ; 10.409 ; 10.409 ; 10.409 ; 10.409 ;
; SW[2]      ; HEX1[5]     ; 10.632 ; 10.632 ; 10.632 ; 10.632 ;
; SW[2]      ; HEX1[6]     ; 10.650 ; 10.650 ; 10.650 ; 10.650 ;
; SW[2]      ; HEX2[0]     ; 10.319 ; 10.319 ; 10.319 ; 10.319 ;
; SW[2]      ; HEX2[1]     ; 10.039 ; 10.039 ; 10.039 ; 10.039 ;
; SW[2]      ; HEX2[2]     ; 10.067 ; 10.067 ; 10.067 ; 10.067 ;
; SW[2]      ; HEX2[3]     ; 10.585 ; 10.585 ; 10.585 ; 10.585 ;
; SW[2]      ; HEX2[4]     ; 10.563 ; 10.563 ; 10.563 ; 10.563 ;
; SW[2]      ; HEX2[5]     ; 10.599 ; 10.599 ; 10.599 ; 10.599 ;
; SW[2]      ; HEX2[6]     ; 10.544 ; 10.544 ; 10.544 ; 10.544 ;
; SW[2]      ; HEX3[0]     ; 8.944  ; 8.944  ; 8.944  ; 8.944  ;
; SW[2]      ; HEX3[1]     ; 10.037 ; 10.037 ; 10.037 ; 10.037 ;
; SW[2]      ; HEX3[2]     ; 10.462 ; 10.462 ; 10.462 ; 10.462 ;
; SW[2]      ; HEX3[3]     ; 10.159 ; 10.159 ; 10.159 ; 10.159 ;
; SW[2]      ; HEX3[4]     ; 10.238 ; 10.238 ; 10.238 ; 10.238 ;
; SW[2]      ; HEX3[5]     ; 9.463  ; 9.463  ; 9.463  ; 9.463  ;
; SW[2]      ; HEX3[6]     ; 9.423  ; 9.423  ; 9.423  ; 9.423  ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[2]      ; HEX0[0]     ; 4.444 ; 4.444 ; 4.444 ; 4.444 ;
; SW[2]      ; HEX0[1]     ; 4.398 ; 4.398 ; 4.398 ; 4.398 ;
; SW[2]      ; HEX0[2]     ; 4.398 ; 4.398 ; 4.398 ; 4.398 ;
; SW[2]      ; HEX0[3]     ; 4.263 ; 4.263 ; 4.263 ; 4.263 ;
; SW[2]      ; HEX0[4]     ; 4.398 ; 4.398 ; 4.398 ; 4.398 ;
; SW[2]      ; HEX0[5]     ; 4.259 ; 4.259 ; 4.259 ; 4.259 ;
; SW[2]      ; HEX0[6]     ; 4.337 ; 4.337 ; 4.337 ; 4.337 ;
; SW[2]      ; HEX1[0]     ; 4.917 ; 4.917 ; 4.917 ; 4.917 ;
; SW[2]      ; HEX1[1]     ; 4.983 ; 4.983 ; 4.983 ; 4.983 ;
; SW[2]      ; HEX1[2]     ; 4.729 ; 4.729 ; 4.729 ; 4.729 ;
; SW[2]      ; HEX1[3]     ; 4.703 ; 4.703 ; 4.703 ; 4.703 ;
; SW[2]      ; HEX1[4]     ; 4.736 ; 4.736 ; 4.736 ; 4.736 ;
; SW[2]      ; HEX1[5]     ; 4.826 ; 4.826 ; 4.826 ; 4.826 ;
; SW[2]      ; HEX1[6]     ; 4.860 ; 4.860 ; 4.860 ; 4.860 ;
; SW[2]      ; HEX2[0]     ; 4.620 ; 4.620 ; 4.620 ; 4.620 ;
; SW[2]      ; HEX2[1]     ; 4.477 ; 4.477 ; 4.477 ; 4.477 ;
; SW[2]      ; HEX2[2]     ; 4.522 ; 4.522 ; 4.522 ; 4.522 ;
; SW[2]      ; HEX2[3]     ; 5.130 ; 5.130 ; 5.130 ; 5.130 ;
; SW[2]      ; HEX2[4]     ; 5.115 ; 5.115 ; 5.115 ; 5.115 ;
; SW[2]      ; HEX2[5]     ; 5.140 ; 5.140 ; 5.140 ; 5.140 ;
; SW[2]      ; HEX2[6]     ; 5.097 ; 5.097 ; 5.097 ; 5.097 ;
; SW[2]      ; HEX3[0]     ; 4.336 ; 4.336 ; 4.336 ; 4.336 ;
; SW[2]      ; HEX3[1]     ; 4.966 ; 4.966 ; 4.966 ; 4.966 ;
; SW[2]      ; HEX3[2]     ; 4.985 ; 4.985 ; 4.985 ; 4.985 ;
; SW[2]      ; HEX3[3]     ; 4.833 ; 4.833 ; 4.833 ; 4.833 ;
; SW[2]      ; HEX3[4]     ; 4.881 ; 4.881 ; 4.881 ; 4.881 ;
; SW[2]      ; HEX3[5]     ; 4.538 ; 4.538 ; 4.538 ; 4.538 ;
; SW[2]      ; HEX3[6]     ; 4.524 ; 4.524 ; 4.524 ; 4.524 ;
+------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                     ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; KEY[1]                     ; KEY[1]                     ; 3702     ; 200      ; 43       ; 16       ;
; register_8bit:IR1_reg|q[0] ; KEY[1]                     ; 95       ; 55       ; 0        ; 0        ;
; register_8bit:IR3_reg|q[0] ; KEY[1]                     ; 19       ; 5145     ; 17       ; 1        ;
; register_8bit:IR4_reg|q[0] ; KEY[1]                     ; 96       ; 32       ; 0        ; 0        ;
; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 38       ; 0        ; 0        ; 0        ;
; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 3        ; 3        ; 0        ; 0        ;
; register_8bit:IR4_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 8        ; 8        ; 0        ; 0        ;
; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 26       ; 0        ; 68       ; 0        ;
; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1        ; 1        ; 9        ; 9        ;
; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 5        ; 5        ; 11       ; 11       ;
; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 8        ; 0        ; 0        ; 0        ;
; register_8bit:IR4_reg|q[0] ; register_8bit:IR4_reg|q[0] ; 2        ; 2        ; 0        ; 0        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                      ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; KEY[1]                     ; KEY[1]                     ; 3702     ; 200      ; 43       ; 16       ;
; register_8bit:IR1_reg|q[0] ; KEY[1]                     ; 95       ; 55       ; 0        ; 0        ;
; register_8bit:IR3_reg|q[0] ; KEY[1]                     ; 19       ; 5145     ; 17       ; 1        ;
; register_8bit:IR4_reg|q[0] ; KEY[1]                     ; 96       ; 32       ; 0        ; 0        ;
; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 38       ; 0        ; 0        ; 0        ;
; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 3        ; 3        ; 0        ; 0        ;
; register_8bit:IR4_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 8        ; 8        ; 0        ; 0        ;
; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 26       ; 0        ; 68       ; 0        ;
; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1        ; 1        ; 9        ; 9        ;
; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 5        ; 5        ; 11       ; 11       ;
; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 8        ; 0        ; 0        ; 0        ;
; register_8bit:IR4_reg|q[0] ; register_8bit:IR4_reg|q[0] ; 2        ; 2        ; 0        ; 0        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 144   ; 144  ;
; Unconstrained Output Ports      ; 71    ; 71   ;
; Unconstrained Output Port Paths ; 396   ; 396  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 11.1 Build 259 01/25/2012 Service Pack 2.11 SJ Web Edition
    Info: Processing started: Mon Dec 01 00:52:51 2014
Info: Command: quartus_sta multicycle -c multicycle
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): Timing Analysis is analyzing one or more combinational loops as latches
    Warning (335094): Node "Control|MemInMux|combout" is a latch
    Warning (335094): Node "Control|AddrMux|combout" is a latch
    Warning (335094): Node "Control|ALU3|combout" is a latch
    Warning (335094): Node "Control|WBWrite|combout" is a latch
    Warning (335094): Node "Control|ALUop[2]|combout" is a latch
    Warning (335094): Node "Control|R1Mux|combout" is a latch
    Warning (335094): Node "Control|R2Mux|combout" is a latch
    Warning (335094): Node "Control|ALUop[0]|combout" is a latch
    Warning (335094): Node "Control|ALUop[1]|combout" is a latch
    Warning (335094): Node "Control|ALU1[0]|combout" is a latch
    Warning (335094): Node "Control|ALU1[1]|combout" is a latch
    Warning (335094): Node "Control|ALU2[1]|combout" is a latch
    Warning (335094): Node "Control|R1Sel|combout" is a latch
    Warning (335094): Node "Control|ALU2[0]|combout" is a latch
    Warning (335094): Node "Control|RegWriteWire[0]|combout" is a latch
    Warning (335094): Node "Control|RegWriteWire[1]|combout" is a latch
Critical Warning (332012): Synopsys Design Constraints File file not found: 'multicycle.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name KEY[1] KEY[1]
    Info (332105): create_clock -period 1.000 -name register_8bit:IR3_reg|q[0] register_8bit:IR3_reg|q[0]
    Info (332105): create_clock -period 1.000 -name register_8bit:IR1_reg|q[0] register_8bit:IR1_reg|q[0]
    Info (332105): create_clock -period 1.000 -name register_8bit:IR4_reg|q[0] register_8bit:IR4_reg|q[0]
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: Control|WideOr2~0  from: datab  to: combout
    Info (332098): Cell: Control|WideOr9~0  from: datac  to: combout
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -8.754
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -8.754      -506.461 KEY[1] 
    Info (332119):    -3.770       -26.897 register_8bit:IR3_reg|q[0] 
    Info (332119):    -2.034        -5.342 register_8bit:IR1_reg|q[0] 
    Info (332119):    -1.403        -1.812 register_8bit:IR4_reg|q[0] 
Info (332146): Worst-case hold slack is -2.836
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.836        -5.666 register_8bit:IR4_reg|q[0] 
    Info (332119):    -2.674       -18.789 register_8bit:IR3_reg|q[0] 
    Info (332119):    -2.489        -7.192 register_8bit:IR1_reg|q[0] 
    Info (332119):    -1.968       -25.404 KEY[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -313.222 KEY[1] 
    Info (332119):     0.500         0.000 register_8bit:IR1_reg|q[0] 
    Info (332119):     0.500         0.000 register_8bit:IR3_reg|q[0] 
    Info (332119):     0.500         0.000 register_8bit:IR4_reg|q[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 82 output pins without output pin load capacitance assignment
    Info (306007): Pin "HEX0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: Control|WideOr2~0  from: datab  to: combout
    Info (332098): Cell: Control|WideOr9~0  from: datac  to: combout
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.539
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.539      -176.322 KEY[1] 
    Info (332119):    -1.475        -8.307 register_8bit:IR3_reg|q[0] 
    Info (332119):    -0.230        -0.391 register_8bit:IR1_reg|q[0] 
    Info (332119):     0.076         0.000 register_8bit:IR4_reg|q[0] 
Info (332146): Worst-case hold slack is -1.686
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.686        -3.367 register_8bit:IR4_reg|q[0] 
    Info (332119):    -1.485        -4.321 register_8bit:IR1_reg|q[0] 
    Info (332119):    -1.435       -11.197 register_8bit:IR3_reg|q[0] 
    Info (332119):    -1.292       -39.287 KEY[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -313.222 KEY[1] 
    Info (332119):     0.500         0.000 register_8bit:IR1_reg|q[0] 
    Info (332119):     0.500         0.000 register_8bit:IR3_reg|q[0] 
    Info (332119):     0.500         0.000 register_8bit:IR4_reg|q[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 22 warnings
    Info: Peak virtual memory: 329 megabytes
    Info: Processing ended: Mon Dec 01 00:52:58 2014
    Info: Elapsed time: 00:00:07
    Info: Total CPU time (on all processors): 00:00:06


