
#
# Copyright (c) 2015 Noa Zilberman, Yury Audzevich
# All rights reserved.
#
#  File:
#        nf_sume_10g.xdc
#
#  Author: Noa Zilberman
#
#  Description:
#        Location constraints for 4x 10GbE SFP+ interface used in reference
#        projects.
#
# This software was developed by Stanford University and the University of Cambridge Computer Laboratory
# under National Science Foundation under Grant No. CNS-0855268,
# the University of Cambridge Computer Laboratory under EPSRC INTERNET Project EP/H040536/1 and
# by the University of Cambridge Computer Laboratory under DARPA/AFRL contract FA8750-11-C-0249 ("MRC2"),
# as part of the DARPA MRC research programme.
#
# @NETFPGA_LICENSE_HEADER_START@
#
# Licensed to NetFPGA C.I.C. (NetFPGA) under one or more contributor
# license agreements. See the NOTICE file distributed with this work for
# additional information regarding copyright ownership. NetFPGA licenses this
# file to you under the NetFPGA Hardware-Software License, Version 1.0 (the
# "License"); you may not use this file except in compliance with the
# License. You may obtain a copy of the License at:
#
# http://www.netfpga-cic.org
#
# Unless required by applicable law or agreed to in writing, Work distributed
# under the License is distributed on an "AS IS" BASIS, WITHOUT WARRANTIES OR
# CONDITIONS OF ANY KIND, either express or implied.  See the License for the
# specific language governing permissions and limitations under the License.
#
# @NETFPGA_LICENSE_HEADER_END@
#


# XGE-SFP0 -- SUME -- THE FIRST INTERFACE FROM THE TOP OF THE BOARD

set_property PACKAGE_PIN M18 [get_ports sfp0_tx_disable]
set_property IOSTANDARD LVCMOS15 [get_ports sfp0_tx_disable]
set_property PACKAGE_PIN M19 [get_ports sfp0_tx_fault]
set_property IOSTANDARD LVCMOS15 [get_ports sfp0_tx_fault]
set_property PACKAGE_PIN N18 [get_ports sfp0_tx_abs]

set_property IOSTANDARD LVCMOS15 [get_ports sfp0_tx_abs]
set_property LOC GTHE2_CHANNEL_X1Y39 [get_cells -hier -filter name=~*interface_0*gthe2_i]

# XGE-SFP1 -- SUME

set_property PACKAGE_PIN B31 [get_ports sfp1_tx_disable]
set_property IOSTANDARD LVCMOS15 [get_ports sfp1_tx_disable]
set_property PACKAGE_PIN C26 [get_ports sfp1_tx_fault]
set_property IOSTANDARD LVCMOS15 [get_ports sfp1_tx_fault]
set_property PACKAGE_PIN L19 [get_ports sfp1_tx_abs]
set_property IOSTANDARD LVCMOS15 [get_ports sfp1_tx_abs]

set_property LOC GTHE2_CHANNEL_X1Y38 [get_cells -hier -filter name=~*interface_1*gthe2_i]
#set_property LOC GTHE2_CHANNEL_X1Y38 [get_cells nf_10g_interface_1/inst/nf_10g_interface_block_i/axi_10g_ethernet_i/inst/ten_gig_eth_pcs_pma/inst/gt0_gtwizard_10gbaser_multi_gt_i/gt0_gtwizard_gth_10gbaser_i/gthe2_i]

# XGE-SFP2 -- SUME

set_property PACKAGE_PIN J38 [get_ports sfp2_tx_disable]
set_property IOSTANDARD LVCMOS15 [get_ports sfp2_tx_disable]
set_property PACKAGE_PIN E39 [get_ports sfp2_tx_fault]
set_property IOSTANDARD LVCMOS15 [get_ports sfp2_tx_fault]
set_property PACKAGE_PIN J37 [get_ports sfp2_tx_abs]
set_property IOSTANDARD LVCMOS15 [get_ports sfp2_tx_abs]

set_property LOC GTHE2_CHANNEL_X1Y37 [get_cells -hier -filter name=~*interface_2*gthe2_i]

# XGE-SFP3 -- SUME -- FIRST FROM THE BOTTOM (to PCIe)

set_property PACKAGE_PIN L21 [get_ports sfp3_tx_disable]
set_property IOSTANDARD LVCMOS15 [get_ports sfp3_tx_disable]
set_property PACKAGE_PIN J26 [get_ports sfp3_tx_fault]
set_property IOSTANDARD LVCMOS15 [get_ports sfp3_tx_fault]
set_property PACKAGE_PIN H36 [get_ports sfp3_tx_abs]
set_property IOSTANDARD LVCMOS15 [get_ports sfp3_tx_abs]

set_property LOC GTHE2_CHANNEL_X1Y36 [get_cells -hier -filter name=~*interface_3*gthe2_i]
#set_property LOC GTHE2_CHANNEL_X1Y36 [get_cells nf_10g_interface_3/inst/nf_10g_interface_block_i/axi_10g_ethernet_i/inst/ten_gig_eth_pcs_pma/inst/gt0_gtwizard_10gbaser_multi_gt_i/gt0_gtwizard_gth_10gbaser_i/gthe2_i]

## -- SFP clocks
## -- The clock is supplied by Si5324 chip;
## -- the clock is configured through microblaze.
set_property PACKAGE_PIN E10 [get_ports xphy_refclk_p]
set_property PACKAGE_PIN E9 [get_ports xphy_refclk_n]
create_clock -period 6.400 [get_ports xphy_refclk_p]

#create_clock -period 6.400 -name xgemac_clk_156 [get_ports xphy_refclk_p]

# XGE TX/RX LEDs
#   GRN - TX
#   YLW - RX
set_property PACKAGE_PIN G13 [get_ports sfp0_tx_led]
set_property PACKAGE_PIN AL22 [get_ports sfp1_tx_led]
set_property PACKAGE_PIN AY18 [get_ports sfp2_tx_led]
set_property PACKAGE_PIN P31 [get_ports sfp3_tx_led]

set_property PACKAGE_PIN L15 [get_ports sfp0_rx_led]
set_property PACKAGE_PIN BA20 [get_ports sfp1_rx_led]
set_property PACKAGE_PIN AY17 [get_ports sfp2_rx_led]
set_property PACKAGE_PIN K32 [get_ports sfp3_rx_led]

set_property IOSTANDARD LVCMOS15 [get_ports sfp?_?x_led]

#set_property CLOCK_DEDICATED_ROUTE FALSE [get_nets nf_10g_shared_i/inst/refclk]

## Timing Constraints
create_clock -period 3.103 [get_pins -hier -filter name=~*interface_0*gthe2_i/RXOUTCLK]
create_clock -period 3.103 [get_pins -hier -filter name=~*interface_0*gthe2_i/TXOUTCLK]
create_clock -period 3.103 [get_pins -hier -filter name=~*interface_1*gthe2_i/RXOUTCLK]
create_clock -period 3.103 [get_pins -hier -filter name=~*interface_1*gthe2_i/TXOUTCLK]
create_clock -period 3.103 [get_pins -hier -filter name=~*interface_2*gthe2_i/RXOUTCLK]
create_clock -period 3.103 [get_pins -hier -filter name=~*interface_2*gthe2_i/TXOUTCLK]
create_clock -period 3.103 [get_pins -hier -filter name=~*interface_3*gthe2_i/RXOUTCLK]
create_clock -period 3.103 [get_pins -hier -filter name=~*interface_3*gthe2_i/TXOUTCLK]





## Timing Constraints

###################
## Other constraints
set_false_path -from [get_clocks xphy_refclk_p] -to [get_clocks clk_200]
set_false_path -from [get_clocks clk_200] -to [get_clocks xphy_refclk_p]

set_false_path -from [get_clocks clk_250mhz_mux_x0y1] -to [get_clocks clk_125mhz_x0y1]
set_false_path -from [get_clocks clk_125mhz_x0y1] -to [get_clocks clk_250mhz_mux_x0y1]

set_false_path -from [get_clocks userclk1] -to [get_clocks clk_200]
set_false_path -from [get_clocks clk_200] -to [get_clocks userclk1]

set_false_path -from [get_clocks userclk1] -to [get_clocks sys_clk]
set_false_path -from [get_clocks sys_clk] -to [get_clocks userclk1]

set_false_path -from [get_clocks userclk1] -to [get_clocks axi_clk]
set_false_path -from [get_clocks axi_clk] -to [get_clocks userclk1]

set_false_path -from [get_clocks userclk1] -to [get_clocks xphy_refclk_p]
set_false_path -from [get_clocks xphy_refclk_p] -to [get_clocks userclk1]

set_false_path -from [get_clocks -filter name=~*interface_*gthe2_i/RXOUTCLK] -to [get_clocks xphy_refclk_p]
set_false_path -from [get_clocks xphy_refclk_p] -to [get_clocks -filter name=~*interface_*gthe2_i/RXOUTCLK]

set_false_path -from [get_clocks -filter name=~*interface_*gthe2_i/TXOUTCLK] -to [get_clocks xphy_refclk_p]
set_false_path -from [get_clocks xphy_refclk_p] -to [get_clocks -filter name=~*interface_*gthe2_i/TXOUTCLK]




connect_debug_port u_ila_1/probe0 [get_nets [list {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/p4_switch_inst/_CONTROL_P4_SWITCH__set_output_port_57_control_____set_output_port_57__control_DATA_WR[0]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/p4_switch_inst/_CONTROL_P4_SWITCH__set_output_port_57_control_____set_output_port_57__control_DATA_WR[1]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/p4_switch_inst/_CONTROL_P4_SWITCH__set_output_port_57_control_____set_output_port_57__control_DATA_WR[2]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/p4_switch_inst/_CONTROL_P4_SWITCH__set_output_port_57_control_____set_output_port_57__control_DATA_WR[3]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/p4_switch_inst/_CONTROL_P4_SWITCH__set_output_port_57_control_____set_output_port_57__control_DATA_WR[4]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/p4_switch_inst/_CONTROL_P4_SWITCH__set_output_port_57_control_____set_output_port_57__control_DATA_WR[5]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/p4_switch_inst/_CONTROL_P4_SWITCH__set_output_port_57_control_____set_output_port_57__control_DATA_WR[6]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/p4_switch_inst/_CONTROL_P4_SWITCH__set_output_port_57_control_____set_output_port_57__control_DATA_WR[7]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/p4_switch_inst/_CONTROL_P4_SWITCH__set_output_port_57_control_____set_output_port_57__control_DATA_WR[8]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/p4_switch_inst/_CONTROL_P4_SWITCH__set_output_port_57_control_____set_output_port_57__control_DATA_WR[9]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/p4_switch_inst/_CONTROL_P4_SWITCH__set_output_port_57_control_____set_output_port_57__control_DATA_WR[10]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/p4_switch_inst/_CONTROL_P4_SWITCH__set_output_port_57_control_____set_output_port_57__control_DATA_WR[11]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/p4_switch_inst/_CONTROL_P4_SWITCH__set_output_port_57_control_____set_output_port_57__control_DATA_WR[12]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/p4_switch_inst/_CONTROL_P4_SWITCH__set_output_port_57_control_____set_output_port_57__control_DATA_WR[13]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/p4_switch_inst/_CONTROL_P4_SWITCH__set_output_port_57_control_____set_output_port_57__control_DATA_WR[14]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/p4_switch_inst/_CONTROL_P4_SWITCH__set_output_port_57_control_____set_output_port_57__control_DATA_WR[15]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/p4_switch_inst/_CONTROL_P4_SWITCH__set_output_port_57_control_____set_output_port_57__control_DATA_WR[16]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/p4_switch_inst/_CONTROL_P4_SWITCH__set_output_port_57_control_____set_output_port_57__control_DATA_WR[17]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/p4_switch_inst/_CONTROL_P4_SWITCH__set_output_port_57_control_____set_output_port_57__control_DATA_WR[18]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/p4_switch_inst/_CONTROL_P4_SWITCH__set_output_port_57_control_____set_output_port_57__control_DATA_WR[19]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/p4_switch_inst/_CONTROL_P4_SWITCH__set_output_port_57_control_____set_output_port_57__control_DATA_WR[20]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/p4_switch_inst/_CONTROL_P4_SWITCH__set_output_port_57_control_____set_output_port_57__control_DATA_WR[21]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/p4_switch_inst/_CONTROL_P4_SWITCH__set_output_port_57_control_____set_output_port_57__control_DATA_WR[22]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/p4_switch_inst/_CONTROL_P4_SWITCH__set_output_port_57_control_____set_output_port_57__control_DATA_WR[23]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/p4_switch_inst/_CONTROL_P4_SWITCH__set_output_port_57_control_____set_output_port_57__control_DATA_WR[24]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/p4_switch_inst/_CONTROL_P4_SWITCH__set_output_port_57_control_____set_output_port_57__control_DATA_WR[25]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/p4_switch_inst/_CONTROL_P4_SWITCH__set_output_port_57_control_____set_output_port_57__control_DATA_WR[26]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/p4_switch_inst/_CONTROL_P4_SWITCH__set_output_port_57_control_____set_output_port_57__control_DATA_WR[27]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/p4_switch_inst/_CONTROL_P4_SWITCH__set_output_port_57_control_____set_output_port_57__control_DATA_WR[28]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/p4_switch_inst/_CONTROL_P4_SWITCH__set_output_port_57_control_____set_output_port_57__control_DATA_WR[29]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/p4_switch_inst/_CONTROL_P4_SWITCH__set_output_port_57_control_____set_output_port_57__control_DATA_WR[30]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/p4_switch_inst/_CONTROL_P4_SWITCH__set_output_port_57_control_____set_output_port_57__control_DATA_WR[31]}]]
connect_debug_port u_ila_1/probe1 [get_nets [list {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/p4_switch_inst/_CONTROL_P4_SWITCH__set_output_port_57_control_____set_output_port_57__control_ADDR[0]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/p4_switch_inst/_CONTROL_P4_SWITCH__set_output_port_57_control_____set_output_port_57__control_ADDR[1]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/p4_switch_inst/_CONTROL_P4_SWITCH__set_output_port_57_control_____set_output_port_57__control_ADDR[2]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/p4_switch_inst/_CONTROL_P4_SWITCH__set_output_port_57_control_____set_output_port_57__control_ADDR[3]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/p4_switch_inst/_CONTROL_P4_SWITCH__set_output_port_57_control_____set_output_port_57__control_ADDR[4]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/p4_switch_inst/_CONTROL_P4_SWITCH__set_output_port_57_control_____set_output_port_57__control_ADDR[5]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/p4_switch_inst/_CONTROL_P4_SWITCH__set_output_port_57_control_____set_output_port_57__control_ADDR[6]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/p4_switch_inst/_CONTROL_P4_SWITCH__set_output_port_57_control_____set_output_port_57__control_ADDR[7]}]]
connect_debug_port u_ila_1/probe11 [get_nets [list nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/p4_switch_inst/_CONTROL_P4_SWITCH__set_output_port_57_control_____set_output_port_57__control_EN]]
connect_debug_port u_ila_1/probe12 [get_nets [list nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/p4_switch_inst/_CONTROL_P4_SWITCH__set_output_port_57_control_____set_output_port_57__control_RW]]

connect_debug_port u_ila_1/probe0 [get_nets [list {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/config_machine/write_index[0]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/config_machine/write_index[1]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/config_machine/write_index[2]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/config_machine/write_index[3]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/config_machine/write_index[4]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/config_machine/write_index[5]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/config_machine/write_index[6]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/config_machine/write_index[7]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/config_machine/write_index[8]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/config_machine/write_index[9]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/config_machine/write_index[10]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/config_machine/write_index[11]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/config_machine/write_index[12]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/config_machine/write_index[13]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/config_machine/write_index[14]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/config_machine/write_index[15]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/config_machine/write_index[16]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/config_machine/write_index[17]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/config_machine/write_index[18]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/config_machine/write_index[19]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/config_machine/write_index[20]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/config_machine/write_index[21]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/config_machine/write_index[22]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/config_machine/write_index[23]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/config_machine/write_index[24]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/config_machine/write_index[25]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/config_machine/write_index[26]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/config_machine/write_index[27]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/config_machine/write_index[28]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/config_machine/write_index[29]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/config_machine/write_index[30]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/config_machine/write_index[31]}]]
connect_debug_port u_ila_1/probe1 [get_nets [list {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/config_machine/state_config_FSM[0]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/config_machine/state_config_FSM[1]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/config_machine/state_config_FSM[2]}]]
connect_debug_port u_ila_1/probe12 [get_nets [list nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/config_done]]
connect_debug_port u_ila_1/probe14 [get_nets [list nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/config_machine/read_ack_debug]]
connect_debug_port u_ila_1/probe28 [get_nets [list nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/config_machine/write_ack_debug]]





create_debug_core u_ila_0 ila
set_property ALL_PROBE_SAME_MU true [get_debug_cores u_ila_0]
set_property ALL_PROBE_SAME_MU_CNT 1 [get_debug_cores u_ila_0]
set_property C_ADV_TRIGGER false [get_debug_cores u_ila_0]
set_property C_DATA_DEPTH 2048 [get_debug_cores u_ila_0]
set_property C_EN_STRG_QUAL false [get_debug_cores u_ila_0]
set_property C_INPUT_PIPE_STAGES 2 [get_debug_cores u_ila_0]
set_property C_TRIGIN_EN false [get_debug_cores u_ila_0]
set_property C_TRIGOUT_EN false [get_debug_cores u_ila_0]
set_property port_width 1 [get_debug_ports u_ila_0/clk]
connect_debug_port u_ila_0/clk [get_nets [list axi_clocking_i/clk_wiz_i/inst/clk_out1]]
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe0]
set_property port_width 3 [get_debug_ports u_ila_0/probe0]
connect_debug_port u_ila_0/probe0 [get_nets [list {nf_datapath_0/input_arbiter_v1_0/inst/in_arb_cur_queue[0]} {nf_datapath_0/input_arbiter_v1_0/inst/in_arb_cur_queue[1]} {nf_datapath_0/input_arbiter_v1_0/inst/in_arb_cur_queue[2]}]]
create_debug_core u_ila_1 ila
set_property ALL_PROBE_SAME_MU true [get_debug_cores u_ila_1]
set_property ALL_PROBE_SAME_MU_CNT 1 [get_debug_cores u_ila_1]
set_property C_ADV_TRIGGER false [get_debug_cores u_ila_1]
set_property C_DATA_DEPTH 2048 [get_debug_cores u_ila_1]
set_property C_EN_STRG_QUAL false [get_debug_cores u_ila_1]
set_property C_INPUT_PIPE_STAGES 2 [get_debug_cores u_ila_1]
set_property C_TRIGIN_EN false [get_debug_cores u_ila_1]
set_property C_TRIGOUT_EN false [get_debug_cores u_ila_1]
set_property port_width 1 [get_debug_ports u_ila_1/clk]
connect_debug_port u_ila_1/clk [get_nets [list axi_clk]]
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_1/probe0]
set_property port_width 4 [get_debug_ports u_ila_1/probe0]
connect_debug_port u_ila_1/probe0 [get_nets [list {M02_AXI_wstrb[0]} {M02_AXI_wstrb[1]} {M02_AXI_wstrb[2]} {M02_AXI_wstrb[3]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe1]
set_property port_width 128 [get_debug_ports u_ila_0/probe1]
connect_debug_port u_ila_0/probe1 [get_nets [list {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[0]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[1]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[2]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[3]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[4]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[5]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[6]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[7]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[8]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[9]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[10]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[11]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[12]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[13]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[14]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[15]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[16]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[17]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[18]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[19]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[20]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[21]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[22]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[23]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[24]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[25]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[26]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[27]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[28]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[29]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[30]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[31]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[32]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[33]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[34]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[35]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[36]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[37]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[38]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[39]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[40]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[41]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[42]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[43]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[44]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[45]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[46]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[47]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[48]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[49]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[50]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[51]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[52]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[53]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[54]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[55]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[56]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[57]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[58]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[59]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[60]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[61]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[62]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[63]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[64]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[65]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[66]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[67]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[68]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[69]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[70]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[71]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[72]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[73]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[74]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[75]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[76]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[77]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[78]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[79]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[80]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[81]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[82]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[83]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[84]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[85]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[86]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[87]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[88]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[89]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[90]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[91]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[92]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[93]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[94]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[95]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[96]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[97]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[98]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[99]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[100]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[101]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[102]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[103]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[104]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[105]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[106]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[107]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[108]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[109]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[110]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[111]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[112]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[113]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[114]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[115]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[116]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[117]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[118]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[119]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[120]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[121]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[122]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[123]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[124]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[125]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[126]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/s_axis_tuser_swap[127]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe2]
set_property port_width 128 [get_debug_ports u_ila_0/probe2]
connect_debug_port u_ila_0/probe2 [get_nets [list {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[0]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[1]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[2]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[3]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[4]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[5]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[6]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[7]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[8]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[9]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[10]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[11]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[12]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[13]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[14]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[15]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[16]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[17]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[18]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[19]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[20]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[21]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[22]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[23]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[24]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[25]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[26]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[27]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[28]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[29]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[30]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[31]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[32]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[33]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[34]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[35]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[36]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[37]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[38]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[39]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[40]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[41]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[42]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[43]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[44]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[45]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[46]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[47]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[48]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[49]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[50]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[51]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[52]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[53]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[54]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[55]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[56]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[57]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[58]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[59]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[60]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[61]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[62]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[63]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[64]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[65]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[66]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[67]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[68]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[69]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[70]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[71]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[72]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[73]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[74]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[75]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[76]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[77]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[78]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[79]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[80]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[81]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[82]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[83]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[84]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[85]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[86]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[87]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[88]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[89]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[90]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[91]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[92]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[93]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[94]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[95]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[96]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[97]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[98]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[99]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[100]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[101]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[102]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[103]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[104]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[105]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[106]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[107]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[108]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[109]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[110]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[111]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[112]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[113]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[114]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[115]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[116]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[117]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[118]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[119]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[120]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[121]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[122]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[123]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[124]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[125]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[126]} {nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/m_axis_tuser_swap[127]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe3]
set_property port_width 128 [get_debug_ports u_ila_0/probe3]
connect_debug_port u_ila_0/probe3 [get_nets [list {nf_datapath_0/s_axis_opl_tuser[0]} {nf_datapath_0/s_axis_opl_tuser[1]} {nf_datapath_0/s_axis_opl_tuser[2]} {nf_datapath_0/s_axis_opl_tuser[3]} {nf_datapath_0/s_axis_opl_tuser[4]} {nf_datapath_0/s_axis_opl_tuser[5]} {nf_datapath_0/s_axis_opl_tuser[6]} {nf_datapath_0/s_axis_opl_tuser[7]} {nf_datapath_0/s_axis_opl_tuser[8]} {nf_datapath_0/s_axis_opl_tuser[9]} {nf_datapath_0/s_axis_opl_tuser[10]} {nf_datapath_0/s_axis_opl_tuser[11]} {nf_datapath_0/s_axis_opl_tuser[12]} {nf_datapath_0/s_axis_opl_tuser[13]} {nf_datapath_0/s_axis_opl_tuser[14]} {nf_datapath_0/s_axis_opl_tuser[15]} {nf_datapath_0/s_axis_opl_tuser[16]} {nf_datapath_0/s_axis_opl_tuser[17]} {nf_datapath_0/s_axis_opl_tuser[18]} {nf_datapath_0/s_axis_opl_tuser[19]} {nf_datapath_0/s_axis_opl_tuser[20]} {nf_datapath_0/s_axis_opl_tuser[21]} {nf_datapath_0/s_axis_opl_tuser[22]} {nf_datapath_0/s_axis_opl_tuser[23]} {nf_datapath_0/s_axis_opl_tuser[24]} {nf_datapath_0/s_axis_opl_tuser[25]} {nf_datapath_0/s_axis_opl_tuser[26]} {nf_datapath_0/s_axis_opl_tuser[27]} {nf_datapath_0/s_axis_opl_tuser[28]} {nf_datapath_0/s_axis_opl_tuser[29]} {nf_datapath_0/s_axis_opl_tuser[30]} {nf_datapath_0/s_axis_opl_tuser[31]} {nf_datapath_0/s_axis_opl_tuser[32]} {nf_datapath_0/s_axis_opl_tuser[33]} {nf_datapath_0/s_axis_opl_tuser[34]} {nf_datapath_0/s_axis_opl_tuser[35]} {nf_datapath_0/s_axis_opl_tuser[36]} {nf_datapath_0/s_axis_opl_tuser[37]} {nf_datapath_0/s_axis_opl_tuser[38]} {nf_datapath_0/s_axis_opl_tuser[39]} {nf_datapath_0/s_axis_opl_tuser[40]} {nf_datapath_0/s_axis_opl_tuser[41]} {nf_datapath_0/s_axis_opl_tuser[42]} {nf_datapath_0/s_axis_opl_tuser[43]} {nf_datapath_0/s_axis_opl_tuser[44]} {nf_datapath_0/s_axis_opl_tuser[45]} {nf_datapath_0/s_axis_opl_tuser[46]} {nf_datapath_0/s_axis_opl_tuser[47]} {nf_datapath_0/s_axis_opl_tuser[48]} {nf_datapath_0/s_axis_opl_tuser[49]} {nf_datapath_0/s_axis_opl_tuser[50]} {nf_datapath_0/s_axis_opl_tuser[51]} {nf_datapath_0/s_axis_opl_tuser[52]} {nf_datapath_0/s_axis_opl_tuser[53]} {nf_datapath_0/s_axis_opl_tuser[54]} {nf_datapath_0/s_axis_opl_tuser[55]} {nf_datapath_0/s_axis_opl_tuser[56]} {nf_datapath_0/s_axis_opl_tuser[57]} {nf_datapath_0/s_axis_opl_tuser[58]} {nf_datapath_0/s_axis_opl_tuser[59]} {nf_datapath_0/s_axis_opl_tuser[60]} {nf_datapath_0/s_axis_opl_tuser[61]} {nf_datapath_0/s_axis_opl_tuser[62]} {nf_datapath_0/s_axis_opl_tuser[63]} {nf_datapath_0/s_axis_opl_tuser[64]} {nf_datapath_0/s_axis_opl_tuser[65]} {nf_datapath_0/s_axis_opl_tuser[66]} {nf_datapath_0/s_axis_opl_tuser[67]} {nf_datapath_0/s_axis_opl_tuser[68]} {nf_datapath_0/s_axis_opl_tuser[69]} {nf_datapath_0/s_axis_opl_tuser[70]} {nf_datapath_0/s_axis_opl_tuser[71]} {nf_datapath_0/s_axis_opl_tuser[72]} {nf_datapath_0/s_axis_opl_tuser[73]} {nf_datapath_0/s_axis_opl_tuser[74]} {nf_datapath_0/s_axis_opl_tuser[75]} {nf_datapath_0/s_axis_opl_tuser[76]} {nf_datapath_0/s_axis_opl_tuser[77]} {nf_datapath_0/s_axis_opl_tuser[78]} {nf_datapath_0/s_axis_opl_tuser[79]} {nf_datapath_0/s_axis_opl_tuser[80]} {nf_datapath_0/s_axis_opl_tuser[81]} {nf_datapath_0/s_axis_opl_tuser[82]} {nf_datapath_0/s_axis_opl_tuser[83]} {nf_datapath_0/s_axis_opl_tuser[84]} {nf_datapath_0/s_axis_opl_tuser[85]} {nf_datapath_0/s_axis_opl_tuser[86]} {nf_datapath_0/s_axis_opl_tuser[87]} {nf_datapath_0/s_axis_opl_tuser[88]} {nf_datapath_0/s_axis_opl_tuser[89]} {nf_datapath_0/s_axis_opl_tuser[90]} {nf_datapath_0/s_axis_opl_tuser[91]} {nf_datapath_0/s_axis_opl_tuser[92]} {nf_datapath_0/s_axis_opl_tuser[93]} {nf_datapath_0/s_axis_opl_tuser[94]} {nf_datapath_0/s_axis_opl_tuser[95]} {nf_datapath_0/s_axis_opl_tuser[96]} {nf_datapath_0/s_axis_opl_tuser[97]} {nf_datapath_0/s_axis_opl_tuser[98]} {nf_datapath_0/s_axis_opl_tuser[99]} {nf_datapath_0/s_axis_opl_tuser[100]} {nf_datapath_0/s_axis_opl_tuser[101]} {nf_datapath_0/s_axis_opl_tuser[102]} {nf_datapath_0/s_axis_opl_tuser[103]} {nf_datapath_0/s_axis_opl_tuser[104]} {nf_datapath_0/s_axis_opl_tuser[105]} {nf_datapath_0/s_axis_opl_tuser[106]} {nf_datapath_0/s_axis_opl_tuser[107]} {nf_datapath_0/s_axis_opl_tuser[108]} {nf_datapath_0/s_axis_opl_tuser[109]} {nf_datapath_0/s_axis_opl_tuser[110]} {nf_datapath_0/s_axis_opl_tuser[111]} {nf_datapath_0/s_axis_opl_tuser[112]} {nf_datapath_0/s_axis_opl_tuser[113]} {nf_datapath_0/s_axis_opl_tuser[114]} {nf_datapath_0/s_axis_opl_tuser[115]} {nf_datapath_0/s_axis_opl_tuser[116]} {nf_datapath_0/s_axis_opl_tuser[117]} {nf_datapath_0/s_axis_opl_tuser[118]} {nf_datapath_0/s_axis_opl_tuser[119]} {nf_datapath_0/s_axis_opl_tuser[120]} {nf_datapath_0/s_axis_opl_tuser[121]} {nf_datapath_0/s_axis_opl_tuser[122]} {nf_datapath_0/s_axis_opl_tuser[123]} {nf_datapath_0/s_axis_opl_tuser[124]} {nf_datapath_0/s_axis_opl_tuser[125]} {nf_datapath_0/s_axis_opl_tuser[126]} {nf_datapath_0/s_axis_opl_tuser[127]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe4]
set_property port_width 32 [get_debug_ports u_ila_0/probe4]
connect_debug_port u_ila_0/probe4 [get_nets [list {nf_datapath_0/s_axis_opl_tkeep[0]} {nf_datapath_0/s_axis_opl_tkeep[1]} {nf_datapath_0/s_axis_opl_tkeep[2]} {nf_datapath_0/s_axis_opl_tkeep[3]} {nf_datapath_0/s_axis_opl_tkeep[4]} {nf_datapath_0/s_axis_opl_tkeep[5]} {nf_datapath_0/s_axis_opl_tkeep[6]} {nf_datapath_0/s_axis_opl_tkeep[7]} {nf_datapath_0/s_axis_opl_tkeep[8]} {nf_datapath_0/s_axis_opl_tkeep[9]} {nf_datapath_0/s_axis_opl_tkeep[10]} {nf_datapath_0/s_axis_opl_tkeep[11]} {nf_datapath_0/s_axis_opl_tkeep[12]} {nf_datapath_0/s_axis_opl_tkeep[13]} {nf_datapath_0/s_axis_opl_tkeep[14]} {nf_datapath_0/s_axis_opl_tkeep[15]} {nf_datapath_0/s_axis_opl_tkeep[16]} {nf_datapath_0/s_axis_opl_tkeep[17]} {nf_datapath_0/s_axis_opl_tkeep[18]} {nf_datapath_0/s_axis_opl_tkeep[19]} {nf_datapath_0/s_axis_opl_tkeep[20]} {nf_datapath_0/s_axis_opl_tkeep[21]} {nf_datapath_0/s_axis_opl_tkeep[22]} {nf_datapath_0/s_axis_opl_tkeep[23]} {nf_datapath_0/s_axis_opl_tkeep[24]} {nf_datapath_0/s_axis_opl_tkeep[25]} {nf_datapath_0/s_axis_opl_tkeep[26]} {nf_datapath_0/s_axis_opl_tkeep[27]} {nf_datapath_0/s_axis_opl_tkeep[28]} {nf_datapath_0/s_axis_opl_tkeep[29]} {nf_datapath_0/s_axis_opl_tkeep[30]} {nf_datapath_0/s_axis_opl_tkeep[31]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe5]
set_property port_width 256 [get_debug_ports u_ila_0/probe5]
connect_debug_port u_ila_0/probe5 [get_nets [list {nf_datapath_0/s_axis_opl_tdata[0]} {nf_datapath_0/s_axis_opl_tdata[1]} {nf_datapath_0/s_axis_opl_tdata[2]} {nf_datapath_0/s_axis_opl_tdata[3]} {nf_datapath_0/s_axis_opl_tdata[4]} {nf_datapath_0/s_axis_opl_tdata[5]} {nf_datapath_0/s_axis_opl_tdata[6]} {nf_datapath_0/s_axis_opl_tdata[7]} {nf_datapath_0/s_axis_opl_tdata[8]} {nf_datapath_0/s_axis_opl_tdata[9]} {nf_datapath_0/s_axis_opl_tdata[10]} {nf_datapath_0/s_axis_opl_tdata[11]} {nf_datapath_0/s_axis_opl_tdata[12]} {nf_datapath_0/s_axis_opl_tdata[13]} {nf_datapath_0/s_axis_opl_tdata[14]} {nf_datapath_0/s_axis_opl_tdata[15]} {nf_datapath_0/s_axis_opl_tdata[16]} {nf_datapath_0/s_axis_opl_tdata[17]} {nf_datapath_0/s_axis_opl_tdata[18]} {nf_datapath_0/s_axis_opl_tdata[19]} {nf_datapath_0/s_axis_opl_tdata[20]} {nf_datapath_0/s_axis_opl_tdata[21]} {nf_datapath_0/s_axis_opl_tdata[22]} {nf_datapath_0/s_axis_opl_tdata[23]} {nf_datapath_0/s_axis_opl_tdata[24]} {nf_datapath_0/s_axis_opl_tdata[25]} {nf_datapath_0/s_axis_opl_tdata[26]} {nf_datapath_0/s_axis_opl_tdata[27]} {nf_datapath_0/s_axis_opl_tdata[28]} {nf_datapath_0/s_axis_opl_tdata[29]} {nf_datapath_0/s_axis_opl_tdata[30]} {nf_datapath_0/s_axis_opl_tdata[31]} {nf_datapath_0/s_axis_opl_tdata[32]} {nf_datapath_0/s_axis_opl_tdata[33]} {nf_datapath_0/s_axis_opl_tdata[34]} {nf_datapath_0/s_axis_opl_tdata[35]} {nf_datapath_0/s_axis_opl_tdata[36]} {nf_datapath_0/s_axis_opl_tdata[37]} {nf_datapath_0/s_axis_opl_tdata[38]} {nf_datapath_0/s_axis_opl_tdata[39]} {nf_datapath_0/s_axis_opl_tdata[40]} {nf_datapath_0/s_axis_opl_tdata[41]} {nf_datapath_0/s_axis_opl_tdata[42]} {nf_datapath_0/s_axis_opl_tdata[43]} {nf_datapath_0/s_axis_opl_tdata[44]} {nf_datapath_0/s_axis_opl_tdata[45]} {nf_datapath_0/s_axis_opl_tdata[46]} {nf_datapath_0/s_axis_opl_tdata[47]} {nf_datapath_0/s_axis_opl_tdata[48]} {nf_datapath_0/s_axis_opl_tdata[49]} {nf_datapath_0/s_axis_opl_tdata[50]} {nf_datapath_0/s_axis_opl_tdata[51]} {nf_datapath_0/s_axis_opl_tdata[52]} {nf_datapath_0/s_axis_opl_tdata[53]} {nf_datapath_0/s_axis_opl_tdata[54]} {nf_datapath_0/s_axis_opl_tdata[55]} {nf_datapath_0/s_axis_opl_tdata[56]} {nf_datapath_0/s_axis_opl_tdata[57]} {nf_datapath_0/s_axis_opl_tdata[58]} {nf_datapath_0/s_axis_opl_tdata[59]} {nf_datapath_0/s_axis_opl_tdata[60]} {nf_datapath_0/s_axis_opl_tdata[61]} {nf_datapath_0/s_axis_opl_tdata[62]} {nf_datapath_0/s_axis_opl_tdata[63]} {nf_datapath_0/s_axis_opl_tdata[64]} {nf_datapath_0/s_axis_opl_tdata[65]} {nf_datapath_0/s_axis_opl_tdata[66]} {nf_datapath_0/s_axis_opl_tdata[67]} {nf_datapath_0/s_axis_opl_tdata[68]} {nf_datapath_0/s_axis_opl_tdata[69]} {nf_datapath_0/s_axis_opl_tdata[70]} {nf_datapath_0/s_axis_opl_tdata[71]} {nf_datapath_0/s_axis_opl_tdata[72]} {nf_datapath_0/s_axis_opl_tdata[73]} {nf_datapath_0/s_axis_opl_tdata[74]} {nf_datapath_0/s_axis_opl_tdata[75]} {nf_datapath_0/s_axis_opl_tdata[76]} {nf_datapath_0/s_axis_opl_tdata[77]} {nf_datapath_0/s_axis_opl_tdata[78]} {nf_datapath_0/s_axis_opl_tdata[79]} {nf_datapath_0/s_axis_opl_tdata[80]} {nf_datapath_0/s_axis_opl_tdata[81]} {nf_datapath_0/s_axis_opl_tdata[82]} {nf_datapath_0/s_axis_opl_tdata[83]} {nf_datapath_0/s_axis_opl_tdata[84]} {nf_datapath_0/s_axis_opl_tdata[85]} {nf_datapath_0/s_axis_opl_tdata[86]} {nf_datapath_0/s_axis_opl_tdata[87]} {nf_datapath_0/s_axis_opl_tdata[88]} {nf_datapath_0/s_axis_opl_tdata[89]} {nf_datapath_0/s_axis_opl_tdata[90]} {nf_datapath_0/s_axis_opl_tdata[91]} {nf_datapath_0/s_axis_opl_tdata[92]} {nf_datapath_0/s_axis_opl_tdata[93]} {nf_datapath_0/s_axis_opl_tdata[94]} {nf_datapath_0/s_axis_opl_tdata[95]} {nf_datapath_0/s_axis_opl_tdata[96]} {nf_datapath_0/s_axis_opl_tdata[97]} {nf_datapath_0/s_axis_opl_tdata[98]} {nf_datapath_0/s_axis_opl_tdata[99]} {nf_datapath_0/s_axis_opl_tdata[100]} {nf_datapath_0/s_axis_opl_tdata[101]} {nf_datapath_0/s_axis_opl_tdata[102]} {nf_datapath_0/s_axis_opl_tdata[103]} {nf_datapath_0/s_axis_opl_tdata[104]} {nf_datapath_0/s_axis_opl_tdata[105]} {nf_datapath_0/s_axis_opl_tdata[106]} {nf_datapath_0/s_axis_opl_tdata[107]} {nf_datapath_0/s_axis_opl_tdata[108]} {nf_datapath_0/s_axis_opl_tdata[109]} {nf_datapath_0/s_axis_opl_tdata[110]} {nf_datapath_0/s_axis_opl_tdata[111]} {nf_datapath_0/s_axis_opl_tdata[112]} {nf_datapath_0/s_axis_opl_tdata[113]} {nf_datapath_0/s_axis_opl_tdata[114]} {nf_datapath_0/s_axis_opl_tdata[115]} {nf_datapath_0/s_axis_opl_tdata[116]} {nf_datapath_0/s_axis_opl_tdata[117]} {nf_datapath_0/s_axis_opl_tdata[118]} {nf_datapath_0/s_axis_opl_tdata[119]} {nf_datapath_0/s_axis_opl_tdata[120]} {nf_datapath_0/s_axis_opl_tdata[121]} {nf_datapath_0/s_axis_opl_tdata[122]} {nf_datapath_0/s_axis_opl_tdata[123]} {nf_datapath_0/s_axis_opl_tdata[124]} {nf_datapath_0/s_axis_opl_tdata[125]} {nf_datapath_0/s_axis_opl_tdata[126]} {nf_datapath_0/s_axis_opl_tdata[127]} {nf_datapath_0/s_axis_opl_tdata[128]} {nf_datapath_0/s_axis_opl_tdata[129]} {nf_datapath_0/s_axis_opl_tdata[130]} {nf_datapath_0/s_axis_opl_tdata[131]} {nf_datapath_0/s_axis_opl_tdata[132]} {nf_datapath_0/s_axis_opl_tdata[133]} {nf_datapath_0/s_axis_opl_tdata[134]} {nf_datapath_0/s_axis_opl_tdata[135]} {nf_datapath_0/s_axis_opl_tdata[136]} {nf_datapath_0/s_axis_opl_tdata[137]} {nf_datapath_0/s_axis_opl_tdata[138]} {nf_datapath_0/s_axis_opl_tdata[139]} {nf_datapath_0/s_axis_opl_tdata[140]} {nf_datapath_0/s_axis_opl_tdata[141]} {nf_datapath_0/s_axis_opl_tdata[142]} {nf_datapath_0/s_axis_opl_tdata[143]} {nf_datapath_0/s_axis_opl_tdata[144]} {nf_datapath_0/s_axis_opl_tdata[145]} {nf_datapath_0/s_axis_opl_tdata[146]} {nf_datapath_0/s_axis_opl_tdata[147]} {nf_datapath_0/s_axis_opl_tdata[148]} {nf_datapath_0/s_axis_opl_tdata[149]} {nf_datapath_0/s_axis_opl_tdata[150]} {nf_datapath_0/s_axis_opl_tdata[151]} {nf_datapath_0/s_axis_opl_tdata[152]} {nf_datapath_0/s_axis_opl_tdata[153]} {nf_datapath_0/s_axis_opl_tdata[154]} {nf_datapath_0/s_axis_opl_tdata[155]} {nf_datapath_0/s_axis_opl_tdata[156]} {nf_datapath_0/s_axis_opl_tdata[157]} {nf_datapath_0/s_axis_opl_tdata[158]} {nf_datapath_0/s_axis_opl_tdata[159]} {nf_datapath_0/s_axis_opl_tdata[160]} {nf_datapath_0/s_axis_opl_tdata[161]} {nf_datapath_0/s_axis_opl_tdata[162]} {nf_datapath_0/s_axis_opl_tdata[163]} {nf_datapath_0/s_axis_opl_tdata[164]} {nf_datapath_0/s_axis_opl_tdata[165]} {nf_datapath_0/s_axis_opl_tdata[166]} {nf_datapath_0/s_axis_opl_tdata[167]} {nf_datapath_0/s_axis_opl_tdata[168]} {nf_datapath_0/s_axis_opl_tdata[169]} {nf_datapath_0/s_axis_opl_tdata[170]} {nf_datapath_0/s_axis_opl_tdata[171]} {nf_datapath_0/s_axis_opl_tdata[172]} {nf_datapath_0/s_axis_opl_tdata[173]} {nf_datapath_0/s_axis_opl_tdata[174]} {nf_datapath_0/s_axis_opl_tdata[175]} {nf_datapath_0/s_axis_opl_tdata[176]} {nf_datapath_0/s_axis_opl_tdata[177]} {nf_datapath_0/s_axis_opl_tdata[178]} {nf_datapath_0/s_axis_opl_tdata[179]} {nf_datapath_0/s_axis_opl_tdata[180]} {nf_datapath_0/s_axis_opl_tdata[181]} {nf_datapath_0/s_axis_opl_tdata[182]} {nf_datapath_0/s_axis_opl_tdata[183]} {nf_datapath_0/s_axis_opl_tdata[184]} {nf_datapath_0/s_axis_opl_tdata[185]} {nf_datapath_0/s_axis_opl_tdata[186]} {nf_datapath_0/s_axis_opl_tdata[187]} {nf_datapath_0/s_axis_opl_tdata[188]} {nf_datapath_0/s_axis_opl_tdata[189]} {nf_datapath_0/s_axis_opl_tdata[190]} {nf_datapath_0/s_axis_opl_tdata[191]} {nf_datapath_0/s_axis_opl_tdata[192]} {nf_datapath_0/s_axis_opl_tdata[193]} {nf_datapath_0/s_axis_opl_tdata[194]} {nf_datapath_0/s_axis_opl_tdata[195]} {nf_datapath_0/s_axis_opl_tdata[196]} {nf_datapath_0/s_axis_opl_tdata[197]} {nf_datapath_0/s_axis_opl_tdata[198]} {nf_datapath_0/s_axis_opl_tdata[199]} {nf_datapath_0/s_axis_opl_tdata[200]} {nf_datapath_0/s_axis_opl_tdata[201]} {nf_datapath_0/s_axis_opl_tdata[202]} {nf_datapath_0/s_axis_opl_tdata[203]} {nf_datapath_0/s_axis_opl_tdata[204]} {nf_datapath_0/s_axis_opl_tdata[205]} {nf_datapath_0/s_axis_opl_tdata[206]} {nf_datapath_0/s_axis_opl_tdata[207]} {nf_datapath_0/s_axis_opl_tdata[208]} {nf_datapath_0/s_axis_opl_tdata[209]} {nf_datapath_0/s_axis_opl_tdata[210]} {nf_datapath_0/s_axis_opl_tdata[211]} {nf_datapath_0/s_axis_opl_tdata[212]} {nf_datapath_0/s_axis_opl_tdata[213]} {nf_datapath_0/s_axis_opl_tdata[214]} {nf_datapath_0/s_axis_opl_tdata[215]} {nf_datapath_0/s_axis_opl_tdata[216]} {nf_datapath_0/s_axis_opl_tdata[217]} {nf_datapath_0/s_axis_opl_tdata[218]} {nf_datapath_0/s_axis_opl_tdata[219]} {nf_datapath_0/s_axis_opl_tdata[220]} {nf_datapath_0/s_axis_opl_tdata[221]} {nf_datapath_0/s_axis_opl_tdata[222]} {nf_datapath_0/s_axis_opl_tdata[223]} {nf_datapath_0/s_axis_opl_tdata[224]} {nf_datapath_0/s_axis_opl_tdata[225]} {nf_datapath_0/s_axis_opl_tdata[226]} {nf_datapath_0/s_axis_opl_tdata[227]} {nf_datapath_0/s_axis_opl_tdata[228]} {nf_datapath_0/s_axis_opl_tdata[229]} {nf_datapath_0/s_axis_opl_tdata[230]} {nf_datapath_0/s_axis_opl_tdata[231]} {nf_datapath_0/s_axis_opl_tdata[232]} {nf_datapath_0/s_axis_opl_tdata[233]} {nf_datapath_0/s_axis_opl_tdata[234]} {nf_datapath_0/s_axis_opl_tdata[235]} {nf_datapath_0/s_axis_opl_tdata[236]} {nf_datapath_0/s_axis_opl_tdata[237]} {nf_datapath_0/s_axis_opl_tdata[238]} {nf_datapath_0/s_axis_opl_tdata[239]} {nf_datapath_0/s_axis_opl_tdata[240]} {nf_datapath_0/s_axis_opl_tdata[241]} {nf_datapath_0/s_axis_opl_tdata[242]} {nf_datapath_0/s_axis_opl_tdata[243]} {nf_datapath_0/s_axis_opl_tdata[244]} {nf_datapath_0/s_axis_opl_tdata[245]} {nf_datapath_0/s_axis_opl_tdata[246]} {nf_datapath_0/s_axis_opl_tdata[247]} {nf_datapath_0/s_axis_opl_tdata[248]} {nf_datapath_0/s_axis_opl_tdata[249]} {nf_datapath_0/s_axis_opl_tdata[250]} {nf_datapath_0/s_axis_opl_tdata[251]} {nf_datapath_0/s_axis_opl_tdata[252]} {nf_datapath_0/s_axis_opl_tdata[253]} {nf_datapath_0/s_axis_opl_tdata[254]} {nf_datapath_0/s_axis_opl_tdata[255]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe6]
set_property port_width 5 [get_debug_ports u_ila_0/probe6]
connect_debug_port u_ila_0/probe6 [get_nets [list {nf_datapath_0/pkt_dropped[0]} {nf_datapath_0/pkt_dropped[1]} {nf_datapath_0/pkt_dropped[2]} {nf_datapath_0/pkt_dropped[3]} {nf_datapath_0/pkt_dropped[4]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe7]
set_property port_width 128 [get_debug_ports u_ila_0/probe7]
connect_debug_port u_ila_0/probe7 [get_nets [list {nf_datapath_0/m_axis_opl_tuser[0]} {nf_datapath_0/m_axis_opl_tuser[1]} {nf_datapath_0/m_axis_opl_tuser[2]} {nf_datapath_0/m_axis_opl_tuser[3]} {nf_datapath_0/m_axis_opl_tuser[4]} {nf_datapath_0/m_axis_opl_tuser[5]} {nf_datapath_0/m_axis_opl_tuser[6]} {nf_datapath_0/m_axis_opl_tuser[7]} {nf_datapath_0/m_axis_opl_tuser[8]} {nf_datapath_0/m_axis_opl_tuser[9]} {nf_datapath_0/m_axis_opl_tuser[10]} {nf_datapath_0/m_axis_opl_tuser[11]} {nf_datapath_0/m_axis_opl_tuser[12]} {nf_datapath_0/m_axis_opl_tuser[13]} {nf_datapath_0/m_axis_opl_tuser[14]} {nf_datapath_0/m_axis_opl_tuser[15]} {nf_datapath_0/m_axis_opl_tuser[16]} {nf_datapath_0/m_axis_opl_tuser[17]} {nf_datapath_0/m_axis_opl_tuser[18]} {nf_datapath_0/m_axis_opl_tuser[19]} {nf_datapath_0/m_axis_opl_tuser[20]} {nf_datapath_0/m_axis_opl_tuser[21]} {nf_datapath_0/m_axis_opl_tuser[22]} {nf_datapath_0/m_axis_opl_tuser[23]} {nf_datapath_0/m_axis_opl_tuser[24]} {nf_datapath_0/m_axis_opl_tuser[25]} {nf_datapath_0/m_axis_opl_tuser[26]} {nf_datapath_0/m_axis_opl_tuser[27]} {nf_datapath_0/m_axis_opl_tuser[28]} {nf_datapath_0/m_axis_opl_tuser[29]} {nf_datapath_0/m_axis_opl_tuser[30]} {nf_datapath_0/m_axis_opl_tuser[31]} {nf_datapath_0/m_axis_opl_tuser[32]} {nf_datapath_0/m_axis_opl_tuser[33]} {nf_datapath_0/m_axis_opl_tuser[34]} {nf_datapath_0/m_axis_opl_tuser[35]} {nf_datapath_0/m_axis_opl_tuser[36]} {nf_datapath_0/m_axis_opl_tuser[37]} {nf_datapath_0/m_axis_opl_tuser[38]} {nf_datapath_0/m_axis_opl_tuser[39]} {nf_datapath_0/m_axis_opl_tuser[40]} {nf_datapath_0/m_axis_opl_tuser[41]} {nf_datapath_0/m_axis_opl_tuser[42]} {nf_datapath_0/m_axis_opl_tuser[43]} {nf_datapath_0/m_axis_opl_tuser[44]} {nf_datapath_0/m_axis_opl_tuser[45]} {nf_datapath_0/m_axis_opl_tuser[46]} {nf_datapath_0/m_axis_opl_tuser[47]} {nf_datapath_0/m_axis_opl_tuser[48]} {nf_datapath_0/m_axis_opl_tuser[49]} {nf_datapath_0/m_axis_opl_tuser[50]} {nf_datapath_0/m_axis_opl_tuser[51]} {nf_datapath_0/m_axis_opl_tuser[52]} {nf_datapath_0/m_axis_opl_tuser[53]} {nf_datapath_0/m_axis_opl_tuser[54]} {nf_datapath_0/m_axis_opl_tuser[55]} {nf_datapath_0/m_axis_opl_tuser[56]} {nf_datapath_0/m_axis_opl_tuser[57]} {nf_datapath_0/m_axis_opl_tuser[58]} {nf_datapath_0/m_axis_opl_tuser[59]} {nf_datapath_0/m_axis_opl_tuser[60]} {nf_datapath_0/m_axis_opl_tuser[61]} {nf_datapath_0/m_axis_opl_tuser[62]} {nf_datapath_0/m_axis_opl_tuser[63]} {nf_datapath_0/m_axis_opl_tuser[64]} {nf_datapath_0/m_axis_opl_tuser[65]} {nf_datapath_0/m_axis_opl_tuser[66]} {nf_datapath_0/m_axis_opl_tuser[67]} {nf_datapath_0/m_axis_opl_tuser[68]} {nf_datapath_0/m_axis_opl_tuser[69]} {nf_datapath_0/m_axis_opl_tuser[70]} {nf_datapath_0/m_axis_opl_tuser[71]} {nf_datapath_0/m_axis_opl_tuser[72]} {nf_datapath_0/m_axis_opl_tuser[73]} {nf_datapath_0/m_axis_opl_tuser[74]} {nf_datapath_0/m_axis_opl_tuser[75]} {nf_datapath_0/m_axis_opl_tuser[76]} {nf_datapath_0/m_axis_opl_tuser[77]} {nf_datapath_0/m_axis_opl_tuser[78]} {nf_datapath_0/m_axis_opl_tuser[79]} {nf_datapath_0/m_axis_opl_tuser[80]} {nf_datapath_0/m_axis_opl_tuser[81]} {nf_datapath_0/m_axis_opl_tuser[82]} {nf_datapath_0/m_axis_opl_tuser[83]} {nf_datapath_0/m_axis_opl_tuser[84]} {nf_datapath_0/m_axis_opl_tuser[85]} {nf_datapath_0/m_axis_opl_tuser[86]} {nf_datapath_0/m_axis_opl_tuser[87]} {nf_datapath_0/m_axis_opl_tuser[88]} {nf_datapath_0/m_axis_opl_tuser[89]} {nf_datapath_0/m_axis_opl_tuser[90]} {nf_datapath_0/m_axis_opl_tuser[91]} {nf_datapath_0/m_axis_opl_tuser[92]} {nf_datapath_0/m_axis_opl_tuser[93]} {nf_datapath_0/m_axis_opl_tuser[94]} {nf_datapath_0/m_axis_opl_tuser[95]} {nf_datapath_0/m_axis_opl_tuser[96]} {nf_datapath_0/m_axis_opl_tuser[97]} {nf_datapath_0/m_axis_opl_tuser[98]} {nf_datapath_0/m_axis_opl_tuser[99]} {nf_datapath_0/m_axis_opl_tuser[100]} {nf_datapath_0/m_axis_opl_tuser[101]} {nf_datapath_0/m_axis_opl_tuser[102]} {nf_datapath_0/m_axis_opl_tuser[103]} {nf_datapath_0/m_axis_opl_tuser[104]} {nf_datapath_0/m_axis_opl_tuser[105]} {nf_datapath_0/m_axis_opl_tuser[106]} {nf_datapath_0/m_axis_opl_tuser[107]} {nf_datapath_0/m_axis_opl_tuser[108]} {nf_datapath_0/m_axis_opl_tuser[109]} {nf_datapath_0/m_axis_opl_tuser[110]} {nf_datapath_0/m_axis_opl_tuser[111]} {nf_datapath_0/m_axis_opl_tuser[112]} {nf_datapath_0/m_axis_opl_tuser[113]} {nf_datapath_0/m_axis_opl_tuser[114]} {nf_datapath_0/m_axis_opl_tuser[115]} {nf_datapath_0/m_axis_opl_tuser[116]} {nf_datapath_0/m_axis_opl_tuser[117]} {nf_datapath_0/m_axis_opl_tuser[118]} {nf_datapath_0/m_axis_opl_tuser[119]} {nf_datapath_0/m_axis_opl_tuser[120]} {nf_datapath_0/m_axis_opl_tuser[121]} {nf_datapath_0/m_axis_opl_tuser[122]} {nf_datapath_0/m_axis_opl_tuser[123]} {nf_datapath_0/m_axis_opl_tuser[124]} {nf_datapath_0/m_axis_opl_tuser[125]} {nf_datapath_0/m_axis_opl_tuser[126]} {nf_datapath_0/m_axis_opl_tuser[127]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe8]
set_property port_width 32 [get_debug_ports u_ila_0/probe8]
connect_debug_port u_ila_0/probe8 [get_nets [list {nf_datapath_0/m_axis_opl_tkeep[0]} {nf_datapath_0/m_axis_opl_tkeep[1]} {nf_datapath_0/m_axis_opl_tkeep[2]} {nf_datapath_0/m_axis_opl_tkeep[3]} {nf_datapath_0/m_axis_opl_tkeep[4]} {nf_datapath_0/m_axis_opl_tkeep[5]} {nf_datapath_0/m_axis_opl_tkeep[6]} {nf_datapath_0/m_axis_opl_tkeep[7]} {nf_datapath_0/m_axis_opl_tkeep[8]} {nf_datapath_0/m_axis_opl_tkeep[9]} {nf_datapath_0/m_axis_opl_tkeep[10]} {nf_datapath_0/m_axis_opl_tkeep[11]} {nf_datapath_0/m_axis_opl_tkeep[12]} {nf_datapath_0/m_axis_opl_tkeep[13]} {nf_datapath_0/m_axis_opl_tkeep[14]} {nf_datapath_0/m_axis_opl_tkeep[15]} {nf_datapath_0/m_axis_opl_tkeep[16]} {nf_datapath_0/m_axis_opl_tkeep[17]} {nf_datapath_0/m_axis_opl_tkeep[18]} {nf_datapath_0/m_axis_opl_tkeep[19]} {nf_datapath_0/m_axis_opl_tkeep[20]} {nf_datapath_0/m_axis_opl_tkeep[21]} {nf_datapath_0/m_axis_opl_tkeep[22]} {nf_datapath_0/m_axis_opl_tkeep[23]} {nf_datapath_0/m_axis_opl_tkeep[24]} {nf_datapath_0/m_axis_opl_tkeep[25]} {nf_datapath_0/m_axis_opl_tkeep[26]} {nf_datapath_0/m_axis_opl_tkeep[27]} {nf_datapath_0/m_axis_opl_tkeep[28]} {nf_datapath_0/m_axis_opl_tkeep[29]} {nf_datapath_0/m_axis_opl_tkeep[30]} {nf_datapath_0/m_axis_opl_tkeep[31]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe9]
set_property port_width 256 [get_debug_ports u_ila_0/probe9]
connect_debug_port u_ila_0/probe9 [get_nets [list {nf_datapath_0/m_axis_opl_tdata[0]} {nf_datapath_0/m_axis_opl_tdata[1]} {nf_datapath_0/m_axis_opl_tdata[2]} {nf_datapath_0/m_axis_opl_tdata[3]} {nf_datapath_0/m_axis_opl_tdata[4]} {nf_datapath_0/m_axis_opl_tdata[5]} {nf_datapath_0/m_axis_opl_tdata[6]} {nf_datapath_0/m_axis_opl_tdata[7]} {nf_datapath_0/m_axis_opl_tdata[8]} {nf_datapath_0/m_axis_opl_tdata[9]} {nf_datapath_0/m_axis_opl_tdata[10]} {nf_datapath_0/m_axis_opl_tdata[11]} {nf_datapath_0/m_axis_opl_tdata[12]} {nf_datapath_0/m_axis_opl_tdata[13]} {nf_datapath_0/m_axis_opl_tdata[14]} {nf_datapath_0/m_axis_opl_tdata[15]} {nf_datapath_0/m_axis_opl_tdata[16]} {nf_datapath_0/m_axis_opl_tdata[17]} {nf_datapath_0/m_axis_opl_tdata[18]} {nf_datapath_0/m_axis_opl_tdata[19]} {nf_datapath_0/m_axis_opl_tdata[20]} {nf_datapath_0/m_axis_opl_tdata[21]} {nf_datapath_0/m_axis_opl_tdata[22]} {nf_datapath_0/m_axis_opl_tdata[23]} {nf_datapath_0/m_axis_opl_tdata[24]} {nf_datapath_0/m_axis_opl_tdata[25]} {nf_datapath_0/m_axis_opl_tdata[26]} {nf_datapath_0/m_axis_opl_tdata[27]} {nf_datapath_0/m_axis_opl_tdata[28]} {nf_datapath_0/m_axis_opl_tdata[29]} {nf_datapath_0/m_axis_opl_tdata[30]} {nf_datapath_0/m_axis_opl_tdata[31]} {nf_datapath_0/m_axis_opl_tdata[32]} {nf_datapath_0/m_axis_opl_tdata[33]} {nf_datapath_0/m_axis_opl_tdata[34]} {nf_datapath_0/m_axis_opl_tdata[35]} {nf_datapath_0/m_axis_opl_tdata[36]} {nf_datapath_0/m_axis_opl_tdata[37]} {nf_datapath_0/m_axis_opl_tdata[38]} {nf_datapath_0/m_axis_opl_tdata[39]} {nf_datapath_0/m_axis_opl_tdata[40]} {nf_datapath_0/m_axis_opl_tdata[41]} {nf_datapath_0/m_axis_opl_tdata[42]} {nf_datapath_0/m_axis_opl_tdata[43]} {nf_datapath_0/m_axis_opl_tdata[44]} {nf_datapath_0/m_axis_opl_tdata[45]} {nf_datapath_0/m_axis_opl_tdata[46]} {nf_datapath_0/m_axis_opl_tdata[47]} {nf_datapath_0/m_axis_opl_tdata[48]} {nf_datapath_0/m_axis_opl_tdata[49]} {nf_datapath_0/m_axis_opl_tdata[50]} {nf_datapath_0/m_axis_opl_tdata[51]} {nf_datapath_0/m_axis_opl_tdata[52]} {nf_datapath_0/m_axis_opl_tdata[53]} {nf_datapath_0/m_axis_opl_tdata[54]} {nf_datapath_0/m_axis_opl_tdata[55]} {nf_datapath_0/m_axis_opl_tdata[56]} {nf_datapath_0/m_axis_opl_tdata[57]} {nf_datapath_0/m_axis_opl_tdata[58]} {nf_datapath_0/m_axis_opl_tdata[59]} {nf_datapath_0/m_axis_opl_tdata[60]} {nf_datapath_0/m_axis_opl_tdata[61]} {nf_datapath_0/m_axis_opl_tdata[62]} {nf_datapath_0/m_axis_opl_tdata[63]} {nf_datapath_0/m_axis_opl_tdata[64]} {nf_datapath_0/m_axis_opl_tdata[65]} {nf_datapath_0/m_axis_opl_tdata[66]} {nf_datapath_0/m_axis_opl_tdata[67]} {nf_datapath_0/m_axis_opl_tdata[68]} {nf_datapath_0/m_axis_opl_tdata[69]} {nf_datapath_0/m_axis_opl_tdata[70]} {nf_datapath_0/m_axis_opl_tdata[71]} {nf_datapath_0/m_axis_opl_tdata[72]} {nf_datapath_0/m_axis_opl_tdata[73]} {nf_datapath_0/m_axis_opl_tdata[74]} {nf_datapath_0/m_axis_opl_tdata[75]} {nf_datapath_0/m_axis_opl_tdata[76]} {nf_datapath_0/m_axis_opl_tdata[77]} {nf_datapath_0/m_axis_opl_tdata[78]} {nf_datapath_0/m_axis_opl_tdata[79]} {nf_datapath_0/m_axis_opl_tdata[80]} {nf_datapath_0/m_axis_opl_tdata[81]} {nf_datapath_0/m_axis_opl_tdata[82]} {nf_datapath_0/m_axis_opl_tdata[83]} {nf_datapath_0/m_axis_opl_tdata[84]} {nf_datapath_0/m_axis_opl_tdata[85]} {nf_datapath_0/m_axis_opl_tdata[86]} {nf_datapath_0/m_axis_opl_tdata[87]} {nf_datapath_0/m_axis_opl_tdata[88]} {nf_datapath_0/m_axis_opl_tdata[89]} {nf_datapath_0/m_axis_opl_tdata[90]} {nf_datapath_0/m_axis_opl_tdata[91]} {nf_datapath_0/m_axis_opl_tdata[92]} {nf_datapath_0/m_axis_opl_tdata[93]} {nf_datapath_0/m_axis_opl_tdata[94]} {nf_datapath_0/m_axis_opl_tdata[95]} {nf_datapath_0/m_axis_opl_tdata[96]} {nf_datapath_0/m_axis_opl_tdata[97]} {nf_datapath_0/m_axis_opl_tdata[98]} {nf_datapath_0/m_axis_opl_tdata[99]} {nf_datapath_0/m_axis_opl_tdata[100]} {nf_datapath_0/m_axis_opl_tdata[101]} {nf_datapath_0/m_axis_opl_tdata[102]} {nf_datapath_0/m_axis_opl_tdata[103]} {nf_datapath_0/m_axis_opl_tdata[104]} {nf_datapath_0/m_axis_opl_tdata[105]} {nf_datapath_0/m_axis_opl_tdata[106]} {nf_datapath_0/m_axis_opl_tdata[107]} {nf_datapath_0/m_axis_opl_tdata[108]} {nf_datapath_0/m_axis_opl_tdata[109]} {nf_datapath_0/m_axis_opl_tdata[110]} {nf_datapath_0/m_axis_opl_tdata[111]} {nf_datapath_0/m_axis_opl_tdata[112]} {nf_datapath_0/m_axis_opl_tdata[113]} {nf_datapath_0/m_axis_opl_tdata[114]} {nf_datapath_0/m_axis_opl_tdata[115]} {nf_datapath_0/m_axis_opl_tdata[116]} {nf_datapath_0/m_axis_opl_tdata[117]} {nf_datapath_0/m_axis_opl_tdata[118]} {nf_datapath_0/m_axis_opl_tdata[119]} {nf_datapath_0/m_axis_opl_tdata[120]} {nf_datapath_0/m_axis_opl_tdata[121]} {nf_datapath_0/m_axis_opl_tdata[122]} {nf_datapath_0/m_axis_opl_tdata[123]} {nf_datapath_0/m_axis_opl_tdata[124]} {nf_datapath_0/m_axis_opl_tdata[125]} {nf_datapath_0/m_axis_opl_tdata[126]} {nf_datapath_0/m_axis_opl_tdata[127]} {nf_datapath_0/m_axis_opl_tdata[128]} {nf_datapath_0/m_axis_opl_tdata[129]} {nf_datapath_0/m_axis_opl_tdata[130]} {nf_datapath_0/m_axis_opl_tdata[131]} {nf_datapath_0/m_axis_opl_tdata[132]} {nf_datapath_0/m_axis_opl_tdata[133]} {nf_datapath_0/m_axis_opl_tdata[134]} {nf_datapath_0/m_axis_opl_tdata[135]} {nf_datapath_0/m_axis_opl_tdata[136]} {nf_datapath_0/m_axis_opl_tdata[137]} {nf_datapath_0/m_axis_opl_tdata[138]} {nf_datapath_0/m_axis_opl_tdata[139]} {nf_datapath_0/m_axis_opl_tdata[140]} {nf_datapath_0/m_axis_opl_tdata[141]} {nf_datapath_0/m_axis_opl_tdata[142]} {nf_datapath_0/m_axis_opl_tdata[143]} {nf_datapath_0/m_axis_opl_tdata[144]} {nf_datapath_0/m_axis_opl_tdata[145]} {nf_datapath_0/m_axis_opl_tdata[146]} {nf_datapath_0/m_axis_opl_tdata[147]} {nf_datapath_0/m_axis_opl_tdata[148]} {nf_datapath_0/m_axis_opl_tdata[149]} {nf_datapath_0/m_axis_opl_tdata[150]} {nf_datapath_0/m_axis_opl_tdata[151]} {nf_datapath_0/m_axis_opl_tdata[152]} {nf_datapath_0/m_axis_opl_tdata[153]} {nf_datapath_0/m_axis_opl_tdata[154]} {nf_datapath_0/m_axis_opl_tdata[155]} {nf_datapath_0/m_axis_opl_tdata[156]} {nf_datapath_0/m_axis_opl_tdata[157]} {nf_datapath_0/m_axis_opl_tdata[158]} {nf_datapath_0/m_axis_opl_tdata[159]} {nf_datapath_0/m_axis_opl_tdata[160]} {nf_datapath_0/m_axis_opl_tdata[161]} {nf_datapath_0/m_axis_opl_tdata[162]} {nf_datapath_0/m_axis_opl_tdata[163]} {nf_datapath_0/m_axis_opl_tdata[164]} {nf_datapath_0/m_axis_opl_tdata[165]} {nf_datapath_0/m_axis_opl_tdata[166]} {nf_datapath_0/m_axis_opl_tdata[167]} {nf_datapath_0/m_axis_opl_tdata[168]} {nf_datapath_0/m_axis_opl_tdata[169]} {nf_datapath_0/m_axis_opl_tdata[170]} {nf_datapath_0/m_axis_opl_tdata[171]} {nf_datapath_0/m_axis_opl_tdata[172]} {nf_datapath_0/m_axis_opl_tdata[173]} {nf_datapath_0/m_axis_opl_tdata[174]} {nf_datapath_0/m_axis_opl_tdata[175]} {nf_datapath_0/m_axis_opl_tdata[176]} {nf_datapath_0/m_axis_opl_tdata[177]} {nf_datapath_0/m_axis_opl_tdata[178]} {nf_datapath_0/m_axis_opl_tdata[179]} {nf_datapath_0/m_axis_opl_tdata[180]} {nf_datapath_0/m_axis_opl_tdata[181]} {nf_datapath_0/m_axis_opl_tdata[182]} {nf_datapath_0/m_axis_opl_tdata[183]} {nf_datapath_0/m_axis_opl_tdata[184]} {nf_datapath_0/m_axis_opl_tdata[185]} {nf_datapath_0/m_axis_opl_tdata[186]} {nf_datapath_0/m_axis_opl_tdata[187]} {nf_datapath_0/m_axis_opl_tdata[188]} {nf_datapath_0/m_axis_opl_tdata[189]} {nf_datapath_0/m_axis_opl_tdata[190]} {nf_datapath_0/m_axis_opl_tdata[191]} {nf_datapath_0/m_axis_opl_tdata[192]} {nf_datapath_0/m_axis_opl_tdata[193]} {nf_datapath_0/m_axis_opl_tdata[194]} {nf_datapath_0/m_axis_opl_tdata[195]} {nf_datapath_0/m_axis_opl_tdata[196]} {nf_datapath_0/m_axis_opl_tdata[197]} {nf_datapath_0/m_axis_opl_tdata[198]} {nf_datapath_0/m_axis_opl_tdata[199]} {nf_datapath_0/m_axis_opl_tdata[200]} {nf_datapath_0/m_axis_opl_tdata[201]} {nf_datapath_0/m_axis_opl_tdata[202]} {nf_datapath_0/m_axis_opl_tdata[203]} {nf_datapath_0/m_axis_opl_tdata[204]} {nf_datapath_0/m_axis_opl_tdata[205]} {nf_datapath_0/m_axis_opl_tdata[206]} {nf_datapath_0/m_axis_opl_tdata[207]} {nf_datapath_0/m_axis_opl_tdata[208]} {nf_datapath_0/m_axis_opl_tdata[209]} {nf_datapath_0/m_axis_opl_tdata[210]} {nf_datapath_0/m_axis_opl_tdata[211]} {nf_datapath_0/m_axis_opl_tdata[212]} {nf_datapath_0/m_axis_opl_tdata[213]} {nf_datapath_0/m_axis_opl_tdata[214]} {nf_datapath_0/m_axis_opl_tdata[215]} {nf_datapath_0/m_axis_opl_tdata[216]} {nf_datapath_0/m_axis_opl_tdata[217]} {nf_datapath_0/m_axis_opl_tdata[218]} {nf_datapath_0/m_axis_opl_tdata[219]} {nf_datapath_0/m_axis_opl_tdata[220]} {nf_datapath_0/m_axis_opl_tdata[221]} {nf_datapath_0/m_axis_opl_tdata[222]} {nf_datapath_0/m_axis_opl_tdata[223]} {nf_datapath_0/m_axis_opl_tdata[224]} {nf_datapath_0/m_axis_opl_tdata[225]} {nf_datapath_0/m_axis_opl_tdata[226]} {nf_datapath_0/m_axis_opl_tdata[227]} {nf_datapath_0/m_axis_opl_tdata[228]} {nf_datapath_0/m_axis_opl_tdata[229]} {nf_datapath_0/m_axis_opl_tdata[230]} {nf_datapath_0/m_axis_opl_tdata[231]} {nf_datapath_0/m_axis_opl_tdata[232]} {nf_datapath_0/m_axis_opl_tdata[233]} {nf_datapath_0/m_axis_opl_tdata[234]} {nf_datapath_0/m_axis_opl_tdata[235]} {nf_datapath_0/m_axis_opl_tdata[236]} {nf_datapath_0/m_axis_opl_tdata[237]} {nf_datapath_0/m_axis_opl_tdata[238]} {nf_datapath_0/m_axis_opl_tdata[239]} {nf_datapath_0/m_axis_opl_tdata[240]} {nf_datapath_0/m_axis_opl_tdata[241]} {nf_datapath_0/m_axis_opl_tdata[242]} {nf_datapath_0/m_axis_opl_tdata[243]} {nf_datapath_0/m_axis_opl_tdata[244]} {nf_datapath_0/m_axis_opl_tdata[245]} {nf_datapath_0/m_axis_opl_tdata[246]} {nf_datapath_0/m_axis_opl_tdata[247]} {nf_datapath_0/m_axis_opl_tdata[248]} {nf_datapath_0/m_axis_opl_tdata[249]} {nf_datapath_0/m_axis_opl_tdata[250]} {nf_datapath_0/m_axis_opl_tdata[251]} {nf_datapath_0/m_axis_opl_tdata[252]} {nf_datapath_0/m_axis_opl_tdata[253]} {nf_datapath_0/m_axis_opl_tdata[254]} {nf_datapath_0/m_axis_opl_tdata[255]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe10]
set_property port_width 32 [get_debug_ports u_ila_0/probe10]
connect_debug_port u_ila_0/probe10 [get_nets [list {nf_datapath_0/bytes_dropped[0]} {nf_datapath_0/bytes_dropped[1]} {nf_datapath_0/bytes_dropped[2]} {nf_datapath_0/bytes_dropped[3]} {nf_datapath_0/bytes_dropped[4]} {nf_datapath_0/bytes_dropped[5]} {nf_datapath_0/bytes_dropped[6]} {nf_datapath_0/bytes_dropped[7]} {nf_datapath_0/bytes_dropped[8]} {nf_datapath_0/bytes_dropped[9]} {nf_datapath_0/bytes_dropped[10]} {nf_datapath_0/bytes_dropped[11]} {nf_datapath_0/bytes_dropped[12]} {nf_datapath_0/bytes_dropped[13]} {nf_datapath_0/bytes_dropped[14]} {nf_datapath_0/bytes_dropped[15]} {nf_datapath_0/bytes_dropped[16]} {nf_datapath_0/bytes_dropped[17]} {nf_datapath_0/bytes_dropped[18]} {nf_datapath_0/bytes_dropped[19]} {nf_datapath_0/bytes_dropped[20]} {nf_datapath_0/bytes_dropped[21]} {nf_datapath_0/bytes_dropped[22]} {nf_datapath_0/bytes_dropped[23]} {nf_datapath_0/bytes_dropped[24]} {nf_datapath_0/bytes_dropped[25]} {nf_datapath_0/bytes_dropped[26]} {nf_datapath_0/bytes_dropped[27]} {nf_datapath_0/bytes_dropped[28]} {nf_datapath_0/bytes_dropped[29]} {nf_datapath_0/bytes_dropped[30]} {nf_datapath_0/bytes_dropped[31]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe11]
set_property port_width 128 [get_debug_ports u_ila_0/probe11]
connect_debug_port u_ila_0/probe11 [get_nets [list {axis_o_3_tuser[0]} {axis_o_3_tuser[1]} {axis_o_3_tuser[2]} {axis_o_3_tuser[3]} {axis_o_3_tuser[4]} {axis_o_3_tuser[5]} {axis_o_3_tuser[6]} {axis_o_3_tuser[7]} {axis_o_3_tuser[8]} {axis_o_3_tuser[9]} {axis_o_3_tuser[10]} {axis_o_3_tuser[11]} {axis_o_3_tuser[12]} {axis_o_3_tuser[13]} {axis_o_3_tuser[14]} {axis_o_3_tuser[15]} {axis_o_3_tuser[16]} {axis_o_3_tuser[17]} {axis_o_3_tuser[18]} {axis_o_3_tuser[19]} {axis_o_3_tuser[20]} {axis_o_3_tuser[21]} {axis_o_3_tuser[22]} {axis_o_3_tuser[23]} {axis_o_3_tuser[24]} {axis_o_3_tuser[25]} {axis_o_3_tuser[26]} {axis_o_3_tuser[27]} {axis_o_3_tuser[28]} {axis_o_3_tuser[29]} {axis_o_3_tuser[30]} {axis_o_3_tuser[31]} {axis_o_3_tuser[32]} {axis_o_3_tuser[33]} {axis_o_3_tuser[34]} {axis_o_3_tuser[35]} {axis_o_3_tuser[36]} {axis_o_3_tuser[37]} {axis_o_3_tuser[38]} {axis_o_3_tuser[39]} {axis_o_3_tuser[40]} {axis_o_3_tuser[41]} {axis_o_3_tuser[42]} {axis_o_3_tuser[43]} {axis_o_3_tuser[44]} {axis_o_3_tuser[45]} {axis_o_3_tuser[46]} {axis_o_3_tuser[47]} {axis_o_3_tuser[48]} {axis_o_3_tuser[49]} {axis_o_3_tuser[50]} {axis_o_3_tuser[51]} {axis_o_3_tuser[52]} {axis_o_3_tuser[53]} {axis_o_3_tuser[54]} {axis_o_3_tuser[55]} {axis_o_3_tuser[56]} {axis_o_3_tuser[57]} {axis_o_3_tuser[58]} {axis_o_3_tuser[59]} {axis_o_3_tuser[60]} {axis_o_3_tuser[61]} {axis_o_3_tuser[62]} {axis_o_3_tuser[63]} {axis_o_3_tuser[64]} {axis_o_3_tuser[65]} {axis_o_3_tuser[66]} {axis_o_3_tuser[67]} {axis_o_3_tuser[68]} {axis_o_3_tuser[69]} {axis_o_3_tuser[70]} {axis_o_3_tuser[71]} {axis_o_3_tuser[72]} {axis_o_3_tuser[73]} {axis_o_3_tuser[74]} {axis_o_3_tuser[75]} {axis_o_3_tuser[76]} {axis_o_3_tuser[77]} {axis_o_3_tuser[78]} {axis_o_3_tuser[79]} {axis_o_3_tuser[80]} {axis_o_3_tuser[81]} {axis_o_3_tuser[82]} {axis_o_3_tuser[83]} {axis_o_3_tuser[84]} {axis_o_3_tuser[85]} {axis_o_3_tuser[86]} {axis_o_3_tuser[87]} {axis_o_3_tuser[88]} {axis_o_3_tuser[89]} {axis_o_3_tuser[90]} {axis_o_3_tuser[91]} {axis_o_3_tuser[92]} {axis_o_3_tuser[93]} {axis_o_3_tuser[94]} {axis_o_3_tuser[95]} {axis_o_3_tuser[96]} {axis_o_3_tuser[97]} {axis_o_3_tuser[98]} {axis_o_3_tuser[99]} {axis_o_3_tuser[100]} {axis_o_3_tuser[101]} {axis_o_3_tuser[102]} {axis_o_3_tuser[103]} {axis_o_3_tuser[104]} {axis_o_3_tuser[105]} {axis_o_3_tuser[106]} {axis_o_3_tuser[107]} {axis_o_3_tuser[108]} {axis_o_3_tuser[109]} {axis_o_3_tuser[110]} {axis_o_3_tuser[111]} {axis_o_3_tuser[112]} {axis_o_3_tuser[113]} {axis_o_3_tuser[114]} {axis_o_3_tuser[115]} {axis_o_3_tuser[116]} {axis_o_3_tuser[117]} {axis_o_3_tuser[118]} {axis_o_3_tuser[119]} {axis_o_3_tuser[120]} {axis_o_3_tuser[121]} {axis_o_3_tuser[122]} {axis_o_3_tuser[123]} {axis_o_3_tuser[124]} {axis_o_3_tuser[125]} {axis_o_3_tuser[126]} {axis_o_3_tuser[127]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe12]
set_property port_width 32 [get_debug_ports u_ila_0/probe12]
connect_debug_port u_ila_0/probe12 [get_nets [list {axis_o_3_tkeep[0]} {axis_o_3_tkeep[1]} {axis_o_3_tkeep[2]} {axis_o_3_tkeep[3]} {axis_o_3_tkeep[4]} {axis_o_3_tkeep[5]} {axis_o_3_tkeep[6]} {axis_o_3_tkeep[7]} {axis_o_3_tkeep[8]} {axis_o_3_tkeep[9]} {axis_o_3_tkeep[10]} {axis_o_3_tkeep[11]} {axis_o_3_tkeep[12]} {axis_o_3_tkeep[13]} {axis_o_3_tkeep[14]} {axis_o_3_tkeep[15]} {axis_o_3_tkeep[16]} {axis_o_3_tkeep[17]} {axis_o_3_tkeep[18]} {axis_o_3_tkeep[19]} {axis_o_3_tkeep[20]} {axis_o_3_tkeep[21]} {axis_o_3_tkeep[22]} {axis_o_3_tkeep[23]} {axis_o_3_tkeep[24]} {axis_o_3_tkeep[25]} {axis_o_3_tkeep[26]} {axis_o_3_tkeep[27]} {axis_o_3_tkeep[28]} {axis_o_3_tkeep[29]} {axis_o_3_tkeep[30]} {axis_o_3_tkeep[31]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe13]
set_property port_width 256 [get_debug_ports u_ila_0/probe13]
connect_debug_port u_ila_0/probe13 [get_nets [list {axis_o_3_tdata[0]} {axis_o_3_tdata[1]} {axis_o_3_tdata[2]} {axis_o_3_tdata[3]} {axis_o_3_tdata[4]} {axis_o_3_tdata[5]} {axis_o_3_tdata[6]} {axis_o_3_tdata[7]} {axis_o_3_tdata[8]} {axis_o_3_tdata[9]} {axis_o_3_tdata[10]} {axis_o_3_tdata[11]} {axis_o_3_tdata[12]} {axis_o_3_tdata[13]} {axis_o_3_tdata[14]} {axis_o_3_tdata[15]} {axis_o_3_tdata[16]} {axis_o_3_tdata[17]} {axis_o_3_tdata[18]} {axis_o_3_tdata[19]} {axis_o_3_tdata[20]} {axis_o_3_tdata[21]} {axis_o_3_tdata[22]} {axis_o_3_tdata[23]} {axis_o_3_tdata[24]} {axis_o_3_tdata[25]} {axis_o_3_tdata[26]} {axis_o_3_tdata[27]} {axis_o_3_tdata[28]} {axis_o_3_tdata[29]} {axis_o_3_tdata[30]} {axis_o_3_tdata[31]} {axis_o_3_tdata[32]} {axis_o_3_tdata[33]} {axis_o_3_tdata[34]} {axis_o_3_tdata[35]} {axis_o_3_tdata[36]} {axis_o_3_tdata[37]} {axis_o_3_tdata[38]} {axis_o_3_tdata[39]} {axis_o_3_tdata[40]} {axis_o_3_tdata[41]} {axis_o_3_tdata[42]} {axis_o_3_tdata[43]} {axis_o_3_tdata[44]} {axis_o_3_tdata[45]} {axis_o_3_tdata[46]} {axis_o_3_tdata[47]} {axis_o_3_tdata[48]} {axis_o_3_tdata[49]} {axis_o_3_tdata[50]} {axis_o_3_tdata[51]} {axis_o_3_tdata[52]} {axis_o_3_tdata[53]} {axis_o_3_tdata[54]} {axis_o_3_tdata[55]} {axis_o_3_tdata[56]} {axis_o_3_tdata[57]} {axis_o_3_tdata[58]} {axis_o_3_tdata[59]} {axis_o_3_tdata[60]} {axis_o_3_tdata[61]} {axis_o_3_tdata[62]} {axis_o_3_tdata[63]} {axis_o_3_tdata[64]} {axis_o_3_tdata[65]} {axis_o_3_tdata[66]} {axis_o_3_tdata[67]} {axis_o_3_tdata[68]} {axis_o_3_tdata[69]} {axis_o_3_tdata[70]} {axis_o_3_tdata[71]} {axis_o_3_tdata[72]} {axis_o_3_tdata[73]} {axis_o_3_tdata[74]} {axis_o_3_tdata[75]} {axis_o_3_tdata[76]} {axis_o_3_tdata[77]} {axis_o_3_tdata[78]} {axis_o_3_tdata[79]} {axis_o_3_tdata[80]} {axis_o_3_tdata[81]} {axis_o_3_tdata[82]} {axis_o_3_tdata[83]} {axis_o_3_tdata[84]} {axis_o_3_tdata[85]} {axis_o_3_tdata[86]} {axis_o_3_tdata[87]} {axis_o_3_tdata[88]} {axis_o_3_tdata[89]} {axis_o_3_tdata[90]} {axis_o_3_tdata[91]} {axis_o_3_tdata[92]} {axis_o_3_tdata[93]} {axis_o_3_tdata[94]} {axis_o_3_tdata[95]} {axis_o_3_tdata[96]} {axis_o_3_tdata[97]} {axis_o_3_tdata[98]} {axis_o_3_tdata[99]} {axis_o_3_tdata[100]} {axis_o_3_tdata[101]} {axis_o_3_tdata[102]} {axis_o_3_tdata[103]} {axis_o_3_tdata[104]} {axis_o_3_tdata[105]} {axis_o_3_tdata[106]} {axis_o_3_tdata[107]} {axis_o_3_tdata[108]} {axis_o_3_tdata[109]} {axis_o_3_tdata[110]} {axis_o_3_tdata[111]} {axis_o_3_tdata[112]} {axis_o_3_tdata[113]} {axis_o_3_tdata[114]} {axis_o_3_tdata[115]} {axis_o_3_tdata[116]} {axis_o_3_tdata[117]} {axis_o_3_tdata[118]} {axis_o_3_tdata[119]} {axis_o_3_tdata[120]} {axis_o_3_tdata[121]} {axis_o_3_tdata[122]} {axis_o_3_tdata[123]} {axis_o_3_tdata[124]} {axis_o_3_tdata[125]} {axis_o_3_tdata[126]} {axis_o_3_tdata[127]} {axis_o_3_tdata[128]} {axis_o_3_tdata[129]} {axis_o_3_tdata[130]} {axis_o_3_tdata[131]} {axis_o_3_tdata[132]} {axis_o_3_tdata[133]} {axis_o_3_tdata[134]} {axis_o_3_tdata[135]} {axis_o_3_tdata[136]} {axis_o_3_tdata[137]} {axis_o_3_tdata[138]} {axis_o_3_tdata[139]} {axis_o_3_tdata[140]} {axis_o_3_tdata[141]} {axis_o_3_tdata[142]} {axis_o_3_tdata[143]} {axis_o_3_tdata[144]} {axis_o_3_tdata[145]} {axis_o_3_tdata[146]} {axis_o_3_tdata[147]} {axis_o_3_tdata[148]} {axis_o_3_tdata[149]} {axis_o_3_tdata[150]} {axis_o_3_tdata[151]} {axis_o_3_tdata[152]} {axis_o_3_tdata[153]} {axis_o_3_tdata[154]} {axis_o_3_tdata[155]} {axis_o_3_tdata[156]} {axis_o_3_tdata[157]} {axis_o_3_tdata[158]} {axis_o_3_tdata[159]} {axis_o_3_tdata[160]} {axis_o_3_tdata[161]} {axis_o_3_tdata[162]} {axis_o_3_tdata[163]} {axis_o_3_tdata[164]} {axis_o_3_tdata[165]} {axis_o_3_tdata[166]} {axis_o_3_tdata[167]} {axis_o_3_tdata[168]} {axis_o_3_tdata[169]} {axis_o_3_tdata[170]} {axis_o_3_tdata[171]} {axis_o_3_tdata[172]} {axis_o_3_tdata[173]} {axis_o_3_tdata[174]} {axis_o_3_tdata[175]} {axis_o_3_tdata[176]} {axis_o_3_tdata[177]} {axis_o_3_tdata[178]} {axis_o_3_tdata[179]} {axis_o_3_tdata[180]} {axis_o_3_tdata[181]} {axis_o_3_tdata[182]} {axis_o_3_tdata[183]} {axis_o_3_tdata[184]} {axis_o_3_tdata[185]} {axis_o_3_tdata[186]} {axis_o_3_tdata[187]} {axis_o_3_tdata[188]} {axis_o_3_tdata[189]} {axis_o_3_tdata[190]} {axis_o_3_tdata[191]} {axis_o_3_tdata[192]} {axis_o_3_tdata[193]} {axis_o_3_tdata[194]} {axis_o_3_tdata[195]} {axis_o_3_tdata[196]} {axis_o_3_tdata[197]} {axis_o_3_tdata[198]} {axis_o_3_tdata[199]} {axis_o_3_tdata[200]} {axis_o_3_tdata[201]} {axis_o_3_tdata[202]} {axis_o_3_tdata[203]} {axis_o_3_tdata[204]} {axis_o_3_tdata[205]} {axis_o_3_tdata[206]} {axis_o_3_tdata[207]} {axis_o_3_tdata[208]} {axis_o_3_tdata[209]} {axis_o_3_tdata[210]} {axis_o_3_tdata[211]} {axis_o_3_tdata[212]} {axis_o_3_tdata[213]} {axis_o_3_tdata[214]} {axis_o_3_tdata[215]} {axis_o_3_tdata[216]} {axis_o_3_tdata[217]} {axis_o_3_tdata[218]} {axis_o_3_tdata[219]} {axis_o_3_tdata[220]} {axis_o_3_tdata[221]} {axis_o_3_tdata[222]} {axis_o_3_tdata[223]} {axis_o_3_tdata[224]} {axis_o_3_tdata[225]} {axis_o_3_tdata[226]} {axis_o_3_tdata[227]} {axis_o_3_tdata[228]} {axis_o_3_tdata[229]} {axis_o_3_tdata[230]} {axis_o_3_tdata[231]} {axis_o_3_tdata[232]} {axis_o_3_tdata[233]} {axis_o_3_tdata[234]} {axis_o_3_tdata[235]} {axis_o_3_tdata[236]} {axis_o_3_tdata[237]} {axis_o_3_tdata[238]} {axis_o_3_tdata[239]} {axis_o_3_tdata[240]} {axis_o_3_tdata[241]} {axis_o_3_tdata[242]} {axis_o_3_tdata[243]} {axis_o_3_tdata[244]} {axis_o_3_tdata[245]} {axis_o_3_tdata[246]} {axis_o_3_tdata[247]} {axis_o_3_tdata[248]} {axis_o_3_tdata[249]} {axis_o_3_tdata[250]} {axis_o_3_tdata[251]} {axis_o_3_tdata[252]} {axis_o_3_tdata[253]} {axis_o_3_tdata[254]} {axis_o_3_tdata[255]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe14]
set_property port_width 128 [get_debug_ports u_ila_0/probe14]
connect_debug_port u_ila_0/probe14 [get_nets [list {axis_o_2_tuser[0]} {axis_o_2_tuser[1]} {axis_o_2_tuser[2]} {axis_o_2_tuser[3]} {axis_o_2_tuser[4]} {axis_o_2_tuser[5]} {axis_o_2_tuser[6]} {axis_o_2_tuser[7]} {axis_o_2_tuser[8]} {axis_o_2_tuser[9]} {axis_o_2_tuser[10]} {axis_o_2_tuser[11]} {axis_o_2_tuser[12]} {axis_o_2_tuser[13]} {axis_o_2_tuser[14]} {axis_o_2_tuser[15]} {axis_o_2_tuser[16]} {axis_o_2_tuser[17]} {axis_o_2_tuser[18]} {axis_o_2_tuser[19]} {axis_o_2_tuser[20]} {axis_o_2_tuser[21]} {axis_o_2_tuser[22]} {axis_o_2_tuser[23]} {axis_o_2_tuser[24]} {axis_o_2_tuser[25]} {axis_o_2_tuser[26]} {axis_o_2_tuser[27]} {axis_o_2_tuser[28]} {axis_o_2_tuser[29]} {axis_o_2_tuser[30]} {axis_o_2_tuser[31]} {axis_o_2_tuser[32]} {axis_o_2_tuser[33]} {axis_o_2_tuser[34]} {axis_o_2_tuser[35]} {axis_o_2_tuser[36]} {axis_o_2_tuser[37]} {axis_o_2_tuser[38]} {axis_o_2_tuser[39]} {axis_o_2_tuser[40]} {axis_o_2_tuser[41]} {axis_o_2_tuser[42]} {axis_o_2_tuser[43]} {axis_o_2_tuser[44]} {axis_o_2_tuser[45]} {axis_o_2_tuser[46]} {axis_o_2_tuser[47]} {axis_o_2_tuser[48]} {axis_o_2_tuser[49]} {axis_o_2_tuser[50]} {axis_o_2_tuser[51]} {axis_o_2_tuser[52]} {axis_o_2_tuser[53]} {axis_o_2_tuser[54]} {axis_o_2_tuser[55]} {axis_o_2_tuser[56]} {axis_o_2_tuser[57]} {axis_o_2_tuser[58]} {axis_o_2_tuser[59]} {axis_o_2_tuser[60]} {axis_o_2_tuser[61]} {axis_o_2_tuser[62]} {axis_o_2_tuser[63]} {axis_o_2_tuser[64]} {axis_o_2_tuser[65]} {axis_o_2_tuser[66]} {axis_o_2_tuser[67]} {axis_o_2_tuser[68]} {axis_o_2_tuser[69]} {axis_o_2_tuser[70]} {axis_o_2_tuser[71]} {axis_o_2_tuser[72]} {axis_o_2_tuser[73]} {axis_o_2_tuser[74]} {axis_o_2_tuser[75]} {axis_o_2_tuser[76]} {axis_o_2_tuser[77]} {axis_o_2_tuser[78]} {axis_o_2_tuser[79]} {axis_o_2_tuser[80]} {axis_o_2_tuser[81]} {axis_o_2_tuser[82]} {axis_o_2_tuser[83]} {axis_o_2_tuser[84]} {axis_o_2_tuser[85]} {axis_o_2_tuser[86]} {axis_o_2_tuser[87]} {axis_o_2_tuser[88]} {axis_o_2_tuser[89]} {axis_o_2_tuser[90]} {axis_o_2_tuser[91]} {axis_o_2_tuser[92]} {axis_o_2_tuser[93]} {axis_o_2_tuser[94]} {axis_o_2_tuser[95]} {axis_o_2_tuser[96]} {axis_o_2_tuser[97]} {axis_o_2_tuser[98]} {axis_o_2_tuser[99]} {axis_o_2_tuser[100]} {axis_o_2_tuser[101]} {axis_o_2_tuser[102]} {axis_o_2_tuser[103]} {axis_o_2_tuser[104]} {axis_o_2_tuser[105]} {axis_o_2_tuser[106]} {axis_o_2_tuser[107]} {axis_o_2_tuser[108]} {axis_o_2_tuser[109]} {axis_o_2_tuser[110]} {axis_o_2_tuser[111]} {axis_o_2_tuser[112]} {axis_o_2_tuser[113]} {axis_o_2_tuser[114]} {axis_o_2_tuser[115]} {axis_o_2_tuser[116]} {axis_o_2_tuser[117]} {axis_o_2_tuser[118]} {axis_o_2_tuser[119]} {axis_o_2_tuser[120]} {axis_o_2_tuser[121]} {axis_o_2_tuser[122]} {axis_o_2_tuser[123]} {axis_o_2_tuser[124]} {axis_o_2_tuser[125]} {axis_o_2_tuser[126]} {axis_o_2_tuser[127]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe15]
set_property port_width 32 [get_debug_ports u_ila_0/probe15]
connect_debug_port u_ila_0/probe15 [get_nets [list {axis_o_2_tkeep[0]} {axis_o_2_tkeep[1]} {axis_o_2_tkeep[2]} {axis_o_2_tkeep[3]} {axis_o_2_tkeep[4]} {axis_o_2_tkeep[5]} {axis_o_2_tkeep[6]} {axis_o_2_tkeep[7]} {axis_o_2_tkeep[8]} {axis_o_2_tkeep[9]} {axis_o_2_tkeep[10]} {axis_o_2_tkeep[11]} {axis_o_2_tkeep[12]} {axis_o_2_tkeep[13]} {axis_o_2_tkeep[14]} {axis_o_2_tkeep[15]} {axis_o_2_tkeep[16]} {axis_o_2_tkeep[17]} {axis_o_2_tkeep[18]} {axis_o_2_tkeep[19]} {axis_o_2_tkeep[20]} {axis_o_2_tkeep[21]} {axis_o_2_tkeep[22]} {axis_o_2_tkeep[23]} {axis_o_2_tkeep[24]} {axis_o_2_tkeep[25]} {axis_o_2_tkeep[26]} {axis_o_2_tkeep[27]} {axis_o_2_tkeep[28]} {axis_o_2_tkeep[29]} {axis_o_2_tkeep[30]} {axis_o_2_tkeep[31]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe16]
set_property port_width 256 [get_debug_ports u_ila_0/probe16]
connect_debug_port u_ila_0/probe16 [get_nets [list {axis_o_2_tdata[0]} {axis_o_2_tdata[1]} {axis_o_2_tdata[2]} {axis_o_2_tdata[3]} {axis_o_2_tdata[4]} {axis_o_2_tdata[5]} {axis_o_2_tdata[6]} {axis_o_2_tdata[7]} {axis_o_2_tdata[8]} {axis_o_2_tdata[9]} {axis_o_2_tdata[10]} {axis_o_2_tdata[11]} {axis_o_2_tdata[12]} {axis_o_2_tdata[13]} {axis_o_2_tdata[14]} {axis_o_2_tdata[15]} {axis_o_2_tdata[16]} {axis_o_2_tdata[17]} {axis_o_2_tdata[18]} {axis_o_2_tdata[19]} {axis_o_2_tdata[20]} {axis_o_2_tdata[21]} {axis_o_2_tdata[22]} {axis_o_2_tdata[23]} {axis_o_2_tdata[24]} {axis_o_2_tdata[25]} {axis_o_2_tdata[26]} {axis_o_2_tdata[27]} {axis_o_2_tdata[28]} {axis_o_2_tdata[29]} {axis_o_2_tdata[30]} {axis_o_2_tdata[31]} {axis_o_2_tdata[32]} {axis_o_2_tdata[33]} {axis_o_2_tdata[34]} {axis_o_2_tdata[35]} {axis_o_2_tdata[36]} {axis_o_2_tdata[37]} {axis_o_2_tdata[38]} {axis_o_2_tdata[39]} {axis_o_2_tdata[40]} {axis_o_2_tdata[41]} {axis_o_2_tdata[42]} {axis_o_2_tdata[43]} {axis_o_2_tdata[44]} {axis_o_2_tdata[45]} {axis_o_2_tdata[46]} {axis_o_2_tdata[47]} {axis_o_2_tdata[48]} {axis_o_2_tdata[49]} {axis_o_2_tdata[50]} {axis_o_2_tdata[51]} {axis_o_2_tdata[52]} {axis_o_2_tdata[53]} {axis_o_2_tdata[54]} {axis_o_2_tdata[55]} {axis_o_2_tdata[56]} {axis_o_2_tdata[57]} {axis_o_2_tdata[58]} {axis_o_2_tdata[59]} {axis_o_2_tdata[60]} {axis_o_2_tdata[61]} {axis_o_2_tdata[62]} {axis_o_2_tdata[63]} {axis_o_2_tdata[64]} {axis_o_2_tdata[65]} {axis_o_2_tdata[66]} {axis_o_2_tdata[67]} {axis_o_2_tdata[68]} {axis_o_2_tdata[69]} {axis_o_2_tdata[70]} {axis_o_2_tdata[71]} {axis_o_2_tdata[72]} {axis_o_2_tdata[73]} {axis_o_2_tdata[74]} {axis_o_2_tdata[75]} {axis_o_2_tdata[76]} {axis_o_2_tdata[77]} {axis_o_2_tdata[78]} {axis_o_2_tdata[79]} {axis_o_2_tdata[80]} {axis_o_2_tdata[81]} {axis_o_2_tdata[82]} {axis_o_2_tdata[83]} {axis_o_2_tdata[84]} {axis_o_2_tdata[85]} {axis_o_2_tdata[86]} {axis_o_2_tdata[87]} {axis_o_2_tdata[88]} {axis_o_2_tdata[89]} {axis_o_2_tdata[90]} {axis_o_2_tdata[91]} {axis_o_2_tdata[92]} {axis_o_2_tdata[93]} {axis_o_2_tdata[94]} {axis_o_2_tdata[95]} {axis_o_2_tdata[96]} {axis_o_2_tdata[97]} {axis_o_2_tdata[98]} {axis_o_2_tdata[99]} {axis_o_2_tdata[100]} {axis_o_2_tdata[101]} {axis_o_2_tdata[102]} {axis_o_2_tdata[103]} {axis_o_2_tdata[104]} {axis_o_2_tdata[105]} {axis_o_2_tdata[106]} {axis_o_2_tdata[107]} {axis_o_2_tdata[108]} {axis_o_2_tdata[109]} {axis_o_2_tdata[110]} {axis_o_2_tdata[111]} {axis_o_2_tdata[112]} {axis_o_2_tdata[113]} {axis_o_2_tdata[114]} {axis_o_2_tdata[115]} {axis_o_2_tdata[116]} {axis_o_2_tdata[117]} {axis_o_2_tdata[118]} {axis_o_2_tdata[119]} {axis_o_2_tdata[120]} {axis_o_2_tdata[121]} {axis_o_2_tdata[122]} {axis_o_2_tdata[123]} {axis_o_2_tdata[124]} {axis_o_2_tdata[125]} {axis_o_2_tdata[126]} {axis_o_2_tdata[127]} {axis_o_2_tdata[128]} {axis_o_2_tdata[129]} {axis_o_2_tdata[130]} {axis_o_2_tdata[131]} {axis_o_2_tdata[132]} {axis_o_2_tdata[133]} {axis_o_2_tdata[134]} {axis_o_2_tdata[135]} {axis_o_2_tdata[136]} {axis_o_2_tdata[137]} {axis_o_2_tdata[138]} {axis_o_2_tdata[139]} {axis_o_2_tdata[140]} {axis_o_2_tdata[141]} {axis_o_2_tdata[142]} {axis_o_2_tdata[143]} {axis_o_2_tdata[144]} {axis_o_2_tdata[145]} {axis_o_2_tdata[146]} {axis_o_2_tdata[147]} {axis_o_2_tdata[148]} {axis_o_2_tdata[149]} {axis_o_2_tdata[150]} {axis_o_2_tdata[151]} {axis_o_2_tdata[152]} {axis_o_2_tdata[153]} {axis_o_2_tdata[154]} {axis_o_2_tdata[155]} {axis_o_2_tdata[156]} {axis_o_2_tdata[157]} {axis_o_2_tdata[158]} {axis_o_2_tdata[159]} {axis_o_2_tdata[160]} {axis_o_2_tdata[161]} {axis_o_2_tdata[162]} {axis_o_2_tdata[163]} {axis_o_2_tdata[164]} {axis_o_2_tdata[165]} {axis_o_2_tdata[166]} {axis_o_2_tdata[167]} {axis_o_2_tdata[168]} {axis_o_2_tdata[169]} {axis_o_2_tdata[170]} {axis_o_2_tdata[171]} {axis_o_2_tdata[172]} {axis_o_2_tdata[173]} {axis_o_2_tdata[174]} {axis_o_2_tdata[175]} {axis_o_2_tdata[176]} {axis_o_2_tdata[177]} {axis_o_2_tdata[178]} {axis_o_2_tdata[179]} {axis_o_2_tdata[180]} {axis_o_2_tdata[181]} {axis_o_2_tdata[182]} {axis_o_2_tdata[183]} {axis_o_2_tdata[184]} {axis_o_2_tdata[185]} {axis_o_2_tdata[186]} {axis_o_2_tdata[187]} {axis_o_2_tdata[188]} {axis_o_2_tdata[189]} {axis_o_2_tdata[190]} {axis_o_2_tdata[191]} {axis_o_2_tdata[192]} {axis_o_2_tdata[193]} {axis_o_2_tdata[194]} {axis_o_2_tdata[195]} {axis_o_2_tdata[196]} {axis_o_2_tdata[197]} {axis_o_2_tdata[198]} {axis_o_2_tdata[199]} {axis_o_2_tdata[200]} {axis_o_2_tdata[201]} {axis_o_2_tdata[202]} {axis_o_2_tdata[203]} {axis_o_2_tdata[204]} {axis_o_2_tdata[205]} {axis_o_2_tdata[206]} {axis_o_2_tdata[207]} {axis_o_2_tdata[208]} {axis_o_2_tdata[209]} {axis_o_2_tdata[210]} {axis_o_2_tdata[211]} {axis_o_2_tdata[212]} {axis_o_2_tdata[213]} {axis_o_2_tdata[214]} {axis_o_2_tdata[215]} {axis_o_2_tdata[216]} {axis_o_2_tdata[217]} {axis_o_2_tdata[218]} {axis_o_2_tdata[219]} {axis_o_2_tdata[220]} {axis_o_2_tdata[221]} {axis_o_2_tdata[222]} {axis_o_2_tdata[223]} {axis_o_2_tdata[224]} {axis_o_2_tdata[225]} {axis_o_2_tdata[226]} {axis_o_2_tdata[227]} {axis_o_2_tdata[228]} {axis_o_2_tdata[229]} {axis_o_2_tdata[230]} {axis_o_2_tdata[231]} {axis_o_2_tdata[232]} {axis_o_2_tdata[233]} {axis_o_2_tdata[234]} {axis_o_2_tdata[235]} {axis_o_2_tdata[236]} {axis_o_2_tdata[237]} {axis_o_2_tdata[238]} {axis_o_2_tdata[239]} {axis_o_2_tdata[240]} {axis_o_2_tdata[241]} {axis_o_2_tdata[242]} {axis_o_2_tdata[243]} {axis_o_2_tdata[244]} {axis_o_2_tdata[245]} {axis_o_2_tdata[246]} {axis_o_2_tdata[247]} {axis_o_2_tdata[248]} {axis_o_2_tdata[249]} {axis_o_2_tdata[250]} {axis_o_2_tdata[251]} {axis_o_2_tdata[252]} {axis_o_2_tdata[253]} {axis_o_2_tdata[254]} {axis_o_2_tdata[255]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe17]
set_property port_width 128 [get_debug_ports u_ila_0/probe17]
connect_debug_port u_ila_0/probe17 [get_nets [list {axis_o_1_tuser[0]} {axis_o_1_tuser[1]} {axis_o_1_tuser[2]} {axis_o_1_tuser[3]} {axis_o_1_tuser[4]} {axis_o_1_tuser[5]} {axis_o_1_tuser[6]} {axis_o_1_tuser[7]} {axis_o_1_tuser[8]} {axis_o_1_tuser[9]} {axis_o_1_tuser[10]} {axis_o_1_tuser[11]} {axis_o_1_tuser[12]} {axis_o_1_tuser[13]} {axis_o_1_tuser[14]} {axis_o_1_tuser[15]} {axis_o_1_tuser[16]} {axis_o_1_tuser[17]} {axis_o_1_tuser[18]} {axis_o_1_tuser[19]} {axis_o_1_tuser[20]} {axis_o_1_tuser[21]} {axis_o_1_tuser[22]} {axis_o_1_tuser[23]} {axis_o_1_tuser[24]} {axis_o_1_tuser[25]} {axis_o_1_tuser[26]} {axis_o_1_tuser[27]} {axis_o_1_tuser[28]} {axis_o_1_tuser[29]} {axis_o_1_tuser[30]} {axis_o_1_tuser[31]} {axis_o_1_tuser[32]} {axis_o_1_tuser[33]} {axis_o_1_tuser[34]} {axis_o_1_tuser[35]} {axis_o_1_tuser[36]} {axis_o_1_tuser[37]} {axis_o_1_tuser[38]} {axis_o_1_tuser[39]} {axis_o_1_tuser[40]} {axis_o_1_tuser[41]} {axis_o_1_tuser[42]} {axis_o_1_tuser[43]} {axis_o_1_tuser[44]} {axis_o_1_tuser[45]} {axis_o_1_tuser[46]} {axis_o_1_tuser[47]} {axis_o_1_tuser[48]} {axis_o_1_tuser[49]} {axis_o_1_tuser[50]} {axis_o_1_tuser[51]} {axis_o_1_tuser[52]} {axis_o_1_tuser[53]} {axis_o_1_tuser[54]} {axis_o_1_tuser[55]} {axis_o_1_tuser[56]} {axis_o_1_tuser[57]} {axis_o_1_tuser[58]} {axis_o_1_tuser[59]} {axis_o_1_tuser[60]} {axis_o_1_tuser[61]} {axis_o_1_tuser[62]} {axis_o_1_tuser[63]} {axis_o_1_tuser[64]} {axis_o_1_tuser[65]} {axis_o_1_tuser[66]} {axis_o_1_tuser[67]} {axis_o_1_tuser[68]} {axis_o_1_tuser[69]} {axis_o_1_tuser[70]} {axis_o_1_tuser[71]} {axis_o_1_tuser[72]} {axis_o_1_tuser[73]} {axis_o_1_tuser[74]} {axis_o_1_tuser[75]} {axis_o_1_tuser[76]} {axis_o_1_tuser[77]} {axis_o_1_tuser[78]} {axis_o_1_tuser[79]} {axis_o_1_tuser[80]} {axis_o_1_tuser[81]} {axis_o_1_tuser[82]} {axis_o_1_tuser[83]} {axis_o_1_tuser[84]} {axis_o_1_tuser[85]} {axis_o_1_tuser[86]} {axis_o_1_tuser[87]} {axis_o_1_tuser[88]} {axis_o_1_tuser[89]} {axis_o_1_tuser[90]} {axis_o_1_tuser[91]} {axis_o_1_tuser[92]} {axis_o_1_tuser[93]} {axis_o_1_tuser[94]} {axis_o_1_tuser[95]} {axis_o_1_tuser[96]} {axis_o_1_tuser[97]} {axis_o_1_tuser[98]} {axis_o_1_tuser[99]} {axis_o_1_tuser[100]} {axis_o_1_tuser[101]} {axis_o_1_tuser[102]} {axis_o_1_tuser[103]} {axis_o_1_tuser[104]} {axis_o_1_tuser[105]} {axis_o_1_tuser[106]} {axis_o_1_tuser[107]} {axis_o_1_tuser[108]} {axis_o_1_tuser[109]} {axis_o_1_tuser[110]} {axis_o_1_tuser[111]} {axis_o_1_tuser[112]} {axis_o_1_tuser[113]} {axis_o_1_tuser[114]} {axis_o_1_tuser[115]} {axis_o_1_tuser[116]} {axis_o_1_tuser[117]} {axis_o_1_tuser[118]} {axis_o_1_tuser[119]} {axis_o_1_tuser[120]} {axis_o_1_tuser[121]} {axis_o_1_tuser[122]} {axis_o_1_tuser[123]} {axis_o_1_tuser[124]} {axis_o_1_tuser[125]} {axis_o_1_tuser[126]} {axis_o_1_tuser[127]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe18]
set_property port_width 32 [get_debug_ports u_ila_0/probe18]
connect_debug_port u_ila_0/probe18 [get_nets [list {axis_o_1_tkeep[0]} {axis_o_1_tkeep[1]} {axis_o_1_tkeep[2]} {axis_o_1_tkeep[3]} {axis_o_1_tkeep[4]} {axis_o_1_tkeep[5]} {axis_o_1_tkeep[6]} {axis_o_1_tkeep[7]} {axis_o_1_tkeep[8]} {axis_o_1_tkeep[9]} {axis_o_1_tkeep[10]} {axis_o_1_tkeep[11]} {axis_o_1_tkeep[12]} {axis_o_1_tkeep[13]} {axis_o_1_tkeep[14]} {axis_o_1_tkeep[15]} {axis_o_1_tkeep[16]} {axis_o_1_tkeep[17]} {axis_o_1_tkeep[18]} {axis_o_1_tkeep[19]} {axis_o_1_tkeep[20]} {axis_o_1_tkeep[21]} {axis_o_1_tkeep[22]} {axis_o_1_tkeep[23]} {axis_o_1_tkeep[24]} {axis_o_1_tkeep[25]} {axis_o_1_tkeep[26]} {axis_o_1_tkeep[27]} {axis_o_1_tkeep[28]} {axis_o_1_tkeep[29]} {axis_o_1_tkeep[30]} {axis_o_1_tkeep[31]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe19]
set_property port_width 256 [get_debug_ports u_ila_0/probe19]
connect_debug_port u_ila_0/probe19 [get_nets [list {axis_o_1_tdata[0]} {axis_o_1_tdata[1]} {axis_o_1_tdata[2]} {axis_o_1_tdata[3]} {axis_o_1_tdata[4]} {axis_o_1_tdata[5]} {axis_o_1_tdata[6]} {axis_o_1_tdata[7]} {axis_o_1_tdata[8]} {axis_o_1_tdata[9]} {axis_o_1_tdata[10]} {axis_o_1_tdata[11]} {axis_o_1_tdata[12]} {axis_o_1_tdata[13]} {axis_o_1_tdata[14]} {axis_o_1_tdata[15]} {axis_o_1_tdata[16]} {axis_o_1_tdata[17]} {axis_o_1_tdata[18]} {axis_o_1_tdata[19]} {axis_o_1_tdata[20]} {axis_o_1_tdata[21]} {axis_o_1_tdata[22]} {axis_o_1_tdata[23]} {axis_o_1_tdata[24]} {axis_o_1_tdata[25]} {axis_o_1_tdata[26]} {axis_o_1_tdata[27]} {axis_o_1_tdata[28]} {axis_o_1_tdata[29]} {axis_o_1_tdata[30]} {axis_o_1_tdata[31]} {axis_o_1_tdata[32]} {axis_o_1_tdata[33]} {axis_o_1_tdata[34]} {axis_o_1_tdata[35]} {axis_o_1_tdata[36]} {axis_o_1_tdata[37]} {axis_o_1_tdata[38]} {axis_o_1_tdata[39]} {axis_o_1_tdata[40]} {axis_o_1_tdata[41]} {axis_o_1_tdata[42]} {axis_o_1_tdata[43]} {axis_o_1_tdata[44]} {axis_o_1_tdata[45]} {axis_o_1_tdata[46]} {axis_o_1_tdata[47]} {axis_o_1_tdata[48]} {axis_o_1_tdata[49]} {axis_o_1_tdata[50]} {axis_o_1_tdata[51]} {axis_o_1_tdata[52]} {axis_o_1_tdata[53]} {axis_o_1_tdata[54]} {axis_o_1_tdata[55]} {axis_o_1_tdata[56]} {axis_o_1_tdata[57]} {axis_o_1_tdata[58]} {axis_o_1_tdata[59]} {axis_o_1_tdata[60]} {axis_o_1_tdata[61]} {axis_o_1_tdata[62]} {axis_o_1_tdata[63]} {axis_o_1_tdata[64]} {axis_o_1_tdata[65]} {axis_o_1_tdata[66]} {axis_o_1_tdata[67]} {axis_o_1_tdata[68]} {axis_o_1_tdata[69]} {axis_o_1_tdata[70]} {axis_o_1_tdata[71]} {axis_o_1_tdata[72]} {axis_o_1_tdata[73]} {axis_o_1_tdata[74]} {axis_o_1_tdata[75]} {axis_o_1_tdata[76]} {axis_o_1_tdata[77]} {axis_o_1_tdata[78]} {axis_o_1_tdata[79]} {axis_o_1_tdata[80]} {axis_o_1_tdata[81]} {axis_o_1_tdata[82]} {axis_o_1_tdata[83]} {axis_o_1_tdata[84]} {axis_o_1_tdata[85]} {axis_o_1_tdata[86]} {axis_o_1_tdata[87]} {axis_o_1_tdata[88]} {axis_o_1_tdata[89]} {axis_o_1_tdata[90]} {axis_o_1_tdata[91]} {axis_o_1_tdata[92]} {axis_o_1_tdata[93]} {axis_o_1_tdata[94]} {axis_o_1_tdata[95]} {axis_o_1_tdata[96]} {axis_o_1_tdata[97]} {axis_o_1_tdata[98]} {axis_o_1_tdata[99]} {axis_o_1_tdata[100]} {axis_o_1_tdata[101]} {axis_o_1_tdata[102]} {axis_o_1_tdata[103]} {axis_o_1_tdata[104]} {axis_o_1_tdata[105]} {axis_o_1_tdata[106]} {axis_o_1_tdata[107]} {axis_o_1_tdata[108]} {axis_o_1_tdata[109]} {axis_o_1_tdata[110]} {axis_o_1_tdata[111]} {axis_o_1_tdata[112]} {axis_o_1_tdata[113]} {axis_o_1_tdata[114]} {axis_o_1_tdata[115]} {axis_o_1_tdata[116]} {axis_o_1_tdata[117]} {axis_o_1_tdata[118]} {axis_o_1_tdata[119]} {axis_o_1_tdata[120]} {axis_o_1_tdata[121]} {axis_o_1_tdata[122]} {axis_o_1_tdata[123]} {axis_o_1_tdata[124]} {axis_o_1_tdata[125]} {axis_o_1_tdata[126]} {axis_o_1_tdata[127]} {axis_o_1_tdata[128]} {axis_o_1_tdata[129]} {axis_o_1_tdata[130]} {axis_o_1_tdata[131]} {axis_o_1_tdata[132]} {axis_o_1_tdata[133]} {axis_o_1_tdata[134]} {axis_o_1_tdata[135]} {axis_o_1_tdata[136]} {axis_o_1_tdata[137]} {axis_o_1_tdata[138]} {axis_o_1_tdata[139]} {axis_o_1_tdata[140]} {axis_o_1_tdata[141]} {axis_o_1_tdata[142]} {axis_o_1_tdata[143]} {axis_o_1_tdata[144]} {axis_o_1_tdata[145]} {axis_o_1_tdata[146]} {axis_o_1_tdata[147]} {axis_o_1_tdata[148]} {axis_o_1_tdata[149]} {axis_o_1_tdata[150]} {axis_o_1_tdata[151]} {axis_o_1_tdata[152]} {axis_o_1_tdata[153]} {axis_o_1_tdata[154]} {axis_o_1_tdata[155]} {axis_o_1_tdata[156]} {axis_o_1_tdata[157]} {axis_o_1_tdata[158]} {axis_o_1_tdata[159]} {axis_o_1_tdata[160]} {axis_o_1_tdata[161]} {axis_o_1_tdata[162]} {axis_o_1_tdata[163]} {axis_o_1_tdata[164]} {axis_o_1_tdata[165]} {axis_o_1_tdata[166]} {axis_o_1_tdata[167]} {axis_o_1_tdata[168]} {axis_o_1_tdata[169]} {axis_o_1_tdata[170]} {axis_o_1_tdata[171]} {axis_o_1_tdata[172]} {axis_o_1_tdata[173]} {axis_o_1_tdata[174]} {axis_o_1_tdata[175]} {axis_o_1_tdata[176]} {axis_o_1_tdata[177]} {axis_o_1_tdata[178]} {axis_o_1_tdata[179]} {axis_o_1_tdata[180]} {axis_o_1_tdata[181]} {axis_o_1_tdata[182]} {axis_o_1_tdata[183]} {axis_o_1_tdata[184]} {axis_o_1_tdata[185]} {axis_o_1_tdata[186]} {axis_o_1_tdata[187]} {axis_o_1_tdata[188]} {axis_o_1_tdata[189]} {axis_o_1_tdata[190]} {axis_o_1_tdata[191]} {axis_o_1_tdata[192]} {axis_o_1_tdata[193]} {axis_o_1_tdata[194]} {axis_o_1_tdata[195]} {axis_o_1_tdata[196]} {axis_o_1_tdata[197]} {axis_o_1_tdata[198]} {axis_o_1_tdata[199]} {axis_o_1_tdata[200]} {axis_o_1_tdata[201]} {axis_o_1_tdata[202]} {axis_o_1_tdata[203]} {axis_o_1_tdata[204]} {axis_o_1_tdata[205]} {axis_o_1_tdata[206]} {axis_o_1_tdata[207]} {axis_o_1_tdata[208]} {axis_o_1_tdata[209]} {axis_o_1_tdata[210]} {axis_o_1_tdata[211]} {axis_o_1_tdata[212]} {axis_o_1_tdata[213]} {axis_o_1_tdata[214]} {axis_o_1_tdata[215]} {axis_o_1_tdata[216]} {axis_o_1_tdata[217]} {axis_o_1_tdata[218]} {axis_o_1_tdata[219]} {axis_o_1_tdata[220]} {axis_o_1_tdata[221]} {axis_o_1_tdata[222]} {axis_o_1_tdata[223]} {axis_o_1_tdata[224]} {axis_o_1_tdata[225]} {axis_o_1_tdata[226]} {axis_o_1_tdata[227]} {axis_o_1_tdata[228]} {axis_o_1_tdata[229]} {axis_o_1_tdata[230]} {axis_o_1_tdata[231]} {axis_o_1_tdata[232]} {axis_o_1_tdata[233]} {axis_o_1_tdata[234]} {axis_o_1_tdata[235]} {axis_o_1_tdata[236]} {axis_o_1_tdata[237]} {axis_o_1_tdata[238]} {axis_o_1_tdata[239]} {axis_o_1_tdata[240]} {axis_o_1_tdata[241]} {axis_o_1_tdata[242]} {axis_o_1_tdata[243]} {axis_o_1_tdata[244]} {axis_o_1_tdata[245]} {axis_o_1_tdata[246]} {axis_o_1_tdata[247]} {axis_o_1_tdata[248]} {axis_o_1_tdata[249]} {axis_o_1_tdata[250]} {axis_o_1_tdata[251]} {axis_o_1_tdata[252]} {axis_o_1_tdata[253]} {axis_o_1_tdata[254]} {axis_o_1_tdata[255]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe20]
set_property port_width 128 [get_debug_ports u_ila_0/probe20]
connect_debug_port u_ila_0/probe20 [get_nets [list {axis_o_0_tuser[0]} {axis_o_0_tuser[1]} {axis_o_0_tuser[2]} {axis_o_0_tuser[3]} {axis_o_0_tuser[4]} {axis_o_0_tuser[5]} {axis_o_0_tuser[6]} {axis_o_0_tuser[7]} {axis_o_0_tuser[8]} {axis_o_0_tuser[9]} {axis_o_0_tuser[10]} {axis_o_0_tuser[11]} {axis_o_0_tuser[12]} {axis_o_0_tuser[13]} {axis_o_0_tuser[14]} {axis_o_0_tuser[15]} {axis_o_0_tuser[16]} {axis_o_0_tuser[17]} {axis_o_0_tuser[18]} {axis_o_0_tuser[19]} {axis_o_0_tuser[20]} {axis_o_0_tuser[21]} {axis_o_0_tuser[22]} {axis_o_0_tuser[23]} {axis_o_0_tuser[24]} {axis_o_0_tuser[25]} {axis_o_0_tuser[26]} {axis_o_0_tuser[27]} {axis_o_0_tuser[28]} {axis_o_0_tuser[29]} {axis_o_0_tuser[30]} {axis_o_0_tuser[31]} {axis_o_0_tuser[32]} {axis_o_0_tuser[33]} {axis_o_0_tuser[34]} {axis_o_0_tuser[35]} {axis_o_0_tuser[36]} {axis_o_0_tuser[37]} {axis_o_0_tuser[38]} {axis_o_0_tuser[39]} {axis_o_0_tuser[40]} {axis_o_0_tuser[41]} {axis_o_0_tuser[42]} {axis_o_0_tuser[43]} {axis_o_0_tuser[44]} {axis_o_0_tuser[45]} {axis_o_0_tuser[46]} {axis_o_0_tuser[47]} {axis_o_0_tuser[48]} {axis_o_0_tuser[49]} {axis_o_0_tuser[50]} {axis_o_0_tuser[51]} {axis_o_0_tuser[52]} {axis_o_0_tuser[53]} {axis_o_0_tuser[54]} {axis_o_0_tuser[55]} {axis_o_0_tuser[56]} {axis_o_0_tuser[57]} {axis_o_0_tuser[58]} {axis_o_0_tuser[59]} {axis_o_0_tuser[60]} {axis_o_0_tuser[61]} {axis_o_0_tuser[62]} {axis_o_0_tuser[63]} {axis_o_0_tuser[64]} {axis_o_0_tuser[65]} {axis_o_0_tuser[66]} {axis_o_0_tuser[67]} {axis_o_0_tuser[68]} {axis_o_0_tuser[69]} {axis_o_0_tuser[70]} {axis_o_0_tuser[71]} {axis_o_0_tuser[72]} {axis_o_0_tuser[73]} {axis_o_0_tuser[74]} {axis_o_0_tuser[75]} {axis_o_0_tuser[76]} {axis_o_0_tuser[77]} {axis_o_0_tuser[78]} {axis_o_0_tuser[79]} {axis_o_0_tuser[80]} {axis_o_0_tuser[81]} {axis_o_0_tuser[82]} {axis_o_0_tuser[83]} {axis_o_0_tuser[84]} {axis_o_0_tuser[85]} {axis_o_0_tuser[86]} {axis_o_0_tuser[87]} {axis_o_0_tuser[88]} {axis_o_0_tuser[89]} {axis_o_0_tuser[90]} {axis_o_0_tuser[91]} {axis_o_0_tuser[92]} {axis_o_0_tuser[93]} {axis_o_0_tuser[94]} {axis_o_0_tuser[95]} {axis_o_0_tuser[96]} {axis_o_0_tuser[97]} {axis_o_0_tuser[98]} {axis_o_0_tuser[99]} {axis_o_0_tuser[100]} {axis_o_0_tuser[101]} {axis_o_0_tuser[102]} {axis_o_0_tuser[103]} {axis_o_0_tuser[104]} {axis_o_0_tuser[105]} {axis_o_0_tuser[106]} {axis_o_0_tuser[107]} {axis_o_0_tuser[108]} {axis_o_0_tuser[109]} {axis_o_0_tuser[110]} {axis_o_0_tuser[111]} {axis_o_0_tuser[112]} {axis_o_0_tuser[113]} {axis_o_0_tuser[114]} {axis_o_0_tuser[115]} {axis_o_0_tuser[116]} {axis_o_0_tuser[117]} {axis_o_0_tuser[118]} {axis_o_0_tuser[119]} {axis_o_0_tuser[120]} {axis_o_0_tuser[121]} {axis_o_0_tuser[122]} {axis_o_0_tuser[123]} {axis_o_0_tuser[124]} {axis_o_0_tuser[125]} {axis_o_0_tuser[126]} {axis_o_0_tuser[127]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe21]
set_property port_width 32 [get_debug_ports u_ila_0/probe21]
connect_debug_port u_ila_0/probe21 [get_nets [list {axis_o_0_tkeep[0]} {axis_o_0_tkeep[1]} {axis_o_0_tkeep[2]} {axis_o_0_tkeep[3]} {axis_o_0_tkeep[4]} {axis_o_0_tkeep[5]} {axis_o_0_tkeep[6]} {axis_o_0_tkeep[7]} {axis_o_0_tkeep[8]} {axis_o_0_tkeep[9]} {axis_o_0_tkeep[10]} {axis_o_0_tkeep[11]} {axis_o_0_tkeep[12]} {axis_o_0_tkeep[13]} {axis_o_0_tkeep[14]} {axis_o_0_tkeep[15]} {axis_o_0_tkeep[16]} {axis_o_0_tkeep[17]} {axis_o_0_tkeep[18]} {axis_o_0_tkeep[19]} {axis_o_0_tkeep[20]} {axis_o_0_tkeep[21]} {axis_o_0_tkeep[22]} {axis_o_0_tkeep[23]} {axis_o_0_tkeep[24]} {axis_o_0_tkeep[25]} {axis_o_0_tkeep[26]} {axis_o_0_tkeep[27]} {axis_o_0_tkeep[28]} {axis_o_0_tkeep[29]} {axis_o_0_tkeep[30]} {axis_o_0_tkeep[31]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe22]
set_property port_width 256 [get_debug_ports u_ila_0/probe22]
connect_debug_port u_ila_0/probe22 [get_nets [list {axis_o_0_tdata[0]} {axis_o_0_tdata[1]} {axis_o_0_tdata[2]} {axis_o_0_tdata[3]} {axis_o_0_tdata[4]} {axis_o_0_tdata[5]} {axis_o_0_tdata[6]} {axis_o_0_tdata[7]} {axis_o_0_tdata[8]} {axis_o_0_tdata[9]} {axis_o_0_tdata[10]} {axis_o_0_tdata[11]} {axis_o_0_tdata[12]} {axis_o_0_tdata[13]} {axis_o_0_tdata[14]} {axis_o_0_tdata[15]} {axis_o_0_tdata[16]} {axis_o_0_tdata[17]} {axis_o_0_tdata[18]} {axis_o_0_tdata[19]} {axis_o_0_tdata[20]} {axis_o_0_tdata[21]} {axis_o_0_tdata[22]} {axis_o_0_tdata[23]} {axis_o_0_tdata[24]} {axis_o_0_tdata[25]} {axis_o_0_tdata[26]} {axis_o_0_tdata[27]} {axis_o_0_tdata[28]} {axis_o_0_tdata[29]} {axis_o_0_tdata[30]} {axis_o_0_tdata[31]} {axis_o_0_tdata[32]} {axis_o_0_tdata[33]} {axis_o_0_tdata[34]} {axis_o_0_tdata[35]} {axis_o_0_tdata[36]} {axis_o_0_tdata[37]} {axis_o_0_tdata[38]} {axis_o_0_tdata[39]} {axis_o_0_tdata[40]} {axis_o_0_tdata[41]} {axis_o_0_tdata[42]} {axis_o_0_tdata[43]} {axis_o_0_tdata[44]} {axis_o_0_tdata[45]} {axis_o_0_tdata[46]} {axis_o_0_tdata[47]} {axis_o_0_tdata[48]} {axis_o_0_tdata[49]} {axis_o_0_tdata[50]} {axis_o_0_tdata[51]} {axis_o_0_tdata[52]} {axis_o_0_tdata[53]} {axis_o_0_tdata[54]} {axis_o_0_tdata[55]} {axis_o_0_tdata[56]} {axis_o_0_tdata[57]} {axis_o_0_tdata[58]} {axis_o_0_tdata[59]} {axis_o_0_tdata[60]} {axis_o_0_tdata[61]} {axis_o_0_tdata[62]} {axis_o_0_tdata[63]} {axis_o_0_tdata[64]} {axis_o_0_tdata[65]} {axis_o_0_tdata[66]} {axis_o_0_tdata[67]} {axis_o_0_tdata[68]} {axis_o_0_tdata[69]} {axis_o_0_tdata[70]} {axis_o_0_tdata[71]} {axis_o_0_tdata[72]} {axis_o_0_tdata[73]} {axis_o_0_tdata[74]} {axis_o_0_tdata[75]} {axis_o_0_tdata[76]} {axis_o_0_tdata[77]} {axis_o_0_tdata[78]} {axis_o_0_tdata[79]} {axis_o_0_tdata[80]} {axis_o_0_tdata[81]} {axis_o_0_tdata[82]} {axis_o_0_tdata[83]} {axis_o_0_tdata[84]} {axis_o_0_tdata[85]} {axis_o_0_tdata[86]} {axis_o_0_tdata[87]} {axis_o_0_tdata[88]} {axis_o_0_tdata[89]} {axis_o_0_tdata[90]} {axis_o_0_tdata[91]} {axis_o_0_tdata[92]} {axis_o_0_tdata[93]} {axis_o_0_tdata[94]} {axis_o_0_tdata[95]} {axis_o_0_tdata[96]} {axis_o_0_tdata[97]} {axis_o_0_tdata[98]} {axis_o_0_tdata[99]} {axis_o_0_tdata[100]} {axis_o_0_tdata[101]} {axis_o_0_tdata[102]} {axis_o_0_tdata[103]} {axis_o_0_tdata[104]} {axis_o_0_tdata[105]} {axis_o_0_tdata[106]} {axis_o_0_tdata[107]} {axis_o_0_tdata[108]} {axis_o_0_tdata[109]} {axis_o_0_tdata[110]} {axis_o_0_tdata[111]} {axis_o_0_tdata[112]} {axis_o_0_tdata[113]} {axis_o_0_tdata[114]} {axis_o_0_tdata[115]} {axis_o_0_tdata[116]} {axis_o_0_tdata[117]} {axis_o_0_tdata[118]} {axis_o_0_tdata[119]} {axis_o_0_tdata[120]} {axis_o_0_tdata[121]} {axis_o_0_tdata[122]} {axis_o_0_tdata[123]} {axis_o_0_tdata[124]} {axis_o_0_tdata[125]} {axis_o_0_tdata[126]} {axis_o_0_tdata[127]} {axis_o_0_tdata[128]} {axis_o_0_tdata[129]} {axis_o_0_tdata[130]} {axis_o_0_tdata[131]} {axis_o_0_tdata[132]} {axis_o_0_tdata[133]} {axis_o_0_tdata[134]} {axis_o_0_tdata[135]} {axis_o_0_tdata[136]} {axis_o_0_tdata[137]} {axis_o_0_tdata[138]} {axis_o_0_tdata[139]} {axis_o_0_tdata[140]} {axis_o_0_tdata[141]} {axis_o_0_tdata[142]} {axis_o_0_tdata[143]} {axis_o_0_tdata[144]} {axis_o_0_tdata[145]} {axis_o_0_tdata[146]} {axis_o_0_tdata[147]} {axis_o_0_tdata[148]} {axis_o_0_tdata[149]} {axis_o_0_tdata[150]} {axis_o_0_tdata[151]} {axis_o_0_tdata[152]} {axis_o_0_tdata[153]} {axis_o_0_tdata[154]} {axis_o_0_tdata[155]} {axis_o_0_tdata[156]} {axis_o_0_tdata[157]} {axis_o_0_tdata[158]} {axis_o_0_tdata[159]} {axis_o_0_tdata[160]} {axis_o_0_tdata[161]} {axis_o_0_tdata[162]} {axis_o_0_tdata[163]} {axis_o_0_tdata[164]} {axis_o_0_tdata[165]} {axis_o_0_tdata[166]} {axis_o_0_tdata[167]} {axis_o_0_tdata[168]} {axis_o_0_tdata[169]} {axis_o_0_tdata[170]} {axis_o_0_tdata[171]} {axis_o_0_tdata[172]} {axis_o_0_tdata[173]} {axis_o_0_tdata[174]} {axis_o_0_tdata[175]} {axis_o_0_tdata[176]} {axis_o_0_tdata[177]} {axis_o_0_tdata[178]} {axis_o_0_tdata[179]} {axis_o_0_tdata[180]} {axis_o_0_tdata[181]} {axis_o_0_tdata[182]} {axis_o_0_tdata[183]} {axis_o_0_tdata[184]} {axis_o_0_tdata[185]} {axis_o_0_tdata[186]} {axis_o_0_tdata[187]} {axis_o_0_tdata[188]} {axis_o_0_tdata[189]} {axis_o_0_tdata[190]} {axis_o_0_tdata[191]} {axis_o_0_tdata[192]} {axis_o_0_tdata[193]} {axis_o_0_tdata[194]} {axis_o_0_tdata[195]} {axis_o_0_tdata[196]} {axis_o_0_tdata[197]} {axis_o_0_tdata[198]} {axis_o_0_tdata[199]} {axis_o_0_tdata[200]} {axis_o_0_tdata[201]} {axis_o_0_tdata[202]} {axis_o_0_tdata[203]} {axis_o_0_tdata[204]} {axis_o_0_tdata[205]} {axis_o_0_tdata[206]} {axis_o_0_tdata[207]} {axis_o_0_tdata[208]} {axis_o_0_tdata[209]} {axis_o_0_tdata[210]} {axis_o_0_tdata[211]} {axis_o_0_tdata[212]} {axis_o_0_tdata[213]} {axis_o_0_tdata[214]} {axis_o_0_tdata[215]} {axis_o_0_tdata[216]} {axis_o_0_tdata[217]} {axis_o_0_tdata[218]} {axis_o_0_tdata[219]} {axis_o_0_tdata[220]} {axis_o_0_tdata[221]} {axis_o_0_tdata[222]} {axis_o_0_tdata[223]} {axis_o_0_tdata[224]} {axis_o_0_tdata[225]} {axis_o_0_tdata[226]} {axis_o_0_tdata[227]} {axis_o_0_tdata[228]} {axis_o_0_tdata[229]} {axis_o_0_tdata[230]} {axis_o_0_tdata[231]} {axis_o_0_tdata[232]} {axis_o_0_tdata[233]} {axis_o_0_tdata[234]} {axis_o_0_tdata[235]} {axis_o_0_tdata[236]} {axis_o_0_tdata[237]} {axis_o_0_tdata[238]} {axis_o_0_tdata[239]} {axis_o_0_tdata[240]} {axis_o_0_tdata[241]} {axis_o_0_tdata[242]} {axis_o_0_tdata[243]} {axis_o_0_tdata[244]} {axis_o_0_tdata[245]} {axis_o_0_tdata[246]} {axis_o_0_tdata[247]} {axis_o_0_tdata[248]} {axis_o_0_tdata[249]} {axis_o_0_tdata[250]} {axis_o_0_tdata[251]} {axis_o_0_tdata[252]} {axis_o_0_tdata[253]} {axis_o_0_tdata[254]} {axis_o_0_tdata[255]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe23]
set_property port_width 1 [get_debug_ports u_ila_0/probe23]
connect_debug_port u_ila_0/probe23 [get_nets [list axis_o_0_tlast]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe24]
set_property port_width 1 [get_debug_ports u_ila_0/probe24]
connect_debug_port u_ila_0/probe24 [get_nets [list axis_o_0_tready]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe25]
set_property port_width 1 [get_debug_ports u_ila_0/probe25]
connect_debug_port u_ila_0/probe25 [get_nets [list axis_o_0_tvalid]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe26]
set_property port_width 1 [get_debug_ports u_ila_0/probe26]
connect_debug_port u_ila_0/probe26 [get_nets [list axis_o_1_tlast]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe27]
set_property port_width 1 [get_debug_ports u_ila_0/probe27]
connect_debug_port u_ila_0/probe27 [get_nets [list axis_o_1_tready]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe28]
set_property port_width 1 [get_debug_ports u_ila_0/probe28]
connect_debug_port u_ila_0/probe28 [get_nets [list axis_o_1_tvalid]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe29]
set_property port_width 1 [get_debug_ports u_ila_0/probe29]
connect_debug_port u_ila_0/probe29 [get_nets [list axis_o_2_tlast]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe30]
set_property port_width 1 [get_debug_ports u_ila_0/probe30]
connect_debug_port u_ila_0/probe30 [get_nets [list axis_o_2_tready]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe31]
set_property port_width 1 [get_debug_ports u_ila_0/probe31]
connect_debug_port u_ila_0/probe31 [get_nets [list axis_o_2_tvalid]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe32]
set_property port_width 1 [get_debug_ports u_ila_0/probe32]
connect_debug_port u_ila_0/probe32 [get_nets [list axis_o_3_tlast]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe33]
set_property port_width 1 [get_debug_ports u_ila_0/probe33]
connect_debug_port u_ila_0/probe33 [get_nets [list axis_o_3_tready]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe34]
set_property port_width 1 [get_debug_ports u_ila_0/probe34]
connect_debug_port u_ila_0/probe34 [get_nets [list axis_o_3_tvalid]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe35]
set_property port_width 1 [get_debug_ports u_ila_0/probe35]
connect_debug_port u_ila_0/probe35 [get_nets [list nf_datapath_0/bram_output_queues_1/inst/dropping_pkt]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe36]
set_property port_width 1 [get_debug_ports u_ila_0/probe36]
connect_debug_port u_ila_0/probe36 [get_nets [list nf_datapath_0/input_arbiter_v1_0/inst/in_arb_state]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe37]
set_property port_width 1 [get_debug_ports u_ila_0/probe37]
connect_debug_port u_ila_0/probe37 [get_nets [list nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/internal_rst_done]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe38]
set_property port_width 1 [get_debug_ports u_ila_0/probe38]
connect_debug_port u_ila_0/probe38 [get_nets [list nf_datapath_0/m_axis_opl_tlast]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe39]
set_property port_width 1 [get_debug_ports u_ila_0/probe39]
connect_debug_port u_ila_0/probe39 [get_nets [list nf_datapath_0/m_axis_opl_tready]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe40]
set_property port_width 1 [get_debug_ports u_ila_0/probe40]
connect_debug_port u_ila_0/probe40 [get_nets [list nf_datapath_0/m_axis_opl_tvalid]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe41]
set_property port_width 1 [get_debug_ports u_ila_0/probe41]
connect_debug_port u_ila_0/probe41 [get_nets [list nf_datapath_0/s_axis_opl_tlast]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe42]
set_property port_width 1 [get_debug_ports u_ila_0/probe42]
connect_debug_port u_ila_0/probe42 [get_nets [list nf_datapath_0/s_axis_opl_tready]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe43]
set_property port_width 1 [get_debug_ports u_ila_0/probe43]
connect_debug_port u_ila_0/probe43 [get_nets [list nf_datapath_0/s_axis_opl_tvalid]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe44]
set_property port_width 1 [get_debug_ports u_ila_0/probe44]
connect_debug_port u_ila_0/probe44 [get_nets [list nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/SDNet_in_TLAST]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe45]
set_property port_width 1 [get_debug_ports u_ila_0/probe45]
connect_debug_port u_ila_0/probe45 [get_nets [list nf_datapath_0/bram_output_queues_1/inst/should_drop]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe46]
set_property port_width 1 [get_debug_ports u_ila_0/probe46]
connect_debug_port u_ila_0/probe46 [get_nets [list nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/tuple_in_VALID]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe47]
set_property port_width 1 [get_debug_ports u_ila_0/probe47]
connect_debug_port u_ila_0/probe47 [get_nets [list nf_datapath_0/nf_sume_sdnet_wrapper_1/inst/tuple_out_VALID]]
create_debug_port u_ila_1 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_1/probe1]
set_property port_width 32 [get_debug_ports u_ila_1/probe1]
connect_debug_port u_ila_1/probe1 [get_nets [list {M02_AXI_wdata[0]} {M02_AXI_wdata[1]} {M02_AXI_wdata[2]} {M02_AXI_wdata[3]} {M02_AXI_wdata[4]} {M02_AXI_wdata[5]} {M02_AXI_wdata[6]} {M02_AXI_wdata[7]} {M02_AXI_wdata[8]} {M02_AXI_wdata[9]} {M02_AXI_wdata[10]} {M02_AXI_wdata[11]} {M02_AXI_wdata[12]} {M02_AXI_wdata[13]} {M02_AXI_wdata[14]} {M02_AXI_wdata[15]} {M02_AXI_wdata[16]} {M02_AXI_wdata[17]} {M02_AXI_wdata[18]} {M02_AXI_wdata[19]} {M02_AXI_wdata[20]} {M02_AXI_wdata[21]} {M02_AXI_wdata[22]} {M02_AXI_wdata[23]} {M02_AXI_wdata[24]} {M02_AXI_wdata[25]} {M02_AXI_wdata[26]} {M02_AXI_wdata[27]} {M02_AXI_wdata[28]} {M02_AXI_wdata[29]} {M02_AXI_wdata[30]} {M02_AXI_wdata[31]}]]
create_debug_port u_ila_1 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_1/probe2]
set_property port_width 2 [get_debug_ports u_ila_1/probe2]
connect_debug_port u_ila_1/probe2 [get_nets [list {M02_AXI_rresp[0]} {M02_AXI_rresp[1]}]]
create_debug_port u_ila_1 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_1/probe3]
set_property port_width 32 [get_debug_ports u_ila_1/probe3]
connect_debug_port u_ila_1/probe3 [get_nets [list {M02_AXI_rdata[0]} {M02_AXI_rdata[1]} {M02_AXI_rdata[2]} {M02_AXI_rdata[3]} {M02_AXI_rdata[4]} {M02_AXI_rdata[5]} {M02_AXI_rdata[6]} {M02_AXI_rdata[7]} {M02_AXI_rdata[8]} {M02_AXI_rdata[9]} {M02_AXI_rdata[10]} {M02_AXI_rdata[11]} {M02_AXI_rdata[12]} {M02_AXI_rdata[13]} {M02_AXI_rdata[14]} {M02_AXI_rdata[15]} {M02_AXI_rdata[16]} {M02_AXI_rdata[17]} {M02_AXI_rdata[18]} {M02_AXI_rdata[19]} {M02_AXI_rdata[20]} {M02_AXI_rdata[21]} {M02_AXI_rdata[22]} {M02_AXI_rdata[23]} {M02_AXI_rdata[24]} {M02_AXI_rdata[25]} {M02_AXI_rdata[26]} {M02_AXI_rdata[27]} {M02_AXI_rdata[28]} {M02_AXI_rdata[29]} {M02_AXI_rdata[30]} {M02_AXI_rdata[31]}]]
create_debug_port u_ila_1 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_1/probe4]
set_property port_width 2 [get_debug_ports u_ila_1/probe4]
connect_debug_port u_ila_1/probe4 [get_nets [list {M02_AXI_bresp[0]} {M02_AXI_bresp[1]}]]
create_debug_port u_ila_1 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_1/probe5]
set_property port_width 3 [get_debug_ports u_ila_1/probe5]
connect_debug_port u_ila_1/probe5 [get_nets [list {M02_AXI_awprot[0]} {M02_AXI_awprot[1]} {M02_AXI_awprot[2]}]]
create_debug_port u_ila_1 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_1/probe6]
set_property port_width 12 [get_debug_ports u_ila_1/probe6]
connect_debug_port u_ila_1/probe6 [get_nets [list {M02_AXI_awaddr[0]} {M02_AXI_awaddr[1]} {M02_AXI_awaddr[2]} {M02_AXI_awaddr[3]} {M02_AXI_awaddr[4]} {M02_AXI_awaddr[5]} {M02_AXI_awaddr[6]} {M02_AXI_awaddr[7]} {M02_AXI_awaddr[8]} {M02_AXI_awaddr[9]} {M02_AXI_awaddr[10]} {M02_AXI_awaddr[11]}]]
create_debug_port u_ila_1 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_1/probe7]
set_property port_width 3 [get_debug_ports u_ila_1/probe7]
connect_debug_port u_ila_1/probe7 [get_nets [list {M02_AXI_arprot[0]} {M02_AXI_arprot[1]} {M02_AXI_arprot[2]}]]
create_debug_port u_ila_1 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_1/probe8]
set_property port_width 12 [get_debug_ports u_ila_1/probe8]
connect_debug_port u_ila_1/probe8 [get_nets [list {M02_AXI_araddr[0]} {M02_AXI_araddr[1]} {M02_AXI_araddr[2]} {M02_AXI_araddr[3]} {M02_AXI_araddr[4]} {M02_AXI_araddr[5]} {M02_AXI_araddr[6]} {M02_AXI_araddr[7]} {M02_AXI_araddr[8]} {M02_AXI_araddr[9]} {M02_AXI_araddr[10]} {M02_AXI_araddr[11]}]]
create_debug_port u_ila_1 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_1/probe9]
set_property port_width 1 [get_debug_ports u_ila_1/probe9]
connect_debug_port u_ila_1/probe9 [get_nets [list M02_AXI_arready]]
create_debug_port u_ila_1 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_1/probe10]
set_property port_width 1 [get_debug_ports u_ila_1/probe10]
connect_debug_port u_ila_1/probe10 [get_nets [list M02_AXI_arvalid]]
create_debug_port u_ila_1 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_1/probe11]
set_property port_width 1 [get_debug_ports u_ila_1/probe11]
connect_debug_port u_ila_1/probe11 [get_nets [list M02_AXI_awready]]
create_debug_port u_ila_1 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_1/probe12]
set_property port_width 1 [get_debug_ports u_ila_1/probe12]
connect_debug_port u_ila_1/probe12 [get_nets [list M02_AXI_awvalid]]
create_debug_port u_ila_1 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_1/probe13]
set_property port_width 1 [get_debug_ports u_ila_1/probe13]
connect_debug_port u_ila_1/probe13 [get_nets [list M02_AXI_bready]]
create_debug_port u_ila_1 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_1/probe14]
set_property port_width 1 [get_debug_ports u_ila_1/probe14]
connect_debug_port u_ila_1/probe14 [get_nets [list M02_AXI_bvalid]]
create_debug_port u_ila_1 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_1/probe15]
set_property port_width 1 [get_debug_ports u_ila_1/probe15]
connect_debug_port u_ila_1/probe15 [get_nets [list M02_AXI_rready]]
create_debug_port u_ila_1 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_1/probe16]
set_property port_width 1 [get_debug_ports u_ila_1/probe16]
connect_debug_port u_ila_1/probe16 [get_nets [list M02_AXI_rvalid]]
create_debug_port u_ila_1 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_1/probe17]
set_property port_width 1 [get_debug_ports u_ila_1/probe17]
connect_debug_port u_ila_1/probe17 [get_nets [list M02_AXI_wready]]
create_debug_port u_ila_1 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_1/probe18]
set_property port_width 1 [get_debug_ports u_ila_1/probe18]
connect_debug_port u_ila_1/probe18 [get_nets [list M02_AXI_wvalid]]
set_property C_CLK_INPUT_FREQ_HZ 300000000 [get_debug_cores dbg_hub]
set_property C_ENABLE_CLK_DIVIDER false [get_debug_cores dbg_hub]
set_property C_USER_SCAN_CHAIN 1 [get_debug_cores dbg_hub]
connect_debug_port dbg_hub/clk [get_nets axi_clk]
