TimeQuest Timing Analyzer report for tlc549adc
Tue Jul 24 16:15:11 2012
Quartus II Version 11.0 Build 157 04/27/2011 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Fmax Summary
  6. Setup Summary
  7. Hold Summary
  8. Recovery Summary
  9. Removal Summary
 10. Minimum Pulse Width Summary
 11. Setup: 'clock'
 12. Setup: 'int_div:inst15|clk_p_r'
 13. Hold: 'int_div:inst15|clk_p_r'
 14. Hold: 'clock'
 15. Minimum Pulse Width: 'clock'
 16. Minimum Pulse Width: 'int_div:inst15|clk_p_r'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Setup Transfers
 22. Hold Transfers
 23. Report TCCS
 24. Report RSKM
 25. Unconstrained Paths
 26. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                      ;
+--------------------+---------------------------------------------------+
; Quartus II Version ; Version 11.0 Build 157 04/27/2011 SJ Full Version ;
; Revision Name      ; tlc549adc                                         ;
; Device Family      ; MAX II                                            ;
; Device Name        ; EPM570T100C5                                      ;
; Timing Models      ; Final                                             ;
; Delay Model        ; Slow Model                                        ;
; Rise/Fall Delays   ; Unavailable                                       ;
+--------------------+---------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                         ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+
; Clock Name             ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                    ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+
; clock                  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock }                  ;
; int_div:inst15|clk_p_r ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { int_div:inst15|clk_p_r } ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+


+--------------------------------------------------------------+
; Fmax Summary                                                 ;
+------------+-----------------+------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name             ; Note ;
+------------+-----------------+------------------------+------+
; 78.88 MHz  ; 78.88 MHz       ; clock                  ;      ;
; 230.63 MHz ; 230.63 MHz      ; int_div:inst15|clk_p_r ;      ;
+------------+-----------------+------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------+
; Setup Summary                                    ;
+------------------------+---------+---------------+
; Clock                  ; Slack   ; End Point TNS ;
+------------------------+---------+---------------+
; clock                  ; -11.677 ; -335.041      ;
; int_div:inst15|clk_p_r ; -3.336  ; -24.126       ;
+------------------------+---------+---------------+


+------------------------------------------------+
; Hold Summary                                   ;
+------------------------+-------+---------------+
; Clock                  ; Slack ; End Point TNS ;
+------------------------+-------+---------------+
; int_div:inst15|clk_p_r ; 0.614 ; 0.000         ;
; clock                  ; 1.376 ; 0.000         ;
+------------------------+-------+---------------+


--------------------
; Recovery Summary ;
--------------------
No paths to report.


-------------------
; Removal Summary ;
-------------------
No paths to report.


+-------------------------------------------------+
; Minimum Pulse Width Summary                     ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clock                  ; -2.289 ; -2.289        ;
; int_div:inst15|clk_p_r ; 0.234  ; 0.000         ;
+------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'clock'                                                                                                                         ;
+---------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                 ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -11.677 ; int_div:inst15|count_p[0] ; int_div:inst15|count_p[3]  ; clock        ; clock       ; 1.000        ; 0.000      ; 12.344     ;
; -11.677 ; int_div:inst15|count_p[0] ; int_div:inst15|count_p[0]  ; clock        ; clock       ; 1.000        ; 0.000      ; 12.344     ;
; -11.677 ; int_div:inst15|count_p[0] ; int_div:inst15|count_p[1]  ; clock        ; clock       ; 1.000        ; 0.000      ; 12.344     ;
; -11.677 ; int_div:inst15|count_p[0] ; int_div:inst15|count_p[2]  ; clock        ; clock       ; 1.000        ; 0.000      ; 12.344     ;
; -11.677 ; int_div:inst15|count_p[0] ; int_div:inst15|count_p[4]  ; clock        ; clock       ; 1.000        ; 0.000      ; 12.344     ;
; -11.677 ; int_div:inst15|count_p[0] ; int_div:inst15|count_p[6]  ; clock        ; clock       ; 1.000        ; 0.000      ; 12.344     ;
; -11.677 ; int_div:inst15|count_p[0] ; int_div:inst15|count_p[5]  ; clock        ; clock       ; 1.000        ; 0.000      ; 12.344     ;
; -11.677 ; int_div:inst15|count_p[0] ; int_div:inst15|count_p[7]  ; clock        ; clock       ; 1.000        ; 0.000      ; 12.344     ;
; -11.658 ; int_div:inst15|count_p[0] ; int_div:inst15|count_p[14] ; clock        ; clock       ; 1.000        ; 0.000      ; 12.325     ;
; -11.658 ; int_div:inst15|count_p[0] ; int_div:inst15|count_p[15] ; clock        ; clock       ; 1.000        ; 0.000      ; 12.325     ;
; -11.658 ; int_div:inst15|count_p[0] ; int_div:inst15|count_p[13] ; clock        ; clock       ; 1.000        ; 0.000      ; 12.325     ;
; -11.658 ; int_div:inst15|count_p[0] ; int_div:inst15|count_p[10] ; clock        ; clock       ; 1.000        ; 0.000      ; 12.325     ;
; -11.658 ; int_div:inst15|count_p[0] ; int_div:inst15|count_p[11] ; clock        ; clock       ; 1.000        ; 0.000      ; 12.325     ;
; -11.658 ; int_div:inst15|count_p[0] ; int_div:inst15|count_p[12] ; clock        ; clock       ; 1.000        ; 0.000      ; 12.325     ;
; -11.658 ; int_div:inst15|count_p[0] ; int_div:inst15|count_p[8]  ; clock        ; clock       ; 1.000        ; 0.000      ; 12.325     ;
; -11.658 ; int_div:inst15|count_p[0] ; int_div:inst15|count_p[9]  ; clock        ; clock       ; 1.000        ; 0.000      ; 12.325     ;
; -11.527 ; int_div:inst15|count_p[2] ; int_div:inst15|count_p[3]  ; clock        ; clock       ; 1.000        ; 0.000      ; 12.194     ;
; -11.527 ; int_div:inst15|count_p[2] ; int_div:inst15|count_p[0]  ; clock        ; clock       ; 1.000        ; 0.000      ; 12.194     ;
; -11.527 ; int_div:inst15|count_p[2] ; int_div:inst15|count_p[1]  ; clock        ; clock       ; 1.000        ; 0.000      ; 12.194     ;
; -11.527 ; int_div:inst15|count_p[2] ; int_div:inst15|count_p[2]  ; clock        ; clock       ; 1.000        ; 0.000      ; 12.194     ;
; -11.527 ; int_div:inst15|count_p[2] ; int_div:inst15|count_p[4]  ; clock        ; clock       ; 1.000        ; 0.000      ; 12.194     ;
; -11.527 ; int_div:inst15|count_p[2] ; int_div:inst15|count_p[6]  ; clock        ; clock       ; 1.000        ; 0.000      ; 12.194     ;
; -11.527 ; int_div:inst15|count_p[2] ; int_div:inst15|count_p[5]  ; clock        ; clock       ; 1.000        ; 0.000      ; 12.194     ;
; -11.527 ; int_div:inst15|count_p[2] ; int_div:inst15|count_p[7]  ; clock        ; clock       ; 1.000        ; 0.000      ; 12.194     ;
; -11.508 ; int_div:inst15|count_p[2] ; int_div:inst15|count_p[14] ; clock        ; clock       ; 1.000        ; 0.000      ; 12.175     ;
; -11.508 ; int_div:inst15|count_p[2] ; int_div:inst15|count_p[15] ; clock        ; clock       ; 1.000        ; 0.000      ; 12.175     ;
; -11.508 ; int_div:inst15|count_p[2] ; int_div:inst15|count_p[13] ; clock        ; clock       ; 1.000        ; 0.000      ; 12.175     ;
; -11.508 ; int_div:inst15|count_p[2] ; int_div:inst15|count_p[10] ; clock        ; clock       ; 1.000        ; 0.000      ; 12.175     ;
; -11.508 ; int_div:inst15|count_p[2] ; int_div:inst15|count_p[11] ; clock        ; clock       ; 1.000        ; 0.000      ; 12.175     ;
; -11.508 ; int_div:inst15|count_p[2] ; int_div:inst15|count_p[12] ; clock        ; clock       ; 1.000        ; 0.000      ; 12.175     ;
; -11.508 ; int_div:inst15|count_p[2] ; int_div:inst15|count_p[8]  ; clock        ; clock       ; 1.000        ; 0.000      ; 12.175     ;
; -11.508 ; int_div:inst15|count_p[2] ; int_div:inst15|count_p[9]  ; clock        ; clock       ; 1.000        ; 0.000      ; 12.175     ;
; -11.376 ; int_div:inst15|count_p[4] ; int_div:inst15|count_p[3]  ; clock        ; clock       ; 1.000        ; 0.000      ; 12.043     ;
; -11.376 ; int_div:inst15|count_p[4] ; int_div:inst15|count_p[0]  ; clock        ; clock       ; 1.000        ; 0.000      ; 12.043     ;
; -11.376 ; int_div:inst15|count_p[4] ; int_div:inst15|count_p[1]  ; clock        ; clock       ; 1.000        ; 0.000      ; 12.043     ;
; -11.376 ; int_div:inst15|count_p[4] ; int_div:inst15|count_p[2]  ; clock        ; clock       ; 1.000        ; 0.000      ; 12.043     ;
; -11.376 ; int_div:inst15|count_p[4] ; int_div:inst15|count_p[4]  ; clock        ; clock       ; 1.000        ; 0.000      ; 12.043     ;
; -11.376 ; int_div:inst15|count_p[4] ; int_div:inst15|count_p[6]  ; clock        ; clock       ; 1.000        ; 0.000      ; 12.043     ;
; -11.376 ; int_div:inst15|count_p[4] ; int_div:inst15|count_p[5]  ; clock        ; clock       ; 1.000        ; 0.000      ; 12.043     ;
; -11.376 ; int_div:inst15|count_p[4] ; int_div:inst15|count_p[7]  ; clock        ; clock       ; 1.000        ; 0.000      ; 12.043     ;
; -11.357 ; int_div:inst15|count_p[4] ; int_div:inst15|count_p[14] ; clock        ; clock       ; 1.000        ; 0.000      ; 12.024     ;
; -11.357 ; int_div:inst15|count_p[4] ; int_div:inst15|count_p[15] ; clock        ; clock       ; 1.000        ; 0.000      ; 12.024     ;
; -11.357 ; int_div:inst15|count_p[4] ; int_div:inst15|count_p[13] ; clock        ; clock       ; 1.000        ; 0.000      ; 12.024     ;
; -11.357 ; int_div:inst15|count_p[4] ; int_div:inst15|count_p[10] ; clock        ; clock       ; 1.000        ; 0.000      ; 12.024     ;
; -11.357 ; int_div:inst15|count_p[4] ; int_div:inst15|count_p[11] ; clock        ; clock       ; 1.000        ; 0.000      ; 12.024     ;
; -11.357 ; int_div:inst15|count_p[4] ; int_div:inst15|count_p[12] ; clock        ; clock       ; 1.000        ; 0.000      ; 12.024     ;
; -11.357 ; int_div:inst15|count_p[4] ; int_div:inst15|count_p[8]  ; clock        ; clock       ; 1.000        ; 0.000      ; 12.024     ;
; -11.357 ; int_div:inst15|count_p[4] ; int_div:inst15|count_p[9]  ; clock        ; clock       ; 1.000        ; 0.000      ; 12.024     ;
; -11.188 ; int_div:inst15|count_p[5] ; int_div:inst15|count_p[3]  ; clock        ; clock       ; 1.000        ; 0.000      ; 11.855     ;
; -11.188 ; int_div:inst15|count_p[5] ; int_div:inst15|count_p[0]  ; clock        ; clock       ; 1.000        ; 0.000      ; 11.855     ;
; -11.188 ; int_div:inst15|count_p[5] ; int_div:inst15|count_p[1]  ; clock        ; clock       ; 1.000        ; 0.000      ; 11.855     ;
; -11.188 ; int_div:inst15|count_p[5] ; int_div:inst15|count_p[2]  ; clock        ; clock       ; 1.000        ; 0.000      ; 11.855     ;
; -11.188 ; int_div:inst15|count_p[5] ; int_div:inst15|count_p[4]  ; clock        ; clock       ; 1.000        ; 0.000      ; 11.855     ;
; -11.188 ; int_div:inst15|count_p[5] ; int_div:inst15|count_p[6]  ; clock        ; clock       ; 1.000        ; 0.000      ; 11.855     ;
; -11.188 ; int_div:inst15|count_p[5] ; int_div:inst15|count_p[5]  ; clock        ; clock       ; 1.000        ; 0.000      ; 11.855     ;
; -11.188 ; int_div:inst15|count_p[5] ; int_div:inst15|count_p[7]  ; clock        ; clock       ; 1.000        ; 0.000      ; 11.855     ;
; -11.170 ; int_div:inst15|count_p[1] ; int_div:inst15|count_p[3]  ; clock        ; clock       ; 1.000        ; 0.000      ; 11.837     ;
; -11.170 ; int_div:inst15|count_p[1] ; int_div:inst15|count_p[0]  ; clock        ; clock       ; 1.000        ; 0.000      ; 11.837     ;
; -11.170 ; int_div:inst15|count_p[1] ; int_div:inst15|count_p[1]  ; clock        ; clock       ; 1.000        ; 0.000      ; 11.837     ;
; -11.170 ; int_div:inst15|count_p[1] ; int_div:inst15|count_p[2]  ; clock        ; clock       ; 1.000        ; 0.000      ; 11.837     ;
; -11.170 ; int_div:inst15|count_p[1] ; int_div:inst15|count_p[4]  ; clock        ; clock       ; 1.000        ; 0.000      ; 11.837     ;
; -11.170 ; int_div:inst15|count_p[1] ; int_div:inst15|count_p[6]  ; clock        ; clock       ; 1.000        ; 0.000      ; 11.837     ;
; -11.170 ; int_div:inst15|count_p[1] ; int_div:inst15|count_p[5]  ; clock        ; clock       ; 1.000        ; 0.000      ; 11.837     ;
; -11.170 ; int_div:inst15|count_p[1] ; int_div:inst15|count_p[7]  ; clock        ; clock       ; 1.000        ; 0.000      ; 11.837     ;
; -11.169 ; int_div:inst15|count_p[5] ; int_div:inst15|count_p[14] ; clock        ; clock       ; 1.000        ; 0.000      ; 11.836     ;
; -11.169 ; int_div:inst15|count_p[5] ; int_div:inst15|count_p[15] ; clock        ; clock       ; 1.000        ; 0.000      ; 11.836     ;
; -11.169 ; int_div:inst15|count_p[5] ; int_div:inst15|count_p[13] ; clock        ; clock       ; 1.000        ; 0.000      ; 11.836     ;
; -11.169 ; int_div:inst15|count_p[5] ; int_div:inst15|count_p[10] ; clock        ; clock       ; 1.000        ; 0.000      ; 11.836     ;
; -11.169 ; int_div:inst15|count_p[5] ; int_div:inst15|count_p[11] ; clock        ; clock       ; 1.000        ; 0.000      ; 11.836     ;
; -11.169 ; int_div:inst15|count_p[5] ; int_div:inst15|count_p[12] ; clock        ; clock       ; 1.000        ; 0.000      ; 11.836     ;
; -11.169 ; int_div:inst15|count_p[5] ; int_div:inst15|count_p[8]  ; clock        ; clock       ; 1.000        ; 0.000      ; 11.836     ;
; -11.169 ; int_div:inst15|count_p[5] ; int_div:inst15|count_p[9]  ; clock        ; clock       ; 1.000        ; 0.000      ; 11.836     ;
; -11.151 ; int_div:inst15|count_p[1] ; int_div:inst15|count_p[14] ; clock        ; clock       ; 1.000        ; 0.000      ; 11.818     ;
; -11.151 ; int_div:inst15|count_p[1] ; int_div:inst15|count_p[15] ; clock        ; clock       ; 1.000        ; 0.000      ; 11.818     ;
; -11.151 ; int_div:inst15|count_p[1] ; int_div:inst15|count_p[13] ; clock        ; clock       ; 1.000        ; 0.000      ; 11.818     ;
; -11.151 ; int_div:inst15|count_p[1] ; int_div:inst15|count_p[10] ; clock        ; clock       ; 1.000        ; 0.000      ; 11.818     ;
; -11.151 ; int_div:inst15|count_p[1] ; int_div:inst15|count_p[11] ; clock        ; clock       ; 1.000        ; 0.000      ; 11.818     ;
; -11.151 ; int_div:inst15|count_p[1] ; int_div:inst15|count_p[12] ; clock        ; clock       ; 1.000        ; 0.000      ; 11.818     ;
; -11.151 ; int_div:inst15|count_p[1] ; int_div:inst15|count_p[8]  ; clock        ; clock       ; 1.000        ; 0.000      ; 11.818     ;
; -11.151 ; int_div:inst15|count_p[1] ; int_div:inst15|count_p[9]  ; clock        ; clock       ; 1.000        ; 0.000      ; 11.818     ;
; -11.039 ; int_div:inst15|count_p[3] ; int_div:inst15|count_p[3]  ; clock        ; clock       ; 1.000        ; 0.000      ; 11.706     ;
; -11.039 ; int_div:inst15|count_p[3] ; int_div:inst15|count_p[0]  ; clock        ; clock       ; 1.000        ; 0.000      ; 11.706     ;
; -11.039 ; int_div:inst15|count_p[3] ; int_div:inst15|count_p[1]  ; clock        ; clock       ; 1.000        ; 0.000      ; 11.706     ;
; -11.039 ; int_div:inst15|count_p[3] ; int_div:inst15|count_p[2]  ; clock        ; clock       ; 1.000        ; 0.000      ; 11.706     ;
; -11.039 ; int_div:inst15|count_p[3] ; int_div:inst15|count_p[4]  ; clock        ; clock       ; 1.000        ; 0.000      ; 11.706     ;
; -11.039 ; int_div:inst15|count_p[3] ; int_div:inst15|count_p[6]  ; clock        ; clock       ; 1.000        ; 0.000      ; 11.706     ;
; -11.039 ; int_div:inst15|count_p[3] ; int_div:inst15|count_p[5]  ; clock        ; clock       ; 1.000        ; 0.000      ; 11.706     ;
; -11.039 ; int_div:inst15|count_p[3] ; int_div:inst15|count_p[7]  ; clock        ; clock       ; 1.000        ; 0.000      ; 11.706     ;
; -11.020 ; int_div:inst15|count_p[3] ; int_div:inst15|count_p[14] ; clock        ; clock       ; 1.000        ; 0.000      ; 11.687     ;
; -11.020 ; int_div:inst15|count_p[3] ; int_div:inst15|count_p[15] ; clock        ; clock       ; 1.000        ; 0.000      ; 11.687     ;
; -11.020 ; int_div:inst15|count_p[3] ; int_div:inst15|count_p[13] ; clock        ; clock       ; 1.000        ; 0.000      ; 11.687     ;
; -11.020 ; int_div:inst15|count_p[3] ; int_div:inst15|count_p[10] ; clock        ; clock       ; 1.000        ; 0.000      ; 11.687     ;
; -11.020 ; int_div:inst15|count_p[3] ; int_div:inst15|count_p[11] ; clock        ; clock       ; 1.000        ; 0.000      ; 11.687     ;
; -11.020 ; int_div:inst15|count_p[3] ; int_div:inst15|count_p[12] ; clock        ; clock       ; 1.000        ; 0.000      ; 11.687     ;
; -11.020 ; int_div:inst15|count_p[3] ; int_div:inst15|count_p[8]  ; clock        ; clock       ; 1.000        ; 0.000      ; 11.687     ;
; -11.020 ; int_div:inst15|count_p[3] ; int_div:inst15|count_p[9]  ; clock        ; clock       ; 1.000        ; 0.000      ; 11.687     ;
; -10.786 ; int_div:inst15|count_p[7] ; int_div:inst15|count_p[3]  ; clock        ; clock       ; 1.000        ; 0.000      ; 11.453     ;
; -10.786 ; int_div:inst15|count_p[7] ; int_div:inst15|count_p[0]  ; clock        ; clock       ; 1.000        ; 0.000      ; 11.453     ;
; -10.786 ; int_div:inst15|count_p[7] ; int_div:inst15|count_p[1]  ; clock        ; clock       ; 1.000        ; 0.000      ; 11.453     ;
; -10.786 ; int_div:inst15|count_p[7] ; int_div:inst15|count_p[2]  ; clock        ; clock       ; 1.000        ; 0.000      ; 11.453     ;
+---------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'int_div:inst15|clk_p_r'                                                                                                                            ;
+--------+--------------------------+-----------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                     ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+-----------------------------+------------------------+------------------------+--------------+------------+------------+
; -3.336 ; scan_led:inst14|count[1] ; scan_led:inst14|disp_dat[1] ; int_div:inst15|clk_p_r ; int_div:inst15|clk_p_r ; 1.000        ; 0.000      ; 4.003      ;
; -3.335 ; scan_led:inst14|count[1] ; scan_led:inst14|disp_dat[3] ; int_div:inst15|clk_p_r ; int_div:inst15|clk_p_r ; 1.000        ; 0.000      ; 4.002      ;
; -3.333 ; scan_led:inst14|count[1] ; scan_led:inst14|disp_dat[2] ; int_div:inst15|clk_p_r ; int_div:inst15|clk_p_r ; 1.000        ; 0.000      ; 4.000      ;
; -3.329 ; scan_led:inst14|count[1] ; scan_led:inst14|disp_dat[0] ; int_div:inst15|clk_p_r ; int_div:inst15|clk_p_r ; 1.000        ; 0.000      ; 3.996      ;
; -2.798 ; scan_led:inst14|count[2] ; scan_led:inst14|disp_dat[1] ; int_div:inst15|clk_p_r ; int_div:inst15|clk_p_r ; 1.000        ; 0.000      ; 3.465      ;
; -2.797 ; scan_led:inst14|count[2] ; scan_led:inst14|disp_dat[3] ; int_div:inst15|clk_p_r ; int_div:inst15|clk_p_r ; 1.000        ; 0.000      ; 3.464      ;
; -2.795 ; scan_led:inst14|count[2] ; scan_led:inst14|disp_dat[2] ; int_div:inst15|clk_p_r ; int_div:inst15|clk_p_r ; 1.000        ; 0.000      ; 3.462      ;
; -2.791 ; scan_led:inst14|count[2] ; scan_led:inst14|disp_dat[0] ; int_div:inst15|clk_p_r ; int_div:inst15|clk_p_r ; 1.000        ; 0.000      ; 3.458      ;
; -2.523 ; scan_led:inst14|count[1] ; scan_led:inst14|dig_r[0]    ; int_div:inst15|clk_p_r ; int_div:inst15|clk_p_r ; 1.000        ; 0.000      ; 3.190      ;
; -2.421 ; scan_led:inst14|count[2] ; scan_led:inst14|dig_r[1]    ; int_div:inst15|clk_p_r ; int_div:inst15|clk_p_r ; 1.000        ; 0.000      ; 3.088      ;
; -2.321 ; scan_led:inst14|count[0] ; scan_led:inst14|disp_dat[3] ; int_div:inst15|clk_p_r ; int_div:inst15|clk_p_r ; 1.000        ; 0.000      ; 2.988      ;
; -2.321 ; scan_led:inst14|count[0] ; scan_led:inst14|disp_dat[1] ; int_div:inst15|clk_p_r ; int_div:inst15|clk_p_r ; 1.000        ; 0.000      ; 2.988      ;
; -2.319 ; scan_led:inst14|count[0] ; scan_led:inst14|disp_dat[2] ; int_div:inst15|clk_p_r ; int_div:inst15|clk_p_r ; 1.000        ; 0.000      ; 2.986      ;
; -2.315 ; scan_led:inst14|count[0] ; scan_led:inst14|count[1]    ; int_div:inst15|clk_p_r ; int_div:inst15|clk_p_r ; 1.000        ; 0.000      ; 2.982      ;
; -2.313 ; scan_led:inst14|count[0] ; scan_led:inst14|disp_dat[0] ; int_div:inst15|clk_p_r ; int_div:inst15|clk_p_r ; 1.000        ; 0.000      ; 2.980      ;
; -2.305 ; scan_led:inst14|count[0] ; scan_led:inst14|count[2]    ; int_div:inst15|clk_p_r ; int_div:inst15|clk_p_r ; 1.000        ; 0.000      ; 2.972      ;
; -2.160 ; scan_led:inst14|count[2] ; scan_led:inst14|dig_r[0]    ; int_div:inst15|clk_p_r ; int_div:inst15|clk_p_r ; 1.000        ; 0.000      ; 2.827      ;
; -2.129 ; scan_led:inst14|count[1] ; scan_led:inst14|dig_r[1]    ; int_div:inst15|clk_p_r ; int_div:inst15|clk_p_r ; 1.000        ; 0.000      ; 2.796      ;
; -1.878 ; scan_led:inst14|count[1] ; scan_led:inst14|count[2]    ; int_div:inst15|clk_p_r ; int_div:inst15|clk_p_r ; 1.000        ; 0.000      ; 2.545      ;
; -1.709 ; scan_led:inst14|count[0] ; scan_led:inst14|dig_r[0]    ; int_div:inst15|clk_p_r ; int_div:inst15|clk_p_r ; 1.000        ; 0.000      ; 2.376      ;
; -1.708 ; scan_led:inst14|count[2] ; scan_led:inst14|count[2]    ; int_div:inst15|clk_p_r ; int_div:inst15|clk_p_r ; 1.000        ; 0.000      ; 2.375      ;
; -1.707 ; scan_led:inst14|count[0] ; scan_led:inst14|dig_r[1]    ; int_div:inst15|clk_p_r ; int_div:inst15|clk_p_r ; 1.000        ; 0.000      ; 2.374      ;
; -1.705 ; scan_led:inst14|count[1] ; scan_led:inst14|count[1]    ; int_div:inst15|clk_p_r ; int_div:inst15|clk_p_r ; 1.000        ; 0.000      ; 2.372      ;
; -1.229 ; scan_led:inst14|count[0] ; scan_led:inst14|count[0]    ; int_div:inst15|clk_p_r ; int_div:inst15|clk_p_r ; 1.000        ; 0.000      ; 1.896      ;
; -0.526 ; adc:inst|data_out_r[3]   ; scan_led:inst14|disp_dat[3] ; clock                  ; int_div:inst15|clk_p_r ; 1.000        ; 1.509      ; 2.702      ;
; -0.356 ; adc:inst|data_out_r[5]   ; scan_led:inst14|disp_dat[1] ; clock                  ; int_div:inst15|clk_p_r ; 1.000        ; 1.509      ; 2.532      ;
; -0.353 ; adc:inst|data_out_r[6]   ; scan_led:inst14|disp_dat[2] ; clock                  ; int_div:inst15|clk_p_r ; 1.000        ; 1.509      ; 2.529      ;
; -0.343 ; adc:inst|data_out_r[4]   ; scan_led:inst14|disp_dat[0] ; clock                  ; int_div:inst15|clk_p_r ; 1.000        ; 1.509      ; 2.519      ;
; -0.330 ; adc:inst|data_out_r[7]   ; scan_led:inst14|disp_dat[3] ; clock                  ; int_div:inst15|clk_p_r ; 1.000        ; 1.509      ; 2.506      ;
; -0.197 ; adc:inst|data_out_r[1]   ; scan_led:inst14|disp_dat[1] ; clock                  ; int_div:inst15|clk_p_r ; 1.000        ; 1.509      ; 2.373      ;
; -0.169 ; adc:inst|data_out_r[2]   ; scan_led:inst14|disp_dat[2] ; clock                  ; int_div:inst15|clk_p_r ; 1.000        ; 1.509      ; 2.345      ;
; -0.168 ; adc:inst|data_out_r[0]   ; scan_led:inst14|disp_dat[0] ; clock                  ; int_div:inst15|clk_p_r ; 1.000        ; 1.509      ; 2.344      ;
+--------+--------------------------+-----------------------------+------------------------+------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'int_div:inst15|clk_p_r'                                                                                                                            ;
+-------+--------------------------+-----------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                     ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+-----------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.614 ; adc:inst|data_out_r[0]   ; scan_led:inst14|disp_dat[0] ; clock                  ; int_div:inst15|clk_p_r ; 0.000        ; 1.509      ; 2.344      ;
; 0.615 ; adc:inst|data_out_r[2]   ; scan_led:inst14|disp_dat[2] ; clock                  ; int_div:inst15|clk_p_r ; 0.000        ; 1.509      ; 2.345      ;
; 0.643 ; adc:inst|data_out_r[1]   ; scan_led:inst14|disp_dat[1] ; clock                  ; int_div:inst15|clk_p_r ; 0.000        ; 1.509      ; 2.373      ;
; 0.776 ; adc:inst|data_out_r[7]   ; scan_led:inst14|disp_dat[3] ; clock                  ; int_div:inst15|clk_p_r ; 0.000        ; 1.509      ; 2.506      ;
; 0.789 ; adc:inst|data_out_r[4]   ; scan_led:inst14|disp_dat[0] ; clock                  ; int_div:inst15|clk_p_r ; 0.000        ; 1.509      ; 2.519      ;
; 0.799 ; adc:inst|data_out_r[6]   ; scan_led:inst14|disp_dat[2] ; clock                  ; int_div:inst15|clk_p_r ; 0.000        ; 1.509      ; 2.529      ;
; 0.802 ; adc:inst|data_out_r[5]   ; scan_led:inst14|disp_dat[1] ; clock                  ; int_div:inst15|clk_p_r ; 0.000        ; 1.509      ; 2.532      ;
; 0.972 ; adc:inst|data_out_r[3]   ; scan_led:inst14|disp_dat[3] ; clock                  ; int_div:inst15|clk_p_r ; 0.000        ; 1.509      ; 2.702      ;
; 1.675 ; scan_led:inst14|count[0] ; scan_led:inst14|count[0]    ; int_div:inst15|clk_p_r ; int_div:inst15|clk_p_r ; 0.000        ; 0.000      ; 1.896      ;
; 2.151 ; scan_led:inst14|count[1] ; scan_led:inst14|count[1]    ; int_div:inst15|clk_p_r ; int_div:inst15|clk_p_r ; 0.000        ; 0.000      ; 2.372      ;
; 2.153 ; scan_led:inst14|count[0] ; scan_led:inst14|dig_r[1]    ; int_div:inst15|clk_p_r ; int_div:inst15|clk_p_r ; 0.000        ; 0.000      ; 2.374      ;
; 2.154 ; scan_led:inst14|count[2] ; scan_led:inst14|count[2]    ; int_div:inst15|clk_p_r ; int_div:inst15|clk_p_r ; 0.000        ; 0.000      ; 2.375      ;
; 2.155 ; scan_led:inst14|count[0] ; scan_led:inst14|dig_r[0]    ; int_div:inst15|clk_p_r ; int_div:inst15|clk_p_r ; 0.000        ; 0.000      ; 2.376      ;
; 2.324 ; scan_led:inst14|count[1] ; scan_led:inst14|count[2]    ; int_div:inst15|clk_p_r ; int_div:inst15|clk_p_r ; 0.000        ; 0.000      ; 2.545      ;
; 2.575 ; scan_led:inst14|count[1] ; scan_led:inst14|dig_r[1]    ; int_div:inst15|clk_p_r ; int_div:inst15|clk_p_r ; 0.000        ; 0.000      ; 2.796      ;
; 2.606 ; scan_led:inst14|count[2] ; scan_led:inst14|dig_r[0]    ; int_div:inst15|clk_p_r ; int_div:inst15|clk_p_r ; 0.000        ; 0.000      ; 2.827      ;
; 2.751 ; scan_led:inst14|count[0] ; scan_led:inst14|count[2]    ; int_div:inst15|clk_p_r ; int_div:inst15|clk_p_r ; 0.000        ; 0.000      ; 2.972      ;
; 2.759 ; scan_led:inst14|count[0] ; scan_led:inst14|disp_dat[0] ; int_div:inst15|clk_p_r ; int_div:inst15|clk_p_r ; 0.000        ; 0.000      ; 2.980      ;
; 2.761 ; scan_led:inst14|count[0] ; scan_led:inst14|count[1]    ; int_div:inst15|clk_p_r ; int_div:inst15|clk_p_r ; 0.000        ; 0.000      ; 2.982      ;
; 2.765 ; scan_led:inst14|count[0] ; scan_led:inst14|disp_dat[2] ; int_div:inst15|clk_p_r ; int_div:inst15|clk_p_r ; 0.000        ; 0.000      ; 2.986      ;
; 2.767 ; scan_led:inst14|count[0] ; scan_led:inst14|disp_dat[3] ; int_div:inst15|clk_p_r ; int_div:inst15|clk_p_r ; 0.000        ; 0.000      ; 2.988      ;
; 2.767 ; scan_led:inst14|count[0] ; scan_led:inst14|disp_dat[1] ; int_div:inst15|clk_p_r ; int_div:inst15|clk_p_r ; 0.000        ; 0.000      ; 2.988      ;
; 2.867 ; scan_led:inst14|count[2] ; scan_led:inst14|dig_r[1]    ; int_div:inst15|clk_p_r ; int_div:inst15|clk_p_r ; 0.000        ; 0.000      ; 3.088      ;
; 2.969 ; scan_led:inst14|count[1] ; scan_led:inst14|dig_r[0]    ; int_div:inst15|clk_p_r ; int_div:inst15|clk_p_r ; 0.000        ; 0.000      ; 3.190      ;
; 3.237 ; scan_led:inst14|count[2] ; scan_led:inst14|disp_dat[0] ; int_div:inst15|clk_p_r ; int_div:inst15|clk_p_r ; 0.000        ; 0.000      ; 3.458      ;
; 3.241 ; scan_led:inst14|count[2] ; scan_led:inst14|disp_dat[2] ; int_div:inst15|clk_p_r ; int_div:inst15|clk_p_r ; 0.000        ; 0.000      ; 3.462      ;
; 3.243 ; scan_led:inst14|count[2] ; scan_led:inst14|disp_dat[3] ; int_div:inst15|clk_p_r ; int_div:inst15|clk_p_r ; 0.000        ; 0.000      ; 3.464      ;
; 3.244 ; scan_led:inst14|count[2] ; scan_led:inst14|disp_dat[1] ; int_div:inst15|clk_p_r ; int_div:inst15|clk_p_r ; 0.000        ; 0.000      ; 3.465      ;
; 3.775 ; scan_led:inst14|count[1] ; scan_led:inst14|disp_dat[0] ; int_div:inst15|clk_p_r ; int_div:inst15|clk_p_r ; 0.000        ; 0.000      ; 3.996      ;
; 3.779 ; scan_led:inst14|count[1] ; scan_led:inst14|disp_dat[2] ; int_div:inst15|clk_p_r ; int_div:inst15|clk_p_r ; 0.000        ; 0.000      ; 4.000      ;
; 3.781 ; scan_led:inst14|count[1] ; scan_led:inst14|disp_dat[3] ; int_div:inst15|clk_p_r ; int_div:inst15|clk_p_r ; 0.000        ; 0.000      ; 4.002      ;
; 3.782 ; scan_led:inst14|count[1] ; scan_led:inst14|disp_dat[1] ; int_div:inst15|clk_p_r ; int_div:inst15|clk_p_r ; 0.000        ; 0.000      ; 4.003      ;
+-------+--------------------------+-----------------------------+------------------------+------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'clock'                                                                                                                                       ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 1.376 ; adc:inst|sdat_in_r                ; adc:inst|q[0]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 1.597      ;
; 1.386 ; adc:inst|q[5]                     ; adc:inst|q[6]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 1.607      ;
; 1.388 ; adc:inst|q[7]                     ; adc:inst|data_out_r[7]            ; clock        ; clock       ; 0.000        ; 0.000      ; 1.609      ;
; 1.410 ; adc:inst|q[2]                     ; adc:inst|q[3]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 1.631      ;
; 1.413 ; adc:inst|q[4]                     ; adc:inst|data_out_r[4]            ; clock        ; clock       ; 0.000        ; 0.000      ; 1.634      ;
; 1.423 ; adc:inst|q[4]                     ; adc:inst|q[5]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 1.644      ;
; 1.430 ; adc:inst|buf1                     ; adc:inst|buf2                     ; clock        ; clock       ; 0.000        ; 0.000      ; 1.651      ;
; 1.646 ; adc:inst|q[0]                     ; adc:inst|q[1]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 1.867      ;
; 1.651 ; adc:inst|q[6]                     ; adc:inst|q[7]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 1.872      ;
; 1.662 ; adc:inst|q[3]                     ; adc:inst|q[4]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 1.883      ;
; 1.663 ; adc:inst|q[3]                     ; adc:inst|data_out_r[3]            ; clock        ; clock       ; 0.000        ; 0.000      ; 1.884      ;
; 1.684 ; adc:inst|adc_state.adc_conversion ; adc:inst|adc_state.adc_data_load  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.905      ;
; 1.954 ; adc:inst|adc_state.adc_ready      ; adc:inst|adc_state.adc_ready      ; clock        ; clock       ; 0.000        ; 0.000      ; 2.175      ;
; 2.028 ; adc:inst|clk_count[4]             ; adc:inst|clk_count[4]             ; clock        ; clock       ; 0.000        ; 0.000      ; 2.249      ;
; 2.039 ; adc:inst|q[2]                     ; adc:inst|data_out_r[2]            ; clock        ; clock       ; 0.000        ; 0.000      ; 2.260      ;
; 2.117 ; int_div:inst15|count_p[7]         ; int_div:inst15|count_p[7]         ; clock        ; clock       ; 0.000        ; 0.000      ; 2.338      ;
; 2.126 ; adc:inst|bit_count[5]             ; adc:inst|bit_count[5]             ; clock        ; clock       ; 0.000        ; 0.000      ; 2.347      ;
; 2.126 ; adc:inst|clk_count[0]             ; adc:inst|clk_count[0]             ; clock        ; clock       ; 0.000        ; 0.000      ; 2.347      ;
; 2.126 ; adc:inst|clk_count[2]             ; adc:inst|clk_count[2]             ; clock        ; clock       ; 0.000        ; 0.000      ; 2.347      ;
; 2.126 ; int_div:inst15|count_p[5]         ; int_div:inst15|count_p[5]         ; clock        ; clock       ; 0.000        ; 0.000      ; 2.347      ;
; 2.127 ; int_div:inst15|count_p[15]        ; int_div:inst15|count_p[15]        ; clock        ; clock       ; 0.000        ; 0.000      ; 2.348      ;
; 2.134 ; int_div:inst15|count_p[8]         ; int_div:inst15|count_p[8]         ; clock        ; clock       ; 0.000        ; 0.000      ; 2.355      ;
; 2.134 ; int_div:inst15|count_p[9]         ; int_div:inst15|count_p[9]         ; clock        ; clock       ; 0.000        ; 0.000      ; 2.355      ;
; 2.135 ; adc:inst|clk_count[1]             ; adc:inst|clk_count[1]             ; clock        ; clock       ; 0.000        ; 0.000      ; 2.356      ;
; 2.143 ; adc:inst|adc_state.adc_receive    ; adc:inst|adc_state.adc_receive    ; clock        ; clock       ; 0.000        ; 0.000      ; 2.364      ;
; 2.145 ; int_div:inst15|count_p[10]        ; int_div:inst15|count_p[10]        ; clock        ; clock       ; 0.000        ; 0.000      ; 2.366      ;
; 2.146 ; adc:inst|bit_count[0]             ; adc:inst|bit_count[0]             ; clock        ; clock       ; 0.000        ; 0.000      ; 2.367      ;
; 2.147 ; adc:inst|adc_state.adc_receive    ; adc:inst|adc_state.adc_conversion ; clock        ; clock       ; 0.000        ; 0.000      ; 2.368      ;
; 2.212 ; adc:inst|clk_count[3]             ; adc:inst|clk_count[3]             ; clock        ; clock       ; 0.000        ; 0.000      ; 2.433      ;
; 2.239 ; int_div:inst15|count_p[6]         ; int_div:inst15|count_p[6]         ; clock        ; clock       ; 0.000        ; 0.000      ; 2.460      ;
; 2.242 ; int_div:inst15|count_p[11]        ; int_div:inst15|count_p[11]        ; clock        ; clock       ; 0.000        ; 0.000      ; 2.463      ;
; 2.245 ; adc:inst|div_clk                  ; adc:inst|bit_count[0]             ; clock        ; clock       ; 0.000        ; 0.000      ; 2.466      ;
; 2.249 ; int_div:inst15|count_p[14]        ; int_div:inst15|count_p[14]        ; clock        ; clock       ; 0.000        ; 0.000      ; 2.470      ;
; 2.250 ; int_div:inst15|count_p[1]         ; int_div:inst15|count_p[1]         ; clock        ; clock       ; 0.000        ; 0.000      ; 2.471      ;
; 2.251 ; adc:inst|adc_state.adc_conversion ; adc:inst|adc_state.adc_conversion ; clock        ; clock       ; 0.000        ; 0.000      ; 2.472      ;
; 2.258 ; int_div:inst15|count_p[3]         ; int_div:inst15|count_p[3]         ; clock        ; clock       ; 0.000        ; 0.000      ; 2.479      ;
; 2.260 ; int_div:inst15|count_p[4]         ; int_div:inst15|count_p[4]         ; clock        ; clock       ; 0.000        ; 0.000      ; 2.481      ;
; 2.261 ; int_div:inst15|count_p[13]        ; int_div:inst15|count_p[13]        ; clock        ; clock       ; 0.000        ; 0.000      ; 2.482      ;
; 2.261 ; int_div:inst15|count_p[12]        ; int_div:inst15|count_p[12]        ; clock        ; clock       ; 0.000        ; 0.000      ; 2.482      ;
; 2.263 ; adc:inst|bit_count[1]             ; adc:inst|bit_count[1]             ; clock        ; clock       ; 0.000        ; 0.000      ; 2.484      ;
; 2.273 ; adc:inst|adc_state.adc_ready      ; adc:inst|adc_state.adc_receive    ; clock        ; clock       ; 0.000        ; 0.000      ; 2.494      ;
; 2.279 ; adc:inst|bit_count[3]             ; adc:inst|bit_count[3]             ; clock        ; clock       ; 0.000        ; 0.000      ; 2.500      ;
; 2.281 ; adc:inst|bit_count[4]             ; adc:inst|bit_count[4]             ; clock        ; clock       ; 0.000        ; 0.000      ; 2.502      ;
; 2.285 ; adc:inst|q[5]                     ; adc:inst|data_out_r[5]            ; clock        ; clock       ; 0.000        ; 0.000      ; 2.506      ;
; 2.293 ; adc:inst|bit_count[2]             ; adc:inst|bit_count[2]             ; clock        ; clock       ; 0.000        ; 0.000      ; 2.514      ;
; 2.340 ; adc:inst|q[6]                     ; adc:inst|data_out_r[6]            ; clock        ; clock       ; 0.000        ; 0.000      ; 2.561      ;
; 2.477 ; int_div:inst15|count_p[2]         ; int_div:inst15|count_p[2]         ; clock        ; clock       ; 0.000        ; 0.000      ; 2.698      ;
; 2.497 ; adc:inst|q[0]                     ; adc:inst|data_out_r[0]            ; clock        ; clock       ; 0.000        ; 0.000      ; 2.718      ;
; 2.511 ; adc:inst|q[1]                     ; adc:inst|data_out_r[1]            ; clock        ; clock       ; 0.000        ; 0.000      ; 2.732      ;
; 2.605 ; int_div:inst15|count_p[0]         ; int_div:inst15|count_p[0]         ; clock        ; clock       ; 0.000        ; 0.000      ; 2.826      ;
; 2.628 ; adc:inst|q[1]                     ; adc:inst|q[2]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 2.849      ;
; 2.958 ; adc:inst|clk_count[0]             ; adc:inst|clk_count[1]             ; clock        ; clock       ; 0.000        ; 0.000      ; 3.179      ;
; 2.958 ; adc:inst|clk_count[2]             ; adc:inst|clk_count[3]             ; clock        ; clock       ; 0.000        ; 0.000      ; 3.179      ;
; 2.958 ; int_div:inst15|count_p[5]         ; int_div:inst15|count_p[6]         ; clock        ; clock       ; 0.000        ; 0.000      ; 3.179      ;
; 2.966 ; int_div:inst15|count_p[9]         ; int_div:inst15|count_p[10]        ; clock        ; clock       ; 0.000        ; 0.000      ; 3.187      ;
; 2.966 ; int_div:inst15|count_p[8]         ; int_div:inst15|count_p[9]         ; clock        ; clock       ; 0.000        ; 0.000      ; 3.187      ;
; 2.967 ; adc:inst|clk_count[1]             ; adc:inst|clk_count[2]             ; clock        ; clock       ; 0.000        ; 0.000      ; 3.188      ;
; 2.977 ; int_div:inst15|count_p[10]        ; int_div:inst15|count_p[11]        ; clock        ; clock       ; 0.000        ; 0.000      ; 3.198      ;
; 2.978 ; adc:inst|bit_count[0]             ; adc:inst|bit_count[1]             ; clock        ; clock       ; 0.000        ; 0.000      ; 3.199      ;
; 2.987 ; adc:inst|bit_count[5]             ; adc:inst|buf1                     ; clock        ; clock       ; 0.000        ; 0.000      ; 3.208      ;
; 3.069 ; adc:inst|clk_count[2]             ; adc:inst|clk_count[4]             ; clock        ; clock       ; 0.000        ; 0.000      ; 3.290      ;
; 3.069 ; int_div:inst15|count_p[5]         ; int_div:inst15|count_p[7]         ; clock        ; clock       ; 0.000        ; 0.000      ; 3.290      ;
; 3.069 ; adc:inst|clk_count[0]             ; adc:inst|clk_count[2]             ; clock        ; clock       ; 0.000        ; 0.000      ; 3.290      ;
; 3.077 ; int_div:inst15|count_p[8]         ; int_div:inst15|count_p[10]        ; clock        ; clock       ; 0.000        ; 0.000      ; 3.298      ;
; 3.077 ; int_div:inst15|count_p[9]         ; int_div:inst15|count_p[11]        ; clock        ; clock       ; 0.000        ; 0.000      ; 3.298      ;
; 3.078 ; adc:inst|clk_count[1]             ; adc:inst|clk_count[3]             ; clock        ; clock       ; 0.000        ; 0.000      ; 3.299      ;
; 3.080 ; adc:inst|buf2                     ; adc:inst|data_out_r[5]            ; clock        ; clock       ; 0.000        ; 0.000      ; 3.301      ;
; 3.080 ; adc:inst|buf2                     ; adc:inst|data_out_r[6]            ; clock        ; clock       ; 0.000        ; 0.000      ; 3.301      ;
; 3.088 ; int_div:inst15|count_p[10]        ; int_div:inst15|count_p[12]        ; clock        ; clock       ; 0.000        ; 0.000      ; 3.309      ;
; 3.089 ; adc:inst|bit_count[0]             ; adc:inst|bit_count[2]             ; clock        ; clock       ; 0.000        ; 0.000      ; 3.310      ;
; 3.152 ; adc:inst|clk_count[3]             ; adc:inst|clk_count[4]             ; clock        ; clock       ; 0.000        ; 0.000      ; 3.373      ;
; 3.179 ; int_div:inst15|count_p[6]         ; int_div:inst15|count_p[7]         ; clock        ; clock       ; 0.000        ; 0.000      ; 3.400      ;
; 3.180 ; adc:inst|clk_count[0]             ; adc:inst|clk_count[3]             ; clock        ; clock       ; 0.000        ; 0.000      ; 3.401      ;
; 3.182 ; int_div:inst15|count_p[11]        ; int_div:inst15|count_p[12]        ; clock        ; clock       ; 0.000        ; 0.000      ; 3.403      ;
; 3.185 ; adc:inst|div_clk                  ; adc:inst|bit_count[1]             ; clock        ; clock       ; 0.000        ; 0.000      ; 3.406      ;
; 3.188 ; int_div:inst15|count_p[8]         ; int_div:inst15|count_p[11]        ; clock        ; clock       ; 0.000        ; 0.000      ; 3.409      ;
; 3.188 ; int_div:inst15|count_p[9]         ; int_div:inst15|count_p[12]        ; clock        ; clock       ; 0.000        ; 0.000      ; 3.409      ;
; 3.189 ; int_div:inst15|count_p[14]        ; int_div:inst15|count_p[15]        ; clock        ; clock       ; 0.000        ; 0.000      ; 3.410      ;
; 3.189 ; adc:inst|clk_count[1]             ; adc:inst|clk_count[4]             ; clock        ; clock       ; 0.000        ; 0.000      ; 3.410      ;
; 3.190 ; int_div:inst15|count_p[1]         ; int_div:inst15|count_p[2]         ; clock        ; clock       ; 0.000        ; 0.000      ; 3.411      ;
; 3.198 ; int_div:inst15|count_p[3]         ; int_div:inst15|count_p[4]         ; clock        ; clock       ; 0.000        ; 0.000      ; 3.419      ;
; 3.200 ; int_div:inst15|count_p[4]         ; int_div:inst15|count_p[5]         ; clock        ; clock       ; 0.000        ; 0.000      ; 3.421      ;
; 3.201 ; int_div:inst15|count_p[13]        ; int_div:inst15|count_p[14]        ; clock        ; clock       ; 0.000        ; 0.000      ; 3.422      ;
; 3.203 ; adc:inst|bit_count[1]             ; adc:inst|bit_count[2]             ; clock        ; clock       ; 0.000        ; 0.000      ; 3.424      ;
; 3.219 ; adc:inst|bit_count[3]             ; adc:inst|bit_count[4]             ; clock        ; clock       ; 0.000        ; 0.000      ; 3.440      ;
; 3.221 ; adc:inst|bit_count[4]             ; adc:inst|bit_count[5]             ; clock        ; clock       ; 0.000        ; 0.000      ; 3.442      ;
; 3.287 ; adc:inst|bit_count[0]             ; adc:inst|buf1                     ; clock        ; clock       ; 0.000        ; 0.000      ; 3.508      ;
; 3.291 ; adc:inst|clk_count[0]             ; adc:inst|clk_count[4]             ; clock        ; clock       ; 0.000        ; 0.000      ; 3.512      ;
; 3.296 ; adc:inst|div_clk                  ; adc:inst|bit_count[2]             ; clock        ; clock       ; 0.000        ; 0.000      ; 3.517      ;
; 3.299 ; int_div:inst15|count_p[8]         ; int_div:inst15|count_p[12]        ; clock        ; clock       ; 0.000        ; 0.000      ; 3.520      ;
; 3.309 ; int_div:inst15|count_p[3]         ; int_div:inst15|count_p[5]         ; clock        ; clock       ; 0.000        ; 0.000      ; 3.530      ;
; 3.311 ; int_div:inst15|count_p[4]         ; int_div:inst15|count_p[6]         ; clock        ; clock       ; 0.000        ; 0.000      ; 3.532      ;
; 3.312 ; int_div:inst15|count_p[13]        ; int_div:inst15|count_p[15]        ; clock        ; clock       ; 0.000        ; 0.000      ; 3.533      ;
; 3.330 ; adc:inst|bit_count[3]             ; adc:inst|bit_count[5]             ; clock        ; clock       ; 0.000        ; 0.000      ; 3.551      ;
; 3.361 ; adc:inst|bit_count[3]             ; adc:inst|adc_state.adc_conversion ; clock        ; clock       ; 0.000        ; 0.000      ; 3.582      ;
; 3.376 ; adc:inst|adc_state.adc_data_load  ; adc:inst|adc_state.idle           ; clock        ; clock       ; 0.000        ; 0.000      ; 3.597      ;
; 3.420 ; int_div:inst15|count_p[3]         ; int_div:inst15|count_p[6]         ; clock        ; clock       ; 0.000        ; 0.000      ; 3.641      ;
; 3.422 ; int_div:inst15|count_p[4]         ; int_div:inst15|count_p[7]         ; clock        ; clock       ; 0.000        ; 0.000      ; 3.643      ;
; 3.447 ; int_div:inst15|count_p[15]        ; int_div:inst15|clk_p_r            ; clock        ; clock       ; 0.000        ; 0.000      ; 3.668      ;
; 3.522 ; int_div:inst15|count_p[12]        ; int_div:inst15|count_p[14]        ; clock        ; clock       ; 0.000        ; 0.000      ; 3.743      ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'clock'                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; -2.289 ; 1.000        ; 3.289          ; Port Rate        ; clock ; Rise       ; clock                             ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clock ; Rise       ; adc:inst|adc_state.adc_conversion ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clock ; Rise       ; adc:inst|adc_state.adc_conversion ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clock ; Rise       ; adc:inst|adc_state.adc_data_load  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clock ; Rise       ; adc:inst|adc_state.adc_data_load  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clock ; Rise       ; adc:inst|adc_state.adc_ready      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clock ; Rise       ; adc:inst|adc_state.adc_ready      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clock ; Rise       ; adc:inst|adc_state.adc_receive    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clock ; Rise       ; adc:inst|adc_state.adc_receive    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clock ; Rise       ; adc:inst|adc_state.idle           ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clock ; Rise       ; adc:inst|adc_state.idle           ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clock ; Rise       ; adc:inst|bit_count[0]             ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clock ; Rise       ; adc:inst|bit_count[0]             ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clock ; Rise       ; adc:inst|bit_count[1]             ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clock ; Rise       ; adc:inst|bit_count[1]             ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clock ; Rise       ; adc:inst|bit_count[2]             ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clock ; Rise       ; adc:inst|bit_count[2]             ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clock ; Rise       ; adc:inst|bit_count[3]             ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clock ; Rise       ; adc:inst|bit_count[3]             ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clock ; Rise       ; adc:inst|bit_count[4]             ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clock ; Rise       ; adc:inst|bit_count[4]             ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clock ; Rise       ; adc:inst|bit_count[5]             ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clock ; Rise       ; adc:inst|bit_count[5]             ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clock ; Rise       ; adc:inst|buf1                     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clock ; Rise       ; adc:inst|buf1                     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clock ; Rise       ; adc:inst|buf2                     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clock ; Rise       ; adc:inst|buf2                     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clock ; Rise       ; adc:inst|clk_count[0]             ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clock ; Rise       ; adc:inst|clk_count[0]             ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clock ; Rise       ; adc:inst|clk_count[1]             ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clock ; Rise       ; adc:inst|clk_count[1]             ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clock ; Rise       ; adc:inst|clk_count[2]             ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clock ; Rise       ; adc:inst|clk_count[2]             ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clock ; Rise       ; adc:inst|clk_count[3]             ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clock ; Rise       ; adc:inst|clk_count[3]             ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clock ; Rise       ; adc:inst|clk_count[4]             ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clock ; Rise       ; adc:inst|clk_count[4]             ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clock ; Rise       ; adc:inst|data_out_r[0]            ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clock ; Rise       ; adc:inst|data_out_r[0]            ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clock ; Rise       ; adc:inst|data_out_r[1]            ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clock ; Rise       ; adc:inst|data_out_r[1]            ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clock ; Rise       ; adc:inst|data_out_r[2]            ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clock ; Rise       ; adc:inst|data_out_r[2]            ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clock ; Rise       ; adc:inst|data_out_r[3]            ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clock ; Rise       ; adc:inst|data_out_r[3]            ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clock ; Rise       ; adc:inst|data_out_r[4]            ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clock ; Rise       ; adc:inst|data_out_r[4]            ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clock ; Rise       ; adc:inst|data_out_r[5]            ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clock ; Rise       ; adc:inst|data_out_r[5]            ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clock ; Rise       ; adc:inst|data_out_r[6]            ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clock ; Rise       ; adc:inst|data_out_r[6]            ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clock ; Rise       ; adc:inst|data_out_r[7]            ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clock ; Rise       ; adc:inst|data_out_r[7]            ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clock ; Rise       ; adc:inst|div_clk                  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clock ; Rise       ; adc:inst|div_clk                  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clock ; Rise       ; adc:inst|q[0]                     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clock ; Rise       ; adc:inst|q[0]                     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clock ; Rise       ; adc:inst|q[1]                     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clock ; Rise       ; adc:inst|q[1]                     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clock ; Rise       ; adc:inst|q[2]                     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clock ; Rise       ; adc:inst|q[2]                     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clock ; Rise       ; adc:inst|q[3]                     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clock ; Rise       ; adc:inst|q[3]                     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clock ; Rise       ; adc:inst|q[4]                     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clock ; Rise       ; adc:inst|q[4]                     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clock ; Rise       ; adc:inst|q[5]                     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clock ; Rise       ; adc:inst|q[5]                     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clock ; Rise       ; adc:inst|q[6]                     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clock ; Rise       ; adc:inst|q[6]                     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clock ; Rise       ; adc:inst|q[7]                     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clock ; Rise       ; adc:inst|q[7]                     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clock ; Rise       ; adc:inst|sdat_in_r                ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clock ; Rise       ; adc:inst|sdat_in_r                ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clock ; Rise       ; int_div:inst15|clk_p_r            ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clock ; Rise       ; int_div:inst15|clk_p_r            ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clock ; Rise       ; int_div:inst15|count_p[0]         ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clock ; Rise       ; int_div:inst15|count_p[0]         ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clock ; Rise       ; int_div:inst15|count_p[10]        ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clock ; Rise       ; int_div:inst15|count_p[10]        ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clock ; Rise       ; int_div:inst15|count_p[11]        ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clock ; Rise       ; int_div:inst15|count_p[11]        ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clock ; Rise       ; int_div:inst15|count_p[12]        ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clock ; Rise       ; int_div:inst15|count_p[12]        ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clock ; Rise       ; int_div:inst15|count_p[13]        ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clock ; Rise       ; int_div:inst15|count_p[13]        ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clock ; Rise       ; int_div:inst15|count_p[14]        ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clock ; Rise       ; int_div:inst15|count_p[14]        ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clock ; Rise       ; int_div:inst15|count_p[15]        ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clock ; Rise       ; int_div:inst15|count_p[15]        ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clock ; Rise       ; int_div:inst15|count_p[1]         ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clock ; Rise       ; int_div:inst15|count_p[1]         ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clock ; Rise       ; int_div:inst15|count_p[2]         ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clock ; Rise       ; int_div:inst15|count_p[2]         ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clock ; Rise       ; int_div:inst15|count_p[3]         ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clock ; Rise       ; int_div:inst15|count_p[3]         ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clock ; Rise       ; int_div:inst15|count_p[4]         ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clock ; Rise       ; int_div:inst15|count_p[4]         ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clock ; Rise       ; int_div:inst15|count_p[5]         ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clock ; Rise       ; int_div:inst15|count_p[5]         ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clock ; Rise       ; int_div:inst15|count_p[6]         ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'int_div:inst15|clk_p_r'                                                                                ;
+-------+--------------+----------------+------------------+------------------------+------------+-----------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                      ;
+-------+--------------+----------------+------------------+------------------------+------------+-----------------------------+
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; int_div:inst15|clk_p_r ; Rise       ; scan_led:inst14|count[0]    ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; int_div:inst15|clk_p_r ; Rise       ; scan_led:inst14|count[0]    ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; int_div:inst15|clk_p_r ; Rise       ; scan_led:inst14|count[1]    ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; int_div:inst15|clk_p_r ; Rise       ; scan_led:inst14|count[1]    ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; int_div:inst15|clk_p_r ; Rise       ; scan_led:inst14|count[2]    ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; int_div:inst15|clk_p_r ; Rise       ; scan_led:inst14|count[2]    ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; int_div:inst15|clk_p_r ; Rise       ; scan_led:inst14|dig_r[0]    ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; int_div:inst15|clk_p_r ; Rise       ; scan_led:inst14|dig_r[0]    ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; int_div:inst15|clk_p_r ; Rise       ; scan_led:inst14|dig_r[1]    ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; int_div:inst15|clk_p_r ; Rise       ; scan_led:inst14|dig_r[1]    ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; int_div:inst15|clk_p_r ; Rise       ; scan_led:inst14|disp_dat[0] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; int_div:inst15|clk_p_r ; Rise       ; scan_led:inst14|disp_dat[0] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; int_div:inst15|clk_p_r ; Rise       ; scan_led:inst14|disp_dat[1] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; int_div:inst15|clk_p_r ; Rise       ; scan_led:inst14|disp_dat[1] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; int_div:inst15|clk_p_r ; Rise       ; scan_led:inst14|disp_dat[2] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; int_div:inst15|clk_p_r ; Rise       ; scan_led:inst14|disp_dat[2] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; int_div:inst15|clk_p_r ; Rise       ; scan_led:inst14|disp_dat[3] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; int_div:inst15|clk_p_r ; Rise       ; scan_led:inst14|disp_dat[3] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; int_div:inst15|clk_p_r ; Rise       ; inst14|count[0]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; int_div:inst15|clk_p_r ; Rise       ; inst14|count[0]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; int_div:inst15|clk_p_r ; Rise       ; inst14|count[1]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; int_div:inst15|clk_p_r ; Rise       ; inst14|count[1]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; int_div:inst15|clk_p_r ; Rise       ; inst14|count[2]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; int_div:inst15|clk_p_r ; Rise       ; inst14|count[2]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; int_div:inst15|clk_p_r ; Rise       ; inst14|dig_r[0]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; int_div:inst15|clk_p_r ; Rise       ; inst14|dig_r[0]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; int_div:inst15|clk_p_r ; Rise       ; inst14|dig_r[1]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; int_div:inst15|clk_p_r ; Rise       ; inst14|dig_r[1]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; int_div:inst15|clk_p_r ; Rise       ; inst14|disp_dat[0]|clk      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; int_div:inst15|clk_p_r ; Rise       ; inst14|disp_dat[0]|clk      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; int_div:inst15|clk_p_r ; Rise       ; inst14|disp_dat[1]|clk      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; int_div:inst15|clk_p_r ; Rise       ; inst14|disp_dat[1]|clk      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; int_div:inst15|clk_p_r ; Rise       ; inst14|disp_dat[2]|clk      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; int_div:inst15|clk_p_r ; Rise       ; inst14|disp_dat[2]|clk      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; int_div:inst15|clk_p_r ; Rise       ; inst14|disp_dat[3]|clk      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; int_div:inst15|clk_p_r ; Rise       ; inst14|disp_dat[3]|clk      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; int_div:inst15|clk_p_r ; Rise       ; inst15|clk_p_r|regout       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; int_div:inst15|clk_p_r ; Rise       ; inst15|clk_p_r|regout       ;
+-------+--------------+----------------+------------------+------------------------+------------+-----------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sdat_in   ; clock      ; 1.621 ; 1.621 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; sdat_in   ; clock      ; -1.067 ; -1.067 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                      ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+--------+------------+------------------------+
; adc_clk   ; clock                  ; 13.900 ; 13.900 ; Rise       ; clock                  ;
; cs_n      ; clock                  ; 11.996 ; 11.996 ; Rise       ; clock                  ;
; dig[*]    ; int_div:inst15|clk_p_r ; 10.353 ; 10.353 ; Rise       ; int_div:inst15|clk_p_r ;
;  dig[0]   ; int_div:inst15|clk_p_r ; 9.825  ; 9.825  ; Rise       ; int_div:inst15|clk_p_r ;
;  dig[1]   ; int_div:inst15|clk_p_r ; 10.353 ; 10.353 ; Rise       ; int_div:inst15|clk_p_r ;
; seg[*]    ; int_div:inst15|clk_p_r ; 14.601 ; 14.601 ; Rise       ; int_div:inst15|clk_p_r ;
;  seg[0]   ; int_div:inst15|clk_p_r ; 14.508 ; 14.508 ; Rise       ; int_div:inst15|clk_p_r ;
;  seg[1]   ; int_div:inst15|clk_p_r ; 14.007 ; 14.007 ; Rise       ; int_div:inst15|clk_p_r ;
;  seg[2]   ; int_div:inst15|clk_p_r ; 14.601 ; 14.601 ; Rise       ; int_div:inst15|clk_p_r ;
;  seg[3]   ; int_div:inst15|clk_p_r ; 14.500 ; 14.500 ; Rise       ; int_div:inst15|clk_p_r ;
;  seg[4]   ; int_div:inst15|clk_p_r ; 14.025 ; 14.025 ; Rise       ; int_div:inst15|clk_p_r ;
;  seg[5]   ; int_div:inst15|clk_p_r ; 14.445 ; 14.445 ; Rise       ; int_div:inst15|clk_p_r ;
;  seg[6]   ; int_div:inst15|clk_p_r ; 13.929 ; 13.929 ; Rise       ; int_div:inst15|clk_p_r ;
+-----------+------------------------+--------+--------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+--------+------------+------------------------+
; adc_clk   ; clock                  ; 11.933 ; 11.933 ; Rise       ; clock                  ;
; cs_n      ; clock                  ; 9.951  ; 9.951  ; Rise       ; clock                  ;
; dig[*]    ; int_div:inst15|clk_p_r ; 9.825  ; 9.825  ; Rise       ; int_div:inst15|clk_p_r ;
;  dig[0]   ; int_div:inst15|clk_p_r ; 9.825  ; 9.825  ; Rise       ; int_div:inst15|clk_p_r ;
;  dig[1]   ; int_div:inst15|clk_p_r ; 10.353 ; 10.353 ; Rise       ; int_div:inst15|clk_p_r ;
; seg[*]    ; int_div:inst15|clk_p_r ; 13.069 ; 13.069 ; Rise       ; int_div:inst15|clk_p_r ;
;  seg[0]   ; int_div:inst15|clk_p_r ; 13.650 ; 13.650 ; Rise       ; int_div:inst15|clk_p_r ;
;  seg[1]   ; int_div:inst15|clk_p_r ; 13.146 ; 13.146 ; Rise       ; int_div:inst15|clk_p_r ;
;  seg[2]   ; int_div:inst15|clk_p_r ; 13.745 ; 13.745 ; Rise       ; int_div:inst15|clk_p_r ;
;  seg[3]   ; int_div:inst15|clk_p_r ; 13.644 ; 13.644 ; Rise       ; int_div:inst15|clk_p_r ;
;  seg[4]   ; int_div:inst15|clk_p_r ; 13.167 ; 13.167 ; Rise       ; int_div:inst15|clk_p_r ;
;  seg[5]   ; int_div:inst15|clk_p_r ; 13.585 ; 13.585 ; Rise       ; int_div:inst15|clk_p_r ;
;  seg[6]   ; int_div:inst15|clk_p_r ; 13.069 ; 13.069 ; Rise       ; int_div:inst15|clk_p_r ;
+-----------+------------------------+--------+--------+------------+------------------------+


+---------------------------------------------------------------------------------------------+
; Setup Transfers                                                                             ;
+------------------------+------------------------+----------+----------+----------+----------+
; From Clock             ; To Clock               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------+------------------------+----------+----------+----------+----------+
; clock                  ; clock                  ; 707      ; 0        ; 0        ; 0        ;
; clock                  ; int_div:inst15|clk_p_r ; 8        ; 0        ; 0        ; 0        ;
; int_div:inst15|clk_p_r ; int_div:inst15|clk_p_r ; 24       ; 0        ; 0        ; 0        ;
+------------------------+------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------+
; Hold Transfers                                                                              ;
+------------------------+------------------------+----------+----------+----------+----------+
; From Clock             ; To Clock               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------+------------------------+----------+----------+----------+----------+
; clock                  ; clock                  ; 707      ; 0        ; 0        ; 0        ;
; clock                  ; int_div:inst15|clk_p_r ; 8        ; 0        ; 0        ; 0        ;
; int_div:inst15|clk_p_r ; int_div:inst15|clk_p_r ; 24       ; 0        ; 0        ; 0        ;
+------------------------+------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 1     ; 1    ;
; Unconstrained Output Ports      ; 11    ; 11   ;
; Unconstrained Output Port Paths ; 37    ; 37   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 11.0 Build 157 04/27/2011 SJ Full Version
    Info: Processing started: Tue Jul 24 16:15:02 2012
Info: Command: quartus_sta tlc549adc -c tlc549adc
Info: qsta_default_script.tcl version: #1
Info: Parallel compilation is enabled and will use 2 of the 2 processors detected
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Critical Warning: Synopsys Design Constraints File file not found: 'tlc549adc.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name clock clock
    Info: create_clock -period 1.000 -name int_div:inst15|clk_p_r int_div:inst15|clk_p_r
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -11.677
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:   -11.677      -335.041 clock 
    Info:    -3.336       -24.126 int_div:inst15|clk_p_r 
Info: Worst-case hold slack is 0.614
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.614         0.000 int_div:inst15|clk_p_r 
    Info:     1.376         0.000 clock 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -2.289
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -2.289        -2.289 clock 
    Info:     0.234         0.000 int_div:inst15|clk_p_r 
Info: The selected device family is not supported by the report_metastability command.
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 187 megabytes
    Info: Processing ended: Tue Jul 24 16:15:11 2012
    Info: Elapsed time: 00:00:09
    Info: Total CPU time (on all processors): 00:00:07


