// Seed: 1194170286
module module_0 #(
    parameter id_4 = 32'd66
) ();
  wire id_1;
  wire id_2;
  ;
  logic [1 : 1] id_3 = 1;
  wire [1 : 1 'b0] _id_4;
  parameter id_5 = -1;
  wire [-1 : id_4] id_6;
  parameter id_7 = -1;
endmodule
module module_1 #(
    parameter id_5 = 32'd42
) (
    input uwire id_0,
    output supply0 id_1,
    input wire id_2,
    input tri0 id_3
);
  logic _id_5;
  ;
  module_0 modCall_1 ();
  always begin : LABEL_0
  end
  wire [id_5 : 1] id_6;
endmodule
