# Verilog-HDLによる回路記述と設計方法
## 初めに
本ドキュメントはVerilog-HDL(以下Verilog)を使って回路記述を始める初学者を対象とする。
### Verilogとは

### Verlogを学びにくくする要因
Verilog(及び他のハードウェア記述言語)はハードウェアをソフトウェアライクに記述すると言う特性上、必ずしも書いたものが狙いの回路に変換できる事が保証されていない。他のプログラミング言語とは違い、文法上許される記述であっても、必ずしもコンパイル(回路に変換可能=論理合成可能)とは限らない。もっと言うと、文法上は合成できるかどうかの規定はなく、ある記述が実際に論理合成できるかどうかは、使用するツールチェーンに依存している。そのため、どの記述が論理合成可能かは、実際に試してみる(または各社が提供しているツールチェーンのマニュアルを調べる)必要がある。初学者にとってどう書けばよいのかが分からない。

記述した回路がシミュレーションと実際とで違う動作になる可能性がある。また、ちょっとした記述ミスで、狙いと違う回路が論理合成されてしまう事がある。

市販されているVerilogの書籍が古い文法(Verilog93)で書かれている場合がある。そのため新しい文法が学べない。

失敗が許されないLSIを設計するために使われる言語のため、保守的な記述が好まれる場合がある。そのため、FPGAを作るにはやや過剰に文法を制約している。

### 本ドキュメントの狙い
本ドキュメントは以下の5点を満たすように作成した。
- 論理合成可能である
- 狙いの回路に合成可能な記述である
- Verilog93(古い記述)を用いない
- 過度な制約を設けない

さらに回路初心者でも理解が進むように、
 バッドパターンとの対比。
 回路記述初心者が身に着けるべき考え方。
  回路図とタイミングチャートを考え、回路記述に変換する。
 

## 
### モジュール宣言
### input

## 組み合わせ回路
### 組み合わせ回路とは
### assgin文
### and or not nand nor xor
### コラム演算子の優先順位 
### wire宣言
### 多bit信号
### ~and
### 加算回路
### Signed Unsigned
### 三項演算子
### if文
### switch文

## 順序回路
### 順序回路とは
### always文と順序回路
### reg宣言

## 回路基礎
### 立ち上がり検知/立下り検知
### カウンタ回路
### ステートマシン
### メモリ回路

## IC外部との接続
### inout宣言
### ハイインピーダンス

## 効率化のための記述
### parameter宣言とlocalparam宣言
### インスタンス宣言
### #include文

## コラム VHDLとの比較
## コラム ASIC設計との比較
## コラム リセットについて
