|lijiantao2018114266_03
CLK_100HZ => TMP1.CLK
CLK_100HZ => M1[0].CLK
CLK_100HZ => M1[1].CLK
CLK_100HZ => M1[2].CLK
CLK_100HZ => M1[3].CLK
CLK_100HZ => M1[4].CLK
CLK_100HZ => M2[0].CLK
CLK_100HZ => M2[1].CLK
CLK_100HZ => M2[2].CLK
CLK_100HZ => M2[3].CLK
CLK_100HZ => M2[4].CLK
CLK_100HZ => TMP2.CLK
CLK_4HZ <= CLK_4HZ.DB_MAX_OUTPUT_PORT_TYPE


