# 電路設計和實現

- [用MUX設計and邏輯閘](#用mux設計and邏輯閘)
- [加法器設計](#加法器設計)
- [4對1多工器](#4對1多工器)
- [除頻器](#除頻器)
- [input每個cycle都會輸入0或1](#input每個cycle都會輸入0或1)
- [取絕對值的電路怎麼設計](#取絕對值的電路怎麼設計)
- [設計電路判斷{10110}後拉1(分別用FSM、非FSM設計，並比較2者缺點)](#設計電路判斷10110後拉1分別用fsm非fsm設計並比較2者缺點)
- [設計deglitch filter, 將cycle1、2的pulse濾除, 並讓cycle3及以上的pulse通過](#設計deglitch-filter-將cycle12的pulse濾除-並讓cycle3及以上的pulse通過)
- [每個cycle都會傳入1 bit訊號, 從LSB開始, 當再任意時刻停止傳送, 如何知道data是否可以被7整除](#每個cycle都會傳入1-bit訊號-從lsb開始-當再任意時刻停止傳送-如何知道data是否可以被7整除)


## 用MUX設計and邏輯閘



## 加法器設計



## 4對1多工器



## 除頻器



## input每個cycle都會輸入0或1



## 取絕對值的電路怎麼設計



## 設計電路判斷{10110}後拉1(分別用FSM、非FSM設計，並比較2者缺點)



## 設計deglitch filter, 將cycle1、2的pulse濾除, 並讓cycle3及以上的pulse通過



## 每個cycle都會傳入1 bit訊號, 從LSB開始, 當再任意時刻停止傳送, 如何知道data是否可以被7整除


