start
init var1 7

init var2 8

output var1
output var2
inita arr 3 1 2 3
output arr
output reg
done
