0.6
2019.1
May 24 2019
15:06:07
D:/Documentos/GitHub/lab02-g03/lab03spi-g03/Ejercicios/Compartido/module_clock_divider.sv,1663822099,systemVerilog,,D:/Documentos/GitHub/lab02-g03/lab03spi-g03/Ejercicios/Ejercicio2/pkg_global.sv,,module_clock_divider,,,../../../../../../scr/xci/WCLK,,,,,
D:/Documentos/GitHub/lab02-g03/lab03spi-g03/Ejercicios/Ejercicio1/module_seg7_control.sv,1663822099,systemVerilog,,D:/Documentos/GitHub/lab02-g03/lab03spi-g03/Ejercicios/Ejercicio2/module_state_machine_spi.sv,,module_seg7_control,,,../../../../../../scr/xci/WCLK,,,,,
D:/Documentos/GitHub/lab02-g03/lab03spi-g03/Ejercicios/Ejercicio2/module_clk_divider_spi.sv,1663822099,systemVerilog,,D:/Documentos/GitHub/lab02-g03/lab03spi-g03/Ejercicios/Compartido/module_clock_divider.sv,,module_clk_divider_spi,,,../../../../../../scr/xci/WCLK,,,,,
D:/Documentos/GitHub/lab02-g03/lab03spi-g03/Ejercicios/Ejercicio2/module_control_spi.sv,1663822099,systemVerilog,,D:/Documentos/GitHub/lab02-g03/lab03spi-g03/Ejercicios/Ejercicio2/module_memoria.sv,,module_control_spi,,,../../../../../../scr/xci/WCLK,,,,,
D:/Documentos/GitHub/lab02-g03/lab03spi-g03/Ejercicios/Ejercicio2/module_memoria.sv,1663822099,systemVerilog,,D:/Documentos/GitHub/lab02-g03/lab03spi-g03/Ejercicios/Ejercicio2/module_mux_salida.sv,,module_memoria,,,../../../../../../scr/xci/WCLK,,,,,
D:/Documentos/GitHub/lab02-g03/lab03spi-g03/Ejercicios/Ejercicio2/module_mux_salida.sv,1663822099,systemVerilog,,D:/Documentos/GitHub/lab02-g03/lab03spi-g03/Ejercicios/Ejercicio2/module_mux_we.sv,,module_mux_salida,,,../../../../../../scr/xci/WCLK,,,,,
D:/Documentos/GitHub/lab02-g03/lab03spi-g03/Ejercicios/Ejercicio2/module_mux_we.sv,1663822099,systemVerilog,,D:/Documentos/GitHub/lab02-g03/lab03spi-g03/Ejercicios/Ejercicio2/module_reg_control.sv,,module_mux_we,,,../../../../../../scr/xci/WCLK,,,,,
D:/Documentos/GitHub/lab02-g03/lab03spi-g03/Ejercicios/Ejercicio2/module_reg_control.sv,1663822099,systemVerilog,,D:/Documentos/GitHub/lab02-g03/lab03spi-g03/Ejercicios/Ejercicio2/module_reg_datos.sv,,module_reg_control,,,../../../../../../scr/xci/WCLK,,,,,
D:/Documentos/GitHub/lab02-g03/lab03spi-g03/Ejercicios/Ejercicio2/module_reg_datos.sv,1663822099,systemVerilog,,D:/Documentos/GitHub/lab02-g03/lab03spi-g03/Ejercicios/Ejercicio2/module_reg_miso.sv,,module_reg_datos,,,../../../../../../scr/xci/WCLK,,,,,
D:/Documentos/GitHub/lab02-g03/lab03spi-g03/Ejercicios/Ejercicio2/module_reg_miso.sv,1663822099,systemVerilog,,D:/Documentos/GitHub/lab02-g03/lab03spi-g03/Ejercicios/Ejercicio2/module_reg_mosi.sv,,module_reg_miso,,,../../../../../../scr/xci/WCLK,,,,,
D:/Documentos/GitHub/lab02-g03/lab03spi-g03/Ejercicios/Ejercicio2/module_reg_mosi.sv,1663822099,systemVerilog,,D:/Documentos/GitHub/lab02-g03/lab03spi-g03/Ejercicios/Ejercicio1/module_seg7_control.sv,,module_reg_mosi,,,../../../../../../scr/xci/WCLK,,,,,
D:/Documentos/GitHub/lab02-g03/lab03spi-g03/Ejercicios/Ejercicio2/module_state_machine_spi.sv,1663822099,systemVerilog,,D:/Documentos/GitHub/lab02-g03/lab03spi-g03/Ejercicios/Ejercicio2/top_interface_spi.sv,,module_state_machine_spi,,,../../../../../../scr/xci/WCLK,,,,,
D:/Documentos/GitHub/lab02-g03/lab03spi-g03/Ejercicios/Ejercicio2/pkg_global.sv,1663822099,systemVerilog,D:/Documentos/GitHub/lab02-g03/lab03spi-g03/Ejercicios/Ejercicio2/module_control_spi.sv;D:/Documentos/GitHub/lab02-g03/lab03spi-g03/Ejercicios/Ejercicio2/module_memoria.sv;D:/Documentos/GitHub/lab02-g03/lab03spi-g03/Ejercicios/Ejercicio2/module_reg_control.sv;D:/Documentos/GitHub/lab02-g03/lab03spi-g03/Ejercicios/Ejercicio2/module_reg_datos.sv;D:/Documentos/GitHub/lab02-g03/lab03spi-g03/Ejercicios/Ejercicio2/tb_master_race_spi.sv;D:/Documentos/GitHub/lab02-g03/lab03spi-g03/Ejercicios/Ejercicio2/top_interface_spi.sv;D:/Documentos/GitHub/lab02-g03/lab03spi-g03/Ejercicios/Ejercicio2/top_master_race_spi.sv;D:/Documentos/GitHub/lab02-g03/lab03spi-g03/Ejercicios/Proyectos/Ejercicio2/vivado_project.srcs/sources_1/new/top_tactico.sv,D:/Documentos/GitHub/lab02-g03/lab03spi-g03/Ejercicios/Ejercicio2/module_control_spi.sv,,pkg_global,,,../../../../../../scr/xci/WCLK,,,,,
D:/Documentos/GitHub/lab02-g03/lab03spi-g03/Ejercicios/Ejercicio2/tb_master_race_spi.sv,1663823573,systemVerilog,,,,tb_master_race_spi,,,../../../../../../scr/xci/WCLK,,,,,
D:/Documentos/GitHub/lab02-g03/lab03spi-g03/Ejercicios/Ejercicio2/top_interface_spi.sv,1663822099,systemVerilog,,D:/Documentos/GitHub/lab02-g03/lab03spi-g03/Ejercicios/Ejercicio2/top_master_race_spi.sv,,top_interface_spi,,,../../../../../../scr/xci/WCLK,,,,,
D:/Documentos/GitHub/lab02-g03/lab03spi-g03/Ejercicios/Ejercicio2/top_master_race_spi.sv,1663822099,systemVerilog,,D:/Documentos/GitHub/lab02-g03/lab03spi-g03/Ejercicios/Proyectos/Ejercicio2/vivado_project.srcs/sources_1/new/top_tactico.sv,,top_master_race_spi,,,../../../../../../scr/xci/WCLK,,,,,
D:/Documentos/GitHub/lab02-g03/lab03spi-g03/Ejercicios/Proyectos/Ejercicio2/vivado_project.sim/sim_1/behav/xsim/glbl.v,1663822100,verilog,,,,glbl,,,,,,,,
D:/Documentos/GitHub/lab02-g03/lab03spi-g03/Ejercicios/Proyectos/Ejercicio2/vivado_project.srcs/sources_1/new/top_tactico.sv,1663822100,systemVerilog,,D:/Documentos/GitHub/lab02-g03/lab03spi-g03/Ejercicios/Ejercicio2/tb_master_race_spi.sv,,top_tactico,,,../../../../../../scr/xci/WCLK,,,,,
D:/Documentos/GitHub/lab02-g03/lab03spi-g03/Ejercicios/scr/xci/WCLK/WCLK.v,1663822100,verilog,,,,WCLK,,,../../../../../../scr/xci/WCLK,,,,,
D:/Documentos/GitHub/lab02-g03/lab03spi-g03/Ejercicios/scr/xci/WCLK/WCLK_clk_wiz.v,1663822100,verilog,,D:/Documentos/GitHub/lab02-g03/lab03spi-g03/Ejercicios/scr/xci/WCLK/WCLK.v,,WCLK_clk_wiz,,,../../../../../../scr/xci/WCLK,,,,,
