# Verilog-MaxPooling-08.01

![image](https://github.com/YunJoongChul/Verilog-MaxPooling-08.01/assets/86291432/53e88260-dd77-4da3-b577-06b8282e295c)

1.SIMPLE DUAL PORT RAM을 이용하여 비교연산 딜레이 2개 줄일수 있음 시도해봐야함.
