TimeQuest Timing Analyzer report for LBM_DE2
Sat Jan 22 14:23:58 2022
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLOCK_50'
 13. Slow 1200mV 85C Model Hold: 'CLOCK_50'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'
 15. Clock to Output Times
 16. Minimum Clock to Output Times
 17. Slow 1200mV 85C Model Metastability Report
 18. Slow 1200mV 0C Model Fmax Summary
 19. Slow 1200mV 0C Model Setup Summary
 20. Slow 1200mV 0C Model Hold Summary
 21. Slow 1200mV 0C Model Recovery Summary
 22. Slow 1200mV 0C Model Removal Summary
 23. Slow 1200mV 0C Model Minimum Pulse Width Summary
 24. Slow 1200mV 0C Model Setup: 'CLOCK_50'
 25. Slow 1200mV 0C Model Hold: 'CLOCK_50'
 26. Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 27. Clock to Output Times
 28. Minimum Clock to Output Times
 29. Slow 1200mV 0C Model Metastability Report
 30. Fast 1200mV 0C Model Setup Summary
 31. Fast 1200mV 0C Model Hold Summary
 32. Fast 1200mV 0C Model Recovery Summary
 33. Fast 1200mV 0C Model Removal Summary
 34. Fast 1200mV 0C Model Minimum Pulse Width Summary
 35. Fast 1200mV 0C Model Setup: 'CLOCK_50'
 36. Fast 1200mV 0C Model Hold: 'CLOCK_50'
 37. Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 38. Clock to Output Times
 39. Minimum Clock to Output Times
 40. Fast 1200mV 0C Model Metastability Report
 41. Multicorner Timing Analysis Summary
 42. Clock to Output Times
 43. Minimum Clock to Output Times
 44. Board Trace Model Assignments
 45. Input Transition Times
 46. Signal Integrity Metrics (Slow 1200mv 0c Model)
 47. Signal Integrity Metrics (Slow 1200mv 85c Model)
 48. Signal Integrity Metrics (Fast 1200mv 0c Model)
 49. Setup Transfers
 50. Hold Transfers
 51. Report TCCS
 52. Report RSKM
 53. Unconstrained Paths
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; LBM_DE2                                            ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE115F29C7                                      ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; CLOCK_50   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 27.59 MHz ; 27.59 MHz       ; CLOCK_50   ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+----------+---------+----------------+
; Clock    ; Slack   ; End Point TNS  ;
+----------+---------+----------------+
; CLOCK_50 ; -35.240 ; -27624.937     ;
+----------+---------+----------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+----------+-------+-----------------+
; Clock    ; Slack ; End Point TNS   ;
+----------+-------+-----------------+
; CLOCK_50 ; 0.277 ; 0.000           ;
+----------+-------+-----------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+----------+--------+-------------------------------+
; Clock    ; Slack  ; End Point TNS                 ;
+----------+--------+-------------------------------+
; CLOCK_50 ; -3.000 ; -4118.735                     ;
+----------+--------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_50'                                                                                                        ;
+---------+-------------------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                           ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -35.240 ; reg32:ux_reg|d_out[4]~_Duplicate_1  ; reg32:feq3_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.410      ; 36.648     ;
; -35.240 ; reg32:ux_reg|d_out[5]~_Duplicate_1  ; reg32:feq3_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.410      ; 36.648     ;
; -35.240 ; reg32:ux_reg|d_out[6]~_Duplicate_1  ; reg32:feq3_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.410      ; 36.648     ;
; -35.240 ; reg32:ux_reg|d_out[7]~_Duplicate_1  ; reg32:feq3_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.410      ; 36.648     ;
; -35.240 ; reg32:ux_reg|d_out[8]~_Duplicate_1  ; reg32:feq3_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.410      ; 36.648     ;
; -35.240 ; reg32:ux_reg|d_out[9]~_Duplicate_1  ; reg32:feq3_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.410      ; 36.648     ;
; -35.240 ; reg32:ux_reg|d_out[10]~_Duplicate_1 ; reg32:feq3_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.410      ; 36.648     ;
; -35.240 ; reg32:ux_reg|d_out[11]~_Duplicate_1 ; reg32:feq3_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.410      ; 36.648     ;
; -35.240 ; reg32:ux_reg|d_out[12]~_Duplicate_1 ; reg32:feq3_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.410      ; 36.648     ;
; -35.240 ; reg32:ux_reg|d_out[13]~_Duplicate_1 ; reg32:feq3_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.410      ; 36.648     ;
; -35.240 ; reg32:ux_reg|d_out[14]~_Duplicate_1 ; reg32:feq3_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.410      ; 36.648     ;
; -35.240 ; reg32:ux_reg|d_out[15]~_Duplicate_1 ; reg32:feq3_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.410      ; 36.648     ;
; -35.240 ; reg32:ux_reg|d_out[16]~_Duplicate_1 ; reg32:feq3_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.410      ; 36.648     ;
; -35.240 ; reg32:ux_reg|d_out[17]~_Duplicate_1 ; reg32:feq3_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.410      ; 36.648     ;
; -35.240 ; reg32:ux_reg|d_out[0]~_Duplicate_1  ; reg32:feq3_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.410      ; 36.648     ;
; -35.240 ; reg32:ux_reg|d_out[1]~_Duplicate_1  ; reg32:feq3_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.410      ; 36.648     ;
; -35.240 ; reg32:ux_reg|d_out[2]~_Duplicate_1  ; reg32:feq3_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.410      ; 36.648     ;
; -35.240 ; reg32:ux_reg|d_out[3]~_Duplicate_1  ; reg32:feq3_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.410      ; 36.648     ;
; -35.221 ; reg32:ux_reg|d_out[4]~_Duplicate_1  ; reg32:feq3_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.410      ; 36.629     ;
; -35.221 ; reg32:ux_reg|d_out[5]~_Duplicate_1  ; reg32:feq3_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.410      ; 36.629     ;
; -35.221 ; reg32:ux_reg|d_out[6]~_Duplicate_1  ; reg32:feq3_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.410      ; 36.629     ;
; -35.221 ; reg32:ux_reg|d_out[7]~_Duplicate_1  ; reg32:feq3_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.410      ; 36.629     ;
; -35.221 ; reg32:ux_reg|d_out[8]~_Duplicate_1  ; reg32:feq3_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.410      ; 36.629     ;
; -35.221 ; reg32:ux_reg|d_out[9]~_Duplicate_1  ; reg32:feq3_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.410      ; 36.629     ;
; -35.221 ; reg32:ux_reg|d_out[10]~_Duplicate_1 ; reg32:feq3_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.410      ; 36.629     ;
; -35.221 ; reg32:ux_reg|d_out[11]~_Duplicate_1 ; reg32:feq3_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.410      ; 36.629     ;
; -35.221 ; reg32:ux_reg|d_out[12]~_Duplicate_1 ; reg32:feq3_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.410      ; 36.629     ;
; -35.221 ; reg32:ux_reg|d_out[13]~_Duplicate_1 ; reg32:feq3_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.410      ; 36.629     ;
; -35.221 ; reg32:ux_reg|d_out[14]~_Duplicate_1 ; reg32:feq3_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.410      ; 36.629     ;
; -35.221 ; reg32:ux_reg|d_out[15]~_Duplicate_1 ; reg32:feq3_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.410      ; 36.629     ;
; -35.221 ; reg32:ux_reg|d_out[16]~_Duplicate_1 ; reg32:feq3_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.410      ; 36.629     ;
; -35.221 ; reg32:ux_reg|d_out[17]~_Duplicate_1 ; reg32:feq3_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.410      ; 36.629     ;
; -35.221 ; reg32:ux_reg|d_out[0]~_Duplicate_1  ; reg32:feq3_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.410      ; 36.629     ;
; -35.221 ; reg32:ux_reg|d_out[1]~_Duplicate_1  ; reg32:feq3_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.410      ; 36.629     ;
; -35.221 ; reg32:ux_reg|d_out[2]~_Duplicate_1  ; reg32:feq3_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.410      ; 36.629     ;
; -35.221 ; reg32:ux_reg|d_out[3]~_Duplicate_1  ; reg32:feq3_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.410      ; 36.629     ;
; -35.189 ; reg32:ux_reg|d_out[18]              ; reg32:feq3_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.410      ; 36.597     ;
; -35.189 ; reg32:ux_reg|d_out[19]              ; reg32:feq3_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.410      ; 36.597     ;
; -35.189 ; reg32:ux_reg|d_out[20]              ; reg32:feq3_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.410      ; 36.597     ;
; -35.189 ; reg32:ux_reg|d_out[21]              ; reg32:feq3_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.410      ; 36.597     ;
; -35.189 ; reg32:ux_reg|d_out[22]              ; reg32:feq3_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.410      ; 36.597     ;
; -35.189 ; reg32:ux_reg|d_out[23]              ; reg32:feq3_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.410      ; 36.597     ;
; -35.189 ; reg32:ux_reg|d_out[24]              ; reg32:feq3_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.410      ; 36.597     ;
; -35.189 ; reg32:ux_reg|d_out[25]              ; reg32:feq3_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.410      ; 36.597     ;
; -35.189 ; reg32:ux_reg|d_out[26]              ; reg32:feq3_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.410      ; 36.597     ;
; -35.189 ; reg32:ux_reg|d_out[27]              ; reg32:feq3_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.410      ; 36.597     ;
; -35.189 ; reg32:ux_reg|d_out[28]              ; reg32:feq3_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.410      ; 36.597     ;
; -35.189 ; reg32:ux_reg|d_out[29]              ; reg32:feq3_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.410      ; 36.597     ;
; -35.189 ; reg32:ux_reg|d_out[30]              ; reg32:feq3_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.410      ; 36.597     ;
; -35.189 ; reg32:ux_reg|d_out[31]              ; reg32:feq3_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.410      ; 36.597     ;
; -35.170 ; reg32:ux_reg|d_out[18]              ; reg32:feq3_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.410      ; 36.578     ;
; -35.170 ; reg32:ux_reg|d_out[19]              ; reg32:feq3_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.410      ; 36.578     ;
; -35.170 ; reg32:ux_reg|d_out[20]              ; reg32:feq3_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.410      ; 36.578     ;
; -35.170 ; reg32:ux_reg|d_out[21]              ; reg32:feq3_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.410      ; 36.578     ;
; -35.170 ; reg32:ux_reg|d_out[22]              ; reg32:feq3_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.410      ; 36.578     ;
; -35.170 ; reg32:ux_reg|d_out[23]              ; reg32:feq3_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.410      ; 36.578     ;
; -35.170 ; reg32:ux_reg|d_out[24]              ; reg32:feq3_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.410      ; 36.578     ;
; -35.170 ; reg32:ux_reg|d_out[25]              ; reg32:feq3_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.410      ; 36.578     ;
; -35.170 ; reg32:ux_reg|d_out[26]              ; reg32:feq3_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.410      ; 36.578     ;
; -35.170 ; reg32:ux_reg|d_out[27]              ; reg32:feq3_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.410      ; 36.578     ;
; -35.170 ; reg32:ux_reg|d_out[28]              ; reg32:feq3_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.410      ; 36.578     ;
; -35.170 ; reg32:ux_reg|d_out[29]              ; reg32:feq3_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.410      ; 36.578     ;
; -35.170 ; reg32:ux_reg|d_out[30]              ; reg32:feq3_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.410      ; 36.578     ;
; -35.170 ; reg32:ux_reg|d_out[31]              ; reg32:feq3_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.410      ; 36.578     ;
; -35.143 ; reg32:ux_reg|d_out[4]~_Duplicate_1  ; reg32:feq4_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.394      ; 36.535     ;
; -35.143 ; reg32:ux_reg|d_out[5]~_Duplicate_1  ; reg32:feq4_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.394      ; 36.535     ;
; -35.143 ; reg32:ux_reg|d_out[6]~_Duplicate_1  ; reg32:feq4_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.394      ; 36.535     ;
; -35.143 ; reg32:ux_reg|d_out[7]~_Duplicate_1  ; reg32:feq4_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.394      ; 36.535     ;
; -35.143 ; reg32:ux_reg|d_out[8]~_Duplicate_1  ; reg32:feq4_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.394      ; 36.535     ;
; -35.143 ; reg32:ux_reg|d_out[9]~_Duplicate_1  ; reg32:feq4_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.394      ; 36.535     ;
; -35.143 ; reg32:ux_reg|d_out[10]~_Duplicate_1 ; reg32:feq4_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.394      ; 36.535     ;
; -35.143 ; reg32:ux_reg|d_out[11]~_Duplicate_1 ; reg32:feq4_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.394      ; 36.535     ;
; -35.143 ; reg32:ux_reg|d_out[12]~_Duplicate_1 ; reg32:feq4_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.394      ; 36.535     ;
; -35.143 ; reg32:ux_reg|d_out[13]~_Duplicate_1 ; reg32:feq4_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.394      ; 36.535     ;
; -35.143 ; reg32:ux_reg|d_out[14]~_Duplicate_1 ; reg32:feq4_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.394      ; 36.535     ;
; -35.143 ; reg32:ux_reg|d_out[15]~_Duplicate_1 ; reg32:feq4_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.394      ; 36.535     ;
; -35.143 ; reg32:ux_reg|d_out[16]~_Duplicate_1 ; reg32:feq4_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.394      ; 36.535     ;
; -35.143 ; reg32:ux_reg|d_out[17]~_Duplicate_1 ; reg32:feq4_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.394      ; 36.535     ;
; -35.143 ; reg32:ux_reg|d_out[0]~_Duplicate_1  ; reg32:feq4_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.394      ; 36.535     ;
; -35.143 ; reg32:ux_reg|d_out[1]~_Duplicate_1  ; reg32:feq4_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.394      ; 36.535     ;
; -35.143 ; reg32:ux_reg|d_out[2]~_Duplicate_1  ; reg32:feq4_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.394      ; 36.535     ;
; -35.143 ; reg32:ux_reg|d_out[3]~_Duplicate_1  ; reg32:feq4_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.394      ; 36.535     ;
; -35.108 ; reg32:ux_reg|d_out[4]~_Duplicate_1  ; reg32:feq3_reg|d_out[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.410      ; 36.516     ;
; -35.108 ; reg32:ux_reg|d_out[5]~_Duplicate_1  ; reg32:feq3_reg|d_out[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.410      ; 36.516     ;
; -35.108 ; reg32:ux_reg|d_out[6]~_Duplicate_1  ; reg32:feq3_reg|d_out[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.410      ; 36.516     ;
; -35.108 ; reg32:ux_reg|d_out[7]~_Duplicate_1  ; reg32:feq3_reg|d_out[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.410      ; 36.516     ;
; -35.108 ; reg32:ux_reg|d_out[8]~_Duplicate_1  ; reg32:feq3_reg|d_out[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.410      ; 36.516     ;
; -35.108 ; reg32:ux_reg|d_out[9]~_Duplicate_1  ; reg32:feq3_reg|d_out[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.410      ; 36.516     ;
; -35.108 ; reg32:ux_reg|d_out[10]~_Duplicate_1 ; reg32:feq3_reg|d_out[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.410      ; 36.516     ;
; -35.108 ; reg32:ux_reg|d_out[11]~_Duplicate_1 ; reg32:feq3_reg|d_out[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.410      ; 36.516     ;
; -35.108 ; reg32:ux_reg|d_out[12]~_Duplicate_1 ; reg32:feq3_reg|d_out[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.410      ; 36.516     ;
; -35.108 ; reg32:ux_reg|d_out[13]~_Duplicate_1 ; reg32:feq3_reg|d_out[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.410      ; 36.516     ;
; -35.108 ; reg32:ux_reg|d_out[14]~_Duplicate_1 ; reg32:feq3_reg|d_out[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.410      ; 36.516     ;
; -35.108 ; reg32:ux_reg|d_out[15]~_Duplicate_1 ; reg32:feq3_reg|d_out[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.410      ; 36.516     ;
; -35.108 ; reg32:ux_reg|d_out[16]~_Duplicate_1 ; reg32:feq3_reg|d_out[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.410      ; 36.516     ;
; -35.108 ; reg32:ux_reg|d_out[17]~_Duplicate_1 ; reg32:feq3_reg|d_out[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.410      ; 36.516     ;
; -35.108 ; reg32:ux_reg|d_out[0]~_Duplicate_1  ; reg32:feq3_reg|d_out[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.410      ; 36.516     ;
; -35.108 ; reg32:ux_reg|d_out[1]~_Duplicate_1  ; reg32:feq3_reg|d_out[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.410      ; 36.516     ;
; -35.108 ; reg32:ux_reg|d_out[2]~_Duplicate_1  ; reg32:feq3_reg|d_out[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.410      ; 36.516     ;
; -35.108 ; reg32:ux_reg|d_out[3]~_Duplicate_1  ; reg32:feq3_reg|d_out[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.410      ; 36.516     ;
+---------+-------------------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_50'                                                                                                                                                                                             ;
+-------+------------------------------------+-----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+-----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.277 ; reg32:fout3_reg|d_out[18]          ; distribution_ram:fout_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a18~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.451      ; 0.950      ;
; 0.348 ; reg32:f_streamed1_reg|d_out[14]    ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a14~porta_datain_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.455      ; 1.025      ;
; 0.348 ; reg32:f_streamed7_reg|d_out[13]    ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a12~porta_datain_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.455      ; 1.025      ;
; 0.349 ; reg32:f_streamed7_reg|d_out[7]     ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a6~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.454      ; 1.025      ;
; 0.350 ; reg32:f_streamed7_reg|d_out[10]    ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a10~porta_datain_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.453      ; 1.025      ;
; 0.350 ; reg32:f_streamed6_reg|d_out[1]     ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.453      ; 1.025      ;
; 0.351 ; reg32:fout0_reg|d_out[30]          ; distribution_ram:fout_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a30~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.449      ; 1.022      ;
; 0.353 ; reg32:f_streamed5_reg|d_out[10]    ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a10~porta_datain_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.453      ; 1.028      ;
; 0.354 ; reg32:f_streamed7_reg|d_out[12]    ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a12~porta_datain_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.455      ; 1.031      ;
; 0.354 ; reg32:f_streamed6_reg|d_out[0]     ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.453      ; 1.029      ;
; 0.355 ; reg32:f_streamed8_reg|d_out[23]    ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a22~porta_datain_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.449      ; 1.026      ;
; 0.356 ; reg32:f_streamed7_reg|d_out[5]     ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a4~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.454      ; 1.032      ;
; 0.356 ; reg32:fout0_reg|d_out[29]          ; distribution_ram:fout_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a28~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.449      ; 1.027      ;
; 0.357 ; reg32:f_streamed7_reg|d_out[15]    ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a14~porta_datain_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.455      ; 1.034      ;
; 0.357 ; reg32:f_streamed8_reg|d_out[0]     ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.453      ; 1.032      ;
; 0.357 ; reg32:f_streamed6_reg|d_out[27]    ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a26~porta_datain_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.447      ; 1.026      ;
; 0.358 ; reg32:f_streamed7_reg|d_out[4]     ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a4~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.454      ; 1.034      ;
; 0.359 ; reg32:f_streamed6_reg|d_out[3]     ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a2~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.453      ; 1.034      ;
; 0.360 ; reg32:f_streamed0_reg|d_out[19]    ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a18~porta_datain_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.448      ; 1.030      ;
; 0.361 ; reg32:f_streamed5_reg|d_out[9]     ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a8~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.453      ; 1.036      ;
; 0.361 ; reg32:f_streamed0_reg|d_out[18]    ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a18~porta_datain_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.448      ; 1.031      ;
; 0.362 ; reg32:f_streamed2_reg|d_out[20]    ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a20~porta_datain_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.449      ; 1.033      ;
; 0.365 ; reg32:f_streamed6_reg|d_out[2]     ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a2~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.453      ; 1.040      ;
; 0.365 ; reg32:f_streamed6_reg|d_out[25]    ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a24~porta_datain_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.447      ; 1.034      ;
; 0.374 ; counter_init:init_counter|count[6] ; distribution_ram:feq_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a14~porta_address_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.443      ; 1.039      ;
; 0.374 ; counter_init:init_counter|count[6] ; distribution_ram:feq_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a12~porta_address_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.443      ; 1.039      ;
; 0.374 ; reg32:fout0_reg|d_out[31]          ; distribution_ram:fout_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a30~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.449      ; 1.045      ;
; 0.375 ; reg32:fout0_reg|d_out[28]          ; distribution_ram:fout_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a28~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.449      ; 1.046      ;
; 0.382 ; reg32:f_streamed0_reg|d_out[29]    ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a28~porta_datain_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.447      ; 1.051      ;
; 0.383 ; reg32:f_streamed5_reg|d_out[8]     ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a8~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.453      ; 1.058      ;
; 0.383 ; reg32:f_streamed6_reg|d_out[24]    ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a24~porta_datain_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.447      ; 1.052      ;
; 0.386 ; reg32:f_streamed0_reg|d_out[17]    ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a16~porta_datain_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.448      ; 1.056      ;
; 0.391 ; counter_init:init_counter|count[4] ; distribution_ram:feq_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a14~porta_address_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.443      ; 1.056      ;
; 0.391 ; counter_init:init_counter|count[7] ; distribution_ram:feq_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a14~porta_address_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.443      ; 1.056      ;
; 0.391 ; counter_init:init_counter|count[4] ; distribution_ram:feq_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a12~porta_address_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.443      ; 1.056      ;
; 0.391 ; counter_init:init_counter|count[7] ; distribution_ram:feq_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a12~porta_address_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.443      ; 1.056      ;
; 0.401 ; fp_div:div_ux|valid                ; fp_div:div_ux|valid                                                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; fp_div:div_ux|busy                 ; fp_div:div_ux|busy                                                                                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; fp_div:div_ux|q1[0]                ; fp_div:div_ux|q1[0]                                                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 0.669      ;
; 0.402 ; controller:fsm|State.STOP          ; controller:fsm|State.STOP                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; time_step_counter:timer|count[0]   ; time_step_counter:timer|count[0]                                                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; controller:fsm|State.START         ; controller:fsm|State.START                                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; controller:fsm|State.CALC_MOMENT_4 ; controller:fsm|State.CALC_MOMENT_4                                                                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; fp_div:div_uy|valid                ; fp_div:div_uy|valid                                                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; fp_div:div_uy|busy                 ; fp_div:div_uy|busy                                                                                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; fp_div:div_uy|q1[0]                ; fp_div:div_uy|q1[0]                                                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.669      ;
; 0.403 ; row_counter:row_cnter|count[1]     ; row_counter:row_cnter|count[1]                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.407 ; counter_init:init_counter|count[0] ; counter_init:init_counter|count[0]                                                                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.674      ;
; 0.408 ; row_counter:row_cnter|count[0]     ; row_counter:row_cnter|count[0]                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.674      ;
; 0.430 ; controller:fsm|State.FLUFF_2       ; controller:fsm|State.CALC_COLL_1                                                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.697      ;
; 0.430 ; controller:fsm|State.FLUFF_4       ; controller:fsm|State.CALC_EQUIL_3                                                                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.697      ;
; 0.430 ; controller:fsm|State.CALC_MOMENT_2 ; controller:fsm|State.CALC_MOMENT_3                                                                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 0.698      ;
; 0.430 ; fp_div:div_uy|valid                ; controller:fsm|State.CALC_MOMENT_4                                                                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.697      ;
; 0.431 ; controller:fsm|State.FLUFF_1       ; controller:fsm|State.CALC_MOMENT_1                                                                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.698      ;
; 0.433 ; fp_div:div_ux|i[5]                 ; fp_div:div_ux|i[5]                                                                                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 0.701      ;
; 0.437 ; controller:fsm|State.STREAM_5      ; controller:fsm|State.STREAM_6                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.704      ;
; 0.440 ; fp_div:div_uy|valid                ; controller:fsm|State.CALC_MOMENT_5                                                                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.707      ;
; 0.441 ; counter_init:init_counter|count[2] ; distribution_ram:feq_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a14~porta_address_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.443      ; 1.106      ;
; 0.441 ; counter_init:init_counter|count[2] ; distribution_ram:feq_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a12~porta_address_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.443      ; 1.106      ;
; 0.442 ; counter_init:init_counter|count[7] ; counter_init:init_counter|count[7]                                                                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.709      ;
; 0.450 ; controller:fsm|State.CALC_MOMENT_5 ; controller:fsm|State.CALC_MOMENT_6                                                                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.717      ;
; 0.451 ; controller:fsm|State.STREAM_0C     ; controller:fsm|State.STREAM_1                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.718      ;
; 0.458 ; controller:fsm|State.STREAM_1C     ; controller:fsm|State.STREAM_2                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.725      ;
; 0.459 ; controller:fsm|State.STREAM_4      ; controller:fsm|State.STREAM_5                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.726      ;
; 0.549 ; reg32:fout1_reg|d_out[30]          ; distribution_ram:fout_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a30~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.451      ; 1.222      ;
; 0.550 ; reg32:fout3_reg|d_out[17]          ; distribution_ram:fout_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a16~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.451      ; 1.223      ;
; 0.552 ; controller:fsm|State.CALC_MOMENT_6 ; controller:fsm|State.CALC_EQUIL_1                                                                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.819      ;
; 0.552 ; controller:fsm|State.CALC_MOMENT_4 ; controller:fsm|State.CALC_MOMENT_5                                                                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.819      ;
; 0.559 ; reg32:fout1_reg|d_out[31]          ; distribution_ram:fout_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a30~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.451      ; 1.232      ;
; 0.562 ; reg32:f_streamed4_reg|d_out[21]    ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a20~porta_datain_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.451      ; 1.235      ;
; 0.572 ; reg32:fout1_reg|d_out[28]          ; distribution_ram:fout_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a28~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.451      ; 1.245      ;
; 0.581 ; reg32:fout3_reg|d_out[19]          ; distribution_ram:fout_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a18~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.451      ; 1.254      ;
; 0.595 ; reg32:fout1_reg|d_out[0]           ; distribution_ram:fout_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a0~porta_datain_reg0    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.435      ; 1.252      ;
; 0.599 ; controller:fsm|State.SWAP_0        ; controller:fsm|State.SWAP_1                                                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.866      ;
; 0.603 ; controller:fsm|State.STREAM_0      ; controller:fsm|State.STREAM_0B                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.869      ;
; 0.605 ; controller:fsm|State.STREAM_4B     ; controller:fsm|State.STREAM_4C                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.872      ;
; 0.606 ; controller:fsm|State.STREAM_1B     ; controller:fsm|State.STREAM_1C                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.873      ;
; 0.606 ; controller:fsm|State.STREAM_5B     ; controller:fsm|State.STREAM_5C                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.873      ;
; 0.608 ; controller:fsm|State.STREAM_2B     ; controller:fsm|State.STREAM_2C                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.875      ;
; 0.608 ; reg32:fout0_reg|d_out[18]          ; distribution_ram:fout_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a18~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.494      ; 1.324      ;
; 0.609 ; controller:fsm|State.CALC_COLL_2   ; controller:fsm|State.CALC_COLL_3                                                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.876      ;
; 0.609 ; controller:fsm|State.STREAM_6B     ; controller:fsm|State.STREAM_6C                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.876      ;
; 0.614 ; controller:fsm|State.STREAM_3      ; controller:fsm|State.STREAM_3B                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.881      ;
; 0.617 ; controller:fsm|State.STREAM_3      ; controller:fsm|State.STREAM_4                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.884      ;
; 0.617 ; reg32:fout0_reg|d_out[23]          ; distribution_ram:fout_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a22~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.497      ; 1.336      ;
; 0.620 ; fp_div:div_ux|q1[6]                ; fp_div:div_ux|q1[7]                                                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 0.888      ;
; 0.620 ; fp_div:div_ux|q1[4]                ; fp_div:div_ux|q1[5]                                                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 0.888      ;
; 0.621 ; fp_div:div_ux|q1[23]               ; fp_div:div_ux|q1[24]                                                                                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.888      ;
; 0.621 ; fp_div:div_ux|q1[28]               ; fp_div:div_ux|q1[29]                                                                                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.888      ;
; 0.621 ; fp_div:div_uy|q1[1]                ; fp_div:div_uy|q1[2]                                                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.888      ;
; 0.622 ; fp_div:div_uy|q1[2]                ; fp_div:div_uy|q1[3]                                                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.889      ;
; 0.623 ; fp_div:div_ux|q1[5]                ; fp_div:div_ux|q1[6]                                                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 0.891      ;
; 0.625 ; fp_div:div_uy|q1[24]               ; fp_div:div_uy|q1[25]                                                                                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.891      ;
; 0.626 ; reg32:f_streamed6_reg|d_out[10]    ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a10~porta_datain_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.455      ; 1.303      ;
; 0.626 ; fp_div:div_ux|q1[20]               ; fp_div:div_ux|q1[21]                                                                                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 0.894      ;
; 0.626 ; fp_div:div_ux|q1[15]               ; fp_div:div_ux|q1[16]                                                                                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 0.894      ;
; 0.627 ; fp_div:div_ux|q1[9]                ; fp_div:div_ux|q1[10]                                                                                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 0.895      ;
; 0.627 ; fp_div:div_ux|q1[27]               ; fp_div:div_ux|q1[28]                                                                                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.894      ;
; 0.627 ; fp_div:div_ux|ac[30]               ; fp_div:div_ux|ac[31]                                                                                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 0.895      ;
; 0.627 ; fp_div:div_ux|ac[21]               ; fp_div:div_ux|ac[22]                                                                                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 0.895      ;
+-------+------------------------------------+-----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'                                                             ;
+--------+--------------+----------------+------------+----------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock    ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------+----------+------------+-------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLOCK_50 ; Rise       ; CLOCK_50                            ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[0]               ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[0]~_Duplicate_1  ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[0]~_Duplicate_2  ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[0]~_Duplicate_3  ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[0]~_Duplicate_4  ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[0]~_Duplicate_5  ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[0]~_Duplicate_6  ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[0]~_Duplicate_7  ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[0]~_Duplicate_8  ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[0]~_Duplicate_9  ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[10]              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[10]~_Duplicate_1 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[10]~_Duplicate_2 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[10]~_Duplicate_3 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[10]~_Duplicate_4 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[10]~_Duplicate_5 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[10]~_Duplicate_6 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[10]~_Duplicate_7 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[10]~_Duplicate_8 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[10]~_Duplicate_9 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[11]              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[11]~_Duplicate_1 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[11]~_Duplicate_2 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[11]~_Duplicate_3 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[11]~_Duplicate_4 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[11]~_Duplicate_5 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[11]~_Duplicate_6 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[11]~_Duplicate_7 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[11]~_Duplicate_8 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[11]~_Duplicate_9 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[12]              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[12]~_Duplicate_1 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[12]~_Duplicate_2 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[12]~_Duplicate_3 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[12]~_Duplicate_4 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[12]~_Duplicate_5 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[12]~_Duplicate_6 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[12]~_Duplicate_7 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[12]~_Duplicate_8 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[12]~_Duplicate_9 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[13]              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[13]~_Duplicate_1 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[13]~_Duplicate_2 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[13]~_Duplicate_3 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[13]~_Duplicate_4 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[13]~_Duplicate_5 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[13]~_Duplicate_6 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[13]~_Duplicate_7 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[13]~_Duplicate_8 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[13]~_Duplicate_9 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[14]              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[14]~_Duplicate_1 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[14]~_Duplicate_2 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[14]~_Duplicate_3 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[14]~_Duplicate_4 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[14]~_Duplicate_5 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[14]~_Duplicate_6 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[14]~_Duplicate_7 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[14]~_Duplicate_8 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[14]~_Duplicate_9 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[15]              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[15]~_Duplicate_1 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[15]~_Duplicate_2 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[15]~_Duplicate_3 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[15]~_Duplicate_4 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[15]~_Duplicate_5 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[15]~_Duplicate_6 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[15]~_Duplicate_7 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[15]~_Duplicate_8 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[15]~_Duplicate_9 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[16]              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[16]~_Duplicate_1 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[16]~_Duplicate_2 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[16]~_Duplicate_3 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[16]~_Duplicate_4 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[16]~_Duplicate_5 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[16]~_Duplicate_6 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[16]~_Duplicate_7 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[16]~_Duplicate_8 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[16]~_Duplicate_9 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[17]              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[17]~_Duplicate_1 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[17]~_Duplicate_2 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[17]~_Duplicate_3 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[17]~_Duplicate_4 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[17]~_Duplicate_5 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[17]~_Duplicate_6 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[17]~_Duplicate_7 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[17]~_Duplicate_8 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[17]~_Duplicate_9 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[18]              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[18]~_Duplicate_1 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[18]~_Duplicate_2 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[18]~_Duplicate_3 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[18]~_Duplicate_4 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[18]~_Duplicate_5 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[18]~_Duplicate_6 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[18]~_Duplicate_7 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[18]~_Duplicate_8 ;
+--------+--------------+----------------+------------+----------+------------+-------------------------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; FINISHED  ; CLOCK_50   ; 9.483 ; 9.353 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; FINISHED  ; CLOCK_50   ; 9.148 ; 9.023 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 30.62 MHz ; 30.62 MHz       ; CLOCK_50   ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+----------+---------+---------------+
; Clock    ; Slack   ; End Point TNS ;
+----------+---------+---------------+
; CLOCK_50 ; -31.658 ; -24928.046    ;
+----------+---------+---------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+----------+-------+----------------+
; Clock    ; Slack ; End Point TNS  ;
+----------+-------+----------------+
; CLOCK_50 ; 0.282 ; 0.000          ;
+----------+-------+----------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; CLOCK_50 ; -3.000 ; -4105.963                    ;
+----------+--------+------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                         ;
+---------+-------------------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                           ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -31.658 ; reg32:ux_reg|d_out[4]~_Duplicate_1  ; reg32:feq3_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.391      ; 33.048     ;
; -31.658 ; reg32:ux_reg|d_out[5]~_Duplicate_1  ; reg32:feq3_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.391      ; 33.048     ;
; -31.658 ; reg32:ux_reg|d_out[6]~_Duplicate_1  ; reg32:feq3_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.391      ; 33.048     ;
; -31.658 ; reg32:ux_reg|d_out[7]~_Duplicate_1  ; reg32:feq3_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.391      ; 33.048     ;
; -31.658 ; reg32:ux_reg|d_out[8]~_Duplicate_1  ; reg32:feq3_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.391      ; 33.048     ;
; -31.658 ; reg32:ux_reg|d_out[9]~_Duplicate_1  ; reg32:feq3_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.391      ; 33.048     ;
; -31.658 ; reg32:ux_reg|d_out[10]~_Duplicate_1 ; reg32:feq3_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.391      ; 33.048     ;
; -31.658 ; reg32:ux_reg|d_out[11]~_Duplicate_1 ; reg32:feq3_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.391      ; 33.048     ;
; -31.658 ; reg32:ux_reg|d_out[12]~_Duplicate_1 ; reg32:feq3_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.391      ; 33.048     ;
; -31.658 ; reg32:ux_reg|d_out[13]~_Duplicate_1 ; reg32:feq3_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.391      ; 33.048     ;
; -31.658 ; reg32:ux_reg|d_out[14]~_Duplicate_1 ; reg32:feq3_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.391      ; 33.048     ;
; -31.658 ; reg32:ux_reg|d_out[15]~_Duplicate_1 ; reg32:feq3_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.391      ; 33.048     ;
; -31.658 ; reg32:ux_reg|d_out[16]~_Duplicate_1 ; reg32:feq3_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.391      ; 33.048     ;
; -31.658 ; reg32:ux_reg|d_out[17]~_Duplicate_1 ; reg32:feq3_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.391      ; 33.048     ;
; -31.658 ; reg32:ux_reg|d_out[0]~_Duplicate_1  ; reg32:feq3_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.391      ; 33.048     ;
; -31.658 ; reg32:ux_reg|d_out[1]~_Duplicate_1  ; reg32:feq3_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.391      ; 33.048     ;
; -31.658 ; reg32:ux_reg|d_out[2]~_Duplicate_1  ; reg32:feq3_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.391      ; 33.048     ;
; -31.658 ; reg32:ux_reg|d_out[3]~_Duplicate_1  ; reg32:feq3_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.391      ; 33.048     ;
; -31.628 ; reg32:ux_reg|d_out[4]~_Duplicate_1  ; reg32:feq3_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.391      ; 33.018     ;
; -31.628 ; reg32:ux_reg|d_out[5]~_Duplicate_1  ; reg32:feq3_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.391      ; 33.018     ;
; -31.628 ; reg32:ux_reg|d_out[6]~_Duplicate_1  ; reg32:feq3_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.391      ; 33.018     ;
; -31.628 ; reg32:ux_reg|d_out[7]~_Duplicate_1  ; reg32:feq3_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.391      ; 33.018     ;
; -31.628 ; reg32:ux_reg|d_out[8]~_Duplicate_1  ; reg32:feq3_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.391      ; 33.018     ;
; -31.628 ; reg32:ux_reg|d_out[9]~_Duplicate_1  ; reg32:feq3_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.391      ; 33.018     ;
; -31.628 ; reg32:ux_reg|d_out[10]~_Duplicate_1 ; reg32:feq3_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.391      ; 33.018     ;
; -31.628 ; reg32:ux_reg|d_out[11]~_Duplicate_1 ; reg32:feq3_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.391      ; 33.018     ;
; -31.628 ; reg32:ux_reg|d_out[12]~_Duplicate_1 ; reg32:feq3_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.391      ; 33.018     ;
; -31.628 ; reg32:ux_reg|d_out[13]~_Duplicate_1 ; reg32:feq3_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.391      ; 33.018     ;
; -31.628 ; reg32:ux_reg|d_out[14]~_Duplicate_1 ; reg32:feq3_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.391      ; 33.018     ;
; -31.628 ; reg32:ux_reg|d_out[15]~_Duplicate_1 ; reg32:feq3_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.391      ; 33.018     ;
; -31.628 ; reg32:ux_reg|d_out[16]~_Duplicate_1 ; reg32:feq3_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.391      ; 33.018     ;
; -31.628 ; reg32:ux_reg|d_out[17]~_Duplicate_1 ; reg32:feq3_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.391      ; 33.018     ;
; -31.628 ; reg32:ux_reg|d_out[0]~_Duplicate_1  ; reg32:feq3_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.391      ; 33.018     ;
; -31.628 ; reg32:ux_reg|d_out[1]~_Duplicate_1  ; reg32:feq3_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.391      ; 33.018     ;
; -31.628 ; reg32:ux_reg|d_out[2]~_Duplicate_1  ; reg32:feq3_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.391      ; 33.018     ;
; -31.628 ; reg32:ux_reg|d_out[3]~_Duplicate_1  ; reg32:feq3_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.391      ; 33.018     ;
; -31.609 ; reg32:ux_reg|d_out[18]              ; reg32:feq3_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.391      ; 32.999     ;
; -31.609 ; reg32:ux_reg|d_out[19]              ; reg32:feq3_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.391      ; 32.999     ;
; -31.609 ; reg32:ux_reg|d_out[20]              ; reg32:feq3_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.391      ; 32.999     ;
; -31.609 ; reg32:ux_reg|d_out[21]              ; reg32:feq3_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.391      ; 32.999     ;
; -31.609 ; reg32:ux_reg|d_out[22]              ; reg32:feq3_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.391      ; 32.999     ;
; -31.609 ; reg32:ux_reg|d_out[23]              ; reg32:feq3_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.391      ; 32.999     ;
; -31.609 ; reg32:ux_reg|d_out[24]              ; reg32:feq3_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.391      ; 32.999     ;
; -31.609 ; reg32:ux_reg|d_out[25]              ; reg32:feq3_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.391      ; 32.999     ;
; -31.609 ; reg32:ux_reg|d_out[26]              ; reg32:feq3_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.391      ; 32.999     ;
; -31.609 ; reg32:ux_reg|d_out[27]              ; reg32:feq3_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.391      ; 32.999     ;
; -31.609 ; reg32:ux_reg|d_out[28]              ; reg32:feq3_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.391      ; 32.999     ;
; -31.609 ; reg32:ux_reg|d_out[29]              ; reg32:feq3_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.391      ; 32.999     ;
; -31.609 ; reg32:ux_reg|d_out[30]              ; reg32:feq3_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.391      ; 32.999     ;
; -31.609 ; reg32:ux_reg|d_out[31]              ; reg32:feq3_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.391      ; 32.999     ;
; -31.579 ; reg32:ux_reg|d_out[18]              ; reg32:feq3_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.391      ; 32.969     ;
; -31.579 ; reg32:ux_reg|d_out[19]              ; reg32:feq3_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.391      ; 32.969     ;
; -31.579 ; reg32:ux_reg|d_out[20]              ; reg32:feq3_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.391      ; 32.969     ;
; -31.579 ; reg32:ux_reg|d_out[21]              ; reg32:feq3_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.391      ; 32.969     ;
; -31.579 ; reg32:ux_reg|d_out[22]              ; reg32:feq3_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.391      ; 32.969     ;
; -31.579 ; reg32:ux_reg|d_out[23]              ; reg32:feq3_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.391      ; 32.969     ;
; -31.579 ; reg32:ux_reg|d_out[24]              ; reg32:feq3_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.391      ; 32.969     ;
; -31.579 ; reg32:ux_reg|d_out[25]              ; reg32:feq3_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.391      ; 32.969     ;
; -31.579 ; reg32:ux_reg|d_out[26]              ; reg32:feq3_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.391      ; 32.969     ;
; -31.579 ; reg32:ux_reg|d_out[27]              ; reg32:feq3_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.391      ; 32.969     ;
; -31.579 ; reg32:ux_reg|d_out[28]              ; reg32:feq3_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.391      ; 32.969     ;
; -31.579 ; reg32:ux_reg|d_out[29]              ; reg32:feq3_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.391      ; 32.969     ;
; -31.579 ; reg32:ux_reg|d_out[30]              ; reg32:feq3_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.391      ; 32.969     ;
; -31.579 ; reg32:ux_reg|d_out[31]              ; reg32:feq3_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.391      ; 32.969     ;
; -31.576 ; reg32:ux_reg|d_out[4]~_Duplicate_1  ; reg32:feq4_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.374      ; 32.949     ;
; -31.576 ; reg32:ux_reg|d_out[5]~_Duplicate_1  ; reg32:feq4_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.374      ; 32.949     ;
; -31.576 ; reg32:ux_reg|d_out[6]~_Duplicate_1  ; reg32:feq4_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.374      ; 32.949     ;
; -31.576 ; reg32:ux_reg|d_out[7]~_Duplicate_1  ; reg32:feq4_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.374      ; 32.949     ;
; -31.576 ; reg32:ux_reg|d_out[8]~_Duplicate_1  ; reg32:feq4_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.374      ; 32.949     ;
; -31.576 ; reg32:ux_reg|d_out[9]~_Duplicate_1  ; reg32:feq4_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.374      ; 32.949     ;
; -31.576 ; reg32:ux_reg|d_out[10]~_Duplicate_1 ; reg32:feq4_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.374      ; 32.949     ;
; -31.576 ; reg32:ux_reg|d_out[11]~_Duplicate_1 ; reg32:feq4_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.374      ; 32.949     ;
; -31.576 ; reg32:ux_reg|d_out[12]~_Duplicate_1 ; reg32:feq4_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.374      ; 32.949     ;
; -31.576 ; reg32:ux_reg|d_out[13]~_Duplicate_1 ; reg32:feq4_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.374      ; 32.949     ;
; -31.576 ; reg32:ux_reg|d_out[14]~_Duplicate_1 ; reg32:feq4_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.374      ; 32.949     ;
; -31.576 ; reg32:ux_reg|d_out[15]~_Duplicate_1 ; reg32:feq4_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.374      ; 32.949     ;
; -31.576 ; reg32:ux_reg|d_out[16]~_Duplicate_1 ; reg32:feq4_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.374      ; 32.949     ;
; -31.576 ; reg32:ux_reg|d_out[17]~_Duplicate_1 ; reg32:feq4_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.374      ; 32.949     ;
; -31.576 ; reg32:ux_reg|d_out[0]~_Duplicate_1  ; reg32:feq4_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.374      ; 32.949     ;
; -31.576 ; reg32:ux_reg|d_out[1]~_Duplicate_1  ; reg32:feq4_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.374      ; 32.949     ;
; -31.576 ; reg32:ux_reg|d_out[2]~_Duplicate_1  ; reg32:feq4_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.374      ; 32.949     ;
; -31.576 ; reg32:ux_reg|d_out[3]~_Duplicate_1  ; reg32:feq4_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.374      ; 32.949     ;
; -31.542 ; reg32:ux_reg|d_out[4]~_Duplicate_1  ; reg32:feq3_reg|d_out[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.391      ; 32.932     ;
; -31.542 ; reg32:ux_reg|d_out[5]~_Duplicate_1  ; reg32:feq3_reg|d_out[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.391      ; 32.932     ;
; -31.542 ; reg32:ux_reg|d_out[6]~_Duplicate_1  ; reg32:feq3_reg|d_out[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.391      ; 32.932     ;
; -31.542 ; reg32:ux_reg|d_out[7]~_Duplicate_1  ; reg32:feq3_reg|d_out[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.391      ; 32.932     ;
; -31.542 ; reg32:ux_reg|d_out[8]~_Duplicate_1  ; reg32:feq3_reg|d_out[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.391      ; 32.932     ;
; -31.542 ; reg32:ux_reg|d_out[9]~_Duplicate_1  ; reg32:feq3_reg|d_out[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.391      ; 32.932     ;
; -31.542 ; reg32:ux_reg|d_out[10]~_Duplicate_1 ; reg32:feq3_reg|d_out[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.391      ; 32.932     ;
; -31.542 ; reg32:ux_reg|d_out[11]~_Duplicate_1 ; reg32:feq3_reg|d_out[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.391      ; 32.932     ;
; -31.542 ; reg32:ux_reg|d_out[12]~_Duplicate_1 ; reg32:feq3_reg|d_out[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.391      ; 32.932     ;
; -31.542 ; reg32:ux_reg|d_out[13]~_Duplicate_1 ; reg32:feq3_reg|d_out[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.391      ; 32.932     ;
; -31.542 ; reg32:ux_reg|d_out[14]~_Duplicate_1 ; reg32:feq3_reg|d_out[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.391      ; 32.932     ;
; -31.542 ; reg32:ux_reg|d_out[15]~_Duplicate_1 ; reg32:feq3_reg|d_out[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.391      ; 32.932     ;
; -31.542 ; reg32:ux_reg|d_out[16]~_Duplicate_1 ; reg32:feq3_reg|d_out[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.391      ; 32.932     ;
; -31.542 ; reg32:ux_reg|d_out[17]~_Duplicate_1 ; reg32:feq3_reg|d_out[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.391      ; 32.932     ;
; -31.542 ; reg32:ux_reg|d_out[0]~_Duplicate_1  ; reg32:feq3_reg|d_out[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.391      ; 32.932     ;
; -31.542 ; reg32:ux_reg|d_out[1]~_Duplicate_1  ; reg32:feq3_reg|d_out[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.391      ; 32.932     ;
; -31.542 ; reg32:ux_reg|d_out[2]~_Duplicate_1  ; reg32:feq3_reg|d_out[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.391      ; 32.932     ;
; -31.542 ; reg32:ux_reg|d_out[3]~_Duplicate_1  ; reg32:feq3_reg|d_out[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.391      ; 32.932     ;
+---------+-------------------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                                                                                              ;
+-------+------------------------------------+-----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+-----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.282 ; reg32:fout3_reg|d_out[18]          ; distribution_ram:fout_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a18~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.404      ; 0.887      ;
; 0.320 ; reg32:f_streamed1_reg|d_out[14]    ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a14~porta_datain_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.407      ; 0.928      ;
; 0.320 ; reg32:f_streamed7_reg|d_out[13]    ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a12~porta_datain_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.407      ; 0.928      ;
; 0.320 ; reg32:f_streamed7_reg|d_out[7]     ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a6~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.407      ; 0.928      ;
; 0.321 ; reg32:f_streamed7_reg|d_out[10]    ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a10~porta_datain_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.406      ; 0.928      ;
; 0.321 ; reg32:f_streamed6_reg|d_out[1]     ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.406      ; 0.928      ;
; 0.324 ; reg32:f_streamed5_reg|d_out[10]    ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a10~porta_datain_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.406      ; 0.931      ;
; 0.325 ; reg32:f_streamed7_reg|d_out[12]    ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a12~porta_datain_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.407      ; 0.933      ;
; 0.326 ; reg32:f_streamed7_reg|d_out[5]     ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a4~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.407      ; 0.934      ;
; 0.326 ; reg32:f_streamed6_reg|d_out[0]     ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.406      ; 0.933      ;
; 0.328 ; reg32:f_streamed8_reg|d_out[23]    ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a22~porta_datain_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.401      ; 0.930      ;
; 0.328 ; reg32:f_streamed8_reg|d_out[0]     ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.406      ; 0.935      ;
; 0.328 ; reg32:f_streamed6_reg|d_out[27]    ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a26~porta_datain_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.400      ; 0.929      ;
; 0.329 ; reg32:f_streamed7_reg|d_out[4]     ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a4~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.407      ; 0.937      ;
; 0.329 ; reg32:f_streamed7_reg|d_out[15]    ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a14~porta_datain_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.407      ; 0.937      ;
; 0.330 ; reg32:f_streamed6_reg|d_out[3]     ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a2~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.406      ; 0.937      ;
; 0.331 ; reg32:f_streamed0_reg|d_out[19]    ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a18~porta_datain_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.400      ; 0.932      ;
; 0.332 ; reg32:f_streamed5_reg|d_out[9]     ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a8~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.406      ; 0.939      ;
; 0.332 ; reg32:f_streamed0_reg|d_out[18]    ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a18~porta_datain_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.400      ; 0.933      ;
; 0.334 ; reg32:f_streamed2_reg|d_out[20]    ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a20~porta_datain_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.401      ; 0.936      ;
; 0.334 ; reg32:f_streamed6_reg|d_out[2]     ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a2~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.406      ; 0.941      ;
; 0.336 ; reg32:f_streamed6_reg|d_out[25]    ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a24~porta_datain_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.400      ; 0.937      ;
; 0.349 ; reg32:f_streamed0_reg|d_out[29]    ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a28~porta_datain_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.400      ; 0.950      ;
; 0.350 ; reg32:f_streamed6_reg|d_out[24]    ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a24~porta_datain_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.400      ; 0.951      ;
; 0.351 ; reg32:f_streamed5_reg|d_out[8]     ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a8~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.406      ; 0.958      ;
; 0.352 ; fp_div:div_ux|valid                ; fp_div:div_ux|valid                                                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; fp_div:div_ux|busy                 ; fp_div:div_ux|busy                                                                                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; fp_div:div_ux|q1[0]                ; fp_div:div_ux|q1[0]                                                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.074      ; 0.597      ;
; 0.353 ; controller:fsm|State.CALC_MOMENT_4 ; controller:fsm|State.CALC_MOMENT_4                                                                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; fp_div:div_uy|valid                ; fp_div:div_uy|valid                                                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; fp_div:div_uy|busy                 ; fp_div:div_uy|busy                                                                                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; fp_div:div_uy|q1[0]                ; fp_div:div_uy|q1[0]                                                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; reg32:fout0_reg|d_out[30]          ; distribution_ram:fout_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a30~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.401      ; 0.955      ;
; 0.354 ; controller:fsm|State.STOP          ; controller:fsm|State.STOP                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; time_step_counter:timer|count[0]   ; time_step_counter:timer|count[0]                                                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; row_counter:row_cnter|count[1]     ; row_counter:row_cnter|count[1]                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; controller:fsm|State.START         ; controller:fsm|State.START                                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.597      ;
; 0.355 ; reg32:f_streamed0_reg|d_out[17]    ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a16~porta_datain_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.400      ; 0.956      ;
; 0.359 ; reg32:fout0_reg|d_out[29]          ; distribution_ram:fout_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a28~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.401      ; 0.961      ;
; 0.361 ; reg32:fout0_reg|d_out[31]          ; distribution_ram:fout_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a30~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.401      ; 0.963      ;
; 0.365 ; row_counter:row_cnter|count[0]     ; row_counter:row_cnter|count[0]                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.608      ;
; 0.365 ; counter_init:init_counter|count[0] ; counter_init:init_counter|count[0]                                                                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.608      ;
; 0.369 ; counter_init:init_counter|count[6] ; distribution_ram:feq_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a14~porta_address_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.397      ; 0.967      ;
; 0.369 ; counter_init:init_counter|count[6] ; distribution_ram:feq_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a12~porta_address_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.397      ; 0.967      ;
; 0.374 ; reg32:fout0_reg|d_out[28]          ; distribution_ram:fout_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a28~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.401      ; 0.976      ;
; 0.384 ; counter_init:init_counter|count[7] ; distribution_ram:feq_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a14~porta_address_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.397      ; 0.982      ;
; 0.384 ; counter_init:init_counter|count[7] ; distribution_ram:feq_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a12~porta_address_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.397      ; 0.982      ;
; 0.386 ; counter_init:init_counter|count[4] ; distribution_ram:feq_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a14~porta_address_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.397      ; 0.984      ;
; 0.386 ; counter_init:init_counter|count[4] ; distribution_ram:feq_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a12~porta_address_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.397      ; 0.984      ;
; 0.388 ; fp_div:div_uy|valid                ; controller:fsm|State.CALC_MOMENT_4                                                                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.632      ;
; 0.391 ; fp_div:div_ux|i[5]                 ; fp_div:div_ux|i[5]                                                                                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.074      ; 0.636      ;
; 0.397 ; controller:fsm|State.FLUFF_2       ; controller:fsm|State.CALC_COLL_1                                                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.640      ;
; 0.397 ; controller:fsm|State.FLUFF_4       ; controller:fsm|State.CALC_EQUIL_3                                                                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.640      ;
; 0.398 ; controller:fsm|State.FLUFF_1       ; controller:fsm|State.CALC_MOMENT_1                                                                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.641      ;
; 0.399 ; controller:fsm|State.CALC_MOMENT_2 ; controller:fsm|State.CALC_MOMENT_3                                                                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.642      ;
; 0.400 ; counter_init:init_counter|count[7] ; counter_init:init_counter|count[7]                                                                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.643      ;
; 0.402 ; controller:fsm|State.STREAM_5      ; controller:fsm|State.STREAM_6                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.646      ;
; 0.406 ; fp_div:div_uy|valid                ; controller:fsm|State.CALC_MOMENT_5                                                                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.650      ;
; 0.414 ; controller:fsm|State.CALC_MOMENT_5 ; controller:fsm|State.CALC_MOMENT_6                                                                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.658      ;
; 0.415 ; controller:fsm|State.STREAM_0C     ; controller:fsm|State.STREAM_1                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.659      ;
; 0.422 ; controller:fsm|State.STREAM_1C     ; controller:fsm|State.STREAM_2                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.666      ;
; 0.423 ; controller:fsm|State.STREAM_4      ; controller:fsm|State.STREAM_5                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.667      ;
; 0.431 ; counter_init:init_counter|count[2] ; distribution_ram:feq_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a14~porta_address_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.397      ; 1.029      ;
; 0.431 ; counter_init:init_counter|count[2] ; distribution_ram:feq_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a12~porta_address_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.397      ; 1.029      ;
; 0.506 ; controller:fsm|State.CALC_MOMENT_6 ; controller:fsm|State.CALC_EQUIL_1                                                                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.750      ;
; 0.506 ; controller:fsm|State.CALC_MOMENT_4 ; controller:fsm|State.CALC_MOMENT_5                                                                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.750      ;
; 0.509 ; reg32:fout1_reg|d_out[30]          ; distribution_ram:fout_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a30~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.403      ; 1.113      ;
; 0.510 ; reg32:f_streamed4_reg|d_out[21]    ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a20~porta_datain_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.403      ; 1.114      ;
; 0.518 ; reg32:fout3_reg|d_out[17]          ; distribution_ram:fout_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a16~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.404      ; 1.123      ;
; 0.521 ; reg32:fout1_reg|d_out[31]          ; distribution_ram:fout_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a30~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.403      ; 1.125      ;
; 0.531 ; reg32:fout1_reg|d_out[28]          ; distribution_ram:fout_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a28~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.403      ; 1.135      ;
; 0.543 ; reg32:fout3_reg|d_out[19]          ; distribution_ram:fout_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a18~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.404      ; 1.148      ;
; 0.548 ; controller:fsm|State.SWAP_0        ; controller:fsm|State.SWAP_1                                                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.791      ;
; 0.552 ; controller:fsm|State.STREAM_4B     ; controller:fsm|State.STREAM_4C                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.796      ;
; 0.553 ; controller:fsm|State.STREAM_1B     ; controller:fsm|State.STREAM_1C                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.797      ;
; 0.553 ; controller:fsm|State.STREAM_5B     ; controller:fsm|State.STREAM_5C                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.797      ;
; 0.555 ; controller:fsm|State.STREAM_2B     ; controller:fsm|State.STREAM_2C                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.799      ;
; 0.557 ; controller:fsm|State.CALC_COLL_2   ; controller:fsm|State.CALC_COLL_3                                                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.800      ;
; 0.557 ; controller:fsm|State.STREAM_6B     ; controller:fsm|State.STREAM_6C                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.801      ;
; 0.559 ; controller:fsm|State.STREAM_0      ; controller:fsm|State.STREAM_0B                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.802      ;
; 0.562 ; controller:fsm|State.STREAM_3      ; controller:fsm|State.STREAM_3B                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.074      ; 0.807      ;
; 0.565 ; controller:fsm|State.STREAM_3      ; controller:fsm|State.STREAM_4                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.074      ; 0.810      ;
; 0.566 ; fp_div:div_ux|q1[6]                ; fp_div:div_ux|q1[7]                                                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.074      ; 0.811      ;
; 0.566 ; fp_div:div_ux|q1[4]                ; fp_div:div_ux|q1[5]                                                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.074      ; 0.811      ;
; 0.567 ; fp_div:div_ux|q1[23]               ; fp_div:div_ux|q1[24]                                                                                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.811      ;
; 0.567 ; fp_div:div_ux|q1[28]               ; fp_div:div_ux|q1[29]                                                                                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.811      ;
; 0.568 ; fp_div:div_uy|q1[1]                ; fp_div:div_uy|q1[2]                                                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.811      ;
; 0.569 ; fp_div:div_ux|q1[5]                ; fp_div:div_ux|q1[6]                                                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.074      ; 0.814      ;
; 0.569 ; fp_div:div_uy|q1[2]                ; fp_div:div_uy|q1[3]                                                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.812      ;
; 0.570 ; reg32:fout1_reg|d_out[0]           ; distribution_ram:fout_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a0~porta_datain_reg0    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.386      ; 1.157      ;
; 0.571 ; reg32:f_streamed6_reg|d_out[10]    ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a10~porta_datain_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.409      ; 1.181      ;
; 0.571 ; fp_div:div_ux|q1[9]                ; fp_div:div_ux|q1[10]                                                                                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.074      ; 0.816      ;
; 0.571 ; fp_div:div_uy|q1[24]               ; fp_div:div_uy|q1[25]                                                                                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.814      ;
; 0.572 ; fp_div:div_ux|q1[20]               ; fp_div:div_ux|q1[21]                                                                                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.816      ;
; 0.572 ; fp_div:div_ux|q1[27]               ; fp_div:div_ux|q1[28]                                                                                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.816      ;
; 0.572 ; fp_div:div_ux|ac[5]                ; fp_div:div_ux|ac[6]                                                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.074      ; 0.817      ;
; 0.572 ; fp_div:div_ux|ac[3]                ; fp_div:div_ux|ac[4]                                                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.074      ; 0.817      ;
; 0.573 ; fp_div:div_ux|q1[15]               ; fp_div:div_ux|q1[16]                                                                                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.817      ;
; 0.573 ; fp_div:div_ux|q1[7]                ; fp_div:div_ux|q1[8]                                                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.074      ; 0.818      ;
; 0.573 ; fp_div:div_ux|ac[21]               ; fp_div:div_ux|ac[22]                                                                                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.817      ;
+-------+------------------------------------+-----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                              ;
+--------+--------------+----------------+------------+----------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock    ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------+----------+------------+-------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLOCK_50 ; Rise       ; CLOCK_50                            ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[0]               ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[0]~_Duplicate_1  ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[0]~_Duplicate_2  ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[0]~_Duplicate_3  ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[0]~_Duplicate_4  ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[0]~_Duplicate_5  ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[0]~_Duplicate_6  ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[0]~_Duplicate_7  ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[0]~_Duplicate_8  ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[0]~_Duplicate_9  ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[10]              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[10]~_Duplicate_1 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[10]~_Duplicate_2 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[10]~_Duplicate_3 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[10]~_Duplicate_4 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[10]~_Duplicate_5 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[10]~_Duplicate_6 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[10]~_Duplicate_7 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[10]~_Duplicate_8 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[10]~_Duplicate_9 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[11]              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[11]~_Duplicate_1 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[11]~_Duplicate_2 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[11]~_Duplicate_3 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[11]~_Duplicate_4 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[11]~_Duplicate_5 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[11]~_Duplicate_6 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[11]~_Duplicate_7 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[11]~_Duplicate_8 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[11]~_Duplicate_9 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[12]              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[12]~_Duplicate_1 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[12]~_Duplicate_2 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[12]~_Duplicate_3 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[12]~_Duplicate_4 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[12]~_Duplicate_5 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[12]~_Duplicate_6 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[12]~_Duplicate_7 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[12]~_Duplicate_8 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[12]~_Duplicate_9 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[13]              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[13]~_Duplicate_1 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[13]~_Duplicate_2 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[13]~_Duplicate_3 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[13]~_Duplicate_4 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[13]~_Duplicate_5 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[13]~_Duplicate_6 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[13]~_Duplicate_7 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[13]~_Duplicate_8 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[13]~_Duplicate_9 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[14]              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[14]~_Duplicate_1 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[14]~_Duplicate_2 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[14]~_Duplicate_3 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[14]~_Duplicate_4 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[14]~_Duplicate_5 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[14]~_Duplicate_6 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[14]~_Duplicate_7 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[14]~_Duplicate_8 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[14]~_Duplicate_9 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[15]              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[15]~_Duplicate_1 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[15]~_Duplicate_2 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[15]~_Duplicate_3 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[15]~_Duplicate_4 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[15]~_Duplicate_5 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[15]~_Duplicate_6 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[15]~_Duplicate_7 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[15]~_Duplicate_8 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[15]~_Duplicate_9 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[16]              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[16]~_Duplicate_1 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[16]~_Duplicate_2 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[16]~_Duplicate_3 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[16]~_Duplicate_4 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[16]~_Duplicate_5 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[16]~_Duplicate_6 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[16]~_Duplicate_7 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[16]~_Duplicate_8 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[16]~_Duplicate_9 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[17]              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[17]~_Duplicate_1 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[17]~_Duplicate_2 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[17]~_Duplicate_3 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[17]~_Duplicate_4 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[17]~_Duplicate_5 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[17]~_Duplicate_6 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[17]~_Duplicate_7 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[17]~_Duplicate_8 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[17]~_Duplicate_9 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[18]              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[18]~_Duplicate_1 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[18]~_Duplicate_2 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[18]~_Duplicate_3 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[18]~_Duplicate_4 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[18]~_Duplicate_5 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[18]~_Duplicate_6 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[18]~_Duplicate_7 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[18]~_Duplicate_8 ;
+--------+--------------+----------------+------------+----------+------------+-------------------------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; FINISHED  ; CLOCK_50   ; 8.742 ; 8.371 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; FINISHED  ; CLOCK_50   ; 8.420 ; 8.062 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+----------+---------+---------------+
; Clock    ; Slack   ; End Point TNS ;
+----------+---------+---------------+
; CLOCK_50 ; -17.169 ; -12811.569    ;
+----------+---------+---------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+----------+-------+----------------+
; Clock    ; Slack ; End Point TNS  ;
+----------+-------+----------------+
; CLOCK_50 ; 0.098 ; 0.000          ;
+----------+-------+----------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; CLOCK_50 ; -3.000 ; -2306.093                    ;
+----------+--------+------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                         ;
+---------+-------------------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                           ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -17.169 ; reg32:uy_reg|d_out[4]~_Duplicate_1  ; reg32:feq3_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.160      ; 18.316     ;
; -17.169 ; reg32:uy_reg|d_out[5]~_Duplicate_1  ; reg32:feq3_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.160      ; 18.316     ;
; -17.169 ; reg32:uy_reg|d_out[6]~_Duplicate_1  ; reg32:feq3_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.160      ; 18.316     ;
; -17.169 ; reg32:uy_reg|d_out[7]~_Duplicate_1  ; reg32:feq3_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.160      ; 18.316     ;
; -17.169 ; reg32:uy_reg|d_out[8]~_Duplicate_1  ; reg32:feq3_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.160      ; 18.316     ;
; -17.169 ; reg32:uy_reg|d_out[9]~_Duplicate_1  ; reg32:feq3_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.160      ; 18.316     ;
; -17.169 ; reg32:uy_reg|d_out[10]~_Duplicate_1 ; reg32:feq3_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.160      ; 18.316     ;
; -17.169 ; reg32:uy_reg|d_out[11]~_Duplicate_1 ; reg32:feq3_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.160      ; 18.316     ;
; -17.169 ; reg32:uy_reg|d_out[12]~_Duplicate_1 ; reg32:feq3_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.160      ; 18.316     ;
; -17.169 ; reg32:uy_reg|d_out[13]~_Duplicate_1 ; reg32:feq3_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.160      ; 18.316     ;
; -17.169 ; reg32:uy_reg|d_out[14]~_Duplicate_1 ; reg32:feq3_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.160      ; 18.316     ;
; -17.169 ; reg32:uy_reg|d_out[15]~_Duplicate_1 ; reg32:feq3_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.160      ; 18.316     ;
; -17.169 ; reg32:uy_reg|d_out[16]~_Duplicate_1 ; reg32:feq3_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.160      ; 18.316     ;
; -17.169 ; reg32:uy_reg|d_out[17]~_Duplicate_1 ; reg32:feq3_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.160      ; 18.316     ;
; -17.169 ; reg32:uy_reg|d_out[0]~_Duplicate_1  ; reg32:feq3_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.160      ; 18.316     ;
; -17.169 ; reg32:uy_reg|d_out[1]~_Duplicate_1  ; reg32:feq3_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.160      ; 18.316     ;
; -17.169 ; reg32:uy_reg|d_out[2]~_Duplicate_1  ; reg32:feq3_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.160      ; 18.316     ;
; -17.169 ; reg32:uy_reg|d_out[3]~_Duplicate_1  ; reg32:feq3_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.160      ; 18.316     ;
; -17.165 ; reg32:uy_reg|d_out[4]~_Duplicate_1  ; reg32:feq3_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.160      ; 18.312     ;
; -17.165 ; reg32:uy_reg|d_out[5]~_Duplicate_1  ; reg32:feq3_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.160      ; 18.312     ;
; -17.165 ; reg32:uy_reg|d_out[6]~_Duplicate_1  ; reg32:feq3_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.160      ; 18.312     ;
; -17.165 ; reg32:uy_reg|d_out[7]~_Duplicate_1  ; reg32:feq3_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.160      ; 18.312     ;
; -17.165 ; reg32:uy_reg|d_out[8]~_Duplicate_1  ; reg32:feq3_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.160      ; 18.312     ;
; -17.165 ; reg32:uy_reg|d_out[9]~_Duplicate_1  ; reg32:feq3_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.160      ; 18.312     ;
; -17.165 ; reg32:uy_reg|d_out[10]~_Duplicate_1 ; reg32:feq3_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.160      ; 18.312     ;
; -17.165 ; reg32:uy_reg|d_out[11]~_Duplicate_1 ; reg32:feq3_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.160      ; 18.312     ;
; -17.165 ; reg32:uy_reg|d_out[12]~_Duplicate_1 ; reg32:feq3_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.160      ; 18.312     ;
; -17.165 ; reg32:uy_reg|d_out[13]~_Duplicate_1 ; reg32:feq3_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.160      ; 18.312     ;
; -17.165 ; reg32:uy_reg|d_out[14]~_Duplicate_1 ; reg32:feq3_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.160      ; 18.312     ;
; -17.165 ; reg32:uy_reg|d_out[15]~_Duplicate_1 ; reg32:feq3_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.160      ; 18.312     ;
; -17.165 ; reg32:uy_reg|d_out[16]~_Duplicate_1 ; reg32:feq3_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.160      ; 18.312     ;
; -17.165 ; reg32:uy_reg|d_out[17]~_Duplicate_1 ; reg32:feq3_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.160      ; 18.312     ;
; -17.165 ; reg32:uy_reg|d_out[0]~_Duplicate_1  ; reg32:feq3_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.160      ; 18.312     ;
; -17.165 ; reg32:uy_reg|d_out[1]~_Duplicate_1  ; reg32:feq3_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.160      ; 18.312     ;
; -17.165 ; reg32:uy_reg|d_out[2]~_Duplicate_1  ; reg32:feq3_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.160      ; 18.312     ;
; -17.165 ; reg32:uy_reg|d_out[3]~_Duplicate_1  ; reg32:feq3_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.160      ; 18.312     ;
; -17.125 ; reg32:uy_reg|d_out[18]              ; reg32:feq3_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.160      ; 18.272     ;
; -17.125 ; reg32:uy_reg|d_out[19]              ; reg32:feq3_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.160      ; 18.272     ;
; -17.125 ; reg32:uy_reg|d_out[20]              ; reg32:feq3_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.160      ; 18.272     ;
; -17.125 ; reg32:uy_reg|d_out[21]              ; reg32:feq3_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.160      ; 18.272     ;
; -17.125 ; reg32:uy_reg|d_out[22]              ; reg32:feq3_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.160      ; 18.272     ;
; -17.125 ; reg32:uy_reg|d_out[23]              ; reg32:feq3_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.160      ; 18.272     ;
; -17.125 ; reg32:uy_reg|d_out[24]              ; reg32:feq3_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.160      ; 18.272     ;
; -17.125 ; reg32:uy_reg|d_out[25]              ; reg32:feq3_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.160      ; 18.272     ;
; -17.125 ; reg32:uy_reg|d_out[26]              ; reg32:feq3_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.160      ; 18.272     ;
; -17.125 ; reg32:uy_reg|d_out[27]              ; reg32:feq3_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.160      ; 18.272     ;
; -17.125 ; reg32:uy_reg|d_out[28]              ; reg32:feq3_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.160      ; 18.272     ;
; -17.125 ; reg32:uy_reg|d_out[29]              ; reg32:feq3_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.160      ; 18.272     ;
; -17.125 ; reg32:uy_reg|d_out[30]              ; reg32:feq3_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.160      ; 18.272     ;
; -17.125 ; reg32:uy_reg|d_out[31]              ; reg32:feq3_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.160      ; 18.272     ;
; -17.121 ; reg32:uy_reg|d_out[18]              ; reg32:feq3_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.160      ; 18.268     ;
; -17.121 ; reg32:uy_reg|d_out[19]              ; reg32:feq3_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.160      ; 18.268     ;
; -17.121 ; reg32:uy_reg|d_out[20]              ; reg32:feq3_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.160      ; 18.268     ;
; -17.121 ; reg32:uy_reg|d_out[21]              ; reg32:feq3_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.160      ; 18.268     ;
; -17.121 ; reg32:uy_reg|d_out[22]              ; reg32:feq3_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.160      ; 18.268     ;
; -17.121 ; reg32:uy_reg|d_out[23]              ; reg32:feq3_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.160      ; 18.268     ;
; -17.121 ; reg32:uy_reg|d_out[24]              ; reg32:feq3_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.160      ; 18.268     ;
; -17.121 ; reg32:uy_reg|d_out[25]              ; reg32:feq3_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.160      ; 18.268     ;
; -17.121 ; reg32:uy_reg|d_out[26]              ; reg32:feq3_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.160      ; 18.268     ;
; -17.121 ; reg32:uy_reg|d_out[27]              ; reg32:feq3_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.160      ; 18.268     ;
; -17.121 ; reg32:uy_reg|d_out[28]              ; reg32:feq3_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.160      ; 18.268     ;
; -17.121 ; reg32:uy_reg|d_out[29]              ; reg32:feq3_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.160      ; 18.268     ;
; -17.121 ; reg32:uy_reg|d_out[30]              ; reg32:feq3_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.160      ; 18.268     ;
; -17.121 ; reg32:uy_reg|d_out[31]              ; reg32:feq3_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.160      ; 18.268     ;
; -17.118 ; reg32:ux_reg|d_out[4]~_Duplicate_1  ; reg32:feq3_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.168      ; 18.273     ;
; -17.118 ; reg32:ux_reg|d_out[5]~_Duplicate_1  ; reg32:feq3_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.168      ; 18.273     ;
; -17.118 ; reg32:ux_reg|d_out[6]~_Duplicate_1  ; reg32:feq3_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.168      ; 18.273     ;
; -17.118 ; reg32:ux_reg|d_out[7]~_Duplicate_1  ; reg32:feq3_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.168      ; 18.273     ;
; -17.118 ; reg32:ux_reg|d_out[8]~_Duplicate_1  ; reg32:feq3_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.168      ; 18.273     ;
; -17.118 ; reg32:ux_reg|d_out[9]~_Duplicate_1  ; reg32:feq3_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.168      ; 18.273     ;
; -17.118 ; reg32:ux_reg|d_out[10]~_Duplicate_1 ; reg32:feq3_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.168      ; 18.273     ;
; -17.118 ; reg32:ux_reg|d_out[11]~_Duplicate_1 ; reg32:feq3_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.168      ; 18.273     ;
; -17.118 ; reg32:ux_reg|d_out[12]~_Duplicate_1 ; reg32:feq3_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.168      ; 18.273     ;
; -17.118 ; reg32:ux_reg|d_out[13]~_Duplicate_1 ; reg32:feq3_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.168      ; 18.273     ;
; -17.118 ; reg32:ux_reg|d_out[14]~_Duplicate_1 ; reg32:feq3_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.168      ; 18.273     ;
; -17.118 ; reg32:ux_reg|d_out[15]~_Duplicate_1 ; reg32:feq3_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.168      ; 18.273     ;
; -17.118 ; reg32:ux_reg|d_out[16]~_Duplicate_1 ; reg32:feq3_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.168      ; 18.273     ;
; -17.118 ; reg32:ux_reg|d_out[17]~_Duplicate_1 ; reg32:feq3_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.168      ; 18.273     ;
; -17.118 ; reg32:ux_reg|d_out[0]~_Duplicate_1  ; reg32:feq3_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.168      ; 18.273     ;
; -17.118 ; reg32:ux_reg|d_out[1]~_Duplicate_1  ; reg32:feq3_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.168      ; 18.273     ;
; -17.118 ; reg32:ux_reg|d_out[2]~_Duplicate_1  ; reg32:feq3_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.168      ; 18.273     ;
; -17.118 ; reg32:ux_reg|d_out[3]~_Duplicate_1  ; reg32:feq3_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.168      ; 18.273     ;
; -17.114 ; reg32:ux_reg|d_out[4]~_Duplicate_1  ; reg32:feq3_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.168      ; 18.269     ;
; -17.114 ; reg32:ux_reg|d_out[5]~_Duplicate_1  ; reg32:feq3_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.168      ; 18.269     ;
; -17.114 ; reg32:ux_reg|d_out[6]~_Duplicate_1  ; reg32:feq3_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.168      ; 18.269     ;
; -17.114 ; reg32:ux_reg|d_out[7]~_Duplicate_1  ; reg32:feq3_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.168      ; 18.269     ;
; -17.114 ; reg32:ux_reg|d_out[8]~_Duplicate_1  ; reg32:feq3_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.168      ; 18.269     ;
; -17.114 ; reg32:ux_reg|d_out[9]~_Duplicate_1  ; reg32:feq3_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.168      ; 18.269     ;
; -17.114 ; reg32:ux_reg|d_out[10]~_Duplicate_1 ; reg32:feq3_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.168      ; 18.269     ;
; -17.114 ; reg32:ux_reg|d_out[11]~_Duplicate_1 ; reg32:feq3_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.168      ; 18.269     ;
; -17.114 ; reg32:ux_reg|d_out[12]~_Duplicate_1 ; reg32:feq3_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.168      ; 18.269     ;
; -17.114 ; reg32:ux_reg|d_out[13]~_Duplicate_1 ; reg32:feq3_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.168      ; 18.269     ;
; -17.114 ; reg32:ux_reg|d_out[14]~_Duplicate_1 ; reg32:feq3_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.168      ; 18.269     ;
; -17.114 ; reg32:ux_reg|d_out[15]~_Duplicate_1 ; reg32:feq3_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.168      ; 18.269     ;
; -17.114 ; reg32:ux_reg|d_out[16]~_Duplicate_1 ; reg32:feq3_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.168      ; 18.269     ;
; -17.114 ; reg32:ux_reg|d_out[17]~_Duplicate_1 ; reg32:feq3_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.168      ; 18.269     ;
; -17.114 ; reg32:ux_reg|d_out[0]~_Duplicate_1  ; reg32:feq3_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.168      ; 18.269     ;
; -17.114 ; reg32:ux_reg|d_out[1]~_Duplicate_1  ; reg32:feq3_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.168      ; 18.269     ;
; -17.114 ; reg32:ux_reg|d_out[2]~_Duplicate_1  ; reg32:feq3_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.168      ; 18.269     ;
; -17.114 ; reg32:ux_reg|d_out[3]~_Duplicate_1  ; reg32:feq3_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.168      ; 18.269     ;
+---------+-------------------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                                                                                              ;
+-------+------------------------------------+-----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+-----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.098 ; reg32:fout3_reg|d_out[18]          ; distribution_ram:fout_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a18~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.233      ; 0.435      ;
; 0.128 ; reg32:f_streamed1_reg|d_out[14]    ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a14~porta_datain_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.238      ; 0.470      ;
; 0.128 ; reg32:f_streamed7_reg|d_out[10]    ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a10~porta_datain_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.238      ; 0.470      ;
; 0.128 ; reg32:f_streamed7_reg|d_out[13]    ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a12~porta_datain_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.238      ; 0.470      ;
; 0.128 ; reg32:f_streamed7_reg|d_out[7]     ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a6~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.238      ; 0.470      ;
; 0.129 ; reg32:f_streamed6_reg|d_out[1]     ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.237      ; 0.470      ;
; 0.130 ; reg32:f_streamed5_reg|d_out[10]    ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a10~porta_datain_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.238      ; 0.472      ;
; 0.130 ; reg32:f_streamed6_reg|d_out[0]     ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.237      ; 0.471      ;
; 0.131 ; reg32:f_streamed7_reg|d_out[4]     ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a4~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.238      ; 0.473      ;
; 0.131 ; reg32:f_streamed7_reg|d_out[15]    ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a14~porta_datain_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.238      ; 0.473      ;
; 0.132 ; reg32:f_streamed5_reg|d_out[9]     ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a8~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.238      ; 0.474      ;
; 0.132 ; reg32:f_streamed6_reg|d_out[3]     ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a2~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.237      ; 0.473      ;
; 0.134 ; reg32:f_streamed7_reg|d_out[5]     ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a4~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.238      ; 0.476      ;
; 0.134 ; reg32:f_streamed7_reg|d_out[12]    ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a12~porta_datain_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.238      ; 0.476      ;
; 0.134 ; reg32:f_streamed8_reg|d_out[0]     ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.237      ; 0.475      ;
; 0.135 ; reg32:f_streamed8_reg|d_out[23]    ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a22~porta_datain_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.230      ; 0.469      ;
; 0.136 ; reg32:f_streamed6_reg|d_out[2]     ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a2~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.237      ; 0.477      ;
; 0.137 ; reg32:f_streamed6_reg|d_out[27]    ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a26~porta_datain_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.229      ; 0.470      ;
; 0.138 ; reg32:f_streamed2_reg|d_out[20]    ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a20~porta_datain_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.230      ; 0.472      ;
; 0.138 ; reg32:f_streamed0_reg|d_out[19]    ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a18~porta_datain_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.230      ; 0.472      ;
; 0.139 ; reg32:f_streamed6_reg|d_out[25]    ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a24~porta_datain_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.229      ; 0.472      ;
; 0.140 ; reg32:f_streamed5_reg|d_out[8]     ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a8~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.238      ; 0.482      ;
; 0.141 ; reg32:f_streamed0_reg|d_out[18]    ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a18~porta_datain_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.230      ; 0.475      ;
; 0.141 ; reg32:fout0_reg|d_out[29]          ; distribution_ram:fout_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a28~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.231      ; 0.476      ;
; 0.145 ; reg32:fout0_reg|d_out[30]          ; distribution_ram:fout_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a30~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.231      ; 0.480      ;
; 0.147 ; reg32:f_streamed0_reg|d_out[17]    ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a16~porta_datain_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.230      ; 0.481      ;
; 0.147 ; reg32:f_streamed6_reg|d_out[24]    ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a24~porta_datain_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.229      ; 0.480      ;
; 0.147 ; reg32:f_streamed0_reg|d_out[29]    ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a28~porta_datain_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.229      ; 0.480      ;
; 0.149 ; reg32:fout0_reg|d_out[31]          ; distribution_ram:fout_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a30~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.231      ; 0.484      ;
; 0.151 ; reg32:fout0_reg|d_out[28]          ; distribution_ram:fout_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a28~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.231      ; 0.486      ;
; 0.157 ; counter_init:init_counter|count[6] ; distribution_ram:feq_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a14~porta_address_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.230      ; 0.491      ;
; 0.157 ; counter_init:init_counter|count[6] ; distribution_ram:feq_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a12~porta_address_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.230      ; 0.491      ;
; 0.166 ; counter_init:init_counter|count[7] ; distribution_ram:feq_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a14~porta_address_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.230      ; 0.500      ;
; 0.166 ; counter_init:init_counter|count[7] ; distribution_ram:feq_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a12~porta_address_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.230      ; 0.500      ;
; 0.168 ; counter_init:init_counter|count[4] ; distribution_ram:feq_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a14~porta_address_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.230      ; 0.502      ;
; 0.168 ; counter_init:init_counter|count[4] ; distribution_ram:feq_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a12~porta_address_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.230      ; 0.502      ;
; 0.180 ; fp_div:div_ux|q1[0]                ; fp_div:div_ux|q1[0]                                                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.181 ; controller:fsm|State.STOP          ; controller:fsm|State.STOP                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; time_step_counter:timer|count[0]   ; time_step_counter:timer|count[0]                                                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; row_counter:row_cnter|count[1]     ; row_counter:row_cnter|count[1]                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; controller:fsm|State.START         ; controller:fsm|State.START                                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; fp_div:div_ux|valid                ; fp_div:div_ux|valid                                                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; fp_div:div_ux|busy                 ; fp_div:div_ux|busy                                                                                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; controller:fsm|State.CALC_MOMENT_4 ; controller:fsm|State.CALC_MOMENT_4                                                                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; fp_div:div_uy|valid                ; fp_div:div_uy|valid                                                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; fp_div:div_uy|busy                 ; fp_div:div_uy|busy                                                                                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; fp_div:div_uy|q1[0]                ; fp_div:div_uy|q1[0]                                                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.307      ;
; 0.187 ; counter_init:init_counter|count[2] ; distribution_ram:feq_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a14~porta_address_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.230      ; 0.521      ;
; 0.187 ; counter_init:init_counter|count[2] ; distribution_ram:feq_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a12~porta_address_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.230      ; 0.521      ;
; 0.188 ; row_counter:row_cnter|count[0]     ; row_counter:row_cnter|count[0]                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.314      ;
; 0.188 ; counter_init:init_counter|count[0] ; counter_init:init_counter|count[0]                                                                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.314      ;
; 0.189 ; controller:fsm|State.FLUFF_2       ; controller:fsm|State.CALC_COLL_1                                                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.315      ;
; 0.189 ; controller:fsm|State.FLUFF_4       ; controller:fsm|State.CALC_EQUIL_3                                                                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.315      ;
; 0.190 ; controller:fsm|State.CALC_MOMENT_2 ; controller:fsm|State.CALC_MOMENT_3                                                                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.317      ;
; 0.190 ; controller:fsm|State.FLUFF_1       ; controller:fsm|State.CALC_MOMENT_1                                                                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.316      ;
; 0.194 ; controller:fsm|State.STREAM_5      ; controller:fsm|State.STREAM_6                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.320      ;
; 0.195 ; fp_div:div_ux|i[5]                 ; fp_div:div_ux|i[5]                                                                                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.321      ;
; 0.195 ; fp_div:div_uy|valid                ; controller:fsm|State.CALC_MOMENT_5                                                                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.321      ;
; 0.198 ; controller:fsm|State.CALC_MOMENT_5 ; controller:fsm|State.CALC_MOMENT_6                                                                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.324      ;
; 0.198 ; fp_div:div_uy|valid                ; controller:fsm|State.CALC_MOMENT_4                                                                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.324      ;
; 0.199 ; counter_init:init_counter|count[7] ; counter_init:init_counter|count[7]                                                                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.325      ;
; 0.200 ; controller:fsm|State.STREAM_0C     ; controller:fsm|State.STREAM_1                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.325      ;
; 0.205 ; controller:fsm|State.STREAM_4      ; controller:fsm|State.STREAM_5                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.331      ;
; 0.205 ; controller:fsm|State.STREAM_1C     ; controller:fsm|State.STREAM_2                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.330      ;
; 0.232 ; reg32:fout1_reg|d_out[30]          ; distribution_ram:fout_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a30~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.234      ; 0.570      ;
; 0.232 ; reg32:fout1_reg|d_out[31]          ; distribution_ram:fout_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a30~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.234      ; 0.570      ;
; 0.233 ; reg32:fout3_reg|d_out[17]          ; distribution_ram:fout_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a16~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.233      ; 0.570      ;
; 0.239 ; reg32:f_streamed4_reg|d_out[21]    ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a20~porta_datain_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.233      ; 0.576      ;
; 0.239 ; reg32:fout1_reg|d_out[28]          ; distribution_ram:fout_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a28~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.234      ; 0.577      ;
; 0.245 ; reg32:fout3_reg|d_out[19]          ; distribution_ram:fout_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a18~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.233      ; 0.582      ;
; 0.247 ; controller:fsm|State.CALC_MOMENT_6 ; controller:fsm|State.CALC_EQUIL_1                                                                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.373      ;
; 0.247 ; controller:fsm|State.CALC_MOMENT_4 ; controller:fsm|State.CALC_MOMENT_5                                                                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.373      ;
; 0.261 ; controller:fsm|State.SWAP_0        ; controller:fsm|State.SWAP_1                                                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.387      ;
; 0.263 ; controller:fsm|State.STREAM_3      ; controller:fsm|State.STREAM_3B                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.390      ;
; 0.263 ; controller:fsm|State.STREAM_0      ; controller:fsm|State.STREAM_0B                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.387      ;
; 0.265 ; controller:fsm|State.STREAM_3      ; controller:fsm|State.STREAM_4                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.392      ;
; 0.265 ; controller:fsm|State.STREAM_5B     ; controller:fsm|State.STREAM_5C                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.391      ;
; 0.265 ; controller:fsm|State.STREAM_4B     ; controller:fsm|State.STREAM_4C                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.391      ;
; 0.266 ; reg32:fout3_reg|d_out[16]          ; distribution_ram:fout_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a16~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.233      ; 0.603      ;
; 0.266 ; reg32:fout0_reg|d_out[23]          ; distribution_ram:fout_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a22~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.261      ; 0.631      ;
; 0.267 ; controller:fsm|State.STREAM_1B     ; controller:fsm|State.STREAM_1C                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.392      ;
; 0.268 ; controller:fsm|State.CALC_COLL_2   ; controller:fsm|State.CALC_COLL_3                                                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.394      ;
; 0.268 ; controller:fsm|State.STREAM_2B     ; controller:fsm|State.STREAM_2C                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.393      ;
; 0.268 ; reg32:fout1_reg|d_out[0]           ; distribution_ram:fout_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a0~porta_datain_reg0    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.215      ; 0.587      ;
; 0.268 ; reg32:fout0_reg|d_out[18]          ; distribution_ram:fout_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a18~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.259      ; 0.631      ;
; 0.269 ; reg32:f_streamed6_reg|d_out[10]    ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a10~porta_datain_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.240      ; 0.613      ;
; 0.269 ; controller:fsm|State.STREAM_6B     ; controller:fsm|State.STREAM_6C                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.395      ;
; 0.271 ; fp_div:div_ux|q1[23]               ; fp_div:div_ux|q1[24]                                                                                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.398      ;
; 0.271 ; fp_div:div_ux|q1[28]               ; fp_div:div_ux|q1[29]                                                                                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.398      ;
; 0.271 ; reg32:fout1_reg|d_out[29]          ; distribution_ram:fout_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a28~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.234      ; 0.609      ;
; 0.271 ; reg32:f_streamed8_reg|d_out[20]    ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a20~porta_datain_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.267      ; 0.642      ;
; 0.272 ; fp_div:div_ux|q1[4]                ; fp_div:div_ux|q1[5]                                                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.398      ;
; 0.272 ; reg32:fout0_reg|d_out[20]          ; distribution_ram:fout_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a20~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.261      ; 0.637      ;
; 0.273 ; fp_div:div_ux|q1[6]                ; fp_div:div_ux|q1[7]                                                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.399      ;
; 0.273 ; fp_div:div_uy|q1[1]                ; fp_div:div_uy|q1[2]                                                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.399      ;
; 0.273 ; fp_div:div_uy|q1[2]                ; fp_div:div_uy|q1[3]                                                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.399      ;
; 0.274 ; reg32:f_streamed6_reg|d_out[20]    ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a20~porta_datain_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.239      ; 0.617      ;
; 0.275 ; reg32:f_streamed0_reg|d_out[23]    ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a22~porta_datain_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.246      ; 0.625      ;
; 0.275 ; fp_div:div_ux|q1[5]                ; fp_div:div_ux|q1[6]                                                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.401      ;
; 0.275 ; fp_div:div_ux|q1[27]               ; fp_div:div_ux|q1[28]                                                                                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.402      ;
+-------+------------------------------------+-----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                                                                                           ;
+--------+--------------+----------------+------------+----------+------------+------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock    ; Clock Edge ; Target                                                                                                           ;
+--------+--------------+----------------+------------+----------+------------+------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLOCK_50 ; Rise       ; CLOCK_50                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controller:fsm|State.CALC_COLL_1                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controller:fsm|State.CALC_COLL_2                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controller:fsm|State.CALC_COLL_3                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controller:fsm|State.CALC_EQUIL_1                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controller:fsm|State.CALC_EQUIL_2                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controller:fsm|State.CALC_EQUIL_3                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controller:fsm|State.CALC_MOMENT_1                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controller:fsm|State.CALC_MOMENT_2                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controller:fsm|State.CALC_MOMENT_3                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controller:fsm|State.CALC_MOMENT_4                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controller:fsm|State.CALC_MOMENT_5                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controller:fsm|State.CALC_MOMENT_6                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controller:fsm|State.FLUFF_1                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controller:fsm|State.FLUFF_2                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controller:fsm|State.FLUFF_3                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controller:fsm|State.FLUFF_4                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controller:fsm|State.INCREMENT_POS                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controller:fsm|State.INCREMENT_TIME                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controller:fsm|State.START                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controller:fsm|State.STOP                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controller:fsm|State.STREAM_0                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controller:fsm|State.STREAM_0B                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controller:fsm|State.STREAM_0C                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controller:fsm|State.STREAM_1                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controller:fsm|State.STREAM_1B                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controller:fsm|State.STREAM_1C                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controller:fsm|State.STREAM_2                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controller:fsm|State.STREAM_2B                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controller:fsm|State.STREAM_2C                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controller:fsm|State.STREAM_3                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controller:fsm|State.STREAM_3B                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controller:fsm|State.STREAM_3C                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controller:fsm|State.STREAM_4                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controller:fsm|State.STREAM_4B                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controller:fsm|State.STREAM_4C                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controller:fsm|State.STREAM_5                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controller:fsm|State.STREAM_5B                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controller:fsm|State.STREAM_5C                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controller:fsm|State.STREAM_6                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controller:fsm|State.STREAM_6B                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controller:fsm|State.STREAM_6C                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controller:fsm|State.STREAM_7                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controller:fsm|State.STREAM_7B                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controller:fsm|State.STREAM_7C                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controller:fsm|State.STREAM_8                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controller:fsm|State.STREAM_8B                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controller:fsm|State.STREAM_8C                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controller:fsm|State.SWAP_0                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controller:fsm|State.SWAP_1                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; counter_init:init_counter|count[0]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; counter_init:init_counter|count[1]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; counter_init:init_counter|count[2]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; counter_init:init_counter|count[3]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; counter_init:init_counter|count[4]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; counter_init:init_counter|count[5]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; counter_init:init_counter|count[6]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; counter_init:init_counter|count[7]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a0~porta_we_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a10~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a10~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a10~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a12~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a12~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a12~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a14~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a14~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a14~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a16~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a16~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a18~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a18~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a20~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a20~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a20~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a22~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a22~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a22~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a24~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a24~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a24~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a26~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a26~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a26~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a28~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a28~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a28~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a2~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a2~porta_datain_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a2~porta_we_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a30~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a30~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a30~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a4~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a4~porta_datain_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; distribution_ram:f_streamed|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a4~porta_we_reg        ;
+--------+--------------+----------------+------------+----------+------------+------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; FINISHED  ; CLOCK_50   ; 4.906 ; 5.110 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; FINISHED  ; CLOCK_50   ; 4.740 ; 4.936 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+------------+-------+----------+---------+---------------------+
; Clock            ; Setup      ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+------------+-------+----------+---------+---------------------+
; Worst-case Slack ; -35.240    ; 0.098 ; N/A      ; N/A     ; -3.000              ;
;  CLOCK_50        ; -35.240    ; 0.098 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -27624.937 ; 0.0   ; 0.0      ; 0.0     ; -4118.735           ;
;  CLOCK_50        ; -27624.937 ; 0.000 ; N/A      ; N/A     ; -4118.735           ;
+------------------+------------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; FINISHED  ; CLOCK_50   ; 9.483 ; 9.353 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; FINISHED  ; CLOCK_50   ; 4.740 ; 4.936 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; FINISHED      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; CLOCK_50                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RESET                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; FINISHED      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; FINISHED      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; FINISHED      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 1733  ; 1733 ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 1     ; 1    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Sat Jan 22 14:23:37 2022
Info: Command: quartus_sta LBM_DE2 -c LBM_DE2
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'LBM_DE2.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -35.240
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -35.240          -27624.937 CLOCK_50 
Info (332146): Worst-case hold slack is 0.277
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.277               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -4118.735 CLOCK_50 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -31.658
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -31.658          -24928.046 CLOCK_50 
Info (332146): Worst-case hold slack is 0.282
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.282               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -4105.963 CLOCK_50 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -17.169
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -17.169          -12811.569 CLOCK_50 
Info (332146): Worst-case hold slack is 0.098
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.098               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2306.093 CLOCK_50 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4783 megabytes
    Info: Processing ended: Sat Jan 22 14:23:58 2022
    Info: Elapsed time: 00:00:21
    Info: Total CPU time (on all processors): 00:00:21


