module regfile(
    input clk,
    input[4:0] raddr1,
    input[4:0] raddr2,

    output[4:0] rdata1,
    output[4:0] rdata2,

    input we,
    input[4:0] waddr,
    input[31:0] wdata

);


endmodule
