TimeQuest Timing Analyzer report for VGA_controller
Tue Nov 16 10:04:22 2021
Quartus Prime Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0]'
 13. Slow 1200mV 85C Model Hold: 'PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0]'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0]'
 22. Slow 1200mV 0C Model Hold: 'PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0]'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0]'
 30. Fast 1200mV 0C Model Hold: 'PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0]'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; VGA_controller                                      ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.3%      ;
;     Processors 3-4         ;   0.3%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                                      ;
+----------------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+------------------------------------------------------------+--------------------------------------------------------------+
; Clock Name                                               ; Type      ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                                                     ; Targets                                                      ;
+----------------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+------------------------------------------------------------+--------------------------------------------------------------+
; CLK                                                      ; Base      ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                            ; { CLK }                                                      ;
; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 40.000 ; 25.0 MHz  ; 0.000 ; 20.000 ; 50.00      ; 2         ; 1           ;       ;        ;           ;            ; false    ; CLK    ; PLL_VGA_inst|altpll_component|auto_generated|pll1|inclk[0] ; { PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] } ;
+----------------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+------------------------------------------------------------+--------------------------------------------------------------+


+------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                             ;
+------------+-----------------+----------------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                               ; Note ;
+------------+-----------------+----------------------------------------------------------+------+
; 264.76 MHz ; 264.76 MHz      ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ;      ;
+------------+-----------------+----------------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-----------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                               ;
+----------------------------------------------------------+--------+---------------+
; Clock                                                    ; Slack  ; End Point TNS ;
+----------------------------------------------------------+--------+---------------+
; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 36.223 ; 0.000         ;
+----------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                               ;
+----------------------------------------------------------+-------+---------------+
; Clock                                                    ; Slack ; End Point TNS ;
+----------------------------------------------------------+-------+---------------+
; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.448 ; 0.000         ;
+----------------------------------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+-----------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                                 ;
+----------------------------------------------------------+--------+---------------+
; Clock                                                    ; Slack  ; End Point TNS ;
+----------------------------------------------------------+--------+---------------+
; CLK                                                      ; 9.891  ; 0.000         ;
; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 19.708 ; 0.000         ;
+----------------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                        ;
+--------+----------------------------+---------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                   ; Launch Clock                                             ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+---------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; 36.223 ; n_counter:hcount|count[2]  ; n_counter:vcount|count[9] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 3.696      ;
; 36.223 ; n_counter:hcount|count[2]  ; n_counter:vcount|count[8] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 3.696      ;
; 36.223 ; n_counter:hcount|count[2]  ; n_counter:vcount|count[7] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 3.696      ;
; 36.223 ; n_counter:hcount|count[2]  ; n_counter:vcount|count[6] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 3.696      ;
; 36.223 ; n_counter:hcount|count[2]  ; n_counter:vcount|count[5] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 3.696      ;
; 36.223 ; n_counter:hcount|count[2]  ; n_counter:vcount|count[4] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 3.696      ;
; 36.223 ; n_counter:hcount|count[2]  ; n_counter:vcount|count[3] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 3.696      ;
; 36.223 ; n_counter:hcount|count[2]  ; n_counter:vcount|count[2] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 3.696      ;
; 36.223 ; n_counter:hcount|count[2]  ; n_counter:vcount|count[1] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 3.696      ;
; 36.223 ; n_counter:hcount|count[2]  ; n_counter:vcount|count[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 3.696      ;
; 36.303 ; n_counter:hcount|count[5]  ; n_counter:vcount|count[9] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 3.616      ;
; 36.303 ; n_counter:hcount|count[5]  ; n_counter:vcount|count[8] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 3.616      ;
; 36.303 ; n_counter:hcount|count[5]  ; n_counter:vcount|count[7] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 3.616      ;
; 36.303 ; n_counter:hcount|count[5]  ; n_counter:vcount|count[6] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 3.616      ;
; 36.303 ; n_counter:hcount|count[5]  ; n_counter:vcount|count[5] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 3.616      ;
; 36.303 ; n_counter:hcount|count[5]  ; n_counter:vcount|count[4] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 3.616      ;
; 36.303 ; n_counter:hcount|count[5]  ; n_counter:vcount|count[3] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 3.616      ;
; 36.303 ; n_counter:hcount|count[5]  ; n_counter:vcount|count[2] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 3.616      ;
; 36.303 ; n_counter:hcount|count[5]  ; n_counter:vcount|count[1] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 3.616      ;
; 36.303 ; n_counter:hcount|count[5]  ; n_counter:vcount|count[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 3.616      ;
; 36.447 ; n_counter:hcount|count[8]  ; n_counter:vcount|count[9] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 3.472      ;
; 36.447 ; n_counter:hcount|count[8]  ; n_counter:vcount|count[8] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 3.472      ;
; 36.447 ; n_counter:hcount|count[8]  ; n_counter:vcount|count[7] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 3.472      ;
; 36.447 ; n_counter:hcount|count[8]  ; n_counter:vcount|count[6] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 3.472      ;
; 36.447 ; n_counter:hcount|count[8]  ; n_counter:vcount|count[5] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 3.472      ;
; 36.447 ; n_counter:hcount|count[8]  ; n_counter:vcount|count[4] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 3.472      ;
; 36.447 ; n_counter:hcount|count[8]  ; n_counter:vcount|count[3] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 3.472      ;
; 36.447 ; n_counter:hcount|count[8]  ; n_counter:vcount|count[2] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 3.472      ;
; 36.447 ; n_counter:hcount|count[8]  ; n_counter:vcount|count[1] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 3.472      ;
; 36.447 ; n_counter:hcount|count[8]  ; n_counter:vcount|count[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 3.472      ;
; 36.455 ; n_counter:hcount|count[4]  ; n_counter:vcount|count[9] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 3.464      ;
; 36.455 ; n_counter:hcount|count[4]  ; n_counter:vcount|count[8] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 3.464      ;
; 36.455 ; n_counter:hcount|count[4]  ; n_counter:vcount|count[7] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 3.464      ;
; 36.455 ; n_counter:hcount|count[4]  ; n_counter:vcount|count[6] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 3.464      ;
; 36.455 ; n_counter:hcount|count[4]  ; n_counter:vcount|count[5] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 3.464      ;
; 36.455 ; n_counter:hcount|count[4]  ; n_counter:vcount|count[4] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 3.464      ;
; 36.455 ; n_counter:hcount|count[4]  ; n_counter:vcount|count[3] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 3.464      ;
; 36.455 ; n_counter:hcount|count[4]  ; n_counter:vcount|count[2] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 3.464      ;
; 36.455 ; n_counter:hcount|count[4]  ; n_counter:vcount|count[1] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 3.464      ;
; 36.455 ; n_counter:hcount|count[4]  ; n_counter:vcount|count[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 3.464      ;
; 36.489 ; n_counter:hcount|count[0]  ; n_counter:vcount|count[9] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 3.430      ;
; 36.489 ; n_counter:hcount|count[0]  ; n_counter:vcount|count[8] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 3.430      ;
; 36.489 ; n_counter:hcount|count[0]  ; n_counter:vcount|count[7] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 3.430      ;
; 36.489 ; n_counter:hcount|count[0]  ; n_counter:vcount|count[6] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 3.430      ;
; 36.489 ; n_counter:hcount|count[0]  ; n_counter:vcount|count[5] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 3.430      ;
; 36.489 ; n_counter:hcount|count[0]  ; n_counter:vcount|count[4] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 3.430      ;
; 36.489 ; n_counter:hcount|count[0]  ; n_counter:vcount|count[3] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 3.430      ;
; 36.489 ; n_counter:hcount|count[0]  ; n_counter:vcount|count[2] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 3.430      ;
; 36.489 ; n_counter:hcount|count[0]  ; n_counter:vcount|count[1] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 3.430      ;
; 36.489 ; n_counter:hcount|count[0]  ; n_counter:vcount|count[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 3.430      ;
; 36.536 ; n_counter:hcount|count[9]  ; n_counter:vcount|count[9] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 3.383      ;
; 36.536 ; n_counter:hcount|count[9]  ; n_counter:vcount|count[8] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 3.383      ;
; 36.536 ; n_counter:hcount|count[9]  ; n_counter:vcount|count[7] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 3.383      ;
; 36.536 ; n_counter:hcount|count[9]  ; n_counter:vcount|count[6] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 3.383      ;
; 36.536 ; n_counter:hcount|count[9]  ; n_counter:vcount|count[5] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 3.383      ;
; 36.536 ; n_counter:hcount|count[9]  ; n_counter:vcount|count[4] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 3.383      ;
; 36.536 ; n_counter:hcount|count[9]  ; n_counter:vcount|count[3] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 3.383      ;
; 36.536 ; n_counter:hcount|count[9]  ; n_counter:vcount|count[2] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 3.383      ;
; 36.536 ; n_counter:hcount|count[9]  ; n_counter:vcount|count[1] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 3.383      ;
; 36.536 ; n_counter:hcount|count[9]  ; n_counter:vcount|count[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 3.383      ;
; 36.560 ; n_counter:hcount|count[6]  ; n_counter:vcount|count[9] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 3.359      ;
; 36.560 ; n_counter:hcount|count[6]  ; n_counter:vcount|count[8] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 3.359      ;
; 36.560 ; n_counter:hcount|count[6]  ; n_counter:vcount|count[7] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 3.359      ;
; 36.560 ; n_counter:hcount|count[6]  ; n_counter:vcount|count[6] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 3.359      ;
; 36.560 ; n_counter:hcount|count[6]  ; n_counter:vcount|count[5] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 3.359      ;
; 36.560 ; n_counter:hcount|count[6]  ; n_counter:vcount|count[4] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 3.359      ;
; 36.560 ; n_counter:hcount|count[6]  ; n_counter:vcount|count[3] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 3.359      ;
; 36.560 ; n_counter:hcount|count[6]  ; n_counter:vcount|count[2] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 3.359      ;
; 36.560 ; n_counter:hcount|count[6]  ; n_counter:vcount|count[1] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 3.359      ;
; 36.560 ; n_counter:hcount|count[6]  ; n_counter:vcount|count[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 3.359      ;
; 36.605 ; n_counter:hcount|count[1]  ; n_counter:vcount|count[9] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 3.314      ;
; 36.605 ; n_counter:hcount|count[1]  ; n_counter:vcount|count[8] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 3.314      ;
; 36.605 ; n_counter:hcount|count[1]  ; n_counter:vcount|count[7] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 3.314      ;
; 36.605 ; n_counter:hcount|count[1]  ; n_counter:vcount|count[6] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 3.314      ;
; 36.605 ; n_counter:hcount|count[1]  ; n_counter:vcount|count[5] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 3.314      ;
; 36.605 ; n_counter:hcount|count[1]  ; n_counter:vcount|count[4] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 3.314      ;
; 36.605 ; n_counter:hcount|count[1]  ; n_counter:vcount|count[3] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 3.314      ;
; 36.605 ; n_counter:hcount|count[1]  ; n_counter:vcount|count[2] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 3.314      ;
; 36.605 ; n_counter:hcount|count[1]  ; n_counter:vcount|count[1] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 3.314      ;
; 36.605 ; n_counter:hcount|count[1]  ; n_counter:vcount|count[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 3.314      ;
; 36.643 ; n_counter:hcount|count[10] ; n_counter:vcount|count[9] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 3.276      ;
; 36.643 ; n_counter:hcount|count[10] ; n_counter:vcount|count[8] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 3.276      ;
; 36.643 ; n_counter:hcount|count[10] ; n_counter:vcount|count[7] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 3.276      ;
; 36.643 ; n_counter:hcount|count[10] ; n_counter:vcount|count[6] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 3.276      ;
; 36.643 ; n_counter:hcount|count[10] ; n_counter:vcount|count[5] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 3.276      ;
; 36.643 ; n_counter:hcount|count[10] ; n_counter:vcount|count[4] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 3.276      ;
; 36.643 ; n_counter:hcount|count[10] ; n_counter:vcount|count[3] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 3.276      ;
; 36.643 ; n_counter:hcount|count[10] ; n_counter:vcount|count[2] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 3.276      ;
; 36.643 ; n_counter:hcount|count[10] ; n_counter:vcount|count[1] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 3.276      ;
; 36.643 ; n_counter:hcount|count[10] ; n_counter:vcount|count[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 3.276      ;
; 36.720 ; n_counter:hcount|count[3]  ; n_counter:vcount|count[9] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 3.199      ;
; 36.720 ; n_counter:hcount|count[3]  ; n_counter:vcount|count[8] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 3.199      ;
; 36.720 ; n_counter:hcount|count[3]  ; n_counter:vcount|count[7] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 3.199      ;
; 36.720 ; n_counter:hcount|count[3]  ; n_counter:vcount|count[6] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 3.199      ;
; 36.720 ; n_counter:hcount|count[3]  ; n_counter:vcount|count[5] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 3.199      ;
; 36.720 ; n_counter:hcount|count[3]  ; n_counter:vcount|count[4] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 3.199      ;
; 36.720 ; n_counter:hcount|count[3]  ; n_counter:vcount|count[3] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 3.199      ;
; 36.720 ; n_counter:hcount|count[3]  ; n_counter:vcount|count[2] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 3.199      ;
; 36.720 ; n_counter:hcount|count[3]  ; n_counter:vcount|count[1] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 3.199      ;
; 36.720 ; n_counter:hcount|count[3]  ; n_counter:vcount|count[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 3.199      ;
+--------+----------------------------+---------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                         ;
+-------+----------------------------+----------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock                                             ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; 0.448 ; n_counter:vcount|count[9]  ; n_counter:vcount|count[9]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.716      ;
; 0.661 ; n_counter:hcount|count[1]  ; n_counter:hcount|count[1]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.928      ;
; 0.665 ; n_counter:vcount|count[7]  ; n_counter:vcount|count[7]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.933      ;
; 0.669 ; n_counter:hcount|count[8]  ; n_counter:hcount|count[8]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.936      ;
; 0.671 ; n_counter:vcount|count[3]  ; n_counter:vcount|count[3]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.939      ;
; 0.671 ; n_counter:hcount|count[3]  ; n_counter:hcount|count[3]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.938      ;
; 0.672 ; n_counter:vcount|count[2]  ; n_counter:vcount|count[2]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.940      ;
; 0.673 ; n_counter:vcount|count[8]  ; n_counter:vcount|count[8]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.941      ;
; 0.673 ; n_counter:vcount|count[1]  ; n_counter:vcount|count[1]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.941      ;
; 0.674 ; n_counter:hcount|count[7]  ; n_counter:hcount|count[7]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.941      ;
; 0.674 ; n_counter:hcount|count[5]  ; n_counter:hcount|count[5]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.941      ;
; 0.676 ; n_counter:vcount|count[6]  ; n_counter:vcount|count[6]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.944      ;
; 0.677 ; n_counter:vcount|count[4]  ; n_counter:vcount|count[4]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.945      ;
; 0.677 ; n_counter:hcount|count[6]  ; n_counter:hcount|count[6]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.944      ;
; 0.682 ; n_counter:hcount|count[4]  ; n_counter:hcount|count[4]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.949      ;
; 0.686 ; n_counter:hcount|count[9]  ; n_counter:hcount|count[9]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.953      ;
; 0.690 ; n_counter:hcount|count[0]  ; n_counter:hcount|count[0]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.957      ;
; 0.813 ; n_counter:hcount|count[2]  ; n_counter:hcount|count[2]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.080      ;
; 0.823 ; n_counter:hcount|count[10] ; n_counter:hcount|count[10] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.090      ;
; 0.836 ; n_counter:vcount|count[5]  ; n_counter:vcount|count[5]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.104      ;
; 0.856 ; n_counter:vcount|count[0]  ; n_counter:vcount|count[0]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.124      ;
; 0.979 ; n_counter:hcount|count[1]  ; n_counter:hcount|count[2]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.246      ;
; 0.982 ; n_counter:vcount|count[7]  ; n_counter:vcount|count[8]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.250      ;
; 0.989 ; n_counter:vcount|count[3]  ; n_counter:vcount|count[4]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.257      ;
; 0.989 ; n_counter:hcount|count[3]  ; n_counter:hcount|count[4]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.256      ;
; 0.990 ; n_counter:vcount|count[1]  ; n_counter:vcount|count[2]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.258      ;
; 0.991 ; n_counter:hcount|count[7]  ; n_counter:hcount|count[8]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.258      ;
; 0.991 ; n_counter:hcount|count[5]  ; n_counter:hcount|count[6]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.258      ;
; 0.994 ; n_counter:hcount|count[0]  ; n_counter:hcount|count[1]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.261      ;
; 0.996 ; n_counter:hcount|count[8]  ; n_counter:hcount|count[9]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.263      ;
; 0.999 ; n_counter:vcount|count[2]  ; n_counter:vcount|count[3]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.267      ;
; 0.999 ; n_counter:hcount|count[0]  ; n_counter:hcount|count[2]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.266      ;
; 1.000 ; n_counter:vcount|count[8]  ; n_counter:vcount|count[9]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.268      ;
; 1.001 ; n_counter:hcount|count[8]  ; n_counter:hcount|count[10] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.268      ;
; 1.003 ; n_counter:vcount|count[6]  ; n_counter:vcount|count[7]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.271      ;
; 1.004 ; n_counter:hcount|count[6]  ; n_counter:hcount|count[7]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.271      ;
; 1.004 ; n_counter:vcount|count[4]  ; n_counter:vcount|count[5]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.272      ;
; 1.004 ; n_counter:vcount|count[2]  ; n_counter:vcount|count[4]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.272      ;
; 1.004 ; n_counter:hcount|count[9]  ; n_counter:hcount|count[10] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.271      ;
; 1.008 ; n_counter:vcount|count[6]  ; n_counter:vcount|count[8]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.276      ;
; 1.009 ; n_counter:vcount|count[4]  ; n_counter:vcount|count[6]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.277      ;
; 1.009 ; n_counter:hcount|count[4]  ; n_counter:hcount|count[5]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.276      ;
; 1.009 ; n_counter:hcount|count[6]  ; n_counter:hcount|count[8]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.276      ;
; 1.014 ; n_counter:hcount|count[4]  ; n_counter:hcount|count[6]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.281      ;
; 1.100 ; n_counter:hcount|count[1]  ; n_counter:hcount|count[3]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.367      ;
; 1.103 ; n_counter:vcount|count[7]  ; n_counter:vcount|count[9]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.371      ;
; 1.105 ; n_counter:hcount|count[1]  ; n_counter:hcount|count[4]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.372      ;
; 1.110 ; n_counter:vcount|count[3]  ; n_counter:vcount|count[5]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.378      ;
; 1.110 ; n_counter:hcount|count[3]  ; n_counter:hcount|count[5]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.377      ;
; 1.111 ; n_counter:vcount|count[1]  ; n_counter:vcount|count[3]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.379      ;
; 1.112 ; n_counter:hcount|count[7]  ; n_counter:hcount|count[9]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.379      ;
; 1.112 ; n_counter:hcount|count[5]  ; n_counter:hcount|count[7]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.379      ;
; 1.115 ; n_counter:vcount|count[3]  ; n_counter:vcount|count[6]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.383      ;
; 1.115 ; n_counter:hcount|count[3]  ; n_counter:hcount|count[6]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.382      ;
; 1.116 ; n_counter:vcount|count[1]  ; n_counter:vcount|count[4]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.384      ;
; 1.117 ; n_counter:hcount|count[7]  ; n_counter:hcount|count[10] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.384      ;
; 1.117 ; n_counter:hcount|count[5]  ; n_counter:hcount|count[8]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.384      ;
; 1.120 ; n_counter:hcount|count[0]  ; n_counter:hcount|count[3]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.387      ;
; 1.125 ; n_counter:hcount|count[0]  ; n_counter:hcount|count[4]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.392      ;
; 1.125 ; n_counter:vcount|count[2]  ; n_counter:vcount|count[5]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.393      ;
; 1.129 ; n_counter:vcount|count[6]  ; n_counter:vcount|count[9]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.397      ;
; 1.130 ; n_counter:vcount|count[4]  ; n_counter:vcount|count[7]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.398      ;
; 1.130 ; n_counter:hcount|count[6]  ; n_counter:hcount|count[9]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.397      ;
; 1.130 ; n_counter:vcount|count[2]  ; n_counter:vcount|count[6]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.398      ;
; 1.135 ; n_counter:vcount|count[4]  ; n_counter:vcount|count[8]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.403      ;
; 1.135 ; n_counter:hcount|count[4]  ; n_counter:hcount|count[7]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.402      ;
; 1.135 ; n_counter:hcount|count[6]  ; n_counter:hcount|count[10] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.402      ;
; 1.140 ; n_counter:hcount|count[2]  ; n_counter:hcount|count[3]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.407      ;
; 1.140 ; n_counter:hcount|count[4]  ; n_counter:hcount|count[8]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.407      ;
; 1.145 ; n_counter:hcount|count[2]  ; n_counter:hcount|count[4]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.412      ;
; 1.154 ; n_counter:vcount|count[5]  ; n_counter:vcount|count[6]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.422      ;
; 1.160 ; n_counter:vcount|count[0]  ; n_counter:vcount|count[1]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.428      ;
; 1.165 ; n_counter:vcount|count[0]  ; n_counter:vcount|count[2]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.433      ;
; 1.226 ; n_counter:hcount|count[1]  ; n_counter:hcount|count[5]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.493      ;
; 1.231 ; n_counter:hcount|count[1]  ; n_counter:hcount|count[6]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.498      ;
; 1.236 ; n_counter:vcount|count[3]  ; n_counter:vcount|count[7]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.504      ;
; 1.236 ; n_counter:hcount|count[3]  ; n_counter:hcount|count[7]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.503      ;
; 1.237 ; n_counter:vcount|count[1]  ; n_counter:vcount|count[5]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.505      ;
; 1.238 ; n_counter:hcount|count[5]  ; n_counter:hcount|count[9]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.505      ;
; 1.241 ; n_counter:vcount|count[3]  ; n_counter:vcount|count[8]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.509      ;
; 1.241 ; n_counter:hcount|count[3]  ; n_counter:hcount|count[8]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.508      ;
; 1.242 ; n_counter:vcount|count[1]  ; n_counter:vcount|count[6]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.510      ;
; 1.243 ; n_counter:hcount|count[5]  ; n_counter:hcount|count[10] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.510      ;
; 1.246 ; n_counter:hcount|count[0]  ; n_counter:hcount|count[5]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.513      ;
; 1.251 ; n_counter:hcount|count[0]  ; n_counter:hcount|count[6]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.518      ;
; 1.251 ; n_counter:vcount|count[2]  ; n_counter:vcount|count[7]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.519      ;
; 1.256 ; n_counter:vcount|count[4]  ; n_counter:vcount|count[9]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.524      ;
; 1.256 ; n_counter:vcount|count[2]  ; n_counter:vcount|count[8]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.524      ;
; 1.261 ; n_counter:hcount|count[4]  ; n_counter:hcount|count[9]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.528      ;
; 1.266 ; n_counter:hcount|count[2]  ; n_counter:hcount|count[5]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.533      ;
; 1.266 ; n_counter:hcount|count[4]  ; n_counter:hcount|count[10] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.533      ;
; 1.269 ; n_counter:vcount|count[5]  ; n_counter:vcount|count[7]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.537      ;
; 1.271 ; n_counter:hcount|count[2]  ; n_counter:hcount|count[6]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.538      ;
; 1.280 ; n_counter:vcount|count[5]  ; n_counter:vcount|count[8]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.548      ;
; 1.286 ; n_counter:vcount|count[0]  ; n_counter:vcount|count[3]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.554      ;
; 1.291 ; n_counter:vcount|count[0]  ; n_counter:vcount|count[4]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.559      ;
; 1.352 ; n_counter:hcount|count[1]  ; n_counter:hcount|count[7]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.619      ;
; 1.357 ; n_counter:hcount|count[1]  ; n_counter:hcount|count[8]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.624      ;
; 1.362 ; n_counter:vcount|count[3]  ; n_counter:vcount|count[9]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.630      ;
; 1.362 ; n_counter:hcount|count[3]  ; n_counter:hcount|count[9]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.629      ;
+-------+----------------------------+----------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                              ;
+------------+-----------------+----------------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                               ; Note ;
+------------+-----------------+----------------------------------------------------------+------+
; 290.28 MHz ; 290.28 MHz      ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ;      ;
+------------+-----------------+----------------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                                ;
+----------------------------------------------------------+--------+---------------+
; Clock                                                    ; Slack  ; End Point TNS ;
+----------------------------------------------------------+--------+---------------+
; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 36.555 ; 0.000         ;
+----------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                                ;
+----------------------------------------------------------+-------+---------------+
; Clock                                                    ; Slack ; End Point TNS ;
+----------------------------------------------------------+-------+---------------+
; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.405 ; 0.000         ;
+----------------------------------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                                  ;
+----------------------------------------------------------+--------+---------------+
; Clock                                                    ; Slack  ; End Point TNS ;
+----------------------------------------------------------+--------+---------------+
; CLK                                                      ; 9.887  ; 0.000         ;
; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 19.709 ; 0.000         ;
+----------------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                         ;
+--------+----------------------------+---------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                   ; Launch Clock                                             ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+---------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; 36.555 ; n_counter:hcount|count[2]  ; n_counter:vcount|count[9] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 3.373      ;
; 36.555 ; n_counter:hcount|count[2]  ; n_counter:vcount|count[8] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 3.373      ;
; 36.555 ; n_counter:hcount|count[2]  ; n_counter:vcount|count[7] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 3.373      ;
; 36.555 ; n_counter:hcount|count[2]  ; n_counter:vcount|count[6] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 3.373      ;
; 36.555 ; n_counter:hcount|count[2]  ; n_counter:vcount|count[5] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 3.373      ;
; 36.555 ; n_counter:hcount|count[2]  ; n_counter:vcount|count[4] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 3.373      ;
; 36.555 ; n_counter:hcount|count[2]  ; n_counter:vcount|count[3] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 3.373      ;
; 36.555 ; n_counter:hcount|count[2]  ; n_counter:vcount|count[2] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 3.373      ;
; 36.555 ; n_counter:hcount|count[2]  ; n_counter:vcount|count[1] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 3.373      ;
; 36.555 ; n_counter:hcount|count[2]  ; n_counter:vcount|count[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 3.373      ;
; 36.639 ; n_counter:hcount|count[5]  ; n_counter:vcount|count[9] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 3.289      ;
; 36.639 ; n_counter:hcount|count[5]  ; n_counter:vcount|count[8] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 3.289      ;
; 36.639 ; n_counter:hcount|count[5]  ; n_counter:vcount|count[7] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 3.289      ;
; 36.639 ; n_counter:hcount|count[5]  ; n_counter:vcount|count[6] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 3.289      ;
; 36.639 ; n_counter:hcount|count[5]  ; n_counter:vcount|count[5] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 3.289      ;
; 36.639 ; n_counter:hcount|count[5]  ; n_counter:vcount|count[4] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 3.289      ;
; 36.639 ; n_counter:hcount|count[5]  ; n_counter:vcount|count[3] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 3.289      ;
; 36.639 ; n_counter:hcount|count[5]  ; n_counter:vcount|count[2] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 3.289      ;
; 36.639 ; n_counter:hcount|count[5]  ; n_counter:vcount|count[1] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 3.289      ;
; 36.639 ; n_counter:hcount|count[5]  ; n_counter:vcount|count[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 3.289      ;
; 36.762 ; n_counter:hcount|count[8]  ; n_counter:vcount|count[9] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 3.166      ;
; 36.762 ; n_counter:hcount|count[8]  ; n_counter:vcount|count[8] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 3.166      ;
; 36.762 ; n_counter:hcount|count[8]  ; n_counter:vcount|count[7] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 3.166      ;
; 36.762 ; n_counter:hcount|count[8]  ; n_counter:vcount|count[6] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 3.166      ;
; 36.762 ; n_counter:hcount|count[8]  ; n_counter:vcount|count[5] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 3.166      ;
; 36.762 ; n_counter:hcount|count[8]  ; n_counter:vcount|count[4] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 3.166      ;
; 36.762 ; n_counter:hcount|count[8]  ; n_counter:vcount|count[3] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 3.166      ;
; 36.762 ; n_counter:hcount|count[8]  ; n_counter:vcount|count[2] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 3.166      ;
; 36.762 ; n_counter:hcount|count[8]  ; n_counter:vcount|count[1] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 3.166      ;
; 36.762 ; n_counter:hcount|count[8]  ; n_counter:vcount|count[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 3.166      ;
; 36.766 ; n_counter:hcount|count[4]  ; n_counter:vcount|count[9] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 3.162      ;
; 36.766 ; n_counter:hcount|count[4]  ; n_counter:vcount|count[8] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 3.162      ;
; 36.766 ; n_counter:hcount|count[4]  ; n_counter:vcount|count[7] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 3.162      ;
; 36.766 ; n_counter:hcount|count[4]  ; n_counter:vcount|count[6] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 3.162      ;
; 36.766 ; n_counter:hcount|count[4]  ; n_counter:vcount|count[5] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 3.162      ;
; 36.766 ; n_counter:hcount|count[4]  ; n_counter:vcount|count[4] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 3.162      ;
; 36.766 ; n_counter:hcount|count[4]  ; n_counter:vcount|count[3] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 3.162      ;
; 36.766 ; n_counter:hcount|count[4]  ; n_counter:vcount|count[2] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 3.162      ;
; 36.766 ; n_counter:hcount|count[4]  ; n_counter:vcount|count[1] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 3.162      ;
; 36.766 ; n_counter:hcount|count[4]  ; n_counter:vcount|count[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 3.162      ;
; 36.786 ; n_counter:hcount|count[0]  ; n_counter:vcount|count[9] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 3.142      ;
; 36.786 ; n_counter:hcount|count[0]  ; n_counter:vcount|count[8] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 3.142      ;
; 36.786 ; n_counter:hcount|count[0]  ; n_counter:vcount|count[7] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 3.142      ;
; 36.786 ; n_counter:hcount|count[0]  ; n_counter:vcount|count[6] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 3.142      ;
; 36.786 ; n_counter:hcount|count[0]  ; n_counter:vcount|count[5] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 3.142      ;
; 36.786 ; n_counter:hcount|count[0]  ; n_counter:vcount|count[4] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 3.142      ;
; 36.786 ; n_counter:hcount|count[0]  ; n_counter:vcount|count[3] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 3.142      ;
; 36.786 ; n_counter:hcount|count[0]  ; n_counter:vcount|count[2] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 3.142      ;
; 36.786 ; n_counter:hcount|count[0]  ; n_counter:vcount|count[1] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 3.142      ;
; 36.786 ; n_counter:hcount|count[0]  ; n_counter:vcount|count[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 3.142      ;
; 36.835 ; n_counter:hcount|count[9]  ; n_counter:vcount|count[9] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 3.093      ;
; 36.835 ; n_counter:hcount|count[9]  ; n_counter:vcount|count[8] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 3.093      ;
; 36.835 ; n_counter:hcount|count[9]  ; n_counter:vcount|count[7] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 3.093      ;
; 36.835 ; n_counter:hcount|count[9]  ; n_counter:vcount|count[6] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 3.093      ;
; 36.835 ; n_counter:hcount|count[9]  ; n_counter:vcount|count[5] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 3.093      ;
; 36.835 ; n_counter:hcount|count[9]  ; n_counter:vcount|count[4] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 3.093      ;
; 36.835 ; n_counter:hcount|count[9]  ; n_counter:vcount|count[3] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 3.093      ;
; 36.835 ; n_counter:hcount|count[9]  ; n_counter:vcount|count[2] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 3.093      ;
; 36.835 ; n_counter:hcount|count[9]  ; n_counter:vcount|count[1] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 3.093      ;
; 36.835 ; n_counter:hcount|count[9]  ; n_counter:vcount|count[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 3.093      ;
; 36.866 ; n_counter:hcount|count[6]  ; n_counter:vcount|count[9] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 3.062      ;
; 36.866 ; n_counter:hcount|count[6]  ; n_counter:vcount|count[8] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 3.062      ;
; 36.866 ; n_counter:hcount|count[6]  ; n_counter:vcount|count[7] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 3.062      ;
; 36.866 ; n_counter:hcount|count[6]  ; n_counter:vcount|count[6] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 3.062      ;
; 36.866 ; n_counter:hcount|count[6]  ; n_counter:vcount|count[5] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 3.062      ;
; 36.866 ; n_counter:hcount|count[6]  ; n_counter:vcount|count[4] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 3.062      ;
; 36.866 ; n_counter:hcount|count[6]  ; n_counter:vcount|count[3] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 3.062      ;
; 36.866 ; n_counter:hcount|count[6]  ; n_counter:vcount|count[2] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 3.062      ;
; 36.866 ; n_counter:hcount|count[6]  ; n_counter:vcount|count[1] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 3.062      ;
; 36.866 ; n_counter:hcount|count[6]  ; n_counter:vcount|count[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 3.062      ;
; 36.894 ; n_counter:hcount|count[1]  ; n_counter:vcount|count[9] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 3.034      ;
; 36.894 ; n_counter:hcount|count[1]  ; n_counter:vcount|count[8] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 3.034      ;
; 36.894 ; n_counter:hcount|count[1]  ; n_counter:vcount|count[7] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 3.034      ;
; 36.894 ; n_counter:hcount|count[1]  ; n_counter:vcount|count[6] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 3.034      ;
; 36.894 ; n_counter:hcount|count[1]  ; n_counter:vcount|count[5] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 3.034      ;
; 36.894 ; n_counter:hcount|count[1]  ; n_counter:vcount|count[4] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 3.034      ;
; 36.894 ; n_counter:hcount|count[1]  ; n_counter:vcount|count[3] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 3.034      ;
; 36.894 ; n_counter:hcount|count[1]  ; n_counter:vcount|count[2] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 3.034      ;
; 36.894 ; n_counter:hcount|count[1]  ; n_counter:vcount|count[1] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 3.034      ;
; 36.894 ; n_counter:hcount|count[1]  ; n_counter:vcount|count[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 3.034      ;
; 36.927 ; n_counter:hcount|count[10] ; n_counter:vcount|count[9] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 3.001      ;
; 36.927 ; n_counter:hcount|count[10] ; n_counter:vcount|count[8] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 3.001      ;
; 36.927 ; n_counter:hcount|count[10] ; n_counter:vcount|count[7] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 3.001      ;
; 36.927 ; n_counter:hcount|count[10] ; n_counter:vcount|count[6] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 3.001      ;
; 36.927 ; n_counter:hcount|count[10] ; n_counter:vcount|count[5] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 3.001      ;
; 36.927 ; n_counter:hcount|count[10] ; n_counter:vcount|count[4] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 3.001      ;
; 36.927 ; n_counter:hcount|count[10] ; n_counter:vcount|count[3] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 3.001      ;
; 36.927 ; n_counter:hcount|count[10] ; n_counter:vcount|count[2] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 3.001      ;
; 36.927 ; n_counter:hcount|count[10] ; n_counter:vcount|count[1] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 3.001      ;
; 36.927 ; n_counter:hcount|count[10] ; n_counter:vcount|count[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 3.001      ;
; 37.002 ; n_counter:hcount|count[3]  ; n_counter:vcount|count[9] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 2.926      ;
; 37.002 ; n_counter:hcount|count[3]  ; n_counter:vcount|count[8] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 2.926      ;
; 37.002 ; n_counter:hcount|count[3]  ; n_counter:vcount|count[7] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 2.926      ;
; 37.002 ; n_counter:hcount|count[3]  ; n_counter:vcount|count[6] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 2.926      ;
; 37.002 ; n_counter:hcount|count[3]  ; n_counter:vcount|count[5] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 2.926      ;
; 37.002 ; n_counter:hcount|count[3]  ; n_counter:vcount|count[4] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 2.926      ;
; 37.002 ; n_counter:hcount|count[3]  ; n_counter:vcount|count[3] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 2.926      ;
; 37.002 ; n_counter:hcount|count[3]  ; n_counter:vcount|count[2] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 2.926      ;
; 37.002 ; n_counter:hcount|count[3]  ; n_counter:vcount|count[1] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 2.926      ;
; 37.002 ; n_counter:hcount|count[3]  ; n_counter:vcount|count[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 2.926      ;
+--------+----------------------------+---------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                          ;
+-------+----------------------------+----------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock                                             ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; 0.405 ; n_counter:vcount|count[9]  ; n_counter:vcount|count[9]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.649      ;
; 0.604 ; n_counter:hcount|count[1]  ; n_counter:hcount|count[1]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.848      ;
; 0.609 ; n_counter:vcount|count[7]  ; n_counter:vcount|count[7]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.853      ;
; 0.611 ; n_counter:hcount|count[8]  ; n_counter:hcount|count[8]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.855      ;
; 0.612 ; n_counter:hcount|count[3]  ; n_counter:hcount|count[3]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.856      ;
; 0.613 ; n_counter:vcount|count[2]  ; n_counter:vcount|count[2]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.857      ;
; 0.614 ; n_counter:vcount|count[8]  ; n_counter:vcount|count[8]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.858      ;
; 0.615 ; n_counter:vcount|count[3]  ; n_counter:vcount|count[3]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.859      ;
; 0.616 ; n_counter:vcount|count[1]  ; n_counter:vcount|count[1]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.860      ;
; 0.616 ; n_counter:hcount|count[7]  ; n_counter:hcount|count[7]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.860      ;
; 0.616 ; n_counter:hcount|count[5]  ; n_counter:hcount|count[5]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.860      ;
; 0.618 ; n_counter:vcount|count[6]  ; n_counter:vcount|count[6]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.862      ;
; 0.618 ; n_counter:hcount|count[6]  ; n_counter:hcount|count[6]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.862      ;
; 0.619 ; n_counter:vcount|count[4]  ; n_counter:vcount|count[4]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.863      ;
; 0.623 ; n_counter:hcount|count[4]  ; n_counter:hcount|count[4]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.867      ;
; 0.624 ; n_counter:hcount|count[9]  ; n_counter:hcount|count[9]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.868      ;
; 0.630 ; n_counter:hcount|count[0]  ; n_counter:hcount|count[0]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.874      ;
; 0.751 ; n_counter:hcount|count[2]  ; n_counter:hcount|count[2]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.995      ;
; 0.761 ; n_counter:hcount|count[10] ; n_counter:hcount|count[10] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.005      ;
; 0.776 ; n_counter:vcount|count[5]  ; n_counter:vcount|count[5]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.020      ;
; 0.793 ; n_counter:vcount|count[0]  ; n_counter:vcount|count[0]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.037      ;
; 0.890 ; n_counter:hcount|count[1]  ; n_counter:hcount|count[2]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.134      ;
; 0.896 ; n_counter:vcount|count[7]  ; n_counter:vcount|count[8]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.140      ;
; 0.897 ; n_counter:hcount|count[0]  ; n_counter:hcount|count[1]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.141      ;
; 0.898 ; n_counter:hcount|count[3]  ; n_counter:hcount|count[4]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.142      ;
; 0.899 ; n_counter:hcount|count[8]  ; n_counter:hcount|count[9]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.143      ;
; 0.901 ; n_counter:vcount|count[3]  ; n_counter:vcount|count[4]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.145      ;
; 0.901 ; n_counter:vcount|count[2]  ; n_counter:vcount|count[3]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.145      ;
; 0.902 ; n_counter:vcount|count[8]  ; n_counter:vcount|count[9]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.146      ;
; 0.903 ; n_counter:hcount|count[7]  ; n_counter:hcount|count[8]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.147      ;
; 0.903 ; n_counter:vcount|count[1]  ; n_counter:vcount|count[2]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.147      ;
; 0.903 ; n_counter:hcount|count[5]  ; n_counter:hcount|count[6]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.147      ;
; 0.906 ; n_counter:vcount|count[6]  ; n_counter:vcount|count[7]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.150      ;
; 0.906 ; n_counter:hcount|count[6]  ; n_counter:hcount|count[7]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.150      ;
; 0.907 ; n_counter:vcount|count[4]  ; n_counter:vcount|count[5]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.151      ;
; 0.908 ; n_counter:hcount|count[0]  ; n_counter:hcount|count[2]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.152      ;
; 0.910 ; n_counter:hcount|count[9]  ; n_counter:hcount|count[10] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.154      ;
; 0.910 ; n_counter:hcount|count[8]  ; n_counter:hcount|count[10] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.154      ;
; 0.911 ; n_counter:hcount|count[4]  ; n_counter:hcount|count[5]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.155      ;
; 0.912 ; n_counter:vcount|count[2]  ; n_counter:vcount|count[4]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.156      ;
; 0.917 ; n_counter:vcount|count[6]  ; n_counter:vcount|count[8]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.161      ;
; 0.917 ; n_counter:hcount|count[6]  ; n_counter:hcount|count[8]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.161      ;
; 0.918 ; n_counter:vcount|count[4]  ; n_counter:vcount|count[6]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.162      ;
; 0.922 ; n_counter:hcount|count[4]  ; n_counter:hcount|count[6]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.166      ;
; 0.989 ; n_counter:hcount|count[1]  ; n_counter:hcount|count[3]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.233      ;
; 0.995 ; n_counter:vcount|count[7]  ; n_counter:vcount|count[9]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.239      ;
; 0.997 ; n_counter:hcount|count[3]  ; n_counter:hcount|count[5]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.241      ;
; 1.000 ; n_counter:hcount|count[1]  ; n_counter:hcount|count[4]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.244      ;
; 1.000 ; n_counter:vcount|count[3]  ; n_counter:vcount|count[5]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.244      ;
; 1.002 ; n_counter:hcount|count[7]  ; n_counter:hcount|count[9]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.246      ;
; 1.002 ; n_counter:vcount|count[1]  ; n_counter:vcount|count[3]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.246      ;
; 1.002 ; n_counter:hcount|count[5]  ; n_counter:hcount|count[7]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.246      ;
; 1.007 ; n_counter:hcount|count[0]  ; n_counter:hcount|count[3]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.251      ;
; 1.008 ; n_counter:hcount|count[3]  ; n_counter:hcount|count[6]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.252      ;
; 1.011 ; n_counter:vcount|count[3]  ; n_counter:vcount|count[6]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.255      ;
; 1.011 ; n_counter:vcount|count[2]  ; n_counter:vcount|count[5]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.255      ;
; 1.013 ; n_counter:hcount|count[7]  ; n_counter:hcount|count[10] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.257      ;
; 1.013 ; n_counter:vcount|count[1]  ; n_counter:vcount|count[4]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.257      ;
; 1.013 ; n_counter:hcount|count[5]  ; n_counter:hcount|count[8]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.257      ;
; 1.016 ; n_counter:vcount|count[6]  ; n_counter:vcount|count[9]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.260      ;
; 1.016 ; n_counter:hcount|count[6]  ; n_counter:hcount|count[9]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.260      ;
; 1.017 ; n_counter:vcount|count[4]  ; n_counter:vcount|count[7]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.261      ;
; 1.018 ; n_counter:hcount|count[0]  ; n_counter:hcount|count[4]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.262      ;
; 1.021 ; n_counter:hcount|count[4]  ; n_counter:hcount|count[7]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.265      ;
; 1.022 ; n_counter:vcount|count[2]  ; n_counter:vcount|count[6]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.266      ;
; 1.027 ; n_counter:hcount|count[6]  ; n_counter:hcount|count[10] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.271      ;
; 1.028 ; n_counter:vcount|count[4]  ; n_counter:vcount|count[8]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.272      ;
; 1.032 ; n_counter:hcount|count[4]  ; n_counter:hcount|count[8]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.276      ;
; 1.039 ; n_counter:hcount|count[2]  ; n_counter:hcount|count[3]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.283      ;
; 1.045 ; n_counter:vcount|count[0]  ; n_counter:vcount|count[1]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.289      ;
; 1.050 ; n_counter:hcount|count[2]  ; n_counter:hcount|count[4]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.294      ;
; 1.062 ; n_counter:vcount|count[5]  ; n_counter:vcount|count[6]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.306      ;
; 1.071 ; n_counter:vcount|count[0]  ; n_counter:vcount|count[2]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.315      ;
; 1.099 ; n_counter:hcount|count[1]  ; n_counter:hcount|count[5]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.343      ;
; 1.107 ; n_counter:hcount|count[3]  ; n_counter:hcount|count[7]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.351      ;
; 1.110 ; n_counter:hcount|count[1]  ; n_counter:hcount|count[6]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.354      ;
; 1.110 ; n_counter:vcount|count[3]  ; n_counter:vcount|count[7]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.354      ;
; 1.112 ; n_counter:vcount|count[1]  ; n_counter:vcount|count[5]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.356      ;
; 1.112 ; n_counter:hcount|count[5]  ; n_counter:hcount|count[9]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.356      ;
; 1.117 ; n_counter:hcount|count[0]  ; n_counter:hcount|count[5]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.361      ;
; 1.118 ; n_counter:hcount|count[3]  ; n_counter:hcount|count[8]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.362      ;
; 1.121 ; n_counter:vcount|count[3]  ; n_counter:vcount|count[8]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.365      ;
; 1.121 ; n_counter:vcount|count[2]  ; n_counter:vcount|count[7]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.365      ;
; 1.123 ; n_counter:vcount|count[1]  ; n_counter:vcount|count[6]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.367      ;
; 1.123 ; n_counter:hcount|count[5]  ; n_counter:hcount|count[10] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.367      ;
; 1.127 ; n_counter:vcount|count[4]  ; n_counter:vcount|count[9]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.371      ;
; 1.128 ; n_counter:hcount|count[0]  ; n_counter:hcount|count[6]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.372      ;
; 1.131 ; n_counter:vcount|count[5]  ; n_counter:vcount|count[7]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.375      ;
; 1.131 ; n_counter:hcount|count[4]  ; n_counter:hcount|count[9]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.375      ;
; 1.132 ; n_counter:vcount|count[2]  ; n_counter:vcount|count[8]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.376      ;
; 1.142 ; n_counter:hcount|count[4]  ; n_counter:hcount|count[10] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.386      ;
; 1.149 ; n_counter:hcount|count[2]  ; n_counter:hcount|count[5]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.393      ;
; 1.155 ; n_counter:vcount|count[0]  ; n_counter:vcount|count[3]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.399      ;
; 1.160 ; n_counter:hcount|count[2]  ; n_counter:hcount|count[6]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.404      ;
; 1.172 ; n_counter:vcount|count[5]  ; n_counter:vcount|count[8]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.416      ;
; 1.181 ; n_counter:vcount|count[0]  ; n_counter:vcount|count[4]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.425      ;
; 1.209 ; n_counter:hcount|count[1]  ; n_counter:hcount|count[7]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.453      ;
; 1.217 ; n_counter:hcount|count[3]  ; n_counter:hcount|count[9]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.461      ;
; 1.220 ; n_counter:hcount|count[1]  ; n_counter:hcount|count[8]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.464      ;
; 1.220 ; n_counter:vcount|count[3]  ; n_counter:vcount|count[9]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.464      ;
+-------+----------------------------+----------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                                ;
+----------------------------------------------------------+--------+---------------+
; Clock                                                    ; Slack  ; End Point TNS ;
+----------------------------------------------------------+--------+---------------+
; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 38.148 ; 0.000         ;
+----------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                                ;
+----------------------------------------------------------+-------+---------------+
; Clock                                                    ; Slack ; End Point TNS ;
+----------------------------------------------------------+-------+---------------+
; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.203 ; 0.000         ;
+----------------------------------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                                  ;
+----------------------------------------------------------+--------+---------------+
; Clock                                                    ; Slack  ; End Point TNS ;
+----------------------------------------------------------+--------+---------------+
; CLK                                                      ; 9.574  ; 0.000         ;
; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 19.781 ; 0.000         ;
+----------------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                         ;
+--------+----------------------------+---------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                   ; Launch Clock                                             ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+---------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; 38.148 ; n_counter:hcount|count[2]  ; n_counter:vcount|count[9] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.040     ; 1.799      ;
; 38.148 ; n_counter:hcount|count[2]  ; n_counter:vcount|count[8] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.040     ; 1.799      ;
; 38.148 ; n_counter:hcount|count[2]  ; n_counter:vcount|count[7] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.040     ; 1.799      ;
; 38.148 ; n_counter:hcount|count[2]  ; n_counter:vcount|count[6] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.040     ; 1.799      ;
; 38.148 ; n_counter:hcount|count[2]  ; n_counter:vcount|count[5] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.040     ; 1.799      ;
; 38.148 ; n_counter:hcount|count[2]  ; n_counter:vcount|count[4] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.040     ; 1.799      ;
; 38.148 ; n_counter:hcount|count[2]  ; n_counter:vcount|count[3] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.040     ; 1.799      ;
; 38.148 ; n_counter:hcount|count[2]  ; n_counter:vcount|count[2] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.040     ; 1.799      ;
; 38.148 ; n_counter:hcount|count[2]  ; n_counter:vcount|count[1] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.040     ; 1.799      ;
; 38.148 ; n_counter:hcount|count[2]  ; n_counter:vcount|count[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.040     ; 1.799      ;
; 38.189 ; n_counter:hcount|count[5]  ; n_counter:vcount|count[9] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.040     ; 1.758      ;
; 38.189 ; n_counter:hcount|count[5]  ; n_counter:vcount|count[8] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.040     ; 1.758      ;
; 38.189 ; n_counter:hcount|count[5]  ; n_counter:vcount|count[7] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.040     ; 1.758      ;
; 38.189 ; n_counter:hcount|count[5]  ; n_counter:vcount|count[6] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.040     ; 1.758      ;
; 38.189 ; n_counter:hcount|count[5]  ; n_counter:vcount|count[5] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.040     ; 1.758      ;
; 38.189 ; n_counter:hcount|count[5]  ; n_counter:vcount|count[4] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.040     ; 1.758      ;
; 38.189 ; n_counter:hcount|count[5]  ; n_counter:vcount|count[3] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.040     ; 1.758      ;
; 38.189 ; n_counter:hcount|count[5]  ; n_counter:vcount|count[2] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.040     ; 1.758      ;
; 38.189 ; n_counter:hcount|count[5]  ; n_counter:vcount|count[1] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.040     ; 1.758      ;
; 38.189 ; n_counter:hcount|count[5]  ; n_counter:vcount|count[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.040     ; 1.758      ;
; 38.269 ; n_counter:hcount|count[8]  ; n_counter:vcount|count[9] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.040     ; 1.678      ;
; 38.269 ; n_counter:hcount|count[8]  ; n_counter:vcount|count[8] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.040     ; 1.678      ;
; 38.269 ; n_counter:hcount|count[8]  ; n_counter:vcount|count[7] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.040     ; 1.678      ;
; 38.269 ; n_counter:hcount|count[8]  ; n_counter:vcount|count[6] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.040     ; 1.678      ;
; 38.269 ; n_counter:hcount|count[8]  ; n_counter:vcount|count[5] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.040     ; 1.678      ;
; 38.269 ; n_counter:hcount|count[8]  ; n_counter:vcount|count[4] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.040     ; 1.678      ;
; 38.269 ; n_counter:hcount|count[8]  ; n_counter:vcount|count[3] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.040     ; 1.678      ;
; 38.269 ; n_counter:hcount|count[8]  ; n_counter:vcount|count[2] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.040     ; 1.678      ;
; 38.269 ; n_counter:hcount|count[8]  ; n_counter:vcount|count[1] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.040     ; 1.678      ;
; 38.269 ; n_counter:hcount|count[8]  ; n_counter:vcount|count[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.040     ; 1.678      ;
; 38.274 ; n_counter:hcount|count[4]  ; n_counter:vcount|count[9] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.040     ; 1.673      ;
; 38.274 ; n_counter:hcount|count[4]  ; n_counter:vcount|count[8] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.040     ; 1.673      ;
; 38.274 ; n_counter:hcount|count[4]  ; n_counter:vcount|count[7] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.040     ; 1.673      ;
; 38.274 ; n_counter:hcount|count[4]  ; n_counter:vcount|count[6] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.040     ; 1.673      ;
; 38.274 ; n_counter:hcount|count[4]  ; n_counter:vcount|count[5] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.040     ; 1.673      ;
; 38.274 ; n_counter:hcount|count[4]  ; n_counter:vcount|count[4] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.040     ; 1.673      ;
; 38.274 ; n_counter:hcount|count[4]  ; n_counter:vcount|count[3] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.040     ; 1.673      ;
; 38.274 ; n_counter:hcount|count[4]  ; n_counter:vcount|count[2] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.040     ; 1.673      ;
; 38.274 ; n_counter:hcount|count[4]  ; n_counter:vcount|count[1] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.040     ; 1.673      ;
; 38.274 ; n_counter:hcount|count[4]  ; n_counter:vcount|count[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.040     ; 1.673      ;
; 38.297 ; n_counter:hcount|count[0]  ; n_counter:vcount|count[9] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.040     ; 1.650      ;
; 38.297 ; n_counter:hcount|count[0]  ; n_counter:vcount|count[8] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.040     ; 1.650      ;
; 38.297 ; n_counter:hcount|count[0]  ; n_counter:vcount|count[7] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.040     ; 1.650      ;
; 38.297 ; n_counter:hcount|count[0]  ; n_counter:vcount|count[6] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.040     ; 1.650      ;
; 38.297 ; n_counter:hcount|count[0]  ; n_counter:vcount|count[5] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.040     ; 1.650      ;
; 38.297 ; n_counter:hcount|count[0]  ; n_counter:vcount|count[4] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.040     ; 1.650      ;
; 38.297 ; n_counter:hcount|count[0]  ; n_counter:vcount|count[3] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.040     ; 1.650      ;
; 38.297 ; n_counter:hcount|count[0]  ; n_counter:vcount|count[2] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.040     ; 1.650      ;
; 38.297 ; n_counter:hcount|count[0]  ; n_counter:vcount|count[1] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.040     ; 1.650      ;
; 38.297 ; n_counter:hcount|count[0]  ; n_counter:vcount|count[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.040     ; 1.650      ;
; 38.321 ; n_counter:hcount|count[9]  ; n_counter:vcount|count[9] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.040     ; 1.626      ;
; 38.321 ; n_counter:hcount|count[9]  ; n_counter:vcount|count[8] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.040     ; 1.626      ;
; 38.321 ; n_counter:hcount|count[9]  ; n_counter:vcount|count[7] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.040     ; 1.626      ;
; 38.321 ; n_counter:hcount|count[9]  ; n_counter:vcount|count[6] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.040     ; 1.626      ;
; 38.321 ; n_counter:hcount|count[9]  ; n_counter:vcount|count[5] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.040     ; 1.626      ;
; 38.321 ; n_counter:hcount|count[9]  ; n_counter:vcount|count[4] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.040     ; 1.626      ;
; 38.321 ; n_counter:hcount|count[9]  ; n_counter:vcount|count[3] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.040     ; 1.626      ;
; 38.321 ; n_counter:hcount|count[9]  ; n_counter:vcount|count[2] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.040     ; 1.626      ;
; 38.321 ; n_counter:hcount|count[9]  ; n_counter:vcount|count[1] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.040     ; 1.626      ;
; 38.321 ; n_counter:hcount|count[9]  ; n_counter:vcount|count[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.040     ; 1.626      ;
; 38.323 ; n_counter:hcount|count[6]  ; n_counter:vcount|count[9] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.040     ; 1.624      ;
; 38.323 ; n_counter:hcount|count[6]  ; n_counter:vcount|count[8] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.040     ; 1.624      ;
; 38.323 ; n_counter:hcount|count[6]  ; n_counter:vcount|count[7] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.040     ; 1.624      ;
; 38.323 ; n_counter:hcount|count[6]  ; n_counter:vcount|count[6] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.040     ; 1.624      ;
; 38.323 ; n_counter:hcount|count[6]  ; n_counter:vcount|count[5] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.040     ; 1.624      ;
; 38.323 ; n_counter:hcount|count[6]  ; n_counter:vcount|count[4] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.040     ; 1.624      ;
; 38.323 ; n_counter:hcount|count[6]  ; n_counter:vcount|count[3] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.040     ; 1.624      ;
; 38.323 ; n_counter:hcount|count[6]  ; n_counter:vcount|count[2] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.040     ; 1.624      ;
; 38.323 ; n_counter:hcount|count[6]  ; n_counter:vcount|count[1] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.040     ; 1.624      ;
; 38.323 ; n_counter:hcount|count[6]  ; n_counter:vcount|count[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.040     ; 1.624      ;
; 38.347 ; n_counter:hcount|count[1]  ; n_counter:vcount|count[9] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.040     ; 1.600      ;
; 38.347 ; n_counter:hcount|count[1]  ; n_counter:vcount|count[8] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.040     ; 1.600      ;
; 38.347 ; n_counter:hcount|count[1]  ; n_counter:vcount|count[7] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.040     ; 1.600      ;
; 38.347 ; n_counter:hcount|count[1]  ; n_counter:vcount|count[6] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.040     ; 1.600      ;
; 38.347 ; n_counter:hcount|count[1]  ; n_counter:vcount|count[5] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.040     ; 1.600      ;
; 38.347 ; n_counter:hcount|count[1]  ; n_counter:vcount|count[4] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.040     ; 1.600      ;
; 38.347 ; n_counter:hcount|count[1]  ; n_counter:vcount|count[3] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.040     ; 1.600      ;
; 38.347 ; n_counter:hcount|count[1]  ; n_counter:vcount|count[2] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.040     ; 1.600      ;
; 38.347 ; n_counter:hcount|count[1]  ; n_counter:vcount|count[1] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.040     ; 1.600      ;
; 38.347 ; n_counter:hcount|count[1]  ; n_counter:vcount|count[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.040     ; 1.600      ;
; 38.362 ; n_counter:hcount|count[10] ; n_counter:vcount|count[9] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.040     ; 1.585      ;
; 38.362 ; n_counter:hcount|count[10] ; n_counter:vcount|count[8] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.040     ; 1.585      ;
; 38.362 ; n_counter:hcount|count[10] ; n_counter:vcount|count[7] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.040     ; 1.585      ;
; 38.362 ; n_counter:hcount|count[10] ; n_counter:vcount|count[6] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.040     ; 1.585      ;
; 38.362 ; n_counter:hcount|count[10] ; n_counter:vcount|count[5] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.040     ; 1.585      ;
; 38.362 ; n_counter:hcount|count[10] ; n_counter:vcount|count[4] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.040     ; 1.585      ;
; 38.362 ; n_counter:hcount|count[10] ; n_counter:vcount|count[3] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.040     ; 1.585      ;
; 38.362 ; n_counter:hcount|count[10] ; n_counter:vcount|count[2] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.040     ; 1.585      ;
; 38.362 ; n_counter:hcount|count[10] ; n_counter:vcount|count[1] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.040     ; 1.585      ;
; 38.362 ; n_counter:hcount|count[10] ; n_counter:vcount|count[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.040     ; 1.585      ;
; 38.409 ; n_counter:hcount|count[3]  ; n_counter:vcount|count[9] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.040     ; 1.538      ;
; 38.409 ; n_counter:hcount|count[3]  ; n_counter:vcount|count[8] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.040     ; 1.538      ;
; 38.409 ; n_counter:hcount|count[3]  ; n_counter:vcount|count[7] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.040     ; 1.538      ;
; 38.409 ; n_counter:hcount|count[3]  ; n_counter:vcount|count[6] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.040     ; 1.538      ;
; 38.409 ; n_counter:hcount|count[3]  ; n_counter:vcount|count[5] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.040     ; 1.538      ;
; 38.409 ; n_counter:hcount|count[3]  ; n_counter:vcount|count[4] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.040     ; 1.538      ;
; 38.409 ; n_counter:hcount|count[3]  ; n_counter:vcount|count[3] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.040     ; 1.538      ;
; 38.409 ; n_counter:hcount|count[3]  ; n_counter:vcount|count[2] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.040     ; 1.538      ;
; 38.409 ; n_counter:hcount|count[3]  ; n_counter:vcount|count[1] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.040     ; 1.538      ;
; 38.409 ; n_counter:hcount|count[3]  ; n_counter:vcount|count[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.040     ; 1.538      ;
+--------+----------------------------+---------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                          ;
+-------+----------------------------+----------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock                                             ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; 0.203 ; n_counter:vcount|count[9]  ; n_counter:vcount|count[9]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.329      ;
; 0.302 ; n_counter:hcount|count[1]  ; n_counter:hcount|count[1]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.428      ;
; 0.304 ; n_counter:vcount|count[7]  ; n_counter:vcount|count[7]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.430      ;
; 0.306 ; n_counter:hcount|count[8]  ; n_counter:hcount|count[8]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.432      ;
; 0.307 ; n_counter:hcount|count[3]  ; n_counter:hcount|count[3]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.433      ;
; 0.308 ; n_counter:hcount|count[7]  ; n_counter:hcount|count[7]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.434      ;
; 0.309 ; n_counter:vcount|count[3]  ; n_counter:vcount|count[3]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.435      ;
; 0.309 ; n_counter:vcount|count[2]  ; n_counter:vcount|count[2]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.435      ;
; 0.309 ; n_counter:hcount|count[5]  ; n_counter:hcount|count[5]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.435      ;
; 0.310 ; n_counter:vcount|count[8]  ; n_counter:vcount|count[8]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.436      ;
; 0.310 ; n_counter:vcount|count[4]  ; n_counter:vcount|count[4]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.436      ;
; 0.310 ; n_counter:vcount|count[1]  ; n_counter:vcount|count[1]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.436      ;
; 0.310 ; n_counter:hcount|count[6]  ; n_counter:hcount|count[6]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.436      ;
; 0.311 ; n_counter:vcount|count[6]  ; n_counter:vcount|count[6]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.437      ;
; 0.315 ; n_counter:hcount|count[9]  ; n_counter:hcount|count[9]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.441      ;
; 0.315 ; n_counter:hcount|count[4]  ; n_counter:hcount|count[4]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.441      ;
; 0.316 ; n_counter:hcount|count[0]  ; n_counter:hcount|count[0]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.442      ;
; 0.366 ; n_counter:hcount|count[2]  ; n_counter:hcount|count[2]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.492      ;
; 0.368 ; n_counter:hcount|count[10] ; n_counter:hcount|count[10] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.494      ;
; 0.377 ; n_counter:vcount|count[5]  ; n_counter:vcount|count[5]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.503      ;
; 0.386 ; n_counter:vcount|count[0]  ; n_counter:vcount|count[0]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.512      ;
; 0.451 ; n_counter:hcount|count[1]  ; n_counter:hcount|count[2]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.577      ;
; 0.453 ; n_counter:vcount|count[7]  ; n_counter:vcount|count[8]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.579      ;
; 0.456 ; n_counter:hcount|count[3]  ; n_counter:hcount|count[4]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.582      ;
; 0.457 ; n_counter:hcount|count[7]  ; n_counter:hcount|count[8]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.583      ;
; 0.458 ; n_counter:vcount|count[3]  ; n_counter:vcount|count[4]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.584      ;
; 0.458 ; n_counter:hcount|count[5]  ; n_counter:hcount|count[6]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.584      ;
; 0.459 ; n_counter:vcount|count[1]  ; n_counter:vcount|count[2]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.585      ;
; 0.463 ; n_counter:hcount|count[0]  ; n_counter:hcount|count[1]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.589      ;
; 0.464 ; n_counter:hcount|count[8]  ; n_counter:hcount|count[9]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.590      ;
; 0.464 ; n_counter:hcount|count[9]  ; n_counter:hcount|count[10] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.590      ;
; 0.466 ; n_counter:hcount|count[0]  ; n_counter:hcount|count[2]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.592      ;
; 0.467 ; n_counter:vcount|count[2]  ; n_counter:vcount|count[3]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.593      ;
; 0.467 ; n_counter:hcount|count[8]  ; n_counter:hcount|count[10] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.593      ;
; 0.468 ; n_counter:vcount|count[8]  ; n_counter:vcount|count[9]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.594      ;
; 0.468 ; n_counter:hcount|count[6]  ; n_counter:hcount|count[7]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.594      ;
; 0.468 ; n_counter:vcount|count[4]  ; n_counter:vcount|count[5]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.594      ;
; 0.469 ; n_counter:vcount|count[6]  ; n_counter:vcount|count[7]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.595      ;
; 0.470 ; n_counter:vcount|count[2]  ; n_counter:vcount|count[4]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.596      ;
; 0.471 ; n_counter:vcount|count[4]  ; n_counter:vcount|count[6]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.597      ;
; 0.471 ; n_counter:hcount|count[6]  ; n_counter:hcount|count[8]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.597      ;
; 0.472 ; n_counter:vcount|count[6]  ; n_counter:vcount|count[8]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.598      ;
; 0.473 ; n_counter:hcount|count[4]  ; n_counter:hcount|count[5]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.599      ;
; 0.476 ; n_counter:hcount|count[4]  ; n_counter:hcount|count[6]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.602      ;
; 0.514 ; n_counter:hcount|count[1]  ; n_counter:hcount|count[3]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.640      ;
; 0.516 ; n_counter:vcount|count[7]  ; n_counter:vcount|count[9]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.642      ;
; 0.517 ; n_counter:hcount|count[1]  ; n_counter:hcount|count[4]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.643      ;
; 0.519 ; n_counter:hcount|count[3]  ; n_counter:hcount|count[5]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.645      ;
; 0.520 ; n_counter:hcount|count[7]  ; n_counter:hcount|count[9]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.646      ;
; 0.521 ; n_counter:hcount|count[5]  ; n_counter:hcount|count[7]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.647      ;
; 0.521 ; n_counter:vcount|count[3]  ; n_counter:vcount|count[5]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.647      ;
; 0.522 ; n_counter:vcount|count[1]  ; n_counter:vcount|count[3]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.648      ;
; 0.522 ; n_counter:hcount|count[3]  ; n_counter:hcount|count[6]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.648      ;
; 0.523 ; n_counter:hcount|count[7]  ; n_counter:hcount|count[10] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.649      ;
; 0.524 ; n_counter:vcount|count[3]  ; n_counter:vcount|count[6]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.650      ;
; 0.524 ; n_counter:hcount|count[5]  ; n_counter:hcount|count[8]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.650      ;
; 0.524 ; n_counter:hcount|count[2]  ; n_counter:hcount|count[3]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.650      ;
; 0.525 ; n_counter:vcount|count[1]  ; n_counter:vcount|count[4]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.651      ;
; 0.526 ; n_counter:vcount|count[5]  ; n_counter:vcount|count[6]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.652      ;
; 0.527 ; n_counter:hcount|count[2]  ; n_counter:hcount|count[4]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.653      ;
; 0.529 ; n_counter:hcount|count[0]  ; n_counter:hcount|count[3]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.655      ;
; 0.532 ; n_counter:hcount|count[0]  ; n_counter:hcount|count[4]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.658      ;
; 0.533 ; n_counter:vcount|count[0]  ; n_counter:vcount|count[1]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.659      ;
; 0.533 ; n_counter:vcount|count[2]  ; n_counter:vcount|count[5]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.659      ;
; 0.534 ; n_counter:vcount|count[4]  ; n_counter:vcount|count[7]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.660      ;
; 0.534 ; n_counter:hcount|count[6]  ; n_counter:hcount|count[9]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.660      ;
; 0.535 ; n_counter:vcount|count[6]  ; n_counter:vcount|count[9]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.661      ;
; 0.536 ; n_counter:vcount|count[0]  ; n_counter:vcount|count[2]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.662      ;
; 0.536 ; n_counter:vcount|count[2]  ; n_counter:vcount|count[6]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.662      ;
; 0.537 ; n_counter:vcount|count[4]  ; n_counter:vcount|count[8]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.663      ;
; 0.537 ; n_counter:hcount|count[6]  ; n_counter:hcount|count[10] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.663      ;
; 0.539 ; n_counter:hcount|count[4]  ; n_counter:hcount|count[7]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.665      ;
; 0.542 ; n_counter:hcount|count[4]  ; n_counter:hcount|count[8]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.668      ;
; 0.580 ; n_counter:hcount|count[1]  ; n_counter:hcount|count[5]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.706      ;
; 0.583 ; n_counter:hcount|count[1]  ; n_counter:hcount|count[6]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.709      ;
; 0.585 ; n_counter:hcount|count[3]  ; n_counter:hcount|count[7]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.711      ;
; 0.587 ; n_counter:vcount|count[3]  ; n_counter:vcount|count[7]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.713      ;
; 0.587 ; n_counter:hcount|count[5]  ; n_counter:hcount|count[9]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.713      ;
; 0.588 ; n_counter:vcount|count[1]  ; n_counter:vcount|count[5]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.714      ;
; 0.588 ; n_counter:hcount|count[3]  ; n_counter:hcount|count[8]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.714      ;
; 0.589 ; n_counter:vcount|count[5]  ; n_counter:vcount|count[7]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.715      ;
; 0.590 ; n_counter:vcount|count[3]  ; n_counter:vcount|count[8]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.716      ;
; 0.590 ; n_counter:hcount|count[5]  ; n_counter:hcount|count[10] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.716      ;
; 0.590 ; n_counter:hcount|count[2]  ; n_counter:hcount|count[5]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.716      ;
; 0.591 ; n_counter:vcount|count[1]  ; n_counter:vcount|count[6]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.717      ;
; 0.592 ; n_counter:vcount|count[5]  ; n_counter:vcount|count[8]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.718      ;
; 0.593 ; n_counter:hcount|count[2]  ; n_counter:hcount|count[6]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.719      ;
; 0.595 ; n_counter:hcount|count[0]  ; n_counter:hcount|count[5]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.721      ;
; 0.598 ; n_counter:hcount|count[0]  ; n_counter:hcount|count[6]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.724      ;
; 0.599 ; n_counter:vcount|count[0]  ; n_counter:vcount|count[3]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.725      ;
; 0.599 ; n_counter:vcount|count[2]  ; n_counter:vcount|count[7]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.725      ;
; 0.600 ; n_counter:vcount|count[4]  ; n_counter:vcount|count[9]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.726      ;
; 0.602 ; n_counter:vcount|count[0]  ; n_counter:vcount|count[4]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.728      ;
; 0.602 ; n_counter:vcount|count[2]  ; n_counter:vcount|count[8]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.728      ;
; 0.605 ; n_counter:hcount|count[4]  ; n_counter:hcount|count[9]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.731      ;
; 0.608 ; n_counter:hcount|count[4]  ; n_counter:hcount|count[10] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.734      ;
; 0.646 ; n_counter:hcount|count[1]  ; n_counter:hcount|count[7]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.772      ;
; 0.649 ; n_counter:hcount|count[1]  ; n_counter:hcount|count[8]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.775      ;
; 0.651 ; n_counter:hcount|count[3]  ; n_counter:hcount|count[9]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.777      ;
; 0.653 ; n_counter:vcount|count[3]  ; n_counter:vcount|count[9]  ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.779      ;
+-------+----------------------------+----------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                   ;
+-----------------------------------------------------------+--------+-------+----------+---------+---------------------+
; Clock                                                     ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                                          ; 36.223 ; 0.203 ; N/A      ; N/A     ; 9.574               ;
;  CLK                                                      ; N/A    ; N/A   ; N/A      ; N/A     ; 9.574               ;
;  PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 36.223 ; 0.203 ; N/A      ; N/A     ; 19.708              ;
; Design-wide TNS                                           ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLK                                                      ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+-----------------------------------------------------------+--------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; NCLK          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GREST         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HD            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VD            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DEN           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fila[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fila[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fila[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fila[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fila[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fila[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fila[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fila[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fila[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fila[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; columna[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; columna[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; columna[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; columna[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; columna[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; columna[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; columna[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; columna[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; columna[8]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; columna[9]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; columna[10]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; RST_N                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLK                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; NCLK          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; GREST         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; HD            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; VD            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; DEN           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; fila[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; fila[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; fila[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; fila[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; fila[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; fila[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; fila[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; fila[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; fila[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; fila[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; columna[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; columna[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; columna[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; columna[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; columna[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; columna[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; columna[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; columna[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; columna[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; columna[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; columna[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; NCLK          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; GREST         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; HD            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; VD            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; DEN           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; fila[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; fila[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; fila[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; fila[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; fila[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; fila[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; fila[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; fila[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; fila[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; fila[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; columna[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; columna[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; columna[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; columna[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; columna[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; columna[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; columna[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; columna[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; columna[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; columna[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; columna[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; NCLK          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; GREST         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; HD            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; VD            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DEN           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; fila[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; fila[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; fila[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; fila[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; fila[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; fila[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; fila[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; fila[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; fila[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; fila[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; columna[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; columna[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; columna[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; columna[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; columna[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; columna[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; columna[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; columna[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; columna[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; columna[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; columna[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                                 ;
+----------------------------------------------------------+----------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                               ; To Clock                                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------------------------+----------------------------------------------------------+----------+----------+----------+----------+
; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 231      ; 0        ; 0        ; 0        ;
+----------------------------------------------------------+----------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                  ;
+----------------------------------------------------------+----------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                               ; To Clock                                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------------------------+----------------------------------------------------------+----------+----------+----------+----------+
; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; 231      ; 0        ; 0        ; 0        ;
+----------------------------------------------------------+----------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 22    ; 22   ;
; Unconstrained Output Ports      ; 26    ; 26   ;
; Unconstrained Output Port Paths ; 62    ; 62   ;
+---------------------------------+-------+------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Status Summary                                                                                                                          ;
+----------------------------------------------------------+----------------------------------------------------------+-----------+-------------+
; Target                                                   ; Clock                                                    ; Type      ; Status      ;
+----------------------------------------------------------+----------------------------------------------------------+-----------+-------------+
; CLK                                                      ; CLK                                                      ; Base      ; Constrained ;
; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] ; Generated ; Constrained ;
+----------------------------------------------------------+----------------------------------------------------------+-----------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; RST_N      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; DEN         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; GREST       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HD          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; NCLK        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; VD          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; columna[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; columna[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; columna[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; columna[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; columna[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; columna[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; columna[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; columna[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; columna[8]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; columna[9]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; columna[10] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fila[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fila[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fila[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fila[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fila[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fila[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fila[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fila[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fila[8]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fila[9]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; RST_N      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; DEN         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; GREST       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HD          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; NCLK        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; VD          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; columna[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; columna[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; columna[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; columna[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; columna[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; columna[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; columna[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; columna[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; columna[8]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; columna[9]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; columna[10] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fila[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fila[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fila[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fila[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fila[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fila[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fila[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fila[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fila[8]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fila[9]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition
    Info: Processing started: Tue Nov 16 10:04:19 2021
Info: Command: quartus_sta VGA_controller -c VGA_controller
Info: qsta_default_script.tcl version: #3
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'VGA_controller.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name CLK CLK
    Info (332110): create_generated_clock -source {PLL_VGA_inst|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 2 -duty_cycle 50.00 -name {PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0]} {PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 36.223
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    36.223               0.000 PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.448
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.448               0.000 PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.891
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.891               0.000 CLK 
    Info (332119):    19.708               0.000 PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 36.555
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    36.555               0.000 PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.405
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.405               0.000 PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.887
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.887               0.000 CLK 
    Info (332119):    19.709               0.000 PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 38.148
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    38.148               0.000 PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.203
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.203               0.000 PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.574
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.574               0.000 CLK 
    Info (332119):    19.781               0.000 PLL_VGA_inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 4835 megabytes
    Info: Processing ended: Tue Nov 16 10:04:22 2021
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


