Timing Analyzer report for proyect2
Wed May 22 11:21:52 2024
Quartus Prime Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Setup: 'state.valid'
 14. Slow 1200mV 85C Model Setup: 'clk_out'
 15. Slow 1200mV 85C Model Hold: 'clk'
 16. Slow 1200mV 85C Model Hold: 'clk_out'
 17. Slow 1200mV 85C Model Hold: 'state.valid'
 18. Slow 1200mV 85C Model Metastability Summary
 19. Slow 1200mV 0C Model Fmax Summary
 20. Slow 1200mV 0C Model Setup Summary
 21. Slow 1200mV 0C Model Hold Summary
 22. Slow 1200mV 0C Model Recovery Summary
 23. Slow 1200mV 0C Model Removal Summary
 24. Slow 1200mV 0C Model Minimum Pulse Width Summary
 25. Slow 1200mV 0C Model Setup: 'clk'
 26. Slow 1200mV 0C Model Setup: 'state.valid'
 27. Slow 1200mV 0C Model Setup: 'clk_out'
 28. Slow 1200mV 0C Model Hold: 'clk'
 29. Slow 1200mV 0C Model Hold: 'clk_out'
 30. Slow 1200mV 0C Model Hold: 'state.valid'
 31. Slow 1200mV 0C Model Metastability Summary
 32. Fast 1200mV 0C Model Setup Summary
 33. Fast 1200mV 0C Model Hold Summary
 34. Fast 1200mV 0C Model Recovery Summary
 35. Fast 1200mV 0C Model Removal Summary
 36. Fast 1200mV 0C Model Minimum Pulse Width Summary
 37. Fast 1200mV 0C Model Setup: 'clk'
 38. Fast 1200mV 0C Model Setup: 'state.valid'
 39. Fast 1200mV 0C Model Setup: 'clk_out'
 40. Fast 1200mV 0C Model Hold: 'clk_out'
 41. Fast 1200mV 0C Model Hold: 'clk'
 42. Fast 1200mV 0C Model Hold: 'state.valid'
 43. Fast 1200mV 0C Model Metastability Summary
 44. Multicorner Timing Analysis Summary
 45. Board Trace Model Assignments
 46. Input Transition Times
 47. Signal Integrity Metrics (Slow 1200mv 0c Model)
 48. Signal Integrity Metrics (Slow 1200mv 85c Model)
 49. Signal Integrity Metrics (Fast 1200mv 0c Model)
 50. Setup Transfers
 51. Hold Transfers
 52. Report TCCS
 53. Report RSKM
 54. Unconstrained Paths Summary
 55. Clock Status Summary
 56. Unconstrained Input Ports
 57. Unconstrained Output Ports
 58. Unconstrained Input Ports
 59. Unconstrained Output Ports
 60. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2023  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                        ;
+-----------------------+--------------------------------------------------------+
; Quartus Prime Version ; Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                 ;
; Revision Name         ; proyect2                                               ;
; Device Family         ; Cyclone IV GX                                          ;
; Device Name           ; EP4CGX15BF14C6                                         ;
; Timing Models         ; Final                                                  ;
; Delay Model           ; Combined                                               ;
; Rise/Fall Delays      ; Enabled                                                ;
+-----------------------+--------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 12          ;
;                            ;             ;
; Average used               ; 1.05        ;
; Maximum used               ; 12          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   1.3%      ;
;     Processors 3-12        ;   0.4%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                   ;
+-------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------+
; Clock Name  ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets         ;
+-------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------+
; clk         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }         ;
; clk_out     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_out }     ;
; state.valid ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { state.valid } ;
+-------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 276.63 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
; 750.75 MHz ; 500.0 MHz       ; clk_out    ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------+
; Slow 1200mV 85C Model Setup Summary  ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; clk         ; -2.615 ; -68.025       ;
; state.valid ; -0.979 ; -3.899        ;
; clk_out     ; -0.332 ; -0.703        ;
+-------------+--------+---------------+


+-------------------------------------+
; Slow 1200mV 85C Model Hold Summary  ;
+-------------+-------+---------------+
; Clock       ; Slack ; End Point TNS ;
+-------------+-------+---------------+
; clk         ; 0.340 ; 0.000         ;
; clk_out     ; 0.355 ; 0.000         ;
; state.valid ; 0.765 ; 0.000         ;
+-------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------------+--------+----------------------------+
; Clock       ; Slack  ; End Point TNS              ;
+-------------+--------+----------------------------+
; clk         ; -3.000 ; -40.000                    ;
; clk_out     ; -1.000 ; -4.000                     ;
; state.valid ; 0.451  ; 0.000                      ;
+-------------+--------+----------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                             ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -2.615 ; cuenta[0]              ; clk_out                ; clk          ; clk         ; 1.000        ; -0.065     ; 3.545      ;
; -2.608 ; cuenta[6]              ; clk_out                ; clk          ; clk         ; 1.000        ; -0.065     ; 3.538      ;
; -2.582 ; cuenta[2]              ; clk_out                ; clk          ; clk         ; 1.000        ; -0.065     ; 3.512      ;
; -2.497 ; cuenta[1]              ; clk_out                ; clk          ; clk         ; 1.000        ; -0.065     ; 3.427      ;
; -2.459 ; cuenta[7]              ; clk_out                ; clk          ; clk         ; 1.000        ; -0.064     ; 3.390      ;
; -2.455 ; cuenta[11]             ; clk_out                ; clk          ; clk         ; 1.000        ; -0.065     ; 3.385      ;
; -2.428 ; cuenta[3]              ; clk_out                ; clk          ; clk         ; 1.000        ; -0.065     ; 3.358      ;
; -2.423 ; cuenta[8]              ; clk_out                ; clk          ; clk         ; 1.000        ; -0.065     ; 3.353      ;
; -2.415 ; cuenta[4]              ; clk_out                ; clk          ; clk         ; 1.000        ; -0.065     ; 3.345      ;
; -2.379 ; state.idle             ; \maqu_est_y_cont:i[11] ; clk          ; clk         ; 1.000        ; -0.065     ; 3.309      ;
; -2.379 ; state.idle             ; \maqu_est_y_cont:i[16] ; clk          ; clk         ; 1.000        ; -0.065     ; 3.309      ;
; -2.379 ; state.idle             ; \maqu_est_y_cont:i[15] ; clk          ; clk         ; 1.000        ; -0.065     ; 3.309      ;
; -2.379 ; state.idle             ; \maqu_est_y_cont:i[18] ; clk          ; clk         ; 1.000        ; -0.065     ; 3.309      ;
; -2.379 ; state.idle             ; \maqu_est_y_cont:i[17] ; clk          ; clk         ; 1.000        ; -0.065     ; 3.309      ;
; -2.336 ; state.idle             ; \maqu_est_y_cont:i[2]  ; clk          ; clk         ; 1.000        ; -0.064     ; 3.267      ;
; -2.336 ; state.idle             ; \maqu_est_y_cont:i[7]  ; clk          ; clk         ; 1.000        ; -0.064     ; 3.267      ;
; -2.336 ; state.idle             ; \maqu_est_y_cont:i[9]  ; clk          ; clk         ; 1.000        ; -0.064     ; 3.267      ;
; -2.332 ; cuenta[9]              ; clk_out                ; clk          ; clk         ; 1.000        ; -0.065     ; 3.262      ;
; -2.313 ; \maqu_est_y_cont:i[0]  ; \maqu_est_y_cont:i[13] ; clk          ; clk         ; 1.000        ; -0.065     ; 3.243      ;
; -2.291 ; cuenta[5]              ; clk_out                ; clk          ; clk         ; 1.000        ; -0.065     ; 3.221      ;
; -2.271 ; \maqu_est_y_cont:i[0]  ; \maqu_est_y_cont:i[14] ; clk          ; clk         ; 1.000        ; -0.065     ; 3.201      ;
; -2.262 ; state.idle             ; \maqu_est_y_cont:i[1]  ; clk          ; clk         ; 1.000        ; -0.064     ; 3.193      ;
; -2.262 ; state.idle             ; \maqu_est_y_cont:i[3]  ; clk          ; clk         ; 1.000        ; -0.064     ; 3.193      ;
; -2.262 ; state.idle             ; \maqu_est_y_cont:i[4]  ; clk          ; clk         ; 1.000        ; -0.064     ; 3.193      ;
; -2.262 ; state.idle             ; \maqu_est_y_cont:i[5]  ; clk          ; clk         ; 1.000        ; -0.064     ; 3.193      ;
; -2.262 ; state.idle             ; \maqu_est_y_cont:i[6]  ; clk          ; clk         ; 1.000        ; -0.064     ; 3.193      ;
; -2.262 ; state.idle             ; \maqu_est_y_cont:i[8]  ; clk          ; clk         ; 1.000        ; -0.064     ; 3.193      ;
; -2.262 ; state.idle             ; \maqu_est_y_cont:i[10] ; clk          ; clk         ; 1.000        ; -0.064     ; 3.193      ;
; -2.262 ; state.idle             ; \maqu_est_y_cont:i[12] ; clk          ; clk         ; 1.000        ; -0.064     ; 3.193      ;
; -2.262 ; state.idle             ; \maqu_est_y_cont:i[13] ; clk          ; clk         ; 1.000        ; -0.064     ; 3.193      ;
; -2.262 ; state.idle             ; \maqu_est_y_cont:i[14] ; clk          ; clk         ; 1.000        ; -0.064     ; 3.193      ;
; -2.262 ; state.idle             ; \maqu_est_y_cont:i[0]  ; clk          ; clk         ; 1.000        ; -0.064     ; 3.193      ;
; -2.200 ; cuenta[10]             ; clk_out                ; clk          ; clk         ; 1.000        ; -0.065     ; 3.130      ;
; -2.172 ; \maqu_est_y_cont:i[1]  ; \maqu_est_y_cont:i[18] ; clk          ; clk         ; 1.000        ; -0.066     ; 3.101      ;
; -2.167 ; \maqu_est_y_cont:i[0]  ; \maqu_est_y_cont:i[15] ; clk          ; clk         ; 1.000        ; -0.066     ; 3.096      ;
; -2.167 ; \maqu_est_y_cont:i[0]  ; \maqu_est_y_cont:i[17] ; clk          ; clk         ; 1.000        ; -0.066     ; 3.096      ;
; -2.167 ; \maqu_est_y_cont:i[0]  ; \maqu_est_y_cont:i[18] ; clk          ; clk         ; 1.000        ; -0.066     ; 3.096      ;
; -2.166 ; \maqu_est_y_cont:i[0]  ; \maqu_est_y_cont:i[11] ; clk          ; clk         ; 1.000        ; -0.066     ; 3.095      ;
; -2.166 ; \maqu_est_y_cont:i[0]  ; \maqu_est_y_cont:i[16] ; clk          ; clk         ; 1.000        ; -0.066     ; 3.095      ;
; -2.136 ; \maqu_est_y_cont:i[1]  ; \maqu_est_y_cont:i[12] ; clk          ; clk         ; 1.000        ; -0.065     ; 3.066      ;
; -2.110 ; \maqu_est_y_cont:i[1]  ; \maqu_est_y_cont:i[14] ; clk          ; clk         ; 1.000        ; -0.065     ; 3.040      ;
; -2.101 ; \maqu_est_y_cont:i[5]  ; \maqu_est_y_cont:i[13] ; clk          ; clk         ; 1.000        ; -0.065     ; 3.031      ;
; -2.094 ; cuenta[12]             ; clk_out                ; clk          ; clk         ; 1.000        ; -0.064     ; 3.025      ;
; -2.081 ; \maqu_est_y_cont:i[0]  ; \maqu_est_y_cont:i[12] ; clk          ; clk         ; 1.000        ; -0.065     ; 3.011      ;
; -2.059 ; \maqu_est_y_cont:i[5]  ; \maqu_est_y_cont:i[14] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.989      ;
; -2.056 ; \maqu_est_y_cont:i[0]  ; state.debounce         ; clk          ; clk         ; 1.000        ; -0.065     ; 2.986      ;
; -2.054 ; \maqu_est_y_cont:i[15] ; \maqu_est_y_cont:i[13] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.986      ;
; -2.050 ; \maqu_est_y_cont:i[3]  ; \maqu_est_y_cont:i[18] ; clk          ; clk         ; 1.000        ; -0.066     ; 2.979      ;
; -2.048 ; \maqu_est_y_cont:i[1]  ; \maqu_est_y_cont:i[17] ; clk          ; clk         ; 1.000        ; -0.066     ; 2.977      ;
; -2.033 ; \maqu_est_y_cont:i[0]  ; \maqu_est_y_cont:i[5]  ; clk          ; clk         ; 1.000        ; -0.065     ; 2.963      ;
; -2.032 ; \maqu_est_y_cont:i[0]  ; \maqu_est_y_cont:i[10] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.962      ;
; -2.031 ; \maqu_est_y_cont:i[0]  ; \maqu_est_y_cont:i[4]  ; clk          ; clk         ; 1.000        ; -0.065     ; 2.961      ;
; -2.030 ; \maqu_est_y_cont:i[0]  ; \maqu_est_y_cont:i[8]  ; clk          ; clk         ; 1.000        ; -0.065     ; 2.960      ;
; -2.028 ; \maqu_est_y_cont:i[0]  ; \maqu_est_y_cont:i[0]  ; clk          ; clk         ; 1.000        ; -0.065     ; 2.958      ;
; -2.026 ; \maqu_est_y_cont:i[0]  ; state.verif            ; clk          ; clk         ; 1.000        ; -0.065     ; 2.956      ;
; -2.026 ; \maqu_est_y_cont:i[0]  ; \maqu_est_y_cont:i[3]  ; clk          ; clk         ; 1.000        ; -0.065     ; 2.956      ;
; -2.025 ; \maqu_est_y_cont:i[0]  ; \maqu_est_y_cont:i[6]  ; clk          ; clk         ; 1.000        ; -0.065     ; 2.955      ;
; -2.022 ; \maqu_est_y_cont:i[0]  ; \maqu_est_y_cont:i[1]  ; clk          ; clk         ; 1.000        ; -0.065     ; 2.952      ;
; -2.020 ; \maqu_est_y_cont:i[1]  ; \maqu_est_y_cont:i[10] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.950      ;
; -2.014 ; \maqu_est_y_cont:i[3]  ; \maqu_est_y_cont:i[12] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.944      ;
; -2.012 ; \maqu_est_y_cont:i[15] ; \maqu_est_y_cont:i[14] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.944      ;
; -2.012 ; \maqu_est_y_cont:i[9]  ; \maqu_est_y_cont:i[18] ; clk          ; clk         ; 1.000        ; -0.066     ; 2.941      ;
; -2.004 ; \maqu_est_y_cont:i[4]  ; \maqu_est_y_cont:i[13] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.934      ;
; -1.994 ; \maqu_est_y_cont:i[1]  ; \maqu_est_y_cont:i[13] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.924      ;
; -1.988 ; \maqu_est_y_cont:i[3]  ; \maqu_est_y_cont:i[14] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.918      ;
; -1.985 ; \maqu_est_y_cont:i[17] ; \maqu_est_y_cont:i[13] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.917      ;
; -1.984 ; \maqu_est_y_cont:i[18] ; \maqu_est_y_cont:i[13] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.916      ;
; -1.976 ; \maqu_est_y_cont:i[9]  ; \maqu_est_y_cont:i[12] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.906      ;
; -1.962 ; \maqu_est_y_cont:i[4]  ; \maqu_est_y_cont:i[14] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.892      ;
; -1.955 ; \maqu_est_y_cont:i[5]  ; \maqu_est_y_cont:i[15] ; clk          ; clk         ; 1.000        ; -0.066     ; 2.884      ;
; -1.955 ; \maqu_est_y_cont:i[5]  ; \maqu_est_y_cont:i[17] ; clk          ; clk         ; 1.000        ; -0.066     ; 2.884      ;
; -1.955 ; \maqu_est_y_cont:i[5]  ; \maqu_est_y_cont:i[18] ; clk          ; clk         ; 1.000        ; -0.066     ; 2.884      ;
; -1.954 ; \maqu_est_y_cont:i[5]  ; \maqu_est_y_cont:i[11] ; clk          ; clk         ; 1.000        ; -0.066     ; 2.883      ;
; -1.954 ; \maqu_est_y_cont:i[5]  ; \maqu_est_y_cont:i[16] ; clk          ; clk         ; 1.000        ; -0.066     ; 2.883      ;
; -1.950 ; \maqu_est_y_cont:i[9]  ; \maqu_est_y_cont:i[14] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.880      ;
; -1.943 ; \maqu_est_y_cont:i[17] ; \maqu_est_y_cont:i[14] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.875      ;
; -1.942 ; \maqu_est_y_cont:i[18] ; \maqu_est_y_cont:i[14] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.874      ;
; -1.941 ; \maqu_est_y_cont:i[15] ; \maqu_est_y_cont:i[15] ; clk          ; clk         ; 1.000        ; -0.064     ; 2.872      ;
; -1.941 ; \maqu_est_y_cont:i[15] ; \maqu_est_y_cont:i[18] ; clk          ; clk         ; 1.000        ; -0.064     ; 2.872      ;
; -1.941 ; \maqu_est_y_cont:i[15] ; \maqu_est_y_cont:i[17] ; clk          ; clk         ; 1.000        ; -0.064     ; 2.872      ;
; -1.940 ; \maqu_est_y_cont:i[15] ; \maqu_est_y_cont:i[11] ; clk          ; clk         ; 1.000        ; -0.064     ; 2.871      ;
; -1.940 ; \maqu_est_y_cont:i[15] ; \maqu_est_y_cont:i[16] ; clk          ; clk         ; 1.000        ; -0.064     ; 2.871      ;
; -1.930 ; \maqu_est_y_cont:i[1]  ; \maqu_est_y_cont:i[15] ; clk          ; clk         ; 1.000        ; -0.066     ; 2.859      ;
; -1.927 ; \maqu_est_y_cont:i[1]  ; \maqu_est_y_cont:i[16] ; clk          ; clk         ; 1.000        ; -0.066     ; 2.856      ;
; -1.926 ; \maqu_est_y_cont:i[3]  ; \maqu_est_y_cont:i[17] ; clk          ; clk         ; 1.000        ; -0.066     ; 2.855      ;
; -1.909 ; \maqu_est_y_cont:i[0]  ; \maqu_est_y_cont:i[2]  ; clk          ; clk         ; 1.000        ; -0.065     ; 2.839      ;
; -1.908 ; \maqu_est_y_cont:i[0]  ; \maqu_est_y_cont:i[7]  ; clk          ; clk         ; 1.000        ; -0.065     ; 2.838      ;
; -1.908 ; \maqu_est_y_cont:i[0]  ; \maqu_est_y_cont:i[9]  ; clk          ; clk         ; 1.000        ; -0.065     ; 2.838      ;
; -1.902 ; \maqu_est_y_cont:i[12] ; \maqu_est_y_cont:i[13] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.832      ;
; -1.898 ; \maqu_est_y_cont:i[3]  ; \maqu_est_y_cont:i[10] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.828      ;
; -1.891 ; \maqu_est_y_cont:i[14] ; \maqu_est_y_cont:i[13] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.821      ;
; -1.890 ; \maqu_est_y_cont:i[18] ; \maqu_est_y_cont:i[15] ; clk          ; clk         ; 1.000        ; -0.064     ; 2.821      ;
; -1.890 ; \maqu_est_y_cont:i[18] ; \maqu_est_y_cont:i[18] ; clk          ; clk         ; 1.000        ; -0.064     ; 2.821      ;
; -1.890 ; \maqu_est_y_cont:i[18] ; \maqu_est_y_cont:i[17] ; clk          ; clk         ; 1.000        ; -0.064     ; 2.821      ;
; -1.889 ; \maqu_est_y_cont:i[17] ; \maqu_est_y_cont:i[15] ; clk          ; clk         ; 1.000        ; -0.064     ; 2.820      ;
; -1.889 ; \maqu_est_y_cont:i[17] ; \maqu_est_y_cont:i[18] ; clk          ; clk         ; 1.000        ; -0.064     ; 2.820      ;
; -1.889 ; \maqu_est_y_cont:i[17] ; \maqu_est_y_cont:i[17] ; clk          ; clk         ; 1.000        ; -0.064     ; 2.820      ;
; -1.889 ; \maqu_est_y_cont:i[18] ; \maqu_est_y_cont:i[11] ; clk          ; clk         ; 1.000        ; -0.064     ; 2.820      ;
; -1.889 ; \maqu_est_y_cont:i[18] ; \maqu_est_y_cont:i[16] ; clk          ; clk         ; 1.000        ; -0.064     ; 2.820      ;
; -1.888 ; \maqu_est_y_cont:i[17] ; \maqu_est_y_cont:i[11] ; clk          ; clk         ; 1.000        ; -0.064     ; 2.819      ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'state.valid'                                                             ;
+--------+-------------+-----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-----------+--------------+-------------+--------------+------------+------------+
; -0.979 ; cuenta_4[1] ; indice[1] ; clk_out      ; state.valid ; 0.500        ; 0.035      ; 0.613      ;
; -0.975 ; cuenta_4[3] ; indice[3] ; clk_out      ; state.valid ; 0.500        ; 0.032      ; 0.611      ;
; -0.973 ; cuenta_4[2] ; indice[2] ; clk_out      ; state.valid ; 0.500        ; 0.034      ; 0.622      ;
; -0.972 ; cuenta_4[0] ; indice[0] ; clk_out      ; state.valid ; 0.500        ; 0.033      ; 0.620      ;
+--------+-------------+-----------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_out'                                                                   ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; -0.332 ; cuenta_4[2] ; cuenta_4[3] ; clk_out      ; clk_out     ; 1.000        ; -0.065     ; 1.262      ;
; -0.327 ; cuenta_4[1] ; cuenta_4[3] ; clk_out      ; clk_out     ; 1.000        ; -0.065     ; 1.257      ;
; -0.166 ; state.idle  ; cuenta_4[1] ; clk          ; clk_out     ; 1.000        ; 0.105      ; 1.256      ;
; -0.162 ; state.idle  ; cuenta_4[2] ; clk          ; clk_out     ; 1.000        ; 0.105      ; 1.252      ;
; -0.092 ; cuenta_4[0] ; cuenta_4[3] ; clk_out      ; clk_out     ; 1.000        ; -0.065     ; 1.022      ;
; -0.043 ; state.idle  ; cuenta_4[0] ; clk          ; clk_out     ; 1.000        ; 0.105      ; 1.133      ;
; -0.034 ; state.idle  ; cuenta_4[3] ; clk          ; clk_out     ; 1.000        ; 0.105      ; 1.124      ;
; 0.006  ; cuenta_4[0] ; cuenta_4[2] ; clk_out      ; clk_out     ; 1.000        ; -0.065     ; 0.924      ;
; 0.215  ; cuenta_4[0] ; cuenta_4[1] ; clk_out      ; clk_out     ; 1.000        ; -0.065     ; 0.715      ;
; 0.220  ; cuenta_4[1] ; cuenta_4[2] ; clk_out      ; clk_out     ; 1.000        ; -0.065     ; 0.710      ;
; 0.271  ; cuenta_4[0] ; cuenta_4[0] ; clk_out      ; clk_out     ; 1.000        ; -0.065     ; 0.659      ;
; 0.271  ; cuenta_4[3] ; cuenta_4[3] ; clk_out      ; clk_out     ; 1.000        ; -0.065     ; 0.659      ;
; 0.271  ; cuenta_4[2] ; cuenta_4[2] ; clk_out      ; clk_out     ; 1.000        ; -0.065     ; 0.659      ;
; 0.271  ; cuenta_4[1] ; cuenta_4[1] ; clk_out      ; clk_out     ; 1.000        ; -0.065     ; 0.659      ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                             ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; 0.340 ; state.valid            ; \maqu_est_y_cont:i[0]  ; state.valid  ; clk         ; 0.000        ; 2.314      ; 3.040      ;
; 0.340 ; state.valid            ; \maqu_est_y_cont:i[1]  ; state.valid  ; clk         ; 0.000        ; 2.314      ; 3.040      ;
; 0.340 ; state.valid            ; \maqu_est_y_cont:i[3]  ; state.valid  ; clk         ; 0.000        ; 2.314      ; 3.040      ;
; 0.340 ; state.valid            ; \maqu_est_y_cont:i[4]  ; state.valid  ; clk         ; 0.000        ; 2.314      ; 3.040      ;
; 0.340 ; state.valid            ; \maqu_est_y_cont:i[5]  ; state.valid  ; clk         ; 0.000        ; 2.314      ; 3.040      ;
; 0.340 ; state.valid            ; \maqu_est_y_cont:i[6]  ; state.valid  ; clk         ; 0.000        ; 2.314      ; 3.040      ;
; 0.340 ; state.valid            ; \maqu_est_y_cont:i[8]  ; state.valid  ; clk         ; 0.000        ; 2.314      ; 3.040      ;
; 0.340 ; state.valid            ; \maqu_est_y_cont:i[10] ; state.valid  ; clk         ; 0.000        ; 2.314      ; 3.040      ;
; 0.340 ; state.valid            ; \maqu_est_y_cont:i[12] ; state.valid  ; clk         ; 0.000        ; 2.314      ; 3.040      ;
; 0.340 ; state.valid            ; \maqu_est_y_cont:i[13] ; state.valid  ; clk         ; 0.000        ; 2.314      ; 3.040      ;
; 0.340 ; state.valid            ; \maqu_est_y_cont:i[14] ; state.valid  ; clk         ; 0.000        ; 2.314      ; 3.040      ;
; 0.356 ; state.debounce         ; state.debounce         ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.412 ; state.valid            ; \maqu_est_y_cont:i[2]  ; state.valid  ; clk         ; 0.000        ; 2.314      ; 3.112      ;
; 0.412 ; state.valid            ; \maqu_est_y_cont:i[7]  ; state.valid  ; clk         ; 0.000        ; 2.314      ; 3.112      ;
; 0.412 ; state.valid            ; \maqu_est_y_cont:i[9]  ; state.valid  ; clk         ; 0.000        ; 2.314      ; 3.112      ;
; 0.454 ; state.valid            ; \maqu_est_y_cont:i[11] ; state.valid  ; clk         ; 0.000        ; 2.312      ; 3.152      ;
; 0.454 ; state.valid            ; \maqu_est_y_cont:i[16] ; state.valid  ; clk         ; 0.000        ; 2.312      ; 3.152      ;
; 0.454 ; state.valid            ; \maqu_est_y_cont:i[15] ; state.valid  ; clk         ; 0.000        ; 2.312      ; 3.152      ;
; 0.454 ; state.valid            ; \maqu_est_y_cont:i[18] ; state.valid  ; clk         ; 0.000        ; 2.312      ; 3.152      ;
; 0.454 ; state.valid            ; \maqu_est_y_cont:i[17] ; state.valid  ; clk         ; 0.000        ; 2.312      ; 3.152      ;
; 0.519 ; clk_out                ; clk_out                ; clk_out      ; clk         ; 0.000        ; 2.303      ; 3.208      ;
; 0.571 ; cuenta[11]             ; cuenta[11]             ; clk          ; clk         ; 0.000        ; 0.065      ; 0.793      ;
; 0.572 ; cuenta[10]             ; cuenta[10]             ; clk          ; clk         ; 0.000        ; 0.065      ; 0.794      ;
; 0.572 ; cuenta[5]              ; cuenta[5]              ; clk          ; clk         ; 0.000        ; 0.065      ; 0.794      ;
; 0.572 ; cuenta[1]              ; cuenta[1]              ; clk          ; clk         ; 0.000        ; 0.065      ; 0.794      ;
; 0.573 ; cuenta[2]              ; cuenta[2]              ; clk          ; clk         ; 0.000        ; 0.065      ; 0.795      ;
; 0.574 ; cuenta[6]              ; cuenta[6]              ; clk          ; clk         ; 0.000        ; 0.065      ; 0.796      ;
; 0.574 ; cuenta[4]              ; cuenta[4]              ; clk          ; clk         ; 0.000        ; 0.065      ; 0.796      ;
; 0.626 ; state.valid            ; state.debounce         ; state.valid  ; clk         ; 0.000        ; 2.313      ; 3.325      ;
; 0.652 ; state.valid            ; state.valid            ; state.valid  ; clk         ; 0.000        ; 2.314      ; 3.352      ;
; 0.689 ; state.valid            ; state.idle             ; state.valid  ; clk         ; 0.000        ; 2.313      ; 3.388      ;
; 0.725 ; state.debounce         ; \maqu_est_y_cont:i[7]  ; clk          ; clk         ; 0.000        ; 0.065      ; 0.947      ;
; 0.725 ; state.debounce         ; \maqu_est_y_cont:i[9]  ; clk          ; clk         ; 0.000        ; 0.065      ; 0.947      ;
; 0.726 ; state.debounce         ; \maqu_est_y_cont:i[2]  ; clk          ; clk         ; 0.000        ; 0.065      ; 0.948      ;
; 0.846 ; cuenta[1]              ; cuenta[2]              ; clk          ; clk         ; 0.000        ; 0.065      ; 1.068      ;
; 0.846 ; cuenta[5]              ; cuenta[6]              ; clk          ; clk         ; 0.000        ; 0.065      ; 1.068      ;
; 0.846 ; cuenta[3]              ; cuenta[4]              ; clk          ; clk         ; 0.000        ; 0.065      ; 1.068      ;
; 0.849 ; cuenta[9]              ; cuenta[10]             ; clk          ; clk         ; 0.000        ; 0.065      ; 1.071      ;
; 0.853 ; \maqu_est_y_cont:i[2]  ; \maqu_est_y_cont:i[2]  ; clk          ; clk         ; 0.000        ; 0.065      ; 1.075      ;
; 0.860 ; cuenta[10]             ; cuenta[11]             ; clk          ; clk         ; 0.000        ; 0.065      ; 1.082      ;
; 0.861 ; cuenta[4]              ; cuenta[5]              ; clk          ; clk         ; 0.000        ; 0.065      ; 1.083      ;
; 0.863 ; cuenta[3]              ; cuenta[3]              ; clk          ; clk         ; 0.000        ; 0.065      ; 1.085      ;
; 0.863 ; cuenta[0]              ; cuenta[1]              ; clk          ; clk         ; 0.000        ; 0.065      ; 1.085      ;
; 0.863 ; cuenta[4]              ; cuenta[6]              ; clk          ; clk         ; 0.000        ; 0.065      ; 1.085      ;
; 0.863 ; cuenta[2]              ; cuenta[4]              ; clk          ; clk         ; 0.000        ; 0.065      ; 1.085      ;
; 0.865 ; cuenta[0]              ; cuenta[2]              ; clk          ; clk         ; 0.000        ; 0.065      ; 1.087      ;
; 0.865 ; cuenta[8]              ; cuenta[10]             ; clk          ; clk         ; 0.000        ; 0.065      ; 1.087      ;
; 0.869 ; cuenta[9]              ; cuenta[9]              ; clk          ; clk         ; 0.000        ; 0.065      ; 1.091      ;
; 0.871 ; \maqu_est_y_cont:i[7]  ; \maqu_est_y_cont:i[7]  ; clk          ; clk         ; 0.000        ; 0.065      ; 1.093      ;
; 0.875 ; \maqu_est_y_cont:i[18] ; \maqu_est_y_cont:i[18] ; clk          ; clk         ; 0.000        ; 0.064      ; 1.096      ;
; 0.875 ; state.valid            ; \maqu_est_y_cont:i[0]  ; state.valid  ; clk         ; -0.500       ; 2.314      ; 3.075      ;
; 0.875 ; state.valid            ; \maqu_est_y_cont:i[1]  ; state.valid  ; clk         ; -0.500       ; 2.314      ; 3.075      ;
; 0.875 ; state.valid            ; \maqu_est_y_cont:i[3]  ; state.valid  ; clk         ; -0.500       ; 2.314      ; 3.075      ;
; 0.875 ; state.valid            ; \maqu_est_y_cont:i[4]  ; state.valid  ; clk         ; -0.500       ; 2.314      ; 3.075      ;
; 0.875 ; state.valid            ; \maqu_est_y_cont:i[5]  ; state.valid  ; clk         ; -0.500       ; 2.314      ; 3.075      ;
; 0.875 ; state.valid            ; \maqu_est_y_cont:i[6]  ; state.valid  ; clk         ; -0.500       ; 2.314      ; 3.075      ;
; 0.875 ; state.valid            ; \maqu_est_y_cont:i[8]  ; state.valid  ; clk         ; -0.500       ; 2.314      ; 3.075      ;
; 0.875 ; state.valid            ; \maqu_est_y_cont:i[10] ; state.valid  ; clk         ; -0.500       ; 2.314      ; 3.075      ;
; 0.875 ; state.valid            ; \maqu_est_y_cont:i[12] ; state.valid  ; clk         ; -0.500       ; 2.314      ; 3.075      ;
; 0.875 ; state.valid            ; \maqu_est_y_cont:i[13] ; state.valid  ; clk         ; -0.500       ; 2.314      ; 3.075      ;
; 0.875 ; state.valid            ; \maqu_est_y_cont:i[14] ; state.valid  ; clk         ; -0.500       ; 2.314      ; 3.075      ;
; 0.936 ; state.debounce         ; \maqu_est_y_cont:i[14] ; clk          ; clk         ; 0.000        ; 0.065      ; 1.158      ;
; 0.938 ; state.debounce         ; \maqu_est_y_cont:i[1]  ; clk          ; clk         ; 0.000        ; 0.065      ; 1.160      ;
; 0.941 ; state.debounce         ; \maqu_est_y_cont:i[6]  ; clk          ; clk         ; 0.000        ; 0.065      ; 1.163      ;
; 0.941 ; state.debounce         ; \maqu_est_y_cont:i[13] ; clk          ; clk         ; 0.000        ; 0.065      ; 1.163      ;
; 0.942 ; state.debounce         ; state.verif            ; clk          ; clk         ; 0.000        ; 0.065      ; 1.164      ;
; 0.942 ; state.debounce         ; \maqu_est_y_cont:i[3]  ; clk          ; clk         ; 0.000        ; 0.065      ; 1.164      ;
; 0.945 ; state.debounce         ; \maqu_est_y_cont:i[0]  ; clk          ; clk         ; 0.000        ; 0.065      ; 1.167      ;
; 0.949 ; state.debounce         ; \maqu_est_y_cont:i[4]  ; clk          ; clk         ; 0.000        ; 0.065      ; 1.171      ;
; 0.951 ; state.debounce         ; \maqu_est_y_cont:i[5]  ; clk          ; clk         ; 0.000        ; 0.065      ; 1.173      ;
; 0.956 ; cuenta[3]              ; cuenta[5]              ; clk          ; clk         ; 0.000        ; 0.065      ; 1.178      ;
; 0.958 ; cuenta[3]              ; cuenta[6]              ; clk          ; clk         ; 0.000        ; 0.065      ; 1.180      ;
; 0.958 ; cuenta[1]              ; cuenta[4]              ; clk          ; clk         ; 0.000        ; 0.065      ; 1.180      ;
; 0.959 ; cuenta[9]              ; cuenta[11]             ; clk          ; clk         ; 0.000        ; 0.065      ; 1.181      ;
; 0.961 ; \maqu_est_y_cont:i[16] ; \maqu_est_y_cont:i[16] ; clk          ; clk         ; 0.000        ; 0.064      ; 1.182      ;
; 0.969 ; state.valid            ; \maqu_est_y_cont:i[2]  ; state.valid  ; clk         ; -0.500       ; 2.314      ; 3.169      ;
; 0.969 ; state.valid            ; \maqu_est_y_cont:i[7]  ; state.valid  ; clk         ; -0.500       ; 2.314      ; 3.169      ;
; 0.969 ; state.valid            ; \maqu_est_y_cont:i[9]  ; state.valid  ; clk         ; -0.500       ; 2.314      ; 3.169      ;
; 0.973 ; cuenta[2]              ; cuenta[5]              ; clk          ; clk         ; 0.000        ; 0.065      ; 1.195      ;
; 0.975 ; cuenta[6]              ; cuenta[10]             ; clk          ; clk         ; 0.000        ; 0.065      ; 1.197      ;
; 0.975 ; cuenta[2]              ; cuenta[6]              ; clk          ; clk         ; 0.000        ; 0.065      ; 1.197      ;
; 0.975 ; cuenta[8]              ; cuenta[11]             ; clk          ; clk         ; 0.000        ; 0.065      ; 1.197      ;
; 0.977 ; cuenta[0]              ; cuenta[4]              ; clk          ; clk         ; 0.000        ; 0.065      ; 1.199      ;
; 0.977 ; \maqu_est_y_cont:i[11] ; \maqu_est_y_cont:i[11] ; clk          ; clk         ; 0.000        ; 0.064      ; 1.198      ;
; 0.979 ; cuenta[8]              ; cuenta[8]              ; clk          ; clk         ; 0.000        ; 0.065      ; 1.201      ;
; 1.011 ; state.valid            ; \maqu_est_y_cont:i[11] ; state.valid  ; clk         ; -0.500       ; 2.312      ; 3.209      ;
; 1.011 ; state.valid            ; \maqu_est_y_cont:i[16] ; state.valid  ; clk         ; -0.500       ; 2.312      ; 3.209      ;
; 1.011 ; state.valid            ; \maqu_est_y_cont:i[15] ; state.valid  ; clk         ; -0.500       ; 2.312      ; 3.209      ;
; 1.011 ; state.valid            ; \maqu_est_y_cont:i[18] ; state.valid  ; clk         ; -0.500       ; 2.312      ; 3.209      ;
; 1.011 ; state.valid            ; \maqu_est_y_cont:i[17] ; state.valid  ; clk         ; -0.500       ; 2.312      ; 3.209      ;
; 1.036 ; state.debounce         ; \maqu_est_y_cont:i[8]  ; clk          ; clk         ; 0.000        ; 0.065      ; 1.258      ;
; 1.039 ; state.debounce         ; \maqu_est_y_cont:i[10] ; clk          ; clk         ; 0.000        ; 0.065      ; 1.261      ;
; 1.041 ; state.debounce         ; \maqu_est_y_cont:i[12] ; clk          ; clk         ; 0.000        ; 0.065      ; 1.263      ;
; 1.054 ; cuenta[12]             ; cuenta[7]              ; clk          ; clk         ; 0.000        ; 0.064      ; 1.275      ;
; 1.060 ; \maqu_est_y_cont:i[17] ; \maqu_est_y_cont:i[17] ; clk          ; clk         ; 0.000        ; 0.064      ; 1.281      ;
; 1.068 ; cuenta[1]              ; cuenta[5]              ; clk          ; clk         ; 0.000        ; 0.065      ; 1.290      ;
; 1.069 ; \maqu_est_y_cont:i[15] ; \maqu_est_y_cont:i[15] ; clk          ; clk         ; 0.000        ; 0.064      ; 1.290      ;
; 1.069 ; \maqu_est_y_cont:i[1]  ; \maqu_est_y_cont:i[7]  ; clk          ; clk         ; 0.000        ; 0.065      ; 1.291      ;
; 1.069 ; \maqu_est_y_cont:i[1]  ; \maqu_est_y_cont:i[9]  ; clk          ; clk         ; 0.000        ; 0.065      ; 1.291      ;
; 1.069 ; \maqu_est_y_cont:i[1]  ; \maqu_est_y_cont:i[2]  ; clk          ; clk         ; 0.000        ; 0.065      ; 1.291      ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_out'                                                                   ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; 0.355 ; cuenta_4[3] ; cuenta_4[3] ; clk_out      ; clk_out     ; 0.000        ; 0.065      ; 0.577      ;
; 0.355 ; cuenta_4[2] ; cuenta_4[2] ; clk_out      ; clk_out     ; 0.000        ; 0.065      ; 0.577      ;
; 0.355 ; cuenta_4[1] ; cuenta_4[1] ; clk_out      ; clk_out     ; 0.000        ; 0.065      ; 0.577      ;
; 0.355 ; cuenta_4[0] ; cuenta_4[0] ; clk_out      ; clk_out     ; 0.000        ; 0.065      ; 0.577      ;
; 0.382 ; cuenta_4[1] ; cuenta_4[2] ; clk_out      ; clk_out     ; 0.000        ; 0.065      ; 0.604      ;
; 0.386 ; cuenta_4[0] ; cuenta_4[1] ; clk_out      ; clk_out     ; 0.000        ; 0.065      ; 0.608      ;
; 0.440 ; state.idle  ; cuenta_4[0] ; clk          ; clk_out     ; 0.000        ; 0.314      ; 0.941      ;
; 0.516 ; state.idle  ; cuenta_4[3] ; clk          ; clk_out     ; 0.000        ; 0.314      ; 1.017      ;
; 0.584 ; cuenta_4[0] ; cuenta_4[2] ; clk_out      ; clk_out     ; 0.000        ; 0.065      ; 0.806      ;
; 0.615 ; state.idle  ; cuenta_4[2] ; clk          ; clk_out     ; 0.000        ; 0.314      ; 1.116      ;
; 0.619 ; state.idle  ; cuenta_4[1] ; clk          ; clk_out     ; 0.000        ; 0.314      ; 1.120      ;
; 0.677 ; cuenta_4[0] ; cuenta_4[3] ; clk_out      ; clk_out     ; 0.000        ; 0.065      ; 0.899      ;
; 0.857 ; cuenta_4[1] ; cuenta_4[3] ; clk_out      ; clk_out     ; 0.000        ; 0.065      ; 1.079      ;
; 0.868 ; cuenta_4[2] ; cuenta_4[3] ; clk_out      ; clk_out     ; 0.000        ; 0.065      ; 1.090      ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'state.valid'                                                             ;
+-------+-------------+-----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+-----------+--------------+-------------+--------------+------------+------------+
; 0.765 ; cuenta_4[1] ; indice[1] ; clk_out      ; state.valid ; -0.500       ; 0.261      ; 0.546      ;
; 0.771 ; cuenta_4[0] ; indice[0] ; clk_out      ; state.valid ; -0.500       ; 0.259      ; 0.550      ;
; 0.772 ; cuenta_4[3] ; indice[3] ; clk_out      ; state.valid ; -0.500       ; 0.258      ; 0.550      ;
; 0.777 ; cuenta_4[2] ; indice[2] ; clk_out      ; state.valid ; -0.500       ; 0.260      ; 0.557      ;
+-------+-------------+-----------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 307.88 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
; 842.46 MHz ; 500.0 MHz       ; clk_out    ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------+
; Slow 1200mV 0C Model Setup Summary   ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; clk         ; -2.248 ; -57.169       ;
; state.valid ; -0.862 ; -3.430        ;
; clk_out     ; -0.187 ; -0.247        ;
+-------------+--------+---------------+


+-------------------------------------+
; Slow 1200mV 0C Model Hold Summary   ;
+-------------+-------+---------------+
; Clock       ; Slack ; End Point TNS ;
+-------------+-------+---------------+
; clk         ; 0.309 ; 0.000         ;
; clk_out     ; 0.310 ; 0.000         ;
; state.valid ; 0.786 ; 0.000         ;
+-------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------------+--------+---------------------------+
; Clock       ; Slack  ; End Point TNS             ;
+-------------+--------+---------------------------+
; clk         ; -3.000 ; -40.000                   ;
; clk_out     ; -1.000 ; -4.000                    ;
; state.valid ; 0.477  ; 0.000                     ;
+-------------+--------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                              ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -2.248 ; cuenta[0]              ; clk_out                ; clk          ; clk         ; 1.000        ; -0.058     ; 3.185      ;
; -2.240 ; cuenta[6]              ; clk_out                ; clk          ; clk         ; 1.000        ; -0.058     ; 3.177      ;
; -2.220 ; cuenta[2]              ; clk_out                ; clk          ; clk         ; 1.000        ; -0.058     ; 3.157      ;
; -2.149 ; cuenta[1]              ; clk_out                ; clk          ; clk         ; 1.000        ; -0.058     ; 3.086      ;
; -2.108 ; cuenta[11]             ; clk_out                ; clk          ; clk         ; 1.000        ; -0.058     ; 3.045      ;
; -2.095 ; cuenta[7]              ; clk_out                ; clk          ; clk         ; 1.000        ; -0.057     ; 3.033      ;
; -2.077 ; cuenta[4]              ; clk_out                ; clk          ; clk         ; 1.000        ; -0.058     ; 3.014      ;
; -2.061 ; cuenta[3]              ; clk_out                ; clk          ; clk         ; 1.000        ; -0.058     ; 2.998      ;
; -2.057 ; cuenta[8]              ; clk_out                ; clk          ; clk         ; 1.000        ; -0.058     ; 2.994      ;
; -2.052 ; state.idle             ; \maqu_est_y_cont:i[11] ; clk          ; clk         ; 1.000        ; -0.059     ; 2.988      ;
; -2.052 ; state.idle             ; \maqu_est_y_cont:i[16] ; clk          ; clk         ; 1.000        ; -0.059     ; 2.988      ;
; -2.052 ; state.idle             ; \maqu_est_y_cont:i[15] ; clk          ; clk         ; 1.000        ; -0.059     ; 2.988      ;
; -2.052 ; state.idle             ; \maqu_est_y_cont:i[18] ; clk          ; clk         ; 1.000        ; -0.059     ; 2.988      ;
; -2.052 ; state.idle             ; \maqu_est_y_cont:i[17] ; clk          ; clk         ; 1.000        ; -0.059     ; 2.988      ;
; -2.015 ; state.idle             ; \maqu_est_y_cont:i[2]  ; clk          ; clk         ; 1.000        ; -0.057     ; 2.953      ;
; -2.015 ; state.idle             ; \maqu_est_y_cont:i[7]  ; clk          ; clk         ; 1.000        ; -0.057     ; 2.953      ;
; -2.015 ; state.idle             ; \maqu_est_y_cont:i[9]  ; clk          ; clk         ; 1.000        ; -0.057     ; 2.953      ;
; -1.980 ; cuenta[9]              ; clk_out                ; clk          ; clk         ; 1.000        ; -0.058     ; 2.917      ;
; -1.964 ; cuenta[5]              ; clk_out                ; clk          ; clk         ; 1.000        ; -0.058     ; 2.901      ;
; -1.950 ; \maqu_est_y_cont:i[0]  ; \maqu_est_y_cont:i[13] ; clk          ; clk         ; 1.000        ; -0.057     ; 2.888      ;
; -1.929 ; state.idle             ; \maqu_est_y_cont:i[1]  ; clk          ; clk         ; 1.000        ; -0.057     ; 2.867      ;
; -1.929 ; state.idle             ; \maqu_est_y_cont:i[3]  ; clk          ; clk         ; 1.000        ; -0.057     ; 2.867      ;
; -1.929 ; state.idle             ; \maqu_est_y_cont:i[4]  ; clk          ; clk         ; 1.000        ; -0.057     ; 2.867      ;
; -1.929 ; state.idle             ; \maqu_est_y_cont:i[5]  ; clk          ; clk         ; 1.000        ; -0.057     ; 2.867      ;
; -1.929 ; state.idle             ; \maqu_est_y_cont:i[6]  ; clk          ; clk         ; 1.000        ; -0.057     ; 2.867      ;
; -1.929 ; state.idle             ; \maqu_est_y_cont:i[8]  ; clk          ; clk         ; 1.000        ; -0.057     ; 2.867      ;
; -1.929 ; state.idle             ; \maqu_est_y_cont:i[10] ; clk          ; clk         ; 1.000        ; -0.057     ; 2.867      ;
; -1.929 ; state.idle             ; \maqu_est_y_cont:i[12] ; clk          ; clk         ; 1.000        ; -0.057     ; 2.867      ;
; -1.929 ; state.idle             ; \maqu_est_y_cont:i[13] ; clk          ; clk         ; 1.000        ; -0.057     ; 2.867      ;
; -1.929 ; state.idle             ; \maqu_est_y_cont:i[14] ; clk          ; clk         ; 1.000        ; -0.057     ; 2.867      ;
; -1.929 ; state.idle             ; \maqu_est_y_cont:i[0]  ; clk          ; clk         ; 1.000        ; -0.057     ; 2.867      ;
; -1.910 ; \maqu_est_y_cont:i[0]  ; \maqu_est_y_cont:i[14] ; clk          ; clk         ; 1.000        ; -0.057     ; 2.848      ;
; -1.882 ; cuenta[10]             ; clk_out                ; clk          ; clk         ; 1.000        ; -0.058     ; 2.819      ;
; -1.827 ; \maqu_est_y_cont:i[0]  ; \maqu_est_y_cont:i[15] ; clk          ; clk         ; 1.000        ; -0.059     ; 2.763      ;
; -1.827 ; \maqu_est_y_cont:i[0]  ; \maqu_est_y_cont:i[18] ; clk          ; clk         ; 1.000        ; -0.059     ; 2.763      ;
; -1.827 ; \maqu_est_y_cont:i[0]  ; \maqu_est_y_cont:i[17] ; clk          ; clk         ; 1.000        ; -0.059     ; 2.763      ;
; -1.826 ; \maqu_est_y_cont:i[0]  ; \maqu_est_y_cont:i[11] ; clk          ; clk         ; 1.000        ; -0.059     ; 2.762      ;
; -1.826 ; \maqu_est_y_cont:i[0]  ; \maqu_est_y_cont:i[16] ; clk          ; clk         ; 1.000        ; -0.059     ; 2.762      ;
; -1.793 ; \maqu_est_y_cont:i[1]  ; \maqu_est_y_cont:i[18] ; clk          ; clk         ; 1.000        ; -0.059     ; 2.729      ;
; -1.773 ; \maqu_est_y_cont:i[5]  ; \maqu_est_y_cont:i[13] ; clk          ; clk         ; 1.000        ; -0.057     ; 2.711      ;
; -1.766 ; cuenta[12]             ; clk_out                ; clk          ; clk         ; 1.000        ; -0.057     ; 2.704      ;
; -1.766 ; \maqu_est_y_cont:i[1]  ; \maqu_est_y_cont:i[12] ; clk          ; clk         ; 1.000        ; -0.057     ; 2.704      ;
; -1.761 ; \maqu_est_y_cont:i[1]  ; \maqu_est_y_cont:i[14] ; clk          ; clk         ; 1.000        ; -0.057     ; 2.699      ;
; -1.743 ; \maqu_est_y_cont:i[15] ; \maqu_est_y_cont:i[13] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.682      ;
; -1.735 ; \maqu_est_y_cont:i[0]  ; state.debounce         ; clk          ; clk         ; 1.000        ; -0.058     ; 2.672      ;
; -1.733 ; \maqu_est_y_cont:i[5]  ; \maqu_est_y_cont:i[14] ; clk          ; clk         ; 1.000        ; -0.057     ; 2.671      ;
; -1.725 ; \maqu_est_y_cont:i[0]  ; \maqu_est_y_cont:i[12] ; clk          ; clk         ; 1.000        ; -0.057     ; 2.663      ;
; -1.707 ; \maqu_est_y_cont:i[15] ; \maqu_est_y_cont:i[14] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.646      ;
; -1.705 ; \maqu_est_y_cont:i[0]  ; state.verif            ; clk          ; clk         ; 1.000        ; -0.057     ; 2.643      ;
; -1.703 ; \maqu_est_y_cont:i[0]  ; \maqu_est_y_cont:i[5]  ; clk          ; clk         ; 1.000        ; -0.057     ; 2.641      ;
; -1.702 ; \maqu_est_y_cont:i[0]  ; \maqu_est_y_cont:i[10] ; clk          ; clk         ; 1.000        ; -0.057     ; 2.640      ;
; -1.701 ; \maqu_est_y_cont:i[0]  ; \maqu_est_y_cont:i[4]  ; clk          ; clk         ; 1.000        ; -0.057     ; 2.639      ;
; -1.700 ; \maqu_est_y_cont:i[0]  ; \maqu_est_y_cont:i[8]  ; clk          ; clk         ; 1.000        ; -0.057     ; 2.638      ;
; -1.699 ; \maqu_est_y_cont:i[0]  ; \maqu_est_y_cont:i[0]  ; clk          ; clk         ; 1.000        ; -0.057     ; 2.637      ;
; -1.696 ; \maqu_est_y_cont:i[0]  ; \maqu_est_y_cont:i[3]  ; clk          ; clk         ; 1.000        ; -0.057     ; 2.634      ;
; -1.695 ; \maqu_est_y_cont:i[0]  ; \maqu_est_y_cont:i[6]  ; clk          ; clk         ; 1.000        ; -0.057     ; 2.633      ;
; -1.693 ; \maqu_est_y_cont:i[0]  ; \maqu_est_y_cont:i[1]  ; clk          ; clk         ; 1.000        ; -0.057     ; 2.631      ;
; -1.690 ; \maqu_est_y_cont:i[17] ; \maqu_est_y_cont:i[13] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.629      ;
; -1.690 ; \maqu_est_y_cont:i[18] ; \maqu_est_y_cont:i[13] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.629      ;
; -1.688 ; \maqu_est_y_cont:i[3]  ; \maqu_est_y_cont:i[18] ; clk          ; clk         ; 1.000        ; -0.059     ; 2.624      ;
; -1.681 ; \maqu_est_y_cont:i[15] ; \maqu_est_y_cont:i[15] ; clk          ; clk         ; 1.000        ; -0.058     ; 2.618      ;
; -1.681 ; \maqu_est_y_cont:i[15] ; \maqu_est_y_cont:i[17] ; clk          ; clk         ; 1.000        ; -0.058     ; 2.618      ;
; -1.680 ; \maqu_est_y_cont:i[15] ; \maqu_est_y_cont:i[11] ; clk          ; clk         ; 1.000        ; -0.058     ; 2.617      ;
; -1.680 ; \maqu_est_y_cont:i[15] ; \maqu_est_y_cont:i[16] ; clk          ; clk         ; 1.000        ; -0.058     ; 2.617      ;
; -1.680 ; \maqu_est_y_cont:i[15] ; \maqu_est_y_cont:i[18] ; clk          ; clk         ; 1.000        ; -0.058     ; 2.617      ;
; -1.676 ; \maqu_est_y_cont:i[1]  ; \maqu_est_y_cont:i[17] ; clk          ; clk         ; 1.000        ; -0.059     ; 2.612      ;
; -1.667 ; \maqu_est_y_cont:i[1]  ; \maqu_est_y_cont:i[10] ; clk          ; clk         ; 1.000        ; -0.057     ; 2.605      ;
; -1.667 ; \maqu_est_y_cont:i[9]  ; \maqu_est_y_cont:i[18] ; clk          ; clk         ; 1.000        ; -0.059     ; 2.603      ;
; -1.661 ; \maqu_est_y_cont:i[4]  ; \maqu_est_y_cont:i[13] ; clk          ; clk         ; 1.000        ; -0.057     ; 2.599      ;
; -1.661 ; \maqu_est_y_cont:i[3]  ; \maqu_est_y_cont:i[12] ; clk          ; clk         ; 1.000        ; -0.057     ; 2.599      ;
; -1.656 ; \maqu_est_y_cont:i[3]  ; \maqu_est_y_cont:i[14] ; clk          ; clk         ; 1.000        ; -0.057     ; 2.594      ;
; -1.654 ; \maqu_est_y_cont:i[17] ; \maqu_est_y_cont:i[14] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.593      ;
; -1.654 ; \maqu_est_y_cont:i[18] ; \maqu_est_y_cont:i[14] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.593      ;
; -1.652 ; \maqu_est_y_cont:i[5]  ; \maqu_est_y_cont:i[15] ; clk          ; clk         ; 1.000        ; -0.059     ; 2.588      ;
; -1.652 ; \maqu_est_y_cont:i[5]  ; \maqu_est_y_cont:i[17] ; clk          ; clk         ; 1.000        ; -0.059     ; 2.588      ;
; -1.651 ; \maqu_est_y_cont:i[5]  ; \maqu_est_y_cont:i[11] ; clk          ; clk         ; 1.000        ; -0.059     ; 2.587      ;
; -1.651 ; \maqu_est_y_cont:i[5]  ; \maqu_est_y_cont:i[16] ; clk          ; clk         ; 1.000        ; -0.059     ; 2.587      ;
; -1.651 ; \maqu_est_y_cont:i[5]  ; \maqu_est_y_cont:i[18] ; clk          ; clk         ; 1.000        ; -0.059     ; 2.587      ;
; -1.640 ; \maqu_est_y_cont:i[9]  ; \maqu_est_y_cont:i[12] ; clk          ; clk         ; 1.000        ; -0.057     ; 2.578      ;
; -1.639 ; \maqu_est_y_cont:i[1]  ; \maqu_est_y_cont:i[13] ; clk          ; clk         ; 1.000        ; -0.057     ; 2.577      ;
; -1.635 ; \maqu_est_y_cont:i[9]  ; \maqu_est_y_cont:i[14] ; clk          ; clk         ; 1.000        ; -0.057     ; 2.573      ;
; -1.628 ; \maqu_est_y_cont:i[17] ; \maqu_est_y_cont:i[15] ; clk          ; clk         ; 1.000        ; -0.058     ; 2.565      ;
; -1.628 ; \maqu_est_y_cont:i[18] ; \maqu_est_y_cont:i[15] ; clk          ; clk         ; 1.000        ; -0.058     ; 2.565      ;
; -1.628 ; \maqu_est_y_cont:i[17] ; \maqu_est_y_cont:i[17] ; clk          ; clk         ; 1.000        ; -0.058     ; 2.565      ;
; -1.628 ; \maqu_est_y_cont:i[18] ; \maqu_est_y_cont:i[17] ; clk          ; clk         ; 1.000        ; -0.058     ; 2.565      ;
; -1.627 ; \maqu_est_y_cont:i[17] ; \maqu_est_y_cont:i[11] ; clk          ; clk         ; 1.000        ; -0.058     ; 2.564      ;
; -1.627 ; \maqu_est_y_cont:i[18] ; \maqu_est_y_cont:i[11] ; clk          ; clk         ; 1.000        ; -0.058     ; 2.564      ;
; -1.627 ; \maqu_est_y_cont:i[17] ; \maqu_est_y_cont:i[16] ; clk          ; clk         ; 1.000        ; -0.058     ; 2.564      ;
; -1.627 ; \maqu_est_y_cont:i[18] ; \maqu_est_y_cont:i[16] ; clk          ; clk         ; 1.000        ; -0.058     ; 2.564      ;
; -1.627 ; \maqu_est_y_cont:i[17] ; \maqu_est_y_cont:i[18] ; clk          ; clk         ; 1.000        ; -0.058     ; 2.564      ;
; -1.627 ; \maqu_est_y_cont:i[18] ; \maqu_est_y_cont:i[18] ; clk          ; clk         ; 1.000        ; -0.058     ; 2.564      ;
; -1.621 ; \maqu_est_y_cont:i[4]  ; \maqu_est_y_cont:i[14] ; clk          ; clk         ; 1.000        ; -0.057     ; 2.559      ;
; -1.597 ; \maqu_est_y_cont:i[0]  ; \maqu_est_y_cont:i[2]  ; clk          ; clk         ; 1.000        ; -0.057     ; 2.535      ;
; -1.596 ; \maqu_est_y_cont:i[0]  ; \maqu_est_y_cont:i[7]  ; clk          ; clk         ; 1.000        ; -0.057     ; 2.534      ;
; -1.596 ; \maqu_est_y_cont:i[0]  ; \maqu_est_y_cont:i[9]  ; clk          ; clk         ; 1.000        ; -0.057     ; 2.534      ;
; -1.596 ; \maqu_est_y_cont:i[15] ; state.debounce         ; clk          ; clk         ; 1.000        ; -0.057     ; 2.534      ;
; -1.578 ; \maqu_est_y_cont:i[1]  ; \maqu_est_y_cont:i[16] ; clk          ; clk         ; 1.000        ; -0.059     ; 2.514      ;
; -1.576 ; state.verif            ; \maqu_est_y_cont:i[11] ; clk          ; clk         ; 1.000        ; -0.059     ; 2.512      ;
; -1.576 ; state.verif            ; \maqu_est_y_cont:i[16] ; clk          ; clk         ; 1.000        ; -0.059     ; 2.512      ;
; -1.576 ; state.verif            ; \maqu_est_y_cont:i[15] ; clk          ; clk         ; 1.000        ; -0.059     ; 2.512      ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'state.valid'                                                              ;
+--------+-------------+-----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-----------+--------------+-------------+--------------+------------+------------+
; -0.862 ; cuenta_4[1] ; indice[1] ; clk_out      ; state.valid ; 0.500        ; -0.012     ; 0.545      ;
; -0.856 ; cuenta_4[3] ; indice[3] ; clk_out      ; state.valid ; 0.500        ; -0.014     ; 0.543      ;
; -0.856 ; cuenta_4[2] ; indice[2] ; clk_out      ; state.valid ; 0.500        ; -0.013     ; 0.554      ;
; -0.856 ; cuenta_4[0] ; indice[0] ; clk_out      ; state.valid ; 0.500        ; -0.014     ; 0.552      ;
+--------+-------------+-----------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_out'                                                                    ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; -0.187 ; cuenta_4[2] ; cuenta_4[3] ; clk_out      ; clk_out     ; 1.000        ; -0.057     ; 1.125      ;
; -0.183 ; cuenta_4[1] ; cuenta_4[3] ; clk_out      ; clk_out     ; 1.000        ; -0.057     ; 1.121      ;
; -0.032 ; state.idle  ; cuenta_4[1] ; clk          ; clk_out     ; 1.000        ; 0.102      ; 1.119      ;
; -0.028 ; state.idle  ; cuenta_4[2] ; clk          ; clk_out     ; 1.000        ; 0.102      ; 1.115      ;
; 0.024  ; cuenta_4[0] ; cuenta_4[3] ; clk_out      ; clk_out     ; 1.000        ; -0.057     ; 0.914      ;
; 0.077  ; state.idle  ; cuenta_4[0] ; clk          ; clk_out     ; 1.000        ; 0.102      ; 1.010      ;
; 0.078  ; state.idle  ; cuenta_4[3] ; clk          ; clk_out     ; 1.000        ; 0.102      ; 1.009      ;
; 0.113  ; cuenta_4[0] ; cuenta_4[2] ; clk_out      ; clk_out     ; 1.000        ; -0.057     ; 0.825      ;
; 0.296  ; cuenta_4[0] ; cuenta_4[1] ; clk_out      ; clk_out     ; 1.000        ; -0.057     ; 0.642      ;
; 0.301  ; cuenta_4[1] ; cuenta_4[2] ; clk_out      ; clk_out     ; 1.000        ; -0.057     ; 0.637      ;
; 0.355  ; cuenta_4[0] ; cuenta_4[0] ; clk_out      ; clk_out     ; 1.000        ; -0.057     ; 0.583      ;
; 0.355  ; cuenta_4[3] ; cuenta_4[3] ; clk_out      ; clk_out     ; 1.000        ; -0.057     ; 0.583      ;
; 0.355  ; cuenta_4[2] ; cuenta_4[2] ; clk_out      ; clk_out     ; 1.000        ; -0.057     ; 0.583      ;
; 0.355  ; cuenta_4[1] ; cuenta_4[1] ; clk_out      ; clk_out     ; 1.000        ; -0.057     ; 0.583      ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                              ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; 0.309 ; state.debounce         ; state.debounce         ; clk          ; clk         ; 0.000        ; 0.058      ; 0.511      ;
; 0.318 ; state.valid            ; \maqu_est_y_cont:i[0]  ; state.valid  ; clk         ; 0.000        ; 2.083      ; 2.755      ;
; 0.318 ; state.valid            ; \maqu_est_y_cont:i[1]  ; state.valid  ; clk         ; 0.000        ; 2.083      ; 2.755      ;
; 0.318 ; state.valid            ; \maqu_est_y_cont:i[3]  ; state.valid  ; clk         ; 0.000        ; 2.083      ; 2.755      ;
; 0.318 ; state.valid            ; \maqu_est_y_cont:i[4]  ; state.valid  ; clk         ; 0.000        ; 2.083      ; 2.755      ;
; 0.318 ; state.valid            ; \maqu_est_y_cont:i[5]  ; state.valid  ; clk         ; 0.000        ; 2.083      ; 2.755      ;
; 0.318 ; state.valid            ; \maqu_est_y_cont:i[6]  ; state.valid  ; clk         ; 0.000        ; 2.083      ; 2.755      ;
; 0.318 ; state.valid            ; \maqu_est_y_cont:i[8]  ; state.valid  ; clk         ; 0.000        ; 2.083      ; 2.755      ;
; 0.318 ; state.valid            ; \maqu_est_y_cont:i[10] ; state.valid  ; clk         ; 0.000        ; 2.083      ; 2.755      ;
; 0.318 ; state.valid            ; \maqu_est_y_cont:i[12] ; state.valid  ; clk         ; 0.000        ; 2.083      ; 2.755      ;
; 0.318 ; state.valid            ; \maqu_est_y_cont:i[13] ; state.valid  ; clk         ; 0.000        ; 2.083      ; 2.755      ;
; 0.318 ; state.valid            ; \maqu_est_y_cont:i[14] ; state.valid  ; clk         ; 0.000        ; 2.083      ; 2.755      ;
; 0.379 ; state.valid            ; \maqu_est_y_cont:i[2]  ; state.valid  ; clk         ; 0.000        ; 2.083      ; 2.816      ;
; 0.379 ; state.valid            ; \maqu_est_y_cont:i[7]  ; state.valid  ; clk         ; 0.000        ; 2.083      ; 2.816      ;
; 0.379 ; state.valid            ; \maqu_est_y_cont:i[9]  ; state.valid  ; clk         ; 0.000        ; 2.083      ; 2.816      ;
; 0.417 ; state.valid            ; \maqu_est_y_cont:i[11] ; state.valid  ; clk         ; 0.000        ; 2.082      ; 2.853      ;
; 0.417 ; state.valid            ; \maqu_est_y_cont:i[16] ; state.valid  ; clk         ; 0.000        ; 2.082      ; 2.853      ;
; 0.417 ; state.valid            ; \maqu_est_y_cont:i[15] ; state.valid  ; clk         ; 0.000        ; 2.082      ; 2.853      ;
; 0.417 ; state.valid            ; \maqu_est_y_cont:i[18] ; state.valid  ; clk         ; 0.000        ; 2.082      ; 2.853      ;
; 0.417 ; state.valid            ; \maqu_est_y_cont:i[17] ; state.valid  ; clk         ; 0.000        ; 2.082      ; 2.853      ;
; 0.479 ; clk_out                ; clk_out                ; clk_out      ; clk         ; 0.000        ; 2.073      ; 2.906      ;
; 0.516 ; cuenta[11]             ; cuenta[11]             ; clk          ; clk         ; 0.000        ; 0.057      ; 0.717      ;
; 0.517 ; cuenta[10]             ; cuenta[10]             ; clk          ; clk         ; 0.000        ; 0.057      ; 0.718      ;
; 0.517 ; cuenta[5]              ; cuenta[5]              ; clk          ; clk         ; 0.000        ; 0.057      ; 0.718      ;
; 0.517 ; cuenta[2]              ; cuenta[2]              ; clk          ; clk         ; 0.000        ; 0.057      ; 0.718      ;
; 0.517 ; cuenta[1]              ; cuenta[1]              ; clk          ; clk         ; 0.000        ; 0.057      ; 0.718      ;
; 0.519 ; cuenta[6]              ; cuenta[6]              ; clk          ; clk         ; 0.000        ; 0.057      ; 0.720      ;
; 0.519 ; cuenta[4]              ; cuenta[4]              ; clk          ; clk         ; 0.000        ; 0.057      ; 0.720      ;
; 0.615 ; state.valid            ; state.debounce         ; state.valid  ; clk         ; 0.000        ; 2.083      ; 3.052      ;
; 0.645 ; state.valid            ; state.valid            ; state.valid  ; clk         ; 0.000        ; 2.083      ; 3.082      ;
; 0.662 ; state.debounce         ; \maqu_est_y_cont:i[7]  ; clk          ; clk         ; 0.000        ; 0.058      ; 0.864      ;
; 0.662 ; state.debounce         ; \maqu_est_y_cont:i[9]  ; clk          ; clk         ; 0.000        ; 0.058      ; 0.864      ;
; 0.663 ; state.debounce         ; \maqu_est_y_cont:i[2]  ; clk          ; clk         ; 0.000        ; 0.058      ; 0.865      ;
; 0.678 ; state.valid            ; state.idle             ; state.valid  ; clk         ; 0.000        ; 2.083      ; 3.115      ;
; 0.762 ; cuenta[1]              ; cuenta[2]              ; clk          ; clk         ; 0.000        ; 0.057      ; 0.963      ;
; 0.762 ; cuenta[5]              ; cuenta[6]              ; clk          ; clk         ; 0.000        ; 0.057      ; 0.963      ;
; 0.762 ; cuenta[3]              ; cuenta[4]              ; clk          ; clk         ; 0.000        ; 0.057      ; 0.963      ;
; 0.764 ; cuenta[9]              ; cuenta[10]             ; clk          ; clk         ; 0.000        ; 0.057      ; 0.965      ;
; 0.766 ; cuenta[10]             ; cuenta[11]             ; clk          ; clk         ; 0.000        ; 0.057      ; 0.967      ;
; 0.768 ; cuenta[4]              ; cuenta[5]              ; clk          ; clk         ; 0.000        ; 0.057      ; 0.969      ;
; 0.768 ; cuenta[0]              ; cuenta[1]              ; clk          ; clk         ; 0.000        ; 0.057      ; 0.969      ;
; 0.773 ; cuenta[2]              ; cuenta[4]              ; clk          ; clk         ; 0.000        ; 0.057      ; 0.974      ;
; 0.773 ; \maqu_est_y_cont:i[2]  ; \maqu_est_y_cont:i[2]  ; clk          ; clk         ; 0.000        ; 0.057      ; 0.974      ;
; 0.775 ; cuenta[0]              ; cuenta[2]              ; clk          ; clk         ; 0.000        ; 0.057      ; 0.976      ;
; 0.775 ; cuenta[4]              ; cuenta[6]              ; clk          ; clk         ; 0.000        ; 0.057      ; 0.976      ;
; 0.777 ; cuenta[8]              ; cuenta[10]             ; clk          ; clk         ; 0.000        ; 0.057      ; 0.978      ;
; 0.782 ; cuenta[3]              ; cuenta[3]              ; clk          ; clk         ; 0.000        ; 0.057      ; 0.983      ;
; 0.787 ; cuenta[9]              ; cuenta[9]              ; clk          ; clk         ; 0.000        ; 0.057      ; 0.988      ;
; 0.787 ; \maqu_est_y_cont:i[18] ; \maqu_est_y_cont:i[18] ; clk          ; clk         ; 0.000        ; 0.058      ; 0.989      ;
; 0.790 ; \maqu_est_y_cont:i[7]  ; \maqu_est_y_cont:i[7]  ; clk          ; clk         ; 0.000        ; 0.057      ; 0.991      ;
; 0.851 ; cuenta[3]              ; cuenta[5]              ; clk          ; clk         ; 0.000        ; 0.057      ; 1.052      ;
; 0.853 ; cuenta[9]              ; cuenta[11]             ; clk          ; clk         ; 0.000        ; 0.057      ; 1.054      ;
; 0.856 ; state.debounce         ; \maqu_est_y_cont:i[14] ; clk          ; clk         ; 0.000        ; 0.058      ; 1.058      ;
; 0.857 ; state.valid            ; \maqu_est_y_cont:i[0]  ; state.valid  ; clk         ; -0.500       ; 2.083      ; 2.794      ;
; 0.857 ; state.valid            ; \maqu_est_y_cont:i[1]  ; state.valid  ; clk         ; -0.500       ; 2.083      ; 2.794      ;
; 0.857 ; state.valid            ; \maqu_est_y_cont:i[3]  ; state.valid  ; clk         ; -0.500       ; 2.083      ; 2.794      ;
; 0.857 ; state.valid            ; \maqu_est_y_cont:i[4]  ; state.valid  ; clk         ; -0.500       ; 2.083      ; 2.794      ;
; 0.857 ; state.valid            ; \maqu_est_y_cont:i[5]  ; state.valid  ; clk         ; -0.500       ; 2.083      ; 2.794      ;
; 0.857 ; state.valid            ; \maqu_est_y_cont:i[6]  ; state.valid  ; clk         ; -0.500       ; 2.083      ; 2.794      ;
; 0.857 ; state.valid            ; \maqu_est_y_cont:i[8]  ; state.valid  ; clk         ; -0.500       ; 2.083      ; 2.794      ;
; 0.857 ; state.valid            ; \maqu_est_y_cont:i[10] ; state.valid  ; clk         ; -0.500       ; 2.083      ; 2.794      ;
; 0.857 ; state.valid            ; \maqu_est_y_cont:i[12] ; state.valid  ; clk         ; -0.500       ; 2.083      ; 2.794      ;
; 0.857 ; state.valid            ; \maqu_est_y_cont:i[13] ; state.valid  ; clk         ; -0.500       ; 2.083      ; 2.794      ;
; 0.857 ; state.valid            ; \maqu_est_y_cont:i[14] ; state.valid  ; clk         ; -0.500       ; 2.083      ; 2.794      ;
; 0.858 ; cuenta[1]              ; cuenta[4]              ; clk          ; clk         ; 0.000        ; 0.057      ; 1.059      ;
; 0.858 ; cuenta[3]              ; cuenta[6]              ; clk          ; clk         ; 0.000        ; 0.057      ; 1.059      ;
; 0.858 ; state.debounce         ; \maqu_est_y_cont:i[1]  ; clk          ; clk         ; 0.000        ; 0.058      ; 1.060      ;
; 0.861 ; state.debounce         ; \maqu_est_y_cont:i[6]  ; clk          ; clk         ; 0.000        ; 0.058      ; 1.063      ;
; 0.861 ; state.debounce         ; \maqu_est_y_cont:i[13] ; clk          ; clk         ; 0.000        ; 0.058      ; 1.063      ;
; 0.862 ; cuenta[2]              ; cuenta[5]              ; clk          ; clk         ; 0.000        ; 0.057      ; 1.063      ;
; 0.862 ; state.debounce         ; state.verif            ; clk          ; clk         ; 0.000        ; 0.058      ; 1.064      ;
; 0.862 ; state.debounce         ; \maqu_est_y_cont:i[3]  ; clk          ; clk         ; 0.000        ; 0.058      ; 1.064      ;
; 0.863 ; \maqu_est_y_cont:i[16] ; \maqu_est_y_cont:i[16] ; clk          ; clk         ; 0.000        ; 0.058      ; 1.065      ;
; 0.865 ; state.debounce         ; \maqu_est_y_cont:i[0]  ; clk          ; clk         ; 0.000        ; 0.058      ; 1.067      ;
; 0.866 ; cuenta[8]              ; cuenta[11]             ; clk          ; clk         ; 0.000        ; 0.057      ; 1.067      ;
; 0.868 ; state.debounce         ; \maqu_est_y_cont:i[4]  ; clk          ; clk         ; 0.000        ; 0.058      ; 1.070      ;
; 0.869 ; cuenta[2]              ; cuenta[6]              ; clk          ; clk         ; 0.000        ; 0.057      ; 1.070      ;
; 0.871 ; cuenta[6]              ; cuenta[10]             ; clk          ; clk         ; 0.000        ; 0.057      ; 1.072      ;
; 0.871 ; cuenta[0]              ; cuenta[4]              ; clk          ; clk         ; 0.000        ; 0.057      ; 1.072      ;
; 0.871 ; state.debounce         ; \maqu_est_y_cont:i[5]  ; clk          ; clk         ; 0.000        ; 0.058      ; 1.073      ;
; 0.884 ; \maqu_est_y_cont:i[11] ; \maqu_est_y_cont:i[11] ; clk          ; clk         ; 0.000        ; 0.058      ; 1.086      ;
; 0.888 ; cuenta[8]              ; cuenta[8]              ; clk          ; clk         ; 0.000        ; 0.057      ; 1.089      ;
; 0.939 ; state.valid            ; \maqu_est_y_cont:i[2]  ; state.valid  ; clk         ; -0.500       ; 2.083      ; 2.876      ;
; 0.939 ; state.valid            ; \maqu_est_y_cont:i[7]  ; state.valid  ; clk         ; -0.500       ; 2.083      ; 2.876      ;
; 0.939 ; state.valid            ; \maqu_est_y_cont:i[9]  ; state.valid  ; clk         ; -0.500       ; 2.083      ; 2.876      ;
; 0.944 ; state.debounce         ; \maqu_est_y_cont:i[8]  ; clk          ; clk         ; 0.000        ; 0.058      ; 1.146      ;
; 0.947 ; cuenta[1]              ; cuenta[5]              ; clk          ; clk         ; 0.000        ; 0.057      ; 1.148      ;
; 0.947 ; state.debounce         ; \maqu_est_y_cont:i[10] ; clk          ; clk         ; 0.000        ; 0.058      ; 1.149      ;
; 0.949 ; state.debounce         ; \maqu_est_y_cont:i[12] ; clk          ; clk         ; 0.000        ; 0.058      ; 1.151      ;
; 0.954 ; cuenta[1]              ; cuenta[6]              ; clk          ; clk         ; 0.000        ; 0.057      ; 1.155      ;
; 0.954 ; cuenta[5]              ; cuenta[10]             ; clk          ; clk         ; 0.000        ; 0.057      ; 1.155      ;
; 0.955 ; cuenta[12]             ; cuenta[7]              ; clk          ; clk         ; 0.000        ; 0.056      ; 1.155      ;
; 0.956 ; \maqu_est_y_cont:i[17] ; \maqu_est_y_cont:i[17] ; clk          ; clk         ; 0.000        ; 0.058      ; 1.158      ;
; 0.960 ; cuenta[6]              ; cuenta[11]             ; clk          ; clk         ; 0.000        ; 0.057      ; 1.161      ;
; 0.960 ; cuenta[0]              ; cuenta[5]              ; clk          ; clk         ; 0.000        ; 0.057      ; 1.161      ;
; 0.964 ; \maqu_est_y_cont:i[15] ; \maqu_est_y_cont:i[15] ; clk          ; clk         ; 0.000        ; 0.058      ; 1.166      ;
; 0.967 ; cuenta[0]              ; cuenta[6]              ; clk          ; clk         ; 0.000        ; 0.057      ; 1.168      ;
; 0.967 ; cuenta[4]              ; cuenta[10]             ; clk          ; clk         ; 0.000        ; 0.057      ; 1.168      ;
; 0.972 ; \maqu_est_y_cont:i[2]  ; \maqu_est_y_cont:i[7]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.173      ;
; 0.973 ; \maqu_est_y_cont:i[2]  ; \maqu_est_y_cont:i[9]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.174      ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_out'                                                                    ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; 0.310 ; cuenta_4[3] ; cuenta_4[3] ; clk_out      ; clk_out     ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; cuenta_4[2] ; cuenta_4[2] ; clk_out      ; clk_out     ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; cuenta_4[1] ; cuenta_4[1] ; clk_out      ; clk_out     ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; cuenta_4[0] ; cuenta_4[0] ; clk_out      ; clk_out     ; 0.000        ; 0.057      ; 0.511      ;
; 0.342 ; cuenta_4[1] ; cuenta_4[2] ; clk_out      ; clk_out     ; 0.000        ; 0.057      ; 0.543      ;
; 0.345 ; cuenta_4[0] ; cuenta_4[1] ; clk_out      ; clk_out     ; 0.000        ; 0.057      ; 0.546      ;
; 0.396 ; state.idle  ; cuenta_4[0] ; clk          ; clk_out     ; 0.000        ; 0.290      ; 0.860      ;
; 0.445 ; state.idle  ; cuenta_4[3] ; clk          ; clk_out     ; 0.000        ; 0.290      ; 0.909      ;
; 0.531 ; cuenta_4[0] ; cuenta_4[2] ; clk_out      ; clk_out     ; 0.000        ; 0.057      ; 0.732      ;
; 0.559 ; state.idle  ; cuenta_4[2] ; clk          ; clk_out     ; 0.000        ; 0.290      ; 1.023      ;
; 0.562 ; state.idle  ; cuenta_4[1] ; clk          ; clk_out     ; 0.000        ; 0.290      ; 1.026      ;
; 0.610 ; cuenta_4[0] ; cuenta_4[3] ; clk_out      ; clk_out     ; 0.000        ; 0.057      ; 0.811      ;
; 0.771 ; cuenta_4[1] ; cuenta_4[3] ; clk_out      ; clk_out     ; 0.000        ; 0.057      ; 0.972      ;
; 0.780 ; cuenta_4[2] ; cuenta_4[3] ; clk_out      ; clk_out     ; 0.000        ; 0.057      ; 0.981      ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'state.valid'                                                              ;
+-------+-------------+-----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+-----------+--------------+-------------+--------------+------------+------------+
; 0.786 ; cuenta_4[1] ; indice[1] ; clk_out      ; state.valid ; -0.500       ; 0.191      ; 0.497      ;
; 0.791 ; cuenta_4[3] ; indice[3] ; clk_out      ; state.valid ; -0.500       ; 0.188      ; 0.499      ;
; 0.792 ; cuenta_4[0] ; indice[0] ; clk_out      ; state.valid ; -0.500       ; 0.189      ; 0.501      ;
; 0.795 ; cuenta_4[2] ; indice[2] ; clk_out      ; state.valid ; -0.500       ; 0.190      ; 0.505      ;
+-------+-------------+-----------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------+
; Fast 1200mV 0C Model Setup Summary   ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; clk         ; -1.047 ; -23.424       ;
; state.valid ; -0.281 ; -1.115        ;
; clk_out     ; 0.254  ; 0.000         ;
+-------------+--------+---------------+


+-------------------------------------+
; Fast 1200mV 0C Model Hold Summary   ;
+-------------+-------+---------------+
; Clock       ; Slack ; End Point TNS ;
+-------------+-------+---------------+
; clk_out     ; 0.132 ; 0.000         ;
; clk         ; 0.186 ; 0.000         ;
; state.valid ; 0.575 ; 0.000         ;
+-------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------------+--------+---------------------------+
; Clock       ; Slack  ; End Point TNS             ;
+-------------+--------+---------------------------+
; clk         ; -3.000 ; -48.455                   ;
; clk_out     ; -1.000 ; -4.000                    ;
; state.valid ; 0.407  ; 0.000                     ;
+-------------+--------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                              ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -1.047 ; cuenta[6]              ; clk_out                ; clk          ; clk         ; 1.000        ; -0.038     ; 1.996      ;
; -1.046 ; cuenta[0]              ; clk_out                ; clk          ; clk         ; 1.000        ; -0.038     ; 1.995      ;
; -1.036 ; cuenta[2]              ; clk_out                ; clk          ; clk         ; 1.000        ; -0.038     ; 1.985      ;
; -0.989 ; cuenta[1]              ; clk_out                ; clk          ; clk         ; 1.000        ; -0.038     ; 1.938      ;
; -0.977 ; cuenta[7]              ; clk_out                ; clk          ; clk         ; 1.000        ; -0.038     ; 1.926      ;
; -0.973 ; cuenta[3]              ; clk_out                ; clk          ; clk         ; 1.000        ; -0.038     ; 1.922      ;
; -0.967 ; cuenta[8]              ; clk_out                ; clk          ; clk         ; 1.000        ; -0.038     ; 1.916      ;
; -0.960 ; cuenta[11]             ; clk_out                ; clk          ; clk         ; 1.000        ; -0.038     ; 1.909      ;
; -0.950 ; state.idle             ; \maqu_est_y_cont:i[11] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.899      ;
; -0.950 ; state.idle             ; \maqu_est_y_cont:i[16] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.899      ;
; -0.950 ; state.idle             ; \maqu_est_y_cont:i[15] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.899      ;
; -0.950 ; state.idle             ; \maqu_est_y_cont:i[18] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.899      ;
; -0.950 ; state.idle             ; \maqu_est_y_cont:i[17] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.899      ;
; -0.927 ; cuenta[4]              ; clk_out                ; clk          ; clk         ; 1.000        ; -0.038     ; 1.876      ;
; -0.922 ; state.idle             ; \maqu_est_y_cont:i[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.872      ;
; -0.922 ; state.idle             ; \maqu_est_y_cont:i[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.872      ;
; -0.922 ; state.idle             ; \maqu_est_y_cont:i[9]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.872      ;
; -0.912 ; cuenta[9]              ; clk_out                ; clk          ; clk         ; 1.000        ; -0.038     ; 1.861      ;
; -0.894 ; \maqu_est_y_cont:i[0]  ; \maqu_est_y_cont:i[13] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.844      ;
; -0.886 ; state.idle             ; \maqu_est_y_cont:i[1]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.837      ;
; -0.886 ; state.idle             ; \maqu_est_y_cont:i[3]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.837      ;
; -0.886 ; state.idle             ; \maqu_est_y_cont:i[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.837      ;
; -0.886 ; state.idle             ; \maqu_est_y_cont:i[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.837      ;
; -0.886 ; state.idle             ; \maqu_est_y_cont:i[6]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.837      ;
; -0.886 ; state.idle             ; \maqu_est_y_cont:i[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.837      ;
; -0.886 ; state.idle             ; \maqu_est_y_cont:i[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.837      ;
; -0.886 ; state.idle             ; \maqu_est_y_cont:i[12] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.837      ;
; -0.886 ; state.idle             ; \maqu_est_y_cont:i[13] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.837      ;
; -0.886 ; state.idle             ; \maqu_est_y_cont:i[14] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.837      ;
; -0.886 ; state.idle             ; \maqu_est_y_cont:i[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.837      ;
; -0.871 ; \maqu_est_y_cont:i[0]  ; \maqu_est_y_cont:i[14] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.821      ;
; -0.861 ; cuenta[5]              ; clk_out                ; clk          ; clk         ; 1.000        ; -0.038     ; 1.810      ;
; -0.827 ; \maqu_est_y_cont:i[0]  ; \maqu_est_y_cont:i[15] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.775      ;
; -0.827 ; \maqu_est_y_cont:i[0]  ; \maqu_est_y_cont:i[17] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.775      ;
; -0.826 ; \maqu_est_y_cont:i[0]  ; \maqu_est_y_cont:i[11] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.774      ;
; -0.826 ; \maqu_est_y_cont:i[0]  ; \maqu_est_y_cont:i[16] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.774      ;
; -0.826 ; \maqu_est_y_cont:i[0]  ; \maqu_est_y_cont:i[18] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.774      ;
; -0.809 ; cuenta[10]             ; clk_out                ; clk          ; clk         ; 1.000        ; -0.038     ; 1.758      ;
; -0.802 ; \maqu_est_y_cont:i[1]  ; \maqu_est_y_cont:i[18] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.750      ;
; -0.789 ; \maqu_est_y_cont:i[1]  ; \maqu_est_y_cont:i[12] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.739      ;
; -0.785 ; cuenta[12]             ; clk_out                ; clk          ; clk         ; 1.000        ; -0.038     ; 1.734      ;
; -0.781 ; \maqu_est_y_cont:i[1]  ; \maqu_est_y_cont:i[14] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.731      ;
; -0.754 ; \maqu_est_y_cont:i[0]  ; \maqu_est_y_cont:i[12] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.704      ;
; -0.751 ; \maqu_est_y_cont:i[0]  ; state.debounce         ; clk          ; clk         ; 1.000        ; -0.038     ; 1.700      ;
; -0.742 ; \maqu_est_y_cont:i[0]  ; \maqu_est_y_cont:i[5]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.692      ;
; -0.741 ; \maqu_est_y_cont:i[0]  ; \maqu_est_y_cont:i[10] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.691      ;
; -0.740 ; \maqu_est_y_cont:i[0]  ; \maqu_est_y_cont:i[4]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.690      ;
; -0.740 ; \maqu_est_y_cont:i[0]  ; \maqu_est_y_cont:i[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.690      ;
; -0.738 ; \maqu_est_y_cont:i[1]  ; \maqu_est_y_cont:i[17] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.686      ;
; -0.737 ; \maqu_est_y_cont:i[0]  ; \maqu_est_y_cont:i[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.687      ;
; -0.735 ; \maqu_est_y_cont:i[0]  ; \maqu_est_y_cont:i[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.685      ;
; -0.734 ; \maqu_est_y_cont:i[0]  ; \maqu_est_y_cont:i[6]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.684      ;
; -0.731 ; \maqu_est_y_cont:i[0]  ; \maqu_est_y_cont:i[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.681      ;
; -0.729 ; \maqu_est_y_cont:i[0]  ; state.verif            ; clk          ; clk         ; 1.000        ; -0.037     ; 1.679      ;
; -0.729 ; \maqu_est_y_cont:i[3]  ; \maqu_est_y_cont:i[18] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.677      ;
; -0.723 ; \maqu_est_y_cont:i[1]  ; \maqu_est_y_cont:i[10] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.673      ;
; -0.716 ; \maqu_est_y_cont:i[1]  ; \maqu_est_y_cont:i[13] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.666      ;
; -0.716 ; \maqu_est_y_cont:i[9]  ; \maqu_est_y_cont:i[18] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.664      ;
; -0.716 ; \maqu_est_y_cont:i[3]  ; \maqu_est_y_cont:i[12] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.666      ;
; -0.714 ; \maqu_est_y_cont:i[5]  ; \maqu_est_y_cont:i[13] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.664      ;
; -0.708 ; \maqu_est_y_cont:i[3]  ; \maqu_est_y_cont:i[14] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.658      ;
; -0.703 ; \maqu_est_y_cont:i[9]  ; \maqu_est_y_cont:i[12] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.653      ;
; -0.699 ; \maqu_est_y_cont:i[15] ; \maqu_est_y_cont:i[13] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.651      ;
; -0.695 ; \maqu_est_y_cont:i[9]  ; \maqu_est_y_cont:i[14] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.645      ;
; -0.692 ; \maqu_est_y_cont:i[4]  ; \maqu_est_y_cont:i[13] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.642      ;
; -0.691 ; \maqu_est_y_cont:i[5]  ; \maqu_est_y_cont:i[14] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.641      ;
; -0.689 ; \maqu_est_y_cont:i[17] ; \maqu_est_y_cont:i[13] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.641      ;
; -0.687 ; \maqu_est_y_cont:i[18] ; \maqu_est_y_cont:i[13] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.639      ;
; -0.676 ; \maqu_est_y_cont:i[15] ; \maqu_est_y_cont:i[14] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.628      ;
; -0.670 ; \maqu_est_y_cont:i[1]  ; \maqu_est_y_cont:i[15] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.618      ;
; -0.669 ; \maqu_est_y_cont:i[4]  ; \maqu_est_y_cont:i[14] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.619      ;
; -0.666 ; \maqu_est_y_cont:i[17] ; \maqu_est_y_cont:i[14] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.618      ;
; -0.665 ; \maqu_est_y_cont:i[3]  ; \maqu_est_y_cont:i[17] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.613      ;
; -0.664 ; \maqu_est_y_cont:i[18] ; \maqu_est_y_cont:i[14] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.616      ;
; -0.658 ; \maqu_est_y_cont:i[0]  ; \maqu_est_y_cont:i[2]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.607      ;
; -0.657 ; \maqu_est_y_cont:i[0]  ; \maqu_est_y_cont:i[7]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.606      ;
; -0.657 ; \maqu_est_y_cont:i[0]  ; \maqu_est_y_cont:i[9]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.606      ;
; -0.653 ; \maqu_est_y_cont:i[14] ; \maqu_est_y_cont:i[18] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.601      ;
; -0.652 ; \maqu_est_y_cont:i[1]  ; \maqu_est_y_cont:i[16] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.600      ;
; -0.652 ; \maqu_est_y_cont:i[9]  ; \maqu_est_y_cont:i[17] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.600      ;
; -0.650 ; \maqu_est_y_cont:i[3]  ; \maqu_est_y_cont:i[10] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.600      ;
; -0.647 ; \maqu_est_y_cont:i[5]  ; \maqu_est_y_cont:i[15] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.595      ;
; -0.647 ; \maqu_est_y_cont:i[5]  ; \maqu_est_y_cont:i[17] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.595      ;
; -0.646 ; \maqu_est_y_cont:i[11] ; \maqu_est_y_cont:i[13] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.598      ;
; -0.646 ; \maqu_est_y_cont:i[5]  ; \maqu_est_y_cont:i[11] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.594      ;
; -0.646 ; \maqu_est_y_cont:i[5]  ; \maqu_est_y_cont:i[16] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.594      ;
; -0.646 ; \maqu_est_y_cont:i[5]  ; \maqu_est_y_cont:i[18] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.594      ;
; -0.643 ; \maqu_est_y_cont:i[3]  ; \maqu_est_y_cont:i[13] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.593      ;
; -0.637 ; \maqu_est_y_cont:i[9]  ; \maqu_est_y_cont:i[10] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.587      ;
; -0.633 ; \maqu_est_y_cont:i[12] ; \maqu_est_y_cont:i[13] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.583      ;
; -0.632 ; \maqu_est_y_cont:i[15] ; \maqu_est_y_cont:i[15] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.582      ;
; -0.632 ; \maqu_est_y_cont:i[15] ; \maqu_est_y_cont:i[17] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.582      ;
; -0.631 ; \maqu_est_y_cont:i[15] ; \maqu_est_y_cont:i[11] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.581      ;
; -0.631 ; \maqu_est_y_cont:i[15] ; \maqu_est_y_cont:i[16] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.581      ;
; -0.631 ; \maqu_est_y_cont:i[15] ; \maqu_est_y_cont:i[18] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.581      ;
; -0.630 ; \maqu_est_y_cont:i[9]  ; \maqu_est_y_cont:i[13] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.580      ;
; -0.628 ; \maqu_est_y_cont:i[4]  ; \maqu_est_y_cont:i[18] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.576      ;
; -0.625 ; \maqu_est_y_cont:i[4]  ; \maqu_est_y_cont:i[15] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.573      ;
; -0.625 ; \maqu_est_y_cont:i[4]  ; \maqu_est_y_cont:i[17] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.573      ;
; -0.624 ; \maqu_est_y_cont:i[14] ; \maqu_est_y_cont:i[13] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.574      ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'state.valid'                                                              ;
+--------+-------------+-----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-----------+--------------+-------------+--------------+------------+------------+
; -0.281 ; cuenta_4[1] ; indice[1] ; clk_out      ; state.valid ; 0.500        ; 0.064      ; 0.336      ;
; -0.279 ; cuenta_4[0] ; indice[0] ; clk_out      ; state.valid ; 0.500        ; 0.062      ; 0.340      ;
; -0.278 ; cuenta_4[3] ; indice[3] ; clk_out      ; state.valid ; 0.500        ; 0.061      ; 0.332      ;
; -0.277 ; cuenta_4[2] ; indice[2] ; clk_out      ; state.valid ; 0.500        ; 0.063      ; 0.340      ;
+--------+-------------+-----------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_out'                                                                   ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; 0.254 ; cuenta_4[2] ; cuenta_4[3] ; clk_out      ; clk_out     ; 1.000        ; -0.037     ; 0.696      ;
; 0.256 ; cuenta_4[1] ; cuenta_4[3] ; clk_out      ; clk_out     ; 1.000        ; -0.037     ; 0.694      ;
; 0.389 ; cuenta_4[0] ; cuenta_4[3] ; clk_out      ; clk_out     ; 1.000        ; -0.037     ; 0.561      ;
; 0.405 ; state.idle  ; cuenta_4[1] ; clk          ; clk_out     ; 1.000        ; 0.133      ; 0.705      ;
; 0.409 ; state.idle  ; cuenta_4[2] ; clk          ; clk_out     ; 1.000        ; 0.133      ; 0.701      ;
; 0.443 ; cuenta_4[0] ; cuenta_4[2] ; clk_out      ; clk_out     ; 1.000        ; -0.037     ; 0.507      ;
; 0.479 ; state.idle  ; cuenta_4[0] ; clk          ; clk_out     ; 1.000        ; 0.133      ; 0.631      ;
; 0.504 ; state.idle  ; cuenta_4[3] ; clk          ; clk_out     ; 1.000        ; 0.133      ; 0.606      ;
; 0.559 ; cuenta_4[0] ; cuenta_4[1] ; clk_out      ; clk_out     ; 1.000        ; -0.037     ; 0.391      ;
; 0.562 ; cuenta_4[1] ; cuenta_4[2] ; clk_out      ; clk_out     ; 1.000        ; -0.037     ; 0.388      ;
; 0.591 ; cuenta_4[0] ; cuenta_4[0] ; clk_out      ; clk_out     ; 1.000        ; -0.037     ; 0.359      ;
; 0.591 ; cuenta_4[3] ; cuenta_4[3] ; clk_out      ; clk_out     ; 1.000        ; -0.037     ; 0.359      ;
; 0.591 ; cuenta_4[2] ; cuenta_4[2] ; clk_out      ; clk_out     ; 1.000        ; -0.037     ; 0.359      ;
; 0.591 ; cuenta_4[1] ; cuenta_4[1] ; clk_out      ; clk_out     ; 1.000        ; -0.037     ; 0.359      ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_out'                                                                    ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; 0.132 ; state.idle  ; cuenta_4[0] ; clk          ; clk_out     ; 0.000        ; 0.255      ; 0.501      ;
; 0.186 ; state.idle  ; cuenta_4[3] ; clk          ; clk_out     ; 0.000        ; 0.255      ; 0.555      ;
; 0.186 ; cuenta_4[3] ; cuenta_4[3] ; clk_out      ; clk_out     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; cuenta_4[2] ; cuenta_4[2] ; clk_out      ; clk_out     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; cuenta_4[1] ; cuenta_4[1] ; clk_out      ; clk_out     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; cuenta_4[0] ; cuenta_4[0] ; clk_out      ; clk_out     ; 0.000        ; 0.037      ; 0.307      ;
; 0.204 ; cuenta_4[1] ; cuenta_4[2] ; clk_out      ; clk_out     ; 0.000        ; 0.037      ; 0.325      ;
; 0.205 ; cuenta_4[0] ; cuenta_4[1] ; clk_out      ; clk_out     ; 0.000        ; 0.037      ; 0.326      ;
; 0.224 ; state.idle  ; cuenta_4[2] ; clk          ; clk_out     ; 0.000        ; 0.255      ; 0.593      ;
; 0.227 ; state.idle  ; cuenta_4[1] ; clk          ; clk_out     ; 0.000        ; 0.255      ; 0.596      ;
; 0.315 ; cuenta_4[0] ; cuenta_4[2] ; clk_out      ; clk_out     ; 0.000        ; 0.037      ; 0.436      ;
; 0.356 ; cuenta_4[0] ; cuenta_4[3] ; clk_out      ; clk_out     ; 0.000        ; 0.037      ; 0.477      ;
; 0.459 ; cuenta_4[1] ; cuenta_4[3] ; clk_out      ; clk_out     ; 0.000        ; 0.037      ; 0.580      ;
; 0.464 ; cuenta_4[2] ; cuenta_4[3] ; clk_out      ; clk_out     ; 0.000        ; 0.037      ; 0.585      ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                              ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; state.debounce         ; state.debounce         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.228 ; state.valid            ; \maqu_est_y_cont:i[0]  ; state.valid  ; clk         ; 0.000        ; 1.266      ; 1.713      ;
; 0.228 ; state.valid            ; \maqu_est_y_cont:i[1]  ; state.valid  ; clk         ; 0.000        ; 1.266      ; 1.713      ;
; 0.228 ; state.valid            ; \maqu_est_y_cont:i[3]  ; state.valid  ; clk         ; 0.000        ; 1.266      ; 1.713      ;
; 0.228 ; state.valid            ; \maqu_est_y_cont:i[4]  ; state.valid  ; clk         ; 0.000        ; 1.266      ; 1.713      ;
; 0.228 ; state.valid            ; \maqu_est_y_cont:i[5]  ; state.valid  ; clk         ; 0.000        ; 1.266      ; 1.713      ;
; 0.228 ; state.valid            ; \maqu_est_y_cont:i[6]  ; state.valid  ; clk         ; 0.000        ; 1.266      ; 1.713      ;
; 0.228 ; state.valid            ; \maqu_est_y_cont:i[8]  ; state.valid  ; clk         ; 0.000        ; 1.266      ; 1.713      ;
; 0.228 ; state.valid            ; \maqu_est_y_cont:i[10] ; state.valid  ; clk         ; 0.000        ; 1.266      ; 1.713      ;
; 0.228 ; state.valid            ; \maqu_est_y_cont:i[12] ; state.valid  ; clk         ; 0.000        ; 1.266      ; 1.713      ;
; 0.228 ; state.valid            ; \maqu_est_y_cont:i[13] ; state.valid  ; clk         ; 0.000        ; 1.266      ; 1.713      ;
; 0.228 ; state.valid            ; \maqu_est_y_cont:i[14] ; state.valid  ; clk         ; 0.000        ; 1.266      ; 1.713      ;
; 0.262 ; state.valid            ; \maqu_est_y_cont:i[2]  ; state.valid  ; clk         ; 0.000        ; 1.266      ; 1.747      ;
; 0.262 ; state.valid            ; \maqu_est_y_cont:i[7]  ; state.valid  ; clk         ; 0.000        ; 1.266      ; 1.747      ;
; 0.262 ; state.valid            ; \maqu_est_y_cont:i[9]  ; state.valid  ; clk         ; 0.000        ; 1.266      ; 1.747      ;
; 0.290 ; state.valid            ; \maqu_est_y_cont:i[11] ; state.valid  ; clk         ; 0.000        ; 1.264      ; 1.773      ;
; 0.290 ; state.valid            ; \maqu_est_y_cont:i[16] ; state.valid  ; clk         ; 0.000        ; 1.264      ; 1.773      ;
; 0.290 ; state.valid            ; \maqu_est_y_cont:i[15] ; state.valid  ; clk         ; 0.000        ; 1.264      ; 1.773      ;
; 0.290 ; state.valid            ; \maqu_est_y_cont:i[18] ; state.valid  ; clk         ; 0.000        ; 1.264      ; 1.773      ;
; 0.290 ; state.valid            ; \maqu_est_y_cont:i[17] ; state.valid  ; clk         ; 0.000        ; 1.264      ; 1.773      ;
; 0.292 ; clk_out                ; clk_out                ; clk_out      ; clk         ; 0.000        ; 1.257      ; 1.768      ;
; 0.307 ; cuenta[11]             ; cuenta[11]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.428      ;
; 0.308 ; cuenta[10]             ; cuenta[10]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.429      ;
; 0.308 ; cuenta[5]              ; cuenta[5]              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.429      ;
; 0.308 ; cuenta[1]              ; cuenta[1]              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.429      ;
; 0.309 ; cuenta[6]              ; cuenta[6]              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.430      ;
; 0.309 ; cuenta[4]              ; cuenta[4]              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.430      ;
; 0.309 ; cuenta[2]              ; cuenta[2]              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.430      ;
; 0.323 ; state.valid            ; state.debounce         ; state.valid  ; clk         ; 0.000        ; 1.265      ; 1.807      ;
; 0.339 ; state.valid            ; state.idle             ; state.valid  ; clk         ; 0.000        ; 1.265      ; 1.823      ;
; 0.341 ; state.valid            ; state.valid            ; state.valid  ; clk         ; 0.000        ; 1.266      ; 1.826      ;
; 0.386 ; state.debounce         ; \maqu_est_y_cont:i[7]  ; clk          ; clk         ; 0.000        ; 0.038      ; 0.508      ;
; 0.386 ; state.debounce         ; \maqu_est_y_cont:i[9]  ; clk          ; clk         ; 0.000        ; 0.038      ; 0.508      ;
; 0.387 ; state.debounce         ; \maqu_est_y_cont:i[2]  ; clk          ; clk         ; 0.000        ; 0.038      ; 0.509      ;
; 0.453 ; \maqu_est_y_cont:i[2]  ; \maqu_est_y_cont:i[2]  ; clk          ; clk         ; 0.000        ; 0.038      ; 0.575      ;
; 0.457 ; cuenta[5]              ; cuenta[6]              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.578      ;
; 0.457 ; cuenta[3]              ; cuenta[4]              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.578      ;
; 0.457 ; cuenta[1]              ; cuenta[2]              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.578      ;
; 0.460 ; cuenta[3]              ; cuenta[3]              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.581      ;
; 0.460 ; cuenta[9]              ; cuenta[10]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.581      ;
; 0.465 ; cuenta[9]              ; cuenta[9]              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.586      ;
; 0.465 ; \maqu_est_y_cont:i[18] ; \maqu_est_y_cont:i[18] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.586      ;
; 0.465 ; \maqu_est_y_cont:i[7]  ; \maqu_est_y_cont:i[7]  ; clk          ; clk         ; 0.000        ; 0.038      ; 0.587      ;
; 0.466 ; cuenta[10]             ; cuenta[11]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.587      ;
; 0.467 ; cuenta[4]              ; cuenta[5]              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.588      ;
; 0.469 ; cuenta[0]              ; cuenta[1]              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.590      ;
; 0.470 ; cuenta[4]              ; cuenta[6]              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.591      ;
; 0.470 ; cuenta[2]              ; cuenta[4]              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.591      ;
; 0.472 ; cuenta[0]              ; cuenta[2]              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.593      ;
; 0.472 ; cuenta[8]              ; cuenta[10]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.593      ;
; 0.491 ; state.debounce         ; \maqu_est_y_cont:i[14] ; clk          ; clk         ; 0.000        ; 0.038      ; 0.613      ;
; 0.493 ; state.debounce         ; \maqu_est_y_cont:i[1]  ; clk          ; clk         ; 0.000        ; 0.038      ; 0.615      ;
; 0.494 ; state.debounce         ; \maqu_est_y_cont:i[13] ; clk          ; clk         ; 0.000        ; 0.038      ; 0.616      ;
; 0.495 ; state.debounce         ; state.verif            ; clk          ; clk         ; 0.000        ; 0.038      ; 0.617      ;
; 0.496 ; state.debounce         ; \maqu_est_y_cont:i[6]  ; clk          ; clk         ; 0.000        ; 0.038      ; 0.618      ;
; 0.497 ; state.debounce         ; \maqu_est_y_cont:i[3]  ; clk          ; clk         ; 0.000        ; 0.038      ; 0.619      ;
; 0.499 ; state.debounce         ; \maqu_est_y_cont:i[0]  ; clk          ; clk         ; 0.000        ; 0.038      ; 0.621      ;
; 0.503 ; state.debounce         ; \maqu_est_y_cont:i[4]  ; clk          ; clk         ; 0.000        ; 0.038      ; 0.625      ;
; 0.506 ; state.debounce         ; \maqu_est_y_cont:i[5]  ; clk          ; clk         ; 0.000        ; 0.038      ; 0.628      ;
; 0.518 ; \maqu_est_y_cont:i[16] ; \maqu_est_y_cont:i[16] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.639      ;
; 0.520 ; cuenta[3]              ; cuenta[5]              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.641      ;
; 0.523 ; cuenta[9]              ; cuenta[11]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.644      ;
; 0.523 ; cuenta[3]              ; cuenta[6]              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.644      ;
; 0.523 ; cuenta[1]              ; cuenta[4]              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.644      ;
; 0.526 ; cuenta[8]              ; cuenta[8]              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.647      ;
; 0.526 ; \maqu_est_y_cont:i[11] ; \maqu_est_y_cont:i[11] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.647      ;
; 0.533 ; cuenta[2]              ; cuenta[5]              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.654      ;
; 0.535 ; cuenta[8]              ; cuenta[11]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.656      ;
; 0.536 ; cuenta[6]              ; cuenta[10]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.657      ;
; 0.536 ; cuenta[2]              ; cuenta[6]              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.657      ;
; 0.538 ; cuenta[0]              ; cuenta[4]              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.659      ;
; 0.551 ; state.debounce         ; \maqu_est_y_cont:i[8]  ; clk          ; clk         ; 0.000        ; 0.038      ; 0.673      ;
; 0.555 ; state.debounce         ; \maqu_est_y_cont:i[10] ; clk          ; clk         ; 0.000        ; 0.038      ; 0.677      ;
; 0.557 ; state.debounce         ; \maqu_est_y_cont:i[12] ; clk          ; clk         ; 0.000        ; 0.038      ; 0.679      ;
; 0.565 ; cuenta[12]             ; cuenta[7]              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.686      ;
; 0.566 ; \maqu_est_y_cont:i[1]  ; \maqu_est_y_cont:i[7]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.687      ;
; 0.567 ; \maqu_est_y_cont:i[1]  ; \maqu_est_y_cont:i[9]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.688      ;
; 0.567 ; \maqu_est_y_cont:i[1]  ; \maqu_est_y_cont:i[2]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.688      ;
; 0.571 ; \maqu_est_y_cont:i[17] ; \maqu_est_y_cont:i[17] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.692      ;
; 0.575 ; \maqu_est_y_cont:i[15] ; \maqu_est_y_cont:i[15] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.696      ;
; 0.580 ; \maqu_est_y_cont:i[2]  ; \maqu_est_y_cont:i[7]  ; clk          ; clk         ; 0.000        ; 0.038      ; 0.702      ;
; 0.581 ; \maqu_est_y_cont:i[2]  ; \maqu_est_y_cont:i[9]  ; clk          ; clk         ; 0.000        ; 0.038      ; 0.703      ;
; 0.585 ; cuenta[7]              ; cuenta[10]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.706      ;
; 0.586 ; cuenta[1]              ; cuenta[5]              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.707      ;
; 0.589 ; cuenta[5]              ; cuenta[10]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.710      ;
; 0.589 ; cuenta[1]              ; cuenta[6]              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.710      ;
; 0.599 ; cuenta[6]              ; cuenta[11]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.720      ;
; 0.601 ; cuenta[0]              ; cuenta[5]              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.722      ;
; 0.602 ; cuenta[4]              ; cuenta[10]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.723      ;
; 0.604 ; cuenta[0]              ; cuenta[6]              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.725      ;
; 0.612 ; cuenta[12]             ; cuenta[12]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.733      ;
; 0.616 ; \maqu_est_y_cont:i[1]  ; \maqu_est_y_cont:i[1]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.737      ;
; 0.618 ; \maqu_est_y_cont:i[1]  ; \maqu_est_y_cont:i[6]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.739      ;
; 0.619 ; cuenta[2]              ; cuenta[3]              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.740      ;
; 0.619 ; \maqu_est_y_cont:i[1]  ; \maqu_est_y_cont:i[3]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.740      ;
; 0.621 ; \maqu_est_y_cont:i[1]  ; \maqu_est_y_cont:i[0]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.742      ;
; 0.622 ; \maqu_est_y_cont:i[1]  ; \maqu_est_y_cont:i[8]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.743      ;
; 0.622 ; \maqu_est_y_cont:i[1]  ; state.verif            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.743      ;
; 0.623 ; cuenta[8]              ; cuenta[9]              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.744      ;
; 0.623 ; \maqu_est_y_cont:i[1]  ; \maqu_est_y_cont:i[4]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.744      ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'state.valid'                                                              ;
+-------+-------------+-----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+-----------+--------------+-------------+--------------+------------+------------+
; 0.575 ; cuenta_4[1] ; indice[1] ; clk_out      ; state.valid ; -0.500       ; 0.197      ; 0.292      ;
; 0.579 ; cuenta_4[3] ; indice[3] ; clk_out      ; state.valid ; -0.500       ; 0.194      ; 0.293      ;
; 0.579 ; cuenta_4[0] ; indice[0] ; clk_out      ; state.valid ; -0.500       ; 0.195      ; 0.294      ;
; 0.582 ; cuenta_4[2] ; indice[2] ; clk_out      ; state.valid ; -0.500       ; 0.196      ; 0.298      ;
+-------+-------------+-----------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.615  ; 0.132 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -2.615  ; 0.186 ; N/A      ; N/A     ; -3.000              ;
;  clk_out         ; -0.332  ; 0.132 ; N/A      ; N/A     ; -1.000              ;
;  state.valid     ; -0.979  ; 0.575 ; N/A      ; N/A     ; 0.407               ;
; Design-wide TNS  ; -72.627 ; 0.0   ; 0.0      ; 0.0     ; -52.455             ;
;  clk             ; -68.025 ; 0.000 ; N/A      ; N/A     ; -48.455             ;
;  clk_out         ; -0.703  ; 0.000 ; N/A      ; N/A     ; -4.000              ;
;  state.valid     ; -3.899  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; fila_o[0]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fila_o[1]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fila_o[2]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fila_o[3]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display[0]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display[1]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display[2]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display[3]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display[4]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display[5]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display[6]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display[7]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_NCEO~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------------+
; Input Transition Times                                            ;
+----------------+--------------+-----------------+-----------------+
; Pin            ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------------+--------------+-----------------+-----------------+
; col[3]         ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; reset          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; col[0]         ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; col[1]         ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; col[2]         ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; clk            ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO~  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_NCSO~  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+----------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; fila_o[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.73e-08 V                   ; 3.13 V              ; -0.0749 V           ; 0.234 V                              ; 0.229 V                              ; 1.1e-09 s                   ; 8.58e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.73e-08 V                  ; 3.13 V             ; -0.0749 V          ; 0.234 V                             ; 0.229 V                             ; 1.1e-09 s                  ; 8.58e-10 s                 ; No                        ; No                        ;
; fila_o[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.49e-08 V                   ; 3.16 V              ; -0.146 V            ; 0.282 V                              ; 0.255 V                              ; 4.66e-10 s                  ; 4.32e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.49e-08 V                  ; 3.16 V             ; -0.146 V           ; 0.282 V                             ; 0.255 V                             ; 4.66e-10 s                 ; 4.32e-10 s                 ; No                        ; No                        ;
; fila_o[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.73e-08 V                   ; 3.13 V              ; -0.0749 V           ; 0.234 V                              ; 0.229 V                              ; 1.1e-09 s                   ; 8.58e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.73e-08 V                  ; 3.13 V             ; -0.0749 V          ; 0.234 V                             ; 0.229 V                             ; 1.1e-09 s                  ; 8.58e-10 s                 ; No                        ; No                        ;
; fila_o[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.73e-08 V                   ; 3.13 V              ; -0.0749 V           ; 0.234 V                              ; 0.229 V                              ; 1.1e-09 s                   ; 8.58e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.73e-08 V                  ; 3.13 V             ; -0.0749 V          ; 0.234 V                             ; 0.229 V                             ; 1.1e-09 s                  ; 8.58e-10 s                 ; No                        ; No                        ;
; display[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.49e-08 V                   ; 3.15 V              ; -0.0975 V           ; 0.324 V                              ; 0.218 V                              ; 7.04e-10 s                  ; 6.4e-10 s                   ; No                         ; No                         ; 3.08 V                      ; 2.49e-08 V                  ; 3.15 V             ; -0.0975 V          ; 0.324 V                             ; 0.218 V                             ; 7.04e-10 s                 ; 6.4e-10 s                  ; No                        ; No                        ;
; display[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.49e-08 V                   ; 3.15 V              ; -0.0975 V           ; 0.324 V                              ; 0.218 V                              ; 7.04e-10 s                  ; 6.4e-10 s                   ; No                         ; No                         ; 3.08 V                      ; 2.49e-08 V                  ; 3.15 V             ; -0.0975 V          ; 0.324 V                             ; 0.218 V                             ; 7.04e-10 s                 ; 6.4e-10 s                  ; No                        ; No                        ;
; display[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.73e-08 V                   ; 3.15 V              ; -0.127 V            ; 0.316 V                              ; 0.267 V                              ; 4.83e-10 s                  ; 4.4e-10 s                   ; No                         ; No                         ; 3.08 V                      ; 1.73e-08 V                  ; 3.15 V             ; -0.127 V           ; 0.316 V                             ; 0.267 V                             ; 4.83e-10 s                 ; 4.4e-10 s                  ; No                        ; No                        ;
; display[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.73e-08 V                   ; 3.13 V              ; -0.0749 V           ; 0.234 V                              ; 0.229 V                              ; 1.1e-09 s                   ; 8.58e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.73e-08 V                  ; 3.13 V             ; -0.0749 V          ; 0.234 V                             ; 0.229 V                             ; 1.1e-09 s                  ; 8.58e-10 s                 ; No                        ; No                        ;
; display[4]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.49e-08 V                   ; 3.15 V              ; -0.0975 V           ; 0.324 V                              ; 0.218 V                              ; 7.04e-10 s                  ; 6.4e-10 s                   ; No                         ; No                         ; 3.08 V                      ; 2.49e-08 V                  ; 3.15 V             ; -0.0975 V          ; 0.324 V                             ; 0.218 V                             ; 7.04e-10 s                 ; 6.4e-10 s                  ; No                        ; No                        ;
; display[5]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.73e-08 V                   ; 3.1 V               ; -0.0227 V           ; 0.299 V                              ; 0.32 V                               ; 3.11e-09 s                  ; 2.3e-09 s                   ; No                         ; No                         ; 3.08 V                      ; 1.73e-08 V                  ; 3.1 V              ; -0.0227 V          ; 0.299 V                             ; 0.32 V                              ; 3.11e-09 s                 ; 2.3e-09 s                  ; No                        ; No                        ;
; display[6]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.49e-08 V                   ; 3.15 V              ; -0.0975 V           ; 0.324 V                              ; 0.218 V                              ; 7.04e-10 s                  ; 6.4e-10 s                   ; No                         ; No                         ; 3.08 V                      ; 2.49e-08 V                  ; 3.15 V             ; -0.0975 V          ; 0.324 V                             ; 0.218 V                             ; 7.04e-10 s                 ; 6.4e-10 s                  ; No                        ; No                        ;
; display[7]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.49e-08 V                   ; 3.1 V               ; -0.0228 V           ; 0.291 V                              ; 0.31 V                               ; 3.08e-09 s                  ; 2.26e-09 s                  ; No                         ; No                         ; 3.08 V                      ; 2.49e-08 V                  ; 3.1 V              ; -0.0228 V          ; 0.291 V                             ; 0.31 V                              ; 3.08e-09 s                 ; 2.26e-09 s                 ; No                        ; No                        ;
; ~ALTERA_NCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.49e-08 V                   ; 3.15 V              ; -0.0975 V           ; 0.324 V                              ; 0.218 V                              ; 7.04e-10 s                  ; 6.4e-10 s                   ; No                         ; No                         ; 3.08 V                      ; 2.49e-08 V                  ; 3.15 V             ; -0.0975 V          ; 0.324 V                             ; 0.218 V                             ; 7.04e-10 s                 ; 6.4e-10 s                  ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.35e-08 V                   ; 3.22 V              ; -0.155 V            ; 0.174 V                              ; 0.241 V                              ; 2.56e-10 s                  ; 2.23e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 1.35e-08 V                  ; 3.22 V             ; -0.155 V           ; 0.174 V                             ; 0.241 V                             ; 2.56e-10 s                 ; 2.23e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; fila_o[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.18e-06 V                   ; 3.11 V              ; -0.0455 V           ; 0.228 V                              ; 0.226 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; No                         ; 3.08 V                      ; 2.18e-06 V                  ; 3.11 V             ; -0.0455 V          ; 0.228 V                             ; 0.226 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; No                        ;
; fila_o[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.24e-06 V                   ; 3.13 V              ; -0.0797 V           ; 0.185 V                              ; 0.324 V                              ; 6.37e-10 s                  ; 4.72e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.24e-06 V                  ; 3.13 V             ; -0.0797 V          ; 0.185 V                             ; 0.324 V                             ; 6.37e-10 s                 ; 4.72e-10 s                 ; No                        ; No                        ;
; fila_o[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.18e-06 V                   ; 3.11 V              ; -0.0455 V           ; 0.228 V                              ; 0.226 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; No                         ; 3.08 V                      ; 2.18e-06 V                  ; 3.11 V             ; -0.0455 V          ; 0.228 V                             ; 0.226 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; No                        ;
; fila_o[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.18e-06 V                   ; 3.11 V              ; -0.0455 V           ; 0.228 V                              ; 0.226 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; No                         ; 3.08 V                      ; 2.18e-06 V                  ; 3.11 V             ; -0.0455 V          ; 0.228 V                             ; 0.226 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; No                        ;
; display[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.24e-06 V                   ; 3.12 V              ; -0.059 V            ; 0.265 V                              ; 0.342 V                              ; 8.95e-10 s                  ; 7.02e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.24e-06 V                  ; 3.12 V             ; -0.059 V           ; 0.265 V                             ; 0.342 V                             ; 8.95e-10 s                 ; 7.02e-10 s                 ; No                        ; No                        ;
; display[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.24e-06 V                   ; 3.12 V              ; -0.059 V            ; 0.265 V                              ; 0.342 V                              ; 8.95e-10 s                  ; 7.02e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.24e-06 V                  ; 3.12 V             ; -0.059 V           ; 0.265 V                             ; 0.342 V                             ; 8.95e-10 s                 ; 7.02e-10 s                 ; No                        ; No                        ;
; display[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.18e-06 V                   ; 3.13 V              ; -0.0755 V           ; 0.214 V                              ; 0.375 V                              ; 6.55e-10 s                  ; 5.02e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.18e-06 V                  ; 3.13 V             ; -0.0755 V          ; 0.214 V                             ; 0.375 V                             ; 6.55e-10 s                 ; 5.02e-10 s                 ; No                        ; No                        ;
; display[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.18e-06 V                   ; 3.11 V              ; -0.0455 V           ; 0.228 V                              ; 0.226 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; No                         ; 3.08 V                      ; 2.18e-06 V                  ; 3.11 V             ; -0.0455 V          ; 0.228 V                             ; 0.226 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; No                        ;
; display[4]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.24e-06 V                   ; 3.12 V              ; -0.059 V            ; 0.265 V                              ; 0.342 V                              ; 8.95e-10 s                  ; 7.02e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.24e-06 V                  ; 3.12 V             ; -0.059 V           ; 0.265 V                             ; 0.342 V                             ; 8.95e-10 s                 ; 7.02e-10 s                 ; No                        ; No                        ;
; display[5]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.18e-06 V                   ; 3.09 V              ; -0.0129 V           ; 0.265 V                              ; 0.27 V                               ; 3.8e-09 s                   ; 2.98e-09 s                  ; No                         ; No                         ; 3.08 V                      ; 2.18e-06 V                  ; 3.09 V             ; -0.0129 V          ; 0.265 V                             ; 0.27 V                              ; 3.8e-09 s                  ; 2.98e-09 s                 ; No                        ; No                        ;
; display[6]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.24e-06 V                   ; 3.12 V              ; -0.059 V            ; 0.265 V                              ; 0.342 V                              ; 8.95e-10 s                  ; 7.02e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.24e-06 V                  ; 3.12 V             ; -0.059 V           ; 0.265 V                             ; 0.342 V                             ; 8.95e-10 s                 ; 7.02e-10 s                 ; No                        ; No                        ;
; display[7]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.24e-06 V                   ; 3.1 V               ; -0.0132 V           ; 0.306 V                              ; 0.253 V                              ; 3.62e-09 s                  ; 2.96e-09 s                  ; No                         ; No                         ; 3.08 V                      ; 3.24e-06 V                  ; 3.1 V              ; -0.0132 V          ; 0.306 V                             ; 0.253 V                             ; 3.62e-09 s                 ; 2.96e-09 s                 ; No                        ; No                        ;
; ~ALTERA_NCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.24e-06 V                   ; 3.12 V              ; -0.059 V            ; 0.265 V                              ; 0.342 V                              ; 8.95e-10 s                  ; 7.02e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.24e-06 V                  ; 3.12 V             ; -0.059 V           ; 0.265 V                             ; 0.342 V                             ; 8.95e-10 s                 ; 7.02e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.7e-06 V                    ; 3.14 V              ; -0.0826 V           ; 0.161 V                              ; 0.29 V                               ; 2.73e-10 s                  ; 2.78e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.7e-06 V                   ; 3.14 V             ; -0.0826 V          ; 0.161 V                             ; 0.29 V                              ; 2.73e-10 s                 ; 2.78e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; fila_o[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.37e-07 V                   ; 3.51 V              ; -0.0769 V           ; 0.306 V                              ; 0.369 V                              ; 9.14e-10 s                  ; 6.91e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.37e-07 V                  ; 3.51 V             ; -0.0769 V          ; 0.306 V                             ; 0.369 V                             ; 9.14e-10 s                 ; 6.91e-10 s                 ; No                        ; No                        ;
; fila_o[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.02e-07 V                   ; 3.54 V              ; -0.148 V            ; 0.218 V                              ; 0.23 V                               ; 4.49e-10 s                  ; 4.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.02e-07 V                  ; 3.54 V             ; -0.148 V           ; 0.218 V                             ; 0.23 V                              ; 4.49e-10 s                 ; 4.08e-10 s                 ; No                        ; No                        ;
; fila_o[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.37e-07 V                   ; 3.51 V              ; -0.0769 V           ; 0.306 V                              ; 0.369 V                              ; 9.14e-10 s                  ; 6.91e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.37e-07 V                  ; 3.51 V             ; -0.0769 V          ; 0.306 V                             ; 0.369 V                             ; 9.14e-10 s                 ; 6.91e-10 s                 ; No                        ; No                        ;
; fila_o[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.37e-07 V                   ; 3.51 V              ; -0.0769 V           ; 0.306 V                              ; 0.369 V                              ; 9.14e-10 s                  ; 6.91e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.37e-07 V                  ; 3.51 V             ; -0.0769 V          ; 0.306 V                             ; 0.369 V                             ; 9.14e-10 s                 ; 6.91e-10 s                 ; No                        ; No                        ;
; display[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.02e-07 V                   ; 3.52 V              ; -0.105 V            ; 0.249 V                              ; 0.397 V                              ; 6.75e-10 s                  ; 4.79e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.02e-07 V                  ; 3.52 V             ; -0.105 V           ; 0.249 V                             ; 0.397 V                             ; 6.75e-10 s                 ; 4.79e-10 s                 ; No                        ; No                        ;
; display[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.02e-07 V                   ; 3.52 V              ; -0.105 V            ; 0.249 V                              ; 0.397 V                              ; 6.75e-10 s                  ; 4.79e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.02e-07 V                  ; 3.52 V             ; -0.105 V           ; 0.249 V                             ; 0.397 V                             ; 6.75e-10 s                 ; 4.79e-10 s                 ; No                        ; No                        ;
; display[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.37e-07 V                   ; 3.54 V              ; -0.131 V            ; 0.259 V                              ; 0.24 V                               ; 4.6e-10 s                   ; 4.17e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.37e-07 V                  ; 3.54 V             ; -0.131 V           ; 0.259 V                             ; 0.24 V                              ; 4.6e-10 s                  ; 4.17e-10 s                 ; No                        ; No                        ;
; display[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.37e-07 V                   ; 3.51 V              ; -0.0769 V           ; 0.306 V                              ; 0.369 V                              ; 9.14e-10 s                  ; 6.91e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.37e-07 V                  ; 3.51 V             ; -0.0769 V          ; 0.306 V                             ; 0.369 V                             ; 9.14e-10 s                 ; 6.91e-10 s                 ; No                        ; No                        ;
; display[4]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.02e-07 V                   ; 3.52 V              ; -0.105 V            ; 0.249 V                              ; 0.397 V                              ; 6.75e-10 s                  ; 4.79e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.02e-07 V                  ; 3.52 V             ; -0.105 V           ; 0.249 V                             ; 0.397 V                             ; 6.75e-10 s                 ; 4.79e-10 s                 ; No                        ; No                        ;
; display[5]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.37e-07 V                   ; 3.48 V              ; -0.0277 V           ; 0.291 V                              ; 0.285 V                              ; 2.81e-09 s                  ; 2.2e-09 s                   ; No                         ; No                         ; 3.46 V                      ; 1.37e-07 V                  ; 3.48 V             ; -0.0277 V          ; 0.291 V                             ; 0.285 V                             ; 2.81e-09 s                 ; 2.2e-09 s                  ; No                        ; No                        ;
; display[6]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.02e-07 V                   ; 3.52 V              ; -0.105 V            ; 0.249 V                              ; 0.397 V                              ; 6.75e-10 s                  ; 4.79e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.02e-07 V                  ; 3.52 V             ; -0.105 V           ; 0.249 V                             ; 0.397 V                             ; 6.75e-10 s                 ; 4.79e-10 s                 ; No                        ; No                        ;
; display[7]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.02e-07 V                   ; 3.48 V              ; -0.0288 V           ; 0.346 V                              ; 0.263 V                              ; 2.68e-09 s                  ; 2.19e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.02e-07 V                  ; 3.48 V             ; -0.0288 V          ; 0.346 V                             ; 0.263 V                             ; 2.68e-09 s                 ; 2.19e-09 s                 ; No                        ; No                        ;
; ~ALTERA_NCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.02e-07 V                   ; 3.52 V              ; -0.105 V            ; 0.249 V                              ; 0.397 V                              ; 6.75e-10 s                  ; 4.79e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.02e-07 V                  ; 3.52 V             ; -0.105 V           ; 0.249 V                             ; 0.397 V                             ; 6.75e-10 s                 ; 4.79e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.09e-07 V                   ; 3.71 V              ; -0.174 V            ; 0.496 V                              ; 0.245 V                              ; 1.28e-10 s                  ; 1.99e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.09e-07 V                  ; 3.71 V             ; -0.174 V           ; 0.496 V                             ; 0.245 V                             ; 1.28e-10 s                 ; 1.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+-------------+-------------+----------+----------+----------+----------+
; From Clock  ; To Clock    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------+-------------+----------+----------+----------+----------+
; clk         ; clk         ; 833      ; 0        ; 0        ; 0        ;
; clk_out     ; clk         ; 1        ; 1        ; 0        ; 0        ;
; state.valid ; clk         ; 22       ; 22       ; 0        ; 0        ;
; clk         ; clk_out     ; 4        ; 0        ; 0        ; 0        ;
; clk_out     ; clk_out     ; 10       ; 0        ; 0        ; 0        ;
; clk_out     ; state.valid ; 0        ; 0        ; 4        ; 0        ;
+-------------+-------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+-------------+-------------+----------+----------+----------+----------+
; From Clock  ; To Clock    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------+-------------+----------+----------+----------+----------+
; clk         ; clk         ; 833      ; 0        ; 0        ; 0        ;
; clk_out     ; clk         ; 1        ; 1        ; 0        ; 0        ;
; state.valid ; clk         ; 22       ; 22       ; 0        ; 0        ;
; clk         ; clk_out     ; 4        ; 0        ; 0        ; 0        ;
; clk_out     ; clk_out     ; 10       ; 0        ; 0        ; 0        ;
; clk_out     ; state.valid ; 0        ; 0        ; 4        ; 0        ;
+-------------+-------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 4     ; 4    ;
; Unconstrained Input Port Paths  ; 97    ; 97   ;
; Unconstrained Output Ports      ; 11    ; 11   ;
; Unconstrained Output Port Paths ; 35    ; 35   ;
+---------------------------------+-------+------+


+------------------------------------------------+
; Clock Status Summary                           ;
+-------------+-------------+------+-------------+
; Target      ; Clock       ; Type ; Status      ;
+-------------+-------------+------+-------------+
; clk         ; clk         ; Base ; Constrained ;
; clk_out     ; clk_out     ; Base ; Constrained ;
; state.valid ; state.valid ; Base ; Constrained ;
+-------------+-------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; col[0]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; col[1]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; col[2]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; display[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fila_o[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fila_o[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fila_o[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fila_o[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; col[0]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; col[1]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; col[2]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; display[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fila_o[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fila_o[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fila_o[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fila_o[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition
    Info: Processing started: Wed May 22 11:21:51 2024
Info: Command: quartus_sta proyect2 -c proyect2
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 12 of the 12 processors detected
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Warning (335093): The Timing Analyzer is analyzing 4 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'proyect2.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name clk_out clk_out
    Info (332105): create_clock -period 1.000 -name state.valid state.valid
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.615
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.615             -68.025 clk 
    Info (332119):    -0.979              -3.899 state.valid 
    Info (332119):    -0.332              -0.703 clk_out 
Info (332146): Worst-case hold slack is 0.340
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.340               0.000 clk 
    Info (332119):     0.355               0.000 clk_out 
    Info (332119):     0.765               0.000 state.valid 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -40.000 clk 
    Info (332119):    -1.000              -4.000 clk_out 
    Info (332119):     0.451               0.000 state.valid 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.248
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.248             -57.169 clk 
    Info (332119):    -0.862              -3.430 state.valid 
    Info (332119):    -0.187              -0.247 clk_out 
Info (332146): Worst-case hold slack is 0.309
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.309               0.000 clk 
    Info (332119):     0.310               0.000 clk_out 
    Info (332119):     0.786               0.000 state.valid 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -40.000 clk 
    Info (332119):    -1.000              -4.000 clk_out 
    Info (332119):     0.477               0.000 state.valid 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.047
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.047             -23.424 clk 
    Info (332119):    -0.281              -1.115 state.valid 
    Info (332119):     0.254               0.000 clk_out 
Info (332146): Worst-case hold slack is 0.132
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.132               0.000 clk_out 
    Info (332119):     0.186               0.000 clk 
    Info (332119):     0.575               0.000 state.valid 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -48.455 clk 
    Info (332119):    -1.000              -4.000 clk_out 
    Info (332119):     0.407               0.000 state.valid 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4847 megabytes
    Info: Processing ended: Wed May 22 11:21:52 2024
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


