# LaboratorioDeSistemasDigitaisVHDL

  Nesse repositório, encontra-se todos os nossos projetos da matéria de Laboratório de Sistemas Digitais no semestre de 2023/2. Todos os códigos são em VHDL e foram testados no laboratório a partir de um Cyclone II, com um chip Altera.
  O projeto é separado por Aulas, sendo cada aula um trabalho diferente. Contém também um projeto final.

### Aula 02
  Projeto de um sistema de porta automática, onde existe um sensor que detecta a presença de pessoas, uma forma manual de manter a porta sempre aberta e uma forma manual de manter a porta sempre fechada.
### Aula 03
  Projeto de um somador.
### Aula 04
  Projeto de um comparador.
### Aula 05
  Projeto de um flip-flop tipo D e um somador tipo full adder.
### Aula 06
  Projeto de um calculador de média móvel.
### Aula 07
  Projeto de uma Máquina de Estados Finitos (FSM). A proposta é que a saída Q acompanhe o valor da entrada de dados selecionada.
### Aula 08
  Projeto de uma Máquina de Estados Finitos (FSM) de Alto Nível. Esse projeto de refere à parte de Caminho de Dados.
### Aula 09
  Projeto de uma Máquina de Estados Finitos (FSM) de Alto Nível. Esse projeto de refere à parte da Controladora.
### Aula 10
  
### Trabalho Final
