TimeQuest Timing Analyzer report for SPI_hello
Wed Feb 10 23:25:32 2021
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'sclk'
 12. Slow Model Setup: 'rx_req'
 13. Slow Model Hold: 'rx_req'
 14. Slow Model Hold: 'sclk'
 15. Slow Model Recovery: 'sclk'
 16. Slow Model Recovery: 'rx_req'
 17. Slow Model Recovery: 'reset_n'
 18. Slow Model Removal: 'rx_req'
 19. Slow Model Removal: 'reset_n'
 20. Slow Model Removal: 'sclk'
 21. Slow Model Minimum Pulse Width: 'sclk'
 22. Slow Model Minimum Pulse Width: 'reset_n'
 23. Slow Model Minimum Pulse Width: 'rx_req'
 24. Setup Times
 25. Hold Times
 26. Clock to Output Times
 27. Minimum Clock to Output Times
 28. Propagation Delay
 29. Minimum Propagation Delay
 30. Output Enable Times
 31. Minimum Output Enable Times
 32. Output Disable Times
 33. Minimum Output Disable Times
 34. Fast Model Setup Summary
 35. Fast Model Hold Summary
 36. Fast Model Recovery Summary
 37. Fast Model Removal Summary
 38. Fast Model Minimum Pulse Width Summary
 39. Fast Model Setup: 'sclk'
 40. Fast Model Setup: 'rx_req'
 41. Fast Model Hold: 'rx_req'
 42. Fast Model Hold: 'sclk'
 43. Fast Model Recovery: 'sclk'
 44. Fast Model Recovery: 'rx_req'
 45. Fast Model Recovery: 'reset_n'
 46. Fast Model Removal: 'reset_n'
 47. Fast Model Removal: 'rx_req'
 48. Fast Model Removal: 'sclk'
 49. Fast Model Minimum Pulse Width: 'sclk'
 50. Fast Model Minimum Pulse Width: 'reset_n'
 51. Fast Model Minimum Pulse Width: 'rx_req'
 52. Setup Times
 53. Hold Times
 54. Clock to Output Times
 55. Minimum Clock to Output Times
 56. Propagation Delay
 57. Minimum Propagation Delay
 58. Output Enable Times
 59. Minimum Output Enable Times
 60. Output Disable Times
 61. Minimum Output Disable Times
 62. Multicorner Timing Analysis Summary
 63. Setup Times
 64. Hold Times
 65. Clock to Output Times
 66. Minimum Clock to Output Times
 67. Progagation Delay
 68. Minimum Progagation Delay
 69. Setup Transfers
 70. Hold Transfers
 71. Recovery Transfers
 72. Removal Transfers
 73. Report TCCS
 74. Report RSKM
 75. Unconstrained Paths
 76. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; SPI_hello                                                         ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                              ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets     ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; reset_n    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { reset_n } ;
; rx_req     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { rx_req }  ;
; sclk       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { sclk }    ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 138.47 MHz ; 138.47 MHz      ; sclk       ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------+
; Slow Model Setup Summary        ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; sclk   ; -3.386 ; -66.998       ;
; rx_req ; 0.673  ; 0.000         ;
+--------+--------+---------------+


+---------------------------------+
; Slow Model Hold Summary         ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; rx_req ; -1.378 ; -10.410       ;
; sclk   ; 0.499  ; 0.000         ;
+--------+--------+---------------+


+----------------------------------+
; Slow Model Recovery Summary      ;
+---------+--------+---------------+
; Clock   ; Slack  ; End Point TNS ;
+---------+--------+---------------+
; sclk    ; -0.977 ; -22.761       ;
; rx_req  ; 0.247  ; 0.000         ;
; reset_n ; 0.585  ; 0.000         ;
+---------+--------+---------------+


+----------------------------------+
; Slow Model Removal Summary       ;
+---------+--------+---------------+
; Clock   ; Slack  ; End Point TNS ;
+---------+--------+---------------+
; rx_req  ; -1.452 ; -11.323       ;
; reset_n ; -1.428 ; -11.110       ;
; sclk    ; 0.558  ; 0.000         ;
+---------+--------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; sclk    ; -1.777 ; -59.653             ;
; reset_n ; -1.777 ; -1.777              ;
; rx_req  ; -1.777 ; -1.777              ;
+---------+--------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'sclk'                                                                                                 ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -3.386 ; bit_cnt[1]          ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.012     ; 4.414      ;
; -3.386 ; bit_cnt[1]          ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.012     ; 4.414      ;
; -3.386 ; bit_cnt[1]          ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.012     ; 4.414      ;
; -3.386 ; bit_cnt[1]          ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.012     ; 4.414      ;
; -3.386 ; bit_cnt[1]          ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.012     ; 4.414      ;
; -3.386 ; bit_cnt[1]          ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.012     ; 4.414      ;
; -3.386 ; bit_cnt[1]          ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.012     ; 4.414      ;
; -3.386 ; bit_cnt[1]          ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.012     ; 4.414      ;
; -3.250 ; tx_buf[0]~36        ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 1.000        ; -1.628     ; 2.662      ;
; -3.240 ; tx_buf[3]~21        ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 1.000        ; -1.629     ; 2.651      ;
; -3.221 ; tx_buf[1]~31        ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 1.000        ; -1.627     ; 2.634      ;
; -3.209 ; tx_buf[6]~6         ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 1.000        ; -1.648     ; 2.601      ;
; -3.205 ; tx_buf[7]~1         ; miso~reg0           ; reset_n      ; sclk        ; 1.000        ; -1.640     ; 2.605      ;
; -3.111 ; roe~reg0_emulated   ; miso~reg0           ; sclk         ; sclk        ; 0.500        ; 0.318      ; 3.969      ;
; -3.088 ; bit_cnt[5]          ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.357      ; 4.485      ;
; -3.088 ; bit_cnt[5]          ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.357      ; 4.485      ;
; -3.088 ; bit_cnt[5]          ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.357      ; 4.485      ;
; -3.088 ; bit_cnt[5]          ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.357      ; 4.485      ;
; -3.088 ; bit_cnt[5]          ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.357      ; 4.485      ;
; -3.088 ; bit_cnt[5]          ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.357      ; 4.485      ;
; -3.088 ; bit_cnt[5]          ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.357      ; 4.485      ;
; -3.088 ; bit_cnt[5]          ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.357      ; 4.485      ;
; -3.080 ; tx_buf[7]~1         ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 1.000        ; -1.650     ; 2.470      ;
; -2.906 ; tx_buf[4]~16        ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 1.000        ; -1.648     ; 2.298      ;
; -2.884 ; tx_buf[2]~26        ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 1.000        ; -1.617     ; 2.307      ;
; -2.882 ; tx_buf[3]~_emulated ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.000      ; 3.922      ;
; -2.866 ; tx_buf[5]~11        ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 1.000        ; -1.617     ; 2.289      ;
; -2.847 ; tx_buf[1]~_emulated ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.000      ; 3.887      ;
; -2.823 ; bit_cnt[4]          ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.357      ; 4.220      ;
; -2.823 ; bit_cnt[4]          ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.357      ; 4.220      ;
; -2.823 ; bit_cnt[4]          ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.357      ; 4.220      ;
; -2.823 ; bit_cnt[4]          ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.357      ; 4.220      ;
; -2.823 ; bit_cnt[4]          ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.357      ; 4.220      ;
; -2.823 ; bit_cnt[4]          ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.357      ; 4.220      ;
; -2.823 ; bit_cnt[4]          ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.357      ; 4.220      ;
; -2.823 ; bit_cnt[4]          ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.357      ; 4.220      ;
; -2.771 ; bit_cnt[1]          ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; -0.002     ; 3.809      ;
; -2.771 ; bit_cnt[1]          ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.002     ; 3.809      ;
; -2.771 ; bit_cnt[7]          ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.357      ; 4.168      ;
; -2.771 ; bit_cnt[7]          ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.357      ; 4.168      ;
; -2.771 ; bit_cnt[7]          ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.357      ; 4.168      ;
; -2.771 ; bit_cnt[7]          ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.357      ; 4.168      ;
; -2.771 ; bit_cnt[7]          ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.357      ; 4.168      ;
; -2.771 ; bit_cnt[7]          ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.357      ; 4.168      ;
; -2.771 ; bit_cnt[7]          ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.357      ; 4.168      ;
; -2.771 ; bit_cnt[7]          ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.357      ; 4.168      ;
; -2.736 ; tx_buf[0]~36        ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 1.000        ; -1.628     ; 2.148      ;
; -2.728 ; bit_cnt[6]          ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.357      ; 4.125      ;
; -2.728 ; bit_cnt[6]          ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.357      ; 4.125      ;
; -2.728 ; bit_cnt[6]          ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.357      ; 4.125      ;
; -2.728 ; bit_cnt[6]          ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.357      ; 4.125      ;
; -2.728 ; bit_cnt[6]          ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.357      ; 4.125      ;
; -2.728 ; bit_cnt[6]          ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.357      ; 4.125      ;
; -2.728 ; bit_cnt[6]          ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.357      ; 4.125      ;
; -2.728 ; bit_cnt[6]          ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.357      ; 4.125      ;
; -2.678 ; bit_cnt[2]          ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.357      ; 4.075      ;
; -2.678 ; bit_cnt[2]          ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.357      ; 4.075      ;
; -2.678 ; bit_cnt[2]          ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.357      ; 4.075      ;
; -2.678 ; bit_cnt[2]          ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.357      ; 4.075      ;
; -2.678 ; bit_cnt[2]          ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.357      ; 4.075      ;
; -2.678 ; bit_cnt[2]          ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.357      ; 4.075      ;
; -2.678 ; bit_cnt[2]          ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.357      ; 4.075      ;
; -2.678 ; bit_cnt[2]          ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.357      ; 4.075      ;
; -2.656 ; rrdy~reg0_emulated  ; miso~reg0           ; sclk         ; sclk        ; 0.500        ; -0.003     ; 3.193      ;
; -2.635 ; wr_add              ; roe~reg0_emulated   ; sclk         ; sclk        ; 1.000        ; -0.298     ; 3.377      ;
; -2.635 ; bit_cnt[3]          ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.357      ; 4.032      ;
; -2.635 ; bit_cnt[3]          ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.357      ; 4.032      ;
; -2.635 ; bit_cnt[3]          ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.357      ; 4.032      ;
; -2.635 ; bit_cnt[3]          ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.357      ; 4.032      ;
; -2.635 ; bit_cnt[3]          ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.357      ; 4.032      ;
; -2.635 ; bit_cnt[3]          ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.357      ; 4.032      ;
; -2.635 ; bit_cnt[3]          ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.357      ; 4.032      ;
; -2.635 ; bit_cnt[3]          ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.357      ; 4.032      ;
; -2.619 ; trdy~reg0_emulated  ; miso~reg0           ; sclk         ; sclk        ; 0.500        ; 0.020      ; 3.179      ;
; -2.596 ; rd_add              ; miso~reg0           ; sclk         ; sclk        ; 0.500        ; 0.020      ; 3.156      ;
; -2.596 ; rd_add              ; miso~en             ; sclk         ; sclk        ; 0.500        ; 0.020      ; 3.156      ;
; -2.569 ; bit_cnt[11]         ; roe~reg0_emulated   ; sclk         ; sclk        ; 0.500        ; -0.320     ; 2.789      ;
; -2.524 ; rrdy~reg0_emulated  ; roe~reg0_emulated   ; sclk         ; sclk        ; 1.000        ; -0.321     ; 3.243      ;
; -2.504 ; rd_add              ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 0.500        ; 0.010      ; 3.054      ;
; -2.504 ; rd_add              ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 0.500        ; 0.010      ; 3.054      ;
; -2.504 ; rd_add              ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 0.500        ; 0.010      ; 3.054      ;
; -2.504 ; rd_add              ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 0.500        ; 0.010      ; 3.054      ;
; -2.504 ; rd_add              ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 0.500        ; 0.010      ; 3.054      ;
; -2.504 ; rd_add              ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 0.500        ; 0.010      ; 3.054      ;
; -2.504 ; rd_add              ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 0.500        ; 0.010      ; 3.054      ;
; -2.504 ; rd_add              ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 0.500        ; 0.010      ; 3.054      ;
; -2.478 ; bit_cnt[16]         ; roe~reg0_emulated   ; sclk         ; sclk        ; 0.500        ; 0.049      ; 3.067      ;
; -2.473 ; bit_cnt[5]          ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; 0.367      ; 3.880      ;
; -2.473 ; bit_cnt[5]          ; miso~en             ; sclk         ; sclk        ; 1.000        ; 0.367      ; 3.880      ;
; -2.467 ; tx_buf[0]~_emulated ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.000      ; 3.507      ;
; -2.430 ; wr_add              ; trdy~reg0_emulated  ; sclk         ; sclk        ; 1.000        ; 0.000      ; 3.470      ;
; -2.394 ; tx_buf[7]~_emulated ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; 0.010      ; 3.444      ;
; -2.360 ; tx_buf[4]~_emulated ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.000      ; 3.400      ;
; -2.269 ; tx_buf[7]~_emulated ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.000      ; 3.309      ;
; -2.208 ; bit_cnt[4]          ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; 0.367      ; 3.615      ;
; -2.208 ; bit_cnt[4]          ; miso~en             ; sclk         ; sclk        ; 1.000        ; 0.367      ; 3.615      ;
; -2.203 ; bit_cnt[9]          ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; 0.367      ; 3.610      ;
; -2.203 ; bit_cnt[9]          ; miso~en             ; sclk         ; sclk        ; 1.000        ; 0.367      ; 3.610      ;
; -2.195 ; wr_add              ; rx_buf[0]           ; sclk         ; sclk        ; 1.000        ; -0.332     ; 2.903      ;
; -2.156 ; bit_cnt[7]          ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; 0.367      ; 3.563      ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'rx_req'                                                                                 ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; 0.673 ; rx_buf[3] ; rx_data[3]$latch ; sclk         ; rx_req      ; 0.500        ; 2.775      ; 0.940      ;
; 0.697 ; rx_buf[2] ; rx_data[2]$latch ; sclk         ; rx_req      ; 0.500        ; 2.817      ; 0.939      ;
; 0.698 ; rx_buf[6] ; rx_data[6]$latch ; sclk         ; rx_req      ; 0.500        ; 2.815      ; 0.945      ;
; 0.704 ; rx_buf[4] ; rx_data[4]$latch ; sclk         ; rx_req      ; 0.500        ; 2.816      ; 0.942      ;
; 0.754 ; rx_buf[1] ; rx_data[1]$latch ; sclk         ; rx_req      ; 0.500        ; 2.574      ; 1.117      ;
; 0.929 ; rx_buf[0] ; rx_data[0]$latch ; sclk         ; rx_req      ; 0.500        ; 2.736      ; 0.941      ;
; 0.966 ; rx_buf[7] ; rx_data[7]$latch ; sclk         ; rx_req      ; 0.500        ; 2.773      ; 0.941      ;
; 0.998 ; rx_buf[5] ; rx_data[5]$latch ; sclk         ; rx_req      ; 0.500        ; 2.813      ; 0.944      ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'rx_req'                                                                                   ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; -1.378 ; rx_buf[2] ; rx_data[2]$latch ; sclk         ; rx_req      ; -0.500       ; 2.817      ; 0.939      ;
; -1.374 ; rx_buf[4] ; rx_data[4]$latch ; sclk         ; rx_req      ; -0.500       ; 2.816      ; 0.942      ;
; -1.370 ; rx_buf[6] ; rx_data[6]$latch ; sclk         ; rx_req      ; -0.500       ; 2.815      ; 0.945      ;
; -1.369 ; rx_buf[5] ; rx_data[5]$latch ; sclk         ; rx_req      ; -0.500       ; 2.813      ; 0.944      ;
; -1.335 ; rx_buf[3] ; rx_data[3]$latch ; sclk         ; rx_req      ; -0.500       ; 2.775      ; 0.940      ;
; -1.332 ; rx_buf[7] ; rx_data[7]$latch ; sclk         ; rx_req      ; -0.500       ; 2.773      ; 0.941      ;
; -1.295 ; rx_buf[0] ; rx_data[0]$latch ; sclk         ; rx_req      ; -0.500       ; 2.736      ; 0.941      ;
; -0.957 ; rx_buf[1] ; rx_data[1]$latch ; sclk         ; rx_req      ; -0.500       ; 2.574      ; 1.117      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'sclk'                                                                                                 ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; wr_add              ; wr_add              ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; rd_add              ; rd_add              ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; rx_buf[0]           ; rx_buf[0]           ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; rx_buf[1]           ; rx_buf[1]           ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; rx_buf[2]           ; rx_buf[2]           ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; rx_buf[3]           ; rx_buf[3]           ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; rx_buf[4]           ; rx_buf[4]           ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; rx_buf[5]           ; rx_buf[5]           ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; rx_buf[6]           ; rx_buf[6]           ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; rx_buf[7]           ; rx_buf[7]           ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.744 ; bit_cnt[6]          ; bit_cnt[7]          ; sclk         ; sclk        ; 0.000        ; 0.000      ; 1.050      ;
; 0.759 ; bit_cnt[2]          ; bit_cnt[3]          ; sclk         ; sclk        ; 0.000        ; 0.000      ; 1.065      ;
; 0.856 ; bit_cnt[10]         ; bit_cnt[11]         ; sclk         ; sclk        ; 0.000        ; 0.369      ; 1.531      ;
; 0.917 ; bit_cnt[7]          ; bit_cnt[8]          ; sclk         ; sclk        ; 0.000        ; 0.000      ; 1.223      ;
; 1.052 ; bit_cnt[13]         ; bit_cnt[14]         ; sclk         ; sclk        ; 0.000        ; 0.000      ; 1.358      ;
; 1.206 ; bit_cnt[3]          ; bit_cnt[4]          ; sclk         ; sclk        ; 0.000        ; 0.000      ; 1.512      ;
; 1.209 ; bit_cnt[4]          ; bit_cnt[5]          ; sclk         ; sclk        ; 0.000        ; 0.000      ; 1.515      ;
; 1.224 ; bit_cnt[8]          ; bit_cnt[9]          ; sclk         ; sclk        ; 0.000        ; 0.000      ; 1.530      ;
; 1.244 ; bit_cnt[9]          ; bit_cnt[10]         ; sclk         ; sclk        ; 0.000        ; 0.000      ; 1.550      ;
; 1.438 ; bit_cnt[5]          ; bit_cnt[6]          ; sclk         ; sclk        ; 0.000        ; 0.000      ; 1.744      ;
; 1.485 ; reset_n             ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 0.000        ; 3.309      ; 5.100      ;
; 1.528 ; reset_n             ; trdy~reg0_emulated  ; reset_n      ; sclk        ; 0.000        ; 3.299      ; 5.133      ;
; 1.528 ; reset_n             ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 0.000        ; 3.309      ; 5.143      ;
; 1.529 ; bit_cnt[15]         ; bit_cnt[16]         ; sclk         ; sclk        ; 0.000        ; 0.000      ; 1.835      ;
; 1.624 ; reset_n             ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 0.000        ; 3.309      ; 5.239      ;
; 1.653 ; bit_cnt[2]          ; rd_add              ; sclk         ; sclk        ; -0.500       ; 0.347      ; 1.806      ;
; 1.694 ; wr_add              ; trdy~reg0_emulated  ; sclk         ; sclk        ; 0.000        ; 0.000      ; 2.000      ;
; 1.701 ; bit_cnt[8]          ; miso~reg0           ; sclk         ; sclk        ; 0.000        ; 0.367      ; 2.374      ;
; 1.712 ; reset_n             ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; 0.000        ; 3.322      ; 5.340      ;
; 1.737 ; reset_n             ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 0.000        ; 3.309      ; 5.352      ;
; 1.749 ; reset_n             ; miso~reg0           ; reset_n      ; sclk        ; 0.000        ; 3.319      ; 5.374      ;
; 1.761 ; reset_n             ; roe~reg0_emulated   ; reset_n      ; sclk        ; 0.000        ; 3.001      ; 5.068      ;
; 1.784 ; bit_cnt[1]          ; bit_cnt[2]          ; sclk         ; sclk        ; 0.000        ; -0.369     ; 1.721      ;
; 1.866 ; reset_n             ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 0.000        ; 3.309      ; 5.481      ;
; 1.880 ; bit_cnt[12]         ; rx_buf[4]           ; sclk         ; sclk        ; -0.500       ; 0.015      ; 1.701      ;
; 1.917 ; bit_cnt[10]         ; miso~reg0           ; sclk         ; sclk        ; 0.000        ; 0.367      ; 2.590      ;
; 1.917 ; bit_cnt[10]         ; miso~en             ; sclk         ; sclk        ; 0.000        ; 0.367      ; 2.590      ;
; 1.919 ; bit_cnt[1]          ; wr_add              ; sclk         ; sclk        ; -0.500       ; -0.022     ; 1.703      ;
; 1.923 ; reset_n             ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 0.000        ; 3.309      ; 5.538      ;
; 1.925 ; bit_cnt[14]         ; bit_cnt[15]         ; sclk         ; sclk        ; 0.000        ; -0.369     ; 1.862      ;
; 1.932 ; bit_cnt[11]         ; bit_cnt[12]         ; sclk         ; sclk        ; 0.000        ; -0.369     ; 1.869      ;
; 1.932 ; reset_n             ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 0.000        ; 3.309      ; 5.547      ;
; 1.943 ; reset_n             ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 0.000        ; 3.309      ; 5.558      ;
; 1.973 ; rx_req              ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; 0.000        ; 3.322      ; 5.601      ;
; 1.985 ; reset_n             ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; -0.500       ; 3.309      ; 5.100      ;
; 2.000 ; bit_cnt[15]         ; rx_buf[1]           ; sclk         ; sclk        ; -0.500       ; 0.015      ; 1.821      ;
; 2.004 ; tx_buf[5]~11        ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 0.000        ; -1.617     ; 0.693      ;
; 2.018 ; rx_req              ; miso~reg0           ; rx_req       ; sclk        ; 0.000        ; 3.319      ; 5.643      ;
; 2.028 ; reset_n             ; trdy~reg0_emulated  ; reset_n      ; sclk        ; -0.500       ; 3.299      ; 5.133      ;
; 2.028 ; reset_n             ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; -0.500       ; 3.309      ; 5.143      ;
; 2.064 ; bit_cnt[12]         ; bit_cnt[13]         ; sclk         ; sclk        ; 0.000        ; 0.369      ; 2.739      ;
; 2.124 ; reset_n             ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; -0.500       ; 3.309      ; 5.239      ;
; 2.172 ; trdy~reg0_emulated  ; trdy~reg0_emulated  ; sclk         ; sclk        ; 0.000        ; 0.000      ; 2.478      ;
; 2.212 ; reset_n             ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; -0.500       ; 3.322      ; 5.340      ;
; 2.237 ; reset_n             ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; -0.500       ; 3.309      ; 5.352      ;
; 2.249 ; reset_n             ; miso~reg0           ; reset_n      ; sclk        ; -0.500       ; 3.319      ; 5.374      ;
; 2.258 ; bit_cnt[9]          ; trdy~reg0_emulated  ; sclk         ; sclk        ; -0.500       ; 0.347      ; 2.411      ;
; 2.261 ; reset_n             ; roe~reg0_emulated   ; reset_n      ; sclk        ; -0.500       ; 3.001      ; 5.068      ;
; 2.272 ; bit_cnt[16]         ; miso~reg0           ; sclk         ; sclk        ; 0.000        ; 0.367      ; 2.945      ;
; 2.272 ; bit_cnt[16]         ; miso~en             ; sclk         ; sclk        ; 0.000        ; 0.367      ; 2.945      ;
; 2.279 ; rd_add              ; miso~reg0           ; sclk         ; sclk        ; -0.500       ; 0.020      ; 2.105      ;
; 2.296 ; bit_cnt[9]          ; miso~reg0           ; sclk         ; sclk        ; 0.000        ; 0.367      ; 2.969      ;
; 2.297 ; bit_cnt[9]          ; rx_buf[7]           ; sclk         ; sclk        ; -0.500       ; 0.015      ; 2.118      ;
; 2.299 ; wr_add              ; rrdy~reg0_emulated  ; sclk         ; sclk        ; 0.000        ; 0.023      ; 2.628      ;
; 2.320 ; bit_cnt[16]         ; rx_buf[0]           ; sclk         ; sclk        ; -0.500       ; 0.015      ; 2.141      ;
; 2.355 ; bit_cnt[10]         ; rx_buf[6]           ; sclk         ; sclk        ; -0.500       ; 0.015      ; 2.176      ;
; 2.366 ; reset_n             ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; -0.500       ; 3.309      ; 5.481      ;
; 2.386 ; rx_req              ; roe~reg0_emulated   ; rx_req       ; sclk        ; 0.000        ; 3.001      ; 5.693      ;
; 2.416 ; bit_cnt[10]         ; rrdy~reg0_emulated  ; sclk         ; sclk        ; -0.500       ; 0.370      ; 2.592      ;
; 2.423 ; reset_n             ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; -0.500       ; 3.309      ; 5.538      ;
; 2.432 ; reset_n             ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; -0.500       ; 3.309      ; 5.547      ;
; 2.443 ; reset_n             ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; -0.500       ; 3.309      ; 5.558      ;
; 2.473 ; rx_req              ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; -0.500       ; 3.322      ; 5.601      ;
; 2.479 ; tx_buf[2]~26        ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 0.000        ; -1.617     ; 1.168      ;
; 2.510 ; tx_buf[5]~_emulated ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.000      ; 2.816      ;
; 2.518 ; rx_req              ; miso~reg0           ; rx_req       ; sclk        ; -0.500       ; 3.319      ; 5.643      ;
; 2.588 ; bit_cnt[11]         ; rx_buf[5]           ; sclk         ; sclk        ; -0.500       ; -0.354     ; 2.040      ;
; 2.614 ; rd_add              ; trdy~reg0_emulated  ; sclk         ; sclk        ; 0.000        ; 0.000      ; 2.920      ;
; 2.636 ; bit_cnt[13]         ; rx_buf[3]           ; sclk         ; sclk        ; -0.500       ; -0.354     ; 2.088      ;
; 2.648 ; tx_buf[3]~21        ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 0.000        ; -1.629     ; 1.325      ;
; 2.655 ; bit_cnt[14]         ; rx_buf[2]           ; sclk         ; sclk        ; -0.500       ; -0.354     ; 2.107      ;
; 2.667 ; tx_buf[6]~6         ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 0.000        ; -1.648     ; 1.325      ;
; 2.668 ; wr_add              ; rx_buf[2]           ; sclk         ; sclk        ; 0.000        ; -0.332     ; 2.642      ;
; 2.671 ; wr_add              ; rx_buf[5]           ; sclk         ; sclk        ; 0.000        ; -0.332     ; 2.645      ;
; 2.672 ; wr_add              ; rx_buf[6]           ; sclk         ; sclk        ; 0.000        ; -0.332     ; 2.646      ;
; 2.673 ; wr_add              ; rx_buf[3]           ; sclk         ; sclk        ; 0.000        ; -0.332     ; 2.647      ;
; 2.673 ; wr_add              ; rx_buf[4]           ; sclk         ; sclk        ; 0.000        ; -0.332     ; 2.647      ;
; 2.674 ; wr_add              ; rx_buf[1]           ; sclk         ; sclk        ; 0.000        ; -0.332     ; 2.648      ;
; 2.675 ; wr_add              ; rx_buf[7]           ; sclk         ; sclk        ; 0.000        ; -0.332     ; 2.649      ;
; 2.754 ; bit_cnt[3]          ; miso~reg0           ; sclk         ; sclk        ; 0.000        ; 0.367      ; 3.427      ;
; 2.754 ; bit_cnt[3]          ; miso~en             ; sclk         ; sclk        ; 0.000        ; 0.367      ; 3.427      ;
; 2.764 ; roe~reg0_emulated   ; roe~reg0_emulated   ; sclk         ; sclk        ; 0.000        ; 0.000      ; 3.070      ;
; 2.779 ; tx_buf[6]~_emulated ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.000      ; 3.085      ;
; 2.792 ; tx_buf[2]~_emulated ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.000      ; 3.098      ;
; 2.797 ; bit_cnt[2]          ; miso~reg0           ; sclk         ; sclk        ; 0.000        ; 0.367      ; 3.470      ;
; 2.797 ; bit_cnt[2]          ; miso~en             ; sclk         ; sclk        ; 0.000        ; 0.367      ; 3.470      ;
; 2.814 ; tx_buf[1]~31        ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 0.000        ; -1.627     ; 1.493      ;
; 2.826 ; bit_cnt[16]         ; trdy~reg0_emulated  ; sclk         ; sclk        ; -0.500       ; 0.347      ; 2.979      ;
; 2.827 ; tx_buf[4]~16        ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 0.000        ; -1.648     ; 1.485      ;
; 2.829 ; tx_buf[7]~1         ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 0.000        ; -1.650     ; 1.485      ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'sclk'                                                                                    ;
+--------+-----------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------+--------------+-------------+--------------+------------+------------+
; -0.977 ; rx_req    ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; 0.500        ; 3.322      ; 4.839      ;
; -0.893 ; reset_n   ; trdy~reg0_emulated  ; reset_n      ; sclk        ; 0.500        ; 3.299      ; 4.732      ;
; -0.860 ; reset_n   ; roe~reg0_emulated   ; reset_n      ; sclk        ; 0.500        ; 3.001      ; 4.401      ;
; -0.716 ; reset_n   ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; 0.500        ; 3.322      ; 4.578      ;
; -0.691 ; reset_n   ; bit_cnt[2]          ; reset_n      ; sclk        ; 0.500        ; 2.952      ; 4.183      ;
; -0.691 ; reset_n   ; bit_cnt[3]          ; reset_n      ; sclk        ; 0.500        ; 2.952      ; 4.183      ;
; -0.691 ; reset_n   ; bit_cnt[4]          ; reset_n      ; sclk        ; 0.500        ; 2.952      ; 4.183      ;
; -0.691 ; reset_n   ; bit_cnt[5]          ; reset_n      ; sclk        ; 0.500        ; 2.952      ; 4.183      ;
; -0.691 ; reset_n   ; bit_cnt[6]          ; reset_n      ; sclk        ; 0.500        ; 2.952      ; 4.183      ;
; -0.691 ; reset_n   ; bit_cnt[7]          ; reset_n      ; sclk        ; 0.500        ; 2.952      ; 4.183      ;
; -0.691 ; reset_n   ; bit_cnt[8]          ; reset_n      ; sclk        ; 0.500        ; 2.952      ; 4.183      ;
; -0.691 ; reset_n   ; bit_cnt[9]          ; reset_n      ; sclk        ; 0.500        ; 2.952      ; 4.183      ;
; -0.691 ; reset_n   ; bit_cnt[10]         ; reset_n      ; sclk        ; 0.500        ; 2.952      ; 4.183      ;
; -0.691 ; reset_n   ; bit_cnt[12]         ; reset_n      ; sclk        ; 0.500        ; 2.952      ; 4.183      ;
; -0.691 ; reset_n   ; bit_cnt[15]         ; reset_n      ; sclk        ; 0.500        ; 2.952      ; 4.183      ;
; -0.691 ; reset_n   ; bit_cnt[16]         ; reset_n      ; sclk        ; 0.500        ; 2.952      ; 4.183      ;
; -0.599 ; reset_n   ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 0.500        ; 3.309      ; 4.448      ;
; -0.599 ; reset_n   ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 0.500        ; 3.309      ; 4.448      ;
; -0.599 ; reset_n   ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 0.500        ; 3.309      ; 4.448      ;
; -0.599 ; reset_n   ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 0.500        ; 3.309      ; 4.448      ;
; -0.599 ; reset_n   ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 0.500        ; 3.309      ; 4.448      ;
; -0.599 ; reset_n   ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 0.500        ; 3.309      ; 4.448      ;
; -0.599 ; reset_n   ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 0.500        ; 3.309      ; 4.448      ;
; -0.599 ; reset_n   ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 0.500        ; 3.309      ; 4.448      ;
; -0.562 ; reset_n   ; rx_buf[1]           ; reset_n      ; sclk        ; 0.500        ; 2.967      ; 4.069      ;
; -0.562 ; reset_n   ; rx_buf[2]           ; reset_n      ; sclk        ; 0.500        ; 2.967      ; 4.069      ;
; -0.562 ; reset_n   ; rx_buf[3]           ; reset_n      ; sclk        ; 0.500        ; 2.967      ; 4.069      ;
; -0.562 ; reset_n   ; rx_buf[4]           ; reset_n      ; sclk        ; 0.500        ; 2.967      ; 4.069      ;
; -0.562 ; reset_n   ; rx_buf[5]           ; reset_n      ; sclk        ; 0.500        ; 2.967      ; 4.069      ;
; -0.562 ; reset_n   ; rx_buf[6]           ; reset_n      ; sclk        ; 0.500        ; 2.967      ; 4.069      ;
; -0.562 ; reset_n   ; rx_buf[7]           ; reset_n      ; sclk        ; 0.500        ; 2.967      ; 4.069      ;
; -0.549 ; reset_n   ; rx_buf[0]           ; reset_n      ; sclk        ; 0.500        ; 2.967      ; 4.056      ;
; -0.535 ; reset_n   ; bit_cnt[1]          ; reset_n      ; sclk        ; 0.500        ; 3.321      ; 4.396      ;
; -0.535 ; reset_n   ; bit_cnt[11]         ; reset_n      ; sclk        ; 0.500        ; 3.321      ; 4.396      ;
; -0.535 ; reset_n   ; bit_cnt[13]         ; reset_n      ; sclk        ; 0.500        ; 3.321      ; 4.396      ;
; -0.535 ; reset_n   ; bit_cnt[14]         ; reset_n      ; sclk        ; 0.500        ; 3.321      ; 4.396      ;
; -0.477 ; rx_req    ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; 1.000        ; 3.322      ; 4.839      ;
; -0.393 ; reset_n   ; trdy~reg0_emulated  ; reset_n      ; sclk        ; 1.000        ; 3.299      ; 4.732      ;
; -0.360 ; reset_n   ; roe~reg0_emulated   ; reset_n      ; sclk        ; 1.000        ; 3.001      ; 4.401      ;
; -0.324 ; reset_n   ; miso~en             ; reset_n      ; sclk        ; 0.500        ; 3.319      ; 4.183      ;
; -0.216 ; reset_n   ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; 1.000        ; 3.322      ; 4.578      ;
; -0.191 ; reset_n   ; bit_cnt[2]          ; reset_n      ; sclk        ; 1.000        ; 2.952      ; 4.183      ;
; -0.191 ; reset_n   ; bit_cnt[3]          ; reset_n      ; sclk        ; 1.000        ; 2.952      ; 4.183      ;
; -0.191 ; reset_n   ; bit_cnt[4]          ; reset_n      ; sclk        ; 1.000        ; 2.952      ; 4.183      ;
; -0.191 ; reset_n   ; bit_cnt[5]          ; reset_n      ; sclk        ; 1.000        ; 2.952      ; 4.183      ;
; -0.191 ; reset_n   ; bit_cnt[6]          ; reset_n      ; sclk        ; 1.000        ; 2.952      ; 4.183      ;
; -0.191 ; reset_n   ; bit_cnt[7]          ; reset_n      ; sclk        ; 1.000        ; 2.952      ; 4.183      ;
; -0.191 ; reset_n   ; bit_cnt[8]          ; reset_n      ; sclk        ; 1.000        ; 2.952      ; 4.183      ;
; -0.191 ; reset_n   ; bit_cnt[9]          ; reset_n      ; sclk        ; 1.000        ; 2.952      ; 4.183      ;
; -0.191 ; reset_n   ; bit_cnt[10]         ; reset_n      ; sclk        ; 1.000        ; 2.952      ; 4.183      ;
; -0.191 ; reset_n   ; bit_cnt[12]         ; reset_n      ; sclk        ; 1.000        ; 2.952      ; 4.183      ;
; -0.191 ; reset_n   ; bit_cnt[15]         ; reset_n      ; sclk        ; 1.000        ; 2.952      ; 4.183      ;
; -0.191 ; reset_n   ; bit_cnt[16]         ; reset_n      ; sclk        ; 1.000        ; 2.952      ; 4.183      ;
; -0.099 ; reset_n   ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 1.000        ; 3.309      ; 4.448      ;
; -0.099 ; reset_n   ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 1.000        ; 3.309      ; 4.448      ;
; -0.099 ; reset_n   ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 1.000        ; 3.309      ; 4.448      ;
; -0.099 ; reset_n   ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 1.000        ; 3.309      ; 4.448      ;
; -0.099 ; reset_n   ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 1.000        ; 3.309      ; 4.448      ;
; -0.099 ; reset_n   ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 1.000        ; 3.309      ; 4.448      ;
; -0.099 ; reset_n   ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 1.000        ; 3.309      ; 4.448      ;
; -0.099 ; reset_n   ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 1.000        ; 3.309      ; 4.448      ;
; -0.062 ; reset_n   ; rx_buf[1]           ; reset_n      ; sclk        ; 1.000        ; 2.967      ; 4.069      ;
; -0.062 ; reset_n   ; rx_buf[2]           ; reset_n      ; sclk        ; 1.000        ; 2.967      ; 4.069      ;
; -0.062 ; reset_n   ; rx_buf[3]           ; reset_n      ; sclk        ; 1.000        ; 2.967      ; 4.069      ;
; -0.062 ; reset_n   ; rx_buf[4]           ; reset_n      ; sclk        ; 1.000        ; 2.967      ; 4.069      ;
; -0.062 ; reset_n   ; rx_buf[5]           ; reset_n      ; sclk        ; 1.000        ; 2.967      ; 4.069      ;
; -0.062 ; reset_n   ; rx_buf[6]           ; reset_n      ; sclk        ; 1.000        ; 2.967      ; 4.069      ;
; -0.062 ; reset_n   ; rx_buf[7]           ; reset_n      ; sclk        ; 1.000        ; 2.967      ; 4.069      ;
; -0.049 ; reset_n   ; rx_buf[0]           ; reset_n      ; sclk        ; 1.000        ; 2.967      ; 4.056      ;
; -0.035 ; reset_n   ; bit_cnt[1]          ; reset_n      ; sclk        ; 1.000        ; 3.321      ; 4.396      ;
; -0.035 ; reset_n   ; bit_cnt[11]         ; reset_n      ; sclk        ; 1.000        ; 3.321      ; 4.396      ;
; -0.035 ; reset_n   ; bit_cnt[13]         ; reset_n      ; sclk        ; 1.000        ; 3.321      ; 4.396      ;
; -0.035 ; reset_n   ; bit_cnt[14]         ; reset_n      ; sclk        ; 1.000        ; 3.321      ; 4.396      ;
; 0.176  ; reset_n   ; miso~en             ; reset_n      ; sclk        ; 1.000        ; 3.319      ; 4.183      ;
+--------+-----------+---------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'rx_req'                                                                              ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; 0.247 ; reset_n   ; rx_data[3]$latch ; reset_n      ; rx_req      ; 0.500        ; 5.742      ; 4.333      ;
; 0.271 ; reset_n   ; rx_data[2]$latch ; reset_n      ; rx_req      ; 0.500        ; 5.784      ; 4.332      ;
; 0.279 ; reset_n   ; rx_data[6]$latch ; reset_n      ; rx_req      ; 0.500        ; 5.782      ; 4.331      ;
; 0.281 ; reset_n   ; rx_data[4]$latch ; reset_n      ; rx_req      ; 0.500        ; 5.783      ; 4.332      ;
; 0.542 ; reset_n   ; rx_data[7]$latch ; reset_n      ; rx_req      ; 0.500        ; 5.740      ; 4.332      ;
; 0.549 ; reset_n   ; rx_data[1]$latch ; reset_n      ; rx_req      ; 0.500        ; 5.541      ; 4.289      ;
; 0.580 ; reset_n   ; rx_data[5]$latch ; reset_n      ; rx_req      ; 0.500        ; 5.780      ; 4.329      ;
; 0.583 ; reset_n   ; rx_data[0]$latch ; reset_n      ; rx_req      ; 0.500        ; 5.703      ; 4.254      ;
; 0.747 ; reset_n   ; rx_data[3]$latch ; reset_n      ; rx_req      ; 1.000        ; 5.742      ; 4.333      ;
; 0.771 ; reset_n   ; rx_data[2]$latch ; reset_n      ; rx_req      ; 1.000        ; 5.784      ; 4.332      ;
; 0.779 ; reset_n   ; rx_data[6]$latch ; reset_n      ; rx_req      ; 1.000        ; 5.782      ; 4.331      ;
; 0.781 ; reset_n   ; rx_data[4]$latch ; reset_n      ; rx_req      ; 1.000        ; 5.783      ; 4.332      ;
; 1.042 ; reset_n   ; rx_data[7]$latch ; reset_n      ; rx_req      ; 1.000        ; 5.740      ; 4.332      ;
; 1.049 ; reset_n   ; rx_data[1]$latch ; reset_n      ; rx_req      ; 1.000        ; 5.541      ; 4.289      ;
; 1.080 ; reset_n   ; rx_data[5]$latch ; reset_n      ; rx_req      ; 1.000        ; 5.780      ; 4.329      ;
; 1.083 ; reset_n   ; rx_data[0]$latch ; reset_n      ; rx_req      ; 1.000        ; 5.703      ; 4.254      ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'reset_n'                                                                         ;
+-------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; 0.585 ; reset_n   ; tx_buf[2]~26 ; reset_n      ; reset_n     ; 0.500        ; 4.926      ; 3.576      ;
; 0.613 ; reset_n   ; tx_buf[7]~1  ; reset_n      ; reset_n     ; 0.500        ; 4.959      ; 3.578      ;
; 0.633 ; reset_n   ; tx_buf[5]~11 ; reset_n      ; reset_n     ; 0.500        ; 4.926      ; 3.580      ;
; 0.688 ; reset_n   ; tx_buf[4]~16 ; reset_n      ; reset_n     ; 0.500        ; 4.957      ; 3.577      ;
; 0.927 ; reset_n   ; tx_buf[1]~31 ; reset_n      ; reset_n     ; 0.500        ; 4.936      ; 3.552      ;
; 0.954 ; reset_n   ; tx_buf[0]~36 ; reset_n      ; reset_n     ; 0.500        ; 4.937      ; 3.517      ;
; 0.956 ; reset_n   ; tx_buf[3]~21 ; reset_n      ; reset_n     ; 0.500        ; 4.938      ; 3.517      ;
; 0.962 ; reset_n   ; tx_buf[6]~6  ; reset_n      ; reset_n     ; 0.500        ; 4.957      ; 3.529      ;
; 1.085 ; reset_n   ; tx_buf[2]~26 ; reset_n      ; reset_n     ; 1.000        ; 4.926      ; 3.576      ;
; 1.113 ; reset_n   ; tx_buf[7]~1  ; reset_n      ; reset_n     ; 1.000        ; 4.959      ; 3.578      ;
; 1.133 ; reset_n   ; tx_buf[5]~11 ; reset_n      ; reset_n     ; 1.000        ; 4.926      ; 3.580      ;
; 1.188 ; reset_n   ; tx_buf[4]~16 ; reset_n      ; reset_n     ; 1.000        ; 4.957      ; 3.577      ;
; 1.427 ; reset_n   ; tx_buf[1]~31 ; reset_n      ; reset_n     ; 1.000        ; 4.936      ; 3.552      ;
; 1.454 ; reset_n   ; tx_buf[0]~36 ; reset_n      ; reset_n     ; 1.000        ; 4.937      ; 3.517      ;
; 1.456 ; reset_n   ; tx_buf[3]~21 ; reset_n      ; reset_n     ; 1.000        ; 4.938      ; 3.517      ;
; 1.462 ; reset_n   ; tx_buf[6]~6  ; reset_n      ; reset_n     ; 1.000        ; 4.957      ; 3.529      ;
+-------+-----------+--------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'rx_req'                                                                                ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; -1.452 ; reset_n   ; rx_data[2]$latch ; reset_n      ; rx_req      ; 0.000        ; 5.784      ; 4.332      ;
; -1.451 ; reset_n   ; rx_data[4]$latch ; reset_n      ; rx_req      ; 0.000        ; 5.783      ; 4.332      ;
; -1.451 ; reset_n   ; rx_data[5]$latch ; reset_n      ; rx_req      ; 0.000        ; 5.780      ; 4.329      ;
; -1.451 ; reset_n   ; rx_data[6]$latch ; reset_n      ; rx_req      ; 0.000        ; 5.782      ; 4.331      ;
; -1.449 ; reset_n   ; rx_data[0]$latch ; reset_n      ; rx_req      ; 0.000        ; 5.703      ; 4.254      ;
; -1.409 ; reset_n   ; rx_data[3]$latch ; reset_n      ; rx_req      ; 0.000        ; 5.742      ; 4.333      ;
; -1.408 ; reset_n   ; rx_data[7]$latch ; reset_n      ; rx_req      ; 0.000        ; 5.740      ; 4.332      ;
; -1.252 ; reset_n   ; rx_data[1]$latch ; reset_n      ; rx_req      ; 0.000        ; 5.541      ; 4.289      ;
; -0.952 ; reset_n   ; rx_data[2]$latch ; reset_n      ; rx_req      ; -0.500       ; 5.784      ; 4.332      ;
; -0.951 ; reset_n   ; rx_data[4]$latch ; reset_n      ; rx_req      ; -0.500       ; 5.783      ; 4.332      ;
; -0.951 ; reset_n   ; rx_data[5]$latch ; reset_n      ; rx_req      ; -0.500       ; 5.780      ; 4.329      ;
; -0.951 ; reset_n   ; rx_data[6]$latch ; reset_n      ; rx_req      ; -0.500       ; 5.782      ; 4.331      ;
; -0.949 ; reset_n   ; rx_data[0]$latch ; reset_n      ; rx_req      ; -0.500       ; 5.703      ; 4.254      ;
; -0.909 ; reset_n   ; rx_data[3]$latch ; reset_n      ; rx_req      ; -0.500       ; 5.742      ; 4.333      ;
; -0.908 ; reset_n   ; rx_data[7]$latch ; reset_n      ; rx_req      ; -0.500       ; 5.740      ; 4.332      ;
; -0.752 ; reset_n   ; rx_data[1]$latch ; reset_n      ; rx_req      ; -0.500       ; 5.541      ; 4.289      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'reset_n'                                                                           ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; -1.428 ; reset_n   ; tx_buf[6]~6  ; reset_n      ; reset_n     ; 0.000        ; 4.957      ; 3.529      ;
; -1.421 ; reset_n   ; tx_buf[3]~21 ; reset_n      ; reset_n     ; 0.000        ; 4.938      ; 3.517      ;
; -1.420 ; reset_n   ; tx_buf[0]~36 ; reset_n      ; reset_n     ; 0.000        ; 4.937      ; 3.517      ;
; -1.384 ; reset_n   ; tx_buf[1]~31 ; reset_n      ; reset_n     ; 0.000        ; 4.936      ; 3.552      ;
; -1.381 ; reset_n   ; tx_buf[7]~1  ; reset_n      ; reset_n     ; 0.000        ; 4.959      ; 3.578      ;
; -1.380 ; reset_n   ; tx_buf[4]~16 ; reset_n      ; reset_n     ; 0.000        ; 4.957      ; 3.577      ;
; -1.350 ; reset_n   ; tx_buf[2]~26 ; reset_n      ; reset_n     ; 0.000        ; 4.926      ; 3.576      ;
; -1.346 ; reset_n   ; tx_buf[5]~11 ; reset_n      ; reset_n     ; 0.000        ; 4.926      ; 3.580      ;
; -0.928 ; reset_n   ; tx_buf[6]~6  ; reset_n      ; reset_n     ; -0.500       ; 4.957      ; 3.529      ;
; -0.921 ; reset_n   ; tx_buf[3]~21 ; reset_n      ; reset_n     ; -0.500       ; 4.938      ; 3.517      ;
; -0.920 ; reset_n   ; tx_buf[0]~36 ; reset_n      ; reset_n     ; -0.500       ; 4.937      ; 3.517      ;
; -0.884 ; reset_n   ; tx_buf[1]~31 ; reset_n      ; reset_n     ; -0.500       ; 4.936      ; 3.552      ;
; -0.881 ; reset_n   ; tx_buf[7]~1  ; reset_n      ; reset_n     ; -0.500       ; 4.959      ; 3.578      ;
; -0.880 ; reset_n   ; tx_buf[4]~16 ; reset_n      ; reset_n     ; -0.500       ; 4.957      ; 3.577      ;
; -0.850 ; reset_n   ; tx_buf[2]~26 ; reset_n      ; reset_n     ; -0.500       ; 4.926      ; 3.576      ;
; -0.846 ; reset_n   ; tx_buf[5]~11 ; reset_n      ; reset_n     ; -0.500       ; 4.926      ; 3.580      ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'sclk'                                                                                    ;
+-------+-----------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------+--------------+-------------+--------------+------------+------------+
; 0.558 ; reset_n   ; miso~en             ; reset_n      ; sclk        ; 0.000        ; 3.319      ; 4.183      ;
; 0.762 ; reset_n   ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 0.000        ; 3.309      ; 4.377      ;
; 0.762 ; reset_n   ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 0.000        ; 3.309      ; 4.377      ;
; 0.762 ; reset_n   ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 0.000        ; 3.309      ; 4.377      ;
; 0.762 ; reset_n   ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 0.000        ; 3.309      ; 4.377      ;
; 0.762 ; reset_n   ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 0.000        ; 3.309      ; 4.377      ;
; 0.762 ; reset_n   ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 0.000        ; 3.309      ; 4.377      ;
; 0.762 ; reset_n   ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 0.000        ; 3.309      ; 4.377      ;
; 0.762 ; reset_n   ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 0.000        ; 3.309      ; 4.377      ;
; 0.769 ; reset_n   ; bit_cnt[1]          ; reset_n      ; sclk        ; 0.000        ; 3.321      ; 4.396      ;
; 0.769 ; reset_n   ; bit_cnt[11]         ; reset_n      ; sclk        ; 0.000        ; 3.321      ; 4.396      ;
; 0.769 ; reset_n   ; bit_cnt[13]         ; reset_n      ; sclk        ; 0.000        ; 3.321      ; 4.396      ;
; 0.769 ; reset_n   ; bit_cnt[14]         ; reset_n      ; sclk        ; 0.000        ; 3.321      ; 4.396      ;
; 0.783 ; reset_n   ; rx_buf[0]           ; reset_n      ; sclk        ; 0.000        ; 2.967      ; 4.056      ;
; 0.796 ; reset_n   ; rx_buf[1]           ; reset_n      ; sclk        ; 0.000        ; 2.967      ; 4.069      ;
; 0.796 ; reset_n   ; rx_buf[2]           ; reset_n      ; sclk        ; 0.000        ; 2.967      ; 4.069      ;
; 0.796 ; reset_n   ; rx_buf[3]           ; reset_n      ; sclk        ; 0.000        ; 2.967      ; 4.069      ;
; 0.796 ; reset_n   ; rx_buf[4]           ; reset_n      ; sclk        ; 0.000        ; 2.967      ; 4.069      ;
; 0.796 ; reset_n   ; rx_buf[5]           ; reset_n      ; sclk        ; 0.000        ; 2.967      ; 4.069      ;
; 0.796 ; reset_n   ; rx_buf[6]           ; reset_n      ; sclk        ; 0.000        ; 2.967      ; 4.069      ;
; 0.796 ; reset_n   ; rx_buf[7]           ; reset_n      ; sclk        ; 0.000        ; 2.967      ; 4.069      ;
; 0.925 ; reset_n   ; bit_cnt[2]          ; reset_n      ; sclk        ; 0.000        ; 2.952      ; 4.183      ;
; 0.925 ; reset_n   ; bit_cnt[3]          ; reset_n      ; sclk        ; 0.000        ; 2.952      ; 4.183      ;
; 0.925 ; reset_n   ; bit_cnt[4]          ; reset_n      ; sclk        ; 0.000        ; 2.952      ; 4.183      ;
; 0.925 ; reset_n   ; bit_cnt[5]          ; reset_n      ; sclk        ; 0.000        ; 2.952      ; 4.183      ;
; 0.925 ; reset_n   ; bit_cnt[6]          ; reset_n      ; sclk        ; 0.000        ; 2.952      ; 4.183      ;
; 0.925 ; reset_n   ; bit_cnt[7]          ; reset_n      ; sclk        ; 0.000        ; 2.952      ; 4.183      ;
; 0.925 ; reset_n   ; bit_cnt[8]          ; reset_n      ; sclk        ; 0.000        ; 2.952      ; 4.183      ;
; 0.925 ; reset_n   ; bit_cnt[9]          ; reset_n      ; sclk        ; 0.000        ; 2.952      ; 4.183      ;
; 0.925 ; reset_n   ; bit_cnt[10]         ; reset_n      ; sclk        ; 0.000        ; 2.952      ; 4.183      ;
; 0.925 ; reset_n   ; bit_cnt[12]         ; reset_n      ; sclk        ; 0.000        ; 2.952      ; 4.183      ;
; 0.925 ; reset_n   ; bit_cnt[15]         ; reset_n      ; sclk        ; 0.000        ; 2.952      ; 4.183      ;
; 0.925 ; reset_n   ; bit_cnt[16]         ; reset_n      ; sclk        ; 0.000        ; 2.952      ; 4.183      ;
; 0.950 ; reset_n   ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; 0.000        ; 3.322      ; 4.578      ;
; 1.058 ; reset_n   ; miso~en             ; reset_n      ; sclk        ; -0.500       ; 3.319      ; 4.183      ;
; 1.094 ; reset_n   ; roe~reg0_emulated   ; reset_n      ; sclk        ; 0.000        ; 3.001      ; 4.401      ;
; 1.127 ; reset_n   ; trdy~reg0_emulated  ; reset_n      ; sclk        ; 0.000        ; 3.299      ; 4.732      ;
; 1.211 ; rx_req    ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; 0.000        ; 3.322      ; 4.839      ;
; 1.262 ; reset_n   ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; -0.500       ; 3.309      ; 4.377      ;
; 1.262 ; reset_n   ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; -0.500       ; 3.309      ; 4.377      ;
; 1.262 ; reset_n   ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; -0.500       ; 3.309      ; 4.377      ;
; 1.262 ; reset_n   ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; -0.500       ; 3.309      ; 4.377      ;
; 1.262 ; reset_n   ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; -0.500       ; 3.309      ; 4.377      ;
; 1.262 ; reset_n   ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; -0.500       ; 3.309      ; 4.377      ;
; 1.262 ; reset_n   ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; -0.500       ; 3.309      ; 4.377      ;
; 1.262 ; reset_n   ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; -0.500       ; 3.309      ; 4.377      ;
; 1.269 ; reset_n   ; bit_cnt[1]          ; reset_n      ; sclk        ; -0.500       ; 3.321      ; 4.396      ;
; 1.269 ; reset_n   ; bit_cnt[11]         ; reset_n      ; sclk        ; -0.500       ; 3.321      ; 4.396      ;
; 1.269 ; reset_n   ; bit_cnt[13]         ; reset_n      ; sclk        ; -0.500       ; 3.321      ; 4.396      ;
; 1.269 ; reset_n   ; bit_cnt[14]         ; reset_n      ; sclk        ; -0.500       ; 3.321      ; 4.396      ;
; 1.283 ; reset_n   ; rx_buf[0]           ; reset_n      ; sclk        ; -0.500       ; 2.967      ; 4.056      ;
; 1.296 ; reset_n   ; rx_buf[1]           ; reset_n      ; sclk        ; -0.500       ; 2.967      ; 4.069      ;
; 1.296 ; reset_n   ; rx_buf[2]           ; reset_n      ; sclk        ; -0.500       ; 2.967      ; 4.069      ;
; 1.296 ; reset_n   ; rx_buf[3]           ; reset_n      ; sclk        ; -0.500       ; 2.967      ; 4.069      ;
; 1.296 ; reset_n   ; rx_buf[4]           ; reset_n      ; sclk        ; -0.500       ; 2.967      ; 4.069      ;
; 1.296 ; reset_n   ; rx_buf[5]           ; reset_n      ; sclk        ; -0.500       ; 2.967      ; 4.069      ;
; 1.296 ; reset_n   ; rx_buf[6]           ; reset_n      ; sclk        ; -0.500       ; 2.967      ; 4.069      ;
; 1.296 ; reset_n   ; rx_buf[7]           ; reset_n      ; sclk        ; -0.500       ; 2.967      ; 4.069      ;
; 1.425 ; reset_n   ; bit_cnt[2]          ; reset_n      ; sclk        ; -0.500       ; 2.952      ; 4.183      ;
; 1.425 ; reset_n   ; bit_cnt[3]          ; reset_n      ; sclk        ; -0.500       ; 2.952      ; 4.183      ;
; 1.425 ; reset_n   ; bit_cnt[4]          ; reset_n      ; sclk        ; -0.500       ; 2.952      ; 4.183      ;
; 1.425 ; reset_n   ; bit_cnt[5]          ; reset_n      ; sclk        ; -0.500       ; 2.952      ; 4.183      ;
; 1.425 ; reset_n   ; bit_cnt[6]          ; reset_n      ; sclk        ; -0.500       ; 2.952      ; 4.183      ;
; 1.425 ; reset_n   ; bit_cnt[7]          ; reset_n      ; sclk        ; -0.500       ; 2.952      ; 4.183      ;
; 1.425 ; reset_n   ; bit_cnt[8]          ; reset_n      ; sclk        ; -0.500       ; 2.952      ; 4.183      ;
; 1.425 ; reset_n   ; bit_cnt[9]          ; reset_n      ; sclk        ; -0.500       ; 2.952      ; 4.183      ;
; 1.425 ; reset_n   ; bit_cnt[10]         ; reset_n      ; sclk        ; -0.500       ; 2.952      ; 4.183      ;
; 1.425 ; reset_n   ; bit_cnt[12]         ; reset_n      ; sclk        ; -0.500       ; 2.952      ; 4.183      ;
; 1.425 ; reset_n   ; bit_cnt[15]         ; reset_n      ; sclk        ; -0.500       ; 2.952      ; 4.183      ;
; 1.425 ; reset_n   ; bit_cnt[16]         ; reset_n      ; sclk        ; -0.500       ; 2.952      ; 4.183      ;
; 1.450 ; reset_n   ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; -0.500       ; 3.322      ; 4.578      ;
; 1.594 ; reset_n   ; roe~reg0_emulated   ; reset_n      ; sclk        ; -0.500       ; 3.001      ; 4.401      ;
; 1.627 ; reset_n   ; trdy~reg0_emulated  ; reset_n      ; sclk        ; -0.500       ; 3.299      ; 4.732      ;
; 1.711 ; rx_req    ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; -0.500       ; 3.322      ; 4.839      ;
+-------+-----------+---------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'sclk'                                                               ;
+--------+--------------+----------------+------------------+-------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target              ;
+--------+--------------+----------------+------------------+-------+------------+---------------------+
; -1.777 ; 1.000        ; 2.777          ; Port Rate        ; sclk  ; Rise       ; sclk                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sclk  ; Fall       ; bit_cnt[10]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sclk  ; Fall       ; bit_cnt[10]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sclk  ; Fall       ; bit_cnt[11]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sclk  ; Fall       ; bit_cnt[11]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sclk  ; Fall       ; bit_cnt[12]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sclk  ; Fall       ; bit_cnt[12]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sclk  ; Fall       ; bit_cnt[13]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sclk  ; Fall       ; bit_cnt[13]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sclk  ; Fall       ; bit_cnt[14]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sclk  ; Fall       ; bit_cnt[14]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sclk  ; Fall       ; bit_cnt[15]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sclk  ; Fall       ; bit_cnt[15]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sclk  ; Fall       ; bit_cnt[16]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sclk  ; Fall       ; bit_cnt[16]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sclk  ; Fall       ; bit_cnt[1]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sclk  ; Fall       ; bit_cnt[1]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sclk  ; Fall       ; bit_cnt[2]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sclk  ; Fall       ; bit_cnt[2]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sclk  ; Fall       ; bit_cnt[3]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sclk  ; Fall       ; bit_cnt[3]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sclk  ; Fall       ; bit_cnt[4]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sclk  ; Fall       ; bit_cnt[4]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sclk  ; Fall       ; bit_cnt[5]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sclk  ; Fall       ; bit_cnt[5]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sclk  ; Fall       ; bit_cnt[6]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sclk  ; Fall       ; bit_cnt[6]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sclk  ; Fall       ; bit_cnt[7]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sclk  ; Fall       ; bit_cnt[7]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sclk  ; Fall       ; bit_cnt[8]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sclk  ; Fall       ; bit_cnt[8]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sclk  ; Fall       ; bit_cnt[9]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sclk  ; Fall       ; bit_cnt[9]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sclk  ; Fall       ; miso~en             ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sclk  ; Fall       ; miso~en             ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sclk  ; Fall       ; miso~reg0           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sclk  ; Fall       ; miso~reg0           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; rd_add              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; rd_add              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; roe~reg0_emulated   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; roe~reg0_emulated   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; rrdy~reg0_emulated  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; rrdy~reg0_emulated  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; rx_buf[0]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[0]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; rx_buf[1]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[1]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; rx_buf[2]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[2]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; rx_buf[3]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[3]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; rx_buf[4]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[4]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; rx_buf[5]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[5]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; rx_buf[6]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[6]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; rx_buf[7]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[7]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; trdy~reg0_emulated  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; trdy~reg0_emulated  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sclk  ; Fall       ; tx_buf[0]~_emulated ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sclk  ; Fall       ; tx_buf[0]~_emulated ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sclk  ; Fall       ; tx_buf[1]~_emulated ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sclk  ; Fall       ; tx_buf[1]~_emulated ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sclk  ; Fall       ; tx_buf[2]~_emulated ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sclk  ; Fall       ; tx_buf[2]~_emulated ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sclk  ; Fall       ; tx_buf[3]~_emulated ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sclk  ; Fall       ; tx_buf[3]~_emulated ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sclk  ; Fall       ; tx_buf[4]~_emulated ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sclk  ; Fall       ; tx_buf[4]~_emulated ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sclk  ; Fall       ; tx_buf[5]~_emulated ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sclk  ; Fall       ; tx_buf[5]~_emulated ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sclk  ; Fall       ; tx_buf[6]~_emulated ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sclk  ; Fall       ; tx_buf[6]~_emulated ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sclk  ; Fall       ; tx_buf[7]~_emulated ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sclk  ; Fall       ; tx_buf[7]~_emulated ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; wr_add              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; wr_add              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sclk  ; Rise       ; bit_cnt[10]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[10]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sclk  ; Rise       ; bit_cnt[11]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[11]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sclk  ; Rise       ; bit_cnt[12]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[12]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sclk  ; Rise       ; bit_cnt[13]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[13]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sclk  ; Rise       ; bit_cnt[14]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[14]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sclk  ; Rise       ; bit_cnt[15]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[15]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sclk  ; Rise       ; bit_cnt[16]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[16]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sclk  ; Rise       ; bit_cnt[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sclk  ; Rise       ; bit_cnt[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sclk  ; Rise       ; bit_cnt[3]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[3]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sclk  ; Rise       ; bit_cnt[4]|clk      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'reset_n'                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------+
; -1.777 ; 1.000        ; 2.777          ; Port Rate        ; reset_n ; Rise       ; reset_n                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; reset_n|combout              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; reset_n|combout              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[0]~36                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[0]~36                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~36|datad           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~36|datad           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~43clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~43clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~43clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~43clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~43|combout         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~43|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~43|datad           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~43|datad           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[1]~31                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[1]~31                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[1]~31|datad           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[1]~31|datad           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[2]~26                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[2]~26                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[2]~26|datad           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[2]~26|datad           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[3]~21                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[3]~21                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[3]~21|datad           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[3]~21|datad           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[4]~16                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[4]~16                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[4]~16|datad           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[4]~16|datad           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[5]~11                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[5]~11                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[5]~11|datad           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[5]~11|datad           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[6]~6                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[6]~6                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[6]~6|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[6]~6|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[7]~1                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[7]~1                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[7]~1|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[7]~1|datad            ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'rx_req'                                                                      ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+
; -1.777 ; 1.000        ; 2.777          ; Port Rate        ; rx_req ; Rise       ; rx_req                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0|combout         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0|datad           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0|datad           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[0]$latch            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[0]$latch            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[0]$latch|datac      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[0]$latch|datac      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[1]$latch            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[1]$latch            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[1]$latch|datad      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[1]$latch|datad      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[2]$latch            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[2]$latch            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[2]$latch|datac      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[2]$latch|datac      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[3]$latch            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[3]$latch            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[3]$latch|datac      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[3]$latch|datac      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[4]$latch            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[4]$latch            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[4]$latch|datac      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[4]$latch|datac      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[5]$latch            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[5]$latch            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[5]$latch|datac      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[5]$latch|datac      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[6]$latch            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[6]$latch            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[6]$latch|datac      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[6]$latch|datac      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[7]$latch            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[7]$latch            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[7]$latch|datac      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[7]$latch|datac      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_req|combout              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_req|combout              ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; tx_load_data[*]  ; reset_n    ; 4.390 ; 4.390 ; Fall       ; reset_n         ;
;  tx_load_data[0] ; reset_n    ; 4.390 ; 4.390 ; Fall       ; reset_n         ;
;  tx_load_data[1] ; reset_n    ; 3.902 ; 3.902 ; Fall       ; reset_n         ;
;  tx_load_data[2] ; reset_n    ; 3.184 ; 3.184 ; Fall       ; reset_n         ;
;  tx_load_data[3] ; reset_n    ; 4.371 ; 4.371 ; Fall       ; reset_n         ;
;  tx_load_data[4] ; reset_n    ; 0.376 ; 0.376 ; Fall       ; reset_n         ;
;  tx_load_data[5] ; reset_n    ; 0.738 ; 0.738 ; Fall       ; reset_n         ;
;  tx_load_data[6] ; reset_n    ; 0.502 ; 0.502 ; Fall       ; reset_n         ;
;  tx_load_data[7] ; reset_n    ; 0.583 ; 0.583 ; Fall       ; reset_n         ;
; mosi             ; sclk       ; 5.710 ; 5.710 ; Rise       ; sclk            ;
; reset_n          ; sclk       ; 2.391 ; 2.391 ; Rise       ; sclk            ;
; rx_req           ; sclk       ; 2.652 ; 2.652 ; Rise       ; sclk            ;
; ss_n             ; sclk       ; 8.623 ; 8.623 ; Rise       ; sclk            ;
; st_load_en       ; sclk       ; 8.721 ; 8.721 ; Rise       ; sclk            ;
; st_load_roe      ; sclk       ; 7.192 ; 7.192 ; Rise       ; sclk            ;
; st_load_rrdy     ; sclk       ; 6.924 ; 6.924 ; Rise       ; sclk            ;
; st_load_trdy     ; sclk       ; 6.726 ; 6.726 ; Rise       ; sclk            ;
; tx_load_en       ; sclk       ; 6.439 ; 6.439 ; Rise       ; sclk            ;
; reset_n          ; sclk       ; 2.608 ; 2.608 ; Fall       ; sclk            ;
; rx_req           ; sclk       ; 2.284 ; 2.284 ; Fall       ; sclk            ;
; ss_n             ; sclk       ; 9.069 ; 9.069 ; Fall       ; sclk            ;
; st_load_en       ; sclk       ; 9.167 ; 9.167 ; Fall       ; sclk            ;
; st_load_roe      ; sclk       ; 7.773 ; 7.773 ; Fall       ; sclk            ;
; st_load_rrdy     ; sclk       ; 6.556 ; 6.556 ; Fall       ; sclk            ;
; st_load_trdy     ; sclk       ; 7.407 ; 7.407 ; Fall       ; sclk            ;
; tx_load_data[*]  ; sclk       ; 6.348 ; 6.348 ; Fall       ; sclk            ;
;  tx_load_data[0] ; sclk       ; 6.348 ; 6.348 ; Fall       ; sclk            ;
;  tx_load_data[1] ; sclk       ; 5.947 ; 5.947 ; Fall       ; sclk            ;
;  tx_load_data[2] ; sclk       ; 4.710 ; 4.710 ; Fall       ; sclk            ;
;  tx_load_data[3] ; sclk       ; 6.320 ; 6.320 ; Fall       ; sclk            ;
;  tx_load_data[4] ; sclk       ; 1.951 ; 1.951 ; Fall       ; sclk            ;
;  tx_load_data[5] ; sclk       ; 2.247 ; 2.247 ; Fall       ; sclk            ;
;  tx_load_data[6] ; sclk       ; 2.467 ; 2.467 ; Fall       ; sclk            ;
;  tx_load_data[7] ; sclk       ; 2.373 ; 2.373 ; Fall       ; sclk            ;
; tx_load_en       ; sclk       ; 7.290 ; 7.290 ; Fall       ; sclk            ;
+------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; tx_load_data[*]  ; reset_n    ; 0.816  ; 0.816  ; Fall       ; reset_n         ;
;  tx_load_data[0] ; reset_n    ; -3.424 ; -3.424 ; Fall       ; reset_n         ;
;  tx_load_data[1] ; reset_n    ; -2.945 ; -2.945 ; Fall       ; reset_n         ;
;  tx_load_data[2] ; reset_n    ; -1.919 ; -1.919 ; Fall       ; reset_n         ;
;  tx_load_data[3] ; reset_n    ; -3.406 ; -3.406 ; Fall       ; reset_n         ;
;  tx_load_data[4] ; reset_n    ; 0.816  ; 0.816  ; Fall       ; reset_n         ;
;  tx_load_data[5] ; reset_n    ; 0.475  ; 0.475  ; Fall       ; reset_n         ;
;  tx_load_data[6] ; reset_n    ; 0.464  ; 0.464  ; Fall       ; reset_n         ;
;  tx_load_data[7] ; reset_n    ; 0.685  ; 0.685  ; Fall       ; reset_n         ;
; mosi             ; sclk       ; -3.407 ; -3.407 ; Rise       ; sclk            ;
; reset_n          ; sclk       ; -1.528 ; -1.528 ; Rise       ; sclk            ;
; rx_req           ; sclk       ; -1.973 ; -1.973 ; Rise       ; sclk            ;
; ss_n             ; sclk       ; -6.062 ; -6.062 ; Rise       ; sclk            ;
; st_load_en       ; sclk       ; -6.381 ; -6.381 ; Rise       ; sclk            ;
; st_load_roe      ; sclk       ; -6.926 ; -6.926 ; Rise       ; sclk            ;
; st_load_rrdy     ; sclk       ; -6.245 ; -6.245 ; Rise       ; sclk            ;
; st_load_trdy     ; sclk       ; -6.011 ; -6.011 ; Rise       ; sclk            ;
; tx_load_en       ; sclk       ; -6.173 ; -6.173 ; Rise       ; sclk            ;
; reset_n          ; sclk       ; -1.485 ; -1.485 ; Fall       ; sclk            ;
; rx_req           ; sclk       ; -2.018 ; -2.018 ; Fall       ; sclk            ;
; ss_n             ; sclk       ; -6.743 ; -6.743 ; Fall       ; sclk            ;
; st_load_en       ; sclk       ; -7.062 ; -7.062 ; Fall       ; sclk            ;
; st_load_roe      ; sclk       ; -7.507 ; -7.507 ; Fall       ; sclk            ;
; st_load_rrdy     ; sclk       ; -6.290 ; -6.290 ; Fall       ; sclk            ;
; st_load_trdy     ; sclk       ; -6.692 ; -6.692 ; Fall       ; sclk            ;
; tx_load_data[*]  ; sclk       ; -1.685 ; -1.685 ; Fall       ; sclk            ;
;  tx_load_data[0] ; sclk       ; -6.082 ; -6.082 ; Fall       ; sclk            ;
;  tx_load_data[1] ; sclk       ; -5.681 ; -5.681 ; Fall       ; sclk            ;
;  tx_load_data[2] ; sclk       ; -4.444 ; -4.444 ; Fall       ; sclk            ;
;  tx_load_data[3] ; sclk       ; -6.054 ; -6.054 ; Fall       ; sclk            ;
;  tx_load_data[4] ; sclk       ; -1.685 ; -1.685 ; Fall       ; sclk            ;
;  tx_load_data[5] ; sclk       ; -1.981 ; -1.981 ; Fall       ; sclk            ;
;  tx_load_data[6] ; sclk       ; -2.201 ; -2.201 ; Fall       ; sclk            ;
;  tx_load_data[7] ; sclk       ; -1.982 ; -1.982 ; Fall       ; sclk            ;
; tx_load_en       ; sclk       ; -6.541 ; -6.541 ; Fall       ; sclk            ;
+------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; roe         ; reset_n    ; 7.581  ; 7.581  ; Rise       ; reset_n         ;
; rrdy        ; reset_n    ; 8.517  ; 8.517  ; Rise       ; reset_n         ;
; trdy        ; reset_n    ; 7.895  ; 7.895  ; Rise       ; reset_n         ;
; roe         ; reset_n    ; 7.581  ; 7.581  ; Fall       ; reset_n         ;
; rrdy        ; reset_n    ; 8.517  ; 8.517  ; Fall       ; reset_n         ;
; trdy        ; reset_n    ; 7.895  ; 7.895  ; Fall       ; reset_n         ;
; rrdy        ; rx_req     ; 8.778  ; 8.778  ; Rise       ; rx_req          ;
; rrdy        ; rx_req     ; 8.778  ; 8.778  ; Fall       ; rx_req          ;
; rx_data[*]  ; rx_req     ; 11.000 ; 11.000 ; Fall       ; rx_req          ;
;  rx_data[0] ; rx_req     ; 10.900 ; 10.900 ; Fall       ; rx_req          ;
;  rx_data[1] ; rx_req     ; 10.315 ; 10.315 ; Fall       ; rx_req          ;
;  rx_data[2] ; rx_req     ; 11.000 ; 11.000 ; Fall       ; rx_req          ;
;  rx_data[3] ; rx_req     ; 10.525 ; 10.525 ; Fall       ; rx_req          ;
;  rx_data[4] ; rx_req     ; 10.907 ; 10.907 ; Fall       ; rx_req          ;
;  rx_data[5] ; rx_req     ; 10.917 ; 10.917 ; Fall       ; rx_req          ;
;  rx_data[6] ; rx_req     ; 10.920 ; 10.920 ; Fall       ; rx_req          ;
;  rx_data[7] ; rx_req     ; 10.953 ; 10.953 ; Fall       ; rx_req          ;
; LED7        ; sclk       ; 10.802 ; 10.802 ; Rise       ; sclk            ;
; roe         ; sclk       ; 8.584  ; 8.584  ; Rise       ; sclk            ;
; rrdy        ; sclk       ; 9.650  ; 9.650  ; Rise       ; sclk            ;
; trdy        ; sclk       ; 8.539  ; 8.539  ; Rise       ; sclk            ;
; LED1        ; sclk       ; 7.800  ; 7.800  ; Fall       ; sclk            ;
; LED2        ; sclk       ; 7.775  ; 7.775  ; Fall       ; sclk            ;
; LED5        ; sclk       ; 8.400  ; 8.400  ; Fall       ; sclk            ;
; LED7        ; sclk       ; 10.802 ; 10.802 ; Fall       ; sclk            ;
; miso        ; sclk       ; 8.820  ; 8.820  ; Fall       ; sclk            ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; roe         ; reset_n    ; 7.581  ; 7.581  ; Rise       ; reset_n         ;
; rrdy        ; reset_n    ; 8.517  ; 8.517  ; Rise       ; reset_n         ;
; trdy        ; reset_n    ; 7.895  ; 7.895  ; Rise       ; reset_n         ;
; roe         ; reset_n    ; 7.581  ; 7.581  ; Fall       ; reset_n         ;
; rrdy        ; reset_n    ; 8.517  ; 8.517  ; Fall       ; reset_n         ;
; trdy        ; reset_n    ; 7.895  ; 7.895  ; Fall       ; reset_n         ;
; rrdy        ; rx_req     ; 8.778  ; 8.778  ; Rise       ; rx_req          ;
; rrdy        ; rx_req     ; 8.778  ; 8.778  ; Fall       ; rx_req          ;
; rx_data[*]  ; rx_req     ; 10.315 ; 10.315 ; Fall       ; rx_req          ;
;  rx_data[0] ; rx_req     ; 10.900 ; 10.900 ; Fall       ; rx_req          ;
;  rx_data[1] ; rx_req     ; 10.315 ; 10.315 ; Fall       ; rx_req          ;
;  rx_data[2] ; rx_req     ; 11.000 ; 11.000 ; Fall       ; rx_req          ;
;  rx_data[3] ; rx_req     ; 10.525 ; 10.525 ; Fall       ; rx_req          ;
;  rx_data[4] ; rx_req     ; 10.907 ; 10.907 ; Fall       ; rx_req          ;
;  rx_data[5] ; rx_req     ; 10.917 ; 10.917 ; Fall       ; rx_req          ;
;  rx_data[6] ; rx_req     ; 10.920 ; 10.920 ; Fall       ; rx_req          ;
;  rx_data[7] ; rx_req     ; 10.953 ; 10.953 ; Fall       ; rx_req          ;
; LED7        ; sclk       ; 10.802 ; 10.802 ; Rise       ; sclk            ;
; roe         ; sclk       ; 8.584  ; 8.584  ; Rise       ; sclk            ;
; rrdy        ; sclk       ; 9.650  ; 9.650  ; Rise       ; sclk            ;
; trdy        ; sclk       ; 8.539  ; 8.539  ; Rise       ; sclk            ;
; LED1        ; sclk       ; 7.800  ; 7.800  ; Fall       ; sclk            ;
; LED2        ; sclk       ; 7.775  ; 7.775  ; Fall       ; sclk            ;
; LED5        ; sclk       ; 8.400  ; 8.400  ; Fall       ; sclk            ;
; LED7        ; sclk       ; 10.802 ; 10.802 ; Fall       ; sclk            ;
; miso        ; sclk       ; 8.820  ; 8.820  ; Fall       ; sclk            ;
+-------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------+
; Propagation Delay                                              ;
+--------------+-------------+--------+--------+--------+--------+
; Input Port   ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+--------------+-------------+--------+--------+--------+--------+
; ss_n         ; busy        ;        ; 10.474 ; 10.474 ;        ;
; ss_n         ; roe         ; 13.461 ; 14.042 ; 14.042 ; 13.461 ;
; ss_n         ; rrdy        ; 14.169 ; 14.749 ; 14.749 ; 14.169 ;
; ss_n         ; trdy        ; 12.429 ; 13.245 ; 13.245 ; 12.429 ;
; st_load_en   ; roe         ; 13.559 ; 14.140 ; 14.140 ; 13.559 ;
; st_load_en   ; rrdy        ; 14.267 ; 14.847 ; 14.847 ; 14.267 ;
; st_load_en   ; trdy        ; 12.748 ; 13.343 ; 13.343 ; 12.748 ;
; st_load_roe  ; roe         ; 12.746 ;        ;        ; 12.746 ;
; st_load_rrdy ; rrdy        ; 13.050 ;        ;        ; 13.050 ;
; st_load_trdy ; trdy        ; 12.827 ;        ;        ; 12.827 ;
; tx_load_en   ; trdy        ; 12.540 ;        ;        ; 12.540 ;
+--------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------------+
; Minimum Propagation Delay                                      ;
+--------------+-------------+--------+--------+--------+--------+
; Input Port   ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+--------------+-------------+--------+--------+--------+--------+
; ss_n         ; busy        ;        ; 10.474 ; 10.474 ;        ;
; ss_n         ; roe         ; 13.461 ; 14.042 ; 14.042 ; 13.461 ;
; ss_n         ; rrdy        ; 14.169 ; 13.794 ; 13.794 ; 14.169 ;
; ss_n         ; trdy        ; 12.429 ; 13.245 ; 13.245 ; 12.429 ;
; st_load_en   ; roe         ; 13.559 ; 14.140 ; 14.140 ; 13.559 ;
; st_load_en   ; rrdy        ; 14.267 ; 14.847 ; 14.847 ; 14.267 ;
; st_load_en   ; trdy        ; 12.748 ; 12.748 ; 12.748 ; 12.748 ;
; st_load_roe  ; roe         ; 12.746 ;        ;        ; 12.746 ;
; st_load_rrdy ; rrdy        ; 13.050 ;        ;        ; 13.050 ;
; st_load_trdy ; trdy        ; 12.378 ;        ;        ; 12.378 ;
; tx_load_en   ; trdy        ; 12.540 ;        ;        ; 12.540 ;
+--------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------------------+
; Output Enable Times                                                  ;
+-----------+------------+-------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+------+------------+-----------------+
; miso      ; sclk       ; 8.760 ;      ; Fall       ; sclk            ;
+-----------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------+
; Minimum Output Enable Times                                          ;
+-----------+------------+-------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+------+------------+-----------------+
; miso      ; sclk       ; 8.760 ;      ; Fall       ; sclk            ;
+-----------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; miso      ; sclk       ; 8.760     ;           ; Fall       ; sclk            ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; miso      ; sclk       ; 8.760     ;           ; Fall       ; sclk            ;
+-----------+------------+-----------+-----------+------------+-----------------+


+---------------------------------+
; Fast Model Setup Summary        ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; sclk   ; -0.646 ; -8.166        ;
; rx_req ; 0.705  ; 0.000         ;
+--------+--------+---------------+


+---------------------------------+
; Fast Model Hold Summary         ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; rx_req ; -0.206 ; -1.382        ;
; sclk   ; 0.215  ; 0.000         ;
+--------+--------+---------------+


+---------------------------------+
; Fast Model Recovery Summary     ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; sclk    ; 0.057 ; 0.000         ;
; rx_req  ; 0.737 ; 0.000         ;
; reset_n ; 0.839 ; 0.000         ;
+---------+-------+---------------+


+----------------------------------+
; Fast Model Removal Summary       ;
+---------+--------+---------------+
; Clock   ; Slack  ; End Point TNS ;
+---------+--------+---------------+
; reset_n ; -0.744 ; -5.826        ;
; rx_req  ; -0.738 ; -5.775        ;
; sclk    ; 0.157  ; 0.000         ;
+---------+--------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; sclk    ; -1.222 ; -40.222             ;
; reset_n ; -1.222 ; -1.222              ;
; rx_req  ; -1.222 ; -1.222              ;
+---------+--------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'sclk'                                                                                                 ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -0.646 ; roe~reg0_emulated   ; miso~reg0           ; sclk         ; sclk        ; 0.500        ; 0.079      ; 1.257      ;
; -0.606 ; rd_add              ; miso~reg0           ; sclk         ; sclk        ; 0.500        ; 0.007      ; 1.145      ;
; -0.606 ; rd_add              ; miso~en             ; sclk         ; sclk        ; 0.500        ; 0.007      ; 1.145      ;
; -0.540 ; rd_add              ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 0.500        ; 0.013      ; 1.085      ;
; -0.540 ; rd_add              ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 0.500        ; 0.013      ; 1.085      ;
; -0.540 ; rd_add              ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 0.500        ; 0.013      ; 1.085      ;
; -0.540 ; rd_add              ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 0.500        ; 0.013      ; 1.085      ;
; -0.540 ; rd_add              ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 0.500        ; 0.013      ; 1.085      ;
; -0.540 ; rd_add              ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 0.500        ; 0.013      ; 1.085      ;
; -0.540 ; rd_add              ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 0.500        ; 0.013      ; 1.085      ;
; -0.540 ; rd_add              ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 0.500        ; 0.013      ; 1.085      ;
; -0.502 ; rrdy~reg0_emulated  ; miso~reg0           ; sclk         ; sclk        ; 0.500        ; -0.003     ; 1.031      ;
; -0.468 ; trdy~reg0_emulated  ; miso~reg0           ; sclk         ; sclk        ; 0.500        ; 0.007      ; 1.007      ;
; -0.458 ; bit_cnt[11]         ; roe~reg0_emulated   ; sclk         ; sclk        ; 0.500        ; -0.082     ; 0.908      ;
; -0.445 ; tx_buf[7]~1         ; miso~reg0           ; reset_n      ; sclk        ; 1.000        ; -0.697     ; 0.780      ;
; -0.442 ; bit_cnt[1]          ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.003      ; 1.477      ;
; -0.442 ; bit_cnt[1]          ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.003      ; 1.477      ;
; -0.442 ; bit_cnt[1]          ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.003      ; 1.477      ;
; -0.442 ; bit_cnt[1]          ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.003      ; 1.477      ;
; -0.442 ; bit_cnt[1]          ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.003      ; 1.477      ;
; -0.442 ; bit_cnt[1]          ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.003      ; 1.477      ;
; -0.442 ; bit_cnt[1]          ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.003      ; 1.477      ;
; -0.442 ; bit_cnt[1]          ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.003      ; 1.477      ;
; -0.429 ; tx_buf[0]~36        ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 1.000        ; -0.680     ; 0.781      ;
; -0.423 ; tx_buf[3]~21        ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 1.000        ; -0.680     ; 0.775      ;
; -0.419 ; bit_cnt[16]         ; roe~reg0_emulated   ; sclk         ; sclk        ; 0.500        ; 0.028      ; 0.979      ;
; -0.413 ; tx_buf[1]~31        ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 1.000        ; -0.679     ; 0.766      ;
; -0.408 ; tx_buf[6]~6         ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 1.000        ; -0.689     ; 0.751      ;
; -0.379 ; tx_buf[7]~1         ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 1.000        ; -0.691     ; 0.720      ;
; -0.364 ; bit_cnt[5]          ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.113      ; 1.509      ;
; -0.364 ; bit_cnt[5]          ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.113      ; 1.509      ;
; -0.364 ; bit_cnt[5]          ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.113      ; 1.509      ;
; -0.364 ; bit_cnt[5]          ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.113      ; 1.509      ;
; -0.364 ; bit_cnt[5]          ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.113      ; 1.509      ;
; -0.364 ; bit_cnt[5]          ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.113      ; 1.509      ;
; -0.364 ; bit_cnt[5]          ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.113      ; 1.509      ;
; -0.364 ; bit_cnt[5]          ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.113      ; 1.509      ;
; -0.338 ; bit_cnt[16]         ; rrdy~reg0_emulated  ; sclk         ; sclk        ; 0.500        ; 0.110      ; 0.980      ;
; -0.328 ; tx_buf[4]~16        ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 1.000        ; -0.689     ; 0.671      ;
; -0.317 ; tx_buf[2]~26        ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 1.000        ; -0.672     ; 0.677      ;
; -0.312 ; bit_cnt[16]         ; trdy~reg0_emulated  ; sclk         ; sclk        ; 0.500        ; 0.100      ; 0.944      ;
; -0.309 ; tx_buf[5]~11        ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 1.000        ; -0.672     ; 0.669      ;
; -0.303 ; bit_cnt[7]          ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.113      ; 1.448      ;
; -0.303 ; bit_cnt[7]          ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.113      ; 1.448      ;
; -0.303 ; bit_cnt[7]          ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.113      ; 1.448      ;
; -0.303 ; bit_cnt[7]          ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.113      ; 1.448      ;
; -0.303 ; bit_cnt[7]          ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.113      ; 1.448      ;
; -0.303 ; bit_cnt[7]          ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.113      ; 1.448      ;
; -0.303 ; bit_cnt[7]          ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.113      ; 1.448      ;
; -0.303 ; bit_cnt[7]          ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.113      ; 1.448      ;
; -0.288 ; bit_cnt[9]          ; trdy~reg0_emulated  ; sclk         ; sclk        ; 0.500        ; 0.100      ; 0.920      ;
; -0.283 ; bit_cnt[6]          ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.113      ; 1.428      ;
; -0.283 ; bit_cnt[6]          ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.113      ; 1.428      ;
; -0.283 ; bit_cnt[6]          ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.113      ; 1.428      ;
; -0.283 ; bit_cnt[6]          ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.113      ; 1.428      ;
; -0.283 ; bit_cnt[6]          ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.113      ; 1.428      ;
; -0.283 ; bit_cnt[6]          ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.113      ; 1.428      ;
; -0.283 ; bit_cnt[6]          ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.113      ; 1.428      ;
; -0.283 ; bit_cnt[6]          ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.113      ; 1.428      ;
; -0.282 ; bit_cnt[1]          ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; -0.003     ; 1.311      ;
; -0.282 ; bit_cnt[1]          ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.003     ; 1.311      ;
; -0.275 ; bit_cnt[4]          ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.113      ; 1.420      ;
; -0.275 ; bit_cnt[4]          ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.113      ; 1.420      ;
; -0.275 ; bit_cnt[4]          ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.113      ; 1.420      ;
; -0.275 ; bit_cnt[4]          ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.113      ; 1.420      ;
; -0.275 ; bit_cnt[4]          ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.113      ; 1.420      ;
; -0.275 ; bit_cnt[4]          ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.113      ; 1.420      ;
; -0.275 ; bit_cnt[4]          ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.113      ; 1.420      ;
; -0.275 ; bit_cnt[4]          ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.113      ; 1.420      ;
; -0.273 ; bit_cnt[2]          ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.113      ; 1.418      ;
; -0.273 ; bit_cnt[2]          ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.113      ; 1.418      ;
; -0.273 ; bit_cnt[2]          ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.113      ; 1.418      ;
; -0.273 ; bit_cnt[2]          ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.113      ; 1.418      ;
; -0.273 ; bit_cnt[2]          ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.113      ; 1.418      ;
; -0.273 ; bit_cnt[2]          ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.113      ; 1.418      ;
; -0.273 ; bit_cnt[2]          ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.113      ; 1.418      ;
; -0.273 ; bit_cnt[2]          ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.113      ; 1.418      ;
; -0.269 ; bit_cnt[10]         ; rrdy~reg0_emulated  ; sclk         ; sclk        ; 0.500        ; 0.110      ; 0.911      ;
; -0.267 ; bit_cnt[14]         ; rx_buf[2]           ; sclk         ; sclk        ; 0.500        ; -0.096     ; 0.703      ;
; -0.263 ; tx_buf[0]~36        ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 1.000        ; -0.680     ; 0.615      ;
; -0.262 ; bit_cnt[11]         ; rx_buf[5]           ; sclk         ; sclk        ; 0.500        ; -0.096     ; 0.698      ;
; -0.260 ; bit_cnt[3]          ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.113      ; 1.405      ;
; -0.260 ; bit_cnt[3]          ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.113      ; 1.405      ;
; -0.260 ; bit_cnt[3]          ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.113      ; 1.405      ;
; -0.260 ; bit_cnt[3]          ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.113      ; 1.405      ;
; -0.260 ; bit_cnt[3]          ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.113      ; 1.405      ;
; -0.260 ; bit_cnt[3]          ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.113      ; 1.405      ;
; -0.260 ; bit_cnt[3]          ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.113      ; 1.405      ;
; -0.260 ; bit_cnt[3]          ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.113      ; 1.405      ;
; -0.257 ; bit_cnt[13]         ; rx_buf[3]           ; sclk         ; sclk        ; 0.500        ; -0.096     ; 0.693      ;
; -0.200 ; bit_cnt[5]          ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; 0.107      ; 1.339      ;
; -0.200 ; bit_cnt[5]          ; miso~en             ; sclk         ; sclk        ; 1.000        ; 0.107      ; 1.339      ;
; -0.197 ; tx_buf[3]~_emulated ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.000      ; 1.229      ;
; -0.194 ; bit_cnt[10]         ; rx_buf[6]           ; sclk         ; sclk        ; 0.500        ; 0.014      ; 0.740      ;
; -0.174 ; bit_cnt[16]         ; rx_buf[0]           ; sclk         ; sclk        ; 0.500        ; 0.013      ; 0.719      ;
; -0.162 ; bit_cnt[9]          ; rx_buf[7]           ; sclk         ; sclk        ; 0.500        ; 0.014      ; 0.708      ;
; -0.161 ; tx_buf[1]~_emulated ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.000      ; 1.193      ;
; -0.156 ; bit_cnt[9]          ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; 0.107      ; 1.295      ;
; -0.156 ; bit_cnt[9]          ; miso~en             ; sclk         ; sclk        ; 1.000        ; 0.107      ; 1.295      ;
; -0.142 ; reset_n             ; miso~reg0           ; reset_n      ; sclk        ; 0.500        ; 1.401      ; 2.075      ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'rx_req'                                                                                 ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; 0.705 ; rx_buf[3] ; rx_data[3]$latch ; sclk         ; rx_req      ; 0.500        ; 1.028      ; 0.349      ;
; 0.715 ; rx_buf[1] ; rx_data[1]$latch ; sclk         ; rx_req      ; 0.500        ; 0.963      ; 0.404      ;
; 0.723 ; rx_buf[6] ; rx_data[6]$latch ; sclk         ; rx_req      ; 0.500        ; 1.053      ; 0.352      ;
; 0.724 ; rx_buf[2] ; rx_data[2]$latch ; sclk         ; rx_req      ; 0.500        ; 1.055      ; 0.349      ;
; 0.727 ; rx_buf[4] ; rx_data[4]$latch ; sclk         ; rx_req      ; 0.500        ; 1.054      ; 0.351      ;
; 0.764 ; rx_buf[0] ; rx_data[0]$latch ; sclk         ; rx_req      ; 0.500        ; 1.007      ; 0.351      ;
; 0.785 ; rx_buf[7] ; rx_data[7]$latch ; sclk         ; rx_req      ; 0.500        ; 1.027      ; 0.350      ;
; 0.806 ; rx_buf[5] ; rx_data[5]$latch ; sclk         ; rx_req      ; 0.500        ; 1.052      ; 0.351      ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'rx_req'                                                                                   ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; -0.206 ; rx_buf[2] ; rx_data[2]$latch ; sclk         ; rx_req      ; -0.500       ; 1.055      ; 0.349      ;
; -0.203 ; rx_buf[4] ; rx_data[4]$latch ; sclk         ; rx_req      ; -0.500       ; 1.054      ; 0.351      ;
; -0.201 ; rx_buf[5] ; rx_data[5]$latch ; sclk         ; rx_req      ; -0.500       ; 1.052      ; 0.351      ;
; -0.201 ; rx_buf[6] ; rx_data[6]$latch ; sclk         ; rx_req      ; -0.500       ; 1.053      ; 0.352      ;
; -0.179 ; rx_buf[3] ; rx_data[3]$latch ; sclk         ; rx_req      ; -0.500       ; 1.028      ; 0.349      ;
; -0.177 ; rx_buf[7] ; rx_data[7]$latch ; sclk         ; rx_req      ; -0.500       ; 1.027      ; 0.350      ;
; -0.156 ; rx_buf[0] ; rx_data[0]$latch ; sclk         ; rx_req      ; -0.500       ; 1.007      ; 0.351      ;
; -0.059 ; rx_buf[1] ; rx_data[1]$latch ; sclk         ; rx_req      ; -0.500       ; 0.963      ; 0.404      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'sclk'                                                                                                 ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; wr_add              ; wr_add              ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; rd_add              ; rd_add              ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; rx_buf[0]           ; rx_buf[0]           ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; rx_buf[1]           ; rx_buf[1]           ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; rx_buf[2]           ; rx_buf[2]           ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; rx_buf[3]           ; rx_buf[3]           ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; rx_buf[4]           ; rx_buf[4]           ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; rx_buf[5]           ; rx_buf[5]           ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; rx_buf[6]           ; rx_buf[6]           ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; rx_buf[7]           ; rx_buf[7]           ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.230 ; reset_n             ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.407      ; 1.789      ;
; 0.241 ; bit_cnt[6]          ; bit_cnt[7]          ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; reset_n             ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.407      ; 1.800      ;
; 0.247 ; bit_cnt[2]          ; bit_cnt[3]          ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.399      ;
; 0.258 ; reset_n             ; trdy~reg0_emulated  ; reset_n      ; sclk        ; 0.000        ; 1.394      ; 1.804      ;
; 0.273 ; reset_n             ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.407      ; 1.832      ;
; 0.273 ; reset_n             ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.407      ; 1.832      ;
; 0.294 ; reset_n             ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; 0.000        ; 1.404      ; 1.850      ;
; 0.307 ; reset_n             ; miso~reg0           ; reset_n      ; sclk        ; 0.000        ; 1.401      ; 1.860      ;
; 0.313 ; bit_cnt[10]         ; bit_cnt[11]         ; sclk         ; sclk        ; 0.000        ; 0.110      ; 0.575      ;
; 0.325 ; bit_cnt[13]         ; bit_cnt[14]         ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.477      ;
; 0.337 ; bit_cnt[7]          ; bit_cnt[8]          ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.489      ;
; 0.338 ; reset_n             ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.407      ; 1.897      ;
; 0.350 ; reset_n             ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.407      ; 1.909      ;
; 0.352 ; reset_n             ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.407      ; 1.911      ;
; 0.357 ; reset_n             ; roe~reg0_emulated   ; reset_n      ; sclk        ; 0.000        ; 1.322      ; 1.831      ;
; 0.362 ; reset_n             ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.407      ; 1.921      ;
; 0.365 ; rx_req              ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; 0.000        ; 1.404      ; 1.921      ;
; 0.402 ; rx_req              ; miso~reg0           ; rx_req       ; sclk        ; 0.000        ; 1.401      ; 1.955      ;
; 0.409 ; bit_cnt[3]          ; bit_cnt[4]          ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.561      ;
; 0.413 ; bit_cnt[4]          ; bit_cnt[5]          ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.565      ;
; 0.418 ; bit_cnt[8]          ; bit_cnt[9]          ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.570      ;
; 0.434 ; bit_cnt[9]          ; bit_cnt[10]         ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.586      ;
; 0.444 ; bit_cnt[5]          ; bit_cnt[6]          ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.596      ;
; 0.500 ; bit_cnt[15]         ; bit_cnt[16]         ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.652      ;
; 0.511 ; rx_req              ; roe~reg0_emulated   ; rx_req       ; sclk        ; 0.000        ; 1.322      ; 1.985      ;
; 0.512 ; bit_cnt[8]          ; miso~reg0           ; sclk         ; sclk        ; 0.000        ; 0.107      ; 0.771      ;
; 0.527 ; wr_add              ; trdy~reg0_emulated  ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.679      ;
; 0.561 ; bit_cnt[1]          ; bit_cnt[2]          ; sclk         ; sclk        ; 0.000        ; -0.110     ; 0.603      ;
; 0.610 ; bit_cnt[12]         ; bit_cnt[13]         ; sclk         ; sclk        ; 0.000        ; 0.110      ; 0.872      ;
; 0.622 ; bit_cnt[11]         ; bit_cnt[12]         ; sclk         ; sclk        ; 0.000        ; -0.110     ; 0.664      ;
; 0.622 ; bit_cnt[14]         ; bit_cnt[15]         ; sclk         ; sclk        ; 0.000        ; -0.110     ; 0.664      ;
; 0.656 ; trdy~reg0_emulated  ; trdy~reg0_emulated  ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.808      ;
; 0.700 ; bit_cnt[9]          ; miso~reg0           ; sclk         ; sclk        ; 0.000        ; 0.107      ; 0.959      ;
; 0.706 ; wr_add              ; rrdy~reg0_emulated  ; sclk         ; sclk        ; 0.000        ; 0.010      ; 0.868      ;
; 0.730 ; reset_n             ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; -0.500       ; 1.407      ; 1.789      ;
; 0.736 ; tx_buf[5]~11        ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 0.000        ; -0.672     ; 0.216      ;
; 0.741 ; reset_n             ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; -0.500       ; 1.407      ; 1.800      ;
; 0.743 ; tx_buf[5]~_emulated ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.895      ;
; 0.758 ; reset_n             ; trdy~reg0_emulated  ; reset_n      ; sclk        ; -0.500       ; 1.394      ; 1.804      ;
; 0.773 ; reset_n             ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; -0.500       ; 1.407      ; 1.832      ;
; 0.773 ; reset_n             ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; -0.500       ; 1.407      ; 1.832      ;
; 0.774 ; rd_add              ; trdy~reg0_emulated  ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.926      ;
; 0.774 ; bit_cnt[10]         ; miso~reg0           ; sclk         ; sclk        ; 0.000        ; 0.107      ; 1.033      ;
; 0.774 ; bit_cnt[10]         ; miso~en             ; sclk         ; sclk        ; 0.000        ; 0.107      ; 1.033      ;
; 0.794 ; reset_n             ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; -0.500       ; 1.404      ; 1.850      ;
; 0.795 ; wr_add              ; rx_buf[2]           ; sclk         ; sclk        ; 0.000        ; -0.086     ; 0.861      ;
; 0.797 ; wr_add              ; rx_buf[5]           ; sclk         ; sclk        ; 0.000        ; -0.086     ; 0.863      ;
; 0.798 ; wr_add              ; rx_buf[6]           ; sclk         ; sclk        ; 0.000        ; -0.086     ; 0.864      ;
; 0.801 ; wr_add              ; rx_buf[3]           ; sclk         ; sclk        ; 0.000        ; -0.086     ; 0.867      ;
; 0.801 ; wr_add              ; rx_buf[4]           ; sclk         ; sclk        ; 0.000        ; -0.086     ; 0.867      ;
; 0.802 ; wr_add              ; rx_buf[1]           ; sclk         ; sclk        ; 0.000        ; -0.086     ; 0.868      ;
; 0.802 ; wr_add              ; rx_buf[7]           ; sclk         ; sclk        ; 0.000        ; -0.086     ; 0.868      ;
; 0.807 ; reset_n             ; miso~reg0           ; reset_n      ; sclk        ; -0.500       ; 1.401      ; 1.860      ;
; 0.811 ; tx_buf[6]~_emulated ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.963      ;
; 0.824 ; tx_buf[2]~_emulated ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.976      ;
; 0.838 ; reset_n             ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; -0.500       ; 1.407      ; 1.897      ;
; 0.845 ; rrdy~reg0_emulated  ; rrdy~reg0_emulated  ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.997      ;
; 0.850 ; reset_n             ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; -0.500       ; 1.407      ; 1.909      ;
; 0.851 ; bit_cnt[16]         ; miso~reg0           ; sclk         ; sclk        ; 0.000        ; 0.107      ; 1.110      ;
; 0.851 ; bit_cnt[16]         ; miso~en             ; sclk         ; sclk        ; 0.000        ; 0.107      ; 1.110      ;
; 0.852 ; reset_n             ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; -0.500       ; 1.407      ; 1.911      ;
; 0.856 ; bit_cnt[2]          ; rd_add              ; sclk         ; sclk        ; -0.500       ; 0.100      ; 0.608      ;
; 0.857 ; reset_n             ; roe~reg0_emulated   ; reset_n      ; sclk        ; -0.500       ; 1.322      ; 1.831      ;
; 0.861 ; roe~reg0_emulated   ; roe~reg0_emulated   ; sclk         ; sclk        ; 0.000        ; 0.000      ; 1.013      ;
; 0.862 ; reset_n             ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; -0.500       ; 1.407      ; 1.921      ;
; 0.863 ; tx_buf[2]~26        ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 0.000        ; -0.672     ; 0.343      ;
; 0.865 ; rx_req              ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; -0.500       ; 1.404      ; 1.921      ;
; 0.869 ; wr_add              ; rx_buf[0]           ; sclk         ; sclk        ; 0.000        ; -0.087     ; 0.934      ;
; 0.880 ; wr_add              ; roe~reg0_emulated   ; sclk         ; sclk        ; 0.000        ; -0.072     ; 0.960      ;
; 0.883 ; tx_buf[7]~_emulated ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.000      ; 1.035      ;
; 0.902 ; rx_req              ; miso~reg0           ; rx_req       ; sclk        ; -0.500       ; 1.401      ; 1.955      ;
; 0.908 ; tx_buf[4]~_emulated ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.000      ; 1.060      ;
; 0.909 ; bit_cnt[12]         ; rx_buf[4]           ; sclk         ; sclk        ; -0.500       ; 0.014      ; 0.575      ;
; 0.917 ; tx_buf[3]~21        ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 0.000        ; -0.680     ; 0.389      ;
; 0.925 ; tx_buf[6]~6         ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 0.000        ; -0.689     ; 0.388      ;
; 0.934 ; bit_cnt[1]          ; wr_add              ; sclk         ; sclk        ; -0.500       ; -0.010     ; 0.576      ;
; 0.948 ; tx_buf[0]~_emulated ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.000      ; 1.100      ;
; 0.949 ; tx_buf[7]~_emulated ; miso~reg0           ; sclk         ; sclk        ; 0.000        ; -0.006     ; 1.095      ;
; 0.967 ; bit_cnt[15]         ; rx_buf[1]           ; sclk         ; sclk        ; -0.500       ; 0.014      ; 0.633      ;
; 0.968 ; tx_buf[4]~16        ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 0.000        ; -0.689     ; 0.431      ;
; 0.972 ; tx_buf[7]~1         ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 0.000        ; -0.691     ; 0.433      ;
; 0.980 ; bit_cnt[3]          ; miso~reg0           ; sclk         ; sclk        ; 0.000        ; 0.107      ; 1.239      ;
; 0.980 ; bit_cnt[3]          ; miso~en             ; sclk         ; sclk        ; 0.000        ; 0.107      ; 1.239      ;
; 0.991 ; rrdy~reg0_emulated  ; roe~reg0_emulated   ; sclk         ; sclk        ; 0.000        ; -0.082     ; 1.061      ;
; 0.991 ; tx_buf[1]~31        ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 0.000        ; -0.679     ; 0.464      ;
; 0.993 ; bit_cnt[2]          ; miso~reg0           ; sclk         ; sclk        ; 0.000        ; 0.107      ; 1.252      ;
; 0.993 ; bit_cnt[2]          ; miso~en             ; sclk         ; sclk        ; 0.000        ; 0.107      ; 1.252      ;
; 0.995 ; bit_cnt[4]          ; miso~reg0           ; sclk         ; sclk        ; 0.000        ; 0.107      ; 1.254      ;
; 0.995 ; bit_cnt[4]          ; miso~en             ; sclk         ; sclk        ; 0.000        ; 0.107      ; 1.254      ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'sclk'                                                                                   ;
+-------+-----------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------+--------------+-------------+--------------+------------+------------+
; 0.057 ; rx_req    ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; 0.500        ; 1.404      ; 1.879      ;
; 0.060 ; reset_n   ; trdy~reg0_emulated  ; reset_n      ; sclk        ; 0.500        ; 1.394      ; 1.866      ;
; 0.075 ; reset_n   ; roe~reg0_emulated   ; reset_n      ; sclk        ; 0.500        ; 1.322      ; 1.779      ;
; 0.116 ; reset_n   ; bit_cnt[2]          ; reset_n      ; sclk        ; 0.500        ; 1.294      ; 1.710      ;
; 0.116 ; reset_n   ; bit_cnt[3]          ; reset_n      ; sclk        ; 0.500        ; 1.294      ; 1.710      ;
; 0.116 ; reset_n   ; bit_cnt[4]          ; reset_n      ; sclk        ; 0.500        ; 1.294      ; 1.710      ;
; 0.116 ; reset_n   ; bit_cnt[5]          ; reset_n      ; sclk        ; 0.500        ; 1.294      ; 1.710      ;
; 0.116 ; reset_n   ; bit_cnt[6]          ; reset_n      ; sclk        ; 0.500        ; 1.294      ; 1.710      ;
; 0.116 ; reset_n   ; bit_cnt[7]          ; reset_n      ; sclk        ; 0.500        ; 1.294      ; 1.710      ;
; 0.116 ; reset_n   ; bit_cnt[8]          ; reset_n      ; sclk        ; 0.500        ; 1.294      ; 1.710      ;
; 0.116 ; reset_n   ; bit_cnt[9]          ; reset_n      ; sclk        ; 0.500        ; 1.294      ; 1.710      ;
; 0.116 ; reset_n   ; bit_cnt[10]         ; reset_n      ; sclk        ; 0.500        ; 1.294      ; 1.710      ;
; 0.116 ; reset_n   ; bit_cnt[12]         ; reset_n      ; sclk        ; 0.500        ; 1.294      ; 1.710      ;
; 0.116 ; reset_n   ; bit_cnt[15]         ; reset_n      ; sclk        ; 0.500        ; 1.294      ; 1.710      ;
; 0.116 ; reset_n   ; bit_cnt[16]         ; reset_n      ; sclk        ; 0.500        ; 1.294      ; 1.710      ;
; 0.128 ; reset_n   ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; 0.500        ; 1.404      ; 1.808      ;
; 0.151 ; reset_n   ; rx_buf[0]           ; reset_n      ; sclk        ; 0.500        ; 1.307      ; 1.688      ;
; 0.157 ; reset_n   ; bit_cnt[1]          ; reset_n      ; sclk        ; 0.500        ; 1.404      ; 1.779      ;
; 0.157 ; reset_n   ; bit_cnt[11]         ; reset_n      ; sclk        ; 0.500        ; 1.404      ; 1.779      ;
; 0.157 ; reset_n   ; bit_cnt[13]         ; reset_n      ; sclk        ; 0.500        ; 1.404      ; 1.779      ;
; 0.157 ; reset_n   ; bit_cnt[14]         ; reset_n      ; sclk        ; 0.500        ; 1.404      ; 1.779      ;
; 0.165 ; reset_n   ; rx_buf[1]           ; reset_n      ; sclk        ; 0.500        ; 1.308      ; 1.675      ;
; 0.165 ; reset_n   ; rx_buf[2]           ; reset_n      ; sclk        ; 0.500        ; 1.308      ; 1.675      ;
; 0.165 ; reset_n   ; rx_buf[3]           ; reset_n      ; sclk        ; 0.500        ; 1.308      ; 1.675      ;
; 0.165 ; reset_n   ; rx_buf[4]           ; reset_n      ; sclk        ; 0.500        ; 1.308      ; 1.675      ;
; 0.165 ; reset_n   ; rx_buf[5]           ; reset_n      ; sclk        ; 0.500        ; 1.308      ; 1.675      ;
; 0.165 ; reset_n   ; rx_buf[6]           ; reset_n      ; sclk        ; 0.500        ; 1.308      ; 1.675      ;
; 0.165 ; reset_n   ; rx_buf[7]           ; reset_n      ; sclk        ; 0.500        ; 1.308      ; 1.675      ;
; 0.173 ; reset_n   ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.407      ; 1.766      ;
; 0.173 ; reset_n   ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.407      ; 1.766      ;
; 0.173 ; reset_n   ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.407      ; 1.766      ;
; 0.173 ; reset_n   ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.407      ; 1.766      ;
; 0.173 ; reset_n   ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.407      ; 1.766      ;
; 0.173 ; reset_n   ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.407      ; 1.766      ;
; 0.173 ; reset_n   ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.407      ; 1.766      ;
; 0.173 ; reset_n   ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.407      ; 1.766      ;
; 0.223 ; reset_n   ; miso~en             ; reset_n      ; sclk        ; 0.500        ; 1.401      ; 1.710      ;
; 0.557 ; rx_req    ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; 1.000        ; 1.404      ; 1.879      ;
; 0.560 ; reset_n   ; trdy~reg0_emulated  ; reset_n      ; sclk        ; 1.000        ; 1.394      ; 1.866      ;
; 0.575 ; reset_n   ; roe~reg0_emulated   ; reset_n      ; sclk        ; 1.000        ; 1.322      ; 1.779      ;
; 0.616 ; reset_n   ; bit_cnt[2]          ; reset_n      ; sclk        ; 1.000        ; 1.294      ; 1.710      ;
; 0.616 ; reset_n   ; bit_cnt[3]          ; reset_n      ; sclk        ; 1.000        ; 1.294      ; 1.710      ;
; 0.616 ; reset_n   ; bit_cnt[4]          ; reset_n      ; sclk        ; 1.000        ; 1.294      ; 1.710      ;
; 0.616 ; reset_n   ; bit_cnt[5]          ; reset_n      ; sclk        ; 1.000        ; 1.294      ; 1.710      ;
; 0.616 ; reset_n   ; bit_cnt[6]          ; reset_n      ; sclk        ; 1.000        ; 1.294      ; 1.710      ;
; 0.616 ; reset_n   ; bit_cnt[7]          ; reset_n      ; sclk        ; 1.000        ; 1.294      ; 1.710      ;
; 0.616 ; reset_n   ; bit_cnt[8]          ; reset_n      ; sclk        ; 1.000        ; 1.294      ; 1.710      ;
; 0.616 ; reset_n   ; bit_cnt[9]          ; reset_n      ; sclk        ; 1.000        ; 1.294      ; 1.710      ;
; 0.616 ; reset_n   ; bit_cnt[10]         ; reset_n      ; sclk        ; 1.000        ; 1.294      ; 1.710      ;
; 0.616 ; reset_n   ; bit_cnt[12]         ; reset_n      ; sclk        ; 1.000        ; 1.294      ; 1.710      ;
; 0.616 ; reset_n   ; bit_cnt[15]         ; reset_n      ; sclk        ; 1.000        ; 1.294      ; 1.710      ;
; 0.616 ; reset_n   ; bit_cnt[16]         ; reset_n      ; sclk        ; 1.000        ; 1.294      ; 1.710      ;
; 0.628 ; reset_n   ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; 1.000        ; 1.404      ; 1.808      ;
; 0.651 ; reset_n   ; rx_buf[0]           ; reset_n      ; sclk        ; 1.000        ; 1.307      ; 1.688      ;
; 0.657 ; reset_n   ; bit_cnt[1]          ; reset_n      ; sclk        ; 1.000        ; 1.404      ; 1.779      ;
; 0.657 ; reset_n   ; bit_cnt[11]         ; reset_n      ; sclk        ; 1.000        ; 1.404      ; 1.779      ;
; 0.657 ; reset_n   ; bit_cnt[13]         ; reset_n      ; sclk        ; 1.000        ; 1.404      ; 1.779      ;
; 0.657 ; reset_n   ; bit_cnt[14]         ; reset_n      ; sclk        ; 1.000        ; 1.404      ; 1.779      ;
; 0.665 ; reset_n   ; rx_buf[1]           ; reset_n      ; sclk        ; 1.000        ; 1.308      ; 1.675      ;
; 0.665 ; reset_n   ; rx_buf[2]           ; reset_n      ; sclk        ; 1.000        ; 1.308      ; 1.675      ;
; 0.665 ; reset_n   ; rx_buf[3]           ; reset_n      ; sclk        ; 1.000        ; 1.308      ; 1.675      ;
; 0.665 ; reset_n   ; rx_buf[4]           ; reset_n      ; sclk        ; 1.000        ; 1.308      ; 1.675      ;
; 0.665 ; reset_n   ; rx_buf[5]           ; reset_n      ; sclk        ; 1.000        ; 1.308      ; 1.675      ;
; 0.665 ; reset_n   ; rx_buf[6]           ; reset_n      ; sclk        ; 1.000        ; 1.308      ; 1.675      ;
; 0.665 ; reset_n   ; rx_buf[7]           ; reset_n      ; sclk        ; 1.000        ; 1.308      ; 1.675      ;
; 0.673 ; reset_n   ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 1.000        ; 1.407      ; 1.766      ;
; 0.673 ; reset_n   ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 1.000        ; 1.407      ; 1.766      ;
; 0.673 ; reset_n   ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 1.000        ; 1.407      ; 1.766      ;
; 0.673 ; reset_n   ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 1.000        ; 1.407      ; 1.766      ;
; 0.673 ; reset_n   ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 1.000        ; 1.407      ; 1.766      ;
; 0.673 ; reset_n   ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 1.000        ; 1.407      ; 1.766      ;
; 0.673 ; reset_n   ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 1.000        ; 1.407      ; 1.766      ;
; 0.673 ; reset_n   ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 1.000        ; 1.407      ; 1.766      ;
; 0.723 ; reset_n   ; miso~en             ; reset_n      ; sclk        ; 1.000        ; 1.401      ; 1.710      ;
+-------+-----------+---------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'rx_req'                                                                              ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; 0.737 ; reset_n   ; rx_data[3]$latch ; reset_n      ; rx_req      ; 0.500        ; 2.336      ; 1.625      ;
; 0.756 ; reset_n   ; rx_data[2]$latch ; reset_n      ; rx_req      ; 0.500        ; 2.363      ; 1.625      ;
; 0.759 ; reset_n   ; rx_data[6]$latch ; reset_n      ; rx_req      ; 0.500        ; 2.361      ; 1.624      ;
; 0.762 ; reset_n   ; rx_data[4]$latch ; reset_n      ; rx_req      ; 0.500        ; 2.362      ; 1.624      ;
; 0.818 ; reset_n   ; rx_data[7]$latch ; reset_n      ; rx_req      ; 0.500        ; 2.335      ; 1.625      ;
; 0.829 ; reset_n   ; rx_data[1]$latch ; reset_n      ; rx_req      ; 0.500        ; 2.271      ; 1.598      ;
; 0.840 ; reset_n   ; rx_data[5]$latch ; reset_n      ; rx_req      ; 0.500        ; 2.360      ; 1.625      ;
; 0.841 ; reset_n   ; rx_data[0]$latch ; reset_n      ; rx_req      ; 0.500        ; 2.314      ; 1.581      ;
; 1.237 ; reset_n   ; rx_data[3]$latch ; reset_n      ; rx_req      ; 1.000        ; 2.336      ; 1.625      ;
; 1.256 ; reset_n   ; rx_data[2]$latch ; reset_n      ; rx_req      ; 1.000        ; 2.363      ; 1.625      ;
; 1.259 ; reset_n   ; rx_data[6]$latch ; reset_n      ; rx_req      ; 1.000        ; 2.361      ; 1.624      ;
; 1.262 ; reset_n   ; rx_data[4]$latch ; reset_n      ; rx_req      ; 1.000        ; 2.362      ; 1.624      ;
; 1.318 ; reset_n   ; rx_data[7]$latch ; reset_n      ; rx_req      ; 1.000        ; 2.335      ; 1.625      ;
; 1.329 ; reset_n   ; rx_data[1]$latch ; reset_n      ; rx_req      ; 1.000        ; 2.271      ; 1.598      ;
; 1.340 ; reset_n   ; rx_data[5]$latch ; reset_n      ; rx_req      ; 1.000        ; 2.360      ; 1.625      ;
; 1.341 ; reset_n   ; rx_data[0]$latch ; reset_n      ; rx_req      ; 1.000        ; 2.314      ; 1.581      ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'reset_n'                                                                         ;
+-------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; 0.839 ; reset_n   ; tx_buf[2]~26 ; reset_n      ; reset_n     ; 0.500        ; 2.079      ; 1.381      ;
; 0.845 ; reset_n   ; tx_buf[5]~11 ; reset_n      ; reset_n     ; 0.500        ; 2.079      ; 1.384      ;
; 0.881 ; reset_n   ; tx_buf[7]~1  ; reset_n      ; reset_n     ; 0.500        ; 2.098      ; 1.355      ;
; 0.887 ; reset_n   ; tx_buf[4]~16 ; reset_n      ; reset_n     ; 0.500        ; 2.096      ; 1.353      ;
; 0.938 ; reset_n   ; tx_buf[6]~6  ; reset_n      ; reset_n     ; 0.500        ; 2.096      ; 1.378      ;
; 0.963 ; reset_n   ; tx_buf[3]~21 ; reset_n      ; reset_n     ; 0.500        ; 2.087      ; 1.344      ;
; 0.963 ; reset_n   ; tx_buf[0]~36 ; reset_n      ; reset_n     ; 0.500        ; 2.087      ; 1.343      ;
; 0.966 ; reset_n   ; tx_buf[1]~31 ; reset_n      ; reset_n     ; 0.500        ; 2.086      ; 1.344      ;
; 1.339 ; reset_n   ; tx_buf[2]~26 ; reset_n      ; reset_n     ; 1.000        ; 2.079      ; 1.381      ;
; 1.345 ; reset_n   ; tx_buf[5]~11 ; reset_n      ; reset_n     ; 1.000        ; 2.079      ; 1.384      ;
; 1.381 ; reset_n   ; tx_buf[7]~1  ; reset_n      ; reset_n     ; 1.000        ; 2.098      ; 1.355      ;
; 1.387 ; reset_n   ; tx_buf[4]~16 ; reset_n      ; reset_n     ; 1.000        ; 2.096      ; 1.353      ;
; 1.438 ; reset_n   ; tx_buf[6]~6  ; reset_n      ; reset_n     ; 1.000        ; 2.096      ; 1.378      ;
; 1.463 ; reset_n   ; tx_buf[3]~21 ; reset_n      ; reset_n     ; 1.000        ; 2.087      ; 1.344      ;
; 1.463 ; reset_n   ; tx_buf[0]~36 ; reset_n      ; reset_n     ; 1.000        ; 2.087      ; 1.343      ;
; 1.466 ; reset_n   ; tx_buf[1]~31 ; reset_n      ; reset_n     ; 1.000        ; 2.086      ; 1.344      ;
+-------+-----------+--------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'reset_n'                                                                           ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; -0.744 ; reset_n   ; tx_buf[0]~36 ; reset_n      ; reset_n     ; 0.000        ; 2.087      ; 1.343      ;
; -0.743 ; reset_n   ; tx_buf[7]~1  ; reset_n      ; reset_n     ; 0.000        ; 2.098      ; 1.355      ;
; -0.743 ; reset_n   ; tx_buf[4]~16 ; reset_n      ; reset_n     ; 0.000        ; 2.096      ; 1.353      ;
; -0.743 ; reset_n   ; tx_buf[3]~21 ; reset_n      ; reset_n     ; 0.000        ; 2.087      ; 1.344      ;
; -0.742 ; reset_n   ; tx_buf[1]~31 ; reset_n      ; reset_n     ; 0.000        ; 2.086      ; 1.344      ;
; -0.718 ; reset_n   ; tx_buf[6]~6  ; reset_n      ; reset_n     ; 0.000        ; 2.096      ; 1.378      ;
; -0.698 ; reset_n   ; tx_buf[2]~26 ; reset_n      ; reset_n     ; 0.000        ; 2.079      ; 1.381      ;
; -0.695 ; reset_n   ; tx_buf[5]~11 ; reset_n      ; reset_n     ; 0.000        ; 2.079      ; 1.384      ;
; -0.244 ; reset_n   ; tx_buf[0]~36 ; reset_n      ; reset_n     ; -0.500       ; 2.087      ; 1.343      ;
; -0.243 ; reset_n   ; tx_buf[7]~1  ; reset_n      ; reset_n     ; -0.500       ; 2.098      ; 1.355      ;
; -0.243 ; reset_n   ; tx_buf[4]~16 ; reset_n      ; reset_n     ; -0.500       ; 2.096      ; 1.353      ;
; -0.243 ; reset_n   ; tx_buf[3]~21 ; reset_n      ; reset_n     ; -0.500       ; 2.087      ; 1.344      ;
; -0.242 ; reset_n   ; tx_buf[1]~31 ; reset_n      ; reset_n     ; -0.500       ; 2.086      ; 1.344      ;
; -0.218 ; reset_n   ; tx_buf[6]~6  ; reset_n      ; reset_n     ; -0.500       ; 2.096      ; 1.378      ;
; -0.198 ; reset_n   ; tx_buf[2]~26 ; reset_n      ; reset_n     ; -0.500       ; 2.079      ; 1.381      ;
; -0.195 ; reset_n   ; tx_buf[5]~11 ; reset_n      ; reset_n     ; -0.500       ; 2.079      ; 1.384      ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'rx_req'                                                                                ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; -0.738 ; reset_n   ; rx_data[2]$latch ; reset_n      ; rx_req      ; 0.000        ; 2.363      ; 1.625      ;
; -0.738 ; reset_n   ; rx_data[4]$latch ; reset_n      ; rx_req      ; 0.000        ; 2.362      ; 1.624      ;
; -0.737 ; reset_n   ; rx_data[6]$latch ; reset_n      ; rx_req      ; 0.000        ; 2.361      ; 1.624      ;
; -0.735 ; reset_n   ; rx_data[5]$latch ; reset_n      ; rx_req      ; 0.000        ; 2.360      ; 1.625      ;
; -0.733 ; reset_n   ; rx_data[0]$latch ; reset_n      ; rx_req      ; 0.000        ; 2.314      ; 1.581      ;
; -0.711 ; reset_n   ; rx_data[3]$latch ; reset_n      ; rx_req      ; 0.000        ; 2.336      ; 1.625      ;
; -0.710 ; reset_n   ; rx_data[7]$latch ; reset_n      ; rx_req      ; 0.000        ; 2.335      ; 1.625      ;
; -0.673 ; reset_n   ; rx_data[1]$latch ; reset_n      ; rx_req      ; 0.000        ; 2.271      ; 1.598      ;
; -0.238 ; reset_n   ; rx_data[2]$latch ; reset_n      ; rx_req      ; -0.500       ; 2.363      ; 1.625      ;
; -0.238 ; reset_n   ; rx_data[4]$latch ; reset_n      ; rx_req      ; -0.500       ; 2.362      ; 1.624      ;
; -0.237 ; reset_n   ; rx_data[6]$latch ; reset_n      ; rx_req      ; -0.500       ; 2.361      ; 1.624      ;
; -0.235 ; reset_n   ; rx_data[5]$latch ; reset_n      ; rx_req      ; -0.500       ; 2.360      ; 1.625      ;
; -0.233 ; reset_n   ; rx_data[0]$latch ; reset_n      ; rx_req      ; -0.500       ; 2.314      ; 1.581      ;
; -0.211 ; reset_n   ; rx_data[3]$latch ; reset_n      ; rx_req      ; -0.500       ; 2.336      ; 1.625      ;
; -0.210 ; reset_n   ; rx_data[7]$latch ; reset_n      ; rx_req      ; -0.500       ; 2.335      ; 1.625      ;
; -0.173 ; reset_n   ; rx_data[1]$latch ; reset_n      ; rx_req      ; -0.500       ; 2.271      ; 1.598      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'sclk'                                                                                    ;
+-------+-----------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------+--------------+-------------+--------------+------------+------------+
; 0.157 ; reset_n   ; miso~en             ; reset_n      ; sclk        ; 0.000        ; 1.401      ; 1.710      ;
; 0.206 ; reset_n   ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.407      ; 1.765      ;
; 0.206 ; reset_n   ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.407      ; 1.765      ;
; 0.206 ; reset_n   ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.407      ; 1.765      ;
; 0.206 ; reset_n   ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.407      ; 1.765      ;
; 0.206 ; reset_n   ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.407      ; 1.765      ;
; 0.206 ; reset_n   ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.407      ; 1.765      ;
; 0.206 ; reset_n   ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.407      ; 1.765      ;
; 0.206 ; reset_n   ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.407      ; 1.765      ;
; 0.215 ; reset_n   ; rx_buf[1]           ; reset_n      ; sclk        ; 0.000        ; 1.308      ; 1.675      ;
; 0.215 ; reset_n   ; rx_buf[2]           ; reset_n      ; sclk        ; 0.000        ; 1.308      ; 1.675      ;
; 0.215 ; reset_n   ; rx_buf[3]           ; reset_n      ; sclk        ; 0.000        ; 1.308      ; 1.675      ;
; 0.215 ; reset_n   ; rx_buf[4]           ; reset_n      ; sclk        ; 0.000        ; 1.308      ; 1.675      ;
; 0.215 ; reset_n   ; rx_buf[5]           ; reset_n      ; sclk        ; 0.000        ; 1.308      ; 1.675      ;
; 0.215 ; reset_n   ; rx_buf[6]           ; reset_n      ; sclk        ; 0.000        ; 1.308      ; 1.675      ;
; 0.215 ; reset_n   ; rx_buf[7]           ; reset_n      ; sclk        ; 0.000        ; 1.308      ; 1.675      ;
; 0.223 ; reset_n   ; bit_cnt[1]          ; reset_n      ; sclk        ; 0.000        ; 1.404      ; 1.779      ;
; 0.223 ; reset_n   ; bit_cnt[11]         ; reset_n      ; sclk        ; 0.000        ; 1.404      ; 1.779      ;
; 0.223 ; reset_n   ; bit_cnt[13]         ; reset_n      ; sclk        ; 0.000        ; 1.404      ; 1.779      ;
; 0.223 ; reset_n   ; bit_cnt[14]         ; reset_n      ; sclk        ; 0.000        ; 1.404      ; 1.779      ;
; 0.229 ; reset_n   ; rx_buf[0]           ; reset_n      ; sclk        ; 0.000        ; 1.307      ; 1.688      ;
; 0.252 ; reset_n   ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; 0.000        ; 1.404      ; 1.808      ;
; 0.264 ; reset_n   ; bit_cnt[2]          ; reset_n      ; sclk        ; 0.000        ; 1.294      ; 1.710      ;
; 0.264 ; reset_n   ; bit_cnt[3]          ; reset_n      ; sclk        ; 0.000        ; 1.294      ; 1.710      ;
; 0.264 ; reset_n   ; bit_cnt[4]          ; reset_n      ; sclk        ; 0.000        ; 1.294      ; 1.710      ;
; 0.264 ; reset_n   ; bit_cnt[5]          ; reset_n      ; sclk        ; 0.000        ; 1.294      ; 1.710      ;
; 0.264 ; reset_n   ; bit_cnt[6]          ; reset_n      ; sclk        ; 0.000        ; 1.294      ; 1.710      ;
; 0.264 ; reset_n   ; bit_cnt[7]          ; reset_n      ; sclk        ; 0.000        ; 1.294      ; 1.710      ;
; 0.264 ; reset_n   ; bit_cnt[8]          ; reset_n      ; sclk        ; 0.000        ; 1.294      ; 1.710      ;
; 0.264 ; reset_n   ; bit_cnt[9]          ; reset_n      ; sclk        ; 0.000        ; 1.294      ; 1.710      ;
; 0.264 ; reset_n   ; bit_cnt[10]         ; reset_n      ; sclk        ; 0.000        ; 1.294      ; 1.710      ;
; 0.264 ; reset_n   ; bit_cnt[12]         ; reset_n      ; sclk        ; 0.000        ; 1.294      ; 1.710      ;
; 0.264 ; reset_n   ; bit_cnt[15]         ; reset_n      ; sclk        ; 0.000        ; 1.294      ; 1.710      ;
; 0.264 ; reset_n   ; bit_cnt[16]         ; reset_n      ; sclk        ; 0.000        ; 1.294      ; 1.710      ;
; 0.305 ; reset_n   ; roe~reg0_emulated   ; reset_n      ; sclk        ; 0.000        ; 1.322      ; 1.779      ;
; 0.320 ; reset_n   ; trdy~reg0_emulated  ; reset_n      ; sclk        ; 0.000        ; 1.394      ; 1.866      ;
; 0.323 ; rx_req    ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; 0.000        ; 1.404      ; 1.879      ;
; 0.657 ; reset_n   ; miso~en             ; reset_n      ; sclk        ; -0.500       ; 1.401      ; 1.710      ;
; 0.706 ; reset_n   ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; -0.500       ; 1.407      ; 1.765      ;
; 0.706 ; reset_n   ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; -0.500       ; 1.407      ; 1.765      ;
; 0.706 ; reset_n   ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; -0.500       ; 1.407      ; 1.765      ;
; 0.706 ; reset_n   ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; -0.500       ; 1.407      ; 1.765      ;
; 0.706 ; reset_n   ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; -0.500       ; 1.407      ; 1.765      ;
; 0.706 ; reset_n   ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; -0.500       ; 1.407      ; 1.765      ;
; 0.706 ; reset_n   ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; -0.500       ; 1.407      ; 1.765      ;
; 0.706 ; reset_n   ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; -0.500       ; 1.407      ; 1.765      ;
; 0.715 ; reset_n   ; rx_buf[1]           ; reset_n      ; sclk        ; -0.500       ; 1.308      ; 1.675      ;
; 0.715 ; reset_n   ; rx_buf[2]           ; reset_n      ; sclk        ; -0.500       ; 1.308      ; 1.675      ;
; 0.715 ; reset_n   ; rx_buf[3]           ; reset_n      ; sclk        ; -0.500       ; 1.308      ; 1.675      ;
; 0.715 ; reset_n   ; rx_buf[4]           ; reset_n      ; sclk        ; -0.500       ; 1.308      ; 1.675      ;
; 0.715 ; reset_n   ; rx_buf[5]           ; reset_n      ; sclk        ; -0.500       ; 1.308      ; 1.675      ;
; 0.715 ; reset_n   ; rx_buf[6]           ; reset_n      ; sclk        ; -0.500       ; 1.308      ; 1.675      ;
; 0.715 ; reset_n   ; rx_buf[7]           ; reset_n      ; sclk        ; -0.500       ; 1.308      ; 1.675      ;
; 0.723 ; reset_n   ; bit_cnt[1]          ; reset_n      ; sclk        ; -0.500       ; 1.404      ; 1.779      ;
; 0.723 ; reset_n   ; bit_cnt[11]         ; reset_n      ; sclk        ; -0.500       ; 1.404      ; 1.779      ;
; 0.723 ; reset_n   ; bit_cnt[13]         ; reset_n      ; sclk        ; -0.500       ; 1.404      ; 1.779      ;
; 0.723 ; reset_n   ; bit_cnt[14]         ; reset_n      ; sclk        ; -0.500       ; 1.404      ; 1.779      ;
; 0.729 ; reset_n   ; rx_buf[0]           ; reset_n      ; sclk        ; -0.500       ; 1.307      ; 1.688      ;
; 0.752 ; reset_n   ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; -0.500       ; 1.404      ; 1.808      ;
; 0.764 ; reset_n   ; bit_cnt[2]          ; reset_n      ; sclk        ; -0.500       ; 1.294      ; 1.710      ;
; 0.764 ; reset_n   ; bit_cnt[3]          ; reset_n      ; sclk        ; -0.500       ; 1.294      ; 1.710      ;
; 0.764 ; reset_n   ; bit_cnt[4]          ; reset_n      ; sclk        ; -0.500       ; 1.294      ; 1.710      ;
; 0.764 ; reset_n   ; bit_cnt[5]          ; reset_n      ; sclk        ; -0.500       ; 1.294      ; 1.710      ;
; 0.764 ; reset_n   ; bit_cnt[6]          ; reset_n      ; sclk        ; -0.500       ; 1.294      ; 1.710      ;
; 0.764 ; reset_n   ; bit_cnt[7]          ; reset_n      ; sclk        ; -0.500       ; 1.294      ; 1.710      ;
; 0.764 ; reset_n   ; bit_cnt[8]          ; reset_n      ; sclk        ; -0.500       ; 1.294      ; 1.710      ;
; 0.764 ; reset_n   ; bit_cnt[9]          ; reset_n      ; sclk        ; -0.500       ; 1.294      ; 1.710      ;
; 0.764 ; reset_n   ; bit_cnt[10]         ; reset_n      ; sclk        ; -0.500       ; 1.294      ; 1.710      ;
; 0.764 ; reset_n   ; bit_cnt[12]         ; reset_n      ; sclk        ; -0.500       ; 1.294      ; 1.710      ;
; 0.764 ; reset_n   ; bit_cnt[15]         ; reset_n      ; sclk        ; -0.500       ; 1.294      ; 1.710      ;
; 0.764 ; reset_n   ; bit_cnt[16]         ; reset_n      ; sclk        ; -0.500       ; 1.294      ; 1.710      ;
; 0.805 ; reset_n   ; roe~reg0_emulated   ; reset_n      ; sclk        ; -0.500       ; 1.322      ; 1.779      ;
; 0.820 ; reset_n   ; trdy~reg0_emulated  ; reset_n      ; sclk        ; -0.500       ; 1.394      ; 1.866      ;
; 0.823 ; rx_req    ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; -0.500       ; 1.404      ; 1.879      ;
+-------+-----------+---------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'sclk'                                                               ;
+--------+--------------+----------------+------------------+-------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target              ;
+--------+--------------+----------------+------------------+-------+------------+---------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; sclk  ; Rise       ; sclk                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sclk  ; Fall       ; bit_cnt[10]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sclk  ; Fall       ; bit_cnt[10]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sclk  ; Fall       ; bit_cnt[11]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sclk  ; Fall       ; bit_cnt[11]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sclk  ; Fall       ; bit_cnt[12]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sclk  ; Fall       ; bit_cnt[12]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sclk  ; Fall       ; bit_cnt[13]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sclk  ; Fall       ; bit_cnt[13]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sclk  ; Fall       ; bit_cnt[14]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sclk  ; Fall       ; bit_cnt[14]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sclk  ; Fall       ; bit_cnt[15]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sclk  ; Fall       ; bit_cnt[15]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sclk  ; Fall       ; bit_cnt[16]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sclk  ; Fall       ; bit_cnt[16]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sclk  ; Fall       ; bit_cnt[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sclk  ; Fall       ; bit_cnt[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sclk  ; Fall       ; bit_cnt[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sclk  ; Fall       ; bit_cnt[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sclk  ; Fall       ; bit_cnt[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sclk  ; Fall       ; bit_cnt[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sclk  ; Fall       ; bit_cnt[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sclk  ; Fall       ; bit_cnt[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sclk  ; Fall       ; bit_cnt[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sclk  ; Fall       ; bit_cnt[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sclk  ; Fall       ; bit_cnt[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sclk  ; Fall       ; bit_cnt[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sclk  ; Fall       ; bit_cnt[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sclk  ; Fall       ; bit_cnt[7]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sclk  ; Fall       ; bit_cnt[8]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sclk  ; Fall       ; bit_cnt[8]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sclk  ; Fall       ; bit_cnt[9]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sclk  ; Fall       ; bit_cnt[9]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sclk  ; Fall       ; miso~en             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sclk  ; Fall       ; miso~en             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sclk  ; Fall       ; miso~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sclk  ; Fall       ; miso~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; rd_add              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; rd_add              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; roe~reg0_emulated   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; roe~reg0_emulated   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; rrdy~reg0_emulated  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; rrdy~reg0_emulated  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; rx_buf[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; rx_buf[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; rx_buf[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; rx_buf[3]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[3]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; rx_buf[4]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[4]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; rx_buf[5]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[5]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; rx_buf[6]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[6]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; rx_buf[7]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[7]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; trdy~reg0_emulated  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; trdy~reg0_emulated  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sclk  ; Fall       ; tx_buf[0]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sclk  ; Fall       ; tx_buf[0]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sclk  ; Fall       ; tx_buf[1]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sclk  ; Fall       ; tx_buf[1]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sclk  ; Fall       ; tx_buf[2]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sclk  ; Fall       ; tx_buf[2]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sclk  ; Fall       ; tx_buf[3]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sclk  ; Fall       ; tx_buf[3]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sclk  ; Fall       ; tx_buf[4]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sclk  ; Fall       ; tx_buf[4]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sclk  ; Fall       ; tx_buf[5]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sclk  ; Fall       ; tx_buf[5]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sclk  ; Fall       ; tx_buf[6]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sclk  ; Fall       ; tx_buf[6]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sclk  ; Fall       ; tx_buf[7]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sclk  ; Fall       ; tx_buf[7]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; wr_add              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; wr_add              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sclk  ; Rise       ; bit_cnt[10]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[10]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sclk  ; Rise       ; bit_cnt[11]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[11]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sclk  ; Rise       ; bit_cnt[12]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[12]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sclk  ; Rise       ; bit_cnt[13]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[13]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sclk  ; Rise       ; bit_cnt[14]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[14]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sclk  ; Rise       ; bit_cnt[15]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[15]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sclk  ; Rise       ; bit_cnt[16]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[16]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sclk  ; Rise       ; bit_cnt[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sclk  ; Rise       ; bit_cnt[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sclk  ; Rise       ; bit_cnt[3]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[3]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sclk  ; Rise       ; bit_cnt[4]|clk      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'reset_n'                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; reset_n ; Rise       ; reset_n                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; reset_n|combout              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; reset_n|combout              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[0]~36                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[0]~36                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~36|datad           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~36|datad           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~43clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~43clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~43clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~43clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~43|combout         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~43|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~43|datad           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~43|datad           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[1]~31                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[1]~31                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[1]~31|datad           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[1]~31|datad           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[2]~26                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[2]~26                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[2]~26|datad           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[2]~26|datad           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[3]~21                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[3]~21                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[3]~21|datad           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[3]~21|datad           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[4]~16                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[4]~16                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[4]~16|datad           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[4]~16|datad           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[5]~11                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[5]~11                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[5]~11|datad           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[5]~11|datad           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[6]~6                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[6]~6                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[6]~6|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[6]~6|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[7]~1                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[7]~1                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[7]~1|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[7]~1|datad            ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'rx_req'                                                                      ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; rx_req ; Rise       ; rx_req                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0|combout         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0|datad           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0|datad           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[0]$latch            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[0]$latch            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[0]$latch|datac      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[0]$latch|datac      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[1]$latch            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[1]$latch            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[1]$latch|datad      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[1]$latch|datad      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[2]$latch            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[2]$latch            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[2]$latch|datac      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[2]$latch|datac      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[3]$latch            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[3]$latch            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[3]$latch|datac      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[3]$latch|datac      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[4]$latch            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[4]$latch            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[4]$latch|datac      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[4]$latch|datac      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[5]$latch            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[5]$latch            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[5]$latch|datac      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[5]$latch|datac      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[6]$latch            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[6]$latch            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[6]$latch|datac      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[6]$latch|datac      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[7]$latch            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[7]$latch            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[7]$latch|datac      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[7]$latch|datac      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_req|combout              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_req|combout              ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; tx_load_data[*]  ; reset_n    ; 2.045  ; 2.045  ; Fall       ; reset_n         ;
;  tx_load_data[0] ; reset_n    ; 2.045  ; 2.045  ; Fall       ; reset_n         ;
;  tx_load_data[1] ; reset_n    ; 1.908  ; 1.908  ; Fall       ; reset_n         ;
;  tx_load_data[2] ; reset_n    ; 1.652  ; 1.652  ; Fall       ; reset_n         ;
;  tx_load_data[3] ; reset_n    ; 2.044  ; 2.044  ; Fall       ; reset_n         ;
;  tx_load_data[4] ; reset_n    ; -0.176 ; -0.176 ; Fall       ; reset_n         ;
;  tx_load_data[5] ; reset_n    ; -0.057 ; -0.057 ; Fall       ; reset_n         ;
;  tx_load_data[6] ; reset_n    ; -0.166 ; -0.166 ; Fall       ; reset_n         ;
;  tx_load_data[7] ; reset_n    ; -0.131 ; -0.131 ; Fall       ; reset_n         ;
; mosi             ; sclk       ; 2.594  ; 2.594  ; Rise       ; sclk            ;
; reset_n          ; sclk       ; 0.560  ; 0.560  ; Rise       ; sclk            ;
; rx_req           ; sclk       ; 0.631  ; 0.631  ; Rise       ; sclk            ;
; ss_n             ; sclk       ; 3.439  ; 3.439  ; Rise       ; sclk            ;
; st_load_en       ; sclk       ; 3.520  ; 3.520  ; Rise       ; sclk            ;
; st_load_roe      ; sclk       ; 3.124  ; 3.124  ; Rise       ; sclk            ;
; st_load_rrdy     ; sclk       ; 2.981  ; 2.981  ; Rise       ; sclk            ;
; st_load_trdy     ; sclk       ; 2.922  ; 2.922  ; Rise       ; sclk            ;
; tx_load_en       ; sclk       ; 2.830  ; 2.830  ; Rise       ; sclk            ;
; reset_n          ; sclk       ; 0.642  ; 0.642  ; Fall       ; sclk            ;
; rx_req           ; sclk       ; 0.522  ; 0.522  ; Fall       ; sclk            ;
; ss_n             ; sclk       ; 3.593  ; 3.593  ; Fall       ; sclk            ;
; st_load_en       ; sclk       ; 3.674  ; 3.674  ; Fall       ; sclk            ;
; st_load_roe      ; sclk       ; 3.289  ; 3.289  ; Fall       ; sclk            ;
; st_load_rrdy     ; sclk       ; 2.872  ; 2.872  ; Fall       ; sclk            ;
; st_load_trdy     ; sclk       ; 3.114  ; 3.114  ; Fall       ; sclk            ;
; tx_load_data[*]  ; sclk       ; 2.800  ; 2.800  ; Fall       ; sclk            ;
;  tx_load_data[0] ; sclk       ; 2.800  ; 2.800  ; Fall       ; sclk            ;
;  tx_load_data[1] ; sclk       ; 2.698  ; 2.698  ; Fall       ; sclk            ;
;  tx_load_data[2] ; sclk       ; 2.285  ; 2.285  ; Fall       ; sclk            ;
;  tx_load_data[3] ; sclk       ; 2.796  ; 2.796  ; Fall       ; sclk            ;
;  tx_load_data[4] ; sclk       ; 0.466  ; 0.466  ; Fall       ; sclk            ;
;  tx_load_data[5] ; sclk       ; 0.559  ; 0.559  ; Fall       ; sclk            ;
;  tx_load_data[6] ; sclk       ; 0.590  ; 0.590  ; Fall       ; sclk            ;
;  tx_load_data[7] ; sclk       ; 0.615  ; 0.615  ; Fall       ; sclk            ;
; tx_load_en       ; sclk       ; 3.072  ; 3.072  ; Fall       ; sclk            ;
+------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; tx_load_data[*]  ; reset_n    ; 0.532  ; 0.532  ; Fall       ; reset_n         ;
;  tx_load_data[0] ; reset_n    ; -1.764 ; -1.764 ; Fall       ; reset_n         ;
;  tx_load_data[1] ; reset_n    ; -1.632 ; -1.632 ; Fall       ; reset_n         ;
;  tx_load_data[2] ; reset_n    ; -1.293 ; -1.293 ; Fall       ; reset_n         ;
;  tx_load_data[3] ; reset_n    ; -1.764 ; -1.764 ; Fall       ; reset_n         ;
;  tx_load_data[4] ; reset_n    ; 0.532  ; 0.532  ; Fall       ; reset_n         ;
;  tx_load_data[5] ; reset_n    ; 0.407  ; 0.407  ; Fall       ; reset_n         ;
;  tx_load_data[6] ; reset_n    ; 0.446  ; 0.446  ; Fall       ; reset_n         ;
;  tx_load_data[7] ; reset_n    ; 0.493  ; 0.493  ; Fall       ; reset_n         ;
; mosi             ; sclk       ; -1.885 ; -1.885 ; Rise       ; sclk            ;
; reset_n          ; sclk       ; -0.258 ; -0.258 ; Rise       ; sclk            ;
; rx_req           ; sclk       ; -0.365 ; -0.365 ; Rise       ; sclk            ;
; ss_n             ; sclk       ; -2.647 ; -2.647 ; Rise       ; sclk            ;
; st_load_en       ; sclk       ; -2.771 ; -2.771 ; Rise       ; sclk            ;
; st_load_roe      ; sclk       ; -3.004 ; -3.004 ; Rise       ; sclk            ;
; st_load_rrdy     ; sclk       ; -2.715 ; -2.715 ; Rise       ; sclk            ;
; st_load_trdy     ; sclk       ; -2.659 ; -2.659 ; Rise       ; sclk            ;
; tx_load_en       ; sclk       ; -2.710 ; -2.710 ; Rise       ; sclk            ;
; reset_n          ; sclk       ; -0.230 ; -0.230 ; Fall       ; sclk            ;
; rx_req           ; sclk       ; -0.402 ; -0.402 ; Fall       ; sclk            ;
; ss_n             ; sclk       ; -2.839 ; -2.839 ; Fall       ; sclk            ;
; st_load_en       ; sclk       ; -2.963 ; -2.963 ; Fall       ; sclk            ;
; st_load_roe      ; sclk       ; -3.169 ; -3.169 ; Fall       ; sclk            ;
; st_load_rrdy     ; sclk       ; -2.752 ; -2.752 ; Fall       ; sclk            ;
; st_load_trdy     ; sclk       ; -2.851 ; -2.851 ; Fall       ; sclk            ;
; tx_load_data[*]  ; sclk       ; -0.346 ; -0.346 ; Fall       ; sclk            ;
;  tx_load_data[0] ; sclk       ; -2.680 ; -2.680 ; Fall       ; sclk            ;
;  tx_load_data[1] ; sclk       ; -2.578 ; -2.578 ; Fall       ; sclk            ;
;  tx_load_data[2] ; sclk       ; -2.165 ; -2.165 ; Fall       ; sclk            ;
;  tx_load_data[3] ; sclk       ; -2.676 ; -2.676 ; Fall       ; sclk            ;
;  tx_load_data[4] ; sclk       ; -0.346 ; -0.346 ; Fall       ; sclk            ;
;  tx_load_data[5] ; sclk       ; -0.439 ; -0.439 ; Fall       ; sclk            ;
;  tx_load_data[6] ; sclk       ; -0.470 ; -0.470 ; Fall       ; sclk            ;
;  tx_load_data[7] ; sclk       ; -0.429 ; -0.429 ; Fall       ; sclk            ;
; tx_load_en       ; sclk       ; -2.820 ; -2.820 ; Fall       ; sclk            ;
+------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; roe         ; reset_n    ; 3.106 ; 3.106 ; Rise       ; reset_n         ;
; rrdy        ; reset_n    ; 3.393 ; 3.393 ; Rise       ; reset_n         ;
; trdy        ; reset_n    ; 3.228 ; 3.228 ; Rise       ; reset_n         ;
; roe         ; reset_n    ; 3.106 ; 3.106 ; Fall       ; reset_n         ;
; rrdy        ; reset_n    ; 3.393 ; 3.393 ; Fall       ; reset_n         ;
; trdy        ; reset_n    ; 3.228 ; 3.228 ; Fall       ; reset_n         ;
; rrdy        ; rx_req     ; 3.464 ; 3.464 ; Rise       ; rx_req          ;
; rrdy        ; rx_req     ; 3.464 ; 3.464 ; Fall       ; rx_req          ;
; rx_data[*]  ; rx_req     ; 4.609 ; 4.609 ; Fall       ; rx_req          ;
;  rx_data[0] ; rx_req     ; 4.547 ; 4.547 ; Fall       ; rx_req          ;
;  rx_data[1] ; rx_req     ; 4.349 ; 4.349 ; Fall       ; rx_req          ;
;  rx_data[2] ; rx_req     ; 4.609 ; 4.609 ; Fall       ; rx_req          ;
;  rx_data[3] ; rx_req     ; 4.421 ; 4.421 ; Fall       ; rx_req          ;
;  rx_data[4] ; rx_req     ; 4.507 ; 4.507 ; Fall       ; rx_req          ;
;  rx_data[5] ; rx_req     ; 4.509 ; 4.509 ; Fall       ; rx_req          ;
;  rx_data[6] ; rx_req     ; 4.514 ; 4.514 ; Fall       ; rx_req          ;
;  rx_data[7] ; rx_req     ; 4.577 ; 4.577 ; Fall       ; rx_req          ;
; LED7        ; sclk       ; 5.209 ; 5.209 ; Rise       ; sclk            ;
; roe         ; sclk       ; 3.610 ; 3.610 ; Rise       ; sclk            ;
; rrdy        ; sclk       ; 3.944 ; 3.944 ; Rise       ; sclk            ;
; trdy        ; sclk       ; 3.626 ; 3.626 ; Rise       ; sclk            ;
; LED1        ; sclk       ; 3.407 ; 3.407 ; Fall       ; sclk            ;
; LED2        ; sclk       ; 3.392 ; 3.392 ; Fall       ; sclk            ;
; LED5        ; sclk       ; 3.612 ; 3.612 ; Fall       ; sclk            ;
; LED7        ; sclk       ; 5.209 ; 5.209 ; Fall       ; sclk            ;
; miso        ; sclk       ; 3.690 ; 3.690 ; Fall       ; sclk            ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; roe         ; reset_n    ; 3.106 ; 3.106 ; Rise       ; reset_n         ;
; rrdy        ; reset_n    ; 3.393 ; 3.393 ; Rise       ; reset_n         ;
; trdy        ; reset_n    ; 3.228 ; 3.228 ; Rise       ; reset_n         ;
; roe         ; reset_n    ; 3.106 ; 3.106 ; Fall       ; reset_n         ;
; rrdy        ; reset_n    ; 3.393 ; 3.393 ; Fall       ; reset_n         ;
; trdy        ; reset_n    ; 3.228 ; 3.228 ; Fall       ; reset_n         ;
; rrdy        ; rx_req     ; 3.464 ; 3.464 ; Rise       ; rx_req          ;
; rrdy        ; rx_req     ; 3.464 ; 3.464 ; Fall       ; rx_req          ;
; rx_data[*]  ; rx_req     ; 4.349 ; 4.349 ; Fall       ; rx_req          ;
;  rx_data[0] ; rx_req     ; 4.547 ; 4.547 ; Fall       ; rx_req          ;
;  rx_data[1] ; rx_req     ; 4.349 ; 4.349 ; Fall       ; rx_req          ;
;  rx_data[2] ; rx_req     ; 4.609 ; 4.609 ; Fall       ; rx_req          ;
;  rx_data[3] ; rx_req     ; 4.421 ; 4.421 ; Fall       ; rx_req          ;
;  rx_data[4] ; rx_req     ; 4.507 ; 4.507 ; Fall       ; rx_req          ;
;  rx_data[5] ; rx_req     ; 4.509 ; 4.509 ; Fall       ; rx_req          ;
;  rx_data[6] ; rx_req     ; 4.514 ; 4.514 ; Fall       ; rx_req          ;
;  rx_data[7] ; rx_req     ; 4.577 ; 4.577 ; Fall       ; rx_req          ;
; LED7        ; sclk       ; 5.209 ; 5.209 ; Rise       ; sclk            ;
; roe         ; sclk       ; 3.610 ; 3.610 ; Rise       ; sclk            ;
; rrdy        ; sclk       ; 3.944 ; 3.944 ; Rise       ; sclk            ;
; trdy        ; sclk       ; 3.626 ; 3.626 ; Rise       ; sclk            ;
; LED1        ; sclk       ; 3.407 ; 3.407 ; Fall       ; sclk            ;
; LED2        ; sclk       ; 3.392 ; 3.392 ; Fall       ; sclk            ;
; LED5        ; sclk       ; 3.612 ; 3.612 ; Fall       ; sclk            ;
; LED7        ; sclk       ; 5.209 ; 5.209 ; Fall       ; sclk            ;
; miso        ; sclk       ; 3.690 ; 3.690 ; Fall       ; sclk            ;
+-------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------+
; Propagation Delay                                          ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; ss_n         ; busy        ;       ; 5.047 ; 5.047 ;       ;
; ss_n         ; roe         ; 5.886 ; 6.057 ; 6.057 ; 5.886 ;
; ss_n         ; rrdy        ; 6.108 ; 6.272 ; 6.272 ; 6.108 ;
; ss_n         ; trdy        ; 5.617 ; 5.843 ; 5.843 ; 5.617 ;
; st_load_en   ; roe         ; 5.967 ; 6.138 ; 6.138 ; 5.967 ;
; st_load_en   ; rrdy        ; 6.189 ; 6.353 ; 6.353 ; 6.189 ;
; st_load_en   ; trdy        ; 5.741 ; 5.924 ; 5.924 ; 5.741 ;
; st_load_roe  ; roe         ; 5.753 ;       ;       ; 5.753 ;
; st_load_rrdy ; rrdy        ; 5.814 ;       ;       ; 5.814 ;
; st_load_trdy ; trdy        ; 5.772 ;       ;       ; 5.772 ;
; tx_load_en   ; trdy        ; 5.680 ;       ;       ; 5.680 ;
+--------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; ss_n         ; busy        ;       ; 5.047 ; 5.047 ;       ;
; ss_n         ; roe         ; 5.886 ; 6.057 ; 6.057 ; 5.886 ;
; ss_n         ; rrdy        ; 6.108 ; 6.037 ; 6.037 ; 6.108 ;
; ss_n         ; trdy        ; 5.617 ; 5.843 ; 5.843 ; 5.617 ;
; st_load_en   ; roe         ; 5.967 ; 6.138 ; 6.138 ; 5.967 ;
; st_load_en   ; rrdy        ; 6.189 ; 6.353 ; 6.353 ; 6.189 ;
; st_load_en   ; trdy        ; 5.741 ; 5.741 ; 5.741 ; 5.741 ;
; st_load_roe  ; roe         ; 5.753 ;       ;       ; 5.753 ;
; st_load_rrdy ; rrdy        ; 5.814 ;       ;       ; 5.814 ;
; st_load_trdy ; trdy        ; 5.629 ;       ;       ; 5.629 ;
; tx_load_en   ; trdy        ; 5.680 ;       ;       ; 5.680 ;
+--------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------------------+
; Output Enable Times                                                  ;
+-----------+------------+-------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+------+------------+-----------------+
; miso      ; sclk       ; 3.664 ;      ; Fall       ; sclk            ;
+-----------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------+
; Minimum Output Enable Times                                          ;
+-----------+------------+-------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+------+------------+-----------------+
; miso      ; sclk       ; 3.664 ;      ; Fall       ; sclk            ;
+-----------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; miso      ; sclk       ; 3.664     ;           ; Fall       ; sclk            ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; miso      ; sclk       ; 3.664     ;           ; Fall       ; sclk            ;
+-----------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+---------+---------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+---------+----------+---------+---------------------+
; Worst-case Slack ; -3.386  ; -1.378  ; -0.977   ; -1.452  ; -1.777              ;
;  reset_n         ; N/A     ; N/A     ; 0.585    ; -1.428  ; -1.777              ;
;  rx_req          ; 0.673   ; -1.378  ; 0.247    ; -1.452  ; -1.777              ;
;  sclk            ; -3.386  ; 0.215   ; -0.977   ; 0.157   ; -1.777              ;
; Design-wide TNS  ; -66.998 ; -10.41  ; -22.761  ; -22.433 ; -63.207             ;
;  reset_n         ; N/A     ; N/A     ; 0.000    ; -11.110 ; -1.777              ;
;  rx_req          ; 0.000   ; -10.410 ; 0.000    ; -11.323 ; -1.777              ;
;  sclk            ; -66.998 ; 0.000   ; -22.761  ; 0.000   ; -59.653             ;
+------------------+---------+---------+----------+---------+---------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; tx_load_data[*]  ; reset_n    ; 4.390 ; 4.390 ; Fall       ; reset_n         ;
;  tx_load_data[0] ; reset_n    ; 4.390 ; 4.390 ; Fall       ; reset_n         ;
;  tx_load_data[1] ; reset_n    ; 3.902 ; 3.902 ; Fall       ; reset_n         ;
;  tx_load_data[2] ; reset_n    ; 3.184 ; 3.184 ; Fall       ; reset_n         ;
;  tx_load_data[3] ; reset_n    ; 4.371 ; 4.371 ; Fall       ; reset_n         ;
;  tx_load_data[4] ; reset_n    ; 0.376 ; 0.376 ; Fall       ; reset_n         ;
;  tx_load_data[5] ; reset_n    ; 0.738 ; 0.738 ; Fall       ; reset_n         ;
;  tx_load_data[6] ; reset_n    ; 0.502 ; 0.502 ; Fall       ; reset_n         ;
;  tx_load_data[7] ; reset_n    ; 0.583 ; 0.583 ; Fall       ; reset_n         ;
; mosi             ; sclk       ; 5.710 ; 5.710 ; Rise       ; sclk            ;
; reset_n          ; sclk       ; 2.391 ; 2.391 ; Rise       ; sclk            ;
; rx_req           ; sclk       ; 2.652 ; 2.652 ; Rise       ; sclk            ;
; ss_n             ; sclk       ; 8.623 ; 8.623 ; Rise       ; sclk            ;
; st_load_en       ; sclk       ; 8.721 ; 8.721 ; Rise       ; sclk            ;
; st_load_roe      ; sclk       ; 7.192 ; 7.192 ; Rise       ; sclk            ;
; st_load_rrdy     ; sclk       ; 6.924 ; 6.924 ; Rise       ; sclk            ;
; st_load_trdy     ; sclk       ; 6.726 ; 6.726 ; Rise       ; sclk            ;
; tx_load_en       ; sclk       ; 6.439 ; 6.439 ; Rise       ; sclk            ;
; reset_n          ; sclk       ; 2.608 ; 2.608 ; Fall       ; sclk            ;
; rx_req           ; sclk       ; 2.284 ; 2.284 ; Fall       ; sclk            ;
; ss_n             ; sclk       ; 9.069 ; 9.069 ; Fall       ; sclk            ;
; st_load_en       ; sclk       ; 9.167 ; 9.167 ; Fall       ; sclk            ;
; st_load_roe      ; sclk       ; 7.773 ; 7.773 ; Fall       ; sclk            ;
; st_load_rrdy     ; sclk       ; 6.556 ; 6.556 ; Fall       ; sclk            ;
; st_load_trdy     ; sclk       ; 7.407 ; 7.407 ; Fall       ; sclk            ;
; tx_load_data[*]  ; sclk       ; 6.348 ; 6.348 ; Fall       ; sclk            ;
;  tx_load_data[0] ; sclk       ; 6.348 ; 6.348 ; Fall       ; sclk            ;
;  tx_load_data[1] ; sclk       ; 5.947 ; 5.947 ; Fall       ; sclk            ;
;  tx_load_data[2] ; sclk       ; 4.710 ; 4.710 ; Fall       ; sclk            ;
;  tx_load_data[3] ; sclk       ; 6.320 ; 6.320 ; Fall       ; sclk            ;
;  tx_load_data[4] ; sclk       ; 1.951 ; 1.951 ; Fall       ; sclk            ;
;  tx_load_data[5] ; sclk       ; 2.247 ; 2.247 ; Fall       ; sclk            ;
;  tx_load_data[6] ; sclk       ; 2.467 ; 2.467 ; Fall       ; sclk            ;
;  tx_load_data[7] ; sclk       ; 2.373 ; 2.373 ; Fall       ; sclk            ;
; tx_load_en       ; sclk       ; 7.290 ; 7.290 ; Fall       ; sclk            ;
+------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; tx_load_data[*]  ; reset_n    ; 0.816  ; 0.816  ; Fall       ; reset_n         ;
;  tx_load_data[0] ; reset_n    ; -1.764 ; -1.764 ; Fall       ; reset_n         ;
;  tx_load_data[1] ; reset_n    ; -1.632 ; -1.632 ; Fall       ; reset_n         ;
;  tx_load_data[2] ; reset_n    ; -1.293 ; -1.293 ; Fall       ; reset_n         ;
;  tx_load_data[3] ; reset_n    ; -1.764 ; -1.764 ; Fall       ; reset_n         ;
;  tx_load_data[4] ; reset_n    ; 0.816  ; 0.816  ; Fall       ; reset_n         ;
;  tx_load_data[5] ; reset_n    ; 0.475  ; 0.475  ; Fall       ; reset_n         ;
;  tx_load_data[6] ; reset_n    ; 0.464  ; 0.464  ; Fall       ; reset_n         ;
;  tx_load_data[7] ; reset_n    ; 0.685  ; 0.685  ; Fall       ; reset_n         ;
; mosi             ; sclk       ; -1.885 ; -1.885 ; Rise       ; sclk            ;
; reset_n          ; sclk       ; -0.258 ; -0.258 ; Rise       ; sclk            ;
; rx_req           ; sclk       ; -0.365 ; -0.365 ; Rise       ; sclk            ;
; ss_n             ; sclk       ; -2.647 ; -2.647 ; Rise       ; sclk            ;
; st_load_en       ; sclk       ; -2.771 ; -2.771 ; Rise       ; sclk            ;
; st_load_roe      ; sclk       ; -3.004 ; -3.004 ; Rise       ; sclk            ;
; st_load_rrdy     ; sclk       ; -2.715 ; -2.715 ; Rise       ; sclk            ;
; st_load_trdy     ; sclk       ; -2.659 ; -2.659 ; Rise       ; sclk            ;
; tx_load_en       ; sclk       ; -2.710 ; -2.710 ; Rise       ; sclk            ;
; reset_n          ; sclk       ; -0.230 ; -0.230 ; Fall       ; sclk            ;
; rx_req           ; sclk       ; -0.402 ; -0.402 ; Fall       ; sclk            ;
; ss_n             ; sclk       ; -2.839 ; -2.839 ; Fall       ; sclk            ;
; st_load_en       ; sclk       ; -2.963 ; -2.963 ; Fall       ; sclk            ;
; st_load_roe      ; sclk       ; -3.169 ; -3.169 ; Fall       ; sclk            ;
; st_load_rrdy     ; sclk       ; -2.752 ; -2.752 ; Fall       ; sclk            ;
; st_load_trdy     ; sclk       ; -2.851 ; -2.851 ; Fall       ; sclk            ;
; tx_load_data[*]  ; sclk       ; -0.346 ; -0.346 ; Fall       ; sclk            ;
;  tx_load_data[0] ; sclk       ; -2.680 ; -2.680 ; Fall       ; sclk            ;
;  tx_load_data[1] ; sclk       ; -2.578 ; -2.578 ; Fall       ; sclk            ;
;  tx_load_data[2] ; sclk       ; -2.165 ; -2.165 ; Fall       ; sclk            ;
;  tx_load_data[3] ; sclk       ; -2.676 ; -2.676 ; Fall       ; sclk            ;
;  tx_load_data[4] ; sclk       ; -0.346 ; -0.346 ; Fall       ; sclk            ;
;  tx_load_data[5] ; sclk       ; -0.439 ; -0.439 ; Fall       ; sclk            ;
;  tx_load_data[6] ; sclk       ; -0.470 ; -0.470 ; Fall       ; sclk            ;
;  tx_load_data[7] ; sclk       ; -0.429 ; -0.429 ; Fall       ; sclk            ;
; tx_load_en       ; sclk       ; -2.820 ; -2.820 ; Fall       ; sclk            ;
+------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; roe         ; reset_n    ; 7.581  ; 7.581  ; Rise       ; reset_n         ;
; rrdy        ; reset_n    ; 8.517  ; 8.517  ; Rise       ; reset_n         ;
; trdy        ; reset_n    ; 7.895  ; 7.895  ; Rise       ; reset_n         ;
; roe         ; reset_n    ; 7.581  ; 7.581  ; Fall       ; reset_n         ;
; rrdy        ; reset_n    ; 8.517  ; 8.517  ; Fall       ; reset_n         ;
; trdy        ; reset_n    ; 7.895  ; 7.895  ; Fall       ; reset_n         ;
; rrdy        ; rx_req     ; 8.778  ; 8.778  ; Rise       ; rx_req          ;
; rrdy        ; rx_req     ; 8.778  ; 8.778  ; Fall       ; rx_req          ;
; rx_data[*]  ; rx_req     ; 11.000 ; 11.000 ; Fall       ; rx_req          ;
;  rx_data[0] ; rx_req     ; 10.900 ; 10.900 ; Fall       ; rx_req          ;
;  rx_data[1] ; rx_req     ; 10.315 ; 10.315 ; Fall       ; rx_req          ;
;  rx_data[2] ; rx_req     ; 11.000 ; 11.000 ; Fall       ; rx_req          ;
;  rx_data[3] ; rx_req     ; 10.525 ; 10.525 ; Fall       ; rx_req          ;
;  rx_data[4] ; rx_req     ; 10.907 ; 10.907 ; Fall       ; rx_req          ;
;  rx_data[5] ; rx_req     ; 10.917 ; 10.917 ; Fall       ; rx_req          ;
;  rx_data[6] ; rx_req     ; 10.920 ; 10.920 ; Fall       ; rx_req          ;
;  rx_data[7] ; rx_req     ; 10.953 ; 10.953 ; Fall       ; rx_req          ;
; LED7        ; sclk       ; 10.802 ; 10.802 ; Rise       ; sclk            ;
; roe         ; sclk       ; 8.584  ; 8.584  ; Rise       ; sclk            ;
; rrdy        ; sclk       ; 9.650  ; 9.650  ; Rise       ; sclk            ;
; trdy        ; sclk       ; 8.539  ; 8.539  ; Rise       ; sclk            ;
; LED1        ; sclk       ; 7.800  ; 7.800  ; Fall       ; sclk            ;
; LED2        ; sclk       ; 7.775  ; 7.775  ; Fall       ; sclk            ;
; LED5        ; sclk       ; 8.400  ; 8.400  ; Fall       ; sclk            ;
; LED7        ; sclk       ; 10.802 ; 10.802 ; Fall       ; sclk            ;
; miso        ; sclk       ; 8.820  ; 8.820  ; Fall       ; sclk            ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; roe         ; reset_n    ; 3.106 ; 3.106 ; Rise       ; reset_n         ;
; rrdy        ; reset_n    ; 3.393 ; 3.393 ; Rise       ; reset_n         ;
; trdy        ; reset_n    ; 3.228 ; 3.228 ; Rise       ; reset_n         ;
; roe         ; reset_n    ; 3.106 ; 3.106 ; Fall       ; reset_n         ;
; rrdy        ; reset_n    ; 3.393 ; 3.393 ; Fall       ; reset_n         ;
; trdy        ; reset_n    ; 3.228 ; 3.228 ; Fall       ; reset_n         ;
; rrdy        ; rx_req     ; 3.464 ; 3.464 ; Rise       ; rx_req          ;
; rrdy        ; rx_req     ; 3.464 ; 3.464 ; Fall       ; rx_req          ;
; rx_data[*]  ; rx_req     ; 4.349 ; 4.349 ; Fall       ; rx_req          ;
;  rx_data[0] ; rx_req     ; 4.547 ; 4.547 ; Fall       ; rx_req          ;
;  rx_data[1] ; rx_req     ; 4.349 ; 4.349 ; Fall       ; rx_req          ;
;  rx_data[2] ; rx_req     ; 4.609 ; 4.609 ; Fall       ; rx_req          ;
;  rx_data[3] ; rx_req     ; 4.421 ; 4.421 ; Fall       ; rx_req          ;
;  rx_data[4] ; rx_req     ; 4.507 ; 4.507 ; Fall       ; rx_req          ;
;  rx_data[5] ; rx_req     ; 4.509 ; 4.509 ; Fall       ; rx_req          ;
;  rx_data[6] ; rx_req     ; 4.514 ; 4.514 ; Fall       ; rx_req          ;
;  rx_data[7] ; rx_req     ; 4.577 ; 4.577 ; Fall       ; rx_req          ;
; LED7        ; sclk       ; 5.209 ; 5.209 ; Rise       ; sclk            ;
; roe         ; sclk       ; 3.610 ; 3.610 ; Rise       ; sclk            ;
; rrdy        ; sclk       ; 3.944 ; 3.944 ; Rise       ; sclk            ;
; trdy        ; sclk       ; 3.626 ; 3.626 ; Rise       ; sclk            ;
; LED1        ; sclk       ; 3.407 ; 3.407 ; Fall       ; sclk            ;
; LED2        ; sclk       ; 3.392 ; 3.392 ; Fall       ; sclk            ;
; LED5        ; sclk       ; 3.612 ; 3.612 ; Fall       ; sclk            ;
; LED7        ; sclk       ; 5.209 ; 5.209 ; Fall       ; sclk            ;
; miso        ; sclk       ; 3.690 ; 3.690 ; Fall       ; sclk            ;
+-------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------+
; Progagation Delay                                              ;
+--------------+-------------+--------+--------+--------+--------+
; Input Port   ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+--------------+-------------+--------+--------+--------+--------+
; ss_n         ; busy        ;        ; 10.474 ; 10.474 ;        ;
; ss_n         ; roe         ; 13.461 ; 14.042 ; 14.042 ; 13.461 ;
; ss_n         ; rrdy        ; 14.169 ; 14.749 ; 14.749 ; 14.169 ;
; ss_n         ; trdy        ; 12.429 ; 13.245 ; 13.245 ; 12.429 ;
; st_load_en   ; roe         ; 13.559 ; 14.140 ; 14.140 ; 13.559 ;
; st_load_en   ; rrdy        ; 14.267 ; 14.847 ; 14.847 ; 14.267 ;
; st_load_en   ; trdy        ; 12.748 ; 13.343 ; 13.343 ; 12.748 ;
; st_load_roe  ; roe         ; 12.746 ;        ;        ; 12.746 ;
; st_load_rrdy ; rrdy        ; 13.050 ;        ;        ; 13.050 ;
; st_load_trdy ; trdy        ; 12.827 ;        ;        ; 12.827 ;
; tx_load_en   ; trdy        ; 12.540 ;        ;        ; 12.540 ;
+--------------+-------------+--------+--------+--------+--------+


+------------------------------------------------------------+
; Minimum Progagation Delay                                  ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; ss_n         ; busy        ;       ; 5.047 ; 5.047 ;       ;
; ss_n         ; roe         ; 5.886 ; 6.057 ; 6.057 ; 5.886 ;
; ss_n         ; rrdy        ; 6.108 ; 6.037 ; 6.037 ; 6.108 ;
; ss_n         ; trdy        ; 5.617 ; 5.843 ; 5.843 ; 5.617 ;
; st_load_en   ; roe         ; 5.967 ; 6.138 ; 6.138 ; 5.967 ;
; st_load_en   ; rrdy        ; 6.189 ; 6.353 ; 6.353 ; 6.189 ;
; st_load_en   ; trdy        ; 5.741 ; 5.741 ; 5.741 ; 5.741 ;
; st_load_roe  ; roe         ; 5.753 ;       ;       ; 5.753 ;
; st_load_rrdy ; rrdy        ; 5.814 ;       ;       ; 5.814 ;
; st_load_trdy ; trdy        ; 5.629 ;       ;       ; 5.629 ;
; tx_load_en   ; trdy        ; 5.680 ;       ;       ; 5.680 ;
+--------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; sclk       ; rx_req   ; 0        ; 0        ; 8        ; 0        ;
; reset_n    ; sclk     ; 4        ; 4        ; 21       ; 38       ;
; rx_req     ; sclk     ; 2        ; 2        ; 1        ; 1        ;
; sclk       ; sclk     ; 31       ; 20       ; 16       ; 112      ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; sclk       ; rx_req   ; 0        ; 0        ; 8        ; 0        ;
; reset_n    ; sclk     ; 4        ; 4        ; 21       ; 38       ;
; rx_req     ; sclk     ; 2        ; 2        ; 1        ; 1        ;
; sclk       ; sclk     ; 31       ; 20       ; 16       ; 112      ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; reset_n    ; reset_n  ; 0        ; 0        ; 8        ; 8        ;
; reset_n    ; rx_req   ; 0        ; 0        ; 8        ; 8        ;
; reset_n    ; sclk     ; 11       ; 11       ; 33       ; 33       ;
; rx_req     ; sclk     ; 1        ; 1        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; reset_n    ; reset_n  ; 0        ; 0        ; 8        ; 8        ;
; reset_n    ; rx_req   ; 0        ; 0        ; 8        ; 8        ;
; reset_n    ; sclk     ; 11       ; 11       ; 33       ; 33       ;
; rx_req     ; sclk     ; 1        ; 1        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 18    ; 18   ;
; Unconstrained Input Port Paths  ; 106   ; 106  ;
; Unconstrained Output Ports      ; 17    ; 17   ;
; Unconstrained Output Port Paths ; 35    ; 35   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Feb 10 23:25:31 2021
Info: Command: quartus_sta SPI_hello -c SPI_hello
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 19 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'SPI_hello.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name sclk sclk
    Info (332105): create_clock -period 1.000 -name reset_n reset_n
    Info (332105): create_clock -period 1.000 -name rx_req rx_req
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.386
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.386       -66.998 sclk 
    Info (332119):     0.673         0.000 rx_req 
Info (332146): Worst-case hold slack is -1.378
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.378       -10.410 rx_req 
    Info (332119):     0.499         0.000 sclk 
Info (332146): Worst-case recovery slack is -0.977
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.977       -22.761 sclk 
    Info (332119):     0.247         0.000 rx_req 
    Info (332119):     0.585         0.000 reset_n 
Info (332146): Worst-case removal slack is -1.452
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.452       -11.323 rx_req 
    Info (332119):    -1.428       -11.110 reset_n 
    Info (332119):     0.558         0.000 sclk 
Info (332146): Worst-case minimum pulse width slack is -1.777
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.777       -59.653 sclk 
    Info (332119):    -1.777        -1.777 reset_n 
    Info (332119):    -1.777        -1.777 rx_req 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.646
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.646        -8.166 sclk 
    Info (332119):     0.705         0.000 rx_req 
Info (332146): Worst-case hold slack is -0.206
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.206        -1.382 rx_req 
    Info (332119):     0.215         0.000 sclk 
Info (332146): Worst-case recovery slack is 0.057
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.057         0.000 sclk 
    Info (332119):     0.737         0.000 rx_req 
    Info (332119):     0.839         0.000 reset_n 
Info (332146): Worst-case removal slack is -0.744
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.744        -5.826 reset_n 
    Info (332119):    -0.738        -5.775 rx_req 
    Info (332119):     0.157         0.000 sclk 
Info (332146): Worst-case minimum pulse width slack is -1.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.222       -40.222 sclk 
    Info (332119):    -1.222        -1.222 reset_n 
    Info (332119):    -1.222        -1.222 rx_req 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4543 megabytes
    Info: Processing ended: Wed Feb 10 23:25:32 2021
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


