沒記錯的話hyperthreading彼此之間L1 cache依然共用 變成1C4T這樣會導致一個問題就是L1 cache在hyperthreading彼此之間的同步會變得比1C 2T時複雜也會使效能下降 一般來說在HPC如果variable 是可以讓1T算完後就馬上pass給在同一C裡面的另1T（即pip eline 運算，並非CPU instruction pipeline） 不然建議都是要把hyperthreading關閉的 還有一種就是如果原本的process一開始在1C2T的情境下就不care這些cache locking的同 步性問題只在乎core數量那就打開hyperthreading沒關係 : 去年9月份網路爆料稱AMD的Zen3架構會支援SMT單核四線程技術，隨後AMD就闢謠了 : 不過AMD確實考慮過四線程技術，只是並非Zen3，而是在Zen4架構的Genoa上。SMT多線 程 : 技術提升了CPU的多任務能力 : 目前使用的主要是SMT2單核雙線程，性能增幅在20%30%左右。如果是SMT4單核四線程 : 那性能不是更高？單核四線程技術其實並不新鮮，IBM在自家的Power處理器上已經應用 多 : 年 : 1個核心能夠支援4個線程，其24核Power 9就能實現96線程的超強實力。 : 不過AMD及Intel兩家X86公司並沒有應用四線程技術，估計是考慮到效率問題吧 : 現在沒用不代表AMD沒考慮過，只是傳聞對像從去年的Zen3變成了現在的Zen4架構 : 最新爆料找到了之前沒洩漏的AMD CPU路線圖，上面就提到了下下代的Genoa處理器考慮 過 : SM4單核四線程技術。 : 與此同時Genoa還支援DDR5、PCIe 5，還有全新的SP5插槽、SLink匯流排等等。 : 不過這張路線圖中的Genoa處理器寫的還是Zen3核心，製程也是7nm，並非現在的5nm : Zen4 : 由此看來這個路線圖實際上是早期，跟現在的設計並不相符。考慮到AMD目前還沒有完 全 : 揭秘Zen4架構 : 要到2022年才能推出Genoa處理器，也許四線程技術還有希望呢。 : 來源 https://www.cnbeta.com/articles/tech/975035.htm : XF編譯 https://www.xfastest.com/thread24073411.html : 慢慢出以後再考慮 每年200 SMT是偏向general的名詞 也有分很多種 一般x86上跟hyperthreading大致上同義 是我自己講習慣了 狂塞L1 cache會導致cache searching變久讓延遲上升 更何況這是同個cache memory內的同步問題塞cache其實是無關的 對 我記錯了 現代x86 ALU是共用的 抱歉太久了只記得跟寫程式有關的結論 我的理解是ipc增加了才導致cache可以增大吧？。AMD的不是叫SMT嗎。我的計算機結構學老師在哭了。如果縮製程 然後狂塞快取呢？ 抱歉我真的外行。你搞錯了吧，SMT是要榨乾ALU的使用，怎麼還會多ALU。需要增加的是reg file...。cache pollution的問題確實是SMT最大的盲點。現在的GPU就是SMT+SIMD用到極致的設計。所以搞GPU的人一直很頭痛cache的設計和取捨。其實當今cache增加還是ipc成長的主要來源。而且製程演進最明顯的幫助就是多塞cache。不然尼加其他的東西可是用不太到。樓上很多0的男人。看無，幫推專業。wow彥州出現了。教主賺到退休了嗎。莫忘吃土雞的L1I$就是只有2-way搞得一直thrash。cache大=本多終勝。製程受惠最多就快取 暴力解。就尼等效ipc會被cache miss卡到上不去。cache大miss率就低 統計上ipc就上來惹。cache增加ipc理所當然會變大。但是你smt再增加cache在x86這種鎖bus的真的好搞？。如果是新的Risc類似Arm的可能還比較有搞頭吧@@？。IBM的Power能那樣搞是因為Reservation Engine吧