# Transmisie-si-receptie-seriala
Proiectul presupune implementarea standardului de transmisie/receptie serială a informație la nivel de simulare logică folosind documentul de libguide de la Xilinx.

Proiectul complet [aici](https://drive.google.com/open?id=11sqtyb1ucK1H-zjLEN3g1TNpvBMRb8lB).
