Fitter report for ACTIVIDAD5
Fri Jan 10 11:58:25 2020
Quartus Prime Version 17.0.0 Build 595 04/25/2017 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. I/O Assignment Warnings
 19. PLL Usage Summary
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Fitter RAM Summary
 27. Routing Usage Summary
 28. I/O Rules Summary
 29. I/O Rules Details
 30. I/O Rules Matrix
 31. Fitter Device Options
 32. Operating Settings and Conditions
 33. Estimated Delay Added for Hold Timing Summary
 34. Estimated Delay Added for Hold Timing Details
 35. Fitter Messages
 36. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------------+
; Fitter Summary                                                                    ;
+---------------------------------+-------------------------------------------------+
; Fitter Status                   ; Successful - Fri Jan 10 11:58:25 2020           ;
; Quartus Prime Version           ; 17.0.0 Build 595 04/25/2017 SJ Standard Edition ;
; Revision Name                   ; ACTIVIDAD5                                      ;
; Top-level Entity Name           ; SISTEMA                                         ;
; Family                          ; Cyclone V                                       ;
; Device                          ; 5CSXFC6D6F31C6                                  ;
; Timing Models                   ; Final                                           ;
; Logic utilization (in ALMs)     ; 1,856 / 41,910 ( 4 % )                          ;
; Total registers                 ; 2546                                            ;
; Total pins                      ; 46 / 499 ( 9 % )                                ;
; Total virtual pins              ; 0                                               ;
; Total block memory bits         ; 2,069,632 / 5,662,720 ( 37 % )                  ;
; Total RAM Blocks                ; 265 / 553 ( 48 % )                              ;
; Total DSP Blocks                ; 0 / 112 ( 0 % )                                 ;
; Total HSSI RX PCSs              ; 0 / 9 ( 0 % )                                   ;
; Total HSSI PMA RX Deserializers ; 0 / 9 ( 0 % )                                   ;
; Total HSSI TX PCSs              ; 0 / 9 ( 0 % )                                   ;
; Total HSSI PMA TX Serializers   ; 0 / 9 ( 0 % )                                   ;
; Total PLLs                      ; 1 / 15 ( 7 % )                                  ;
; Total DLLs                      ; 0 / 4 ( 0 % )                                   ;
+---------------------------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 5CSXFC6D6F31C6                        ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                           ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                         ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; PowerPlay Power Optimization During Fitting                                ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization                       ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                             ; On                                    ; On                                    ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.18        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   6.2%      ;
;     Processor 3            ;   6.0%      ;
;     Processor 4            ;   6.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                                                     ; Action          ; Operation                                         ; Reason                                 ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                                                   ; Destination Port ; Destination Port Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; SISTEMA_PLL:pll|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0                                                                                                                                                                                                                                                                                           ; Created         ; Placement                                         ; Fitter Periphery Placement             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; SISTEMA_PLL:pll|altera_pll:altera_pll_i|outclk_wire[1]~CLKENA0                                                                                                                                                                                                                                                                                           ; Created         ; Placement                                         ; Fitter Periphery Placement             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; SISTEMA_JTAG_UART:jtag_uart|alt_jtag_atlantic:SISTEMA_JTAG_UART_alt_jtag_atlantic|rdata[0]                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SISTEMA_JTAG_UART:jtag_uart|SISTEMA_JTAG_UART_scfifo_w:the_SISTEMA_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[0]                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; SISTEMA_JTAG_UART:jtag_uart|alt_jtag_atlantic:SISTEMA_JTAG_UART_alt_jtag_atlantic|rdata[1]                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SISTEMA_JTAG_UART:jtag_uart|SISTEMA_JTAG_UART_scfifo_w:the_SISTEMA_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[1]                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; SISTEMA_JTAG_UART:jtag_uart|alt_jtag_atlantic:SISTEMA_JTAG_UART_alt_jtag_atlantic|rdata[2]                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SISTEMA_JTAG_UART:jtag_uart|SISTEMA_JTAG_UART_scfifo_w:the_SISTEMA_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[2]                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; SISTEMA_JTAG_UART:jtag_uart|alt_jtag_atlantic:SISTEMA_JTAG_UART_alt_jtag_atlantic|rdata[3]                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SISTEMA_JTAG_UART:jtag_uart|SISTEMA_JTAG_UART_scfifo_w:the_SISTEMA_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[3]                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; SISTEMA_JTAG_UART:jtag_uart|alt_jtag_atlantic:SISTEMA_JTAG_UART_alt_jtag_atlantic|rdata[4]                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SISTEMA_JTAG_UART:jtag_uart|SISTEMA_JTAG_UART_scfifo_w:the_SISTEMA_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[4]                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; SISTEMA_JTAG_UART:jtag_uart|alt_jtag_atlantic:SISTEMA_JTAG_UART_alt_jtag_atlantic|rdata[5]                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SISTEMA_JTAG_UART:jtag_uart|SISTEMA_JTAG_UART_scfifo_w:the_SISTEMA_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[5]                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; SISTEMA_JTAG_UART:jtag_uart|alt_jtag_atlantic:SISTEMA_JTAG_UART_alt_jtag_atlantic|rdata[6]                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SISTEMA_JTAG_UART:jtag_uart|SISTEMA_JTAG_UART_scfifo_w:the_SISTEMA_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[6]                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; SISTEMA_JTAG_UART:jtag_uart|alt_jtag_atlantic:SISTEMA_JTAG_UART_alt_jtag_atlantic|rdata[7]                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SISTEMA_JTAG_UART:jtag_uart|SISTEMA_JTAG_UART_scfifo_w:the_SISTEMA_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[7]                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; SISTEMA_SDRAM:sdram|m_addr[0]                                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_addr[0]~output                                                                                                                                                                                                                                                                                                                                          ; I                ;                       ;
; SISTEMA_SDRAM:sdram|m_addr[1]                                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_addr[1]~output                                                                                                                                                                                                                                                                                                                                          ; I                ;                       ;
; SISTEMA_SDRAM:sdram|m_addr[2]                                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_addr[2]~output                                                                                                                                                                                                                                                                                                                                          ; I                ;                       ;
; SISTEMA_SDRAM:sdram|m_addr[3]                                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_addr[3]~output                                                                                                                                                                                                                                                                                                                                          ; I                ;                       ;
; SISTEMA_SDRAM:sdram|m_addr[4]                                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_addr[4]~output                                                                                                                                                                                                                                                                                                                                          ; I                ;                       ;
; SISTEMA_SDRAM:sdram|m_addr[5]                                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_addr[5]~output                                                                                                                                                                                                                                                                                                                                          ; I                ;                       ;
; SISTEMA_SDRAM:sdram|m_addr[6]                                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_addr[6]~output                                                                                                                                                                                                                                                                                                                                          ; I                ;                       ;
; SISTEMA_SDRAM:sdram|m_addr[7]                                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_addr[7]~output                                                                                                                                                                                                                                                                                                                                          ; I                ;                       ;
; SISTEMA_SDRAM:sdram|m_addr[8]                                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_addr[8]~output                                                                                                                                                                                                                                                                                                                                          ; I                ;                       ;
; SISTEMA_SDRAM:sdram|m_addr[9]                                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_addr[9]~output                                                                                                                                                                                                                                                                                                                                          ; I                ;                       ;
; SISTEMA_SDRAM:sdram|m_addr[10]                                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_addr[10]~output                                                                                                                                                                                                                                                                                                                                         ; I                ;                       ;
; SISTEMA_SDRAM:sdram|m_addr[11]                                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_addr[11]~output                                                                                                                                                                                                                                                                                                                                         ; I                ;                       ;
; SISTEMA_SDRAM:sdram|m_addr[12]                                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_addr[12]~output                                                                                                                                                                                                                                                                                                                                         ; I                ;                       ;
; SISTEMA_SDRAM:sdram|m_bank[0]                                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_ba[0]~output                                                                                                                                                                                                                                                                                                                                            ; I                ;                       ;
; SISTEMA_SDRAM:sdram|m_bank[1]                                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_ba[1]~output                                                                                                                                                                                                                                                                                                                                            ; I                ;                       ;
; SISTEMA_SDRAM:sdram|m_cmd[0]                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; SISTEMA_SDRAM:sdram|m_cmd[0]~_Duplicate_1                                                                                                                                                                                                                                                                                                                          ; Q                ;                       ;
; SISTEMA_SDRAM:sdram|m_cmd[0]                                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_we_n~output                                                                                                                                                                                                                                                                                                                                             ; I                ;                       ;
; SISTEMA_SDRAM:sdram|m_cmd[0]                                                                                                                                                                                                                                                                                                                             ; Inverted        ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; SISTEMA_SDRAM:sdram|m_cmd[1]                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; SISTEMA_SDRAM:sdram|m_cmd[1]~_Duplicate_1                                                                                                                                                                                                                                                                                                                          ; Q                ;                       ;
; SISTEMA_SDRAM:sdram|m_cmd[1]                                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_cas_n~output                                                                                                                                                                                                                                                                                                                                            ; I                ;                       ;
; SISTEMA_SDRAM:sdram|m_cmd[1]                                                                                                                                                                                                                                                                                                                             ; Inverted        ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; SISTEMA_SDRAM:sdram|m_cmd[2]                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; SISTEMA_SDRAM:sdram|m_cmd[2]~_Duplicate_1                                                                                                                                                                                                                                                                                                                          ; Q                ;                       ;
; SISTEMA_SDRAM:sdram|m_cmd[2]                                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_ras_n~output                                                                                                                                                                                                                                                                                                                                            ; I                ;                       ;
; SISTEMA_SDRAM:sdram|m_cmd[2]                                                                                                                                                                                                                                                                                                                             ; Inverted        ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; SISTEMA_SDRAM:sdram|m_cmd[3]                                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_cs_n~output                                                                                                                                                                                                                                                                                                                                             ; I                ;                       ;
; SISTEMA_SDRAM:sdram|m_cmd[3]                                                                                                                                                                                                                                                                                                                             ; Inverted        ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; SISTEMA_SDRAM:sdram|m_data[0]                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; SISTEMA_SDRAM:sdram|m_data[0]~_Duplicate_1                                                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; SISTEMA_SDRAM:sdram|m_data[0]                                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[0]~output                                                                                                                                                                                                                                                                                                                                            ; I                ;                       ;
; SISTEMA_SDRAM:sdram|m_data[1]                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; SISTEMA_SDRAM:sdram|m_data[1]~_Duplicate_1                                                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; SISTEMA_SDRAM:sdram|m_data[1]                                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[1]~output                                                                                                                                                                                                                                                                                                                                            ; I                ;                       ;
; SISTEMA_SDRAM:sdram|m_data[2]                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; SISTEMA_SDRAM:sdram|m_data[2]~_Duplicate_1                                                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; SISTEMA_SDRAM:sdram|m_data[2]                                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[2]~output                                                                                                                                                                                                                                                                                                                                            ; I                ;                       ;
; SISTEMA_SDRAM:sdram|m_data[3]                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; SISTEMA_SDRAM:sdram|m_data[3]~_Duplicate_1                                                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; SISTEMA_SDRAM:sdram|m_data[3]                                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[3]~output                                                                                                                                                                                                                                                                                                                                            ; I                ;                       ;
; SISTEMA_SDRAM:sdram|m_data[4]                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; SISTEMA_SDRAM:sdram|m_data[4]~_Duplicate_1                                                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; SISTEMA_SDRAM:sdram|m_data[4]                                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[4]~output                                                                                                                                                                                                                                                                                                                                            ; I                ;                       ;
; SISTEMA_SDRAM:sdram|m_data[5]                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; SISTEMA_SDRAM:sdram|m_data[5]~_Duplicate_1                                                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; SISTEMA_SDRAM:sdram|m_data[5]                                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[5]~output                                                                                                                                                                                                                                                                                                                                            ; I                ;                       ;
; SISTEMA_SDRAM:sdram|m_data[6]                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; SISTEMA_SDRAM:sdram|m_data[6]~_Duplicate_1                                                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; SISTEMA_SDRAM:sdram|m_data[6]                                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[6]~output                                                                                                                                                                                                                                                                                                                                            ; I                ;                       ;
; SISTEMA_SDRAM:sdram|m_data[7]                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; SISTEMA_SDRAM:sdram|m_data[7]~_Duplicate_1                                                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; SISTEMA_SDRAM:sdram|m_data[7]                                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[7]~output                                                                                                                                                                                                                                                                                                                                            ; I                ;                       ;
; SISTEMA_SDRAM:sdram|m_data[8]                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; SISTEMA_SDRAM:sdram|m_data[8]~_Duplicate_1                                                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; SISTEMA_SDRAM:sdram|m_data[8]                                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[8]~output                                                                                                                                                                                                                                                                                                                                            ; I                ;                       ;
; SISTEMA_SDRAM:sdram|m_data[9]                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; SISTEMA_SDRAM:sdram|m_data[9]~_Duplicate_1                                                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; SISTEMA_SDRAM:sdram|m_data[9]                                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[9]~output                                                                                                                                                                                                                                                                                                                                            ; I                ;                       ;
; SISTEMA_SDRAM:sdram|m_data[10]                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; SISTEMA_SDRAM:sdram|m_data[10]~_Duplicate_1                                                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; SISTEMA_SDRAM:sdram|m_data[10]                                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[10]~output                                                                                                                                                                                                                                                                                                                                           ; I                ;                       ;
; SISTEMA_SDRAM:sdram|m_data[11]                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; SISTEMA_SDRAM:sdram|m_data[11]~_Duplicate_1                                                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; SISTEMA_SDRAM:sdram|m_data[11]                                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[11]~output                                                                                                                                                                                                                                                                                                                                           ; I                ;                       ;
; SISTEMA_SDRAM:sdram|m_data[12]                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; SISTEMA_SDRAM:sdram|m_data[12]~_Duplicate_1                                                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; SISTEMA_SDRAM:sdram|m_data[12]                                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[12]~output                                                                                                                                                                                                                                                                                                                                           ; I                ;                       ;
; SISTEMA_SDRAM:sdram|m_data[13]                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; SISTEMA_SDRAM:sdram|m_data[13]~_Duplicate_1                                                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; SISTEMA_SDRAM:sdram|m_data[13]                                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[13]~output                                                                                                                                                                                                                                                                                                                                           ; I                ;                       ;
; SISTEMA_SDRAM:sdram|m_data[14]                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; SISTEMA_SDRAM:sdram|m_data[14]~_Duplicate_1                                                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; SISTEMA_SDRAM:sdram|m_data[14]                                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[14]~output                                                                                                                                                                                                                                                                                                                                           ; I                ;                       ;
; SISTEMA_SDRAM:sdram|m_data[15]                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; SISTEMA_SDRAM:sdram|m_data[15]~_Duplicate_1                                                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; SISTEMA_SDRAM:sdram|m_data[15]                                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[15]~output                                                                                                                                                                                                                                                                                                                                           ; I                ;                       ;
; SISTEMA_SDRAM:sdram|m_dqm[0]                                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dqm[0]~output                                                                                                                                                                                                                                                                                                                                           ; I                ;                       ;
; SISTEMA_SDRAM:sdram|m_dqm[1]                                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dqm[1]~output                                                                                                                                                                                                                                                                                                                                           ; I                ;                       ;
; SISTEMA_SDRAM:sdram|oe                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; SISTEMA_SDRAM:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; SISTEMA_SDRAM:sdram|oe                                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[0]~output                                                                                                                                                                                                                                                                                                                                            ; OE               ;                       ;
; SISTEMA_SDRAM:sdram|oe                                                                                                                                                                                                                                                                                                                                   ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; SISTEMA_SDRAM:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; SISTEMA_SDRAM:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; SISTEMA_SDRAM:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[1]~output                                                                                                                                                                                                                                                                                                                                            ; OE               ;                       ;
; SISTEMA_SDRAM:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                                                                                      ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; SISTEMA_SDRAM:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; SISTEMA_SDRAM:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; SISTEMA_SDRAM:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[2]~output                                                                                                                                                                                                                                                                                                                                            ; OE               ;                       ;
; SISTEMA_SDRAM:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                                                                                      ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; SISTEMA_SDRAM:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; SISTEMA_SDRAM:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; SISTEMA_SDRAM:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[3]~output                                                                                                                                                                                                                                                                                                                                            ; OE               ;                       ;
; SISTEMA_SDRAM:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                                                                                      ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; SISTEMA_SDRAM:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; SISTEMA_SDRAM:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; SISTEMA_SDRAM:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[4]~output                                                                                                                                                                                                                                                                                                                                            ; OE               ;                       ;
; SISTEMA_SDRAM:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                                                                                      ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; SISTEMA_SDRAM:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; SISTEMA_SDRAM:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; SISTEMA_SDRAM:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[5]~output                                                                                                                                                                                                                                                                                                                                            ; OE               ;                       ;
; SISTEMA_SDRAM:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                                                                                      ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; SISTEMA_SDRAM:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; SISTEMA_SDRAM:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; SISTEMA_SDRAM:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[6]~output                                                                                                                                                                                                                                                                                                                                            ; OE               ;                       ;
; SISTEMA_SDRAM:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                                                                                      ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; SISTEMA_SDRAM:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; SISTEMA_SDRAM:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; SISTEMA_SDRAM:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[7]~output                                                                                                                                                                                                                                                                                                                                            ; OE               ;                       ;
; SISTEMA_SDRAM:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                                                                                      ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; SISTEMA_SDRAM:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; SISTEMA_SDRAM:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; SISTEMA_SDRAM:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[8]~output                                                                                                                                                                                                                                                                                                                                            ; OE               ;                       ;
; SISTEMA_SDRAM:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                                                                                      ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; SISTEMA_SDRAM:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; SISTEMA_SDRAM:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; SISTEMA_SDRAM:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[9]~output                                                                                                                                                                                                                                                                                                                                            ; OE               ;                       ;
; SISTEMA_SDRAM:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                                                                                      ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; SISTEMA_SDRAM:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; SISTEMA_SDRAM:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; SISTEMA_SDRAM:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[10]~output                                                                                                                                                                                                                                                                                                                                           ; OE               ;                       ;
; SISTEMA_SDRAM:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                                                                                     ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; SISTEMA_SDRAM:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; SISTEMA_SDRAM:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; SISTEMA_SDRAM:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[11]~output                                                                                                                                                                                                                                                                                                                                           ; OE               ;                       ;
; SISTEMA_SDRAM:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                                                                                     ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; SISTEMA_SDRAM:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; SISTEMA_SDRAM:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; SISTEMA_SDRAM:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[12]~output                                                                                                                                                                                                                                                                                                                                           ; OE               ;                       ;
; SISTEMA_SDRAM:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                                                                                     ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; SISTEMA_SDRAM:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; SISTEMA_SDRAM:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; SISTEMA_SDRAM:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[13]~output                                                                                                                                                                                                                                                                                                                                           ; OE               ;                       ;
; SISTEMA_SDRAM:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                                                                                     ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; SISTEMA_SDRAM:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; SISTEMA_SDRAM:sdram|oe~_Duplicate_15                                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; SISTEMA_SDRAM:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[14]~output                                                                                                                                                                                                                                                                                                                                           ; OE               ;                       ;
; SISTEMA_SDRAM:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                                                                                     ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; SISTEMA_SDRAM:sdram|oe~_Duplicate_15                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[15]~output                                                                                                                                                                                                                                                                                                                                           ; OE               ;                       ;
; SISTEMA_SDRAM:sdram|oe~_Duplicate_15                                                                                                                                                                                                                                                                                                                     ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; SISTEMA_SDRAM:sdram|za_data[0]                                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[0]~input                                                                                                                                                                                                                                                                                                                                             ; O                ;                       ;
; SISTEMA_SDRAM:sdram|za_data[1]                                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[1]~input                                                                                                                                                                                                                                                                                                                                             ; O                ;                       ;
; SISTEMA_SDRAM:sdram|za_data[2]                                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[2]~input                                                                                                                                                                                                                                                                                                                                             ; O                ;                       ;
; SISTEMA_SDRAM:sdram|za_data[3]                                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[3]~input                                                                                                                                                                                                                                                                                                                                             ; O                ;                       ;
; SISTEMA_SDRAM:sdram|za_data[4]                                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[4]~input                                                                                                                                                                                                                                                                                                                                             ; O                ;                       ;
; SISTEMA_SDRAM:sdram|za_data[5]                                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[5]~input                                                                                                                                                                                                                                                                                                                                             ; O                ;                       ;
; SISTEMA_SDRAM:sdram|za_data[6]                                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[6]~input                                                                                                                                                                                                                                                                                                                                             ; O                ;                       ;
; SISTEMA_SDRAM:sdram|za_data[7]                                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[7]~input                                                                                                                                                                                                                                                                                                                                             ; O                ;                       ;
; SISTEMA_SDRAM:sdram|za_data[8]                                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[8]~input                                                                                                                                                                                                                                                                                                                                             ; O                ;                       ;
; SISTEMA_SDRAM:sdram|za_data[9]                                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[9]~input                                                                                                                                                                                                                                                                                                                                             ; O                ;                       ;
; SISTEMA_SDRAM:sdram|za_data[10]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[10]~input                                                                                                                                                                                                                                                                                                                                            ; O                ;                       ;
; SISTEMA_SDRAM:sdram|za_data[11]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[11]~input                                                                                                                                                                                                                                                                                                                                            ; O                ;                       ;
; SISTEMA_SDRAM:sdram|za_data[12]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[12]~input                                                                                                                                                                                                                                                                                                                                            ; O                ;                       ;
; SISTEMA_SDRAM:sdram|za_data[13]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[13]~input                                                                                                                                                                                                                                                                                                                                            ; O                ;                       ;
; SISTEMA_SDRAM:sdram|za_data[14]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[14]~input                                                                                                                                                                                                                                                                                                                                            ; O                ;                       ;
; SISTEMA_SDRAM:sdram|za_data[15]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[15]~input                                                                                                                                                                                                                                                                                                                                            ; O                ;                       ;
; SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|out_payload[0]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a0                                                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|out_payload[1]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a1                                                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|out_payload[2]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a2                                                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|out_payload[3]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a3                                                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|out_payload[4]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a4                                                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|out_payload[5]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a5                                                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|out_payload[6]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a6                                                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|out_payload[7]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a7                                                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|out_payload[8]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a8                                                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|out_payload[9]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a9                                                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|out_payload[10]                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a10                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|out_payload[11]                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a11                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|out_payload[12]                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a12                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|out_payload[13]                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a13                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|out_payload[14]                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a14                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|out_payload[15]                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a15                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; SISTEMA_JTAG_UART:jtag_uart|SISTEMA_JTAG_UART_scfifo_r:the_SISTEMA_JTAG_UART_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|b_full                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_JTAG_UART:jtag_uart|SISTEMA_JTAG_UART_scfifo_r:the_SISTEMA_JTAG_UART_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|b_full~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; SISTEMA_JTAG_UART:jtag_uart|SISTEMA_JTAG_UART_scfifo_r:the_SISTEMA_JTAG_UART_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[0]                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_JTAG_UART:jtag_uart|SISTEMA_JTAG_UART_scfifo_r:the_SISTEMA_JTAG_UART_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[0]~DUPLICATE                                                                                                                                       ;                  ;                       ;
; SISTEMA_JTAG_UART:jtag_uart|SISTEMA_JTAG_UART_scfifo_r:the_SISTEMA_JTAG_UART_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[1]                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_JTAG_UART:jtag_uart|SISTEMA_JTAG_UART_scfifo_r:the_SISTEMA_JTAG_UART_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[1]~DUPLICATE                                                                                                                                       ;                  ;                       ;
; SISTEMA_JTAG_UART:jtag_uart|SISTEMA_JTAG_UART_scfifo_r:the_SISTEMA_JTAG_UART_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[3]                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_JTAG_UART:jtag_uart|SISTEMA_JTAG_UART_scfifo_r:the_SISTEMA_JTAG_UART_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[3]~DUPLICATE                                                                                                                                       ;                  ;                       ;
; SISTEMA_JTAG_UART:jtag_uart|SISTEMA_JTAG_UART_scfifo_r:the_SISTEMA_JTAG_UART_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[5]                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_JTAG_UART:jtag_uart|SISTEMA_JTAG_UART_scfifo_r:the_SISTEMA_JTAG_UART_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[5]~DUPLICATE                                                                                                                                       ;                  ;                       ;
; SISTEMA_JTAG_UART:jtag_uart|SISTEMA_JTAG_UART_scfifo_w:the_SISTEMA_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|b_full                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_JTAG_UART:jtag_uart|SISTEMA_JTAG_UART_scfifo_w:the_SISTEMA_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|b_full~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; SISTEMA_LDR:ldr|altera_up_avalon_adv_adc:ADC_CTRL|ad_or_ltc_error_count[3]                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_LDR:ldr|altera_up_avalon_adv_adc:ADC_CTRL|ad_or_ltc_error_count[3]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; SISTEMA_LDR:ldr|altera_up_avalon_adv_adc:ADC_CTRL|din_shift_reg[11]                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_LDR:ldr|altera_up_avalon_adv_adc:ADC_CTRL|din_shift_reg[11]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; SISTEMA_LDR:ldr|altera_up_avalon_adv_adc:ADC_CTRL|dout_shift_reg[3]                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_LDR:ldr|altera_up_avalon_adv_adc:ADC_CTRL|dout_shift_reg[3]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; SISTEMA_LDR:ldr|altera_up_avalon_adv_adc:ADC_CTRL|dout_shift_reg[6]                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_LDR:ldr|altera_up_avalon_adv_adc:ADC_CTRL|dout_shift_reg[6]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; SISTEMA_LDR:ldr|altera_up_avalon_adv_adc:ADC_CTRL|pause_counter[3]                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_LDR:ldr|altera_up_avalon_adv_adc:ADC_CTRL|pause_counter[3]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; SISTEMA_LDR:ldr|altera_up_avalon_adv_adc:ADC_CTRL|sclk_counter[2]                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_LDR:ldr|altera_up_avalon_adv_adc:ADC_CTRL|sclk_counter[2]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|E_shift_rot_result[1]                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|E_shift_rot_result[1]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|E_shift_rot_result[2]                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|E_shift_rot_result[2]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|E_shift_rot_result[8]                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|E_shift_rot_result[8]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|E_shift_rot_result[10]                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|E_shift_rot_result[10]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|E_shift_rot_result[11]                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|E_shift_rot_result[11]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|E_shift_rot_result[13]                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|E_shift_rot_result[13]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|E_shift_rot_result[14]                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|E_shift_rot_result[14]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|E_shift_rot_result[15]                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|E_shift_rot_result[15]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|E_shift_rot_result[17]                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|E_shift_rot_result[17]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|E_shift_rot_result[18]                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|E_shift_rot_result[18]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|E_shift_rot_result[19]                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|E_shift_rot_result[19]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|E_shift_rot_result[23]                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|E_shift_rot_result[23]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|E_shift_rot_result[24]                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|E_shift_rot_result[24]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|E_shift_rot_result[25]                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|E_shift_rot_result[25]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|E_shift_rot_result[26]                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|E_shift_rot_result[26]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|E_shift_rot_result[27]                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|E_shift_rot_result[27]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|E_shift_rot_result[28]                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|E_shift_rot_result[28]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|E_src1[23]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|E_src1[23]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|F_pc[14]                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|F_pc[14]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|F_pc[16]                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|F_pc[16]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|F_pc[17]                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|F_pc[17]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|R_logic_op[0]                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|R_logic_op[0]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|R_logic_op[1]                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|R_logic_op[1]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|SISTEMA_Procesador1_cpu_nios2_oci:the_SISTEMA_Procesador1_cpu_nios2_oci|SISTEMA_Procesador1_cpu_nios2_oci_debug:the_SISTEMA_Procesador1_cpu_nios2_oci_debug|monitor_error                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|SISTEMA_Procesador1_cpu_nios2_oci:the_SISTEMA_Procesador1_cpu_nios2_oci|SISTEMA_Procesador1_cpu_nios2_oci_debug:the_SISTEMA_Procesador1_cpu_nios2_oci_debug|monitor_error~DUPLICATE                                                                                                                    ;                  ;                       ;
; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|SISTEMA_Procesador1_cpu_nios2_oci:the_SISTEMA_Procesador1_cpu_nios2_oci|SISTEMA_Procesador1_cpu_nios2_ocimem:the_SISTEMA_Procesador1_cpu_nios2_ocimem|MonAReg[2]                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|SISTEMA_Procesador1_cpu_nios2_oci:the_SISTEMA_Procesador1_cpu_nios2_oci|SISTEMA_Procesador1_cpu_nios2_ocimem:the_SISTEMA_Procesador1_cpu_nios2_ocimem|MonAReg[2]~DUPLICATE                                                                                                                             ;                  ;                       ;
; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|SISTEMA_Procesador1_cpu_nios2_oci:the_SISTEMA_Procesador1_cpu_nios2_oci|SISTEMA_Procesador1_cpu_nios2_ocimem:the_SISTEMA_Procesador1_cpu_nios2_ocimem|MonAReg[3]                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|SISTEMA_Procesador1_cpu_nios2_oci:the_SISTEMA_Procesador1_cpu_nios2_oci|SISTEMA_Procesador1_cpu_nios2_ocimem:the_SISTEMA_Procesador1_cpu_nios2_ocimem|MonAReg[3]~DUPLICATE                                                                                                                             ;                  ;                       ;
; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|W_alu_result[2]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|W_alu_result[2]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|W_alu_result[7]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|W_alu_result[7]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|W_alu_result[10]                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|W_alu_result[10]~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|W_alu_result[12]                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|W_alu_result[12]~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|W_bstatus_reg                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|W_bstatus_reg~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|W_cmp_result                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|W_cmp_result~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|W_estatus_reg                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|W_estatus_reg~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|av_ld_align_cycle[0]                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|av_ld_align_cycle[0]~DUPLICATE                                                                                                                                                                                                                                                                         ;                  ;                       ;
; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|av_ld_byte0_data[7]                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|av_ld_byte0_data[7]~DUPLICATE                                                                                                                                                                                                                                                                          ;                  ;                       ;
; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|av_ld_byte1_data[3]                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|av_ld_byte1_data[3]~DUPLICATE                                                                                                                                                                                                                                                                          ;                  ;                       ;
; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|av_ld_byte1_data[4]                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|av_ld_byte1_data[4]~DUPLICATE                                                                                                                                                                                                                                                                          ;                  ;                       ;
; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|av_ld_byte3_data[0]                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|av_ld_byte3_data[0]~DUPLICATE                                                                                                                                                                                                                                                                          ;                  ;                       ;
; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|av_ld_byte3_data[5]                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|av_ld_byte3_data[5]~DUPLICATE                                                                                                                                                                                                                                                                          ;                  ;                       ;
; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|d_write                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|d_write~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|d_writedata[2]                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|d_writedata[2]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|d_writedata[6]                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|d_writedata[6]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|d_writedata[7]                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|d_writedata[7]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|d_writedata[16]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|d_writedata[16]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|hbreak_enabled                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|hbreak_enabled~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|i_read                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|i_read~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|E_shift_rot_result[0]                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|E_shift_rot_result[0]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|E_shift_rot_result[3]                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|E_shift_rot_result[3]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|E_shift_rot_result[9]                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|E_shift_rot_result[9]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|E_shift_rot_result[11]                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|E_shift_rot_result[11]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|E_shift_rot_result[13]                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|E_shift_rot_result[13]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|E_shift_rot_result[14]                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|E_shift_rot_result[14]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|E_shift_rot_result[15]                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|E_shift_rot_result[15]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|E_shift_rot_result[20]                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|E_shift_rot_result[20]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|E_shift_rot_result[22]                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|E_shift_rot_result[22]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|E_shift_rot_result[23]                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|E_shift_rot_result[23]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|E_shift_rot_result[28]                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|E_shift_rot_result[28]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|E_shift_rot_result[31]                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|E_shift_rot_result[31]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|E_src1[20]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|E_src1[20]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|E_src1[26]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|E_src1[26]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|E_src1[29]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|E_src1[29]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|F_pc[4]                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|F_pc[4]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|F_pc[10]                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|F_pc[10]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|F_pc[13]                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|F_pc[13]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|F_pc[14]                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|F_pc[14]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|R_logic_op[1]                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|R_logic_op[1]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_nios2_oci:the_SISTEMA_Procesador2_cpu_nios2_oci|SISTEMA_Procesador2_cpu_nios2_avalon_reg:the_SISTEMA_Procesador2_cpu_nios2_avalon_reg|oci_ienable[1]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_nios2_oci:the_SISTEMA_Procesador2_cpu_nios2_oci|SISTEMA_Procesador2_cpu_nios2_avalon_reg:the_SISTEMA_Procesador2_cpu_nios2_avalon_reg|oci_ienable[1]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_nios2_oci:the_SISTEMA_Procesador2_cpu_nios2_oci|SISTEMA_Procesador2_cpu_nios2_oci_debug:the_SISTEMA_Procesador2_cpu_nios2_oci_debug|monitor_error                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_nios2_oci:the_SISTEMA_Procesador2_cpu_nios2_oci|SISTEMA_Procesador2_cpu_nios2_oci_debug:the_SISTEMA_Procesador2_cpu_nios2_oci_debug|monitor_error~DUPLICATE                                                                                                                    ;                  ;                       ;
; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_nios2_oci:the_SISTEMA_Procesador2_cpu_nios2_oci|SISTEMA_Procesador2_cpu_nios2_ocimem:the_SISTEMA_Procesador2_cpu_nios2_ocimem|MonAReg[2]                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_nios2_oci:the_SISTEMA_Procesador2_cpu_nios2_oci|SISTEMA_Procesador2_cpu_nios2_ocimem:the_SISTEMA_Procesador2_cpu_nios2_ocimem|MonAReg[2]~DUPLICATE                                                                                                                             ;                  ;                       ;
; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_nios2_oci:the_SISTEMA_Procesador2_cpu_nios2_oci|SISTEMA_Procesador2_cpu_nios2_ocimem:the_SISTEMA_Procesador2_cpu_nios2_ocimem|MonAReg[4]                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_nios2_oci:the_SISTEMA_Procesador2_cpu_nios2_oci|SISTEMA_Procesador2_cpu_nios2_ocimem:the_SISTEMA_Procesador2_cpu_nios2_ocimem|MonAReg[4]~DUPLICATE                                                                                                                             ;                  ;                       ;
; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_nios2_oci:the_SISTEMA_Procesador2_cpu_nios2_oci|SISTEMA_Procesador2_cpu_nios2_ocimem:the_SISTEMA_Procesador2_cpu_nios2_ocimem|MonDReg[9]                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_nios2_oci:the_SISTEMA_Procesador2_cpu_nios2_oci|SISTEMA_Procesador2_cpu_nios2_ocimem:the_SISTEMA_Procesador2_cpu_nios2_ocimem|MonDReg[9]~DUPLICATE                                                                                                                             ;                  ;                       ;
; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_nios2_oci:the_SISTEMA_Procesador2_cpu_nios2_oci|SISTEMA_Procesador2_cpu_nios2_ocimem:the_SISTEMA_Procesador2_cpu_nios2_ocimem|MonDReg[17]                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_nios2_oci:the_SISTEMA_Procesador2_cpu_nios2_oci|SISTEMA_Procesador2_cpu_nios2_ocimem:the_SISTEMA_Procesador2_cpu_nios2_ocimem|MonDReg[17]~DUPLICATE                                                                                                                            ;                  ;                       ;
; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_nios2_oci:the_SISTEMA_Procesador2_cpu_nios2_oci|SISTEMA_Procesador2_cpu_nios2_ocimem:the_SISTEMA_Procesador2_cpu_nios2_ocimem|MonDReg[31]                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_nios2_oci:the_SISTEMA_Procesador2_cpu_nios2_oci|SISTEMA_Procesador2_cpu_nios2_ocimem:the_SISTEMA_Procesador2_cpu_nios2_ocimem|MonDReg[31]~DUPLICATE                                                                                                                            ;                  ;                       ;
; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_nios2_oci:the_SISTEMA_Procesador2_cpu_nios2_oci|SISTEMA_Procesador2_cpu_nios2_ocimem:the_SISTEMA_Procesador2_cpu_nios2_ocimem|jtag_ram_rd_d1                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_nios2_oci:the_SISTEMA_Procesador2_cpu_nios2_oci|SISTEMA_Procesador2_cpu_nios2_ocimem:the_SISTEMA_Procesador2_cpu_nios2_ocimem|jtag_ram_rd_d1~DUPLICATE                                                                                                                         ;                  ;                       ;
; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_nios2_oci:the_SISTEMA_Procesador2_cpu_nios2_oci|address[6]                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_nios2_oci:the_SISTEMA_Procesador2_cpu_nios2_oci|address[6]~DUPLICATE                                                                                                                                                                                                           ;                  ;                       ;
; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|W_ienable_reg[1]                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|W_ienable_reg[1]~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|av_ld_byte0_data[7]                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|av_ld_byte0_data[7]~DUPLICATE                                                                                                                                                                                                                                                                          ;                  ;                       ;
; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|av_ld_byte1_data[3]                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|av_ld_byte1_data[3]~DUPLICATE                                                                                                                                                                                                                                                                          ;                  ;                       ;
; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|av_ld_byte1_data[5]                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|av_ld_byte1_data[5]~DUPLICATE                                                                                                                                                                                                                                                                          ;                  ;                       ;
; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|av_ld_byte2_data[7]                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|av_ld_byte2_data[7]~DUPLICATE                                                                                                                                                                                                                                                                          ;                  ;                       ;
; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|av_ld_byte3_data[0]                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|av_ld_byte3_data[0]~DUPLICATE                                                                                                                                                                                                                                                                          ;                  ;                       ;
; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|av_ld_byte3_data[3]                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|av_ld_byte3_data[3]~DUPLICATE                                                                                                                                                                                                                                                                          ;                  ;                       ;
; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|av_ld_byte3_data[4]                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|av_ld_byte3_data[4]~DUPLICATE                                                                                                                                                                                                                                                                          ;                  ;                       ;
; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|av_ld_byte3_data[7]                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|av_ld_byte3_data[7]~DUPLICATE                                                                                                                                                                                                                                                                          ;                  ;                       ;
; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|d_read                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|d_read~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|d_writedata[1]                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|d_writedata[1]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|d_writedata[19]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|d_writedata[19]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|i_read                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|i_read~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; SISTEMA_SDRAM:sdram|SISTEMA_SDRAM_input_efifo_module:the_SISTEMA_SDRAM_input_efifo_module|entries[0]                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_SDRAM:sdram|SISTEMA_SDRAM_input_efifo_module:the_SISTEMA_SDRAM_input_efifo_module|entries[0]~DUPLICATE                                                                                                                                                                                                                                                     ;                  ;                       ;
; SISTEMA_SDRAM:sdram|active_addr[13]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_SDRAM:sdram|active_addr[13]~DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; SISTEMA_SDRAM:sdram|i_addr[12]                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_SDRAM:sdram|i_addr[12]~DUPLICATE                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; SISTEMA_SDRAM:sdram|i_state.011                                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_SDRAM:sdram|i_state.011~DUPLICATE                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; SISTEMA_SDRAM:sdram|init_done                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_SDRAM:sdram|init_done~DUPLICATE                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; SISTEMA_SDRAM:sdram|m_state.000001000                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_SDRAM:sdram|m_state.000001000~DUPLICATE                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; SISTEMA_SDRAM:sdram|m_state.000100000                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_SDRAM:sdram|m_state.000100000~DUPLICATE                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; SISTEMA_SDRAM:sdram|refresh_counter[0]                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_SDRAM:sdram|refresh_counter[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; SISTEMA_SDRAM:sdram|refresh_counter[7]                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_SDRAM:sdram|refresh_counter[7]~DUPLICATE                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; SISTEMA_TIMER:timer|control_register[0]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_TIMER:timer|control_register[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; SISTEMA_TIMER:timer|counter_is_running                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_TIMER:timer|counter_is_running~DUPLICATE                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; SISTEMA_TIMER:timer|internal_counter[5]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_TIMER:timer|internal_counter[5]~DUPLICATE                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; SISTEMA_TIMER:timer|internal_counter[12]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_TIMER:timer|internal_counter[12]~DUPLICATE                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; SISTEMA_TIMER:timer|internal_counter[13]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_TIMER:timer|internal_counter[13]~DUPLICATE                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; SISTEMA_TIMER:timer|internal_counter[17]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_TIMER:timer|internal_counter[17]~DUPLICATE                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; SISTEMA_TIMER:timer|internal_counter[21]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_TIMER:timer|internal_counter[21]~DUPLICATE                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; SISTEMA_TIMER:timer|internal_counter[26]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_TIMER:timer|internal_counter[26]~DUPLICATE                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; SISTEMA_TIMER:timer|internal_counter[27]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_TIMER:timer|internal_counter[27]~DUPLICATE                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; SISTEMA_TIMER:timer|internal_counter[31]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_TIMER:timer|internal_counter[31]~DUPLICATE                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; SISTEMA_TIMER:timer|period_l_register[1]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_TIMER:timer|period_l_register[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; SISTEMA_mm_interconnect_0:mm_interconnect_0|SISTEMA_mm_interconnect_0_cmd_mux_001:cmd_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_mm_interconnect_0:mm_interconnect_0|SISTEMA_mm_interconnect_0_cmd_mux_001:cmd_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[0]~DUPLICATE                                                                                                                                                                                                           ;                  ;                       ;
; SISTEMA_mm_interconnect_0:mm_interconnect_0|SISTEMA_mm_interconnect_0_cmd_mux_001:cmd_mux_006|saved_grant[0]                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_mm_interconnect_0:mm_interconnect_0|SISTEMA_mm_interconnect_0_cmd_mux_001:cmd_mux_006|saved_grant[0]~DUPLICATE                                                                                                                                                                                                                                             ;                  ;                       ;
; SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo|mem[0][85]                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo|mem[0][85]~DUPLICATE                                                                                                                                                                                                                                  ;                  ;                       ;
; SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo|mem_used[0]~DUPLICATE                                                                                                                                                                                                                                 ;                  ;                       ;
; SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:procesador1_debug_mem_slave_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:procesador1_debug_mem_slave_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                                                 ;                  ;                       ;
; SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|internal_out_valid                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|internal_out_valid~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sram2_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sram2_s1_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                                                                    ;                  ;                       ;
; SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:procesador1_instruction_master_translator|read_accepted                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:procesador1_instruction_master_translator|read_accepted~DUPLICATE                                                                                                                                                                                                                      ;                  ;                       ;
; SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:procesador2_data_master_translator|read_accepted                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:procesador2_data_master_translator|read_accepted~DUPLICATE                                                                                                                                                                                                                             ;                  ;                       ;
; SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:procesador2_data_master_translator|write_accepted                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:procesador2_data_master_translator|write_accepted~DUPLICATE                                                                                                                                                                                                                            ;                  ;                       ;
; SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|read_latency_shift_reg[0]                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|read_latency_shift_reg[0]~DUPLICATE                                                                                                                                                                                                              ;                  ;                       ;
; SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:procesador1_debug_mem_slave_translator|av_readdata_pre[29]                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:procesador1_debug_mem_slave_translator|av_readdata_pre[29]~DUPLICATE                                                                                                                                                                                                                    ;                  ;                       ;
; SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:procesador2_debug_mem_slave_translator|av_readdata_pre[2]                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:procesador2_debug_mem_slave_translator|av_readdata_pre[2]~DUPLICATE                                                                                                                                                                                                                     ;                  ;                       ;
; SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:procesador2_debug_mem_slave_translator|av_readdata_pre[6]                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:procesador2_debug_mem_slave_translator|av_readdata_pre[6]~DUPLICATE                                                                                                                                                                                                                     ;                  ;                       ;
; SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:procesador2_debug_mem_slave_translator|av_readdata_pre[7]                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:procesador2_debug_mem_slave_translator|av_readdata_pre[7]~DUPLICATE                                                                                                                                                                                                                     ;                  ;                       ;
; SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:procesador2_debug_mem_slave_translator|av_readdata_pre[13]                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:procesador2_debug_mem_slave_translator|av_readdata_pre[13]~DUPLICATE                                                                                                                                                                                                                    ;                  ;                       ;
; SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:procesador2_debug_mem_slave_translator|av_readdata_pre[26]                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:procesador2_debug_mem_slave_translator|av_readdata_pre[26]~DUPLICATE                                                                                                                                                                                                                    ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[5]                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[5]~DUPLICATE                             ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[8]                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[8]~DUPLICATE                          ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[1]              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[1]~DUPLICATE              ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[1] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[1]~DUPLICATE ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2]~DUPLICATE ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3]~DUPLICATE ;                  ;                       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                                         ;
+-----------------------------+----------------+--------------+----------------------------------+---------------+----------------------------+
; Name                        ; Ignored Entity ; Ignored From ; Ignored To                       ; Ignored Value ; Ignored Source             ;
+-----------------------------+----------------+--------------+----------------------------------+---------------+----------------------------+
; Location                    ;                ;              ; fc28_external_connection_export  ; PIN_AA12      ; QSF Assignment             ;
; Location                    ;                ;              ; fc_28_external_connection_export ; PIN_W15       ; QSF Assignment             ;
; Location                    ;                ;              ; hex3_0_export[0]                 ; PIN_W17       ; QSF Assignment             ;
; Location                    ;                ;              ; hex3_0_export[10]                ; PIN_AD17      ; QSF Assignment             ;
; Location                    ;                ;              ; hex3_0_export[11]                ; PIN_AE18      ; QSF Assignment             ;
; Location                    ;                ;              ; hex3_0_export[12]                ; PIN_AE17      ; QSF Assignment             ;
; Location                    ;                ;              ; hex3_0_export[13]                ; PIN_V17       ; QSF Assignment             ;
; Location                    ;                ;              ; hex3_0_export[14]                ; PIN_AA21      ; QSF Assignment             ;
; Location                    ;                ;              ; hex3_0_export[15]                ; PIN_AB17      ; QSF Assignment             ;
; Location                    ;                ;              ; hex3_0_export[16]                ; PIN_AA18      ; QSF Assignment             ;
; Location                    ;                ;              ; hex3_0_export[17]                ; PIN_Y17       ; QSF Assignment             ;
; Location                    ;                ;              ; hex3_0_export[18]                ; PIN_Y18       ; QSF Assignment             ;
; Location                    ;                ;              ; hex3_0_export[19]                ; PIN_AF18      ; QSF Assignment             ;
; Location                    ;                ;              ; hex3_0_export[1]                 ; PIN_V18       ; QSF Assignment             ;
; Location                    ;                ;              ; hex3_0_export[20]                ; PIN_W16       ; QSF Assignment             ;
; Location                    ;                ;              ; hex3_0_export[21]                ; PIN_Y19       ; QSF Assignment             ;
; Location                    ;                ;              ; hex3_0_export[22]                ; PIN_W19       ; QSF Assignment             ;
; Location                    ;                ;              ; hex3_0_export[23]                ; PIN_AD19      ; QSF Assignment             ;
; Location                    ;                ;              ; hex3_0_export[24]                ; PIN_AA20      ; QSF Assignment             ;
; Location                    ;                ;              ; hex3_0_export[25]                ; PIN_AC20      ; QSF Assignment             ;
; Location                    ;                ;              ; hex3_0_export[26]                ; PIN_AA19      ; QSF Assignment             ;
; Location                    ;                ;              ; hex3_0_export[27]                ; PIN_AD20      ; QSF Assignment             ;
; Location                    ;                ;              ; hex3_0_export[2]                 ; PIN_AG17      ; QSF Assignment             ;
; Location                    ;                ;              ; hex3_0_export[3]                 ; PIN_AG16      ; QSF Assignment             ;
; Location                    ;                ;              ; hex3_0_export[4]                 ; PIN_AH17      ; QSF Assignment             ;
; Location                    ;                ;              ; hex3_0_export[5]                 ; PIN_AG18      ; QSF Assignment             ;
; Location                    ;                ;              ; hex3_0_export[6]                 ; PIN_AH18      ; QSF Assignment             ;
; Location                    ;                ;              ; hex3_0_export[7]                 ; PIN_AF16      ; QSF Assignment             ;
; Location                    ;                ;              ; hex3_0_export[8]                 ; PIN_V16       ; QSF Assignment             ;
; Location                    ;                ;              ; hex3_0_export[9]                 ; PIN_AE16      ; QSF Assignment             ;
; Location                    ;                ;              ; hex5_4_export[0]                 ; PIN_AD21      ; QSF Assignment             ;
; Location                    ;                ;              ; hex5_4_export[10]                ; PIN_AG20      ; QSF Assignment             ;
; Location                    ;                ;              ; hex5_4_export[11]                ; PIN_AE19      ; QSF Assignment             ;
; Location                    ;                ;              ; hex5_4_export[12]                ; PIN_AF19      ; QSF Assignment             ;
; Location                    ;                ;              ; hex5_4_export[13]                ; PIN_AB21      ; QSF Assignment             ;
; Location                    ;                ;              ; hex5_4_export[1]                 ; PIN_AG22      ; QSF Assignment             ;
; Location                    ;                ;              ; hex5_4_export[2]                 ; PIN_AE22      ; QSF Assignment             ;
; Location                    ;                ;              ; hex5_4_export[3]                 ; PIN_AE23      ; QSF Assignment             ;
; Location                    ;                ;              ; hex5_4_export[4]                 ; PIN_AG23      ; QSF Assignment             ;
; Location                    ;                ;              ; hex5_4_export[5]                 ; PIN_AF23      ; QSF Assignment             ;
; Location                    ;                ;              ; hex5_4_export[6]                 ; PIN_AH22      ; QSF Assignment             ;
; Location                    ;                ;              ; hex5_4_export[7]                 ; PIN_AF21      ; QSF Assignment             ;
; Location                    ;                ;              ; hex5_4_export[8]                 ; PIN_AG21      ; QSF Assignment             ;
; Location                    ;                ;              ; hex5_4_export[9]                 ; PIN_AF20      ; QSF Assignment             ;
; Location                    ;                ;              ; led_export[0]                    ; PIN_AA24      ; QSF Assignment             ;
; Location                    ;                ;              ; led_export[1]                    ; PIN_AB23      ; QSF Assignment             ;
; Location                    ;                ;              ; led_export[2]                    ; PIN_AC23      ; QSF Assignment             ;
; Location                    ;                ;              ; led_export[3]                    ; PIN_AD24      ; QSF Assignment             ;
; Location                    ;                ;              ; led_export[4]                    ; PIN_AG25      ; QSF Assignment             ;
; Location                    ;                ;              ; led_export[5]                    ; PIN_AF25      ; QSF Assignment             ;
; Location                    ;                ;              ; led_export[6]                    ; PIN_AE24      ; QSF Assignment             ;
; Location                    ;                ;              ; led_export[7]                    ; PIN_AF24      ; QSF Assignment             ;
; Location                    ;                ;              ; led_export[8]                    ; PIN_AB22      ; QSF Assignment             ;
; Location                    ;                ;              ; led_export[9]                    ; PIN_AC22      ; QSF Assignment             ;
; Location                    ;                ;              ; pb_export[0]                     ; PIN_AK4       ; QSF Assignment             ;
; Location                    ;                ;              ; pb_export[1]                     ; PIN_AA14      ; QSF Assignment             ;
; Location                    ;                ;              ; pb_export[2]                     ; PIN_AA15      ; QSF Assignment             ;
; Location                    ;                ;              ; sw_export[0]                     ; PIN_AB30      ; QSF Assignment             ;
; Location                    ;                ;              ; sw_export[1]                     ; PIN_Y27       ; QSF Assignment             ;
; Location                    ;                ;              ; sw_export[2]                     ; PIN_AB28      ; QSF Assignment             ;
; Location                    ;                ;              ; sw_export[3]                     ; PIN_AC30      ; QSF Assignment             ;
; Location                    ;                ;              ; sw_export[4]                     ; PIN_W25       ; QSF Assignment             ;
; Location                    ;                ;              ; sw_export[5]                     ; PIN_V25       ; QSF Assignment             ;
; Location                    ;                ;              ; sw_export[6]                     ; PIN_AC28      ; QSF Assignment             ;
; Location                    ;                ;              ; sw_export[7]                     ; PIN_AD30      ; QSF Assignment             ;
; Location                    ;                ;              ; sw_export[8]                     ; PIN_AC29      ; QSF Assignment             ;
; Location                    ;                ;              ; sw_export[9]                     ; PIN_AA30      ; QSF Assignment             ;
; Fast Input Register         ; SISTEMA_SDRAM  ;              ; za_data[0]~reg0                  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; SISTEMA_SDRAM  ;              ; za_data[10]~reg0                 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; SISTEMA_SDRAM  ;              ; za_data[11]~reg0                 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; SISTEMA_SDRAM  ;              ; za_data[12]~reg0                 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; SISTEMA_SDRAM  ;              ; za_data[13]~reg0                 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; SISTEMA_SDRAM  ;              ; za_data[14]~reg0                 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; SISTEMA_SDRAM  ;              ; za_data[15]~reg0                 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; SISTEMA_SDRAM  ;              ; za_data[1]~reg0                  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; SISTEMA_SDRAM  ;              ; za_data[2]~reg0                  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; SISTEMA_SDRAM  ;              ; za_data[3]~reg0                  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; SISTEMA_SDRAM  ;              ; za_data[4]~reg0                  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; SISTEMA_SDRAM  ;              ; za_data[5]~reg0                  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; SISTEMA_SDRAM  ;              ; za_data[6]~reg0                  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; SISTEMA_SDRAM  ;              ; za_data[7]~reg0                  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; SISTEMA_SDRAM  ;              ; za_data[8]~reg0                  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; SISTEMA_SDRAM  ;              ; za_data[9]~reg0                  ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; SISTEMA_SDRAM  ;              ; m_data[0]                        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; SISTEMA_SDRAM  ;              ; m_data[10]                       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; SISTEMA_SDRAM  ;              ; m_data[11]                       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; SISTEMA_SDRAM  ;              ; m_data[12]                       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; SISTEMA_SDRAM  ;              ; m_data[13]                       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; SISTEMA_SDRAM  ;              ; m_data[14]                       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; SISTEMA_SDRAM  ;              ; m_data[15]                       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; SISTEMA_SDRAM  ;              ; m_data[1]                        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; SISTEMA_SDRAM  ;              ; m_data[2]                        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; SISTEMA_SDRAM  ;              ; m_data[3]                        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; SISTEMA_SDRAM  ;              ; m_data[4]                        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; SISTEMA_SDRAM  ;              ; m_data[5]                        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; SISTEMA_SDRAM  ;              ; m_data[6]                        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; SISTEMA_SDRAM  ;              ; m_data[7]                        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; SISTEMA_SDRAM  ;              ; m_data[8]                        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; SISTEMA_SDRAM  ;              ; m_data[9]                        ; ON            ; Compiler or HDL Assignment ;
+-----------------------------+----------------+--------------+----------------------------------+---------------+----------------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 5944 ) ; 0.00 % ( 0 / 5944 )        ; 0.00 % ( 0 / 5944 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 5944 ) ; 0.00 % ( 0 / 5944 )        ; 0.00 % ( 0 / 5944 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 5694 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 228 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 22 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Estudiante/Desktop/ProyectoMauricio/PROYECTOBE/output_files/ACTIVIDAD5.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 1,856 / 41,910        ; 4 %   ;
; ALMs needed [=A-B+C]                                        ; 1,856                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 2,112 / 41,910        ; 5 %   ;
;         [a] ALMs used for LUT logic and registers           ; 795                   ;       ;
;         [b] ALMs used for LUT logic                         ; 956                   ;       ;
;         [c] ALMs used for registers                         ; 361                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 283 / 41,910          ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 27 / 41,910           ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ;       ;
;         [c] Due to LAB input limits                         ; 27                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 313 / 4,191           ; 7 %   ;
;     -- Logic LABs                                           ; 313                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 2,953                 ;       ;
;     -- 7 input functions                                    ; 48                    ;       ;
;     -- 6 input functions                                    ; 540                   ;       ;
;     -- 5 input functions                                    ; 679                   ;       ;
;     -- 4 input functions                                    ; 531                   ;       ;
;     -- <=3 input functions                                  ; 1,155                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 418                   ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 2,477                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 2,310 / 83,820        ; 3 %   ;
;         -- Secondary logic registers                        ; 167 / 83,820          ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 2,334                 ;       ;
;         -- Routing optimization registers                   ; 143                   ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 46 / 499              ; 9 %   ;
;     -- Clock pins                                           ; 1 / 11                ; 9 %   ;
;     -- Dedicated input pins                                 ; 3 / 39                ; 8 %   ;
; I/O registers                                               ; 69                    ;       ;
;                                                             ;                       ;       ;
; Hard processor system peripheral utilization                ;                       ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )         ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )         ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )         ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )         ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )         ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )         ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )         ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )         ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )         ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )         ;       ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 265 / 553             ; 48 %  ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 2,069,632 / 5,662,720 ; 37 %  ;
; Total block memory implementation bits                      ; 2,713,600 / 5,662,720 ; 48 %  ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 0 / 112               ; 0 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 1 / 6                 ; 17 %  ;
; Global signals                                              ; 3                     ;       ;
;     -- Global clocks                                        ; 2 / 16                ; 13 %  ;
;     -- Quadrant clocks                                      ; 0 / 66                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100               ; 0 %   ;
; JTAGs                                                       ; 1 / 1                 ; 100 % ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Hard IPs                                                    ; 0 / 2                 ; 0 %   ;
; Standard RX PCSs                                            ; 0 / 9                 ; 0 %   ;
; HSSI PMA RX Deserializers                                   ; 0 / 9                 ; 0 %   ;
; Standard TX PCSs                                            ; 0 / 9                 ; 0 %   ;
; HSSI PMA TX Serializers                                     ; 0 / 9                 ; 0 %   ;
; Channel PLLs                                                ; 0 / 9                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 3.4% / 3.5% / 3.2%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 20.5% / 21.2% / 18.5% ;       ;
; Maximum fan-out                                             ; 2589                  ;       ;
; Highest non-global fan-out                                  ; 1517                  ;       ;
; Total fan-out                                               ; 26945                 ;       ;
; Average fan-out                                             ; 4.27                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                 ;
+-------------------------------------------------------------+-----------------------+----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; sld_hub:auto_hub     ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 1773 / 41910 ( 4 % )  ; 83 / 41910 ( < 1 % ) ; 0 / 41910 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 1773                  ; 83                   ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 2019 / 41910 ( 5 % )  ; 93 / 41910 ( < 1 % ) ; 0 / 41910 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 763                   ; 32                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 909                   ; 47                   ; 0                              ;
;         [c] ALMs used for registers                         ; 347                   ; 14                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                    ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 273 / 41910 ( < 1 % ) ; 10 / 41910 ( < 1 % ) ; 0 / 41910 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 27 / 41910 ( < 1 % )  ; 0 / 41910 ( 0 % )    ; 0 / 41910 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                    ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ; 0                    ; 0                              ;
;         [c] Due to LAB input limits                         ; 27                    ; 0                    ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                  ; Low                            ;
;                                                             ;                       ;                      ;                                ;
; Total LABs:  partially or completely used                   ; 304 / 4191 ( 7 % )    ; 14 / 4191 ( < 1 % )  ; 0 / 4191 ( 0 % )               ;
;     -- Logic LABs                                           ; 304                   ; 14                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Combinational ALUT usage for logic                          ; 2816                  ; 137                  ; 0                              ;
;     -- 7 input functions                                    ; 48                    ; 0                    ; 0                              ;
;     -- 6 input functions                                    ; 511                   ; 29                   ; 0                              ;
;     -- 5 input functions                                    ; 655                   ; 24                   ; 0                              ;
;     -- 4 input functions                                    ; 513                   ; 18                   ; 0                              ;
;     -- <=3 input functions                                  ; 1089                  ; 66                   ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 415                   ; 3                    ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                    ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                    ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                    ; 0                              ;
;     -- By type:                                             ;                       ;                      ;                                ;
;         -- Primary logic registers                          ; 2219 / 83820 ( 3 % )  ; 91 / 83820 ( < 1 % ) ; 0 / 83820 ( 0 % )              ;
;         -- Secondary logic registers                        ; 161 / 83820 ( < 1 % ) ; 6 / 83820 ( < 1 % )  ; 0 / 83820 ( 0 % )              ;
;     -- By function:                                         ;                       ;                      ;                                ;
;         -- Design implementation registers                  ; 2243                  ; 91                   ; 0                              ;
;         -- Routing optimization registers                   ; 137                   ; 6                    ; 0                              ;
;                                                             ;                       ;                      ;                                ;
;                                                             ;                       ;                      ;                                ;
; Virtual pins                                                ; 0                     ; 0                    ; 0                              ;
; I/O pins                                                    ; 43                    ; 0                    ; 3                              ;
; I/O registers                                               ; 69                    ; 0                    ; 0                              ;
; Total block memory bits                                     ; 2069632               ; 0                    ; 0                              ;
; Total block memory implementation bits                      ; 2713600               ; 0                    ; 0                              ;
; JTAG                                                        ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )        ; 1 / 1 ( 100 % )                ;
; M10K block                                                  ; 265 / 553 ( 47 % )    ; 0 / 553 ( 0 % )      ; 0 / 553 ( 0 % )                ;
; Clock enable block                                          ; 0 / 116 ( 0 % )       ; 0 / 116 ( 0 % )      ; 2 / 116 ( 1 % )                ;
; Double data rate I/O input circuitry                        ; 16 / 400 ( 4 % )      ; 0 / 400 ( 0 % )      ; 0 / 400 ( 0 % )                ;
; Double data rate I/O output circuitry                       ; 37 / 400 ( 9 % )      ; 0 / 400 ( 0 % )      ; 0 / 400 ( 0 % )                ;
; Double data rate I/O output enable circuitry                ; 16 / 425 ( 3 % )      ; 0 / 425 ( 0 % )      ; 0 / 425 ( 0 % )                ;
; Fractional PLL                                              ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )        ; 1 / 6 ( 16 % )                 ;
; PLL Output Counter                                          ; 0 / 54 ( 0 % )        ; 0 / 54 ( 0 % )       ; 2 / 54 ( 3 % )                 ;
; PLL Reconfiguration Block                                   ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )        ; 1 / 6 ( 16 % )                 ;
; PLL Reference Clock Select Block                            ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )        ; 1 / 6 ( 16 % )                 ;
;                                                             ;                       ;                      ;                                ;
; Connections                                                 ;                       ;                      ;                                ;
;     -- Input Connections                                    ; 3053                  ; 152                  ; 2                              ;
;     -- Registered Input Connections                         ; 2509                  ; 105                  ; 0                              ;
;     -- Output Connections                                   ; 30                    ; 302                  ; 2875                           ;
;     -- Registered Output Connections                        ; 10                    ; 302                  ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Internal Connections                                        ;                       ;                      ;                                ;
;     -- Total Connections                                    ; 29999                 ; 1137                 ; 2935                           ;
;     -- Registered Connections                               ; 12872                 ; 860                  ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; External Connections                                        ;                       ;                      ;                                ;
;     -- Top                                                  ; 32                    ; 313                  ; 2738                           ;
;     -- sld_hub:auto_hub                                     ; 313                   ; 2                    ; 139                            ;
;     -- hard_block:auto_generated_inst                       ; 2738                  ; 139                  ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Partition Interface                                         ;                       ;                      ;                                ;
;     -- Input Ports                                          ; 78                    ; 87                   ; 7                              ;
;     -- Output Ports                                         ; 37                    ; 104                  ; 12                             ;
;     -- Bidir Ports                                          ; 16                    ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Registered Ports                                            ;                       ;                      ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 3                    ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 60                   ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Port Connectivity                                           ;                       ;                      ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 3                    ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 29                   ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                    ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 68                   ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 73                   ; 1                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 74                   ; 0                              ;
+-------------------------------------------------------------+-----------------------+----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                                 ;
+-----------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name                        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-----------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; clk_clk                     ; AF14  ; 3B       ; 32           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; ldr_external_interface_dout ; V23   ; 5A       ; 89           ; 15           ; 3            ; 9                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; reset_reset_n               ; AJ4   ; 3B       ; 22           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
+-----------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-----------------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name                        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-----------------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; clk_sdram_clk               ; AH12  ; 3B       ; 38           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ldr_external_interface_cs_n ; Y21   ; 5A       ; 89           ; 6            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ldr_external_interface_din  ; W22   ; 5A       ; 89           ; 8            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ldr_external_interface_sclk ; W24   ; 5A       ; 89           ; 15           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; pll_locked_export           ; AH4   ; 3A       ; 6            ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; sdram_wire_addr[0]          ; AK14  ; 3B       ; 40           ; 0            ; 51           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sdram_wire_addr[10]         ; AG12  ; 3B       ; 26           ; 0            ; 40           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sdram_wire_addr[11]         ; AH13  ; 3B       ; 30           ; 0            ; 0            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sdram_wire_addr[12]         ; AJ14  ; 3B       ; 40           ; 0            ; 34           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sdram_wire_addr[1]          ; AH14  ; 3B       ; 30           ; 0            ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sdram_wire_addr[2]          ; AG15  ; 3B       ; 38           ; 0            ; 0            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sdram_wire_addr[3]          ; AE14  ; 3B       ; 24           ; 0            ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sdram_wire_addr[4]          ; AB15  ; 3B       ; 28           ; 0            ; 0            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sdram_wire_addr[5]          ; AC14  ; 3B       ; 28           ; 0            ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sdram_wire_addr[6]          ; AD14  ; 3B       ; 24           ; 0            ; 0            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sdram_wire_addr[7]          ; AF15  ; 3B       ; 32           ; 0            ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sdram_wire_addr[8]          ; AH15  ; 3B       ; 38           ; 0            ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sdram_wire_addr[9]          ; AG13  ; 3B       ; 26           ; 0            ; 57           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sdram_wire_ba[0]            ; AF13  ; 3B       ; 22           ; 0            ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sdram_wire_ba[1]            ; AJ12  ; 3B       ; 38           ; 0            ; 51           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sdram_wire_cas_n            ; AF11  ; 3B       ; 18           ; 0            ; 40           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sdram_wire_cke              ; AK13  ; 3B       ; 36           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sdram_wire_cs_n             ; AG11  ; 3B       ; 18           ; 0            ; 57           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sdram_wire_dqm[0]           ; AB13  ; 3B       ; 20           ; 0            ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sdram_wire_dqm[1]           ; AK12  ; 3B       ; 36           ; 0            ; 34           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sdram_wire_ras_n            ; AE13  ; 3B       ; 22           ; 0            ; 0            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sdram_wire_we_n             ; AA13  ; 3B       ; 20           ; 0            ; 0            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+-----------------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+--------------------------------------+
; Name              ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Input Termination ; Output Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group                  ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+--------------------------------------+
; sdram_wire_dq[0]  ; AK6   ; 3B       ; 24           ; 0            ; 51           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SISTEMA_SDRAM:sdram|oe               ;
; sdram_wire_dq[10] ; AJ9   ; 3B       ; 30           ; 0            ; 34           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SISTEMA_SDRAM:sdram|oe~_Duplicate_10 ;
; sdram_wire_dq[11] ; AH9   ; 3B       ; 18           ; 0            ; 91           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SISTEMA_SDRAM:sdram|oe~_Duplicate_11 ;
; sdram_wire_dq[12] ; AH8   ; 3B       ; 32           ; 0            ; 51           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SISTEMA_SDRAM:sdram|oe~_Duplicate_12 ;
; sdram_wire_dq[13] ; AH7   ; 3B       ; 32           ; 0            ; 34           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SISTEMA_SDRAM:sdram|oe~_Duplicate_13 ;
; sdram_wire_dq[14] ; AJ6   ; 3B       ; 26           ; 0            ; 74           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SISTEMA_SDRAM:sdram|oe~_Duplicate_14 ;
; sdram_wire_dq[15] ; AJ5   ; 3B       ; 24           ; 0            ; 34           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SISTEMA_SDRAM:sdram|oe~_Duplicate_15 ;
; sdram_wire_dq[1]  ; AJ7   ; 3B       ; 26           ; 0            ; 91           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SISTEMA_SDRAM:sdram|oe~_Duplicate_1  ;
; sdram_wire_dq[2]  ; AK7   ; 3B       ; 28           ; 0            ; 34           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SISTEMA_SDRAM:sdram|oe~_Duplicate_2  ;
; sdram_wire_dq[3]  ; AK8   ; 3B       ; 28           ; 0            ; 51           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SISTEMA_SDRAM:sdram|oe~_Duplicate_3  ;
; sdram_wire_dq[4]  ; AK9   ; 3B       ; 30           ; 0            ; 51           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SISTEMA_SDRAM:sdram|oe~_Duplicate_4  ;
; sdram_wire_dq[5]  ; AG10  ; 3B       ; 18           ; 0            ; 74           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SISTEMA_SDRAM:sdram|oe~_Duplicate_5  ;
; sdram_wire_dq[6]  ; AK11  ; 3B       ; 34           ; 0            ; 57           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SISTEMA_SDRAM:sdram|oe~_Duplicate_6  ;
; sdram_wire_dq[7]  ; AJ11  ; 3B       ; 34           ; 0            ; 40           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SISTEMA_SDRAM:sdram|oe~_Duplicate_7  ;
; sdram_wire_dq[8]  ; AH10  ; 3B       ; 34           ; 0            ; 74           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SISTEMA_SDRAM:sdram|oe~_Duplicate_8  ;
; sdram_wire_dq[9]  ; AJ10  ; 3B       ; 34           ; 0            ; 91           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SISTEMA_SDRAM:sdram|oe~_Duplicate_9  ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+--------------------------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; B2L      ; 0 / 14 ( 0 % )   ; --            ; --           ; --            ;
; B1L      ; 0 / 14 ( 0 % )   ; --            ; --           ; --            ;
; B0L      ; 0 / 14 ( 0 % )   ; --            ; --           ; --            ;
; 3A       ; 1 / 32 ( 3 % )   ; 3.3V          ; --           ; 3.3V          ;
; 3B       ; 41 / 48 ( 85 % ) ; 3.3V          ; --           ; 3.3V          ;
; 4A       ; 0 / 80 ( 0 % )   ; 3.3V          ; --           ; 3.3V          ;
; 5A       ; 4 / 32 ( 13 % )  ; 3.3V          ; --           ; 3.3V          ;
; 5B       ; 0 / 16 ( 0 % )   ; 3.3V          ; --           ; 3.3V          ;
; 6B       ; 0 / 44 ( 0 % )   ; 1.2V          ; --           ; 2.5V          ;
; 6A       ; 0 / 56 ( 0 % )   ; 1.2V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )   ; 3.3V          ; --           ; 3.3V          ;
; 7B       ; 0 / 22 ( 0 % )   ; 3.3V          ; --           ; 3.3V          ;
; 7C       ; 0 / 12 ( 0 % )   ; 3.3V          ; --           ; 3.3V          ;
; 7D       ; 0 / 14 ( 0 % )   ; 3.3V          ; --           ; 3.3V          ;
; 8A       ; 0 / 80 ( 0 % )   ; 3.3V          ; --           ; 3.3V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                  ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ; 493        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A4       ; 491        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 489        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 487        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; A8       ; 473        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 471        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 465        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ; 463        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A13      ; 461        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 455        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 447        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 439        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ; 425        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 423        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 415        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 411        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A23      ; 395        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A24      ; 391        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A25      ; 389        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A26      ; 382        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A28      ; 380        ; 7A             ; ^HPS_TRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A29      ; 378        ; 7A             ; ^HPS_TMS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ; 31         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ; 30         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AA6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA8      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 74         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 90         ; 3B             ; sdram_wire_we_n                 ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA14     ; 122        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA15     ; 120        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA16     ; 146        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA17     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 176        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 200        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ; 210        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA22     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA23     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA24     ; 228        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA25     ; 224        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA26     ; 252        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA27     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA28     ; 251        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA29     ;            ; 5B             ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AA30     ; 250        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ; 32         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ; 33         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB6      ;            ; --             ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB7      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB8      ; 43         ; 3A             ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB9      ; 42         ; 3A             ; altera_reserved_tdo             ; output ; 3.3-V LVTTL  ;                     ; --           ; N               ; no       ; Off          ;
; AB10     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AB11     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB12     ; 72         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB13     ; 88         ; 3B             ; sdram_wire_dqm[0]               ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB14     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB15     ; 106        ; 3B             ; sdram_wire_addr[4]              ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB16     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB17     ; 144        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB19     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB21     ; 208        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 225        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB23     ; 227        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB24     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB25     ; 230        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB26     ; 226        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB27     ; 254        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB28     ; 249        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB29     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB30     ; 248        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC1      ; 35         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ; 34         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC5      ; 46         ; 3A             ; altera_reserved_tck             ; input  ; 3.3-V LVTTL  ;                     ; --           ; N               ; no       ; Off          ;
; AC6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC7      ; 45         ; 3A             ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC8      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC9      ; 58         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC11     ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC12     ; 82         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC13     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC14     ; 104        ; 3B             ; sdram_wire_addr[5]              ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC15     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC16     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC17     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC18     ; 162        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC19     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC20     ; 186        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC21     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC22     ; 207        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC23     ; 205        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC24     ;            ; 5A             ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC25     ; 215        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC26     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 242        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC28     ; 245        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC29     ; 247        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC30     ; 259        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ; 36         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ; 37         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD6      ;            ; 3A             ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 62         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD8      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD9      ; 55         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD10     ; 56         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD11     ; 54         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD12     ; 80         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD14     ; 98         ; 3B             ; sdram_wire_addr[6]              ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD15     ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD16     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD17     ; 160        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD18     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD19     ; 184        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD20     ; 199        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD21     ; 197        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD22     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD23     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD24     ; 211        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD25     ; 213        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD26     ; 240        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD27     ; 222        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD28     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD29     ; 255        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD30     ; 257        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE1      ; 39         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ; 38         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE5      ; 49         ; 3A             ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE6      ; 51         ; 3A             ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE7      ; 60         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE8      ; 47         ; 3A             ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE9      ; 53         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE10     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE11     ; 59         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE12     ; 52         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE13     ; 95         ; 3B             ; sdram_wire_ras_n                ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE14     ; 96         ; 3B             ; sdram_wire_addr[3]              ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE15     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE16     ; 139        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE17     ; 135        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE18     ; 167        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE19     ; 165        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE20     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE21     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE22     ; 191        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE23     ; 189        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE24     ; 209        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE25     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE26     ; 220        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE27     ; 229        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE28     ; 231        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE29     ; 253        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE30     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 66         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF5      ; 64         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF6      ; 75         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF7      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF8      ; 70         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 67         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF10     ; 57         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF11     ; 87         ; 3B             ; sdram_wire_cas_n                ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF12     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 93         ; 3B             ; sdram_wire_ba[0]                ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF14     ; 114        ; 3B             ; clk_clk                         ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF15     ; 112        ; 3B             ; sdram_wire_addr[7]              ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF16     ; 137        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF18     ; 133        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF19     ; 159        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF20     ; 175        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF21     ; 173        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF22     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF23     ; 183        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF24     ; 181        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF25     ; 206        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF26     ; 204        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF28     ; 235        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF29     ; 237        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF30     ; 239        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG1      ; 71         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG2      ; 83         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG3      ; 63         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG4      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG5      ; 78         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG6      ; 73         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG7      ; 68         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG8      ; 65         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG10     ; 86         ; 3B             ; sdram_wire_dq[5]                ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG11     ; 85         ; 3B             ; sdram_wire_cs_n                 ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG12     ; 103        ; 3B             ; sdram_wire_addr[10]             ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG13     ; 101        ; 3B             ; sdram_wire_addr[9]              ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG14     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG15     ; 127        ; 3B             ; sdram_wire_addr[2]              ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG16     ; 134        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG17     ; 132        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG18     ; 150        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG19     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG20     ; 157        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG21     ; 143        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG22     ; 166        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG23     ; 163        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG25     ; 190        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG26     ; 203        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG27     ; 212        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG28     ; 233        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG29     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG30     ; 243        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH2      ; 69         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH3      ; 81         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH4      ; 61         ; 3A             ; pll_locked_export               ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH5      ; 76         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH7      ; 115        ; 3B             ; sdram_wire_dq[13]               ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH8      ; 113        ; 3B             ; sdram_wire_dq[12]               ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH9      ; 84         ; 3B             ; sdram_wire_dq[11]               ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH10     ; 118        ; 3B             ; sdram_wire_dq[8]                ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH12     ; 126        ; 3B             ; clk_sdram_clk                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH13     ; 111        ; 3B             ; sdram_wire_addr[11]             ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH14     ; 109        ; 3B             ; sdram_wire_addr[1]              ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH15     ; 125        ; 3B             ; sdram_wire_addr[8]              ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH16     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH17     ; 147        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH18     ; 145        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH19     ; 148        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH20     ; 141        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH21     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH22     ; 164        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH23     ; 174        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH24     ; 161        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH25     ; 188        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH26     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH27     ; 201        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH28     ; 214        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH29     ; 218        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH30     ; 241        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AJ1      ; 79         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ2      ; 77         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ4      ; 94         ; 3B             ; reset_reset_n                   ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ5      ; 99         ; 3B             ; sdram_wire_dq[15]               ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ6      ; 102        ; 3B             ; sdram_wire_dq[14]               ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ7      ; 100        ; 3B             ; sdram_wire_dq[1]                ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ8      ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AJ9      ; 110        ; 3B             ; sdram_wire_dq[10]               ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ10     ; 116        ; 3B             ; sdram_wire_dq[9]                ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ11     ; 119        ; 3B             ; sdram_wire_dq[7]                ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ12     ; 124        ; 3B             ; sdram_wire_ba[1]                ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AJ14     ; 131        ; 3B             ; sdram_wire_addr[12]             ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ15     ;            ; 3B             ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ16     ; 142        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ17     ; 151        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ18     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ19     ; 155        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ20     ; 158        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ21     ; 156        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ22     ; 172        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ23     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AJ24     ; 182        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ25     ; 180        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ26     ; 187        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ27     ; 195        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ28     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ29     ; 216        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AJ30     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK2      ; 91         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK3      ; 89         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK4      ; 92         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK6      ; 97         ; 3B             ; sdram_wire_dq[0]                ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK7      ; 107        ; 3B             ; sdram_wire_dq[2]                ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK8      ; 105        ; 3B             ; sdram_wire_dq[3]                ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK9      ; 108        ; 3B             ; sdram_wire_dq[4]                ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK10     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AK11     ; 117        ; 3B             ; sdram_wire_dq[6]                ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK12     ; 123        ; 3B             ; sdram_wire_dqm[1]               ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK13     ; 121        ; 3B             ; sdram_wire_cke                  ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK14     ; 129        ; 3B             ; sdram_wire_addr[0]              ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK15     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK16     ; 140        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK17     ;            ; 4A             ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AK18     ; 149        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK19     ; 153        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK20     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AK21     ; 171        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK22     ; 169        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK23     ; 179        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK24     ; 177        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK25     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK26     ; 185        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK27     ; 193        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK28     ; 198        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK29     ; 196        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ; 509        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B2       ; 507        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B3       ; 513        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B4       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; B5       ; 512        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 510        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 477        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ; 481        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ;            ; 8A             ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B11      ; 469        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 464        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 459        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 451        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 441        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 431        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 418        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B20      ; 417        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 413        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 399        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B23      ; 397        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B25      ; 387        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B26      ; 386        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B27      ; 381        ; 7A             ; ^HPS_TDI                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 376        ; 7A             ; ^HPS_TDO                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B30      ; 365        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 517        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C3       ; 511        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C4       ; 501        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 497        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C7       ; 475        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 479        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 485        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 483        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C11      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; C12      ; 467        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C13      ; 462        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ; 448        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 453        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C17      ; 433        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 435        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 427        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 421        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ; 396        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C23      ; 401        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C24      ; 393        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C25      ; 388        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C27      ; 374        ; 7A             ; ^HPS_nRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C28      ; 369        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C29      ; 367        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C30      ; 363        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D1       ; 529        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D2       ; 515        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 521        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 499        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D6       ; 495        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 505        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D9       ; 480        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ; 472        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D11      ; 470        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D12      ; 496        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 446        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 449        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ; 445        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D17      ; 440        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7C             ; VCCIO7C_HPS                     ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D19      ; 426        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ; 420        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D21      ; 419        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 402        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D23      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 404        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D25      ; 384        ; 7A             ; ^HPS_CLK1                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D26      ; 373        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D27      ; 371        ; 6A             ; HPS_RZQ_0                       ;        ;              ;                     ; --           ;                 ; no       ; On           ;
; D28      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; D29      ; 361        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D30      ; 359        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ; 527        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E2       ; 525        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E3       ; 523        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E4       ; 519        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E6       ; 533        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E7       ; 531        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ; 503        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E9       ; 478        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E11      ; 504        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E12      ; 494        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ; 488        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E14      ; 454        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E16      ; 443        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ; 438        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E18      ; 437        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E19      ; 424        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E21      ; 412        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ;            ; 7A, 7B, 7C, 7D ; VREFB7A7B7C7DN0_HPS             ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 394        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E24      ; 403        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E26      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E27      ; 357        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E28      ; 351        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E29      ; 353        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 539        ; 9A             ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 541        ; 9A             ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ; 537        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ; 536        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F9       ; 534        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 528        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ; 502        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F12      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; F13      ; 486        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 468        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 466        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ; 442        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 430        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 410        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 407        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ; 409        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F22      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; F23      ; 375        ; 7A             ; ^HPS_nPOR                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 383        ; 7A             ; ^HPS_PORSEL                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F25      ; 385        ; 7A             ; ^HPS_CLK2                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F26      ; 341        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F28      ; 345        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F29      ; 349        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F30      ; 347        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;                ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 542        ; 9A             ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A             ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G7       ; 535        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G8       ; 492        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; G10      ; 526        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 520        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 518        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 484        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; G15      ; 460        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 444        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 436        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 432        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; G20      ; 416        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 392        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 400        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G23      ; 377        ; 7A             ; ^VCCRSTCLK_HPS                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G25      ; 370        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 362        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 339        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G28      ; 335        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G29      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; G30      ; 343        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ; 0          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ; 1          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; H7       ; 508        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H8       ; 490        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ;            ; --             ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; H10      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 500        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H13      ; 498        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 482        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 458        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; H17      ; 434        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ; 422        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ; 406        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H20      ; 398        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; H22      ; 379        ; 7A             ; ^HPS_TCK                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H23      ; 390        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H24      ; 364        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H25      ; 368        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; H27      ; 360        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H28      ; 333        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H29      ; 331        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H30      ; 337        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J1       ; 3          ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ; 2          ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J5       ; 545        ; 9A             ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 547        ; 9A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 506        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ; 532        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ; 530        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J11      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J12      ; 516        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; J14      ; 476        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J15      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J17      ;            ; 7C             ; VCCPD7C_HPS                     ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; J18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J19      ; 408        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ; --             ; VCCRSTCLK_HPS                   ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J21      ;            ; --             ; VCC_AUX_SHARED                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J22      ; 372        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J23      ; 354        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 352        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 344        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 323        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 346        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J29      ; 327        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J30      ; 329        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ; 4          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ; 5          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 540        ; 9A             ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 522        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ; 524        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K9       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; K12      ; 514        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K13      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; K14      ; 474        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K16      ;            ; 7D             ; VCCPD7D_HPS                     ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; K17      ; 414        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K18      ;            ; 7B             ; VCCPD7B_HPS                     ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; K19      ;            ; 7A             ; VCCPD7A_HPS                     ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; K20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ; 366        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 336        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K23      ; 338        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; K25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K26      ; 322        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 319        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 325        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K29      ; 321        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K30      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; L1       ; 7          ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ; 6          ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ; --             ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 544        ; 9A             ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ; 538        ; 9A             ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ; 546        ; 9A             ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L21      ;            ; --             ; VCCPLL_HPS                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L23      ; 350        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ; 328        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L25      ; 330        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L26      ; 320        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; L28      ; 313        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L29      ; 315        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L30      ; 317        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ; 8          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ; 9          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ; 450        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M19      ; 334        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M22      ; 308        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M23      ; 348        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 314        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 312        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 309        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M30      ; 311        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ; 11         ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ; 10         ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 452        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ; 332        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; N22      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N23      ; 310        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 318        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 316        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N27      ; 297        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 303        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N29      ; 305        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N30      ; 307        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ; 16         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ; 17         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ;            ; --             ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ; 13         ; B2L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; P9       ; 12         ; B2L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; P10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 294        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P23      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; P24      ; 290        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P25      ; 288        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P26      ; 298        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P27      ; 296        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P28      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; P29      ; 299        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P30      ; 301        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ; 19         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ; 18         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ; --             ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R18      ; 302        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 300        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R20      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R21      ; 286        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 284        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R23      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R24      ; 272        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; R26      ; 280        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 282        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 293        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R29      ; 295        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ; 20         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ; 21         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T6       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T8       ; 14         ; B1L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; T9       ; 15         ; B1L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; T10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T21      ; 278        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T22      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; T23      ; 270        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T24      ; 268        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ; 266        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T26      ; 304        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T28      ; 287        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T29      ; 289        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T30      ; 291        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ; 23         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ; 22         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U7       ; 50         ; 3A             ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; U8       ; 48         ; 3A             ; altera_reserved_tdi             ; input  ; 3.3-V LVTTL  ;                     ; --           ; N               ; no       ; Off          ;
; U9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; U20      ; 276        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U21      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U23      ;            ; 5B             ; VCCPD5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 264        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ; 306        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U27      ; 273        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U28      ; 285        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U30      ; 283        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ; 24         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ; 25         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ;            ; --             ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V9       ; 44         ; 3A             ; altera_reserved_tms             ; input  ; 3.3-V LVTTL  ;                     ; --           ; N               ; no       ; Off          ;
; V10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V16      ; 138        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V17      ; 154        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V18      ; 194        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V20      ; 292        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V22      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; V23      ; 236        ; 5A             ; ldr_external_interface_dout     ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V24      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; V25      ; 246        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V26      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; V27      ; 265        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 271        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V29      ; 275        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V30      ; 281        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ; 27         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ; 26         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --             ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W7       ; 41         ; B0L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; W8       ; 40         ; B0L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; W9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W15      ; 130        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W16      ; 136        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W17      ; 152        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ; 192        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W20      ; 217        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W21      ; 221        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W22      ; 223        ; 5A             ; ldr_external_interface_din      ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W23      ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W24      ; 238        ; 5A             ; ldr_external_interface_sclk     ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W25      ; 244        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W26      ; 274        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ; 261        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W29      ; 279        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W30      ; 277        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ; 28         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ; 29         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y16      ; 128        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y17      ; 170        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y18      ; 178        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y19      ; 202        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ; 219        ; 5A             ; ldr_external_interface_cs_n     ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y22      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y23      ; 232        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y24      ; 234        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 256        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y27      ; 258        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y28      ; 269        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y29      ; 263        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------+
; I/O Assignment Warnings                                            ;
+-----------------------------+--------------------------------------+
; Pin Name                    ; Reason                               ;
+-----------------------------+--------------------------------------+
; clk_sdram_clk               ; Missing drive strength and slew rate ;
; ldr_external_interface_sclk ; Missing drive strength and slew rate ;
; ldr_external_interface_cs_n ; Missing drive strength and slew rate ;
; ldr_external_interface_din  ; Missing drive strength and slew rate ;
; pll_locked_export           ; Missing drive strength and slew rate ;
; sdram_wire_addr[0]          ; Missing drive strength and slew rate ;
; sdram_wire_addr[1]          ; Missing drive strength and slew rate ;
; sdram_wire_addr[2]          ; Missing drive strength and slew rate ;
; sdram_wire_addr[3]          ; Missing drive strength and slew rate ;
; sdram_wire_addr[4]          ; Missing drive strength and slew rate ;
; sdram_wire_addr[5]          ; Missing drive strength and slew rate ;
; sdram_wire_addr[6]          ; Missing drive strength and slew rate ;
; sdram_wire_addr[7]          ; Missing drive strength and slew rate ;
; sdram_wire_addr[8]          ; Missing drive strength and slew rate ;
; sdram_wire_addr[9]          ; Missing drive strength and slew rate ;
; sdram_wire_addr[10]         ; Missing drive strength and slew rate ;
; sdram_wire_addr[11]         ; Missing drive strength and slew rate ;
; sdram_wire_addr[12]         ; Missing drive strength and slew rate ;
; sdram_wire_ba[0]            ; Missing drive strength and slew rate ;
; sdram_wire_ba[1]            ; Missing drive strength and slew rate ;
; sdram_wire_cas_n            ; Missing drive strength and slew rate ;
; sdram_wire_cke              ; Missing drive strength and slew rate ;
; sdram_wire_cs_n             ; Missing drive strength and slew rate ;
; sdram_wire_dqm[0]           ; Missing drive strength and slew rate ;
; sdram_wire_dqm[1]           ; Missing drive strength and slew rate ;
; sdram_wire_ras_n            ; Missing drive strength and slew rate ;
; sdram_wire_we_n             ; Missing drive strength and slew rate ;
; sdram_wire_dq[0]            ; Missing drive strength and slew rate ;
; sdram_wire_dq[1]            ; Missing drive strength and slew rate ;
; sdram_wire_dq[2]            ; Missing drive strength and slew rate ;
; sdram_wire_dq[3]            ; Missing drive strength and slew rate ;
; sdram_wire_dq[4]            ; Missing drive strength and slew rate ;
; sdram_wire_dq[5]            ; Missing drive strength and slew rate ;
; sdram_wire_dq[6]            ; Missing drive strength and slew rate ;
; sdram_wire_dq[7]            ; Missing drive strength and slew rate ;
; sdram_wire_dq[8]            ; Missing drive strength and slew rate ;
; sdram_wire_dq[9]            ; Missing drive strength and slew rate ;
; sdram_wire_dq[10]           ; Missing drive strength and slew rate ;
; sdram_wire_dq[11]           ; Missing drive strength and slew rate ;
; sdram_wire_dq[12]           ; Missing drive strength and slew rate ;
; sdram_wire_dq[13]           ; Missing drive strength and slew rate ;
; sdram_wire_dq[14]           ; Missing drive strength and slew rate ;
; sdram_wire_dq[15]           ; Missing drive strength and slew rate ;
; pll_locked_export           ; Missing location assignment          ;
+-----------------------------+--------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; PLL Usage Summary                                                                                                  ;
+---------------------------------------------------------------------------------------+----------------------------+
;                                                                                       ;                            ;
+---------------------------------------------------------------------------------------+----------------------------+
; SISTEMA_PLL:pll|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                ;                            ;
;     -- PLL Type                                                                       ; Integer PLL                ;
;     -- PLL Location                                                                   ; FRACTIONALPLL_X0_Y15_N0    ;
;     -- PLL Feedback clock type                                                        ; Global Clock               ;
;     -- PLL Bandwidth                                                                  ; Auto                       ;
;         -- PLL Bandwidth Range                                                        ; 2100000 to 1400000 Hz      ;
;     -- Reference Clock Frequency                                                      ; 50.0 MHz                   ;
;     -- Reference Clock Sourced by                                                     ; Dedicated Pin              ;
;     -- PLL VCO Frequency                                                              ; 300.0 MHz                  ;
;     -- PLL Operation Mode                                                             ; Normal                     ;
;     -- PLL Freq Min Lock                                                              ; 50.000000 MHz              ;
;     -- PLL Freq Max Lock                                                              ; 133.333333 MHz             ;
;     -- PLL Enable                                                                     ; On                         ;
;     -- PLL Fractional Division                                                        ; N/A                        ;
;     -- M Counter                                                                      ; 12                         ;
;     -- N Counter                                                                      ; 2                          ;
;     -- PLL Refclk Select                                                              ;                            ;
;             -- PLL Refclk Select Location                                             ; PLLREFCLKSELECT_X0_Y21_N0  ;
;             -- PLL Reference Clock Input 0 source                                     ; clk_0                      ;
;             -- PLL Reference Clock Input 1 source                                     ; ref_clk1                   ;
;             -- ADJPLLIN source                                                        ; N/A                        ;
;             -- CORECLKIN source                                                       ; N/A                        ;
;             -- IQTXRXCLKIN source                                                     ; N/A                        ;
;             -- PLLIQCLKIN source                                                      ; N/A                        ;
;             -- RXIQCLKIN source                                                       ; N/A                        ;
;             -- CLKIN(0) source                                                        ; clk_clk~input              ;
;             -- CLKIN(1) source                                                        ; N/A                        ;
;             -- CLKIN(2) source                                                        ; N/A                        ;
;             -- CLKIN(3) source                                                        ; N/A                        ;
;     -- PLL Output Counter                                                             ;                            ;
;         -- SISTEMA_PLL:pll|altera_pll:altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER ;                            ;
;             -- Output Clock Frequency                                                 ; 100.0 MHz                  ;
;             -- Output Clock Location                                                  ; PLLOUTPUTCOUNTER_X0_Y20_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                 ; On                         ;
;             -- Duty Cycle                                                             ; 50.0000                    ;
;             -- Phase Shift                                                            ; 0.000000 degrees           ;
;             -- C Counter                                                              ; 3                          ;
;             -- C Counter PH Mux PRST                                                  ; 0                          ;
;             -- C Counter PRST                                                         ; 1                          ;
;         -- SISTEMA_PLL:pll|altera_pll:altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER ;                            ;
;             -- Output Clock Frequency                                                 ; 100.0 MHz                  ;
;             -- Output Clock Location                                                  ; PLLOUTPUTCOUNTER_X0_Y21_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                 ; On                         ;
;             -- Duty Cycle                                                             ; 50.0000                    ;
;             -- Phase Shift                                                            ; 225.000000 degrees         ;
;             -- C Counter                                                              ; 3                          ;
;             -- C Counter PH Mux PRST                                                  ; 7                          ;
;             -- C Counter PRST                                                         ; 2                          ;
;                                                                                       ;                            ;
+---------------------------------------------------------------------------------------+----------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                              ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                     ; Entity Name                                    ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------+--------------+
; |SISTEMA                                                                                                                                ; 1855.5 (0.8)         ; 2110.5 (0.8)                     ; 281.5 (0.0)                                       ; 26.5 (0.0)                       ; 0.0 (0.0)            ; 2953 (2)            ; 2477 (0)                  ; 69 (69)       ; 2069632           ; 265   ; 0          ; 46   ; 0            ; |SISTEMA                                                                                                                                                                                                                                                                                                                                                                                ; SISTEMA                                        ; SISTEMA      ;
;    |SISTEMA_JTAG_UART:jtag_uart|                                                                                                        ; 63.8 (18.3)          ; 76.3 (18.3)                      ; 12.6 (0.0)                                        ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 119 (37)            ; 111 (13)                  ; 0 (0)         ; 1024              ; 2     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_JTAG_UART:jtag_uart                                                                                                                                                                                                                                                                                                                                                    ; SISTEMA_JTAG_UART                              ; SISTEMA      ;
;       |SISTEMA_JTAG_UART_scfifo_r:the_SISTEMA_JTAG_UART_scfifo_r|                                                                       ; 13.1 (0.0)           ; 13.5 (0.0)                       ; 0.5 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 25 (0)              ; 25 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_JTAG_UART:jtag_uart|SISTEMA_JTAG_UART_scfifo_r:the_SISTEMA_JTAG_UART_scfifo_r                                                                                                                                                                                                                                                                                          ; SISTEMA_JTAG_UART_scfifo_r                     ; SISTEMA      ;
;          |scfifo:rfifo|                                                                                                                 ; 13.1 (0.0)           ; 13.5 (0.0)                       ; 0.5 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 25 (0)              ; 25 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_JTAG_UART:jtag_uart|SISTEMA_JTAG_UART_scfifo_r:the_SISTEMA_JTAG_UART_scfifo_r|scfifo:rfifo                                                                                                                                                                                                                                                                             ; scfifo                                         ; work         ;
;             |scfifo_3291:auto_generated|                                                                                                ; 13.1 (0.0)           ; 13.5 (0.0)                       ; 0.5 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 25 (0)              ; 25 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_JTAG_UART:jtag_uart|SISTEMA_JTAG_UART_scfifo_r:the_SISTEMA_JTAG_UART_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated                                                                                                                                                                                                                                                  ; scfifo_3291                                    ; work         ;
;                |a_dpfifo_5771:dpfifo|                                                                                                   ; 13.1 (0.0)           ; 13.5 (0.0)                       ; 0.5 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 25 (0)              ; 25 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_JTAG_UART:jtag_uart|SISTEMA_JTAG_UART_scfifo_r:the_SISTEMA_JTAG_UART_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo                                                                                                                                                                                                                             ; a_dpfifo_5771                                  ; work         ;
;                   |a_fefifo_7cf:fifo_state|                                                                                             ; 7.1 (4.1)            ; 7.5 (4.5)                        ; 0.5 (0.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 13 (7)              ; 13 (3)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_JTAG_UART:jtag_uart|SISTEMA_JTAG_UART_scfifo_r:the_SISTEMA_JTAG_UART_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                                     ; a_fefifo_7cf                                   ; work         ;
;                      |cntr_vg7:count_usedw|                                                                                             ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_JTAG_UART:jtag_uart|SISTEMA_JTAG_UART_scfifo_r:the_SISTEMA_JTAG_UART_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw                                                                                                                                                                                ; cntr_vg7                                       ; work         ;
;                   |altsyncram_7pu1:FIFOram|                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_JTAG_UART:jtag_uart|SISTEMA_JTAG_UART_scfifo_r:the_SISTEMA_JTAG_UART_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram                                                                                                                                                                                                     ; altsyncram_7pu1                                ; work         ;
;                   |cntr_jgb:rd_ptr_count|                                                                                               ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_JTAG_UART:jtag_uart|SISTEMA_JTAG_UART_scfifo_r:the_SISTEMA_JTAG_UART_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|cntr_jgb:rd_ptr_count                                                                                                                                                                                                       ; cntr_jgb                                       ; work         ;
;                   |cntr_jgb:wr_ptr|                                                                                                     ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_JTAG_UART:jtag_uart|SISTEMA_JTAG_UART_scfifo_r:the_SISTEMA_JTAG_UART_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|cntr_jgb:wr_ptr                                                                                                                                                                                                             ; cntr_jgb                                       ; work         ;
;       |SISTEMA_JTAG_UART_scfifo_w:the_SISTEMA_JTAG_UART_scfifo_w|                                                                       ; 12.2 (0.0)           ; 12.5 (0.0)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 21 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_JTAG_UART:jtag_uart|SISTEMA_JTAG_UART_scfifo_w:the_SISTEMA_JTAG_UART_scfifo_w                                                                                                                                                                                                                                                                                          ; SISTEMA_JTAG_UART_scfifo_w                     ; SISTEMA      ;
;          |scfifo:wfifo|                                                                                                                 ; 12.2 (0.0)           ; 12.5 (0.0)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 21 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_JTAG_UART:jtag_uart|SISTEMA_JTAG_UART_scfifo_w:the_SISTEMA_JTAG_UART_scfifo_w|scfifo:wfifo                                                                                                                                                                                                                                                                             ; scfifo                                         ; work         ;
;             |scfifo_3291:auto_generated|                                                                                                ; 12.2 (0.0)           ; 12.5 (0.0)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 21 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_JTAG_UART:jtag_uart|SISTEMA_JTAG_UART_scfifo_w:the_SISTEMA_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated                                                                                                                                                                                                                                                  ; scfifo_3291                                    ; work         ;
;                |a_dpfifo_5771:dpfifo|                                                                                                   ; 12.2 (0.0)           ; 12.5 (0.0)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 21 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_JTAG_UART:jtag_uart|SISTEMA_JTAG_UART_scfifo_w:the_SISTEMA_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo                                                                                                                                                                                                                             ; a_dpfifo_5771                                  ; work         ;
;                   |a_fefifo_7cf:fifo_state|                                                                                             ; 6.2 (3.2)            ; 6.5 (3.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (6)              ; 9 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_JTAG_UART:jtag_uart|SISTEMA_JTAG_UART_scfifo_w:the_SISTEMA_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                                     ; a_fefifo_7cf                                   ; work         ;
;                      |cntr_vg7:count_usedw|                                                                                             ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_JTAG_UART:jtag_uart|SISTEMA_JTAG_UART_scfifo_w:the_SISTEMA_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw                                                                                                                                                                                ; cntr_vg7                                       ; work         ;
;                   |altsyncram_7pu1:FIFOram|                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_JTAG_UART:jtag_uart|SISTEMA_JTAG_UART_scfifo_w:the_SISTEMA_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram                                                                                                                                                                                                     ; altsyncram_7pu1                                ; work         ;
;                   |cntr_jgb:rd_ptr_count|                                                                                               ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_JTAG_UART:jtag_uart|SISTEMA_JTAG_UART_scfifo_w:the_SISTEMA_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|cntr_jgb:rd_ptr_count                                                                                                                                                                                                       ; cntr_jgb                                       ; work         ;
;                   |cntr_jgb:wr_ptr|                                                                                                     ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_JTAG_UART:jtag_uart|SISTEMA_JTAG_UART_scfifo_w:the_SISTEMA_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|cntr_jgb:wr_ptr                                                                                                                                                                                                             ; cntr_jgb                                       ; work         ;
;       |alt_jtag_atlantic:SISTEMA_JTAG_UART_alt_jtag_atlantic|                                                                           ; 19.8 (19.8)          ; 32.0 (32.0)                      ; 12.3 (12.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (33)             ; 52 (52)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_JTAG_UART:jtag_uart|alt_jtag_atlantic:SISTEMA_JTAG_UART_alt_jtag_atlantic                                                                                                                                                                                                                                                                                              ; alt_jtag_atlantic                              ; work         ;
;    |SISTEMA_LDR:ldr|                                                                                                                    ; 108.8 (38.5)         ; 174.7 (60.7)                     ; 65.8 (22.2)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 184 (55)            ; 277 (106)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_LDR:ldr                                                                                                                                                                                                                                                                                                                                                                ; SISTEMA_LDR                                    ; SISTEMA      ;
;       |altera_up_avalon_adv_adc:ADC_CTRL|                                                                                               ; 70.3 (70.3)          ; 114.0 (114.0)                    ; 43.7 (43.7)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 129 (129)           ; 171 (171)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_LDR:ldr|altera_up_avalon_adv_adc:ADC_CTRL                                                                                                                                                                                                                                                                                                                              ; altera_up_avalon_adv_adc                       ; SISTEMA      ;
;    |SISTEMA_PLL:pll|                                                                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_PLL:pll                                                                                                                                                                                                                                                                                                                                                                ; SISTEMA_PLL                                    ; SISTEMA      ;
;       |altera_pll:altera_pll_i|                                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_PLL:pll|altera_pll:altera_pll_i                                                                                                                                                                                                                                                                                                                                        ; altera_pll                                     ; work         ;
;    |SISTEMA_Procesador1:procesador1|                                                                                                    ; 461.1 (0.0)          ; 518.4 (0.0)                      ; 70.1 (0.0)                                        ; 12.8 (0.0)                       ; 0.0 (0.0)            ; 705 (0)             ; 634 (0)                   ; 0 (0)         ; 10240             ; 3     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_Procesador1:procesador1                                                                                                                                                                                                                                                                                                                                                ; SISTEMA_Procesador1                            ; SISTEMA      ;
;       |SISTEMA_Procesador1_cpu:cpu|                                                                                                     ; 461.1 (334.2)        ; 518.4 (351.7)                    ; 70.1 (29.7)                                       ; 12.8 (12.3)                      ; 0.0 (0.0)            ; 705 (537)           ; 634 (361)                 ; 0 (0)         ; 10240             ; 3     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu                                                                                                                                                                                                                                                                                                                    ; SISTEMA_Procesador1_cpu                        ; SISTEMA      ;
;          |SISTEMA_Procesador1_cpu_nios2_oci:the_SISTEMA_Procesador1_cpu_nios2_oci|                                                      ; 126.9 (30.3)         ; 166.8 (30.8)                     ; 40.3 (0.6)                                        ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 168 (6)             ; 273 (80)                  ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|SISTEMA_Procesador1_cpu_nios2_oci:the_SISTEMA_Procesador1_cpu_nios2_oci                                                                                                                                                                                                                                            ; SISTEMA_Procesador1_cpu_nios2_oci              ; SISTEMA      ;
;             |SISTEMA_Procesador1_cpu_debug_slave_wrapper:the_SISTEMA_Procesador1_cpu_debug_slave_wrapper|                               ; 37.8 (0.0)           ; 59.5 (0.0)                       ; 21.7 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 64 (0)              ; 96 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|SISTEMA_Procesador1_cpu_nios2_oci:the_SISTEMA_Procesador1_cpu_nios2_oci|SISTEMA_Procesador1_cpu_debug_slave_wrapper:the_SISTEMA_Procesador1_cpu_debug_slave_wrapper                                                                                                                                                ; SISTEMA_Procesador1_cpu_debug_slave_wrapper    ; SISTEMA      ;
;                |SISTEMA_Procesador1_cpu_debug_slave_sysclk:the_SISTEMA_Procesador1_cpu_debug_slave_sysclk|                              ; 4.7 (4.1)            ; 23.8 (22.2)                      ; 19.1 (18.1)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 49 (45)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|SISTEMA_Procesador1_cpu_nios2_oci:the_SISTEMA_Procesador1_cpu_nios2_oci|SISTEMA_Procesador1_cpu_debug_slave_wrapper:the_SISTEMA_Procesador1_cpu_debug_slave_wrapper|SISTEMA_Procesador1_cpu_debug_slave_sysclk:the_SISTEMA_Procesador1_cpu_debug_slave_sysclk                                                      ; SISTEMA_Procesador1_cpu_debug_slave_sysclk     ; SISTEMA      ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer3|                                                                ; 0.6 (0.6)            ; 0.6 (0.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|SISTEMA_Procesador1_cpu_nios2_oci:the_SISTEMA_Procesador1_cpu_nios2_oci|SISTEMA_Procesador1_cpu_debug_slave_wrapper:the_SISTEMA_Procesador1_cpu_debug_slave_wrapper|SISTEMA_Procesador1_cpu_debug_slave_sysclk:the_SISTEMA_Procesador1_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ; altera_std_synchronizer                        ; work         ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer4|                                                                ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|SISTEMA_Procesador1_cpu_nios2_oci:the_SISTEMA_Procesador1_cpu_nios2_oci|SISTEMA_Procesador1_cpu_debug_slave_wrapper:the_SISTEMA_Procesador1_cpu_debug_slave_wrapper|SISTEMA_Procesador1_cpu_debug_slave_sysclk:the_SISTEMA_Procesador1_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4 ; altera_std_synchronizer                        ; work         ;
;                |SISTEMA_Procesador1_cpu_debug_slave_tck:the_SISTEMA_Procesador1_cpu_debug_slave_tck|                                    ; 31.7 (30.5)          ; 34.3 (33.1)                      ; 2.7 (2.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 54 (54)             ; 47 (43)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|SISTEMA_Procesador1_cpu_nios2_oci:the_SISTEMA_Procesador1_cpu_nios2_oci|SISTEMA_Procesador1_cpu_debug_slave_wrapper:the_SISTEMA_Procesador1_cpu_debug_slave_wrapper|SISTEMA_Procesador1_cpu_debug_slave_tck:the_SISTEMA_Procesador1_cpu_debug_slave_tck                                                            ; SISTEMA_Procesador1_cpu_debug_slave_tck        ; SISTEMA      ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer1|                                                                ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|SISTEMA_Procesador1_cpu_nios2_oci:the_SISTEMA_Procesador1_cpu_nios2_oci|SISTEMA_Procesador1_cpu_debug_slave_wrapper:the_SISTEMA_Procesador1_cpu_debug_slave_wrapper|SISTEMA_Procesador1_cpu_debug_slave_tck:the_SISTEMA_Procesador1_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer1       ; altera_std_synchronizer                        ; work         ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer2|                                                                ; 0.5 (0.5)            ; 0.6 (0.6)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|SISTEMA_Procesador1_cpu_nios2_oci:the_SISTEMA_Procesador1_cpu_nios2_oci|SISTEMA_Procesador1_cpu_debug_slave_wrapper:the_SISTEMA_Procesador1_cpu_debug_slave_wrapper|SISTEMA_Procesador1_cpu_debug_slave_tck:the_SISTEMA_Procesador1_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer2       ; altera_std_synchronizer                        ; work         ;
;                |sld_virtual_jtag_basic:SISTEMA_Procesador1_cpu_debug_slave_phy|                                                         ; 1.4 (1.4)            ; 1.4 (1.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|SISTEMA_Procesador1_cpu_nios2_oci:the_SISTEMA_Procesador1_cpu_nios2_oci|SISTEMA_Procesador1_cpu_debug_slave_wrapper:the_SISTEMA_Procesador1_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:SISTEMA_Procesador1_cpu_debug_slave_phy                                                                                 ; sld_virtual_jtag_basic                         ; work         ;
;             |SISTEMA_Procesador1_cpu_nios2_avalon_reg:the_SISTEMA_Procesador1_cpu_nios2_avalon_reg|                                     ; 3.8 (3.8)            ; 4.8 (4.8)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|SISTEMA_Procesador1_cpu_nios2_oci:the_SISTEMA_Procesador1_cpu_nios2_oci|SISTEMA_Procesador1_cpu_nios2_avalon_reg:the_SISTEMA_Procesador1_cpu_nios2_avalon_reg                                                                                                                                                      ; SISTEMA_Procesador1_cpu_nios2_avalon_reg       ; SISTEMA      ;
;             |SISTEMA_Procesador1_cpu_nios2_oci_break:the_SISTEMA_Procesador1_cpu_nios2_oci_break|                                       ; 0.5 (0.5)            ; 16.1 (16.1)                      ; 15.6 (15.6)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|SISTEMA_Procesador1_cpu_nios2_oci:the_SISTEMA_Procesador1_cpu_nios2_oci|SISTEMA_Procesador1_cpu_nios2_oci_break:the_SISTEMA_Procesador1_cpu_nios2_oci_break                                                                                                                                                        ; SISTEMA_Procesador1_cpu_nios2_oci_break        ; SISTEMA      ;
;             |SISTEMA_Procesador1_cpu_nios2_oci_debug:the_SISTEMA_Procesador1_cpu_nios2_oci_debug|                                       ; 4.3 (3.8)            ; 6.0 (5.3)                        ; 1.8 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 10 (8)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|SISTEMA_Procesador1_cpu_nios2_oci:the_SISTEMA_Procesador1_cpu_nios2_oci|SISTEMA_Procesador1_cpu_nios2_oci_debug:the_SISTEMA_Procesador1_cpu_nios2_oci_debug                                                                                                                                                        ; SISTEMA_Procesador1_cpu_nios2_oci_debug        ; SISTEMA      ;
;                |altera_std_synchronizer:the_altera_std_synchronizer|                                                                    ; 0.5 (0.5)            ; 0.8 (0.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|SISTEMA_Procesador1_cpu_nios2_oci:the_SISTEMA_Procesador1_cpu_nios2_oci|SISTEMA_Procesador1_cpu_nios2_oci_debug:the_SISTEMA_Procesador1_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                    ; altera_std_synchronizer                        ; work         ;
;             |SISTEMA_Procesador1_cpu_nios2_ocimem:the_SISTEMA_Procesador1_cpu_nios2_ocimem|                                             ; 49.9 (49.9)          ; 49.5 (49.5)                      ; 0.0 (0.0)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 81 (81)             ; 51 (51)                   ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|SISTEMA_Procesador1_cpu_nios2_oci:the_SISTEMA_Procesador1_cpu_nios2_oci|SISTEMA_Procesador1_cpu_nios2_ocimem:the_SISTEMA_Procesador1_cpu_nios2_ocimem                                                                                                                                                              ; SISTEMA_Procesador1_cpu_nios2_ocimem           ; SISTEMA      ;
;                |SISTEMA_Procesador1_cpu_ociram_sp_ram_module:SISTEMA_Procesador1_cpu_ociram_sp_ram|                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|SISTEMA_Procesador1_cpu_nios2_oci:the_SISTEMA_Procesador1_cpu_nios2_oci|SISTEMA_Procesador1_cpu_nios2_ocimem:the_SISTEMA_Procesador1_cpu_nios2_ocimem|SISTEMA_Procesador1_cpu_ociram_sp_ram_module:SISTEMA_Procesador1_cpu_ociram_sp_ram                                                                           ; SISTEMA_Procesador1_cpu_ociram_sp_ram_module   ; SISTEMA      ;
;                   |altsyncram:the_altsyncram|                                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|SISTEMA_Procesador1_cpu_nios2_oci:the_SISTEMA_Procesador1_cpu_nios2_oci|SISTEMA_Procesador1_cpu_nios2_ocimem:the_SISTEMA_Procesador1_cpu_nios2_ocimem|SISTEMA_Procesador1_cpu_ociram_sp_ram_module:SISTEMA_Procesador1_cpu_ociram_sp_ram|altsyncram:the_altsyncram                                                 ; altsyncram                                     ; work         ;
;                      |altsyncram_qid1:auto_generated|                                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|SISTEMA_Procesador1_cpu_nios2_oci:the_SISTEMA_Procesador1_cpu_nios2_oci|SISTEMA_Procesador1_cpu_nios2_ocimem:the_SISTEMA_Procesador1_cpu_nios2_ocimem|SISTEMA_Procesador1_cpu_ociram_sp_ram_module:SISTEMA_Procesador1_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_qid1:auto_generated                  ; altsyncram_qid1                                ; work         ;
;          |SISTEMA_Procesador1_cpu_register_bank_a_module:SISTEMA_Procesador1_cpu_register_bank_a|                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|SISTEMA_Procesador1_cpu_register_bank_a_module:SISTEMA_Procesador1_cpu_register_bank_a                                                                                                                                                                                                                             ; SISTEMA_Procesador1_cpu_register_bank_a_module ; SISTEMA      ;
;             |altsyncram:the_altsyncram|                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|SISTEMA_Procesador1_cpu_register_bank_a_module:SISTEMA_Procesador1_cpu_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                                   ; altsyncram                                     ; work         ;
;                |altsyncram_msi1:auto_generated|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|SISTEMA_Procesador1_cpu_register_bank_a_module:SISTEMA_Procesador1_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_msi1:auto_generated                                                                                                                                                                    ; altsyncram_msi1                                ; work         ;
;          |SISTEMA_Procesador1_cpu_register_bank_b_module:SISTEMA_Procesador1_cpu_register_bank_b|                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|SISTEMA_Procesador1_cpu_register_bank_b_module:SISTEMA_Procesador1_cpu_register_bank_b                                                                                                                                                                                                                             ; SISTEMA_Procesador1_cpu_register_bank_b_module ; SISTEMA      ;
;             |altsyncram:the_altsyncram|                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|SISTEMA_Procesador1_cpu_register_bank_b_module:SISTEMA_Procesador1_cpu_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                                   ; altsyncram                                     ; work         ;
;                |altsyncram_msi1:auto_generated|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|SISTEMA_Procesador1_cpu_register_bank_b_module:SISTEMA_Procesador1_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_msi1:auto_generated                                                                                                                                                                    ; altsyncram_msi1                                ; work         ;
;    |SISTEMA_Procesador2:procesador2|                                                                                                    ; 455.9 (0.0)          ; 518.1 (0.0)                      ; 69.7 (0.0)                                        ; 7.5 (0.0)                        ; 0.0 (0.0)            ; 702 (0)             ; 630 (0)                   ; 0 (0)         ; 10240             ; 3     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_Procesador2:procesador2                                                                                                                                                                                                                                                                                                                                                ; SISTEMA_Procesador2                            ; SISTEMA      ;
;       |SISTEMA_Procesador2_cpu:cpu|                                                                                                     ; 455.9 (330.1)        ; 518.1 (354.0)                    ; 69.7 (30.2)                                       ; 7.5 (6.4)                        ; 0.0 (0.0)            ; 702 (534)           ; 630 (351)                 ; 0 (0)         ; 10240             ; 3     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu                                                                                                                                                                                                                                                                                                                    ; SISTEMA_Procesador2_cpu                        ; SISTEMA      ;
;          |SISTEMA_Procesador2_cpu_nios2_oci:the_SISTEMA_Procesador2_cpu_nios2_oci|                                                      ; 125.7 (31.7)         ; 164.1 (32.4)                     ; 39.4 (0.7)                                        ; 1.1 (0.1)                        ; 0.0 (0.0)            ; 168 (6)             ; 279 (81)                  ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_nios2_oci:the_SISTEMA_Procesador2_cpu_nios2_oci                                                                                                                                                                                                                                            ; SISTEMA_Procesador2_cpu_nios2_oci              ; SISTEMA      ;
;             |SISTEMA_Procesador2_cpu_debug_slave_wrapper:the_SISTEMA_Procesador2_cpu_debug_slave_wrapper|                               ; 37.6 (0.0)           ; 56.8 (0.0)                       ; 20.2 (0.0)                                        ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 64 (0)              ; 96 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_nios2_oci:the_SISTEMA_Procesador2_cpu_nios2_oci|SISTEMA_Procesador2_cpu_debug_slave_wrapper:the_SISTEMA_Procesador2_cpu_debug_slave_wrapper                                                                                                                                                ; SISTEMA_Procesador2_cpu_debug_slave_wrapper    ; SISTEMA      ;
;                |SISTEMA_Procesador2_cpu_debug_slave_sysclk:the_SISTEMA_Procesador2_cpu_debug_slave_sysclk|                              ; 4.7 (4.2)            ; 20.9 (19.2)                      ; 16.3 (15.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 49 (45)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_nios2_oci:the_SISTEMA_Procesador2_cpu_nios2_oci|SISTEMA_Procesador2_cpu_debug_slave_wrapper:the_SISTEMA_Procesador2_cpu_debug_slave_wrapper|SISTEMA_Procesador2_cpu_debug_slave_sysclk:the_SISTEMA_Procesador2_cpu_debug_slave_sysclk                                                      ; SISTEMA_Procesador2_cpu_debug_slave_sysclk     ; SISTEMA      ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer3|                                                                ; 0.0 (0.0)            ; 0.8 (0.8)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_nios2_oci:the_SISTEMA_Procesador2_cpu_nios2_oci|SISTEMA_Procesador2_cpu_debug_slave_wrapper:the_SISTEMA_Procesador2_cpu_debug_slave_wrapper|SISTEMA_Procesador2_cpu_debug_slave_sysclk:the_SISTEMA_Procesador2_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ; altera_std_synchronizer                        ; work         ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer4|                                                                ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_nios2_oci:the_SISTEMA_Procesador2_cpu_nios2_oci|SISTEMA_Procesador2_cpu_debug_slave_wrapper:the_SISTEMA_Procesador2_cpu_debug_slave_wrapper|SISTEMA_Procesador2_cpu_debug_slave_sysclk:the_SISTEMA_Procesador2_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4 ; altera_std_synchronizer                        ; work         ;
;                |SISTEMA_Procesador2_cpu_debug_slave_tck:the_SISTEMA_Procesador2_cpu_debug_slave_tck|                                    ; 31.3 (30.8)          ; 34.5 (33.1)                      ; 4.2 (3.2)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 54 (54)             ; 47 (43)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_nios2_oci:the_SISTEMA_Procesador2_cpu_nios2_oci|SISTEMA_Procesador2_cpu_debug_slave_wrapper:the_SISTEMA_Procesador2_cpu_debug_slave_wrapper|SISTEMA_Procesador2_cpu_debug_slave_tck:the_SISTEMA_Procesador2_cpu_debug_slave_tck                                                            ; SISTEMA_Procesador2_cpu_debug_slave_tck        ; SISTEMA      ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer1|                                                                ; 0.0 (0.0)            ; 0.8 (0.8)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_nios2_oci:the_SISTEMA_Procesador2_cpu_nios2_oci|SISTEMA_Procesador2_cpu_debug_slave_wrapper:the_SISTEMA_Procesador2_cpu_debug_slave_wrapper|SISTEMA_Procesador2_cpu_debug_slave_tck:the_SISTEMA_Procesador2_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer1       ; altera_std_synchronizer                        ; work         ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer2|                                                                ; 0.5 (0.5)            ; 0.6 (0.6)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_nios2_oci:the_SISTEMA_Procesador2_cpu_nios2_oci|SISTEMA_Procesador2_cpu_debug_slave_wrapper:the_SISTEMA_Procesador2_cpu_debug_slave_wrapper|SISTEMA_Procesador2_cpu_debug_slave_tck:the_SISTEMA_Procesador2_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer2       ; altera_std_synchronizer                        ; work         ;
;                |sld_virtual_jtag_basic:SISTEMA_Procesador2_cpu_debug_slave_phy|                                                         ; 1.4 (1.4)            ; 1.4 (1.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_nios2_oci:the_SISTEMA_Procesador2_cpu_nios2_oci|SISTEMA_Procesador2_cpu_debug_slave_wrapper:the_SISTEMA_Procesador2_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:SISTEMA_Procesador2_cpu_debug_slave_phy                                                                                 ; sld_virtual_jtag_basic                         ; work         ;
;             |SISTEMA_Procesador2_cpu_nios2_avalon_reg:the_SISTEMA_Procesador2_cpu_nios2_avalon_reg|                                     ; 4.5 (4.5)            ; 5.3 (5.3)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_nios2_oci:the_SISTEMA_Procesador2_cpu_nios2_oci|SISTEMA_Procesador2_cpu_nios2_avalon_reg:the_SISTEMA_Procesador2_cpu_nios2_avalon_reg                                                                                                                                                      ; SISTEMA_Procesador2_cpu_nios2_avalon_reg       ; SISTEMA      ;
;             |SISTEMA_Procesador2_cpu_nios2_oci_break:the_SISTEMA_Procesador2_cpu_nios2_oci_break|                                       ; 0.5 (0.5)            ; 16.0 (16.0)                      ; 15.5 (15.5)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_nios2_oci:the_SISTEMA_Procesador2_cpu_nios2_oci|SISTEMA_Procesador2_cpu_nios2_oci_break:the_SISTEMA_Procesador2_cpu_nios2_oci_break                                                                                                                                                        ; SISTEMA_Procesador2_cpu_nios2_oci_break        ; SISTEMA      ;
;             |SISTEMA_Procesador2_cpu_nios2_oci_debug:the_SISTEMA_Procesador2_cpu_nios2_oci_debug|                                       ; 4.7 (4.1)            ; 5.1 (4.3)                        ; 0.4 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 10 (8)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_nios2_oci:the_SISTEMA_Procesador2_cpu_nios2_oci|SISTEMA_Procesador2_cpu_nios2_oci_debug:the_SISTEMA_Procesador2_cpu_nios2_oci_debug                                                                                                                                                        ; SISTEMA_Procesador2_cpu_nios2_oci_debug        ; SISTEMA      ;
;                |altera_std_synchronizer:the_altera_std_synchronizer|                                                                    ; 0.6 (0.6)            ; 0.8 (0.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_nios2_oci:the_SISTEMA_Procesador2_cpu_nios2_oci|SISTEMA_Procesador2_cpu_nios2_oci_debug:the_SISTEMA_Procesador2_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                    ; altera_std_synchronizer                        ; work         ;
;             |SISTEMA_Procesador2_cpu_nios2_ocimem:the_SISTEMA_Procesador2_cpu_nios2_ocimem|                                             ; 46.7 (46.7)          ; 48.5 (48.5)                      ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 81 (81)             ; 55 (55)                   ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_nios2_oci:the_SISTEMA_Procesador2_cpu_nios2_oci|SISTEMA_Procesador2_cpu_nios2_ocimem:the_SISTEMA_Procesador2_cpu_nios2_ocimem                                                                                                                                                              ; SISTEMA_Procesador2_cpu_nios2_ocimem           ; SISTEMA      ;
;                |SISTEMA_Procesador2_cpu_ociram_sp_ram_module:SISTEMA_Procesador2_cpu_ociram_sp_ram|                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_nios2_oci:the_SISTEMA_Procesador2_cpu_nios2_oci|SISTEMA_Procesador2_cpu_nios2_ocimem:the_SISTEMA_Procesador2_cpu_nios2_ocimem|SISTEMA_Procesador2_cpu_ociram_sp_ram_module:SISTEMA_Procesador2_cpu_ociram_sp_ram                                                                           ; SISTEMA_Procesador2_cpu_ociram_sp_ram_module   ; SISTEMA      ;
;                   |altsyncram:the_altsyncram|                                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_nios2_oci:the_SISTEMA_Procesador2_cpu_nios2_oci|SISTEMA_Procesador2_cpu_nios2_ocimem:the_SISTEMA_Procesador2_cpu_nios2_ocimem|SISTEMA_Procesador2_cpu_ociram_sp_ram_module:SISTEMA_Procesador2_cpu_ociram_sp_ram|altsyncram:the_altsyncram                                                 ; altsyncram                                     ; work         ;
;                      |altsyncram_qid1:auto_generated|                                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_nios2_oci:the_SISTEMA_Procesador2_cpu_nios2_oci|SISTEMA_Procesador2_cpu_nios2_ocimem:the_SISTEMA_Procesador2_cpu_nios2_ocimem|SISTEMA_Procesador2_cpu_ociram_sp_ram_module:SISTEMA_Procesador2_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_qid1:auto_generated                  ; altsyncram_qid1                                ; work         ;
;          |SISTEMA_Procesador2_cpu_register_bank_a_module:SISTEMA_Procesador2_cpu_register_bank_a|                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_register_bank_a_module:SISTEMA_Procesador2_cpu_register_bank_a                                                                                                                                                                                                                             ; SISTEMA_Procesador2_cpu_register_bank_a_module ; SISTEMA      ;
;             |altsyncram:the_altsyncram|                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_register_bank_a_module:SISTEMA_Procesador2_cpu_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                                   ; altsyncram                                     ; work         ;
;                |altsyncram_msi1:auto_generated|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_register_bank_a_module:SISTEMA_Procesador2_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_msi1:auto_generated                                                                                                                                                                    ; altsyncram_msi1                                ; work         ;
;          |SISTEMA_Procesador2_cpu_register_bank_b_module:SISTEMA_Procesador2_cpu_register_bank_b|                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_register_bank_b_module:SISTEMA_Procesador2_cpu_register_bank_b                                                                                                                                                                                                                             ; SISTEMA_Procesador2_cpu_register_bank_b_module ; SISTEMA      ;
;             |altsyncram:the_altsyncram|                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_register_bank_b_module:SISTEMA_Procesador2_cpu_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                                   ; altsyncram                                     ; work         ;
;                |altsyncram_msi1:auto_generated|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_register_bank_b_module:SISTEMA_Procesador2_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_msi1:auto_generated                                                                                                                                                                    ; altsyncram_msi1                                ; work         ;
;    |SISTEMA_SDRAM:sdram|                                                                                                                ; 141.9 (104.4)        ; 156.3 (111.1)                    ; 14.6 (6.7)                                        ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 230 (176)           ; 224 (131)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_SDRAM:sdram                                                                                                                                                                                                                                                                                                                                                            ; SISTEMA_SDRAM                                  ; SISTEMA      ;
;       |SISTEMA_SDRAM_input_efifo_module:the_SISTEMA_SDRAM_input_efifo_module|                                                           ; 37.5 (37.5)          ; 45.1 (45.1)                      ; 7.9 (7.9)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 54 (54)             ; 93 (93)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_SDRAM:sdram|SISTEMA_SDRAM_input_efifo_module:the_SISTEMA_SDRAM_input_efifo_module                                                                                                                                                                                                                                                                                      ; SISTEMA_SDRAM_input_efifo_module               ; SISTEMA      ;
;    |SISTEMA_SRAM1:sram1|                                                                                                                ; 37.2 (0.5)           ; 36.2 (1.0)                       ; 1.0 (0.5)                                         ; 2.0 (0.0)                        ; 0.0 (0.0)            ; 38 (2)              ; 2 (0)                     ; 0 (0)         ; 1024000           ; 128   ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_SRAM1:sram1                                                                                                                                                                                                                                                                                                                                                            ; SISTEMA_SRAM1                                  ; SISTEMA      ;
;       |altsyncram:the_altsyncram|                                                                                                       ; 36.7 (0.0)           ; 35.2 (0.0)                       ; 0.5 (0.0)                                         ; 2.0 (0.0)                        ; 0.0 (0.0)            ; 36 (0)              ; 2 (0)                     ; 0 (0)         ; 1024000           ; 128   ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_SRAM1:sram1|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                  ; altsyncram                                     ; work         ;
;          |altsyncram_nbm1:auto_generated|                                                                                               ; 36.7 (0.7)           ; 35.2 (0.8)                       ; 0.5 (0.2)                                         ; 2.0 (0.0)                        ; 0.0 (0.0)            ; 36 (0)              ; 2 (2)                     ; 0 (0)         ; 1024000           ; 128   ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_SRAM1:sram1|altsyncram:the_altsyncram|altsyncram_nbm1:auto_generated                                                                                                                                                                                                                                                                                                   ; altsyncram_nbm1                                ; work         ;
;             |decode_8la:decode3|                                                                                                        ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_SRAM1:sram1|altsyncram:the_altsyncram|altsyncram_nbm1:auto_generated|decode_8la:decode3                                                                                                                                                                                                                                                                                ; decode_8la                                     ; work         ;
;             |mux_5hb:mux2|                                                                                                              ; 33.0 (33.0)          ; 31.3 (31.3)                      ; 0.3 (0.3)                                         ; 2.0 (2.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_SRAM1:sram1|altsyncram:the_altsyncram|altsyncram_nbm1:auto_generated|mux_5hb:mux2                                                                                                                                                                                                                                                                                      ; mux_5hb                                        ; work         ;
;    |SISTEMA_SRAM2:sram2|                                                                                                                ; 38.3 (0.8)           ; 36.8 (0.8)                       ; 0.7 (0.0)                                         ; 2.1 (0.0)                        ; 0.0 (0.0)            ; 38 (2)              ; 2 (0)                     ; 0 (0)         ; 1024000           ; 128   ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_SRAM2:sram2                                                                                                                                                                                                                                                                                                                                                            ; SISTEMA_SRAM2                                  ; SISTEMA      ;
;       |altsyncram:the_altsyncram|                                                                                                       ; 37.4 (0.0)           ; 36.0 (0.0)                       ; 0.7 (0.0)                                         ; 2.1 (0.0)                        ; 0.0 (0.0)            ; 36 (0)              ; 2 (0)                     ; 0 (0)         ; 1024000           ; 128   ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_SRAM2:sram2|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                  ; altsyncram                                     ; work         ;
;          |altsyncram_obm1:auto_generated|                                                                                               ; 37.4 (0.7)           ; 36.0 (1.0)                       ; 0.7 (0.3)                                         ; 2.1 (0.0)                        ; 0.0 (0.0)            ; 36 (0)              ; 2 (2)                     ; 0 (0)         ; 1024000           ; 128   ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_SRAM2:sram2|altsyncram:the_altsyncram|altsyncram_obm1:auto_generated                                                                                                                                                                                                                                                                                                   ; altsyncram_obm1                                ; work         ;
;             |decode_8la:decode3|                                                                                                        ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_SRAM2:sram2|altsyncram:the_altsyncram|altsyncram_obm1:auto_generated|decode_8la:decode3                                                                                                                                                                                                                                                                                ; decode_8la                                     ; work         ;
;             |mux_5hb:mux2|                                                                                                              ; 33.8 (33.8)          ; 32.0 (32.0)                      ; 0.3 (0.3)                                         ; 2.1 (2.1)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_SRAM2:sram2|altsyncram:the_altsyncram|altsyncram_obm1:auto_generated|mux_5hb:mux2                                                                                                                                                                                                                                                                                      ; mux_5hb                                        ; work         ;
;    |SISTEMA_TIMER:timer|                                                                                                                ; 71.3 (71.3)          ; 80.5 (80.5)                      ; 9.6 (9.6)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 112 (112)           ; 131 (131)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_TIMER:timer                                                                                                                                                                                                                                                                                                                                                            ; SISTEMA_TIMER                                  ; SISTEMA      ;
;    |SISTEMA_mm_interconnect_0:mm_interconnect_0|                                                                                        ; 390.8 (0.0)          ; 411.7 (0.0)                      ; 22.4 (0.0)                                        ; 1.5 (0.0)                        ; 0.0 (0.0)            ; 678 (0)             ; 353 (0)                   ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                                                                                    ; SISTEMA_mm_interconnect_0                      ; SISTEMA      ;
;       |SISTEMA_mm_interconnect_0_cmd_demux:cmd_demux|                                                                                   ; 9.0 (9.0)            ; 9.3 (9.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_mm_interconnect_0:mm_interconnect_0|SISTEMA_mm_interconnect_0_cmd_demux:cmd_demux                                                                                                                                                                                                                                                                                      ; SISTEMA_mm_interconnect_0_cmd_demux            ; SISTEMA      ;
;       |SISTEMA_mm_interconnect_0_cmd_demux_001:cmd_demux_001|                                                                           ; 1.0 (1.0)            ; 1.7 (1.7)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_mm_interconnect_0:mm_interconnect_0|SISTEMA_mm_interconnect_0_cmd_demux_001:cmd_demux_001                                                                                                                                                                                                                                                                              ; SISTEMA_mm_interconnect_0_cmd_demux_001        ; SISTEMA      ;
;       |SISTEMA_mm_interconnect_0_cmd_demux_001:cmd_demux_003|                                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_mm_interconnect_0:mm_interconnect_0|SISTEMA_mm_interconnect_0_cmd_demux_001:cmd_demux_003                                                                                                                                                                                                                                                                              ; SISTEMA_mm_interconnect_0_cmd_demux_001        ; SISTEMA      ;
;       |SISTEMA_mm_interconnect_0_cmd_demux_001:rsp_demux_001|                                                                           ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_mm_interconnect_0:mm_interconnect_0|SISTEMA_mm_interconnect_0_cmd_demux_001:rsp_demux_001                                                                                                                                                                                                                                                                              ; SISTEMA_mm_interconnect_0_cmd_demux_001        ; SISTEMA      ;
;       |SISTEMA_mm_interconnect_0_cmd_demux_001:rsp_demux_002|                                                                           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_mm_interconnect_0:mm_interconnect_0|SISTEMA_mm_interconnect_0_cmd_demux_001:rsp_demux_002                                                                                                                                                                                                                                                                              ; SISTEMA_mm_interconnect_0_cmd_demux_001        ; SISTEMA      ;
;       |SISTEMA_mm_interconnect_0_cmd_demux_001:rsp_demux_003|                                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_mm_interconnect_0:mm_interconnect_0|SISTEMA_mm_interconnect_0_cmd_demux_001:rsp_demux_003                                                                                                                                                                                                                                                                              ; SISTEMA_mm_interconnect_0_cmd_demux_001        ; SISTEMA      ;
;       |SISTEMA_mm_interconnect_0_cmd_demux_001:rsp_demux_004|                                                                           ; 1.2 (1.2)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_mm_interconnect_0:mm_interconnect_0|SISTEMA_mm_interconnect_0_cmd_demux_001:rsp_demux_004                                                                                                                                                                                                                                                                              ; SISTEMA_mm_interconnect_0_cmd_demux_001        ; SISTEMA      ;
;       |SISTEMA_mm_interconnect_0_cmd_demux_001:rsp_demux_005|                                                                           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_mm_interconnect_0:mm_interconnect_0|SISTEMA_mm_interconnect_0_cmd_demux_001:rsp_demux_005                                                                                                                                                                                                                                                                              ; SISTEMA_mm_interconnect_0_cmd_demux_001        ; SISTEMA      ;
;       |SISTEMA_mm_interconnect_0_cmd_demux_001:rsp_demux_006|                                                                           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_mm_interconnect_0:mm_interconnect_0|SISTEMA_mm_interconnect_0_cmd_demux_001:rsp_demux_006                                                                                                                                                                                                                                                                              ; SISTEMA_mm_interconnect_0_cmd_demux_001        ; SISTEMA      ;
;       |SISTEMA_mm_interconnect_0_cmd_demux_001:rsp_demux_007|                                                                           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_mm_interconnect_0:mm_interconnect_0|SISTEMA_mm_interconnect_0_cmd_demux_001:rsp_demux_007                                                                                                                                                                                                                                                                              ; SISTEMA_mm_interconnect_0_cmd_demux_001        ; SISTEMA      ;
;       |SISTEMA_mm_interconnect_0_cmd_demux_002:cmd_demux_002|                                                                           ; 6.5 (6.5)            ; 6.5 (6.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_mm_interconnect_0:mm_interconnect_0|SISTEMA_mm_interconnect_0_cmd_demux_002:cmd_demux_002                                                                                                                                                                                                                                                                              ; SISTEMA_mm_interconnect_0_cmd_demux_002        ; SISTEMA      ;
;       |SISTEMA_mm_interconnect_0_cmd_mux_001:cmd_mux_001|                                                                               ; 8.8 (6.7)            ; 8.8 (6.8)                        ; 0.0 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (14)             ; 6 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_mm_interconnect_0:mm_interconnect_0|SISTEMA_mm_interconnect_0_cmd_mux_001:cmd_mux_001                                                                                                                                                                                                                                                                                  ; SISTEMA_mm_interconnect_0_cmd_mux_001          ; SISTEMA      ;
;          |altera_merlin_arbitrator:arb|                                                                                                 ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_mm_interconnect_0:mm_interconnect_0|SISTEMA_mm_interconnect_0_cmd_mux_001:cmd_mux_001|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                     ; altera_merlin_arbitrator                       ; SISTEMA      ;
;       |SISTEMA_mm_interconnect_0_cmd_mux_001:cmd_mux_002|                                                                               ; 17.5 (15.2)          ; 17.8 (15.5)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 54 (50)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_mm_interconnect_0:mm_interconnect_0|SISTEMA_mm_interconnect_0_cmd_mux_001:cmd_mux_002                                                                                                                                                                                                                                                                                  ; SISTEMA_mm_interconnect_0_cmd_mux_001          ; SISTEMA      ;
;          |altera_merlin_arbitrator:arb|                                                                                                 ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_mm_interconnect_0:mm_interconnect_0|SISTEMA_mm_interconnect_0_cmd_mux_001:cmd_mux_002|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                     ; altera_merlin_arbitrator                       ; SISTEMA      ;
;       |SISTEMA_mm_interconnect_0_cmd_mux_001:cmd_mux_003|                                                                               ; 11.8 (9.6)           ; 12.7 (10.8)                      ; 0.9 (1.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 28 (24)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_mm_interconnect_0:mm_interconnect_0|SISTEMA_mm_interconnect_0_cmd_mux_001:cmd_mux_003                                                                                                                                                                                                                                                                                  ; SISTEMA_mm_interconnect_0_cmd_mux_001          ; SISTEMA      ;
;          |altera_merlin_arbitrator:arb|                                                                                                 ; 1.9 (1.9)            ; 1.9 (1.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_mm_interconnect_0:mm_interconnect_0|SISTEMA_mm_interconnect_0_cmd_mux_001:cmd_mux_003|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                     ; altera_merlin_arbitrator                       ; SISTEMA      ;
;       |SISTEMA_mm_interconnect_0_cmd_mux_001:cmd_mux_004|                                                                               ; 17.8 (15.8)          ; 17.9 (15.9)                      ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 52 (48)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_mm_interconnect_0:mm_interconnect_0|SISTEMA_mm_interconnect_0_cmd_mux_001:cmd_mux_004                                                                                                                                                                                                                                                                                  ; SISTEMA_mm_interconnect_0_cmd_mux_001          ; SISTEMA      ;
;          |altera_merlin_arbitrator:arb|                                                                                                 ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_mm_interconnect_0:mm_interconnect_0|SISTEMA_mm_interconnect_0_cmd_mux_001:cmd_mux_004|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                     ; altera_merlin_arbitrator                       ; SISTEMA      ;
;       |SISTEMA_mm_interconnect_0_cmd_mux_001:cmd_mux_005|                                                                               ; 27.4 (25.2)          ; 30.7 (28.3)                      ; 3.3 (3.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 58 (54)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_mm_interconnect_0:mm_interconnect_0|SISTEMA_mm_interconnect_0_cmd_mux_001:cmd_mux_005                                                                                                                                                                                                                                                                                  ; SISTEMA_mm_interconnect_0_cmd_mux_001          ; SISTEMA      ;
;          |altera_merlin_arbitrator:arb|                                                                                                 ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_mm_interconnect_0:mm_interconnect_0|SISTEMA_mm_interconnect_0_cmd_mux_001:cmd_mux_005|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                     ; altera_merlin_arbitrator                       ; SISTEMA      ;
;       |SISTEMA_mm_interconnect_0_cmd_mux_001:cmd_mux_006|                                                                               ; 18.3 (16.3)          ; 19.1 (16.8)                      ; 1.0 (0.6)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 54 (50)             ; 6 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_mm_interconnect_0:mm_interconnect_0|SISTEMA_mm_interconnect_0_cmd_mux_001:cmd_mux_006                                                                                                                                                                                                                                                                                  ; SISTEMA_mm_interconnect_0_cmd_mux_001          ; SISTEMA      ;
;          |altera_merlin_arbitrator:arb|                                                                                                 ; 2.0 (2.0)            ; 2.3 (2.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_mm_interconnect_0:mm_interconnect_0|SISTEMA_mm_interconnect_0_cmd_mux_001:cmd_mux_006|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                     ; altera_merlin_arbitrator                       ; SISTEMA      ;
;       |SISTEMA_mm_interconnect_0_cmd_mux_001:cmd_mux_007|                                                                               ; 26.4 (24.2)          ; 28.2 (25.9)                      ; 2.0 (1.9)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 58 (54)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_mm_interconnect_0:mm_interconnect_0|SISTEMA_mm_interconnect_0_cmd_mux_001:cmd_mux_007                                                                                                                                                                                                                                                                                  ; SISTEMA_mm_interconnect_0_cmd_mux_001          ; SISTEMA      ;
;          |altera_merlin_arbitrator:arb|                                                                                                 ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_mm_interconnect_0:mm_interconnect_0|SISTEMA_mm_interconnect_0_cmd_mux_001:cmd_mux_007|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                     ; altera_merlin_arbitrator                       ; SISTEMA      ;
;       |SISTEMA_mm_interconnect_0_router:router|                                                                                         ; 8.2 (8.2)            ; 8.5 (8.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_mm_interconnect_0:mm_interconnect_0|SISTEMA_mm_interconnect_0_router:router                                                                                                                                                                                                                                                                                            ; SISTEMA_mm_interconnect_0_router               ; SISTEMA      ;
;       |SISTEMA_mm_interconnect_0_router_001:router_001|                                                                                 ; 2.3 (2.3)            ; 2.8 (2.8)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_mm_interconnect_0:mm_interconnect_0|SISTEMA_mm_interconnect_0_router_001:router_001                                                                                                                                                                                                                                                                                    ; SISTEMA_mm_interconnect_0_router_001           ; SISTEMA      ;
;       |SISTEMA_mm_interconnect_0_router_002:router_002|                                                                                 ; 6.3 (6.3)            ; 7.3 (7.3)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_mm_interconnect_0:mm_interconnect_0|SISTEMA_mm_interconnect_0_router_002:router_002                                                                                                                                                                                                                                                                                    ; SISTEMA_mm_interconnect_0_router_002           ; SISTEMA      ;
;       |SISTEMA_mm_interconnect_0_router_003:router_003|                                                                                 ; 2.7 (2.7)            ; 2.7 (2.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_mm_interconnect_0:mm_interconnect_0|SISTEMA_mm_interconnect_0_router_003:router_003                                                                                                                                                                                                                                                                                    ; SISTEMA_mm_interconnect_0_router_003           ; SISTEMA      ;
;       |SISTEMA_mm_interconnect_0_rsp_mux:rsp_mux|                                                                                       ; 18.4 (18.4)          ; 19.3 (19.3)                      ; 1.3 (1.3)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 34 (34)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_mm_interconnect_0:mm_interconnect_0|SISTEMA_mm_interconnect_0_rsp_mux:rsp_mux                                                                                                                                                                                                                                                                                          ; SISTEMA_mm_interconnect_0_rsp_mux              ; SISTEMA      ;
;       |SISTEMA_mm_interconnect_0_rsp_mux_002:rsp_mux_002|                                                                               ; 18.7 (18.7)          ; 18.5 (18.5)                      ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 34 (34)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_mm_interconnect_0:mm_interconnect_0|SISTEMA_mm_interconnect_0_rsp_mux_002:rsp_mux_002                                                                                                                                                                                                                                                                                  ; SISTEMA_mm_interconnect_0_rsp_mux_002          ; SISTEMA      ;
;       |altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo|                                                                ; 3.2 (3.2)            ; 3.2 (3.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                   ; altera_avalon_sc_fifo                          ; SISTEMA      ;
;       |altera_avalon_sc_fifo:ldr_adc_slave_agent_rsp_fifo|                                                                              ; 2.0 (2.0)            ; 2.5 (2.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ldr_adc_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                 ; altera_avalon_sc_fifo                          ; SISTEMA      ;
;       |altera_avalon_sc_fifo:procesador1_debug_mem_slave_agent_rsp_fifo|                                                                ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:procesador1_debug_mem_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                   ; altera_avalon_sc_fifo                          ; SISTEMA      ;
;       |altera_avalon_sc_fifo:procesador2_debug_mem_slave_agent_rsp_fifo|                                                                ; 4.7 (4.7)            ; 4.8 (4.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:procesador2_debug_mem_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                   ; altera_avalon_sc_fifo                          ; SISTEMA      ;
;       |altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|                                                                                 ; 8.8 (8.8)            ; 9.4 (9.4)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 11 (11)                   ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo                                                                                                                                                                                                                                                                                    ; altera_avalon_sc_fifo                          ; SISTEMA      ;
;          |altsyncram:mem_rtl_0|                                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                               ; altsyncram                                     ; work         ;
;             |altsyncram_40n1:auto_generated|                                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated                                                                                                                                                                                                                                ; altsyncram_40n1                                ; work         ;
;       |altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|                                                                                   ; 31.3 (31.3)          ; 35.2 (35.2)                      ; 3.8 (3.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (31)             ; 56 (56)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                      ; altera_avalon_sc_fifo                          ; SISTEMA      ;
;       |altera_avalon_sc_fifo:sram1_s1_agent_rsp_fifo|                                                                                   ; 5.5 (5.5)            ; 6.5 (6.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sram1_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                      ; altera_avalon_sc_fifo                          ; SISTEMA      ;
;       |altera_avalon_sc_fifo:sram2_s1_agent_rsp_fifo|                                                                                   ; 6.0 (6.0)            ; 6.2 (6.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sram2_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                      ; altera_avalon_sc_fifo                          ; SISTEMA      ;
;       |altera_avalon_sc_fifo:timer_s1_agent_rsp_fifo|                                                                                   ; 2.7 (2.7)            ; 2.7 (2.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:timer_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                      ; altera_avalon_sc_fifo                          ; SISTEMA      ;
;       |altera_merlin_master_agent:procesador1_data_master_agent|                                                                        ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:procesador1_data_master_agent                                                                                                                                                                                                                                                                           ; altera_merlin_master_agent                     ; SISTEMA      ;
;       |altera_merlin_master_agent:procesador1_instruction_master_agent|                                                                 ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:procesador1_instruction_master_agent                                                                                                                                                                                                                                                                    ; altera_merlin_master_agent                     ; SISTEMA      ;
;       |altera_merlin_master_agent:procesador2_data_master_agent|                                                                        ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:procesador2_data_master_agent                                                                                                                                                                                                                                                                           ; altera_merlin_master_agent                     ; SISTEMA      ;
;       |altera_merlin_master_agent:procesador2_instruction_master_agent|                                                                 ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:procesador2_instruction_master_agent                                                                                                                                                                                                                                                                    ; altera_merlin_master_agent                     ; SISTEMA      ;
;       |altera_merlin_master_translator:procesador1_data_master_translator|                                                              ; 6.8 (6.8)            ; 7.5 (7.5)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:procesador1_data_master_translator                                                                                                                                                                                                                                                                 ; altera_merlin_master_translator                ; SISTEMA      ;
;       |altera_merlin_master_translator:procesador1_instruction_master_translator|                                                       ; 1.7 (1.7)            ; 2.0 (2.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:procesador1_instruction_master_translator                                                                                                                                                                                                                                                          ; altera_merlin_master_translator                ; SISTEMA      ;
;       |altera_merlin_master_translator:procesador2_data_master_translator|                                                              ; 6.0 (6.0)            ; 6.0 (6.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:procesador2_data_master_translator                                                                                                                                                                                                                                                                 ; altera_merlin_master_translator                ; SISTEMA      ;
;       |altera_merlin_master_translator:procesador2_instruction_master_translator|                                                       ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:procesador2_instruction_master_translator                                                                                                                                                                                                                                                          ; altera_merlin_master_translator                ; SISTEMA      ;
;       |altera_merlin_slave_agent:procesador1_debug_mem_slave_agent|                                                                     ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:procesador1_debug_mem_slave_agent                                                                                                                                                                                                                                                                        ; altera_merlin_slave_agent                      ; SISTEMA      ;
;       |altera_merlin_slave_agent:procesador2_debug_mem_slave_agent|                                                                     ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:procesador2_debug_mem_slave_agent                                                                                                                                                                                                                                                                        ; altera_merlin_slave_agent                      ; SISTEMA      ;
;       |altera_merlin_slave_agent:sdram_s1_agent|                                                                                        ; 6.7 (4.5)            ; 7.2 (4.7)                        ; 0.5 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (9)              ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent                                                                                                                                                                                                                                                                                           ; altera_merlin_slave_agent                      ; SISTEMA      ;
;          |altera_merlin_burst_uncompressor:uncompressor|                                                                                ; 2.2 (2.2)            ; 2.5 (2.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                                                             ; altera_merlin_burst_uncompressor               ; SISTEMA      ;
;       |altera_merlin_slave_agent:timer_s1_agent|                                                                                        ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:timer_s1_agent                                                                                                                                                                                                                                                                                           ; altera_merlin_slave_agent                      ; SISTEMA      ;
;       |altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|                                                           ; 8.1 (8.1)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 2 (2)               ; 24 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator                                                                                                                                                                                                                                                              ; altera_merlin_slave_translator                 ; SISTEMA      ;
;       |altera_merlin_slave_translator:ldr_adc_slave_translator|                                                                         ; 4.3 (4.3)            ; 4.3 (4.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:ldr_adc_slave_translator                                                                                                                                                                                                                                                                            ; altera_merlin_slave_translator                 ; SISTEMA      ;
;       |altera_merlin_slave_translator:procesador1_debug_mem_slave_translator|                                                           ; 9.4 (9.4)            ; 10.9 (10.9)                      ; 1.7 (1.7)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:procesador1_debug_mem_slave_translator                                                                                                                                                                                                                                                              ; altera_merlin_slave_translator                 ; SISTEMA      ;
;       |altera_merlin_slave_translator:procesador2_debug_mem_slave_translator|                                                           ; 9.0 (9.0)            ; 11.8 (11.8)                      ; 2.9 (2.9)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 38 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:procesador2_debug_mem_slave_translator                                                                                                                                                                                                                                                              ; altera_merlin_slave_translator                 ; SISTEMA      ;
;       |altera_merlin_slave_translator:sram1_s1_translator|                                                                              ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sram1_s1_translator                                                                                                                                                                                                                                                                                 ; altera_merlin_slave_translator                 ; SISTEMA      ;
;       |altera_merlin_slave_translator:sram2_s1_translator|                                                                              ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sram2_s1_translator                                                                                                                                                                                                                                                                                 ; altera_merlin_slave_translator                 ; SISTEMA      ;
;       |altera_merlin_slave_translator:timer_s1_translator|                                                                              ; 8.9 (8.9)            ; 9.5 (9.5)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:timer_s1_translator                                                                                                                                                                                                                                                                                 ; altera_merlin_slave_translator                 ; SISTEMA      ;
;       |altera_merlin_width_adapter:sdram_s1_cmd_width_adapter|                                                                          ; 33.1 (33.1)          ; 33.1 (33.1)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 50 (50)             ; 46 (46)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_cmd_width_adapter                                                                                                                                                                                                                                                                             ; altera_merlin_width_adapter                    ; SISTEMA      ;
;       |altera_merlin_width_adapter:sdram_s1_rsp_width_adapter|                                                                          ; 9.7 (9.7)            ; 9.7 (9.7)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_rsp_width_adapter                                                                                                                                                                                                                                                                             ; altera_merlin_width_adapter                    ; SISTEMA      ;
;    |altera_reset_controller:rst_controller|                                                                                             ; 2.8 (2.5)            ; 8.0 (5.0)                        ; 5.3 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (5)               ; 16 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                                                         ; altera_reset_controller                        ; SISTEMA      ;
;       |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                                                  ; 0.3 (0.3)            ; 1.5 (1.5)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                          ; altera_reset_synchronizer                      ; SISTEMA      ;
;       |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                      ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                              ; altera_reset_synchronizer                      ; SISTEMA      ;
;    |altera_reset_controller:rst_controller_001|                                                                                         ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|altera_reset_controller:rst_controller_001                                                                                                                                                                                                                                                                                                                                     ; altera_reset_controller                        ; SISTEMA      ;
;    |sld_hub:auto_hub|                                                                                                                   ; 82.5 (0.5)           ; 92.5 (0.5)                       ; 10.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 137 (1)             ; 97 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                                               ; sld_hub                                        ; altera_sld   ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 82.0 (0.0)           ; 92.0 (0.0)                       ; 10.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 136 (0)             ; 97 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                                                               ; alt_sld_fab_with_jtag_input                    ; altera_sld   ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 82.0 (0.0)           ; 92.0 (0.0)                       ; 10.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 136 (0)             ; 97 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                                                            ; alt_sld_fab                                    ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 82.0 (2.0)           ; 92.0 (4.0)                       ; 10.0 (2.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 136 (1)             ; 97 (7)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                                                        ; alt_sld_fab_alt_sld_fab                        ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 80.0 (0.0)           ; 88.0 (0.0)                       ; 8.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 135 (0)             ; 90 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                                                            ; alt_sld_fab_alt_sld_fab_sldfabric              ; alt_sld_fab  ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 80.0 (55.3)          ; 88.0 (60.1)                      ; 8.0 (4.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 135 (93)            ; 90 (58)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                                                               ; sld_jtag_hub                                   ; work         ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 14.0 (14.0)          ; 15.7 (15.7)                      ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 23 (23)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg                                       ; sld_rom_sr                                     ; work         ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 10.7 (10.7)          ; 12.3 (12.3)                      ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SISTEMA|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm                                     ; sld_shadow_jsm                                 ; altera_sld   ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                                          ;
+-----------------------------+----------+------+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name                        ; Pin Type ; D1   ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+-----------------------------+----------+------+------+------+----+------+-------+--------+------------------------+--------------------------+
; clk_sdram_clk               ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ldr_external_interface_sclk ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ldr_external_interface_cs_n ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ldr_external_interface_din  ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pll_locked_export           ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sdram_wire_addr[0]          ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; sdram_wire_addr[1]          ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; sdram_wire_addr[2]          ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; sdram_wire_addr[3]          ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; sdram_wire_addr[4]          ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; sdram_wire_addr[5]          ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; sdram_wire_addr[6]          ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; sdram_wire_addr[7]          ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; sdram_wire_addr[8]          ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; sdram_wire_addr[9]          ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; sdram_wire_addr[10]         ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; sdram_wire_addr[11]         ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; sdram_wire_addr[12]         ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; sdram_wire_ba[0]            ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; sdram_wire_ba[1]            ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; sdram_wire_cas_n            ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; sdram_wire_cke              ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sdram_wire_cs_n             ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; sdram_wire_dqm[0]           ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; sdram_wire_dqm[1]           ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; sdram_wire_ras_n            ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; sdram_wire_we_n             ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; sdram_wire_dq[0]            ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; sdram_wire_dq[1]            ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; sdram_wire_dq[2]            ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; sdram_wire_dq[3]            ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; sdram_wire_dq[4]            ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; sdram_wire_dq[5]            ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; sdram_wire_dq[6]            ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; sdram_wire_dq[7]            ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; sdram_wire_dq[8]            ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; sdram_wire_dq[9]            ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; sdram_wire_dq[10]           ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; sdram_wire_dq[11]           ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; sdram_wire_dq[12]           ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; sdram_wire_dq[13]           ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; sdram_wire_dq[14]           ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; sdram_wire_dq[15]           ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; clk_clk                     ; Input    ; --   ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; reset_reset_n               ; Input    ; --   ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ldr_external_interface_dout ; Input    ; --   ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+-----------------------------+----------+------+------+------+----+------+-------+--------+------------------------+--------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                            ;
+-----------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                         ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------------------+-------------------+---------+
; sdram_wire_dq[0]                                                            ;                   ;         ;
;      - SISTEMA_SDRAM:sdram|za_data[0]                                       ; 0                 ; 0       ;
; sdram_wire_dq[1]                                                            ;                   ;         ;
;      - SISTEMA_SDRAM:sdram|za_data[1]                                       ; 0                 ; 0       ;
; sdram_wire_dq[2]                                                            ;                   ;         ;
;      - SISTEMA_SDRAM:sdram|za_data[2]                                       ; 0                 ; 0       ;
; sdram_wire_dq[3]                                                            ;                   ;         ;
;      - SISTEMA_SDRAM:sdram|za_data[3]                                       ; 0                 ; 0       ;
; sdram_wire_dq[4]                                                            ;                   ;         ;
;      - SISTEMA_SDRAM:sdram|za_data[4]                                       ; 0                 ; 0       ;
; sdram_wire_dq[5]                                                            ;                   ;         ;
;      - SISTEMA_SDRAM:sdram|za_data[5]                                       ; 0                 ; 0       ;
; sdram_wire_dq[6]                                                            ;                   ;         ;
;      - SISTEMA_SDRAM:sdram|za_data[6]                                       ; 0                 ; 0       ;
; sdram_wire_dq[7]                                                            ;                   ;         ;
;      - SISTEMA_SDRAM:sdram|za_data[7]                                       ; 0                 ; 0       ;
; sdram_wire_dq[8]                                                            ;                   ;         ;
;      - SISTEMA_SDRAM:sdram|za_data[8]                                       ; 0                 ; 0       ;
; sdram_wire_dq[9]                                                            ;                   ;         ;
;      - SISTEMA_SDRAM:sdram|za_data[9]                                       ; 0                 ; 0       ;
; sdram_wire_dq[10]                                                           ;                   ;         ;
;      - SISTEMA_SDRAM:sdram|za_data[10]                                      ; 0                 ; 0       ;
; sdram_wire_dq[11]                                                           ;                   ;         ;
;      - SISTEMA_SDRAM:sdram|za_data[11]                                      ; 0                 ; 0       ;
; sdram_wire_dq[12]                                                           ;                   ;         ;
;      - SISTEMA_SDRAM:sdram|za_data[12]                                      ; 0                 ; 0       ;
; sdram_wire_dq[13]                                                           ;                   ;         ;
;      - SISTEMA_SDRAM:sdram|za_data[13]                                      ; 0                 ; 0       ;
; sdram_wire_dq[14]                                                           ;                   ;         ;
;      - SISTEMA_SDRAM:sdram|za_data[14]                                      ; 0                 ; 0       ;
; sdram_wire_dq[15]                                                           ;                   ;         ;
;      - SISTEMA_SDRAM:sdram|za_data[15]                                      ; 0                 ; 0       ;
; clk_clk                                                                     ;                   ;         ;
; reset_reset_n                                                               ;                   ;         ;
;      - altera_reset_controller:rst_controller_001|merged_reset~0            ; 0                 ; 0       ;
; ldr_external_interface_dout                                                 ;                   ;         ;
;      - SISTEMA_LDR:ldr|altera_up_avalon_adv_adc:ADC_CTRL|dout_shift_reg[0]  ; 1                 ; 0       ;
;      - SISTEMA_LDR:ldr|altera_up_avalon_adv_adc:ADC_CTRL|reading0[0]        ; 1                 ; 0       ;
;      - SISTEMA_LDR:ldr|altera_up_avalon_adv_adc:ADC_CTRL|reading3[0]        ; 1                 ; 0       ;
;      - SISTEMA_LDR:ldr|altera_up_avalon_adv_adc:ADC_CTRL|reading1[0]        ; 1                 ; 0       ;
;      - SISTEMA_LDR:ldr|altera_up_avalon_adv_adc:ADC_CTRL|reading4[0]        ; 1                 ; 0       ;
;      - SISTEMA_LDR:ldr|altera_up_avalon_adv_adc:ADC_CTRL|reading2[0]        ; 1                 ; 0       ;
;      - SISTEMA_LDR:ldr|altera_up_avalon_adv_adc:ADC_CTRL|reading5[0]~feeder ; 1                 ; 0       ;
;      - SISTEMA_LDR:ldr|altera_up_avalon_adv_adc:ADC_CTRL|reading7[0]~feeder ; 1                 ; 0       ;
;      - SISTEMA_LDR:ldr|altera_up_avalon_adv_adc:ADC_CTRL|reading6[0]~feeder ; 1                 ; 0       ;
+-----------------------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+--------------------------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                       ; Location                   ; Fan-Out ; Usage                                                              ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+--------------------------------------------------------------------+--------+----------------------+------------------+---------------------------+
; SISTEMA_JTAG_UART:jtag_uart|SISTEMA_JTAG_UART_scfifo_r:the_SISTEMA_JTAG_UART_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|_~2                                                                                                                                                                             ; MLABCELL_X21_Y9_N48        ; 10      ; Clock enable                                                       ; no     ; --                   ; --               ; --                        ;
; SISTEMA_JTAG_UART:jtag_uart|SISTEMA_JTAG_UART_scfifo_w:the_SISTEMA_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                                                                             ; LABCELL_X22_Y9_N33         ; 6       ; Clock enable                                                       ; no     ; --                   ; --               ; --                        ;
; SISTEMA_JTAG_UART:jtag_uart|alt_jtag_atlantic:SISTEMA_JTAG_UART_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                                                                                                  ; LABCELL_X13_Y6_N51         ; 1       ; Clock enable                                                       ; no     ; --                   ; --               ; --                        ;
; SISTEMA_JTAG_UART:jtag_uart|alt_jtag_atlantic:SISTEMA_JTAG_UART_alt_jtag_atlantic|td_shift[0]~2                                                                                                                                                                                                                                                            ; MLABCELL_X8_Y5_N24         ; 21      ; Clock enable                                                       ; no     ; --                   ; --               ; --                        ;
; SISTEMA_JTAG_UART:jtag_uart|alt_jtag_atlantic:SISTEMA_JTAG_UART_alt_jtag_atlantic|write_stalled~1                                                                                                                                                                                                                                                          ; MLABCELL_X8_Y5_N0          ; 5       ; Clock enable                                                       ; no     ; --                   ; --               ; --                        ;
; SISTEMA_JTAG_UART:jtag_uart|alt_jtag_atlantic:SISTEMA_JTAG_UART_alt_jtag_atlantic|write~0                                                                                                                                                                                                                                                                  ; LABCELL_X2_Y3_N48          ; 8       ; Clock enable                                                       ; no     ; --                   ; --               ; --                        ;
; SISTEMA_JTAG_UART:jtag_uart|fifo_rd~4                                                                                                                                                                                                                                                                                                                      ; LABCELL_X22_Y9_N48         ; 7       ; Clock enable                                                       ; no     ; --                   ; --               ; --                        ;
; SISTEMA_JTAG_UART:jtag_uart|fifo_wr                                                                                                                                                                                                                                                                                                                        ; FF_X23_Y9_N11              ; 15      ; Clock enable, Write enable                                         ; no     ; --                   ; --               ; --                        ;
; SISTEMA_JTAG_UART:jtag_uart|ien_AE~0                                                                                                                                                                                                                                                                                                                       ; LABCELL_X23_Y9_N15         ; 2       ; Clock enable                                                       ; no     ; --                   ; --               ; --                        ;
; SISTEMA_JTAG_UART:jtag_uart|r_val~0                                                                                                                                                                                                                                                                                                                        ; LABCELL_X13_Y6_N48         ; 11      ; Clock enable                                                       ; no     ; --                   ; --               ; --                        ;
; SISTEMA_JTAG_UART:jtag_uart|read_0                                                                                                                                                                                                                                                                                                                         ; FF_X19_Y9_N20              ; 16      ; Sync. load                                                         ; no     ; --                   ; --               ; --                        ;
; SISTEMA_JTAG_UART:jtag_uart|wr_rfifo                                                                                                                                                                                                                                                                                                                       ; MLABCELL_X21_Y9_N27        ; 14      ; Clock enable, Write enable                                         ; no     ; --                   ; --               ; --                        ;
; SISTEMA_LDR:ldr|altera_up_avalon_adv_adc:ADC_CTRL|ad_or_ltc_error_count[0]~3                                                                                                                                                                                                                                                                               ; MLABCELL_X39_Y10_N24       ; 3       ; Clock enable                                                       ; no     ; --                   ; --               ; --                        ;
; SISTEMA_LDR:ldr|altera_up_avalon_adv_adc:ADC_CTRL|address[2]~7                                                                                                                                                                                                                                                                                             ; LABCELL_X40_Y10_N36        ; 3       ; Clock enable                                                       ; no     ; --                   ; --               ; --                        ;
; SISTEMA_LDR:ldr|altera_up_avalon_adv_adc:ADC_CTRL|always2~0                                                                                                                                                                                                                                                                                                ; LABCELL_X40_Y10_N42        ; 14      ; Sync. clear                                                        ; no     ; --                   ; --               ; --                        ;
; SISTEMA_LDR:ldr|altera_up_avalon_adv_adc:ADC_CTRL|currState.doneState                                                                                                                                                                                                                                                                                      ; FF_X43_Y10_N29             ; 108     ; Clock enable, Sync. load                                           ; no     ; --                   ; --               ; --                        ;
; SISTEMA_LDR:ldr|altera_up_avalon_adv_adc:ADC_CTRL|din_shift_reg[1]~11                                                                                                                                                                                                                                                                                      ; LABCELL_X45_Y10_N42        ; 7       ; Clock enable                                                       ; no     ; --                   ; --               ; --                        ;
; SISTEMA_LDR:ldr|altera_up_avalon_adv_adc:ADC_CTRL|dout_shift_reg[3]~0                                                                                                                                                                                                                                                                                      ; LABCELL_X40_Y11_N54        ; 16      ; Clock enable                                                       ; no     ; --                   ; --               ; --                        ;
; SISTEMA_LDR:ldr|altera_up_avalon_adv_adc:ADC_CTRL|reading0[2]~2                                                                                                                                                                                                                                                                                            ; LABCELL_X40_Y10_N12        ; 12      ; Clock enable                                                       ; no     ; --                   ; --               ; --                        ;
; SISTEMA_LDR:ldr|altera_up_avalon_adv_adc:ADC_CTRL|reading1[0]~2                                                                                                                                                                                                                                                                                            ; MLABCELL_X39_Y10_N36       ; 12      ; Clock enable                                                       ; no     ; --                   ; --               ; --                        ;
; SISTEMA_LDR:ldr|altera_up_avalon_adv_adc:ADC_CTRL|reading2[0]~2                                                                                                                                                                                                                                                                                            ; MLABCELL_X39_Y11_N54       ; 12      ; Clock enable                                                       ; no     ; --                   ; --               ; --                        ;
; SISTEMA_LDR:ldr|altera_up_avalon_adv_adc:ADC_CTRL|reading3[0]~2                                                                                                                                                                                                                                                                                            ; LABCELL_X40_Y9_N21         ; 12      ; Clock enable                                                       ; no     ; --                   ; --               ; --                        ;
; SISTEMA_LDR:ldr|altera_up_avalon_adv_adc:ADC_CTRL|reading4[0]~3                                                                                                                                                                                                                                                                                            ; MLABCELL_X39_Y11_N15       ; 12      ; Clock enable                                                       ; no     ; --                   ; --               ; --                        ;
; SISTEMA_LDR:ldr|altera_up_avalon_adv_adc:ADC_CTRL|reading5[0]~2                                                                                                                                                                                                                                                                                            ; MLABCELL_X39_Y9_N57        ; 12      ; Clock enable                                                       ; no     ; --                   ; --               ; --                        ;
; SISTEMA_LDR:ldr|altera_up_avalon_adv_adc:ADC_CTRL|reading6[0]~2                                                                                                                                                                                                                                                                                            ; LABCELL_X40_Y9_N45         ; 12      ; Clock enable                                                       ; no     ; --                   ; --               ; --                        ;
; SISTEMA_LDR:ldr|altera_up_avalon_adv_adc:ADC_CTRL|reading7[0]~2                                                                                                                                                                                                                                                                                            ; MLABCELL_X39_Y11_N45       ; 12      ; Clock enable                                                       ; no     ; --                   ; --               ; --                        ;
; SISTEMA_LDR:ldr|altera_up_avalon_adv_adc:ADC_CTRL|sclk_counter[0]~1                                                                                                                                                                                                                                                                                        ; LABCELL_X40_Y11_N27        ; 5       ; Clock enable                                                       ; no     ; --                   ; --               ; --                        ;
; SISTEMA_PLL:pll|altera_pll:altera_pll_i|outclk_wire[0]                                                                                                                                                                                                                                                                                                     ; PLLOUTPUTCOUNTER_X0_Y20_N1 ; 2583    ; Clock                                                              ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|D_ctrl_mem8~1                                                                                                                                                                                                                                                                                  ; LABCELL_X50_Y14_N3         ; 20      ; Sync. load                                                         ; no     ; --                   ; --               ; --                        ;
; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|D_iw[2]                                                                                                                                                                                                                                                                                        ; FF_X36_Y13_N8              ; 35      ; Sync. clear                                                        ; no     ; --                   ; --               ; --                        ;
; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|E_alu_result~1                                                                                                                                                                                                                                                                                 ; LABCELL_X37_Y13_N36        ; 36      ; Sync. clear                                                        ; no     ; --                   ; --               ; --                        ;
; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|E_new_inst                                                                                                                                                                                                                                                                                     ; FF_X39_Y12_N17             ; 59      ; Sync. load                                                         ; no     ; --                   ; --               ; --                        ;
; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|E_src2[12]~0                                                                                                                                                                                                                                                                                   ; LABCELL_X48_Y11_N15        ; 11      ; Sync. clear                                                        ; no     ; --                   ; --               ; --                        ;
; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|E_st_data[23]~0                                                                                                                                                                                                                                                                                ; LABCELL_X50_Y14_N33        ; 9       ; Sync. load                                                         ; no     ; --                   ; --               ; --                        ;
; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|E_valid_from_R                                                                                                                                                                                                                                                                                 ; FF_X39_Y12_N38             ; 13      ; Clock enable                                                       ; no     ; --                   ; --               ; --                        ;
; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|F_valid~0                                                                                                                                                                                                                                                                                      ; LABCELL_X36_Y13_N36        ; 34      ; Clock enable                                                       ; no     ; --                   ; --               ; --                        ;
; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|R_ctrl_exception                                                                                                                                                                                                                                                                               ; FF_X40_Y13_N56             ; 33      ; Sync. clear, Sync. load                                            ; no     ; --                   ; --               ; --                        ;
; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|R_src2_hi~1                                                                                                                                                                                                                                                                                    ; MLABCELL_X52_Y12_N54       ; 16      ; Sync. clear                                                        ; no     ; --                   ; --               ; --                        ;
; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|R_src2_use_imm                                                                                                                                                                                                                                                                                 ; FF_X45_Y12_N17             ; 28      ; Sync. load                                                         ; no     ; --                   ; --               ; --                        ;
; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|SISTEMA_Procesador1_cpu_nios2_oci:the_SISTEMA_Procesador1_cpu_nios2_oci|SISTEMA_Procesador1_cpu_debug_slave_wrapper:the_SISTEMA_Procesador1_cpu_debug_slave_wrapper|SISTEMA_Procesador1_cpu_debug_slave_sysclk:the_SISTEMA_Procesador1_cpu_debug_slave_sysclk|jxuir                            ; FF_X6_Y3_N16               ; 2       ; Clock enable                                                       ; no     ; --                   ; --               ; --                        ;
; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|SISTEMA_Procesador1_cpu_nios2_oci:the_SISTEMA_Procesador1_cpu_nios2_oci|SISTEMA_Procesador1_cpu_debug_slave_wrapper:the_SISTEMA_Procesador1_cpu_debug_slave_wrapper|SISTEMA_Procesador1_cpu_debug_slave_sysclk:the_SISTEMA_Procesador1_cpu_debug_slave_sysclk|take_action_ocimem_a             ; LABCELL_X4_Y4_N6           ; 17      ; Clock enable, Sync. load                                           ; no     ; --                   ; --               ; --                        ;
; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|SISTEMA_Procesador1_cpu_nios2_oci:the_SISTEMA_Procesador1_cpu_nios2_oci|SISTEMA_Procesador1_cpu_debug_slave_wrapper:the_SISTEMA_Procesador1_cpu_debug_slave_wrapper|SISTEMA_Procesador1_cpu_debug_slave_sysclk:the_SISTEMA_Procesador1_cpu_debug_slave_sysclk|take_action_ocimem_a~0           ; LABCELL_X7_Y3_N48          ; 17      ; Clock enable                                                       ; no     ; --                   ; --               ; --                        ;
; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|SISTEMA_Procesador1_cpu_nios2_oci:the_SISTEMA_Procesador1_cpu_nios2_oci|SISTEMA_Procesador1_cpu_debug_slave_wrapper:the_SISTEMA_Procesador1_cpu_debug_slave_wrapper|SISTEMA_Procesador1_cpu_debug_slave_sysclk:the_SISTEMA_Procesador1_cpu_debug_slave_sysclk|take_action_ocimem_a~1           ; LABCELL_X7_Y4_N24          ; 4       ; Clock enable                                                       ; no     ; --                   ; --               ; --                        ;
; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|SISTEMA_Procesador1_cpu_nios2_oci:the_SISTEMA_Procesador1_cpu_nios2_oci|SISTEMA_Procesador1_cpu_debug_slave_wrapper:the_SISTEMA_Procesador1_cpu_debug_slave_wrapper|SISTEMA_Procesador1_cpu_debug_slave_sysclk:the_SISTEMA_Procesador1_cpu_debug_slave_sysclk|take_action_ocimem_b             ; LABCELL_X4_Y4_N21          ; 36      ; Clock enable, Sync. load                                           ; no     ; --                   ; --               ; --                        ;
; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|SISTEMA_Procesador1_cpu_nios2_oci:the_SISTEMA_Procesador1_cpu_nios2_oci|SISTEMA_Procesador1_cpu_debug_slave_wrapper:the_SISTEMA_Procesador1_cpu_debug_slave_wrapper|SISTEMA_Procesador1_cpu_debug_slave_sysclk:the_SISTEMA_Procesador1_cpu_debug_slave_sysclk|update_jdo_strobe                ; FF_X6_Y3_N44               ; 39      ; Clock enable                                                       ; no     ; --                   ; --               ; --                        ;
; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|SISTEMA_Procesador1_cpu_nios2_oci:the_SISTEMA_Procesador1_cpu_nios2_oci|SISTEMA_Procesador1_cpu_debug_slave_wrapper:the_SISTEMA_Procesador1_cpu_debug_slave_wrapper|SISTEMA_Procesador1_cpu_debug_slave_tck:the_SISTEMA_Procesador1_cpu_debug_slave_tck|sr[20]~13                              ; LABCELL_X4_Y3_N6           ; 16      ; Sync. clear                                                        ; no     ; --                   ; --               ; --                        ;
; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|SISTEMA_Procesador1_cpu_nios2_oci:the_SISTEMA_Procesador1_cpu_nios2_oci|SISTEMA_Procesador1_cpu_debug_slave_wrapper:the_SISTEMA_Procesador1_cpu_debug_slave_wrapper|SISTEMA_Procesador1_cpu_debug_slave_tck:the_SISTEMA_Procesador1_cpu_debug_slave_tck|sr[20]~14                              ; LABCELL_X4_Y3_N36          ; 18      ; Clock enable                                                       ; no     ; --                   ; --               ; --                        ;
; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|SISTEMA_Procesador1_cpu_nios2_oci:the_SISTEMA_Procesador1_cpu_nios2_oci|SISTEMA_Procesador1_cpu_debug_slave_wrapper:the_SISTEMA_Procesador1_cpu_debug_slave_wrapper|SISTEMA_Procesador1_cpu_debug_slave_tck:the_SISTEMA_Procesador1_cpu_debug_slave_tck|sr[37]~19                              ; LABCELL_X4_Y3_N18          ; 2       ; Clock enable                                                       ; no     ; --                   ; --               ; --                        ;
; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|SISTEMA_Procesador1_cpu_nios2_oci:the_SISTEMA_Procesador1_cpu_nios2_oci|SISTEMA_Procesador1_cpu_debug_slave_wrapper:the_SISTEMA_Procesador1_cpu_debug_slave_wrapper|SISTEMA_Procesador1_cpu_debug_slave_tck:the_SISTEMA_Procesador1_cpu_debug_slave_tck|sr[6]~10                               ; LABCELL_X2_Y3_N33          ; 13      ; Clock enable                                                       ; no     ; --                   ; --               ; --                        ;
; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|SISTEMA_Procesador1_cpu_nios2_oci:the_SISTEMA_Procesador1_cpu_nios2_oci|SISTEMA_Procesador1_cpu_debug_slave_wrapper:the_SISTEMA_Procesador1_cpu_debug_slave_wrapper|SISTEMA_Procesador1_cpu_debug_slave_tck:the_SISTEMA_Procesador1_cpu_debug_slave_tck|sr[6]~9                                ; MLABCELL_X8_Y2_N57         ; 13      ; Sync. clear                                                        ; no     ; --                   ; --               ; --                        ;
; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|SISTEMA_Procesador1_cpu_nios2_oci:the_SISTEMA_Procesador1_cpu_nios2_oci|SISTEMA_Procesador1_cpu_debug_slave_wrapper:the_SISTEMA_Procesador1_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:SISTEMA_Procesador1_cpu_debug_slave_phy|virtual_state_uir                                           ; MLABCELL_X6_Y2_N51         ; 4       ; Clock enable                                                       ; no     ; --                   ; --               ; --                        ;
; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|SISTEMA_Procesador1_cpu_nios2_oci:the_SISTEMA_Procesador1_cpu_nios2_oci|SISTEMA_Procesador1_cpu_nios2_avalon_reg:the_SISTEMA_Procesador1_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                                  ; MLABCELL_X15_Y4_N54        ; 3       ; Clock enable                                                       ; no     ; --                   ; --               ; --                        ;
; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|SISTEMA_Procesador1_cpu_nios2_oci:the_SISTEMA_Procesador1_cpu_nios2_oci|SISTEMA_Procesador1_cpu_nios2_oci_break:the_SISTEMA_Procesador1_cpu_nios2_oci_break|break_readreg[11]~0                                                                                                                ; MLABCELL_X6_Y3_N27         ; 33      ; Clock enable                                                       ; no     ; --                   ; --               ; --                        ;
; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|SISTEMA_Procesador1_cpu_nios2_oci:the_SISTEMA_Procesador1_cpu_nios2_oci|SISTEMA_Procesador1_cpu_nios2_oci_break:the_SISTEMA_Procesador1_cpu_nios2_oci_break|break_readreg[11]~1                                                                                                                ; LABCELL_X7_Y3_N54          ; 32      ; Sync. clear                                                        ; no     ; --                   ; --               ; --                        ;
; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|SISTEMA_Procesador1_cpu_nios2_oci:the_SISTEMA_Procesador1_cpu_nios2_oci|SISTEMA_Procesador1_cpu_nios2_ocimem:the_SISTEMA_Procesador1_cpu_nios2_ocimem|MonDReg[0]~2                                                                                                                             ; MLABCELL_X8_Y4_N36         ; 31      ; Clock enable                                                       ; no     ; --                   ; --               ; --                        ;
; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|SISTEMA_Procesador1_cpu_nios2_oci:the_SISTEMA_Procesador1_cpu_nios2_oci|SISTEMA_Procesador1_cpu_nios2_ocimem:the_SISTEMA_Procesador1_cpu_nios2_ocimem|MonDReg[21]~4                                                                                                                            ; LABCELL_X11_Y4_N54         ; 19      ; Sync. clear                                                        ; no     ; --                   ; --               ; --                        ;
; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|SISTEMA_Procesador1_cpu_nios2_oci:the_SISTEMA_Procesador1_cpu_nios2_oci|SISTEMA_Procesador1_cpu_nios2_ocimem:the_SISTEMA_Procesador1_cpu_nios2_ocimem|ociram_reset_req                                                                                                                         ; LABCELL_X9_Y3_N30          ; 2       ; Clock enable                                                       ; no     ; --                   ; --               ; --                        ;
; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|SISTEMA_Procesador1_cpu_nios2_oci:the_SISTEMA_Procesador1_cpu_nios2_oci|SISTEMA_Procesador1_cpu_nios2_ocimem:the_SISTEMA_Procesador1_cpu_nios2_ocimem|ociram_wr_en~1                                                                                                                           ; LABCELL_X17_Y4_N27         ; 2       ; Read enable, Write enable                                          ; no     ; --                   ; --               ; --                        ;
; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|SISTEMA_Procesador1_cpu_nios2_oci:the_SISTEMA_Procesador1_cpu_nios2_oci|address[8]                                                                                                                                                                                                             ; FF_X24_Y5_N41              ; 35      ; Sync. load                                                         ; no     ; --                   ; --               ; --                        ;
; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|W_ienable_reg_nxt~0                                                                                                                                                                                                                                                                            ; LABCELL_X48_Y11_N0         ; 2       ; Clock enable                                                       ; no     ; --                   ; --               ; --                        ;
; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|W_rf_wren                                                                                                                                                                                                                                                                                      ; LABCELL_X40_Y13_N57        ; 2       ; Clock enable, Write enable                                         ; no     ; --                   ; --               ; --                        ;
; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|W_valid                                                                                                                                                                                                                                                                                        ; FF_X39_Y12_N14             ; 31      ; Clock enable                                                       ; no     ; --                   ; --               ; --                        ;
; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|av_ld_aligning_data                                                                                                                                                                                                                                                                            ; FF_X39_Y12_N50             ; 47      ; Sync. load                                                         ; no     ; --                   ; --               ; --                        ;
; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|av_ld_byte0_data[0]~0                                                                                                                                                                                                                                                                          ; LABCELL_X35_Y12_N9         ; 10      ; Clock enable                                                       ; no     ; --                   ; --               ; --                        ;
; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|av_ld_byte1_data_en~0                                                                                                                                                                                                                                                                          ; MLABCELL_X34_Y13_N12       ; 10      ; Clock enable                                                       ; no     ; --                   ; --               ; --                        ;
; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|av_ld_rshift8~0                                                                                                                                                                                                                                                                                ; LABCELL_X35_Y12_N6         ; 19      ; Clock enable, Sync. load                                           ; no     ; --                   ; --               ; --                        ;
; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|hbreak_req~0                                                                                                                                                                                                                                                                                   ; MLABCELL_X34_Y8_N24        ; 23      ; Sync. clear                                                        ; no     ; --                   ; --               ; --                        ;
; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|D_ctrl_mem8~1                                                                                                                                                                                                                                                                                  ; LABCELL_X18_Y11_N48        ; 20      ; Sync. load                                                         ; no     ; --                   ; --               ; --                        ;
; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|D_iw[2]                                                                                                                                                                                                                                                                                        ; FF_X19_Y13_N56             ; 35      ; Sync. clear                                                        ; no     ; --                   ; --               ; --                        ;
; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|E_alu_result~1                                                                                                                                                                                                                                                                                 ; MLABCELL_X21_Y11_N21       ; 32      ; Sync. clear                                                        ; no     ; --                   ; --               ; --                        ;
; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|E_new_inst                                                                                                                                                                                                                                                                                     ; FF_X16_Y10_N38             ; 54      ; Sync. load                                                         ; no     ; --                   ; --               ; --                        ;
; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|E_src2[14]~0                                                                                                                                                                                                                                                                                   ; LABCELL_X18_Y12_N42        ; 11      ; Sync. clear                                                        ; no     ; --                   ; --               ; --                        ;
; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|E_st_data[23]~0                                                                                                                                                                                                                                                                                ; LABCELL_X19_Y11_N0         ; 9       ; Sync. load                                                         ; no     ; --                   ; --               ; --                        ;
; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|E_valid_from_R                                                                                                                                                                                                                                                                                 ; FF_X23_Y10_N14             ; 10      ; Clock enable                                                       ; no     ; --                   ; --               ; --                        ;
; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|F_valid~0                                                                                                                                                                                                                                                                                      ; MLABCELL_X21_Y12_N12       ; 34      ; Clock enable                                                       ; no     ; --                   ; --               ; --                        ;
; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|R_ctrl_exception                                                                                                                                                                                                                                                                               ; FF_X17_Y11_N2              ; 33      ; Sync. clear, Sync. load                                            ; no     ; --                   ; --               ; --                        ;
; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|R_src2_hi~1                                                                                                                                                                                                                                                                                    ; LABCELL_X18_Y12_N3         ; 16      ; Sync. clear                                                        ; no     ; --                   ; --               ; --                        ;
; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|R_src2_use_imm                                                                                                                                                                                                                                                                                 ; FF_X19_Y12_N29             ; 28      ; Sync. load                                                         ; no     ; --                   ; --               ; --                        ;
; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_nios2_oci:the_SISTEMA_Procesador2_cpu_nios2_oci|SISTEMA_Procesador2_cpu_debug_slave_wrapper:the_SISTEMA_Procesador2_cpu_debug_slave_wrapper|SISTEMA_Procesador2_cpu_debug_slave_sysclk:the_SISTEMA_Procesador2_cpu_debug_slave_sysclk|jxuir                            ; FF_X4_Y8_N32               ; 2       ; Clock enable                                                       ; no     ; --                   ; --               ; --                        ;
; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_nios2_oci:the_SISTEMA_Procesador2_cpu_nios2_oci|SISTEMA_Procesador2_cpu_debug_slave_wrapper:the_SISTEMA_Procesador2_cpu_debug_slave_wrapper|SISTEMA_Procesador2_cpu_debug_slave_sysclk:the_SISTEMA_Procesador2_cpu_debug_slave_sysclk|take_action_ocimem_a             ; LABCELL_X2_Y5_N30          ; 17      ; Clock enable, Sync. load                                           ; no     ; --                   ; --               ; --                        ;
; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_nios2_oci:the_SISTEMA_Procesador2_cpu_nios2_oci|SISTEMA_Procesador2_cpu_debug_slave_wrapper:the_SISTEMA_Procesador2_cpu_debug_slave_wrapper|SISTEMA_Procesador2_cpu_debug_slave_sysclk:the_SISTEMA_Procesador2_cpu_debug_slave_sysclk|take_action_ocimem_a~0           ; LABCELL_X7_Y6_N51          ; 17      ; Clock enable                                                       ; no     ; --                   ; --               ; --                        ;
; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_nios2_oci:the_SISTEMA_Procesador2_cpu_nios2_oci|SISTEMA_Procesador2_cpu_debug_slave_wrapper:the_SISTEMA_Procesador2_cpu_debug_slave_wrapper|SISTEMA_Procesador2_cpu_debug_slave_sysclk:the_SISTEMA_Procesador2_cpu_debug_slave_sysclk|take_action_ocimem_a~1           ; MLABCELL_X3_Y7_N51         ; 4       ; Clock enable                                                       ; no     ; --                   ; --               ; --                        ;
; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_nios2_oci:the_SISTEMA_Procesador2_cpu_nios2_oci|SISTEMA_Procesador2_cpu_debug_slave_wrapper:the_SISTEMA_Procesador2_cpu_debug_slave_wrapper|SISTEMA_Procesador2_cpu_debug_slave_sysclk:the_SISTEMA_Procesador2_cpu_debug_slave_sysclk|take_action_ocimem_b             ; LABCELL_X2_Y5_N33          ; 37      ; Clock enable, Sync. load                                           ; no     ; --                   ; --               ; --                        ;
; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_nios2_oci:the_SISTEMA_Procesador2_cpu_nios2_oci|SISTEMA_Procesador2_cpu_debug_slave_wrapper:the_SISTEMA_Procesador2_cpu_debug_slave_wrapper|SISTEMA_Procesador2_cpu_debug_slave_sysclk:the_SISTEMA_Procesador2_cpu_debug_slave_sysclk|update_jdo_strobe                ; FF_X3_Y3_N14               ; 39      ; Clock enable                                                       ; no     ; --                   ; --               ; --                        ;
; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_nios2_oci:the_SISTEMA_Procesador2_cpu_nios2_oci|SISTEMA_Procesador2_cpu_debug_slave_wrapper:the_SISTEMA_Procesador2_cpu_debug_slave_wrapper|SISTEMA_Procesador2_cpu_debug_slave_tck:the_SISTEMA_Procesador2_cpu_debug_slave_tck|sr[11]~10                              ; LABCELL_X2_Y3_N12          ; 13      ; Clock enable                                                       ; no     ; --                   ; --               ; --                        ;
; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_nios2_oci:the_SISTEMA_Procesador2_cpu_nios2_oci|SISTEMA_Procesador2_cpu_debug_slave_wrapper:the_SISTEMA_Procesador2_cpu_debug_slave_wrapper|SISTEMA_Procesador2_cpu_debug_slave_tck:the_SISTEMA_Procesador2_cpu_debug_slave_tck|sr[11]~9                               ; LABCELL_X2_Y3_N15          ; 13      ; Sync. clear                                                        ; no     ; --                   ; --               ; --                        ;
; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_nios2_oci:the_SISTEMA_Procesador2_cpu_nios2_oci|SISTEMA_Procesador2_cpu_debug_slave_wrapper:the_SISTEMA_Procesador2_cpu_debug_slave_wrapper|SISTEMA_Procesador2_cpu_debug_slave_tck:the_SISTEMA_Procesador2_cpu_debug_slave_tck|sr[22]~13                              ; LABCELL_X2_Y3_N42          ; 16      ; Sync. clear                                                        ; no     ; --                   ; --               ; --                        ;
; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_nios2_oci:the_SISTEMA_Procesador2_cpu_nios2_oci|SISTEMA_Procesador2_cpu_debug_slave_wrapper:the_SISTEMA_Procesador2_cpu_debug_slave_wrapper|SISTEMA_Procesador2_cpu_debug_slave_tck:the_SISTEMA_Procesador2_cpu_debug_slave_tck|sr[22]~14                              ; LABCELL_X2_Y3_N18          ; 18      ; Clock enable                                                       ; no     ; --                   ; --               ; --                        ;
; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_nios2_oci:the_SISTEMA_Procesador2_cpu_nios2_oci|SISTEMA_Procesador2_cpu_debug_slave_wrapper:the_SISTEMA_Procesador2_cpu_debug_slave_wrapper|SISTEMA_Procesador2_cpu_debug_slave_tck:the_SISTEMA_Procesador2_cpu_debug_slave_tck|sr[37]~19                              ; LABCELL_X2_Y3_N36          ; 2       ; Clock enable                                                       ; no     ; --                   ; --               ; --                        ;
; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_nios2_oci:the_SISTEMA_Procesador2_cpu_nios2_oci|SISTEMA_Procesador2_cpu_debug_slave_wrapper:the_SISTEMA_Procesador2_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:SISTEMA_Procesador2_cpu_debug_slave_phy|virtual_state_uir                                           ; LABCELL_X1_Y5_N57          ; 4       ; Clock enable                                                       ; no     ; --                   ; --               ; --                        ;
; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_nios2_oci:the_SISTEMA_Procesador2_cpu_nios2_oci|SISTEMA_Procesador2_cpu_nios2_avalon_reg:the_SISTEMA_Procesador2_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                                  ; LABCELL_X10_Y9_N54         ; 4       ; Clock enable                                                       ; no     ; --                   ; --               ; --                        ;
; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_nios2_oci:the_SISTEMA_Procesador2_cpu_nios2_oci|SISTEMA_Procesador2_cpu_nios2_oci_break:the_SISTEMA_Procesador2_cpu_nios2_oci_break|break_readreg[21]~0                                                                                                                ; MLABCELL_X6_Y6_N39         ; 33      ; Clock enable                                                       ; no     ; --                   ; --               ; --                        ;
; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_nios2_oci:the_SISTEMA_Procesador2_cpu_nios2_oci|SISTEMA_Procesador2_cpu_nios2_oci_break:the_SISTEMA_Procesador2_cpu_nios2_oci_break|break_readreg[21]~1                                                                                                                ; MLABCELL_X3_Y4_N54         ; 32      ; Sync. clear                                                        ; no     ; --                   ; --               ; --                        ;
; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_nios2_oci:the_SISTEMA_Procesador2_cpu_nios2_oci|SISTEMA_Procesador2_cpu_nios2_ocimem:the_SISTEMA_Procesador2_cpu_nios2_ocimem|MonDReg[0]~2                                                                                                                             ; MLABCELL_X3_Y7_N15         ; 34      ; Clock enable                                                       ; no     ; --                   ; --               ; --                        ;
; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_nios2_oci:the_SISTEMA_Procesador2_cpu_nios2_oci|SISTEMA_Procesador2_cpu_nios2_ocimem:the_SISTEMA_Procesador2_cpu_nios2_ocimem|MonDReg[7]~4                                                                                                                             ; LABCELL_X2_Y6_N12          ; 20      ; Sync. clear                                                        ; no     ; --                   ; --               ; --                        ;
; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_nios2_oci:the_SISTEMA_Procesador2_cpu_nios2_oci|SISTEMA_Procesador2_cpu_nios2_ocimem:the_SISTEMA_Procesador2_cpu_nios2_ocimem|ociram_reset_req                                                                                                                         ; LABCELL_X7_Y8_N0           ; 2       ; Clock enable                                                       ; no     ; --                   ; --               ; --                        ;
; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_nios2_oci:the_SISTEMA_Procesador2_cpu_nios2_oci|SISTEMA_Procesador2_cpu_nios2_ocimem:the_SISTEMA_Procesador2_cpu_nios2_ocimem|ociram_wr_en~1                                                                                                                           ; LABCELL_X10_Y9_N21         ; 2       ; Read enable, Write enable                                          ; no     ; --                   ; --               ; --                        ;
; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_nios2_oci:the_SISTEMA_Procesador2_cpu_nios2_oci|address[8]                                                                                                                                                                                                             ; FF_X11_Y10_N5              ; 35      ; Sync. load                                                         ; no     ; --                   ; --               ; --                        ;
; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|W_ienable_reg_nxt~0                                                                                                                                                                                                                                                                            ; LABCELL_X18_Y13_N3         ; 3       ; Clock enable                                                       ; no     ; --                   ; --               ; --                        ;
; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|W_rf_wren                                                                                                                                                                                                                                                                                      ; MLABCELL_X15_Y9_N9         ; 2       ; Clock enable, Write enable                                         ; no     ; --                   ; --               ; --                        ;
; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|W_valid                                                                                                                                                                                                                                                                                        ; FF_X23_Y10_N20             ; 32      ; Clock enable                                                       ; no     ; --                   ; --               ; --                        ;
; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|av_ld_aligning_data                                                                                                                                                                                                                                                                            ; FF_X24_Y11_N14             ; 44      ; Sync. load                                                         ; no     ; --                   ; --               ; --                        ;
; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|av_ld_byte0_data[0]~0                                                                                                                                                                                                                                                                          ; LABCELL_X24_Y11_N54        ; 10      ; Clock enable                                                       ; no     ; --                   ; --               ; --                        ;
; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|av_ld_byte1_data_en~0                                                                                                                                                                                                                                                                          ; LABCELL_X24_Y11_N27        ; 10      ; Clock enable                                                       ; no     ; --                   ; --               ; --                        ;
; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|av_ld_rshift8~0                                                                                                                                                                                                                                                                                ; LABCELL_X24_Y11_N57        ; 21      ; Clock enable, Sync. load                                           ; no     ; --                   ; --               ; --                        ;
; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|hbreak_req~0                                                                                                                                                                                                                                                                                   ; MLABCELL_X21_Y12_N45       ; 23      ; Sync. clear                                                        ; no     ; --                   ; --               ; --                        ;
; SISTEMA_SDRAM:sdram|SISTEMA_SDRAM_input_efifo_module:the_SISTEMA_SDRAM_input_efifo_module|entry_0[43]~0                                                                                                                                                                                                                                                    ; LABCELL_X30_Y8_N18         ; 44      ; Clock enable                                                       ; no     ; --                   ; --               ; --                        ;
; SISTEMA_SDRAM:sdram|SISTEMA_SDRAM_input_efifo_module:the_SISTEMA_SDRAM_input_efifo_module|entry_1[43]~0                                                                                                                                                                                                                                                    ; LABCELL_X30_Y8_N21         ; 44      ; Clock enable                                                       ; no     ; --                   ; --               ; --                        ;
; SISTEMA_SDRAM:sdram|WideOr16~0                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X25_Y4_N51        ; 4       ; Clock enable                                                       ; no     ; --                   ; --               ; --                        ;
; SISTEMA_SDRAM:sdram|active_rnw~2                                                                                                                                                                                                                                                                                                                           ; LABCELL_X31_Y4_N12         ; 45      ; Clock enable                                                       ; no     ; --                   ; --               ; --                        ;
; SISTEMA_SDRAM:sdram|m_addr[8]~2                                                                                                                                                                                                                                                                                                                            ; LABCELL_X31_Y4_N39         ; 13      ; Clock enable                                                       ; no     ; --                   ; --               ; --                        ;
; SISTEMA_SDRAM:sdram|m_state.000010000                                                                                                                                                                                                                                                                                                                      ; FF_X29_Y4_N43              ; 22      ; Sync. load                                                         ; no     ; --                   ; --               ; --                        ;
; SISTEMA_SDRAM:sdram|m_state.001000000                                                                                                                                                                                                                                                                                                                      ; FF_X30_Y4_N1               ; 20      ; Sync. load                                                         ; no     ; --                   ; --               ; --                        ;
; SISTEMA_SDRAM:sdram|oe                                                                                                                                                                                                                                                                                                                                     ; DDIOOECELL_X24_Y0_N56      ; 1       ; Output enable                                                      ; no     ; --                   ; --               ; --                        ;
; SISTEMA_SDRAM:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                                                                                        ; DDIOOECELL_X26_Y0_N96      ; 1       ; Output enable                                                      ; no     ; --                   ; --               ; --                        ;
; SISTEMA_SDRAM:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                                                                                       ; DDIOOECELL_X30_Y0_N39      ; 1       ; Output enable                                                      ; no     ; --                   ; --               ; --                        ;
; SISTEMA_SDRAM:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                                                                                       ; DDIOOECELL_X18_Y0_N96      ; 1       ; Output enable                                                      ; no     ; --                   ; --               ; --                        ;
; SISTEMA_SDRAM:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                                                                                       ; DDIOOECELL_X32_Y0_N56      ; 1       ; Output enable                                                      ; no     ; --                   ; --               ; --                        ;
; SISTEMA_SDRAM:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                                                                                       ; DDIOOECELL_X32_Y0_N39      ; 1       ; Output enable                                                      ; no     ; --                   ; --               ; --                        ;
; SISTEMA_SDRAM:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                                                                                       ; DDIOOECELL_X26_Y0_N79      ; 1       ; Output enable                                                      ; no     ; --                   ; --               ; --                        ;
; SISTEMA_SDRAM:sdram|oe~_Duplicate_15                                                                                                                                                                                                                                                                                                                       ; DDIOOECELL_X24_Y0_N39      ; 1       ; Output enable                                                      ; no     ; --                   ; --               ; --                        ;
; SISTEMA_SDRAM:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                                                                                        ; DDIOOECELL_X28_Y0_N39      ; 1       ; Output enable                                                      ; no     ; --                   ; --               ; --                        ;
; SISTEMA_SDRAM:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                                                                                        ; DDIOOECELL_X28_Y0_N56      ; 1       ; Output enable                                                      ; no     ; --                   ; --               ; --                        ;
; SISTEMA_SDRAM:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                                                                                        ; DDIOOECELL_X30_Y0_N56      ; 1       ; Output enable                                                      ; no     ; --                   ; --               ; --                        ;
; SISTEMA_SDRAM:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                                                                                        ; DDIOOECELL_X18_Y0_N79      ; 1       ; Output enable                                                      ; no     ; --                   ; --               ; --                        ;
; SISTEMA_SDRAM:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                                                                                        ; DDIOOECELL_X34_Y0_N62      ; 1       ; Output enable                                                      ; no     ; --                   ; --               ; --                        ;
; SISTEMA_SDRAM:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                                                                                        ; DDIOOECELL_X34_Y0_N45      ; 1       ; Output enable                                                      ; no     ; --                   ; --               ; --                        ;
; SISTEMA_SDRAM:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                                                                                        ; DDIOOECELL_X34_Y0_N79      ; 1       ; Output enable                                                      ; no     ; --                   ; --               ; --                        ;
; SISTEMA_SDRAM:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                                                                                        ; DDIOOECELL_X34_Y0_N96      ; 1       ; Output enable                                                      ; no     ; --                   ; --               ; --                        ;
; SISTEMA_SRAM1:sram1|altsyncram:the_altsyncram|altsyncram_nbm1:auto_generated|decode_8la:decode3|w_anode1075w[2]                                                                                                                                                                                                                                            ; LABCELL_X40_Y14_N12        ; 32      ; Write enable                                                       ; no     ; --                   ; --               ; --                        ;
; SISTEMA_SRAM1:sram1|altsyncram:the_altsyncram|altsyncram_nbm1:auto_generated|decode_8la:decode3|w_anode1088w[2]~0                                                                                                                                                                                                                                          ; LABCELL_X40_Y14_N36        ; 32      ; Write enable                                                       ; no     ; --                   ; --               ; --                        ;
; SISTEMA_SRAM1:sram1|altsyncram:the_altsyncram|altsyncram_nbm1:auto_generated|decode_8la:decode3|w_anode1096w[2]~0                                                                                                                                                                                                                                          ; LABCELL_X40_Y14_N39        ; 32      ; Write enable                                                       ; no     ; --                   ; --               ; --                        ;
; SISTEMA_SRAM1:sram1|altsyncram:the_altsyncram|altsyncram_nbm1:auto_generated|decode_8la:decode3|w_anode1104w[2]~0                                                                                                                                                                                                                                          ; LABCELL_X40_Y14_N54        ; 32      ; Write enable                                                       ; no     ; --                   ; --               ; --                        ;
; SISTEMA_SRAM1:sram1|wren~1                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X40_Y14_N51        ; 128     ; Read enable                                                        ; no     ; --                   ; --               ; --                        ;
; SISTEMA_SRAM2:sram2|altsyncram:the_altsyncram|altsyncram_obm1:auto_generated|decode_8la:decode3|w_anode1075w[2]                                                                                                                                                                                                                                            ; MLABCELL_X25_Y10_N30       ; 32      ; Write enable                                                       ; no     ; --                   ; --               ; --                        ;
; SISTEMA_SRAM2:sram2|altsyncram:the_altsyncram|altsyncram_obm1:auto_generated|decode_8la:decode3|w_anode1088w[2]~0                                                                                                                                                                                                                                          ; MLABCELL_X25_Y10_N12       ; 32      ; Write enable                                                       ; no     ; --                   ; --               ; --                        ;
; SISTEMA_SRAM2:sram2|altsyncram:the_altsyncram|altsyncram_obm1:auto_generated|decode_8la:decode3|w_anode1096w[2]~0                                                                                                                                                                                                                                          ; MLABCELL_X25_Y10_N15       ; 32      ; Write enable                                                       ; no     ; --                   ; --               ; --                        ;
; SISTEMA_SRAM2:sram2|altsyncram:the_altsyncram|altsyncram_obm1:auto_generated|decode_8la:decode3|w_anode1104w[2]~0                                                                                                                                                                                                                                          ; MLABCELL_X25_Y10_N42       ; 32      ; Write enable                                                       ; no     ; --                   ; --               ; --                        ;
; SISTEMA_SRAM2:sram2|wren~1                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X25_Y10_N39       ; 128     ; Read enable                                                        ; no     ; --                   ; --               ; --                        ;
; SISTEMA_TIMER:timer|always0~0                                                                                                                                                                                                                                                                                                                              ; LABCELL_X29_Y14_N21        ; 40      ; Sync. load                                                         ; no     ; --                   ; --               ; --                        ;
; SISTEMA_TIMER:timer|always0~1                                                                                                                                                                                                                                                                                                                              ; MLABCELL_X28_Y13_N36       ; 40      ; Clock enable                                                       ; no     ; --                   ; --               ; --                        ;
; SISTEMA_TIMER:timer|control_wr_strobe                                                                                                                                                                                                                                                                                                                      ; MLABCELL_X28_Y13_N9        ; 6       ; Clock enable                                                       ; no     ; --                   ; --               ; --                        ;
; SISTEMA_TIMER:timer|period_h_wr_strobe                                                                                                                                                                                                                                                                                                                     ; MLABCELL_X28_Y13_N57       ; 16      ; Clock enable                                                       ; no     ; --                   ; --               ; --                        ;
; SISTEMA_TIMER:timer|period_l_wr_strobe                                                                                                                                                                                                                                                                                                                     ; MLABCELL_X28_Y13_N27       ; 17      ; Clock enable                                                       ; no     ; --                   ; --               ; --                        ;
; SISTEMA_TIMER:timer|snap_strobe~0                                                                                                                                                                                                                                                                                                                          ; MLABCELL_X28_Y13_N15       ; 32      ; Clock enable                                                       ; no     ; --                   ; --               ; --                        ;
; SISTEMA_mm_interconnect_0:mm_interconnect_0|SISTEMA_mm_interconnect_0_cmd_mux_001:cmd_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                           ; LABCELL_X24_Y9_N36         ; 3       ; Clock enable                                                       ; no     ; --                   ; --               ; --                        ;
; SISTEMA_mm_interconnect_0:mm_interconnect_0|SISTEMA_mm_interconnect_0_cmd_mux_001:cmd_mux_001|update_grant~0                                                                                                                                                                                                                                               ; LABCELL_X24_Y9_N24         ; 3       ; Clock enable                                                       ; no     ; --                   ; --               ; --                        ;
; SISTEMA_mm_interconnect_0:mm_interconnect_0|SISTEMA_mm_interconnect_0_cmd_mux_001:cmd_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                           ; LABCELL_X30_Y7_N0          ; 2       ; Clock enable                                                       ; no     ; --                   ; --               ; --                        ;
; SISTEMA_mm_interconnect_0:mm_interconnect_0|SISTEMA_mm_interconnect_0_cmd_mux_001:cmd_mux_002|update_grant~0                                                                                                                                                                                                                                               ; LABCELL_X30_Y7_N12         ; 3       ; Clock enable                                                       ; no     ; --                   ; --               ; --                        ;
; SISTEMA_mm_interconnect_0:mm_interconnect_0|SISTEMA_mm_interconnect_0_cmd_mux_001:cmd_mux_003|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                           ; LABCELL_X27_Y10_N36        ; 2       ; Clock enable                                                       ; no     ; --                   ; --               ; --                        ;
; SISTEMA_mm_interconnect_0:mm_interconnect_0|SISTEMA_mm_interconnect_0_cmd_mux_001:cmd_mux_003|update_grant~0                                                                                                                                                                                                                                               ; LABCELL_X27_Y10_N18        ; 3       ; Clock enable                                                       ; no     ; --                   ; --               ; --                        ;
; SISTEMA_mm_interconnect_0:mm_interconnect_0|SISTEMA_mm_interconnect_0_cmd_mux_001:cmd_mux_004|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                           ; LABCELL_X24_Y8_N54         ; 2       ; Clock enable                                                       ; no     ; --                   ; --               ; --                        ;
; SISTEMA_mm_interconnect_0:mm_interconnect_0|SISTEMA_mm_interconnect_0_cmd_mux_001:cmd_mux_004|update_grant~0                                                                                                                                                                                                                                               ; LABCELL_X24_Y8_N9          ; 3       ; Clock enable                                                       ; no     ; --                   ; --               ; --                        ;
; SISTEMA_mm_interconnect_0:mm_interconnect_0|SISTEMA_mm_interconnect_0_cmd_mux_001:cmd_mux_005|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                           ; MLABCELL_X39_Y14_N36       ; 2       ; Clock enable                                                       ; no     ; --                   ; --               ; --                        ;
; SISTEMA_mm_interconnect_0:mm_interconnect_0|SISTEMA_mm_interconnect_0_cmd_mux_001:cmd_mux_005|update_grant~0                                                                                                                                                                                                                                               ; MLABCELL_X39_Y14_N54       ; 3       ; Clock enable                                                       ; no     ; --                   ; --               ; --                        ;
; SISTEMA_mm_interconnect_0:mm_interconnect_0|SISTEMA_mm_interconnect_0_cmd_mux_001:cmd_mux_006|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                           ; LABCELL_X18_Y9_N42         ; 2       ; Clock enable                                                       ; no     ; --                   ; --               ; --                        ;
; SISTEMA_mm_interconnect_0:mm_interconnect_0|SISTEMA_mm_interconnect_0_cmd_mux_001:cmd_mux_006|update_grant~0                                                                                                                                                                                                                                               ; LABCELL_X18_Y9_N48         ; 4       ; Clock enable                                                       ; no     ; --                   ; --               ; --                        ;
; SISTEMA_mm_interconnect_0:mm_interconnect_0|SISTEMA_mm_interconnect_0_cmd_mux_001:cmd_mux_007|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                           ; MLABCELL_X25_Y10_N0        ; 2       ; Clock enable                                                       ; no     ; --                   ; --               ; --                        ;
; SISTEMA_mm_interconnect_0:mm_interconnect_0|SISTEMA_mm_interconnect_0_cmd_mux_001:cmd_mux_007|update_grant~0                                                                                                                                                                                                                                               ; MLABCELL_X25_Y10_N6        ; 3       ; Clock enable                                                       ; no     ; --                   ; --               ; --                        ;
; SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:procesador1_debug_mem_slave_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                                 ; LABCELL_X29_Y7_N54         ; 2       ; Clock enable                                                       ; no     ; --                   ; --               ; --                        ;
; SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:procesador2_debug_mem_slave_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                 ; LABCELL_X18_Y9_N39         ; 3       ; Clock enable                                                       ; no     ; --                   ; --               ; --                        ;
; SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|internal_out_ready                                                                                                                                                                                                                                             ; LABCELL_X27_Y7_N24         ; 5       ; Clock enable                                                       ; no     ; --                   ; --               ; --                        ;
; SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|write                                                                                                                                                                                                                                                          ; LABCELL_X27_Y7_N15         ; 5       ; Clock enable, Write enable                                         ; no     ; --                   ; --               ; --                        ;
; SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                        ; LABCELL_X29_Y8_N0          ; 6       ; Clock enable                                                       ; no     ; --                   ; --               ; --                        ;
; SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always1~0                                                                                                                                                                                                                                                        ; MLABCELL_X28_Y8_N42        ; 6       ; Clock enable                                                       ; no     ; --                   ; --               ; --                        ;
; SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always2~0                                                                                                                                                                                                                                                        ; LABCELL_X30_Y8_N24         ; 6       ; Clock enable                                                       ; no     ; --                   ; --               ; --                        ;
; SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always3~0                                                                                                                                                                                                                                                        ; MLABCELL_X25_Y8_N15        ; 6       ; Clock enable                                                       ; no     ; --                   ; --               ; --                        ;
; SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always4~0                                                                                                                                                                                                                                                        ; MLABCELL_X25_Y8_N57        ; 6       ; Clock enable                                                       ; no     ; --                   ; --               ; --                        ;
; SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always5~0                                                                                                                                                                                                                                                        ; MLABCELL_X25_Y8_N33        ; 6       ; Clock enable                                                       ; no     ; --                   ; --               ; --                        ;
; SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always6~0                                                                                                                                                                                                                                                        ; MLABCELL_X28_Y8_N57        ; 6       ; Clock enable                                                       ; no     ; --                   ; --               ; --                        ;
; SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[0][54]                                                                                                                                                                                                                                                       ; FF_X28_Y10_N38             ; 22      ; Sync. load                                                         ; no     ; --                   ; --               ; --                        ;
; SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                      ; FF_X28_Y8_N32              ; 9       ; Sync. load                                                         ; no     ; --                   ; --               ; --                        ;
; SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem_used[1]~5                                                                                                                                                                                                                                                    ; MLABCELL_X28_Y8_N45        ; 6       ; Clock enable                                                       ; no     ; --                   ; --               ; --                        ;
; SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem_used[2]                                                                                                                                                                                                                                                      ; FF_X28_Y8_N35              ; 9       ; Sync. load                                                         ; no     ; --                   ; --               ; --                        ;
; SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem_used[3]                                                                                                                                                                                                                                                      ; FF_X28_Y8_N38              ; 9       ; Sync. load                                                         ; no     ; --                   ; --               ; --                        ;
; SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem_used[4]                                                                                                                                                                                                                                                      ; FF_X28_Y8_N41              ; 9       ; Sync. load                                                         ; no     ; --                   ; --               ; --                        ;
; SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem_used[5]                                                                                                                                                                                                                                                      ; FF_X28_Y8_N2               ; 9       ; Sync. load                                                         ; no     ; --                   ; --               ; --                        ;
; SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem_used[6]                                                                                                                                                                                                                                                      ; FF_X28_Y8_N14              ; 9       ; Sync. load                                                         ; no     ; --                   ; --               ; --                        ;
; SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sram1_s1_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                                                    ; LABCELL_X35_Y10_N21        ; 3       ; Clock enable                                                       ; no     ; --                   ; --               ; --                        ;
; SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sram2_s1_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                                    ; LABCELL_X22_Y10_N48        ; 4       ; Clock enable                                                       ; no     ; --                   ; --               ; --                        ;
; SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent|comb~0                                                                                                                                                                                                                                                                ; LABCELL_X29_Y8_N9          ; 11      ; Clock enable                                                       ; no     ; --                   ; --               ; --                        ;
; SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent|rp_valid                                                                                                                                                                                                                                                              ; LABCELL_X29_Y8_N21         ; 20      ; Clock enable                                                       ; no     ; --                   ; --               ; --                        ;
; SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:ldr_adc_slave_translator|av_readdata_pre[7]~0                                                                                                                                                                                                                                   ; MLABCELL_X34_Y10_N30       ; 12      ; Sync. clear                                                        ; no     ; --                   ; --               ; --                        ;
; SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_cmd_width_adapter|data_reg[8]~0                                                                                                                                                                                                                                           ; LABCELL_X27_Y9_N54         ; 42      ; Clock enable                                                       ; no     ; --                   ; --               ; --                        ;
; SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_cmd_width_adapter|use_reg                                                                                                                                                                                                                                                 ; FF_X27_Y8_N59              ; 68      ; Clock enable, Sync. clear, Sync. load                              ; no     ; --                   ; --               ; --                        ;
; SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_rsp_width_adapter|always10~0                                                                                                                                                                                                                                              ; MLABCELL_X28_Y10_N48       ; 16      ; Sync. clear                                                        ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                               ; JTAG_X0_Y2_N3              ; 230     ; Clock                                                              ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                               ; JTAG_X0_Y2_N3              ; 31      ; Sync. clear                                                        ; no     ; --                   ; --               ; --                        ;
; altera_reset_controller:rst_controller_001|merged_reset~0                                                                                                                                                                                                                                                                                                  ; LABCELL_X9_Y5_N12          ; 4       ; Async. clear                                                       ; no     ; --                   ; --               ; --                        ;
; altera_reset_controller:rst_controller|r_early_rst                                                                                                                                                                                                                                                                                                         ; FF_X8_Y11_N53              ; 262     ; Clock enable                                                       ; no     ; --                   ; --               ; --                        ;
; altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                                                                                          ; FF_X8_Y11_N29              ; 1517    ; Async. clear, Async. load, Clock enable, Latch enable, Sync. clear ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                   ; FF_X2_Y2_N56               ; 65      ; Async. clear                                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]~3                      ; MLABCELL_X3_Y2_N24         ; 4       ; Clock enable                                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                        ; LABCELL_X4_Y2_N48          ; 9       ; Clock enable                                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~1           ; MLABCELL_X6_Y2_N12         ; 4       ; Clock enable                                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]~6                           ; LABCELL_X2_Y2_N57          ; 2       ; Clock enable                                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][0]~11                          ; LABCELL_X2_Y2_N48          ; 2       ; Clock enable                                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~5                             ; LABCELL_X1_Y3_N51          ; 5       ; Clock enable                                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]~1              ; LABCELL_X1_Y2_N12          ; 6       ; Clock enable                                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|node_ena~3                                ; LABCELL_X1_Y2_N24          ; 3       ; Clock enable                                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|reset_ena_reg_proc~0                      ; LABCELL_X4_Y2_N12          ; 5       ; Clock enable                                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]~5                    ; LABCELL_X4_Y2_N18          ; 2       ; Clock enable                                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[3][0]~9                    ; LABCELL_X4_Y2_N21          ; 2       ; Clock enable                                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]~5      ; MLABCELL_X6_Y3_N51         ; 4       ; Clock enable                                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~1 ; LABCELL_X1_Y2_N3           ; 9       ; Clock enable                                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]        ; FF_X1_Y2_N41               ; 16      ; Async. clear                                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]       ; FF_X1_Y2_N47               ; 13      ; Clock enable                                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]        ; FF_X1_Y2_N11               ; 48      ; Sync. load                                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]        ; FF_X4_Y2_N50               ; 63      ; Sync. clear                                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                 ; LABCELL_X1_Y2_N33          ; 3       ; Clock enable                                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                       ; FF_X2_Y1_N14               ; 58      ; Async. clear                                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                     ; MLABCELL_X6_Y2_N42         ; 4       ; Clock enable                                                       ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+--------------------------------------------------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                           ;
+----------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+
; Name                                                     ; Location                   ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+
; SISTEMA_PLL:pll|altera_pll:altera_pll_i|fboutclk_wire[0] ; FRACTIONALPLL_X0_Y15_N0    ; 1       ; Global Clock         ; --               ; --                        ;
; SISTEMA_PLL:pll|altera_pll:altera_pll_i|outclk_wire[0]   ; PLLOUTPUTCOUNTER_X0_Y20_N1 ; 2583    ; Global Clock         ; GCLK2            ; --                        ;
; SISTEMA_PLL:pll|altera_pll:altera_pll_i|outclk_wire[1]   ; PLLOUTPUTCOUNTER_X0_Y21_N1 ; 1       ; Global Clock         ; GCLK3            ; --                        ;
+----------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------+
; Non-Global High Fan-Out Signals                             ;
+---------------------------------------------------+---------+
; Name                                              ; Fan-Out ;
+---------------------------------------------------+---------+
; altera_reset_controller:rst_controller|r_sync_rst ; 1517    ;
+---------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+-------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                     ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size    ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLAB cells ; MIF               ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs                               ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+-------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
; SISTEMA_JTAG_UART:jtag_uart|SISTEMA_JTAG_UART_scfifo_r:the_SISTEMA_JTAG_UART_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|ALTSYNCRAM                                                                                                                                                                                    ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512     ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1           ; 0          ; None              ; M10K_X14_Y5_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Latch Type Behaviour                   ;
; SISTEMA_JTAG_UART:jtag_uart|SISTEMA_JTAG_UART_scfifo_w:the_SISTEMA_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|ALTSYNCRAM                                                                                                                                                                                    ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512     ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1           ; 0          ; None              ; M10K_X14_Y6_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Latch Type Behaviour                   ;
; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|SISTEMA_Procesador1_cpu_nios2_oci:the_SISTEMA_Procesador1_cpu_nios2_oci|SISTEMA_Procesador1_cpu_nios2_ocimem:the_SISTEMA_Procesador1_cpu_nios2_ocimem|SISTEMA_Procesador1_cpu_ociram_sp_ram_module:SISTEMA_Procesador1_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_qid1:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192    ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1           ; 0          ; None              ; M10K_X14_Y4_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care           ; Don't care      ; New data        ; Off      ; No                     ; No - Unsupported Depth                      ;
; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|SISTEMA_Procesador1_cpu_register_bank_a_module:SISTEMA_Procesador1_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_msi1:auto_generated|ALTSYNCRAM                                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024    ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0          ; None              ; M10K_X41_Y13_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                                         ;
; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|SISTEMA_Procesador1_cpu_register_bank_b_module:SISTEMA_Procesador1_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_msi1:auto_generated|ALTSYNCRAM                                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024    ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0          ; None              ; M10K_X49_Y13_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                                         ;
; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_nios2_oci:the_SISTEMA_Procesador2_cpu_nios2_oci|SISTEMA_Procesador2_cpu_nios2_ocimem:the_SISTEMA_Procesador2_cpu_nios2_ocimem|SISTEMA_Procesador2_cpu_ociram_sp_ram_module:SISTEMA_Procesador2_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_qid1:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192    ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1           ; 0          ; None              ; M10K_X5_Y8_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care           ; Don't care      ; New data        ; Off      ; No                     ; No - Unsupported Depth                      ;
; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_register_bank_a_module:SISTEMA_Procesador2_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_msi1:auto_generated|ALTSYNCRAM                                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024    ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0          ; None              ; M10K_X14_Y13_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                                         ;
; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_register_bank_b_module:SISTEMA_Procesador2_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_msi1:auto_generated|ALTSYNCRAM                                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024    ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0          ; None              ; M10K_X14_Y11_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                                         ;
; SISTEMA_SRAM1:sram1|altsyncram:the_altsyncram|altsyncram_nbm1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                  ; AUTO ; Single Port      ; Single Clock ; 32000        ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1024000 ; 32000                       ; 32                          ; --                          ; --                          ; 1024000             ; 128         ; 0          ; SISTEMA_SRAM1.hex ; M10K_X69_Y10_N0, M10K_X49_Y4_N0, M10K_X58_Y6_N0, M10K_X69_Y6_N0, M10K_X41_Y20_N0, M10K_X41_Y16_N0, M10K_X41_Y18_N0, M10K_X41_Y21_N0, M10K_X41_Y8_N0, M10K_X41_Y7_N0, M10K_X41_Y6_N0, M10K_X49_Y6_N0, M10K_X76_Y17_N0, M10K_X76_Y19_N0, M10K_X69_Y17_N0, M10K_X76_Y15_N0, M10K_X76_Y20_N0, M10K_X76_Y18_N0, M10K_X76_Y22_N0, M10K_X69_Y18_N0, M10K_X76_Y25_N0, M10K_X69_Y24_N0, M10K_X69_Y23_N0, M10K_X76_Y24_N0, M10K_X49_Y33_N0, M10K_X58_Y34_N0, M10K_X69_Y31_N0, M10K_X49_Y34_N0, M10K_X49_Y24_N0, M10K_X58_Y26_N0, M10K_X49_Y22_N0, M10K_X49_Y23_N0, M10K_X69_Y27_N0, M10K_X76_Y30_N0, M10K_X76_Y29_N0, M10K_X76_Y28_N0, M10K_X69_Y28_N0, M10K_X69_Y30_N0, M10K_X69_Y29_N0, M10K_X58_Y28_N0, M10K_X58_Y19_N0, M10K_X58_Y22_N0, M10K_X58_Y18_N0, M10K_X49_Y20_N0, M10K_X58_Y5_N0, M10K_X58_Y4_N0, M10K_X69_Y8_N0, M10K_X69_Y4_N0, M10K_X49_Y12_N0, M10K_X49_Y11_N0, M10K_X49_Y9_N0, M10K_X49_Y10_N0, M10K_X58_Y29_N0, M10K_X49_Y29_N0, M10K_X49_Y28_N0, M10K_X49_Y27_N0, M10K_X49_Y8_N0, M10K_X49_Y7_N0, M10K_X58_Y7_N0, M10K_X58_Y8_N0, M10K_X58_Y33_N0, M10K_X58_Y32_N0, M10K_X58_Y30_N0, M10K_X69_Y33_N0, M10K_X49_Y26_N0, M10K_X69_Y32_N0, M10K_X49_Y25_N0, M10K_X49_Y32_N0, M10K_X49_Y14_N0, M10K_X38_Y15_N0, M10K_X41_Y14_N0, M10K_X49_Y15_N0, M10K_X76_Y26_N0, M10K_X69_Y20_N0, M10K_X58_Y23_N0, M10K_X76_Y23_N0, M10K_X76_Y13_N0, M10K_X69_Y12_N0, M10K_X76_Y11_N0, M10K_X69_Y11_N0, M10K_X76_Y12_N0, M10K_X69_Y13_N0, M10K_X69_Y9_N0, M10K_X76_Y8_N0, M10K_X49_Y5_N0, M10K_X58_Y9_N0, M10K_X69_Y7_N0, M10K_X69_Y5_N0, M10K_X49_Y16_N0, M10K_X49_Y18_N0, M10K_X58_Y17_N0, M10K_X69_Y15_N0, M10K_X76_Y10_N0, M10K_X58_Y10_N0, M10K_X58_Y11_N0, M10K_X76_Y9_N0, M10K_X58_Y21_N0, M10K_X58_Y13_N0, M10K_X58_Y20_N0, M10K_X69_Y19_N0, M10K_X76_Y16_N0, M10K_X69_Y14_N0, M10K_X58_Y12_N0, M10K_X69_Y16_N0, M10K_X49_Y21_N0, M10K_X69_Y21_N0, M10K_X69_Y22_N0, M10K_X49_Y19_N0, M10K_X58_Y16_N0, M10K_X49_Y17_N0, M10K_X58_Y14_N0, M10K_X58_Y15_N0, M10K_X58_Y24_N0, M10K_X49_Y31_N0, M10K_X49_Y30_N0, M10K_X58_Y31_N0, M10K_X41_Y17_N0, M10K_X38_Y14_N0, M10K_X38_Y16_N0, M10K_X41_Y15_N0, M10K_X58_Y25_N0, M10K_X69_Y26_N0, M10K_X69_Y25_N0, M10K_X58_Y27_N0, M10K_X41_Y10_N0, M10K_X41_Y12_N0, M10K_X38_Y11_N0, M10K_X41_Y11_N0 ; Don't care           ; Don't care      ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; SISTEMA_SRAM2:sram2|altsyncram:the_altsyncram|altsyncram_obm1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                  ; AUTO ; Single Port      ; Single Clock ; 32000        ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1024000 ; 32000                       ; 32                          ; --                          ; --                          ; 1024000             ; 128         ; 0          ; SISTEMA_SRAM2.hex ; M10K_X26_Y19_N0, M10K_X26_Y17_N0, M10K_X26_Y18_N0, M10K_X26_Y21_N0, M10K_X26_Y14_N0, M10K_X14_Y15_N0, M10K_X26_Y16_N0, M10K_X26_Y15_N0, M10K_X41_Y22_N0, M10K_X38_Y22_N0, M10K_X41_Y19_N0, M10K_X38_Y20_N0, M10K_X38_Y32_N0, M10K_X14_Y35_N0, M10K_X38_Y30_N0, M10K_X14_Y36_N0, M10K_X26_Y10_N0, M10K_X26_Y13_N0, M10K_X26_Y12_N0, M10K_X26_Y11_N0, M10K_X14_Y31_N0, M10K_X26_Y32_N0, M10K_X26_Y33_N0, M10K_X14_Y32_N0, M10K_X38_Y31_N0, M10K_X26_Y37_N0, M10K_X38_Y36_N0, M10K_X38_Y38_N0, M10K_X14_Y3_N0, M10K_X5_Y5_N0, M10K_X14_Y9_N0, M10K_X5_Y7_N0, M10K_X38_Y17_N0, M10K_X38_Y13_N0, M10K_X38_Y18_N0, M10K_X38_Y19_N0, M10K_X14_Y14_N0, M10K_X14_Y24_N0, M10K_X14_Y25_N0, M10K_X14_Y8_N0, M10K_X14_Y33_N0, M10K_X14_Y30_N0, M10K_X14_Y23_N0, M10K_X14_Y34_N0, M10K_X38_Y24_N0, M10K_X38_Y25_N0, M10K_X38_Y28_N0, M10K_X26_Y29_N0, M10K_X14_Y28_N0, M10K_X14_Y27_N0, M10K_X14_Y26_N0, M10K_X14_Y29_N0, M10K_X38_Y26_N0, M10K_X26_Y24_N0, M10K_X41_Y26_N0, M10K_X26_Y26_N0, M10K_X38_Y12_N0, M10K_X38_Y29_N0, M10K_X41_Y29_N0, M10K_X41_Y25_N0, M10K_X38_Y34_N0, M10K_X26_Y36_N0, M10K_X41_Y36_N0, M10K_X41_Y35_N0, M10K_X38_Y1_N0, M10K_X38_Y2_N0, M10K_X38_Y3_N0, M10K_X38_Y6_N0, M10K_X41_Y24_N0, M10K_X38_Y21_N0, M10K_X38_Y23_N0, M10K_X41_Y23_N0, M10K_X41_Y33_N0, M10K_X41_Y34_N0, M10K_X41_Y31_N0, M10K_X38_Y35_N0, M10K_X5_Y9_N0, M10K_X5_Y11_N0, M10K_X5_Y10_N0, M10K_X14_Y10_N0, M10K_X26_Y1_N0, M10K_X14_Y2_N0, M10K_X26_Y5_N0, M10K_X26_Y6_N0, M10K_X26_Y34_N0, M10K_X5_Y32_N0, M10K_X26_Y25_N0, M10K_X26_Y35_N0, M10K_X14_Y21_N0, M10K_X26_Y22_N0, M10K_X14_Y20_N0, M10K_X26_Y20_N0, M10K_X14_Y12_N0, M10K_X5_Y14_N0, M10K_X5_Y13_N0, M10K_X5_Y12_N0, M10K_X26_Y4_N0, M10K_X26_Y2_N0, M10K_X38_Y4_N0, M10K_X26_Y8_N0, M10K_X26_Y3_N0, M10K_X5_Y6_N0, M10K_X5_Y4_N0, M10K_X26_Y9_N0, M10K_X38_Y33_N0, M10K_X38_Y37_N0, M10K_X38_Y27_N0, M10K_X41_Y37_N0, M10K_X14_Y16_N0, M10K_X14_Y18_N0, M10K_X14_Y19_N0, M10K_X14_Y17_N0, M10K_X41_Y28_N0, M10K_X41_Y30_N0, M10K_X26_Y31_N0, M10K_X26_Y30_N0, M10K_X14_Y22_N0, M10K_X26_Y23_N0, M10K_X26_Y27_N0, M10K_X26_Y28_N0, M10K_X38_Y10_N0, M10K_X41_Y9_N0, M10K_X38_Y8_N0, M10K_X38_Y9_N0, M10K_X41_Y2_N0, M10K_X41_Y5_N0, M10K_X38_Y5_N0, M10K_X38_Y7_N0                  ; Don't care           ; Don't care      ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; SISTEMA_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 16           ; 8            ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 128     ; 8                           ; 16                          ; 8                           ; 16                          ; 128                 ; 1           ; 0          ; None              ; M10K_X26_Y7_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+-------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------------------------+
; Routing Usage Summary                                                  ;
+---------------------------------------------+--------------------------+
; Routing Resource Type                       ; Usage                    ;
+---------------------------------------------+--------------------------+
; Block interconnects                         ; 11,592 / 289,320 ( 4 % ) ;
; C12 interconnects                           ; 167 / 13,420 ( 1 % )     ;
; C2 interconnects                            ; 3,512 / 119,108 ( 3 % )  ;
; C4 interconnects                            ; 2,392 / 56,300 ( 4 % )   ;
; DQS bus muxes                               ; 0 / 25 ( 0 % )           ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )           ;
; DQS-9 I/O buses                             ; 0 / 25 ( 0 % )           ;
; Direct links                                ; 633 / 289,320 ( < 1 % )  ;
; Global clocks                               ; 2 / 16 ( 13 % )          ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )            ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )            ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )            ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )            ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )            ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )           ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )           ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )           ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )           ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )           ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )            ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )          ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )          ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )          ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )          ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )          ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )          ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )          ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )           ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )           ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )            ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )          ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )           ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )            ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )            ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )           ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )           ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )           ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )          ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )          ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )            ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )           ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )           ;
; Local interconnects                         ; 1,178 / 84,580 ( 1 % )   ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )           ;
; R14 interconnects                           ; 311 / 12,676 ( 2 % )     ;
; R14/C12 interconnect drivers                ; 362 / 20,720 ( 2 % )     ;
; R3 interconnects                            ; 4,545 / 130,992 ( 3 % )  ;
; R6 interconnects                            ; 7,904 / 266,960 ( 3 % )  ;
; Spine clocks                                ; 11 / 360 ( 3 % )         ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )       ;
+---------------------------------------------+--------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 7     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                  ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-----------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules                   ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+-----------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass                  ; 45           ; 37           ; 45           ; 0            ; 0            ; 50        ; 45           ; 0            ; 50        ; 50        ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable          ; 5            ; 13           ; 5            ; 50           ; 50           ; 0         ; 5            ; 50           ; 0         ; 0         ; 50           ; 50           ; 50           ; 50           ; 50           ; 50           ; 50           ; 50           ; 50           ; 50           ; 50           ; 50           ; 50           ; 50           ; 50           ; 50           ; 50           ; 50           ;
; Total Fail                  ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; clk_sdram_clk               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ldr_external_interface_sclk ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ldr_external_interface_cs_n ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ldr_external_interface_din  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pll_locked_export           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_wire_addr[0]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_wire_addr[1]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_wire_addr[2]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_wire_addr[3]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_wire_addr[4]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_wire_addr[5]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_wire_addr[6]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_wire_addr[7]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_wire_addr[8]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_wire_addr[9]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_wire_addr[10]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_wire_addr[11]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_wire_addr[12]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_wire_ba[0]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_wire_ba[1]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_wire_cas_n            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_wire_cke              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_wire_cs_n             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_wire_dqm[0]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_wire_dqm[1]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_wire_ras_n            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_wire_we_n             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[0]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[1]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[2]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[3]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[4]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[5]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[6]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[7]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[8]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[9]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[10]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[11]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[12]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[13]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[14]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[15]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; clk_clk                     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; reset_reset_n               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ldr_external_interface_dout ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tms         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tck         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+-----------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+--------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                      ;
+-------------------------+----------------------+-------------------+
; Source Clock(s)         ; Destination Clock(s) ; Delay Added in ns ;
+-------------------------+----------------------+-------------------+
; altera_reserved_tck     ; altera_reserved_tck  ; 297.1             ;
; altera_reserved_tck,I/O ; altera_reserved_tck  ; 18.1              ;
+-------------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                                                                                                                                                                  ; Destination Register                                                                                                                                                                                                                                                                                                                                     ; Delay Added in ns ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]                              ; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|SISTEMA_Procesador1_cpu_nios2_oci:the_SISTEMA_Procesador1_cpu_nios2_oci|SISTEMA_Procesador1_cpu_debug_slave_wrapper:the_SISTEMA_Procesador1_cpu_debug_slave_wrapper|SISTEMA_Procesador1_cpu_debug_slave_tck:the_SISTEMA_Procesador1_cpu_debug_slave_tck|sr[35]                               ; 2.156             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_1[3]                                                                                                                              ; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|SISTEMA_Procesador1_cpu_nios2_oci:the_SISTEMA_Procesador1_cpu_nios2_oci|SISTEMA_Procesador1_cpu_debug_slave_wrapper:the_SISTEMA_Procesador1_cpu_debug_slave_wrapper|SISTEMA_Procesador1_cpu_debug_slave_tck:the_SISTEMA_Procesador1_cpu_debug_slave_tck|sr[35]                               ; 2.127             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                             ; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|SISTEMA_Procesador1_cpu_nios2_oci:the_SISTEMA_Procesador1_cpu_nios2_oci|SISTEMA_Procesador1_cpu_debug_slave_wrapper:the_SISTEMA_Procesador1_cpu_debug_slave_wrapper|SISTEMA_Procesador1_cpu_debug_slave_tck:the_SISTEMA_Procesador1_cpu_debug_slave_tck|sr[35]                               ; 1.749             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_2[3]                                                                                                                              ; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_nios2_oci:the_SISTEMA_Procesador2_cpu_nios2_oci|SISTEMA_Procesador2_cpu_debug_slave_wrapper:the_SISTEMA_Procesador2_cpu_debug_slave_wrapper|SISTEMA_Procesador2_cpu_debug_slave_tck:the_SISTEMA_Procesador2_cpu_debug_slave_tck|sr[35]                               ; 1.648             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2]                         ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[5] ; 1.559             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]                         ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[5] ; 1.537             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[1]                         ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[5] ; 1.521             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[8]                              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3] ; 1.467             ;
; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|SISTEMA_Procesador1_cpu_nios2_oci:the_SISTEMA_Procesador1_cpu_nios2_oci|SISTEMA_Procesador1_cpu_debug_slave_wrapper:the_SISTEMA_Procesador1_cpu_debug_slave_wrapper|SISTEMA_Procesador1_cpu_debug_slave_tck:the_SISTEMA_Procesador1_cpu_debug_slave_tck|DRsize.010                                                   ; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|SISTEMA_Procesador1_cpu_nios2_oci:the_SISTEMA_Procesador1_cpu_nios2_oci|SISTEMA_Procesador1_cpu_debug_slave_wrapper:the_SISTEMA_Procesador1_cpu_debug_slave_wrapper|SISTEMA_Procesador1_cpu_debug_slave_tck:the_SISTEMA_Procesador1_cpu_debug_slave_tck|sr[15]                               ; 1.164             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]                              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[3][1]                    ; 1.096             ;
; SISTEMA_JTAG_UART:jtag_uart|alt_jtag_atlantic:SISTEMA_JTAG_UART_alt_jtag_atlantic|tck_t_dav                                                                                                                                                                                                                                                                                      ; SISTEMA_JTAG_UART:jtag_uart|alt_jtag_atlantic:SISTEMA_JTAG_UART_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                                            ; 1.071             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[2]                                                 ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                 ; 1.048             ;
; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_nios2_oci:the_SISTEMA_Procesador2_cpu_nios2_oci|SISTEMA_Procesador2_cpu_debug_slave_wrapper:the_SISTEMA_Procesador2_cpu_debug_slave_wrapper|SISTEMA_Procesador2_cpu_debug_slave_tck:the_SISTEMA_Procesador2_cpu_debug_slave_tck|sr[1]                                                        ; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_nios2_oci:the_SISTEMA_Procesador2_cpu_nios2_oci|SISTEMA_Procesador2_cpu_debug_slave_wrapper:the_SISTEMA_Procesador2_cpu_debug_slave_wrapper|SISTEMA_Procesador2_cpu_debug_slave_tck:the_SISTEMA_Procesador2_cpu_debug_slave_tck|sr[0]                                ; 1.046             ;
; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|SISTEMA_Procesador1_cpu_nios2_oci:the_SISTEMA_Procesador1_cpu_nios2_oci|SISTEMA_Procesador1_cpu_debug_slave_wrapper:the_SISTEMA_Procesador1_cpu_debug_slave_wrapper|SISTEMA_Procesador1_cpu_debug_slave_tck:the_SISTEMA_Procesador1_cpu_debug_slave_tck|sr[15]                                                       ; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|SISTEMA_Procesador1_cpu_nios2_oci:the_SISTEMA_Procesador1_cpu_nios2_oci|SISTEMA_Procesador1_cpu_debug_slave_wrapper:the_SISTEMA_Procesador1_cpu_debug_slave_wrapper|SISTEMA_Procesador1_cpu_debug_slave_tck:the_SISTEMA_Procesador1_cpu_debug_slave_tck|sr[14]                               ; 1.041             ;
; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|SISTEMA_Procesador1_cpu_nios2_oci:the_SISTEMA_Procesador1_cpu_nios2_oci|SISTEMA_Procesador1_cpu_debug_slave_wrapper:the_SISTEMA_Procesador1_cpu_debug_slave_wrapper|SISTEMA_Procesador1_cpu_debug_slave_tck:the_SISTEMA_Procesador1_cpu_debug_slave_tck|sr[7]                                                        ; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|SISTEMA_Procesador1_cpu_nios2_oci:the_SISTEMA_Procesador1_cpu_nios2_oci|SISTEMA_Procesador1_cpu_debug_slave_wrapper:the_SISTEMA_Procesador1_cpu_debug_slave_wrapper|SISTEMA_Procesador1_cpu_debug_slave_tck:the_SISTEMA_Procesador1_cpu_debug_slave_tck|sr[6]                                ; 1.038             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[3][0]                                            ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][0]                           ; 1.038             ;
; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|SISTEMA_Procesador1_cpu_nios2_oci:the_SISTEMA_Procesador1_cpu_nios2_oci|SISTEMA_Procesador1_cpu_debug_slave_wrapper:the_SISTEMA_Procesador1_cpu_debug_slave_wrapper|SISTEMA_Procesador1_cpu_debug_slave_tck:the_SISTEMA_Procesador1_cpu_debug_slave_tck|sr[35]                                                       ; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|SISTEMA_Procesador1_cpu_nios2_oci:the_SISTEMA_Procesador1_cpu_nios2_oci|SISTEMA_Procesador1_cpu_debug_slave_wrapper:the_SISTEMA_Procesador1_cpu_debug_slave_wrapper|SISTEMA_Procesador1_cpu_debug_slave_tck:the_SISTEMA_Procesador1_cpu_debug_slave_tck|sr[35]                               ; 1.037             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][1]                                                   ; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|SISTEMA_Procesador1_cpu_nios2_oci:the_SISTEMA_Procesador1_cpu_nios2_oci|SISTEMA_Procesador1_cpu_debug_slave_wrapper:the_SISTEMA_Procesador1_cpu_debug_slave_wrapper|SISTEMA_Procesador1_cpu_debug_slave_tck:the_SISTEMA_Procesador1_cpu_debug_slave_tck|sr[35]                               ; 1.037             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]                                                   ; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|SISTEMA_Procesador1_cpu_nios2_oci:the_SISTEMA_Procesador1_cpu_nios2_oci|SISTEMA_Procesador1_cpu_debug_slave_wrapper:the_SISTEMA_Procesador1_cpu_debug_slave_wrapper|SISTEMA_Procesador1_cpu_debug_slave_tck:the_SISTEMA_Procesador1_cpu_debug_slave_tck|sr[35]                               ; 1.037             ;
; altera_reserved_tdi                                                                                                                                                                                                                                                                                                                                                              ; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|SISTEMA_Procesador1_cpu_nios2_oci:the_SISTEMA_Procesador1_cpu_nios2_oci|SISTEMA_Procesador1_cpu_debug_slave_wrapper:the_SISTEMA_Procesador1_cpu_debug_slave_wrapper|SISTEMA_Procesador1_cpu_debug_slave_tck:the_SISTEMA_Procesador1_cpu_debug_slave_tck|sr[35]                               ; 1.037             ;
; altera_internal_jtag~FF_20                                                                                                                                                                                                                                                                                                                                                       ; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|SISTEMA_Procesador1_cpu_nios2_oci:the_SISTEMA_Procesador1_cpu_nios2_oci|SISTEMA_Procesador1_cpu_debug_slave_wrapper:the_SISTEMA_Procesador1_cpu_debug_slave_wrapper|SISTEMA_Procesador1_cpu_debug_slave_tck:the_SISTEMA_Procesador1_cpu_debug_slave_tck|sr[35]                               ; 1.037             ;
; altera_internal_jtag~FF_39                                                                                                                                                                                                                                                                                                                                                       ; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|SISTEMA_Procesador1_cpu_nios2_oci:the_SISTEMA_Procesador1_cpu_nios2_oci|SISTEMA_Procesador1_cpu_debug_slave_wrapper:the_SISTEMA_Procesador1_cpu_debug_slave_wrapper|SISTEMA_Procesador1_cpu_debug_slave_tck:the_SISTEMA_Procesador1_cpu_debug_slave_tck|sr[35]                               ; 1.037             ;
; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|SISTEMA_Procesador1_cpu_nios2_oci:the_SISTEMA_Procesador1_cpu_nios2_oci|SISTEMA_Procesador1_cpu_debug_slave_wrapper:the_SISTEMA_Procesador1_cpu_debug_slave_wrapper|SISTEMA_Procesador1_cpu_debug_slave_tck:the_SISTEMA_Procesador1_cpu_debug_slave_tck|sr[13]                                                       ; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|SISTEMA_Procesador1_cpu_nios2_oci:the_SISTEMA_Procesador1_cpu_nios2_oci|SISTEMA_Procesador1_cpu_debug_slave_wrapper:the_SISTEMA_Procesador1_cpu_debug_slave_wrapper|SISTEMA_Procesador1_cpu_debug_slave_tck:the_SISTEMA_Procesador1_cpu_debug_slave_tck|sr[12]                               ; 1.031             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]                                            ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]                           ; 1.030             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[3][1]                                            ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][1]                           ; 1.023             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[1]                                                  ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[0]                          ; 1.020             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[6]                                                     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_1[3]                                                                                                      ; 1.019             ;
; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_nios2_oci:the_SISTEMA_Procesador2_cpu_nios2_oci|SISTEMA_Procesador2_cpu_debug_slave_wrapper:the_SISTEMA_Procesador2_cpu_debug_slave_wrapper|SISTEMA_Procesador2_cpu_debug_slave_tck:the_SISTEMA_Procesador2_cpu_debug_slave_tck|sr[35]                                                       ; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_nios2_oci:the_SISTEMA_Procesador2_cpu_nios2_oci|SISTEMA_Procesador2_cpu_debug_slave_wrapper:the_SISTEMA_Procesador2_cpu_debug_slave_wrapper|SISTEMA_Procesador2_cpu_debug_slave_tck:the_SISTEMA_Procesador2_cpu_debug_slave_tck|sr[35]                               ; 1.017             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][0]                                                   ; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_nios2_oci:the_SISTEMA_Procesador2_cpu_nios2_oci|SISTEMA_Procesador2_cpu_debug_slave_wrapper:the_SISTEMA_Procesador2_cpu_debug_slave_wrapper|SISTEMA_Procesador2_cpu_debug_slave_tck:the_SISTEMA_Procesador2_cpu_debug_slave_tck|sr[35]                               ; 1.017             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][1]                                                   ; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_nios2_oci:the_SISTEMA_Procesador2_cpu_nios2_oci|SISTEMA_Procesador2_cpu_debug_slave_wrapper:the_SISTEMA_Procesador2_cpu_debug_slave_wrapper|SISTEMA_Procesador2_cpu_debug_slave_tck:the_SISTEMA_Procesador2_cpu_debug_slave_tck|sr[35]                               ; 1.017             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][1]                                            ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][1]                           ; 1.015             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[4]                         ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]      ; 1.009             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[3]                                                  ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[2]                          ; 1.004             ;
; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_nios2_oci:the_SISTEMA_Procesador2_cpu_nios2_oci|SISTEMA_Procesador2_cpu_debug_slave_wrapper:the_SISTEMA_Procesador2_cpu_debug_slave_wrapper|SISTEMA_Procesador2_cpu_debug_slave_tck:the_SISTEMA_Procesador2_cpu_debug_slave_tck|sr[22]                                                       ; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_nios2_oci:the_SISTEMA_Procesador2_cpu_nios2_oci|SISTEMA_Procesador2_cpu_debug_slave_wrapper:the_SISTEMA_Procesador2_cpu_debug_slave_wrapper|SISTEMA_Procesador2_cpu_debug_slave_tck:the_SISTEMA_Procesador2_cpu_debug_slave_tck|sr[21]                               ; 1.002             ;
; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_nios2_oci:the_SISTEMA_Procesador2_cpu_nios2_oci|SISTEMA_Procesador2_cpu_debug_slave_wrapper:the_SISTEMA_Procesador2_cpu_debug_slave_wrapper|SISTEMA_Procesador2_cpu_debug_slave_tck:the_SISTEMA_Procesador2_cpu_debug_slave_tck|sr[14]                                                       ; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_nios2_oci:the_SISTEMA_Procesador2_cpu_nios2_oci|SISTEMA_Procesador2_cpu_debug_slave_wrapper:the_SISTEMA_Procesador2_cpu_debug_slave_wrapper|SISTEMA_Procesador2_cpu_debug_slave_tck:the_SISTEMA_Procesador2_cpu_debug_slave_tck|sr[13]                               ; 0.996             ;
; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_nios2_oci:the_SISTEMA_Procesador2_cpu_nios2_oci|SISTEMA_Procesador2_cpu_debug_slave_wrapper:the_SISTEMA_Procesador2_cpu_debug_slave_wrapper|SISTEMA_Procesador2_cpu_debug_slave_tck:the_SISTEMA_Procesador2_cpu_debug_slave_tck|sr[23]                                                       ; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_nios2_oci:the_SISTEMA_Procesador2_cpu_nios2_oci|SISTEMA_Procesador2_cpu_debug_slave_wrapper:the_SISTEMA_Procesador2_cpu_debug_slave_wrapper|SISTEMA_Procesador2_cpu_debug_slave_tck:the_SISTEMA_Procesador2_cpu_debug_slave_tck|sr[22]                               ; 0.992             ;
; SISTEMA_JTAG_UART:jtag_uart|alt_jtag_atlantic:SISTEMA_JTAG_UART_alt_jtag_atlantic|td_shift[1]                                                                                                                                                                                                                                                                                    ; SISTEMA_JTAG_UART:jtag_uart|alt_jtag_atlantic:SISTEMA_JTAG_UART_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                                            ; 0.976             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3]                         ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3] ; 0.967             ;
; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|SISTEMA_Procesador1_cpu_nios2_oci:the_SISTEMA_Procesador1_cpu_nios2_oci|SISTEMA_Procesador1_cpu_debug_slave_wrapper:the_SISTEMA_Procesador1_cpu_debug_slave_wrapper|SISTEMA_Procesador1_cpu_debug_slave_tck:the_SISTEMA_Procesador1_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer1|dreg[0] ; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|SISTEMA_Procesador1_cpu_nios2_oci:the_SISTEMA_Procesador1_cpu_nios2_oci|SISTEMA_Procesador1_cpu_debug_slave_wrapper:the_SISTEMA_Procesador1_cpu_debug_slave_wrapper|SISTEMA_Procesador1_cpu_debug_slave_tck:the_SISTEMA_Procesador1_cpu_debug_slave_tck|sr[35]                               ; 0.965             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[5]                                                     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[4]                             ; 0.964             ;
; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_nios2_oci:the_SISTEMA_Procesador2_cpu_nios2_oci|SISTEMA_Procesador2_cpu_debug_slave_wrapper:the_SISTEMA_Procesador2_cpu_debug_slave_wrapper|SISTEMA_Procesador2_cpu_debug_slave_tck:the_SISTEMA_Procesador2_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer1|dreg[0] ; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_nios2_oci:the_SISTEMA_Procesador2_cpu_nios2_oci|SISTEMA_Procesador2_cpu_debug_slave_wrapper:the_SISTEMA_Procesador2_cpu_debug_slave_wrapper|SISTEMA_Procesador2_cpu_debug_slave_tck:the_SISTEMA_Procesador2_cpu_debug_slave_tck|sr[35]                               ; 0.963             ;
; SISTEMA_JTAG_UART:jtag_uart|alt_jtag_atlantic:SISTEMA_JTAG_UART_alt_jtag_atlantic|state                                                                                                                                                                                                                                                                                          ; SISTEMA_JTAG_UART:jtag_uart|alt_jtag_atlantic:SISTEMA_JTAG_UART_alt_jtag_atlantic|count[9]                                                                                                                                                                                                                                                               ; 0.961             ;
; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|SISTEMA_Procesador1_cpu_nios2_oci:the_SISTEMA_Procesador1_cpu_nios2_oci|SISTEMA_Procesador1_cpu_debug_slave_wrapper:the_SISTEMA_Procesador1_cpu_debug_slave_wrapper|SISTEMA_Procesador1_cpu_debug_slave_tck:the_SISTEMA_Procesador1_cpu_debug_slave_tck|sr[6]                                                        ; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|SISTEMA_Procesador1_cpu_nios2_oci:the_SISTEMA_Procesador1_cpu_nios2_oci|SISTEMA_Procesador1_cpu_debug_slave_wrapper:the_SISTEMA_Procesador1_cpu_debug_slave_wrapper|SISTEMA_Procesador1_cpu_debug_slave_tck:the_SISTEMA_Procesador1_cpu_debug_slave_tck|sr[5]                                ; 0.957             ;
; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|SISTEMA_Procesador1_cpu_nios2_oci:the_SISTEMA_Procesador1_cpu_nios2_oci|SISTEMA_Procesador1_cpu_debug_slave_wrapper:the_SISTEMA_Procesador1_cpu_debug_slave_wrapper|SISTEMA_Procesador1_cpu_debug_slave_tck:the_SISTEMA_Procesador1_cpu_debug_slave_tck|DRsize.000                                                   ; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|SISTEMA_Procesador1_cpu_nios2_oci:the_SISTEMA_Procesador1_cpu_nios2_oci|SISTEMA_Procesador1_cpu_debug_slave_wrapper:the_SISTEMA_Procesador1_cpu_debug_slave_wrapper|SISTEMA_Procesador1_cpu_debug_slave_tck:the_SISTEMA_Procesador1_cpu_debug_slave_tck|sr[0]                                ; 0.955             ;
; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_nios2_oci:the_SISTEMA_Procesador2_cpu_nios2_oci|SISTEMA_Procesador2_cpu_debug_slave_wrapper:the_SISTEMA_Procesador2_cpu_debug_slave_wrapper|SISTEMA_Procesador2_cpu_debug_slave_tck:the_SISTEMA_Procesador2_cpu_debug_slave_tck|DRsize.000                                                   ; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_nios2_oci:the_SISTEMA_Procesador2_cpu_nios2_oci|SISTEMA_Procesador2_cpu_debug_slave_wrapper:the_SISTEMA_Procesador2_cpu_debug_slave_wrapper|SISTEMA_Procesador2_cpu_debug_slave_tck:the_SISTEMA_Procesador2_cpu_debug_slave_tck|sr[0]                                ; 0.955             ;
; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|SISTEMA_Procesador1_cpu_nios2_oci:the_SISTEMA_Procesador1_cpu_nios2_oci|SISTEMA_Procesador1_cpu_debug_slave_wrapper:the_SISTEMA_Procesador1_cpu_debug_slave_wrapper|SISTEMA_Procesador1_cpu_debug_slave_tck:the_SISTEMA_Procesador1_cpu_debug_slave_tck|sr[3]                                                        ; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|SISTEMA_Procesador1_cpu_nios2_oci:the_SISTEMA_Procesador1_cpu_nios2_oci|SISTEMA_Procesador1_cpu_debug_slave_wrapper:the_SISTEMA_Procesador1_cpu_debug_slave_wrapper|SISTEMA_Procesador1_cpu_debug_slave_tck:the_SISTEMA_Procesador1_cpu_debug_slave_tck|sr[2]                                ; 0.944             ;
; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_nios2_oci:the_SISTEMA_Procesador2_cpu_nios2_oci|SISTEMA_Procesador2_cpu_debug_slave_wrapper:the_SISTEMA_Procesador2_cpu_debug_slave_wrapper|SISTEMA_Procesador2_cpu_debug_slave_tck:the_SISTEMA_Procesador2_cpu_debug_slave_tck|sr[2]                                                        ; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_nios2_oci:the_SISTEMA_Procesador2_cpu_nios2_oci|SISTEMA_Procesador2_cpu_debug_slave_wrapper:the_SISTEMA_Procesador2_cpu_debug_slave_wrapper|SISTEMA_Procesador2_cpu_debug_slave_tck:the_SISTEMA_Procesador2_cpu_debug_slave_tck|sr[1]                                ; 0.943             ;
; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_nios2_oci:the_SISTEMA_Procesador2_cpu_nios2_oci|SISTEMA_Procesador2_cpu_debug_slave_wrapper:the_SISTEMA_Procesador2_cpu_debug_slave_wrapper|SISTEMA_Procesador2_cpu_debug_slave_tck:the_SISTEMA_Procesador2_cpu_debug_slave_tck|sr[4]                                                        ; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_nios2_oci:the_SISTEMA_Procesador2_cpu_nios2_oci|SISTEMA_Procesador2_cpu_debug_slave_wrapper:the_SISTEMA_Procesador2_cpu_debug_slave_wrapper|SISTEMA_Procesador2_cpu_debug_slave_tck:the_SISTEMA_Procesador2_cpu_debug_slave_tck|sr[3]                                ; 0.943             ;
; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_nios2_oci:the_SISTEMA_Procesador2_cpu_nios2_oci|SISTEMA_Procesador2_cpu_debug_slave_wrapper:the_SISTEMA_Procesador2_cpu_debug_slave_wrapper|SISTEMA_Procesador2_cpu_debug_slave_tck:the_SISTEMA_Procesador2_cpu_debug_slave_tck|sr[6]                                                        ; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_nios2_oci:the_SISTEMA_Procesador2_cpu_nios2_oci|SISTEMA_Procesador2_cpu_debug_slave_wrapper:the_SISTEMA_Procesador2_cpu_debug_slave_wrapper|SISTEMA_Procesador2_cpu_debug_slave_tck:the_SISTEMA_Procesador2_cpu_debug_slave_tck|sr[5]                                ; 0.943             ;
; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|SISTEMA_Procesador1_cpu_nios2_oci:the_SISTEMA_Procesador1_cpu_nios2_oci|SISTEMA_Procesador1_cpu_debug_slave_wrapper:the_SISTEMA_Procesador1_cpu_debug_slave_wrapper|SISTEMA_Procesador1_cpu_debug_slave_tck:the_SISTEMA_Procesador1_cpu_debug_slave_tck|sr[25]                                                       ; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|SISTEMA_Procesador1_cpu_nios2_oci:the_SISTEMA_Procesador1_cpu_nios2_oci|SISTEMA_Procesador1_cpu_debug_slave_wrapper:the_SISTEMA_Procesador1_cpu_debug_slave_wrapper|SISTEMA_Procesador1_cpu_debug_slave_tck:the_SISTEMA_Procesador1_cpu_debug_slave_tck|sr[24]                               ; 0.941             ;
; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|SISTEMA_Procesador1_cpu_nios2_oci:the_SISTEMA_Procesador1_cpu_nios2_oci|SISTEMA_Procesador1_cpu_debug_slave_wrapper:the_SISTEMA_Procesador1_cpu_debug_slave_wrapper|SISTEMA_Procesador1_cpu_debug_slave_tck:the_SISTEMA_Procesador1_cpu_debug_slave_tck|sr[33]                                                       ; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|SISTEMA_Procesador1_cpu_nios2_oci:the_SISTEMA_Procesador1_cpu_nios2_oci|SISTEMA_Procesador1_cpu_debug_slave_wrapper:the_SISTEMA_Procesador1_cpu_debug_slave_wrapper|SISTEMA_Procesador1_cpu_debug_slave_tck:the_SISTEMA_Procesador1_cpu_debug_slave_tck|sr[32]                               ; 0.941             ;
; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|SISTEMA_Procesador1_cpu_nios2_oci:the_SISTEMA_Procesador1_cpu_nios2_oci|SISTEMA_Procesador1_cpu_debug_slave_wrapper:the_SISTEMA_Procesador1_cpu_debug_slave_wrapper|SISTEMA_Procesador1_cpu_debug_slave_tck:the_SISTEMA_Procesador1_cpu_debug_slave_tck|sr[5]                                                        ; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|SISTEMA_Procesador1_cpu_nios2_oci:the_SISTEMA_Procesador1_cpu_nios2_oci|SISTEMA_Procesador1_cpu_debug_slave_wrapper:the_SISTEMA_Procesador1_cpu_debug_slave_wrapper|SISTEMA_Procesador1_cpu_debug_slave_tck:the_SISTEMA_Procesador1_cpu_debug_slave_tck|sr[4]                                ; 0.940             ;
; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_nios2_oci:the_SISTEMA_Procesador2_cpu_nios2_oci|SISTEMA_Procesador2_cpu_debug_slave_wrapper:the_SISTEMA_Procesador2_cpu_debug_slave_wrapper|SISTEMA_Procesador2_cpu_debug_slave_tck:the_SISTEMA_Procesador2_cpu_debug_slave_tck|sr[20]                                                       ; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_nios2_oci:the_SISTEMA_Procesador2_cpu_nios2_oci|SISTEMA_Procesador2_cpu_debug_slave_wrapper:the_SISTEMA_Procesador2_cpu_debug_slave_wrapper|SISTEMA_Procesador2_cpu_debug_slave_tck:the_SISTEMA_Procesador2_cpu_debug_slave_tck|sr[19]                               ; 0.940             ;
; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_nios2_oci:the_SISTEMA_Procesador2_cpu_nios2_oci|SISTEMA_Procesador2_cpu_debug_slave_wrapper:the_SISTEMA_Procesador2_cpu_debug_slave_wrapper|SISTEMA_Procesador2_cpu_debug_slave_tck:the_SISTEMA_Procesador2_cpu_debug_slave_tck|sr[17]                                                       ; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_nios2_oci:the_SISTEMA_Procesador2_cpu_nios2_oci|SISTEMA_Procesador2_cpu_debug_slave_wrapper:the_SISTEMA_Procesador2_cpu_debug_slave_wrapper|SISTEMA_Procesador2_cpu_debug_slave_tck:the_SISTEMA_Procesador2_cpu_debug_slave_tck|sr[16]                               ; 0.940             ;
; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|SISTEMA_Procesador1_cpu_nios2_oci:the_SISTEMA_Procesador1_cpu_nios2_oci|SISTEMA_Procesador1_cpu_debug_slave_wrapper:the_SISTEMA_Procesador1_cpu_debug_slave_wrapper|SISTEMA_Procesador1_cpu_debug_slave_tck:the_SISTEMA_Procesador1_cpu_debug_slave_tck|sr[21]                                                       ; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|SISTEMA_Procesador1_cpu_nios2_oci:the_SISTEMA_Procesador1_cpu_nios2_oci|SISTEMA_Procesador1_cpu_debug_slave_wrapper:the_SISTEMA_Procesador1_cpu_debug_slave_wrapper|SISTEMA_Procesador1_cpu_debug_slave_tck:the_SISTEMA_Procesador1_cpu_debug_slave_tck|sr[20]                               ; 0.938             ;
; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|SISTEMA_Procesador1_cpu_nios2_oci:the_SISTEMA_Procesador1_cpu_nios2_oci|SISTEMA_Procesador1_cpu_debug_slave_wrapper:the_SISTEMA_Procesador1_cpu_debug_slave_wrapper|SISTEMA_Procesador1_cpu_debug_slave_tck:the_SISTEMA_Procesador1_cpu_debug_slave_tck|sr[27]                                                       ; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|SISTEMA_Procesador1_cpu_nios2_oci:the_SISTEMA_Procesador1_cpu_nios2_oci|SISTEMA_Procesador1_cpu_debug_slave_wrapper:the_SISTEMA_Procesador1_cpu_debug_slave_wrapper|SISTEMA_Procesador1_cpu_debug_slave_tck:the_SISTEMA_Procesador1_cpu_debug_slave_tck|sr[26]                               ; 0.938             ;
; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|SISTEMA_Procesador1_cpu_nios2_oci:the_SISTEMA_Procesador1_cpu_nios2_oci|SISTEMA_Procesador1_cpu_debug_slave_wrapper:the_SISTEMA_Procesador1_cpu_debug_slave_wrapper|SISTEMA_Procesador1_cpu_debug_slave_tck:the_SISTEMA_Procesador1_cpu_debug_slave_tck|sr[19]                                                       ; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|SISTEMA_Procesador1_cpu_nios2_oci:the_SISTEMA_Procesador1_cpu_nios2_oci|SISTEMA_Procesador1_cpu_debug_slave_wrapper:the_SISTEMA_Procesador1_cpu_debug_slave_wrapper|SISTEMA_Procesador1_cpu_debug_slave_tck:the_SISTEMA_Procesador1_cpu_debug_slave_tck|sr[18]                               ; 0.938             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[0]                                                 ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[1]                             ; 0.938             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]                                                     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[1]                             ; 0.938             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[2]                                            ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[1]                    ; 0.937             ;
; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_nios2_oci:the_SISTEMA_Procesador2_cpu_nios2_oci|SISTEMA_Procesador2_cpu_debug_slave_wrapper:the_SISTEMA_Procesador2_cpu_debug_slave_wrapper|SISTEMA_Procesador2_cpu_debug_slave_tck:the_SISTEMA_Procesador2_cpu_debug_slave_tck|sr[18]                                                       ; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_nios2_oci:the_SISTEMA_Procesador2_cpu_nios2_oci|SISTEMA_Procesador2_cpu_debug_slave_wrapper:the_SISTEMA_Procesador2_cpu_debug_slave_wrapper|SISTEMA_Procesador2_cpu_debug_slave_tck:the_SISTEMA_Procesador2_cpu_debug_slave_tck|sr[17]                               ; 0.935             ;
; SISTEMA_JTAG_UART:jtag_uart|alt_jtag_atlantic:SISTEMA_JTAG_UART_alt_jtag_atlantic|user_saw_rvalid                                                                                                                                                                                                                                                                                ; SISTEMA_JTAG_UART:jtag_uart|alt_jtag_atlantic:SISTEMA_JTAG_UART_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                                            ; 0.935             ;
; SISTEMA_JTAG_UART:jtag_uart|alt_jtag_atlantic:SISTEMA_JTAG_UART_alt_jtag_atlantic|td_shift[9]                                                                                                                                                                                                                                                                                    ; SISTEMA_JTAG_UART:jtag_uart|alt_jtag_atlantic:SISTEMA_JTAG_UART_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                                            ; 0.935             ;
; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_nios2_oci:the_SISTEMA_Procesador2_cpu_nios2_oci|SISTEMA_Procesador2_cpu_debug_slave_wrapper:the_SISTEMA_Procesador2_cpu_debug_slave_wrapper|SISTEMA_Procesador2_cpu_debug_slave_tck:the_SISTEMA_Procesador2_cpu_debug_slave_tck|sr[28]                                                       ; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_nios2_oci:the_SISTEMA_Procesador2_cpu_nios2_oci|SISTEMA_Procesador2_cpu_debug_slave_wrapper:the_SISTEMA_Procesador2_cpu_debug_slave_wrapper|SISTEMA_Procesador2_cpu_debug_slave_tck:the_SISTEMA_Procesador2_cpu_debug_slave_tck|sr[27]                               ; 0.935             ;
; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_nios2_oci:the_SISTEMA_Procesador2_cpu_nios2_oci|SISTEMA_Procesador2_cpu_debug_slave_wrapper:the_SISTEMA_Procesador2_cpu_debug_slave_wrapper|SISTEMA_Procesador2_cpu_debug_slave_tck:the_SISTEMA_Procesador2_cpu_debug_slave_tck|sr[30]                                                       ; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_nios2_oci:the_SISTEMA_Procesador2_cpu_nios2_oci|SISTEMA_Procesador2_cpu_debug_slave_wrapper:the_SISTEMA_Procesador2_cpu_debug_slave_wrapper|SISTEMA_Procesador2_cpu_debug_slave_tck:the_SISTEMA_Procesador2_cpu_debug_slave_tck|sr[29]                               ; 0.935             ;
; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_nios2_oci:the_SISTEMA_Procesador2_cpu_nios2_oci|SISTEMA_Procesador2_cpu_debug_slave_wrapper:the_SISTEMA_Procesador2_cpu_debug_slave_wrapper|SISTEMA_Procesador2_cpu_debug_slave_tck:the_SISTEMA_Procesador2_cpu_debug_slave_tck|sr[24]                                                       ; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_nios2_oci:the_SISTEMA_Procesador2_cpu_nios2_oci|SISTEMA_Procesador2_cpu_debug_slave_wrapper:the_SISTEMA_Procesador2_cpu_debug_slave_wrapper|SISTEMA_Procesador2_cpu_debug_slave_tck:the_SISTEMA_Procesador2_cpu_debug_slave_tck|sr[23]                               ; 0.935             ;
; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_nios2_oci:the_SISTEMA_Procesador2_cpu_nios2_oci|SISTEMA_Procesador2_cpu_debug_slave_wrapper:the_SISTEMA_Procesador2_cpu_debug_slave_wrapper|SISTEMA_Procesador2_cpu_debug_slave_tck:the_SISTEMA_Procesador2_cpu_debug_slave_tck|sr[26]                                                       ; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_nios2_oci:the_SISTEMA_Procesador2_cpu_nios2_oci|SISTEMA_Procesador2_cpu_debug_slave_wrapper:the_SISTEMA_Procesador2_cpu_debug_slave_wrapper|SISTEMA_Procesador2_cpu_debug_slave_tck:the_SISTEMA_Procesador2_cpu_debug_slave_tck|sr[25]                               ; 0.935             ;
; SISTEMA_JTAG_UART:jtag_uart|alt_jtag_atlantic:SISTEMA_JTAG_UART_alt_jtag_atlantic|count[1]                                                                                                                                                                                                                                                                                       ; SISTEMA_JTAG_UART:jtag_uart|alt_jtag_atlantic:SISTEMA_JTAG_UART_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                                            ; 0.935             ;
; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_nios2_oci:the_SISTEMA_Procesador2_cpu_nios2_oci|SISTEMA_Procesador2_cpu_debug_slave_wrapper:the_SISTEMA_Procesador2_cpu_debug_slave_wrapper|SISTEMA_Procesador2_cpu_debug_slave_tck:the_SISTEMA_Procesador2_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer2|dreg[0] ; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_nios2_oci:the_SISTEMA_Procesador2_cpu_nios2_oci|SISTEMA_Procesador2_cpu_debug_slave_wrapper:the_SISTEMA_Procesador2_cpu_debug_slave_wrapper|SISTEMA_Procesador2_cpu_debug_slave_tck:the_SISTEMA_Procesador2_cpu_debug_slave_tck|sr[0]                                ; 0.935             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]                                                   ; SISTEMA_JTAG_UART:jtag_uart|alt_jtag_atlantic:SISTEMA_JTAG_UART_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                                            ; 0.935             ;
; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|SISTEMA_Procesador1_cpu_nios2_oci:the_SISTEMA_Procesador1_cpu_nios2_oci|SISTEMA_Procesador1_cpu_debug_slave_wrapper:the_SISTEMA_Procesador1_cpu_debug_slave_wrapper|SISTEMA_Procesador1_cpu_debug_slave_tck:the_SISTEMA_Procesador1_cpu_debug_slave_tck|sr[29]                                                       ; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|SISTEMA_Procesador1_cpu_nios2_oci:the_SISTEMA_Procesador1_cpu_nios2_oci|SISTEMA_Procesador1_cpu_debug_slave_wrapper:the_SISTEMA_Procesador1_cpu_debug_slave_wrapper|SISTEMA_Procesador1_cpu_debug_slave_tck:the_SISTEMA_Procesador1_cpu_debug_slave_tck|sr[28]                               ; 0.933             ;
; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_nios2_oci:the_SISTEMA_Procesador2_cpu_nios2_oci|SISTEMA_Procesador2_cpu_debug_slave_wrapper:the_SISTEMA_Procesador2_cpu_debug_slave_wrapper|SISTEMA_Procesador2_cpu_debug_slave_tck:the_SISTEMA_Procesador2_cpu_debug_slave_tck|sr[34]                                                       ; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_nios2_oci:the_SISTEMA_Procesador2_cpu_nios2_oci|SISTEMA_Procesador2_cpu_debug_slave_wrapper:the_SISTEMA_Procesador2_cpu_debug_slave_wrapper|SISTEMA_Procesador2_cpu_debug_slave_tck:the_SISTEMA_Procesador2_cpu_debug_slave_tck|sr[33]                               ; 0.931             ;
; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|SISTEMA_Procesador1_cpu_nios2_oci:the_SISTEMA_Procesador1_cpu_nios2_oci|SISTEMA_Procesador1_cpu_debug_slave_wrapper:the_SISTEMA_Procesador1_cpu_debug_slave_wrapper|SISTEMA_Procesador1_cpu_debug_slave_tck:the_SISTEMA_Procesador1_cpu_debug_slave_tck|sr[2]                                                        ; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|SISTEMA_Procesador1_cpu_nios2_oci:the_SISTEMA_Procesador1_cpu_nios2_oci|SISTEMA_Procesador1_cpu_debug_slave_wrapper:the_SISTEMA_Procesador1_cpu_debug_slave_wrapper|SISTEMA_Procesador1_cpu_debug_slave_tck:the_SISTEMA_Procesador1_cpu_debug_slave_tck|sr[1]                                ; 0.929             ;
; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_nios2_oci:the_SISTEMA_Procesador2_cpu_nios2_oci|SISTEMA_Procesador2_cpu_debug_slave_wrapper:the_SISTEMA_Procesador2_cpu_debug_slave_wrapper|SISTEMA_Procesador2_cpu_debug_slave_tck:the_SISTEMA_Procesador2_cpu_debug_slave_tck|sr[3]                                                        ; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_nios2_oci:the_SISTEMA_Procesador2_cpu_nios2_oci|SISTEMA_Procesador2_cpu_debug_slave_wrapper:the_SISTEMA_Procesador2_cpu_debug_slave_wrapper|SISTEMA_Procesador2_cpu_debug_slave_tck:the_SISTEMA_Procesador2_cpu_debug_slave_tck|sr[2]                                ; 0.929             ;
; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|SISTEMA_Procesador1_cpu_nios2_oci:the_SISTEMA_Procesador1_cpu_nios2_oci|SISTEMA_Procesador1_cpu_debug_slave_wrapper:the_SISTEMA_Procesador1_cpu_debug_slave_wrapper|SISTEMA_Procesador1_cpu_debug_slave_tck:the_SISTEMA_Procesador1_cpu_debug_slave_tck|sr[14]                                                       ; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|SISTEMA_Procesador1_cpu_nios2_oci:the_SISTEMA_Procesador1_cpu_nios2_oci|SISTEMA_Procesador1_cpu_debug_slave_wrapper:the_SISTEMA_Procesador1_cpu_debug_slave_wrapper|SISTEMA_Procesador1_cpu_debug_slave_tck:the_SISTEMA_Procesador1_cpu_debug_slave_tck|sr[13]                               ; 0.926             ;
; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|SISTEMA_Procesador1_cpu_nios2_oci:the_SISTEMA_Procesador1_cpu_nios2_oci|SISTEMA_Procesador1_cpu_debug_slave_wrapper:the_SISTEMA_Procesador1_cpu_debug_slave_wrapper|SISTEMA_Procesador1_cpu_debug_slave_tck:the_SISTEMA_Procesador1_cpu_debug_slave_tck|sr[24]                                                       ; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|SISTEMA_Procesador1_cpu_nios2_oci:the_SISTEMA_Procesador1_cpu_nios2_oci|SISTEMA_Procesador1_cpu_debug_slave_wrapper:the_SISTEMA_Procesador1_cpu_debug_slave_wrapper|SISTEMA_Procesador1_cpu_debug_slave_tck:the_SISTEMA_Procesador1_cpu_debug_slave_tck|sr[23]                               ; 0.925             ;
; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_nios2_oci:the_SISTEMA_Procesador2_cpu_nios2_oci|SISTEMA_Procesador2_cpu_debug_slave_wrapper:the_SISTEMA_Procesador2_cpu_debug_slave_wrapper|SISTEMA_Procesador2_cpu_debug_slave_tck:the_SISTEMA_Procesador2_cpu_debug_slave_tck|sr[19]                                                       ; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_nios2_oci:the_SISTEMA_Procesador2_cpu_nios2_oci|SISTEMA_Procesador2_cpu_debug_slave_wrapper:the_SISTEMA_Procesador2_cpu_debug_slave_wrapper|SISTEMA_Procesador2_cpu_debug_slave_tck:the_SISTEMA_Procesador2_cpu_debug_slave_tck|sr[18]                               ; 0.925             ;
; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_nios2_oci:the_SISTEMA_Procesador2_cpu_nios2_oci|SISTEMA_Procesador2_cpu_debug_slave_wrapper:the_SISTEMA_Procesador2_cpu_debug_slave_wrapper|SISTEMA_Procesador2_cpu_debug_slave_tck:the_SISTEMA_Procesador2_cpu_debug_slave_tck|sr[25]                                                       ; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_nios2_oci:the_SISTEMA_Procesador2_cpu_nios2_oci|SISTEMA_Procesador2_cpu_debug_slave_wrapper:the_SISTEMA_Procesador2_cpu_debug_slave_wrapper|SISTEMA_Procesador2_cpu_debug_slave_tck:the_SISTEMA_Procesador2_cpu_debug_slave_tck|sr[24]                               ; 0.925             ;
; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_nios2_oci:the_SISTEMA_Procesador2_cpu_nios2_oci|SISTEMA_Procesador2_cpu_debug_slave_wrapper:the_SISTEMA_Procesador2_cpu_debug_slave_wrapper|SISTEMA_Procesador2_cpu_debug_slave_tck:the_SISTEMA_Procesador2_cpu_debug_slave_tck|sr[21]                                                       ; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_nios2_oci:the_SISTEMA_Procesador2_cpu_nios2_oci|SISTEMA_Procesador2_cpu_debug_slave_wrapper:the_SISTEMA_Procesador2_cpu_debug_slave_wrapper|SISTEMA_Procesador2_cpu_debug_slave_tck:the_SISTEMA_Procesador2_cpu_debug_slave_tck|sr[20]                               ; 0.925             ;
; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_nios2_oci:the_SISTEMA_Procesador2_cpu_nios2_oci|SISTEMA_Procesador2_cpu_debug_slave_wrapper:the_SISTEMA_Procesador2_cpu_debug_slave_wrapper|SISTEMA_Procesador2_cpu_debug_slave_tck:the_SISTEMA_Procesador2_cpu_debug_slave_tck|sr[27]                                                       ; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_nios2_oci:the_SISTEMA_Procesador2_cpu_nios2_oci|SISTEMA_Procesador2_cpu_debug_slave_wrapper:the_SISTEMA_Procesador2_cpu_debug_slave_wrapper|SISTEMA_Procesador2_cpu_debug_slave_tck:the_SISTEMA_Procesador2_cpu_debug_slave_tck|sr[26]                               ; 0.925             ;
; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|SISTEMA_Procesador1_cpu_nios2_oci:the_SISTEMA_Procesador1_cpu_nios2_oci|SISTEMA_Procesador1_cpu_debug_slave_wrapper:the_SISTEMA_Procesador1_cpu_debug_slave_wrapper|SISTEMA_Procesador1_cpu_debug_slave_tck:the_SISTEMA_Procesador1_cpu_debug_slave_tck|sr[11]                                                       ; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|SISTEMA_Procesador1_cpu_nios2_oci:the_SISTEMA_Procesador1_cpu_nios2_oci|SISTEMA_Procesador1_cpu_debug_slave_wrapper:the_SISTEMA_Procesador1_cpu_debug_slave_wrapper|SISTEMA_Procesador1_cpu_debug_slave_tck:the_SISTEMA_Procesador1_cpu_debug_slave_tck|sr[10]                               ; 0.924             ;
; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_nios2_oci:the_SISTEMA_Procesador2_cpu_nios2_oci|SISTEMA_Procesador2_cpu_debug_slave_wrapper:the_SISTEMA_Procesador2_cpu_debug_slave_wrapper|SISTEMA_Procesador2_cpu_debug_slave_tck:the_SISTEMA_Procesador2_cpu_debug_slave_tck|sr[9]                                                        ; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_nios2_oci:the_SISTEMA_Procesador2_cpu_nios2_oci|SISTEMA_Procesador2_cpu_debug_slave_wrapper:the_SISTEMA_Procesador2_cpu_debug_slave_wrapper|SISTEMA_Procesador2_cpu_debug_slave_tck:the_SISTEMA_Procesador2_cpu_debug_slave_tck|sr[8]                                ; 0.924             ;
; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_nios2_oci:the_SISTEMA_Procesador2_cpu_nios2_oci|SISTEMA_Procesador2_cpu_debug_slave_wrapper:the_SISTEMA_Procesador2_cpu_debug_slave_wrapper|SISTEMA_Procesador2_cpu_debug_slave_tck:the_SISTEMA_Procesador2_cpu_debug_slave_tck|sr[11]                                                       ; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_nios2_oci:the_SISTEMA_Procesador2_cpu_nios2_oci|SISTEMA_Procesador2_cpu_debug_slave_wrapper:the_SISTEMA_Procesador2_cpu_debug_slave_wrapper|SISTEMA_Procesador2_cpu_debug_slave_tck:the_SISTEMA_Procesador2_cpu_debug_slave_tck|sr[10]                               ; 0.924             ;
; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_nios2_oci:the_SISTEMA_Procesador2_cpu_nios2_oci|SISTEMA_Procesador2_cpu_debug_slave_wrapper:the_SISTEMA_Procesador2_cpu_debug_slave_wrapper|SISTEMA_Procesador2_cpu_debug_slave_tck:the_SISTEMA_Procesador2_cpu_debug_slave_tck|sr[5]                                                        ; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_nios2_oci:the_SISTEMA_Procesador2_cpu_nios2_oci|SISTEMA_Procesador2_cpu_debug_slave_wrapper:the_SISTEMA_Procesador2_cpu_debug_slave_wrapper|SISTEMA_Procesador2_cpu_debug_slave_tck:the_SISTEMA_Procesador2_cpu_debug_slave_tck|sr[4]                                ; 0.923             ;
; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|SISTEMA_Procesador1_cpu_nios2_oci:the_SISTEMA_Procesador1_cpu_nios2_oci|SISTEMA_Procesador1_cpu_debug_slave_wrapper:the_SISTEMA_Procesador1_cpu_debug_slave_wrapper|SISTEMA_Procesador1_cpu_debug_slave_tck:the_SISTEMA_Procesador1_cpu_debug_slave_tck|sr[20]                                                       ; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|SISTEMA_Procesador1_cpu_nios2_oci:the_SISTEMA_Procesador1_cpu_nios2_oci|SISTEMA_Procesador1_cpu_debug_slave_wrapper:the_SISTEMA_Procesador1_cpu_debug_slave_wrapper|SISTEMA_Procesador1_cpu_debug_slave_tck:the_SISTEMA_Procesador1_cpu_debug_slave_tck|sr[19]                               ; 0.923             ;
; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|SISTEMA_Procesador1_cpu_nios2_oci:the_SISTEMA_Procesador1_cpu_nios2_oci|SISTEMA_Procesador1_cpu_debug_slave_wrapper:the_SISTEMA_Procesador1_cpu_debug_slave_wrapper|SISTEMA_Procesador1_cpu_debug_slave_tck:the_SISTEMA_Procesador1_cpu_debug_slave_tck|sr[22]                                                       ; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|SISTEMA_Procesador1_cpu_nios2_oci:the_SISTEMA_Procesador1_cpu_nios2_oci|SISTEMA_Procesador1_cpu_debug_slave_wrapper:the_SISTEMA_Procesador1_cpu_debug_slave_wrapper|SISTEMA_Procesador1_cpu_debug_slave_tck:the_SISTEMA_Procesador1_cpu_debug_slave_tck|sr[21]                               ; 0.923             ;
; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|SISTEMA_Procesador1_cpu_nios2_oci:the_SISTEMA_Procesador1_cpu_nios2_oci|SISTEMA_Procesador1_cpu_debug_slave_wrapper:the_SISTEMA_Procesador1_cpu_debug_slave_wrapper|SISTEMA_Procesador1_cpu_debug_slave_tck:the_SISTEMA_Procesador1_cpu_debug_slave_tck|sr[28]                                                       ; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|SISTEMA_Procesador1_cpu_nios2_oci:the_SISTEMA_Procesador1_cpu_nios2_oci|SISTEMA_Procesador1_cpu_debug_slave_wrapper:the_SISTEMA_Procesador1_cpu_debug_slave_wrapper|SISTEMA_Procesador1_cpu_debug_slave_tck:the_SISTEMA_Procesador1_cpu_debug_slave_tck|sr[27]                               ; 0.923             ;
; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|SISTEMA_Procesador1_cpu_nios2_oci:the_SISTEMA_Procesador1_cpu_nios2_oci|SISTEMA_Procesador1_cpu_debug_slave_wrapper:the_SISTEMA_Procesador1_cpu_debug_slave_wrapper|SISTEMA_Procesador1_cpu_debug_slave_tck:the_SISTEMA_Procesador1_cpu_debug_slave_tck|sr[30]                                                       ; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|SISTEMA_Procesador1_cpu_nios2_oci:the_SISTEMA_Procesador1_cpu_nios2_oci|SISTEMA_Procesador1_cpu_debug_slave_wrapper:the_SISTEMA_Procesador1_cpu_debug_slave_wrapper|SISTEMA_Procesador1_cpu_debug_slave_tck:the_SISTEMA_Procesador1_cpu_debug_slave_tck|sr[29]                               ; 0.923             ;
; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|SISTEMA_Procesador1_cpu_nios2_oci:the_SISTEMA_Procesador1_cpu_nios2_oci|SISTEMA_Procesador1_cpu_debug_slave_wrapper:the_SISTEMA_Procesador1_cpu_debug_slave_wrapper|SISTEMA_Procesador1_cpu_debug_slave_tck:the_SISTEMA_Procesador1_cpu_debug_slave_tck|sr[18]                                                       ; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|SISTEMA_Procesador1_cpu_nios2_oci:the_SISTEMA_Procesador1_cpu_nios2_oci|SISTEMA_Procesador1_cpu_debug_slave_wrapper:the_SISTEMA_Procesador1_cpu_debug_slave_wrapper|SISTEMA_Procesador1_cpu_debug_slave_tck:the_SISTEMA_Procesador1_cpu_debug_slave_tck|sr[17]                               ; 0.923             ;
; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|SISTEMA_Procesador1_cpu_nios2_oci:the_SISTEMA_Procesador1_cpu_nios2_oci|SISTEMA_Procesador1_cpu_debug_slave_wrapper:the_SISTEMA_Procesador1_cpu_debug_slave_wrapper|SISTEMA_Procesador1_cpu_debug_slave_tck:the_SISTEMA_Procesador1_cpu_debug_slave_tck|sr[17]                                                       ; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|SISTEMA_Procesador1_cpu_nios2_oci:the_SISTEMA_Procesador1_cpu_nios2_oci|SISTEMA_Procesador1_cpu_debug_slave_wrapper:the_SISTEMA_Procesador1_cpu_debug_slave_wrapper|SISTEMA_Procesador1_cpu_debug_slave_tck:the_SISTEMA_Procesador1_cpu_debug_slave_tck|sr[16]                               ; 0.923             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[3]                                            ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[2]                    ; 0.921             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[1]                                            ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[0]                    ; 0.921             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                                              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                      ; 0.920             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                                              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]                      ; 0.920             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[9]                              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[10]     ; 0.919             ;
; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_nios2_oci:the_SISTEMA_Procesador2_cpu_nios2_oci|SISTEMA_Procesador2_cpu_debug_slave_wrapper:the_SISTEMA_Procesador2_cpu_debug_slave_wrapper|SISTEMA_Procesador2_cpu_debug_slave_tck:the_SISTEMA_Procesador2_cpu_debug_slave_tck|sr[29]                                                       ; SISTEMA_Procesador2:procesador2|SISTEMA_Procesador2_cpu:cpu|SISTEMA_Procesador2_cpu_nios2_oci:the_SISTEMA_Procesador2_cpu_nios2_oci|SISTEMA_Procesador2_cpu_debug_slave_wrapper:the_SISTEMA_Procesador2_cpu_debug_slave_wrapper|SISTEMA_Procesador2_cpu_debug_slave_tck:the_SISTEMA_Procesador2_cpu_debug_slave_tck|sr[28]                               ; 0.918             ;
; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|SISTEMA_Procesador1_cpu_nios2_oci:the_SISTEMA_Procesador1_cpu_nios2_oci|SISTEMA_Procesador1_cpu_debug_slave_wrapper:the_SISTEMA_Procesador1_cpu_debug_slave_wrapper|SISTEMA_Procesador1_cpu_debug_slave_tck:the_SISTEMA_Procesador1_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer2|dreg[0] ; SISTEMA_Procesador1:procesador1|SISTEMA_Procesador1_cpu:cpu|SISTEMA_Procesador1_cpu_nios2_oci:the_SISTEMA_Procesador1_cpu_nios2_oci|SISTEMA_Procesador1_cpu_debug_slave_wrapper:the_SISTEMA_Procesador1_cpu_debug_slave_wrapper|SISTEMA_Procesador1_cpu_debug_slave_tck:the_SISTEMA_Procesador1_cpu_debug_slave_tck|sr[0]                                ; 0.916             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[1]                              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[2]      ; 0.912             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[10]                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[12]     ; 0.912             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[12]     ; 0.908             ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device 5CSXFC6D6F31C6 for design "ACTIVIDAD5"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 1 pins of 46 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (184020): Starting Fitter periphery placement operations
Warning (177007): PLL(s) placed in location FRACTIONALPLL_X0_Y15_N0 do not have a PLL clock to compensate specified - the Fitter will attempt to compensate all PLL clocks
    Info (177008): PLL SISTEMA_PLL:pll|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL
Info (11178): Promoted 2 clocks (2 global)
    Info (11162): SISTEMA_PLL:pll|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 with 2793 fanout uses global clock CLKCTRL_G2
    Info (11162): SISTEMA_PLL:pll|altera_pll:altera_pll_i|outclk_wire[1]~CLKENA0 with 1 fanout uses global clock CLKCTRL_G3
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Warning (335093): TimeQuest Timing Analyzer is analyzing 1 combinational loops as latches. For more details, run the Check Timing command in the TimeQuest Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 30MHz   
        Info (332166): if { [string equal quartus_fit $::TimeQuestInfo(nameofexecutable)] } { set_max_delay -to [get_ports { altera_reserved_tdo } ] 0 }
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'c:/users/estudiante/desktop/proyectomauricio/proyectobe/db/ip/sistema/submodules/sistema_procesador1_cpu.sdc'
Info (332104): Reading SDC File: 'c:/users/estudiante/desktop/proyectomauricio/proyectobe/db/ip/sistema/submodules/sistema_procesador2_cpu.sdc'
Info (332104): Reading SDC File: 'c:/users/estudiante/desktop/proyectomauricio/proyectobe/db/ip/sistema/submodules/altera_reset_controller.sdc'
Warning (332060): Node: clk_clk was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register SISTEMA_SDRAM:sdram|m_addr[0] is being clocked by clk_clk
Warning (332060): Node: altera_reset_controller:rst_controller|r_sync_rst was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch SISTEMA_LDR:ldr|altera_up_avalon_adv_adc:ADC_CTRL|sclk~1 is being clocked by altera_reset_controller:rst_controller|r_sync_rst
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: pll|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   33.333 altera_reserved_tck
Info (176233): Starting register packing
Warning (176250): Ignoring invalid fast I/O register assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (176251): Ignoring some wildcard destinations of fast I/O register assignments
    Info (176252): Wildcard assignment "Fast Output Enable Register=ON" to "oe" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[9]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[8]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[7]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[6]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[5]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[4]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[3]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[15]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[14]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[13]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[12]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[11]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[10]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
Info (176235): Finished register packing
    Extra Info (176218): Packed 24 registers into blocks of type Block RAM
    Extra Info (176218): Packed 16 registers into blocks of type I/O input buffer
    Extra Info (176218): Packed 53 registers into blocks of type I/O output buffer
    Extra Info (176220): Created 34 register duplicates
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "fc28_external_connection_export" is assigned to location or region, but does not exist in design
    Warning (15706): Node "fc_28_external_connection_export" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hex3_0_export[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hex3_0_export[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hex3_0_export[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hex3_0_export[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hex3_0_export[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hex3_0_export[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hex3_0_export[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hex3_0_export[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hex3_0_export[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hex3_0_export[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hex3_0_export[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hex3_0_export[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hex3_0_export[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hex3_0_export[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hex3_0_export[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hex3_0_export[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hex3_0_export[24]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hex3_0_export[25]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hex3_0_export[26]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hex3_0_export[27]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hex3_0_export[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hex3_0_export[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hex3_0_export[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hex3_0_export[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hex3_0_export[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hex3_0_export[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hex3_0_export[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hex3_0_export[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hex5_4_export[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hex5_4_export[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hex5_4_export[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hex5_4_export[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hex5_4_export[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hex5_4_export[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hex5_4_export[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hex5_4_export[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hex5_4_export[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hex5_4_export[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hex5_4_export[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hex5_4_export[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hex5_4_export[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hex5_4_export[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "led_export[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "led_export[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "led_export[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "led_export[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "led_export[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "led_export[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "led_export[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "led_export[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "led_export[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "led_export[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "pb_export[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "pb_export[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "pb_export[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "sw_export[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "sw_export[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "sw_export[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "sw_export[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "sw_export[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "sw_export[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "sw_export[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "sw_export[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "sw_export[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "sw_export[9]" is assigned to location or region, but does not exist in design
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:18
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:10
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:05
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 3% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 17% of the available device resources in the region that extends from location X0_Y0 to location X10_Y10
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:20
Info (11888): Total time spent on timing analysis during the Fitter is 3.19 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:17
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (144001): Generated suppressed messages file C:/Users/Estudiante/Desktop/ProyectoMauricio/PROYECTOBE/output_files/ACTIVIDAD5.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 80 warnings
    Info: Peak virtual memory: 7160 megabytes
    Info: Processing ended: Fri Jan 10 11:58:27 2020
    Info: Elapsed time: 00:01:52
    Info: Total CPU time (on all processors): 00:04:03


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Estudiante/Desktop/ProyectoMauricio/PROYECTOBE/output_files/ACTIVIDAD5.fit.smsg.


