nlm_pcibios_read	,	F_5
bus	,	V_2
PIC_PCIE_XLSB0_LINK2_IRQ	,	V_21
"Registering XLR/XLS PCIX/PCIE Controller.\n"	,	L_2
data	,	V_5
PCIBIOS_BAD_REGISTER_NUMBER	,	V_11
pci_bus	,	V_1
nlm_chip_is_xls_b	,	F_9
"Unexpected devfn %d\n"	,	L_1
number	,	V_8
dev	,	V_14
pin	,	V_16
ioport_resource	,	V_27
u32	,	T_1
CKSEG1	,	V_30
pci_cfg_addr	,	F_2
pcibios_init	,	F_12
val	,	V_10
nlm_pcibios_write	,	F_6
cfgaddr	,	V_6
pci_cfg_read_32bit	,	F_1
devfn	,	V_3
ioremap	,	F_13
PIC_PCIX_IRQ	,	V_17
WARN	,	F_10
PIC_PCIE_XLSB0_LINK3_IRQ	,	V_23
pci_dev	,	V_13
size	,	V_9
pci_config_base	,	V_7
nlm_pci_controller	,	V_31
pcibios_plat_dev_init	,	F_11
pci_cfg_write_32bit	,	F_4
set_io_port_base	,	F_14
PIC_PCIE_LINK0_IRQ	,	V_19
slot	,	V_15
PIC_PCIE_LINK1_IRQ	,	V_20
cpu_to_le32	,	F_3
where	,	V_4
PIC_PCIE_LINK2_IRQ	,	V_22
end	,	V_29
pcibios_map_irq	,	F_7
u8	,	T_3
io_map_base	,	V_32
nlm_chip_is_xls	,	F_8
DEFAULT_PCI_CONFIG_BASE	,	V_26
pr_info	,	F_15
start	,	V_28
PIC_PCIE_LINK3_IRQ	,	V_24
PCIBIOS_SUCCESSFUL	,	V_12
pci_probe_only	,	V_25
__init	,	T_2
self	,	V_18
register_pci_controller	,	F_16
