PROJETO CPU RISC-V PIPELINE COM EXTENS√ÉO VETORIAL SIMPLIFICADA

RESUMO DOS COMPONENTES E DECIS√ïES ARBITR√ÅRIAS

1. ARQUITETURA GERAL
- Pipeline de 5 est√°gios: IF, ID, EX, MEM, WB
- Suporte ao conjunto b√°sico RV32I (add, sub, lw, sw, beq, etc.)
- Extens√£o vetorial personalizada (n√£o compat√≠vel com RISC-V V-extension oficial)

2. COMPONENTES IMPLEMENTADOS

2.1 pc.v (Contador de Programa)
- Atualiza na borda de subida do clock
- Reset ass√≠ncrono para inicializa√ß√£o independente
- Sinal 'pc_write' habilita/desabilita atualiza√ß√£o (para stalls)

2.2 regfile.v (Banco de Registradores)
- 32 registradores de 32 bits
- Leitura combinacional, escrita s√≠ncrona
- Registrador x0 sempre zero
- Usado tanto para opera√ß√µes escalares quanto vetoriais

2.3 alu.v (Unidade L√≥gico-Aritm√©tica)
- Suporte a opera√ß√µes escalares: ADD, SUB, AND, OR, XOR, SLL, SRL, SRA
- Suporte a opera√ß√µes vetoriais: 
  * Modo 4x8 bits: vadd.8, vsub.8, vand.8, vor.8
  * Modo 2x16 bits: vadd.16, vsub.16, vand.16, vor.16
- Sinal de controle de 6 bits: [5:4] = modo, [3:0] = opera√ß√£o

2.4 control.v (Unidade de Controle)
- Decodifica opcode de 7 bits
- Gera sinais: reg_write, mem_to_reg, mem_read, mem_write, alu_src, alu_op, branch
- Reconhece opcode vetorial personalizado: 7'b0100111
- Sinal 'is_vector' identifica instru√ß√µes vetoriais

2.5 imm_gen.v (Gerador de Imediatos)
- Extrai e estende imediatos para todos formatos RISC-V
- I-type, S-type, B-type, U-type, J-type
- Extens√£o de sinal para imediatos com sinal

2.6 alu_control.v (Controle da ALU)
- Recebe alu_op[1:0] da control unit
- Para modo vetorial: funct3 define opera√ß√£o espec√≠fica
- Para modo escalar: funct3 + funct7 definem opera√ß√£o
- Sa√≠da de 6 bits para controle da ALU

2.7 hazard_unit.v (Detec√ß√£o de Hazards)
- Detecta apenas hazards do tipo load-use
- Stall quando instru√ß√£o em EX √© lw e ID precisa do resultado
- Ignora registrador x0

2.8 forwarding_unit.v (Encaminhamento)
- Forwarding de MEM e WB para EX
- Prioridade: MEM > WB (dado mais recente)
- N√£o h√° forwarding de EX (dado n√£o est√° pronto)

2.9 pipeline_ctrl.v (Controle do Pipeline)
- Gera sinais de enable/flush para registradores
- Stall: congela PC e IF/ID, flusha ID/EX
- Branch taken: flusha IF/ID e ID/EX

2.10 Registradores de Pipeline (if_id_reg.v, id_ex_reg.v, ex_mem_reg.v, mem_wb_reg.v)
- Todos com reset ass√≠ncrono
- Suporte a enable (if_id_write) e flush
- Transportam sinais necess√°rios entre est√°gios
- id_ex_reg.v transporta sinal 'is_vector'

2.11 cpu_top.v (Integra√ß√£o - esqueleto)
- Conecta todos componentes
- Pontos de conex√£o para mem√≥rias externas

3. DECIS√ïES ARBITR√ÅRIAS PRINCIPAIS

3.1 Extens√£o Vetorial Personalizada
- Opcode: 7'b0100111 (reservado no RISC-V, diferente do oficial 1010111)
- Motivo: N√£o interferir com padr√£o RISC-V, liberdade de design

3.2 Modelo de Computa√ß√£o Vetorial
- SIMD usando registradores inteiros existentes
- N√£o implementa registradores vetoriais separados (32 novos registradores)
- Motivo: Simplifica√ß√£o extrema vs especifica√ß√£o oficial complexa

3.3 Tamanhos Vetoriais Suportados
- Apenas 4 elementos de 8 bits e 2 elementos de 16 bits
- N√£o suporta vetores de tamanho configur√°vel
- Motivo: Implementa√ß√£o simples, foco no conceito

3.4 Opera√ß√µes Vetoriais Implementadas
- Apenas add, sub, and, or
- N√£o implementa: multiplica√ß√£o, shifts, compara√ß√µes, satura√ß√£o
- Motivo: Demonstrar conceito com m√≠nimo de complexidade

3.5 Arquitetura de Controle
- Dois n√≠veis: control.v ‚Üí alu_op, alu_control.v ‚Üí alu_ctrl
- alu_ctrl[5:4] = modo (00=escalar, 01=4x8b, 10=2x16b)
- Motivo: Organiza√ß√£o clara, extens√≠vel

3.6 Tratamento de Hazards
- Stall apenas para load-use hazard
- Forwarding apenas de MEM e WB
- Motivo: Cobertura dos casos mais comuns, simplicidade

3.7 Formato de Instru√ß√£o Vetorial
- Usa formato R-type (mesmo que add, sub)
- funct3 seleciona opera√ß√£o vetorial
- Motivo: Reutilizar decodifica√ß√£o existente

3.8 Aus√™ncia de Recursos Avan√ßados
- Sem m√°scaras (masking)
- Sem load/store vetoriais  
- Sem CSRs de configura√ß√£o
- Motivo: Foco no pipeline b√°sico, n√£o em vetores complexos

4. PONTOS DE INTEGRA√á√ÉO COM O DIGITAL

4.1 Mem√≥ria de Instru√ß√µes (ROM)
- Endere√ßo: pc_out[31:0]
- Instru√ß√£o lida: instruction[31:0]
- Converter endere√ßo byte para palavra: pc_out[11:2] para ROM de 1KB

4.2 Mem√≥ria de Dados (RAM)
- Endere√ßo: alu_result_out[31:0] (do est√°gio MEM)
- Dados de escrita: write_data_out[31:0]
- Dados de leitura: mem_data_in[31:0]
- Sinais de controle: mem_read_out, mem_write_out

4.3 Sinais de Clock e Reset
- Clock global: clk
- Reset global: reset (ativo alto)

5. INSTRU√á√ïES SUPORTADAS

5.1 Instru√ß√µes Escalares (RV32I b√°sico)
- R-type: add, sub, and, or, xor, sll, srl, sra
- I-type: addi, andi, ori, xori, slli, srli, srai
- Load/Store: lw, sw
- Branch: beq, bne
- Outras: lui

5.2 Instru√ß√µes Vetoriais Personalizadas
- vadd.8  rd, rs1, rs2  (funct3=000)
- vadd.16 rd, rs1, rs2  (funct3=001)
- vsub.8  rd, rs1, rs2  (funct3=010)
- vsub.16 rd, rs1, rs2  (funct3=011)
- vand.8  rd, rs1, rs2  (funct3=100)
- vand.16 rd, rs1, rs2  (funct3=101)
- vor.8   rd, rs1, rs2  (funct3=110)
- vor.16  rd, rs1, rs2  (funct3=111)

6. LIMITA√á√ïES CONHECIDAS

6.1 Compara√ß√£o com RISC-V V-extension Oficial
- N√£o compat√≠vel - √© uma extens√£o personalizada
- Muito mais simples (aprox. 1% da complexidade)
- Usa registradores inteiros, n√£o vetoriais dedicados

6.2 Aus√™ncia de Recursos
- N√£o suporta instru√ß√µes de sistema (ecall, ebreak)
- N√£o suporta multiplica√ß√£o/divis√£o
- N√£o suporta instru√ß√µes de ponto flutuante
- Branch prediction simples (sempre not taken)

6.3 Performance
- Stalls para todos hazards load-use
- Penalidade de 1 ciclo para branches taken
- Forwarding limitado a MEM e WB

7. PR√ìXIMOS PASSOS PARA INTEGRA√á√ÉO COMPLETA

7.1 Conex√£o das Mem√≥rias
- Criar wrapper para ROM do Digital
- Criar wrapper para RAM do Digital
- Configurar endere√ßamento correto (byte ‚Üí word)

7.2 L√≥gica de Controle de Fluxo
- Implementar c√°lculo de next_pc
- Suporte a jumps (jal, jalr)
- Detec√ß√£o de branch taken

7.3 Multiplexadores de Forwarding
- Conectar MUXes na entrada da ALU
- Selecionar entre: banco de registradores, MEM, WB

7.4 Testes
- Criar programa de teste em .hex
- Verificar pipeline b√°sico
- Testar opera√ß√µes vetoriais
- Validar hazard handling

8. RESUMO DE ARQUITETURA

8.1 Pipeline
IF:  Busca instru√ß√£o da ROM
ID:  Decodifica + l√™ registradores + gera imediato
EX:  Execu√ß√£o na ALU + forwarding
MEM: Acesso √† RAM (apenas lw/sw)
WB:  Escrita no banco de registradores

8.2 Extens√£o Vetorial
- Modo transparente ao pipeline
- Mesmos est√°gios, mesma lat√™ncia
- ALU expandida para opera√ß√µes SIMD
- Reutiliza toda infraestrutura existente

9. JUSTIFICATIVAS DE PROJETO

9.1 Simplicidade vs Completude
- Escolhida simplicidade para foco educacional
- Pipeline funcional > conjunto de instru√ß√µes completo
- Conceitos de hazards/forwarding > performance m√°xima

9.2 Extens√£o Vetorial Educacional
- Demonstra extensibilidade do RISC-V
- Mostra conceitos SIMD sem complexidade da V-extension
- Permite foco no pipeline, n√£o em vetores complexos

9.3 Decis√µes de Implementa√ß√£o
- Reset ass√≠ncrono: facilita depura√ß√£o
- Leitura combinacional de registradores: menor latency
- Stall apenas para load-use: cobre caso mais cr√≠tico

10. C√ìDIGOS HEXADECIMAIS EXEMPLO

10.1 Instru√ß√£o Vetorial vadd.8 x3, x1, x2
Formato R-type: | funct7 | rs2 | rs1 | funct3 | rd | opcode |
Valores: funct7=0000000, rs2=00010, rs1=00001, funct3=000, rd=00011, opcode=0100111
C√≥digo bin√°rio: 0000000_00010_00001_000_00011_0100111
Hexadecimal: 0x00208127

10.2 Programa de Teste Simples
# Instru√ß√µes em hex para ROM
00500093  # addi x1, x0, 5
00C00113  # addi x2, x0, 12
00208127  # vadd.8 x3, x1, x2  (nossa instru√ß√£o)
00000013  # nop
00000013  # nop


### PARTE 2 ###

RESUMO DAS DECIS√ïES ARBITR√ÅRIAS E STATUS FINAL

DECIS√ïES ARBITR√ÅRIAS PRINCIPAIS:

1. EXTENS√ÉO VETORIAL PERSONALIZADA
   - Opcode escolhido: 7'b0100111
   - Por que: √â um opcode reservado na especifica√ß√£o RISC-V, permitindo criar uma extens√£o 
     personalizada sem conflitar com instru√ß√µes padr√£o. Diferente do 1010111 usado pela 
     extens√£o vetorial oficial, evitando confus√£o.

2. MODELO DE COMPUTA√á√ÉO SIMPLIFICADO
   - Usa os mesmos 32 registradores inteiros para dados escalares e vetoriais
   - Por que: A extens√£o vetorial oficial exige 32 novos registradores vetoriais e l√≥gica 
     complexa. Nosso modelo mant√©m a simplicidade do banco de registradores existente.

3. FORMATOS VETORIAIS FIXOS
   - Apenas 4 elementos de 8 bits (4x8b) e 2 elementos de 16 bits (2x16b)
   - Por que: A V-extension oficial permite vetores de tamanho configur√°vel via CSRs. 
     Formatos fixos simplificam drasticamente a ALU e o controle.

4. CONJUNTO LIMITADO DE OPERA√á√ïES
   - Apenas add, sub, and, or para cada formato
   - Por que: A V-extension oficial tem dezenas de opera√ß√µes. Este subconjunto m√≠nimo 
     demonstra o conceito de SIMD sem complexidade excessiva.

5. ARQUITETURA DE CONTROLE DE DOIS N√çVEIS
   - control.v ‚Üí alu_op[1:0] ‚Üí alu_control.v ‚Üí alu_ctrl[5:0]
   - alu_ctrl[5:4] = modo vetorial (00=escalar, 01=4x8b, 10=2x16b)
   - Por que: Separa decis√µes de alto n√≠vel (tipo de instru√ß√£o) das decis√µes de baixo 
     n√≠vel (opera√ß√£o exata da ALU). Organizado e extens√≠vel.

6. TRATAMENTO DE HAZARDS SIMPLIFICADO
   - Stall apenas para hazards do tipo load-use
   - Forwarding apenas dos est√°gios MEM e WB (n√£o de EX)
   - Por que: Cobre os casos mais comuns sem a complexidade de detec√ß√£o completa de 
     todos os hazards poss√≠veis.

7. AUS√äNCIA DE RECURSOS AVAN√áADOS
   - Sem m√°scaras (masking), sem satura√ß√£o, sem arredondamento
   - Sem instru√ß√µes de load/store vetoriais
   - Por que: Foco principal √© o pipeline de 5 est√°gios e conceitos de hazard/forwarding, 
     n√£o opera√ß√µes vetoriais completas.

STATUS FINAL DO PROJETO:

‚úÖ COMPONENTES IMPLEMENTADOS E PRONTOS:
1. pc.v - Contador de programa com enable para stall
2. regfile.v - Banco de 32 registradores (leitura combinacional, escrita no clock)
3. alu.v - ALU com suporte a opera√ß√µes escalares + vetoriais (4x8b, 2x16b)
4. control.v - Unidade de controle que reconhece opcode vetorial 0100111
5. imm_gen.v - Gerador de imediatos para todos formatos RISC-V
6. alu_control.v - Decodificador que gera sinais de 6 bits para a ALU
7. hazard_unit.v - Detecta apenas hazards load-use
8. forwarding_unit.v - Encaminha dados de MEM e WB para EX
9. pipeline_ctrl.v - Gera sinais de enable/flush para o pipeline
10. if_id_reg.v - Registrador IF/ID com enable e flush
11. id_ex_reg.v - Registrador ID/EX com flush e transporte de sinal is_vector
12. ex_mem_reg.v - Registrador EX/MEM
13. mem_wb_reg.v - Registrador MEM/WB
14. cpu_top.v - Esqueleto de integra√ß√£o (conex√µes principais)

üîÑ COMPONENTES QUE PRECISAM SER CONECTADOS/COMPLETADOS:
1. WRAPPER PARA ROM DO DIGITAL - Interface para mem√≥ria de instru√ß√µes
2. WRAPPER PARA RAM DO DIGITAL - Interface para mem√≥ria de dados  
3. L√ìGICA DE C√ÅLCULO DE next_pc - Para branches e jumps
4. MULTIPLEXADORES DE FORWARDING - Na entrada da ALU
5. TESTBENCH/VERIFICA√á√ÉO - Programas de teste em .hex

üìã PR√ìXIMOS PASSOS PARA CPU FUNCIONAL:
1. Criar wrappers para as mem√≥rias do Digital
2. Conectar todos os MUXes de sele√ß√£o de dados
3. Implementar l√≥gica de desvio (branch/jump)
4. Carregar programa de teste na ROM
5. Simular e depurar o pipeline completo



### Parte 3 ###
DECIS√ïES ARBITR√ÅRIAS - C√ìDIGOS E TAMANHOS

1. CODIFICA√á√ÉO DA ALU (alu_ctrl[5:0])
   Bits [5:4]: Modo de opera√ß√£o
     00 = Escalar (32-bit)
     01 = 4 elementos de 8-bit
     10 = 2 elementos de 16-bit
     11 = Reservado
   Bits [3:0]: Opera√ß√£o espec√≠fica
     0000 = ADD / vadd
     0001 = SUB / vsub
     0010 = AND / vand
     0011 = OR / vor
     0100 = XOR
     0101 = SLL
     0110 = SRL
     0111 = SRA
     1000 = LUI (passa imediato)
   Por que arbitr√°rio: Sequ√™ncia l√≥gica para facilitar depura√ß√£o.

2. OPCODE VETORIAL PERSONALIZADO
   Opcode escolhido: 7'b0100111
   Por que arbitr√°rio: √â um opcode reservado no RISC-V, n√£o conflita com o 
   padr√£o (1010111), permite liberdade de design.

3. FORMATO DA INSTRU√á√ÉO VETORIAL
   Usa formato R-type (igual add, sub)
   funct3 define opera√ß√£o (000=vadd.8, 001=vadd.16, etc.)
   Por que arbitr√°rio: Reutiliza decodifica√ß√£o existente, poderia ser outro formato.

4. TAMANHOS DE MEM√ìRIA
   ROM e RAM: Address bits = 10 (1KB, 256 palavras)
   Endere√ßamento: addr[9:2] para converter byte‚Üíword
   Por que arbitr√°rio: Balance entre simplicidade e espa√ßo para testes.

5. CONTROLE DE DOIS N√çVEIS
   control.v ‚Üí alu_op[1:0] ‚Üí alu_control.v ‚Üí alu_ctrl[5:0]
   Por que arbitr√°rio: Separa decis√µes de alto e baixo n√≠vel, mas n√£o √© obrigat√≥rio.

6. HAZARD HANDLING
   Stall apenas para Load-Use hazard
   Forwarding apenas de MEM e WB (n√£o de EX)
   Prioridade: MEM > WB
   Por que arbitr√°rio: Cobre casos mais comuns, simplifica implementa√ß√£o.

7. OPERA√á√ïES VETORIAIS IMPLEMENTADAS
   Apenas: add, sub, and, or
   N√£o: mul, shifts, compara√ß√µes, satura√ß√£o, m√°scaras
   Por que arbitr√°rio: Foco no conceito SIMD b√°sico, n√£o complexidade.

8. FORMATOS VETORIAIS
   Apenas: 4x8-bit e 2x16-bit
   N√£o: 8x4-bit, 1x32-bit, tamanhos vari√°veis
   Por que arbitr√°rio: Casos comuns sem necessidade de CSRs de configura√ß√£o.

9. PIPELINE CONTROL SEPARADO
   pipeline_ctrl.v separado de control.v
   Por que arbitr√°rio: Separa responsabilidades (decodifica√ß√£o vs gerenciamento).

10. RESET ASS√çNCRONO
    always @(posedge clk or posedge reset)
    Por que arbitr√°rio: Facilita depura√ß√£o, comum em FPGAs educacionais.

11. BRANCH PREDICTION
    Sempre "not taken", flush se branch taken
    Por que arbitr√°rio: Simplicidade m√°xima, penalidade de 1 ciclo aceit√°vel.

RESUMO DAS ESCOLHAS DID√ÅTICAS:
1. Foco no pipeline ‚Üí Instru√ß√µes vetoriais simplificadas
2. Foco em hazards ‚Üí Forwarding/stall b√°sico mas funcional
3. Foco em conceitos ‚Üí N√£o em performance ou completude
4. Foco em depura√ß√£o ‚Üí Sinais expl√≠citos, reset ass√≠ncrono
5. Compatibilidade educacional ‚Üí N√£o padr√£o, mas demonstra extensibilidade









OBSERVA√á√ÉO EX/MEM -> RAM:
Do ex_mem_reg:   alu_result_out[31:0]
Para RAM:        A[9:2]  ‚Üê IMPORTANTE: s√≥ bits 9:2!

POR QU√ä? 
- alu_result_out √© endere√ßo de BYTE (0, 4, 8...)
- RAM espera endere√ßo de PALAVRA (0, 1, 2...)
- Dividir por 4 = pegar bits [9:2]



Referencias adicionais:
https://five-embeddev.com/riscv-v-spec/v1.0/v-spec.html