----------------
; Command Info ;
----------------
Report Timing: Found 5 hold paths (1 violated).  Worst case slack is -0.363 

Tcl Command:
    report_timing -append -hold -file top.failing_paths.rpt -panel_name {$clock_name $analysis_display_name $operating_conditions_display_name} -to_clock [get_clocks {config_clk}] -npaths 5 -detail full_path

Options:
    -to_clock [get_clocks {config_clk}] 
    -hold 
    -npaths 5 
    -detail full_path 
    -panel_name {$clock_name $analysis_display_name $operating_conditions_display_name} 
    -file {top.failing_paths.rpt} 
    -append 

Snapshot:
    final

Delay Model:
    Slow vid2 100C Model

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Summary of Paths                                                                                                                                                                                                                                                                                                                                                                          ;
+--------+----------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                ; To Node                                                                                                                             ; Launch Clock                                                             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+
; -0.363 ; board_inst|kernel_clk_gen|kernel_clk_gen|kernel_pll|tennm_pll~pll_e_reg__nff                             ; board_inst|kernel_clk_gen|kernel_clk_gen|pll_lock_avs|locked                                                                        ; board_inst|kernel_clk_gen|kernel_clk_gen|kernel_pll_n_cnt_clk (INVERTED) ; config_clk  ; 0.000        ; 3.528      ; 3.646      ;
; 0.063  ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|wr_addr_inst|addr_lo_wrap_n            ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|GEN_RAM.GEN_MLAB.altdpram_component|auto_generated|lutrama37~reg0 ; config_clk                                                               ; config_clk  ; 0.000        ; 0.044      ; 0.302      ;
; 0.063  ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|wr_addr_inst|addr_lo_wrap_n            ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|GEN_RAM.GEN_MLAB.altdpram_component|auto_generated|lutrama0~reg0  ; config_clk                                                               ; config_clk  ; 0.000        ; 0.044      ; 0.302      ;
; 0.082  ; board_inst|kernel_clk_gen|kernel_clk_gen|kernel_pll|tennm_pll~pll_ctrl_reg                               ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|pll_reconfig_mgmt_avalon_slave_translator|read_latency_shift_reg[0]      ; config_clk                                                               ; config_clk  ; 0.000        ; 3.515      ; 3.751      ;
; 0.085  ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|agent_pipeline_003|gen_inst[0].core|data1[21] ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|mux_pipeline_006|gen_inst[0].core|data1[21]                              ; config_clk                                                               ; config_clk  ; 0.000        ; 0.039      ; 0.317      ;
+--------+----------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+

Path #1: Hold slack is -0.363 (VIOLATED)
===============================================================================
+----------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                   ;
+---------------------------------+------------------------------------------------------------------------------+
; Property                        ; Value                                                                        ;
+---------------------------------+------------------------------------------------------------------------------+
; From Node                       ; board_inst|kernel_clk_gen|kernel_clk_gen|kernel_pll|tennm_pll~pll_e_reg__nff ;
; To Node                         ; board_inst|kernel_clk_gen|kernel_clk_gen|pll_lock_avs|locked                 ;
; Launch Clock                    ; board_inst|kernel_clk_gen|kernel_clk_gen|kernel_pll_n_cnt_clk (INVERTED)     ;
; Latch Clock                     ; config_clk                                                                   ;
; Data Arrival Time               ; 45.287                                                                       ;
; Data Required Time              ; 45.650                                                                       ;
; Slack                           ; -0.363 (VIOLATED)                                                            ;
; Worst-Case Operating Conditions ; Slow vid2 100C Model                                                         ;
+---------------------------------+------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 3.528 ;       ;             ;            ;       ;       ;
; Data Delay             ; 3.646 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    Cell                ;       ; 6     ; 1.517       ; 92         ; 0.000 ; 0.989 ;
;    uTco                ;       ; 1     ; 0.124       ; 8          ; 0.124 ; 0.124 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 2.420       ; 66         ; 2.420 ; 2.420 ;
;    Cell                ;       ; 2     ; 0.820       ; 22         ; 0.000 ; 0.820 ;
;    uTco                ;       ; 1     ; 0.406       ; 11         ; 0.406 ; 0.406 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 2     ; 3.421       ; 66         ; 0.000 ; 3.421 ;
;    Cell                ;       ; 3     ; 1.778       ; 34         ; 0.000 ; 1.628 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                                    ;
+----------+---------+----+------+--------+---------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location            ; Element Type     ; Element                                                                                                                                                           ;
+----------+---------+----+------+--------+---------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 40.000   ; 40.000  ;    ;      ;        ;                     ;                  ; launch edge time                                                                                                                                                  ;
; 41.641   ; 1.641   ;    ;      ;        ;                     ;                  ; clock path                                                                                                                                                        ;
;   40.000 ;   0.000 ;    ;      ;        ;                     ;                  ; source latency                                                                                                                                                    ;
;   40.000 ;   0.000 ;    ;      ; 1      ; PIN_DC22            ; I/O pad          ; config_clk                                                                                                                                                        ;
;   40.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input|i                                                                                                                                                ;
;   40.150 ;   0.150 ; RR ; CELL ; 2      ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input|o                                                                                                                                                ;
;   41.139 ;   0.989 ; RR ; CELL ; 1      ; IOPLL_X173_Y0_N303  ; IOPLL            ; board_inst|kernel_clk_gen|kernel_clk_gen|kernel_pll|tennm_pll|refclk[2]                                                                                           ;
;   41.343 ;   0.204 ; RR ; CELL ; 2      ; IOPLL_X173_Y0_N303  ; IOPLL            ; board_inst|kernel_clk_gen|kernel_clk_gen|kernel_pll|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0] ;
;   41.517 ;   0.174 ; RR ; CELL ; 1      ; IOPLL_X173_Y0_N303  ; IOPLL            ; board_inst|kernel_clk_gen|kernel_clk_gen|kernel_pll|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk ;
;   41.517 ;   0.000 ; RR ; CELL ; 1      ; IOPLL_X173_Y0_N303  ; IOPLL            ; board_inst|kernel_clk_gen|kernel_clk_gen|kernel_pll|tennm_pll~ncntr_reg                                                                                           ;
;   41.641 ;   0.124 ; FF ; uTco ; 3      ; IOPLL_X173_Y0_N303  ; IOPLL            ; board_inst|kernel_clk_gen|kernel_clk_gen|kernel_pll|tennm_pll~pllnout                                                                                             ;
;   41.641 ;   0.000 ; FR ; CELL ; 2      ; IOPLL_X173_Y0_N303  ; IOPLL            ; board_inst|kernel_clk_gen|kernel_clk_gen|kernel_pll|tennm_pll~pll_e_reg__nff                                                                                      ;
; 45.287   ; 3.646   ;    ;      ;        ;                     ;                  ; data path                                                                                                                                                         ;
;   42.047 ;   0.406 ; RR ; uTco ; 1      ; IOPLL_X173_Y0_N303  ; IOPLL            ; board_inst|kernel_clk_gen|kernel_clk_gen|kernel_pll|tennm_pll|lock                                                                                                ;
;   42.867 ;   0.820 ; RR ; CELL ; 1      ; IOPLL_X173_Y0_N303  ; IOPLL            ; board_inst|kernel_clk_gen|kernel_clk_gen|kernel_pll|tennm_pll~fmio96fs_wr/s1235_0_25__vio_lab_core_periphery__p2c[5]                                              ;
;   45.287 ;   2.420 ; RR ; IC   ; 1      ; FF_X25_Y10_N25      ; ALM Register     ; board_inst|kernel_clk_gen|kernel_clk_gen|pll_lock_avs|locked|d                                                                                                    ;
;   45.287 ;   0.000 ; RR ; CELL ; 1      ; FF_X25_Y10_N25      ; ALM Register     ; board_inst|kernel_clk_gen|kernel_clk_gen|pll_lock_avs|locked                                                                                                      ;
+----------+---------+----+------+--------+---------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                     ;
+----------+----------+----+------+--------+---------------------+------------------+--------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location            ; Element Type     ; Element                                                            ;
+----------+----------+----+------+--------+---------------------+------------------+--------------------------------------------------------------------+
; 40.000   ; 40.000   ;    ;      ;        ;                     ;                  ; latch edge time                                                    ;
; 45.169   ; 5.169    ;    ;      ;        ;                     ;                  ; clock path                                                         ;
;   40.000 ;   0.000  ;    ;      ;        ;                     ;                  ; source latency                                                     ;
;   40.000 ;   0.000  ;    ;      ; 1      ; PIN_DC22            ; I/O pad          ; config_clk                                                         ;
;   40.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input|i                                                 ;
;   40.150 ;   0.150  ; RR ; CELL ; 2      ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input|o                                                 ;
;   41.778 ;   1.628  ; RR ; CELL ; 1669   ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input~fmio96fs_wr/m27_0_29__io12buf2_to_iopll__ioclkin2 ;
;   45.199 ;   3.421  ; RR ; IC   ; 1      ; FF_X25_Y10_N25      ; ALM Register     ; board_inst|kernel_clk_gen|kernel_clk_gen|pll_lock_avs|locked|clk   ;
;   45.199 ;   0.000  ; RR ; CELL ; 1      ; FF_X25_Y10_N25      ; ALM Register     ; board_inst|kernel_clk_gen|kernel_clk_gen|pll_lock_avs|locked       ;
;   45.169 ;   -0.030 ;    ;      ;        ;                     ;                  ; advanced clock effects                                             ;
; 45.519   ; 0.350    ;    ;      ;        ;                     ;                  ; clock uncertainty                                                  ;
; 45.650   ; 0.131    ;    ; uTh  ; 1      ; FF_X25_Y10_N25      ; ALM Register     ; board_inst|kernel_clk_gen|kernel_clk_gen|pll_lock_avs|locked       ;
+----------+----------+----+------+--------+---------------------+------------------+--------------------------------------------------------------------+


Path #2: Hold slack is 0.063 
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                          ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                               ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|wr_addr_inst|addr_lo_wrap_n                                       ;
; To Node                         ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|GEN_RAM.GEN_MLAB.altdpram_component|auto_generated|lutrama37~reg0 ;
; Launch Clock                    ; config_clk                                                                                                                          ;
; Latch Clock                     ; config_clk                                                                                                                          ;
; Data Arrival Time               ; 4.985                                                                                                                               ;
; Data Required Time              ; 4.922                                                                                                                               ;
; Slack                           ; 0.063                                                                                                                               ;
; Worst-Case Operating Conditions ; Slow vid2 100C Model                                                                                                                ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.044 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.302 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 2     ; 3.096       ; 66         ; 0.000 ; 3.096 ;
;    Cell                ;       ; 3     ; 1.587       ; 34         ; 0.000 ; 1.437 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.100       ; 33         ; 0.100 ; 0.100 ;
;    Cell                ;       ; 1     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    uTco                ;       ; 1     ; 0.202       ; 67         ; 0.202 ; 0.202 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 2     ; 3.412       ; 66         ; 0.000 ; 3.412 ;
;    Cell                ;       ; 3     ; 1.778       ; 34         ; 0.000 ; 1.628 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                             ;
+---------+---------+----+------+--------+---------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location            ; Element Type     ; Element                                                                                                                                     ;
+---------+---------+----+------+--------+---------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                     ;                  ; launch edge time                                                                                                                            ;
; 4.683   ; 4.683   ;    ;      ;        ;                     ;                  ; clock path                                                                                                                                  ;
;   0.000 ;   0.000 ;    ;      ;        ;                     ;                  ; source latency                                                                                                                              ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_DC22            ; I/O pad          ; config_clk                                                                                                                                  ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input|i                                                                                                                          ;
;   0.150 ;   0.150 ; RR ; CELL ; 2      ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input|o                                                                                                                          ;
;   1.587 ;   1.437 ; RR ; CELL ; 1669   ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input~fmio96fs_wr/m27_0_29__io12buf2_to_iopll__ioclkin2                                                                          ;
;   4.683 ;   3.096 ; RR ; IC   ; 1      ; FF_X26_Y13_N1       ; ALM Register     ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|wr_addr_inst|addr_lo_wrap_n|clk                                           ;
;   4.683 ;   0.000 ; RR ; CELL ; 1      ; FF_X26_Y13_N1       ; ALM Register     ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|wr_addr_inst|addr_lo_wrap_n                                               ;
; 4.985   ; 0.302   ;    ;      ;        ;                     ;                  ; data path                                                                                                                                   ;
;   4.885 ;   0.202 ; FF ; uTco ; 5      ; FF_X26_Y13_N1       ; ALM Register     ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|wr_addr_inst|addr_lo_wrap_n|q                                             ;
;   4.985 ;   0.100 ; FF ; IC   ; 1      ; MLABCELL_X26_Y14_N6 ; MLAB cell        ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|GEN_RAM.GEN_MLAB.altdpram_component|auto_generated|lutrama37|portaaddr[0] ;
;   4.985 ;   0.000 ; FF ; CELL ; 0      ; MLABCELL_X26_Y14_N6 ; MLAB cell        ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|GEN_RAM.GEN_MLAB.altdpram_component|auto_generated|lutrama37~reg0         ;
+---------+---------+----+------+--------+---------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                     ;
+---------+----------+----+------+--------+---------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location            ; Element Type     ; Element                                                                                                                             ;
+---------+----------+----+------+--------+---------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                     ;                  ; latch edge time                                                                                                                     ;
; 4.727   ; 4.727    ;    ;      ;        ;                     ;                  ; clock path                                                                                                                          ;
;   0.000 ;   0.000  ;    ;      ;        ;                     ;                  ; source latency                                                                                                                      ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_DC22            ; I/O pad          ; config_clk                                                                                                                          ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input|i                                                                                                                  ;
;   0.150 ;   0.150  ; RR ; CELL ; 2      ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input|o                                                                                                                  ;
;   1.778 ;   1.628  ; RR ; CELL ; 1669   ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input~fmio96fs_wr/m27_0_29__io12buf2_to_iopll__ioclkin2                                                                  ;
;   5.190 ;   3.412  ; RR ; IC   ; 1      ; MLABCELL_X26_Y14_N6 ; MLAB cell        ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|GEN_RAM.GEN_MLAB.altdpram_component|auto_generated|lutrama37|clk0 ;
;   5.190 ;   0.000  ; RR ; CELL ; 0      ; MLABCELL_X26_Y14_N6 ; MLAB cell        ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|GEN_RAM.GEN_MLAB.altdpram_component|auto_generated|lutrama37~reg0 ;
;   4.736 ;   -0.454 ;    ;      ;        ;                     ;                  ; clock pessimism removed                                                                                                             ;
;   4.727 ;   -0.009 ;    ;      ;        ;                     ;                  ; advanced clock effects                                                                                                              ;
; 4.727   ; 0.000    ;    ;      ;        ;                     ;                  ; clock uncertainty                                                                                                                   ;
; 4.922   ; 0.195    ;    ; uTh  ; 0      ; MLABCELL_X26_Y14_N6 ; MLAB cell        ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|GEN_RAM.GEN_MLAB.altdpram_component|auto_generated|lutrama37~reg0 ;
+---------+----------+----+------+--------+---------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------+


Path #3: Hold slack is 0.063 
===============================================================================
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                         ;
+---------------------------------+------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                              ;
+---------------------------------+------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|wr_addr_inst|addr_lo_wrap_n                                      ;
; To Node                         ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|GEN_RAM.GEN_MLAB.altdpram_component|auto_generated|lutrama0~reg0 ;
; Launch Clock                    ; config_clk                                                                                                                         ;
; Latch Clock                     ; config_clk                                                                                                                         ;
; Data Arrival Time               ; 4.985                                                                                                                              ;
; Data Required Time              ; 4.922                                                                                                                              ;
; Slack                           ; 0.063                                                                                                                              ;
; Worst-Case Operating Conditions ; Slow vid2 100C Model                                                                                                               ;
+---------------------------------+------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.044 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.302 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 2     ; 3.096       ; 66         ; 0.000 ; 3.096 ;
;    Cell                ;       ; 3     ; 1.587       ; 34         ; 0.000 ; 1.437 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.100       ; 33         ; 0.100 ; 0.100 ;
;    Cell                ;       ; 1     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    uTco                ;       ; 1     ; 0.202       ; 67         ; 0.202 ; 0.202 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 2     ; 3.412       ; 66         ; 0.000 ; 3.412 ;
;    Cell                ;       ; 3     ; 1.778       ; 34         ; 0.000 ; 1.628 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                            ;
+---------+---------+----+------+--------+---------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location            ; Element Type     ; Element                                                                                                                                    ;
+---------+---------+----+------+--------+---------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                     ;                  ; launch edge time                                                                                                                           ;
; 4.683   ; 4.683   ;    ;      ;        ;                     ;                  ; clock path                                                                                                                                 ;
;   0.000 ;   0.000 ;    ;      ;        ;                     ;                  ; source latency                                                                                                                             ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_DC22            ; I/O pad          ; config_clk                                                                                                                                 ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input|i                                                                                                                         ;
;   0.150 ;   0.150 ; RR ; CELL ; 2      ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input|o                                                                                                                         ;
;   1.587 ;   1.437 ; RR ; CELL ; 1669   ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input~fmio96fs_wr/m27_0_29__io12buf2_to_iopll__ioclkin2                                                                         ;
;   4.683 ;   3.096 ; RR ; IC   ; 1      ; FF_X26_Y13_N1       ; ALM Register     ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|wr_addr_inst|addr_lo_wrap_n|clk                                          ;
;   4.683 ;   0.000 ; RR ; CELL ; 1      ; FF_X26_Y13_N1       ; ALM Register     ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|wr_addr_inst|addr_lo_wrap_n                                              ;
; 4.985   ; 0.302   ;    ;      ;        ;                     ;                  ; data path                                                                                                                                  ;
;   4.885 ;   0.202 ; FF ; uTco ; 5      ; FF_X26_Y13_N1       ; ALM Register     ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|wr_addr_inst|addr_lo_wrap_n|q                                            ;
;   4.985 ;   0.100 ; FF ; IC   ; 1      ; MLABCELL_X26_Y14_N0 ; MLAB cell        ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|GEN_RAM.GEN_MLAB.altdpram_component|auto_generated|lutrama0|portaaddr[0] ;
;   4.985 ;   0.000 ; FF ; CELL ; 0      ; MLABCELL_X26_Y14_N0 ; MLAB cell        ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|GEN_RAM.GEN_MLAB.altdpram_component|auto_generated|lutrama0~reg0         ;
+---------+---------+----+------+--------+---------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                    ;
+---------+----------+----+------+--------+---------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location            ; Element Type     ; Element                                                                                                                            ;
+---------+----------+----+------+--------+---------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                     ;                  ; latch edge time                                                                                                                    ;
; 4.727   ; 4.727    ;    ;      ;        ;                     ;                  ; clock path                                                                                                                         ;
;   0.000 ;   0.000  ;    ;      ;        ;                     ;                  ; source latency                                                                                                                     ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_DC22            ; I/O pad          ; config_clk                                                                                                                         ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input|i                                                                                                                 ;
;   0.150 ;   0.150  ; RR ; CELL ; 2      ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input|o                                                                                                                 ;
;   1.778 ;   1.628  ; RR ; CELL ; 1669   ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input~fmio96fs_wr/m27_0_29__io12buf2_to_iopll__ioclkin2                                                                 ;
;   5.190 ;   3.412  ; RR ; IC   ; 1      ; MLABCELL_X26_Y14_N0 ; MLAB cell        ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|GEN_RAM.GEN_MLAB.altdpram_component|auto_generated|lutrama0|clk0 ;
;   5.190 ;   0.000  ; RR ; CELL ; 0      ; MLABCELL_X26_Y14_N0 ; MLAB cell        ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|GEN_RAM.GEN_MLAB.altdpram_component|auto_generated|lutrama0~reg0 ;
;   4.736 ;   -0.454 ;    ;      ;        ;                     ;                  ; clock pessimism removed                                                                                                            ;
;   4.727 ;   -0.009 ;    ;      ;        ;                     ;                  ; advanced clock effects                                                                                                             ;
; 4.727   ; 0.000    ;    ;      ;        ;                     ;                  ; clock uncertainty                                                                                                                  ;
; 4.922   ; 0.195    ;    ; uTh  ; 0      ; MLABCELL_X26_Y14_N0 ; MLAB cell        ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|GEN_RAM.GEN_MLAB.altdpram_component|auto_generated|lutrama0~reg0 ;
+---------+----------+----+------+--------+---------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------+


Path #4: Hold slack is 0.082 
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                     ;
+---------------------------------+--------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                          ;
+---------------------------------+--------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; board_inst|kernel_clk_gen|kernel_clk_gen|kernel_pll|tennm_pll~pll_ctrl_reg                                                     ;
; To Node                         ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|pll_reconfig_mgmt_avalon_slave_translator|read_latency_shift_reg[0] ;
; Launch Clock                    ; config_clk                                                                                                                     ;
; Latch Clock                     ; config_clk                                                                                                                     ;
; Data Arrival Time               ; 5.396                                                                                                                          ;
; Data Required Time              ; 5.314                                                                                                                          ;
; Slack                           ; 0.082                                                                                                                          ;
; Worst-Case Operating Conditions ; Slow vid2 100C Model                                                                                                           ;
+---------------------------------+--------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 3.515 ;       ;             ;            ;       ;       ;
; Data Delay             ; 3.751 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 1     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    Cell                ;       ; 5     ; 1.645       ; 100        ; 0.000 ; 0.989 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 2.764       ; 74         ; 2.764 ; 2.764 ;
;    Cell                ;       ; 4     ; 0.593       ; 16         ; 0.000 ; 0.566 ;
;    uTco                ;       ; 1     ; 0.394       ; 11         ; 0.394 ; 0.394 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 2     ; 3.425       ; 66         ; 0.000 ; 3.425 ;
;    Cell                ;       ; 3     ; 1.778       ; 34         ; 0.000 ; 1.628 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                                      ;
+---------+---------+----+------+--------+----------------------+--------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                                                                                           ;
+---------+---------+----+------+--------+----------------------+--------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; launch edge time                                                                                                                                                  ;
; 1.645   ; 1.645   ;    ;      ;        ;                      ;                    ; clock path                                                                                                                                                        ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                                                                                                                    ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_DC22             ; I/O pad            ; config_clk                                                                                                                                                        ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X172_Y0_N376  ; I/O input buffer   ; config_clk~input|i                                                                                                                                                ;
;   0.150 ;   0.150 ; RR ; CELL ; 2      ; IOIBUF_X172_Y0_N376  ; I/O input buffer   ; config_clk~input|o                                                                                                                                                ;
;   1.139 ;   0.989 ; RR ; CELL ; 1      ; IOPLL_X173_Y0_N303   ; IOPLL              ; board_inst|kernel_clk_gen|kernel_clk_gen|kernel_pll|tennm_pll|refclk[2]                                                                                           ;
;   1.343 ;   0.204 ; RR ; CELL ; 2      ; IOPLL_X173_Y0_N303   ; IOPLL              ; board_inst|kernel_clk_gen|kernel_clk_gen|kernel_pll|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0] ;
;   1.645 ;   0.302 ; RR ; CELL ; 1      ; IOPLL_X173_Y0_N303   ; IOPLL              ; board_inst|kernel_clk_gen|kernel_clk_gen|kernel_pll|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xfpll_ctrl/pllrefclk                      ;
;   1.645 ;   0.000 ; RR ; CELL ; 1      ; IOPLL_X173_Y0_N303   ; IOPLL              ; board_inst|kernel_clk_gen|kernel_clk_gen|kernel_pll|tennm_pll~pll_ctrl_reg                                                                                        ;
; 5.396   ; 3.751   ;    ;      ;        ;                      ;                    ; data path                                                                                                                                                         ;
;   2.039 ;   0.394 ; RR ; uTco ; 1      ; IOPLL_X173_Y0_N303   ; IOPLL              ; board_inst|kernel_clk_gen|kernel_clk_gen|kernel_pll|tennm_pll|phase_done                                                                                          ;
;   2.605 ;   0.566 ; RR ; CELL ; 3      ; IOPLL_X173_Y0_N303   ; IOPLL              ; board_inst|kernel_clk_gen|kernel_clk_gen|kernel_pll|tennm_pll~fmio96fs_wr/s235_0_24__vio_mlab_core_periphery__p2c[11]                                             ;
;   5.369 ;   2.764 ; RR ; IC   ; 1      ; MLABCELL_X24_Y10_N39 ; Combinational cell ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|pll_reconfig_mgmt_avalon_slave_translator|i146~0|dataf                                                 ;
;   5.382 ;   0.013 ; RF ; CELL ; 1      ; MLABCELL_X24_Y10_N39 ; Combinational cell ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|pll_reconfig_mgmt_avalon_slave_translator|i146~0|combout                                               ;
;   5.396 ;   0.014 ; FR ; CELL ; 1      ; FF_X24_Y10_N41       ; ALM Register       ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|pll_reconfig_mgmt_avalon_slave_translator|read_latency_shift_reg[0]|d                                  ;
;   5.396 ;   0.000 ; RR ; CELL ; 1      ; FF_X24_Y10_N41       ; ALM Register       ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|pll_reconfig_mgmt_avalon_slave_translator|read_latency_shift_reg[0]                                    ;
+---------+---------+----+------+--------+----------------------+--------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                    ;
+---------+----------+----+------+--------+---------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location            ; Element Type     ; Element                                                                                                                            ;
+---------+----------+----+------+--------+---------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                     ;                  ; latch edge time                                                                                                                    ;
; 5.160   ; 5.160    ;    ;      ;        ;                     ;                  ; clock path                                                                                                                         ;
;   0.000 ;   0.000  ;    ;      ;        ;                     ;                  ; source latency                                                                                                                     ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_DC22            ; I/O pad          ; config_clk                                                                                                                         ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input|i                                                                                                                 ;
;   0.150 ;   0.150  ; RR ; CELL ; 2      ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input|o                                                                                                                 ;
;   1.778 ;   1.628  ; RR ; CELL ; 1669   ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input~fmio96fs_wr/m27_0_29__io12buf2_to_iopll__ioclkin2                                                                 ;
;   5.203 ;   3.425  ; RR ; IC   ; 1      ; FF_X24_Y10_N41      ; ALM Register     ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|pll_reconfig_mgmt_avalon_slave_translator|read_latency_shift_reg[0]|clk ;
;   5.203 ;   0.000  ; RR ; CELL ; 1      ; FF_X24_Y10_N41      ; ALM Register     ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|pll_reconfig_mgmt_avalon_slave_translator|read_latency_shift_reg[0]     ;
;   5.160 ;   -0.043 ;    ;      ;        ;                     ;                  ; advanced clock effects                                                                                                             ;
; 5.160   ; 0.000    ;    ;      ;        ;                     ;                  ; clock uncertainty                                                                                                                  ;
; 5.314   ; 0.154    ;    ; uTh  ; 1      ; FF_X24_Y10_N41      ; ALM Register     ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|pll_reconfig_mgmt_avalon_slave_translator|read_latency_shift_reg[0]     ;
+---------+----------+----+------+--------+---------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------+


Path #5: Hold slack is 0.085 
===============================================================================
+--------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                               ;
+---------------------------------+----------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                    ;
+---------------------------------+----------------------------------------------------------------------------------------------------------+
; From Node                       ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|agent_pipeline_003|gen_inst[0].core|data1[21] ;
; To Node                         ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|mux_pipeline_006|gen_inst[0].core|data1[21]   ;
; Launch Clock                    ; config_clk                                                                                               ;
; Latch Clock                     ; config_clk                                                                                               ;
; Data Arrival Time               ; 4.991                                                                                                    ;
; Data Required Time              ; 4.906                                                                                                    ;
; Slack                           ; 0.085                                                                                                    ;
; Worst-Case Operating Conditions ; Slow vid2 100C Model                                                                                     ;
+---------------------------------+----------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.039 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.317 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 2     ; 3.087       ; 66         ; 0.000 ; 3.087 ;
;    Cell                ;       ; 3     ; 1.587       ; 34         ; 0.000 ; 1.437 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.101       ; 32         ; 0.101 ; 0.101 ;
;    Cell                ;       ; 1     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    uTco                ;       ; 1     ; 0.216       ; 68         ; 0.216 ; 0.216 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 2     ; 3.398       ; 66         ; 0.000 ; 3.398 ;
;    Cell                ;       ; 3     ; 1.778       ; 34         ; 0.000 ; 1.628 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                     ;
+---------+---------+----+------+--------+--------------------------------------------+------------------+--------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location                                   ; Element Type     ; Element                                                                                                      ;
+---------+---------+----+------+--------+--------------------------------------------+------------------+--------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                                            ;                  ; launch edge time                                                                                             ;
; 4.674   ; 4.674   ;    ;      ;        ;                                            ;                  ; clock path                                                                                                   ;
;   0.000 ;   0.000 ;    ;      ;        ;                                            ;                  ; source latency                                                                                               ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_DC22                                   ; I/O pad          ; config_clk                                                                                                   ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X172_Y0_N376                        ; I/O input buffer ; config_clk~input|i                                                                                           ;
;   0.150 ;   0.150 ; RR ; CELL ; 2      ; IOIBUF_X172_Y0_N376                        ; I/O input buffer ; config_clk~input|o                                                                                           ;
;   1.587 ;   1.437 ; RR ; CELL ; 1669   ; IOIBUF_X172_Y0_N376                        ; I/O input buffer ; config_clk~input~fmio96fs_wr/m27_0_29__io12buf2_to_iopll__ioclkin2                                           ;
;   4.674 ;   3.087 ; RR ; IC   ; 1      ; FF_X26_Y15_N17                             ; ALM Register     ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|agent_pipeline_003|gen_inst[0].core|data1[21]|clk ;
;   4.674 ;   0.000 ; RR ; CELL ; 1      ; FF_X26_Y15_N17                             ; ALM Register     ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|agent_pipeline_003|gen_inst[0].core|data1[21]     ;
; 4.991   ; 0.317   ;    ;      ;        ;                                            ;                  ; data path                                                                                                    ;
;   4.890 ;   0.216 ; FF ; uTco ; 1      ; FF_X26_Y15_N17                             ; ALM Register     ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|agent_pipeline_003|gen_inst[0].core|data1[21]|q   ;
;   4.991 ;   0.101 ; FR ; IC   ; 1      ; BLOCK_INPUT_MUX_PASSTHROUGH_X26_Y17_N0_I22 ; Hyper-Register   ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|mux_pipeline_006|gen_inst[0].core|data1[21]|d     ;
;   4.991 ;   0.000 ; RR ; CELL ; 1      ; BLOCK_INPUT_MUX_PASSTHROUGH_X26_Y17_N0_I22 ; Hyper-Register   ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|mux_pipeline_006|gen_inst[0].core|data1[21]       ;
+---------+---------+----+------+--------+--------------------------------------------+------------------+--------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                   ;
+---------+----------+----+------+--------+--------------------------------------------+------------------+------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location                                   ; Element Type     ; Element                                                                                                    ;
+---------+----------+----+------+--------+--------------------------------------------+------------------+------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                                            ;                  ; latch edge time                                                                                            ;
; 4.713   ; 4.713    ;    ;      ;        ;                                            ;                  ; clock path                                                                                                 ;
;   0.000 ;   0.000  ;    ;      ;        ;                                            ;                  ; source latency                                                                                             ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_DC22                                   ; I/O pad          ; config_clk                                                                                                 ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X172_Y0_N376                        ; I/O input buffer ; config_clk~input|i                                                                                         ;
;   0.150 ;   0.150  ; RR ; CELL ; 2      ; IOIBUF_X172_Y0_N376                        ; I/O input buffer ; config_clk~input|o                                                                                         ;
;   1.778 ;   1.628  ; RR ; CELL ; 1669   ; IOIBUF_X172_Y0_N376                        ; I/O input buffer ; config_clk~input~fmio96fs_wr/m27_0_29__io12buf2_to_iopll__ioclkin2                                         ;
;   5.176 ;   3.398  ; RR ; IC   ; 1      ; BLOCK_INPUT_MUX_PASSTHROUGH_X26_Y17_N0_I22 ; Hyper-Register   ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|mux_pipeline_006|gen_inst[0].core|data1[21]|clk ;
;   5.176 ;   0.000  ; RR ; CELL ; 1      ; BLOCK_INPUT_MUX_PASSTHROUGH_X26_Y17_N0_I22 ; Hyper-Register   ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|mux_pipeline_006|gen_inst[0].core|data1[21]     ;
;   4.722 ;   -0.454 ;    ;      ;        ;                                            ;                  ; clock pessimism removed                                                                                    ;
;   4.713 ;   -0.009 ;    ;      ;        ;                                            ;                  ; advanced clock effects                                                                                     ;
; 4.713   ; 0.000    ;    ;      ;        ;                                            ;                  ; clock uncertainty                                                                                          ;
; 4.906   ; 0.193    ;    ; uTh  ; 1      ; BLOCK_INPUT_MUX_PASSTHROUGH_X26_Y17_N0_I22 ; Hyper-Register   ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|mux_pipeline_006|gen_inst[0].core|data1[21]     ;
+---------+----------+----+------+--------+--------------------------------------------+------------------+------------------------------------------------------------------------------------------------------------+


----------------
; Command Info ;
----------------
Report Timing: Found 5 hold paths (1 violated).  Worst case slack is -0.329 

Tcl Command:
    report_timing -append -hold -file top.failing_paths.rpt -panel_name {$clock_name $analysis_display_name $operating_conditions_display_name} -to_clock [get_clocks {config_clk}] -npaths 5 -detail full_path

Options:
    -to_clock [get_clocks {config_clk}] 
    -hold 
    -npaths 5 
    -detail full_path 
    -panel_name {$clock_name $analysis_display_name $operating_conditions_display_name} 
    -file {top.failing_paths.rpt} 
    -append 

Snapshot:
    final

Delay Model:
    Slow vid2a 100C Model

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Summary of Paths                                                                                                                                                                                                                                                                                                                                                                          ;
+--------+----------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                ; To Node                                                                                                                             ; Launch Clock                                                             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+
; -0.329 ; board_inst|kernel_clk_gen|kernel_clk_gen|kernel_pll|tennm_pll~pll_e_reg__nff                             ; board_inst|kernel_clk_gen|kernel_clk_gen|pll_lock_avs|locked                                                                        ; board_inst|kernel_clk_gen|kernel_clk_gen|kernel_pll_n_cnt_clk (INVERTED) ; config_clk  ; 0.000        ; 3.501      ; 3.653      ;
; 0.062  ; board_inst|kernel_clk_gen|kernel_clk_gen|kernel_pll|tennm_pll~pll_ctrl_reg                               ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|pll_reconfig_mgmt_avalon_slave_translator|read_latency_shift_reg[0]      ; config_clk                                                               ; config_clk  ; 0.000        ; 3.499      ; 3.715      ;
; 0.063  ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|wr_addr_inst|addr_lo_wrap_n            ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|GEN_RAM.GEN_MLAB.altdpram_component|auto_generated|lutrama37~reg0 ; config_clk                                                               ; config_clk  ; 0.000        ; 0.044      ; 0.302      ;
; 0.063  ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|wr_addr_inst|addr_lo_wrap_n            ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|GEN_RAM.GEN_MLAB.altdpram_component|auto_generated|lutrama0~reg0  ; config_clk                                                               ; config_clk  ; 0.000        ; 0.044      ; 0.302      ;
; 0.085  ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|agent_pipeline_003|gen_inst[0].core|data1[21] ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|mux_pipeline_006|gen_inst[0].core|data1[21]                              ; config_clk                                                               ; config_clk  ; 0.000        ; 0.039      ; 0.317      ;
+--------+----------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+

Path #1: Hold slack is -0.329 (VIOLATED)
===============================================================================
+----------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                   ;
+---------------------------------+------------------------------------------------------------------------------+
; Property                        ; Value                                                                        ;
+---------------------------------+------------------------------------------------------------------------------+
; From Node                       ; board_inst|kernel_clk_gen|kernel_clk_gen|kernel_pll|tennm_pll~pll_e_reg__nff ;
; To Node                         ; board_inst|kernel_clk_gen|kernel_clk_gen|pll_lock_avs|locked                 ;
; Launch Clock                    ; board_inst|kernel_clk_gen|kernel_clk_gen|kernel_pll_n_cnt_clk (INVERTED)     ;
; Latch Clock                     ; config_clk                                                                   ;
; Data Arrival Time               ; 45.162                                                                       ;
; Data Required Time              ; 45.491                                                                       ;
; Slack                           ; -0.329 (VIOLATED)                                                            ;
; Worst-Case Operating Conditions ; Slow vid2a 100C Model                                                        ;
+---------------------------------+------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 3.501 ;       ;             ;            ;       ;       ;
; Data Delay             ; 3.653 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    Cell                ;       ; 6     ; 1.384       ; 92         ; 0.000 ; 0.857 ;
;    uTco                ;       ; 1     ; 0.125       ; 8          ; 0.125 ; 0.125 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 2.420       ; 66         ; 2.420 ; 2.420 ;
;    Cell                ;       ; 2     ; 0.813       ; 22         ; 0.000 ; 0.813 ;
;    uTco                ;       ; 1     ; 0.420       ; 11         ; 0.420 ; 0.420 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 2     ; 3.421       ; 68         ; 0.000 ; 3.421 ;
;    Cell                ;       ; 3     ; 1.616       ; 32         ; 0.000 ; 1.466 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                                    ;
+----------+---------+----+------+--------+---------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location            ; Element Type     ; Element                                                                                                                                                           ;
+----------+---------+----+------+--------+---------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 40.000   ; 40.000  ;    ;      ;        ;                     ;                  ; launch edge time                                                                                                                                                  ;
; 41.509   ; 1.509   ;    ;      ;        ;                     ;                  ; clock path                                                                                                                                                        ;
;   40.000 ;   0.000 ;    ;      ;        ;                     ;                  ; source latency                                                                                                                                                    ;
;   40.000 ;   0.000 ;    ;      ; 1      ; PIN_DC22            ; I/O pad          ; config_clk                                                                                                                                                        ;
;   40.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input|i                                                                                                                                                ;
;   40.150 ;   0.150 ; RR ; CELL ; 2      ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input|o                                                                                                                                                ;
;   41.007 ;   0.857 ; RR ; CELL ; 1      ; IOPLL_X173_Y0_N303  ; IOPLL            ; board_inst|kernel_clk_gen|kernel_clk_gen|kernel_pll|tennm_pll|refclk[2]                                                                                           ;
;   41.210 ;   0.203 ; RR ; CELL ; 2      ; IOPLL_X173_Y0_N303  ; IOPLL            ; board_inst|kernel_clk_gen|kernel_clk_gen|kernel_pll|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0] ;
;   41.384 ;   0.174 ; RR ; CELL ; 1      ; IOPLL_X173_Y0_N303  ; IOPLL            ; board_inst|kernel_clk_gen|kernel_clk_gen|kernel_pll|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk ;
;   41.384 ;   0.000 ; RR ; CELL ; 1      ; IOPLL_X173_Y0_N303  ; IOPLL            ; board_inst|kernel_clk_gen|kernel_clk_gen|kernel_pll|tennm_pll~ncntr_reg                                                                                           ;
;   41.509 ;   0.125 ; FF ; uTco ; 3      ; IOPLL_X173_Y0_N303  ; IOPLL            ; board_inst|kernel_clk_gen|kernel_clk_gen|kernel_pll|tennm_pll~pllnout                                                                                             ;
;   41.509 ;   0.000 ; FR ; CELL ; 2      ; IOPLL_X173_Y0_N303  ; IOPLL            ; board_inst|kernel_clk_gen|kernel_clk_gen|kernel_pll|tennm_pll~pll_e_reg__nff                                                                                      ;
; 45.162   ; 3.653   ;    ;      ;        ;                     ;                  ; data path                                                                                                                                                         ;
;   41.929 ;   0.420 ; RR ; uTco ; 1      ; IOPLL_X173_Y0_N303  ; IOPLL            ; board_inst|kernel_clk_gen|kernel_clk_gen|kernel_pll|tennm_pll|lock                                                                                                ;
;   42.742 ;   0.813 ; RR ; CELL ; 1      ; IOPLL_X173_Y0_N303  ; IOPLL            ; board_inst|kernel_clk_gen|kernel_clk_gen|kernel_pll|tennm_pll~fmio96fs_wr/s1235_0_25__vio_lab_core_periphery__p2c[5]                                              ;
;   45.162 ;   2.420 ; RR ; IC   ; 1      ; FF_X25_Y10_N25      ; ALM Register     ; board_inst|kernel_clk_gen|kernel_clk_gen|pll_lock_avs|locked|d                                                                                                    ;
;   45.162 ;   0.000 ; RR ; CELL ; 1      ; FF_X25_Y10_N25      ; ALM Register     ; board_inst|kernel_clk_gen|kernel_clk_gen|pll_lock_avs|locked                                                                                                      ;
+----------+---------+----+------+--------+---------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                     ;
+----------+----------+----+------+--------+---------------------+------------------+--------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location            ; Element Type     ; Element                                                            ;
+----------+----------+----+------+--------+---------------------+------------------+--------------------------------------------------------------------+
; 40.000   ; 40.000   ;    ;      ;        ;                     ;                  ; latch edge time                                                    ;
; 45.010   ; 5.010    ;    ;      ;        ;                     ;                  ; clock path                                                         ;
;   40.000 ;   0.000  ;    ;      ;        ;                     ;                  ; source latency                                                     ;
;   40.000 ;   0.000  ;    ;      ; 1      ; PIN_DC22            ; I/O pad          ; config_clk                                                         ;
;   40.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input|i                                                 ;
;   40.150 ;   0.150  ; RR ; CELL ; 2      ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input|o                                                 ;
;   41.616 ;   1.466  ; RR ; CELL ; 1669   ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input~fmio96fs_wr/m27_0_29__io12buf2_to_iopll__ioclkin2 ;
;   45.037 ;   3.421  ; RR ; IC   ; 1      ; FF_X25_Y10_N25      ; ALM Register     ; board_inst|kernel_clk_gen|kernel_clk_gen|pll_lock_avs|locked|clk   ;
;   45.037 ;   0.000  ; RR ; CELL ; 1      ; FF_X25_Y10_N25      ; ALM Register     ; board_inst|kernel_clk_gen|kernel_clk_gen|pll_lock_avs|locked       ;
;   45.010 ;   -0.027 ;    ;      ;        ;                     ;                  ; advanced clock effects                                             ;
; 45.360   ; 0.350    ;    ;      ;        ;                     ;                  ; clock uncertainty                                                  ;
; 45.491   ; 0.131    ;    ; uTh  ; 1      ; FF_X25_Y10_N25      ; ALM Register     ; board_inst|kernel_clk_gen|kernel_clk_gen|pll_lock_avs|locked       ;
+----------+----------+----+------+--------+---------------------+------------------+--------------------------------------------------------------------+


Path #2: Hold slack is 0.062 
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                     ;
+---------------------------------+--------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                          ;
+---------------------------------+--------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; board_inst|kernel_clk_gen|kernel_clk_gen|kernel_pll|tennm_pll~pll_ctrl_reg                                                     ;
; To Node                         ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|pll_reconfig_mgmt_avalon_slave_translator|read_latency_shift_reg[0] ;
; Launch Clock                    ; config_clk                                                                                                                     ;
; Latch Clock                     ; config_clk                                                                                                                     ;
; Data Arrival Time               ; 5.219                                                                                                                          ;
; Data Required Time              ; 5.157                                                                                                                          ;
; Slack                           ; 0.062                                                                                                                          ;
; Worst-Case Operating Conditions ; Slow vid2a 100C Model                                                                                                          ;
+---------------------------------+--------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 3.499 ;       ;             ;            ;       ;       ;
; Data Delay             ; 3.715 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 1     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    Cell                ;       ; 5     ; 1.504       ; 100        ; 0.000 ; 0.857 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 2.764       ; 74         ; 2.764 ; 2.764 ;
;    Cell                ;       ; 4     ; 0.545       ; 15         ; 0.000 ; 0.518 ;
;    uTco                ;       ; 1     ; 0.406       ; 11         ; 0.406 ; 0.406 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 2     ; 3.425       ; 68         ; 0.000 ; 3.425 ;
;    Cell                ;       ; 3     ; 1.616       ; 32         ; 0.000 ; 1.466 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                                      ;
+---------+---------+----+------+--------+----------------------+--------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                                                                                           ;
+---------+---------+----+------+--------+----------------------+--------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; launch edge time                                                                                                                                                  ;
; 1.504   ; 1.504   ;    ;      ;        ;                      ;                    ; clock path                                                                                                                                                        ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                                                                                                                    ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_DC22             ; I/O pad            ; config_clk                                                                                                                                                        ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X172_Y0_N376  ; I/O input buffer   ; config_clk~input|i                                                                                                                                                ;
;   0.150 ;   0.150 ; RR ; CELL ; 2      ; IOIBUF_X172_Y0_N376  ; I/O input buffer   ; config_clk~input|o                                                                                                                                                ;
;   1.007 ;   0.857 ; RR ; CELL ; 1      ; IOPLL_X173_Y0_N303   ; IOPLL              ; board_inst|kernel_clk_gen|kernel_clk_gen|kernel_pll|tennm_pll|refclk[2]                                                                                           ;
;   1.210 ;   0.203 ; RR ; CELL ; 2      ; IOPLL_X173_Y0_N303   ; IOPLL              ; board_inst|kernel_clk_gen|kernel_clk_gen|kernel_pll|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0] ;
;   1.504 ;   0.294 ; RR ; CELL ; 1      ; IOPLL_X173_Y0_N303   ; IOPLL              ; board_inst|kernel_clk_gen|kernel_clk_gen|kernel_pll|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xfpll_ctrl/pllrefclk                      ;
;   1.504 ;   0.000 ; RR ; CELL ; 1      ; IOPLL_X173_Y0_N303   ; IOPLL              ; board_inst|kernel_clk_gen|kernel_clk_gen|kernel_pll|tennm_pll~pll_ctrl_reg                                                                                        ;
; 5.219   ; 3.715   ;    ;      ;        ;                      ;                    ; data path                                                                                                                                                         ;
;   1.910 ;   0.406 ; RR ; uTco ; 1      ; IOPLL_X173_Y0_N303   ; IOPLL              ; board_inst|kernel_clk_gen|kernel_clk_gen|kernel_pll|tennm_pll|phase_done                                                                                          ;
;   2.428 ;   0.518 ; RR ; CELL ; 3      ; IOPLL_X173_Y0_N303   ; IOPLL              ; board_inst|kernel_clk_gen|kernel_clk_gen|kernel_pll|tennm_pll~fmio96fs_wr/s235_0_24__vio_mlab_core_periphery__p2c[11]                                             ;
;   5.192 ;   2.764 ; RR ; IC   ; 1      ; MLABCELL_X24_Y10_N39 ; Combinational cell ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|pll_reconfig_mgmt_avalon_slave_translator|i146~0|dataf                                                 ;
;   5.205 ;   0.013 ; RF ; CELL ; 1      ; MLABCELL_X24_Y10_N39 ; Combinational cell ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|pll_reconfig_mgmt_avalon_slave_translator|i146~0|combout                                               ;
;   5.219 ;   0.014 ; FR ; CELL ; 1      ; FF_X24_Y10_N41       ; ALM Register       ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|pll_reconfig_mgmt_avalon_slave_translator|read_latency_shift_reg[0]|d                                  ;
;   5.219 ;   0.000 ; RR ; CELL ; 1      ; FF_X24_Y10_N41       ; ALM Register       ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|pll_reconfig_mgmt_avalon_slave_translator|read_latency_shift_reg[0]                                    ;
+---------+---------+----+------+--------+----------------------+--------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                    ;
+---------+----------+----+------+--------+---------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location            ; Element Type     ; Element                                                                                                                            ;
+---------+----------+----+------+--------+---------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                     ;                  ; latch edge time                                                                                                                    ;
; 5.003   ; 5.003    ;    ;      ;        ;                     ;                  ; clock path                                                                                                                         ;
;   0.000 ;   0.000  ;    ;      ;        ;                     ;                  ; source latency                                                                                                                     ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_DC22            ; I/O pad          ; config_clk                                                                                                                         ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input|i                                                                                                                 ;
;   0.150 ;   0.150  ; RR ; CELL ; 2      ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input|o                                                                                                                 ;
;   1.616 ;   1.466  ; RR ; CELL ; 1669   ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input~fmio96fs_wr/m27_0_29__io12buf2_to_iopll__ioclkin2                                                                 ;
;   5.041 ;   3.425  ; RR ; IC   ; 1      ; FF_X24_Y10_N41      ; ALM Register     ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|pll_reconfig_mgmt_avalon_slave_translator|read_latency_shift_reg[0]|clk ;
;   5.041 ;   0.000  ; RR ; CELL ; 1      ; FF_X24_Y10_N41      ; ALM Register     ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|pll_reconfig_mgmt_avalon_slave_translator|read_latency_shift_reg[0]     ;
;   5.003 ;   -0.038 ;    ;      ;        ;                     ;                  ; advanced clock effects                                                                                                             ;
; 5.003   ; 0.000    ;    ;      ;        ;                     ;                  ; clock uncertainty                                                                                                                  ;
; 5.157   ; 0.154    ;    ; uTh  ; 1      ; FF_X24_Y10_N41      ; ALM Register     ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|pll_reconfig_mgmt_avalon_slave_translator|read_latency_shift_reg[0]     ;
+---------+----------+----+------+--------+---------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------+


Path #3: Hold slack is 0.063 
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                          ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                               ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|wr_addr_inst|addr_lo_wrap_n                                       ;
; To Node                         ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|GEN_RAM.GEN_MLAB.altdpram_component|auto_generated|lutrama37~reg0 ;
; Launch Clock                    ; config_clk                                                                                                                          ;
; Latch Clock                     ; config_clk                                                                                                                          ;
; Data Arrival Time               ; 4.844                                                                                                                               ;
; Data Required Time              ; 4.781                                                                                                                               ;
; Slack                           ; 0.063                                                                                                                               ;
; Worst-Case Operating Conditions ; Slow vid2a 100C Model                                                                                                               ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.044 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.302 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 2     ; 3.096       ; 68         ; 0.000 ; 3.096 ;
;    Cell                ;       ; 3     ; 1.446       ; 32         ; 0.000 ; 1.296 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.100       ; 33         ; 0.100 ; 0.100 ;
;    Cell                ;       ; 1     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    uTco                ;       ; 1     ; 0.202       ; 67         ; 0.202 ; 0.202 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 2     ; 3.412       ; 68         ; 0.000 ; 3.412 ;
;    Cell                ;       ; 3     ; 1.616       ; 32         ; 0.000 ; 1.466 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                             ;
+---------+---------+----+------+--------+---------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location            ; Element Type     ; Element                                                                                                                                     ;
+---------+---------+----+------+--------+---------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                     ;                  ; launch edge time                                                                                                                            ;
; 4.542   ; 4.542   ;    ;      ;        ;                     ;                  ; clock path                                                                                                                                  ;
;   0.000 ;   0.000 ;    ;      ;        ;                     ;                  ; source latency                                                                                                                              ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_DC22            ; I/O pad          ; config_clk                                                                                                                                  ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input|i                                                                                                                          ;
;   0.150 ;   0.150 ; RR ; CELL ; 2      ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input|o                                                                                                                          ;
;   1.446 ;   1.296 ; RR ; CELL ; 1669   ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input~fmio96fs_wr/m27_0_29__io12buf2_to_iopll__ioclkin2                                                                          ;
;   4.542 ;   3.096 ; RR ; IC   ; 1      ; FF_X26_Y13_N1       ; ALM Register     ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|wr_addr_inst|addr_lo_wrap_n|clk                                           ;
;   4.542 ;   0.000 ; RR ; CELL ; 1      ; FF_X26_Y13_N1       ; ALM Register     ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|wr_addr_inst|addr_lo_wrap_n                                               ;
; 4.844   ; 0.302   ;    ;      ;        ;                     ;                  ; data path                                                                                                                                   ;
;   4.744 ;   0.202 ; FF ; uTco ; 5      ; FF_X26_Y13_N1       ; ALM Register     ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|wr_addr_inst|addr_lo_wrap_n|q                                             ;
;   4.844 ;   0.100 ; FF ; IC   ; 1      ; MLABCELL_X26_Y14_N6 ; MLAB cell        ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|GEN_RAM.GEN_MLAB.altdpram_component|auto_generated|lutrama37|portaaddr[0] ;
;   4.844 ;   0.000 ; FF ; CELL ; 0      ; MLABCELL_X26_Y14_N6 ; MLAB cell        ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|GEN_RAM.GEN_MLAB.altdpram_component|auto_generated|lutrama37~reg0         ;
+---------+---------+----+------+--------+---------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                     ;
+---------+----------+----+------+--------+---------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location            ; Element Type     ; Element                                                                                                                             ;
+---------+----------+----+------+--------+---------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                     ;                  ; latch edge time                                                                                                                     ;
; 4.586   ; 4.586    ;    ;      ;        ;                     ;                  ; clock path                                                                                                                          ;
;   0.000 ;   0.000  ;    ;      ;        ;                     ;                  ; source latency                                                                                                                      ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_DC22            ; I/O pad          ; config_clk                                                                                                                          ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input|i                                                                                                                  ;
;   0.150 ;   0.150  ; RR ; CELL ; 2      ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input|o                                                                                                                  ;
;   1.616 ;   1.466  ; RR ; CELL ; 1669   ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input~fmio96fs_wr/m27_0_29__io12buf2_to_iopll__ioclkin2                                                                  ;
;   5.028 ;   3.412  ; RR ; IC   ; 1      ; MLABCELL_X26_Y14_N6 ; MLAB cell        ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|GEN_RAM.GEN_MLAB.altdpram_component|auto_generated|lutrama37|clk0 ;
;   5.028 ;   0.000  ; RR ; CELL ; 0      ; MLABCELL_X26_Y14_N6 ; MLAB cell        ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|GEN_RAM.GEN_MLAB.altdpram_component|auto_generated|lutrama37~reg0 ;
;   4.595 ;   -0.433 ;    ;      ;        ;                     ;                  ; clock pessimism removed                                                                                                             ;
;   4.586 ;   -0.009 ;    ;      ;        ;                     ;                  ; advanced clock effects                                                                                                              ;
; 4.586   ; 0.000    ;    ;      ;        ;                     ;                  ; clock uncertainty                                                                                                                   ;
; 4.781   ; 0.195    ;    ; uTh  ; 0      ; MLABCELL_X26_Y14_N6 ; MLAB cell        ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|GEN_RAM.GEN_MLAB.altdpram_component|auto_generated|lutrama37~reg0 ;
+---------+----------+----+------+--------+---------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------+


Path #4: Hold slack is 0.063 
===============================================================================
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                         ;
+---------------------------------+------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                              ;
+---------------------------------+------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|wr_addr_inst|addr_lo_wrap_n                                      ;
; To Node                         ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|GEN_RAM.GEN_MLAB.altdpram_component|auto_generated|lutrama0~reg0 ;
; Launch Clock                    ; config_clk                                                                                                                         ;
; Latch Clock                     ; config_clk                                                                                                                         ;
; Data Arrival Time               ; 4.844                                                                                                                              ;
; Data Required Time              ; 4.781                                                                                                                              ;
; Slack                           ; 0.063                                                                                                                              ;
; Worst-Case Operating Conditions ; Slow vid2a 100C Model                                                                                                              ;
+---------------------------------+------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.044 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.302 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 2     ; 3.096       ; 68         ; 0.000 ; 3.096 ;
;    Cell                ;       ; 3     ; 1.446       ; 32         ; 0.000 ; 1.296 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.100       ; 33         ; 0.100 ; 0.100 ;
;    Cell                ;       ; 1     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    uTco                ;       ; 1     ; 0.202       ; 67         ; 0.202 ; 0.202 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 2     ; 3.412       ; 68         ; 0.000 ; 3.412 ;
;    Cell                ;       ; 3     ; 1.616       ; 32         ; 0.000 ; 1.466 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                            ;
+---------+---------+----+------+--------+---------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location            ; Element Type     ; Element                                                                                                                                    ;
+---------+---------+----+------+--------+---------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                     ;                  ; launch edge time                                                                                                                           ;
; 4.542   ; 4.542   ;    ;      ;        ;                     ;                  ; clock path                                                                                                                                 ;
;   0.000 ;   0.000 ;    ;      ;        ;                     ;                  ; source latency                                                                                                                             ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_DC22            ; I/O pad          ; config_clk                                                                                                                                 ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input|i                                                                                                                         ;
;   0.150 ;   0.150 ; RR ; CELL ; 2      ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input|o                                                                                                                         ;
;   1.446 ;   1.296 ; RR ; CELL ; 1669   ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input~fmio96fs_wr/m27_0_29__io12buf2_to_iopll__ioclkin2                                                                         ;
;   4.542 ;   3.096 ; RR ; IC   ; 1      ; FF_X26_Y13_N1       ; ALM Register     ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|wr_addr_inst|addr_lo_wrap_n|clk                                          ;
;   4.542 ;   0.000 ; RR ; CELL ; 1      ; FF_X26_Y13_N1       ; ALM Register     ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|wr_addr_inst|addr_lo_wrap_n                                              ;
; 4.844   ; 0.302   ;    ;      ;        ;                     ;                  ; data path                                                                                                                                  ;
;   4.744 ;   0.202 ; FF ; uTco ; 5      ; FF_X26_Y13_N1       ; ALM Register     ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|wr_addr_inst|addr_lo_wrap_n|q                                            ;
;   4.844 ;   0.100 ; FF ; IC   ; 1      ; MLABCELL_X26_Y14_N0 ; MLAB cell        ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|GEN_RAM.GEN_MLAB.altdpram_component|auto_generated|lutrama0|portaaddr[0] ;
;   4.844 ;   0.000 ; FF ; CELL ; 0      ; MLABCELL_X26_Y14_N0 ; MLAB cell        ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|GEN_RAM.GEN_MLAB.altdpram_component|auto_generated|lutrama0~reg0         ;
+---------+---------+----+------+--------+---------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                    ;
+---------+----------+----+------+--------+---------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location            ; Element Type     ; Element                                                                                                                            ;
+---------+----------+----+------+--------+---------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                     ;                  ; latch edge time                                                                                                                    ;
; 4.586   ; 4.586    ;    ;      ;        ;                     ;                  ; clock path                                                                                                                         ;
;   0.000 ;   0.000  ;    ;      ;        ;                     ;                  ; source latency                                                                                                                     ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_DC22            ; I/O pad          ; config_clk                                                                                                                         ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input|i                                                                                                                 ;
;   0.150 ;   0.150  ; RR ; CELL ; 2      ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input|o                                                                                                                 ;
;   1.616 ;   1.466  ; RR ; CELL ; 1669   ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input~fmio96fs_wr/m27_0_29__io12buf2_to_iopll__ioclkin2                                                                 ;
;   5.028 ;   3.412  ; RR ; IC   ; 1      ; MLABCELL_X26_Y14_N0 ; MLAB cell        ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|GEN_RAM.GEN_MLAB.altdpram_component|auto_generated|lutrama0|clk0 ;
;   5.028 ;   0.000  ; RR ; CELL ; 0      ; MLABCELL_X26_Y14_N0 ; MLAB cell        ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|GEN_RAM.GEN_MLAB.altdpram_component|auto_generated|lutrama0~reg0 ;
;   4.595 ;   -0.433 ;    ;      ;        ;                     ;                  ; clock pessimism removed                                                                                                            ;
;   4.586 ;   -0.009 ;    ;      ;        ;                     ;                  ; advanced clock effects                                                                                                             ;
; 4.586   ; 0.000    ;    ;      ;        ;                     ;                  ; clock uncertainty                                                                                                                  ;
; 4.781   ; 0.195    ;    ; uTh  ; 0      ; MLABCELL_X26_Y14_N0 ; MLAB cell        ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|GEN_RAM.GEN_MLAB.altdpram_component|auto_generated|lutrama0~reg0 ;
+---------+----------+----+------+--------+---------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------+


Path #5: Hold slack is 0.085 
===============================================================================
+--------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                               ;
+---------------------------------+----------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                    ;
+---------------------------------+----------------------------------------------------------------------------------------------------------+
; From Node                       ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|agent_pipeline_003|gen_inst[0].core|data1[21] ;
; To Node                         ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|mux_pipeline_006|gen_inst[0].core|data1[21]   ;
; Launch Clock                    ; config_clk                                                                                               ;
; Latch Clock                     ; config_clk                                                                                               ;
; Data Arrival Time               ; 4.850                                                                                                    ;
; Data Required Time              ; 4.765                                                                                                    ;
; Slack                           ; 0.085                                                                                                    ;
; Worst-Case Operating Conditions ; Slow vid2a 100C Model                                                                                    ;
+---------------------------------+----------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.039 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.317 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 2     ; 3.087       ; 68         ; 0.000 ; 3.087 ;
;    Cell                ;       ; 3     ; 1.446       ; 32         ; 0.000 ; 1.296 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.101       ; 32         ; 0.101 ; 0.101 ;
;    Cell                ;       ; 1     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    uTco                ;       ; 1     ; 0.216       ; 68         ; 0.216 ; 0.216 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 2     ; 3.398       ; 68         ; 0.000 ; 3.398 ;
;    Cell                ;       ; 3     ; 1.616       ; 32         ; 0.000 ; 1.466 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                     ;
+---------+---------+----+------+--------+--------------------------------------------+------------------+--------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location                                   ; Element Type     ; Element                                                                                                      ;
+---------+---------+----+------+--------+--------------------------------------------+------------------+--------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                                            ;                  ; launch edge time                                                                                             ;
; 4.533   ; 4.533   ;    ;      ;        ;                                            ;                  ; clock path                                                                                                   ;
;   0.000 ;   0.000 ;    ;      ;        ;                                            ;                  ; source latency                                                                                               ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_DC22                                   ; I/O pad          ; config_clk                                                                                                   ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X172_Y0_N376                        ; I/O input buffer ; config_clk~input|i                                                                                           ;
;   0.150 ;   0.150 ; RR ; CELL ; 2      ; IOIBUF_X172_Y0_N376                        ; I/O input buffer ; config_clk~input|o                                                                                           ;
;   1.446 ;   1.296 ; RR ; CELL ; 1669   ; IOIBUF_X172_Y0_N376                        ; I/O input buffer ; config_clk~input~fmio96fs_wr/m27_0_29__io12buf2_to_iopll__ioclkin2                                           ;
;   4.533 ;   3.087 ; RR ; IC   ; 1      ; FF_X26_Y15_N17                             ; ALM Register     ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|agent_pipeline_003|gen_inst[0].core|data1[21]|clk ;
;   4.533 ;   0.000 ; RR ; CELL ; 1      ; FF_X26_Y15_N17                             ; ALM Register     ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|agent_pipeline_003|gen_inst[0].core|data1[21]     ;
; 4.850   ; 0.317   ;    ;      ;        ;                                            ;                  ; data path                                                                                                    ;
;   4.749 ;   0.216 ; FF ; uTco ; 1      ; FF_X26_Y15_N17                             ; ALM Register     ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|agent_pipeline_003|gen_inst[0].core|data1[21]|q   ;
;   4.850 ;   0.101 ; FR ; IC   ; 1      ; BLOCK_INPUT_MUX_PASSTHROUGH_X26_Y17_N0_I22 ; Hyper-Register   ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|mux_pipeline_006|gen_inst[0].core|data1[21]|d     ;
;   4.850 ;   0.000 ; RR ; CELL ; 1      ; BLOCK_INPUT_MUX_PASSTHROUGH_X26_Y17_N0_I22 ; Hyper-Register   ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|mux_pipeline_006|gen_inst[0].core|data1[21]       ;
+---------+---------+----+------+--------+--------------------------------------------+------------------+--------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                   ;
+---------+----------+----+------+--------+--------------------------------------------+------------------+------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location                                   ; Element Type     ; Element                                                                                                    ;
+---------+----------+----+------+--------+--------------------------------------------+------------------+------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                                            ;                  ; latch edge time                                                                                            ;
; 4.572   ; 4.572    ;    ;      ;        ;                                            ;                  ; clock path                                                                                                 ;
;   0.000 ;   0.000  ;    ;      ;        ;                                            ;                  ; source latency                                                                                             ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_DC22                                   ; I/O pad          ; config_clk                                                                                                 ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X172_Y0_N376                        ; I/O input buffer ; config_clk~input|i                                                                                         ;
;   0.150 ;   0.150  ; RR ; CELL ; 2      ; IOIBUF_X172_Y0_N376                        ; I/O input buffer ; config_clk~input|o                                                                                         ;
;   1.616 ;   1.466  ; RR ; CELL ; 1669   ; IOIBUF_X172_Y0_N376                        ; I/O input buffer ; config_clk~input~fmio96fs_wr/m27_0_29__io12buf2_to_iopll__ioclkin2                                         ;
;   5.014 ;   3.398  ; RR ; IC   ; 1      ; BLOCK_INPUT_MUX_PASSTHROUGH_X26_Y17_N0_I22 ; Hyper-Register   ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|mux_pipeline_006|gen_inst[0].core|data1[21]|clk ;
;   5.014 ;   0.000  ; RR ; CELL ; 1      ; BLOCK_INPUT_MUX_PASSTHROUGH_X26_Y17_N0_I22 ; Hyper-Register   ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|mux_pipeline_006|gen_inst[0].core|data1[21]     ;
;   4.581 ;   -0.433 ;    ;      ;        ;                                            ;                  ; clock pessimism removed                                                                                    ;
;   4.572 ;   -0.009 ;    ;      ;        ;                                            ;                  ; advanced clock effects                                                                                     ;
; 4.572   ; 0.000    ;    ;      ;        ;                                            ;                  ; clock uncertainty                                                                                          ;
; 4.765   ; 0.193    ;    ; uTh  ; 1      ; BLOCK_INPUT_MUX_PASSTHROUGH_X26_Y17_N0_I22 ; Hyper-Register   ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|mux_pipeline_006|gen_inst[0].core|data1[21]     ;
+---------+----------+----+------+--------+--------------------------------------------+------------------+------------------------------------------------------------------------------------------------------------+


----------------
; Command Info ;
----------------
Report Timing: Found 5 hold paths (1 violated).  Worst case slack is -0.136 

Tcl Command:
    report_timing -append -hold -file top.failing_paths.rpt -panel_name {$clock_name $analysis_display_name $operating_conditions_display_name} -to_clock [get_clocks {config_clk}] -npaths 5 -detail full_path

Options:
    -to_clock [get_clocks {config_clk}] 
    -hold 
    -npaths 5 
    -detail full_path 
    -panel_name {$clock_name $analysis_display_name $operating_conditions_display_name} 
    -file {top.failing_paths.rpt} 
    -append 

Snapshot:
    final

Delay Model:
    Slow vid2b 100C Model

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Summary of Paths                                                                                                                                                                                                                                                                                                                                                                          ;
+--------+----------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                ; To Node                                                                                                                             ; Launch Clock                                                             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+
; -0.136 ; board_inst|kernel_clk_gen|kernel_clk_gen|kernel_pll|tennm_pll~pll_e_reg__nff                             ; board_inst|kernel_clk_gen|kernel_clk_gen|pll_lock_avs|locked                                                                        ; board_inst|kernel_clk_gen|kernel_clk_gen|kernel_pll_n_cnt_clk (INVERTED) ; config_clk  ; 0.000        ; 3.262      ; 3.608      ;
; 0.063  ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|wr_addr_inst|addr_lo_wrap_n            ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|GEN_RAM.GEN_MLAB.altdpram_component|auto_generated|lutrama37~reg0 ; config_clk                                                               ; config_clk  ; 0.000        ; 0.042      ; 0.302      ;
; 0.063  ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|wr_addr_inst|addr_lo_wrap_n            ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|GEN_RAM.GEN_MLAB.altdpram_component|auto_generated|lutrama0~reg0  ; config_clk                                                               ; config_clk  ; 0.000        ; 0.042      ; 0.302      ;
; 0.086  ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|agent_pipeline_003|gen_inst[0].core|data1[21] ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|mux_pipeline_006|gen_inst[0].core|data1[21]                              ; config_clk                                                               ; config_clk  ; 0.000        ; 0.040      ; 0.317      ;
; 0.100  ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|wr_addr_inst|addr_hi[0]                ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|GEN_RAM.GEN_MLAB.altdpram_component|auto_generated|lutrama37~reg0 ; config_clk                                                               ; config_clk  ; 0.000        ; 0.042      ; 0.339      ;
+--------+----------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+

Path #1: Hold slack is -0.136 (VIOLATED)
===============================================================================
+----------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                   ;
+---------------------------------+------------------------------------------------------------------------------+
; Property                        ; Value                                                                        ;
+---------------------------------+------------------------------------------------------------------------------+
; From Node                       ; board_inst|kernel_clk_gen|kernel_clk_gen|kernel_pll|tennm_pll~pll_e_reg__nff ;
; To Node                         ; board_inst|kernel_clk_gen|kernel_clk_gen|pll_lock_avs|locked                 ;
; Launch Clock                    ; board_inst|kernel_clk_gen|kernel_clk_gen|kernel_pll_n_cnt_clk (INVERTED)     ;
; Latch Clock                     ; config_clk                                                                   ;
; Data Arrival Time               ; 45.107                                                                       ;
; Data Required Time              ; 45.243                                                                       ;
; Slack                           ; -0.136 (VIOLATED)                                                            ;
; Worst-Case Operating Conditions ; Slow vid2b 100C Model                                                        ;
+---------------------------------+------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 3.262 ;       ;             ;            ;       ;       ;
; Data Delay             ; 3.608 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    Cell                ;       ; 6     ; 1.379       ; 92         ; 0.000 ; 0.861 ;
;    uTco                ;       ; 1     ; 0.120       ; 8          ; 0.120 ; 0.120 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 2.412       ; 67         ; 2.412 ; 2.412 ;
;    Cell                ;       ; 2     ; 0.791       ; 22         ; 0.000 ; 0.791 ;
;    uTco                ;       ; 1     ; 0.405       ; 11         ; 0.405 ; 0.405 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 2     ; 3.178       ; 66         ; 0.000 ; 3.178 ;
;    Cell                ;       ; 3     ; 1.610       ; 34         ; 0.000 ; 1.460 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                                    ;
+----------+---------+----+------+--------+---------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location            ; Element Type     ; Element                                                                                                                                                           ;
+----------+---------+----+------+--------+---------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 40.000   ; 40.000  ;    ;      ;        ;                     ;                  ; launch edge time                                                                                                                                                  ;
; 41.499   ; 1.499   ;    ;      ;        ;                     ;                  ; clock path                                                                                                                                                        ;
;   40.000 ;   0.000 ;    ;      ;        ;                     ;                  ; source latency                                                                                                                                                    ;
;   40.000 ;   0.000 ;    ;      ; 1      ; PIN_DC22            ; I/O pad          ; config_clk                                                                                                                                                        ;
;   40.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input|i                                                                                                                                                ;
;   40.150 ;   0.150 ; RR ; CELL ; 2      ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input|o                                                                                                                                                ;
;   41.011 ;   0.861 ; RR ; CELL ; 1      ; IOPLL_X173_Y0_N303  ; IOPLL            ; board_inst|kernel_clk_gen|kernel_clk_gen|kernel_pll|tennm_pll|refclk[2]                                                                                           ;
;   41.210 ;   0.199 ; RR ; CELL ; 2      ; IOPLL_X173_Y0_N303  ; IOPLL            ; board_inst|kernel_clk_gen|kernel_clk_gen|kernel_pll|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0] ;
;   41.379 ;   0.169 ; RR ; CELL ; 1      ; IOPLL_X173_Y0_N303  ; IOPLL            ; board_inst|kernel_clk_gen|kernel_clk_gen|kernel_pll|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk ;
;   41.379 ;   0.000 ; RR ; CELL ; 1      ; IOPLL_X173_Y0_N303  ; IOPLL            ; board_inst|kernel_clk_gen|kernel_clk_gen|kernel_pll|tennm_pll~ncntr_reg                                                                                           ;
;   41.499 ;   0.120 ; FF ; uTco ; 3      ; IOPLL_X173_Y0_N303  ; IOPLL            ; board_inst|kernel_clk_gen|kernel_clk_gen|kernel_pll|tennm_pll~pllnout                                                                                             ;
;   41.499 ;   0.000 ; FR ; CELL ; 2      ; IOPLL_X173_Y0_N303  ; IOPLL            ; board_inst|kernel_clk_gen|kernel_clk_gen|kernel_pll|tennm_pll~pll_e_reg__nff                                                                                      ;
; 45.107   ; 3.608   ;    ;      ;        ;                     ;                  ; data path                                                                                                                                                         ;
;   41.904 ;   0.405 ; RR ; uTco ; 1      ; IOPLL_X173_Y0_N303  ; IOPLL            ; board_inst|kernel_clk_gen|kernel_clk_gen|kernel_pll|tennm_pll|lock                                                                                                ;
;   42.695 ;   0.791 ; RR ; CELL ; 1      ; IOPLL_X173_Y0_N303  ; IOPLL            ; board_inst|kernel_clk_gen|kernel_clk_gen|kernel_pll|tennm_pll~fmio96fs_wr/s1235_0_25__vio_lab_core_periphery__p2c[5]                                              ;
;   45.107 ;   2.412 ; RR ; IC   ; 1      ; FF_X25_Y10_N25      ; ALM Register     ; board_inst|kernel_clk_gen|kernel_clk_gen|pll_lock_avs|locked|d                                                                                                    ;
;   45.107 ;   0.000 ; RR ; CELL ; 1      ; FF_X25_Y10_N25      ; ALM Register     ; board_inst|kernel_clk_gen|kernel_clk_gen|pll_lock_avs|locked                                                                                                      ;
+----------+---------+----+------+--------+---------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                     ;
+----------+----------+----+------+--------+---------------------+------------------+--------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location            ; Element Type     ; Element                                                            ;
+----------+----------+----+------+--------+---------------------+------------------+--------------------------------------------------------------------+
; 40.000   ; 40.000   ;    ;      ;        ;                     ;                  ; latch edge time                                                    ;
; 44.761   ; 4.761    ;    ;      ;        ;                     ;                  ; clock path                                                         ;
;   40.000 ;   0.000  ;    ;      ;        ;                     ;                  ; source latency                                                     ;
;   40.000 ;   0.000  ;    ;      ; 1      ; PIN_DC22            ; I/O pad          ; config_clk                                                         ;
;   40.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input|i                                                 ;
;   40.150 ;   0.150  ; RR ; CELL ; 2      ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input|o                                                 ;
;   41.610 ;   1.460  ; RR ; CELL ; 1669   ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input~fmio96fs_wr/m27_0_29__io12buf2_to_iopll__ioclkin2 ;
;   44.788 ;   3.178  ; RR ; IC   ; 1      ; FF_X25_Y10_N25      ; ALM Register     ; board_inst|kernel_clk_gen|kernel_clk_gen|pll_lock_avs|locked|clk   ;
;   44.788 ;   0.000  ; RR ; CELL ; 1      ; FF_X25_Y10_N25      ; ALM Register     ; board_inst|kernel_clk_gen|kernel_clk_gen|pll_lock_avs|locked       ;
;   44.761 ;   -0.027 ;    ;      ;        ;                     ;                  ; advanced clock effects                                             ;
; 45.111   ; 0.350    ;    ;      ;        ;                     ;                  ; clock uncertainty                                                  ;
; 45.243   ; 0.132    ;    ; uTh  ; 1      ; FF_X25_Y10_N25      ; ALM Register     ; board_inst|kernel_clk_gen|kernel_clk_gen|pll_lock_avs|locked       ;
+----------+----------+----+------+--------+---------------------+------------------+--------------------------------------------------------------------+


Path #2: Hold slack is 0.063 
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                          ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                               ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|wr_addr_inst|addr_lo_wrap_n                                       ;
; To Node                         ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|GEN_RAM.GEN_MLAB.altdpram_component|auto_generated|lutrama37~reg0 ;
; Launch Clock                    ; config_clk                                                                                                                          ;
; Latch Clock                     ; config_clk                                                                                                                          ;
; Data Arrival Time               ; 4.610                                                                                                                               ;
; Data Required Time              ; 4.547                                                                                                                               ;
; Slack                           ; 0.063                                                                                                                               ;
; Worst-Case Operating Conditions ; Slow vid2b 100C Model                                                                                                               ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.042 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.302 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 2     ; 2.866       ; 67         ; 0.000 ; 2.866 ;
;    Cell                ;       ; 3     ; 1.442       ; 33         ; 0.000 ; 1.292 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.100       ; 33         ; 0.100 ; 0.100 ;
;    Cell                ;       ; 1     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    uTco                ;       ; 1     ; 0.202       ; 67         ; 0.202 ; 0.202 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 2     ; 3.171       ; 66         ; 0.000 ; 3.171 ;
;    Cell                ;       ; 3     ; 1.610       ; 34         ; 0.000 ; 1.460 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                             ;
+---------+---------+----+------+--------+---------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location            ; Element Type     ; Element                                                                                                                                     ;
+---------+---------+----+------+--------+---------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                     ;                  ; launch edge time                                                                                                                            ;
; 4.308   ; 4.308   ;    ;      ;        ;                     ;                  ; clock path                                                                                                                                  ;
;   0.000 ;   0.000 ;    ;      ;        ;                     ;                  ; source latency                                                                                                                              ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_DC22            ; I/O pad          ; config_clk                                                                                                                                  ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input|i                                                                                                                          ;
;   0.150 ;   0.150 ; RR ; CELL ; 2      ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input|o                                                                                                                          ;
;   1.442 ;   1.292 ; RR ; CELL ; 1669   ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input~fmio96fs_wr/m27_0_29__io12buf2_to_iopll__ioclkin2                                                                          ;
;   4.308 ;   2.866 ; RR ; IC   ; 1      ; FF_X26_Y13_N1       ; ALM Register     ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|wr_addr_inst|addr_lo_wrap_n|clk                                           ;
;   4.308 ;   0.000 ; RR ; CELL ; 1      ; FF_X26_Y13_N1       ; ALM Register     ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|wr_addr_inst|addr_lo_wrap_n                                               ;
; 4.610   ; 0.302   ;    ;      ;        ;                     ;                  ; data path                                                                                                                                   ;
;   4.510 ;   0.202 ; FF ; uTco ; 5      ; FF_X26_Y13_N1       ; ALM Register     ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|wr_addr_inst|addr_lo_wrap_n|q                                             ;
;   4.610 ;   0.100 ; FF ; IC   ; 1      ; MLABCELL_X26_Y14_N6 ; MLAB cell        ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|GEN_RAM.GEN_MLAB.altdpram_component|auto_generated|lutrama37|portaaddr[0] ;
;   4.610 ;   0.000 ; FF ; CELL ; 0      ; MLABCELL_X26_Y14_N6 ; MLAB cell        ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|GEN_RAM.GEN_MLAB.altdpram_component|auto_generated|lutrama37~reg0         ;
+---------+---------+----+------+--------+---------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                     ;
+---------+----------+----+------+--------+---------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location            ; Element Type     ; Element                                                                                                                             ;
+---------+----------+----+------+--------+---------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                     ;                  ; latch edge time                                                                                                                     ;
; 4.350   ; 4.350    ;    ;      ;        ;                     ;                  ; clock path                                                                                                                          ;
;   0.000 ;   0.000  ;    ;      ;        ;                     ;                  ; source latency                                                                                                                      ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_DC22            ; I/O pad          ; config_clk                                                                                                                          ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input|i                                                                                                                  ;
;   0.150 ;   0.150  ; RR ; CELL ; 2      ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input|o                                                                                                                  ;
;   1.610 ;   1.460  ; RR ; CELL ; 1669   ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input~fmio96fs_wr/m27_0_29__io12buf2_to_iopll__ioclkin2                                                                  ;
;   4.781 ;   3.171  ; RR ; IC   ; 1      ; MLABCELL_X26_Y14_N6 ; MLAB cell        ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|GEN_RAM.GEN_MLAB.altdpram_component|auto_generated|lutrama37|clk0 ;
;   4.781 ;   0.000  ; RR ; CELL ; 0      ; MLABCELL_X26_Y14_N6 ; MLAB cell        ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|GEN_RAM.GEN_MLAB.altdpram_component|auto_generated|lutrama37~reg0 ;
;   4.359 ;   -0.422 ;    ;      ;        ;                     ;                  ; clock pessimism removed                                                                                                             ;
;   4.350 ;   -0.009 ;    ;      ;        ;                     ;                  ; advanced clock effects                                                                                                              ;
; 4.350   ; 0.000    ;    ;      ;        ;                     ;                  ; clock uncertainty                                                                                                                   ;
; 4.547   ; 0.197    ;    ; uTh  ; 0      ; MLABCELL_X26_Y14_N6 ; MLAB cell        ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|GEN_RAM.GEN_MLAB.altdpram_component|auto_generated|lutrama37~reg0 ;
+---------+----------+----+------+--------+---------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------+


Path #3: Hold slack is 0.063 
===============================================================================
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                         ;
+---------------------------------+------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                              ;
+---------------------------------+------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|wr_addr_inst|addr_lo_wrap_n                                      ;
; To Node                         ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|GEN_RAM.GEN_MLAB.altdpram_component|auto_generated|lutrama0~reg0 ;
; Launch Clock                    ; config_clk                                                                                                                         ;
; Latch Clock                     ; config_clk                                                                                                                         ;
; Data Arrival Time               ; 4.610                                                                                                                              ;
; Data Required Time              ; 4.547                                                                                                                              ;
; Slack                           ; 0.063                                                                                                                              ;
; Worst-Case Operating Conditions ; Slow vid2b 100C Model                                                                                                              ;
+---------------------------------+------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.042 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.302 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 2     ; 2.866       ; 67         ; 0.000 ; 2.866 ;
;    Cell                ;       ; 3     ; 1.442       ; 33         ; 0.000 ; 1.292 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.100       ; 33         ; 0.100 ; 0.100 ;
;    Cell                ;       ; 1     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    uTco                ;       ; 1     ; 0.202       ; 67         ; 0.202 ; 0.202 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 2     ; 3.171       ; 66         ; 0.000 ; 3.171 ;
;    Cell                ;       ; 3     ; 1.610       ; 34         ; 0.000 ; 1.460 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                            ;
+---------+---------+----+------+--------+---------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location            ; Element Type     ; Element                                                                                                                                    ;
+---------+---------+----+------+--------+---------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                     ;                  ; launch edge time                                                                                                                           ;
; 4.308   ; 4.308   ;    ;      ;        ;                     ;                  ; clock path                                                                                                                                 ;
;   0.000 ;   0.000 ;    ;      ;        ;                     ;                  ; source latency                                                                                                                             ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_DC22            ; I/O pad          ; config_clk                                                                                                                                 ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input|i                                                                                                                         ;
;   0.150 ;   0.150 ; RR ; CELL ; 2      ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input|o                                                                                                                         ;
;   1.442 ;   1.292 ; RR ; CELL ; 1669   ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input~fmio96fs_wr/m27_0_29__io12buf2_to_iopll__ioclkin2                                                                         ;
;   4.308 ;   2.866 ; RR ; IC   ; 1      ; FF_X26_Y13_N1       ; ALM Register     ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|wr_addr_inst|addr_lo_wrap_n|clk                                          ;
;   4.308 ;   0.000 ; RR ; CELL ; 1      ; FF_X26_Y13_N1       ; ALM Register     ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|wr_addr_inst|addr_lo_wrap_n                                              ;
; 4.610   ; 0.302   ;    ;      ;        ;                     ;                  ; data path                                                                                                                                  ;
;   4.510 ;   0.202 ; FF ; uTco ; 5      ; FF_X26_Y13_N1       ; ALM Register     ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|wr_addr_inst|addr_lo_wrap_n|q                                            ;
;   4.610 ;   0.100 ; FF ; IC   ; 1      ; MLABCELL_X26_Y14_N0 ; MLAB cell        ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|GEN_RAM.GEN_MLAB.altdpram_component|auto_generated|lutrama0|portaaddr[0] ;
;   4.610 ;   0.000 ; FF ; CELL ; 0      ; MLABCELL_X26_Y14_N0 ; MLAB cell        ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|GEN_RAM.GEN_MLAB.altdpram_component|auto_generated|lutrama0~reg0         ;
+---------+---------+----+------+--------+---------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                    ;
+---------+----------+----+------+--------+---------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location            ; Element Type     ; Element                                                                                                                            ;
+---------+----------+----+------+--------+---------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                     ;                  ; latch edge time                                                                                                                    ;
; 4.350   ; 4.350    ;    ;      ;        ;                     ;                  ; clock path                                                                                                                         ;
;   0.000 ;   0.000  ;    ;      ;        ;                     ;                  ; source latency                                                                                                                     ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_DC22            ; I/O pad          ; config_clk                                                                                                                         ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input|i                                                                                                                 ;
;   0.150 ;   0.150  ; RR ; CELL ; 2      ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input|o                                                                                                                 ;
;   1.610 ;   1.460  ; RR ; CELL ; 1669   ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input~fmio96fs_wr/m27_0_29__io12buf2_to_iopll__ioclkin2                                                                 ;
;   4.781 ;   3.171  ; RR ; IC   ; 1      ; MLABCELL_X26_Y14_N0 ; MLAB cell        ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|GEN_RAM.GEN_MLAB.altdpram_component|auto_generated|lutrama0|clk0 ;
;   4.781 ;   0.000  ; RR ; CELL ; 0      ; MLABCELL_X26_Y14_N0 ; MLAB cell        ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|GEN_RAM.GEN_MLAB.altdpram_component|auto_generated|lutrama0~reg0 ;
;   4.359 ;   -0.422 ;    ;      ;        ;                     ;                  ; clock pessimism removed                                                                                                            ;
;   4.350 ;   -0.009 ;    ;      ;        ;                     ;                  ; advanced clock effects                                                                                                             ;
; 4.350   ; 0.000    ;    ;      ;        ;                     ;                  ; clock uncertainty                                                                                                                  ;
; 4.547   ; 0.197    ;    ; uTh  ; 0      ; MLABCELL_X26_Y14_N0 ; MLAB cell        ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|GEN_RAM.GEN_MLAB.altdpram_component|auto_generated|lutrama0~reg0 ;
+---------+----------+----+------+--------+---------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------+


Path #4: Hold slack is 0.086 
===============================================================================
+--------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                               ;
+---------------------------------+----------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                    ;
+---------------------------------+----------------------------------------------------------------------------------------------------------+
; From Node                       ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|agent_pipeline_003|gen_inst[0].core|data1[21] ;
; To Node                         ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|mux_pipeline_006|gen_inst[0].core|data1[21]   ;
; Launch Clock                    ; config_clk                                                                                               ;
; Latch Clock                     ; config_clk                                                                                               ;
; Data Arrival Time               ; 4.617                                                                                                    ;
; Data Required Time              ; 4.531                                                                                                    ;
; Slack                           ; 0.086                                                                                                    ;
; Worst-Case Operating Conditions ; Slow vid2b 100C Model                                                                                    ;
+---------------------------------+----------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.040 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.317 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 2     ; 2.858       ; 66         ; 0.000 ; 2.858 ;
;    Cell                ;       ; 3     ; 1.442       ; 34         ; 0.000 ; 1.292 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.101       ; 32         ; 0.101 ; 0.101 ;
;    Cell                ;       ; 1     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    uTco                ;       ; 1     ; 0.216       ; 68         ; 0.216 ; 0.216 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 2     ; 3.161       ; 66         ; 0.000 ; 3.161 ;
;    Cell                ;       ; 3     ; 1.610       ; 34         ; 0.000 ; 1.460 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                     ;
+---------+---------+----+------+--------+--------------------------------------------+------------------+--------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location                                   ; Element Type     ; Element                                                                                                      ;
+---------+---------+----+------+--------+--------------------------------------------+------------------+--------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                                            ;                  ; launch edge time                                                                                             ;
; 4.300   ; 4.300   ;    ;      ;        ;                                            ;                  ; clock path                                                                                                   ;
;   0.000 ;   0.000 ;    ;      ;        ;                                            ;                  ; source latency                                                                                               ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_DC22                                   ; I/O pad          ; config_clk                                                                                                   ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X172_Y0_N376                        ; I/O input buffer ; config_clk~input|i                                                                                           ;
;   0.150 ;   0.150 ; RR ; CELL ; 2      ; IOIBUF_X172_Y0_N376                        ; I/O input buffer ; config_clk~input|o                                                                                           ;
;   1.442 ;   1.292 ; RR ; CELL ; 1669   ; IOIBUF_X172_Y0_N376                        ; I/O input buffer ; config_clk~input~fmio96fs_wr/m27_0_29__io12buf2_to_iopll__ioclkin2                                           ;
;   4.300 ;   2.858 ; RR ; IC   ; 1      ; FF_X26_Y15_N17                             ; ALM Register     ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|agent_pipeline_003|gen_inst[0].core|data1[21]|clk ;
;   4.300 ;   0.000 ; RR ; CELL ; 1      ; FF_X26_Y15_N17                             ; ALM Register     ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|agent_pipeline_003|gen_inst[0].core|data1[21]     ;
; 4.617   ; 0.317   ;    ;      ;        ;                                            ;                  ; data path                                                                                                    ;
;   4.516 ;   0.216 ; FF ; uTco ; 1      ; FF_X26_Y15_N17                             ; ALM Register     ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|agent_pipeline_003|gen_inst[0].core|data1[21]|q   ;
;   4.617 ;   0.101 ; FR ; IC   ; 1      ; BLOCK_INPUT_MUX_PASSTHROUGH_X26_Y17_N0_I22 ; Hyper-Register   ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|mux_pipeline_006|gen_inst[0].core|data1[21]|d     ;
;   4.617 ;   0.000 ; RR ; CELL ; 1      ; BLOCK_INPUT_MUX_PASSTHROUGH_X26_Y17_N0_I22 ; Hyper-Register   ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|mux_pipeline_006|gen_inst[0].core|data1[21]       ;
+---------+---------+----+------+--------+--------------------------------------------+------------------+--------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                   ;
+---------+----------+----+------+--------+--------------------------------------------+------------------+------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location                                   ; Element Type     ; Element                                                                                                    ;
+---------+----------+----+------+--------+--------------------------------------------+------------------+------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                                            ;                  ; latch edge time                                                                                            ;
; 4.340   ; 4.340    ;    ;      ;        ;                                            ;                  ; clock path                                                                                                 ;
;   0.000 ;   0.000  ;    ;      ;        ;                                            ;                  ; source latency                                                                                             ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_DC22                                   ; I/O pad          ; config_clk                                                                                                 ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X172_Y0_N376                        ; I/O input buffer ; config_clk~input|i                                                                                         ;
;   0.150 ;   0.150  ; RR ; CELL ; 2      ; IOIBUF_X172_Y0_N376                        ; I/O input buffer ; config_clk~input|o                                                                                         ;
;   1.610 ;   1.460  ; RR ; CELL ; 1669   ; IOIBUF_X172_Y0_N376                        ; I/O input buffer ; config_clk~input~fmio96fs_wr/m27_0_29__io12buf2_to_iopll__ioclkin2                                         ;
;   4.771 ;   3.161  ; RR ; IC   ; 1      ; BLOCK_INPUT_MUX_PASSTHROUGH_X26_Y17_N0_I22 ; Hyper-Register   ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|mux_pipeline_006|gen_inst[0].core|data1[21]|clk ;
;   4.771 ;   0.000  ; RR ; CELL ; 1      ; BLOCK_INPUT_MUX_PASSTHROUGH_X26_Y17_N0_I22 ; Hyper-Register   ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|mux_pipeline_006|gen_inst[0].core|data1[21]     ;
;   4.349 ;   -0.422 ;    ;      ;        ;                                            ;                  ; clock pessimism removed                                                                                    ;
;   4.340 ;   -0.009 ;    ;      ;        ;                                            ;                  ; advanced clock effects                                                                                     ;
; 4.340   ; 0.000    ;    ;      ;        ;                                            ;                  ; clock uncertainty                                                                                          ;
; 4.531   ; 0.191    ;    ; uTh  ; 1      ; BLOCK_INPUT_MUX_PASSTHROUGH_X26_Y17_N0_I22 ; Hyper-Register   ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|mux_pipeline_006|gen_inst[0].core|data1[21]     ;
+---------+----------+----+------+--------+--------------------------------------------+------------------+------------------------------------------------------------------------------------------------------------+


Path #5: Hold slack is 0.100 
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                          ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                               ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|wr_addr_inst|addr_hi[0]                                           ;
; To Node                         ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|GEN_RAM.GEN_MLAB.altdpram_component|auto_generated|lutrama37~reg0 ;
; Launch Clock                    ; config_clk                                                                                                                          ;
; Latch Clock                     ; config_clk                                                                                                                          ;
; Data Arrival Time               ; 4.647                                                                                                                               ;
; Data Required Time              ; 4.547                                                                                                                               ;
; Slack                           ; 0.100                                                                                                                               ;
; Worst-Case Operating Conditions ; Slow vid2b 100C Model                                                                                                               ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.042 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.339 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 2     ; 2.866       ; 67         ; 0.000 ; 2.866 ;
;    Cell                ;       ; 3     ; 1.442       ; 33         ; 0.000 ; 1.292 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.136       ; 40         ; 0.136 ; 0.136 ;
;    Cell                ;       ; 1     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    uTco                ;       ; 1     ; 0.203       ; 60         ; 0.203 ; 0.203 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 2     ; 3.171       ; 66         ; 0.000 ; 3.171 ;
;    Cell                ;       ; 3     ; 1.610       ; 34         ; 0.000 ; 1.460 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                             ;
+---------+---------+----+------+--------+---------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location            ; Element Type     ; Element                                                                                                                                     ;
+---------+---------+----+------+--------+---------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                     ;                  ; launch edge time                                                                                                                            ;
; 4.308   ; 4.308   ;    ;      ;        ;                     ;                  ; clock path                                                                                                                                  ;
;   0.000 ;   0.000 ;    ;      ;        ;                     ;                  ; source latency                                                                                                                              ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_DC22            ; I/O pad          ; config_clk                                                                                                                                  ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input|i                                                                                                                          ;
;   0.150 ;   0.150 ; RR ; CELL ; 2      ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input|o                                                                                                                          ;
;   1.442 ;   1.292 ; RR ; CELL ; 1669   ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input~fmio96fs_wr/m27_0_29__io12buf2_to_iopll__ioclkin2                                                                          ;
;   4.308 ;   2.866 ; RR ; IC   ; 1      ; FF_X26_Y13_N10      ; ALM Register     ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|wr_addr_inst|addr_hi[0]|clk                                               ;
;   4.308 ;   0.000 ; RR ; CELL ; 1      ; FF_X26_Y13_N10      ; ALM Register     ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|wr_addr_inst|addr_hi[0]                                                   ;
; 4.647   ; 0.339   ;    ;      ;        ;                     ;                  ; data path                                                                                                                                   ;
;   4.511 ;   0.203 ; FF ; uTco ; 4      ; FF_X26_Y13_N10      ; ALM Register     ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|wr_addr_inst|addr_hi[0]|q                                                 ;
;   4.647 ;   0.136 ; FF ; IC   ; 1      ; MLABCELL_X26_Y14_N6 ; MLAB cell        ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|GEN_RAM.GEN_MLAB.altdpram_component|auto_generated|lutrama37|portaaddr[1] ;
;   4.647 ;   0.000 ; FF ; CELL ; 0      ; MLABCELL_X26_Y14_N6 ; MLAB cell        ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|GEN_RAM.GEN_MLAB.altdpram_component|auto_generated|lutrama37~reg0         ;
+---------+---------+----+------+--------+---------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                     ;
+---------+----------+----+------+--------+---------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location            ; Element Type     ; Element                                                                                                                             ;
+---------+----------+----+------+--------+---------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                     ;                  ; latch edge time                                                                                                                     ;
; 4.350   ; 4.350    ;    ;      ;        ;                     ;                  ; clock path                                                                                                                          ;
;   0.000 ;   0.000  ;    ;      ;        ;                     ;                  ; source latency                                                                                                                      ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_DC22            ; I/O pad          ; config_clk                                                                                                                          ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input|i                                                                                                                  ;
;   0.150 ;   0.150  ; RR ; CELL ; 2      ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input|o                                                                                                                  ;
;   1.610 ;   1.460  ; RR ; CELL ; 1669   ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input~fmio96fs_wr/m27_0_29__io12buf2_to_iopll__ioclkin2                                                                  ;
;   4.781 ;   3.171  ; RR ; IC   ; 1      ; MLABCELL_X26_Y14_N6 ; MLAB cell        ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|GEN_RAM.GEN_MLAB.altdpram_component|auto_generated|lutrama37|clk0 ;
;   4.781 ;   0.000  ; RR ; CELL ; 0      ; MLABCELL_X26_Y14_N6 ; MLAB cell        ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|GEN_RAM.GEN_MLAB.altdpram_component|auto_generated|lutrama37~reg0 ;
;   4.359 ;   -0.422 ;    ;      ;        ;                     ;                  ; clock pessimism removed                                                                                                             ;
;   4.350 ;   -0.009 ;    ;      ;        ;                     ;                  ; advanced clock effects                                                                                                              ;
; 4.350   ; 0.000    ;    ;      ;        ;                     ;                  ; clock uncertainty                                                                                                                   ;
; 4.547   ; 0.197    ;    ; uTh  ; 0      ; MLABCELL_X26_Y14_N6 ; MLAB cell        ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|GEN_RAM.GEN_MLAB.altdpram_component|auto_generated|lutrama37~reg0 ;
+---------+----------+----+------+--------+---------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------+


----------------
; Command Info ;
----------------
Report Timing: Found 5 hold paths (1 violated).  Worst case slack is -0.110 

Tcl Command:
    report_timing -append -hold -file top.failing_paths.rpt -panel_name {$clock_name $analysis_display_name $operating_conditions_display_name} -to_clock [get_clocks {config_clk}] -npaths 5 -detail full_path

Options:
    -to_clock [get_clocks {config_clk}] 
    -hold 
    -npaths 5 
    -detail full_path 
    -panel_name {$clock_name $analysis_display_name $operating_conditions_display_name} 
    -file {top.failing_paths.rpt} 
    -append 

Snapshot:
    final

Delay Model:
    Fast vid2a 0C Model

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Summary of Paths                                                                                                                                                                                                                                                                                                                                                                          ;
+--------+----------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                ; To Node                                                                                                                             ; Launch Clock                                                             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+
; -0.110 ; board_inst|kernel_clk_gen|kernel_clk_gen|kernel_pll|tennm_pll~pll_e_reg__nff                             ; board_inst|kernel_clk_gen|kernel_clk_gen|pll_lock_avs|locked                                                                        ; board_inst|kernel_clk_gen|kernel_clk_gen|kernel_pll_n_cnt_clk (INVERTED) ; config_clk  ; 0.000        ; 2.191      ; 2.522      ;
; 0.040  ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|wr_addr_inst|addr_lo_wrap_n            ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|GEN_RAM.GEN_MLAB.altdpram_component|auto_generated|lutrama37~reg0 ; config_clk                                                               ; config_clk  ; 0.000        ; 0.028      ; 0.207      ;
; 0.040  ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|wr_addr_inst|addr_lo_wrap_n            ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|GEN_RAM.GEN_MLAB.altdpram_component|auto_generated|lutrama0~reg0  ; config_clk                                                               ; config_clk  ; 0.000        ; 0.028      ; 0.207      ;
; 0.043  ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|agent_pipeline_003|gen_inst[0].core|data1[21] ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|mux_pipeline_006|gen_inst[0].core|data1[21]                              ; config_clk                                                               ; config_clk  ; 0.000        ; 0.026      ; 0.213      ;
; 0.054  ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|agent_pipeline_003|gen_inst[0].core|data1[20] ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|mux_pipeline_006|gen_inst[0].core|data1[20]                              ; config_clk                                                               ; config_clk  ; 0.000        ; 0.028      ; 0.223      ;
+--------+----------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+

Path #1: Hold slack is -0.110 (VIOLATED)
===============================================================================
+----------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                   ;
+---------------------------------+------------------------------------------------------------------------------+
; Property                        ; Value                                                                        ;
+---------------------------------+------------------------------------------------------------------------------+
; From Node                       ; board_inst|kernel_clk_gen|kernel_clk_gen|kernel_pll|tennm_pll~pll_e_reg__nff ;
; To Node                         ; board_inst|kernel_clk_gen|kernel_clk_gen|pll_lock_avs|locked                 ;
; Launch Clock                    ; board_inst|kernel_clk_gen|kernel_clk_gen|kernel_pll_n_cnt_clk (INVERTED)     ;
; Latch Clock                     ; config_clk                                                                   ;
; Data Arrival Time               ; 43.662                                                                       ;
; Data Required Time              ; 43.772                                                                       ;
; Slack                           ; -0.110 (VIOLATED)                                                            ;
; Worst-Case Operating Conditions ; Fast vid2a 0C Model                                                          ;
+---------------------------------+------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 2.191 ;       ;             ;            ;       ;       ;
; Data Delay             ; 2.522 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    Cell                ;       ; 6     ; 1.061       ; 93         ; 0.000 ; 0.671 ;
;    uTco                ;       ; 1     ; 0.079       ; 7          ; 0.079 ; 0.079 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 1.764       ; 70         ; 1.764 ; 1.764 ;
;    Cell                ;       ; 2     ; 0.504       ; 20         ; 0.000 ; 0.504 ;
;    uTco                ;       ; 1     ; 0.254       ; 10         ; 0.254 ; 0.254 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 2     ; 2.117       ; 63         ; 0.000 ; 2.117 ;
;    Cell                ;       ; 3     ; 1.237       ; 37         ; 0.000 ; 1.087 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                                    ;
+----------+---------+----+------+--------+---------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location            ; Element Type     ; Element                                                                                                                                                           ;
+----------+---------+----+------+--------+---------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 40.000   ; 40.000  ;    ;      ;        ;                     ;                  ; launch edge time                                                                                                                                                  ;
; 41.140   ; 1.140   ;    ;      ;        ;                     ;                  ; clock path                                                                                                                                                        ;
;   40.000 ;   0.000 ;    ;      ;        ;                     ;                  ; source latency                                                                                                                                                    ;
;   40.000 ;   0.000 ;    ;      ; 1      ; PIN_DC22            ; I/O pad          ; config_clk                                                                                                                                                        ;
;   40.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input|i                                                                                                                                                ;
;   40.150 ;   0.150 ; RR ; CELL ; 2      ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input|o                                                                                                                                                ;
;   40.821 ;   0.671 ; RR ; CELL ; 1      ; IOPLL_X173_Y0_N303  ; IOPLL            ; board_inst|kernel_clk_gen|kernel_clk_gen|kernel_pll|tennm_pll|refclk[2]                                                                                           ;
;   40.949 ;   0.128 ; RR ; CELL ; 2      ; IOPLL_X173_Y0_N303  ; IOPLL            ; board_inst|kernel_clk_gen|kernel_clk_gen|kernel_pll|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0] ;
;   41.061 ;   0.112 ; RR ; CELL ; 1      ; IOPLL_X173_Y0_N303  ; IOPLL            ; board_inst|kernel_clk_gen|kernel_clk_gen|kernel_pll|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk ;
;   41.061 ;   0.000 ; RR ; CELL ; 1      ; IOPLL_X173_Y0_N303  ; IOPLL            ; board_inst|kernel_clk_gen|kernel_clk_gen|kernel_pll|tennm_pll~ncntr_reg                                                                                           ;
;   41.140 ;   0.079 ; FF ; uTco ; 3      ; IOPLL_X173_Y0_N303  ; IOPLL            ; board_inst|kernel_clk_gen|kernel_clk_gen|kernel_pll|tennm_pll~pllnout                                                                                             ;
;   41.140 ;   0.000 ; FR ; CELL ; 2      ; IOPLL_X173_Y0_N303  ; IOPLL            ; board_inst|kernel_clk_gen|kernel_clk_gen|kernel_pll|tennm_pll~pll_e_reg__nff                                                                                      ;
; 43.662   ; 2.522   ;    ;      ;        ;                     ;                  ; data path                                                                                                                                                         ;
;   41.394 ;   0.254 ; RR ; uTco ; 1      ; IOPLL_X173_Y0_N303  ; IOPLL            ; board_inst|kernel_clk_gen|kernel_clk_gen|kernel_pll|tennm_pll|lock                                                                                                ;
;   41.898 ;   0.504 ; RR ; CELL ; 1      ; IOPLL_X173_Y0_N303  ; IOPLL            ; board_inst|kernel_clk_gen|kernel_clk_gen|kernel_pll|tennm_pll~fmio96fs_wr/s1235_0_25__vio_lab_core_periphery__p2c[5]                                              ;
;   43.662 ;   1.764 ; RR ; IC   ; 1      ; FF_X25_Y10_N25      ; ALM Register     ; board_inst|kernel_clk_gen|kernel_clk_gen|pll_lock_avs|locked|d                                                                                                    ;
;   43.662 ;   0.000 ; RR ; CELL ; 1      ; FF_X25_Y10_N25      ; ALM Register     ; board_inst|kernel_clk_gen|kernel_clk_gen|pll_lock_avs|locked                                                                                                      ;
+----------+---------+----+------+--------+---------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                     ;
+----------+----------+----+------+--------+---------------------+------------------+--------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location            ; Element Type     ; Element                                                            ;
+----------+----------+----+------+--------+---------------------+------------------+--------------------------------------------------------------------+
; 40.000   ; 40.000   ;    ;      ;        ;                     ;                  ; latch edge time                                                    ;
; 43.331   ; 3.331    ;    ;      ;        ;                     ;                  ; clock path                                                         ;
;   40.000 ;   0.000  ;    ;      ;        ;                     ;                  ; source latency                                                     ;
;   40.000 ;   0.000  ;    ;      ; 1      ; PIN_DC22            ; I/O pad          ; config_clk                                                         ;
;   40.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input|i                                                 ;
;   40.150 ;   0.150  ; RR ; CELL ; 2      ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input|o                                                 ;
;   41.237 ;   1.087  ; RR ; CELL ; 1669   ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input~fmio96fs_wr/m27_0_29__io12buf2_to_iopll__ioclkin2 ;
;   43.354 ;   2.117  ; RR ; IC   ; 1      ; FF_X25_Y10_N25      ; ALM Register     ; board_inst|kernel_clk_gen|kernel_clk_gen|pll_lock_avs|locked|clk   ;
;   43.354 ;   0.000  ; RR ; CELL ; 1      ; FF_X25_Y10_N25      ; ALM Register     ; board_inst|kernel_clk_gen|kernel_clk_gen|pll_lock_avs|locked       ;
;   43.331 ;   -0.023 ;    ;      ;        ;                     ;                  ; advanced clock effects                                             ;
; 43.681   ; 0.350    ;    ;      ;        ;                     ;                  ; clock uncertainty                                                  ;
; 43.772   ; 0.091    ;    ; uTh  ; 1      ; FF_X25_Y10_N25      ; ALM Register     ; board_inst|kernel_clk_gen|kernel_clk_gen|pll_lock_avs|locked       ;
+----------+----------+----+------+--------+---------------------+------------------+--------------------------------------------------------------------+


Path #2: Hold slack is 0.040 
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                          ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                               ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|wr_addr_inst|addr_lo_wrap_n                                       ;
; To Node                         ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|GEN_RAM.GEN_MLAB.altdpram_component|auto_generated|lutrama37~reg0 ;
; Launch Clock                    ; config_clk                                                                                                                          ;
; Latch Clock                     ; config_clk                                                                                                                          ;
; Data Arrival Time               ; 3.216                                                                                                                               ;
; Data Required Time              ; 3.176                                                                                                                               ;
; Slack                           ; 0.040                                                                                                                               ;
; Worst-Case Operating Conditions ; Fast vid2a 0C Model                                                                                                                 ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.028 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.207 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 2     ; 1.904       ; 63         ; 0.000 ; 1.904 ;
;    Cell                ;       ; 3     ; 1.105       ; 37         ; 0.000 ; 0.955 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.077       ; 37         ; 0.077 ; 0.077 ;
;    Cell                ;       ; 1     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    uTco                ;       ; 1     ; 0.130       ; 63         ; 0.130 ; 0.130 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 2     ; 2.113       ; 63         ; 0.000 ; 2.113 ;
;    Cell                ;       ; 3     ; 1.237       ; 37         ; 0.000 ; 1.087 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                             ;
+---------+---------+----+------+--------+---------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location            ; Element Type     ; Element                                                                                                                                     ;
+---------+---------+----+------+--------+---------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                     ;                  ; launch edge time                                                                                                                            ;
; 3.009   ; 3.009   ;    ;      ;        ;                     ;                  ; clock path                                                                                                                                  ;
;   0.000 ;   0.000 ;    ;      ;        ;                     ;                  ; source latency                                                                                                                              ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_DC22            ; I/O pad          ; config_clk                                                                                                                                  ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input|i                                                                                                                          ;
;   0.150 ;   0.150 ; RR ; CELL ; 2      ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input|o                                                                                                                          ;
;   1.105 ;   0.955 ; RR ; CELL ; 1669   ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input~fmio96fs_wr/m27_0_29__io12buf2_to_iopll__ioclkin2                                                                          ;
;   3.009 ;   1.904 ; RR ; IC   ; 1      ; FF_X26_Y13_N1       ; ALM Register     ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|wr_addr_inst|addr_lo_wrap_n|clk                                           ;
;   3.009 ;   0.000 ; RR ; CELL ; 1      ; FF_X26_Y13_N1       ; ALM Register     ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|wr_addr_inst|addr_lo_wrap_n                                               ;
; 3.216   ; 0.207   ;    ;      ;        ;                     ;                  ; data path                                                                                                                                   ;
;   3.139 ;   0.130 ; FF ; uTco ; 5      ; FF_X26_Y13_N1       ; ALM Register     ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|wr_addr_inst|addr_lo_wrap_n|q                                             ;
;   3.216 ;   0.077 ; FF ; IC   ; 1      ; MLABCELL_X26_Y14_N6 ; MLAB cell        ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|GEN_RAM.GEN_MLAB.altdpram_component|auto_generated|lutrama37|portaaddr[0] ;
;   3.216 ;   0.000 ; FF ; CELL ; 0      ; MLABCELL_X26_Y14_N6 ; MLAB cell        ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|GEN_RAM.GEN_MLAB.altdpram_component|auto_generated|lutrama37~reg0         ;
+---------+---------+----+------+--------+---------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                     ;
+---------+----------+----+------+--------+---------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location            ; Element Type     ; Element                                                                                                                             ;
+---------+----------+----+------+--------+---------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                     ;                  ; latch edge time                                                                                                                     ;
; 3.037   ; 3.037    ;    ;      ;        ;                     ;                  ; clock path                                                                                                                          ;
;   0.000 ;   0.000  ;    ;      ;        ;                     ;                  ; source latency                                                                                                                      ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_DC22            ; I/O pad          ; config_clk                                                                                                                          ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input|i                                                                                                                  ;
;   0.150 ;   0.150  ; RR ; CELL ; 2      ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input|o                                                                                                                  ;
;   1.237 ;   1.087  ; RR ; CELL ; 1669   ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input~fmio96fs_wr/m27_0_29__io12buf2_to_iopll__ioclkin2                                                                  ;
;   3.350 ;   2.113  ; RR ; IC   ; 1      ; MLABCELL_X26_Y14_N6 ; MLAB cell        ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|GEN_RAM.GEN_MLAB.altdpram_component|auto_generated|lutrama37|clk0 ;
;   3.350 ;   0.000  ; RR ; CELL ; 0      ; MLABCELL_X26_Y14_N6 ; MLAB cell        ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|GEN_RAM.GEN_MLAB.altdpram_component|auto_generated|lutrama37~reg0 ;
;   3.043 ;   -0.307 ;    ;      ;        ;                     ;                  ; clock pessimism removed                                                                                                             ;
;   3.037 ;   -0.006 ;    ;      ;        ;                     ;                  ; advanced clock effects                                                                                                              ;
; 3.037   ; 0.000    ;    ;      ;        ;                     ;                  ; clock uncertainty                                                                                                                   ;
; 3.176   ; 0.139    ;    ; uTh  ; 0      ; MLABCELL_X26_Y14_N6 ; MLAB cell        ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|GEN_RAM.GEN_MLAB.altdpram_component|auto_generated|lutrama37~reg0 ;
+---------+----------+----+------+--------+---------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------+


Path #3: Hold slack is 0.040 
===============================================================================
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                         ;
+---------------------------------+------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                              ;
+---------------------------------+------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|wr_addr_inst|addr_lo_wrap_n                                      ;
; To Node                         ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|GEN_RAM.GEN_MLAB.altdpram_component|auto_generated|lutrama0~reg0 ;
; Launch Clock                    ; config_clk                                                                                                                         ;
; Latch Clock                     ; config_clk                                                                                                                         ;
; Data Arrival Time               ; 3.216                                                                                                                              ;
; Data Required Time              ; 3.176                                                                                                                              ;
; Slack                           ; 0.040                                                                                                                              ;
; Worst-Case Operating Conditions ; Fast vid2a 0C Model                                                                                                                ;
+---------------------------------+------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.028 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.207 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 2     ; 1.904       ; 63         ; 0.000 ; 1.904 ;
;    Cell                ;       ; 3     ; 1.105       ; 37         ; 0.000 ; 0.955 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.077       ; 37         ; 0.077 ; 0.077 ;
;    Cell                ;       ; 1     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    uTco                ;       ; 1     ; 0.130       ; 63         ; 0.130 ; 0.130 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 2     ; 2.113       ; 63         ; 0.000 ; 2.113 ;
;    Cell                ;       ; 3     ; 1.237       ; 37         ; 0.000 ; 1.087 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                            ;
+---------+---------+----+------+--------+---------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location            ; Element Type     ; Element                                                                                                                                    ;
+---------+---------+----+------+--------+---------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                     ;                  ; launch edge time                                                                                                                           ;
; 3.009   ; 3.009   ;    ;      ;        ;                     ;                  ; clock path                                                                                                                                 ;
;   0.000 ;   0.000 ;    ;      ;        ;                     ;                  ; source latency                                                                                                                             ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_DC22            ; I/O pad          ; config_clk                                                                                                                                 ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input|i                                                                                                                         ;
;   0.150 ;   0.150 ; RR ; CELL ; 2      ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input|o                                                                                                                         ;
;   1.105 ;   0.955 ; RR ; CELL ; 1669   ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input~fmio96fs_wr/m27_0_29__io12buf2_to_iopll__ioclkin2                                                                         ;
;   3.009 ;   1.904 ; RR ; IC   ; 1      ; FF_X26_Y13_N1       ; ALM Register     ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|wr_addr_inst|addr_lo_wrap_n|clk                                          ;
;   3.009 ;   0.000 ; RR ; CELL ; 1      ; FF_X26_Y13_N1       ; ALM Register     ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|wr_addr_inst|addr_lo_wrap_n                                              ;
; 3.216   ; 0.207   ;    ;      ;        ;                     ;                  ; data path                                                                                                                                  ;
;   3.139 ;   0.130 ; FF ; uTco ; 5      ; FF_X26_Y13_N1       ; ALM Register     ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|wr_addr_inst|addr_lo_wrap_n|q                                            ;
;   3.216 ;   0.077 ; FF ; IC   ; 1      ; MLABCELL_X26_Y14_N0 ; MLAB cell        ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|GEN_RAM.GEN_MLAB.altdpram_component|auto_generated|lutrama0|portaaddr[0] ;
;   3.216 ;   0.000 ; FF ; CELL ; 0      ; MLABCELL_X26_Y14_N0 ; MLAB cell        ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|GEN_RAM.GEN_MLAB.altdpram_component|auto_generated|lutrama0~reg0         ;
+---------+---------+----+------+--------+---------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                    ;
+---------+----------+----+------+--------+---------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location            ; Element Type     ; Element                                                                                                                            ;
+---------+----------+----+------+--------+---------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                     ;                  ; latch edge time                                                                                                                    ;
; 3.037   ; 3.037    ;    ;      ;        ;                     ;                  ; clock path                                                                                                                         ;
;   0.000 ;   0.000  ;    ;      ;        ;                     ;                  ; source latency                                                                                                                     ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_DC22            ; I/O pad          ; config_clk                                                                                                                         ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input|i                                                                                                                 ;
;   0.150 ;   0.150  ; RR ; CELL ; 2      ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input|o                                                                                                                 ;
;   1.237 ;   1.087  ; RR ; CELL ; 1669   ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input~fmio96fs_wr/m27_0_29__io12buf2_to_iopll__ioclkin2                                                                 ;
;   3.350 ;   2.113  ; RR ; IC   ; 1      ; MLABCELL_X26_Y14_N0 ; MLAB cell        ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|GEN_RAM.GEN_MLAB.altdpram_component|auto_generated|lutrama0|clk0 ;
;   3.350 ;   0.000  ; RR ; CELL ; 0      ; MLABCELL_X26_Y14_N0 ; MLAB cell        ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|GEN_RAM.GEN_MLAB.altdpram_component|auto_generated|lutrama0~reg0 ;
;   3.043 ;   -0.307 ;    ;      ;        ;                     ;                  ; clock pessimism removed                                                                                                            ;
;   3.037 ;   -0.006 ;    ;      ;        ;                     ;                  ; advanced clock effects                                                                                                             ;
; 3.037   ; 0.000    ;    ;      ;        ;                     ;                  ; clock uncertainty                                                                                                                  ;
; 3.176   ; 0.139    ;    ; uTh  ; 0      ; MLABCELL_X26_Y14_N0 ; MLAB cell        ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|GEN_RAM.GEN_MLAB.altdpram_component|auto_generated|lutrama0~reg0 ;
+---------+----------+----+------+--------+---------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------+


Path #4: Hold slack is 0.043 
===============================================================================
+--------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                               ;
+---------------------------------+----------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                    ;
+---------------------------------+----------------------------------------------------------------------------------------------------------+
; From Node                       ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|agent_pipeline_003|gen_inst[0].core|data1[21] ;
; To Node                         ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|mux_pipeline_006|gen_inst[0].core|data1[21]   ;
; Launch Clock                    ; config_clk                                                                                               ;
; Latch Clock                     ; config_clk                                                                                               ;
; Data Arrival Time               ; 3.217                                                                                                    ;
; Data Required Time              ; 3.174                                                                                                    ;
; Slack                           ; 0.043                                                                                                    ;
; Worst-Case Operating Conditions ; Fast vid2a 0C Model                                                                                      ;
+---------------------------------+----------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.026 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.213 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 2     ; 1.899       ; 63         ; 0.000 ; 1.899 ;
;    Cell                ;       ; 3     ; 1.105       ; 37         ; 0.000 ; 0.955 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.076       ; 36         ; 0.076 ; 0.076 ;
;    Cell                ;       ; 1     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    uTco                ;       ; 1     ; 0.137       ; 64         ; 0.137 ; 0.137 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 2     ; 2.106       ; 63         ; 0.000 ; 2.106 ;
;    Cell                ;       ; 3     ; 1.237       ; 37         ; 0.000 ; 1.087 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                     ;
+---------+---------+----+------+--------+--------------------------------------------+------------------+--------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location                                   ; Element Type     ; Element                                                                                                      ;
+---------+---------+----+------+--------+--------------------------------------------+------------------+--------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                                            ;                  ; launch edge time                                                                                             ;
; 3.004   ; 3.004   ;    ;      ;        ;                                            ;                  ; clock path                                                                                                   ;
;   0.000 ;   0.000 ;    ;      ;        ;                                            ;                  ; source latency                                                                                               ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_DC22                                   ; I/O pad          ; config_clk                                                                                                   ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X172_Y0_N376                        ; I/O input buffer ; config_clk~input|i                                                                                           ;
;   0.150 ;   0.150 ; RR ; CELL ; 2      ; IOIBUF_X172_Y0_N376                        ; I/O input buffer ; config_clk~input|o                                                                                           ;
;   1.105 ;   0.955 ; RR ; CELL ; 1669   ; IOIBUF_X172_Y0_N376                        ; I/O input buffer ; config_clk~input~fmio96fs_wr/m27_0_29__io12buf2_to_iopll__ioclkin2                                           ;
;   3.004 ;   1.899 ; RR ; IC   ; 1      ; FF_X26_Y15_N17                             ; ALM Register     ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|agent_pipeline_003|gen_inst[0].core|data1[21]|clk ;
;   3.004 ;   0.000 ; RR ; CELL ; 1      ; FF_X26_Y15_N17                             ; ALM Register     ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|agent_pipeline_003|gen_inst[0].core|data1[21]     ;
; 3.217   ; 0.213   ;    ;      ;        ;                                            ;                  ; data path                                                                                                    ;
;   3.141 ;   0.137 ; FF ; uTco ; 1      ; FF_X26_Y15_N17                             ; ALM Register     ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|agent_pipeline_003|gen_inst[0].core|data1[21]|q   ;
;   3.217 ;   0.076 ; FR ; IC   ; 1      ; BLOCK_INPUT_MUX_PASSTHROUGH_X26_Y17_N0_I22 ; Hyper-Register   ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|mux_pipeline_006|gen_inst[0].core|data1[21]|d     ;
;   3.217 ;   0.000 ; RR ; CELL ; 1      ; BLOCK_INPUT_MUX_PASSTHROUGH_X26_Y17_N0_I22 ; Hyper-Register   ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|mux_pipeline_006|gen_inst[0].core|data1[21]       ;
+---------+---------+----+------+--------+--------------------------------------------+------------------+--------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                   ;
+---------+----------+----+------+--------+--------------------------------------------+------------------+------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location                                   ; Element Type     ; Element                                                                                                    ;
+---------+----------+----+------+--------+--------------------------------------------+------------------+------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                                            ;                  ; latch edge time                                                                                            ;
; 3.030   ; 3.030    ;    ;      ;        ;                                            ;                  ; clock path                                                                                                 ;
;   0.000 ;   0.000  ;    ;      ;        ;                                            ;                  ; source latency                                                                                             ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_DC22                                   ; I/O pad          ; config_clk                                                                                                 ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X172_Y0_N376                        ; I/O input buffer ; config_clk~input|i                                                                                         ;
;   0.150 ;   0.150  ; RR ; CELL ; 2      ; IOIBUF_X172_Y0_N376                        ; I/O input buffer ; config_clk~input|o                                                                                         ;
;   1.237 ;   1.087  ; RR ; CELL ; 1669   ; IOIBUF_X172_Y0_N376                        ; I/O input buffer ; config_clk~input~fmio96fs_wr/m27_0_29__io12buf2_to_iopll__ioclkin2                                         ;
;   3.343 ;   2.106  ; RR ; IC   ; 1      ; BLOCK_INPUT_MUX_PASSTHROUGH_X26_Y17_N0_I22 ; Hyper-Register   ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|mux_pipeline_006|gen_inst[0].core|data1[21]|clk ;
;   3.343 ;   0.000  ; RR ; CELL ; 1      ; BLOCK_INPUT_MUX_PASSTHROUGH_X26_Y17_N0_I22 ; Hyper-Register   ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|mux_pipeline_006|gen_inst[0].core|data1[21]     ;
;   3.036 ;   -0.307 ;    ;      ;        ;                                            ;                  ; clock pessimism removed                                                                                    ;
;   3.030 ;   -0.006 ;    ;      ;        ;                                            ;                  ; advanced clock effects                                                                                     ;
; 3.030   ; 0.000    ;    ;      ;        ;                                            ;                  ; clock uncertainty                                                                                          ;
; 3.174   ; 0.144    ;    ; uTh  ; 1      ; BLOCK_INPUT_MUX_PASSTHROUGH_X26_Y17_N0_I22 ; Hyper-Register   ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|mux_pipeline_006|gen_inst[0].core|data1[21]     ;
+---------+----------+----+------+--------+--------------------------------------------+------------------+------------------------------------------------------------------------------------------------------------+


Path #5: Hold slack is 0.054 
===============================================================================
+--------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                               ;
+---------------------------------+----------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                    ;
+---------------------------------+----------------------------------------------------------------------------------------------------------+
; From Node                       ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|agent_pipeline_003|gen_inst[0].core|data1[20] ;
; To Node                         ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|mux_pipeline_006|gen_inst[0].core|data1[20]   ;
; Launch Clock                    ; config_clk                                                                                               ;
; Latch Clock                     ; config_clk                                                                                               ;
; Data Arrival Time               ; 3.226                                                                                                    ;
; Data Required Time              ; 3.172                                                                                                    ;
; Slack                           ; 0.054                                                                                                    ;
; Worst-Case Operating Conditions ; Fast vid2a 0C Model                                                                                      ;
+---------------------------------+----------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.028 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.223 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 2     ; 1.898       ; 63         ; 0.000 ; 1.898 ;
;    Cell                ;       ; 3     ; 1.105       ; 37         ; 0.000 ; 0.955 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.088       ; 39         ; 0.088 ; 0.088 ;
;    Cell                ;       ; 1     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    uTco                ;       ; 1     ; 0.135       ; 61         ; 0.135 ; 0.135 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 2     ; 2.107       ; 63         ; 0.000 ; 2.107 ;
;    Cell                ;       ; 3     ; 1.237       ; 37         ; 0.000 ; 1.087 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                     ;
+---------+---------+----+------+--------+--------------------------------------------+------------------+--------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location                                   ; Element Type     ; Element                                                                                                      ;
+---------+---------+----+------+--------+--------------------------------------------+------------------+--------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                                            ;                  ; launch edge time                                                                                             ;
; 3.003   ; 3.003   ;    ;      ;        ;                                            ;                  ; clock path                                                                                                   ;
;   0.000 ;   0.000 ;    ;      ;        ;                                            ;                  ; source latency                                                                                               ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_DC22                                   ; I/O pad          ; config_clk                                                                                                   ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X172_Y0_N376                        ; I/O input buffer ; config_clk~input|i                                                                                           ;
;   0.150 ;   0.150 ; RR ; CELL ; 2      ; IOIBUF_X172_Y0_N376                        ; I/O input buffer ; config_clk~input|o                                                                                           ;
;   1.105 ;   0.955 ; RR ; CELL ; 1669   ; IOIBUF_X172_Y0_N376                        ; I/O input buffer ; config_clk~input~fmio96fs_wr/m27_0_29__io12buf2_to_iopll__ioclkin2                                           ;
;   3.003 ;   1.898 ; RR ; IC   ; 1      ; FF_X25_Y16_N59                             ; ALM Register     ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|agent_pipeline_003|gen_inst[0].core|data1[20]|clk ;
;   3.003 ;   0.000 ; RR ; CELL ; 1      ; FF_X25_Y16_N59                             ; ALM Register     ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|agent_pipeline_003|gen_inst[0].core|data1[20]     ;
; 3.226   ; 0.223   ;    ;      ;        ;                                            ;                  ; data path                                                                                                    ;
;   3.138 ;   0.135 ; FF ; uTco ; 1      ; FF_X25_Y16_N59                             ; ALM Register     ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|agent_pipeline_003|gen_inst[0].core|data1[20]|q   ;
;   3.226 ;   0.088 ; FR ; IC   ; 1      ; BLOCK_INPUT_MUX_PASSTHROUGH_X25_Y17_N0_I13 ; Hyper-Register   ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|mux_pipeline_006|gen_inst[0].core|data1[20]|d     ;
;   3.226 ;   0.000 ; RR ; CELL ; 1      ; BLOCK_INPUT_MUX_PASSTHROUGH_X25_Y17_N0_I13 ; Hyper-Register   ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|mux_pipeline_006|gen_inst[0].core|data1[20]       ;
+---------+---------+----+------+--------+--------------------------------------------+------------------+--------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                   ;
+---------+----------+----+------+--------+--------------------------------------------+------------------+------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location                                   ; Element Type     ; Element                                                                                                    ;
+---------+----------+----+------+--------+--------------------------------------------+------------------+------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                                            ;                  ; latch edge time                                                                                            ;
; 3.031   ; 3.031    ;    ;      ;        ;                                            ;                  ; clock path                                                                                                 ;
;   0.000 ;   0.000  ;    ;      ;        ;                                            ;                  ; source latency                                                                                             ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_DC22                                   ; I/O pad          ; config_clk                                                                                                 ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X172_Y0_N376                        ; I/O input buffer ; config_clk~input|i                                                                                         ;
;   0.150 ;   0.150  ; RR ; CELL ; 2      ; IOIBUF_X172_Y0_N376                        ; I/O input buffer ; config_clk~input|o                                                                                         ;
;   1.237 ;   1.087  ; RR ; CELL ; 1669   ; IOIBUF_X172_Y0_N376                        ; I/O input buffer ; config_clk~input~fmio96fs_wr/m27_0_29__io12buf2_to_iopll__ioclkin2                                         ;
;   3.344 ;   2.107  ; RR ; IC   ; 1      ; BLOCK_INPUT_MUX_PASSTHROUGH_X25_Y17_N0_I13 ; Hyper-Register   ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|mux_pipeline_006|gen_inst[0].core|data1[20]|clk ;
;   3.344 ;   0.000  ; RR ; CELL ; 1      ; BLOCK_INPUT_MUX_PASSTHROUGH_X25_Y17_N0_I13 ; Hyper-Register   ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|mux_pipeline_006|gen_inst[0].core|data1[20]     ;
;   3.037 ;   -0.307 ;    ;      ;        ;                                            ;                  ; clock pessimism removed                                                                                    ;
;   3.031 ;   -0.006 ;    ;      ;        ;                                            ;                  ; advanced clock effects                                                                                     ;
; 3.031   ; 0.000    ;    ;      ;        ;                                            ;                  ; clock uncertainty                                                                                          ;
; 3.172   ; 0.141    ;    ; uTh  ; 1      ; BLOCK_INPUT_MUX_PASSTHROUGH_X25_Y17_N0_I13 ; Hyper-Register   ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|mux_pipeline_006|gen_inst[0].core|data1[20]     ;
+---------+----------+----+------+--------+--------------------------------------------+------------------+------------------------------------------------------------------------------------------------------------+


----------------
; Command Info ;
----------------
Report Timing: Found 5 hold paths (1 violated).  Worst case slack is -0.232 

Tcl Command:
    report_timing -append -hold -file top.failing_paths.rpt -panel_name {$clock_name $analysis_display_name $operating_conditions_display_name} -to_clock [get_clocks {config_clk}] -npaths 5 -detail full_path

Options:
    -to_clock [get_clocks {config_clk}] 
    -hold 
    -npaths 5 
    -detail full_path 
    -panel_name {$clock_name $analysis_display_name $operating_conditions_display_name} 
    -file {top.failing_paths.rpt} 
    -append 

Snapshot:
    final

Delay Model:
    Fast vid2a 100C Model

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Summary of Paths                                                                                                                                                                                                                                                                                                                                                                          ;
+--------+----------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                ; To Node                                                                                                                             ; Launch Clock                                                             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+
; -0.232 ; board_inst|kernel_clk_gen|kernel_clk_gen|kernel_pll|tennm_pll~pll_e_reg__nff                             ; board_inst|kernel_clk_gen|kernel_clk_gen|pll_lock_avs|locked                                                                        ; board_inst|kernel_clk_gen|kernel_clk_gen|kernel_pll_n_cnt_clk (INVERTED) ; config_clk  ; 0.000        ; 2.576      ; 2.788      ;
; 0.042  ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|wr_addr_inst|addr_lo_wrap_n            ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|GEN_RAM.GEN_MLAB.altdpram_component|auto_generated|lutrama37~reg0 ; config_clk                                                               ; config_clk  ; 0.000        ; 0.029      ; 0.217      ;
; 0.042  ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|wr_addr_inst|addr_lo_wrap_n            ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|GEN_RAM.GEN_MLAB.altdpram_component|auto_generated|lutrama0~reg0  ; config_clk                                                               ; config_clk  ; 0.000        ; 0.029      ; 0.217      ;
; 0.046  ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|agent_pipeline_003|gen_inst[0].core|data1[21] ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|mux_pipeline_006|gen_inst[0].core|data1[21]                              ; config_clk                                                               ; config_clk  ; 0.000        ; 0.026      ; 0.222      ;
; 0.058  ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|agent_pipeline_003|gen_inst[0].core|data1[20] ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|mux_pipeline_006|gen_inst[0].core|data1[20]                              ; config_clk                                                               ; config_clk  ; 0.000        ; 0.028      ; 0.233      ;
+--------+----------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+

Path #1: Hold slack is -0.232 (VIOLATED)
===============================================================================
+----------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                   ;
+---------------------------------+------------------------------------------------------------------------------+
; Property                        ; Value                                                                        ;
+---------------------------------+------------------------------------------------------------------------------+
; From Node                       ; board_inst|kernel_clk_gen|kernel_clk_gen|kernel_pll|tennm_pll~pll_e_reg__nff ;
; To Node                         ; board_inst|kernel_clk_gen|kernel_clk_gen|pll_lock_avs|locked                 ;
; Launch Clock                    ; board_inst|kernel_clk_gen|kernel_clk_gen|kernel_pll_n_cnt_clk (INVERTED)     ;
; Latch Clock                     ; config_clk                                                                   ;
; Data Arrival Time               ; 44.101                                                                       ;
; Data Required Time              ; 44.333                                                                       ;
; Slack                           ; -0.232 (VIOLATED)                                                            ;
; Worst-Case Operating Conditions ; Fast vid2a 100C Model                                                        ;
+---------------------------------+------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 2.576 ;       ;             ;            ;       ;       ;
; Data Delay             ; 2.788 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    Cell                ;       ; 6     ; 1.226       ; 93         ; 0.000 ; 0.808 ;
;    uTco                ;       ; 1     ; 0.087       ; 7          ; 0.087 ; 0.087 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 1.948       ; 70         ; 1.948 ; 1.948 ;
;    Cell                ;       ; 2     ; 0.564       ; 20         ; 0.000 ; 0.564 ;
;    uTco                ;       ; 1     ; 0.276       ; 10         ; 0.276 ; 0.276 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 2     ; 2.479       ; 63         ; 0.000 ; 2.479 ;
;    Cell                ;       ; 3     ; 1.436       ; 37         ; 0.000 ; 1.286 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                                    ;
+----------+---------+----+------+--------+---------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location            ; Element Type     ; Element                                                                                                                                                           ;
+----------+---------+----+------+--------+---------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 40.000   ; 40.000  ;    ;      ;        ;                     ;                  ; launch edge time                                                                                                                                                  ;
; 41.313   ; 1.313   ;    ;      ;        ;                     ;                  ; clock path                                                                                                                                                        ;
;   40.000 ;   0.000 ;    ;      ;        ;                     ;                  ; source latency                                                                                                                                                    ;
;   40.000 ;   0.000 ;    ;      ; 1      ; PIN_DC22            ; I/O pad          ; config_clk                                                                                                                                                        ;
;   40.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input|i                                                                                                                                                ;
;   40.150 ;   0.150 ; RR ; CELL ; 2      ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input|o                                                                                                                                                ;
;   40.958 ;   0.808 ; RR ; CELL ; 1      ; IOPLL_X173_Y0_N303  ; IOPLL            ; board_inst|kernel_clk_gen|kernel_clk_gen|kernel_pll|tennm_pll|refclk[2]                                                                                           ;
;   41.107 ;   0.149 ; RR ; CELL ; 2      ; IOPLL_X173_Y0_N303  ; IOPLL            ; board_inst|kernel_clk_gen|kernel_clk_gen|kernel_pll|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0] ;
;   41.226 ;   0.119 ; RR ; CELL ; 1      ; IOPLL_X173_Y0_N303  ; IOPLL            ; board_inst|kernel_clk_gen|kernel_clk_gen|kernel_pll|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk ;
;   41.226 ;   0.000 ; RR ; CELL ; 1      ; IOPLL_X173_Y0_N303  ; IOPLL            ; board_inst|kernel_clk_gen|kernel_clk_gen|kernel_pll|tennm_pll~ncntr_reg                                                                                           ;
;   41.313 ;   0.087 ; FF ; uTco ; 3      ; IOPLL_X173_Y0_N303  ; IOPLL            ; board_inst|kernel_clk_gen|kernel_clk_gen|kernel_pll|tennm_pll~pllnout                                                                                             ;
;   41.313 ;   0.000 ; FR ; CELL ; 2      ; IOPLL_X173_Y0_N303  ; IOPLL            ; board_inst|kernel_clk_gen|kernel_clk_gen|kernel_pll|tennm_pll~pll_e_reg__nff                                                                                      ;
; 44.101   ; 2.788   ;    ;      ;        ;                     ;                  ; data path                                                                                                                                                         ;
;   41.589 ;   0.276 ; RR ; uTco ; 1      ; IOPLL_X173_Y0_N303  ; IOPLL            ; board_inst|kernel_clk_gen|kernel_clk_gen|kernel_pll|tennm_pll|lock                                                                                                ;
;   42.153 ;   0.564 ; RR ; CELL ; 1      ; IOPLL_X173_Y0_N303  ; IOPLL            ; board_inst|kernel_clk_gen|kernel_clk_gen|kernel_pll|tennm_pll~fmio96fs_wr/s1235_0_25__vio_lab_core_periphery__p2c[5]                                              ;
;   44.101 ;   1.948 ; RR ; IC   ; 1      ; FF_X25_Y10_N25      ; ALM Register     ; board_inst|kernel_clk_gen|kernel_clk_gen|pll_lock_avs|locked|d                                                                                                    ;
;   44.101 ;   0.000 ; RR ; CELL ; 1      ; FF_X25_Y10_N25      ; ALM Register     ; board_inst|kernel_clk_gen|kernel_clk_gen|pll_lock_avs|locked                                                                                                      ;
+----------+---------+----+------+--------+---------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                     ;
+----------+----------+----+------+--------+---------------------+------------------+--------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location            ; Element Type     ; Element                                                            ;
+----------+----------+----+------+--------+---------------------+------------------+--------------------------------------------------------------------+
; 40.000   ; 40.000   ;    ;      ;        ;                     ;                  ; latch edge time                                                    ;
; 43.889   ; 3.889    ;    ;      ;        ;                     ;                  ; clock path                                                         ;
;   40.000 ;   0.000  ;    ;      ;        ;                     ;                  ; source latency                                                     ;
;   40.000 ;   0.000  ;    ;      ; 1      ; PIN_DC22            ; I/O pad          ; config_clk                                                         ;
;   40.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input|i                                                 ;
;   40.150 ;   0.150  ; RR ; CELL ; 2      ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input|o                                                 ;
;   41.436 ;   1.286  ; RR ; CELL ; 1669   ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input~fmio96fs_wr/m27_0_29__io12buf2_to_iopll__ioclkin2 ;
;   43.915 ;   2.479  ; RR ; IC   ; 1      ; FF_X25_Y10_N25      ; ALM Register     ; board_inst|kernel_clk_gen|kernel_clk_gen|pll_lock_avs|locked|clk   ;
;   43.915 ;   0.000  ; RR ; CELL ; 1      ; FF_X25_Y10_N25      ; ALM Register     ; board_inst|kernel_clk_gen|kernel_clk_gen|pll_lock_avs|locked       ;
;   43.889 ;   -0.026 ;    ;      ;        ;                     ;                  ; advanced clock effects                                             ;
; 44.239   ; 0.350    ;    ;      ;        ;                     ;                  ; clock uncertainty                                                  ;
; 44.333   ; 0.094    ;    ; uTh  ; 1      ; FF_X25_Y10_N25      ; ALM Register     ; board_inst|kernel_clk_gen|kernel_clk_gen|pll_lock_avs|locked       ;
+----------+----------+----+------+--------+---------------------+------------------+--------------------------------------------------------------------+


Path #2: Hold slack is 0.042 
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                          ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                               ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|wr_addr_inst|addr_lo_wrap_n                                       ;
; To Node                         ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|GEN_RAM.GEN_MLAB.altdpram_component|auto_generated|lutrama37~reg0 ;
; Launch Clock                    ; config_clk                                                                                                                          ;
; Latch Clock                     ; config_clk                                                                                                                          ;
; Data Arrival Time               ; 3.736                                                                                                                               ;
; Data Required Time              ; 3.694                                                                                                                               ;
; Slack                           ; 0.042                                                                                                                               ;
; Worst-Case Operating Conditions ; Fast vid2a 100C Model                                                                                                               ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.029 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.217 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 2     ; 2.241       ; 64         ; 0.000 ; 2.241 ;
;    Cell                ;       ; 3     ; 1.278       ; 36         ; 0.000 ; 1.128 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.081       ; 37         ; 0.081 ; 0.081 ;
;    Cell                ;       ; 1     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    uTco                ;       ; 1     ; 0.136       ; 63         ; 0.136 ; 0.136 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 2     ; 2.472       ; 63         ; 0.000 ; 2.472 ;
;    Cell                ;       ; 3     ; 1.436       ; 37         ; 0.000 ; 1.286 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                             ;
+---------+---------+----+------+--------+---------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location            ; Element Type     ; Element                                                                                                                                     ;
+---------+---------+----+------+--------+---------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                     ;                  ; launch edge time                                                                                                                            ;
; 3.519   ; 3.519   ;    ;      ;        ;                     ;                  ; clock path                                                                                                                                  ;
;   0.000 ;   0.000 ;    ;      ;        ;                     ;                  ; source latency                                                                                                                              ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_DC22            ; I/O pad          ; config_clk                                                                                                                                  ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input|i                                                                                                                          ;
;   0.150 ;   0.150 ; RR ; CELL ; 2      ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input|o                                                                                                                          ;
;   1.278 ;   1.128 ; RR ; CELL ; 1669   ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input~fmio96fs_wr/m27_0_29__io12buf2_to_iopll__ioclkin2                                                                          ;
;   3.519 ;   2.241 ; RR ; IC   ; 1      ; FF_X26_Y13_N1       ; ALM Register     ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|wr_addr_inst|addr_lo_wrap_n|clk                                           ;
;   3.519 ;   0.000 ; RR ; CELL ; 1      ; FF_X26_Y13_N1       ; ALM Register     ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|wr_addr_inst|addr_lo_wrap_n                                               ;
; 3.736   ; 0.217   ;    ;      ;        ;                     ;                  ; data path                                                                                                                                   ;
;   3.655 ;   0.136 ; FF ; uTco ; 5      ; FF_X26_Y13_N1       ; ALM Register     ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|wr_addr_inst|addr_lo_wrap_n|q                                             ;
;   3.736 ;   0.081 ; FF ; IC   ; 1      ; MLABCELL_X26_Y14_N6 ; MLAB cell        ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|GEN_RAM.GEN_MLAB.altdpram_component|auto_generated|lutrama37|portaaddr[0] ;
;   3.736 ;   0.000 ; FF ; CELL ; 0      ; MLABCELL_X26_Y14_N6 ; MLAB cell        ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|GEN_RAM.GEN_MLAB.altdpram_component|auto_generated|lutrama37~reg0         ;
+---------+---------+----+------+--------+---------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                     ;
+---------+----------+----+------+--------+---------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location            ; Element Type     ; Element                                                                                                                             ;
+---------+----------+----+------+--------+---------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                     ;                  ; latch edge time                                                                                                                     ;
; 3.548   ; 3.548    ;    ;      ;        ;                     ;                  ; clock path                                                                                                                          ;
;   0.000 ;   0.000  ;    ;      ;        ;                     ;                  ; source latency                                                                                                                      ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_DC22            ; I/O pad          ; config_clk                                                                                                                          ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input|i                                                                                                                  ;
;   0.150 ;   0.150  ; RR ; CELL ; 2      ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input|o                                                                                                                  ;
;   1.436 ;   1.286  ; RR ; CELL ; 1669   ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input~fmio96fs_wr/m27_0_29__io12buf2_to_iopll__ioclkin2                                                                  ;
;   3.908 ;   2.472  ; RR ; IC   ; 1      ; MLABCELL_X26_Y14_N6 ; MLAB cell        ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|GEN_RAM.GEN_MLAB.altdpram_component|auto_generated|lutrama37|clk0 ;
;   3.908 ;   0.000  ; RR ; CELL ; 0      ; MLABCELL_X26_Y14_N6 ; MLAB cell        ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|GEN_RAM.GEN_MLAB.altdpram_component|auto_generated|lutrama37~reg0 ;
;   3.555 ;   -0.353 ;    ;      ;        ;                     ;                  ; clock pessimism removed                                                                                                             ;
;   3.548 ;   -0.007 ;    ;      ;        ;                     ;                  ; advanced clock effects                                                                                                              ;
; 3.548   ; 0.000    ;    ;      ;        ;                     ;                  ; clock uncertainty                                                                                                                   ;
; 3.694   ; 0.146    ;    ; uTh  ; 0      ; MLABCELL_X26_Y14_N6 ; MLAB cell        ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|GEN_RAM.GEN_MLAB.altdpram_component|auto_generated|lutrama37~reg0 ;
+---------+----------+----+------+--------+---------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------+


Path #3: Hold slack is 0.042 
===============================================================================
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                         ;
+---------------------------------+------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                              ;
+---------------------------------+------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|wr_addr_inst|addr_lo_wrap_n                                      ;
; To Node                         ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|GEN_RAM.GEN_MLAB.altdpram_component|auto_generated|lutrama0~reg0 ;
; Launch Clock                    ; config_clk                                                                                                                         ;
; Latch Clock                     ; config_clk                                                                                                                         ;
; Data Arrival Time               ; 3.736                                                                                                                              ;
; Data Required Time              ; 3.694                                                                                                                              ;
; Slack                           ; 0.042                                                                                                                              ;
; Worst-Case Operating Conditions ; Fast vid2a 100C Model                                                                                                              ;
+---------------------------------+------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.029 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.217 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 2     ; 2.241       ; 64         ; 0.000 ; 2.241 ;
;    Cell                ;       ; 3     ; 1.278       ; 36         ; 0.000 ; 1.128 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.081       ; 37         ; 0.081 ; 0.081 ;
;    Cell                ;       ; 1     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    uTco                ;       ; 1     ; 0.136       ; 63         ; 0.136 ; 0.136 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 2     ; 2.472       ; 63         ; 0.000 ; 2.472 ;
;    Cell                ;       ; 3     ; 1.436       ; 37         ; 0.000 ; 1.286 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                            ;
+---------+---------+----+------+--------+---------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location            ; Element Type     ; Element                                                                                                                                    ;
+---------+---------+----+------+--------+---------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                     ;                  ; launch edge time                                                                                                                           ;
; 3.519   ; 3.519   ;    ;      ;        ;                     ;                  ; clock path                                                                                                                                 ;
;   0.000 ;   0.000 ;    ;      ;        ;                     ;                  ; source latency                                                                                                                             ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_DC22            ; I/O pad          ; config_clk                                                                                                                                 ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input|i                                                                                                                         ;
;   0.150 ;   0.150 ; RR ; CELL ; 2      ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input|o                                                                                                                         ;
;   1.278 ;   1.128 ; RR ; CELL ; 1669   ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input~fmio96fs_wr/m27_0_29__io12buf2_to_iopll__ioclkin2                                                                         ;
;   3.519 ;   2.241 ; RR ; IC   ; 1      ; FF_X26_Y13_N1       ; ALM Register     ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|wr_addr_inst|addr_lo_wrap_n|clk                                          ;
;   3.519 ;   0.000 ; RR ; CELL ; 1      ; FF_X26_Y13_N1       ; ALM Register     ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|wr_addr_inst|addr_lo_wrap_n                                              ;
; 3.736   ; 0.217   ;    ;      ;        ;                     ;                  ; data path                                                                                                                                  ;
;   3.655 ;   0.136 ; FF ; uTco ; 5      ; FF_X26_Y13_N1       ; ALM Register     ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|wr_addr_inst|addr_lo_wrap_n|q                                            ;
;   3.736 ;   0.081 ; FF ; IC   ; 1      ; MLABCELL_X26_Y14_N0 ; MLAB cell        ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|GEN_RAM.GEN_MLAB.altdpram_component|auto_generated|lutrama0|portaaddr[0] ;
;   3.736 ;   0.000 ; FF ; CELL ; 0      ; MLABCELL_X26_Y14_N0 ; MLAB cell        ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|GEN_RAM.GEN_MLAB.altdpram_component|auto_generated|lutrama0~reg0         ;
+---------+---------+----+------+--------+---------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                    ;
+---------+----------+----+------+--------+---------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location            ; Element Type     ; Element                                                                                                                            ;
+---------+----------+----+------+--------+---------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                     ;                  ; latch edge time                                                                                                                    ;
; 3.548   ; 3.548    ;    ;      ;        ;                     ;                  ; clock path                                                                                                                         ;
;   0.000 ;   0.000  ;    ;      ;        ;                     ;                  ; source latency                                                                                                                     ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_DC22            ; I/O pad          ; config_clk                                                                                                                         ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input|i                                                                                                                 ;
;   0.150 ;   0.150  ; RR ; CELL ; 2      ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input|o                                                                                                                 ;
;   1.436 ;   1.286  ; RR ; CELL ; 1669   ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input~fmio96fs_wr/m27_0_29__io12buf2_to_iopll__ioclkin2                                                                 ;
;   3.908 ;   2.472  ; RR ; IC   ; 1      ; MLABCELL_X26_Y14_N0 ; MLAB cell        ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|GEN_RAM.GEN_MLAB.altdpram_component|auto_generated|lutrama0|clk0 ;
;   3.908 ;   0.000  ; RR ; CELL ; 0      ; MLABCELL_X26_Y14_N0 ; MLAB cell        ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|GEN_RAM.GEN_MLAB.altdpram_component|auto_generated|lutrama0~reg0 ;
;   3.555 ;   -0.353 ;    ;      ;        ;                     ;                  ; clock pessimism removed                                                                                                            ;
;   3.548 ;   -0.007 ;    ;      ;        ;                     ;                  ; advanced clock effects                                                                                                             ;
; 3.548   ; 0.000    ;    ;      ;        ;                     ;                  ; clock uncertainty                                                                                                                  ;
; 3.694   ; 0.146    ;    ; uTh  ; 0      ; MLABCELL_X26_Y14_N0 ; MLAB cell        ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|GEN_RAM.GEN_MLAB.altdpram_component|auto_generated|lutrama0~reg0 ;
+---------+----------+----+------+--------+---------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------+


Path #4: Hold slack is 0.046 
===============================================================================
+--------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                               ;
+---------------------------------+----------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                    ;
+---------------------------------+----------------------------------------------------------------------------------------------------------+
; From Node                       ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|agent_pipeline_003|gen_inst[0].core|data1[21] ;
; To Node                         ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|mux_pipeline_006|gen_inst[0].core|data1[21]   ;
; Launch Clock                    ; config_clk                                                                                               ;
; Latch Clock                     ; config_clk                                                                                               ;
; Data Arrival Time               ; 3.734                                                                                                    ;
; Data Required Time              ; 3.688                                                                                                    ;
; Slack                           ; 0.046                                                                                                    ;
; Worst-Case Operating Conditions ; Fast vid2a 100C Model                                                                                    ;
+---------------------------------+----------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.026 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.222 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 2     ; 2.234       ; 64         ; 0.000 ; 2.234 ;
;    Cell                ;       ; 3     ; 1.278       ; 36         ; 0.000 ; 1.128 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.080       ; 36         ; 0.080 ; 0.080 ;
;    Cell                ;       ; 1     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    uTco                ;       ; 1     ; 0.142       ; 64         ; 0.142 ; 0.142 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 2     ; 2.462       ; 63         ; 0.000 ; 2.462 ;
;    Cell                ;       ; 3     ; 1.436       ; 37         ; 0.000 ; 1.286 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                     ;
+---------+---------+----+------+--------+--------------------------------------------+------------------+--------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location                                   ; Element Type     ; Element                                                                                                      ;
+---------+---------+----+------+--------+--------------------------------------------+------------------+--------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                                            ;                  ; launch edge time                                                                                             ;
; 3.512   ; 3.512   ;    ;      ;        ;                                            ;                  ; clock path                                                                                                   ;
;   0.000 ;   0.000 ;    ;      ;        ;                                            ;                  ; source latency                                                                                               ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_DC22                                   ; I/O pad          ; config_clk                                                                                                   ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X172_Y0_N376                        ; I/O input buffer ; config_clk~input|i                                                                                           ;
;   0.150 ;   0.150 ; RR ; CELL ; 2      ; IOIBUF_X172_Y0_N376                        ; I/O input buffer ; config_clk~input|o                                                                                           ;
;   1.278 ;   1.128 ; RR ; CELL ; 1669   ; IOIBUF_X172_Y0_N376                        ; I/O input buffer ; config_clk~input~fmio96fs_wr/m27_0_29__io12buf2_to_iopll__ioclkin2                                           ;
;   3.512 ;   2.234 ; RR ; IC   ; 1      ; FF_X26_Y15_N17                             ; ALM Register     ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|agent_pipeline_003|gen_inst[0].core|data1[21]|clk ;
;   3.512 ;   0.000 ; RR ; CELL ; 1      ; FF_X26_Y15_N17                             ; ALM Register     ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|agent_pipeline_003|gen_inst[0].core|data1[21]     ;
; 3.734   ; 0.222   ;    ;      ;        ;                                            ;                  ; data path                                                                                                    ;
;   3.654 ;   0.142 ; FF ; uTco ; 1      ; FF_X26_Y15_N17                             ; ALM Register     ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|agent_pipeline_003|gen_inst[0].core|data1[21]|q   ;
;   3.734 ;   0.080 ; FR ; IC   ; 1      ; BLOCK_INPUT_MUX_PASSTHROUGH_X26_Y17_N0_I22 ; Hyper-Register   ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|mux_pipeline_006|gen_inst[0].core|data1[21]|d     ;
;   3.734 ;   0.000 ; RR ; CELL ; 1      ; BLOCK_INPUT_MUX_PASSTHROUGH_X26_Y17_N0_I22 ; Hyper-Register   ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|mux_pipeline_006|gen_inst[0].core|data1[21]       ;
+---------+---------+----+------+--------+--------------------------------------------+------------------+--------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                   ;
+---------+----------+----+------+--------+--------------------------------------------+------------------+------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location                                   ; Element Type     ; Element                                                                                                    ;
+---------+----------+----+------+--------+--------------------------------------------+------------------+------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                                            ;                  ; latch edge time                                                                                            ;
; 3.538   ; 3.538    ;    ;      ;        ;                                            ;                  ; clock path                                                                                                 ;
;   0.000 ;   0.000  ;    ;      ;        ;                                            ;                  ; source latency                                                                                             ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_DC22                                   ; I/O pad          ; config_clk                                                                                                 ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X172_Y0_N376                        ; I/O input buffer ; config_clk~input|i                                                                                         ;
;   0.150 ;   0.150  ; RR ; CELL ; 2      ; IOIBUF_X172_Y0_N376                        ; I/O input buffer ; config_clk~input|o                                                                                         ;
;   1.436 ;   1.286  ; RR ; CELL ; 1669   ; IOIBUF_X172_Y0_N376                        ; I/O input buffer ; config_clk~input~fmio96fs_wr/m27_0_29__io12buf2_to_iopll__ioclkin2                                         ;
;   3.898 ;   2.462  ; RR ; IC   ; 1      ; BLOCK_INPUT_MUX_PASSTHROUGH_X26_Y17_N0_I22 ; Hyper-Register   ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|mux_pipeline_006|gen_inst[0].core|data1[21]|clk ;
;   3.898 ;   0.000  ; RR ; CELL ; 1      ; BLOCK_INPUT_MUX_PASSTHROUGH_X26_Y17_N0_I22 ; Hyper-Register   ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|mux_pipeline_006|gen_inst[0].core|data1[21]     ;
;   3.545 ;   -0.353 ;    ;      ;        ;                                            ;                  ; clock pessimism removed                                                                                    ;
;   3.538 ;   -0.007 ;    ;      ;        ;                                            ;                  ; advanced clock effects                                                                                     ;
; 3.538   ; 0.000    ;    ;      ;        ;                                            ;                  ; clock uncertainty                                                                                          ;
; 3.688   ; 0.150    ;    ; uTh  ; 1      ; BLOCK_INPUT_MUX_PASSTHROUGH_X26_Y17_N0_I22 ; Hyper-Register   ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|mux_pipeline_006|gen_inst[0].core|data1[21]     ;
+---------+----------+----+------+--------+--------------------------------------------+------------------+------------------------------------------------------------------------------------------------------------+


Path #5: Hold slack is 0.058 
===============================================================================
+--------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                               ;
+---------------------------------+----------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                    ;
+---------------------------------+----------------------------------------------------------------------------------------------------------+
; From Node                       ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|agent_pipeline_003|gen_inst[0].core|data1[20] ;
; To Node                         ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|mux_pipeline_006|gen_inst[0].core|data1[20]   ;
; Launch Clock                    ; config_clk                                                                                               ;
; Latch Clock                     ; config_clk                                                                                               ;
; Data Arrival Time               ; 3.743                                                                                                    ;
; Data Required Time              ; 3.685                                                                                                    ;
; Slack                           ; 0.058                                                                                                    ;
; Worst-Case Operating Conditions ; Fast vid2a 100C Model                                                                                    ;
+---------------------------------+----------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.028 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.233 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 2     ; 2.232       ; 64         ; 0.000 ; 2.232 ;
;    Cell                ;       ; 3     ; 1.278       ; 36         ; 0.000 ; 1.128 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.093       ; 40         ; 0.093 ; 0.093 ;
;    Cell                ;       ; 1     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    uTco                ;       ; 1     ; 0.140       ; 60         ; 0.140 ; 0.140 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 2     ; 2.462       ; 63         ; 0.000 ; 2.462 ;
;    Cell                ;       ; 3     ; 1.436       ; 37         ; 0.000 ; 1.286 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                     ;
+---------+---------+----+------+--------+--------------------------------------------+------------------+--------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location                                   ; Element Type     ; Element                                                                                                      ;
+---------+---------+----+------+--------+--------------------------------------------+------------------+--------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                                            ;                  ; launch edge time                                                                                             ;
; 3.510   ; 3.510   ;    ;      ;        ;                                            ;                  ; clock path                                                                                                   ;
;   0.000 ;   0.000 ;    ;      ;        ;                                            ;                  ; source latency                                                                                               ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_DC22                                   ; I/O pad          ; config_clk                                                                                                   ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X172_Y0_N376                        ; I/O input buffer ; config_clk~input|i                                                                                           ;
;   0.150 ;   0.150 ; RR ; CELL ; 2      ; IOIBUF_X172_Y0_N376                        ; I/O input buffer ; config_clk~input|o                                                                                           ;
;   1.278 ;   1.128 ; RR ; CELL ; 1669   ; IOIBUF_X172_Y0_N376                        ; I/O input buffer ; config_clk~input~fmio96fs_wr/m27_0_29__io12buf2_to_iopll__ioclkin2                                           ;
;   3.510 ;   2.232 ; RR ; IC   ; 1      ; FF_X25_Y16_N59                             ; ALM Register     ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|agent_pipeline_003|gen_inst[0].core|data1[20]|clk ;
;   3.510 ;   0.000 ; RR ; CELL ; 1      ; FF_X25_Y16_N59                             ; ALM Register     ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|agent_pipeline_003|gen_inst[0].core|data1[20]     ;
; 3.743   ; 0.233   ;    ;      ;        ;                                            ;                  ; data path                                                                                                    ;
;   3.650 ;   0.140 ; FF ; uTco ; 1      ; FF_X25_Y16_N59                             ; ALM Register     ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|agent_pipeline_003|gen_inst[0].core|data1[20]|q   ;
;   3.743 ;   0.093 ; FR ; IC   ; 1      ; BLOCK_INPUT_MUX_PASSTHROUGH_X25_Y17_N0_I13 ; Hyper-Register   ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|mux_pipeline_006|gen_inst[0].core|data1[20]|d     ;
;   3.743 ;   0.000 ; RR ; CELL ; 1      ; BLOCK_INPUT_MUX_PASSTHROUGH_X25_Y17_N0_I13 ; Hyper-Register   ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|mux_pipeline_006|gen_inst[0].core|data1[20]       ;
+---------+---------+----+------+--------+--------------------------------------------+------------------+--------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                   ;
+---------+----------+----+------+--------+--------------------------------------------+------------------+------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location                                   ; Element Type     ; Element                                                                                                    ;
+---------+----------+----+------+--------+--------------------------------------------+------------------+------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                                            ;                  ; latch edge time                                                                                            ;
; 3.538   ; 3.538    ;    ;      ;        ;                                            ;                  ; clock path                                                                                                 ;
;   0.000 ;   0.000  ;    ;      ;        ;                                            ;                  ; source latency                                                                                             ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_DC22                                   ; I/O pad          ; config_clk                                                                                                 ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X172_Y0_N376                        ; I/O input buffer ; config_clk~input|i                                                                                         ;
;   0.150 ;   0.150  ; RR ; CELL ; 2      ; IOIBUF_X172_Y0_N376                        ; I/O input buffer ; config_clk~input|o                                                                                         ;
;   1.436 ;   1.286  ; RR ; CELL ; 1669   ; IOIBUF_X172_Y0_N376                        ; I/O input buffer ; config_clk~input~fmio96fs_wr/m27_0_29__io12buf2_to_iopll__ioclkin2                                         ;
;   3.898 ;   2.462  ; RR ; IC   ; 1      ; BLOCK_INPUT_MUX_PASSTHROUGH_X25_Y17_N0_I13 ; Hyper-Register   ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|mux_pipeline_006|gen_inst[0].core|data1[20]|clk ;
;   3.898 ;   0.000  ; RR ; CELL ; 1      ; BLOCK_INPUT_MUX_PASSTHROUGH_X25_Y17_N0_I13 ; Hyper-Register   ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|mux_pipeline_006|gen_inst[0].core|data1[20]     ;
;   3.545 ;   -0.353 ;    ;      ;        ;                                            ;                  ; clock pessimism removed                                                                                    ;
;   3.538 ;   -0.007 ;    ;      ;        ;                                            ;                  ; advanced clock effects                                                                                     ;
; 3.538   ; 0.000    ;    ;      ;        ;                                            ;                  ; clock uncertainty                                                                                          ;
; 3.685   ; 0.147    ;    ; uTh  ; 1      ; BLOCK_INPUT_MUX_PASSTHROUGH_X25_Y17_N0_I13 ; Hyper-Register   ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|mux_pipeline_006|gen_inst[0].core|data1[20]     ;
+---------+----------+----+------+--------+--------------------------------------------+------------------+------------------------------------------------------------------------------------------------------------+


----------------
; Command Info ;
----------------
Report Timing: Found 5 hold paths (1 violated).  Worst case slack is -0.408 

Tcl Command:
    report_timing -append -hold -file top.failing_paths.rpt -panel_name {$clock_name $analysis_display_name $operating_conditions_display_name} -to_clock [get_clocks {config_clk}] -npaths 5 -detail full_path

Options:
    -to_clock [get_clocks {config_clk}] 
    -hold 
    -npaths 5 
    -detail full_path 
    -panel_name {$clock_name $analysis_display_name $operating_conditions_display_name} 
    -file {top.failing_paths.rpt} 
    -append 

Snapshot:
    final

Delay Model:
    Fast vid2 100C Model

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Summary of Paths                                                                                                                                                                                                                                                                                                                                                                          ;
+--------+----------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                ; To Node                                                                                                                             ; Launch Clock                                                             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+
; -0.408 ; board_inst|kernel_clk_gen|kernel_clk_gen|kernel_pll|tennm_pll~pll_e_reg__nff                             ; board_inst|kernel_clk_gen|kernel_clk_gen|pll_lock_avs|locked                                                                        ; board_inst|kernel_clk_gen|kernel_clk_gen|kernel_pll_n_cnt_clk (INVERTED) ; config_clk  ; 0.000        ; 2.838      ; 2.874      ;
; 0.042  ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|wr_addr_inst|addr_lo_wrap_n            ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|GEN_RAM.GEN_MLAB.altdpram_component|auto_generated|lutrama37~reg0 ; config_clk                                                               ; config_clk  ; 0.000        ; 0.030      ; 0.218      ;
; 0.042  ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|wr_addr_inst|addr_lo_wrap_n            ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|GEN_RAM.GEN_MLAB.altdpram_component|auto_generated|lutrama0~reg0  ; config_clk                                                               ; config_clk  ; 0.000        ; 0.030      ; 0.218      ;
; 0.043  ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|agent_pipeline_003|gen_inst[0].core|data1[21] ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|mux_pipeline_006|gen_inst[0].core|data1[21]                              ; config_clk                                                               ; config_clk  ; 0.000        ; 0.027      ; 0.222      ;
; 0.050  ; board_inst|kernel_clk_gen|kernel_clk_gen|kernel_pll|tennm_pll~pll_ctrl_reg                               ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|pll_reconfig_mgmt_avalon_slave_translator|read_latency_shift_reg[0]      ; config_clk                                                               ; config_clk  ; 0.000        ; 2.818      ; 2.981      ;
+--------+----------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+

Path #1: Hold slack is -0.408 (VIOLATED)
===============================================================================
+----------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                   ;
+---------------------------------+------------------------------------------------------------------------------+
; Property                        ; Value                                                                        ;
+---------------------------------+------------------------------------------------------------------------------+
; From Node                       ; board_inst|kernel_clk_gen|kernel_clk_gen|kernel_pll|tennm_pll~pll_e_reg__nff ;
; To Node                         ; board_inst|kernel_clk_gen|kernel_clk_gen|pll_lock_avs|locked                 ;
; Launch Clock                    ; board_inst|kernel_clk_gen|kernel_clk_gen|kernel_pll_n_cnt_clk (INVERTED)     ;
; Latch Clock                     ; config_clk                                                                   ;
; Data Arrival Time               ; 44.207                                                                       ;
; Data Required Time              ; 44.615                                                                       ;
; Slack                           ; -0.408 (VIOLATED)                                                            ;
; Worst-Case Operating Conditions ; Fast vid2 100C Model                                                         ;
+---------------------------------+------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 2.838 ;       ;             ;            ;       ;       ;
; Data Delay             ; 2.874 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    Cell                ;       ; 6     ; 1.241       ; 93         ; 0.000 ; 0.807 ;
;    uTco                ;       ; 1     ; 0.092       ; 7          ; 0.092 ; 0.092 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 1.956       ; 68         ; 1.956 ; 1.956 ;
;    Cell                ;       ; 2     ; 0.622       ; 22         ; 0.000 ; 0.622 ;
;    uTco                ;       ; 1     ; 0.296       ; 10         ; 0.296 ; 0.296 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 2     ; 2.726       ; 65         ; 0.000 ; 2.726 ;
;    Cell                ;       ; 3     ; 1.471       ; 35         ; 0.000 ; 1.321 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                                    ;
+----------+---------+----+------+--------+---------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location            ; Element Type     ; Element                                                                                                                                                           ;
+----------+---------+----+------+--------+---------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 40.000   ; 40.000  ;    ;      ;        ;                     ;                  ; launch edge time                                                                                                                                                  ;
; 41.333   ; 1.333   ;    ;      ;        ;                     ;                  ; clock path                                                                                                                                                        ;
;   40.000 ;   0.000 ;    ;      ;        ;                     ;                  ; source latency                                                                                                                                                    ;
;   40.000 ;   0.000 ;    ;      ; 1      ; PIN_DC22            ; I/O pad          ; config_clk                                                                                                                                                        ;
;   40.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input|i                                                                                                                                                ;
;   40.150 ;   0.150 ; RR ; CELL ; 2      ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input|o                                                                                                                                                ;
;   40.957 ;   0.807 ; RR ; CELL ; 1      ; IOPLL_X173_Y0_N303  ; IOPLL            ; board_inst|kernel_clk_gen|kernel_clk_gen|kernel_pll|tennm_pll|refclk[2]                                                                                           ;
;   41.115 ;   0.158 ; RR ; CELL ; 2      ; IOPLL_X173_Y0_N303  ; IOPLL            ; board_inst|kernel_clk_gen|kernel_clk_gen|kernel_pll|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0] ;
;   41.241 ;   0.126 ; RR ; CELL ; 1      ; IOPLL_X173_Y0_N303  ; IOPLL            ; board_inst|kernel_clk_gen|kernel_clk_gen|kernel_pll|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk ;
;   41.241 ;   0.000 ; RR ; CELL ; 1      ; IOPLL_X173_Y0_N303  ; IOPLL            ; board_inst|kernel_clk_gen|kernel_clk_gen|kernel_pll|tennm_pll~ncntr_reg                                                                                           ;
;   41.333 ;   0.092 ; FF ; uTco ; 3      ; IOPLL_X173_Y0_N303  ; IOPLL            ; board_inst|kernel_clk_gen|kernel_clk_gen|kernel_pll|tennm_pll~pllnout                                                                                             ;
;   41.333 ;   0.000 ; FR ; CELL ; 2      ; IOPLL_X173_Y0_N303  ; IOPLL            ; board_inst|kernel_clk_gen|kernel_clk_gen|kernel_pll|tennm_pll~pll_e_reg__nff                                                                                      ;
; 44.207   ; 2.874   ;    ;      ;        ;                     ;                  ; data path                                                                                                                                                         ;
;   41.629 ;   0.296 ; RR ; uTco ; 1      ; IOPLL_X173_Y0_N303  ; IOPLL            ; board_inst|kernel_clk_gen|kernel_clk_gen|kernel_pll|tennm_pll|lock                                                                                                ;
;   42.251 ;   0.622 ; RR ; CELL ; 1      ; IOPLL_X173_Y0_N303  ; IOPLL            ; board_inst|kernel_clk_gen|kernel_clk_gen|kernel_pll|tennm_pll~fmio96fs_wr/s1235_0_25__vio_lab_core_periphery__p2c[5]                                              ;
;   44.207 ;   1.956 ; RR ; IC   ; 1      ; FF_X25_Y10_N25      ; ALM Register     ; board_inst|kernel_clk_gen|kernel_clk_gen|pll_lock_avs|locked|d                                                                                                    ;
;   44.207 ;   0.000 ; RR ; CELL ; 1      ; FF_X25_Y10_N25      ; ALM Register     ; board_inst|kernel_clk_gen|kernel_clk_gen|pll_lock_avs|locked                                                                                                      ;
+----------+---------+----+------+--------+---------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                     ;
+----------+----------+----+------+--------+---------------------+------------------+--------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location            ; Element Type     ; Element                                                            ;
+----------+----------+----+------+--------+---------------------+------------------+--------------------------------------------------------------------+
; 40.000   ; 40.000   ;    ;      ;        ;                     ;                  ; latch edge time                                                    ;
; 44.171   ; 4.171    ;    ;      ;        ;                     ;                  ; clock path                                                         ;
;   40.000 ;   0.000  ;    ;      ;        ;                     ;                  ; source latency                                                     ;
;   40.000 ;   0.000  ;    ;      ; 1      ; PIN_DC22            ; I/O pad          ; config_clk                                                         ;
;   40.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input|i                                                 ;
;   40.150 ;   0.150  ; RR ; CELL ; 2      ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input|o                                                 ;
;   41.471 ;   1.321  ; RR ; CELL ; 1669   ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input~fmio96fs_wr/m27_0_29__io12buf2_to_iopll__ioclkin2 ;
;   44.197 ;   2.726  ; RR ; IC   ; 1      ; FF_X25_Y10_N25      ; ALM Register     ; board_inst|kernel_clk_gen|kernel_clk_gen|pll_lock_avs|locked|clk   ;
;   44.197 ;   0.000  ; RR ; CELL ; 1      ; FF_X25_Y10_N25      ; ALM Register     ; board_inst|kernel_clk_gen|kernel_clk_gen|pll_lock_avs|locked       ;
;   44.171 ;   -0.026 ;    ;      ;        ;                     ;                  ; advanced clock effects                                             ;
; 44.521   ; 0.350    ;    ;      ;        ;                     ;                  ; clock uncertainty                                                  ;
; 44.615   ; 0.094    ;    ; uTh  ; 1      ; FF_X25_Y10_N25      ; ALM Register     ; board_inst|kernel_clk_gen|kernel_clk_gen|pll_lock_avs|locked       ;
+----------+----------+----+------+--------+---------------------+------------------+--------------------------------------------------------------------+


Path #2: Hold slack is 0.042 
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                          ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                               ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|wr_addr_inst|addr_lo_wrap_n                                       ;
; To Node                         ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|GEN_RAM.GEN_MLAB.altdpram_component|auto_generated|lutrama37~reg0 ;
; Launch Clock                    ; config_clk                                                                                                                          ;
; Latch Clock                     ; config_clk                                                                                                                          ;
; Data Arrival Time               ; 4.000                                                                                                                               ;
; Data Required Time              ; 3.958                                                                                                                               ;
; Slack                           ; 0.042                                                                                                                               ;
; Worst-Case Operating Conditions ; Fast vid2 100C Model                                                                                                                ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.030 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.218 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 2     ; 2.474       ; 65         ; 0.000 ; 2.474 ;
;    Cell                ;       ; 3     ; 1.308       ; 35         ; 0.000 ; 1.158 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.081       ; 37         ; 0.081 ; 0.081 ;
;    Cell                ;       ; 1     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    uTco                ;       ; 1     ; 0.137       ; 63         ; 0.137 ; 0.137 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 2     ; 2.716       ; 65         ; 0.000 ; 2.716 ;
;    Cell                ;       ; 3     ; 1.471       ; 35         ; 0.000 ; 1.321 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                             ;
+---------+---------+----+------+--------+---------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location            ; Element Type     ; Element                                                                                                                                     ;
+---------+---------+----+------+--------+---------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                     ;                  ; launch edge time                                                                                                                            ;
; 3.782   ; 3.782   ;    ;      ;        ;                     ;                  ; clock path                                                                                                                                  ;
;   0.000 ;   0.000 ;    ;      ;        ;                     ;                  ; source latency                                                                                                                              ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_DC22            ; I/O pad          ; config_clk                                                                                                                                  ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input|i                                                                                                                          ;
;   0.150 ;   0.150 ; RR ; CELL ; 2      ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input|o                                                                                                                          ;
;   1.308 ;   1.158 ; RR ; CELL ; 1669   ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input~fmio96fs_wr/m27_0_29__io12buf2_to_iopll__ioclkin2                                                                          ;
;   3.782 ;   2.474 ; RR ; IC   ; 1      ; FF_X26_Y13_N1       ; ALM Register     ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|wr_addr_inst|addr_lo_wrap_n|clk                                           ;
;   3.782 ;   0.000 ; RR ; CELL ; 1      ; FF_X26_Y13_N1       ; ALM Register     ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|wr_addr_inst|addr_lo_wrap_n                                               ;
; 4.000   ; 0.218   ;    ;      ;        ;                     ;                  ; data path                                                                                                                                   ;
;   3.919 ;   0.137 ; FF ; uTco ; 5      ; FF_X26_Y13_N1       ; ALM Register     ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|wr_addr_inst|addr_lo_wrap_n|q                                             ;
;   4.000 ;   0.081 ; FF ; IC   ; 1      ; MLABCELL_X26_Y14_N6 ; MLAB cell        ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|GEN_RAM.GEN_MLAB.altdpram_component|auto_generated|lutrama37|portaaddr[0] ;
;   4.000 ;   0.000 ; FF ; CELL ; 0      ; MLABCELL_X26_Y14_N6 ; MLAB cell        ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|GEN_RAM.GEN_MLAB.altdpram_component|auto_generated|lutrama37~reg0         ;
+---------+---------+----+------+--------+---------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                     ;
+---------+----------+----+------+--------+---------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location            ; Element Type     ; Element                                                                                                                             ;
+---------+----------+----+------+--------+---------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                     ;                  ; latch edge time                                                                                                                     ;
; 3.812   ; 3.812    ;    ;      ;        ;                     ;                  ; clock path                                                                                                                          ;
;   0.000 ;   0.000  ;    ;      ;        ;                     ;                  ; source latency                                                                                                                      ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_DC22            ; I/O pad          ; config_clk                                                                                                                          ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input|i                                                                                                                  ;
;   0.150 ;   0.150  ; RR ; CELL ; 2      ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input|o                                                                                                                  ;
;   1.471 ;   1.321  ; RR ; CELL ; 1669   ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input~fmio96fs_wr/m27_0_29__io12buf2_to_iopll__ioclkin2                                                                  ;
;   4.187 ;   2.716  ; RR ; IC   ; 1      ; MLABCELL_X26_Y14_N6 ; MLAB cell        ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|GEN_RAM.GEN_MLAB.altdpram_component|auto_generated|lutrama37|clk0 ;
;   4.187 ;   0.000  ; RR ; CELL ; 0      ; MLABCELL_X26_Y14_N6 ; MLAB cell        ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|GEN_RAM.GEN_MLAB.altdpram_component|auto_generated|lutrama37~reg0 ;
;   3.819 ;   -0.368 ;    ;      ;        ;                     ;                  ; clock pessimism removed                                                                                                             ;
;   3.812 ;   -0.007 ;    ;      ;        ;                     ;                  ; advanced clock effects                                                                                                              ;
; 3.812   ; 0.000    ;    ;      ;        ;                     ;                  ; clock uncertainty                                                                                                                   ;
; 3.958   ; 0.146    ;    ; uTh  ; 0      ; MLABCELL_X26_Y14_N6 ; MLAB cell        ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|GEN_RAM.GEN_MLAB.altdpram_component|auto_generated|lutrama37~reg0 ;
+---------+----------+----+------+--------+---------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------+


Path #3: Hold slack is 0.042 
===============================================================================
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                         ;
+---------------------------------+------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                              ;
+---------------------------------+------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|wr_addr_inst|addr_lo_wrap_n                                      ;
; To Node                         ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|GEN_RAM.GEN_MLAB.altdpram_component|auto_generated|lutrama0~reg0 ;
; Launch Clock                    ; config_clk                                                                                                                         ;
; Latch Clock                     ; config_clk                                                                                                                         ;
; Data Arrival Time               ; 4.000                                                                                                                              ;
; Data Required Time              ; 3.958                                                                                                                              ;
; Slack                           ; 0.042                                                                                                                              ;
; Worst-Case Operating Conditions ; Fast vid2 100C Model                                                                                                               ;
+---------------------------------+------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.030 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.218 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 2     ; 2.474       ; 65         ; 0.000 ; 2.474 ;
;    Cell                ;       ; 3     ; 1.308       ; 35         ; 0.000 ; 1.158 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.081       ; 37         ; 0.081 ; 0.081 ;
;    Cell                ;       ; 1     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    uTco                ;       ; 1     ; 0.137       ; 63         ; 0.137 ; 0.137 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 2     ; 2.716       ; 65         ; 0.000 ; 2.716 ;
;    Cell                ;       ; 3     ; 1.471       ; 35         ; 0.000 ; 1.321 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                            ;
+---------+---------+----+------+--------+---------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location            ; Element Type     ; Element                                                                                                                                    ;
+---------+---------+----+------+--------+---------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                     ;                  ; launch edge time                                                                                                                           ;
; 3.782   ; 3.782   ;    ;      ;        ;                     ;                  ; clock path                                                                                                                                 ;
;   0.000 ;   0.000 ;    ;      ;        ;                     ;                  ; source latency                                                                                                                             ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_DC22            ; I/O pad          ; config_clk                                                                                                                                 ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input|i                                                                                                                         ;
;   0.150 ;   0.150 ; RR ; CELL ; 2      ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input|o                                                                                                                         ;
;   1.308 ;   1.158 ; RR ; CELL ; 1669   ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input~fmio96fs_wr/m27_0_29__io12buf2_to_iopll__ioclkin2                                                                         ;
;   3.782 ;   2.474 ; RR ; IC   ; 1      ; FF_X26_Y13_N1       ; ALM Register     ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|wr_addr_inst|addr_lo_wrap_n|clk                                          ;
;   3.782 ;   0.000 ; RR ; CELL ; 1      ; FF_X26_Y13_N1       ; ALM Register     ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|wr_addr_inst|addr_lo_wrap_n                                              ;
; 4.000   ; 0.218   ;    ;      ;        ;                     ;                  ; data path                                                                                                                                  ;
;   3.919 ;   0.137 ; FF ; uTco ; 5      ; FF_X26_Y13_N1       ; ALM Register     ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|wr_addr_inst|addr_lo_wrap_n|q                                            ;
;   4.000 ;   0.081 ; FF ; IC   ; 1      ; MLABCELL_X26_Y14_N0 ; MLAB cell        ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|GEN_RAM.GEN_MLAB.altdpram_component|auto_generated|lutrama0|portaaddr[0] ;
;   4.000 ;   0.000 ; FF ; CELL ; 0      ; MLABCELL_X26_Y14_N0 ; MLAB cell        ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|GEN_RAM.GEN_MLAB.altdpram_component|auto_generated|lutrama0~reg0         ;
+---------+---------+----+------+--------+---------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                    ;
+---------+----------+----+------+--------+---------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location            ; Element Type     ; Element                                                                                                                            ;
+---------+----------+----+------+--------+---------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                     ;                  ; latch edge time                                                                                                                    ;
; 3.812   ; 3.812    ;    ;      ;        ;                     ;                  ; clock path                                                                                                                         ;
;   0.000 ;   0.000  ;    ;      ;        ;                     ;                  ; source latency                                                                                                                     ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_DC22            ; I/O pad          ; config_clk                                                                                                                         ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input|i                                                                                                                 ;
;   0.150 ;   0.150  ; RR ; CELL ; 2      ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input|o                                                                                                                 ;
;   1.471 ;   1.321  ; RR ; CELL ; 1669   ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input~fmio96fs_wr/m27_0_29__io12buf2_to_iopll__ioclkin2                                                                 ;
;   4.187 ;   2.716  ; RR ; IC   ; 1      ; MLABCELL_X26_Y14_N0 ; MLAB cell        ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|GEN_RAM.GEN_MLAB.altdpram_component|auto_generated|lutrama0|clk0 ;
;   4.187 ;   0.000  ; RR ; CELL ; 0      ; MLABCELL_X26_Y14_N0 ; MLAB cell        ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|GEN_RAM.GEN_MLAB.altdpram_component|auto_generated|lutrama0~reg0 ;
;   3.819 ;   -0.368 ;    ;      ;        ;                     ;                  ; clock pessimism removed                                                                                                            ;
;   3.812 ;   -0.007 ;    ;      ;        ;                     ;                  ; advanced clock effects                                                                                                             ;
; 3.812   ; 0.000    ;    ;      ;        ;                     ;                  ; clock uncertainty                                                                                                                  ;
; 3.958   ; 0.146    ;    ; uTh  ; 0      ; MLABCELL_X26_Y14_N0 ; MLAB cell        ; board_inst|kernel_clk_gen|kernel_clk_gen|clock_crosser|cmd_dcfifo|GEN_RAM.GEN_MLAB.altdpram_component|auto_generated|lutrama0~reg0 ;
+---------+----------+----+------+--------+---------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------+


Path #4: Hold slack is 0.043 
===============================================================================
+--------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                               ;
+---------------------------------+----------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                    ;
+---------------------------------+----------------------------------------------------------------------------------------------------------+
; From Node                       ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|agent_pipeline_003|gen_inst[0].core|data1[21] ;
; To Node                         ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|mux_pipeline_006|gen_inst[0].core|data1[21]   ;
; Launch Clock                    ; config_clk                                                                                               ;
; Latch Clock                     ; config_clk                                                                                               ;
; Data Arrival Time               ; 3.994                                                                                                    ;
; Data Required Time              ; 3.951                                                                                                    ;
; Slack                           ; 0.043                                                                                                    ;
; Worst-Case Operating Conditions ; Fast vid2 100C Model                                                                                     ;
+---------------------------------+----------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.027 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.222 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 2     ; 2.464       ; 65         ; 0.000 ; 2.464 ;
;    Cell                ;       ; 3     ; 1.308       ; 35         ; 0.000 ; 1.158 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.080       ; 36         ; 0.080 ; 0.080 ;
;    Cell                ;       ; 1     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    uTco                ;       ; 1     ; 0.142       ; 64         ; 0.142 ; 0.142 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 2     ; 2.703       ; 65         ; 0.000 ; 2.703 ;
;    Cell                ;       ; 3     ; 1.471       ; 35         ; 0.000 ; 1.321 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                     ;
+---------+---------+----+------+--------+--------------------------------------------+------------------+--------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location                                   ; Element Type     ; Element                                                                                                      ;
+---------+---------+----+------+--------+--------------------------------------------+------------------+--------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                                            ;                  ; launch edge time                                                                                             ;
; 3.772   ; 3.772   ;    ;      ;        ;                                            ;                  ; clock path                                                                                                   ;
;   0.000 ;   0.000 ;    ;      ;        ;                                            ;                  ; source latency                                                                                               ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_DC22                                   ; I/O pad          ; config_clk                                                                                                   ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X172_Y0_N376                        ; I/O input buffer ; config_clk~input|i                                                                                           ;
;   0.150 ;   0.150 ; RR ; CELL ; 2      ; IOIBUF_X172_Y0_N376                        ; I/O input buffer ; config_clk~input|o                                                                                           ;
;   1.308 ;   1.158 ; RR ; CELL ; 1669   ; IOIBUF_X172_Y0_N376                        ; I/O input buffer ; config_clk~input~fmio96fs_wr/m27_0_29__io12buf2_to_iopll__ioclkin2                                           ;
;   3.772 ;   2.464 ; RR ; IC   ; 1      ; FF_X26_Y15_N17                             ; ALM Register     ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|agent_pipeline_003|gen_inst[0].core|data1[21]|clk ;
;   3.772 ;   0.000 ; RR ; CELL ; 1      ; FF_X26_Y15_N17                             ; ALM Register     ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|agent_pipeline_003|gen_inst[0].core|data1[21]     ;
; 3.994   ; 0.222   ;    ;      ;        ;                                            ;                  ; data path                                                                                                    ;
;   3.914 ;   0.142 ; FF ; uTco ; 1      ; FF_X26_Y15_N17                             ; ALM Register     ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|agent_pipeline_003|gen_inst[0].core|data1[21]|q   ;
;   3.994 ;   0.080 ; FR ; IC   ; 1      ; BLOCK_INPUT_MUX_PASSTHROUGH_X26_Y17_N0_I22 ; Hyper-Register   ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|mux_pipeline_006|gen_inst[0].core|data1[21]|d     ;
;   3.994 ;   0.000 ; RR ; CELL ; 1      ; BLOCK_INPUT_MUX_PASSTHROUGH_X26_Y17_N0_I22 ; Hyper-Register   ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|mux_pipeline_006|gen_inst[0].core|data1[21]       ;
+---------+---------+----+------+--------+--------------------------------------------+------------------+--------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                   ;
+---------+----------+----+------+--------+--------------------------------------------+------------------+------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location                                   ; Element Type     ; Element                                                                                                    ;
+---------+----------+----+------+--------+--------------------------------------------+------------------+------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                                            ;                  ; latch edge time                                                                                            ;
; 3.799   ; 3.799    ;    ;      ;        ;                                            ;                  ; clock path                                                                                                 ;
;   0.000 ;   0.000  ;    ;      ;        ;                                            ;                  ; source latency                                                                                             ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_DC22                                   ; I/O pad          ; config_clk                                                                                                 ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X172_Y0_N376                        ; I/O input buffer ; config_clk~input|i                                                                                         ;
;   0.150 ;   0.150  ; RR ; CELL ; 2      ; IOIBUF_X172_Y0_N376                        ; I/O input buffer ; config_clk~input|o                                                                                         ;
;   1.471 ;   1.321  ; RR ; CELL ; 1669   ; IOIBUF_X172_Y0_N376                        ; I/O input buffer ; config_clk~input~fmio96fs_wr/m27_0_29__io12buf2_to_iopll__ioclkin2                                         ;
;   4.174 ;   2.703  ; RR ; IC   ; 1      ; BLOCK_INPUT_MUX_PASSTHROUGH_X26_Y17_N0_I22 ; Hyper-Register   ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|mux_pipeline_006|gen_inst[0].core|data1[21]|clk ;
;   4.174 ;   0.000  ; RR ; CELL ; 1      ; BLOCK_INPUT_MUX_PASSTHROUGH_X26_Y17_N0_I22 ; Hyper-Register   ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|mux_pipeline_006|gen_inst[0].core|data1[21]     ;
;   3.806 ;   -0.368 ;    ;      ;        ;                                            ;                  ; clock pessimism removed                                                                                    ;
;   3.799 ;   -0.007 ;    ;      ;        ;                                            ;                  ; advanced clock effects                                                                                     ;
; 3.799   ; 0.000    ;    ;      ;        ;                                            ;                  ; clock uncertainty                                                                                          ;
; 3.951   ; 0.152    ;    ; uTh  ; 1      ; BLOCK_INPUT_MUX_PASSTHROUGH_X26_Y17_N0_I22 ; Hyper-Register   ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|mux_pipeline_006|gen_inst[0].core|data1[21]     ;
+---------+----------+----+------+--------+--------------------------------------------+------------------+------------------------------------------------------------------------------------------------------------+


Path #5: Hold slack is 0.050 
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                     ;
+---------------------------------+--------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                          ;
+---------------------------------+--------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; board_inst|kernel_clk_gen|kernel_clk_gen|kernel_pll|tennm_pll~pll_ctrl_reg                                                     ;
; To Node                         ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|pll_reconfig_mgmt_avalon_slave_translator|read_latency_shift_reg[0] ;
; Launch Clock                    ; config_clk                                                                                                                     ;
; Latch Clock                     ; config_clk                                                                                                                     ;
; Data Arrival Time               ; 4.324                                                                                                                          ;
; Data Required Time              ; 4.274                                                                                                                          ;
; Slack                           ; 0.050                                                                                                                          ;
; Worst-Case Operating Conditions ; Fast vid2 100C Model                                                                                                           ;
+---------------------------------+--------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 2.818 ;       ;             ;            ;       ;       ;
; Data Delay             ; 2.981 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 1     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    Cell                ;       ; 5     ; 1.343       ; 100        ; 0.000 ; 0.807 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 2.206       ; 74         ; 2.206 ; 2.206 ;
;    Cell                ;       ; 4     ; 0.490       ; 16         ; 0.000 ; 0.470 ;
;    uTco                ;       ; 1     ; 0.285       ; 10         ; 0.285 ; 0.285 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 2     ; 2.729       ; 65         ; 0.000 ; 2.729 ;
;    Cell                ;       ; 3     ; 1.471       ; 35         ; 0.000 ; 1.321 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                                      ;
+---------+---------+----+------+--------+----------------------+--------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                                                                                           ;
+---------+---------+----+------+--------+----------------------+--------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; launch edge time                                                                                                                                                  ;
; 1.343   ; 1.343   ;    ;      ;        ;                      ;                    ; clock path                                                                                                                                                        ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                                                                                                                    ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_DC22             ; I/O pad            ; config_clk                                                                                                                                                        ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X172_Y0_N376  ; I/O input buffer   ; config_clk~input|i                                                                                                                                                ;
;   0.150 ;   0.150 ; RR ; CELL ; 2      ; IOIBUF_X172_Y0_N376  ; I/O input buffer   ; config_clk~input|o                                                                                                                                                ;
;   0.957 ;   0.807 ; RR ; CELL ; 1      ; IOPLL_X173_Y0_N303   ; IOPLL              ; board_inst|kernel_clk_gen|kernel_clk_gen|kernel_pll|tennm_pll|refclk[2]                                                                                           ;
;   1.115 ;   0.158 ; RR ; CELL ; 2      ; IOPLL_X173_Y0_N303   ; IOPLL              ; board_inst|kernel_clk_gen|kernel_clk_gen|kernel_pll|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0] ;
;   1.343 ;   0.228 ; RR ; CELL ; 1      ; IOPLL_X173_Y0_N303   ; IOPLL              ; board_inst|kernel_clk_gen|kernel_clk_gen|kernel_pll|tennm_pll~fmio96fs_wr/x0/fmio96_core_inst/fmio48tile_top/x5/u4_3/x0/xfpll_ctrl/pllrefclk                      ;
;   1.343 ;   0.000 ; RR ; CELL ; 1      ; IOPLL_X173_Y0_N303   ; IOPLL              ; board_inst|kernel_clk_gen|kernel_clk_gen|kernel_pll|tennm_pll~pll_ctrl_reg                                                                                        ;
; 4.324   ; 2.981   ;    ;      ;        ;                      ;                    ; data path                                                                                                                                                         ;
;   1.628 ;   0.285 ; RR ; uTco ; 1      ; IOPLL_X173_Y0_N303   ; IOPLL              ; board_inst|kernel_clk_gen|kernel_clk_gen|kernel_pll|tennm_pll|phase_done                                                                                          ;
;   2.098 ;   0.470 ; RR ; CELL ; 3      ; IOPLL_X173_Y0_N303   ; IOPLL              ; board_inst|kernel_clk_gen|kernel_clk_gen|kernel_pll|tennm_pll~fmio96fs_wr/s235_0_24__vio_mlab_core_periphery__p2c[11]                                             ;
;   4.304 ;   2.206 ; RR ; IC   ; 1      ; MLABCELL_X24_Y10_N39 ; Combinational cell ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|pll_reconfig_mgmt_avalon_slave_translator|i146~0|dataf                                                 ;
;   4.314 ;   0.010 ; RF ; CELL ; 1      ; MLABCELL_X24_Y10_N39 ; Combinational cell ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|pll_reconfig_mgmt_avalon_slave_translator|i146~0|combout                                               ;
;   4.324 ;   0.010 ; FR ; CELL ; 1      ; FF_X24_Y10_N41       ; ALM Register       ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|pll_reconfig_mgmt_avalon_slave_translator|read_latency_shift_reg[0]|d                                  ;
;   4.324 ;   0.000 ; RR ; CELL ; 1      ; FF_X24_Y10_N41       ; ALM Register       ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|pll_reconfig_mgmt_avalon_slave_translator|read_latency_shift_reg[0]                                    ;
+---------+---------+----+------+--------+----------------------+--------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                    ;
+---------+----------+----+------+--------+---------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location            ; Element Type     ; Element                                                                                                                            ;
+---------+----------+----+------+--------+---------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                     ;                  ; latch edge time                                                                                                                    ;
; 4.161   ; 4.161    ;    ;      ;        ;                     ;                  ; clock path                                                                                                                         ;
;   0.000 ;   0.000  ;    ;      ;        ;                     ;                  ; source latency                                                                                                                     ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_DC22            ; I/O pad          ; config_clk                                                                                                                         ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input|i                                                                                                                 ;
;   0.150 ;   0.150  ; RR ; CELL ; 2      ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input|o                                                                                                                 ;
;   1.471 ;   1.321  ; RR ; CELL ; 1669   ; IOIBUF_X172_Y0_N376 ; I/O input buffer ; config_clk~input~fmio96fs_wr/m27_0_29__io12buf2_to_iopll__ioclkin2                                                                 ;
;   4.200 ;   2.729  ; RR ; IC   ; 1      ; FF_X24_Y10_N41      ; ALM Register     ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|pll_reconfig_mgmt_avalon_slave_translator|read_latency_shift_reg[0]|clk ;
;   4.200 ;   0.000  ; RR ; CELL ; 1      ; FF_X24_Y10_N41      ; ALM Register     ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|pll_reconfig_mgmt_avalon_slave_translator|read_latency_shift_reg[0]     ;
;   4.161 ;   -0.039 ;    ;      ;        ;                     ;                  ; advanced clock effects                                                                                                             ;
; 4.161   ; 0.000    ;    ;      ;        ;                     ;                  ; clock uncertainty                                                                                                                  ;
; 4.274   ; 0.113    ;    ; uTh  ; 1      ; FF_X24_Y10_N41      ; ALM Register     ; board_inst|kernel_clk_gen|kernel_clk_gen|mm_interconnect_0|pll_reconfig_mgmt_avalon_slave_translator|read_latency_shift_reg[0]     ;
+---------+----------+----+------+--------+---------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------+


