kan je een AXI4 Domain maken zoals er ook een Signal domain is? zie Signal/Internal.hs en hoe de KnownDomain en KnownConf gedaan zijn. Dan ben je ook van die gigantische datatypes af met superveel type variables.

###

Waarom deden we ook alweer type injectivity?
- type inference

Hoe zit het met "dropped" transactions? Als de master minder vaak ready is dan dat ie AR drivet kan je dingen missen toch?
- je dropped ze niet, je zet je ready voor nieuwe transacties op false (backpressure geven), precies wat ik eigenlijk al deed in het example voor axi4lite.

Waar zijn strict tuples voor? Performance.

Samen naar TwoWayDf kijken: werkt inderdaad niet zo lekker op die manier

Haddock?
- bouwen doet de CI
- of doe cabal haddock, dat werkt nu.

###

een FIFO kan gemaakt worden die transacties vasthoudt en doorgeeft, en dan in AXI aangeeft of ie vol zit en zo. Daarna kunnen daar Hedgehog tests voor gebouwd worden: de pure versie van een FIFO is namelijk simpelweg `id`.

###

Gaan we de channels instances maken van DfLike?
  simulate voor ReadData gaat de verkeerde kant op
  Onmogelijk, DfLike wil een `df :: Type -> Type`, en de meeste axi4(lite) types nemen geen type als laatste argument (e.g. :kind (Axi4LiteRA dom) :: AddrWidth -> Type)

Hmmm hoe abstracten we de fifo voor de andere channels? Je zou bijna een FIFO aan Df gaan toevoegen ipv per channel aan AXI. (Moet AXI wel goed als DfLike kunnen werken...)

We zouden Df dom AxiType kunnen doen, de types die daar uitkomen zijn isomorphisch aan de types die we nu hebben. Wel wordt xready dan Ack genoemd, en ik heb het gevoel dat die semantics niet overeen komen met Axi.

AxiLike, voor een unit die ready in plaats van Ack gebruikt? of zijn die toch hetzelfde? -> Vind ik misschien een best goed idee eigenlijk.

In het hele Df dom AxiType idee vraag ik me af of dit blijft werken:
- Once asserted, a source must keep a high xVALID until a handshake occurs.

Waarom gebruik jij <> en niet ++? Is het omdat ++ door zowel clash als prelude wordt ge-export? -> Ja.

pred (s :: Int) ipv (s - 1), zit daar meer achter?

catDatas â‰… catMaybes . toMaybe oid

Waarom - 5 in de true branch van eoDriveEarly?

  Fout in mijn driveWA (driveC implementatie):
  > take 140 $ simulateC dfDriver def ()
  levert 100x NoData op, 1x Data 4, en daarna oneindig NoData. (NewDfTest.hs)
  [_,_,_,...,_,_,d,_,_,_,_,_,_,...]

  >  P.take 140 $ simulateC someDriver def ()
  levert 100x NoWriteAddress op (so far so good), en dan het patroon WriteAddress NoWriteAddress, oneindig herhalend. Clearly niet hetzelfde behaviour.
  [_,_,_,...,_,_,d,_,d,_,d,_,d,...]
  Dit was inderdaad een bug in de empty list case van de go in driveWA. Gefixt, behaviour is nu hetzelfde.

[of rhs hanging nou is opgelost of niet] Ik ben al een paar keer tegengekomen dat de simulatie hangt, meestal (denk ik) doordat er ergens toch een combinatorial feedback loop in zit. Hoe kan ik die debuggen? HDL genereren lijkt gewoon te kunnen, wat me raar lijkt als er daadwerkelijk een loop in zit, ik dacht dat Clash daar op checkte. -> Clash vindt alleen de meest obvious cases, eigenlijk moet dit met profiling gedaan worden, maar de profiling van GHC is al vijf jaar stuk.

Waarom wordt er een clock in m'n verilog gegenereerd (Iets met System domain denk ik)
Wanneer exposedAxiFIFO bestaat wordt ie ook gesynthesized, is dat omdat ie in het domain System zit? -> Was een bug in Clash, die zit nog niet in 1.4.6. Niet erg belangrijk verder ook.

Simulation Termination:
Los lijken rhsStallC en exposedAxiFIFO prima te werken, maar zodra ze aan elkaar gekoppeld gesimuleerd worden terminate het niet:
> mapM_ print $ zip [1..] $ P.take 32 $ simulateC (exposedAxiFIFO) (def {resetCycles = 30}) [m2swa 4]
(1,M2S_NoWriteAddress)
...
(32,M2S_WriteAddress {_awaddr = 0100, _awprot = (NotPrivileged,NonSecure,Data)})

> mapM_ print $ zip [1..] $ P.take 32 $ simulateC (rhsStallC) (def {resetCycles = 30}) [m2swa 4]
(1,M2S_NoWriteAddress)
...
(31,M2S_WriteAddress {_awaddr = 0100, _awprot = (NotPrivileged,NonSecure,Data)})

> mapM_ print $ zip [1..] $ P.take 32 $ simulateC (exposedAxiFIFO |> rhsStallC) (def {resetCycles = 30}) [m2swa 4]
(1,M2S_NoWriteAddress)
...
(31,^CInterrupted.


###

volgens mij is SimulateFwdType gewoon Fwd, similarly met Bwd: dat is het niet, want protocol types zijn vaak van een signal achtig geval, en simulate type is dan een list daarvan. Msch kan je dat met typelezvel crap wel inferren, maar dan hou je die ()-case waar de simulate type uberhaupt geen list is.

richtingen? (sampleFwd hoeft alleen voor fwd te bestaan, dat is een weird artifact wat me niet goed ligt)

type Axi4LiteWA'
  (dom :: C.Domain)
  (aw :: AddrWidth) = Df dom (WriteAddress aw)



1. Register ertussen gooien
axiRegister maken is gelukt, door gewoon te kijken naar registerFwd. Tests slagen gewoon bij deze.

2. dezelfde FIFO in Df maken.
Zelfde problemen als de axiFIFO, dus er zal ergens bij de aan-elkaar-knoop-logica iets mis aan het gaan zijn.

registerFwd gedraagt zich als een ready ipv een Ack:
Clash.Prelude Protocols Protocols.Df> Clash.Prelude.simulate sys [(NoData, Ack False), (NoData, Ack False)]
[(Ack True,NoData),(Ack True,NoData),(Ack True,NoData),(Ack *** Exception: X: finite list

fanout gedraagt zich alleen wel als Ack...


Simulate werkt niet voor Axi omdat Axi meer dan alleen Acks terugstuurt. Volle Axi zou hebben:
  - Fwd: WA, WD, RA datas, WR, RD readies
  - Bwd: WR, RD datas, WA, WD, RA readies
Omdat tuples en vectors de boolToBwd gebruiken, en de Bwd veel ingewikkelder is dan een bool, moet er een ander soort simulate class zijn. Deze class heeft dan een driveFwd en driveBwd. een simulateC-achtige functie krijgt dan een SimulateType voor zowel de Bwd als de Fwd (dus twee lijsten aan simulation inputs).

```haskell
class Simulate2 a where
  type SimulateTypeFwd a :: Type
  type SimulateTypeBwd a :: Type
  -- nog even geen expect type
  -- en die channels skip ik nu ook even
  driveFwd ::
    SimulationConfig ->
    SimulateTypeFwd a ->
    Fwd a

  driveBwd ::
    SimulationConfig ->
    SimulateTypeBwd a ->
    Bwd a

  drive ::
    SimulationConfig ->
    SimulateTypeFwd a ->
    SimulateTypeBwd a ->
    (Fwd a, Bwd a)
simulateC' @(Df System Int) @(Df System Int)
  :: SimulationConfig
     -> [Protocols.Df.Data Int]
     -> [Protocols.Ack]
     -> Circuit (Df System Int) (Df System Int)
     -> ([Protocols.Ack], [Protocols.Df.Data Int])
```

Zou dus twee lijsten van gelijke lengte geven met de acks die aan links uit het systeem komen, en de data die aan rechts verstuurd wordt. Die twee hebben dus niet bijster veel met elkaar te maken, omdat er net zo goed ook een ander protocol had kunnen staan.

> let circ = idC @(Df System Int)
> simulateC' @(Df System Int) @(Df System Int) def [NoData, NoData, Protocols.Df.Data 1] [Ack True, Ack False, Ack True] circ

[Ack True,Ack False,Ack True*** Exception: X: finite list
[NoData,NoData,Data 1*** Exception: X: finite list

Ziet er wel prima uit denk ik, behalve natuurlijk dat ie zich niet aan de simulationconfig houdt.

###

Moet droppingDriveBwdC @(Df dom a) rekening houden met acks? Ik zou zeggen van niet.

In tests/ staat een bestand met tests voor df, daar kunnen we de simulate functies testen.

Ik kan in Hedgehog.hs een nieuwe functie bouwen om tests mee te genereren die dus gegeven

Simulate herschrijven voor Circuit () a en Circuit a (), aangezien dat de enige zijn die we nodig gaan hebben voor AXI. Een processor kan dan bijvoorbeeld van type Circuit () (Axi, s) zijn, waar s een ander signal is. Een slave van type Circuit Axi () kan dan daarmee verbonden worden via de Circuit notation plugin, zodat dat andere stukje signal er nog uitgehaald kan worden om bijvoorbeeld IO te driven.

```haskell
>> :t simulateRight @(Df System Int)
simulateRight @(Df System Int)
  :: SimulationConfig
     -> [Protocols.Ack]
     -> Circuit () (Df System Int)
     -> [Protocols.Df.Data Int]

>> :t simulateLeft @(Df System Int)
simulateLeft @(Df System Int)
  :: SimulationConfig
     -> [Protocols.Df.Data Int]
     -> Circuit (Df System Int) ()
     -> [Protocols.Ack]
```


simulateRight lijkt te werken, simulateLeft wordt er niet goed gekeken naar de Acks die die terugkrijgt. Een lastig stukje daar is dat zowel de acks gereturned moeten worden als dat ze op invloed moeten zijn van welke data gedrived wordt.

ik wil wel wat meer weten over ignoreReset in SimulationConfig. Hij lijkt specifiek te zijn voor sampleC.

Dingen te doen zonder Martijn:
[x] simulationconfig voor Df Simulate instance implementeren
[x] documentatie simulate(M|S)
[x] Spannende merge van simulate branch naar axi4-lite
[x] Axi4Lite als 1 record datatype bouwen
[x] simulateRight implementeren voor Axi4Lite
[x] simulateLeft implementeren voor Axi4Lite (die overigens enorm veel lijkt op simulateRight)
[x] Show instance voor M2S_Axi4Lite en S2M_Axi4Lite
[x] Testcode die simulateRight gebruikt maken (AxiSim.hs)
[x] Testcode die simulateLeft gebruikt maken (AxiSim.hs)
[-] WaveDrom dingen instellen en gebruiken
[x] Een voorbeeld zien te bouwen wat een Axi master en slave verbindt, maar nog data 'im/exporteert' (Extraction.hs)
[ ] Optie 1. Alle Simulate instances volledig implementeren.
    Optie 2. Simulate uit elkaar trekken in 2 classes.

Betere moduleverdeling voor Axi4Lite? Nu staan alle types en instances in 1 bestand, en dat is ook eigenlijk alles wat er is. Splitsen we dat uit? Het opsplitsen per channel zoals in grote axi lijkt me voor Axi lite nogal veer noise.

SimulateChannels weet ik het nut niet van, is dat nuttig voor AXI?

In reset, ben je dan ready of niet? Ik zou zeggen van niet.

Er gaat iets goed mis in het deriven van de NFDataX instance ergens... (fromList_lazy fixte het, waarom heeft die nou weer geen NFDataX nodig...)

gewoon zo'n ding bouwen wat van die wikipedia-style diagrammen genereert gegeven een lijst M2S en S2M, daar bestaat een text based formaat voor (wavedrom)

```haskell
-- schrijft meteen dat hele diagram weg naar een file
generateDiagram :: [M2S_Axi4Lite aw bw] -> [S2M_Axi4Lite aw bw] -> WaveDiagram
```

Ik denk dat het beter is om simulate(L|R) in een andere class te zetten, aangezien er voor AXI niet echt chill een Simulate class gemaakt kan worden, en voor Df simulate(L|R) niet nuttig zijn.

Ik had graag protocols-test verder opgezet, maar cabal geeft heel vervelende errors met WaveDrom :/

CSignals zijn ook niet generiek genoeg, ze gaan maar 1 kant op, dus je moet een SignalR protocol en een SignalL protocol hebben.

Welke voordelen biedt de Circuit abstractie?
1. Composition met de |> operator
2. Repetition met `repeatC`
3. Product van circuits met `prodC`
4. Simulation functies
5. Circuit Notation plugin

DfLike en Df bieden nog _veel_ meer, maar alle vijf de AXI channels samen is niet Df weten we inmiddels, en door interchannel relaties valt het ook niet uit vijf DfLike dingen te composen.

1. We composen alleen master |> slave, en als dat gewoon Signal level functies zijn dan heb je die compositie niet echt nodig.
2. `Circ (Vec n ()) (Vec n AXI)` is nou ook niet bepaald elegant, en met een map of repeat of whatever kan je ook meerdere componenten naast elkaar zetten.
3. `Circ ((), ()) (AXI, AXI)` misschien zelfs nog minder.
4. Die hebben Signal-level functies ook, en de AXI simulatie functies (left en right) werken nu praktisch ook op signal level maar dan met lijsten, je hebt daar niet dat voordeel van een ExpectType en zo.
5. Zou mogelijk nuttig kunnen zijn in een heel spannende interconnect structuur, maar misschien zou je als designer dan toch al gauw naar signals grijpen.

De grootste teleurstelling vond ik sowieso al dat een component zelf nog het protocol moet implementeren, maar hoe je dat anders zou doen zou ik ook niet weten.

clash-protocols blijft op meerdere plekken doordrongen van een soort links-naar-rechts principe: |> composed in een richting (en <| is gewoon een re-ordering van de arguments met hetzelfde resultaat, flip (|>)). Verder is alleen de Fwd direction injective, terwijl als je van die data extraction wil doen (Extraction.hs) moet je een non-injective Forward kunnen hebben. AXI gaat niet van links naar rechts, maar _tussen_ master en slave.

Kort met loops ge-experimenteerd want met signal axi ging dat mis, wsch wacht ik weer op een ready ergens (check op wikipedia hoe dat ook alweer precies zat)

Houdt alles wat er nu is zoals het is, en maak een MSLike, Master/Slave-like.

1. Composition met `connect`
2. 3. Repetition en product kunnen we wat voor bedenken binnen deze abstractie
4. SimulateMS
5. Werkt hier niet mee, want het zijn geen `Circuit`s of `Protocol`s.

###

Kunnen we Df een special case maken van de bestaande classes? Om hiermee te experimenteren kan ik een DfFwd (gewoon de huidige Df dus) maken en een DfBwd (Df maar dan de bwd en fwd omgewisseld), dan zouden de classes een protocol zoals (DfFwd, DfBwd) moeten aankunnen.

Je schijnt een Circuit met Circuit a te kunnen doen ipv Circuit a b, en dan iets met tuples?

[x] We droppen injectivity van de forward, dat gaat errors geven, fix die met type applications.
[x] DfBwd maken
/// [ ] Rewrite (,) Simulate instance zonder boolsToBwd of met een alternatieve BackPressure.
/// [ ] idem voor Vec n
/// [ ] Write DfBwd Simulate instance
[x] SimulateFull definieren
[x] SimulateFull implementeren (`()`, `(,)`, `Df`, `DfBwd`)
[x] SimulateFull een Circuit (Df dom a, DfBwd dom a) (e.g. een ROM) (DfMem.hs)
[x] Onderzoek of SimulateFull uit te spliten valt in kleinere functies die samen de simulateCircuit functie doen.
[x] SimulateRight definieren (basically exact Simulate)
[x] SimulateRight implementeren
[x] SimulationChannels in SimulateRight
...
[ ] SimulationConfiguration implementeren
[ ] (SimulateLeft)

Circuit als Monoid? (Kind van circuit is verkeerd)

Type vinden van een ongeimplementeerde functie in een class instance?

Is wat ik nu doe met proxies ook op te lossen met Type applications?

De functies in SimulateFull zijn meestal dezelfde in de beide richtingen, maar misschien niet altijd...?

Benaming van SimulateRightward: -- or call this SimulateForward / SimulateFwd? (idem voor left)

die 'go' methode werkt nu ook veel slechter door het droppen van injectivity.

SimulateRight ~ Simulate
SimulateFull: eigenlijk alleen maar een verzameling van conversionfuncties zodat de functie in de Circuit gedrived kan worden door een handiger simulatietype.

###

SimulateFull wordt Simulate, we droppen SimulateRightward, want we kunnen SimulateFull met wat associated types magie vergelijkbaar krijgen. Het zorgt dan voor twee simulate functies: een op SimulateType niveau en een op ExpectType niveau.

[x] Verwijder SimulateRight/SimulateLeft
[x] Lift stallC naar SimulateFull
[ ] stallCF voor DfBwd
[ ] Probeer de testcase ook eens ge-composed met stallC
[ ] Voeg ExpectType toe (groot)
[ ] These voor de expecttype van axi?
[ ] Misschien dflike implementatie van de losse channels om stall her te gebruiken

Hebben we deze functie nodig: `[(WA,WD,WR,RA,RD)] -> [Transaction]`

> behoudt Simulate, maak er Drive&Sample van oid
> SimulateFull => Simulate
> SimulateFull heeft de conversion functies en stallC
> Maak van SimulateFull iets als RunCircuit
> Fix Axi4Lite instances voor SimulateFull
> Bouw een voorbeeld van Axi4Lite met veel documentatie
> Hedgehog testfunctie maken gegeven SimulateFull
