Timing Analyzer report for RISC-V-Single-Cycle-VHDL
Fri Aug 26 03:46:17 2022
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Setup: 'clk_in'
 14. Slow 1200mV 85C Model Setup: 'clk2'
 15. Slow 1200mV 85C Model Setup: 'clk3'
 16. Slow 1200mV 85C Model Hold: 'clk_in'
 17. Slow 1200mV 85C Model Hold: 'clk3'
 18. Slow 1200mV 85C Model Hold: 'clk2'
 19. Slow 1200mV 85C Model Hold: 'clk'
 20. Slow 1200mV 85C Model Metastability Summary
 21. Slow 1200mV 0C Model Fmax Summary
 22. Slow 1200mV 0C Model Setup Summary
 23. Slow 1200mV 0C Model Hold Summary
 24. Slow 1200mV 0C Model Recovery Summary
 25. Slow 1200mV 0C Model Removal Summary
 26. Slow 1200mV 0C Model Minimum Pulse Width Summary
 27. Slow 1200mV 0C Model Setup: 'clk'
 28. Slow 1200mV 0C Model Setup: 'clk_in'
 29. Slow 1200mV 0C Model Setup: 'clk2'
 30. Slow 1200mV 0C Model Setup: 'clk3'
 31. Slow 1200mV 0C Model Hold: 'clk_in'
 32. Slow 1200mV 0C Model Hold: 'clk2'
 33. Slow 1200mV 0C Model Hold: 'clk3'
 34. Slow 1200mV 0C Model Hold: 'clk'
 35. Slow 1200mV 0C Model Metastability Summary
 36. Fast 1200mV 0C Model Setup Summary
 37. Fast 1200mV 0C Model Hold Summary
 38. Fast 1200mV 0C Model Recovery Summary
 39. Fast 1200mV 0C Model Removal Summary
 40. Fast 1200mV 0C Model Minimum Pulse Width Summary
 41. Fast 1200mV 0C Model Setup: 'clk'
 42. Fast 1200mV 0C Model Setup: 'clk_in'
 43. Fast 1200mV 0C Model Setup: 'clk2'
 44. Fast 1200mV 0C Model Setup: 'clk3'
 45. Fast 1200mV 0C Model Hold: 'clk_in'
 46. Fast 1200mV 0C Model Hold: 'clk2'
 47. Fast 1200mV 0C Model Hold: 'clk3'
 48. Fast 1200mV 0C Model Hold: 'clk'
 49. Fast 1200mV 0C Model Metastability Summary
 50. Multicorner Timing Analysis Summary
 51. Board Trace Model Assignments
 52. Input Transition Times
 53. Signal Integrity Metrics (Slow 1200mv 0c Model)
 54. Signal Integrity Metrics (Slow 1200mv 85c Model)
 55. Signal Integrity Metrics (Fast 1200mv 0c Model)
 56. Setup Transfers
 57. Hold Transfers
 58. Report TCCS
 59. Report RSKM
 60. Unconstrained Paths Summary
 61. Clock Status Summary
 62. Unconstrained Input Ports
 63. Unconstrained Output Ports
 64. Unconstrained Input Ports
 65. Unconstrained Output Ports
 66. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; RISC-V-Single-Cycle-VHDL                            ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE6E22C8                                         ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 12          ;
;                            ;             ;
; Average used               ; 1.85        ;
; Maximum used               ; 12          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  28.7%      ;
;     Processor 3            ;  15.8%      ;
;     Processor 4            ;   6.2%      ;
;     Processors 5-12        ;   4.3%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                             ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets    ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }    ;
; clk2       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk2 }   ;
; clk3       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk3 }   ;
; clk_in     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_in } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 48.63 MHz  ; 48.63 MHz       ; clk        ;      ;
; 184.2 MHz  ; 184.2 MHz       ; clk_in     ;      ;
; 312.79 MHz ; 312.79 MHz      ; clk2       ;      ;
; 328.84 MHz ; 328.84 MHz      ; clk3       ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+--------+---------+------------------+
; Clock  ; Slack   ; End Point TNS    ;
+--------+---------+------------------+
; clk    ; -19.563 ; -18574.962       ;
; clk_in ; -4.429  ; -393.577         ;
; clk2   ; -2.197  ; -96.069          ;
; clk3   ; -2.041  ; -50.546          ;
+--------+---------+------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+--------+-------+-------------------+
; Clock  ; Slack ; End Point TNS     ;
+--------+-------+-------------------+
; clk_in ; 0.445 ; 0.000             ;
; clk3   ; 0.453 ; 0.000             ;
; clk2   ; 0.454 ; 0.000             ;
; clk    ; 0.486 ; 0.000             ;
+--------+-------+-------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+--------+--------+---------------------------------+
; Clock  ; Slack  ; End Point TNS                   ;
+--------+--------+---------------------------------+
; clk    ; -3.201 ; -1815.956                       ;
; clk_in ; -3.000 ; -230.511                        ;
; clk2   ; -1.487 ; -74.350                         ;
; clk3   ; -1.487 ; -52.045                         ;
+--------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                       ;
+---------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                          ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -19.563 ; program_counter:pc1|address_out[7] ; program_counter:pc1|address_out[8]  ; clk          ; clk         ; 1.000        ; -0.085     ; 20.479     ;
; -19.523 ; program_counter:pc1|address_out[7] ; program_counter:pc1|address_out[5]  ; clk          ; clk         ; 1.000        ; -0.085     ; 20.439     ;
; -19.498 ; program_counter:pc1|address_out[7] ; program_counter:pc1|address_out[4]  ; clk          ; clk         ; 1.000        ; -0.085     ; 20.414     ;
; -19.455 ; program_counter:pc1|address_out[2] ; program_counter:pc1|address_out[8]  ; clk          ; clk         ; 1.000        ; -0.082     ; 20.374     ;
; -19.415 ; program_counter:pc1|address_out[2] ; program_counter:pc1|address_out[5]  ; clk          ; clk         ; 1.000        ; -0.082     ; 20.334     ;
; -19.390 ; program_counter:pc1|address_out[2] ; program_counter:pc1|address_out[4]  ; clk          ; clk         ; 1.000        ; -0.082     ; 20.309     ;
; -19.297 ; program_counter:pc1|address_out[9] ; program_counter:pc1|address_out[8]  ; clk          ; clk         ; 1.000        ; -0.085     ; 20.213     ;
; -19.279 ; program_counter:pc1|address_out[3] ; program_counter:pc1|address_out[8]  ; clk          ; clk         ; 1.000        ; -0.082     ; 20.198     ;
; -19.261 ; program_counter:pc1|address_out[7] ; program_counter:pc1|address_out[6]  ; clk          ; clk         ; 1.000        ; -0.080     ; 20.182     ;
; -19.257 ; program_counter:pc1|address_out[9] ; program_counter:pc1|address_out[5]  ; clk          ; clk         ; 1.000        ; -0.085     ; 20.173     ;
; -19.239 ; program_counter:pc1|address_out[3] ; program_counter:pc1|address_out[5]  ; clk          ; clk         ; 1.000        ; -0.082     ; 20.158     ;
; -19.238 ; program_counter:pc1|address_out[7] ; program_counter:pc1|address_out[3]  ; clk          ; clk         ; 1.000        ; -0.084     ; 20.155     ;
; -19.237 ; program_counter:pc1|address_out[7] ; program_counter:pc1|address_out[2]  ; clk          ; clk         ; 1.000        ; -0.084     ; 20.154     ;
; -19.232 ; program_counter:pc1|address_out[9] ; program_counter:pc1|address_out[4]  ; clk          ; clk         ; 1.000        ; -0.085     ; 20.148     ;
; -19.214 ; program_counter:pc1|address_out[3] ; program_counter:pc1|address_out[4]  ; clk          ; clk         ; 1.000        ; -0.082     ; 20.133     ;
; -19.212 ; program_counter:pc1|address_out[4] ; program_counter:pc1|address_out[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 20.132     ;
; -19.186 ; program_counter:pc1|address_out[6] ; program_counter:pc1|address_out[8]  ; clk          ; clk         ; 1.000        ; -0.087     ; 20.100     ;
; -19.172 ; program_counter:pc1|address_out[4] ; program_counter:pc1|address_out[5]  ; clk          ; clk         ; 1.000        ; -0.081     ; 20.092     ;
; -19.153 ; program_counter:pc1|address_out[2] ; program_counter:pc1|address_out[6]  ; clk          ; clk         ; 1.000        ; -0.077     ; 20.077     ;
; -19.147 ; program_counter:pc1|address_out[4] ; program_counter:pc1|address_out[4]  ; clk          ; clk         ; 1.000        ; -0.081     ; 20.067     ;
; -19.146 ; program_counter:pc1|address_out[6] ; program_counter:pc1|address_out[5]  ; clk          ; clk         ; 1.000        ; -0.087     ; 20.060     ;
; -19.141 ; program_counter:pc1|address_out[5] ; program_counter:pc1|address_out[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 20.061     ;
; -19.130 ; program_counter:pc1|address_out[2] ; program_counter:pc1|address_out[3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 20.050     ;
; -19.129 ; program_counter:pc1|address_out[2] ; program_counter:pc1|address_out[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 20.049     ;
; -19.121 ; program_counter:pc1|address_out[6] ; program_counter:pc1|address_out[4]  ; clk          ; clk         ; 1.000        ; -0.087     ; 20.035     ;
; -19.101 ; program_counter:pc1|address_out[5] ; program_counter:pc1|address_out[5]  ; clk          ; clk         ; 1.000        ; -0.081     ; 20.021     ;
; -19.076 ; program_counter:pc1|address_out[5] ; program_counter:pc1|address_out[4]  ; clk          ; clk         ; 1.000        ; -0.081     ; 19.996     ;
; -19.030 ; program_counter:pc1|address_out[8] ; program_counter:pc1|address_out[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 19.950     ;
; -19.007 ; program_counter:pc1|address_out[7] ; program_counter:pc1|address_out[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 19.927     ;
; -19.006 ; program_counter:pc1|address_out[7] ; program_counter:pc1|address_out[9]  ; clk          ; clk         ; 1.000        ; -0.081     ; 19.926     ;
; -18.995 ; program_counter:pc1|address_out[9] ; program_counter:pc1|address_out[6]  ; clk          ; clk         ; 1.000        ; -0.080     ; 19.916     ;
; -18.990 ; program_counter:pc1|address_out[8] ; program_counter:pc1|address_out[5]  ; clk          ; clk         ; 1.000        ; -0.081     ; 19.910     ;
; -18.977 ; program_counter:pc1|address_out[3] ; program_counter:pc1|address_out[6]  ; clk          ; clk         ; 1.000        ; -0.077     ; 19.901     ;
; -18.972 ; program_counter:pc1|address_out[9] ; program_counter:pc1|address_out[3]  ; clk          ; clk         ; 1.000        ; -0.084     ; 19.889     ;
; -18.971 ; program_counter:pc1|address_out[9] ; program_counter:pc1|address_out[2]  ; clk          ; clk         ; 1.000        ; -0.084     ; 19.888     ;
; -18.965 ; program_counter:pc1|address_out[8] ; program_counter:pc1|address_out[4]  ; clk          ; clk         ; 1.000        ; -0.081     ; 19.885     ;
; -18.954 ; program_counter:pc1|address_out[3] ; program_counter:pc1|address_out[3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 19.874     ;
; -18.953 ; program_counter:pc1|address_out[3] ; program_counter:pc1|address_out[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 19.873     ;
; -18.910 ; program_counter:pc1|address_out[4] ; program_counter:pc1|address_out[6]  ; clk          ; clk         ; 1.000        ; -0.076     ; 19.835     ;
; -18.899 ; program_counter:pc1|address_out[2] ; program_counter:pc1|address_out[7]  ; clk          ; clk         ; 1.000        ; -0.078     ; 19.822     ;
; -18.898 ; program_counter:pc1|address_out[2] ; program_counter:pc1|address_out[9]  ; clk          ; clk         ; 1.000        ; -0.078     ; 19.821     ;
; -18.887 ; program_counter:pc1|address_out[4] ; program_counter:pc1|address_out[3]  ; clk          ; clk         ; 1.000        ; -0.080     ; 19.808     ;
; -18.886 ; program_counter:pc1|address_out[4] ; program_counter:pc1|address_out[2]  ; clk          ; clk         ; 1.000        ; -0.080     ; 19.807     ;
; -18.884 ; program_counter:pc1|address_out[6] ; program_counter:pc1|address_out[6]  ; clk          ; clk         ; 1.000        ; -0.082     ; 19.803     ;
; -18.861 ; program_counter:pc1|address_out[6] ; program_counter:pc1|address_out[3]  ; clk          ; clk         ; 1.000        ; -0.086     ; 19.776     ;
; -18.860 ; program_counter:pc1|address_out[6] ; program_counter:pc1|address_out[2]  ; clk          ; clk         ; 1.000        ; -0.086     ; 19.775     ;
; -18.839 ; program_counter:pc1|address_out[5] ; program_counter:pc1|address_out[6]  ; clk          ; clk         ; 1.000        ; -0.076     ; 19.764     ;
; -18.816 ; program_counter:pc1|address_out[5] ; program_counter:pc1|address_out[3]  ; clk          ; clk         ; 1.000        ; -0.080     ; 19.737     ;
; -18.815 ; program_counter:pc1|address_out[5] ; program_counter:pc1|address_out[2]  ; clk          ; clk         ; 1.000        ; -0.080     ; 19.736     ;
; -18.762 ; program_counter:pc1|address_out[7] ; program_counter:pc1|address_out[18] ; clk          ; clk         ; 1.000        ; 0.391      ; 20.154     ;
; -18.758 ; program_counter:pc1|address_out[7] ; program_counter:pc1|address_out[27] ; clk          ; clk         ; 1.000        ; 0.391      ; 20.150     ;
; -18.741 ; program_counter:pc1|address_out[9] ; program_counter:pc1|address_out[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 19.661     ;
; -18.740 ; program_counter:pc1|address_out[9] ; program_counter:pc1|address_out[9]  ; clk          ; clk         ; 1.000        ; -0.081     ; 19.660     ;
; -18.739 ; program_counter:pc1|address_out[7] ; program_counter:pc1|address_out[23] ; clk          ; clk         ; 1.000        ; 0.381      ; 20.121     ;
; -18.737 ; program_counter:pc1|address_out[7] ; program_counter:pc1|address_out[11] ; clk          ; clk         ; 1.000        ; 0.381      ; 20.119     ;
; -18.737 ; program_counter:pc1|address_out[7] ; program_counter:pc1|address_out[15] ; clk          ; clk         ; 1.000        ; 0.381      ; 20.119     ;
; -18.736 ; program_counter:pc1|address_out[7] ; program_counter:pc1|address_out[25] ; clk          ; clk         ; 1.000        ; 0.381      ; 20.118     ;
; -18.731 ; program_counter:pc1|address_out[7] ; program_counter:pc1|address_out[21] ; clk          ; clk         ; 1.000        ; 0.381      ; 20.113     ;
; -18.728 ; program_counter:pc1|address_out[8] ; program_counter:pc1|address_out[6]  ; clk          ; clk         ; 1.000        ; -0.076     ; 19.653     ;
; -18.723 ; program_counter:pc1|address_out[3] ; program_counter:pc1|address_out[7]  ; clk          ; clk         ; 1.000        ; -0.078     ; 19.646     ;
; -18.722 ; program_counter:pc1|address_out[3] ; program_counter:pc1|address_out[9]  ; clk          ; clk         ; 1.000        ; -0.078     ; 19.645     ;
; -18.705 ; program_counter:pc1|address_out[8] ; program_counter:pc1|address_out[3]  ; clk          ; clk         ; 1.000        ; -0.080     ; 19.626     ;
; -18.704 ; program_counter:pc1|address_out[8] ; program_counter:pc1|address_out[2]  ; clk          ; clk         ; 1.000        ; -0.080     ; 19.625     ;
; -18.683 ; program_counter:pc1|address_out[7] ; program_counter:pc1|address_out[13] ; clk          ; clk         ; 1.000        ; 0.394      ; 20.078     ;
; -18.674 ; program_counter:pc1|address_out[7] ; program_counter:pc1|address_out[16] ; clk          ; clk         ; 1.000        ; 0.367      ; 20.042     ;
; -18.656 ; program_counter:pc1|address_out[4] ; program_counter:pc1|address_out[7]  ; clk          ; clk         ; 1.000        ; -0.077     ; 19.580     ;
; -18.655 ; program_counter:pc1|address_out[4] ; program_counter:pc1|address_out[9]  ; clk          ; clk         ; 1.000        ; -0.077     ; 19.579     ;
; -18.654 ; program_counter:pc1|address_out[2] ; program_counter:pc1|address_out[18] ; clk          ; clk         ; 1.000        ; 0.394      ; 20.049     ;
; -18.650 ; program_counter:pc1|address_out[2] ; program_counter:pc1|address_out[27] ; clk          ; clk         ; 1.000        ; 0.394      ; 20.045     ;
; -18.631 ; program_counter:pc1|address_out[2] ; program_counter:pc1|address_out[23] ; clk          ; clk         ; 1.000        ; 0.384      ; 20.016     ;
; -18.630 ; program_counter:pc1|address_out[6] ; program_counter:pc1|address_out[7]  ; clk          ; clk         ; 1.000        ; -0.083     ; 19.548     ;
; -18.629 ; program_counter:pc1|address_out[6] ; program_counter:pc1|address_out[9]  ; clk          ; clk         ; 1.000        ; -0.083     ; 19.547     ;
; -18.629 ; program_counter:pc1|address_out[2] ; program_counter:pc1|address_out[11] ; clk          ; clk         ; 1.000        ; 0.384      ; 20.014     ;
; -18.629 ; program_counter:pc1|address_out[2] ; program_counter:pc1|address_out[15] ; clk          ; clk         ; 1.000        ; 0.384      ; 20.014     ;
; -18.628 ; program_counter:pc1|address_out[2] ; program_counter:pc1|address_out[25] ; clk          ; clk         ; 1.000        ; 0.384      ; 20.013     ;
; -18.623 ; program_counter:pc1|address_out[2] ; program_counter:pc1|address_out[21] ; clk          ; clk         ; 1.000        ; 0.384      ; 20.008     ;
; -18.585 ; program_counter:pc1|address_out[5] ; program_counter:pc1|address_out[7]  ; clk          ; clk         ; 1.000        ; -0.077     ; 19.509     ;
; -18.584 ; program_counter:pc1|address_out[5] ; program_counter:pc1|address_out[9]  ; clk          ; clk         ; 1.000        ; -0.077     ; 19.508     ;
; -18.579 ; program_counter:pc1|address_out[7] ; program_counter:pc1|address_out[31] ; clk          ; clk         ; 1.000        ; 0.381      ; 19.961     ;
; -18.577 ; program_counter:pc1|address_out[7] ; program_counter:pc1|address_out[14] ; clk          ; clk         ; 1.000        ; 0.381      ; 19.959     ;
; -18.575 ; program_counter:pc1|address_out[2] ; program_counter:pc1|address_out[13] ; clk          ; clk         ; 1.000        ; 0.397      ; 19.973     ;
; -18.566 ; program_counter:pc1|address_out[2] ; program_counter:pc1|address_out[16] ; clk          ; clk         ; 1.000        ; 0.370      ; 19.937     ;
; -18.537 ; program_counter:pc1|address_out[7] ; program_counter:pc1|address_out[26] ; clk          ; clk         ; 1.000        ; 0.394      ; 19.932     ;
; -18.531 ; program_counter:pc1|address_out[7] ; program_counter:pc1|address_out[20] ; clk          ; clk         ; 1.000        ; 0.394      ; 19.926     ;
; -18.527 ; program_counter:pc1|address_out[7] ; program_counter:pc1|address_out[24] ; clk          ; clk         ; 1.000        ; 0.394      ; 19.922     ;
; -18.527 ; program_counter:pc1|address_out[7] ; program_counter:pc1|address_out[19] ; clk          ; clk         ; 1.000        ; 0.394      ; 19.922     ;
; -18.496 ; program_counter:pc1|address_out[9] ; program_counter:pc1|address_out[18] ; clk          ; clk         ; 1.000        ; 0.391      ; 19.888     ;
; -18.492 ; program_counter:pc1|address_out[9] ; program_counter:pc1|address_out[27] ; clk          ; clk         ; 1.000        ; 0.391      ; 19.884     ;
; -18.478 ; program_counter:pc1|address_out[3] ; program_counter:pc1|address_out[18] ; clk          ; clk         ; 1.000        ; 0.394      ; 19.873     ;
; -18.474 ; program_counter:pc1|address_out[8] ; program_counter:pc1|address_out[7]  ; clk          ; clk         ; 1.000        ; -0.077     ; 19.398     ;
; -18.474 ; program_counter:pc1|address_out[3] ; program_counter:pc1|address_out[27] ; clk          ; clk         ; 1.000        ; 0.394      ; 19.869     ;
; -18.473 ; program_counter:pc1|address_out[8] ; program_counter:pc1|address_out[9]  ; clk          ; clk         ; 1.000        ; -0.077     ; 19.397     ;
; -18.473 ; program_counter:pc1|address_out[9] ; program_counter:pc1|address_out[23] ; clk          ; clk         ; 1.000        ; 0.381      ; 19.855     ;
; -18.471 ; program_counter:pc1|address_out[9] ; program_counter:pc1|address_out[11] ; clk          ; clk         ; 1.000        ; 0.381      ; 19.853     ;
; -18.471 ; program_counter:pc1|address_out[9] ; program_counter:pc1|address_out[15] ; clk          ; clk         ; 1.000        ; 0.381      ; 19.853     ;
; -18.471 ; program_counter:pc1|address_out[2] ; program_counter:pc1|address_out[31] ; clk          ; clk         ; 1.000        ; 0.384      ; 19.856     ;
; -18.470 ; program_counter:pc1|address_out[9] ; program_counter:pc1|address_out[25] ; clk          ; clk         ; 1.000        ; 0.381      ; 19.852     ;
; -18.469 ; program_counter:pc1|address_out[2] ; program_counter:pc1|address_out[14] ; clk          ; clk         ; 1.000        ; 0.384      ; 19.854     ;
; -18.465 ; program_counter:pc1|address_out[9] ; program_counter:pc1|address_out[21] ; clk          ; clk         ; 1.000        ; 0.381      ; 19.847     ;
; -18.455 ; program_counter:pc1|address_out[3] ; program_counter:pc1|address_out[23] ; clk          ; clk         ; 1.000        ; 0.384      ; 19.840     ;
+---------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_in'                                                                                     ;
+--------+------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -4.429 ; count3[9]  ; clk3                          ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 5.349      ;
; -4.429 ; count3[27] ; clk3                          ; clk_in       ; clk_in      ; 1.000        ; -0.083     ; 5.347      ;
; -4.421 ; count3[19] ; clk3                          ; clk_in       ; clk_in      ; 1.000        ; -0.083     ; 5.339      ;
; -4.420 ; count2[22] ; clk2                          ; clk_in       ; clk_in      ; 1.000        ; -0.080     ; 5.341      ;
; -4.363 ; count3[15] ; clk3                          ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 5.283      ;
; -4.362 ; count2[5]  ; clk2                          ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 5.282      ;
; -4.352 ; count3[12] ; clk3                          ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 5.272      ;
; -4.350 ; count3[2]  ; clk3                          ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 5.270      ;
; -4.333 ; count3[13] ; clk3                          ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 5.253      ;
; -4.304 ; count3[23] ; clk3                          ; clk_in       ; clk_in      ; 1.000        ; -0.083     ; 5.222      ;
; -4.231 ; count2[12] ; clk2                          ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 5.151      ;
; -4.226 ; count3[11] ; clk3                          ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 5.146      ;
; -4.224 ; count3[18] ; clk3                          ; clk_in       ; clk_in      ; 1.000        ; -0.083     ; 5.142      ;
; -4.221 ; count3[25] ; clk3                          ; clk_in       ; clk_in      ; 1.000        ; -0.083     ; 5.139      ;
; -4.221 ; count2[23] ; clk2                          ; clk_in       ; clk_in      ; 1.000        ; -0.080     ; 5.142      ;
; -4.211 ; count3[26] ; clk3                          ; clk_in       ; clk_in      ; 1.000        ; -0.083     ; 5.129      ;
; -4.206 ; count2[29] ; clk2                          ; clk_in       ; clk_in      ; 1.000        ; -0.080     ; 5.127      ;
; -4.202 ; count2[19] ; clk2                          ; clk_in       ; clk_in      ; 1.000        ; -0.080     ; 5.123      ;
; -4.157 ; count3[28] ; clk3                          ; clk_in       ; clk_in      ; 1.000        ; -0.083     ; 5.075      ;
; -4.153 ; count2[7]  ; clk2                          ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 5.073      ;
; -4.151 ; count2[31] ; clk2                          ; clk_in       ; clk_in      ; 1.000        ; -0.080     ; 5.072      ;
; -4.149 ; count2[15] ; clk2                          ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 5.069      ;
; -4.138 ; count2[13] ; clk2                          ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 5.058      ;
; -4.118 ; count3[30] ; clk3                          ; clk_in       ; clk_in      ; 1.000        ; -0.083     ; 5.036      ;
; -4.107 ; count2[16] ; clk2                          ; clk_in       ; clk_in      ; 1.000        ; -0.080     ; 5.028      ;
; -4.104 ; count3[4]  ; clk3                          ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 5.024      ;
; -4.095 ; count2[27] ; clk2                          ; clk_in       ; clk_in      ; 1.000        ; -0.080     ; 5.016      ;
; -4.073 ; count3[1]  ; clk3                          ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 4.993      ;
; -4.069 ; count2[26] ; clk2                          ; clk_in       ; clk_in      ; 1.000        ; -0.080     ; 4.990      ;
; -4.061 ; count2[28] ; clk2                          ; clk_in       ; clk_in      ; 1.000        ; -0.080     ; 4.982      ;
; -4.048 ; count3[21] ; clk3                          ; clk_in       ; clk_in      ; 1.000        ; -0.083     ; 4.966      ;
; -4.047 ; count3[6]  ; clk3                          ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 4.967      ;
; -4.044 ; count2[30] ; clk2                          ; clk_in       ; clk_in      ; 1.000        ; -0.080     ; 4.965      ;
; -4.023 ; count2[11] ; clk2                          ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 4.943      ;
; -4.004 ; count2[18] ; clk2                          ; clk_in       ; clk_in      ; 1.000        ; -0.080     ; 4.925      ;
; -4.002 ; count2[10] ; clk2                          ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 4.922      ;
; -3.993 ; count2[14] ; clk2                          ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 4.913      ;
; -3.989 ; count2[21] ; clk2                          ; clk_in       ; clk_in      ; 1.000        ; -0.080     ; 4.910      ;
; -3.984 ; count3[16] ; clk3                          ; clk_in       ; clk_in      ; 1.000        ; -0.083     ; 4.902      ;
; -3.962 ; count3[20] ; clk3                          ; clk_in       ; clk_in      ; 1.000        ; -0.083     ; 4.880      ;
; -3.944 ; count3[10] ; clk3                          ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 4.864      ;
; -3.942 ; count3[5]  ; clk3                          ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 4.862      ;
; -3.926 ; count3[14] ; clk3                          ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 4.846      ;
; -3.917 ; count2[6]  ; clk2                          ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 4.837      ;
; -3.915 ; count3[3]  ; clk3                          ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 4.835      ;
; -3.897 ; count[20]  ; clk                           ; clk_in       ; clk_in      ; 1.000        ; -0.079     ; 4.819      ;
; -3.875 ; count3[22] ; clk3                          ; clk_in       ; clk_in      ; 1.000        ; -0.083     ; 4.793      ;
; -3.870 ; count[0]   ; clk2                          ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 4.790      ;
; -3.863 ; count2[2]  ; clk2                          ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 4.783      ;
; -3.854 ; count2[24] ; clk2                          ; clk_in       ; clk_in      ; 1.000        ; -0.080     ; 4.775      ;
; -3.854 ; count2[4]  ; clk2                          ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 4.774      ;
; -3.817 ; count3[17] ; clk3                          ; clk_in       ; clk_in      ; 1.000        ; -0.083     ; 4.735      ;
; -3.808 ; count3[7]  ; clk3                          ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 4.728      ;
; -3.805 ; count3[24] ; clk3                          ; clk_in       ; clk_in      ; 1.000        ; -0.083     ; 4.723      ;
; -3.797 ; count3[8]  ; clk3                          ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 4.717      ;
; -3.795 ; count3[0]  ; clk3                          ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 4.715      ;
; -3.786 ; count[19]  ; clk                           ; clk_in       ; clk_in      ; 1.000        ; -0.079     ; 4.708      ;
; -3.764 ; count2[20] ; clk2                          ; clk_in       ; clk_in      ; 1.000        ; -0.080     ; 4.685      ;
; -3.759 ; count[21]  ; clk                           ; clk_in       ; clk_in      ; 1.000        ; -0.079     ; 4.681      ;
; -3.756 ; count2[25] ; clk2                          ; clk_in       ; clk_in      ; 1.000        ; -0.080     ; 4.677      ;
; -3.743 ; count[23]  ; clk                           ; clk_in       ; clk_in      ; 1.000        ; -0.079     ; 4.665      ;
; -3.728 ; count3[31] ; clk3                          ; clk_in       ; clk_in      ; 1.000        ; -0.083     ; 4.646      ;
; -3.720 ; count2[8]  ; clk2                          ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 4.640      ;
; -3.718 ; count[20]  ; count[16]                     ; clk_in       ; clk_in      ; 1.000        ; -0.079     ; 4.640      ;
; -3.716 ; count[20]  ; sevenseg:sevenseg1|tmp_dig[1] ; clk_in       ; clk_in      ; 1.000        ; -0.079     ; 4.638      ;
; -3.690 ; count[0]   ; count4[30]                    ; clk_in       ; clk_in      ; 1.000        ; -0.080     ; 4.611      ;
; -3.660 ; count[0]   ; count4[31]                    ; clk_in       ; clk_in      ; 1.000        ; -0.080     ; 4.581      ;
; -3.630 ; count2[9]  ; clk2                          ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 4.550      ;
; -3.625 ; count[18]  ; clk                           ; clk_in       ; clk_in      ; 1.000        ; -0.079     ; 4.547      ;
; -3.615 ; count2[1]  ; clk2                          ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 4.535      ;
; -3.607 ; count[19]  ; count[16]                     ; clk_in       ; clk_in      ; 1.000        ; -0.079     ; 4.529      ;
; -3.605 ; count[19]  ; sevenseg:sevenseg1|tmp_dig[1] ; clk_in       ; clk_in      ; 1.000        ; -0.079     ; 4.527      ;
; -3.601 ; count4[1]  ; count4[30]                    ; clk_in       ; clk_in      ; 1.000        ; -0.080     ; 4.522      ;
; -3.600 ; count2[17] ; clk2                          ; clk_in       ; clk_in      ; 1.000        ; -0.080     ; 4.521      ;
; -3.588 ; count3[29] ; clk3                          ; clk_in       ; clk_in      ; 1.000        ; -0.083     ; 4.506      ;
; -3.580 ; count[21]  ; count[16]                     ; clk_in       ; clk_in      ; 1.000        ; -0.079     ; 4.502      ;
; -3.578 ; count[21]  ; sevenseg:sevenseg1|tmp_dig[1] ; clk_in       ; clk_in      ; 1.000        ; -0.079     ; 4.500      ;
; -3.578 ; count4[2]  ; count4[31]                    ; clk_in       ; clk_in      ; 1.000        ; -0.080     ; 4.499      ;
; -3.571 ; count4[1]  ; count4[31]                    ; clk_in       ; clk_in      ; 1.000        ; -0.080     ; 4.492      ;
; -3.565 ; count[17]  ; clk                           ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 4.484      ;
; -3.564 ; count[23]  ; count[16]                     ; clk_in       ; clk_in      ; 1.000        ; -0.079     ; 4.486      ;
; -3.562 ; count[23]  ; sevenseg:sevenseg1|tmp_dig[1] ; clk_in       ; clk_in      ; 1.000        ; -0.079     ; 4.484      ;
; -3.544 ; count[0]   ; count4[28]                    ; clk_in       ; clk_in      ; 1.000        ; -0.080     ; 4.465      ;
; -3.514 ; count[0]   ; count4[29]                    ; clk_in       ; clk_in      ; 1.000        ; -0.080     ; 4.435      ;
; -3.486 ; count[22]  ; clk                           ; clk_in       ; clk_in      ; 1.000        ; -0.079     ; 4.408      ;
; -3.485 ; count[20]  ; count[17]                     ; clk_in       ; clk_in      ; 1.000        ; -0.079     ; 4.407      ;
; -3.466 ; count[31]  ; clk                           ; clk_in       ; clk_in      ; 1.000        ; -0.079     ; 4.388      ;
; -3.461 ; count[29]  ; clk                           ; clk_in       ; clk_in      ; 1.000        ; -0.079     ; 4.383      ;
; -3.455 ; count4[1]  ; count4[28]                    ; clk_in       ; clk_in      ; 1.000        ; -0.080     ; 4.376      ;
; -3.450 ; count[30]  ; clk                           ; clk_in       ; clk_in      ; 1.000        ; -0.079     ; 4.372      ;
; -3.448 ; count[0]   ; count[31]                     ; clk_in       ; clk_in      ; 1.000        ; -0.084     ; 4.365      ;
; -3.446 ; count[18]  ; count[16]                     ; clk_in       ; clk_in      ; 1.000        ; -0.079     ; 4.368      ;
; -3.444 ; count[18]  ; sevenseg:sevenseg1|tmp_dig[1] ; clk_in       ; clk_in      ; 1.000        ; -0.079     ; 4.366      ;
; -3.440 ; count[0]   ; count[17]                     ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 4.359      ;
; -3.439 ; count[6]   ; clk                           ; clk_in       ; clk_in      ; 1.000        ; -0.080     ; 4.360      ;
; -3.432 ; count4[2]  ; count4[29]                    ; clk_in       ; clk_in      ; 1.000        ; -0.080     ; 4.353      ;
; -3.425 ; count4[1]  ; count4[29]                    ; clk_in       ; clk_in      ; 1.000        ; -0.080     ; 4.346      ;
; -3.418 ; count2[3]  ; clk2                          ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 4.338      ;
; -3.402 ; count4[2]  ; count4[30]                    ; clk_in       ; clk_in      ; 1.000        ; -0.080     ; 4.323      ;
; -3.398 ; count[0]   ; count4[26]                    ; clk_in       ; clk_in      ; 1.000        ; -0.080     ; 4.319      ;
+--------+------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk2'                                                                                                                                     ;
+--------+-------------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.197 ; fifo32to4:fifo32to4_1|State.nibble8             ; fifo32to4:fifo32to4_1|dataout_sig[3]   ; clk2         ; clk2        ; 1.000        ; -0.081     ; 3.117      ;
; -2.191 ; fifo32to4:fifo32to4_1|State.nibble8             ; fifo32to4:fifo32to4_1|dataout_sig[1]   ; clk2         ; clk2        ; 1.000        ; -0.081     ; 3.111      ;
; -2.183 ; fifo32to4:fifo32to4_1|State.nibble8             ; fifo32to4:fifo32to4_1|dataout_sig[0]   ; clk2         ; clk2        ; 1.000        ; -0.081     ; 3.103      ;
; -2.167 ; fifo32to4:fifo32to4_1|State.nibble1             ; fifo32to4:fifo32to4_1|dataout_sig[2]   ; clk2         ; clk2        ; 1.000        ; -0.081     ; 3.087      ;
; -2.163 ; fifo32to4:fifo32to4_1|State.nibble1             ; fifo32to4:fifo32to4_1|dataout_sig[1]   ; clk2         ; clk2        ; 1.000        ; -0.081     ; 3.083      ;
; -2.159 ; fifo32to4:fifo32to4_1|State.nibble8             ; fifo32to4:fifo32to4_1|dataout_sig[2]   ; clk2         ; clk2        ; 1.000        ; -0.081     ; 3.079      ;
; -2.151 ; fifo32to4:fifo32to4_1|State.nibble3             ; fifo32to4:fifo32to4_1|dataout_sig[0]   ; clk2         ; clk2        ; 1.000        ; -0.081     ; 3.071      ;
; -2.138 ; fifo32to4:fifo32to4_1|State.nibble3             ; fifo32to4:fifo32to4_1|dataout_sig[2]   ; clk2         ; clk2        ; 1.000        ; -0.081     ; 3.058      ;
; -2.122 ; fifo32to4:fifo32to4_1|State.nibble3             ; fifo32to4:fifo32to4_1|dataout_sig[1]   ; clk2         ; clk2        ; 1.000        ; -0.081     ; 3.042      ;
; -2.114 ; fifo32to4:fifo32to4_1|State.nibble1             ; fifo32to4:fifo32to4_1|dataout_sig[0]   ; clk2         ; clk2        ; 1.000        ; -0.081     ; 3.034      ;
; -2.110 ; fifo32to4:fifo32to4_1|State.nibble2             ; fifo32to4:fifo32to4_1|dataout_sig[0]   ; clk2         ; clk2        ; 1.000        ; -0.081     ; 3.030      ;
; -2.108 ; fifo32to4:fifo32to4_1|State.nibble3             ; fifo32to4:fifo32to4_1|dataout_sig[3]   ; clk2         ; clk2        ; 1.000        ; -0.081     ; 3.028      ;
; -2.107 ; fifo32to4:fifo32to4_1|State.nibble7             ; fifo32to4:fifo32to4_1|dataout_sig[2]   ; clk2         ; clk2        ; 1.000        ; -0.081     ; 3.027      ;
; -2.077 ; validchecker:validchecker1|fifo32_4_writeen_sig ; fifo32to4:fifo32to4_1|DataIn32_sig[19] ; clk3         ; clk2        ; 1.000        ; -0.467     ; 2.611      ;
; -2.077 ; validchecker:validchecker1|fifo32_4_writeen_sig ; fifo32to4:fifo32to4_1|DataIn32_sig[23] ; clk3         ; clk2        ; 1.000        ; -0.467     ; 2.611      ;
; -2.077 ; validchecker:validchecker1|fifo32_4_writeen_sig ; fifo32to4:fifo32to4_1|DataIn32_sig[18] ; clk3         ; clk2        ; 1.000        ; -0.467     ; 2.611      ;
; -2.077 ; validchecker:validchecker1|fifo32_4_writeen_sig ; fifo32to4:fifo32to4_1|DataIn32_sig[22] ; clk3         ; clk2        ; 1.000        ; -0.467     ; 2.611      ;
; -2.077 ; validchecker:validchecker1|fifo32_4_writeen_sig ; fifo32to4:fifo32to4_1|DataIn32_sig[17] ; clk3         ; clk2        ; 1.000        ; -0.467     ; 2.611      ;
; -2.077 ; validchecker:validchecker1|fifo32_4_writeen_sig ; fifo32to4:fifo32to4_1|DataIn32_sig[21] ; clk3         ; clk2        ; 1.000        ; -0.467     ; 2.611      ;
; -2.077 ; validchecker:validchecker1|fifo32_4_writeen_sig ; fifo32to4:fifo32to4_1|DataIn32_sig[20] ; clk3         ; clk2        ; 1.000        ; -0.467     ; 2.611      ;
; -2.077 ; validchecker:validchecker1|fifo32_4_writeen_sig ; fifo32to4:fifo32to4_1|DataIn32_sig[16] ; clk3         ; clk2        ; 1.000        ; -0.467     ; 2.611      ;
; -2.073 ; fifo32to4:fifo32to4_1|State.nibble2             ; fifo32to4:fifo32to4_1|dataout_sig[2]   ; clk2         ; clk2        ; 1.000        ; -0.081     ; 2.993      ;
; -2.067 ; fifo32to4:fifo32to4_1|State.nibble2             ; fifo32to4:fifo32to4_1|dataout_sig[1]   ; clk2         ; clk2        ; 1.000        ; -0.081     ; 2.987      ;
; -2.051 ; fifo32to4:fifo32to4_1|State.nextline            ; fifo32to4:fifo32to4_1|dataout_sig[0]   ; clk2         ; clk2        ; 1.000        ; -0.081     ; 2.971      ;
; -2.051 ; fifo32to4:fifo32to4_1|State.nextline            ; fifo32to4:fifo32to4_1|dataout_sig[1]   ; clk2         ; clk2        ; 1.000        ; -0.081     ; 2.971      ;
; -2.051 ; fifo32to4:fifo32to4_1|State.nextline            ; fifo32to4:fifo32to4_1|dataout_sig[2]   ; clk2         ; clk2        ; 1.000        ; -0.081     ; 2.971      ;
; -2.051 ; fifo32to4:fifo32to4_1|State.nextline            ; fifo32to4:fifo32to4_1|dataout_sig[3]   ; clk2         ; clk2        ; 1.000        ; -0.081     ; 2.971      ;
; -2.048 ; fifo32to4:fifo32to4_1|State.nibble5             ; fifo32to4:fifo32to4_1|dataout_sig[2]   ; clk2         ; clk2        ; 1.000        ; -0.081     ; 2.968      ;
; -2.040 ; fifo32to4:fifo32to4_1|State.nibble5             ; fifo32to4:fifo32to4_1|dataout_sig[3]   ; clk2         ; clk2        ; 1.000        ; -0.081     ; 2.960      ;
; -2.038 ; validchecker:validchecker1|fifo32_4_writeen_sig ; fifo32to4:fifo32to4_1|DataIn32_sig[7]  ; clk3         ; clk2        ; 1.000        ; -0.467     ; 2.572      ;
; -2.038 ; validchecker:validchecker1|fifo32_4_writeen_sig ; fifo32to4:fifo32to4_1|DataIn32_sig[3]  ; clk3         ; clk2        ; 1.000        ; -0.467     ; 2.572      ;
; -2.038 ; validchecker:validchecker1|fifo32_4_writeen_sig ; fifo32to4:fifo32to4_1|DataIn32_sig[6]  ; clk3         ; clk2        ; 1.000        ; -0.467     ; 2.572      ;
; -2.038 ; validchecker:validchecker1|fifo32_4_writeen_sig ; fifo32to4:fifo32to4_1|DataIn32_sig[2]  ; clk3         ; clk2        ; 1.000        ; -0.467     ; 2.572      ;
; -2.038 ; validchecker:validchecker1|fifo32_4_writeen_sig ; fifo32to4:fifo32to4_1|DataIn32_sig[5]  ; clk3         ; clk2        ; 1.000        ; -0.467     ; 2.572      ;
; -2.038 ; validchecker:validchecker1|fifo32_4_writeen_sig ; fifo32to4:fifo32to4_1|DataIn32_sig[1]  ; clk3         ; clk2        ; 1.000        ; -0.467     ; 2.572      ;
; -2.038 ; validchecker:validchecker1|fifo32_4_writeen_sig ; fifo32to4:fifo32to4_1|DataIn32_sig[0]  ; clk3         ; clk2        ; 1.000        ; -0.467     ; 2.572      ;
; -2.038 ; validchecker:validchecker1|fifo32_4_writeen_sig ; fifo32to4:fifo32to4_1|DataIn32_sig[4]  ; clk3         ; clk2        ; 1.000        ; -0.467     ; 2.572      ;
; -2.033 ; fifo32to4:fifo32to4_1|State.nibble5             ; fifo32to4:fifo32to4_1|dataout_sig[1]   ; clk2         ; clk2        ; 1.000        ; -0.081     ; 2.953      ;
; -2.021 ; validchecker:validchecker1|fifo32_4_writeen_sig ; fifo32to4:fifo32to4_1|DataIn32_sig[27] ; clk3         ; clk2        ; 1.000        ; -0.467     ; 2.555      ;
; -2.021 ; validchecker:validchecker1|fifo32_4_writeen_sig ; fifo32to4:fifo32to4_1|DataIn32_sig[31] ; clk3         ; clk2        ; 1.000        ; -0.467     ; 2.555      ;
; -2.021 ; validchecker:validchecker1|fifo32_4_writeen_sig ; fifo32to4:fifo32to4_1|DataIn32_sig[26] ; clk3         ; clk2        ; 1.000        ; -0.467     ; 2.555      ;
; -2.021 ; validchecker:validchecker1|fifo32_4_writeen_sig ; fifo32to4:fifo32to4_1|DataIn32_sig[30] ; clk3         ; clk2        ; 1.000        ; -0.467     ; 2.555      ;
; -2.021 ; validchecker:validchecker1|fifo32_4_writeen_sig ; fifo32to4:fifo32to4_1|DataIn32_sig[25] ; clk3         ; clk2        ; 1.000        ; -0.467     ; 2.555      ;
; -2.021 ; validchecker:validchecker1|fifo32_4_writeen_sig ; fifo32to4:fifo32to4_1|DataIn32_sig[29] ; clk3         ; clk2        ; 1.000        ; -0.467     ; 2.555      ;
; -2.021 ; validchecker:validchecker1|fifo32_4_writeen_sig ; fifo32to4:fifo32to4_1|DataIn32_sig[28] ; clk3         ; clk2        ; 1.000        ; -0.467     ; 2.555      ;
; -2.021 ; validchecker:validchecker1|fifo32_4_writeen_sig ; fifo32to4:fifo32to4_1|DataIn32_sig[24] ; clk3         ; clk2        ; 1.000        ; -0.467     ; 2.555      ;
; -1.986 ; fifo32to4:fifo32to4_1|State.waitline            ; fifo32to4:fifo32to4_1|dataout_sig[0]   ; clk2         ; clk2        ; 1.000        ; -0.081     ; 2.906      ;
; -1.986 ; fifo32to4:fifo32to4_1|State.waitline            ; fifo32to4:fifo32to4_1|dataout_sig[1]   ; clk2         ; clk2        ; 1.000        ; -0.081     ; 2.906      ;
; -1.986 ; fifo32to4:fifo32to4_1|State.waitline            ; fifo32to4:fifo32to4_1|dataout_sig[2]   ; clk2         ; clk2        ; 1.000        ; -0.081     ; 2.906      ;
; -1.986 ; fifo32to4:fifo32to4_1|State.waitline            ; fifo32to4:fifo32to4_1|dataout_sig[3]   ; clk2         ; clk2        ; 1.000        ; -0.081     ; 2.906      ;
; -1.985 ; fifo32to4:fifo32to4_1|State.nibble6             ; fifo32to4:fifo32to4_1|dataout_sig[2]   ; clk2         ; clk2        ; 1.000        ; -0.081     ; 2.905      ;
; -1.977 ; fifo32to4:fifo32to4_1|State.nibble6             ; fifo32to4:fifo32to4_1|dataout_sig[3]   ; clk2         ; clk2        ; 1.000        ; -0.081     ; 2.897      ;
; -1.971 ; fifo32to4:fifo32to4_1|State.readWords           ; fifo32to4:fifo32to4_1|dataout_sig[0]   ; clk2         ; clk2        ; 1.000        ; -0.080     ; 2.892      ;
; -1.971 ; fifo32to4:fifo32to4_1|State.readWords           ; fifo32to4:fifo32to4_1|dataout_sig[1]   ; clk2         ; clk2        ; 1.000        ; -0.080     ; 2.892      ;
; -1.971 ; fifo32to4:fifo32to4_1|State.readWords           ; fifo32to4:fifo32to4_1|dataout_sig[2]   ; clk2         ; clk2        ; 1.000        ; -0.080     ; 2.892      ;
; -1.971 ; fifo32to4:fifo32to4_1|State.readWords           ; fifo32to4:fifo32to4_1|dataout_sig[3]   ; clk2         ; clk2        ; 1.000        ; -0.080     ; 2.892      ;
; -1.969 ; fifo32to4:fifo32to4_1|State.nibble6             ; fifo32to4:fifo32to4_1|dataout_sig[1]   ; clk2         ; clk2        ; 1.000        ; -0.081     ; 2.889      ;
; -1.931 ; validchecker:validchecker1|nextwordreaden_sig   ; fifo32to4:fifo32to4_1|dataout_sig[3]   ; clk3         ; clk2        ; 1.000        ; -0.467     ; 2.465      ;
; -1.931 ; validchecker:validchecker1|nextwordreaden_sig   ; fifo32to4:fifo32to4_1|dataout_sig[2]   ; clk3         ; clk2        ; 1.000        ; -0.467     ; 2.465      ;
; -1.931 ; validchecker:validchecker1|nextwordreaden_sig   ; fifo32to4:fifo32to4_1|dataout_sig[1]   ; clk3         ; clk2        ; 1.000        ; -0.467     ; 2.465      ;
; -1.931 ; validchecker:validchecker1|nextwordreaden_sig   ; fifo32to4:fifo32to4_1|dataout_sig[0]   ; clk3         ; clk2        ; 1.000        ; -0.467     ; 2.465      ;
; -1.907 ; fifo32to4:fifo32to4_1|State.readWords           ; fifo32to4:fifo32to4_1|DataIn32_sig[19] ; clk2         ; clk2        ; 1.000        ; -0.080     ; 2.828      ;
; -1.907 ; fifo32to4:fifo32to4_1|State.readWords           ; fifo32to4:fifo32to4_1|DataIn32_sig[23] ; clk2         ; clk2        ; 1.000        ; -0.080     ; 2.828      ;
; -1.907 ; fifo32to4:fifo32to4_1|State.readWords           ; fifo32to4:fifo32to4_1|DataIn32_sig[18] ; clk2         ; clk2        ; 1.000        ; -0.080     ; 2.828      ;
; -1.907 ; fifo32to4:fifo32to4_1|State.readWords           ; fifo32to4:fifo32to4_1|DataIn32_sig[22] ; clk2         ; clk2        ; 1.000        ; -0.080     ; 2.828      ;
; -1.907 ; fifo32to4:fifo32to4_1|State.readWords           ; fifo32to4:fifo32to4_1|DataIn32_sig[17] ; clk2         ; clk2        ; 1.000        ; -0.080     ; 2.828      ;
; -1.907 ; fifo32to4:fifo32to4_1|State.readWords           ; fifo32to4:fifo32to4_1|DataIn32_sig[21] ; clk2         ; clk2        ; 1.000        ; -0.080     ; 2.828      ;
; -1.907 ; fifo32to4:fifo32to4_1|State.readWords           ; fifo32to4:fifo32to4_1|DataIn32_sig[20] ; clk2         ; clk2        ; 1.000        ; -0.080     ; 2.828      ;
; -1.907 ; fifo32to4:fifo32to4_1|State.readWords           ; fifo32to4:fifo32to4_1|DataIn32_sig[16] ; clk2         ; clk2        ; 1.000        ; -0.080     ; 2.828      ;
; -1.881 ; validchecker:validchecker1|nextwordreaden_sig   ; fifo32to4:fifo32to4_1|State.waitline   ; clk3         ; clk2        ; 1.000        ; -0.467     ; 2.415      ;
; -1.881 ; validchecker:validchecker1|nextwordreaden_sig   ; fifo32to4:fifo32to4_1|State.nextline   ; clk3         ; clk2        ; 1.000        ; -0.467     ; 2.415      ;
; -1.881 ; validchecker:validchecker1|nextwordreaden_sig   ; fifo32to4:fifo32to4_1|State.nibble1    ; clk3         ; clk2        ; 1.000        ; -0.467     ; 2.415      ;
; -1.881 ; validchecker:validchecker1|nextwordreaden_sig   ; fifo32to4:fifo32to4_1|State.nibble2    ; clk3         ; clk2        ; 1.000        ; -0.467     ; 2.415      ;
; -1.881 ; validchecker:validchecker1|nextwordreaden_sig   ; fifo32to4:fifo32to4_1|State.nibble3    ; clk3         ; clk2        ; 1.000        ; -0.467     ; 2.415      ;
; -1.881 ; validchecker:validchecker1|nextwordreaden_sig   ; fifo32to4:fifo32to4_1|State.nibble4    ; clk3         ; clk2        ; 1.000        ; -0.467     ; 2.415      ;
; -1.881 ; validchecker:validchecker1|nextwordreaden_sig   ; fifo32to4:fifo32to4_1|State.nibble5    ; clk3         ; clk2        ; 1.000        ; -0.467     ; 2.415      ;
; -1.881 ; validchecker:validchecker1|nextwordreaden_sig   ; fifo32to4:fifo32to4_1|State.nibble6    ; clk3         ; clk2        ; 1.000        ; -0.467     ; 2.415      ;
; -1.881 ; validchecker:validchecker1|nextwordreaden_sig   ; fifo32to4:fifo32to4_1|State.nibble7    ; clk3         ; clk2        ; 1.000        ; -0.467     ; 2.415      ;
; -1.875 ; fifo32to4:fifo32to4_1|State.nibble5             ; fifo32to4:fifo32to4_1|dataout_sig[0]   ; clk2         ; clk2        ; 1.000        ; -0.081     ; 2.795      ;
; -1.868 ; fifo32to4:fifo32to4_1|State.readWords           ; fifo32to4:fifo32to4_1|DataIn32_sig[7]  ; clk2         ; clk2        ; 1.000        ; -0.080     ; 2.789      ;
; -1.868 ; fifo32to4:fifo32to4_1|State.readWords           ; fifo32to4:fifo32to4_1|DataIn32_sig[3]  ; clk2         ; clk2        ; 1.000        ; -0.080     ; 2.789      ;
; -1.868 ; fifo32to4:fifo32to4_1|State.readWords           ; fifo32to4:fifo32to4_1|DataIn32_sig[6]  ; clk2         ; clk2        ; 1.000        ; -0.080     ; 2.789      ;
; -1.868 ; fifo32to4:fifo32to4_1|State.readWords           ; fifo32to4:fifo32to4_1|DataIn32_sig[2]  ; clk2         ; clk2        ; 1.000        ; -0.080     ; 2.789      ;
; -1.868 ; fifo32to4:fifo32to4_1|State.readWords           ; fifo32to4:fifo32to4_1|DataIn32_sig[5]  ; clk2         ; clk2        ; 1.000        ; -0.080     ; 2.789      ;
; -1.868 ; fifo32to4:fifo32to4_1|State.readWords           ; fifo32to4:fifo32to4_1|DataIn32_sig[1]  ; clk2         ; clk2        ; 1.000        ; -0.080     ; 2.789      ;
; -1.868 ; fifo32to4:fifo32to4_1|State.readWords           ; fifo32to4:fifo32to4_1|DataIn32_sig[0]  ; clk2         ; clk2        ; 1.000        ; -0.080     ; 2.789      ;
; -1.868 ; fifo32to4:fifo32to4_1|State.readWords           ; fifo32to4:fifo32to4_1|DataIn32_sig[4]  ; clk2         ; clk2        ; 1.000        ; -0.080     ; 2.789      ;
; -1.851 ; fifo32to4:fifo32to4_1|State.readWords           ; fifo32to4:fifo32to4_1|DataIn32_sig[27] ; clk2         ; clk2        ; 1.000        ; -0.080     ; 2.772      ;
; -1.851 ; fifo32to4:fifo32to4_1|State.readWords           ; fifo32to4:fifo32to4_1|DataIn32_sig[31] ; clk2         ; clk2        ; 1.000        ; -0.080     ; 2.772      ;
; -1.851 ; fifo32to4:fifo32to4_1|State.readWords           ; fifo32to4:fifo32to4_1|DataIn32_sig[26] ; clk2         ; clk2        ; 1.000        ; -0.080     ; 2.772      ;
; -1.851 ; fifo32to4:fifo32to4_1|State.readWords           ; fifo32to4:fifo32to4_1|DataIn32_sig[30] ; clk2         ; clk2        ; 1.000        ; -0.080     ; 2.772      ;
; -1.851 ; fifo32to4:fifo32to4_1|State.readWords           ; fifo32to4:fifo32to4_1|DataIn32_sig[25] ; clk2         ; clk2        ; 1.000        ; -0.080     ; 2.772      ;
; -1.851 ; fifo32to4:fifo32to4_1|State.readWords           ; fifo32to4:fifo32to4_1|DataIn32_sig[29] ; clk2         ; clk2        ; 1.000        ; -0.080     ; 2.772      ;
; -1.851 ; fifo32to4:fifo32to4_1|State.readWords           ; fifo32to4:fifo32to4_1|DataIn32_sig[28] ; clk2         ; clk2        ; 1.000        ; -0.080     ; 2.772      ;
; -1.851 ; fifo32to4:fifo32to4_1|State.readWords           ; fifo32to4:fifo32to4_1|DataIn32_sig[24] ; clk2         ; clk2        ; 1.000        ; -0.080     ; 2.772      ;
; -1.846 ; fifo32to4:fifo32to4_1|State.nibble7             ; fifo32to4:fifo32to4_1|dataout_sig[3]   ; clk2         ; clk2        ; 1.000        ; -0.081     ; 2.766      ;
; -1.838 ; fifo32to4:fifo32to4_1|State.nibble7             ; fifo32to4:fifo32to4_1|dataout_sig[1]   ; clk2         ; clk2        ; 1.000        ; -0.081     ; 2.758      ;
; -1.823 ; fifo32to4:fifo32to4_1|State.nibble7             ; fifo32to4:fifo32to4_1|dataout_sig[0]   ; clk2         ; clk2        ; 1.000        ; -0.081     ; 2.743      ;
; -1.822 ; fifo32to4:fifo32to4_1|State.nibble4             ; fifo32to4:fifo32to4_1|dataout_sig[0]   ; clk2         ; clk2        ; 1.000        ; -0.081     ; 2.742      ;
; -1.815 ; fifo32to4:fifo32to4_1|State.nibble6             ; fifo32to4:fifo32to4_1|dataout_sig[0]   ; clk2         ; clk2        ; 1.000        ; -0.081     ; 2.735      ;
+--------+-------------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk3'                                                                                                                             ;
+--------+--------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.041 ; UART_TX:tx1|r_Clk_Count[3]           ; UART_TX:tx1|r_Bit_Index[1]                ; clk3         ; clk3        ; 1.000        ; -0.081     ; 2.961      ;
; -2.039 ; UART_TX:tx1|r_Clk_Count[4]           ; UART_TX:tx1|r_Bit_Index[1]                ; clk3         ; clk3        ; 1.000        ; -0.081     ; 2.959      ;
; -1.968 ; UART_TX:tx1|r_Clk_Count[3]           ; UART_TX:tx1|r_SM_Main.s_TX_Data_Bits      ; clk3         ; clk3        ; 1.000        ; -0.081     ; 2.888      ;
; -1.966 ; UART_TX:tx1|r_Clk_Count[3]           ; UART_TX:tx1|r_TX_Done                     ; clk3         ; clk3        ; 1.000        ; -0.077     ; 2.890      ;
; -1.966 ; UART_TX:tx1|r_Clk_Count[4]           ; UART_TX:tx1|r_SM_Main.s_TX_Data_Bits      ; clk3         ; clk3        ; 1.000        ; -0.081     ; 2.886      ;
; -1.964 ; UART_TX:tx1|r_Clk_Count[4]           ; UART_TX:tx1|r_TX_Done                     ; clk3         ; clk3        ; 1.000        ; -0.077     ; 2.888      ;
; -1.954 ; UART_TX:tx1|r_Clk_Count[3]           ; UART_TX:tx1|r_SM_Main.s_TX_Stop_Bit       ; clk3         ; clk3        ; 1.000        ; -0.081     ; 2.874      ;
; -1.952 ; UART_TX:tx1|r_Clk_Count[4]           ; UART_TX:tx1|r_SM_Main.s_TX_Stop_Bit       ; clk3         ; clk3        ; 1.000        ; -0.081     ; 2.872      ;
; -1.906 ; UART_TX:tx1|r_Clk_Count[3]           ; UART_TX:tx1|r_Clk_Count[7]                ; clk3         ; clk3        ; 1.000        ; -0.081     ; 2.826      ;
; -1.906 ; UART_TX:tx1|r_Clk_Count[3]           ; UART_TX:tx1|r_Clk_Count[5]                ; clk3         ; clk3        ; 1.000        ; -0.081     ; 2.826      ;
; -1.906 ; UART_TX:tx1|r_Clk_Count[3]           ; UART_TX:tx1|r_Clk_Count[0]                ; clk3         ; clk3        ; 1.000        ; -0.081     ; 2.826      ;
; -1.906 ; UART_TX:tx1|r_Clk_Count[3]           ; UART_TX:tx1|r_Clk_Count[1]                ; clk3         ; clk3        ; 1.000        ; -0.081     ; 2.826      ;
; -1.906 ; UART_TX:tx1|r_Clk_Count[3]           ; UART_TX:tx1|r_Clk_Count[2]                ; clk3         ; clk3        ; 1.000        ; -0.081     ; 2.826      ;
; -1.906 ; UART_TX:tx1|r_Clk_Count[3]           ; UART_TX:tx1|r_Clk_Count[3]                ; clk3         ; clk3        ; 1.000        ; -0.081     ; 2.826      ;
; -1.906 ; UART_TX:tx1|r_Clk_Count[3]           ; UART_TX:tx1|r_Clk_Count[4]                ; clk3         ; clk3        ; 1.000        ; -0.081     ; 2.826      ;
; -1.906 ; UART_TX:tx1|r_Clk_Count[3]           ; UART_TX:tx1|r_Clk_Count[6]                ; clk3         ; clk3        ; 1.000        ; -0.081     ; 2.826      ;
; -1.904 ; UART_TX:tx1|r_Clk_Count[4]           ; UART_TX:tx1|r_Clk_Count[7]                ; clk3         ; clk3        ; 1.000        ; -0.081     ; 2.824      ;
; -1.904 ; UART_TX:tx1|r_Clk_Count[4]           ; UART_TX:tx1|r_Clk_Count[5]                ; clk3         ; clk3        ; 1.000        ; -0.081     ; 2.824      ;
; -1.904 ; UART_TX:tx1|r_Clk_Count[4]           ; UART_TX:tx1|r_Clk_Count[0]                ; clk3         ; clk3        ; 1.000        ; -0.081     ; 2.824      ;
; -1.904 ; UART_TX:tx1|r_Clk_Count[4]           ; UART_TX:tx1|r_Clk_Count[1]                ; clk3         ; clk3        ; 1.000        ; -0.081     ; 2.824      ;
; -1.904 ; UART_TX:tx1|r_Clk_Count[4]           ; UART_TX:tx1|r_Clk_Count[2]                ; clk3         ; clk3        ; 1.000        ; -0.081     ; 2.824      ;
; -1.904 ; UART_TX:tx1|r_Clk_Count[4]           ; UART_TX:tx1|r_Clk_Count[3]                ; clk3         ; clk3        ; 1.000        ; -0.081     ; 2.824      ;
; -1.904 ; UART_TX:tx1|r_Clk_Count[4]           ; UART_TX:tx1|r_Clk_Count[4]                ; clk3         ; clk3        ; 1.000        ; -0.081     ; 2.824      ;
; -1.904 ; UART_TX:tx1|r_Clk_Count[4]           ; UART_TX:tx1|r_Clk_Count[6]                ; clk3         ; clk3        ; 1.000        ; -0.081     ; 2.824      ;
; -1.894 ; UART_TX:tx1|r_TX_Data[1]             ; UART_TX:tx1|o_TX_Serial                   ; clk3         ; clk3        ; 1.000        ; -0.084     ; 2.811      ;
; -1.825 ; UART_TX:tx1|r_Clk_Count[6]           ; UART_TX:tx1|r_Bit_Index[1]                ; clk3         ; clk3        ; 1.000        ; -0.081     ; 2.745      ;
; -1.811 ; UART_TX:tx1|r_TX_Data[6]             ; UART_TX:tx1|o_TX_Serial                   ; clk3         ; clk3        ; 1.000        ; -0.084     ; 2.728      ;
; -1.782 ; UART_TX:tx1|r_TX_Data[0]             ; UART_TX:tx1|o_TX_Serial                   ; clk3         ; clk3        ; 1.000        ; -0.084     ; 2.699      ;
; -1.752 ; UART_TX:tx1|r_Clk_Count[6]           ; UART_TX:tx1|r_SM_Main.s_TX_Data_Bits      ; clk3         ; clk3        ; 1.000        ; -0.081     ; 2.672      ;
; -1.750 ; UART_TX:tx1|r_Clk_Count[6]           ; UART_TX:tx1|r_TX_Done                     ; clk3         ; clk3        ; 1.000        ; -0.077     ; 2.674      ;
; -1.738 ; UART_TX:tx1|r_Clk_Count[6]           ; UART_TX:tx1|r_SM_Main.s_TX_Stop_Bit       ; clk3         ; clk3        ; 1.000        ; -0.081     ; 2.658      ;
; -1.692 ; UART_TX:tx1|r_Clk_Count[3]           ; UART_TX:tx1|r_SM_Main.s_TX_Start_Bit      ; clk3         ; clk3        ; 1.000        ; -0.077     ; 2.616      ;
; -1.692 ; UART_TX:tx1|r_Clk_Count[5]           ; UART_TX:tx1|r_Bit_Index[1]                ; clk3         ; clk3        ; 1.000        ; -0.081     ; 2.612      ;
; -1.690 ; UART_TX:tx1|r_Clk_Count[6]           ; UART_TX:tx1|r_Clk_Count[7]                ; clk3         ; clk3        ; 1.000        ; -0.081     ; 2.610      ;
; -1.690 ; UART_TX:tx1|r_Clk_Count[6]           ; UART_TX:tx1|r_Clk_Count[5]                ; clk3         ; clk3        ; 1.000        ; -0.081     ; 2.610      ;
; -1.690 ; UART_TX:tx1|r_Clk_Count[6]           ; UART_TX:tx1|r_Clk_Count[0]                ; clk3         ; clk3        ; 1.000        ; -0.081     ; 2.610      ;
; -1.690 ; UART_TX:tx1|r_Clk_Count[6]           ; UART_TX:tx1|r_Clk_Count[1]                ; clk3         ; clk3        ; 1.000        ; -0.081     ; 2.610      ;
; -1.690 ; UART_TX:tx1|r_Clk_Count[6]           ; UART_TX:tx1|r_Clk_Count[2]                ; clk3         ; clk3        ; 1.000        ; -0.081     ; 2.610      ;
; -1.690 ; UART_TX:tx1|r_Clk_Count[6]           ; UART_TX:tx1|r_Clk_Count[3]                ; clk3         ; clk3        ; 1.000        ; -0.081     ; 2.610      ;
; -1.690 ; UART_TX:tx1|r_Clk_Count[6]           ; UART_TX:tx1|r_Clk_Count[4]                ; clk3         ; clk3        ; 1.000        ; -0.081     ; 2.610      ;
; -1.690 ; UART_TX:tx1|r_Clk_Count[6]           ; UART_TX:tx1|r_Clk_Count[6]                ; clk3         ; clk3        ; 1.000        ; -0.081     ; 2.610      ;
; -1.690 ; UART_TX:tx1|r_Clk_Count[4]           ; UART_TX:tx1|r_SM_Main.s_TX_Start_Bit      ; clk3         ; clk3        ; 1.000        ; -0.077     ; 2.614      ;
; -1.679 ; UART_TX:tx1|r_TX_Data[3]             ; UART_TX:tx1|o_TX_Serial                   ; clk3         ; clk3        ; 1.000        ; -0.084     ; 2.596      ;
; -1.652 ; UART_TX:tx1|o_TX_Active              ; validchecker:validchecker1|State.waitnext ; clk3         ; clk3        ; 1.000        ; -0.081     ; 2.572      ;
; -1.652 ; UART_TX:tx1|r_Bit_Index[1]           ; UART_TX:tx1|o_TX_Serial                   ; clk3         ; clk3        ; 1.000        ; -0.081     ; 2.572      ;
; -1.631 ; UART_TX:tx1|r_TX_Data[2]             ; UART_TX:tx1|o_TX_Serial                   ; clk3         ; clk3        ; 1.000        ; -0.084     ; 2.548      ;
; -1.628 ; UART_TX:tx1|r_Bit_Index[0]           ; UART_TX:tx1|o_TX_Serial                   ; clk3         ; clk3        ; 1.000        ; -0.081     ; 2.548      ;
; -1.619 ; UART_TX:tx1|r_Clk_Count[5]           ; UART_TX:tx1|r_SM_Main.s_TX_Data_Bits      ; clk3         ; clk3        ; 1.000        ; -0.081     ; 2.539      ;
; -1.617 ; UART_TX:tx1|r_Clk_Count[5]           ; UART_TX:tx1|r_TX_Done                     ; clk3         ; clk3        ; 1.000        ; -0.077     ; 2.541      ;
; -1.616 ; UART_TX:tx1|r_TX_Data[4]             ; UART_TX:tx1|o_TX_Serial                   ; clk3         ; clk3        ; 1.000        ; -0.084     ; 2.533      ;
; -1.612 ; UART_TX:tx1|r_Clk_Count[3]           ; UART_TX:tx1|r_Bit_Index[0]                ; clk3         ; clk3        ; 1.000        ; -0.081     ; 2.532      ;
; -1.610 ; UART_TX:tx1|r_Clk_Count[4]           ; UART_TX:tx1|r_Bit_Index[0]                ; clk3         ; clk3        ; 1.000        ; -0.081     ; 2.530      ;
; -1.605 ; UART_TX:tx1|r_Clk_Count[5]           ; UART_TX:tx1|r_SM_Main.s_TX_Stop_Bit       ; clk3         ; clk3        ; 1.000        ; -0.081     ; 2.525      ;
; -1.578 ; UART_TX:tx1|r_Clk_Count[7]           ; UART_TX:tx1|r_TX_Done                     ; clk3         ; clk3        ; 1.000        ; -0.077     ; 2.502      ;
; -1.562 ; UART_TX:tx1|r_Clk_Count[3]           ; UART_TX:tx1|r_Bit_Index[2]                ; clk3         ; clk3        ; 1.000        ; -0.081     ; 2.482      ;
; -1.560 ; UART_TX:tx1|r_Clk_Count[4]           ; UART_TX:tx1|r_Bit_Index[2]                ; clk3         ; clk3        ; 1.000        ; -0.081     ; 2.480      ;
; -1.557 ; UART_TX:tx1|r_Clk_Count[5]           ; UART_TX:tx1|r_Clk_Count[7]                ; clk3         ; clk3        ; 1.000        ; -0.081     ; 2.477      ;
; -1.557 ; UART_TX:tx1|r_Clk_Count[5]           ; UART_TX:tx1|r_Clk_Count[5]                ; clk3         ; clk3        ; 1.000        ; -0.081     ; 2.477      ;
; -1.557 ; UART_TX:tx1|r_Clk_Count[5]           ; UART_TX:tx1|r_Clk_Count[0]                ; clk3         ; clk3        ; 1.000        ; -0.081     ; 2.477      ;
; -1.557 ; UART_TX:tx1|r_Clk_Count[5]           ; UART_TX:tx1|r_Clk_Count[1]                ; clk3         ; clk3        ; 1.000        ; -0.081     ; 2.477      ;
; -1.557 ; UART_TX:tx1|r_Clk_Count[5]           ; UART_TX:tx1|r_Clk_Count[2]                ; clk3         ; clk3        ; 1.000        ; -0.081     ; 2.477      ;
; -1.557 ; UART_TX:tx1|r_Clk_Count[5]           ; UART_TX:tx1|r_Clk_Count[3]                ; clk3         ; clk3        ; 1.000        ; -0.081     ; 2.477      ;
; -1.557 ; UART_TX:tx1|r_Clk_Count[5]           ; UART_TX:tx1|r_Clk_Count[4]                ; clk3         ; clk3        ; 1.000        ; -0.081     ; 2.477      ;
; -1.557 ; UART_TX:tx1|r_Clk_Count[5]           ; UART_TX:tx1|r_Clk_Count[6]                ; clk3         ; clk3        ; 1.000        ; -0.081     ; 2.477      ;
; -1.523 ; UART_TX:tx1|r_SM_Main.s_TX_Data_Bits ; UART_TX:tx1|o_TX_Active                   ; clk3         ; clk3        ; 1.000        ; -0.077     ; 2.447      ;
; -1.488 ; UART_TX:tx1|r_Clk_Count[7]           ; UART_TX:tx1|r_SM_Main.s_TX_Data_Bits      ; clk3         ; clk3        ; 1.000        ; -0.081     ; 2.408      ;
; -1.482 ; UART_TX:tx1|r_SM_Main.s_Idle         ; UART_TX:tx1|r_Clk_Count[7]                ; clk3         ; clk3        ; 1.000        ; -0.084     ; 2.399      ;
; -1.482 ; UART_TX:tx1|r_SM_Main.s_Idle         ; UART_TX:tx1|r_Clk_Count[5]                ; clk3         ; clk3        ; 1.000        ; -0.084     ; 2.399      ;
; -1.482 ; UART_TX:tx1|r_SM_Main.s_Idle         ; UART_TX:tx1|r_Clk_Count[0]                ; clk3         ; clk3        ; 1.000        ; -0.084     ; 2.399      ;
; -1.482 ; UART_TX:tx1|r_SM_Main.s_Idle         ; UART_TX:tx1|r_Clk_Count[1]                ; clk3         ; clk3        ; 1.000        ; -0.084     ; 2.399      ;
; -1.482 ; UART_TX:tx1|r_SM_Main.s_Idle         ; UART_TX:tx1|r_Clk_Count[2]                ; clk3         ; clk3        ; 1.000        ; -0.084     ; 2.399      ;
; -1.482 ; UART_TX:tx1|r_SM_Main.s_Idle         ; UART_TX:tx1|r_Clk_Count[3]                ; clk3         ; clk3        ; 1.000        ; -0.084     ; 2.399      ;
; -1.482 ; UART_TX:tx1|r_SM_Main.s_Idle         ; UART_TX:tx1|r_Clk_Count[4]                ; clk3         ; clk3        ; 1.000        ; -0.084     ; 2.399      ;
; -1.482 ; UART_TX:tx1|r_SM_Main.s_Idle         ; UART_TX:tx1|r_Clk_Count[6]                ; clk3         ; clk3        ; 1.000        ; -0.084     ; 2.399      ;
; -1.477 ; UART_TX:tx1|r_SM_Main.s_Idle         ; UART_TX:tx1|o_TX_Serial                   ; clk3         ; clk3        ; 1.000        ; -0.084     ; 2.394      ;
; -1.476 ; UART_TX:tx1|r_Clk_Count[6]           ; UART_TX:tx1|r_SM_Main.s_TX_Start_Bit      ; clk3         ; clk3        ; 1.000        ; -0.077     ; 2.400      ;
; -1.473 ; UART_TX:tx1|r_SM_Main.s_Idle         ; UART_TX:tx1|r_Bit_Index[2]                ; clk3         ; clk3        ; 1.000        ; -0.084     ; 2.390      ;
; -1.464 ; UART_TX:tx1|r_SM_Main.s_Idle         ; UART_TX:tx1|r_Bit_Index[1]                ; clk3         ; clk3        ; 1.000        ; -0.084     ; 2.381      ;
; -1.432 ; UART_TX:tx1|r_Clk_Count[7]           ; UART_TX:tx1|r_SM_Main.s_TX_Stop_Bit       ; clk3         ; clk3        ; 1.000        ; -0.081     ; 2.352      ;
; -1.396 ; UART_TX:tx1|r_Clk_Count[6]           ; UART_TX:tx1|r_Bit_Index[0]                ; clk3         ; clk3        ; 1.000        ; -0.081     ; 2.316      ;
; -1.359 ; UART_TX:tx1|o_TX_Active              ; validchecker:validchecker1|read_State     ; clk3         ; clk3        ; 1.000        ; -0.081     ; 2.279      ;
; -1.346 ; UART_TX:tx1|r_Clk_Count[6]           ; UART_TX:tx1|r_Bit_Index[2]                ; clk3         ; clk3        ; 1.000        ; -0.081     ; 2.266      ;
; -1.344 ; UART_TX:tx1|r_Clk_Count[0]           ; UART_TX:tx1|r_Clk_Count[7]                ; clk3         ; clk3        ; 1.000        ; -0.081     ; 2.264      ;
; -1.343 ; UART_TX:tx1|r_Clk_Count[5]           ; UART_TX:tx1|r_SM_Main.s_TX_Start_Bit      ; clk3         ; clk3        ; 1.000        ; -0.077     ; 2.267      ;
; -1.313 ; UART_TX:tx1|r_Clk_Count[1]           ; UART_TX:tx1|r_Clk_Count[6]                ; clk3         ; clk3        ; 1.000        ; -0.081     ; 2.233      ;
; -1.311 ; UART_TX:tx1|r_Clk_Count[7]           ; UART_TX:tx1|r_Bit_Index[1]                ; clk3         ; clk3        ; 1.000        ; -0.081     ; 2.231      ;
; -1.302 ; UART_TX:tx1|o_TX_Serial              ; UART_TX:tx1|o_TX_Serial                   ; clk3         ; clk3        ; 1.000        ; -0.081     ; 2.222      ;
; -1.294 ; UART_TX:tx1|r_SM_Main.s_TX_Stop_Bit  ; UART_TX:tx1|r_TX_Done                     ; clk3         ; clk3        ; 1.000        ; -0.077     ; 2.218      ;
; -1.283 ; UART_TX:tx1|r_Clk_Count[1]           ; UART_TX:tx1|r_Clk_Count[7]                ; clk3         ; clk3        ; 1.000        ; -0.081     ; 2.203      ;
; -1.270 ; UART_TX:tx1|r_SM_Main.s_TX_Data_Bits ; UART_TX:tx1|r_Bit_Index[1]                ; clk3         ; clk3        ; 1.000        ; -0.081     ; 2.190      ;
; -1.263 ; UART_TX:tx1|r_Clk_Count[5]           ; UART_TX:tx1|r_Bit_Index[0]                ; clk3         ; clk3        ; 1.000        ; -0.081     ; 2.183      ;
; -1.254 ; UART_TX:tx1|r_SM_Main.s_Idle         ; UART_TX:tx1|r_TX_Data[0]                  ; clk3         ; clk3        ; 1.000        ; -0.080     ; 2.175      ;
; -1.254 ; UART_TX:tx1|r_SM_Main.s_Idle         ; UART_TX:tx1|r_TX_Data[1]                  ; clk3         ; clk3        ; 1.000        ; -0.080     ; 2.175      ;
; -1.254 ; UART_TX:tx1|r_SM_Main.s_Idle         ; UART_TX:tx1|r_TX_Data[3]                  ; clk3         ; clk3        ; 1.000        ; -0.080     ; 2.175      ;
; -1.254 ; UART_TX:tx1|r_SM_Main.s_Idle         ; UART_TX:tx1|r_TX_Data[2]                  ; clk3         ; clk3        ; 1.000        ; -0.080     ; 2.175      ;
; -1.254 ; UART_TX:tx1|r_SM_Main.s_Idle         ; UART_TX:tx1|r_TX_Data[4]                  ; clk3         ; clk3        ; 1.000        ; -0.080     ; 2.175      ;
; -1.254 ; UART_TX:tx1|r_SM_Main.s_Idle         ; UART_TX:tx1|r_TX_Data[6]                  ; clk3         ; clk3        ; 1.000        ; -0.080     ; 2.175      ;
; -1.249 ; UART_TX:tx1|r_SM_Main.s_Cleanup      ; UART_TX:tx1|r_SM_Main.s_Idle              ; clk3         ; clk3        ; 1.000        ; -0.077     ; 2.173      ;
; -1.220 ; UART_TX:tx1|r_Bit_Index[0]           ; UART_TX:tx1|r_SM_Main.s_TX_Data_Bits      ; clk3         ; clk3        ; 1.000        ; -0.081     ; 2.140      ;
; -1.214 ; UART_TX:tx1|r_Clk_Count[0]           ; UART_TX:tx1|r_Clk_Count[6]                ; clk3         ; clk3        ; 1.000        ; -0.081     ; 2.134      ;
+--------+--------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_in'                                                                                                                                ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.445 ; sevenseg:sevenseg1|tmp_dig[0]             ; sevenseg:sevenseg1|tmp_dig[0]             ; clk_in       ; clk_in      ; 0.000        ; 0.101      ; 0.758      ;
; 0.452 ; sevenseg:sevenseg1|tmp_dig[1]             ; sevenseg:sevenseg1|tmp_dig[1]             ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 0.746      ;
; 0.454 ; Debounce_Switch:Debounce_Inst|r_State     ; Debounce_Switch:Debounce_Inst|r_State     ; clk_in       ; clk_in      ; 0.000        ; 0.080      ; 0.746      ;
; 0.485 ; clk4                                      ; clk4                                      ; clk_in       ; clk_in      ; 0.000        ; 0.049      ; 0.746      ;
; 0.493 ; Debounce_Switch:Debounce_Inst|r_Count[19] ; Debounce_Switch:Debounce_Inst|r_Count[19] ; clk_in       ; clk_in      ; 0.000        ; 0.080      ; 0.785      ;
; 0.726 ; Debounce_Switch:Debounce_Inst|r_Count[1]  ; Debounce_Switch:Debounce_Inst|r_Count[1]  ; clk_in       ; clk_in      ; 0.000        ; 0.101      ; 1.039      ;
; 0.743 ; Debounce_Switch:Debounce_Inst|r_Count[0]  ; Debounce_Switch:Debounce_Inst|r_Count[0]  ; clk_in       ; clk_in      ; 0.000        ; 0.101      ; 1.056      ;
; 0.744 ; Debounce_Switch:Debounce_Inst|r_Count[5]  ; Debounce_Switch:Debounce_Inst|r_Count[5]  ; clk_in       ; clk_in      ; 0.000        ; 0.080      ; 1.036      ;
; 0.745 ; Debounce_Switch:Debounce_Inst|r_Count[11] ; Debounce_Switch:Debounce_Inst|r_Count[11] ; clk_in       ; clk_in      ; 0.000        ; 0.080      ; 1.037      ;
; 0.745 ; Debounce_Switch:Debounce_Inst|r_Count[13] ; Debounce_Switch:Debounce_Inst|r_Count[13] ; clk_in       ; clk_in      ; 0.000        ; 0.080      ; 1.037      ;
; 0.746 ; Debounce_Switch:Debounce_Inst|r_Count[3]  ; Debounce_Switch:Debounce_Inst|r_Count[3]  ; clk_in       ; clk_in      ; 0.000        ; 0.080      ; 1.038      ;
; 0.747 ; Debounce_Switch:Debounce_Inst|r_Count[10] ; Debounce_Switch:Debounce_Inst|r_Count[10] ; clk_in       ; clk_in      ; 0.000        ; 0.080      ; 1.039      ;
; 0.748 ; Debounce_Switch:Debounce_Inst|r_Count[12] ; Debounce_Switch:Debounce_Inst|r_Count[12] ; clk_in       ; clk_in      ; 0.000        ; 0.080      ; 1.040      ;
; 0.748 ; Debounce_Switch:Debounce_Inst|r_Count[16] ; Debounce_Switch:Debounce_Inst|r_Count[16] ; clk_in       ; clk_in      ; 0.000        ; 0.080      ; 1.040      ;
; 0.748 ; Debounce_Switch:Debounce_Inst|r_Count[17] ; Debounce_Switch:Debounce_Inst|r_Count[17] ; clk_in       ; clk_in      ; 0.000        ; 0.080      ; 1.040      ;
; 0.749 ; Debounce_Switch:Debounce_Inst|r_Count[4]  ; Debounce_Switch:Debounce_Inst|r_Count[4]  ; clk_in       ; clk_in      ; 0.000        ; 0.080      ; 1.041      ;
; 0.751 ; Debounce_Switch:Debounce_Inst|r_Count[9]  ; Debounce_Switch:Debounce_Inst|r_Count[9]  ; clk_in       ; clk_in      ; 0.000        ; 0.080      ; 1.043      ;
; 0.751 ; Debounce_Switch:Debounce_Inst|r_Count[18] ; Debounce_Switch:Debounce_Inst|r_Count[18] ; clk_in       ; clk_in      ; 0.000        ; 0.080      ; 1.043      ;
; 0.759 ; count3[15]                                ; count3[15]                                ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.053      ;
; 0.759 ; count3[3]                                 ; count3[3]                                 ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.053      ;
; 0.760 ; count2[16]                                ; count2[16]                                ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.054      ;
; 0.760 ; count2[6]                                 ; count2[6]                                 ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.054      ;
; 0.760 ; count2[2]                                 ; count2[2]                                 ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.054      ;
; 0.760 ; count3[13]                                ; count3[13]                                ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.054      ;
; 0.760 ; count3[11]                                ; count3[11]                                ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.054      ;
; 0.760 ; count3[5]                                 ; count3[5]                                 ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.054      ;
; 0.760 ; count[3]                                  ; count[3]                                  ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.053      ;
; 0.761 ; count2[22]                                ; count2[22]                                ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.055      ;
; 0.761 ; count2[18]                                ; count2[18]                                ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.055      ;
; 0.761 ; count2[15]                                ; count2[15]                                ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.055      ;
; 0.761 ; count2[14]                                ; count2[14]                                ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.055      ;
; 0.761 ; count2[12]                                ; count2[12]                                ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.055      ;
; 0.761 ; count2[4]                                 ; count2[4]                                 ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.055      ;
; 0.761 ; count2[3]                                 ; count2[3]                                 ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.055      ;
; 0.761 ; count4[16]                                ; count4[16]                                ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; count4[15]                                ; count4[15]                                ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.055      ;
; 0.761 ; count3[19]                                ; count3[19]                                ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; count[19]                                 ; count[19]                                 ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; count[13]                                 ; count[13]                                 ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; count[11]                                 ; count[11]                                 ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; count[5]                                  ; count[5]                                  ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; count[1]                                  ; count[1]                                  ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.054      ;
; 0.762 ; count2[30]                                ; count2[30]                                ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.056      ;
; 0.762 ; count2[20]                                ; count2[20]                                ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.056      ;
; 0.762 ; count2[19]                                ; count2[19]                                ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.056      ;
; 0.762 ; count2[13]                                ; count2[13]                                ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.056      ;
; 0.762 ; count2[11]                                ; count2[11]                                ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.056      ;
; 0.762 ; count2[10]                                ; count2[10]                                ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.056      ;
; 0.762 ; count2[8]                                 ; count2[8]                                 ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.056      ;
; 0.762 ; count2[5]                                 ; count2[5]                                 ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.056      ;
; 0.762 ; count4[22]                                ; count4[22]                                ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; count4[18]                                ; count4[18]                                ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; count4[13]                                ; count4[13]                                ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.056      ;
; 0.762 ; count4[5]                                 ; count4[5]                                 ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.056      ;
; 0.762 ; count3[29]                                ; count3[29]                                ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; count3[27]                                ; count3[27]                                ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; count3[21]                                ; count3[21]                                ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; count3[17]                                ; count3[17]                                ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; count3[9]                                 ; count3[9]                                 ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.056      ;
; 0.762 ; count3[7]                                 ; count3[7]                                 ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.056      ;
; 0.762 ; count3[6]                                 ; count3[6]                                 ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.056      ;
; 0.762 ; count3[2]                                 ; count3[2]                                 ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.056      ;
; 0.762 ; count[29]                                 ; count[29]                                 ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; count[27]                                 ; count[27]                                 ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; count[21]                                 ; count[21]                                 ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.055      ;
; 0.763 ; count2[29]                                ; count2[29]                                ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.057      ;
; 0.763 ; count2[28]                                ; count2[28]                                ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.057      ;
; 0.763 ; count2[27]                                ; count2[27]                                ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.057      ;
; 0.763 ; count2[26]                                ; count2[26]                                ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.057      ;
; 0.763 ; count2[24]                                ; count2[24]                                ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.057      ;
; 0.763 ; count2[21]                                ; count2[21]                                ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.057      ;
; 0.763 ; count2[17]                                ; count2[17]                                ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.057      ;
; 0.763 ; count4[30]                                ; count4[30]                                ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; count4[20]                                ; count4[20]                                ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; count4[19]                                ; count4[19]                                ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; count3[31]                                ; count3[31]                                ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; count3[16]                                ; count3[16]                                ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; count3[14]                                ; count3[14]                                ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.057      ;
; 0.763 ; count3[12]                                ; count3[12]                                ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.057      ;
; 0.763 ; count3[4]                                 ; count3[4]                                 ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.057      ;
; 0.763 ; count[31]                                 ; count[31]                                 ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; count[9]                                  ; count[9]                                  ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; count[6]                                  ; count[6]                                  ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; count[2]                                  ; count[2]                                  ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.056      ;
; 0.764 ; count2[31]                                ; count2[31]                                ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.058      ;
; 0.764 ; count2[9]                                 ; count2[9]                                 ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.058      ;
; 0.764 ; count2[7]                                 ; count2[7]                                 ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.058      ;
; 0.764 ; count4[29]                                ; count4[29]                                ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; count4[28]                                ; count4[28]                                ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; count4[27]                                ; count4[27]                                ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; count4[26]                                ; count4[26]                                ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; count4[24]                                ; count4[24]                                ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; count4[21]                                ; count4[21]                                ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; count4[17]                                ; count4[17]                                ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; count4[7]                                 ; count4[7]                                 ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.058      ;
; 0.764 ; count3[25]                                ; count3[25]                                ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; count3[23]                                ; count3[23]                                ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; count3[22]                                ; count3[22]                                ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; count3[18]                                ; count3[18]                                ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; count3[10]                                ; count3[10]                                ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.058      ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk3'                                                                                                                                         ;
+-------+--------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.453 ; UART_TX:tx1|r_Bit_Index[1]                 ; UART_TX:tx1|r_Bit_Index[1]                      ; clk3         ; clk3        ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_TX:tx1|r_SM_Main.s_TX_Data_Bits       ; UART_TX:tx1|r_SM_Main.s_TX_Data_Bits            ; clk3         ; clk3        ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_TX:tx1|r_SM_Main.s_TX_Stop_Bit        ; UART_TX:tx1|r_SM_Main.s_TX_Stop_Bit             ; clk3         ; clk3        ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_TX:tx1|r_Bit_Index[0]                 ; UART_TX:tx1|r_Bit_Index[0]                      ; clk3         ; clk3        ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_TX:tx1|r_Bit_Index[2]                 ; UART_TX:tx1|r_Bit_Index[2]                      ; clk3         ; clk3        ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; validchecker:validchecker1|State.idle      ; validchecker:validchecker1|State.idle           ; clk3         ; clk3        ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; validchecker:validchecker1|State.waitnext  ; validchecker:validchecker1|State.waitnext       ; clk3         ; clk3        ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; UART_TX:tx1|r_SM_Main.s_TX_Start_Bit       ; UART_TX:tx1|r_SM_Main.s_TX_Start_Bit            ; clk3         ; clk3        ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; UART_TX:tx1|r_SM_Main.s_Idle               ; UART_TX:tx1|r_SM_Main.s_Idle                    ; clk3         ; clk3        ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; UART_TX:tx1|o_TX_Active                    ; UART_TX:tx1|o_TX_Active                         ; clk3         ; clk3        ; 0.000        ; 0.080      ; 0.746      ;
; 0.465 ; validchecker:validchecker1|State.transfer  ; validchecker:validchecker1|State.transfer       ; clk3         ; clk3        ; 0.000        ; 0.081      ; 0.758      ;
; 0.502 ; validchecker:validchecker1|fifo_read_State ; validchecker:validchecker1|fifo_read_next       ; clk3         ; clk3        ; 0.000        ; 0.081      ; 0.795      ;
; 0.534 ; UART_TX:tx1|r_Clk_Count[7]                 ; UART_TX:tx1|r_Clk_Count[7]                      ; clk3         ; clk3        ; 0.000        ; 0.081      ; 0.827      ;
; 0.551 ; UART_TX:tx1|r_Clk_Count[7]                 ; UART_TX:tx1|r_SM_Main.s_Cleanup                 ; clk3         ; clk3        ; 0.000        ; 0.081      ; 0.844      ;
; 0.636 ; validchecker:validchecker1|read_State      ; validchecker:validchecker1|nextwordreaden_sig   ; clk3         ; clk3        ; 0.000        ; 0.081      ; 0.929      ;
; 0.675 ; Debounce_Switch:Debounce_Inst|r_State      ; validchecker:validchecker1|validout_sig         ; clk_in       ; clk3        ; 0.000        ; 0.976      ; 1.893      ;
; 0.675 ; Debounce_Switch:Debounce_Inst|r_State      ; validchecker:validchecker1|write_State          ; clk_in       ; clk3        ; 0.000        ; 0.976      ; 1.893      ;
; 0.705 ; Debounce_Switch:Debounce_Inst|r_State      ; validchecker:validchecker1|nextwordreaden_sig   ; clk_in       ; clk3        ; 0.000        ; 0.976      ; 1.923      ;
; 0.715 ; Debounce_Switch:Debounce_Inst|r_State      ; validchecker:validchecker1|State.waitnext       ; clk_in       ; clk3        ; 0.000        ; 0.976      ; 1.933      ;
; 0.716 ; Debounce_Switch:Debounce_Inst|r_State      ; validchecker:validchecker1|State.transfer       ; clk_in       ; clk3        ; 0.000        ; 0.976      ; 1.934      ;
; 0.730 ; Debounce_Switch:Debounce_Inst|r_State      ; validchecker:validchecker1|fifo_read_State      ; clk_in       ; clk3        ; 0.000        ; 0.976      ; 1.948      ;
; 0.734 ; Debounce_Switch:Debounce_Inst|r_State      ; validchecker:validchecker1|State.idle           ; clk_in       ; clk3        ; 0.000        ; 0.976      ; 1.952      ;
; 0.738 ; UART_TX:tx1|r_Clk_Count[1]                 ; UART_TX:tx1|r_Clk_Count[1]                      ; clk3         ; clk3        ; 0.000        ; 0.081      ; 1.031      ;
; 0.739 ; UART_TX:tx1|r_Clk_Count[2]                 ; UART_TX:tx1|r_Clk_Count[2]                      ; clk3         ; clk3        ; 0.000        ; 0.081      ; 1.032      ;
; 0.745 ; UART_TX:tx1|r_Clk_Count[3]                 ; UART_TX:tx1|r_Clk_Count[3]                      ; clk3         ; clk3        ; 0.000        ; 0.081      ; 1.038      ;
; 0.746 ; UART_TX:tx1|r_Clk_Count[5]                 ; UART_TX:tx1|r_Clk_Count[5]                      ; clk3         ; clk3        ; 0.000        ; 0.081      ; 1.039      ;
; 0.747 ; UART_TX:tx1|r_Clk_Count[4]                 ; UART_TX:tx1|r_Clk_Count[4]                      ; clk3         ; clk3        ; 0.000        ; 0.081      ; 1.040      ;
; 0.748 ; fifo32to4:fifo32to4_1|dataout_sig[2]       ; UART_TX:tx1|r_TX_Data[6]                        ; clk2         ; clk3        ; 0.000        ; 0.467      ; 1.447      ;
; 0.749 ; Debounce_Switch:Debounce_Inst|r_State      ; UART_TX:tx1|r_SM_Main.s_Idle                    ; clk_in       ; clk3        ; 0.000        ; 0.976      ; 1.967      ;
; 0.749 ; UART_TX:tx1|r_Clk_Count[6]                 ; UART_TX:tx1|r_Clk_Count[6]                      ; clk3         ; clk3        ; 0.000        ; 0.081      ; 1.042      ;
; 0.750 ; Debounce_Switch:Debounce_Inst|r_State      ; UART_TX:tx1|r_SM_Main.s_TX_Start_Bit            ; clk_in       ; clk3        ; 0.000        ; 0.976      ; 1.968      ;
; 0.762 ; UART_TX:tx1|r_Clk_Count[0]                 ; UART_TX:tx1|r_Clk_Count[0]                      ; clk3         ; clk3        ; 0.000        ; 0.081      ; 1.055      ;
; 0.767 ; Debounce_Switch:Debounce_Inst|r_State      ; validchecker:validchecker1|fifo_read_next       ; clk_in       ; clk3        ; 0.000        ; 0.976      ; 1.985      ;
; 0.770 ; validchecker:validchecker1|validout_sig    ; UART_TX:tx1|r_SM_Main.s_Idle                    ; clk3         ; clk3        ; 0.000        ; 0.080      ; 1.062      ;
; 0.773 ; fifo32to4:fifo32to4_1|dataout_sig[2]       ; UART_TX:tx1|r_TX_Data[3]                        ; clk2         ; clk3        ; 0.000        ; 0.467      ; 1.472      ;
; 0.776 ; UART_TX:tx1|r_SM_Main.s_TX_Start_Bit       ; UART_TX:tx1|o_TX_Active                         ; clk3         ; clk3        ; 0.000        ; 0.080      ; 1.068      ;
; 0.777 ; fifo32to4:fifo32to4_1|dataout_sig[2]       ; UART_TX:tx1|r_TX_Data[4]                        ; clk2         ; clk3        ; 0.000        ; 0.467      ; 1.476      ;
; 0.817 ; UART_TX:tx1|r_SM_Main.s_TX_Data_Bits       ; UART_TX:tx1|r_Bit_Index[2]                      ; clk3         ; clk3        ; 0.000        ; 0.081      ; 1.110      ;
; 0.823 ; UART_TX:tx1|r_SM_Main.s_TX_Data_Bits       ; UART_TX:tx1|r_SM_Main.s_TX_Stop_Bit             ; clk3         ; clk3        ; 0.000        ; 0.081      ; 1.116      ;
; 0.838 ; UART_TX:tx1|r_SM_Main.s_TX_Data_Bits       ; UART_TX:tx1|r_Bit_Index[0]                      ; clk3         ; clk3        ; 0.000        ; 0.081      ; 1.131      ;
; 0.842 ; fifo32to4:fifo32to4_1|nextout              ; UART_TX:tx1|r_TX_Data[0]                        ; clk2         ; clk3        ; 0.000        ; 0.467      ; 1.541      ;
; 0.842 ; fifo32to4:fifo32to4_1|nextout              ; UART_TX:tx1|r_TX_Data[4]                        ; clk2         ; clk3        ; 0.000        ; 0.467      ; 1.541      ;
; 0.845 ; fifo32to4:fifo32to4_1|nextout              ; UART_TX:tx1|r_TX_Data[2]                        ; clk2         ; clk3        ; 0.000        ; 0.467      ; 1.544      ;
; 0.866 ; fifo32to4:fifo32to4_1|readnext             ; validchecker:validchecker1|write_State          ; clk2         ; clk3        ; 0.000        ; 0.467      ; 1.565      ;
; 0.867 ; fifo32to4:fifo32to4_1|dataout_sig[3]       ; UART_TX:tx1|r_TX_Data[0]                        ; clk2         ; clk3        ; 0.000        ; 0.467      ; 1.566      ;
; 0.870 ; fifo32to4:fifo32to4_1|dataout_sig[3]       ; UART_TX:tx1|r_TX_Data[2]                        ; clk2         ; clk3        ; 0.000        ; 0.467      ; 1.569      ;
; 0.874 ; fifo32to4:fifo32to4_1|dataout_sig[3]       ; UART_TX:tx1|r_TX_Data[1]                        ; clk2         ; clk3        ; 0.000        ; 0.467      ; 1.573      ;
; 0.895 ; Debounce_Switch:Debounce_Inst|r_State      ; validchecker:validchecker1|read_State           ; clk_in       ; clk3        ; 0.000        ; 0.976      ; 2.113      ;
; 0.896 ; Debounce_Switch:Debounce_Inst|r_State      ; validchecker:validchecker1|fifo32_4_writeen_sig ; clk_in       ; clk3        ; 0.000        ; 0.976      ; 2.114      ;
; 0.906 ; fifo32to4:fifo32to4_1|dataout_sig[1]       ; UART_TX:tx1|r_TX_Data[4]                        ; clk2         ; clk3        ; 0.000        ; 0.467      ; 1.605      ;
; 0.909 ; fifo32to4:fifo32to4_1|dataout_sig[1]       ; UART_TX:tx1|r_TX_Data[3]                        ; clk2         ; clk3        ; 0.000        ; 0.467      ; 1.608      ;
; 0.938 ; UART_TX:tx1|r_SM_Main.s_TX_Start_Bit       ; UART_TX:tx1|r_TX_Done                           ; clk3         ; clk3        ; 0.000        ; 0.080      ; 1.230      ;
; 0.976 ; fifo32to4:fifo32to4_1|dataout_sig[3]       ; UART_TX:tx1|r_TX_Data[6]                        ; clk2         ; clk3        ; 0.000        ; 0.467      ; 1.675      ;
; 0.978 ; validchecker:validchecker1|write_State     ; validchecker:validchecker1|fifo32_4_writeen_sig ; clk3         ; clk3        ; 0.000        ; 0.080      ; 1.270      ;
; 0.978 ; fifo32to4:fifo32to4_1|nextout              ; UART_TX:tx1|r_TX_Data[6]                        ; clk2         ; clk3        ; 0.000        ; 0.467      ; 1.677      ;
; 0.990 ; UART_TX:tx1|r_SM_Main.s_TX_Stop_Bit        ; UART_TX:tx1|r_SM_Main.s_Cleanup                 ; clk3         ; clk3        ; 0.000        ; 0.081      ; 1.283      ;
; 0.990 ; fifo32to4:fifo32to4_1|dataout_sig[3]       ; UART_TX:tx1|r_TX_Data[4]                        ; clk2         ; clk3        ; 0.000        ; 0.467      ; 1.689      ;
; 1.006 ; fifo32to4:fifo32to4_1|nextout              ; UART_TX:tx1|r_TX_Data[1]                        ; clk2         ; clk3        ; 0.000        ; 0.467      ; 1.705      ;
; 1.008 ; fifo32to4:fifo32to4_1|dataout_sig[2]       ; UART_TX:tx1|r_TX_Data[0]                        ; clk2         ; clk3        ; 0.000        ; 0.467      ; 1.707      ;
; 1.019 ; fifo32to4:fifo32to4_1|datavalid_sig        ; validchecker:validchecker1|read_State           ; clk2         ; clk3        ; 0.000        ; 0.467      ; 1.718      ;
; 1.022 ; fifo_readen_sig                            ; validchecker:validchecker1|fifo32_4_writeen_sig ; clk          ; clk3        ; 0.000        ; 0.271      ; 1.525      ;
; 1.041 ; UART_TX:tx1|r_Bit_Index[2]                 ; UART_TX:tx1|r_SM_Main.s_TX_Data_Bits            ; clk3         ; clk3        ; 0.000        ; 0.081      ; 1.334      ;
; 1.055 ; fifo32to4:fifo32to4_1|dataout_sig[3]       ; UART_TX:tx1|r_TX_Data[3]                        ; clk2         ; clk3        ; 0.000        ; 0.467      ; 1.754      ;
; 1.056 ; fifo32to4:fifo32to4_1|nextout              ; UART_TX:tx1|r_TX_Data[3]                        ; clk2         ; clk3        ; 0.000        ; 0.467      ; 1.755      ;
; 1.057 ; UART_TX:tx1|r_Bit_Index[2]                 ; UART_TX:tx1|r_SM_Main.s_TX_Stop_Bit             ; clk3         ; clk3        ; 0.000        ; 0.081      ; 1.350      ;
; 1.061 ; fifo32to4:fifo32to4_1|dataout_sig[2]       ; UART_TX:tx1|r_TX_Data[2]                        ; clk2         ; clk3        ; 0.000        ; 0.467      ; 1.760      ;
; 1.064 ; UART_TX:tx1|r_SM_Main.s_TX_Stop_Bit        ; UART_TX:tx1|o_TX_Active                         ; clk3         ; clk3        ; 0.000        ; 0.084      ; 1.360      ;
; 1.064 ; fifo32to4:fifo32to4_1|datavalid_sig        ; validchecker:validchecker1|State.transfer       ; clk2         ; clk3        ; 0.000        ; 0.467      ; 1.763      ;
; 1.066 ; fifo32to4:fifo32to4_1|datavalid_sig        ; validchecker:validchecker1|State.waitnext       ; clk2         ; clk3        ; 0.000        ; 0.467      ; 1.765      ;
; 1.067 ; fifo32to4:fifo32to4_1|dataout_sig[2]       ; UART_TX:tx1|r_TX_Data[1]                        ; clk2         ; clk3        ; 0.000        ; 0.467      ; 1.766      ;
; 1.068 ; fifo32to4:fifo32to4_1|dataout_sig[1]       ; UART_TX:tx1|r_TX_Data[6]                        ; clk2         ; clk3        ; 0.000        ; 0.467      ; 1.767      ;
; 1.079 ; fifo32to4:fifo32to4_1|datavalid_sig        ; validchecker:validchecker1|State.idle           ; clk2         ; clk3        ; 0.000        ; 0.467      ; 1.778      ;
; 1.083 ; fifo_readen_sig                            ; validchecker:validchecker1|fifo_read_State      ; clk          ; clk3        ; 0.000        ; 0.271      ; 1.586      ;
; 1.092 ; UART_TX:tx1|r_Clk_Count[1]                 ; UART_TX:tx1|r_Clk_Count[2]                      ; clk3         ; clk3        ; 0.000        ; 0.081      ; 1.385      ;
; 1.099 ; UART_TX:tx1|r_Clk_Count[3]                 ; UART_TX:tx1|r_Clk_Count[4]                      ; clk3         ; clk3        ; 0.000        ; 0.081      ; 1.392      ;
; 1.100 ; UART_TX:tx1|r_Clk_Count[0]                 ; UART_TX:tx1|r_Clk_Count[1]                      ; clk3         ; clk3        ; 0.000        ; 0.081      ; 1.393      ;
; 1.100 ; UART_TX:tx1|r_Clk_Count[2]                 ; UART_TX:tx1|r_Clk_Count[3]                      ; clk3         ; clk3        ; 0.000        ; 0.081      ; 1.393      ;
; 1.101 ; UART_TX:tx1|r_Clk_Count[5]                 ; UART_TX:tx1|r_Clk_Count[6]                      ; clk3         ; clk3        ; 0.000        ; 0.081      ; 1.394      ;
; 1.108 ; UART_TX:tx1|r_Clk_Count[4]                 ; UART_TX:tx1|r_Clk_Count[5]                      ; clk3         ; clk3        ; 0.000        ; 0.081      ; 1.401      ;
; 1.109 ; UART_TX:tx1|r_Clk_Count[0]                 ; UART_TX:tx1|r_Clk_Count[2]                      ; clk3         ; clk3        ; 0.000        ; 0.081      ; 1.402      ;
; 1.109 ; UART_TX:tx1|r_Clk_Count[2]                 ; UART_TX:tx1|r_Clk_Count[4]                      ; clk3         ; clk3        ; 0.000        ; 0.081      ; 1.402      ;
; 1.110 ; UART_TX:tx1|r_Clk_Count[6]                 ; UART_TX:tx1|r_Clk_Count[7]                      ; clk3         ; clk3        ; 0.000        ; 0.081      ; 1.403      ;
; 1.112 ; validchecker:validchecker1|State.transfer  ; validchecker:validchecker1|State.idle           ; clk3         ; clk3        ; 0.000        ; 0.081      ; 1.405      ;
; 1.116 ; UART_TX:tx1|r_SM_Main.s_TX_Data_Bits       ; UART_TX:tx1|o_TX_Serial                         ; clk3         ; clk3        ; 0.000        ; 0.081      ; 1.409      ;
; 1.117 ; UART_TX:tx1|r_Clk_Count[4]                 ; UART_TX:tx1|r_Clk_Count[6]                      ; clk3         ; clk3        ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; fifo32to4:fifo32to4_1|dataout_sig[0]       ; UART_TX:tx1|r_TX_Data[0]                        ; clk2         ; clk3        ; 0.000        ; 0.467      ; 1.816      ;
; 1.120 ; fifo32to4:fifo32to4_1|dataout_sig[0]       ; UART_TX:tx1|r_TX_Data[1]                        ; clk2         ; clk3        ; 0.000        ; 0.467      ; 1.819      ;
; 1.128 ; Debounce_Switch:Debounce_Inst|r_State      ; UART_TX:tx1|r_TX_Data[0]                        ; clk_in       ; clk3        ; 0.000        ; 0.976      ; 2.346      ;
; 1.128 ; Debounce_Switch:Debounce_Inst|r_State      ; UART_TX:tx1|r_TX_Data[1]                        ; clk_in       ; clk3        ; 0.000        ; 0.976      ; 2.346      ;
; 1.128 ; Debounce_Switch:Debounce_Inst|r_State      ; UART_TX:tx1|r_TX_Data[3]                        ; clk_in       ; clk3        ; 0.000        ; 0.976      ; 2.346      ;
; 1.128 ; Debounce_Switch:Debounce_Inst|r_State      ; UART_TX:tx1|r_TX_Data[2]                        ; clk_in       ; clk3        ; 0.000        ; 0.976      ; 2.346      ;
; 1.128 ; Debounce_Switch:Debounce_Inst|r_State      ; UART_TX:tx1|r_TX_Data[4]                        ; clk_in       ; clk3        ; 0.000        ; 0.976      ; 2.346      ;
; 1.128 ; Debounce_Switch:Debounce_Inst|r_State      ; UART_TX:tx1|r_TX_Data[6]                        ; clk_in       ; clk3        ; 0.000        ; 0.976      ; 2.346      ;
; 1.132 ; fifo_readen_sig                            ; validchecker:validchecker1|write_State          ; clk          ; clk3        ; 0.000        ; 0.271      ; 1.635      ;
; 1.143 ; UART_TX:tx1|r_Bit_Index[2]                 ; UART_TX:tx1|o_TX_Serial                         ; clk3         ; clk3        ; 0.000        ; 0.081      ; 1.436      ;
; 1.153 ; UART_TX:tx1|r_Bit_Index[0]                 ; UART_TX:tx1|r_Bit_Index[2]                      ; clk3         ; clk3        ; 0.000        ; 0.081      ; 1.446      ;
; 1.155 ; fifo32to4:fifo32to4_1|dataout_sig[0]       ; UART_TX:tx1|r_TX_Data[2]                        ; clk2         ; clk3        ; 0.000        ; 0.467      ; 1.854      ;
; 1.166 ; validchecker:validchecker1|write_State     ; validchecker:validchecker1|write_State          ; clk3         ; clk3        ; 0.000        ; 0.080      ; 1.458      ;
; 1.171 ; UART_TX:tx1|r_TX_Done                      ; UART_TX:tx1|r_TX_Done                           ; clk3         ; clk3        ; 0.000        ; 0.080      ; 1.463      ;
; 1.172 ; UART_TX:tx1|r_Bit_Index[1]                 ; UART_TX:tx1|r_SM_Main.s_TX_Data_Bits            ; clk3         ; clk3        ; 0.000        ; 0.081      ; 1.465      ;
+-------+--------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk2'                                                                                                                                     ;
+-------+-------------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.454 ; fifo32to4:fifo32to4_1|datavalid_sig             ; fifo32to4:fifo32to4_1|datavalid_sig    ; clk2         ; clk2        ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; fifo32to4:fifo32to4_1|State.readWords           ; fifo32to4:fifo32to4_1|State.readWords  ; clk2         ; clk2        ; 0.000        ; 0.080      ; 0.746      ;
; 0.527 ; fifo32to4:fifo32to4_1|State.nibble3             ; fifo32to4:fifo32to4_1|State.nibble2    ; clk2         ; clk2        ; 0.000        ; 0.081      ; 0.820      ;
; 0.527 ; fifo32to4:fifo32to4_1|State.nibble5             ; fifo32to4:fifo32to4_1|State.nibble4    ; clk2         ; clk2        ; 0.000        ; 0.081      ; 0.820      ;
; 0.528 ; fifo32to4:fifo32to4_1|State.nextline            ; fifo32to4:fifo32to4_1|State.waitline   ; clk2         ; clk2        ; 0.000        ; 0.081      ; 0.821      ;
; 0.528 ; fifo32to4:fifo32to4_1|State.nibble1             ; fifo32to4:fifo32to4_1|State.nextline   ; clk2         ; clk2        ; 0.000        ; 0.081      ; 0.821      ;
; 0.647 ; Debounce_Switch:Debounce_Inst|r_State           ; fifo32to4:fifo32to4_1|nextout          ; clk_in       ; clk2        ; 0.000        ; 0.658      ; 1.547      ;
; 0.647 ; Debounce_Switch:Debounce_Inst|r_State           ; fifo32to4:fifo32to4_1|State.nibble8    ; clk_in       ; clk2        ; 0.000        ; 0.658      ; 1.547      ;
; 0.710 ; fifo32to4:fifo32to4_1|State.nibble2             ; fifo32to4:fifo32to4_1|State.nibble1    ; clk2         ; clk2        ; 0.000        ; 0.081      ; 1.003      ;
; 0.741 ; fifo32to4:fifo32to4_1|State.nibble7             ; fifo32to4:fifo32to4_1|State.nibble6    ; clk2         ; clk2        ; 0.000        ; 0.081      ; 1.034      ;
; 0.767 ; fifo32to4:fifo32to4_1|State.nibble4             ; fifo32to4:fifo32to4_1|State.nibble3    ; clk2         ; clk2        ; 0.000        ; 0.081      ; 1.060      ;
; 0.767 ; fifo32to4:fifo32to4_1|State.nibble6             ; fifo32to4:fifo32to4_1|State.nibble5    ; clk2         ; clk2        ; 0.000        ; 0.081      ; 1.060      ;
; 0.842 ; Debounce_Switch:Debounce_Inst|r_State           ; fifo32to4:fifo32to4_1|State.nextline   ; clk_in       ; clk2        ; 0.000        ; 0.658      ; 1.742      ;
; 0.842 ; Debounce_Switch:Debounce_Inst|r_State           ; fifo32to4:fifo32to4_1|State.nibble7    ; clk_in       ; clk2        ; 0.000        ; 0.658      ; 1.742      ;
; 0.845 ; Debounce_Switch:Debounce_Inst|r_State           ; fifo32to4:fifo32to4_1|State.nibble2    ; clk_in       ; clk2        ; 0.000        ; 0.658      ; 1.745      ;
; 0.846 ; Debounce_Switch:Debounce_Inst|r_State           ; fifo32to4:fifo32to4_1|State.nibble5    ; clk_in       ; clk2        ; 0.000        ; 0.658      ; 1.746      ;
; 0.848 ; Debounce_Switch:Debounce_Inst|r_State           ; fifo32to4:fifo32to4_1|State.nibble1    ; clk_in       ; clk2        ; 0.000        ; 0.658      ; 1.748      ;
; 0.848 ; Debounce_Switch:Debounce_Inst|r_State           ; fifo32to4:fifo32to4_1|State.nibble4    ; clk_in       ; clk2        ; 0.000        ; 0.658      ; 1.748      ;
; 0.849 ; Debounce_Switch:Debounce_Inst|r_State           ; fifo32to4:fifo32to4_1|State.waitline   ; clk_in       ; clk2        ; 0.000        ; 0.658      ; 1.749      ;
; 0.850 ; Debounce_Switch:Debounce_Inst|r_State           ; fifo32to4:fifo32to4_1|State.nibble6    ; clk_in       ; clk2        ; 0.000        ; 0.658      ; 1.750      ;
; 0.850 ; Debounce_Switch:Debounce_Inst|r_State           ; fifo32to4:fifo32to4_1|State.nibble3    ; clk_in       ; clk2        ; 0.000        ; 0.658      ; 1.750      ;
; 0.923 ; fifo:fifo1|DataOut[0]                           ; fifo32to4:fifo32to4_1|DataIn32_sig[0]  ; clk          ; clk2        ; 0.000        ; -0.361     ; 0.794      ;
; 0.923 ; fifo:fifo1|DataOut[16]                          ; fifo32to4:fifo32to4_1|DataIn32_sig[16] ; clk          ; clk2        ; 0.000        ; -0.361     ; 0.794      ;
; 0.923 ; fifo:fifo1|DataOut[5]                           ; fifo32to4:fifo32to4_1|DataIn32_sig[5]  ; clk          ; clk2        ; 0.000        ; -0.361     ; 0.794      ;
; 0.923 ; fifo:fifo1|DataOut[21]                          ; fifo32to4:fifo32to4_1|DataIn32_sig[21] ; clk          ; clk2        ; 0.000        ; -0.361     ; 0.794      ;
; 0.923 ; fifo:fifo1|DataOut[22]                          ; fifo32to4:fifo32to4_1|DataIn32_sig[22] ; clk          ; clk2        ; 0.000        ; -0.361     ; 0.794      ;
; 0.923 ; fifo:fifo1|DataOut[15]                          ; fifo32to4:fifo32to4_1|DataIn32_sig[15] ; clk          ; clk2        ; 0.000        ; -0.361     ; 0.794      ;
; 0.923 ; fifo:fifo1|DataOut[7]                           ; fifo32to4:fifo32to4_1|DataIn32_sig[7]  ; clk          ; clk2        ; 0.000        ; -0.361     ; 0.794      ;
; 0.924 ; fifo:fifo1|DataOut[8]                           ; fifo32to4:fifo32to4_1|DataIn32_sig[8]  ; clk          ; clk2        ; 0.000        ; -0.361     ; 0.795      ;
; 0.924 ; fifo:fifo1|DataOut[29]                          ; fifo32to4:fifo32to4_1|DataIn32_sig[29] ; clk          ; clk2        ; 0.000        ; -0.362     ; 0.794      ;
; 0.924 ; fifo:fifo1|DataOut[6]                           ; fifo32to4:fifo32to4_1|DataIn32_sig[6]  ; clk          ; clk2        ; 0.000        ; -0.361     ; 0.795      ;
; 0.925 ; fifo:fifo1|DataOut[24]                          ; fifo32to4:fifo32to4_1|DataIn32_sig[24] ; clk          ; clk2        ; 0.000        ; -0.362     ; 0.795      ;
; 0.925 ; fifo:fifo1|DataOut[30]                          ; fifo32to4:fifo32to4_1|DataIn32_sig[30] ; clk          ; clk2        ; 0.000        ; -0.362     ; 0.795      ;
; 0.926 ; fifo:fifo1|DataOut[23]                          ; fifo32to4:fifo32to4_1|DataIn32_sig[23] ; clk          ; clk2        ; 0.000        ; -0.361     ; 0.797      ;
; 0.926 ; fifo:fifo1|DataOut[31]                          ; fifo32to4:fifo32to4_1|DataIn32_sig[31] ; clk          ; clk2        ; 0.000        ; -0.362     ; 0.796      ;
; 1.039 ; fifo32to4:fifo32to4_1|readnext                  ; fifo32to4:fifo32to4_1|readnext         ; clk2         ; clk2        ; 0.000        ; 0.081      ; 1.332      ;
; 1.075 ; validchecker:validchecker1|fifo32_4_writeen_sig ; fifo32to4:fifo32to4_1|State.readWords  ; clk3         ; clk2        ; 0.000        ; -0.157     ; 1.150      ;
; 1.120 ; fifo:fifo1|DataOut[9]                           ; fifo32to4:fifo32to4_1|DataIn32_sig[9]  ; clk          ; clk2        ; 0.000        ; -0.361     ; 0.991      ;
; 1.120 ; fifo:fifo1|DataOut[1]                           ; fifo32to4:fifo32to4_1|DataIn32_sig[1]  ; clk          ; clk2        ; 0.000        ; -0.361     ; 0.991      ;
; 1.120 ; fifo:fifo1|DataOut[2]                           ; fifo32to4:fifo32to4_1|DataIn32_sig[2]  ; clk          ; clk2        ; 0.000        ; -0.361     ; 0.991      ;
; 1.120 ; fifo:fifo1|DataOut[14]                          ; fifo32to4:fifo32to4_1|DataIn32_sig[14] ; clk          ; clk2        ; 0.000        ; -0.361     ; 0.991      ;
; 1.121 ; fifo:fifo1|DataOut[4]                           ; fifo32to4:fifo32to4_1|DataIn32_sig[4]  ; clk          ; clk2        ; 0.000        ; -0.361     ; 0.992      ;
; 1.121 ; fifo:fifo1|DataOut[13]                          ; fifo32to4:fifo32to4_1|DataIn32_sig[13] ; clk          ; clk2        ; 0.000        ; -0.361     ; 0.992      ;
; 1.121 ; fifo:fifo1|DataOut[10]                          ; fifo32to4:fifo32to4_1|DataIn32_sig[10] ; clk          ; clk2        ; 0.000        ; -0.361     ; 0.992      ;
; 1.121 ; fifo:fifo1|DataOut[18]                          ; fifo32to4:fifo32to4_1|DataIn32_sig[18] ; clk          ; clk2        ; 0.000        ; -0.361     ; 0.992      ;
; 1.121 ; fifo:fifo1|DataOut[11]                          ; fifo32to4:fifo32to4_1|DataIn32_sig[11] ; clk          ; clk2        ; 0.000        ; -0.361     ; 0.992      ;
; 1.122 ; fifo:fifo1|DataOut[12]                          ; fifo32to4:fifo32to4_1|DataIn32_sig[12] ; clk          ; clk2        ; 0.000        ; -0.361     ; 0.993      ;
; 1.122 ; fifo:fifo1|DataOut[17]                          ; fifo32to4:fifo32to4_1|DataIn32_sig[17] ; clk          ; clk2        ; 0.000        ; -0.361     ; 0.993      ;
; 1.122 ; fifo:fifo1|DataOut[27]                          ; fifo32to4:fifo32to4_1|DataIn32_sig[27] ; clk          ; clk2        ; 0.000        ; -0.362     ; 0.992      ;
; 1.123 ; fifo:fifo1|DataOut[26]                          ; fifo32to4:fifo32to4_1|DataIn32_sig[26] ; clk          ; clk2        ; 0.000        ; -0.362     ; 0.993      ;
; 1.124 ; fifo:fifo1|DataOut[20]                          ; fifo32to4:fifo32to4_1|DataIn32_sig[20] ; clk          ; clk2        ; 0.000        ; -0.361     ; 0.995      ;
; 1.124 ; fifo:fifo1|DataOut[25]                          ; fifo32to4:fifo32to4_1|DataIn32_sig[25] ; clk          ; clk2        ; 0.000        ; -0.362     ; 0.994      ;
; 1.124 ; fifo:fifo1|DataOut[3]                           ; fifo32to4:fifo32to4_1|DataIn32_sig[3]  ; clk          ; clk2        ; 0.000        ; -0.361     ; 0.995      ;
; 1.124 ; fifo:fifo1|DataOut[19]                          ; fifo32to4:fifo32to4_1|DataIn32_sig[19] ; clk          ; clk2        ; 0.000        ; -0.361     ; 0.995      ;
; 1.125 ; fifo:fifo1|DataOut[28]                          ; fifo32to4:fifo32to4_1|DataIn32_sig[28] ; clk          ; clk2        ; 0.000        ; -0.362     ; 0.995      ;
; 1.201 ; Debounce_Switch:Debounce_Inst|r_State           ; fifo32to4:fifo32to4_1|datavalid_sig    ; clk_in       ; clk2        ; 0.000        ; 0.657      ; 2.100      ;
; 1.207 ; fifo32to4:fifo32to4_1|nextout                   ; fifo32to4:fifo32to4_1|nextout          ; clk2         ; clk2        ; 0.000        ; 0.081      ; 1.500      ;
; 1.219 ; Debounce_Switch:Debounce_Inst|r_State           ; fifo32to4:fifo32to4_1|readnext         ; clk_in       ; clk2        ; 0.000        ; 0.658      ; 2.119      ;
; 1.287 ; fifo32to4:fifo32to4_1|State.nibble8             ; fifo32to4:fifo32to4_1|State.nibble7    ; clk2         ; clk2        ; 0.000        ; 0.081      ; 1.580      ;
; 1.315 ; fifo32to4:fifo32to4_1|State.readWords           ; fifo32to4:fifo32to4_1|readnext         ; clk2         ; clk2        ; 0.000        ; 0.081      ; 1.608      ;
; 1.343 ; Debounce_Switch:Debounce_Inst|r_State           ; fifo32to4:fifo32to4_1|State.readWords  ; clk_in       ; clk2        ; 0.000        ; 0.657      ; 2.242      ;
; 1.380 ; fifo32to4:fifo32to4_1|State.waitline            ; fifo32to4:fifo32to4_1|datavalid_sig    ; clk2         ; clk2        ; 0.000        ; 0.080      ; 1.672      ;
; 1.419 ; Debounce_Switch:Debounce_Inst|r_State           ; fifo32to4:fifo32to4_1|DataIn32_sig[11] ; clk_in       ; clk2        ; 0.000        ; 0.658      ; 2.319      ;
; 1.419 ; Debounce_Switch:Debounce_Inst|r_State           ; fifo32to4:fifo32to4_1|DataIn32_sig[15] ; clk_in       ; clk2        ; 0.000        ; 0.658      ; 2.319      ;
; 1.419 ; Debounce_Switch:Debounce_Inst|r_State           ; fifo32to4:fifo32to4_1|DataIn32_sig[10] ; clk_in       ; clk2        ; 0.000        ; 0.658      ; 2.319      ;
; 1.419 ; Debounce_Switch:Debounce_Inst|r_State           ; fifo32to4:fifo32to4_1|DataIn32_sig[14] ; clk_in       ; clk2        ; 0.000        ; 0.658      ; 2.319      ;
; 1.419 ; Debounce_Switch:Debounce_Inst|r_State           ; fifo32to4:fifo32to4_1|DataIn32_sig[9]  ; clk_in       ; clk2        ; 0.000        ; 0.658      ; 2.319      ;
; 1.419 ; Debounce_Switch:Debounce_Inst|r_State           ; fifo32to4:fifo32to4_1|DataIn32_sig[13] ; clk_in       ; clk2        ; 0.000        ; 0.658      ; 2.319      ;
; 1.419 ; Debounce_Switch:Debounce_Inst|r_State           ; fifo32to4:fifo32to4_1|DataIn32_sig[12] ; clk_in       ; clk2        ; 0.000        ; 0.658      ; 2.319      ;
; 1.419 ; Debounce_Switch:Debounce_Inst|r_State           ; fifo32to4:fifo32to4_1|DataIn32_sig[8]  ; clk_in       ; clk2        ; 0.000        ; 0.658      ; 2.319      ;
; 1.509 ; validchecker:validchecker1|fifo32_4_writeen_sig ; fifo32to4:fifo32to4_1|readnext         ; clk3         ; clk2        ; 0.000        ; -0.156     ; 1.585      ;
; 1.515 ; validchecker:validchecker1|nextwordreaden_sig   ; fifo32to4:fifo32to4_1|datavalid_sig    ; clk3         ; clk2        ; 0.000        ; -0.157     ; 1.590      ;
; 1.516 ; fifo32to4:fifo32to4_1|DataIn32_sig[26]          ; fifo32to4:fifo32to4_1|dataout_sig[2]   ; clk2         ; clk2        ; 0.000        ; 0.081      ; 1.809      ;
; 1.527 ; fifo32to4:fifo32to4_1|State.readWords           ; fifo32to4:fifo32to4_1|nextout          ; clk2         ; clk2        ; 0.000        ; 0.081      ; 1.820      ;
; 1.540 ; fifo32to4:fifo32to4_1|DataIn32_sig[20]          ; fifo32to4:fifo32to4_1|dataout_sig[0]   ; clk2         ; clk2        ; 0.000        ; 0.081      ; 1.833      ;
; 1.547 ; fifo32to4:fifo32to4_1|DataIn32_sig[25]          ; fifo32to4:fifo32to4_1|dataout_sig[1]   ; clk2         ; clk2        ; 0.000        ; 0.081      ; 1.840      ;
; 1.547 ; fifo32to4:fifo32to4_1|DataIn32_sig[27]          ; fifo32to4:fifo32to4_1|dataout_sig[3]   ; clk2         ; clk2        ; 0.000        ; 0.081      ; 1.840      ;
; 1.556 ; fifo32to4:fifo32to4_1|DataIn32_sig[11]          ; fifo32to4:fifo32to4_1|dataout_sig[3]   ; clk2         ; clk2        ; 0.000        ; 0.081      ; 1.849      ;
; 1.559 ; fifo32to4:fifo32to4_1|DataIn32_sig[3]           ; fifo32to4:fifo32to4_1|dataout_sig[3]   ; clk2         ; clk2        ; 0.000        ; 0.081      ; 1.852      ;
; 1.560 ; fifo32to4:fifo32to4_1|DataIn32_sig[9]           ; fifo32to4:fifo32to4_1|dataout_sig[1]   ; clk2         ; clk2        ; 0.000        ; 0.081      ; 1.853      ;
; 1.561 ; fifo32to4:fifo32to4_1|DataIn32_sig[10]          ; fifo32to4:fifo32to4_1|dataout_sig[2]   ; clk2         ; clk2        ; 0.000        ; 0.081      ; 1.854      ;
; 1.564 ; fifo32to4:fifo32to4_1|DataIn32_sig[28]          ; fifo32to4:fifo32to4_1|dataout_sig[0]   ; clk2         ; clk2        ; 0.000        ; 0.081      ; 1.857      ;
; 1.570 ; fifo32to4:fifo32to4_1|DataIn32_sig[12]          ; fifo32to4:fifo32to4_1|dataout_sig[0]   ; clk2         ; clk2        ; 0.000        ; 0.081      ; 1.863      ;
; 1.618 ; fifo32to4:fifo32to4_1|State.readWords           ; fifo32to4:fifo32to4_1|State.nibble8    ; clk2         ; clk2        ; 0.000        ; 0.081      ; 1.911      ;
; 1.618 ; fifo32to4:fifo32to4_1|State.nextline            ; fifo32to4:fifo32to4_1|nextout          ; clk2         ; clk2        ; 0.000        ; 0.081      ; 1.911      ;
; 1.639 ; fifo32to4:fifo32to4_1|DataIn32_sig[7]           ; fifo32to4:fifo32to4_1|dataout_sig[3]   ; clk2         ; clk2        ; 0.000        ; 0.081      ; 1.932      ;
; 1.701 ; fifo32to4:fifo32to4_1|DataIn32_sig[19]          ; fifo32to4:fifo32to4_1|dataout_sig[3]   ; clk2         ; clk2        ; 0.000        ; 0.081      ; 1.994      ;
; 1.708 ; fifo32to4:fifo32to4_1|DataIn32_sig[17]          ; fifo32to4:fifo32to4_1|dataout_sig[1]   ; clk2         ; clk2        ; 0.000        ; 0.081      ; 2.001      ;
; 1.718 ; Debounce_Switch:Debounce_Inst|r_State           ; fifo32to4:fifo32to4_1|DataIn32_sig[27] ; clk_in       ; clk2        ; 0.000        ; 0.657      ; 2.617      ;
; 1.718 ; Debounce_Switch:Debounce_Inst|r_State           ; fifo32to4:fifo32to4_1|DataIn32_sig[31] ; clk_in       ; clk2        ; 0.000        ; 0.657      ; 2.617      ;
; 1.718 ; Debounce_Switch:Debounce_Inst|r_State           ; fifo32to4:fifo32to4_1|DataIn32_sig[26] ; clk_in       ; clk2        ; 0.000        ; 0.657      ; 2.617      ;
; 1.718 ; Debounce_Switch:Debounce_Inst|r_State           ; fifo32to4:fifo32to4_1|DataIn32_sig[30] ; clk_in       ; clk2        ; 0.000        ; 0.657      ; 2.617      ;
; 1.718 ; Debounce_Switch:Debounce_Inst|r_State           ; fifo32to4:fifo32to4_1|DataIn32_sig[25] ; clk_in       ; clk2        ; 0.000        ; 0.657      ; 2.617      ;
; 1.718 ; Debounce_Switch:Debounce_Inst|r_State           ; fifo32to4:fifo32to4_1|DataIn32_sig[29] ; clk_in       ; clk2        ; 0.000        ; 0.657      ; 2.617      ;
; 1.718 ; Debounce_Switch:Debounce_Inst|r_State           ; fifo32to4:fifo32to4_1|DataIn32_sig[28] ; clk_in       ; clk2        ; 0.000        ; 0.657      ; 2.617      ;
; 1.718 ; Debounce_Switch:Debounce_Inst|r_State           ; fifo32to4:fifo32to4_1|DataIn32_sig[24] ; clk_in       ; clk2        ; 0.000        ; 0.657      ; 2.617      ;
; 1.729 ; Debounce_Switch:Debounce_Inst|r_State           ; fifo32to4:fifo32to4_1|DataIn32_sig[7]  ; clk_in       ; clk2        ; 0.000        ; 0.658      ; 2.629      ;
; 1.729 ; Debounce_Switch:Debounce_Inst|r_State           ; fifo32to4:fifo32to4_1|DataIn32_sig[3]  ; clk_in       ; clk2        ; 0.000        ; 0.658      ; 2.629      ;
; 1.729 ; Debounce_Switch:Debounce_Inst|r_State           ; fifo32to4:fifo32to4_1|DataIn32_sig[6]  ; clk_in       ; clk2        ; 0.000        ; 0.658      ; 2.629      ;
; 1.729 ; Debounce_Switch:Debounce_Inst|r_State           ; fifo32to4:fifo32to4_1|DataIn32_sig[2]  ; clk_in       ; clk2        ; 0.000        ; 0.658      ; 2.629      ;
+-------+-------------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                                             ;
+-------+--------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.486 ; fifo_empty_sig_r                                 ; fifo_readen_sig                                                                                              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.779      ;
; 0.685 ; Debounce_Switch:Debounce_Inst|r_State            ; fifo_readen_sig                                                                                              ; clk_in       ; clk         ; 0.000        ; 0.861      ; 1.788      ;
; 0.697 ; fifo:fifo1|\fifo_proc_Memory_rtl_0_bypass[24]    ; fifo:fifo1|DataOut[7]                                                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.990      ;
; 0.878 ; fifo:fifo1|\fifo_proc_Memory_rtl_0_bypass[25]    ; fifo:fifo1|DataOut[8]                                                                                        ; clk          ; clk         ; 0.000        ; 0.085      ; 1.175      ;
; 0.895 ; validchecker:validchecker1|fifo_read_next        ; fifo_readen_sig                                                                                              ; clk3         ; clk         ; 0.000        ; 0.047      ; 1.174      ;
; 1.015 ; fifo:fifo1|\fifo_proc_Memory_rtl_0_bypass[20]    ; fifo:fifo1|DataOut[3]                                                                                        ; clk          ; clk         ; 0.000        ; 0.087      ; 1.314      ;
; 1.020 ; fifo:fifo1|\fifo_proc_Memory_rtl_0_bypass[19]    ; fifo:fifo1|DataOut[2]                                                                                        ; clk          ; clk         ; 0.000        ; 0.087      ; 1.319      ;
; 1.033 ; fifo:fifo1|\fifo_proc_Memory_rtl_0_bypass[28]    ; fifo:fifo1|DataOut[11]                                                                                       ; clk          ; clk         ; 0.000        ; 0.085      ; 1.330      ;
; 1.033 ; fifo:fifo1|\fifo_proc_Memory_rtl_0_bypass[35]    ; fifo:fifo1|DataOut[18]                                                                                       ; clk          ; clk         ; 0.000        ; 0.095      ; 1.340      ;
; 1.043 ; fifo:fifo1|\fifo_proc_Memory_rtl_0_bypass[17]    ; fifo:fifo1|DataOut[0]                                                                                        ; clk          ; clk         ; 0.000        ; 0.087      ; 1.342      ;
; 1.043 ; fifo:fifo1|\fifo_proc_Memory_rtl_0_bypass[22]    ; fifo:fifo1|DataOut[5]                                                                                        ; clk          ; clk         ; 0.000        ; 0.094      ; 1.349      ;
; 1.044 ; fifo:fifo1|\fifo_proc_Memory_rtl_0_bypass[23]    ; fifo:fifo1|DataOut[6]                                                                                        ; clk          ; clk         ; 0.000        ; 0.094      ; 1.350      ;
; 1.047 ; fifo:fifo1|\fifo_proc_Memory_rtl_0_bypass[48]    ; fifo:fifo1|DataOut[31]                                                                                       ; clk          ; clk         ; 0.000        ; 0.095      ; 1.354      ;
; 1.059 ; fifo:fifo1|\fifo_proc_Memory_rtl_0_bypass[37]    ; fifo:fifo1|DataOut[20]                                                                                       ; clk          ; clk         ; 0.000        ; 0.095      ; 1.366      ;
; 1.063 ; fifo:fifo1|\fifo_proc_Memory_rtl_0_bypass[30]    ; fifo:fifo1|DataOut[13]                                                                                       ; clk          ; clk         ; 0.000        ; 0.094      ; 1.369      ;
; 1.073 ; fifo:fifo1|\fifo_proc_Memory_rtl_0_bypass[21]    ; fifo:fifo1|DataOut[4]                                                                                        ; clk          ; clk         ; 0.000        ; 0.087      ; 1.372      ;
; 1.076 ; fifo:fifo1|\fifo_proc_Memory_rtl_0_bypass[33]    ; fifo:fifo1|DataOut[16]                                                                                       ; clk          ; clk         ; 0.000        ; 0.095      ; 1.383      ;
; 1.077 ; fifo:fifo1|\fifo_proc_Memory_rtl_0_bypass[18]    ; fifo:fifo1|DataOut[1]                                                                                        ; clk          ; clk         ; 0.000        ; 0.094      ; 1.383      ;
; 1.160 ; program_counter:pc1|address_out[1]               ; program_counter:pc1|address_out[1]                                                                           ; clk          ; clk         ; 0.000        ; 0.082      ; 1.454      ;
; 1.184 ; fifo:fifo1|\fifo_proc_Memory_rtl_0_bypass[34]    ; fifo:fifo1|DataOut[17]                                                                                       ; clk          ; clk         ; 0.000        ; 0.095      ; 1.491      ;
; 1.185 ; fifo:fifo1|\fifo_proc:Head[1]                    ; fifo:fifo1|\fifo_proc_Memory_rtl_0_bypass[3]                                                                 ; clk          ; clk         ; 0.000        ; -0.392     ; 1.005      ;
; 1.205 ; fifo:fifo1|\fifo_proc:Head[7]                    ; fifo:fifo1|\fifo_proc_Memory_rtl_0_bypass[15]                                                                ; clk          ; clk         ; 0.000        ; -0.390     ; 1.027      ;
; 1.224 ; fifo:fifo1|\fifo_proc_Memory_rtl_0_bypass[36]    ; fifo:fifo1|DataOut[19]                                                                                       ; clk          ; clk         ; 0.000        ; 0.095      ; 1.531      ;
; 1.250 ; fifo:fifo1|\fifo_proc:Head[2]                    ; fifo:fifo1|altsyncram:\fifo_proc:Memory_rtl_0|altsyncram_40h1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.037      ; 1.541      ;
; 1.256 ; fifo:fifo1|\fifo_proc_Memory_rtl_0_bypass[43]    ; fifo:fifo1|DataOut[26]                                                                                       ; clk          ; clk         ; 0.000        ; 0.095      ; 1.563      ;
; 1.260 ; fifo:fifo1|\fifo_proc:Head[7]                    ; fifo:fifo1|altsyncram:\fifo_proc:Memory_rtl_0|altsyncram_40h1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.002      ; 1.516      ;
; 1.272 ; fifo:fifo1|\fifo_proc_Memory_rtl_0_bypass[44]    ; fifo:fifo1|DataOut[27]                                                                                       ; clk          ; clk         ; 0.000        ; 0.095      ; 1.579      ;
; 1.272 ; fifo:fifo1|\fifo_proc:Head[0]                    ; fifo:fifo1|altsyncram:\fifo_proc:Memory_rtl_0|altsyncram_40h1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.007      ; 1.533      ;
; 1.320 ; fifo:fifo1|\fifo_proc_Memory_rtl_0_bypass[40]    ; fifo:fifo1|DataOut[23]                                                                                       ; clk          ; clk         ; 0.000        ; 0.095      ; 1.627      ;
; 1.323 ; fifo:fifo1|\fifo_proc:Head[5]                    ; fifo:fifo1|altsyncram:\fifo_proc:Memory_rtl_0|altsyncram_40h1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.007      ; 1.584      ;
; 1.339 ; fifo:fifo1|\fifo_proc_Memory_rtl_0_bypass[46]    ; fifo:fifo1|DataOut[29]                                                                                       ; clk          ; clk         ; 0.000        ; 0.095      ; 1.646      ;
; 1.370 ; fifo:fifo1|\fifo_proc_Memory_rtl_0_bypass[26]    ; fifo:fifo1|DataOut[9]                                                                                        ; clk          ; clk         ; 0.000        ; 0.094      ; 1.676      ;
; 1.392 ; fifo:fifo1|Full                                  ; fifo:fifo1|Full                                                                                              ; clk          ; clk         ; 0.000        ; 0.100      ; 1.704      ;
; 1.406 ; fifo:fifo1|\fifo_proc_Memory_rtl_0_bypass[45]    ; fifo:fifo1|DataOut[28]                                                                                       ; clk          ; clk         ; 0.000        ; 0.094      ; 1.712      ;
; 1.541 ; fifo:fifo1|\fifo_proc:Head[1]                    ; fifo:fifo1|altsyncram:\fifo_proc:Memory_rtl_0|altsyncram_40h1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.007      ; 1.802      ;
; 1.545 ; fifo:fifo1|Empty                                 ; fifo:fifo1|Empty                                                                                             ; clk          ; clk         ; 0.000        ; 0.099      ; 1.856      ;
; 1.571 ; fifo:fifo1|\fifo_proc:Head[4]                    ; fifo:fifo1|\fifo_proc:Head[4]                                                                                ; clk          ; clk         ; 0.000        ; 0.100      ; 1.883      ;
; 1.572 ; fifo:fifo1|\fifo_proc:Head[0]                    ; fifo:fifo1|\fifo_proc:Head[0]                                                                                ; clk          ; clk         ; 0.000        ; 0.100      ; 1.884      ;
; 1.592 ; fifo:fifo1|\fifo_proc:Head[5]                    ; fifo:fifo1|\fifo_proc:Head[5]                                                                                ; clk          ; clk         ; 0.000        ; 0.100      ; 1.904      ;
; 1.629 ; fifo:fifo1|\fifo_proc:Head[4]                    ; fifo:fifo1|altsyncram:\fifo_proc:Memory_rtl_0|altsyncram_40h1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.007      ; 1.890      ;
; 1.725 ; data_memory:datamem1|ram_block_0__31__bypass[12] ; register_files:regfiles1|register_content~346                                                                ; clk          ; clk         ; 0.000        ; -0.385     ; 1.552      ;
; 1.729 ; data_memory:datamem1|ram_block_0__31__bypass[16] ; register_files:regfiles1|register_content~342                                                                ; clk          ; clk         ; 0.000        ; -0.389     ; 1.552      ;
; 1.729 ; data_memory:datamem1|ram_block_0__31__bypass[1]  ; register_files:regfiles1|register_content~357                                                                ; clk          ; clk         ; 0.000        ; -0.389     ; 1.552      ;
; 1.742 ; fifo:fifo1|Empty                                 ; fifo_empty_sig_r                                                                                             ; clk          ; clk         ; 0.000        ; -0.586     ; 1.368      ;
; 1.746 ; fifo:fifo1|\fifo_proc:Head[4]                    ; fifo:fifo1|\fifo_proc_Memory_rtl_0_bypass[9]                                                                 ; clk          ; clk         ; 0.000        ; -0.385     ; 1.573      ;
; 1.750 ; fifo:fifo1|\fifo_proc:Head[6]                    ; fifo:fifo1|\fifo_proc:Head[6]                                                                                ; clk          ; clk         ; 0.000        ; 0.100      ; 2.062      ;
; 1.779 ; fifo:fifo1|\fifo_proc:Head[6]                    ; fifo:fifo1|\fifo_proc_Memory_rtl_0_bypass[13]                                                                ; clk          ; clk         ; 0.000        ; -0.385     ; 1.606      ;
; 1.791 ; fifo:fifo1|\fifo_proc:Tail[2]                    ; fifo:fifo1|\fifo_proc:Tail[2]                                                                                ; clk          ; clk         ; 0.000        ; 0.080      ; 2.083      ;
; 1.812 ; fifo:fifo1|\fifo_proc:Tail[3]                    ; fifo:fifo1|\fifo_proc:Tail[3]                                                                                ; clk          ; clk         ; 0.000        ; 0.080      ; 2.104      ;
; 1.823 ; fifo:fifo1|\fifo_proc:Head[2]                    ; fifo:fifo1|\fifo_proc_Memory_rtl_0_bypass[5]                                                                 ; clk          ; clk         ; 0.000        ; -0.362     ; 1.673      ;
; 1.843 ; fifo:fifo1|\fifo_proc:Head[6]                    ; fifo:fifo1|altsyncram:\fifo_proc:Memory_rtl_0|altsyncram_40h1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.007      ; 2.104      ;
; 1.859 ; fifo:fifo1|\fifo_proc:Head[3]                    ; fifo:fifo1|\fifo_proc_Memory_rtl_0_bypass[7]                                                                 ; clk          ; clk         ; 0.000        ; -0.362     ; 1.709      ;
; 1.865 ; register_files:regfiles1|register_content~416    ; data_memory:datamem1|ram_block_0__31__bypass[6]                                                              ; clk          ; clk         ; 0.000        ; 0.103      ; 2.180      ;
; 1.869 ; data_memory:datamem1|ram_block_0__31__bypass[17] ; register_files:regfiles1|register_content~341                                                                ; clk          ; clk         ; 0.000        ; -0.351     ; 1.730      ;
; 1.889 ; fifo:fifo1|\fifo_proc_Memory_rtl_0_bypass[47]    ; fifo:fifo1|DataOut[30]                                                                                       ; clk          ; clk         ; 0.000        ; 0.095      ; 2.196      ;
; 1.929 ; program_counter:pc1|address_out[3]               ; data_memory:datamem1|ram_block_0__31__bypass[0]                                                              ; clk          ; clk         ; 0.000        ; 0.083      ; 2.224      ;
; 1.938 ; data_memory:datamem1|ram_block_0__31__bypass[1]  ; register_files:regfiles1|register_content~485                                                                ; clk          ; clk         ; 0.000        ; 0.128      ; 2.278      ;
; 1.943 ; fifo:fifo1|\fifo_proc:Head[4]                    ; fifo:fifo1|\fifo_proc:Head[5]                                                                                ; clk          ; clk         ; 0.000        ; 0.100      ; 2.255      ;
; 1.976 ; fifo:fifo1|\fifo_proc:Tail[5]                    ; fifo:fifo1|\fifo_proc_Memory_rtl_0_bypass[12]                                                                ; clk          ; clk         ; 0.000        ; 0.081      ; 2.269      ;
; 1.986 ; register_files:regfiles1|register_content~467    ; data_memory:datamem1|ram_block_0__31__bypass[19]                                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 2.278      ;
; 2.002 ; fifo:fifo1|\fifo_proc:Head[5]                    ; fifo:fifo1|\fifo_proc_Memory_rtl_0_bypass[11]                                                                ; clk          ; clk         ; 0.000        ; -0.385     ; 1.829      ;
; 2.015 ; fifo:fifo1|\fifo_proc:Head[3]                    ; fifo:fifo1|altsyncram:\fifo_proc:Memory_rtl_0|altsyncram_40h1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.037      ; 2.306      ;
; 2.018 ; fifo:fifo1|\fifo_proc:Tail[7]                    ; fifo:fifo1|\fifo_proc:Tail[7]                                                                                ; clk          ; clk         ; 0.000        ; 0.101      ; 2.331      ;
; 2.024 ; register_files:regfiles1|register_content~778    ; data_memory:datamem1|ram_block_0__31__bypass[28]                                                             ; clk          ; clk         ; 0.000        ; -0.396     ; 1.840      ;
; 2.032 ; program_counter:pc1|address_out[4]               ; data_memory:datamem1|ram_block_0__31__bypass[0]                                                              ; clk          ; clk         ; 0.000        ; 0.084      ; 2.328      ;
; 2.067 ; register_files:regfiles1|register_content~857    ; data_memory:datamem1|ram_block_0__31__bypass[13]                                                             ; clk          ; clk         ; 0.000        ; 0.060      ; 2.339      ;
; 2.086 ; fifo:fifo1|\fifo_proc:Tail[5]                    ; fifo:fifo1|\fifo_proc:Tail[7]                                                                                ; clk          ; clk         ; 0.000        ; 0.572      ; 2.870      ;
; 2.089 ; register_files:regfiles1|register_content~277    ; data_memory:datamem1|ram_block_0__31__bypass[17]                                                             ; clk          ; clk         ; 0.000        ; 0.534      ; 2.835      ;
; 2.095 ; program_counter:pc1|address_out[31]              ; program_counter:pc1|address_out[31]                                                                          ; clk          ; clk         ; 0.000        ; 0.100      ; 2.407      ;
; 2.098 ; fifo:fifo1|\fifo_proc:Head[0]                    ; fifo:fifo1|\fifo_proc:Head[4]                                                                                ; clk          ; clk         ; 0.000        ; 0.100      ; 2.410      ;
; 2.102 ; fifo:fifo1|\fifo_proc:Head[6]                    ; fifo:fifo1|Full                                                                                              ; clk          ; clk         ; 0.000        ; 0.100      ; 2.414      ;
; 2.125 ; data_memory:datamem1|ram_block_0__31__bypass[15] ; register_files:regfiles1|register_content~343                                                                ; clk          ; clk         ; 0.000        ; -0.351     ; 1.986      ;
; 2.128 ; fifo:fifo1|\fifo_proc:Tail[2]                    ; fifo:fifo1|\fifo_proc:Tail[3]                                                                                ; clk          ; clk         ; 0.000        ; 0.080      ; 2.420      ;
; 2.131 ; fifo:fifo1|\fifo_proc:Head[0]                    ; fifo:fifo1|\fifo_proc_Memory_rtl_0_bypass[1]                                                                 ; clk          ; clk         ; 0.000        ; -0.392     ; 1.951      ;
; 2.134 ; fifo:fifo1|\fifo_proc:Head[0]                    ; fifo:fifo1|\fifo_proc:Head[1]                                                                                ; clk          ; clk         ; 0.000        ; 0.100      ; 2.446      ;
; 2.136 ; fifo:fifo1|\fifo_proc:Tail[5]                    ; fifo:fifo1|Full                                                                                              ; clk          ; clk         ; 0.000        ; 0.566      ; 2.914      ;
; 2.138 ; data_memory:datamem1|ram_block_0__31__bypass[16] ; register_files:regfiles1|register_content~470                                                                ; clk          ; clk         ; 0.000        ; 0.128      ; 2.478      ;
; 2.145 ; register_files:regfiles1|register_content~481    ; data_memory:datamem1|ram_block_0__31__bypass[5]                                                              ; clk          ; clk         ; 0.000        ; 0.054      ; 2.411      ;
; 2.154 ; register_files:regfiles1|register_content~656    ; data_memory:datamem1|ram_block_0__31__bypass[22]                                                             ; clk          ; clk         ; 0.000        ; -0.352     ; 2.014      ;
; 2.155 ; fifo:fifo1|\fifo_proc:Tail[3]                    ; fifo:fifo1|altsyncram:\fifo_proc:Memory_rtl_0|altsyncram_40h1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.474      ; 2.883      ;
; 2.167 ; fifo:fifo1|\fifo_proc:Head[5]                    ; fifo:fifo1|\fifo_proc:Head[6]                                                                                ; clk          ; clk         ; 0.000        ; 0.100      ; 2.479      ;
; 2.172 ; fifo:fifo1|\fifo_proc:Head[2]                    ; fifo:fifo1|\fifo_proc:Head[2]                                                                                ; clk          ; clk         ; 0.000        ; 0.099      ; 2.483      ;
; 2.177 ; fifo:fifo1|\fifo_proc:Tail[2]                    ; fifo:fifo1|\fifo_proc_Memory_rtl_0_bypass[10]                                                                ; clk          ; clk         ; 0.000        ; 0.081      ; 2.470      ;
; 2.177 ; data_memory:datamem1|ram_block_0__31__bypass[12] ; register_files:regfiles1|register_content~922                                                                ; clk          ; clk         ; 0.000        ; -0.390     ; 1.999      ;
; 2.179 ; fifo:fifo1|\fifo_proc:Tail[3]                    ; fifo:fifo1|\fifo_proc_Memory_rtl_0_bypass[10]                                                                ; clk          ; clk         ; 0.000        ; 0.081      ; 2.472      ;
; 2.180 ; fifo:fifo1|\fifo_proc:Tail[5]                    ; fifo:fifo1|\fifo_proc:Tail[5]                                                                                ; clk          ; clk         ; 0.000        ; 0.081      ; 2.473      ;
; 2.181 ; fifo:fifo1|\fifo_proc_Memory_rtl_0_bypass[41]    ; fifo:fifo1|DataOut[24]                                                                                       ; clk          ; clk         ; 0.000        ; -0.326     ; 2.067      ;
; 2.181 ; fifo:fifo1|\fifo_proc_Memory_rtl_0_bypass[6]     ; fifo:fifo1|DataOut[17]                                                                                       ; clk          ; clk         ; 0.000        ; 0.101      ; 2.494      ;
; 2.188 ; fifo:fifo1|\fifo_proc:Head[4]                    ; fifo:fifo1|\fifo_proc:Head[6]                                                                                ; clk          ; clk         ; 0.000        ; 0.100      ; 2.500      ;
; 2.212 ; fifo:fifo1|\fifo_proc_Memory_rtl_0_bypass[8]     ; fifo:fifo1|DataOut[17]                                                                                       ; clk          ; clk         ; 0.000        ; 0.101      ; 2.525      ;
; 2.213 ; data_memory:datamem1|ram_block_0__31__bypass[5]  ; register_files:regfiles1|register_content~353                                                                ; clk          ; clk         ; 0.000        ; -0.335     ; 2.090      ;
; 2.215 ; fifo:fifo1|\fifo_proc:Head[0]                    ; fifo:fifo1|\fifo_proc:Head[5]                                                                                ; clk          ; clk         ; 0.000        ; 0.100      ; 2.527      ;
; 2.219 ; fifo:fifo1|\fifo_proc:Head[6]                    ; fifo:fifo1|\fifo_proc:Head[7]                                                                                ; clk          ; clk         ; 0.000        ; 0.106      ; 2.537      ;
; 2.220 ; register_files:regfiles1|register_content~417    ; data_memory:datamem1|ram_block_0__31__bypass[5]                                                              ; clk          ; clk         ; 0.000        ; 0.527      ; 2.959      ;
; 2.229 ; fifo:fifo1|\fifo_proc:Head[2]                    ; fifo:fifo1|\fifo_proc:Head[4]                                                                                ; clk          ; clk         ; 0.000        ; 0.130      ; 2.571      ;
; 2.242 ; fifo:fifo1|\fifo_proc:Tail[1]                    ; fifo:fifo1|altsyncram:\fifo_proc:Memory_rtl_0|altsyncram_40h1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.474      ; 2.970      ;
; 2.248 ; fifo:fifo1|\fifo_proc:Head[3]                    ; fifo:fifo1|\fifo_proc:Head[4]                                                                                ; clk          ; clk         ; 0.000        ; 0.130      ; 2.590      ;
; 2.255 ; program_counter:pc1|address_out[25]              ; program_counter:pc1|address_out[25]                                                                          ; clk          ; clk         ; 0.000        ; 0.100      ; 2.567      ;
; 2.262 ; fifo:fifo1|\fifo_proc:Tail[4]                    ; fifo:fifo1|\fifo_proc_Memory_rtl_0_bypass[10]                                                                ; clk          ; clk         ; 0.000        ; -0.390     ; 2.084      ;
; 2.280 ; fifo:fifo1|\fifo_proc:Head[5]                    ; fifo:fifo1|Full                                                                                              ; clk          ; clk         ; 0.000        ; 0.100      ; 2.592      ;
+-------+--------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 51.39 MHz  ; 51.39 MHz       ; clk        ;      ;
; 194.51 MHz ; 194.51 MHz      ; clk_in     ;      ;
; 325.95 MHz ; 325.95 MHz      ; clk2       ;      ;
; 351.12 MHz ; 351.12 MHz      ; clk3       ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+--------+---------+-----------------+
; Clock  ; Slack   ; End Point TNS   ;
+--------+---------+-----------------+
; clk    ; -18.458 ; -17593.518      ;
; clk_in ; -4.141  ; -341.259        ;
; clk2   ; -2.068  ; -87.598         ;
; clk3   ; -1.848  ; -44.459         ;
+--------+---------+-----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+--------+-------+------------------+
; Clock  ; Slack ; End Point TNS    ;
+--------+-------+------------------+
; clk_in ; 0.397 ; 0.000            ;
; clk2   ; 0.401 ; 0.000            ;
; clk3   ; 0.401 ; 0.000            ;
; clk    ; 0.450 ; 0.000            ;
+--------+-------+------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+--------+--------+--------------------------------+
; Clock  ; Slack  ; End Point TNS                  ;
+--------+--------+--------------------------------+
; clk    ; -3.201 ; -1816.055                      ;
; clk_in ; -3.000 ; -230.511                       ;
; clk2   ; -1.487 ; -74.350                        ;
; clk3   ; -1.487 ; -52.045                        ;
+--------+--------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                        ;
+---------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                          ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -18.458 ; program_counter:pc1|address_out[7] ; program_counter:pc1|address_out[8]  ; clk          ; clk         ; 1.000        ; -0.077     ; 19.383     ;
; -18.416 ; program_counter:pc1|address_out[7] ; program_counter:pc1|address_out[5]  ; clk          ; clk         ; 1.000        ; -0.077     ; 19.341     ;
; -18.394 ; program_counter:pc1|address_out[7] ; program_counter:pc1|address_out[4]  ; clk          ; clk         ; 1.000        ; -0.077     ; 19.319     ;
; -18.364 ; program_counter:pc1|address_out[2] ; program_counter:pc1|address_out[8]  ; clk          ; clk         ; 1.000        ; -0.074     ; 19.292     ;
; -18.322 ; program_counter:pc1|address_out[2] ; program_counter:pc1|address_out[5]  ; clk          ; clk         ; 1.000        ; -0.074     ; 19.250     ;
; -18.306 ; program_counter:pc1|address_out[3] ; program_counter:pc1|address_out[8]  ; clk          ; clk         ; 1.000        ; -0.074     ; 19.234     ;
; -18.300 ; program_counter:pc1|address_out[2] ; program_counter:pc1|address_out[4]  ; clk          ; clk         ; 1.000        ; -0.074     ; 19.228     ;
; -18.264 ; program_counter:pc1|address_out[3] ; program_counter:pc1|address_out[5]  ; clk          ; clk         ; 1.000        ; -0.074     ; 19.192     ;
; -18.242 ; program_counter:pc1|address_out[3] ; program_counter:pc1|address_out[4]  ; clk          ; clk         ; 1.000        ; -0.074     ; 19.170     ;
; -18.209 ; program_counter:pc1|address_out[9] ; program_counter:pc1|address_out[8]  ; clk          ; clk         ; 1.000        ; -0.077     ; 19.134     ;
; -18.167 ; program_counter:pc1|address_out[9] ; program_counter:pc1|address_out[5]  ; clk          ; clk         ; 1.000        ; -0.077     ; 19.092     ;
; -18.148 ; program_counter:pc1|address_out[4] ; program_counter:pc1|address_out[8]  ; clk          ; clk         ; 1.000        ; -0.073     ; 19.077     ;
; -18.145 ; program_counter:pc1|address_out[9] ; program_counter:pc1|address_out[4]  ; clk          ; clk         ; 1.000        ; -0.077     ; 19.070     ;
; -18.141 ; program_counter:pc1|address_out[7] ; program_counter:pc1|address_out[2]  ; clk          ; clk         ; 1.000        ; -0.076     ; 19.067     ;
; -18.141 ; program_counter:pc1|address_out[7] ; program_counter:pc1|address_out[3]  ; clk          ; clk         ; 1.000        ; -0.076     ; 19.067     ;
; -18.132 ; program_counter:pc1|address_out[7] ; program_counter:pc1|address_out[6]  ; clk          ; clk         ; 1.000        ; -0.072     ; 19.062     ;
; -18.117 ; program_counter:pc1|address_out[6] ; program_counter:pc1|address_out[8]  ; clk          ; clk         ; 1.000        ; -0.078     ; 19.041     ;
; -18.106 ; program_counter:pc1|address_out[4] ; program_counter:pc1|address_out[5]  ; clk          ; clk         ; 1.000        ; -0.073     ; 19.035     ;
; -18.092 ; program_counter:pc1|address_out[5] ; program_counter:pc1|address_out[8]  ; clk          ; clk         ; 1.000        ; -0.073     ; 19.021     ;
; -18.084 ; program_counter:pc1|address_out[4] ; program_counter:pc1|address_out[4]  ; clk          ; clk         ; 1.000        ; -0.073     ; 19.013     ;
; -18.075 ; program_counter:pc1|address_out[6] ; program_counter:pc1|address_out[5]  ; clk          ; clk         ; 1.000        ; -0.078     ; 18.999     ;
; -18.053 ; program_counter:pc1|address_out[6] ; program_counter:pc1|address_out[4]  ; clk          ; clk         ; 1.000        ; -0.078     ; 18.977     ;
; -18.050 ; program_counter:pc1|address_out[5] ; program_counter:pc1|address_out[5]  ; clk          ; clk         ; 1.000        ; -0.073     ; 18.979     ;
; -18.047 ; program_counter:pc1|address_out[2] ; program_counter:pc1|address_out[2]  ; clk          ; clk         ; 1.000        ; -0.073     ; 18.976     ;
; -18.047 ; program_counter:pc1|address_out[2] ; program_counter:pc1|address_out[3]  ; clk          ; clk         ; 1.000        ; -0.073     ; 18.976     ;
; -18.038 ; program_counter:pc1|address_out[2] ; program_counter:pc1|address_out[6]  ; clk          ; clk         ; 1.000        ; -0.069     ; 18.971     ;
; -18.028 ; program_counter:pc1|address_out[5] ; program_counter:pc1|address_out[4]  ; clk          ; clk         ; 1.000        ; -0.073     ; 18.957     ;
; -18.012 ; program_counter:pc1|address_out[8] ; program_counter:pc1|address_out[8]  ; clk          ; clk         ; 1.000        ; -0.073     ; 18.941     ;
; -17.989 ; program_counter:pc1|address_out[3] ; program_counter:pc1|address_out[2]  ; clk          ; clk         ; 1.000        ; -0.073     ; 18.918     ;
; -17.989 ; program_counter:pc1|address_out[3] ; program_counter:pc1|address_out[3]  ; clk          ; clk         ; 1.000        ; -0.073     ; 18.918     ;
; -17.980 ; program_counter:pc1|address_out[3] ; program_counter:pc1|address_out[6]  ; clk          ; clk         ; 1.000        ; -0.069     ; 18.913     ;
; -17.970 ; program_counter:pc1|address_out[8] ; program_counter:pc1|address_out[5]  ; clk          ; clk         ; 1.000        ; -0.073     ; 18.899     ;
; -17.948 ; program_counter:pc1|address_out[8] ; program_counter:pc1|address_out[4]  ; clk          ; clk         ; 1.000        ; -0.073     ; 18.877     ;
; -17.905 ; program_counter:pc1|address_out[7] ; program_counter:pc1|address_out[7]  ; clk          ; clk         ; 1.000        ; -0.073     ; 18.834     ;
; -17.903 ; program_counter:pc1|address_out[7] ; program_counter:pc1|address_out[9]  ; clk          ; clk         ; 1.000        ; -0.073     ; 18.832     ;
; -17.892 ; program_counter:pc1|address_out[9] ; program_counter:pc1|address_out[2]  ; clk          ; clk         ; 1.000        ; -0.076     ; 18.818     ;
; -17.892 ; program_counter:pc1|address_out[9] ; program_counter:pc1|address_out[3]  ; clk          ; clk         ; 1.000        ; -0.076     ; 18.818     ;
; -17.883 ; program_counter:pc1|address_out[9] ; program_counter:pc1|address_out[6]  ; clk          ; clk         ; 1.000        ; -0.072     ; 18.813     ;
; -17.831 ; program_counter:pc1|address_out[4] ; program_counter:pc1|address_out[2]  ; clk          ; clk         ; 1.000        ; -0.072     ; 18.761     ;
; -17.831 ; program_counter:pc1|address_out[4] ; program_counter:pc1|address_out[3]  ; clk          ; clk         ; 1.000        ; -0.072     ; 18.761     ;
; -17.822 ; program_counter:pc1|address_out[4] ; program_counter:pc1|address_out[6]  ; clk          ; clk         ; 1.000        ; -0.068     ; 18.756     ;
; -17.811 ; program_counter:pc1|address_out[2] ; program_counter:pc1|address_out[7]  ; clk          ; clk         ; 1.000        ; -0.070     ; 18.743     ;
; -17.809 ; program_counter:pc1|address_out[2] ; program_counter:pc1|address_out[9]  ; clk          ; clk         ; 1.000        ; -0.070     ; 18.741     ;
; -17.800 ; program_counter:pc1|address_out[6] ; program_counter:pc1|address_out[2]  ; clk          ; clk         ; 1.000        ; -0.077     ; 18.725     ;
; -17.800 ; program_counter:pc1|address_out[6] ; program_counter:pc1|address_out[3]  ; clk          ; clk         ; 1.000        ; -0.077     ; 18.725     ;
; -17.791 ; program_counter:pc1|address_out[6] ; program_counter:pc1|address_out[6]  ; clk          ; clk         ; 1.000        ; -0.073     ; 18.720     ;
; -17.775 ; program_counter:pc1|address_out[5] ; program_counter:pc1|address_out[2]  ; clk          ; clk         ; 1.000        ; -0.072     ; 18.705     ;
; -17.775 ; program_counter:pc1|address_out[5] ; program_counter:pc1|address_out[3]  ; clk          ; clk         ; 1.000        ; -0.072     ; 18.705     ;
; -17.766 ; program_counter:pc1|address_out[5] ; program_counter:pc1|address_out[6]  ; clk          ; clk         ; 1.000        ; -0.068     ; 18.700     ;
; -17.753 ; program_counter:pc1|address_out[3] ; program_counter:pc1|address_out[7]  ; clk          ; clk         ; 1.000        ; -0.070     ; 18.685     ;
; -17.751 ; program_counter:pc1|address_out[3] ; program_counter:pc1|address_out[9]  ; clk          ; clk         ; 1.000        ; -0.070     ; 18.683     ;
; -17.695 ; program_counter:pc1|address_out[8] ; program_counter:pc1|address_out[2]  ; clk          ; clk         ; 1.000        ; -0.072     ; 18.625     ;
; -17.695 ; program_counter:pc1|address_out[8] ; program_counter:pc1|address_out[3]  ; clk          ; clk         ; 1.000        ; -0.072     ; 18.625     ;
; -17.694 ; program_counter:pc1|address_out[7] ; program_counter:pc1|address_out[18] ; clk          ; clk         ; 1.000        ; 0.371      ; 19.067     ;
; -17.690 ; program_counter:pc1|address_out[7] ; program_counter:pc1|address_out[27] ; clk          ; clk         ; 1.000        ; 0.371      ; 19.063     ;
; -17.686 ; program_counter:pc1|address_out[8] ; program_counter:pc1|address_out[6]  ; clk          ; clk         ; 1.000        ; -0.068     ; 18.620     ;
; -17.656 ; program_counter:pc1|address_out[9] ; program_counter:pc1|address_out[7]  ; clk          ; clk         ; 1.000        ; -0.073     ; 18.585     ;
; -17.654 ; program_counter:pc1|address_out[9] ; program_counter:pc1|address_out[9]  ; clk          ; clk         ; 1.000        ; -0.073     ; 18.583     ;
; -17.638 ; program_counter:pc1|address_out[7] ; program_counter:pc1|address_out[23] ; clk          ; clk         ; 1.000        ; 0.358      ; 18.998     ;
; -17.636 ; program_counter:pc1|address_out[7] ; program_counter:pc1|address_out[11] ; clk          ; clk         ; 1.000        ; 0.358      ; 18.996     ;
; -17.636 ; program_counter:pc1|address_out[7] ; program_counter:pc1|address_out[25] ; clk          ; clk         ; 1.000        ; 0.358      ; 18.996     ;
; -17.635 ; program_counter:pc1|address_out[7] ; program_counter:pc1|address_out[15] ; clk          ; clk         ; 1.000        ; 0.358      ; 18.995     ;
; -17.632 ; program_counter:pc1|address_out[7] ; program_counter:pc1|address_out[21] ; clk          ; clk         ; 1.000        ; 0.358      ; 18.992     ;
; -17.601 ; program_counter:pc1|address_out[7] ; program_counter:pc1|address_out[16] ; clk          ; clk         ; 1.000        ; 0.345      ; 18.948     ;
; -17.600 ; program_counter:pc1|address_out[2] ; program_counter:pc1|address_out[18] ; clk          ; clk         ; 1.000        ; 0.374      ; 18.976     ;
; -17.596 ; program_counter:pc1|address_out[2] ; program_counter:pc1|address_out[27] ; clk          ; clk         ; 1.000        ; 0.374      ; 18.972     ;
; -17.595 ; program_counter:pc1|address_out[4] ; program_counter:pc1|address_out[7]  ; clk          ; clk         ; 1.000        ; -0.069     ; 18.528     ;
; -17.593 ; program_counter:pc1|address_out[4] ; program_counter:pc1|address_out[9]  ; clk          ; clk         ; 1.000        ; -0.069     ; 18.526     ;
; -17.592 ; program_counter:pc1|address_out[7] ; program_counter:pc1|address_out[13] ; clk          ; clk         ; 1.000        ; 0.369      ; 18.963     ;
; -17.564 ; program_counter:pc1|address_out[6] ; program_counter:pc1|address_out[7]  ; clk          ; clk         ; 1.000        ; -0.074     ; 18.492     ;
; -17.562 ; program_counter:pc1|address_out[6] ; program_counter:pc1|address_out[9]  ; clk          ; clk         ; 1.000        ; -0.074     ; 18.490     ;
; -17.544 ; program_counter:pc1|address_out[2] ; program_counter:pc1|address_out[23] ; clk          ; clk         ; 1.000        ; 0.361      ; 18.907     ;
; -17.542 ; program_counter:pc1|address_out[2] ; program_counter:pc1|address_out[11] ; clk          ; clk         ; 1.000        ; 0.361      ; 18.905     ;
; -17.542 ; program_counter:pc1|address_out[2] ; program_counter:pc1|address_out[25] ; clk          ; clk         ; 1.000        ; 0.361      ; 18.905     ;
; -17.542 ; program_counter:pc1|address_out[3] ; program_counter:pc1|address_out[18] ; clk          ; clk         ; 1.000        ; 0.374      ; 18.918     ;
; -17.541 ; program_counter:pc1|address_out[2] ; program_counter:pc1|address_out[15] ; clk          ; clk         ; 1.000        ; 0.361      ; 18.904     ;
; -17.539 ; program_counter:pc1|address_out[5] ; program_counter:pc1|address_out[7]  ; clk          ; clk         ; 1.000        ; -0.069     ; 18.472     ;
; -17.538 ; program_counter:pc1|address_out[2] ; program_counter:pc1|address_out[21] ; clk          ; clk         ; 1.000        ; 0.361      ; 18.901     ;
; -17.538 ; program_counter:pc1|address_out[3] ; program_counter:pc1|address_out[27] ; clk          ; clk         ; 1.000        ; 0.374      ; 18.914     ;
; -17.537 ; program_counter:pc1|address_out[5] ; program_counter:pc1|address_out[9]  ; clk          ; clk         ; 1.000        ; -0.069     ; 18.470     ;
; -17.507 ; program_counter:pc1|address_out[2] ; program_counter:pc1|address_out[16] ; clk          ; clk         ; 1.000        ; 0.348      ; 18.857     ;
; -17.501 ; program_counter:pc1|address_out[7] ; program_counter:pc1|address_out[31] ; clk          ; clk         ; 1.000        ; 0.358      ; 18.861     ;
; -17.498 ; program_counter:pc1|address_out[7] ; program_counter:pc1|address_out[14] ; clk          ; clk         ; 1.000        ; 0.358      ; 18.858     ;
; -17.498 ; program_counter:pc1|address_out[2] ; program_counter:pc1|address_out[13] ; clk          ; clk         ; 1.000        ; 0.372      ; 18.872     ;
; -17.486 ; program_counter:pc1|address_out[3] ; program_counter:pc1|address_out[23] ; clk          ; clk         ; 1.000        ; 0.361      ; 18.849     ;
; -17.484 ; program_counter:pc1|address_out[3] ; program_counter:pc1|address_out[11] ; clk          ; clk         ; 1.000        ; 0.361      ; 18.847     ;
; -17.484 ; program_counter:pc1|address_out[3] ; program_counter:pc1|address_out[25] ; clk          ; clk         ; 1.000        ; 0.361      ; 18.847     ;
; -17.483 ; program_counter:pc1|address_out[3] ; program_counter:pc1|address_out[15] ; clk          ; clk         ; 1.000        ; 0.361      ; 18.846     ;
; -17.480 ; program_counter:pc1|address_out[3] ; program_counter:pc1|address_out[21] ; clk          ; clk         ; 1.000        ; 0.361      ; 18.843     ;
; -17.467 ; program_counter:pc1|address_out[7] ; program_counter:pc1|address_out[26] ; clk          ; clk         ; 1.000        ; 0.369      ; 18.838     ;
; -17.461 ; program_counter:pc1|address_out[7] ; program_counter:pc1|address_out[20] ; clk          ; clk         ; 1.000        ; 0.369      ; 18.832     ;
; -17.459 ; program_counter:pc1|address_out[8] ; program_counter:pc1|address_out[7]  ; clk          ; clk         ; 1.000        ; -0.069     ; 18.392     ;
; -17.457 ; program_counter:pc1|address_out[7] ; program_counter:pc1|address_out[24] ; clk          ; clk         ; 1.000        ; 0.369      ; 18.828     ;
; -17.457 ; program_counter:pc1|address_out[7] ; program_counter:pc1|address_out[19] ; clk          ; clk         ; 1.000        ; 0.369      ; 18.828     ;
; -17.457 ; program_counter:pc1|address_out[8] ; program_counter:pc1|address_out[9]  ; clk          ; clk         ; 1.000        ; -0.069     ; 18.390     ;
; -17.449 ; program_counter:pc1|address_out[3] ; program_counter:pc1|address_out[16] ; clk          ; clk         ; 1.000        ; 0.348      ; 18.799     ;
; -17.445 ; program_counter:pc1|address_out[9] ; program_counter:pc1|address_out[18] ; clk          ; clk         ; 1.000        ; 0.371      ; 18.818     ;
; -17.441 ; program_counter:pc1|address_out[9] ; program_counter:pc1|address_out[27] ; clk          ; clk         ; 1.000        ; 0.371      ; 18.814     ;
; -17.440 ; program_counter:pc1|address_out[3] ; program_counter:pc1|address_out[13] ; clk          ; clk         ; 1.000        ; 0.372      ; 18.814     ;
; -17.407 ; program_counter:pc1|address_out[2] ; program_counter:pc1|address_out[31] ; clk          ; clk         ; 1.000        ; 0.361      ; 18.770     ;
+---------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_in'                                                                                      ;
+--------+------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -4.141 ; count3[9]  ; clk3                          ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 5.070      ;
; -4.125 ; count3[27] ; clk3                          ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 5.053      ;
; -4.119 ; count3[19] ; clk3                          ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 5.047      ;
; -4.103 ; count2[22] ; clk2                          ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 5.033      ;
; -4.055 ; count3[15] ; clk3                          ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 4.984      ;
; -4.047 ; count2[5]  ; clk2                          ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 4.976      ;
; -4.046 ; count3[12] ; clk3                          ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 4.975      ;
; -4.044 ; count3[2]  ; clk3                          ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 4.973      ;
; -4.036 ; count3[13] ; clk3                          ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 4.965      ;
; -4.019 ; count3[23] ; clk3                          ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 4.947      ;
; -3.939 ; count3[11] ; clk3                          ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 4.868      ;
; -3.935 ; count2[12] ; clk2                          ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 4.864      ;
; -3.932 ; count2[23] ; clk2                          ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 4.862      ;
; -3.924 ; count3[18] ; clk3                          ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 4.852      ;
; -3.924 ; count2[29] ; clk2                          ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 4.854      ;
; -3.920 ; count3[25] ; clk3                          ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 4.848      ;
; -3.917 ; count3[26] ; clk3                          ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 4.845      ;
; -3.903 ; count2[19] ; clk2                          ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 4.833      ;
; -3.885 ; count3[28] ; clk3                          ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 4.813      ;
; -3.855 ; count2[31] ; clk2                          ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 4.785      ;
; -3.848 ; count3[30] ; clk3                          ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 4.776      ;
; -3.840 ; count2[7]  ; clk2                          ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 4.769      ;
; -3.838 ; count2[15] ; clk2                          ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 4.767      ;
; -3.829 ; count2[13] ; clk2                          ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 4.758      ;
; -3.817 ; count2[27] ; clk2                          ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 4.747      ;
; -3.811 ; count3[4]  ; clk3                          ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 4.740      ;
; -3.809 ; count2[16] ; clk2                          ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 4.739      ;
; -3.795 ; count2[26] ; clk2                          ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 4.725      ;
; -3.793 ; count2[28] ; clk2                          ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 4.723      ;
; -3.781 ; count3[21] ; clk3                          ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 4.709      ;
; -3.775 ; count2[30] ; clk2                          ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 4.705      ;
; -3.771 ; count3[6]  ; clk3                          ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 4.700      ;
; -3.765 ; count3[1]  ; clk3                          ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 4.694      ;
; -3.739 ; count3[16] ; clk3                          ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 4.667      ;
; -3.737 ; count2[21] ; clk2                          ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 4.667      ;
; -3.731 ; count2[11] ; clk2                          ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 4.660      ;
; -3.718 ; count2[10] ; clk2                          ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 4.647      ;
; -3.708 ; count3[20] ; clk3                          ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 4.636      ;
; -3.707 ; count2[14] ; clk2                          ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 4.636      ;
; -3.706 ; count2[18] ; clk2                          ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 4.636      ;
; -3.690 ; count3[5]  ; clk3                          ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 4.619      ;
; -3.666 ; count3[10] ; clk3                          ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 4.595      ;
; -3.640 ; count3[14] ; clk3                          ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 4.569      ;
; -3.636 ; count3[22] ; clk3                          ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 4.564      ;
; -3.630 ; count3[3]  ; clk3                          ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 4.559      ;
; -3.616 ; count2[6]  ; clk2                          ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 4.545      ;
; -3.611 ; count2[24] ; clk2                          ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 4.541      ;
; -3.605 ; count[20]  ; clk                           ; clk_in       ; clk_in      ; 1.000        ; -0.070     ; 4.537      ;
; -3.591 ; count2[4]  ; clk2                          ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 4.520      ;
; -3.590 ; count[0]   ; clk2                          ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 4.519      ;
; -3.586 ; count3[17] ; clk3                          ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 4.514      ;
; -3.575 ; count2[2]  ; clk2                          ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 4.504      ;
; -3.573 ; count3[24] ; clk3                          ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 4.501      ;
; -3.545 ; count3[7]  ; clk3                          ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 4.474      ;
; -3.538 ; count3[0]  ; clk3                          ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 4.467      ;
; -3.531 ; count3[8]  ; clk3                          ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 4.460      ;
; -3.519 ; count2[25] ; clk2                          ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 4.449      ;
; -3.515 ; count2[20] ; clk2                          ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 4.445      ;
; -3.503 ; count3[31] ; clk3                          ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 4.431      ;
; -3.503 ; count[19]  ; clk                           ; clk_in       ; clk_in      ; 1.000        ; -0.070     ; 4.435      ;
; -3.474 ; count[21]  ; clk                           ; clk_in       ; clk_in      ; 1.000        ; -0.070     ; 4.406      ;
; -3.435 ; count[20]  ; count[16]                     ; clk_in       ; clk_in      ; 1.000        ; -0.070     ; 4.367      ;
; -3.433 ; count[20]  ; sevenseg:sevenseg1|tmp_dig[1] ; clk_in       ; clk_in      ; 1.000        ; -0.070     ; 4.365      ;
; -3.430 ; count2[8]  ; clk2                          ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 4.359      ;
; -3.422 ; count[23]  ; clk                           ; clk_in       ; clk_in      ; 1.000        ; -0.070     ; 4.354      ;
; -3.372 ; count3[29] ; clk3                          ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 4.300      ;
; -3.364 ; count2[17] ; clk2                          ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 4.294      ;
; -3.360 ; count2[9]  ; clk2                          ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 4.289      ;
; -3.354 ; count[18]  ; clk                           ; clk_in       ; clk_in      ; 1.000        ; -0.070     ; 4.286      ;
; -3.351 ; count[17]  ; clk                           ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 4.280      ;
; -3.333 ; count[19]  ; count[16]                     ; clk_in       ; clk_in      ; 1.000        ; -0.070     ; 4.265      ;
; -3.331 ; count[19]  ; sevenseg:sevenseg1|tmp_dig[1] ; clk_in       ; clk_in      ; 1.000        ; -0.070     ; 4.263      ;
; -3.304 ; count[21]  ; count[16]                     ; clk_in       ; clk_in      ; 1.000        ; -0.070     ; 4.236      ;
; -3.302 ; count[21]  ; sevenseg:sevenseg1|tmp_dig[1] ; clk_in       ; clk_in      ; 1.000        ; -0.070     ; 4.234      ;
; -3.301 ; count2[1]  ; clk2                          ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 4.230      ;
; -3.252 ; count[23]  ; count[16]                     ; clk_in       ; clk_in      ; 1.000        ; -0.070     ; 4.184      ;
; -3.250 ; count[23]  ; sevenseg:sevenseg1|tmp_dig[1] ; clk_in       ; clk_in      ; 1.000        ; -0.070     ; 4.182      ;
; -3.215 ; count[20]  ; count[17]                     ; clk_in       ; clk_in      ; 1.000        ; -0.070     ; 4.147      ;
; -3.203 ; count[22]  ; clk                           ; clk_in       ; clk_in      ; 1.000        ; -0.070     ; 4.135      ;
; -3.196 ; count[31]  ; clk                           ; clk_in       ; clk_in      ; 1.000        ; -0.070     ; 4.128      ;
; -3.184 ; count[18]  ; count[16]                     ; clk_in       ; clk_in      ; 1.000        ; -0.070     ; 4.116      ;
; -3.183 ; count[0]   ; count4[31]                    ; clk_in       ; clk_in      ; 1.000        ; -0.071     ; 4.114      ;
; -3.182 ; count[18]  ; sevenseg:sevenseg1|tmp_dig[1] ; clk_in       ; clk_in      ; 1.000        ; -0.070     ; 4.114      ;
; -3.181 ; count[17]  ; count[16]                     ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 4.110      ;
; -3.179 ; count[17]  ; sevenseg:sevenseg1|tmp_dig[1] ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 4.108      ;
; -3.176 ; count[29]  ; clk                           ; clk_in       ; clk_in      ; 1.000        ; -0.070     ; 4.108      ;
; -3.174 ; count2[3]  ; clk2                          ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 4.103      ;
; -3.167 ; count[30]  ; clk                           ; clk_in       ; clk_in      ; 1.000        ; -0.070     ; 4.099      ;
; -3.155 ; count[16]  ; clk                           ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 4.084      ;
; -3.136 ; count4[1]  ; count4[30]                    ; clk_in       ; clk_in      ; 1.000        ; -0.071     ; 4.067      ;
; -3.134 ; count[0]   ; count4[30]                    ; clk_in       ; clk_in      ; 1.000        ; -0.071     ; 4.065      ;
; -3.132 ; count[6]   ; clk                           ; clk_in       ; clk_in      ; 1.000        ; -0.071     ; 4.063      ;
; -3.113 ; count[19]  ; count[17]                     ; clk_in       ; clk_in      ; 1.000        ; -0.070     ; 4.045      ;
; -3.097 ; count4[1]  ; count4[31]                    ; clk_in       ; clk_in      ; 1.000        ; -0.071     ; 4.028      ;
; -3.084 ; count[21]  ; count[17]                     ; clk_in       ; clk_in      ; 1.000        ; -0.070     ; 4.016      ;
; -3.057 ; count[0]   ; count4[29]                    ; clk_in       ; clk_in      ; 1.000        ; -0.071     ; 3.988      ;
; -3.042 ; count[0]   ; clk                           ; clk_in       ; clk_in      ; 1.000        ; -0.071     ; 3.973      ;
; -3.040 ; count[0]   ; count[16]                     ; clk_in       ; clk_in      ; 1.000        ; -0.071     ; 3.971      ;
; -3.036 ; count4[2]  ; count4[31]                    ; clk_in       ; clk_in      ; 1.000        ; -0.071     ; 3.967      ;
; -3.033 ; count[22]  ; count[16]                     ; clk_in       ; clk_in      ; 1.000        ; -0.070     ; 3.965      ;
+--------+------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk2'                                                                                                                                      ;
+--------+-------------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.068 ; fifo32to4:fifo32to4_1|State.nibble8             ; fifo32to4:fifo32to4_1|dataout_sig[3]   ; clk2         ; clk2        ; 1.000        ; -0.072     ; 2.998      ;
; -2.065 ; fifo32to4:fifo32to4_1|State.nibble8             ; fifo32to4:fifo32to4_1|dataout_sig[1]   ; clk2         ; clk2        ; 1.000        ; -0.072     ; 2.995      ;
; -2.051 ; fifo32to4:fifo32to4_1|State.nibble8             ; fifo32to4:fifo32to4_1|dataout_sig[0]   ; clk2         ; clk2        ; 1.000        ; -0.072     ; 2.981      ;
; -2.031 ; fifo32to4:fifo32to4_1|State.nibble8             ; fifo32to4:fifo32to4_1|dataout_sig[2]   ; clk2         ; clk2        ; 1.000        ; -0.072     ; 2.961      ;
; -2.025 ; fifo32to4:fifo32to4_1|State.nibble1             ; fifo32to4:fifo32to4_1|dataout_sig[2]   ; clk2         ; clk2        ; 1.000        ; -0.072     ; 2.955      ;
; -2.018 ; fifo32to4:fifo32to4_1|State.nibble1             ; fifo32to4:fifo32to4_1|dataout_sig[1]   ; clk2         ; clk2        ; 1.000        ; -0.072     ; 2.948      ;
; -2.001 ; fifo32to4:fifo32to4_1|State.nibble3             ; fifo32to4:fifo32to4_1|dataout_sig[0]   ; clk2         ; clk2        ; 1.000        ; -0.072     ; 2.931      ;
; -1.989 ; fifo32to4:fifo32to4_1|State.nibble3             ; fifo32to4:fifo32to4_1|dataout_sig[2]   ; clk2         ; clk2        ; 1.000        ; -0.072     ; 2.919      ;
; -1.972 ; fifo32to4:fifo32to4_1|State.nibble1             ; fifo32to4:fifo32to4_1|dataout_sig[0]   ; clk2         ; clk2        ; 1.000        ; -0.072     ; 2.902      ;
; -1.970 ; fifo32to4:fifo32to4_1|State.nibble3             ; fifo32to4:fifo32to4_1|dataout_sig[1]   ; clk2         ; clk2        ; 1.000        ; -0.072     ; 2.900      ;
; -1.970 ; fifo32to4:fifo32to4_1|State.nibble7             ; fifo32to4:fifo32to4_1|dataout_sig[2]   ; clk2         ; clk2        ; 1.000        ; -0.072     ; 2.900      ;
; -1.968 ; fifo32to4:fifo32to4_1|State.nibble2             ; fifo32to4:fifo32to4_1|dataout_sig[0]   ; clk2         ; clk2        ; 1.000        ; -0.072     ; 2.898      ;
; -1.960 ; fifo32to4:fifo32to4_1|State.nibble3             ; fifo32to4:fifo32to4_1|dataout_sig[3]   ; clk2         ; clk2        ; 1.000        ; -0.072     ; 2.890      ;
; -1.938 ; fifo32to4:fifo32to4_1|State.nibble2             ; fifo32to4:fifo32to4_1|dataout_sig[2]   ; clk2         ; clk2        ; 1.000        ; -0.072     ; 2.868      ;
; -1.928 ; fifo32to4:fifo32to4_1|State.nibble2             ; fifo32to4:fifo32to4_1|dataout_sig[1]   ; clk2         ; clk2        ; 1.000        ; -0.072     ; 2.858      ;
; -1.911 ; fifo32to4:fifo32to4_1|State.nibble5             ; fifo32to4:fifo32to4_1|dataout_sig[2]   ; clk2         ; clk2        ; 1.000        ; -0.072     ; 2.841      ;
; -1.900 ; fifo32to4:fifo32to4_1|State.nibble5             ; fifo32to4:fifo32to4_1|dataout_sig[3]   ; clk2         ; clk2        ; 1.000        ; -0.072     ; 2.830      ;
; -1.900 ; fifo32to4:fifo32to4_1|State.nibble5             ; fifo32to4:fifo32to4_1|dataout_sig[1]   ; clk2         ; clk2        ; 1.000        ; -0.072     ; 2.830      ;
; -1.895 ; validchecker:validchecker1|fifo32_4_writeen_sig ; fifo32to4:fifo32to4_1|DataIn32_sig[19] ; clk3         ; clk2        ; 1.000        ; -0.440     ; 2.457      ;
; -1.895 ; validchecker:validchecker1|fifo32_4_writeen_sig ; fifo32to4:fifo32to4_1|DataIn32_sig[23] ; clk3         ; clk2        ; 1.000        ; -0.440     ; 2.457      ;
; -1.895 ; validchecker:validchecker1|fifo32_4_writeen_sig ; fifo32to4:fifo32to4_1|DataIn32_sig[18] ; clk3         ; clk2        ; 1.000        ; -0.440     ; 2.457      ;
; -1.895 ; validchecker:validchecker1|fifo32_4_writeen_sig ; fifo32to4:fifo32to4_1|DataIn32_sig[22] ; clk3         ; clk2        ; 1.000        ; -0.440     ; 2.457      ;
; -1.895 ; validchecker:validchecker1|fifo32_4_writeen_sig ; fifo32to4:fifo32to4_1|DataIn32_sig[17] ; clk3         ; clk2        ; 1.000        ; -0.440     ; 2.457      ;
; -1.895 ; validchecker:validchecker1|fifo32_4_writeen_sig ; fifo32to4:fifo32to4_1|DataIn32_sig[21] ; clk3         ; clk2        ; 1.000        ; -0.440     ; 2.457      ;
; -1.895 ; validchecker:validchecker1|fifo32_4_writeen_sig ; fifo32to4:fifo32to4_1|DataIn32_sig[20] ; clk3         ; clk2        ; 1.000        ; -0.440     ; 2.457      ;
; -1.895 ; validchecker:validchecker1|fifo32_4_writeen_sig ; fifo32to4:fifo32to4_1|DataIn32_sig[16] ; clk3         ; clk2        ; 1.000        ; -0.440     ; 2.457      ;
; -1.880 ; fifo32to4:fifo32to4_1|State.nextline            ; fifo32to4:fifo32to4_1|dataout_sig[0]   ; clk2         ; clk2        ; 1.000        ; -0.072     ; 2.810      ;
; -1.880 ; fifo32to4:fifo32to4_1|State.nextline            ; fifo32to4:fifo32to4_1|dataout_sig[1]   ; clk2         ; clk2        ; 1.000        ; -0.072     ; 2.810      ;
; -1.880 ; fifo32to4:fifo32to4_1|State.nextline            ; fifo32to4:fifo32to4_1|dataout_sig[2]   ; clk2         ; clk2        ; 1.000        ; -0.072     ; 2.810      ;
; -1.880 ; fifo32to4:fifo32to4_1|State.nextline            ; fifo32to4:fifo32to4_1|dataout_sig[3]   ; clk2         ; clk2        ; 1.000        ; -0.072     ; 2.810      ;
; -1.855 ; validchecker:validchecker1|fifo32_4_writeen_sig ; fifo32to4:fifo32to4_1|DataIn32_sig[7]  ; clk3         ; clk2        ; 1.000        ; -0.440     ; 2.417      ;
; -1.855 ; validchecker:validchecker1|fifo32_4_writeen_sig ; fifo32to4:fifo32to4_1|DataIn32_sig[3]  ; clk3         ; clk2        ; 1.000        ; -0.440     ; 2.417      ;
; -1.855 ; validchecker:validchecker1|fifo32_4_writeen_sig ; fifo32to4:fifo32to4_1|DataIn32_sig[6]  ; clk3         ; clk2        ; 1.000        ; -0.440     ; 2.417      ;
; -1.855 ; validchecker:validchecker1|fifo32_4_writeen_sig ; fifo32to4:fifo32to4_1|DataIn32_sig[2]  ; clk3         ; clk2        ; 1.000        ; -0.440     ; 2.417      ;
; -1.855 ; validchecker:validchecker1|fifo32_4_writeen_sig ; fifo32to4:fifo32to4_1|DataIn32_sig[5]  ; clk3         ; clk2        ; 1.000        ; -0.440     ; 2.417      ;
; -1.855 ; validchecker:validchecker1|fifo32_4_writeen_sig ; fifo32to4:fifo32to4_1|DataIn32_sig[1]  ; clk3         ; clk2        ; 1.000        ; -0.440     ; 2.417      ;
; -1.855 ; validchecker:validchecker1|fifo32_4_writeen_sig ; fifo32to4:fifo32to4_1|DataIn32_sig[0]  ; clk3         ; clk2        ; 1.000        ; -0.440     ; 2.417      ;
; -1.855 ; validchecker:validchecker1|fifo32_4_writeen_sig ; fifo32to4:fifo32to4_1|DataIn32_sig[4]  ; clk3         ; clk2        ; 1.000        ; -0.440     ; 2.417      ;
; -1.853 ; fifo32to4:fifo32to4_1|State.nibble6             ; fifo32to4:fifo32to4_1|dataout_sig[2]   ; clk2         ; clk2        ; 1.000        ; -0.072     ; 2.783      ;
; -1.844 ; fifo32to4:fifo32to4_1|State.nibble6             ; fifo32to4:fifo32to4_1|dataout_sig[3]   ; clk2         ; clk2        ; 1.000        ; -0.072     ; 2.774      ;
; -1.842 ; validchecker:validchecker1|fifo32_4_writeen_sig ; fifo32to4:fifo32to4_1|DataIn32_sig[27] ; clk3         ; clk2        ; 1.000        ; -0.441     ; 2.403      ;
; -1.842 ; validchecker:validchecker1|fifo32_4_writeen_sig ; fifo32to4:fifo32to4_1|DataIn32_sig[31] ; clk3         ; clk2        ; 1.000        ; -0.441     ; 2.403      ;
; -1.842 ; validchecker:validchecker1|fifo32_4_writeen_sig ; fifo32to4:fifo32to4_1|DataIn32_sig[26] ; clk3         ; clk2        ; 1.000        ; -0.441     ; 2.403      ;
; -1.842 ; validchecker:validchecker1|fifo32_4_writeen_sig ; fifo32to4:fifo32to4_1|DataIn32_sig[30] ; clk3         ; clk2        ; 1.000        ; -0.441     ; 2.403      ;
; -1.842 ; validchecker:validchecker1|fifo32_4_writeen_sig ; fifo32to4:fifo32to4_1|DataIn32_sig[25] ; clk3         ; clk2        ; 1.000        ; -0.441     ; 2.403      ;
; -1.842 ; validchecker:validchecker1|fifo32_4_writeen_sig ; fifo32to4:fifo32to4_1|DataIn32_sig[29] ; clk3         ; clk2        ; 1.000        ; -0.441     ; 2.403      ;
; -1.842 ; validchecker:validchecker1|fifo32_4_writeen_sig ; fifo32to4:fifo32to4_1|DataIn32_sig[28] ; clk3         ; clk2        ; 1.000        ; -0.441     ; 2.403      ;
; -1.842 ; validchecker:validchecker1|fifo32_4_writeen_sig ; fifo32to4:fifo32to4_1|DataIn32_sig[24] ; clk3         ; clk2        ; 1.000        ; -0.441     ; 2.403      ;
; -1.841 ; fifo32to4:fifo32to4_1|State.nibble6             ; fifo32to4:fifo32to4_1|dataout_sig[1]   ; clk2         ; clk2        ; 1.000        ; -0.072     ; 2.771      ;
; -1.817 ; fifo32to4:fifo32to4_1|State.waitline            ; fifo32to4:fifo32to4_1|dataout_sig[0]   ; clk2         ; clk2        ; 1.000        ; -0.072     ; 2.747      ;
; -1.817 ; fifo32to4:fifo32to4_1|State.waitline            ; fifo32to4:fifo32to4_1|dataout_sig[1]   ; clk2         ; clk2        ; 1.000        ; -0.072     ; 2.747      ;
; -1.817 ; fifo32to4:fifo32to4_1|State.waitline            ; fifo32to4:fifo32to4_1|dataout_sig[2]   ; clk2         ; clk2        ; 1.000        ; -0.072     ; 2.747      ;
; -1.817 ; fifo32to4:fifo32to4_1|State.waitline            ; fifo32to4:fifo32to4_1|dataout_sig[3]   ; clk2         ; clk2        ; 1.000        ; -0.072     ; 2.747      ;
; -1.796 ; fifo32to4:fifo32to4_1|State.readWords           ; fifo32to4:fifo32to4_1|dataout_sig[0]   ; clk2         ; clk2        ; 1.000        ; -0.072     ; 2.726      ;
; -1.796 ; fifo32to4:fifo32to4_1|State.readWords           ; fifo32to4:fifo32to4_1|dataout_sig[1]   ; clk2         ; clk2        ; 1.000        ; -0.072     ; 2.726      ;
; -1.796 ; fifo32to4:fifo32to4_1|State.readWords           ; fifo32to4:fifo32to4_1|dataout_sig[2]   ; clk2         ; clk2        ; 1.000        ; -0.072     ; 2.726      ;
; -1.796 ; fifo32to4:fifo32to4_1|State.readWords           ; fifo32to4:fifo32to4_1|dataout_sig[3]   ; clk2         ; clk2        ; 1.000        ; -0.072     ; 2.726      ;
; -1.755 ; validchecker:validchecker1|nextwordreaden_sig   ; fifo32to4:fifo32to4_1|dataout_sig[3]   ; clk3         ; clk2        ; 1.000        ; -0.440     ; 2.317      ;
; -1.755 ; validchecker:validchecker1|nextwordreaden_sig   ; fifo32to4:fifo32to4_1|dataout_sig[2]   ; clk3         ; clk2        ; 1.000        ; -0.440     ; 2.317      ;
; -1.755 ; validchecker:validchecker1|nextwordreaden_sig   ; fifo32to4:fifo32to4_1|dataout_sig[1]   ; clk3         ; clk2        ; 1.000        ; -0.440     ; 2.317      ;
; -1.755 ; validchecker:validchecker1|nextwordreaden_sig   ; fifo32to4:fifo32to4_1|dataout_sig[0]   ; clk3         ; clk2        ; 1.000        ; -0.440     ; 2.317      ;
; -1.751 ; fifo32to4:fifo32to4_1|State.nibble5             ; fifo32to4:fifo32to4_1|dataout_sig[0]   ; clk2         ; clk2        ; 1.000        ; -0.072     ; 2.681      ;
; -1.723 ; fifo32to4:fifo32to4_1|State.nibble7             ; fifo32to4:fifo32to4_1|dataout_sig[3]   ; clk2         ; clk2        ; 1.000        ; -0.072     ; 2.653      ;
; -1.717 ; fifo32to4:fifo32to4_1|State.nibble7             ; fifo32to4:fifo32to4_1|dataout_sig[1]   ; clk2         ; clk2        ; 1.000        ; -0.072     ; 2.647      ;
; -1.714 ; validchecker:validchecker1|nextwordreaden_sig   ; fifo32to4:fifo32to4_1|State.waitline   ; clk3         ; clk2        ; 1.000        ; -0.440     ; 2.276      ;
; -1.714 ; validchecker:validchecker1|nextwordreaden_sig   ; fifo32to4:fifo32to4_1|State.nextline   ; clk3         ; clk2        ; 1.000        ; -0.440     ; 2.276      ;
; -1.714 ; validchecker:validchecker1|nextwordreaden_sig   ; fifo32to4:fifo32to4_1|State.nibble1    ; clk3         ; clk2        ; 1.000        ; -0.440     ; 2.276      ;
; -1.714 ; validchecker:validchecker1|nextwordreaden_sig   ; fifo32to4:fifo32to4_1|State.nibble2    ; clk3         ; clk2        ; 1.000        ; -0.440     ; 2.276      ;
; -1.714 ; validchecker:validchecker1|nextwordreaden_sig   ; fifo32to4:fifo32to4_1|State.nibble3    ; clk3         ; clk2        ; 1.000        ; -0.440     ; 2.276      ;
; -1.714 ; validchecker:validchecker1|nextwordreaden_sig   ; fifo32to4:fifo32to4_1|State.nibble4    ; clk3         ; clk2        ; 1.000        ; -0.440     ; 2.276      ;
; -1.714 ; validchecker:validchecker1|nextwordreaden_sig   ; fifo32to4:fifo32to4_1|State.nibble5    ; clk3         ; clk2        ; 1.000        ; -0.440     ; 2.276      ;
; -1.714 ; validchecker:validchecker1|nextwordreaden_sig   ; fifo32to4:fifo32to4_1|State.nibble6    ; clk3         ; clk2        ; 1.000        ; -0.440     ; 2.276      ;
; -1.714 ; validchecker:validchecker1|nextwordreaden_sig   ; fifo32to4:fifo32to4_1|State.nibble7    ; clk3         ; clk2        ; 1.000        ; -0.440     ; 2.276      ;
; -1.704 ; fifo32to4:fifo32to4_1|State.nibble6             ; fifo32to4:fifo32to4_1|dataout_sig[0]   ; clk2         ; clk2        ; 1.000        ; -0.072     ; 2.634      ;
; -1.699 ; fifo32to4:fifo32to4_1|State.readWords           ; fifo32to4:fifo32to4_1|DataIn32_sig[19] ; clk2         ; clk2        ; 1.000        ; -0.072     ; 2.629      ;
; -1.699 ; fifo32to4:fifo32to4_1|State.readWords           ; fifo32to4:fifo32to4_1|DataIn32_sig[23] ; clk2         ; clk2        ; 1.000        ; -0.072     ; 2.629      ;
; -1.699 ; fifo32to4:fifo32to4_1|State.readWords           ; fifo32to4:fifo32to4_1|DataIn32_sig[18] ; clk2         ; clk2        ; 1.000        ; -0.072     ; 2.629      ;
; -1.699 ; fifo32to4:fifo32to4_1|State.readWords           ; fifo32to4:fifo32to4_1|DataIn32_sig[22] ; clk2         ; clk2        ; 1.000        ; -0.072     ; 2.629      ;
; -1.699 ; fifo32to4:fifo32to4_1|State.readWords           ; fifo32to4:fifo32to4_1|DataIn32_sig[17] ; clk2         ; clk2        ; 1.000        ; -0.072     ; 2.629      ;
; -1.699 ; fifo32to4:fifo32to4_1|State.readWords           ; fifo32to4:fifo32to4_1|DataIn32_sig[21] ; clk2         ; clk2        ; 1.000        ; -0.072     ; 2.629      ;
; -1.699 ; fifo32to4:fifo32to4_1|State.readWords           ; fifo32to4:fifo32to4_1|DataIn32_sig[20] ; clk2         ; clk2        ; 1.000        ; -0.072     ; 2.629      ;
; -1.699 ; fifo32to4:fifo32to4_1|State.readWords           ; fifo32to4:fifo32to4_1|DataIn32_sig[16] ; clk2         ; clk2        ; 1.000        ; -0.072     ; 2.629      ;
; -1.690 ; fifo32to4:fifo32to4_1|State.nibble7             ; fifo32to4:fifo32to4_1|dataout_sig[0]   ; clk2         ; clk2        ; 1.000        ; -0.072     ; 2.620      ;
; -1.688 ; fifo32to4:fifo32to4_1|State.nibble4             ; fifo32to4:fifo32to4_1|dataout_sig[0]   ; clk2         ; clk2        ; 1.000        ; -0.072     ; 2.618      ;
; -1.673 ; fifo32to4:fifo32to4_1|State.nibble4             ; fifo32to4:fifo32to4_1|dataout_sig[2]   ; clk2         ; clk2        ; 1.000        ; -0.072     ; 2.603      ;
; -1.659 ; fifo32to4:fifo32to4_1|State.readWords           ; fifo32to4:fifo32to4_1|DataIn32_sig[7]  ; clk2         ; clk2        ; 1.000        ; -0.072     ; 2.589      ;
; -1.659 ; fifo32to4:fifo32to4_1|State.readWords           ; fifo32to4:fifo32to4_1|DataIn32_sig[3]  ; clk2         ; clk2        ; 1.000        ; -0.072     ; 2.589      ;
; -1.659 ; fifo32to4:fifo32to4_1|State.readWords           ; fifo32to4:fifo32to4_1|DataIn32_sig[6]  ; clk2         ; clk2        ; 1.000        ; -0.072     ; 2.589      ;
; -1.659 ; fifo32to4:fifo32to4_1|State.readWords           ; fifo32to4:fifo32to4_1|DataIn32_sig[2]  ; clk2         ; clk2        ; 1.000        ; -0.072     ; 2.589      ;
; -1.659 ; fifo32to4:fifo32to4_1|State.readWords           ; fifo32to4:fifo32to4_1|DataIn32_sig[5]  ; clk2         ; clk2        ; 1.000        ; -0.072     ; 2.589      ;
; -1.659 ; fifo32to4:fifo32to4_1|State.readWords           ; fifo32to4:fifo32to4_1|DataIn32_sig[1]  ; clk2         ; clk2        ; 1.000        ; -0.072     ; 2.589      ;
; -1.659 ; fifo32to4:fifo32to4_1|State.readWords           ; fifo32to4:fifo32to4_1|DataIn32_sig[0]  ; clk2         ; clk2        ; 1.000        ; -0.072     ; 2.589      ;
; -1.659 ; fifo32to4:fifo32to4_1|State.readWords           ; fifo32to4:fifo32to4_1|DataIn32_sig[4]  ; clk2         ; clk2        ; 1.000        ; -0.072     ; 2.589      ;
; -1.649 ; fifo32to4:fifo32to4_1|State.nibble4             ; fifo32to4:fifo32to4_1|dataout_sig[1]   ; clk2         ; clk2        ; 1.000        ; -0.072     ; 2.579      ;
; -1.646 ; fifo32to4:fifo32to4_1|State.readWords           ; fifo32to4:fifo32to4_1|DataIn32_sig[27] ; clk2         ; clk2        ; 1.000        ; -0.073     ; 2.575      ;
; -1.646 ; fifo32to4:fifo32to4_1|State.readWords           ; fifo32to4:fifo32to4_1|DataIn32_sig[31] ; clk2         ; clk2        ; 1.000        ; -0.073     ; 2.575      ;
; -1.646 ; fifo32to4:fifo32to4_1|State.readWords           ; fifo32to4:fifo32to4_1|DataIn32_sig[26] ; clk2         ; clk2        ; 1.000        ; -0.073     ; 2.575      ;
; -1.646 ; fifo32to4:fifo32to4_1|State.readWords           ; fifo32to4:fifo32to4_1|DataIn32_sig[30] ; clk2         ; clk2        ; 1.000        ; -0.073     ; 2.575      ;
; -1.646 ; fifo32to4:fifo32to4_1|State.readWords           ; fifo32to4:fifo32to4_1|DataIn32_sig[25] ; clk2         ; clk2        ; 1.000        ; -0.073     ; 2.575      ;
; -1.646 ; fifo32to4:fifo32to4_1|State.readWords           ; fifo32to4:fifo32to4_1|DataIn32_sig[29] ; clk2         ; clk2        ; 1.000        ; -0.073     ; 2.575      ;
+--------+-------------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk3'                                                                                                                              ;
+--------+--------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.848 ; UART_TX:tx1|r_Clk_Count[4]           ; UART_TX:tx1|r_Bit_Index[1]                ; clk3         ; clk3        ; 1.000        ; -0.073     ; 2.777      ;
; -1.848 ; UART_TX:tx1|r_Clk_Count[3]           ; UART_TX:tx1|r_Bit_Index[1]                ; clk3         ; clk3        ; 1.000        ; -0.073     ; 2.777      ;
; -1.769 ; UART_TX:tx1|r_Clk_Count[4]           ; UART_TX:tx1|r_TX_Done                     ; clk3         ; clk3        ; 1.000        ; -0.073     ; 2.698      ;
; -1.769 ; UART_TX:tx1|r_Clk_Count[3]           ; UART_TX:tx1|r_TX_Done                     ; clk3         ; clk3        ; 1.000        ; -0.073     ; 2.698      ;
; -1.739 ; UART_TX:tx1|r_TX_Data[1]             ; UART_TX:tx1|o_TX_Serial                   ; clk3         ; clk3        ; 1.000        ; -0.073     ; 2.668      ;
; -1.721 ; UART_TX:tx1|r_Clk_Count[4]           ; UART_TX:tx1|r_SM_Main.s_TX_Data_Bits      ; clk3         ; clk3        ; 1.000        ; -0.073     ; 2.650      ;
; -1.721 ; UART_TX:tx1|r_Clk_Count[3]           ; UART_TX:tx1|r_SM_Main.s_TX_Data_Bits      ; clk3         ; clk3        ; 1.000        ; -0.073     ; 2.650      ;
; -1.701 ; UART_TX:tx1|r_Clk_Count[4]           ; UART_TX:tx1|r_SM_Main.s_TX_Stop_Bit       ; clk3         ; clk3        ; 1.000        ; -0.073     ; 2.630      ;
; -1.701 ; UART_TX:tx1|r_Clk_Count[3]           ; UART_TX:tx1|r_SM_Main.s_TX_Stop_Bit       ; clk3         ; clk3        ; 1.000        ; -0.073     ; 2.630      ;
; -1.674 ; UART_TX:tx1|r_Clk_Count[4]           ; UART_TX:tx1|r_Clk_Count[7]                ; clk3         ; clk3        ; 1.000        ; -0.073     ; 2.603      ;
; -1.674 ; UART_TX:tx1|r_Clk_Count[4]           ; UART_TX:tx1|r_Clk_Count[5]                ; clk3         ; clk3        ; 1.000        ; -0.073     ; 2.603      ;
; -1.674 ; UART_TX:tx1|r_Clk_Count[4]           ; UART_TX:tx1|r_Clk_Count[0]                ; clk3         ; clk3        ; 1.000        ; -0.073     ; 2.603      ;
; -1.674 ; UART_TX:tx1|r_Clk_Count[4]           ; UART_TX:tx1|r_Clk_Count[1]                ; clk3         ; clk3        ; 1.000        ; -0.073     ; 2.603      ;
; -1.674 ; UART_TX:tx1|r_Clk_Count[4]           ; UART_TX:tx1|r_Clk_Count[2]                ; clk3         ; clk3        ; 1.000        ; -0.073     ; 2.603      ;
; -1.674 ; UART_TX:tx1|r_Clk_Count[4]           ; UART_TX:tx1|r_Clk_Count[3]                ; clk3         ; clk3        ; 1.000        ; -0.073     ; 2.603      ;
; -1.674 ; UART_TX:tx1|r_Clk_Count[4]           ; UART_TX:tx1|r_Clk_Count[4]                ; clk3         ; clk3        ; 1.000        ; -0.073     ; 2.603      ;
; -1.674 ; UART_TX:tx1|r_Clk_Count[4]           ; UART_TX:tx1|r_Clk_Count[6]                ; clk3         ; clk3        ; 1.000        ; -0.073     ; 2.603      ;
; -1.674 ; UART_TX:tx1|r_Clk_Count[3]           ; UART_TX:tx1|r_Clk_Count[7]                ; clk3         ; clk3        ; 1.000        ; -0.073     ; 2.603      ;
; -1.674 ; UART_TX:tx1|r_Clk_Count[3]           ; UART_TX:tx1|r_Clk_Count[5]                ; clk3         ; clk3        ; 1.000        ; -0.073     ; 2.603      ;
; -1.674 ; UART_TX:tx1|r_Clk_Count[3]           ; UART_TX:tx1|r_Clk_Count[0]                ; clk3         ; clk3        ; 1.000        ; -0.073     ; 2.603      ;
; -1.674 ; UART_TX:tx1|r_Clk_Count[3]           ; UART_TX:tx1|r_Clk_Count[1]                ; clk3         ; clk3        ; 1.000        ; -0.073     ; 2.603      ;
; -1.674 ; UART_TX:tx1|r_Clk_Count[3]           ; UART_TX:tx1|r_Clk_Count[2]                ; clk3         ; clk3        ; 1.000        ; -0.073     ; 2.603      ;
; -1.674 ; UART_TX:tx1|r_Clk_Count[3]           ; UART_TX:tx1|r_Clk_Count[3]                ; clk3         ; clk3        ; 1.000        ; -0.073     ; 2.603      ;
; -1.674 ; UART_TX:tx1|r_Clk_Count[3]           ; UART_TX:tx1|r_Clk_Count[4]                ; clk3         ; clk3        ; 1.000        ; -0.073     ; 2.603      ;
; -1.674 ; UART_TX:tx1|r_Clk_Count[3]           ; UART_TX:tx1|r_Clk_Count[6]                ; clk3         ; clk3        ; 1.000        ; -0.073     ; 2.603      ;
; -1.661 ; UART_TX:tx1|r_Clk_Count[6]           ; UART_TX:tx1|r_Bit_Index[1]                ; clk3         ; clk3        ; 1.000        ; -0.073     ; 2.590      ;
; -1.657 ; UART_TX:tx1|r_TX_Data[6]             ; UART_TX:tx1|o_TX_Serial                   ; clk3         ; clk3        ; 1.000        ; -0.073     ; 2.586      ;
; -1.638 ; UART_TX:tx1|r_TX_Data[0]             ; UART_TX:tx1|o_TX_Serial                   ; clk3         ; clk3        ; 1.000        ; -0.073     ; 2.567      ;
; -1.582 ; UART_TX:tx1|r_Clk_Count[6]           ; UART_TX:tx1|r_TX_Done                     ; clk3         ; clk3        ; 1.000        ; -0.073     ; 2.511      ;
; -1.540 ; UART_TX:tx1|r_TX_Data[3]             ; UART_TX:tx1|o_TX_Serial                   ; clk3         ; clk3        ; 1.000        ; -0.073     ; 2.469      ;
; -1.538 ; UART_TX:tx1|r_Clk_Count[5]           ; UART_TX:tx1|r_Bit_Index[1]                ; clk3         ; clk3        ; 1.000        ; -0.073     ; 2.467      ;
; -1.534 ; UART_TX:tx1|r_Clk_Count[6]           ; UART_TX:tx1|r_SM_Main.s_TX_Data_Bits      ; clk3         ; clk3        ; 1.000        ; -0.073     ; 2.463      ;
; -1.527 ; UART_TX:tx1|r_Clk_Count[4]           ; UART_TX:tx1|r_SM_Main.s_TX_Start_Bit      ; clk3         ; clk3        ; 1.000        ; -0.073     ; 2.456      ;
; -1.527 ; UART_TX:tx1|r_Clk_Count[3]           ; UART_TX:tx1|r_SM_Main.s_TX_Start_Bit      ; clk3         ; clk3        ; 1.000        ; -0.073     ; 2.456      ;
; -1.525 ; UART_TX:tx1|o_TX_Active              ; validchecker:validchecker1|State.waitnext ; clk3         ; clk3        ; 1.000        ; -0.073     ; 2.454      ;
; -1.514 ; UART_TX:tx1|r_Clk_Count[6]           ; UART_TX:tx1|r_SM_Main.s_TX_Stop_Bit       ; clk3         ; clk3        ; 1.000        ; -0.073     ; 2.443      ;
; -1.488 ; UART_TX:tx1|r_TX_Data[2]             ; UART_TX:tx1|o_TX_Serial                   ; clk3         ; clk3        ; 1.000        ; -0.073     ; 2.417      ;
; -1.487 ; UART_TX:tx1|r_Clk_Count[6]           ; UART_TX:tx1|r_Clk_Count[7]                ; clk3         ; clk3        ; 1.000        ; -0.073     ; 2.416      ;
; -1.487 ; UART_TX:tx1|r_Clk_Count[6]           ; UART_TX:tx1|r_Clk_Count[5]                ; clk3         ; clk3        ; 1.000        ; -0.073     ; 2.416      ;
; -1.487 ; UART_TX:tx1|r_Clk_Count[6]           ; UART_TX:tx1|r_Clk_Count[0]                ; clk3         ; clk3        ; 1.000        ; -0.073     ; 2.416      ;
; -1.487 ; UART_TX:tx1|r_Clk_Count[6]           ; UART_TX:tx1|r_Clk_Count[1]                ; clk3         ; clk3        ; 1.000        ; -0.073     ; 2.416      ;
; -1.487 ; UART_TX:tx1|r_Clk_Count[6]           ; UART_TX:tx1|r_Clk_Count[2]                ; clk3         ; clk3        ; 1.000        ; -0.073     ; 2.416      ;
; -1.487 ; UART_TX:tx1|r_Clk_Count[6]           ; UART_TX:tx1|r_Clk_Count[3]                ; clk3         ; clk3        ; 1.000        ; -0.073     ; 2.416      ;
; -1.487 ; UART_TX:tx1|r_Clk_Count[6]           ; UART_TX:tx1|r_Clk_Count[4]                ; clk3         ; clk3        ; 1.000        ; -0.073     ; 2.416      ;
; -1.487 ; UART_TX:tx1|r_Clk_Count[6]           ; UART_TX:tx1|r_Clk_Count[6]                ; clk3         ; clk3        ; 1.000        ; -0.073     ; 2.416      ;
; -1.468 ; UART_TX:tx1|r_TX_Data[4]             ; UART_TX:tx1|o_TX_Serial                   ; clk3         ; clk3        ; 1.000        ; -0.073     ; 2.397      ;
; -1.459 ; UART_TX:tx1|r_Clk_Count[5]           ; UART_TX:tx1|r_TX_Done                     ; clk3         ; clk3        ; 1.000        ; -0.073     ; 2.388      ;
; -1.431 ; UART_TX:tx1|r_Bit_Index[1]           ; UART_TX:tx1|o_TX_Serial                   ; clk3         ; clk3        ; 1.000        ; -0.072     ; 2.361      ;
; -1.427 ; UART_TX:tx1|r_Clk_Count[4]           ; UART_TX:tx1|r_Bit_Index[0]                ; clk3         ; clk3        ; 1.000        ; -0.073     ; 2.356      ;
; -1.427 ; UART_TX:tx1|r_Clk_Count[3]           ; UART_TX:tx1|r_Bit_Index[0]                ; clk3         ; clk3        ; 1.000        ; -0.073     ; 2.356      ;
; -1.416 ; UART_TX:tx1|r_Bit_Index[0]           ; UART_TX:tx1|o_TX_Serial                   ; clk3         ; clk3        ; 1.000        ; -0.072     ; 2.346      ;
; -1.411 ; UART_TX:tx1|r_Clk_Count[5]           ; UART_TX:tx1|r_SM_Main.s_TX_Data_Bits      ; clk3         ; clk3        ; 1.000        ; -0.073     ; 2.340      ;
; -1.402 ; UART_TX:tx1|r_SM_Main.s_TX_Data_Bits ; UART_TX:tx1|o_TX_Active                   ; clk3         ; clk3        ; 1.000        ; -0.072     ; 2.332      ;
; -1.392 ; UART_TX:tx1|r_Clk_Count[7]           ; UART_TX:tx1|r_TX_Done                     ; clk3         ; clk3        ; 1.000        ; -0.073     ; 2.321      ;
; -1.391 ; UART_TX:tx1|r_Clk_Count[5]           ; UART_TX:tx1|r_SM_Main.s_TX_Stop_Bit       ; clk3         ; clk3        ; 1.000        ; -0.073     ; 2.320      ;
; -1.364 ; UART_TX:tx1|r_Clk_Count[5]           ; UART_TX:tx1|r_Clk_Count[7]                ; clk3         ; clk3        ; 1.000        ; -0.073     ; 2.293      ;
; -1.364 ; UART_TX:tx1|r_Clk_Count[5]           ; UART_TX:tx1|r_Clk_Count[5]                ; clk3         ; clk3        ; 1.000        ; -0.073     ; 2.293      ;
; -1.364 ; UART_TX:tx1|r_Clk_Count[5]           ; UART_TX:tx1|r_Clk_Count[0]                ; clk3         ; clk3        ; 1.000        ; -0.073     ; 2.293      ;
; -1.364 ; UART_TX:tx1|r_Clk_Count[5]           ; UART_TX:tx1|r_Clk_Count[1]                ; clk3         ; clk3        ; 1.000        ; -0.073     ; 2.293      ;
; -1.364 ; UART_TX:tx1|r_Clk_Count[5]           ; UART_TX:tx1|r_Clk_Count[2]                ; clk3         ; clk3        ; 1.000        ; -0.073     ; 2.293      ;
; -1.364 ; UART_TX:tx1|r_Clk_Count[5]           ; UART_TX:tx1|r_Clk_Count[3]                ; clk3         ; clk3        ; 1.000        ; -0.073     ; 2.293      ;
; -1.364 ; UART_TX:tx1|r_Clk_Count[5]           ; UART_TX:tx1|r_Clk_Count[4]                ; clk3         ; clk3        ; 1.000        ; -0.073     ; 2.293      ;
; -1.364 ; UART_TX:tx1|r_Clk_Count[5]           ; UART_TX:tx1|r_Clk_Count[6]                ; clk3         ; clk3        ; 1.000        ; -0.073     ; 2.293      ;
; -1.356 ; UART_TX:tx1|r_Clk_Count[4]           ; UART_TX:tx1|r_Bit_Index[2]                ; clk3         ; clk3        ; 1.000        ; -0.073     ; 2.285      ;
; -1.356 ; UART_TX:tx1|r_Clk_Count[3]           ; UART_TX:tx1|r_Bit_Index[2]                ; clk3         ; clk3        ; 1.000        ; -0.073     ; 2.285      ;
; -1.340 ; UART_TX:tx1|r_Clk_Count[6]           ; UART_TX:tx1|r_SM_Main.s_TX_Start_Bit      ; clk3         ; clk3        ; 1.000        ; -0.073     ; 2.269      ;
; -1.330 ; UART_TX:tx1|r_SM_Main.s_Idle         ; UART_TX:tx1|r_Bit_Index[2]                ; clk3         ; clk3        ; 1.000        ; -0.073     ; 2.259      ;
; -1.326 ; UART_TX:tx1|r_SM_Main.s_Idle         ; UART_TX:tx1|r_Bit_Index[1]                ; clk3         ; clk3        ; 1.000        ; -0.073     ; 2.255      ;
; -1.326 ; UART_TX:tx1|r_SM_Main.s_Idle         ; UART_TX:tx1|r_Clk_Count[7]                ; clk3         ; clk3        ; 1.000        ; -0.073     ; 2.255      ;
; -1.326 ; UART_TX:tx1|r_SM_Main.s_Idle         ; UART_TX:tx1|r_Clk_Count[5]                ; clk3         ; clk3        ; 1.000        ; -0.073     ; 2.255      ;
; -1.326 ; UART_TX:tx1|r_SM_Main.s_Idle         ; UART_TX:tx1|r_Clk_Count[0]                ; clk3         ; clk3        ; 1.000        ; -0.073     ; 2.255      ;
; -1.326 ; UART_TX:tx1|r_SM_Main.s_Idle         ; UART_TX:tx1|r_Clk_Count[1]                ; clk3         ; clk3        ; 1.000        ; -0.073     ; 2.255      ;
; -1.326 ; UART_TX:tx1|r_SM_Main.s_Idle         ; UART_TX:tx1|r_Clk_Count[2]                ; clk3         ; clk3        ; 1.000        ; -0.073     ; 2.255      ;
; -1.326 ; UART_TX:tx1|r_SM_Main.s_Idle         ; UART_TX:tx1|r_Clk_Count[3]                ; clk3         ; clk3        ; 1.000        ; -0.073     ; 2.255      ;
; -1.326 ; UART_TX:tx1|r_SM_Main.s_Idle         ; UART_TX:tx1|r_Clk_Count[4]                ; clk3         ; clk3        ; 1.000        ; -0.073     ; 2.255      ;
; -1.326 ; UART_TX:tx1|r_SM_Main.s_Idle         ; UART_TX:tx1|r_Clk_Count[6]                ; clk3         ; clk3        ; 1.000        ; -0.073     ; 2.255      ;
; -1.292 ; UART_TX:tx1|r_Clk_Count[7]           ; UART_TX:tx1|r_SM_Main.s_TX_Data_Bits      ; clk3         ; clk3        ; 1.000        ; -0.073     ; 2.221      ;
; -1.287 ; UART_TX:tx1|r_SM_Main.s_Idle         ; UART_TX:tx1|o_TX_Serial                   ; clk3         ; clk3        ; 1.000        ; -0.073     ; 2.216      ;
; -1.250 ; UART_TX:tx1|r_Clk_Count[7]           ; UART_TX:tx1|r_SM_Main.s_TX_Stop_Bit       ; clk3         ; clk3        ; 1.000        ; -0.073     ; 2.179      ;
; -1.240 ; UART_TX:tx1|r_Clk_Count[6]           ; UART_TX:tx1|r_Bit_Index[0]                ; clk3         ; clk3        ; 1.000        ; -0.073     ; 2.169      ;
; -1.228 ; UART_TX:tx1|o_TX_Active              ; validchecker:validchecker1|read_State     ; clk3         ; clk3        ; 1.000        ; -0.073     ; 2.157      ;
; -1.217 ; UART_TX:tx1|r_Clk_Count[5]           ; UART_TX:tx1|r_SM_Main.s_TX_Start_Bit      ; clk3         ; clk3        ; 1.000        ; -0.073     ; 2.146      ;
; -1.185 ; UART_TX:tx1|o_TX_Serial              ; UART_TX:tx1|o_TX_Serial                   ; clk3         ; clk3        ; 1.000        ; -0.072     ; 2.115      ;
; -1.169 ; UART_TX:tx1|r_Clk_Count[6]           ; UART_TX:tx1|r_Bit_Index[2]                ; clk3         ; clk3        ; 1.000        ; -0.073     ; 2.098      ;
; -1.138 ; UART_TX:tx1|r_SM_Main.s_Cleanup      ; UART_TX:tx1|r_SM_Main.s_Idle              ; clk3         ; clk3        ; 1.000        ; -0.073     ; 2.067      ;
; -1.132 ; UART_TX:tx1|r_SM_Main.s_TX_Stop_Bit  ; UART_TX:tx1|r_TX_Done                     ; clk3         ; clk3        ; 1.000        ; -0.072     ; 2.062      ;
; -1.117 ; UART_TX:tx1|r_Clk_Count[0]           ; UART_TX:tx1|r_Clk_Count[7]                ; clk3         ; clk3        ; 1.000        ; -0.073     ; 2.046      ;
; -1.117 ; UART_TX:tx1|r_Clk_Count[5]           ; UART_TX:tx1|r_Bit_Index[0]                ; clk3         ; clk3        ; 1.000        ; -0.073     ; 2.046      ;
; -1.105 ; UART_TX:tx1|r_Clk_Count[7]           ; UART_TX:tx1|r_Bit_Index[1]                ; clk3         ; clk3        ; 1.000        ; -0.073     ; 2.034      ;
; -1.070 ; UART_TX:tx1|r_Clk_Count[1]           ; UART_TX:tx1|r_Clk_Count[6]                ; clk3         ; clk3        ; 1.000        ; -0.073     ; 1.999      ;
; -1.065 ; UART_TX:tx1|r_SM_Main.s_Idle         ; UART_TX:tx1|r_TX_Data[0]                  ; clk3         ; clk3        ; 1.000        ; -0.073     ; 1.994      ;
; -1.065 ; UART_TX:tx1|r_SM_Main.s_Idle         ; UART_TX:tx1|r_TX_Data[1]                  ; clk3         ; clk3        ; 1.000        ; -0.073     ; 1.994      ;
; -1.065 ; UART_TX:tx1|r_SM_Main.s_Idle         ; UART_TX:tx1|r_TX_Data[3]                  ; clk3         ; clk3        ; 1.000        ; -0.073     ; 1.994      ;
; -1.065 ; UART_TX:tx1|r_SM_Main.s_Idle         ; UART_TX:tx1|r_TX_Data[2]                  ; clk3         ; clk3        ; 1.000        ; -0.073     ; 1.994      ;
; -1.065 ; UART_TX:tx1|r_SM_Main.s_Idle         ; UART_TX:tx1|r_TX_Data[4]                  ; clk3         ; clk3        ; 1.000        ; -0.073     ; 1.994      ;
; -1.065 ; UART_TX:tx1|r_SM_Main.s_Idle         ; UART_TX:tx1|r_TX_Data[6]                  ; clk3         ; clk3        ; 1.000        ; -0.073     ; 1.994      ;
; -1.048 ; UART_TX:tx1|r_SM_Main.s_TX_Data_Bits ; UART_TX:tx1|r_Bit_Index[1]                ; clk3         ; clk3        ; 1.000        ; -0.072     ; 1.978      ;
; -1.046 ; UART_TX:tx1|r_Clk_Count[5]           ; UART_TX:tx1|r_Bit_Index[2]                ; clk3         ; clk3        ; 1.000        ; -0.073     ; 1.975      ;
; -1.032 ; UART_TX:tx1|r_SM_Main.s_Idle         ; UART_TX:tx1|r_Bit_Index[0]                ; clk3         ; clk3        ; 1.000        ; -0.073     ; 1.961      ;
; -1.031 ; UART_TX:tx1|r_Clk_Count[1]           ; UART_TX:tx1|r_Clk_Count[7]                ; clk3         ; clk3        ; 1.000        ; -0.073     ; 1.960      ;
+--------+--------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_in'                                                                                                                                 ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.397 ; sevenseg:sevenseg1|tmp_dig[0]             ; sevenseg:sevenseg1|tmp_dig[0]             ; clk_in       ; clk_in      ; 0.000        ; 0.092      ; 0.684      ;
; 0.401 ; sevenseg:sevenseg1|tmp_dig[1]             ; sevenseg:sevenseg1|tmp_dig[1]             ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; Debounce_Switch:Debounce_Inst|r_State     ; Debounce_Switch:Debounce_Inst|r_State     ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 0.669      ;
; 0.430 ; clk4                                      ; clk4                                      ; clk_in       ; clk_in      ; 0.000        ; 0.044      ; 0.669      ;
; 0.457 ; Debounce_Switch:Debounce_Inst|r_Count[19] ; Debounce_Switch:Debounce_Inst|r_Count[19] ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 0.724      ;
; 0.677 ; Debounce_Switch:Debounce_Inst|r_Count[1]  ; Debounce_Switch:Debounce_Inst|r_Count[1]  ; clk_in       ; clk_in      ; 0.000        ; 0.091      ; 0.963      ;
; 0.692 ; Debounce_Switch:Debounce_Inst|r_Count[5]  ; Debounce_Switch:Debounce_Inst|r_Count[5]  ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 0.959      ;
; 0.693 ; Debounce_Switch:Debounce_Inst|r_Count[11] ; Debounce_Switch:Debounce_Inst|r_Count[11] ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 0.960      ;
; 0.693 ; Debounce_Switch:Debounce_Inst|r_Count[13] ; Debounce_Switch:Debounce_Inst|r_Count[13] ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 0.960      ;
; 0.696 ; Debounce_Switch:Debounce_Inst|r_Count[3]  ; Debounce_Switch:Debounce_Inst|r_Count[3]  ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 0.963      ;
; 0.696 ; Debounce_Switch:Debounce_Inst|r_Count[10] ; Debounce_Switch:Debounce_Inst|r_Count[10] ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 0.963      ;
; 0.696 ; Debounce_Switch:Debounce_Inst|r_Count[16] ; Debounce_Switch:Debounce_Inst|r_Count[16] ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 0.963      ;
; 0.697 ; Debounce_Switch:Debounce_Inst|r_Count[4]  ; Debounce_Switch:Debounce_Inst|r_Count[4]  ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 0.964      ;
; 0.697 ; Debounce_Switch:Debounce_Inst|r_Count[12] ; Debounce_Switch:Debounce_Inst|r_Count[12] ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 0.964      ;
; 0.697 ; Debounce_Switch:Debounce_Inst|r_Count[17] ; Debounce_Switch:Debounce_Inst|r_Count[17] ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 0.964      ;
; 0.698 ; Debounce_Switch:Debounce_Inst|r_Count[0]  ; Debounce_Switch:Debounce_Inst|r_Count[0]  ; clk_in       ; clk_in      ; 0.000        ; 0.091      ; 0.984      ;
; 0.698 ; Debounce_Switch:Debounce_Inst|r_Count[9]  ; Debounce_Switch:Debounce_Inst|r_Count[9]  ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 0.965      ;
; 0.699 ; Debounce_Switch:Debounce_Inst|r_Count[18] ; Debounce_Switch:Debounce_Inst|r_Count[18] ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 0.966      ;
; 0.704 ; count3[15]                                ; count3[15]                                ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; count3[13]                                ; count3[13]                                ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; count3[5]                                 ; count3[5]                                 ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; count3[3]                                 ; count3[3]                                 ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; count[13]                                 ; count[13]                                 ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; count[5]                                  ; count[5]                                  ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; count[3]                                  ; count[3]                                  ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.972      ;
; 0.705 ; count2[22]                                ; count2[22]                                ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; count2[6]                                 ; count2[6]                                 ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; count4[22]                                ; count4[22]                                ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; count3[29]                                ; count3[29]                                ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; count3[21]                                ; count3[21]                                ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; count3[19]                                ; count3[19]                                ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; count3[11]                                ; count3[11]                                ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; count[29]                                 ; count[29]                                 ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; count[21]                                 ; count[21]                                 ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; count[19]                                 ; count[19]                                 ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; count[11]                                 ; count[11]                                 ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.973      ;
; 0.706 ; count2[16]                                ; count2[16]                                ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; count2[15]                                ; count2[15]                                ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; count2[14]                                ; count2[14]                                ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; count2[13]                                ; count2[13]                                ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; count2[5]                                 ; count2[5]                                 ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; count2[3]                                 ; count2[3]                                 ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; count2[2]                                 ; count2[2]                                 ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; count4[16]                                ; count4[16]                                ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; count4[15]                                ; count4[15]                                ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; count4[13]                                ; count4[13]                                ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; count4[5]                                 ; count4[5]                                 ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; count3[27]                                ; count3[27]                                ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; count3[17]                                ; count3[17]                                ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; count[27]                                 ; count[27]                                 ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; count[6]                                  ; count[6]                                  ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; count[1]                                  ; count[1]                                  ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.974      ;
; 0.707 ; count2[29]                                ; count2[29]                                ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; count2[21]                                ; count2[21]                                ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; count2[19]                                ; count2[19]                                ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; count2[18]                                ; count2[18]                                ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; count2[12]                                ; count2[12]                                ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; count2[11]                                ; count2[11]                                ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; count2[10]                                ; count2[10]                                ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; count2[4]                                 ; count2[4]                                 ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; count4[29]                                ; count4[29]                                ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; count4[21]                                ; count4[21]                                ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; count4[19]                                ; count4[19]                                ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; count4[18]                                ; count4[18]                                ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; count3[31]                                ; count3[31]                                ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; count3[22]                                ; count3[22]                                ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; count3[9]                                 ; count3[9]                                 ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; count3[6]                                 ; count3[6]                                 ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; count[31]                                 ; count[31]                                 ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; count[22]                                 ; count[22]                                 ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; count[9]                                  ; count[9]                                  ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.975      ;
; 0.708 ; count2[30]                                ; count2[30]                                ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; count2[28]                                ; count2[28]                                ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; count2[27]                                ; count2[27]                                ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; count2[26]                                ; count2[26]                                ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; count2[20]                                ; count2[20]                                ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; count2[8]                                 ; count2[8]                                 ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; count4[30]                                ; count4[30]                                ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; count4[28]                                ; count4[28]                                ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; count4[27]                                ; count4[27]                                ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; count4[26]                                ; count4[26]                                ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; count4[20]                                ; count4[20]                                ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; count3[25]                                ; count3[25]                                ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; count3[23]                                ; count3[23]                                ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; count3[7]                                 ; count3[7]                                 ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; count[25]                                 ; count[25]                                 ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; count[23]                                 ; count[23]                                 ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.976      ;
; 0.709 ; count2[31]                                ; count2[31]                                ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.977      ;
; 0.709 ; count2[24]                                ; count2[24]                                ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.977      ;
; 0.709 ; count2[17]                                ; count2[17]                                ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.977      ;
; 0.709 ; count4[31]                                ; count4[31]                                ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.977      ;
; 0.709 ; count4[24]                                ; count4[24]                                ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.977      ;
; 0.709 ; count4[17]                                ; count4[17]                                ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.977      ;
; 0.709 ; count3[16]                                ; count3[16]                                ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.977      ;
; 0.709 ; count3[14]                                ; count3[14]                                ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.977      ;
; 0.709 ; count3[2]                                 ; count3[2]                                 ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.977      ;
; 0.709 ; count[2]                                  ; count[2]                                  ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.977      ;
; 0.710 ; count2[9]                                 ; count2[9]                                 ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.978      ;
; 0.710 ; count3[18]                                ; count3[18]                                ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.978      ;
; 0.710 ; count3[12]                                ; count3[12]                                ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.978      ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk2'                                                                                                                                      ;
+-------+-------------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.401 ; fifo32to4:fifo32to4_1|datavalid_sig             ; fifo32to4:fifo32to4_1|datavalid_sig    ; clk2         ; clk2        ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fifo32to4:fifo32to4_1|State.readWords           ; fifo32to4:fifo32to4_1|State.readWords  ; clk2         ; clk2        ; 0.000        ; 0.073      ; 0.669      ;
; 0.493 ; fifo32to4:fifo32to4_1|State.nibble3             ; fifo32to4:fifo32to4_1|State.nibble2    ; clk2         ; clk2        ; 0.000        ; 0.072      ; 0.760      ;
; 0.493 ; fifo32to4:fifo32to4_1|State.nibble5             ; fifo32to4:fifo32to4_1|State.nibble4    ; clk2         ; clk2        ; 0.000        ; 0.072      ; 0.760      ;
; 0.494 ; fifo32to4:fifo32to4_1|State.nextline            ; fifo32to4:fifo32to4_1|State.waitline   ; clk2         ; clk2        ; 0.000        ; 0.072      ; 0.761      ;
; 0.494 ; fifo32to4:fifo32to4_1|State.nibble1             ; fifo32to4:fifo32to4_1|State.nextline   ; clk2         ; clk2        ; 0.000        ; 0.072      ; 0.761      ;
; 0.535 ; Debounce_Switch:Debounce_Inst|r_State           ; fifo32to4:fifo32to4_1|State.nibble8    ; clk_in       ; clk2        ; 0.000        ; 0.619      ; 1.379      ;
; 0.536 ; Debounce_Switch:Debounce_Inst|r_State           ; fifo32to4:fifo32to4_1|nextout          ; clk_in       ; clk2        ; 0.000        ; 0.619      ; 1.380      ;
; 0.633 ; fifo32to4:fifo32to4_1|State.nibble2             ; fifo32to4:fifo32to4_1|State.nibble1    ; clk2         ; clk2        ; 0.000        ; 0.072      ; 0.900      ;
; 0.660 ; fifo32to4:fifo32to4_1|State.nibble7             ; fifo32to4:fifo32to4_1|State.nibble6    ; clk2         ; clk2        ; 0.000        ; 0.072      ; 0.927      ;
; 0.711 ; fifo32to4:fifo32to4_1|State.nibble4             ; fifo32to4:fifo32to4_1|State.nibble3    ; clk2         ; clk2        ; 0.000        ; 0.072      ; 0.978      ;
; 0.711 ; fifo32to4:fifo32to4_1|State.nibble6             ; fifo32to4:fifo32to4_1|State.nibble5    ; clk2         ; clk2        ; 0.000        ; 0.072      ; 0.978      ;
; 0.730 ; Debounce_Switch:Debounce_Inst|r_State           ; fifo32to4:fifo32to4_1|State.nextline   ; clk_in       ; clk2        ; 0.000        ; 0.619      ; 1.574      ;
; 0.731 ; Debounce_Switch:Debounce_Inst|r_State           ; fifo32to4:fifo32to4_1|State.nibble7    ; clk_in       ; clk2        ; 0.000        ; 0.619      ; 1.575      ;
; 0.735 ; Debounce_Switch:Debounce_Inst|r_State           ; fifo32to4:fifo32to4_1|State.nibble2    ; clk_in       ; clk2        ; 0.000        ; 0.619      ; 1.579      ;
; 0.738 ; Debounce_Switch:Debounce_Inst|r_State           ; fifo32to4:fifo32to4_1|State.nibble1    ; clk_in       ; clk2        ; 0.000        ; 0.619      ; 1.582      ;
; 0.738 ; Debounce_Switch:Debounce_Inst|r_State           ; fifo32to4:fifo32to4_1|State.nibble4    ; clk_in       ; clk2        ; 0.000        ; 0.619      ; 1.582      ;
; 0.739 ; Debounce_Switch:Debounce_Inst|r_State           ; fifo32to4:fifo32to4_1|State.waitline   ; clk_in       ; clk2        ; 0.000        ; 0.619      ; 1.583      ;
; 0.741 ; Debounce_Switch:Debounce_Inst|r_State           ; fifo32to4:fifo32to4_1|State.nibble6    ; clk_in       ; clk2        ; 0.000        ; 0.619      ; 1.585      ;
; 0.757 ; Debounce_Switch:Debounce_Inst|r_State           ; fifo32to4:fifo32to4_1|State.nibble5    ; clk_in       ; clk2        ; 0.000        ; 0.619      ; 1.601      ;
; 0.761 ; Debounce_Switch:Debounce_Inst|r_State           ; fifo32to4:fifo32to4_1|State.nibble3    ; clk_in       ; clk2        ; 0.000        ; 0.619      ; 1.605      ;
; 0.887 ; fifo:fifo1|DataOut[5]                           ; fifo32to4:fifo32to4_1|DataIn32_sig[5]  ; clk          ; clk2        ; 0.000        ; -0.365     ; 0.737      ;
; 0.888 ; fifo:fifo1|DataOut[0]                           ; fifo32to4:fifo32to4_1|DataIn32_sig[0]  ; clk          ; clk2        ; 0.000        ; -0.365     ; 0.738      ;
; 0.888 ; fifo:fifo1|DataOut[16]                          ; fifo32to4:fifo32to4_1|DataIn32_sig[16] ; clk          ; clk2        ; 0.000        ; -0.365     ; 0.738      ;
; 0.888 ; fifo:fifo1|DataOut[21]                          ; fifo32to4:fifo32to4_1|DataIn32_sig[21] ; clk          ; clk2        ; 0.000        ; -0.365     ; 0.738      ;
; 0.888 ; fifo:fifo1|DataOut[29]                          ; fifo32to4:fifo32to4_1|DataIn32_sig[29] ; clk          ; clk2        ; 0.000        ; -0.365     ; 0.738      ;
; 0.888 ; fifo:fifo1|DataOut[6]                           ; fifo32to4:fifo32to4_1|DataIn32_sig[6]  ; clk          ; clk2        ; 0.000        ; -0.365     ; 0.738      ;
; 0.888 ; fifo:fifo1|DataOut[22]                          ; fifo32to4:fifo32to4_1|DataIn32_sig[22] ; clk          ; clk2        ; 0.000        ; -0.365     ; 0.738      ;
; 0.888 ; fifo:fifo1|DataOut[15]                          ; fifo32to4:fifo32to4_1|DataIn32_sig[15] ; clk          ; clk2        ; 0.000        ; -0.365     ; 0.738      ;
; 0.888 ; fifo:fifo1|DataOut[7]                           ; fifo32to4:fifo32to4_1|DataIn32_sig[7]  ; clk          ; clk2        ; 0.000        ; -0.365     ; 0.738      ;
; 0.889 ; fifo:fifo1|DataOut[8]                           ; fifo32to4:fifo32to4_1|DataIn32_sig[8]  ; clk          ; clk2        ; 0.000        ; -0.365     ; 0.739      ;
; 0.889 ; fifo:fifo1|DataOut[24]                          ; fifo32to4:fifo32to4_1|DataIn32_sig[24] ; clk          ; clk2        ; 0.000        ; -0.365     ; 0.739      ;
; 0.889 ; fifo:fifo1|DataOut[30]                          ; fifo32to4:fifo32to4_1|DataIn32_sig[30] ; clk          ; clk2        ; 0.000        ; -0.365     ; 0.739      ;
; 0.889 ; fifo:fifo1|DataOut[31]                          ; fifo32to4:fifo32to4_1|DataIn32_sig[31] ; clk          ; clk2        ; 0.000        ; -0.365     ; 0.739      ;
; 0.891 ; fifo:fifo1|DataOut[23]                          ; fifo32to4:fifo32to4_1|DataIn32_sig[23] ; clk          ; clk2        ; 0.000        ; -0.365     ; 0.741      ;
; 0.957 ; fifo32to4:fifo32to4_1|readnext                  ; fifo32to4:fifo32to4_1|readnext         ; clk2         ; clk2        ; 0.000        ; 0.072      ; 1.224      ;
; 1.007 ; validchecker:validchecker1|fifo32_4_writeen_sig ; fifo32to4:fifo32to4_1|State.readWords  ; clk3         ; clk2        ; 0.000        ; -0.156     ; 1.066      ;
; 1.022 ; Debounce_Switch:Debounce_Inst|r_State           ; fifo32to4:fifo32to4_1|datavalid_sig    ; clk_in       ; clk2        ; 0.000        ; 0.619      ; 1.866      ;
; 1.062 ; fifo:fifo1|DataOut[14]                          ; fifo32to4:fifo32to4_1|DataIn32_sig[14] ; clk          ; clk2        ; 0.000        ; -0.365     ; 0.912      ;
; 1.063 ; fifo:fifo1|DataOut[13]                          ; fifo32to4:fifo32to4_1|DataIn32_sig[13] ; clk          ; clk2        ; 0.000        ; -0.365     ; 0.913      ;
; 1.063 ; fifo:fifo1|DataOut[9]                           ; fifo32to4:fifo32to4_1|DataIn32_sig[9]  ; clk          ; clk2        ; 0.000        ; -0.365     ; 0.913      ;
; 1.063 ; fifo:fifo1|DataOut[1]                           ; fifo32to4:fifo32to4_1|DataIn32_sig[1]  ; clk          ; clk2        ; 0.000        ; -0.365     ; 0.913      ;
; 1.063 ; fifo:fifo1|DataOut[2]                           ; fifo32to4:fifo32to4_1|DataIn32_sig[2]  ; clk          ; clk2        ; 0.000        ; -0.365     ; 0.913      ;
; 1.063 ; fifo:fifo1|DataOut[10]                          ; fifo32to4:fifo32to4_1|DataIn32_sig[10] ; clk          ; clk2        ; 0.000        ; -0.365     ; 0.913      ;
; 1.063 ; fifo:fifo1|DataOut[18]                          ; fifo32to4:fifo32to4_1|DataIn32_sig[18] ; clk          ; clk2        ; 0.000        ; -0.365     ; 0.913      ;
; 1.063 ; fifo:fifo1|DataOut[11]                          ; fifo32to4:fifo32to4_1|DataIn32_sig[11] ; clk          ; clk2        ; 0.000        ; -0.365     ; 0.913      ;
; 1.063 ; fifo:fifo1|DataOut[27]                          ; fifo32to4:fifo32to4_1|DataIn32_sig[27] ; clk          ; clk2        ; 0.000        ; -0.365     ; 0.913      ;
; 1.064 ; fifo:fifo1|DataOut[4]                           ; fifo32to4:fifo32to4_1|DataIn32_sig[4]  ; clk          ; clk2        ; 0.000        ; -0.365     ; 0.914      ;
; 1.064 ; fifo:fifo1|DataOut[12]                          ; fifo32to4:fifo32to4_1|DataIn32_sig[12] ; clk          ; clk2        ; 0.000        ; -0.365     ; 0.914      ;
; 1.064 ; fifo:fifo1|DataOut[17]                          ; fifo32to4:fifo32to4_1|DataIn32_sig[17] ; clk          ; clk2        ; 0.000        ; -0.365     ; 0.914      ;
; 1.064 ; fifo:fifo1|DataOut[26]                          ; fifo32to4:fifo32to4_1|DataIn32_sig[26] ; clk          ; clk2        ; 0.000        ; -0.365     ; 0.914      ;
; 1.066 ; fifo:fifo1|DataOut[28]                          ; fifo32to4:fifo32to4_1|DataIn32_sig[28] ; clk          ; clk2        ; 0.000        ; -0.365     ; 0.916      ;
; 1.066 ; fifo:fifo1|DataOut[20]                          ; fifo32to4:fifo32to4_1|DataIn32_sig[20] ; clk          ; clk2        ; 0.000        ; -0.365     ; 0.916      ;
; 1.066 ; fifo:fifo1|DataOut[25]                          ; fifo32to4:fifo32to4_1|DataIn32_sig[25] ; clk          ; clk2        ; 0.000        ; -0.365     ; 0.916      ;
; 1.066 ; fifo:fifo1|DataOut[3]                           ; fifo32to4:fifo32to4_1|DataIn32_sig[3]  ; clk          ; clk2        ; 0.000        ; -0.365     ; 0.916      ;
; 1.066 ; fifo:fifo1|DataOut[19]                          ; fifo32to4:fifo32to4_1|DataIn32_sig[19] ; clk          ; clk2        ; 0.000        ; -0.365     ; 0.916      ;
; 1.105 ; fifo32to4:fifo32to4_1|nextout                   ; fifo32to4:fifo32to4_1|nextout          ; clk2         ; clk2        ; 0.000        ; 0.072      ; 1.372      ;
; 1.114 ; Debounce_Switch:Debounce_Inst|r_State           ; fifo32to4:fifo32to4_1|readnext         ; clk_in       ; clk2        ; 0.000        ; 0.619      ; 1.958      ;
; 1.139 ; fifo32to4:fifo32to4_1|State.nibble8             ; fifo32to4:fifo32to4_1|State.nibble7    ; clk2         ; clk2        ; 0.000        ; 0.072      ; 1.406      ;
; 1.169 ; fifo32to4:fifo32to4_1|State.readWords           ; fifo32to4:fifo32to4_1|readnext         ; clk2         ; clk2        ; 0.000        ; 0.073      ; 1.437      ;
; 1.226 ; Debounce_Switch:Debounce_Inst|r_State           ; fifo32to4:fifo32to4_1|State.readWords  ; clk_in       ; clk2        ; 0.000        ; 0.619      ; 2.070      ;
; 1.227 ; fifo32to4:fifo32to4_1|State.waitline            ; fifo32to4:fifo32to4_1|datavalid_sig    ; clk2         ; clk2        ; 0.000        ; 0.072      ; 1.494      ;
; 1.255 ; Debounce_Switch:Debounce_Inst|r_State           ; fifo32to4:fifo32to4_1|DataIn32_sig[11] ; clk_in       ; clk2        ; 0.000        ; 0.619      ; 2.099      ;
; 1.255 ; Debounce_Switch:Debounce_Inst|r_State           ; fifo32to4:fifo32to4_1|DataIn32_sig[15] ; clk_in       ; clk2        ; 0.000        ; 0.619      ; 2.099      ;
; 1.255 ; Debounce_Switch:Debounce_Inst|r_State           ; fifo32to4:fifo32to4_1|DataIn32_sig[10] ; clk_in       ; clk2        ; 0.000        ; 0.619      ; 2.099      ;
; 1.255 ; Debounce_Switch:Debounce_Inst|r_State           ; fifo32to4:fifo32to4_1|DataIn32_sig[14] ; clk_in       ; clk2        ; 0.000        ; 0.619      ; 2.099      ;
; 1.255 ; Debounce_Switch:Debounce_Inst|r_State           ; fifo32to4:fifo32to4_1|DataIn32_sig[9]  ; clk_in       ; clk2        ; 0.000        ; 0.619      ; 2.099      ;
; 1.255 ; Debounce_Switch:Debounce_Inst|r_State           ; fifo32to4:fifo32to4_1|DataIn32_sig[13] ; clk_in       ; clk2        ; 0.000        ; 0.619      ; 2.099      ;
; 1.255 ; Debounce_Switch:Debounce_Inst|r_State           ; fifo32to4:fifo32to4_1|DataIn32_sig[12] ; clk_in       ; clk2        ; 0.000        ; 0.619      ; 2.099      ;
; 1.255 ; Debounce_Switch:Debounce_Inst|r_State           ; fifo32to4:fifo32to4_1|DataIn32_sig[8]  ; clk_in       ; clk2        ; 0.000        ; 0.619      ; 2.099      ;
; 1.345 ; fifo32to4:fifo32to4_1|DataIn32_sig[26]          ; fifo32to4:fifo32to4_1|dataout_sig[2]   ; clk2         ; clk2        ; 0.000        ; 0.073      ; 1.613      ;
; 1.355 ; validchecker:validchecker1|nextwordreaden_sig   ; fifo32to4:fifo32to4_1|datavalid_sig    ; clk3         ; clk2        ; 0.000        ; -0.156     ; 1.414      ;
; 1.359 ; validchecker:validchecker1|fifo32_4_writeen_sig ; fifo32to4:fifo32to4_1|readnext         ; clk3         ; clk2        ; 0.000        ; -0.156     ; 1.418      ;
; 1.362 ; fifo32to4:fifo32to4_1|State.readWords           ; fifo32to4:fifo32to4_1|nextout          ; clk2         ; clk2        ; 0.000        ; 0.073      ; 1.630      ;
; 1.367 ; fifo32to4:fifo32to4_1|DataIn32_sig[20]          ; fifo32to4:fifo32to4_1|dataout_sig[0]   ; clk2         ; clk2        ; 0.000        ; 0.072      ; 1.634      ;
; 1.371 ; fifo32to4:fifo32to4_1|DataIn32_sig[25]          ; fifo32to4:fifo32to4_1|dataout_sig[1]   ; clk2         ; clk2        ; 0.000        ; 0.073      ; 1.639      ;
; 1.371 ; fifo32to4:fifo32to4_1|DataIn32_sig[27]          ; fifo32to4:fifo32to4_1|dataout_sig[3]   ; clk2         ; clk2        ; 0.000        ; 0.073      ; 1.639      ;
; 1.387 ; fifo32to4:fifo32to4_1|DataIn32_sig[10]          ; fifo32to4:fifo32to4_1|dataout_sig[2]   ; clk2         ; clk2        ; 0.000        ; 0.072      ; 1.654      ;
; 1.388 ; fifo32to4:fifo32to4_1|DataIn32_sig[9]           ; fifo32to4:fifo32to4_1|dataout_sig[1]   ; clk2         ; clk2        ; 0.000        ; 0.072      ; 1.655      ;
; 1.388 ; fifo32to4:fifo32to4_1|DataIn32_sig[11]          ; fifo32to4:fifo32to4_1|dataout_sig[3]   ; clk2         ; clk2        ; 0.000        ; 0.072      ; 1.655      ;
; 1.390 ; fifo32to4:fifo32to4_1|DataIn32_sig[28]          ; fifo32to4:fifo32to4_1|dataout_sig[0]   ; clk2         ; clk2        ; 0.000        ; 0.073      ; 1.658      ;
; 1.391 ; fifo32to4:fifo32to4_1|DataIn32_sig[3]           ; fifo32to4:fifo32to4_1|dataout_sig[3]   ; clk2         ; clk2        ; 0.000        ; 0.072      ; 1.658      ;
; 1.395 ; fifo32to4:fifo32to4_1|DataIn32_sig[12]          ; fifo32to4:fifo32to4_1|dataout_sig[0]   ; clk2         ; clk2        ; 0.000        ; 0.072      ; 1.662      ;
; 1.439 ; fifo32to4:fifo32to4_1|State.readWords           ; fifo32to4:fifo32to4_1|State.nibble8    ; clk2         ; clk2        ; 0.000        ; 0.073      ; 1.707      ;
; 1.442 ; fifo32to4:fifo32to4_1|State.nextline            ; fifo32to4:fifo32to4_1|nextout          ; clk2         ; clk2        ; 0.000        ; 0.072      ; 1.709      ;
; 1.467 ; fifo32to4:fifo32to4_1|DataIn32_sig[7]           ; fifo32to4:fifo32to4_1|dataout_sig[3]   ; clk2         ; clk2        ; 0.000        ; 0.072      ; 1.734      ;
; 1.520 ; fifo32to4:fifo32to4_1|DataIn32_sig[19]          ; fifo32to4:fifo32to4_1|dataout_sig[3]   ; clk2         ; clk2        ; 0.000        ; 0.072      ; 1.787      ;
; 1.525 ; Debounce_Switch:Debounce_Inst|r_State           ; fifo32to4:fifo32to4_1|DataIn32_sig[27] ; clk_in       ; clk2        ; 0.000        ; 0.619      ; 2.369      ;
; 1.525 ; Debounce_Switch:Debounce_Inst|r_State           ; fifo32to4:fifo32to4_1|DataIn32_sig[31] ; clk_in       ; clk2        ; 0.000        ; 0.619      ; 2.369      ;
; 1.525 ; Debounce_Switch:Debounce_Inst|r_State           ; fifo32to4:fifo32to4_1|DataIn32_sig[26] ; clk_in       ; clk2        ; 0.000        ; 0.619      ; 2.369      ;
; 1.525 ; Debounce_Switch:Debounce_Inst|r_State           ; fifo32to4:fifo32to4_1|DataIn32_sig[30] ; clk_in       ; clk2        ; 0.000        ; 0.619      ; 2.369      ;
; 1.525 ; Debounce_Switch:Debounce_Inst|r_State           ; fifo32to4:fifo32to4_1|DataIn32_sig[25] ; clk_in       ; clk2        ; 0.000        ; 0.619      ; 2.369      ;
; 1.525 ; Debounce_Switch:Debounce_Inst|r_State           ; fifo32to4:fifo32to4_1|DataIn32_sig[29] ; clk_in       ; clk2        ; 0.000        ; 0.619      ; 2.369      ;
; 1.525 ; Debounce_Switch:Debounce_Inst|r_State           ; fifo32to4:fifo32to4_1|DataIn32_sig[28] ; clk_in       ; clk2        ; 0.000        ; 0.619      ; 2.369      ;
; 1.525 ; Debounce_Switch:Debounce_Inst|r_State           ; fifo32to4:fifo32to4_1|DataIn32_sig[24] ; clk_in       ; clk2        ; 0.000        ; 0.619      ; 2.369      ;
; 1.526 ; fifo32to4:fifo32to4_1|DataIn32_sig[17]          ; fifo32to4:fifo32to4_1|dataout_sig[1]   ; clk2         ; clk2        ; 0.000        ; 0.072      ; 1.793      ;
; 1.533 ; Debounce_Switch:Debounce_Inst|r_State           ; fifo32to4:fifo32to4_1|DataIn32_sig[7]  ; clk_in       ; clk2        ; 0.000        ; 0.619      ; 2.377      ;
; 1.533 ; Debounce_Switch:Debounce_Inst|r_State           ; fifo32to4:fifo32to4_1|DataIn32_sig[3]  ; clk_in       ; clk2        ; 0.000        ; 0.619      ; 2.377      ;
; 1.533 ; Debounce_Switch:Debounce_Inst|r_State           ; fifo32to4:fifo32to4_1|DataIn32_sig[6]  ; clk_in       ; clk2        ; 0.000        ; 0.619      ; 2.377      ;
; 1.533 ; Debounce_Switch:Debounce_Inst|r_State           ; fifo32to4:fifo32to4_1|DataIn32_sig[2]  ; clk_in       ; clk2        ; 0.000        ; 0.619      ; 2.377      ;
+-------+-------------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk3'                                                                                                                                          ;
+-------+--------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.401 ; UART_TX:tx1|r_SM_Main.s_TX_Start_Bit       ; UART_TX:tx1|r_SM_Main.s_TX_Start_Bit            ; clk3         ; clk3        ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; UART_TX:tx1|r_SM_Main.s_Idle               ; UART_TX:tx1|r_SM_Main.s_Idle                    ; clk3         ; clk3        ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; UART_TX:tx1|o_TX_Active                    ; UART_TX:tx1|o_TX_Active                         ; clk3         ; clk3        ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; UART_TX:tx1|r_Bit_Index[1]                 ; UART_TX:tx1|r_Bit_Index[1]                      ; clk3         ; clk3        ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_TX:tx1|r_SM_Main.s_TX_Data_Bits       ; UART_TX:tx1|r_SM_Main.s_TX_Data_Bits            ; clk3         ; clk3        ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_TX:tx1|r_SM_Main.s_TX_Stop_Bit        ; UART_TX:tx1|r_SM_Main.s_TX_Stop_Bit             ; clk3         ; clk3        ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_TX:tx1|r_Bit_Index[0]                 ; UART_TX:tx1|r_Bit_Index[0]                      ; clk3         ; clk3        ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_TX:tx1|r_Bit_Index[2]                 ; UART_TX:tx1|r_Bit_Index[2]                      ; clk3         ; clk3        ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; validchecker:validchecker1|State.idle      ; validchecker:validchecker1|State.idle           ; clk3         ; clk3        ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; validchecker:validchecker1|State.waitnext  ; validchecker:validchecker1|State.waitnext       ; clk3         ; clk3        ; 0.000        ; 0.072      ; 0.669      ;
; 0.417 ; validchecker:validchecker1|State.transfer  ; validchecker:validchecker1|State.transfer       ; clk3         ; clk3        ; 0.000        ; 0.072      ; 0.684      ;
; 0.471 ; validchecker:validchecker1|fifo_read_State ; validchecker:validchecker1|fifo_read_next       ; clk3         ; clk3        ; 0.000        ; 0.072      ; 0.738      ;
; 0.492 ; UART_TX:tx1|r_Clk_Count[7]                 ; UART_TX:tx1|r_Clk_Count[7]                      ; clk3         ; clk3        ; 0.000        ; 0.073      ; 0.760      ;
; 0.514 ; UART_TX:tx1|r_Clk_Count[7]                 ; UART_TX:tx1|r_SM_Main.s_Cleanup                 ; clk3         ; clk3        ; 0.000        ; 0.073      ; 0.782      ;
; 0.534 ; Debounce_Switch:Debounce_Inst|r_State      ; validchecker:validchecker1|write_State          ; clk_in       ; clk3        ; 0.000        ; 0.924      ; 1.683      ;
; 0.535 ; Debounce_Switch:Debounce_Inst|r_State      ; validchecker:validchecker1|validout_sig         ; clk_in       ; clk3        ; 0.000        ; 0.924      ; 1.684      ;
; 0.565 ; Debounce_Switch:Debounce_Inst|r_State      ; validchecker:validchecker1|nextwordreaden_sig   ; clk_in       ; clk3        ; 0.000        ; 0.923      ; 1.713      ;
; 0.586 ; Debounce_Switch:Debounce_Inst|r_State      ; validchecker:validchecker1|fifo_read_State      ; clk_in       ; clk3        ; 0.000        ; 0.923      ; 1.734      ;
; 0.591 ; validchecker:validchecker1|read_State      ; validchecker:validchecker1|nextwordreaden_sig   ; clk3         ; clk3        ; 0.000        ; 0.072      ; 0.858      ;
; 0.610 ; Debounce_Switch:Debounce_Inst|r_State      ; UART_TX:tx1|r_SM_Main.s_TX_Start_Bit            ; clk_in       ; clk3        ; 0.000        ; 0.924      ; 1.759      ;
; 0.612 ; Debounce_Switch:Debounce_Inst|r_State      ; UART_TX:tx1|r_SM_Main.s_Idle                    ; clk_in       ; clk3        ; 0.000        ; 0.924      ; 1.761      ;
; 0.623 ; Debounce_Switch:Debounce_Inst|r_State      ; validchecker:validchecker1|fifo_read_next       ; clk_in       ; clk3        ; 0.000        ; 0.923      ; 1.771      ;
; 0.633 ; Debounce_Switch:Debounce_Inst|r_State      ; validchecker:validchecker1|State.waitnext       ; clk_in       ; clk3        ; 0.000        ; 0.923      ; 1.781      ;
; 0.634 ; Debounce_Switch:Debounce_Inst|r_State      ; validchecker:validchecker1|State.transfer       ; clk_in       ; clk3        ; 0.000        ; 0.923      ; 1.782      ;
; 0.636 ; fifo32to4:fifo32to4_1|dataout_sig[2]       ; UART_TX:tx1|r_TX_Data[6]                        ; clk2         ; clk3        ; 0.000        ; 0.441      ; 1.292      ;
; 0.637 ; Debounce_Switch:Debounce_Inst|r_State      ; validchecker:validchecker1|State.idle           ; clk_in       ; clk3        ; 0.000        ; 0.923      ; 1.785      ;
; 0.663 ; fifo32to4:fifo32to4_1|dataout_sig[2]       ; UART_TX:tx1|r_TX_Data[3]                        ; clk2         ; clk3        ; 0.000        ; 0.441      ; 1.319      ;
; 0.667 ; fifo32to4:fifo32to4_1|dataout_sig[2]       ; UART_TX:tx1|r_TX_Data[4]                        ; clk2         ; clk3        ; 0.000        ; 0.441      ; 1.323      ;
; 0.686 ; UART_TX:tx1|r_Clk_Count[1]                 ; UART_TX:tx1|r_Clk_Count[1]                      ; clk3         ; clk3        ; 0.000        ; 0.073      ; 0.954      ;
; 0.686 ; UART_TX:tx1|r_Clk_Count[2]                 ; UART_TX:tx1|r_Clk_Count[2]                      ; clk3         ; clk3        ; 0.000        ; 0.073      ; 0.954      ;
; 0.692 ; UART_TX:tx1|r_Clk_Count[5]                 ; UART_TX:tx1|r_Clk_Count[5]                      ; clk3         ; clk3        ; 0.000        ; 0.073      ; 0.960      ;
; 0.694 ; UART_TX:tx1|r_Clk_Count[3]                 ; UART_TX:tx1|r_Clk_Count[3]                      ; clk3         ; clk3        ; 0.000        ; 0.073      ; 0.962      ;
; 0.695 ; UART_TX:tx1|r_Clk_Count[4]                 ; UART_TX:tx1|r_Clk_Count[4]                      ; clk3         ; clk3        ; 0.000        ; 0.073      ; 0.963      ;
; 0.699 ; UART_TX:tx1|r_Clk_Count[6]                 ; UART_TX:tx1|r_Clk_Count[6]                      ; clk3         ; clk3        ; 0.000        ; 0.073      ; 0.967      ;
; 0.713 ; UART_TX:tx1|r_Clk_Count[0]                 ; UART_TX:tx1|r_Clk_Count[0]                      ; clk3         ; clk3        ; 0.000        ; 0.073      ; 0.981      ;
; 0.718 ; UART_TX:tx1|r_SM_Main.s_TX_Start_Bit       ; UART_TX:tx1|o_TX_Active                         ; clk3         ; clk3        ; 0.000        ; 0.073      ; 0.986      ;
; 0.720 ; validchecker:validchecker1|validout_sig    ; UART_TX:tx1|r_SM_Main.s_Idle                    ; clk3         ; clk3        ; 0.000        ; 0.073      ; 0.988      ;
; 0.722 ; fifo32to4:fifo32to4_1|nextout              ; UART_TX:tx1|r_TX_Data[0]                        ; clk2         ; clk3        ; 0.000        ; 0.441      ; 1.378      ;
; 0.722 ; fifo32to4:fifo32to4_1|nextout              ; UART_TX:tx1|r_TX_Data[4]                        ; clk2         ; clk3        ; 0.000        ; 0.441      ; 1.378      ;
; 0.725 ; fifo32to4:fifo32to4_1|nextout              ; UART_TX:tx1|r_TX_Data[2]                        ; clk2         ; clk3        ; 0.000        ; 0.441      ; 1.381      ;
; 0.745 ; Debounce_Switch:Debounce_Inst|r_State      ; validchecker:validchecker1|fifo32_4_writeen_sig ; clk_in       ; clk3        ; 0.000        ; 0.923      ; 1.893      ;
; 0.746 ; Debounce_Switch:Debounce_Inst|r_State      ; validchecker:validchecker1|read_State           ; clk_in       ; clk3        ; 0.000        ; 0.923      ; 1.894      ;
; 0.758 ; fifo32to4:fifo32to4_1|readnext             ; validchecker:validchecker1|write_State          ; clk2         ; clk3        ; 0.000        ; 0.441      ; 1.414      ;
; 0.764 ; fifo32to4:fifo32to4_1|dataout_sig[3]       ; UART_TX:tx1|r_TX_Data[0]                        ; clk2         ; clk3        ; 0.000        ; 0.441      ; 1.420      ;
; 0.766 ; UART_TX:tx1|r_SM_Main.s_TX_Data_Bits       ; UART_TX:tx1|r_Bit_Index[2]                      ; clk3         ; clk3        ; 0.000        ; 0.072      ; 1.033      ;
; 0.766 ; fifo32to4:fifo32to4_1|dataout_sig[3]       ; UART_TX:tx1|r_TX_Data[2]                        ; clk2         ; clk3        ; 0.000        ; 0.441      ; 1.422      ;
; 0.769 ; fifo32to4:fifo32to4_1|dataout_sig[3]       ; UART_TX:tx1|r_TX_Data[1]                        ; clk2         ; clk3        ; 0.000        ; 0.441      ; 1.425      ;
; 0.773 ; UART_TX:tx1|r_SM_Main.s_TX_Data_Bits       ; UART_TX:tx1|r_SM_Main.s_TX_Stop_Bit             ; clk3         ; clk3        ; 0.000        ; 0.072      ; 1.040      ;
; 0.789 ; fifo32to4:fifo32to4_1|dataout_sig[1]       ; UART_TX:tx1|r_TX_Data[4]                        ; clk2         ; clk3        ; 0.000        ; 0.441      ; 1.445      ;
; 0.792 ; UART_TX:tx1|r_SM_Main.s_TX_Data_Bits       ; UART_TX:tx1|r_Bit_Index[0]                      ; clk3         ; clk3        ; 0.000        ; 0.072      ; 1.059      ;
; 0.793 ; fifo32to4:fifo32to4_1|dataout_sig[1]       ; UART_TX:tx1|r_TX_Data[3]                        ; clk2         ; clk3        ; 0.000        ; 0.441      ; 1.449      ;
; 0.837 ; fifo32to4:fifo32to4_1|dataout_sig[3]       ; UART_TX:tx1|r_TX_Data[6]                        ; clk2         ; clk3        ; 0.000        ; 0.441      ; 1.493      ;
; 0.850 ; fifo32to4:fifo32to4_1|dataout_sig[3]       ; UART_TX:tx1|r_TX_Data[4]                        ; clk2         ; clk3        ; 0.000        ; 0.441      ; 1.506      ;
; 0.855 ; fifo32to4:fifo32to4_1|nextout              ; UART_TX:tx1|r_TX_Data[6]                        ; clk2         ; clk3        ; 0.000        ; 0.441      ; 1.511      ;
; 0.857 ; fifo32to4:fifo32to4_1|nextout              ; UART_TX:tx1|r_TX_Data[1]                        ; clk2         ; clk3        ; 0.000        ; 0.441      ; 1.513      ;
; 0.860 ; UART_TX:tx1|r_SM_Main.s_TX_Start_Bit       ; UART_TX:tx1|r_TX_Done                           ; clk3         ; clk3        ; 0.000        ; 0.073      ; 1.128      ;
; 0.869 ; validchecker:validchecker1|write_State     ; validchecker:validchecker1|fifo32_4_writeen_sig ; clk3         ; clk3        ; 0.000        ; 0.072      ; 1.136      ;
; 0.879 ; UART_TX:tx1|r_SM_Main.s_TX_Stop_Bit        ; UART_TX:tx1|r_SM_Main.s_Cleanup                 ; clk3         ; clk3        ; 0.000        ; 0.073      ; 1.147      ;
; 0.897 ; fifo32to4:fifo32to4_1|dataout_sig[2]       ; UART_TX:tx1|r_TX_Data[0]                        ; clk2         ; clk3        ; 0.000        ; 0.441      ; 1.553      ;
; 0.908 ; fifo_readen_sig                            ; validchecker:validchecker1|fifo32_4_writeen_sig ; clk          ; clk3        ; 0.000        ; 0.238      ; 1.361      ;
; 0.911 ; fifo32to4:fifo32to4_1|dataout_sig[3]       ; UART_TX:tx1|r_TX_Data[3]                        ; clk2         ; clk3        ; 0.000        ; 0.441      ; 1.567      ;
; 0.913 ; fifo32to4:fifo32to4_1|nextout              ; UART_TX:tx1|r_TX_Data[3]                        ; clk2         ; clk3        ; 0.000        ; 0.441      ; 1.569      ;
; 0.927 ; fifo32to4:fifo32to4_1|dataout_sig[1]       ; UART_TX:tx1|r_TX_Data[6]                        ; clk2         ; clk3        ; 0.000        ; 0.441      ; 1.583      ;
; 0.941 ; fifo32to4:fifo32to4_1|datavalid_sig        ; validchecker:validchecker1|read_State           ; clk2         ; clk3        ; 0.000        ; 0.441      ; 1.597      ;
; 0.952 ; UART_TX:tx1|r_SM_Main.s_TX_Stop_Bit        ; UART_TX:tx1|o_TX_Active                         ; clk3         ; clk3        ; 0.000        ; 0.073      ; 1.220      ;
; 0.965 ; fifo_readen_sig                            ; validchecker:validchecker1|fifo_read_State      ; clk          ; clk3        ; 0.000        ; 0.238      ; 1.418      ;
; 0.968 ; fifo32to4:fifo32to4_1|dataout_sig[2]       ; UART_TX:tx1|r_TX_Data[2]                        ; clk2         ; clk3        ; 0.000        ; 0.441      ; 1.624      ;
; 0.973 ; UART_TX:tx1|r_Bit_Index[2]                 ; UART_TX:tx1|r_SM_Main.s_TX_Data_Bits            ; clk3         ; clk3        ; 0.000        ; 0.072      ; 1.240      ;
; 0.973 ; fifo32to4:fifo32to4_1|datavalid_sig        ; validchecker:validchecker1|State.idle           ; clk2         ; clk3        ; 0.000        ; 0.441      ; 1.629      ;
; 0.975 ; fifo32to4:fifo32to4_1|dataout_sig[2]       ; UART_TX:tx1|r_TX_Data[1]                        ; clk2         ; clk3        ; 0.000        ; 0.441      ; 1.631      ;
; 0.977 ; fifo32to4:fifo32to4_1|datavalid_sig        ; validchecker:validchecker1|State.waitnext       ; clk2         ; clk3        ; 0.000        ; 0.441      ; 1.633      ;
; 0.981 ; fifo32to4:fifo32to4_1|datavalid_sig        ; validchecker:validchecker1|State.transfer       ; clk2         ; clk3        ; 0.000        ; 0.441      ; 1.637      ;
; 0.983 ; Debounce_Switch:Debounce_Inst|r_State      ; UART_TX:tx1|r_TX_Data[0]                        ; clk_in       ; clk3        ; 0.000        ; 0.924      ; 2.132      ;
; 0.983 ; Debounce_Switch:Debounce_Inst|r_State      ; UART_TX:tx1|r_TX_Data[1]                        ; clk_in       ; clk3        ; 0.000        ; 0.924      ; 2.132      ;
; 0.983 ; Debounce_Switch:Debounce_Inst|r_State      ; UART_TX:tx1|r_TX_Data[3]                        ; clk_in       ; clk3        ; 0.000        ; 0.924      ; 2.132      ;
; 0.983 ; Debounce_Switch:Debounce_Inst|r_State      ; UART_TX:tx1|r_TX_Data[2]                        ; clk_in       ; clk3        ; 0.000        ; 0.924      ; 2.132      ;
; 0.983 ; Debounce_Switch:Debounce_Inst|r_State      ; UART_TX:tx1|r_TX_Data[4]                        ; clk_in       ; clk3        ; 0.000        ; 0.924      ; 2.132      ;
; 0.983 ; Debounce_Switch:Debounce_Inst|r_State      ; UART_TX:tx1|r_TX_Data[6]                        ; clk_in       ; clk3        ; 0.000        ; 0.924      ; 2.132      ;
; 0.992 ; validchecker:validchecker1|State.transfer  ; validchecker:validchecker1|State.idle           ; clk3         ; clk3        ; 0.000        ; 0.072      ; 1.259      ;
; 0.994 ; UART_TX:tx1|r_Bit_Index[2]                 ; UART_TX:tx1|r_SM_Main.s_TX_Stop_Bit             ; clk3         ; clk3        ; 0.000        ; 0.072      ; 1.261      ;
; 1.005 ; UART_TX:tx1|r_Clk_Count[2]                 ; UART_TX:tx1|r_Clk_Count[3]                      ; clk3         ; clk3        ; 0.000        ; 0.073      ; 1.273      ;
; 1.006 ; UART_TX:tx1|r_Clk_Count[0]                 ; UART_TX:tx1|r_Clk_Count[1]                      ; clk3         ; clk3        ; 0.000        ; 0.073      ; 1.274      ;
; 1.010 ; UART_TX:tx1|r_Clk_Count[1]                 ; UART_TX:tx1|r_Clk_Count[2]                      ; clk3         ; clk3        ; 0.000        ; 0.073      ; 1.278      ;
; 1.010 ; fifo32to4:fifo32to4_1|dataout_sig[0]       ; UART_TX:tx1|r_TX_Data[0]                        ; clk2         ; clk3        ; 0.000        ; 0.441      ; 1.666      ;
; 1.010 ; fifo32to4:fifo32to4_1|dataout_sig[0]       ; UART_TX:tx1|r_TX_Data[1]                        ; clk2         ; clk3        ; 0.000        ; 0.441      ; 1.666      ;
; 1.012 ; fifo_readen_sig                            ; validchecker:validchecker1|write_State          ; clk          ; clk3        ; 0.000        ; 0.239      ; 1.466      ;
; 1.014 ; UART_TX:tx1|r_Clk_Count[5]                 ; UART_TX:tx1|r_Clk_Count[6]                      ; clk3         ; clk3        ; 0.000        ; 0.073      ; 1.282      ;
; 1.014 ; UART_TX:tx1|r_Clk_Count[4]                 ; UART_TX:tx1|r_Clk_Count[5]                      ; clk3         ; clk3        ; 0.000        ; 0.073      ; 1.282      ;
; 1.018 ; UART_TX:tx1|r_Clk_Count[6]                 ; UART_TX:tx1|r_Clk_Count[7]                      ; clk3         ; clk3        ; 0.000        ; 0.073      ; 1.286      ;
; 1.018 ; UART_TX:tx1|r_Clk_Count[3]                 ; UART_TX:tx1|r_Clk_Count[4]                      ; clk3         ; clk3        ; 0.000        ; 0.073      ; 1.286      ;
; 1.020 ; UART_TX:tx1|r_Clk_Count[2]                 ; UART_TX:tx1|r_Clk_Count[4]                      ; clk3         ; clk3        ; 0.000        ; 0.073      ; 1.288      ;
; 1.023 ; UART_TX:tx1|r_Clk_Count[0]                 ; UART_TX:tx1|r_Clk_Count[2]                      ; clk3         ; clk3        ; 0.000        ; 0.073      ; 1.291      ;
; 1.027 ; fifo32to4:fifo32to4_1|dataout_sig[0]       ; UART_TX:tx1|r_TX_Data[2]                        ; clk2         ; clk3        ; 0.000        ; 0.441      ; 1.683      ;
; 1.029 ; UART_TX:tx1|r_Clk_Count[4]                 ; UART_TX:tx1|r_Clk_Count[6]                      ; clk3         ; clk3        ; 0.000        ; 0.073      ; 1.297      ;
; 1.057 ; UART_TX:tx1|r_Bit_Index[2]                 ; UART_TX:tx1|o_TX_Serial                         ; clk3         ; clk3        ; 0.000        ; 0.072      ; 1.324      ;
; 1.058 ; UART_TX:tx1|r_SM_Main.s_TX_Data_Bits       ; UART_TX:tx1|o_TX_Serial                         ; clk3         ; clk3        ; 0.000        ; 0.072      ; 1.325      ;
; 1.058 ; fifo32to4:fifo32to4_1|dataout_sig[1]       ; UART_TX:tx1|r_TX_Data[1]                        ; clk2         ; clk3        ; 0.000        ; 0.441      ; 1.714      ;
; 1.061 ; fifo32to4:fifo32to4_1|dataout_sig[1]       ; UART_TX:tx1|r_TX_Data[2]                        ; clk2         ; clk3        ; 0.000        ; 0.441      ; 1.717      ;
; 1.066 ; fifo32to4:fifo32to4_1|dataout_sig[1]       ; UART_TX:tx1|r_TX_Data[0]                        ; clk2         ; clk3        ; 0.000        ; 0.441      ; 1.722      ;
; 1.075 ; validchecker:validchecker1|write_State     ; validchecker:validchecker1|write_State          ; clk3         ; clk3        ; 0.000        ; 0.073      ; 1.343      ;
+-------+--------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                              ;
+-------+--------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.450 ; fifo_empty_sig_r                                 ; fifo_readen_sig                                                                                              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.717      ;
; 0.566 ; Debounce_Switch:Debounce_Inst|r_State            ; fifo_readen_sig                                                                                              ; clk_in       ; clk         ; 0.000        ; 0.829      ; 1.620      ;
; 0.619 ; fifo:fifo1|\fifo_proc_Memory_rtl_0_bypass[24]    ; fifo:fifo1|DataOut[7]                                                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.886      ;
; 0.797 ; validchecker:validchecker1|fifo_read_next        ; fifo_readen_sig                                                                                              ; clk3         ; clk         ; 0.000        ; 0.054      ; 1.066      ;
; 0.804 ; fifo:fifo1|\fifo_proc_Memory_rtl_0_bypass[25]    ; fifo:fifo1|DataOut[8]                                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.072      ;
; 0.907 ; fifo:fifo1|\fifo_proc_Memory_rtl_0_bypass[20]    ; fifo:fifo1|DataOut[3]                                                                                        ; clk          ; clk         ; 0.000        ; 0.076      ; 1.178      ;
; 0.914 ; fifo:fifo1|\fifo_proc_Memory_rtl_0_bypass[19]    ; fifo:fifo1|DataOut[2]                                                                                        ; clk          ; clk         ; 0.000        ; 0.076      ; 1.185      ;
; 0.919 ; fifo:fifo1|\fifo_proc_Memory_rtl_0_bypass[28]    ; fifo:fifo1|DataOut[11]                                                                                       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.187      ;
; 0.922 ; fifo:fifo1|\fifo_proc_Memory_rtl_0_bypass[35]    ; fifo:fifo1|DataOut[18]                                                                                       ; clk          ; clk         ; 0.000        ; 0.085      ; 1.202      ;
; 0.930 ; fifo:fifo1|\fifo_proc_Memory_rtl_0_bypass[22]    ; fifo:fifo1|DataOut[5]                                                                                        ; clk          ; clk         ; 0.000        ; 0.084      ; 1.209      ;
; 0.931 ; fifo:fifo1|\fifo_proc_Memory_rtl_0_bypass[23]    ; fifo:fifo1|DataOut[6]                                                                                        ; clk          ; clk         ; 0.000        ; 0.084      ; 1.210      ;
; 0.933 ; fifo:fifo1|\fifo_proc_Memory_rtl_0_bypass[17]    ; fifo:fifo1|DataOut[0]                                                                                        ; clk          ; clk         ; 0.000        ; 0.076      ; 1.204      ;
; 0.937 ; fifo:fifo1|\fifo_proc_Memory_rtl_0_bypass[48]    ; fifo:fifo1|DataOut[31]                                                                                       ; clk          ; clk         ; 0.000        ; 0.085      ; 1.217      ;
; 0.944 ; fifo:fifo1|\fifo_proc_Memory_rtl_0_bypass[37]    ; fifo:fifo1|DataOut[20]                                                                                       ; clk          ; clk         ; 0.000        ; 0.085      ; 1.224      ;
; 0.948 ; fifo:fifo1|\fifo_proc_Memory_rtl_0_bypass[30]    ; fifo:fifo1|DataOut[13]                                                                                       ; clk          ; clk         ; 0.000        ; 0.084      ; 1.227      ;
; 0.956 ; fifo:fifo1|\fifo_proc_Memory_rtl_0_bypass[33]    ; fifo:fifo1|DataOut[16]                                                                                       ; clk          ; clk         ; 0.000        ; 0.085      ; 1.236      ;
; 0.958 ; fifo:fifo1|\fifo_proc_Memory_rtl_0_bypass[18]    ; fifo:fifo1|DataOut[1]                                                                                        ; clk          ; clk         ; 0.000        ; 0.084      ; 1.237      ;
; 0.959 ; fifo:fifo1|\fifo_proc_Memory_rtl_0_bypass[21]    ; fifo:fifo1|DataOut[4]                                                                                        ; clk          ; clk         ; 0.000        ; 0.076      ; 1.230      ;
; 1.063 ; fifo:fifo1|\fifo_proc_Memory_rtl_0_bypass[34]    ; fifo:fifo1|DataOut[17]                                                                                       ; clk          ; clk         ; 0.000        ; 0.085      ; 1.343      ;
; 1.076 ; fifo:fifo1|\fifo_proc:Head[1]                    ; fifo:fifo1|\fifo_proc_Memory_rtl_0_bypass[3]                                                                 ; clk          ; clk         ; 0.000        ; -0.370     ; 0.901      ;
; 1.081 ; program_counter:pc1|address_out[1]               ; program_counter:pc1|address_out[1]                                                                           ; clk          ; clk         ; 0.000        ; 0.073      ; 1.349      ;
; 1.095 ; fifo:fifo1|\fifo_proc_Memory_rtl_0_bypass[36]    ; fifo:fifo1|DataOut[19]                                                                                       ; clk          ; clk         ; 0.000        ; 0.085      ; 1.375      ;
; 1.121 ; fifo:fifo1|\fifo_proc:Head[7]                    ; fifo:fifo1|\fifo_proc_Memory_rtl_0_bypass[15]                                                                ; clk          ; clk         ; 0.000        ; -0.371     ; 0.945      ;
; 1.122 ; fifo:fifo1|\fifo_proc_Memory_rtl_0_bypass[43]    ; fifo:fifo1|DataOut[26]                                                                                       ; clk          ; clk         ; 0.000        ; 0.085      ; 1.402      ;
; 1.136 ; fifo:fifo1|\fifo_proc_Memory_rtl_0_bypass[44]    ; fifo:fifo1|DataOut[27]                                                                                       ; clk          ; clk         ; 0.000        ; 0.085      ; 1.416      ;
; 1.149 ; fifo:fifo1|\fifo_proc:Head[2]                    ; fifo:fifo1|altsyncram:\fifo_proc:Memory_rtl_0|altsyncram_40h1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.011      ; 1.390      ;
; 1.170 ; fifo:fifo1|\fifo_proc:Head[7]                    ; fifo:fifo1|altsyncram:\fifo_proc:Memory_rtl_0|altsyncram_40h1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; -0.026     ; 1.374      ;
; 1.174 ; fifo:fifo1|\fifo_proc_Memory_rtl_0_bypass[40]    ; fifo:fifo1|DataOut[23]                                                                                       ; clk          ; clk         ; 0.000        ; 0.085      ; 1.454      ;
; 1.181 ; fifo:fifo1|\fifo_proc:Head[0]                    ; fifo:fifo1|altsyncram:\fifo_proc:Memory_rtl_0|altsyncram_40h1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; -0.019     ; 1.392      ;
; 1.196 ; fifo:fifo1|\fifo_proc_Memory_rtl_0_bypass[46]    ; fifo:fifo1|DataOut[29]                                                                                       ; clk          ; clk         ; 0.000        ; 0.085      ; 1.476      ;
; 1.220 ; fifo:fifo1|\fifo_proc_Memory_rtl_0_bypass[26]    ; fifo:fifo1|DataOut[9]                                                                                        ; clk          ; clk         ; 0.000        ; 0.084      ; 1.499      ;
; 1.226 ; fifo:fifo1|\fifo_proc:Head[5]                    ; fifo:fifo1|altsyncram:\fifo_proc:Memory_rtl_0|altsyncram_40h1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; -0.019     ; 1.437      ;
; 1.252 ; fifo:fifo1|\fifo_proc_Memory_rtl_0_bypass[45]    ; fifo:fifo1|DataOut[28]                                                                                       ; clk          ; clk         ; 0.000        ; 0.084      ; 1.531      ;
; 1.297 ; fifo:fifo1|Full                                  ; fifo:fifo1|Full                                                                                              ; clk          ; clk         ; 0.000        ; 0.091      ; 1.583      ;
; 1.391 ; fifo:fifo1|\fifo_proc:Head[4]                    ; fifo:fifo1|\fifo_proc:Head[4]                                                                                ; clk          ; clk         ; 0.000        ; 0.091      ; 1.677      ;
; 1.396 ; fifo:fifo1|\fifo_proc:Head[0]                    ; fifo:fifo1|\fifo_proc:Head[0]                                                                                ; clk          ; clk         ; 0.000        ; 0.091      ; 1.682      ;
; 1.399 ; fifo:fifo1|Empty                                 ; fifo:fifo1|Empty                                                                                             ; clk          ; clk         ; 0.000        ; 0.089      ; 1.683      ;
; 1.410 ; fifo:fifo1|\fifo_proc:Head[5]                    ; fifo:fifo1|\fifo_proc:Head[5]                                                                                ; clk          ; clk         ; 0.000        ; 0.091      ; 1.696      ;
; 1.426 ; fifo:fifo1|\fifo_proc:Head[1]                    ; fifo:fifo1|altsyncram:\fifo_proc:Memory_rtl_0|altsyncram_40h1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; -0.019     ; 1.637      ;
; 1.506 ; fifo:fifo1|\fifo_proc:Head[4]                    ; fifo:fifo1|altsyncram:\fifo_proc:Memory_rtl_0|altsyncram_40h1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; -0.019     ; 1.717      ;
; 1.562 ; fifo:fifo1|\fifo_proc:Head[6]                    ; fifo:fifo1|\fifo_proc:Head[6]                                                                                ; clk          ; clk         ; 0.000        ; 0.091      ; 1.848      ;
; 1.568 ; data_memory:datamem1|ram_block_0__31__bypass[12] ; register_files:regfiles1|register_content~346                                                                ; clk          ; clk         ; 0.000        ; -0.369     ; 1.394      ;
; 1.569 ; data_memory:datamem1|ram_block_0__31__bypass[16] ; register_files:regfiles1|register_content~342                                                                ; clk          ; clk         ; 0.000        ; -0.371     ; 1.393      ;
; 1.570 ; data_memory:datamem1|ram_block_0__31__bypass[1]  ; register_files:regfiles1|register_content~357                                                                ; clk          ; clk         ; 0.000        ; -0.371     ; 1.394      ;
; 1.585 ; fifo:fifo1|Empty                                 ; fifo_empty_sig_r                                                                                             ; clk          ; clk         ; 0.000        ; -0.554     ; 1.226      ;
; 1.598 ; fifo:fifo1|\fifo_proc:Tail[2]                    ; fifo:fifo1|\fifo_proc:Tail[2]                                                                                ; clk          ; clk         ; 0.000        ; 0.072      ; 1.865      ;
; 1.602 ; fifo:fifo1|\fifo_proc:Head[4]                    ; fifo:fifo1|\fifo_proc_Memory_rtl_0_bypass[9]                                                                 ; clk          ; clk         ; 0.000        ; -0.364     ; 1.433      ;
; 1.613 ; fifo:fifo1|\fifo_proc:Tail[3]                    ; fifo:fifo1|\fifo_proc:Tail[3]                                                                                ; clk          ; clk         ; 0.000        ; 0.072      ; 1.880      ;
; 1.631 ; fifo:fifo1|\fifo_proc:Head[6]                    ; fifo:fifo1|\fifo_proc_Memory_rtl_0_bypass[13]                                                                ; clk          ; clk         ; 0.000        ; -0.364     ; 1.462      ;
; 1.638 ; fifo:fifo1|\fifo_proc:Head[2]                    ; fifo:fifo1|\fifo_proc_Memory_rtl_0_bypass[5]                                                                 ; clk          ; clk         ; 0.000        ; -0.340     ; 1.493      ;
; 1.662 ; register_files:regfiles1|register_content~416    ; data_memory:datamem1|ram_block_0__31__bypass[6]                                                              ; clk          ; clk         ; 0.000        ; 0.092      ; 1.949      ;
; 1.672 ; fifo:fifo1|\fifo_proc:Head[3]                    ; fifo:fifo1|\fifo_proc_Memory_rtl_0_bypass[7]                                                                 ; clk          ; clk         ; 0.000        ; -0.340     ; 1.527      ;
; 1.680 ; fifo:fifo1|\fifo_proc_Memory_rtl_0_bypass[47]    ; fifo:fifo1|DataOut[30]                                                                                       ; clk          ; clk         ; 0.000        ; 0.085      ; 1.960      ;
; 1.691 ; fifo:fifo1|\fifo_proc:Head[6]                    ; fifo:fifo1|altsyncram:\fifo_proc:Memory_rtl_0|altsyncram_40h1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; -0.019     ; 1.902      ;
; 1.693 ; data_memory:datamem1|ram_block_0__31__bypass[17] ; register_files:regfiles1|register_content~341                                                                ; clk          ; clk         ; 0.000        ; -0.330     ; 1.558      ;
; 1.719 ; fifo:fifo1|\fifo_proc:Head[4]                    ; fifo:fifo1|\fifo_proc:Head[5]                                                                                ; clk          ; clk         ; 0.000        ; 0.091      ; 2.005      ;
; 1.745 ; program_counter:pc1|address_out[3]               ; data_memory:datamem1|ram_block_0__31__bypass[0]                                                              ; clk          ; clk         ; 0.000        ; 0.074      ; 2.014      ;
; 1.752 ; data_memory:datamem1|ram_block_0__31__bypass[1]  ; register_files:regfiles1|register_content~485                                                                ; clk          ; clk         ; 0.000        ; 0.110      ; 2.057      ;
; 1.810 ; fifo:fifo1|\fifo_proc:Tail[7]                    ; fifo:fifo1|\fifo_proc:Tail[7]                                                                                ; clk          ; clk         ; 0.000        ; 0.090      ; 2.095      ;
; 1.811 ; fifo:fifo1|\fifo_proc:Tail[5]                    ; fifo:fifo1|\fifo_proc_Memory_rtl_0_bypass[12]                                                                ; clk          ; clk         ; 0.000        ; 0.073      ; 2.079      ;
; 1.825 ; fifo:fifo1|\fifo_proc:Head[5]                    ; fifo:fifo1|\fifo_proc_Memory_rtl_0_bypass[11]                                                                ; clk          ; clk         ; 0.000        ; -0.364     ; 1.656      ;
; 1.838 ; program_counter:pc1|address_out[4]               ; data_memory:datamem1|ram_block_0__31__bypass[0]                                                              ; clk          ; clk         ; 0.000        ; 0.075      ; 2.108      ;
; 1.843 ; fifo:fifo1|\fifo_proc:Head[3]                    ; fifo:fifo1|altsyncram:\fifo_proc:Memory_rtl_0|altsyncram_40h1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.011      ; 2.084      ;
; 1.857 ; register_files:regfiles1|register_content~467    ; data_memory:datamem1|ram_block_0__31__bypass[19]                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 2.124      ;
; 1.858 ; program_counter:pc1|address_out[31]              ; program_counter:pc1|address_out[31]                                                                          ; clk          ; clk         ; 0.000        ; 0.091      ; 2.144      ;
; 1.861 ; register_files:regfiles1|register_content~277    ; data_memory:datamem1|ram_block_0__31__bypass[17]                                                             ; clk          ; clk         ; 0.000        ; 0.494      ; 2.550      ;
; 1.863 ; register_files:regfiles1|register_content~778    ; data_memory:datamem1|ram_block_0__31__bypass[28]                                                             ; clk          ; clk         ; 0.000        ; -0.380     ; 1.678      ;
; 1.864 ; fifo:fifo1|\fifo_proc:Tail[5]                    ; fifo:fifo1|\fifo_proc:Tail[7]                                                                                ; clk          ; clk         ; 0.000        ; 0.534      ; 2.593      ;
; 1.885 ; register_files:regfiles1|register_content~857    ; data_memory:datamem1|ram_block_0__31__bypass[13]                                                             ; clk          ; clk         ; 0.000        ; 0.048      ; 2.128      ;
; 1.895 ; fifo:fifo1|\fifo_proc:Tail[2]                    ; fifo:fifo1|\fifo_proc:Tail[3]                                                                                ; clk          ; clk         ; 0.000        ; 0.072      ; 2.162      ;
; 1.902 ; fifo:fifo1|\fifo_proc:Head[0]                    ; fifo:fifo1|\fifo_proc:Head[1]                                                                                ; clk          ; clk         ; 0.000        ; 0.091      ; 2.188      ;
; 1.911 ; fifo:fifo1|\fifo_proc:Head[0]                    ; fifo:fifo1|\fifo_proc:Head[4]                                                                                ; clk          ; clk         ; 0.000        ; 0.091      ; 2.197      ;
; 1.921 ; fifo:fifo1|\fifo_proc:Head[6]                    ; fifo:fifo1|Full                                                                                              ; clk          ; clk         ; 0.000        ; 0.091      ; 2.207      ;
; 1.923 ; fifo:fifo1|\fifo_proc:Head[0]                    ; fifo:fifo1|\fifo_proc_Memory_rtl_0_bypass[1]                                                                 ; clk          ; clk         ; 0.000        ; -0.370     ; 1.748      ;
; 1.923 ; fifo:fifo1|\fifo_proc:Tail[5]                    ; fifo:fifo1|Full                                                                                              ; clk          ; clk         ; 0.000        ; 0.528      ; 2.646      ;
; 1.924 ; register_files:regfiles1|register_content~481    ; data_memory:datamem1|ram_block_0__31__bypass[5]                                                              ; clk          ; clk         ; 0.000        ; 0.042      ; 2.161      ;
; 1.934 ; data_memory:datamem1|ram_block_0__31__bypass[16] ; register_files:regfiles1|register_content~470                                                                ; clk          ; clk         ; 0.000        ; 0.110      ; 2.239      ;
; 1.937 ; fifo:fifo1|\fifo_proc:Head[2]                    ; fifo:fifo1|\fifo_proc:Head[2]                                                                                ; clk          ; clk         ; 0.000        ; 0.089      ; 2.221      ;
; 1.939 ; register_files:regfiles1|register_content~656    ; data_memory:datamem1|ram_block_0__31__bypass[22]                                                             ; clk          ; clk         ; 0.000        ; -0.332     ; 1.802      ;
; 1.942 ; fifo:fifo1|\fifo_proc:Tail[3]                    ; fifo:fifo1|altsyncram:\fifo_proc:Memory_rtl_0|altsyncram_40h1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.418      ; 2.590      ;
; 1.943 ; data_memory:datamem1|ram_block_0__31__bypass[15] ; register_files:regfiles1|register_content~343                                                                ; clk          ; clk         ; 0.000        ; -0.330     ; 1.808      ;
; 1.946 ; fifo:fifo1|\fifo_proc_Memory_rtl_0_bypass[6]     ; fifo:fifo1|DataOut[17]                                                                                       ; clk          ; clk         ; 0.000        ; 0.090      ; 2.231      ;
; 1.953 ; fifo:fifo1|\fifo_proc_Memory_rtl_0_bypass[41]    ; fifo:fifo1|DataOut[24]                                                                                       ; clk          ; clk         ; 0.000        ; -0.306     ; 1.842      ;
; 1.958 ; fifo:fifo1|\fifo_proc:Head[0]                    ; fifo:fifo1|\fifo_proc:Head[5]                                                                                ; clk          ; clk         ; 0.000        ; 0.091      ; 2.244      ;
; 1.959 ; fifo:fifo1|\fifo_proc:Tail[3]                    ; fifo:fifo1|\fifo_proc_Memory_rtl_0_bypass[10]                                                                ; clk          ; clk         ; 0.000        ; 0.073      ; 2.227      ;
; 1.964 ; fifo:fifo1|\fifo_proc:Head[5]                    ; fifo:fifo1|\fifo_proc:Head[6]                                                                                ; clk          ; clk         ; 0.000        ; 0.091      ; 2.250      ;
; 1.966 ; data_memory:datamem1|ram_block_0__31__bypass[12] ; register_files:regfiles1|register_content~922                                                                ; clk          ; clk         ; 0.000        ; -0.373     ; 1.788      ;
; 1.968 ; register_files:regfiles1|register_content~417    ; data_memory:datamem1|ram_block_0__31__bypass[5]                                                              ; clk          ; clk         ; 0.000        ; 0.485      ; 2.648      ;
; 1.972 ; fifo:fifo1|\fifo_proc:Tail[2]                    ; fifo:fifo1|\fifo_proc_Memory_rtl_0_bypass[10]                                                                ; clk          ; clk         ; 0.000        ; 0.073      ; 2.240      ;
; 1.984 ; data_memory:datamem1|ram_block_0__31__bypass[5]  ; register_files:regfiles1|register_content~353                                                                ; clk          ; clk         ; 0.000        ; -0.310     ; 1.869      ;
; 1.989 ; fifo:fifo1|\fifo_proc:Head[6]                    ; fifo:fifo1|\fifo_proc:Head[7]                                                                                ; clk          ; clk         ; 0.000        ; 0.097      ; 2.281      ;
; 1.989 ; fifo:fifo1|\fifo_proc:Tail[5]                    ; fifo:fifo1|\fifo_proc:Tail[5]                                                                                ; clk          ; clk         ; 0.000        ; 0.072      ; 2.256      ;
; 1.992 ; fifo:fifo1|\fifo_proc:Head[4]                    ; fifo:fifo1|\fifo_proc:Head[6]                                                                                ; clk          ; clk         ; 0.000        ; 0.091      ; 2.278      ;
; 1.993 ; fifo:fifo1|\fifo_proc_Memory_rtl_0_bypass[8]     ; fifo:fifo1|DataOut[17]                                                                                       ; clk          ; clk         ; 0.000        ; 0.090      ; 2.278      ;
; 1.998 ; program_counter:pc1|address_out[25]              ; program_counter:pc1|address_out[25]                                                                          ; clk          ; clk         ; 0.000        ; 0.091      ; 2.284      ;
; 2.005 ; fifo:fifo1|\fifo_proc:Head[3]                    ; fifo:fifo1|\fifo_proc:Head[4]                                                                                ; clk          ; clk         ; 0.000        ; 0.121      ; 2.321      ;
; 2.022 ; fifo:fifo1|\fifo_proc:Head[2]                    ; fifo:fifo1|\fifo_proc:Head[4]                                                                                ; clk          ; clk         ; 0.000        ; 0.121      ; 2.338      ;
; 2.023 ; program_counter:pc1|address_out[23]              ; program_counter:pc1|address_out[23]                                                                          ; clk          ; clk         ; 0.000        ; 0.091      ; 2.309      ;
; 2.026 ; fifo:fifo1|\fifo_proc:Tail[1]                    ; fifo:fifo1|altsyncram:\fifo_proc:Memory_rtl_0|altsyncram_40h1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.418      ; 2.674      ;
; 2.039 ; fifo:fifo1|\fifo_proc:Tail[4]                    ; fifo:fifo1|\fifo_proc_Memory_rtl_0_bypass[10]                                                                ; clk          ; clk         ; 0.000        ; -0.371     ; 1.863      ;
+-------+--------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+--------+--------+------------------+
; Clock  ; Slack  ; End Point TNS    ;
+--------+--------+------------------+
; clk    ; -8.064 ; -7631.944        ;
; clk_in ; -1.322 ; -87.707          ;
; clk2   ; -0.402 ; -14.123          ;
; clk3   ; -0.269 ; -3.713           ;
+--------+--------+------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+--------+-------+------------------+
; Clock  ; Slack ; End Point TNS    ;
+--------+-------+------------------+
; clk_in ; 0.185 ; 0.000            ;
; clk2   ; 0.186 ; 0.000            ;
; clk3   ; 0.186 ; 0.000            ;
; clk    ; 0.199 ; 0.000            ;
+--------+-------+------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+--------+--------+--------------------------------+
; Clock  ; Slack  ; End Point TNS                  ;
+--------+--------+--------------------------------+
; clk_in ; -3.000 ; -165.868                       ;
; clk    ; -1.000 ; -1212.000                      ;
; clk2   ; -1.000 ; -50.000                        ;
; clk3   ; -1.000 ; -35.000                        ;
+--------+--------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                 ;
+--------+------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -8.064 ; program_counter:pc1|address_out[3] ; program_counter:pc1|address_out[8]            ; clk          ; clk         ; 1.000        ; -0.037     ; 9.014      ;
; -8.047 ; program_counter:pc1|address_out[3] ; program_counter:pc1|address_out[5]            ; clk          ; clk         ; 1.000        ; -0.037     ; 8.997      ;
; -8.046 ; program_counter:pc1|address_out[3] ; program_counter:pc1|address_out[4]            ; clk          ; clk         ; 1.000        ; -0.037     ; 8.996      ;
; -7.988 ; program_counter:pc1|address_out[7] ; program_counter:pc1|address_out[8]            ; clk          ; clk         ; 1.000        ; -0.041     ; 8.934      ;
; -7.976 ; program_counter:pc1|address_out[2] ; program_counter:pc1|address_out[8]            ; clk          ; clk         ; 1.000        ; -0.037     ; 8.926      ;
; -7.971 ; program_counter:pc1|address_out[7] ; program_counter:pc1|address_out[5]            ; clk          ; clk         ; 1.000        ; -0.041     ; 8.917      ;
; -7.970 ; program_counter:pc1|address_out[7] ; program_counter:pc1|address_out[4]            ; clk          ; clk         ; 1.000        ; -0.041     ; 8.916      ;
; -7.960 ; program_counter:pc1|address_out[5] ; program_counter:pc1|address_out[8]            ; clk          ; clk         ; 1.000        ; -0.036     ; 8.911      ;
; -7.959 ; program_counter:pc1|address_out[2] ; program_counter:pc1|address_out[5]            ; clk          ; clk         ; 1.000        ; -0.037     ; 8.909      ;
; -7.958 ; program_counter:pc1|address_out[2] ; program_counter:pc1|address_out[4]            ; clk          ; clk         ; 1.000        ; -0.037     ; 8.908      ;
; -7.943 ; program_counter:pc1|address_out[3] ; program_counter:pc1|address_out[6]            ; clk          ; clk         ; 1.000        ; -0.031     ; 8.899      ;
; -7.943 ; program_counter:pc1|address_out[5] ; program_counter:pc1|address_out[5]            ; clk          ; clk         ; 1.000        ; -0.036     ; 8.894      ;
; -7.942 ; program_counter:pc1|address_out[3] ; program_counter:pc1|address_out[2]            ; clk          ; clk         ; 1.000        ; -0.036     ; 8.893      ;
; -7.942 ; program_counter:pc1|address_out[3] ; program_counter:pc1|address_out[3]            ; clk          ; clk         ; 1.000        ; -0.036     ; 8.893      ;
; -7.942 ; program_counter:pc1|address_out[5] ; program_counter:pc1|address_out[4]            ; clk          ; clk         ; 1.000        ; -0.036     ; 8.893      ;
; -7.880 ; program_counter:pc1|address_out[9] ; program_counter:pc1|address_out[8]            ; clk          ; clk         ; 1.000        ; -0.041     ; 8.826      ;
; -7.867 ; program_counter:pc1|address_out[7] ; program_counter:pc1|address_out[6]            ; clk          ; clk         ; 1.000        ; -0.035     ; 8.819      ;
; -7.866 ; program_counter:pc1|address_out[7] ; program_counter:pc1|address_out[2]            ; clk          ; clk         ; 1.000        ; -0.040     ; 8.813      ;
; -7.866 ; program_counter:pc1|address_out[7] ; program_counter:pc1|address_out[3]            ; clk          ; clk         ; 1.000        ; -0.040     ; 8.813      ;
; -7.863 ; program_counter:pc1|address_out[9] ; program_counter:pc1|address_out[5]            ; clk          ; clk         ; 1.000        ; -0.041     ; 8.809      ;
; -7.862 ; program_counter:pc1|address_out[9] ; program_counter:pc1|address_out[4]            ; clk          ; clk         ; 1.000        ; -0.041     ; 8.808      ;
; -7.855 ; program_counter:pc1|address_out[2] ; program_counter:pc1|address_out[6]            ; clk          ; clk         ; 1.000        ; -0.031     ; 8.811      ;
; -7.854 ; program_counter:pc1|address_out[2] ; program_counter:pc1|address_out[2]            ; clk          ; clk         ; 1.000        ; -0.036     ; 8.805      ;
; -7.854 ; program_counter:pc1|address_out[2] ; program_counter:pc1|address_out[3]            ; clk          ; clk         ; 1.000        ; -0.036     ; 8.805      ;
; -7.843 ; program_counter:pc1|address_out[6] ; program_counter:pc1|address_out[8]            ; clk          ; clk         ; 1.000        ; -0.043     ; 8.787      ;
; -7.840 ; program_counter:pc1|address_out[3] ; program_counter:pc1|address_out[7]            ; clk          ; clk         ; 1.000        ; -0.033     ; 8.794      ;
; -7.839 ; program_counter:pc1|address_out[3] ; program_counter:pc1|address_out[9]            ; clk          ; clk         ; 1.000        ; -0.033     ; 8.793      ;
; -7.839 ; program_counter:pc1|address_out[5] ; program_counter:pc1|address_out[6]            ; clk          ; clk         ; 1.000        ; -0.030     ; 8.796      ;
; -7.838 ; program_counter:pc1|address_out[5] ; program_counter:pc1|address_out[2]            ; clk          ; clk         ; 1.000        ; -0.035     ; 8.790      ;
; -7.838 ; program_counter:pc1|address_out[5] ; program_counter:pc1|address_out[3]            ; clk          ; clk         ; 1.000        ; -0.035     ; 8.790      ;
; -7.826 ; program_counter:pc1|address_out[6] ; program_counter:pc1|address_out[5]            ; clk          ; clk         ; 1.000        ; -0.043     ; 8.770      ;
; -7.825 ; program_counter:pc1|address_out[6] ; program_counter:pc1|address_out[4]            ; clk          ; clk         ; 1.000        ; -0.043     ; 8.769      ;
; -7.825 ; program_counter:pc1|address_out[4] ; program_counter:pc1|address_out[8]            ; clk          ; clk         ; 1.000        ; -0.036     ; 8.776      ;
; -7.808 ; program_counter:pc1|address_out[4] ; program_counter:pc1|address_out[5]            ; clk          ; clk         ; 1.000        ; -0.036     ; 8.759      ;
; -7.807 ; program_counter:pc1|address_out[4] ; program_counter:pc1|address_out[4]            ; clk          ; clk         ; 1.000        ; -0.036     ; 8.758      ;
; -7.786 ; program_counter:pc1|address_out[8] ; program_counter:pc1|address_out[8]            ; clk          ; clk         ; 1.000        ; -0.036     ; 8.737      ;
; -7.769 ; program_counter:pc1|address_out[8] ; program_counter:pc1|address_out[5]            ; clk          ; clk         ; 1.000        ; -0.036     ; 8.720      ;
; -7.768 ; program_counter:pc1|address_out[8] ; program_counter:pc1|address_out[4]            ; clk          ; clk         ; 1.000        ; -0.036     ; 8.719      ;
; -7.764 ; program_counter:pc1|address_out[7] ; program_counter:pc1|address_out[7]            ; clk          ; clk         ; 1.000        ; -0.037     ; 8.714      ;
; -7.763 ; program_counter:pc1|address_out[7] ; program_counter:pc1|address_out[9]            ; clk          ; clk         ; 1.000        ; -0.037     ; 8.713      ;
; -7.759 ; program_counter:pc1|address_out[9] ; program_counter:pc1|address_out[6]            ; clk          ; clk         ; 1.000        ; -0.035     ; 8.711      ;
; -7.758 ; program_counter:pc1|address_out[9] ; program_counter:pc1|address_out[2]            ; clk          ; clk         ; 1.000        ; -0.040     ; 8.705      ;
; -7.758 ; program_counter:pc1|address_out[9] ; program_counter:pc1|address_out[3]            ; clk          ; clk         ; 1.000        ; -0.040     ; 8.705      ;
; -7.752 ; program_counter:pc1|address_out[2] ; program_counter:pc1|address_out[7]            ; clk          ; clk         ; 1.000        ; -0.033     ; 8.706      ;
; -7.751 ; program_counter:pc1|address_out[2] ; program_counter:pc1|address_out[9]            ; clk          ; clk         ; 1.000        ; -0.033     ; 8.705      ;
; -7.750 ; program_counter:pc1|address_out[3] ; program_counter:pc1|address_out[23]           ; clk          ; clk         ; 1.000        ; 0.154      ; 8.891      ;
; -7.750 ; program_counter:pc1|address_out[3] ; program_counter:pc1|address_out[18]           ; clk          ; clk         ; 1.000        ; 0.155      ; 8.892      ;
; -7.748 ; program_counter:pc1|address_out[3] ; program_counter:pc1|address_out[11]           ; clk          ; clk         ; 1.000        ; 0.154      ; 8.889      ;
; -7.748 ; program_counter:pc1|address_out[3] ; program_counter:pc1|address_out[25]           ; clk          ; clk         ; 1.000        ; 0.154      ; 8.889      ;
; -7.747 ; program_counter:pc1|address_out[3] ; program_counter:pc1|address_out[15]           ; clk          ; clk         ; 1.000        ; 0.154      ; 8.888      ;
; -7.747 ; program_counter:pc1|address_out[3] ; program_counter:pc1|address_out[27]           ; clk          ; clk         ; 1.000        ; 0.155      ; 8.889      ;
; -7.743 ; program_counter:pc1|address_out[3] ; program_counter:pc1|address_out[21]           ; clk          ; clk         ; 1.000        ; 0.154      ; 8.884      ;
; -7.736 ; program_counter:pc1|address_out[5] ; program_counter:pc1|address_out[7]            ; clk          ; clk         ; 1.000        ; -0.032     ; 8.691      ;
; -7.735 ; program_counter:pc1|address_out[5] ; program_counter:pc1|address_out[9]            ; clk          ; clk         ; 1.000        ; -0.032     ; 8.690      ;
; -7.722 ; program_counter:pc1|address_out[6] ; program_counter:pc1|address_out[6]            ; clk          ; clk         ; 1.000        ; -0.037     ; 8.672      ;
; -7.721 ; program_counter:pc1|address_out[6] ; program_counter:pc1|address_out[2]            ; clk          ; clk         ; 1.000        ; -0.042     ; 8.666      ;
; -7.721 ; program_counter:pc1|address_out[6] ; program_counter:pc1|address_out[3]            ; clk          ; clk         ; 1.000        ; -0.042     ; 8.666      ;
; -7.714 ; program_counter:pc1|address_out[3] ; program_counter:pc1|address_out[13]           ; clk          ; clk         ; 1.000        ; 0.158      ; 8.859      ;
; -7.704 ; program_counter:pc1|address_out[4] ; program_counter:pc1|address_out[6]            ; clk          ; clk         ; 1.000        ; -0.030     ; 8.661      ;
; -7.703 ; program_counter:pc1|address_out[4] ; program_counter:pc1|address_out[2]            ; clk          ; clk         ; 1.000        ; -0.035     ; 8.655      ;
; -7.703 ; program_counter:pc1|address_out[4] ; program_counter:pc1|address_out[3]            ; clk          ; clk         ; 1.000        ; -0.035     ; 8.655      ;
; -7.702 ; program_counter:pc1|address_out[3] ; program_counter:pc1|address_out[16]           ; clk          ; clk         ; 1.000        ; 0.147      ; 8.836      ;
; -7.677 ; program_counter:pc1|address_out[3] ; program_counter:pc1|address_out[31]           ; clk          ; clk         ; 1.000        ; 0.154      ; 8.818      ;
; -7.674 ; program_counter:pc1|address_out[3] ; program_counter:pc1|address_out[14]           ; clk          ; clk         ; 1.000        ; 0.154      ; 8.815      ;
; -7.674 ; program_counter:pc1|address_out[7] ; program_counter:pc1|address_out[23]           ; clk          ; clk         ; 1.000        ; 0.150      ; 8.811      ;
; -7.674 ; program_counter:pc1|address_out[7] ; program_counter:pc1|address_out[18]           ; clk          ; clk         ; 1.000        ; 0.151      ; 8.812      ;
; -7.672 ; program_counter:pc1|address_out[7] ; program_counter:pc1|address_out[11]           ; clk          ; clk         ; 1.000        ; 0.150      ; 8.809      ;
; -7.672 ; program_counter:pc1|address_out[7] ; program_counter:pc1|address_out[25]           ; clk          ; clk         ; 1.000        ; 0.150      ; 8.809      ;
; -7.671 ; program_counter:pc1|address_out[7] ; program_counter:pc1|address_out[15]           ; clk          ; clk         ; 1.000        ; 0.150      ; 8.808      ;
; -7.671 ; program_counter:pc1|address_out[7] ; program_counter:pc1|address_out[27]           ; clk          ; clk         ; 1.000        ; 0.151      ; 8.809      ;
; -7.667 ; program_counter:pc1|address_out[7] ; program_counter:pc1|address_out[21]           ; clk          ; clk         ; 1.000        ; 0.150      ; 8.804      ;
; -7.665 ; program_counter:pc1|address_out[8] ; program_counter:pc1|address_out[6]            ; clk          ; clk         ; 1.000        ; -0.030     ; 8.622      ;
; -7.664 ; program_counter:pc1|address_out[8] ; program_counter:pc1|address_out[2]            ; clk          ; clk         ; 1.000        ; -0.035     ; 8.616      ;
; -7.664 ; program_counter:pc1|address_out[8] ; program_counter:pc1|address_out[3]            ; clk          ; clk         ; 1.000        ; -0.035     ; 8.616      ;
; -7.662 ; program_counter:pc1|address_out[3] ; register_files:regfiles1|register_content~639 ; clk          ; clk         ; 1.000        ; -0.023     ; 8.626      ;
; -7.662 ; program_counter:pc1|address_out[3] ; register_files:regfiles1|register_content~831 ; clk          ; clk         ; 1.000        ; -0.022     ; 8.627      ;
; -7.662 ; program_counter:pc1|address_out[2] ; program_counter:pc1|address_out[23]           ; clk          ; clk         ; 1.000        ; 0.154      ; 8.803      ;
; -7.662 ; program_counter:pc1|address_out[2] ; program_counter:pc1|address_out[18]           ; clk          ; clk         ; 1.000        ; 0.155      ; 8.804      ;
; -7.660 ; program_counter:pc1|address_out[2] ; program_counter:pc1|address_out[11]           ; clk          ; clk         ; 1.000        ; 0.154      ; 8.801      ;
; -7.660 ; program_counter:pc1|address_out[2] ; program_counter:pc1|address_out[25]           ; clk          ; clk         ; 1.000        ; 0.154      ; 8.801      ;
; -7.659 ; program_counter:pc1|address_out[2] ; program_counter:pc1|address_out[15]           ; clk          ; clk         ; 1.000        ; 0.154      ; 8.800      ;
; -7.659 ; program_counter:pc1|address_out[2] ; program_counter:pc1|address_out[27]           ; clk          ; clk         ; 1.000        ; 0.155      ; 8.801      ;
; -7.656 ; program_counter:pc1|address_out[9] ; program_counter:pc1|address_out[7]            ; clk          ; clk         ; 1.000        ; -0.037     ; 8.606      ;
; -7.655 ; program_counter:pc1|address_out[9] ; program_counter:pc1|address_out[9]            ; clk          ; clk         ; 1.000        ; -0.037     ; 8.605      ;
; -7.655 ; program_counter:pc1|address_out[2] ; program_counter:pc1|address_out[21]           ; clk          ; clk         ; 1.000        ; 0.154      ; 8.796      ;
; -7.654 ; program_counter:pc1|address_out[3] ; program_counter:pc1|address_out[26]           ; clk          ; clk         ; 1.000        ; 0.158      ; 8.799      ;
; -7.647 ; program_counter:pc1|address_out[3] ; program_counter:pc1|address_out[20]           ; clk          ; clk         ; 1.000        ; 0.158      ; 8.792      ;
; -7.646 ; program_counter:pc1|address_out[5] ; program_counter:pc1|address_out[23]           ; clk          ; clk         ; 1.000        ; 0.155      ; 8.788      ;
; -7.646 ; program_counter:pc1|address_out[5] ; program_counter:pc1|address_out[18]           ; clk          ; clk         ; 1.000        ; 0.156      ; 8.789      ;
; -7.644 ; program_counter:pc1|address_out[3] ; program_counter:pc1|address_out[24]           ; clk          ; clk         ; 1.000        ; 0.158      ; 8.789      ;
; -7.644 ; program_counter:pc1|address_out[5] ; program_counter:pc1|address_out[11]           ; clk          ; clk         ; 1.000        ; 0.155      ; 8.786      ;
; -7.644 ; program_counter:pc1|address_out[5] ; program_counter:pc1|address_out[25]           ; clk          ; clk         ; 1.000        ; 0.155      ; 8.786      ;
; -7.643 ; program_counter:pc1|address_out[3] ; program_counter:pc1|address_out[19]           ; clk          ; clk         ; 1.000        ; 0.158      ; 8.788      ;
; -7.643 ; program_counter:pc1|address_out[5] ; program_counter:pc1|address_out[15]           ; clk          ; clk         ; 1.000        ; 0.155      ; 8.785      ;
; -7.643 ; program_counter:pc1|address_out[5] ; program_counter:pc1|address_out[27]           ; clk          ; clk         ; 1.000        ; 0.156      ; 8.786      ;
; -7.639 ; program_counter:pc1|address_out[5] ; program_counter:pc1|address_out[21]           ; clk          ; clk         ; 1.000        ; 0.155      ; 8.781      ;
; -7.638 ; program_counter:pc1|address_out[7] ; program_counter:pc1|address_out[13]           ; clk          ; clk         ; 1.000        ; 0.154      ; 8.779      ;
; -7.626 ; program_counter:pc1|address_out[2] ; program_counter:pc1|address_out[13]           ; clk          ; clk         ; 1.000        ; 0.158      ; 8.771      ;
; -7.626 ; program_counter:pc1|address_out[7] ; program_counter:pc1|address_out[16]           ; clk          ; clk         ; 1.000        ; 0.143      ; 8.756      ;
; -7.619 ; program_counter:pc1|address_out[6] ; program_counter:pc1|address_out[7]            ; clk          ; clk         ; 1.000        ; -0.039     ; 8.567      ;
+--------+------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_in'                                                                                      ;
+--------+------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -1.322 ; count3[19] ; clk3                          ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 2.272      ;
; -1.318 ; count2[22] ; clk2                          ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 2.270      ;
; -1.316 ; count3[27] ; clk3                          ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 2.266      ;
; -1.313 ; count3[9]  ; clk3                          ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 2.264      ;
; -1.276 ; count3[15] ; clk3                          ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 2.227      ;
; -1.276 ; count3[2]  ; clk3                          ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 2.227      ;
; -1.273 ; count2[5]  ; clk2                          ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 2.224      ;
; -1.270 ; count3[12] ; clk3                          ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 2.221      ;
; -1.268 ; count3[23] ; clk3                          ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 2.218      ;
; -1.267 ; count3[13] ; clk3                          ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 2.218      ;
; -1.241 ; count3[18] ; clk3                          ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 2.191      ;
; -1.234 ; count3[25] ; clk3                          ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 2.184      ;
; -1.234 ; count3[26] ; clk3                          ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 2.184      ;
; -1.232 ; count2[23] ; clk2                          ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 2.184      ;
; -1.225 ; count2[31] ; clk2                          ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 2.177      ;
; -1.224 ; count3[11] ; clk3                          ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 2.175      ;
; -1.222 ; count2[12] ; clk2                          ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 2.173      ;
; -1.216 ; count3[28] ; clk3                          ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 2.166      ;
; -1.215 ; count2[29] ; clk2                          ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 2.167      ;
; -1.214 ; count2[19] ; clk2                          ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 2.166      ;
; -1.203 ; count3[30] ; clk3                          ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 2.153      ;
; -1.195 ; count2[15] ; clk2                          ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 2.146      ;
; -1.191 ; count2[13] ; clk2                          ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 2.142      ;
; -1.189 ; count2[7]  ; clk2                          ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 2.140      ;
; -1.182 ; count3[1]  ; clk3                          ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 2.132      ;
; -1.182 ; count2[16] ; clk2                          ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 2.134      ;
; -1.179 ; count3[4]  ; clk3                          ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 2.130      ;
; -1.170 ; count2[27] ; clk2                          ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 2.122      ;
; -1.164 ; count3[6]  ; clk3                          ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 2.115      ;
; -1.164 ; count2[28] ; clk2                          ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 2.116      ;
; -1.163 ; count3[21] ; clk3                          ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 2.113      ;
; -1.158 ; count2[30] ; clk2                          ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 2.110      ;
; -1.155 ; count2[26] ; clk2                          ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 2.107      ;
; -1.151 ; count3[16] ; clk3                          ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 2.101      ;
; -1.140 ; count[0]   ; count4[31]                    ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 2.092      ;
; -1.139 ; count[0]   ; clk2                          ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 2.090      ;
; -1.136 ; count[0]   ; count4[30]                    ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 2.088      ;
; -1.135 ; count2[18] ; clk2                          ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 2.087      ;
; -1.135 ; count2[14] ; clk2                          ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 2.086      ;
; -1.131 ; count2[21] ; clk2                          ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 2.083      ;
; -1.131 ; count3[20] ; clk3                          ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 2.081      ;
; -1.131 ; count3[5]  ; clk3                          ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 2.082      ;
; -1.130 ; count2[11] ; clk2                          ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 2.081      ;
; -1.119 ; count2[10] ; clk2                          ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 2.070      ;
; -1.112 ; count3[10] ; clk3                          ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 2.063      ;
; -1.112 ; count3[14] ; clk3                          ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 2.063      ;
; -1.110 ; count3[3]  ; clk3                          ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 2.061      ;
; -1.101 ; count[20]  ; clk                           ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 2.053      ;
; -1.101 ; count2[6]  ; clk2                          ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 2.052      ;
; -1.098 ; count2[2]  ; clk2                          ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 2.049      ;
; -1.087 ; count3[22] ; clk3                          ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 2.037      ;
; -1.082 ; count4[2]  ; count4[31]                    ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 2.034      ;
; -1.081 ; count3[17] ; clk3                          ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 2.031      ;
; -1.077 ; count3[0]  ; clk3                          ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 2.027      ;
; -1.074 ; count3[24] ; clk3                          ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 2.024      ;
; -1.073 ; count2[24] ; clk2                          ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 2.025      ;
; -1.072 ; count[0]   ; count4[29]                    ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 2.024      ;
; -1.070 ; count2[4]  ; clk2                          ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 2.021      ;
; -1.068 ; count[0]   ; count4[28]                    ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 2.020      ;
; -1.067 ; count3[7]  ; clk3                          ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 2.018      ;
; -1.061 ; count3[8]  ; clk3                          ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 2.012      ;
; -1.053 ; count4[1]  ; count4[31]                    ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 2.005      ;
; -1.044 ; count2[20] ; clk2                          ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.996      ;
; -1.037 ; count[21]  ; clk                           ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.989      ;
; -1.035 ; count[19]  ; clk                           ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.987      ;
; -1.032 ; count[20]  ; sevenseg:sevenseg1|tmp_dig[1] ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.984      ;
; -1.029 ; count2[8]  ; clk2                          ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.980      ;
; -1.026 ; count[20]  ; count[16]                     ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.978      ;
; -1.026 ; count[23]  ; clk                           ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.978      ;
; -1.021 ; count2[25] ; clk2                          ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.973      ;
; -1.018 ; count3[31] ; clk3                          ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.968      ;
; -1.018 ; count4[2]  ; count4[30]                    ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.970      ;
; -1.017 ; count[17]  ; clk                           ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.967      ;
; -1.014 ; count4[2]  ; count4[29]                    ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.966      ;
; -1.009 ; count2[1]  ; clk2                          ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.960      ;
; -1.004 ; count[0]   ; count4[27]                    ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.956      ;
; -1.003 ; count[0]   ; count[31]                     ; clk_in       ; clk_in      ; 1.000        ; -0.038     ; 1.952      ;
; -1.000 ; count[0]   ; count4[26]                    ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.952      ;
; -0.997 ; count4[1]  ; count4[30]                    ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.949      ;
; -0.985 ; count[0]   ; count[16]                     ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.936      ;
; -0.985 ; count4[1]  ; count4[29]                    ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.937      ;
; -0.981 ; count2[9]  ; clk2                          ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.932      ;
; -0.976 ; count3[0]  ; count3[31]                    ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.927      ;
; -0.974 ; count2[17] ; clk2                          ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.926      ;
; -0.970 ; count[0]   ; count[17]                     ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.921      ;
; -0.969 ; count[18]  ; clk                           ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.921      ;
; -0.968 ; count4[3]  ; count4[31]                    ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.920      ;
; -0.968 ; count[21]  ; sevenseg:sevenseg1|tmp_dig[1] ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.920      ;
; -0.966 ; count[19]  ; sevenseg:sevenseg1|tmp_dig[1] ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.918      ;
; -0.962 ; count3[29] ; clk3                          ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.912      ;
; -0.962 ; count[21]  ; count[16]                     ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.914      ;
; -0.960 ; count[19]  ; count[16]                     ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.912      ;
; -0.957 ; count[23]  ; sevenseg:sevenseg1|tmp_dig[1] ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.909      ;
; -0.951 ; count[23]  ; count[16]                     ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.903      ;
; -0.950 ; count4[2]  ; count4[28]                    ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.902      ;
; -0.948 ; count[17]  ; sevenseg:sevenseg1|tmp_dig[1] ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.898      ;
; -0.946 ; count4[2]  ; count4[27]                    ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.898      ;
; -0.945 ; count[16]  ; clk                           ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.895      ;
; -0.942 ; count[17]  ; count[16]                     ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.892      ;
; -0.939 ; count[0]   ; count[30]                     ; clk_in       ; clk_in      ; 1.000        ; -0.038     ; 1.888      ;
+--------+------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk2'                                                                                                                                      ;
+--------+-------------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.402 ; fifo32to4:fifo32to4_1|State.nibble3             ; fifo32to4:fifo32to4_1|dataout_sig[0]   ; clk2         ; clk2        ; 1.000        ; -0.036     ; 1.353      ;
; -0.396 ; fifo32to4:fifo32to4_1|State.nibble8             ; fifo32to4:fifo32to4_1|dataout_sig[1]   ; clk2         ; clk2        ; 1.000        ; -0.036     ; 1.347      ;
; -0.393 ; fifo32to4:fifo32to4_1|State.nibble8             ; fifo32to4:fifo32to4_1|dataout_sig[3]   ; clk2         ; clk2        ; 1.000        ; -0.036     ; 1.344      ;
; -0.390 ; fifo32to4:fifo32to4_1|State.nibble1             ; fifo32to4:fifo32to4_1|dataout_sig[2]   ; clk2         ; clk2        ; 1.000        ; -0.036     ; 1.341      ;
; -0.384 ; fifo32to4:fifo32to4_1|State.nibble2             ; fifo32to4:fifo32to4_1|dataout_sig[0]   ; clk2         ; clk2        ; 1.000        ; -0.036     ; 1.335      ;
; -0.381 ; fifo32to4:fifo32to4_1|State.nibble3             ; fifo32to4:fifo32to4_1|dataout_sig[1]   ; clk2         ; clk2        ; 1.000        ; -0.036     ; 1.332      ;
; -0.381 ; fifo32to4:fifo32to4_1|State.nibble3             ; fifo32to4:fifo32to4_1|dataout_sig[3]   ; clk2         ; clk2        ; 1.000        ; -0.036     ; 1.332      ;
; -0.379 ; fifo32to4:fifo32to4_1|State.nibble8             ; fifo32to4:fifo32to4_1|dataout_sig[0]   ; clk2         ; clk2        ; 1.000        ; -0.036     ; 1.330      ;
; -0.379 ; fifo32to4:fifo32to4_1|State.nibble1             ; fifo32to4:fifo32to4_1|dataout_sig[1]   ; clk2         ; clk2        ; 1.000        ; -0.036     ; 1.330      ;
; -0.378 ; fifo32to4:fifo32to4_1|State.nibble8             ; fifo32to4:fifo32to4_1|dataout_sig[2]   ; clk2         ; clk2        ; 1.000        ; -0.036     ; 1.329      ;
; -0.374 ; fifo32to4:fifo32to4_1|State.nibble1             ; fifo32to4:fifo32to4_1|dataout_sig[0]   ; clk2         ; clk2        ; 1.000        ; -0.036     ; 1.325      ;
; -0.370 ; fifo32to4:fifo32to4_1|State.nibble3             ; fifo32to4:fifo32to4_1|dataout_sig[2]   ; clk2         ; clk2        ; 1.000        ; -0.036     ; 1.321      ;
; -0.369 ; validchecker:validchecker1|fifo32_4_writeen_sig ; fifo32to4:fifo32to4_1|DataIn32_sig[19] ; clk3         ; clk2        ; 1.000        ; -0.205     ; 1.151      ;
; -0.369 ; validchecker:validchecker1|fifo32_4_writeen_sig ; fifo32to4:fifo32to4_1|DataIn32_sig[23] ; clk3         ; clk2        ; 1.000        ; -0.205     ; 1.151      ;
; -0.369 ; validchecker:validchecker1|fifo32_4_writeen_sig ; fifo32to4:fifo32to4_1|DataIn32_sig[18] ; clk3         ; clk2        ; 1.000        ; -0.205     ; 1.151      ;
; -0.369 ; validchecker:validchecker1|fifo32_4_writeen_sig ; fifo32to4:fifo32to4_1|DataIn32_sig[22] ; clk3         ; clk2        ; 1.000        ; -0.205     ; 1.151      ;
; -0.369 ; validchecker:validchecker1|fifo32_4_writeen_sig ; fifo32to4:fifo32to4_1|DataIn32_sig[17] ; clk3         ; clk2        ; 1.000        ; -0.205     ; 1.151      ;
; -0.369 ; validchecker:validchecker1|fifo32_4_writeen_sig ; fifo32to4:fifo32to4_1|DataIn32_sig[21] ; clk3         ; clk2        ; 1.000        ; -0.205     ; 1.151      ;
; -0.369 ; validchecker:validchecker1|fifo32_4_writeen_sig ; fifo32to4:fifo32to4_1|DataIn32_sig[20] ; clk3         ; clk2        ; 1.000        ; -0.205     ; 1.151      ;
; -0.369 ; validchecker:validchecker1|fifo32_4_writeen_sig ; fifo32to4:fifo32to4_1|DataIn32_sig[16] ; clk3         ; clk2        ; 1.000        ; -0.205     ; 1.151      ;
; -0.367 ; fifo32to4:fifo32to4_1|State.nibble2             ; fifo32to4:fifo32to4_1|dataout_sig[2]   ; clk2         ; clk2        ; 1.000        ; -0.036     ; 1.318      ;
; -0.359 ; fifo32to4:fifo32to4_1|State.nibble7             ; fifo32to4:fifo32to4_1|dataout_sig[2]   ; clk2         ; clk2        ; 1.000        ; -0.036     ; 1.310      ;
; -0.357 ; fifo32to4:fifo32to4_1|State.nibble5             ; fifo32to4:fifo32to4_1|dataout_sig[2]   ; clk2         ; clk2        ; 1.000        ; -0.036     ; 1.308      ;
; -0.352 ; fifo32to4:fifo32to4_1|State.nibble2             ; fifo32to4:fifo32to4_1|dataout_sig[1]   ; clk2         ; clk2        ; 1.000        ; -0.036     ; 1.303      ;
; -0.344 ; fifo32to4:fifo32to4_1|State.nibble6             ; fifo32to4:fifo32to4_1|dataout_sig[2]   ; clk2         ; clk2        ; 1.000        ; -0.036     ; 1.295      ;
; -0.343 ; fifo32to4:fifo32to4_1|State.nibble5             ; fifo32to4:fifo32to4_1|dataout_sig[3]   ; clk2         ; clk2        ; 1.000        ; -0.036     ; 1.294      ;
; -0.342 ; fifo32to4:fifo32to4_1|State.nibble5             ; fifo32to4:fifo32to4_1|dataout_sig[1]   ; clk2         ; clk2        ; 1.000        ; -0.036     ; 1.293      ;
; -0.336 ; validchecker:validchecker1|fifo32_4_writeen_sig ; fifo32to4:fifo32to4_1|DataIn32_sig[7]  ; clk3         ; clk2        ; 1.000        ; -0.205     ; 1.118      ;
; -0.336 ; validchecker:validchecker1|fifo32_4_writeen_sig ; fifo32to4:fifo32to4_1|DataIn32_sig[3]  ; clk3         ; clk2        ; 1.000        ; -0.205     ; 1.118      ;
; -0.336 ; validchecker:validchecker1|fifo32_4_writeen_sig ; fifo32to4:fifo32to4_1|DataIn32_sig[6]  ; clk3         ; clk2        ; 1.000        ; -0.205     ; 1.118      ;
; -0.336 ; validchecker:validchecker1|fifo32_4_writeen_sig ; fifo32to4:fifo32to4_1|DataIn32_sig[2]  ; clk3         ; clk2        ; 1.000        ; -0.205     ; 1.118      ;
; -0.336 ; validchecker:validchecker1|fifo32_4_writeen_sig ; fifo32to4:fifo32to4_1|DataIn32_sig[5]  ; clk3         ; clk2        ; 1.000        ; -0.205     ; 1.118      ;
; -0.336 ; validchecker:validchecker1|fifo32_4_writeen_sig ; fifo32to4:fifo32to4_1|DataIn32_sig[1]  ; clk3         ; clk2        ; 1.000        ; -0.205     ; 1.118      ;
; -0.336 ; validchecker:validchecker1|fifo32_4_writeen_sig ; fifo32to4:fifo32to4_1|DataIn32_sig[0]  ; clk3         ; clk2        ; 1.000        ; -0.205     ; 1.118      ;
; -0.336 ; validchecker:validchecker1|fifo32_4_writeen_sig ; fifo32to4:fifo32to4_1|DataIn32_sig[4]  ; clk3         ; clk2        ; 1.000        ; -0.205     ; 1.118      ;
; -0.332 ; validchecker:validchecker1|fifo32_4_writeen_sig ; fifo32to4:fifo32to4_1|DataIn32_sig[27] ; clk3         ; clk2        ; 1.000        ; -0.206     ; 1.113      ;
; -0.332 ; validchecker:validchecker1|fifo32_4_writeen_sig ; fifo32to4:fifo32to4_1|DataIn32_sig[31] ; clk3         ; clk2        ; 1.000        ; -0.206     ; 1.113      ;
; -0.332 ; validchecker:validchecker1|fifo32_4_writeen_sig ; fifo32to4:fifo32to4_1|DataIn32_sig[26] ; clk3         ; clk2        ; 1.000        ; -0.206     ; 1.113      ;
; -0.332 ; validchecker:validchecker1|fifo32_4_writeen_sig ; fifo32to4:fifo32to4_1|DataIn32_sig[30] ; clk3         ; clk2        ; 1.000        ; -0.206     ; 1.113      ;
; -0.332 ; validchecker:validchecker1|fifo32_4_writeen_sig ; fifo32to4:fifo32to4_1|DataIn32_sig[25] ; clk3         ; clk2        ; 1.000        ; -0.206     ; 1.113      ;
; -0.332 ; validchecker:validchecker1|fifo32_4_writeen_sig ; fifo32to4:fifo32to4_1|DataIn32_sig[29] ; clk3         ; clk2        ; 1.000        ; -0.206     ; 1.113      ;
; -0.332 ; validchecker:validchecker1|fifo32_4_writeen_sig ; fifo32to4:fifo32to4_1|DataIn32_sig[28] ; clk3         ; clk2        ; 1.000        ; -0.206     ; 1.113      ;
; -0.332 ; validchecker:validchecker1|fifo32_4_writeen_sig ; fifo32to4:fifo32to4_1|DataIn32_sig[24] ; clk3         ; clk2        ; 1.000        ; -0.206     ; 1.113      ;
; -0.332 ; fifo32to4:fifo32to4_1|State.nibble6             ; fifo32to4:fifo32to4_1|dataout_sig[3]   ; clk2         ; clk2        ; 1.000        ; -0.036     ; 1.283      ;
; -0.328 ; fifo32to4:fifo32to4_1|State.nibble6             ; fifo32to4:fifo32to4_1|dataout_sig[1]   ; clk2         ; clk2        ; 1.000        ; -0.036     ; 1.279      ;
; -0.326 ; fifo32to4:fifo32to4_1|State.nextline            ; fifo32to4:fifo32to4_1|dataout_sig[0]   ; clk2         ; clk2        ; 1.000        ; -0.036     ; 1.277      ;
; -0.326 ; fifo32to4:fifo32to4_1|State.nextline            ; fifo32to4:fifo32to4_1|dataout_sig[1]   ; clk2         ; clk2        ; 1.000        ; -0.036     ; 1.277      ;
; -0.326 ; fifo32to4:fifo32to4_1|State.nextline            ; fifo32to4:fifo32to4_1|dataout_sig[2]   ; clk2         ; clk2        ; 1.000        ; -0.036     ; 1.277      ;
; -0.326 ; fifo32to4:fifo32to4_1|State.nextline            ; fifo32to4:fifo32to4_1|dataout_sig[3]   ; clk2         ; clk2        ; 1.000        ; -0.036     ; 1.277      ;
; -0.317 ; fifo32to4:fifo32to4_1|State.waitline            ; fifo32to4:fifo32to4_1|dataout_sig[0]   ; clk2         ; clk2        ; 1.000        ; -0.036     ; 1.268      ;
; -0.317 ; fifo32to4:fifo32to4_1|State.waitline            ; fifo32to4:fifo32to4_1|dataout_sig[1]   ; clk2         ; clk2        ; 1.000        ; -0.036     ; 1.268      ;
; -0.317 ; fifo32to4:fifo32to4_1|State.waitline            ; fifo32to4:fifo32to4_1|dataout_sig[2]   ; clk2         ; clk2        ; 1.000        ; -0.036     ; 1.268      ;
; -0.317 ; fifo32to4:fifo32to4_1|State.waitline            ; fifo32to4:fifo32to4_1|dataout_sig[3]   ; clk2         ; clk2        ; 1.000        ; -0.036     ; 1.268      ;
; -0.279 ; validchecker:validchecker1|nextwordreaden_sig   ; fifo32to4:fifo32to4_1|dataout_sig[3]   ; clk3         ; clk2        ; 1.000        ; -0.205     ; 1.061      ;
; -0.279 ; validchecker:validchecker1|nextwordreaden_sig   ; fifo32to4:fifo32to4_1|dataout_sig[2]   ; clk3         ; clk2        ; 1.000        ; -0.205     ; 1.061      ;
; -0.279 ; validchecker:validchecker1|nextwordreaden_sig   ; fifo32to4:fifo32to4_1|dataout_sig[1]   ; clk3         ; clk2        ; 1.000        ; -0.205     ; 1.061      ;
; -0.279 ; validchecker:validchecker1|nextwordreaden_sig   ; fifo32to4:fifo32to4_1|dataout_sig[0]   ; clk3         ; clk2        ; 1.000        ; -0.205     ; 1.061      ;
; -0.276 ; fifo32to4:fifo32to4_1|State.readWords           ; fifo32to4:fifo32to4_1|dataout_sig[0]   ; clk2         ; clk2        ; 1.000        ; -0.036     ; 1.227      ;
; -0.276 ; fifo32to4:fifo32to4_1|State.readWords           ; fifo32to4:fifo32to4_1|dataout_sig[1]   ; clk2         ; clk2        ; 1.000        ; -0.036     ; 1.227      ;
; -0.276 ; fifo32to4:fifo32to4_1|State.readWords           ; fifo32to4:fifo32to4_1|dataout_sig[2]   ; clk2         ; clk2        ; 1.000        ; -0.036     ; 1.227      ;
; -0.276 ; fifo32to4:fifo32to4_1|State.readWords           ; fifo32to4:fifo32to4_1|dataout_sig[3]   ; clk2         ; clk2        ; 1.000        ; -0.036     ; 1.227      ;
; -0.272 ; fifo32to4:fifo32to4_1|State.nibble5             ; fifo32to4:fifo32to4_1|dataout_sig[0]   ; clk2         ; clk2        ; 1.000        ; -0.036     ; 1.223      ;
; -0.256 ; validchecker:validchecker1|nextwordreaden_sig   ; fifo32to4:fifo32to4_1|State.waitline   ; clk3         ; clk2        ; 1.000        ; -0.205     ; 1.038      ;
; -0.256 ; validchecker:validchecker1|nextwordreaden_sig   ; fifo32to4:fifo32to4_1|State.nextline   ; clk3         ; clk2        ; 1.000        ; -0.205     ; 1.038      ;
; -0.256 ; validchecker:validchecker1|nextwordreaden_sig   ; fifo32to4:fifo32to4_1|State.nibble1    ; clk3         ; clk2        ; 1.000        ; -0.205     ; 1.038      ;
; -0.256 ; validchecker:validchecker1|nextwordreaden_sig   ; fifo32to4:fifo32to4_1|State.nibble2    ; clk3         ; clk2        ; 1.000        ; -0.205     ; 1.038      ;
; -0.256 ; validchecker:validchecker1|nextwordreaden_sig   ; fifo32to4:fifo32to4_1|State.nibble3    ; clk3         ; clk2        ; 1.000        ; -0.205     ; 1.038      ;
; -0.256 ; validchecker:validchecker1|nextwordreaden_sig   ; fifo32to4:fifo32to4_1|State.nibble4    ; clk3         ; clk2        ; 1.000        ; -0.205     ; 1.038      ;
; -0.256 ; validchecker:validchecker1|nextwordreaden_sig   ; fifo32to4:fifo32to4_1|State.nibble5    ; clk3         ; clk2        ; 1.000        ; -0.205     ; 1.038      ;
; -0.256 ; validchecker:validchecker1|nextwordreaden_sig   ; fifo32to4:fifo32to4_1|State.nibble6    ; clk3         ; clk2        ; 1.000        ; -0.205     ; 1.038      ;
; -0.256 ; validchecker:validchecker1|nextwordreaden_sig   ; fifo32to4:fifo32to4_1|State.nibble7    ; clk3         ; clk2        ; 1.000        ; -0.205     ; 1.038      ;
; -0.247 ; fifo32to4:fifo32to4_1|State.nibble6             ; fifo32to4:fifo32to4_1|dataout_sig[0]   ; clk2         ; clk2        ; 1.000        ; -0.036     ; 1.198      ;
; -0.245 ; fifo32to4:fifo32to4_1|State.nibble7             ; fifo32to4:fifo32to4_1|dataout_sig[1]   ; clk2         ; clk2        ; 1.000        ; -0.036     ; 1.196      ;
; -0.244 ; fifo32to4:fifo32to4_1|State.nibble7             ; fifo32to4:fifo32to4_1|dataout_sig[3]   ; clk2         ; clk2        ; 1.000        ; -0.036     ; 1.195      ;
; -0.238 ; fifo32to4:fifo32to4_1|State.nibble7             ; fifo32to4:fifo32to4_1|dataout_sig[0]   ; clk2         ; clk2        ; 1.000        ; -0.036     ; 1.189      ;
; -0.229 ; fifo32to4:fifo32to4_1|State.readWords           ; fifo32to4:fifo32to4_1|DataIn32_sig[19] ; clk2         ; clk2        ; 1.000        ; -0.036     ; 1.180      ;
; -0.229 ; fifo32to4:fifo32to4_1|State.readWords           ; fifo32to4:fifo32to4_1|DataIn32_sig[23] ; clk2         ; clk2        ; 1.000        ; -0.036     ; 1.180      ;
; -0.229 ; fifo32to4:fifo32to4_1|State.readWords           ; fifo32to4:fifo32to4_1|DataIn32_sig[18] ; clk2         ; clk2        ; 1.000        ; -0.036     ; 1.180      ;
; -0.229 ; fifo32to4:fifo32to4_1|State.readWords           ; fifo32to4:fifo32to4_1|DataIn32_sig[22] ; clk2         ; clk2        ; 1.000        ; -0.036     ; 1.180      ;
; -0.229 ; fifo32to4:fifo32to4_1|State.readWords           ; fifo32to4:fifo32to4_1|DataIn32_sig[17] ; clk2         ; clk2        ; 1.000        ; -0.036     ; 1.180      ;
; -0.229 ; fifo32to4:fifo32to4_1|State.readWords           ; fifo32to4:fifo32to4_1|DataIn32_sig[21] ; clk2         ; clk2        ; 1.000        ; -0.036     ; 1.180      ;
; -0.229 ; fifo32to4:fifo32to4_1|State.readWords           ; fifo32to4:fifo32to4_1|DataIn32_sig[20] ; clk2         ; clk2        ; 1.000        ; -0.036     ; 1.180      ;
; -0.229 ; fifo32to4:fifo32to4_1|State.readWords           ; fifo32to4:fifo32to4_1|DataIn32_sig[16] ; clk2         ; clk2        ; 1.000        ; -0.036     ; 1.180      ;
; -0.228 ; fifo32to4:fifo32to4_1|State.nibble4             ; fifo32to4:fifo32to4_1|dataout_sig[0]   ; clk2         ; clk2        ; 1.000        ; -0.036     ; 1.179      ;
; -0.223 ; fifo32to4:fifo32to4_1|State.nibble1             ; fifo32to4:fifo32to4_1|dataout_sig[3]   ; clk2         ; clk2        ; 1.000        ; -0.036     ; 1.174      ;
; -0.223 ; fifo32to4:fifo32to4_1|State.nibble4             ; fifo32to4:fifo32to4_1|dataout_sig[3]   ; clk2         ; clk2        ; 1.000        ; -0.036     ; 1.174      ;
; -0.221 ; fifo32to4:fifo32to4_1|State.nibble4             ; fifo32to4:fifo32to4_1|dataout_sig[1]   ; clk2         ; clk2        ; 1.000        ; -0.036     ; 1.172      ;
; -0.218 ; fifo32to4:fifo32to4_1|State.nibble4             ; fifo32to4:fifo32to4_1|dataout_sig[2]   ; clk2         ; clk2        ; 1.000        ; -0.036     ; 1.169      ;
; -0.216 ; fifo32to4:fifo32to4_1|DataIn32_sig[22]          ; fifo32to4:fifo32to4_1|dataout_sig[2]   ; clk2         ; clk2        ; 1.000        ; -0.036     ; 1.167      ;
; -0.207 ; fifo32to4:fifo32to4_1|State.readWords           ; fifo32to4:fifo32to4_1|DataIn32_sig[7]  ; clk2         ; clk2        ; 1.000        ; -0.036     ; 1.158      ;
; -0.207 ; fifo32to4:fifo32to4_1|State.readWords           ; fifo32to4:fifo32to4_1|DataIn32_sig[3]  ; clk2         ; clk2        ; 1.000        ; -0.036     ; 1.158      ;
; -0.207 ; fifo32to4:fifo32to4_1|State.readWords           ; fifo32to4:fifo32to4_1|DataIn32_sig[6]  ; clk2         ; clk2        ; 1.000        ; -0.036     ; 1.158      ;
; -0.207 ; fifo32to4:fifo32to4_1|State.readWords           ; fifo32to4:fifo32to4_1|DataIn32_sig[2]  ; clk2         ; clk2        ; 1.000        ; -0.036     ; 1.158      ;
; -0.207 ; fifo32to4:fifo32to4_1|State.readWords           ; fifo32to4:fifo32to4_1|DataIn32_sig[5]  ; clk2         ; clk2        ; 1.000        ; -0.036     ; 1.158      ;
; -0.207 ; fifo32to4:fifo32to4_1|State.readWords           ; fifo32to4:fifo32to4_1|DataIn32_sig[1]  ; clk2         ; clk2        ; 1.000        ; -0.036     ; 1.158      ;
; -0.207 ; fifo32to4:fifo32to4_1|State.readWords           ; fifo32to4:fifo32to4_1|DataIn32_sig[0]  ; clk2         ; clk2        ; 1.000        ; -0.036     ; 1.158      ;
; -0.207 ; fifo32to4:fifo32to4_1|State.readWords           ; fifo32to4:fifo32to4_1|DataIn32_sig[4]  ; clk2         ; clk2        ; 1.000        ; -0.036     ; 1.158      ;
; -0.204 ; fifo32to4:fifo32to4_1|State.readWords           ; fifo32to4:fifo32to4_1|DataIn32_sig[27] ; clk2         ; clk2        ; 1.000        ; -0.037     ; 1.154      ;
; -0.204 ; fifo32to4:fifo32to4_1|State.readWords           ; fifo32to4:fifo32to4_1|DataIn32_sig[31] ; clk2         ; clk2        ; 1.000        ; -0.037     ; 1.154      ;
; -0.204 ; fifo32to4:fifo32to4_1|State.readWords           ; fifo32to4:fifo32to4_1|DataIn32_sig[26] ; clk2         ; clk2        ; 1.000        ; -0.037     ; 1.154      ;
+--------+-------------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk3'                                                                                                                              ;
+--------+--------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.269 ; UART_TX:tx1|r_TX_Data[1]             ; UART_TX:tx1|o_TX_Serial                   ; clk3         ; clk3        ; 1.000        ; -0.036     ; 1.220      ;
; -0.266 ; UART_TX:tx1|r_TX_Data[6]             ; UART_TX:tx1|o_TX_Serial                   ; clk3         ; clk3        ; 1.000        ; -0.036     ; 1.217      ;
; -0.259 ; UART_TX:tx1|r_Clk_Count[3]           ; UART_TX:tx1|r_SM_Main.s_TX_Stop_Bit       ; clk3         ; clk3        ; 1.000        ; -0.037     ; 1.209      ;
; -0.257 ; UART_TX:tx1|r_Clk_Count[3]           ; UART_TX:tx1|r_SM_Main.s_TX_Data_Bits      ; clk3         ; clk3        ; 1.000        ; -0.037     ; 1.207      ;
; -0.256 ; UART_TX:tx1|r_Clk_Count[4]           ; UART_TX:tx1|r_SM_Main.s_TX_Stop_Bit       ; clk3         ; clk3        ; 1.000        ; -0.037     ; 1.206      ;
; -0.255 ; UART_TX:tx1|r_Clk_Count[3]           ; UART_TX:tx1|r_Bit_Index[1]                ; clk3         ; clk3        ; 1.000        ; -0.037     ; 1.205      ;
; -0.254 ; UART_TX:tx1|r_Clk_Count[4]           ; UART_TX:tx1|r_SM_Main.s_TX_Data_Bits      ; clk3         ; clk3        ; 1.000        ; -0.037     ; 1.204      ;
; -0.254 ; UART_TX:tx1|r_Clk_Count[4]           ; UART_TX:tx1|r_Bit_Index[1]                ; clk3         ; clk3        ; 1.000        ; -0.037     ; 1.204      ;
; -0.244 ; UART_TX:tx1|r_Clk_Count[3]           ; UART_TX:tx1|r_TX_Done                     ; clk3         ; clk3        ; 1.000        ; -0.037     ; 1.194      ;
; -0.243 ; UART_TX:tx1|r_Clk_Count[4]           ; UART_TX:tx1|r_TX_Done                     ; clk3         ; clk3        ; 1.000        ; -0.037     ; 1.193      ;
; -0.217 ; UART_TX:tx1|r_TX_Data[0]             ; UART_TX:tx1|o_TX_Serial                   ; clk3         ; clk3        ; 1.000        ; -0.036     ; 1.168      ;
; -0.216 ; UART_TX:tx1|r_Clk_Count[3]           ; UART_TX:tx1|r_Clk_Count[7]                ; clk3         ; clk3        ; 1.000        ; -0.037     ; 1.166      ;
; -0.216 ; UART_TX:tx1|r_Clk_Count[3]           ; UART_TX:tx1|r_Clk_Count[5]                ; clk3         ; clk3        ; 1.000        ; -0.037     ; 1.166      ;
; -0.216 ; UART_TX:tx1|r_Clk_Count[3]           ; UART_TX:tx1|r_Clk_Count[0]                ; clk3         ; clk3        ; 1.000        ; -0.037     ; 1.166      ;
; -0.216 ; UART_TX:tx1|r_Clk_Count[3]           ; UART_TX:tx1|r_Clk_Count[1]                ; clk3         ; clk3        ; 1.000        ; -0.037     ; 1.166      ;
; -0.216 ; UART_TX:tx1|r_Clk_Count[3]           ; UART_TX:tx1|r_Clk_Count[2]                ; clk3         ; clk3        ; 1.000        ; -0.037     ; 1.166      ;
; -0.216 ; UART_TX:tx1|r_Clk_Count[3]           ; UART_TX:tx1|r_Clk_Count[3]                ; clk3         ; clk3        ; 1.000        ; -0.037     ; 1.166      ;
; -0.216 ; UART_TX:tx1|r_Clk_Count[3]           ; UART_TX:tx1|r_Clk_Count[4]                ; clk3         ; clk3        ; 1.000        ; -0.037     ; 1.166      ;
; -0.216 ; UART_TX:tx1|r_Clk_Count[3]           ; UART_TX:tx1|r_Clk_Count[6]                ; clk3         ; clk3        ; 1.000        ; -0.037     ; 1.166      ;
; -0.213 ; UART_TX:tx1|r_Clk_Count[4]           ; UART_TX:tx1|r_Clk_Count[7]                ; clk3         ; clk3        ; 1.000        ; -0.037     ; 1.163      ;
; -0.213 ; UART_TX:tx1|r_Clk_Count[4]           ; UART_TX:tx1|r_Clk_Count[5]                ; clk3         ; clk3        ; 1.000        ; -0.037     ; 1.163      ;
; -0.213 ; UART_TX:tx1|r_Clk_Count[4]           ; UART_TX:tx1|r_Clk_Count[0]                ; clk3         ; clk3        ; 1.000        ; -0.037     ; 1.163      ;
; -0.213 ; UART_TX:tx1|r_Clk_Count[4]           ; UART_TX:tx1|r_Clk_Count[1]                ; clk3         ; clk3        ; 1.000        ; -0.037     ; 1.163      ;
; -0.213 ; UART_TX:tx1|r_Clk_Count[4]           ; UART_TX:tx1|r_Clk_Count[2]                ; clk3         ; clk3        ; 1.000        ; -0.037     ; 1.163      ;
; -0.213 ; UART_TX:tx1|r_Clk_Count[4]           ; UART_TX:tx1|r_Clk_Count[3]                ; clk3         ; clk3        ; 1.000        ; -0.037     ; 1.163      ;
; -0.213 ; UART_TX:tx1|r_Clk_Count[4]           ; UART_TX:tx1|r_Clk_Count[4]                ; clk3         ; clk3        ; 1.000        ; -0.037     ; 1.163      ;
; -0.213 ; UART_TX:tx1|r_Clk_Count[4]           ; UART_TX:tx1|r_Clk_Count[6]                ; clk3         ; clk3        ; 1.000        ; -0.037     ; 1.163      ;
; -0.189 ; UART_TX:tx1|r_TX_Data[3]             ; UART_TX:tx1|o_TX_Serial                   ; clk3         ; clk3        ; 1.000        ; -0.036     ; 1.140      ;
; -0.187 ; UART_TX:tx1|o_TX_Active              ; validchecker:validchecker1|State.waitnext ; clk3         ; clk3        ; 1.000        ; -0.037     ; 1.137      ;
; -0.183 ; UART_TX:tx1|r_TX_Data[2]             ; UART_TX:tx1|o_TX_Serial                   ; clk3         ; clk3        ; 1.000        ; -0.036     ; 1.134      ;
; -0.183 ; UART_TX:tx1|r_TX_Data[4]             ; UART_TX:tx1|o_TX_Serial                   ; clk3         ; clk3        ; 1.000        ; -0.036     ; 1.134      ;
; -0.160 ; UART_TX:tx1|r_Clk_Count[6]           ; UART_TX:tx1|r_Bit_Index[1]                ; clk3         ; clk3        ; 1.000        ; -0.037     ; 1.110      ;
; -0.149 ; UART_TX:tx1|r_Clk_Count[6]           ; UART_TX:tx1|r_TX_Done                     ; clk3         ; clk3        ; 1.000        ; -0.037     ; 1.099      ;
; -0.146 ; UART_TX:tx1|r_Clk_Count[6]           ; UART_TX:tx1|r_SM_Main.s_TX_Stop_Bit       ; clk3         ; clk3        ; 1.000        ; -0.037     ; 1.096      ;
; -0.144 ; UART_TX:tx1|r_Clk_Count[6]           ; UART_TX:tx1|r_SM_Main.s_TX_Data_Bits      ; clk3         ; clk3        ; 1.000        ; -0.037     ; 1.094      ;
; -0.139 ; UART_TX:tx1|r_Bit_Index[1]           ; UART_TX:tx1|o_TX_Serial                   ; clk3         ; clk3        ; 1.000        ; -0.036     ; 1.090      ;
; -0.128 ; UART_TX:tx1|r_Clk_Count[3]           ; UART_TX:tx1|r_SM_Main.s_TX_Start_Bit      ; clk3         ; clk3        ; 1.000        ; -0.037     ; 1.078      ;
; -0.127 ; UART_TX:tx1|r_Clk_Count[4]           ; UART_TX:tx1|r_SM_Main.s_TX_Start_Bit      ; clk3         ; clk3        ; 1.000        ; -0.037     ; 1.077      ;
; -0.124 ; UART_TX:tx1|r_Bit_Index[0]           ; UART_TX:tx1|o_TX_Serial                   ; clk3         ; clk3        ; 1.000        ; -0.036     ; 1.075      ;
; -0.122 ; UART_TX:tx1|r_SM_Main.s_TX_Data_Bits ; UART_TX:tx1|o_TX_Active                   ; clk3         ; clk3        ; 1.000        ; -0.036     ; 1.073      ;
; -0.121 ; UART_TX:tx1|r_SM_Main.s_Idle         ; UART_TX:tx1|r_Bit_Index[2]                ; clk3         ; clk3        ; 1.000        ; -0.036     ; 1.072      ;
; -0.115 ; UART_TX:tx1|r_SM_Main.s_Idle         ; UART_TX:tx1|r_Bit_Index[1]                ; clk3         ; clk3        ; 1.000        ; -0.036     ; 1.066      ;
; -0.106 ; UART_TX:tx1|r_Clk_Count[6]           ; UART_TX:tx1|r_Clk_Count[7]                ; clk3         ; clk3        ; 1.000        ; -0.037     ; 1.056      ;
; -0.106 ; UART_TX:tx1|r_Clk_Count[6]           ; UART_TX:tx1|r_Clk_Count[5]                ; clk3         ; clk3        ; 1.000        ; -0.037     ; 1.056      ;
; -0.106 ; UART_TX:tx1|r_Clk_Count[6]           ; UART_TX:tx1|r_Clk_Count[0]                ; clk3         ; clk3        ; 1.000        ; -0.037     ; 1.056      ;
; -0.106 ; UART_TX:tx1|r_Clk_Count[6]           ; UART_TX:tx1|r_Clk_Count[1]                ; clk3         ; clk3        ; 1.000        ; -0.037     ; 1.056      ;
; -0.106 ; UART_TX:tx1|r_Clk_Count[6]           ; UART_TX:tx1|r_Clk_Count[2]                ; clk3         ; clk3        ; 1.000        ; -0.037     ; 1.056      ;
; -0.106 ; UART_TX:tx1|r_Clk_Count[6]           ; UART_TX:tx1|r_Clk_Count[3]                ; clk3         ; clk3        ; 1.000        ; -0.037     ; 1.056      ;
; -0.106 ; UART_TX:tx1|r_Clk_Count[6]           ; UART_TX:tx1|r_Clk_Count[4]                ; clk3         ; clk3        ; 1.000        ; -0.037     ; 1.056      ;
; -0.106 ; UART_TX:tx1|r_Clk_Count[6]           ; UART_TX:tx1|r_Clk_Count[6]                ; clk3         ; clk3        ; 1.000        ; -0.037     ; 1.056      ;
; -0.103 ; UART_TX:tx1|r_Clk_Count[5]           ; UART_TX:tx1|r_Bit_Index[1]                ; clk3         ; clk3        ; 1.000        ; -0.037     ; 1.053      ;
; -0.096 ; UART_TX:tx1|r_Clk_Count[5]           ; UART_TX:tx1|r_SM_Main.s_TX_Stop_Bit       ; clk3         ; clk3        ; 1.000        ; -0.037     ; 1.046      ;
; -0.094 ; UART_TX:tx1|r_Clk_Count[5]           ; UART_TX:tx1|r_SM_Main.s_TX_Data_Bits      ; clk3         ; clk3        ; 1.000        ; -0.037     ; 1.044      ;
; -0.092 ; UART_TX:tx1|r_Clk_Count[5]           ; UART_TX:tx1|r_TX_Done                     ; clk3         ; clk3        ; 1.000        ; -0.037     ; 1.042      ;
; -0.091 ; UART_TX:tx1|r_Clk_Count[7]           ; UART_TX:tx1|r_TX_Done                     ; clk3         ; clk3        ; 1.000        ; -0.037     ; 1.041      ;
; -0.086 ; UART_TX:tx1|r_Clk_Count[3]           ; UART_TX:tx1|r_Bit_Index[0]                ; clk3         ; clk3        ; 1.000        ; -0.037     ; 1.036      ;
; -0.086 ; UART_TX:tx1|r_Clk_Count[3]           ; UART_TX:tx1|r_Bit_Index[2]                ; clk3         ; clk3        ; 1.000        ; -0.037     ; 1.036      ;
; -0.083 ; UART_TX:tx1|r_Clk_Count[4]           ; UART_TX:tx1|r_Bit_Index[0]                ; clk3         ; clk3        ; 1.000        ; -0.037     ; 1.033      ;
; -0.083 ; UART_TX:tx1|r_Clk_Count[4]           ; UART_TX:tx1|r_Bit_Index[2]                ; clk3         ; clk3        ; 1.000        ; -0.037     ; 1.033      ;
; -0.073 ; UART_TX:tx1|r_SM_Main.s_Idle         ; UART_TX:tx1|r_Clk_Count[7]                ; clk3         ; clk3        ; 1.000        ; -0.036     ; 1.024      ;
; -0.073 ; UART_TX:tx1|r_SM_Main.s_Idle         ; UART_TX:tx1|r_Clk_Count[5]                ; clk3         ; clk3        ; 1.000        ; -0.036     ; 1.024      ;
; -0.073 ; UART_TX:tx1|r_SM_Main.s_Idle         ; UART_TX:tx1|r_Clk_Count[0]                ; clk3         ; clk3        ; 1.000        ; -0.036     ; 1.024      ;
; -0.073 ; UART_TX:tx1|r_SM_Main.s_Idle         ; UART_TX:tx1|r_Clk_Count[1]                ; clk3         ; clk3        ; 1.000        ; -0.036     ; 1.024      ;
; -0.073 ; UART_TX:tx1|r_SM_Main.s_Idle         ; UART_TX:tx1|r_Clk_Count[2]                ; clk3         ; clk3        ; 1.000        ; -0.036     ; 1.024      ;
; -0.073 ; UART_TX:tx1|r_SM_Main.s_Idle         ; UART_TX:tx1|r_Clk_Count[3]                ; clk3         ; clk3        ; 1.000        ; -0.036     ; 1.024      ;
; -0.073 ; UART_TX:tx1|r_SM_Main.s_Idle         ; UART_TX:tx1|r_Clk_Count[4]                ; clk3         ; clk3        ; 1.000        ; -0.036     ; 1.024      ;
; -0.073 ; UART_TX:tx1|r_SM_Main.s_Idle         ; UART_TX:tx1|r_Clk_Count[6]                ; clk3         ; clk3        ; 1.000        ; -0.036     ; 1.024      ;
; -0.059 ; UART_TX:tx1|r_SM_Main.s_Idle         ; UART_TX:tx1|o_TX_Serial                   ; clk3         ; clk3        ; 1.000        ; -0.036     ; 1.010      ;
; -0.057 ; UART_TX:tx1|o_TX_Active              ; validchecker:validchecker1|read_State     ; clk3         ; clk3        ; 1.000        ; -0.037     ; 1.007      ;
; -0.057 ; UART_TX:tx1|r_Clk_Count[7]           ; UART_TX:tx1|r_SM_Main.s_TX_Stop_Bit       ; clk3         ; clk3        ; 1.000        ; -0.037     ; 1.007      ;
; -0.055 ; UART_TX:tx1|r_Clk_Count[7]           ; UART_TX:tx1|r_SM_Main.s_TX_Data_Bits      ; clk3         ; clk3        ; 1.000        ; -0.037     ; 1.005      ;
; -0.053 ; UART_TX:tx1|r_Clk_Count[5]           ; UART_TX:tx1|r_Clk_Count[7]                ; clk3         ; clk3        ; 1.000        ; -0.037     ; 1.003      ;
; -0.053 ; UART_TX:tx1|r_Clk_Count[5]           ; UART_TX:tx1|r_Clk_Count[5]                ; clk3         ; clk3        ; 1.000        ; -0.037     ; 1.003      ;
; -0.053 ; UART_TX:tx1|r_Clk_Count[5]           ; UART_TX:tx1|r_Clk_Count[0]                ; clk3         ; clk3        ; 1.000        ; -0.037     ; 1.003      ;
; -0.053 ; UART_TX:tx1|r_Clk_Count[5]           ; UART_TX:tx1|r_Clk_Count[1]                ; clk3         ; clk3        ; 1.000        ; -0.037     ; 1.003      ;
; -0.053 ; UART_TX:tx1|r_Clk_Count[5]           ; UART_TX:tx1|r_Clk_Count[2]                ; clk3         ; clk3        ; 1.000        ; -0.037     ; 1.003      ;
; -0.053 ; UART_TX:tx1|r_Clk_Count[5]           ; UART_TX:tx1|r_Clk_Count[3]                ; clk3         ; clk3        ; 1.000        ; -0.037     ; 1.003      ;
; -0.053 ; UART_TX:tx1|r_Clk_Count[5]           ; UART_TX:tx1|r_Clk_Count[4]                ; clk3         ; clk3        ; 1.000        ; -0.037     ; 1.003      ;
; -0.053 ; UART_TX:tx1|r_Clk_Count[5]           ; UART_TX:tx1|r_Clk_Count[6]                ; clk3         ; clk3        ; 1.000        ; -0.037     ; 1.003      ;
; -0.049 ; UART_TX:tx1|r_SM_Main.s_TX_Stop_Bit  ; UART_TX:tx1|r_TX_Done                     ; clk3         ; clk3        ; 1.000        ; -0.036     ; 1.000      ;
; -0.033 ; UART_TX:tx1|r_Clk_Count[6]           ; UART_TX:tx1|r_SM_Main.s_TX_Start_Bit      ; clk3         ; clk3        ; 1.000        ; -0.037     ; 0.983      ;
; -0.022 ; UART_TX:tx1|o_TX_Serial              ; UART_TX:tx1|o_TX_Serial                   ; clk3         ; clk3        ; 1.000        ; -0.036     ; 0.973      ;
; -0.014 ; UART_TX:tx1|r_Clk_Count[1]           ; UART_TX:tx1|r_Clk_Count[7]                ; clk3         ; clk3        ; 1.000        ; -0.037     ; 0.964      ;
; -0.010 ; UART_TX:tx1|r_Clk_Count[1]           ; UART_TX:tx1|r_Clk_Count[6]                ; clk3         ; clk3        ; 1.000        ; -0.037     ; 0.960      ;
; -0.003 ; UART_TX:tx1|r_SM_Main.s_TX_Data_Bits ; UART_TX:tx1|r_Bit_Index[1]                ; clk3         ; clk3        ; 1.000        ; -0.036     ; 0.954      ;
; 0.001  ; UART_TX:tx1|r_Clk_Count[0]           ; UART_TX:tx1|r_Clk_Count[7]                ; clk3         ; clk3        ; 1.000        ; -0.037     ; 0.949      ;
; 0.004  ; UART_TX:tx1|r_Clk_Count[7]           ; UART_TX:tx1|r_Bit_Index[1]                ; clk3         ; clk3        ; 1.000        ; -0.037     ; 0.946      ;
; 0.006  ; UART_TX:tx1|r_SM_Main.s_Cleanup      ; UART_TX:tx1|r_SM_Main.s_Idle              ; clk3         ; clk3        ; 1.000        ; -0.037     ; 0.944      ;
; 0.011  ; UART_TX:tx1|r_Clk_Count[6]           ; UART_TX:tx1|r_Bit_Index[0]                ; clk3         ; clk3        ; 1.000        ; -0.037     ; 0.939      ;
; 0.020  ; UART_TX:tx1|r_SM_Main.s_Idle         ; UART_TX:tx1|r_Bit_Index[0]                ; clk3         ; clk3        ; 1.000        ; -0.036     ; 0.931      ;
; 0.021  ; UART_TX:tx1|r_SM_Main.s_TX_Data_Bits ; UART_TX:tx1|r_Bit_Index[2]                ; clk3         ; clk3        ; 1.000        ; -0.036     ; 0.930      ;
; 0.024  ; UART_TX:tx1|r_Clk_Count[5]           ; UART_TX:tx1|r_SM_Main.s_TX_Start_Bit      ; clk3         ; clk3        ; 1.000        ; -0.037     ; 0.926      ;
; 0.027  ; UART_TX:tx1|r_Clk_Count[6]           ; UART_TX:tx1|r_Bit_Index[2]                ; clk3         ; clk3        ; 1.000        ; -0.037     ; 0.923      ;
; 0.033  ; UART_TX:tx1|r_Bit_Index[0]           ; UART_TX:tx1|r_SM_Main.s_TX_Stop_Bit       ; clk3         ; clk3        ; 1.000        ; -0.036     ; 0.918      ;
; 0.035  ; UART_TX:tx1|r_SM_Main.s_Idle         ; UART_TX:tx1|r_TX_Data[0]                  ; clk3         ; clk3        ; 1.000        ; -0.036     ; 0.916      ;
; 0.035  ; UART_TX:tx1|r_SM_Main.s_Idle         ; UART_TX:tx1|r_TX_Data[1]                  ; clk3         ; clk3        ; 1.000        ; -0.036     ; 0.916      ;
; 0.035  ; UART_TX:tx1|r_SM_Main.s_Idle         ; UART_TX:tx1|r_TX_Data[3]                  ; clk3         ; clk3        ; 1.000        ; -0.036     ; 0.916      ;
; 0.035  ; UART_TX:tx1|r_SM_Main.s_Idle         ; UART_TX:tx1|r_TX_Data[2]                  ; clk3         ; clk3        ; 1.000        ; -0.036     ; 0.916      ;
; 0.035  ; UART_TX:tx1|r_SM_Main.s_Idle         ; UART_TX:tx1|r_TX_Data[4]                  ; clk3         ; clk3        ; 1.000        ; -0.036     ; 0.916      ;
; 0.035  ; UART_TX:tx1|r_SM_Main.s_Idle         ; UART_TX:tx1|r_TX_Data[6]                  ; clk3         ; clk3        ; 1.000        ; -0.036     ; 0.916      ;
+--------+--------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_in'                                                                                                                                 ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.185 ; sevenseg:sevenseg1|tmp_dig[0]             ; sevenseg:sevenseg1|tmp_dig[0]             ; clk_in       ; clk_in      ; 0.000        ; 0.045      ; 0.314      ;
; 0.186 ; sevenseg:sevenseg1|tmp_dig[1]             ; sevenseg:sevenseg1|tmp_dig[1]             ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; Debounce_Switch:Debounce_Inst|r_State     ; Debounce_Switch:Debounce_Inst|r_State     ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.307      ;
; 0.198 ; Debounce_Switch:Debounce_Inst|r_Count[19] ; Debounce_Switch:Debounce_Inst|r_Count[19] ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.318      ;
; 0.201 ; clk4                                      ; clk4                                      ; clk_in       ; clk_in      ; 0.000        ; 0.022      ; 0.307      ;
; 0.291 ; Debounce_Switch:Debounce_Inst|r_Count[1]  ; Debounce_Switch:Debounce_Inst|r_Count[1]  ; clk_in       ; clk_in      ; 0.000        ; 0.044      ; 0.419      ;
; 0.297 ; Debounce_Switch:Debounce_Inst|r_Count[11] ; Debounce_Switch:Debounce_Inst|r_Count[11] ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.417      ;
; 0.298 ; Debounce_Switch:Debounce_Inst|r_Count[5]  ; Debounce_Switch:Debounce_Inst|r_Count[5]  ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; Debounce_Switch:Debounce_Inst|r_Count[10] ; Debounce_Switch:Debounce_Inst|r_Count[10] ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; Debounce_Switch:Debounce_Inst|r_Count[13] ; Debounce_Switch:Debounce_Inst|r_Count[13] ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.418      ;
; 0.299 ; Debounce_Switch:Debounce_Inst|r_Count[3]  ; Debounce_Switch:Debounce_Inst|r_Count[3]  ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.419      ;
; 0.300 ; Debounce_Switch:Debounce_Inst|r_Count[4]  ; Debounce_Switch:Debounce_Inst|r_Count[4]  ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; Debounce_Switch:Debounce_Inst|r_Count[0]  ; Debounce_Switch:Debounce_Inst|r_Count[0]  ; clk_in       ; clk_in      ; 0.000        ; 0.044      ; 0.428      ;
; 0.300 ; Debounce_Switch:Debounce_Inst|r_Count[9]  ; Debounce_Switch:Debounce_Inst|r_Count[9]  ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; Debounce_Switch:Debounce_Inst|r_Count[12] ; Debounce_Switch:Debounce_Inst|r_Count[12] ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; Debounce_Switch:Debounce_Inst|r_Count[18] ; Debounce_Switch:Debounce_Inst|r_Count[18] ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; Debounce_Switch:Debounce_Inst|r_Count[16] ; Debounce_Switch:Debounce_Inst|r_Count[16] ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; Debounce_Switch:Debounce_Inst|r_Count[17] ; Debounce_Switch:Debounce_Inst|r_Count[17] ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.420      ;
; 0.303 ; count2[15]                                ; count2[15]                                ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; count2[6]                                 ; count2[6]                                 ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; count4[15]                                ; count4[15]                                ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; count3[15]                                ; count3[15]                                ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.423      ;
; 0.303 ; count[31]                                 ; count[31]                                 ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; count[13]                                 ; count[13]                                 ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; count[5]                                  ; count[5]                                  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; count[3]                                  ; count[3]                                  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.424      ;
; 0.304 ; clk                                       ; clk                                       ; clk          ; clk_in      ; 0.000        ; 1.189      ; 1.712      ;
; 0.304 ; count2[31]                                ; count2[31]                                ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; count2[22]                                ; count2[22]                                ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; count2[16]                                ; count2[16]                                ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; count2[14]                                ; count2[14]                                ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; count2[13]                                ; count2[13]                                ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; count2[8]                                 ; count2[8]                                 ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; count2[5]                                 ; count2[5]                                 ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; count2[3]                                 ; count2[3]                                 ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; count2[2]                                 ; count2[2]                                 ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; count4[13]                                ; count4[13]                                ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; count4[5]                                 ; count4[5]                                 ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; count3[31]                                ; count3[31]                                ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; count3[13]                                ; count3[13]                                ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; count3[5]                                 ; count3[5]                                 ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; count3[3]                                 ; count3[3]                                 ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; count[29]                                 ; count[29]                                 ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; count[27]                                 ; count[27]                                 ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; count[21]                                 ; count[21]                                 ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; count[19]                                 ; count[19]                                 ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; count[11]                                 ; count[11]                                 ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; count[6]                                  ; count[6]                                  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; count[1]                                  ; count[1]                                  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; count2[30]                                ; count2[30]                                ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; count2[29]                                ; count2[29]                                ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; count2[27]                                ; count2[27]                                ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; count2[24]                                ; count2[24]                                ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; count2[21]                                ; count2[21]                                ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; count2[20]                                ; count2[20]                                ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; count2[19]                                ; count2[19]                                ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; count2[18]                                ; count2[18]                                ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; count2[17]                                ; count2[17]                                ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; count2[12]                                ; count2[12]                                ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; count2[11]                                ; count2[11]                                ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; count2[10]                                ; count2[10]                                ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; count2[7]                                 ; count2[7]                                 ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; count2[4]                                 ; count2[4]                                 ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; count4[31]                                ; count4[31]                                ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; count4[22]                                ; count4[22]                                ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; count4[16]                                ; count4[16]                                ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; count4[7]                                 ; count4[7]                                 ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; count3[29]                                ; count3[29]                                ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; count3[27]                                ; count3[27]                                ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; count3[21]                                ; count3[21]                                ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; count3[19]                                ; count3[19]                                ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; count3[17]                                ; count3[17]                                ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; count3[11]                                ; count3[11]                                ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; count3[7]                                 ; count3[7]                                 ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; count3[6]                                 ; count3[6]                                 ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; count[25]                                 ; count[25]                                 ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; count[23]                                 ; count[23]                                 ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; count[22]                                 ; count[22]                                 ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; count[9]                                  ; count[9]                                  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; count[8]                                  ; count[8]                                  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; count[2]                                  ; count[2]                                  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.426      ;
; 0.306 ; count2[28]                                ; count2[28]                                ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; count2[26]                                ; count2[26]                                ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; count2[25]                                ; count2[25]                                ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; count2[23]                                ; count2[23]                                ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; count2[9]                                 ; count2[9]                                 ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; count4[30]                                ; count4[30]                                ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; count4[29]                                ; count4[29]                                ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; count4[27]                                ; count4[27]                                ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; count4[24]                                ; count4[24]                                ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; count4[21]                                ; count4[21]                                ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; count4[20]                                ; count4[20]                                ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; count4[19]                                ; count4[19]                                ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; count4[18]                                ; count4[18]                                ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; count4[17]                                ; count4[17]                                ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; count3[25]                                ; count3[25]                                ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; count3[23]                                ; count3[23]                                ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; count3[22]                                ; count3[22]                                ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; count3[16]                                ; count3[16]                                ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; count3[14]                                ; count3[14]                                ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.426      ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk2'                                                                                                                                      ;
+-------+-------------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; fifo32to4:fifo32to4_1|datavalid_sig             ; fifo32to4:fifo32to4_1|datavalid_sig    ; clk2         ; clk2        ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fifo32to4:fifo32to4_1|State.readWords           ; fifo32to4:fifo32to4_1|State.readWords  ; clk2         ; clk2        ; 0.000        ; 0.037      ; 0.307      ;
; 0.205 ; fifo32to4:fifo32to4_1|State.nibble5             ; fifo32to4:fifo32to4_1|State.nibble4    ; clk2         ; clk2        ; 0.000        ; 0.036      ; 0.325      ;
; 0.206 ; fifo32to4:fifo32to4_1|State.nibble3             ; fifo32to4:fifo32to4_1|State.nibble2    ; clk2         ; clk2        ; 0.000        ; 0.036      ; 0.326      ;
; 0.207 ; fifo32to4:fifo32to4_1|State.nextline            ; fifo32to4:fifo32to4_1|State.waitline   ; clk2         ; clk2        ; 0.000        ; 0.036      ; 0.327      ;
; 0.207 ; fifo32to4:fifo32to4_1|State.nibble1             ; fifo32to4:fifo32to4_1|State.nextline   ; clk2         ; clk2        ; 0.000        ; 0.036      ; 0.327      ;
; 0.255 ; Debounce_Switch:Debounce_Inst|r_State           ; fifo32to4:fifo32to4_1|nextout          ; clk_in       ; clk2        ; 0.000        ; 0.252      ; 0.621      ;
; 0.255 ; Debounce_Switch:Debounce_Inst|r_State           ; fifo32to4:fifo32to4_1|State.nibble8    ; clk_in       ; clk2        ; 0.000        ; 0.252      ; 0.621      ;
; 0.274 ; fifo32to4:fifo32to4_1|State.nibble2             ; fifo32to4:fifo32to4_1|State.nibble1    ; clk2         ; clk2        ; 0.000        ; 0.036      ; 0.394      ;
; 0.284 ; fifo32to4:fifo32to4_1|State.nibble7             ; fifo32to4:fifo32to4_1|State.nibble6    ; clk2         ; clk2        ; 0.000        ; 0.036      ; 0.404      ;
; 0.306 ; fifo32to4:fifo32to4_1|State.nibble4             ; fifo32to4:fifo32to4_1|State.nibble3    ; clk2         ; clk2        ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; fifo32to4:fifo32to4_1|State.nibble6             ; fifo32to4:fifo32to4_1|State.nibble5    ; clk2         ; clk2        ; 0.000        ; 0.036      ; 0.427      ;
; 0.339 ; fifo:fifo1|DataOut[0]                           ; fifo32to4:fifo32to4_1|DataIn32_sig[0]  ; clk          ; clk2        ; 0.000        ; -0.129     ; 0.314      ;
; 0.339 ; fifo:fifo1|DataOut[16]                          ; fifo32to4:fifo32to4_1|DataIn32_sig[16] ; clk          ; clk2        ; 0.000        ; -0.129     ; 0.314      ;
; 0.339 ; fifo:fifo1|DataOut[5]                           ; fifo32to4:fifo32to4_1|DataIn32_sig[5]  ; clk          ; clk2        ; 0.000        ; -0.129     ; 0.314      ;
; 0.339 ; fifo:fifo1|DataOut[21]                          ; fifo32to4:fifo32to4_1|DataIn32_sig[21] ; clk          ; clk2        ; 0.000        ; -0.129     ; 0.314      ;
; 0.339 ; fifo:fifo1|DataOut[29]                          ; fifo32to4:fifo32to4_1|DataIn32_sig[29] ; clk          ; clk2        ; 0.000        ; -0.129     ; 0.314      ;
; 0.339 ; fifo:fifo1|DataOut[6]                           ; fifo32to4:fifo32to4_1|DataIn32_sig[6]  ; clk          ; clk2        ; 0.000        ; -0.129     ; 0.314      ;
; 0.339 ; fifo:fifo1|DataOut[22]                          ; fifo32to4:fifo32to4_1|DataIn32_sig[22] ; clk          ; clk2        ; 0.000        ; -0.129     ; 0.314      ;
; 0.339 ; fifo:fifo1|DataOut[15]                          ; fifo32to4:fifo32to4_1|DataIn32_sig[15] ; clk          ; clk2        ; 0.000        ; -0.129     ; 0.314      ;
; 0.339 ; fifo:fifo1|DataOut[7]                           ; fifo32to4:fifo32to4_1|DataIn32_sig[7]  ; clk          ; clk2        ; 0.000        ; -0.129     ; 0.314      ;
; 0.340 ; fifo:fifo1|DataOut[24]                          ; fifo32to4:fifo32to4_1|DataIn32_sig[24] ; clk          ; clk2        ; 0.000        ; -0.129     ; 0.315      ;
; 0.340 ; fifo:fifo1|DataOut[30]                          ; fifo32to4:fifo32to4_1|DataIn32_sig[30] ; clk          ; clk2        ; 0.000        ; -0.129     ; 0.315      ;
; 0.341 ; fifo:fifo1|DataOut[8]                           ; fifo32to4:fifo32to4_1|DataIn32_sig[8]  ; clk          ; clk2        ; 0.000        ; -0.129     ; 0.316      ;
; 0.341 ; fifo:fifo1|DataOut[31]                          ; fifo32to4:fifo32to4_1|DataIn32_sig[31] ; clk          ; clk2        ; 0.000        ; -0.129     ; 0.316      ;
; 0.342 ; fifo:fifo1|DataOut[23]                          ; fifo32to4:fifo32to4_1|DataIn32_sig[23] ; clk          ; clk2        ; 0.000        ; -0.129     ; 0.317      ;
; 0.342 ; Debounce_Switch:Debounce_Inst|r_State           ; fifo32to4:fifo32to4_1|State.nextline   ; clk_in       ; clk2        ; 0.000        ; 0.252      ; 0.708      ;
; 0.343 ; Debounce_Switch:Debounce_Inst|r_State           ; fifo32to4:fifo32to4_1|State.nibble7    ; clk_in       ; clk2        ; 0.000        ; 0.252      ; 0.709      ;
; 0.346 ; Debounce_Switch:Debounce_Inst|r_State           ; fifo32to4:fifo32to4_1|State.nibble2    ; clk_in       ; clk2        ; 0.000        ; 0.252      ; 0.712      ;
; 0.347 ; Debounce_Switch:Debounce_Inst|r_State           ; fifo32to4:fifo32to4_1|State.nibble5    ; clk_in       ; clk2        ; 0.000        ; 0.252      ; 0.713      ;
; 0.348 ; Debounce_Switch:Debounce_Inst|r_State           ; fifo32to4:fifo32to4_1|State.nibble1    ; clk_in       ; clk2        ; 0.000        ; 0.252      ; 0.714      ;
; 0.349 ; Debounce_Switch:Debounce_Inst|r_State           ; fifo32to4:fifo32to4_1|State.nibble4    ; clk_in       ; clk2        ; 0.000        ; 0.252      ; 0.715      ;
; 0.350 ; Debounce_Switch:Debounce_Inst|r_State           ; fifo32to4:fifo32to4_1|State.waitline   ; clk_in       ; clk2        ; 0.000        ; 0.252      ; 0.716      ;
; 0.351 ; Debounce_Switch:Debounce_Inst|r_State           ; fifo32to4:fifo32to4_1|State.nibble6    ; clk_in       ; clk2        ; 0.000        ; 0.252      ; 0.717      ;
; 0.351 ; Debounce_Switch:Debounce_Inst|r_State           ; fifo32to4:fifo32to4_1|State.nibble3    ; clk_in       ; clk2        ; 0.000        ; 0.252      ; 0.717      ;
; 0.411 ; fifo:fifo1|DataOut[14]                          ; fifo32to4:fifo32to4_1|DataIn32_sig[14] ; clk          ; clk2        ; 0.000        ; -0.129     ; 0.386      ;
; 0.412 ; fifo:fifo1|DataOut[4]                           ; fifo32to4:fifo32to4_1|DataIn32_sig[4]  ; clk          ; clk2        ; 0.000        ; -0.129     ; 0.387      ;
; 0.412 ; fifo:fifo1|DataOut[13]                          ; fifo32to4:fifo32to4_1|DataIn32_sig[13] ; clk          ; clk2        ; 0.000        ; -0.129     ; 0.387      ;
; 0.412 ; fifo:fifo1|DataOut[1]                           ; fifo32to4:fifo32to4_1|DataIn32_sig[1]  ; clk          ; clk2        ; 0.000        ; -0.129     ; 0.387      ;
; 0.412 ; fifo:fifo1|DataOut[2]                           ; fifo32to4:fifo32to4_1|DataIn32_sig[2]  ; clk          ; clk2        ; 0.000        ; -0.129     ; 0.387      ;
; 0.412 ; fifo:fifo1|DataOut[10]                          ; fifo32to4:fifo32to4_1|DataIn32_sig[10] ; clk          ; clk2        ; 0.000        ; -0.129     ; 0.387      ;
; 0.412 ; fifo:fifo1|DataOut[18]                          ; fifo32to4:fifo32to4_1|DataIn32_sig[18] ; clk          ; clk2        ; 0.000        ; -0.129     ; 0.387      ;
; 0.412 ; fifo:fifo1|DataOut[27]                          ; fifo32to4:fifo32to4_1|DataIn32_sig[27] ; clk          ; clk2        ; 0.000        ; -0.129     ; 0.387      ;
; 0.413 ; fifo:fifo1|DataOut[12]                          ; fifo32to4:fifo32to4_1|DataIn32_sig[12] ; clk          ; clk2        ; 0.000        ; -0.129     ; 0.388      ;
; 0.413 ; fifo:fifo1|DataOut[9]                           ; fifo32to4:fifo32to4_1|DataIn32_sig[9]  ; clk          ; clk2        ; 0.000        ; -0.129     ; 0.388      ;
; 0.413 ; fifo:fifo1|DataOut[17]                          ; fifo32to4:fifo32to4_1|DataIn32_sig[17] ; clk          ; clk2        ; 0.000        ; -0.129     ; 0.388      ;
; 0.413 ; fifo:fifo1|DataOut[26]                          ; fifo32to4:fifo32to4_1|DataIn32_sig[26] ; clk          ; clk2        ; 0.000        ; -0.129     ; 0.388      ;
; 0.413 ; fifo:fifo1|DataOut[11]                          ; fifo32to4:fifo32to4_1|DataIn32_sig[11] ; clk          ; clk2        ; 0.000        ; -0.129     ; 0.388      ;
; 0.415 ; fifo:fifo1|DataOut[28]                          ; fifo32to4:fifo32to4_1|DataIn32_sig[28] ; clk          ; clk2        ; 0.000        ; -0.129     ; 0.390      ;
; 0.415 ; fifo:fifo1|DataOut[20]                          ; fifo32to4:fifo32to4_1|DataIn32_sig[20] ; clk          ; clk2        ; 0.000        ; -0.129     ; 0.390      ;
; 0.415 ; fifo:fifo1|DataOut[25]                          ; fifo32to4:fifo32to4_1|DataIn32_sig[25] ; clk          ; clk2        ; 0.000        ; -0.129     ; 0.390      ;
; 0.415 ; fifo:fifo1|DataOut[3]                           ; fifo32to4:fifo32to4_1|DataIn32_sig[3]  ; clk          ; clk2        ; 0.000        ; -0.129     ; 0.390      ;
; 0.415 ; fifo:fifo1|DataOut[19]                          ; fifo32to4:fifo32to4_1|DataIn32_sig[19] ; clk          ; clk2        ; 0.000        ; -0.129     ; 0.390      ;
; 0.426 ; fifo32to4:fifo32to4_1|readnext                  ; fifo32to4:fifo32to4_1|readnext         ; clk2         ; clk2        ; 0.000        ; 0.036      ; 0.546      ;
; 0.429 ; validchecker:validchecker1|fifo32_4_writeen_sig ; fifo32to4:fifo32to4_1|State.readWords  ; clk3         ; clk2        ; 0.000        ; -0.067     ; 0.466      ;
; 0.476 ; fifo32to4:fifo32to4_1|nextout                   ; fifo32to4:fifo32to4_1|nextout          ; clk2         ; clk2        ; 0.000        ; 0.036      ; 0.596      ;
; 0.496 ; Debounce_Switch:Debounce_Inst|r_State           ; fifo32to4:fifo32to4_1|datavalid_sig    ; clk_in       ; clk2        ; 0.000        ; 0.252      ; 0.862      ;
; 0.514 ; Debounce_Switch:Debounce_Inst|r_State           ; fifo32to4:fifo32to4_1|readnext         ; clk_in       ; clk2        ; 0.000        ; 0.252      ; 0.880      ;
; 0.525 ; fifo32to4:fifo32to4_1|State.readWords           ; fifo32to4:fifo32to4_1|readnext         ; clk2         ; clk2        ; 0.000        ; 0.037      ; 0.646      ;
; 0.526 ; fifo32to4:fifo32to4_1|State.nibble8             ; fifo32to4:fifo32to4_1|State.nibble7    ; clk2         ; clk2        ; 0.000        ; 0.036      ; 0.646      ;
; 0.547 ; fifo32to4:fifo32to4_1|State.waitline            ; fifo32to4:fifo32to4_1|datavalid_sig    ; clk2         ; clk2        ; 0.000        ; 0.036      ; 0.667      ;
; 0.566 ; Debounce_Switch:Debounce_Inst|r_State           ; fifo32to4:fifo32to4_1|State.readWords  ; clk_in       ; clk2        ; 0.000        ; 0.252      ; 0.932      ;
; 0.581 ; Debounce_Switch:Debounce_Inst|r_State           ; fifo32to4:fifo32to4_1|DataIn32_sig[11] ; clk_in       ; clk2        ; 0.000        ; 0.252      ; 0.947      ;
; 0.581 ; Debounce_Switch:Debounce_Inst|r_State           ; fifo32to4:fifo32to4_1|DataIn32_sig[15] ; clk_in       ; clk2        ; 0.000        ; 0.252      ; 0.947      ;
; 0.581 ; Debounce_Switch:Debounce_Inst|r_State           ; fifo32to4:fifo32to4_1|DataIn32_sig[10] ; clk_in       ; clk2        ; 0.000        ; 0.252      ; 0.947      ;
; 0.581 ; Debounce_Switch:Debounce_Inst|r_State           ; fifo32to4:fifo32to4_1|DataIn32_sig[14] ; clk_in       ; clk2        ; 0.000        ; 0.252      ; 0.947      ;
; 0.581 ; Debounce_Switch:Debounce_Inst|r_State           ; fifo32to4:fifo32to4_1|DataIn32_sig[9]  ; clk_in       ; clk2        ; 0.000        ; 0.252      ; 0.947      ;
; 0.581 ; Debounce_Switch:Debounce_Inst|r_State           ; fifo32to4:fifo32to4_1|DataIn32_sig[13] ; clk_in       ; clk2        ; 0.000        ; 0.252      ; 0.947      ;
; 0.581 ; Debounce_Switch:Debounce_Inst|r_State           ; fifo32to4:fifo32to4_1|DataIn32_sig[12] ; clk_in       ; clk2        ; 0.000        ; 0.252      ; 0.947      ;
; 0.581 ; Debounce_Switch:Debounce_Inst|r_State           ; fifo32to4:fifo32to4_1|DataIn32_sig[8]  ; clk_in       ; clk2        ; 0.000        ; 0.252      ; 0.947      ;
; 0.596 ; validchecker:validchecker1|fifo32_4_writeen_sig ; fifo32to4:fifo32to4_1|readnext         ; clk3         ; clk2        ; 0.000        ; -0.067     ; 0.633      ;
; 0.596 ; validchecker:validchecker1|nextwordreaden_sig   ; fifo32to4:fifo32to4_1|datavalid_sig    ; clk3         ; clk2        ; 0.000        ; -0.067     ; 0.633      ;
; 0.600 ; fifo32to4:fifo32to4_1|State.readWords           ; fifo32to4:fifo32to4_1|nextout          ; clk2         ; clk2        ; 0.000        ; 0.037      ; 0.721      ;
; 0.641 ; fifo32to4:fifo32to4_1|DataIn32_sig[11]          ; fifo32to4:fifo32to4_1|dataout_sig[3]   ; clk2         ; clk2        ; 0.000        ; 0.036      ; 0.761      ;
; 0.644 ; fifo32to4:fifo32to4_1|DataIn32_sig[3]           ; fifo32to4:fifo32to4_1|dataout_sig[3]   ; clk2         ; clk2        ; 0.000        ; 0.036      ; 0.764      ;
; 0.645 ; fifo32to4:fifo32to4_1|DataIn32_sig[26]          ; fifo32to4:fifo32to4_1|dataout_sig[2]   ; clk2         ; clk2        ; 0.000        ; 0.037      ; 0.766      ;
; 0.646 ; fifo32to4:fifo32to4_1|DataIn32_sig[10]          ; fifo32to4:fifo32to4_1|dataout_sig[2]   ; clk2         ; clk2        ; 0.000        ; 0.036      ; 0.766      ;
; 0.647 ; fifo32to4:fifo32to4_1|DataIn32_sig[9]           ; fifo32to4:fifo32to4_1|dataout_sig[1]   ; clk2         ; clk2        ; 0.000        ; 0.036      ; 0.767      ;
; 0.649 ; fifo32to4:fifo32to4_1|DataIn32_sig[28]          ; fifo32to4:fifo32to4_1|dataout_sig[0]   ; clk2         ; clk2        ; 0.000        ; 0.037      ; 0.770      ;
; 0.650 ; fifo32to4:fifo32to4_1|DataIn32_sig[7]           ; fifo32to4:fifo32to4_1|dataout_sig[3]   ; clk2         ; clk2        ; 0.000        ; 0.036      ; 0.770      ;
; 0.651 ; fifo32to4:fifo32to4_1|State.readWords           ; fifo32to4:fifo32to4_1|State.nibble8    ; clk2         ; clk2        ; 0.000        ; 0.037      ; 0.772      ;
; 0.654 ; fifo32to4:fifo32to4_1|DataIn32_sig[12]          ; fifo32to4:fifo32to4_1|dataout_sig[0]   ; clk2         ; clk2        ; 0.000        ; 0.036      ; 0.774      ;
; 0.656 ; fifo32to4:fifo32to4_1|DataIn32_sig[27]          ; fifo32to4:fifo32to4_1|dataout_sig[3]   ; clk2         ; clk2        ; 0.000        ; 0.037      ; 0.777      ;
; 0.657 ; fifo32to4:fifo32to4_1|DataIn32_sig[25]          ; fifo32to4:fifo32to4_1|dataout_sig[1]   ; clk2         ; clk2        ; 0.000        ; 0.037      ; 0.778      ;
; 0.660 ; fifo32to4:fifo32to4_1|DataIn32_sig[20]          ; fifo32to4:fifo32to4_1|dataout_sig[0]   ; clk2         ; clk2        ; 0.000        ; 0.036      ; 0.780      ;
; 0.663 ; fifo32to4:fifo32to4_1|State.nextline            ; fifo32to4:fifo32to4_1|nextout          ; clk2         ; clk2        ; 0.000        ; 0.036      ; 0.783      ;
; 0.700 ; validchecker:validchecker1|nextwordreaden_sig   ; fifo32to4:fifo32to4_1|State.readWords  ; clk3         ; clk2        ; 0.000        ; -0.067     ; 0.737      ;
; 0.704 ; validchecker:validchecker1|nextwordreaden_sig   ; fifo32to4:fifo32to4_1|State.nibble8    ; clk3         ; clk2        ; 0.000        ; -0.067     ; 0.741      ;
; 0.717 ; fifo32to4:fifo32to4_1|DataIn32_sig[19]          ; fifo32to4:fifo32to4_1|dataout_sig[3]   ; clk2         ; clk2        ; 0.000        ; 0.036      ; 0.837      ;
; 0.718 ; Debounce_Switch:Debounce_Inst|r_State           ; fifo32to4:fifo32to4_1|DataIn32_sig[27] ; clk_in       ; clk2        ; 0.000        ; 0.252      ; 1.084      ;
; 0.718 ; Debounce_Switch:Debounce_Inst|r_State           ; fifo32to4:fifo32to4_1|DataIn32_sig[31] ; clk_in       ; clk2        ; 0.000        ; 0.252      ; 1.084      ;
; 0.718 ; Debounce_Switch:Debounce_Inst|r_State           ; fifo32to4:fifo32to4_1|DataIn32_sig[26] ; clk_in       ; clk2        ; 0.000        ; 0.252      ; 1.084      ;
; 0.718 ; Debounce_Switch:Debounce_Inst|r_State           ; fifo32to4:fifo32to4_1|DataIn32_sig[30] ; clk_in       ; clk2        ; 0.000        ; 0.252      ; 1.084      ;
; 0.718 ; Debounce_Switch:Debounce_Inst|r_State           ; fifo32to4:fifo32to4_1|DataIn32_sig[25] ; clk_in       ; clk2        ; 0.000        ; 0.252      ; 1.084      ;
; 0.718 ; Debounce_Switch:Debounce_Inst|r_State           ; fifo32to4:fifo32to4_1|DataIn32_sig[29] ; clk_in       ; clk2        ; 0.000        ; 0.252      ; 1.084      ;
; 0.718 ; Debounce_Switch:Debounce_Inst|r_State           ; fifo32to4:fifo32to4_1|DataIn32_sig[28] ; clk_in       ; clk2        ; 0.000        ; 0.252      ; 1.084      ;
; 0.718 ; Debounce_Switch:Debounce_Inst|r_State           ; fifo32to4:fifo32to4_1|DataIn32_sig[24] ; clk_in       ; clk2        ; 0.000        ; 0.252      ; 1.084      ;
; 0.719 ; validchecker:validchecker1|fifo32_4_writeen_sig ; fifo32to4:fifo32to4_1|State.nibble8    ; clk3         ; clk2        ; 0.000        ; -0.067     ; 0.756      ;
; 0.719 ; fifo32to4:fifo32to4_1|DataIn32_sig[17]          ; fifo32to4:fifo32to4_1|dataout_sig[1]   ; clk2         ; clk2        ; 0.000        ; 0.036      ; 0.839      ;
; 0.723 ; Debounce_Switch:Debounce_Inst|r_State           ; fifo32to4:fifo32to4_1|DataIn32_sig[7]  ; clk_in       ; clk2        ; 0.000        ; 0.252      ; 1.089      ;
+-------+-------------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk3'                                                                                                                                          ;
+-------+--------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; validchecker:validchecker1|State.idle      ; validchecker:validchecker1|State.idle           ; clk3         ; clk3        ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; validchecker:validchecker1|State.waitnext  ; validchecker:validchecker1|State.waitnext       ; clk3         ; clk3        ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; UART_TX:tx1|r_Bit_Index[1]                 ; UART_TX:tx1|r_Bit_Index[1]                      ; clk3         ; clk3        ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_TX:tx1|r_SM_Main.s_TX_Data_Bits       ; UART_TX:tx1|r_SM_Main.s_TX_Data_Bits            ; clk3         ; clk3        ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_TX:tx1|r_SM_Main.s_TX_Stop_Bit        ; UART_TX:tx1|r_SM_Main.s_TX_Stop_Bit             ; clk3         ; clk3        ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_TX:tx1|r_Bit_Index[0]                 ; UART_TX:tx1|r_Bit_Index[0]                      ; clk3         ; clk3        ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_TX:tx1|r_Bit_Index[2]                 ; UART_TX:tx1|r_Bit_Index[2]                      ; clk3         ; clk3        ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_TX:tx1|r_SM_Main.s_TX_Start_Bit       ; UART_TX:tx1|r_SM_Main.s_TX_Start_Bit            ; clk3         ; clk3        ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_TX:tx1|r_SM_Main.s_Idle               ; UART_TX:tx1|r_SM_Main.s_Idle                    ; clk3         ; clk3        ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_TX:tx1|o_TX_Active                    ; UART_TX:tx1|o_TX_Active                         ; clk3         ; clk3        ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; validchecker:validchecker1|State.transfer  ; validchecker:validchecker1|State.transfer       ; clk3         ; clk3        ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; validchecker:validchecker1|fifo_read_State ; validchecker:validchecker1|fifo_read_next       ; clk3         ; clk3        ; 0.000        ; 0.037      ; 0.315      ;
; 0.216 ; UART_TX:tx1|r_Clk_Count[7]                 ; UART_TX:tx1|r_Clk_Count[7]                      ; clk3         ; clk3        ; 0.000        ; 0.037      ; 0.337      ;
; 0.217 ; UART_TX:tx1|r_Clk_Count[7]                 ; UART_TX:tx1|r_SM_Main.s_Cleanup                 ; clk3         ; clk3        ; 0.000        ; 0.037      ; 0.338      ;
; 0.244 ; Debounce_Switch:Debounce_Inst|r_State      ; validchecker:validchecker1|write_State          ; clk_in       ; clk3        ; 0.000        ; 0.391      ; 0.749      ;
; 0.245 ; Debounce_Switch:Debounce_Inst|r_State      ; validchecker:validchecker1|validout_sig         ; clk_in       ; clk3        ; 0.000        ; 0.391      ; 0.750      ;
; 0.258 ; validchecker:validchecker1|read_State      ; validchecker:validchecker1|nextwordreaden_sig   ; clk3         ; clk3        ; 0.000        ; 0.037      ; 0.379      ;
; 0.264 ; Debounce_Switch:Debounce_Inst|r_State      ; validchecker:validchecker1|nextwordreaden_sig   ; clk_in       ; clk3        ; 0.000        ; 0.391      ; 0.769      ;
; 0.274 ; Debounce_Switch:Debounce_Inst|r_State      ; validchecker:validchecker1|fifo_read_State      ; clk_in       ; clk3        ; 0.000        ; 0.391      ; 0.779      ;
; 0.275 ; Debounce_Switch:Debounce_Inst|r_State      ; UART_TX:tx1|r_SM_Main.s_TX_Start_Bit            ; clk_in       ; clk3        ; 0.000        ; 0.391      ; 0.780      ;
; 0.276 ; fifo32to4:fifo32to4_1|dataout_sig[2]       ; UART_TX:tx1|r_TX_Data[6]                        ; clk2         ; clk3        ; 0.000        ; 0.205      ; 0.585      ;
; 0.280 ; fifo32to4:fifo32to4_1|dataout_sig[2]       ; UART_TX:tx1|r_TX_Data[3]                        ; clk2         ; clk3        ; 0.000        ; 0.205      ; 0.589      ;
; 0.284 ; fifo32to4:fifo32to4_1|dataout_sig[2]       ; UART_TX:tx1|r_TX_Data[4]                        ; clk2         ; clk3        ; 0.000        ; 0.205      ; 0.593      ;
; 0.285 ; Debounce_Switch:Debounce_Inst|r_State      ; validchecker:validchecker1|State.waitnext       ; clk_in       ; clk3        ; 0.000        ; 0.391      ; 0.790      ;
; 0.286 ; Debounce_Switch:Debounce_Inst|r_State      ; validchecker:validchecker1|State.transfer       ; clk_in       ; clk3        ; 0.000        ; 0.391      ; 0.791      ;
; 0.294 ; UART_TX:tx1|r_Clk_Count[1]                 ; UART_TX:tx1|r_Clk_Count[1]                      ; clk3         ; clk3        ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; UART_TX:tx1|r_Clk_Count[2]                 ; UART_TX:tx1|r_Clk_Count[2]                      ; clk3         ; clk3        ; 0.000        ; 0.037      ; 0.415      ;
; 0.297 ; UART_TX:tx1|r_Clk_Count[5]                 ; UART_TX:tx1|r_Clk_Count[5]                      ; clk3         ; clk3        ; 0.000        ; 0.037      ; 0.418      ;
; 0.298 ; Debounce_Switch:Debounce_Inst|r_State      ; validchecker:validchecker1|State.idle           ; clk_in       ; clk3        ; 0.000        ; 0.391      ; 0.803      ;
; 0.298 ; Debounce_Switch:Debounce_Inst|r_State      ; validchecker:validchecker1|fifo_read_next       ; clk_in       ; clk3        ; 0.000        ; 0.391      ; 0.803      ;
; 0.298 ; fifo32to4:fifo32to4_1|readnext             ; validchecker:validchecker1|write_State          ; clk2         ; clk3        ; 0.000        ; 0.205      ; 0.607      ;
; 0.299 ; UART_TX:tx1|r_Clk_Count[3]                 ; UART_TX:tx1|r_Clk_Count[3]                      ; clk3         ; clk3        ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; UART_TX:tx1|r_Clk_Count[4]                 ; UART_TX:tx1|r_Clk_Count[4]                      ; clk3         ; clk3        ; 0.000        ; 0.037      ; 0.420      ;
; 0.300 ; UART_TX:tx1|r_Clk_Count[6]                 ; UART_TX:tx1|r_Clk_Count[6]                      ; clk3         ; clk3        ; 0.000        ; 0.037      ; 0.421      ;
; 0.305 ; UART_TX:tx1|r_Clk_Count[0]                 ; UART_TX:tx1|r_Clk_Count[0]                      ; clk3         ; clk3        ; 0.000        ; 0.037      ; 0.426      ;
; 0.307 ; validchecker:validchecker1|validout_sig    ; UART_TX:tx1|r_SM_Main.s_Idle                    ; clk3         ; clk3        ; 0.000        ; 0.036      ; 0.427      ;
; 0.309 ; fifo32to4:fifo32to4_1|nextout              ; UART_TX:tx1|r_TX_Data[4]                        ; clk2         ; clk3        ; 0.000        ; 0.205      ; 0.618      ;
; 0.310 ; UART_TX:tx1|r_SM_Main.s_TX_Start_Bit       ; UART_TX:tx1|o_TX_Active                         ; clk3         ; clk3        ; 0.000        ; 0.036      ; 0.430      ;
; 0.311 ; fifo32to4:fifo32to4_1|nextout              ; UART_TX:tx1|r_TX_Data[0]                        ; clk2         ; clk3        ; 0.000        ; 0.205      ; 0.620      ;
; 0.313 ; fifo32to4:fifo32to4_1|nextout              ; UART_TX:tx1|r_TX_Data[2]                        ; clk2         ; clk3        ; 0.000        ; 0.205      ; 0.622      ;
; 0.317 ; fifo32to4:fifo32to4_1|dataout_sig[3]       ; UART_TX:tx1|r_TX_Data[0]                        ; clk2         ; clk3        ; 0.000        ; 0.205      ; 0.626      ;
; 0.319 ; fifo32to4:fifo32to4_1|dataout_sig[3]       ; UART_TX:tx1|r_TX_Data[1]                        ; clk2         ; clk3        ; 0.000        ; 0.205      ; 0.628      ;
; 0.321 ; Debounce_Switch:Debounce_Inst|r_State      ; UART_TX:tx1|r_SM_Main.s_Idle                    ; clk_in       ; clk3        ; 0.000        ; 0.391      ; 0.826      ;
; 0.336 ; UART_TX:tx1|r_SM_Main.s_TX_Data_Bits       ; UART_TX:tx1|r_Bit_Index[2]                      ; clk3         ; clk3        ; 0.000        ; 0.036      ; 0.456      ;
; 0.343 ; fifo32to4:fifo32to4_1|dataout_sig[1]       ; UART_TX:tx1|r_TX_Data[4]                        ; clk2         ; clk3        ; 0.000        ; 0.205      ; 0.652      ;
; 0.344 ; UART_TX:tx1|r_SM_Main.s_TX_Data_Bits       ; UART_TX:tx1|r_SM_Main.s_TX_Stop_Bit             ; clk3         ; clk3        ; 0.000        ; 0.036      ; 0.464      ;
; 0.346 ; UART_TX:tx1|r_SM_Main.s_TX_Data_Bits       ; UART_TX:tx1|r_Bit_Index[0]                      ; clk3         ; clk3        ; 0.000        ; 0.036      ; 0.466      ;
; 0.346 ; fifo32to4:fifo32to4_1|dataout_sig[1]       ; UART_TX:tx1|r_TX_Data[3]                        ; clk2         ; clk3        ; 0.000        ; 0.205      ; 0.655      ;
; 0.359 ; fifo32to4:fifo32to4_1|dataout_sig[3]       ; UART_TX:tx1|r_TX_Data[2]                        ; clk2         ; clk3        ; 0.000        ; 0.205      ; 0.668      ;
; 0.361 ; Debounce_Switch:Debounce_Inst|r_State      ; validchecker:validchecker1|read_State           ; clk_in       ; clk3        ; 0.000        ; 0.391      ; 0.866      ;
; 0.362 ; Debounce_Switch:Debounce_Inst|r_State      ; validchecker:validchecker1|fifo32_4_writeen_sig ; clk_in       ; clk3        ; 0.000        ; 0.391      ; 0.867      ;
; 0.366 ; UART_TX:tx1|r_SM_Main.s_TX_Start_Bit       ; UART_TX:tx1|r_TX_Done                           ; clk3         ; clk3        ; 0.000        ; 0.036      ; 0.486      ;
; 0.368 ; fifo32to4:fifo32to4_1|dataout_sig[3]       ; UART_TX:tx1|r_TX_Data[6]                        ; clk2         ; clk3        ; 0.000        ; 0.205      ; 0.677      ;
; 0.371 ; fifo32to4:fifo32to4_1|nextout              ; UART_TX:tx1|r_TX_Data[6]                        ; clk2         ; clk3        ; 0.000        ; 0.205      ; 0.680      ;
; 0.376 ; fifo32to4:fifo32to4_1|dataout_sig[2]       ; UART_TX:tx1|r_TX_Data[0]                        ; clk2         ; clk3        ; 0.000        ; 0.205      ; 0.685      ;
; 0.378 ; fifo32to4:fifo32to4_1|dataout_sig[3]       ; UART_TX:tx1|r_TX_Data[4]                        ; clk2         ; clk3        ; 0.000        ; 0.205      ; 0.687      ;
; 0.379 ; fifo_readen_sig                            ; validchecker:validchecker1|fifo32_4_writeen_sig ; clk          ; clk3        ; 0.000        ; 0.133      ; 0.616      ;
; 0.379 ; fifo32to4:fifo32to4_1|dataout_sig[2]       ; UART_TX:tx1|r_TX_Data[2]                        ; clk2         ; clk3        ; 0.000        ; 0.205      ; 0.688      ;
; 0.381 ; fifo32to4:fifo32to4_1|dataout_sig[2]       ; UART_TX:tx1|r_TX_Data[1]                        ; clk2         ; clk3        ; 0.000        ; 0.205      ; 0.690      ;
; 0.383 ; validchecker:validchecker1|write_State     ; validchecker:validchecker1|fifo32_4_writeen_sig ; clk3         ; clk3        ; 0.000        ; 0.036      ; 0.503      ;
; 0.384 ; fifo32to4:fifo32to4_1|datavalid_sig        ; validchecker:validchecker1|read_State           ; clk2         ; clk3        ; 0.000        ; 0.206      ; 0.694      ;
; 0.385 ; UART_TX:tx1|r_SM_Main.s_TX_Stop_Bit        ; UART_TX:tx1|r_SM_Main.s_Cleanup                 ; clk3         ; clk3        ; 0.000        ; 0.037      ; 0.506      ;
; 0.390 ; fifo32to4:fifo32to4_1|dataout_sig[1]       ; UART_TX:tx1|r_TX_Data[6]                        ; clk2         ; clk3        ; 0.000        ; 0.205      ; 0.699      ;
; 0.393 ; fifo_readen_sig                            ; validchecker:validchecker1|fifo_read_State      ; clk          ; clk3        ; 0.000        ; 0.133      ; 0.630      ;
; 0.393 ; fifo32to4:fifo32to4_1|nextout              ; UART_TX:tx1|r_TX_Data[1]                        ; clk2         ; clk3        ; 0.000        ; 0.205      ; 0.702      ;
; 0.401 ; fifo32to4:fifo32to4_1|nextout              ; UART_TX:tx1|r_TX_Data[3]                        ; clk2         ; clk3        ; 0.000        ; 0.205      ; 0.710      ;
; 0.402 ; fifo32to4:fifo32to4_1|datavalid_sig        ; validchecker:validchecker1|State.waitnext       ; clk2         ; clk3        ; 0.000        ; 0.206      ; 0.712      ;
; 0.404 ; fifo32to4:fifo32to4_1|dataout_sig[3]       ; UART_TX:tx1|r_TX_Data[3]                        ; clk2         ; clk3        ; 0.000        ; 0.205      ; 0.713      ;
; 0.405 ; fifo32to4:fifo32to4_1|datavalid_sig        ; validchecker:validchecker1|State.transfer       ; clk2         ; clk3        ; 0.000        ; 0.206      ; 0.715      ;
; 0.408 ; fifo32to4:fifo32to4_1|dataout_sig[0]       ; UART_TX:tx1|r_TX_Data[1]                        ; clk2         ; clk3        ; 0.000        ; 0.205      ; 0.717      ;
; 0.416 ; UART_TX:tx1|r_Bit_Index[2]                 ; UART_TX:tx1|r_SM_Main.s_TX_Stop_Bit             ; clk3         ; clk3        ; 0.000        ; 0.036      ; 0.536      ;
; 0.416 ; fifo32to4:fifo32to4_1|dataout_sig[0]       ; UART_TX:tx1|r_TX_Data[2]                        ; clk2         ; clk3        ; 0.000        ; 0.205      ; 0.725      ;
; 0.418 ; fifo32to4:fifo32to4_1|dataout_sig[0]       ; UART_TX:tx1|r_TX_Data[0]                        ; clk2         ; clk3        ; 0.000        ; 0.205      ; 0.727      ;
; 0.420 ; fifo32to4:fifo32to4_1|datavalid_sig        ; validchecker:validchecker1|State.idle           ; clk2         ; clk3        ; 0.000        ; 0.206      ; 0.730      ;
; 0.421 ; fifo_readen_sig                            ; validchecker:validchecker1|write_State          ; clk          ; clk3        ; 0.000        ; 0.133      ; 0.658      ;
; 0.421 ; UART_TX:tx1|r_Bit_Index[2]                 ; UART_TX:tx1|r_SM_Main.s_TX_Data_Bits            ; clk3         ; clk3        ; 0.000        ; 0.036      ; 0.541      ;
; 0.431 ; fifo32to4:fifo32to4_1|dataout_sig[1]       ; UART_TX:tx1|r_TX_Data[1]                        ; clk2         ; clk3        ; 0.000        ; 0.205      ; 0.740      ;
; 0.434 ; validchecker:validchecker1|State.transfer  ; validchecker:validchecker1|State.idle           ; clk3         ; clk3        ; 0.000        ; 0.037      ; 0.555      ;
; 0.437 ; UART_TX:tx1|r_SM_Main.s_TX_Stop_Bit        ; UART_TX:tx1|o_TX_Active                         ; clk3         ; clk3        ; 0.000        ; 0.036      ; 0.557      ;
; 0.439 ; fifo32to4:fifo32to4_1|dataout_sig[1]       ; UART_TX:tx1|r_TX_Data[2]                        ; clk2         ; clk3        ; 0.000        ; 0.205      ; 0.748      ;
; 0.442 ; fifo32to4:fifo32to4_1|dataout_sig[1]       ; UART_TX:tx1|r_TX_Data[0]                        ; clk2         ; clk3        ; 0.000        ; 0.205      ; 0.751      ;
; 0.443 ; UART_TX:tx1|r_Clk_Count[1]                 ; UART_TX:tx1|r_Clk_Count[2]                      ; clk3         ; clk3        ; 0.000        ; 0.037      ; 0.564      ;
; 0.446 ; UART_TX:tx1|r_Clk_Count[5]                 ; UART_TX:tx1|r_Clk_Count[6]                      ; clk3         ; clk3        ; 0.000        ; 0.037      ; 0.567      ;
; 0.448 ; UART_TX:tx1|r_SM_Main.s_TX_Data_Bits       ; UART_TX:tx1|o_TX_Serial                         ; clk3         ; clk3        ; 0.000        ; 0.036      ; 0.568      ;
; 0.448 ; UART_TX:tx1|r_Clk_Count[3]                 ; UART_TX:tx1|r_Clk_Count[4]                      ; clk3         ; clk3        ; 0.000        ; 0.037      ; 0.569      ;
; 0.452 ; UART_TX:tx1|r_Clk_Count[0]                 ; UART_TX:tx1|r_Clk_Count[1]                      ; clk3         ; clk3        ; 0.000        ; 0.037      ; 0.573      ;
; 0.452 ; UART_TX:tx1|r_Clk_Count[2]                 ; UART_TX:tx1|r_Clk_Count[3]                      ; clk3         ; clk3        ; 0.000        ; 0.037      ; 0.573      ;
; 0.455 ; UART_TX:tx1|r_Clk_Count[0]                 ; UART_TX:tx1|r_Clk_Count[2]                      ; clk3         ; clk3        ; 0.000        ; 0.037      ; 0.576      ;
; 0.455 ; UART_TX:tx1|r_Clk_Count[2]                 ; UART_TX:tx1|r_Clk_Count[4]                      ; clk3         ; clk3        ; 0.000        ; 0.037      ; 0.576      ;
; 0.457 ; UART_TX:tx1|r_Clk_Count[4]                 ; UART_TX:tx1|r_Clk_Count[5]                      ; clk3         ; clk3        ; 0.000        ; 0.037      ; 0.578      ;
; 0.458 ; UART_TX:tx1|r_Clk_Count[6]                 ; UART_TX:tx1|r_Clk_Count[7]                      ; clk3         ; clk3        ; 0.000        ; 0.037      ; 0.579      ;
; 0.460 ; Debounce_Switch:Debounce_Inst|r_State      ; UART_TX:tx1|r_TX_Data[0]                        ; clk_in       ; clk3        ; 0.000        ; 0.391      ; 0.965      ;
; 0.460 ; Debounce_Switch:Debounce_Inst|r_State      ; UART_TX:tx1|r_TX_Data[1]                        ; clk_in       ; clk3        ; 0.000        ; 0.391      ; 0.965      ;
; 0.460 ; Debounce_Switch:Debounce_Inst|r_State      ; UART_TX:tx1|r_TX_Data[3]                        ; clk_in       ; clk3        ; 0.000        ; 0.391      ; 0.965      ;
; 0.460 ; Debounce_Switch:Debounce_Inst|r_State      ; UART_TX:tx1|r_TX_Data[2]                        ; clk_in       ; clk3        ; 0.000        ; 0.391      ; 0.965      ;
; 0.460 ; Debounce_Switch:Debounce_Inst|r_State      ; UART_TX:tx1|r_TX_Data[4]                        ; clk_in       ; clk3        ; 0.000        ; 0.391      ; 0.965      ;
; 0.460 ; Debounce_Switch:Debounce_Inst|r_State      ; UART_TX:tx1|r_TX_Data[6]                        ; clk_in       ; clk3        ; 0.000        ; 0.391      ; 0.965      ;
; 0.460 ; UART_TX:tx1|r_Clk_Count[4]                 ; UART_TX:tx1|r_Clk_Count[6]                      ; clk3         ; clk3        ; 0.000        ; 0.037      ; 0.581      ;
; 0.461 ; validchecker:validchecker1|write_State     ; validchecker:validchecker1|write_State          ; clk3         ; clk3        ; 0.000        ; 0.036      ; 0.581      ;
; 0.465 ; UART_TX:tx1|r_TX_Done                      ; UART_TX:tx1|r_TX_Done                           ; clk3         ; clk3        ; 0.000        ; 0.036      ; 0.585      ;
+-------+--------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                              ;
+-------+--------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.199 ; fifo_empty_sig_r                                 ; fifo_readen_sig                                                                                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.320      ;
; 0.264 ; fifo:fifo1|\fifo_proc_Memory_rtl_0_bypass[24]    ; fifo:fifo1|DataOut[7]                                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.385      ;
; 0.287 ; Debounce_Switch:Debounce_Inst|r_State            ; fifo_readen_sig                                                                                              ; clk_in       ; clk         ; 0.000        ; 0.327      ; 0.728      ;
; 0.336 ; fifo:fifo1|\fifo_proc_Memory_rtl_0_bypass[25]    ; fifo:fifo1|DataOut[8]                                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.456      ;
; 0.340 ; validchecker:validchecker1|fifo_read_next        ; fifo_readen_sig                                                                                              ; clk3         ; clk         ; 0.000        ; 0.008      ; 0.452      ;
; 0.411 ; fifo:fifo1|\fifo_proc_Memory_rtl_0_bypass[20]    ; fifo:fifo1|DataOut[3]                                                                                        ; clk          ; clk         ; 0.000        ; 0.040      ; 0.535      ;
; 0.412 ; fifo:fifo1|\fifo_proc_Memory_rtl_0_bypass[28]    ; fifo:fifo1|DataOut[11]                                                                                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.532      ;
; 0.412 ; fifo:fifo1|\fifo_proc_Memory_rtl_0_bypass[35]    ; fifo:fifo1|DataOut[18]                                                                                       ; clk          ; clk         ; 0.000        ; 0.044      ; 0.540      ;
; 0.415 ; fifo:fifo1|\fifo_proc_Memory_rtl_0_bypass[19]    ; fifo:fifo1|DataOut[2]                                                                                        ; clk          ; clk         ; 0.000        ; 0.040      ; 0.539      ;
; 0.419 ; fifo:fifo1|\fifo_proc_Memory_rtl_0_bypass[22]    ; fifo:fifo1|DataOut[5]                                                                                        ; clk          ; clk         ; 0.000        ; 0.044      ; 0.547      ;
; 0.419 ; fifo:fifo1|\fifo_proc_Memory_rtl_0_bypass[23]    ; fifo:fifo1|DataOut[6]                                                                                        ; clk          ; clk         ; 0.000        ; 0.044      ; 0.547      ;
; 0.421 ; fifo:fifo1|\fifo_proc_Memory_rtl_0_bypass[37]    ; fifo:fifo1|DataOut[20]                                                                                       ; clk          ; clk         ; 0.000        ; 0.044      ; 0.549      ;
; 0.422 ; fifo:fifo1|\fifo_proc_Memory_rtl_0_bypass[48]    ; fifo:fifo1|DataOut[31]                                                                                       ; clk          ; clk         ; 0.000        ; 0.043      ; 0.549      ;
; 0.423 ; fifo:fifo1|\fifo_proc_Memory_rtl_0_bypass[17]    ; fifo:fifo1|DataOut[0]                                                                                        ; clk          ; clk         ; 0.000        ; 0.040      ; 0.547      ;
; 0.425 ; fifo:fifo1|\fifo_proc_Memory_rtl_0_bypass[33]    ; fifo:fifo1|DataOut[16]                                                                                       ; clk          ; clk         ; 0.000        ; 0.044      ; 0.553      ;
; 0.428 ; fifo:fifo1|\fifo_proc_Memory_rtl_0_bypass[30]    ; fifo:fifo1|DataOut[13]                                                                                       ; clk          ; clk         ; 0.000        ; 0.043      ; 0.555      ;
; 0.428 ; fifo:fifo1|\fifo_proc_Memory_rtl_0_bypass[18]    ; fifo:fifo1|DataOut[1]                                                                                        ; clk          ; clk         ; 0.000        ; 0.044      ; 0.556      ;
; 0.432 ; fifo:fifo1|\fifo_proc_Memory_rtl_0_bypass[21]    ; fifo:fifo1|DataOut[4]                                                                                        ; clk          ; clk         ; 0.000        ; 0.040      ; 0.556      ;
; 0.456 ; program_counter:pc1|address_out[1]               ; program_counter:pc1|address_out[1]                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.577      ;
; 0.460 ; fifo:fifo1|\fifo_proc:Head[1]                    ; fifo:fifo1|\fifo_proc_Memory_rtl_0_bypass[3]                                                                 ; clk          ; clk         ; 0.000        ; -0.154     ; 0.390      ;
; 0.466 ; fifo:fifo1|\fifo_proc_Memory_rtl_0_bypass[34]    ; fifo:fifo1|DataOut[17]                                                                                       ; clk          ; clk         ; 0.000        ; 0.044      ; 0.594      ;
; 0.477 ; fifo:fifo1|\fifo_proc:Head[2]                    ; fifo:fifo1|altsyncram:\fifo_proc:Memory_rtl_0|altsyncram_40h1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.041      ; 0.622      ;
; 0.477 ; fifo:fifo1|\fifo_proc:Head[7]                    ; fifo:fifo1|\fifo_proc_Memory_rtl_0_bypass[15]                                                                ; clk          ; clk         ; 0.000        ; -0.155     ; 0.406      ;
; 0.478 ; fifo:fifo1|\fifo_proc_Memory_rtl_0_bypass[36]    ; fifo:fifo1|DataOut[19]                                                                                       ; clk          ; clk         ; 0.000        ; 0.044      ; 0.606      ;
; 0.491 ; fifo:fifo1|\fifo_proc_Memory_rtl_0_bypass[43]    ; fifo:fifo1|DataOut[26]                                                                                       ; clk          ; clk         ; 0.000        ; 0.043      ; 0.618      ;
; 0.497 ; fifo:fifo1|\fifo_proc:Head[7]                    ; fifo:fifo1|altsyncram:\fifo_proc:Memory_rtl_0|altsyncram_40h1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.028      ; 0.629      ;
; 0.505 ; fifo:fifo1|\fifo_proc:Head[0]                    ; fifo:fifo1|altsyncram:\fifo_proc:Memory_rtl_0|altsyncram_40h1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.032      ; 0.641      ;
; 0.511 ; fifo:fifo1|\fifo_proc_Memory_rtl_0_bypass[44]    ; fifo:fifo1|DataOut[27]                                                                                       ; clk          ; clk         ; 0.000        ; 0.043      ; 0.638      ;
; 0.518 ; fifo:fifo1|\fifo_proc_Memory_rtl_0_bypass[40]    ; fifo:fifo1|DataOut[23]                                                                                       ; clk          ; clk         ; 0.000        ; 0.044      ; 0.646      ;
; 0.524 ; fifo:fifo1|\fifo_proc:Head[5]                    ; fifo:fifo1|altsyncram:\fifo_proc:Memory_rtl_0|altsyncram_40h1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.032      ; 0.660      ;
; 0.541 ; fifo:fifo1|\fifo_proc_Memory_rtl_0_bypass[46]    ; fifo:fifo1|DataOut[29]                                                                                       ; clk          ; clk         ; 0.000        ; 0.043      ; 0.668      ;
; 0.549 ; fifo:fifo1|\fifo_proc_Memory_rtl_0_bypass[26]    ; fifo:fifo1|DataOut[9]                                                                                        ; clk          ; clk         ; 0.000        ; 0.043      ; 0.676      ;
; 0.555 ; fifo:fifo1|Full                                  ; fifo:fifo1|Full                                                                                              ; clk          ; clk         ; 0.000        ; 0.044      ; 0.683      ;
; 0.575 ; fifo:fifo1|\fifo_proc_Memory_rtl_0_bypass[45]    ; fifo:fifo1|DataOut[28]                                                                                       ; clk          ; clk         ; 0.000        ; 0.043      ; 0.702      ;
; 0.604 ; fifo:fifo1|Empty                                 ; fifo:fifo1|Empty                                                                                             ; clk          ; clk         ; 0.000        ; 0.044      ; 0.732      ;
; 0.619 ; fifo:fifo1|\fifo_proc:Head[4]                    ; fifo:fifo1|\fifo_proc:Head[4]                                                                                ; clk          ; clk         ; 0.000        ; 0.044      ; 0.747      ;
; 0.623 ; fifo:fifo1|\fifo_proc:Head[5]                    ; fifo:fifo1|\fifo_proc:Head[5]                                                                                ; clk          ; clk         ; 0.000        ; 0.044      ; 0.751      ;
; 0.630 ; fifo:fifo1|\fifo_proc:Head[1]                    ; fifo:fifo1|altsyncram:\fifo_proc:Memory_rtl_0|altsyncram_40h1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.032      ; 0.766      ;
; 0.631 ; fifo:fifo1|\fifo_proc:Head[0]                    ; fifo:fifo1|\fifo_proc:Head[0]                                                                                ; clk          ; clk         ; 0.000        ; 0.044      ; 0.759      ;
; 0.672 ; fifo:fifo1|\fifo_proc:Head[4]                    ; fifo:fifo1|altsyncram:\fifo_proc:Memory_rtl_0|altsyncram_40h1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.032      ; 0.808      ;
; 0.679 ; fifo:fifo1|\fifo_proc:Head[6]                    ; fifo:fifo1|\fifo_proc:Head[6]                                                                                ; clk          ; clk         ; 0.000        ; 0.044      ; 0.807      ;
; 0.696 ; fifo:fifo1|\fifo_proc:Head[4]                    ; fifo:fifo1|\fifo_proc_Memory_rtl_0_bypass[9]                                                                 ; clk          ; clk         ; 0.000        ; -0.151     ; 0.629      ;
; 0.700 ; fifo:fifo1|\fifo_proc:Tail[3]                    ; fifo:fifo1|\fifo_proc:Tail[3]                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.820      ;
; 0.700 ; fifo:fifo1|\fifo_proc:Tail[2]                    ; fifo:fifo1|\fifo_proc:Tail[2]                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.820      ;
; 0.702 ; data_memory:datamem1|ram_block_0__31__bypass[12] ; register_files:regfiles1|register_content~346                                                                ; clk          ; clk         ; 0.000        ; -0.151     ; 0.635      ;
; 0.703 ; data_memory:datamem1|ram_block_0__31__bypass[16] ; register_files:regfiles1|register_content~342                                                                ; clk          ; clk         ; 0.000        ; -0.152     ; 0.635      ;
; 0.703 ; data_memory:datamem1|ram_block_0__31__bypass[1]  ; register_files:regfiles1|register_content~357                                                                ; clk          ; clk         ; 0.000        ; -0.152     ; 0.635      ;
; 0.705 ; fifo:fifo1|Empty                                 ; fifo_empty_sig_r                                                                                             ; clk          ; clk         ; 0.000        ; -0.229     ; 0.560      ;
; 0.710 ; fifo:fifo1|\fifo_proc:Head[6]                    ; fifo:fifo1|\fifo_proc_Memory_rtl_0_bypass[13]                                                                ; clk          ; clk         ; 0.000        ; -0.151     ; 0.643      ;
; 0.753 ; data_memory:datamem1|ram_block_0__31__bypass[17] ; register_files:regfiles1|register_content~341                                                                ; clk          ; clk         ; 0.000        ; -0.141     ; 0.696      ;
; 0.754 ; fifo:fifo1|\fifo_proc:Head[2]                    ; fifo:fifo1|\fifo_proc_Memory_rtl_0_bypass[5]                                                                 ; clk          ; clk         ; 0.000        ; -0.145     ; 0.693      ;
; 0.759 ; fifo:fifo1|\fifo_proc:Head[6]                    ; fifo:fifo1|altsyncram:\fifo_proc:Memory_rtl_0|altsyncram_40h1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.032      ; 0.895      ;
; 0.759 ; register_files:regfiles1|register_content~416    ; data_memory:datamem1|ram_block_0__31__bypass[6]                                                              ; clk          ; clk         ; 0.000        ; 0.047      ; 0.890      ;
; 0.771 ; fifo:fifo1|\fifo_proc_Memory_rtl_0_bypass[47]    ; fifo:fifo1|DataOut[30]                                                                                       ; clk          ; clk         ; 0.000        ; 0.043      ; 0.898      ;
; 0.772 ; fifo:fifo1|\fifo_proc:Tail[5]                    ; fifo:fifo1|\fifo_proc_Memory_rtl_0_bypass[12]                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.892      ;
; 0.772 ; fifo:fifo1|\fifo_proc:Head[3]                    ; fifo:fifo1|\fifo_proc_Memory_rtl_0_bypass[7]                                                                 ; clk          ; clk         ; 0.000        ; -0.145     ; 0.711      ;
; 0.784 ; fifo:fifo1|\fifo_proc:Head[4]                    ; fifo:fifo1|\fifo_proc:Head[5]                                                                                ; clk          ; clk         ; 0.000        ; 0.044      ; 0.912      ;
; 0.791 ; register_files:regfiles1|register_content~467    ; data_memory:datamem1|ram_block_0__31__bypass[19]                                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.911      ;
; 0.795 ; data_memory:datamem1|ram_block_0__31__bypass[1]  ; register_files:regfiles1|register_content~485                                                                ; clk          ; clk         ; 0.000        ; 0.058      ; 0.937      ;
; 0.801 ; program_counter:pc1|address_out[3]               ; data_memory:datamem1|ram_block_0__31__bypass[0]                                                              ; clk          ; clk         ; 0.000        ; 0.038      ; 0.923      ;
; 0.802 ; register_files:regfiles1|register_content~778    ; data_memory:datamem1|ram_block_0__31__bypass[28]                                                             ; clk          ; clk         ; 0.000        ; -0.155     ; 0.731      ;
; 0.804 ; fifo:fifo1|\fifo_proc:Tail[7]                    ; fifo:fifo1|\fifo_proc:Tail[7]                                                                                ; clk          ; clk         ; 0.000        ; 0.044      ; 0.932      ;
; 0.808 ; fifo:fifo1|\fifo_proc:Head[5]                    ; fifo:fifo1|\fifo_proc_Memory_rtl_0_bypass[11]                                                                ; clk          ; clk         ; 0.000        ; -0.151     ; 0.741      ;
; 0.811 ; register_files:regfiles1|register_content~857    ; data_memory:datamem1|ram_block_0__31__bypass[13]                                                             ; clk          ; clk         ; 0.000        ; 0.030      ; 0.925      ;
; 0.826 ; fifo:fifo1|\fifo_proc:Tail[3]                    ; fifo:fifo1|altsyncram:\fifo_proc:Memory_rtl_0|altsyncram_40h1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.221      ; 1.151      ;
; 0.826 ; program_counter:pc1|address_out[4]               ; data_memory:datamem1|ram_block_0__31__bypass[0]                                                              ; clk          ; clk         ; 0.000        ; 0.039      ; 0.949      ;
; 0.827 ; register_files:regfiles1|register_content~277    ; data_memory:datamem1|ram_block_0__31__bypass[17]                                                             ; clk          ; clk         ; 0.000        ; 0.222      ; 1.133      ;
; 0.837 ; fifo:fifo1|\fifo_proc:Head[0]                    ; fifo:fifo1|\fifo_proc:Head[4]                                                                                ; clk          ; clk         ; 0.000        ; 0.044      ; 0.965      ;
; 0.838 ; program_counter:pc1|address_out[31]              ; program_counter:pc1|address_out[31]                                                                          ; clk          ; clk         ; 0.000        ; 0.045      ; 0.967      ;
; 0.842 ; fifo:fifo1|\fifo_proc:Head[6]                    ; fifo:fifo1|Full                                                                                              ; clk          ; clk         ; 0.000        ; 0.044      ; 0.970      ;
; 0.843 ; fifo:fifo1|\fifo_proc:Head[5]                    ; fifo:fifo1|\fifo_proc:Head[6]                                                                                ; clk          ; clk         ; 0.000        ; 0.044      ; 0.971      ;
; 0.848 ; fifo:fifo1|\fifo_proc:Tail[3]                    ; fifo:fifo1|\fifo_proc_Memory_rtl_0_bypass[10]                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.968      ;
; 0.849 ; fifo:fifo1|\fifo_proc:Head[0]                    ; fifo:fifo1|\fifo_proc:Head[1]                                                                                ; clk          ; clk         ; 0.000        ; 0.044      ; 0.977      ;
; 0.851 ; fifo:fifo1|\fifo_proc:Tail[2]                    ; fifo:fifo1|\fifo_proc:Tail[3]                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.971      ;
; 0.851 ; data_memory:datamem1|ram_block_0__31__bypass[15] ; register_files:regfiles1|register_content~343                                                                ; clk          ; clk         ; 0.000        ; -0.141     ; 0.794      ;
; 0.853 ; fifo:fifo1|\fifo_proc:Tail[2]                    ; fifo:fifo1|\fifo_proc_Memory_rtl_0_bypass[10]                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.973      ;
; 0.855 ; fifo:fifo1|\fifo_proc:Tail[5]                    ; fifo:fifo1|\fifo_proc:Tail[5]                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.975      ;
; 0.855 ; fifo:fifo1|\fifo_proc:Tail[5]                    ; fifo:fifo1|Full                                                                                              ; clk          ; clk         ; 0.000        ; 0.231      ; 1.170      ;
; 0.857 ; fifo:fifo1|\fifo_proc:Head[3]                    ; fifo:fifo1|altsyncram:\fifo_proc:Memory_rtl_0|altsyncram_40h1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.041      ; 1.002      ;
; 0.858 ; fifo:fifo1|\fifo_proc:Head[4]                    ; fifo:fifo1|\fifo_proc:Head[6]                                                                                ; clk          ; clk         ; 0.000        ; 0.044      ; 0.986      ;
; 0.859 ; fifo:fifo1|\fifo_proc:Tail[5]                    ; fifo:fifo1|\fifo_proc:Tail[7]                                                                                ; clk          ; clk         ; 0.000        ; 0.235      ; 1.178      ;
; 0.862 ; register_files:regfiles1|register_content~656    ; data_memory:datamem1|ram_block_0__31__bypass[22]                                                             ; clk          ; clk         ; 0.000        ; -0.141     ; 0.805      ;
; 0.868 ; data_memory:datamem1|ram_block_0__31__bypass[16] ; register_files:regfiles1|register_content~470                                                                ; clk          ; clk         ; 0.000        ; 0.058      ; 1.010      ;
; 0.873 ; register_files:regfiles1|register_content~922    ; fifo:fifo1|altsyncram:\fifo_proc:Memory_rtl_0|altsyncram_40h1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.384      ; 1.361      ;
; 0.879 ; fifo:fifo1|\fifo_proc:Tail[1]                    ; fifo:fifo1|altsyncram:\fifo_proc:Memory_rtl_0|altsyncram_40h1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.221      ; 1.204      ;
; 0.885 ; data_memory:datamem1|ram_block_0__31__bypass[5]  ; register_files:regfiles1|register_content~353                                                                ; clk          ; clk         ; 0.000        ; -0.130     ; 0.839      ;
; 0.889 ; fifo:fifo1|\fifo_proc:Head[5]                    ; fifo:fifo1|Full                                                                                              ; clk          ; clk         ; 0.000        ; 0.044      ; 1.017      ;
; 0.891 ; fifo:fifo1|\fifo_proc:Tail[4]                    ; fifo:fifo1|\fifo_proc_Memory_rtl_0_bypass[10]                                                                ; clk          ; clk         ; 0.000        ; -0.155     ; 0.820      ;
; 0.892 ; register_files:regfiles1|register_content~481    ; data_memory:datamem1|ram_block_0__31__bypass[5]                                                              ; clk          ; clk         ; 0.000        ; 0.031      ; 1.007      ;
; 0.897 ; fifo:fifo1|\fifo_proc_Memory_rtl_0_bypass[41]    ; fifo:fifo1|DataOut[24]                                                                                       ; clk          ; clk         ; 0.000        ; -0.125     ; 0.856      ;
; 0.900 ; fifo:fifo1|\fifo_proc:Head[3]                    ; fifo:fifo1|\fifo_proc:Head[4]                                                                                ; clk          ; clk         ; 0.000        ; 0.053      ; 1.037      ;
; 0.901 ; fifo:fifo1|\fifo_proc:Head[0]                    ; fifo:fifo1|\fifo_proc_Memory_rtl_0_bypass[1]                                                                 ; clk          ; clk         ; 0.000        ; -0.154     ; 0.831      ;
; 0.902 ; data_memory:datamem1|ram_block_0__31__bypass[12] ; register_files:regfiles1|register_content~922                                                                ; clk          ; clk         ; 0.000        ; -0.155     ; 0.831      ;
; 0.903 ; program_counter:pc1|address_out[25]              ; program_counter:pc1|address_out[25]                                                                          ; clk          ; clk         ; 0.000        ; 0.045      ; 1.032      ;
; 0.904 ; fifo:fifo1|\fifo_proc:Head[2]                    ; fifo:fifo1|\fifo_proc:Head[4]                                                                                ; clk          ; clk         ; 0.000        ; 0.053      ; 1.041      ;
; 0.907 ; fifo:fifo1|\fifo_proc:Head[0]                    ; fifo:fifo1|\fifo_proc:Head[5]                                                                                ; clk          ; clk         ; 0.000        ; 0.044      ; 1.035      ;
; 0.910 ; fifo:fifo1|\fifo_proc:Head[2]                    ; fifo:fifo1|\fifo_proc:Head[2]                                                                                ; clk          ; clk         ; 0.000        ; 0.044      ; 1.038      ;
; 0.910 ; program_counter:pc1|address_out[23]              ; program_counter:pc1|address_out[23]                                                                          ; clk          ; clk         ; 0.000        ; 0.045      ; 1.039      ;
; 0.914 ; fifo:fifo1|\fifo_proc_Memory_rtl_0_bypass[6]     ; fifo:fifo1|DataOut[17]                                                                                       ; clk          ; clk         ; 0.000        ; 0.047      ; 1.045      ;
; 0.919 ; fifo:fifo1|\fifo_proc:Head[6]                    ; fifo:fifo1|\fifo_proc:Head[7]                                                                                ; clk          ; clk         ; 0.000        ; 0.048      ; 1.051      ;
+-------+--------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+------------+-------+----------+---------+---------------------+
; Clock            ; Setup      ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+------------+-------+----------+---------+---------------------+
; Worst-case Slack ; -19.563    ; 0.185 ; N/A      ; N/A     ; -3.201              ;
;  clk             ; -19.563    ; 0.199 ; N/A      ; N/A     ; -3.201              ;
;  clk2            ; -2.197     ; 0.186 ; N/A      ; N/A     ; -1.487              ;
;  clk3            ; -2.041     ; 0.186 ; N/A      ; N/A     ; -1.487              ;
;  clk_in          ; -4.429     ; 0.185 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -19115.154 ; 0.0   ; 0.0      ; 0.0     ; -2172.961           ;
;  clk             ; -18574.962 ; 0.000 ; N/A      ; N/A     ; -1816.055           ;
;  clk2            ; -96.069    ; 0.000 ; N/A      ; N/A     ; -74.350             ;
;  clk3            ; -50.546    ; 0.000 ; N/A      ; N/A     ; -52.045             ;
;  clk_in          ; -393.577   ; 0.000 ; N/A      ; N/A     ; -230.511            ;
+------------------+------------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; seg[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[7]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; tx_out        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk_in                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clr_in                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; read_en                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk_speed_selector      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; seg[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; dig[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; dig[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; dig[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; dig[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; tx_out        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; seg[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; dig[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; dig[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; dig[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; dig[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; tx_out        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; seg[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dig[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dig[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dig[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; dig[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; tx_out        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 98603376 ; 0        ; 0        ; 0        ;
; clk3       ; clk      ; 1        ; 0        ; 0        ; 0        ;
; clk_in     ; clk      ; 1        ; 0        ; 0        ; 0        ;
; clk        ; clk2     ; 32       ; 0        ; 0        ; 0        ;
; clk2       ; clk2     ; 131      ; 0        ; 0        ; 0        ;
; clk3       ; clk2     ; 53       ; 0        ; 0        ; 0        ;
; clk_in     ; clk2     ; 59       ; 0        ; 0        ; 0        ;
; clk        ; clk3     ; 3        ; 0        ; 0        ; 0        ;
; clk2       ; clk3     ; 33       ; 0        ; 0        ; 0        ;
; clk3       ; clk3     ; 243      ; 0        ; 0        ; 0        ;
; clk_in     ; clk3     ; 19       ; 0        ; 0        ; 0        ;
; clk        ; clk_in   ; 1        ; 1        ; 0        ; 0        ;
; clk2       ; clk_in   ; 1        ; 1        ; 0        ; 0        ;
; clk3       ; clk_in   ; 1        ; 1        ; 0        ; 0        ;
; clk_in     ; clk_in   ; 3509     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 98603376 ; 0        ; 0        ; 0        ;
; clk3       ; clk      ; 1        ; 0        ; 0        ; 0        ;
; clk_in     ; clk      ; 1        ; 0        ; 0        ; 0        ;
; clk        ; clk2     ; 32       ; 0        ; 0        ; 0        ;
; clk2       ; clk2     ; 131      ; 0        ; 0        ; 0        ;
; clk3       ; clk2     ; 53       ; 0        ; 0        ; 0        ;
; clk_in     ; clk2     ; 59       ; 0        ; 0        ; 0        ;
; clk        ; clk3     ; 3        ; 0        ; 0        ; 0        ;
; clk2       ; clk3     ; 33       ; 0        ; 0        ; 0        ;
; clk3       ; clk3     ; 243      ; 0        ; 0        ; 0        ;
; clk_in     ; clk3     ; 19       ; 0        ; 0        ; 0        ;
; clk        ; clk_in   ; 1        ; 1        ; 0        ; 0        ;
; clk2       ; clk_in   ; 1        ; 1        ; 0        ; 0        ;
; clk3       ; clk_in   ; 1        ; 1        ; 0        ; 0        ;
; clk_in     ; clk_in   ; 3509     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 174   ; 174  ;
; Unconstrained Output Ports      ; 12    ; 12   ;
; Unconstrained Output Port Paths ; 121   ; 121  ;
+---------------------------------+-------+------+


+--------------------------------------+
; Clock Status Summary                 ;
+--------+--------+------+-------------+
; Target ; Clock  ; Type ; Status      ;
+--------+--------+------+-------------+
; clk    ; clk    ; Base ; Constrained ;
; clk2   ; clk2   ; Base ; Constrained ;
; clk3   ; clk3   ; Base ; Constrained ;
; clk_in ; clk_in ; Base ; Constrained ;
+--------+--------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; clr_in     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; read_en    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; dig[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tx_out      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; clr_in     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; read_en    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; dig[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tx_out      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition
    Info: Processing started: Fri Aug 26 03:46:09 2022
Info: Command: quartus_sta RISC-V-Single-Cycle-VHDL -c RISC-V-Single-Cycle-VHDL
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 12 of the 12 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'RISC-V-Single-Cycle-VHDL.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name clk_in clk_in
    Info (332105): create_clock -period 1.000 -name clk3 clk3
    Info (332105): create_clock -period 1.000 -name clk2 clk2
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -19.563
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -19.563          -18574.962 clk 
    Info (332119):    -4.429            -393.577 clk_in 
    Info (332119):    -2.197             -96.069 clk2 
    Info (332119):    -2.041             -50.546 clk3 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.445               0.000 clk_in 
    Info (332119):     0.453               0.000 clk3 
    Info (332119):     0.454               0.000 clk2 
    Info (332119):     0.486               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.201           -1815.956 clk 
    Info (332119):    -3.000            -230.511 clk_in 
    Info (332119):    -1.487             -74.350 clk2 
    Info (332119):    -1.487             -52.045 clk3 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -18.458
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -18.458          -17593.518 clk 
    Info (332119):    -4.141            -341.259 clk_in 
    Info (332119):    -2.068             -87.598 clk2 
    Info (332119):    -1.848             -44.459 clk3 
Info (332146): Worst-case hold slack is 0.397
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.397               0.000 clk_in 
    Info (332119):     0.401               0.000 clk2 
    Info (332119):     0.401               0.000 clk3 
    Info (332119):     0.450               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.201           -1816.055 clk 
    Info (332119):    -3.000            -230.511 clk_in 
    Info (332119):    -1.487             -74.350 clk2 
    Info (332119):    -1.487             -52.045 clk3 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -8.064
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -8.064           -7631.944 clk 
    Info (332119):    -1.322             -87.707 clk_in 
    Info (332119):    -0.402             -14.123 clk2 
    Info (332119):    -0.269              -3.713 clk3 
Info (332146): Worst-case hold slack is 0.185
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.185               0.000 clk_in 
    Info (332119):     0.186               0.000 clk2 
    Info (332119):     0.186               0.000 clk3 
    Info (332119):     0.199               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -165.868 clk_in 
    Info (332119):    -1.000           -1212.000 clk 
    Info (332119):    -1.000             -50.000 clk2 
    Info (332119):    -1.000             -35.000 clk3 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4904 megabytes
    Info: Processing ended: Fri Aug 26 03:46:17 2022
    Info: Elapsed time: 00:00:08
    Info: Total CPU time (on all processors): 00:00:09


