module shifter (
    input a[16],
    input b[16],
    input alufn[6],
    output out[16]
  ) {
  sig expr[16];
  
  always {
    out=0;
    expr=$signed(a);
    if ({alufn[1],alufn[0]}=={0,0}) //left shift
      {out=expr<<b;}
    if ({alufn[1],alufn[0]}=={0,1}) //right shift
      {out=expr>>b;}
    if ({alufn[1],alufn[0]}=={1,0}) //signed left shift
      {out=expr<<<b;}   
    if ({alufn[1],alufn[0]}=={1,1}) //signed right shift
      {out=expr>>>b;}
    
  }
}
