
#Circuit Summary:
#---------------
#number of inputs = 36
#number of outputs = 7
#number of gates = 245
#number of wires = 281
#atpg: cputime for reading in circuit ../sample_circuits/c432.ckt: 0.0s 0.0s
#atpg: cputime for levelling circuit ../sample_circuits/c432.ckt: 0.0s 0.0s
#atpg: cputime for rearranging gate inputs ../sample_circuits/c432.ckt: 0.0s 0.0s
#atpg: cputime for creating dummy nodes ../sample_circuits/c432.ckt: 0.0s 0.0s
#atpg: cputime for generating fault list ../sample_circuits/c432.ckt: 0.0s 0.0s
T'101111111011101110111011101011101010 0'
T'101110101110111010111010111010111000 0'
T'111110111111111011101010101111111100 0'
T'111010111110101111101010101111101001 0'
T'101110111010101011111011111111101010 1'
T'111111111010101110111110101111101100 1'
T'101010111111111010111010111010101100 1'
T'101110111011111111111111101010101011 1'
T'111011111110111111101011101110111100 0'
T'101111111010111010111010101010101000 0'
T'101010111111111110111110111110111110 0'
T'101011111010101010111011101010101101 0'
T'111010101110101111111011111110111100 1'
T'101110101111111110101010111011111110 1'
T'111010111111111110101011101110101011 1'
T'111110111110101010101011111110101110 1'
T'011110101010101110101110111110101001 1'
T'011111111110101010111010101011101101 1'
T'011011111110101010111010101011101100 1'
T'011011111011111011111010111011111010 1'
T'011111111011111011111010111011111010 1'
T'011110111011111011101110101010111110 1'
T'101010111011111010101111101010111010 1'
T'111010111111111110111110101010101101 1'
T'111111101011101011101010111010101111 1'
T'111010111110111111101110101111101101 1'
T'011010111011101011101110111011101101 1'
T'011011101010101111101111101011101101 1'
T'111010111011111010101111111011101101 1'
T'111111101111111010101010111111101000 1'
T'111011111111111010111010101110111101 1'
T'101011111010101110111110111111111011 1'
T'100111111110101110111110101110101001 1'
T'100111111110101110111110101110101000 1'
T'110111111011101010101110101011111001 1'
T'100111111111101110111010101111101100 1'
T'110111111111101110111010101111101100 1'
T'100110111110111110111011101111101011 1'
T'110111111111101011111111101111111100 1'
T'100111111011101010101111111110101010 1'
T'111001101011101110101010101011111000 1'
T'101101111011111011101111111011111100 1'
T'101001111011111011101111111011111101 1'
T'101001101111101110101011111110101110 1'
T'101001101111111111101010101110111100 1'
T'111001101111111111101010101110111100 1'
T'111101111111101010101011111011101000 1'
T'101001111111101010101011101110101101 1'
T'111010011010101011101010101010101010 1'
T'101010011010101011101010101010101010 1'
T'111011011111101111111110111010111001 1'
T'111110011111101111111110111010111000 1'
T'101111011110111011111110111111101000 1'
T'111110011111101110111011101111111110 1'
T'101111111011101011111011111011111000 1'
T'111110111011101110101110111010101011 1'
T'101010111111101010101010111011101000 1'
T'101111111110101011111110101110111101 1'
T'101111011010101111101011101010101001 1'
T'101010011010101111101011101010101000 1'
T'111111101111101010111011111110111001 1'
T'111110101110101110101110111110111111 1'
T'111111101011111110101010101111111111 1'
T'101111101011111110101010101111111111 1'
T'101111110110111011101111101010111000 1'
T'111011100110101110111110111110111100 1'
T'111010100111111010111011111011111001 1'
T'111011100111101011101110101011101000 1'
T'101011110111111010101110111110101101 1'
T'111011110111111010101110111110101101 1'
T'111011100110111110101111111010101110 1'
T'101011110110101111111110101011111011 1'
T'101111111101111110111111111011111100 1'
T'111111111101111110111111111011111100 1'
T'111110111101111110101111101010101100 1'
T'111110101001101010111011111011101110 1'
T'111011111101101010111011111011101111 1'
T'111010111001101011111010101010111111 1'
T'101111111001101110101111111110111010 1'
T'111111111101101011101011101010111111 1'
T'101011111101111011101011101010111110 1'
T'111110111010011010101011101011101111 1'
T'111010101111011011111011101011101000 1'
T'101110101011011110111111101110101111 1'
T'101011111011011011111010101110111101 1'
T'101111101111011010101111111111101010 1'
T'111010111010011011101010101111111011 1'
T'111111111111011010111010101011111011 1'
T'111010101010011010111010101011111010 1'
T'111010101010100110111011111111111110 1'
T'111010111111110111111111101110111001 1'
T'101010111111110111111111101110111001 1'
T'111111111110110111101110111011101110 1'
T'101111111110110111101110111011101110 1'
T'101011101111110111101011111010101011 1'
T'111011101111110111101011111010101011 1'
T'101011101111110110101110111111101100 1'
T'101010111010101101111110101010101101 1'
T'111010111010101101111110101010101101 1'
T'101111101011101101101111111110111010 1'
T'111110101011111001101111101010101010 1'
T'111010101110101001101110111011101100 1'
T'101010111011111101111111111010101100 1'
T'111011101110101001111110111110111101 1'
T'111010111110101001111111111110111101 1'
T'101110111110111011011111111010111010 1'
T'101011101011101110011111111010111011 1'
T'111011101011101010011011101011111110 1'
T'101011101011101010011011101011111110 1'
T'111010101110101010011011101111101001 1'
T'111111111011111111011011101111101000 1'
T'111110101111111011011110111111111000 1'
T'101110101111111011011110111111111000 1'
T'101110101010101110110111111010101100 1'
T'111110101010101110110111111010101100 1'
T'111110111010111111110110111111111100 1'
T'101110111010111111110110111111111100 1'
T'111110111010101111100110111111111101 1'
T'101110111011111111100111111010101000 1'
T'101110111011111011100111111011101111 1'
T'101110111011101110110110111111111010 1'
T'101110101110101010101101111011101010 1'
T'101111101010101110111101101110101101 1'
T'101010101011101010101001101011111001 1'
T'111010101011101010101001101011111001 1'
T'101111111110101111101001111010101001 1'
T'111111111011111110111101101011111110 1'
T'111010101110101011101001101011111111 1'
T'111011111010111110101001111110101011 1'
T'101010111110101011111011011011101010 1'
T'111010111110101011111011011011101010 1'
T'101110101010101110111011011010101100 1'
T'101110111110111010111110011010111110 1'
T'101111111110111011111011011010111011 1'
T'101010101011111011111111011011101000 1'
T'111010101011111011111111011011101000 1'
T'101011111110101010101011011111101111 1'
T'101111101110111111111110110111111001 1'
T'101110101011101110101011100110101111 1'
T'101111111111111111101111110110101110 1'
T'101010101010101010111010100110101111 1'
T'111011111111101110111111100110111100 1'
T'111110111010111111111111100110111111 1'
T'111011101111101010101010110110111110 1'
T'101011111010111011111011110110111110 1'
T'111010111010101110101111101101101100 1'
T'101010111010101110101111101101101100 1'
T'101110101010111010111010111101111110 1'
T'111011101011111011111010101101111111 1'
T'111010101110111010111010111101101001 1'
T'101010101110111010111010111101101001 1'
T'101010101011101111101111111101101110 1'
T'111010101011101111101111111101101110 1'
T'111011111011111110101111101011011100 1'
T'111011111010101011111111101110011001 1'
T'101010111010101110101011101111011010 1'
T'111010111010101110101011101111011010 1'
T'111010101011111010111110101111011110 1'
T'101010101011111010111110101111011110 1'
T'101111101011101111101111101010011111 1'
T'111111101011101111101111101010011111 1'
T'111110101010101111111010111011110110 1'
T'111010101010101010111011101011110100 1'
T'101010101010101010111011101011110100 1'
T'101110111011111111101110111010100110 1'
T'111010101111101110111110111010100100 1'
T'101111101010111011101111101110100110 1'
T'101011111011101010101011101011100101 1'
T'111010101011111011111011101010110111 1'
T'111111111111101011101010101111101111 0'
T'111011111111101011101010101111101111 0'
T'111110101110101010101010111111101110 0'
T'111011111010111110111011101011101101 0'

#FAULT COVERAGE RESULTS :
#number of test vectors = 173
#total number of gate faults (uncollapsed) = 1110
#total number of detected faults = 124
#total gate fault coverage = 11.17%
#number of equivalent gate faults (collapsed) = 1034
#number of equivalent detected faults = 124
#equivalent gate fault coverage = 11.99%

#atpg: cputime for test pattern generation ../sample_circuits/c432.ckt: 1.0s 1.0s
