TimeQuest Timing Analyzer report for Microcomputer
Sat Nov 23 07:57:09 2019
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Setup: 'cpuClock'
 13. Slow Model Setup: 'sdClock'
 14. Slow Model Setup: 'T80s:cpu1|IORQ_n'
 15. Slow Model Setup: 'serialClkCount[15]'
 16. Slow Model Hold: 'T80s:cpu1|IORQ_n'
 17. Slow Model Hold: 'clk'
 18. Slow Model Hold: 'cpuClock'
 19. Slow Model Hold: 'sdClock'
 20. Slow Model Hold: 'serialClkCount[15]'
 21. Slow Model Recovery: 'serialClkCount[15]'
 22. Slow Model Recovery: 'sdClock'
 23. Slow Model Recovery: 'T80s:cpu1|IORQ_n'
 24. Slow Model Removal: 'T80s:cpu1|IORQ_n'
 25. Slow Model Removal: 'serialClkCount[15]'
 26. Slow Model Removal: 'sdClock'
 27. Slow Model Minimum Pulse Width: 'T80s:cpu1|IORQ_n'
 28. Slow Model Minimum Pulse Width: 'clk'
 29. Slow Model Minimum Pulse Width: 'cpuClock'
 30. Slow Model Minimum Pulse Width: 'sdClock'
 31. Slow Model Minimum Pulse Width: 'serialClkCount[15]'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Output Enable Times
 37. Minimum Output Enable Times
 38. Output Disable Times
 39. Minimum Output Disable Times
 40. Fast Model Setup Summary
 41. Fast Model Hold Summary
 42. Fast Model Recovery Summary
 43. Fast Model Removal Summary
 44. Fast Model Minimum Pulse Width Summary
 45. Fast Model Setup: 'clk'
 46. Fast Model Setup: 'cpuClock'
 47. Fast Model Setup: 'sdClock'
 48. Fast Model Setup: 'T80s:cpu1|IORQ_n'
 49. Fast Model Setup: 'serialClkCount[15]'
 50. Fast Model Hold: 'clk'
 51. Fast Model Hold: 'T80s:cpu1|IORQ_n'
 52. Fast Model Hold: 'cpuClock'
 53. Fast Model Hold: 'serialClkCount[15]'
 54. Fast Model Hold: 'sdClock'
 55. Fast Model Recovery: 'serialClkCount[15]'
 56. Fast Model Recovery: 'sdClock'
 57. Fast Model Recovery: 'T80s:cpu1|IORQ_n'
 58. Fast Model Removal: 'T80s:cpu1|IORQ_n'
 59. Fast Model Removal: 'serialClkCount[15]'
 60. Fast Model Removal: 'sdClock'
 61. Fast Model Minimum Pulse Width: 'clk'
 62. Fast Model Minimum Pulse Width: 'T80s:cpu1|IORQ_n'
 63. Fast Model Minimum Pulse Width: 'cpuClock'
 64. Fast Model Minimum Pulse Width: 'sdClock'
 65. Fast Model Minimum Pulse Width: 'serialClkCount[15]'
 66. Setup Times
 67. Hold Times
 68. Clock to Output Times
 69. Minimum Clock to Output Times
 70. Output Enable Times
 71. Minimum Output Enable Times
 72. Output Disable Times
 73. Minimum Output Disable Times
 74. Multicorner Timing Analysis Summary
 75. Setup Times
 76. Hold Times
 77. Clock to Output Times
 78. Minimum Clock to Output Times
 79. Setup Transfers
 80. Hold Transfers
 81. Recovery Transfers
 82. Removal Transfers
 83. Report TCCS
 84. Report RSKM
 85. Unconstrained Paths
 86. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Microcomputer                                                     ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                 ;
+--------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------+
; Clock Name         ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                ;
+--------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------+
; clk                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                ;
; cpuClock           ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { cpuClock }           ;
; sdClock            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { sdClock }            ;
; serialClkCount[15] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { serialClkCount[15] } ;
; T80s:cpu1|IORQ_n   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { T80s:cpu1|IORQ_n }   ;
+--------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------+


+----------------------------------------------------------+
; Slow Model Fmax Summary                                  ;
+------------+-----------------+--------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name         ; Note ;
+------------+-----------------+--------------------+------+
; 53.48 MHz  ; 53.48 MHz       ; clk                ;      ;
; 53.81 MHz  ; 53.81 MHz       ; cpuClock           ;      ;
; 74.99 MHz  ; 74.99 MHz       ; T80s:cpu1|IORQ_n   ;      ;
; 135.01 MHz ; 135.01 MHz      ; sdClock            ;      ;
; 178.03 MHz ; 178.03 MHz      ; serialClkCount[15] ;      ;
+------------+-----------------+--------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------+
; Slow Model Setup Summary                     ;
+--------------------+---------+---------------+
; Clock              ; Slack   ; End Point TNS ;
+--------------------+---------+---------------+
; clk                ; -17.698 ; -6619.805     ;
; cpuClock           ; -17.585 ; -4623.707     ;
; sdClock            ; -9.941  ; -1069.162     ;
; T80s:cpu1|IORQ_n   ; -7.887  ; -255.081      ;
; serialClkCount[15] ; -6.920  ; -1043.240     ;
+--------------------+---------+---------------+


+---------------------------------------------+
; Slow Model Hold Summary                     ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; T80s:cpu1|IORQ_n   ; -3.624 ; -147.001      ;
; clk                ; -1.984 ; -1.984        ;
; cpuClock           ; 0.293  ; 0.000         ;
; sdClock            ; 0.499  ; 0.000         ;
; serialClkCount[15] ; 0.499  ; 0.000         ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Slow Model Recovery Summary                 ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; serialClkCount[15] ; -5.474 ; -140.630      ;
; sdClock            ; -1.562 ; -14.058       ;
; T80s:cpu1|IORQ_n   ; 1.374  ; 0.000         ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Slow Model Removal Summary                  ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; T80s:cpu1|IORQ_n   ; -2.804 ; -12.294       ;
; serialClkCount[15] ; 0.953  ; 0.000         ;
; sdClock            ; 2.123  ; 0.000         ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Slow Model Minimum Pulse Width Summary      ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; T80s:cpu1|IORQ_n   ; -2.989 ; -506.204      ;
; clk                ; -2.567 ; -2840.157     ;
; cpuClock           ; -0.742 ; -513.464      ;
; sdClock            ; -0.742 ; -267.120      ;
; serialClkCount[15] ; -0.742 ; -264.152      ;
+--------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                                                                                                                         ;
+---------+------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                          ; To Node                                                                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -17.698 ; SBCTextDisplayRGB:io2|charHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg7   ; clk          ; clk         ; 1.000        ; 0.079      ; 18.731     ;
; -17.697 ; SBCTextDisplayRGB:io2|charHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg9 ; clk          ; clk         ; 1.000        ; 0.104      ; 18.755     ;
; -17.697 ; SBCTextDisplayRGB:io2|charHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg6 ; clk          ; clk         ; 1.000        ; 0.104      ; 18.755     ;
; -17.694 ; SBCTextDisplayRGB:io2|charHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7   ; clk          ; clk         ; 1.000        ; 0.093      ; 18.741     ;
; -17.692 ; SBCTextDisplayRGB:io2|charHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5   ; clk          ; clk         ; 1.000        ; 0.093      ; 18.739     ;
; -17.691 ; SBCTextDisplayRGB:io2|charHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg6 ; clk          ; clk         ; 1.000        ; 0.093      ; 18.738     ;
; -17.691 ; SBCTextDisplayRGB:io2|charHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg7 ; clk          ; clk         ; 1.000        ; 0.096      ; 18.741     ;
; -17.689 ; SBCTextDisplayRGB:io2|charHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5 ; clk          ; clk         ; 1.000        ; 0.099      ; 18.742     ;
; -17.689 ; SBCTextDisplayRGB:io2|charHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg5 ; clk          ; clk         ; 1.000        ; 0.093      ; 18.736     ;
; -17.688 ; SBCTextDisplayRGB:io2|charHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9   ; clk          ; clk         ; 1.000        ; 0.093      ; 18.735     ;
; -17.688 ; SBCTextDisplayRGB:io2|charHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg5 ; clk          ; clk         ; 1.000        ; 0.104      ; 18.746     ;
; -17.688 ; SBCTextDisplayRGB:io2|charHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9 ; clk          ; clk         ; 1.000        ; 0.099      ; 18.741     ;
; -17.688 ; SBCTextDisplayRGB:io2|charHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg7 ; clk          ; clk         ; 1.000        ; 0.093      ; 18.735     ;
; -17.686 ; SBCTextDisplayRGB:io2|charHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg9   ; clk          ; clk         ; 1.000        ; 0.079      ; 18.719     ;
; -17.682 ; SBCTextDisplayRGB:io2|charHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg5 ; clk          ; clk         ; 1.000        ; 0.096      ; 18.732     ;
; -17.675 ; SBCTextDisplayRGB:io2|charHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg9 ; clk          ; clk         ; 1.000        ; 0.096      ; 18.725     ;
; -17.674 ; SBCTextDisplayRGB:io2|charHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg7   ; clk          ; clk         ; 1.000        ; 0.089      ; 18.717     ;
; -17.673 ; SBCTextDisplayRGB:io2|charHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg5   ; clk          ; clk         ; 1.000        ; 0.079      ; 18.706     ;
; -17.673 ; SBCTextDisplayRGB:io2|charHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg9 ; clk          ; clk         ; 1.000        ; 0.093      ; 18.720     ;
; -17.671 ; SBCTextDisplayRGB:io2|charHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6 ; clk          ; clk         ; 1.000        ; 0.099      ; 18.724     ;
; -17.670 ; SBCTextDisplayRGB:io2|charHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6   ; clk          ; clk         ; 1.000        ; 0.093      ; 18.717     ;
; -17.669 ; SBCTextDisplayRGB:io2|charHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7 ; clk          ; clk         ; 1.000        ; 0.099      ; 18.722     ;
; -17.668 ; SBCTextDisplayRGB:io2|charHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg7 ; clk          ; clk         ; 1.000        ; 0.104      ; 18.726     ;
; -17.661 ; SBCTextDisplayRGB:io2|charHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg6   ; clk          ; clk         ; 1.000        ; 0.079      ; 18.694     ;
; -17.659 ; SBCTextDisplayRGB:io2|charHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg6 ; clk          ; clk         ; 1.000        ; 0.096      ; 18.709     ;
; -17.657 ; SBCTextDisplayRGB:io2|charHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg9   ; clk          ; clk         ; 1.000        ; 0.089      ; 18.700     ;
; -17.646 ; SBCTextDisplayRGB:io2|charHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg6   ; clk          ; clk         ; 1.000        ; 0.089      ; 18.689     ;
; -17.592 ; SBCTextDisplayRGB:io2|charHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg7   ; clk          ; clk         ; 1.000        ; 0.079      ; 18.625     ;
; -17.591 ; SBCTextDisplayRGB:io2|charHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg9 ; clk          ; clk         ; 1.000        ; 0.104      ; 18.649     ;
; -17.591 ; SBCTextDisplayRGB:io2|charHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg6 ; clk          ; clk         ; 1.000        ; 0.104      ; 18.649     ;
; -17.588 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg8 ; clk          ; clk         ; 1.000        ; 0.145      ; 18.687     ;
; -17.588 ; SBCTextDisplayRGB:io2|charHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7   ; clk          ; clk         ; 1.000        ; 0.093      ; 18.635     ;
; -17.586 ; SBCTextDisplayRGB:io2|charHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5   ; clk          ; clk         ; 1.000        ; 0.093      ; 18.633     ;
; -17.585 ; SBCTextDisplayRGB:io2|charHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg6 ; clk          ; clk         ; 1.000        ; 0.093      ; 18.632     ;
; -17.585 ; SBCTextDisplayRGB:io2|charHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg7 ; clk          ; clk         ; 1.000        ; 0.096      ; 18.635     ;
; -17.583 ; SBCTextDisplayRGB:io2|charHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5 ; clk          ; clk         ; 1.000        ; 0.099      ; 18.636     ;
; -17.583 ; SBCTextDisplayRGB:io2|charHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg5 ; clk          ; clk         ; 1.000        ; 0.093      ; 18.630     ;
; -17.582 ; SBCTextDisplayRGB:io2|charHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9   ; clk          ; clk         ; 1.000        ; 0.093      ; 18.629     ;
; -17.582 ; SBCTextDisplayRGB:io2|charHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg5 ; clk          ; clk         ; 1.000        ; 0.104      ; 18.640     ;
; -17.582 ; SBCTextDisplayRGB:io2|charHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9 ; clk          ; clk         ; 1.000        ; 0.099      ; 18.635     ;
; -17.582 ; SBCTextDisplayRGB:io2|charHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg7 ; clk          ; clk         ; 1.000        ; 0.093      ; 18.629     ;
; -17.580 ; SBCTextDisplayRGB:io2|charHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg9   ; clk          ; clk         ; 1.000        ; 0.079      ; 18.613     ;
; -17.576 ; SBCTextDisplayRGB:io2|charHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg5 ; clk          ; clk         ; 1.000        ; 0.096      ; 18.626     ;
; -17.569 ; SBCTextDisplayRGB:io2|charHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg9 ; clk          ; clk         ; 1.000        ; 0.096      ; 18.619     ;
; -17.568 ; SBCTextDisplayRGB:io2|charHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg7   ; clk          ; clk         ; 1.000        ; 0.089      ; 18.611     ;
; -17.567 ; SBCTextDisplayRGB:io2|charHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg5   ; clk          ; clk         ; 1.000        ; 0.079      ; 18.600     ;
; -17.567 ; SBCTextDisplayRGB:io2|charHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg9 ; clk          ; clk         ; 1.000        ; 0.093      ; 18.614     ;
; -17.565 ; SBCTextDisplayRGB:io2|charHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6 ; clk          ; clk         ; 1.000        ; 0.099      ; 18.618     ;
; -17.564 ; SBCTextDisplayRGB:io2|charHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6   ; clk          ; clk         ; 1.000        ; 0.093      ; 18.611     ;
; -17.563 ; SBCTextDisplayRGB:io2|charHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7 ; clk          ; clk         ; 1.000        ; 0.099      ; 18.616     ;
; -17.562 ; SBCTextDisplayRGB:io2|charHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg7 ; clk          ; clk         ; 1.000        ; 0.104      ; 18.620     ;
; -17.555 ; SBCTextDisplayRGB:io2|charHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg6   ; clk          ; clk         ; 1.000        ; 0.079      ; 18.588     ;
; -17.553 ; SBCTextDisplayRGB:io2|charHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg6 ; clk          ; clk         ; 1.000        ; 0.096      ; 18.603     ;
; -17.551 ; SBCTextDisplayRGB:io2|charHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg9   ; clk          ; clk         ; 1.000        ; 0.089      ; 18.594     ;
; -17.540 ; SBCTextDisplayRGB:io2|charHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg6   ; clk          ; clk         ; 1.000        ; 0.089      ; 18.583     ;
; -17.465 ; SBCTextDisplayRGB:io2|charHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg7   ; clk          ; clk         ; 1.000        ; 0.079      ; 18.498     ;
; -17.464 ; SBCTextDisplayRGB:io2|charHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg9 ; clk          ; clk         ; 1.000        ; 0.104      ; 18.522     ;
; -17.464 ; SBCTextDisplayRGB:io2|charHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg6 ; clk          ; clk         ; 1.000        ; 0.104      ; 18.522     ;
; -17.461 ; SBCTextDisplayRGB:io2|charHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7   ; clk          ; clk         ; 1.000        ; 0.093      ; 18.508     ;
; -17.459 ; SBCTextDisplayRGB:io2|charHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5   ; clk          ; clk         ; 1.000        ; 0.093      ; 18.506     ;
; -17.458 ; SBCTextDisplayRGB:io2|charHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg6 ; clk          ; clk         ; 1.000        ; 0.093      ; 18.505     ;
; -17.458 ; SBCTextDisplayRGB:io2|charHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg7 ; clk          ; clk         ; 1.000        ; 0.096      ; 18.508     ;
; -17.456 ; SBCTextDisplayRGB:io2|charHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5 ; clk          ; clk         ; 1.000        ; 0.099      ; 18.509     ;
; -17.456 ; SBCTextDisplayRGB:io2|charHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg5 ; clk          ; clk         ; 1.000        ; 0.093      ; 18.503     ;
; -17.455 ; SBCTextDisplayRGB:io2|charHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9   ; clk          ; clk         ; 1.000        ; 0.093      ; 18.502     ;
; -17.455 ; SBCTextDisplayRGB:io2|charHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg5 ; clk          ; clk         ; 1.000        ; 0.104      ; 18.513     ;
; -17.455 ; SBCTextDisplayRGB:io2|charHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9 ; clk          ; clk         ; 1.000        ; 0.099      ; 18.508     ;
; -17.455 ; SBCTextDisplayRGB:io2|charHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg7 ; clk          ; clk         ; 1.000        ; 0.093      ; 18.502     ;
; -17.453 ; SBCTextDisplayRGB:io2|charHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg9   ; clk          ; clk         ; 1.000        ; 0.079      ; 18.486     ;
; -17.449 ; SBCTextDisplayRGB:io2|charHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg5 ; clk          ; clk         ; 1.000        ; 0.096      ; 18.499     ;
; -17.442 ; SBCTextDisplayRGB:io2|charHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg9 ; clk          ; clk         ; 1.000        ; 0.096      ; 18.492     ;
; -17.441 ; SBCTextDisplayRGB:io2|charHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg7   ; clk          ; clk         ; 1.000        ; 0.089      ; 18.484     ;
; -17.440 ; SBCTextDisplayRGB:io2|charHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg5   ; clk          ; clk         ; 1.000        ; 0.079      ; 18.473     ;
; -17.440 ; SBCTextDisplayRGB:io2|charHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg9 ; clk          ; clk         ; 1.000        ; 0.093      ; 18.487     ;
; -17.438 ; SBCTextDisplayRGB:io2|charHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6 ; clk          ; clk         ; 1.000        ; 0.099      ; 18.491     ;
; -17.437 ; SBCTextDisplayRGB:io2|charHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6   ; clk          ; clk         ; 1.000        ; 0.093      ; 18.484     ;
; -17.436 ; SBCTextDisplayRGB:io2|charHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7 ; clk          ; clk         ; 1.000        ; 0.099      ; 18.489     ;
; -17.435 ; SBCTextDisplayRGB:io2|charHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg7 ; clk          ; clk         ; 1.000        ; 0.104      ; 18.493     ;
; -17.428 ; SBCTextDisplayRGB:io2|charHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg6   ; clk          ; clk         ; 1.000        ; 0.079      ; 18.461     ;
; -17.426 ; SBCTextDisplayRGB:io2|charHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg6 ; clk          ; clk         ; 1.000        ; 0.096      ; 18.476     ;
; -17.424 ; SBCTextDisplayRGB:io2|charHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg9   ; clk          ; clk         ; 1.000        ; 0.089      ; 18.467     ;
; -17.413 ; SBCTextDisplayRGB:io2|charHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg6   ; clk          ; clk         ; 1.000        ; 0.089      ; 18.456     ;
; -17.371 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg7   ; clk          ; clk         ; 1.000        ; 0.077      ; 18.402     ;
; -17.370 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg9 ; clk          ; clk         ; 1.000        ; 0.102      ; 18.426     ;
; -17.370 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg6 ; clk          ; clk         ; 1.000        ; 0.102      ; 18.426     ;
; -17.367 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7   ; clk          ; clk         ; 1.000        ; 0.091      ; 18.412     ;
; -17.365 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5   ; clk          ; clk         ; 1.000        ; 0.091      ; 18.410     ;
; -17.364 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg6 ; clk          ; clk         ; 1.000        ; 0.091      ; 18.409     ;
; -17.364 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg7 ; clk          ; clk         ; 1.000        ; 0.094      ; 18.412     ;
; -17.362 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5 ; clk          ; clk         ; 1.000        ; 0.097      ; 18.413     ;
; -17.362 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg5 ; clk          ; clk         ; 1.000        ; 0.091      ; 18.407     ;
; -17.361 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9   ; clk          ; clk         ; 1.000        ; 0.091      ; 18.406     ;
; -17.361 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg5 ; clk          ; clk         ; 1.000        ; 0.102      ; 18.417     ;
; -17.361 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9 ; clk          ; clk         ; 1.000        ; 0.097      ; 18.412     ;
; -17.361 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg7 ; clk          ; clk         ; 1.000        ; 0.091      ; 18.406     ;
; -17.359 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg9   ; clk          ; clk         ; 1.000        ; 0.077      ; 18.390     ;
; -17.355 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg5 ; clk          ; clk         ; 1.000        ; 0.094      ; 18.403     ;
; -17.348 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg9 ; clk          ; clk         ; 1.000        ; 0.094      ; 18.396     ;
; -17.347 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg7   ; clk          ; clk         ; 1.000        ; 0.087      ; 18.388     ;
; -17.346 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg5   ; clk          ; clk         ; 1.000        ; 0.077      ; 18.377     ;
+---------+------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'cpuClock'                                                                                                                           ;
+---------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                  ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -17.585 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.017      ; 18.642     ;
; -17.584 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.017      ; 18.641     ;
; -17.474 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|IncDecZ                  ; cpuClock     ; cpuClock    ; 1.000        ; 0.031      ; 18.545     ;
; -17.464 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.027      ; 18.531     ;
; -17.458 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.033      ; 18.531     ;
; -17.458 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.033      ; 18.531     ;
; -17.454 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.000      ; 18.494     ;
; -17.453 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.000      ; 18.493     ;
; -17.434 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.029      ; 18.503     ;
; -17.430 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.029      ; 18.499     ;
; -17.421 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.034      ; 18.495     ;
; -17.354 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.027      ; 18.421     ;
; -17.351 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 18.397     ;
; -17.350 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 18.396     ;
; -17.343 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|IncDecZ                  ; cpuClock     ; cpuClock    ; 1.000        ; 0.014      ; 18.397     ;
; -17.333 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 18.383     ;
; -17.327 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.016      ; 18.383     ;
; -17.327 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.016      ; 18.383     ;
; -17.322 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.027      ; 18.389     ;
; -17.322 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.017      ; 18.379     ;
; -17.303 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 18.355     ;
; -17.299 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 18.351     ;
; -17.290 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.017      ; 18.347     ;
; -17.250 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.033      ; 18.323     ;
; -17.240 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|IncDecZ                  ; cpuClock     ; cpuClock    ; 1.000        ; 0.020      ; 18.300     ;
; -17.236 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.034      ; 18.310     ;
; -17.234 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.023      ; 18.297     ;
; -17.230 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.016      ; 18.286     ;
; -17.224 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.022      ; 18.286     ;
; -17.224 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.022      ; 18.286     ;
; -17.223 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 18.273     ;
; -17.200 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.018      ; 18.258     ;
; -17.199 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.014     ; 18.225     ;
; -17.198 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.014     ; 18.224     ;
; -17.196 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.018      ; 18.254     ;
; -17.191 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 18.241     ;
; -17.191 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.000      ; 18.231     ;
; -17.187 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.023      ; 18.250     ;
; -17.171 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.018      ; 18.229     ;
; -17.170 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.018      ; 18.228     ;
; -17.160 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.027      ; 18.227     ;
; -17.160 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.000      ; 18.200     ;
; -17.159 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.000      ; 18.199     ;
; -17.120 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.016      ; 18.176     ;
; -17.119 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.016      ; 18.175     ;
; -17.106 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.030      ; 18.176     ;
; -17.105 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.017      ; 18.162     ;
; -17.103 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 18.149     ;
; -17.099 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.033      ; 18.172     ;
; -17.099 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.033      ; 18.172     ;
; -17.091 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.014     ; 18.117     ;
; -17.090 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.014     ; 18.116     ;
; -17.088 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|IncDecZ                  ; cpuClock     ; cpuClock    ; 1.000        ; 0.000      ; 18.128     ;
; -17.088 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.016      ; 18.144     ;
; -17.088 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 18.134     ;
; -17.080 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[3][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.028      ; 18.148     ;
; -17.078 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.004     ; 18.114     ;
; -17.076 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.032      ; 18.148     ;
; -17.072 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.002      ; 18.114     ;
; -17.072 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.002      ; 18.114     ;
; -17.065 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.030      ; 18.135     ;
; -17.060 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|IncDecZ                  ; cpuClock     ; cpuClock    ; 1.000        ; 0.032      ; 18.132     ;
; -17.050 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.028      ; 18.118     ;
; -17.049 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|IncDecZ                  ; cpuClock     ; cpuClock    ; 1.000        ; 0.014      ; 18.103     ;
; -17.048 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][1] ; cpuClock     ; cpuClock    ; 1.000        ; -0.002     ; 18.086     ;
; -17.047 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.029      ; 18.116     ;
; -17.044 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][1] ; cpuClock     ; cpuClock    ; 1.000        ; -0.002     ; 18.082     ;
; -17.044 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.034      ; 18.118     ;
; -17.044 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.034      ; 18.118     ;
; -17.039 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 18.089     ;
; -17.035 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.003      ; 18.078     ;
; -17.033 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.016      ; 18.089     ;
; -17.033 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.016      ; 18.089     ;
; -17.030 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.029      ; 18.099     ;
; -17.029 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 18.079     ;
; -17.022 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[1][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.031      ; 18.093     ;
; -17.021 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[2][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.031      ; 18.092     ;
; -17.020 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.030      ; 18.090     ;
; -17.016 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.022      ; 18.078     ;
; -17.016 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.030      ; 18.086     ;
; -17.009 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 18.061     ;
; -17.007 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.020      ; 18.067     ;
; -17.007 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.035      ; 18.082     ;
; -17.005 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.005      ; 18.050     ;
; -17.005 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 18.057     ;
; -17.004 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.020      ; 18.064     ;
; -17.004 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.005      ; 18.049     ;
; -17.002 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.018      ; 18.060     ;
; -17.002 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.023      ; 18.065     ;
; -17.000 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.018      ; 18.058     ;
; -17.000 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 18.052     ;
; -16.996 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.017      ; 18.053     ;
; -16.987 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][0] ; cpuClock     ; cpuClock    ; 1.000        ; 0.029      ; 18.056     ;
; -16.986 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][0] ; cpuClock     ; cpuClock    ; 1.000        ; 0.029      ; 18.055     ;
; -16.982 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.000      ; 18.022     ;
; -16.981 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.000      ; 18.021     ;
; -16.980 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|IncDecZ                  ; cpuClock     ; cpuClock    ; 1.000        ; 0.000      ; 18.020     ;
; -16.975 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.013      ; 18.028     ;
; -16.970 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.031      ; 18.041     ;
; -16.970 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.004     ; 18.006     ;
+---------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'sdClock'                                                                                                                                                             ;
+--------+----------------------------------------------+-------------------------------------------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                               ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+-------------------------------------------------------+------------------+-------------+--------------+------------+------------+
; -9.941 ; sd_controller_NealC:sd1|host_read_flag       ; sd_controller_NealC:sd1|\fsm:bit_counter[3]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.675     ; 6.806      ;
; -9.657 ; sd_controller_NealC:sd1|host_write_flag      ; sd_controller_NealC:sd1|state.cmd8                    ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -4.456     ; 5.741      ;
; -9.640 ; sd_controller_NealC:sd1|host_read_flag       ; sd_controller_NealC:sd1|\fsm:bit_counter[4]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.674     ; 6.506      ;
; -9.640 ; sd_controller_NealC:sd1|host_read_flag       ; sd_controller_NealC:sd1|\fsm:bit_counter[6]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.674     ; 6.506      ;
; -9.640 ; sd_controller_NealC:sd1|host_read_flag       ; sd_controller_NealC:sd1|\fsm:bit_counter[7]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.674     ; 6.506      ;
; -9.640 ; sd_controller_NealC:sd1|host_read_flag       ; sd_controller_NealC:sd1|\fsm:bit_counter[1]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.674     ; 6.506      ;
; -9.634 ; sd_controller_NealC:sd1|host_read_flag       ; sd_controller_NealC:sd1|\fsm:bit_counter[0]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.674     ; 6.500      ;
; -9.634 ; sd_controller_NealC:sd1|host_read_flag       ; sd_controller_NealC:sd1|\fsm:bit_counter[2]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.674     ; 6.500      ;
; -9.624 ; sd_controller_NealC:sd1|host_read_flag       ; sd_controller_NealC:sd1|return_state.write_block_wait ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.677     ; 6.487      ;
; -9.624 ; sd_controller_NealC:sd1|host_read_flag       ; sd_controller_NealC:sd1|return_state.idle             ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.677     ; 6.487      ;
; -9.624 ; sd_controller_NealC:sd1|host_read_flag       ; sd_controller_NealC:sd1|return_state.rst              ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.677     ; 6.487      ;
; -9.624 ; sd_controller_NealC:sd1|host_read_flag       ; sd_controller_NealC:sd1|return_state.read_block_data  ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.677     ; 6.487      ;
; -9.445 ; sd_controller_NealC:sd1|host_read_flag       ; sd_controller_NealC:sd1|\fsm:byte_counter[0]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.677     ; 6.308      ;
; -9.336 ; sd_controller_NealC:sd1|host_write_flag      ; sd_controller_NealC:sd1|state.acmd41                  ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -4.462     ; 5.414      ;
; -9.169 ; sd_controller_NealC:sd1|host_write_flag      ; sd_controller_NealC:sd1|\fsm:bit_counter[3]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -4.462     ; 5.247      ;
; -9.068 ; sd_controller_NealC:sd1|host_read_flag       ; sd_controller_NealC:sd1|\fsm:byte_counter[9]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.669     ; 5.939      ;
; -9.068 ; sd_controller_NealC:sd1|host_read_flag       ; sd_controller_NealC:sd1|\fsm:byte_counter[5]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.669     ; 5.939      ;
; -9.068 ; sd_controller_NealC:sd1|host_read_flag       ; sd_controller_NealC:sd1|\fsm:byte_counter[1]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.669     ; 5.939      ;
; -8.992 ; sd_controller_NealC:sd1|host_write_flag      ; sd_controller_NealC:sd1|state.read_block_wait         ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -4.464     ; 5.068      ;
; -8.992 ; sd_controller_NealC:sd1|host_write_flag      ; sd_controller_NealC:sd1|state.write_block_byte        ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -4.464     ; 5.068      ;
; -8.992 ; sd_controller_NealC:sd1|host_write_flag      ; sd_controller_NealC:sd1|state.poll_cmd                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -4.464     ; 5.068      ;
; -8.992 ; sd_controller_NealC:sd1|host_write_flag      ; sd_controller_NealC:sd1|state.write_block_wait        ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -4.464     ; 5.068      ;
; -8.992 ; sd_controller_NealC:sd1|host_write_flag      ; sd_controller_NealC:sd1|state.cardsel                 ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -4.464     ; 5.068      ;
; -8.992 ; sd_controller_NealC:sd1|host_write_flag      ; sd_controller_NealC:sd1|state.write_block_init        ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -4.464     ; 5.068      ;
; -8.868 ; sd_controller_NealC:sd1|host_write_flag      ; sd_controller_NealC:sd1|\fsm:bit_counter[4]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -4.461     ; 4.947      ;
; -8.868 ; sd_controller_NealC:sd1|host_write_flag      ; sd_controller_NealC:sd1|\fsm:bit_counter[6]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -4.461     ; 4.947      ;
; -8.868 ; sd_controller_NealC:sd1|host_write_flag      ; sd_controller_NealC:sd1|\fsm:bit_counter[7]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -4.461     ; 4.947      ;
; -8.868 ; sd_controller_NealC:sd1|host_write_flag      ; sd_controller_NealC:sd1|\fsm:bit_counter[1]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -4.461     ; 4.947      ;
; -8.833 ; sd_controller_NealC:sd1|host_write_flag      ; sd_controller_NealC:sd1|\fsm:byte_counter[0]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -4.464     ; 4.909      ;
; -8.765 ; sd_controller_NealC:sd1|host_write_flag      ; sd_controller_NealC:sd1|state.write_block_data        ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -4.469     ; 4.836      ;
; -8.765 ; sd_controller_NealC:sd1|host_read_flag       ; sd_controller_NealC:sd1|state.read_block_data         ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.677     ; 5.628      ;
; -8.762 ; sd_controller_NealC:sd1|host_read_flag       ; sd_controller_NealC:sd1|\fsm:byte_counter[6]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.670     ; 5.632      ;
; -8.762 ; sd_controller_NealC:sd1|host_read_flag       ; sd_controller_NealC:sd1|\fsm:byte_counter[7]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.670     ; 5.632      ;
; -8.762 ; sd_controller_NealC:sd1|host_read_flag       ; sd_controller_NealC:sd1|\fsm:byte_counter[8]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.670     ; 5.632      ;
; -8.762 ; sd_controller_NealC:sd1|host_read_flag       ; sd_controller_NealC:sd1|\fsm:byte_counter[2]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.670     ; 5.632      ;
; -8.762 ; sd_controller_NealC:sd1|host_read_flag       ; sd_controller_NealC:sd1|\fsm:byte_counter[3]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.670     ; 5.632      ;
; -8.762 ; sd_controller_NealC:sd1|host_read_flag       ; sd_controller_NealC:sd1|\fsm:byte_counter[4]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.670     ; 5.632      ;
; -8.686 ; sd_controller_NealC:sd1|host_write_flag      ; sd_controller_NealC:sd1|state.rst                     ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -4.464     ; 4.762      ;
; -8.678 ; sd_controller_NealC:sd1|host_write_flag      ; sd_controller_NealC:sd1|data_sig[1]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -4.460     ; 4.758      ;
; -8.678 ; sd_controller_NealC:sd1|host_write_flag      ; sd_controller_NealC:sd1|data_sig[2]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -4.460     ; 4.758      ;
; -8.678 ; sd_controller_NealC:sd1|host_write_flag      ; sd_controller_NealC:sd1|data_sig[3]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -4.460     ; 4.758      ;
; -8.678 ; sd_controller_NealC:sd1|host_write_flag      ; sd_controller_NealC:sd1|data_sig[4]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -4.460     ; 4.758      ;
; -8.678 ; sd_controller_NealC:sd1|host_write_flag      ; sd_controller_NealC:sd1|data_sig[5]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -4.460     ; 4.758      ;
; -8.678 ; sd_controller_NealC:sd1|host_write_flag      ; sd_controller_NealC:sd1|data_sig[6]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -4.460     ; 4.758      ;
; -8.678 ; sd_controller_NealC:sd1|host_write_flag      ; sd_controller_NealC:sd1|data_sig[7]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -4.460     ; 4.758      ;
; -8.668 ; sd_controller_NealC:sd1|host_write_flag      ; sd_controller_NealC:sd1|\fsm:bit_counter[0]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -4.461     ; 4.747      ;
; -8.668 ; sd_controller_NealC:sd1|host_write_flag      ; sd_controller_NealC:sd1|\fsm:bit_counter[2]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -4.461     ; 4.747      ;
; -8.599 ; sd_controller_NealC:sd1|host_read_flag       ; sd_controller_NealC:sd1|state.receive_byte            ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.677     ; 5.462      ;
; -8.456 ; sd_controller_NealC:sd1|host_write_flag      ; sd_controller_NealC:sd1|\fsm:byte_counter[9]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -4.456     ; 4.540      ;
; -8.456 ; sd_controller_NealC:sd1|host_write_flag      ; sd_controller_NealC:sd1|\fsm:byte_counter[5]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -4.456     ; 4.540      ;
; -8.456 ; sd_controller_NealC:sd1|host_write_flag      ; sd_controller_NealC:sd1|\fsm:byte_counter[1]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -4.456     ; 4.540      ;
; -8.415 ; sd_controller_NealC:sd1|host_read_flag       ; sd_controller_NealC:sd1|\fsm:bit_counter[5]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.677     ; 5.278      ;
; -8.390 ; sd_controller_NealC:sd1|host_read_flag       ; sd_controller_NealC:sd1|return_state.acmd41           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.678     ; 5.252      ;
; -8.390 ; sd_controller_NealC:sd1|host_read_flag       ; sd_controller_NealC:sd1|return_state.cmd8             ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.678     ; 5.252      ;
; -8.390 ; sd_controller_NealC:sd1|host_read_flag       ; sd_controller_NealC:sd1|return_state.write_block_init ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.678     ; 5.252      ;
; -8.389 ; sd_controller_NealC:sd1|host_read_flag       ; sd_controller_NealC:sd1|return_state.cardsel          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.678     ; 5.251      ;
; -8.388 ; sd_controller_NealC:sd1|host_read_flag       ; sd_controller_NealC:sd1|return_state.read_block_wait  ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.678     ; 5.250      ;
; -8.388 ; sd_controller_NealC:sd1|host_read_flag       ; sd_controller_NealC:sd1|return_state.cmd55            ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.678     ; 5.250      ;
; -8.387 ; sd_controller_NealC:sd1|host_read_flag       ; sd_controller_NealC:sd1|return_state.poll_cmd         ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.678     ; 5.249      ;
; -8.150 ; sd_controller_NealC:sd1|host_write_flag      ; sd_controller_NealC:sd1|\fsm:byte_counter[6]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -4.457     ; 4.233      ;
; -8.150 ; sd_controller_NealC:sd1|host_write_flag      ; sd_controller_NealC:sd1|\fsm:byte_counter[7]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -4.457     ; 4.233      ;
; -8.150 ; sd_controller_NealC:sd1|host_write_flag      ; sd_controller_NealC:sd1|\fsm:byte_counter[8]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -4.457     ; 4.233      ;
; -8.150 ; sd_controller_NealC:sd1|host_write_flag      ; sd_controller_NealC:sd1|\fsm:byte_counter[2]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -4.457     ; 4.233      ;
; -8.150 ; sd_controller_NealC:sd1|host_write_flag      ; sd_controller_NealC:sd1|\fsm:byte_counter[3]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -4.457     ; 4.233      ;
; -8.150 ; sd_controller_NealC:sd1|host_write_flag      ; sd_controller_NealC:sd1|\fsm:byte_counter[4]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -4.457     ; 4.233      ;
; -8.013 ; sd_controller_NealC:sd1|host_write_flag      ; sd_controller_NealC:sd1|\fsm:bit_counter[5]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -4.464     ; 4.089      ;
; -8.007 ; sd_controller_NealC:sd1|host_write_flag      ; sd_controller_NealC:sd1|state.receive_byte            ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -4.464     ; 4.083      ;
; -8.005 ; sd_controller_NealC:sd1|host_write_flag      ; sd_controller_NealC:sd1|state.read_block_data         ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -4.464     ; 4.081      ;
; -7.874 ; sd_controller_NealC:sd1|host_write_flag      ; sd_controller_NealC:sd1|data_sig[0]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -4.460     ; 3.954      ;
; -7.617 ; sd_controller_NealC:sd1|din_latched[0]       ; sd_controller_NealC:sd1|data_sig[0]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -4.460     ; 3.697      ;
; -6.901 ; sd_controller_NealC:sd1|din_latched[3]       ; sd_controller_NealC:sd1|data_sig[3]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -4.460     ; 2.981      ;
; -6.874 ; sd_controller_NealC:sd1|host_write_flag      ; sd_controller_NealC:sd1|sd_write_flag                 ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -4.463     ; 2.951      ;
; -6.810 ; sd_controller_NealC:sd1|address[16]          ; sd_controller_NealC:sd1|cmd_out[24]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -4.475     ; 2.875      ;
; -6.476 ; sd_controller_NealC:sd1|din_latched[2]       ; sd_controller_NealC:sd1|data_sig[2]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -4.460     ; 2.556      ;
; -6.407 ; sd_controller_NealC:sd1|\fsm:bit_counter[5]  ; sd_controller_NealC:sd1|state.cmd8                    ; sdClock          ; sdClock     ; 1.000        ; 0.008      ; 7.455      ;
; -6.405 ; sd_controller_NealC:sd1|block_read           ; sd_controller_NealC:sd1|state.idle                    ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -4.488     ; 2.457      ;
; -6.325 ; sd_controller_NealC:sd1|address[9]           ; sd_controller_NealC:sd1|cmd_out[17]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -4.511     ; 2.354      ;
; -6.262 ; sd_controller_NealC:sd1|clkCount[0]          ; sd_controller_NealC:sd1|state.cmd8                    ; sdClock          ; sdClock     ; 1.000        ; 0.013      ; 7.315      ;
; -6.255 ; sd_controller_NealC:sd1|sd_read_flag         ; sd_controller_NealC:sd1|\fsm:bit_counter[3]           ; sdClock          ; sdClock     ; 1.000        ; 0.029      ; 7.324      ;
; -6.240 ; sd_controller_NealC:sd1|\fsm:byte_counter[2] ; sd_controller_NealC:sd1|state.cmd8                    ; sdClock          ; sdClock     ; 1.000        ; 0.001      ; 7.281      ;
; -6.224 ; sd_controller_NealC:sd1|block_write          ; sd_controller_NealC:sd1|state.idle                    ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -4.488     ; 2.276      ;
; -6.222 ; sd_controller_NealC:sd1|\fsm:bit_counter[4]  ; sd_controller_NealC:sd1|state.cmd8                    ; sdClock          ; sdClock     ; 1.000        ; 0.005      ; 7.267      ;
; -6.210 ; sd_controller_NealC:sd1|\fsm:byte_counter[4] ; sd_controller_NealC:sd1|state.cmd8                    ; sdClock          ; sdClock     ; 1.000        ; 0.001      ; 7.251      ;
; -6.203 ; sd_controller_NealC:sd1|\fsm:bit_counter[6]  ; sd_controller_NealC:sd1|state.cmd8                    ; sdClock          ; sdClock     ; 1.000        ; 0.005      ; 7.248      ;
; -6.197 ; sd_controller_NealC:sd1|\fsm:byte_counter[5] ; sd_controller_NealC:sd1|state.cmd8                    ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.237      ;
; -6.175 ; sd_controller_NealC:sd1|\fsm:bit_counter[7]  ; sd_controller_NealC:sd1|state.cmd8                    ; sdClock          ; sdClock     ; 1.000        ; 0.005      ; 7.220      ;
; -6.171 ; sd_controller_NealC:sd1|clkCount[0]          ; sd_controller_NealC:sd1|cmd_out[18]                   ; sdClock          ; sdClock     ; 1.000        ; 0.006      ; 7.217      ;
; -6.171 ; sd_controller_NealC:sd1|clkCount[0]          ; sd_controller_NealC:sd1|cmd_out[19]                   ; sdClock          ; sdClock     ; 1.000        ; 0.006      ; 7.217      ;
; -6.171 ; sd_controller_NealC:sd1|clkCount[0]          ; sd_controller_NealC:sd1|cmd_out[20]                   ; sdClock          ; sdClock     ; 1.000        ; 0.006      ; 7.217      ;
; -6.171 ; sd_controller_NealC:sd1|clkCount[0]          ; sd_controller_NealC:sd1|cmd_out[21]                   ; sdClock          ; sdClock     ; 1.000        ; 0.006      ; 7.217      ;
; -6.171 ; sd_controller_NealC:sd1|clkCount[0]          ; sd_controller_NealC:sd1|cmd_out[22]                   ; sdClock          ; sdClock     ; 1.000        ; 0.006      ; 7.217      ;
; -6.171 ; sd_controller_NealC:sd1|clkCount[0]          ; sd_controller_NealC:sd1|cmd_out[23]                   ; sdClock          ; sdClock     ; 1.000        ; 0.006      ; 7.217      ;
; -6.171 ; sd_controller_NealC:sd1|clkCount[0]          ; sd_controller_NealC:sd1|cmd_out[24]                   ; sdClock          ; sdClock     ; 1.000        ; 0.006      ; 7.217      ;
; -6.171 ; sd_controller_NealC:sd1|clkCount[0]          ; sd_controller_NealC:sd1|cmd_out[25]                   ; sdClock          ; sdClock     ; 1.000        ; 0.006      ; 7.217      ;
; -6.171 ; sd_controller_NealC:sd1|clkCount[0]          ; sd_controller_NealC:sd1|cmd_out[26]                   ; sdClock          ; sdClock     ; 1.000        ; 0.006      ; 7.217      ;
; -6.171 ; sd_controller_NealC:sd1|clkCount[0]          ; sd_controller_NealC:sd1|cmd_out[27]                   ; sdClock          ; sdClock     ; 1.000        ; 0.006      ; 7.217      ;
; -6.171 ; sd_controller_NealC:sd1|clkCount[0]          ; sd_controller_NealC:sd1|cmd_out[28]                   ; sdClock          ; sdClock     ; 1.000        ; 0.006      ; 7.217      ;
; -6.171 ; sd_controller_NealC:sd1|clkCount[0]          ; sd_controller_NealC:sd1|cmd_out[29]                   ; sdClock          ; sdClock     ; 1.000        ; 0.006      ; 7.217      ;
; -6.171 ; sd_controller_NealC:sd1|clkCount[0]          ; sd_controller_NealC:sd1|cmd_out[30]                   ; sdClock          ; sdClock     ; 1.000        ; 0.006      ; 7.217      ;
; -6.171 ; sd_controller_NealC:sd1|clkCount[0]          ; sd_controller_NealC:sd1|cmd_out[31]                   ; sdClock          ; sdClock     ; 1.000        ; 0.006      ; 7.217      ;
+--------+----------------------------------------------+-------------------------------------------------------+------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'T80s:cpu1|IORQ_n'                                                                                                                                    ;
+--------+----------------------------------------+----------------------------------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+------------------+------------------+--------------+------------+------------+
; -7.887 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.243     ; 6.684      ;
; -7.620 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.243     ; 6.417      ;
; -7.445 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[1]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.249     ; 6.236      ;
; -7.418 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[1]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.249     ; 6.209      ;
; -7.345 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[6]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.243     ; 6.142      ;
; -7.151 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[4]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.243     ; 5.948      ;
; -7.128 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[3]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.246     ; 5.922      ;
; -7.126 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.247     ; 5.919      ;
; -7.126 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.247     ; 5.919      ;
; -7.126 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.247     ; 5.919      ;
; -7.126 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.247     ; 5.919      ;
; -7.126 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.247     ; 5.919      ;
; -7.126 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.247     ; 5.919      ;
; -7.080 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[3]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.246     ; 5.874      ;
; -7.014 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.247     ; 5.807      ;
; -7.014 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.247     ; 5.807      ;
; -7.014 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.247     ; 5.807      ;
; -7.014 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.247     ; 5.807      ;
; -7.014 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.247     ; 5.807      ;
; -7.014 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.247     ; 5.807      ;
; -7.013 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[5]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.238     ; 5.815      ;
; -6.929 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.243     ; 5.726      ;
; -6.894 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[4]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.243     ; 5.691      ;
; -6.820 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.247     ; 5.613      ;
; -6.820 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.247     ; 5.613      ;
; -6.820 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.247     ; 5.613      ;
; -6.820 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.247     ; 5.613      ;
; -6.820 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.247     ; 5.613      ;
; -6.820 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.247     ; 5.613      ;
; -6.811 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[2]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.249     ; 5.602      ;
; -6.801 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.243     ; 5.598      ;
; -6.708 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[5]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.238     ; 5.510      ;
; -6.707 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[5]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.827     ; 4.920      ;
; -6.659 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[5]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.827     ; 4.872      ;
; -6.643 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.243     ; 5.440      ;
; -6.617 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[2]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.249     ; 5.408      ;
; -6.616 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.247     ; 5.409      ;
; -6.616 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.247     ; 5.409      ;
; -6.616 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.247     ; 5.409      ;
; -6.616 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.247     ; 5.409      ;
; -6.616 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.247     ; 5.409      ;
; -6.616 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.247     ; 5.409      ;
; -6.594 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.243     ; 5.391      ;
; -6.592 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.243     ; 5.389      ;
; -6.543 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.243     ; 5.340      ;
; -6.520 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[6]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.243     ; 5.317      ;
; -6.477 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[0]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.732     ; 4.785      ;
; -6.471 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.247     ; 5.264      ;
; -6.471 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.247     ; 5.264      ;
; -6.471 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.247     ; 5.264      ;
; -6.471 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.247     ; 5.264      ;
; -6.471 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.247     ; 5.264      ;
; -6.471 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.247     ; 5.264      ;
; -6.456 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.243     ; 5.253      ;
; -6.429 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[0]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.732     ; 4.737      ;
; -6.419 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[6]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.827     ; 4.632      ;
; -6.407 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.243     ; 5.204      ;
; -6.371 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[6]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.827     ; 4.584      ;
; -6.358 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.762     ; 4.636      ;
; -6.262 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[3]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.827     ; 4.475      ;
; -6.221 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.247     ; 5.014      ;
; -6.221 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.247     ; 5.014      ;
; -6.221 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.247     ; 5.014      ;
; -6.221 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.247     ; 5.014      ;
; -6.221 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.247     ; 5.014      ;
; -6.221 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.247     ; 5.014      ;
; -6.206 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.243     ; 5.003      ;
; -6.183 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[3]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.827     ; 4.396      ;
; -6.168 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dataOut[1]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; -3.112     ; 3.596      ;
; -6.162 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[4]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.333     ; 4.869      ;
; -6.160 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.762     ; 4.438      ;
; -6.157 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.243     ; 4.954      ;
; -6.068 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.762     ; 4.346      ;
; -6.020 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; -3.484     ; 3.076      ;
; -6.015 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[4]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.333     ; 4.722      ;
; -5.908 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[1]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.390     ; 4.558      ;
; -5.831 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[1]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.390     ; 4.481      ;
; -5.831 ; bufferedUART:io1|txByteWritten         ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; -3.001     ; 3.370      ;
; -5.817 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[2]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.333     ; 4.524      ;
; -5.769 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[2]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.333     ; 4.476      ;
; -5.557 ; SBCTextDisplayRGB:io2|controlReg[6]    ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; -3.484     ; 2.613      ;
; -5.530 ; bufferedUART:io1|controlReg[6]         ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; -2.988     ; 3.082      ;
; -5.314 ; SBCTextDisplayRGB:io2|controlReg[5]    ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; -3.484     ; 2.370      ;
; -5.177 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.164     ; 4.053      ;
; -5.176 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.164     ; 4.052      ;
; -5.143 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[1]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.249     ; 3.934      ;
; -5.024 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[1]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.249     ; 3.815      ;
; -4.979 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.164     ; 3.855      ;
; -4.978 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.164     ; 3.854      ;
; -4.890 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.164     ; 3.766      ;
; -4.806 ; bufferedUART:io1|controlReg[5]         ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; -2.988     ; 2.358      ;
; -4.795 ; SBCTextDisplayRGB:io2|controlReg[7]    ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; -3.473     ; 1.862      ;
; -4.760 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[6]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.243     ; 3.557      ;
; -4.760 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[4]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.243     ; 3.557      ;
; -4.758 ; bufferedUART:io1|txByteWritten         ; bufferedUART:io1|dataOut[1]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; -3.007     ; 2.291      ;
; -4.752 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[5]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.238     ; 3.554      ;
; -4.729 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[2]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.249     ; 3.520      ;
; -4.601 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.164     ; 3.477      ;
; -4.497 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[3]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.827     ; 2.710      ;
; -4.485 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[6]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.243     ; 3.282      ;
+--------+----------------------------------------+----------------------------------------+------------------+------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'serialClkCount[15]'                                                                                                                   ;
+--------+--------------------------------+-------------------------------+------------------+--------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                       ; Launch Clock     ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-------------------------------+------------------+--------------------+--------------+------------+------------+
; -6.920 ; bufferedUART:io1|txByteWritten ; bufferedUART:io1|txBuffer[6]  ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 1.000        ; -4.368     ; 3.592      ;
; -6.920 ; bufferedUART:io1|txByteWritten ; bufferedUART:io1|txBuffer[5]  ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 1.000        ; -4.368     ; 3.592      ;
; -6.920 ; bufferedUART:io1|txByteWritten ; bufferedUART:io1|txBuffer[4]  ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 1.000        ; -4.368     ; 3.592      ;
; -6.920 ; bufferedUART:io1|txByteWritten ; bufferedUART:io1|txBuffer[3]  ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 1.000        ; -4.368     ; 3.592      ;
; -6.920 ; bufferedUART:io1|txByteWritten ; bufferedUART:io1|txBuffer[2]  ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 1.000        ; -4.368     ; 3.592      ;
; -6.920 ; bufferedUART:io1|txByteWritten ; bufferedUART:io1|txBuffer[1]  ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 1.000        ; -4.368     ; 3.592      ;
; -6.920 ; bufferedUART:io1|txByteWritten ; bufferedUART:io1|txBuffer[0]  ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 1.000        ; -4.368     ; 3.592      ;
; -6.917 ; T80s:cpu1|T80:u0|A[6]          ; bufferedUART:io1|rxBuffer~22  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.947      ; 8.404      ;
; -6.896 ; T80s:cpu1|T80:u0|A[6]          ; bufferedUART:io1|rxBuffer~39  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.952      ; 8.388      ;
; -6.878 ; T80s:cpu1|T80:u0|A[6]          ; bufferedUART:io1|rxBuffer~42  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.956      ; 8.374      ;
; -6.682 ; T80s:cpu1|T80:u0|A[4]          ; bufferedUART:io1|rxBuffer~22  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.947      ; 8.169      ;
; -6.661 ; T80s:cpu1|T80:u0|A[4]          ; bufferedUART:io1|rxBuffer~39  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.952      ; 8.153      ;
; -6.651 ; T80s:cpu1|T80:u0|A[6]          ; bufferedUART:io1|rxBuffer~23  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.940      ; 8.131      ;
; -6.651 ; T80s:cpu1|T80:u0|A[6]          ; bufferedUART:io1|rxBuffer~24  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.940      ; 8.131      ;
; -6.651 ; T80s:cpu1|T80:u0|A[6]          ; bufferedUART:io1|rxBuffer~27  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.940      ; 8.131      ;
; -6.651 ; T80s:cpu1|T80:u0|A[6]          ; bufferedUART:io1|rxBuffer~26  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.940      ; 8.131      ;
; -6.651 ; T80s:cpu1|T80:u0|A[6]          ; bufferedUART:io1|rxBuffer~25  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.940      ; 8.131      ;
; -6.651 ; T80s:cpu1|T80:u0|A[6]          ; bufferedUART:io1|rxBuffer~21  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.940      ; 8.131      ;
; -6.651 ; T80s:cpu1|T80:u0|A[6]          ; bufferedUART:io1|rxBuffer~28  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.940      ; 8.131      ;
; -6.643 ; T80s:cpu1|T80:u0|A[4]          ; bufferedUART:io1|rxBuffer~42  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.956      ; 8.139      ;
; -6.577 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~47  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.493     ; 5.624      ;
; -6.559 ; T80s:cpu1|T80:u0|A[6]          ; bufferedUART:io1|rxBuffer~127 ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.951      ; 8.050      ;
; -6.559 ; T80s:cpu1|T80:u0|A[6]          ; bufferedUART:io1|rxBuffer~129 ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.951      ; 8.050      ;
; -6.559 ; T80s:cpu1|T80:u0|A[6]          ; bufferedUART:io1|rxBuffer~125 ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.951      ; 8.050      ;
; -6.559 ; T80s:cpu1|T80:u0|A[6]          ; bufferedUART:io1|rxBuffer~132 ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.951      ; 8.050      ;
; -6.539 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~46  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.484     ; 5.595      ;
; -6.539 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~52  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.484     ; 5.595      ;
; -6.539 ; T80s:cpu1|T80:u0|A[5]          ; bufferedUART:io1|rxBuffer~22  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.947      ; 8.026      ;
; -6.529 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~47  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.477     ; 5.592      ;
; -6.525 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~39  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.482     ; 5.583      ;
; -6.524 ; T80s:cpu1|T80:u0|A[6]          ; bufferedUART:io1|rxBuffer~47  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.941      ; 8.005      ;
; -6.518 ; T80s:cpu1|T80:u0|A[5]          ; bufferedUART:io1|rxBuffer~39  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.952      ; 8.010      ;
; -6.517 ; T80s:cpu1|T80:u0|A[6]          ; bufferedUART:io1|rxBuffer~95  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.950      ; 8.007      ;
; -6.507 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~42  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.478     ; 5.569      ;
; -6.500 ; T80s:cpu1|T80:u0|A[5]          ; bufferedUART:io1|rxBuffer~42  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.956      ; 7.996      ;
; -6.491 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~46  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.468     ; 5.563      ;
; -6.491 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~52  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.468     ; 5.563      ;
; -6.486 ; T80s:cpu1|T80:u0|A[6]          ; bufferedUART:io1|rxBuffer~46  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.950      ; 7.976      ;
; -6.486 ; T80s:cpu1|T80:u0|A[6]          ; bufferedUART:io1|rxBuffer~52  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.950      ; 7.976      ;
; -6.477 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~39  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.466     ; 5.551      ;
; -6.459 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~42  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.462     ; 5.537      ;
; -6.452 ; T80s:cpu1|WR_n                 ; bufferedUART:io1|rxBuffer~22  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.527      ; 7.519      ;
; -6.431 ; T80s:cpu1|WR_n                 ; bufferedUART:io1|rxBuffer~39  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.532      ; 7.503      ;
; -6.416 ; T80s:cpu1|T80:u0|A[4]          ; bufferedUART:io1|rxBuffer~23  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.940      ; 7.896      ;
; -6.416 ; T80s:cpu1|T80:u0|A[4]          ; bufferedUART:io1|rxBuffer~24  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.940      ; 7.896      ;
; -6.416 ; T80s:cpu1|T80:u0|A[4]          ; bufferedUART:io1|rxBuffer~27  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.940      ; 7.896      ;
; -6.416 ; T80s:cpu1|T80:u0|A[4]          ; bufferedUART:io1|rxBuffer~26  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.940      ; 7.896      ;
; -6.416 ; T80s:cpu1|T80:u0|A[4]          ; bufferedUART:io1|rxBuffer~25  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.940      ; 7.896      ;
; -6.416 ; T80s:cpu1|T80:u0|A[4]          ; bufferedUART:io1|rxBuffer~21  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.940      ; 7.896      ;
; -6.416 ; T80s:cpu1|T80:u0|A[4]          ; bufferedUART:io1|rxBuffer~28  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.940      ; 7.896      ;
; -6.413 ; T80s:cpu1|WR_n                 ; bufferedUART:io1|rxBuffer~42  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.536      ; 7.489      ;
; -6.336 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~47  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.476     ; 5.400      ;
; -6.324 ; T80s:cpu1|T80:u0|A[4]          ; bufferedUART:io1|rxBuffer~127 ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.951      ; 7.815      ;
; -6.324 ; T80s:cpu1|T80:u0|A[4]          ; bufferedUART:io1|rxBuffer~129 ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.951      ; 7.815      ;
; -6.324 ; T80s:cpu1|T80:u0|A[4]          ; bufferedUART:io1|rxBuffer~125 ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.951      ; 7.815      ;
; -6.324 ; T80s:cpu1|T80:u0|A[4]          ; bufferedUART:io1|rxBuffer~132 ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.951      ; 7.815      ;
; -6.322 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~22  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.487     ; 5.375      ;
; -6.316 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~127 ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.483     ; 5.373      ;
; -6.316 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~129 ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.483     ; 5.373      ;
; -6.316 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~125 ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.483     ; 5.373      ;
; -6.316 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~132 ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.483     ; 5.373      ;
; -6.298 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~46  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.467     ; 5.371      ;
; -6.298 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~52  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.467     ; 5.371      ;
; -6.289 ; T80s:cpu1|T80:u0|A[4]          ; bufferedUART:io1|rxBuffer~47  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.941      ; 7.770      ;
; -6.284 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~39  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.465     ; 5.359      ;
; -6.282 ; T80s:cpu1|T80:u0|A[4]          ; bufferedUART:io1|rxBuffer~95  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.950      ; 7.772      ;
; -6.274 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~95  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.484     ; 5.330      ;
; -6.274 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~22  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.471     ; 5.343      ;
; -6.273 ; T80s:cpu1|T80:u0|A[5]          ; bufferedUART:io1|rxBuffer~23  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.940      ; 7.753      ;
; -6.273 ; T80s:cpu1|T80:u0|A[5]          ; bufferedUART:io1|rxBuffer~24  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.940      ; 7.753      ;
; -6.273 ; T80s:cpu1|T80:u0|A[5]          ; bufferedUART:io1|rxBuffer~27  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.940      ; 7.753      ;
; -6.273 ; T80s:cpu1|T80:u0|A[5]          ; bufferedUART:io1|rxBuffer~26  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.940      ; 7.753      ;
; -6.273 ; T80s:cpu1|T80:u0|A[5]          ; bufferedUART:io1|rxBuffer~25  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.940      ; 7.753      ;
; -6.273 ; T80s:cpu1|T80:u0|A[5]          ; bufferedUART:io1|rxBuffer~21  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.940      ; 7.753      ;
; -6.273 ; T80s:cpu1|T80:u0|A[5]          ; bufferedUART:io1|rxBuffer~28  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.940      ; 7.753      ;
; -6.268 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~127 ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.467     ; 5.341      ;
; -6.268 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~129 ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.467     ; 5.341      ;
; -6.268 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~125 ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.467     ; 5.341      ;
; -6.268 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~132 ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.467     ; 5.341      ;
; -6.266 ; T80s:cpu1|T80:u0|A[1]          ; bufferedUART:io1|rxBuffer~22  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.947      ; 7.753      ;
; -6.266 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~42  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.461     ; 5.345      ;
; -6.260 ; T80s:cpu1|T80:u0|A[6]          ; bufferedUART:io1|rxBuffer~103 ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.944      ; 7.744      ;
; -6.260 ; T80s:cpu1|T80:u0|A[6]          ; bufferedUART:io1|rxBuffer~102 ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.944      ; 7.744      ;
; -6.260 ; T80s:cpu1|T80:u0|A[6]          ; bufferedUART:io1|rxBuffer~108 ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.944      ; 7.744      ;
; -6.251 ; T80s:cpu1|T80:u0|A[4]          ; bufferedUART:io1|rxBuffer~46  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.950      ; 7.741      ;
; -6.251 ; T80s:cpu1|T80:u0|A[4]          ; bufferedUART:io1|rxBuffer~52  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.950      ; 7.741      ;
; -6.249 ; T80s:cpu1|T80:u0|A[6]          ; bufferedUART:io1|rxBuffer~104 ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.950      ; 7.739      ;
; -6.249 ; T80s:cpu1|T80:u0|A[6]          ; bufferedUART:io1|rxBuffer~101 ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.950      ; 7.739      ;
; -6.245 ; T80s:cpu1|T80:u0|A[6]          ; bufferedUART:io1|rxBuffer~107 ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.949      ; 7.734      ;
; -6.245 ; T80s:cpu1|T80:u0|A[6]          ; bufferedUART:io1|rxBuffer~106 ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.949      ; 7.734      ;
; -6.245 ; T80s:cpu1|T80:u0|A[6]          ; bufferedUART:io1|rxBuffer~105 ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.949      ; 7.734      ;
; -6.245 ; T80s:cpu1|T80:u0|A[1]          ; bufferedUART:io1|rxBuffer~39  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.952      ; 7.737      ;
; -6.227 ; T80s:cpu1|T80:u0|A[1]          ; bufferedUART:io1|rxBuffer~42  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.956      ; 7.723      ;
; -6.226 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~95  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.468     ; 5.298      ;
; -6.221 ; T80s:cpu1|T80:u0|A[7]          ; bufferedUART:io1|rxBuffer~22  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.588      ; 7.349      ;
; -6.214 ; T80s:cpu1|T80:u0|A[6]          ; bufferedUART:io1|rxBuffer~111 ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.941      ; 7.695      ;
; -6.214 ; T80s:cpu1|T80:u0|A[6]          ; bufferedUART:io1|rxBuffer~112 ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.941      ; 7.695      ;
; -6.214 ; T80s:cpu1|T80:u0|A[6]          ; bufferedUART:io1|rxBuffer~115 ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.941      ; 7.695      ;
; -6.214 ; T80s:cpu1|T80:u0|A[6]          ; bufferedUART:io1|rxBuffer~114 ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.941      ; 7.695      ;
; -6.214 ; T80s:cpu1|T80:u0|A[6]          ; bufferedUART:io1|rxBuffer~113 ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.941      ; 7.695      ;
+--------+--------------------------------+-------------------------------+------------------+--------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'T80s:cpu1|IORQ_n'                                                                                                                                        ;
+--------+----------------------------------------+-----------------------------------------+--------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                 ; Launch Clock       ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+-----------------------------------------+--------------------+------------------+--------------+------------+------------+
; -3.624 ; bufferedUART:io1|txByteSent            ; bufferedUART:io1|txByteWritten          ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.000        ; 4.371      ; 1.053      ;
; -2.989 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller_NealC:sd1|address[24]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 5.807      ; 2.624      ;
; -2.985 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller_NealC:sd1|address[8]      ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 5.807      ; 2.628      ;
; -2.931 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller_NealC:sd1|address[24]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 5.448      ; 2.323      ;
; -2.924 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller_NealC:sd1|address[8]      ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 5.448      ; 2.330      ;
; -2.484 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteWritten   ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 4.861      ; 2.183      ;
; -2.298 ; sd_controller_NealC:sd1|sd_write_flag  ; sd_controller_NealC:sd1|host_write_flag ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 4.463      ; 1.971      ;
; -2.272 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller_NealC:sd1|address[7]      ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 5.443      ; 2.977      ;
; -2.272 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller_NealC:sd1|address[6]      ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 5.443      ; 2.977      ;
; -2.272 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller_NealC:sd1|address[5]      ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 5.443      ; 2.977      ;
; -2.272 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller_NealC:sd1|address[4]      ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 5.443      ; 2.977      ;
; -2.272 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller_NealC:sd1|address[3]      ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 5.443      ; 2.977      ;
; -2.272 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller_NealC:sd1|address[2]      ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 5.443      ; 2.977      ;
; -2.272 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller_NealC:sd1|address[1]      ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 5.443      ; 2.977      ;
; -2.192 ; SBCTextDisplayRGB:io2|kbBuffer~26      ; SBCTextDisplayRGB:io2|dataOut[1]        ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.910      ; 2.024      ;
; -2.173 ; SBCTextDisplayRGB:io2|kbBuffer~50      ; SBCTextDisplayRGB:io2|dataOut[4]        ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.963      ; 2.096      ;
; -2.110 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller_NealC:sd1|address[15]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 5.836      ; 3.532      ;
; -2.110 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller_NealC:sd1|address[14]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 5.836      ; 3.532      ;
; -2.110 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller_NealC:sd1|address[13]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 5.836      ; 3.532      ;
; -2.110 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller_NealC:sd1|address[12]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 5.836      ; 3.532      ;
; -2.110 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller_NealC:sd1|address[11]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 5.836      ; 3.532      ;
; -2.110 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller_NealC:sd1|address[10]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 5.836      ; 3.532      ;
; -2.110 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller_NealC:sd1|address[9]      ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 5.836      ; 3.532      ;
; -2.100 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller_NealC:sd1|address[22]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 5.836      ; 3.542      ;
; -2.100 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller_NealC:sd1|address[21]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 5.836      ; 3.542      ;
; -2.100 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller_NealC:sd1|address[19]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 5.836      ; 3.542      ;
; -2.100 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller_NealC:sd1|address[18]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 5.836      ; 3.542      ;
; -2.100 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller_NealC:sd1|address[17]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 5.836      ; 3.542      ;
; -2.097 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteLatch[3]  ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 4.860      ; 2.569      ;
; -2.097 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteLatch[4]  ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 4.860      ; 2.569      ;
; -2.097 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteLatch[6]  ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 4.860      ; 2.569      ;
; -2.097 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteLatch[2]  ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 4.860      ; 2.569      ;
; -2.097 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteLatch[1]  ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 4.860      ; 2.569      ;
; -2.097 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteLatch[7]  ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 4.860      ; 2.569      ;
; -2.097 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteLatch[0]  ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 4.860      ; 2.569      ;
; -2.097 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteLatch[5]  ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 4.860      ; 2.569      ;
; -2.049 ; SBCTextDisplayRGB:io2|kbBuffer~48      ; SBCTextDisplayRGB:io2|dataOut[2]        ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.963      ; 2.220      ;
; -2.046 ; SBCTextDisplayRGB:io2|kbInPointer[0]   ; SBCTextDisplayRGB:io2|kbReadPointer[0]  ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.131      ; 2.391      ;
; -1.981 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller_NealC:sd1|address[0]      ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 5.443      ; 3.268      ;
; -1.870 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller_NealC:sd1|address[23]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 5.836      ; 3.772      ;
; -1.870 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller_NealC:sd1|address[20]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 5.836      ; 3.772      ;
; -1.799 ; T80s:cpu1|T80:u0|DO[7]                 ; SBCTextDisplayRGB:io2|controlReg[7]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 3.823      ; 1.830      ;
; -1.789 ; SBCTextDisplayRGB:io2|kbBuffer~27      ; SBCTextDisplayRGB:io2|dataOut[2]        ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.967      ; 2.484      ;
; -1.750 ; SBCTextDisplayRGB:io2|kbBuffer~46      ; SBCTextDisplayRGB:io2|dataOut[0]        ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.564      ; 2.120      ;
; -1.749 ; SBCTextDisplayRGB:io2|kbBuffer~61      ; SBCTextDisplayRGB:io2|dataOut[1]        ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.909      ; 2.466      ;
; -1.741 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller_NealC:sd1|host_write_flag ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 5.817      ; 3.882      ;
; -1.732 ; SBCTextDisplayRGB:io2|kbBuffer~33      ; SBCTextDisplayRGB:io2|dataOut[1]        ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.911      ; 2.485      ;
; -1.692 ; SBCTextDisplayRGB:io2|kbBuffer~66      ; SBCTextDisplayRGB:io2|dataOut[6]        ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.472      ; 2.086      ;
; -1.677 ; SBCTextDisplayRGB:io2|kbBuffer~65      ; SBCTextDisplayRGB:io2|dataOut[5]        ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.472      ; 2.101      ;
; -1.665 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|kbReadPointer[2]  ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 2.164      ; 0.805      ;
; -1.665 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[1]  ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 2.164      ; 0.805      ;
; -1.665 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[0]  ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 2.164      ; 0.805      ;
; -1.658 ; SBCTextDisplayRGB:io2|kbInPointer[2]   ; SBCTextDisplayRGB:io2|dataOut[0]        ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.563      ; 2.211      ;
; -1.658 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller_NealC:sd1|address[7]      ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 5.802      ; 3.950      ;
; -1.658 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller_NealC:sd1|address[6]      ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 5.802      ; 3.950      ;
; -1.658 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller_NealC:sd1|address[5]      ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 5.802      ; 3.950      ;
; -1.658 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller_NealC:sd1|address[4]      ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 5.802      ; 3.950      ;
; -1.658 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller_NealC:sd1|address[3]      ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 5.802      ; 3.950      ;
; -1.658 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller_NealC:sd1|address[2]      ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 5.802      ; 3.950      ;
; -1.658 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller_NealC:sd1|address[1]      ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 5.802      ; 3.950      ;
; -1.652 ; bufferedUART:io1|rxBuffer~138          ; bufferedUART:io1|dataOut[5]             ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.624      ; 1.778      ;
; -1.625 ; SBCTextDisplayRGB:io2|kbInPointer[1]   ; SBCTextDisplayRGB:io2|kbReadPointer[0]  ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.131      ; 2.812      ;
; -1.624 ; SBCTextDisplayRGB:io2|kbInPointer[2]   ; SBCTextDisplayRGB:io2|kbReadPointer[0]  ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.131      ; 2.813      ;
; -1.601 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller_NealC:sd1|din_latched[0]  ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 5.817      ; 4.022      ;
; -1.601 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller_NealC:sd1|din_latched[1]  ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 5.817      ; 4.022      ;
; -1.601 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller_NealC:sd1|din_latched[2]  ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 5.817      ; 4.022      ;
; -1.601 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller_NealC:sd1|din_latched[3]  ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 5.817      ; 4.022      ;
; -1.601 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller_NealC:sd1|din_latched[4]  ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 5.817      ; 4.022      ;
; -1.601 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller_NealC:sd1|din_latched[5]  ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 5.817      ; 4.022      ;
; -1.601 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller_NealC:sd1|din_latched[6]  ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 5.817      ; 4.022      ;
; -1.601 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller_NealC:sd1|din_latched[7]  ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 5.817      ; 4.022      ;
; -1.596 ; sd_controller_NealC:sd1|sd_read_flag   ; sd_controller_NealC:sd1|host_read_flag  ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.704      ; 1.914      ;
; -1.592 ; SBCTextDisplayRGB:io2|kbBuffer~29      ; SBCTextDisplayRGB:io2|dataOut[4]        ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.967      ; 2.681      ;
; -1.586 ; SBCTextDisplayRGB:io2|kbBuffer~63      ; SBCTextDisplayRGB:io2|dataOut[3]        ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.472      ; 2.192      ;
; -1.586 ; SBCTextDisplayRGB:io2|func_reset       ; SBCTextDisplayRGB:io2|dataOut[0]        ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.567      ; 2.287      ;
; -1.581 ; SBCTextDisplayRGB:io2|func_reset       ; SBCTextDisplayRGB:io2|dataOut[1]        ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.909      ; 2.634      ;
; -1.568 ; SBCTextDisplayRGB:io2|kbInPointer[2]   ; SBCTextDisplayRGB:io2|kbReadPointer[2]  ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.131      ; 2.869      ;
; -1.567 ; SBCTextDisplayRGB:io2|kbInPointer[2]   ; SBCTextDisplayRGB:io2|kbReadPointer[1]  ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.131      ; 2.870      ;
; -1.542 ; sd_controller_NealC:sd1|sdhc           ; sd_controller_NealC:sd1|address[24]     ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 4.475      ; 2.739      ;
; -1.505 ; SBCTextDisplayRGB:io2|kbInPointer[0]   ; SBCTextDisplayRGB:io2|dataOut[0]        ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.563      ; 2.364      ;
; -1.491 ; SBCTextDisplayRGB:io2|kbBuffer~55      ; SBCTextDisplayRGB:io2|dataOut[2]        ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.963      ; 2.778      ;
; -1.486 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[5]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 2.247      ; 1.067      ;
; -1.471 ; SBCTextDisplayRGB:io2|kbInPointer[0]   ; SBCTextDisplayRGB:io2|kbReadPointer[2]  ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.131      ; 2.966      ;
; -1.470 ; SBCTextDisplayRGB:io2|kbInPointer[0]   ; SBCTextDisplayRGB:io2|kbReadPointer[1]  ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.131      ; 2.967      ;
; -1.461 ; sd_controller_NealC:sd1|sdhc           ; sd_controller_NealC:sd1|address[13]     ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 4.504      ; 2.849      ;
; -1.457 ; sd_controller_NealC:sd1|sdhc           ; sd_controller_NealC:sd1|address[8]      ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 4.475      ; 2.824      ;
; -1.454 ; sd_controller_NealC:sd1|sdhc           ; sd_controller_NealC:sd1|address[18]     ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 4.504      ; 2.856      ;
; -1.453 ; sd_controller_NealC:sd1|sdhc           ; sd_controller_NealC:sd1|address[19]     ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 4.504      ; 2.857      ;
; -1.450 ; sd_controller_NealC:sd1|sdhc           ; sd_controller_NealC:sd1|address[17]     ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 4.504      ; 2.860      ;
; -1.450 ; sd_controller_NealC:sd1|sdhc           ; sd_controller_NealC:sd1|address[14]     ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 4.504      ; 2.860      ;
; -1.449 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller_NealC:sd1|address[31]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 5.833      ; 4.190      ;
; -1.449 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller_NealC:sd1|address[29]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 5.833      ; 4.190      ;
; -1.449 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller_NealC:sd1|address[28]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 5.833      ; 4.190      ;
; -1.449 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller_NealC:sd1|address[27]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 5.833      ; 4.190      ;
; -1.449 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller_NealC:sd1|address[26]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 5.833      ; 4.190      ;
; -1.449 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller_NealC:sd1|address[25]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 5.833      ; 4.190      ;
; -1.441 ; SBCTextDisplayRGB:io2|kbBuffer~32      ; SBCTextDisplayRGB:io2|dataOut[0]        ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.569      ; 2.434      ;
; -1.433 ; bufferedUART:io1|txByteSent            ; bufferedUART:io1|dataOut[1]             ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.611      ; 1.984      ;
; -1.388 ; T80s:cpu1|T80:u0|DO[4]                 ; sd_controller_NealC:sd1|din_latched[4]  ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 3.399      ; 1.817      ;
; -1.387 ; sd_controller_NealC:sd1|sdhc           ; sd_controller_NealC:sd1|address[16]     ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 4.497      ; 2.916      ;
+--------+----------------------------------------+-----------------------------------------+--------------------+------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                                                               ;
+--------+----------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                                                                                                ; Launch Clock       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; -1.984 ; serialClkCount[15]                     ; serialClkCount[15]                                                                                                     ; serialClkCount[15] ; clk         ; 0.000        ; 2.721      ; 1.347      ;
; -1.484 ; serialClkCount[15]                     ; serialClkCount[15]                                                                                                     ; serialClkCount[15] ; clk         ; -0.500       ; 2.721      ; 1.347      ;
; 0.056  ; T80s:cpu1|T80:u0|A[4]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a11~porta_address_reg4 ; cpuClock           ; clk         ; 0.000        ; 1.474      ; 1.797      ;
; 0.061  ; T80s:cpu1|T80:u0|A[1]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a11~porta_address_reg1 ; cpuClock           ; clk         ; 0.000        ; 1.474      ; 1.802      ;
; 0.082  ; T80s:cpu1|T80:u0|A[5]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a11~porta_address_reg5 ; cpuClock           ; clk         ; 0.000        ; 1.474      ; 1.823      ;
; 0.447  ; T80s:cpu1|T80:u0|A[1]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a1~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 1.478      ; 2.192      ;
; 0.450  ; T80s:cpu1|T80:u0|A[4]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a0~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 1.481      ; 2.198      ;
; 0.459  ; T80s:cpu1|T80:u0|A[1]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a0~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 1.481      ; 2.207      ;
; 0.465  ; T80s:cpu1|T80:u0|A[4]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a9~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 1.486      ; 2.218      ;
; 0.472  ; T80s:cpu1|T80:u0|A[3]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a1~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 1.478      ; 2.217      ;
; 0.481  ; T80s:cpu1|T80:u0|A[6]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a1~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 1.478      ; 2.226      ;
; 0.486  ; T80s:cpu1|T80:u0|A[3]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a12~porta_address_reg3 ; cpuClock           ; clk         ; 0.000        ; 1.484      ; 2.237      ;
; 0.494  ; T80s:cpu1|T80:u0|A[3]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a9~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 1.486      ; 2.247      ;
; 0.494  ; T80s:cpu1|T80:u0|A[1]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a9~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 1.486      ; 2.247      ;
; 0.497  ; T80s:cpu1|T80:u0|A[3]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a8~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 1.456      ; 2.220      ;
; 0.497  ; T80s:cpu1|T80:u0|A[3]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a0~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 1.481      ; 2.245      ;
; 0.499  ; SBCTextDisplayRGB:io2|vActive          ; SBCTextDisplayRGB:io2|vActive                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|hActive          ; SBCTextDisplayRGB:io2|hActive                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|charScanLine[3]  ; SBCTextDisplayRGB:io2|charScanLine[3]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|charScanLine[0]  ; SBCTextDisplayRGB:io2|charScanLine[0]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|charScanLine[1]  ; SBCTextDisplayRGB:io2|charScanLine[1]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|charScanLine[2]  ; SBCTextDisplayRGB:io2|charScanLine[2]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[0]  ; SBCTextDisplayRGB:io2|kbWriteTimer[0]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[1]  ; SBCTextDisplayRGB:io2|kbWriteTimer[1]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[2]  ; SBCTextDisplayRGB:io2|kbWriteTimer[2]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[3]  ; SBCTextDisplayRGB:io2|kbWriteTimer[3]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[5]  ; SBCTextDisplayRGB:io2|kbWriteTimer[5]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[6]  ; SBCTextDisplayRGB:io2|kbWriteTimer[6]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[7]  ; SBCTextDisplayRGB:io2|kbWriteTimer[7]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[8]  ; SBCTextDisplayRGB:io2|kbWriteTimer[8]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[9]  ; SBCTextDisplayRGB:io2|kbWriteTimer[9]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[11] ; SBCTextDisplayRGB:io2|kbWriteTimer[11]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[12] ; SBCTextDisplayRGB:io2|kbWriteTimer[12]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[13] ; SBCTextDisplayRGB:io2|kbWriteTimer[13]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[14] ; SBCTextDisplayRGB:io2|kbWriteTimer[14]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[15] ; SBCTextDisplayRGB:io2|kbWriteTimer[15]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[16] ; SBCTextDisplayRGB:io2|kbWriteTimer[16]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[17] ; SBCTextDisplayRGB:io2|kbWriteTimer[17]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[18] ; SBCTextDisplayRGB:io2|kbWriteTimer[18]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[19] ; SBCTextDisplayRGB:io2|kbWriteTimer[19]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[20] ; SBCTextDisplayRGB:io2|kbWriteTimer[20]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[21] ; SBCTextDisplayRGB:io2|kbWriteTimer[21]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[22] ; SBCTextDisplayRGB:io2|kbWriteTimer[22]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[23] ; SBCTextDisplayRGB:io2|kbWriteTimer[23]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[24] ; SBCTextDisplayRGB:io2|kbWriteTimer[24]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[25] ; SBCTextDisplayRGB:io2|kbWriteTimer[25]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2ClkCount[3]   ; SBCTextDisplayRGB:io2|ps2ClkCount[3]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2ClkCount[2]   ; SBCTextDisplayRGB:io2|ps2ClkCount[2]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2Shift         ; SBCTextDisplayRGB:io2|ps2Shift                                                                                         ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|n_kbWR           ; SBCTextDisplayRGB:io2|n_kbWR                                                                                           ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[4]  ; SBCTextDisplayRGB:io2|kbWriteTimer[4]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2ClkCount[1]   ; SBCTextDisplayRGB:io2|ps2ClkCount[1]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2Num           ; SBCTextDisplayRGB:io2|ps2Num                                                                                           ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2WriteByte2[3] ; SBCTextDisplayRGB:io2|ps2WriteByte2[3]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2Caps          ; SBCTextDisplayRGB:io2|ps2Caps                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2Scroll        ; SBCTextDisplayRGB:io2|ps2Scroll                                                                                        ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[10] ; SBCTextDisplayRGB:io2|kbWriteTimer[10]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2ClkFiltered   ; SBCTextDisplayRGB:io2|ps2ClkFiltered                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWRParity       ; SBCTextDisplayRGB:io2|kbWRParity                                                                                       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbInPointer[0]   ; SBCTextDisplayRGB:io2|kbInPointer[0]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbInPointer[1]   ; SBCTextDisplayRGB:io2|kbInPointer[1]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbInPointer[2]   ; SBCTextDisplayRGB:io2|kbInPointer[2]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; serialClkCount[4]                      ; serialClkCount[4]                                                                                                      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2Ctrl          ; SBCTextDisplayRGB:io2|ps2Ctrl                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|param4[0]        ; SBCTextDisplayRGB:io2|param4[0]                                                                                        ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|param3[0]        ; SBCTextDisplayRGB:io2|param3[0]                                                                                        ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|param2[0]        ; SBCTextDisplayRGB:io2|param2[0]                                                                                        ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|param1[0]        ; SBCTextDisplayRGB:io2|param1[0]                                                                                        ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|pixelCount[1]    ; SBCTextDisplayRGB:io2|pixelCount[1]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|dispWR           ; SBCTextDisplayRGB:io2|dispWR                                                                                           ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|cursorVert[3]    ; SBCTextDisplayRGB:io2|cursorVert[3]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|cursorVert[4]    ; SBCTextDisplayRGB:io2|cursorVert[4]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|paramCount[2]    ; SBCTextDisplayRGB:io2|paramCount[2]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|paramCount[1]    ; SBCTextDisplayRGB:io2|paramCount[1]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|paramCount[0]    ; SBCTextDisplayRGB:io2|paramCount[0]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|cursorVert[2]    ; SBCTextDisplayRGB:io2|cursorVert[2]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|attInverse       ; SBCTextDisplayRGB:io2|attInverse                                                                                       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|attBold          ; SBCTextDisplayRGB:io2|attBold                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:io1|rxdFiltered           ; bufferedUART:io1|rxdFiltered                                                                                           ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.503  ; T80s:cpu1|T80:u0|A[1]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a10~porta_address_reg1 ; cpuClock           ; clk         ; 0.000        ; 1.462      ; 2.232      ;
; 0.506  ; T80s:cpu1|T80:u0|A[4]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a12~porta_address_reg4 ; cpuClock           ; clk         ; 0.000        ; 1.484      ; 2.257      ;
; 0.509  ; T80s:cpu1|T80:u0|A[1]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a12~porta_address_reg1 ; cpuClock           ; clk         ; 0.000        ; 1.484      ; 2.260      ;
; 0.519  ; T80s:cpu1|T80:u0|A[5]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a12~porta_address_reg5 ; cpuClock           ; clk         ; 0.000        ; 1.484      ; 2.270      ;
; 0.522  ; T80s:cpu1|T80:u0|A[5]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a9~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 1.486      ; 2.275      ;
; 0.524  ; T80s:cpu1|T80:u0|A[1]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a8~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 1.456      ; 2.247      ;
; 0.524  ; T80s:cpu1|T80:u0|A[5]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a0~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 1.481      ; 2.272      ;
; 0.537  ; T80s:cpu1|T80:u0|A[1]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a15~porta_address_reg1 ; cpuClock           ; clk         ; 0.000        ; 1.476      ; 2.280      ;
; 0.541  ; T80s:cpu1|T80:u0|A[5]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a10~porta_address_reg5 ; cpuClock           ; clk         ; 0.000        ; 1.462      ; 2.270      ;
; 0.560  ; T80s:cpu1|T80:u0|A[5]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a15~porta_address_reg5 ; cpuClock           ; clk         ; 0.000        ; 1.476      ; 2.303      ;
; 0.561  ; T80s:cpu1|T80:u0|A[5]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a8~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 1.456      ; 2.284      ;
; 0.701  ; T80s:cpu1|IORQ_n                       ; SBCTextDisplayRGB:io2|func_reset                                                                                       ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 2.753      ; 4.064      ;
; 0.758  ; SBCTextDisplayRGB:io2|horizCount[11]   ; SBCTextDisplayRGB:io2|horizCount[11]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 1.064      ;
; 0.761  ; SBCTextDisplayRGB:io2|charHoriz[6]     ; SBCTextDisplayRGB:io2|charHoriz[6]                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 1.067      ;
; 0.765  ; SBCTextDisplayRGB:io2|ps2ClkFilter[5]  ; SBCTextDisplayRGB:io2|ps2ClkFilter[5]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 1.071      ;
; 0.782  ; SBCTextDisplayRGB:io2|vertLineCount[9] ; SBCTextDisplayRGB:io2|vertLineCount[9]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 1.088      ;
; 0.785  ; SBCTextDisplayRGB:io2|startAddr[10]    ; SBCTextDisplayRGB:io2|startAddr[10]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 1.091      ;
; 0.848  ; T80s:cpu1|T80:u0|A[5]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a1~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 1.478      ; 2.593      ;
; 0.867  ; T80s:cpu1|T80:u0|A[4]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a1~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 1.478      ; 2.612      ;
; 0.872  ; T80s:cpu1|T80:u0|A[4]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a5~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 1.470      ; 2.609      ;
; 0.881  ; T80s:cpu1|T80:u0|A[3]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a11~porta_address_reg3 ; cpuClock           ; clk         ; 0.000        ; 1.474      ; 2.622      ;
+--------+----------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'cpuClock'                                                                                                                                             ;
+-------+-------------------------------------------+-------------------------------------------+------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+------------------+-------------+--------------+------------+------------+
; 0.293 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[3]                       ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 3.779      ; 4.682      ;
; 0.298 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[1]                       ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 3.779      ; 4.687      ;
; 0.499 ; T80s:cpu1|T80:u0|Alternate                ; T80s:cpu1|T80:u0|Alternate                ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|Halt_FF                  ; T80s:cpu1|T80:u0|Halt_FF                  ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|R[7]                     ; T80s:cpu1|T80:u0|R[7]                     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|IntE_FF2                 ; T80s:cpu1|T80:u0|IntE_FF2                 ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|BTR_r                    ; T80s:cpu1|T80:u0|BTR_r                    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|MCycle[0]                ; T80s:cpu1|T80:u0|MCycle[0]                ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TState[0]                ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|TState[1]                ; T80s:cpu1|T80:u0|TState[1]                ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|TState[2]                ; T80s:cpu1|T80:u0|TState[2]                ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.746 ; T80s:cpu1|T80:u0|ACC[1]                   ; T80s:cpu1|T80:u0|Ap[1]                    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.052      ;
; 0.748 ; T80s:cpu1|T80:u0|R[6]                     ; T80s:cpu1|T80:u0|R[6]                     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.054      ;
; 0.758 ; T80s:cpu1|T80:u0|ACC[5]                   ; T80s:cpu1|T80:u0|I[5]                     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.064      ;
; 0.761 ; T80s:cpu1|T80:u0|ACC[2]                   ; T80s:cpu1|T80:u0|Ap[2]                    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.067      ;
; 0.770 ; T80s:cpu1|T80:u0|ACC[3]                   ; T80s:cpu1|T80:u0|Ap[3]                    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.076      ;
; 0.772 ; T80s:cpu1|T80:u0|ACC[4]                   ; T80s:cpu1|T80:u0|I[4]                     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.078      ;
; 0.793 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[3]                       ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 3.779      ; 4.682      ;
; 0.798 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[1]                       ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 3.779      ; 4.687      ;
; 0.906 ; T80s:cpu1|T80:u0|ACC[7]                   ; T80s:cpu1|T80:u0|Ap[7]                    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.212      ;
; 0.922 ; T80s:cpu1|T80:u0|ACC[0]                   ; T80s:cpu1|T80:u0|Ap[0]                    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.228      ;
; 0.922 ; T80s:cpu1|T80:u0|ACC[6]                   ; T80s:cpu1|T80:u0|Ap[6]                    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.228      ;
; 0.936 ; T80s:cpu1|T80:u0|F[4]                     ; T80s:cpu1|T80:u0|Fp[4]                    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.242      ;
; 0.945 ; T80s:cpu1|T80:u0|F[0]                     ; T80s:cpu1|T80:u0|Fp[0]                    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.251      ;
; 0.951 ; T80s:cpu1|T80:u0|F[1]                     ; T80s:cpu1|T80:u0|Fp[1]                    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.257      ;
; 0.951 ; T80s:cpu1|T80:u0|F[7]                     ; T80s:cpu1|T80:u0|Fp[7]                    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.257      ;
; 1.065 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[5][7] ; T80s:cpu1|T80:u0|RegBusA_r[7]             ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.371      ;
; 1.159 ; T80s:cpu1|T80:u0|I[3]                     ; T80s:cpu1|T80:u0|A[11]                    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.465      ;
; 1.165 ; T80s:cpu1|T80:u0|Ap[7]                    ; T80s:cpu1|T80:u0|ACC[7]                   ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.471      ;
; 1.167 ; T80s:cpu1|T80:u0|Ap[1]                    ; T80s:cpu1|T80:u0|ACC[1]                   ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.473      ;
; 1.171 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[1]                    ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 3.779      ; 5.560      ;
; 1.172 ; T80s:cpu1|T80:u0|R[4]                     ; T80s:cpu1|T80:u0|R[4]                     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.478      ;
; 1.175 ; T80s:cpu1|T80:u0|Ap[2]                    ; T80s:cpu1|T80:u0|ACC[2]                   ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.481      ;
; 1.177 ; T80s:cpu1|T80:u0|R[2]                     ; T80s:cpu1|T80:u0|R[2]                     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.483      ;
; 1.180 ; T80s:cpu1|T80:u0|Ap[0]                    ; T80s:cpu1|T80:u0|ACC[0]                   ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.486      ;
; 1.195 ; sd_controller_NealC:sd1|dout[6]           ; T80s:cpu1|DI_Reg[6]                       ; sdClock          ; cpuClock    ; 0.000        ; 1.097      ; 2.598      ;
; 1.201 ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TState[1]                ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.507      ;
; 1.215 ; T80s:cpu1|T80:u0|TState[1]                ; T80s:cpu1|T80:u0|TState[2]                ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.521      ;
; 1.219 ; T80s:cpu1|T80:u0|F[2]                     ; T80s:cpu1|T80:u0|Fp[2]                    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.525      ;
; 1.221 ; T80s:cpu1|T80:u0|R[1]                     ; T80s:cpu1|T80:u0|R[1]                     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.527      ;
; 1.225 ; T80s:cpu1|T80:u0|R[0]                     ; T80s:cpu1|T80:u0|R[0]                     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; T80s:cpu1|T80:u0|R[3]                     ; T80s:cpu1|T80:u0|R[3]                     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; T80s:cpu1|T80:u0|R[5]                     ; T80s:cpu1|T80:u0|R[5]                     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.531      ;
; 1.226 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[0]                       ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 3.779      ; 5.615      ;
; 1.226 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[2]                       ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 3.779      ; 5.615      ;
; 1.227 ; T80s:cpu1|T80:u0|Ap[3]                    ; T80s:cpu1|T80:u0|ACC[3]                   ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.533      ;
; 1.230 ; T80s:cpu1|T80:u0|Ap[6]                    ; T80s:cpu1|T80:u0|ACC[6]                   ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.536      ;
; 1.241 ; T80s:cpu1|T80:u0|BusB[0]                  ; T80s:cpu1|T80:u0|DO[0]                    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.547      ;
; 1.293 ; T80s:cpu1|T80:u0|MCycle[2]                ; T80s:cpu1|T80:u0|MCycle[2]                ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.599      ;
; 1.349 ; sd_controller_NealC:sd1|dout[4]           ; T80s:cpu1|DI_Reg[4]                       ; sdClock          ; cpuClock    ; 0.000        ; 1.087      ; 2.742      ;
; 1.368 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][0] ; T80s:cpu1|T80:u0|RegBusA_r[8]             ; cpuClock         ; cpuClock    ; 0.000        ; 0.002      ; 1.676      ;
; 1.461 ; T80s:cpu1|T80:u0|I[0]                     ; T80s:cpu1|T80:u0|A[8]                     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.767      ;
; 1.510 ; T80s:cpu1|T80:u0|ACC[0]                   ; T80s:cpu1|T80:u0|I[0]                     ; cpuClock         ; cpuClock    ; 0.000        ; -0.002     ; 1.814      ;
; 1.511 ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TState[2]                ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.817      ;
; 1.528 ; T80s:cpu1|T80:u0|ACC[3]                   ; T80s:cpu1|T80:u0|I[3]                     ; cpuClock         ; cpuClock    ; 0.000        ; -0.002     ; 1.832      ;
; 1.544 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][1] ; T80s:cpu1|T80:u0|RegBusA_r[9]             ; cpuClock         ; cpuClock    ; 0.000        ; 0.002      ; 1.852      ;
; 1.560 ; T80s:cpu1|T80:u0|F[5]                     ; T80s:cpu1|T80:u0|Fp[5]                    ; cpuClock         ; cpuClock    ; 0.000        ; 0.009      ; 1.875      ;
; 1.589 ; T80s:cpu1|T80:u0|ACC[1]                   ; T80s:cpu1|T80:u0|I[1]                     ; cpuClock         ; cpuClock    ; 0.000        ; -0.002     ; 1.893      ;
; 1.598 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[3]                    ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 3.791      ; 5.999      ;
; 1.647 ; T80s:cpu1|T80:u0|Fp[0]                    ; T80s:cpu1|T80:u0|F[0]                     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.953      ;
; 1.651 ; T80s:cpu1|T80:u0|R[4]                     ; T80s:cpu1|T80:u0|R[5]                     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.957      ;
; 1.658 ; T80s:cpu1|T80:u0|MCycle[1]                ; T80s:cpu1|T80:u0|MCycle[1]                ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.964      ;
; 1.671 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[1]                    ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 3.779      ; 5.560      ;
; 1.700 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[4]                       ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 3.779      ; 6.089      ;
; 1.701 ; T80s:cpu1|T80:u0|R[1]                     ; T80s:cpu1|T80:u0|R[2]                     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.007      ;
; 1.701 ; T80s:cpu1|T80:u0|R[0]                     ; T80s:cpu1|T80:u0|R[1]                     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.007      ;
; 1.705 ; T80s:cpu1|T80:u0|R[5]                     ; T80s:cpu1|T80:u0|R[6]                     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.011      ;
; 1.705 ; T80s:cpu1|T80:u0|R[3]                     ; T80s:cpu1|T80:u0|R[4]                     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.011      ;
; 1.726 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[0]                       ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 3.779      ; 5.615      ;
; 1.726 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[2]                       ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 3.779      ; 5.615      ;
; 1.737 ; T80s:cpu1|T80:u0|R[4]                     ; T80s:cpu1|T80:u0|R[6]                     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.043      ;
; 1.755 ; T80s:cpu1|T80:u0|ACC[4]                   ; T80s:cpu1|T80:u0|ACC[4]                   ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.061      ;
; 1.766 ; T80s:cpu1|T80:u0|R[2]                     ; T80s:cpu1|T80:u0|R[3]                     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.072      ;
; 1.768 ; T80s:cpu1|T80:u0|ACC[6]                   ; T80s:cpu1|T80:u0|ACC[6]                   ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.074      ;
; 1.780 ; T80s:cpu1|T80:u0|I[5]                     ; T80s:cpu1|T80:u0|A[13]                    ; cpuClock         ; cpuClock    ; 0.000        ; 0.023      ; 2.109      ;
; 1.786 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][5] ; T80s:cpu1|T80:u0|RegBusA_r[13]            ; cpuClock         ; cpuClock    ; 0.000        ; 0.001      ; 2.093      ;
; 1.787 ; T80s:cpu1|T80:u0|R[0]                     ; T80s:cpu1|T80:u0|R[2]                     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.093      ;
; 1.791 ; T80s:cpu1|T80:u0|BTR_r                    ; T80s:cpu1|T80:u0|PC[0]                    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.097      ;
; 1.791 ; T80s:cpu1|T80:u0|R[3]                     ; T80s:cpu1|T80:u0|R[5]                     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.097      ;
; 1.792 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[2]                    ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 3.779      ; 6.181      ;
; 1.800 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[0]                    ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 3.779      ; 6.189      ;
; 1.801 ; T80s:cpu1|T80:u0|ACC[0]                   ; T80s:cpu1|T80:u0|ACC[0]                   ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.107      ;
; 1.809 ; T80s:cpu1|T80:u0|TState[2]                ; T80s:cpu1|T80:u0|TState[0]                ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.115      ;
; 1.810 ; T80s:cpu1|T80:u0|ISet[0]                  ; T80s:cpu1|T80:u0|Z16_r                    ; cpuClock         ; cpuClock    ; 0.000        ; -0.017     ; 2.099      ;
; 1.818 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.124      ;
; 1.839 ; T80s:cpu1|T80:u0|I[2]                     ; T80s:cpu1|T80:u0|A[10]                    ; cpuClock         ; cpuClock    ; 0.000        ; 0.003      ; 2.148      ;
; 1.841 ; sd_controller_NealC:sd1|dout[7]           ; T80s:cpu1|DI_Reg[7]                       ; sdClock          ; cpuClock    ; 0.000        ; 1.099      ; 3.246      ;
; 1.852 ; T80s:cpu1|T80:u0|R[2]                     ; T80s:cpu1|T80:u0|R[4]                     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.158      ;
; 1.860 ; bufferedUART:io1|dataOut[1]               ; T80s:cpu1|DI_Reg[1]                       ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 0.095      ; 2.261      ;
; 1.861 ; T80s:cpu1|T80:u0|Ap[5]                    ; T80s:cpu1|T80:u0|ACC[5]                   ; cpuClock         ; cpuClock    ; 0.000        ; -0.026     ; 2.141      ;
; 1.877 ; T80s:cpu1|T80:u0|R[3]                     ; T80s:cpu1|T80:u0|R[6]                     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.183      ;
; 1.891 ; T80s:cpu1|T80:u0|R[1]                     ; T80s:cpu1|T80:u0|R[3]                     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.197      ;
; 1.902 ; T80s:cpu1|T80:u0|ACC[7]                   ; T80s:cpu1|T80:u0|I[7]                     ; cpuClock         ; cpuClock    ; 0.000        ; -0.022     ; 2.186      ;
; 1.912 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][6] ; T80s:cpu1|T80:u0|RegBusA_r[14]            ; cpuClock         ; cpuClock    ; 0.000        ; -0.006     ; 2.212      ;
; 1.914 ; T80s:cpu1|T80:u0|I[6]                     ; T80s:cpu1|T80:u0|A[14]                    ; cpuClock         ; cpuClock    ; 0.000        ; 0.003      ; 2.223      ;
; 1.916 ; T80s:cpu1|T80:u0|I[5]                     ; T80s:cpu1|T80:u0|ACC[5]                   ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.222      ;
; 1.920 ; T80s:cpu1|T80:u0|ACC[2]                   ; T80s:cpu1|T80:u0|ACC[2]                   ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.226      ;
; 1.937 ; T80s:cpu1|T80:u0|ACC[2]                   ; T80s:cpu1|T80:u0|I[2]                     ; cpuClock         ; cpuClock    ; 0.000        ; -0.002     ; 2.241      ;
; 1.938 ; T80s:cpu1|T80:u0|R[2]                     ; T80s:cpu1|T80:u0|R[5]                     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.244      ;
; 1.949 ; T80s:cpu1|T80:u0|ACC[7]                   ; T80s:cpu1|T80:u0|R[7]                     ; cpuClock         ; cpuClock    ; 0.000        ; -0.027     ; 2.228      ;
+-------+-------------------------------------------+-------------------------------------------+------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'sdClock'                                                                                                                                                                  ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; sd_controller_NealC:sd1|block_start_ack               ; sd_controller_NealC:sd1|block_start_ack               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller_NealC:sd1|init_busy                     ; sd_controller_NealC:sd1|init_busy                     ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller_NealC:sd1|return_state.read_block_wait  ; sd_controller_NealC:sd1|return_state.read_block_wait  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller_NealC:sd1|return_state.cmd55            ; sd_controller_NealC:sd1|return_state.cmd55            ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller_NealC:sd1|return_state.acmd41           ; sd_controller_NealC:sd1|return_state.acmd41           ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller_NealC:sd1|return_state.poll_cmd         ; sd_controller_NealC:sd1|return_state.poll_cmd         ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller_NealC:sd1|state.send_cmd                ; sd_controller_NealC:sd1|state.send_cmd                ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller_NealC:sd1|sd_write_flag                 ; sd_controller_NealC:sd1|sd_write_flag                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller_NealC:sd1|state.read_block_data         ; sd_controller_NealC:sd1|state.read_block_data         ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller_NealC:sd1|response_mode                 ; sd_controller_NealC:sd1|response_mode                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller_NealC:sd1|return_state.cmd8             ; sd_controller_NealC:sd1|return_state.cmd8             ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller_NealC:sd1|state.send_regreq             ; sd_controller_NealC:sd1|state.send_regreq             ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller_NealC:sd1|state.receive_ocr_wait        ; sd_controller_NealC:sd1|state.receive_ocr_wait        ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller_NealC:sd1|return_state.cardsel          ; sd_controller_NealC:sd1|return_state.cardsel          ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller_NealC:sd1|dout[2]                       ; sd_controller_NealC:sd1|dout[2]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller_NealC:sd1|dout[3]                       ; sd_controller_NealC:sd1|dout[3]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller_NealC:sd1|dout[6]                       ; sd_controller_NealC:sd1|dout[6]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller_NealC:sd1|block_busy                    ; sd_controller_NealC:sd1|block_busy                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller_NealC:sd1|dout[5]                       ; sd_controller_NealC:sd1|dout[5]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller_NealC:sd1|dout[4]                       ; sd_controller_NealC:sd1|dout[4]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller_NealC:sd1|return_state.write_block_init ; sd_controller_NealC:sd1|return_state.write_block_init ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller_NealC:sd1|state.init                    ; sd_controller_NealC:sd1|state.init                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller_NealC:sd1|state.receive_byte            ; sd_controller_NealC:sd1|state.receive_byte            ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller_NealC:sd1|dout[1]                       ; sd_controller_NealC:sd1|dout[1]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller_NealC:sd1|dout[0]                       ; sd_controller_NealC:sd1|dout[0]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller_NealC:sd1|dout[7]                       ; sd_controller_NealC:sd1|dout[7]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller_NealC:sd1|led_on_count[0]               ; sd_controller_NealC:sd1|led_on_count[0]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller_NealC:sd1|sdhc                          ; sd_controller_NealC:sd1|sdhc                          ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller_NealC:sd1|cmd_out[1]                    ; sd_controller_NealC:sd1|cmd_out[1]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller_NealC:sd1|cmd_out[3]                    ; sd_controller_NealC:sd1|cmd_out[3]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller_NealC:sd1|cmd_out[4]                    ; sd_controller_NealC:sd1|cmd_out[4]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller_NealC:sd1|cmd_out[7]                    ; sd_controller_NealC:sd1|cmd_out[7]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller_NealC:sd1|cmd_out[38]                   ; sd_controller_NealC:sd1|cmd_out[38]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller_NealC:sd1|sdCS                          ; sd_controller_NealC:sd1|sdCS                          ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller_NealC:sd1|cmd_out[40]                   ; sd_controller_NealC:sd1|cmd_out[40]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller_NealC:sd1|cmd_out[41]                   ; sd_controller_NealC:sd1|cmd_out[41]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller_NealC:sd1|cmd_out[42]                   ; sd_controller_NealC:sd1|cmd_out[42]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller_NealC:sd1|cmd_out[43]                   ; sd_controller_NealC:sd1|cmd_out[43]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller_NealC:sd1|cmd_out[44]                   ; sd_controller_NealC:sd1|cmd_out[44]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller_NealC:sd1|cmd_out[45]                   ; sd_controller_NealC:sd1|cmd_out[45]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller_NealC:sd1|cmd_out[47]                   ; sd_controller_NealC:sd1|cmd_out[47]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller_NealC:sd1|cmd_mode                      ; sd_controller_NealC:sd1|cmd_mode                      ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.739 ; sd_controller_NealC:sd1|recv_data[10]                 ; sd_controller_NealC:sd1|recv_data[11]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.045      ;
; 0.740 ; sd_controller_NealC:sd1|recv_data[17]                 ; sd_controller_NealC:sd1|recv_data[18]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.046      ;
; 0.741 ; sd_controller_NealC:sd1|recv_data[11]                 ; sd_controller_NealC:sd1|recv_data[12]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; sd_controller_NealC:sd1|recv_data[23]                 ; sd_controller_NealC:sd1|recv_data[24]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.047      ;
; 0.743 ; sd_controller_NealC:sd1|recv_data[5]                  ; sd_controller_NealC:sd1|recv_data[6]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; sd_controller_NealC:sd1|recv_data[21]                 ; sd_controller_NealC:sd1|recv_data[22]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; sd_controller_NealC:sd1|recv_data[22]                 ; sd_controller_NealC:sd1|recv_data[23]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.049      ;
; 0.744 ; sd_controller_NealC:sd1|recv_data[25]                 ; sd_controller_NealC:sd1|recv_data[26]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.050      ;
; 0.745 ; sd_controller_NealC:sd1|recv_data[15]                 ; sd_controller_NealC:sd1|recv_data[16]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.051      ;
; 0.746 ; sd_controller_NealC:sd1|recv_data[3]                  ; sd_controller_NealC:sd1|recv_data[4]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; sd_controller_NealC:sd1|recv_data[27]                 ; sd_controller_NealC:sd1|recv_data[28]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; sd_controller_NealC:sd1|recv_data[28]                 ; sd_controller_NealC:sd1|recv_data[29]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.052      ;
; 0.747 ; sd_controller_NealC:sd1|recv_data[13]                 ; sd_controller_NealC:sd1|recv_data[14]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.053      ;
; 0.748 ; sd_controller_NealC:sd1|recv_data[16]                 ; sd_controller_NealC:sd1|recv_data[17]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.054      ;
; 0.748 ; sd_controller_NealC:sd1|recv_data[29]                 ; sd_controller_NealC:sd1|recv_data[30]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.054      ;
; 0.749 ; sd_controller_NealC:sd1|recv_data[7]                  ; sd_controller_NealC:sd1|recv_data[8]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.055      ;
; 0.751 ; sd_controller_NealC:sd1|recv_data[1]                  ; sd_controller_NealC:sd1|recv_data[2]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.057      ;
; 0.755 ; sd_controller_NealC:sd1|cmd_out[5]                    ; sd_controller_NealC:sd1|cmd_out[6]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.061      ;
; 0.783 ; sd_controller_NealC:sd1|clkCount[5]                   ; sd_controller_NealC:sd1|clkCount[5]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.089      ;
; 0.902 ; sd_controller_NealC:sd1|data_sig[3]                   ; sd_controller_NealC:sd1|data_sig[4]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.208      ;
; 0.902 ; sd_controller_NealC:sd1|data_sig[5]                   ; sd_controller_NealC:sd1|data_sig[6]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.208      ;
; 0.903 ; sd_controller_NealC:sd1|data_sig[6]                   ; sd_controller_NealC:sd1|data_sig[7]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.209      ;
; 0.906 ; sd_controller_NealC:sd1|data_sig[4]                   ; sd_controller_NealC:sd1|data_sig[5]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.212      ;
; 0.917 ; sd_controller_NealC:sd1|recv_data[12]                 ; sd_controller_NealC:sd1|recv_data[13]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.223      ;
; 0.919 ; sd_controller_NealC:sd1|recv_data[8]                  ; sd_controller_NealC:sd1|recv_data[9]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.225      ;
; 0.920 ; sd_controller_NealC:sd1|recv_data[18]                 ; sd_controller_NealC:sd1|recv_data[19]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.226      ;
; 0.921 ; sd_controller_NealC:sd1|recv_data[9]                  ; sd_controller_NealC:sd1|recv_data[10]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.227      ;
; 0.922 ; sd_controller_NealC:sd1|recv_data[14]                 ; sd_controller_NealC:sd1|recv_data[15]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.228      ;
; 1.035 ; sd_controller_NealC:sd1|return_state.read_block_wait  ; sd_controller_NealC:sd1|state.read_block_wait         ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 1.342      ;
; 1.131 ; sd_controller_NealC:sd1|recv_data[30]                 ; sd_controller_NealC:sd1|recv_data[31]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.437      ;
; 1.142 ; sd_controller_NealC:sd1|led_on_count[1]               ; sd_controller_NealC:sd1|led_on_count[1]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.448      ;
; 1.160 ; sd_controller_NealC:sd1|cmd_out[28]                   ; sd_controller_NealC:sd1|cmd_out[29]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.466      ;
; 1.165 ; sd_controller_NealC:sd1|cmd_out[16]                   ; sd_controller_NealC:sd1|cmd_out[17]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.471      ;
; 1.165 ; sd_controller_NealC:sd1|cmd_out[29]                   ; sd_controller_NealC:sd1|cmd_out[30]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.471      ;
; 1.166 ; sd_controller_NealC:sd1|cmd_out[12]                   ; sd_controller_NealC:sd1|cmd_out[13]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.472      ;
; 1.166 ; sd_controller_NealC:sd1|cmd_out[33]                   ; sd_controller_NealC:sd1|cmd_out[34]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.472      ;
; 1.166 ; sd_controller_NealC:sd1|cmd_out[49]                   ; sd_controller_NealC:sd1|cmd_out[50]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.472      ;
; 1.167 ; sd_controller_NealC:sd1|clkCount[0]                   ; sd_controller_NealC:sd1|clkCount[0]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.473      ;
; 1.168 ; sd_controller_NealC:sd1|cmd_out[10]                   ; sd_controller_NealC:sd1|cmd_out[11]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.474      ;
; 1.168 ; sd_controller_NealC:sd1|cmd_out[35]                   ; sd_controller_NealC:sd1|cmd_out[36]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.474      ;
; 1.168 ; sd_controller_NealC:sd1|cmd_out[53]                   ; sd_controller_NealC:sd1|cmd_out[54]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.474      ;
; 1.169 ; sd_controller_NealC:sd1|cmd_out[8]                    ; sd_controller_NealC:sd1|cmd_out[9]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.475      ;
; 1.169 ; sd_controller_NealC:sd1|cmd_out[14]                   ; sd_controller_NealC:sd1|cmd_out[15]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.475      ;
; 1.170 ; sd_controller_NealC:sd1|cmd_out[51]                   ; sd_controller_NealC:sd1|cmd_out[52]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.476      ;
; 1.171 ; sd_controller_NealC:sd1|clkCount[3]                   ; sd_controller_NealC:sd1|clkCount[3]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.477      ;
; 1.171 ; sd_controller_NealC:sd1|cmd_out[36]                   ; sd_controller_NealC:sd1|cmd_out[37]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.477      ;
; 1.171 ; sd_controller_NealC:sd1|cmd_out[50]                   ; sd_controller_NealC:sd1|cmd_out[51]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.477      ;
; 1.172 ; sd_controller_NealC:sd1|cmd_out[4]                    ; sd_controller_NealC:sd1|cmd_out[5]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.478      ;
; 1.172 ; sd_controller_NealC:sd1|cmd_out[27]                   ; sd_controller_NealC:sd1|cmd_out[28]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.478      ;
; 1.172 ; sd_controller_NealC:sd1|cmd_out[30]                   ; sd_controller_NealC:sd1|cmd_out[31]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.478      ;
; 1.172 ; sd_controller_NealC:sd1|cmd_out[52]                   ; sd_controller_NealC:sd1|cmd_out[53]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.478      ;
; 1.173 ; sd_controller_NealC:sd1|cmd_out[23]                   ; sd_controller_NealC:sd1|cmd_out[24]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.479      ;
; 1.173 ; sd_controller_NealC:sd1|cmd_out[34]                   ; sd_controller_NealC:sd1|cmd_out[35]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.479      ;
; 1.175 ; sd_controller_NealC:sd1|recv_data[6]                  ; sd_controller_NealC:sd1|dout[6]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.481      ;
; 1.177 ; sd_controller_NealC:sd1|state.init                    ; sd_controller_NealC:sd1|sdCS                          ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.483      ;
; 1.186 ; sd_controller_NealC:sd1|recv_data[20]                 ; sd_controller_NealC:sd1|recv_data[21]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.492      ;
; 1.188 ; sd_controller_NealC:sd1|recv_data[24]                 ; sd_controller_NealC:sd1|recv_data[25]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.494      ;
; 1.188 ; sd_controller_NealC:sd1|recv_data[26]                 ; sd_controller_NealC:sd1|recv_data[27]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.494      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'serialClkCount[15]'                                                                                                                                        ;
+-------+-----------------------------------------+-----------------------------------------+--------------------+--------------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+--------------------+--------------------+--------------+------------+------------+
; 0.499 ; bufferedUART:io1|rxState.idle           ; bufferedUART:io1|rxState.idle           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxState.dataBit        ; bufferedUART:io1|rxState.dataBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxBitCount[0]          ; bufferedUART:io1|rxBitCount[0]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxBitCount[1]          ; bufferedUART:io1|rxBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxBitCount[2]          ; bufferedUART:io1|rxBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxBitCount[3]          ; bufferedUART:io1|rxBitCount[3]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxState.stopBit        ; bufferedUART:io1|rxState.stopBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txBitCount[0]          ; bufferedUART:io1|txBitCount[0]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txBitCount[1]          ; bufferedUART:io1|txBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txBitCount[2]          ; bufferedUART:io1|txBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txBitCount[3]          ; bufferedUART:io1|txBitCount[3]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txState.dataBit        ; bufferedUART:io1|txState.dataBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txState.stopBit        ; bufferedUART:io1|txState.stopBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txByteSent             ; bufferedUART:io1|txByteSent             ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txBuffer[7]            ; bufferedUART:io1|txBuffer[7]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txd                    ; bufferedUART:io1|txd                    ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.743 ; bufferedUART:io1|rxCurrentByteBuffer[3] ; bufferedUART:io1|rxCurrentByteBuffer[2] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.049      ;
; 0.748 ; bufferedUART:io1|txBuffer[2]            ; bufferedUART:io1|txBuffer[1]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.054      ;
; 0.752 ; bufferedUART:io1|rxCurrentByteBuffer[7] ; bufferedUART:io1|rxCurrentByteBuffer[6] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.058      ;
; 0.756 ; bufferedUART:io1|rxClockCount[5]        ; bufferedUART:io1|rxClockCount[5]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.062      ;
; 0.766 ; bufferedUART:io1|txClockCount[5]        ; bufferedUART:io1|txClockCount[5]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.072      ;
; 0.790 ; bufferedUART:io1|rxState.dataBit        ; bufferedUART:io1|rxBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.096      ;
; 0.794 ; bufferedUART:io1|rxState.dataBit        ; bufferedUART:io1|rxBitCount[0]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.100      ;
; 0.794 ; bufferedUART:io1|rxState.dataBit        ; bufferedUART:io1|rxBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.100      ;
; 0.796 ; bufferedUART:io1|rxState.dataBit        ; bufferedUART:io1|rxBitCount[3]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.102      ;
; 0.911 ; bufferedUART:io1|rxCurrentByteBuffer[2] ; bufferedUART:io1|rxCurrentByteBuffer[1] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.217      ;
; 0.912 ; bufferedUART:io1|rxCurrentByteBuffer[4] ; bufferedUART:io1|rxCurrentByteBuffer[3] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.218      ;
; 0.920 ; bufferedUART:io1|rxCurrentByteBuffer[5] ; bufferedUART:io1|rxCurrentByteBuffer[4] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.226      ;
; 0.920 ; bufferedUART:io1|rxCurrentByteBuffer[5] ; bufferedUART:io1|rxBuffer~42            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.226      ;
; 1.033 ; bufferedUART:io1|txBuffer[7]            ; bufferedUART:io1|txBuffer[6]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.003      ; 1.342      ;
; 1.135 ; bufferedUART:io1|rxBitCount[0]          ; bufferedUART:io1|rxBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.441      ;
; 1.140 ; bufferedUART:io1|rxBitCount[0]          ; bufferedUART:io1|rxBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.446      ;
; 1.167 ; bufferedUART:io1|txBuffer[4]            ; bufferedUART:io1|txBuffer[3]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.473      ;
; 1.172 ; bufferedUART:io1|txBuffer[5]            ; bufferedUART:io1|txBuffer[4]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.478      ;
; 1.172 ; bufferedUART:io1|txBuffer[3]            ; bufferedUART:io1|txBuffer[2]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.478      ;
; 1.174 ; bufferedUART:io1|txBuffer[1]            ; bufferedUART:io1|txBuffer[0]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.480      ;
; 1.178 ; bufferedUART:io1|rxClockCount[1]        ; bufferedUART:io1|rxClockCount[1]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.484      ;
; 1.191 ; bufferedUART:io1|rxBitCount[1]          ; bufferedUART:io1|rxBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.497      ;
; 1.195 ; bufferedUART:io1|txClockCount[4]        ; bufferedUART:io1|txClockCount[4]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.501      ;
; 1.218 ; bufferedUART:io1|rxCurrentByteBuffer[6] ; bufferedUART:io1|rxCurrentByteBuffer[5] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.524      ;
; 1.223 ; bufferedUART:io1|txBuffer[6]            ; bufferedUART:io1|txBuffer[5]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.529      ;
; 1.225 ; bufferedUART:io1|rxClockCount[2]        ; bufferedUART:io1|rxClockCount[2]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; bufferedUART:io1|rxClockCount[4]        ; bufferedUART:io1|rxClockCount[4]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; bufferedUART:io1|rxInPointer[4]         ; bufferedUART:io1|rxInPointer[4]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.531      ;
; 1.236 ; bufferedUART:io1|rxClockCount[0]        ; bufferedUART:io1|rxClockCount[0]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.542      ;
; 1.241 ; bufferedUART:io1|rxInPointer[0]         ; bufferedUART:io1|rxInPointer[0]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.547      ;
; 1.248 ; bufferedUART:io1|rxInPointer[2]         ; bufferedUART:io1|rxInPointer[2]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.554      ;
; 1.295 ; bufferedUART:io1|rxInPointer[5]         ; bufferedUART:io1|rxInPointer[5]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.601      ;
; 1.318 ; bufferedUART:io1|rxInPointer[1]         ; bufferedUART:io1|rxInPointer[1]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.624      ;
; 1.365 ; bufferedUART:io1|txClockCount[4]        ; bufferedUART:io1|txState.dataBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.671      ;
; 1.460 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[7]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.320      ; 4.390      ;
; 1.468 ; bufferedUART:io1|txClockCount[3]        ; bufferedUART:io1|txClockCount[3]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.774      ;
; 1.472 ; bufferedUART:io1|txClockCount[0]        ; bufferedUART:io1|txClockCount[0]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.778      ;
; 1.474 ; bufferedUART:io1|txClockCount[1]        ; bufferedUART:io1|txClockCount[1]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.780      ;
; 1.474 ; bufferedUART:io1|txBitCount[0]          ; bufferedUART:io1|txBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.780      ;
; 1.485 ; bufferedUART:io1|rxCurrentByteBuffer[7] ; bufferedUART:io1|rxBuffer~92            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.006     ; 1.785      ;
; 1.496 ; bufferedUART:io1|rxInPointer[3]         ; bufferedUART:io1|rxInPointer[3]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.802      ;
; 1.504 ; bufferedUART:io1|rxCurrentByteBuffer[4] ; bufferedUART:io1|rxBuffer~105           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.007     ; 1.803      ;
; 1.519 ; bufferedUART:io1|txClockCount[2]        ; bufferedUART:io1|txClockCount[2]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.825      ;
; 1.523 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txd                    ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.318      ; 4.451      ;
; 1.524 ; bufferedUART:io1|rxClockCount[3]        ; bufferedUART:io1|rxClockCount[3]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.830      ;
; 1.538 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~31            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.316      ; 4.464      ;
; 1.538 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~32            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.316      ; 4.464      ;
; 1.538 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~35            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.316      ; 4.464      ;
; 1.538 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~34            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.316      ; 4.464      ;
; 1.538 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~33            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.316      ; 4.464      ;
; 1.538 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~30            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.316      ; 4.464      ;
; 1.538 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~29            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.316      ; 4.464      ;
; 1.538 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~36            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.316      ; 4.464      ;
; 1.587 ; bufferedUART:io1|rxCurrentByteBuffer[1] ; bufferedUART:io1|rxCurrentByteBuffer[0] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.893      ;
; 1.598 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~48            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.313      ; 4.521      ;
; 1.598 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~51            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.313      ; 4.521      ;
; 1.598 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~50            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.313      ; 4.521      ;
; 1.598 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~49            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.313      ; 4.521      ;
; 1.598 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~45            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.313      ; 4.521      ;
; 1.607 ; bufferedUART:io1|rxCurrentByteBuffer[0] ; bufferedUART:io1|rxBuffer~29            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.006     ; 1.907      ;
; 1.613 ; bufferedUART:io1|rxCurrentByteBuffer[1] ; bufferedUART:io1|rxBuffer~126           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.006     ; 1.913      ;
; 1.613 ; bufferedUART:io1|rxCurrentByteBuffer[1] ; bufferedUART:io1|rxBuffer~94            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.006     ; 1.913      ;
; 1.658 ; bufferedUART:io1|rxdFiltered            ; bufferedUART:io1|rxCurrentByteBuffer[7] ; clk                ; serialClkCount[15] ; 0.000        ; -0.427     ; 1.537      ;
; 1.668 ; bufferedUART:io1|rxState.idle           ; bufferedUART:io1|rxState.stopBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.974      ;
; 1.672 ; bufferedUART:io1|rxState.idle           ; bufferedUART:io1|rxState.dataBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.978      ;
; 1.674 ; bufferedUART:io1|txClockCount[4]        ; bufferedUART:io1|txClockCount[5]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.980      ;
; 1.686 ; bufferedUART:io1|txState.dataBit        ; bufferedUART:io1|txBuffer[4]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.005      ; 1.997      ;
; 1.686 ; bufferedUART:io1|txState.dataBit        ; bufferedUART:io1|txBuffer[0]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.005      ; 1.997      ;
; 1.687 ; bufferedUART:io1|txState.dataBit        ; bufferedUART:io1|txBuffer[3]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.005      ; 1.998      ;
; 1.687 ; bufferedUART:io1|txState.dataBit        ; bufferedUART:io1|txBuffer[2]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.005      ; 1.998      ;
; 1.688 ; bufferedUART:io1|txState.dataBit        ; bufferedUART:io1|txBuffer[5]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.005      ; 1.999      ;
; 1.704 ; bufferedUART:io1|rxInPointer[4]         ; bufferedUART:io1|rxInPointer[5]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.010      ;
; 1.705 ; bufferedUART:io1|rxClockCount[4]        ; bufferedUART:io1|rxClockCount[5]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.011      ;
; 1.705 ; bufferedUART:io1|rxClockCount[2]        ; bufferedUART:io1|rxClockCount[3]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.011      ;
; 1.710 ; bufferedUART:io1|txClockCount[5]        ; bufferedUART:io1|txState.dataBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.016      ;
; 1.712 ; bufferedUART:io1|rxClockCount[0]        ; bufferedUART:io1|rxClockCount[1]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.018      ;
; 1.727 ; bufferedUART:io1|rxInPointer[2]         ; bufferedUART:io1|rxInPointer[3]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.033      ;
; 1.755 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~119           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.317      ; 4.682      ;
; 1.755 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~120           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.317      ; 4.682      ;
; 1.755 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~123           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.317      ; 4.682      ;
; 1.755 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~122           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.317      ; 4.682      ;
; 1.755 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~121           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.317      ; 4.682      ;
; 1.755 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~118           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.317      ; 4.682      ;
; 1.755 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~117           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.317      ; 4.682      ;
+-------+-----------------------------------------+-----------------------------------------+--------------------+--------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'serialClkCount[15]'                                                                                                       ;
+--------+------------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                          ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+
; -5.474 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.952      ; 6.966      ;
; -5.474 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.952      ; 6.966      ;
; -5.474 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.952      ; 6.966      ;
; -5.474 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.952      ; 6.966      ;
; -5.474 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.952      ; 6.966      ;
; -5.474 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.952      ; 6.966      ;
; -5.474 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.952      ; 6.966      ;
; -5.467 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.954      ; 6.961      ;
; -5.467 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.954      ; 6.961      ;
; -5.467 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.954      ; 6.961      ;
; -5.467 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.954      ; 6.961      ;
; -5.467 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.954      ; 6.961      ;
; -5.467 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.954      ; 6.961      ;
; -5.340 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.466     ; 4.414      ;
; -5.340 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.466     ; 4.414      ;
; -5.340 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.466     ; 4.414      ;
; -5.340 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.466     ; 4.414      ;
; -5.340 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.466     ; 4.414      ;
; -5.340 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.466     ; 4.414      ;
; -5.340 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.466     ; 4.414      ;
; -5.333 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.464     ; 4.409      ;
; -5.333 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.464     ; 4.409      ;
; -5.333 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.464     ; 4.409      ;
; -5.333 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.464     ; 4.409      ;
; -5.333 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.464     ; 4.409      ;
; -5.333 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.464     ; 4.409      ;
; -5.262 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.482     ; 4.320      ;
; -5.262 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.482     ; 4.320      ;
; -5.262 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.482     ; 4.320      ;
; -5.262 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.482     ; 4.320      ;
; -5.262 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.482     ; 4.320      ;
; -5.262 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.482     ; 4.320      ;
; -5.262 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.482     ; 4.320      ;
; -5.255 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.480     ; 4.315      ;
; -5.255 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.480     ; 4.315      ;
; -5.255 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.480     ; 4.315      ;
; -5.255 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.480     ; 4.315      ;
; -5.255 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.480     ; 4.315      ;
; -5.255 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.480     ; 4.315      ;
; -5.239 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.952      ; 6.731      ;
; -5.239 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.952      ; 6.731      ;
; -5.239 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.952      ; 6.731      ;
; -5.239 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.952      ; 6.731      ;
; -5.239 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.952      ; 6.731      ;
; -5.239 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.952      ; 6.731      ;
; -5.239 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.952      ; 6.731      ;
; -5.232 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.954      ; 6.726      ;
; -5.232 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.954      ; 6.726      ;
; -5.232 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.954      ; 6.726      ;
; -5.232 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.954      ; 6.726      ;
; -5.232 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.954      ; 6.726      ;
; -5.232 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.954      ; 6.726      ;
; -5.096 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.952      ; 6.588      ;
; -5.096 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.952      ; 6.588      ;
; -5.096 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.952      ; 6.588      ;
; -5.096 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.952      ; 6.588      ;
; -5.096 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.952      ; 6.588      ;
; -5.096 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.952      ; 6.588      ;
; -5.096 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.952      ; 6.588      ;
; -5.089 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.954      ; 6.583      ;
; -5.089 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.954      ; 6.583      ;
; -5.089 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.954      ; 6.583      ;
; -5.089 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.954      ; 6.583      ;
; -5.089 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.954      ; 6.583      ;
; -5.089 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.954      ; 6.583      ;
; -5.088 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.954      ; 6.582      ;
; -5.088 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.954      ; 6.582      ;
; -5.088 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.954      ; 6.582      ;
; -5.088 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.954      ; 6.582      ;
; -5.088 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.954      ; 6.582      ;
; -5.088 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.954      ; 6.582      ;
; -5.088 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.954      ; 6.582      ;
; -5.088 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.954      ; 6.582      ;
; -5.064 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.465     ; 4.139      ;
; -5.064 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.465     ; 4.139      ;
; -5.064 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.465     ; 4.139      ;
; -5.064 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.465     ; 4.139      ;
; -5.064 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.465     ; 4.139      ;
; -5.064 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.465     ; 4.139      ;
; -5.064 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.465     ; 4.139      ;
; -5.057 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.463     ; 4.134      ;
; -5.057 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.463     ; 4.134      ;
; -5.057 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.463     ; 4.134      ;
; -5.057 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.463     ; 4.134      ;
; -5.057 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.463     ; 4.134      ;
; -5.057 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.463     ; 4.134      ;
; -5.009 ; T80s:cpu1|WR_n         ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.532      ; 6.081      ;
; -5.009 ; T80s:cpu1|WR_n         ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.532      ; 6.081      ;
; -5.009 ; T80s:cpu1|WR_n         ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.532      ; 6.081      ;
; -5.009 ; T80s:cpu1|WR_n         ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.532      ; 6.081      ;
; -5.009 ; T80s:cpu1|WR_n         ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.532      ; 6.081      ;
; -5.009 ; T80s:cpu1|WR_n         ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.532      ; 6.081      ;
; -5.009 ; T80s:cpu1|WR_n         ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.532      ; 6.081      ;
; -5.002 ; T80s:cpu1|WR_n         ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.534      ; 6.076      ;
; -5.002 ; T80s:cpu1|WR_n         ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.534      ; 6.076      ;
; -5.002 ; T80s:cpu1|WR_n         ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.534      ; 6.076      ;
; -5.002 ; T80s:cpu1|WR_n         ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.534      ; 6.076      ;
; -5.002 ; T80s:cpu1|WR_n         ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.534      ; 6.076      ;
; -5.002 ; T80s:cpu1|WR_n         ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.534      ; 6.076      ;
; -4.954 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.464     ; 4.030      ;
+--------+------------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'sdClock'                                                                                                                              ;
+--------+------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.562 ; sd_controller_NealC:sd1|init_busy  ; sd_controller_NealC:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 1.000        ; -0.001     ; 2.601      ;
; -1.562 ; sd_controller_NealC:sd1|init_busy  ; sd_controller_NealC:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 1.000        ; -0.001     ; 2.601      ;
; -1.562 ; sd_controller_NealC:sd1|init_busy  ; sd_controller_NealC:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 1.000        ; -0.001     ; 2.601      ;
; -1.562 ; sd_controller_NealC:sd1|init_busy  ; sd_controller_NealC:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 1.000        ; -0.001     ; 2.601      ;
; -1.562 ; sd_controller_NealC:sd1|init_busy  ; sd_controller_NealC:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 1.000        ; -0.001     ; 2.601      ;
; -1.562 ; sd_controller_NealC:sd1|init_busy  ; sd_controller_NealC:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 1.000        ; -0.001     ; 2.601      ;
; -1.562 ; sd_controller_NealC:sd1|init_busy  ; sd_controller_NealC:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 1.000        ; -0.001     ; 2.601      ;
; -1.562 ; sd_controller_NealC:sd1|init_busy  ; sd_controller_NealC:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 1.000        ; -0.001     ; 2.601      ;
; -1.562 ; sd_controller_NealC:sd1|init_busy  ; sd_controller_NealC:sd1|driveLED        ; sdClock      ; sdClock     ; 1.000        ; -0.001     ; 2.601      ;
; -1.389 ; sd_controller_NealC:sd1|block_busy ; sd_controller_NealC:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 1.000        ; -0.001     ; 2.428      ;
; -1.389 ; sd_controller_NealC:sd1|block_busy ; sd_controller_NealC:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 1.000        ; -0.001     ; 2.428      ;
; -1.389 ; sd_controller_NealC:sd1|block_busy ; sd_controller_NealC:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 1.000        ; -0.001     ; 2.428      ;
; -1.389 ; sd_controller_NealC:sd1|block_busy ; sd_controller_NealC:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 1.000        ; -0.001     ; 2.428      ;
; -1.389 ; sd_controller_NealC:sd1|block_busy ; sd_controller_NealC:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 1.000        ; -0.001     ; 2.428      ;
; -1.389 ; sd_controller_NealC:sd1|block_busy ; sd_controller_NealC:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 1.000        ; -0.001     ; 2.428      ;
; -1.389 ; sd_controller_NealC:sd1|block_busy ; sd_controller_NealC:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 1.000        ; -0.001     ; 2.428      ;
; -1.389 ; sd_controller_NealC:sd1|block_busy ; sd_controller_NealC:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 1.000        ; -0.001     ; 2.428      ;
; -1.389 ; sd_controller_NealC:sd1|block_busy ; sd_controller_NealC:sd1|driveLED        ; sdClock      ; sdClock     ; 1.000        ; -0.001     ; 2.428      ;
+--------+------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'T80s:cpu1|IORQ_n'                                                                                                                             ;
+-------+-----------------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                ; Launch Clock ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+
; 1.374 ; SBCTextDisplayRGB:io2|func_reset        ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk          ; T80s:cpu1|IORQ_n ; 1.000        ; 1.971      ; 1.637      ;
; 1.374 ; SBCTextDisplayRGB:io2|func_reset        ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk          ; T80s:cpu1|IORQ_n ; 1.000        ; 1.971      ; 1.637      ;
; 1.374 ; SBCTextDisplayRGB:io2|func_reset        ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk          ; T80s:cpu1|IORQ_n ; 1.000        ; 1.971      ; 1.637      ;
; 1.677 ; sd_controller_NealC:sd1|init_busy       ; sd_controller_NealC:sd1|block_write    ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 3.794      ; 2.657      ;
; 1.677 ; sd_controller_NealC:sd1|init_busy       ; sd_controller_NealC:sd1|block_read     ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 3.794      ; 2.657      ;
; 1.987 ; sd_controller_NealC:sd1|block_start_ack ; sd_controller_NealC:sd1|block_write    ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 3.794      ; 2.347      ;
; 1.987 ; sd_controller_NealC:sd1|block_start_ack ; sd_controller_NealC:sd1|block_read     ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 3.794      ; 2.347      ;
+-------+-----------------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'T80s:cpu1|IORQ_n'                                                                                                                               ;
+--------+-----------------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                ; Launch Clock ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+
; -2.804 ; SBCTextDisplayRGB:io2|func_reset        ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk          ; T80s:cpu1|IORQ_n ; 0.000        ; 4.135      ; 1.637      ;
; -2.804 ; SBCTextDisplayRGB:io2|func_reset        ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk          ; T80s:cpu1|IORQ_n ; 0.000        ; 4.135      ; 1.637      ;
; -2.804 ; SBCTextDisplayRGB:io2|func_reset        ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk          ; T80s:cpu1|IORQ_n ; 0.000        ; 4.135      ; 1.637      ;
; -1.941 ; sd_controller_NealC:sd1|block_start_ack ; sd_controller_NealC:sd1|block_write    ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 4.482      ; 2.347      ;
; -1.941 ; sd_controller_NealC:sd1|block_start_ack ; sd_controller_NealC:sd1|block_read     ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 4.482      ; 2.347      ;
; -1.631 ; sd_controller_NealC:sd1|init_busy       ; sd_controller_NealC:sd1|block_write    ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 4.482      ; 2.657      ;
; -1.631 ; sd_controller_NealC:sd1|init_busy       ; sd_controller_NealC:sd1|block_read     ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 4.482      ; 2.657      ;
+--------+-----------------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'serialClkCount[15]'                                                                                                          ;
+-------+-----------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                          ; Launch Clock     ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+
; 0.953 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.316      ; 3.879      ;
; 0.953 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.316      ; 3.879      ;
; 0.953 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.316      ; 3.879      ;
; 0.953 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.316      ; 3.879      ;
; 0.953 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.316      ; 3.879      ;
; 0.953 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.316      ; 3.879      ;
; 1.240 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.320      ; 4.170      ;
; 1.240 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.320      ; 4.170      ;
; 1.240 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.320      ; 4.170      ;
; 1.240 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.320      ; 4.170      ;
; 1.240 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.320      ; 4.170      ;
; 1.240 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.320      ; 4.170      ;
; 1.240 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.320      ; 4.170      ;
; 1.240 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.320      ; 4.170      ;
; 1.453 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.316      ; 3.879      ;
; 1.453 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.316      ; 3.879      ;
; 1.453 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.316      ; 3.879      ;
; 1.453 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.316      ; 3.879      ;
; 1.453 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.316      ; 3.879      ;
; 1.453 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.316      ; 3.879      ;
; 1.619 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.320      ; 4.549      ;
; 1.619 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.320      ; 4.549      ;
; 1.619 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.320      ; 4.549      ;
; 1.619 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.320      ; 4.549      ;
; 1.619 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.320      ; 4.549      ;
; 1.619 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txByteSent      ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.320      ; 4.549      ;
; 1.626 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.318      ; 4.554      ;
; 1.626 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.318      ; 4.554      ;
; 1.626 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.318      ; 4.554      ;
; 1.626 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.318      ; 4.554      ;
; 1.626 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.318      ; 4.554      ;
; 1.626 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.318      ; 4.554      ;
; 1.626 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.318      ; 4.554      ;
; 1.740 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.320      ; 4.170      ;
; 1.740 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.320      ; 4.170      ;
; 1.740 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.320      ; 4.170      ;
; 1.740 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.320      ; 4.170      ;
; 1.740 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.320      ; 4.170      ;
; 1.740 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.320      ; 4.170      ;
; 1.740 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.320      ; 4.170      ;
; 1.740 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.320      ; 4.170      ;
; 2.119 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.320      ; 4.549      ;
; 2.119 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.320      ; 4.549      ;
; 2.119 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.320      ; 4.549      ;
; 2.119 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.320      ; 4.549      ;
; 2.119 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.320      ; 4.549      ;
; 2.119 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txByteSent      ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.320      ; 4.549      ;
; 2.126 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.318      ; 4.554      ;
; 2.126 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.318      ; 4.554      ;
; 2.126 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.318      ; 4.554      ;
; 2.126 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.318      ; 4.554      ;
; 2.126 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.318      ; 4.554      ;
; 2.126 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.318      ; 4.554      ;
; 2.126 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.318      ; 4.554      ;
; 4.108 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.950      ; 4.864      ;
; 4.108 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.950      ; 4.864      ;
; 4.108 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.950      ; 4.864      ;
; 4.108 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.950      ; 4.864      ;
; 4.108 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.950      ; 4.864      ;
; 4.108 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.950      ; 4.864      ;
; 4.300 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.530      ; 4.636      ;
; 4.300 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.530      ; 4.636      ;
; 4.300 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.530      ; 4.636      ;
; 4.300 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.530      ; 4.636      ;
; 4.300 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.530      ; 4.636      ;
; 4.300 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.530      ; 4.636      ;
; 4.395 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.954      ; 5.155      ;
; 4.395 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.954      ; 5.155      ;
; 4.395 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.954      ; 5.155      ;
; 4.395 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.954      ; 5.155      ;
; 4.395 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.954      ; 5.155      ;
; 4.395 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxBitCount[3]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.954      ; 5.155      ;
; 4.395 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.954      ; 5.155      ;
; 4.395 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.954      ; 5.155      ;
; 4.502 ; T80s:cpu1|RD_n        ; bufferedUART:io1|rxClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.530      ; 4.838      ;
; 4.502 ; T80s:cpu1|RD_n        ; bufferedUART:io1|rxClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.530      ; 4.838      ;
; 4.502 ; T80s:cpu1|RD_n        ; bufferedUART:io1|rxClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.530      ; 4.838      ;
; 4.502 ; T80s:cpu1|RD_n        ; bufferedUART:io1|rxClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.530      ; 4.838      ;
; 4.502 ; T80s:cpu1|RD_n        ; bufferedUART:io1|rxClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.530      ; 4.838      ;
; 4.502 ; T80s:cpu1|RD_n        ; bufferedUART:io1|rxClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.530      ; 4.838      ;
; 4.587 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.534      ; 4.927      ;
; 4.587 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.534      ; 4.927      ;
; 4.587 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.534      ; 4.927      ;
; 4.587 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxBitCount[1]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.534      ; 4.927      ;
; 4.587 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxBitCount[2]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.534      ; 4.927      ;
; 4.587 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxBitCount[3]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.534      ; 4.927      ;
; 4.587 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.534      ; 4.927      ;
; 4.587 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.534      ; 4.927      ;
; 4.725 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|rxClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.591      ; 5.122      ;
; 4.725 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|rxClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.591      ; 5.122      ;
; 4.725 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|rxClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.591      ; 5.122      ;
; 4.725 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|rxClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.591      ; 5.122      ;
; 4.725 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|rxClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.591      ; 5.122      ;
; 4.725 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|rxClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.591      ; 5.122      ;
; 4.774 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.954      ; 5.534      ;
; 4.774 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txBitCount[1]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.954      ; 5.534      ;
; 4.774 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txBitCount[2]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.954      ; 5.534      ;
; 4.774 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txBitCount[3]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.954      ; 5.534      ;
; 4.774 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.954      ; 5.534      ;
; 4.774 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txByteSent      ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.954      ; 5.534      ;
+-------+-----------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'sdClock'                                                                                                                              ;
+-------+------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.123 ; sd_controller_NealC:sd1|block_busy ; sd_controller_NealC:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 2.428      ;
; 2.123 ; sd_controller_NealC:sd1|block_busy ; sd_controller_NealC:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 2.428      ;
; 2.123 ; sd_controller_NealC:sd1|block_busy ; sd_controller_NealC:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 2.428      ;
; 2.123 ; sd_controller_NealC:sd1|block_busy ; sd_controller_NealC:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 2.428      ;
; 2.123 ; sd_controller_NealC:sd1|block_busy ; sd_controller_NealC:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 2.428      ;
; 2.123 ; sd_controller_NealC:sd1|block_busy ; sd_controller_NealC:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 2.428      ;
; 2.123 ; sd_controller_NealC:sd1|block_busy ; sd_controller_NealC:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 2.428      ;
; 2.123 ; sd_controller_NealC:sd1|block_busy ; sd_controller_NealC:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 2.428      ;
; 2.123 ; sd_controller_NealC:sd1|block_busy ; sd_controller_NealC:sd1|driveLED        ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 2.428      ;
; 2.296 ; sd_controller_NealC:sd1|init_busy  ; sd_controller_NealC:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 2.601      ;
; 2.296 ; sd_controller_NealC:sd1|init_busy  ; sd_controller_NealC:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 2.601      ;
; 2.296 ; sd_controller_NealC:sd1|init_busy  ; sd_controller_NealC:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 2.601      ;
; 2.296 ; sd_controller_NealC:sd1|init_busy  ; sd_controller_NealC:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 2.601      ;
; 2.296 ; sd_controller_NealC:sd1|init_busy  ; sd_controller_NealC:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 2.601      ;
; 2.296 ; sd_controller_NealC:sd1|init_busy  ; sd_controller_NealC:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 2.601      ;
; 2.296 ; sd_controller_NealC:sd1|init_busy  ; sd_controller_NealC:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 2.601      ;
; 2.296 ; sd_controller_NealC:sd1|init_busy  ; sd_controller_NealC:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 2.601      ;
; 2.296 ; sd_controller_NealC:sd1|init_busy  ; sd_controller_NealC:sd1|driveLED        ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 2.601      ;
+-------+------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'T80s:cpu1|IORQ_n'                                                                                 ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------------------+
; -2.989 ; -1.747       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[0]            ;
; -2.989 ; -1.747       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[0]            ;
; -2.989 ; -1.747       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[1]            ;
; -2.989 ; -1.747       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[1]            ;
; -2.989 ; -1.747       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[2]            ;
; -2.989 ; -1.747       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[2]            ;
; -2.989 ; -1.747       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[3]            ;
; -2.989 ; -1.747       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[3]            ;
; -2.989 ; -1.747       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[4]            ;
; -2.989 ; -1.747       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[4]            ;
; -2.989 ; -1.747       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[5]            ;
; -2.989 ; -1.747       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[5]            ;
; -2.989 ; -1.747       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[6]            ;
; -2.989 ; -1.747       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[6]            ;
; -2.989 ; -1.747       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[7]            ;
; -2.989 ; -1.747       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[7]            ;
; -2.989 ; -1.747       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[0]      ;
; -2.989 ; -1.747       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[0]      ;
; -2.989 ; -1.747       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[1]      ;
; -2.989 ; -1.747       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[1]      ;
; -2.989 ; -1.747       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[2]      ;
; -2.989 ; -1.747       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[2]      ;
; -2.989 ; -1.747       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[3]      ;
; -2.989 ; -1.747       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[3]      ;
; -2.989 ; -1.747       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[4]      ;
; -2.989 ; -1.747       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[4]      ;
; -2.989 ; -1.747       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[5]      ;
; -2.989 ; -1.747       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[5]      ;
; -2.906 ; -1.664       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[0]       ;
; -2.906 ; -1.664       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[0]       ;
; -2.906 ; -1.664       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[1]       ;
; -2.906 ; -1.664       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[1]       ;
; -2.906 ; -1.664       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[2]       ;
; -2.906 ; -1.664       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[2]       ;
; -2.906 ; -1.664       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[3]       ;
; -2.906 ; -1.664       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[3]       ;
; -2.906 ; -1.664       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[4]       ;
; -2.906 ; -1.664       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[4]       ;
; -2.906 ; -1.664       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[5]       ;
; -2.906 ; -1.664       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[5]       ;
; -2.906 ; -1.664       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[6]       ;
; -2.906 ; -1.664       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[6]       ;
; -2.906 ; -1.664       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[7]       ;
; -2.906 ; -1.664       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[7]       ;
; -2.906 ; -1.664       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[0] ;
; -2.906 ; -1.664       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[0] ;
; -2.906 ; -1.664       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[1] ;
; -2.906 ; -1.664       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[1] ;
; -2.906 ; -1.664       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[2] ;
; -2.906 ; -1.664       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[2] ;
; -2.769 ; -1.527       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller_NealC:sd1|host_read_flag ;
; -2.769 ; -1.527       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller_NealC:sd1|host_read_flag ;
; -1.828 ; -0.586       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[5]    ;
; -1.828 ; -0.586       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[5]    ;
; -1.828 ; -0.586       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[6]    ;
; -1.828 ; -0.586       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[6]    ;
; -1.828 ; -0.586       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[7]    ;
; -1.828 ; -0.586       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[7]    ;
; -1.828 ; -0.586       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[0] ;
; -1.828 ; -0.586       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[0] ;
; -1.828 ; -0.586       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[1] ;
; -1.828 ; -0.586       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[1] ;
; -1.828 ; -0.586       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[2] ;
; -1.828 ; -0.586       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[2] ;
; -1.828 ; -0.586       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[3] ;
; -1.828 ; -0.586       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[3] ;
; -1.828 ; -0.586       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[4] ;
; -1.828 ; -0.586       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[4] ;
; -1.828 ; -0.586       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[5] ;
; -1.828 ; -0.586       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[5] ;
; -1.828 ; -0.586       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[6] ;
; -1.828 ; -0.586       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[6] ;
; -1.828 ; -0.586       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[7] ;
; -1.828 ; -0.586       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[7] ;
; -1.828 ; -0.586       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteWritten  ;
; -1.828 ; -0.586       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteWritten  ;
; -1.747 ; -1.747       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; comb|combout                           ;
; -1.747 ; -1.747       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; comb|combout                           ;
; -1.747 ; -1.747       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; comb~clkctrl|inclk[0]                  ;
; -1.747 ; -1.747       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; comb~clkctrl|inclk[0]                  ;
; -1.747 ; -1.747       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; comb~clkctrl|outclk                    ;
; -1.747 ; -1.747       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; comb~clkctrl|outclk                    ;
; -1.747 ; -1.747       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io1|dataOut[0]|clk                     ;
; -1.747 ; -1.747       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io1|dataOut[0]|clk                     ;
; -1.747 ; -1.747       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io1|dataOut[1]|clk                     ;
; -1.747 ; -1.747       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io1|dataOut[1]|clk                     ;
; -1.747 ; -1.747       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io1|dataOut[2]|clk                     ;
; -1.747 ; -1.747       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io1|dataOut[2]|clk                     ;
; -1.747 ; -1.747       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io1|dataOut[3]|clk                     ;
; -1.747 ; -1.747       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io1|dataOut[3]|clk                     ;
; -1.747 ; -1.747       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io1|dataOut[4]|clk                     ;
; -1.747 ; -1.747       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io1|dataOut[4]|clk                     ;
; -1.747 ; -1.747       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io1|dataOut[5]|clk                     ;
; -1.747 ; -1.747       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io1|dataOut[5]|clk                     ;
; -1.747 ; -1.747       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io1|dataOut[6]|clk                     ;
; -1.747 ; -1.747       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io1|dataOut[6]|clk                     ;
; -1.747 ; -1.747       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io1|dataOut[7]|clk                     ;
; -1.747 ; -1.747       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io1|dataOut[7]|clk                     ;
; -1.747 ; -1.747       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io1|rxReadPointer[0]|clk               ;
; -1.747 ; -1.747       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io1|rxReadPointer[0]|clk               ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'cpuClock'                                                                        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[0]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[0]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[1]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[1]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[2]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[2]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[3]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[3]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[4]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[4]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[5]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[5]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[6]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[6]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[7]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[7]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|IORQ_n              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|IORQ_n              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|MREQ_n              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|MREQ_n              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|RD_n                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|RD_n                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[0]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[0]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[1]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[1]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[2]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[2]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[3]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[3]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[4]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[4]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[5]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[5]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[6]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[6]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[7]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[7]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[0]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[0]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[10]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[10]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[11]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[11]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[12]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[12]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[13]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[13]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[14]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[14]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[15]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[15]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[1]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[1]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[2]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[2]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[3]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[3]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[4]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[4]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[5]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[5]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[6]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[6]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[7]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[7]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[8]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[8]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[9]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[9]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Alternate    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Alternate    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[0]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[0]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[1]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[1]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[2]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[2]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[3]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[3]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[4]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[4]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[5]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[5]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[6]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[6]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[7]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[7]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Arith16_r    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Arith16_r    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Auto_Wait_t1 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Auto_Wait_t1 ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'sdClock'                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:bit_counter[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:bit_counter[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:bit_counter[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:bit_counter[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:bit_counter[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:bit_counter[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:bit_counter[3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:bit_counter[3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:bit_counter[4]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:bit_counter[4]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:bit_counter[5]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:bit_counter[5]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:bit_counter[6]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:bit_counter[6]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:bit_counter[7]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:bit_counter[7]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:byte_counter[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:byte_counter[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:byte_counter[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:byte_counter[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:byte_counter[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:byte_counter[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:byte_counter[3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:byte_counter[3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:byte_counter[4] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:byte_counter[4] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:byte_counter[5] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:byte_counter[5] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:byte_counter[6] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:byte_counter[6] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:byte_counter[7] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:byte_counter[7] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:byte_counter[8] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:byte_counter[8] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:byte_counter[9] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:byte_counter[9] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|block_busy           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|block_busy           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|block_start_ack      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|block_start_ack      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|clkCount[0]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|clkCount[0]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|clkCount[1]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|clkCount[1]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|clkCount[2]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|clkCount[2]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|clkCount[3]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|clkCount[3]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|clkCount[4]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|clkCount[4]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|clkCount[5]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|clkCount[5]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_mode             ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_mode             ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[10]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[10]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[11]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[11]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[12]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[12]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[13]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[13]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[14]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[14]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[15]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[15]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[16]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[16]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[17]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[17]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[18]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[18]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[19]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[19]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[1]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[1]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[20]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[20]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[21]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[21]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[22]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[22]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[23]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[23]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[24]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[24]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[25]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[25]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[26]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[26]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[27]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[27]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[28]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[28]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[29]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[29]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[2]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[2]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[30]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[30]          ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'serialClkCount[15]'                                                                         ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~100  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~100  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~101  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~101  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~102  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~102  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~103  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~103  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~104  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~104  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~105  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~105  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~106  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~106  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~107  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~107  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~108  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~108  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~109  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~109  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~110  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~110  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~111  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~111  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~112  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~112  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~113  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~113  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~114  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~114  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~115  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~115  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~116  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~116  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~117  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~117  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~118  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~118  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~119  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~119  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~120  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~120  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~121  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~121  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~122  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~122  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~123  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~123  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~124  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~124  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~125  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~125  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~126  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~126  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~127  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~127  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~128  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~128  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~129  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~129  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~13   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~13   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~130  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~130  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~131  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~131  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~132  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~132  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~133  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~133  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~134  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~134  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~135  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~135  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~136  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~136  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~137  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~137  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~138  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~138  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~139  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~139  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~14   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~14   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~140  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~140  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~15   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~15   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~16   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~16   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~17   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~17   ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; 11.105 ; 11.105 ; Rise       ; clk             ;
; ps2Clk       ; clk        ; 8.263  ; 8.263  ; Rise       ; clk             ;
; ps2Data      ; clk        ; 6.321  ; 6.321  ; Rise       ; clk             ;
; rxd1         ; clk        ; 8.282  ; 8.282  ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; 9.154  ; 9.154  ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 8.631  ; 8.631  ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 8.159  ; 8.159  ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 9.154  ; 9.154  ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 8.600  ; 8.600  ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 7.883  ; 7.883  ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 7.540  ; 7.540  ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 7.330  ; 7.330  ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 7.402  ; 7.402  ; Rise       ; cpuClock        ;
; n_reset      ; sdClock    ; 9.496  ; 9.496  ; Rise       ; sdClock         ;
; sdMISO       ; sdClock    ; 11.969 ; 11.969 ; Rise       ; sdClock         ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; -6.185 ; -6.185 ; Rise       ; clk             ;
; ps2Clk       ; clk        ; -5.307 ; -5.307 ; Rise       ; clk             ;
; ps2Data      ; clk        ; -6.055 ; -6.055 ; Rise       ; clk             ;
; rxd1         ; clk        ; -5.568 ; -5.568 ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; -6.245 ; -6.245 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; -7.791 ; -7.791 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; -7.020 ; -7.020 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; -8.322 ; -8.322 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; -7.029 ; -7.029 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; -6.874 ; -6.874 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; -6.419 ; -6.419 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; -6.280 ; -6.280 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; -6.245 ; -6.245 ; Rise       ; cpuClock        ;
; n_reset      ; sdClock    ; -5.584 ; -5.584 ; Rise       ; sdClock         ;
; sdMISO       ; sdClock    ; -6.564 ; -6.564 ; Rise       ; sdClock         ;
+--------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                     ;
+------------------+--------------------+--------+--------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+--------+--------+------------+--------------------+
; n_ChipSS         ; T80s:cpu1|IORQ_n   ;        ; 7.696  ; Rise       ; T80s:cpu1|IORQ_n   ;
; n_ChipSS         ; T80s:cpu1|IORQ_n   ; 7.696  ;        ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 11.044 ; 11.044 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 11.557 ; 11.557 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 14.536 ; 14.536 ; Fall       ; T80s:cpu1|IORQ_n   ;
; hSync            ; clk                ; 8.884  ; 8.884  ; Rise       ; clk                ;
; ioOut8[*]        ; clk                ; 8.082  ; 8.082  ; Rise       ; clk                ;
;  ioOut8[0]       ; clk                ; 8.082  ; 8.082  ; Rise       ; clk                ;
;  ioOut8[1]       ; clk                ; 7.627  ; 7.627  ; Rise       ; clk                ;
;  ioOut8[2]       ; clk                ; 7.648  ; 7.648  ; Rise       ; clk                ;
;  ioOut8[3]       ; clk                ; 7.654  ; 7.654  ; Rise       ; clk                ;
;  ioOut8[4]       ; clk                ; 7.289  ; 7.289  ; Rise       ; clk                ;
;  ioOut8[5]       ; clk                ; 7.319  ; 7.319  ; Rise       ; clk                ;
;  ioOut8[6]       ; clk                ; 7.283  ; 7.283  ; Rise       ; clk                ;
;  ioOut8[7]       ; clk                ; 7.669  ; 7.669  ; Rise       ; clk                ;
; ps2Clk           ; clk                ; 8.192  ; 8.192  ; Rise       ; clk                ;
; ps2Data          ; clk                ; 8.788  ; 8.788  ; Rise       ; clk                ;
; vSync            ; clk                ; 8.527  ; 8.527  ; Rise       ; clk                ;
; video            ; clk                ; 8.454  ; 8.454  ; Rise       ; clk                ;
; videoB0          ; clk                ; 8.569  ; 8.569  ; Rise       ; clk                ;
; videoB1          ; clk                ; 7.938  ; 7.938  ; Rise       ; clk                ;
; videoG0          ; clk                ; 8.181  ; 8.181  ; Rise       ; clk                ;
; videoG1          ; clk                ; 8.570  ; 8.570  ; Rise       ; clk                ;
; videoR0          ; clk                ; 8.532  ; 8.532  ; Rise       ; clk                ;
; videoR1          ; clk                ; 8.615  ; 8.615  ; Rise       ; clk                ;
; videoSync        ; clk                ; 10.057 ; 10.057 ; Rise       ; clk                ;
; rts1             ; clk                ; 10.093 ; 10.093 ; Fall       ; clk                ;
; n_ChipSS         ; cpuClock           ; 10.543 ; 10.543 ; Rise       ; cpuClock           ;
; n_sRamCS         ; cpuClock           ; 12.220 ; 12.220 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 12.733 ; 12.733 ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 15.712 ; 15.712 ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 10.883 ; 10.883 ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 10.883 ; 10.883 ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 7.611  ; 7.611  ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 8.733  ; 8.733  ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 7.884  ; 7.884  ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 8.706  ; 8.706  ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 7.980  ; 7.980  ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 9.230  ; 9.230  ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 7.378  ; 7.378  ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 9.955  ; 9.955  ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 10.863 ; 10.863 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 10.035 ; 10.035 ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 9.442  ; 9.442  ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 9.796  ; 9.796  ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 8.905  ; 8.905  ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 9.297  ; 9.297  ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 9.754  ; 9.754  ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 11.913 ; 11.913 ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 11.607 ; 11.607 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 10.815 ; 10.815 ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 11.913 ; 11.913 ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 10.223 ; 10.223 ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 10.875 ; 10.875 ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 11.226 ; 11.226 ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 9.545  ; 9.545  ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 9.540  ; 9.540  ; Rise       ; cpuClock           ;
; driveLED         ; sdClock            ; 7.650  ; 7.650  ; Rise       ; sdClock            ;
; sdCS             ; sdClock            ; 8.940  ; 8.940  ; Rise       ; sdClock            ;
; sdMOSI           ; sdClock            ; 10.983 ; 10.983 ; Rise       ; sdClock            ;
; sdSCLK           ; sdClock            ; 8.940  ; 8.940  ; Rise       ; sdClock            ;
; txd1             ; serialClkCount[15] ; 8.634  ; 8.634  ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+--------+--------+------------+--------------------+


+-------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                             ;
+------------------+--------------------+--------+--------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+--------+--------+------------+--------------------+
; n_ChipSS         ; T80s:cpu1|IORQ_n   ;        ; 7.518  ; Rise       ; T80s:cpu1|IORQ_n   ;
; n_ChipSS         ; T80s:cpu1|IORQ_n   ; 7.518  ;        ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 11.044 ; 11.044 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 11.557 ; 11.557 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 14.536 ; 14.536 ; Fall       ; T80s:cpu1|IORQ_n   ;
; hSync            ; clk                ; 8.884  ; 8.884  ; Rise       ; clk                ;
; ioOut8[*]        ; clk                ; 7.283  ; 7.283  ; Rise       ; clk                ;
;  ioOut8[0]       ; clk                ; 8.082  ; 8.082  ; Rise       ; clk                ;
;  ioOut8[1]       ; clk                ; 7.627  ; 7.627  ; Rise       ; clk                ;
;  ioOut8[2]       ; clk                ; 7.648  ; 7.648  ; Rise       ; clk                ;
;  ioOut8[3]       ; clk                ; 7.654  ; 7.654  ; Rise       ; clk                ;
;  ioOut8[4]       ; clk                ; 7.289  ; 7.289  ; Rise       ; clk                ;
;  ioOut8[5]       ; clk                ; 7.319  ; 7.319  ; Rise       ; clk                ;
;  ioOut8[6]       ; clk                ; 7.283  ; 7.283  ; Rise       ; clk                ;
;  ioOut8[7]       ; clk                ; 7.669  ; 7.669  ; Rise       ; clk                ;
; ps2Clk           ; clk                ; 8.192  ; 8.192  ; Rise       ; clk                ;
; ps2Data          ; clk                ; 8.788  ; 8.788  ; Rise       ; clk                ;
; vSync            ; clk                ; 8.527  ; 8.527  ; Rise       ; clk                ;
; video            ; clk                ; 8.454  ; 8.454  ; Rise       ; clk                ;
; videoB0          ; clk                ; 8.569  ; 8.569  ; Rise       ; clk                ;
; videoB1          ; clk                ; 7.938  ; 7.938  ; Rise       ; clk                ;
; videoG0          ; clk                ; 8.181  ; 8.181  ; Rise       ; clk                ;
; videoG1          ; clk                ; 8.570  ; 8.570  ; Rise       ; clk                ;
; videoR0          ; clk                ; 8.532  ; 8.532  ; Rise       ; clk                ;
; videoR1          ; clk                ; 8.615  ; 8.615  ; Rise       ; clk                ;
; videoSync        ; clk                ; 9.202  ; 9.202  ; Rise       ; clk                ;
; rts1             ; clk                ; 10.093 ; 10.093 ; Fall       ; clk                ;
; n_ChipSS         ; cpuClock           ; 8.529  ; 8.529  ; Rise       ; cpuClock           ;
; n_sRamCS         ; cpuClock           ; 11.280 ; 11.280 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 9.271  ; 9.271  ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 9.302  ; 9.302  ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 7.378  ; 7.378  ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 10.883 ; 10.883 ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 7.611  ; 7.611  ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 8.733  ; 8.733  ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 7.884  ; 7.884  ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 8.706  ; 8.706  ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 7.980  ; 7.980  ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 9.230  ; 9.230  ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 7.378  ; 7.378  ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 9.955  ; 9.955  ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 10.863 ; 10.863 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 10.035 ; 10.035 ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 9.442  ; 9.442  ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 9.796  ; 9.796  ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 8.905  ; 8.905  ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 9.297  ; 9.297  ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 9.754  ; 9.754  ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 9.540  ; 9.540  ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 11.607 ; 11.607 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 10.815 ; 10.815 ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 11.913 ; 11.913 ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 10.223 ; 10.223 ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 10.875 ; 10.875 ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 11.226 ; 11.226 ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 9.545  ; 9.545  ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 9.540  ; 9.540  ; Rise       ; cpuClock           ;
; driveLED         ; sdClock            ; 7.650  ; 7.650  ; Rise       ; sdClock            ;
; sdCS             ; sdClock            ; 8.940  ; 8.940  ; Rise       ; sdClock            ;
; sdMOSI           ; sdClock            ; 10.453 ; 10.453 ; Rise       ; sdClock            ;
; sdSCLK           ; sdClock            ; 8.940  ; 8.940  ; Rise       ; sdClock            ;
; txd1             ; serialClkCount[15] ; 8.634  ; 8.634  ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+--------+--------+------------+--------------------+


+--------------------------------------------------------------------------+
; Output Enable Times                                                      ;
+--------------+------------+--------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 12.470 ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 12.835 ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 13.204 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 13.197 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 13.197 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 13.204 ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 12.825 ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 12.470 ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 12.470 ;      ; Rise       ; cpuClock        ;
+--------------+------------+--------+------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Output Enable Times                                              ;
+--------------+------------+--------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 10.121 ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 10.486 ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 10.855 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 10.848 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 10.848 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 10.855 ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 10.476 ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 10.121 ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 10.121 ;      ; Rise       ; cpuClock        ;
+--------------+------------+--------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 12.470    ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 12.835    ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 13.204    ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 13.197    ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 13.197    ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 13.204    ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 12.825    ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 12.470    ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 12.470    ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 10.121    ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 10.486    ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 10.855    ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 10.848    ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 10.848    ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 10.855    ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 10.476    ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 10.121    ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 10.121    ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------+
; Fast Model Setup Summary                    ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; clk                ; -4.885 ; -1627.707     ;
; cpuClock           ; -4.840 ; -1221.374     ;
; sdClock            ; -2.797 ; -250.383      ;
; T80s:cpu1|IORQ_n   ; -2.027 ; -48.726       ;
; serialClkCount[15] ; -1.932 ; -278.871      ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Fast Model Hold Summary                     ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; clk                ; -1.227 ; -13.733       ;
; T80s:cpu1|IORQ_n   ; -1.200 ; -26.426       ;
; cpuClock           ; -0.481 ; -1.631        ;
; serialClkCount[15] ; -0.060 ; -0.104        ;
; sdClock            ; 0.215  ; 0.000         ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Fast Model Recovery Summary                 ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; serialClkCount[15] ; -1.559 ; -39.933       ;
; sdClock            ; 0.011  ; 0.000         ;
; T80s:cpu1|IORQ_n   ; 0.411  ; 0.000         ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Fast Model Removal Summary                  ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; T80s:cpu1|IORQ_n   ; -0.195 ; -0.869        ;
; serialClkCount[15] ; -0.029 ; -0.174        ;
; sdClock            ; 0.817  ; 0.000         ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Fast Model Minimum Pulse Width Summary      ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; clk                ; -2.000 ; -2000.732     ;
; T80s:cpu1|IORQ_n   ; -1.192 ; -169.858      ;
; cpuClock           ; -0.500 ; -346.000      ;
; sdClock            ; -0.500 ; -180.000      ;
; serialClkCount[15] ; -0.500 ; -178.000      ;
+--------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                                                                                                                          ;
+--------+--------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.885 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg7   ; clk          ; clk         ; 1.000        ; 0.042      ; 5.926      ;
; -4.880 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg9 ; clk          ; clk         ; 1.000        ; 0.066      ; 5.945      ;
; -4.877 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7   ; clk          ; clk         ; 1.000        ; 0.058      ; 5.934      ;
; -4.877 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg7 ; clk          ; clk         ; 1.000        ; 0.056      ; 5.932      ;
; -4.876 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg7 ; clk          ; clk         ; 1.000        ; 0.062      ; 5.937      ;
; -4.875 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg8 ; clk          ; clk         ; 1.000        ; 0.067      ; 5.941      ;
; -4.875 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg6 ; clk          ; clk         ; 1.000        ; 0.066      ; 5.940      ;
; -4.872 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg9   ; clk          ; clk         ; 1.000        ; 0.042      ; 5.913      ;
; -4.871 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9 ; clk          ; clk         ; 1.000        ; 0.062      ; 5.932      ;
; -4.869 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg6 ; clk          ; clk         ; 1.000        ; 0.056      ; 5.924      ;
; -4.869 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg5 ; clk          ; clk         ; 1.000        ; 0.056      ; 5.924      ;
; -4.868 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9   ; clk          ; clk         ; 1.000        ; 0.058      ; 5.925      ;
; -4.868 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7 ; clk          ; clk         ; 1.000        ; 0.062      ; 5.929      ;
; -4.868 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5 ; clk          ; clk         ; 1.000        ; 0.062      ; 5.929      ;
; -4.867 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg5 ; clk          ; clk         ; 1.000        ; 0.066      ; 5.932      ;
; -4.867 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg9 ; clk          ; clk         ; 1.000        ; 0.056      ; 5.922      ;
; -4.866 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg7 ; clk          ; clk         ; 1.000        ; 0.066      ; 5.931      ;
; -4.865 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5   ; clk          ; clk         ; 1.000        ; 0.058      ; 5.922      ;
; -4.864 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg5   ; clk          ; clk         ; 1.000        ; 0.042      ; 5.905      ;
; -4.864 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg9 ; clk          ; clk         ; 1.000        ; 0.062      ; 5.925      ;
; -4.862 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg7   ; clk          ; clk         ; 1.000        ; 0.054      ; 5.915      ;
; -4.861 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg5 ; clk          ; clk         ; 1.000        ; 0.062      ; 5.922      ;
; -4.859 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6 ; clk          ; clk         ; 1.000        ; 0.062      ; 5.920      ;
; -4.857 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg6   ; clk          ; clk         ; 1.000        ; 0.042      ; 5.898      ;
; -4.855 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6   ; clk          ; clk         ; 1.000        ; 0.058      ; 5.912      ;
; -4.850 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg6 ; clk          ; clk         ; 1.000        ; 0.062      ; 5.911      ;
; -4.849 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg9   ; clk          ; clk         ; 1.000        ; 0.054      ; 5.902      ;
; -4.846 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg7   ; clk          ; clk         ; 1.000        ; 0.042      ; 5.887      ;
; -4.841 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg9 ; clk          ; clk         ; 1.000        ; 0.066      ; 5.906      ;
; -4.839 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg6   ; clk          ; clk         ; 1.000        ; 0.054      ; 5.892      ;
; -4.838 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7   ; clk          ; clk         ; 1.000        ; 0.058      ; 5.895      ;
; -4.838 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg7 ; clk          ; clk         ; 1.000        ; 0.056      ; 5.893      ;
; -4.837 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg7 ; clk          ; clk         ; 1.000        ; 0.062      ; 5.898      ;
; -4.836 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg6 ; clk          ; clk         ; 1.000        ; 0.066      ; 5.901      ;
; -4.833 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg9   ; clk          ; clk         ; 1.000        ; 0.042      ; 5.874      ;
; -4.832 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9 ; clk          ; clk         ; 1.000        ; 0.062      ; 5.893      ;
; -4.830 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg6 ; clk          ; clk         ; 1.000        ; 0.056      ; 5.885      ;
; -4.830 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg5 ; clk          ; clk         ; 1.000        ; 0.056      ; 5.885      ;
; -4.829 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9   ; clk          ; clk         ; 1.000        ; 0.058      ; 5.886      ;
; -4.829 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7 ; clk          ; clk         ; 1.000        ; 0.062      ; 5.890      ;
; -4.829 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5 ; clk          ; clk         ; 1.000        ; 0.062      ; 5.890      ;
; -4.828 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg5 ; clk          ; clk         ; 1.000        ; 0.066      ; 5.893      ;
; -4.828 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg9 ; clk          ; clk         ; 1.000        ; 0.056      ; 5.883      ;
; -4.827 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg7 ; clk          ; clk         ; 1.000        ; 0.066      ; 5.892      ;
; -4.826 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5   ; clk          ; clk         ; 1.000        ; 0.058      ; 5.883      ;
; -4.825 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg5   ; clk          ; clk         ; 1.000        ; 0.042      ; 5.866      ;
; -4.825 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg9 ; clk          ; clk         ; 1.000        ; 0.062      ; 5.886      ;
; -4.823 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg7   ; clk          ; clk         ; 1.000        ; 0.054      ; 5.876      ;
; -4.822 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg5 ; clk          ; clk         ; 1.000        ; 0.062      ; 5.883      ;
; -4.820 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6 ; clk          ; clk         ; 1.000        ; 0.062      ; 5.881      ;
; -4.818 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg6   ; clk          ; clk         ; 1.000        ; 0.042      ; 5.859      ;
; -4.816 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6   ; clk          ; clk         ; 1.000        ; 0.058      ; 5.873      ;
; -4.812 ; SBCTextDisplayRGB:io2|charHoriz[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg7   ; clk          ; clk         ; 1.000        ; 0.042      ; 5.853      ;
; -4.811 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg6 ; clk          ; clk         ; 1.000        ; 0.062      ; 5.872      ;
; -4.810 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg9   ; clk          ; clk         ; 1.000        ; 0.054      ; 5.863      ;
; -4.807 ; SBCTextDisplayRGB:io2|charHoriz[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg9 ; clk          ; clk         ; 1.000        ; 0.066      ; 5.872      ;
; -4.806 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg8 ; clk          ; clk         ; 1.000        ; 0.066      ; 5.871      ;
; -4.804 ; SBCTextDisplayRGB:io2|charHoriz[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7   ; clk          ; clk         ; 1.000        ; 0.058      ; 5.861      ;
; -4.804 ; SBCTextDisplayRGB:io2|charHoriz[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg7 ; clk          ; clk         ; 1.000        ; 0.056      ; 5.859      ;
; -4.803 ; SBCTextDisplayRGB:io2|charHoriz[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg7 ; clk          ; clk         ; 1.000        ; 0.062      ; 5.864      ;
; -4.802 ; SBCTextDisplayRGB:io2|charHoriz[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg6 ; clk          ; clk         ; 1.000        ; 0.066      ; 5.867      ;
; -4.800 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg6   ; clk          ; clk         ; 1.000        ; 0.054      ; 5.853      ;
; -4.799 ; SBCTextDisplayRGB:io2|charHoriz[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg9   ; clk          ; clk         ; 1.000        ; 0.042      ; 5.840      ;
; -4.798 ; SBCTextDisplayRGB:io2|charHoriz[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9 ; clk          ; clk         ; 1.000        ; 0.062      ; 5.859      ;
; -4.797 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg3 ; clk          ; clk         ; 1.000        ; 0.067      ; 5.863      ;
; -4.796 ; SBCTextDisplayRGB:io2|charHoriz[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg6 ; clk          ; clk         ; 1.000        ; 0.056      ; 5.851      ;
; -4.796 ; SBCTextDisplayRGB:io2|charHoriz[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg5 ; clk          ; clk         ; 1.000        ; 0.056      ; 5.851      ;
; -4.795 ; SBCTextDisplayRGB:io2|charHoriz[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9   ; clk          ; clk         ; 1.000        ; 0.058      ; 5.852      ;
; -4.795 ; SBCTextDisplayRGB:io2|charHoriz[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7 ; clk          ; clk         ; 1.000        ; 0.062      ; 5.856      ;
; -4.795 ; SBCTextDisplayRGB:io2|charHoriz[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5 ; clk          ; clk         ; 1.000        ; 0.062      ; 5.856      ;
; -4.794 ; SBCTextDisplayRGB:io2|charHoriz[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg5 ; clk          ; clk         ; 1.000        ; 0.066      ; 5.859      ;
; -4.794 ; SBCTextDisplayRGB:io2|charHoriz[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg9 ; clk          ; clk         ; 1.000        ; 0.056      ; 5.849      ;
; -4.793 ; SBCTextDisplayRGB:io2|charHoriz[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg7 ; clk          ; clk         ; 1.000        ; 0.066      ; 5.858      ;
; -4.792 ; SBCTextDisplayRGB:io2|charHoriz[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5   ; clk          ; clk         ; 1.000        ; 0.058      ; 5.849      ;
; -4.791 ; SBCTextDisplayRGB:io2|charHoriz[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg5   ; clk          ; clk         ; 1.000        ; 0.042      ; 5.832      ;
; -4.791 ; SBCTextDisplayRGB:io2|charHoriz[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg9 ; clk          ; clk         ; 1.000        ; 0.062      ; 5.852      ;
; -4.789 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3 ; clk          ; clk         ; 1.000        ; 0.063      ; 5.851      ;
; -4.789 ; SBCTextDisplayRGB:io2|charHoriz[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg7   ; clk          ; clk         ; 1.000        ; 0.054      ; 5.842      ;
; -4.788 ; SBCTextDisplayRGB:io2|charHoriz[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg5 ; clk          ; clk         ; 1.000        ; 0.062      ; 5.849      ;
; -4.786 ; SBCTextDisplayRGB:io2|charHoriz[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6 ; clk          ; clk         ; 1.000        ; 0.062      ; 5.847      ;
; -4.785 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg7   ; clk          ; clk         ; 1.000        ; 0.039      ; 5.823      ;
; -4.784 ; SBCTextDisplayRGB:io2|charHoriz[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg6   ; clk          ; clk         ; 1.000        ; 0.042      ; 5.825      ;
; -4.783 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg9 ; clk          ; clk         ; 1.000        ; 0.063      ; 5.845      ;
; -4.782 ; SBCTextDisplayRGB:io2|charHoriz[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6   ; clk          ; clk         ; 1.000        ; 0.058      ; 5.839      ;
; -4.780 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg9 ; clk          ; clk         ; 1.000        ; 0.063      ; 5.842      ;
; -4.777 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7   ; clk          ; clk         ; 1.000        ; 0.055      ; 5.831      ;
; -4.777 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg7 ; clk          ; clk         ; 1.000        ; 0.053      ; 5.829      ;
; -4.777 ; SBCTextDisplayRGB:io2|charHoriz[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg6 ; clk          ; clk         ; 1.000        ; 0.062      ; 5.838      ;
; -4.776 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg7 ; clk          ; clk         ; 1.000        ; 0.059      ; 5.834      ;
; -4.776 ; SBCTextDisplayRGB:io2|charHoriz[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg9   ; clk          ; clk         ; 1.000        ; 0.054      ; 5.829      ;
; -4.775 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg6 ; clk          ; clk         ; 1.000        ; 0.063      ; 5.837      ;
; -4.772 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg9   ; clk          ; clk         ; 1.000        ; 0.039      ; 5.810      ;
; -4.771 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9 ; clk          ; clk         ; 1.000        ; 0.059      ; 5.829      ;
; -4.770 ; SBCTextDisplayRGB:io2|cursorVert[0]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg8 ; clk          ; clk         ; 1.000        ; 0.062      ; 5.831      ;
; -4.769 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg6 ; clk          ; clk         ; 1.000        ; 0.053      ; 5.821      ;
; -4.769 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg5 ; clk          ; clk         ; 1.000        ; 0.053      ; 5.821      ;
; -4.768 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9   ; clk          ; clk         ; 1.000        ; 0.055      ; 5.822      ;
; -4.768 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7 ; clk          ; clk         ; 1.000        ; 0.059      ; 5.826      ;
; -4.768 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5 ; clk          ; clk         ; 1.000        ; 0.059      ; 5.826      ;
; -4.767 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg5 ; clk          ; clk         ; 1.000        ; 0.063      ; 5.829      ;
+--------+--------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'cpuClock'                                                                                                                          ;
+--------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.840 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.005     ; 5.867      ;
; -4.839 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.005     ; 5.866      ;
; -4.810 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.015      ; 5.857      ;
; -4.809 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.015      ; 5.856      ;
; -4.773 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 5.812      ;
; -4.770 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.005     ; 5.797      ;
; -4.769 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.005     ; 5.796      ;
; -4.768 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 5.807      ;
; -4.763 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.011      ; 5.806      ;
; -4.762 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.002      ; 5.796      ;
; -4.757 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.004      ; 5.793      ;
; -4.757 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.009      ; 5.798      ;
; -4.756 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.009      ; 5.797      ;
; -4.756 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.009      ; 5.797      ;
; -4.756 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.015      ; 5.803      ;
; -4.755 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.015      ; 5.802      ;
; -4.746 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 5.788      ;
; -4.745 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.002      ; 5.779      ;
; -4.745 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][2] ; cpuClock     ; cpuClock    ; 1.000        ; -0.005     ; 5.772      ;
; -4.743 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.027      ; 5.802      ;
; -4.740 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|IncDecZ                  ; cpuClock     ; cpuClock    ; 1.000        ; 0.009      ; 5.781      ;
; -4.739 ; T80s:cpu1|T80:u0|IR[7]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.001     ; 5.770      ;
; -4.738 ; T80s:cpu1|T80:u0|IR[7]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.001     ; 5.769      ;
; -4.738 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.027      ; 5.797      ;
; -4.733 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.001     ; 5.764      ;
; -4.733 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.031      ; 5.796      ;
; -4.732 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.022      ; 5.786      ;
; -4.727 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.024      ; 5.783      ;
; -4.727 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.029      ; 5.788      ;
; -4.726 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.029      ; 5.787      ;
; -4.726 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.029      ; 5.787      ;
; -4.716 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.030      ; 5.778      ;
; -4.715 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.022      ; 5.769      ;
; -4.715 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.015      ; 5.762      ;
; -4.713 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.005     ; 5.740      ;
; -4.712 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.005     ; 5.739      ;
; -4.710 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|IncDecZ                  ; cpuClock     ; cpuClock    ; 1.000        ; 0.029      ; 5.771      ;
; -4.709 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.003      ; 5.744      ;
; -4.708 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.003      ; 5.743      ;
; -4.703 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 5.742      ;
; -4.703 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.019      ; 5.754      ;
; -4.698 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 5.737      ;
; -4.694 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.014     ; 5.712      ;
; -4.693 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.014     ; 5.711      ;
; -4.693 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.011      ; 5.736      ;
; -4.692 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.004      ; 5.728      ;
; -4.692 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.002      ; 5.726      ;
; -4.691 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.001     ; 5.722      ;
; -4.690 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.001     ; 5.721      ;
; -4.689 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.027      ; 5.748      ;
; -4.687 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.004      ; 5.723      ;
; -4.687 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.009      ; 5.728      ;
; -4.686 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.009      ; 5.727      ;
; -4.686 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.009      ; 5.727      ;
; -4.684 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.027      ; 5.743      ;
; -4.679 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.031      ; 5.742      ;
; -4.678 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.022      ; 5.732      ;
; -4.676 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 5.718      ;
; -4.675 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.002      ; 5.709      ;
; -4.675 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][2] ; cpuClock     ; cpuClock    ; 1.000        ; -0.005     ; 5.702      ;
; -4.673 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.024      ; 5.729      ;
; -4.673 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.029      ; 5.734      ;
; -4.672 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 5.711      ;
; -4.672 ; T80s:cpu1|T80:u0|IR[7]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.011      ; 5.715      ;
; -4.672 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.029      ; 5.733      ;
; -4.672 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.029      ; 5.733      ;
; -4.670 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.005      ; 5.707      ;
; -4.670 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|IncDecZ                  ; cpuClock     ; cpuClock    ; 1.000        ; 0.009      ; 5.711      ;
; -4.668 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.015      ; 5.715      ;
; -4.667 ; T80s:cpu1|T80:u0|IR[7]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.011      ; 5.710      ;
; -4.667 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.015      ; 5.714      ;
; -4.666 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][2] ; cpuClock     ; cpuClock    ; 1.000        ; -0.004     ; 5.694      ;
; -4.665 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][2] ; cpuClock     ; cpuClock    ; 1.000        ; -0.004     ; 5.693      ;
; -4.665 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.009      ; 5.706      ;
; -4.664 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.009      ; 5.705      ;
; -4.663 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.001     ; 5.694      ;
; -4.662 ; T80s:cpu1|T80:u0|IR[7]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.015      ; 5.709      ;
; -4.662 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.030      ; 5.724      ;
; -4.662 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.024      ; 5.718      ;
; -4.662 ; T80s:cpu1|T80:u0|IR[5]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.001     ; 5.693      ;
; -4.661 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.009      ; 5.702      ;
; -4.661 ; T80s:cpu1|T80:u0|IR[7]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 5.699      ;
; -4.661 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.022      ; 5.715      ;
; -4.661 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.015      ; 5.708      ;
; -4.661 ; T80s:cpu1|T80:u0|IR[5]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.001     ; 5.692      ;
; -4.658 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 5.697      ;
; -4.656 ; T80s:cpu1|T80:u0|IR[7]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 5.696      ;
; -4.656 ; T80s:cpu1|T80:u0|IR[7]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.013      ; 5.701      ;
; -4.656 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|IncDecZ                  ; cpuClock     ; cpuClock    ; 1.000        ; 0.029      ; 5.717      ;
; -4.655 ; T80s:cpu1|T80:u0|IR[7]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.013      ; 5.700      ;
; -4.655 ; T80s:cpu1|T80:u0|IR[7]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.013      ; 5.700      ;
; -4.649 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.019      ; 5.700      ;
; -4.648 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.014     ; 5.666      ;
; -4.647 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.014     ; 5.665      ;
; -4.646 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.005      ; 5.683      ;
; -4.646 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 5.685      ;
; -4.645 ; T80s:cpu1|T80:u0|IR[7]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.014      ; 5.691      ;
; -4.644 ; T80s:cpu1|T80:u0|IR[7]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 5.682      ;
; -4.644 ; T80s:cpu1|T80:u0|IR[7]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][2] ; cpuClock     ; cpuClock    ; 1.000        ; -0.001     ; 5.675      ;
; -4.642 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.015      ; 5.689      ;
+--------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'sdClock'                                                                                                                                                        ;
+--------+-----------------------------------------+-------------------------------------------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                               ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-------------------------------------------------------+------------------+-------------+--------------+------------+------------+
; -2.797 ; sd_controller_NealC:sd1|host_write_flag ; sd_controller_NealC:sd1|state.cmd8                    ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.429     ; 1.900      ;
; -2.712 ; sd_controller_NealC:sd1|host_write_flag ; sd_controller_NealC:sd1|state.acmd41                  ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.434     ; 1.810      ;
; -2.661 ; sd_controller_NealC:sd1|host_write_flag ; sd_controller_NealC:sd1|\fsm:bit_counter[3]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.434     ; 1.759      ;
; -2.612 ; sd_controller_NealC:sd1|host_write_flag ; sd_controller_NealC:sd1|state.read_block_wait         ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.435     ; 1.709      ;
; -2.612 ; sd_controller_NealC:sd1|host_write_flag ; sd_controller_NealC:sd1|state.write_block_byte        ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.435     ; 1.709      ;
; -2.612 ; sd_controller_NealC:sd1|host_write_flag ; sd_controller_NealC:sd1|state.poll_cmd                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.435     ; 1.709      ;
; -2.612 ; sd_controller_NealC:sd1|host_write_flag ; sd_controller_NealC:sd1|state.write_block_wait        ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.435     ; 1.709      ;
; -2.612 ; sd_controller_NealC:sd1|host_write_flag ; sd_controller_NealC:sd1|state.cardsel                 ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.435     ; 1.709      ;
; -2.612 ; sd_controller_NealC:sd1|host_write_flag ; sd_controller_NealC:sd1|state.write_block_init        ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.435     ; 1.709      ;
; -2.578 ; sd_controller_NealC:sd1|host_write_flag ; sd_controller_NealC:sd1|\fsm:bit_counter[4]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.432     ; 1.678      ;
; -2.578 ; sd_controller_NealC:sd1|host_write_flag ; sd_controller_NealC:sd1|\fsm:bit_counter[6]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.432     ; 1.678      ;
; -2.578 ; sd_controller_NealC:sd1|host_write_flag ; sd_controller_NealC:sd1|\fsm:bit_counter[7]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.432     ; 1.678      ;
; -2.578 ; sd_controller_NealC:sd1|host_write_flag ; sd_controller_NealC:sd1|\fsm:bit_counter[1]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.432     ; 1.678      ;
; -2.566 ; sd_controller_NealC:sd1|host_write_flag ; sd_controller_NealC:sd1|\fsm:byte_counter[0]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.435     ; 1.663      ;
; -2.542 ; sd_controller_NealC:sd1|host_write_flag ; sd_controller_NealC:sd1|\fsm:bit_counter[0]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.432     ; 1.642      ;
; -2.542 ; sd_controller_NealC:sd1|host_write_flag ; sd_controller_NealC:sd1|\fsm:bit_counter[2]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.432     ; 1.642      ;
; -2.540 ; sd_controller_NealC:sd1|host_read_flag  ; sd_controller_NealC:sd1|\fsm:bit_counter[3]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.787     ; 2.285      ;
; -2.528 ; sd_controller_NealC:sd1|host_write_flag ; sd_controller_NealC:sd1|state.rst                     ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.435     ; 1.625      ;
; -2.527 ; sd_controller_NealC:sd1|host_write_flag ; sd_controller_NealC:sd1|data_sig[1]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.434     ; 1.625      ;
; -2.527 ; sd_controller_NealC:sd1|host_write_flag ; sd_controller_NealC:sd1|data_sig[2]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.434     ; 1.625      ;
; -2.527 ; sd_controller_NealC:sd1|host_write_flag ; sd_controller_NealC:sd1|data_sig[3]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.434     ; 1.625      ;
; -2.527 ; sd_controller_NealC:sd1|host_write_flag ; sd_controller_NealC:sd1|data_sig[4]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.434     ; 1.625      ;
; -2.527 ; sd_controller_NealC:sd1|host_write_flag ; sd_controller_NealC:sd1|data_sig[5]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.434     ; 1.625      ;
; -2.527 ; sd_controller_NealC:sd1|host_write_flag ; sd_controller_NealC:sd1|data_sig[6]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.434     ; 1.625      ;
; -2.527 ; sd_controller_NealC:sd1|host_write_flag ; sd_controller_NealC:sd1|data_sig[7]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.434     ; 1.625      ;
; -2.457 ; sd_controller_NealC:sd1|host_read_flag  ; sd_controller_NealC:sd1|\fsm:bit_counter[4]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.785     ; 2.204      ;
; -2.457 ; sd_controller_NealC:sd1|host_read_flag  ; sd_controller_NealC:sd1|\fsm:bit_counter[6]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.785     ; 2.204      ;
; -2.457 ; sd_controller_NealC:sd1|host_read_flag  ; sd_controller_NealC:sd1|\fsm:bit_counter[7]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.785     ; 2.204      ;
; -2.457 ; sd_controller_NealC:sd1|host_read_flag  ; sd_controller_NealC:sd1|\fsm:bit_counter[1]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.785     ; 2.204      ;
; -2.454 ; sd_controller_NealC:sd1|host_write_flag ; sd_controller_NealC:sd1|state.write_block_data        ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.439     ; 1.547      ;
; -2.452 ; sd_controller_NealC:sd1|host_read_flag  ; sd_controller_NealC:sd1|\fsm:bit_counter[0]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.785     ; 2.199      ;
; -2.452 ; sd_controller_NealC:sd1|host_read_flag  ; sd_controller_NealC:sd1|\fsm:bit_counter[2]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.785     ; 2.199      ;
; -2.448 ; sd_controller_NealC:sd1|host_write_flag ; sd_controller_NealC:sd1|\fsm:byte_counter[9]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.429     ; 1.551      ;
; -2.448 ; sd_controller_NealC:sd1|host_write_flag ; sd_controller_NealC:sd1|\fsm:byte_counter[5]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.429     ; 1.551      ;
; -2.448 ; sd_controller_NealC:sd1|host_write_flag ; sd_controller_NealC:sd1|\fsm:byte_counter[1]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.429     ; 1.551      ;
; -2.422 ; sd_controller_NealC:sd1|host_read_flag  ; sd_controller_NealC:sd1|return_state.write_block_wait ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.788     ; 2.166      ;
; -2.422 ; sd_controller_NealC:sd1|host_read_flag  ; sd_controller_NealC:sd1|return_state.idle             ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.788     ; 2.166      ;
; -2.422 ; sd_controller_NealC:sd1|host_read_flag  ; sd_controller_NealC:sd1|return_state.rst              ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.788     ; 2.166      ;
; -2.422 ; sd_controller_NealC:sd1|host_read_flag  ; sd_controller_NealC:sd1|return_state.read_block_data  ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.788     ; 2.166      ;
; -2.371 ; sd_controller_NealC:sd1|host_read_flag  ; sd_controller_NealC:sd1|\fsm:byte_counter[0]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.788     ; 2.115      ;
; -2.364 ; sd_controller_NealC:sd1|host_write_flag ; sd_controller_NealC:sd1|\fsm:byte_counter[6]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.430     ; 1.466      ;
; -2.364 ; sd_controller_NealC:sd1|host_write_flag ; sd_controller_NealC:sd1|\fsm:byte_counter[7]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.430     ; 1.466      ;
; -2.364 ; sd_controller_NealC:sd1|host_write_flag ; sd_controller_NealC:sd1|\fsm:byte_counter[8]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.430     ; 1.466      ;
; -2.364 ; sd_controller_NealC:sd1|host_write_flag ; sd_controller_NealC:sd1|\fsm:byte_counter[2]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.430     ; 1.466      ;
; -2.364 ; sd_controller_NealC:sd1|host_write_flag ; sd_controller_NealC:sd1|\fsm:byte_counter[3]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.430     ; 1.466      ;
; -2.364 ; sd_controller_NealC:sd1|host_write_flag ; sd_controller_NealC:sd1|\fsm:byte_counter[4]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.430     ; 1.466      ;
; -2.253 ; sd_controller_NealC:sd1|host_read_flag  ; sd_controller_NealC:sd1|\fsm:byte_counter[9]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.782     ; 2.003      ;
; -2.253 ; sd_controller_NealC:sd1|host_read_flag  ; sd_controller_NealC:sd1|\fsm:byte_counter[5]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.782     ; 2.003      ;
; -2.253 ; sd_controller_NealC:sd1|host_read_flag  ; sd_controller_NealC:sd1|\fsm:byte_counter[1]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.782     ; 2.003      ;
; -2.235 ; sd_controller_NealC:sd1|host_write_flag ; sd_controller_NealC:sd1|\fsm:bit_counter[5]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.435     ; 1.332      ;
; -2.200 ; sd_controller_NealC:sd1|host_write_flag ; sd_controller_NealC:sd1|state.receive_byte            ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.435     ; 1.297      ;
; -2.196 ; sd_controller_NealC:sd1|host_write_flag ; sd_controller_NealC:sd1|state.read_block_data         ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.435     ; 1.293      ;
; -2.169 ; sd_controller_NealC:sd1|host_read_flag  ; sd_controller_NealC:sd1|\fsm:byte_counter[6]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.783     ; 1.918      ;
; -2.169 ; sd_controller_NealC:sd1|host_read_flag  ; sd_controller_NealC:sd1|\fsm:byte_counter[7]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.783     ; 1.918      ;
; -2.169 ; sd_controller_NealC:sd1|host_read_flag  ; sd_controller_NealC:sd1|\fsm:byte_counter[8]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.783     ; 1.918      ;
; -2.169 ; sd_controller_NealC:sd1|host_read_flag  ; sd_controller_NealC:sd1|\fsm:byte_counter[2]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.783     ; 1.918      ;
; -2.169 ; sd_controller_NealC:sd1|host_read_flag  ; sd_controller_NealC:sd1|\fsm:byte_counter[3]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.783     ; 1.918      ;
; -2.169 ; sd_controller_NealC:sd1|host_read_flag  ; sd_controller_NealC:sd1|\fsm:byte_counter[4]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.783     ; 1.918      ;
; -2.161 ; sd_controller_NealC:sd1|host_write_flag ; sd_controller_NealC:sd1|data_sig[0]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.434     ; 1.259      ;
; -2.131 ; sd_controller_NealC:sd1|din_latched[0]  ; sd_controller_NealC:sd1|data_sig[0]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.434     ; 1.229      ;
; -2.065 ; sd_controller_NealC:sd1|host_read_flag  ; sd_controller_NealC:sd1|state.read_block_data         ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.788     ; 1.809      ;
; -1.998 ; sd_controller_NealC:sd1|host_read_flag  ; sd_controller_NealC:sd1|state.receive_byte            ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.788     ; 1.742      ;
; -1.977 ; sd_controller_NealC:sd1|host_read_flag  ; sd_controller_NealC:sd1|\fsm:bit_counter[5]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.788     ; 1.721      ;
; -1.964 ; sd_controller_NealC:sd1|address[16]     ; sd_controller_NealC:sd1|cmd_out[24]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.444     ; 1.052      ;
; -1.944 ; sd_controller_NealC:sd1|host_read_flag  ; sd_controller_NealC:sd1|return_state.write_block_init ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.789     ; 1.687      ;
; -1.943 ; sd_controller_NealC:sd1|host_read_flag  ; sd_controller_NealC:sd1|return_state.acmd41           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.789     ; 1.686      ;
; -1.943 ; sd_controller_NealC:sd1|host_read_flag  ; sd_controller_NealC:sd1|return_state.cmd8             ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.789     ; 1.686      ;
; -1.942 ; sd_controller_NealC:sd1|host_read_flag  ; sd_controller_NealC:sd1|return_state.read_block_wait  ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.789     ; 1.685      ;
; -1.942 ; sd_controller_NealC:sd1|host_read_flag  ; sd_controller_NealC:sd1|return_state.cmd55            ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.789     ; 1.685      ;
; -1.942 ; sd_controller_NealC:sd1|host_read_flag  ; sd_controller_NealC:sd1|return_state.cardsel          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.789     ; 1.685      ;
; -1.941 ; sd_controller_NealC:sd1|host_read_flag  ; sd_controller_NealC:sd1|return_state.poll_cmd         ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.789     ; 1.684      ;
; -1.887 ; sd_controller_NealC:sd1|host_write_flag ; sd_controller_NealC:sd1|sd_write_flag                 ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.436     ; 0.983      ;
; -1.865 ; sd_controller_NealC:sd1|din_latched[3]  ; sd_controller_NealC:sd1|data_sig[3]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.434     ; 0.963      ;
; -1.789 ; sd_controller_NealC:sd1|address[9]      ; sd_controller_NealC:sd1|cmd_out[17]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.474     ; 0.847      ;
; -1.742 ; sd_controller_NealC:sd1|din_latched[2]  ; sd_controller_NealC:sd1|data_sig[2]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.434     ; 0.840      ;
; -1.719 ; sd_controller_NealC:sd1|block_read      ; sd_controller_NealC:sd1|state.idle                    ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.453     ; 0.798      ;
; -1.664 ; sd_controller_NealC:sd1|block_write     ; sd_controller_NealC:sd1|state.idle                    ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.453     ; 0.743      ;
; -1.653 ; sd_controller_NealC:sd1|din_latched[4]  ; sd_controller_NealC:sd1|data_sig[4]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.434     ; 0.751      ;
; -1.651 ; sd_controller_NealC:sd1|din_latched[7]  ; sd_controller_NealC:sd1|data_sig[7]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.434     ; 0.749      ;
; -1.643 ; sd_controller_NealC:sd1|din_latched[6]  ; sd_controller_NealC:sd1|data_sig[6]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.434     ; 0.741      ;
; -1.641 ; sd_controller_NealC:sd1|din_latched[1]  ; sd_controller_NealC:sd1|data_sig[1]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.434     ; 0.739      ;
; -1.616 ; sd_controller_NealC:sd1|block_read      ; sd_controller_NealC:sd1|state.read_block_cmd          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.446     ; 0.702      ;
; -1.615 ; sd_controller_NealC:sd1|block_read      ; sd_controller_NealC:sd1|block_start_ack               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.447     ; 0.700      ;
; -1.615 ; sd_controller_NealC:sd1|block_read      ; sd_controller_NealC:sd1|state.write_block_cmd         ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.446     ; 0.701      ;
; -1.586 ; sd_controller_NealC:sd1|address[18]     ; sd_controller_NealC:sd1|cmd_out[26]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.447     ; 0.671      ;
; -1.585 ; sd_controller_NealC:sd1|address[15]     ; sd_controller_NealC:sd1|cmd_out[23]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.447     ; 0.670      ;
; -1.585 ; sd_controller_NealC:sd1|address[21]     ; sd_controller_NealC:sd1|cmd_out[29]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.447     ; 0.670      ;
; -1.585 ; sd_controller_NealC:sd1|address[22]     ; sd_controller_NealC:sd1|cmd_out[30]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.447     ; 0.670      ;
; -1.583 ; sd_controller_NealC:sd1|address[19]     ; sd_controller_NealC:sd1|cmd_out[27]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.447     ; 0.668      ;
; -1.581 ; sd_controller_NealC:sd1|block_write     ; sd_controller_NealC:sd1|state.write_block_cmd         ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.446     ; 0.667      ;
; -1.575 ; sd_controller_NealC:sd1|address[17]     ; sd_controller_NealC:sd1|cmd_out[25]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.447     ; 0.660      ;
; -1.560 ; sd_controller_NealC:sd1|block_write     ; sd_controller_NealC:sd1|block_start_ack               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.447     ; 0.645      ;
; -1.558 ; sd_controller_NealC:sd1|din_latched[5]  ; sd_controller_NealC:sd1|data_sig[5]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.434     ; 0.656      ;
; -1.480 ; sd_controller_NealC:sd1|address[12]     ; sd_controller_NealC:sd1|cmd_out[20]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.447     ; 0.565      ;
; -1.480 ; sd_controller_NealC:sd1|address[13]     ; sd_controller_NealC:sd1|cmd_out[21]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.447     ; 0.565      ;
; -1.478 ; sd_controller_NealC:sd1|address[0]      ; sd_controller_NealC:sd1|cmd_out[8]                    ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.448     ; 0.562      ;
; -1.474 ; sd_controller_NealC:sd1|address[11]     ; sd_controller_NealC:sd1|cmd_out[19]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.447     ; 0.559      ;
; -1.473 ; sd_controller_NealC:sd1|address[10]     ; sd_controller_NealC:sd1|cmd_out[18]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.447     ; 0.558      ;
; -1.468 ; sd_controller_NealC:sd1|address[14]     ; sd_controller_NealC:sd1|cmd_out[22]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.447     ; 0.553      ;
; -1.466 ; sd_controller_NealC:sd1|address[4]      ; sd_controller_NealC:sd1|cmd_out[12]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.447     ; 0.551      ;
+--------+-----------------------------------------+-------------------------------------------------------+------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'T80s:cpu1|IORQ_n'                                                                                                                                      ;
+--------+----------------------------------------+----------------------------------------+--------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock       ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------------+------------------+--------------+------------+------------+
; -2.027 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dataOut[1]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.500        ; -1.366     ; 1.193      ;
; -1.929 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.500        ; -1.469     ; 0.992      ;
; -1.794 ; SBCTextDisplayRGB:io2|controlReg[6]    ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.500        ; -1.469     ; 0.857      ;
; -1.770 ; SBCTextDisplayRGB:io2|controlReg[5]    ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.500        ; -1.469     ; 0.833      ;
; -1.766 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.689     ; 2.109      ;
; -1.706 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.689     ; 2.049      ;
; -1.647 ; bufferedUART:io1|txByteWritten         ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.500        ; -1.041     ; 1.138      ;
; -1.616 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[6]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.689     ; 1.959      ;
; -1.609 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[1]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.696     ; 1.945      ;
; -1.595 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[1]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.696     ; 1.931      ;
; -1.580 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.692     ; 1.920      ;
; -1.580 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.692     ; 1.920      ;
; -1.580 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.692     ; 1.920      ;
; -1.580 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.692     ; 1.920      ;
; -1.580 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.692     ; 1.920      ;
; -1.580 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.692     ; 1.920      ;
; -1.579 ; SBCTextDisplayRGB:io2|controlReg[7]    ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.500        ; -1.461     ; 0.650      ;
; -1.570 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.692     ; 1.910      ;
; -1.570 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.692     ; 1.910      ;
; -1.570 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.692     ; 1.910      ;
; -1.570 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.692     ; 1.910      ;
; -1.570 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.692     ; 1.910      ;
; -1.570 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.692     ; 1.910      ;
; -1.519 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[3]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.692     ; 1.859      ;
; -1.515 ; bufferedUART:io1|controlReg[6]         ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.500        ; -1.028     ; 1.019      ;
; -1.511 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.692     ; 1.851      ;
; -1.511 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.692     ; 1.851      ;
; -1.511 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.692     ; 1.851      ;
; -1.511 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.692     ; 1.851      ;
; -1.511 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.692     ; 1.851      ;
; -1.511 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.692     ; 1.851      ;
; -1.508 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.692     ; 1.848      ;
; -1.508 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.692     ; 1.848      ;
; -1.508 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.692     ; 1.848      ;
; -1.508 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.692     ; 1.848      ;
; -1.508 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.692     ; 1.848      ;
; -1.508 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.692     ; 1.848      ;
; -1.495 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[4]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.689     ; 1.838      ;
; -1.475 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[3]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.692     ; 1.815      ;
; -1.456 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.689     ; 1.799      ;
; -1.442 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[5]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.685     ; 1.789      ;
; -1.436 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.692     ; 1.776      ;
; -1.436 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.692     ; 1.776      ;
; -1.436 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.692     ; 1.776      ;
; -1.436 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.692     ; 1.776      ;
; -1.436 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.692     ; 1.776      ;
; -1.436 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.692     ; 1.776      ;
; -1.423 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[4]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.689     ; 1.766      ;
; -1.408 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[2]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.696     ; 1.744      ;
; -1.405 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.689     ; 1.748      ;
; -1.393 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[5]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.875     ; 1.550      ;
; -1.381 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[5]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.875     ; 1.538      ;
; -1.371 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.689     ; 1.714      ;
; -1.369 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.692     ; 1.709      ;
; -1.369 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.692     ; 1.709      ;
; -1.369 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.692     ; 1.709      ;
; -1.369 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.692     ; 1.709      ;
; -1.369 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.692     ; 1.709      ;
; -1.369 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.692     ; 1.709      ;
; -1.368 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[6]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.689     ; 1.711      ;
; -1.368 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.689     ; 1.711      ;
; -1.367 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.689     ; 1.710      ;
; -1.365 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[5]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.685     ; 1.712      ;
; -1.364 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.689     ; 1.707      ;
; -1.359 ; bufferedUART:io1|controlReg[5]         ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.500        ; -1.028     ; 0.863      ;
; -1.340 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[2]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.696     ; 1.676      ;
; -1.322 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[6]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.875     ; 1.479      ;
; -1.310 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[6]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.875     ; 1.467      ;
; -1.309 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.832     ; 1.509      ;
; -1.295 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.689     ; 1.638      ;
; -1.291 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.689     ; 1.634      ;
; -1.283 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[0]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.824     ; 1.491      ;
; -1.282 ; bufferedUART:io1|txByteWritten         ; bufferedUART:io1|dataOut[1]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.500        ; -1.048     ; 0.766      ;
; -1.280 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.832     ; 1.480      ;
; -1.270 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[0]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.824     ; 1.478      ;
; -1.246 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[3]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.875     ; 1.403      ;
; -1.228 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.832     ; 1.428      ;
; -1.228 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.689     ; 1.571      ;
; -1.224 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.689     ; 1.567      ;
; -1.218 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[3]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.875     ; 1.375      ;
; -1.194 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[4]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.693     ; 1.533      ;
; -1.159 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[4]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.693     ; 1.498      ;
; -1.152 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[1]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.729     ; 1.455      ;
; -1.120 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[1]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.729     ; 1.423      ;
; -1.104 ; bufferedUART:io1|controlReg[7]         ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.500        ; -1.035     ; 0.601      ;
; -1.092 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[2]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.693     ; 1.431      ;
; -1.079 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[2]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.693     ; 1.418      ;
; -0.995 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller_NealC:sd1|host_read_flag ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; -0.218     ; 1.309      ;
; -0.958 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.664     ; 1.326      ;
; -0.957 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.664     ; 1.325      ;
; -0.923 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[1]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.696     ; 1.259      ;
; -0.909 ; bufferedUART:io1|rxBuffer~132          ; bufferedUART:io1|dataOut[7]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 0.422      ; 1.863      ;
; -0.908 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[1]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.696     ; 1.244      ;
; -0.877 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.664     ; 1.245      ;
; -0.876 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.664     ; 1.244      ;
; -0.875 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.664     ; 1.243      ;
; -0.874 ; T80s:cpu1|T80:u0|A[0]                  ; n_RomActive                            ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; -0.339     ; 1.067      ;
; -0.865 ; bufferedUART:io1|rxInPointer[0]        ; bufferedUART:io1|rxReadPointer[0]      ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 0.426      ; 1.823      ;
; -0.865 ; bufferedUART:io1|rxInPointer[0]        ; bufferedUART:io1|rxReadPointer[2]      ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 0.426      ; 1.823      ;
; -0.865 ; bufferedUART:io1|rxInPointer[0]        ; bufferedUART:io1|rxReadPointer[4]      ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 0.426      ; 1.823      ;
+--------+----------------------------------------+----------------------------------------+--------------------+------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'serialClkCount[15]'                                                                                                       ;
+--------+------------------------+-------------------------------+--------------+--------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                       ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-------------------------------+--------------+--------------------+--------------+------------+------------+
; -1.932 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~47  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.547     ; 1.917      ;
; -1.905 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~47  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.535     ; 1.902      ;
; -1.900 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~46  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.536     ; 1.896      ;
; -1.900 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~52  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.536     ; 1.896      ;
; -1.898 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~39  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.535     ; 1.895      ;
; -1.885 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~42  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.533     ; 1.884      ;
; -1.873 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~46  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.524     ; 1.881      ;
; -1.873 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~52  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.524     ; 1.881      ;
; -1.871 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~39  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.523     ; 1.880      ;
; -1.858 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~42  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.521     ; 1.869      ;
; -1.833 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~22  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.539     ; 1.826      ;
; -1.829 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~127 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.535     ; 1.826      ;
; -1.829 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~129 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.535     ; 1.826      ;
; -1.829 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~125 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.535     ; 1.826      ;
; -1.829 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~132 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.535     ; 1.826      ;
; -1.819 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~47  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.534     ; 1.817      ;
; -1.809 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~95  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.536     ; 1.805      ;
; -1.806 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~22  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.527     ; 1.811      ;
; -1.802 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~127 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.523     ; 1.811      ;
; -1.802 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~129 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.523     ; 1.811      ;
; -1.802 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~125 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.523     ; 1.811      ;
; -1.802 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~132 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.523     ; 1.811      ;
; -1.787 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~23  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.547     ; 1.772      ;
; -1.787 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~24  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.547     ; 1.772      ;
; -1.787 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~27  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.547     ; 1.772      ;
; -1.787 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~26  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.547     ; 1.772      ;
; -1.787 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~25  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.547     ; 1.772      ;
; -1.787 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~21  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.547     ; 1.772      ;
; -1.787 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~28  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.547     ; 1.772      ;
; -1.787 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~46  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.523     ; 1.796      ;
; -1.787 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~52  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.523     ; 1.796      ;
; -1.785 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~39  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.522     ; 1.795      ;
; -1.782 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~95  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.524     ; 1.790      ;
; -1.772 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~42  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.520     ; 1.784      ;
; -1.770 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~119 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.535     ; 1.767      ;
; -1.770 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~120 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.535     ; 1.767      ;
; -1.770 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~123 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.535     ; 1.767      ;
; -1.770 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~122 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.535     ; 1.767      ;
; -1.770 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~121 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.535     ; 1.767      ;
; -1.770 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~118 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.535     ; 1.767      ;
; -1.770 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~117 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.535     ; 1.767      ;
; -1.770 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~124 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.535     ; 1.767      ;
; -1.764 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBuffer[6]  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.532     ; 1.764      ;
; -1.764 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBuffer[5]  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.532     ; 1.764      ;
; -1.764 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBuffer[4]  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.532     ; 1.764      ;
; -1.764 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBuffer[3]  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.532     ; 1.764      ;
; -1.764 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBuffer[2]  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.532     ; 1.764      ;
; -1.764 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBuffer[1]  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.532     ; 1.764      ;
; -1.764 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBuffer[0]  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.532     ; 1.764      ;
; -1.760 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~23  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.535     ; 1.757      ;
; -1.760 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~24  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.535     ; 1.757      ;
; -1.760 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~27  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.535     ; 1.757      ;
; -1.760 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~26  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.535     ; 1.757      ;
; -1.760 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~25  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.535     ; 1.757      ;
; -1.760 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~21  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.535     ; 1.757      ;
; -1.760 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~28  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.535     ; 1.757      ;
; -1.753 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~31  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.536     ; 1.749      ;
; -1.753 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~32  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.536     ; 1.749      ;
; -1.753 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~35  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.536     ; 1.749      ;
; -1.753 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~34  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.536     ; 1.749      ;
; -1.753 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~33  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.536     ; 1.749      ;
; -1.753 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~30  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.536     ; 1.749      ;
; -1.753 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~29  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.536     ; 1.749      ;
; -1.753 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~36  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.536     ; 1.749      ;
; -1.744 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~111 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.547     ; 1.729      ;
; -1.744 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~112 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.547     ; 1.729      ;
; -1.744 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~115 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.547     ; 1.729      ;
; -1.744 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~114 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.547     ; 1.729      ;
; -1.744 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~113 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.547     ; 1.729      ;
; -1.744 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~110 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.547     ; 1.729      ;
; -1.744 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~109 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.547     ; 1.729      ;
; -1.744 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~116 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.547     ; 1.729      ;
; -1.743 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~119 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.523     ; 1.752      ;
; -1.743 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~120 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.523     ; 1.752      ;
; -1.743 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~123 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.523     ; 1.752      ;
; -1.743 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~122 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.523     ; 1.752      ;
; -1.743 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~121 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.523     ; 1.752      ;
; -1.743 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~118 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.523     ; 1.752      ;
; -1.743 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~117 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.523     ; 1.752      ;
; -1.743 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~124 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.523     ; 1.752      ;
; -1.737 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~135 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.535     ; 1.734      ;
; -1.737 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~136 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.535     ; 1.734      ;
; -1.737 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~139 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.535     ; 1.734      ;
; -1.737 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~138 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.535     ; 1.734      ;
; -1.737 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~137 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.535     ; 1.734      ;
; -1.737 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~134 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.535     ; 1.734      ;
; -1.737 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~133 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.535     ; 1.734      ;
; -1.737 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~140 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.535     ; 1.734      ;
; -1.737 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBuffer[6]  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.520     ; 1.749      ;
; -1.737 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBuffer[5]  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.520     ; 1.749      ;
; -1.737 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBuffer[4]  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.520     ; 1.749      ;
; -1.737 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBuffer[3]  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.520     ; 1.749      ;
; -1.737 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBuffer[2]  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.520     ; 1.749      ;
; -1.737 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBuffer[1]  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.520     ; 1.749      ;
; -1.737 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBuffer[0]  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.520     ; 1.749      ;
; -1.732 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~71  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.535     ; 1.729      ;
; -1.732 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~72  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.535     ; 1.729      ;
; -1.732 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~75  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.535     ; 1.729      ;
; -1.732 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~74  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.535     ; 1.729      ;
; -1.732 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~73  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.535     ; 1.729      ;
+--------+------------------------+-------------------------------+--------------+--------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                                              ;
+--------+---------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                                                                                                                ; Launch Clock       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; -1.227 ; serialClkCount[15]                    ; serialClkCount[15]                                                                                                     ; serialClkCount[15] ; clk         ; 0.000        ; 1.406      ; 0.472      ;
; -0.727 ; serialClkCount[15]                    ; serialClkCount[15]                                                                                                     ; serialClkCount[15] ; clk         ; -0.500       ; 1.406      ; 0.472      ;
; -0.443 ; T80s:cpu1|T80:u0|A[4]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a11~porta_address_reg4 ; cpuClock           ; clk         ; 0.000        ; 0.931      ; 0.626      ;
; -0.443 ; T80s:cpu1|T80:u0|A[1]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a11~porta_address_reg1 ; cpuClock           ; clk         ; 0.000        ; 0.931      ; 0.626      ;
; -0.428 ; T80s:cpu1|T80:u0|A[5]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a11~porta_address_reg5 ; cpuClock           ; clk         ; 0.000        ; 0.931      ; 0.641      ;
; -0.424 ; T80s:cpu1|IORQ_n                      ; SBCTextDisplayRGB:io2|func_reset                                                                                       ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.437      ; 1.306      ;
; -0.332 ; T80s:cpu1|T80:u0|A[1]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a1~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 0.936      ; 0.742      ;
; -0.325 ; T80s:cpu1|T80:u0|A[4]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a0~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 0.939      ; 0.752      ;
; -0.322 ; T80s:cpu1|T80:u0|A[1]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a0~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 0.939      ; 0.755      ;
; -0.317 ; T80s:cpu1|T80:u0|A[3]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a1~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.936      ; 0.757      ;
; -0.311 ; T80s:cpu1|T80:u0|A[4]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a9~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 0.942      ; 0.769      ;
; -0.311 ; T80s:cpu1|T80:u0|A[6]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a1~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 0.936      ; 0.763      ;
; -0.301 ; T80s:cpu1|T80:u0|A[1]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a10~porta_address_reg1 ; cpuClock           ; clk         ; 0.000        ; 0.919      ; 0.756      ;
; -0.300 ; T80s:cpu1|T80:u0|A[3]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a12~porta_address_reg3 ; cpuClock           ; clk         ; 0.000        ; 0.941      ; 0.779      ;
; -0.297 ; T80s:cpu1|T80:u0|A[3]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a0~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.939      ; 0.780      ;
; -0.294 ; T80s:cpu1|T80:u0|A[1]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a9~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 0.942      ; 0.786      ;
; -0.293 ; T80s:cpu1|T80:u0|A[3]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a9~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.942      ; 0.787      ;
; -0.287 ; T80s:cpu1|T80:u0|A[1]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a12~porta_address_reg1 ; cpuClock           ; clk         ; 0.000        ; 0.941      ; 0.792      ;
; -0.286 ; T80s:cpu1|T80:u0|A[3]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a8~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.915      ; 0.767      ;
; -0.285 ; T80s:cpu1|T80:u0|A[4]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a12~porta_address_reg4 ; cpuClock           ; clk         ; 0.000        ; 0.941      ; 0.794      ;
; -0.282 ; T80s:cpu1|T80:u0|A[5]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a0~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 0.939      ; 0.795      ;
; -0.279 ; T80s:cpu1|T80:u0|A[5]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a12~porta_address_reg5 ; cpuClock           ; clk         ; 0.000        ; 0.941      ; 0.800      ;
; -0.275 ; T80s:cpu1|T80:u0|A[5]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a9~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 0.942      ; 0.805      ;
; -0.275 ; T80s:cpu1|T80:u0|A[1]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a8~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 0.915      ; 0.778      ;
; -0.271 ; T80s:cpu1|T80:u0|A[5]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a10~porta_address_reg5 ; cpuClock           ; clk         ; 0.000        ; 0.919      ; 0.786      ;
; -0.271 ; T80s:cpu1|T80:u0|A[1]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a15~porta_address_reg1 ; cpuClock           ; clk         ; 0.000        ; 0.935      ; 0.802      ;
; -0.251 ; T80s:cpu1|T80:u0|A[5]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a15~porta_address_reg5 ; cpuClock           ; clk         ; 0.000        ; 0.935      ; 0.822      ;
; -0.247 ; T80s:cpu1|T80:u0|A[5]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a8~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 0.915      ; 0.806      ;
; -0.201 ; T80s:cpu1|T80:u0|A[5]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a1~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 0.936      ; 0.873      ;
; -0.191 ; T80s:cpu1|T80:u0|A[3]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a11~porta_address_reg3 ; cpuClock           ; clk         ; 0.000        ; 0.931      ; 0.878      ;
; -0.190 ; T80s:cpu1|T80:u0|A[4]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a1~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 0.936      ; 0.884      ;
; -0.175 ; T80s:cpu1|T80:u0|A[4]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a5~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 0.929      ; 0.892      ;
; -0.171 ; T80s:cpu1|T80:u0|A[3]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a5~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.929      ; 0.896      ;
; -0.164 ; T80s:cpu1|T80:u0|A[3]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a10~porta_address_reg3 ; cpuClock           ; clk         ; 0.000        ; 0.919      ; 0.893      ;
; -0.156 ; T80s:cpu1|T80:u0|A[3]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a15~porta_address_reg3 ; cpuClock           ; clk         ; 0.000        ; 0.935      ; 0.917      ;
; -0.153 ; T80s:cpu1|T80:u0|A[3]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a14~porta_address_reg3 ; cpuClock           ; clk         ; 0.000        ; 0.947      ; 0.932      ;
; -0.153 ; T80s:cpu1|T80:u0|A[1]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a5~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 0.929      ; 0.914      ;
; -0.152 ; T80s:cpu1|IORQ_n                      ; OutLatch:latchIO|Q_tmp[0]                                                                                              ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.425      ; 1.566      ;
; -0.152 ; T80s:cpu1|IORQ_n                      ; OutLatch:latchIO|Q_tmp[1]                                                                                              ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.425      ; 1.566      ;
; -0.152 ; T80s:cpu1|IORQ_n                      ; OutLatch:latchIO|Q_tmp[2]                                                                                              ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.425      ; 1.566      ;
; -0.152 ; T80s:cpu1|IORQ_n                      ; OutLatch:latchIO|Q_tmp[3]                                                                                              ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.425      ; 1.566      ;
; -0.152 ; T80s:cpu1|IORQ_n                      ; OutLatch:latchIO|Q_tmp[4]                                                                                              ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.425      ; 1.566      ;
; -0.152 ; T80s:cpu1|IORQ_n                      ; OutLatch:latchIO|Q_tmp[5]                                                                                              ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.425      ; 1.566      ;
; -0.152 ; T80s:cpu1|IORQ_n                      ; OutLatch:latchIO|Q_tmp[6]                                                                                              ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.425      ; 1.566      ;
; -0.152 ; T80s:cpu1|IORQ_n                      ; OutLatch:latchIO|Q_tmp[7]                                                                                              ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.425      ; 1.566      ;
; -0.152 ; T80s:cpu1|T80:u0|A[3]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a7~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.939      ; 0.925      ;
; -0.146 ; T80s:cpu1|T80:u0|A[1]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a7~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 0.939      ; 0.931      ;
; -0.142 ; T80s:cpu1|T80:u0|A[6]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a11~porta_address_reg6 ; cpuClock           ; clk         ; 0.000        ; 0.931      ; 0.927      ;
; -0.141 ; T80s:cpu1|T80:u0|A[1]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a6~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 0.950      ; 0.947      ;
; -0.112 ; T80s:cpu1|T80:u0|A[1]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a13~porta_address_reg1 ; cpuClock           ; clk         ; 0.000        ; 0.951      ; 0.977      ;
; -0.110 ; T80s:cpu1|T80:u0|A[5]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a7~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 0.939      ; 0.967      ;
; -0.105 ; T80s:cpu1|T80:u0|A[5]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a14~porta_address_reg5 ; cpuClock           ; clk         ; 0.000        ; 0.947      ; 0.980      ;
; -0.088 ; T80s:cpu1|T80:u0|A[5]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a13~porta_address_reg5 ; cpuClock           ; clk         ; 0.000        ; 0.951      ; 1.001      ;
; -0.085 ; T80s:cpu1|T80:u0|A[2]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a12~porta_address_reg2 ; cpuClock           ; clk         ; 0.000        ; 0.835      ; 0.888      ;
; -0.079 ; T80s:cpu1|T80:u0|A[6]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a0~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 0.939      ; 0.998      ;
; -0.063 ; T80s:cpu1|T80:u0|A[6]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a12~porta_address_reg6 ; cpuClock           ; clk         ; 0.000        ; 0.941      ; 1.016      ;
; -0.051 ; T80s:cpu1|T80:u0|A[6]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a9~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 0.942      ; 1.029      ;
; -0.044 ; T80s:cpu1|T80:u0|A[4]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a6~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 0.950      ; 1.044      ;
; -0.043 ; T80s:cpu1|T80:u0|A[4]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a13~porta_address_reg4 ; cpuClock           ; clk         ; 0.000        ; 0.951      ; 1.046      ;
; -0.040 ; T80s:cpu1|T80:u0|A[6]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a10~porta_address_reg6 ; cpuClock           ; clk         ; 0.000        ; 0.919      ; 1.017      ;
; -0.038 ; T80s:cpu1|T80:u0|A[4]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a8~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 0.915      ; 1.015      ;
; -0.031 ; T80s:cpu1|T80:u0|A[6]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a5~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 0.929      ; 1.036      ;
; -0.030 ; T80s:cpu1|T80:u0|A[3]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a6~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.950      ; 1.058      ;
; -0.026 ; T80s:cpu1|T80:u0|A[5]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a5~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 0.929      ; 1.041      ;
; -0.022 ; T80s:cpu1|T80:u0|A[6]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a8~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 0.915      ; 1.031      ;
; -0.020 ; T80s:cpu1|T80:u0|A[4]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a10~porta_address_reg4 ; cpuClock           ; clk         ; 0.000        ; 0.919      ; 1.037      ;
; -0.018 ; T80s:cpu1|T80:u0|A[3]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a13~porta_address_reg3 ; cpuClock           ; clk         ; 0.000        ; 0.951      ; 1.071      ;
; 0.004  ; T80s:cpu1|T80:u0|A[2]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a9~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 0.836      ; 0.978      ;
; 0.021  ; T80s:cpu1|T80:u0|A[5]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a6~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 0.950      ; 1.109      ;
; 0.026  ; T80s:cpu1|T80:u0|A[1]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a14~porta_address_reg1 ; cpuClock           ; clk         ; 0.000        ; 0.947      ; 1.111      ;
; 0.039  ; T80s:cpu1|T80:u0|A[6]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a15~porta_address_reg6 ; cpuClock           ; clk         ; 0.000        ; 0.935      ; 1.112      ;
; 0.043  ; T80s:cpu1|T80:u0|A[2]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a0~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 0.833      ; 1.014      ;
; 0.048  ; T80s:cpu1|T80:u0|A[7]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a14~porta_address_reg7 ; cpuClock           ; clk         ; 0.000        ; 0.841      ; 1.027      ;
; 0.067  ; T80s:cpu1|T80:u0|A[2]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a1~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 0.830      ; 1.035      ;
; 0.075  ; T80s:cpu1|T80:u0|A[1]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a3~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 0.945      ; 1.158      ;
; 0.075  ; T80s:cpu1|T80:u0|A[5]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a2~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 0.946      ; 1.159      ;
; 0.076  ; T80s:cpu1|IORQ_n                      ; SBCTextDisplayRGB:io2|func_reset                                                                                       ; T80s:cpu1|IORQ_n   ; clk         ; -0.500       ; 1.437      ; 1.306      ;
; 0.084  ; T80s:cpu1|T80:u0|A[2]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a11~porta_address_reg2 ; cpuClock           ; clk         ; 0.000        ; 0.825      ; 1.047      ;
; 0.098  ; T80s:cpu1|T80:u0|A[4]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a3~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 0.945      ; 1.181      ;
; 0.099  ; T80s:cpu1|T80:u0|A[4]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a14~porta_address_reg4 ; cpuClock           ; clk         ; 0.000        ; 0.947      ; 1.184      ;
; 0.103  ; T80s:cpu1|T80:u0|A[2]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a10~porta_address_reg2 ; cpuClock           ; clk         ; 0.000        ; 0.813      ; 1.054      ;
; 0.123  ; T80s:cpu1|T80:u0|A[4]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a7~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 0.939      ; 1.200      ;
; 0.171  ; T80s:cpu1|T80:u0|A[7]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a13~porta_address_reg7 ; cpuClock           ; clk         ; 0.000        ; 0.845      ; 1.154      ;
; 0.172  ; T80s:cpu1|T80:u0|A[3]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a2~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.946      ; 1.256      ;
; 0.178  ; T80s:cpu1|T80:u0|A[6]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a6~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 0.950      ; 1.266      ;
; 0.181  ; T80s:cpu1|T80:u0|A[6]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a13~porta_address_reg6 ; cpuClock           ; clk         ; 0.000        ; 0.951      ; 1.270      ;
; 0.193  ; T80s:cpu1|T80:u0|A[2]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a4~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 0.845      ; 1.176      ;
; 0.198  ; T80s:cpu1|T80:u0|A[7]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a9~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 0.836      ; 1.172      ;
; 0.214  ; T80s:cpu1|T80:u0|A[1]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a4~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 0.951      ; 1.303      ;
; 0.215  ; SBCTextDisplayRGB:io2|vActive         ; SBCTextDisplayRGB:io2|vActive                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|hActive         ; SBCTextDisplayRGB:io2|hActive                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|charScanLine[3] ; SBCTextDisplayRGB:io2|charScanLine[3]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|charScanLine[0] ; SBCTextDisplayRGB:io2|charScanLine[0]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|charScanLine[1] ; SBCTextDisplayRGB:io2|charScanLine[1]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|charScanLine[2] ; SBCTextDisplayRGB:io2|charScanLine[2]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[0] ; SBCTextDisplayRGB:io2|kbWriteTimer[0]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[1] ; SBCTextDisplayRGB:io2|kbWriteTimer[1]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[2] ; SBCTextDisplayRGB:io2|kbWriteTimer[2]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[3] ; SBCTextDisplayRGB:io2|kbWriteTimer[3]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[5] ; SBCTextDisplayRGB:io2|kbWriteTimer[5]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
+--------+---------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'T80s:cpu1|IORQ_n'                                                                                                                                        ;
+--------+----------------------------------------+-----------------------------------------+--------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                 ; Launch Clock       ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+-----------------------------------------+--------------------+------------------+--------------+------------+------------+
; -1.200 ; bufferedUART:io1|txByteSent            ; bufferedUART:io1|txByteWritten          ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.000        ; 1.461      ; 0.413      ;
; -0.930 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller_NealC:sd1|address[24]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.047      ; 0.769      ;
; -0.925 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller_NealC:sd1|address[8]      ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.047      ; 0.774      ;
; -0.896 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller_NealC:sd1|address[24]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.153      ; 0.909      ;
; -0.890 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller_NealC:sd1|address[8]      ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.153      ; 0.915      ;
; -0.619 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller_NealC:sd1|address[7]      ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.041      ; 1.074      ;
; -0.619 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller_NealC:sd1|address[6]      ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.041      ; 1.074      ;
; -0.619 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller_NealC:sd1|address[5]      ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.041      ; 1.074      ;
; -0.619 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller_NealC:sd1|address[4]      ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.041      ; 1.074      ;
; -0.619 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller_NealC:sd1|address[3]      ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.041      ; 1.074      ;
; -0.619 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller_NealC:sd1|address[2]      ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.041      ; 1.074      ;
; -0.619 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller_NealC:sd1|address[1]      ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.041      ; 1.074      ;
; -0.544 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller_NealC:sd1|address[0]      ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.042      ; 1.150      ;
; -0.531 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller_NealC:sd1|address[22]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.180      ; 1.301      ;
; -0.531 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller_NealC:sd1|address[21]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.180      ; 1.301      ;
; -0.531 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller_NealC:sd1|address[19]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.180      ; 1.301      ;
; -0.531 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller_NealC:sd1|address[18]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.180      ; 1.301      ;
; -0.531 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller_NealC:sd1|address[17]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.180      ; 1.301      ;
; -0.510 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller_NealC:sd1|address[15]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.180      ; 1.322      ;
; -0.510 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller_NealC:sd1|address[14]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.180      ; 1.322      ;
; -0.510 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller_NealC:sd1|address[13]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.180      ; 1.322      ;
; -0.510 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller_NealC:sd1|address[12]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.180      ; 1.322      ;
; -0.510 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller_NealC:sd1|address[11]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.180      ; 1.322      ;
; -0.510 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller_NealC:sd1|address[10]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.180      ; 1.322      ;
; -0.510 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller_NealC:sd1|address[9]      ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.180      ; 1.322      ;
; -0.454 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller_NealC:sd1|address[23]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.180      ; 1.378      ;
; -0.454 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller_NealC:sd1|address[20]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.180      ; 1.378      ;
; -0.449 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|kbReadPointer[2]  ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.664      ; 0.367      ;
; -0.449 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[1]  ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.664      ; 0.367      ;
; -0.449 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[0]  ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.664      ; 0.367      ;
; -0.445 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[5]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.692      ; 0.399      ;
; -0.431 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller_NealC:sd1|address[7]      ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.147      ; 1.368      ;
; -0.431 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller_NealC:sd1|address[6]      ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.147      ; 1.368      ;
; -0.431 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller_NealC:sd1|address[5]      ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.147      ; 1.368      ;
; -0.431 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller_NealC:sd1|address[4]      ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.147      ; 1.368      ;
; -0.431 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller_NealC:sd1|address[3]      ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.147      ; 1.368      ;
; -0.431 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller_NealC:sd1|address[2]      ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.147      ; 1.368      ;
; -0.431 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller_NealC:sd1|address[1]      ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.147      ; 1.368      ;
; -0.423 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller_NealC:sd1|host_write_flag ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.167      ; 1.396      ;
; -0.412 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller_NealC:sd1|block_write     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.185      ; 1.425      ;
; -0.411 ; sd_controller_NealC:sd1|sd_write_flag  ; sd_controller_NealC:sd1|host_write_flag ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 1.436      ; 0.677      ;
; -0.410 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller_NealC:sd1|block_read      ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.185      ; 1.427      ;
; -0.379 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller_NealC:sd1|address[16]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.177      ; 1.450      ;
; -0.357 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller_NealC:sd1|din_latched[0]  ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.167      ; 1.462      ;
; -0.357 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller_NealC:sd1|din_latched[1]  ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.167      ; 1.462      ;
; -0.357 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller_NealC:sd1|din_latched[2]  ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.167      ; 1.462      ;
; -0.357 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller_NealC:sd1|din_latched[3]  ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.167      ; 1.462      ;
; -0.357 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller_NealC:sd1|din_latched[4]  ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.167      ; 1.462      ;
; -0.357 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller_NealC:sd1|din_latched[5]  ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.167      ; 1.462      ;
; -0.357 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller_NealC:sd1|din_latched[6]  ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.167      ; 1.462      ;
; -0.357 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller_NealC:sd1|din_latched[7]  ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.167      ; 1.462      ;
; -0.356 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller_NealC:sd1|address[0]      ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.148      ; 1.444      ;
; -0.329 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[1]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.692      ; 0.515      ;
; -0.325 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[3]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.692      ; 0.519      ;
; -0.316 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[2]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.692      ; 0.528      ;
; -0.309 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller_NealC:sd1|host_write_flag ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.061      ; 1.404      ;
; -0.308 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteWritten   ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 1.418      ; 0.762      ;
; -0.291 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[2]  ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.664      ; 0.525      ;
; -0.286 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller_NealC:sd1|address[31]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.177      ; 1.543      ;
; -0.286 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller_NealC:sd1|address[29]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.177      ; 1.543      ;
; -0.286 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller_NealC:sd1|address[28]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.177      ; 1.543      ;
; -0.286 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller_NealC:sd1|address[27]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.177      ; 1.543      ;
; -0.286 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller_NealC:sd1|address[26]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.177      ; 1.543      ;
; -0.286 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller_NealC:sd1|address[25]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.177      ; 1.543      ;
; -0.286 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller_NealC:sd1|address[15]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.074      ; 1.440      ;
; -0.286 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller_NealC:sd1|address[14]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.074      ; 1.440      ;
; -0.286 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller_NealC:sd1|address[13]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.074      ; 1.440      ;
; -0.286 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller_NealC:sd1|address[12]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.074      ; 1.440      ;
; -0.286 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller_NealC:sd1|address[11]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.074      ; 1.440      ;
; -0.286 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller_NealC:sd1|address[10]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.074      ; 1.440      ;
; -0.286 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller_NealC:sd1|address[9]      ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.074      ; 1.440      ;
; -0.279 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller_NealC:sd1|address[22]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.074      ; 1.447      ;
; -0.279 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller_NealC:sd1|address[21]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.074      ; 1.447      ;
; -0.279 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller_NealC:sd1|address[19]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.074      ; 1.447      ;
; -0.279 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller_NealC:sd1|address[18]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.074      ; 1.447      ;
; -0.279 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller_NealC:sd1|address[17]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.074      ; 1.447      ;
; -0.252 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller_NealC:sd1|block_write     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.079      ; 1.479      ;
; -0.250 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller_NealC:sd1|block_read      ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.079      ; 1.481      ;
; -0.234 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[4]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.692      ; 0.610      ;
; -0.231 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[0]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.692      ; 0.613      ;
; -0.217 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller_NealC:sd1|address[30]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.177      ; 1.612      ;
; -0.202 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller_NealC:sd1|address[23]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.074      ; 1.524      ;
; -0.202 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller_NealC:sd1|address[20]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.074      ; 1.524      ;
; -0.200 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[3]             ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.692      ; 0.644      ;
; -0.191 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[2]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.692      ; 0.653      ;
; -0.187 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[4]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.692      ; 0.657      ;
; -0.177 ; T80s:cpu1|T80:u0|DO[7]                 ; SBCTextDisplayRGB:io2|controlReg[7]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.178      ; 0.653      ;
; -0.176 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[3]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.692      ; 0.668      ;
; -0.174 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller_NealC:sd1|address[16]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.071      ; 1.549      ;
; -0.158 ; sd_controller_NealC:sd1|sdhc           ; sd_controller_NealC:sd1|address[24]     ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 1.437      ; 0.931      ;
; -0.156 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[3]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.692      ; 0.688      ;
; -0.152 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[5]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.692      ; 0.692      ;
; -0.151 ; sd_controller_NealC:sd1|sdhc           ; sd_controller_NealC:sd1|address[8]      ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 1.437      ; 0.938      ;
; -0.150 ; sd_controller_NealC:sd1|sdhc           ; sd_controller_NealC:sd1|address[16]     ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 1.461      ; 0.963      ;
; -0.143 ; SBCTextDisplayRGB:io2|kbBuffer~50      ; SBCTextDisplayRGB:io2|dataOut[4]        ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.744      ; 0.753      ;
; -0.141 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[4]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.692      ; 0.703      ;
; -0.137 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller_NealC:sd1|din_latched[0]  ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.061      ; 1.576      ;
; -0.137 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller_NealC:sd1|din_latched[1]  ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.061      ; 1.576      ;
; -0.137 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller_NealC:sd1|din_latched[2]  ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.061      ; 1.576      ;
; -0.137 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller_NealC:sd1|din_latched[3]  ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.061      ; 1.576      ;
+--------+----------------------------------------+-----------------------------------------+--------------------+------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'cpuClock'                                                                                                                                  ;
+--------+-------------------------------------------+-------------------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                       ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------------------+------------------+-------------+--------------+------------+------------+
; -0.481 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[3]           ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.670      ; 1.482      ;
; -0.473 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[1]           ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.670      ; 1.490      ;
; -0.225 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[1]        ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.670      ; 1.738      ;
; -0.156 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[2]           ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.670      ; 1.807      ;
; -0.155 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[0]           ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.670      ; 1.808      ;
; -0.092 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[3]        ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.686      ; 1.887      ;
; -0.049 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[4]           ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.670      ; 1.914      ;
; 0.007  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[2]        ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.670      ; 1.970      ;
; 0.014  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[0]        ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.670      ; 1.977      ;
; 0.019  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[3]           ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.670      ; 1.482      ;
; 0.027  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[1]           ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.670      ; 1.490      ;
; 0.075  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[5]           ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.685      ; 2.053      ;
; 0.079  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[6]           ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.685      ; 2.057      ;
; 0.168  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[7]           ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.685      ; 2.146      ;
; 0.194  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[4]        ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.670      ; 2.157      ;
; 0.215  ; T80s:cpu1|T80:u0|Alternate                ; T80s:cpu1|T80:u0|Alternate    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|Halt_FF                  ; T80s:cpu1|T80:u0|Halt_FF      ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|R[7]                     ; T80s:cpu1|T80:u0|R[7]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|IntE_FF2                 ; T80s:cpu1|T80:u0|IntE_FF2     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|BTR_r                    ; T80s:cpu1|T80:u0|BTR_r        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|MCycle[0]                ; T80s:cpu1|T80:u0|MCycle[0]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TState[0]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|TState[1]                ; T80s:cpu1|T80:u0|TState[1]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|TState[2]                ; T80s:cpu1|T80:u0|TState[2]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.240  ; T80s:cpu1|T80:u0|ACC[1]                   ; T80s:cpu1|T80:u0|Ap[1]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.392      ;
; 0.240  ; T80s:cpu1|T80:u0|R[6]                     ; T80s:cpu1|T80:u0|R[6]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.392      ;
; 0.248  ; T80s:cpu1|T80:u0|ACC[2]                   ; T80s:cpu1|T80:u0|Ap[2]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.400      ;
; 0.250  ; T80s:cpu1|T80:u0|ACC[3]                   ; T80s:cpu1|T80:u0|Ap[3]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.402      ;
; 0.267  ; T80s:cpu1|T80:u0|ACC[5]                   ; T80s:cpu1|T80:u0|I[5]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.419      ;
; 0.275  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[1]        ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.670      ; 1.738      ;
; 0.275  ; T80s:cpu1|T80:u0|ACC[4]                   ; T80s:cpu1|T80:u0|I[4]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.427      ;
; 0.312  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[6]        ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.686      ; 2.291      ;
; 0.312  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[5]        ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.686      ; 2.291      ;
; 0.325  ; sd_controller_NealC:sd1|dout[6]           ; T80s:cpu1|DI_Reg[6]           ; sdClock          ; cpuClock    ; 0.000        ; 0.423      ; 0.900      ;
; 0.327  ; T80s:cpu1|T80:u0|ACC[7]                   ; T80s:cpu1|T80:u0|Ap[7]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.479      ;
; 0.328  ; sd_controller_NealC:sd1|dout[4]           ; T80s:cpu1|DI_Reg[4]           ; sdClock          ; cpuClock    ; 0.000        ; 0.409      ; 0.889      ;
; 0.331  ; T80s:cpu1|T80:u0|A[3]                     ; T80s:cpu1|DI_Reg[3]           ; cpuClock         ; cpuClock    ; 0.000        ; 1.115      ; 1.598      ;
; 0.331  ; T80s:cpu1|T80:u0|A[3]                     ; T80s:cpu1|DI_Reg[1]           ; cpuClock         ; cpuClock    ; 0.000        ; 1.115      ; 1.598      ;
; 0.337  ; T80s:cpu1|T80:u0|ACC[6]                   ; T80s:cpu1|T80:u0|Ap[6]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.489      ;
; 0.338  ; T80s:cpu1|T80:u0|ACC[0]                   ; T80s:cpu1|T80:u0|Ap[0]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.490      ;
; 0.343  ; T80s:cpu1|T80:u0|F[4]                     ; T80s:cpu1|T80:u0|Fp[4]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.495      ;
; 0.344  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[2]           ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.670      ; 1.807      ;
; 0.345  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[0]           ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.670      ; 1.808      ;
; 0.345  ; T80s:cpu1|T80:u0|A[3]                     ; T80s:cpu1|DI_Reg[2]           ; cpuClock         ; cpuClock    ; 0.000        ; 1.115      ; 1.612      ;
; 0.348  ; T80s:cpu1|T80:u0|A[3]                     ; T80s:cpu1|DI_Reg[0]           ; cpuClock         ; cpuClock    ; 0.000        ; 1.115      ; 1.615      ;
; 0.348  ; T80s:cpu1|T80:u0|F[0]                     ; T80s:cpu1|T80:u0|Fp[0]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.500      ;
; 0.351  ; T80s:cpu1|T80:u0|F[1]                     ; T80s:cpu1|T80:u0|Fp[1]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.503      ;
; 0.351  ; T80s:cpu1|T80:u0|F[7]                     ; T80s:cpu1|T80:u0|Fp[7]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.503      ;
; 0.358  ; T80s:cpu1|T80:u0|R[4]                     ; T80s:cpu1|T80:u0|R[4]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.510      ;
; 0.360  ; T80s:cpu1|T80:u0|I[3]                     ; T80s:cpu1|T80:u0|A[11]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.512      ;
; 0.361  ; T80s:cpu1|T80:u0|R[2]                     ; T80s:cpu1|T80:u0|R[2]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; T80s:cpu1|T80:u0|Ap[7]                    ; T80s:cpu1|T80:u0|ACC[7]       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.513      ;
; 0.363  ; T80s:cpu1|T80:u0|Ap[1]                    ; T80s:cpu1|T80:u0|ACC[1]       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.515      ;
; 0.364  ; T80s:cpu1|T80:u0|Ap[2]                    ; T80s:cpu1|T80:u0|ACC[2]       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.516      ;
; 0.369  ; T80s:cpu1|T80:u0|R[0]                     ; T80s:cpu1|T80:u0|R[0]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; T80s:cpu1|T80:u0|R[1]                     ; T80s:cpu1|T80:u0|R[1]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.521      ;
; 0.371  ; T80s:cpu1|T80:u0|Ap[0]                    ; T80s:cpu1|T80:u0|ACC[0]       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; T80s:cpu1|T80:u0|R[3]                     ; T80s:cpu1|T80:u0|R[3]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; T80s:cpu1|T80:u0|R[5]                     ; T80s:cpu1|T80:u0|R[5]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.523      ;
; 0.374  ; SBCTextDisplayRGB:io2|dataOut[4]          ; T80s:cpu1|DI_Reg[4]           ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 0.150      ; 0.676      ;
; 0.378  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[5][7] ; T80s:cpu1|T80:u0|RegBusA_r[7] ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.530      ;
; 0.379  ; T80s:cpu1|T80:u0|BusB[0]                  ; T80s:cpu1|T80:u0|DO[0]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.531      ;
; 0.379  ; T80s:cpu1|T80:u0|Ap[3]                    ; T80s:cpu1|T80:u0|ACC[3]       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.531      ;
; 0.382  ; T80s:cpu1|T80:u0|Ap[6]                    ; T80s:cpu1|T80:u0|ACC[6]       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.534      ;
; 0.394  ; T80s:cpu1|T80:u0|A[1]                     ; T80s:cpu1|DI_Reg[4]           ; cpuClock         ; cpuClock    ; 0.000        ; 1.115      ; 1.661      ;
; 0.398  ; T80s:cpu1|T80:u0|A[1]                     ; T80s:cpu1|DI_Reg[5]           ; cpuClock         ; cpuClock    ; 0.000        ; 1.130      ; 1.680      ;
; 0.398  ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TState[1]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.550      ;
; 0.402  ; T80s:cpu1|T80:u0|A[1]                     ; T80s:cpu1|DI_Reg[6]           ; cpuClock         ; cpuClock    ; 0.000        ; 1.130      ; 1.684      ;
; 0.403  ; T80s:cpu1|T80:u0|TState[1]                ; T80s:cpu1|T80:u0|TState[2]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.555      ;
; 0.408  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[3]        ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.686      ; 1.887      ;
; 0.415  ; T80s:cpu1|T80:u0|F[2]                     ; T80s:cpu1|T80:u0|Fp[2]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.567      ;
; 0.418  ; T80s:cpu1|T80:u0|A[3]                     ; T80s:cpu1|DI_Reg[4]           ; cpuClock         ; cpuClock    ; 0.000        ; 1.115      ; 1.685      ;
; 0.424  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[7]        ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.686      ; 2.403      ;
; 0.446  ; T80s:cpu1|T80:u0|A[1]                     ; T80s:cpu1|DI_Reg[3]           ; cpuClock         ; cpuClock    ; 0.000        ; 1.115      ; 1.713      ;
; 0.446  ; T80s:cpu1|T80:u0|A[1]                     ; T80s:cpu1|DI_Reg[1]           ; cpuClock         ; cpuClock    ; 0.000        ; 1.115      ; 1.713      ;
; 0.451  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[4]           ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.670      ; 1.914      ;
; 0.454  ; T80s:cpu1|T80:u0|I[0]                     ; T80s:cpu1|T80:u0|A[8]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.606      ;
; 0.455  ; T80s:cpu1|RD_n                            ; T80s:cpu1|DI_Reg[3]           ; cpuClock         ; cpuClock    ; 0.000        ; 0.972      ; 1.579      ;
; 0.456  ; T80s:cpu1|T80:u0|MCycle[2]                ; T80s:cpu1|T80:u0|MCycle[2]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.608      ;
; 0.460  ; T80s:cpu1|T80:u0|A[1]                     ; T80s:cpu1|DI_Reg[2]           ; cpuClock         ; cpuClock    ; 0.000        ; 1.115      ; 1.727      ;
; 0.461  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][0] ; T80s:cpu1|T80:u0|RegBusA_r[8] ; cpuClock         ; cpuClock    ; 0.000        ; 0.001      ; 0.614      ;
; 0.461  ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TState[2]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.613      ;
; 0.463  ; T80s:cpu1|T80:u0|A[1]                     ; T80s:cpu1|DI_Reg[0]           ; cpuClock         ; cpuClock    ; 0.000        ; 1.115      ; 1.730      ;
; 0.463  ; T80s:cpu1|RD_n                            ; T80s:cpu1|DI_Reg[1]           ; cpuClock         ; cpuClock    ; 0.000        ; 0.972      ; 1.587      ;
; 0.482  ; sd_controller_NealC:sd1|dout[7]           ; T80s:cpu1|DI_Reg[7]           ; sdClock          ; cpuClock    ; 0.000        ; 0.424      ; 1.058      ;
; 0.484  ; SBCTextDisplayRGB:io2|dataOut[3]          ; T80s:cpu1|DI_Reg[3]           ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 0.332      ; 0.968      ;
; 0.486  ; T80s:cpu1|T80:u0|A[5]                     ; T80s:cpu1|DI_Reg[3]           ; cpuClock         ; cpuClock    ; 0.000        ; 1.115      ; 1.753      ;
; 0.486  ; T80s:cpu1|T80:u0|A[5]                     ; T80s:cpu1|DI_Reg[1]           ; cpuClock         ; cpuClock    ; 0.000        ; 1.115      ; 1.753      ;
; 0.491  ; T80s:cpu1|T80:u0|A[1]                     ; T80s:cpu1|DI_Reg[7]           ; cpuClock         ; cpuClock    ; 0.000        ; 1.130      ; 1.773      ;
; 0.496  ; T80s:cpu1|T80:u0|R[4]                     ; T80s:cpu1|T80:u0|R[5]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.648      ;
; 0.499  ; bufferedUART:io1|dataOut[1]               ; T80s:cpu1|DI_Reg[1]           ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 0.101      ; 0.752      ;
; 0.500  ; T80s:cpu1|T80:u0|A[5]                     ; T80s:cpu1|DI_Reg[2]           ; cpuClock         ; cpuClock    ; 0.000        ; 1.115      ; 1.767      ;
; 0.501  ; T80s:cpu1|T80:u0|ACC[0]                   ; T80s:cpu1|T80:u0|I[0]         ; cpuClock         ; cpuClock    ; 0.000        ; -0.003     ; 0.650      ;
; 0.503  ; T80s:cpu1|T80:u0|A[5]                     ; T80s:cpu1|DI_Reg[0]           ; cpuClock         ; cpuClock    ; 0.000        ; 1.115      ; 1.770      ;
; 0.507  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[2]        ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.670      ; 1.970      ;
; 0.508  ; T80s:cpu1|T80:u0|ACC[3]                   ; T80s:cpu1|T80:u0|I[3]         ; cpuClock         ; cpuClock    ; 0.000        ; -0.003     ; 0.657      ;
; 0.508  ; T80s:cpu1|T80:u0|A[3]                     ; T80s:cpu1|T80:u0|IR[2]        ; cpuClock         ; cpuClock    ; 0.000        ; 1.115      ; 1.775      ;
; 0.508  ; T80s:cpu1|T80:u0|A[2]                     ; T80s:cpu1|DI_Reg[4]           ; cpuClock         ; cpuClock    ; 0.000        ; 1.009      ; 1.669      ;
; 0.509  ; T80s:cpu1|T80:u0|ACC[1]                   ; T80s:cpu1|T80:u0|I[1]         ; cpuClock         ; cpuClock    ; 0.000        ; -0.003     ; 0.658      ;
; 0.509  ; T80s:cpu1|T80:u0|R[1]                     ; T80s:cpu1|T80:u0|R[2]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.661      ;
+--------+-------------------------------------------+-------------------------------+------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'serialClkCount[15]'                                                                                                                                         ;
+--------+-----------------------------------------+-----------------------------------------+--------------------+--------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                 ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------+--------------------+--------------------+--------------+------------+------------+
; -0.060 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[7]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.156      ; 1.389      ;
; -0.044 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txd                    ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.154      ; 1.403      ;
; 0.090  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~31            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.153      ; 1.536      ;
; 0.090  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~32            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.153      ; 1.536      ;
; 0.090  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~35            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.153      ; 1.536      ;
; 0.090  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~34            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.153      ; 1.536      ;
; 0.090  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~33            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.153      ; 1.536      ;
; 0.090  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~30            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.153      ; 1.536      ;
; 0.090  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~29            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.153      ; 1.536      ;
; 0.090  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~36            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.153      ; 1.536      ;
; 0.118  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~48            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.151      ; 1.562      ;
; 0.118  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~51            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.151      ; 1.562      ;
; 0.118  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~50            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.151      ; 1.562      ;
; 0.118  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~49            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.151      ; 1.562      ;
; 0.118  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~45            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.151      ; 1.562      ;
; 0.166  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~119           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.154      ; 1.613      ;
; 0.166  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~120           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.154      ; 1.613      ;
; 0.166  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~123           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.154      ; 1.613      ;
; 0.166  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~122           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.154      ; 1.613      ;
; 0.166  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~121           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.154      ; 1.613      ;
; 0.166  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~118           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.154      ; 1.613      ;
; 0.166  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~117           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.154      ; 1.613      ;
; 0.166  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~124           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.154      ; 1.613      ;
; 0.174  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~79            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.151      ; 1.618      ;
; 0.174  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~80            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.151      ; 1.618      ;
; 0.174  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~83            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.151      ; 1.618      ;
; 0.174  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~82            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.151      ; 1.618      ;
; 0.174  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~81            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.151      ; 1.618      ;
; 0.174  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~78            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.151      ; 1.618      ;
; 0.174  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~77            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.151      ; 1.618      ;
; 0.174  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~84            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.151      ; 1.618      ;
; 0.210  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxCurrentByteBuffer[7] ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.156      ; 1.659      ;
; 0.210  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxCurrentByteBuffer[6] ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.156      ; 1.659      ;
; 0.210  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxCurrentByteBuffer[5] ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.156      ; 1.659      ;
; 0.210  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxCurrentByteBuffer[4] ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.156      ; 1.659      ;
; 0.210  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxCurrentByteBuffer[3] ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.156      ; 1.659      ;
; 0.210  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxCurrentByteBuffer[2] ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.156      ; 1.659      ;
; 0.210  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxCurrentByteBuffer[1] ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.156      ; 1.659      ;
; 0.210  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxCurrentByteBuffer[0] ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.156      ; 1.659      ;
; 0.215  ; bufferedUART:io1|rxState.idle           ; bufferedUART:io1|rxState.idle           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|rxState.dataBit        ; bufferedUART:io1|rxState.dataBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|rxBitCount[0]          ; bufferedUART:io1|rxBitCount[0]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|rxBitCount[1]          ; bufferedUART:io1|rxBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|rxBitCount[2]          ; bufferedUART:io1|rxBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|rxBitCount[3]          ; bufferedUART:io1|rxBitCount[3]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|rxState.stopBit        ; bufferedUART:io1|rxState.stopBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|txBitCount[0]          ; bufferedUART:io1|txBitCount[0]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|txBitCount[1]          ; bufferedUART:io1|txBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|txBitCount[2]          ; bufferedUART:io1|txBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|txBitCount[3]          ; bufferedUART:io1|txBitCount[3]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|txState.dataBit        ; bufferedUART:io1|txState.dataBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|txState.stopBit        ; bufferedUART:io1|txState.stopBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|txByteSent             ; bufferedUART:io1|txByteSent             ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|txBuffer[7]            ; bufferedUART:io1|txBuffer[7]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|txd                    ; bufferedUART:io1|txd                    ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.227  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~63            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.153      ; 1.673      ;
; 0.227  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~64            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.153      ; 1.673      ;
; 0.227  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~67            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.153      ; 1.673      ;
; 0.227  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~66            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.153      ; 1.673      ;
; 0.227  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~65            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.153      ; 1.673      ;
; 0.227  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~62            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.153      ; 1.673      ;
; 0.227  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~61            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.153      ; 1.673      ;
; 0.227  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~68            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.153      ; 1.673      ;
; 0.239  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~87            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.152      ; 1.684      ;
; 0.239  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~88            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.152      ; 1.684      ;
; 0.239  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~91            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.152      ; 1.684      ;
; 0.239  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~90            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.152      ; 1.684      ;
; 0.239  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~89            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.152      ; 1.684      ;
; 0.239  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~86            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.152      ; 1.684      ;
; 0.239  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~85            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.152      ; 1.684      ;
; 0.239  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~92            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.152      ; 1.684      ;
; 0.239  ; bufferedUART:io1|rxCurrentByteBuffer[3] ; bufferedUART:io1|rxCurrentByteBuffer[2] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.391      ;
; 0.242  ; bufferedUART:io1|rxCurrentByteBuffer[7] ; bufferedUART:io1|rxCurrentByteBuffer[6] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.394      ;
; 0.243  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~128           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.152      ; 1.688      ;
; 0.243  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~131           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.152      ; 1.688      ;
; 0.243  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~130           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.152      ; 1.688      ;
; 0.243  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~126           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.152      ; 1.688      ;
; 0.243  ; bufferedUART:io1|txBuffer[2]            ; bufferedUART:io1|txBuffer[1]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.395      ;
; 0.244  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~96            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.152      ; 1.689      ;
; 0.244  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~99            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.152      ; 1.689      ;
; 0.244  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~98            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.152      ; 1.689      ;
; 0.244  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~97            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.152      ; 1.689      ;
; 0.244  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~94            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.152      ; 1.689      ;
; 0.244  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~93            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.152      ; 1.689      ;
; 0.244  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~100           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.152      ; 1.689      ;
; 0.244  ; bufferedUART:io1|rxClockCount[5]        ; bufferedUART:io1|rxClockCount[5]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.396      ;
; 0.246  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~71            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.154      ; 1.693      ;
; 0.246  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~72            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.154      ; 1.693      ;
; 0.246  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~75            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.154      ; 1.693      ;
; 0.246  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~74            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.154      ; 1.693      ;
; 0.246  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~73            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.154      ; 1.693      ;
; 0.246  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~70            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.154      ; 1.693      ;
; 0.246  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~69            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.154      ; 1.693      ;
; 0.246  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~76            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.154      ; 1.693      ;
; 0.251  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~40            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.150      ; 1.694      ;
; 0.251  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~43            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.150      ; 1.694      ;
; 0.251  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~41            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.150      ; 1.694      ;
; 0.251  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~38            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.150      ; 1.694      ;
; 0.251  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~37            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.150      ; 1.694      ;
; 0.251  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~44            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.150      ; 1.694      ;
+--------+-----------------------------------------+-----------------------------------------+--------------------+--------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'sdClock'                                                                                                                                                                  ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; sd_controller_NealC:sd1|block_start_ack               ; sd_controller_NealC:sd1|block_start_ack               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller_NealC:sd1|init_busy                     ; sd_controller_NealC:sd1|init_busy                     ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller_NealC:sd1|return_state.read_block_wait  ; sd_controller_NealC:sd1|return_state.read_block_wait  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller_NealC:sd1|return_state.cmd55            ; sd_controller_NealC:sd1|return_state.cmd55            ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller_NealC:sd1|return_state.acmd41           ; sd_controller_NealC:sd1|return_state.acmd41           ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller_NealC:sd1|return_state.poll_cmd         ; sd_controller_NealC:sd1|return_state.poll_cmd         ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller_NealC:sd1|state.send_cmd                ; sd_controller_NealC:sd1|state.send_cmd                ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller_NealC:sd1|sd_write_flag                 ; sd_controller_NealC:sd1|sd_write_flag                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller_NealC:sd1|state.read_block_data         ; sd_controller_NealC:sd1|state.read_block_data         ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller_NealC:sd1|response_mode                 ; sd_controller_NealC:sd1|response_mode                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller_NealC:sd1|return_state.cmd8             ; sd_controller_NealC:sd1|return_state.cmd8             ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller_NealC:sd1|state.send_regreq             ; sd_controller_NealC:sd1|state.send_regreq             ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller_NealC:sd1|state.receive_ocr_wait        ; sd_controller_NealC:sd1|state.receive_ocr_wait        ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller_NealC:sd1|return_state.cardsel          ; sd_controller_NealC:sd1|return_state.cardsel          ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller_NealC:sd1|dout[2]                       ; sd_controller_NealC:sd1|dout[2]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller_NealC:sd1|dout[3]                       ; sd_controller_NealC:sd1|dout[3]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller_NealC:sd1|dout[6]                       ; sd_controller_NealC:sd1|dout[6]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller_NealC:sd1|block_busy                    ; sd_controller_NealC:sd1|block_busy                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller_NealC:sd1|dout[5]                       ; sd_controller_NealC:sd1|dout[5]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller_NealC:sd1|dout[4]                       ; sd_controller_NealC:sd1|dout[4]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller_NealC:sd1|return_state.write_block_init ; sd_controller_NealC:sd1|return_state.write_block_init ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller_NealC:sd1|state.init                    ; sd_controller_NealC:sd1|state.init                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller_NealC:sd1|state.receive_byte            ; sd_controller_NealC:sd1|state.receive_byte            ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller_NealC:sd1|dout[1]                       ; sd_controller_NealC:sd1|dout[1]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller_NealC:sd1|dout[0]                       ; sd_controller_NealC:sd1|dout[0]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller_NealC:sd1|dout[7]                       ; sd_controller_NealC:sd1|dout[7]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller_NealC:sd1|led_on_count[0]               ; sd_controller_NealC:sd1|led_on_count[0]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller_NealC:sd1|sdhc                          ; sd_controller_NealC:sd1|sdhc                          ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller_NealC:sd1|cmd_out[1]                    ; sd_controller_NealC:sd1|cmd_out[1]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller_NealC:sd1|cmd_out[3]                    ; sd_controller_NealC:sd1|cmd_out[3]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller_NealC:sd1|cmd_out[4]                    ; sd_controller_NealC:sd1|cmd_out[4]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller_NealC:sd1|cmd_out[7]                    ; sd_controller_NealC:sd1|cmd_out[7]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller_NealC:sd1|cmd_out[38]                   ; sd_controller_NealC:sd1|cmd_out[38]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller_NealC:sd1|sdCS                          ; sd_controller_NealC:sd1|sdCS                          ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller_NealC:sd1|cmd_out[40]                   ; sd_controller_NealC:sd1|cmd_out[40]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller_NealC:sd1|cmd_out[41]                   ; sd_controller_NealC:sd1|cmd_out[41]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller_NealC:sd1|cmd_out[42]                   ; sd_controller_NealC:sd1|cmd_out[42]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller_NealC:sd1|cmd_out[43]                   ; sd_controller_NealC:sd1|cmd_out[43]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller_NealC:sd1|cmd_out[44]                   ; sd_controller_NealC:sd1|cmd_out[44]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller_NealC:sd1|cmd_out[45]                   ; sd_controller_NealC:sd1|cmd_out[45]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller_NealC:sd1|cmd_out[47]                   ; sd_controller_NealC:sd1|cmd_out[47]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller_NealC:sd1|cmd_mode                      ; sd_controller_NealC:sd1|cmd_mode                      ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.238 ; sd_controller_NealC:sd1|recv_data[11]                 ; sd_controller_NealC:sd1|recv_data[12]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; sd_controller_NealC:sd1|recv_data[17]                 ; sd_controller_NealC:sd1|recv_data[18]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; sd_controller_NealC:sd1|recv_data[23]                 ; sd_controller_NealC:sd1|recv_data[24]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.390      ;
; 0.239 ; sd_controller_NealC:sd1|recv_data[5]                  ; sd_controller_NealC:sd1|recv_data[6]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; sd_controller_NealC:sd1|recv_data[10]                 ; sd_controller_NealC:sd1|recv_data[11]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; sd_controller_NealC:sd1|recv_data[7]                  ; sd_controller_NealC:sd1|recv_data[8]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; sd_controller_NealC:sd1|recv_data[15]                 ; sd_controller_NealC:sd1|recv_data[16]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; sd_controller_NealC:sd1|recv_data[21]                 ; sd_controller_NealC:sd1|recv_data[22]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; sd_controller_NealC:sd1|recv_data[22]                 ; sd_controller_NealC:sd1|recv_data[23]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; sd_controller_NealC:sd1|recv_data[25]                 ; sd_controller_NealC:sd1|recv_data[26]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; sd_controller_NealC:sd1|recv_data[27]                 ; sd_controller_NealC:sd1|recv_data[28]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; sd_controller_NealC:sd1|recv_data[28]                 ; sd_controller_NealC:sd1|recv_data[29]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; sd_controller_NealC:sd1|recv_data[1]                  ; sd_controller_NealC:sd1|recv_data[2]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; sd_controller_NealC:sd1|recv_data[3]                  ; sd_controller_NealC:sd1|recv_data[4]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; sd_controller_NealC:sd1|recv_data[13]                 ; sd_controller_NealC:sd1|recv_data[14]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; sd_controller_NealC:sd1|recv_data[29]                 ; sd_controller_NealC:sd1|recv_data[30]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; sd_controller_NealC:sd1|recv_data[16]                 ; sd_controller_NealC:sd1|recv_data[17]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.395      ;
; 0.248 ; sd_controller_NealC:sd1|cmd_out[5]                    ; sd_controller_NealC:sd1|cmd_out[6]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.400      ;
; 0.259 ; sd_controller_NealC:sd1|clkCount[5]                   ; sd_controller_NealC:sd1|clkCount[5]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.411      ;
; 0.316 ; sd_controller_NealC:sd1|recv_data[12]                 ; sd_controller_NealC:sd1|recv_data[13]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.468      ;
; 0.317 ; sd_controller_NealC:sd1|return_state.read_block_wait  ; sd_controller_NealC:sd1|state.read_block_wait         ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 0.470      ;
; 0.317 ; sd_controller_NealC:sd1|recv_data[8]                  ; sd_controller_NealC:sd1|recv_data[9]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.469      ;
; 0.317 ; sd_controller_NealC:sd1|recv_data[18]                 ; sd_controller_NealC:sd1|recv_data[19]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.469      ;
; 0.318 ; sd_controller_NealC:sd1|recv_data[9]                  ; sd_controller_NealC:sd1|recv_data[10]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.470      ;
; 0.319 ; sd_controller_NealC:sd1|recv_data[14]                 ; sd_controller_NealC:sd1|recv_data[15]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.471      ;
; 0.327 ; sd_controller_NealC:sd1|data_sig[3]                   ; sd_controller_NealC:sd1|data_sig[4]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; sd_controller_NealC:sd1|data_sig[5]                   ; sd_controller_NealC:sd1|data_sig[6]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.479      ;
; 0.328 ; sd_controller_NealC:sd1|data_sig[6]                   ; sd_controller_NealC:sd1|data_sig[7]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.480      ;
; 0.330 ; sd_controller_NealC:sd1|data_sig[4]                   ; sd_controller_NealC:sd1|data_sig[5]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.482      ;
; 0.355 ; sd_controller_NealC:sd1|clkCount[0]                   ; sd_controller_NealC:sd1|clkCount[0]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.507      ;
; 0.357 ; sd_controller_NealC:sd1|cmd_out[49]                   ; sd_controller_NealC:sd1|cmd_out[50]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.509      ;
; 0.358 ; sd_controller_NealC:sd1|cmd_out[29]                   ; sd_controller_NealC:sd1|cmd_out[30]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; sd_controller_NealC:sd1|cmd_out[16]                   ; sd_controller_NealC:sd1|cmd_out[17]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; sd_controller_NealC:sd1|cmd_out[28]                   ; sd_controller_NealC:sd1|cmd_out[29]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; sd_controller_NealC:sd1|cmd_out[50]                   ; sd_controller_NealC:sd1|cmd_out[51]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; sd_controller_NealC:sd1|cmd_out[51]                   ; sd_controller_NealC:sd1|cmd_out[52]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; sd_controller_NealC:sd1|cmd_out[53]                   ; sd_controller_NealC:sd1|cmd_out[54]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; sd_controller_NealC:sd1|clkCount[3]                   ; sd_controller_NealC:sd1|clkCount[3]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; sd_controller_NealC:sd1|cmd_out[33]                   ; sd_controller_NealC:sd1|cmd_out[34]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; sd_controller_NealC:sd1|state.init                    ; sd_controller_NealC:sd1|sdCS                          ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; sd_controller_NealC:sd1|recv_data[30]                 ; sd_controller_NealC:sd1|recv_data[31]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; sd_controller_NealC:sd1|cmd_out[52]                   ; sd_controller_NealC:sd1|cmd_out[53]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; sd_controller_NealC:sd1|led_on_count[1]               ; sd_controller_NealC:sd1|led_on_count[1]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; sd_controller_NealC:sd1|cmd_out[12]                   ; sd_controller_NealC:sd1|cmd_out[13]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; sd_controller_NealC:sd1|cmd_out[35]                   ; sd_controller_NealC:sd1|cmd_out[36]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; sd_controller_NealC:sd1|cmd_out[36]                   ; sd_controller_NealC:sd1|cmd_out[37]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; sd_controller_NealC:sd1|cmd_out[27]                   ; sd_controller_NealC:sd1|cmd_out[28]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; sd_controller_NealC:sd1|cmd_out[8]                    ; sd_controller_NealC:sd1|cmd_out[9]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; sd_controller_NealC:sd1|cmd_out[10]                   ; sd_controller_NealC:sd1|cmd_out[11]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; sd_controller_NealC:sd1|cmd_out[14]                   ; sd_controller_NealC:sd1|cmd_out[15]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; sd_controller_NealC:sd1|cmd_out[23]                   ; sd_controller_NealC:sd1|cmd_out[24]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; sd_controller_NealC:sd1|cmd_out[30]                   ; sd_controller_NealC:sd1|cmd_out[31]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; sd_controller_NealC:sd1|cmd_out[34]                   ; sd_controller_NealC:sd1|cmd_out[35]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; sd_controller_NealC:sd1|cmd_out[48]                   ; sd_controller_NealC:sd1|cmd_out[49]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; sd_controller_NealC:sd1|recv_data[6]                  ; sd_controller_NealC:sd1|dout[6]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; sd_controller_NealC:sd1|cmd_out[4]                    ; sd_controller_NealC:sd1|cmd_out[5]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.518      ;
; 0.367 ; sd_controller_NealC:sd1|cmd_out[24]                   ; sd_controller_NealC:sd1|cmd_out[25]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; sd_controller_NealC:sd1|cmd_out[54]                   ; sd_controller_NealC:sd1|cmd_out[55]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.519      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'serialClkCount[15]'                                                                                                       ;
+--------+------------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                          ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+
; -1.559 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.523     ; 1.568      ;
; -1.559 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.523     ; 1.568      ;
; -1.559 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.523     ; 1.568      ;
; -1.559 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.523     ; 1.568      ;
; -1.559 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.523     ; 1.568      ;
; -1.559 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.523     ; 1.568      ;
; -1.559 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.523     ; 1.568      ;
; -1.556 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.535     ; 1.553      ;
; -1.556 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.535     ; 1.553      ;
; -1.556 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.535     ; 1.553      ;
; -1.556 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.535     ; 1.553      ;
; -1.556 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.535     ; 1.553      ;
; -1.556 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.535     ; 1.553      ;
; -1.556 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.535     ; 1.553      ;
; -1.554 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.521     ; 1.565      ;
; -1.554 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.521     ; 1.565      ;
; -1.554 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.521     ; 1.565      ;
; -1.554 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.521     ; 1.565      ;
; -1.554 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.521     ; 1.565      ;
; -1.554 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.521     ; 1.565      ;
; -1.551 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.533     ; 1.550      ;
; -1.551 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.533     ; 1.550      ;
; -1.551 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.533     ; 1.550      ;
; -1.551 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.533     ; 1.550      ;
; -1.551 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.533     ; 1.550      ;
; -1.551 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.533     ; 1.550      ;
; -1.529 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.522     ; 1.539      ;
; -1.529 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.522     ; 1.539      ;
; -1.529 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.522     ; 1.539      ;
; -1.529 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.522     ; 1.539      ;
; -1.529 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.522     ; 1.539      ;
; -1.529 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.522     ; 1.539      ;
; -1.529 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.522     ; 1.539      ;
; -1.524 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.520     ; 1.536      ;
; -1.524 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.520     ; 1.536      ;
; -1.524 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.520     ; 1.536      ;
; -1.524 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.520     ; 1.536      ;
; -1.524 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.520     ; 1.536      ;
; -1.524 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.520     ; 1.536      ;
; -1.439 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.522     ; 1.449      ;
; -1.439 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.522     ; 1.449      ;
; -1.439 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.522     ; 1.449      ;
; -1.439 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.522     ; 1.449      ;
; -1.439 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.522     ; 1.449      ;
; -1.439 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.522     ; 1.449      ;
; -1.439 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.522     ; 1.449      ;
; -1.439 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.522     ; 1.449      ;
; -1.436 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.534     ; 1.434      ;
; -1.436 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.534     ; 1.434      ;
; -1.436 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.534     ; 1.434      ;
; -1.436 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.534     ; 1.434      ;
; -1.436 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.534     ; 1.434      ;
; -1.436 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.534     ; 1.434      ;
; -1.436 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.534     ; 1.434      ;
; -1.436 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.534     ; 1.434      ;
; -1.409 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.521     ; 1.420      ;
; -1.409 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.521     ; 1.420      ;
; -1.409 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.521     ; 1.420      ;
; -1.409 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.521     ; 1.420      ;
; -1.409 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.521     ; 1.420      ;
; -1.409 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.521     ; 1.420      ;
; -1.409 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.521     ; 1.420      ;
; -1.409 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.521     ; 1.420      ;
; -1.364 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.524     ; 1.372      ;
; -1.364 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.524     ; 1.372      ;
; -1.364 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.524     ; 1.372      ;
; -1.364 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.524     ; 1.372      ;
; -1.364 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.524     ; 1.372      ;
; -1.364 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.524     ; 1.372      ;
; -1.361 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.536     ; 1.357      ;
; -1.361 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.536     ; 1.357      ;
; -1.361 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.536     ; 1.357      ;
; -1.361 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.536     ; 1.357      ;
; -1.361 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.536     ; 1.357      ;
; -1.361 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.536     ; 1.357      ;
; -1.334 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.523     ; 1.343      ;
; -1.334 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.523     ; 1.343      ;
; -1.334 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.523     ; 1.343      ;
; -1.334 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.523     ; 1.343      ;
; -1.334 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.523     ; 1.343      ;
; -1.334 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.523     ; 1.343      ;
; -1.250 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.599      ; 2.381      ;
; -1.250 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.599      ; 2.381      ;
; -1.250 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.599      ; 2.381      ;
; -1.250 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.599      ; 2.381      ;
; -1.250 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.599      ; 2.381      ;
; -1.250 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.599      ; 2.381      ;
; -1.250 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.599      ; 2.381      ;
; -1.245 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.601      ; 2.378      ;
; -1.245 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.601      ; 2.378      ;
; -1.245 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.601      ; 2.378      ;
; -1.245 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.601      ; 2.378      ;
; -1.245 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.601      ; 2.378      ;
; -1.245 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.601      ; 2.378      ;
; -1.175 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.599      ; 2.306      ;
; -1.175 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.599      ; 2.306      ;
; -1.175 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.599      ; 2.306      ;
; -1.175 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.599      ; 2.306      ;
; -1.175 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.599      ; 2.306      ;
; -1.175 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.599      ; 2.306      ;
+--------+------------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'sdClock'                                                                                                                             ;
+-------+------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.011 ; sd_controller_NealC:sd1|init_busy  ; sd_controller_NealC:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 1.022      ;
; 0.011 ; sd_controller_NealC:sd1|init_busy  ; sd_controller_NealC:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 1.022      ;
; 0.011 ; sd_controller_NealC:sd1|init_busy  ; sd_controller_NealC:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 1.022      ;
; 0.011 ; sd_controller_NealC:sd1|init_busy  ; sd_controller_NealC:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 1.022      ;
; 0.011 ; sd_controller_NealC:sd1|init_busy  ; sd_controller_NealC:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 1.022      ;
; 0.011 ; sd_controller_NealC:sd1|init_busy  ; sd_controller_NealC:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 1.022      ;
; 0.011 ; sd_controller_NealC:sd1|init_busy  ; sd_controller_NealC:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 1.022      ;
; 0.011 ; sd_controller_NealC:sd1|init_busy  ; sd_controller_NealC:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 1.022      ;
; 0.011 ; sd_controller_NealC:sd1|init_busy  ; sd_controller_NealC:sd1|driveLED        ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 1.022      ;
; 0.063 ; sd_controller_NealC:sd1|block_busy ; sd_controller_NealC:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 0.970      ;
; 0.063 ; sd_controller_NealC:sd1|block_busy ; sd_controller_NealC:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 0.970      ;
; 0.063 ; sd_controller_NealC:sd1|block_busy ; sd_controller_NealC:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 0.970      ;
; 0.063 ; sd_controller_NealC:sd1|block_busy ; sd_controller_NealC:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 0.970      ;
; 0.063 ; sd_controller_NealC:sd1|block_busy ; sd_controller_NealC:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 0.970      ;
; 0.063 ; sd_controller_NealC:sd1|block_busy ; sd_controller_NealC:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 0.970      ;
; 0.063 ; sd_controller_NealC:sd1|block_busy ; sd_controller_NealC:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 0.970      ;
; 0.063 ; sd_controller_NealC:sd1|block_busy ; sd_controller_NealC:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 0.970      ;
; 0.063 ; sd_controller_NealC:sd1|block_busy ; sd_controller_NealC:sd1|driveLED        ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 0.970      ;
+-------+------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'T80s:cpu1|IORQ_n'                                                                                                                             ;
+-------+-----------------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                ; Launch Clock ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+
; 0.411 ; SBCTextDisplayRGB:io2|func_reset        ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk          ; T80s:cpu1|IORQ_n ; 1.000        ; 0.112      ; 0.733      ;
; 0.411 ; SBCTextDisplayRGB:io2|func_reset        ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk          ; T80s:cpu1|IORQ_n ; 1.000        ; 0.112      ; 0.733      ;
; 0.411 ; SBCTextDisplayRGB:io2|func_reset        ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk          ; T80s:cpu1|IORQ_n ; 1.000        ; 0.112      ; 0.733      ;
; 0.764 ; sd_controller_NealC:sd1|init_busy       ; sd_controller_NealC:sd1|block_write    ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 1.260      ; 1.028      ;
; 0.764 ; sd_controller_NealC:sd1|init_busy       ; sd_controller_NealC:sd1|block_read     ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 1.260      ; 1.028      ;
; 0.835 ; sd_controller_NealC:sd1|block_start_ack ; sd_controller_NealC:sd1|block_write    ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 1.260      ; 0.957      ;
; 0.835 ; sd_controller_NealC:sd1|block_start_ack ; sd_controller_NealC:sd1|block_read     ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 1.260      ; 0.957      ;
+-------+-----------------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'T80s:cpu1|IORQ_n'                                                                                                                               ;
+--------+-----------------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                ; Launch Clock ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+
; -0.195 ; SBCTextDisplayRGB:io2|func_reset        ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk          ; T80s:cpu1|IORQ_n ; 0.000        ; 0.776      ; 0.733      ;
; -0.195 ; SBCTextDisplayRGB:io2|func_reset        ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk          ; T80s:cpu1|IORQ_n ; 0.000        ; 0.776      ; 0.733      ;
; -0.195 ; SBCTextDisplayRGB:io2|func_reset        ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk          ; T80s:cpu1|IORQ_n ; 0.000        ; 0.776      ; 0.733      ;
; -0.142 ; sd_controller_NealC:sd1|block_start_ack ; sd_controller_NealC:sd1|block_write    ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 1.447      ; 0.957      ;
; -0.142 ; sd_controller_NealC:sd1|block_start_ack ; sd_controller_NealC:sd1|block_read     ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 1.447      ; 0.957      ;
; -0.071 ; sd_controller_NealC:sd1|init_busy       ; sd_controller_NealC:sd1|block_write    ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 1.447      ; 1.028      ;
; -0.071 ; sd_controller_NealC:sd1|init_busy       ; sd_controller_NealC:sd1|block_read     ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 1.447      ; 1.028      ;
+--------+-----------------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'serialClkCount[15]'                                                                                                           ;
+--------+-----------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                          ; Launch Clock     ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+
; -0.029 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.153      ; 1.417      ;
; -0.029 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.153      ; 1.417      ;
; -0.029 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.153      ; 1.417      ;
; -0.029 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.153      ; 1.417      ;
; -0.029 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.153      ; 1.417      ;
; -0.029 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.153      ; 1.417      ;
; 0.046  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.155      ; 1.494      ;
; 0.046  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.155      ; 1.494      ;
; 0.046  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.155      ; 1.494      ;
; 0.046  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.155      ; 1.494      ;
; 0.046  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.155      ; 1.494      ;
; 0.046  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.155      ; 1.494      ;
; 0.046  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.155      ; 1.494      ;
; 0.046  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.155      ; 1.494      ;
; 0.161  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.156      ; 1.610      ;
; 0.161  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.156      ; 1.610      ;
; 0.161  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.156      ; 1.610      ;
; 0.161  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.156      ; 1.610      ;
; 0.161  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.156      ; 1.610      ;
; 0.161  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txByteSent      ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.156      ; 1.610      ;
; 0.166  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.154      ; 1.613      ;
; 0.166  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.154      ; 1.613      ;
; 0.166  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.154      ; 1.613      ;
; 0.166  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.154      ; 1.613      ;
; 0.166  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.154      ; 1.613      ;
; 0.166  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.154      ; 1.613      ;
; 0.166  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.154      ; 1.613      ;
; 0.471  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.153      ; 1.417      ;
; 0.471  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.153      ; 1.417      ;
; 0.471  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.153      ; 1.417      ;
; 0.471  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.153      ; 1.417      ;
; 0.471  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.153      ; 1.417      ;
; 0.471  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.153      ; 1.417      ;
; 0.546  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.155      ; 1.494      ;
; 0.546  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.155      ; 1.494      ;
; 0.546  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.155      ; 1.494      ;
; 0.546  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.155      ; 1.494      ;
; 0.546  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.155      ; 1.494      ;
; 0.546  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.155      ; 1.494      ;
; 0.546  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.155      ; 1.494      ;
; 0.546  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.155      ; 1.494      ;
; 0.661  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.156      ; 1.610      ;
; 0.661  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.156      ; 1.610      ;
; 0.661  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.156      ; 1.610      ;
; 0.661  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.156      ; 1.610      ;
; 0.661  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.156      ; 1.610      ;
; 0.661  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txByteSent      ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.156      ; 1.610      ;
; 0.666  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.154      ; 1.613      ;
; 0.666  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.154      ; 1.613      ;
; 0.666  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.154      ; 1.613      ;
; 0.666  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.154      ; 1.613      ;
; 0.666  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.154      ; 1.613      ;
; 0.666  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.154      ; 1.613      ;
; 0.666  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.154      ; 1.613      ;
; 1.511  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.598      ; 1.761      ;
; 1.511  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.598      ; 1.761      ;
; 1.511  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.598      ; 1.761      ;
; 1.511  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.598      ; 1.761      ;
; 1.511  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.598      ; 1.761      ;
; 1.511  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.598      ; 1.761      ;
; 1.522  ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.455      ; 1.629      ;
; 1.522  ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.455      ; 1.629      ;
; 1.522  ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.455      ; 1.629      ;
; 1.522  ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.455      ; 1.629      ;
; 1.522  ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.455      ; 1.629      ;
; 1.522  ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.455      ; 1.629      ;
; 1.580  ; T80s:cpu1|RD_n        ; bufferedUART:io1|rxClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.455      ; 1.687      ;
; 1.580  ; T80s:cpu1|RD_n        ; bufferedUART:io1|rxClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.455      ; 1.687      ;
; 1.580  ; T80s:cpu1|RD_n        ; bufferedUART:io1|rxClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.455      ; 1.687      ;
; 1.580  ; T80s:cpu1|RD_n        ; bufferedUART:io1|rxClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.455      ; 1.687      ;
; 1.580  ; T80s:cpu1|RD_n        ; bufferedUART:io1|rxClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.455      ; 1.687      ;
; 1.580  ; T80s:cpu1|RD_n        ; bufferedUART:io1|rxClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.455      ; 1.687      ;
; 1.586  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.600      ; 1.838      ;
; 1.586  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.600      ; 1.838      ;
; 1.586  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.600      ; 1.838      ;
; 1.586  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.600      ; 1.838      ;
; 1.586  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.600      ; 1.838      ;
; 1.586  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxBitCount[3]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.600      ; 1.838      ;
; 1.586  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.600      ; 1.838      ;
; 1.586  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.600      ; 1.838      ;
; 1.597  ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.457      ; 1.706      ;
; 1.597  ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.457      ; 1.706      ;
; 1.597  ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.457      ; 1.706      ;
; 1.597  ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxBitCount[1]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.457      ; 1.706      ;
; 1.597  ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxBitCount[2]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.457      ; 1.706      ;
; 1.597  ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxBitCount[3]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.457      ; 1.706      ;
; 1.597  ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.457      ; 1.706      ;
; 1.597  ; T80s:cpu1|WR_n        ; bufferedUART:io1|txState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.457      ; 1.706      ;
; 1.655  ; T80s:cpu1|RD_n        ; bufferedUART:io1|rxState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.457      ; 1.764      ;
; 1.655  ; T80s:cpu1|RD_n        ; bufferedUART:io1|rxState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.457      ; 1.764      ;
; 1.655  ; T80s:cpu1|RD_n        ; bufferedUART:io1|rxBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.457      ; 1.764      ;
; 1.655  ; T80s:cpu1|RD_n        ; bufferedUART:io1|rxBitCount[1]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.457      ; 1.764      ;
; 1.655  ; T80s:cpu1|RD_n        ; bufferedUART:io1|rxBitCount[2]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.457      ; 1.764      ;
; 1.655  ; T80s:cpu1|RD_n        ; bufferedUART:io1|rxBitCount[3]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.457      ; 1.764      ;
; 1.655  ; T80s:cpu1|RD_n        ; bufferedUART:io1|rxState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.457      ; 1.764      ;
; 1.655  ; T80s:cpu1|RD_n        ; bufferedUART:io1|txState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.457      ; 1.764      ;
; 1.669  ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|rxClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.492      ; 1.813      ;
; 1.669  ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|rxClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.492      ; 1.813      ;
; 1.669  ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|rxClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.492      ; 1.813      ;
; 1.669  ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|rxClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.492      ; 1.813      ;
+--------+-----------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'sdClock'                                                                                                                              ;
+-------+------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.817 ; sd_controller_NealC:sd1|block_busy ; sd_controller_NealC:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 0.970      ;
; 0.817 ; sd_controller_NealC:sd1|block_busy ; sd_controller_NealC:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 0.970      ;
; 0.817 ; sd_controller_NealC:sd1|block_busy ; sd_controller_NealC:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 0.970      ;
; 0.817 ; sd_controller_NealC:sd1|block_busy ; sd_controller_NealC:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 0.970      ;
; 0.817 ; sd_controller_NealC:sd1|block_busy ; sd_controller_NealC:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 0.970      ;
; 0.817 ; sd_controller_NealC:sd1|block_busy ; sd_controller_NealC:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 0.970      ;
; 0.817 ; sd_controller_NealC:sd1|block_busy ; sd_controller_NealC:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 0.970      ;
; 0.817 ; sd_controller_NealC:sd1|block_busy ; sd_controller_NealC:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 0.970      ;
; 0.817 ; sd_controller_NealC:sd1|block_busy ; sd_controller_NealC:sd1|driveLED        ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 0.970      ;
; 0.869 ; sd_controller_NealC:sd1|init_busy  ; sd_controller_NealC:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 1.022      ;
; 0.869 ; sd_controller_NealC:sd1|init_busy  ; sd_controller_NealC:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 1.022      ;
; 0.869 ; sd_controller_NealC:sd1|init_busy  ; sd_controller_NealC:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 1.022      ;
; 0.869 ; sd_controller_NealC:sd1|init_busy  ; sd_controller_NealC:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 1.022      ;
; 0.869 ; sd_controller_NealC:sd1|init_busy  ; sd_controller_NealC:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 1.022      ;
; 0.869 ; sd_controller_NealC:sd1|init_busy  ; sd_controller_NealC:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 1.022      ;
; 0.869 ; sd_controller_NealC:sd1|init_busy  ; sd_controller_NealC:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 1.022      ;
; 0.869 ; sd_controller_NealC:sd1|init_busy  ; sd_controller_NealC:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 1.022      ;
; 0.869 ; sd_controller_NealC:sd1|init_busy  ; sd_controller_NealC:sd1|driveLED        ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 1.022      ;
+-------+------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'T80s:cpu1|IORQ_n'                                                                                 ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------------------+
; -1.192 ; -0.192       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[0]            ;
; -1.192 ; -0.192       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[0]            ;
; -1.192 ; -0.192       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[1]            ;
; -1.192 ; -0.192       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[1]            ;
; -1.192 ; -0.192       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[2]            ;
; -1.192 ; -0.192       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[2]            ;
; -1.192 ; -0.192       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[3]            ;
; -1.192 ; -0.192       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[3]            ;
; -1.192 ; -0.192       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[4]            ;
; -1.192 ; -0.192       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[4]            ;
; -1.192 ; -0.192       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[5]            ;
; -1.192 ; -0.192       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[5]            ;
; -1.192 ; -0.192       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[6]            ;
; -1.192 ; -0.192       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[6]            ;
; -1.192 ; -0.192       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[7]            ;
; -1.192 ; -0.192       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[7]            ;
; -1.192 ; -0.192       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[0]      ;
; -1.192 ; -0.192       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[0]      ;
; -1.192 ; -0.192       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[1]      ;
; -1.192 ; -0.192       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[1]      ;
; -1.192 ; -0.192       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[2]      ;
; -1.192 ; -0.192       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[2]      ;
; -1.192 ; -0.192       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[3]      ;
; -1.192 ; -0.192       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[3]      ;
; -1.192 ; -0.192       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[4]      ;
; -1.192 ; -0.192       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[4]      ;
; -1.192 ; -0.192       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[5]      ;
; -1.192 ; -0.192       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[5]      ;
; -1.164 ; -0.164       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[0]       ;
; -1.164 ; -0.164       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[0]       ;
; -1.164 ; -0.164       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[1]       ;
; -1.164 ; -0.164       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[1]       ;
; -1.164 ; -0.164       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[2]       ;
; -1.164 ; -0.164       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[2]       ;
; -1.164 ; -0.164       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[3]       ;
; -1.164 ; -0.164       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[3]       ;
; -1.164 ; -0.164       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[4]       ;
; -1.164 ; -0.164       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[4]       ;
; -1.164 ; -0.164       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[5]       ;
; -1.164 ; -0.164       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[5]       ;
; -1.164 ; -0.164       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[6]       ;
; -1.164 ; -0.164       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[6]       ;
; -1.164 ; -0.164       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[7]       ;
; -1.164 ; -0.164       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[7]       ;
; -1.164 ; -0.164       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[0] ;
; -1.164 ; -0.164       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[0] ;
; -1.164 ; -0.164       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[1] ;
; -1.164 ; -0.164       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[1] ;
; -1.164 ; -0.164       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[2] ;
; -1.164 ; -0.164       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[2] ;
; -1.104 ; -0.104       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller_NealC:sd1|host_read_flag ;
; -1.104 ; -0.104       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller_NealC:sd1|host_read_flag ;
; -0.823 ; 0.177        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[5]    ;
; -0.823 ; 0.177        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[5]    ;
; -0.823 ; 0.177        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[6]    ;
; -0.823 ; 0.177        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[6]    ;
; -0.823 ; 0.177        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[7]    ;
; -0.823 ; 0.177        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[7]    ;
; -0.823 ; 0.177        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[0] ;
; -0.823 ; 0.177        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[0] ;
; -0.823 ; 0.177        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[1] ;
; -0.823 ; 0.177        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[1] ;
; -0.823 ; 0.177        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[2] ;
; -0.823 ; 0.177        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[2] ;
; -0.823 ; 0.177        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[3] ;
; -0.823 ; 0.177        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[3] ;
; -0.823 ; 0.177        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[4] ;
; -0.823 ; 0.177        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[4] ;
; -0.823 ; 0.177        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[5] ;
; -0.823 ; 0.177        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[5] ;
; -0.823 ; 0.177        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[6] ;
; -0.823 ; 0.177        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[6] ;
; -0.823 ; 0.177        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[7] ;
; -0.823 ; 0.177        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[7] ;
; -0.823 ; 0.177        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteWritten  ;
; -0.823 ; 0.177        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteWritten  ;
; -0.748 ; 0.252        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|controlReg[5]         ;
; -0.748 ; 0.252        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|controlReg[5]         ;
; -0.748 ; 0.252        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|controlReg[6]         ;
; -0.748 ; 0.252        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|controlReg[6]         ;
; -0.748 ; 0.252        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|controlReg[7]         ;
; -0.748 ; 0.252        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|controlReg[7]         ;
; -0.748 ; 0.252        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[0]        ;
; -0.748 ; 0.252        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[0]        ;
; -0.748 ; 0.252        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[1]        ;
; -0.748 ; 0.252        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[1]        ;
; -0.748 ; 0.252        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[2]        ;
; -0.748 ; 0.252        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[2]        ;
; -0.748 ; 0.252        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[3]        ;
; -0.748 ; 0.252        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[3]        ;
; -0.748 ; 0.252        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[4]        ;
; -0.748 ; 0.252        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[4]        ;
; -0.748 ; 0.252        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[5]        ;
; -0.748 ; 0.252        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[5]        ;
; -0.748 ; 0.252        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[6]        ;
; -0.748 ; 0.252        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[6]        ;
; -0.748 ; 0.252        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[7]        ;
; -0.748 ; 0.252        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[7]        ;
; -0.748 ; 0.252        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteWritten         ;
; -0.748 ; 0.252        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteWritten         ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'cpuClock'                                                                        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[3]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[3]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[4]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[4]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[5]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[5]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[6]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[6]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[7]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[7]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|IORQ_n              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|IORQ_n              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|MREQ_n              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|MREQ_n              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|RD_n                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|RD_n                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[12]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[13]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[13]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[14]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[14]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[15]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[15]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Alternate    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Alternate    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[4]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[4]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[7]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[7]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Arith16_r    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Arith16_r    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Auto_Wait_t1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Auto_Wait_t1 ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'sdClock'                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:bit_counter[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:bit_counter[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:bit_counter[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:bit_counter[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:bit_counter[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:bit_counter[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:bit_counter[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:bit_counter[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:bit_counter[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:bit_counter[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:bit_counter[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:bit_counter[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:bit_counter[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:bit_counter[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:bit_counter[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:bit_counter[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:byte_counter[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:byte_counter[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:byte_counter[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:byte_counter[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:byte_counter[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:byte_counter[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:byte_counter[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:byte_counter[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:byte_counter[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:byte_counter[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:byte_counter[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:byte_counter[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:byte_counter[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:byte_counter[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:byte_counter[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:byte_counter[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:byte_counter[8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:byte_counter[8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:byte_counter[9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|\fsm:byte_counter[9] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|block_busy           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|block_busy           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|block_start_ack      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|block_start_ack      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|clkCount[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|clkCount[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|clkCount[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|clkCount[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|clkCount[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|clkCount[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|clkCount[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|clkCount[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|clkCount[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|clkCount[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|clkCount[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|clkCount[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_mode             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_mode             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[10]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[10]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[11]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[11]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[12]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[12]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[13]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[13]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[14]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[14]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[15]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[15]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[16]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[16]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[17]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[17]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[18]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[18]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[19]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[19]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[20]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[20]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[21]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[21]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[22]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[22]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[23]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[23]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[24]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[24]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[25]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[25]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[26]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[26]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[27]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[27]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[28]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[28]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[29]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[29]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[30]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller_NealC:sd1|cmd_out[30]          ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'serialClkCount[15]'                                                                         ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~100  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~100  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~101  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~101  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~102  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~102  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~103  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~103  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~104  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~104  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~105  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~105  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~106  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~106  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~107  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~107  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~108  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~108  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~109  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~109  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~110  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~110  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~111  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~111  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~112  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~112  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~113  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~113  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~114  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~114  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~115  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~115  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~116  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~116  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~117  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~117  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~118  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~118  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~119  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~119  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~120  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~120  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~121  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~121  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~122  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~122  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~123  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~123  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~124  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~124  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~125  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~125  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~126  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~126  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~127  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~127  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~128  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~128  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~129  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~129  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~13   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~13   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~130  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~130  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~131  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~131  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~132  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~132  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~133  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~133  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~134  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~134  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~135  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~135  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~136  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~136  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~137  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~137  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~138  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~138  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~139  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~139  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~14   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~14   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~140  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~140  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~15   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~15   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~16   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~16   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~17   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~17   ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; n_reset      ; clk        ; 4.353 ; 4.353 ; Rise       ; clk             ;
; ps2Clk       ; clk        ; 3.348 ; 3.348 ; Rise       ; clk             ;
; ps2Data      ; clk        ; 2.718 ; 2.718 ; Rise       ; clk             ;
; rxd1         ; clk        ; 3.412 ; 3.412 ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; 3.581 ; 3.581 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 3.480 ; 3.480 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 3.356 ; 3.356 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 3.581 ; 3.581 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 3.462 ; 3.462 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 3.224 ; 3.224 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 2.981 ; 2.981 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 2.954 ; 2.954 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 2.954 ; 2.954 ; Rise       ; cpuClock        ;
; n_reset      ; sdClock    ; 3.929 ; 3.929 ; Rise       ; sdClock         ;
; sdMISO       ; sdClock    ; 4.649 ; 4.649 ; Rise       ; sdClock         ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; -2.796 ; -2.796 ; Rise       ; clk             ;
; ps2Clk       ; clk        ; -2.325 ; -2.325 ; Rise       ; clk             ;
; ps2Data      ; clk        ; -2.598 ; -2.598 ; Rise       ; clk             ;
; rxd1         ; clk        ; -2.454 ; -2.454 ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; -2.578 ; -2.578 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; -3.191 ; -3.191 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; -2.988 ; -2.988 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; -3.298 ; -3.298 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; -2.953 ; -2.953 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; -2.861 ; -2.861 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; -2.624 ; -2.624 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; -2.601 ; -2.601 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; -2.578 ; -2.578 ; Rise       ; cpuClock        ;
; n_reset      ; sdClock    ; -2.619 ; -2.619 ; Rise       ; sdClock         ;
; sdMISO       ; sdClock    ; -2.869 ; -2.869 ; Rise       ; sdClock         ;
+--------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                   ;
+------------------+--------------------+-------+-------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+-------+-------+------------+--------------------+
; n_ChipSS         ; T80s:cpu1|IORQ_n   ;       ; 2.897 ; Rise       ; T80s:cpu1|IORQ_n   ;
; n_ChipSS         ; T80s:cpu1|IORQ_n   ; 2.897 ;       ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 4.214 ; 4.214 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 4.333 ; 4.333 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 5.191 ; 5.191 ; Fall       ; T80s:cpu1|IORQ_n   ;
; hSync            ; clk                ; 4.017 ; 4.017 ; Rise       ; clk                ;
; ioOut8[*]        ; clk                ; 3.724 ; 3.724 ; Rise       ; clk                ;
;  ioOut8[0]       ; clk                ; 3.724 ; 3.724 ; Rise       ; clk                ;
;  ioOut8[1]       ; clk                ; 3.568 ; 3.568 ; Rise       ; clk                ;
;  ioOut8[2]       ; clk                ; 3.579 ; 3.579 ; Rise       ; clk                ;
;  ioOut8[3]       ; clk                ; 3.586 ; 3.586 ; Rise       ; clk                ;
;  ioOut8[4]       ; clk                ; 3.475 ; 3.475 ; Rise       ; clk                ;
;  ioOut8[5]       ; clk                ; 3.492 ; 3.492 ; Rise       ; clk                ;
;  ioOut8[6]       ; clk                ; 3.466 ; 3.466 ; Rise       ; clk                ;
;  ioOut8[7]       ; clk                ; 3.593 ; 3.593 ; Rise       ; clk                ;
; ps2Clk           ; clk                ; 3.718 ; 3.718 ; Rise       ; clk                ;
; ps2Data          ; clk                ; 3.935 ; 3.935 ; Rise       ; clk                ;
; vSync            ; clk                ; 3.903 ; 3.903 ; Rise       ; clk                ;
; video            ; clk                ; 3.821 ; 3.821 ; Rise       ; clk                ;
; videoB0          ; clk                ; 3.922 ; 3.922 ; Rise       ; clk                ;
; videoB1          ; clk                ; 3.729 ; 3.729 ; Rise       ; clk                ;
; videoG0          ; clk                ; 3.795 ; 3.795 ; Rise       ; clk                ;
; videoG1          ; clk                ; 3.921 ; 3.921 ; Rise       ; clk                ;
; videoR0          ; clk                ; 3.905 ; 3.905 ; Rise       ; clk                ;
; videoR1          ; clk                ; 3.918 ; 3.918 ; Rise       ; clk                ;
; videoSync        ; clk                ; 4.290 ; 4.290 ; Rise       ; clk                ;
; rts1             ; clk                ; 4.336 ; 4.336 ; Fall       ; clk                ;
; n_ChipSS         ; cpuClock           ; 3.948 ; 3.948 ; Rise       ; cpuClock           ;
; n_sRamCS         ; cpuClock           ; 4.943 ; 4.943 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 5.062 ; 5.062 ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 5.920 ; 5.920 ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 4.621 ; 4.621 ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 4.621 ; 4.621 ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 3.170 ; 3.170 ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 3.560 ; 3.560 ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 3.224 ; 3.224 ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 3.485 ; 3.485 ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 3.292 ; 3.292 ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 3.677 ; 3.677 ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 3.131 ; 3.131 ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 4.262 ; 4.262 ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 4.585 ; 4.585 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 4.299 ; 4.299 ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 4.143 ; 4.143 ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 4.117 ; 4.117 ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 3.800 ; 3.800 ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 3.939 ; 3.939 ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 4.184 ; 4.184 ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 5.020 ; 5.020 ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 4.897 ; 4.897 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 4.583 ; 4.583 ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 5.020 ; 5.020 ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 4.392 ; 4.392 ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 4.627 ; 4.627 ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 4.733 ; 4.733 ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 4.115 ; 4.115 ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 4.107 ; 4.107 ; Rise       ; cpuClock           ;
; driveLED         ; sdClock            ; 3.391 ; 3.391 ; Rise       ; sdClock            ;
; sdCS             ; sdClock            ; 3.821 ; 3.821 ; Rise       ; sdClock            ;
; sdMOSI           ; sdClock            ; 4.367 ; 4.367 ; Rise       ; sdClock            ;
; sdSCLK           ; sdClock            ; 3.825 ; 3.825 ; Rise       ; sdClock            ;
; txd1             ; serialClkCount[15] ; 3.851 ; 3.851 ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+-------+-------+------------+--------------------+


+-----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                           ;
+------------------+--------------------+-------+-------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+-------+-------+------------+--------------------+
; n_ChipSS         ; T80s:cpu1|IORQ_n   ;       ; 2.822 ; Rise       ; T80s:cpu1|IORQ_n   ;
; n_ChipSS         ; T80s:cpu1|IORQ_n   ; 2.822 ;       ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 4.214 ; 4.214 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 4.333 ; 4.333 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 5.191 ; 5.191 ; Fall       ; T80s:cpu1|IORQ_n   ;
; hSync            ; clk                ; 4.017 ; 4.017 ; Rise       ; clk                ;
; ioOut8[*]        ; clk                ; 3.466 ; 3.466 ; Rise       ; clk                ;
;  ioOut8[0]       ; clk                ; 3.724 ; 3.724 ; Rise       ; clk                ;
;  ioOut8[1]       ; clk                ; 3.568 ; 3.568 ; Rise       ; clk                ;
;  ioOut8[2]       ; clk                ; 3.579 ; 3.579 ; Rise       ; clk                ;
;  ioOut8[3]       ; clk                ; 3.586 ; 3.586 ; Rise       ; clk                ;
;  ioOut8[4]       ; clk                ; 3.475 ; 3.475 ; Rise       ; clk                ;
;  ioOut8[5]       ; clk                ; 3.492 ; 3.492 ; Rise       ; clk                ;
;  ioOut8[6]       ; clk                ; 3.466 ; 3.466 ; Rise       ; clk                ;
;  ioOut8[7]       ; clk                ; 3.593 ; 3.593 ; Rise       ; clk                ;
; ps2Clk           ; clk                ; 3.718 ; 3.718 ; Rise       ; clk                ;
; ps2Data          ; clk                ; 3.935 ; 3.935 ; Rise       ; clk                ;
; vSync            ; clk                ; 3.903 ; 3.903 ; Rise       ; clk                ;
; video            ; clk                ; 3.821 ; 3.821 ; Rise       ; clk                ;
; videoB0          ; clk                ; 3.922 ; 3.922 ; Rise       ; clk                ;
; videoB1          ; clk                ; 3.729 ; 3.729 ; Rise       ; clk                ;
; videoG0          ; clk                ; 3.795 ; 3.795 ; Rise       ; clk                ;
; videoG1          ; clk                ; 3.921 ; 3.921 ; Rise       ; clk                ;
; videoR0          ; clk                ; 3.905 ; 3.905 ; Rise       ; clk                ;
; videoR1          ; clk                ; 3.918 ; 3.918 ; Rise       ; clk                ;
; videoSync        ; clk                ; 4.074 ; 4.074 ; Rise       ; clk                ;
; rts1             ; clk                ; 4.336 ; 4.336 ; Fall       ; clk                ;
; n_ChipSS         ; cpuClock           ; 3.333 ; 3.333 ; Rise       ; cpuClock           ;
; n_sRamCS         ; cpuClock           ; 4.678 ; 4.678 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 3.629 ; 3.629 ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 3.655 ; 3.655 ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 3.131 ; 3.131 ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 4.621 ; 4.621 ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 3.170 ; 3.170 ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 3.560 ; 3.560 ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 3.224 ; 3.224 ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 3.485 ; 3.485 ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 3.292 ; 3.292 ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 3.677 ; 3.677 ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 3.131 ; 3.131 ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 4.262 ; 4.262 ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 4.585 ; 4.585 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 4.299 ; 4.299 ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 4.143 ; 4.143 ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 4.117 ; 4.117 ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 3.800 ; 3.800 ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 3.939 ; 3.939 ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 4.184 ; 4.184 ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 4.107 ; 4.107 ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 4.897 ; 4.897 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 4.583 ; 4.583 ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 5.020 ; 5.020 ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 4.392 ; 4.392 ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 4.627 ; 4.627 ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 4.733 ; 4.733 ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 4.115 ; 4.115 ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 4.107 ; 4.107 ; Rise       ; cpuClock           ;
; driveLED         ; sdClock            ; 3.391 ; 3.391 ; Rise       ; sdClock            ;
; sdCS             ; sdClock            ; 3.821 ; 3.821 ; Rise       ; sdClock            ;
; sdMOSI           ; sdClock            ; 4.213 ; 4.213 ; Rise       ; sdClock            ;
; sdSCLK           ; sdClock            ; 3.825 ; 3.825 ; Rise       ; sdClock            ;
; txd1             ; serialClkCount[15] ; 3.851 ; 3.851 ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+-------+-------+------------+--------------------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 5.022 ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 5.131 ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 5.247 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 5.243 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 5.243 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 5.247 ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 5.121 ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 5.022 ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 5.022 ;      ; Rise       ; cpuClock        ;
+--------------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 3.977 ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 4.086 ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 4.202 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 4.198 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 4.198 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 4.202 ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 4.076 ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 3.977 ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 3.977 ;      ; Rise       ; cpuClock        ;
+--------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 5.022     ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 5.131     ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 5.247     ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 5.243     ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 5.243     ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 5.247     ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 5.121     ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 5.022     ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 5.022     ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 3.977     ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 4.086     ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 4.202     ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 4.198     ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 4.198     ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 4.202     ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 4.076     ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 3.977     ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 3.977     ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                    ;
+---------------------+------------+----------+----------+---------+---------------------+
; Clock               ; Setup      ; Hold     ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------+------------+----------+----------+---------+---------------------+
; Worst-case Slack    ; -17.698    ; -3.624   ; -5.474   ; -2.804  ; -2.989              ;
;  T80s:cpu1|IORQ_n   ; -7.887     ; -3.624   ; 0.411    ; -2.804  ; -2.989              ;
;  clk                ; -17.698    ; -1.984   ; N/A      ; N/A     ; -2.567              ;
;  cpuClock           ; -17.585    ; -0.481   ; N/A      ; N/A     ; -0.742              ;
;  sdClock            ; -9.941     ; 0.215    ; -1.562   ; 0.817   ; -0.742              ;
;  serialClkCount[15] ; -6.920     ; -0.060   ; -5.474   ; -0.029  ; -0.742              ;
; Design-wide TNS     ; -13610.995 ; -148.985 ; -154.688 ; -12.294 ; -4391.097           ;
;  T80s:cpu1|IORQ_n   ; -255.081   ; -147.001 ; 0.000    ; -12.294 ; -506.204            ;
;  clk                ; -6619.805  ; -13.733  ; N/A      ; N/A     ; -2840.157           ;
;  cpuClock           ; -4623.707  ; -1.631   ; N/A      ; N/A     ; -513.464            ;
;  sdClock            ; -1069.162  ; 0.000    ; -14.058  ; 0.000   ; -267.120            ;
;  serialClkCount[15] ; -1043.240  ; -0.104   ; -140.630 ; -0.174  ; -264.152            ;
+---------------------+------------+----------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; 11.105 ; 11.105 ; Rise       ; clk             ;
; ps2Clk       ; clk        ; 8.263  ; 8.263  ; Rise       ; clk             ;
; ps2Data      ; clk        ; 6.321  ; 6.321  ; Rise       ; clk             ;
; rxd1         ; clk        ; 8.282  ; 8.282  ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; 9.154  ; 9.154  ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 8.631  ; 8.631  ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 8.159  ; 8.159  ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 9.154  ; 9.154  ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 8.600  ; 8.600  ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 7.883  ; 7.883  ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 7.540  ; 7.540  ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 7.330  ; 7.330  ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 7.402  ; 7.402  ; Rise       ; cpuClock        ;
; n_reset      ; sdClock    ; 9.496  ; 9.496  ; Rise       ; sdClock         ;
; sdMISO       ; sdClock    ; 11.969 ; 11.969 ; Rise       ; sdClock         ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; -2.796 ; -2.796 ; Rise       ; clk             ;
; ps2Clk       ; clk        ; -2.325 ; -2.325 ; Rise       ; clk             ;
; ps2Data      ; clk        ; -2.598 ; -2.598 ; Rise       ; clk             ;
; rxd1         ; clk        ; -2.454 ; -2.454 ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; -2.578 ; -2.578 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; -3.191 ; -3.191 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; -2.988 ; -2.988 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; -3.298 ; -3.298 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; -2.953 ; -2.953 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; -2.861 ; -2.861 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; -2.624 ; -2.624 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; -2.601 ; -2.601 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; -2.578 ; -2.578 ; Rise       ; cpuClock        ;
; n_reset      ; sdClock    ; -2.619 ; -2.619 ; Rise       ; sdClock         ;
; sdMISO       ; sdClock    ; -2.869 ; -2.869 ; Rise       ; sdClock         ;
+--------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                     ;
+------------------+--------------------+--------+--------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+--------+--------+------------+--------------------+
; n_ChipSS         ; T80s:cpu1|IORQ_n   ;        ; 7.696  ; Rise       ; T80s:cpu1|IORQ_n   ;
; n_ChipSS         ; T80s:cpu1|IORQ_n   ; 7.696  ;        ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 11.044 ; 11.044 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 11.557 ; 11.557 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 14.536 ; 14.536 ; Fall       ; T80s:cpu1|IORQ_n   ;
; hSync            ; clk                ; 8.884  ; 8.884  ; Rise       ; clk                ;
; ioOut8[*]        ; clk                ; 8.082  ; 8.082  ; Rise       ; clk                ;
;  ioOut8[0]       ; clk                ; 8.082  ; 8.082  ; Rise       ; clk                ;
;  ioOut8[1]       ; clk                ; 7.627  ; 7.627  ; Rise       ; clk                ;
;  ioOut8[2]       ; clk                ; 7.648  ; 7.648  ; Rise       ; clk                ;
;  ioOut8[3]       ; clk                ; 7.654  ; 7.654  ; Rise       ; clk                ;
;  ioOut8[4]       ; clk                ; 7.289  ; 7.289  ; Rise       ; clk                ;
;  ioOut8[5]       ; clk                ; 7.319  ; 7.319  ; Rise       ; clk                ;
;  ioOut8[6]       ; clk                ; 7.283  ; 7.283  ; Rise       ; clk                ;
;  ioOut8[7]       ; clk                ; 7.669  ; 7.669  ; Rise       ; clk                ;
; ps2Clk           ; clk                ; 8.192  ; 8.192  ; Rise       ; clk                ;
; ps2Data          ; clk                ; 8.788  ; 8.788  ; Rise       ; clk                ;
; vSync            ; clk                ; 8.527  ; 8.527  ; Rise       ; clk                ;
; video            ; clk                ; 8.454  ; 8.454  ; Rise       ; clk                ;
; videoB0          ; clk                ; 8.569  ; 8.569  ; Rise       ; clk                ;
; videoB1          ; clk                ; 7.938  ; 7.938  ; Rise       ; clk                ;
; videoG0          ; clk                ; 8.181  ; 8.181  ; Rise       ; clk                ;
; videoG1          ; clk                ; 8.570  ; 8.570  ; Rise       ; clk                ;
; videoR0          ; clk                ; 8.532  ; 8.532  ; Rise       ; clk                ;
; videoR1          ; clk                ; 8.615  ; 8.615  ; Rise       ; clk                ;
; videoSync        ; clk                ; 10.057 ; 10.057 ; Rise       ; clk                ;
; rts1             ; clk                ; 10.093 ; 10.093 ; Fall       ; clk                ;
; n_ChipSS         ; cpuClock           ; 10.543 ; 10.543 ; Rise       ; cpuClock           ;
; n_sRamCS         ; cpuClock           ; 12.220 ; 12.220 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 12.733 ; 12.733 ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 15.712 ; 15.712 ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 10.883 ; 10.883 ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 10.883 ; 10.883 ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 7.611  ; 7.611  ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 8.733  ; 8.733  ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 7.884  ; 7.884  ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 8.706  ; 8.706  ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 7.980  ; 7.980  ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 9.230  ; 9.230  ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 7.378  ; 7.378  ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 9.955  ; 9.955  ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 10.863 ; 10.863 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 10.035 ; 10.035 ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 9.442  ; 9.442  ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 9.796  ; 9.796  ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 8.905  ; 8.905  ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 9.297  ; 9.297  ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 9.754  ; 9.754  ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 11.913 ; 11.913 ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 11.607 ; 11.607 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 10.815 ; 10.815 ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 11.913 ; 11.913 ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 10.223 ; 10.223 ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 10.875 ; 10.875 ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 11.226 ; 11.226 ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 9.545  ; 9.545  ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 9.540  ; 9.540  ; Rise       ; cpuClock           ;
; driveLED         ; sdClock            ; 7.650  ; 7.650  ; Rise       ; sdClock            ;
; sdCS             ; sdClock            ; 8.940  ; 8.940  ; Rise       ; sdClock            ;
; sdMOSI           ; sdClock            ; 10.983 ; 10.983 ; Rise       ; sdClock            ;
; sdSCLK           ; sdClock            ; 8.940  ; 8.940  ; Rise       ; sdClock            ;
; txd1             ; serialClkCount[15] ; 8.634  ; 8.634  ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+--------+--------+------------+--------------------+


+-----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                           ;
+------------------+--------------------+-------+-------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+-------+-------+------------+--------------------+
; n_ChipSS         ; T80s:cpu1|IORQ_n   ;       ; 2.822 ; Rise       ; T80s:cpu1|IORQ_n   ;
; n_ChipSS         ; T80s:cpu1|IORQ_n   ; 2.822 ;       ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 4.214 ; 4.214 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 4.333 ; 4.333 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 5.191 ; 5.191 ; Fall       ; T80s:cpu1|IORQ_n   ;
; hSync            ; clk                ; 4.017 ; 4.017 ; Rise       ; clk                ;
; ioOut8[*]        ; clk                ; 3.466 ; 3.466 ; Rise       ; clk                ;
;  ioOut8[0]       ; clk                ; 3.724 ; 3.724 ; Rise       ; clk                ;
;  ioOut8[1]       ; clk                ; 3.568 ; 3.568 ; Rise       ; clk                ;
;  ioOut8[2]       ; clk                ; 3.579 ; 3.579 ; Rise       ; clk                ;
;  ioOut8[3]       ; clk                ; 3.586 ; 3.586 ; Rise       ; clk                ;
;  ioOut8[4]       ; clk                ; 3.475 ; 3.475 ; Rise       ; clk                ;
;  ioOut8[5]       ; clk                ; 3.492 ; 3.492 ; Rise       ; clk                ;
;  ioOut8[6]       ; clk                ; 3.466 ; 3.466 ; Rise       ; clk                ;
;  ioOut8[7]       ; clk                ; 3.593 ; 3.593 ; Rise       ; clk                ;
; ps2Clk           ; clk                ; 3.718 ; 3.718 ; Rise       ; clk                ;
; ps2Data          ; clk                ; 3.935 ; 3.935 ; Rise       ; clk                ;
; vSync            ; clk                ; 3.903 ; 3.903 ; Rise       ; clk                ;
; video            ; clk                ; 3.821 ; 3.821 ; Rise       ; clk                ;
; videoB0          ; clk                ; 3.922 ; 3.922 ; Rise       ; clk                ;
; videoB1          ; clk                ; 3.729 ; 3.729 ; Rise       ; clk                ;
; videoG0          ; clk                ; 3.795 ; 3.795 ; Rise       ; clk                ;
; videoG1          ; clk                ; 3.921 ; 3.921 ; Rise       ; clk                ;
; videoR0          ; clk                ; 3.905 ; 3.905 ; Rise       ; clk                ;
; videoR1          ; clk                ; 3.918 ; 3.918 ; Rise       ; clk                ;
; videoSync        ; clk                ; 4.074 ; 4.074 ; Rise       ; clk                ;
; rts1             ; clk                ; 4.336 ; 4.336 ; Fall       ; clk                ;
; n_ChipSS         ; cpuClock           ; 3.333 ; 3.333 ; Rise       ; cpuClock           ;
; n_sRamCS         ; cpuClock           ; 4.678 ; 4.678 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 3.629 ; 3.629 ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 3.655 ; 3.655 ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 3.131 ; 3.131 ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 4.621 ; 4.621 ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 3.170 ; 3.170 ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 3.560 ; 3.560 ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 3.224 ; 3.224 ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 3.485 ; 3.485 ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 3.292 ; 3.292 ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 3.677 ; 3.677 ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 3.131 ; 3.131 ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 4.262 ; 4.262 ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 4.585 ; 4.585 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 4.299 ; 4.299 ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 4.143 ; 4.143 ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 4.117 ; 4.117 ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 3.800 ; 3.800 ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 3.939 ; 3.939 ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 4.184 ; 4.184 ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 4.107 ; 4.107 ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 4.897 ; 4.897 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 4.583 ; 4.583 ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 5.020 ; 5.020 ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 4.392 ; 4.392 ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 4.627 ; 4.627 ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 4.733 ; 4.733 ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 4.115 ; 4.115 ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 4.107 ; 4.107 ; Rise       ; cpuClock           ;
; driveLED         ; sdClock            ; 3.391 ; 3.391 ; Rise       ; sdClock            ;
; sdCS             ; sdClock            ; 3.821 ; 3.821 ; Rise       ; sdClock            ;
; sdMOSI           ; sdClock            ; 4.213 ; 4.213 ; Rise       ; sdClock            ;
; sdSCLK           ; sdClock            ; 3.825 ; 3.825 ; Rise       ; sdClock            ;
; txd1             ; serialClkCount[15] ; 3.851 ; 3.851 ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+-------+-------+------------+--------------------+


+-------------------------------------------------------------------------------------+
; Setup Transfers                                                                     ;
+--------------------+--------------------+----------+----------+----------+----------+
; From Clock         ; To Clock           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------+--------------------+----------+----------+----------+----------+
; clk                ; clk                ; 41138835 ; 0        ; 0        ; 200      ;
; cpuClock           ; clk                ; 478      ; 0        ; 0        ; 0        ;
; serialClkCount[15] ; clk                ; 1        ; 1        ; 0        ; 57       ;
; T80s:cpu1|IORQ_n   ; clk                ; 19       ; 12941    ; 56       ; 0        ;
; clk                ; cpuClock           ; 400      ; 0        ; 0        ; 0        ;
; cpuClock           ; cpuClock           ; 5949392  ; 0        ; 0        ; 0        ;
; sdClock            ; cpuClock           ; 24       ; 0        ; 0        ; 0        ;
; T80s:cpu1|IORQ_n   ; cpuClock           ; 360      ; 380      ; 0        ; 0        ;
; sdClock            ; sdClock            ; 7029     ; 0        ; 0        ; 0        ;
; T80s:cpu1|IORQ_n   ; sdClock            ; 0        ; 126      ; 0        ; 0        ;
; clk                ; serialClkCount[15] ; 0        ; 0        ; 0        ; 14       ;
; cpuClock           ; serialClkCount[15] ; 0        ; 0        ; 1963     ; 0        ;
; serialClkCount[15] ; serialClkCount[15] ; 0        ; 0        ; 0        ; 2261     ;
; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0        ; 0        ; 453      ; 484      ;
; clk                ; T80s:cpu1|IORQ_n   ; 81       ; 0        ; 9        ; 0        ;
; cpuClock           ; T80s:cpu1|IORQ_n   ; 25       ; 0        ; 258      ; 0        ;
; sdClock            ; T80s:cpu1|IORQ_n   ; 0        ; 0        ; 56       ; 0        ;
; serialClkCount[15] ; T80s:cpu1|IORQ_n   ; 0        ; 178      ; 0        ; 1        ;
; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n   ; 295      ; 10       ; 0        ; 22       ;
+--------------------+--------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------+
; Hold Transfers                                                                      ;
+--------------------+--------------------+----------+----------+----------+----------+
; From Clock         ; To Clock           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------+--------------------+----------+----------+----------+----------+
; clk                ; clk                ; 41138835 ; 0        ; 0        ; 200      ;
; cpuClock           ; clk                ; 478      ; 0        ; 0        ; 0        ;
; serialClkCount[15] ; clk                ; 1        ; 1        ; 0        ; 57       ;
; T80s:cpu1|IORQ_n   ; clk                ; 19       ; 12941    ; 56       ; 0        ;
; clk                ; cpuClock           ; 400      ; 0        ; 0        ; 0        ;
; cpuClock           ; cpuClock           ; 5949392  ; 0        ; 0        ; 0        ;
; sdClock            ; cpuClock           ; 24       ; 0        ; 0        ; 0        ;
; T80s:cpu1|IORQ_n   ; cpuClock           ; 360      ; 380      ; 0        ; 0        ;
; sdClock            ; sdClock            ; 7029     ; 0        ; 0        ; 0        ;
; T80s:cpu1|IORQ_n   ; sdClock            ; 0        ; 126      ; 0        ; 0        ;
; clk                ; serialClkCount[15] ; 0        ; 0        ; 0        ; 14       ;
; cpuClock           ; serialClkCount[15] ; 0        ; 0        ; 1963     ; 0        ;
; serialClkCount[15] ; serialClkCount[15] ; 0        ; 0        ; 0        ; 2261     ;
; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0        ; 0        ; 453      ; 484      ;
; clk                ; T80s:cpu1|IORQ_n   ; 81       ; 0        ; 9        ; 0        ;
; cpuClock           ; T80s:cpu1|IORQ_n   ; 25       ; 0        ; 258      ; 0        ;
; sdClock            ; T80s:cpu1|IORQ_n   ; 0        ; 0        ; 56       ; 0        ;
; serialClkCount[15] ; T80s:cpu1|IORQ_n   ; 0        ; 178      ; 0        ; 1        ;
; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n   ; 295      ; 10       ; 0        ; 22       ;
+--------------------+--------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------+
; Recovery Transfers                                                                ;
+------------------+--------------------+----------+----------+----------+----------+
; From Clock       ; To Clock           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------+--------------------+----------+----------+----------+----------+
; sdClock          ; sdClock            ; 18       ; 0        ; 0        ; 0        ;
; cpuClock         ; serialClkCount[15] ; 0        ; 0        ; 351      ; 0        ;
; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0        ; 0        ; 81       ; 81       ;
; clk              ; T80s:cpu1|IORQ_n   ; 3        ; 0        ; 0        ; 0        ;
; sdClock          ; T80s:cpu1|IORQ_n   ; 0        ; 0        ; 4        ; 0        ;
+------------------+--------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------+
; Removal Transfers                                                                 ;
+------------------+--------------------+----------+----------+----------+----------+
; From Clock       ; To Clock           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------+--------------------+----------+----------+----------+----------+
; sdClock          ; sdClock            ; 18       ; 0        ; 0        ; 0        ;
; cpuClock         ; serialClkCount[15] ; 0        ; 0        ; 351      ; 0        ;
; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0        ; 0        ; 81       ; 81       ;
; clk              ; T80s:cpu1|IORQ_n   ; 3        ; 0        ; 0        ; 0        ;
; sdClock          ; T80s:cpu1|IORQ_n   ; 0        ; 0        ; 4        ; 0        ;
+------------------+--------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 13    ; 13   ;
; Unconstrained Input Port Paths  ; 567   ; 567  ;
; Unconstrained Output Ports      ; 54    ; 54   ;
; Unconstrained Output Port Paths ; 95    ; 95   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat Nov 23 07:57:05 2019
Info: Command: quartus_sta Microcomputer -c Microcomputer
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Microcomputer.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name T80s:cpu1|IORQ_n T80s:cpu1|IORQ_n
    Info (332105): create_clock -period 1.000 -name cpuClock cpuClock
    Info (332105): create_clock -period 1.000 -name sdClock sdClock
    Info (332105): create_clock -period 1.000 -name serialClkCount[15] serialClkCount[15]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -17.698
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -17.698     -6619.805 clk 
    Info (332119):   -17.585     -4623.707 cpuClock 
    Info (332119):    -9.941     -1069.162 sdClock 
    Info (332119):    -7.887      -255.081 T80s:cpu1|IORQ_n 
    Info (332119):    -6.920     -1043.240 serialClkCount[15] 
Info (332146): Worst-case hold slack is -3.624
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.624      -147.001 T80s:cpu1|IORQ_n 
    Info (332119):    -1.984        -1.984 clk 
    Info (332119):     0.293         0.000 cpuClock 
    Info (332119):     0.499         0.000 sdClock 
    Info (332119):     0.499         0.000 serialClkCount[15] 
Info (332146): Worst-case recovery slack is -5.474
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.474      -140.630 serialClkCount[15] 
    Info (332119):    -1.562       -14.058 sdClock 
    Info (332119):     1.374         0.000 T80s:cpu1|IORQ_n 
Info (332146): Worst-case removal slack is -2.804
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.804       -12.294 T80s:cpu1|IORQ_n 
    Info (332119):     0.953         0.000 serialClkCount[15] 
    Info (332119):     2.123         0.000 sdClock 
Info (332146): Worst-case minimum pulse width slack is -2.989
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.989      -506.204 T80s:cpu1|IORQ_n 
    Info (332119):    -2.567     -2840.157 clk 
    Info (332119):    -0.742      -513.464 cpuClock 
    Info (332119):    -0.742      -267.120 sdClock 
    Info (332119):    -0.742      -264.152 serialClkCount[15] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.885
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.885     -1627.707 clk 
    Info (332119):    -4.840     -1221.374 cpuClock 
    Info (332119):    -2.797      -250.383 sdClock 
    Info (332119):    -2.027       -48.726 T80s:cpu1|IORQ_n 
    Info (332119):    -1.932      -278.871 serialClkCount[15] 
Info (332146): Worst-case hold slack is -1.227
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.227       -13.733 clk 
    Info (332119):    -1.200       -26.426 T80s:cpu1|IORQ_n 
    Info (332119):    -0.481        -1.631 cpuClock 
    Info (332119):    -0.060        -0.104 serialClkCount[15] 
    Info (332119):     0.215         0.000 sdClock 
Info (332146): Worst-case recovery slack is -1.559
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.559       -39.933 serialClkCount[15] 
    Info (332119):     0.011         0.000 sdClock 
    Info (332119):     0.411         0.000 T80s:cpu1|IORQ_n 
Info (332146): Worst-case removal slack is -0.195
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.195        -0.869 T80s:cpu1|IORQ_n 
    Info (332119):    -0.029        -0.174 serialClkCount[15] 
    Info (332119):     0.817         0.000 sdClock 
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -2000.732 clk 
    Info (332119):    -1.192      -169.858 T80s:cpu1|IORQ_n 
    Info (332119):    -0.500      -346.000 cpuClock 
    Info (332119):    -0.500      -180.000 sdClock 
    Info (332119):    -0.500      -178.000 serialClkCount[15] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4600 megabytes
    Info: Processing ended: Sat Nov 23 07:57:09 2019
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


