TimeQuest Timing Analyzer report for transmitter
Mon Dec 07 14:46:08 2015
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'Clk'
 12. Slow Model Hold: 'Clk'
 13. Slow Model Minimum Pulse Width: 'Clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'Clk'
 24. Fast Model Hold: 'Clk'
 25. Fast Model Minimum Pulse Width: 'Clk'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; transmitter                                                        ;
; Device Family      ; Cyclone II                                                         ;
; Device Name        ; EP2C35F672C6                                                       ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Unavailable                                                        ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 299.13 MHz ; 299.13 MHz      ; Clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; Clk   ; -2.343 ; -59.038       ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; Clk   ; 0.521 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; Clk   ; -1.380 ; -32.380               ;
+-------+--------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Clk'                                                                                                                    ;
+--------+--------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -2.343 ; baud_counter:inst2|p_count[10] ; shift:inst1|pshift[10]     ; Clk          ; Clk         ; 1.000        ; 0.001      ; 3.380      ;
; -2.343 ; baud_counter:inst2|p_count[10] ; shift:inst1|pshift[9]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 3.380      ;
; -2.343 ; baud_counter:inst2|p_count[10] ; shift:inst1|pshift[8]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 3.380      ;
; -2.343 ; baud_counter:inst2|p_count[10] ; shift:inst1|pshift[7]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 3.380      ;
; -2.343 ; baud_counter:inst2|p_count[10] ; shift:inst1|pshift[6]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 3.380      ;
; -2.343 ; baud_counter:inst2|p_count[10] ; shift:inst1|pshift[5]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 3.380      ;
; -2.343 ; baud_counter:inst2|p_count[10] ; shift:inst1|pshift[4]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 3.380      ;
; -2.343 ; baud_counter:inst2|p_count[10] ; shift:inst1|pshift[3]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 3.380      ;
; -2.343 ; baud_counter:inst2|p_count[10] ; shift:inst1|pshift[2]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 3.380      ;
; -2.343 ; baud_counter:inst2|p_count[10] ; shift:inst1|pshift[1]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 3.380      ;
; -2.343 ; baud_counter:inst2|p_count[10] ; shift:inst1|pshift[0]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 3.380      ;
; -2.337 ; baud_counter:inst2|p_count[5]  ; shift:inst1|pshift[10]     ; Clk          ; Clk         ; 1.000        ; 0.001      ; 3.374      ;
; -2.337 ; baud_counter:inst2|p_count[5]  ; shift:inst1|pshift[9]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 3.374      ;
; -2.337 ; baud_counter:inst2|p_count[5]  ; shift:inst1|pshift[8]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 3.374      ;
; -2.337 ; baud_counter:inst2|p_count[5]  ; shift:inst1|pshift[7]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 3.374      ;
; -2.337 ; baud_counter:inst2|p_count[5]  ; shift:inst1|pshift[6]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 3.374      ;
; -2.337 ; baud_counter:inst2|p_count[5]  ; shift:inst1|pshift[5]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 3.374      ;
; -2.337 ; baud_counter:inst2|p_count[5]  ; shift:inst1|pshift[4]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 3.374      ;
; -2.337 ; baud_counter:inst2|p_count[5]  ; shift:inst1|pshift[3]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 3.374      ;
; -2.337 ; baud_counter:inst2|p_count[5]  ; shift:inst1|pshift[2]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 3.374      ;
; -2.337 ; baud_counter:inst2|p_count[5]  ; shift:inst1|pshift[1]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 3.374      ;
; -2.337 ; baud_counter:inst2|p_count[5]  ; shift:inst1|pshift[0]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 3.374      ;
; -2.291 ; baud_counter:inst2|p_count[6]  ; shift:inst1|pshift[10]     ; Clk          ; Clk         ; 1.000        ; 0.001      ; 3.328      ;
; -2.291 ; baud_counter:inst2|p_count[6]  ; shift:inst1|pshift[9]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 3.328      ;
; -2.291 ; baud_counter:inst2|p_count[6]  ; shift:inst1|pshift[8]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 3.328      ;
; -2.291 ; baud_counter:inst2|p_count[6]  ; shift:inst1|pshift[7]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 3.328      ;
; -2.291 ; baud_counter:inst2|p_count[6]  ; shift:inst1|pshift[6]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 3.328      ;
; -2.291 ; baud_counter:inst2|p_count[6]  ; shift:inst1|pshift[5]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 3.328      ;
; -2.291 ; baud_counter:inst2|p_count[6]  ; shift:inst1|pshift[4]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 3.328      ;
; -2.291 ; baud_counter:inst2|p_count[6]  ; shift:inst1|pshift[3]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 3.328      ;
; -2.291 ; baud_counter:inst2|p_count[6]  ; shift:inst1|pshift[2]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 3.328      ;
; -2.291 ; baud_counter:inst2|p_count[6]  ; shift:inst1|pshift[1]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 3.328      ;
; -2.291 ; baud_counter:inst2|p_count[6]  ; shift:inst1|pshift[0]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 3.328      ;
; -2.165 ; baud_counter:inst2|p_count[10] ; bit_counter:inst3|p_cnt[0] ; Clk          ; Clk         ; 1.000        ; 0.000      ; 3.201      ;
; -2.165 ; baud_counter:inst2|p_count[10] ; bit_counter:inst3|p_cnt[2] ; Clk          ; Clk         ; 1.000        ; 0.000      ; 3.201      ;
; -2.165 ; baud_counter:inst2|p_count[10] ; bit_counter:inst3|p_cnt[3] ; Clk          ; Clk         ; 1.000        ; 0.000      ; 3.201      ;
; -2.165 ; baud_counter:inst2|p_count[10] ; bit_counter:inst3|p_cnt[4] ; Clk          ; Clk         ; 1.000        ; 0.000      ; 3.201      ;
; -2.165 ; baud_counter:inst2|p_count[10] ; bit_counter:inst3|p_cnt[1] ; Clk          ; Clk         ; 1.000        ; 0.000      ; 3.201      ;
; -2.159 ; baud_counter:inst2|p_count[5]  ; bit_counter:inst3|p_cnt[0] ; Clk          ; Clk         ; 1.000        ; 0.000      ; 3.195      ;
; -2.159 ; baud_counter:inst2|p_count[5]  ; bit_counter:inst3|p_cnt[2] ; Clk          ; Clk         ; 1.000        ; 0.000      ; 3.195      ;
; -2.159 ; baud_counter:inst2|p_count[5]  ; bit_counter:inst3|p_cnt[3] ; Clk          ; Clk         ; 1.000        ; 0.000      ; 3.195      ;
; -2.159 ; baud_counter:inst2|p_count[5]  ; bit_counter:inst3|p_cnt[4] ; Clk          ; Clk         ; 1.000        ; 0.000      ; 3.195      ;
; -2.159 ; baud_counter:inst2|p_count[5]  ; bit_counter:inst3|p_cnt[1] ; Clk          ; Clk         ; 1.000        ; 0.000      ; 3.195      ;
; -2.137 ; baud_counter:inst2|p_count[8]  ; shift:inst1|pshift[10]     ; Clk          ; Clk         ; 1.000        ; 0.001      ; 3.174      ;
; -2.137 ; baud_counter:inst2|p_count[8]  ; shift:inst1|pshift[9]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 3.174      ;
; -2.137 ; baud_counter:inst2|p_count[8]  ; shift:inst1|pshift[8]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 3.174      ;
; -2.137 ; baud_counter:inst2|p_count[8]  ; shift:inst1|pshift[7]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 3.174      ;
; -2.137 ; baud_counter:inst2|p_count[8]  ; shift:inst1|pshift[6]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 3.174      ;
; -2.137 ; baud_counter:inst2|p_count[8]  ; shift:inst1|pshift[5]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 3.174      ;
; -2.137 ; baud_counter:inst2|p_count[8]  ; shift:inst1|pshift[4]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 3.174      ;
; -2.137 ; baud_counter:inst2|p_count[8]  ; shift:inst1|pshift[3]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 3.174      ;
; -2.137 ; baud_counter:inst2|p_count[8]  ; shift:inst1|pshift[2]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 3.174      ;
; -2.137 ; baud_counter:inst2|p_count[8]  ; shift:inst1|pshift[1]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 3.174      ;
; -2.137 ; baud_counter:inst2|p_count[8]  ; shift:inst1|pshift[0]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 3.174      ;
; -2.121 ; baud_counter:inst2|p_count[7]  ; shift:inst1|pshift[10]     ; Clk          ; Clk         ; 1.000        ; 0.001      ; 3.158      ;
; -2.121 ; baud_counter:inst2|p_count[7]  ; shift:inst1|pshift[9]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 3.158      ;
; -2.121 ; baud_counter:inst2|p_count[7]  ; shift:inst1|pshift[8]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 3.158      ;
; -2.121 ; baud_counter:inst2|p_count[7]  ; shift:inst1|pshift[7]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 3.158      ;
; -2.121 ; baud_counter:inst2|p_count[7]  ; shift:inst1|pshift[6]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 3.158      ;
; -2.121 ; baud_counter:inst2|p_count[7]  ; shift:inst1|pshift[5]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 3.158      ;
; -2.121 ; baud_counter:inst2|p_count[7]  ; shift:inst1|pshift[4]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 3.158      ;
; -2.121 ; baud_counter:inst2|p_count[7]  ; shift:inst1|pshift[3]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 3.158      ;
; -2.121 ; baud_counter:inst2|p_count[7]  ; shift:inst1|pshift[2]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 3.158      ;
; -2.121 ; baud_counter:inst2|p_count[7]  ; shift:inst1|pshift[1]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 3.158      ;
; -2.121 ; baud_counter:inst2|p_count[7]  ; shift:inst1|pshift[0]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 3.158      ;
; -2.113 ; baud_counter:inst2|p_count[6]  ; bit_counter:inst3|p_cnt[0] ; Clk          ; Clk         ; 1.000        ; 0.000      ; 3.149      ;
; -2.113 ; baud_counter:inst2|p_count[6]  ; bit_counter:inst3|p_cnt[2] ; Clk          ; Clk         ; 1.000        ; 0.000      ; 3.149      ;
; -2.113 ; baud_counter:inst2|p_count[6]  ; bit_counter:inst3|p_cnt[3] ; Clk          ; Clk         ; 1.000        ; 0.000      ; 3.149      ;
; -2.113 ; baud_counter:inst2|p_count[6]  ; bit_counter:inst3|p_cnt[4] ; Clk          ; Clk         ; 1.000        ; 0.000      ; 3.149      ;
; -2.113 ; baud_counter:inst2|p_count[6]  ; bit_counter:inst3|p_cnt[1] ; Clk          ; Clk         ; 1.000        ; 0.000      ; 3.149      ;
; -2.075 ; baud_counter:inst2|p_count[2]  ; shift:inst1|pshift[10]     ; Clk          ; Clk         ; 1.000        ; 0.001      ; 3.112      ;
; -2.075 ; baud_counter:inst2|p_count[2]  ; shift:inst1|pshift[9]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 3.112      ;
; -2.075 ; baud_counter:inst2|p_count[2]  ; shift:inst1|pshift[8]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 3.112      ;
; -2.075 ; baud_counter:inst2|p_count[2]  ; shift:inst1|pshift[7]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 3.112      ;
; -2.075 ; baud_counter:inst2|p_count[2]  ; shift:inst1|pshift[6]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 3.112      ;
; -2.075 ; baud_counter:inst2|p_count[2]  ; shift:inst1|pshift[5]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 3.112      ;
; -2.075 ; baud_counter:inst2|p_count[2]  ; shift:inst1|pshift[4]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 3.112      ;
; -2.075 ; baud_counter:inst2|p_count[2]  ; shift:inst1|pshift[3]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 3.112      ;
; -2.075 ; baud_counter:inst2|p_count[2]  ; shift:inst1|pshift[2]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 3.112      ;
; -2.075 ; baud_counter:inst2|p_count[2]  ; shift:inst1|pshift[1]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 3.112      ;
; -2.075 ; baud_counter:inst2|p_count[2]  ; shift:inst1|pshift[0]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 3.112      ;
; -2.053 ; bit_counter:inst3|p_cnt[2]     ; shift:inst1|pshift[10]     ; Clk          ; Clk         ; 1.000        ; 0.001      ; 3.090      ;
; -2.053 ; bit_counter:inst3|p_cnt[2]     ; shift:inst1|pshift[9]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 3.090      ;
; -2.053 ; bit_counter:inst3|p_cnt[2]     ; shift:inst1|pshift[8]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 3.090      ;
; -2.053 ; bit_counter:inst3|p_cnt[2]     ; shift:inst1|pshift[7]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 3.090      ;
; -2.053 ; bit_counter:inst3|p_cnt[2]     ; shift:inst1|pshift[6]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 3.090      ;
; -2.053 ; bit_counter:inst3|p_cnt[2]     ; shift:inst1|pshift[5]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 3.090      ;
; -2.053 ; bit_counter:inst3|p_cnt[2]     ; shift:inst1|pshift[4]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 3.090      ;
; -2.053 ; bit_counter:inst3|p_cnt[2]     ; shift:inst1|pshift[3]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 3.090      ;
; -2.053 ; bit_counter:inst3|p_cnt[2]     ; shift:inst1|pshift[2]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 3.090      ;
; -2.053 ; bit_counter:inst3|p_cnt[2]     ; shift:inst1|pshift[1]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 3.090      ;
; -2.053 ; bit_counter:inst3|p_cnt[2]     ; shift:inst1|pshift[0]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 3.090      ;
; -2.039 ; baud_counter:inst2|p_count[9]  ; shift:inst1|pshift[10]     ; Clk          ; Clk         ; 1.000        ; 0.001      ; 3.076      ;
; -2.039 ; baud_counter:inst2|p_count[9]  ; shift:inst1|pshift[9]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 3.076      ;
; -2.039 ; baud_counter:inst2|p_count[9]  ; shift:inst1|pshift[8]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 3.076      ;
; -2.039 ; baud_counter:inst2|p_count[9]  ; shift:inst1|pshift[7]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 3.076      ;
; -2.039 ; baud_counter:inst2|p_count[9]  ; shift:inst1|pshift[6]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 3.076      ;
; -2.039 ; baud_counter:inst2|p_count[9]  ; shift:inst1|pshift[5]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 3.076      ;
; -2.039 ; baud_counter:inst2|p_count[9]  ; shift:inst1|pshift[4]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 3.076      ;
; -2.039 ; baud_counter:inst2|p_count[9]  ; shift:inst1|pshift[3]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 3.076      ;
+--------+--------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Clk'                                                                                                                        ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.521 ; shift:inst1|pshift[1]          ; shift:inst1|pshift[0]          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.787      ;
; 0.523 ; shift:inst1|pshift[10]         ; shift:inst1|pshift[9]          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.789      ;
; 0.523 ; shift:inst1|pshift[4]          ; shift:inst1|pshift[3]          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.789      ;
; 0.524 ; shift:inst1|pshift[8]          ; shift:inst1|pshift[7]          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.790      ;
; 0.525 ; shift:inst1|pshift[9]          ; shift:inst1|pshift[8]          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.791      ;
; 0.525 ; shift:inst1|pshift[3]          ; shift:inst1|pshift[2]          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.791      ;
; 0.703 ; baud_counter:inst2|p_count[11] ; baud_counter:inst2|p_count[11] ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.969      ;
; 0.800 ; shift:inst1|pshift[7]          ; shift:inst1|pshift[6]          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.066      ;
; 0.801 ; baud_counter:inst2|p_count[0]  ; baud_counter:inst2|p_count[0]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.067      ;
; 0.809 ; bit_counter:inst3|p_cnt[3]     ; bit_counter:inst3|p_cnt[3]     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.075      ;
; 0.809 ; bit_counter:inst3|p_cnt[1]     ; bit_counter:inst3|p_cnt[1]     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.075      ;
; 0.834 ; shift:inst1|pshift[6]          ; shift:inst1|pshift[5]          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.100      ;
; 0.834 ; shift:inst1|pshift[5]          ; shift:inst1|pshift[4]          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.100      ;
; 0.836 ; shift:inst1|pshift[2]          ; shift:inst1|pshift[1]          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.102      ;
; 0.843 ; bit_counter:inst3|p_cnt[0]     ; bit_counter:inst3|p_cnt[0]     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.109      ;
; 0.845 ; baud_counter:inst2|p_count[2]  ; baud_counter:inst2|p_count[2]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.111      ;
; 0.846 ; baud_counter:inst2|p_count[4]  ; baud_counter:inst2|p_count[4]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.112      ;
; 0.847 ; baud_counter:inst2|p_count[5]  ; baud_counter:inst2|p_count[5]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.113      ;
; 0.849 ; bit_counter:inst3|p_cnt[4]     ; bit_counter:inst3|p_cnt[4]     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.115      ;
; 0.851 ; controller:inst|p_state.Q      ; controller:inst|p_state.P      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.117      ;
; 0.934 ; controller:inst|p_state.P      ; shift:inst1|pshift[1]          ; Clk          ; Clk         ; 0.000        ; 0.001      ; 1.201      ;
; 0.935 ; controller:inst|p_state.P      ; shift:inst1|pshift[5]          ; Clk          ; Clk         ; 0.000        ; 0.001      ; 1.202      ;
; 0.942 ; controller:inst|p_state.P      ; shift:inst1|pshift[7]          ; Clk          ; Clk         ; 0.000        ; 0.001      ; 1.209      ;
; 0.977 ; baud_counter:inst2|p_count[7]  ; baud_counter:inst2|p_count[7]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.243      ;
; 0.978 ; baud_counter:inst2|p_count[1]  ; baud_counter:inst2|p_count[1]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.244      ;
; 0.978 ; baud_counter:inst2|p_count[6]  ; baud_counter:inst2|p_count[6]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.244      ;
; 0.978 ; bit_counter:inst3|p_cnt[2]     ; bit_counter:inst3|p_cnt[2]     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.244      ;
; 0.982 ; baud_counter:inst2|p_count[9]  ; baud_counter:inst2|p_count[9]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.248      ;
; 1.009 ; baud_counter:inst2|p_count[8]  ; baud_counter:inst2|p_count[8]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.275      ;
; 1.011 ; baud_counter:inst2|p_count[3]  ; baud_counter:inst2|p_count[3]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.277      ;
; 1.011 ; baud_counter:inst2|p_count[10] ; baud_counter:inst2|p_count[10] ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.277      ;
; 1.054 ; controller:inst|p_state.P      ; shift:inst1|pshift[8]          ; Clk          ; Clk         ; 0.000        ; 0.001      ; 1.321      ;
; 1.058 ; controller:inst|p_state.P      ; shift:inst1|pshift[3]          ; Clk          ; Clk         ; 0.000        ; 0.001      ; 1.325      ;
; 1.062 ; controller:inst|p_state.P      ; shift:inst1|pshift[2]          ; Clk          ; Clk         ; 0.000        ; 0.001      ; 1.329      ;
; 1.084 ; controller:inst|p_state.P      ; shift:inst1|pshift[4]          ; Clk          ; Clk         ; 0.000        ; 0.001      ; 1.351      ;
; 1.184 ; baud_counter:inst2|p_count[0]  ; baud_counter:inst2|p_count[1]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.450      ;
; 1.192 ; bit_counter:inst3|p_cnt[3]     ; bit_counter:inst3|p_cnt[4]     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.458      ;
; 1.192 ; bit_counter:inst3|p_cnt[1]     ; bit_counter:inst3|p_cnt[2]     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.458      ;
; 1.229 ; bit_counter:inst3|p_cnt[0]     ; bit_counter:inst3|p_cnt[1]     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.495      ;
; 1.231 ; baud_counter:inst2|p_count[2]  ; baud_counter:inst2|p_count[3]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.497      ;
; 1.232 ; baud_counter:inst2|p_count[4]  ; baud_counter:inst2|p_count[5]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.498      ;
; 1.233 ; baud_counter:inst2|p_count[5]  ; baud_counter:inst2|p_count[6]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.499      ;
; 1.238 ; bit_counter:inst3|p_cnt[4]     ; controller:inst|p_state.Q      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.504      ;
; 1.248 ; controller:inst|p_state.P      ; shift:inst1|pshift[9]          ; Clk          ; Clk         ; 0.000        ; 0.001      ; 1.515      ;
; 1.255 ; baud_counter:inst2|p_count[0]  ; baud_counter:inst2|p_count[2]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.521      ;
; 1.255 ; controller:inst|p_state.Q      ; controller:inst|p_state.Q      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.521      ;
; 1.263 ; bit_counter:inst3|p_cnt[1]     ; bit_counter:inst3|p_cnt[3]     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.529      ;
; 1.269 ; controller:inst|p_state.P      ; shift:inst1|pshift[0]          ; Clk          ; Clk         ; 0.000        ; 0.001      ; 1.536      ;
; 1.269 ; controller:inst|p_state.P      ; shift:inst1|pshift[6]          ; Clk          ; Clk         ; 0.000        ; 0.001      ; 1.536      ;
; 1.300 ; bit_counter:inst3|p_cnt[0]     ; bit_counter:inst3|p_cnt[2]     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.566      ;
; 1.302 ; baud_counter:inst2|p_count[2]  ; baud_counter:inst2|p_count[4]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.568      ;
; 1.303 ; baud_counter:inst2|p_count[4]  ; baud_counter:inst2|p_count[6]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.569      ;
; 1.326 ; baud_counter:inst2|p_count[0]  ; baud_counter:inst2|p_count[3]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.592      ;
; 1.334 ; bit_counter:inst3|p_cnt[1]     ; bit_counter:inst3|p_cnt[4]     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.600      ;
; 1.351 ; bit_counter:inst3|p_cnt[4]     ; bit_counter:inst3|p_cnt[0]     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.617      ;
; 1.351 ; bit_counter:inst3|p_cnt[4]     ; bit_counter:inst3|p_cnt[2]     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.617      ;
; 1.351 ; bit_counter:inst3|p_cnt[4]     ; bit_counter:inst3|p_cnt[3]     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.617      ;
; 1.351 ; bit_counter:inst3|p_cnt[4]     ; bit_counter:inst3|p_cnt[1]     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.617      ;
; 1.360 ; baud_counter:inst2|p_count[7]  ; baud_counter:inst2|p_count[8]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.626      ;
; 1.361 ; baud_counter:inst2|p_count[1]  ; baud_counter:inst2|p_count[2]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.627      ;
; 1.361 ; bit_counter:inst3|p_cnt[2]     ; bit_counter:inst3|p_cnt[3]     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.627      ;
; 1.365 ; baud_counter:inst2|p_count[9]  ; baud_counter:inst2|p_count[10] ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.631      ;
; 1.371 ; bit_counter:inst3|p_cnt[0]     ; bit_counter:inst3|p_cnt[3]     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.637      ;
; 1.373 ; baud_counter:inst2|p_count[2]  ; baud_counter:inst2|p_count[5]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.639      ;
; 1.392 ; baud_counter:inst2|p_count[5]  ; baud_counter:inst2|p_count[7]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.658      ;
; 1.395 ; baud_counter:inst2|p_count[8]  ; baud_counter:inst2|p_count[9]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.661      ;
; 1.397 ; baud_counter:inst2|p_count[10] ; baud_counter:inst2|p_count[11] ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.663      ;
; 1.397 ; baud_counter:inst2|p_count[3]  ; baud_counter:inst2|p_count[4]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.663      ;
; 1.397 ; baud_counter:inst2|p_count[0]  ; baud_counter:inst2|p_count[4]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.663      ;
; 1.431 ; baud_counter:inst2|p_count[7]  ; baud_counter:inst2|p_count[9]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.697      ;
; 1.432 ; baud_counter:inst2|p_count[1]  ; baud_counter:inst2|p_count[3]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.698      ;
; 1.432 ; bit_counter:inst3|p_cnt[2]     ; bit_counter:inst3|p_cnt[4]     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.698      ;
; 1.436 ; baud_counter:inst2|p_count[9]  ; baud_counter:inst2|p_count[11] ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.702      ;
; 1.442 ; bit_counter:inst3|p_cnt[0]     ; bit_counter:inst3|p_cnt[4]     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.708      ;
; 1.444 ; baud_counter:inst2|p_count[2]  ; baud_counter:inst2|p_count[6]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.710      ;
; 1.454 ; baud_counter:inst2|p_count[6]  ; baud_counter:inst2|p_count[7]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.720      ;
; 1.462 ; baud_counter:inst2|p_count[4]  ; baud_counter:inst2|p_count[7]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.728      ;
; 1.463 ; baud_counter:inst2|p_count[5]  ; baud_counter:inst2|p_count[8]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.729      ;
; 1.466 ; baud_counter:inst2|p_count[8]  ; baud_counter:inst2|p_count[10] ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.732      ;
; 1.468 ; baud_counter:inst2|p_count[3]  ; baud_counter:inst2|p_count[5]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.734      ;
; 1.468 ; baud_counter:inst2|p_count[0]  ; baud_counter:inst2|p_count[5]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.734      ;
; 1.469 ; controller:inst|p_state.P      ; shift:inst1|pshift[10]         ; Clk          ; Clk         ; 0.000        ; 0.001      ; 1.736      ;
; 1.502 ; baud_counter:inst2|p_count[7]  ; baud_counter:inst2|p_count[10] ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.768      ;
; 1.503 ; controller:inst|p_state.P      ; bit_counter:inst3|p_cnt[0]     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.769      ;
; 1.503 ; controller:inst|p_state.P      ; bit_counter:inst3|p_cnt[2]     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.769      ;
; 1.503 ; controller:inst|p_state.P      ; bit_counter:inst3|p_cnt[3]     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.769      ;
; 1.503 ; controller:inst|p_state.P      ; bit_counter:inst3|p_cnt[4]     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.769      ;
; 1.503 ; controller:inst|p_state.P      ; bit_counter:inst3|p_cnt[1]     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.769      ;
; 1.503 ; baud_counter:inst2|p_count[1]  ; baud_counter:inst2|p_count[4]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.769      ;
; 1.509 ; bit_counter:inst3|p_cnt[1]     ; controller:inst|p_state.Q      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.775      ;
; 1.525 ; baud_counter:inst2|p_count[6]  ; baud_counter:inst2|p_count[8]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.791      ;
; 1.533 ; bit_counter:inst3|p_cnt[4]     ; shift:inst1|pshift[11]         ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.799      ;
; 1.533 ; baud_counter:inst2|p_count[4]  ; baud_counter:inst2|p_count[8]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.799      ;
; 1.534 ; baud_counter:inst2|p_count[5]  ; baud_counter:inst2|p_count[9]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.800      ;
; 1.537 ; baud_counter:inst2|p_count[8]  ; baud_counter:inst2|p_count[11] ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.803      ;
; 1.539 ; baud_counter:inst2|p_count[3]  ; baud_counter:inst2|p_count[6]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.805      ;
; 1.539 ; baud_counter:inst2|p_count[0]  ; baud_counter:inst2|p_count[6]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.805      ;
; 1.573 ; baud_counter:inst2|p_count[7]  ; baud_counter:inst2|p_count[11] ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.839      ;
; 1.574 ; baud_counter:inst2|p_count[1]  ; baud_counter:inst2|p_count[5]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.840      ;
; 1.596 ; baud_counter:inst2|p_count[6]  ; baud_counter:inst2|p_count[9]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.862      ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Clk'                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; Clk   ; Rise       ; Clk                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; baud_counter:inst2|p_count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; baud_counter:inst2|p_count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; baud_counter:inst2|p_count[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; baud_counter:inst2|p_count[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; baud_counter:inst2|p_count[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; baud_counter:inst2|p_count[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; baud_counter:inst2|p_count[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; baud_counter:inst2|p_count[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; baud_counter:inst2|p_count[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; baud_counter:inst2|p_count[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; baud_counter:inst2|p_count[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; baud_counter:inst2|p_count[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; baud_counter:inst2|p_count[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; baud_counter:inst2|p_count[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; baud_counter:inst2|p_count[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; baud_counter:inst2|p_count[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; baud_counter:inst2|p_count[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; baud_counter:inst2|p_count[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; baud_counter:inst2|p_count[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; baud_counter:inst2|p_count[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; baud_counter:inst2|p_count[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; baud_counter:inst2|p_count[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; baud_counter:inst2|p_count[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; baud_counter:inst2|p_count[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; bit_counter:inst3|p_cnt[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; bit_counter:inst3|p_cnt[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; bit_counter:inst3|p_cnt[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; bit_counter:inst3|p_cnt[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; bit_counter:inst3|p_cnt[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; bit_counter:inst3|p_cnt[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; bit_counter:inst3|p_cnt[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; bit_counter:inst3|p_cnt[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; bit_counter:inst3|p_cnt[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; bit_counter:inst3|p_cnt[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; controller:inst|p_state.P      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; controller:inst|p_state.P      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; controller:inst|p_state.Q      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; controller:inst|p_state.Q      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; shift:inst1|pshift[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; shift:inst1|pshift[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; shift:inst1|pshift[10]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; shift:inst1|pshift[10]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; shift:inst1|pshift[11]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; shift:inst1|pshift[11]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; shift:inst1|pshift[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; shift:inst1|pshift[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; shift:inst1|pshift[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; shift:inst1|pshift[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; shift:inst1|pshift[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; shift:inst1|pshift[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; shift:inst1|pshift[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; shift:inst1|pshift[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; shift:inst1|pshift[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; shift:inst1|pshift[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; shift:inst1|pshift[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; shift:inst1|pshift[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; shift:inst1|pshift[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; shift:inst1|pshift[7]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; shift:inst1|pshift[8]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; shift:inst1|pshift[8]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; shift:inst1|pshift[9]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; shift:inst1|pshift[9]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; Clk|combout                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; Clk|combout                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; Clk~clkctrl|inclk[0]           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; Clk~clkctrl|inclk[0]           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; Clk~clkctrl|outclk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; Clk~clkctrl|outclk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; inst1|pshift[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst1|pshift[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; inst1|pshift[10]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst1|pshift[10]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; inst1|pshift[11]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst1|pshift[11]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; inst1|pshift[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst1|pshift[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; inst1|pshift[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst1|pshift[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; inst1|pshift[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst1|pshift[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; inst1|pshift[4]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst1|pshift[4]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; inst1|pshift[5]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst1|pshift[5]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; inst1|pshift[6]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst1|pshift[6]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; inst1|pshift[7]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst1|pshift[7]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; inst1|pshift[8]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst1|pshift[8]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; inst1|pshift[9]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst1|pshift[9]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; inst2|p_count[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst2|p_count[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; inst2|p_count[10]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst2|p_count[10]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; inst2|p_count[11]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst2|p_count[11]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; inst2|p_count[1]|clk           ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Data[*]   ; Clk        ; 1.103 ; 1.103 ; Rise       ; Clk             ;
;  Data[0]  ; Clk        ; 0.584 ; 0.584 ; Rise       ; Clk             ;
;  Data[1]  ; Clk        ; 0.728 ; 0.728 ; Rise       ; Clk             ;
;  Data[2]  ; Clk        ; 1.103 ; 1.103 ; Rise       ; Clk             ;
;  Data[3]  ; Clk        ; 0.930 ; 0.930 ; Rise       ; Clk             ;
;  Data[4]  ; Clk        ; 0.268 ; 0.268 ; Rise       ; Clk             ;
;  Data[5]  ; Clk        ; 0.545 ; 0.545 ; Rise       ; Clk             ;
;  Data[6]  ; Clk        ; 0.641 ; 0.641 ; Rise       ; Clk             ;
;  Data[7]  ; Clk        ; 0.130 ; 0.130 ; Rise       ; Clk             ;
; Reset     ; Clk        ; 5.974 ; 5.974 ; Rise       ; Clk             ;
; Send      ; Clk        ; 5.705 ; 5.705 ; Rise       ; Clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Data[*]   ; Clk        ; 0.361  ; 0.361  ; Rise       ; Clk             ;
;  Data[0]  ; Clk        ; 0.004  ; 0.004  ; Rise       ; Clk             ;
;  Data[1]  ; Clk        ; -0.003 ; -0.003 ; Rise       ; Clk             ;
;  Data[2]  ; Clk        ; 0.073  ; 0.073  ; Rise       ; Clk             ;
;  Data[3]  ; Clk        ; 0.278  ; 0.278  ; Rise       ; Clk             ;
;  Data[4]  ; Clk        ; 0.361  ; 0.361  ; Rise       ; Clk             ;
;  Data[5]  ; Clk        ; 0.085  ; 0.085  ; Rise       ; Clk             ;
;  Data[6]  ; Clk        ; -0.083 ; -0.083 ; Rise       ; Clk             ;
;  Data[7]  ; Clk        ; 0.358  ; 0.358  ; Rise       ; Clk             ;
; Reset     ; Clk        ; -4.502 ; -4.502 ; Rise       ; Clk             ;
; Send      ; Clk        ; -3.756 ; -3.756 ; Rise       ; Clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; TXD       ; Clk        ; 7.979 ; 7.979 ; Rise       ; Clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; TXD       ; Clk        ; 7.979 ; 7.979 ; Rise       ; Clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; Clk   ; -0.567 ; -11.525       ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; Clk   ; 0.239 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; Clk   ; -1.380 ; -32.380               ;
+-------+--------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Clk'                                                                                                                    ;
+--------+--------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -0.567 ; baud_counter:inst2|p_count[10] ; shift:inst1|pshift[10]     ; Clk          ; Clk         ; 1.000        ; 0.001      ; 1.600      ;
; -0.567 ; baud_counter:inst2|p_count[10] ; shift:inst1|pshift[9]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 1.600      ;
; -0.567 ; baud_counter:inst2|p_count[10] ; shift:inst1|pshift[8]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 1.600      ;
; -0.567 ; baud_counter:inst2|p_count[10] ; shift:inst1|pshift[7]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 1.600      ;
; -0.567 ; baud_counter:inst2|p_count[10] ; shift:inst1|pshift[6]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 1.600      ;
; -0.567 ; baud_counter:inst2|p_count[10] ; shift:inst1|pshift[5]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 1.600      ;
; -0.567 ; baud_counter:inst2|p_count[10] ; shift:inst1|pshift[4]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 1.600      ;
; -0.567 ; baud_counter:inst2|p_count[10] ; shift:inst1|pshift[3]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 1.600      ;
; -0.567 ; baud_counter:inst2|p_count[10] ; shift:inst1|pshift[2]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 1.600      ;
; -0.567 ; baud_counter:inst2|p_count[10] ; shift:inst1|pshift[1]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 1.600      ;
; -0.567 ; baud_counter:inst2|p_count[10] ; shift:inst1|pshift[0]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 1.600      ;
; -0.555 ; baud_counter:inst2|p_count[5]  ; shift:inst1|pshift[10]     ; Clk          ; Clk         ; 1.000        ; 0.001      ; 1.588      ;
; -0.555 ; baud_counter:inst2|p_count[5]  ; shift:inst1|pshift[9]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 1.588      ;
; -0.555 ; baud_counter:inst2|p_count[5]  ; shift:inst1|pshift[8]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 1.588      ;
; -0.555 ; baud_counter:inst2|p_count[5]  ; shift:inst1|pshift[7]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 1.588      ;
; -0.555 ; baud_counter:inst2|p_count[5]  ; shift:inst1|pshift[6]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 1.588      ;
; -0.555 ; baud_counter:inst2|p_count[5]  ; shift:inst1|pshift[5]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 1.588      ;
; -0.555 ; baud_counter:inst2|p_count[5]  ; shift:inst1|pshift[4]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 1.588      ;
; -0.555 ; baud_counter:inst2|p_count[5]  ; shift:inst1|pshift[3]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 1.588      ;
; -0.555 ; baud_counter:inst2|p_count[5]  ; shift:inst1|pshift[2]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 1.588      ;
; -0.555 ; baud_counter:inst2|p_count[5]  ; shift:inst1|pshift[1]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 1.588      ;
; -0.555 ; baud_counter:inst2|p_count[5]  ; shift:inst1|pshift[0]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 1.588      ;
; -0.534 ; baud_counter:inst2|p_count[6]  ; shift:inst1|pshift[10]     ; Clk          ; Clk         ; 1.000        ; 0.001      ; 1.567      ;
; -0.534 ; baud_counter:inst2|p_count[6]  ; shift:inst1|pshift[9]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 1.567      ;
; -0.534 ; baud_counter:inst2|p_count[6]  ; shift:inst1|pshift[8]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 1.567      ;
; -0.534 ; baud_counter:inst2|p_count[6]  ; shift:inst1|pshift[7]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 1.567      ;
; -0.534 ; baud_counter:inst2|p_count[6]  ; shift:inst1|pshift[6]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 1.567      ;
; -0.534 ; baud_counter:inst2|p_count[6]  ; shift:inst1|pshift[5]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 1.567      ;
; -0.534 ; baud_counter:inst2|p_count[6]  ; shift:inst1|pshift[4]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 1.567      ;
; -0.534 ; baud_counter:inst2|p_count[6]  ; shift:inst1|pshift[3]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 1.567      ;
; -0.534 ; baud_counter:inst2|p_count[6]  ; shift:inst1|pshift[2]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 1.567      ;
; -0.534 ; baud_counter:inst2|p_count[6]  ; shift:inst1|pshift[1]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 1.567      ;
; -0.534 ; baud_counter:inst2|p_count[6]  ; shift:inst1|pshift[0]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 1.567      ;
; -0.492 ; baud_counter:inst2|p_count[10] ; bit_counter:inst3|p_cnt[0] ; Clk          ; Clk         ; 1.000        ; 0.001      ; 1.525      ;
; -0.492 ; baud_counter:inst2|p_count[10] ; bit_counter:inst3|p_cnt[2] ; Clk          ; Clk         ; 1.000        ; 0.001      ; 1.525      ;
; -0.492 ; baud_counter:inst2|p_count[10] ; bit_counter:inst3|p_cnt[3] ; Clk          ; Clk         ; 1.000        ; 0.001      ; 1.525      ;
; -0.492 ; baud_counter:inst2|p_count[10] ; bit_counter:inst3|p_cnt[4] ; Clk          ; Clk         ; 1.000        ; 0.001      ; 1.525      ;
; -0.492 ; baud_counter:inst2|p_count[10] ; bit_counter:inst3|p_cnt[1] ; Clk          ; Clk         ; 1.000        ; 0.001      ; 1.525      ;
; -0.480 ; baud_counter:inst2|p_count[5]  ; bit_counter:inst3|p_cnt[0] ; Clk          ; Clk         ; 1.000        ; 0.001      ; 1.513      ;
; -0.480 ; baud_counter:inst2|p_count[5]  ; bit_counter:inst3|p_cnt[2] ; Clk          ; Clk         ; 1.000        ; 0.001      ; 1.513      ;
; -0.480 ; baud_counter:inst2|p_count[5]  ; bit_counter:inst3|p_cnt[3] ; Clk          ; Clk         ; 1.000        ; 0.001      ; 1.513      ;
; -0.480 ; baud_counter:inst2|p_count[5]  ; bit_counter:inst3|p_cnt[4] ; Clk          ; Clk         ; 1.000        ; 0.001      ; 1.513      ;
; -0.480 ; baud_counter:inst2|p_count[5]  ; bit_counter:inst3|p_cnt[1] ; Clk          ; Clk         ; 1.000        ; 0.001      ; 1.513      ;
; -0.479 ; baud_counter:inst2|p_count[8]  ; shift:inst1|pshift[10]     ; Clk          ; Clk         ; 1.000        ; 0.001      ; 1.512      ;
; -0.479 ; baud_counter:inst2|p_count[8]  ; shift:inst1|pshift[9]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 1.512      ;
; -0.479 ; baud_counter:inst2|p_count[8]  ; shift:inst1|pshift[8]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 1.512      ;
; -0.479 ; baud_counter:inst2|p_count[8]  ; shift:inst1|pshift[7]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 1.512      ;
; -0.479 ; baud_counter:inst2|p_count[8]  ; shift:inst1|pshift[6]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 1.512      ;
; -0.479 ; baud_counter:inst2|p_count[8]  ; shift:inst1|pshift[5]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 1.512      ;
; -0.479 ; baud_counter:inst2|p_count[8]  ; shift:inst1|pshift[4]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 1.512      ;
; -0.479 ; baud_counter:inst2|p_count[8]  ; shift:inst1|pshift[3]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 1.512      ;
; -0.479 ; baud_counter:inst2|p_count[8]  ; shift:inst1|pshift[2]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 1.512      ;
; -0.479 ; baud_counter:inst2|p_count[8]  ; shift:inst1|pshift[1]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 1.512      ;
; -0.479 ; baud_counter:inst2|p_count[8]  ; shift:inst1|pshift[0]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 1.512      ;
; -0.467 ; baud_counter:inst2|p_count[7]  ; shift:inst1|pshift[10]     ; Clk          ; Clk         ; 1.000        ; 0.001      ; 1.500      ;
; -0.467 ; baud_counter:inst2|p_count[7]  ; shift:inst1|pshift[9]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 1.500      ;
; -0.467 ; baud_counter:inst2|p_count[7]  ; shift:inst1|pshift[8]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 1.500      ;
; -0.467 ; baud_counter:inst2|p_count[7]  ; shift:inst1|pshift[7]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 1.500      ;
; -0.467 ; baud_counter:inst2|p_count[7]  ; shift:inst1|pshift[6]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 1.500      ;
; -0.467 ; baud_counter:inst2|p_count[7]  ; shift:inst1|pshift[5]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 1.500      ;
; -0.467 ; baud_counter:inst2|p_count[7]  ; shift:inst1|pshift[4]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 1.500      ;
; -0.467 ; baud_counter:inst2|p_count[7]  ; shift:inst1|pshift[3]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 1.500      ;
; -0.467 ; baud_counter:inst2|p_count[7]  ; shift:inst1|pshift[2]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 1.500      ;
; -0.467 ; baud_counter:inst2|p_count[7]  ; shift:inst1|pshift[1]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 1.500      ;
; -0.467 ; baud_counter:inst2|p_count[7]  ; shift:inst1|pshift[0]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 1.500      ;
; -0.459 ; baud_counter:inst2|p_count[6]  ; bit_counter:inst3|p_cnt[0] ; Clk          ; Clk         ; 1.000        ; 0.001      ; 1.492      ;
; -0.459 ; baud_counter:inst2|p_count[6]  ; bit_counter:inst3|p_cnt[2] ; Clk          ; Clk         ; 1.000        ; 0.001      ; 1.492      ;
; -0.459 ; baud_counter:inst2|p_count[6]  ; bit_counter:inst3|p_cnt[3] ; Clk          ; Clk         ; 1.000        ; 0.001      ; 1.492      ;
; -0.459 ; baud_counter:inst2|p_count[6]  ; bit_counter:inst3|p_cnt[4] ; Clk          ; Clk         ; 1.000        ; 0.001      ; 1.492      ;
; -0.459 ; baud_counter:inst2|p_count[6]  ; bit_counter:inst3|p_cnt[1] ; Clk          ; Clk         ; 1.000        ; 0.001      ; 1.492      ;
; -0.447 ; baud_counter:inst2|p_count[4]  ; shift:inst1|pshift[10]     ; Clk          ; Clk         ; 1.000        ; 0.001      ; 1.480      ;
; -0.447 ; baud_counter:inst2|p_count[4]  ; shift:inst1|pshift[9]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 1.480      ;
; -0.447 ; baud_counter:inst2|p_count[4]  ; shift:inst1|pshift[8]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 1.480      ;
; -0.447 ; baud_counter:inst2|p_count[4]  ; shift:inst1|pshift[7]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 1.480      ;
; -0.447 ; baud_counter:inst2|p_count[4]  ; shift:inst1|pshift[6]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 1.480      ;
; -0.447 ; baud_counter:inst2|p_count[4]  ; shift:inst1|pshift[5]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 1.480      ;
; -0.447 ; baud_counter:inst2|p_count[4]  ; shift:inst1|pshift[4]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 1.480      ;
; -0.447 ; baud_counter:inst2|p_count[4]  ; shift:inst1|pshift[3]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 1.480      ;
; -0.447 ; baud_counter:inst2|p_count[4]  ; shift:inst1|pshift[2]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 1.480      ;
; -0.447 ; baud_counter:inst2|p_count[4]  ; shift:inst1|pshift[1]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 1.480      ;
; -0.447 ; baud_counter:inst2|p_count[4]  ; shift:inst1|pshift[0]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 1.480      ;
; -0.444 ; baud_counter:inst2|p_count[2]  ; shift:inst1|pshift[10]     ; Clk          ; Clk         ; 1.000        ; 0.001      ; 1.477      ;
; -0.444 ; baud_counter:inst2|p_count[2]  ; shift:inst1|pshift[9]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 1.477      ;
; -0.444 ; baud_counter:inst2|p_count[2]  ; shift:inst1|pshift[8]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 1.477      ;
; -0.444 ; baud_counter:inst2|p_count[2]  ; shift:inst1|pshift[7]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 1.477      ;
; -0.444 ; baud_counter:inst2|p_count[2]  ; shift:inst1|pshift[6]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 1.477      ;
; -0.444 ; baud_counter:inst2|p_count[2]  ; shift:inst1|pshift[5]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 1.477      ;
; -0.444 ; baud_counter:inst2|p_count[2]  ; shift:inst1|pshift[4]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 1.477      ;
; -0.444 ; baud_counter:inst2|p_count[2]  ; shift:inst1|pshift[3]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 1.477      ;
; -0.444 ; baud_counter:inst2|p_count[2]  ; shift:inst1|pshift[2]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 1.477      ;
; -0.444 ; baud_counter:inst2|p_count[2]  ; shift:inst1|pshift[1]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 1.477      ;
; -0.444 ; baud_counter:inst2|p_count[2]  ; shift:inst1|pshift[0]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 1.477      ;
; -0.440 ; baud_counter:inst2|p_count[9]  ; shift:inst1|pshift[10]     ; Clk          ; Clk         ; 1.000        ; 0.001      ; 1.473      ;
; -0.440 ; baud_counter:inst2|p_count[9]  ; shift:inst1|pshift[9]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 1.473      ;
; -0.440 ; baud_counter:inst2|p_count[9]  ; shift:inst1|pshift[8]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 1.473      ;
; -0.440 ; baud_counter:inst2|p_count[9]  ; shift:inst1|pshift[7]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 1.473      ;
; -0.440 ; baud_counter:inst2|p_count[9]  ; shift:inst1|pshift[6]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 1.473      ;
; -0.440 ; baud_counter:inst2|p_count[9]  ; shift:inst1|pshift[5]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 1.473      ;
; -0.440 ; baud_counter:inst2|p_count[9]  ; shift:inst1|pshift[4]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 1.473      ;
; -0.440 ; baud_counter:inst2|p_count[9]  ; shift:inst1|pshift[3]      ; Clk          ; Clk         ; 1.000        ; 0.001      ; 1.473      ;
+--------+--------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Clk'                                                                                                                        ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.239 ; shift:inst1|pshift[1]          ; shift:inst1|pshift[0]          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; shift:inst1|pshift[10]         ; shift:inst1|pshift[9]          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; shift:inst1|pshift[8]          ; shift:inst1|pshift[7]          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; shift:inst1|pshift[4]          ; shift:inst1|pshift[3]          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; shift:inst1|pshift[3]          ; shift:inst1|pshift[2]          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; shift:inst1|pshift[9]          ; shift:inst1|pshift[8]          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.319 ; baud_counter:inst2|p_count[11] ; baud_counter:inst2|p_count[11] ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.471      ;
; 0.359 ; baud_counter:inst2|p_count[0]  ; baud_counter:inst2|p_count[0]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; shift:inst1|pshift[7]          ; shift:inst1|pshift[6]          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.364 ; bit_counter:inst3|p_cnt[1]     ; bit_counter:inst3|p_cnt[1]     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; bit_counter:inst3|p_cnt[3]     ; bit_counter:inst3|p_cnt[3]     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.372 ; shift:inst1|pshift[5]          ; shift:inst1|pshift[4]          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; shift:inst1|pshift[6]          ; shift:inst1|pshift[5]          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.525      ;
; 0.377 ; baud_counter:inst2|p_count[2]  ; baud_counter:inst2|p_count[2]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.529      ;
; 0.377 ; bit_counter:inst3|p_cnt[0]     ; bit_counter:inst3|p_cnt[0]     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; baud_counter:inst2|p_count[4]  ; baud_counter:inst2|p_count[4]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.379 ; baud_counter:inst2|p_count[5]  ; baud_counter:inst2|p_count[5]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.531      ;
; 0.381 ; bit_counter:inst3|p_cnt[4]     ; bit_counter:inst3|p_cnt[4]     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.533      ;
; 0.382 ; shift:inst1|pshift[2]          ; shift:inst1|pshift[1]          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.534      ;
; 0.388 ; controller:inst|p_state.Q      ; controller:inst|p_state.P      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.540      ;
; 0.431 ; controller:inst|p_state.P      ; shift:inst1|pshift[5]          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.583      ;
; 0.432 ; controller:inst|p_state.P      ; shift:inst1|pshift[1]          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.584      ;
; 0.435 ; baud_counter:inst2|p_count[7]  ; baud_counter:inst2|p_count[7]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.587      ;
; 0.436 ; baud_counter:inst2|p_count[1]  ; baud_counter:inst2|p_count[1]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.588      ;
; 0.436 ; controller:inst|p_state.P      ; shift:inst1|pshift[7]          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.588      ;
; 0.437 ; bit_counter:inst3|p_cnt[2]     ; bit_counter:inst3|p_cnt[2]     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.589      ;
; 0.440 ; baud_counter:inst2|p_count[6]  ; baud_counter:inst2|p_count[6]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.592      ;
; 0.440 ; baud_counter:inst2|p_count[9]  ; baud_counter:inst2|p_count[9]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.592      ;
; 0.448 ; baud_counter:inst2|p_count[3]  ; baud_counter:inst2|p_count[3]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.600      ;
; 0.448 ; baud_counter:inst2|p_count[8]  ; baud_counter:inst2|p_count[8]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.600      ;
; 0.450 ; baud_counter:inst2|p_count[10] ; baud_counter:inst2|p_count[10] ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.602      ;
; 0.497 ; baud_counter:inst2|p_count[0]  ; baud_counter:inst2|p_count[1]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.649      ;
; 0.502 ; bit_counter:inst3|p_cnt[1]     ; bit_counter:inst3|p_cnt[2]     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.654      ;
; 0.503 ; controller:inst|p_state.P      ; shift:inst1|pshift[8]          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.655      ;
; 0.503 ; bit_counter:inst3|p_cnt[3]     ; bit_counter:inst3|p_cnt[4]     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.655      ;
; 0.506 ; controller:inst|p_state.P      ; shift:inst1|pshift[3]          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.658      ;
; 0.506 ; controller:inst|p_state.P      ; shift:inst1|pshift[4]          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.658      ;
; 0.508 ; controller:inst|p_state.P      ; shift:inst1|pshift[2]          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.660      ;
; 0.517 ; bit_counter:inst3|p_cnt[0]     ; bit_counter:inst3|p_cnt[1]     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.669      ;
; 0.517 ; baud_counter:inst2|p_count[2]  ; baud_counter:inst2|p_count[3]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.669      ;
; 0.518 ; baud_counter:inst2|p_count[4]  ; baud_counter:inst2|p_count[5]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.670      ;
; 0.519 ; baud_counter:inst2|p_count[5]  ; baud_counter:inst2|p_count[6]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.671      ;
; 0.532 ; baud_counter:inst2|p_count[0]  ; baud_counter:inst2|p_count[2]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.684      ;
; 0.537 ; bit_counter:inst3|p_cnt[4]     ; controller:inst|p_state.Q      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.689      ;
; 0.537 ; bit_counter:inst3|p_cnt[1]     ; bit_counter:inst3|p_cnt[3]     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.689      ;
; 0.552 ; baud_counter:inst2|p_count[2]  ; baud_counter:inst2|p_count[4]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.704      ;
; 0.552 ; bit_counter:inst3|p_cnt[0]     ; bit_counter:inst3|p_cnt[2]     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.704      ;
; 0.553 ; baud_counter:inst2|p_count[4]  ; baud_counter:inst2|p_count[6]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.705      ;
; 0.559 ; controller:inst|p_state.Q      ; controller:inst|p_state.Q      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.711      ;
; 0.564 ; controller:inst|p_state.P      ; shift:inst1|pshift[0]          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.716      ;
; 0.565 ; controller:inst|p_state.P      ; shift:inst1|pshift[6]          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.717      ;
; 0.566 ; controller:inst|p_state.P      ; shift:inst1|pshift[9]          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.718      ;
; 0.567 ; baud_counter:inst2|p_count[0]  ; baud_counter:inst2|p_count[3]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.719      ;
; 0.572 ; bit_counter:inst3|p_cnt[1]     ; bit_counter:inst3|p_cnt[4]     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.724      ;
; 0.573 ; baud_counter:inst2|p_count[7]  ; baud_counter:inst2|p_count[8]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.725      ;
; 0.574 ; baud_counter:inst2|p_count[1]  ; baud_counter:inst2|p_count[2]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.726      ;
; 0.575 ; bit_counter:inst3|p_cnt[2]     ; bit_counter:inst3|p_cnt[3]     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.727      ;
; 0.578 ; baud_counter:inst2|p_count[9]  ; baud_counter:inst2|p_count[10] ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.730      ;
; 0.587 ; baud_counter:inst2|p_count[2]  ; baud_counter:inst2|p_count[5]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.739      ;
; 0.587 ; bit_counter:inst3|p_cnt[0]     ; bit_counter:inst3|p_cnt[3]     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.739      ;
; 0.588 ; baud_counter:inst2|p_count[8]  ; baud_counter:inst2|p_count[9]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.740      ;
; 0.588 ; baud_counter:inst2|p_count[3]  ; baud_counter:inst2|p_count[4]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.740      ;
; 0.590 ; baud_counter:inst2|p_count[10] ; baud_counter:inst2|p_count[11] ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.742      ;
; 0.602 ; baud_counter:inst2|p_count[0]  ; baud_counter:inst2|p_count[4]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.754      ;
; 0.608 ; baud_counter:inst2|p_count[7]  ; baud_counter:inst2|p_count[9]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.760      ;
; 0.609 ; baud_counter:inst2|p_count[1]  ; baud_counter:inst2|p_count[3]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.761      ;
; 0.610 ; bit_counter:inst3|p_cnt[2]     ; bit_counter:inst3|p_cnt[4]     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.762      ;
; 0.613 ; baud_counter:inst2|p_count[5]  ; baud_counter:inst2|p_count[7]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.765      ;
; 0.613 ; baud_counter:inst2|p_count[9]  ; baud_counter:inst2|p_count[11] ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.765      ;
; 0.622 ; baud_counter:inst2|p_count[2]  ; baud_counter:inst2|p_count[6]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.774      ;
; 0.622 ; bit_counter:inst3|p_cnt[0]     ; bit_counter:inst3|p_cnt[4]     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.774      ;
; 0.623 ; baud_counter:inst2|p_count[8]  ; baud_counter:inst2|p_count[10] ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.775      ;
; 0.623 ; baud_counter:inst2|p_count[3]  ; baud_counter:inst2|p_count[5]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.775      ;
; 0.634 ; baud_counter:inst2|p_count[6]  ; baud_counter:inst2|p_count[7]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.786      ;
; 0.637 ; baud_counter:inst2|p_count[0]  ; baud_counter:inst2|p_count[5]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.789      ;
; 0.643 ; baud_counter:inst2|p_count[7]  ; baud_counter:inst2|p_count[10] ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.795      ;
; 0.644 ; baud_counter:inst2|p_count[1]  ; baud_counter:inst2|p_count[4]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.796      ;
; 0.647 ; baud_counter:inst2|p_count[4]  ; baud_counter:inst2|p_count[7]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.799      ;
; 0.648 ; controller:inst|p_state.P      ; shift:inst1|pshift[10]         ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.800      ;
; 0.648 ; baud_counter:inst2|p_count[5]  ; baud_counter:inst2|p_count[8]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.800      ;
; 0.657 ; bit_counter:inst3|p_cnt[1]     ; controller:inst|p_state.Q      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.809      ;
; 0.658 ; baud_counter:inst2|p_count[8]  ; baud_counter:inst2|p_count[11] ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.810      ;
; 0.658 ; baud_counter:inst2|p_count[3]  ; baud_counter:inst2|p_count[6]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.810      ;
; 0.665 ; bit_counter:inst3|p_cnt[4]     ; bit_counter:inst3|p_cnt[0]     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.817      ;
; 0.665 ; bit_counter:inst3|p_cnt[4]     ; bit_counter:inst3|p_cnt[2]     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.817      ;
; 0.665 ; bit_counter:inst3|p_cnt[4]     ; bit_counter:inst3|p_cnt[3]     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.817      ;
; 0.665 ; bit_counter:inst3|p_cnt[4]     ; bit_counter:inst3|p_cnt[1]     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.817      ;
; 0.669 ; baud_counter:inst2|p_count[6]  ; baud_counter:inst2|p_count[8]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.821      ;
; 0.671 ; bit_counter:inst3|p_cnt[4]     ; shift:inst1|pshift[11]         ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.823      ;
; 0.672 ; baud_counter:inst2|p_count[0]  ; baud_counter:inst2|p_count[6]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.824      ;
; 0.678 ; baud_counter:inst2|p_count[7]  ; baud_counter:inst2|p_count[11] ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.830      ;
; 0.679 ; baud_counter:inst2|p_count[1]  ; baud_counter:inst2|p_count[5]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.831      ;
; 0.682 ; baud_counter:inst2|p_count[4]  ; baud_counter:inst2|p_count[8]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.834      ;
; 0.683 ; baud_counter:inst2|p_count[5]  ; baud_counter:inst2|p_count[9]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.835      ;
; 0.704 ; baud_counter:inst2|p_count[6]  ; baud_counter:inst2|p_count[9]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.856      ;
; 0.710 ; baud_counter:inst2|p_count[3]  ; controller:inst|p_state.Q      ; Clk          ; Clk         ; 0.000        ; 0.001      ; 0.863      ;
; 0.710 ; bit_counter:inst3|p_cnt[0]     ; controller:inst|p_state.Q      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.862      ;
; 0.713 ; baud_counter:inst2|p_count[3]  ; shift:inst1|pshift[11]         ; Clk          ; Clk         ; 0.000        ; 0.001      ; 0.866      ;
; 0.714 ; baud_counter:inst2|p_count[1]  ; baud_counter:inst2|p_count[6]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.866      ;
; 0.716 ; baud_counter:inst2|p_count[2]  ; baud_counter:inst2|p_count[7]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.868      ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Clk'                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; Clk   ; Rise       ; Clk                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; baud_counter:inst2|p_count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; baud_counter:inst2|p_count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; baud_counter:inst2|p_count[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; baud_counter:inst2|p_count[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; baud_counter:inst2|p_count[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; baud_counter:inst2|p_count[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; baud_counter:inst2|p_count[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; baud_counter:inst2|p_count[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; baud_counter:inst2|p_count[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; baud_counter:inst2|p_count[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; baud_counter:inst2|p_count[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; baud_counter:inst2|p_count[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; baud_counter:inst2|p_count[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; baud_counter:inst2|p_count[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; baud_counter:inst2|p_count[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; baud_counter:inst2|p_count[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; baud_counter:inst2|p_count[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; baud_counter:inst2|p_count[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; baud_counter:inst2|p_count[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; baud_counter:inst2|p_count[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; baud_counter:inst2|p_count[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; baud_counter:inst2|p_count[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; baud_counter:inst2|p_count[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; baud_counter:inst2|p_count[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; bit_counter:inst3|p_cnt[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; bit_counter:inst3|p_cnt[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; bit_counter:inst3|p_cnt[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; bit_counter:inst3|p_cnt[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; bit_counter:inst3|p_cnt[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; bit_counter:inst3|p_cnt[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; bit_counter:inst3|p_cnt[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; bit_counter:inst3|p_cnt[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; bit_counter:inst3|p_cnt[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; bit_counter:inst3|p_cnt[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; controller:inst|p_state.P      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; controller:inst|p_state.P      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; controller:inst|p_state.Q      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; controller:inst|p_state.Q      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; shift:inst1|pshift[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; shift:inst1|pshift[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; shift:inst1|pshift[10]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; shift:inst1|pshift[10]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; shift:inst1|pshift[11]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; shift:inst1|pshift[11]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; shift:inst1|pshift[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; shift:inst1|pshift[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; shift:inst1|pshift[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; shift:inst1|pshift[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; shift:inst1|pshift[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; shift:inst1|pshift[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; shift:inst1|pshift[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; shift:inst1|pshift[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; shift:inst1|pshift[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; shift:inst1|pshift[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; shift:inst1|pshift[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; shift:inst1|pshift[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; shift:inst1|pshift[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; shift:inst1|pshift[7]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; shift:inst1|pshift[8]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; shift:inst1|pshift[8]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; shift:inst1|pshift[9]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; shift:inst1|pshift[9]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; Clk|combout                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; Clk|combout                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; Clk~clkctrl|inclk[0]           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; Clk~clkctrl|inclk[0]           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; Clk~clkctrl|outclk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; Clk~clkctrl|outclk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; inst1|pshift[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst1|pshift[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; inst1|pshift[10]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst1|pshift[10]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; inst1|pshift[11]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst1|pshift[11]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; inst1|pshift[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst1|pshift[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; inst1|pshift[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst1|pshift[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; inst1|pshift[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst1|pshift[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; inst1|pshift[4]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst1|pshift[4]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; inst1|pshift[5]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst1|pshift[5]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; inst1|pshift[6]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst1|pshift[6]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; inst1|pshift[7]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst1|pshift[7]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; inst1|pshift[8]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst1|pshift[8]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; inst1|pshift[9]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst1|pshift[9]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; inst2|p_count[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst2|p_count[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; inst2|p_count[10]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst2|p_count[10]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; inst2|p_count[11]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst2|p_count[11]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; inst2|p_count[1]|clk           ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Data[*]   ; Clk        ; 0.259  ; 0.259  ; Rise       ; Clk             ;
;  Data[0]  ; Clk        ; -0.054 ; -0.054 ; Rise       ; Clk             ;
;  Data[1]  ; Clk        ; 0.023  ; 0.023  ; Rise       ; Clk             ;
;  Data[2]  ; Clk        ; 0.259  ; 0.259  ; Rise       ; Clk             ;
;  Data[3]  ; Clk        ; 0.109  ; 0.109  ; Rise       ; Clk             ;
;  Data[4]  ; Clk        ; -0.185 ; -0.185 ; Rise       ; Clk             ;
;  Data[5]  ; Clk        ; -0.084 ; -0.084 ; Rise       ; Clk             ;
;  Data[6]  ; Clk        ; 0.005  ; 0.005  ; Rise       ; Clk             ;
;  Data[7]  ; Clk        ; -0.267 ; -0.267 ; Rise       ; Clk             ;
; Reset     ; Clk        ; 3.167  ; 3.167  ; Rise       ; Clk             ;
; Send      ; Clk        ; 2.983  ; 2.983  ; Rise       ; Clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Data[*]   ; Clk        ; 0.482  ; 0.482  ; Rise       ; Clk             ;
;  Data[0]  ; Clk        ; 0.325  ; 0.325  ; Rise       ; Clk             ;
;  Data[1]  ; Clk        ; 0.302  ; 0.302  ; Rise       ; Clk             ;
;  Data[2]  ; Clk        ; 0.265  ; 0.265  ; Rise       ; Clk             ;
;  Data[3]  ; Clk        ; 0.423  ; 0.423  ; Rise       ; Clk             ;
;  Data[4]  ; Clk        ; 0.473  ; 0.473  ; Rise       ; Clk             ;
;  Data[5]  ; Clk        ; 0.373  ; 0.373  ; Rise       ; Clk             ;
;  Data[6]  ; Clk        ; 0.260  ; 0.260  ; Rise       ; Clk             ;
;  Data[7]  ; Clk        ; 0.482  ; 0.482  ; Rise       ; Clk             ;
; Reset     ; Clk        ; -2.427 ; -2.427 ; Rise       ; Clk             ;
; Send      ; Clk        ; -2.043 ; -2.043 ; Rise       ; Clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; TXD       ; Clk        ; 4.457 ; 4.457 ; Rise       ; Clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; TXD       ; Clk        ; 4.457 ; 4.457 ; Rise       ; Clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.343  ; 0.239 ; N/A      ; N/A     ; -1.380              ;
;  Clk             ; -2.343  ; 0.239 ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS  ; -59.038 ; 0.0   ; 0.0      ; 0.0     ; -32.38              ;
;  Clk             ; -59.038 ; 0.000 ; N/A      ; N/A     ; -32.380             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Data[*]   ; Clk        ; 1.103 ; 1.103 ; Rise       ; Clk             ;
;  Data[0]  ; Clk        ; 0.584 ; 0.584 ; Rise       ; Clk             ;
;  Data[1]  ; Clk        ; 0.728 ; 0.728 ; Rise       ; Clk             ;
;  Data[2]  ; Clk        ; 1.103 ; 1.103 ; Rise       ; Clk             ;
;  Data[3]  ; Clk        ; 0.930 ; 0.930 ; Rise       ; Clk             ;
;  Data[4]  ; Clk        ; 0.268 ; 0.268 ; Rise       ; Clk             ;
;  Data[5]  ; Clk        ; 0.545 ; 0.545 ; Rise       ; Clk             ;
;  Data[6]  ; Clk        ; 0.641 ; 0.641 ; Rise       ; Clk             ;
;  Data[7]  ; Clk        ; 0.130 ; 0.130 ; Rise       ; Clk             ;
; Reset     ; Clk        ; 5.974 ; 5.974 ; Rise       ; Clk             ;
; Send      ; Clk        ; 5.705 ; 5.705 ; Rise       ; Clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Data[*]   ; Clk        ; 0.482  ; 0.482  ; Rise       ; Clk             ;
;  Data[0]  ; Clk        ; 0.325  ; 0.325  ; Rise       ; Clk             ;
;  Data[1]  ; Clk        ; 0.302  ; 0.302  ; Rise       ; Clk             ;
;  Data[2]  ; Clk        ; 0.265  ; 0.265  ; Rise       ; Clk             ;
;  Data[3]  ; Clk        ; 0.423  ; 0.423  ; Rise       ; Clk             ;
;  Data[4]  ; Clk        ; 0.473  ; 0.473  ; Rise       ; Clk             ;
;  Data[5]  ; Clk        ; 0.373  ; 0.373  ; Rise       ; Clk             ;
;  Data[6]  ; Clk        ; 0.260  ; 0.260  ; Rise       ; Clk             ;
;  Data[7]  ; Clk        ; 0.482  ; 0.482  ; Rise       ; Clk             ;
; Reset     ; Clk        ; -2.427 ; -2.427 ; Rise       ; Clk             ;
; Send      ; Clk        ; -2.043 ; -2.043 ; Rise       ; Clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; TXD       ; Clk        ; 7.979 ; 7.979 ; Rise       ; Clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; TXD       ; Clk        ; 4.457 ; 4.457 ; Rise       ; Clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clk        ; Clk      ; 647      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clk        ; Clk      ; 647      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 61    ; 61   ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 1     ; 1    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Mon Dec 07 14:45:49 2015
Info: Command: quartus_sta transmitter -c transmitter
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'transmitter.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name Clk Clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.343
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.343       -59.038 Clk 
Info (332146): Worst-case hold slack is 0.521
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.521         0.000 Clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -32.380 Clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.567
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.567       -11.525 Clk 
Info (332146): Worst-case hold slack is 0.239
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.239         0.000 Clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -32.380 Clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 416 megabytes
    Info: Processing ended: Mon Dec 07 14:46:08 2015
    Info: Elapsed time: 00:00:19
    Info: Total CPU time (on all processors): 00:00:01


