V 51
K 150012364800 fd13ce
Y 0
D 0 0 1700 1100
Z 1
i 94
N 51
J 570 420 2
J 570 300 2
J 570 180 2
J 770 180 9
J 770 300 11
J 770 420 11
J 770 540 11
J 570 540 2
J 770 660 11
J 770 780 11
J 570 1020 2
J 570 900 2
J 570 780 2
J 570 660 2
J 770 900 11
J 770 1020 11
J 770 1040 9
J 920 1040 7
B 7 9
B 6 7
B 9 10
S 11 16
L 730 1020 10 0 3 0 1 0 Q0
S 12 15
L 730 900 10 0 3 0 1 0 Q1
S 13 10
L 730 780 10 0 3 0 1 0 Q2
S 14 9
L 730 660 10 0 3 0 1 0 Q3
B 15 16
B 10 15
B 16 17
B 17 18
L 850 1050 20 0 3 0 1 0 Q[7:0]
S 3 4
L 730 180 10 0 3 0 1 0 Q7
S 2 5
L 730 300 10 0 3 0 1 0 Q6
S 1 6
L 730 420 10 0 3 0 1 0 Q5
S 8 7
L 730 540 10 0 3 0 1 0 Q4
B 5 6
B 4 5
N 55
J 450 570 2
J 410 570 5
J 450 210 2
J 410 210 5
J 450 330 2
J 410 330 5
J 450 450 2
J 410 450 5
J 450 690 2
J 450 810 2
J 450 930 2
J 450 1050 2
J 410 1050 3
J 410 930 5
J 410 810 5
J 410 690 5
J 410 30 3
J 90 30 1
S 2 1
S 8 2
S 4 3
S 17 4
S 6 5
S 4 6
S 8 7
S 6 8
S 18 17
L 100 30 10 0 3 0 1 0 SET
S 2 16
S 16 15
S 15 14
S 14 13
S 16 9
S 15 10
S 14 11
S 13 12
N 54
J 450 500 2
J 390 500 5
J 450 140 2
J 390 140 5
J 450 260 2
J 390 260 5
J 450 380 2
J 390 380 5
J 450 620 2
J 450 740 2
J 450 860 2
J 450 980 2
J 390 980 3
J 390 860 5
J 390 740 5
J 390 620 5
J 390 50 3
J 90 50 1
S 2 1
S 8 2
S 4 3
S 17 4
S 6 5
S 4 6
S 8 7
S 6 8
S 18 17
L 100 50 10 0 3 0 1 0 C
S 2 16
S 16 15
S 15 14
S 14 13
S 13 12
S 14 11
S 15 10
S 16 9
N 53
J 450 520 2
J 370 520 5
J 450 160 2
J 370 160 5
J 450 280 2
J 370 280 5
J 450 400 2
J 370 400 5
J 450 640 2
J 450 760 2
J 450 880 2
J 450 1000 2
J 370 1000 3
J 370 880 5
J 370 760 5
J 370 640 5
J 370 70 3
J 90 70 1
S 2 1
S 8 2
S 4 3
S 17 4
S 6 5
S 4 6
S 8 7
S 6 8
S 18 17
L 100 70 10 0 3 0 1 0 CE
S 2 16
S 16 15
S 15 14
S 14 13
S 13 12
S 14 11
S 15 10
S 16 9
I 57 virtex2p:FDSE 1 450 700 0 1 '
L 540 710 10 0 3 0 1 0 Q2
C 55 10 14 0
C 51 13 4 0
C 52 10 1 0
C 53 10 2 0
C 54 10 3 0
I 58 virtex2p:FDSE 1 450 820 0 1 '
L 540 830 10 0 3 0 1 0 Q1
C 55 11 14 0
C 51 12 4 0
C 52 11 1 0
C 53 11 2 0
C 54 11 3 0
I 59 virtex2p:FDSE 1 450 940 0 1 '
L 540 950 10 0 3 0 1 0 Q0
C 55 12 14 0
C 51 11 4 0
C 52 12 1 0
C 53 12 2 0
C 54 12 3 0
T 1575 75 30 0 3 JRG
Q 14 0 0
T 1560 30 10 0 3 A
T 1560 50 10 0 3 1
T 30 1060 10 0 3 drawn by KS
T 30 1050 10 0 3 Copyright (c) 1993, Xilinx Inc.
T 1360 70 10 0 3 Clock Enable & Synchronous Set
T 1320 50 10 0 3 26th September 2003
I 56 virtex2p:FDSE 1 450 580 0 1 '
L 540 585 10 0 3 0 1 0 Q3
C 55 9 14 0
C 51 14 4 0
C 52 9 1 0
C 53 9 2 0
C 54 9 3 0
I 78 virtex2p:FDSE 1 450 460 0 1 '
L 540 470 10 0 3 0 1 0 Q4
C 54 1 3 0
C 53 1 2 0
C 52 1 1 0
C 51 8 4 0
C 55 1 14 0
I 79 virtex2p:FDSE 1 450 340 0 1 '
L 540 350 10 0 3 0 1 0 Q5
C 54 7 3 0
C 53 7 2 0
C 52 7 1 0
C 51 1 4 0
C 55 7 14 0
I 80 virtex2p:FDSE 1 450 220 0 1 '
L 540 230 10 0 3 0 1 0 Q6
C 54 5 3 0
C 53 5 2 0
C 52 5 1 0
C 51 2 4 0
C 55 5 14 0
I 81 virtex2p:FDSE 1 450 100 0 1 '
L 540 110 10 0 3 0 1 0 Q7
C 54 3 3 0
C 53 3 2 0
C 52 3 1 0
C 51 3 4 0
C 55 3 14 0
N 52
J 450 540 2
J 250 540 11
J 450 180 2
J 250 180 11
J 450 300 2
J 250 300 11
J 450 420 2
J 250 420 11
J 450 660 2
J 450 780 2
J 450 900 2
J 450 1020 2
J 250 1020 9
J 250 900 11
J 250 780 11
J 250 660 11
J 250 90 9
J 90 90 7
S 4 3
L 260 180 10 0 3 0 1 0 D7
S 6 5
L 260 300 10 0 3 0 1 0 D6
S 8 7
L 260 420 10 0 3 0 1 0 D5
S 2 1
L 260 540 10 0 3 0 1 0 D4
S 16 9
L 260 660 10 0 3 0 1 0 D3
S 15 10
L 260 780 10 0 3 0 1 0 D2
S 14 11
L 260 900 10 0 3 0 1 0 D1
S 13 12
L 260 1020 10 0 3 0 1 0 D0
B 18 17
L 90 100 20 0 3 0 1 0 D[7:0]
B 14 13
B 15 14
B 16 15
B 2 16
B 17 4
B 8 2
B 6 8
B 4 6
I 50 virtex:BSHEETL 1 1260 0 0 1 '
T 1360 100 10 0 3 VIRTEX Family FD8SE Macro
T 1360 80 10 0 3 8-Bit Data Register w/
E
