//
// Generated by NVIDIA NVVM Compiler
//
// Compiler Build ID: CL-21112126
// Cuda compilation tools, release 8.0, V8.0.43
// Based on LLVM 3.4svn
//

.version 5.0
.target sm_30
.address_size 64

	// .globl	ShaderKernel_fxMedianFilter5x5H
.global .texref texture0_RECT;

.visible .entry ShaderKernel_fxMedianFilter5x5H(
	.param .u64 ShaderKernel_fxMedianFilter5x5H_param_0,
	.param .u64 ShaderKernel_fxMedianFilter5x5H_param_1,
	.param .u64 ShaderKernel_fxMedianFilter5x5H_param_2,
	.param .u32 ShaderKernel_fxMedianFilter5x5H_param_3,
	.param .u32 ShaderKernel_fxMedianFilter5x5H_param_4,
	.param .u32 ShaderKernel_fxMedianFilter5x5H_param_5,
	.param .u32 ShaderKernel_fxMedianFilter5x5H_param_6
)
{
	.reg .pred 	%p<41>;
	.reg .b16 	%rs<5>;
	.reg .f32 	%f<86>;
	.reg .b32 	%r<14>;
	.reg .b64 	%rd<10>;


	ld.param.u64 	%rd2, [ShaderKernel_fxMedianFilter5x5H_param_0];
	ld.param.u32 	%r3, [ShaderKernel_fxMedianFilter5x5H_param_3];
	ld.param.u32 	%r4, [ShaderKernel_fxMedianFilter5x5H_param_4];
	ld.param.u32 	%r5, [ShaderKernel_fxMedianFilter5x5H_param_5];
	ld.param.u32 	%r6, [ShaderKernel_fxMedianFilter5x5H_param_6];
	mov.u32 	%r7, %ntid.x;
	mov.u32 	%r8, %ctaid.x;
	mov.u32 	%r9, %tid.x;
	mad.lo.s32 	%r1, %r7, %r8, %r9;
	mov.u32 	%r10, %ntid.y;
	mov.u32 	%r11, %ctaid.y;
	mov.u32 	%r12, %tid.y;
	mad.lo.s32 	%r2, %r10, %r11, %r12;
	setp.lt.s32	%p1, %r1, %r5;
	setp.lt.s32	%p2, %r2, %r6;
	and.pred  	%p3, %p1, %p2;
	@!%p3 bra 	BB0_4;
	bra.uni 	BB0_1;

BB0_1:
	cvt.rn.f32.u32	%f5, %r1;
	add.ftz.f32 	%f6, %f5, 0f3F000000;
	cvt.rn.f32.u32	%f7, %r2;
	add.ftz.f32 	%f8, %f7, 0f3F000000;
	add.ftz.f32 	%f9, %f6, 0fBF800000;
	add.ftz.f32 	%f10, %f6, 0fC0000000;
	add.ftz.f32 	%f11, %f6, 0f3F800000;
	add.ftz.f32 	%f12, %f8, 0f00000000;
	add.ftz.f32 	%f13, %f6, 0f40000000;
	tex.2d.v4.f32.f32	{%f14, %f15, %f16, %f17}, [texture0_RECT, {%f10, %f8}];
	tex.2d.v4.f32.f32	{%f18, %f19, %f20, %f21}, [texture0_RECT, {%f9, %f8}];
	tex.2d.v4.f32.f32	{%f22, %f23, %f24, %f25}, [texture0_RECT, {%f6, %f8}];
	tex.2d.v4.f32.f32	{%f26, %f27, %f28, %f29}, [texture0_RECT, {%f11, %f12}];
	tex.2d.v4.f32.f32	{%f30, %f31, %f32, %f33}, [texture0_RECT, {%f13, %f12}];
	setp.gt.ftz.f32	%p4, %f16, %f20;
	selp.f32	%f34, %f20, %f16, %p4;
	setp.gt.ftz.f32	%p5, %f15, %f19;
	selp.f32	%f35, %f19, %f15, %p5;
	setp.gt.ftz.f32	%p6, %f14, %f18;
	selp.f32	%f36, %f18, %f14, %p6;
	setp.gt.ftz.f32	%p7, %f17, %f21;
	selp.f32	%f37, %f21, %f17, %p7;
	selp.f32	%f38, %f16, %f20, %p4;
	selp.f32	%f39, %f15, %f19, %p5;
	selp.f32	%f40, %f14, %f18, %p6;
	selp.f32	%f41, %f17, %f21, %p7;
	setp.gt.ftz.f32	%p8, %f24, %f28;
	selp.f32	%f42, %f28, %f24, %p8;
	setp.gt.ftz.f32	%p9, %f23, %f27;
	selp.f32	%f43, %f27, %f23, %p9;
	setp.gt.ftz.f32	%p10, %f22, %f26;
	selp.f32	%f44, %f26, %f22, %p10;
	setp.gt.ftz.f32	%p11, %f25, %f29;
	selp.f32	%f45, %f29, %f25, %p11;
	selp.f32	%f46, %f24, %f28, %p8;
	selp.f32	%f47, %f23, %f27, %p9;
	selp.f32	%f48, %f22, %f26, %p10;
	selp.f32	%f49, %f25, %f29, %p11;
	setp.gt.ftz.f32	%p12, %f38, %f42;
	selp.f32	%f50, %f42, %f38, %p12;
	setp.gt.ftz.f32	%p13, %f39, %f43;
	selp.f32	%f51, %f43, %f39, %p13;
	setp.gt.ftz.f32	%p14, %f40, %f44;
	selp.f32	%f52, %f44, %f40, %p14;
	setp.gt.ftz.f32	%p15, %f41, %f45;
	selp.f32	%f53, %f45, %f41, %p15;
	selp.f32	%f54, %f38, %f42, %p12;
	selp.f32	%f55, %f39, %f43, %p13;
	selp.f32	%f56, %f40, %f44, %p14;
	selp.f32	%f57, %f41, %f45, %p15;
	setp.gt.ftz.f32	%p16, %f46, %f32;
	selp.f32	%f58, %f32, %f46, %p16;
	setp.gt.ftz.f32	%p17, %f47, %f31;
	selp.f32	%f59, %f31, %f47, %p17;
	setp.gt.ftz.f32	%p18, %f48, %f30;
	selp.f32	%f60, %f30, %f48, %p18;
	setp.gt.ftz.f32	%p19, %f49, %f33;
	selp.f32	%f61, %f33, %f49, %p19;
	selp.f32	%f62, %f46, %f32, %p16;
	selp.f32	%f63, %f47, %f31, %p17;
	selp.f32	%f64, %f48, %f30, %p18;
	selp.f32	%f65, %f49, %f33, %p19;
	setp.gt.ftz.f32	%p20, %f34, %f50;
	selp.f32	%f66, %f34, %f50, %p20;
	setp.gt.ftz.f32	%p21, %f35, %f51;
	selp.f32	%f67, %f35, %f51, %p21;
	setp.gt.ftz.f32	%p22, %f36, %f52;
	selp.f32	%f68, %f36, %f52, %p22;
	setp.gt.ftz.f32	%p23, %f37, %f53;
	selp.f32	%f69, %f37, %f53, %p23;
	setp.gt.ftz.f32	%p24, %f54, %f58;
	selp.f32	%f70, %f58, %f54, %p24;
	setp.gt.ftz.f32	%p25, %f55, %f59;
	selp.f32	%f71, %f59, %f55, %p25;
	setp.gt.ftz.f32	%p26, %f56, %f60;
	selp.f32	%f72, %f60, %f56, %p26;
	setp.gt.ftz.f32	%p27, %f57, %f61;
	selp.f32	%f73, %f61, %f57, %p27;
	selp.f32	%f74, %f54, %f58, %p24;
	selp.f32	%f75, %f55, %f59, %p25;
	selp.f32	%f76, %f56, %f60, %p26;
	selp.f32	%f77, %f57, %f61, %p27;
	setp.gt.ftz.f32	%p28, %f66, %f70;
	selp.f32	%f78, %f66, %f70, %p28;
	setp.gt.ftz.f32	%p29, %f67, %f71;
	selp.f32	%f79, %f67, %f71, %p29;
	setp.gt.ftz.f32	%p30, %f68, %f72;
	selp.f32	%f80, %f68, %f72, %p30;
	setp.gt.ftz.f32	%p31, %f69, %f73;
	selp.f32	%f81, %f69, %f73, %p31;
	setp.gt.ftz.f32	%p32, %f74, %f62;
	selp.f32	%f82, %f62, %f74, %p32;
	setp.gt.ftz.f32	%p33, %f75, %f63;
	selp.f32	%f83, %f63, %f75, %p33;
	setp.gt.ftz.f32	%p34, %f76, %f64;
	selp.f32	%f84, %f64, %f76, %p34;
	setp.gt.ftz.f32	%p35, %f77, %f65;
	selp.f32	%f85, %f65, %f77, %p35;
	setp.gt.ftz.f32	%p36, %f78, %f82;
	selp.f32	%f1, %f82, %f78, %p36;
	setp.gt.ftz.f32	%p37, %f79, %f83;
	selp.f32	%f2, %f83, %f79, %p37;
	setp.gt.ftz.f32	%p38, %f80, %f84;
	selp.f32	%f3, %f84, %f80, %p38;
	setp.gt.ftz.f32	%p39, %f81, %f85;
	selp.f32	%f4, %f85, %f81, %p39;
	mad.lo.s32 	%r13, %r2, %r3, %r1;
	cvt.s64.s32	%rd1, %r13;
	setp.eq.s32	%p40, %r4, 0;
	@%p40 bra 	BB0_3;

	cvta.to.global.u64 	%rd4, %rd2;
	shl.b64 	%rd5, %rd1, 4;
	add.s64 	%rd6, %rd4, %rd5;
	st.global.v4.f32 	[%rd6], {%f3, %f2, %f1, %f4};
	bra.uni 	BB0_4;

BB0_3:
	cvta.to.global.u64 	%rd7, %rd2;
	shl.b64 	%rd8, %rd1, 3;
	add.s64 	%rd9, %rd7, %rd8;
	{
	.reg .b16 %temp;
	cvt.rn.ftz.f16.f32 	%temp, %f4;
	mov.b16 	%rs1, %temp;
}
	{
	.reg .b16 %temp;
	cvt.rn.ftz.f16.f32 	%temp, %f1;
	mov.b16 	%rs2, %temp;
}
	{
	.reg .b16 %temp;
	cvt.rn.ftz.f16.f32 	%temp, %f2;
	mov.b16 	%rs3, %temp;
}
	{
	.reg .b16 %temp;
	cvt.rn.ftz.f16.f32 	%temp, %f3;
	mov.b16 	%rs4, %temp;
}
	st.global.v4.u16 	[%rd9], {%rs4, %rs3, %rs2, %rs1};

BB0_4:
	ret;
}


