<!--
author:   Sebastian Zug, Karl Fessel & Andr√® Dietrich
email:    sebastian.zug@informatik.tu-freiberg.de

version:  1.0.5
language: de
narrator: Deutsch Female

import:  https://raw.githubusercontent.com/liaScript/mermaid_template/master/README.md
         https://raw.githubusercontent.com/liascript-templates/plantUML/master/README.md

icon: https://upload.wikimedia.org/wikipedia/commons/d/de/Logo_TU_Bergakademie_Freiberg.svg

-->S


[![LiaScript](https://raw.githubusercontent.com/LiaScript/LiaScript/master/badges/course.svg)](https://liascript.github.io/course/?https://github.com/TUBAF-IfI-LiaScript/VL_DigitaleSysteme/main/lectures/12_CortexMFeatures.md#1)


# Features STM32F4

| Parameter                | Kursinformationen                                                                                                                                                                    |
| ------------------------ | ------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------ |
| **Veranstaltung:**       | `Vorlesung Softwareentwicklung f√ºr eingebettete Systeme`                                                                                                                                                           |
| **Semester**             | `Sommersemester 2025`                                                                                                                                                                                              |
| **Hochschule:**          | `Technische Universit√§t Freiberg`                                                                                                                                                    |
| **Inhalte:**             | `Spezifische Besonderheiten des STM32`                                                                                            |
| **Link auf den GitHub:** | [https://github.com/TUBAF-IfI-LiaScript/VL_DigitaleSysteme/blob/main/lectures/12_CortexMFeatures.md](https://github.com/TUBAF-IfI-LiaScript/VL_DigitaleSysteme/blob/main/lectures/12_CortexMFeatures.md) |
| **Autoren**              | @author                                                                                                                                                                              |

![](https://media.giphy.com/media/26gR2qGRnxxXAvhBu/giphy.gif)

---

## SysTick (Wiederholung)

Der SysTick-Timer ist ein 24-Bit-Z√§hler, der in jedem Cortex-M-Prozessor vorhanden ist. Er wird verwendet, um regelm√§√üige Zeitintervalle zu erzeugen, die f√ºr die Implementierung von Echtzeitsystemen und Betriebssystemen n√ºtzlich sind. Der SysTick-Timer kann so konfiguriert werden, dass er Interrupts generiert, wenn der Z√§hler einen bestimmten Wert erreicht.


```c
volatile uint32_t tickCount = 0;

void SysTick_Handler(void) {
  tickCount++;
  if (tickCount >= 1000) {           // 1000 ms erreicht?
    GPIOA->ODR ^= GPIO_ODR_OD5;      // LED toggeln
    tickCount = 0;                   // zur√ºcksetzen
  }
}

int main(void) {
  // LED Setup (z. B. PA5)
  RCC->AHB1ENR |= RCC_AHB1ENR_GPIOAEN;
  GPIOA->MODER |= GPIO_MODER_MODE5_0;

  // SysTick: 1ms-Takt bei 16 MHz == 16.000 Ticks pro Sekunde
  SysTick_Config(SystemCoreClock / 1000);

  while (1) {
    __WFI();  // "Wait for Interrupt" ‚Äì Stromsparmodus
  }
}
```

> Recherchieren Sie die maximale Zykluszeit des SysTick Timers und die maximale Anzahl an Interrupts pro Sekunde, die damit realisiert werden k√∂nnen.
> 
> Was hat es mit dem Macro `__WFI` auf sich? Schlagen Sie die Stromsparmodi des Prozessors nach.
>
> Was st√∂rt Sie an diesem Code?


## Interrupts / Events
Interrupts k√∂nnen in zwei Gruppen kategorisiert werden, n√§mlich in asynchrone Interrupts (aka Interrupt, Hardware-Interrupt) und synchrone Interrupts (aka Exception). Erstere k√∂nnen jederzeit eintreffen, typischerweise IO-Interrupts, letztere k√∂nnen nur nach der Ausf√ºhrung eines Befehls eintreffen, z.B. wenn die CPU versucht, eine Zahl durch 0 zu dividieren oder ein Page Fault. Das ist also der Unterschied zwischen Interrupts und Exceptions.

Die Intel-Dokumentation klassifiziert Interrupts und Exceptions wie folgt:

| Kategorie  | Subkategorie                 | Bedeutung                                                                                                                                                                    |
| ---------- | ---------------------------- | ---------------------------------------------------------------------------------------------------------------------------------------------------------------------------- |
| Interrupts | Maskierbare Interrupts       | Alle Interrupt Requests (IRQs), die von I/O-Ger√§ten ausgegeben werden, f√ºhren zu maskierbaren Interrupts. Ein maskierbarer Interrupt wird ignoriert, sofern er maskiert ist. |
|            | Nicht-maskierbare Interrupts | Nur wenige kritische Ereignisse (z. B. Hardwarefehler) f√ºhren zu nichtmaskierbaren Interrupts . Nichtmaskierbare Interrupts werden von der CPU immer erkannt.                |
| Exceptions | Fehler                       | K√∂nnen im Allgemeinen behoben werden; nach der Behebung kann das Programm ohne Verlust der Kontinuit√§t neu gestartet werden.                                                 |
|            | Traps                        | Traps werden vom Anwenderprogramm ausgel√∂st, um eine Funktionalit√§t des Betriebssystems aufzurufen.                                                                          |
|            | Programmierte Ausnahmen      |        Programmierte Ausnahmen werden von der Steuereinheit als Traps behandelt; sie werden oft als Software-Interrupts bezeichnet.                                                                                                                                                                       |

Die Intel-Dokumentation kennt keine "Events" im Sinne von STM32, weil x86-Prozessoren keine hardwareseitige Peripherie-Verkettung wie Mikrocontroller bieten. Stattdessen l√§uft alles zentral √ºber Interrupts und Polling, gesteuert durch das Betriebssystem.

| Merkmal        | Interrupt          | Event                     |
| -------------- | ------------------ | ------------------------- |
| CPU beteiligt  | ja                 | nein                      |
| Stromverbrauch | h√∂her              | niedriger                 |
| Latenz         | mittel             | sehr gering               |
| Anwendung      | Reaktion mit Logik | Hardware-Modul-Verkettung |


### Eventsystem

Ein Event im STM32 ist eine direkte Verbindung zwischen Peripherieeinheiten auf Chip-Ebene, z.‚ÄØB.:

+ Timer ‚Üí ADC (startet Wandlung)
+ Timer ‚Üí DMA (startet Speichertransfer)
+ GPIO ‚Üí EXTI-Event ‚Üí Wakeup

Diese Verbindungen passieren ohne CPU-Beteiligung ‚Äì es ist ein reines Hardware-Signalnetz.


```mermaid @mermaid
graph TD

%% Peripherieeinheiten
TIMER[TIM2<br>Timer Update Event]
EVENT[TRGO<br>Event Signal]
ADC[ADC1<br>Externe Triggerquelle: Timer]
DMA[DMA<br>Schreibt ADC-Daten ins RAM]
RAM[(RAM)]

%% Verbindungen
TIMER --> EVENT
EVENT --> ADC
ADC --> DMA
DMA --> RAM

%% CPU nur zur Initialisierung
subgraph CPU
    INIT[HAL_Init / Start Timer / Start DMA]
end
INIT --> TIMER
INIT --> ADC
INIT --> DMA
```

> _"Events sind neben Interrupts etwas, das dem Cortex Core seinen Schlaf  rauben kann."_ (mikrocontroller.net Forenbeitrag)

### NVIC

> Was steht im Werbetext zum Nested Vector Interrupt Controller (NVIC) und was bedeuten diese Aussagen?

_The devices embed a nested vectored interrupt controller able to manage 16 priority levels, and handle up to 62 maskable interrupt channels plus the 16 interrupt lines of the Cortex¬Æ-M4 with FPU:_

+ _Closely coupled NVIC gives low-latency interrupt processing_
+ _Interrupt entry vector table address passed directly to the core_
+ _Allows early processing of interrupts_
+ _Processing of late arriving, higher-priority interrupts_
+ _Support tail chaining_
+ _Processor state automatically saved_


Der NVIC verwaltet:

+ Welche Interrupts √ºberhaupt aktiv sind
+ Welche gerade verarbeitet werden
+ Welche verschachtelt werden d√ºrfen (Preemption)
+ Welche Warteschlange haben (Pending)

1. Preemption Priority - Bestimmt, ob ein Interrupt einen anderen unterbrechen darf, h√∂here Priorit√§t = kleinere Zahl (z.‚ÄØB. 0 > 2)
2. Subpriority - Wird nur verwendet, wenn zwei Interrupts die gleiche Preemption Priority haben. Sie wird in der NVIC-Registerbank gespeichert und kann von der Software ge√§ndert werden.

### Trigger f√ºr die ISR

Cortex-M Controller implementieren mindestens die folgenden Exceptions/Interrupts:

| Exception     | Beschreibung                                                                               |
| ------------- | ------------------------------------------------------------------------------------------ |
| **Reset**     | Wird ausgel√∂st, wenn der Controller startet oder zur√ºckgesetzt wird.                       |
| **NMI**       | Nicht maskierbarer Interrupt mit sehr hoher Priorit√§t, kann nicht deaktiviert werden.      |
| **HardFault** | Wird bei schwerwiegenden Fehlern wie Speicherverletzungen oder Division durch 0 ausgel√∂st. |
| **SVCall**    | Wird durch den Befehl `svc` ausgel√∂st. Dient zur Ausf√ºhrung privilegierter Funktionen.     |
| **PendSV**    | Softwareausgel√∂ste Exception f√ºr Dienste, z.‚ÄØB. f√ºr Kontextwechsel im RTOS.                             |
| **SysTick**   | Zeitgeber-Interrupt, h√§ufig genutzt als System-Tick (z.‚ÄØB. alle 1 ms).                     |


> HardFault

- Tritt auf bei:
  - Zugriff auf ung√ºltige Speicheradressen
  - Illegalen Befehlen
  - Division durch Null
- **ARMv6-M**: ein einziger Fault-Handler
- **ARMv7-M/v8-M**: kann durch spezialisierte Fault-Handler erg√§nzt werden:
  - `MemManage`
  - `BusFault`
  - `UsageFault`

> PendSV & SysTick

- `SysTick` liefert den Takt, z.‚ÄØB. f√ºr Zeitscheiben (Time Slices)
- `PendSV` wird genutzt, um Aufgabenwechsel (Kontextwechsel) durchzuf√ºhren


### Umsetzung

![alt-text](../images/12_FeaturesSTM32/ExtInterrupt.png "Beschaltung externer Interrupts [^STM32] Seite 206")

> _The devices embed a nested vectored interrupt controller able to manage 16 priority levels._

[^STM32]: Firma ST, STM32F401xx Controller Data Sheet, [Link](https://www.st.com/resource/en/reference_manual/dm00096844-stm32f401xbc-and-stm32f401xde-advanced-armbased-32bit-mcus-stmicroelectronics.pdf)


### Beschleunigung der Abarbeitung

| Ansatz                       | Erkl√§rung |
|-----------------------------|-----------|
| **Tail-Chaining**            | Beim Beenden einer Interrupt-Service-Routine (ISR) muss die CPU normalerweise mindestens acht "caller-saved" Register vom Stack laden und beim n√§chsten Interrupt wieder speichern. Wenn jedoch direkt eine neue Exception ansteht, kann das erneute Sichern und Wiederherstellen √ºbersprungen werden ‚Äì die Register bleiben erhalten. Dadurch wird wertvolle Zeit gespart. |
| **Late-Arriving Preemption** | W√§hrend der Prozessor noch mit dem Eintritt in eine ISR (Exception Entry) besch√§ftigt ist, kann eine h√∂her priorisierte Exception eintreffen. In diesem Fall wird die urspr√ºnglich vorgesehene ISR verworfen, und stattdessen direkt die ISR mit h√∂herer Priorit√§t geladen. Der gesicherte Registerzustand bleibt dabei g√ºltig. Dies reduziert die Latenz f√ºr dringende Interrupts erheblich. Nach deren Abarbeitung kann die zuerst erkannte ISR direkt im Anschluss ausgef√ºhrt werden. |
| **Lazy State Preservation**  | ARMv7- und ARMv8-Prozessoren mit FPU verf√ºgen √ºber zus√§tzliche Register (z.‚ÄØB. `s0‚Äìs31` und `fpscr`). Da viele ISRs keine Gleitkommaoperationen nutzen, kann das Betriebssystem die Sicherung dieser Register verz√∂gern, bis tats√§chlich eine FP-Instruktion ausgef√ºhrt wird. Erst dann werden die FP-Register gesichert ‚Äì das spart Speicherzugriffe und Zeit bei Interrupts, die keine FPU ben√∂tigen. |


```text @plantUML
@startuml
participant A as "Thread A"
participant B as "Thread B"
participant OS
participant CPU
participant FPU

== Thread A l√§uft und nutzt FPU ==
A -> FPU: FP-Befehl
FPU --> A: Ergebnis

== Interrupt tritt auf ==
CPU -> OS: Exception Entry
OS -> CPU: Save CPU-Register von A (FPU unber√ºhrt)

== Kontextwechsel zu Thread B ==
OS -> CPU: Restore CPU-Register von B
OS --> B: Kontrolle an Thread B

== Thread B l√§uft (noch ohne FPU) ==
B -> CPU: Ausf√ºhrung normaler Instruktionen
CPU --> B: Kein FPU-Zugriff ‚Üí kein Problem

== Erste FP-Instruktion von Thread B ==
B -> FPU: FP-Befehl
FPU --> CPU: Exception (FPU nicht aktiviert)

== Lazy FPU-Handling ==
CPU -> OS: FPU Exception Handling
OS -> CPU: Save FPU-Kontext von Thread A
OS -> CPU: Load/Init FPU-Kontext f√ºr Thread B
OS -> FPU: FPU aktivieren
OS --> B: R√ºckkehr zur FP-Instruktion

== FP-Instruktion wird wiederholt ==
B -> FPU: FP-Befehl erneut
FPU --> B: Ergebnis
@enduml
```


### Programmierbeispiel

Nutzung Externer Interrupts in Form der Buttons auf dem STM32F401RE Board.


## DMA

Wenn wir der CPU (Hauptprozessor) die ganze Arbeit des Abholens von Anweisungen (Code) aus dem Flash, der Ausf√ºhrung der dekodierten Anweisungen und des Verschiebens von Daten zu und von Peripherieger√§ten und Speicher erledigen lassen, f√ºhrt mit steigender Zahl von Komponenten zu einer steigenden Auslastung des Systems. Die Zahl der Interrupts, die ein UART1-Datenempf√§nger generiert, der einen Datenstrom erh√§lt, den die CPU sofort in einen lokalen Puffer im Speicher √ºbertragen muss, um kein Datenpaket zu verlieren, f√ºhrt dies mit

$(1 Start + 8 data + 0 Parity + 1 stop)$ = $10 Bit$ bei $115200Baud$

zu 11520 Interrupts pro Sekunde. Diese konkurrieren dann noch mit den anderer Peripherieger√§ten wie UART, SPI, ADC. Dabei passiert bei dieser konkreten Aufgabe nichts anderes als das "hin- und herschaufeln" von Daten. Eine Rechenpower wird gar nicht abgefragt.

Noch schlimmer wird die Situation, wenn neben der eigentlichen Kopieroperation auch noch der Overhead f√ºr das Umschalten des Kontexts zu und von Interrupt-Handlern ber√ºcksichtigt wird. Die CPU ist nicht in der Lage die volle Arbeitsleistung zu entfalten, da sie mit Datentransaktionen besch√§ftigt ist.

## Programmierbeispiel 

Blink LED mit SysTick Timer und STM CubeIDE 

1. in der CubeIDE 
2. in PlatformIO mit vorgelagertem STM32CubeMX-Generator

https://github.com/TUBAF-IfI-LiaScript/VL_SoftwareentwicklungEingebetteteSysteme/blob/main/codeExamples/STM32/HelloWorld/

### Umsetzung

Der Speicherdirektzugriff oder englisch Direct Memory Access (DMA) erlaubt den Datenaustausch √ºber das Bussystem ohne den Umweg √ºber die CPU auf den Speicher zugreift.
Diese Technik erlaubt angeschlossenen Peripherieger√§ten untereinander und mit dem Arbeitsspeicher zu kommunizieren. Der Vorteil des Speicherdirektzugriffs ist die schnellere Daten√ºbertragung bei gleichzeitiger Entlastung des Prozessors.

![alt-text](../images/11_CortexM/BlockDiagramm.png "Interne Struktur des STM32F401 [^STM32] Seite 14")

Der DMA-Controller f√ºhrt den direkten Speichertransfer durch: als AHB-Master kann er die Kontrolle √ºber die AHB-Busmatrix √ºbernehmen, um AHB-Transaktionen zu initiieren. er kann folgende Transaktionen durchf√ºhren:

- Peripherie-zu-Speicher
- Speicher-zu-Peripherie
- Speicher-zu-Speicher

![alt-text](../images/11_CortexM/BusMatrix.png "Busmatrix am Beispiel des STM32F401 Controllers[^STM32] Seite 36")

| Modus                  | DMA1 | DMA2 |
| ---------------------- | ---- | ---- |
| Peripherie-zu-Speicher | X    | X    |
| Speicher-zu-Peripherie | X    | X    |
| Speicher-zu-Speicher   |      | X    |

![alt-text](../images/12_FeaturesSTM32/DMA_Overview.png "DMA Basisstruktur [^STM32] Seite 168")

Jeder Kanal kann einen DMA-Transfer zwischen einem Peripherieregister, das sich an einer festen Adresse befindet, und einer Speicheradresse durchf√ºhren. Die Menge der zu √ºbertragenden Daten (bis zu 65535) ist programmierbar. Das Register, das die Menge der zu √ºbertragenden Datenelemente enth√§lt, wird nach jeder Transaktion dekrementiert.

![alt-text](../images/12_FeaturesSTM32/DMA2_Channels.png "DMA Channelzuordnungen [^STM32] Seite 171")

Die √úbertragungsdatengr√∂√üen der Peripherie und des Speichers sind √ºber die Bits PSIZE und MSIZE im Register DMA_CCRx voll programmierbar.

Eine DMA-Transaktion besteht aus einer Folge von einer konfigurierbaren Anzahl von Daten√ºbertragungen. Dabei besteht jede DMA-√úbertragung besteht aus drei Operationen:

- Laden aus dem Peripherie-Datenregister oder einer Speicherstelle, die √ºber das DMA_SxPAR- oder DMA_SxM0AR-Register adressiert wird
- Speichern der geladenen Daten im Peripherie-Datenregister oder einer Speicherstelle, die √ºber das DMA_SxPAR- oder DMA_SxM0AR-Register adressiert wird -
- Nachdekrementieren des DMA_SxNDTR-Registers, das die Anzahl der noch auszuf√ºhrenden Transaktionen enth√§lt

Effizient wird das DMA-Verfahren allerdings erst, wenn nicht nur ein einzelnes Datenwort zu √ºbertragen ist, sondern gr√∂√üere zusammenh√§ngende Speicherbereiche, z. B. ganze Datensektoren oder -spuren von einer Festplatte. Dann lohnt sich auch der gewisse Overhead, der dadurch entsteht, dass zuallererst der DMA-Controller durch Setzen diverser Registerinhalte f√ºr die bevorstehende Aufgabe aufgesetzt werden muss. Peripherie- und Speicherzeiger k√∂nnen optional nach jeder Transaktion automatisch nachinkrementiert werden. Wenn der inkrementierte Modus aktiviert ist, ist die Adresse der n√§chsten √úbertragung die Adresse der vorherigen √úbertragung, die je nach gew√§hlter Datengr√∂√üe um 1, 2 oder 4 inkrementiert wird.

[^STM32]: Firma ST, STM32F401xx Controller Data Sheet, [Link](https://www.st.com/resource/en/reference_manual/dm00096844-stm32f401xbc-and-stm32f401xde-advanced-armbased-32bit-mcus-stmicroelectronics.pdf)

### Programmierung

Lassen Sie uns das Ganze anhand eines Beispiels evaluieren. Nehmen wir an, dass Sie den Analog-Digital-Wandler auf Ihrem Controller maximal nutzen wollen. Dazu werden die gelesenen Daten in den Speicher geschrieben, um dort beispielsweise gefiltert und analysiert zu werden.

Welche Schritte sind entsprechend notwendig?

+ Konfiguration des ADC in einem Continous-Mode
+ Aktivierung des DMA Channels f√ºr den zugeh√∂rigen PIN
+ Visualisierung des Speicherinhaltes im Debug Modus

!?[Weiterf√ºhrendes Beispiel](https://www.youtube.com/watch?v=EsZLgqhqfO0&t=92s)

### Herausforderungen

| Problem                                      | Erkl√§rung                                                                                | L√∂sung                                                                                  |
| -------------------------------------------- | ---------------------------------------------------------------------------------------- | --------------------------------------------------------------------------------------- |
| **Race Conditions**                       | CPU liest oder schreibt, w√§hrend DMA den Speicher ver√§ndert.                             | Verwende **Buffer-Schutz**, z.‚ÄØB. Double-Buffering oder Zugriff nur bei DMA-Idle.       |
| **Cache-Inkonsistenz**                    | DMA schreibt Daten in RAM, aber die CPU sieht sie nicht, weil sie im **D-Cache** liegen. | Verwende **Cache-Flush** oder DMA-Zugriff auf **non-cacheable Memory** (z.‚ÄØB. CCM RAM). |
| **Verlust von Daten durch √úberschreiben** | CPU ist zu langsam, liest z.‚ÄØB. Daten nicht rechtzeitig weg.                             | **Interrupts oder DMA-Komplett-Flag** nutzen, um Verarbeitung zu koordinieren.          |
| üï≥Ô∏è **DMA wird blockiert**                   | Wenn CPU zu viel Bandbreite braucht, kann DMA verz√∂gert werden.                          | **Priorisierung im AHB-Bus** (DMA1/2 kann auf bestimmte Kan√§le priorisiert werden).     |

