//
// Written by Synplify Pro 
// Product Version "N-2018.03M-SP1-1"
// Program "Synplify Pro", Mapper "mapact, Build 2461R"
// Sun Mar  1 05:02:20 2020
//
// Source file index table:
// Object locations will have the form <file>:<line>
// file 0 "\c:\microsemi\libero_soc_v12.1\synplifypro\lib\vhd2008\std.vhd "
// file 1 "\c:\microsemi\libero_soc_v12.1\synplifypro\lib\vhd\snps_haps_pkg.vhd "
// file 2 "\c:\microsemi\libero_soc_v12.1\synplifypro\lib\vhd2008\std1164.vhd "
// file 3 "\c:\microsemi\libero_soc_v12.1\synplifypro\lib\vhd2008\std_textio.vhd "
// file 4 "\c:\microsemi\libero_soc_v12.1\synplifypro\lib\vhd2008\numeric.vhd "
// file 5 "\c:\microsemi\libero_soc_v12.1\synplifypro\lib\vhd\umr_capim.vhd "
// file 6 "\c:\microsemi\libero_soc_v12.1\synplifypro\lib\vhd2008\arith.vhd "
// file 7 "\c:\microsemi\libero_soc_v12.1\synplifypro\lib\vhd2008\unsigned.vhd "
// file 8 "\c:\microsemi\libero_soc_v12.1\synplifypro\lib\vhd\hyperents.vhd "
// file 9 "\c:\users\phoenix136\dropbox\fpga\microsemi\fft_core\component\work\dpsram_c0\dpsram_c0_0\dpsram_c0_dpsram_c0_0_dpsram.vhd "
// file 10 "\c:\microsemi\libero_soc_v12.1\synplifypro\lib\generic\smartfusion2.vhd "
// file 11 "\c:\users\phoenix136\dropbox\fpga\microsemi\fft_core\component\work\dpsram_c0\dpsram_c0.vhd "
// file 12 "\c:\microsemi\libero_soc_v12.1\synplifypro\lib\nlconst.dat "
// file 13 "\c:\users\phoenix136\dropbox\fpga\microsemi\fft_core\designer\dpsram_c0\synthesis.fdc "

`timescale 100 ps/100 ps
module DPSRAM_C0_DPSRAM_C0_0_DPSRAM (
  B_ADDR_c,
  B_DIN_c,
  A_ADDR_c,
  A_DIN_c,
  B_DOUT_c,
  A_DOUT_c,
  B_WEN_c,
  A_WEN_c,
  CLK_c
)
;
input [9:0] B_ADDR_c ;
input [17:0] B_DIN_c ;
input [9:0] A_ADDR_c ;
input [17:0] A_DIN_c ;
output [17:0] B_DOUT_c ;
output [17:0] A_DOUT_c ;
input B_WEN_c ;
input A_WEN_c ;
input CLK_c ;
wire B_WEN_c ;
wire A_WEN_c ;
wire CLK_c ;
wire DPSRAM_C0_DPSRAM_C0_0_DPSRAM_R0C0_BUSY ;
wire VCC ;
wire GND ;
// @9:81
  RAM1K18 DPSRAM_C0_DPSRAM_C0_0_DPSRAM_R0C0 (
	.A_DOUT(A_DOUT_c[17:0]),
	.B_DOUT(B_DOUT_c[17:0]),
	.BUSY(DPSRAM_C0_DPSRAM_C0_0_DPSRAM_R0C0_BUSY),
	.A_CLK(CLK_c),
	.A_DOUT_CLK(VCC),
	.A_ARST_N(VCC),
	.A_DOUT_EN(VCC),
	.A_BLK({VCC, VCC, VCC}),
	.A_DOUT_ARST_N(VCC),
	.A_DOUT_SRST_N(VCC),
	.A_DIN(A_DIN_c[17:0]),
	.A_ADDR({A_ADDR_c[9:0], GND, GND, GND, GND}),
	.A_WEN({A_WEN_c, A_WEN_c}),
	.B_CLK(CLK_c),
	.B_DOUT_CLK(VCC),
	.B_ARST_N(VCC),
	.B_DOUT_EN(VCC),
	.B_BLK({VCC, VCC, VCC}),
	.B_DOUT_ARST_N(VCC),
	.B_DOUT_SRST_N(VCC),
	.B_DIN(B_DIN_c[17:0]),
	.B_ADDR({B_ADDR_c[9:0], GND, GND, GND, GND}),
	.B_WEN({B_WEN_c, B_WEN_c}),
	.A_EN(VCC),
	.A_DOUT_LAT(VCC),
	.A_WIDTH({VCC, GND, GND}),
	.A_WMODE(GND),
	.B_EN(VCC),
	.B_DOUT_LAT(VCC),
	.B_WIDTH({VCC, GND, GND}),
	.B_WMODE(GND),
	.SII_LOCK(GND)
);
defparam DPSRAM_C0_DPSRAM_C0_0_DPSRAM_R0C0.MEMORYFILE="DPSRAM_C0_DPSRAM_C0_0_DPSRAM_R0C0.mem";
  GND GND_Z (
	.Y(GND)
);
  VCC VCC_Z (
	.Y(VCC)
);
endmodule /* DPSRAM_C0_DPSRAM_C0_0_DPSRAM */

module DPSRAM_C0 (
  A_ADDR,
  A_DIN,
  A_WEN,
  B_ADDR,
  B_DIN,
  B_WEN,
  CLK,
  A_DOUT,
  B_DOUT
)
;
input [9:0] A_ADDR ;
input [17:0] A_DIN ;
input A_WEN ;
input [9:0] B_ADDR ;
input [17:0] B_DIN ;
input B_WEN ;
input CLK ;
output [17:0] A_DOUT ;
output [17:0] B_DOUT ;
wire A_WEN ;
wire B_WEN ;
wire CLK ;
wire [9:0] A_ADDR_c;
wire [17:0] A_DIN_c;
wire [9:0] B_ADDR_c;
wire [17:0] B_DIN_c;
wire [17:0] A_DOUT_c;
wire [17:0] B_DOUT_c;
wire GND ;
wire VCC ;
wire A_WEN_c ;
wire B_WEN_c ;
wire CLK_c ;
wire CLK_ibuf_Z ;
  CLKINT CLK_ibuf_RNIVQ04 (
	.Y(CLK_c),
	.A(CLK_ibuf_Z)
);
// @11:21
  INBUF \A_ADDR_ibuf[0]  (
	.Y(A_ADDR_c[0]),
	.PAD(A_ADDR[0])
);
// @11:21
  INBUF \A_ADDR_ibuf[1]  (
	.Y(A_ADDR_c[1]),
	.PAD(A_ADDR[1])
);
// @11:21
  INBUF \A_ADDR_ibuf[2]  (
	.Y(A_ADDR_c[2]),
	.PAD(A_ADDR[2])
);
// @11:21
  INBUF \A_ADDR_ibuf[3]  (
	.Y(A_ADDR_c[3]),
	.PAD(A_ADDR[3])
);
// @11:21
  INBUF \A_ADDR_ibuf[4]  (
	.Y(A_ADDR_c[4]),
	.PAD(A_ADDR[4])
);
// @11:21
  INBUF \A_ADDR_ibuf[5]  (
	.Y(A_ADDR_c[5]),
	.PAD(A_ADDR[5])
);
// @11:21
  INBUF \A_ADDR_ibuf[6]  (
	.Y(A_ADDR_c[6]),
	.PAD(A_ADDR[6])
);
// @11:21
  INBUF \A_ADDR_ibuf[7]  (
	.Y(A_ADDR_c[7]),
	.PAD(A_ADDR[7])
);
// @11:21
  INBUF \A_ADDR_ibuf[8]  (
	.Y(A_ADDR_c[8]),
	.PAD(A_ADDR[8])
);
// @11:21
  INBUF \A_ADDR_ibuf[9]  (
	.Y(A_ADDR_c[9]),
	.PAD(A_ADDR[9])
);
// @11:22
  INBUF \A_DIN_ibuf[0]  (
	.Y(A_DIN_c[0]),
	.PAD(A_DIN[0])
);
// @11:22
  INBUF \A_DIN_ibuf[1]  (
	.Y(A_DIN_c[1]),
	.PAD(A_DIN[1])
);
// @11:22
  INBUF \A_DIN_ibuf[2]  (
	.Y(A_DIN_c[2]),
	.PAD(A_DIN[2])
);
// @11:22
  INBUF \A_DIN_ibuf[3]  (
	.Y(A_DIN_c[3]),
	.PAD(A_DIN[3])
);
// @11:22
  INBUF \A_DIN_ibuf[4]  (
	.Y(A_DIN_c[4]),
	.PAD(A_DIN[4])
);
// @11:22
  INBUF \A_DIN_ibuf[5]  (
	.Y(A_DIN_c[5]),
	.PAD(A_DIN[5])
);
// @11:22
  INBUF \A_DIN_ibuf[6]  (
	.Y(A_DIN_c[6]),
	.PAD(A_DIN[6])
);
// @11:22
  INBUF \A_DIN_ibuf[7]  (
	.Y(A_DIN_c[7]),
	.PAD(A_DIN[7])
);
// @11:22
  INBUF \A_DIN_ibuf[8]  (
	.Y(A_DIN_c[8]),
	.PAD(A_DIN[8])
);
// @11:22
  INBUF \A_DIN_ibuf[9]  (
	.Y(A_DIN_c[9]),
	.PAD(A_DIN[9])
);
// @11:22
  INBUF \A_DIN_ibuf[10]  (
	.Y(A_DIN_c[10]),
	.PAD(A_DIN[10])
);
// @11:22
  INBUF \A_DIN_ibuf[11]  (
	.Y(A_DIN_c[11]),
	.PAD(A_DIN[11])
);
// @11:22
  INBUF \A_DIN_ibuf[12]  (
	.Y(A_DIN_c[12]),
	.PAD(A_DIN[12])
);
// @11:22
  INBUF \A_DIN_ibuf[13]  (
	.Y(A_DIN_c[13]),
	.PAD(A_DIN[13])
);
// @11:22
  INBUF \A_DIN_ibuf[14]  (
	.Y(A_DIN_c[14]),
	.PAD(A_DIN[14])
);
// @11:22
  INBUF \A_DIN_ibuf[15]  (
	.Y(A_DIN_c[15]),
	.PAD(A_DIN[15])
);
// @11:22
  INBUF \A_DIN_ibuf[16]  (
	.Y(A_DIN_c[16]),
	.PAD(A_DIN[16])
);
// @11:22
  INBUF \A_DIN_ibuf[17]  (
	.Y(A_DIN_c[17]),
	.PAD(A_DIN[17])
);
// @11:23
  INBUF A_WEN_ibuf (
	.Y(A_WEN_c),
	.PAD(A_WEN)
);
// @11:24
  INBUF \B_ADDR_ibuf[0]  (
	.Y(B_ADDR_c[0]),
	.PAD(B_ADDR[0])
);
// @11:24
  INBUF \B_ADDR_ibuf[1]  (
	.Y(B_ADDR_c[1]),
	.PAD(B_ADDR[1])
);
// @11:24
  INBUF \B_ADDR_ibuf[2]  (
	.Y(B_ADDR_c[2]),
	.PAD(B_ADDR[2])
);
// @11:24
  INBUF \B_ADDR_ibuf[3]  (
	.Y(B_ADDR_c[3]),
	.PAD(B_ADDR[3])
);
// @11:24
  INBUF \B_ADDR_ibuf[4]  (
	.Y(B_ADDR_c[4]),
	.PAD(B_ADDR[4])
);
// @11:24
  INBUF \B_ADDR_ibuf[5]  (
	.Y(B_ADDR_c[5]),
	.PAD(B_ADDR[5])
);
// @11:24
  INBUF \B_ADDR_ibuf[6]  (
	.Y(B_ADDR_c[6]),
	.PAD(B_ADDR[6])
);
// @11:24
  INBUF \B_ADDR_ibuf[7]  (
	.Y(B_ADDR_c[7]),
	.PAD(B_ADDR[7])
);
// @11:24
  INBUF \B_ADDR_ibuf[8]  (
	.Y(B_ADDR_c[8]),
	.PAD(B_ADDR[8])
);
// @11:24
  INBUF \B_ADDR_ibuf[9]  (
	.Y(B_ADDR_c[9]),
	.PAD(B_ADDR[9])
);
// @11:25
  INBUF \B_DIN_ibuf[0]  (
	.Y(B_DIN_c[0]),
	.PAD(B_DIN[0])
);
// @11:25
  INBUF \B_DIN_ibuf[1]  (
	.Y(B_DIN_c[1]),
	.PAD(B_DIN[1])
);
// @11:25
  INBUF \B_DIN_ibuf[2]  (
	.Y(B_DIN_c[2]),
	.PAD(B_DIN[2])
);
// @11:25
  INBUF \B_DIN_ibuf[3]  (
	.Y(B_DIN_c[3]),
	.PAD(B_DIN[3])
);
// @11:25
  INBUF \B_DIN_ibuf[4]  (
	.Y(B_DIN_c[4]),
	.PAD(B_DIN[4])
);
// @11:25
  INBUF \B_DIN_ibuf[5]  (
	.Y(B_DIN_c[5]),
	.PAD(B_DIN[5])
);
// @11:25
  INBUF \B_DIN_ibuf[6]  (
	.Y(B_DIN_c[6]),
	.PAD(B_DIN[6])
);
// @11:25
  INBUF \B_DIN_ibuf[7]  (
	.Y(B_DIN_c[7]),
	.PAD(B_DIN[7])
);
// @11:25
  INBUF \B_DIN_ibuf[8]  (
	.Y(B_DIN_c[8]),
	.PAD(B_DIN[8])
);
// @11:25
  INBUF \B_DIN_ibuf[9]  (
	.Y(B_DIN_c[9]),
	.PAD(B_DIN[9])
);
// @11:25
  INBUF \B_DIN_ibuf[10]  (
	.Y(B_DIN_c[10]),
	.PAD(B_DIN[10])
);
// @11:25
  INBUF \B_DIN_ibuf[11]  (
	.Y(B_DIN_c[11]),
	.PAD(B_DIN[11])
);
// @11:25
  INBUF \B_DIN_ibuf[12]  (
	.Y(B_DIN_c[12]),
	.PAD(B_DIN[12])
);
// @11:25
  INBUF \B_DIN_ibuf[13]  (
	.Y(B_DIN_c[13]),
	.PAD(B_DIN[13])
);
// @11:25
  INBUF \B_DIN_ibuf[14]  (
	.Y(B_DIN_c[14]),
	.PAD(B_DIN[14])
);
// @11:25
  INBUF \B_DIN_ibuf[15]  (
	.Y(B_DIN_c[15]),
	.PAD(B_DIN[15])
);
// @11:25
  INBUF \B_DIN_ibuf[16]  (
	.Y(B_DIN_c[16]),
	.PAD(B_DIN[16])
);
// @11:25
  INBUF \B_DIN_ibuf[17]  (
	.Y(B_DIN_c[17]),
	.PAD(B_DIN[17])
);
// @11:26
  INBUF B_WEN_ibuf (
	.Y(B_WEN_c),
	.PAD(B_WEN)
);
// @11:27
  INBUF CLK_ibuf (
	.Y(CLK_ibuf_Z),
	.PAD(CLK)
);
// @11:29
  OUTBUF \A_DOUT_obuf[0]  (
	.PAD(A_DOUT[0]),
	.D(A_DOUT_c[0])
);
// @11:29
  OUTBUF \A_DOUT_obuf[1]  (
	.PAD(A_DOUT[1]),
	.D(A_DOUT_c[1])
);
// @11:29
  OUTBUF \A_DOUT_obuf[2]  (
	.PAD(A_DOUT[2]),
	.D(A_DOUT_c[2])
);
// @11:29
  OUTBUF \A_DOUT_obuf[3]  (
	.PAD(A_DOUT[3]),
	.D(A_DOUT_c[3])
);
// @11:29
  OUTBUF \A_DOUT_obuf[4]  (
	.PAD(A_DOUT[4]),
	.D(A_DOUT_c[4])
);
// @11:29
  OUTBUF \A_DOUT_obuf[5]  (
	.PAD(A_DOUT[5]),
	.D(A_DOUT_c[5])
);
// @11:29
  OUTBUF \A_DOUT_obuf[6]  (
	.PAD(A_DOUT[6]),
	.D(A_DOUT_c[6])
);
// @11:29
  OUTBUF \A_DOUT_obuf[7]  (
	.PAD(A_DOUT[7]),
	.D(A_DOUT_c[7])
);
// @11:29
  OUTBUF \A_DOUT_obuf[8]  (
	.PAD(A_DOUT[8]),
	.D(A_DOUT_c[8])
);
// @11:29
  OUTBUF \A_DOUT_obuf[9]  (
	.PAD(A_DOUT[9]),
	.D(A_DOUT_c[9])
);
// @11:29
  OUTBUF \A_DOUT_obuf[10]  (
	.PAD(A_DOUT[10]),
	.D(A_DOUT_c[10])
);
// @11:29
  OUTBUF \A_DOUT_obuf[11]  (
	.PAD(A_DOUT[11]),
	.D(A_DOUT_c[11])
);
// @11:29
  OUTBUF \A_DOUT_obuf[12]  (
	.PAD(A_DOUT[12]),
	.D(A_DOUT_c[12])
);
// @11:29
  OUTBUF \A_DOUT_obuf[13]  (
	.PAD(A_DOUT[13]),
	.D(A_DOUT_c[13])
);
// @11:29
  OUTBUF \A_DOUT_obuf[14]  (
	.PAD(A_DOUT[14]),
	.D(A_DOUT_c[14])
);
// @11:29
  OUTBUF \A_DOUT_obuf[15]  (
	.PAD(A_DOUT[15]),
	.D(A_DOUT_c[15])
);
// @11:29
  OUTBUF \A_DOUT_obuf[16]  (
	.PAD(A_DOUT[16]),
	.D(A_DOUT_c[16])
);
// @11:29
  OUTBUF \A_DOUT_obuf[17]  (
	.PAD(A_DOUT[17]),
	.D(A_DOUT_c[17])
);
// @11:30
  OUTBUF \B_DOUT_obuf[0]  (
	.PAD(B_DOUT[0]),
	.D(B_DOUT_c[0])
);
// @11:30
  OUTBUF \B_DOUT_obuf[1]  (
	.PAD(B_DOUT[1]),
	.D(B_DOUT_c[1])
);
// @11:30
  OUTBUF \B_DOUT_obuf[2]  (
	.PAD(B_DOUT[2]),
	.D(B_DOUT_c[2])
);
// @11:30
  OUTBUF \B_DOUT_obuf[3]  (
	.PAD(B_DOUT[3]),
	.D(B_DOUT_c[3])
);
// @11:30
  OUTBUF \B_DOUT_obuf[4]  (
	.PAD(B_DOUT[4]),
	.D(B_DOUT_c[4])
);
// @11:30
  OUTBUF \B_DOUT_obuf[5]  (
	.PAD(B_DOUT[5]),
	.D(B_DOUT_c[5])
);
// @11:30
  OUTBUF \B_DOUT_obuf[6]  (
	.PAD(B_DOUT[6]),
	.D(B_DOUT_c[6])
);
// @11:30
  OUTBUF \B_DOUT_obuf[7]  (
	.PAD(B_DOUT[7]),
	.D(B_DOUT_c[7])
);
// @11:30
  OUTBUF \B_DOUT_obuf[8]  (
	.PAD(B_DOUT[8]),
	.D(B_DOUT_c[8])
);
// @11:30
  OUTBUF \B_DOUT_obuf[9]  (
	.PAD(B_DOUT[9]),
	.D(B_DOUT_c[9])
);
// @11:30
  OUTBUF \B_DOUT_obuf[10]  (
	.PAD(B_DOUT[10]),
	.D(B_DOUT_c[10])
);
// @11:30
  OUTBUF \B_DOUT_obuf[11]  (
	.PAD(B_DOUT[11]),
	.D(B_DOUT_c[11])
);
// @11:30
  OUTBUF \B_DOUT_obuf[12]  (
	.PAD(B_DOUT[12]),
	.D(B_DOUT_c[12])
);
// @11:30
  OUTBUF \B_DOUT_obuf[13]  (
	.PAD(B_DOUT[13]),
	.D(B_DOUT_c[13])
);
// @11:30
  OUTBUF \B_DOUT_obuf[14]  (
	.PAD(B_DOUT[14]),
	.D(B_DOUT_c[14])
);
// @11:30
  OUTBUF \B_DOUT_obuf[15]  (
	.PAD(B_DOUT[15]),
	.D(B_DOUT_c[15])
);
// @11:30
  OUTBUF \B_DOUT_obuf[16]  (
	.PAD(B_DOUT[16]),
	.D(B_DOUT_c[16])
);
// @11:30
  OUTBUF \B_DOUT_obuf[17]  (
	.PAD(B_DOUT[17]),
	.D(B_DOUT_c[17])
);
// @11:85
  DPSRAM_C0_DPSRAM_C0_0_DPSRAM DPSRAM_C0_0 (
	.B_ADDR_c(B_ADDR_c[9:0]),
	.B_DIN_c(B_DIN_c[17:0]),
	.A_ADDR_c(A_ADDR_c[9:0]),
	.A_DIN_c(A_DIN_c[17:0]),
	.B_DOUT_c(B_DOUT_c[17:0]),
	.A_DOUT_c(A_DOUT_c[17:0]),
	.B_WEN_c(B_WEN_c),
	.A_WEN_c(A_WEN_c),
	.CLK_c(CLK_c)
);
  GND GND_Z (
	.Y(GND)
);
  VCC VCC_Z (
	.Y(VCC)
);
endmodule /* DPSRAM_C0 */

