./cacheSim pythoneTests/t7Trace --mem-cyc 100 --bsize 4 --wr-alloc 0 --l1-size 10 --l1-assoc 1 --l1-cyc 10 --l2-size 15 --l2-assoc 4 --l2-cyc 20 --vic-cache 1