(SOC). Beside, to push the operation frequencies of 
RF modules up to 
millimeter-wave bands with lower power consumption 
and better characteristics 
is the other important subject. Based on our own 
experiences in designing 
various microwave circuits, such as filters, couplers 
and some low-noise 
down-converters by using commercial CMOS technology, 
we plan to develop 
various millimeter-wave circuits, which include the 
dual-band filter, the 
low-noise amplifier, active balun and balance mixer, 
etc., in the NSC project of 
the next few years. To achieving the goal of 
realization of the proposed 
millimeter-wave module, design methods and equivalent 
circuit models that can 
help to determine the final layout patterns of the 
dual-band filter, which is 
composed of semi-lumped and distributed type filters 
for lower and higher 
passband operations, respectively, and fabricated 
with MMIC technology, will be 
developed first. Then we will integrate all of 
previously mentioned filters, active 
balun, low-noise amplifier and double-balanced mixer 
into a single Si chip to 
realize a low-noise down converter module that can be 
applied in 
millimeter-wave wireless communications or radar 
detection systems. 
英文關鍵詞： Multi-band Chip Filter, Miniature Active Balun, Low-
noise Down-converter 
 
II 
help to determine the final layout patterns of the dual-band filter, which is 
composed of semi-lumped and distributed type filters for lower and higher 
passband operations, respectively, and fabricated with MMIC technology, will be 
developed first. Then we will integrate all of previously mentioned filters, active 
balun, low-noise amplifier and double-balanced mixer into a single Si chip to 
realize a low-noise down converter module that can be applied in 
millimeter-wave wireless communications or radar detection systems. 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
1 
 
一、 前言 
 
  為了降低生產成本及能具有多頻帶存取能力，以致現今的微波射頻電路都傾
向於採用多頻帶電路設計以達到縮小電路體積的目的[11-13]。目前多頻帶濾波
器多是以PCB 來製作，較少以晶片製程來製作；而近來無線通訊系統因低頻段已
不敷使用以至於已逐漸使用毫米波頻段來做為商業通訊之用途；也因此在未來將
會有毫米波無線通訊系統使用積體電路技術來製作多頻帶濾波器，所以在此一計
畫擬針對如何在晶片上設計多頻帶濾波器作深入的研究；並整合其他主動電路成
為一個單晶片降頻模組。由於在過去本實驗室曾利用半集總元件方法在低電阻性
的矽基板上設計具有多傳輸零點之濾波器[3,5]，為了進一步增進濾波器之性
能，因此在本次的計畫中則希望藉由結合一個高頻雙模態環型濾波器及原有的低
頻段半集總式濾波器來製作一個小尺寸之雙頻帶濾波器，而且是使用標準的CMOS 
製程來製作此濾波器；因為在以往未有此類雙頻濾波器的架構曾被提出過，所以
我們需要先推導此種電路的設計公式方能順利完成設計工作；接著我們也要將此
一濾波器結合我們曾開發過的低雜訊放大器、平衡式混波器等電路以完成可雙頻
操作之單晶片降頻器的設計工作。 
  因為通訊頻道變的越來越擁擠且資料存取率也必須越來越快速，所以新一代
通訊系統工作在24-GHz 或77-GHz 自動化寬頻雷達已成為眾所曯目的研究重
點；此類系統所用的操作頻寬分別約為7GHz 及4 GHz，因此可以增加資料的傳輸
速度。根據本實驗室在0.18 微米製程所擁有之電路設計經驗，我們應有機會使
用更先進的CMOS 製程(例如60或45奈米製程)將如圖一所示之低雜訊降頻器製作
在單一晶片上，其中以陰影涵蓋的部份即為本計畫所欲設計的單晶片模組其中包
括了低雜訊放大器、鏡像拒斥濾波器、微小型巴倫器、雙平衡式混波器、四相位
振盪器等重要電路；雖然圖一的系統架構圖為傳統之超外差收發機架構，然而此
一計畫卻希望能在電路的創新度及電路合成原理上能再多做著墨；其中有關低雜
訊放大器是採用自偏式電感性回授放大器結合電流重覆再用設計方式以降低所
需的功率及提高放大器的增益，主要目的在於降低功率的消耗並減少外接節點以
減少干擾。在本年的計畫中我們將相同的電流重覆再用設計用於主動巴倫器的設
計並改用CMOS 製程來驗証它若以晶片製作時的電路特性。對於典型的四相位振
盪器而言，功率消耗、相位及振幅平衡度等規格常常彼此相互的牽制以致無法在
各方面都有好的表現；然而，如果將傳統壓控振盪器結合所提出的TRD 耦合器，
應可突破上述的一些限制，所以我們也將嘗試採用更先進CMOS 製程來設計一個
低功率消耗及高性能的四相位振盪器。接著我們可結合上述之新穎的電路架構來
製作一個低雜訊降頻接收機具有低功率消耗、微小化、單一偏壓電源及單一晶片
積體化等特質。 
3 
 
II. 研究方法 
 
1.曲折型雙模態帶通濾波器 
  現今許多無線通訊電路設計皆普遍使用 CMOS 製程來達成，透過 60GHz
此個人可自由使用之頻段來建構無線個人區域網絡(WPAN)。在通訊電路中，
被動濾波器是 RF 前端電路中不可缺少的。在濾波器上，我們試圖透過設計
以及良好的製程參數來降低插入損耗以及提供額外傳輸零點來增加選擇
度，並能大幅減少 Chip 面積。 
   在傳統雙模濾波器中通帶的帶寬必須具有相同分離且成比例的兩傳輸零
點的存在，這也意味我們無法隨意分配傳輸零點的位置，在 CMOS 製程中，
良好的佈局可以實驗較高 Q值表現的濾波器，適當的多層金屬結構可減低損
耗，此外曲折結構則可減少電路面積，本實驗室針對傳統濾波器在不同饋入
點上，來研究發展一種新型結構，並且針對傳輸零點的位置研究，然後可針
對濾波器所需要給予一組適當的數值及饋入點位置，給予適當的值，我們並
且透過電磁模擬軟體及實作晶片上，在高低頻率來驗證我們所提出的設計概
念。 
 
 
 
 
 
 
 
 
 
 
 
 
          圖二、 3-D configuration of the meander ring BPF.                           
A.  環形諧振器 Ring Resonator 
  曲折環圓周長為一個波長.擾動電容(Cp)和輸入耦合結構(Cg)配置的雙
模濾波器，首先具有不同寬度的曲折環型濾波器由下表可發現在 CMOS 製程
上由 layer6 金屬所組成不同寬度環形濾波器實現所需要的物理長度電磁模
擬結果，顯示出一個較窄寬度的微帶線，其所一波長的長度較為短，可以實
現較為緊湊的面積，為了採用窄線寬同時具有足夠低的特性阻抗，我們透過
多層金屬的並聯連接如圖二所表示，其諧振頻率不變。 
 
 
CgCp
W1W2
Layer 6
Layer 5
Layer 4
Metal 3
Metal 2
Metal 1
poly
Substrate
Via12
Via 34
Metal 4
Metal 5
Via 45
Via 56
Metal 6
5 
 
由上公式可以發現相同的擾動電容(Cp)雙模濾波器傳輸零點的位置可以通
過饋入電容連接不同位置來實現，透過奇偶模分析可以確定濾波器所需耦合
電容值，我們可透過四階方程式來簡化之後的公式，並獲得不同特性濾波器
所需元件值。 
 
 
 
                              
       
 
                                
        
 
                                                                                    
      
 
                                                                                    
     
在此  zt  等於 ZT /Z0.  
環形諧振頻率可由下列式子表示 
 
 
2 3 4 5 6 7 8 9 10 11 12 13 14 15 16
3-dB Bandwidth (%)     
0
0.001
0.002
0.003
0.004
0.005
0.006
0.007
0.008
0.009
0.01
0.011
0.012
0.013
0.014
0.015
ωω ωω
c
C p
0
0.001
0.002
0.003
0.004
0.005
0.006
0.007
0.008
0.009
0.01
0.011
0.012
0.013
0.014
0.015
 
  
 ωω ωω
c Cg
 
 
 
 
ZT= 97ohms
ZT= 97ohms
ZT= 50ohms
ZT= 50ohms
ZT= 150ohms
ZT= 150ohms
 
圖四、Cp 及 Cg 分別與頻率關係 
圖四是 4:1 環形濾波器特性阻抗時。其 Cp 及 Cg 分別與頻率關係，往後我們
可藉此表來設計濾波器，但我們最終目標為透過一個簡單方程式來做為依據 
 
)3()3(sin2cos4sin2 2       CZ pzTzzz ωθθθ ××=×
     }])(1[2/4/1/{ 20ZCCCff gcgcpccr ωpiωpiω +−−=
7 
 
2.傳輸零點之帶通濾波器 
 
Ce
Cg
LM
LE LE
Cg
Ce
Cc Cc
Vswitch
LM
NM6
C
 
圖七、雙傳輸零點之帶通濾波器 
 
  本次雙傳輸零點帶通濾波器設計是操做在高頻的頻段上，因此使用了
CPW 的架構，在電路外包覆了一層地，由於此濾波器的設計是由微帶線實現
電感的特性，在未來與LNA等電路結合時，此架構可避免電路佈局時產生的
寄生效應使濾波器的特性被影響。利用傳統2 階π型電感耦合帶通濾波器，
LC 串聯共振的特性，在共振頻率時，阻抗極小，使訊號在此頻率會進入到
地，產生傳輸零點的特性，設計出具有雙低頻傳輸零點之帶通濾波器，此電
路的優點在於可自由設計傳輸零點的位置，提高在對鏡像訊號拒斥率，並且
在設計越高頻段所需的元件值越小，在電路實做上,所需的面積也會相對減
少許多。接下在二階濾波器上並聯耦合電容Cc，產生高低頻之雙傳輸零點。
由於此電路的插入損耗主要來自於電感，因此高Q 值的電感是有絕對需要
的，其中LE 以及Lm1、Lm2 為第6 與第5 層金屬打通合在一起的微帶線來實
現高Q 值之電感，Cg 和Ce 電容使用第6 與5 層之MIM 電容 藉由頻率轉移
以及J－Inverter的方法先將傳統二階電感耦合之帶通濾波器推導出來，圖
八為濾波器設計的流程圖，接著將π型電感耦合電路換成T型，如下圖所示，
並利用公式（1）、（2）將元件值計算出來。 
 
2
1
( ) 2(1 )E E E E
E E
j L jX j L jX j L XZ j Lj L L
ω ω ω
ω
ω ω
⋅ + ⋅ +
= = + ………………………..（1） 
2
2
2 ( ) 2 (1 )
2
E E E
E
j L jX j L LZ j LjX X
ω ω ω
ω
⋅ +
= = + …………………………………（2） 
9 
 
 
圖十、π轉 T之電感耦合帶通濾波器並聯 LM 
 
fc BW Ce Cg LE LM Cc 
24GHz 20.75% 0.13144pF 0.43369pF 77pH 24.36pH 0.02pF 
 
III. 設計流程 
 
1.曲折型雙模態帶通濾波器  
  在前面我們對雙模態帶通濾波器做了相當詳細的介紹， 根據以上公
式，我們設計一個符合 77GHz通帶條件之帶通濾波器 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
1、訂出電路規格中心頻、頻寬 
  fc=77GHz 
FBW=12 GHz 
2、FBW=12GHz 
設定 fc≒fodd =77GHz 
feven =K× FBW+ fodd 
求得 fodd與 feven 
以 feven =fr計算共振腔之尺寸 
( )
1 cot( ) tan(3 )3 C
cot( ) tan(3 )p Tf Z
θ θ
pi θ θ
− −
=
⋅ −
、  
f= fodd，求得 Cp 
11 
 
B. 使用可調設計三倍頻器之 30GHz 高頻振盪器 
I. 研究目的 
 
  近年來無線通訊產業被公認為二十一世紀最有淺力的產業之一，隨著積
體電路元件進入奈米尺寸，電路操作速度與頻率不斷地向上提昇，人們對無
線通訊頻段的需求量將不斷地增加。因此，應用於毫米波頻段的系統將具有
一定程度的發展性。其提供較寬的頻帶而滿足了現代通訊高速率與大容量的
需求，因而成為了近十年來歐、美、日等先進國家無線寬頻通訊產品之重要
技術。 
  目前的設計高頻震盪器有許多方法，0.18um製程可以直接取其電晶體元
件在30GHz震盪輸出基頻。或者可以使用push-push架構達到30GHz的目的。
但是push-push是消去主訊號而取二倍頻訊號，會面臨輸出功率較小而雜訊
不好的問題。由於本次實驗為寬頻振盪器，中心操作頻率在10GHz，將核心
電路串接三倍頻器，讓訊號調變，使輸出功率操作在30GHz，達到高頻振盪
的目的。為了滿足較好的FOM特性，我們在設計電路上，減低消耗功率，以
及萃取電感上較好的品質因素，達到我們設計電路的條件  
  有了 30GHz 的寬頻振盪器之後,我們未來可以使用本實驗所自製的耦合
器,進一度的將原本的輸出端的電感,改成可以以耦合的方式輸出正交訊號
的輸出結果。 
 
II. 研究方法 
 
  由於單端考畢茲振盪器有這較低的脈衝靈敏函數(ISF)，主動元件的雜
訊電流注入 LC 共振空時有共振腔中最低的振盪電壓值，所以考畢茲振盪器
能更有較優異的相位雜訊效能。由於單端考畢茲振盪器不易起振，改良為差
動式考畢茲，在 M3、M4 差動對當作切換電流的開關，同時，此開關架構也
提供的負電阻，可以有效的增加電路的迴路增益，讓此電路更容易發生震盪。 
 
圖十二、單端考畢茲 
 
13 
 
為了達到較寬頻的頻寬，在 LC 共振腔設計方面，電容 C3 與可調電容 Cv1
採用較大的尺寸，以及 M3、M4 差動對電晶體取較大的 gain，可提升可調頻
率範圍。由於相位雜訊為振盪器重要數據之一，我們在電感 Q值得萃取，選
出適當的 Q值，達到較好的相位雜訊。如圖十三(b)為輸出緩衝器疊接架構，
此電路設計為三倍頻器，M1 電晶體產生訊號調變，此訊號在三倍頻輸出，
M2 電晶體放大三倍頻輸出功率。如圖(c)為整體電路架構，因電路輸出為對
稱型結構，所以在一倍頻輸出上，相位相差 180 度，在電路設計上對消的方
式，消除一倍頻訊號，可以減低在佈局上的面積。 消除一倍頻 LC 濾波器，
使用寬頻帶拒，在設計上面，電感越小頻寬越寬，避免一倍頻在 max  freq
時大於三倍頻輸出功率。 
  
 
 
(a) (b) 
圖十四、 (a)本電路所使用的緩衝器電路架構圖 (b)採用的輸出緩衝器電路架構的 
最終目的是與本實驗室的耦合器相結合使用(紅色框為可調機制)。 
 
III. 設計流程 
甲、 首先決定所要使用的振盪頻率範圍,設計共振腔及電路架構,
適當調整電晶體尺寸使回授電路的輸入阻抗滿足巴克豪森振盪準
則。 
乙、 將兩電路連接,觀察振盪條件是否仍就滿足.調整輸出匹配阻
抗,及整體電路特性。 
丙、 考慮各種 Corner 效應之下,電路是否仍能符合規格。 
15 
 
 
1.電流再利用低雜訊放大器設計 
我們設計了一個三級式低雜訊放大器，前兩級用來製作電流再利用
之低雜訊放大器，以電流拉回再利用的觀念，更有效利用輸出功率，減
少損耗，已達到更有效率的電壓增益轉換。第三級則是接上了一個
cascode 是以負責提供更高的增益輸出。 
由於第一級電路的雜訊影響是整體電路影響最大的部分，所以在第
一級的匹配更為重要。輸入匹配為了達到更好的雜訊匹配，在 M1的閘
極跟源極串聯電感 Lm1，藉由電感串聯共振來降低 NMOS 的寄生電容產生
之雜訊。 
利用 C3 電容接地可以讓第二級也有再次放大的功能，流過的電流
可以再次被利用放達，又加上這個結構會比 Cascode 的 Noise 低，適合
當作第一級電路使用。 
輸出匹配利用並聯電感以及串聯電容來做為匹配電路。使之把實部
以及虛部匹配到輸出端需要的電抗。 
 
2.主動式巴倫架構設計 
巴倫架構最基本的概念就是如何產生一正一負的概念，我們用一顆
電流追隨器來產生正向位的輸出，再利用一顆共源極放大器竟而產生反
向訊號。調整電晶體的體積大小使電流變化來讓增益能夠互相接近相
同，調整兩端的匹配電路藉於調整ｓ參數以及兩端的相位差，產生較好
的相反訊號以及相同的增益。 
 
3. 電流再利用架構設計 
 由 C10 的大電容接地產生小訊號計算時看作接地，讓Ｃ9電容以及產
生共振的小組直通路，使電流可以再一次的由Ｍ7電晶體再次放大，達
到低損耗功率卻可提升更高的增益效果。 
 
 
 
 
 
 
 
 
 
 
 
17 
 
D. 使用新型轉向型微波耦合器設計平衡式功率放大器 
I. 研究目的 
傳統微波平衡式放大器可提高其輸出功率並且其電路可提供一個良好
的輸入輸出阻抗匹配能力，因此它與前後級電路串接時相當容易並減少
了輸入與輸出的阻抗匹配。但傳統的平衡式放大器在微帶線導波結構上
只能使用支線耦合器來製作，因此需要較大的電路面積。為了改善此缺
點，於是我們提出使用轉向型耦合器來製作平衡式微波功率放大器。此
種結構之所以受到矚目，在於兩個功率放大器的前後各加一個轉向性後
微波耦合器，它不但可以在微帶線導波結構上製作並可縮小所需的電路
面積，並且省去直流隔絕的電容，而且也讓平衡式放大器中的功率放大
器共用一組偏壓電路，而亦與傳統平衡式放大器一樣可以增加了輸出功
率與在較大的頻寬內可以得到較好的輸入與輸出的阻抗匹配。為驗證我
們所提出的電路結構及設計理論，我們設計了一組操作頻率為 2.4G 的
轉向型耦合平衡式放大器並實現在 FR4 的電路基板上，此電路為兩級之
設計使用表面焊著元件及雙載子電晶體來製作此一實驗電路。 
 
II. 研究方法 
  平衡式放大器，因要增大功率所以需將兩個一樣的放大器並聯在一
起，以便使增益變大，組合式放大器圖十七的結構之所以受到矚目，在
於其電路提供一個良好輸入輸出阻抗匹配的能力，所以與上下級電路串
聯亦相當容易。                
02Z
 
圖十七、組合式放大器 
    組合式放大器其增益的頻寬並不比單顆晶體的頻寬大，由於這種電
路中需要兩個分合波器，以及兩個獨立的放大器，結構要比單一放大器
複雜許多，其電路面積也相對的比單一放大器大的許多但其多種優點如
下：  
1.個別的放大器可針對增益或雜訊做最佳化，不需要考慮輸入及輸出
端的匹配。  
2.反射波會被耦合器 (分合波器) 吸收，可以改進輸入與輸出的匹
配，以及各放大器的穩定性。  
19 
 
 
圖二十、平衡式放大器的測線路 
III. 設計流程 
1. TRD 部分先將所需的 2.4G 頻率輸入公式，並求出所需的耦合的電
容值，耦合的電容值約 1.18PF，目前現有零件電容值數值約為
1.2PF 誤差值 1%，故實作時先以 1.2PF 的電容為耦合電容值。先利
用 ADS 模擬軟體將微帶線算出一個波長的總長與阻抗匹配所需的
線寬線長為 18.20298mm，線寬為 0.691218mm，兩條微帶線的間隔
1.087mm，求出 ZE=121 ohm，ZO=77 ohm，Z0=96.524 ohm，模擬結
果如下圖: 
Tem1
Z=50 Ohm
TLIN
TL1
Z=96.5 Ohm
E=15
F=2.4G
TLIN
TL2
Z=96.5 Ohm
E=30
F=2.4G
TLIN
TL3
Z=96.5 Ohm
E=30
F=2.4G
TLIN
TL7
Z=96.5 Ohm
E=15
F=2.4G
TLIN
TL4
Z=96.5 Ohm
E=15
F=2.4G
TLIN
TL5
Z=96.5 Ohm
E=30
F=2.4G
TLIN
TL6
Z=96.5 Ohm
E=30
F=2.4G
TLIN
TL8
Z=96.5 Ohm
E=30
F=2.4G
Term3
Z=50 Ohm
C
C=1.18PF
C
C=1.18PF
C
C=1.18PF
Tem2
Z=50 Ohm
Tem4
Z=50 Ohm
圖二十一、ADS 模擬線路 
2. 將模擬結果，以 ADS 模擬軟體轉換成實體 LAYOUT，並將 LAYOUT 實
現在 FR4 的 PCB 板上實物 
3. A 類功率放大器的設計，功率匹配，穩定度，等等 
4. 組合各部分，並且製作於 FR4 板上 
5. 量測與設計模擬比較 
 
三、 結果與討論 
A. 24GHz&77GHz 新型雙頻濾波器使用 0.18umCMOS 製程技術 
我們透過提出的曲折環型架構來驗證，藉由TSMC公司提供0.18um製程， 
此晶片面積為 0.56 × 0.73 mm2，量測結果如下顯示中心頻率, fc = ( fu 
× fl )0.5  大約為 63GHz， fl fu  分別代表高與低兩個 3db cut-off 頻率，
21 
 
 
結論 
  此次預測實作於晶片上並量測結果，BPF 實現了 60GHz 毫米波環型濾波
器，透過緊湊的結果及金屬多層架構特性 減少晶片的損耗，最重要的是 我
們所獲得的公式具有良好的設計靈活性，我們可以藉由此新型濾波器設計流
程來精準設計濾波器來達到我們想要的 3dB 帶寬及傳輸零點位置的調整。 
  雙頻濾波器 模擬與量測有所偏差，經過分析後發現可能來自於模擬軟
體的失準及電容值的偏差，會再檢討後再加以改進效能 
 
B. 使用可調設計三倍頻器之 30GHz 高頻振盪器 
(1) Output Power 
可調範圍: 30.51-32.65 GHz 
10 20 30 40 50 60 70 80
freq,GHz
-45
-40
-35
-30
-25
-20
-15
-10
-5
0
o
u
tp
u
t p
o
w
e
r
-3.01412
 
圖二十五、可調頻率範圍 
10 20 30 40 50 60 70 80
freq, GHz
-60
-50
-40
-30
-20
-10
0
o
u
tp
u
t p
o
w
er
-5.58722
10 20 30 40 50 60 70 80
freq, GHz
-80
-70
-60
-50
-40
-30
-20
-10
0
o
u
tp
u
t p
o
w
e
r
-31.1672
-40.3913
-3.08342
-29.7522
-46.5625 -46.8001
-72.018
 
     圖二十六、max freq輸出功率          圖二十七、min freq輸出功率 
以上圖表在 max  freq，藉由緩衝電路可調機制，在輸出功率提高了
1.781dBm 
(2) Phase Noise 
100kHz : -116.3 dBc  
 1MHz : -117.037 dBc 
10MHz: -126.7 dBc  
23 
 
 
圖二十九、晶片佈局圖 
 
C. 高效能低雜訊之小型放大器結合電流再利用主動巴倫應用於 K頻帶 
(1) S-parameter圖 
0 5 10 15 20 25 30
frequency(GHz)
-30
-25
-20
-15
-10
-5
0
5
S-
pa
ra
m
e
te
rs
(dB
)
dB(S(1,1))
dB(S(2,2))
dB(S(3,3))
 
圖三十、s11 s22 s33 
(Return Lost在 24GHz 中均有達到-15dB 以下) 
 
25 
 
-40 -35 -30 -25 -20 -15 -10
RFin(dBm)
-70
-60
-50
-40
-30
-20
-10
0
RF
o
u
t(d
B
m
)
IM3_LSB
RF_LSB
-40 -35 -30 -25 -20 -15 -10
RFin(dBm)
-70
-60
-50
-40
-30
-20
-10
0
R
Fo
u
t(d
B
m
)
IM3_LSB
RF_LSB
 
              圖三十四、線性度 port2                 圖三十五、線性度 port3 
(兩端線性度在-15dBm 左右) 
 
 
圖三十六、晶片佈局圖 
 
結論 
  此晶片成功達到增益 20dB 以上擁有高增益低功耗低雜訊兩輸出端相位
差 180 度的主動式低雜訊放大器巴倫 
 
D. 使用新型轉向型微波耦合器設計平衡式功率放大器 
(1) S-parameter圖 
1 1.5 2 2.5 3 3.5 4
Frequency(GHz)
-40
-35
-30
-25
-20
-15
-10
-5
0
S1
1(d
B)
模模
量量
1 1.5 2 2.5 3 3.5 4
Frequency(GHz)
-75
-70
-65
-60
-55
-50
-45
-40
-35
S1
2(d
B
)
模模
量量
 
         圖三十七、s11 輸入端匹配      圖三十八、s12 隔離度 
27 
 
 
參考文獻 
1. W. S. Tung, H. C. Chiu and Y. C. Chiang,” Implementation of a 
Millimeter-wave Band-pass Filter withMMIC Technology,” IEE Electronics 
Letters, Vol. 41, No. 13, pp.744-745, Jun. 2005. 
2. Y.-C. Chiang, H.-C. Chiu and W.-L. Hsieh, “Implementation of Second-order 
Ku-band Chip Filter on Si Substrate with Commercial 0.18m CMOS 
Technology,” Digest of 2006 International Microwave symposium, June 11～16, 
San Francisco, California, U.S.A 
3. C. L. Yang, and Y. C. Chiang, ”Analysis and Design of a Chip Filter with Low 
Insertion Loss and TwoAdjustable Transmission Zeros Using 0.18-µm CMOS 
Technology, IEEE Transactions on MicrowaveTheory and Technique, Vol. 58, 
No. 1, pp. 176-184, Jan. 2010. 
4. Y. C. Chiang, W. L. Hsieh and M. A. Chung” A Method of Synthesizing 
Microwave Bandpass FiltersConstructed with Symmetrical or Asymmetrical 
Compact Microstrip Resonators,” IEEE Transaction onMicrowave Theory and 
Technique, Vol. 54, No. 11, pp. 3947-3953, Nov. 2006. 
5. C. L. Yang , S. Y. Shu, and Y. C. Chiang, ” Design of a K-Band Chip Filter with 
Three TunableTransmission Zeros Using a Standard 0.13-µm CMOS 
Technology,” IEEE Transactions on circuits andsystems. II, Express briefs, 
Vol.57, No. 7, pp. 522-526, July 2010. 
6. C. L. Yang, and Y. C. Chiang,” Low Phase-Noise and Low-Power VCO 
Constructed in Current-ReusedConfiguration,” IEEE Microwave and Wireless 
Component Letters, Vol. 18, No. 2, pp. 136-138, Feb.2008. 
7. K. S. Chin, M. C. Ma, Y. P. Chen and Y. C. Chiang, ” Closed-Form Equations of 
Conventional MicrostripCouplers Applied to Design Couplers and Filters 
Constructed with Floating-Plate Overlay,” IEEETransactions on Microwave 
Theory and Technique, Vol. 56, No. 5 pp. 1172-1179, May 2008. 
8. Y. C. Chiang and M. C. Ma,” Wide-Band Single-side Band Subharmonic Mixer 
Constructed WithRe-entrant Couplers and Lumped-element Coupler,” IEEE 
Microwave and Wireless Component Letters,Vol. 18, No. 12, pp. 806-808, Dec. 
2008. 
9. C. I. Shie, Y. H. Pan, K. S. Chin and Y. C. Chiang, ” A Miniaturized Microstrip 
Balun Constructed withtwo λ/8 Coupled lines and a Redundant Line,” IEEE 
29 
 
20. 20. Jae-Hong Chang and Choong-Ki Kim , “A Symmetrical 6-GHz Fully 
Integrated Cascode CouplingCMOS LC Quadrature VCO,” IEEE Microw. 
Wireless Compn. Lett., vol.15, no. 10, pp. 670-672, Oct.2005. 
21. P. Vancorenland and M. Steyaert,” A 1.57-GHz fully integrated very 
low-phase-noise quadrature VCO,”IEEE J. Solid-State Circuits, vol. 37, pp. 
653-656, May 2002. 
100年度專題研究計畫研究成果彙整表 
計畫主持人：江逸群 計畫編號：100-2221-E-182-062- 
計畫名稱：毫米波單晶片低雜訊降頻器並具多頻帶濾波器之整合設計 
量化 
成果項目 實際已達成
數（被接受
或已發表）
預期總達成
數(含實際已
達成數) 
本計畫實
際貢獻百
分比 
單位 
備 註 （ 質 化 說
明：如數個計畫
共同成果、成果
列 為 該 期 刊 之
封 面 故 事 ...
等） 
期刊論文 0 0 0%  
研究報告/技術報告 0 0 0%  
研討會論文 0 0 0% 
篇 
 
論文著作 
專書 0 0 0%   
申請中件數 0 0 0%  專利 已獲得件數 0 0 0% 件  
件數 0 0 0% 件  
技術移轉 
權利金 0 0 0% 千元  
碩士生 5 5 100%  
博士生 0 0 0%  
博士後研究員 0 0 0%  
國內 
參與計畫人力 
（本國籍） 
專任助理 0 0 0% 
人次 
 
期刊論文 0 0 0%  
研究報告/技術報告 0 0 0%  
研討會論文 0 0 0% 
篇 
 
論文著作 
專書 0 0 0% 章/本  
申請中件數 0 0 0%  專利 已獲得件數 0 0 0% 件  
件數 0 0 0% 件  
技術移轉 
權利金 0 0 0% 千元  
碩士生 0 0 0%  
博士生 0 0 0%  
博士後研究員 0 0 0%  
國外 
參與計畫人力 
（外國籍） 
專任助理 0 0 0% 
人次 
 
