<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7a35tcsg324-1" LaunchTime="1602993111">
  <File Type="PA-TCL" Name="top.tcl"/>
  <File Type="REPORTS-TCL" Name="top_reports.tcl"/>
  <File Type="RDS-RDS" Name="top.vds"/>
  <File Type="RDS-UTIL" Name="top_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="top_utilization_synth.pb"/>
  <File Type="RDS-DCP" Name="top.dcp"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/imports/new/alu.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/大三上/组成原理/alu/verilog/alu.srcs/sources_1/new/alu.v"/>
        <Attr Name="ImportTime" Val="1602587684"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/cumsum.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/大三上/组成原理/alu/verilog/alu.srcs/sources_1/new/cumsum.v"/>
        <Attr Name="ImportTime" Val="1602990498"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/digit.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/大三上/组成原理/alu/verilog/alu.srcs/sources_1/new/digit.v"/>
        <Attr Name="ImportTime" Val="1602593240"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/divclk.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/大三上/组成原理/alu/verilog/alu.srcs/sources_1/new/divclk.v"/>
        <Attr Name="ImportTime" Val="1602594294"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/fibo.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/大三上/组成原理/alu/verilog/alu.srcs/sources_1/new/fibo.v"/>
        <Attr Name="ImportTime" Val="1602990509"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/top.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/大三上/组成原理/alu/verilog/alu.srcs/sources_1/new/top.v"/>
        <Attr Name="ImportTime" Val="1602989389"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="top"/>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/imports/new/restrict.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/大三上/组成原理/alu/verilog/alu.srcs/constrs_1/new/restrict.xdc"/>
        <Attr Name="ImportTime" Val="1602593950"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2017"/>
    <Step Id="synth_design"/>
  </Strategy>
</GenRun>
