LIBRARY ieee;
USE ieee.std_logic_1164.all;

ENTITY Proj2 IS
    PORT (
        CLK, INI, VA, VB: IN STD_LOGIC; 
        L: OUT STD_LOGIC;
        ESTADO_FSM: OUT STD_LOGIC_VECTOR (7 DOWNTO 0) 
    );
END Proj2;

ARCHITECTURE BEHAVIOR OF Proj2 IS
    TYPE type_state IS (E0, E2, E4, E6, E8, E10); 
    SIGNAL Estado: type_state;
    SIGNAL Entradas: STD_LOGIC_VECTOR (2 DOWNTO 1);
BEGIN

    Entradas <= VA & VB;

    PROCESS (CLK, INI) 
    BEGIN
        IF (INI = '0') THEN
            Estado <= E0; 
        ELSIF (CLK'EVENT AND CLK = '1' AND INI = '1') THEN 
            CASE Estado IS
                WHEN E0 =>
                    IF Entradas = "01" THEN Estado <= E2;  
                    ELSIF Entradas = "10" THEN Estado <= E6; 
                    ELSE Estado <= E0;
                    END IF;
                WHEN E2 =>
                    IF Entradas = "01" THEN Estado <= E4;  
                    ELSIF Entradas = "10" THEN Estado <= E8; 
                    ELSE Estado <= E2;
                    END IF;
                WHEN E4 =>
                    IF Entradas = "01" THEN Estado <= E6;  
                    ELSIF Entradas = "10" THEN Estado <= E10; 
                    ELSE Estado <= E4;
                    END IF;
                WHEN E6 =>
                    IF Entradas = "01" THEN Estado <= E8;  
                    ELSIF Entradas = "10" THEN Estado <= E10; 
                    ELSE Estado <= E6;
                    END IF;
                WHEN E8 =>
                    IF Entradas = "01" THEN Estado <= E10;  
                    ELSIF Entradas = "10" THEN Estado <= E10; 
                    ELSE Estado <= E8;
                    END IF;
            END CASE;
        END IF;
    END PROCESS;
END BEHAVIOR;
