TimeQuest Timing Analyzer report for Multiplier
Wed Dec 13 11:14:50 2017
Quartus II 64-Bit Version 10.1 Build 197 01/19/2011 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'Clk'
 12. Slow Model Setup: 'CLOCK_50'
 13. Slow Model Hold: 'Clk'
 14. Slow Model Hold: 'CLOCK_50'
 15. Slow Model Recovery: 'Clk'
 16. Slow Model Removal: 'Clk'
 17. Slow Model Minimum Pulse Width: 'CLOCK_50'
 18. Slow Model Minimum Pulse Width: 'Clk'
 19. Slow Model Minimum Pulse Width: 'State_machine:sm01|present_state.I'
 20. Setup Times
 21. Hold Times
 22. Clock to Output Times
 23. Minimum Clock to Output Times
 24. Propagation Delay
 25. Minimum Propagation Delay
 26. Fast Model Setup Summary
 27. Fast Model Hold Summary
 28. Fast Model Recovery Summary
 29. Fast Model Removal Summary
 30. Fast Model Minimum Pulse Width Summary
 31. Fast Model Setup: 'Clk'
 32. Fast Model Setup: 'CLOCK_50'
 33. Fast Model Hold: 'Clk'
 34. Fast Model Hold: 'CLOCK_50'
 35. Fast Model Recovery: 'Clk'
 36. Fast Model Removal: 'Clk'
 37. Fast Model Minimum Pulse Width: 'CLOCK_50'
 38. Fast Model Minimum Pulse Width: 'Clk'
 39. Fast Model Minimum Pulse Width: 'State_machine:sm01|present_state.I'
 40. Setup Times
 41. Hold Times
 42. Clock to Output Times
 43. Minimum Clock to Output Times
 44. Propagation Delay
 45. Minimum Propagation Delay
 46. Multicorner Timing Analysis Summary
 47. Setup Times
 48. Hold Times
 49. Clock to Output Times
 50. Minimum Clock to Output Times
 51. Progagation Delay
 52. Minimum Progagation Delay
 53. Setup Transfers
 54. Hold Transfers
 55. Recovery Transfers
 56. Removal Transfers
 57. Report TCCS
 58. Report RSKM
 59. Unconstrained Paths
 60. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 10.1 Build 197 01/19/2011 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Multiplier                                                      ;
; Device Family      ; Cyclone II                                                      ;
; Device Name        ; EP2C35F672C6                                                    ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Combined                                                        ;
; Rise/Fall Delays   ; Unavailable                                                     ;
+--------------------+-----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                 ;
+------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------+
; Clock Name                         ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                ;
+------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------+
; Clk                                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clk }                                ;
; CLOCK_50                           ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                           ;
; State_machine:sm01|present_state.I ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { State_machine:sm01|present_state.I } ;
+------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 246.55 MHz ; 246.55 MHz      ; CLOCK_50   ;      ;
; 250.25 MHz ; 250.25 MHz      ; Clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------+
; Slow Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; Clk      ; -3.089 ; -58.681       ;
; CLOCK_50 ; -3.056 ; -50.872       ;
+----------+--------+---------------+


+-----------------------------------+
; Slow Model Hold Summary           ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; Clk      ; -2.742 ; -73.883       ;
; CLOCK_50 ; -2.520 ; -2.520        ;
+----------+--------+---------------+


+-------------------------------+
; Slow Model Recovery Summary   ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; Clk   ; 0.293 ; 0.000         ;
+-------+-------+---------------+


+--------------------------------+
; Slow Model Removal Summary     ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; Clk   ; -0.417 ; -3.864        ;
+-------+--------+---------------+


+-------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                      ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; CLOCK_50                           ; -1.380 ; -27.380       ;
; Clk                                ; -0.500 ; -46.000       ;
; State_machine:sm01|present_state.I ; 0.500  ; 0.000         ;
+------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Clk'                                                                                                                               ;
+--------+----------------------------+---------------------+------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node             ; Launch Clock                       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+---------------------+------------------------------------+-------------+--------------+------------+------------+
; -3.089 ; Shifter:SR2|Y[0]~latch     ; Reg16:G1|Out_16[15] ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 0.385      ; 4.010      ;
; -2.996 ; Shifter:SR2|Y[4]~_emulated ; Reg16:G1|Out_16[15] ; Clk                                ; Clk         ; 1.000        ; 0.010      ; 4.042      ;
; -2.951 ; Shifter:SR2|Y[2]~_emulated ; Reg16:G1|Out_16[15] ; Clk                                ; Clk         ; 1.000        ; 0.010      ; 3.997      ;
; -2.928 ; Shifter:SR2|Y[7]~_emulated ; Reg16:G1|Out_16[15] ; Clk                                ; Clk         ; 1.000        ; 0.004      ; 3.968      ;
; -2.922 ; Shifter:SR2|Y[3]~latch     ; Reg16:G1|Out_16[15] ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 0.387      ; 3.845      ;
; -2.892 ; Shifter:SR2|Y[1]~_emulated ; Reg16:G1|Out_16[15] ; Clk                                ; Clk         ; 1.000        ; 0.010      ; 3.938      ;
; -2.877 ; Reg16:G1|Out_16[0]         ; Reg16:G1|Out_16[15] ; Clk                                ; Clk         ; 1.000        ; 0.000      ; 3.913      ;
; -2.874 ; Shifter:SR2|Y[5]~_emulated ; Reg16:G1|Out_16[15] ; Clk                                ; Clk         ; 1.000        ; 0.010      ; 3.920      ;
; -2.863 ; Shifter:SR2|Y[6]~_emulated ; Reg16:G1|Out_16[15] ; Clk                                ; Clk         ; 1.000        ; 0.004      ; 3.903      ;
; -2.843 ; Shifter:SR2|Y[1]~latch     ; Reg16:G1|Out_16[15] ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 0.386      ; 3.765      ;
; -2.817 ; Shifter:SR2|Y[6]~latch     ; Reg16:G1|Out_16[15] ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 0.394      ; 3.747      ;
; -2.816 ; Reg16:G1|Out_16[1]         ; Reg16:G1|Out_16[15] ; Clk                                ; Clk         ; 1.000        ; 0.000      ; 3.852      ;
; -2.814 ; Shifter:SR2|Y[0]~_emulated ; Reg16:G1|Out_16[15] ; Clk                                ; Clk         ; 1.000        ; 0.010      ; 3.860      ;
; -2.785 ; Shifter:SR2|Y[3]~_emulated ; Reg16:G1|Out_16[15] ; Clk                                ; Clk         ; 1.000        ; 0.010      ; 3.831      ;
; -2.750 ; Shifter:SR2|Y[0]~latch     ; Reg16:G1|Out_16[14] ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 0.376      ; 3.662      ;
; -2.744 ; Reg16:G1|Out_16[2]         ; Reg16:G1|Out_16[15] ; Clk                                ; Clk         ; 1.000        ; 0.000      ; 3.780      ;
; -2.741 ; Shifter:SR2|Y[8]           ; Reg16:G1|Out_16[15] ; Clk                                ; Clk         ; 1.000        ; 0.004      ; 3.781      ;
; -2.687 ; Shifter:SR2|Y[0]~latch     ; Reg16:G1|Out_16[13] ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 0.376      ; 3.599      ;
; -2.657 ; Shifter:SR2|Y[4]~_emulated ; Reg16:G1|Out_16[14] ; Clk                                ; Clk         ; 1.000        ; 0.001      ; 3.694      ;
; -2.648 ; Shifter:SR2|Y[0]~latch     ; Reg16:G1|Out_16[10] ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 0.376      ; 3.560      ;
; -2.646 ; Shifter:SR2|Y[2]~latch     ; Reg16:G1|Out_16[15] ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 0.385      ; 3.567      ;
; -2.634 ; Reg16:G1|Out_16[3]         ; Reg16:G1|Out_16[15] ; Clk                                ; Clk         ; 1.000        ; 0.000      ; 3.670      ;
; -2.612 ; Shifter:SR2|Y[2]~_emulated ; Reg16:G1|Out_16[14] ; Clk                                ; Clk         ; 1.000        ; 0.001      ; 3.649      ;
; -2.611 ; Shifter:SR2|Y[0]~latch     ; Reg16:G1|Out_16[12] ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 0.376      ; 3.523      ;
; -2.602 ; Shifter:SR2|Y[7]~latch     ; Reg16:G1|Out_16[15] ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 0.394      ; 3.532      ;
; -2.594 ; Shifter:SR2|Y[4]~_emulated ; Reg16:G1|Out_16[13] ; Clk                                ; Clk         ; 1.000        ; 0.001      ; 3.631      ;
; -2.589 ; Shifter:SR2|Y[7]~_emulated ; Reg16:G1|Out_16[14] ; Clk                                ; Clk         ; 1.000        ; -0.005     ; 3.620      ;
; -2.583 ; Shifter:SR2|Y[3]~latch     ; Reg16:G1|Out_16[14] ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 0.378      ; 3.497      ;
; -2.574 ; Shifter:SR2|Y[5]~latch     ; Reg16:G1|Out_16[15] ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 0.454      ; 3.564      ;
; -2.562 ; Reg16:G1|Out_16[4]         ; Reg16:G1|Out_16[15] ; Clk                                ; Clk         ; 1.000        ; 0.000      ; 3.598      ;
; -2.555 ; Shifter:SR2|Y[4]~_emulated ; Reg16:G1|Out_16[10] ; Clk                                ; Clk         ; 1.000        ; 0.001      ; 3.592      ;
; -2.553 ; Shifter:SR2|Y[1]~_emulated ; Reg16:G1|Out_16[14] ; Clk                                ; Clk         ; 1.000        ; 0.001      ; 3.590      ;
; -2.549 ; Shifter:SR2|Y[2]~_emulated ; Reg16:G1|Out_16[13] ; Clk                                ; Clk         ; 1.000        ; 0.001      ; 3.586      ;
; -2.538 ; Reg16:G1|Out_16[0]         ; Reg16:G1|Out_16[14] ; Clk                                ; Clk         ; 1.000        ; -0.009     ; 3.565      ;
; -2.536 ; Shifter:SR2|Y[4]~latch     ; Reg16:G1|Out_16[15] ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 0.389      ; 3.461      ;
; -2.535 ; Shifter:SR2|Y[5]~_emulated ; Reg16:G1|Out_16[14] ; Clk                                ; Clk         ; 1.000        ; 0.001      ; 3.572      ;
; -2.534 ; Shifter:SR2|Y[0]~latch     ; Reg16:G1|Out_16[11] ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 0.376      ; 3.446      ;
; -2.532 ; Reg16:G1|Out_16[5]         ; Reg16:G1|Out_16[15] ; Clk                                ; Clk         ; 1.000        ; 0.000      ; 3.568      ;
; -2.526 ; Shifter:SR2|Y[7]~_emulated ; Reg16:G1|Out_16[13] ; Clk                                ; Clk         ; 1.000        ; -0.005     ; 3.557      ;
; -2.524 ; Shifter:SR2|Y[6]~_emulated ; Reg16:G1|Out_16[14] ; Clk                                ; Clk         ; 1.000        ; -0.005     ; 3.555      ;
; -2.520 ; Shifter:SR2|Y[3]~latch     ; Reg16:G1|Out_16[13] ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 0.378      ; 3.434      ;
; -2.518 ; Shifter:SR2|Y[4]~_emulated ; Reg16:G1|Out_16[12] ; Clk                                ; Clk         ; 1.000        ; 0.001      ; 3.555      ;
; -2.510 ; Shifter:SR2|Y[2]~_emulated ; Reg16:G1|Out_16[10] ; Clk                                ; Clk         ; 1.000        ; 0.001      ; 3.547      ;
; -2.504 ; Shifter:SR2|Y[1]~latch     ; Reg16:G1|Out_16[14] ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 0.377      ; 3.417      ;
; -2.490 ; Shifter:SR2|Y[1]~_emulated ; Reg16:G1|Out_16[13] ; Clk                                ; Clk         ; 1.000        ; 0.001      ; 3.527      ;
; -2.487 ; Shifter:SR2|Y[7]~_emulated ; Reg16:G1|Out_16[10] ; Clk                                ; Clk         ; 1.000        ; -0.005     ; 3.518      ;
; -2.481 ; Shifter:SR2|Y[3]~latch     ; Reg16:G1|Out_16[10] ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 0.378      ; 3.395      ;
; -2.478 ; Shifter:SR2|Y[6]~latch     ; Reg16:G1|Out_16[14] ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 0.385      ; 3.399      ;
; -2.477 ; Reg16:G1|Out_16[1]         ; Reg16:G1|Out_16[14] ; Clk                                ; Clk         ; 1.000        ; -0.009     ; 3.504      ;
; -2.475 ; Shifter:SR2|Y[0]~_emulated ; Reg16:G1|Out_16[14] ; Clk                                ; Clk         ; 1.000        ; 0.001      ; 3.512      ;
; -2.475 ; Reg16:G1|Out_16[0]         ; Reg16:G1|Out_16[13] ; Clk                                ; Clk         ; 1.000        ; -0.009     ; 3.502      ;
; -2.473 ; Shifter:SR2|Y[2]~_emulated ; Reg16:G1|Out_16[12] ; Clk                                ; Clk         ; 1.000        ; 0.001      ; 3.510      ;
; -2.472 ; Shifter:SR2|Y[5]~_emulated ; Reg16:G1|Out_16[13] ; Clk                                ; Clk         ; 1.000        ; 0.001      ; 3.509      ;
; -2.461 ; Shifter:SR2|Y[6]~_emulated ; Reg16:G1|Out_16[13] ; Clk                                ; Clk         ; 1.000        ; -0.005     ; 3.492      ;
; -2.451 ; Shifter:SR2|Y[1]~_emulated ; Reg16:G1|Out_16[10] ; Clk                                ; Clk         ; 1.000        ; 0.001      ; 3.488      ;
; -2.450 ; Shifter:SR2|Y[7]~_emulated ; Reg16:G1|Out_16[12] ; Clk                                ; Clk         ; 1.000        ; -0.005     ; 3.481      ;
; -2.446 ; Shifter:SR2|Y[3]~_emulated ; Reg16:G1|Out_16[14] ; Clk                                ; Clk         ; 1.000        ; 0.001      ; 3.483      ;
; -2.444 ; Shifter:SR2|Y[3]~latch     ; Reg16:G1|Out_16[12] ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 0.378      ; 3.358      ;
; -2.441 ; Shifter:SR2|Y[4]~_emulated ; Reg16:G1|Out_16[11] ; Clk                                ; Clk         ; 1.000        ; 0.001      ; 3.478      ;
; -2.441 ; Shifter:SR2|Y[1]~latch     ; Reg16:G1|Out_16[13] ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 0.377      ; 3.354      ;
; -2.436 ; Reg16:G1|Out_16[0]         ; Reg16:G1|Out_16[10] ; Clk                                ; Clk         ; 1.000        ; -0.009     ; 3.463      ;
; -2.433 ; Shifter:SR2|Y[5]~_emulated ; Reg16:G1|Out_16[10] ; Clk                                ; Clk         ; 1.000        ; 0.001      ; 3.470      ;
; -2.422 ; Shifter:SR2|Y[6]~_emulated ; Reg16:G1|Out_16[10] ; Clk                                ; Clk         ; 1.000        ; -0.005     ; 3.453      ;
; -2.415 ; Reg16:G1|Out_16[6]         ; Reg16:G1|Out_16[15] ; Clk                                ; Clk         ; 1.000        ; 0.000      ; 3.451      ;
; -2.415 ; Shifter:SR2|Y[6]~latch     ; Reg16:G1|Out_16[13] ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 0.385      ; 3.336      ;
; -2.414 ; Reg16:G1|Out_16[1]         ; Reg16:G1|Out_16[13] ; Clk                                ; Clk         ; 1.000        ; -0.009     ; 3.441      ;
; -2.414 ; Shifter:SR2|Y[1]~_emulated ; Reg16:G1|Out_16[12] ; Clk                                ; Clk         ; 1.000        ; 0.001      ; 3.451      ;
; -2.412 ; Shifter:SR2|Y[0]~_emulated ; Reg16:G1|Out_16[13] ; Clk                                ; Clk         ; 1.000        ; 0.001      ; 3.449      ;
; -2.405 ; Reg16:G1|Out_16[2]         ; Reg16:G1|Out_16[14] ; Clk                                ; Clk         ; 1.000        ; -0.009     ; 3.432      ;
; -2.404 ; Shifter:SR2|Y[0]~latch     ; Reg16:G1|Out_16[9]  ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 0.376      ; 3.316      ;
; -2.402 ; Shifter:SR2|Y[8]           ; Reg16:G1|Out_16[14] ; Clk                                ; Clk         ; 1.000        ; -0.005     ; 3.433      ;
; -2.402 ; Shifter:SR2|Y[1]~latch     ; Reg16:G1|Out_16[10] ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 0.377      ; 3.315      ;
; -2.399 ; Reg16:G1|Out_16[0]         ; Reg16:G1|Out_16[12] ; Clk                                ; Clk         ; 1.000        ; -0.009     ; 3.426      ;
; -2.396 ; Shifter:SR2|Y[5]~_emulated ; Reg16:G1|Out_16[12] ; Clk                                ; Clk         ; 1.000        ; 0.001      ; 3.433      ;
; -2.396 ; Shifter:SR2|Y[2]~_emulated ; Reg16:G1|Out_16[11] ; Clk                                ; Clk         ; 1.000        ; 0.001      ; 3.433      ;
; -2.385 ; Shifter:SR2|Y[6]~_emulated ; Reg16:G1|Out_16[12] ; Clk                                ; Clk         ; 1.000        ; -0.005     ; 3.416      ;
; -2.383 ; Shifter:SR2|Y[3]~_emulated ; Reg16:G1|Out_16[13] ; Clk                                ; Clk         ; 1.000        ; 0.001      ; 3.420      ;
; -2.376 ; Shifter:SR2|Y[6]~latch     ; Reg16:G1|Out_16[10] ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 0.385      ; 3.297      ;
; -2.375 ; Reg16:G1|Out_16[1]         ; Reg16:G1|Out_16[10] ; Clk                                ; Clk         ; 1.000        ; -0.009     ; 3.402      ;
; -2.373 ; Shifter:SR2|Y[7]~_emulated ; Reg16:G1|Out_16[11] ; Clk                                ; Clk         ; 1.000        ; -0.005     ; 3.404      ;
; -2.373 ; Shifter:SR2|Y[0]~_emulated ; Reg16:G1|Out_16[10] ; Clk                                ; Clk         ; 1.000        ; 0.001      ; 3.410      ;
; -2.367 ; Shifter:SR2|Y[3]~latch     ; Reg16:G1|Out_16[11] ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 0.378      ; 3.281      ;
; -2.365 ; Shifter:SR2|Y[1]~latch     ; Reg16:G1|Out_16[12] ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 0.377      ; 3.278      ;
; -2.344 ; Shifter:SR2|Y[3]~_emulated ; Reg16:G1|Out_16[10] ; Clk                                ; Clk         ; 1.000        ; 0.001      ; 3.381      ;
; -2.342 ; Reg16:G1|Out_16[2]         ; Reg16:G1|Out_16[13] ; Clk                                ; Clk         ; 1.000        ; -0.009     ; 3.369      ;
; -2.339 ; Shifter:SR2|Y[8]           ; Reg16:G1|Out_16[13] ; Clk                                ; Clk         ; 1.000        ; -0.005     ; 3.370      ;
; -2.339 ; Shifter:SR2|Y[6]~latch     ; Reg16:G1|Out_16[12] ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 0.385      ; 3.260      ;
; -2.338 ; Reg16:G1|Out_16[1]         ; Reg16:G1|Out_16[12] ; Clk                                ; Clk         ; 1.000        ; -0.009     ; 3.365      ;
; -2.337 ; Shifter:SR2|Y[1]~_emulated ; Reg16:G1|Out_16[11] ; Clk                                ; Clk         ; 1.000        ; 0.001      ; 3.374      ;
; -2.336 ; Shifter:SR2|Y[0]~_emulated ; Reg16:G1|Out_16[12] ; Clk                                ; Clk         ; 1.000        ; 0.001      ; 3.373      ;
; -2.334 ; Shifter:SR2|Y[0]~latch     ; Reg16:G1|Out_16[6]  ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 0.385      ; 3.255      ;
; -2.322 ; Reg16:G1|Out_16[0]         ; Reg16:G1|Out_16[11] ; Clk                                ; Clk         ; 1.000        ; -0.009     ; 3.349      ;
; -2.319 ; Shifter:SR2|Y[5]~_emulated ; Reg16:G1|Out_16[11] ; Clk                                ; Clk         ; 1.000        ; 0.001      ; 3.356      ;
; -2.311 ; Shifter:SR2|Y[4]~_emulated ; Reg16:G1|Out_16[9]  ; Clk                                ; Clk         ; 1.000        ; 0.001      ; 3.348      ;
; -2.308 ; Shifter:SR2|Y[6]~_emulated ; Reg16:G1|Out_16[11] ; Clk                                ; Clk         ; 1.000        ; -0.005     ; 3.339      ;
; -2.307 ; Shifter:SR2|Y[3]~_emulated ; Reg16:G1|Out_16[12] ; Clk                                ; Clk         ; 1.000        ; 0.001      ; 3.344      ;
; -2.307 ; Shifter:SR2|Y[2]~latch     ; Reg16:G1|Out_16[14] ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 0.376      ; 3.219      ;
; -2.306 ; Shifter:SR2|Y[0]~latch     ; Reg16:G1|Out_16[8]  ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 0.376      ; 3.218      ;
; -2.303 ; Reg16:G1|Out_16[2]         ; Reg16:G1|Out_16[10] ; Clk                                ; Clk         ; 1.000        ; -0.009     ; 3.330      ;
; -2.300 ; Shifter:SR2|Y[8]           ; Reg16:G1|Out_16[10] ; Clk                                ; Clk         ; 1.000        ; -0.005     ; 3.331      ;
+--------+----------------------------+---------------------+------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                         ;
+--------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -3.056 ; \io01:cnt_25M[11] ; Clk               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.092      ;
; -2.990 ; \io01:cnt_25M[11] ; \io01:cnt_25M[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.026      ;
; -2.989 ; \io01:cnt_25M[11] ; \io01:cnt_25M[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.025      ;
; -2.989 ; \io01:cnt_25M[11] ; \io01:cnt_25M[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.025      ;
; -2.989 ; \io01:cnt_25M[11] ; \io01:cnt_25M[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.025      ;
; -2.989 ; \io01:cnt_25M[11] ; \io01:cnt_25M[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.025      ;
; -2.989 ; \io01:cnt_25M[23] ; Clk               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 4.024      ;
; -2.973 ; \io01:cnt_25M[15] ; Clk               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 4.008      ;
; -2.954 ; \io01:cnt_25M[12] ; Clk               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.990      ;
; -2.944 ; \io01:cnt_25M[14] ; Clk               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.980      ;
; -2.937 ; \io01:cnt_25M[11] ; \io01:cnt_25M[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.973      ;
; -2.936 ; \io01:cnt_25M[11] ; \io01:cnt_25M[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.972      ;
; -2.935 ; \io01:cnt_25M[11] ; \io01:cnt_25M[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.971      ;
; -2.935 ; \io01:cnt_25M[11] ; \io01:cnt_25M[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.971      ;
; -2.934 ; \io01:cnt_25M[11] ; \io01:cnt_25M[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.970      ;
; -2.923 ; \io01:cnt_25M[23] ; \io01:cnt_25M[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.958      ;
; -2.922 ; \io01:cnt_25M[23] ; \io01:cnt_25M[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.957      ;
; -2.922 ; \io01:cnt_25M[23] ; \io01:cnt_25M[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.957      ;
; -2.922 ; \io01:cnt_25M[23] ; \io01:cnt_25M[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.957      ;
; -2.922 ; \io01:cnt_25M[23] ; \io01:cnt_25M[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.957      ;
; -2.907 ; \io01:cnt_25M[15] ; \io01:cnt_25M[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.942      ;
; -2.906 ; \io01:cnt_25M[15] ; \io01:cnt_25M[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.941      ;
; -2.906 ; \io01:cnt_25M[15] ; \io01:cnt_25M[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.941      ;
; -2.906 ; \io01:cnt_25M[15] ; \io01:cnt_25M[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.941      ;
; -2.906 ; \io01:cnt_25M[15] ; \io01:cnt_25M[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.941      ;
; -2.888 ; \io01:cnt_25M[12] ; \io01:cnt_25M[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.924      ;
; -2.887 ; \io01:cnt_25M[12] ; \io01:cnt_25M[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.923      ;
; -2.887 ; \io01:cnt_25M[12] ; \io01:cnt_25M[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.923      ;
; -2.887 ; \io01:cnt_25M[12] ; \io01:cnt_25M[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.923      ;
; -2.887 ; \io01:cnt_25M[12] ; \io01:cnt_25M[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.923      ;
; -2.878 ; \io01:cnt_25M[14] ; \io01:cnt_25M[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.914      ;
; -2.877 ; \io01:cnt_25M[14] ; \io01:cnt_25M[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.913      ;
; -2.877 ; \io01:cnt_25M[14] ; \io01:cnt_25M[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.913      ;
; -2.877 ; \io01:cnt_25M[14] ; \io01:cnt_25M[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.913      ;
; -2.877 ; \io01:cnt_25M[14] ; \io01:cnt_25M[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.913      ;
; -2.870 ; \io01:cnt_25M[23] ; \io01:cnt_25M[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.905      ;
; -2.869 ; \io01:cnt_25M[23] ; \io01:cnt_25M[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.904      ;
; -2.868 ; \io01:cnt_25M[23] ; \io01:cnt_25M[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.903      ;
; -2.868 ; \io01:cnt_25M[23] ; \io01:cnt_25M[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.903      ;
; -2.867 ; \io01:cnt_25M[23] ; \io01:cnt_25M[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.902      ;
; -2.854 ; \io01:cnt_25M[20] ; Clk               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.890      ;
; -2.854 ; \io01:cnt_25M[15] ; \io01:cnt_25M[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.889      ;
; -2.853 ; \io01:cnt_25M[15] ; \io01:cnt_25M[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.888      ;
; -2.852 ; \io01:cnt_25M[15] ; \io01:cnt_25M[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.887      ;
; -2.852 ; \io01:cnt_25M[15] ; \io01:cnt_25M[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.887      ;
; -2.851 ; \io01:cnt_25M[15] ; \io01:cnt_25M[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.886      ;
; -2.846 ; \io01:cnt_25M[13] ; Clk               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.882      ;
; -2.835 ; \io01:cnt_25M[12] ; \io01:cnt_25M[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.871      ;
; -2.834 ; \io01:cnt_25M[12] ; \io01:cnt_25M[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.870      ;
; -2.833 ; \io01:cnt_25M[12] ; \io01:cnt_25M[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.869      ;
; -2.833 ; \io01:cnt_25M[12] ; \io01:cnt_25M[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.869      ;
; -2.832 ; \io01:cnt_25M[0]  ; \io01:cnt_25M[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 3.861      ;
; -2.832 ; \io01:cnt_25M[12] ; \io01:cnt_25M[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.868      ;
; -2.825 ; \io01:cnt_25M[14] ; \io01:cnt_25M[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.861      ;
; -2.824 ; \io01:cnt_25M[14] ; \io01:cnt_25M[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.860      ;
; -2.823 ; \io01:cnt_25M[14] ; \io01:cnt_25M[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.859      ;
; -2.823 ; \io01:cnt_25M[14] ; \io01:cnt_25M[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.859      ;
; -2.822 ; \io01:cnt_25M[14] ; \io01:cnt_25M[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.858      ;
; -2.797 ; \io01:cnt_25M[1]  ; \io01:cnt_25M[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 3.826      ;
; -2.788 ; \io01:cnt_25M[20] ; \io01:cnt_25M[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.824      ;
; -2.787 ; \io01:cnt_25M[20] ; \io01:cnt_25M[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.823      ;
; -2.787 ; \io01:cnt_25M[20] ; \io01:cnt_25M[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.823      ;
; -2.787 ; \io01:cnt_25M[20] ; \io01:cnt_25M[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.823      ;
; -2.787 ; \io01:cnt_25M[20] ; \io01:cnt_25M[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.823      ;
; -2.780 ; \io01:cnt_25M[13] ; \io01:cnt_25M[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.816      ;
; -2.779 ; \io01:cnt_25M[13] ; \io01:cnt_25M[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.815      ;
; -2.779 ; \io01:cnt_25M[13] ; \io01:cnt_25M[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.815      ;
; -2.779 ; \io01:cnt_25M[13] ; \io01:cnt_25M[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.815      ;
; -2.779 ; \io01:cnt_25M[13] ; \io01:cnt_25M[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.815      ;
; -2.763 ; \io01:cnt_25M[22] ; Clk               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.798      ;
; -2.740 ; \io01:cnt_25M[6]  ; \io01:cnt_25M[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.777      ;
; -2.737 ; \io01:cnt_25M[8]  ; Clk               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.008     ; 3.765      ;
; -2.735 ; \io01:cnt_25M[20] ; \io01:cnt_25M[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.771      ;
; -2.734 ; \io01:cnt_25M[20] ; \io01:cnt_25M[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.770      ;
; -2.733 ; \io01:cnt_25M[20] ; \io01:cnt_25M[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.769      ;
; -2.733 ; \io01:cnt_25M[20] ; \io01:cnt_25M[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.769      ;
; -2.732 ; \io01:cnt_25M[20] ; \io01:cnt_25M[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.768      ;
; -2.727 ; \io01:cnt_25M[13] ; \io01:cnt_25M[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.763      ;
; -2.726 ; \io01:cnt_25M[13] ; \io01:cnt_25M[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.762      ;
; -2.726 ; \io01:cnt_25M[2]  ; \io01:cnt_25M[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 3.755      ;
; -2.725 ; \io01:cnt_25M[13] ; \io01:cnt_25M[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.761      ;
; -2.725 ; \io01:cnt_25M[13] ; \io01:cnt_25M[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.761      ;
; -2.724 ; \io01:cnt_25M[17] ; Clk               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.759      ;
; -2.724 ; \io01:cnt_25M[13] ; \io01:cnt_25M[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.760      ;
; -2.709 ; \io01:cnt_25M[21] ; Clk               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.745      ;
; -2.705 ; \io01:cnt_25M[16] ; Clk               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.741      ;
; -2.699 ; \io01:cnt_25M[9]  ; Clk               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.008     ; 3.727      ;
; -2.697 ; \io01:cnt_25M[22] ; \io01:cnt_25M[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.732      ;
; -2.696 ; \io01:cnt_25M[22] ; \io01:cnt_25M[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.731      ;
; -2.696 ; \io01:cnt_25M[22] ; \io01:cnt_25M[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.731      ;
; -2.696 ; \io01:cnt_25M[22] ; \io01:cnt_25M[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.731      ;
; -2.696 ; \io01:cnt_25M[22] ; \io01:cnt_25M[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.731      ;
; -2.691 ; \io01:cnt_25M[0]  ; \io01:cnt_25M[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 3.720      ;
; -2.688 ; \io01:cnt_25M[18] ; Clk               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.724      ;
; -2.676 ; \io01:cnt_25M[0]  ; \io01:cnt_25M[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.008     ; 3.704      ;
; -2.671 ; \io01:cnt_25M[8]  ; \io01:cnt_25M[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.008     ; 3.699      ;
; -2.670 ; \io01:cnt_25M[8]  ; \io01:cnt_25M[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.008     ; 3.698      ;
; -2.670 ; \io01:cnt_25M[8]  ; \io01:cnt_25M[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.008     ; 3.698      ;
; -2.670 ; \io01:cnt_25M[8]  ; \io01:cnt_25M[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.008     ; 3.698      ;
; -2.670 ; \io01:cnt_25M[8]  ; \io01:cnt_25M[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.008     ; 3.698      ;
+--------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Clk'                                                                                                                                                       ;
+--------+------------------------------------+------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock                       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; -2.742 ; State_machine:sm01|present_state.I ; State_machine:sm01|present_state.C ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 3.356      ; 1.130      ;
; -2.645 ; State_machine:sm01|present_state.I ; State_machine:sm01|present_state.A ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 3.356      ; 1.227      ;
; -2.600 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[8]                   ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 3.355      ; 1.271      ;
; -2.375 ; State_machine:sm01|present_state.I ; State_machine:sm01|present_state.S ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 3.356      ; 1.497      ;
; -2.282 ; State_machine:sm01|present_state.I ; Reg16:G1|Out_16[9]                 ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 3.350      ; 1.584      ;
; -2.281 ; State_machine:sm01|present_state.I ; Reg16:G1|Out_16[8]                 ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 3.350      ; 1.585      ;
; -2.281 ; State_machine:sm01|present_state.I ; Reg16:G1|Out_16[14]                ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 3.350      ; 1.585      ;
; -2.280 ; State_machine:sm01|present_state.I ; Reg16:G1|Out_16[7]                 ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 3.350      ; 1.586      ;
; -2.278 ; State_machine:sm01|present_state.I ; Reg16:G1|Out_16[10]                ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 3.350      ; 1.588      ;
; -2.278 ; State_machine:sm01|present_state.I ; Reg16:G1|Out_16[13]                ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 3.350      ; 1.588      ;
; -2.276 ; State_machine:sm01|present_state.I ; Reg16:G1|Out_16[11]                ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 3.350      ; 1.590      ;
; -2.276 ; State_machine:sm01|present_state.I ; Reg16:G1|Out_16[12]                ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 3.350      ; 1.590      ;
; -2.269 ; State_machine:sm01|present_state.I ; Reg16:G1|Out_16[0]                 ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 3.359      ; 1.606      ;
; -2.269 ; State_machine:sm01|present_state.I ; Reg16:G1|Out_16[1]                 ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 3.359      ; 1.606      ;
; -2.267 ; State_machine:sm01|present_state.I ; Reg16:G1|Out_16[6]                 ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 3.359      ; 1.608      ;
; -2.267 ; State_machine:sm01|present_state.I ; Reg16:G1|Out_16[15]                ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 3.359      ; 1.608      ;
; -2.263 ; State_machine:sm01|present_state.I ; Reg16:G1|Out_16[2]                 ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 3.359      ; 1.612      ;
; -2.263 ; State_machine:sm01|present_state.I ; Reg16:G1|Out_16[3]                 ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 3.359      ; 1.612      ;
; -2.262 ; State_machine:sm01|present_state.I ; Reg16:G1|Out_16[5]                 ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 3.359      ; 1.613      ;
; -2.261 ; State_machine:sm01|present_state.I ; Reg16:G1|Out_16[4]                 ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 3.359      ; 1.614      ;
; -2.242 ; State_machine:sm01|present_state.I ; State_machine:sm01|present_state.C ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 3.356      ; 1.130      ;
; -2.203 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[7]~_emulated         ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 3.355      ; 1.668      ;
; -2.145 ; State_machine:sm01|present_state.I ; State_machine:sm01|present_state.A ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 3.356      ; 1.227      ;
; -2.100 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[8]                   ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 3.355      ; 1.271      ;
; -2.094 ; State_machine:sm01|present_state.I ; Shifter:SR1|Y[3]~_emulated         ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 3.356      ; 1.778      ;
; -2.091 ; State_machine:sm01|present_state.I ; Shifter:SR1|Y[4]~_emulated         ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 3.356      ; 1.781      ;
; -2.022 ; State_machine:sm01|present_state.I ; Shifter:SR1|Y[6]~_emulated         ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 3.356      ; 1.850      ;
; -1.951 ; State_machine:sm01|present_state.I ; Shifter:SR1|Y[1]~_emulated         ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 3.356      ; 1.921      ;
; -1.907 ; State_machine:sm01|present_state.I ; Shifter:SR1|Y[5]~_emulated         ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 3.356      ; 1.965      ;
; -1.875 ; State_machine:sm01|present_state.I ; State_machine:sm01|present_state.S ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 3.356      ; 1.497      ;
; -1.806 ; State_machine:sm01|present_state.I ; Shifter:SR1|Y[2]~_emulated         ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 3.356      ; 2.066      ;
; -1.791 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[1]~_emulated         ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 3.349      ; 2.074      ;
; -1.784 ; State_machine:sm01|present_state.I ; Shifter:SR1|Y[0]~_emulated         ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 3.356      ; 2.088      ;
; -1.782 ; State_machine:sm01|present_state.I ; Reg16:G1|Out_16[9]                 ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 3.350      ; 1.584      ;
; -1.781 ; State_machine:sm01|present_state.I ; Reg16:G1|Out_16[8]                 ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 3.350      ; 1.585      ;
; -1.781 ; State_machine:sm01|present_state.I ; Reg16:G1|Out_16[14]                ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 3.350      ; 1.585      ;
; -1.780 ; State_machine:sm01|present_state.I ; Reg16:G1|Out_16[7]                 ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 3.350      ; 1.586      ;
; -1.778 ; State_machine:sm01|present_state.I ; Reg16:G1|Out_16[10]                ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 3.350      ; 1.588      ;
; -1.778 ; State_machine:sm01|present_state.I ; Reg16:G1|Out_16[13]                ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 3.350      ; 1.588      ;
; -1.776 ; State_machine:sm01|present_state.I ; Reg16:G1|Out_16[11]                ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 3.350      ; 1.590      ;
; -1.776 ; State_machine:sm01|present_state.I ; Reg16:G1|Out_16[12]                ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 3.350      ; 1.590      ;
; -1.769 ; State_machine:sm01|present_state.I ; Reg16:G1|Out_16[0]                 ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 3.359      ; 1.606      ;
; -1.769 ; State_machine:sm01|present_state.I ; Reg16:G1|Out_16[1]                 ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 3.359      ; 1.606      ;
; -1.767 ; State_machine:sm01|present_state.I ; Reg16:G1|Out_16[6]                 ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 3.359      ; 1.608      ;
; -1.767 ; State_machine:sm01|present_state.I ; Reg16:G1|Out_16[15]                ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 3.359      ; 1.608      ;
; -1.763 ; State_machine:sm01|present_state.I ; Reg16:G1|Out_16[2]                 ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 3.359      ; 1.612      ;
; -1.763 ; State_machine:sm01|present_state.I ; Reg16:G1|Out_16[3]                 ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 3.359      ; 1.612      ;
; -1.762 ; State_machine:sm01|present_state.I ; Reg16:G1|Out_16[5]                 ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 3.359      ; 1.613      ;
; -1.761 ; State_machine:sm01|present_state.I ; Reg16:G1|Out_16[4]                 ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 3.359      ; 1.614      ;
; -1.703 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[7]~_emulated         ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 3.355      ; 1.668      ;
; -1.697 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[3]~_emulated         ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 3.349      ; 2.168      ;
; -1.663 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[4]~_emulated         ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 3.349      ; 2.202      ;
; -1.594 ; State_machine:sm01|present_state.I ; Shifter:SR1|Y[3]~_emulated         ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 3.356      ; 1.778      ;
; -1.591 ; State_machine:sm01|present_state.I ; Shifter:SR1|Y[4]~_emulated         ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 3.356      ; 1.781      ;
; -1.559 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[5]~_emulated         ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 3.349      ; 2.306      ;
; -1.555 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[2]~_emulated         ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 3.349      ; 2.310      ;
; -1.522 ; State_machine:sm01|present_state.I ; Shifter:SR1|Y[6]~_emulated         ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 3.356      ; 1.850      ;
; -1.501 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[6]~_emulated         ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 3.355      ; 2.370      ;
; -1.490 ; State_machine:sm01|present_state.I ; State_machine:sm01|present_state.R ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 3.356      ; 2.382      ;
; -1.451 ; State_machine:sm01|present_state.I ; Shifter:SR1|Y[1]~_emulated         ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 3.356      ; 1.921      ;
; -1.407 ; State_machine:sm01|present_state.I ; Shifter:SR1|Y[5]~_emulated         ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 3.356      ; 1.965      ;
; -1.306 ; State_machine:sm01|present_state.I ; Shifter:SR1|Y[2]~_emulated         ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 3.356      ; 2.066      ;
; -1.291 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[1]~_emulated         ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 3.349      ; 2.074      ;
; -1.284 ; State_machine:sm01|present_state.I ; Shifter:SR1|Y[0]~_emulated         ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 3.356      ; 2.088      ;
; -1.197 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[3]~_emulated         ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 3.349      ; 2.168      ;
; -1.163 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[4]~_emulated         ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 3.349      ; 2.202      ;
; -1.059 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[5]~_emulated         ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 3.349      ; 2.306      ;
; -1.055 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[2]~_emulated         ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 3.349      ; 2.310      ;
; -1.001 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[6]~_emulated         ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 3.355      ; 2.370      ;
; -0.990 ; State_machine:sm01|present_state.I ; State_machine:sm01|present_state.R ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 3.356      ; 2.382      ;
; -0.054 ; Shifter:SR1|Y[7]~latch             ; Shifter:SR1|Y[7]~_emulated         ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 0.372      ; 0.084      ;
; 0.331  ; Shifter:SR2|Y[7]~latch             ; Shifter:SR2|Y[8]                   ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 0.390      ; 0.487      ;
; 0.355  ; Shifter:SR2|Y[3]~latch             ; Shifter:SR2|Y[3]~_emulated         ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 0.377      ; 0.498      ;
; 0.355  ; Shifter:SR2|Y[2]~latch             ; Shifter:SR2|Y[2]~_emulated         ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 0.375      ; 0.496      ;
; 0.391  ; Reg16:G1|Out_16[0]                 ; Reg16:G1|Out_16[0]                 ; Clk                                ; Clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; Reg16:G1|Out_16[1]                 ; Reg16:G1|Out_16[1]                 ; Clk                                ; Clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; Reg16:G1|Out_16[2]                 ; Reg16:G1|Out_16[2]                 ; Clk                                ; Clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; Reg16:G1|Out_16[3]                 ; Reg16:G1|Out_16[3]                 ; Clk                                ; Clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; Reg16:G1|Out_16[4]                 ; Reg16:G1|Out_16[4]                 ; Clk                                ; Clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; Reg16:G1|Out_16[5]                 ; Reg16:G1|Out_16[5]                 ; Clk                                ; Clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; Reg16:G1|Out_16[6]                 ; Reg16:G1|Out_16[6]                 ; Clk                                ; Clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; Reg16:G1|Out_16[7]                 ; Reg16:G1|Out_16[7]                 ; Clk                                ; Clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; Reg16:G1|Out_16[8]                 ; Reg16:G1|Out_16[8]                 ; Clk                                ; Clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; Reg16:G1|Out_16[9]                 ; Reg16:G1|Out_16[9]                 ; Clk                                ; Clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; Reg16:G1|Out_16[10]                ; Reg16:G1|Out_16[10]                ; Clk                                ; Clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; Reg16:G1|Out_16[11]                ; Reg16:G1|Out_16[11]                ; Clk                                ; Clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; Reg16:G1|Out_16[12]                ; Reg16:G1|Out_16[12]                ; Clk                                ; Clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; Reg16:G1|Out_16[13]                ; Reg16:G1|Out_16[13]                ; Clk                                ; Clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; Reg16:G1|Out_16[14]                ; Reg16:G1|Out_16[14]                ; Clk                                ; Clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; Reg16:G1|Out_16[15]                ; Reg16:G1|Out_16[15]                ; Clk                                ; Clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.500  ; Shifter:SR1|Y[2]~latch             ; Shifter:SR1|Y[2]~_emulated         ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 0.364      ; 0.630      ;
; 0.510  ; Shifter:SR1|Y[4]~latch             ; Shifter:SR1|Y[4]~_emulated         ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 0.364      ; 0.640      ;
; 0.538  ; State_machine:sm01|present_state.R ; State_machine:sm01|present_state.I ; Clk                                ; Clk         ; 0.000        ; 0.000      ; 0.804      ;
; 0.624  ; Shifter:SR2|Y[1]~latch             ; Shifter:SR2|Y[1]~_emulated         ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 0.376      ; 0.766      ;
; 0.637  ; Shifter:SR2|Y[4]~latch             ; Shifter:SR2|Y[4]~_emulated         ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 0.379      ; 0.782      ;
; 0.639  ; Shifter:SR1|Y[3]~latch             ; Shifter:SR1|Y[3]~_emulated         ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 0.363      ; 0.768      ;
; 0.640  ; Shifter:SR2|Y[7]~latch             ; Shifter:SR2|Y[7]~_emulated         ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 0.390      ; 0.796      ;
; 0.640  ; Shifter:SR1|Y[6]~latch             ; Shifter:SR1|Y[6]~_emulated         ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 0.372      ; 0.778      ;
; 0.657  ; Shifter:SR2|Y[7]~_emulated         ; Shifter:SR2|Y[8]                   ; Clk                                ; Clk         ; 0.000        ; 0.000      ; 0.923      ;
; 0.671  ; Shifter:SR2|Y[10]                  ; Shifter:SR2|Y[11]                  ; Clk                                ; Clk         ; 0.000        ; 0.000      ; 0.937      ;
+--------+------------------------------------+------------------------------------+------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                          ;
+--------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -2.520 ; Clk               ; Clk               ; Clk          ; CLOCK_50    ; 0.000        ; 2.661      ; 0.657      ;
; -2.020 ; Clk               ; Clk               ; Clk          ; CLOCK_50    ; -0.500       ; 2.661      ; 0.657      ;
; 0.795  ; \io01:cnt_25M[23] ; \io01:cnt_25M[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.061      ;
; 0.802  ; \io01:cnt_25M[0]  ; \io01:cnt_25M[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.068      ;
; 0.802  ; \io01:cnt_25M[3]  ; \io01:cnt_25M[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.068      ;
; 0.806  ; \io01:cnt_25M[5]  ; \io01:cnt_25M[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; \io01:cnt_25M[7]  ; \io01:cnt_25M[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; \io01:cnt_25M[9]  ; \io01:cnt_25M[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; \io01:cnt_25M[10] ; \io01:cnt_25M[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.834  ; \io01:cnt_25M[8]  ; \io01:cnt_25M[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.100      ;
; 0.835  ; \io01:cnt_25M[1]  ; \io01:cnt_25M[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.101      ;
; 0.835  ; \io01:cnt_25M[2]  ; \io01:cnt_25M[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.101      ;
; 0.835  ; \io01:cnt_25M[15] ; \io01:cnt_25M[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.101      ;
; 0.835  ; \io01:cnt_25M[17] ; \io01:cnt_25M[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.101      ;
; 0.837  ; \io01:cnt_25M[4]  ; \io01:cnt_25M[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.103      ;
; 1.061  ; \io01:cnt_25M[24] ; \io01:cnt_25M[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.327      ;
; 1.185  ; \io01:cnt_25M[0]  ; \io01:cnt_25M[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.451      ;
; 1.189  ; \io01:cnt_25M[9]  ; \io01:cnt_25M[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; \io01:cnt_25M[7]  ; \io01:cnt_25M[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.455      ;
; 1.197  ; \io01:cnt_25M[22] ; \io01:cnt_25M[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.463      ;
; 1.206  ; \io01:cnt_25M[24] ; \io01:cnt_25M[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.472      ;
; 1.220  ; \io01:cnt_25M[8]  ; \io01:cnt_25M[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.486      ;
; 1.221  ; \io01:cnt_25M[2]  ; \io01:cnt_25M[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.487      ;
; 1.221  ; \io01:cnt_25M[1]  ; \io01:cnt_25M[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.487      ;
; 1.223  ; \io01:cnt_25M[4]  ; \io01:cnt_25M[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.489      ;
; 1.256  ; \io01:cnt_25M[0]  ; \io01:cnt_25M[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.522      ;
; 1.260  ; \io01:cnt_25M[5]  ; \io01:cnt_25M[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.526      ;
; 1.260  ; \io01:cnt_25M[7]  ; \io01:cnt_25M[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.526      ;
; 1.277  ; \io01:cnt_25M[3]  ; \io01:cnt_25M[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.543      ;
; 1.291  ; \io01:cnt_25M[8]  ; \io01:cnt_25M[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.557      ;
; 1.292  ; \io01:cnt_25M[15] ; \io01:cnt_25M[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.558      ;
; 1.292  ; \io01:cnt_25M[1]  ; \io01:cnt_25M[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.558      ;
; 1.327  ; \io01:cnt_25M[0]  ; \io01:cnt_25M[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.593      ;
; 1.331  ; \io01:cnt_25M[5]  ; \io01:cnt_25M[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.597      ;
; 1.331  ; \io01:cnt_25M[7]  ; \io01:cnt_25M[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.597      ;
; 1.341  ; \io01:cnt_25M[22] ; \io01:cnt_25M[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.607      ;
; 1.348  ; \io01:cnt_25M[3]  ; \io01:cnt_25M[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.614      ;
; 1.365  ; \io01:cnt_25M[4]  ; \io01:cnt_25M[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.631      ;
; 1.374  ; \io01:cnt_25M[16] ; \io01:cnt_25M[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 1.641      ;
; 1.376  ; \io01:cnt_25M[14] ; \io01:cnt_25M[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 1.643      ;
; 1.380  ; \io01:cnt_25M[2]  ; \io01:cnt_25M[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.646      ;
; 1.400  ; \io01:cnt_25M[21] ; \io01:cnt_25M[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 1.667      ;
; 1.402  ; \io01:cnt_25M[5]  ; \io01:cnt_25M[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.668      ;
; 1.436  ; \io01:cnt_25M[4]  ; \io01:cnt_25M[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.702      ;
; 1.442  ; \io01:cnt_25M[13] ; \io01:cnt_25M[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 1.709      ;
; 1.451  ; \io01:cnt_25M[2]  ; \io01:cnt_25M[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.717      ;
; 1.451  ; \io01:cnt_25M[1]  ; \io01:cnt_25M[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.717      ;
; 1.473  ; \io01:cnt_25M[5]  ; \io01:cnt_25M[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.739      ;
; 1.486  ; \io01:cnt_25M[0]  ; \io01:cnt_25M[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.752      ;
; 1.490  ; \io01:cnt_25M[3]  ; \io01:cnt_25M[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.756      ;
; 1.493  ; \io01:cnt_25M[6]  ; \io01:cnt_25M[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 1.760      ;
; 1.493  ; \io01:cnt_25M[6]  ; \io01:cnt_25M[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 1.760      ;
; 1.507  ; \io01:cnt_25M[4]  ; \io01:cnt_25M[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.773      ;
; 1.513  ; \io01:cnt_25M[12] ; \io01:cnt_25M[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 1.780      ;
; 1.514  ; \io01:cnt_25M[24] ; \io01:cnt_25M[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 1.779      ;
; 1.515  ; \io01:cnt_25M[24] ; \io01:cnt_25M[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 1.780      ;
; 1.515  ; \io01:cnt_25M[24] ; \io01:cnt_25M[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 1.780      ;
; 1.516  ; \io01:cnt_25M[24] ; \io01:cnt_25M[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 1.781      ;
; 1.517  ; \io01:cnt_25M[24] ; \io01:cnt_25M[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 1.782      ;
; 1.518  ; \io01:cnt_25M[14] ; \io01:cnt_25M[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 1.785      ;
; 1.522  ; \io01:cnt_25M[1]  ; \io01:cnt_25M[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.788      ;
; 1.529  ; \io01:cnt_25M[21] ; \io01:cnt_25M[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.795      ;
; 1.555  ; \io01:cnt_25M[10] ; \io01:cnt_25M[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.007     ; 1.814      ;
; 1.557  ; \io01:cnt_25M[0]  ; \io01:cnt_25M[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.823      ;
; 1.561  ; \io01:cnt_25M[3]  ; \io01:cnt_25M[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.827      ;
; 1.566  ; \io01:cnt_25M[19] ; \io01:cnt_25M[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.832      ;
; 1.569  ; \io01:cnt_25M[24] ; \io01:cnt_25M[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 1.834      ;
; 1.569  ; \io01:cnt_25M[24] ; \io01:cnt_25M[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 1.834      ;
; 1.569  ; \io01:cnt_25M[24] ; \io01:cnt_25M[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 1.834      ;
; 1.569  ; \io01:cnt_25M[24] ; \io01:cnt_25M[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 1.834      ;
; 1.570  ; \io01:cnt_25M[24] ; \io01:cnt_25M[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 1.835      ;
; 1.571  ; \io01:cnt_25M[16] ; \io01:cnt_25M[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.837      ;
; 1.578  ; \io01:cnt_25M[4]  ; \io01:cnt_25M[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.844      ;
; 1.584  ; \io01:cnt_25M[13] ; \io01:cnt_25M[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 1.851      ;
; 1.593  ; \io01:cnt_25M[2]  ; \io01:cnt_25M[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.859      ;
; 1.607  ; \io01:cnt_25M[6]  ; \io01:cnt_25M[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.008      ; 1.881      ;
; 1.626  ; \io01:cnt_25M[9]  ; \io01:cnt_25M[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.007     ; 1.885      ;
; 1.632  ; \io01:cnt_25M[3]  ; \io01:cnt_25M[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.898      ;
; 1.636  ; \io01:cnt_25M[24] ; Clk               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 1.901      ;
; 1.655  ; \io01:cnt_25M[12] ; \io01:cnt_25M[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 1.922      ;
; 1.664  ; \io01:cnt_25M[17] ; \io01:cnt_25M[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.930      ;
; 1.664  ; \io01:cnt_25M[2]  ; \io01:cnt_25M[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.930      ;
; 1.664  ; \io01:cnt_25M[1]  ; \io01:cnt_25M[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.930      ;
; 1.678  ; \io01:cnt_25M[6]  ; \io01:cnt_25M[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.008      ; 1.952      ;
; 1.697  ; \io01:cnt_25M[10] ; \io01:cnt_25M[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.007     ; 1.956      ;
; 1.699  ; \io01:cnt_25M[0]  ; \io01:cnt_25M[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.965      ;
; 1.703  ; \io01:cnt_25M[3]  ; \io01:cnt_25M[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.969      ;
; 1.704  ; \io01:cnt_25M[23] ; \io01:cnt_25M[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.970      ;
; 1.709  ; \io01:cnt_25M[19] ; \io01:cnt_25M[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 1.976      ;
; 1.728  ; \io01:cnt_25M[8]  ; \io01:cnt_25M[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.007     ; 1.987      ;
; 1.735  ; \io01:cnt_25M[2]  ; \io01:cnt_25M[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.001      ;
; 1.735  ; \io01:cnt_25M[1]  ; \io01:cnt_25M[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.001      ;
; 1.749  ; \io01:cnt_25M[6]  ; \io01:cnt_25M[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.008      ; 2.023      ;
; 1.757  ; \io01:cnt_25M[20] ; \io01:cnt_25M[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 2.024      ;
; 1.768  ; \io01:cnt_25M[9]  ; \io01:cnt_25M[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.007     ; 2.027      ;
; 1.768  ; \io01:cnt_25M[7]  ; \io01:cnt_25M[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.007     ; 2.027      ;
; 1.770  ; \io01:cnt_25M[0]  ; \io01:cnt_25M[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.036      ;
; 1.794  ; \io01:cnt_25M[22] ; \io01:cnt_25M[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.060      ;
; 1.798  ; \io01:cnt_25M[18] ; \io01:cnt_25M[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.064      ;
; 1.801  ; \io01:cnt_25M[6]  ; \io01:cnt_25M[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.067      ;
+--------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'Clk'                                                                                                                                          ;
+-------+------------------------------------+----------------------------+------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                    ; Launch Clock                       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+----------------------------+------------------------------------+-------------+--------------+------------+------------+
; 0.293 ; State_machine:sm01|present_state.I ; Shifter:SR1|Y[1]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 3.356      ; 3.849      ;
; 0.293 ; State_machine:sm01|present_state.I ; Shifter:SR1|Y[3]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 3.356      ; 3.849      ;
; 0.293 ; State_machine:sm01|present_state.I ; Shifter:SR1|Y[2]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 3.356      ; 3.849      ;
; 0.293 ; State_machine:sm01|present_state.I ; Shifter:SR1|Y[4]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 3.356      ; 3.849      ;
; 0.301 ; State_machine:sm01|present_state.I ; Shifter:SR1|Y[0]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 3.356      ; 3.841      ;
; 0.301 ; State_machine:sm01|present_state.I ; Shifter:SR1|Y[6]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 3.356      ; 3.841      ;
; 0.301 ; State_machine:sm01|present_state.I ; Shifter:SR1|Y[7]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 3.356      ; 3.841      ;
; 0.306 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[0]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 3.349      ; 3.829      ;
; 0.306 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[1]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 3.349      ; 3.829      ;
; 0.306 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[2]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 3.349      ; 3.829      ;
; 0.306 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[3]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 3.349      ; 3.829      ;
; 0.306 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[4]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 3.349      ; 3.829      ;
; 0.306 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[5]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 3.349      ; 3.829      ;
; 0.319 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[6]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 3.355      ; 3.822      ;
; 0.319 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[7]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 3.355      ; 3.822      ;
; 0.319 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[8]           ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 3.355      ; 3.822      ;
; 0.667 ; State_machine:sm01|present_state.I ; Shifter:SR1|Y[5]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 3.356      ; 3.475      ;
; 0.687 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[9]           ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 3.349      ; 3.448      ;
; 0.687 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[10]          ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 3.349      ; 3.448      ;
; 0.687 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[11]          ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 3.349      ; 3.448      ;
; 0.687 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[12]          ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 3.349      ; 3.448      ;
; 0.687 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[13]          ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 3.349      ; 3.448      ;
; 0.687 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[14]          ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 3.349      ; 3.448      ;
; 0.687 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[15]          ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 3.349      ; 3.448      ;
; 0.793 ; State_machine:sm01|present_state.I ; Shifter:SR1|Y[1]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; 1.000        ; 3.356      ; 3.849      ;
; 0.793 ; State_machine:sm01|present_state.I ; Shifter:SR1|Y[3]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; 1.000        ; 3.356      ; 3.849      ;
; 0.793 ; State_machine:sm01|present_state.I ; Shifter:SR1|Y[2]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; 1.000        ; 3.356      ; 3.849      ;
; 0.793 ; State_machine:sm01|present_state.I ; Shifter:SR1|Y[4]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; 1.000        ; 3.356      ; 3.849      ;
; 0.801 ; State_machine:sm01|present_state.I ; Shifter:SR1|Y[0]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; 1.000        ; 3.356      ; 3.841      ;
; 0.801 ; State_machine:sm01|present_state.I ; Shifter:SR1|Y[6]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; 1.000        ; 3.356      ; 3.841      ;
; 0.801 ; State_machine:sm01|present_state.I ; Shifter:SR1|Y[7]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; 1.000        ; 3.356      ; 3.841      ;
; 0.806 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[0]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; 1.000        ; 3.349      ; 3.829      ;
; 0.806 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[1]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; 1.000        ; 3.349      ; 3.829      ;
; 0.806 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[2]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; 1.000        ; 3.349      ; 3.829      ;
; 0.806 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[3]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; 1.000        ; 3.349      ; 3.829      ;
; 0.806 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[4]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; 1.000        ; 3.349      ; 3.829      ;
; 0.806 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[5]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; 1.000        ; 3.349      ; 3.829      ;
; 0.819 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[6]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; 1.000        ; 3.355      ; 3.822      ;
; 0.819 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[7]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; 1.000        ; 3.355      ; 3.822      ;
; 0.819 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[8]           ; State_machine:sm01|present_state.I ; Clk         ; 1.000        ; 3.355      ; 3.822      ;
; 1.167 ; State_machine:sm01|present_state.I ; Shifter:SR1|Y[5]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; 1.000        ; 3.356      ; 3.475      ;
; 1.187 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[9]           ; State_machine:sm01|present_state.I ; Clk         ; 1.000        ; 3.349      ; 3.448      ;
; 1.187 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[10]          ; State_machine:sm01|present_state.I ; Clk         ; 1.000        ; 3.349      ; 3.448      ;
; 1.187 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[11]          ; State_machine:sm01|present_state.I ; Clk         ; 1.000        ; 3.349      ; 3.448      ;
; 1.187 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[12]          ; State_machine:sm01|present_state.I ; Clk         ; 1.000        ; 3.349      ; 3.448      ;
; 1.187 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[13]          ; State_machine:sm01|present_state.I ; Clk         ; 1.000        ; 3.349      ; 3.448      ;
; 1.187 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[14]          ; State_machine:sm01|present_state.I ; Clk         ; 1.000        ; 3.349      ; 3.448      ;
; 1.187 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[15]          ; State_machine:sm01|present_state.I ; Clk         ; 1.000        ; 3.349      ; 3.448      ;
+-------+------------------------------------+----------------------------+------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'Clk'                                                                                                                                            ;
+--------+------------------------------------+----------------------------+------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                    ; Launch Clock                       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+----------------------------+------------------------------------+-------------+--------------+------------+------------+
; -0.417 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[9]           ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 3.349      ; 3.448      ;
; -0.417 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[10]          ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 3.349      ; 3.448      ;
; -0.417 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[11]          ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 3.349      ; 3.448      ;
; -0.417 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[12]          ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 3.349      ; 3.448      ;
; -0.417 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[13]          ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 3.349      ; 3.448      ;
; -0.417 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[14]          ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 3.349      ; 3.448      ;
; -0.417 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[15]          ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 3.349      ; 3.448      ;
; -0.397 ; State_machine:sm01|present_state.I ; Shifter:SR1|Y[5]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 3.356      ; 3.475      ;
; -0.049 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[6]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 3.355      ; 3.822      ;
; -0.049 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[7]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 3.355      ; 3.822      ;
; -0.049 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[8]           ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 3.355      ; 3.822      ;
; -0.036 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[0]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 3.349      ; 3.829      ;
; -0.036 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[1]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 3.349      ; 3.829      ;
; -0.036 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[2]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 3.349      ; 3.829      ;
; -0.036 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[3]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 3.349      ; 3.829      ;
; -0.036 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[4]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 3.349      ; 3.829      ;
; -0.036 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[5]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 3.349      ; 3.829      ;
; -0.031 ; State_machine:sm01|present_state.I ; Shifter:SR1|Y[0]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 3.356      ; 3.841      ;
; -0.031 ; State_machine:sm01|present_state.I ; Shifter:SR1|Y[6]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 3.356      ; 3.841      ;
; -0.031 ; State_machine:sm01|present_state.I ; Shifter:SR1|Y[7]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 3.356      ; 3.841      ;
; -0.023 ; State_machine:sm01|present_state.I ; Shifter:SR1|Y[1]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 3.356      ; 3.849      ;
; -0.023 ; State_machine:sm01|present_state.I ; Shifter:SR1|Y[3]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 3.356      ; 3.849      ;
; -0.023 ; State_machine:sm01|present_state.I ; Shifter:SR1|Y[2]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 3.356      ; 3.849      ;
; -0.023 ; State_machine:sm01|present_state.I ; Shifter:SR1|Y[4]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 3.356      ; 3.849      ;
; 0.083  ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[9]           ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 3.349      ; 3.448      ;
; 0.083  ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[10]          ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 3.349      ; 3.448      ;
; 0.083  ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[11]          ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 3.349      ; 3.448      ;
; 0.083  ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[12]          ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 3.349      ; 3.448      ;
; 0.083  ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[13]          ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 3.349      ; 3.448      ;
; 0.083  ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[14]          ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 3.349      ; 3.448      ;
; 0.083  ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[15]          ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 3.349      ; 3.448      ;
; 0.103  ; State_machine:sm01|present_state.I ; Shifter:SR1|Y[5]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 3.356      ; 3.475      ;
; 0.451  ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[6]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 3.355      ; 3.822      ;
; 0.451  ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[7]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 3.355      ; 3.822      ;
; 0.451  ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[8]           ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 3.355      ; 3.822      ;
; 0.464  ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[0]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 3.349      ; 3.829      ;
; 0.464  ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[1]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 3.349      ; 3.829      ;
; 0.464  ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[2]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 3.349      ; 3.829      ;
; 0.464  ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[3]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 3.349      ; 3.829      ;
; 0.464  ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[4]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 3.349      ; 3.829      ;
; 0.464  ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[5]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 3.349      ; 3.829      ;
; 0.469  ; State_machine:sm01|present_state.I ; Shifter:SR1|Y[0]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 3.356      ; 3.841      ;
; 0.469  ; State_machine:sm01|present_state.I ; Shifter:SR1|Y[6]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 3.356      ; 3.841      ;
; 0.469  ; State_machine:sm01|present_state.I ; Shifter:SR1|Y[7]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 3.356      ; 3.841      ;
; 0.477  ; State_machine:sm01|present_state.I ; Shifter:SR1|Y[1]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 3.356      ; 3.849      ;
; 0.477  ; State_machine:sm01|present_state.I ; Shifter:SR1|Y[3]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 3.356      ; 3.849      ;
; 0.477  ; State_machine:sm01|present_state.I ; Shifter:SR1|Y[2]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 3.356      ; 3.849      ;
; 0.477  ; State_machine:sm01|present_state.I ; Shifter:SR1|Y[4]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 3.356      ; 3.849      ;
+--------+------------------------------------+----------------------------+------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                    ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Clk                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Clk                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; \io01:cnt_25M[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; \io01:cnt_25M[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; \io01:cnt_25M[10]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; \io01:cnt_25M[10]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; \io01:cnt_25M[11]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; \io01:cnt_25M[11]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; \io01:cnt_25M[12]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; \io01:cnt_25M[12]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; \io01:cnt_25M[13]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; \io01:cnt_25M[13]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; \io01:cnt_25M[14]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; \io01:cnt_25M[14]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; \io01:cnt_25M[15]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; \io01:cnt_25M[15]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; \io01:cnt_25M[16]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; \io01:cnt_25M[16]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; \io01:cnt_25M[17]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; \io01:cnt_25M[17]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; \io01:cnt_25M[18]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; \io01:cnt_25M[18]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; \io01:cnt_25M[19]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; \io01:cnt_25M[19]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; \io01:cnt_25M[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; \io01:cnt_25M[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; \io01:cnt_25M[20]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; \io01:cnt_25M[20]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; \io01:cnt_25M[21]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; \io01:cnt_25M[21]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; \io01:cnt_25M[22]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; \io01:cnt_25M[22]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; \io01:cnt_25M[23]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; \io01:cnt_25M[23]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; \io01:cnt_25M[24]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; \io01:cnt_25M[24]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; \io01:cnt_25M[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; \io01:cnt_25M[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; \io01:cnt_25M[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; \io01:cnt_25M[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; \io01:cnt_25M[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; \io01:cnt_25M[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; \io01:cnt_25M[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; \io01:cnt_25M[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; \io01:cnt_25M[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; \io01:cnt_25M[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; \io01:cnt_25M[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; \io01:cnt_25M[7]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; \io01:cnt_25M[8]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; \io01:cnt_25M[8]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; \io01:cnt_25M[9]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; \io01:cnt_25M[9]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Clk|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Clk|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; \io01:cnt_25M[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; \io01:cnt_25M[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; \io01:cnt_25M[10]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; \io01:cnt_25M[10]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; \io01:cnt_25M[11]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; \io01:cnt_25M[11]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; \io01:cnt_25M[12]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; \io01:cnt_25M[12]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; \io01:cnt_25M[13]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; \io01:cnt_25M[13]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; \io01:cnt_25M[14]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; \io01:cnt_25M[14]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; \io01:cnt_25M[15]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; \io01:cnt_25M[15]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; \io01:cnt_25M[16]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; \io01:cnt_25M[16]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; \io01:cnt_25M[17]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; \io01:cnt_25M[17]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; \io01:cnt_25M[18]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; \io01:cnt_25M[18]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; \io01:cnt_25M[19]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; \io01:cnt_25M[19]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; \io01:cnt_25M[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; \io01:cnt_25M[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; \io01:cnt_25M[20]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; \io01:cnt_25M[20]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; \io01:cnt_25M[21]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; \io01:cnt_25M[21]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; \io01:cnt_25M[22]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; \io01:cnt_25M[22]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; \io01:cnt_25M[23]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; \io01:cnt_25M[23]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; \io01:cnt_25M[24]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; \io01:cnt_25M[24]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; \io01:cnt_25M[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; \io01:cnt_25M[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; \io01:cnt_25M[3]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; \io01:cnt_25M[3]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; \io01:cnt_25M[4]|clk      ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Clk'                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; Reg16:G1|Out_16[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; Reg16:G1|Out_16[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; Reg16:G1|Out_16[10]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; Reg16:G1|Out_16[10]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; Reg16:G1|Out_16[11]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; Reg16:G1|Out_16[11]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; Reg16:G1|Out_16[12]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; Reg16:G1|Out_16[12]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; Reg16:G1|Out_16[13]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; Reg16:G1|Out_16[13]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; Reg16:G1|Out_16[14]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; Reg16:G1|Out_16[14]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; Reg16:G1|Out_16[15]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; Reg16:G1|Out_16[15]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; Reg16:G1|Out_16[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; Reg16:G1|Out_16[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; Reg16:G1|Out_16[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; Reg16:G1|Out_16[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; Reg16:G1|Out_16[3]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; Reg16:G1|Out_16[3]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; Reg16:G1|Out_16[4]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; Reg16:G1|Out_16[4]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; Reg16:G1|Out_16[5]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; Reg16:G1|Out_16[5]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; Reg16:G1|Out_16[6]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; Reg16:G1|Out_16[6]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; Reg16:G1|Out_16[7]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; Reg16:G1|Out_16[7]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; Reg16:G1|Out_16[8]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; Reg16:G1|Out_16[8]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; Reg16:G1|Out_16[9]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; Reg16:G1|Out_16[9]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; Shifter:SR1|Y[0]~_emulated         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; Shifter:SR1|Y[0]~_emulated         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; Shifter:SR1|Y[1]~_emulated         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; Shifter:SR1|Y[1]~_emulated         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; Shifter:SR1|Y[2]~_emulated         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; Shifter:SR1|Y[2]~_emulated         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; Shifter:SR1|Y[3]~_emulated         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; Shifter:SR1|Y[3]~_emulated         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; Shifter:SR1|Y[4]~_emulated         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; Shifter:SR1|Y[4]~_emulated         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; Shifter:SR1|Y[5]~_emulated         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; Shifter:SR1|Y[5]~_emulated         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; Shifter:SR1|Y[6]~_emulated         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; Shifter:SR1|Y[6]~_emulated         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; Shifter:SR1|Y[7]~_emulated         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; Shifter:SR1|Y[7]~_emulated         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; Shifter:SR2|Y[0]~_emulated         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; Shifter:SR2|Y[0]~_emulated         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; Shifter:SR2|Y[10]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; Shifter:SR2|Y[10]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; Shifter:SR2|Y[11]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; Shifter:SR2|Y[11]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; Shifter:SR2|Y[12]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; Shifter:SR2|Y[12]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; Shifter:SR2|Y[13]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; Shifter:SR2|Y[13]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; Shifter:SR2|Y[14]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; Shifter:SR2|Y[14]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; Shifter:SR2|Y[15]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; Shifter:SR2|Y[15]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; Shifter:SR2|Y[1]~_emulated         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; Shifter:SR2|Y[1]~_emulated         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; Shifter:SR2|Y[2]~_emulated         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; Shifter:SR2|Y[2]~_emulated         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; Shifter:SR2|Y[3]~_emulated         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; Shifter:SR2|Y[3]~_emulated         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; Shifter:SR2|Y[4]~_emulated         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; Shifter:SR2|Y[4]~_emulated         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; Shifter:SR2|Y[5]~_emulated         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; Shifter:SR2|Y[5]~_emulated         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; Shifter:SR2|Y[6]~_emulated         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; Shifter:SR2|Y[6]~_emulated         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; Shifter:SR2|Y[7]~_emulated         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; Shifter:SR2|Y[7]~_emulated         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; Shifter:SR2|Y[8]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; Shifter:SR2|Y[8]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; Shifter:SR2|Y[9]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; Shifter:SR2|Y[9]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; State_machine:sm01|present_state.A ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; State_machine:sm01|present_state.A ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; State_machine:sm01|present_state.C ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; State_machine:sm01|present_state.C ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; State_machine:sm01|present_state.I ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; State_machine:sm01|present_state.I ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; State_machine:sm01|present_state.R ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; State_machine:sm01|present_state.R ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; State_machine:sm01|present_state.S ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; State_machine:sm01|present_state.S ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; State_machine:sm01|present_state.Z ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; State_machine:sm01|present_state.Z ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; Clk|regout                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; Clk|regout                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; Clk~clkctrl|inclk[0]               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; Clk~clkctrl|inclk[0]               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; Clk~clkctrl|outclk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; Clk~clkctrl|outclk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; G1|Out_16[0]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; G1|Out_16[0]|clk                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'State_machine:sm01|present_state.I'                                                                               ;
+-------+--------------+----------------+------------------+------------------------------------+------------+---------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                              ; Clock Edge ; Target                                ;
+-------+--------------+----------------+------------------+------------------------------------+------------+---------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; State_machine:sm01|present_state.I ; Rise       ; SR1|Y[0]~latch|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; State_machine:sm01|present_state.I ; Rise       ; SR1|Y[0]~latch|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; State_machine:sm01|present_state.I ; Rise       ; SR1|Y[1]~latch|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; State_machine:sm01|present_state.I ; Rise       ; SR1|Y[1]~latch|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; State_machine:sm01|present_state.I ; Rise       ; SR1|Y[2]~latch|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; State_machine:sm01|present_state.I ; Rise       ; SR1|Y[2]~latch|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; State_machine:sm01|present_state.I ; Rise       ; SR1|Y[3]~latch|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; State_machine:sm01|present_state.I ; Rise       ; SR1|Y[3]~latch|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; State_machine:sm01|present_state.I ; Rise       ; SR1|Y[4]~latch|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; State_machine:sm01|present_state.I ; Rise       ; SR1|Y[4]~latch|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; State_machine:sm01|present_state.I ; Rise       ; SR1|Y[5]~latch|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; State_machine:sm01|present_state.I ; Rise       ; SR1|Y[5]~latch|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; State_machine:sm01|present_state.I ; Rise       ; SR1|Y[6]~latch|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; State_machine:sm01|present_state.I ; Rise       ; SR1|Y[6]~latch|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; State_machine:sm01|present_state.I ; Rise       ; SR1|Y[7]~latch|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; State_machine:sm01|present_state.I ; Rise       ; SR1|Y[7]~latch|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; State_machine:sm01|present_state.I ; Rise       ; SR2|Y[0]~latch|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; State_machine:sm01|present_state.I ; Rise       ; SR2|Y[0]~latch|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; State_machine:sm01|present_state.I ; Rise       ; SR2|Y[1]~latch|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; State_machine:sm01|present_state.I ; Rise       ; SR2|Y[1]~latch|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; State_machine:sm01|present_state.I ; Rise       ; SR2|Y[2]~latch|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; State_machine:sm01|present_state.I ; Rise       ; SR2|Y[2]~latch|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; State_machine:sm01|present_state.I ; Rise       ; SR2|Y[3]~latch|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; State_machine:sm01|present_state.I ; Rise       ; SR2|Y[3]~latch|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; State_machine:sm01|present_state.I ; Rise       ; SR2|Y[4]~latch|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; State_machine:sm01|present_state.I ; Rise       ; SR2|Y[4]~latch|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; State_machine:sm01|present_state.I ; Rise       ; SR2|Y[5]~latch|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; State_machine:sm01|present_state.I ; Rise       ; SR2|Y[5]~latch|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; State_machine:sm01|present_state.I ; Rise       ; SR2|Y[6]~latch|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; State_machine:sm01|present_state.I ; Rise       ; SR2|Y[6]~latch|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; State_machine:sm01|present_state.I ; Rise       ; SR2|Y[7]~latch|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; State_machine:sm01|present_state.I ; Rise       ; SR2|Y[7]~latch|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; State_machine:sm01|present_state.I ; Fall       ; Shifter:SR1|Y[0]~latch                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; State_machine:sm01|present_state.I ; Fall       ; Shifter:SR1|Y[0]~latch                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; State_machine:sm01|present_state.I ; Fall       ; Shifter:SR1|Y[1]~latch                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; State_machine:sm01|present_state.I ; Fall       ; Shifter:SR1|Y[1]~latch                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; State_machine:sm01|present_state.I ; Fall       ; Shifter:SR1|Y[2]~latch                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; State_machine:sm01|present_state.I ; Fall       ; Shifter:SR1|Y[2]~latch                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; State_machine:sm01|present_state.I ; Fall       ; Shifter:SR1|Y[3]~latch                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; State_machine:sm01|present_state.I ; Fall       ; Shifter:SR1|Y[3]~latch                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; State_machine:sm01|present_state.I ; Fall       ; Shifter:SR1|Y[4]~latch                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; State_machine:sm01|present_state.I ; Fall       ; Shifter:SR1|Y[4]~latch                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; State_machine:sm01|present_state.I ; Fall       ; Shifter:SR1|Y[5]~latch                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; State_machine:sm01|present_state.I ; Fall       ; Shifter:SR1|Y[5]~latch                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; State_machine:sm01|present_state.I ; Fall       ; Shifter:SR1|Y[6]~latch                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; State_machine:sm01|present_state.I ; Fall       ; Shifter:SR1|Y[6]~latch                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; State_machine:sm01|present_state.I ; Fall       ; Shifter:SR1|Y[7]~latch                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; State_machine:sm01|present_state.I ; Fall       ; Shifter:SR1|Y[7]~latch                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; State_machine:sm01|present_state.I ; Fall       ; Shifter:SR2|Y[0]~latch                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; State_machine:sm01|present_state.I ; Fall       ; Shifter:SR2|Y[0]~latch                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; State_machine:sm01|present_state.I ; Fall       ; Shifter:SR2|Y[1]~latch                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; State_machine:sm01|present_state.I ; Fall       ; Shifter:SR2|Y[1]~latch                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; State_machine:sm01|present_state.I ; Fall       ; Shifter:SR2|Y[2]~latch                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; State_machine:sm01|present_state.I ; Fall       ; Shifter:SR2|Y[2]~latch                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; State_machine:sm01|present_state.I ; Fall       ; Shifter:SR2|Y[3]~latch                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; State_machine:sm01|present_state.I ; Fall       ; Shifter:SR2|Y[3]~latch                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; State_machine:sm01|present_state.I ; Fall       ; Shifter:SR2|Y[4]~latch                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; State_machine:sm01|present_state.I ; Fall       ; Shifter:SR2|Y[4]~latch                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; State_machine:sm01|present_state.I ; Fall       ; Shifter:SR2|Y[5]~latch                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; State_machine:sm01|present_state.I ; Fall       ; Shifter:SR2|Y[5]~latch                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; State_machine:sm01|present_state.I ; Fall       ; Shifter:SR2|Y[6]~latch                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; State_machine:sm01|present_state.I ; Fall       ; Shifter:SR2|Y[6]~latch                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; State_machine:sm01|present_state.I ; Fall       ; Shifter:SR2|Y[7]~latch                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; State_machine:sm01|present_state.I ; Fall       ; Shifter:SR2|Y[7]~latch                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; State_machine:sm01|present_state.I ; Rise       ; sm01|present_state.I|regout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; State_machine:sm01|present_state.I ; Rise       ; sm01|present_state.I|regout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; State_machine:sm01|present_state.I ; Rise       ; sm01|present_state.I~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; State_machine:sm01|present_state.I ; Rise       ; sm01|present_state.I~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; State_machine:sm01|present_state.I ; Rise       ; sm01|present_state.I~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; State_machine:sm01|present_state.I ; Rise       ; sm01|present_state.I~clkctrl|outclk   ;
+-------+--------------+----------------+------------------+------------------------------------+------------+---------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                      ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+
; Data Port ; Clock Port                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+
; KEY[*]    ; Clk                                ; 4.372 ; 4.372 ; Rise       ; Clk                                ;
;  KEY[0]   ; Clk                                ; 4.372 ; 4.372 ; Rise       ; Clk                                ;
; SW[*]     ; Clk                                ; 5.650 ; 5.650 ; Rise       ; Clk                                ;
;  SW[0]    ; Clk                                ; 3.078 ; 3.078 ; Rise       ; Clk                                ;
;  SW[1]    ; Clk                                ; 3.064 ; 3.064 ; Rise       ; Clk                                ;
;  SW[2]    ; Clk                                ; 3.027 ; 3.027 ; Rise       ; Clk                                ;
;  SW[3]    ; Clk                                ; 2.958 ; 2.958 ; Rise       ; Clk                                ;
;  SW[4]    ; Clk                                ; 3.017 ; 3.017 ; Rise       ; Clk                                ;
;  SW[5]    ; Clk                                ; 3.075 ; 3.075 ; Rise       ; Clk                                ;
;  SW[6]    ; Clk                                ; 3.018 ; 3.018 ; Rise       ; Clk                                ;
;  SW[7]    ; Clk                                ; 3.574 ; 3.574 ; Rise       ; Clk                                ;
;  SW[8]    ; Clk                                ; 2.350 ; 2.350 ; Rise       ; Clk                                ;
;  SW[9]    ; Clk                                ; 1.807 ; 1.807 ; Rise       ; Clk                                ;
;  SW[10]   ; Clk                                ; 1.637 ; 1.637 ; Rise       ; Clk                                ;
;  SW[11]   ; Clk                                ; 1.882 ; 1.882 ; Rise       ; Clk                                ;
;  SW[12]   ; Clk                                ; 1.526 ; 1.526 ; Rise       ; Clk                                ;
;  SW[13]   ; Clk                                ; 5.650 ; 5.650 ; Rise       ; Clk                                ;
;  SW[14]   ; Clk                                ; 5.595 ; 5.595 ; Rise       ; Clk                                ;
;  SW[15]   ; Clk                                ; 5.477 ; 5.477 ; Rise       ; Clk                                ;
; SW[*]     ; State_machine:sm01|present_state.I ; 5.171 ; 5.171 ; Fall       ; State_machine:sm01|present_state.I ;
;  SW[0]    ; State_machine:sm01|present_state.I ; 0.855 ; 0.855 ; Fall       ; State_machine:sm01|present_state.I ;
;  SW[1]    ; State_machine:sm01|present_state.I ; 0.640 ; 0.640 ; Fall       ; State_machine:sm01|present_state.I ;
;  SW[2]    ; State_machine:sm01|present_state.I ; 0.805 ; 0.805 ; Fall       ; State_machine:sm01|present_state.I ;
;  SW[3]    ; State_machine:sm01|present_state.I ; 0.976 ; 0.976 ; Fall       ; State_machine:sm01|present_state.I ;
;  SW[4]    ; State_machine:sm01|present_state.I ; 1.233 ; 1.233 ; Fall       ; State_machine:sm01|present_state.I ;
;  SW[5]    ; State_machine:sm01|present_state.I ; 1.038 ; 1.038 ; Fall       ; State_machine:sm01|present_state.I ;
;  SW[6]    ; State_machine:sm01|present_state.I ; 0.934 ; 0.934 ; Fall       ; State_machine:sm01|present_state.I ;
;  SW[7]    ; State_machine:sm01|present_state.I ; 1.399 ; 1.399 ; Fall       ; State_machine:sm01|present_state.I ;
;  SW[8]    ; State_machine:sm01|present_state.I ; 1.611 ; 1.611 ; Fall       ; State_machine:sm01|present_state.I ;
;  SW[9]    ; State_machine:sm01|present_state.I ; 1.512 ; 1.512 ; Fall       ; State_machine:sm01|present_state.I ;
;  SW[10]   ; State_machine:sm01|present_state.I ; 1.505 ; 1.505 ; Fall       ; State_machine:sm01|present_state.I ;
;  SW[11]   ; State_machine:sm01|present_state.I ; 1.602 ; 1.602 ; Fall       ; State_machine:sm01|present_state.I ;
;  SW[12]   ; State_machine:sm01|present_state.I ; 1.532 ; 1.532 ; Fall       ; State_machine:sm01|present_state.I ;
;  SW[13]   ; State_machine:sm01|present_state.I ; 5.171 ; 5.171 ; Fall       ; State_machine:sm01|present_state.I ;
;  SW[14]   ; State_machine:sm01|present_state.I ; 5.058 ; 5.058 ; Fall       ; State_machine:sm01|present_state.I ;
;  SW[15]   ; State_machine:sm01|present_state.I ; 5.063 ; 5.063 ; Fall       ; State_machine:sm01|present_state.I ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                         ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+
; Data Port ; Clock Port                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                    ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+
; KEY[*]    ; Clk                                ; -3.556 ; -3.556 ; Rise       ; Clk                                ;
;  KEY[0]   ; Clk                                ; -3.556 ; -3.556 ; Rise       ; Clk                                ;
; SW[*]     ; Clk                                ; -0.069 ; -0.069 ; Rise       ; Clk                                ;
;  SW[0]    ; Clk                                ; -0.194 ; -0.194 ; Rise       ; Clk                                ;
;  SW[1]    ; Clk                                ; -0.385 ; -0.385 ; Rise       ; Clk                                ;
;  SW[2]    ; Clk                                ; -0.275 ; -0.275 ; Rise       ; Clk                                ;
;  SW[3]    ; Clk                                ; -0.411 ; -0.411 ; Rise       ; Clk                                ;
;  SW[4]    ; Clk                                ; -0.645 ; -0.645 ; Rise       ; Clk                                ;
;  SW[5]    ; Clk                                ; -0.880 ; -0.880 ; Rise       ; Clk                                ;
;  SW[6]    ; Clk                                ; -0.069 ; -0.069 ; Rise       ; Clk                                ;
;  SW[7]    ; Clk                                ; -0.303 ; -0.303 ; Rise       ; Clk                                ;
;  SW[8]    ; Clk                                ; -0.811 ; -0.811 ; Rise       ; Clk                                ;
;  SW[9]    ; Clk                                ; -1.010 ; -1.010 ; Rise       ; Clk                                ;
;  SW[10]   ; Clk                                ; -0.810 ; -0.810 ; Rise       ; Clk                                ;
;  SW[11]   ; Clk                                ; -1.100 ; -1.100 ; Rise       ; Clk                                ;
;  SW[12]   ; Clk                                ; -0.692 ; -0.692 ; Rise       ; Clk                                ;
;  SW[13]   ; Clk                                ; -4.323 ; -4.323 ; Rise       ; Clk                                ;
;  SW[14]   ; Clk                                ; -4.614 ; -4.614 ; Rise       ; Clk                                ;
;  SW[15]   ; Clk                                ; -4.367 ; -4.367 ; Rise       ; Clk                                ;
; SW[*]     ; State_machine:sm01|present_state.I ; 0.065  ; 0.065  ; Fall       ; State_machine:sm01|present_state.I ;
;  SW[0]    ; State_machine:sm01|present_state.I ; 0.027  ; 0.027  ; Fall       ; State_machine:sm01|present_state.I ;
;  SW[1]    ; State_machine:sm01|present_state.I ; 0.049  ; 0.049  ; Fall       ; State_machine:sm01|present_state.I ;
;  SW[2]    ; State_machine:sm01|present_state.I ; 0.065  ; 0.065  ; Fall       ; State_machine:sm01|present_state.I ;
;  SW[3]    ; State_machine:sm01|present_state.I ; -0.109 ; -0.109 ; Fall       ; State_machine:sm01|present_state.I ;
;  SW[4]    ; State_machine:sm01|present_state.I ; -0.387 ; -0.387 ; Fall       ; State_machine:sm01|present_state.I ;
;  SW[5]    ; State_machine:sm01|present_state.I ; -0.354 ; -0.354 ; Fall       ; State_machine:sm01|present_state.I ;
;  SW[6]    ; State_machine:sm01|present_state.I ; -0.246 ; -0.246 ; Fall       ; State_machine:sm01|present_state.I ;
;  SW[7]    ; State_machine:sm01|present_state.I ; -0.572 ; -0.572 ; Fall       ; State_machine:sm01|present_state.I ;
;  SW[8]    ; State_machine:sm01|present_state.I ; -0.914 ; -0.914 ; Fall       ; State_machine:sm01|present_state.I ;
;  SW[9]    ; State_machine:sm01|present_state.I ; -0.645 ; -0.645 ; Fall       ; State_machine:sm01|present_state.I ;
;  SW[10]   ; State_machine:sm01|present_state.I ; -0.812 ; -0.812 ; Fall       ; State_machine:sm01|present_state.I ;
;  SW[11]   ; State_machine:sm01|present_state.I ; -0.771 ; -0.771 ; Fall       ; State_machine:sm01|present_state.I ;
;  SW[12]   ; State_machine:sm01|present_state.I ; -0.831 ; -0.831 ; Fall       ; State_machine:sm01|present_state.I ;
;  SW[13]   ; State_machine:sm01|present_state.I ; -4.465 ; -4.465 ; Fall       ; State_machine:sm01|present_state.I ;
;  SW[14]   ; State_machine:sm01|present_state.I ; -4.361 ; -4.361 ; Fall       ; State_machine:sm01|present_state.I ;
;  SW[15]   ; State_machine:sm01|present_state.I ; -4.370 ; -4.370 ; Fall       ; State_machine:sm01|present_state.I ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                              ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+
; Data Port ; Clock Port                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                    ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+
; LEDG[*]   ; Clk                                ; 9.051  ; 9.051  ; Rise       ; Clk                                ;
;  LEDG[0]  ; Clk                                ; 8.806  ; 8.806  ; Rise       ; Clk                                ;
;  LEDG[1]  ; Clk                                ; 9.051  ; 9.051  ; Rise       ; Clk                                ;
;  LEDG[2]  ; Clk                                ; 8.730  ; 8.730  ; Rise       ; Clk                                ;
; LEDR[*]   ; Clk                                ; 13.317 ; 13.317 ; Rise       ; Clk                                ;
;  LEDR[0]  ; Clk                                ; 9.995  ; 9.995  ; Rise       ; Clk                                ;
;  LEDR[1]  ; Clk                                ; 10.370 ; 10.370 ; Rise       ; Clk                                ;
;  LEDR[2]  ; Clk                                ; 10.171 ; 10.171 ; Rise       ; Clk                                ;
;  LEDR[3]  ; Clk                                ; 10.365 ; 10.365 ; Rise       ; Clk                                ;
;  LEDR[4]  ; Clk                                ; 10.434 ; 10.434 ; Rise       ; Clk                                ;
;  LEDR[5]  ; Clk                                ; 10.289 ; 10.289 ; Rise       ; Clk                                ;
;  LEDR[6]  ; Clk                                ; 10.593 ; 10.593 ; Rise       ; Clk                                ;
;  LEDR[7]  ; Clk                                ; 10.936 ; 10.936 ; Rise       ; Clk                                ;
;  LEDR[8]  ; Clk                                ; 12.388 ; 12.388 ; Rise       ; Clk                                ;
;  LEDR[9]  ; Clk                                ; 11.804 ; 11.804 ; Rise       ; Clk                                ;
;  LEDR[10] ; Clk                                ; 12.553 ; 12.553 ; Rise       ; Clk                                ;
;  LEDR[11] ; Clk                                ; 12.675 ; 12.675 ; Rise       ; Clk                                ;
;  LEDR[12] ; Clk                                ; 11.889 ; 11.889 ; Rise       ; Clk                                ;
;  LEDR[13] ; Clk                                ; 12.539 ; 12.539 ; Rise       ; Clk                                ;
;  LEDR[14] ; Clk                                ; 12.191 ; 12.191 ; Rise       ; Clk                                ;
;  LEDR[15] ; Clk                                ; 13.317 ; 13.317 ; Rise       ; Clk                                ;
; LEDG[*]   ; State_machine:sm01|present_state.I ;        ; 5.126  ; Rise       ; State_machine:sm01|present_state.I ;
;  LEDG[0]  ; State_machine:sm01|present_state.I ;        ; 5.119  ; Rise       ; State_machine:sm01|present_state.I ;
;  LEDG[2]  ; State_machine:sm01|present_state.I ;        ; 5.126  ; Rise       ; State_machine:sm01|present_state.I ;
; LEDR[*]   ; State_machine:sm01|present_state.I ; 10.445 ; 10.445 ; Rise       ; State_machine:sm01|present_state.I ;
;  LEDR[0]  ; State_machine:sm01|present_state.I ; 7.215  ; 7.215  ; Rise       ; State_machine:sm01|present_state.I ;
;  LEDR[1]  ; State_machine:sm01|present_state.I ; 7.586  ; 7.586  ; Rise       ; State_machine:sm01|present_state.I ;
;  LEDR[2]  ; State_machine:sm01|present_state.I ; 7.403  ; 7.403  ; Rise       ; State_machine:sm01|present_state.I ;
;  LEDR[3]  ; State_machine:sm01|present_state.I ; 7.538  ; 7.538  ; Rise       ; State_machine:sm01|present_state.I ;
;  LEDR[4]  ; State_machine:sm01|present_state.I ; 7.607  ; 7.607  ; Rise       ; State_machine:sm01|present_state.I ;
;  LEDR[5]  ; State_machine:sm01|present_state.I ; 7.417  ; 7.417  ; Rise       ; State_machine:sm01|present_state.I ;
;  LEDR[6]  ; State_machine:sm01|present_state.I ; 7.721  ; 7.721  ; Rise       ; State_machine:sm01|present_state.I ;
;  LEDR[7]  ; State_machine:sm01|present_state.I ; 8.064  ; 8.064  ; Rise       ; State_machine:sm01|present_state.I ;
;  LEDR[8]  ; State_machine:sm01|present_state.I ; 9.516  ; 9.516  ; Rise       ; State_machine:sm01|present_state.I ;
;  LEDR[9]  ; State_machine:sm01|present_state.I ; 8.932  ; 8.932  ; Rise       ; State_machine:sm01|present_state.I ;
;  LEDR[10] ; State_machine:sm01|present_state.I ; 9.681  ; 9.681  ; Rise       ; State_machine:sm01|present_state.I ;
;  LEDR[11] ; State_machine:sm01|present_state.I ; 9.803  ; 9.803  ; Rise       ; State_machine:sm01|present_state.I ;
;  LEDR[12] ; State_machine:sm01|present_state.I ; 9.017  ; 9.017  ; Rise       ; State_machine:sm01|present_state.I ;
;  LEDR[13] ; State_machine:sm01|present_state.I ; 9.667  ; 9.667  ; Rise       ; State_machine:sm01|present_state.I ;
;  LEDR[14] ; State_machine:sm01|present_state.I ; 9.319  ; 9.319  ; Rise       ; State_machine:sm01|present_state.I ;
;  LEDR[15] ; State_machine:sm01|present_state.I ; 10.445 ; 10.445 ; Rise       ; State_machine:sm01|present_state.I ;
; LEDG[*]   ; State_machine:sm01|present_state.I ; 5.126  ;        ; Fall       ; State_machine:sm01|present_state.I ;
;  LEDG[0]  ; State_machine:sm01|present_state.I ; 5.119  ;        ; Fall       ; State_machine:sm01|present_state.I ;
;  LEDG[2]  ; State_machine:sm01|present_state.I ; 5.126  ;        ; Fall       ; State_machine:sm01|present_state.I ;
; LEDR[*]   ; State_machine:sm01|present_state.I ; 12.910 ; 12.910 ; Fall       ; State_machine:sm01|present_state.I ;
;  LEDR[0]  ; State_machine:sm01|present_state.I ; 9.711  ; 9.711  ; Fall       ; State_machine:sm01|present_state.I ;
;  LEDR[1]  ; State_machine:sm01|present_state.I ; 10.082 ; 10.082 ; Fall       ; State_machine:sm01|present_state.I ;
;  LEDR[2]  ; State_machine:sm01|present_state.I ; 9.868  ; 9.868  ; Fall       ; State_machine:sm01|present_state.I ;
;  LEDR[3]  ; State_machine:sm01|present_state.I ; 10.003 ; 10.003 ; Fall       ; State_machine:sm01|present_state.I ;
;  LEDR[4]  ; State_machine:sm01|present_state.I ; 10.072 ; 10.072 ; Fall       ; State_machine:sm01|present_state.I ;
;  LEDR[5]  ; State_machine:sm01|present_state.I ; 9.882  ; 9.882  ; Fall       ; State_machine:sm01|present_state.I ;
;  LEDR[6]  ; State_machine:sm01|present_state.I ; 10.186 ; 10.186 ; Fall       ; State_machine:sm01|present_state.I ;
;  LEDR[7]  ; State_machine:sm01|present_state.I ; 10.529 ; 10.529 ; Fall       ; State_machine:sm01|present_state.I ;
;  LEDR[8]  ; State_machine:sm01|present_state.I ; 11.981 ; 11.981 ; Fall       ; State_machine:sm01|present_state.I ;
;  LEDR[9]  ; State_machine:sm01|present_state.I ; 11.397 ; 11.397 ; Fall       ; State_machine:sm01|present_state.I ;
;  LEDR[10] ; State_machine:sm01|present_state.I ; 12.146 ; 12.146 ; Fall       ; State_machine:sm01|present_state.I ;
;  LEDR[11] ; State_machine:sm01|present_state.I ; 12.268 ; 12.268 ; Fall       ; State_machine:sm01|present_state.I ;
;  LEDR[12] ; State_machine:sm01|present_state.I ; 11.482 ; 11.482 ; Fall       ; State_machine:sm01|present_state.I ;
;  LEDR[13] ; State_machine:sm01|present_state.I ; 12.132 ; 12.132 ; Fall       ; State_machine:sm01|present_state.I ;
;  LEDR[14] ; State_machine:sm01|present_state.I ; 11.784 ; 11.784 ; Fall       ; State_machine:sm01|present_state.I ;
;  LEDR[15] ; State_machine:sm01|present_state.I ; 12.910 ; 12.910 ; Fall       ; State_machine:sm01|present_state.I ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                      ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+
; Data Port ; Clock Port                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                    ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+
; LEDG[*]   ; Clk                                ; 8.262  ; 8.262  ; Rise       ; Clk                                ;
;  LEDG[0]  ; Clk                                ; 8.262  ; 8.262  ; Rise       ; Clk                                ;
;  LEDG[1]  ; Clk                                ; 8.747  ; 8.747  ; Rise       ; Clk                                ;
;  LEDG[2]  ; Clk                                ; 8.410  ; 8.410  ; Rise       ; Clk                                ;
; LEDR[*]   ; Clk                                ; 7.849  ; 7.849  ; Rise       ; Clk                                ;
;  LEDR[0]  ; Clk                                ; 8.197  ; 8.197  ; Rise       ; Clk                                ;
;  LEDR[1]  ; Clk                                ; 8.246  ; 8.246  ; Rise       ; Clk                                ;
;  LEDR[2]  ; Clk                                ; 7.960  ; 7.960  ; Rise       ; Clk                                ;
;  LEDR[3]  ; Clk                                ; 8.427  ; 8.427  ; Rise       ; Clk                                ;
;  LEDR[4]  ; Clk                                ; 7.989  ; 7.989  ; Rise       ; Clk                                ;
;  LEDR[5]  ; Clk                                ; 8.168  ; 8.168  ; Rise       ; Clk                                ;
;  LEDR[6]  ; Clk                                ; 7.849  ; 7.849  ; Rise       ; Clk                                ;
;  LEDR[7]  ; Clk                                ; 8.567  ; 8.567  ; Rise       ; Clk                                ;
;  LEDR[8]  ; Clk                                ; 9.655  ; 9.655  ; Rise       ; Clk                                ;
;  LEDR[9]  ; Clk                                ; 9.111  ; 9.111  ; Rise       ; Clk                                ;
;  LEDR[10] ; Clk                                ; 9.827  ; 9.827  ; Rise       ; Clk                                ;
;  LEDR[11] ; Clk                                ; 9.855  ; 9.855  ; Rise       ; Clk                                ;
;  LEDR[12] ; Clk                                ; 8.994  ; 8.994  ; Rise       ; Clk                                ;
;  LEDR[13] ; Clk                                ; 9.835  ; 9.835  ; Rise       ; Clk                                ;
;  LEDR[14] ; Clk                                ; 9.563  ; 9.563  ; Rise       ; Clk                                ;
;  LEDR[15] ; Clk                                ; 10.204 ; 10.204 ; Rise       ; Clk                                ;
; LEDG[*]   ; State_machine:sm01|present_state.I ;        ; 5.119  ; Rise       ; State_machine:sm01|present_state.I ;
;  LEDG[0]  ; State_machine:sm01|present_state.I ;        ; 5.119  ; Rise       ; State_machine:sm01|present_state.I ;
;  LEDG[2]  ; State_machine:sm01|present_state.I ;        ; 5.126  ; Rise       ; State_machine:sm01|present_state.I ;
; LEDR[*]   ; State_machine:sm01|present_state.I ; 6.671  ; 6.671  ; Rise       ; State_machine:sm01|present_state.I ;
;  LEDR[0]  ; State_machine:sm01|present_state.I ; 7.215  ; 7.215  ; Rise       ; State_machine:sm01|present_state.I ;
;  LEDR[1]  ; State_machine:sm01|present_state.I ; 7.301  ; 7.301  ; Rise       ; State_machine:sm01|present_state.I ;
;  LEDR[2]  ; State_machine:sm01|present_state.I ; 7.022  ; 7.022  ; Rise       ; State_machine:sm01|present_state.I ;
;  LEDR[3]  ; State_machine:sm01|present_state.I ; 6.983  ; 6.983  ; Rise       ; State_machine:sm01|present_state.I ;
;  LEDR[4]  ; State_machine:sm01|present_state.I ; 6.981  ; 6.981  ; Rise       ; State_machine:sm01|present_state.I ;
;  LEDR[5]  ; State_machine:sm01|present_state.I ; 6.671  ; 6.671  ; Rise       ; State_machine:sm01|present_state.I ;
;  LEDR[6]  ; State_machine:sm01|present_state.I ; 7.028  ; 7.028  ; Rise       ; State_machine:sm01|present_state.I ;
;  LEDR[7]  ; State_machine:sm01|present_state.I ; 7.294  ; 7.294  ; Rise       ; State_machine:sm01|present_state.I ;
;  LEDR[8]  ; State_machine:sm01|present_state.I ; 9.063  ; 9.063  ; Rise       ; State_machine:sm01|present_state.I ;
;  LEDR[9]  ; State_machine:sm01|present_state.I ; 8.479  ; 8.479  ; Rise       ; State_machine:sm01|present_state.I ;
;  LEDR[10] ; State_machine:sm01|present_state.I ; 9.228  ; 9.228  ; Rise       ; State_machine:sm01|present_state.I ;
;  LEDR[11] ; State_machine:sm01|present_state.I ; 9.350  ; 9.350  ; Rise       ; State_machine:sm01|present_state.I ;
;  LEDR[12] ; State_machine:sm01|present_state.I ; 8.564  ; 8.564  ; Rise       ; State_machine:sm01|present_state.I ;
;  LEDR[13] ; State_machine:sm01|present_state.I ; 9.214  ; 9.214  ; Rise       ; State_machine:sm01|present_state.I ;
;  LEDR[14] ; State_machine:sm01|present_state.I ; 8.866  ; 8.866  ; Rise       ; State_machine:sm01|present_state.I ;
;  LEDR[15] ; State_machine:sm01|present_state.I ; 9.992  ; 9.992  ; Rise       ; State_machine:sm01|present_state.I ;
; LEDG[*]   ; State_machine:sm01|present_state.I ; 5.119  ;        ; Fall       ; State_machine:sm01|present_state.I ;
;  LEDG[0]  ; State_machine:sm01|present_state.I ; 5.119  ;        ; Fall       ; State_machine:sm01|present_state.I ;
;  LEDG[2]  ; State_machine:sm01|present_state.I ; 5.126  ;        ; Fall       ; State_machine:sm01|present_state.I ;
; LEDR[*]   ; State_machine:sm01|present_state.I ; 6.671  ; 6.671  ; Fall       ; State_machine:sm01|present_state.I ;
;  LEDR[0]  ; State_machine:sm01|present_state.I ; 7.215  ; 7.215  ; Fall       ; State_machine:sm01|present_state.I ;
;  LEDR[1]  ; State_machine:sm01|present_state.I ; 7.301  ; 7.301  ; Fall       ; State_machine:sm01|present_state.I ;
;  LEDR[2]  ; State_machine:sm01|present_state.I ; 7.022  ; 7.022  ; Fall       ; State_machine:sm01|present_state.I ;
;  LEDR[3]  ; State_machine:sm01|present_state.I ; 6.983  ; 6.983  ; Fall       ; State_machine:sm01|present_state.I ;
;  LEDR[4]  ; State_machine:sm01|present_state.I ; 6.981  ; 6.981  ; Fall       ; State_machine:sm01|present_state.I ;
;  LEDR[5]  ; State_machine:sm01|present_state.I ; 6.671  ; 6.671  ; Fall       ; State_machine:sm01|present_state.I ;
;  LEDR[6]  ; State_machine:sm01|present_state.I ; 7.028  ; 7.028  ; Fall       ; State_machine:sm01|present_state.I ;
;  LEDR[7]  ; State_machine:sm01|present_state.I ; 7.294  ; 7.294  ; Fall       ; State_machine:sm01|present_state.I ;
;  LEDR[8]  ; State_machine:sm01|present_state.I ; 9.063  ; 9.063  ; Fall       ; State_machine:sm01|present_state.I ;
;  LEDR[9]  ; State_machine:sm01|present_state.I ; 8.479  ; 8.479  ; Fall       ; State_machine:sm01|present_state.I ;
;  LEDR[10] ; State_machine:sm01|present_state.I ; 9.228  ; 9.228  ; Fall       ; State_machine:sm01|present_state.I ;
;  LEDR[11] ; State_machine:sm01|present_state.I ; 9.350  ; 9.350  ; Fall       ; State_machine:sm01|present_state.I ;
;  LEDR[12] ; State_machine:sm01|present_state.I ; 8.564  ; 8.564  ; Fall       ; State_machine:sm01|present_state.I ;
;  LEDR[13] ; State_machine:sm01|present_state.I ; 9.214  ; 9.214  ; Fall       ; State_machine:sm01|present_state.I ;
;  LEDR[14] ; State_machine:sm01|present_state.I ; 8.866  ; 8.866  ; Fall       ; State_machine:sm01|present_state.I ;
;  LEDR[15] ; State_machine:sm01|present_state.I ; 9.992  ; 9.992  ; Fall       ; State_machine:sm01|present_state.I ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW[0]      ; LEDR[0]     ; 9.200  ; 9.200  ; 9.200  ; 9.200  ;
; SW[0]      ; LEDR[1]     ; 9.571  ; 9.571  ; 9.571  ; 9.571  ;
; SW[0]      ; LEDR[2]     ; 9.357  ; 9.357  ; 9.357  ; 9.357  ;
; SW[0]      ; LEDR[3]     ; 9.492  ; 9.492  ; 9.492  ; 9.492  ;
; SW[0]      ; LEDR[4]     ; 9.561  ; 9.561  ; 9.561  ; 9.561  ;
; SW[0]      ; LEDR[5]     ; 9.371  ; 9.371  ; 9.371  ; 9.371  ;
; SW[0]      ; LEDR[6]     ; 9.675  ; 9.675  ; 9.675  ; 9.675  ;
; SW[0]      ; LEDR[7]     ; 10.018 ; 10.018 ; 10.018 ; 10.018 ;
; SW[0]      ; LEDR[8]     ; 11.470 ; 11.470 ; 11.470 ; 11.470 ;
; SW[0]      ; LEDR[9]     ; 10.886 ; 10.886 ; 10.886 ; 10.886 ;
; SW[0]      ; LEDR[10]    ; 11.635 ; 11.635 ; 11.635 ; 11.635 ;
; SW[0]      ; LEDR[11]    ; 11.757 ; 11.757 ; 11.757 ; 11.757 ;
; SW[0]      ; LEDR[12]    ; 10.971 ; 10.971 ; 10.971 ; 10.971 ;
; SW[0]      ; LEDR[13]    ; 11.621 ; 11.621 ; 11.621 ; 11.621 ;
; SW[0]      ; LEDR[14]    ; 11.273 ; 11.273 ; 11.273 ; 11.273 ;
; SW[0]      ; LEDR[15]    ; 12.399 ; 12.399 ; 12.399 ; 12.399 ;
; SW[1]      ; LEDR[1]     ; 9.241  ; 9.241  ; 9.241  ; 9.241  ;
; SW[1]      ; LEDR[2]     ; 9.343  ; 9.343  ; 9.343  ; 9.343  ;
; SW[1]      ; LEDR[3]     ; 9.478  ; 9.478  ; 9.478  ; 9.478  ;
; SW[1]      ; LEDR[4]     ; 9.547  ; 9.547  ; 9.547  ; 9.547  ;
; SW[1]      ; LEDR[5]     ; 9.357  ; 9.357  ; 9.357  ; 9.357  ;
; SW[1]      ; LEDR[6]     ; 9.661  ; 9.661  ; 9.661  ; 9.661  ;
; SW[1]      ; LEDR[7]     ; 10.004 ; 10.004 ; 10.004 ; 10.004 ;
; SW[1]      ; LEDR[8]     ; 11.456 ; 11.456 ; 11.456 ; 11.456 ;
; SW[1]      ; LEDR[9]     ; 10.872 ; 10.872 ; 10.872 ; 10.872 ;
; SW[1]      ; LEDR[10]    ; 11.621 ; 11.621 ; 11.621 ; 11.621 ;
; SW[1]      ; LEDR[11]    ; 11.743 ; 11.743 ; 11.743 ; 11.743 ;
; SW[1]      ; LEDR[12]    ; 10.957 ; 10.957 ; 10.957 ; 10.957 ;
; SW[1]      ; LEDR[13]    ; 11.607 ; 11.607 ; 11.607 ; 11.607 ;
; SW[1]      ; LEDR[14]    ; 11.259 ; 11.259 ; 11.259 ; 11.259 ;
; SW[1]      ; LEDR[15]    ; 12.385 ; 12.385 ; 12.385 ; 12.385 ;
; SW[2]      ; LEDR[2]     ; 8.994  ; 8.994  ; 8.994  ; 8.994  ;
; SW[2]      ; LEDR[3]     ; 9.441  ; 9.441  ; 9.441  ; 9.441  ;
; SW[2]      ; LEDR[4]     ; 9.510  ; 9.510  ; 9.510  ; 9.510  ;
; SW[2]      ; LEDR[5]     ; 9.320  ; 9.320  ; 9.320  ; 9.320  ;
; SW[2]      ; LEDR[6]     ; 9.624  ; 9.624  ; 9.624  ; 9.624  ;
; SW[2]      ; LEDR[7]     ; 9.967  ; 9.967  ; 9.967  ; 9.967  ;
; SW[2]      ; LEDR[8]     ; 11.419 ; 11.419 ; 11.419 ; 11.419 ;
; SW[2]      ; LEDR[9]     ; 10.835 ; 10.835 ; 10.835 ; 10.835 ;
; SW[2]      ; LEDR[10]    ; 11.584 ; 11.584 ; 11.584 ; 11.584 ;
; SW[2]      ; LEDR[11]    ; 11.706 ; 11.706 ; 11.706 ; 11.706 ;
; SW[2]      ; LEDR[12]    ; 10.920 ; 10.920 ; 10.920 ; 10.920 ;
; SW[2]      ; LEDR[13]    ; 11.570 ; 11.570 ; 11.570 ; 11.570 ;
; SW[2]      ; LEDR[14]    ; 11.222 ; 11.222 ; 11.222 ; 11.222 ;
; SW[2]      ; LEDR[15]    ; 12.348 ; 12.348 ; 12.348 ; 12.348 ;
; SW[3]      ; LEDR[3]     ; 9.057  ; 9.057  ; 9.057  ; 9.057  ;
; SW[3]      ; LEDR[4]     ; 9.441  ; 9.441  ; 9.441  ; 9.441  ;
; SW[3]      ; LEDR[5]     ; 9.251  ; 9.251  ; 9.251  ; 9.251  ;
; SW[3]      ; LEDR[6]     ; 9.555  ; 9.555  ; 9.555  ; 9.555  ;
; SW[3]      ; LEDR[7]     ; 9.898  ; 9.898  ; 9.898  ; 9.898  ;
; SW[3]      ; LEDR[8]     ; 11.350 ; 11.350 ; 11.350 ; 11.350 ;
; SW[3]      ; LEDR[9]     ; 10.766 ; 10.766 ; 10.766 ; 10.766 ;
; SW[3]      ; LEDR[10]    ; 11.515 ; 11.515 ; 11.515 ; 11.515 ;
; SW[3]      ; LEDR[11]    ; 11.637 ; 11.637 ; 11.637 ; 11.637 ;
; SW[3]      ; LEDR[12]    ; 10.851 ; 10.851 ; 10.851 ; 10.851 ;
; SW[3]      ; LEDR[13]    ; 11.501 ; 11.501 ; 11.501 ; 11.501 ;
; SW[3]      ; LEDR[14]    ; 11.153 ; 11.153 ; 11.153 ; 11.153 ;
; SW[3]      ; LEDR[15]    ; 12.279 ; 12.279 ; 12.279 ; 12.279 ;
; SW[4]      ; LEDR[4]     ; 9.185  ; 9.185  ; 9.185  ; 9.185  ;
; SW[4]      ; LEDR[5]     ; 9.310  ; 9.310  ; 9.310  ; 9.310  ;
; SW[4]      ; LEDR[6]     ; 9.614  ; 9.614  ; 9.614  ; 9.614  ;
; SW[4]      ; LEDR[7]     ; 9.957  ; 9.957  ; 9.957  ; 9.957  ;
; SW[4]      ; LEDR[8]     ; 11.409 ; 11.409 ; 11.409 ; 11.409 ;
; SW[4]      ; LEDR[9]     ; 10.825 ; 10.825 ; 10.825 ; 10.825 ;
; SW[4]      ; LEDR[10]    ; 11.574 ; 11.574 ; 11.574 ; 11.574 ;
; SW[4]      ; LEDR[11]    ; 11.696 ; 11.696 ; 11.696 ; 11.696 ;
; SW[4]      ; LEDR[12]    ; 10.910 ; 10.910 ; 10.910 ; 10.910 ;
; SW[4]      ; LEDR[13]    ; 11.560 ; 11.560 ; 11.560 ; 11.560 ;
; SW[4]      ; LEDR[14]    ; 11.212 ; 11.212 ; 11.212 ; 11.212 ;
; SW[4]      ; LEDR[15]    ; 12.338 ; 12.338 ; 12.338 ; 12.338 ;
; SW[5]      ; LEDR[5]     ; 9.052  ; 9.052  ; 9.052  ; 9.052  ;
; SW[5]      ; LEDR[6]     ; 9.672  ; 9.672  ; 9.672  ; 9.672  ;
; SW[5]      ; LEDR[7]     ; 10.015 ; 10.015 ; 10.015 ; 10.015 ;
; SW[5]      ; LEDR[8]     ; 11.467 ; 11.467 ; 11.467 ; 11.467 ;
; SW[5]      ; LEDR[9]     ; 10.883 ; 10.883 ; 10.883 ; 10.883 ;
; SW[5]      ; LEDR[10]    ; 11.632 ; 11.632 ; 11.632 ; 11.632 ;
; SW[5]      ; LEDR[11]    ; 11.754 ; 11.754 ; 11.754 ; 11.754 ;
; SW[5]      ; LEDR[12]    ; 10.968 ; 10.968 ; 10.968 ; 10.968 ;
; SW[5]      ; LEDR[13]    ; 11.618 ; 11.618 ; 11.618 ; 11.618 ;
; SW[5]      ; LEDR[14]    ; 11.270 ; 11.270 ; 11.270 ; 11.270 ;
; SW[5]      ; LEDR[15]    ; 12.396 ; 12.396 ; 12.396 ; 12.396 ;
; SW[6]      ; LEDR[6]     ; 9.300  ; 9.300  ; 9.300  ; 9.300  ;
; SW[6]      ; LEDR[7]     ; 9.958  ; 9.958  ; 9.958  ; 9.958  ;
; SW[6]      ; LEDR[8]     ; 11.410 ; 11.410 ; 11.410 ; 11.410 ;
; SW[6]      ; LEDR[9]     ; 10.826 ; 10.826 ; 10.826 ; 10.826 ;
; SW[6]      ; LEDR[10]    ; 11.575 ; 11.575 ; 11.575 ; 11.575 ;
; SW[6]      ; LEDR[11]    ; 11.697 ; 11.697 ; 11.697 ; 11.697 ;
; SW[6]      ; LEDR[12]    ; 10.911 ; 10.911 ; 10.911 ; 10.911 ;
; SW[6]      ; LEDR[13]    ; 11.561 ; 11.561 ; 11.561 ; 11.561 ;
; SW[6]      ; LEDR[14]    ; 11.213 ; 11.213 ; 11.213 ; 11.213 ;
; SW[6]      ; LEDR[15]    ; 12.339 ; 12.339 ; 12.339 ; 12.339 ;
; SW[7]      ; LEDR[7]     ; 10.197 ; 10.197 ; 10.197 ; 10.197 ;
; SW[7]      ; LEDR[8]     ; 11.966 ; 11.966 ; 11.966 ; 11.966 ;
; SW[7]      ; LEDR[9]     ; 11.382 ; 11.382 ; 11.382 ; 11.382 ;
; SW[7]      ; LEDR[10]    ; 12.131 ; 12.131 ; 12.131 ; 12.131 ;
; SW[7]      ; LEDR[11]    ; 12.253 ; 12.253 ; 12.253 ; 12.253 ;
; SW[7]      ; LEDR[12]    ; 11.467 ; 11.467 ; 11.467 ; 11.467 ;
; SW[7]      ; LEDR[13]    ; 12.117 ; 12.117 ; 12.117 ; 12.117 ;
; SW[7]      ; LEDR[14]    ; 11.769 ; 11.769 ; 11.769 ; 11.769 ;
; SW[7]      ; LEDR[15]    ; 12.895 ; 12.895 ; 12.895 ; 12.895 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW[0]      ; LEDR[0]     ; 9.200  ; 9.200  ; 9.200  ; 9.200  ;
; SW[0]      ; LEDR[1]     ; 9.571  ; 9.571  ; 9.571  ; 9.571  ;
; SW[0]      ; LEDR[2]     ; 9.357  ; 9.357  ; 9.357  ; 9.357  ;
; SW[0]      ; LEDR[3]     ; 9.492  ; 9.492  ; 9.492  ; 9.492  ;
; SW[0]      ; LEDR[4]     ; 9.561  ; 9.561  ; 9.561  ; 9.561  ;
; SW[0]      ; LEDR[5]     ; 9.371  ; 9.371  ; 9.371  ; 9.371  ;
; SW[0]      ; LEDR[6]     ; 9.675  ; 9.675  ; 9.675  ; 9.675  ;
; SW[0]      ; LEDR[7]     ; 10.018 ; 10.018 ; 10.018 ; 10.018 ;
; SW[0]      ; LEDR[8]     ; 11.470 ; 11.470 ; 11.470 ; 11.470 ;
; SW[0]      ; LEDR[9]     ; 10.886 ; 10.886 ; 10.886 ; 10.886 ;
; SW[0]      ; LEDR[10]    ; 11.635 ; 11.635 ; 11.635 ; 11.635 ;
; SW[0]      ; LEDR[11]    ; 11.757 ; 11.757 ; 11.757 ; 11.757 ;
; SW[0]      ; LEDR[12]    ; 10.971 ; 10.971 ; 10.971 ; 10.971 ;
; SW[0]      ; LEDR[13]    ; 11.621 ; 11.621 ; 11.621 ; 11.621 ;
; SW[0]      ; LEDR[14]    ; 11.273 ; 11.273 ; 11.273 ; 11.273 ;
; SW[0]      ; LEDR[15]    ; 12.399 ; 12.399 ; 12.399 ; 12.399 ;
; SW[1]      ; LEDR[1]     ; 9.241  ; 9.241  ; 9.241  ; 9.241  ;
; SW[1]      ; LEDR[2]     ; 9.343  ; 9.343  ; 9.343  ; 9.343  ;
; SW[1]      ; LEDR[3]     ; 9.478  ; 9.478  ; 9.478  ; 9.478  ;
; SW[1]      ; LEDR[4]     ; 9.547  ; 9.547  ; 9.547  ; 9.547  ;
; SW[1]      ; LEDR[5]     ; 9.357  ; 9.357  ; 9.357  ; 9.357  ;
; SW[1]      ; LEDR[6]     ; 9.661  ; 9.661  ; 9.661  ; 9.661  ;
; SW[1]      ; LEDR[7]     ; 10.004 ; 10.004 ; 10.004 ; 10.004 ;
; SW[1]      ; LEDR[8]     ; 11.456 ; 11.456 ; 11.456 ; 11.456 ;
; SW[1]      ; LEDR[9]     ; 10.872 ; 10.872 ; 10.872 ; 10.872 ;
; SW[1]      ; LEDR[10]    ; 11.621 ; 11.621 ; 11.621 ; 11.621 ;
; SW[1]      ; LEDR[11]    ; 11.743 ; 11.743 ; 11.743 ; 11.743 ;
; SW[1]      ; LEDR[12]    ; 10.957 ; 10.957 ; 10.957 ; 10.957 ;
; SW[1]      ; LEDR[13]    ; 11.607 ; 11.607 ; 11.607 ; 11.607 ;
; SW[1]      ; LEDR[14]    ; 11.259 ; 11.259 ; 11.259 ; 11.259 ;
; SW[1]      ; LEDR[15]    ; 12.385 ; 12.385 ; 12.385 ; 12.385 ;
; SW[2]      ; LEDR[2]     ; 8.994  ; 8.994  ; 8.994  ; 8.994  ;
; SW[2]      ; LEDR[3]     ; 9.441  ; 9.441  ; 9.441  ; 9.441  ;
; SW[2]      ; LEDR[4]     ; 9.510  ; 9.510  ; 9.510  ; 9.510  ;
; SW[2]      ; LEDR[5]     ; 9.320  ; 9.320  ; 9.320  ; 9.320  ;
; SW[2]      ; LEDR[6]     ; 9.624  ; 9.624  ; 9.624  ; 9.624  ;
; SW[2]      ; LEDR[7]     ; 9.967  ; 9.967  ; 9.967  ; 9.967  ;
; SW[2]      ; LEDR[8]     ; 11.419 ; 11.419 ; 11.419 ; 11.419 ;
; SW[2]      ; LEDR[9]     ; 10.835 ; 10.835 ; 10.835 ; 10.835 ;
; SW[2]      ; LEDR[10]    ; 11.584 ; 11.584 ; 11.584 ; 11.584 ;
; SW[2]      ; LEDR[11]    ; 11.706 ; 11.706 ; 11.706 ; 11.706 ;
; SW[2]      ; LEDR[12]    ; 10.920 ; 10.920 ; 10.920 ; 10.920 ;
; SW[2]      ; LEDR[13]    ; 11.570 ; 11.570 ; 11.570 ; 11.570 ;
; SW[2]      ; LEDR[14]    ; 11.222 ; 11.222 ; 11.222 ; 11.222 ;
; SW[2]      ; LEDR[15]    ; 12.348 ; 12.348 ; 12.348 ; 12.348 ;
; SW[3]      ; LEDR[3]     ; 9.057  ; 9.057  ; 9.057  ; 9.057  ;
; SW[3]      ; LEDR[4]     ; 9.441  ; 9.441  ; 9.441  ; 9.441  ;
; SW[3]      ; LEDR[5]     ; 9.251  ; 9.251  ; 9.251  ; 9.251  ;
; SW[3]      ; LEDR[6]     ; 9.555  ; 9.555  ; 9.555  ; 9.555  ;
; SW[3]      ; LEDR[7]     ; 9.898  ; 9.898  ; 9.898  ; 9.898  ;
; SW[3]      ; LEDR[8]     ; 11.350 ; 11.350 ; 11.350 ; 11.350 ;
; SW[3]      ; LEDR[9]     ; 10.766 ; 10.766 ; 10.766 ; 10.766 ;
; SW[3]      ; LEDR[10]    ; 11.515 ; 11.515 ; 11.515 ; 11.515 ;
; SW[3]      ; LEDR[11]    ; 11.637 ; 11.637 ; 11.637 ; 11.637 ;
; SW[3]      ; LEDR[12]    ; 10.851 ; 10.851 ; 10.851 ; 10.851 ;
; SW[3]      ; LEDR[13]    ; 11.501 ; 11.501 ; 11.501 ; 11.501 ;
; SW[3]      ; LEDR[14]    ; 11.153 ; 11.153 ; 11.153 ; 11.153 ;
; SW[3]      ; LEDR[15]    ; 12.279 ; 12.279 ; 12.279 ; 12.279 ;
; SW[4]      ; LEDR[4]     ; 9.185  ; 9.185  ; 9.185  ; 9.185  ;
; SW[4]      ; LEDR[5]     ; 9.310  ; 9.310  ; 9.310  ; 9.310  ;
; SW[4]      ; LEDR[6]     ; 9.614  ; 9.614  ; 9.614  ; 9.614  ;
; SW[4]      ; LEDR[7]     ; 9.957  ; 9.957  ; 9.957  ; 9.957  ;
; SW[4]      ; LEDR[8]     ; 11.409 ; 11.409 ; 11.409 ; 11.409 ;
; SW[4]      ; LEDR[9]     ; 10.825 ; 10.825 ; 10.825 ; 10.825 ;
; SW[4]      ; LEDR[10]    ; 11.574 ; 11.574 ; 11.574 ; 11.574 ;
; SW[4]      ; LEDR[11]    ; 11.696 ; 11.696 ; 11.696 ; 11.696 ;
; SW[4]      ; LEDR[12]    ; 10.910 ; 10.910 ; 10.910 ; 10.910 ;
; SW[4]      ; LEDR[13]    ; 11.560 ; 11.560 ; 11.560 ; 11.560 ;
; SW[4]      ; LEDR[14]    ; 11.212 ; 11.212 ; 11.212 ; 11.212 ;
; SW[4]      ; LEDR[15]    ; 12.338 ; 12.338 ; 12.338 ; 12.338 ;
; SW[5]      ; LEDR[5]     ; 9.052  ; 9.052  ; 9.052  ; 9.052  ;
; SW[5]      ; LEDR[6]     ; 9.672  ; 9.672  ; 9.672  ; 9.672  ;
; SW[5]      ; LEDR[7]     ; 10.015 ; 10.015 ; 10.015 ; 10.015 ;
; SW[5]      ; LEDR[8]     ; 11.467 ; 11.467 ; 11.467 ; 11.467 ;
; SW[5]      ; LEDR[9]     ; 10.883 ; 10.883 ; 10.883 ; 10.883 ;
; SW[5]      ; LEDR[10]    ; 11.632 ; 11.632 ; 11.632 ; 11.632 ;
; SW[5]      ; LEDR[11]    ; 11.754 ; 11.754 ; 11.754 ; 11.754 ;
; SW[5]      ; LEDR[12]    ; 10.968 ; 10.968 ; 10.968 ; 10.968 ;
; SW[5]      ; LEDR[13]    ; 11.618 ; 11.618 ; 11.618 ; 11.618 ;
; SW[5]      ; LEDR[14]    ; 11.270 ; 11.270 ; 11.270 ; 11.270 ;
; SW[5]      ; LEDR[15]    ; 12.396 ; 12.396 ; 12.396 ; 12.396 ;
; SW[6]      ; LEDR[6]     ; 9.300  ; 9.300  ; 9.300  ; 9.300  ;
; SW[6]      ; LEDR[7]     ; 9.958  ; 9.958  ; 9.958  ; 9.958  ;
; SW[6]      ; LEDR[8]     ; 11.410 ; 11.410 ; 11.410 ; 11.410 ;
; SW[6]      ; LEDR[9]     ; 10.826 ; 10.826 ; 10.826 ; 10.826 ;
; SW[6]      ; LEDR[10]    ; 11.575 ; 11.575 ; 11.575 ; 11.575 ;
; SW[6]      ; LEDR[11]    ; 11.697 ; 11.697 ; 11.697 ; 11.697 ;
; SW[6]      ; LEDR[12]    ; 10.911 ; 10.911 ; 10.911 ; 10.911 ;
; SW[6]      ; LEDR[13]    ; 11.561 ; 11.561 ; 11.561 ; 11.561 ;
; SW[6]      ; LEDR[14]    ; 11.213 ; 11.213 ; 11.213 ; 11.213 ;
; SW[6]      ; LEDR[15]    ; 12.339 ; 12.339 ; 12.339 ; 12.339 ;
; SW[7]      ; LEDR[7]     ; 10.197 ; 10.197 ; 10.197 ; 10.197 ;
; SW[7]      ; LEDR[8]     ; 11.966 ; 11.966 ; 11.966 ; 11.966 ;
; SW[7]      ; LEDR[9]     ; 11.382 ; 11.382 ; 11.382 ; 11.382 ;
; SW[7]      ; LEDR[10]    ; 12.131 ; 12.131 ; 12.131 ; 12.131 ;
; SW[7]      ; LEDR[11]    ; 12.253 ; 12.253 ; 12.253 ; 12.253 ;
; SW[7]      ; LEDR[12]    ; 11.467 ; 11.467 ; 11.467 ; 11.467 ;
; SW[7]      ; LEDR[13]    ; 12.117 ; 12.117 ; 12.117 ; 12.117 ;
; SW[7]      ; LEDR[14]    ; 11.769 ; 11.769 ; 11.769 ; 11.769 ;
; SW[7]      ; LEDR[15]    ; 12.895 ; 12.895 ; 12.895 ; 12.895 ;
+------------+-------------+--------+--------+--------+--------+


+-----------------------------------+
; Fast Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; Clk      ; -0.989 ; -10.910       ;
; CLOCK_50 ; -0.839 ; -11.512       ;
+----------+--------+---------------+


+-----------------------------------+
; Fast Model Hold Summary           ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; Clk      ; -1.626 ; -47.010       ;
; CLOCK_50 ; -1.566 ; -1.566        ;
+----------+--------+---------------+


+-------------------------------+
; Fast Model Recovery Summary   ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; Clk   ; 0.382 ; 0.000         ;
+-------+-------+---------------+


+--------------------------------+
; Fast Model Removal Summary     ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; Clk   ; -0.197 ; -1.740        ;
+-------+--------+---------------+


+-------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                      ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; CLOCK_50                           ; -1.380 ; -27.380       ;
; Clk                                ; -0.500 ; -46.000       ;
; State_machine:sm01|present_state.I ; 0.500  ; 0.000         ;
+------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Clk'                                                                                                                               ;
+--------+----------------------------+---------------------+------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node             ; Launch Clock                       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+---------------------+------------------------------------+-------------+--------------+------------+------------+
; -0.989 ; Shifter:SR2|Y[0]~latch     ; Reg16:G1|Out_16[15] ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 0.254      ; 1.775      ;
; -0.903 ; Shifter:SR2|Y[3]~latch     ; Reg16:G1|Out_16[15] ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 0.256      ; 1.691      ;
; -0.876 ; Shifter:SR2|Y[1]~latch     ; Reg16:G1|Out_16[15] ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 0.255      ; 1.663      ;
; -0.866 ; Shifter:SR2|Y[6]~latch     ; Reg16:G1|Out_16[15] ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 0.247      ; 1.645      ;
; -0.844 ; Shifter:SR2|Y[0]~latch     ; Reg16:G1|Out_16[14] ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 0.245      ; 1.621      ;
; -0.812 ; Shifter:SR2|Y[0]~latch     ; Reg16:G1|Out_16[13] ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 0.245      ; 1.589      ;
; -0.794 ; Shifter:SR2|Y[2]~latch     ; Reg16:G1|Out_16[15] ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 0.253      ; 1.579      ;
; -0.782 ; Shifter:SR2|Y[4]~_emulated ; Reg16:G1|Out_16[15] ; Clk                                ; Clk         ; 1.000        ; 0.010      ; 1.824      ;
; -0.777 ; Shifter:SR2|Y[0]~latch     ; Reg16:G1|Out_16[10] ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 0.245      ; 1.554      ;
; -0.774 ; Shifter:SR2|Y[0]~latch     ; Reg16:G1|Out_16[12] ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 0.245      ; 1.551      ;
; -0.769 ; Shifter:SR2|Y[7]~latch     ; Reg16:G1|Out_16[15] ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 0.247      ; 1.548      ;
; -0.767 ; Shifter:SR2|Y[2]~_emulated ; Reg16:G1|Out_16[15] ; Clk                                ; Clk         ; 1.000        ; 0.010      ; 1.809      ;
; -0.763 ; Reg16:G1|Out_16[0]         ; Reg16:G1|Out_16[15] ; Clk                                ; Clk         ; 1.000        ; 0.000      ; 1.795      ;
; -0.758 ; Shifter:SR2|Y[3]~latch     ; Reg16:G1|Out_16[14] ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 0.247      ; 1.537      ;
; -0.755 ; Shifter:SR2|Y[1]~_emulated ; Reg16:G1|Out_16[15] ; Clk                                ; Clk         ; 1.000        ; 0.010      ; 1.797      ;
; -0.754 ; Shifter:SR2|Y[0]~_emulated ; Reg16:G1|Out_16[15] ; Clk                                ; Clk         ; 1.000        ; 0.010      ; 1.796      ;
; -0.746 ; Shifter:SR2|Y[7]~_emulated ; Reg16:G1|Out_16[15] ; Clk                                ; Clk         ; 1.000        ; 0.004      ; 1.782      ;
; -0.744 ; Shifter:SR2|Y[5]~latch     ; Reg16:G1|Out_16[15] ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 0.292      ; 1.568      ;
; -0.735 ; Shifter:SR2|Y[0]~latch     ; Reg16:G1|Out_16[11] ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 0.245      ; 1.512      ;
; -0.733 ; Reg16:G1|Out_16[1]         ; Reg16:G1|Out_16[15] ; Clk                                ; Clk         ; 1.000        ; 0.000      ; 1.765      ;
; -0.732 ; Shifter:SR2|Y[6]~_emulated ; Reg16:G1|Out_16[15] ; Clk                                ; Clk         ; 1.000        ; 0.004      ; 1.768      ;
; -0.731 ; Shifter:SR2|Y[1]~latch     ; Reg16:G1|Out_16[14] ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 0.246      ; 1.509      ;
; -0.730 ; Shifter:SR2|Y[4]~latch     ; Reg16:G1|Out_16[15] ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 0.257      ; 1.519      ;
; -0.727 ; Shifter:SR2|Y[5]~_emulated ; Reg16:G1|Out_16[15] ; Clk                                ; Clk         ; 1.000        ; 0.010      ; 1.769      ;
; -0.726 ; Shifter:SR2|Y[3]~latch     ; Reg16:G1|Out_16[13] ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 0.247      ; 1.505      ;
; -0.721 ; Shifter:SR2|Y[6]~latch     ; Reg16:G1|Out_16[14] ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 0.238      ; 1.491      ;
; -0.699 ; Shifter:SR2|Y[1]~latch     ; Reg16:G1|Out_16[13] ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 0.246      ; 1.477      ;
; -0.698 ; Reg16:G1|Out_16[2]         ; Reg16:G1|Out_16[15] ; Clk                                ; Clk         ; 1.000        ; 0.000      ; 1.730      ;
; -0.696 ; Shifter:SR2|Y[3]~_emulated ; Reg16:G1|Out_16[15] ; Clk                                ; Clk         ; 1.000        ; 0.010      ; 1.738      ;
; -0.691 ; Shifter:SR2|Y[3]~latch     ; Reg16:G1|Out_16[10] ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 0.247      ; 1.470      ;
; -0.689 ; Shifter:SR2|Y[6]~latch     ; Reg16:G1|Out_16[13] ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 0.238      ; 1.459      ;
; -0.688 ; Shifter:SR2|Y[3]~latch     ; Reg16:G1|Out_16[12] ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 0.247      ; 1.467      ;
; -0.675 ; Shifter:SR2|Y[0]~latch     ; Reg16:G1|Out_16[9]  ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 0.245      ; 1.452      ;
; -0.664 ; Shifter:SR2|Y[1]~latch     ; Reg16:G1|Out_16[10] ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 0.246      ; 1.442      ;
; -0.661 ; Shifter:SR2|Y[8]           ; Reg16:G1|Out_16[15] ; Clk                                ; Clk         ; 1.000        ; 0.004      ; 1.697      ;
; -0.661 ; Shifter:SR2|Y[1]~latch     ; Reg16:G1|Out_16[12] ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 0.246      ; 1.439      ;
; -0.654 ; Shifter:SR2|Y[6]~latch     ; Reg16:G1|Out_16[10] ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 0.238      ; 1.424      ;
; -0.651 ; Shifter:SR2|Y[6]~latch     ; Reg16:G1|Out_16[12] ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 0.238      ; 1.421      ;
; -0.649 ; Shifter:SR2|Y[2]~latch     ; Reg16:G1|Out_16[14] ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 0.244      ; 1.425      ;
; -0.649 ; Shifter:SR2|Y[3]~latch     ; Reg16:G1|Out_16[11] ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 0.247      ; 1.428      ;
; -0.648 ; Reg16:G1|Out_16[3]         ; Reg16:G1|Out_16[15] ; Clk                                ; Clk         ; 1.000        ; 0.000      ; 1.680      ;
; -0.637 ; Shifter:SR2|Y[4]~_emulated ; Reg16:G1|Out_16[14] ; Clk                                ; Clk         ; 1.000        ; 0.001      ; 1.670      ;
; -0.624 ; Shifter:SR2|Y[7]~latch     ; Reg16:G1|Out_16[14] ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 0.238      ; 1.394      ;
; -0.622 ; Shifter:SR2|Y[2]~_emulated ; Reg16:G1|Out_16[14] ; Clk                                ; Clk         ; 1.000        ; 0.001      ; 1.655      ;
; -0.622 ; Shifter:SR2|Y[0]~latch     ; Reg16:G1|Out_16[8]  ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 0.245      ; 1.399      ;
; -0.622 ; Shifter:SR2|Y[1]~latch     ; Reg16:G1|Out_16[11] ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 0.246      ; 1.400      ;
; -0.618 ; Reg16:G1|Out_16[0]         ; Reg16:G1|Out_16[14] ; Clk                                ; Clk         ; 1.000        ; -0.009     ; 1.641      ;
; -0.617 ; Shifter:SR2|Y[2]~latch     ; Reg16:G1|Out_16[13] ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 0.244      ; 1.393      ;
; -0.616 ; Shifter:SR2|Y[0]~latch     ; Reg16:G1|Out_16[6]  ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 0.254      ; 1.402      ;
; -0.615 ; Reg16:G1|Out_16[4]         ; Reg16:G1|Out_16[15] ; Clk                                ; Clk         ; 1.000        ; 0.000      ; 1.647      ;
; -0.612 ; Shifter:SR2|Y[6]~latch     ; Reg16:G1|Out_16[11] ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 0.238      ; 1.382      ;
; -0.610 ; Shifter:SR2|Y[1]~_emulated ; Reg16:G1|Out_16[14] ; Clk                                ; Clk         ; 1.000        ; 0.001      ; 1.643      ;
; -0.609 ; Shifter:SR2|Y[0]~_emulated ; Reg16:G1|Out_16[14] ; Clk                                ; Clk         ; 1.000        ; 0.001      ; 1.642      ;
; -0.605 ; Shifter:SR2|Y[4]~_emulated ; Reg16:G1|Out_16[13] ; Clk                                ; Clk         ; 1.000        ; 0.001      ; 1.638      ;
; -0.601 ; Shifter:SR2|Y[7]~_emulated ; Reg16:G1|Out_16[14] ; Clk                                ; Clk         ; 1.000        ; -0.005     ; 1.628      ;
; -0.599 ; Shifter:SR2|Y[5]~latch     ; Reg16:G1|Out_16[14] ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 0.283      ; 1.414      ;
; -0.594 ; Reg16:G1|Out_16[5]         ; Reg16:G1|Out_16[15] ; Clk                                ; Clk         ; 1.000        ; 0.000      ; 1.626      ;
; -0.592 ; Shifter:SR2|Y[7]~latch     ; Reg16:G1|Out_16[13] ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 0.238      ; 1.362      ;
; -0.590 ; Shifter:SR2|Y[2]~_emulated ; Reg16:G1|Out_16[13] ; Clk                                ; Clk         ; 1.000        ; 0.001      ; 1.623      ;
; -0.589 ; Shifter:SR2|Y[3]~latch     ; Reg16:G1|Out_16[9]  ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 0.247      ; 1.368      ;
; -0.588 ; Reg16:G1|Out_16[1]         ; Reg16:G1|Out_16[14] ; Clk                                ; Clk         ; 1.000        ; -0.009     ; 1.611      ;
; -0.587 ; Shifter:SR2|Y[6]~_emulated ; Reg16:G1|Out_16[14] ; Clk                                ; Clk         ; 1.000        ; -0.005     ; 1.614      ;
; -0.586 ; Reg16:G1|Out_16[0]         ; Reg16:G1|Out_16[13] ; Clk                                ; Clk         ; 1.000        ; -0.009     ; 1.609      ;
; -0.585 ; Shifter:SR2|Y[4]~latch     ; Reg16:G1|Out_16[14] ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 0.248      ; 1.365      ;
; -0.582 ; Shifter:SR2|Y[5]~_emulated ; Reg16:G1|Out_16[14] ; Clk                                ; Clk         ; 1.000        ; 0.001      ; 1.615      ;
; -0.582 ; Shifter:SR2|Y[2]~latch     ; Reg16:G1|Out_16[10] ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 0.244      ; 1.358      ;
; -0.579 ; Shifter:SR2|Y[2]~latch     ; Reg16:G1|Out_16[12] ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 0.244      ; 1.355      ;
; -0.578 ; Shifter:SR2|Y[1]~_emulated ; Reg16:G1|Out_16[13] ; Clk                                ; Clk         ; 1.000        ; 0.001      ; 1.611      ;
; -0.578 ; Shifter:SR2|Y[0]~latch     ; Reg16:G1|Out_16[5]  ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 0.254      ; 1.364      ;
; -0.577 ; Shifter:SR2|Y[0]~_emulated ; Reg16:G1|Out_16[13] ; Clk                                ; Clk         ; 1.000        ; 0.001      ; 1.610      ;
; -0.576 ; Shifter:SR2|Y[0]~latch     ; Reg16:G1|Out_16[7]  ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 0.245      ; 1.353      ;
; -0.573 ; Shifter:SR2|Y[0]~latch     ; Reg16:G1|Out_16[2]  ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 0.254      ; 1.359      ;
; -0.570 ; Shifter:SR2|Y[4]~_emulated ; Reg16:G1|Out_16[10] ; Clk                                ; Clk         ; 1.000        ; 0.001      ; 1.603      ;
; -0.569 ; Shifter:SR2|Y[7]~_emulated ; Reg16:G1|Out_16[13] ; Clk                                ; Clk         ; 1.000        ; -0.005     ; 1.596      ;
; -0.567 ; Shifter:SR2|Y[4]~_emulated ; Reg16:G1|Out_16[12] ; Clk                                ; Clk         ; 1.000        ; 0.001      ; 1.600      ;
; -0.567 ; Shifter:SR2|Y[5]~latch     ; Reg16:G1|Out_16[13] ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 0.283      ; 1.382      ;
; -0.562 ; Shifter:SR2|Y[1]~latch     ; Reg16:G1|Out_16[9]  ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 0.246      ; 1.340      ;
; -0.557 ; Shifter:SR2|Y[7]~latch     ; Reg16:G1|Out_16[10] ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 0.238      ; 1.327      ;
; -0.556 ; Reg16:G1|Out_16[1]         ; Reg16:G1|Out_16[13] ; Clk                                ; Clk         ; 1.000        ; -0.009     ; 1.579      ;
; -0.555 ; Shifter:SR2|Y[6]~_emulated ; Reg16:G1|Out_16[13] ; Clk                                ; Clk         ; 1.000        ; -0.005     ; 1.582      ;
; -0.555 ; Shifter:SR2|Y[2]~_emulated ; Reg16:G1|Out_16[10] ; Clk                                ; Clk         ; 1.000        ; 0.001      ; 1.588      ;
; -0.554 ; Shifter:SR2|Y[7]~latch     ; Reg16:G1|Out_16[12] ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 0.238      ; 1.324      ;
; -0.553 ; Reg16:G1|Out_16[2]         ; Reg16:G1|Out_16[14] ; Clk                                ; Clk         ; 1.000        ; -0.009     ; 1.576      ;
; -0.553 ; Shifter:SR2|Y[4]~latch     ; Reg16:G1|Out_16[13] ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 0.248      ; 1.333      ;
; -0.552 ; Shifter:SR2|Y[2]~_emulated ; Reg16:G1|Out_16[12] ; Clk                                ; Clk         ; 1.000        ; 0.001      ; 1.585      ;
; -0.552 ; Shifter:SR2|Y[6]~latch     ; Reg16:G1|Out_16[9]  ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 0.238      ; 1.322      ;
; -0.551 ; Shifter:SR2|Y[3]~_emulated ; Reg16:G1|Out_16[14] ; Clk                                ; Clk         ; 1.000        ; 0.001      ; 1.584      ;
; -0.551 ; Reg16:G1|Out_16[0]         ; Reg16:G1|Out_16[10] ; Clk                                ; Clk         ; 1.000        ; -0.009     ; 1.574      ;
; -0.550 ; Shifter:SR2|Y[5]~_emulated ; Reg16:G1|Out_16[13] ; Clk                                ; Clk         ; 1.000        ; 0.001      ; 1.583      ;
; -0.548 ; Reg16:G1|Out_16[0]         ; Reg16:G1|Out_16[12] ; Clk                                ; Clk         ; 1.000        ; -0.009     ; 1.571      ;
; -0.543 ; Shifter:SR2|Y[1]~_emulated ; Reg16:G1|Out_16[10] ; Clk                                ; Clk         ; 1.000        ; 0.001      ; 1.576      ;
; -0.542 ; Shifter:SR2|Y[0]~_emulated ; Reg16:G1|Out_16[10] ; Clk                                ; Clk         ; 1.000        ; 0.001      ; 1.575      ;
; -0.541 ; Reg16:G1|Out_16[6]         ; Reg16:G1|Out_16[15] ; Clk                                ; Clk         ; 1.000        ; 0.000      ; 1.573      ;
; -0.540 ; Shifter:SR2|Y[1]~_emulated ; Reg16:G1|Out_16[12] ; Clk                                ; Clk         ; 1.000        ; 0.001      ; 1.573      ;
; -0.540 ; Shifter:SR2|Y[2]~latch     ; Reg16:G1|Out_16[11] ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 0.244      ; 1.316      ;
; -0.539 ; Shifter:SR2|Y[0]~_emulated ; Reg16:G1|Out_16[12] ; Clk                                ; Clk         ; 1.000        ; 0.001      ; 1.572      ;
; -0.538 ; Shifter:SR2|Y[0]~latch     ; Reg16:G1|Out_16[4]  ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 0.254      ; 1.324      ;
; -0.536 ; Shifter:SR2|Y[3]~latch     ; Reg16:G1|Out_16[8]  ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 0.247      ; 1.315      ;
; -0.534 ; Shifter:SR2|Y[7]~_emulated ; Reg16:G1|Out_16[10] ; Clk                                ; Clk         ; 1.000        ; -0.005     ; 1.561      ;
; -0.532 ; Shifter:SR2|Y[5]~latch     ; Reg16:G1|Out_16[10] ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 0.283      ; 1.347      ;
+--------+----------------------------+---------------------+------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                         ;
+--------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -0.839 ; \io01:cnt_25M[11] ; Clk               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.871      ;
; -0.838 ; \io01:cnt_25M[0]  ; \io01:cnt_25M[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.864      ;
; -0.824 ; \io01:cnt_25M[23] ; Clk               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.857      ;
; -0.816 ; \io01:cnt_25M[1]  ; \io01:cnt_25M[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.842      ;
; -0.809 ; \io01:cnt_25M[11] ; \io01:cnt_25M[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.841      ;
; -0.809 ; \io01:cnt_25M[11] ; \io01:cnt_25M[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.841      ;
; -0.808 ; \io01:cnt_25M[11] ; \io01:cnt_25M[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.840      ;
; -0.808 ; \io01:cnt_25M[11] ; \io01:cnt_25M[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.840      ;
; -0.807 ; \io01:cnt_25M[11] ; \io01:cnt_25M[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.839      ;
; -0.794 ; \io01:cnt_25M[23] ; \io01:cnt_25M[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.827      ;
; -0.794 ; \io01:cnt_25M[23] ; \io01:cnt_25M[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.827      ;
; -0.793 ; \io01:cnt_25M[23] ; \io01:cnt_25M[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.826      ;
; -0.793 ; \io01:cnt_25M[23] ; \io01:cnt_25M[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.826      ;
; -0.792 ; \io01:cnt_25M[23] ; \io01:cnt_25M[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.825      ;
; -0.791 ; \io01:cnt_25M[11] ; \io01:cnt_25M[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.823      ;
; -0.790 ; \io01:cnt_25M[11] ; \io01:cnt_25M[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.822      ;
; -0.790 ; \io01:cnt_25M[12] ; Clk               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.822      ;
; -0.789 ; \io01:cnt_25M[11] ; \io01:cnt_25M[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.821      ;
; -0.789 ; \io01:cnt_25M[11] ; \io01:cnt_25M[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.821      ;
; -0.789 ; \io01:cnt_25M[11] ; \io01:cnt_25M[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.821      ;
; -0.789 ; \io01:cnt_25M[15] ; Clk               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.822      ;
; -0.781 ; \io01:cnt_25M[2]  ; \io01:cnt_25M[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.807      ;
; -0.776 ; \io01:cnt_25M[23] ; \io01:cnt_25M[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.809      ;
; -0.775 ; \io01:cnt_25M[23] ; \io01:cnt_25M[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.808      ;
; -0.774 ; \io01:cnt_25M[23] ; \io01:cnt_25M[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.807      ;
; -0.774 ; \io01:cnt_25M[23] ; \io01:cnt_25M[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.807      ;
; -0.774 ; \io01:cnt_25M[23] ; \io01:cnt_25M[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.807      ;
; -0.771 ; \io01:cnt_25M[14] ; Clk               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.803      ;
; -0.768 ; \io01:cnt_25M[0]  ; \io01:cnt_25M[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.794      ;
; -0.760 ; \io01:cnt_25M[12] ; \io01:cnt_25M[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.792      ;
; -0.760 ; \io01:cnt_25M[12] ; \io01:cnt_25M[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.792      ;
; -0.759 ; \io01:cnt_25M[12] ; \io01:cnt_25M[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.791      ;
; -0.759 ; \io01:cnt_25M[12] ; \io01:cnt_25M[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.791      ;
; -0.759 ; \io01:cnt_25M[15] ; \io01:cnt_25M[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.792      ;
; -0.759 ; \io01:cnt_25M[15] ; \io01:cnt_25M[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.792      ;
; -0.758 ; \io01:cnt_25M[12] ; \io01:cnt_25M[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.790      ;
; -0.758 ; \io01:cnt_25M[15] ; \io01:cnt_25M[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.791      ;
; -0.758 ; \io01:cnt_25M[15] ; \io01:cnt_25M[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.791      ;
; -0.757 ; \io01:cnt_25M[15] ; \io01:cnt_25M[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.790      ;
; -0.756 ; \io01:cnt_25M[20] ; Clk               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.788      ;
; -0.749 ; \io01:cnt_25M[6]  ; \io01:cnt_25M[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.780      ;
; -0.747 ; \io01:cnt_25M[13] ; Clk               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.779      ;
; -0.746 ; \io01:cnt_25M[1]  ; \io01:cnt_25M[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.772      ;
; -0.742 ; \io01:cnt_25M[12] ; \io01:cnt_25M[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.774      ;
; -0.741 ; \io01:cnt_25M[12] ; \io01:cnt_25M[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.773      ;
; -0.741 ; \io01:cnt_25M[14] ; \io01:cnt_25M[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.773      ;
; -0.741 ; \io01:cnt_25M[14] ; \io01:cnt_25M[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.773      ;
; -0.741 ; \io01:cnt_25M[15] ; \io01:cnt_25M[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.774      ;
; -0.740 ; \io01:cnt_25M[12] ; \io01:cnt_25M[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.772      ;
; -0.740 ; \io01:cnt_25M[12] ; \io01:cnt_25M[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.772      ;
; -0.740 ; \io01:cnt_25M[12] ; \io01:cnt_25M[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.772      ;
; -0.740 ; \io01:cnt_25M[14] ; \io01:cnt_25M[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.772      ;
; -0.740 ; \io01:cnt_25M[14] ; \io01:cnt_25M[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.772      ;
; -0.740 ; \io01:cnt_25M[15] ; \io01:cnt_25M[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.773      ;
; -0.739 ; \io01:cnt_25M[14] ; \io01:cnt_25M[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.771      ;
; -0.739 ; \io01:cnt_25M[15] ; \io01:cnt_25M[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.772      ;
; -0.739 ; \io01:cnt_25M[15] ; \io01:cnt_25M[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.772      ;
; -0.739 ; \io01:cnt_25M[15] ; \io01:cnt_25M[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.772      ;
; -0.737 ; \io01:cnt_25M[0]  ; \io01:cnt_25M[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 1.764      ;
; -0.729 ; \io01:cnt_25M[3]  ; \io01:cnt_25M[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.755      ;
; -0.726 ; \io01:cnt_25M[20] ; \io01:cnt_25M[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.758      ;
; -0.726 ; \io01:cnt_25M[20] ; \io01:cnt_25M[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.758      ;
; -0.725 ; \io01:cnt_25M[20] ; \io01:cnt_25M[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.757      ;
; -0.725 ; \io01:cnt_25M[20] ; \io01:cnt_25M[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.757      ;
; -0.724 ; \io01:cnt_25M[20] ; \io01:cnt_25M[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.756      ;
; -0.723 ; \io01:cnt_25M[14] ; \io01:cnt_25M[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.755      ;
; -0.722 ; \io01:cnt_25M[14] ; \io01:cnt_25M[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.754      ;
; -0.721 ; \io01:cnt_25M[14] ; \io01:cnt_25M[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.753      ;
; -0.721 ; \io01:cnt_25M[14] ; \io01:cnt_25M[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.753      ;
; -0.721 ; \io01:cnt_25M[14] ; \io01:cnt_25M[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.753      ;
; -0.717 ; \io01:cnt_25M[13] ; \io01:cnt_25M[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.749      ;
; -0.717 ; \io01:cnt_25M[13] ; \io01:cnt_25M[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.749      ;
; -0.716 ; \io01:cnt_25M[13] ; \io01:cnt_25M[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.748      ;
; -0.716 ; \io01:cnt_25M[13] ; \io01:cnt_25M[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.748      ;
; -0.715 ; \io01:cnt_25M[13] ; \io01:cnt_25M[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.747      ;
; -0.715 ; \io01:cnt_25M[1]  ; \io01:cnt_25M[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 1.742      ;
; -0.711 ; \io01:cnt_25M[2]  ; \io01:cnt_25M[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.737      ;
; -0.708 ; \io01:cnt_25M[20] ; \io01:cnt_25M[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.740      ;
; -0.707 ; \io01:cnt_25M[20] ; \io01:cnt_25M[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.739      ;
; -0.706 ; \io01:cnt_25M[20] ; \io01:cnt_25M[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.738      ;
; -0.706 ; \io01:cnt_25M[20] ; \io01:cnt_25M[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.738      ;
; -0.706 ; \io01:cnt_25M[20] ; \io01:cnt_25M[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.738      ;
; -0.704 ; \io01:cnt_25M[22] ; Clk               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.737      ;
; -0.699 ; \io01:cnt_25M[13] ; \io01:cnt_25M[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.731      ;
; -0.698 ; \io01:cnt_25M[8]  ; Clk               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 1.725      ;
; -0.698 ; \io01:cnt_25M[21] ; Clk               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.730      ;
; -0.698 ; \io01:cnt_25M[0]  ; \io01:cnt_25M[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 1.725      ;
; -0.698 ; \io01:cnt_25M[13] ; \io01:cnt_25M[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.730      ;
; -0.697 ; \io01:cnt_25M[13] ; \io01:cnt_25M[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.729      ;
; -0.697 ; \io01:cnt_25M[13] ; \io01:cnt_25M[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.729      ;
; -0.697 ; \io01:cnt_25M[13] ; \io01:cnt_25M[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.729      ;
; -0.687 ; \io01:cnt_25M[9]  ; Clk               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 1.714      ;
; -0.680 ; \io01:cnt_25M[2]  ; \io01:cnt_25M[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 1.707      ;
; -0.679 ; \io01:cnt_25M[6]  ; \io01:cnt_25M[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.710      ;
; -0.676 ; \io01:cnt_25M[1]  ; \io01:cnt_25M[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 1.703      ;
; -0.674 ; \io01:cnt_25M[22] ; \io01:cnt_25M[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.707      ;
; -0.674 ; \io01:cnt_25M[22] ; \io01:cnt_25M[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.707      ;
; -0.673 ; \io01:cnt_25M[22] ; \io01:cnt_25M[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.706      ;
; -0.673 ; \io01:cnt_25M[22] ; \io01:cnt_25M[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.706      ;
; -0.672 ; \io01:cnt_25M[22] ; \io01:cnt_25M[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.705      ;
+--------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Clk'                                                                                                                                                       ;
+--------+------------------------------------+------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock                       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; -1.626 ; State_machine:sm01|present_state.I ; State_machine:sm01|present_state.C ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 1.888      ; 0.555      ;
; -1.602 ; State_machine:sm01|present_state.I ; State_machine:sm01|present_state.A ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 1.888      ; 0.579      ;
; -1.577 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[8]                   ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 1.887      ; 0.603      ;
; -1.490 ; State_machine:sm01|present_state.I ; State_machine:sm01|present_state.S ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 1.888      ; 0.691      ;
; -1.414 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[7]~_emulated         ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 1.887      ; 0.766      ;
; -1.394 ; State_machine:sm01|present_state.I ; Reg16:G1|Out_16[7]                 ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 1.882      ; 0.781      ;
; -1.394 ; State_machine:sm01|present_state.I ; Reg16:G1|Out_16[14]                ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 1.882      ; 0.781      ;
; -1.393 ; State_machine:sm01|present_state.I ; Reg16:G1|Out_16[9]                 ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 1.882      ; 0.782      ;
; -1.392 ; State_machine:sm01|present_state.I ; Reg16:G1|Out_16[8]                 ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 1.882      ; 0.783      ;
; -1.391 ; State_machine:sm01|present_state.I ; Reg16:G1|Out_16[1]                 ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 1.891      ; 0.793      ;
; -1.391 ; State_machine:sm01|present_state.I ; Reg16:G1|Out_16[6]                 ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 1.891      ; 0.793      ;
; -1.391 ; State_machine:sm01|present_state.I ; Reg16:G1|Out_16[10]                ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 1.882      ; 0.784      ;
; -1.390 ; State_machine:sm01|present_state.I ; Reg16:G1|Out_16[0]                 ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 1.891      ; 0.794      ;
; -1.390 ; State_machine:sm01|present_state.I ; Reg16:G1|Out_16[12]                ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 1.882      ; 0.785      ;
; -1.389 ; State_machine:sm01|present_state.I ; Reg16:G1|Out_16[11]                ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 1.882      ; 0.786      ;
; -1.389 ; State_machine:sm01|present_state.I ; Reg16:G1|Out_16[13]                ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 1.882      ; 0.786      ;
; -1.388 ; State_machine:sm01|present_state.I ; Reg16:G1|Out_16[15]                ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 1.891      ; 0.796      ;
; -1.386 ; State_machine:sm01|present_state.I ; Reg16:G1|Out_16[3]                 ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 1.891      ; 0.798      ;
; -1.385 ; State_machine:sm01|present_state.I ; Reg16:G1|Out_16[2]                 ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 1.891      ; 0.799      ;
; -1.385 ; State_machine:sm01|present_state.I ; Reg16:G1|Out_16[5]                 ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 1.891      ; 0.799      ;
; -1.384 ; State_machine:sm01|present_state.I ; Reg16:G1|Out_16[4]                 ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 1.891      ; 0.800      ;
; -1.363 ; State_machine:sm01|present_state.I ; Shifter:SR1|Y[3]~_emulated         ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 1.888      ; 0.818      ;
; -1.358 ; State_machine:sm01|present_state.I ; Shifter:SR1|Y[4]~_emulated         ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 1.888      ; 0.823      ;
; -1.332 ; State_machine:sm01|present_state.I ; Shifter:SR1|Y[6]~_emulated         ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 1.888      ; 0.849      ;
; -1.303 ; State_machine:sm01|present_state.I ; Shifter:SR1|Y[1]~_emulated         ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 1.888      ; 0.878      ;
; -1.284 ; State_machine:sm01|present_state.I ; Shifter:SR1|Y[5]~_emulated         ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 1.888      ; 0.897      ;
; -1.236 ; State_machine:sm01|present_state.I ; Shifter:SR1|Y[0]~_emulated         ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 1.888      ; 0.945      ;
; -1.236 ; State_machine:sm01|present_state.I ; Shifter:SR1|Y[2]~_emulated         ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 1.888      ; 0.945      ;
; -1.221 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[1]~_emulated         ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 1.881      ; 0.953      ;
; -1.172 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[3]~_emulated         ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 1.881      ; 1.002      ;
; -1.163 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[4]~_emulated         ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 1.881      ; 1.011      ;
; -1.126 ; State_machine:sm01|present_state.I ; State_machine:sm01|present_state.C ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 1.888      ; 0.555      ;
; -1.113 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[5]~_emulated         ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 1.881      ; 1.061      ;
; -1.105 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[2]~_emulated         ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 1.881      ; 1.069      ;
; -1.102 ; State_machine:sm01|present_state.I ; State_machine:sm01|present_state.A ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 1.888      ; 0.579      ;
; -1.101 ; State_machine:sm01|present_state.I ; State_machine:sm01|present_state.R ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 1.888      ; 1.080      ;
; -1.082 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[6]~_emulated         ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 1.887      ; 1.098      ;
; -1.077 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[8]                   ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 1.887      ; 0.603      ;
; -0.990 ; State_machine:sm01|present_state.I ; State_machine:sm01|present_state.S ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 1.888      ; 0.691      ;
; -0.914 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[7]~_emulated         ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 1.887      ; 0.766      ;
; -0.894 ; State_machine:sm01|present_state.I ; Reg16:G1|Out_16[7]                 ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 1.882      ; 0.781      ;
; -0.894 ; State_machine:sm01|present_state.I ; Reg16:G1|Out_16[14]                ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 1.882      ; 0.781      ;
; -0.893 ; State_machine:sm01|present_state.I ; Reg16:G1|Out_16[9]                 ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 1.882      ; 0.782      ;
; -0.892 ; State_machine:sm01|present_state.I ; Reg16:G1|Out_16[8]                 ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 1.882      ; 0.783      ;
; -0.891 ; State_machine:sm01|present_state.I ; Reg16:G1|Out_16[1]                 ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 1.891      ; 0.793      ;
; -0.891 ; State_machine:sm01|present_state.I ; Reg16:G1|Out_16[6]                 ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 1.891      ; 0.793      ;
; -0.891 ; State_machine:sm01|present_state.I ; Reg16:G1|Out_16[10]                ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 1.882      ; 0.784      ;
; -0.890 ; State_machine:sm01|present_state.I ; Reg16:G1|Out_16[0]                 ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 1.891      ; 0.794      ;
; -0.890 ; State_machine:sm01|present_state.I ; Reg16:G1|Out_16[12]                ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 1.882      ; 0.785      ;
; -0.889 ; State_machine:sm01|present_state.I ; Reg16:G1|Out_16[11]                ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 1.882      ; 0.786      ;
; -0.889 ; State_machine:sm01|present_state.I ; Reg16:G1|Out_16[13]                ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 1.882      ; 0.786      ;
; -0.888 ; State_machine:sm01|present_state.I ; Reg16:G1|Out_16[15]                ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 1.891      ; 0.796      ;
; -0.886 ; State_machine:sm01|present_state.I ; Reg16:G1|Out_16[3]                 ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 1.891      ; 0.798      ;
; -0.885 ; State_machine:sm01|present_state.I ; Reg16:G1|Out_16[2]                 ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 1.891      ; 0.799      ;
; -0.885 ; State_machine:sm01|present_state.I ; Reg16:G1|Out_16[5]                 ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 1.891      ; 0.799      ;
; -0.884 ; State_machine:sm01|present_state.I ; Reg16:G1|Out_16[4]                 ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 1.891      ; 0.800      ;
; -0.863 ; State_machine:sm01|present_state.I ; Shifter:SR1|Y[3]~_emulated         ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 1.888      ; 0.818      ;
; -0.858 ; State_machine:sm01|present_state.I ; Shifter:SR1|Y[4]~_emulated         ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 1.888      ; 0.823      ;
; -0.832 ; State_machine:sm01|present_state.I ; Shifter:SR1|Y[6]~_emulated         ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 1.888      ; 0.849      ;
; -0.803 ; State_machine:sm01|present_state.I ; Shifter:SR1|Y[1]~_emulated         ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 1.888      ; 0.878      ;
; -0.784 ; State_machine:sm01|present_state.I ; Shifter:SR1|Y[5]~_emulated         ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 1.888      ; 0.897      ;
; -0.736 ; State_machine:sm01|present_state.I ; Shifter:SR1|Y[0]~_emulated         ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 1.888      ; 0.945      ;
; -0.736 ; State_machine:sm01|present_state.I ; Shifter:SR1|Y[2]~_emulated         ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 1.888      ; 0.945      ;
; -0.721 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[1]~_emulated         ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 1.881      ; 0.953      ;
; -0.672 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[3]~_emulated         ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 1.881      ; 1.002      ;
; -0.663 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[4]~_emulated         ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 1.881      ; 1.011      ;
; -0.613 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[5]~_emulated         ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 1.881      ; 1.061      ;
; -0.605 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[2]~_emulated         ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 1.881      ; 1.069      ;
; -0.601 ; State_machine:sm01|present_state.I ; State_machine:sm01|present_state.R ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 1.888      ; 1.080      ;
; -0.582 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[6]~_emulated         ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 1.887      ; 1.098      ;
; 0.156  ; Shifter:SR1|Y[7]~latch             ; Shifter:SR1|Y[7]~_emulated         ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 0.234      ; 0.042      ;
; 0.215  ; Reg16:G1|Out_16[0]                 ; Reg16:G1|Out_16[0]                 ; Clk                                ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Reg16:G1|Out_16[1]                 ; Reg16:G1|Out_16[1]                 ; Clk                                ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Reg16:G1|Out_16[2]                 ; Reg16:G1|Out_16[2]                 ; Clk                                ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Reg16:G1|Out_16[3]                 ; Reg16:G1|Out_16[3]                 ; Clk                                ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Reg16:G1|Out_16[4]                 ; Reg16:G1|Out_16[4]                 ; Clk                                ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Reg16:G1|Out_16[5]                 ; Reg16:G1|Out_16[5]                 ; Clk                                ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Reg16:G1|Out_16[6]                 ; Reg16:G1|Out_16[6]                 ; Clk                                ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Reg16:G1|Out_16[7]                 ; Reg16:G1|Out_16[7]                 ; Clk                                ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Reg16:G1|Out_16[8]                 ; Reg16:G1|Out_16[8]                 ; Clk                                ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Reg16:G1|Out_16[9]                 ; Reg16:G1|Out_16[9]                 ; Clk                                ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Reg16:G1|Out_16[10]                ; Reg16:G1|Out_16[10]                ; Clk                                ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Reg16:G1|Out_16[11]                ; Reg16:G1|Out_16[11]                ; Clk                                ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Reg16:G1|Out_16[12]                ; Reg16:G1|Out_16[12]                ; Clk                                ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Reg16:G1|Out_16[13]                ; Reg16:G1|Out_16[13]                ; Clk                                ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Reg16:G1|Out_16[14]                ; Reg16:G1|Out_16[14]                ; Clk                                ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Reg16:G1|Out_16[15]                ; Reg16:G1|Out_16[15]                ; Clk                                ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.248  ; State_machine:sm01|present_state.R ; State_machine:sm01|present_state.I ; Clk                                ; Clk         ; 0.000        ; 0.000      ; 0.400      ;
; 0.291  ; Shifter:SR2|Y[7]~_emulated         ; Shifter:SR2|Y[8]                   ; Clk                                ; Clk         ; 0.000        ; 0.000      ; 0.443      ;
; 0.310  ; State_machine:sm01|present_state.C ; State_machine:sm01|present_state.S ; Clk                                ; Clk         ; 0.000        ; 0.000      ; 0.462      ;
; 0.314  ; Shifter:SR2|Y[7]~latch             ; Shifter:SR2|Y[8]                   ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 0.243      ; 0.209      ;
; 0.320  ; Shifter:SR2|Y[2]~latch             ; Shifter:SR2|Y[2]~_emulated         ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 0.243      ; 0.215      ;
; 0.321  ; Shifter:SR2|Y[3]~latch             ; Shifter:SR2|Y[3]~_emulated         ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 0.246      ; 0.219      ;
; 0.332  ; State_machine:sm01|present_state.C ; State_machine:sm01|present_state.A ; Clk                                ; Clk         ; 0.000        ; 0.000      ; 0.484      ;
; 0.332  ; Shifter:SR2|Y[10]                  ; Shifter:SR2|Y[11]                  ; Clk                                ; Clk         ; 0.000        ; 0.000      ; 0.484      ;
; 0.332  ; Shifter:SR2|Y[12]                  ; Shifter:SR2|Y[13]                  ; Clk                                ; Clk         ; 0.000        ; 0.000      ; 0.484      ;
; 0.377  ; State_machine:sm01|present_state.Z ; State_machine:sm01|present_state.R ; Clk                                ; Clk         ; 0.000        ; 0.000      ; 0.529      ;
; 0.378  ; State_machine:sm01|present_state.Z ; State_machine:sm01|present_state.C ; Clk                                ; Clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.387  ; Shifter:SR1|Y[2]~latch             ; Shifter:SR1|Y[2]~_emulated         ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 0.229      ; 0.268      ;
; 0.394  ; Shifter:SR1|Y[4]~latch             ; Shifter:SR1|Y[4]~_emulated         ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 0.228      ; 0.274      ;
+--------+------------------------------------+------------------------------------+------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                          ;
+--------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -1.566 ; Clk               ; Clk               ; Clk          ; CLOCK_50    ; 0.000        ; 1.640      ; 0.367      ;
; -1.066 ; Clk               ; Clk               ; Clk          ; CLOCK_50    ; -0.500       ; 1.640      ; 0.367      ;
; 0.356  ; \io01:cnt_25M[23] ; \io01:cnt_25M[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.508      ;
; 0.358  ; \io01:cnt_25M[0]  ; \io01:cnt_25M[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; \io01:cnt_25M[3]  ; \io01:cnt_25M[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.360  ; \io01:cnt_25M[5]  ; \io01:cnt_25M[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; \io01:cnt_25M[7]  ; \io01:cnt_25M[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.362  ; \io01:cnt_25M[9]  ; \io01:cnt_25M[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.514      ;
; 0.363  ; \io01:cnt_25M[10] ; \io01:cnt_25M[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.515      ;
; 0.369  ; \io01:cnt_25M[1]  ; \io01:cnt_25M[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; \io01:cnt_25M[2]  ; \io01:cnt_25M[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; \io01:cnt_25M[15] ; \io01:cnt_25M[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; \io01:cnt_25M[17] ; \io01:cnt_25M[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.521      ;
; 0.370  ; \io01:cnt_25M[4]  ; \io01:cnt_25M[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.522      ;
; 0.371  ; \io01:cnt_25M[8]  ; \io01:cnt_25M[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.489  ; \io01:cnt_25M[24] ; \io01:cnt_25M[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.641      ;
; 0.496  ; \io01:cnt_25M[0]  ; \io01:cnt_25M[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.648      ;
; 0.498  ; \io01:cnt_25M[7]  ; \io01:cnt_25M[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.650      ;
; 0.500  ; \io01:cnt_25M[9]  ; \io01:cnt_25M[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.652      ;
; 0.504  ; \io01:cnt_25M[22] ; \io01:cnt_25M[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.656      ;
; 0.509  ; \io01:cnt_25M[2]  ; \io01:cnt_25M[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; \io01:cnt_25M[1]  ; \io01:cnt_25M[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.661      ;
; 0.510  ; \io01:cnt_25M[4]  ; \io01:cnt_25M[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.662      ;
; 0.511  ; \io01:cnt_25M[8]  ; \io01:cnt_25M[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.663      ;
; 0.531  ; \io01:cnt_25M[0]  ; \io01:cnt_25M[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.683      ;
; 0.533  ; \io01:cnt_25M[5]  ; \io01:cnt_25M[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.685      ;
; 0.533  ; \io01:cnt_25M[7]  ; \io01:cnt_25M[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.685      ;
; 0.544  ; \io01:cnt_25M[15] ; \io01:cnt_25M[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.696      ;
; 0.544  ; \io01:cnt_25M[1]  ; \io01:cnt_25M[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.696      ;
; 0.546  ; \io01:cnt_25M[8]  ; \io01:cnt_25M[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.698      ;
; 0.549  ; \io01:cnt_25M[24] ; \io01:cnt_25M[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.701      ;
; 0.551  ; \io01:cnt_25M[3]  ; \io01:cnt_25M[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.703      ;
; 0.566  ; \io01:cnt_25M[0]  ; \io01:cnt_25M[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.718      ;
; 0.568  ; \io01:cnt_25M[5]  ; \io01:cnt_25M[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.720      ;
; 0.568  ; \io01:cnt_25M[7]  ; \io01:cnt_25M[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.720      ;
; 0.580  ; \io01:cnt_25M[4]  ; \io01:cnt_25M[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.732      ;
; 0.585  ; \io01:cnt_25M[16] ; \io01:cnt_25M[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.736      ;
; 0.586  ; \io01:cnt_25M[14] ; \io01:cnt_25M[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.737      ;
; 0.586  ; \io01:cnt_25M[3]  ; \io01:cnt_25M[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.738      ;
; 0.603  ; \io01:cnt_25M[5]  ; \io01:cnt_25M[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.755      ;
; 0.603  ; \io01:cnt_25M[2]  ; \io01:cnt_25M[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.755      ;
; 0.604  ; \io01:cnt_25M[21] ; \io01:cnt_25M[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.755      ;
; 0.607  ; \io01:cnt_25M[22] ; \io01:cnt_25M[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.759      ;
; 0.615  ; \io01:cnt_25M[4]  ; \io01:cnt_25M[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.767      ;
; 0.619  ; \io01:cnt_25M[13] ; \io01:cnt_25M[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.770      ;
; 0.638  ; \io01:cnt_25M[5]  ; \io01:cnt_25M[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.790      ;
; 0.638  ; \io01:cnt_25M[2]  ; \io01:cnt_25M[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.790      ;
; 0.638  ; \io01:cnt_25M[1]  ; \io01:cnt_25M[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.790      ;
; 0.650  ; \io01:cnt_25M[4]  ; \io01:cnt_25M[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.802      ;
; 0.654  ; \io01:cnt_25M[12] ; \io01:cnt_25M[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.805      ;
; 0.656  ; \io01:cnt_25M[14] ; \io01:cnt_25M[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.807      ;
; 0.656  ; \io01:cnt_25M[3]  ; \io01:cnt_25M[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.808      ;
; 0.657  ; \io01:cnt_25M[6]  ; \io01:cnt_25M[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.808      ;
; 0.657  ; \io01:cnt_25M[6]  ; \io01:cnt_25M[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.808      ;
; 0.660  ; \io01:cnt_25M[0]  ; \io01:cnt_25M[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.812      ;
; 0.673  ; \io01:cnt_25M[1]  ; \io01:cnt_25M[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.825      ;
; 0.676  ; \io01:cnt_25M[21] ; \io01:cnt_25M[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.828      ;
; 0.676  ; \io01:cnt_25M[6]  ; \io01:cnt_25M[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.005      ; 0.833      ;
; 0.685  ; \io01:cnt_25M[4]  ; \io01:cnt_25M[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.837      ;
; 0.688  ; \io01:cnt_25M[24] ; \io01:cnt_25M[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 0.841      ;
; 0.688  ; \io01:cnt_25M[24] ; \io01:cnt_25M[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 0.841      ;
; 0.688  ; \io01:cnt_25M[24] ; \io01:cnt_25M[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 0.841      ;
; 0.689  ; \io01:cnt_25M[24] ; \io01:cnt_25M[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 0.842      ;
; 0.689  ; \io01:cnt_25M[13] ; \io01:cnt_25M[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.840      ;
; 0.690  ; \io01:cnt_25M[24] ; \io01:cnt_25M[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 0.843      ;
; 0.691  ; \io01:cnt_25M[16] ; \io01:cnt_25M[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.843      ;
; 0.691  ; \io01:cnt_25M[3]  ; \io01:cnt_25M[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.843      ;
; 0.695  ; \io01:cnt_25M[19] ; \io01:cnt_25M[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.847      ;
; 0.695  ; \io01:cnt_25M[0]  ; \io01:cnt_25M[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.847      ;
; 0.699  ; \io01:cnt_25M[10] ; \io01:cnt_25M[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.006     ; 0.845      ;
; 0.706  ; \io01:cnt_25M[24] ; \io01:cnt_25M[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 0.859      ;
; 0.707  ; \io01:cnt_25M[24] ; \io01:cnt_25M[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 0.860      ;
; 0.707  ; \io01:cnt_25M[24] ; \io01:cnt_25M[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 0.860      ;
; 0.708  ; \io01:cnt_25M[24] ; \io01:cnt_25M[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 0.861      ;
; 0.708  ; \io01:cnt_25M[2]  ; \io01:cnt_25M[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.860      ;
; 0.708  ; \io01:cnt_25M[24] ; \io01:cnt_25M[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 0.861      ;
; 0.711  ; \io01:cnt_25M[6]  ; \io01:cnt_25M[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.005      ; 0.868      ;
; 0.724  ; \io01:cnt_25M[12] ; \io01:cnt_25M[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.875      ;
; 0.726  ; \io01:cnt_25M[3]  ; \io01:cnt_25M[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.878      ;
; 0.733  ; \io01:cnt_25M[9]  ; \io01:cnt_25M[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.006     ; 0.879      ;
; 0.735  ; \io01:cnt_25M[23] ; \io01:cnt_25M[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.887      ;
; 0.738  ; \io01:cnt_25M[24] ; Clk               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 0.891      ;
; 0.743  ; \io01:cnt_25M[17] ; \io01:cnt_25M[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.895      ;
; 0.743  ; \io01:cnt_25M[2]  ; \io01:cnt_25M[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.895      ;
; 0.743  ; \io01:cnt_25M[1]  ; \io01:cnt_25M[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.895      ;
; 0.746  ; \io01:cnt_25M[6]  ; \io01:cnt_25M[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.005      ; 0.903      ;
; 0.753  ; \io01:cnt_25M[15] ; \io01:cnt_25M[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 0.906      ;
; 0.753  ; \io01:cnt_25M[20] ; \io01:cnt_25M[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.904      ;
; 0.756  ; \io01:cnt_25M[19] ; \io01:cnt_25M[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.907      ;
; 0.757  ; \io01:cnt_25M[17] ; \io01:cnt_25M[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 0.910      ;
; 0.761  ; \io01:cnt_25M[3]  ; \io01:cnt_25M[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.913      ;
; 0.765  ; \io01:cnt_25M[0]  ; \io01:cnt_25M[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.917      ;
; 0.769  ; \io01:cnt_25M[10] ; \io01:cnt_25M[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.006     ; 0.915      ;
; 0.778  ; \io01:cnt_25M[2]  ; \io01:cnt_25M[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.930      ;
; 0.778  ; \io01:cnt_25M[1]  ; \io01:cnt_25M[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.930      ;
; 0.779  ; \io01:cnt_25M[8]  ; \io01:cnt_25M[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.006     ; 0.925      ;
; 0.780  ; \io01:cnt_25M[22] ; \io01:cnt_25M[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.932      ;
; 0.781  ; \io01:cnt_25M[6]  ; \io01:cnt_25M[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.005      ; 0.938      ;
; 0.782  ; \io01:cnt_25M[17] ; \io01:cnt_25M[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 0.935      ;
; 0.784  ; \io01:cnt_25M[20] ; \io01:cnt_25M[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.936      ;
+--------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'Clk'                                                                                                                                          ;
+-------+------------------------------------+----------------------------+------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                    ; Launch Clock                       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+----------------------------+------------------------------------+-------------+--------------+------------+------------+
; 0.382 ; State_machine:sm01|present_state.I ; Shifter:SR1|Y[1]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 1.888      ; 2.179      ;
; 0.382 ; State_machine:sm01|present_state.I ; Shifter:SR1|Y[3]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 1.888      ; 2.179      ;
; 0.382 ; State_machine:sm01|present_state.I ; Shifter:SR1|Y[2]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 1.888      ; 2.179      ;
; 0.382 ; State_machine:sm01|present_state.I ; Shifter:SR1|Y[4]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 1.888      ; 2.179      ;
; 0.387 ; State_machine:sm01|present_state.I ; Shifter:SR1|Y[0]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 1.888      ; 2.174      ;
; 0.387 ; State_machine:sm01|present_state.I ; Shifter:SR1|Y[6]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 1.888      ; 2.174      ;
; 0.387 ; State_machine:sm01|present_state.I ; Shifter:SR1|Y[7]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 1.888      ; 2.174      ;
; 0.396 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[6]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 1.887      ; 2.164      ;
; 0.396 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[7]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 1.887      ; 2.164      ;
; 0.396 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[8]           ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 1.887      ; 2.164      ;
; 0.398 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[0]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 1.881      ; 2.156      ;
; 0.398 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[1]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 1.881      ; 2.156      ;
; 0.398 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[2]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 1.881      ; 2.156      ;
; 0.398 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[3]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 1.881      ; 2.156      ;
; 0.398 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[4]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 1.881      ; 2.156      ;
; 0.398 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[5]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 1.881      ; 2.156      ;
; 0.556 ; State_machine:sm01|present_state.I ; Shifter:SR1|Y[5]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 1.888      ; 2.005      ;
; 0.577 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[9]           ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 1.882      ; 1.978      ;
; 0.577 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[10]          ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 1.882      ; 1.978      ;
; 0.577 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[11]          ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 1.882      ; 1.978      ;
; 0.577 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[12]          ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 1.882      ; 1.978      ;
; 0.577 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[13]          ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 1.882      ; 1.978      ;
; 0.577 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[14]          ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 1.882      ; 1.978      ;
; 0.577 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[15]          ; State_machine:sm01|present_state.I ; Clk         ; 0.500        ; 1.882      ; 1.978      ;
; 0.882 ; State_machine:sm01|present_state.I ; Shifter:SR1|Y[1]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; 1.000        ; 1.888      ; 2.179      ;
; 0.882 ; State_machine:sm01|present_state.I ; Shifter:SR1|Y[3]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; 1.000        ; 1.888      ; 2.179      ;
; 0.882 ; State_machine:sm01|present_state.I ; Shifter:SR1|Y[2]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; 1.000        ; 1.888      ; 2.179      ;
; 0.882 ; State_machine:sm01|present_state.I ; Shifter:SR1|Y[4]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; 1.000        ; 1.888      ; 2.179      ;
; 0.887 ; State_machine:sm01|present_state.I ; Shifter:SR1|Y[0]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; 1.000        ; 1.888      ; 2.174      ;
; 0.887 ; State_machine:sm01|present_state.I ; Shifter:SR1|Y[6]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; 1.000        ; 1.888      ; 2.174      ;
; 0.887 ; State_machine:sm01|present_state.I ; Shifter:SR1|Y[7]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; 1.000        ; 1.888      ; 2.174      ;
; 0.896 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[6]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; 1.000        ; 1.887      ; 2.164      ;
; 0.896 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[7]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; 1.000        ; 1.887      ; 2.164      ;
; 0.896 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[8]           ; State_machine:sm01|present_state.I ; Clk         ; 1.000        ; 1.887      ; 2.164      ;
; 0.898 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[0]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; 1.000        ; 1.881      ; 2.156      ;
; 0.898 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[1]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; 1.000        ; 1.881      ; 2.156      ;
; 0.898 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[2]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; 1.000        ; 1.881      ; 2.156      ;
; 0.898 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[3]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; 1.000        ; 1.881      ; 2.156      ;
; 0.898 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[4]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; 1.000        ; 1.881      ; 2.156      ;
; 0.898 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[5]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; 1.000        ; 1.881      ; 2.156      ;
; 1.056 ; State_machine:sm01|present_state.I ; Shifter:SR1|Y[5]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; 1.000        ; 1.888      ; 2.005      ;
; 1.077 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[9]           ; State_machine:sm01|present_state.I ; Clk         ; 1.000        ; 1.882      ; 1.978      ;
; 1.077 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[10]          ; State_machine:sm01|present_state.I ; Clk         ; 1.000        ; 1.882      ; 1.978      ;
; 1.077 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[11]          ; State_machine:sm01|present_state.I ; Clk         ; 1.000        ; 1.882      ; 1.978      ;
; 1.077 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[12]          ; State_machine:sm01|present_state.I ; Clk         ; 1.000        ; 1.882      ; 1.978      ;
; 1.077 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[13]          ; State_machine:sm01|present_state.I ; Clk         ; 1.000        ; 1.882      ; 1.978      ;
; 1.077 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[14]          ; State_machine:sm01|present_state.I ; Clk         ; 1.000        ; 1.882      ; 1.978      ;
; 1.077 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[15]          ; State_machine:sm01|present_state.I ; Clk         ; 1.000        ; 1.882      ; 1.978      ;
+-------+------------------------------------+----------------------------+------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'Clk'                                                                                                                                            ;
+--------+------------------------------------+----------------------------+------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                    ; Launch Clock                       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+----------------------------+------------------------------------+-------------+--------------+------------+------------+
; -0.197 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[9]           ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 1.882      ; 1.978      ;
; -0.197 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[10]          ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 1.882      ; 1.978      ;
; -0.197 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[11]          ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 1.882      ; 1.978      ;
; -0.197 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[12]          ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 1.882      ; 1.978      ;
; -0.197 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[13]          ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 1.882      ; 1.978      ;
; -0.197 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[14]          ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 1.882      ; 1.978      ;
; -0.197 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[15]          ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 1.882      ; 1.978      ;
; -0.176 ; State_machine:sm01|present_state.I ; Shifter:SR1|Y[5]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 1.888      ; 2.005      ;
; -0.018 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[0]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 1.881      ; 2.156      ;
; -0.018 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[1]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 1.881      ; 2.156      ;
; -0.018 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[2]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 1.881      ; 2.156      ;
; -0.018 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[3]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 1.881      ; 2.156      ;
; -0.018 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[4]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 1.881      ; 2.156      ;
; -0.018 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[5]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 1.881      ; 2.156      ;
; -0.016 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[6]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 1.887      ; 2.164      ;
; -0.016 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[7]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 1.887      ; 2.164      ;
; -0.016 ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[8]           ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 1.887      ; 2.164      ;
; -0.007 ; State_machine:sm01|present_state.I ; Shifter:SR1|Y[0]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 1.888      ; 2.174      ;
; -0.007 ; State_machine:sm01|present_state.I ; Shifter:SR1|Y[6]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 1.888      ; 2.174      ;
; -0.007 ; State_machine:sm01|present_state.I ; Shifter:SR1|Y[7]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 1.888      ; 2.174      ;
; -0.002 ; State_machine:sm01|present_state.I ; Shifter:SR1|Y[1]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 1.888      ; 2.179      ;
; -0.002 ; State_machine:sm01|present_state.I ; Shifter:SR1|Y[3]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 1.888      ; 2.179      ;
; -0.002 ; State_machine:sm01|present_state.I ; Shifter:SR1|Y[2]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 1.888      ; 2.179      ;
; -0.002 ; State_machine:sm01|present_state.I ; Shifter:SR1|Y[4]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; 0.000        ; 1.888      ; 2.179      ;
; 0.303  ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[9]           ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 1.882      ; 1.978      ;
; 0.303  ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[10]          ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 1.882      ; 1.978      ;
; 0.303  ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[11]          ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 1.882      ; 1.978      ;
; 0.303  ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[12]          ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 1.882      ; 1.978      ;
; 0.303  ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[13]          ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 1.882      ; 1.978      ;
; 0.303  ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[14]          ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 1.882      ; 1.978      ;
; 0.303  ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[15]          ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 1.882      ; 1.978      ;
; 0.324  ; State_machine:sm01|present_state.I ; Shifter:SR1|Y[5]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 1.888      ; 2.005      ;
; 0.482  ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[0]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 1.881      ; 2.156      ;
; 0.482  ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[1]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 1.881      ; 2.156      ;
; 0.482  ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[2]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 1.881      ; 2.156      ;
; 0.482  ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[3]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 1.881      ; 2.156      ;
; 0.482  ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[4]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 1.881      ; 2.156      ;
; 0.482  ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[5]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 1.881      ; 2.156      ;
; 0.484  ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[6]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 1.887      ; 2.164      ;
; 0.484  ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[7]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 1.887      ; 2.164      ;
; 0.484  ; State_machine:sm01|present_state.I ; Shifter:SR2|Y[8]           ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 1.887      ; 2.164      ;
; 0.493  ; State_machine:sm01|present_state.I ; Shifter:SR1|Y[0]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 1.888      ; 2.174      ;
; 0.493  ; State_machine:sm01|present_state.I ; Shifter:SR1|Y[6]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 1.888      ; 2.174      ;
; 0.493  ; State_machine:sm01|present_state.I ; Shifter:SR1|Y[7]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 1.888      ; 2.174      ;
; 0.498  ; State_machine:sm01|present_state.I ; Shifter:SR1|Y[1]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 1.888      ; 2.179      ;
; 0.498  ; State_machine:sm01|present_state.I ; Shifter:SR1|Y[3]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 1.888      ; 2.179      ;
; 0.498  ; State_machine:sm01|present_state.I ; Shifter:SR1|Y[2]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 1.888      ; 2.179      ;
; 0.498  ; State_machine:sm01|present_state.I ; Shifter:SR1|Y[4]~_emulated ; State_machine:sm01|present_state.I ; Clk         ; -0.500       ; 1.888      ; 2.179      ;
+--------+------------------------------------+----------------------------+------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                    ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Clk                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Clk                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; \io01:cnt_25M[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; \io01:cnt_25M[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; \io01:cnt_25M[10]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; \io01:cnt_25M[10]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; \io01:cnt_25M[11]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; \io01:cnt_25M[11]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; \io01:cnt_25M[12]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; \io01:cnt_25M[12]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; \io01:cnt_25M[13]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; \io01:cnt_25M[13]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; \io01:cnt_25M[14]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; \io01:cnt_25M[14]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; \io01:cnt_25M[15]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; \io01:cnt_25M[15]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; \io01:cnt_25M[16]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; \io01:cnt_25M[16]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; \io01:cnt_25M[17]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; \io01:cnt_25M[17]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; \io01:cnt_25M[18]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; \io01:cnt_25M[18]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; \io01:cnt_25M[19]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; \io01:cnt_25M[19]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; \io01:cnt_25M[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; \io01:cnt_25M[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; \io01:cnt_25M[20]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; \io01:cnt_25M[20]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; \io01:cnt_25M[21]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; \io01:cnt_25M[21]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; \io01:cnt_25M[22]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; \io01:cnt_25M[22]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; \io01:cnt_25M[23]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; \io01:cnt_25M[23]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; \io01:cnt_25M[24]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; \io01:cnt_25M[24]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; \io01:cnt_25M[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; \io01:cnt_25M[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; \io01:cnt_25M[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; \io01:cnt_25M[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; \io01:cnt_25M[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; \io01:cnt_25M[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; \io01:cnt_25M[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; \io01:cnt_25M[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; \io01:cnt_25M[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; \io01:cnt_25M[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; \io01:cnt_25M[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; \io01:cnt_25M[7]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; \io01:cnt_25M[8]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; \io01:cnt_25M[8]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; \io01:cnt_25M[9]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; \io01:cnt_25M[9]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Clk|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Clk|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; \io01:cnt_25M[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; \io01:cnt_25M[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; \io01:cnt_25M[10]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; \io01:cnt_25M[10]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; \io01:cnt_25M[11]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; \io01:cnt_25M[11]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; \io01:cnt_25M[12]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; \io01:cnt_25M[12]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; \io01:cnt_25M[13]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; \io01:cnt_25M[13]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; \io01:cnt_25M[14]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; \io01:cnt_25M[14]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; \io01:cnt_25M[15]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; \io01:cnt_25M[15]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; \io01:cnt_25M[16]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; \io01:cnt_25M[16]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; \io01:cnt_25M[17]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; \io01:cnt_25M[17]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; \io01:cnt_25M[18]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; \io01:cnt_25M[18]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; \io01:cnt_25M[19]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; \io01:cnt_25M[19]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; \io01:cnt_25M[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; \io01:cnt_25M[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; \io01:cnt_25M[20]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; \io01:cnt_25M[20]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; \io01:cnt_25M[21]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; \io01:cnt_25M[21]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; \io01:cnt_25M[22]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; \io01:cnt_25M[22]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; \io01:cnt_25M[23]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; \io01:cnt_25M[23]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; \io01:cnt_25M[24]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; \io01:cnt_25M[24]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; \io01:cnt_25M[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; \io01:cnt_25M[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; \io01:cnt_25M[3]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; \io01:cnt_25M[3]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; \io01:cnt_25M[4]|clk      ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Clk'                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; Reg16:G1|Out_16[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; Reg16:G1|Out_16[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; Reg16:G1|Out_16[10]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; Reg16:G1|Out_16[10]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; Reg16:G1|Out_16[11]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; Reg16:G1|Out_16[11]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; Reg16:G1|Out_16[12]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; Reg16:G1|Out_16[12]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; Reg16:G1|Out_16[13]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; Reg16:G1|Out_16[13]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; Reg16:G1|Out_16[14]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; Reg16:G1|Out_16[14]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; Reg16:G1|Out_16[15]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; Reg16:G1|Out_16[15]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; Reg16:G1|Out_16[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; Reg16:G1|Out_16[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; Reg16:G1|Out_16[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; Reg16:G1|Out_16[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; Reg16:G1|Out_16[3]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; Reg16:G1|Out_16[3]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; Reg16:G1|Out_16[4]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; Reg16:G1|Out_16[4]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; Reg16:G1|Out_16[5]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; Reg16:G1|Out_16[5]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; Reg16:G1|Out_16[6]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; Reg16:G1|Out_16[6]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; Reg16:G1|Out_16[7]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; Reg16:G1|Out_16[7]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; Reg16:G1|Out_16[8]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; Reg16:G1|Out_16[8]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; Reg16:G1|Out_16[9]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; Reg16:G1|Out_16[9]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; Shifter:SR1|Y[0]~_emulated         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; Shifter:SR1|Y[0]~_emulated         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; Shifter:SR1|Y[1]~_emulated         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; Shifter:SR1|Y[1]~_emulated         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; Shifter:SR1|Y[2]~_emulated         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; Shifter:SR1|Y[2]~_emulated         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; Shifter:SR1|Y[3]~_emulated         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; Shifter:SR1|Y[3]~_emulated         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; Shifter:SR1|Y[4]~_emulated         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; Shifter:SR1|Y[4]~_emulated         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; Shifter:SR1|Y[5]~_emulated         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; Shifter:SR1|Y[5]~_emulated         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; Shifter:SR1|Y[6]~_emulated         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; Shifter:SR1|Y[6]~_emulated         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; Shifter:SR1|Y[7]~_emulated         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; Shifter:SR1|Y[7]~_emulated         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; Shifter:SR2|Y[0]~_emulated         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; Shifter:SR2|Y[0]~_emulated         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; Shifter:SR2|Y[10]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; Shifter:SR2|Y[10]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; Shifter:SR2|Y[11]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; Shifter:SR2|Y[11]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; Shifter:SR2|Y[12]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; Shifter:SR2|Y[12]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; Shifter:SR2|Y[13]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; Shifter:SR2|Y[13]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; Shifter:SR2|Y[14]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; Shifter:SR2|Y[14]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; Shifter:SR2|Y[15]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; Shifter:SR2|Y[15]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; Shifter:SR2|Y[1]~_emulated         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; Shifter:SR2|Y[1]~_emulated         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; Shifter:SR2|Y[2]~_emulated         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; Shifter:SR2|Y[2]~_emulated         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; Shifter:SR2|Y[3]~_emulated         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; Shifter:SR2|Y[3]~_emulated         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; Shifter:SR2|Y[4]~_emulated         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; Shifter:SR2|Y[4]~_emulated         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; Shifter:SR2|Y[5]~_emulated         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; Shifter:SR2|Y[5]~_emulated         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; Shifter:SR2|Y[6]~_emulated         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; Shifter:SR2|Y[6]~_emulated         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; Shifter:SR2|Y[7]~_emulated         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; Shifter:SR2|Y[7]~_emulated         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; Shifter:SR2|Y[8]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; Shifter:SR2|Y[8]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; Shifter:SR2|Y[9]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; Shifter:SR2|Y[9]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; State_machine:sm01|present_state.A ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; State_machine:sm01|present_state.A ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; State_machine:sm01|present_state.C ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; State_machine:sm01|present_state.C ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; State_machine:sm01|present_state.I ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; State_machine:sm01|present_state.I ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; State_machine:sm01|present_state.R ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; State_machine:sm01|present_state.R ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; State_machine:sm01|present_state.S ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; State_machine:sm01|present_state.S ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; State_machine:sm01|present_state.Z ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; State_machine:sm01|present_state.Z ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; Clk|regout                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; Clk|regout                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; Clk~clkctrl|inclk[0]               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; Clk~clkctrl|inclk[0]               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; Clk~clkctrl|outclk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; Clk~clkctrl|outclk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; G1|Out_16[0]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; G1|Out_16[0]|clk                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'State_machine:sm01|present_state.I'                                                                               ;
+-------+--------------+----------------+------------------+------------------------------------+------------+---------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                              ; Clock Edge ; Target                                ;
+-------+--------------+----------------+------------------+------------------------------------+------------+---------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; State_machine:sm01|present_state.I ; Rise       ; SR1|Y[0]~latch|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; State_machine:sm01|present_state.I ; Rise       ; SR1|Y[0]~latch|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; State_machine:sm01|present_state.I ; Rise       ; SR1|Y[1]~latch|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; State_machine:sm01|present_state.I ; Rise       ; SR1|Y[1]~latch|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; State_machine:sm01|present_state.I ; Rise       ; SR1|Y[2]~latch|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; State_machine:sm01|present_state.I ; Rise       ; SR1|Y[2]~latch|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; State_machine:sm01|present_state.I ; Rise       ; SR1|Y[3]~latch|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; State_machine:sm01|present_state.I ; Rise       ; SR1|Y[3]~latch|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; State_machine:sm01|present_state.I ; Rise       ; SR1|Y[4]~latch|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; State_machine:sm01|present_state.I ; Rise       ; SR1|Y[4]~latch|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; State_machine:sm01|present_state.I ; Rise       ; SR1|Y[5]~latch|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; State_machine:sm01|present_state.I ; Rise       ; SR1|Y[5]~latch|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; State_machine:sm01|present_state.I ; Rise       ; SR1|Y[6]~latch|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; State_machine:sm01|present_state.I ; Rise       ; SR1|Y[6]~latch|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; State_machine:sm01|present_state.I ; Rise       ; SR1|Y[7]~latch|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; State_machine:sm01|present_state.I ; Rise       ; SR1|Y[7]~latch|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; State_machine:sm01|present_state.I ; Rise       ; SR2|Y[0]~latch|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; State_machine:sm01|present_state.I ; Rise       ; SR2|Y[0]~latch|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; State_machine:sm01|present_state.I ; Rise       ; SR2|Y[1]~latch|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; State_machine:sm01|present_state.I ; Rise       ; SR2|Y[1]~latch|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; State_machine:sm01|present_state.I ; Rise       ; SR2|Y[2]~latch|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; State_machine:sm01|present_state.I ; Rise       ; SR2|Y[2]~latch|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; State_machine:sm01|present_state.I ; Rise       ; SR2|Y[3]~latch|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; State_machine:sm01|present_state.I ; Rise       ; SR2|Y[3]~latch|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; State_machine:sm01|present_state.I ; Rise       ; SR2|Y[4]~latch|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; State_machine:sm01|present_state.I ; Rise       ; SR2|Y[4]~latch|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; State_machine:sm01|present_state.I ; Rise       ; SR2|Y[5]~latch|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; State_machine:sm01|present_state.I ; Rise       ; SR2|Y[5]~latch|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; State_machine:sm01|present_state.I ; Rise       ; SR2|Y[6]~latch|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; State_machine:sm01|present_state.I ; Rise       ; SR2|Y[6]~latch|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; State_machine:sm01|present_state.I ; Rise       ; SR2|Y[7]~latch|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; State_machine:sm01|present_state.I ; Rise       ; SR2|Y[7]~latch|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; State_machine:sm01|present_state.I ; Fall       ; Shifter:SR1|Y[0]~latch                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; State_machine:sm01|present_state.I ; Fall       ; Shifter:SR1|Y[0]~latch                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; State_machine:sm01|present_state.I ; Fall       ; Shifter:SR1|Y[1]~latch                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; State_machine:sm01|present_state.I ; Fall       ; Shifter:SR1|Y[1]~latch                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; State_machine:sm01|present_state.I ; Fall       ; Shifter:SR1|Y[2]~latch                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; State_machine:sm01|present_state.I ; Fall       ; Shifter:SR1|Y[2]~latch                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; State_machine:sm01|present_state.I ; Fall       ; Shifter:SR1|Y[3]~latch                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; State_machine:sm01|present_state.I ; Fall       ; Shifter:SR1|Y[3]~latch                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; State_machine:sm01|present_state.I ; Fall       ; Shifter:SR1|Y[4]~latch                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; State_machine:sm01|present_state.I ; Fall       ; Shifter:SR1|Y[4]~latch                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; State_machine:sm01|present_state.I ; Fall       ; Shifter:SR1|Y[5]~latch                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; State_machine:sm01|present_state.I ; Fall       ; Shifter:SR1|Y[5]~latch                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; State_machine:sm01|present_state.I ; Fall       ; Shifter:SR1|Y[6]~latch                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; State_machine:sm01|present_state.I ; Fall       ; Shifter:SR1|Y[6]~latch                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; State_machine:sm01|present_state.I ; Fall       ; Shifter:SR1|Y[7]~latch                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; State_machine:sm01|present_state.I ; Fall       ; Shifter:SR1|Y[7]~latch                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; State_machine:sm01|present_state.I ; Fall       ; Shifter:SR2|Y[0]~latch                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; State_machine:sm01|present_state.I ; Fall       ; Shifter:SR2|Y[0]~latch                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; State_machine:sm01|present_state.I ; Fall       ; Shifter:SR2|Y[1]~latch                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; State_machine:sm01|present_state.I ; Fall       ; Shifter:SR2|Y[1]~latch                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; State_machine:sm01|present_state.I ; Fall       ; Shifter:SR2|Y[2]~latch                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; State_machine:sm01|present_state.I ; Fall       ; Shifter:SR2|Y[2]~latch                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; State_machine:sm01|present_state.I ; Fall       ; Shifter:SR2|Y[3]~latch                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; State_machine:sm01|present_state.I ; Fall       ; Shifter:SR2|Y[3]~latch                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; State_machine:sm01|present_state.I ; Fall       ; Shifter:SR2|Y[4]~latch                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; State_machine:sm01|present_state.I ; Fall       ; Shifter:SR2|Y[4]~latch                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; State_machine:sm01|present_state.I ; Fall       ; Shifter:SR2|Y[5]~latch                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; State_machine:sm01|present_state.I ; Fall       ; Shifter:SR2|Y[5]~latch                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; State_machine:sm01|present_state.I ; Fall       ; Shifter:SR2|Y[6]~latch                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; State_machine:sm01|present_state.I ; Fall       ; Shifter:SR2|Y[6]~latch                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; State_machine:sm01|present_state.I ; Fall       ; Shifter:SR2|Y[7]~latch                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; State_machine:sm01|present_state.I ; Fall       ; Shifter:SR2|Y[7]~latch                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; State_machine:sm01|present_state.I ; Rise       ; sm01|present_state.I|regout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; State_machine:sm01|present_state.I ; Rise       ; sm01|present_state.I|regout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; State_machine:sm01|present_state.I ; Rise       ; sm01|present_state.I~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; State_machine:sm01|present_state.I ; Rise       ; sm01|present_state.I~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; State_machine:sm01|present_state.I ; Rise       ; sm01|present_state.I~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; State_machine:sm01|present_state.I ; Rise       ; sm01|present_state.I~clkctrl|outclk   ;
+-------+--------------+----------------+------------------+------------------------------------+------------+---------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                      ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+
; Data Port ; Clock Port                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+
; KEY[*]    ; Clk                                ; 2.412 ; 2.412 ; Rise       ; Clk                                ;
;  KEY[0]   ; Clk                                ; 2.412 ; 2.412 ; Rise       ; Clk                                ;
; SW[*]     ; Clk                                ; 3.016 ; 3.016 ; Rise       ; Clk                                ;
;  SW[0]    ; Clk                                ; 1.127 ; 1.127 ; Rise       ; Clk                                ;
;  SW[1]    ; Clk                                ; 1.103 ; 1.103 ; Rise       ; Clk                                ;
;  SW[2]    ; Clk                                ; 1.090 ; 1.090 ; Rise       ; Clk                                ;
;  SW[3]    ; Clk                                ; 1.116 ; 1.116 ; Rise       ; Clk                                ;
;  SW[4]    ; Clk                                ; 1.133 ; 1.133 ; Rise       ; Clk                                ;
;  SW[5]    ; Clk                                ; 1.159 ; 1.159 ; Rise       ; Clk                                ;
;  SW[6]    ; Clk                                ; 1.131 ; 1.131 ; Rise       ; Clk                                ;
;  SW[7]    ; Clk                                ; 1.459 ; 1.459 ; Rise       ; Clk                                ;
;  SW[8]    ; Clk                                ; 0.984 ; 0.984 ; Rise       ; Clk                                ;
;  SW[9]    ; Clk                                ; 0.672 ; 0.672 ; Rise       ; Clk                                ;
;  SW[10]   ; Clk                                ; 0.565 ; 0.565 ; Rise       ; Clk                                ;
;  SW[11]   ; Clk                                ; 0.721 ; 0.721 ; Rise       ; Clk                                ;
;  SW[12]   ; Clk                                ; 0.522 ; 0.522 ; Rise       ; Clk                                ;
;  SW[13]   ; Clk                                ; 3.016 ; 3.016 ; Rise       ; Clk                                ;
;  SW[14]   ; Clk                                ; 2.965 ; 2.965 ; Rise       ; Clk                                ;
;  SW[15]   ; Clk                                ; 2.915 ; 2.915 ; Rise       ; Clk                                ;
; SW[*]     ; State_machine:sm01|present_state.I ; 2.863 ; 2.863 ; Fall       ; State_machine:sm01|present_state.I ;
;  SW[0]    ; State_machine:sm01|present_state.I ; 0.191 ; 0.191 ; Fall       ; State_machine:sm01|present_state.I ;
;  SW[1]    ; State_machine:sm01|present_state.I ; 0.103 ; 0.103 ; Fall       ; State_machine:sm01|present_state.I ;
;  SW[2]    ; State_machine:sm01|present_state.I ; 0.167 ; 0.167 ; Fall       ; State_machine:sm01|present_state.I ;
;  SW[3]    ; State_machine:sm01|present_state.I ; 0.309 ; 0.309 ; Fall       ; State_machine:sm01|present_state.I ;
;  SW[4]    ; State_machine:sm01|present_state.I ; 0.437 ; 0.437 ; Fall       ; State_machine:sm01|present_state.I ;
;  SW[5]    ; State_machine:sm01|present_state.I ; 0.340 ; 0.340 ; Fall       ; State_machine:sm01|present_state.I ;
;  SW[6]    ; State_machine:sm01|present_state.I ; 0.275 ; 0.275 ; Fall       ; State_machine:sm01|present_state.I ;
;  SW[7]    ; State_machine:sm01|present_state.I ; 0.549 ; 0.549 ; Fall       ; State_machine:sm01|present_state.I ;
;  SW[8]    ; State_machine:sm01|present_state.I ; 0.721 ; 0.721 ; Fall       ; State_machine:sm01|present_state.I ;
;  SW[9]    ; State_machine:sm01|present_state.I ; 0.597 ; 0.597 ; Fall       ; State_machine:sm01|present_state.I ;
;  SW[10]   ; State_machine:sm01|present_state.I ; 0.588 ; 0.588 ; Fall       ; State_machine:sm01|present_state.I ;
;  SW[11]   ; State_machine:sm01|present_state.I ; 0.647 ; 0.647 ; Fall       ; State_machine:sm01|present_state.I ;
;  SW[12]   ; State_machine:sm01|present_state.I ; 0.602 ; 0.602 ; Fall       ; State_machine:sm01|present_state.I ;
;  SW[13]   ; State_machine:sm01|present_state.I ; 2.863 ; 2.863 ; Fall       ; State_machine:sm01|present_state.I ;
;  SW[14]   ; State_machine:sm01|present_state.I ; 2.811 ; 2.811 ; Fall       ; State_machine:sm01|present_state.I ;
;  SW[15]   ; State_machine:sm01|present_state.I ; 2.809 ; 2.809 ; Fall       ; State_machine:sm01|present_state.I ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                         ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+
; Data Port ; Clock Port                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                    ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+
; KEY[*]    ; Clk                                ; -2.069 ; -2.069 ; Rise       ; Clk                                ;
;  KEY[0]   ; Clk                                ; -2.069 ; -2.069 ; Rise       ; Clk                                ;
; SW[*]     ; Clk                                ; 0.200  ; 0.200  ; Rise       ; Clk                                ;
;  SW[0]    ; Clk                                ; 0.193  ; 0.193  ; Rise       ; Clk                                ;
;  SW[1]    ; Clk                                ; 0.118  ; 0.118  ; Rise       ; Clk                                ;
;  SW[2]    ; Clk                                ; 0.164  ; 0.164  ; Rise       ; Clk                                ;
;  SW[3]    ; Clk                                ; 0.042  ; 0.042  ; Rise       ; Clk                                ;
;  SW[4]    ; Clk                                ; -0.065 ; -0.065 ; Rise       ; Clk                                ;
;  SW[5]    ; Clk                                ; -0.174 ; -0.174 ; Rise       ; Clk                                ;
;  SW[6]    ; Clk                                ; 0.200  ; 0.200  ; Rise       ; Clk                                ;
;  SW[7]    ; Clk                                ; -0.004 ; -0.004 ; Rise       ; Clk                                ;
;  SW[8]    ; Clk                                ; -0.284 ; -0.284 ; Rise       ; Clk                                ;
;  SW[9]    ; Clk                                ; -0.280 ; -0.280 ; Rise       ; Clk                                ;
;  SW[10]   ; Clk                                ; -0.187 ; -0.187 ; Rise       ; Clk                                ;
;  SW[11]   ; Clk                                ; -0.337 ; -0.337 ; Rise       ; Clk                                ;
;  SW[12]   ; Clk                                ; -0.140 ; -0.140 ; Rise       ; Clk                                ;
;  SW[13]   ; Clk                                ; -2.399 ; -2.399 ; Rise       ; Clk                                ;
;  SW[14]   ; Clk                                ; -2.519 ; -2.519 ; Rise       ; Clk                                ;
;  SW[15]   ; Clk                                ; -2.402 ; -2.402 ; Rise       ; Clk                                ;
; SW[*]     ; State_machine:sm01|present_state.I ; 0.189  ; 0.189  ; Fall       ; State_machine:sm01|present_state.I ;
;  SW[0]    ; State_machine:sm01|present_state.I ; 0.174  ; 0.174  ; Fall       ; State_machine:sm01|present_state.I ;
;  SW[1]    ; State_machine:sm01|present_state.I ; 0.177  ; 0.177  ; Fall       ; State_machine:sm01|present_state.I ;
;  SW[2]    ; State_machine:sm01|present_state.I ; 0.189  ; 0.189  ; Fall       ; State_machine:sm01|present_state.I ;
;  SW[3]    ; State_machine:sm01|present_state.I ; 0.051  ; 0.051  ; Fall       ; State_machine:sm01|present_state.I ;
;  SW[4]    ; State_machine:sm01|present_state.I ; -0.081 ; -0.081 ; Fall       ; State_machine:sm01|present_state.I ;
;  SW[5]    ; State_machine:sm01|present_state.I ; -0.066 ; -0.066 ; Fall       ; State_machine:sm01|present_state.I ;
;  SW[6]    ; State_machine:sm01|present_state.I ; 0.002  ; 0.002  ; Fall       ; State_machine:sm01|present_state.I ;
;  SW[7]    ; State_machine:sm01|present_state.I ; -0.206 ; -0.206 ; Fall       ; State_machine:sm01|present_state.I ;
;  SW[8]    ; State_machine:sm01|present_state.I ; -0.436 ; -0.436 ; Fall       ; State_machine:sm01|present_state.I ;
;  SW[9]    ; State_machine:sm01|present_state.I ; -0.237 ; -0.237 ; Fall       ; State_machine:sm01|present_state.I ;
;  SW[10]   ; State_machine:sm01|present_state.I ; -0.306 ; -0.306 ; Fall       ; State_machine:sm01|present_state.I ;
;  SW[11]   ; State_machine:sm01|present_state.I ; -0.300 ; -0.300 ; Fall       ; State_machine:sm01|present_state.I ;
;  SW[12]   ; State_machine:sm01|present_state.I ; -0.315 ; -0.315 ; Fall       ; State_machine:sm01|present_state.I ;
;  SW[13]   ; State_machine:sm01|present_state.I ; -2.576 ; -2.576 ; Fall       ; State_machine:sm01|present_state.I ;
;  SW[14]   ; State_machine:sm01|present_state.I ; -2.527 ; -2.527 ; Fall       ; State_machine:sm01|present_state.I ;
;  SW[15]   ; State_machine:sm01|present_state.I ; -2.527 ; -2.527 ; Fall       ; State_machine:sm01|present_state.I ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                            ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+
; Data Port ; Clock Port                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+
; LEDG[*]   ; Clk                                ; 4.793 ; 4.793 ; Rise       ; Clk                                ;
;  LEDG[0]  ; Clk                                ; 4.701 ; 4.701 ; Rise       ; Clk                                ;
;  LEDG[1]  ; Clk                                ; 4.793 ; 4.793 ; Rise       ; Clk                                ;
;  LEDG[2]  ; Clk                                ; 4.658 ; 4.658 ; Rise       ; Clk                                ;
; LEDR[*]   ; Clk                                ; 6.730 ; 6.730 ; Rise       ; Clk                                ;
;  LEDR[0]  ; Clk                                ; 5.198 ; 5.198 ; Rise       ; Clk                                ;
;  LEDR[1]  ; Clk                                ; 5.328 ; 5.328 ; Rise       ; Clk                                ;
;  LEDR[2]  ; Clk                                ; 5.224 ; 5.224 ; Rise       ; Clk                                ;
;  LEDR[3]  ; Clk                                ; 5.285 ; 5.285 ; Rise       ; Clk                                ;
;  LEDR[4]  ; Clk                                ; 5.332 ; 5.332 ; Rise       ; Clk                                ;
;  LEDR[5]  ; Clk                                ; 5.270 ; 5.270 ; Rise       ; Clk                                ;
;  LEDR[6]  ; Clk                                ; 5.409 ; 5.409 ; Rise       ; Clk                                ;
;  LEDR[7]  ; Clk                                ; 5.579 ; 5.579 ; Rise       ; Clk                                ;
;  LEDR[8]  ; Clk                                ; 6.218 ; 6.218 ; Rise       ; Clk                                ;
;  LEDR[9]  ; Clk                                ; 6.044 ; 6.044 ; Rise       ; Clk                                ;
;  LEDR[10] ; Clk                                ; 6.446 ; 6.446 ; Rise       ; Clk                                ;
;  LEDR[11] ; Clk                                ; 6.380 ; 6.380 ; Rise       ; Clk                                ;
;  LEDR[12] ; Clk                                ; 6.070 ; 6.070 ; Rise       ; Clk                                ;
;  LEDR[13] ; Clk                                ; 6.323 ; 6.323 ; Rise       ; Clk                                ;
;  LEDR[14] ; Clk                                ; 6.224 ; 6.224 ; Rise       ; Clk                                ;
;  LEDR[15] ; Clk                                ; 6.730 ; 6.730 ; Rise       ; Clk                                ;
; LEDG[*]   ; State_machine:sm01|present_state.I ;       ; 2.640 ; Rise       ; State_machine:sm01|present_state.I ;
;  LEDG[0]  ; State_machine:sm01|present_state.I ;       ; 2.632 ; Rise       ; State_machine:sm01|present_state.I ;
;  LEDG[2]  ; State_machine:sm01|present_state.I ;       ; 2.640 ; Rise       ; State_machine:sm01|present_state.I ;
; LEDR[*]   ; State_machine:sm01|present_state.I ; 5.064 ; 5.064 ; Rise       ; State_machine:sm01|present_state.I ;
;  LEDR[0]  ; State_machine:sm01|present_state.I ; 3.539 ; 3.539 ; Rise       ; State_machine:sm01|present_state.I ;
;  LEDR[1]  ; State_machine:sm01|present_state.I ; 3.664 ; 3.664 ; Rise       ; State_machine:sm01|present_state.I ;
;  LEDR[2]  ; State_machine:sm01|present_state.I ; 3.577 ; 3.577 ; Rise       ; State_machine:sm01|present_state.I ;
;  LEDR[3]  ; State_machine:sm01|present_state.I ; 3.634 ; 3.634 ; Rise       ; State_machine:sm01|present_state.I ;
;  LEDR[4]  ; State_machine:sm01|present_state.I ; 3.681 ; 3.681 ; Rise       ; State_machine:sm01|present_state.I ;
;  LEDR[5]  ; State_machine:sm01|present_state.I ; 3.604 ; 3.604 ; Rise       ; State_machine:sm01|present_state.I ;
;  LEDR[6]  ; State_machine:sm01|present_state.I ; 3.743 ; 3.743 ; Rise       ; State_machine:sm01|present_state.I ;
;  LEDR[7]  ; State_machine:sm01|present_state.I ; 3.913 ; 3.913 ; Rise       ; State_machine:sm01|present_state.I ;
;  LEDR[8]  ; State_machine:sm01|present_state.I ; 4.552 ; 4.552 ; Rise       ; State_machine:sm01|present_state.I ;
;  LEDR[9]  ; State_machine:sm01|present_state.I ; 4.378 ; 4.378 ; Rise       ; State_machine:sm01|present_state.I ;
;  LEDR[10] ; State_machine:sm01|present_state.I ; 4.780 ; 4.780 ; Rise       ; State_machine:sm01|present_state.I ;
;  LEDR[11] ; State_machine:sm01|present_state.I ; 4.714 ; 4.714 ; Rise       ; State_machine:sm01|present_state.I ;
;  LEDR[12] ; State_machine:sm01|present_state.I ; 4.404 ; 4.404 ; Rise       ; State_machine:sm01|present_state.I ;
;  LEDR[13] ; State_machine:sm01|present_state.I ; 4.657 ; 4.657 ; Rise       ; State_machine:sm01|present_state.I ;
;  LEDR[14] ; State_machine:sm01|present_state.I ; 4.558 ; 4.558 ; Rise       ; State_machine:sm01|present_state.I ;
;  LEDR[15] ; State_machine:sm01|present_state.I ; 5.064 ; 5.064 ; Rise       ; State_machine:sm01|present_state.I ;
; LEDG[*]   ; State_machine:sm01|present_state.I ; 2.640 ;       ; Fall       ; State_machine:sm01|present_state.I ;
;  LEDG[0]  ; State_machine:sm01|present_state.I ; 2.632 ;       ; Fall       ; State_machine:sm01|present_state.I ;
;  LEDG[2]  ; State_machine:sm01|present_state.I ; 2.640 ;       ; Fall       ; State_machine:sm01|present_state.I ;
; LEDR[*]   ; State_machine:sm01|present_state.I ; 6.437 ; 6.437 ; Fall       ; State_machine:sm01|present_state.I ;
;  LEDR[0]  ; State_machine:sm01|present_state.I ; 4.929 ; 4.929 ; Fall       ; State_machine:sm01|present_state.I ;
;  LEDR[1]  ; State_machine:sm01|present_state.I ; 5.054 ; 5.054 ; Fall       ; State_machine:sm01|present_state.I ;
;  LEDR[2]  ; State_machine:sm01|present_state.I ; 4.950 ; 4.950 ; Fall       ; State_machine:sm01|present_state.I ;
;  LEDR[3]  ; State_machine:sm01|present_state.I ; 5.007 ; 5.007 ; Fall       ; State_machine:sm01|present_state.I ;
;  LEDR[4]  ; State_machine:sm01|present_state.I ; 5.054 ; 5.054 ; Fall       ; State_machine:sm01|present_state.I ;
;  LEDR[5]  ; State_machine:sm01|present_state.I ; 4.977 ; 4.977 ; Fall       ; State_machine:sm01|present_state.I ;
;  LEDR[6]  ; State_machine:sm01|present_state.I ; 5.116 ; 5.116 ; Fall       ; State_machine:sm01|present_state.I ;
;  LEDR[7]  ; State_machine:sm01|present_state.I ; 5.286 ; 5.286 ; Fall       ; State_machine:sm01|present_state.I ;
;  LEDR[8]  ; State_machine:sm01|present_state.I ; 5.925 ; 5.925 ; Fall       ; State_machine:sm01|present_state.I ;
;  LEDR[9]  ; State_machine:sm01|present_state.I ; 5.751 ; 5.751 ; Fall       ; State_machine:sm01|present_state.I ;
;  LEDR[10] ; State_machine:sm01|present_state.I ; 6.153 ; 6.153 ; Fall       ; State_machine:sm01|present_state.I ;
;  LEDR[11] ; State_machine:sm01|present_state.I ; 6.087 ; 6.087 ; Fall       ; State_machine:sm01|present_state.I ;
;  LEDR[12] ; State_machine:sm01|present_state.I ; 5.777 ; 5.777 ; Fall       ; State_machine:sm01|present_state.I ;
;  LEDR[13] ; State_machine:sm01|present_state.I ; 6.030 ; 6.030 ; Fall       ; State_machine:sm01|present_state.I ;
;  LEDR[14] ; State_machine:sm01|present_state.I ; 5.931 ; 5.931 ; Fall       ; State_machine:sm01|present_state.I ;
;  LEDR[15] ; State_machine:sm01|present_state.I ; 6.437 ; 6.437 ; Fall       ; State_machine:sm01|present_state.I ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                    ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+
; Data Port ; Clock Port                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+
; LEDG[*]   ; Clk                                ; 4.496 ; 4.496 ; Rise       ; Clk                                ;
;  LEDG[0]  ; Clk                                ; 4.496 ; 4.496 ; Rise       ; Clk                                ;
;  LEDG[1]  ; Clk                                ; 4.666 ; 4.666 ; Rise       ; Clk                                ;
;  LEDG[2]  ; Clk                                ; 4.538 ; 4.538 ; Rise       ; Clk                                ;
; LEDR[*]   ; Clk                                ; 4.252 ; 4.252 ; Rise       ; Clk                                ;
;  LEDR[0]  ; Clk                                ; 4.412 ; 4.412 ; Rise       ; Clk                                ;
;  LEDR[1]  ; Clk                                ; 4.441 ; 4.441 ; Rise       ; Clk                                ;
;  LEDR[2]  ; Clk                                ; 4.290 ; 4.290 ; Rise       ; Clk                                ;
;  LEDR[3]  ; Clk                                ; 4.500 ; 4.500 ; Rise       ; Clk                                ;
;  LEDR[4]  ; Clk                                ; 4.312 ; 4.312 ; Rise       ; Clk                                ;
;  LEDR[5]  ; Clk                                ; 4.391 ; 4.391 ; Rise       ; Clk                                ;
;  LEDR[6]  ; Clk                                ; 4.252 ; 4.252 ; Rise       ; Clk                                ;
;  LEDR[7]  ; Clk                                ; 4.565 ; 4.565 ; Rise       ; Clk                                ;
;  LEDR[8]  ; Clk                                ; 5.045 ; 5.045 ; Rise       ; Clk                                ;
;  LEDR[9]  ; Clk                                ; 4.864 ; 4.864 ; Rise       ; Clk                                ;
;  LEDR[10] ; Clk                                ; 5.271 ; 5.271 ; Rise       ; Clk                                ;
;  LEDR[11] ; Clk                                ; 5.144 ; 5.144 ; Rise       ; Clk                                ;
;  LEDR[12] ; Clk                                ; 4.793 ; 4.793 ; Rise       ; Clk                                ;
;  LEDR[13] ; Clk                                ; 5.130 ; 5.130 ; Rise       ; Clk                                ;
;  LEDR[14] ; Clk                                ; 5.068 ; 5.068 ; Rise       ; Clk                                ;
;  LEDR[15] ; Clk                                ; 5.370 ; 5.370 ; Rise       ; Clk                                ;
; LEDG[*]   ; State_machine:sm01|present_state.I ;       ; 2.632 ; Rise       ; State_machine:sm01|present_state.I ;
;  LEDG[0]  ; State_machine:sm01|present_state.I ;       ; 2.632 ; Rise       ; State_machine:sm01|present_state.I ;
;  LEDG[2]  ; State_machine:sm01|present_state.I ;       ; 2.640 ; Rise       ; State_machine:sm01|present_state.I ;
; LEDR[*]   ; State_machine:sm01|present_state.I ; 3.288 ; 3.288 ; Rise       ; State_machine:sm01|present_state.I ;
;  LEDR[0]  ; State_machine:sm01|present_state.I ; 3.539 ; 3.539 ; Rise       ; State_machine:sm01|present_state.I ;
;  LEDR[1]  ; State_machine:sm01|present_state.I ; 3.578 ; 3.578 ; Rise       ; State_machine:sm01|present_state.I ;
;  LEDR[2]  ; State_machine:sm01|present_state.I ; 3.440 ; 3.440 ; Rise       ; State_machine:sm01|present_state.I ;
;  LEDR[3]  ; State_machine:sm01|present_state.I ; 3.408 ; 3.408 ; Rise       ; State_machine:sm01|present_state.I ;
;  LEDR[4]  ; State_machine:sm01|present_state.I ; 3.415 ; 3.415 ; Rise       ; State_machine:sm01|present_state.I ;
;  LEDR[5]  ; State_machine:sm01|present_state.I ; 3.288 ; 3.288 ; Rise       ; State_machine:sm01|present_state.I ;
;  LEDR[6]  ; State_machine:sm01|present_state.I ; 3.439 ; 3.439 ; Rise       ; State_machine:sm01|present_state.I ;
;  LEDR[7]  ; State_machine:sm01|present_state.I ; 3.575 ; 3.575 ; Rise       ; State_machine:sm01|present_state.I ;
;  LEDR[8]  ; State_machine:sm01|present_state.I ; 4.314 ; 4.314 ; Rise       ; State_machine:sm01|present_state.I ;
;  LEDR[9]  ; State_machine:sm01|present_state.I ; 4.140 ; 4.140 ; Rise       ; State_machine:sm01|present_state.I ;
;  LEDR[10] ; State_machine:sm01|present_state.I ; 4.542 ; 4.542 ; Rise       ; State_machine:sm01|present_state.I ;
;  LEDR[11] ; State_machine:sm01|present_state.I ; 4.476 ; 4.476 ; Rise       ; State_machine:sm01|present_state.I ;
;  LEDR[12] ; State_machine:sm01|present_state.I ; 4.166 ; 4.166 ; Rise       ; State_machine:sm01|present_state.I ;
;  LEDR[13] ; State_machine:sm01|present_state.I ; 4.419 ; 4.419 ; Rise       ; State_machine:sm01|present_state.I ;
;  LEDR[14] ; State_machine:sm01|present_state.I ; 4.320 ; 4.320 ; Rise       ; State_machine:sm01|present_state.I ;
;  LEDR[15] ; State_machine:sm01|present_state.I ; 4.826 ; 4.826 ; Rise       ; State_machine:sm01|present_state.I ;
; LEDG[*]   ; State_machine:sm01|present_state.I ; 2.632 ;       ; Fall       ; State_machine:sm01|present_state.I ;
;  LEDG[0]  ; State_machine:sm01|present_state.I ; 2.632 ;       ; Fall       ; State_machine:sm01|present_state.I ;
;  LEDG[2]  ; State_machine:sm01|present_state.I ; 2.640 ;       ; Fall       ; State_machine:sm01|present_state.I ;
; LEDR[*]   ; State_machine:sm01|present_state.I ; 3.288 ; 3.288 ; Fall       ; State_machine:sm01|present_state.I ;
;  LEDR[0]  ; State_machine:sm01|present_state.I ; 3.539 ; 3.539 ; Fall       ; State_machine:sm01|present_state.I ;
;  LEDR[1]  ; State_machine:sm01|present_state.I ; 3.578 ; 3.578 ; Fall       ; State_machine:sm01|present_state.I ;
;  LEDR[2]  ; State_machine:sm01|present_state.I ; 3.440 ; 3.440 ; Fall       ; State_machine:sm01|present_state.I ;
;  LEDR[3]  ; State_machine:sm01|present_state.I ; 3.408 ; 3.408 ; Fall       ; State_machine:sm01|present_state.I ;
;  LEDR[4]  ; State_machine:sm01|present_state.I ; 3.415 ; 3.415 ; Fall       ; State_machine:sm01|present_state.I ;
;  LEDR[5]  ; State_machine:sm01|present_state.I ; 3.288 ; 3.288 ; Fall       ; State_machine:sm01|present_state.I ;
;  LEDR[6]  ; State_machine:sm01|present_state.I ; 3.439 ; 3.439 ; Fall       ; State_machine:sm01|present_state.I ;
;  LEDR[7]  ; State_machine:sm01|present_state.I ; 3.575 ; 3.575 ; Fall       ; State_machine:sm01|present_state.I ;
;  LEDR[8]  ; State_machine:sm01|present_state.I ; 4.314 ; 4.314 ; Fall       ; State_machine:sm01|present_state.I ;
;  LEDR[9]  ; State_machine:sm01|present_state.I ; 4.140 ; 4.140 ; Fall       ; State_machine:sm01|present_state.I ;
;  LEDR[10] ; State_machine:sm01|present_state.I ; 4.542 ; 4.542 ; Fall       ; State_machine:sm01|present_state.I ;
;  LEDR[11] ; State_machine:sm01|present_state.I ; 4.476 ; 4.476 ; Fall       ; State_machine:sm01|present_state.I ;
;  LEDR[12] ; State_machine:sm01|present_state.I ; 4.166 ; 4.166 ; Fall       ; State_machine:sm01|present_state.I ;
;  LEDR[13] ; State_machine:sm01|present_state.I ; 4.419 ; 4.419 ; Fall       ; State_machine:sm01|present_state.I ;
;  LEDR[14] ; State_machine:sm01|present_state.I ; 4.320 ; 4.320 ; Fall       ; State_machine:sm01|present_state.I ;
;  LEDR[15] ; State_machine:sm01|present_state.I ; 4.826 ; 4.826 ; Fall       ; State_machine:sm01|present_state.I ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[0]      ; LEDR[0]     ; 4.567 ; 4.567 ; 4.567 ; 4.567 ;
; SW[0]      ; LEDR[1]     ; 4.692 ; 4.692 ; 4.692 ; 4.692 ;
; SW[0]      ; LEDR[2]     ; 4.588 ; 4.588 ; 4.588 ; 4.588 ;
; SW[0]      ; LEDR[3]     ; 4.645 ; 4.645 ; 4.645 ; 4.645 ;
; SW[0]      ; LEDR[4]     ; 4.692 ; 4.692 ; 4.692 ; 4.692 ;
; SW[0]      ; LEDR[5]     ; 4.615 ; 4.615 ; 4.615 ; 4.615 ;
; SW[0]      ; LEDR[6]     ; 4.754 ; 4.754 ; 4.754 ; 4.754 ;
; SW[0]      ; LEDR[7]     ; 4.924 ; 4.924 ; 4.924 ; 4.924 ;
; SW[0]      ; LEDR[8]     ; 5.563 ; 5.563 ; 5.563 ; 5.563 ;
; SW[0]      ; LEDR[9]     ; 5.389 ; 5.389 ; 5.389 ; 5.389 ;
; SW[0]      ; LEDR[10]    ; 5.791 ; 5.791 ; 5.791 ; 5.791 ;
; SW[0]      ; LEDR[11]    ; 5.725 ; 5.725 ; 5.725 ; 5.725 ;
; SW[0]      ; LEDR[12]    ; 5.415 ; 5.415 ; 5.415 ; 5.415 ;
; SW[0]      ; LEDR[13]    ; 5.668 ; 5.668 ; 5.668 ; 5.668 ;
; SW[0]      ; LEDR[14]    ; 5.569 ; 5.569 ; 5.569 ; 5.569 ;
; SW[0]      ; LEDR[15]    ; 6.075 ; 6.075 ; 6.075 ; 6.075 ;
; SW[1]      ; LEDR[1]     ; 4.565 ; 4.565 ; 4.565 ; 4.565 ;
; SW[1]      ; LEDR[2]     ; 4.564 ; 4.564 ; 4.564 ; 4.564 ;
; SW[1]      ; LEDR[3]     ; 4.621 ; 4.621 ; 4.621 ; 4.621 ;
; SW[1]      ; LEDR[4]     ; 4.668 ; 4.668 ; 4.668 ; 4.668 ;
; SW[1]      ; LEDR[5]     ; 4.591 ; 4.591 ; 4.591 ; 4.591 ;
; SW[1]      ; LEDR[6]     ; 4.730 ; 4.730 ; 4.730 ; 4.730 ;
; SW[1]      ; LEDR[7]     ; 4.900 ; 4.900 ; 4.900 ; 4.900 ;
; SW[1]      ; LEDR[8]     ; 5.539 ; 5.539 ; 5.539 ; 5.539 ;
; SW[1]      ; LEDR[9]     ; 5.365 ; 5.365 ; 5.365 ; 5.365 ;
; SW[1]      ; LEDR[10]    ; 5.767 ; 5.767 ; 5.767 ; 5.767 ;
; SW[1]      ; LEDR[11]    ; 5.701 ; 5.701 ; 5.701 ; 5.701 ;
; SW[1]      ; LEDR[12]    ; 5.391 ; 5.391 ; 5.391 ; 5.391 ;
; SW[1]      ; LEDR[13]    ; 5.644 ; 5.644 ; 5.644 ; 5.644 ;
; SW[1]      ; LEDR[14]    ; 5.545 ; 5.545 ; 5.545 ; 5.545 ;
; SW[1]      ; LEDR[15]    ; 6.051 ; 6.051 ; 6.051 ; 6.051 ;
; SW[2]      ; LEDR[2]     ; 4.448 ; 4.448 ; 4.448 ; 4.448 ;
; SW[2]      ; LEDR[3]     ; 4.608 ; 4.608 ; 4.608 ; 4.608 ;
; SW[2]      ; LEDR[4]     ; 4.655 ; 4.655 ; 4.655 ; 4.655 ;
; SW[2]      ; LEDR[5]     ; 4.578 ; 4.578 ; 4.578 ; 4.578 ;
; SW[2]      ; LEDR[6]     ; 4.717 ; 4.717 ; 4.717 ; 4.717 ;
; SW[2]      ; LEDR[7]     ; 4.887 ; 4.887 ; 4.887 ; 4.887 ;
; SW[2]      ; LEDR[8]     ; 5.526 ; 5.526 ; 5.526 ; 5.526 ;
; SW[2]      ; LEDR[9]     ; 5.352 ; 5.352 ; 5.352 ; 5.352 ;
; SW[2]      ; LEDR[10]    ; 5.754 ; 5.754 ; 5.754 ; 5.754 ;
; SW[2]      ; LEDR[11]    ; 5.688 ; 5.688 ; 5.688 ; 5.688 ;
; SW[2]      ; LEDR[12]    ; 5.378 ; 5.378 ; 5.378 ; 5.378 ;
; SW[2]      ; LEDR[13]    ; 5.631 ; 5.631 ; 5.631 ; 5.631 ;
; SW[2]      ; LEDR[14]    ; 5.532 ; 5.532 ; 5.532 ; 5.532 ;
; SW[2]      ; LEDR[15]    ; 6.038 ; 6.038 ; 6.038 ; 6.038 ;
; SW[3]      ; LEDR[3]     ; 4.529 ; 4.529 ; 4.529 ; 4.529 ;
; SW[3]      ; LEDR[4]     ; 4.681 ; 4.681 ; 4.681 ; 4.681 ;
; SW[3]      ; LEDR[5]     ; 4.604 ; 4.604 ; 4.604 ; 4.604 ;
; SW[3]      ; LEDR[6]     ; 4.743 ; 4.743 ; 4.743 ; 4.743 ;
; SW[3]      ; LEDR[7]     ; 4.913 ; 4.913 ; 4.913 ; 4.913 ;
; SW[3]      ; LEDR[8]     ; 5.552 ; 5.552 ; 5.552 ; 5.552 ;
; SW[3]      ; LEDR[9]     ; 5.378 ; 5.378 ; 5.378 ; 5.378 ;
; SW[3]      ; LEDR[10]    ; 5.780 ; 5.780 ; 5.780 ; 5.780 ;
; SW[3]      ; LEDR[11]    ; 5.714 ; 5.714 ; 5.714 ; 5.714 ;
; SW[3]      ; LEDR[12]    ; 5.404 ; 5.404 ; 5.404 ; 5.404 ;
; SW[3]      ; LEDR[13]    ; 5.657 ; 5.657 ; 5.657 ; 5.657 ;
; SW[3]      ; LEDR[14]    ; 5.558 ; 5.558 ; 5.558 ; 5.558 ;
; SW[3]      ; LEDR[15]    ; 6.064 ; 6.064 ; 6.064 ; 6.064 ;
; SW[4]      ; LEDR[4]     ; 4.593 ; 4.593 ; 4.593 ; 4.593 ;
; SW[4]      ; LEDR[5]     ; 4.621 ; 4.621 ; 4.621 ; 4.621 ;
; SW[4]      ; LEDR[6]     ; 4.760 ; 4.760 ; 4.760 ; 4.760 ;
; SW[4]      ; LEDR[7]     ; 4.930 ; 4.930 ; 4.930 ; 4.930 ;
; SW[4]      ; LEDR[8]     ; 5.569 ; 5.569 ; 5.569 ; 5.569 ;
; SW[4]      ; LEDR[9]     ; 5.395 ; 5.395 ; 5.395 ; 5.395 ;
; SW[4]      ; LEDR[10]    ; 5.797 ; 5.797 ; 5.797 ; 5.797 ;
; SW[4]      ; LEDR[11]    ; 5.731 ; 5.731 ; 5.731 ; 5.731 ;
; SW[4]      ; LEDR[12]    ; 5.421 ; 5.421 ; 5.421 ; 5.421 ;
; SW[4]      ; LEDR[13]    ; 5.674 ; 5.674 ; 5.674 ; 5.674 ;
; SW[4]      ; LEDR[14]    ; 5.575 ; 5.575 ; 5.575 ; 5.575 ;
; SW[4]      ; LEDR[15]    ; 6.081 ; 6.081 ; 6.081 ; 6.081 ;
; SW[5]      ; LEDR[5]     ; 4.544 ; 4.544 ; 4.544 ; 4.544 ;
; SW[5]      ; LEDR[6]     ; 4.786 ; 4.786 ; 4.786 ; 4.786 ;
; SW[5]      ; LEDR[7]     ; 4.956 ; 4.956 ; 4.956 ; 4.956 ;
; SW[5]      ; LEDR[8]     ; 5.595 ; 5.595 ; 5.595 ; 5.595 ;
; SW[5]      ; LEDR[9]     ; 5.421 ; 5.421 ; 5.421 ; 5.421 ;
; SW[5]      ; LEDR[10]    ; 5.823 ; 5.823 ; 5.823 ; 5.823 ;
; SW[5]      ; LEDR[11]    ; 5.757 ; 5.757 ; 5.757 ; 5.757 ;
; SW[5]      ; LEDR[12]    ; 5.447 ; 5.447 ; 5.447 ; 5.447 ;
; SW[5]      ; LEDR[13]    ; 5.700 ; 5.700 ; 5.700 ; 5.700 ;
; SW[5]      ; LEDR[14]    ; 5.601 ; 5.601 ; 5.601 ; 5.601 ;
; SW[5]      ; LEDR[15]    ; 6.107 ; 6.107 ; 6.107 ; 6.107 ;
; SW[6]      ; LEDR[6]     ; 4.653 ; 4.653 ; 4.653 ; 4.653 ;
; SW[6]      ; LEDR[7]     ; 4.928 ; 4.928 ; 4.928 ; 4.928 ;
; SW[6]      ; LEDR[8]     ; 5.567 ; 5.567 ; 5.567 ; 5.567 ;
; SW[6]      ; LEDR[9]     ; 5.393 ; 5.393 ; 5.393 ; 5.393 ;
; SW[6]      ; LEDR[10]    ; 5.795 ; 5.795 ; 5.795 ; 5.795 ;
; SW[6]      ; LEDR[11]    ; 5.729 ; 5.729 ; 5.729 ; 5.729 ;
; SW[6]      ; LEDR[12]    ; 5.419 ; 5.419 ; 5.419 ; 5.419 ;
; SW[6]      ; LEDR[13]    ; 5.672 ; 5.672 ; 5.672 ; 5.672 ;
; SW[6]      ; LEDR[14]    ; 5.573 ; 5.573 ; 5.573 ; 5.573 ;
; SW[6]      ; LEDR[15]    ; 6.079 ; 6.079 ; 6.079 ; 6.079 ;
; SW[7]      ; LEDR[7]     ; 5.156 ; 5.156 ; 5.156 ; 5.156 ;
; SW[7]      ; LEDR[8]     ; 5.895 ; 5.895 ; 5.895 ; 5.895 ;
; SW[7]      ; LEDR[9]     ; 5.721 ; 5.721 ; 5.721 ; 5.721 ;
; SW[7]      ; LEDR[10]    ; 6.123 ; 6.123 ; 6.123 ; 6.123 ;
; SW[7]      ; LEDR[11]    ; 6.057 ; 6.057 ; 6.057 ; 6.057 ;
; SW[7]      ; LEDR[12]    ; 5.747 ; 5.747 ; 5.747 ; 5.747 ;
; SW[7]      ; LEDR[13]    ; 6.000 ; 6.000 ; 6.000 ; 6.000 ;
; SW[7]      ; LEDR[14]    ; 5.901 ; 5.901 ; 5.901 ; 5.901 ;
; SW[7]      ; LEDR[15]    ; 6.407 ; 6.407 ; 6.407 ; 6.407 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[0]      ; LEDR[0]     ; 4.567 ; 4.567 ; 4.567 ; 4.567 ;
; SW[0]      ; LEDR[1]     ; 4.692 ; 4.692 ; 4.692 ; 4.692 ;
; SW[0]      ; LEDR[2]     ; 4.588 ; 4.588 ; 4.588 ; 4.588 ;
; SW[0]      ; LEDR[3]     ; 4.645 ; 4.645 ; 4.645 ; 4.645 ;
; SW[0]      ; LEDR[4]     ; 4.692 ; 4.692 ; 4.692 ; 4.692 ;
; SW[0]      ; LEDR[5]     ; 4.615 ; 4.615 ; 4.615 ; 4.615 ;
; SW[0]      ; LEDR[6]     ; 4.754 ; 4.754 ; 4.754 ; 4.754 ;
; SW[0]      ; LEDR[7]     ; 4.924 ; 4.924 ; 4.924 ; 4.924 ;
; SW[0]      ; LEDR[8]     ; 5.563 ; 5.563 ; 5.563 ; 5.563 ;
; SW[0]      ; LEDR[9]     ; 5.389 ; 5.389 ; 5.389 ; 5.389 ;
; SW[0]      ; LEDR[10]    ; 5.791 ; 5.791 ; 5.791 ; 5.791 ;
; SW[0]      ; LEDR[11]    ; 5.725 ; 5.725 ; 5.725 ; 5.725 ;
; SW[0]      ; LEDR[12]    ; 5.415 ; 5.415 ; 5.415 ; 5.415 ;
; SW[0]      ; LEDR[13]    ; 5.668 ; 5.668 ; 5.668 ; 5.668 ;
; SW[0]      ; LEDR[14]    ; 5.569 ; 5.569 ; 5.569 ; 5.569 ;
; SW[0]      ; LEDR[15]    ; 6.075 ; 6.075 ; 6.075 ; 6.075 ;
; SW[1]      ; LEDR[1]     ; 4.565 ; 4.565 ; 4.565 ; 4.565 ;
; SW[1]      ; LEDR[2]     ; 4.564 ; 4.564 ; 4.564 ; 4.564 ;
; SW[1]      ; LEDR[3]     ; 4.621 ; 4.621 ; 4.621 ; 4.621 ;
; SW[1]      ; LEDR[4]     ; 4.668 ; 4.668 ; 4.668 ; 4.668 ;
; SW[1]      ; LEDR[5]     ; 4.591 ; 4.591 ; 4.591 ; 4.591 ;
; SW[1]      ; LEDR[6]     ; 4.730 ; 4.730 ; 4.730 ; 4.730 ;
; SW[1]      ; LEDR[7]     ; 4.900 ; 4.900 ; 4.900 ; 4.900 ;
; SW[1]      ; LEDR[8]     ; 5.539 ; 5.539 ; 5.539 ; 5.539 ;
; SW[1]      ; LEDR[9]     ; 5.365 ; 5.365 ; 5.365 ; 5.365 ;
; SW[1]      ; LEDR[10]    ; 5.767 ; 5.767 ; 5.767 ; 5.767 ;
; SW[1]      ; LEDR[11]    ; 5.701 ; 5.701 ; 5.701 ; 5.701 ;
; SW[1]      ; LEDR[12]    ; 5.391 ; 5.391 ; 5.391 ; 5.391 ;
; SW[1]      ; LEDR[13]    ; 5.644 ; 5.644 ; 5.644 ; 5.644 ;
; SW[1]      ; LEDR[14]    ; 5.545 ; 5.545 ; 5.545 ; 5.545 ;
; SW[1]      ; LEDR[15]    ; 6.051 ; 6.051 ; 6.051 ; 6.051 ;
; SW[2]      ; LEDR[2]     ; 4.448 ; 4.448 ; 4.448 ; 4.448 ;
; SW[2]      ; LEDR[3]     ; 4.608 ; 4.608 ; 4.608 ; 4.608 ;
; SW[2]      ; LEDR[4]     ; 4.655 ; 4.655 ; 4.655 ; 4.655 ;
; SW[2]      ; LEDR[5]     ; 4.578 ; 4.578 ; 4.578 ; 4.578 ;
; SW[2]      ; LEDR[6]     ; 4.717 ; 4.717 ; 4.717 ; 4.717 ;
; SW[2]      ; LEDR[7]     ; 4.887 ; 4.887 ; 4.887 ; 4.887 ;
; SW[2]      ; LEDR[8]     ; 5.526 ; 5.526 ; 5.526 ; 5.526 ;
; SW[2]      ; LEDR[9]     ; 5.352 ; 5.352 ; 5.352 ; 5.352 ;
; SW[2]      ; LEDR[10]    ; 5.754 ; 5.754 ; 5.754 ; 5.754 ;
; SW[2]      ; LEDR[11]    ; 5.688 ; 5.688 ; 5.688 ; 5.688 ;
; SW[2]      ; LEDR[12]    ; 5.378 ; 5.378 ; 5.378 ; 5.378 ;
; SW[2]      ; LEDR[13]    ; 5.631 ; 5.631 ; 5.631 ; 5.631 ;
; SW[2]      ; LEDR[14]    ; 5.532 ; 5.532 ; 5.532 ; 5.532 ;
; SW[2]      ; LEDR[15]    ; 6.038 ; 6.038 ; 6.038 ; 6.038 ;
; SW[3]      ; LEDR[3]     ; 4.529 ; 4.529 ; 4.529 ; 4.529 ;
; SW[3]      ; LEDR[4]     ; 4.681 ; 4.681 ; 4.681 ; 4.681 ;
; SW[3]      ; LEDR[5]     ; 4.604 ; 4.604 ; 4.604 ; 4.604 ;
; SW[3]      ; LEDR[6]     ; 4.743 ; 4.743 ; 4.743 ; 4.743 ;
; SW[3]      ; LEDR[7]     ; 4.913 ; 4.913 ; 4.913 ; 4.913 ;
; SW[3]      ; LEDR[8]     ; 5.552 ; 5.552 ; 5.552 ; 5.552 ;
; SW[3]      ; LEDR[9]     ; 5.378 ; 5.378 ; 5.378 ; 5.378 ;
; SW[3]      ; LEDR[10]    ; 5.780 ; 5.780 ; 5.780 ; 5.780 ;
; SW[3]      ; LEDR[11]    ; 5.714 ; 5.714 ; 5.714 ; 5.714 ;
; SW[3]      ; LEDR[12]    ; 5.404 ; 5.404 ; 5.404 ; 5.404 ;
; SW[3]      ; LEDR[13]    ; 5.657 ; 5.657 ; 5.657 ; 5.657 ;
; SW[3]      ; LEDR[14]    ; 5.558 ; 5.558 ; 5.558 ; 5.558 ;
; SW[3]      ; LEDR[15]    ; 6.064 ; 6.064 ; 6.064 ; 6.064 ;
; SW[4]      ; LEDR[4]     ; 4.593 ; 4.593 ; 4.593 ; 4.593 ;
; SW[4]      ; LEDR[5]     ; 4.621 ; 4.621 ; 4.621 ; 4.621 ;
; SW[4]      ; LEDR[6]     ; 4.760 ; 4.760 ; 4.760 ; 4.760 ;
; SW[4]      ; LEDR[7]     ; 4.930 ; 4.930 ; 4.930 ; 4.930 ;
; SW[4]      ; LEDR[8]     ; 5.569 ; 5.569 ; 5.569 ; 5.569 ;
; SW[4]      ; LEDR[9]     ; 5.395 ; 5.395 ; 5.395 ; 5.395 ;
; SW[4]      ; LEDR[10]    ; 5.797 ; 5.797 ; 5.797 ; 5.797 ;
; SW[4]      ; LEDR[11]    ; 5.731 ; 5.731 ; 5.731 ; 5.731 ;
; SW[4]      ; LEDR[12]    ; 5.421 ; 5.421 ; 5.421 ; 5.421 ;
; SW[4]      ; LEDR[13]    ; 5.674 ; 5.674 ; 5.674 ; 5.674 ;
; SW[4]      ; LEDR[14]    ; 5.575 ; 5.575 ; 5.575 ; 5.575 ;
; SW[4]      ; LEDR[15]    ; 6.081 ; 6.081 ; 6.081 ; 6.081 ;
; SW[5]      ; LEDR[5]     ; 4.544 ; 4.544 ; 4.544 ; 4.544 ;
; SW[5]      ; LEDR[6]     ; 4.786 ; 4.786 ; 4.786 ; 4.786 ;
; SW[5]      ; LEDR[7]     ; 4.956 ; 4.956 ; 4.956 ; 4.956 ;
; SW[5]      ; LEDR[8]     ; 5.595 ; 5.595 ; 5.595 ; 5.595 ;
; SW[5]      ; LEDR[9]     ; 5.421 ; 5.421 ; 5.421 ; 5.421 ;
; SW[5]      ; LEDR[10]    ; 5.823 ; 5.823 ; 5.823 ; 5.823 ;
; SW[5]      ; LEDR[11]    ; 5.757 ; 5.757 ; 5.757 ; 5.757 ;
; SW[5]      ; LEDR[12]    ; 5.447 ; 5.447 ; 5.447 ; 5.447 ;
; SW[5]      ; LEDR[13]    ; 5.700 ; 5.700 ; 5.700 ; 5.700 ;
; SW[5]      ; LEDR[14]    ; 5.601 ; 5.601 ; 5.601 ; 5.601 ;
; SW[5]      ; LEDR[15]    ; 6.107 ; 6.107 ; 6.107 ; 6.107 ;
; SW[6]      ; LEDR[6]     ; 4.653 ; 4.653 ; 4.653 ; 4.653 ;
; SW[6]      ; LEDR[7]     ; 4.928 ; 4.928 ; 4.928 ; 4.928 ;
; SW[6]      ; LEDR[8]     ; 5.567 ; 5.567 ; 5.567 ; 5.567 ;
; SW[6]      ; LEDR[9]     ; 5.393 ; 5.393 ; 5.393 ; 5.393 ;
; SW[6]      ; LEDR[10]    ; 5.795 ; 5.795 ; 5.795 ; 5.795 ;
; SW[6]      ; LEDR[11]    ; 5.729 ; 5.729 ; 5.729 ; 5.729 ;
; SW[6]      ; LEDR[12]    ; 5.419 ; 5.419 ; 5.419 ; 5.419 ;
; SW[6]      ; LEDR[13]    ; 5.672 ; 5.672 ; 5.672 ; 5.672 ;
; SW[6]      ; LEDR[14]    ; 5.573 ; 5.573 ; 5.573 ; 5.573 ;
; SW[6]      ; LEDR[15]    ; 6.079 ; 6.079 ; 6.079 ; 6.079 ;
; SW[7]      ; LEDR[7]     ; 5.156 ; 5.156 ; 5.156 ; 5.156 ;
; SW[7]      ; LEDR[8]     ; 5.895 ; 5.895 ; 5.895 ; 5.895 ;
; SW[7]      ; LEDR[9]     ; 5.721 ; 5.721 ; 5.721 ; 5.721 ;
; SW[7]      ; LEDR[10]    ; 6.123 ; 6.123 ; 6.123 ; 6.123 ;
; SW[7]      ; LEDR[11]    ; 6.057 ; 6.057 ; 6.057 ; 6.057 ;
; SW[7]      ; LEDR[12]    ; 5.747 ; 5.747 ; 5.747 ; 5.747 ;
; SW[7]      ; LEDR[13]    ; 6.000 ; 6.000 ; 6.000 ; 6.000 ;
; SW[7]      ; LEDR[14]    ; 5.901 ; 5.901 ; 5.901 ; 5.901 ;
; SW[7]      ; LEDR[15]    ; 6.407 ; 6.407 ; 6.407 ; 6.407 ;
+------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                 ;
+-------------------------------------+----------+---------+----------+---------+---------------------+
; Clock                               ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack                    ; -3.089   ; -2.742  ; 0.293    ; -0.417  ; -1.380              ;
;  CLOCK_50                           ; -3.056   ; -2.520  ; N/A      ; N/A     ; -1.380              ;
;  Clk                                ; -3.089   ; -2.742  ; 0.293    ; -0.417  ; -0.500              ;
;  State_machine:sm01|present_state.I ; N/A      ; N/A     ; N/A      ; N/A     ; 0.500               ;
; Design-wide TNS                     ; -109.553 ; -76.403 ; 0.0      ; -3.864  ; -73.38              ;
;  CLOCK_50                           ; -50.872  ; -2.520  ; N/A      ; N/A     ; -27.380             ;
;  Clk                                ; -58.681  ; -73.883 ; 0.000    ; -3.864  ; -46.000             ;
;  State_machine:sm01|present_state.I ; N/A      ; N/A     ; N/A      ; N/A     ; 0.000               ;
+-------------------------------------+----------+---------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                      ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+
; Data Port ; Clock Port                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+
; KEY[*]    ; Clk                                ; 4.372 ; 4.372 ; Rise       ; Clk                                ;
;  KEY[0]   ; Clk                                ; 4.372 ; 4.372 ; Rise       ; Clk                                ;
; SW[*]     ; Clk                                ; 5.650 ; 5.650 ; Rise       ; Clk                                ;
;  SW[0]    ; Clk                                ; 3.078 ; 3.078 ; Rise       ; Clk                                ;
;  SW[1]    ; Clk                                ; 3.064 ; 3.064 ; Rise       ; Clk                                ;
;  SW[2]    ; Clk                                ; 3.027 ; 3.027 ; Rise       ; Clk                                ;
;  SW[3]    ; Clk                                ; 2.958 ; 2.958 ; Rise       ; Clk                                ;
;  SW[4]    ; Clk                                ; 3.017 ; 3.017 ; Rise       ; Clk                                ;
;  SW[5]    ; Clk                                ; 3.075 ; 3.075 ; Rise       ; Clk                                ;
;  SW[6]    ; Clk                                ; 3.018 ; 3.018 ; Rise       ; Clk                                ;
;  SW[7]    ; Clk                                ; 3.574 ; 3.574 ; Rise       ; Clk                                ;
;  SW[8]    ; Clk                                ; 2.350 ; 2.350 ; Rise       ; Clk                                ;
;  SW[9]    ; Clk                                ; 1.807 ; 1.807 ; Rise       ; Clk                                ;
;  SW[10]   ; Clk                                ; 1.637 ; 1.637 ; Rise       ; Clk                                ;
;  SW[11]   ; Clk                                ; 1.882 ; 1.882 ; Rise       ; Clk                                ;
;  SW[12]   ; Clk                                ; 1.526 ; 1.526 ; Rise       ; Clk                                ;
;  SW[13]   ; Clk                                ; 5.650 ; 5.650 ; Rise       ; Clk                                ;
;  SW[14]   ; Clk                                ; 5.595 ; 5.595 ; Rise       ; Clk                                ;
;  SW[15]   ; Clk                                ; 5.477 ; 5.477 ; Rise       ; Clk                                ;
; SW[*]     ; State_machine:sm01|present_state.I ; 5.171 ; 5.171 ; Fall       ; State_machine:sm01|present_state.I ;
;  SW[0]    ; State_machine:sm01|present_state.I ; 0.855 ; 0.855 ; Fall       ; State_machine:sm01|present_state.I ;
;  SW[1]    ; State_machine:sm01|present_state.I ; 0.640 ; 0.640 ; Fall       ; State_machine:sm01|present_state.I ;
;  SW[2]    ; State_machine:sm01|present_state.I ; 0.805 ; 0.805 ; Fall       ; State_machine:sm01|present_state.I ;
;  SW[3]    ; State_machine:sm01|present_state.I ; 0.976 ; 0.976 ; Fall       ; State_machine:sm01|present_state.I ;
;  SW[4]    ; State_machine:sm01|present_state.I ; 1.233 ; 1.233 ; Fall       ; State_machine:sm01|present_state.I ;
;  SW[5]    ; State_machine:sm01|present_state.I ; 1.038 ; 1.038 ; Fall       ; State_machine:sm01|present_state.I ;
;  SW[6]    ; State_machine:sm01|present_state.I ; 0.934 ; 0.934 ; Fall       ; State_machine:sm01|present_state.I ;
;  SW[7]    ; State_machine:sm01|present_state.I ; 1.399 ; 1.399 ; Fall       ; State_machine:sm01|present_state.I ;
;  SW[8]    ; State_machine:sm01|present_state.I ; 1.611 ; 1.611 ; Fall       ; State_machine:sm01|present_state.I ;
;  SW[9]    ; State_machine:sm01|present_state.I ; 1.512 ; 1.512 ; Fall       ; State_machine:sm01|present_state.I ;
;  SW[10]   ; State_machine:sm01|present_state.I ; 1.505 ; 1.505 ; Fall       ; State_machine:sm01|present_state.I ;
;  SW[11]   ; State_machine:sm01|present_state.I ; 1.602 ; 1.602 ; Fall       ; State_machine:sm01|present_state.I ;
;  SW[12]   ; State_machine:sm01|present_state.I ; 1.532 ; 1.532 ; Fall       ; State_machine:sm01|present_state.I ;
;  SW[13]   ; State_machine:sm01|present_state.I ; 5.171 ; 5.171 ; Fall       ; State_machine:sm01|present_state.I ;
;  SW[14]   ; State_machine:sm01|present_state.I ; 5.058 ; 5.058 ; Fall       ; State_machine:sm01|present_state.I ;
;  SW[15]   ; State_machine:sm01|present_state.I ; 5.063 ; 5.063 ; Fall       ; State_machine:sm01|present_state.I ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                         ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+
; Data Port ; Clock Port                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                    ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+
; KEY[*]    ; Clk                                ; -2.069 ; -2.069 ; Rise       ; Clk                                ;
;  KEY[0]   ; Clk                                ; -2.069 ; -2.069 ; Rise       ; Clk                                ;
; SW[*]     ; Clk                                ; 0.200  ; 0.200  ; Rise       ; Clk                                ;
;  SW[0]    ; Clk                                ; 0.193  ; 0.193  ; Rise       ; Clk                                ;
;  SW[1]    ; Clk                                ; 0.118  ; 0.118  ; Rise       ; Clk                                ;
;  SW[2]    ; Clk                                ; 0.164  ; 0.164  ; Rise       ; Clk                                ;
;  SW[3]    ; Clk                                ; 0.042  ; 0.042  ; Rise       ; Clk                                ;
;  SW[4]    ; Clk                                ; -0.065 ; -0.065 ; Rise       ; Clk                                ;
;  SW[5]    ; Clk                                ; -0.174 ; -0.174 ; Rise       ; Clk                                ;
;  SW[6]    ; Clk                                ; 0.200  ; 0.200  ; Rise       ; Clk                                ;
;  SW[7]    ; Clk                                ; -0.004 ; -0.004 ; Rise       ; Clk                                ;
;  SW[8]    ; Clk                                ; -0.284 ; -0.284 ; Rise       ; Clk                                ;
;  SW[9]    ; Clk                                ; -0.280 ; -0.280 ; Rise       ; Clk                                ;
;  SW[10]   ; Clk                                ; -0.187 ; -0.187 ; Rise       ; Clk                                ;
;  SW[11]   ; Clk                                ; -0.337 ; -0.337 ; Rise       ; Clk                                ;
;  SW[12]   ; Clk                                ; -0.140 ; -0.140 ; Rise       ; Clk                                ;
;  SW[13]   ; Clk                                ; -2.399 ; -2.399 ; Rise       ; Clk                                ;
;  SW[14]   ; Clk                                ; -2.519 ; -2.519 ; Rise       ; Clk                                ;
;  SW[15]   ; Clk                                ; -2.402 ; -2.402 ; Rise       ; Clk                                ;
; SW[*]     ; State_machine:sm01|present_state.I ; 0.189  ; 0.189  ; Fall       ; State_machine:sm01|present_state.I ;
;  SW[0]    ; State_machine:sm01|present_state.I ; 0.174  ; 0.174  ; Fall       ; State_machine:sm01|present_state.I ;
;  SW[1]    ; State_machine:sm01|present_state.I ; 0.177  ; 0.177  ; Fall       ; State_machine:sm01|present_state.I ;
;  SW[2]    ; State_machine:sm01|present_state.I ; 0.189  ; 0.189  ; Fall       ; State_machine:sm01|present_state.I ;
;  SW[3]    ; State_machine:sm01|present_state.I ; 0.051  ; 0.051  ; Fall       ; State_machine:sm01|present_state.I ;
;  SW[4]    ; State_machine:sm01|present_state.I ; -0.081 ; -0.081 ; Fall       ; State_machine:sm01|present_state.I ;
;  SW[5]    ; State_machine:sm01|present_state.I ; -0.066 ; -0.066 ; Fall       ; State_machine:sm01|present_state.I ;
;  SW[6]    ; State_machine:sm01|present_state.I ; 0.002  ; 0.002  ; Fall       ; State_machine:sm01|present_state.I ;
;  SW[7]    ; State_machine:sm01|present_state.I ; -0.206 ; -0.206 ; Fall       ; State_machine:sm01|present_state.I ;
;  SW[8]    ; State_machine:sm01|present_state.I ; -0.436 ; -0.436 ; Fall       ; State_machine:sm01|present_state.I ;
;  SW[9]    ; State_machine:sm01|present_state.I ; -0.237 ; -0.237 ; Fall       ; State_machine:sm01|present_state.I ;
;  SW[10]   ; State_machine:sm01|present_state.I ; -0.306 ; -0.306 ; Fall       ; State_machine:sm01|present_state.I ;
;  SW[11]   ; State_machine:sm01|present_state.I ; -0.300 ; -0.300 ; Fall       ; State_machine:sm01|present_state.I ;
;  SW[12]   ; State_machine:sm01|present_state.I ; -0.315 ; -0.315 ; Fall       ; State_machine:sm01|present_state.I ;
;  SW[13]   ; State_machine:sm01|present_state.I ; -2.576 ; -2.576 ; Fall       ; State_machine:sm01|present_state.I ;
;  SW[14]   ; State_machine:sm01|present_state.I ; -2.527 ; -2.527 ; Fall       ; State_machine:sm01|present_state.I ;
;  SW[15]   ; State_machine:sm01|present_state.I ; -2.527 ; -2.527 ; Fall       ; State_machine:sm01|present_state.I ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                              ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+
; Data Port ; Clock Port                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                    ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+
; LEDG[*]   ; Clk                                ; 9.051  ; 9.051  ; Rise       ; Clk                                ;
;  LEDG[0]  ; Clk                                ; 8.806  ; 8.806  ; Rise       ; Clk                                ;
;  LEDG[1]  ; Clk                                ; 9.051  ; 9.051  ; Rise       ; Clk                                ;
;  LEDG[2]  ; Clk                                ; 8.730  ; 8.730  ; Rise       ; Clk                                ;
; LEDR[*]   ; Clk                                ; 13.317 ; 13.317 ; Rise       ; Clk                                ;
;  LEDR[0]  ; Clk                                ; 9.995  ; 9.995  ; Rise       ; Clk                                ;
;  LEDR[1]  ; Clk                                ; 10.370 ; 10.370 ; Rise       ; Clk                                ;
;  LEDR[2]  ; Clk                                ; 10.171 ; 10.171 ; Rise       ; Clk                                ;
;  LEDR[3]  ; Clk                                ; 10.365 ; 10.365 ; Rise       ; Clk                                ;
;  LEDR[4]  ; Clk                                ; 10.434 ; 10.434 ; Rise       ; Clk                                ;
;  LEDR[5]  ; Clk                                ; 10.289 ; 10.289 ; Rise       ; Clk                                ;
;  LEDR[6]  ; Clk                                ; 10.593 ; 10.593 ; Rise       ; Clk                                ;
;  LEDR[7]  ; Clk                                ; 10.936 ; 10.936 ; Rise       ; Clk                                ;
;  LEDR[8]  ; Clk                                ; 12.388 ; 12.388 ; Rise       ; Clk                                ;
;  LEDR[9]  ; Clk                                ; 11.804 ; 11.804 ; Rise       ; Clk                                ;
;  LEDR[10] ; Clk                                ; 12.553 ; 12.553 ; Rise       ; Clk                                ;
;  LEDR[11] ; Clk                                ; 12.675 ; 12.675 ; Rise       ; Clk                                ;
;  LEDR[12] ; Clk                                ; 11.889 ; 11.889 ; Rise       ; Clk                                ;
;  LEDR[13] ; Clk                                ; 12.539 ; 12.539 ; Rise       ; Clk                                ;
;  LEDR[14] ; Clk                                ; 12.191 ; 12.191 ; Rise       ; Clk                                ;
;  LEDR[15] ; Clk                                ; 13.317 ; 13.317 ; Rise       ; Clk                                ;
; LEDG[*]   ; State_machine:sm01|present_state.I ;        ; 5.126  ; Rise       ; State_machine:sm01|present_state.I ;
;  LEDG[0]  ; State_machine:sm01|present_state.I ;        ; 5.119  ; Rise       ; State_machine:sm01|present_state.I ;
;  LEDG[2]  ; State_machine:sm01|present_state.I ;        ; 5.126  ; Rise       ; State_machine:sm01|present_state.I ;
; LEDR[*]   ; State_machine:sm01|present_state.I ; 10.445 ; 10.445 ; Rise       ; State_machine:sm01|present_state.I ;
;  LEDR[0]  ; State_machine:sm01|present_state.I ; 7.215  ; 7.215  ; Rise       ; State_machine:sm01|present_state.I ;
;  LEDR[1]  ; State_machine:sm01|present_state.I ; 7.586  ; 7.586  ; Rise       ; State_machine:sm01|present_state.I ;
;  LEDR[2]  ; State_machine:sm01|present_state.I ; 7.403  ; 7.403  ; Rise       ; State_machine:sm01|present_state.I ;
;  LEDR[3]  ; State_machine:sm01|present_state.I ; 7.538  ; 7.538  ; Rise       ; State_machine:sm01|present_state.I ;
;  LEDR[4]  ; State_machine:sm01|present_state.I ; 7.607  ; 7.607  ; Rise       ; State_machine:sm01|present_state.I ;
;  LEDR[5]  ; State_machine:sm01|present_state.I ; 7.417  ; 7.417  ; Rise       ; State_machine:sm01|present_state.I ;
;  LEDR[6]  ; State_machine:sm01|present_state.I ; 7.721  ; 7.721  ; Rise       ; State_machine:sm01|present_state.I ;
;  LEDR[7]  ; State_machine:sm01|present_state.I ; 8.064  ; 8.064  ; Rise       ; State_machine:sm01|present_state.I ;
;  LEDR[8]  ; State_machine:sm01|present_state.I ; 9.516  ; 9.516  ; Rise       ; State_machine:sm01|present_state.I ;
;  LEDR[9]  ; State_machine:sm01|present_state.I ; 8.932  ; 8.932  ; Rise       ; State_machine:sm01|present_state.I ;
;  LEDR[10] ; State_machine:sm01|present_state.I ; 9.681  ; 9.681  ; Rise       ; State_machine:sm01|present_state.I ;
;  LEDR[11] ; State_machine:sm01|present_state.I ; 9.803  ; 9.803  ; Rise       ; State_machine:sm01|present_state.I ;
;  LEDR[12] ; State_machine:sm01|present_state.I ; 9.017  ; 9.017  ; Rise       ; State_machine:sm01|present_state.I ;
;  LEDR[13] ; State_machine:sm01|present_state.I ; 9.667  ; 9.667  ; Rise       ; State_machine:sm01|present_state.I ;
;  LEDR[14] ; State_machine:sm01|present_state.I ; 9.319  ; 9.319  ; Rise       ; State_machine:sm01|present_state.I ;
;  LEDR[15] ; State_machine:sm01|present_state.I ; 10.445 ; 10.445 ; Rise       ; State_machine:sm01|present_state.I ;
; LEDG[*]   ; State_machine:sm01|present_state.I ; 5.126  ;        ; Fall       ; State_machine:sm01|present_state.I ;
;  LEDG[0]  ; State_machine:sm01|present_state.I ; 5.119  ;        ; Fall       ; State_machine:sm01|present_state.I ;
;  LEDG[2]  ; State_machine:sm01|present_state.I ; 5.126  ;        ; Fall       ; State_machine:sm01|present_state.I ;
; LEDR[*]   ; State_machine:sm01|present_state.I ; 12.910 ; 12.910 ; Fall       ; State_machine:sm01|present_state.I ;
;  LEDR[0]  ; State_machine:sm01|present_state.I ; 9.711  ; 9.711  ; Fall       ; State_machine:sm01|present_state.I ;
;  LEDR[1]  ; State_machine:sm01|present_state.I ; 10.082 ; 10.082 ; Fall       ; State_machine:sm01|present_state.I ;
;  LEDR[2]  ; State_machine:sm01|present_state.I ; 9.868  ; 9.868  ; Fall       ; State_machine:sm01|present_state.I ;
;  LEDR[3]  ; State_machine:sm01|present_state.I ; 10.003 ; 10.003 ; Fall       ; State_machine:sm01|present_state.I ;
;  LEDR[4]  ; State_machine:sm01|present_state.I ; 10.072 ; 10.072 ; Fall       ; State_machine:sm01|present_state.I ;
;  LEDR[5]  ; State_machine:sm01|present_state.I ; 9.882  ; 9.882  ; Fall       ; State_machine:sm01|present_state.I ;
;  LEDR[6]  ; State_machine:sm01|present_state.I ; 10.186 ; 10.186 ; Fall       ; State_machine:sm01|present_state.I ;
;  LEDR[7]  ; State_machine:sm01|present_state.I ; 10.529 ; 10.529 ; Fall       ; State_machine:sm01|present_state.I ;
;  LEDR[8]  ; State_machine:sm01|present_state.I ; 11.981 ; 11.981 ; Fall       ; State_machine:sm01|present_state.I ;
;  LEDR[9]  ; State_machine:sm01|present_state.I ; 11.397 ; 11.397 ; Fall       ; State_machine:sm01|present_state.I ;
;  LEDR[10] ; State_machine:sm01|present_state.I ; 12.146 ; 12.146 ; Fall       ; State_machine:sm01|present_state.I ;
;  LEDR[11] ; State_machine:sm01|present_state.I ; 12.268 ; 12.268 ; Fall       ; State_machine:sm01|present_state.I ;
;  LEDR[12] ; State_machine:sm01|present_state.I ; 11.482 ; 11.482 ; Fall       ; State_machine:sm01|present_state.I ;
;  LEDR[13] ; State_machine:sm01|present_state.I ; 12.132 ; 12.132 ; Fall       ; State_machine:sm01|present_state.I ;
;  LEDR[14] ; State_machine:sm01|present_state.I ; 11.784 ; 11.784 ; Fall       ; State_machine:sm01|present_state.I ;
;  LEDR[15] ; State_machine:sm01|present_state.I ; 12.910 ; 12.910 ; Fall       ; State_machine:sm01|present_state.I ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                    ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+
; Data Port ; Clock Port                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+
; LEDG[*]   ; Clk                                ; 4.496 ; 4.496 ; Rise       ; Clk                                ;
;  LEDG[0]  ; Clk                                ; 4.496 ; 4.496 ; Rise       ; Clk                                ;
;  LEDG[1]  ; Clk                                ; 4.666 ; 4.666 ; Rise       ; Clk                                ;
;  LEDG[2]  ; Clk                                ; 4.538 ; 4.538 ; Rise       ; Clk                                ;
; LEDR[*]   ; Clk                                ; 4.252 ; 4.252 ; Rise       ; Clk                                ;
;  LEDR[0]  ; Clk                                ; 4.412 ; 4.412 ; Rise       ; Clk                                ;
;  LEDR[1]  ; Clk                                ; 4.441 ; 4.441 ; Rise       ; Clk                                ;
;  LEDR[2]  ; Clk                                ; 4.290 ; 4.290 ; Rise       ; Clk                                ;
;  LEDR[3]  ; Clk                                ; 4.500 ; 4.500 ; Rise       ; Clk                                ;
;  LEDR[4]  ; Clk                                ; 4.312 ; 4.312 ; Rise       ; Clk                                ;
;  LEDR[5]  ; Clk                                ; 4.391 ; 4.391 ; Rise       ; Clk                                ;
;  LEDR[6]  ; Clk                                ; 4.252 ; 4.252 ; Rise       ; Clk                                ;
;  LEDR[7]  ; Clk                                ; 4.565 ; 4.565 ; Rise       ; Clk                                ;
;  LEDR[8]  ; Clk                                ; 5.045 ; 5.045 ; Rise       ; Clk                                ;
;  LEDR[9]  ; Clk                                ; 4.864 ; 4.864 ; Rise       ; Clk                                ;
;  LEDR[10] ; Clk                                ; 5.271 ; 5.271 ; Rise       ; Clk                                ;
;  LEDR[11] ; Clk                                ; 5.144 ; 5.144 ; Rise       ; Clk                                ;
;  LEDR[12] ; Clk                                ; 4.793 ; 4.793 ; Rise       ; Clk                                ;
;  LEDR[13] ; Clk                                ; 5.130 ; 5.130 ; Rise       ; Clk                                ;
;  LEDR[14] ; Clk                                ; 5.068 ; 5.068 ; Rise       ; Clk                                ;
;  LEDR[15] ; Clk                                ; 5.370 ; 5.370 ; Rise       ; Clk                                ;
; LEDG[*]   ; State_machine:sm01|present_state.I ;       ; 2.632 ; Rise       ; State_machine:sm01|present_state.I ;
;  LEDG[0]  ; State_machine:sm01|present_state.I ;       ; 2.632 ; Rise       ; State_machine:sm01|present_state.I ;
;  LEDG[2]  ; State_machine:sm01|present_state.I ;       ; 2.640 ; Rise       ; State_machine:sm01|present_state.I ;
; LEDR[*]   ; State_machine:sm01|present_state.I ; 3.288 ; 3.288 ; Rise       ; State_machine:sm01|present_state.I ;
;  LEDR[0]  ; State_machine:sm01|present_state.I ; 3.539 ; 3.539 ; Rise       ; State_machine:sm01|present_state.I ;
;  LEDR[1]  ; State_machine:sm01|present_state.I ; 3.578 ; 3.578 ; Rise       ; State_machine:sm01|present_state.I ;
;  LEDR[2]  ; State_machine:sm01|present_state.I ; 3.440 ; 3.440 ; Rise       ; State_machine:sm01|present_state.I ;
;  LEDR[3]  ; State_machine:sm01|present_state.I ; 3.408 ; 3.408 ; Rise       ; State_machine:sm01|present_state.I ;
;  LEDR[4]  ; State_machine:sm01|present_state.I ; 3.415 ; 3.415 ; Rise       ; State_machine:sm01|present_state.I ;
;  LEDR[5]  ; State_machine:sm01|present_state.I ; 3.288 ; 3.288 ; Rise       ; State_machine:sm01|present_state.I ;
;  LEDR[6]  ; State_machine:sm01|present_state.I ; 3.439 ; 3.439 ; Rise       ; State_machine:sm01|present_state.I ;
;  LEDR[7]  ; State_machine:sm01|present_state.I ; 3.575 ; 3.575 ; Rise       ; State_machine:sm01|present_state.I ;
;  LEDR[8]  ; State_machine:sm01|present_state.I ; 4.314 ; 4.314 ; Rise       ; State_machine:sm01|present_state.I ;
;  LEDR[9]  ; State_machine:sm01|present_state.I ; 4.140 ; 4.140 ; Rise       ; State_machine:sm01|present_state.I ;
;  LEDR[10] ; State_machine:sm01|present_state.I ; 4.542 ; 4.542 ; Rise       ; State_machine:sm01|present_state.I ;
;  LEDR[11] ; State_machine:sm01|present_state.I ; 4.476 ; 4.476 ; Rise       ; State_machine:sm01|present_state.I ;
;  LEDR[12] ; State_machine:sm01|present_state.I ; 4.166 ; 4.166 ; Rise       ; State_machine:sm01|present_state.I ;
;  LEDR[13] ; State_machine:sm01|present_state.I ; 4.419 ; 4.419 ; Rise       ; State_machine:sm01|present_state.I ;
;  LEDR[14] ; State_machine:sm01|present_state.I ; 4.320 ; 4.320 ; Rise       ; State_machine:sm01|present_state.I ;
;  LEDR[15] ; State_machine:sm01|present_state.I ; 4.826 ; 4.826 ; Rise       ; State_machine:sm01|present_state.I ;
; LEDG[*]   ; State_machine:sm01|present_state.I ; 2.632 ;       ; Fall       ; State_machine:sm01|present_state.I ;
;  LEDG[0]  ; State_machine:sm01|present_state.I ; 2.632 ;       ; Fall       ; State_machine:sm01|present_state.I ;
;  LEDG[2]  ; State_machine:sm01|present_state.I ; 2.640 ;       ; Fall       ; State_machine:sm01|present_state.I ;
; LEDR[*]   ; State_machine:sm01|present_state.I ; 3.288 ; 3.288 ; Fall       ; State_machine:sm01|present_state.I ;
;  LEDR[0]  ; State_machine:sm01|present_state.I ; 3.539 ; 3.539 ; Fall       ; State_machine:sm01|present_state.I ;
;  LEDR[1]  ; State_machine:sm01|present_state.I ; 3.578 ; 3.578 ; Fall       ; State_machine:sm01|present_state.I ;
;  LEDR[2]  ; State_machine:sm01|present_state.I ; 3.440 ; 3.440 ; Fall       ; State_machine:sm01|present_state.I ;
;  LEDR[3]  ; State_machine:sm01|present_state.I ; 3.408 ; 3.408 ; Fall       ; State_machine:sm01|present_state.I ;
;  LEDR[4]  ; State_machine:sm01|present_state.I ; 3.415 ; 3.415 ; Fall       ; State_machine:sm01|present_state.I ;
;  LEDR[5]  ; State_machine:sm01|present_state.I ; 3.288 ; 3.288 ; Fall       ; State_machine:sm01|present_state.I ;
;  LEDR[6]  ; State_machine:sm01|present_state.I ; 3.439 ; 3.439 ; Fall       ; State_machine:sm01|present_state.I ;
;  LEDR[7]  ; State_machine:sm01|present_state.I ; 3.575 ; 3.575 ; Fall       ; State_machine:sm01|present_state.I ;
;  LEDR[8]  ; State_machine:sm01|present_state.I ; 4.314 ; 4.314 ; Fall       ; State_machine:sm01|present_state.I ;
;  LEDR[9]  ; State_machine:sm01|present_state.I ; 4.140 ; 4.140 ; Fall       ; State_machine:sm01|present_state.I ;
;  LEDR[10] ; State_machine:sm01|present_state.I ; 4.542 ; 4.542 ; Fall       ; State_machine:sm01|present_state.I ;
;  LEDR[11] ; State_machine:sm01|present_state.I ; 4.476 ; 4.476 ; Fall       ; State_machine:sm01|present_state.I ;
;  LEDR[12] ; State_machine:sm01|present_state.I ; 4.166 ; 4.166 ; Fall       ; State_machine:sm01|present_state.I ;
;  LEDR[13] ; State_machine:sm01|present_state.I ; 4.419 ; 4.419 ; Fall       ; State_machine:sm01|present_state.I ;
;  LEDR[14] ; State_machine:sm01|present_state.I ; 4.320 ; 4.320 ; Fall       ; State_machine:sm01|present_state.I ;
;  LEDR[15] ; State_machine:sm01|present_state.I ; 4.826 ; 4.826 ; Fall       ; State_machine:sm01|present_state.I ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW[0]      ; LEDR[0]     ; 9.200  ; 9.200  ; 9.200  ; 9.200  ;
; SW[0]      ; LEDR[1]     ; 9.571  ; 9.571  ; 9.571  ; 9.571  ;
; SW[0]      ; LEDR[2]     ; 9.357  ; 9.357  ; 9.357  ; 9.357  ;
; SW[0]      ; LEDR[3]     ; 9.492  ; 9.492  ; 9.492  ; 9.492  ;
; SW[0]      ; LEDR[4]     ; 9.561  ; 9.561  ; 9.561  ; 9.561  ;
; SW[0]      ; LEDR[5]     ; 9.371  ; 9.371  ; 9.371  ; 9.371  ;
; SW[0]      ; LEDR[6]     ; 9.675  ; 9.675  ; 9.675  ; 9.675  ;
; SW[0]      ; LEDR[7]     ; 10.018 ; 10.018 ; 10.018 ; 10.018 ;
; SW[0]      ; LEDR[8]     ; 11.470 ; 11.470 ; 11.470 ; 11.470 ;
; SW[0]      ; LEDR[9]     ; 10.886 ; 10.886 ; 10.886 ; 10.886 ;
; SW[0]      ; LEDR[10]    ; 11.635 ; 11.635 ; 11.635 ; 11.635 ;
; SW[0]      ; LEDR[11]    ; 11.757 ; 11.757 ; 11.757 ; 11.757 ;
; SW[0]      ; LEDR[12]    ; 10.971 ; 10.971 ; 10.971 ; 10.971 ;
; SW[0]      ; LEDR[13]    ; 11.621 ; 11.621 ; 11.621 ; 11.621 ;
; SW[0]      ; LEDR[14]    ; 11.273 ; 11.273 ; 11.273 ; 11.273 ;
; SW[0]      ; LEDR[15]    ; 12.399 ; 12.399 ; 12.399 ; 12.399 ;
; SW[1]      ; LEDR[1]     ; 9.241  ; 9.241  ; 9.241  ; 9.241  ;
; SW[1]      ; LEDR[2]     ; 9.343  ; 9.343  ; 9.343  ; 9.343  ;
; SW[1]      ; LEDR[3]     ; 9.478  ; 9.478  ; 9.478  ; 9.478  ;
; SW[1]      ; LEDR[4]     ; 9.547  ; 9.547  ; 9.547  ; 9.547  ;
; SW[1]      ; LEDR[5]     ; 9.357  ; 9.357  ; 9.357  ; 9.357  ;
; SW[1]      ; LEDR[6]     ; 9.661  ; 9.661  ; 9.661  ; 9.661  ;
; SW[1]      ; LEDR[7]     ; 10.004 ; 10.004 ; 10.004 ; 10.004 ;
; SW[1]      ; LEDR[8]     ; 11.456 ; 11.456 ; 11.456 ; 11.456 ;
; SW[1]      ; LEDR[9]     ; 10.872 ; 10.872 ; 10.872 ; 10.872 ;
; SW[1]      ; LEDR[10]    ; 11.621 ; 11.621 ; 11.621 ; 11.621 ;
; SW[1]      ; LEDR[11]    ; 11.743 ; 11.743 ; 11.743 ; 11.743 ;
; SW[1]      ; LEDR[12]    ; 10.957 ; 10.957 ; 10.957 ; 10.957 ;
; SW[1]      ; LEDR[13]    ; 11.607 ; 11.607 ; 11.607 ; 11.607 ;
; SW[1]      ; LEDR[14]    ; 11.259 ; 11.259 ; 11.259 ; 11.259 ;
; SW[1]      ; LEDR[15]    ; 12.385 ; 12.385 ; 12.385 ; 12.385 ;
; SW[2]      ; LEDR[2]     ; 8.994  ; 8.994  ; 8.994  ; 8.994  ;
; SW[2]      ; LEDR[3]     ; 9.441  ; 9.441  ; 9.441  ; 9.441  ;
; SW[2]      ; LEDR[4]     ; 9.510  ; 9.510  ; 9.510  ; 9.510  ;
; SW[2]      ; LEDR[5]     ; 9.320  ; 9.320  ; 9.320  ; 9.320  ;
; SW[2]      ; LEDR[6]     ; 9.624  ; 9.624  ; 9.624  ; 9.624  ;
; SW[2]      ; LEDR[7]     ; 9.967  ; 9.967  ; 9.967  ; 9.967  ;
; SW[2]      ; LEDR[8]     ; 11.419 ; 11.419 ; 11.419 ; 11.419 ;
; SW[2]      ; LEDR[9]     ; 10.835 ; 10.835 ; 10.835 ; 10.835 ;
; SW[2]      ; LEDR[10]    ; 11.584 ; 11.584 ; 11.584 ; 11.584 ;
; SW[2]      ; LEDR[11]    ; 11.706 ; 11.706 ; 11.706 ; 11.706 ;
; SW[2]      ; LEDR[12]    ; 10.920 ; 10.920 ; 10.920 ; 10.920 ;
; SW[2]      ; LEDR[13]    ; 11.570 ; 11.570 ; 11.570 ; 11.570 ;
; SW[2]      ; LEDR[14]    ; 11.222 ; 11.222 ; 11.222 ; 11.222 ;
; SW[2]      ; LEDR[15]    ; 12.348 ; 12.348 ; 12.348 ; 12.348 ;
; SW[3]      ; LEDR[3]     ; 9.057  ; 9.057  ; 9.057  ; 9.057  ;
; SW[3]      ; LEDR[4]     ; 9.441  ; 9.441  ; 9.441  ; 9.441  ;
; SW[3]      ; LEDR[5]     ; 9.251  ; 9.251  ; 9.251  ; 9.251  ;
; SW[3]      ; LEDR[6]     ; 9.555  ; 9.555  ; 9.555  ; 9.555  ;
; SW[3]      ; LEDR[7]     ; 9.898  ; 9.898  ; 9.898  ; 9.898  ;
; SW[3]      ; LEDR[8]     ; 11.350 ; 11.350 ; 11.350 ; 11.350 ;
; SW[3]      ; LEDR[9]     ; 10.766 ; 10.766 ; 10.766 ; 10.766 ;
; SW[3]      ; LEDR[10]    ; 11.515 ; 11.515 ; 11.515 ; 11.515 ;
; SW[3]      ; LEDR[11]    ; 11.637 ; 11.637 ; 11.637 ; 11.637 ;
; SW[3]      ; LEDR[12]    ; 10.851 ; 10.851 ; 10.851 ; 10.851 ;
; SW[3]      ; LEDR[13]    ; 11.501 ; 11.501 ; 11.501 ; 11.501 ;
; SW[3]      ; LEDR[14]    ; 11.153 ; 11.153 ; 11.153 ; 11.153 ;
; SW[3]      ; LEDR[15]    ; 12.279 ; 12.279 ; 12.279 ; 12.279 ;
; SW[4]      ; LEDR[4]     ; 9.185  ; 9.185  ; 9.185  ; 9.185  ;
; SW[4]      ; LEDR[5]     ; 9.310  ; 9.310  ; 9.310  ; 9.310  ;
; SW[4]      ; LEDR[6]     ; 9.614  ; 9.614  ; 9.614  ; 9.614  ;
; SW[4]      ; LEDR[7]     ; 9.957  ; 9.957  ; 9.957  ; 9.957  ;
; SW[4]      ; LEDR[8]     ; 11.409 ; 11.409 ; 11.409 ; 11.409 ;
; SW[4]      ; LEDR[9]     ; 10.825 ; 10.825 ; 10.825 ; 10.825 ;
; SW[4]      ; LEDR[10]    ; 11.574 ; 11.574 ; 11.574 ; 11.574 ;
; SW[4]      ; LEDR[11]    ; 11.696 ; 11.696 ; 11.696 ; 11.696 ;
; SW[4]      ; LEDR[12]    ; 10.910 ; 10.910 ; 10.910 ; 10.910 ;
; SW[4]      ; LEDR[13]    ; 11.560 ; 11.560 ; 11.560 ; 11.560 ;
; SW[4]      ; LEDR[14]    ; 11.212 ; 11.212 ; 11.212 ; 11.212 ;
; SW[4]      ; LEDR[15]    ; 12.338 ; 12.338 ; 12.338 ; 12.338 ;
; SW[5]      ; LEDR[5]     ; 9.052  ; 9.052  ; 9.052  ; 9.052  ;
; SW[5]      ; LEDR[6]     ; 9.672  ; 9.672  ; 9.672  ; 9.672  ;
; SW[5]      ; LEDR[7]     ; 10.015 ; 10.015 ; 10.015 ; 10.015 ;
; SW[5]      ; LEDR[8]     ; 11.467 ; 11.467 ; 11.467 ; 11.467 ;
; SW[5]      ; LEDR[9]     ; 10.883 ; 10.883 ; 10.883 ; 10.883 ;
; SW[5]      ; LEDR[10]    ; 11.632 ; 11.632 ; 11.632 ; 11.632 ;
; SW[5]      ; LEDR[11]    ; 11.754 ; 11.754 ; 11.754 ; 11.754 ;
; SW[5]      ; LEDR[12]    ; 10.968 ; 10.968 ; 10.968 ; 10.968 ;
; SW[5]      ; LEDR[13]    ; 11.618 ; 11.618 ; 11.618 ; 11.618 ;
; SW[5]      ; LEDR[14]    ; 11.270 ; 11.270 ; 11.270 ; 11.270 ;
; SW[5]      ; LEDR[15]    ; 12.396 ; 12.396 ; 12.396 ; 12.396 ;
; SW[6]      ; LEDR[6]     ; 9.300  ; 9.300  ; 9.300  ; 9.300  ;
; SW[6]      ; LEDR[7]     ; 9.958  ; 9.958  ; 9.958  ; 9.958  ;
; SW[6]      ; LEDR[8]     ; 11.410 ; 11.410 ; 11.410 ; 11.410 ;
; SW[6]      ; LEDR[9]     ; 10.826 ; 10.826 ; 10.826 ; 10.826 ;
; SW[6]      ; LEDR[10]    ; 11.575 ; 11.575 ; 11.575 ; 11.575 ;
; SW[6]      ; LEDR[11]    ; 11.697 ; 11.697 ; 11.697 ; 11.697 ;
; SW[6]      ; LEDR[12]    ; 10.911 ; 10.911 ; 10.911 ; 10.911 ;
; SW[6]      ; LEDR[13]    ; 11.561 ; 11.561 ; 11.561 ; 11.561 ;
; SW[6]      ; LEDR[14]    ; 11.213 ; 11.213 ; 11.213 ; 11.213 ;
; SW[6]      ; LEDR[15]    ; 12.339 ; 12.339 ; 12.339 ; 12.339 ;
; SW[7]      ; LEDR[7]     ; 10.197 ; 10.197 ; 10.197 ; 10.197 ;
; SW[7]      ; LEDR[8]     ; 11.966 ; 11.966 ; 11.966 ; 11.966 ;
; SW[7]      ; LEDR[9]     ; 11.382 ; 11.382 ; 11.382 ; 11.382 ;
; SW[7]      ; LEDR[10]    ; 12.131 ; 12.131 ; 12.131 ; 12.131 ;
; SW[7]      ; LEDR[11]    ; 12.253 ; 12.253 ; 12.253 ; 12.253 ;
; SW[7]      ; LEDR[12]    ; 11.467 ; 11.467 ; 11.467 ; 11.467 ;
; SW[7]      ; LEDR[13]    ; 12.117 ; 12.117 ; 12.117 ; 12.117 ;
; SW[7]      ; LEDR[14]    ; 11.769 ; 11.769 ; 11.769 ; 11.769 ;
; SW[7]      ; LEDR[15]    ; 12.895 ; 12.895 ; 12.895 ; 12.895 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[0]      ; LEDR[0]     ; 4.567 ; 4.567 ; 4.567 ; 4.567 ;
; SW[0]      ; LEDR[1]     ; 4.692 ; 4.692 ; 4.692 ; 4.692 ;
; SW[0]      ; LEDR[2]     ; 4.588 ; 4.588 ; 4.588 ; 4.588 ;
; SW[0]      ; LEDR[3]     ; 4.645 ; 4.645 ; 4.645 ; 4.645 ;
; SW[0]      ; LEDR[4]     ; 4.692 ; 4.692 ; 4.692 ; 4.692 ;
; SW[0]      ; LEDR[5]     ; 4.615 ; 4.615 ; 4.615 ; 4.615 ;
; SW[0]      ; LEDR[6]     ; 4.754 ; 4.754 ; 4.754 ; 4.754 ;
; SW[0]      ; LEDR[7]     ; 4.924 ; 4.924 ; 4.924 ; 4.924 ;
; SW[0]      ; LEDR[8]     ; 5.563 ; 5.563 ; 5.563 ; 5.563 ;
; SW[0]      ; LEDR[9]     ; 5.389 ; 5.389 ; 5.389 ; 5.389 ;
; SW[0]      ; LEDR[10]    ; 5.791 ; 5.791 ; 5.791 ; 5.791 ;
; SW[0]      ; LEDR[11]    ; 5.725 ; 5.725 ; 5.725 ; 5.725 ;
; SW[0]      ; LEDR[12]    ; 5.415 ; 5.415 ; 5.415 ; 5.415 ;
; SW[0]      ; LEDR[13]    ; 5.668 ; 5.668 ; 5.668 ; 5.668 ;
; SW[0]      ; LEDR[14]    ; 5.569 ; 5.569 ; 5.569 ; 5.569 ;
; SW[0]      ; LEDR[15]    ; 6.075 ; 6.075 ; 6.075 ; 6.075 ;
; SW[1]      ; LEDR[1]     ; 4.565 ; 4.565 ; 4.565 ; 4.565 ;
; SW[1]      ; LEDR[2]     ; 4.564 ; 4.564 ; 4.564 ; 4.564 ;
; SW[1]      ; LEDR[3]     ; 4.621 ; 4.621 ; 4.621 ; 4.621 ;
; SW[1]      ; LEDR[4]     ; 4.668 ; 4.668 ; 4.668 ; 4.668 ;
; SW[1]      ; LEDR[5]     ; 4.591 ; 4.591 ; 4.591 ; 4.591 ;
; SW[1]      ; LEDR[6]     ; 4.730 ; 4.730 ; 4.730 ; 4.730 ;
; SW[1]      ; LEDR[7]     ; 4.900 ; 4.900 ; 4.900 ; 4.900 ;
; SW[1]      ; LEDR[8]     ; 5.539 ; 5.539 ; 5.539 ; 5.539 ;
; SW[1]      ; LEDR[9]     ; 5.365 ; 5.365 ; 5.365 ; 5.365 ;
; SW[1]      ; LEDR[10]    ; 5.767 ; 5.767 ; 5.767 ; 5.767 ;
; SW[1]      ; LEDR[11]    ; 5.701 ; 5.701 ; 5.701 ; 5.701 ;
; SW[1]      ; LEDR[12]    ; 5.391 ; 5.391 ; 5.391 ; 5.391 ;
; SW[1]      ; LEDR[13]    ; 5.644 ; 5.644 ; 5.644 ; 5.644 ;
; SW[1]      ; LEDR[14]    ; 5.545 ; 5.545 ; 5.545 ; 5.545 ;
; SW[1]      ; LEDR[15]    ; 6.051 ; 6.051 ; 6.051 ; 6.051 ;
; SW[2]      ; LEDR[2]     ; 4.448 ; 4.448 ; 4.448 ; 4.448 ;
; SW[2]      ; LEDR[3]     ; 4.608 ; 4.608 ; 4.608 ; 4.608 ;
; SW[2]      ; LEDR[4]     ; 4.655 ; 4.655 ; 4.655 ; 4.655 ;
; SW[2]      ; LEDR[5]     ; 4.578 ; 4.578 ; 4.578 ; 4.578 ;
; SW[2]      ; LEDR[6]     ; 4.717 ; 4.717 ; 4.717 ; 4.717 ;
; SW[2]      ; LEDR[7]     ; 4.887 ; 4.887 ; 4.887 ; 4.887 ;
; SW[2]      ; LEDR[8]     ; 5.526 ; 5.526 ; 5.526 ; 5.526 ;
; SW[2]      ; LEDR[9]     ; 5.352 ; 5.352 ; 5.352 ; 5.352 ;
; SW[2]      ; LEDR[10]    ; 5.754 ; 5.754 ; 5.754 ; 5.754 ;
; SW[2]      ; LEDR[11]    ; 5.688 ; 5.688 ; 5.688 ; 5.688 ;
; SW[2]      ; LEDR[12]    ; 5.378 ; 5.378 ; 5.378 ; 5.378 ;
; SW[2]      ; LEDR[13]    ; 5.631 ; 5.631 ; 5.631 ; 5.631 ;
; SW[2]      ; LEDR[14]    ; 5.532 ; 5.532 ; 5.532 ; 5.532 ;
; SW[2]      ; LEDR[15]    ; 6.038 ; 6.038 ; 6.038 ; 6.038 ;
; SW[3]      ; LEDR[3]     ; 4.529 ; 4.529 ; 4.529 ; 4.529 ;
; SW[3]      ; LEDR[4]     ; 4.681 ; 4.681 ; 4.681 ; 4.681 ;
; SW[3]      ; LEDR[5]     ; 4.604 ; 4.604 ; 4.604 ; 4.604 ;
; SW[3]      ; LEDR[6]     ; 4.743 ; 4.743 ; 4.743 ; 4.743 ;
; SW[3]      ; LEDR[7]     ; 4.913 ; 4.913 ; 4.913 ; 4.913 ;
; SW[3]      ; LEDR[8]     ; 5.552 ; 5.552 ; 5.552 ; 5.552 ;
; SW[3]      ; LEDR[9]     ; 5.378 ; 5.378 ; 5.378 ; 5.378 ;
; SW[3]      ; LEDR[10]    ; 5.780 ; 5.780 ; 5.780 ; 5.780 ;
; SW[3]      ; LEDR[11]    ; 5.714 ; 5.714 ; 5.714 ; 5.714 ;
; SW[3]      ; LEDR[12]    ; 5.404 ; 5.404 ; 5.404 ; 5.404 ;
; SW[3]      ; LEDR[13]    ; 5.657 ; 5.657 ; 5.657 ; 5.657 ;
; SW[3]      ; LEDR[14]    ; 5.558 ; 5.558 ; 5.558 ; 5.558 ;
; SW[3]      ; LEDR[15]    ; 6.064 ; 6.064 ; 6.064 ; 6.064 ;
; SW[4]      ; LEDR[4]     ; 4.593 ; 4.593 ; 4.593 ; 4.593 ;
; SW[4]      ; LEDR[5]     ; 4.621 ; 4.621 ; 4.621 ; 4.621 ;
; SW[4]      ; LEDR[6]     ; 4.760 ; 4.760 ; 4.760 ; 4.760 ;
; SW[4]      ; LEDR[7]     ; 4.930 ; 4.930 ; 4.930 ; 4.930 ;
; SW[4]      ; LEDR[8]     ; 5.569 ; 5.569 ; 5.569 ; 5.569 ;
; SW[4]      ; LEDR[9]     ; 5.395 ; 5.395 ; 5.395 ; 5.395 ;
; SW[4]      ; LEDR[10]    ; 5.797 ; 5.797 ; 5.797 ; 5.797 ;
; SW[4]      ; LEDR[11]    ; 5.731 ; 5.731 ; 5.731 ; 5.731 ;
; SW[4]      ; LEDR[12]    ; 5.421 ; 5.421 ; 5.421 ; 5.421 ;
; SW[4]      ; LEDR[13]    ; 5.674 ; 5.674 ; 5.674 ; 5.674 ;
; SW[4]      ; LEDR[14]    ; 5.575 ; 5.575 ; 5.575 ; 5.575 ;
; SW[4]      ; LEDR[15]    ; 6.081 ; 6.081 ; 6.081 ; 6.081 ;
; SW[5]      ; LEDR[5]     ; 4.544 ; 4.544 ; 4.544 ; 4.544 ;
; SW[5]      ; LEDR[6]     ; 4.786 ; 4.786 ; 4.786 ; 4.786 ;
; SW[5]      ; LEDR[7]     ; 4.956 ; 4.956 ; 4.956 ; 4.956 ;
; SW[5]      ; LEDR[8]     ; 5.595 ; 5.595 ; 5.595 ; 5.595 ;
; SW[5]      ; LEDR[9]     ; 5.421 ; 5.421 ; 5.421 ; 5.421 ;
; SW[5]      ; LEDR[10]    ; 5.823 ; 5.823 ; 5.823 ; 5.823 ;
; SW[5]      ; LEDR[11]    ; 5.757 ; 5.757 ; 5.757 ; 5.757 ;
; SW[5]      ; LEDR[12]    ; 5.447 ; 5.447 ; 5.447 ; 5.447 ;
; SW[5]      ; LEDR[13]    ; 5.700 ; 5.700 ; 5.700 ; 5.700 ;
; SW[5]      ; LEDR[14]    ; 5.601 ; 5.601 ; 5.601 ; 5.601 ;
; SW[5]      ; LEDR[15]    ; 6.107 ; 6.107 ; 6.107 ; 6.107 ;
; SW[6]      ; LEDR[6]     ; 4.653 ; 4.653 ; 4.653 ; 4.653 ;
; SW[6]      ; LEDR[7]     ; 4.928 ; 4.928 ; 4.928 ; 4.928 ;
; SW[6]      ; LEDR[8]     ; 5.567 ; 5.567 ; 5.567 ; 5.567 ;
; SW[6]      ; LEDR[9]     ; 5.393 ; 5.393 ; 5.393 ; 5.393 ;
; SW[6]      ; LEDR[10]    ; 5.795 ; 5.795 ; 5.795 ; 5.795 ;
; SW[6]      ; LEDR[11]    ; 5.729 ; 5.729 ; 5.729 ; 5.729 ;
; SW[6]      ; LEDR[12]    ; 5.419 ; 5.419 ; 5.419 ; 5.419 ;
; SW[6]      ; LEDR[13]    ; 5.672 ; 5.672 ; 5.672 ; 5.672 ;
; SW[6]      ; LEDR[14]    ; 5.573 ; 5.573 ; 5.573 ; 5.573 ;
; SW[6]      ; LEDR[15]    ; 6.079 ; 6.079 ; 6.079 ; 6.079 ;
; SW[7]      ; LEDR[7]     ; 5.156 ; 5.156 ; 5.156 ; 5.156 ;
; SW[7]      ; LEDR[8]     ; 5.895 ; 5.895 ; 5.895 ; 5.895 ;
; SW[7]      ; LEDR[9]     ; 5.721 ; 5.721 ; 5.721 ; 5.721 ;
; SW[7]      ; LEDR[10]    ; 6.123 ; 6.123 ; 6.123 ; 6.123 ;
; SW[7]      ; LEDR[11]    ; 6.057 ; 6.057 ; 6.057 ; 6.057 ;
; SW[7]      ; LEDR[12]    ; 5.747 ; 5.747 ; 5.747 ; 5.747 ;
; SW[7]      ; LEDR[13]    ; 6.000 ; 6.000 ; 6.000 ; 6.000 ;
; SW[7]      ; LEDR[14]    ; 5.901 ; 5.901 ; 5.901 ; 5.901 ;
; SW[7]      ; LEDR[15]    ; 6.407 ; 6.407 ; 6.407 ; 6.407 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------------------------+
; Setup Transfers                                                                           ;
+------------------------------------+----------+----------+----------+----------+----------+
; From Clock                         ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------+----------+----------+----------+----------+----------+
; Clk                                ; Clk      ; 376      ; 0        ; 0        ; 0        ;
; State_machine:sm01|present_state.I ; Clk      ; 150      ; 299      ; 0        ; 0        ;
; Clk                                ; CLOCK_50 ; 1        ; 1        ; 0        ; 0        ;
; CLOCK_50                           ; CLOCK_50 ; 650      ; 0        ; 0        ; 0        ;
+------------------------------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------+
; Hold Transfers                                                                            ;
+------------------------------------+----------+----------+----------+----------+----------+
; From Clock                         ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------+----------+----------+----------+----------+----------+
; Clk                                ; Clk      ; 376      ; 0        ; 0        ; 0        ;
; State_machine:sm01|present_state.I ; Clk      ; 150      ; 299      ; 0        ; 0        ;
; Clk                                ; CLOCK_50 ; 1        ; 1        ; 0        ; 0        ;
; CLOCK_50                           ; CLOCK_50 ; 650      ; 0        ; 0        ; 0        ;
+------------------------------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                        ;
+------------------------------------+----------+----------+----------+----------+----------+
; From Clock                         ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------+----------+----------+----------+----------+----------+
; State_machine:sm01|present_state.I ; Clk      ; 24       ; 24       ; 0        ; 0        ;
+------------------------------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------+
; Removal Transfers                                                                         ;
+------------------------------------+----------+----------+----------+----------+----------+
; From Clock                         ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------+----------+----------+----------+----------+----------+
; State_machine:sm01|present_state.I ; Clk      ; 24       ; 24       ; 0        ; 0        ;
+------------------------------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 17    ; 17   ;
; Unconstrained Input Port Paths  ; 251   ; 251  ;
; Unconstrained Output Ports      ; 19    ; 19   ;
; Unconstrained Output Port Paths ; 513   ; 513  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 10.1 Build 197 01/19/2011 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Dec 13 11:14:47 2017
Info: Command: quartus_sta Multiplier -c Multiplier
Info: qsta_default_script.tcl version: #4
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Warning: Timing Analysis is analyzing one or more combinational loops as latches
    Warning: Node "SR2|Y[0]~latch|combout" is a latch
    Warning: Node "SR1|Y[0]~latch|combout" is a latch
    Warning: Node "SR1|Y[5]~latch|combout" is a latch
    Warning: Node "SR1|Y[6]~latch|combout" is a latch
    Warning: Node "SR1|Y[7]~latch|combout" is a latch
    Warning: Node "SR1|Y[1]~latch|combout" is a latch
    Warning: Node "SR1|Y[3]~latch|combout" is a latch
    Warning: Node "SR1|Y[2]~latch|combout" is a latch
    Warning: Node "SR1|Y[4]~latch|combout" is a latch
    Warning: Node "SR2|Y[1]~latch|combout" is a latch
    Warning: Node "SR2|Y[2]~latch|combout" is a latch
    Warning: Node "SR2|Y[3]~latch|combout" is a latch
    Warning: Node "SR2|Y[4]~latch|combout" is a latch
    Warning: Node "SR2|Y[5]~latch|combout" is a latch
    Warning: Node "SR2|Y[6]~latch|combout" is a latch
    Warning: Node "SR2|Y[7]~latch|combout" is a latch
Critical Warning: Synopsys Design Constraints File file not found: 'Multiplier.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name Clk Clk
    Info: create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info: create_clock -period 1.000 -name State_machine:sm01|present_state.I State_machine:sm01|present_state.I
Info: Analyzing Slow Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -3.089
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.089       -58.681 Clk 
    Info:    -3.056       -50.872 CLOCK_50 
Info: Worst-case hold slack is -2.742
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -2.742       -73.883 Clk 
    Info:    -2.520        -2.520 CLOCK_50 
Info: Worst-case recovery slack is 0.293
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.293         0.000 Clk 
Info: Worst-case removal slack is -0.417
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.417        -3.864 Clk 
Info: Worst-case minimum pulse width slack is -1.380
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.380       -27.380 CLOCK_50 
    Info:    -0.500       -46.000 Clk 
    Info:     0.500         0.000 State_machine:sm01|present_state.I 
Info: The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info: Started post-fitting delay annotation
Warning: Found 22 output pins without output pin load capacitance assignment
    Info: Pin "LEDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -0.989
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.989       -10.910 Clk 
    Info:    -0.839       -11.512 CLOCK_50 
Info: Worst-case hold slack is -1.626
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.626       -47.010 Clk 
    Info:    -1.566        -1.566 CLOCK_50 
Info: Worst-case recovery slack is 0.382
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.382         0.000 Clk 
Info: Worst-case removal slack is -0.197
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.197        -1.740 Clk 
Info: Worst-case minimum pulse width slack is -1.380
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.380       -27.380 CLOCK_50 
    Info:    -0.500       -46.000 Clk 
    Info:     0.500         0.000 State_machine:sm01|present_state.I 
Info: The selected device family is not supported by the report_metastability command.
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 21 warnings
    Info: Peak virtual memory: 360 megabytes
    Info: Processing ended: Wed Dec 13 11:14:50 2017
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


