## 2.1 Programmer’s Model

El ARM Cortex-A8 proporciona un modelo de programación flexible y potente, diseñado para soportar sistemas embebidos de propósito general y tiempo real. Este modelo se basa en una arquitectura de registros múltiples, modos de operación diferenciados y estados de ejecución que permiten una separación efectiva entre contexto de usuario, manejo de excepciones e interrupciones.

### Estados de Operación

El procesador puede operar en tres estados distintos de ejecución de instrucciones:

* **ARM State**: ejecución de instrucciones de 32 bits del conjunto ARM.
* **Thumb State**: ejecución de instrucciones compactas de 16 bits, optimizadas para ahorro de memoria.
* **ThumbEE State**: una variante del Thumb State orientada a entornos Java y máquinas virtuales 
Estos estados determinan el tamaño y tipo de las instrucciones que se interpretan y ejecutan en el pipeline del procesador.

### Modos de Operación

El Cortex-A8 implementa ocho modos de operación, cada uno con propósitos específicos en la gestión del flujo de ejecución y del sistema:

* **User (usr)**: modo de ejecución normal para procesos de usuario.
* **System (usr)**: similar a User, pero con privilegios extendidos para el sistema operativo.
* **Supervisor (svc)**: modo privilegiado utilizado al arrancar el sistema o al manejar excepciones software.
* **IRQ (irq)**: modo usado para atender interrupciones normales.
* **FIQ (fiq)**: modo especializado para interrupciones rápidas y de alta prioridad.
* **Abort (abt)**: modo activado tras fallas de acceso a memoria.
* **Undefined (und)**: modo usado al ejecutar instrucciones no válidas.
* **Monitor (mon)**: modo reservado para operaciones de seguridad (TrustZone).

Cada modo puede tener acceso a un subconjunto distinto de registros, lo que facilita la separación de contextos sin necesidad de salvar/restaurar todos los registros globales en cada cambio de modo.

### Arquitectura de Registros

El procesador define un total de **33 registros de propósito general de 32 bits** y **7 registros de estado (status registers)**. No todos estos registros son accesibles simultáneamente; el conjunto visible depende del modo y estado actuales del procesador.

Entre los registros destacan:

* **r14 (Link Register)**: almacena la dirección de retorno tras una llamada o interrupción.
* **r15 (Program Counter)**: apunta a la instrucción actualmente en ejecución.

#### Registros Banked

Algunos modos disponen de registros *banked*, es decir, versiones específicas de ciertos registros que solo son visibles en ese modo. Esto permite, por ejemplo, que cada modo tenga su propia pila y punto de retorno.

| Modo           | Identificador |
| -------------- | ------------- |
| User           | usr         |
| Fast Interrupt | fiq         |
| Interrupt      | irq         |
| Supervisor     | svc         |
| Abort          | abt         |
| System         | usr         |
| Undefined      | und         |
| Monitor        | mon         |

El modo **FIQ** cuenta con siete registros *banked* exclusivos para r8 a r14, lo cual permite manejar interrupciones rápidas con mínima sobrecarga, ya que evita la necesidad de salvar registros compartidos. Por otro lado, los modos **Monitor, Supervisor, Abort, IRQ** y **Undefined** disponen de versiones propias de r13 y r14, lo que habilita una pila y un link register independientes por modo.