## 1 Вступ

У цьому завданні ви ознайомитеся з основами верифікації та створення тестбенчів. Тестування і верифікація є, мабуть, найтривалішим етапом у типовому життєвому циклі проєкту VLSI (Very-Large-Scale Integration). Успішна верифікація може заощадити значні кошти, оскільки допомагає виявити всі можливі помилки в дизайні до розгортання продукту. Витрати, пов'язані з необхідністю повторного запуску апаратного проєкту, є дуже значними. Тому важливо володіти мистецтвом верифікації, щоб завершити проєкт вчасно. Хоча існує кілька різних аспектів верифікації, у цьому завданні ми зосередимося на *функціональній верифікації*, яка перевіряє логічну поведінку схеми відповідно до специфікацій.

Це завдання займає два дні. Під час цих двох сесій ми проведемо вас через наступні завдання:
1. Ознайомлення з анатомією загальної інфраструктури тестбенча.
2. Написання скриптів для симуляції в ModelSim - просунутому симуляторі HDL.
3. Налагодження дизайну за допомогою ModelSim.
4. Розгляд різних підходів до функціональної верифікації, їх переваг та недоліків.
5. Розробка компонентів тестбенча з використанням SystemVerilog і MATLAB.
6. Використання тверджень (assertions) SystemVerilog для верифікації.

Як завжди, асистенти доступні для допомоги з виконанням завдань та обговорення рішень.

## 2 Підготовка

Щоб отримати доступ до матеріалів, необхідних для цього завдання, виконайте наступне:

**Завдання студента 1 (Налаштування)**: Налаштуйте робочу директорію для цього завдання, викликавши наш скрипт встановлення та перейшовши до новоствореної директорії:
```sh
> /home/vlsi1/ex4/install.sh
> cd ex4
```
