* [首页](/)
* Verilog模块设计
	* [Lab0:从0开始的FPGA生活](/module/begin)
	* [Simulation使用帮助](/module/simulation) 
	* [Lab:ports与顶层模块](/module/ports)
	* [Lab:加法器与数码管](/module/adder)
	* [Lab:乘法器设计](/module/unsigned_multiplier) 
* [常见问题](problems)
* [Logisim补充说明](/module/qna/Lab1QnA)
* [验收要求](grading)
    * [lab1:流水灯](/module/led)
    * [lab2:组合逻辑I](/module/combI)
    * [lab3:组合逻辑II](/module/combII)
    * [lab4:时序逻辑]()
    * [lab5:UART&PS/2](/module/uart)
    * [lab:VGA]()
    * [lab:FINAL]()
* [参考书目及板卡信息](reference)
