vcs -lca -debug_access+all -sverilog testbench.sv design_files/*.sv
./simv -gui &