# impl_icc2.tcl -- flujo de diseño fisico con IC Compiler II para
# alu_plus_sync (WIDTH=16), a partir de la netlist que deja synth_dc.tcl.
#
# COMO CORRERLO (en el servidor del curso):
#   icc2_shell -f parte2/scripts/impl_icc2.tcl | tee parte2/reportes/impl_icc2.log
#
# Igual que synth_dc.tcl: los placeholders de floorplan (tamaño de core,
# utilizacion) son puntos de partida razonables para un bloque tan chico,
# AJUSTAR si DC/ICC2 se quejan de que no entra o queda muy suelto.

set RUTA_LIBS "/ruta/al/pdk/gf150/libs"   ;# AJUSTAR, mismo valor que synth_dc.tcl

file mkdir ../reportes/icc2

# ------------------------------------------------------------------
# 1. Crear el bloque a partir de la netlist + sdc de Design Compiler
# ------------------------------------------------------------------
create_lib alu_plus_sync_lib -technology $RUTA_LIBS/gf150.tf -ref_libs $RUTA_LIBS/m31_gf150.ndm
open_block -lib alu_plus_sync_lib alu_plus_sync

read_verilog ../netlist/alu_plus_sync_synth.v -design alu_plus_sync
read_sdc ../netlist/alu_plus_sync_synth.sdc

# ------------------------------------------------------------------
# 2. Floorplan + alimentacion
# ------------------------------------------------------------------
# bloque chico (ALU de 16 bits + registros): utilizacion objetivo ~65-70%,
# ajustar segun area real que reporte DC
initialize_floorplan -core_utilization 0.65 -core_aspect_ratio 1.0 \
    -start_first_row -end_cap_mode boundary

# anillo de alimentacion basico VDD/VSS (nombres AJUSTAR segun la libreria M31)
create_power_ring -nets {VDD VSS} -layer {metal5 metal6} -width 2.0 -spacing 2.0

# ------------------------------------------------------------------
# 3. Placement + optimizacion
# ------------------------------------------------------------------
place_opt
redirect ../reportes/icc2/qor_place_opt.txt    { report_qor }
redirect ../reportes/icc2/timing_place_opt.txt { report_timing -delay_type max -max_paths 5 }

# ------------------------------------------------------------------
# 4. Sintesis de arbol de reloj (CTS)
# ------------------------------------------------------------------
clock_opt
redirect ../reportes/icc2/qor_clock_opt.txt    { report_qor }
redirect ../reportes/icc2/timing_clock_opt.txt { report_timing -delay_type max -max_paths 5 }
redirect ../reportes/icc2/clock_tree.txt       { report_clock_tree }

# ------------------------------------------------------------------
# 5. Routing
# ------------------------------------------------------------------
route_auto
route_opt
redirect ../reportes/icc2/qor_route_opt.txt    { report_qor }
redirect ../reportes/icc2/timing_route_opt.txt { report_timing -delay_type max -max_paths 5 }

# ------------------------------------------------------------------
# 6. Verificaciones de legalidad/routing/alimentacion
# ------------------------------------------------------------------
redirect ../reportes/icc2/check_legality.txt { check_legality }
redirect ../reportes/icc2/check_routes.txt   { check_routes }
redirect ../reportes/icc2/check_pg_nets.txt  { check_pg_drc_violations }

# ------------------------------------------------------------------
# 7. Entregables finales
# ------------------------------------------------------------------
file mkdir ../gds
write_gds ../gds/alu_plus_sync.gds
save_block
save_lib

exit
