V 51
K 250961067300 obuft18
Y 0
D 0 0 850 1100
Z 0
i 242
N 242
J 490 910 2
J 695 1040 7
J 570 1040 9
J 490 1030 2
J 570 1030 11
J 490 970 2
J 570 970 11
J 490 850 2
J 570 850 9
J 570 910 11
S 1 10
L 530 910 10 0 3 0 1 0 O2
B 3 2
L 625 1050 20 0 3 0 1 0 O[3:0]
B 5 3
S 4 5
L 530 1030 10 0 3 0 1 0 O0
B 7 5
S 6 7
L 530 970 10 0 3 0 1 0 O1
B 10 7
S 8 9
L 530 850 10 0 3 0 1 0 O3
B 9 10
N 124
J 370 900 2
J 370 1020 2
J 325 1020 3
J 370 960 2
J 325 960 5
J 325 900 5
J 370 840 2
J 325 840 5
J 165 150 1
J 325 150 3
S 6 1
S 3 2
S 5 3
S 5 4
S 6 5
S 8 6
S 8 7
S 10 8
S 9 10
L 175 150 20 0 3 0 1 0 A1
N 198
J 370 880 2
J 370 1000 2
J 345 1000 3
J 370 940 2
J 345 940 5
J 345 880 5
J 370 820 2
J 345 820 5
J 165 125 1
J 345 125 3
S 6 1
S 3 2
S 5 3
S 5 4
S 6 5
S 8 6
S 8 7
S 10 8
S 9 10
L 175 125 20 0 3 0 1 0 A2
I 206 virtex:SOP3B1A 1 370 800 0 1 '
C 198 7 5 0
C 242 8 6 0
C 124 7 4 0
C 47 1 3 0
I 197 virtex:SOP3B1A 1 370 980 0 1 '
C 47 10 3 0
C 124 2 4 0
C 242 4 6 0
C 198 2 5 0
I 200 virtex:SOP3B1A 1 370 920 0 1 '
C 198 4 5 0
C 242 6 6 0
C 124 4 4 0
C 47 7 3 0
N 47
J 370 860 2
J 160 180 7
J 240 180 9
J 240 860 11
J 370 920 2
J 240 920 11
J 370 980 2
J 240 980 11
J 240 1040 9
J 370 1040 2
S 4 1
L 250 860 10 0 3 0 1 0 B3
B 2 3
L 160 190 20 0 3 0 1 0 B[3:0]
B 3 4
B 4 6
S 6 5
L 250 920 10 0 3 0 1 0 B2
B 6 8
S 8 7
L 250 980 10 0 3 0 1 0 B1
B 8 9
S 9 10
L 250 1040 10 0 3 0 1 0 B0
I 203 virtex:SOP3B1A 1 370 860 0 1 '
C 47 5 3 0
C 124 1 4 0
C 242 1 6 0
C 198 1 5 0
T 792 126 25 0 9 Page 27
Q 11 0 0
c 170 1005 0
T 745 65 30 0 3 JRG
Q 14 0 0
T 710 50 10 0 9 1
T 700 30 10 0 3 A
T 30 30 10 0 3 Copyright (c) 1993, Xilinx Inc.
T 30 40 10 0 3 drawn by KS
I 48 virtex:ASHEETP 1 410 0 0 1 '
T 690 100 10 0 9 VIRTEX Family 4-OR2-AND2B1Common  Macro
T 645 80 10 0 9 4-SOP3B1A Bus Gate w/Common
T 640 50 10 0 9 11th December 2003
E
