#-----------------------------------------------------------
# Vivado v2018.3 (64-bit)
# SW Build 2405991 on Thu Dec  6 23:38:27 MST 2018
# IP Build 2404404 on Fri Dec  7 01:43:56 MST 2018
# Start of session at: Fri Apr 10 11:45:18 2020
# Process ID: 6028
# Current directory: D:/Lab_of_ZCYL/Lab2_Handouts_0406_2/Lab_BusControl_A
# Command line: vivado.exe -gui_launcher_event rodinguilauncherevent16596 D:\Lab_of_ZCYL\Lab2_Handouts_0406_2\Lab_BusControl_A\Lab_BusControl_A.xpr
# Log file: D:/Lab_of_ZCYL/Lab2_Handouts_0406_2/Lab_BusControl_A/vivado.log
# Journal file: D:/Lab_of_ZCYL/Lab2_Handouts_0406_2/Lab_BusControl_A\vivado.jou
#-----------------------------------------------------------
start_gui
open_project D:/Lab_of_ZCYL/Lab2_Handouts_0406_2/Lab_BusControl_A/Lab_BusControl_A.xpr
Scanning sources...
Finished scanning sources
INFO: [IP_Flow 19-234] Refreshing IP repositories
INFO: [IP_Flow 19-1704] No user IP repositories specified
INFO: [IP_Flow 19-2313] Loaded Vivado IP repository 'F:/Vivado/2018.3/data/ip'.
open_project: Time (s): cpu = 00:00:11 ; elapsed = 00:00:06 . Memory (MB): peak = 699.695 ; gain = 86.938
update_compile_order -fileset sources_1
launch_simulation
INFO: [Vivado 12-5682] Launching behavioral simulation in 'D:/Lab_of_ZCYL/Lab2_Handouts_0406_2/Lab_BusControl_A/Lab_BusControl_A.sim/sim_1/behav/xsim'
INFO: [SIM-utils-51] Simulation object is 'sim_1'
INFO: [SIM-utils-54] Inspecting design source files for 'topsim_link' in fileset 'sim_1'...
INFO: [USF-XSim-97] Finding global include files...
INFO: [USF-XSim-98] Fetching design files from 'sim_1'...
INFO: [USF-XSim-2] XSim::Compile design
INFO: [USF-XSim-61] Executing 'COMPILE and ANALYZE' step in 'D:/Lab_of_ZCYL/Lab2_Handouts_0406_2/Lab_BusControl_A/Lab_BusControl_A.sim/sim_1/behav/xsim'
"xvlog --incr --relax -prj topsim_link_vlog.prj"
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/Lab_of_ZCYL/Lab2_Handouts_0406_2/Lab_BusControl_A/Lab_BusControl_A.srcs/sources_1/new/controller_link.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module controller_link
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/Lab_of_ZCYL/Lab2_Handouts_0406_2/Lab_BusControl_A/Lab_BusControl_A.srcs/sources_1/new/io_interface_link.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module io_interface_link
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/Lab_of_ZCYL/Lab2_Handouts_0406_2/Lab_BusControl_A/Lab_BusControl_A.srcs/sources_1/new/top_link.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module top_link
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/Lab_of_ZCYL/Lab2_Handouts_0406_2/Lab_BusControl_A/Lab_BusControl_A.srcs/sim_1/new/topsim_link.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module topsim_link
INFO: [USF-XSim-69] 'compile' step finished in '3' seconds
INFO: [USF-XSim-3] XSim::Elaborate design
INFO: [USF-XSim-61] Executing 'ELABORATE' step in 'D:/Lab_of_ZCYL/Lab2_Handouts_0406_2/Lab_BusControl_A/Lab_BusControl_A.sim/sim_1/behav/xsim'
Vivado Simulator 2018.3
Copyright 1986-1999, 2001-2018 Xilinx, Inc. All Rights Reserved.
Running: F:/Vivado/2018.3/bin/unwrapped/win64.o/xelab.exe -wto 54dd5debadab4e60971dad2691b0f1f9 --incr --debug typical --relax --mt 2 -L xil_defaultlib -L unisims_ver -L unimacro_ver -L secureip --snapshot topsim_link_behav xil_defaultlib.topsim_link xil_defaultlib.glbl -log elaborate.log 
Using 2 slave threads.
Starting static elaboration
Completed static elaboration
Starting simulation data flow analysis
Completed simulation data flow analysis
Time Resolution for simulation is 1ps
Compiling module xil_defaultlib.io_interface_link
Compiling module xil_defaultlib.controller_link
Compiling module xil_defaultlib.top_link
Compiling module xil_defaultlib.topsim_link
WARNING: [XSIM 43-3373] "D:/Lab_of_ZCYL/Lab2_Handouts_0406_2/Lab_BusControl_A/Lab_BusControl_A.srcs/sim_1/new/topsim_link.v" Line 38. System function $fscanf is used as system task. This system function should have a LHS e.g. x=$fscanf().
WARNING: [XSIM 43-3373] "D:/Lab_of_ZCYL/Lab2_Handouts_0406_2/Lab_BusControl_A/Lab_BusControl_A.srcs/sim_1/new/topsim_link.v" Line 48. System function $fscanf is used as system task. This system function should have a LHS e.g. x=$fscanf().
Compiling module xil_defaultlib.glbl
Built simulation snapshot topsim_link_behav
INFO: [USF-XSim-69] 'elaborate' step finished in '4' seconds
INFO: [USF-XSim-4] XSim::Simulate design
INFO: [USF-XSim-61] Executing 'SIMULATE' step in 'D:/Lab_of_ZCYL/Lab2_Handouts_0406_2/Lab_BusControl_A/Lab_BusControl_A.sim/sim_1/behav/xsim'
INFO: [USF-XSim-98] *** Running xsim
   with args "topsim_link_behav -key {Behavioral:sim_1:Functional:topsim_link} -tclbatch {topsim_link.tcl} -log {simulate.log}"
INFO: [USF-XSim-8] Loading simulator feature
Vivado Simulator 2018.3
Time resolution is 1 ps
source topsim_link.tcl
# set curr_wave [current_wave_config]
# if { [string length $curr_wave] == 0 } {
#   if { [llength [get_objects]] > 0} {
#     add_wave /
#     set_property needs_save false [current_wave_config]
#   } else {
#      send_msg_id Add_Wave-1 WARNING "No top level signals found. Simulator will start without a wave window. If you want to open a wave window go to 'File->New Waveform Configuration' or type 'create_wave_config' in the TCL console."
#   }
# }
# run 1000ns
========进行仲裁测试（链式查询方法）========
共有2个设备提起请求
请求状态：设备3(1);设备2(1);设备1(0);设备0(0)
本次设备2将得到总线控制权
                 100时刻，设备2已得到响应
                 120时刻，设备2完成总线访问，请求已撤出
请求状态：设备3(1);设备2(0);设备1(0);设备0(0)
本次设备3将得到总线控制权
                 120时刻，设备3已得到响应
                 140时刻，设备3完成总线访问，请求已撤出
========进行仲裁测试（链式查询方法）========
共有3个设备提起请求
请求状态：设备3(1);设备2(1);设备1(0);设备0(1)
本次设备0将得到总线控制权
                 240时刻，设备0已得到响应
                 260时刻，设备0完成总线访问，请求已撤出
请求状态：设备3(1);设备2(1);设备1(0);设备0(0)
本次设备2将得到总线控制权
                 260时刻，设备2已得到响应
                 280时刻，设备2完成总线访问，请求已撤出
请求状态：设备3(1);设备2(0);设备1(0);设备0(0)
本次设备3将得到总线控制权
                 280时刻，设备3已得到响应
                 300时刻，设备3完成总线访问，请求已撤出
========进行仲裁测试（链式查询方法）========
共有2个设备提起请求
请求状态：设备3(0);设备2(1);设备1(1);设备0(0)
本次设备1将得到总线控制权
                 400时刻，设备1已得到响应
                 420时刻，设备1完成总线访问，请求已撤出
请求状态：设备3(0);设备2(1);设备1(0);设备0(0)
本次设备2将得到总线控制权
                 420时刻，设备2已得到响应
                 440时刻，设备2完成总线访问，请求已撤出
========进行仲裁测试（链式查询方法）========
共有2个设备提起请求
请求状态：设备3(1);设备2(0);设备1(1);设备0(0)
本次设备1将得到总线控制权
                 540时刻，设备1已得到响应
                 560时刻，设备1完成总线访问，请求已撤出
请求状态：设备3(1);设备2(0);设备1(0);设备0(0)
本次设备3将得到总线控制权
                 560时刻，设备3已得到响应
                 580时刻，设备3完成总线访问，请求已撤出
========进行仲裁测试（链式查询方法）========
共有4个设备提起请求
请求状态：设备3(1);设备2(1);设备1(1);设备0(1)
本次设备0将得到总线控制权
                 680时刻，设备0已得到响应
                 700时刻，设备0完成总线访问，请求已撤出
请求状态：设备3(1);设备2(1);设备1(1);设备0(0)
本次设备1将得到总线控制权
                 700时刻，设备1已得到响应
                 720时刻，设备1完成总线访问，请求已撤出
请求状态：设备3(1);设备2(1);设备1(0);设备0(0)
本次设备2将得到总线控制权
                 720时刻，设备2已得到响应
                 740时刻，设备2完成总线访问，请求已撤出
请求状态：设备3(1);设备2(0);设备1(0);设备0(0)
本次设备3将得到总线控制权
                 740时刻，设备3已得到响应
                 760时刻，设备3完成总线访问，请求已撤出
测试全部通过
INFO: [USF-XSim-96] XSim completed. Design snapshot 'topsim_link_behav' loaded.
INFO: [USF-XSim-97] XSim simulation ran for 1000ns
launch_simulation: Time (s): cpu = 00:00:08 ; elapsed = 00:00:13 . Memory (MB): peak = 806.203 ; gain = 0.000
relaunch_sim
INFO: [Vivado 12-5682] Launching behavioral simulation in 'D:/Lab_of_ZCYL/Lab2_Handouts_0406_2/Lab_BusControl_A/Lab_BusControl_A.sim/sim_1/behav/xsim'
INFO: [SIM-utils-51] Simulation object is 'sim_1'
INFO: [SIM-utils-54] Inspecting design source files for 'topsim_link' in fileset 'sim_1'...
INFO: [USF-XSim-97] Finding global include files...
INFO: [USF-XSim-98] Fetching design files from 'sim_1'...
INFO: [USF-XSim-2] XSim::Compile design
INFO: [USF-XSim-61] Executing 'COMPILE and ANALYZE' step in 'D:/Lab_of_ZCYL/Lab2_Handouts_0406_2/Lab_BusControl_A/Lab_BusControl_A.sim/sim_1/behav/xsim'
"xvlog --incr --relax -prj topsim_link_vlog.prj"
INFO: [USF-XSim-69] 'compile' step finished in '1' seconds
INFO: [Vivado 12-5682] Launching behavioral simulation in 'D:/Lab_of_ZCYL/Lab2_Handouts_0406_2/Lab_BusControl_A/Lab_BusControl_A.sim/sim_1/behav/xsim'
INFO: [USF-XSim-3] XSim::Elaborate design
INFO: [USF-XSim-61] Executing 'ELABORATE' step in 'D:/Lab_of_ZCYL/Lab2_Handouts_0406_2/Lab_BusControl_A/Lab_BusControl_A.sim/sim_1/behav/xsim'
Vivado Simulator 2018.3
Copyright 1986-1999, 2001-2018 Xilinx, Inc. All Rights Reserved.
Running: F:/Vivado/2018.3/bin/unwrapped/win64.o/xelab.exe -wto 54dd5debadab4e60971dad2691b0f1f9 --incr --debug typical --relax --mt 2 -L xil_defaultlib -L unisims_ver -L unimacro_ver -L secureip --snapshot topsim_link_behav xil_defaultlib.topsim_link xil_defaultlib.glbl -log elaborate.log 
Using 2 slave threads.
Starting static elaboration
Completed static elaboration
INFO: [XSIM 43-4323] No Change in HDL. Linking previously generated obj files to create kernel
INFO: [USF-XSim-69] 'elaborate' step finished in '1' seconds
Vivado Simulator 2018.3
Time resolution is 1 ps
========进行仲裁测试（链式查询方法）========
共有2个设备提起请求
请求状态：设备3(0);设备2(1);设备1(0);设备0(1)
本次设备0将得到总线控制权
                 100时刻，设备0已得到响应
                 120时刻，设备0完成总线访问，请求已撤出
请求状态：设备3(0);设备2(1);设备1(0);设备0(0)
本次设备2将得到总线控制权
                 120时刻，设备2已得到响应
                 140时刻，设备2完成总线访问，请求已撤出
========进行仲裁测试（链式查询方法）========
共有3个设备提起请求
请求状态：设备3(1);设备2(1);设备1(0);设备0(1)
本次设备0将得到总线控制权
                 240时刻，设备0已得到响应
                 260时刻，设备0完成总线访问，请求已撤出
请求状态：设备3(1);设备2(1);设备1(0);设备0(0)
本次设备2将得到总线控制权
                 260时刻，设备2已得到响应
                 280时刻，设备2完成总线访问，请求已撤出
请求状态：设备3(1);设备2(0);设备1(0);设备0(0)
本次设备3将得到总线控制权
                 280时刻，设备3已得到响应
                 300时刻，设备3完成总线访问，请求已撤出
========进行仲裁测试（链式查询方法）========
共有3个设备提起请求
请求状态：设备3(0);设备2(1);设备1(1);设备0(1)
本次设备0将得到总线控制权
                 400时刻，设备0已得到响应
                 420时刻，设备0完成总线访问，请求已撤出
请求状态：设备3(0);设备2(1);设备1(1);设备0(0)
本次设备1将得到总线控制权
                 420时刻，设备1已得到响应
                 440时刻，设备1完成总线访问，请求已撤出
请求状态：设备3(0);设备2(1);设备1(0);设备0(0)
本次设备2将得到总线控制权
                 440时刻，设备2已得到响应
                 460时刻，设备2完成总线访问，请求已撤出
========进行仲裁测试（链式查询方法）========
共有2个设备提起请求
请求状态：设备3(1);设备2(0);设备1(1);设备0(0)
本次设备1将得到总线控制权
                 560时刻，设备1已得到响应
                 580时刻，设备1完成总线访问，请求已撤出
请求状态：设备3(1);设备2(0);设备1(0);设备0(0)
本次设备3将得到总线控制权
                 580时刻，设备3已得到响应
                 600时刻，设备3完成总线访问，请求已撤出
========进行仲裁测试（链式查询方法）========
共有4个设备提起请求
请求状态：设备3(1);设备2(1);设备1(1);设备0(1)
本次设备0将得到总线控制权
                 700时刻，设备0已得到响应
                 720时刻，设备0完成总线访问，请求已撤出
请求状态：设备3(1);设备2(1);设备1(1);设备0(0)
本次设备1将得到总线控制权
                 720时刻，设备1已得到响应
                 740时刻，设备1完成总线访问，请求已撤出
请求状态：设备3(1);设备2(1);设备1(0);设备0(0)
本次设备2将得到总线控制权
                 740时刻，设备2已得到响应
                 760时刻，设备2完成总线访问，请求已撤出
请求状态：设备3(1);设备2(0);设备1(0);设备0(0)
本次设备3将得到总线控制权
                 760时刻，设备3已得到响应
                 780时刻，设备3完成总线访问，请求已撤出
测试全部通过
relaunch_sim
INFO: [Vivado 12-5682] Launching behavioral simulation in 'D:/Lab_of_ZCYL/Lab2_Handouts_0406_2/Lab_BusControl_A/Lab_BusControl_A.sim/sim_1/behav/xsim'
INFO: [SIM-utils-51] Simulation object is 'sim_1'
INFO: [SIM-utils-54] Inspecting design source files for 'topsim_link' in fileset 'sim_1'...
INFO: [USF-XSim-97] Finding global include files...
INFO: [USF-XSim-98] Fetching design files from 'sim_1'...
INFO: [USF-XSim-2] XSim::Compile design
INFO: [USF-XSim-61] Executing 'COMPILE and ANALYZE' step in 'D:/Lab_of_ZCYL/Lab2_Handouts_0406_2/Lab_BusControl_A/Lab_BusControl_A.sim/sim_1/behav/xsim'
"xvlog --incr --relax -prj topsim_link_vlog.prj"
INFO: [USF-XSim-69] 'compile' step finished in '1' seconds
INFO: [Vivado 12-5682] Launching behavioral simulation in 'D:/Lab_of_ZCYL/Lab2_Handouts_0406_2/Lab_BusControl_A/Lab_BusControl_A.sim/sim_1/behav/xsim'
INFO: [USF-XSim-3] XSim::Elaborate design
INFO: [USF-XSim-61] Executing 'ELABORATE' step in 'D:/Lab_of_ZCYL/Lab2_Handouts_0406_2/Lab_BusControl_A/Lab_BusControl_A.sim/sim_1/behav/xsim'
Vivado Simulator 2018.3
Copyright 1986-1999, 2001-2018 Xilinx, Inc. All Rights Reserved.
Running: F:/Vivado/2018.3/bin/unwrapped/win64.o/xelab.exe -wto 54dd5debadab4e60971dad2691b0f1f9 --incr --debug typical --relax --mt 2 -L xil_defaultlib -L unisims_ver -L unimacro_ver -L secureip --snapshot topsim_link_behav xil_defaultlib.topsim_link xil_defaultlib.glbl -log elaborate.log 
Using 2 slave threads.
Starting static elaboration
Completed static elaboration
INFO: [XSIM 43-4323] No Change in HDL. Linking previously generated obj files to create kernel
INFO: [USF-XSim-69] 'elaborate' step finished in '1' seconds
Vivado Simulator 2018.3
Time resolution is 1 ps
========进行仲裁测试（链式查询方法）========
共有2个设备提起请求
请求状态：设备3(0);设备2(0);设备1(1);设备0(1)
本次设备0将得到总线控制权
                 100时刻，设备0已得到响应
                 120时刻，设备0完成总线访问，请求已撤出
请求状态：设备3(0);设备2(0);设备1(1);设备0(0)
本次设备1将得到总线控制权
                 120时刻，设备1已得到响应
                 140时刻，设备1完成总线访问，请求已撤出
========进行仲裁测试（链式查询方法）========
共有2个设备提起请求
请求状态：设备3(0);设备2(1);设备1(1);设备0(0)
本次设备1将得到总线控制权
                 240时刻，设备1已得到响应
                 260时刻，设备1完成总线访问，请求已撤出
请求状态：设备3(0);设备2(1);设备1(0);设备0(0)
本次设备2将得到总线控制权
                 260时刻，设备2已得到响应
                 280时刻，设备2完成总线访问，请求已撤出
========进行仲裁测试（链式查询方法）========
共有2个设备提起请求
请求状态：设备3(1);设备2(1);设备1(0);设备0(0)
本次设备2将得到总线控制权
                 380时刻，设备2已得到响应
                 400时刻，设备2完成总线访问，请求已撤出
请求状态：设备3(1);设备2(0);设备1(0);设备0(0)
本次设备3将得到总线控制权
                 400时刻，设备3已得到响应
                 420时刻，设备3完成总线访问，请求已撤出
========进行仲裁测试（链式查询方法）========
共有3个设备提起请求
请求状态：设备3(0);设备2(1);设备1(1);设备0(1)
本次设备0将得到总线控制权
                 520时刻，设备0已得到响应
                 540时刻，设备0完成总线访问，请求已撤出
请求状态：设备3(0);设备2(1);设备1(1);设备0(0)
本次设备1将得到总线控制权
                 540时刻，设备1已得到响应
                 560时刻，设备1完成总线访问，请求已撤出
请求状态：设备3(0);设备2(1);设备1(0);设备0(0)
本次设备2将得到总线控制权
                 560时刻，设备2已得到响应
                 580时刻，设备2完成总线访问，请求已撤出
========进行仲裁测试（链式查询方法）========
共有3个设备提起请求
请求状态：设备3(1);设备2(1);设备1(1);设备0(0)
本次设备1将得到总线控制权
                 680时刻，设备1已得到响应
                 700时刻，设备1完成总线访问，请求已撤出
请求状态：设备3(1);设备2(1);设备1(0);设备0(0)
本次设备2将得到总线控制权
                 700时刻，设备2已得到响应
                 720时刻，设备2完成总线访问，请求已撤出
请求状态：设备3(1);设备2(0);设备1(0);设备0(0)
本次设备3将得到总线控制权
                 720时刻，设备3已得到响应
                 740时刻，设备3完成总线访问，请求已撤出
========进行仲裁测试（链式查询方法）========
测试全部通过
relaunch_sim
INFO: [Vivado 12-5682] Launching behavioral simulation in 'D:/Lab_of_ZCYL/Lab2_Handouts_0406_2/Lab_BusControl_A/Lab_BusControl_A.sim/sim_1/behav/xsim'
INFO: [SIM-utils-51] Simulation object is 'sim_1'
INFO: [SIM-utils-54] Inspecting design source files for 'topsim_link' in fileset 'sim_1'...
INFO: [USF-XSim-97] Finding global include files...
INFO: [USF-XSim-98] Fetching design files from 'sim_1'...
INFO: [USF-XSim-2] XSim::Compile design
INFO: [USF-XSim-61] Executing 'COMPILE and ANALYZE' step in 'D:/Lab_of_ZCYL/Lab2_Handouts_0406_2/Lab_BusControl_A/Lab_BusControl_A.sim/sim_1/behav/xsim'
"xvlog --incr --relax -prj topsim_link_vlog.prj"
INFO: [USF-XSim-69] 'compile' step finished in '1' seconds
INFO: [Vivado 12-5682] Launching behavioral simulation in 'D:/Lab_of_ZCYL/Lab2_Handouts_0406_2/Lab_BusControl_A/Lab_BusControl_A.sim/sim_1/behav/xsim'
INFO: [USF-XSim-3] XSim::Elaborate design
INFO: [USF-XSim-61] Executing 'ELABORATE' step in 'D:/Lab_of_ZCYL/Lab2_Handouts_0406_2/Lab_BusControl_A/Lab_BusControl_A.sim/sim_1/behav/xsim'
Vivado Simulator 2018.3
Copyright 1986-1999, 2001-2018 Xilinx, Inc. All Rights Reserved.
Running: F:/Vivado/2018.3/bin/unwrapped/win64.o/xelab.exe -wto 54dd5debadab4e60971dad2691b0f1f9 --incr --debug typical --relax --mt 2 -L xil_defaultlib -L unisims_ver -L unimacro_ver -L secureip --snapshot topsim_link_behav xil_defaultlib.topsim_link xil_defaultlib.glbl -log elaborate.log 
Using 2 slave threads.
Starting static elaboration
Completed static elaboration
INFO: [XSIM 43-4323] No Change in HDL. Linking previously generated obj files to create kernel
INFO: [USF-XSim-69] 'elaborate' step finished in '1' seconds
Vivado Simulator 2018.3
Time resolution is 1 ps
========进行仲裁测试（链式查询方法）========
共有4个设备提起请求
请求状态：设备3(1);设备2(1);设备1(1);设备0(1)
本次设备0将得到总线控制权
                 100时刻，设备0已得到响应
                 120时刻，设备0完成总线访问，请求已撤出
请求状态：设备3(1);设备2(1);设备1(1);设备0(0)
本次设备1将得到总线控制权
                 120时刻，设备1已得到响应
                 140时刻，设备1完成总线访问，请求已撤出
请求状态：设备3(1);设备2(1);设备1(0);设备0(0)
本次设备2将得到总线控制权
                 140时刻，设备2已得到响应
                 160时刻，设备2完成总线访问，请求已撤出
请求状态：设备3(1);设备2(0);设备1(0);设备0(0)
本次设备3将得到总线控制权
                 160时刻，设备3已得到响应
                 180时刻，设备3完成总线访问，请求已撤出
========进行仲裁测试（链式查询方法）========
共有1个设备提起请求
请求状态：设备3(0);设备2(0);设备1(0);设备0(1)
本次设备0将得到总线控制权
                 280时刻，设备0已得到响应
                 300时刻，设备0完成总线访问，请求已撤出
========进行仲裁测试（链式查询方法）========
共有1个设备提起请求
请求状态：设备3(0);设备2(0);设备1(1);设备0(0)
本次设备1将得到总线控制权
                 400时刻，设备1已得到响应
                 420时刻，设备1完成总线访问，请求已撤出
========进行仲裁测试（链式查询方法）========
共有1个设备提起请求
请求状态：设备3(0);设备2(1);设备1(0);设备0(0)
本次设备2将得到总线控制权
                 520时刻，设备2已得到响应
                 540时刻，设备2完成总线访问，请求已撤出
========进行仲裁测试（链式查询方法）========
共有1个设备提起请求
请求状态：设备3(1);设备2(0);设备1(0);设备0(0)
本次设备3将得到总线控制权
                 640时刻，设备3已得到响应
                 660时刻，设备3完成总线访问，请求已撤出
========进行仲裁测试（链式查询方法）========
测试全部通过
relaunch_sim
INFO: [Vivado 12-5682] Launching behavioral simulation in 'D:/Lab_of_ZCYL/Lab2_Handouts_0406_2/Lab_BusControl_A/Lab_BusControl_A.sim/sim_1/behav/xsim'
INFO: [SIM-utils-51] Simulation object is 'sim_1'
INFO: [SIM-utils-54] Inspecting design source files for 'topsim_link' in fileset 'sim_1'...
INFO: [USF-XSim-97] Finding global include files...
INFO: [USF-XSim-98] Fetching design files from 'sim_1'...
INFO: [USF-XSim-2] XSim::Compile design
INFO: [USF-XSim-61] Executing 'COMPILE and ANALYZE' step in 'D:/Lab_of_ZCYL/Lab2_Handouts_0406_2/Lab_BusControl_A/Lab_BusControl_A.sim/sim_1/behav/xsim'
"xvlog --incr --relax -prj topsim_link_vlog.prj"
INFO: [USF-XSim-69] 'compile' step finished in '1' seconds
INFO: [Vivado 12-5682] Launching behavioral simulation in 'D:/Lab_of_ZCYL/Lab2_Handouts_0406_2/Lab_BusControl_A/Lab_BusControl_A.sim/sim_1/behav/xsim'
INFO: [USF-XSim-3] XSim::Elaborate design
INFO: [USF-XSim-61] Executing 'ELABORATE' step in 'D:/Lab_of_ZCYL/Lab2_Handouts_0406_2/Lab_BusControl_A/Lab_BusControl_A.sim/sim_1/behav/xsim'
Vivado Simulator 2018.3
Copyright 1986-1999, 2001-2018 Xilinx, Inc. All Rights Reserved.
Running: F:/Vivado/2018.3/bin/unwrapped/win64.o/xelab.exe -wto 54dd5debadab4e60971dad2691b0f1f9 --incr --debug typical --relax --mt 2 -L xil_defaultlib -L unisims_ver -L unimacro_ver -L secureip --snapshot topsim_link_behav xil_defaultlib.topsim_link xil_defaultlib.glbl -log elaborate.log 
Using 2 slave threads.
Starting static elaboration
Completed static elaboration
INFO: [XSIM 43-4323] No Change in HDL. Linking previously generated obj files to create kernel
INFO: [USF-XSim-69] 'elaborate' step finished in '1' seconds
Vivado Simulator 2018.3
Time resolution is 1 ps
========进行仲裁测试（链式查询方法）========
共有4个设备提起请求
请求状态：设备3(1);设备2(1);设备1(1);设备0(1)
本次设备0将得到总线控制权
                 100时刻，设备0已得到响应
                 120时刻，设备0完成总线访问，请求已撤出
请求状态：设备3(1);设备2(1);设备1(1);设备0(0)
本次设备1将得到总线控制权
                 120时刻，设备1已得到响应
                 140时刻，设备1完成总线访问，请求已撤出
请求状态：设备3(1);设备2(1);设备1(0);设备0(0)
本次设备2将得到总线控制权
                 140时刻，设备2已得到响应
                 160时刻，设备2完成总线访问，请求已撤出
请求状态：设备3(1);设备2(0);设备1(0);设备0(0)
本次设备3将得到总线控制权
                 160时刻，设备3已得到响应
                 180时刻，设备3完成总线访问，请求已撤出
========进行仲裁测试（链式查询方法）========
共有2个设备提起请求
请求状态：设备3(0);设备2(0);设备1(1);设备0(1)
本次设备0将得到总线控制权
                 280时刻，设备0已得到响应
                 300时刻，设备0完成总线访问，请求已撤出
请求状态：设备3(0);设备2(0);设备1(1);设备0(0)
本次设备1将得到总线控制权
                 300时刻，设备1已得到响应
                 320时刻，设备1完成总线访问，请求已撤出
========进行仲裁测试（链式查询方法）========
共有3个设备提起请求
请求状态：设备3(1);设备2(1);设备1(1);设备0(0)
本次设备1将得到总线控制权
                 420时刻，设备1已得到响应
                 440时刻，设备1完成总线访问，请求已撤出
请求状态：设备3(1);设备2(1);设备1(0);设备0(0)
本次设备2将得到总线控制权
                 440时刻，设备2已得到响应
                 460时刻，设备2完成总线访问，请求已撤出
请求状态：设备3(1);设备2(0);设备1(0);设备0(0)
本次设备3将得到总线控制权
                 460时刻，设备3已得到响应
                 480时刻，设备3完成总线访问，请求已撤出
========进行仲裁测试（链式查询方法）========
共有2个设备提起请求
请求状态：设备3(0);设备2(1);设备1(1);设备0(0)
本次设备1将得到总线控制权
                 580时刻，设备1已得到响应
                 600时刻，设备1完成总线访问，请求已撤出
请求状态：设备3(0);设备2(1);设备1(0);设备0(0)
本次设备2将得到总线控制权
                 600时刻，设备2已得到响应
                 620时刻，设备2完成总线访问，请求已撤出
========进行仲裁测试（链式查询方法）========
共有2个设备提起请求
请求状态：设备3(1);设备2(0);设备1(1);设备0(0)
本次设备1将得到总线控制权
                 720时刻，设备1已得到响应
                 740时刻，设备1完成总线访问，请求已撤出
请求状态：设备3(1);设备2(0);设备1(0);设备0(0)
本次设备3将得到总线控制权
                 740时刻，设备3已得到响应
                 760时刻，设备3完成总线访问，请求已撤出
========进行仲裁测试（链式查询方法）========
测试全部通过
reset_run synth_1
WARNING: [Vivado 12-1017] Problems encountered:
1. Failed to delete one or more files in run directory D:/Lab_of_ZCYL/Lab2_Handouts_0406_2/Lab_BusControl_A/Lab_BusControl_A.runs/synth_1

launch_runs synth_1 -jobs 6
[Fri Apr 10 11:57:17 2020] Launched synth_1...
Run output will be captured here: D:/Lab_of_ZCYL/Lab2_Handouts_0406_2/Lab_BusControl_A/Lab_BusControl_A.runs/synth_1/runme.log
close_sim
INFO: [Simtcl 6-16] Simulation closed
exit
INFO: [Common 17-206] Exiting Vivado at Fri Apr 10 11:58:46 2020...
