TimeQuest Timing Analyzer report for Adder
Wed Feb 11 13:54:24 2026
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk_div:inst|clock_1KHz'
 13. Slow 1200mV 85C Model Setup: 'CLOCK_50'
 14. Slow 1200mV 85C Model Setup: 'clk_div:inst|clock_100Khz_int'
 15. Slow 1200mV 85C Model Setup: 'clk_div:inst|clock_1Mhz_int'
 16. Slow 1200mV 85C Model Setup: 'clk_div:inst|clock_10Khz_int'
 17. Slow 1200mV 85C Model Hold: 'clk_div:inst|clock_1Mhz_int'
 18. Slow 1200mV 85C Model Hold: 'clk_div:inst|clock_100Khz_int'
 19. Slow 1200mV 85C Model Hold: 'clk_div:inst|clock_10Khz_int'
 20. Slow 1200mV 85C Model Hold: 'clk_div:inst|clock_1KHz'
 21. Slow 1200mV 85C Model Hold: 'CLOCK_50'
 22. Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'
 23. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_div:inst|clock_1KHz'
 24. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_div:inst|clock_100Khz_int'
 25. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_div:inst|clock_10Khz_int'
 26. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_div:inst|clock_1Mhz_int'
 27. Clock to Output Times
 28. Minimum Clock to Output Times
 29. Slow 1200mV 85C Model Metastability Report
 30. Slow 1200mV 0C Model Fmax Summary
 31. Slow 1200mV 0C Model Setup Summary
 32. Slow 1200mV 0C Model Hold Summary
 33. Slow 1200mV 0C Model Recovery Summary
 34. Slow 1200mV 0C Model Removal Summary
 35. Slow 1200mV 0C Model Minimum Pulse Width Summary
 36. Slow 1200mV 0C Model Setup: 'clk_div:inst|clock_1KHz'
 37. Slow 1200mV 0C Model Setup: 'CLOCK_50'
 38. Slow 1200mV 0C Model Setup: 'clk_div:inst|clock_100Khz_int'
 39. Slow 1200mV 0C Model Setup: 'clk_div:inst|clock_1Mhz_int'
 40. Slow 1200mV 0C Model Setup: 'clk_div:inst|clock_10Khz_int'
 41. Slow 1200mV 0C Model Hold: 'clk_div:inst|clock_1Mhz_int'
 42. Slow 1200mV 0C Model Hold: 'clk_div:inst|clock_100Khz_int'
 43. Slow 1200mV 0C Model Hold: 'clk_div:inst|clock_10Khz_int'
 44. Slow 1200mV 0C Model Hold: 'clk_div:inst|clock_1KHz'
 45. Slow 1200mV 0C Model Hold: 'CLOCK_50'
 46. Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 47. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_div:inst|clock_1KHz'
 48. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_div:inst|clock_100Khz_int'
 49. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_div:inst|clock_10Khz_int'
 50. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_div:inst|clock_1Mhz_int'
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Slow 1200mV 0C Model Metastability Report
 54. Fast 1200mV 0C Model Setup Summary
 55. Fast 1200mV 0C Model Hold Summary
 56. Fast 1200mV 0C Model Recovery Summary
 57. Fast 1200mV 0C Model Removal Summary
 58. Fast 1200mV 0C Model Minimum Pulse Width Summary
 59. Fast 1200mV 0C Model Setup: 'clk_div:inst|clock_1KHz'
 60. Fast 1200mV 0C Model Setup: 'CLOCK_50'
 61. Fast 1200mV 0C Model Setup: 'clk_div:inst|clock_100Khz_int'
 62. Fast 1200mV 0C Model Setup: 'clk_div:inst|clock_1Mhz_int'
 63. Fast 1200mV 0C Model Setup: 'clk_div:inst|clock_10Khz_int'
 64. Fast 1200mV 0C Model Hold: 'clk_div:inst|clock_1Mhz_int'
 65. Fast 1200mV 0C Model Hold: 'clk_div:inst|clock_100Khz_int'
 66. Fast 1200mV 0C Model Hold: 'CLOCK_50'
 67. Fast 1200mV 0C Model Hold: 'clk_div:inst|clock_10Khz_int'
 68. Fast 1200mV 0C Model Hold: 'clk_div:inst|clock_1KHz'
 69. Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 70. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_div:inst|clock_1KHz'
 71. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_div:inst|clock_100Khz_int'
 72. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_div:inst|clock_10Khz_int'
 73. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_div:inst|clock_1Mhz_int'
 74. Clock to Output Times
 75. Minimum Clock to Output Times
 76. Fast 1200mV 0C Model Metastability Report
 77. Multicorner Timing Analysis Summary
 78. Clock to Output Times
 79. Minimum Clock to Output Times
 80. Board Trace Model Assignments
 81. Input Transition Times
 82. Signal Integrity Metrics (Slow 1200mv 0c Model)
 83. Signal Integrity Metrics (Slow 1200mv 85c Model)
 84. Signal Integrity Metrics (Fast 1200mv 0c Model)
 85. Setup Transfers
 86. Hold Transfers
 87. Report TCCS
 88. Report RSKM
 89. Unconstrained Paths
 90. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Adder                                                             ;
; Device Family      ; Cyclone IV E                                                      ;
; Device Name        ; EP4CE115F29C7                                                     ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 6      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                       ;
+-------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------+
; Clock Name                    ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                           ;
+-------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------+
; clk_div:inst|clock_1KHz       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:inst|clock_1KHz }       ;
; clk_div:inst|clock_1Mhz_int   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:inst|clock_1Mhz_int }   ;
; clk_div:inst|clock_10Khz_int  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:inst|clock_10Khz_int }  ;
; clk_div:inst|clock_100Khz_int ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:inst|clock_100Khz_int } ;
; CLOCK_50                      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                      ;
+-------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                           ;
+------------+-----------------+-------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                    ; Note                                                          ;
+------------+-----------------+-------------------------------+---------------------------------------------------------------+
; 410.17 MHz ; 410.17 MHz      ; clk_div:inst|clock_1KHz       ;                                                               ;
; 513.08 MHz ; 250.0 MHz       ; CLOCK_50                      ; limit due to minimum period restriction (max I/O toggle rate) ;
; 629.72 MHz ; 437.64 MHz      ; clk_div:inst|clock_100Khz_int ; limit due to minimum period restriction (tmin)                ;
; 641.85 MHz ; 437.64 MHz      ; clk_div:inst|clock_1Mhz_int   ; limit due to minimum period restriction (tmin)                ;
; 806.45 MHz ; 437.64 MHz      ; clk_div:inst|clock_10Khz_int  ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+-------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                    ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; clk_div:inst|clock_1KHz       ; -1.438 ; -42.901       ;
; CLOCK_50                      ; -0.949 ; -4.638        ;
; clk_div:inst|clock_100Khz_int ; -0.588 ; -1.042        ;
; clk_div:inst|clock_1Mhz_int   ; -0.558 ; -0.935        ;
; clk_div:inst|clock_10Khz_int  ; -0.240 ; -0.637        ;
+-------------------------------+--------+---------------+


+--------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                     ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; clk_div:inst|clock_1Mhz_int   ; -0.434 ; -0.434        ;
; clk_div:inst|clock_100Khz_int ; -0.290 ; -0.290        ;
; clk_div:inst|clock_10Khz_int  ; 0.401  ; 0.000         ;
; clk_div:inst|clock_1KHz       ; 0.402  ; 0.000         ;
; CLOCK_50                      ; 0.435  ; 0.000         ;
+-------------------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+--------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary      ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; CLOCK_50                      ; -3.000 ; -11.995       ;
; clk_div:inst|clock_1KHz       ; -1.285 ; -51.400       ;
; clk_div:inst|clock_100Khz_int ; -1.285 ; -5.140        ;
; clk_div:inst|clock_10Khz_int  ; -1.285 ; -5.140        ;
; clk_div:inst|clock_1Mhz_int   ; -1.285 ; -5.140        ;
+-------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_div:inst|clock_1KHz'                                                                                                                                                                                                                                                                                  ;
+--------+-----------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                       ; To Node                                                                                                         ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -1.438 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:0:dff_inst|int_q  ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S3_REG|q_reg                                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.080     ; 2.356      ;
; -1.427 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:1:dff_inst|int_q ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:6:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.081     ; 2.344      ;
; -1.425 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:2:dff_inst|int_q  ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S3_REG|q_reg                                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.080     ; 2.343      ;
; -1.416 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S5_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:6:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.080     ; 2.334      ;
; -1.414 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:0:dff_inst|int_q ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:6:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.081     ; 2.331      ;
; -1.389 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:3:dff_inst|int_q ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:6:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.081     ; 2.306      ;
; -1.334 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S3_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:1:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.080     ; 2.252      ;
; -1.334 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S3_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:2:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.080     ; 2.252      ;
; -1.334 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S3_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:3:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.080     ; 2.252      ;
; -1.334 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S3_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:4:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.080     ; 2.252      ;
; -1.334 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S3_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:5:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.080     ; 2.252      ;
; -1.334 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S3_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:6:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.080     ; 2.252      ;
; -1.286 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S5_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF8|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.081     ; 2.203      ;
; -1.286 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S5_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF0|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.081     ; 2.203      ;
; -1.270 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S5_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:4:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.080     ; 2.188      ;
; -1.255 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:1:dff_inst|int_q ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:5:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.081     ; 2.172      ;
; -1.249 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF8|int_q                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.080     ; 2.167      ;
; -1.249 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF7|int_q                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.080     ; 2.167      ;
; -1.249 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF6|int_q                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.080     ; 2.167      ;
; -1.249 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF5|int_q                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.080     ; 2.167      ;
; -1.249 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF4|int_q                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.080     ; 2.167      ;
; -1.249 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF3|int_q                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.080     ; 2.167      ;
; -1.249 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF2|int_q                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.080     ; 2.167      ;
; -1.249 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF1|int_q                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.080     ; 2.167      ;
; -1.249 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF0|int_q                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.080     ; 2.167      ;
; -1.244 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:0:dff_inst|int_q ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:5:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.081     ; 2.161      ;
; -1.235 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:1:dff_inst|int_q  ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S3_REG|q_reg                                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.080     ; 2.153      ;
; -1.227 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:3:dff_inst|int_q ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:5:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.081     ; 2.144      ;
; -1.177 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:1:dff_inst|int_q ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:4:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.081     ; 2.094      ;
; -1.152 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S4_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:5:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.080     ; 2.070      ;
; -1.151 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S4_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:2:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.080     ; 2.069      ;
; -1.151 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S4_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:3:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.080     ; 2.069      ;
; -1.149 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S3_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF1|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.081     ; 2.066      ;
; -1.149 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S3_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF2|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.081     ; 2.066      ;
; -1.149 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S3_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF3|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.081     ; 2.066      ;
; -1.149 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S3_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF4|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.081     ; 2.066      ;
; -1.149 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S3_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF5|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.081     ; 2.066      ;
; -1.149 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S3_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF6|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.081     ; 2.066      ;
; -1.149 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S3_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF7|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.081     ; 2.066      ;
; -1.130 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:2:dff_inst|int_q ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:6:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.081     ; 2.047      ;
; -1.129 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S5_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:1:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.080     ; 2.047      ;
; -1.129 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S5_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:2:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.080     ; 2.047      ;
; -1.129 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S5_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:3:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.080     ; 2.047      ;
; -1.129 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S5_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:5:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.080     ; 2.047      ;
; -1.124 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:0:dff_inst|int_q  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:4:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.081     ; 2.041      ;
; -1.123 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:0:dff_inst|int_q  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:5:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.081     ; 2.040      ;
; -1.113 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S4_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:1:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.080     ; 2.031      ;
; -1.113 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S4_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:4:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.080     ; 2.031      ;
; -1.113 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S4_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:6:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.080     ; 2.031      ;
; -1.111 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:2:dff_inst|int_q  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:4:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.081     ; 2.028      ;
; -1.110 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:2:dff_inst|int_q  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:5:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.081     ; 2.027      ;
; -1.101 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:0:dff_inst|int_q  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:6:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.081     ; 2.018      ;
; -1.097 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:3:dff_inst|int_q  ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S3_REG|q_reg                                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.080     ; 2.015      ;
; -1.088 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:2:dff_inst|int_q  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:6:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.081     ; 2.005      ;
; -1.084 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S3_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF8|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.081     ; 2.001      ;
; -1.084 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S3_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF0|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.081     ; 2.001      ;
; -1.081 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:0:dff_inst|int_q ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:4:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.081     ; 1.998      ;
; -1.069 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:1:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.081     ; 1.986      ;
; -1.069 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:2:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.081     ; 1.986      ;
; -1.069 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:3:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.081     ; 1.986      ;
; -1.069 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:4:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.081     ; 1.986      ;
; -1.069 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:5:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.081     ; 1.986      ;
; -1.069 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:6:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.081     ; 1.986      ;
; -1.069 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:7:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.081     ; 1.986      ;
; -1.063 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:2:dff_inst|int_q ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:4:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.081     ; 1.980      ;
; -1.040 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S5_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF1|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.081     ; 1.957      ;
; -1.040 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S5_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF2|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.081     ; 1.957      ;
; -1.040 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S5_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF3|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.081     ; 1.957      ;
; -1.040 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S5_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF4|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.081     ; 1.957      ;
; -1.040 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S5_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF5|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.081     ; 1.957      ;
; -1.040 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S5_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF6|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.081     ; 1.957      ;
; -1.040 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S5_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF7|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.081     ; 1.957      ;
; -1.003 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:4:dff_inst|int_q ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:5:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.081     ; 1.920      ;
; -0.999 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:0:dff_inst|int_q  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:7:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.081     ; 1.916      ;
; -0.997 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:0:dff_inst|int_q  ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.081     ; 1.914      ;
; -0.989 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF6|int_q                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF6|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.080     ; 1.907      ;
; -0.986 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:4:dff_inst|int_q  ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S3_REG|q_reg                                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.080     ; 1.904      ;
; -0.986 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:2:dff_inst|int_q  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:7:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.081     ; 1.903      ;
; -0.984 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:1:dff_inst|int_q ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:2:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.081     ; 1.901      ;
; -0.984 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:2:dff_inst|int_q  ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.081     ; 1.901      ;
; -0.982 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S4_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF1|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.081     ; 1.899      ;
; -0.982 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S4_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF2|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.081     ; 1.899      ;
; -0.982 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S4_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF3|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.081     ; 1.899      ;
; -0.982 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S4_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF4|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.081     ; 1.899      ;
; -0.982 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S4_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF5|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.081     ; 1.899      ;
; -0.982 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S4_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF6|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.081     ; 1.899      ;
; -0.982 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S4_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF7|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.081     ; 1.899      ;
; -0.967 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:5:dff_inst|int_q  ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S3_REG|q_reg                                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.080     ; 1.885      ;
; -0.950 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:0:dff_inst|int_q ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:2:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.081     ; 1.867      ;
; -0.949 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S4_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF8|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.081     ; 1.866      ;
; -0.948 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF7|int_q                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S5_REG|q_reg                                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.080     ; 1.866      ;
; -0.939 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF7|int_q                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF7|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.080     ; 1.857      ;
; -0.938 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF7|int_q                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S4_REG|q_reg                                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.080     ; 1.856      ;
; -0.933 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:4:dff_inst|int_q ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:6:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.081     ; 1.850      ;
; -0.929 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:5:dff_inst|int_q ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:6:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.081     ; 1.846      ;
; -0.926 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S4_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF0|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.081     ; 1.843      ;
; -0.926 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S0_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF8|int_q                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.080     ; 1.844      ;
; -0.926 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S0_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF7|int_q                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.080     ; 1.844      ;
; -0.926 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S0_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF6|int_q                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.080     ; 1.844      ;
; -0.926 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S0_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF5|int_q                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.080     ; 1.844      ;
+--------+-----------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_50'                                                                                                                  ;
+--------+-----------------------------+-----------------------------+------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+------------------------------+-------------+--------------+------------+------------+
; -0.949 ; clk_div:inst|count_1Mhz[1]  ; clk_div:inst|count_1Mhz[4]  ; CLOCK_50                     ; CLOCK_50    ; 1.000        ; -0.082     ; 1.865      ;
; -0.859 ; clk_div:inst|count_1Mhz[0]  ; clk_div:inst|count_1Mhz[4]  ; CLOCK_50                     ; CLOCK_50    ; 1.000        ; -0.082     ; 1.775      ;
; -0.851 ; clk_div:inst|count_1Mhz[3]  ; clk_div:inst|count_1Mhz[4]  ; CLOCK_50                     ; CLOCK_50    ; 1.000        ; -0.082     ; 1.767      ;
; -0.829 ; clk_div:inst|count_1Mhz[0]  ; clk_div:inst|count_1Mhz[3]  ; CLOCK_50                     ; CLOCK_50    ; 1.000        ; -0.082     ; 1.745      ;
; -0.817 ; clk_div:inst|count_1Mhz[1]  ; clk_div:inst|count_1Mhz[2]  ; CLOCK_50                     ; CLOCK_50    ; 1.000        ; -0.082     ; 1.733      ;
; -0.798 ; clk_div:inst|count_1Mhz[1]  ; clk_div:inst|count_1Mhz[3]  ; CLOCK_50                     ; CLOCK_50    ; 1.000        ; -0.082     ; 1.714      ;
; -0.765 ; clk_div:inst|count_1Mhz[4]  ; clk_div:inst|count_1Mhz[0]  ; CLOCK_50                     ; CLOCK_50    ; 1.000        ; -0.082     ; 1.681      ;
; -0.765 ; clk_div:inst|count_1Mhz[4]  ; clk_div:inst|count_1Mhz[1]  ; CLOCK_50                     ; CLOCK_50    ; 1.000        ; -0.082     ; 1.681      ;
; -0.765 ; clk_div:inst|count_1Mhz[4]  ; clk_div:inst|count_1Mhz[3]  ; CLOCK_50                     ; CLOCK_50    ; 1.000        ; -0.082     ; 1.681      ;
; -0.765 ; clk_div:inst|count_1Mhz[4]  ; clk_div:inst|count_1Mhz[4]  ; CLOCK_50                     ; CLOCK_50    ; 1.000        ; -0.082     ; 1.681      ;
; -0.765 ; clk_div:inst|count_1Mhz[4]  ; clk_div:inst|count_1Mhz[2]  ; CLOCK_50                     ; CLOCK_50    ; 1.000        ; -0.082     ; 1.681      ;
; -0.738 ; clk_div:inst|count_1Mhz[2]  ; clk_div:inst|count_1Mhz[4]  ; CLOCK_50                     ; CLOCK_50    ; 1.000        ; -0.082     ; 1.654      ;
; -0.727 ; clk_div:inst|count_1Mhz[0]  ; clk_div:inst|count_1Mhz[2]  ; CLOCK_50                     ; CLOCK_50    ; 1.000        ; -0.082     ; 1.643      ;
; -0.705 ; clk_div:inst|count_1Mhz[2]  ; clk_div:inst|count_1Mhz[3]  ; CLOCK_50                     ; CLOCK_50    ; 1.000        ; -0.082     ; 1.621      ;
; -0.697 ; clk_div:inst|count_1Mhz[0]  ; clk_div:inst|count_1Mhz[1]  ; CLOCK_50                     ; CLOCK_50    ; 1.000        ; -0.082     ; 1.613      ;
; -0.612 ; clk_div:inst|count_1Mhz[3]  ; clk_div:inst|count_1Mhz[0]  ; CLOCK_50                     ; CLOCK_50    ; 1.000        ; -0.082     ; 1.528      ;
; -0.612 ; clk_div:inst|count_1Mhz[3]  ; clk_div:inst|count_1Mhz[1]  ; CLOCK_50                     ; CLOCK_50    ; 1.000        ; -0.082     ; 1.528      ;
; -0.612 ; clk_div:inst|count_1Mhz[3]  ; clk_div:inst|count_1Mhz[3]  ; CLOCK_50                     ; CLOCK_50    ; 1.000        ; -0.082     ; 1.528      ;
; -0.612 ; clk_div:inst|count_1Mhz[3]  ; clk_div:inst|count_1Mhz[2]  ; CLOCK_50                     ; CLOCK_50    ; 1.000        ; -0.082     ; 1.528      ;
; -0.317 ; clk_div:inst|count_1Mhz[3]  ; clk_div:inst|clock_1Mhz_int ; CLOCK_50                     ; CLOCK_50    ; 1.000        ; -0.082     ; 1.233      ;
; -0.225 ; clk_div:inst|count_1Mhz[2]  ; clk_div:inst|count_1Mhz[2]  ; CLOCK_50                     ; CLOCK_50    ; 1.000        ; -0.082     ; 1.141      ;
; -0.214 ; clk_div:inst|count_1Mhz[0]  ; clk_div:inst|count_1Mhz[0]  ; CLOCK_50                     ; CLOCK_50    ; 1.000        ; -0.082     ; 1.130      ;
; -0.196 ; clk_div:inst|clock_1Khz_int ; clk_div:inst|clock_1KHz     ; clk_div:inst|clock_10Khz_int ; CLOCK_50    ; 1.000        ; -0.045     ; 1.139      ;
; -0.195 ; clk_div:inst|count_1Mhz[1]  ; clk_div:inst|count_1Mhz[1]  ; CLOCK_50                     ; CLOCK_50    ; 1.000        ; -0.082     ; 1.111      ;
; -0.060 ; clk_div:inst|count_1Mhz[4]  ; clk_div:inst|clock_1Mhz_int ; CLOCK_50                     ; CLOCK_50    ; 1.000        ; -0.082     ; 0.976      ;
; 0.114  ; clk_div:inst|count_1Mhz[2]  ; clk_div:inst|clock_1Mhz_int ; CLOCK_50                     ; CLOCK_50    ; 1.000        ; -0.082     ; 0.802      ;
+--------+-----------------------------+-----------------------------+------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_div:inst|clock_100Khz_int'                                                                                                                  ;
+--------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -0.588 ; clk_div:inst|count_10Khz[0]  ; clk_div:inst|clock_10Khz_int ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_100Khz_int ; 1.000        ; -0.080     ; 1.506      ;
; -0.411 ; clk_div:inst|count_10Khz[2]  ; clk_div:inst|clock_10Khz_int ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_100Khz_int ; 1.000        ; -0.080     ; 1.329      ;
; -0.260 ; clk_div:inst|count_10Khz[1]  ; clk_div:inst|clock_10Khz_int ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_100Khz_int ; 1.000        ; -0.080     ; 1.178      ;
; -0.232 ; clk_div:inst|count_10Khz[0]  ; clk_div:inst|count_10Khz[2]  ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_100Khz_int ; 1.000        ; -0.080     ; 1.150      ;
; -0.175 ; clk_div:inst|count_10Khz[1]  ; clk_div:inst|count_10Khz[0]  ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_100Khz_int ; 1.000        ; -0.080     ; 1.093      ;
; -0.047 ; clk_div:inst|count_10Khz[0]  ; clk_div:inst|count_10Khz[1]  ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_100Khz_int ; 1.000        ; -0.080     ; 0.965      ;
; -0.046 ; clk_div:inst|count_10Khz[2]  ; clk_div:inst|count_10Khz[0]  ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_100Khz_int ; 1.000        ; -0.080     ; 0.964      ;
; 0.094  ; clk_div:inst|count_10Khz[1]  ; clk_div:inst|count_10Khz[2]  ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_100Khz_int ; 1.000        ; -0.080     ; 0.824      ;
; 0.153  ; clk_div:inst|count_10Khz[2]  ; clk_div:inst|count_10Khz[2]  ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_100Khz_int ; 1.000        ; -0.080     ; 0.765      ;
; 0.153  ; clk_div:inst|count_10Khz[0]  ; clk_div:inst|count_10Khz[0]  ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_100Khz_int ; 1.000        ; -0.080     ; 0.765      ;
; 0.153  ; clk_div:inst|count_10Khz[1]  ; clk_div:inst|count_10Khz[1]  ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_100Khz_int ; 1.000        ; -0.080     ; 0.765      ;
; 0.251  ; clk_div:inst|clock_10Khz_int ; clk_div:inst|clock_10Khz_int ; clk_div:inst|clock_10Khz_int  ; clk_div:inst|clock_100Khz_int ; 0.500        ; 2.864      ; 3.343      ;
; 0.729  ; clk_div:inst|clock_10Khz_int ; clk_div:inst|clock_10Khz_int ; clk_div:inst|clock_10Khz_int  ; clk_div:inst|clock_100Khz_int ; 1.000        ; 2.864      ; 3.365      ;
+--------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_div:inst|clock_1Mhz_int'                                                                                                                    ;
+--------+-------------------------------+-------------------------------+-------------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                  ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+-------------------------------+-----------------------------+--------------+------------+------------+
; -0.558 ; clk_div:inst|count_100Khz[0]  ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_1Mhz_int   ; clk_div:inst|clock_1Mhz_int ; 1.000        ; -0.081     ; 1.475      ;
; -0.407 ; clk_div:inst|count_100Khz[2]  ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_1Mhz_int   ; clk_div:inst|clock_1Mhz_int ; 1.000        ; -0.081     ; 1.324      ;
; -0.263 ; clk_div:inst|count_100Khz[1]  ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_1Mhz_int   ; clk_div:inst|clock_1Mhz_int ; 1.000        ; -0.081     ; 1.180      ;
; -0.208 ; clk_div:inst|count_100Khz[0]  ; clk_div:inst|count_100Khz[2]  ; clk_div:inst|clock_1Mhz_int   ; clk_div:inst|clock_1Mhz_int ; 1.000        ; -0.081     ; 1.125      ;
; -0.169 ; clk_div:inst|count_100Khz[1]  ; clk_div:inst|count_100Khz[0]  ; clk_div:inst|clock_1Mhz_int   ; clk_div:inst|clock_1Mhz_int ; 1.000        ; -0.081     ; 1.086      ;
; -0.046 ; clk_div:inst|count_100Khz[2]  ; clk_div:inst|count_100Khz[0]  ; clk_div:inst|clock_1Mhz_int   ; clk_div:inst|clock_1Mhz_int ; 1.000        ; -0.081     ; 0.963      ;
; 0.094  ; clk_div:inst|count_100Khz[0]  ; clk_div:inst|count_100Khz[1]  ; clk_div:inst|clock_1Mhz_int   ; clk_div:inst|clock_1Mhz_int ; 1.000        ; -0.081     ; 0.823      ;
; 0.096  ; clk_div:inst|count_100Khz[1]  ; clk_div:inst|count_100Khz[2]  ; clk_div:inst|clock_1Mhz_int   ; clk_div:inst|clock_1Mhz_int ; 1.000        ; -0.081     ; 0.821      ;
; 0.152  ; clk_div:inst|count_100Khz[2]  ; clk_div:inst|count_100Khz[2]  ; clk_div:inst|clock_1Mhz_int   ; clk_div:inst|clock_1Mhz_int ; 1.000        ; -0.081     ; 0.765      ;
; 0.152  ; clk_div:inst|count_100Khz[0]  ; clk_div:inst|count_100Khz[0]  ; clk_div:inst|clock_1Mhz_int   ; clk_div:inst|clock_1Mhz_int ; 1.000        ; -0.081     ; 0.765      ;
; 0.152  ; clk_div:inst|count_100Khz[1]  ; clk_div:inst|count_100Khz[1]  ; clk_div:inst|clock_1Mhz_int   ; clk_div:inst|clock_1Mhz_int ; 1.000        ; -0.081     ; 0.765      ;
; 0.377  ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_1Mhz_int ; 0.500        ; 2.860      ; 3.213      ;
; 0.877  ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_1Mhz_int ; 1.000        ; 2.860      ; 3.213      ;
+--------+-------------------------------+-------------------------------+-------------------------------+-----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_div:inst|clock_10Khz_int'                                                                                                               ;
+--------+-----------------------------+-----------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+------------------------------+------------------------------+--------------+------------+------------+
; -0.240 ; clk_div:inst|count_1Khz[0]  ; clk_div:inst|clock_1Khz_int ; clk_div:inst|clock_10Khz_int ; clk_div:inst|clock_10Khz_int ; 1.000        ; -0.082     ; 1.156      ;
; -0.226 ; clk_div:inst|count_1Khz[0]  ; clk_div:inst|count_1Khz[2]  ; clk_div:inst|clock_10Khz_int ; clk_div:inst|clock_10Khz_int ; 1.000        ; -0.082     ; 1.142      ;
; -0.206 ; clk_div:inst|count_1Khz[2]  ; clk_div:inst|clock_1Khz_int ; clk_div:inst|clock_10Khz_int ; clk_div:inst|clock_10Khz_int ; 1.000        ; -0.082     ; 1.122      ;
; -0.171 ; clk_div:inst|count_1Khz[1]  ; clk_div:inst|count_1Khz[0]  ; clk_div:inst|clock_10Khz_int ; clk_div:inst|clock_10Khz_int ; 1.000        ; -0.082     ; 1.087      ;
; 0.088  ; clk_div:inst|count_1Khz[0]  ; clk_div:inst|count_1Khz[1]  ; clk_div:inst|clock_10Khz_int ; clk_div:inst|clock_10Khz_int ; 1.000        ; -0.082     ; 0.828      ;
; 0.096  ; clk_div:inst|count_1Khz[1]  ; clk_div:inst|count_1Khz[2]  ; clk_div:inst|clock_10Khz_int ; clk_div:inst|clock_10Khz_int ; 1.000        ; -0.082     ; 0.820      ;
; 0.099  ; clk_div:inst|count_1Khz[1]  ; clk_div:inst|clock_1Khz_int ; clk_div:inst|clock_10Khz_int ; clk_div:inst|clock_10Khz_int ; 1.000        ; -0.082     ; 0.817      ;
; 0.106  ; clk_div:inst|count_1Khz[2]  ; clk_div:inst|count_1Khz[0]  ; clk_div:inst|clock_10Khz_int ; clk_div:inst|clock_10Khz_int ; 1.000        ; -0.082     ; 0.810      ;
; 0.151  ; clk_div:inst|clock_1Khz_int ; clk_div:inst|clock_1Khz_int ; clk_div:inst|clock_10Khz_int ; clk_div:inst|clock_10Khz_int ; 1.000        ; -0.082     ; 0.765      ;
; 0.151  ; clk_div:inst|count_1Khz[2]  ; clk_div:inst|count_1Khz[2]  ; clk_div:inst|clock_10Khz_int ; clk_div:inst|clock_10Khz_int ; 1.000        ; -0.082     ; 0.765      ;
; 0.151  ; clk_div:inst|count_1Khz[0]  ; clk_div:inst|count_1Khz[0]  ; clk_div:inst|clock_10Khz_int ; clk_div:inst|clock_10Khz_int ; 1.000        ; -0.082     ; 0.765      ;
; 0.151  ; clk_div:inst|count_1Khz[1]  ; clk_div:inst|count_1Khz[1]  ; clk_div:inst|clock_10Khz_int ; clk_div:inst|clock_10Khz_int ; 1.000        ; -0.082     ; 0.765      ;
+--------+-----------------------------+-----------------------------+------------------------------+------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_div:inst|clock_1Mhz_int'                                                                                                                     ;
+--------+-------------------------------+-------------------------------+-------------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                  ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+-------------------------------+-----------------------------+--------------+------------+------------+
; -0.434 ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_1Mhz_int ; 0.000        ; 2.999      ; 3.003      ;
; 0.037  ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_1Mhz_int ; -0.500       ; 2.999      ; 2.974      ;
; 0.402  ; clk_div:inst|count_100Khz[2]  ; clk_div:inst|count_100Khz[2]  ; clk_div:inst|clock_1Mhz_int   ; clk_div:inst|clock_1Mhz_int ; 0.000        ; 0.081      ; 0.669      ;
; 0.402  ; clk_div:inst|count_100Khz[1]  ; clk_div:inst|count_100Khz[1]  ; clk_div:inst|clock_1Mhz_int   ; clk_div:inst|clock_1Mhz_int ; 0.000        ; 0.081      ; 0.669      ;
; 0.407  ; clk_div:inst|count_100Khz[0]  ; clk_div:inst|count_100Khz[0]  ; clk_div:inst|clock_1Mhz_int   ; clk_div:inst|clock_1Mhz_int ; 0.000        ; 0.081      ; 0.674      ;
; 0.435  ; clk_div:inst|count_100Khz[0]  ; clk_div:inst|count_100Khz[1]  ; clk_div:inst|clock_1Mhz_int   ; clk_div:inst|clock_1Mhz_int ; 0.000        ; 0.081      ; 0.702      ;
; 0.436  ; clk_div:inst|count_100Khz[1]  ; clk_div:inst|count_100Khz[2]  ; clk_div:inst|clock_1Mhz_int   ; clk_div:inst|clock_1Mhz_int ; 0.000        ; 0.081      ; 0.703      ;
; 0.604  ; clk_div:inst|count_100Khz[2]  ; clk_div:inst|count_100Khz[0]  ; clk_div:inst|clock_1Mhz_int   ; clk_div:inst|clock_1Mhz_int ; 0.000        ; 0.081      ; 0.871      ;
; 0.654  ; clk_div:inst|count_100Khz[0]  ; clk_div:inst|count_100Khz[2]  ; clk_div:inst|clock_1Mhz_int   ; clk_div:inst|clock_1Mhz_int ; 0.000        ; 0.081      ; 0.921      ;
; 0.655  ; clk_div:inst|count_100Khz[1]  ; clk_div:inst|count_100Khz[0]  ; clk_div:inst|clock_1Mhz_int   ; clk_div:inst|clock_1Mhz_int ; 0.000        ; 0.081      ; 0.922      ;
; 0.773  ; clk_div:inst|count_100Khz[1]  ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_1Mhz_int   ; clk_div:inst|clock_1Mhz_int ; 0.000        ; 0.081      ; 1.040      ;
; 0.901  ; clk_div:inst|count_100Khz[2]  ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_1Mhz_int   ; clk_div:inst|clock_1Mhz_int ; 0.000        ; 0.081      ; 1.168      ;
; 1.043  ; clk_div:inst|count_100Khz[0]  ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_1Mhz_int   ; clk_div:inst|clock_1Mhz_int ; 0.000        ; 0.081      ; 1.310      ;
+--------+-------------------------------+-------------------------------+-------------------------------+-----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_div:inst|clock_100Khz_int'                                                                                                                   ;
+--------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -0.290 ; clk_div:inst|clock_10Khz_int ; clk_div:inst|clock_10Khz_int ; clk_div:inst|clock_10Khz_int  ; clk_div:inst|clock_100Khz_int ; 0.000        ; 3.003      ; 3.151      ;
; 0.157  ; clk_div:inst|clock_10Khz_int ; clk_div:inst|clock_10Khz_int ; clk_div:inst|clock_10Khz_int  ; clk_div:inst|clock_100Khz_int ; -0.500       ; 3.003      ; 3.098      ;
; 0.403  ; clk_div:inst|count_10Khz[2]  ; clk_div:inst|count_10Khz[2]  ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_100Khz_int ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; clk_div:inst|count_10Khz[1]  ; clk_div:inst|count_10Khz[1]  ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_100Khz_int ; 0.000        ; 0.080      ; 0.669      ;
; 0.408  ; clk_div:inst|count_10Khz[0]  ; clk_div:inst|count_10Khz[0]  ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_100Khz_int ; 0.000        ; 0.080      ; 0.674      ;
; 0.438  ; clk_div:inst|count_10Khz[1]  ; clk_div:inst|count_10Khz[2]  ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_100Khz_int ; 0.000        ; 0.080      ; 0.704      ;
; 0.603  ; clk_div:inst|count_10Khz[2]  ; clk_div:inst|count_10Khz[0]  ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_100Khz_int ; 0.000        ; 0.080      ; 0.869      ;
; 0.606  ; clk_div:inst|count_10Khz[0]  ; clk_div:inst|count_10Khz[1]  ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_100Khz_int ; 0.000        ; 0.080      ; 0.872      ;
; 0.654  ; clk_div:inst|count_10Khz[1]  ; clk_div:inst|count_10Khz[0]  ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_100Khz_int ; 0.000        ; 0.080      ; 0.920      ;
; 0.665  ; clk_div:inst|count_10Khz[0]  ; clk_div:inst|count_10Khz[2]  ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_100Khz_int ; 0.000        ; 0.080      ; 0.931      ;
; 0.772  ; clk_div:inst|count_10Khz[1]  ; clk_div:inst|clock_10Khz_int ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_100Khz_int ; 0.000        ; 0.080      ; 1.038      ;
; 0.905  ; clk_div:inst|count_10Khz[2]  ; clk_div:inst|clock_10Khz_int ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_100Khz_int ; 0.000        ; 0.080      ; 1.171      ;
; 1.057  ; clk_div:inst|count_10Khz[0]  ; clk_div:inst|clock_10Khz_int ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_100Khz_int ; 0.000        ; 0.080      ; 1.323      ;
+--------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_div:inst|clock_10Khz_int'                                                                                                               ;
+-------+-----------------------------+-----------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.401 ; clk_div:inst|count_1Khz[2]  ; clk_div:inst|count_1Khz[2]  ; clk_div:inst|clock_10Khz_int ; clk_div:inst|clock_10Khz_int ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; clk_div:inst|count_1Khz[1]  ; clk_div:inst|count_1Khz[1]  ; clk_div:inst|clock_10Khz_int ; clk_div:inst|clock_10Khz_int ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; clk_div:inst|clock_1Khz_int ; clk_div:inst|clock_1Khz_int ; clk_div:inst|clock_10Khz_int ; clk_div:inst|clock_10Khz_int ; 0.000        ; 0.082      ; 0.669      ;
; 0.406 ; clk_div:inst|count_1Khz[0]  ; clk_div:inst|count_1Khz[0]  ; clk_div:inst|clock_10Khz_int ; clk_div:inst|clock_10Khz_int ; 0.000        ; 0.082      ; 0.674      ;
; 0.427 ; clk_div:inst|count_1Khz[2]  ; clk_div:inst|count_1Khz[0]  ; clk_div:inst|clock_10Khz_int ; clk_div:inst|clock_10Khz_int ; 0.000        ; 0.082      ; 0.695      ;
; 0.431 ; clk_div:inst|count_1Khz[1]  ; clk_div:inst|clock_1Khz_int ; clk_div:inst|clock_10Khz_int ; clk_div:inst|clock_10Khz_int ; 0.000        ; 0.082      ; 0.699      ;
; 0.433 ; clk_div:inst|count_1Khz[1]  ; clk_div:inst|count_1Khz[2]  ; clk_div:inst|clock_10Khz_int ; clk_div:inst|clock_10Khz_int ; 0.000        ; 0.082      ; 0.701      ;
; 0.437 ; clk_div:inst|count_1Khz[0]  ; clk_div:inst|count_1Khz[1]  ; clk_div:inst|clock_10Khz_int ; clk_div:inst|clock_10Khz_int ; 0.000        ; 0.082      ; 0.705      ;
; 0.652 ; clk_div:inst|count_1Khz[0]  ; clk_div:inst|count_1Khz[2]  ; clk_div:inst|clock_10Khz_int ; clk_div:inst|clock_10Khz_int ; 0.000        ; 0.082      ; 0.920      ;
; 0.654 ; clk_div:inst|count_1Khz[1]  ; clk_div:inst|count_1Khz[0]  ; clk_div:inst|clock_10Khz_int ; clk_div:inst|clock_10Khz_int ; 0.000        ; 0.082      ; 0.922      ;
; 0.697 ; clk_div:inst|count_1Khz[0]  ; clk_div:inst|clock_1Khz_int ; clk_div:inst|clock_10Khz_int ; clk_div:inst|clock_10Khz_int ; 0.000        ; 0.082      ; 0.965      ;
; 0.716 ; clk_div:inst|count_1Khz[2]  ; clk_div:inst|clock_1Khz_int ; clk_div:inst|clock_10Khz_int ; clk_div:inst|clock_10Khz_int ; 0.000        ; 0.082      ; 0.984      ;
+-------+-----------------------------+-----------------------------+------------------------------+------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_div:inst|clock_1KHz'                                                                                                                                                                                                                                                                                  ;
+-------+-----------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                       ; To Node                                                                                                         ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.402 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:0:dff_inst|int_q  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:0:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:1:dff_inst|int_q  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:1:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:2:dff_inst|int_q  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:2:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:3:dff_inst|int_q  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:3:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:4:dff_inst|int_q  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:4:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:5:dff_inst|int_q  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:5:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:6:dff_inst|int_q  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:6:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:7:dff_inst|int_q  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:7:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RB|enARdFF_2:DFF6|int_q                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RB|enARdFF_2:DFF6|int_q                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S5_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S5_REG|q_reg                                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:0:dff_inst|int_q ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:0:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:1:dff_inst|int_q ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:1:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:2:dff_inst|int_q ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:2:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:3:dff_inst|int_q ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:3:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:4:dff_inst|int_q ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:4:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:5:dff_inst|int_q ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:5:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:6:dff_inst|int_q ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:6:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.081      ; 0.669      ;
; 0.403 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF8|int_q                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF8|int_q                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.080      ; 0.669      ;
; 0.427 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:5:dff_inst|int_q  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:6:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.081      ; 0.694      ;
; 0.433 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:4:dff_inst|int_q  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:5:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.081      ; 0.700      ;
; 0.453 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF4|int_q                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF3|int_q                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.080      ; 0.719      ;
; 0.458 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF7|int_q                  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF6|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.081      ; 0.725      ;
; 0.459 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF7|int_q                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF6|int_q                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.080      ; 0.725      ;
; 0.459 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF3|int_q                  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF4|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.081      ; 0.726      ;
; 0.459 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S1_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:0:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.081      ; 0.726      ;
; 0.460 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF3|int_q                  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF2|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.081      ; 0.727      ;
; 0.460 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF2|int_q                  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF3|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.081      ; 0.727      ;
; 0.474 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF8|int_q                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF7|int_q                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.080      ; 0.740      ;
; 0.480 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF6|int_q                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF5|int_q                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.080      ; 0.746      ;
; 0.572 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S0_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S1_REG|q_reg                                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.081      ; 0.839      ;
; 0.576 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF5|int_q                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF4|int_q                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.080      ; 0.842      ;
; 0.577 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF1|int_q                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF0|int_q                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.080      ; 0.843      ;
; 0.578 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF3|int_q                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF2|int_q                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.080      ; 0.844      ;
; 0.604 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF0|int_q                  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF1|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.081      ; 0.871      ;
; 0.608 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:1:dff_inst|int_q  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:3:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.081      ; 0.875      ;
; 0.626 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S3_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S4_REG|q_reg                                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.081      ; 0.893      ;
; 0.629 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:0:dff_inst|int_q  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:1:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.081      ; 0.896      ;
; 0.629 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:0:dff_inst|int_q  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:2:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.081      ; 0.896      ;
; 0.641 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S0_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF8|int_q                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.081      ; 0.908      ;
; 0.666 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF4|int_q                  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF5|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.081      ; 0.933      ;
; 0.666 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF5|int_q                  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF6|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.081      ; 0.933      ;
; 0.685 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF5|int_q                  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF4|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.081      ; 0.952      ;
; 0.685 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF2|int_q                  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF1|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.081      ; 0.952      ;
; 0.686 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF4|int_q                  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF3|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.081      ; 0.953      ;
; 0.694 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S0_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RB|enARdFF_2:DFF6|int_q                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.081      ; 0.961      ;
; 0.695 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:4:dff_inst|int_q  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:6:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.081      ; 0.962      ;
; 0.701 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF0|int_q                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.081      ; 0.968      ;
; 0.705 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:0:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.081      ; 0.972      ;
; 0.707 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF4|int_q                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.081      ; 0.974      ;
; 0.752 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:1:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.081      ; 1.019      ;
; 0.752 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:2:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.081      ; 1.019      ;
; 0.752 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:3:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.081      ; 1.019      ;
; 0.752 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:4:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.081      ; 1.019      ;
; 0.752 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:5:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.081      ; 1.019      ;
; 0.752 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:6:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.081      ; 1.019      ;
; 0.752 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:7:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.081      ; 1.019      ;
; 0.753 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF2|int_q                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF1|int_q                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.080      ; 1.019      ;
; 0.763 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF1|int_q                  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF0|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.080      ; 1.029      ;
; 0.788 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S3_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S5_REG|q_reg                                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.081      ; 1.055      ;
; 0.804 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF2|int_q                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF2|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.081      ; 1.071      ;
; 0.805 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:7:dff_inst|int_q  ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.081      ; 1.072      ;
; 0.822 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF1|int_q                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF1|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.081      ; 1.089      ;
; 0.823 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF4|int_q                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF4|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.081      ; 1.090      ;
; 0.824 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF5|int_q                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF5|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.081      ; 1.091      ;
; 0.824 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S1_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.081      ; 1.091      ;
; 0.837 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF6|int_q                  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF7|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.081      ; 1.104      ;
; 0.839 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF6|int_q                  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF5|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.081      ; 1.106      ;
; 0.866 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:1:dff_inst|int_q  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:2:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.081      ; 1.133      ;
; 0.880 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF8|int_q                  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF7|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.081      ; 1.147      ;
; 0.903 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:0:dff_inst|int_q  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:3:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.081      ; 1.170      ;
; 0.913 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF5|int_q                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.081      ; 1.180      ;
; 0.916 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:0:dff_inst|int_q ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:1:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.081      ; 1.183      ;
; 0.916 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF3|int_q                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.081      ; 1.183      ;
; 0.917 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF7|int_q                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.081      ; 1.184      ;
; 0.918 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:6:dff_inst|int_q  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:7:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.081      ; 1.185      ;
; 0.921 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF8|int_q                  ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S5_REG|q_reg                                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.081      ; 1.188      ;
; 0.922 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF1|int_q                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.081      ; 1.189      ;
; 0.923 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:7:dff_inst|int_q  ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S3_REG|q_reg                                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.082      ; 1.191      ;
; 0.926 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF2|int_q                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.081      ; 1.193      ;
; 0.931 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S5_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF0|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.080      ; 1.197      ;
; 0.933 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:6:dff_inst|int_q  ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.081      ; 1.200      ;
; 0.936 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S5_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:0:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.082      ; 1.204      ;
; 0.947 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S5_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:2:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.082      ; 1.215      ;
; 0.948 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S5_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:3:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.082      ; 1.216      ;
; 0.949 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S5_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:5:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.082      ; 1.217      ;
; 0.960 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S4_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:0:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.082      ; 1.228      ;
; 0.965 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S3_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:0:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.082      ; 1.233      ;
; 0.982 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF8|int_q                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S5_REG|q_reg                                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.081      ; 1.249      ;
; 0.986 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF6|int_q                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.081      ; 1.253      ;
; 0.989 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF8|int_q                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S4_REG|q_reg                                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.081      ; 1.256      ;
; 0.998 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF3|int_q                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF3|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.081      ; 1.265      ;
; 1.015 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:0:dff_inst|int_q ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:4:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.081      ; 1.282      ;
; 1.022 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:4:dff_inst|int_q ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:6:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.081      ; 1.289      ;
; 1.023 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:5:dff_inst|int_q ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:6:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.081      ; 1.290      ;
; 1.029 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:3:dff_inst|int_q ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:4:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.081      ; 1.296      ;
; 1.044 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF0|int_q                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF0|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.080      ; 1.310      ;
; 1.049 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:5:dff_inst|int_q  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:7:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.081      ; 1.316      ;
; 1.053 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:4:dff_inst|int_q  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:7:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.081      ; 1.320      ;
; 1.059 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S3_REG|q_reg                                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.082      ; 1.327      ;
+-------+-----------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_50'                                                                                                                  ;
+-------+-----------------------------+-----------------------------+------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+------------------------------+-------------+--------------+------------+------------+
; 0.435 ; clk_div:inst|count_1Mhz[2]  ; clk_div:inst|clock_1Mhz_int ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.082      ; 0.703      ;
; 0.477 ; clk_div:inst|clock_1Khz_int ; clk_div:inst|clock_1KHz     ; clk_div:inst|clock_10Khz_int ; CLOCK_50    ; 0.000        ; 0.209      ; 0.902      ;
; 0.566 ; clk_div:inst|count_1Mhz[4]  ; clk_div:inst|clock_1Mhz_int ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.082      ; 0.834      ;
; 0.636 ; clk_div:inst|count_1Mhz[1]  ; clk_div:inst|count_1Mhz[1]  ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.082      ; 0.904      ;
; 0.647 ; clk_div:inst|count_1Mhz[2]  ; clk_div:inst|count_1Mhz[2]  ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.082      ; 0.915      ;
; 0.653 ; clk_div:inst|count_1Mhz[4]  ; clk_div:inst|count_1Mhz[4]  ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.082      ; 0.921      ;
; 0.662 ; clk_div:inst|count_1Mhz[0]  ; clk_div:inst|count_1Mhz[0]  ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.082      ; 0.930      ;
; 0.665 ; clk_div:inst|count_1Mhz[3]  ; clk_div:inst|count_1Mhz[3]  ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.082      ; 0.933      ;
; 0.823 ; clk_div:inst|count_1Mhz[3]  ; clk_div:inst|clock_1Mhz_int ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.091      ;
; 0.953 ; clk_div:inst|count_1Mhz[1]  ; clk_div:inst|count_1Mhz[2]  ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.221      ;
; 0.966 ; clk_div:inst|count_1Mhz[0]  ; clk_div:inst|count_1Mhz[1]  ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.234      ;
; 0.971 ; clk_div:inst|count_1Mhz[0]  ; clk_div:inst|count_1Mhz[2]  ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.239      ;
; 0.974 ; clk_div:inst|count_1Mhz[2]  ; clk_div:inst|count_1Mhz[3]  ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.242      ;
; 0.979 ; clk_div:inst|count_1Mhz[2]  ; clk_div:inst|count_1Mhz[4]  ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.247      ;
; 0.982 ; clk_div:inst|count_1Mhz[3]  ; clk_div:inst|count_1Mhz[4]  ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.250      ;
; 1.074 ; clk_div:inst|count_1Mhz[1]  ; clk_div:inst|count_1Mhz[3]  ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.342      ;
; 1.079 ; clk_div:inst|count_1Mhz[1]  ; clk_div:inst|count_1Mhz[4]  ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.347      ;
; 1.092 ; clk_div:inst|count_1Mhz[0]  ; clk_div:inst|count_1Mhz[3]  ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.360      ;
; 1.097 ; clk_div:inst|count_1Mhz[0]  ; clk_div:inst|count_1Mhz[4]  ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.365      ;
; 1.164 ; clk_div:inst|count_1Mhz[3]  ; clk_div:inst|count_1Mhz[0]  ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.432      ;
; 1.164 ; clk_div:inst|count_1Mhz[3]  ; clk_div:inst|count_1Mhz[1]  ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.432      ;
; 1.164 ; clk_div:inst|count_1Mhz[3]  ; clk_div:inst|count_1Mhz[2]  ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.432      ;
; 1.274 ; clk_div:inst|count_1Mhz[4]  ; clk_div:inst|count_1Mhz[0]  ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.542      ;
; 1.274 ; clk_div:inst|count_1Mhz[4]  ; clk_div:inst|count_1Mhz[1]  ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.542      ;
; 1.274 ; clk_div:inst|count_1Mhz[4]  ; clk_div:inst|count_1Mhz[3]  ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.542      ;
; 1.274 ; clk_div:inst|count_1Mhz[4]  ; clk_div:inst|count_1Mhz[2]  ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.542      ;
+-------+-----------------------------+-----------------------------+------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'                                                              ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clk_div:inst|clock_1KHz        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clk_div:inst|clock_1Mhz_int    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clk_div:inst|count_1Mhz[0]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clk_div:inst|count_1Mhz[1]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clk_div:inst|count_1Mhz[2]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clk_div:inst|count_1Mhz[3]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clk_div:inst|count_1Mhz[4]     ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:inst|clock_1KHz        ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:inst|clock_1Mhz_int    ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:inst|count_1Mhz[0]     ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:inst|count_1Mhz[1]     ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:inst|count_1Mhz[2]     ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:inst|count_1Mhz[3]     ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:inst|count_1Mhz[4]     ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clk_div:inst|clock_1KHz        ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clk_div:inst|clock_1Mhz_int    ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clk_div:inst|count_1Mhz[0]     ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clk_div:inst|count_1Mhz[1]     ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clk_div:inst|count_1Mhz[2]     ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clk_div:inst|count_1Mhz[3]     ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clk_div:inst|count_1Mhz[4]     ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|o               ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|inclk[0] ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|outclk   ;
; 0.410  ; 0.410        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst|clock_1KHz|clk            ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst|clock_1Mhz_int|clk        ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst|count_1Mhz[0]|clk         ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst|count_1Mhz[1]|clk         ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst|count_1Mhz[2]|clk         ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst|count_1Mhz[3]|clk         ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst|count_1Mhz[4]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|i               ;
; 0.589  ; 0.589        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst|clock_1KHz|clk            ;
; 0.589  ; 0.589        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst|clock_1Mhz_int|clk        ;
; 0.589  ; 0.589        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst|count_1Mhz[0]|clk         ;
; 0.589  ; 0.589        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst|count_1Mhz[1]|clk         ;
; 0.589  ; 0.589        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst|count_1Mhz[2]|clk         ;
; 0.589  ; 0.589        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst|count_1Mhz[3]|clk         ;
; 0.589  ; 0.589        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst|count_1Mhz[4]|clk         ;
; 0.592  ; 0.592        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|inclk[0] ;
; 0.592  ; 0.592        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|outclk   ;
; 0.606  ; 0.606        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|o               ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_div:inst|clock_1KHz'                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------------------------+------------+-----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                                                                                                          ;
+--------+--------------+----------------+------------------+-------------------------+------------+-----------------------------------------------------------------------------------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S0_REG|q_reg                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S1_REG|q_reg                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S3_REG|q_reg                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S4_REG|q_reg                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S5_REG|q_reg                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:0:dff_inst|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:1:dff_inst|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:2:dff_inst|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:3:dff_inst|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:4:dff_inst|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:5:dff_inst|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:6:dff_inst|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:7:dff_inst|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:0:dff_inst|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:1:dff_inst|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:2:dff_inst|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:3:dff_inst|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:4:dff_inst|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:5:dff_inst|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:6:dff_inst|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF0|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF1|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF2|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF3|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF4|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF5|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF6|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF7|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF8|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RB|enARdFF_2:DFF6|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF0|int_q                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF1|int_q                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF2|int_q                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF3|int_q                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF4|int_q                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF5|int_q                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF6|int_q                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF7|int_q                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF8|int_q                  ;
; 0.248  ; 0.468        ; 0.220          ; High Pulse Width ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S0_REG|q_reg                                   ;
; 0.248  ; 0.468        ; 0.220          ; High Pulse Width ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S1_REG|q_reg                                   ;
; 0.248  ; 0.468        ; 0.220          ; High Pulse Width ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ;
; 0.248  ; 0.468        ; 0.220          ; High Pulse Width ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:0:dff_inst|int_q  ;
; 0.248  ; 0.468        ; 0.220          ; High Pulse Width ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:1:dff_inst|int_q  ;
; 0.248  ; 0.468        ; 0.220          ; High Pulse Width ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:2:dff_inst|int_q  ;
; 0.248  ; 0.468        ; 0.220          ; High Pulse Width ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:3:dff_inst|int_q  ;
; 0.248  ; 0.468        ; 0.220          ; High Pulse Width ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:4:dff_inst|int_q  ;
; 0.248  ; 0.468        ; 0.220          ; High Pulse Width ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:5:dff_inst|int_q  ;
; 0.248  ; 0.468        ; 0.220          ; High Pulse Width ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:6:dff_inst|int_q  ;
; 0.248  ; 0.468        ; 0.220          ; High Pulse Width ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:7:dff_inst|int_q  ;
; 0.248  ; 0.468        ; 0.220          ; High Pulse Width ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF0|int_q                   ;
; 0.248  ; 0.468        ; 0.220          ; High Pulse Width ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF1|int_q                   ;
; 0.248  ; 0.468        ; 0.220          ; High Pulse Width ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF2|int_q                   ;
; 0.248  ; 0.468        ; 0.220          ; High Pulse Width ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF3|int_q                   ;
; 0.248  ; 0.468        ; 0.220          ; High Pulse Width ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF4|int_q                   ;
; 0.248  ; 0.468        ; 0.220          ; High Pulse Width ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF5|int_q                   ;
; 0.248  ; 0.468        ; 0.220          ; High Pulse Width ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF6|int_q                   ;
; 0.248  ; 0.468        ; 0.220          ; High Pulse Width ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF7|int_q                   ;
; 0.248  ; 0.468        ; 0.220          ; High Pulse Width ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF8|int_q                   ;
; 0.248  ; 0.468        ; 0.220          ; High Pulse Width ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RB|enARdFF_2:DFF6|int_q                   ;
; 0.248  ; 0.468        ; 0.220          ; High Pulse Width ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF0|int_q                  ;
; 0.248  ; 0.468        ; 0.220          ; High Pulse Width ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF8|int_q                  ;
; 0.249  ; 0.469        ; 0.220          ; High Pulse Width ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S3_REG|q_reg                                   ;
; 0.249  ; 0.469        ; 0.220          ; High Pulse Width ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S4_REG|q_reg                                   ;
; 0.249  ; 0.469        ; 0.220          ; High Pulse Width ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S5_REG|q_reg                                   ;
; 0.249  ; 0.469        ; 0.220          ; High Pulse Width ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:0:dff_inst|int_q ;
; 0.249  ; 0.469        ; 0.220          ; High Pulse Width ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:1:dff_inst|int_q ;
; 0.249  ; 0.469        ; 0.220          ; High Pulse Width ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:2:dff_inst|int_q ;
; 0.249  ; 0.469        ; 0.220          ; High Pulse Width ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:3:dff_inst|int_q ;
; 0.249  ; 0.469        ; 0.220          ; High Pulse Width ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:4:dff_inst|int_q ;
; 0.249  ; 0.469        ; 0.220          ; High Pulse Width ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:5:dff_inst|int_q ;
; 0.249  ; 0.469        ; 0.220          ; High Pulse Width ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:6:dff_inst|int_q ;
; 0.249  ; 0.469        ; 0.220          ; High Pulse Width ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF1|int_q                  ;
; 0.249  ; 0.469        ; 0.220          ; High Pulse Width ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF2|int_q                  ;
; 0.249  ; 0.469        ; 0.220          ; High Pulse Width ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF3|int_q                  ;
; 0.249  ; 0.469        ; 0.220          ; High Pulse Width ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF4|int_q                  ;
; 0.249  ; 0.469        ; 0.220          ; High Pulse Width ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF5|int_q                  ;
; 0.249  ; 0.469        ; 0.220          ; High Pulse Width ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF6|int_q                  ;
; 0.249  ; 0.469        ; 0.220          ; High Pulse Width ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF7|int_q                  ;
; 0.342  ; 0.530        ; 0.188          ; Low Pulse Width  ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S0_REG|q_reg                                   ;
; 0.342  ; 0.530        ; 0.188          ; Low Pulse Width  ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S1_REG|q_reg                                   ;
; 0.342  ; 0.530        ; 0.188          ; Low Pulse Width  ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ;
; 0.342  ; 0.530        ; 0.188          ; Low Pulse Width  ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S3_REG|q_reg                                   ;
; 0.342  ; 0.530        ; 0.188          ; Low Pulse Width  ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S4_REG|q_reg                                   ;
; 0.342  ; 0.530        ; 0.188          ; Low Pulse Width  ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S5_REG|q_reg                                   ;
; 0.342  ; 0.530        ; 0.188          ; Low Pulse Width  ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:0:dff_inst|int_q  ;
; 0.342  ; 0.530        ; 0.188          ; Low Pulse Width  ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:1:dff_inst|int_q  ;
; 0.342  ; 0.530        ; 0.188          ; Low Pulse Width  ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:2:dff_inst|int_q  ;
; 0.342  ; 0.530        ; 0.188          ; Low Pulse Width  ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:3:dff_inst|int_q  ;
; 0.342  ; 0.530        ; 0.188          ; Low Pulse Width  ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:4:dff_inst|int_q  ;
; 0.342  ; 0.530        ; 0.188          ; Low Pulse Width  ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:5:dff_inst|int_q  ;
; 0.342  ; 0.530        ; 0.188          ; Low Pulse Width  ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:6:dff_inst|int_q  ;
; 0.342  ; 0.530        ; 0.188          ; Low Pulse Width  ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:7:dff_inst|int_q  ;
; 0.342  ; 0.530        ; 0.188          ; Low Pulse Width  ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:0:dff_inst|int_q ;
; 0.342  ; 0.530        ; 0.188          ; Low Pulse Width  ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:1:dff_inst|int_q ;
; 0.342  ; 0.530        ; 0.188          ; Low Pulse Width  ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:2:dff_inst|int_q ;
; 0.342  ; 0.530        ; 0.188          ; Low Pulse Width  ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:3:dff_inst|int_q ;
; 0.342  ; 0.530        ; 0.188          ; Low Pulse Width  ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:4:dff_inst|int_q ;
; 0.342  ; 0.530        ; 0.188          ; Low Pulse Width  ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:5:dff_inst|int_q ;
+--------+--------------+----------------+------------------+-------------------------+------------+-----------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_div:inst|clock_100Khz_int'                                                                      ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst|clock_100Khz_int ; Rise       ; clk_div:inst|clock_10Khz_int           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst|clock_100Khz_int ; Rise       ; clk_div:inst|count_10Khz[0]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst|clock_100Khz_int ; Rise       ; clk_div:inst|count_10Khz[1]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst|clock_100Khz_int ; Rise       ; clk_div:inst|count_10Khz[2]            ;
; 0.251  ; 0.471        ; 0.220          ; High Pulse Width ; clk_div:inst|clock_100Khz_int ; Rise       ; clk_div:inst|clock_10Khz_int           ;
; 0.251  ; 0.471        ; 0.220          ; High Pulse Width ; clk_div:inst|clock_100Khz_int ; Rise       ; clk_div:inst|count_10Khz[0]            ;
; 0.251  ; 0.471        ; 0.220          ; High Pulse Width ; clk_div:inst|clock_100Khz_int ; Rise       ; clk_div:inst|count_10Khz[1]            ;
; 0.251  ; 0.471        ; 0.220          ; High Pulse Width ; clk_div:inst|clock_100Khz_int ; Rise       ; clk_div:inst|count_10Khz[2]            ;
; 0.339  ; 0.527        ; 0.188          ; Low Pulse Width  ; clk_div:inst|clock_100Khz_int ; Rise       ; clk_div:inst|clock_10Khz_int           ;
; 0.339  ; 0.527        ; 0.188          ; Low Pulse Width  ; clk_div:inst|clock_100Khz_int ; Rise       ; clk_div:inst|count_10Khz[0]            ;
; 0.339  ; 0.527        ; 0.188          ; Low Pulse Width  ; clk_div:inst|clock_100Khz_int ; Rise       ; clk_div:inst|count_10Khz[1]            ;
; 0.339  ; 0.527        ; 0.188          ; Low Pulse Width  ; clk_div:inst|clock_100Khz_int ; Rise       ; clk_div:inst|count_10Khz[2]            ;
; 0.486  ; 0.486        ; 0.000          ; Low Pulse Width  ; clk_div:inst|clock_100Khz_int ; Rise       ; inst|clock_100Khz_int~clkctrl|inclk[0] ;
; 0.486  ; 0.486        ; 0.000          ; Low Pulse Width  ; clk_div:inst|clock_100Khz_int ; Rise       ; inst|clock_100Khz_int~clkctrl|outclk   ;
; 0.492  ; 0.492        ; 0.000          ; Low Pulse Width  ; clk_div:inst|clock_100Khz_int ; Rise       ; inst|clock_10Khz_int|clk               ;
; 0.492  ; 0.492        ; 0.000          ; Low Pulse Width  ; clk_div:inst|clock_100Khz_int ; Rise       ; inst|count_10Khz[0]|clk                ;
; 0.492  ; 0.492        ; 0.000          ; Low Pulse Width  ; clk_div:inst|clock_100Khz_int ; Rise       ; inst|count_10Khz[1]|clk                ;
; 0.492  ; 0.492        ; 0.000          ; Low Pulse Width  ; clk_div:inst|clock_100Khz_int ; Rise       ; inst|count_10Khz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst|clock_100Khz_int ; Rise       ; inst|clock_100Khz_int|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst|clock_100Khz_int ; Rise       ; inst|clock_100Khz_int|q                ;
; 0.507  ; 0.507        ; 0.000          ; High Pulse Width ; clk_div:inst|clock_100Khz_int ; Rise       ; inst|clock_10Khz_int|clk               ;
; 0.507  ; 0.507        ; 0.000          ; High Pulse Width ; clk_div:inst|clock_100Khz_int ; Rise       ; inst|count_10Khz[0]|clk                ;
; 0.507  ; 0.507        ; 0.000          ; High Pulse Width ; clk_div:inst|clock_100Khz_int ; Rise       ; inst|count_10Khz[1]|clk                ;
; 0.507  ; 0.507        ; 0.000          ; High Pulse Width ; clk_div:inst|clock_100Khz_int ; Rise       ; inst|count_10Khz[2]|clk                ;
; 0.514  ; 0.514        ; 0.000          ; High Pulse Width ; clk_div:inst|clock_100Khz_int ; Rise       ; inst|clock_100Khz_int~clkctrl|inclk[0] ;
; 0.514  ; 0.514        ; 0.000          ; High Pulse Width ; clk_div:inst|clock_100Khz_int ; Rise       ; inst|clock_100Khz_int~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_div:inst|clock_10Khz_int'                                                                     ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst|clock_10Khz_int ; Rise       ; clk_div:inst|clock_1Khz_int           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst|clock_10Khz_int ; Rise       ; clk_div:inst|count_1Khz[0]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst|clock_10Khz_int ; Rise       ; clk_div:inst|count_1Khz[1]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst|clock_10Khz_int ; Rise       ; clk_div:inst|count_1Khz[2]            ;
; 0.245  ; 0.465        ; 0.220          ; High Pulse Width ; clk_div:inst|clock_10Khz_int ; Rise       ; clk_div:inst|clock_1Khz_int           ;
; 0.245  ; 0.465        ; 0.220          ; High Pulse Width ; clk_div:inst|clock_10Khz_int ; Rise       ; clk_div:inst|count_1Khz[0]            ;
; 0.245  ; 0.465        ; 0.220          ; High Pulse Width ; clk_div:inst|clock_10Khz_int ; Rise       ; clk_div:inst|count_1Khz[1]            ;
; 0.245  ; 0.465        ; 0.220          ; High Pulse Width ; clk_div:inst|clock_10Khz_int ; Rise       ; clk_div:inst|count_1Khz[2]            ;
; 0.346  ; 0.534        ; 0.188          ; Low Pulse Width  ; clk_div:inst|clock_10Khz_int ; Rise       ; clk_div:inst|clock_1Khz_int           ;
; 0.346  ; 0.534        ; 0.188          ; Low Pulse Width  ; clk_div:inst|clock_10Khz_int ; Rise       ; clk_div:inst|count_1Khz[0]            ;
; 0.346  ; 0.534        ; 0.188          ; Low Pulse Width  ; clk_div:inst|clock_10Khz_int ; Rise       ; clk_div:inst|count_1Khz[1]            ;
; 0.346  ; 0.534        ; 0.188          ; Low Pulse Width  ; clk_div:inst|clock_10Khz_int ; Rise       ; clk_div:inst|count_1Khz[2]            ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; clk_div:inst|clock_10Khz_int ; Rise       ; inst|clock_10Khz_int~clkctrl|inclk[0] ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; clk_div:inst|clock_10Khz_int ; Rise       ; inst|clock_10Khz_int~clkctrl|outclk   ;
; 0.499  ; 0.499        ; 0.000          ; Low Pulse Width  ; clk_div:inst|clock_10Khz_int ; Rise       ; inst|clock_1Khz_int|clk               ;
; 0.499  ; 0.499        ; 0.000          ; Low Pulse Width  ; clk_div:inst|clock_10Khz_int ; Rise       ; inst|count_1Khz[0]|clk                ;
; 0.499  ; 0.499        ; 0.000          ; Low Pulse Width  ; clk_div:inst|clock_10Khz_int ; Rise       ; inst|count_1Khz[1]|clk                ;
; 0.499  ; 0.499        ; 0.000          ; Low Pulse Width  ; clk_div:inst|clock_10Khz_int ; Rise       ; inst|count_1Khz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst|clock_10Khz_int ; Rise       ; inst|clock_10Khz_int|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst|clock_10Khz_int ; Rise       ; inst|clock_10Khz_int|q                ;
; 0.501  ; 0.501        ; 0.000          ; High Pulse Width ; clk_div:inst|clock_10Khz_int ; Rise       ; inst|clock_1Khz_int|clk               ;
; 0.501  ; 0.501        ; 0.000          ; High Pulse Width ; clk_div:inst|clock_10Khz_int ; Rise       ; inst|count_1Khz[0]|clk                ;
; 0.501  ; 0.501        ; 0.000          ; High Pulse Width ; clk_div:inst|clock_10Khz_int ; Rise       ; inst|count_1Khz[1]|clk                ;
; 0.501  ; 0.501        ; 0.000          ; High Pulse Width ; clk_div:inst|clock_10Khz_int ; Rise       ; inst|count_1Khz[2]|clk                ;
; 0.509  ; 0.509        ; 0.000          ; High Pulse Width ; clk_div:inst|clock_10Khz_int ; Rise       ; inst|clock_10Khz_int~clkctrl|inclk[0] ;
; 0.509  ; 0.509        ; 0.000          ; High Pulse Width ; clk_div:inst|clock_10Khz_int ; Rise       ; inst|clock_10Khz_int~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_div:inst|clock_1Mhz_int'                                                                    ;
+--------+--------------+----------------+------------------+-----------------------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                       ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+-----------------------------+------------+--------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst|clock_1Mhz_int ; Rise       ; clk_div:inst|clock_100Khz_int        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst|clock_1Mhz_int ; Rise       ; clk_div:inst|count_100Khz[0]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst|clock_1Mhz_int ; Rise       ; clk_div:inst|count_100Khz[1]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst|clock_1Mhz_int ; Rise       ; clk_div:inst|count_100Khz[2]         ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; clk_div:inst|clock_1Mhz_int ; Rise       ; clk_div:inst|clock_100Khz_int        ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; clk_div:inst|clock_1Mhz_int ; Rise       ; clk_div:inst|count_100Khz[0]         ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; clk_div:inst|clock_1Mhz_int ; Rise       ; clk_div:inst|count_100Khz[1]         ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; clk_div:inst|clock_1Mhz_int ; Rise       ; clk_div:inst|count_100Khz[2]         ;
; 0.341  ; 0.529        ; 0.188          ; Low Pulse Width  ; clk_div:inst|clock_1Mhz_int ; Rise       ; clk_div:inst|clock_100Khz_int        ;
; 0.341  ; 0.529        ; 0.188          ; Low Pulse Width  ; clk_div:inst|clock_1Mhz_int ; Rise       ; clk_div:inst|count_100Khz[0]         ;
; 0.341  ; 0.529        ; 0.188          ; Low Pulse Width  ; clk_div:inst|clock_1Mhz_int ; Rise       ; clk_div:inst|count_100Khz[1]         ;
; 0.341  ; 0.529        ; 0.188          ; Low Pulse Width  ; clk_div:inst|clock_1Mhz_int ; Rise       ; clk_div:inst|count_100Khz[2]         ;
; 0.485  ; 0.485        ; 0.000          ; Low Pulse Width  ; clk_div:inst|clock_1Mhz_int ; Rise       ; inst|clock_1Mhz_int~clkctrl|inclk[0] ;
; 0.485  ; 0.485        ; 0.000          ; Low Pulse Width  ; clk_div:inst|clock_1Mhz_int ; Rise       ; inst|clock_1Mhz_int~clkctrl|outclk   ;
; 0.494  ; 0.494        ; 0.000          ; Low Pulse Width  ; clk_div:inst|clock_1Mhz_int ; Rise       ; inst|clock_100Khz_int|clk            ;
; 0.494  ; 0.494        ; 0.000          ; Low Pulse Width  ; clk_div:inst|clock_1Mhz_int ; Rise       ; inst|count_100Khz[0]|clk             ;
; 0.494  ; 0.494        ; 0.000          ; Low Pulse Width  ; clk_div:inst|clock_1Mhz_int ; Rise       ; inst|count_100Khz[1]|clk             ;
; 0.494  ; 0.494        ; 0.000          ; Low Pulse Width  ; clk_div:inst|clock_1Mhz_int ; Rise       ; inst|count_100Khz[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst|clock_1Mhz_int ; Rise       ; inst|clock_1Mhz_int|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst|clock_1Mhz_int ; Rise       ; inst|clock_1Mhz_int|q                ;
; 0.506  ; 0.506        ; 0.000          ; High Pulse Width ; clk_div:inst|clock_1Mhz_int ; Rise       ; inst|clock_100Khz_int|clk            ;
; 0.506  ; 0.506        ; 0.000          ; High Pulse Width ; clk_div:inst|clock_1Mhz_int ; Rise       ; inst|count_100Khz[0]|clk             ;
; 0.506  ; 0.506        ; 0.000          ; High Pulse Width ; clk_div:inst|clock_1Mhz_int ; Rise       ; inst|count_100Khz[1]|clk             ;
; 0.506  ; 0.506        ; 0.000          ; High Pulse Width ; clk_div:inst|clock_1Mhz_int ; Rise       ; inst|count_100Khz[2]|clk             ;
; 0.514  ; 0.514        ; 0.000          ; High Pulse Width ; clk_div:inst|clock_1Mhz_int ; Rise       ; inst|clock_1Mhz_int~clkctrl|inclk[0] ;
; 0.514  ; 0.514        ; 0.000          ; High Pulse Width ; clk_div:inst|clock_1Mhz_int ; Rise       ; inst|clock_1Mhz_int~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+-----------------------------+------------+--------------------------------------+


+--------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                      ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; LEDR[*]   ; clk_div:inst|clock_1KHz ; 8.959 ; 9.018 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[0]  ; clk_div:inst|clock_1KHz ; 6.721 ; 6.686 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[1]  ; clk_div:inst|clock_1KHz ; 7.869 ; 7.811 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[2]  ; clk_div:inst|clock_1KHz ; 8.414 ; 8.232 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[3]  ; clk_div:inst|clock_1KHz ; 8.321 ; 8.216 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[4]  ; clk_div:inst|clock_1KHz ; 7.919 ; 7.779 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[5]  ; clk_div:inst|clock_1KHz ; 7.911 ; 7.834 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[6]  ; clk_div:inst|clock_1KHz ; 7.159 ; 7.074 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[7]  ; clk_div:inst|clock_1KHz ; 7.231 ; 7.133 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[8]  ; clk_div:inst|clock_1KHz ; 6.963 ; 6.902 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[9]  ; clk_div:inst|clock_1KHz ; 8.959 ; 9.018 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[10] ; clk_div:inst|clock_1KHz ; 7.220 ; 7.161 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[11] ; clk_div:inst|clock_1KHz ; 6.958 ; 6.907 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[12] ; clk_div:inst|clock_1KHz ; 6.995 ; 6.944 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[13] ; clk_div:inst|clock_1KHz ; 6.695 ; 6.654 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[14] ; clk_div:inst|clock_1KHz ; 7.218 ; 7.158 ; Rise       ; clk_div:inst|clock_1KHz ;
+-----------+-------------------------+-------+-------+------------+-------------------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; LEDR[*]   ; clk_div:inst|clock_1KHz ; 6.443 ; 6.402 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[0]  ; clk_div:inst|clock_1KHz ; 6.471 ; 6.436 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[1]  ; clk_div:inst|clock_1KHz ; 7.570 ; 7.513 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[2]  ; clk_div:inst|clock_1KHz ; 8.093 ; 7.917 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[3]  ; clk_div:inst|clock_1KHz ; 8.004 ; 7.902 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[4]  ; clk_div:inst|clock_1KHz ; 7.619 ; 7.483 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[5]  ; clk_div:inst|clock_1KHz ; 7.611 ; 7.535 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[6]  ; clk_div:inst|clock_1KHz ; 6.890 ; 6.807 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[7]  ; clk_div:inst|clock_1KHz ; 6.958 ; 6.863 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[8]  ; clk_div:inst|clock_1KHz ; 6.700 ; 6.640 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[9]  ; clk_div:inst|clock_1KHz ; 8.671 ; 8.731 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[10] ; clk_div:inst|clock_1KHz ; 6.947 ; 6.889 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[11] ; clk_div:inst|clock_1KHz ; 6.696 ; 6.645 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[12] ; clk_div:inst|clock_1KHz ; 6.732 ; 6.682 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[13] ; clk_div:inst|clock_1KHz ; 6.443 ; 6.402 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[14] ; clk_div:inst|clock_1KHz ; 6.946 ; 6.887 ; Rise       ; clk_div:inst|clock_1KHz ;
+-----------+-------------------------+-------+-------+------------+-------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                            ;
+------------+-----------------+-------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                    ; Note                                                          ;
+------------+-----------------+-------------------------------+---------------------------------------------------------------+
; 445.04 MHz ; 437.64 MHz      ; clk_div:inst|clock_1KHz       ; limit due to minimum period restriction (tmin)                ;
; 572.74 MHz ; 250.0 MHz       ; CLOCK_50                      ; limit due to minimum period restriction (max I/O toggle rate) ;
; 700.28 MHz ; 437.64 MHz      ; clk_div:inst|clock_100Khz_int ; limit due to minimum period restriction (tmin)                ;
; 712.76 MHz ; 437.64 MHz      ; clk_div:inst|clock_1Mhz_int   ; limit due to minimum period restriction (tmin)                ;
; 895.26 MHz ; 437.64 MHz      ; clk_div:inst|clock_10Khz_int  ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+-------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                     ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; clk_div:inst|clock_1KHz       ; -1.247 ; -35.191       ;
; CLOCK_50                      ; -0.746 ; -3.476        ;
; clk_div:inst|clock_100Khz_int ; -0.428 ; -0.589        ;
; clk_div:inst|clock_1Mhz_int   ; -0.403 ; -0.531        ;
; clk_div:inst|clock_10Khz_int  ; -0.117 ; -0.265        ;
+-------------------------------+--------+---------------+


+--------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                      ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; clk_div:inst|clock_1Mhz_int   ; -0.303 ; -0.303        ;
; clk_div:inst|clock_100Khz_int ; -0.176 ; -0.176        ;
; clk_div:inst|clock_10Khz_int  ; 0.353  ; 0.000         ;
; clk_div:inst|clock_1KHz       ; 0.353  ; 0.000         ;
; CLOCK_50                      ; 0.401  ; 0.000         ;
+-------------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary       ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; CLOCK_50                      ; -3.000 ; -11.995       ;
; clk_div:inst|clock_1KHz       ; -1.285 ; -51.400       ;
; clk_div:inst|clock_100Khz_int ; -1.285 ; -5.140        ;
; clk_div:inst|clock_10Khz_int  ; -1.285 ; -5.140        ;
; clk_div:inst|clock_1Mhz_int   ; -1.285 ; -5.140        ;
+-------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_div:inst|clock_1KHz'                                                                                                                                                                                                                                                                                   ;
+--------+-----------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                       ; To Node                                                                                                         ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -1.247 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:0:dff_inst|int_q  ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S3_REG|q_reg                                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.071     ; 2.175      ;
; -1.234 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:2:dff_inst|int_q  ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S3_REG|q_reg                                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.071     ; 2.162      ;
; -1.202 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:1:dff_inst|int_q ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:6:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.073     ; 2.128      ;
; -1.192 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:0:dff_inst|int_q ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:6:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.073     ; 2.118      ;
; -1.178 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S5_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:6:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.072     ; 2.105      ;
; -1.171 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:3:dff_inst|int_q ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:6:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.073     ; 2.097      ;
; -1.109 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S3_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:1:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.072     ; 2.036      ;
; -1.109 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S3_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:2:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.072     ; 2.036      ;
; -1.109 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S3_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:3:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.072     ; 2.036      ;
; -1.109 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S3_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:4:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.072     ; 2.036      ;
; -1.109 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S3_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:5:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.072     ; 2.036      ;
; -1.109 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S3_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:6:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.072     ; 2.036      ;
; -1.074 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:1:dff_inst|int_q  ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S3_REG|q_reg                                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.071     ; 2.002      ;
; -1.072 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S5_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF8|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.074     ; 1.997      ;
; -1.072 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S5_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF0|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.074     ; 1.997      ;
; -1.059 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S5_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:4:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.072     ; 1.986      ;
; -1.029 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF8|int_q                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.072     ; 1.956      ;
; -1.029 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF7|int_q                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.072     ; 1.956      ;
; -1.029 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF6|int_q                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.072     ; 1.956      ;
; -1.029 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF5|int_q                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.072     ; 1.956      ;
; -1.029 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF4|int_q                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.072     ; 1.956      ;
; -1.029 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF3|int_q                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.072     ; 1.956      ;
; -1.029 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF2|int_q                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.072     ; 1.956      ;
; -1.029 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF1|int_q                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.072     ; 1.956      ;
; -1.029 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF0|int_q                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.072     ; 1.956      ;
; -1.029 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:1:dff_inst|int_q ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:5:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.073     ; 1.955      ;
; -1.015 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:0:dff_inst|int_q ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:5:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.073     ; 1.941      ;
; -1.005 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:3:dff_inst|int_q ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:5:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.073     ; 1.931      ;
; -0.985 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S4_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:2:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.072     ; 1.912      ;
; -0.985 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S4_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:3:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.072     ; 1.912      ;
; -0.985 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S4_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:5:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.072     ; 1.912      ;
; -0.977 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S5_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:1:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.072     ; 1.904      ;
; -0.977 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S5_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:2:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.072     ; 1.904      ;
; -0.977 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S5_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:3:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.072     ; 1.904      ;
; -0.977 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S5_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:5:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.072     ; 1.904      ;
; -0.964 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:1:dff_inst|int_q ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:4:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.073     ; 1.890      ;
; -0.951 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S3_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF1|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.073     ; 1.877      ;
; -0.951 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S3_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF2|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.073     ; 1.877      ;
; -0.951 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S3_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF3|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.073     ; 1.877      ;
; -0.951 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S3_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF4|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.073     ; 1.877      ;
; -0.951 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S3_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF5|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.073     ; 1.877      ;
; -0.951 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S3_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF6|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.073     ; 1.877      ;
; -0.951 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S3_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF7|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.073     ; 1.877      ;
; -0.945 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:3:dff_inst|int_q  ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S3_REG|q_reg                                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.071     ; 1.873      ;
; -0.940 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:2:dff_inst|int_q ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:6:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.073     ; 1.866      ;
; -0.931 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:0:dff_inst|int_q  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:4:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.072     ; 1.858      ;
; -0.930 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:0:dff_inst|int_q  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:5:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.072     ; 1.857      ;
; -0.918 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:2:dff_inst|int_q  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:4:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.072     ; 1.845      ;
; -0.917 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S4_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:1:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.072     ; 1.844      ;
; -0.917 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S4_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:4:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.072     ; 1.844      ;
; -0.917 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S4_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:6:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.072     ; 1.844      ;
; -0.917 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:2:dff_inst|int_q  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:5:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.072     ; 1.844      ;
; -0.912 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:0:dff_inst|int_q  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:6:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.072     ; 1.839      ;
; -0.899 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:2:dff_inst|int_q  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:6:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.072     ; 1.826      ;
; -0.894 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S3_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF8|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.074     ; 1.819      ;
; -0.894 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S3_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF0|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.074     ; 1.819      ;
; -0.894 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:0:dff_inst|int_q ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:4:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.073     ; 1.820      ;
; -0.885 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:2:dff_inst|int_q ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:4:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.073     ; 1.811      ;
; -0.879 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:1:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.072     ; 1.806      ;
; -0.879 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:2:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.072     ; 1.806      ;
; -0.879 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:3:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.072     ; 1.806      ;
; -0.879 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:4:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.072     ; 1.806      ;
; -0.879 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:5:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.072     ; 1.806      ;
; -0.879 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:6:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.072     ; 1.806      ;
; -0.879 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:7:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.072     ; 1.806      ;
; -0.847 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S5_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF1|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.073     ; 1.773      ;
; -0.847 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S5_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF2|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.073     ; 1.773      ;
; -0.847 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S5_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF3|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.073     ; 1.773      ;
; -0.847 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S5_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF4|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.073     ; 1.773      ;
; -0.847 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S5_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF5|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.073     ; 1.773      ;
; -0.847 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S5_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF6|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.073     ; 1.773      ;
; -0.847 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S5_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF7|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.073     ; 1.773      ;
; -0.831 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:4:dff_inst|int_q  ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S3_REG|q_reg                                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.071     ; 1.759      ;
; -0.823 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:4:dff_inst|int_q ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:5:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.073     ; 1.749      ;
; -0.819 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:0:dff_inst|int_q  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:7:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.072     ; 1.746      ;
; -0.814 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:5:dff_inst|int_q  ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S3_REG|q_reg                                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.071     ; 1.742      ;
; -0.807 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:0:dff_inst|int_q  ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.072     ; 1.734      ;
; -0.806 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:2:dff_inst|int_q  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:7:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.072     ; 1.733      ;
; -0.805 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S4_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF1|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.073     ; 1.731      ;
; -0.805 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S4_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF2|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.073     ; 1.731      ;
; -0.805 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S4_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF3|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.073     ; 1.731      ;
; -0.805 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S4_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF4|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.073     ; 1.731      ;
; -0.805 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S4_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF5|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.073     ; 1.731      ;
; -0.805 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S4_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF6|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.073     ; 1.731      ;
; -0.805 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S4_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF7|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.073     ; 1.731      ;
; -0.799 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:1:dff_inst|int_q ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:2:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.073     ; 1.725      ;
; -0.794 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:2:dff_inst|int_q  ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.072     ; 1.721      ;
; -0.791 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF6|int_q                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF6|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.072     ; 1.718      ;
; -0.780 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S4_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF8|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.074     ; 1.705      ;
; -0.771 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:0:dff_inst|int_q ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:2:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.073     ; 1.697      ;
; -0.763 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S4_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF0|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.074     ; 1.688      ;
; -0.758 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:1:dff_inst|int_q  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:4:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.072     ; 1.685      ;
; -0.757 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:1:dff_inst|int_q  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:5:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.072     ; 1.684      ;
; -0.750 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF7|int_q                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S5_REG|q_reg                                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.072     ; 1.677      ;
; -0.749 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF7|int_q                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF7|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.072     ; 1.676      ;
; -0.749 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S0_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF8|int_q                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.072     ; 1.676      ;
; -0.749 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S0_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF7|int_q                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.072     ; 1.676      ;
; -0.749 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S0_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF6|int_q                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.072     ; 1.676      ;
; -0.749 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S0_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF5|int_q                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.072     ; 1.676      ;
; -0.749 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S0_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF4|int_q                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.072     ; 1.676      ;
+--------+-----------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                   ;
+--------+-----------------------------+-----------------------------+------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+------------------------------+-------------+--------------+------------+------------+
; -0.746 ; clk_div:inst|count_1Mhz[1]  ; clk_div:inst|count_1Mhz[4]  ; CLOCK_50                     ; CLOCK_50    ; 1.000        ; -0.074     ; 1.671      ;
; -0.667 ; clk_div:inst|count_1Mhz[0]  ; clk_div:inst|count_1Mhz[4]  ; CLOCK_50                     ; CLOCK_50    ; 1.000        ; -0.074     ; 1.592      ;
; -0.660 ; clk_div:inst|count_1Mhz[3]  ; clk_div:inst|count_1Mhz[4]  ; CLOCK_50                     ; CLOCK_50    ; 1.000        ; -0.074     ; 1.585      ;
; -0.649 ; clk_div:inst|count_1Mhz[0]  ; clk_div:inst|count_1Mhz[3]  ; CLOCK_50                     ; CLOCK_50    ; 1.000        ; -0.074     ; 1.574      ;
; -0.630 ; clk_div:inst|count_1Mhz[1]  ; clk_div:inst|count_1Mhz[2]  ; CLOCK_50                     ; CLOCK_50    ; 1.000        ; -0.074     ; 1.555      ;
; -0.613 ; clk_div:inst|count_1Mhz[4]  ; clk_div:inst|count_1Mhz[0]  ; CLOCK_50                     ; CLOCK_50    ; 1.000        ; -0.074     ; 1.538      ;
; -0.613 ; clk_div:inst|count_1Mhz[4]  ; clk_div:inst|count_1Mhz[1]  ; CLOCK_50                     ; CLOCK_50    ; 1.000        ; -0.074     ; 1.538      ;
; -0.613 ; clk_div:inst|count_1Mhz[4]  ; clk_div:inst|count_1Mhz[3]  ; CLOCK_50                     ; CLOCK_50    ; 1.000        ; -0.074     ; 1.538      ;
; -0.613 ; clk_div:inst|count_1Mhz[4]  ; clk_div:inst|count_1Mhz[4]  ; CLOCK_50                     ; CLOCK_50    ; 1.000        ; -0.074     ; 1.538      ;
; -0.613 ; clk_div:inst|count_1Mhz[4]  ; clk_div:inst|count_1Mhz[2]  ; CLOCK_50                     ; CLOCK_50    ; 1.000        ; -0.074     ; 1.538      ;
; -0.601 ; clk_div:inst|count_1Mhz[1]  ; clk_div:inst|count_1Mhz[3]  ; CLOCK_50                     ; CLOCK_50    ; 1.000        ; -0.074     ; 1.526      ;
; -0.561 ; clk_div:inst|count_1Mhz[2]  ; clk_div:inst|count_1Mhz[4]  ; CLOCK_50                     ; CLOCK_50    ; 1.000        ; -0.074     ; 1.486      ;
; -0.551 ; clk_div:inst|count_1Mhz[0]  ; clk_div:inst|count_1Mhz[2]  ; CLOCK_50                     ; CLOCK_50    ; 1.000        ; -0.074     ; 1.476      ;
; -0.540 ; clk_div:inst|count_1Mhz[2]  ; clk_div:inst|count_1Mhz[3]  ; CLOCK_50                     ; CLOCK_50    ; 1.000        ; -0.074     ; 1.465      ;
; -0.533 ; clk_div:inst|count_1Mhz[0]  ; clk_div:inst|count_1Mhz[1]  ; CLOCK_50                     ; CLOCK_50    ; 1.000        ; -0.074     ; 1.458      ;
; -0.473 ; clk_div:inst|count_1Mhz[3]  ; clk_div:inst|count_1Mhz[0]  ; CLOCK_50                     ; CLOCK_50    ; 1.000        ; -0.074     ; 1.398      ;
; -0.473 ; clk_div:inst|count_1Mhz[3]  ; clk_div:inst|count_1Mhz[1]  ; CLOCK_50                     ; CLOCK_50    ; 1.000        ; -0.074     ; 1.398      ;
; -0.473 ; clk_div:inst|count_1Mhz[3]  ; clk_div:inst|count_1Mhz[3]  ; CLOCK_50                     ; CLOCK_50    ; 1.000        ; -0.074     ; 1.398      ;
; -0.473 ; clk_div:inst|count_1Mhz[3]  ; clk_div:inst|count_1Mhz[2]  ; CLOCK_50                     ; CLOCK_50    ; 1.000        ; -0.074     ; 1.398      ;
; -0.176 ; clk_div:inst|count_1Mhz[3]  ; clk_div:inst|clock_1Mhz_int ; CLOCK_50                     ; CLOCK_50    ; 1.000        ; -0.074     ; 1.101      ;
; -0.100 ; clk_div:inst|count_1Mhz[2]  ; clk_div:inst|count_1Mhz[2]  ; CLOCK_50                     ; CLOCK_50    ; 1.000        ; -0.074     ; 1.025      ;
; -0.090 ; clk_div:inst|count_1Mhz[0]  ; clk_div:inst|count_1Mhz[0]  ; CLOCK_50                     ; CLOCK_50    ; 1.000        ; -0.074     ; 1.015      ;
; -0.079 ; clk_div:inst|count_1Mhz[1]  ; clk_div:inst|count_1Mhz[1]  ; CLOCK_50                     ; CLOCK_50    ; 1.000        ; -0.074     ; 1.004      ;
; -0.049 ; clk_div:inst|clock_1Khz_int ; clk_div:inst|clock_1KHz     ; clk_div:inst|clock_10Khz_int ; CLOCK_50    ; 1.000        ; -0.017     ; 1.021      ;
; 0.044  ; clk_div:inst|count_1Mhz[4]  ; clk_div:inst|clock_1Mhz_int ; CLOCK_50                     ; CLOCK_50    ; 1.000        ; -0.074     ; 0.881      ;
; 0.204  ; clk_div:inst|count_1Mhz[2]  ; clk_div:inst|clock_1Mhz_int ; CLOCK_50                     ; CLOCK_50    ; 1.000        ; -0.074     ; 0.721      ;
+--------+-----------------------------+-----------------------------+------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_div:inst|clock_100Khz_int'                                                                                                                   ;
+--------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -0.428 ; clk_div:inst|count_10Khz[0]  ; clk_div:inst|clock_10Khz_int ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_100Khz_int ; 1.000        ; -0.073     ; 1.354      ;
; -0.273 ; clk_div:inst|count_10Khz[2]  ; clk_div:inst|clock_10Khz_int ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_100Khz_int ; 1.000        ; -0.073     ; 1.199      ;
; -0.150 ; clk_div:inst|count_10Khz[1]  ; clk_div:inst|clock_10Khz_int ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_100Khz_int ; 1.000        ; -0.073     ; 1.076      ;
; -0.107 ; clk_div:inst|count_10Khz[0]  ; clk_div:inst|count_10Khz[2]  ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_100Khz_int ; 1.000        ; -0.073     ; 1.033      ;
; -0.054 ; clk_div:inst|count_10Khz[1]  ; clk_div:inst|count_10Khz[0]  ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_100Khz_int ; 1.000        ; -0.073     ; 0.980      ;
; 0.054  ; clk_div:inst|count_10Khz[0]  ; clk_div:inst|count_10Khz[1]  ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_100Khz_int ; 1.000        ; -0.073     ; 0.872      ;
; 0.057  ; clk_div:inst|count_10Khz[2]  ; clk_div:inst|count_10Khz[0]  ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_100Khz_int ; 1.000        ; -0.073     ; 0.869      ;
; 0.177  ; clk_div:inst|count_10Khz[1]  ; clk_div:inst|count_10Khz[2]  ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_100Khz_int ; 1.000        ; -0.073     ; 0.749      ;
; 0.243  ; clk_div:inst|count_10Khz[2]  ; clk_div:inst|count_10Khz[2]  ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_100Khz_int ; 1.000        ; -0.073     ; 0.683      ;
; 0.243  ; clk_div:inst|count_10Khz[0]  ; clk_div:inst|count_10Khz[0]  ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_100Khz_int ; 1.000        ; -0.073     ; 0.683      ;
; 0.243  ; clk_div:inst|count_10Khz[1]  ; clk_div:inst|count_10Khz[1]  ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_100Khz_int ; 1.000        ; -0.073     ; 0.683      ;
; 0.294  ; clk_div:inst|clock_10Khz_int ; clk_div:inst|clock_10Khz_int ; clk_div:inst|clock_10Khz_int  ; clk_div:inst|clock_100Khz_int ; 0.500        ; 2.578      ; 2.996      ;
; 0.660  ; clk_div:inst|clock_10Khz_int ; clk_div:inst|clock_10Khz_int ; clk_div:inst|clock_10Khz_int  ; clk_div:inst|clock_100Khz_int ; 1.000        ; 2.578      ; 3.130      ;
+--------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_div:inst|clock_1Mhz_int'                                                                                                                     ;
+--------+-------------------------------+-------------------------------+-------------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                  ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+-------------------------------+-----------------------------+--------------+------------+------------+
; -0.403 ; clk_div:inst|count_100Khz[0]  ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_1Mhz_int   ; clk_div:inst|clock_1Mhz_int ; 1.000        ; -0.072     ; 1.330      ;
; -0.267 ; clk_div:inst|count_100Khz[2]  ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_1Mhz_int   ; clk_div:inst|clock_1Mhz_int ; 1.000        ; -0.072     ; 1.194      ;
; -0.150 ; clk_div:inst|count_100Khz[1]  ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_1Mhz_int   ; clk_div:inst|clock_1Mhz_int ; 1.000        ; -0.072     ; 1.077      ;
; -0.081 ; clk_div:inst|count_100Khz[0]  ; clk_div:inst|count_100Khz[2]  ; clk_div:inst|clock_1Mhz_int   ; clk_div:inst|clock_1Mhz_int ; 1.000        ; -0.072     ; 1.008      ;
; -0.047 ; clk_div:inst|count_100Khz[1]  ; clk_div:inst|count_100Khz[0]  ; clk_div:inst|clock_1Mhz_int   ; clk_div:inst|clock_1Mhz_int ; 1.000        ; -0.072     ; 0.974      ;
; 0.057  ; clk_div:inst|count_100Khz[2]  ; clk_div:inst|count_100Khz[0]  ; clk_div:inst|clock_1Mhz_int   ; clk_div:inst|clock_1Mhz_int ; 1.000        ; -0.072     ; 0.870      ;
; 0.181  ; clk_div:inst|count_100Khz[0]  ; clk_div:inst|count_100Khz[1]  ; clk_div:inst|clock_1Mhz_int   ; clk_div:inst|clock_1Mhz_int ; 1.000        ; -0.072     ; 0.746      ;
; 0.182  ; clk_div:inst|count_100Khz[1]  ; clk_div:inst|count_100Khz[2]  ; clk_div:inst|clock_1Mhz_int   ; clk_div:inst|clock_1Mhz_int ; 1.000        ; -0.072     ; 0.745      ;
; 0.244  ; clk_div:inst|count_100Khz[2]  ; clk_div:inst|count_100Khz[2]  ; clk_div:inst|clock_1Mhz_int   ; clk_div:inst|clock_1Mhz_int ; 1.000        ; -0.072     ; 0.683      ;
; 0.244  ; clk_div:inst|count_100Khz[0]  ; clk_div:inst|count_100Khz[0]  ; clk_div:inst|clock_1Mhz_int   ; clk_div:inst|clock_1Mhz_int ; 1.000        ; -0.072     ; 0.683      ;
; 0.244  ; clk_div:inst|count_100Khz[1]  ; clk_div:inst|count_100Khz[1]  ; clk_div:inst|clock_1Mhz_int   ; clk_div:inst|clock_1Mhz_int ; 1.000        ; -0.072     ; 0.683      ;
; 0.411  ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_1Mhz_int ; 0.500        ; 2.578      ; 2.879      ;
; 0.790  ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_1Mhz_int ; 1.000        ; 2.578      ; 3.000      ;
+--------+-------------------------------+-------------------------------+-------------------------------+-----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_div:inst|clock_10Khz_int'                                                                                                                ;
+--------+-----------------------------+-----------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+------------------------------+------------------------------+--------------+------------+------------+
; -0.117 ; clk_div:inst|count_1Khz[0]  ; clk_div:inst|clock_1Khz_int ; clk_div:inst|clock_10Khz_int ; clk_div:inst|clock_10Khz_int ; 1.000        ; -0.073     ; 1.043      ;
; -0.100 ; clk_div:inst|count_1Khz[0]  ; clk_div:inst|count_1Khz[2]  ; clk_div:inst|clock_10Khz_int ; clk_div:inst|clock_10Khz_int ; 1.000        ; -0.073     ; 1.026      ;
; -0.083 ; clk_div:inst|count_1Khz[2]  ; clk_div:inst|clock_1Khz_int ; clk_div:inst|clock_10Khz_int ; clk_div:inst|clock_10Khz_int ; 1.000        ; -0.073     ; 1.009      ;
; -0.048 ; clk_div:inst|count_1Khz[1]  ; clk_div:inst|count_1Khz[0]  ; clk_div:inst|clock_10Khz_int ; clk_div:inst|clock_10Khz_int ; 1.000        ; -0.073     ; 0.974      ;
; 0.172  ; clk_div:inst|count_1Khz[0]  ; clk_div:inst|count_1Khz[1]  ; clk_div:inst|clock_10Khz_int ; clk_div:inst|clock_10Khz_int ; 1.000        ; -0.073     ; 0.754      ;
; 0.182  ; clk_div:inst|count_1Khz[1]  ; clk_div:inst|count_1Khz[2]  ; clk_div:inst|clock_10Khz_int ; clk_div:inst|clock_10Khz_int ; 1.000        ; -0.073     ; 0.744      ;
; 0.184  ; clk_div:inst|count_1Khz[1]  ; clk_div:inst|clock_1Khz_int ; clk_div:inst|clock_10Khz_int ; clk_div:inst|clock_10Khz_int ; 1.000        ; -0.073     ; 0.742      ;
; 0.191  ; clk_div:inst|count_1Khz[2]  ; clk_div:inst|count_1Khz[0]  ; clk_div:inst|clock_10Khz_int ; clk_div:inst|clock_10Khz_int ; 1.000        ; -0.073     ; 0.735      ;
; 0.243  ; clk_div:inst|clock_1Khz_int ; clk_div:inst|clock_1Khz_int ; clk_div:inst|clock_10Khz_int ; clk_div:inst|clock_10Khz_int ; 1.000        ; -0.073     ; 0.683      ;
; 0.243  ; clk_div:inst|count_1Khz[2]  ; clk_div:inst|count_1Khz[2]  ; clk_div:inst|clock_10Khz_int ; clk_div:inst|clock_10Khz_int ; 1.000        ; -0.073     ; 0.683      ;
; 0.243  ; clk_div:inst|count_1Khz[0]  ; clk_div:inst|count_1Khz[0]  ; clk_div:inst|clock_10Khz_int ; clk_div:inst|clock_10Khz_int ; 1.000        ; -0.073     ; 0.683      ;
; 0.243  ; clk_div:inst|count_1Khz[1]  ; clk_div:inst|count_1Khz[1]  ; clk_div:inst|clock_10Khz_int ; clk_div:inst|clock_10Khz_int ; 1.000        ; -0.073     ; 0.683      ;
+--------+-----------------------------+-----------------------------+------------------------------+------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_div:inst|clock_1Mhz_int'                                                                                                                      ;
+--------+-------------------------------+-------------------------------+-------------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                  ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+-------------------------------+-----------------------------+--------------+------------+------------+
; -0.303 ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_1Mhz_int ; 0.000        ; 2.702      ; 2.803      ;
; 0.058  ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_1Mhz_int ; -0.500       ; 2.702      ; 2.664      ;
; 0.354  ; clk_div:inst|count_100Khz[2]  ; clk_div:inst|count_100Khz[2]  ; clk_div:inst|clock_1Mhz_int   ; clk_div:inst|clock_1Mhz_int ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; clk_div:inst|count_100Khz[1]  ; clk_div:inst|count_100Khz[1]  ; clk_div:inst|clock_1Mhz_int   ; clk_div:inst|clock_1Mhz_int ; 0.000        ; 0.072      ; 0.597      ;
; 0.365  ; clk_div:inst|count_100Khz[0]  ; clk_div:inst|count_100Khz[0]  ; clk_div:inst|clock_1Mhz_int   ; clk_div:inst|clock_1Mhz_int ; 0.000        ; 0.072      ; 0.608      ;
; 0.394  ; clk_div:inst|count_100Khz[1]  ; clk_div:inst|count_100Khz[2]  ; clk_div:inst|clock_1Mhz_int   ; clk_div:inst|clock_1Mhz_int ; 0.000        ; 0.072      ; 0.637      ;
; 0.394  ; clk_div:inst|count_100Khz[0]  ; clk_div:inst|count_100Khz[1]  ; clk_div:inst|clock_1Mhz_int   ; clk_div:inst|clock_1Mhz_int ; 0.000        ; 0.072      ; 0.637      ;
; 0.561  ; clk_div:inst|count_100Khz[2]  ; clk_div:inst|count_100Khz[0]  ; clk_div:inst|clock_1Mhz_int   ; clk_div:inst|clock_1Mhz_int ; 0.000        ; 0.072      ; 0.804      ;
; 0.599  ; clk_div:inst|count_100Khz[0]  ; clk_div:inst|count_100Khz[2]  ; clk_div:inst|clock_1Mhz_int   ; clk_div:inst|clock_1Mhz_int ; 0.000        ; 0.072      ; 0.842      ;
; 0.599  ; clk_div:inst|count_100Khz[1]  ; clk_div:inst|count_100Khz[0]  ; clk_div:inst|clock_1Mhz_int   ; clk_div:inst|clock_1Mhz_int ; 0.000        ; 0.072      ; 0.842      ;
; 0.698  ; clk_div:inst|count_100Khz[1]  ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_1Mhz_int   ; clk_div:inst|clock_1Mhz_int ; 0.000        ; 0.072      ; 0.941      ;
; 0.815  ; clk_div:inst|count_100Khz[2]  ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_1Mhz_int   ; clk_div:inst|clock_1Mhz_int ; 0.000        ; 0.072      ; 1.058      ;
; 0.956  ; clk_div:inst|count_100Khz[0]  ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_1Mhz_int   ; clk_div:inst|clock_1Mhz_int ; 0.000        ; 0.072      ; 1.199      ;
+--------+-------------------------------+-------------------------------+-------------------------------+-----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_div:inst|clock_100Khz_int'                                                                                                                    ;
+--------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -0.176 ; clk_div:inst|clock_10Khz_int ; clk_div:inst|clock_10Khz_int ; clk_div:inst|clock_10Khz_int  ; clk_div:inst|clock_100Khz_int ; 0.000        ; 2.704      ; 2.932      ;
; 0.168  ; clk_div:inst|clock_10Khz_int ; clk_div:inst|clock_10Khz_int ; clk_div:inst|clock_10Khz_int  ; clk_div:inst|clock_100Khz_int ; -0.500       ; 2.704      ; 2.776      ;
; 0.353  ; clk_div:inst|count_10Khz[2]  ; clk_div:inst|count_10Khz[2]  ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_100Khz_int ; 0.000        ; 0.073      ; 0.597      ;
; 0.353  ; clk_div:inst|count_10Khz[1]  ; clk_div:inst|count_10Khz[1]  ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_100Khz_int ; 0.000        ; 0.073      ; 0.597      ;
; 0.364  ; clk_div:inst|count_10Khz[0]  ; clk_div:inst|count_10Khz[0]  ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_100Khz_int ; 0.000        ; 0.073      ; 0.608      ;
; 0.396  ; clk_div:inst|count_10Khz[1]  ; clk_div:inst|count_10Khz[2]  ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_100Khz_int ; 0.000        ; 0.073      ; 0.640      ;
; 0.555  ; clk_div:inst|count_10Khz[2]  ; clk_div:inst|count_10Khz[0]  ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_100Khz_int ; 0.000        ; 0.073      ; 0.799      ;
; 0.561  ; clk_div:inst|count_10Khz[0]  ; clk_div:inst|count_10Khz[1]  ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_100Khz_int ; 0.000        ; 0.073      ; 0.805      ;
; 0.596  ; clk_div:inst|count_10Khz[1]  ; clk_div:inst|count_10Khz[0]  ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_100Khz_int ; 0.000        ; 0.073      ; 0.840      ;
; 0.607  ; clk_div:inst|count_10Khz[0]  ; clk_div:inst|count_10Khz[2]  ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_100Khz_int ; 0.000        ; 0.073      ; 0.851      ;
; 0.696  ; clk_div:inst|count_10Khz[1]  ; clk_div:inst|clock_10Khz_int ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_100Khz_int ; 0.000        ; 0.073      ; 0.940      ;
; 0.817  ; clk_div:inst|count_10Khz[2]  ; clk_div:inst|clock_10Khz_int ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_100Khz_int ; 0.000        ; 0.073      ; 1.061      ;
; 0.970  ; clk_div:inst|count_10Khz[0]  ; clk_div:inst|clock_10Khz_int ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_100Khz_int ; 0.000        ; 0.073      ; 1.214      ;
+--------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_div:inst|clock_10Khz_int'                                                                                                                ;
+-------+-----------------------------+-----------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.353 ; clk_div:inst|count_1Khz[2]  ; clk_div:inst|count_1Khz[2]  ; clk_div:inst|clock_10Khz_int ; clk_div:inst|clock_10Khz_int ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; clk_div:inst|count_1Khz[1]  ; clk_div:inst|count_1Khz[1]  ; clk_div:inst|clock_10Khz_int ; clk_div:inst|clock_10Khz_int ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; clk_div:inst|clock_1Khz_int ; clk_div:inst|clock_1Khz_int ; clk_div:inst|clock_10Khz_int ; clk_div:inst|clock_10Khz_int ; 0.000        ; 0.073      ; 0.597      ;
; 0.364 ; clk_div:inst|count_1Khz[0]  ; clk_div:inst|count_1Khz[0]  ; clk_div:inst|clock_10Khz_int ; clk_div:inst|clock_10Khz_int ; 0.000        ; 0.073      ; 0.608      ;
; 0.386 ; clk_div:inst|count_1Khz[2]  ; clk_div:inst|count_1Khz[0]  ; clk_div:inst|clock_10Khz_int ; clk_div:inst|clock_10Khz_int ; 0.000        ; 0.073      ; 0.630      ;
; 0.390 ; clk_div:inst|count_1Khz[1]  ; clk_div:inst|clock_1Khz_int ; clk_div:inst|clock_10Khz_int ; clk_div:inst|clock_10Khz_int ; 0.000        ; 0.073      ; 0.634      ;
; 0.392 ; clk_div:inst|count_1Khz[1]  ; clk_div:inst|count_1Khz[2]  ; clk_div:inst|clock_10Khz_int ; clk_div:inst|clock_10Khz_int ; 0.000        ; 0.073      ; 0.636      ;
; 0.397 ; clk_div:inst|count_1Khz[0]  ; clk_div:inst|count_1Khz[1]  ; clk_div:inst|clock_10Khz_int ; clk_div:inst|clock_10Khz_int ; 0.000        ; 0.073      ; 0.641      ;
; 0.596 ; clk_div:inst|count_1Khz[0]  ; clk_div:inst|count_1Khz[2]  ; clk_div:inst|clock_10Khz_int ; clk_div:inst|clock_10Khz_int ; 0.000        ; 0.073      ; 0.840      ;
; 0.599 ; clk_div:inst|count_1Khz[1]  ; clk_div:inst|count_1Khz[0]  ; clk_div:inst|clock_10Khz_int ; clk_div:inst|clock_10Khz_int ; 0.000        ; 0.073      ; 0.843      ;
; 0.638 ; clk_div:inst|count_1Khz[0]  ; clk_div:inst|clock_1Khz_int ; clk_div:inst|clock_10Khz_int ; clk_div:inst|clock_10Khz_int ; 0.000        ; 0.073      ; 0.882      ;
; 0.656 ; clk_div:inst|count_1Khz[2]  ; clk_div:inst|clock_1Khz_int ; clk_div:inst|clock_10Khz_int ; clk_div:inst|clock_10Khz_int ; 0.000        ; 0.073      ; 0.900      ;
+-------+-----------------------------+-----------------------------+------------------------------+------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_div:inst|clock_1KHz'                                                                                                                                                                                                                                                                                   ;
+-------+-----------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                       ; To Node                                                                                                         ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.353 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF8|int_q                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF8|int_q                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S5_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S5_REG|q_reg                                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:0:dff_inst|int_q ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:0:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:1:dff_inst|int_q ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:1:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:2:dff_inst|int_q ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:2:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:3:dff_inst|int_q ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:3:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:4:dff_inst|int_q ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:4:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:5:dff_inst|int_q ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:5:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:6:dff_inst|int_q ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:6:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.073      ; 0.597      ;
; 0.354 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:0:dff_inst|int_q  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:0:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:1:dff_inst|int_q  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:1:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:2:dff_inst|int_q  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:2:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:3:dff_inst|int_q  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:3:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:4:dff_inst|int_q  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:4:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:5:dff_inst|int_q  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:5:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:6:dff_inst|int_q  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:6:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:7:dff_inst|int_q  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:7:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RB|enARdFF_2:DFF6|int_q                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RB|enARdFF_2:DFF6|int_q                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.072      ; 0.597      ;
; 0.386 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:5:dff_inst|int_q  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:6:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.072      ; 0.629      ;
; 0.394 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:4:dff_inst|int_q  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:5:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.072      ; 0.637      ;
; 0.416 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF4|int_q                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF3|int_q                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.073      ; 0.660      ;
; 0.421 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF7|int_q                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF6|int_q                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.073      ; 0.665      ;
; 0.421 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF7|int_q                  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF6|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.073      ; 0.665      ;
; 0.423 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF3|int_q                  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF4|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.073      ; 0.667      ;
; 0.424 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF3|int_q                  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF2|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.073      ; 0.668      ;
; 0.424 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S1_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:0:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.072      ; 0.667      ;
; 0.425 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF2|int_q                  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF3|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.073      ; 0.669      ;
; 0.434 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF8|int_q                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF7|int_q                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.073      ; 0.678      ;
; 0.439 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF6|int_q                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF5|int_q                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.073      ; 0.683      ;
; 0.520 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S0_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S1_REG|q_reg                                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.072      ; 0.763      ;
; 0.527 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF5|int_q                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF4|int_q                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.073      ; 0.771      ;
; 0.527 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF1|int_q                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF0|int_q                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.073      ; 0.771      ;
; 0.528 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF3|int_q                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF2|int_q                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.073      ; 0.772      ;
; 0.560 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF0|int_q                  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF1|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.074      ; 0.805      ;
; 0.566 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:1:dff_inst|int_q  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:3:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.072      ; 0.809      ;
; 0.570 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S3_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S4_REG|q_reg                                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.073      ; 0.814      ;
; 0.582 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:0:dff_inst|int_q  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:1:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.072      ; 0.825      ;
; 0.582 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:0:dff_inst|int_q  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:2:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.072      ; 0.825      ;
; 0.593 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S0_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF8|int_q                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.073      ; 0.837      ;
; 0.608 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF4|int_q                  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF5|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.073      ; 0.852      ;
; 0.609 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF5|int_q                  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF6|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.073      ; 0.853      ;
; 0.629 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF5|int_q                  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF4|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.073      ; 0.873      ;
; 0.629 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF2|int_q                  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF1|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.073      ; 0.873      ;
; 0.631 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF4|int_q                  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF3|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.073      ; 0.875      ;
; 0.634 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S0_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RB|enARdFF_2:DFF6|int_q                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.072      ; 0.877      ;
; 0.636 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:4:dff_inst|int_q  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:6:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.072      ; 0.879      ;
; 0.644 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:0:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.072      ; 0.887      ;
; 0.651 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF0|int_q                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.073      ; 0.895      ;
; 0.657 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF4|int_q                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.073      ; 0.901      ;
; 0.702 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF2|int_q                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF1|int_q                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.073      ; 0.946      ;
; 0.703 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:1:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.072      ; 0.946      ;
; 0.703 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:2:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.072      ; 0.946      ;
; 0.703 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:3:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.072      ; 0.946      ;
; 0.703 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:4:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.072      ; 0.946      ;
; 0.703 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:5:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.072      ; 0.946      ;
; 0.703 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:6:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.072      ; 0.946      ;
; 0.703 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:7:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.072      ; 0.946      ;
; 0.712 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF1|int_q                  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF0|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.072      ; 0.955      ;
; 0.719 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S3_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S5_REG|q_reg                                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.073      ; 0.963      ;
; 0.740 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF6|int_q                  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF7|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.073      ; 0.984      ;
; 0.742 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF6|int_q                  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF5|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.073      ; 0.986      ;
; 0.748 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF2|int_q                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF2|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.074      ; 0.993      ;
; 0.750 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:7:dff_inst|int_q  ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.072      ; 0.993      ;
; 0.764 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF1|int_q                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF1|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.074      ; 1.009      ;
; 0.765 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF4|int_q                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF4|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.074      ; 1.010      ;
; 0.766 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF5|int_q                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF5|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.074      ; 1.011      ;
; 0.766 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S1_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.072      ; 1.009      ;
; 0.801 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF8|int_q                  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF7|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.074      ; 1.046      ;
; 0.804 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:1:dff_inst|int_q  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:2:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.072      ; 1.047      ;
; 0.829 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:6:dff_inst|int_q  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:7:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.072      ; 1.072      ;
; 0.831 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:0:dff_inst|int_q  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:3:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.072      ; 1.074      ;
; 0.842 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF5|int_q                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.073      ; 1.086      ;
; 0.844 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:7:dff_inst|int_q  ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S3_REG|q_reg                                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.074      ; 1.089      ;
; 0.844 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:0:dff_inst|int_q ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:1:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.073      ; 1.088      ;
; 0.844 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF3|int_q                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.073      ; 1.088      ;
; 0.845 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S5_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:0:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.074      ; 1.090      ;
; 0.845 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF7|int_q                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.073      ; 1.089      ;
; 0.848 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:6:dff_inst|int_q  ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.072      ; 1.091      ;
; 0.849 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF1|int_q                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.073      ; 1.093      ;
; 0.854 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF2|int_q                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.073      ; 1.098      ;
; 0.856 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF8|int_q                  ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S5_REG|q_reg                                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.074      ; 1.101      ;
; 0.864 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S5_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF0|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.072      ; 1.107      ;
; 0.865 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S5_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:2:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.074      ; 1.110      ;
; 0.866 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S5_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:3:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.074      ; 1.111      ;
; 0.867 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S5_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:5:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.074      ; 1.112      ;
; 0.887 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S4_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:0:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.074      ; 1.132      ;
; 0.894 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S3_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:0:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.074      ; 1.139      ;
; 0.898 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF8|int_q                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S4_REG|q_reg                                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.074      ; 1.143      ;
; 0.905 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF8|int_q                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S5_REG|q_reg                                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.074      ; 1.150      ;
; 0.908 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF6|int_q                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.073      ; 1.152      ;
; 0.918 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF3|int_q                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF3|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.074      ; 1.163      ;
; 0.927 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:0:dff_inst|int_q ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:4:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.073      ; 1.171      ;
; 0.933 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:4:dff_inst|int_q ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:6:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.073      ; 1.177      ;
; 0.936 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:5:dff_inst|int_q ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:6:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.073      ; 1.180      ;
; 0.942 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:3:dff_inst|int_q ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:4:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.073      ; 1.186      ;
; 0.951 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:5:dff_inst|int_q  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:7:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.072      ; 1.194      ;
; 0.957 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:4:dff_inst|int_q  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:7:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.072      ; 1.200      ;
; 0.961 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S3_REG|q_reg                                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.074      ; 1.206      ;
; 0.961 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF0|int_q                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF0|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.073      ; 1.205      ;
+-------+-----------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                   ;
+-------+-----------------------------+-----------------------------+------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+------------------------------+-------------+--------------+------------+------------+
; 0.401 ; clk_div:inst|count_1Mhz[2]  ; clk_div:inst|clock_1Mhz_int ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.074      ; 0.646      ;
; 0.412 ; clk_div:inst|clock_1Khz_int ; clk_div:inst|clock_1KHz     ; clk_div:inst|clock_10Khz_int ; CLOCK_50    ; 0.000        ; 0.211      ; 0.824      ;
; 0.519 ; clk_div:inst|count_1Mhz[4]  ; clk_div:inst|clock_1Mhz_int ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.074      ; 0.764      ;
; 0.582 ; clk_div:inst|count_1Mhz[1]  ; clk_div:inst|count_1Mhz[1]  ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.074      ; 0.827      ;
; 0.591 ; clk_div:inst|count_1Mhz[2]  ; clk_div:inst|count_1Mhz[2]  ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.074      ; 0.836      ;
; 0.594 ; clk_div:inst|count_1Mhz[4]  ; clk_div:inst|count_1Mhz[4]  ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.074      ; 0.839      ;
; 0.605 ; clk_div:inst|count_1Mhz[0]  ; clk_div:inst|count_1Mhz[0]  ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.074      ; 0.850      ;
; 0.608 ; clk_div:inst|count_1Mhz[3]  ; clk_div:inst|count_1Mhz[3]  ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.074      ; 0.853      ;
; 0.763 ; clk_div:inst|count_1Mhz[3]  ; clk_div:inst|clock_1Mhz_int ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.074      ; 1.008      ;
; 0.869 ; clk_div:inst|count_1Mhz[1]  ; clk_div:inst|count_1Mhz[2]  ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.074      ; 1.114      ;
; 0.872 ; clk_div:inst|count_1Mhz[0]  ; clk_div:inst|count_1Mhz[1]  ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.074      ; 1.117      ;
; 0.879 ; clk_div:inst|count_1Mhz[2]  ; clk_div:inst|count_1Mhz[3]  ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.074      ; 1.124      ;
; 0.883 ; clk_div:inst|count_1Mhz[0]  ; clk_div:inst|count_1Mhz[2]  ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.074      ; 1.128      ;
; 0.890 ; clk_div:inst|count_1Mhz[2]  ; clk_div:inst|count_1Mhz[4]  ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.074      ; 1.135      ;
; 0.895 ; clk_div:inst|count_1Mhz[3]  ; clk_div:inst|count_1Mhz[4]  ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.074      ; 1.140      ;
; 0.968 ; clk_div:inst|count_1Mhz[1]  ; clk_div:inst|count_1Mhz[3]  ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.074      ; 1.213      ;
; 0.979 ; clk_div:inst|count_1Mhz[1]  ; clk_div:inst|count_1Mhz[4]  ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.074      ; 1.224      ;
; 0.982 ; clk_div:inst|count_1Mhz[0]  ; clk_div:inst|count_1Mhz[3]  ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.074      ; 1.227      ;
; 0.993 ; clk_div:inst|count_1Mhz[0]  ; clk_div:inst|count_1Mhz[4]  ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.074      ; 1.238      ;
; 1.075 ; clk_div:inst|count_1Mhz[3]  ; clk_div:inst|count_1Mhz[0]  ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.074      ; 1.320      ;
; 1.075 ; clk_div:inst|count_1Mhz[3]  ; clk_div:inst|count_1Mhz[1]  ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.074      ; 1.320      ;
; 1.075 ; clk_div:inst|count_1Mhz[3]  ; clk_div:inst|count_1Mhz[2]  ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.074      ; 1.320      ;
; 1.175 ; clk_div:inst|count_1Mhz[4]  ; clk_div:inst|count_1Mhz[0]  ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.074      ; 1.420      ;
; 1.175 ; clk_div:inst|count_1Mhz[4]  ; clk_div:inst|count_1Mhz[1]  ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.074      ; 1.420      ;
; 1.175 ; clk_div:inst|count_1Mhz[4]  ; clk_div:inst|count_1Mhz[3]  ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.074      ; 1.420      ;
; 1.175 ; clk_div:inst|count_1Mhz[4]  ; clk_div:inst|count_1Mhz[2]  ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.074      ; 1.420      ;
+-------+-----------------------------+-----------------------------+------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                               ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clk_div:inst|clock_1KHz        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clk_div:inst|clock_1Mhz_int    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clk_div:inst|count_1Mhz[0]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clk_div:inst|count_1Mhz[1]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clk_div:inst|count_1Mhz[2]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clk_div:inst|count_1Mhz[3]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clk_div:inst|count_1Mhz[4]     ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:inst|clock_1KHz        ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:inst|clock_1Mhz_int    ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:inst|count_1Mhz[0]     ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:inst|count_1Mhz[1]     ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:inst|count_1Mhz[2]     ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:inst|count_1Mhz[3]     ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:inst|count_1Mhz[4]     ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clk_div:inst|clock_1Mhz_int    ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clk_div:inst|count_1Mhz[0]     ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clk_div:inst|count_1Mhz[1]     ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clk_div:inst|count_1Mhz[2]     ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clk_div:inst|count_1Mhz[3]     ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clk_div:inst|count_1Mhz[4]     ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clk_div:inst|clock_1KHz        ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|o               ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|inclk[0] ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|outclk   ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst|clock_1KHz|clk            ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst|clock_1Mhz_int|clk        ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst|count_1Mhz[0]|clk         ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst|count_1Mhz[1]|clk         ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst|count_1Mhz[2]|clk         ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst|count_1Mhz[3]|clk         ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst|count_1Mhz[4]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|i               ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst|clock_1Mhz_int|clk        ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst|count_1Mhz[0]|clk         ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst|count_1Mhz[1]|clk         ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst|count_1Mhz[2]|clk         ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst|count_1Mhz[3]|clk         ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst|count_1Mhz[4]|clk         ;
; 0.573  ; 0.573        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst|clock_1KHz|clk            ;
; 0.578  ; 0.578        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|inclk[0] ;
; 0.578  ; 0.578        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|outclk   ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|o               ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_div:inst|clock_1KHz'                                                                                                                                                ;
+--------+--------------+----------------+------------------+-------------------------+------------+-----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                                                                                                          ;
+--------+--------------+----------------+------------------+-------------------------+------------+-----------------------------------------------------------------------------------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S0_REG|q_reg                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S1_REG|q_reg                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S3_REG|q_reg                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S4_REG|q_reg                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S5_REG|q_reg                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:0:dff_inst|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:1:dff_inst|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:2:dff_inst|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:3:dff_inst|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:4:dff_inst|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:5:dff_inst|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:6:dff_inst|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:7:dff_inst|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:0:dff_inst|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:1:dff_inst|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:2:dff_inst|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:3:dff_inst|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:4:dff_inst|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:5:dff_inst|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:6:dff_inst|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF0|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF1|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF2|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF3|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF4|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF5|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF6|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF7|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF8|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RB|enARdFF_2:DFF6|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF0|int_q                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF1|int_q                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF2|int_q                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF3|int_q                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF4|int_q                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF5|int_q                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF6|int_q                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF7|int_q                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF8|int_q                  ;
; 0.227  ; 0.445        ; 0.218          ; High Pulse Width ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S0_REG|q_reg                                   ;
; 0.227  ; 0.445        ; 0.218          ; High Pulse Width ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S1_REG|q_reg                                   ;
; 0.227  ; 0.445        ; 0.218          ; High Pulse Width ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ;
; 0.227  ; 0.445        ; 0.218          ; High Pulse Width ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S3_REG|q_reg                                   ;
; 0.227  ; 0.445        ; 0.218          ; High Pulse Width ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S4_REG|q_reg                                   ;
; 0.227  ; 0.445        ; 0.218          ; High Pulse Width ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S5_REG|q_reg                                   ;
; 0.227  ; 0.445        ; 0.218          ; High Pulse Width ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:0:dff_inst|int_q  ;
; 0.227  ; 0.445        ; 0.218          ; High Pulse Width ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:1:dff_inst|int_q  ;
; 0.227  ; 0.445        ; 0.218          ; High Pulse Width ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:2:dff_inst|int_q  ;
; 0.227  ; 0.445        ; 0.218          ; High Pulse Width ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:3:dff_inst|int_q  ;
; 0.227  ; 0.445        ; 0.218          ; High Pulse Width ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:4:dff_inst|int_q  ;
; 0.227  ; 0.445        ; 0.218          ; High Pulse Width ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:5:dff_inst|int_q  ;
; 0.227  ; 0.445        ; 0.218          ; High Pulse Width ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:6:dff_inst|int_q  ;
; 0.227  ; 0.445        ; 0.218          ; High Pulse Width ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:7:dff_inst|int_q  ;
; 0.227  ; 0.445        ; 0.218          ; High Pulse Width ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:0:dff_inst|int_q ;
; 0.227  ; 0.445        ; 0.218          ; High Pulse Width ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:1:dff_inst|int_q ;
; 0.227  ; 0.445        ; 0.218          ; High Pulse Width ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:2:dff_inst|int_q ;
; 0.227  ; 0.445        ; 0.218          ; High Pulse Width ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:3:dff_inst|int_q ;
; 0.227  ; 0.445        ; 0.218          ; High Pulse Width ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:4:dff_inst|int_q ;
; 0.227  ; 0.445        ; 0.218          ; High Pulse Width ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:5:dff_inst|int_q ;
; 0.227  ; 0.445        ; 0.218          ; High Pulse Width ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:6:dff_inst|int_q ;
; 0.227  ; 0.445        ; 0.218          ; High Pulse Width ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF0|int_q                   ;
; 0.227  ; 0.445        ; 0.218          ; High Pulse Width ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF1|int_q                   ;
; 0.227  ; 0.445        ; 0.218          ; High Pulse Width ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF2|int_q                   ;
; 0.227  ; 0.445        ; 0.218          ; High Pulse Width ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF3|int_q                   ;
; 0.227  ; 0.445        ; 0.218          ; High Pulse Width ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF4|int_q                   ;
; 0.227  ; 0.445        ; 0.218          ; High Pulse Width ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF5|int_q                   ;
; 0.227  ; 0.445        ; 0.218          ; High Pulse Width ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF6|int_q                   ;
; 0.227  ; 0.445        ; 0.218          ; High Pulse Width ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF7|int_q                   ;
; 0.227  ; 0.445        ; 0.218          ; High Pulse Width ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF8|int_q                   ;
; 0.227  ; 0.445        ; 0.218          ; High Pulse Width ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RB|enARdFF_2:DFF6|int_q                   ;
; 0.227  ; 0.445        ; 0.218          ; High Pulse Width ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF0|int_q                  ;
; 0.227  ; 0.445        ; 0.218          ; High Pulse Width ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF1|int_q                  ;
; 0.227  ; 0.445        ; 0.218          ; High Pulse Width ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF2|int_q                  ;
; 0.227  ; 0.445        ; 0.218          ; High Pulse Width ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF3|int_q                  ;
; 0.227  ; 0.445        ; 0.218          ; High Pulse Width ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF4|int_q                  ;
; 0.227  ; 0.445        ; 0.218          ; High Pulse Width ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF5|int_q                  ;
; 0.227  ; 0.445        ; 0.218          ; High Pulse Width ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF6|int_q                  ;
; 0.227  ; 0.445        ; 0.218          ; High Pulse Width ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF7|int_q                  ;
; 0.227  ; 0.445        ; 0.218          ; High Pulse Width ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF8|int_q                  ;
; 0.365  ; 0.551        ; 0.186          ; Low Pulse Width  ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S3_REG|q_reg                                   ;
; 0.365  ; 0.551        ; 0.186          ; Low Pulse Width  ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S4_REG|q_reg                                   ;
; 0.365  ; 0.551        ; 0.186          ; Low Pulse Width  ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S5_REG|q_reg                                   ;
; 0.365  ; 0.551        ; 0.186          ; Low Pulse Width  ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF0|int_q                   ;
; 0.365  ; 0.551        ; 0.186          ; Low Pulse Width  ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF1|int_q                   ;
; 0.365  ; 0.551        ; 0.186          ; Low Pulse Width  ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF2|int_q                   ;
; 0.365  ; 0.551        ; 0.186          ; Low Pulse Width  ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF3|int_q                   ;
; 0.365  ; 0.551        ; 0.186          ; Low Pulse Width  ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF4|int_q                   ;
; 0.365  ; 0.551        ; 0.186          ; Low Pulse Width  ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF5|int_q                   ;
; 0.365  ; 0.551        ; 0.186          ; Low Pulse Width  ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF6|int_q                   ;
; 0.365  ; 0.551        ; 0.186          ; Low Pulse Width  ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF7|int_q                   ;
; 0.365  ; 0.551        ; 0.186          ; Low Pulse Width  ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF8|int_q                   ;
; 0.365  ; 0.551        ; 0.186          ; Low Pulse Width  ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF0|int_q                  ;
; 0.365  ; 0.551        ; 0.186          ; Low Pulse Width  ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF1|int_q                  ;
; 0.365  ; 0.551        ; 0.186          ; Low Pulse Width  ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF2|int_q                  ;
; 0.365  ; 0.551        ; 0.186          ; Low Pulse Width  ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF3|int_q                  ;
; 0.365  ; 0.551        ; 0.186          ; Low Pulse Width  ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF4|int_q                  ;
; 0.365  ; 0.551        ; 0.186          ; Low Pulse Width  ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF5|int_q                  ;
; 0.365  ; 0.551        ; 0.186          ; Low Pulse Width  ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF6|int_q                  ;
; 0.365  ; 0.551        ; 0.186          ; Low Pulse Width  ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF7|int_q                  ;
+--------+--------------+----------------+------------------+-------------------------+------------+-----------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_div:inst|clock_100Khz_int'                                                                       ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst|clock_100Khz_int ; Rise       ; clk_div:inst|clock_10Khz_int           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst|clock_100Khz_int ; Rise       ; clk_div:inst|count_10Khz[0]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst|clock_100Khz_int ; Rise       ; clk_div:inst|count_10Khz[1]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst|clock_100Khz_int ; Rise       ; clk_div:inst|count_10Khz[2]            ;
; 0.232  ; 0.450        ; 0.218          ; High Pulse Width ; clk_div:inst|clock_100Khz_int ; Rise       ; clk_div:inst|clock_10Khz_int           ;
; 0.232  ; 0.450        ; 0.218          ; High Pulse Width ; clk_div:inst|clock_100Khz_int ; Rise       ; clk_div:inst|count_10Khz[0]            ;
; 0.232  ; 0.450        ; 0.218          ; High Pulse Width ; clk_div:inst|clock_100Khz_int ; Rise       ; clk_div:inst|count_10Khz[1]            ;
; 0.232  ; 0.450        ; 0.218          ; High Pulse Width ; clk_div:inst|clock_100Khz_int ; Rise       ; clk_div:inst|count_10Khz[2]            ;
; 0.361  ; 0.547        ; 0.186          ; Low Pulse Width  ; clk_div:inst|clock_100Khz_int ; Rise       ; clk_div:inst|clock_10Khz_int           ;
; 0.361  ; 0.547        ; 0.186          ; Low Pulse Width  ; clk_div:inst|clock_100Khz_int ; Rise       ; clk_div:inst|count_10Khz[0]            ;
; 0.361  ; 0.547        ; 0.186          ; Low Pulse Width  ; clk_div:inst|clock_100Khz_int ; Rise       ; clk_div:inst|count_10Khz[1]            ;
; 0.361  ; 0.547        ; 0.186          ; Low Pulse Width  ; clk_div:inst|clock_100Khz_int ; Rise       ; clk_div:inst|count_10Khz[2]            ;
; 0.490  ; 0.490        ; 0.000          ; High Pulse Width ; clk_div:inst|clock_100Khz_int ; Rise       ; inst|clock_10Khz_int|clk               ;
; 0.490  ; 0.490        ; 0.000          ; High Pulse Width ; clk_div:inst|clock_100Khz_int ; Rise       ; inst|count_10Khz[0]|clk                ;
; 0.490  ; 0.490        ; 0.000          ; High Pulse Width ; clk_div:inst|clock_100Khz_int ; Rise       ; inst|count_10Khz[1]|clk                ;
; 0.490  ; 0.490        ; 0.000          ; High Pulse Width ; clk_div:inst|clock_100Khz_int ; Rise       ; inst|count_10Khz[2]|clk                ;
; 0.497  ; 0.497        ; 0.000          ; High Pulse Width ; clk_div:inst|clock_100Khz_int ; Rise       ; inst|clock_100Khz_int~clkctrl|inclk[0] ;
; 0.497  ; 0.497        ; 0.000          ; High Pulse Width ; clk_div:inst|clock_100Khz_int ; Rise       ; inst|clock_100Khz_int~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst|clock_100Khz_int ; Rise       ; inst|clock_100Khz_int|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst|clock_100Khz_int ; Rise       ; inst|clock_100Khz_int|q                ;
; 0.503  ; 0.503        ; 0.000          ; Low Pulse Width  ; clk_div:inst|clock_100Khz_int ; Rise       ; inst|clock_100Khz_int~clkctrl|inclk[0] ;
; 0.503  ; 0.503        ; 0.000          ; Low Pulse Width  ; clk_div:inst|clock_100Khz_int ; Rise       ; inst|clock_100Khz_int~clkctrl|outclk   ;
; 0.509  ; 0.509        ; 0.000          ; Low Pulse Width  ; clk_div:inst|clock_100Khz_int ; Rise       ; inst|clock_10Khz_int|clk               ;
; 0.509  ; 0.509        ; 0.000          ; Low Pulse Width  ; clk_div:inst|clock_100Khz_int ; Rise       ; inst|count_10Khz[0]|clk                ;
; 0.509  ; 0.509        ; 0.000          ; Low Pulse Width  ; clk_div:inst|clock_100Khz_int ; Rise       ; inst|count_10Khz[1]|clk                ;
; 0.509  ; 0.509        ; 0.000          ; Low Pulse Width  ; clk_div:inst|clock_100Khz_int ; Rise       ; inst|count_10Khz[2]|clk                ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_div:inst|clock_10Khz_int'                                                                      ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst|clock_10Khz_int ; Rise       ; clk_div:inst|clock_1Khz_int           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst|clock_10Khz_int ; Rise       ; clk_div:inst|count_1Khz[0]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst|clock_10Khz_int ; Rise       ; clk_div:inst|count_1Khz[1]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst|clock_10Khz_int ; Rise       ; clk_div:inst|count_1Khz[2]            ;
; 0.225  ; 0.443        ; 0.218          ; High Pulse Width ; clk_div:inst|clock_10Khz_int ; Rise       ; clk_div:inst|clock_1Khz_int           ;
; 0.225  ; 0.443        ; 0.218          ; High Pulse Width ; clk_div:inst|clock_10Khz_int ; Rise       ; clk_div:inst|count_1Khz[0]            ;
; 0.225  ; 0.443        ; 0.218          ; High Pulse Width ; clk_div:inst|clock_10Khz_int ; Rise       ; clk_div:inst|count_1Khz[1]            ;
; 0.225  ; 0.443        ; 0.218          ; High Pulse Width ; clk_div:inst|clock_10Khz_int ; Rise       ; clk_div:inst|count_1Khz[2]            ;
; 0.369  ; 0.555        ; 0.186          ; Low Pulse Width  ; clk_div:inst|clock_10Khz_int ; Rise       ; clk_div:inst|clock_1Khz_int           ;
; 0.369  ; 0.555        ; 0.186          ; Low Pulse Width  ; clk_div:inst|clock_10Khz_int ; Rise       ; clk_div:inst|count_1Khz[0]            ;
; 0.369  ; 0.555        ; 0.186          ; Low Pulse Width  ; clk_div:inst|clock_10Khz_int ; Rise       ; clk_div:inst|count_1Khz[1]            ;
; 0.369  ; 0.555        ; 0.186          ; Low Pulse Width  ; clk_div:inst|clock_10Khz_int ; Rise       ; clk_div:inst|count_1Khz[2]            ;
; 0.483  ; 0.483        ; 0.000          ; High Pulse Width ; clk_div:inst|clock_10Khz_int ; Rise       ; inst|clock_1Khz_int|clk               ;
; 0.483  ; 0.483        ; 0.000          ; High Pulse Width ; clk_div:inst|clock_10Khz_int ; Rise       ; inst|count_1Khz[0]|clk                ;
; 0.483  ; 0.483        ; 0.000          ; High Pulse Width ; clk_div:inst|clock_10Khz_int ; Rise       ; inst|count_1Khz[1]|clk                ;
; 0.483  ; 0.483        ; 0.000          ; High Pulse Width ; clk_div:inst|clock_10Khz_int ; Rise       ; inst|count_1Khz[2]|clk                ;
; 0.491  ; 0.491        ; 0.000          ; High Pulse Width ; clk_div:inst|clock_10Khz_int ; Rise       ; inst|clock_10Khz_int~clkctrl|inclk[0] ;
; 0.491  ; 0.491        ; 0.000          ; High Pulse Width ; clk_div:inst|clock_10Khz_int ; Rise       ; inst|clock_10Khz_int~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst|clock_10Khz_int ; Rise       ; inst|clock_10Khz_int|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst|clock_10Khz_int ; Rise       ; inst|clock_10Khz_int|q                ;
; 0.509  ; 0.509        ; 0.000          ; Low Pulse Width  ; clk_div:inst|clock_10Khz_int ; Rise       ; inst|clock_10Khz_int~clkctrl|inclk[0] ;
; 0.509  ; 0.509        ; 0.000          ; Low Pulse Width  ; clk_div:inst|clock_10Khz_int ; Rise       ; inst|clock_10Khz_int~clkctrl|outclk   ;
; 0.517  ; 0.517        ; 0.000          ; Low Pulse Width  ; clk_div:inst|clock_10Khz_int ; Rise       ; inst|clock_1Khz_int|clk               ;
; 0.517  ; 0.517        ; 0.000          ; Low Pulse Width  ; clk_div:inst|clock_10Khz_int ; Rise       ; inst|count_1Khz[0]|clk                ;
; 0.517  ; 0.517        ; 0.000          ; Low Pulse Width  ; clk_div:inst|clock_10Khz_int ; Rise       ; inst|count_1Khz[1]|clk                ;
; 0.517  ; 0.517        ; 0.000          ; Low Pulse Width  ; clk_div:inst|clock_10Khz_int ; Rise       ; inst|count_1Khz[2]|clk                ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_div:inst|clock_1Mhz_int'                                                                     ;
+--------+--------------+----------------+------------------+-----------------------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                       ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+-----------------------------+------------+--------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst|clock_1Mhz_int ; Rise       ; clk_div:inst|clock_100Khz_int        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst|clock_1Mhz_int ; Rise       ; clk_div:inst|count_100Khz[0]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst|clock_1Mhz_int ; Rise       ; clk_div:inst|count_100Khz[1]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst|clock_1Mhz_int ; Rise       ; clk_div:inst|count_100Khz[2]         ;
; 0.229  ; 0.447        ; 0.218          ; High Pulse Width ; clk_div:inst|clock_1Mhz_int ; Rise       ; clk_div:inst|clock_100Khz_int        ;
; 0.229  ; 0.447        ; 0.218          ; High Pulse Width ; clk_div:inst|clock_1Mhz_int ; Rise       ; clk_div:inst|count_100Khz[0]         ;
; 0.229  ; 0.447        ; 0.218          ; High Pulse Width ; clk_div:inst|clock_1Mhz_int ; Rise       ; clk_div:inst|count_100Khz[1]         ;
; 0.229  ; 0.447        ; 0.218          ; High Pulse Width ; clk_div:inst|clock_1Mhz_int ; Rise       ; clk_div:inst|count_100Khz[2]         ;
; 0.367  ; 0.553        ; 0.186          ; Low Pulse Width  ; clk_div:inst|clock_1Mhz_int ; Rise       ; clk_div:inst|clock_100Khz_int        ;
; 0.367  ; 0.553        ; 0.186          ; Low Pulse Width  ; clk_div:inst|clock_1Mhz_int ; Rise       ; clk_div:inst|count_100Khz[0]         ;
; 0.367  ; 0.553        ; 0.186          ; Low Pulse Width  ; clk_div:inst|clock_1Mhz_int ; Rise       ; clk_div:inst|count_100Khz[1]         ;
; 0.367  ; 0.553        ; 0.186          ; Low Pulse Width  ; clk_div:inst|clock_1Mhz_int ; Rise       ; clk_div:inst|count_100Khz[2]         ;
; 0.485  ; 0.485        ; 0.000          ; High Pulse Width ; clk_div:inst|clock_1Mhz_int ; Rise       ; inst|clock_100Khz_int|clk            ;
; 0.485  ; 0.485        ; 0.000          ; High Pulse Width ; clk_div:inst|clock_1Mhz_int ; Rise       ; inst|count_100Khz[0]|clk             ;
; 0.485  ; 0.485        ; 0.000          ; High Pulse Width ; clk_div:inst|clock_1Mhz_int ; Rise       ; inst|count_100Khz[1]|clk             ;
; 0.485  ; 0.485        ; 0.000          ; High Pulse Width ; clk_div:inst|clock_1Mhz_int ; Rise       ; inst|count_100Khz[2]|clk             ;
; 0.494  ; 0.494        ; 0.000          ; High Pulse Width ; clk_div:inst|clock_1Mhz_int ; Rise       ; inst|clock_1Mhz_int~clkctrl|inclk[0] ;
; 0.494  ; 0.494        ; 0.000          ; High Pulse Width ; clk_div:inst|clock_1Mhz_int ; Rise       ; inst|clock_1Mhz_int~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst|clock_1Mhz_int ; Rise       ; inst|clock_1Mhz_int|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst|clock_1Mhz_int ; Rise       ; inst|clock_1Mhz_int|q                ;
; 0.505  ; 0.505        ; 0.000          ; Low Pulse Width  ; clk_div:inst|clock_1Mhz_int ; Rise       ; inst|clock_1Mhz_int~clkctrl|inclk[0] ;
; 0.505  ; 0.505        ; 0.000          ; Low Pulse Width  ; clk_div:inst|clock_1Mhz_int ; Rise       ; inst|clock_1Mhz_int~clkctrl|outclk   ;
; 0.513  ; 0.513        ; 0.000          ; Low Pulse Width  ; clk_div:inst|clock_1Mhz_int ; Rise       ; inst|clock_100Khz_int|clk            ;
; 0.513  ; 0.513        ; 0.000          ; Low Pulse Width  ; clk_div:inst|clock_1Mhz_int ; Rise       ; inst|count_100Khz[0]|clk             ;
; 0.513  ; 0.513        ; 0.000          ; Low Pulse Width  ; clk_div:inst|clock_1Mhz_int ; Rise       ; inst|count_100Khz[1]|clk             ;
; 0.513  ; 0.513        ; 0.000          ; Low Pulse Width  ; clk_div:inst|clock_1Mhz_int ; Rise       ; inst|count_100Khz[2]|clk             ;
+--------+--------------+----------------+------------------+-----------------------------+------------+--------------------------------------+


+--------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                      ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; LEDR[*]   ; clk_div:inst|clock_1KHz ; 8.037 ; 8.012 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[0]  ; clk_div:inst|clock_1KHz ; 6.034 ; 5.988 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[1]  ; clk_div:inst|clock_1KHz ; 7.103 ; 6.991 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[2]  ; clk_div:inst|clock_1KHz ; 7.618 ; 7.369 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[3]  ; clk_div:inst|clock_1KHz ; 7.533 ; 7.355 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[4]  ; clk_div:inst|clock_1KHz ; 7.153 ; 6.966 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[5]  ; clk_div:inst|clock_1KHz ; 7.144 ; 7.009 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[6]  ; clk_div:inst|clock_1KHz ; 6.443 ; 6.335 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[7]  ; clk_div:inst|clock_1KHz ; 6.508 ; 6.387 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[8]  ; clk_div:inst|clock_1KHz ; 6.253 ; 6.175 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[9]  ; clk_div:inst|clock_1KHz ; 8.037 ; 8.012 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[10] ; clk_div:inst|clock_1KHz ; 6.510 ; 6.409 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[11] ; clk_div:inst|clock_1KHz ; 6.258 ; 6.183 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[12] ; clk_div:inst|clock_1KHz ; 6.291 ; 6.215 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[13] ; clk_div:inst|clock_1KHz ; 6.004 ; 5.957 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[14] ; clk_div:inst|clock_1KHz ; 6.512 ; 6.407 ; Rise       ; clk_div:inst|clock_1KHz ;
+-----------+-------------------------+-------+-------+------------+-------------------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; LEDR[*]   ; clk_div:inst|clock_1KHz ; 5.759 ; 5.712 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[0]  ; clk_div:inst|clock_1KHz ; 5.790 ; 5.745 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[1]  ; clk_div:inst|clock_1KHz ; 6.814 ; 6.706 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[2]  ; clk_div:inst|clock_1KHz ; 7.308 ; 7.068 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[3]  ; clk_div:inst|clock_1KHz ; 7.226 ; 7.055 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[4]  ; clk_div:inst|clock_1KHz ; 6.862 ; 6.681 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[5]  ; clk_div:inst|clock_1KHz ; 6.853 ; 6.723 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[6]  ; clk_div:inst|clock_1KHz ; 6.181 ; 6.077 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[7]  ; clk_div:inst|clock_1KHz ; 6.243 ; 6.126 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[8]  ; clk_div:inst|clock_1KHz ; 5.998 ; 5.922 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[9]  ; clk_div:inst|clock_1KHz ; 7.758 ; 7.736 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[10] ; clk_div:inst|clock_1KHz ; 6.244 ; 6.147 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[11] ; clk_div:inst|clock_1KHz ; 6.003 ; 5.930 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[12] ; clk_div:inst|clock_1KHz ; 6.036 ; 5.962 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[13] ; clk_div:inst|clock_1KHz ; 5.759 ; 5.712 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[14] ; clk_div:inst|clock_1KHz ; 6.247 ; 6.146 ; Rise       ; clk_div:inst|clock_1KHz ;
+-----------+-------------------------+-------+-------+------------+-------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                     ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; clk_div:inst|clock_1KHz       ; -0.165 ; -2.635        ;
; CLOCK_50                      ; 0.051  ; 0.000         ;
; clk_div:inst|clock_100Khz_int ; 0.221  ; 0.000         ;
; clk_div:inst|clock_1Mhz_int   ; 0.235  ; 0.000         ;
; clk_div:inst|clock_10Khz_int  ; 0.389  ; 0.000         ;
+-------------------------------+--------+---------------+


+--------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                      ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; clk_div:inst|clock_1Mhz_int   ; -0.373 ; -0.373        ;
; clk_div:inst|clock_100Khz_int ; -0.320 ; -0.320        ;
; CLOCK_50                      ; 0.147  ; 0.000         ;
; clk_div:inst|clock_10Khz_int  ; 0.180  ; 0.000         ;
; clk_div:inst|clock_1KHz       ; 0.180  ; 0.000         ;
+-------------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary       ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; CLOCK_50                      ; -3.000 ; -10.420       ;
; clk_div:inst|clock_1KHz       ; -1.000 ; -40.000       ;
; clk_div:inst|clock_100Khz_int ; -1.000 ; -4.000        ;
; clk_div:inst|clock_10Khz_int  ; -1.000 ; -4.000        ;
; clk_div:inst|clock_1Mhz_int   ; -1.000 ; -4.000        ;
+-------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_div:inst|clock_1KHz'                                                                                                                                                                                                                                                                                   ;
+--------+-----------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                       ; To Node                                                                                                         ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -0.165 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S5_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:6:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.041     ; 1.111      ;
; -0.153 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:1:dff_inst|int_q ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:6:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.043     ; 1.097      ;
; -0.147 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:0:dff_inst|int_q  ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S3_REG|q_reg                                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.040     ; 1.094      ;
; -0.147 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S3_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:1:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.041     ; 1.093      ;
; -0.147 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S3_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:2:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.041     ; 1.093      ;
; -0.147 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S3_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:3:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.041     ; 1.093      ;
; -0.147 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S3_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:4:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.041     ; 1.093      ;
; -0.147 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S3_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:5:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.041     ; 1.093      ;
; -0.147 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S3_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:6:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.041     ; 1.093      ;
; -0.142 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:0:dff_inst|int_q ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:6:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.043     ; 1.086      ;
; -0.135 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:3:dff_inst|int_q ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:6:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.043     ; 1.079      ;
; -0.135 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:2:dff_inst|int_q  ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S3_REG|q_reg                                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.040     ; 1.082      ;
; -0.120 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S5_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF8|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.043     ; 1.064      ;
; -0.120 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S5_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF0|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.043     ; 1.064      ;
; -0.105 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF8|int_q                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.041     ; 1.051      ;
; -0.105 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF7|int_q                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.041     ; 1.051      ;
; -0.105 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF6|int_q                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.041     ; 1.051      ;
; -0.105 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF5|int_q                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.041     ; 1.051      ;
; -0.105 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF4|int_q                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.041     ; 1.051      ;
; -0.105 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF3|int_q                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.041     ; 1.051      ;
; -0.105 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF2|int_q                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.041     ; 1.051      ;
; -0.105 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF1|int_q                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.041     ; 1.051      ;
; -0.105 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF0|int_q                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.041     ; 1.051      ;
; -0.100 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:0:dff_inst|int_q ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:5:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.043     ; 1.044      ;
; -0.099 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:1:dff_inst|int_q ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:5:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.043     ; 1.043      ;
; -0.094 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S4_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:2:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.041     ; 1.040      ;
; -0.094 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S4_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:3:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.041     ; 1.040      ;
; -0.094 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S4_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:5:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.041     ; 1.040      ;
; -0.087 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S5_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:4:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.041     ; 1.033      ;
; -0.084 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:3:dff_inst|int_q ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:5:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.043     ; 1.028      ;
; -0.058 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:1:dff_inst|int_q ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:4:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.043     ; 1.002      ;
; -0.051 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S3_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF1|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.042     ; 0.996      ;
; -0.051 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S3_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF2|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.042     ; 0.996      ;
; -0.051 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S3_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF3|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.042     ; 0.996      ;
; -0.051 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S3_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF4|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.042     ; 0.996      ;
; -0.051 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S3_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF5|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.042     ; 0.996      ;
; -0.051 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S3_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF6|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.042     ; 0.996      ;
; -0.051 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S3_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF7|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.042     ; 0.996      ;
; -0.050 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S5_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:1:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.041     ; 0.996      ;
; -0.050 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S5_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:2:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.041     ; 0.996      ;
; -0.050 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S5_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:3:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.041     ; 0.996      ;
; -0.050 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S5_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:5:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.041     ; 0.996      ;
; -0.048 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:1:dff_inst|int_q  ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S3_REG|q_reg                                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.040     ; 0.995      ;
; -0.030 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S4_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:1:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.041     ; 0.976      ;
; -0.030 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S4_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:4:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.041     ; 0.976      ;
; -0.030 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S4_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:6:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.041     ; 0.976      ;
; -0.017 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S3_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF8|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.043     ; 0.961      ;
; -0.017 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S3_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF0|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.043     ; 0.961      ;
; -0.011 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:0:dff_inst|int_q  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:4:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.042     ; 0.956      ;
; -0.010 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:0:dff_inst|int_q  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:5:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.042     ; 0.955      ;
; -0.006 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:2:dff_inst|int_q  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:4:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.042     ; 0.951      ;
; -0.005 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:1:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.042     ; 0.950      ;
; -0.005 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:2:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.042     ; 0.950      ;
; -0.005 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:3:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.042     ; 0.950      ;
; -0.005 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:4:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.042     ; 0.950      ;
; -0.005 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:5:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.042     ; 0.950      ;
; -0.005 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:6:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.042     ; 0.950      ;
; -0.005 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:7:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.042     ; 0.950      ;
; -0.005 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:2:dff_inst|int_q  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:5:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.042     ; 0.950      ;
; -0.004 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:2:dff_inst|int_q ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:6:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.043     ; 0.948      ;
; 0.005  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:0:dff_inst|int_q  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:6:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.042     ; 0.940      ;
; 0.008  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:0:dff_inst|int_q ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:4:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.043     ; 0.936      ;
; 0.010  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:4:dff_inst|int_q ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:5:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.043     ; 0.934      ;
; 0.010  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:2:dff_inst|int_q  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:6:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.042     ; 0.935      ;
; 0.019  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:3:dff_inst|int_q  ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S3_REG|q_reg                                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.040     ; 0.928      ;
; 0.021  ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S5_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF1|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.042     ; 0.924      ;
; 0.021  ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S5_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF2|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.042     ; 0.924      ;
; 0.021  ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S5_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF3|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.042     ; 0.924      ;
; 0.021  ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S5_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF4|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.042     ; 0.924      ;
; 0.021  ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S5_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF5|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.042     ; 0.924      ;
; 0.021  ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S5_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF6|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.042     ; 0.924      ;
; 0.021  ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S5_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF7|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.042     ; 0.924      ;
; 0.024  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:2:dff_inst|int_q ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:4:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.043     ; 0.920      ;
; 0.034  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF7|int_q                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S4_REG|q_reg                                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.041     ; 0.912      ;
; 0.036  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF7|int_q                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S5_REG|q_reg                                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.041     ; 0.910      ;
; 0.037  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF6|int_q                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF6|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.041     ; 0.909      ;
; 0.039  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:1:dff_inst|int_q ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:2:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.043     ; 0.905      ;
; 0.046  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:0:dff_inst|int_q  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:7:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.042     ; 0.899      ;
; 0.048  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:0:dff_inst|int_q  ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.042     ; 0.897      ;
; 0.051  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:2:dff_inst|int_q  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:7:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.042     ; 0.894      ;
; 0.053  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:2:dff_inst|int_q  ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.042     ; 0.892      ;
; 0.054  ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S4_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF8|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.043     ; 0.890      ;
; 0.054  ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S4_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF0|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.043     ; 0.890      ;
; 0.055  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:0:dff_inst|int_q ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:2:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.043     ; 0.889      ;
; 0.063  ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S4_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF1|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.042     ; 0.882      ;
; 0.063  ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S4_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF2|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.042     ; 0.882      ;
; 0.063  ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S4_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF3|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.042     ; 0.882      ;
; 0.063  ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S4_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF4|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.042     ; 0.882      ;
; 0.063  ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S4_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF5|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.042     ; 0.882      ;
; 0.063  ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S4_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF6|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.042     ; 0.882      ;
; 0.063  ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S4_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF7|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.042     ; 0.882      ;
; 0.064  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF7|int_q                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF7|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.041     ; 0.882      ;
; 0.065  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:2:dff_inst|int_q ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:5:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.043     ; 0.879      ;
; 0.071  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:4:dff_inst|int_q ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:6:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.043     ; 0.873      ;
; 0.071  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF6|int_q                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF7|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.041     ; 0.875      ;
; 0.072  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:5:dff_inst|int_q ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:6:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.043     ; 0.872      ;
; 0.072  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:4:dff_inst|int_q  ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S3_REG|q_reg                                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.040     ; 0.875      ;
; 0.073  ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S0_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF8|int_q                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.041     ; 0.873      ;
; 0.073  ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S0_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF7|int_q                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.041     ; 0.873      ;
; 0.073  ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S0_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF6|int_q                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 1.000        ; -0.041     ; 0.873      ;
+--------+-----------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                  ;
+-------+-----------------------------+-----------------------------+------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+------------------------------+-------------+--------------+------------+------------+
; 0.051 ; clk_div:inst|count_1Mhz[1]  ; clk_div:inst|count_1Mhz[4]  ; CLOCK_50                     ; CLOCK_50    ; 1.000        ; -0.043     ; 0.893      ;
; 0.099 ; clk_div:inst|count_1Mhz[0]  ; clk_div:inst|count_1Mhz[4]  ; CLOCK_50                     ; CLOCK_50    ; 1.000        ; -0.043     ; 0.845      ;
; 0.102 ; clk_div:inst|count_1Mhz[3]  ; clk_div:inst|count_1Mhz[4]  ; CLOCK_50                     ; CLOCK_50    ; 1.000        ; -0.043     ; 0.842      ;
; 0.115 ; clk_div:inst|count_1Mhz[1]  ; clk_div:inst|count_1Mhz[3]  ; CLOCK_50                     ; CLOCK_50    ; 1.000        ; -0.043     ; 0.829      ;
; 0.119 ; clk_div:inst|count_1Mhz[1]  ; clk_div:inst|count_1Mhz[2]  ; CLOCK_50                     ; CLOCK_50    ; 1.000        ; -0.043     ; 0.825      ;
; 0.130 ; clk_div:inst|count_1Mhz[0]  ; clk_div:inst|count_1Mhz[3]  ; CLOCK_50                     ; CLOCK_50    ; 1.000        ; -0.043     ; 0.814      ;
; 0.162 ; clk_div:inst|count_1Mhz[2]  ; clk_div:inst|count_1Mhz[4]  ; CLOCK_50                     ; CLOCK_50    ; 1.000        ; -0.043     ; 0.782      ;
; 0.167 ; clk_div:inst|count_1Mhz[0]  ; clk_div:inst|count_1Mhz[2]  ; CLOCK_50                     ; CLOCK_50    ; 1.000        ; -0.043     ; 0.777      ;
; 0.174 ; clk_div:inst|count_1Mhz[4]  ; clk_div:inst|count_1Mhz[0]  ; CLOCK_50                     ; CLOCK_50    ; 1.000        ; -0.043     ; 0.770      ;
; 0.174 ; clk_div:inst|count_1Mhz[4]  ; clk_div:inst|count_1Mhz[1]  ; CLOCK_50                     ; CLOCK_50    ; 1.000        ; -0.043     ; 0.770      ;
; 0.174 ; clk_div:inst|count_1Mhz[4]  ; clk_div:inst|count_1Mhz[3]  ; CLOCK_50                     ; CLOCK_50    ; 1.000        ; -0.043     ; 0.770      ;
; 0.174 ; clk_div:inst|count_1Mhz[4]  ; clk_div:inst|count_1Mhz[4]  ; CLOCK_50                     ; CLOCK_50    ; 1.000        ; -0.043     ; 0.770      ;
; 0.174 ; clk_div:inst|count_1Mhz[4]  ; clk_div:inst|count_1Mhz[2]  ; CLOCK_50                     ; CLOCK_50    ; 1.000        ; -0.043     ; 0.770      ;
; 0.193 ; clk_div:inst|count_1Mhz[2]  ; clk_div:inst|count_1Mhz[3]  ; CLOCK_50                     ; CLOCK_50    ; 1.000        ; -0.043     ; 0.751      ;
; 0.198 ; clk_div:inst|count_1Mhz[0]  ; clk_div:inst|count_1Mhz[1]  ; CLOCK_50                     ; CLOCK_50    ; 1.000        ; -0.043     ; 0.746      ;
; 0.243 ; clk_div:inst|count_1Mhz[3]  ; clk_div:inst|count_1Mhz[0]  ; CLOCK_50                     ; CLOCK_50    ; 1.000        ; -0.043     ; 0.701      ;
; 0.243 ; clk_div:inst|count_1Mhz[3]  ; clk_div:inst|count_1Mhz[1]  ; CLOCK_50                     ; CLOCK_50    ; 1.000        ; -0.043     ; 0.701      ;
; 0.243 ; clk_div:inst|count_1Mhz[3]  ; clk_div:inst|count_1Mhz[3]  ; CLOCK_50                     ; CLOCK_50    ; 1.000        ; -0.043     ; 0.701      ;
; 0.243 ; clk_div:inst|count_1Mhz[3]  ; clk_div:inst|count_1Mhz[2]  ; CLOCK_50                     ; CLOCK_50    ; 1.000        ; -0.043     ; 0.701      ;
; 0.347 ; clk_div:inst|count_1Mhz[3]  ; clk_div:inst|clock_1Mhz_int ; CLOCK_50                     ; CLOCK_50    ; 1.000        ; -0.043     ; 0.597      ;
; 0.398 ; clk_div:inst|count_1Mhz[2]  ; clk_div:inst|count_1Mhz[2]  ; CLOCK_50                     ; CLOCK_50    ; 1.000        ; -0.043     ; 0.546      ;
; 0.403 ; clk_div:inst|count_1Mhz[0]  ; clk_div:inst|count_1Mhz[0]  ; CLOCK_50                     ; CLOCK_50    ; 1.000        ; -0.043     ; 0.541      ;
; 0.412 ; clk_div:inst|count_1Mhz[1]  ; clk_div:inst|count_1Mhz[1]  ; CLOCK_50                     ; CLOCK_50    ; 1.000        ; -0.043     ; 0.532      ;
; 0.452 ; clk_div:inst|clock_1Khz_int ; clk_div:inst|clock_1KHz     ; clk_div:inst|clock_10Khz_int ; CLOCK_50    ; 1.000        ; 0.016      ; 0.541      ;
; 0.486 ; clk_div:inst|count_1Mhz[4]  ; clk_div:inst|clock_1Mhz_int ; CLOCK_50                     ; CLOCK_50    ; 1.000        ; -0.043     ; 0.458      ;
; 0.565 ; clk_div:inst|count_1Mhz[2]  ; clk_div:inst|clock_1Mhz_int ; CLOCK_50                     ; CLOCK_50    ; 1.000        ; -0.043     ; 0.379      ;
+-------+-----------------------------+-----------------------------+------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_div:inst|clock_100Khz_int'                                                                                                                  ;
+-------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.221 ; clk_div:inst|count_10Khz[0]  ; clk_div:inst|clock_10Khz_int ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_100Khz_int ; 1.000        ; -0.042     ; 0.724      ;
; 0.313 ; clk_div:inst|count_10Khz[2]  ; clk_div:inst|clock_10Khz_int ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_100Khz_int ; 1.000        ; -0.042     ; 0.632      ;
; 0.345 ; clk_div:inst|clock_10Khz_int ; clk_div:inst|clock_10Khz_int ; clk_div:inst|clock_10Khz_int  ; clk_div:inst|clock_100Khz_int ; 0.500        ; 1.497      ; 1.744      ;
; 0.390 ; clk_div:inst|count_10Khz[1]  ; clk_div:inst|clock_10Khz_int ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_100Khz_int ; 1.000        ; -0.042     ; 0.555      ;
; 0.396 ; clk_div:inst|count_10Khz[0]  ; clk_div:inst|count_10Khz[2]  ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_100Khz_int ; 1.000        ; -0.042     ; 0.549      ;
; 0.421 ; clk_div:inst|count_10Khz[1]  ; clk_div:inst|count_10Khz[0]  ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_100Khz_int ; 1.000        ; -0.042     ; 0.524      ;
; 0.482 ; clk_div:inst|count_10Khz[0]  ; clk_div:inst|count_10Khz[1]  ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_100Khz_int ; 1.000        ; -0.042     ; 0.463      ;
; 0.488 ; clk_div:inst|count_10Khz[2]  ; clk_div:inst|count_10Khz[0]  ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_100Khz_int ; 1.000        ; -0.042     ; 0.457      ;
; 0.556 ; clk_div:inst|count_10Khz[1]  ; clk_div:inst|count_10Khz[2]  ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_100Khz_int ; 1.000        ; -0.042     ; 0.389      ;
; 0.586 ; clk_div:inst|count_10Khz[2]  ; clk_div:inst|count_10Khz[2]  ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_100Khz_int ; 1.000        ; -0.042     ; 0.359      ;
; 0.586 ; clk_div:inst|count_10Khz[0]  ; clk_div:inst|count_10Khz[0]  ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_100Khz_int ; 1.000        ; -0.042     ; 0.359      ;
; 0.586 ; clk_div:inst|count_10Khz[1]  ; clk_div:inst|count_10Khz[1]  ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_100Khz_int ; 1.000        ; -0.042     ; 0.359      ;
; 1.015 ; clk_div:inst|clock_10Khz_int ; clk_div:inst|clock_10Khz_int ; clk_div:inst|clock_10Khz_int  ; clk_div:inst|clock_100Khz_int ; 1.000        ; 1.497      ; 1.574      ;
+-------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_div:inst|clock_1Mhz_int'                                                                                                                    ;
+-------+-------------------------------+-------------------------------+-------------------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                  ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+-------------------------------+-----------------------------+--------------+------------+------------+
; 0.235 ; clk_div:inst|count_100Khz[0]  ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_1Mhz_int   ; clk_div:inst|clock_1Mhz_int ; 1.000        ; -0.042     ; 0.710      ;
; 0.317 ; clk_div:inst|count_100Khz[2]  ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_1Mhz_int   ; clk_div:inst|clock_1Mhz_int ; 1.000        ; -0.042     ; 0.628      ;
; 0.388 ; clk_div:inst|count_100Khz[1]  ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_1Mhz_int   ; clk_div:inst|clock_1Mhz_int ; 1.000        ; -0.042     ; 0.557      ;
; 0.406 ; clk_div:inst|count_100Khz[0]  ; clk_div:inst|count_100Khz[2]  ; clk_div:inst|clock_1Mhz_int   ; clk_div:inst|clock_1Mhz_int ; 1.000        ; -0.042     ; 0.539      ;
; 0.417 ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_1Mhz_int ; 0.500        ; 1.496      ; 1.671      ;
; 0.424 ; clk_div:inst|count_100Khz[1]  ; clk_div:inst|count_100Khz[0]  ; clk_div:inst|clock_1Mhz_int   ; clk_div:inst|clock_1Mhz_int ; 1.000        ; -0.042     ; 0.521      ;
; 0.487 ; clk_div:inst|count_100Khz[2]  ; clk_div:inst|count_100Khz[0]  ; clk_div:inst|clock_1Mhz_int   ; clk_div:inst|clock_1Mhz_int ; 1.000        ; -0.042     ; 0.458      ;
; 0.560 ; clk_div:inst|count_100Khz[0]  ; clk_div:inst|count_100Khz[1]  ; clk_div:inst|clock_1Mhz_int   ; clk_div:inst|clock_1Mhz_int ; 1.000        ; -0.042     ; 0.385      ;
; 0.560 ; clk_div:inst|count_100Khz[1]  ; clk_div:inst|count_100Khz[2]  ; clk_div:inst|clock_1Mhz_int   ; clk_div:inst|clock_1Mhz_int ; 1.000        ; -0.042     ; 0.385      ;
; 0.586 ; clk_div:inst|count_100Khz[2]  ; clk_div:inst|count_100Khz[2]  ; clk_div:inst|clock_1Mhz_int   ; clk_div:inst|clock_1Mhz_int ; 1.000        ; -0.042     ; 0.359      ;
; 0.586 ; clk_div:inst|count_100Khz[0]  ; clk_div:inst|count_100Khz[0]  ; clk_div:inst|clock_1Mhz_int   ; clk_div:inst|clock_1Mhz_int ; 1.000        ; -0.042     ; 0.359      ;
; 0.586 ; clk_div:inst|count_100Khz[1]  ; clk_div:inst|count_100Khz[1]  ; clk_div:inst|clock_1Mhz_int   ; clk_div:inst|clock_1Mhz_int ; 1.000        ; -0.042     ; 0.359      ;
; 1.074 ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_1Mhz_int ; 1.000        ; 1.496      ; 1.514      ;
+-------+-------------------------------+-------------------------------+-------------------------------+-----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_div:inst|clock_10Khz_int'                                                                                                               ;
+-------+-----------------------------+-----------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.389 ; clk_div:inst|count_1Khz[0]  ; clk_div:inst|clock_1Khz_int ; clk_div:inst|clock_10Khz_int ; clk_div:inst|clock_10Khz_int ; 1.000        ; -0.043     ; 0.555      ;
; 0.398 ; clk_div:inst|count_1Khz[0]  ; clk_div:inst|count_1Khz[2]  ; clk_div:inst|clock_10Khz_int ; clk_div:inst|clock_10Khz_int ; 1.000        ; -0.043     ; 0.546      ;
; 0.412 ; clk_div:inst|count_1Khz[2]  ; clk_div:inst|clock_1Khz_int ; clk_div:inst|clock_10Khz_int ; clk_div:inst|clock_10Khz_int ; 1.000        ; -0.043     ; 0.532      ;
; 0.419 ; clk_div:inst|count_1Khz[1]  ; clk_div:inst|count_1Khz[0]  ; clk_div:inst|clock_10Khz_int ; clk_div:inst|clock_10Khz_int ; 1.000        ; -0.043     ; 0.525      ;
; 0.553 ; clk_div:inst|count_1Khz[0]  ; clk_div:inst|count_1Khz[1]  ; clk_div:inst|clock_10Khz_int ; clk_div:inst|clock_10Khz_int ; 1.000        ; -0.043     ; 0.391      ;
; 0.558 ; clk_div:inst|count_1Khz[1]  ; clk_div:inst|count_1Khz[2]  ; clk_div:inst|clock_10Khz_int ; clk_div:inst|clock_10Khz_int ; 1.000        ; -0.043     ; 0.386      ;
; 0.561 ; clk_div:inst|count_1Khz[1]  ; clk_div:inst|clock_1Khz_int ; clk_div:inst|clock_10Khz_int ; clk_div:inst|clock_10Khz_int ; 1.000        ; -0.043     ; 0.383      ;
; 0.568 ; clk_div:inst|count_1Khz[2]  ; clk_div:inst|count_1Khz[0]  ; clk_div:inst|clock_10Khz_int ; clk_div:inst|clock_10Khz_int ; 1.000        ; -0.043     ; 0.376      ;
; 0.585 ; clk_div:inst|clock_1Khz_int ; clk_div:inst|clock_1Khz_int ; clk_div:inst|clock_10Khz_int ; clk_div:inst|clock_10Khz_int ; 1.000        ; -0.043     ; 0.359      ;
; 0.585 ; clk_div:inst|count_1Khz[2]  ; clk_div:inst|count_1Khz[2]  ; clk_div:inst|clock_10Khz_int ; clk_div:inst|clock_10Khz_int ; 1.000        ; -0.043     ; 0.359      ;
; 0.585 ; clk_div:inst|count_1Khz[0]  ; clk_div:inst|count_1Khz[0]  ; clk_div:inst|clock_10Khz_int ; clk_div:inst|clock_10Khz_int ; 1.000        ; -0.043     ; 0.359      ;
; 0.585 ; clk_div:inst|count_1Khz[1]  ; clk_div:inst|count_1Khz[1]  ; clk_div:inst|clock_10Khz_int ; clk_div:inst|clock_10Khz_int ; 1.000        ; -0.043     ; 0.359      ;
+-------+-----------------------------+-----------------------------+------------------------------+------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_div:inst|clock_1Mhz_int'                                                                                                                      ;
+--------+-------------------------------+-------------------------------+-------------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                  ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+-------------------------------+-----------------------------+--------------+------------+------------+
; -0.373 ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_1Mhz_int ; 0.000        ; 1.568      ; 1.404      ;
; 0.181  ; clk_div:inst|count_100Khz[2]  ; clk_div:inst|count_100Khz[2]  ; clk_div:inst|clock_1Mhz_int   ; clk_div:inst|clock_1Mhz_int ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; clk_div:inst|count_100Khz[1]  ; clk_div:inst|count_100Khz[1]  ; clk_div:inst|clock_1Mhz_int   ; clk_div:inst|clock_1Mhz_int ; 0.000        ; 0.042      ; 0.307      ;
; 0.188  ; clk_div:inst|count_100Khz[0]  ; clk_div:inst|count_100Khz[0]  ; clk_div:inst|clock_1Mhz_int   ; clk_div:inst|clock_1Mhz_int ; 0.000        ; 0.042      ; 0.314      ;
; 0.197  ; clk_div:inst|count_100Khz[1]  ; clk_div:inst|count_100Khz[2]  ; clk_div:inst|clock_1Mhz_int   ; clk_div:inst|clock_1Mhz_int ; 0.000        ; 0.042      ; 0.323      ;
; 0.197  ; clk_div:inst|count_100Khz[0]  ; clk_div:inst|count_100Khz[1]  ; clk_div:inst|clock_1Mhz_int   ; clk_div:inst|clock_1Mhz_int ; 0.000        ; 0.042      ; 0.323      ;
; 0.269  ; clk_div:inst|count_100Khz[2]  ; clk_div:inst|count_100Khz[0]  ; clk_div:inst|clock_1Mhz_int   ; clk_div:inst|clock_1Mhz_int ; 0.000        ; 0.042      ; 0.395      ;
; 0.275  ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_1Mhz_int ; -0.500       ; 1.568      ; 1.552      ;
; 0.298  ; clk_div:inst|count_100Khz[1]  ; clk_div:inst|count_100Khz[0]  ; clk_div:inst|clock_1Mhz_int   ; clk_div:inst|clock_1Mhz_int ; 0.000        ; 0.042      ; 0.424      ;
; 0.299  ; clk_div:inst|count_100Khz[0]  ; clk_div:inst|count_100Khz[2]  ; clk_div:inst|clock_1Mhz_int   ; clk_div:inst|clock_1Mhz_int ; 0.000        ; 0.042      ; 0.425      ;
; 0.349  ; clk_div:inst|count_100Khz[1]  ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_1Mhz_int   ; clk_div:inst|clock_1Mhz_int ; 0.000        ; 0.042      ; 0.475      ;
; 0.410  ; clk_div:inst|count_100Khz[2]  ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_1Mhz_int   ; clk_div:inst|clock_1Mhz_int ; 0.000        ; 0.042      ; 0.536      ;
; 0.472  ; clk_div:inst|count_100Khz[0]  ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_1Mhz_int   ; clk_div:inst|clock_1Mhz_int ; 0.000        ; 0.042      ; 0.598      ;
+--------+-------------------------------+-------------------------------+-------------------------------+-----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_div:inst|clock_100Khz_int'                                                                                                                    ;
+--------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -0.320 ; clk_div:inst|clock_10Khz_int ; clk_div:inst|clock_10Khz_int ; clk_div:inst|clock_10Khz_int  ; clk_div:inst|clock_100Khz_int ; 0.000        ; 1.570      ; 1.459      ;
; 0.181  ; clk_div:inst|count_10Khz[2]  ; clk_div:inst|count_10Khz[2]  ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_100Khz_int ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; clk_div:inst|count_10Khz[1]  ; clk_div:inst|count_10Khz[1]  ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_100Khz_int ; 0.000        ; 0.042      ; 0.307      ;
; 0.188  ; clk_div:inst|count_10Khz[0]  ; clk_div:inst|count_10Khz[0]  ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_100Khz_int ; 0.000        ; 0.042      ; 0.314      ;
; 0.199  ; clk_div:inst|count_10Khz[1]  ; clk_div:inst|count_10Khz[2]  ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_100Khz_int ; 0.000        ; 0.042      ; 0.325      ;
; 0.267  ; clk_div:inst|count_10Khz[0]  ; clk_div:inst|count_10Khz[1]  ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_100Khz_int ; 0.000        ; 0.042      ; 0.393      ;
; 0.270  ; clk_div:inst|count_10Khz[2]  ; clk_div:inst|count_10Khz[0]  ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_100Khz_int ; 0.000        ; 0.042      ; 0.396      ;
; 0.298  ; clk_div:inst|count_10Khz[1]  ; clk_div:inst|count_10Khz[0]  ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_100Khz_int ; 0.000        ; 0.042      ; 0.424      ;
; 0.303  ; clk_div:inst|count_10Khz[0]  ; clk_div:inst|count_10Khz[2]  ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_100Khz_int ; 0.000        ; 0.042      ; 0.429      ;
; 0.339  ; clk_div:inst|clock_10Khz_int ; clk_div:inst|clock_10Khz_int ; clk_div:inst|clock_10Khz_int  ; clk_div:inst|clock_100Khz_int ; -0.500       ; 1.570      ; 1.618      ;
; 0.347  ; clk_div:inst|count_10Khz[1]  ; clk_div:inst|clock_10Khz_int ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_100Khz_int ; 0.000        ; 0.042      ; 0.473      ;
; 0.413  ; clk_div:inst|count_10Khz[2]  ; clk_div:inst|clock_10Khz_int ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_100Khz_int ; 0.000        ; 0.042      ; 0.539      ;
; 0.481  ; clk_div:inst|count_10Khz[0]  ; clk_div:inst|clock_10Khz_int ; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_100Khz_int ; 0.000        ; 0.042      ; 0.607      ;
+--------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                   ;
+-------+-----------------------------+-----------------------------+------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+------------------------------+-------------+--------------+------------+------------+
; 0.147 ; clk_div:inst|clock_1Khz_int ; clk_div:inst|clock_1KHz     ; clk_div:inst|clock_10Khz_int ; CLOCK_50    ; 0.000        ; 0.153      ; 0.414      ;
; 0.191 ; clk_div:inst|count_1Mhz[2]  ; clk_div:inst|clock_1Mhz_int ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.318      ;
; 0.255 ; clk_div:inst|count_1Mhz[4]  ; clk_div:inst|clock_1Mhz_int ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.382      ;
; 0.288 ; clk_div:inst|count_1Mhz[1]  ; clk_div:inst|count_1Mhz[1]  ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.415      ;
; 0.293 ; clk_div:inst|count_1Mhz[2]  ; clk_div:inst|count_1Mhz[2]  ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.420      ;
; 0.298 ; clk_div:inst|count_1Mhz[4]  ; clk_div:inst|count_1Mhz[4]  ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.425      ;
; 0.300 ; clk_div:inst|count_1Mhz[0]  ; clk_div:inst|count_1Mhz[0]  ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.427      ;
; 0.304 ; clk_div:inst|count_1Mhz[3]  ; clk_div:inst|count_1Mhz[3]  ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.431      ;
; 0.366 ; clk_div:inst|count_1Mhz[3]  ; clk_div:inst|clock_1Mhz_int ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.493      ;
; 0.437 ; clk_div:inst|count_1Mhz[1]  ; clk_div:inst|count_1Mhz[2]  ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.564      ;
; 0.447 ; clk_div:inst|count_1Mhz[0]  ; clk_div:inst|count_1Mhz[1]  ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.574      ;
; 0.450 ; clk_div:inst|count_1Mhz[0]  ; clk_div:inst|count_1Mhz[2]  ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.577      ;
; 0.451 ; clk_div:inst|count_1Mhz[2]  ; clk_div:inst|count_1Mhz[3]  ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.578      ;
; 0.453 ; clk_div:inst|count_1Mhz[3]  ; clk_div:inst|count_1Mhz[4]  ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.580      ;
; 0.454 ; clk_div:inst|count_1Mhz[2]  ; clk_div:inst|count_1Mhz[4]  ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.581      ;
; 0.500 ; clk_div:inst|count_1Mhz[1]  ; clk_div:inst|count_1Mhz[3]  ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.627      ;
; 0.503 ; clk_div:inst|count_1Mhz[1]  ; clk_div:inst|count_1Mhz[4]  ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.630      ;
; 0.513 ; clk_div:inst|count_1Mhz[0]  ; clk_div:inst|count_1Mhz[3]  ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.640      ;
; 0.516 ; clk_div:inst|count_1Mhz[0]  ; clk_div:inst|count_1Mhz[4]  ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.643      ;
; 0.517 ; clk_div:inst|count_1Mhz[3]  ; clk_div:inst|count_1Mhz[0]  ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.644      ;
; 0.517 ; clk_div:inst|count_1Mhz[3]  ; clk_div:inst|count_1Mhz[1]  ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.644      ;
; 0.517 ; clk_div:inst|count_1Mhz[3]  ; clk_div:inst|count_1Mhz[2]  ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.644      ;
; 0.570 ; clk_div:inst|count_1Mhz[4]  ; clk_div:inst|count_1Mhz[0]  ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.697      ;
; 0.570 ; clk_div:inst|count_1Mhz[4]  ; clk_div:inst|count_1Mhz[1]  ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.697      ;
; 0.570 ; clk_div:inst|count_1Mhz[4]  ; clk_div:inst|count_1Mhz[3]  ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.697      ;
; 0.570 ; clk_div:inst|count_1Mhz[4]  ; clk_div:inst|count_1Mhz[2]  ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.697      ;
+-------+-----------------------------+-----------------------------+------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_div:inst|clock_10Khz_int'                                                                                                                ;
+-------+-----------------------------+-----------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.180 ; clk_div:inst|count_1Khz[2]  ; clk_div:inst|count_1Khz[2]  ; clk_div:inst|clock_10Khz_int ; clk_div:inst|clock_10Khz_int ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; clk_div:inst|count_1Khz[1]  ; clk_div:inst|count_1Khz[1]  ; clk_div:inst|clock_10Khz_int ; clk_div:inst|clock_10Khz_int ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; clk_div:inst|clock_1Khz_int ; clk_div:inst|clock_1Khz_int ; clk_div:inst|clock_10Khz_int ; clk_div:inst|clock_10Khz_int ; 0.000        ; 0.043      ; 0.307      ;
; 0.187 ; clk_div:inst|count_1Khz[0]  ; clk_div:inst|count_1Khz[0]  ; clk_div:inst|clock_10Khz_int ; clk_div:inst|clock_10Khz_int ; 0.000        ; 0.043      ; 0.314      ;
; 0.193 ; clk_div:inst|count_1Khz[1]  ; clk_div:inst|clock_1Khz_int ; clk_div:inst|clock_10Khz_int ; clk_div:inst|clock_10Khz_int ; 0.000        ; 0.043      ; 0.320      ;
; 0.195 ; clk_div:inst|count_1Khz[2]  ; clk_div:inst|count_1Khz[0]  ; clk_div:inst|clock_10Khz_int ; clk_div:inst|clock_10Khz_int ; 0.000        ; 0.043      ; 0.322      ;
; 0.195 ; clk_div:inst|count_1Khz[1]  ; clk_div:inst|count_1Khz[2]  ; clk_div:inst|clock_10Khz_int ; clk_div:inst|clock_10Khz_int ; 0.000        ; 0.043      ; 0.322      ;
; 0.199 ; clk_div:inst|count_1Khz[0]  ; clk_div:inst|count_1Khz[1]  ; clk_div:inst|clock_10Khz_int ; clk_div:inst|clock_10Khz_int ; 0.000        ; 0.043      ; 0.326      ;
; 0.297 ; clk_div:inst|count_1Khz[0]  ; clk_div:inst|count_1Khz[2]  ; clk_div:inst|clock_10Khz_int ; clk_div:inst|clock_10Khz_int ; 0.000        ; 0.043      ; 0.424      ;
; 0.299 ; clk_div:inst|count_1Khz[1]  ; clk_div:inst|count_1Khz[0]  ; clk_div:inst|clock_10Khz_int ; clk_div:inst|clock_10Khz_int ; 0.000        ; 0.043      ; 0.426      ;
; 0.322 ; clk_div:inst|count_1Khz[0]  ; clk_div:inst|clock_1Khz_int ; clk_div:inst|clock_10Khz_int ; clk_div:inst|clock_10Khz_int ; 0.000        ; 0.043      ; 0.449      ;
; 0.325 ; clk_div:inst|count_1Khz[2]  ; clk_div:inst|clock_1Khz_int ; clk_div:inst|clock_10Khz_int ; clk_div:inst|clock_10Khz_int ; 0.000        ; 0.043      ; 0.452      ;
+-------+-----------------------------+-----------------------------+------------------------------+------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_div:inst|clock_1KHz'                                                                                                                                                                                                                                                                                   ;
+-------+-----------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                       ; To Node                                                                                                         ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.180 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:0:dff_inst|int_q ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:0:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:1:dff_inst|int_q ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:1:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:2:dff_inst|int_q ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:2:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:3:dff_inst|int_q ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:3:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:4:dff_inst|int_q ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:4:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:5:dff_inst|int_q ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:5:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:6:dff_inst|int_q ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:6:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.043      ; 0.307      ;
; 0.181 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:0:dff_inst|int_q  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:0:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:1:dff_inst|int_q  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:1:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:2:dff_inst|int_q  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:2:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:3:dff_inst|int_q  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:3:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:4:dff_inst|int_q  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:4:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:5:dff_inst|int_q  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:5:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:6:dff_inst|int_q  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:6:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:7:dff_inst|int_q  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:7:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF8|int_q                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF8|int_q                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RB|enARdFF_2:DFF6|int_q                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RB|enARdFF_2:DFF6|int_q                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S5_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S5_REG|q_reg                                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.193 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:5:dff_inst|int_q  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:6:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.042      ; 0.319      ;
; 0.196 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:4:dff_inst|int_q  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:5:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.042      ; 0.322      ;
; 0.200 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF4|int_q                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF3|int_q                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.042      ; 0.326      ;
; 0.203 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF7|int_q                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF6|int_q                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.042      ; 0.329      ;
; 0.204 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF7|int_q                  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF6|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.042      ; 0.330      ;
; 0.204 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S1_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:0:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.042      ; 0.330      ;
; 0.205 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF3|int_q                  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF2|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.042      ; 0.331      ;
; 0.205 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF3|int_q                  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF4|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.042      ; 0.331      ;
; 0.206 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF2|int_q                  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF3|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.042      ; 0.332      ;
; 0.211 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF8|int_q                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF7|int_q                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.042      ; 0.337      ;
; 0.214 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF6|int_q                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF5|int_q                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.042      ; 0.340      ;
; 0.260 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF5|int_q                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF4|int_q                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.042      ; 0.386      ;
; 0.260 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF1|int_q                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF0|int_q                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.042      ; 0.386      ;
; 0.261 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF3|int_q                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF2|int_q                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.042      ; 0.387      ;
; 0.261 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF0|int_q                  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF1|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.043      ; 0.388      ;
; 0.262 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S0_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S1_REG|q_reg                                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.042      ; 0.388      ;
; 0.269 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:1:dff_inst|int_q  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:3:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.042      ; 0.395      ;
; 0.278 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:0:dff_inst|int_q  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:1:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.042      ; 0.404      ;
; 0.279 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:0:dff_inst|int_q  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:2:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.042      ; 0.405      ;
; 0.285 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S0_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF8|int_q                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.043      ; 0.412      ;
; 0.287 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S3_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S4_REG|q_reg                                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.042      ; 0.413      ;
; 0.304 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF4|int_q                  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF5|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.042      ; 0.430      ;
; 0.305 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF5|int_q                  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF6|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.042      ; 0.431      ;
; 0.311 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF5|int_q                  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF4|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.042      ; 0.437      ;
; 0.312 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF0|int_q                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.043      ; 0.439      ;
; 0.312 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF2|int_q                  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF1|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.042      ; 0.438      ;
; 0.313 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF4|int_q                  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF3|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.042      ; 0.439      ;
; 0.316 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S0_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RB|enARdFF_2:DFF6|int_q                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.042      ; 0.442      ;
; 0.318 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF4|int_q                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.043      ; 0.445      ;
; 0.320 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:4:dff_inst|int_q  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:6:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.042      ; 0.446      ;
; 0.325 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:0:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.042      ; 0.451      ;
; 0.329 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF2|int_q                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF1|int_q                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.042      ; 0.455      ;
; 0.331 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:1:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.042      ; 0.457      ;
; 0.331 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:2:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.042      ; 0.457      ;
; 0.331 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:3:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.042      ; 0.457      ;
; 0.331 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:4:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.042      ; 0.457      ;
; 0.331 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:5:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.042      ; 0.457      ;
; 0.331 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:6:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.042      ; 0.457      ;
; 0.331 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:7:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.042      ; 0.457      ;
; 0.336 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF1|int_q                  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF0|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.041      ; 0.461      ;
; 0.343 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF2|int_q                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF2|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.043      ; 0.470      ;
; 0.352 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF1|int_q                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF1|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.043      ; 0.479      ;
; 0.353 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF4|int_q                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF4|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.043      ; 0.480      ;
; 0.354 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF5|int_q                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF5|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.043      ; 0.481      ;
; 0.360 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:7:dff_inst|int_q  ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.042      ; 0.486      ;
; 0.361 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF6|int_q                  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF7|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.042      ; 0.487      ;
; 0.363 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF6|int_q                  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF5|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.042      ; 0.489      ;
; 0.368 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S3_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S5_REG|q_reg                                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.042      ; 0.494      ;
; 0.369 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S1_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.042      ; 0.495      ;
; 0.387 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF8|int_q                  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF7|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.043      ; 0.514      ;
; 0.390 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:1:dff_inst|int_q  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:2:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.042      ; 0.516      ;
; 0.408 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:0:dff_inst|int_q  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:3:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.042      ; 0.534      ;
; 0.408 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF8|int_q                  ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S5_REG|q_reg                                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.043      ; 0.535      ;
; 0.410 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S5_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:0:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.044      ; 0.538      ;
; 0.411 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:7:dff_inst|int_q  ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S3_REG|q_reg                                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.044      ; 0.539      ;
; 0.415 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF5|int_q                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.043      ; 0.542      ;
; 0.416 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:0:dff_inst|int_q ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:1:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.043      ; 0.543      ;
; 0.418 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF3|int_q                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.043      ; 0.545      ;
; 0.419 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF7|int_q                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.043      ; 0.546      ;
; 0.422 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF1|int_q                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.043      ; 0.549      ;
; 0.423 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S5_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF0|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.041      ; 0.548      ;
; 0.426 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S5_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:2:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.044      ; 0.554      ;
; 0.426 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S5_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:3:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.044      ; 0.554      ;
; 0.426 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF2|int_q                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.043      ; 0.553      ;
; 0.427 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S5_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:5:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.044      ; 0.555      ;
; 0.430 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S4_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:0:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.044      ; 0.558      ;
; 0.432 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:6:dff_inst|int_q  ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.042      ; 0.558      ;
; 0.432 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S3_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:0:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.044      ; 0.560      ;
; 0.432 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:6:dff_inst|int_q  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:7:dff_inst|int_q  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.042      ; 0.558      ;
; 0.434 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF3|int_q                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF3|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.043      ; 0.561      ;
; 0.434 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF8|int_q                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S4_REG|q_reg                                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.043      ; 0.561      ;
; 0.439 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF8|int_q                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S5_REG|q_reg                                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.043      ; 0.566      ;
; 0.449 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF6|int_q                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.043      ; 0.576      ;
; 0.459 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:0:dff_inst|int_q ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:4:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.043      ; 0.586      ;
; 0.464 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:4:dff_inst|int_q ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:6:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.043      ; 0.591      ;
; 0.465 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:5:dff_inst|int_q ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:6:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.043      ; 0.592      ;
; 0.469 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:3:dff_inst|int_q ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:4:dff_inst|int_q ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.043      ; 0.596      ;
; 0.471 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF0|int_q                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF0|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.042      ; 0.597      ;
; 0.475 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF8|int_q                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.043      ; 0.602      ;
; 0.475 ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S3_REG|q_reg                                   ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.044      ; 0.603      ;
; 0.476 ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF1|int_q                  ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF2|int_q                  ; clk_div:inst|clock_1KHz ; clk_div:inst|clock_1KHz ; 0.000        ; 0.042      ; 0.602      ;
+-------+-----------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                               ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; clk_div:inst|clock_1KHz        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; clk_div:inst|clock_1Mhz_int    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; clk_div:inst|count_1Mhz[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; clk_div:inst|count_1Mhz[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; clk_div:inst|count_1Mhz[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; clk_div:inst|count_1Mhz[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; clk_div:inst|count_1Mhz[4]     ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:inst|clock_1KHz        ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:inst|clock_1Mhz_int    ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:inst|count_1Mhz[0]     ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:inst|count_1Mhz[1]     ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:inst|count_1Mhz[2]     ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:inst|count_1Mhz[3]     ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:inst|count_1Mhz[4]     ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst|clock_1KHz|clk            ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst|clock_1Mhz_int|clk        ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst|count_1Mhz[0]|clk         ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst|count_1Mhz[1]|clk         ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst|count_1Mhz[2]|clk         ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst|count_1Mhz[3]|clk         ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst|count_1Mhz[4]|clk         ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|o               ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|inclk[0] ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|i               ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; clk_div:inst|clock_1KHz        ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; clk_div:inst|clock_1Mhz_int    ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; clk_div:inst|count_1Mhz[0]     ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; clk_div:inst|count_1Mhz[1]     ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; clk_div:inst|count_1Mhz[2]     ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; clk_div:inst|count_1Mhz[3]     ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; clk_div:inst|count_1Mhz[4]     ;
; 0.866  ; 0.866        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|inclk[0] ;
; 0.866  ; 0.866        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|outclk   ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|o               ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst|clock_1KHz|clk            ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst|clock_1Mhz_int|clk        ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst|count_1Mhz[0]|clk         ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst|count_1Mhz[1]|clk         ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst|count_1Mhz[2]|clk         ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst|count_1Mhz[3]|clk         ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst|count_1Mhz[4]|clk         ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_div:inst|clock_1KHz'                                                                                                                                                ;
+--------+--------------+----------------+------------------+-------------------------+------------+-----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                                                                                                          ;
+--------+--------------+----------------+------------------+-------------------------+------------+-----------------------------------------------------------------------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S0_REG|q_reg                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S1_REG|q_reg                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S3_REG|q_reg                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S4_REG|q_reg                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S5_REG|q_reg                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:0:dff_inst|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:1:dff_inst|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:2:dff_inst|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:3:dff_inst|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:4:dff_inst|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:5:dff_inst|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:6:dff_inst|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:7:dff_inst|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:0:dff_inst|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:1:dff_inst|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:2:dff_inst|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:3:dff_inst|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:4:dff_inst|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:5:dff_inst|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:6:dff_inst|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF0|int_q                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF1|int_q                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF2|int_q                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF3|int_q                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF4|int_q                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF5|int_q                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF6|int_q                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF7|int_q                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF8|int_q                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RB|enARdFF_2:DFF6|int_q                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF0|int_q                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF1|int_q                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF2|int_q                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF3|int_q                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF4|int_q                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF5|int_q                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF6|int_q                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF7|int_q                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF8|int_q                  ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S3_REG|q_reg                                   ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S4_REG|q_reg                                   ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S5_REG|q_reg                                   ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF1|int_q                  ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF2|int_q                  ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF3|int_q                  ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF4|int_q                  ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF5|int_q                  ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF6|int_q                  ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF7|int_q                  ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S0_REG|q_reg                                   ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S1_REG|q_reg                                   ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:0:dff_inst|int_q  ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:1:dff_inst|int_q  ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:2:dff_inst|int_q  ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:3:dff_inst|int_q  ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:4:dff_inst|int_q  ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:5:dff_inst|int_q  ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:6:dff_inst|int_q  ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:7:dff_inst|int_q  ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:0:dff_inst|int_q ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:1:dff_inst|int_q ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:2:dff_inst|int_q ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:3:dff_inst|int_q ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:4:dff_inst|int_q ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:5:dff_inst|int_q ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:6:dff_inst|int_q ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF0|int_q                   ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF1|int_q                   ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF2|int_q                   ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF3|int_q                   ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF4|int_q                   ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF5|int_q                   ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF6|int_q                   ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF7|int_q                   ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RA|enARdFF_2:DFF8|int_q                   ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RB|enARdFF_2:DFF6|int_q                   ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF0|int_q                  ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|NineBitGPRegister:RSM|enARdFF_2:DFF8|int_q                  ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S0_REG|q_reg                                   ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S1_REG|q_reg                                   ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S2_REG|q_reg                                   ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S3_REG|q_reg                                   ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S4_REG|q_reg                                   ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderControlUnit:cp|dflipflop:S5_REG|q_reg                                   ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:0:dff_inst|int_q  ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:1:dff_inst|int_q  ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:2:dff_inst|int_q  ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:3:dff_inst|int_q  ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:4:dff_inst|int_q  ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:5:dff_inst|int_q  ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:6:dff_inst|int_q  ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:DC|enARdFF_2:\gen_bits:7:dff_inst|int_q  ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:0:dff_inst|int_q ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:1:dff_inst|int_q ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:2:dff_inst|int_q ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:3:dff_inst|int_q ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:4:dff_inst|int_q ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; clk_div:inst|clock_1KHz ; Rise       ; fpDemo:inst2|FloatingPointAdder:FP|AdderDataPath:dp|EightBitGPRegister:RSE|enARdFF_2:\gen_bits:5:dff_inst|int_q ;
+--------+--------------+----------------+------------------+-------------------------+------------+-----------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_div:inst|clock_100Khz_int'                                                                       ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:inst|clock_100Khz_int ; Rise       ; clk_div:inst|clock_10Khz_int           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:inst|clock_100Khz_int ; Rise       ; clk_div:inst|count_10Khz[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:inst|clock_100Khz_int ; Rise       ; clk_div:inst|count_10Khz[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:inst|clock_100Khz_int ; Rise       ; clk_div:inst|count_10Khz[2]            ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; clk_div:inst|clock_100Khz_int ; Rise       ; clk_div:inst|clock_10Khz_int           ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; clk_div:inst|clock_100Khz_int ; Rise       ; clk_div:inst|count_10Khz[0]            ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; clk_div:inst|clock_100Khz_int ; Rise       ; clk_div:inst|count_10Khz[1]            ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; clk_div:inst|clock_100Khz_int ; Rise       ; clk_div:inst|count_10Khz[2]            ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; clk_div:inst|clock_100Khz_int ; Rise       ; clk_div:inst|clock_10Khz_int           ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; clk_div:inst|clock_100Khz_int ; Rise       ; clk_div:inst|count_10Khz[0]            ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; clk_div:inst|clock_100Khz_int ; Rise       ; clk_div:inst|count_10Khz[1]            ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; clk_div:inst|clock_100Khz_int ; Rise       ; clk_div:inst|count_10Khz[2]            ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; clk_div:inst|clock_100Khz_int ; Rise       ; inst|clock_10Khz_int|clk               ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; clk_div:inst|clock_100Khz_int ; Rise       ; inst|count_10Khz[0]|clk                ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; clk_div:inst|clock_100Khz_int ; Rise       ; inst|count_10Khz[1]|clk                ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; clk_div:inst|clock_100Khz_int ; Rise       ; inst|count_10Khz[2]|clk                ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; clk_div:inst|clock_100Khz_int ; Rise       ; inst|clock_100Khz_int~clkctrl|inclk[0] ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; clk_div:inst|clock_100Khz_int ; Rise       ; inst|clock_100Khz_int~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst|clock_100Khz_int ; Rise       ; inst|clock_100Khz_int|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst|clock_100Khz_int ; Rise       ; inst|clock_100Khz_int|q                ;
; 0.529  ; 0.529        ; 0.000          ; High Pulse Width ; clk_div:inst|clock_100Khz_int ; Rise       ; inst|clock_100Khz_int~clkctrl|inclk[0] ;
; 0.529  ; 0.529        ; 0.000          ; High Pulse Width ; clk_div:inst|clock_100Khz_int ; Rise       ; inst|clock_100Khz_int~clkctrl|outclk   ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; clk_div:inst|clock_100Khz_int ; Rise       ; inst|clock_10Khz_int|clk               ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; clk_div:inst|clock_100Khz_int ; Rise       ; inst|count_10Khz[0]|clk                ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; clk_div:inst|clock_100Khz_int ; Rise       ; inst|count_10Khz[1]|clk                ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; clk_div:inst|clock_100Khz_int ; Rise       ; inst|count_10Khz[2]|clk                ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_div:inst|clock_10Khz_int'                                                                      ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:inst|clock_10Khz_int ; Rise       ; clk_div:inst|clock_1Khz_int           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:inst|clock_10Khz_int ; Rise       ; clk_div:inst|count_1Khz[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:inst|clock_10Khz_int ; Rise       ; clk_div:inst|count_1Khz[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:inst|clock_10Khz_int ; Rise       ; clk_div:inst|count_1Khz[2]            ;
; 0.279  ; 0.463        ; 0.184          ; Low Pulse Width  ; clk_div:inst|clock_10Khz_int ; Rise       ; clk_div:inst|clock_1Khz_int           ;
; 0.279  ; 0.463        ; 0.184          ; Low Pulse Width  ; clk_div:inst|clock_10Khz_int ; Rise       ; clk_div:inst|count_1Khz[0]            ;
; 0.279  ; 0.463        ; 0.184          ; Low Pulse Width  ; clk_div:inst|clock_10Khz_int ; Rise       ; clk_div:inst|count_1Khz[1]            ;
; 0.279  ; 0.463        ; 0.184          ; Low Pulse Width  ; clk_div:inst|clock_10Khz_int ; Rise       ; clk_div:inst|count_1Khz[2]            ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; clk_div:inst|clock_10Khz_int ; Rise       ; clk_div:inst|clock_1Khz_int           ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; clk_div:inst|clock_10Khz_int ; Rise       ; clk_div:inst|count_1Khz[0]            ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; clk_div:inst|clock_10Khz_int ; Rise       ; clk_div:inst|count_1Khz[1]            ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; clk_div:inst|clock_10Khz_int ; Rise       ; clk_div:inst|count_1Khz[2]            ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; clk_div:inst|clock_10Khz_int ; Rise       ; inst|clock_1Khz_int|clk               ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; clk_div:inst|clock_10Khz_int ; Rise       ; inst|count_1Khz[0]|clk                ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; clk_div:inst|clock_10Khz_int ; Rise       ; inst|count_1Khz[1]|clk                ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; clk_div:inst|clock_10Khz_int ; Rise       ; inst|count_1Khz[2]|clk                ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; clk_div:inst|clock_10Khz_int ; Rise       ; inst|clock_10Khz_int~clkctrl|inclk[0] ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; clk_div:inst|clock_10Khz_int ; Rise       ; inst|clock_10Khz_int~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst|clock_10Khz_int ; Rise       ; inst|clock_10Khz_int|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst|clock_10Khz_int ; Rise       ; inst|clock_10Khz_int|q                ;
; 0.530  ; 0.530        ; 0.000          ; High Pulse Width ; clk_div:inst|clock_10Khz_int ; Rise       ; inst|clock_10Khz_int~clkctrl|inclk[0] ;
; 0.530  ; 0.530        ; 0.000          ; High Pulse Width ; clk_div:inst|clock_10Khz_int ; Rise       ; inst|clock_10Khz_int~clkctrl|outclk   ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; clk_div:inst|clock_10Khz_int ; Rise       ; inst|clock_1Khz_int|clk               ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; clk_div:inst|clock_10Khz_int ; Rise       ; inst|count_1Khz[0]|clk                ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; clk_div:inst|clock_10Khz_int ; Rise       ; inst|count_1Khz[1]|clk                ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; clk_div:inst|clock_10Khz_int ; Rise       ; inst|count_1Khz[2]|clk                ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_div:inst|clock_1Mhz_int'                                                                     ;
+--------+--------------+----------------+------------------+-----------------------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                       ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+-----------------------------+------------+--------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:inst|clock_1Mhz_int ; Rise       ; clk_div:inst|clock_100Khz_int        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:inst|clock_1Mhz_int ; Rise       ; clk_div:inst|count_100Khz[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:inst|clock_1Mhz_int ; Rise       ; clk_div:inst|count_100Khz[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:inst|clock_1Mhz_int ; Rise       ; clk_div:inst|count_100Khz[2]         ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; clk_div:inst|clock_1Mhz_int ; Rise       ; clk_div:inst|clock_100Khz_int        ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; clk_div:inst|clock_1Mhz_int ; Rise       ; clk_div:inst|count_100Khz[0]         ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; clk_div:inst|clock_1Mhz_int ; Rise       ; clk_div:inst|count_100Khz[1]         ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; clk_div:inst|clock_1Mhz_int ; Rise       ; clk_div:inst|count_100Khz[2]         ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; clk_div:inst|clock_1Mhz_int ; Rise       ; clk_div:inst|clock_100Khz_int        ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; clk_div:inst|clock_1Mhz_int ; Rise       ; clk_div:inst|count_100Khz[0]         ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; clk_div:inst|clock_1Mhz_int ; Rise       ; clk_div:inst|count_100Khz[1]         ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; clk_div:inst|clock_1Mhz_int ; Rise       ; clk_div:inst|count_100Khz[2]         ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clk_div:inst|clock_1Mhz_int ; Rise       ; inst|clock_100Khz_int|clk            ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clk_div:inst|clock_1Mhz_int ; Rise       ; inst|count_100Khz[0]|clk             ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clk_div:inst|clock_1Mhz_int ; Rise       ; inst|count_100Khz[1]|clk             ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clk_div:inst|clock_1Mhz_int ; Rise       ; inst|count_100Khz[2]|clk             ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; clk_div:inst|clock_1Mhz_int ; Rise       ; inst|clock_1Mhz_int~clkctrl|inclk[0] ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; clk_div:inst|clock_1Mhz_int ; Rise       ; inst|clock_1Mhz_int~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst|clock_1Mhz_int ; Rise       ; inst|clock_1Mhz_int|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst|clock_1Mhz_int ; Rise       ; inst|clock_1Mhz_int|q                ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; clk_div:inst|clock_1Mhz_int ; Rise       ; inst|clock_1Mhz_int~clkctrl|inclk[0] ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; clk_div:inst|clock_1Mhz_int ; Rise       ; inst|clock_1Mhz_int~clkctrl|outclk   ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; clk_div:inst|clock_1Mhz_int ; Rise       ; inst|clock_100Khz_int|clk            ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; clk_div:inst|clock_1Mhz_int ; Rise       ; inst|count_100Khz[0]|clk             ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; clk_div:inst|clock_1Mhz_int ; Rise       ; inst|count_100Khz[1]|clk             ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; clk_div:inst|clock_1Mhz_int ; Rise       ; inst|count_100Khz[2]|clk             ;
+--------+--------------+----------------+------------------+-----------------------------+------------+--------------------------------------+


+--------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                      ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; LEDR[*]   ; clk_div:inst|clock_1KHz ; 4.891 ; 5.046 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[0]  ; clk_div:inst|clock_1KHz ; 3.558 ; 3.601 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[1]  ; clk_div:inst|clock_1KHz ; 4.098 ; 4.207 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[2]  ; clk_div:inst|clock_1KHz ; 4.332 ; 4.432 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[3]  ; clk_div:inst|clock_1KHz ; 4.299 ; 4.430 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[4]  ; clk_div:inst|clock_1KHz ; 4.095 ; 4.182 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[5]  ; clk_div:inst|clock_1KHz ; 4.101 ; 4.206 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[6]  ; clk_div:inst|clock_1KHz ; 3.744 ; 3.799 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[7]  ; clk_div:inst|clock_1KHz ; 3.764 ; 3.824 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[8]  ; clk_div:inst|clock_1KHz ; 3.633 ; 3.687 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[9]  ; clk_div:inst|clock_1KHz ; 4.891 ; 5.046 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[10] ; clk_div:inst|clock_1KHz ; 3.775 ; 3.841 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[11] ; clk_div:inst|clock_1KHz ; 3.648 ; 3.699 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[12] ; clk_div:inst|clock_1KHz ; 3.674 ; 3.726 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[13] ; clk_div:inst|clock_1KHz ; 3.518 ; 3.558 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[14] ; clk_div:inst|clock_1KHz ; 3.782 ; 3.851 ; Rise       ; clk_div:inst|clock_1KHz ;
+-----------+-------------------------+-------+-------+------------+-------------------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; LEDR[*]   ; clk_div:inst|clock_1KHz ; 3.389 ; 3.428 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[0]  ; clk_div:inst|clock_1KHz ; 3.431 ; 3.472 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[1]  ; clk_div:inst|clock_1KHz ; 3.947 ; 4.051 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[2]  ; clk_div:inst|clock_1KHz ; 4.171 ; 4.268 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[3]  ; clk_div:inst|clock_1KHz ; 4.140 ; 4.266 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[4]  ; clk_div:inst|clock_1KHz ; 3.944 ; 4.028 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[5]  ; clk_div:inst|clock_1KHz ; 3.951 ; 4.051 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[6]  ; clk_div:inst|clock_1KHz ; 3.608 ; 3.661 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[7]  ; clk_div:inst|clock_1KHz ; 3.627 ; 3.684 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[8]  ; clk_div:inst|clock_1KHz ; 3.499 ; 3.551 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[9]  ; clk_div:inst|clock_1KHz ; 4.744 ; 4.896 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[10] ; clk_div:inst|clock_1KHz ; 3.636 ; 3.699 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[11] ; clk_div:inst|clock_1KHz ; 3.514 ; 3.564 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[12] ; clk_div:inst|clock_1KHz ; 3.540 ; 3.590 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[13] ; clk_div:inst|clock_1KHz ; 3.389 ; 3.428 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[14] ; clk_div:inst|clock_1KHz ; 3.644 ; 3.710 ; Rise       ; clk_div:inst|clock_1KHz ;
+-----------+-------------------------+-------+-------+------------+-------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                          ;
+--------------------------------+---------+--------+----------+---------+---------------------+
; Clock                          ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack               ; -1.438  ; -0.434 ; N/A      ; N/A     ; -3.000              ;
;  CLOCK_50                      ; -0.949  ; 0.147  ; N/A      ; N/A     ; -3.000              ;
;  clk_div:inst|clock_100Khz_int ; -0.588  ; -0.320 ; N/A      ; N/A     ; -1.285              ;
;  clk_div:inst|clock_10Khz_int  ; -0.240  ; 0.180  ; N/A      ; N/A     ; -1.285              ;
;  clk_div:inst|clock_1KHz       ; -1.438  ; 0.180  ; N/A      ; N/A     ; -1.285              ;
;  clk_div:inst|clock_1Mhz_int   ; -0.558  ; -0.434 ; N/A      ; N/A     ; -1.285              ;
; Design-wide TNS                ; -50.153 ; -0.724 ; 0.0      ; 0.0     ; -78.815             ;
;  CLOCK_50                      ; -4.638  ; 0.000  ; N/A      ; N/A     ; -11.995             ;
;  clk_div:inst|clock_100Khz_int ; -1.042  ; -0.320 ; N/A      ; N/A     ; -5.140              ;
;  clk_div:inst|clock_10Khz_int  ; -0.637  ; 0.000  ; N/A      ; N/A     ; -5.140              ;
;  clk_div:inst|clock_1KHz       ; -42.901 ; 0.000  ; N/A      ; N/A     ; -51.400             ;
;  clk_div:inst|clock_1Mhz_int   ; -0.935  ; -0.434 ; N/A      ; N/A     ; -5.140              ;
+--------------------------------+---------+--------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                      ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; LEDR[*]   ; clk_div:inst|clock_1KHz ; 8.959 ; 9.018 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[0]  ; clk_div:inst|clock_1KHz ; 6.721 ; 6.686 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[1]  ; clk_div:inst|clock_1KHz ; 7.869 ; 7.811 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[2]  ; clk_div:inst|clock_1KHz ; 8.414 ; 8.232 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[3]  ; clk_div:inst|clock_1KHz ; 8.321 ; 8.216 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[4]  ; clk_div:inst|clock_1KHz ; 7.919 ; 7.779 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[5]  ; clk_div:inst|clock_1KHz ; 7.911 ; 7.834 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[6]  ; clk_div:inst|clock_1KHz ; 7.159 ; 7.074 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[7]  ; clk_div:inst|clock_1KHz ; 7.231 ; 7.133 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[8]  ; clk_div:inst|clock_1KHz ; 6.963 ; 6.902 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[9]  ; clk_div:inst|clock_1KHz ; 8.959 ; 9.018 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[10] ; clk_div:inst|clock_1KHz ; 7.220 ; 7.161 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[11] ; clk_div:inst|clock_1KHz ; 6.958 ; 6.907 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[12] ; clk_div:inst|clock_1KHz ; 6.995 ; 6.944 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[13] ; clk_div:inst|clock_1KHz ; 6.695 ; 6.654 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[14] ; clk_div:inst|clock_1KHz ; 7.218 ; 7.158 ; Rise       ; clk_div:inst|clock_1KHz ;
+-----------+-------------------------+-------+-------+------------+-------------------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; LEDR[*]   ; clk_div:inst|clock_1KHz ; 3.389 ; 3.428 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[0]  ; clk_div:inst|clock_1KHz ; 3.431 ; 3.472 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[1]  ; clk_div:inst|clock_1KHz ; 3.947 ; 4.051 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[2]  ; clk_div:inst|clock_1KHz ; 4.171 ; 4.268 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[3]  ; clk_div:inst|clock_1KHz ; 4.140 ; 4.266 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[4]  ; clk_div:inst|clock_1KHz ; 3.944 ; 4.028 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[5]  ; clk_div:inst|clock_1KHz ; 3.951 ; 4.051 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[6]  ; clk_div:inst|clock_1KHz ; 3.608 ; 3.661 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[7]  ; clk_div:inst|clock_1KHz ; 3.627 ; 3.684 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[8]  ; clk_div:inst|clock_1KHz ; 3.499 ; 3.551 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[9]  ; clk_div:inst|clock_1KHz ; 4.744 ; 4.896 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[10] ; clk_div:inst|clock_1KHz ; 3.636 ; 3.699 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[11] ; clk_div:inst|clock_1KHz ; 3.514 ; 3.564 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[12] ; clk_div:inst|clock_1KHz ; 3.540 ; 3.590 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[13] ; clk_div:inst|clock_1KHz ; 3.389 ; 3.428 ; Rise       ; clk_div:inst|clock_1KHz ;
;  LEDR[14] ; clk_div:inst|clock_1KHz ; 3.644 ; 3.710 ; Rise       ; clk_div:inst|clock_1KHz ;
+-----------+-------------------------+-------+-------+------------+-------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LEDG[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[15]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[14]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[13]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[12]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[11]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[10]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; KEY[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLOCK_50                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDG[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; LEDR[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; LEDR[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDG[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; LEDR[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; LEDR[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDG[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; LEDR[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; LEDR[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                           ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
; From Clock                    ; To Clock                      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
; clk_div:inst|clock_1KHz       ; clk_div:inst|clock_1KHz       ; 317      ; 0        ; 0        ; 0        ;
; clk_div:inst|clock_1Mhz_int   ; clk_div:inst|clock_1Mhz_int   ; 11       ; 0        ; 0        ; 0        ;
; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_1Mhz_int   ; 1        ; 1        ; 0        ; 0        ;
; clk_div:inst|clock_10Khz_int  ; clk_div:inst|clock_10Khz_int  ; 12       ; 0        ; 0        ; 0        ;
; clk_div:inst|clock_10Khz_int  ; clk_div:inst|clock_100Khz_int ; 1        ; 1        ; 0        ; 0        ;
; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_100Khz_int ; 11       ; 0        ; 0        ; 0        ;
; clk_div:inst|clock_10Khz_int  ; CLOCK_50                      ; 1        ; 0        ; 0        ; 0        ;
; CLOCK_50                      ; CLOCK_50                      ; 28       ; 0        ; 0        ; 0        ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                            ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
; From Clock                    ; To Clock                      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
; clk_div:inst|clock_1KHz       ; clk_div:inst|clock_1KHz       ; 317      ; 0        ; 0        ; 0        ;
; clk_div:inst|clock_1Mhz_int   ; clk_div:inst|clock_1Mhz_int   ; 11       ; 0        ; 0        ; 0        ;
; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_1Mhz_int   ; 1        ; 1        ; 0        ; 0        ;
; clk_div:inst|clock_10Khz_int  ; clk_div:inst|clock_10Khz_int  ; 12       ; 0        ; 0        ; 0        ;
; clk_div:inst|clock_10Khz_int  ; clk_div:inst|clock_100Khz_int ; 1        ; 1        ; 0        ; 0        ;
; clk_div:inst|clock_100Khz_int ; clk_div:inst|clock_100Khz_int ; 11       ; 0        ; 0        ; 0        ;
; clk_div:inst|clock_10Khz_int  ; CLOCK_50                      ; 1        ; 0        ; 0        ; 0        ;
; CLOCK_50                      ; CLOCK_50                      ; 28       ; 0        ; 0        ; 0        ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 40    ; 40   ;
; Unconstrained Output Ports      ; 15    ; 15   ;
; Unconstrained Output Port Paths ; 15    ; 15   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Feb 11 13:54:19 2026
Info: Command: quartus_sta Adder -c Adder
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Adder.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_div:inst|clock_1KHz clk_div:inst|clock_1KHz
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name clk_div:inst|clock_10Khz_int clk_div:inst|clock_10Khz_int
    Info (332105): create_clock -period 1.000 -name clk_div:inst|clock_100Khz_int clk_div:inst|clock_100Khz_int
    Info (332105): create_clock -period 1.000 -name clk_div:inst|clock_1Mhz_int clk_div:inst|clock_1Mhz_int
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.438
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.438       -42.901 clk_div:inst|clock_1KHz 
    Info (332119):    -0.949        -4.638 CLOCK_50 
    Info (332119):    -0.588        -1.042 clk_div:inst|clock_100Khz_int 
    Info (332119):    -0.558        -0.935 clk_div:inst|clock_1Mhz_int 
    Info (332119):    -0.240        -0.637 clk_div:inst|clock_10Khz_int 
Info (332146): Worst-case hold slack is -0.434
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.434        -0.434 clk_div:inst|clock_1Mhz_int 
    Info (332119):    -0.290        -0.290 clk_div:inst|clock_100Khz_int 
    Info (332119):     0.401         0.000 clk_div:inst|clock_10Khz_int 
    Info (332119):     0.402         0.000 clk_div:inst|clock_1KHz 
    Info (332119):     0.435         0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -11.995 CLOCK_50 
    Info (332119):    -1.285       -51.400 clk_div:inst|clock_1KHz 
    Info (332119):    -1.285        -5.140 clk_div:inst|clock_100Khz_int 
    Info (332119):    -1.285        -5.140 clk_div:inst|clock_10Khz_int 
    Info (332119):    -1.285        -5.140 clk_div:inst|clock_1Mhz_int 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.247
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.247       -35.191 clk_div:inst|clock_1KHz 
    Info (332119):    -0.746        -3.476 CLOCK_50 
    Info (332119):    -0.428        -0.589 clk_div:inst|clock_100Khz_int 
    Info (332119):    -0.403        -0.531 clk_div:inst|clock_1Mhz_int 
    Info (332119):    -0.117        -0.265 clk_div:inst|clock_10Khz_int 
Info (332146): Worst-case hold slack is -0.303
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.303        -0.303 clk_div:inst|clock_1Mhz_int 
    Info (332119):    -0.176        -0.176 clk_div:inst|clock_100Khz_int 
    Info (332119):     0.353         0.000 clk_div:inst|clock_10Khz_int 
    Info (332119):     0.353         0.000 clk_div:inst|clock_1KHz 
    Info (332119):     0.401         0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -11.995 CLOCK_50 
    Info (332119):    -1.285       -51.400 clk_div:inst|clock_1KHz 
    Info (332119):    -1.285        -5.140 clk_div:inst|clock_100Khz_int 
    Info (332119):    -1.285        -5.140 clk_div:inst|clock_10Khz_int 
    Info (332119):    -1.285        -5.140 clk_div:inst|clock_1Mhz_int 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.165
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.165        -2.635 clk_div:inst|clock_1KHz 
    Info (332119):     0.051         0.000 CLOCK_50 
    Info (332119):     0.221         0.000 clk_div:inst|clock_100Khz_int 
    Info (332119):     0.235         0.000 clk_div:inst|clock_1Mhz_int 
    Info (332119):     0.389         0.000 clk_div:inst|clock_10Khz_int 
Info (332146): Worst-case hold slack is -0.373
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.373        -0.373 clk_div:inst|clock_1Mhz_int 
    Info (332119):    -0.320        -0.320 clk_div:inst|clock_100Khz_int 
    Info (332119):     0.147         0.000 CLOCK_50 
    Info (332119):     0.180         0.000 clk_div:inst|clock_10Khz_int 
    Info (332119):     0.180         0.000 clk_div:inst|clock_1KHz 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -10.420 CLOCK_50 
    Info (332119):    -1.000       -40.000 clk_div:inst|clock_1KHz 
    Info (332119):    -1.000        -4.000 clk_div:inst|clock_100Khz_int 
    Info (332119):    -1.000        -4.000 clk_div:inst|clock_10Khz_int 
    Info (332119):    -1.000        -4.000 clk_div:inst|clock_1Mhz_int 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4744 megabytes
    Info: Processing ended: Wed Feb 11 13:54:24 2026
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:05


