<?xml version="1.0" encoding="UTF-8"?>
<simPackage>
 <file
   path="pcie_sim/altera_pcie_cv_hip_ast/altpcie_cv_hip_ast_hwtcl.v"
   type="VERILOG"
   library="pcie" />
 <file
   path="pcie_sim/altera_pcie_cv_hip_ast/altpcie_rs_serdes.v"
   type="VERILOG"
   library="pcie" />
 <file
   path="pcie_sim/altera_pcie_cv_hip_ast/mentor/altpcie_rs_serdes.v"
   type="VERILOG_ENCRYPT"
   library="pcie"
   simulator="modelsim" />
 <file
   path="pcie_sim/altera_pcie_cv_hip_ast/altpcie_rs_hip.v"
   type="VERILOG"
   library="pcie" />
 <file
   path="pcie_sim/altera_pcie_cv_hip_ast/mentor/altpcie_rs_hip.v"
   type="VERILOG_ENCRYPT"
   library="pcie"
   simulator="modelsim" />
 <file
   path="pcie_sim/altera_pcie_cv_hip_ast/altpcie_av_hip_128bit_atom.v"
   type="VERILOG"
   library="pcie" />
 <file
   path="pcie_sim/altera_pcie_cv_hip_ast/mentor/altpcie_av_hip_128bit_atom.v"
   type="VERILOG_ENCRYPT"
   library="pcie"
   simulator="modelsim" />
 <file
   path="pcie_sim/altera_pcie_cv_hip_ast/altpcie_av_hip_ast_hwtcl.v"
   type="VERILOG"
   library="pcie" />
 <file
   path="pcie_sim/altera_pcie_cv_hip_ast/mentor/altpcie_av_hip_ast_hwtcl.v"
   type="VERILOG_ENCRYPT"
   library="pcie"
   simulator="modelsim" />
 <file
   path="pcie_sim/altera_pcie_cv_hip_ast/altera_xcvr_functions.sv"
   type="SYSTEM_VERILOG"
   library="pcie" />
 <file
   path="pcie_sim/altera_pcie_cv_hip_ast/mentor/altera_xcvr_functions.sv"
   type="SYSTEM_VERILOG_ENCRYPT"
   library="pcie"
   simulator="modelsim" />
 <file
   path="pcie_sim/altera_pcie_cv_hip_ast/sv_reconfig_bundle_to_xcvr.sv"
   type="SYSTEM_VERILOG"
   library="pcie" />
 <file
   path="pcie_sim/altera_pcie_cv_hip_ast/sv_reconfig_bundle_to_ip.sv"
   type="SYSTEM_VERILOG"
   library="pcie" />
 <file
   path="pcie_sim/altera_pcie_cv_hip_ast/sv_reconfig_bundle_merger.sv"
   type="SYSTEM_VERILOG"
   library="pcie" />
 <file
   path="pcie_sim/altera_pcie_cv_hip_ast/mentor/sv_reconfig_bundle_to_xcvr.sv"
   type="SYSTEM_VERILOG_ENCRYPT"
   library="pcie"
   simulator="modelsim" />
 <file
   path="pcie_sim/altera_pcie_cv_hip_ast/mentor/sv_reconfig_bundle_to_ip.sv"
   type="SYSTEM_VERILOG_ENCRYPT"
   library="pcie"
   simulator="modelsim" />
 <file
   path="pcie_sim/altera_pcie_cv_hip_ast/mentor/sv_reconfig_bundle_merger.sv"
   type="SYSTEM_VERILOG_ENCRYPT"
   library="pcie"
   simulator="modelsim" />
 <file
   path="pcie_sim/altera_pcie_cv_hip_ast/av_xcvr_h.sv"
   type="SYSTEM_VERILOG"
   library="pcie" />
 <file
   path="pcie_sim/altera_pcie_cv_hip_ast/av_xcvr_avmm_csr.sv"
   type="SYSTEM_VERILOG"
   library="pcie" />
 <file
   path="pcie_sim/altera_pcie_cv_hip_ast/av_tx_pma_ch.sv"
   type="SYSTEM_VERILOG"
   library="pcie" />
 <file
   path="pcie_sim/altera_pcie_cv_hip_ast/av_tx_pma.sv"
   type="SYSTEM_VERILOG"
   library="pcie" />
 <file
   path="pcie_sim/altera_pcie_cv_hip_ast/av_rx_pma.sv"
   type="SYSTEM_VERILOG"
   library="pcie" />
 <file
   path="pcie_sim/altera_pcie_cv_hip_ast/av_pma.sv"
   type="SYSTEM_VERILOG"
   library="pcie" />
 <file
   path="pcie_sim/altera_pcie_cv_hip_ast/av_pcs_ch.sv"
   type="SYSTEM_VERILOG"
   library="pcie" />
 <file
   path="pcie_sim/altera_pcie_cv_hip_ast/av_pcs.sv"
   type="SYSTEM_VERILOG"
   library="pcie" />
 <file
   path="pcie_sim/altera_pcie_cv_hip_ast/av_xcvr_avmm.sv"
   type="SYSTEM_VERILOG"
   library="pcie" />
 <file
   path="pcie_sim/altera_pcie_cv_hip_ast/av_xcvr_native.sv"
   type="SYSTEM_VERILOG"
   library="pcie" />
 <file
   path="pcie_sim/altera_pcie_cv_hip_ast/av_xcvr_plls.sv"
   type="SYSTEM_VERILOG"
   library="pcie" />
 <file
   path="pcie_sim/altera_pcie_cv_hip_ast/av_xcvr_data_adapter.sv"
   type="SYSTEM_VERILOG"
   library="pcie" />
 <file
   path="pcie_sim/altera_pcie_cv_hip_ast/av_reconfig_bundle_to_basic.sv"
   type="SYSTEM_VERILOG"
   library="pcie" />
 <file
   path="pcie_sim/altera_pcie_cv_hip_ast/av_reconfig_bundle_to_xcvr.sv"
   type="SYSTEM_VERILOG"
   library="pcie" />
 <file
   path="pcie_sim/altera_pcie_cv_hip_ast/mentor/av_xcvr_h.sv"
   type="SYSTEM_VERILOG_ENCRYPT"
   library="pcie"
   simulator="modelsim" />
 <file
   path="pcie_sim/altera_pcie_cv_hip_ast/mentor/av_xcvr_avmm_csr.sv"
   type="SYSTEM_VERILOG_ENCRYPT"
   library="pcie"
   simulator="modelsim" />
 <file
   path="pcie_sim/altera_pcie_cv_hip_ast/mentor/av_tx_pma_ch.sv"
   type="SYSTEM_VERILOG_ENCRYPT"
   library="pcie"
   simulator="modelsim" />
 <file
   path="pcie_sim/altera_pcie_cv_hip_ast/mentor/av_tx_pma.sv"
   type="SYSTEM_VERILOG_ENCRYPT"
   library="pcie"
   simulator="modelsim" />
 <file
   path="pcie_sim/altera_pcie_cv_hip_ast/mentor/av_rx_pma.sv"
   type="SYSTEM_VERILOG_ENCRYPT"
   library="pcie"
   simulator="modelsim" />
 <file
   path="pcie_sim/altera_pcie_cv_hip_ast/mentor/av_pma.sv"
   type="SYSTEM_VERILOG_ENCRYPT"
   library="pcie"
   simulator="modelsim" />
 <file
   path="pcie_sim/altera_pcie_cv_hip_ast/mentor/av_pcs_ch.sv"
   type="SYSTEM_VERILOG_ENCRYPT"
   library="pcie"
   simulator="modelsim" />
 <file
   path="pcie_sim/altera_pcie_cv_hip_ast/mentor/av_pcs.sv"
   type="SYSTEM_VERILOG_ENCRYPT"
   library="pcie"
   simulator="modelsim" />
 <file
   path="pcie_sim/altera_pcie_cv_hip_ast/mentor/av_xcvr_avmm.sv"
   type="SYSTEM_VERILOG_ENCRYPT"
   library="pcie"
   simulator="modelsim" />
 <file
   path="pcie_sim/altera_pcie_cv_hip_ast/mentor/av_xcvr_native.sv"
   type="SYSTEM_VERILOG_ENCRYPT"
   library="pcie"
   simulator="modelsim" />
 <file
   path="pcie_sim/altera_pcie_cv_hip_ast/mentor/av_xcvr_plls.sv"
   type="SYSTEM_VERILOG_ENCRYPT"
   library="pcie"
   simulator="modelsim" />
 <file
   path="pcie_sim/altera_pcie_cv_hip_ast/mentor/av_xcvr_data_adapter.sv"
   type="SYSTEM_VERILOG_ENCRYPT"
   library="pcie"
   simulator="modelsim" />
 <file
   path="pcie_sim/altera_pcie_cv_hip_ast/mentor/av_reconfig_bundle_to_basic.sv"
   type="SYSTEM_VERILOG_ENCRYPT"
   library="pcie"
   simulator="modelsim" />
 <file
   path="pcie_sim/altera_pcie_cv_hip_ast/mentor/av_reconfig_bundle_to_xcvr.sv"
   type="SYSTEM_VERILOG_ENCRYPT"
   library="pcie"
   simulator="modelsim" />
 <file
   path="pcie_sim/altera_pcie_cv_hip_ast/av_hssi_8g_rx_pcs_rbc.sv"
   type="SYSTEM_VERILOG"
   library="pcie" />
 <file
   path="pcie_sim/altera_pcie_cv_hip_ast/av_hssi_8g_tx_pcs_rbc.sv"
   type="SYSTEM_VERILOG"
   library="pcie" />
 <file
   path="pcie_sim/altera_pcie_cv_hip_ast/av_hssi_common_pcs_pma_interface_rbc.sv"
   type="SYSTEM_VERILOG"
   library="pcie" />
 <file
   path="pcie_sim/altera_pcie_cv_hip_ast/av_hssi_common_pld_pcs_interface_rbc.sv"
   type="SYSTEM_VERILOG"
   library="pcie" />
 <file
   path="pcie_sim/altera_pcie_cv_hip_ast/av_hssi_pipe_gen1_2_rbc.sv"
   type="SYSTEM_VERILOG"
   library="pcie" />
 <file
   path="pcie_sim/altera_pcie_cv_hip_ast/av_hssi_rx_pcs_pma_interface_rbc.sv"
   type="SYSTEM_VERILOG"
   library="pcie" />
 <file
   path="pcie_sim/altera_pcie_cv_hip_ast/av_hssi_rx_pld_pcs_interface_rbc.sv"
   type="SYSTEM_VERILOG"
   library="pcie" />
 <file
   path="pcie_sim/altera_pcie_cv_hip_ast/av_hssi_tx_pcs_pma_interface_rbc.sv"
   type="SYSTEM_VERILOG"
   library="pcie" />
 <file
   path="pcie_sim/altera_pcie_cv_hip_ast/av_hssi_tx_pld_pcs_interface_rbc.sv"
   type="SYSTEM_VERILOG"
   library="pcie" />
 <file
   path="pcie_sim/altera_pcie_cv_hip_ast/mentor/av_hssi_8g_rx_pcs_rbc.sv"
   type="SYSTEM_VERILOG_ENCRYPT"
   library="pcie"
   simulator="modelsim" />
 <file
   path="pcie_sim/altera_pcie_cv_hip_ast/mentor/av_hssi_8g_tx_pcs_rbc.sv"
   type="SYSTEM_VERILOG_ENCRYPT"
   library="pcie"
   simulator="modelsim" />
 <file
   path="pcie_sim/altera_pcie_cv_hip_ast/mentor/av_hssi_common_pcs_pma_interface_rbc.sv"
   type="SYSTEM_VERILOG_ENCRYPT"
   library="pcie"
   simulator="modelsim" />
 <file
   path="pcie_sim/altera_pcie_cv_hip_ast/mentor/av_hssi_common_pld_pcs_interface_rbc.sv"
   type="SYSTEM_VERILOG_ENCRYPT"
   library="pcie"
   simulator="modelsim" />
 <file
   path="pcie_sim/altera_pcie_cv_hip_ast/mentor/av_hssi_pipe_gen1_2_rbc.sv"
   type="SYSTEM_VERILOG_ENCRYPT"
   library="pcie"
   simulator="modelsim" />
 <file
   path="pcie_sim/altera_pcie_cv_hip_ast/mentor/av_hssi_rx_pcs_pma_interface_rbc.sv"
   type="SYSTEM_VERILOG_ENCRYPT"
   library="pcie"
   simulator="modelsim" />
 <file
   path="pcie_sim/altera_pcie_cv_hip_ast/mentor/av_hssi_rx_pld_pcs_interface_rbc.sv"
   type="SYSTEM_VERILOG_ENCRYPT"
   library="pcie"
   simulator="modelsim" />
 <file
   path="pcie_sim/altera_pcie_cv_hip_ast/mentor/av_hssi_tx_pcs_pma_interface_rbc.sv"
   type="SYSTEM_VERILOG_ENCRYPT"
   library="pcie"
   simulator="modelsim" />
 <file
   path="pcie_sim/altera_pcie_cv_hip_ast/mentor/av_hssi_tx_pld_pcs_interface_rbc.sv"
   type="SYSTEM_VERILOG_ENCRYPT"
   library="pcie"
   simulator="modelsim" />
 <file
   path="pcie_sim/altera_pcie_cv_hip_ast/alt_reset_ctrl_lego.sv"
   type="SYSTEM_VERILOG"
   library="pcie" />
 <file
   path="pcie_sim/altera_pcie_cv_hip_ast/alt_reset_ctrl_tgx_cdrauto.sv"
   type="SYSTEM_VERILOG"
   library="pcie" />
 <file
   path="pcie_sim/altera_pcie_cv_hip_ast/alt_xcvr_resync.sv"
   type="SYSTEM_VERILOG"
   library="pcie" />
 <file
   path="pcie_sim/altera_pcie_cv_hip_ast/mentor/alt_reset_ctrl_lego.sv"
   type="SYSTEM_VERILOG_ENCRYPT"
   library="pcie"
   simulator="modelsim" />
 <file
   path="pcie_sim/altera_pcie_cv_hip_ast/mentor/alt_reset_ctrl_tgx_cdrauto.sv"
   type="SYSTEM_VERILOG_ENCRYPT"
   library="pcie"
   simulator="modelsim" />
 <file
   path="pcie_sim/altera_pcie_cv_hip_ast/mentor/alt_xcvr_resync.sv"
   type="SYSTEM_VERILOG_ENCRYPT"
   library="pcie"
   simulator="modelsim" />
 <file
   path="pcie_sim/altera_pcie_cv_hip_ast/alt_xcvr_csr_common_h.sv"
   type="SYSTEM_VERILOG"
   library="pcie" />
 <file
   path="pcie_sim/altera_pcie_cv_hip_ast/alt_xcvr_csr_common.sv"
   type="SYSTEM_VERILOG"
   library="pcie" />
 <file
   path="pcie_sim/altera_pcie_cv_hip_ast/alt_xcvr_csr_pcs8g_h.sv"
   type="SYSTEM_VERILOG"
   library="pcie" />
 <file
   path="pcie_sim/altera_pcie_cv_hip_ast/alt_xcvr_csr_pcs8g.sv"
   type="SYSTEM_VERILOG"
   library="pcie" />
 <file
   path="pcie_sim/altera_pcie_cv_hip_ast/alt_xcvr_csr_selector.sv"
   type="SYSTEM_VERILOG"
   library="pcie" />
 <file
   path="pcie_sim/altera_pcie_cv_hip_ast/alt_xcvr_mgmt2dec.sv"
   type="SYSTEM_VERILOG"
   library="pcie" />
 <file
   path="pcie_sim/altera_pcie_cv_hip_ast/altera_wait_generate.v"
   type="VERILOG"
   library="pcie" />
 <file
   path="pcie_sim/altera_pcie_cv_hip_ast/mentor/alt_xcvr_csr_common_h.sv"
   type="SYSTEM_VERILOG_ENCRYPT"
   library="pcie"
   simulator="modelsim" />
 <file
   path="pcie_sim/altera_pcie_cv_hip_ast/mentor/alt_xcvr_csr_common.sv"
   type="SYSTEM_VERILOG_ENCRYPT"
   library="pcie"
   simulator="modelsim" />
 <file
   path="pcie_sim/altera_pcie_cv_hip_ast/mentor/alt_xcvr_csr_pcs8g_h.sv"
   type="SYSTEM_VERILOG_ENCRYPT"
   library="pcie"
   simulator="modelsim" />
 <file
   path="pcie_sim/altera_pcie_cv_hip_ast/mentor/alt_xcvr_csr_pcs8g.sv"
   type="SYSTEM_VERILOG_ENCRYPT"
   library="pcie"
   simulator="modelsim" />
 <file
   path="pcie_sim/altera_pcie_cv_hip_ast/mentor/alt_xcvr_csr_selector.sv"
   type="SYSTEM_VERILOG_ENCRYPT"
   library="pcie"
   simulator="modelsim" />
 <file
   path="pcie_sim/altera_pcie_cv_hip_ast/mentor/alt_xcvr_mgmt2dec.sv"
   type="SYSTEM_VERILOG_ENCRYPT"
   library="pcie"
   simulator="modelsim" />
 <file
   path="pcie_sim/altera_pcie_cv_hip_ast/mentor/altera_wait_generate.v"
   type="VERILOG_ENCRYPT"
   library="pcie"
   simulator="modelsim" />
 <file
   path="pcie_sim/altera_pcie_cv_hip_ast/av_xcvr_emsip_adapter.sv"
   type="SYSTEM_VERILOG"
   library="pcie" />
 <file
   path="pcie_sim/altera_pcie_cv_hip_ast/av_xcvr_pipe_native_hip.sv"
   type="SYSTEM_VERILOG"
   library="pcie" />
 <file
   path="pcie_sim/altera_pcie_cv_hip_ast/mentor/av_xcvr_emsip_adapter.sv"
   type="SYSTEM_VERILOG_ENCRYPT"
   library="pcie"
   simulator="modelsim" />
 <file
   path="pcie_sim/altera_pcie_cv_hip_ast/mentor/av_xcvr_pipe_native_hip.sv"
   type="SYSTEM_VERILOG_ENCRYPT"
   library="pcie"
   simulator="modelsim" />
 <file
   path="pcie_sim/altera_pcie_cv_hip_ast/plain_files.txt"
   type="OTHER"
   library="pcie" />
 <file
   path="pcie_sim/altera_pcie_cv_hip_ast/mentor_files.txt"
   type="OTHER"
   library="pcie" />
 <file path="pcie_sim/pcie.vhd" type="VHDL" />
 <topLevel name="pcie" />
 <deviceFamily name="cyclonev" />
</simPackage>
