# 1. FIFO IP 输入输出特性
## 1.1 写入数据时
- **wr_en** 置为高电平后，FIFO开始写入数据，置为低电平时，停止写入。
- **wr_ack** 写入应答信号：数据写入开始，被置为高电平，数据写满或**写入停止（wr_en 为低电平时）**， 被置为低电平。
- **din** 写入数据输入端口。
- **overflow** 写入溢出标志位：FIFO写满后被置为高电平，并保持高电平，直到写入停止后被置为低电平。
- **wr_data_count** 写入数据个数计数器：对FIFO中写入数据个数进行计数，计数增加。当数据读出后，计数器的值会减少。
- **almost_full** 几乎写满：在FIFO写满前的前一个数据写入时，被置为高电平；在数据被读出第二个时被置为低电平。
- **full** 写满：在FIFO写满时的最后一个数据被置为高电平；在数据被开始读出时，被置为低电平。