network pipeline_08 {
  in  sync void i;
  out sync bool o;
  in       bool x;

  // No actual pipeline variables, but with pipeline flow control

  new fsm a {
    out sync pipeline;
    void main() {
      i.read();
      out.write();
      fence;
    }
  }

  a -> b;

  new fsm b {
    in sync pipeline;
    void main() {
      in.read();
      o.write(x);
      fence;
    }
  }
}
// @fec/golden {{{
// module pipeline_08(
//    input   wire  clk,
//    input   wire  rst,
//    input   wire  i__valid,
//    output  reg   o,
//    output  reg   o__valid,
//    input   wire  x
// );
//
//    reg a__valid;
//
//    always @(posedge clk) begin
//      if (rst) begin
//        a__valid <= 1'b0;
//        o <= 1'b0;
//        o__valid <= 1'b0;
//      end else begin
//        a__valid <= 1'b0;
//        if (i__valid) begin
//          a__valid <= 1'b1;
//        end
//        o__valid <= 1'b0;
//        if (a__valid) begin
//          o <= x;
//          o__valid <= 1'd1;
//        end
//      end
//    end
//
// endmodule
// }}}
