TimeQuest Timing Analyzer report for ALU
Tue Jul 21 01:48:02 2020
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLOCK'
 12. Slow Model Hold: 'CLOCK'
 13. Slow Model Minimum Pulse Width: 'CLOCK'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'CLOCK'
 24. Fast Model Hold: 'CLOCK'
 25. Fast Model Minimum Pulse Width: 'CLOCK'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; ALU                                                               ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C8F256C6                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; CLOCK      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 141.2 MHz ; 141.2 MHz       ; CLOCK      ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLOCK ; -6.082 ; -4541.189     ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLOCK ; 0.391 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLOCK ; -1.423 ; -1243.836             ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK'                                                                                                        ;
+--------+------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -6.082 ; lpm_dff:A_REG|dffs[0]  ; lpm_dff:ALU_OUT|dffs[28] ; CLOCK        ; CLOCK       ; 1.000        ; -0.009     ; 7.109      ;
; -6.016 ; lpm_dff:A_REG|dffs[0]  ; lpm_dff:ALU_OUT|dffs[7]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.008     ; 7.044      ;
; -5.977 ; lpm_dff:A_REG|dffs[1]  ; lpm_dff:ALU_OUT|dffs[28] ; CLOCK        ; CLOCK       ; 1.000        ; 0.006      ; 7.019      ;
; -5.974 ; lpm_dff:B_REG|dffs[0]  ; lpm_dff:ALU_OUT|dffs[28] ; CLOCK        ; CLOCK       ; 1.000        ; 0.026      ; 7.036      ;
; -5.944 ; lpm_dff:B_REG|dffs[2]  ; lpm_dff:ALU_OUT|dffs[28] ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 6.979      ;
; -5.895 ; lpm_dff:A_REG|dffs[2]  ; lpm_dff:ALU_OUT|dffs[28] ; CLOCK        ; CLOCK       ; 1.000        ; 0.006      ; 6.937      ;
; -5.872 ; lpm_dff:B_REG|dffs[1]  ; lpm_dff:ALU_OUT|dffs[28] ; CLOCK        ; CLOCK       ; 1.000        ; 0.029      ; 6.937      ;
; -5.868 ; lpm_dff:A_REG|dffs[0]  ; lpm_dff:ALU_OUT|dffs[30] ; CLOCK        ; CLOCK       ; 1.000        ; -0.009     ; 6.895      ;
; -5.831 ; lpm_dff:B_REG|dffs[2]  ; lpm_dff:ALU_OUT|dffs[7]  ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 6.867      ;
; -5.822 ; lpm_dff:B_REG|dffs[4]  ; lpm_dff:ALU_OUT|dffs[28] ; CLOCK        ; CLOCK       ; 1.000        ; -0.009     ; 6.849      ;
; -5.820 ; lpm_dff:B_REG|dffs[7]  ; lpm_dff:ALU_OUT|dffs[28] ; CLOCK        ; CLOCK       ; 1.000        ; -0.014     ; 6.842      ;
; -5.775 ; lpm_dff:B_REG|dffs[3]  ; lpm_dff:ALU_OUT|dffs[28] ; CLOCK        ; CLOCK       ; 1.000        ; 0.020      ; 6.831      ;
; -5.764 ; lpm_dff:A_REG|dffs[5]  ; lpm_dff:ALU_OUT|dffs[28] ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 6.799      ;
; -5.763 ; lpm_dff:A_REG|dffs[0]  ; lpm_dff:ALU_OUT|dffs[24] ; CLOCK        ; CLOCK       ; 1.000        ; 0.021      ; 6.820      ;
; -5.763 ; lpm_dff:A_REG|dffs[1]  ; lpm_dff:ALU_OUT|dffs[30] ; CLOCK        ; CLOCK       ; 1.000        ; 0.006      ; 6.805      ;
; -5.760 ; lpm_dff:B_REG|dffs[0]  ; lpm_dff:ALU_OUT|dffs[30] ; CLOCK        ; CLOCK       ; 1.000        ; 0.026      ; 6.822      ;
; -5.748 ; lpm_dff:A_REG|dffs[4]  ; lpm_dff:ALU_OUT|dffs[28] ; CLOCK        ; CLOCK       ; 1.000        ; 0.006      ; 6.790      ;
; -5.730 ; lpm_dff:B_REG|dffs[2]  ; lpm_dff:ALU_OUT|dffs[30] ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 6.765      ;
; -5.716 ; lpm_dff:B_REG|dffs[11] ; lpm_dff:ALU_OUT|dffs[28] ; CLOCK        ; CLOCK       ; 1.000        ; -0.012     ; 6.740      ;
; -5.713 ; lpm_dff:A_REG|dffs[0]  ; lpm_dff:ALU_OUT|dffs[15] ; CLOCK        ; CLOCK       ; 1.000        ; 0.013      ; 6.762      ;
; -5.710 ; lpm_dff:A_REG|dffs[0]  ; lpm_dff:ALU_OUT|dffs[0]  ; CLOCK        ; CLOCK       ; 1.000        ; 0.030      ; 6.776      ;
; -5.684 ; lpm_dff:A_REG|dffs[1]  ; lpm_dff:ALU_OUT|dffs[7]  ; CLOCK        ; CLOCK       ; 1.000        ; 0.007      ; 6.727      ;
; -5.681 ; lpm_dff:A_REG|dffs[2]  ; lpm_dff:ALU_OUT|dffs[30] ; CLOCK        ; CLOCK       ; 1.000        ; 0.006      ; 6.723      ;
; -5.674 ; lpm_dff:A_REG|dffs[5]  ; lpm_dff:ALU_OUT|dffs[7]  ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 6.710      ;
; -5.668 ; lpm_dff:B_REG|dffs[6]  ; lpm_dff:ALU_OUT|dffs[28] ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 6.703      ;
; -5.658 ; lpm_dff:B_REG|dffs[1]  ; lpm_dff:ALU_OUT|dffs[30] ; CLOCK        ; CLOCK       ; 1.000        ; 0.029      ; 6.723      ;
; -5.623 ; lpm_dff:B_REG|dffs[5]  ; lpm_dff:ALU_OUT|dffs[28] ; CLOCK        ; CLOCK       ; 1.000        ; 0.003      ; 6.662      ;
; -5.617 ; lpm_dff:A_REG|dffs[0]  ; lpm_dff:ALU_OUT|dffs[25] ; CLOCK        ; CLOCK       ; 1.000        ; 0.021      ; 6.674      ;
; -5.608 ; lpm_dff:B_REG|dffs[4]  ; lpm_dff:ALU_OUT|dffs[30] ; CLOCK        ; CLOCK       ; 1.000        ; -0.009     ; 6.635      ;
; -5.606 ; lpm_dff:B_REG|dffs[7]  ; lpm_dff:ALU_OUT|dffs[30] ; CLOCK        ; CLOCK       ; 1.000        ; -0.014     ; 6.628      ;
; -5.592 ; lpm_dff:A_REG|dffs[0]  ; lpm_dff:ALU_OUT|dffs[12] ; CLOCK        ; CLOCK       ; 1.000        ; 0.022      ; 6.650      ;
; -5.584 ; lpm_dff:A_REG|dffs[3]  ; lpm_dff:ALU_OUT|dffs[28] ; CLOCK        ; CLOCK       ; 1.000        ; 0.007      ; 6.627      ;
; -5.581 ; lpm_dff:IR|dffs[5]     ; lpm_dff:ALU_OUT|dffs[14] ; CLOCK        ; CLOCK       ; 1.000        ; 0.007      ; 6.624      ;
; -5.578 ; lpm_dff:B_REG|dffs[2]  ; lpm_dff:ALU_OUT|dffs[24] ; CLOCK        ; CLOCK       ; 1.000        ; 0.029      ; 6.643      ;
; -5.562 ; lpm_dff:A_REG|dffs[0]  ; lpm_dff:ALU_OUT|dffs[26] ; CLOCK        ; CLOCK       ; 1.000        ; 0.029      ; 6.627      ;
; -5.562 ; lpm_dff:IR|dffs[5]     ; lpm_dff:ALU_OUT|dffs[18] ; CLOCK        ; CLOCK       ; 1.000        ; 0.024      ; 6.622      ;
; -5.562 ; lpm_dff:B_REG|dffs[4]  ; lpm_dff:ALU_OUT|dffs[7]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.008     ; 6.590      ;
; -5.561 ; lpm_dff:B_REG|dffs[3]  ; lpm_dff:ALU_OUT|dffs[30] ; CLOCK        ; CLOCK       ; 1.000        ; 0.020      ; 6.617      ;
; -5.550 ; lpm_dff:A_REG|dffs[5]  ; lpm_dff:ALU_OUT|dffs[30] ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 6.585      ;
; -5.549 ; lpm_dff:A_REG|dffs[0]  ; lpm_dff:ALU_OUT|dffs[4]  ; CLOCK        ; CLOCK       ; 1.000        ; 0.017      ; 6.602      ;
; -5.546 ; lpm_dff:A_REG|dffs[0]  ; lpm_dff:ALU_OUT|dffs[22] ; CLOCK        ; CLOCK       ; 1.000        ; -0.016     ; 6.566      ;
; -5.542 ; lpm_dff:B_REG|dffs[11] ; lpm_dff:ALU_OUT|dffs[30] ; CLOCK        ; CLOCK       ; 1.000        ; -0.012     ; 6.566      ;
; -5.540 ; lpm_dff:A_REG|dffs[7]  ; lpm_dff:ALU_OUT|dffs[7]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.014     ; 6.562      ;
; -5.540 ; lpm_dff:A_REG|dffs[7]  ; lpm_dff:ALU_OUT|dffs[28] ; CLOCK        ; CLOCK       ; 1.000        ; -0.015     ; 6.561      ;
; -5.534 ; lpm_dff:A_REG|dffs[4]  ; lpm_dff:ALU_OUT|dffs[30] ; CLOCK        ; CLOCK       ; 1.000        ; 0.006      ; 6.576      ;
; -5.528 ; lpm_dff:B_REG|dffs[2]  ; lpm_dff:ALU_OUT|dffs[15] ; CLOCK        ; CLOCK       ; 1.000        ; 0.021      ; 6.585      ;
; -5.526 ; lpm_dff:A_REG|dffs[0]  ; lpm_dff:ALU_OUT|dffs[19] ; CLOCK        ; CLOCK       ; 1.000        ; 0.013      ; 6.575      ;
; -5.526 ; lpm_dff:A_REG|dffs[0]  ; lpm_dff:ALU_OUT|dffs[21] ; CLOCK        ; CLOCK       ; 1.000        ; 0.013      ; 6.575      ;
; -5.525 ; lpm_dff:B_REG|dffs[2]  ; lpm_dff:ALU_OUT|dffs[0]  ; CLOCK        ; CLOCK       ; 1.000        ; 0.038      ; 6.599      ;
; -5.522 ; lpm_dff:IR|dffs[5]     ; lpm_dff:ALU_OUT|dffs[30] ; CLOCK        ; CLOCK       ; 1.000        ; -0.015     ; 6.543      ;
; -5.507 ; lpm_dff:IR|dffs[5]     ; lpm_dff:ALU_OUT|dffs[29] ; CLOCK        ; CLOCK       ; 1.000        ; 0.015      ; 6.558      ;
; -5.497 ; lpm_dff:A_REG|dffs[3]  ; lpm_dff:ALU_OUT|dffs[7]  ; CLOCK        ; CLOCK       ; 1.000        ; 0.008      ; 6.541      ;
; -5.470 ; lpm_dff:A_REG|dffs[0]  ; lpm_dff:ALU_OUT|dffs[6]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.013     ; 6.493      ;
; -5.461 ; lpm_dff:IR|dffs[5]     ; lpm_dff:ALU_OUT|dffs[6]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.019     ; 6.478      ;
; -5.454 ; lpm_dff:A_REG|dffs[4]  ; lpm_dff:ALU_OUT|dffs[7]  ; CLOCK        ; CLOCK       ; 1.000        ; 0.007      ; 6.497      ;
; -5.454 ; lpm_dff:B_REG|dffs[6]  ; lpm_dff:ALU_OUT|dffs[30] ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 6.489      ;
; -5.449 ; lpm_dff:B_REG|dffs[3]  ; lpm_dff:ALU_OUT|dffs[7]  ; CLOCK        ; CLOCK       ; 1.000        ; 0.021      ; 6.506      ;
; -5.440 ; lpm_dff:B_REG|dffs[0]  ; lpm_dff:ALU_OUT|dffs[7]  ; CLOCK        ; CLOCK       ; 1.000        ; 0.027      ; 6.503      ;
; -5.433 ; lpm_dff:B_REG|dffs[10] ; lpm_dff:ALU_OUT|dffs[7]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.011     ; 6.458      ;
; -5.433 ; lpm_dff:A_REG|dffs[0]  ; lpm_dff:ALU_OUT|dffs[18] ; CLOCK        ; CLOCK       ; 1.000        ; 0.030      ; 6.499      ;
; -5.432 ; lpm_dff:B_REG|dffs[2]  ; lpm_dff:ALU_OUT|dffs[25] ; CLOCK        ; CLOCK       ; 1.000        ; 0.029      ; 6.497      ;
; -5.431 ; lpm_dff:A_REG|dffs[1]  ; lpm_dff:ALU_OUT|dffs[24] ; CLOCK        ; CLOCK       ; 1.000        ; 0.036      ; 6.503      ;
; -5.428 ; lpm_dff:B_REG|dffs[11] ; lpm_dff:ALU_OUT|dffs[7]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.011     ; 6.453      ;
; -5.421 ; lpm_dff:A_REG|dffs[0]  ; lpm_dff:ALU_OUT|dffs[8]  ; CLOCK        ; CLOCK       ; 1.000        ; 0.032      ; 6.489      ;
; -5.421 ; lpm_dff:A_REG|dffs[5]  ; lpm_dff:ALU_OUT|dffs[24] ; CLOCK        ; CLOCK       ; 1.000        ; 0.029      ; 6.486      ;
; -5.411 ; lpm_dff:A_REG|dffs[6]  ; lpm_dff:ALU_OUT|dffs[28] ; CLOCK        ; CLOCK       ; 1.000        ; -0.015     ; 6.432      ;
; -5.409 ; lpm_dff:B_REG|dffs[5]  ; lpm_dff:ALU_OUT|dffs[30] ; CLOCK        ; CLOCK       ; 1.000        ; 0.003      ; 6.448      ;
; -5.407 ; lpm_dff:B_REG|dffs[2]  ; lpm_dff:ALU_OUT|dffs[12] ; CLOCK        ; CLOCK       ; 1.000        ; 0.030      ; 6.473      ;
; -5.405 ; lpm_dff:B_REG|dffs[5]  ; lpm_dff:ALU_OUT|dffs[7]  ; CLOCK        ; CLOCK       ; 1.000        ; 0.004      ; 6.445      ;
; -5.400 ; lpm_dff:A_REG|dffs[0]  ; lpm_dff:ALU_OUT|dffs[1]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.016     ; 6.420      ;
; -5.399 ; lpm_dff:IR|dffs[6]     ; lpm_dff:B_REG|dffs[23]   ; CLOCK        ; CLOCK       ; 1.000        ; -0.010     ; 6.425      ;
; -5.398 ; lpm_dff:IR|dffs[5]     ; lpm_dff:ALU_OUT|dffs[28] ; CLOCK        ; CLOCK       ; 1.000        ; -0.015     ; 6.419      ;
; -5.398 ; lpm_dff:IR|dffs[5]     ; lpm_dff:ALU_OUT|dffs[22] ; CLOCK        ; CLOCK       ; 1.000        ; -0.022     ; 6.412      ;
; -5.381 ; lpm_dff:A_REG|dffs[1]  ; lpm_dff:ALU_OUT|dffs[15] ; CLOCK        ; CLOCK       ; 1.000        ; 0.028      ; 6.445      ;
; -5.379 ; lpm_dff:A_REG|dffs[9]  ; lpm_dff:ALU_OUT|dffs[28] ; CLOCK        ; CLOCK       ; 1.000        ; -0.014     ; 6.401      ;
; -5.378 ; lpm_dff:A_REG|dffs[1]  ; lpm_dff:ALU_OUT|dffs[0]  ; CLOCK        ; CLOCK       ; 1.000        ; 0.045      ; 6.459      ;
; -5.377 ; lpm_dff:B_REG|dffs[8]  ; lpm_dff:ALU_OUT|dffs[28] ; CLOCK        ; CLOCK       ; 1.000        ; 0.020      ; 6.433      ;
; -5.377 ; lpm_dff:B_REG|dffs[2]  ; lpm_dff:ALU_OUT|dffs[26] ; CLOCK        ; CLOCK       ; 1.000        ; 0.037      ; 6.450      ;
; -5.371 ; lpm_dff:A_REG|dffs[5]  ; lpm_dff:ALU_OUT|dffs[15] ; CLOCK        ; CLOCK       ; 1.000        ; 0.021      ; 6.428      ;
; -5.370 ; lpm_dff:A_REG|dffs[3]  ; lpm_dff:ALU_OUT|dffs[30] ; CLOCK        ; CLOCK       ; 1.000        ; 0.007      ; 6.413      ;
; -5.368 ; lpm_dff:A_REG|dffs[5]  ; lpm_dff:ALU_OUT|dffs[0]  ; CLOCK        ; CLOCK       ; 1.000        ; 0.038      ; 6.442      ;
; -5.366 ; lpm_dff:A_REG|dffs[7]  ; lpm_dff:ALU_OUT|dffs[30] ; CLOCK        ; CLOCK       ; 1.000        ; -0.015     ; 6.387      ;
; -5.364 ; lpm_dff:B_REG|dffs[2]  ; lpm_dff:ALU_OUT|dffs[4]  ; CLOCK        ; CLOCK       ; 1.000        ; 0.025      ; 6.425      ;
; -5.362 ; lpm_dff:A_REG|dffs[8]  ; lpm_dff:ALU_OUT|dffs[7]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.003     ; 6.395      ;
; -5.361 ; lpm_dff:B_REG|dffs[2]  ; lpm_dff:ALU_OUT|dffs[22] ; CLOCK        ; CLOCK       ; 1.000        ; -0.008     ; 6.389      ;
; -5.360 ; lpm_dff:IR|dffs[15]    ; lpm_dff:ALU_OUT|dffs[28] ; CLOCK        ; CLOCK       ; 1.000        ; -0.004     ; 6.392      ;
; -5.356 ; lpm_dff:IR|dffs[5]     ; lpm_dff:ALU_OUT|dffs[31] ; CLOCK        ; CLOCK       ; 1.000        ; 0.018      ; 6.410      ;
; -5.354 ; lpm_dff:A_REG|dffs[2]  ; lpm_dff:ALU_OUT|dffs[7]  ; CLOCK        ; CLOCK       ; 1.000        ; 0.007      ; 6.397      ;
; -5.353 ; lpm_dff:A_REG|dffs[0]  ; lpm_dff:ALU_OUT|dffs[31] ; CLOCK        ; CLOCK       ; 1.000        ; 0.024      ; 6.413      ;
; -5.352 ; lpm_dff:A_REG|dffs[0]  ; lpm_dff:ALU_OUT|dffs[9]  ; CLOCK        ; CLOCK       ; 1.000        ; 0.006      ; 6.394      ;
; -5.348 ; lpm_dff:A_REG|dffs[6]  ; lpm_dff:ALU_OUT|dffs[7]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.014     ; 6.370      ;
; -5.347 ; lpm_dff:A_REG|dffs[0]  ; lpm_dff:ALU_OUT|dffs[13] ; CLOCK        ; CLOCK       ; 1.000        ; 0.022      ; 6.405      ;
; -5.346 ; lpm_dff:A_REG|dffs[0]  ; lpm_dff:ALU_OUT|dffs[11] ; CLOCK        ; CLOCK       ; 1.000        ; 0.035      ; 6.417      ;
; -5.346 ; lpm_dff:A_REG|dffs[0]  ; lpm_dff:ALU_OUT|dffs[3]  ; CLOCK        ; CLOCK       ; 1.000        ; 0.006      ; 6.388      ;
; -5.345 ; lpm_dff:A_REG|dffs[29] ; lpm_dff:ALU_OUT|dffs[16] ; CLOCK        ; CLOCK       ; 1.000        ; -0.022     ; 6.359      ;
; -5.343 ; lpm_dff:A_REG|dffs[13] ; lpm_dff:ALU_OUT|dffs[14] ; CLOCK        ; CLOCK       ; 1.000        ; 0.018      ; 6.397      ;
; -5.341 ; lpm_dff:A_REG|dffs[0]  ; lpm_dff:ALU_OUT|dffs[10] ; CLOCK        ; CLOCK       ; 1.000        ; 0.030      ; 6.407      ;
; -5.341 ; lpm_dff:B_REG|dffs[2]  ; lpm_dff:ALU_OUT|dffs[19] ; CLOCK        ; CLOCK       ; 1.000        ; 0.021      ; 6.398      ;
; -5.341 ; lpm_dff:B_REG|dffs[2]  ; lpm_dff:ALU_OUT|dffs[21] ; CLOCK        ; CLOCK       ; 1.000        ; 0.021      ; 6.398      ;
; -5.340 ; lpm_dff:IR|dffs[6]     ; lpm_dff:ALU_OUT|dffs[31] ; CLOCK        ; CLOCK       ; 1.000        ; 0.018      ; 6.394      ;
+--------+------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK'                                                                                                                                                                                                                ;
+-------+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                   ; To Node                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PC:inst2|lpm_dff:inst|dffs[2]                                               ; PC:inst2|lpm_dff:inst|dffs[2]                                               ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27]    ; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27]    ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27]    ; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27]    ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27]    ; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27]    ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27]    ; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27]    ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27]    ; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27]    ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27]    ; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27]    ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27]    ; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27]    ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
+-------+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK'                                                                                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------+
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|q_a[0]                          ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|q_a[0]                          ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|q_a[10]                         ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|q_a[10]                         ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|q_a[11]                         ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|q_a[11]                         ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|q_a[12]                         ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|q_a[12]                         ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|q_a[13]                         ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|q_a[13]                         ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|q_a[14]                         ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|q_a[14]                         ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|q_a[15]                         ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|q_a[15]                         ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|q_a[16]                         ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|q_a[16]                         ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|q_a[17]                         ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|q_a[17]                         ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|q_a[18]                         ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|q_a[18]                         ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|q_a[19]                         ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|q_a[19]                         ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|q_a[1]                          ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|q_a[1]                          ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|q_a[2]                          ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|q_a[2]                          ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|q_a[3]                          ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|q_a[3]                          ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|q_a[4]                          ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|q_a[4]                          ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|q_a[5]                          ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|q_a[5]                          ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|q_a[6]                          ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|q_a[6]                          ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|q_a[7]                          ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|q_a[7]                          ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|q_a[8]                          ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|q_a[8]                          ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|q_a[9]                          ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|q_a[9]                          ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|ram_block1a0~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|ram_block1a0~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|ram_block1a0~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|ram_block1a0~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|ram_block1a2~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|ram_block1a2~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|ram_block1a2~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|ram_block1a2~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|ram_block1a2~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|ram_block1a2~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|ram_block1a2~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|ram_block1a2~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|ram_block1a2~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|ram_block1a2~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|ram_block1a2~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|ram_block1a2~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|ram_block1a2~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|ram_block1a2~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|ram_block1a2~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|ram_block1a2~porta_address_reg7 ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK ; Rise       ; CLOCK                                                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10]                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10]                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11]                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11]                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12]                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12]                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13]                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13]                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14]                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14]                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15]                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15]                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[16]                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[16]                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[17]                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[17]                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[19]                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[19]                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                                      ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RESET     ; CLOCK      ; 6.147 ; 6.147 ; Rise       ; CLOCK           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RESET     ; CLOCK      ; 0.246 ; 0.246 ; Rise       ; CLOCK           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; do_update       ; CLOCK      ; 7.367  ; 7.367  ; Rise       ; CLOCK           ;
; eq              ; CLOCK      ; 10.859 ; 10.859 ; Rise       ; CLOCK           ;
; inst_cache_en   ; CLOCK      ; 6.886  ; 6.886  ; Rise       ; CLOCK           ;
; instr[*]        ; CLOCK      ; 8.730  ; 8.730  ; Rise       ; CLOCK           ;
;  instr[0]       ; CLOCK      ; 6.441  ; 6.441  ; Rise       ; CLOCK           ;
;  instr[1]       ; CLOCK      ; 6.461  ; 6.461  ; Rise       ; CLOCK           ;
;  instr[2]       ; CLOCK      ; 6.582  ; 6.582  ; Rise       ; CLOCK           ;
;  instr[3]       ; CLOCK      ; 6.174  ; 6.174  ; Rise       ; CLOCK           ;
;  instr[4]       ; CLOCK      ; 6.653  ; 6.653  ; Rise       ; CLOCK           ;
;  instr[5]       ; CLOCK      ; 7.300  ; 7.300  ; Rise       ; CLOCK           ;
;  instr[6]       ; CLOCK      ; 7.508  ; 7.508  ; Rise       ; CLOCK           ;
;  instr[7]       ; CLOCK      ; 7.849  ; 7.849  ; Rise       ; CLOCK           ;
;  instr[8]       ; CLOCK      ; 8.730  ; 8.730  ; Rise       ; CLOCK           ;
;  instr[9]       ; CLOCK      ; 7.634  ; 7.634  ; Rise       ; CLOCK           ;
;  instr[10]      ; CLOCK      ; 7.380  ; 7.380  ; Rise       ; CLOCK           ;
;  instr[11]      ; CLOCK      ; 6.912  ; 6.912  ; Rise       ; CLOCK           ;
;  instr[12]      ; CLOCK      ; 7.146  ; 7.146  ; Rise       ; CLOCK           ;
;  instr[13]      ; CLOCK      ; 7.827  ; 7.827  ; Rise       ; CLOCK           ;
;  instr[14]      ; CLOCK      ; 7.021  ; 7.021  ; Rise       ; CLOCK           ;
;  instr[15]      ; CLOCK      ; 6.455  ; 6.455  ; Rise       ; CLOCK           ;
;  instr[16]      ; CLOCK      ; 6.740  ; 6.740  ; Rise       ; CLOCK           ;
;  instr[17]      ; CLOCK      ; 6.746  ; 6.746  ; Rise       ; CLOCK           ;
;  instr[18]      ; CLOCK      ; 6.810  ; 6.810  ; Rise       ; CLOCK           ;
;  instr[19]      ; CLOCK      ; 6.432  ; 6.432  ; Rise       ; CLOCK           ;
; is_shamt_load   ; CLOCK      ; 9.352  ; 9.352  ; Rise       ; CLOCK           ;
; overflow        ; CLOCK      ; 11.511 ; 11.511 ; Rise       ; CLOCK           ;
; pc[*]           ; CLOCK      ; 6.944  ; 6.944  ; Rise       ; CLOCK           ;
;  pc[2]          ; CLOCK      ; 6.944  ; 6.944  ; Rise       ; CLOCK           ;
;  pc[3]          ; CLOCK      ; 6.581  ; 6.581  ; Rise       ; CLOCK           ;
;  pc[4]          ; CLOCK      ; 6.625  ; 6.625  ; Rise       ; CLOCK           ;
;  pc[5]          ; CLOCK      ; 6.114  ; 6.114  ; Rise       ; CLOCK           ;
;  pc[6]          ; CLOCK      ; 6.140  ; 6.140  ; Rise       ; CLOCK           ;
;  pc[7]          ; CLOCK      ; 6.505  ; 6.505  ; Rise       ; CLOCK           ;
;  pc[8]          ; CLOCK      ; 6.090  ; 6.090  ; Rise       ; CLOCK           ;
;  pc[9]          ; CLOCK      ; 5.809  ; 5.809  ; Rise       ; CLOCK           ;
;  pc[10]         ; CLOCK      ; 5.819  ; 5.819  ; Rise       ; CLOCK           ;
;  pc[11]         ; CLOCK      ; 5.806  ; 5.806  ; Rise       ; CLOCK           ;
;  pc[12]         ; CLOCK      ; 6.097  ; 6.097  ; Rise       ; CLOCK           ;
;  pc[13]         ; CLOCK      ; 6.084  ; 6.084  ; Rise       ; CLOCK           ;
;  pc[14]         ; CLOCK      ; 6.164  ; 6.164  ; Rise       ; CLOCK           ;
;  pc[15]         ; CLOCK      ; 6.137  ; 6.137  ; Rise       ; CLOCK           ;
;  pc[16]         ; CLOCK      ; 6.589  ; 6.589  ; Rise       ; CLOCK           ;
;  pc[17]         ; CLOCK      ; 6.128  ; 6.128  ; Rise       ; CLOCK           ;
;  pc[18]         ; CLOCK      ; 6.102  ; 6.102  ; Rise       ; CLOCK           ;
;  pc[19]         ; CLOCK      ; 6.188  ; 6.188  ; Rise       ; CLOCK           ;
;  pc[20]         ; CLOCK      ; 6.332  ; 6.332  ; Rise       ; CLOCK           ;
;  pc[21]         ; CLOCK      ; 6.187  ; 6.187  ; Rise       ; CLOCK           ;
;  pc[22]         ; CLOCK      ; 6.333  ; 6.333  ; Rise       ; CLOCK           ;
;  pc[23]         ; CLOCK      ; 6.125  ; 6.125  ; Rise       ; CLOCK           ;
;  pc[24]         ; CLOCK      ; 5.806  ; 5.806  ; Rise       ; CLOCK           ;
;  pc[25]         ; CLOCK      ; 6.330  ; 6.330  ; Rise       ; CLOCK           ;
;  pc[26]         ; CLOCK      ; 6.061  ; 6.061  ; Rise       ; CLOCK           ;
;  pc[27]         ; CLOCK      ; 6.106  ; 6.106  ; Rise       ; CLOCK           ;
;  pc[28]         ; CLOCK      ; 6.347  ; 6.347  ; Rise       ; CLOCK           ;
;  pc[29]         ; CLOCK      ; 6.107  ; 6.107  ; Rise       ; CLOCK           ;
;  pc[30]         ; CLOCK      ; 5.800  ; 5.800  ; Rise       ; CLOCK           ;
;  pc[31]         ; CLOCK      ; 6.600  ; 6.600  ; Rise       ; CLOCK           ;
; reg_write       ; CLOCK      ; 7.560  ; 7.560  ; Rise       ; CLOCK           ;
; sgn             ; CLOCK      ; 12.657 ; 12.657 ; Rise       ; CLOCK           ;
; write_date[*]   ; CLOCK      ; 10.808 ; 10.808 ; Rise       ; CLOCK           ;
;  write_date[0]  ; CLOCK      ; 9.553  ; 9.553  ; Rise       ; CLOCK           ;
;  write_date[1]  ; CLOCK      ; 9.594  ; 9.594  ; Rise       ; CLOCK           ;
;  write_date[2]  ; CLOCK      ; 10.018 ; 10.018 ; Rise       ; CLOCK           ;
;  write_date[3]  ; CLOCK      ; 9.482  ; 9.482  ; Rise       ; CLOCK           ;
;  write_date[4]  ; CLOCK      ; 9.733  ; 9.733  ; Rise       ; CLOCK           ;
;  write_date[5]  ; CLOCK      ; 10.246 ; 10.246 ; Rise       ; CLOCK           ;
;  write_date[6]  ; CLOCK      ; 9.365  ; 9.365  ; Rise       ; CLOCK           ;
;  write_date[7]  ; CLOCK      ; 9.179  ; 9.179  ; Rise       ; CLOCK           ;
;  write_date[8]  ; CLOCK      ; 10.565 ; 10.565 ; Rise       ; CLOCK           ;
;  write_date[9]  ; CLOCK      ; 10.808 ; 10.808 ; Rise       ; CLOCK           ;
;  write_date[10] ; CLOCK      ; 8.778  ; 8.778  ; Rise       ; CLOCK           ;
;  write_date[11] ; CLOCK      ; 9.256  ; 9.256  ; Rise       ; CLOCK           ;
;  write_date[12] ; CLOCK      ; 9.108  ; 9.108  ; Rise       ; CLOCK           ;
;  write_date[13] ; CLOCK      ; 8.802  ; 8.802  ; Rise       ; CLOCK           ;
;  write_date[14] ; CLOCK      ; 9.652  ; 9.652  ; Rise       ; CLOCK           ;
;  write_date[15] ; CLOCK      ; 9.401  ; 9.401  ; Rise       ; CLOCK           ;
;  write_date[16] ; CLOCK      ; 9.439  ; 9.439  ; Rise       ; CLOCK           ;
;  write_date[17] ; CLOCK      ; 9.476  ; 9.476  ; Rise       ; CLOCK           ;
;  write_date[18] ; CLOCK      ; 8.872  ; 8.872  ; Rise       ; CLOCK           ;
;  write_date[19] ; CLOCK      ; 9.114  ; 9.114  ; Rise       ; CLOCK           ;
;  write_date[20] ; CLOCK      ; 9.944  ; 9.944  ; Rise       ; CLOCK           ;
;  write_date[21] ; CLOCK      ; 9.046  ; 9.046  ; Rise       ; CLOCK           ;
;  write_date[22] ; CLOCK      ; 9.073  ; 9.073  ; Rise       ; CLOCK           ;
;  write_date[23] ; CLOCK      ; 9.737  ; 9.737  ; Rise       ; CLOCK           ;
;  write_date[24] ; CLOCK      ; 9.719  ; 9.719  ; Rise       ; CLOCK           ;
;  write_date[25] ; CLOCK      ; 8.837  ; 8.837  ; Rise       ; CLOCK           ;
;  write_date[26] ; CLOCK      ; 10.398 ; 10.398 ; Rise       ; CLOCK           ;
;  write_date[27] ; CLOCK      ; 9.260  ; 9.260  ; Rise       ; CLOCK           ;
;  write_date[28] ; CLOCK      ; 8.860  ; 8.860  ; Rise       ; CLOCK           ;
;  write_date[29] ; CLOCK      ; 8.912  ; 8.912  ; Rise       ; CLOCK           ;
;  write_date[30] ; CLOCK      ; 9.726  ; 9.726  ; Rise       ; CLOCK           ;
;  write_date[31] ; CLOCK      ; 8.988  ; 8.988  ; Rise       ; CLOCK           ;
; zero            ; CLOCK      ; 16.528 ; 16.528 ; Rise       ; CLOCK           ;
+-----------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; do_update       ; CLOCK      ; 7.097 ; 7.097 ; Rise       ; CLOCK           ;
; eq              ; CLOCK      ; 8.534 ; 8.534 ; Rise       ; CLOCK           ;
; inst_cache_en   ; CLOCK      ; 6.622 ; 6.622 ; Rise       ; CLOCK           ;
; instr[*]        ; CLOCK      ; 6.174 ; 6.174 ; Rise       ; CLOCK           ;
;  instr[0]       ; CLOCK      ; 6.441 ; 6.441 ; Rise       ; CLOCK           ;
;  instr[1]       ; CLOCK      ; 6.461 ; 6.461 ; Rise       ; CLOCK           ;
;  instr[2]       ; CLOCK      ; 6.582 ; 6.582 ; Rise       ; CLOCK           ;
;  instr[3]       ; CLOCK      ; 6.174 ; 6.174 ; Rise       ; CLOCK           ;
;  instr[4]       ; CLOCK      ; 6.653 ; 6.653 ; Rise       ; CLOCK           ;
;  instr[5]       ; CLOCK      ; 7.300 ; 7.300 ; Rise       ; CLOCK           ;
;  instr[6]       ; CLOCK      ; 7.508 ; 7.508 ; Rise       ; CLOCK           ;
;  instr[7]       ; CLOCK      ; 7.849 ; 7.849 ; Rise       ; CLOCK           ;
;  instr[8]       ; CLOCK      ; 8.730 ; 8.730 ; Rise       ; CLOCK           ;
;  instr[9]       ; CLOCK      ; 7.634 ; 7.634 ; Rise       ; CLOCK           ;
;  instr[10]      ; CLOCK      ; 7.380 ; 7.380 ; Rise       ; CLOCK           ;
;  instr[11]      ; CLOCK      ; 6.912 ; 6.912 ; Rise       ; CLOCK           ;
;  instr[12]      ; CLOCK      ; 7.146 ; 7.146 ; Rise       ; CLOCK           ;
;  instr[13]      ; CLOCK      ; 7.827 ; 7.827 ; Rise       ; CLOCK           ;
;  instr[14]      ; CLOCK      ; 7.021 ; 7.021 ; Rise       ; CLOCK           ;
;  instr[15]      ; CLOCK      ; 6.455 ; 6.455 ; Rise       ; CLOCK           ;
;  instr[16]      ; CLOCK      ; 6.740 ; 6.740 ; Rise       ; CLOCK           ;
;  instr[17]      ; CLOCK      ; 6.746 ; 6.746 ; Rise       ; CLOCK           ;
;  instr[18]      ; CLOCK      ; 6.810 ; 6.810 ; Rise       ; CLOCK           ;
;  instr[19]      ; CLOCK      ; 6.432 ; 6.432 ; Rise       ; CLOCK           ;
; is_shamt_load   ; CLOCK      ; 8.738 ; 8.738 ; Rise       ; CLOCK           ;
; overflow        ; CLOCK      ; 7.511 ; 7.511 ; Rise       ; CLOCK           ;
; pc[*]           ; CLOCK      ; 5.800 ; 5.800 ; Rise       ; CLOCK           ;
;  pc[2]          ; CLOCK      ; 6.944 ; 6.944 ; Rise       ; CLOCK           ;
;  pc[3]          ; CLOCK      ; 6.581 ; 6.581 ; Rise       ; CLOCK           ;
;  pc[4]          ; CLOCK      ; 6.625 ; 6.625 ; Rise       ; CLOCK           ;
;  pc[5]          ; CLOCK      ; 6.114 ; 6.114 ; Rise       ; CLOCK           ;
;  pc[6]          ; CLOCK      ; 6.140 ; 6.140 ; Rise       ; CLOCK           ;
;  pc[7]          ; CLOCK      ; 6.505 ; 6.505 ; Rise       ; CLOCK           ;
;  pc[8]          ; CLOCK      ; 6.090 ; 6.090 ; Rise       ; CLOCK           ;
;  pc[9]          ; CLOCK      ; 5.809 ; 5.809 ; Rise       ; CLOCK           ;
;  pc[10]         ; CLOCK      ; 5.819 ; 5.819 ; Rise       ; CLOCK           ;
;  pc[11]         ; CLOCK      ; 5.806 ; 5.806 ; Rise       ; CLOCK           ;
;  pc[12]         ; CLOCK      ; 6.097 ; 6.097 ; Rise       ; CLOCK           ;
;  pc[13]         ; CLOCK      ; 6.084 ; 6.084 ; Rise       ; CLOCK           ;
;  pc[14]         ; CLOCK      ; 6.164 ; 6.164 ; Rise       ; CLOCK           ;
;  pc[15]         ; CLOCK      ; 6.137 ; 6.137 ; Rise       ; CLOCK           ;
;  pc[16]         ; CLOCK      ; 6.589 ; 6.589 ; Rise       ; CLOCK           ;
;  pc[17]         ; CLOCK      ; 6.128 ; 6.128 ; Rise       ; CLOCK           ;
;  pc[18]         ; CLOCK      ; 6.102 ; 6.102 ; Rise       ; CLOCK           ;
;  pc[19]         ; CLOCK      ; 6.188 ; 6.188 ; Rise       ; CLOCK           ;
;  pc[20]         ; CLOCK      ; 6.332 ; 6.332 ; Rise       ; CLOCK           ;
;  pc[21]         ; CLOCK      ; 6.187 ; 6.187 ; Rise       ; CLOCK           ;
;  pc[22]         ; CLOCK      ; 6.333 ; 6.333 ; Rise       ; CLOCK           ;
;  pc[23]         ; CLOCK      ; 6.125 ; 6.125 ; Rise       ; CLOCK           ;
;  pc[24]         ; CLOCK      ; 5.806 ; 5.806 ; Rise       ; CLOCK           ;
;  pc[25]         ; CLOCK      ; 6.330 ; 6.330 ; Rise       ; CLOCK           ;
;  pc[26]         ; CLOCK      ; 6.061 ; 6.061 ; Rise       ; CLOCK           ;
;  pc[27]         ; CLOCK      ; 6.106 ; 6.106 ; Rise       ; CLOCK           ;
;  pc[28]         ; CLOCK      ; 6.347 ; 6.347 ; Rise       ; CLOCK           ;
;  pc[29]         ; CLOCK      ; 6.107 ; 6.107 ; Rise       ; CLOCK           ;
;  pc[30]         ; CLOCK      ; 5.800 ; 5.800 ; Rise       ; CLOCK           ;
;  pc[31]         ; CLOCK      ; 6.600 ; 6.600 ; Rise       ; CLOCK           ;
; reg_write       ; CLOCK      ; 7.316 ; 7.316 ; Rise       ; CLOCK           ;
; sgn             ; CLOCK      ; 8.238 ; 8.238 ; Rise       ; CLOCK           ;
; write_date[*]   ; CLOCK      ; 7.355 ; 7.355 ; Rise       ; CLOCK           ;
;  write_date[0]  ; CLOCK      ; 7.802 ; 7.802 ; Rise       ; CLOCK           ;
;  write_date[1]  ; CLOCK      ; 7.778 ; 7.778 ; Rise       ; CLOCK           ;
;  write_date[2]  ; CLOCK      ; 8.247 ; 8.247 ; Rise       ; CLOCK           ;
;  write_date[3]  ; CLOCK      ; 7.796 ; 7.796 ; Rise       ; CLOCK           ;
;  write_date[4]  ; CLOCK      ; 8.139 ; 8.139 ; Rise       ; CLOCK           ;
;  write_date[5]  ; CLOCK      ; 7.832 ; 7.832 ; Rise       ; CLOCK           ;
;  write_date[6]  ; CLOCK      ; 7.753 ; 7.753 ; Rise       ; CLOCK           ;
;  write_date[7]  ; CLOCK      ; 7.642 ; 7.642 ; Rise       ; CLOCK           ;
;  write_date[8]  ; CLOCK      ; 8.808 ; 8.808 ; Rise       ; CLOCK           ;
;  write_date[9]  ; CLOCK      ; 8.633 ; 8.633 ; Rise       ; CLOCK           ;
;  write_date[10] ; CLOCK      ; 7.518 ; 7.518 ; Rise       ; CLOCK           ;
;  write_date[11] ; CLOCK      ; 8.895 ; 8.895 ; Rise       ; CLOCK           ;
;  write_date[12] ; CLOCK      ; 8.035 ; 8.035 ; Rise       ; CLOCK           ;
;  write_date[13] ; CLOCK      ; 8.150 ; 8.150 ; Rise       ; CLOCK           ;
;  write_date[14] ; CLOCK      ; 8.360 ; 8.360 ; Rise       ; CLOCK           ;
;  write_date[15] ; CLOCK      ; 8.372 ; 8.372 ; Rise       ; CLOCK           ;
;  write_date[16] ; CLOCK      ; 8.562 ; 8.562 ; Rise       ; CLOCK           ;
;  write_date[17] ; CLOCK      ; 9.018 ; 9.018 ; Rise       ; CLOCK           ;
;  write_date[18] ; CLOCK      ; 8.202 ; 8.202 ; Rise       ; CLOCK           ;
;  write_date[19] ; CLOCK      ; 8.463 ; 8.463 ; Rise       ; CLOCK           ;
;  write_date[20] ; CLOCK      ; 9.350 ; 9.350 ; Rise       ; CLOCK           ;
;  write_date[21] ; CLOCK      ; 8.591 ; 8.591 ; Rise       ; CLOCK           ;
;  write_date[22] ; CLOCK      ; 8.256 ; 8.256 ; Rise       ; CLOCK           ;
;  write_date[23] ; CLOCK      ; 8.695 ; 8.695 ; Rise       ; CLOCK           ;
;  write_date[24] ; CLOCK      ; 8.460 ; 8.460 ; Rise       ; CLOCK           ;
;  write_date[25] ; CLOCK      ; 8.011 ; 8.011 ; Rise       ; CLOCK           ;
;  write_date[26] ; CLOCK      ; 9.868 ; 9.868 ; Rise       ; CLOCK           ;
;  write_date[27] ; CLOCK      ; 8.255 ; 8.255 ; Rise       ; CLOCK           ;
;  write_date[28] ; CLOCK      ; 7.355 ; 7.355 ; Rise       ; CLOCK           ;
;  write_date[29] ; CLOCK      ; 7.406 ; 7.406 ; Rise       ; CLOCK           ;
;  write_date[30] ; CLOCK      ; 8.941 ; 8.941 ; Rise       ; CLOCK           ;
;  write_date[31] ; CLOCK      ; 8.190 ; 8.190 ; Rise       ; CLOCK           ;
; zero            ; CLOCK      ; 9.778 ; 9.778 ; Rise       ; CLOCK           ;
+-----------------+------------+-------+-------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLOCK ; -2.358 ; -1501.470     ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLOCK ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLOCK ; -1.423 ; -1243.836             ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK'                                                                                                        ;
+--------+------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -2.358 ; lpm_dff:A_REG|dffs[0]  ; lpm_dff:ALU_OUT|dffs[28] ; CLOCK        ; CLOCK       ; 1.000        ; -0.013     ; 3.377      ;
; -2.336 ; lpm_dff:A_REG|dffs[0]  ; lpm_dff:ALU_OUT|dffs[7]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.012     ; 3.356      ;
; -2.290 ; lpm_dff:A_REG|dffs[1]  ; lpm_dff:ALU_OUT|dffs[28] ; CLOCK        ; CLOCK       ; 1.000        ; 0.003      ; 3.325      ;
; -2.286 ; lpm_dff:B_REG|dffs[2]  ; lpm_dff:ALU_OUT|dffs[28] ; CLOCK        ; CLOCK       ; 1.000        ; -0.006     ; 3.312      ;
; -2.260 ; lpm_dff:A_REG|dffs[0]  ; lpm_dff:ALU_OUT|dffs[30] ; CLOCK        ; CLOCK       ; 1.000        ; -0.013     ; 3.279      ;
; -2.252 ; lpm_dff:A_REG|dffs[2]  ; lpm_dff:ALU_OUT|dffs[28] ; CLOCK        ; CLOCK       ; 1.000        ; 0.003      ; 3.287      ;
; -2.243 ; lpm_dff:B_REG|dffs[0]  ; lpm_dff:ALU_OUT|dffs[28] ; CLOCK        ; CLOCK       ; 1.000        ; 0.021      ; 3.296      ;
; -2.238 ; lpm_dff:B_REG|dffs[2]  ; lpm_dff:ALU_OUT|dffs[7]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.005     ; 3.265      ;
; -2.221 ; lpm_dff:B_REG|dffs[1]  ; lpm_dff:ALU_OUT|dffs[28] ; CLOCK        ; CLOCK       ; 1.000        ; 0.024      ; 3.277      ;
; -2.220 ; lpm_dff:A_REG|dffs[0]  ; lpm_dff:ALU_OUT|dffs[24] ; CLOCK        ; CLOCK       ; 1.000        ; 0.016      ; 3.268      ;
; -2.198 ; lpm_dff:A_REG|dffs[5]  ; lpm_dff:ALU_OUT|dffs[28] ; CLOCK        ; CLOCK       ; 1.000        ; -0.006     ; 3.224      ;
; -2.197 ; lpm_dff:A_REG|dffs[0]  ; lpm_dff:ALU_OUT|dffs[15] ; CLOCK        ; CLOCK       ; 1.000        ; 0.011      ; 3.240      ;
; -2.197 ; lpm_dff:B_REG|dffs[4]  ; lpm_dff:ALU_OUT|dffs[28] ; CLOCK        ; CLOCK       ; 1.000        ; -0.013     ; 3.216      ;
; -2.192 ; lpm_dff:A_REG|dffs[1]  ; lpm_dff:ALU_OUT|dffs[30] ; CLOCK        ; CLOCK       ; 1.000        ; 0.003      ; 3.227      ;
; -2.189 ; lpm_dff:A_REG|dffs[0]  ; lpm_dff:ALU_OUT|dffs[0]  ; CLOCK        ; CLOCK       ; 1.000        ; 0.024      ; 3.245      ;
; -2.188 ; lpm_dff:B_REG|dffs[2]  ; lpm_dff:ALU_OUT|dffs[30] ; CLOCK        ; CLOCK       ; 1.000        ; -0.006     ; 3.214      ;
; -2.186 ; lpm_dff:B_REG|dffs[7]  ; lpm_dff:ALU_OUT|dffs[28] ; CLOCK        ; CLOCK       ; 1.000        ; -0.018     ; 3.200      ;
; -2.159 ; lpm_dff:A_REG|dffs[5]  ; lpm_dff:ALU_OUT|dffs[7]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.005     ; 3.186      ;
; -2.154 ; lpm_dff:A_REG|dffs[2]  ; lpm_dff:ALU_OUT|dffs[30] ; CLOCK        ; CLOCK       ; 1.000        ; 0.003      ; 3.189      ;
; -2.153 ; lpm_dff:B_REG|dffs[3]  ; lpm_dff:ALU_OUT|dffs[28] ; CLOCK        ; CLOCK       ; 1.000        ; 0.015      ; 3.200      ;
; -2.151 ; lpm_dff:A_REG|dffs[0]  ; lpm_dff:ALU_OUT|dffs[25] ; CLOCK        ; CLOCK       ; 1.000        ; 0.016      ; 3.199      ;
; -2.149 ; lpm_dff:A_REG|dffs[4]  ; lpm_dff:ALU_OUT|dffs[28] ; CLOCK        ; CLOCK       ; 1.000        ; 0.003      ; 3.184      ;
; -2.146 ; lpm_dff:A_REG|dffs[0]  ; lpm_dff:ALU_OUT|dffs[12] ; CLOCK        ; CLOCK       ; 1.000        ; 0.017      ; 3.195      ;
; -2.145 ; lpm_dff:B_REG|dffs[0]  ; lpm_dff:ALU_OUT|dffs[30] ; CLOCK        ; CLOCK       ; 1.000        ; 0.021      ; 3.198      ;
; -2.133 ; lpm_dff:A_REG|dffs[1]  ; lpm_dff:ALU_OUT|dffs[7]  ; CLOCK        ; CLOCK       ; 1.000        ; 0.004      ; 3.169      ;
; -2.123 ; lpm_dff:B_REG|dffs[1]  ; lpm_dff:ALU_OUT|dffs[30] ; CLOCK        ; CLOCK       ; 1.000        ; 0.024      ; 3.179      ;
; -2.122 ; lpm_dff:B_REG|dffs[2]  ; lpm_dff:ALU_OUT|dffs[24] ; CLOCK        ; CLOCK       ; 1.000        ; 0.023      ; 3.177      ;
; -2.121 ; lpm_dff:A_REG|dffs[0]  ; lpm_dff:ALU_OUT|dffs[26] ; CLOCK        ; CLOCK       ; 1.000        ; 0.023      ; 3.176      ;
; -2.119 ; lpm_dff:B_REG|dffs[11] ; lpm_dff:ALU_OUT|dffs[28] ; CLOCK        ; CLOCK       ; 1.000        ; -0.014     ; 3.137      ;
; -2.118 ; lpm_dff:A_REG|dffs[0]  ; lpm_dff:ALU_OUT|dffs[22] ; CLOCK        ; CLOCK       ; 1.000        ; -0.017     ; 3.133      ;
; -2.116 ; lpm_dff:B_REG|dffs[6]  ; lpm_dff:ALU_OUT|dffs[28] ; CLOCK        ; CLOCK       ; 1.000        ; -0.006     ; 3.142      ;
; -2.112 ; lpm_dff:A_REG|dffs[0]  ; lpm_dff:ALU_OUT|dffs[6]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.018     ; 3.126      ;
; -2.107 ; lpm_dff:A_REG|dffs[0]  ; lpm_dff:ALU_OUT|dffs[19] ; CLOCK        ; CLOCK       ; 1.000        ; 0.011      ; 3.150      ;
; -2.106 ; lpm_dff:A_REG|dffs[0]  ; lpm_dff:ALU_OUT|dffs[21] ; CLOCK        ; CLOCK       ; 1.000        ; 0.009      ; 3.147      ;
; -2.103 ; lpm_dff:B_REG|dffs[5]  ; lpm_dff:ALU_OUT|dffs[28] ; CLOCK        ; CLOCK       ; 1.000        ; 0.002      ; 3.137      ;
; -2.100 ; lpm_dff:A_REG|dffs[5]  ; lpm_dff:ALU_OUT|dffs[30] ; CLOCK        ; CLOCK       ; 1.000        ; -0.006     ; 3.126      ;
; -2.099 ; lpm_dff:B_REG|dffs[4]  ; lpm_dff:ALU_OUT|dffs[30] ; CLOCK        ; CLOCK       ; 1.000        ; -0.013     ; 3.118      ;
; -2.099 ; lpm_dff:B_REG|dffs[2]  ; lpm_dff:ALU_OUT|dffs[15] ; CLOCK        ; CLOCK       ; 1.000        ; 0.018      ; 3.149      ;
; -2.096 ; lpm_dff:A_REG|dffs[0]  ; lpm_dff:ALU_OUT|dffs[4]  ; CLOCK        ; CLOCK       ; 1.000        ; 0.010      ; 3.138      ;
; -2.091 ; lpm_dff:B_REG|dffs[4]  ; lpm_dff:ALU_OUT|dffs[7]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.012     ; 3.111      ;
; -2.091 ; lpm_dff:B_REG|dffs[2]  ; lpm_dff:ALU_OUT|dffs[0]  ; CLOCK        ; CLOCK       ; 1.000        ; 0.031      ; 3.154      ;
; -2.088 ; lpm_dff:B_REG|dffs[7]  ; lpm_dff:ALU_OUT|dffs[30] ; CLOCK        ; CLOCK       ; 1.000        ; -0.018     ; 3.102      ;
; -2.069 ; lpm_dff:A_REG|dffs[0]  ; lpm_dff:ALU_OUT|dffs[18] ; CLOCK        ; CLOCK       ; 1.000        ; 0.024      ; 3.125      ;
; -2.065 ; lpm_dff:A_REG|dffs[3]  ; lpm_dff:ALU_OUT|dffs[28] ; CLOCK        ; CLOCK       ; 1.000        ; 0.004      ; 3.101      ;
; -2.064 ; lpm_dff:A_REG|dffs[0]  ; lpm_dff:ALU_OUT|dffs[1]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.018     ; 3.078      ;
; -2.061 ; lpm_dff:A_REG|dffs[0]  ; lpm_dff:ALU_OUT|dffs[8]  ; CLOCK        ; CLOCK       ; 1.000        ; 0.025      ; 3.118      ;
; -2.055 ; lpm_dff:B_REG|dffs[3]  ; lpm_dff:ALU_OUT|dffs[30] ; CLOCK        ; CLOCK       ; 1.000        ; 0.015      ; 3.102      ;
; -2.054 ; lpm_dff:A_REG|dffs[7]  ; lpm_dff:ALU_OUT|dffs[7]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.015     ; 3.071      ;
; -2.053 ; lpm_dff:B_REG|dffs[2]  ; lpm_dff:ALU_OUT|dffs[25] ; CLOCK        ; CLOCK       ; 1.000        ; 0.023      ; 3.108      ;
; -2.051 ; lpm_dff:A_REG|dffs[4]  ; lpm_dff:ALU_OUT|dffs[30] ; CLOCK        ; CLOCK       ; 1.000        ; 0.003      ; 3.086      ;
; -2.050 ; lpm_dff:A_REG|dffs[3]  ; lpm_dff:ALU_OUT|dffs[7]  ; CLOCK        ; CLOCK       ; 1.000        ; 0.005      ; 3.087      ;
; -2.048 ; lpm_dff:B_REG|dffs[2]  ; lpm_dff:ALU_OUT|dffs[12] ; CLOCK        ; CLOCK       ; 1.000        ; 0.024      ; 3.104      ;
; -2.043 ; lpm_dff:A_REG|dffs[5]  ; lpm_dff:ALU_OUT|dffs[24] ; CLOCK        ; CLOCK       ; 1.000        ; 0.023      ; 3.098      ;
; -2.042 ; lpm_dff:B_REG|dffs[11] ; lpm_dff:ALU_OUT|dffs[30] ; CLOCK        ; CLOCK       ; 1.000        ; -0.014     ; 3.060      ;
; -2.033 ; lpm_dff:A_REG|dffs[0]  ; lpm_dff:ALU_OUT|dffs[9]  ; CLOCK        ; CLOCK       ; 1.000        ; 0.001      ; 3.066      ;
; -2.030 ; lpm_dff:B_REG|dffs[10] ; lpm_dff:ALU_OUT|dffs[7]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.013     ; 3.049      ;
; -2.029 ; lpm_dff:A_REG|dffs[0]  ; lpm_dff:ALU_OUT|dffs[3]  ; CLOCK        ; CLOCK       ; 1.000        ; 0.001      ; 3.062      ;
; -2.023 ; lpm_dff:A_REG|dffs[0]  ; lpm_dff:ALU_OUT|dffs[13] ; CLOCK        ; CLOCK       ; 1.000        ; 0.017      ; 3.072      ;
; -2.023 ; lpm_dff:B_REG|dffs[2]  ; lpm_dff:ALU_OUT|dffs[26] ; CLOCK        ; CLOCK       ; 1.000        ; 0.030      ; 3.085      ;
; -2.022 ; lpm_dff:A_REG|dffs[0]  ; lpm_dff:ALU_OUT|dffs[10] ; CLOCK        ; CLOCK       ; 1.000        ; 0.024      ; 3.078      ;
; -2.022 ; lpm_dff:A_REG|dffs[0]  ; lpm_dff:ALU_OUT|dffs[11] ; CLOCK        ; CLOCK       ; 1.000        ; 0.030      ; 3.084      ;
; -2.021 ; lpm_dff:B_REG|dffs[11] ; lpm_dff:ALU_OUT|dffs[7]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.013     ; 3.040      ;
; -2.021 ; lpm_dff:A_REG|dffs[7]  ; lpm_dff:ALU_OUT|dffs[28] ; CLOCK        ; CLOCK       ; 1.000        ; -0.016     ; 3.037      ;
; -2.020 ; lpm_dff:A_REG|dffs[5]  ; lpm_dff:ALU_OUT|dffs[15] ; CLOCK        ; CLOCK       ; 1.000        ; 0.018      ; 3.070      ;
; -2.020 ; lpm_dff:B_REG|dffs[2]  ; lpm_dff:ALU_OUT|dffs[22] ; CLOCK        ; CLOCK       ; 1.000        ; -0.010     ; 3.042      ;
; -2.018 ; lpm_dff:B_REG|dffs[6]  ; lpm_dff:ALU_OUT|dffs[30] ; CLOCK        ; CLOCK       ; 1.000        ; -0.006     ; 3.044      ;
; -2.017 ; lpm_dff:A_REG|dffs[4]  ; lpm_dff:ALU_OUT|dffs[7]  ; CLOCK        ; CLOCK       ; 1.000        ; 0.004      ; 3.053      ;
; -2.017 ; lpm_dff:A_REG|dffs[1]  ; lpm_dff:ALU_OUT|dffs[24] ; CLOCK        ; CLOCK       ; 1.000        ; 0.032      ; 3.081      ;
; -2.015 ; lpm_dff:A_REG|dffs[0]  ; lpm_dff:ALU_OUT|dffs[14] ; CLOCK        ; CLOCK       ; 1.000        ; 0.011      ; 3.058      ;
; -2.014 ; lpm_dff:B_REG|dffs[2]  ; lpm_dff:ALU_OUT|dffs[6]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.011     ; 3.035      ;
; -2.012 ; lpm_dff:B_REG|dffs[3]  ; lpm_dff:ALU_OUT|dffs[7]  ; CLOCK        ; CLOCK       ; 1.000        ; 0.016      ; 3.060      ;
; -2.012 ; lpm_dff:A_REG|dffs[5]  ; lpm_dff:ALU_OUT|dffs[0]  ; CLOCK        ; CLOCK       ; 1.000        ; 0.031      ; 3.075      ;
; -2.009 ; lpm_dff:A_REG|dffs[0]  ; lpm_dff:ALU_OUT|dffs[29] ; CLOCK        ; CLOCK       ; 1.000        ; 0.016      ; 3.057      ;
; -2.009 ; lpm_dff:B_REG|dffs[2]  ; lpm_dff:ALU_OUT|dffs[19] ; CLOCK        ; CLOCK       ; 1.000        ; 0.018      ; 3.059      ;
; -2.008 ; lpm_dff:B_REG|dffs[2]  ; lpm_dff:ALU_OUT|dffs[21] ; CLOCK        ; CLOCK       ; 1.000        ; 0.016      ; 3.056      ;
; -2.007 ; lpm_dff:A_REG|dffs[0]  ; lpm_dff:ALU_OUT|dffs[17] ; CLOCK        ; CLOCK       ; 1.000        ; 0.011      ; 3.050      ;
; -2.007 ; lpm_dff:B_REG|dffs[0]  ; lpm_dff:ALU_OUT|dffs[7]  ; CLOCK        ; CLOCK       ; 1.000        ; 0.022      ; 3.061      ;
; -2.005 ; lpm_dff:B_REG|dffs[5]  ; lpm_dff:ALU_OUT|dffs[30] ; CLOCK        ; CLOCK       ; 1.000        ; 0.002      ; 3.039      ;
; -2.002 ; lpm_dff:A_REG|dffs[0]  ; lpm_dff:ALU_OUT|dffs[31] ; CLOCK        ; CLOCK       ; 1.000        ; 0.018      ; 3.052      ;
; -2.002 ; lpm_dff:B_REG|dffs[5]  ; lpm_dff:ALU_OUT|dffs[7]  ; CLOCK        ; CLOCK       ; 1.000        ; 0.003      ; 3.037      ;
; -1.998 ; lpm_dff:B_REG|dffs[2]  ; lpm_dff:ALU_OUT|dffs[4]  ; CLOCK        ; CLOCK       ; 1.000        ; 0.017      ; 3.047      ;
; -1.994 ; lpm_dff:A_REG|dffs[1]  ; lpm_dff:ALU_OUT|dffs[15] ; CLOCK        ; CLOCK       ; 1.000        ; 0.027      ; 3.053      ;
; -1.986 ; lpm_dff:A_REG|dffs[6]  ; lpm_dff:ALU_OUT|dffs[28] ; CLOCK        ; CLOCK       ; 1.000        ; -0.016     ; 3.002      ;
; -1.986 ; lpm_dff:A_REG|dffs[1]  ; lpm_dff:ALU_OUT|dffs[0]  ; CLOCK        ; CLOCK       ; 1.000        ; 0.040      ; 3.058      ;
; -1.979 ; lpm_dff:A_REG|dffs[0]  ; lpm_dff:ALU_OUT|dffs[2]  ; CLOCK        ; CLOCK       ; 1.000        ; 0.010      ; 3.021      ;
; -1.978 ; lpm_dff:A_REG|dffs[2]  ; lpm_dff:ALU_OUT|dffs[7]  ; CLOCK        ; CLOCK       ; 1.000        ; 0.004      ; 3.014      ;
; -1.976 ; lpm_dff:A_REG|dffs[6]  ; lpm_dff:ALU_OUT|dffs[7]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.015     ; 2.993      ;
; -1.975 ; lpm_dff:B_REG|dffs[4]  ; lpm_dff:ALU_OUT|dffs[24] ; CLOCK        ; CLOCK       ; 1.000        ; 0.016      ; 3.023      ;
; -1.974 ; lpm_dff:A_REG|dffs[0]  ; lpm_dff:ALU_OUT|dffs[20] ; CLOCK        ; CLOCK       ; 1.000        ; 0.025      ; 3.031      ;
; -1.974 ; lpm_dff:A_REG|dffs[5]  ; lpm_dff:ALU_OUT|dffs[25] ; CLOCK        ; CLOCK       ; 1.000        ; 0.023      ; 3.029      ;
; -1.971 ; lpm_dff:IR|dffs[15]    ; lpm_dff:ALU_OUT|dffs[28] ; CLOCK        ; CLOCK       ; 1.000        ; -0.003     ; 3.000      ;
; -1.971 ; lpm_dff:B_REG|dffs[2]  ; lpm_dff:ALU_OUT|dffs[18] ; CLOCK        ; CLOCK       ; 1.000        ; 0.031      ; 3.034      ;
; -1.970 ; lpm_dff:B_REG|dffs[6]  ; lpm_dff:ALU_OUT|dffs[7]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.005     ; 2.997      ;
; -1.969 ; lpm_dff:A_REG|dffs[5]  ; lpm_dff:ALU_OUT|dffs[12] ; CLOCK        ; CLOCK       ; 1.000        ; 0.024      ; 3.025      ;
; -1.967 ; lpm_dff:A_REG|dffs[3]  ; lpm_dff:ALU_OUT|dffs[30] ; CLOCK        ; CLOCK       ; 1.000        ; 0.004      ; 3.003      ;
; -1.966 ; lpm_dff:B_REG|dffs[2]  ; lpm_dff:ALU_OUT|dffs[1]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.011     ; 2.987      ;
; -1.963 ; lpm_dff:B_REG|dffs[2]  ; lpm_dff:ALU_OUT|dffs[8]  ; CLOCK        ; CLOCK       ; 1.000        ; 0.032      ; 3.027      ;
; -1.962 ; lpm_dff:A_REG|dffs[8]  ; lpm_dff:ALU_OUT|dffs[7]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.006     ; 2.988      ;
; -1.955 ; lpm_dff:A_REG|dffs[9]  ; lpm_dff:ALU_OUT|dffs[28] ; CLOCK        ; CLOCK       ; 1.000        ; -0.015     ; 2.972      ;
; -1.952 ; lpm_dff:B_REG|dffs[9]  ; lpm_dff:ALU_OUT|dffs[28] ; CLOCK        ; CLOCK       ; 1.000        ; 0.003      ; 2.987      ;
+--------+------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK'                                                                                                                                                                                                                ;
+-------+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                   ; To Node                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PC:inst2|lpm_dff:inst|dffs[2]                                               ; PC:inst2|lpm_dff:inst|dffs[2]                                               ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27]    ; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27]    ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27]    ; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27]    ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27]    ; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27]    ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27]    ; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27]    ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27]    ; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27]    ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27]    ; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27]    ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27]    ; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27]    ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
+-------+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK'                                                                                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------+
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|q_a[0]                          ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|q_a[0]                          ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|q_a[10]                         ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|q_a[10]                         ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|q_a[11]                         ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|q_a[11]                         ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|q_a[12]                         ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|q_a[12]                         ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|q_a[13]                         ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|q_a[13]                         ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|q_a[14]                         ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|q_a[14]                         ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|q_a[15]                         ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|q_a[15]                         ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|q_a[16]                         ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|q_a[16]                         ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|q_a[17]                         ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|q_a[17]                         ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|q_a[18]                         ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|q_a[18]                         ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|q_a[19]                         ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|q_a[19]                         ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|q_a[1]                          ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|q_a[1]                          ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|q_a[2]                          ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|q_a[2]                          ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|q_a[3]                          ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|q_a[3]                          ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|q_a[4]                          ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|q_a[4]                          ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|q_a[5]                          ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|q_a[5]                          ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|q_a[6]                          ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|q_a[6]                          ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|q_a[7]                          ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|q_a[7]                          ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|q_a[8]                          ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|q_a[8]                          ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|q_a[9]                          ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|q_a[9]                          ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|ram_block1a0~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|ram_block1a0~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|ram_block1a0~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|ram_block1a0~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|ram_block1a2~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|ram_block1a2~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|ram_block1a2~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|ram_block1a2~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|ram_block1a2~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|ram_block1a2~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|ram_block1a2~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|ram_block1a2~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|ram_block1a2~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|ram_block1a2~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|ram_block1a2~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|ram_block1a2~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|ram_block1a2~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|ram_block1a2~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|ram_block1a2~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|ram_block1a2~porta_address_reg7 ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK ; Rise       ; CLOCK                                                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10]                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10]                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11]                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11]                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12]                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12]                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13]                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13]                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14]                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14]                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15]                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15]                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[16]                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[16]                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[17]                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[17]                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[19]                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[19]                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                                      ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RESET     ; CLOCK      ; 2.766 ; 2.766 ; Rise       ; CLOCK           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RESET     ; CLOCK      ; 0.333 ; 0.333 ; Rise       ; CLOCK           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; do_update       ; CLOCK      ; 4.023 ; 4.023 ; Rise       ; CLOCK           ;
; eq              ; CLOCK      ; 5.620 ; 5.620 ; Rise       ; CLOCK           ;
; inst_cache_en   ; CLOCK      ; 3.807 ; 3.807 ; Rise       ; CLOCK           ;
; instr[*]        ; CLOCK      ; 4.670 ; 4.670 ; Rise       ; CLOCK           ;
;  instr[0]       ; CLOCK      ; 3.619 ; 3.619 ; Rise       ; CLOCK           ;
;  instr[1]       ; CLOCK      ; 3.627 ; 3.627 ; Rise       ; CLOCK           ;
;  instr[2]       ; CLOCK      ; 3.669 ; 3.669 ; Rise       ; CLOCK           ;
;  instr[3]       ; CLOCK      ; 3.477 ; 3.477 ; Rise       ; CLOCK           ;
;  instr[4]       ; CLOCK      ; 3.708 ; 3.708 ; Rise       ; CLOCK           ;
;  instr[5]       ; CLOCK      ; 4.015 ; 4.015 ; Rise       ; CLOCK           ;
;  instr[6]       ; CLOCK      ; 4.078 ; 4.078 ; Rise       ; CLOCK           ;
;  instr[7]       ; CLOCK      ; 4.255 ; 4.255 ; Rise       ; CLOCK           ;
;  instr[8]       ; CLOCK      ; 4.670 ; 4.670 ; Rise       ; CLOCK           ;
;  instr[9]       ; CLOCK      ; 4.162 ; 4.162 ; Rise       ; CLOCK           ;
;  instr[10]      ; CLOCK      ; 4.020 ; 4.020 ; Rise       ; CLOCK           ;
;  instr[11]      ; CLOCK      ; 3.818 ; 3.818 ; Rise       ; CLOCK           ;
;  instr[12]      ; CLOCK      ; 3.911 ; 3.911 ; Rise       ; CLOCK           ;
;  instr[13]      ; CLOCK      ; 4.265 ; 4.265 ; Rise       ; CLOCK           ;
;  instr[14]      ; CLOCK      ; 3.889 ; 3.889 ; Rise       ; CLOCK           ;
;  instr[15]      ; CLOCK      ; 3.569 ; 3.569 ; Rise       ; CLOCK           ;
;  instr[16]      ; CLOCK      ; 3.749 ; 3.749 ; Rise       ; CLOCK           ;
;  instr[17]      ; CLOCK      ; 3.743 ; 3.743 ; Rise       ; CLOCK           ;
;  instr[18]      ; CLOCK      ; 3.786 ; 3.786 ; Rise       ; CLOCK           ;
;  instr[19]      ; CLOCK      ; 3.600 ; 3.600 ; Rise       ; CLOCK           ;
; is_shamt_load   ; CLOCK      ; 4.886 ; 4.886 ; Rise       ; CLOCK           ;
; overflow        ; CLOCK      ; 6.036 ; 6.036 ; Rise       ; CLOCK           ;
; pc[*]           ; CLOCK      ; 3.811 ; 3.811 ; Rise       ; CLOCK           ;
;  pc[2]          ; CLOCK      ; 3.811 ; 3.811 ; Rise       ; CLOCK           ;
;  pc[3]          ; CLOCK      ; 3.655 ; 3.655 ; Rise       ; CLOCK           ;
;  pc[4]          ; CLOCK      ; 3.691 ; 3.691 ; Rise       ; CLOCK           ;
;  pc[5]          ; CLOCK      ; 3.399 ; 3.399 ; Rise       ; CLOCK           ;
;  pc[6]          ; CLOCK      ; 3.416 ; 3.416 ; Rise       ; CLOCK           ;
;  pc[7]          ; CLOCK      ; 3.580 ; 3.580 ; Rise       ; CLOCK           ;
;  pc[8]          ; CLOCK      ; 3.383 ; 3.383 ; Rise       ; CLOCK           ;
;  pc[9]          ; CLOCK      ; 3.265 ; 3.265 ; Rise       ; CLOCK           ;
;  pc[10]         ; CLOCK      ; 3.268 ; 3.268 ; Rise       ; CLOCK           ;
;  pc[11]         ; CLOCK      ; 3.264 ; 3.264 ; Rise       ; CLOCK           ;
;  pc[12]         ; CLOCK      ; 3.386 ; 3.386 ; Rise       ; CLOCK           ;
;  pc[13]         ; CLOCK      ; 3.382 ; 3.382 ; Rise       ; CLOCK           ;
;  pc[14]         ; CLOCK      ; 3.478 ; 3.478 ; Rise       ; CLOCK           ;
;  pc[15]         ; CLOCK      ; 3.415 ; 3.415 ; Rise       ; CLOCK           ;
;  pc[16]         ; CLOCK      ; 3.657 ; 3.657 ; Rise       ; CLOCK           ;
;  pc[17]         ; CLOCK      ; 3.462 ; 3.462 ; Rise       ; CLOCK           ;
;  pc[18]         ; CLOCK      ; 3.388 ; 3.388 ; Rise       ; CLOCK           ;
;  pc[19]         ; CLOCK      ; 3.474 ; 3.474 ; Rise       ; CLOCK           ;
;  pc[20]         ; CLOCK      ; 3.548 ; 3.548 ; Rise       ; CLOCK           ;
;  pc[21]         ; CLOCK      ; 3.474 ; 3.474 ; Rise       ; CLOCK           ;
;  pc[22]         ; CLOCK      ; 3.549 ; 3.549 ; Rise       ; CLOCK           ;
;  pc[23]         ; CLOCK      ; 3.410 ; 3.410 ; Rise       ; CLOCK           ;
;  pc[24]         ; CLOCK      ; 3.252 ; 3.252 ; Rise       ; CLOCK           ;
;  pc[25]         ; CLOCK      ; 3.551 ; 3.551 ; Rise       ; CLOCK           ;
;  pc[26]         ; CLOCK      ; 3.378 ; 3.378 ; Rise       ; CLOCK           ;
;  pc[27]         ; CLOCK      ; 3.447 ; 3.447 ; Rise       ; CLOCK           ;
;  pc[28]         ; CLOCK      ; 3.562 ; 3.562 ; Rise       ; CLOCK           ;
;  pc[29]         ; CLOCK      ; 3.448 ; 3.448 ; Rise       ; CLOCK           ;
;  pc[30]         ; CLOCK      ; 3.251 ; 3.251 ; Rise       ; CLOCK           ;
;  pc[31]         ; CLOCK      ; 3.682 ; 3.682 ; Rise       ; CLOCK           ;
; reg_write       ; CLOCK      ; 4.118 ; 4.118 ; Rise       ; CLOCK           ;
; sgn             ; CLOCK      ; 6.512 ; 6.512 ; Rise       ; CLOCK           ;
; write_date[*]   ; CLOCK      ; 5.621 ; 5.621 ; Rise       ; CLOCK           ;
;  write_date[0]  ; CLOCK      ; 4.999 ; 4.999 ; Rise       ; CLOCK           ;
;  write_date[1]  ; CLOCK      ; 5.021 ; 5.021 ; Rise       ; CLOCK           ;
;  write_date[2]  ; CLOCK      ; 5.222 ; 5.222 ; Rise       ; CLOCK           ;
;  write_date[3]  ; CLOCK      ; 4.972 ; 4.972 ; Rise       ; CLOCK           ;
;  write_date[4]  ; CLOCK      ; 5.091 ; 5.091 ; Rise       ; CLOCK           ;
;  write_date[5]  ; CLOCK      ; 5.332 ; 5.332 ; Rise       ; CLOCK           ;
;  write_date[6]  ; CLOCK      ; 4.909 ; 4.909 ; Rise       ; CLOCK           ;
;  write_date[7]  ; CLOCK      ; 4.831 ; 4.831 ; Rise       ; CLOCK           ;
;  write_date[8]  ; CLOCK      ; 5.424 ; 5.424 ; Rise       ; CLOCK           ;
;  write_date[9]  ; CLOCK      ; 5.621 ; 5.621 ; Rise       ; CLOCK           ;
;  write_date[10] ; CLOCK      ; 4.693 ; 4.693 ; Rise       ; CLOCK           ;
;  write_date[11] ; CLOCK      ; 4.924 ; 4.924 ; Rise       ; CLOCK           ;
;  write_date[12] ; CLOCK      ; 4.763 ; 4.763 ; Rise       ; CLOCK           ;
;  write_date[13] ; CLOCK      ; 4.695 ; 4.695 ; Rise       ; CLOCK           ;
;  write_date[14] ; CLOCK      ; 5.080 ; 5.080 ; Rise       ; CLOCK           ;
;  write_date[15] ; CLOCK      ; 4.970 ; 4.970 ; Rise       ; CLOCK           ;
;  write_date[16] ; CLOCK      ; 4.919 ; 4.919 ; Rise       ; CLOCK           ;
;  write_date[17] ; CLOCK      ; 4.963 ; 4.963 ; Rise       ; CLOCK           ;
;  write_date[18] ; CLOCK      ; 4.711 ; 4.711 ; Rise       ; CLOCK           ;
;  write_date[19] ; CLOCK      ; 4.755 ; 4.755 ; Rise       ; CLOCK           ;
;  write_date[20] ; CLOCK      ; 5.137 ; 5.137 ; Rise       ; CLOCK           ;
;  write_date[21] ; CLOCK      ; 4.804 ; 4.804 ; Rise       ; CLOCK           ;
;  write_date[22] ; CLOCK      ; 4.800 ; 4.800 ; Rise       ; CLOCK           ;
;  write_date[23] ; CLOCK      ; 5.071 ; 5.071 ; Rise       ; CLOCK           ;
;  write_date[24] ; CLOCK      ; 5.132 ; 5.132 ; Rise       ; CLOCK           ;
;  write_date[25] ; CLOCK      ; 4.657 ; 4.657 ; Rise       ; CLOCK           ;
;  write_date[26] ; CLOCK      ; 5.462 ; 5.462 ; Rise       ; CLOCK           ;
;  write_date[27] ; CLOCK      ; 4.907 ; 4.907 ; Rise       ; CLOCK           ;
;  write_date[28] ; CLOCK      ; 4.720 ; 4.720 ; Rise       ; CLOCK           ;
;  write_date[29] ; CLOCK      ; 4.747 ; 4.747 ; Rise       ; CLOCK           ;
;  write_date[30] ; CLOCK      ; 5.158 ; 5.158 ; Rise       ; CLOCK           ;
;  write_date[31] ; CLOCK      ; 4.773 ; 4.773 ; Rise       ; CLOCK           ;
; zero            ; CLOCK      ; 8.300 ; 8.300 ; Rise       ; CLOCK           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; do_update       ; CLOCK      ; 3.907 ; 3.907 ; Rise       ; CLOCK           ;
; eq              ; CLOCK      ; 4.509 ; 4.509 ; Rise       ; CLOCK           ;
; inst_cache_en   ; CLOCK      ; 3.684 ; 3.684 ; Rise       ; CLOCK           ;
; instr[*]        ; CLOCK      ; 3.477 ; 3.477 ; Rise       ; CLOCK           ;
;  instr[0]       ; CLOCK      ; 3.619 ; 3.619 ; Rise       ; CLOCK           ;
;  instr[1]       ; CLOCK      ; 3.627 ; 3.627 ; Rise       ; CLOCK           ;
;  instr[2]       ; CLOCK      ; 3.669 ; 3.669 ; Rise       ; CLOCK           ;
;  instr[3]       ; CLOCK      ; 3.477 ; 3.477 ; Rise       ; CLOCK           ;
;  instr[4]       ; CLOCK      ; 3.708 ; 3.708 ; Rise       ; CLOCK           ;
;  instr[5]       ; CLOCK      ; 4.015 ; 4.015 ; Rise       ; CLOCK           ;
;  instr[6]       ; CLOCK      ; 4.078 ; 4.078 ; Rise       ; CLOCK           ;
;  instr[7]       ; CLOCK      ; 4.255 ; 4.255 ; Rise       ; CLOCK           ;
;  instr[8]       ; CLOCK      ; 4.670 ; 4.670 ; Rise       ; CLOCK           ;
;  instr[9]       ; CLOCK      ; 4.162 ; 4.162 ; Rise       ; CLOCK           ;
;  instr[10]      ; CLOCK      ; 4.020 ; 4.020 ; Rise       ; CLOCK           ;
;  instr[11]      ; CLOCK      ; 3.818 ; 3.818 ; Rise       ; CLOCK           ;
;  instr[12]      ; CLOCK      ; 3.911 ; 3.911 ; Rise       ; CLOCK           ;
;  instr[13]      ; CLOCK      ; 4.265 ; 4.265 ; Rise       ; CLOCK           ;
;  instr[14]      ; CLOCK      ; 3.889 ; 3.889 ; Rise       ; CLOCK           ;
;  instr[15]      ; CLOCK      ; 3.569 ; 3.569 ; Rise       ; CLOCK           ;
;  instr[16]      ; CLOCK      ; 3.749 ; 3.749 ; Rise       ; CLOCK           ;
;  instr[17]      ; CLOCK      ; 3.743 ; 3.743 ; Rise       ; CLOCK           ;
;  instr[18]      ; CLOCK      ; 3.786 ; 3.786 ; Rise       ; CLOCK           ;
;  instr[19]      ; CLOCK      ; 3.600 ; 3.600 ; Rise       ; CLOCK           ;
; is_shamt_load   ; CLOCK      ; 4.631 ; 4.631 ; Rise       ; CLOCK           ;
; overflow        ; CLOCK      ; 4.099 ; 4.099 ; Rise       ; CLOCK           ;
; pc[*]           ; CLOCK      ; 3.251 ; 3.251 ; Rise       ; CLOCK           ;
;  pc[2]          ; CLOCK      ; 3.811 ; 3.811 ; Rise       ; CLOCK           ;
;  pc[3]          ; CLOCK      ; 3.655 ; 3.655 ; Rise       ; CLOCK           ;
;  pc[4]          ; CLOCK      ; 3.691 ; 3.691 ; Rise       ; CLOCK           ;
;  pc[5]          ; CLOCK      ; 3.399 ; 3.399 ; Rise       ; CLOCK           ;
;  pc[6]          ; CLOCK      ; 3.416 ; 3.416 ; Rise       ; CLOCK           ;
;  pc[7]          ; CLOCK      ; 3.580 ; 3.580 ; Rise       ; CLOCK           ;
;  pc[8]          ; CLOCK      ; 3.383 ; 3.383 ; Rise       ; CLOCK           ;
;  pc[9]          ; CLOCK      ; 3.265 ; 3.265 ; Rise       ; CLOCK           ;
;  pc[10]         ; CLOCK      ; 3.268 ; 3.268 ; Rise       ; CLOCK           ;
;  pc[11]         ; CLOCK      ; 3.264 ; 3.264 ; Rise       ; CLOCK           ;
;  pc[12]         ; CLOCK      ; 3.386 ; 3.386 ; Rise       ; CLOCK           ;
;  pc[13]         ; CLOCK      ; 3.382 ; 3.382 ; Rise       ; CLOCK           ;
;  pc[14]         ; CLOCK      ; 3.478 ; 3.478 ; Rise       ; CLOCK           ;
;  pc[15]         ; CLOCK      ; 3.415 ; 3.415 ; Rise       ; CLOCK           ;
;  pc[16]         ; CLOCK      ; 3.657 ; 3.657 ; Rise       ; CLOCK           ;
;  pc[17]         ; CLOCK      ; 3.462 ; 3.462 ; Rise       ; CLOCK           ;
;  pc[18]         ; CLOCK      ; 3.388 ; 3.388 ; Rise       ; CLOCK           ;
;  pc[19]         ; CLOCK      ; 3.474 ; 3.474 ; Rise       ; CLOCK           ;
;  pc[20]         ; CLOCK      ; 3.548 ; 3.548 ; Rise       ; CLOCK           ;
;  pc[21]         ; CLOCK      ; 3.474 ; 3.474 ; Rise       ; CLOCK           ;
;  pc[22]         ; CLOCK      ; 3.549 ; 3.549 ; Rise       ; CLOCK           ;
;  pc[23]         ; CLOCK      ; 3.410 ; 3.410 ; Rise       ; CLOCK           ;
;  pc[24]         ; CLOCK      ; 3.252 ; 3.252 ; Rise       ; CLOCK           ;
;  pc[25]         ; CLOCK      ; 3.551 ; 3.551 ; Rise       ; CLOCK           ;
;  pc[26]         ; CLOCK      ; 3.378 ; 3.378 ; Rise       ; CLOCK           ;
;  pc[27]         ; CLOCK      ; 3.447 ; 3.447 ; Rise       ; CLOCK           ;
;  pc[28]         ; CLOCK      ; 3.562 ; 3.562 ; Rise       ; CLOCK           ;
;  pc[29]         ; CLOCK      ; 3.448 ; 3.448 ; Rise       ; CLOCK           ;
;  pc[30]         ; CLOCK      ; 3.251 ; 3.251 ; Rise       ; CLOCK           ;
;  pc[31]         ; CLOCK      ; 3.682 ; 3.682 ; Rise       ; CLOCK           ;
; reg_write       ; CLOCK      ; 3.998 ; 3.998 ; Rise       ; CLOCK           ;
; sgn             ; CLOCK      ; 4.396 ; 4.396 ; Rise       ; CLOCK           ;
; write_date[*]   ; CLOCK      ; 4.028 ; 4.028 ; Rise       ; CLOCK           ;
;  write_date[0]  ; CLOCK      ; 4.213 ; 4.213 ; Rise       ; CLOCK           ;
;  write_date[1]  ; CLOCK      ; 4.175 ; 4.175 ; Rise       ; CLOCK           ;
;  write_date[2]  ; CLOCK      ; 4.410 ; 4.410 ; Rise       ; CLOCK           ;
;  write_date[3]  ; CLOCK      ; 4.187 ; 4.187 ; Rise       ; CLOCK           ;
;  write_date[4]  ; CLOCK      ; 4.365 ; 4.365 ; Rise       ; CLOCK           ;
;  write_date[5]  ; CLOCK      ; 4.227 ; 4.227 ; Rise       ; CLOCK           ;
;  write_date[6]  ; CLOCK      ; 4.176 ; 4.176 ; Rise       ; CLOCK           ;
;  write_date[7]  ; CLOCK      ; 4.127 ; 4.127 ; Rise       ; CLOCK           ;
;  write_date[8]  ; CLOCK      ; 4.625 ; 4.625 ; Rise       ; CLOCK           ;
;  write_date[9]  ; CLOCK      ; 4.597 ; 4.597 ; Rise       ; CLOCK           ;
;  write_date[10] ; CLOCK      ; 4.121 ; 4.121 ; Rise       ; CLOCK           ;
;  write_date[11] ; CLOCK      ; 4.761 ; 4.761 ; Rise       ; CLOCK           ;
;  write_date[12] ; CLOCK      ; 4.263 ; 4.263 ; Rise       ; CLOCK           ;
;  write_date[13] ; CLOCK      ; 4.398 ; 4.398 ; Rise       ; CLOCK           ;
;  write_date[14] ; CLOCK      ; 4.483 ; 4.483 ; Rise       ; CLOCK           ;
;  write_date[15] ; CLOCK      ; 4.485 ; 4.485 ; Rise       ; CLOCK           ;
;  write_date[16] ; CLOCK      ; 4.528 ; 4.528 ; Rise       ; CLOCK           ;
;  write_date[17] ; CLOCK      ; 4.737 ; 4.737 ; Rise       ; CLOCK           ;
;  write_date[18] ; CLOCK      ; 4.408 ; 4.408 ; Rise       ; CLOCK           ;
;  write_date[19] ; CLOCK      ; 4.481 ; 4.481 ; Rise       ; CLOCK           ;
;  write_date[20] ; CLOCK      ; 4.899 ; 4.899 ; Rise       ; CLOCK           ;
;  write_date[21] ; CLOCK      ; 4.585 ; 4.585 ; Rise       ; CLOCK           ;
;  write_date[22] ; CLOCK      ; 4.442 ; 4.442 ; Rise       ; CLOCK           ;
;  write_date[23] ; CLOCK      ; 4.576 ; 4.576 ; Rise       ; CLOCK           ;
;  write_date[24] ; CLOCK      ; 4.560 ; 4.560 ; Rise       ; CLOCK           ;
;  write_date[25] ; CLOCK      ; 4.253 ; 4.253 ; Rise       ; CLOCK           ;
;  write_date[26] ; CLOCK      ; 5.193 ; 5.193 ; Rise       ; CLOCK           ;
;  write_date[27] ; CLOCK      ; 4.440 ; 4.440 ; Rise       ; CLOCK           ;
;  write_date[28] ; CLOCK      ; 4.028 ; 4.028 ; Rise       ; CLOCK           ;
;  write_date[29] ; CLOCK      ; 4.055 ; 4.055 ; Rise       ; CLOCK           ;
;  write_date[30] ; CLOCK      ; 4.769 ; 4.769 ; Rise       ; CLOCK           ;
;  write_date[31] ; CLOCK      ; 4.393 ; 4.393 ; Rise       ; CLOCK           ;
; zero            ; CLOCK      ; 5.097 ; 5.097 ; Rise       ; CLOCK           ;
+-----------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -6.082    ; 0.215 ; N/A      ; N/A     ; -1.423              ;
;  CLOCK           ; -6.082    ; 0.215 ; N/A      ; N/A     ; -1.423              ;
; Design-wide TNS  ; -4541.189 ; 0.0   ; 0.0      ; 0.0     ; -1243.836           ;
;  CLOCK           ; -4541.189 ; 0.000 ; N/A      ; N/A     ; -1243.836           ;
+------------------+-----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RESET     ; CLOCK      ; 6.147 ; 6.147 ; Rise       ; CLOCK           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RESET     ; CLOCK      ; 0.333 ; 0.333 ; Rise       ; CLOCK           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; do_update       ; CLOCK      ; 7.367  ; 7.367  ; Rise       ; CLOCK           ;
; eq              ; CLOCK      ; 10.859 ; 10.859 ; Rise       ; CLOCK           ;
; inst_cache_en   ; CLOCK      ; 6.886  ; 6.886  ; Rise       ; CLOCK           ;
; instr[*]        ; CLOCK      ; 8.730  ; 8.730  ; Rise       ; CLOCK           ;
;  instr[0]       ; CLOCK      ; 6.441  ; 6.441  ; Rise       ; CLOCK           ;
;  instr[1]       ; CLOCK      ; 6.461  ; 6.461  ; Rise       ; CLOCK           ;
;  instr[2]       ; CLOCK      ; 6.582  ; 6.582  ; Rise       ; CLOCK           ;
;  instr[3]       ; CLOCK      ; 6.174  ; 6.174  ; Rise       ; CLOCK           ;
;  instr[4]       ; CLOCK      ; 6.653  ; 6.653  ; Rise       ; CLOCK           ;
;  instr[5]       ; CLOCK      ; 7.300  ; 7.300  ; Rise       ; CLOCK           ;
;  instr[6]       ; CLOCK      ; 7.508  ; 7.508  ; Rise       ; CLOCK           ;
;  instr[7]       ; CLOCK      ; 7.849  ; 7.849  ; Rise       ; CLOCK           ;
;  instr[8]       ; CLOCK      ; 8.730  ; 8.730  ; Rise       ; CLOCK           ;
;  instr[9]       ; CLOCK      ; 7.634  ; 7.634  ; Rise       ; CLOCK           ;
;  instr[10]      ; CLOCK      ; 7.380  ; 7.380  ; Rise       ; CLOCK           ;
;  instr[11]      ; CLOCK      ; 6.912  ; 6.912  ; Rise       ; CLOCK           ;
;  instr[12]      ; CLOCK      ; 7.146  ; 7.146  ; Rise       ; CLOCK           ;
;  instr[13]      ; CLOCK      ; 7.827  ; 7.827  ; Rise       ; CLOCK           ;
;  instr[14]      ; CLOCK      ; 7.021  ; 7.021  ; Rise       ; CLOCK           ;
;  instr[15]      ; CLOCK      ; 6.455  ; 6.455  ; Rise       ; CLOCK           ;
;  instr[16]      ; CLOCK      ; 6.740  ; 6.740  ; Rise       ; CLOCK           ;
;  instr[17]      ; CLOCK      ; 6.746  ; 6.746  ; Rise       ; CLOCK           ;
;  instr[18]      ; CLOCK      ; 6.810  ; 6.810  ; Rise       ; CLOCK           ;
;  instr[19]      ; CLOCK      ; 6.432  ; 6.432  ; Rise       ; CLOCK           ;
; is_shamt_load   ; CLOCK      ; 9.352  ; 9.352  ; Rise       ; CLOCK           ;
; overflow        ; CLOCK      ; 11.511 ; 11.511 ; Rise       ; CLOCK           ;
; pc[*]           ; CLOCK      ; 6.944  ; 6.944  ; Rise       ; CLOCK           ;
;  pc[2]          ; CLOCK      ; 6.944  ; 6.944  ; Rise       ; CLOCK           ;
;  pc[3]          ; CLOCK      ; 6.581  ; 6.581  ; Rise       ; CLOCK           ;
;  pc[4]          ; CLOCK      ; 6.625  ; 6.625  ; Rise       ; CLOCK           ;
;  pc[5]          ; CLOCK      ; 6.114  ; 6.114  ; Rise       ; CLOCK           ;
;  pc[6]          ; CLOCK      ; 6.140  ; 6.140  ; Rise       ; CLOCK           ;
;  pc[7]          ; CLOCK      ; 6.505  ; 6.505  ; Rise       ; CLOCK           ;
;  pc[8]          ; CLOCK      ; 6.090  ; 6.090  ; Rise       ; CLOCK           ;
;  pc[9]          ; CLOCK      ; 5.809  ; 5.809  ; Rise       ; CLOCK           ;
;  pc[10]         ; CLOCK      ; 5.819  ; 5.819  ; Rise       ; CLOCK           ;
;  pc[11]         ; CLOCK      ; 5.806  ; 5.806  ; Rise       ; CLOCK           ;
;  pc[12]         ; CLOCK      ; 6.097  ; 6.097  ; Rise       ; CLOCK           ;
;  pc[13]         ; CLOCK      ; 6.084  ; 6.084  ; Rise       ; CLOCK           ;
;  pc[14]         ; CLOCK      ; 6.164  ; 6.164  ; Rise       ; CLOCK           ;
;  pc[15]         ; CLOCK      ; 6.137  ; 6.137  ; Rise       ; CLOCK           ;
;  pc[16]         ; CLOCK      ; 6.589  ; 6.589  ; Rise       ; CLOCK           ;
;  pc[17]         ; CLOCK      ; 6.128  ; 6.128  ; Rise       ; CLOCK           ;
;  pc[18]         ; CLOCK      ; 6.102  ; 6.102  ; Rise       ; CLOCK           ;
;  pc[19]         ; CLOCK      ; 6.188  ; 6.188  ; Rise       ; CLOCK           ;
;  pc[20]         ; CLOCK      ; 6.332  ; 6.332  ; Rise       ; CLOCK           ;
;  pc[21]         ; CLOCK      ; 6.187  ; 6.187  ; Rise       ; CLOCK           ;
;  pc[22]         ; CLOCK      ; 6.333  ; 6.333  ; Rise       ; CLOCK           ;
;  pc[23]         ; CLOCK      ; 6.125  ; 6.125  ; Rise       ; CLOCK           ;
;  pc[24]         ; CLOCK      ; 5.806  ; 5.806  ; Rise       ; CLOCK           ;
;  pc[25]         ; CLOCK      ; 6.330  ; 6.330  ; Rise       ; CLOCK           ;
;  pc[26]         ; CLOCK      ; 6.061  ; 6.061  ; Rise       ; CLOCK           ;
;  pc[27]         ; CLOCK      ; 6.106  ; 6.106  ; Rise       ; CLOCK           ;
;  pc[28]         ; CLOCK      ; 6.347  ; 6.347  ; Rise       ; CLOCK           ;
;  pc[29]         ; CLOCK      ; 6.107  ; 6.107  ; Rise       ; CLOCK           ;
;  pc[30]         ; CLOCK      ; 5.800  ; 5.800  ; Rise       ; CLOCK           ;
;  pc[31]         ; CLOCK      ; 6.600  ; 6.600  ; Rise       ; CLOCK           ;
; reg_write       ; CLOCK      ; 7.560  ; 7.560  ; Rise       ; CLOCK           ;
; sgn             ; CLOCK      ; 12.657 ; 12.657 ; Rise       ; CLOCK           ;
; write_date[*]   ; CLOCK      ; 10.808 ; 10.808 ; Rise       ; CLOCK           ;
;  write_date[0]  ; CLOCK      ; 9.553  ; 9.553  ; Rise       ; CLOCK           ;
;  write_date[1]  ; CLOCK      ; 9.594  ; 9.594  ; Rise       ; CLOCK           ;
;  write_date[2]  ; CLOCK      ; 10.018 ; 10.018 ; Rise       ; CLOCK           ;
;  write_date[3]  ; CLOCK      ; 9.482  ; 9.482  ; Rise       ; CLOCK           ;
;  write_date[4]  ; CLOCK      ; 9.733  ; 9.733  ; Rise       ; CLOCK           ;
;  write_date[5]  ; CLOCK      ; 10.246 ; 10.246 ; Rise       ; CLOCK           ;
;  write_date[6]  ; CLOCK      ; 9.365  ; 9.365  ; Rise       ; CLOCK           ;
;  write_date[7]  ; CLOCK      ; 9.179  ; 9.179  ; Rise       ; CLOCK           ;
;  write_date[8]  ; CLOCK      ; 10.565 ; 10.565 ; Rise       ; CLOCK           ;
;  write_date[9]  ; CLOCK      ; 10.808 ; 10.808 ; Rise       ; CLOCK           ;
;  write_date[10] ; CLOCK      ; 8.778  ; 8.778  ; Rise       ; CLOCK           ;
;  write_date[11] ; CLOCK      ; 9.256  ; 9.256  ; Rise       ; CLOCK           ;
;  write_date[12] ; CLOCK      ; 9.108  ; 9.108  ; Rise       ; CLOCK           ;
;  write_date[13] ; CLOCK      ; 8.802  ; 8.802  ; Rise       ; CLOCK           ;
;  write_date[14] ; CLOCK      ; 9.652  ; 9.652  ; Rise       ; CLOCK           ;
;  write_date[15] ; CLOCK      ; 9.401  ; 9.401  ; Rise       ; CLOCK           ;
;  write_date[16] ; CLOCK      ; 9.439  ; 9.439  ; Rise       ; CLOCK           ;
;  write_date[17] ; CLOCK      ; 9.476  ; 9.476  ; Rise       ; CLOCK           ;
;  write_date[18] ; CLOCK      ; 8.872  ; 8.872  ; Rise       ; CLOCK           ;
;  write_date[19] ; CLOCK      ; 9.114  ; 9.114  ; Rise       ; CLOCK           ;
;  write_date[20] ; CLOCK      ; 9.944  ; 9.944  ; Rise       ; CLOCK           ;
;  write_date[21] ; CLOCK      ; 9.046  ; 9.046  ; Rise       ; CLOCK           ;
;  write_date[22] ; CLOCK      ; 9.073  ; 9.073  ; Rise       ; CLOCK           ;
;  write_date[23] ; CLOCK      ; 9.737  ; 9.737  ; Rise       ; CLOCK           ;
;  write_date[24] ; CLOCK      ; 9.719  ; 9.719  ; Rise       ; CLOCK           ;
;  write_date[25] ; CLOCK      ; 8.837  ; 8.837  ; Rise       ; CLOCK           ;
;  write_date[26] ; CLOCK      ; 10.398 ; 10.398 ; Rise       ; CLOCK           ;
;  write_date[27] ; CLOCK      ; 9.260  ; 9.260  ; Rise       ; CLOCK           ;
;  write_date[28] ; CLOCK      ; 8.860  ; 8.860  ; Rise       ; CLOCK           ;
;  write_date[29] ; CLOCK      ; 8.912  ; 8.912  ; Rise       ; CLOCK           ;
;  write_date[30] ; CLOCK      ; 9.726  ; 9.726  ; Rise       ; CLOCK           ;
;  write_date[31] ; CLOCK      ; 8.988  ; 8.988  ; Rise       ; CLOCK           ;
; zero            ; CLOCK      ; 16.528 ; 16.528 ; Rise       ; CLOCK           ;
+-----------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; do_update       ; CLOCK      ; 3.907 ; 3.907 ; Rise       ; CLOCK           ;
; eq              ; CLOCK      ; 4.509 ; 4.509 ; Rise       ; CLOCK           ;
; inst_cache_en   ; CLOCK      ; 3.684 ; 3.684 ; Rise       ; CLOCK           ;
; instr[*]        ; CLOCK      ; 3.477 ; 3.477 ; Rise       ; CLOCK           ;
;  instr[0]       ; CLOCK      ; 3.619 ; 3.619 ; Rise       ; CLOCK           ;
;  instr[1]       ; CLOCK      ; 3.627 ; 3.627 ; Rise       ; CLOCK           ;
;  instr[2]       ; CLOCK      ; 3.669 ; 3.669 ; Rise       ; CLOCK           ;
;  instr[3]       ; CLOCK      ; 3.477 ; 3.477 ; Rise       ; CLOCK           ;
;  instr[4]       ; CLOCK      ; 3.708 ; 3.708 ; Rise       ; CLOCK           ;
;  instr[5]       ; CLOCK      ; 4.015 ; 4.015 ; Rise       ; CLOCK           ;
;  instr[6]       ; CLOCK      ; 4.078 ; 4.078 ; Rise       ; CLOCK           ;
;  instr[7]       ; CLOCK      ; 4.255 ; 4.255 ; Rise       ; CLOCK           ;
;  instr[8]       ; CLOCK      ; 4.670 ; 4.670 ; Rise       ; CLOCK           ;
;  instr[9]       ; CLOCK      ; 4.162 ; 4.162 ; Rise       ; CLOCK           ;
;  instr[10]      ; CLOCK      ; 4.020 ; 4.020 ; Rise       ; CLOCK           ;
;  instr[11]      ; CLOCK      ; 3.818 ; 3.818 ; Rise       ; CLOCK           ;
;  instr[12]      ; CLOCK      ; 3.911 ; 3.911 ; Rise       ; CLOCK           ;
;  instr[13]      ; CLOCK      ; 4.265 ; 4.265 ; Rise       ; CLOCK           ;
;  instr[14]      ; CLOCK      ; 3.889 ; 3.889 ; Rise       ; CLOCK           ;
;  instr[15]      ; CLOCK      ; 3.569 ; 3.569 ; Rise       ; CLOCK           ;
;  instr[16]      ; CLOCK      ; 3.749 ; 3.749 ; Rise       ; CLOCK           ;
;  instr[17]      ; CLOCK      ; 3.743 ; 3.743 ; Rise       ; CLOCK           ;
;  instr[18]      ; CLOCK      ; 3.786 ; 3.786 ; Rise       ; CLOCK           ;
;  instr[19]      ; CLOCK      ; 3.600 ; 3.600 ; Rise       ; CLOCK           ;
; is_shamt_load   ; CLOCK      ; 4.631 ; 4.631 ; Rise       ; CLOCK           ;
; overflow        ; CLOCK      ; 4.099 ; 4.099 ; Rise       ; CLOCK           ;
; pc[*]           ; CLOCK      ; 3.251 ; 3.251 ; Rise       ; CLOCK           ;
;  pc[2]          ; CLOCK      ; 3.811 ; 3.811 ; Rise       ; CLOCK           ;
;  pc[3]          ; CLOCK      ; 3.655 ; 3.655 ; Rise       ; CLOCK           ;
;  pc[4]          ; CLOCK      ; 3.691 ; 3.691 ; Rise       ; CLOCK           ;
;  pc[5]          ; CLOCK      ; 3.399 ; 3.399 ; Rise       ; CLOCK           ;
;  pc[6]          ; CLOCK      ; 3.416 ; 3.416 ; Rise       ; CLOCK           ;
;  pc[7]          ; CLOCK      ; 3.580 ; 3.580 ; Rise       ; CLOCK           ;
;  pc[8]          ; CLOCK      ; 3.383 ; 3.383 ; Rise       ; CLOCK           ;
;  pc[9]          ; CLOCK      ; 3.265 ; 3.265 ; Rise       ; CLOCK           ;
;  pc[10]         ; CLOCK      ; 3.268 ; 3.268 ; Rise       ; CLOCK           ;
;  pc[11]         ; CLOCK      ; 3.264 ; 3.264 ; Rise       ; CLOCK           ;
;  pc[12]         ; CLOCK      ; 3.386 ; 3.386 ; Rise       ; CLOCK           ;
;  pc[13]         ; CLOCK      ; 3.382 ; 3.382 ; Rise       ; CLOCK           ;
;  pc[14]         ; CLOCK      ; 3.478 ; 3.478 ; Rise       ; CLOCK           ;
;  pc[15]         ; CLOCK      ; 3.415 ; 3.415 ; Rise       ; CLOCK           ;
;  pc[16]         ; CLOCK      ; 3.657 ; 3.657 ; Rise       ; CLOCK           ;
;  pc[17]         ; CLOCK      ; 3.462 ; 3.462 ; Rise       ; CLOCK           ;
;  pc[18]         ; CLOCK      ; 3.388 ; 3.388 ; Rise       ; CLOCK           ;
;  pc[19]         ; CLOCK      ; 3.474 ; 3.474 ; Rise       ; CLOCK           ;
;  pc[20]         ; CLOCK      ; 3.548 ; 3.548 ; Rise       ; CLOCK           ;
;  pc[21]         ; CLOCK      ; 3.474 ; 3.474 ; Rise       ; CLOCK           ;
;  pc[22]         ; CLOCK      ; 3.549 ; 3.549 ; Rise       ; CLOCK           ;
;  pc[23]         ; CLOCK      ; 3.410 ; 3.410 ; Rise       ; CLOCK           ;
;  pc[24]         ; CLOCK      ; 3.252 ; 3.252 ; Rise       ; CLOCK           ;
;  pc[25]         ; CLOCK      ; 3.551 ; 3.551 ; Rise       ; CLOCK           ;
;  pc[26]         ; CLOCK      ; 3.378 ; 3.378 ; Rise       ; CLOCK           ;
;  pc[27]         ; CLOCK      ; 3.447 ; 3.447 ; Rise       ; CLOCK           ;
;  pc[28]         ; CLOCK      ; 3.562 ; 3.562 ; Rise       ; CLOCK           ;
;  pc[29]         ; CLOCK      ; 3.448 ; 3.448 ; Rise       ; CLOCK           ;
;  pc[30]         ; CLOCK      ; 3.251 ; 3.251 ; Rise       ; CLOCK           ;
;  pc[31]         ; CLOCK      ; 3.682 ; 3.682 ; Rise       ; CLOCK           ;
; reg_write       ; CLOCK      ; 3.998 ; 3.998 ; Rise       ; CLOCK           ;
; sgn             ; CLOCK      ; 4.396 ; 4.396 ; Rise       ; CLOCK           ;
; write_date[*]   ; CLOCK      ; 4.028 ; 4.028 ; Rise       ; CLOCK           ;
;  write_date[0]  ; CLOCK      ; 4.213 ; 4.213 ; Rise       ; CLOCK           ;
;  write_date[1]  ; CLOCK      ; 4.175 ; 4.175 ; Rise       ; CLOCK           ;
;  write_date[2]  ; CLOCK      ; 4.410 ; 4.410 ; Rise       ; CLOCK           ;
;  write_date[3]  ; CLOCK      ; 4.187 ; 4.187 ; Rise       ; CLOCK           ;
;  write_date[4]  ; CLOCK      ; 4.365 ; 4.365 ; Rise       ; CLOCK           ;
;  write_date[5]  ; CLOCK      ; 4.227 ; 4.227 ; Rise       ; CLOCK           ;
;  write_date[6]  ; CLOCK      ; 4.176 ; 4.176 ; Rise       ; CLOCK           ;
;  write_date[7]  ; CLOCK      ; 4.127 ; 4.127 ; Rise       ; CLOCK           ;
;  write_date[8]  ; CLOCK      ; 4.625 ; 4.625 ; Rise       ; CLOCK           ;
;  write_date[9]  ; CLOCK      ; 4.597 ; 4.597 ; Rise       ; CLOCK           ;
;  write_date[10] ; CLOCK      ; 4.121 ; 4.121 ; Rise       ; CLOCK           ;
;  write_date[11] ; CLOCK      ; 4.761 ; 4.761 ; Rise       ; CLOCK           ;
;  write_date[12] ; CLOCK      ; 4.263 ; 4.263 ; Rise       ; CLOCK           ;
;  write_date[13] ; CLOCK      ; 4.398 ; 4.398 ; Rise       ; CLOCK           ;
;  write_date[14] ; CLOCK      ; 4.483 ; 4.483 ; Rise       ; CLOCK           ;
;  write_date[15] ; CLOCK      ; 4.485 ; 4.485 ; Rise       ; CLOCK           ;
;  write_date[16] ; CLOCK      ; 4.528 ; 4.528 ; Rise       ; CLOCK           ;
;  write_date[17] ; CLOCK      ; 4.737 ; 4.737 ; Rise       ; CLOCK           ;
;  write_date[18] ; CLOCK      ; 4.408 ; 4.408 ; Rise       ; CLOCK           ;
;  write_date[19] ; CLOCK      ; 4.481 ; 4.481 ; Rise       ; CLOCK           ;
;  write_date[20] ; CLOCK      ; 4.899 ; 4.899 ; Rise       ; CLOCK           ;
;  write_date[21] ; CLOCK      ; 4.585 ; 4.585 ; Rise       ; CLOCK           ;
;  write_date[22] ; CLOCK      ; 4.442 ; 4.442 ; Rise       ; CLOCK           ;
;  write_date[23] ; CLOCK      ; 4.576 ; 4.576 ; Rise       ; CLOCK           ;
;  write_date[24] ; CLOCK      ; 4.560 ; 4.560 ; Rise       ; CLOCK           ;
;  write_date[25] ; CLOCK      ; 4.253 ; 4.253 ; Rise       ; CLOCK           ;
;  write_date[26] ; CLOCK      ; 5.193 ; 5.193 ; Rise       ; CLOCK           ;
;  write_date[27] ; CLOCK      ; 4.440 ; 4.440 ; Rise       ; CLOCK           ;
;  write_date[28] ; CLOCK      ; 4.028 ; 4.028 ; Rise       ; CLOCK           ;
;  write_date[29] ; CLOCK      ; 4.055 ; 4.055 ; Rise       ; CLOCK           ;
;  write_date[30] ; CLOCK      ; 4.769 ; 4.769 ; Rise       ; CLOCK           ;
;  write_date[31] ; CLOCK      ; 4.393 ; 4.393 ; Rise       ; CLOCK           ;
; zero            ; CLOCK      ; 5.097 ; 5.097 ; Rise       ; CLOCK           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK      ; CLOCK    ; 27593    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK      ; CLOCK    ; 27593    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 1024  ; 1024 ;
; Unconstrained Output Ports      ; 90    ; 90   ;
; Unconstrained Output Port Paths ; 575   ; 575  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Jul 21 01:47:51 2020
Info: Command: quartus_sta CPU -c ALU
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ALU.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK CLOCK
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -6.082
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.082     -4541.189 CLOCK 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 CLOCK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.423
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.423     -1243.836 CLOCK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.358
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.358     -1501.470 CLOCK 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 CLOCK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.423
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.423     -1243.836 CLOCK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4613 megabytes
    Info: Processing ended: Tue Jul 21 01:48:02 2020
    Info: Elapsed time: 00:00:11
    Info: Total CPU time (on all processors): 00:00:10


