Flow report for cxltyp2_ed
Sun Apr 13 12:05:52 2025
Quartus Prime Version 22.3.0 Build 104 09/14/2022 Patches 0.24fw SC Pro Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Flow Summary
  3. Flow Settings
  4. Flow Non-Default Global Settings
  5. Flow Elapsed Time
  6. Flow OS Summary
  7. Flow Log



----------------
; Legal Notice ;
----------------
Copyright (C) 2022  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------+
; Flow Summary                                              ;
+-------------+---------------------------------------------+
; Flow Status ; Synthesis Failed - Sun Apr 13 12:05:52 2025 ;
+-------------+---------------------------------------------+


+-----------------------------------------+
; Flow Settings                           ;
+-------------------+---------------------+
; Option            ; Setting             ;
+-------------------+---------------------+
; Start date & time ; 04/13/2025 12:05:21 ;
; Main task         ; Compilation         ;
; Revision Name     ; cxltyp2_ed          ;
+-------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Flow Non-Default Global Settings                                                                                                                                                                                                                                                                  ;
+--------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------------+----------------------------------------------------------------+-----------------------+
; Assignment Name                            ; Value                                                                                                                                  ; Default Value      ; Entity Name                                                    ; Section Id            ;
+--------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------------+----------------------------------------------------------------+-----------------------+
; ADV_NETLIST_OPT_SYNTH_WYSIWYG_REMAP        ; On                                                                                                                                     ; Off                ; --                                                             ; --                    ;
; ALLOW_DSP_RETIMING                         ; On                                                                                                                                     ; Off                ; --                                                             ; --                    ;
; ALLOW_RAM_RETIMING                         ; On                                                                                                                                     ; Off                ; --                                                             ; --                    ;
; ALM_REGISTER_PACKING_EFFORT                ; Low                                                                                                                                    ; Medium             ; --                                                             ; --                    ;
; COMPILER_SIGNATURE_ID                      ; 209160389395871.174457112150730                                                                                                        ; --                 ; --                                                             ; --                    ;
; ENABLE_CLOCK_LATENCY                       ; On                                                                                                                                     ; Off                ; --                                                             ; --                    ;
; ENABLE_SIGNALTAP                           ; On                                                                                                                                     ; --                 ; --                                                             ; --                    ;
; FINAL_PLACEMENT_OPTIMIZATION               ; Always                                                                                                                                 ; Automatically      ; --                                                             ; --                    ;
; FITTER_AGGRESSIVE_ROUTABILITY_OPTIMIZATION ; Always                                                                                                                                 ; Automatically      ; --                                                             ; --                    ;
; FITTER_EFFORT                              ; -- (Not supported for targeted family)                                                                                                 ; Auto Fit           ; --                                                             ; --                    ;
; FLOW_ENABLE_HYPER_RETIMER_FAST_FORWARD     ; On                                                                                                                                     ; Off                ; --                                                             ; --                    ;
; GENERATE_COMPRESSED_SOF                    ; On                                                                                                                                     ; Off                ; --                                                             ; --                    ;
; GLOBAL_PLACEMENT_EFFORT                    ; Maximum Effort                                                                                                                         ; Normal             ; --                                                             ; --                    ;
; MAX_CORE_JUNCTION_TEMP                     ; 100                                                                                                                                    ; --                 ; --                                                             ; --                    ;
; MAX_FANOUT                                 ; 100                                                                                                                                    ; --                 ; --                                                             ; --                    ;
; MIN_CORE_JUNCTION_TEMP                     ; 0                                                                                                                                      ; --                 ; --                                                             ; --                    ;
; MISC_FILE                                  ; ./../intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_150/synth/cxl_io_cmb_adapter_cfg_pkg.vh.iv                                     ; --                 ; --                                                             ; --                    ;
; MISC_FILE                                  ; ./../intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_150/synth/cxl_io_rtlgen_include_cmb_adapter.vh.iv                              ; --                 ; --                                                             ; --                    ;
; MISC_FILE                                  ; ./../intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_150/synth/cxl_io_rtlgen_pkg_cmb_adapter.vh.iv                                  ; --                 ; --                                                             ; --                    ;
; MISC_FILE                                  ; ./../intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_150/synth/cxl_io_cmb_global_pkg.vh.iv                                          ; --                 ; --                                                             ; --                    ;
; MISC_FILE                                  ; ./../intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_150/synth/cxl_io_cmb_global_struct_ports.vh.iv                                 ; --                 ; --                                                             ; --                    ;
; MISC_FILE                                  ; ./../intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_150/synth/cxl_io_cmb_pf0_pkg.vh.iv                                             ; --                 ; --                                                             ; --                    ;
; MISC_FILE                                  ; ./../intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_150/synth/cxl_io_cmb_pf0_struct_ports.vh.iv                                    ; --                 ; --                                                             ; --                    ;
; MISC_FILE                                  ; ./../intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_150/synth/cxl_io_cmb_pf1_pkg.vh.iv                                             ; --                 ; --                                                             ; --                    ;
; MISC_FILE                                  ; ./../intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_150/synth/cxl_io_cmb_pf1_struct_ports.vh.iv                                    ; --                 ; --                                                             ; --                    ;
; MISC_FILE                                  ; ./../intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_150/synth/cxl_io_rtlgen_include_cmb_core_regs.vh.iv                            ; --                 ; --                                                             ; --                    ;
; MISC_FILE                                  ; ./../intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_150/synth/cxl_io_rtlgen_pkg_cmb_core_regs.vh.iv                                ; --                 ; --                                                             ; --                    ;
; MISC_FILE                                  ; ./../intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_150/synth/cxl_io_cmb_adapter_cfg_struct_ports.vh.iv                            ; --                 ; --                                                             ; --                    ;
; MISC_FILE                                  ; ./../intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_150/synth/cxl_io_cmb_adapter_rdl_assigns.svh.iv                                ; --                 ; --                                                             ; --                    ;
; MISC_FILE                                  ; ./../intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_150/synth/cxl_io_pld_if.svh.iv                                                 ; --                 ; --                                                             ; --                    ;
; MISC_FILE                                  ; ./../intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_150/synth/cxl_io_tlp_enum.svh.iv                                               ; --                 ; --                                                             ; --                    ;
; MISC_FILE                                  ; ./../intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_150/synth/cxl_io_straps_core.vh.iv                                             ; --                 ; --                                                             ; --                    ;
; MISC_FILE                                  ; ./../intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_150/synth/cxl_io_glb_rdl_assigns.svh.iv                                        ; --                 ; --                                                             ; --                    ;
; MISC_FILE                                  ; ./../intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_150/synth/cxl_io_glb_xtra_logic.svh.iv                                         ; --                 ; --                                                             ; --                    ;
; MISC_FILE                                  ; ./../intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_150/synth/cxl_io_pf0_0_xtra_logic.svh.iv                                       ; --                 ; --                                                             ; --                    ;
; MISC_FILE                                  ; ./../intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_150/synth/cxl_io_pf0_1_xtra_logic.svh.iv                                       ; --                 ; --                                                             ; --                    ;
; MISC_FILE                                  ; ./../intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_150/synth/cxl_io_pf0_2_xtra_logic.svh.iv                                       ; --                 ; --                                                             ; --                    ;
; MISC_FILE                                  ; ./../intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_150/synth/cxl_io_pf0_rdl_assigns.svh.iv                                        ; --                 ; --                                                             ; --                    ;
; MISC_FILE                                  ; ./../intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_150/synth/cxl_io_pf1_rdl_assigns.svh.iv                                        ; --                 ; --                                                             ; --                    ;
; MISC_FILE                                  ; ./../intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_150/synth/rnr_cxl_soft_ip_intf.svh.iv                                          ; --                 ; --                                                             ; --                    ;
; MISC_FILE                                  ; ./../intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_150/synth/rnr_ial_sip_intf.svh.iv                                              ; --                 ; --                                                             ; --                    ;
; MISC_FILE                                  ; ./../intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_150/synth/rtlgen_include_latest.vh.iv                                          ; --                 ; --                                                             ; --                    ;
; MISC_FILE                                  ; ./../intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_150/synth/rtlgen_include_v12.vh.iv                                             ; --                 ; --                                                             ; --                    ;
; MISC_FILE                                  ; ./../intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_150/synth/ial_tc_bbs_reg_macros.vh.iv                                          ; --                 ; --                                                             ; --                    ;
; MISC_FILE                                  ; ./../intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_150/synth/cxl_io_gtunit_struct.svh.iv                                          ; --                 ; --                                                             ; --                    ;
; MISC_FILE                                  ; ./../intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_cxltyp2_ed.cmp                                                                 ; --                 ; --                                                             ; --                    ;
; MISC_FILE                                  ; ./../intel_rtile_cxl_top_cxltyp2_ed/../intel_rtile_cxl_top_cxltyp2_ed.ip                                                               ; --                 ; --                                                             ; --                    ;
; MISC_FILE                                  ; ./common/cdc_fifos/cfg_to_iosf_fifo_vcd_ED/cfg_to_iosf_fifo_vcd_ED.cmp                                                                 ; --                 ; --                                                             ; --                    ;
; MISC_FILE                                  ; ./common/cdc_fifos/cfg_to_iosf_fifo_vcd_ED/../cfg_to_iosf_fifo_vcd_ED.ip                                                               ; --                 ; --                                                             ; --                    ;
; MISC_FILE                                  ; ./common/cdc_fifos/fifo_12b_128w_show_ahead/fifo_12b_128w_show_ahead.cmp                                                               ; --                 ; --                                                             ; --                    ;
; MISC_FILE                                  ; ./common/cdc_fifos/fifo_12b_128w_show_ahead/../fifo_12b_128w_show_ahead.ip                                                             ; --                 ; --                                                             ; --                    ;
; MISC_FILE                                  ; ./common/cdc_fifos/iosf_to_cfg_fifo_vcd_ED/iosf_to_cfg_fifo_vcd_ED.cmp                                                                 ; --                 ; --                                                             ; --                    ;
; MISC_FILE                                  ; ./common/cdc_fifos/iosf_to_cfg_fifo_vcd_ED/../iosf_to_cfg_fifo_vcd_ED.ip                                                               ; --                 ; --                                                             ; --                    ;
; MISC_FILE                                  ; ./common/mc_top/altecc_enc_dec_ip/altecc_dec_latency1/altecc_dec_latency1.cmp                                                          ; --                 ; --                                                             ; --                    ;
; MISC_FILE                                  ; ./common/mc_top/altecc_enc_dec_ip/altecc_dec_latency1/../altecc_dec_latency1.ip                                                        ; --                 ; --                                                             ; --                    ;
; MISC_FILE                                  ; ./common/mc_top/altecc_enc_dec_ip/altecc_dec_latency2/altecc_dec_latency2.cmp                                                          ; --                 ; --                                                             ; --                    ;
; MISC_FILE                                  ; ./common/mc_top/altecc_enc_dec_ip/altecc_dec_latency2/../altecc_dec_latency2.ip                                                        ; --                 ; --                                                             ; --                    ;
; MISC_FILE                                  ; ./common/mc_top/altecc_enc_dec_ip/altecc_enc_latency0/altecc_enc_latency0.cmp                                                          ; --                 ; --                                                             ; --                    ;
; MISC_FILE                                  ; ./common/mc_top/altecc_enc_dec_ip/altecc_enc_latency0/../altecc_enc_latency0.ip                                                        ; --                 ; --                                                             ; --                    ;
; MISC_FILE                                  ; ./common/mc_top/emif_ip/emif/emif.cmp                                                                                                  ; --                 ; --                                                             ; --                    ;
; MISC_FILE                                  ; ./common/mc_top/emif_ip/emif/../emif.ip                                                                                                ; --                 ; --                                                             ; --                    ;
; MISC_FILE                                  ; ./common/mc_top/emif_ip/emif_cal_one_ch/emif_cal_one_ch.cmp                                                                            ; --                 ; --                                                             ; --                    ;
; MISC_FILE                                  ; ./common/mc_top/emif_ip/emif_cal_one_ch/../emif_cal_one_ch.ip                                                                          ; --                 ; --                                                             ; --                    ;
; MISC_FILE                                  ; ./common/mc_top/sip_quartus_ips/reqfifo_IP/reqfifo/reqfifo.cmp                                                                         ; --                 ; --                                                             ; --                    ;
; MISC_FILE                                  ; ./common/mc_top/sip_quartus_ips/reqfifo_IP/reqfifo/../reqfifo.ip                                                                       ; --                 ; --                                                             ; --                    ;
; MISC_FILE                                  ; ./common/mc_top/sip_quartus_ips/rspfifo_IP/rspfifo/rspfifo.cmp                                                                         ; --                 ; --                                                             ; --                    ;
; MISC_FILE                                  ; ./common/mc_top/sip_quartus_ips/rspfifo_IP/rspfifo/../rspfifo.ip                                                                       ; --                 ; --                                                             ; --                    ;
; MISC_FILE                                  ; IP/bram/w32_d1024/w32_d1024.cmp                                                                                                        ; --                 ; --                                                             ; --                    ;
; MISC_FILE                                  ; IP/bram/w32_d1024/../w32_d1024.ip                                                                                                      ; --                 ; --                                                             ; --                    ;
; MISC_FILE                                  ; IP/bram/w64_d8192/w64_d8192.cmp                                                                                                        ; --                 ; --                                                             ; --                    ;
; MISC_FILE                                  ; IP/bram/w64_d8192/../w64_d8192.ip                                                                                                      ; --                 ; --                                                             ; --                    ;
; MISC_FILE                                  ; IP/fifo/fifo_cdc/fifo_cdc.cmp                                                                                                          ; --                 ; --                                                             ; --                    ;
; MISC_FILE                                  ; IP/fifo/fifo_cdc/../fifo_cdc.ip                                                                                                        ; --                 ; --                                                             ; --                    ;
; MISC_FILE                                  ; IP/fifo_cdc_to_mc_axi4/fifo_cdc_to_mc_axi4/fifo_cdc_to_mc_axi4.cmp                                                                     ; --                 ; --                                                             ; --                    ;
; MISC_FILE                                  ; IP/fifo_cdc_to_mc_axi4/fifo_cdc_to_mc_axi4/../fifo_cdc_to_mc_axi4.ip                                                                   ; --                 ; --                                                             ; --                    ;
; MISC_FILE                                  ; IP/pll/pll_0/pll_0.cmp                                                                                                                 ; --                 ; --                                                             ; --                    ;
; MISC_FILE                                  ; IP/pll/pll_0/../pll_0.ip                                                                                                               ; --                 ; --                                                             ; --                    ;
; MISC_FILE                                  ; common/BRAM/port_1_ram/port_1_ram.cmp                                                                                                  ; --                 ; --                                                             ; --                    ;
; MISC_FILE                                  ; common/BRAM/port_1_ram/../port_1_ram.ip                                                                                                ; --                 ; --                                                             ; --                    ;
; MISC_FILE                                  ; common/cdc_fifos/fifo_28w_16d/fifo_28w_16d.cmp                                                                                         ; --                 ; --                                                             ; --                    ;
; MISC_FILE                                  ; common/cdc_fifos/fifo_28w_16d/../fifo_28w_16d.ip                                                                                       ; --                 ; --                                                             ; --                    ;
; MISC_FILE                                  ; common/intel_reset_release/intel_reset_release/intel_reset_release.cmp                                                                 ; --                 ; --                                                             ; --                    ;
; MISC_FILE                                  ; common/intel_reset_release/intel_reset_release/../intel_reset_release.ip                                                               ; --                 ; --                                                             ; --                    ;
; MISC_FILE                                  ; common/page_hotness/ip/fifo/fifo_w32_d256/fifo_w32_d256.cmp                                                                            ; --                 ; --                                                             ; --                    ;
; MISC_FILE                                  ; common/page_hotness/ip/fifo/fifo_w32_d256/../fifo_w32_d256.ip                                                                          ; --                 ; --                                                             ; --                    ;
; MUX_RESTRUCTURE                            ; Off                                                                                                                                    ; Auto               ; --                                                             ; --                    ;
; NUM_PARALLEL_PROCESSORS                    ; All                                                                                                                                    ; --                 ; --                                                             ; --                    ;
; OPTIMIZATION_MODE                          ; Superior Performance with Maximum Placement Effort                                                                                     ; Balanced           ; --                                                             ; --                    ;
; OPTIMIZATION_TECHNIQUE                     ; Speed                                                                                                                                  ; Balanced           ; --                                                             ; --                    ;
; OPTIMIZE_POWER_DURING_FITTING              ; Off                                                                                                                                    ; Normal compilation ; --                                                             ; --                    ;
; OPTIMIZE_POWER_DURING_SYNTHESIS            ; Off                                                                                                                                    ; Normal compilation ; --                                                             ; --                    ;
; PHYSICAL_SYNTHESIS_HIGH_EFFORT             ; On                                                                                                                                     ; Off                ; --                                                             ; --                    ;
; POST_ROUTE_PHYSICAL_SYNTHESIS              ; On                                                                                                                                     ; Off                ; --                                                             ; --                    ;
; POWER_APPLY_THERMAL_MARGIN                 ; ADDITIONAL                                                                                                                             ; Off                ; --                                                             ; --                    ;
; PROJECT_OUTPUT_DIRECTORY                   ; output_files                                                                                                                           ; --                 ; --                                                             ; --                    ;
; QII_AUTO_PACKED_REGISTERS                  ; Normal                                                                                                                                 ; Auto               ; --                                                             ; --                    ;
; REMOVE_DUPLICATE_REGISTERS                 ; Off                                                                                                                                    ; On                 ; --                                                             ; --                    ;
; ROUTER_TIMING_OPTIMIZATION_LEVEL           ; MAXIMUM                                                                                                                                ; Normal             ; --                                                             ; --                    ;
; RTM_HIGH_PERFORMANCE_EFFORT                ; On                                                                                                                                     ; Off                ; --                                                             ; --                    ;
; SDC_ENTITY_FILE                            ; common/intel_reset_release/intel_reset_release/altera_s10_user_rst_clkgate_1945/synth/altera_s10_user_rst_clkgate_fm.sdc               ; --                 ; altera_s10_user_rst_clkgate                                    ; --                    ;
; SDC_ENTITY_FILE                            ; ./common/cdc_fifos/cfg_to_iosf_fifo_vcd_ED/fifo_1923/synth/cfg_to_iosf_fifo_vcd_ED_fifo_1923_y3aowuq.sdc                               ; --                 ; cfg_to_iosf_fifo_vcd_ED_fifo_1923_y3aowuq                      ; --                    ;
; SDC_ENTITY_FILE                            ; ./../intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_150/synth/cxltyp2.sdc                                                          ; --                 ; cxl_ip_top                                                     ; --                    ;
; SDC_ENTITY_FILE                            ; ./common/mc_top/emif_ip/emif/altera_emif_arch_fm_191/synth/emif_altera_emif_arch_fm_191_ws7gkca.sdc                                    ; --                 ; emif_altera_emif_arch_fm_191_ws7gkca                           ; --                    ;
; SDC_ENTITY_FILE                            ; common/cdc_fifos/fifo_28w_16d/fifo_1923/synth/fifo_28w_16d_fifo_1923_i6cb3wa.sdc                                                       ; --                 ; fifo_28w_16d_fifo_1923_i6cb3wa                                 ; --                    ;
; SDC_ENTITY_FILE                            ; IP/fifo/fifo_cdc/fifo_1923/synth/fifo_cdc_fifo_1923_wtv3t7a.sdc                                                                        ; --                 ; fifo_cdc_fifo_1923_wtv3t7a                                     ; --                    ;
; SDC_ENTITY_FILE                            ; IP/fifo_cdc_to_mc_axi4/fifo_cdc_to_mc_axi4/fifo_1923/synth/fifo_cdc_to_mc_axi4_fifo_1923_jz4pbri.sdc                                   ; --                 ; fifo_cdc_to_mc_axi4_fifo_1923_jz4pbri                          ; --                    ;
; SDC_ENTITY_FILE                            ; ./../intel_rtile_cxl_top_cxltyp2_ed/altera_iopll_1931/synth/intel_rtile_cxl_top_cxltyp2_ed_altera_iopll_1931_lsetw4a.sdc               ; --                 ; intel_rtile_cxl_top_cxltyp2_ed_altera_iopll_1931_lsetw4a       ; --                    ;
; SDC_ENTITY_FILE                            ; ./../intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_ast_100/synth/intel_rtile_cxl.sdc                                                  ; --                 ; intel_rtile_cxl_top_cxltyp2_ed_intel_rtile_cxl_ast_100_5iee5yq ; --                    ;
; SDC_ENTITY_FILE                            ; ./../intel_rtile_cxl_top_cxltyp2_ed/st_dc_fifo_1941/synth/intel_rtile_cxl_top_cxltyp2_ed_st_dc_fifo_1941_t2zlahy.sdc                   ; --                 ; intel_rtile_cxl_top_cxltyp2_ed_st_dc_fifo_1941_t2zlahy         ; --                    ;
; SDC_ENTITY_FILE                            ; ./common/cdc_fifos/iosf_to_cfg_fifo_vcd_ED/fifo_1923/synth/iosf_to_cfg_fifo_vcd_ED_fifo_1923_mrpm5pa.sdc                               ; --                 ; iosf_to_cfg_fifo_vcd_ED_fifo_1923_mrpm5pa                      ; --                    ;
; SDC_ENTITY_FILE                            ; IP/pll/pll_0/intelclkctrl_200/synth/pll_0_intelclkctrl_200_wlyqxpa.sdc                                                                 ; --                 ; pll_0_intelclkctrl_200_wlyqxpa                                 ; --                    ;
; SDC_ENTITY_FILE                            ; ./common/mc_top/sip_quartus_ips/reqfifo_IP/reqfifo/fifo_1923/synth/reqfifo_fifo_1923_jlcypci.sdc                                       ; --                 ; reqfifo_fifo_1923_jlcypci                                      ; --                    ;
; SDC_ENTITY_FILE                            ; ./common/mc_top/sip_quartus_ips/rspfifo_IP/rspfifo/fifo_1923/synth/rspfifo_fifo_1923_h3bzh4a.sdc                                       ; --                 ; rspfifo_fifo_1923_h3bzh4a                                      ; --                    ;
; SEARCH_PATH                                ; ./common/                                                                                                                              ; --                 ; --                                                             ; --                    ;
; SEARCH_PATH                                ; ./common/avst4to1_rx/                                                                                                                  ; --                 ; --                                                             ; --                    ;
; SEARCH_PATH                                ; ./common/axi_to_avst/                                                                                                                  ; --                 ; --                                                             ; --                    ;
; SEARCH_PATH                                ; ./common/cafu_csr0/                                                                                                                    ; --                 ; --                                                             ; --                    ;
; SEARCH_PATH                                ; ./../intel_rtile_cxl_top_cxltyp2_ed                                                                                                    ; --                 ; --                                                             ; --                    ;
; SEARCH_PATH                                ; ./../intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_150/synth                                                                      ; --                 ; --                                                             ; --                    ;
; SLD_INFO                                   ; QSYS_NAME altecc_dec_latency1 HAS_SOPCINFO 1 GENERATION_ID 0                                                                           ; --                 ; altecc_dec_latency1                                            ; --                    ;
; SLD_INFO                                   ; QSYS_NAME altecc_dec_latency2 HAS_SOPCINFO 1 GENERATION_ID 0                                                                           ; --                 ; altecc_dec_latency2                                            ; --                    ;
; SLD_INFO                                   ; QSYS_NAME altecc_enc_latency0 HAS_SOPCINFO 1 GENERATION_ID 0                                                                           ; --                 ; altecc_enc_latency0                                            ; --                    ;
; SLD_INFO                                   ; QSYS_NAME cfg_to_iosf_fifo_vcd_ED HAS_SOPCINFO 1 GENERATION_ID 0                                                                       ; --                 ; cfg_to_iosf_fifo_vcd_ED                                        ; --                    ;
; SLD_INFO                                   ; QSYS_NAME emif HAS_SOPCINFO 1 GENERATION_ID 0                                                                                          ; --                 ; emif                                                           ; --                    ;
; SLD_INFO                                   ; QSYS_NAME emif_cal_one_ch HAS_SOPCINFO 1 GENERATION_ID 0                                                                               ; --                 ; emif_cal_one_ch                                                ; --                    ;
; SLD_INFO                                   ; QSYS_NAME fifo_12b_128w_show_ahead HAS_SOPCINFO 1 GENERATION_ID 0                                                                      ; --                 ; fifo_12b_128w_show_ahead                                       ; --                    ;
; SLD_INFO                                   ; QSYS_NAME fifo_28w_16d HAS_SOPCINFO 1 GENERATION_ID 0                                                                                  ; --                 ; fifo_28w_16d                                                   ; --                    ;
; SLD_INFO                                   ; QSYS_NAME fifo_cdc HAS_SOPCINFO 1 GENERATION_ID 0                                                                                      ; --                 ; fifo_cdc                                                       ; --                    ;
; SLD_INFO                                   ; QSYS_NAME fifo_cdc_to_mc_axi4 HAS_SOPCINFO 1 GENERATION_ID 0                                                                           ; --                 ; fifo_cdc_to_mc_axi4                                            ; --                    ;
; SLD_INFO                                   ; QSYS_NAME fifo_w32_d256 HAS_SOPCINFO 1 GENERATION_ID 0                                                                                 ; --                 ; fifo_w32_d256                                                  ; --                    ;
; SLD_INFO                                   ; QSYS_NAME intel_reset_release HAS_SOPCINFO 1 GENERATION_ID 0                                                                           ; --                 ; intel_reset_release                                            ; --                    ;
; SLD_INFO                                   ; QSYS_NAME intel_rtile_cxl_top_cxltyp2_ed HAS_SOPCINFO 1 GENERATION_ID 0                                                                ; --                 ; intel_rtile_cxl_top_cxltyp2_ed                                 ; --                    ;
; SLD_INFO                                   ; QSYS_NAME iosf_to_cfg_fifo_vcd_ED HAS_SOPCINFO 1 GENERATION_ID 0                                                                       ; --                 ; iosf_to_cfg_fifo_vcd_ED                                        ; --                    ;
; SLD_INFO                                   ; QSYS_NAME pll_0 HAS_SOPCINFO 1 GENERATION_ID 0                                                                                         ; --                 ; pll_0                                                          ; --                    ;
; SLD_INFO                                   ; QSYS_NAME port_1_ram HAS_SOPCINFO 1 GENERATION_ID 0                                                                                    ; --                 ; port_1_ram                                                     ; --                    ;
; SLD_INFO                                   ; QSYS_NAME reqfifo HAS_SOPCINFO 1 GENERATION_ID 0                                                                                       ; --                 ; reqfifo                                                        ; --                    ;
; SLD_INFO                                   ; QSYS_NAME rspfifo HAS_SOPCINFO 1 GENERATION_ID 0                                                                                       ; --                 ; rspfifo                                                        ; --                    ;
; SLD_INFO                                   ; QSYS_NAME w32_d1024 HAS_SOPCINFO 1 GENERATION_ID 0                                                                                     ; --                 ; w32_d1024                                                      ; --                    ;
; SLD_INFO                                   ; QSYS_NAME w64_d8192 HAS_SOPCINFO 1 GENERATION_ID 0                                                                                     ; --                 ; w64_d8192                                                      ; --                    ;
; SLD_NODE_CREATOR_ID                        ; 110                                                                                                                                    ; --                 ; --                                                             ; cm_sketch_input_valid ;
; SLD_NODE_CREATOR_ID                        ; 110                                                                                                                                    ; --                 ; --                                                             ; pfn_cam_0             ;
; SLD_NODE_CREATOR_ID                        ; 110                                                                                                                                    ; --                 ; --                                                             ; cm_sketch_input       ;
; SLD_NODE_CREATOR_ID                        ; 110                                                                                                                                    ; --                 ; --                                                             ; auto_signaltap_7      ;
; SLD_NODE_CREATOR_ID                        ; 110                                                                                                                                    ; --                 ; --                                                             ; auto_signaltap_5      ;
; SLD_NODE_CREATOR_ID                        ; 110                                                                                                                                    ; --                 ; --                                                             ; csr_h_pfn             ;
; SLD_NODE_CREATOR_ID                        ; 110                                                                                                                                    ; --                 ; --                                                             ; auto_signaltap_9      ;
; SLD_NODE_CREATOR_ID                        ; 110                                                                                                                                    ; --                 ; --                                                             ; pfn_hot_tracker       ;
; SLD_NODE_CREATOR_ID                        ; 110                                                                                                                                    ; --                 ; --                                                             ; araddr_fifo           ;
; SLD_NODE_CREATOR_ID                        ; 110                                                                                                                                    ; --                 ; --                                                             ; cm_sketch_output      ;
; SLD_NODE_ENTITY_NAME                       ; sld_signaltap                                                                                                                          ; --                 ; --                                                             ; cm_sketch_input_valid ;
; SLD_NODE_ENTITY_NAME                       ; sld_signaltap                                                                                                                          ; --                 ; --                                                             ; pfn_cam_0             ;
; SLD_NODE_ENTITY_NAME                       ; sld_signaltap                                                                                                                          ; --                 ; --                                                             ; cm_sketch_input       ;
; SLD_NODE_ENTITY_NAME                       ; sld_signaltap                                                                                                                          ; --                 ; --                                                             ; auto_signaltap_7      ;
; SLD_NODE_ENTITY_NAME                       ; sld_signaltap                                                                                                                          ; --                 ; --                                                             ; auto_signaltap_5      ;
; SLD_NODE_ENTITY_NAME                       ; sld_signaltap                                                                                                                          ; --                 ; --                                                             ; csr_h_pfn             ;
; SLD_NODE_ENTITY_NAME                       ; sld_signaltap                                                                                                                          ; --                 ; --                                                             ; auto_signaltap_9      ;
; SLD_NODE_ENTITY_NAME                       ; sld_signaltap                                                                                                                          ; --                 ; --                                                             ; pfn_hot_tracker       ;
; SLD_NODE_ENTITY_NAME                       ; sld_signaltap                                                                                                                          ; --                 ; --                                                             ; araddr_fifo           ;
; SLD_NODE_ENTITY_NAME                       ; sld_signaltap                                                                                                                          ; --                 ; --                                                             ; cm_sketch_output      ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_RAM_BLOCK_TYPE=AUTO                                                                                                                ; --                 ; --                                                             ; cm_sketch_input_valid ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_DATA_BITS=40                                                                                                                       ; --                 ; --                                                             ; cm_sketch_input_valid ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_TRIGGER_BITS=4                                                                                                                     ; --                 ; --                                                             ; cm_sketch_input_valid ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_NODE_INFO=805334542                                                                                                                ; --                 ; --                                                             ; cm_sketch_input_valid ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_POWER_UP_TRIGGER=0                                                                                                                 ; --                 ; --                                                             ; cm_sketch_input_valid ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_INVERSION_MASK=000000000000000000000                                                                                               ; --                 ; --                                                             ; cm_sketch_input_valid ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_INVERSION_MASK_LENGTH=21                                                                                                           ; --                 ; --                                                             ; cm_sketch_input_valid ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_STORAGE_QUALIFIER_INVERSION_MASK_LENGTH=0                                                                                          ; --                 ; --                                                             ; cm_sketch_input_valid ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_SEGMENT_SIZE=128                                                                                                                   ; --                 ; --                                                             ; cm_sketch_input_valid ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_ATTRIBUTE_MEM_MODE=OFF                                                                                                             ; --                 ; --                                                             ; cm_sketch_input_valid ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_STATE_FLOW_USE_GENERATED=0                                                                                                         ; --                 ; --                                                             ; cm_sketch_input_valid ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_STATE_BITS=11                                                                                                                      ; --                 ; --                                                             ; cm_sketch_input_valid ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_BUFFER_FULL_STOP=1                                                                                                                 ; --                 ; --                                                             ; cm_sketch_input_valid ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_CURRENT_RESOURCE_WIDTH=1                                                                                                           ; --                 ; --                                                             ; cm_sketch_input_valid ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_INCREMENTAL_ROUTING=1                                                                                                              ; --                 ; --                                                             ; cm_sketch_input_valid ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_TRIGGER_LEVEL=1                                                                                                                    ; --                 ; --                                                             ; cm_sketch_input_valid ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_SAMPLE_DEPTH=128                                                                                                                   ; --                 ; --                                                             ; cm_sketch_input_valid ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_TRIGGER_IN_ENABLED=0                                                                                                               ; --                 ; --                                                             ; cm_sketch_input_valid ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_TRIGGER_PIPELINE=0                                                                                                                 ; --                 ; --                                                             ; cm_sketch_input_valid ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_RAM_PIPELINE=0                                                                                                                     ; --                 ; --                                                             ; cm_sketch_input_valid ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_COUNTER_PIPELINE=0                                                                                                                 ; --                 ; --                                                             ; cm_sketch_input_valid ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_ADVANCED_TRIGGER_ENTITY=sld_reserved_cxltyp2_ed_cm_sketch_input_valid_1_a0e7,                                                      ; --                 ; --                                                             ; cm_sketch_input_valid ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_TRIGGER_LEVEL_PIPELINE=1                                                                                                           ; --                 ; --                                                             ; cm_sketch_input_valid ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_ENABLE_ADVANCED_TRIGGER=1                                                                                                          ; --                 ; --                                                             ; cm_sketch_input_valid ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_RAM_BLOCK_TYPE=AUTO                                                                                                                ; --                 ; --                                                             ; pfn_cam_0             ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_DATA_BITS=20                                                                                                                       ; --                 ; --                                                             ; pfn_cam_0             ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_TRIGGER_BITS=1                                                                                                                     ; --                 ; --                                                             ; pfn_cam_0             ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_NODE_INFO=805334538                                                                                                                ; --                 ; --                                                             ; pfn_cam_0             ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_POWER_UP_TRIGGER=0                                                                                                                 ; --                 ; --                                                             ; pfn_cam_0             ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_INVERSION_MASK=000000000000000000000                                                                                               ; --                 ; --                                                             ; pfn_cam_0             ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_INVERSION_MASK_LENGTH=21                                                                                                           ; --                 ; --                                                             ; pfn_cam_0             ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_STORAGE_QUALIFIER_INVERSION_MASK_LENGTH=0                                                                                          ; --                 ; --                                                             ; pfn_cam_0             ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_SEGMENT_SIZE=128                                                                                                                   ; --                 ; --                                                             ; pfn_cam_0             ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_ATTRIBUTE_MEM_MODE=OFF                                                                                                             ; --                 ; --                                                             ; pfn_cam_0             ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_STATE_FLOW_USE_GENERATED=0                                                                                                         ; --                 ; --                                                             ; pfn_cam_0             ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_STATE_BITS=11                                                                                                                      ; --                 ; --                                                             ; pfn_cam_0             ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_BUFFER_FULL_STOP=1                                                                                                                 ; --                 ; --                                                             ; pfn_cam_0             ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_CURRENT_RESOURCE_WIDTH=1                                                                                                           ; --                 ; --                                                             ; pfn_cam_0             ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_INCREMENTAL_ROUTING=1                                                                                                              ; --                 ; --                                                             ; pfn_cam_0             ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_TRIGGER_LEVEL=1                                                                                                                    ; --                 ; --                                                             ; pfn_cam_0             ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_SAMPLE_DEPTH=128                                                                                                                   ; --                 ; --                                                             ; pfn_cam_0             ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_TRIGGER_IN_ENABLED=0                                                                                                               ; --                 ; --                                                             ; pfn_cam_0             ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_TRIGGER_PIPELINE=0                                                                                                                 ; --                 ; --                                                             ; pfn_cam_0             ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_RAM_PIPELINE=0                                                                                                                     ; --                 ; --                                                             ; pfn_cam_0             ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_COUNTER_PIPELINE=0                                                                                                                 ; --                 ; --                                                             ; pfn_cam_0             ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_ADVANCED_TRIGGER_ENTITY=sld_reserved_cxltyp2_ed_pfn_cam_0_1_33b4,                                                                  ; --                 ; --                                                             ; pfn_cam_0             ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_TRIGGER_LEVEL_PIPELINE=1                                                                                                           ; --                 ; --                                                             ; pfn_cam_0             ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_ENABLE_ADVANCED_TRIGGER=1                                                                                                          ; --                 ; --                                                             ; pfn_cam_0             ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_RAM_BLOCK_TYPE=AUTO                                                                                                                ; --                 ; --                                                             ; cm_sketch_input       ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_DATA_BITS=24                                                                                                                       ; --                 ; --                                                             ; cm_sketch_input       ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_TRIGGER_BITS=2                                                                                                                     ; --                 ; --                                                             ; cm_sketch_input       ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_NODE_INFO=805334539                                                                                                                ; --                 ; --                                                             ; cm_sketch_input       ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_POWER_UP_TRIGGER=0                                                                                                                 ; --                 ; --                                                             ; cm_sketch_input       ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_INVERSION_MASK=000000000000000000000000000                                                                                         ; --                 ; --                                                             ; cm_sketch_input       ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_INVERSION_MASK_LENGTH=27                                                                                                           ; --                 ; --                                                             ; cm_sketch_input       ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_STORAGE_QUALIFIER_INVERSION_MASK_LENGTH=0                                                                                          ; --                 ; --                                                             ; cm_sketch_input       ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_SEGMENT_SIZE=128                                                                                                                   ; --                 ; --                                                             ; cm_sketch_input       ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_ATTRIBUTE_MEM_MODE=OFF                                                                                                             ; --                 ; --                                                             ; cm_sketch_input       ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_STATE_FLOW_USE_GENERATED=0                                                                                                         ; --                 ; --                                                             ; cm_sketch_input       ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_STATE_BITS=11                                                                                                                      ; --                 ; --                                                             ; cm_sketch_input       ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_BUFFER_FULL_STOP=1                                                                                                                 ; --                 ; --                                                             ; cm_sketch_input       ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_CURRENT_RESOURCE_WIDTH=1                                                                                                           ; --                 ; --                                                             ; cm_sketch_input       ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_INCREMENTAL_ROUTING=1                                                                                                              ; --                 ; --                                                             ; cm_sketch_input       ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_TRIGGER_LEVEL=1                                                                                                                    ; --                 ; --                                                             ; cm_sketch_input       ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_SAMPLE_DEPTH=128                                                                                                                   ; --                 ; --                                                             ; cm_sketch_input       ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_TRIGGER_IN_ENABLED=0                                                                                                               ; --                 ; --                                                             ; cm_sketch_input       ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_TRIGGER_PIPELINE=0                                                                                                                 ; --                 ; --                                                             ; cm_sketch_input       ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_RAM_PIPELINE=0                                                                                                                     ; --                 ; --                                                             ; cm_sketch_input       ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_COUNTER_PIPELINE=0                                                                                                                 ; --                 ; --                                                             ; cm_sketch_input       ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_ADVANCED_TRIGGER_ENTITY=basic,1,                                                                                                   ; --                 ; --                                                             ; cm_sketch_input       ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_TRIGGER_LEVEL_PIPELINE=1                                                                                                           ; --                 ; --                                                             ; cm_sketch_input       ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_ENABLE_ADVANCED_TRIGGER=0                                                                                                          ; --                 ; --                                                             ; cm_sketch_input       ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_RAM_BLOCK_TYPE=AUTO                                                                                                                ; --                 ; --                                                             ; auto_signaltap_7      ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_DATA_BITS=88                                                                                                                       ; --                 ; --                                                             ; auto_signaltap_7      ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_TRIGGER_BITS=2                                                                                                                     ; --                 ; --                                                             ; auto_signaltap_7      ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_NODE_INFO=805334535                                                                                                                ; --                 ; --                                                             ; auto_signaltap_7      ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_POWER_UP_TRIGGER=0                                                                                                                 ; --                 ; --                                                             ; auto_signaltap_7      ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_INVERSION_MASK=000000000000000000000                                                                                               ; --                 ; --                                                             ; auto_signaltap_7      ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_INVERSION_MASK_LENGTH=21                                                                                                           ; --                 ; --                                                             ; auto_signaltap_7      ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_STORAGE_QUALIFIER_INVERSION_MASK_LENGTH=0                                                                                          ; --                 ; --                                                             ; auto_signaltap_7      ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_SEGMENT_SIZE=128                                                                                                                   ; --                 ; --                                                             ; auto_signaltap_7      ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_ATTRIBUTE_MEM_MODE=OFF                                                                                                             ; --                 ; --                                                             ; auto_signaltap_7      ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_STATE_FLOW_USE_GENERATED=0                                                                                                         ; --                 ; --                                                             ; auto_signaltap_7      ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_STATE_BITS=11                                                                                                                      ; --                 ; --                                                             ; auto_signaltap_7      ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_BUFFER_FULL_STOP=1                                                                                                                 ; --                 ; --                                                             ; auto_signaltap_7      ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_CURRENT_RESOURCE_WIDTH=1                                                                                                           ; --                 ; --                                                             ; auto_signaltap_7      ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_INCREMENTAL_ROUTING=1                                                                                                              ; --                 ; --                                                             ; auto_signaltap_7      ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_TRIGGER_LEVEL=1                                                                                                                    ; --                 ; --                                                             ; auto_signaltap_7      ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_SAMPLE_DEPTH=128                                                                                                                   ; --                 ; --                                                             ; auto_signaltap_7      ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_TRIGGER_IN_ENABLED=0                                                                                                               ; --                 ; --                                                             ; auto_signaltap_7      ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_TRIGGER_PIPELINE=0                                                                                                                 ; --                 ; --                                                             ; auto_signaltap_7      ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_RAM_PIPELINE=0                                                                                                                     ; --                 ; --                                                             ; auto_signaltap_7      ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_COUNTER_PIPELINE=0                                                                                                                 ; --                 ; --                                                             ; auto_signaltap_7      ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_ADVANCED_TRIGGER_ENTITY=sld_reserved_cxltyp2_ed_auto_signaltap_7_1_6acb,                                                           ; --                 ; --                                                             ; auto_signaltap_7      ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_TRIGGER_LEVEL_PIPELINE=1                                                                                                           ; --                 ; --                                                             ; auto_signaltap_7      ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_ENABLE_ADVANCED_TRIGGER=1                                                                                                          ; --                 ; --                                                             ; auto_signaltap_7      ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_RAM_BLOCK_TYPE=AUTO                                                                                                                ; --                 ; --                                                             ; auto_signaltap_5      ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_DATA_BITS=30                                                                                                                       ; --                 ; --                                                             ; auto_signaltap_5      ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_TRIGGER_BITS=2                                                                                                                     ; --                 ; --                                                             ; auto_signaltap_5      ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_NODE_INFO=805334533                                                                                                                ; --                 ; --                                                             ; auto_signaltap_5      ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_POWER_UP_TRIGGER=0                                                                                                                 ; --                 ; --                                                             ; auto_signaltap_5      ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_INVERSION_MASK=000000000000000000000                                                                                               ; --                 ; --                                                             ; auto_signaltap_5      ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_INVERSION_MASK_LENGTH=21                                                                                                           ; --                 ; --                                                             ; auto_signaltap_5      ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_STORAGE_QUALIFIER_INVERSION_MASK_LENGTH=0                                                                                          ; --                 ; --                                                             ; auto_signaltap_5      ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_SEGMENT_SIZE=128                                                                                                                   ; --                 ; --                                                             ; auto_signaltap_5      ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_ATTRIBUTE_MEM_MODE=OFF                                                                                                             ; --                 ; --                                                             ; auto_signaltap_5      ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_STATE_FLOW_USE_GENERATED=0                                                                                                         ; --                 ; --                                                             ; auto_signaltap_5      ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_STATE_BITS=11                                                                                                                      ; --                 ; --                                                             ; auto_signaltap_5      ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_BUFFER_FULL_STOP=1                                                                                                                 ; --                 ; --                                                             ; auto_signaltap_5      ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_CURRENT_RESOURCE_WIDTH=1                                                                                                           ; --                 ; --                                                             ; auto_signaltap_5      ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_INCREMENTAL_ROUTING=1                                                                                                              ; --                 ; --                                                             ; auto_signaltap_5      ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_TRIGGER_LEVEL=1                                                                                                                    ; --                 ; --                                                             ; auto_signaltap_5      ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_SAMPLE_DEPTH=128                                                                                                                   ; --                 ; --                                                             ; auto_signaltap_5      ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_TRIGGER_IN_ENABLED=0                                                                                                               ; --                 ; --                                                             ; auto_signaltap_5      ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_TRIGGER_PIPELINE=0                                                                                                                 ; --                 ; --                                                             ; auto_signaltap_5      ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_RAM_PIPELINE=0                                                                                                                     ; --                 ; --                                                             ; auto_signaltap_5      ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_COUNTER_PIPELINE=0                                                                                                                 ; --                 ; --                                                             ; auto_signaltap_5      ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_ADVANCED_TRIGGER_ENTITY=sld_reserved_cxltyp2_ed_auto_signaltap_5_1_865d,                                                           ; --                 ; --                                                             ; auto_signaltap_5      ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_TRIGGER_LEVEL_PIPELINE=1                                                                                                           ; --                 ; --                                                             ; auto_signaltap_5      ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_ENABLE_ADVANCED_TRIGGER=1                                                                                                          ; --                 ; --                                                             ; auto_signaltap_5      ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_RAM_BLOCK_TYPE=AUTO                                                                                                                ; --                 ; --                                                             ; csr_h_pfn             ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_DATA_BITS=138                                                                                                                      ; --                 ; --                                                             ; csr_h_pfn             ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_TRIGGER_BITS=2                                                                                                                     ; --                 ; --                                                             ; csr_h_pfn             ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_NODE_INFO=805334531                                                                                                                ; --                 ; --                                                             ; csr_h_pfn             ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_POWER_UP_TRIGGER=0                                                                                                                 ; --                 ; --                                                             ; csr_h_pfn             ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_INVERSION_MASK=000000000000000000000                                                                                               ; --                 ; --                                                             ; csr_h_pfn             ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_INVERSION_MASK_LENGTH=21                                                                                                           ; --                 ; --                                                             ; csr_h_pfn             ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_STORAGE_QUALIFIER_INVERSION_MASK_LENGTH=0                                                                                          ; --                 ; --                                                             ; csr_h_pfn             ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_SEGMENT_SIZE=128                                                                                                                   ; --                 ; --                                                             ; csr_h_pfn             ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_ATTRIBUTE_MEM_MODE=OFF                                                                                                             ; --                 ; --                                                             ; csr_h_pfn             ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_STATE_FLOW_USE_GENERATED=0                                                                                                         ; --                 ; --                                                             ; csr_h_pfn             ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_STATE_BITS=11                                                                                                                      ; --                 ; --                                                             ; csr_h_pfn             ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_BUFFER_FULL_STOP=1                                                                                                                 ; --                 ; --                                                             ; csr_h_pfn             ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_CURRENT_RESOURCE_WIDTH=1                                                                                                           ; --                 ; --                                                             ; csr_h_pfn             ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_INCREMENTAL_ROUTING=1                                                                                                              ; --                 ; --                                                             ; csr_h_pfn             ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_TRIGGER_LEVEL=1                                                                                                                    ; --                 ; --                                                             ; csr_h_pfn             ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_SAMPLE_DEPTH=128                                                                                                                   ; --                 ; --                                                             ; csr_h_pfn             ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_TRIGGER_IN_ENABLED=0                                                                                                               ; --                 ; --                                                             ; csr_h_pfn             ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_TRIGGER_PIPELINE=0                                                                                                                 ; --                 ; --                                                             ; csr_h_pfn             ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_RAM_PIPELINE=0                                                                                                                     ; --                 ; --                                                             ; csr_h_pfn             ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_COUNTER_PIPELINE=0                                                                                                                 ; --                 ; --                                                             ; csr_h_pfn             ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_ADVANCED_TRIGGER_ENTITY=sld_reserved_cxltyp2_ed_csr_h_pfn_1_59a9,                                                                  ; --                 ; --                                                             ; csr_h_pfn             ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_TRIGGER_LEVEL_PIPELINE=1                                                                                                           ; --                 ; --                                                             ; csr_h_pfn             ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_ENABLE_ADVANCED_TRIGGER=1                                                                                                          ; --                 ; --                                                             ; csr_h_pfn             ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_RAM_BLOCK_TYPE=AUTO                                                                                                                ; --                 ; --                                                             ; auto_signaltap_9      ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_DATA_BITS=215                                                                                                                      ; --                 ; --                                                             ; auto_signaltap_9      ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_TRIGGER_BITS=1                                                                                                                     ; --                 ; --                                                             ; auto_signaltap_9      ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_NODE_INFO=805334537                                                                                                                ; --                 ; --                                                             ; auto_signaltap_9      ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_POWER_UP_TRIGGER=0                                                                                                                 ; --                 ; --                                                             ; auto_signaltap_9      ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_INVERSION_MASK=000000000000000000000                                                                                               ; --                 ; --                                                             ; auto_signaltap_9      ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_INVERSION_MASK_LENGTH=21                                                                                                           ; --                 ; --                                                             ; auto_signaltap_9      ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_STORAGE_QUALIFIER_INVERSION_MASK_LENGTH=0                                                                                          ; --                 ; --                                                             ; auto_signaltap_9      ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_SEGMENT_SIZE=128                                                                                                                   ; --                 ; --                                                             ; auto_signaltap_9      ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_ATTRIBUTE_MEM_MODE=OFF                                                                                                             ; --                 ; --                                                             ; auto_signaltap_9      ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_STATE_FLOW_USE_GENERATED=0                                                                                                         ; --                 ; --                                                             ; auto_signaltap_9      ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_STATE_BITS=11                                                                                                                      ; --                 ; --                                                             ; auto_signaltap_9      ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_BUFFER_FULL_STOP=1                                                                                                                 ; --                 ; --                                                             ; auto_signaltap_9      ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_CURRENT_RESOURCE_WIDTH=1                                                                                                           ; --                 ; --                                                             ; auto_signaltap_9      ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_INCREMENTAL_ROUTING=1                                                                                                              ; --                 ; --                                                             ; auto_signaltap_9      ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_TRIGGER_LEVEL=1                                                                                                                    ; --                 ; --                                                             ; auto_signaltap_9      ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_SAMPLE_DEPTH=128                                                                                                                   ; --                 ; --                                                             ; auto_signaltap_9      ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_TRIGGER_IN_ENABLED=0                                                                                                               ; --                 ; --                                                             ; auto_signaltap_9      ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_TRIGGER_PIPELINE=0                                                                                                                 ; --                 ; --                                                             ; auto_signaltap_9      ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_RAM_PIPELINE=0                                                                                                                     ; --                 ; --                                                             ; auto_signaltap_9      ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_COUNTER_PIPELINE=0                                                                                                                 ; --                 ; --                                                             ; auto_signaltap_9      ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_ADVANCED_TRIGGER_ENTITY=sld_reserved_cxltyp2_ed_auto_signaltap_9_1_4df6,                                                           ; --                 ; --                                                             ; auto_signaltap_9      ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_TRIGGER_LEVEL_PIPELINE=1                                                                                                           ; --                 ; --                                                             ; auto_signaltap_9      ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_ENABLE_ADVANCED_TRIGGER=1                                                                                                          ; --                 ; --                                                             ; auto_signaltap_9      ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_RAM_BLOCK_TYPE=AUTO                                                                                                                ; --                 ; --                                                             ; pfn_hot_tracker       ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_DATA_BITS=35                                                                                                                       ; --                 ; --                                                             ; pfn_hot_tracker       ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_TRIGGER_BITS=2                                                                                                                     ; --                 ; --                                                             ; pfn_hot_tracker       ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_NODE_INFO=805334541                                                                                                                ; --                 ; --                                                             ; pfn_hot_tracker       ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_POWER_UP_TRIGGER=0                                                                                                                 ; --                 ; --                                                             ; pfn_hot_tracker       ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_INVERSION_MASK=000000000000000000000                                                                                               ; --                 ; --                                                             ; pfn_hot_tracker       ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_INVERSION_MASK_LENGTH=21                                                                                                           ; --                 ; --                                                             ; pfn_hot_tracker       ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_STORAGE_QUALIFIER_INVERSION_MASK_LENGTH=0                                                                                          ; --                 ; --                                                             ; pfn_hot_tracker       ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_SEGMENT_SIZE=128                                                                                                                   ; --                 ; --                                                             ; pfn_hot_tracker       ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_ATTRIBUTE_MEM_MODE=OFF                                                                                                             ; --                 ; --                                                             ; pfn_hot_tracker       ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_STATE_FLOW_USE_GENERATED=0                                                                                                         ; --                 ; --                                                             ; pfn_hot_tracker       ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_STATE_BITS=11                                                                                                                      ; --                 ; --                                                             ; pfn_hot_tracker       ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_BUFFER_FULL_STOP=1                                                                                                                 ; --                 ; --                                                             ; pfn_hot_tracker       ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_CURRENT_RESOURCE_WIDTH=1                                                                                                           ; --                 ; --                                                             ; pfn_hot_tracker       ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_INCREMENTAL_ROUTING=1                                                                                                              ; --                 ; --                                                             ; pfn_hot_tracker       ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_TRIGGER_LEVEL=1                                                                                                                    ; --                 ; --                                                             ; pfn_hot_tracker       ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_SAMPLE_DEPTH=128                                                                                                                   ; --                 ; --                                                             ; pfn_hot_tracker       ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_TRIGGER_IN_ENABLED=0                                                                                                               ; --                 ; --                                                             ; pfn_hot_tracker       ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_TRIGGER_PIPELINE=0                                                                                                                 ; --                 ; --                                                             ; pfn_hot_tracker       ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_RAM_PIPELINE=0                                                                                                                     ; --                 ; --                                                             ; pfn_hot_tracker       ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_COUNTER_PIPELINE=0                                                                                                                 ; --                 ; --                                                             ; pfn_hot_tracker       ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_ADVANCED_TRIGGER_ENTITY=sld_reserved_cxltyp2_ed_pfn_hot_tracker_1_f1,                                                              ; --                 ; --                                                             ; pfn_hot_tracker       ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_TRIGGER_LEVEL_PIPELINE=1                                                                                                           ; --                 ; --                                                             ; pfn_hot_tracker       ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_ENABLE_ADVANCED_TRIGGER=1                                                                                                          ; --                 ; --                                                             ; pfn_hot_tracker       ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_RAM_BLOCK_TYPE=AUTO                                                                                                                ; --                 ; --                                                             ; araddr_fifo           ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_DATA_BITS=3                                                                                                                        ; --                 ; --                                                             ; araddr_fifo           ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_TRIGGER_BITS=1                                                                                                                     ; --                 ; --                                                             ; araddr_fifo           ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_NODE_INFO=805334543                                                                                                                ; --                 ; --                                                             ; araddr_fifo           ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_POWER_UP_TRIGGER=0                                                                                                                 ; --                 ; --                                                             ; araddr_fifo           ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_INVERSION_MASK=000000000000000000000                                                                                               ; --                 ; --                                                             ; araddr_fifo           ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_INVERSION_MASK_LENGTH=21                                                                                                           ; --                 ; --                                                             ; araddr_fifo           ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_STORAGE_QUALIFIER_INVERSION_MASK_LENGTH=0                                                                                          ; --                 ; --                                                             ; araddr_fifo           ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_SEGMENT_SIZE=128                                                                                                                   ; --                 ; --                                                             ; araddr_fifo           ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_ATTRIBUTE_MEM_MODE=OFF                                                                                                             ; --                 ; --                                                             ; araddr_fifo           ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_STATE_FLOW_USE_GENERATED=0                                                                                                         ; --                 ; --                                                             ; araddr_fifo           ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_STATE_BITS=11                                                                                                                      ; --                 ; --                                                             ; araddr_fifo           ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_BUFFER_FULL_STOP=1                                                                                                                 ; --                 ; --                                                             ; araddr_fifo           ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_CURRENT_RESOURCE_WIDTH=1                                                                                                           ; --                 ; --                                                             ; araddr_fifo           ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_INCREMENTAL_ROUTING=1                                                                                                              ; --                 ; --                                                             ; araddr_fifo           ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_TRIGGER_LEVEL=1                                                                                                                    ; --                 ; --                                                             ; araddr_fifo           ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_SAMPLE_DEPTH=128                                                                                                                   ; --                 ; --                                                             ; araddr_fifo           ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_TRIGGER_IN_ENABLED=0                                                                                                               ; --                 ; --                                                             ; araddr_fifo           ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_TRIGGER_PIPELINE=0                                                                                                                 ; --                 ; --                                                             ; araddr_fifo           ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_RAM_PIPELINE=0                                                                                                                     ; --                 ; --                                                             ; araddr_fifo           ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_COUNTER_PIPELINE=0                                                                                                                 ; --                 ; --                                                             ; araddr_fifo           ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_ADVANCED_TRIGGER_ENTITY=sld_reserved_cxltyp2_ed_araddr_fifo_1_ad7c,                                                                ; --                 ; --                                                             ; araddr_fifo           ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_TRIGGER_LEVEL_PIPELINE=1                                                                                                           ; --                 ; --                                                             ; araddr_fifo           ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_ENABLE_ADVANCED_TRIGGER=1                                                                                                          ; --                 ; --                                                             ; araddr_fifo           ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_RAM_BLOCK_TYPE=AUTO                                                                                                                ; --                 ; --                                                             ; cm_sketch_output      ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_DATA_BITS=42                                                                                                                       ; --                 ; --                                                             ; cm_sketch_output      ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_TRIGGER_BITS=2                                                                                                                     ; --                 ; --                                                             ; cm_sketch_output      ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_NODE_INFO=805334540                                                                                                                ; --                 ; --                                                             ; cm_sketch_output      ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_POWER_UP_TRIGGER=0                                                                                                                 ; --                 ; --                                                             ; cm_sketch_output      ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_INVERSION_MASK=000000000000000000000                                                                                               ; --                 ; --                                                             ; cm_sketch_output      ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_INVERSION_MASK_LENGTH=21                                                                                                           ; --                 ; --                                                             ; cm_sketch_output      ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_STORAGE_QUALIFIER_INVERSION_MASK_LENGTH=0                                                                                          ; --                 ; --                                                             ; cm_sketch_output      ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_SEGMENT_SIZE=128                                                                                                                   ; --                 ; --                                                             ; cm_sketch_output      ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_ATTRIBUTE_MEM_MODE=OFF                                                                                                             ; --                 ; --                                                             ; cm_sketch_output      ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_STATE_FLOW_USE_GENERATED=0                                                                                                         ; --                 ; --                                                             ; cm_sketch_output      ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_STATE_BITS=11                                                                                                                      ; --                 ; --                                                             ; cm_sketch_output      ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_BUFFER_FULL_STOP=1                                                                                                                 ; --                 ; --                                                             ; cm_sketch_output      ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_CURRENT_RESOURCE_WIDTH=1                                                                                                           ; --                 ; --                                                             ; cm_sketch_output      ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_INCREMENTAL_ROUTING=1                                                                                                              ; --                 ; --                                                             ; cm_sketch_output      ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_TRIGGER_LEVEL=1                                                                                                                    ; --                 ; --                                                             ; cm_sketch_output      ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_SAMPLE_DEPTH=128                                                                                                                   ; --                 ; --                                                             ; cm_sketch_output      ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_TRIGGER_IN_ENABLED=0                                                                                                               ; --                 ; --                                                             ; cm_sketch_output      ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_TRIGGER_PIPELINE=0                                                                                                                 ; --                 ; --                                                             ; cm_sketch_output      ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_RAM_PIPELINE=0                                                                                                                     ; --                 ; --                                                             ; cm_sketch_output      ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_COUNTER_PIPELINE=0                                                                                                                 ; --                 ; --                                                             ; cm_sketch_output      ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_ADVANCED_TRIGGER_ENTITY=sld_reserved_cxltyp2_ed_cm_sketch_output_1_9b45,                                                           ; --                 ; --                                                             ; cm_sketch_output      ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_TRIGGER_LEVEL_PIPELINE=1                                                                                                           ; --                 ; --                                                             ; cm_sketch_output      ;
; SLD_NODE_PARAMETER_ASSIGNMENT              ; SLD_ENABLE_ADVANCED_TRIGGER=1                                                                                                          ; --                 ; --                                                             ; cm_sketch_output      ;
; SOPCINFO_FILE                              ; ./../intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_cxltyp2_ed.sopcinfo                                                            ; --                 ; --                                                             ; --                    ;
; SOPCINFO_FILE                              ; ./common/cdc_fifos/cfg_to_iosf_fifo_vcd_ED/cfg_to_iosf_fifo_vcd_ED.sopcinfo                                                            ; --                 ; --                                                             ; --                    ;
; SOPCINFO_FILE                              ; ./common/cdc_fifos/fifo_12b_128w_show_ahead/fifo_12b_128w_show_ahead.sopcinfo                                                          ; --                 ; --                                                             ; --                    ;
; SOPCINFO_FILE                              ; ./common/cdc_fifos/iosf_to_cfg_fifo_vcd_ED/iosf_to_cfg_fifo_vcd_ED.sopcinfo                                                            ; --                 ; --                                                             ; --                    ;
; SOPCINFO_FILE                              ; ./common/mc_top/altecc_enc_dec_ip/altecc_dec_latency1/altecc_dec_latency1.sopcinfo                                                     ; --                 ; --                                                             ; --                    ;
; SOPCINFO_FILE                              ; ./common/mc_top/altecc_enc_dec_ip/altecc_dec_latency2/altecc_dec_latency2.sopcinfo                                                     ; --                 ; --                                                             ; --                    ;
; SOPCINFO_FILE                              ; ./common/mc_top/altecc_enc_dec_ip/altecc_enc_latency0/altecc_enc_latency0.sopcinfo                                                     ; --                 ; --                                                             ; --                    ;
; SOPCINFO_FILE                              ; ./common/mc_top/emif_ip/emif/emif.sopcinfo                                                                                             ; --                 ; --                                                             ; --                    ;
; SOPCINFO_FILE                              ; ./common/mc_top/emif_ip/emif_cal_one_ch/emif_cal_one_ch.sopcinfo                                                                       ; --                 ; --                                                             ; --                    ;
; SOPCINFO_FILE                              ; ./common/mc_top/sip_quartus_ips/reqfifo_IP/reqfifo/reqfifo.sopcinfo                                                                    ; --                 ; --                                                             ; --                    ;
; SOPCINFO_FILE                              ; ./common/mc_top/sip_quartus_ips/rspfifo_IP/rspfifo/rspfifo.sopcinfo                                                                    ; --                 ; --                                                             ; --                    ;
; SOPCINFO_FILE                              ; IP/bram/w32_d1024/w32_d1024.sopcinfo                                                                                                   ; --                 ; --                                                             ; --                    ;
; SOPCINFO_FILE                              ; IP/bram/w64_d8192/w64_d8192.sopcinfo                                                                                                   ; --                 ; --                                                             ; --                    ;
; SOPCINFO_FILE                              ; IP/fifo/fifo_cdc/fifo_cdc.sopcinfo                                                                                                     ; --                 ; --                                                             ; --                    ;
; SOPCINFO_FILE                              ; IP/fifo_cdc_to_mc_axi4/fifo_cdc_to_mc_axi4/fifo_cdc_to_mc_axi4.sopcinfo                                                                ; --                 ; --                                                             ; --                    ;
; SOPCINFO_FILE                              ; IP/pll/pll_0/pll_0.sopcinfo                                                                                                            ; --                 ; --                                                             ; --                    ;
; SOPCINFO_FILE                              ; common/BRAM/port_1_ram/port_1_ram.sopcinfo                                                                                             ; --                 ; --                                                             ; --                    ;
; SOPCINFO_FILE                              ; common/cdc_fifos/fifo_28w_16d/fifo_28w_16d.sopcinfo                                                                                    ; --                 ; --                                                             ; --                    ;
; SOPCINFO_FILE                              ; common/intel_reset_release/intel_reset_release/intel_reset_release.sopcinfo                                                            ; --                 ; --                                                             ; --                    ;
; SOPCINFO_FILE                              ; common/page_hotness/ip/fifo/fifo_w32_d256/fifo_w32_d256.sopcinfo                                                                       ; --                 ; --                                                             ; --                    ;
; STATE_MACHINE_PROCESSING                   ; One-Hot                                                                                                                                ; Auto               ; --                                                             ; --                    ;
; SYNCHRONIZATION_REGISTER_CHAIN_LENGTH      ; 2                                                                                                                                      ; 3                  ; --                                                             ; --                    ;
; SYNTH_GATED_CLOCK_CONVERSION               ; On                                                                                                                                     ; Off                ; --                                                             ; --                    ;
; SYNTH_TIMING_DRIVEN_SYNTHESIS              ; -- (Not supported for targeted family)                                                                                                 ; --                 ; --                                                             ; --                    ;
; TAO_FILE                                   ; myresults.tao                                                                                                                          ; --                 ; --                                                             ; --                    ;
; TCL_ENTITY_FILE                            ; ./../intel_rtile_cxl_top_cxltyp2_ed/intel_rtile_cxl_top_150/synth/cxltyp2_quartus_constraints_ed_dis.tcl                               ; --                 ; cxl_ip_top                                                     ; --                    ;
; TCL_ENTITY_FILE                            ; ./common/mc_top/emif_ip/emif/altera_emif_arch_fm_191/synth/emif_altera_emif_arch_fm_191_ws7gkca_ip_parameters.tcl                      ; --                 ; emif_altera_emif_arch_fm_191_ws7gkca                           ; --                    ;
; TCL_ENTITY_FILE                            ; ./common/mc_top/emif_ip/emif/altera_emif_arch_fm_191/synth/emif_altera_emif_arch_fm_191_ws7gkca_utils.tcl                              ; --                 ; emif_altera_emif_arch_fm_191_ws7gkca                           ; --                    ;
; TCL_ENTITY_FILE                            ; ./common/mc_top/emif_ip/emif/altera_emif_arch_fm_191/synth/emif_altera_emif_arch_fm_191_ws7gkca_parameters.tcl                         ; --                 ; emif_altera_emif_arch_fm_191_ws7gkca                           ; --                    ;
; TCL_ENTITY_FILE                            ; ./common/mc_top/emif_ip/emif/altera_emif_arch_fm_191/synth/emif_altera_emif_arch_fm_191_ws7gkca_pin_map.tcl                            ; --                 ; emif_altera_emif_arch_fm_191_ws7gkca                           ; --                    ;
; TCL_ENTITY_FILE                            ; ./common/mc_top/emif_ip/emif/altera_emif_arch_fm_191/synth/emif_altera_emif_arch_fm_191_ws7gkca_report_io_timing.tcl                   ; --                 ; emif_altera_emif_arch_fm_191_ws7gkca                           ; --                    ;
; TCL_ENTITY_FILE                            ; ./common/mc_top/emif_ip/emif/altera_emif_arch_fm_191/synth/emif_altera_emif_arch_fm_191_ws7gkca_report_timing.tcl                      ; --                 ; emif_altera_emif_arch_fm_191_ws7gkca                           ; --                    ;
; TCL_ENTITY_FILE                            ; ./common/mc_top/emif_ip/emif/altera_emif_arch_fm_191/synth/emif_altera_emif_arch_fm_191_ws7gkca_report_timing_core.tcl                 ; --                 ; emif_altera_emif_arch_fm_191_ws7gkca                           ; --                    ;
; TCL_ENTITY_FILE                            ; ./../intel_rtile_cxl_top_cxltyp2_ed/altera_iopll_1931/synth/intel_rtile_cxl_top_cxltyp2_ed_altera_iopll_1931_lsetw4a_all_ip_params.tcl ; --                 ; intel_rtile_cxl_top_cxltyp2_ed_altera_iopll_1931_lsetw4a       ; --                    ;
; TCL_ENTITY_FILE                            ; ./../intel_rtile_cxl_top_cxltyp2_ed/altera_iopll_1931/synth/intel_rtile_cxl_top_cxltyp2_ed_altera_iopll_1931_lsetw4a_parameters.tcl    ; --                 ; intel_rtile_cxl_top_cxltyp2_ed_altera_iopll_1931_lsetw4a       ; --                    ;
; TCL_ENTITY_FILE                            ; ./../intel_rtile_cxl_top_cxltyp2_ed/altera_iopll_1931/synth/intel_rtile_cxl_top_cxltyp2_ed_altera_iopll_1931_lsetw4a_pin_map.tcl       ; --                 ; intel_rtile_cxl_top_cxltyp2_ed_altera_iopll_1931_lsetw4a       ; --                    ;
; TCL_ENTITY_FILE                            ; IP/pll/pll_0/intelclkctrl_200/synth/pll_0_intelclkctrl_200_wlyqxpa_parameters.tcl                                                      ; --                 ; pll_0_intelclkctrl_200_wlyqxpa                                 ; --                    ;
; TIMING_ANALYZER_DO_REPORT_TIMING           ; On                                                                                                                                     ; Off                ; --                                                             ; --                    ;
; USE_SIGNALTAP_FILE                         ; m5_impl.stp                                                                                                                            ; --                 ; --                                                             ; --                    ;
; VERILOG_INPUT_VERSION                      ; SystemVerilog_2009                                                                                                                     ; Verilog_2001       ; --                                                             ; --                    ;
+--------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------------+----------------------------------------------------------------+-----------------------+


+--------------------------------------------------+
; Flow Elapsed Time                                ;
+-------------+--------------+---------------------+
; Module Name ; Elapsed Time ; Peak Virtual Memory ;
+-------------+--------------+---------------------+
; Synthesis   ; 00:00:32     ; 1586 MB             ;
; Total       ; 00:00:32     ; --                  ;
+-------------+--------------+---------------------+


+-------------------------------------------------------------------------------+
; Flow OS Summary                                                               ;
+-------------+------------------+----------------+------------+----------------+
; Module Name ; Machine Hostname ; OS Name        ; OS Version ; Processor type ;
+-------------+------------------+----------------+------------+----------------+
; Synthesis   ; banana           ; Ubuntu 24.04.1 ; 24         ; x86_64         ;
+-------------+------------------+----------------+------------+----------------+


------------
; Flow Log ;
------------
quartus_syn --read_settings_files=on --write_settings_files=off cxltyp2_ed -c cxltyp2_ed --quick_elab



