# Verilog 命名规则

- IP: IP_module
- module: My_module
- parameter: MY_PARAMETER
- signal: my_signal
