# 《CPU设计实战》课后实践

## Vivado 版本 

Xilinx Vivado 2020.2

## 版本对应

**v1.1**版本主要对应书中前7章课后实践，lab9功能测试完成并通过。

**v1.2**版本完成lab10功能测试，**v1.2**版本将对指令存储器和数据存储器的顶层访问接口改成类SRAM接口，以便后续进行类SRAM-AXI转接桥接口设计。**v1.2**版本对所有指令测试（包括例外指令）并通过。

**v1.3**版本添加AXI总线支持，通过对类SRAM接口设计类SRAM-AXI转接桥实现对CPU核的AXI总线封装，并且完成指令核数据存储器的访问仲裁优先级，在AXI总线上挂载多个访问设备。**v1.3**版本在CPU_CDE_AXI环境下所有指令测试仿真通过。

