Fitter report for EE316Project3
Tue Feb 20 14:29:54 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Ignored Assignments
  8. Incremental Compilation Preservation Summary
  9. Incremental Compilation Partition Settings
 10. Incremental Compilation Placement Preservation
 11. Pin-Out File
 12. Fitter Resource Usage Summary
 13. Fitter Partition Statistics
 14. Input Pins
 15. Output Pins
 16. Bidir Pins
 17. Dual Purpose and Dedicated Pins
 18. I/O Bank Usage
 19. All Package Pins
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Fitter DSP Block Usage Summary
 27. DSP Block Details
 28. Other Routing Usage Summary
 29. LAB Logic Elements
 30. LAB-wide Signals
 31. LAB Signals Sourced
 32. LAB Signals Sourced Out
 33. LAB Distinct Inputs
 34. I/O Rules Summary
 35. I/O Rules Details
 36. I/O Rules Matrix
 37. Fitter Device Options
 38. Operating Settings and Conditions
 39. Estimated Delay Added for Hold Timing Summary
 40. Estimated Delay Added for Hold Timing Details
 41. Fitter Messages
 42. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; Fitter Summary                                                                        ;
+------------------------------------+--------------------------------------------------+
; Fitter Status                      ; Successful - Tue Feb 20 14:29:54 2024            ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Full Version ;
; Revision Name                      ; EE316Project3                                    ;
; Top-level Entity Name              ; DE2_115                                          ;
; Family                             ; Cyclone IV E                                     ;
; Device                             ; EP4CE115F29C7                                    ;
; Timing Models                      ; Final                                            ;
; Total logic elements               ; 879 / 114,480 ( < 1 % )                          ;
;     Total combinational functions  ; 841 / 114,480 ( < 1 % )                          ;
;     Dedicated logic registers      ; 401 / 114,480 ( < 1 % )                          ;
; Total registers                    ; 401                                              ;
; Total pins                         ; 411 / 529 ( 78 % )                               ;
; Total virtual pins                 ; 0                                                ;
; Total memory bits                  ; 0 / 3,981,312 ( 0 % )                            ;
; Embedded Multiplier 9-bit elements ; 1 / 532 ( < 1 % )                                ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                    ;
+------------------------------------+--------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE115F29C7                         ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.89        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  22.2%      ;
;     Processors 5-6         ;  11.1%      ;
;     Processors 7-12        ;   0.0%      ;
+----------------------------+-------------+


+------------------------------------------------------+
; I/O Assignment Warnings                              ;
+---------------+--------------------------------------+
; Pin Name      ; Reason                               ;
+---------------+--------------------------------------+
; HEX0[0]       ; Missing drive strength and slew rate ;
; HEX0[1]       ; Missing drive strength and slew rate ;
; HEX0[2]       ; Missing drive strength and slew rate ;
; HEX0[3]       ; Missing drive strength and slew rate ;
; HEX0[4]       ; Missing drive strength and slew rate ;
; HEX0[5]       ; Missing drive strength and slew rate ;
; HEX0[6]       ; Missing drive strength and slew rate ;
; HEX1[0]       ; Missing drive strength and slew rate ;
; HEX1[1]       ; Missing drive strength and slew rate ;
; HEX1[2]       ; Missing drive strength and slew rate ;
; HEX1[3]       ; Missing drive strength and slew rate ;
; HEX1[4]       ; Missing drive strength and slew rate ;
; HEX1[5]       ; Missing drive strength and slew rate ;
; HEX1[6]       ; Missing drive strength and slew rate ;
; HEX2[0]       ; Missing drive strength and slew rate ;
; HEX2[1]       ; Missing drive strength and slew rate ;
; HEX2[2]       ; Missing drive strength and slew rate ;
; HEX2[3]       ; Missing drive strength and slew rate ;
; HEX2[4]       ; Missing drive strength and slew rate ;
; HEX2[5]       ; Missing drive strength and slew rate ;
; HEX2[6]       ; Missing drive strength and slew rate ;
; HEX3[0]       ; Missing drive strength and slew rate ;
; HEX3[1]       ; Missing drive strength and slew rate ;
; HEX3[2]       ; Missing drive strength               ;
; HEX3[3]       ; Missing drive strength               ;
; HEX3[4]       ; Missing drive strength               ;
; HEX3[5]       ; Missing drive strength               ;
; HEX3[6]       ; Missing drive strength               ;
; HEX4[0]       ; Missing drive strength               ;
; HEX4[1]       ; Missing drive strength               ;
; HEX4[2]       ; Missing drive strength               ;
; HEX4[3]       ; Missing drive strength               ;
; HEX4[4]       ; Missing drive strength               ;
; HEX4[5]       ; Missing drive strength               ;
; HEX4[6]       ; Missing drive strength               ;
; HEX5[0]       ; Missing drive strength               ;
; HEX5[1]       ; Missing drive strength               ;
; HEX5[2]       ; Missing drive strength               ;
; HEX5[3]       ; Missing drive strength               ;
; HEX5[4]       ; Missing drive strength               ;
; HEX5[5]       ; Missing drive strength               ;
; HEX5[6]       ; Missing drive strength               ;
; HEX6[0]       ; Missing drive strength               ;
; HEX6[1]       ; Missing drive strength               ;
; HEX6[2]       ; Missing drive strength               ;
; HEX6[3]       ; Missing drive strength               ;
; HEX6[4]       ; Missing drive strength               ;
; HEX6[5]       ; Missing drive strength               ;
; HEX6[6]       ; Missing drive strength               ;
; HEX7[0]       ; Missing drive strength               ;
; HEX7[1]       ; Missing drive strength               ;
; HEX7[2]       ; Missing drive strength               ;
; HEX7[3]       ; Missing drive strength               ;
; HEX7[4]       ; Missing drive strength               ;
; HEX7[5]       ; Missing drive strength               ;
; HEX7[6]       ; Missing drive strength               ;
; LEDG[0]       ; Missing drive strength and slew rate ;
; LEDG[1]       ; Missing drive strength and slew rate ;
; LEDG[2]       ; Missing drive strength and slew rate ;
; LEDG[3]       ; Missing drive strength and slew rate ;
; LEDG[4]       ; Missing drive strength and slew rate ;
; LEDG[5]       ; Missing drive strength and slew rate ;
; LEDG[6]       ; Missing drive strength and slew rate ;
; LEDG[7]       ; Missing drive strength and slew rate ;
; LEDG[8]       ; Missing drive strength and slew rate ;
; LEDR[0]       ; Missing drive strength and slew rate ;
; LEDR[1]       ; Missing drive strength and slew rate ;
; LEDR[2]       ; Missing drive strength and slew rate ;
; LEDR[3]       ; Missing drive strength and slew rate ;
; LEDR[4]       ; Missing drive strength and slew rate ;
; LEDR[5]       ; Missing drive strength and slew rate ;
; LEDR[6]       ; Missing drive strength and slew rate ;
; LEDR[7]       ; Missing drive strength and slew rate ;
; LEDR[8]       ; Missing drive strength and slew rate ;
; LEDR[9]       ; Missing drive strength and slew rate ;
; LEDR[10]      ; Missing drive strength and slew rate ;
; LEDR[11]      ; Missing drive strength and slew rate ;
; LEDR[12]      ; Missing drive strength and slew rate ;
; LEDR[13]      ; Missing drive strength and slew rate ;
; LEDR[14]      ; Missing drive strength and slew rate ;
; LEDR[15]      ; Missing drive strength and slew rate ;
; LEDR[16]      ; Missing drive strength and slew rate ;
; LEDR[17]      ; Missing drive strength and slew rate ;
; UART_CTS      ; Missing drive strength               ;
; UART_TXD      ; Missing drive strength               ;
; IRDA_TXD      ; Missing drive strength and slew rate ;
; DRAM_ADDR[0]  ; Missing drive strength               ;
; DRAM_ADDR[1]  ; Missing drive strength               ;
; DRAM_ADDR[2]  ; Missing drive strength               ;
; DRAM_ADDR[3]  ; Missing drive strength               ;
; DRAM_ADDR[4]  ; Missing drive strength               ;
; DRAM_ADDR[5]  ; Missing drive strength               ;
; DRAM_ADDR[6]  ; Missing drive strength               ;
; DRAM_ADDR[7]  ; Missing drive strength               ;
; DRAM_ADDR[8]  ; Missing drive strength               ;
; DRAM_ADDR[9]  ; Missing drive strength               ;
; DRAM_ADDR[10] ; Missing drive strength               ;
; DRAM_ADDR[11] ; Missing drive strength               ;
; DRAM_ADDR[12] ; Missing drive strength               ;
; DRAM_DQM[0]   ; Missing drive strength               ;
; DRAM_DQM[1]   ; Missing drive strength               ;
; DRAM_DQM[2]   ; Missing drive strength               ;
; DRAM_DQM[3]   ; Missing drive strength               ;
; DRAM_WE_N     ; Missing drive strength               ;
; DRAM_CAS_N    ; Missing drive strength               ;
; DRAM_RAS_N    ; Missing drive strength               ;
; DRAM_CS_N     ; Missing drive strength               ;
; DRAM_BA[0]    ; Missing drive strength               ;
; DRAM_BA[1]    ; Missing drive strength               ;
; DRAM_CLK      ; Missing drive strength               ;
; DRAM_CKE      ; Missing drive strength               ;
; FL_ADDR[0]    ; Missing drive strength               ;
; FL_ADDR[1]    ; Missing drive strength               ;
; FL_ADDR[2]    ; Missing drive strength               ;
; FL_ADDR[3]    ; Missing drive strength               ;
; FL_ADDR[4]    ; Missing drive strength               ;
; FL_ADDR[5]    ; Missing drive strength               ;
; FL_ADDR[6]    ; Missing drive strength               ;
; FL_ADDR[7]    ; Missing drive strength               ;
; FL_ADDR[8]    ; Missing drive strength               ;
; FL_ADDR[9]    ; Missing drive strength               ;
; FL_ADDR[10]   ; Missing drive strength               ;
; FL_ADDR[11]   ; Missing drive strength               ;
; FL_ADDR[12]   ; Missing drive strength               ;
; FL_ADDR[13]   ; Missing drive strength               ;
; FL_ADDR[14]   ; Missing drive strength               ;
; FL_ADDR[15]   ; Missing drive strength               ;
; FL_ADDR[16]   ; Missing drive strength               ;
; FL_ADDR[17]   ; Missing drive strength               ;
; FL_ADDR[18]   ; Missing drive strength               ;
; FL_ADDR[19]   ; Missing drive strength               ;
; FL_ADDR[20]   ; Missing drive strength               ;
; FL_ADDR[21]   ; Missing drive strength               ;
; FL_ADDR[22]   ; Missing drive strength               ;
; FL_WE_N       ; Missing drive strength               ;
; FL_RST_N      ; Missing drive strength               ;
; FL_OE_N       ; Missing drive strength               ;
; FL_CE_N       ; Missing drive strength               ;
; FL_WP_N       ; Missing drive strength               ;
; SRAM_ADDR[0]  ; Missing drive strength               ;
; SRAM_ADDR[1]  ; Missing drive strength               ;
; SRAM_ADDR[2]  ; Missing drive strength               ;
; SRAM_ADDR[3]  ; Missing drive strength               ;
; SRAM_ADDR[4]  ; Missing drive strength               ;
; SRAM_ADDR[5]  ; Missing drive strength               ;
; SRAM_ADDR[6]  ; Missing drive strength               ;
; SRAM_ADDR[7]  ; Missing drive strength               ;
; SRAM_ADDR[8]  ; Missing drive strength               ;
; SRAM_ADDR[9]  ; Missing drive strength               ;
; SRAM_ADDR[10] ; Missing drive strength               ;
; SRAM_ADDR[11] ; Missing drive strength               ;
; SRAM_ADDR[12] ; Missing drive strength               ;
; SRAM_ADDR[13] ; Missing drive strength               ;
; SRAM_ADDR[14] ; Missing drive strength               ;
; SRAM_ADDR[15] ; Missing drive strength               ;
; SRAM_ADDR[16] ; Missing drive strength               ;
; SRAM_ADDR[17] ; Missing drive strength               ;
; SRAM_ADDR[18] ; Missing drive strength               ;
; SRAM_ADDR[19] ; Missing drive strength               ;
; SRAM_UB_N     ; Missing drive strength               ;
; SRAM_LB_N     ; Missing drive strength               ;
; SRAM_WE_N     ; Missing drive strength               ;
; SRAM_CE_N     ; Missing drive strength               ;
; SRAM_OE_N     ; Missing drive strength               ;
; OTG_ADDR[0]   ; Missing drive strength               ;
; OTG_ADDR[1]   ; Missing drive strength               ;
; OTG_CS_N      ; Missing drive strength               ;
; OTG_RD_N      ; Missing drive strength               ;
; OTG_WR_N      ; Missing drive strength               ;
; OTG_RST_N     ; Missing drive strength               ;
; OTG_DACK_N[0] ; Missing drive strength               ;
; OTG_DACK_N[1] ; Missing drive strength               ;
; LCD_ON        ; Missing drive strength               ;
; LCD_BLON      ; Missing drive strength               ;
; LCD_RW        ; Missing drive strength               ;
; LCD_EN        ; Missing drive strength               ;
; LCD_RS        ; Missing drive strength               ;
; I2C_SCLK      ; Missing drive strength               ;
; VGA_CLK       ; Missing drive strength               ;
; VGA_HS        ; Missing drive strength               ;
; VGA_VS        ; Missing drive strength               ;
; VGA_BLANK_N   ; Missing drive strength               ;
; VGA_SYNC_N    ; Missing drive strength               ;
; VGA_R[0]      ; Missing drive strength               ;
; VGA_R[1]      ; Missing drive strength               ;
; VGA_R[2]      ; Missing drive strength               ;
; VGA_R[3]      ; Missing drive strength               ;
; VGA_R[4]      ; Missing drive strength               ;
; VGA_R[5]      ; Missing drive strength               ;
; VGA_R[6]      ; Missing drive strength               ;
; VGA_R[7]      ; Missing drive strength               ;
; VGA_G[0]      ; Missing drive strength               ;
; VGA_G[1]      ; Missing drive strength               ;
; VGA_G[2]      ; Missing drive strength               ;
; VGA_G[3]      ; Missing drive strength               ;
; VGA_G[4]      ; Missing drive strength               ;
; VGA_G[5]      ; Missing drive strength               ;
; VGA_G[6]      ; Missing drive strength               ;
; VGA_G[7]      ; Missing drive strength               ;
; VGA_B[0]      ; Missing drive strength               ;
; VGA_B[1]      ; Missing drive strength               ;
; VGA_B[2]      ; Missing drive strength               ;
; VGA_B[3]      ; Missing drive strength               ;
; VGA_B[4]      ; Missing drive strength               ;
; VGA_B[5]      ; Missing drive strength               ;
; VGA_B[6]      ; Missing drive strength               ;
; VGA_B[7]      ; Missing drive strength               ;
; ENET_CMD      ; Missing drive strength and slew rate ;
; ENET_CS_N     ; Missing drive strength and slew rate ;
; ENET_WR_N     ; Missing drive strength and slew rate ;
; ENET_RD_N     ; Missing drive strength and slew rate ;
; ENET_RST_N    ; Missing drive strength and slew rate ;
; ENET_CLK      ; Missing drive strength and slew rate ;
; AUD_DACDAT    ; Missing drive strength               ;
; AUD_XCK       ; Missing drive strength               ;
; TD_RESET_N    ; Missing drive strength               ;
; DRAM_DQ[0]    ; Missing drive strength               ;
; DRAM_DQ[1]    ; Missing drive strength               ;
; DRAM_DQ[2]    ; Missing drive strength               ;
; DRAM_DQ[3]    ; Missing drive strength               ;
; DRAM_DQ[4]    ; Missing drive strength               ;
; DRAM_DQ[5]    ; Missing drive strength               ;
; DRAM_DQ[6]    ; Missing drive strength               ;
; DRAM_DQ[7]    ; Missing drive strength               ;
; DRAM_DQ[8]    ; Missing drive strength               ;
; DRAM_DQ[9]    ; Missing drive strength               ;
; DRAM_DQ[10]   ; Missing drive strength               ;
; DRAM_DQ[11]   ; Missing drive strength               ;
; DRAM_DQ[12]   ; Missing drive strength               ;
; DRAM_DQ[13]   ; Missing drive strength               ;
; DRAM_DQ[14]   ; Missing drive strength               ;
; DRAM_DQ[15]   ; Missing drive strength               ;
; DRAM_DQ[16]   ; Missing drive strength               ;
; DRAM_DQ[17]   ; Missing drive strength               ;
; DRAM_DQ[18]   ; Missing drive strength               ;
; DRAM_DQ[19]   ; Missing drive strength               ;
; DRAM_DQ[20]   ; Missing drive strength               ;
; DRAM_DQ[21]   ; Missing drive strength               ;
; DRAM_DQ[22]   ; Missing drive strength               ;
; DRAM_DQ[23]   ; Missing drive strength               ;
; DRAM_DQ[24]   ; Missing drive strength               ;
; DRAM_DQ[25]   ; Missing drive strength               ;
; DRAM_DQ[26]   ; Missing drive strength               ;
; DRAM_DQ[27]   ; Missing drive strength               ;
; DRAM_DQ[28]   ; Missing drive strength               ;
; DRAM_DQ[29]   ; Missing drive strength               ;
; DRAM_DQ[30]   ; Missing drive strength               ;
; DRAM_DQ[31]   ; Missing drive strength               ;
; FL_DQ[0]      ; Missing drive strength               ;
; FL_DQ[1]      ; Missing drive strength               ;
; FL_DQ[2]      ; Missing drive strength               ;
; FL_DQ[3]      ; Missing drive strength               ;
; FL_DQ[4]      ; Missing drive strength               ;
; FL_DQ[5]      ; Missing drive strength               ;
; FL_DQ[6]      ; Missing drive strength               ;
; FL_DQ[7]      ; Missing drive strength               ;
; SRAM_DQ[0]    ; Missing drive strength               ;
; SRAM_DQ[1]    ; Missing drive strength               ;
; SRAM_DQ[2]    ; Missing drive strength               ;
; SRAM_DQ[3]    ; Missing drive strength               ;
; SRAM_DQ[4]    ; Missing drive strength               ;
; SRAM_DQ[5]    ; Missing drive strength               ;
; SRAM_DQ[6]    ; Missing drive strength               ;
; SRAM_DQ[7]    ; Missing drive strength               ;
; SRAM_DQ[8]    ; Missing drive strength               ;
; SRAM_DQ[9]    ; Missing drive strength               ;
; SRAM_DQ[10]   ; Missing drive strength               ;
; SRAM_DQ[11]   ; Missing drive strength               ;
; SRAM_DQ[12]   ; Missing drive strength               ;
; SRAM_DQ[13]   ; Missing drive strength               ;
; SRAM_DQ[14]   ; Missing drive strength               ;
; SRAM_DQ[15]   ; Missing drive strength               ;
; OTG_DATA[0]   ; Missing drive strength               ;
; OTG_DATA[1]   ; Missing drive strength               ;
; OTG_DATA[2]   ; Missing drive strength               ;
; OTG_DATA[3]   ; Missing drive strength               ;
; OTG_DATA[4]   ; Missing drive strength               ;
; OTG_DATA[5]   ; Missing drive strength               ;
; OTG_DATA[6]   ; Missing drive strength               ;
; OTG_DATA[7]   ; Missing drive strength               ;
; OTG_DATA[8]   ; Missing drive strength               ;
; OTG_DATA[9]   ; Missing drive strength               ;
; OTG_DATA[10]  ; Missing drive strength               ;
; OTG_DATA[11]  ; Missing drive strength               ;
; OTG_DATA[12]  ; Missing drive strength               ;
; OTG_DATA[13]  ; Missing drive strength               ;
; OTG_DATA[14]  ; Missing drive strength               ;
; OTG_DATA[15]  ; Missing drive strength               ;
; OTG_FSPEED    ; Missing drive strength               ;
; OTG_LSPEED    ; Missing drive strength               ;
; LCD_DATA[0]   ; Missing drive strength               ;
; LCD_DATA[1]   ; Missing drive strength               ;
; LCD_DATA[2]   ; Missing drive strength               ;
; LCD_DATA[3]   ; Missing drive strength               ;
; LCD_DATA[4]   ; Missing drive strength               ;
; LCD_DATA[5]   ; Missing drive strength               ;
; LCD_DATA[6]   ; Missing drive strength               ;
; LCD_DATA[7]   ; Missing drive strength               ;
; SD_DAT[0]     ; Missing drive strength               ;
; SD_DAT[1]     ; Missing drive strength               ;
; SD_DAT[2]     ; Missing drive strength               ;
; SD_DAT[3]     ; Missing drive strength               ;
; SD_CMD        ; Missing drive strength               ;
; SD_CLK        ; Missing drive strength               ;
; I2C_SDAT      ; Missing drive strength               ;
; PS2_DAT       ; Missing drive strength               ;
; PS2_CLK       ; Missing drive strength               ;
; PS2_DAT2      ; Missing drive strength               ;
; PS2_CLK2      ; Missing drive strength               ;
; ENET_DATA[0]  ; Missing drive strength and slew rate ;
; ENET_DATA[1]  ; Missing drive strength and slew rate ;
; ENET_DATA[2]  ; Missing drive strength and slew rate ;
; ENET_DATA[3]  ; Missing drive strength and slew rate ;
; ENET_DATA[4]  ; Missing drive strength and slew rate ;
; ENET_DATA[5]  ; Missing drive strength and slew rate ;
; ENET_DATA[6]  ; Missing drive strength and slew rate ;
; ENET_DATA[7]  ; Missing drive strength and slew rate ;
; ENET_DATA[8]  ; Missing drive strength and slew rate ;
; ENET_DATA[9]  ; Missing drive strength and slew rate ;
; ENET_DATA[10] ; Missing drive strength and slew rate ;
; ENET_DATA[11] ; Missing drive strength and slew rate ;
; ENET_DATA[12] ; Missing drive strength and slew rate ;
; ENET_DATA[13] ; Missing drive strength and slew rate ;
; ENET_DATA[14] ; Missing drive strength and slew rate ;
; ENET_DATA[15] ; Missing drive strength and slew rate ;
; AUD_ADCLRCK   ; Missing drive strength               ;
; AUD_DACLRCK   ; Missing drive strength               ;
; AUD_BCLK      ; Missing drive strength               ;
; GPIO[5]       ; Missing drive strength               ;
; GPIO[6]       ; Missing drive strength               ;
; GPIO[7]       ; Missing drive strength               ;
; GPIO[8]       ; Missing drive strength               ;
; GPIO[9]       ; Missing drive strength               ;
; GPIO[10]      ; Missing drive strength               ;
; GPIO[11]      ; Missing drive strength               ;
; GPIO[12]      ; Missing drive strength               ;
; GPIO[13]      ; Missing drive strength               ;
; GPIO[14]      ; Missing drive strength               ;
; GPIO[15]      ; Missing drive strength               ;
; GPIO[16]      ; Missing drive strength               ;
; GPIO[17]      ; Missing drive strength               ;
; GPIO[18]      ; Missing drive strength               ;
; GPIO[19]      ; Missing drive strength               ;
; GPIO[20]      ; Missing drive strength               ;
; GPIO[21]      ; Missing drive strength               ;
; GPIO[22]      ; Missing drive strength               ;
; GPIO[23]      ; Missing drive strength               ;
; GPIO[24]      ; Missing drive strength               ;
; GPIO[25]      ; Missing drive strength               ;
; GPIO[26]      ; Missing drive strength               ;
; GPIO[31]      ; Missing drive strength               ;
; GPIO[0]       ; Missing drive strength               ;
; GPIO[1]       ; Missing drive strength               ;
; GPIO[2]       ; Missing drive strength               ;
; GPIO[3]       ; Missing drive strength               ;
; GPIO[4]       ; Missing drive strength               ;
; GPIO[27]      ; Missing drive strength               ;
; GPIO[28]      ; Missing drive strength               ;
; GPIO[29]      ; Missing drive strength               ;
; GPIO[30]      ; Missing drive strength               ;
; GPIO[32]      ; Missing drive strength               ;
; GPIO[33]      ; Missing drive strength               ;
; GPIO[34]      ; Missing drive strength               ;
; GPIO[35]      ; Missing drive strength               ;
+---------------+--------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                          ;
+---------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                      ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                                                       ; Destination Port ; Destination Port Name ;
+---------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; top_level:Inst_top_level|ClockGeneration:INST_CLK_GEN|Adjustvar_signed[0] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level:Inst_top_level|ClockGeneration:INST_CLK_GEN|lpm_mult:Mult0|mult_b3t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; top_level:Inst_top_level|ClockGeneration:INST_CLK_GEN|Adjustvar_signed[1] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level:Inst_top_level|ClockGeneration:INST_CLK_GEN|lpm_mult:Mult0|mult_b3t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; top_level:Inst_top_level|ClockGeneration:INST_CLK_GEN|Adjustvar_signed[2] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level:Inst_top_level|ClockGeneration:INST_CLK_GEN|lpm_mult:Mult0|mult_b3t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; top_level:Inst_top_level|ClockGeneration:INST_CLK_GEN|Adjustvar_signed[3] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level:Inst_top_level|ClockGeneration:INST_CLK_GEN|lpm_mult:Mult0|mult_b3t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; top_level:Inst_top_level|ClockGeneration:INST_CLK_GEN|Adjustvar_signed[4] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level:Inst_top_level|ClockGeneration:INST_CLK_GEN|lpm_mult:Mult0|mult_b3t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; top_level:Inst_top_level|ClockGeneration:INST_CLK_GEN|Adjustvar_signed[5] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level:Inst_top_level|ClockGeneration:INST_CLK_GEN|lpm_mult:Mult0|mult_b3t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; top_level:Inst_top_level|ClockGeneration:INST_CLK_GEN|Adjustvar_signed[6] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level:Inst_top_level|ClockGeneration:INST_CLK_GEN|lpm_mult:Mult0|mult_b3t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; top_level:Inst_top_level|ClockGeneration:INST_CLK_GEN|Adjustvar_signed[7] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level:Inst_top_level|ClockGeneration:INST_CLK_GEN|lpm_mult:Mult0|mult_b3t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; top_level:Inst_top_level|ClockGeneration:INST_CLK_GEN|n3[3]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level:Inst_top_level|ClockGeneration:INST_CLK_GEN|lpm_mult:Mult0|mult_b3t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; top_level:Inst_top_level|ClockGeneration:INST_CLK_GEN|n3[3]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; top_level:Inst_top_level|ClockGeneration:INST_CLK_GEN|n3[3]~_Duplicate_1                               ; Q                ;                       ;
; top_level:Inst_top_level|ClockGeneration:INST_CLK_GEN|n3[3]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level:Inst_top_level|ClockGeneration:INST_CLK_GEN|lpm_mult:Mult0|mult_b3t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; top_level:Inst_top_level|ClockGeneration:INST_CLK_GEN|n3[3]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; top_level:Inst_top_level|ClockGeneration:INST_CLK_GEN|n3[3]~_Duplicate_2                               ; Q                ;                       ;
; top_level:Inst_top_level|ClockGeneration:INST_CLK_GEN|n3[3]~_Duplicate_2  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level:Inst_top_level|ClockGeneration:INST_CLK_GEN|lpm_mult:Mult0|mult_b3t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; top_level:Inst_top_level|ClockGeneration:INST_CLK_GEN|n3[3]~_Duplicate_2  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; top_level:Inst_top_level|ClockGeneration:INST_CLK_GEN|n3[3]~_Duplicate_3                               ; Q                ;                       ;
; top_level:Inst_top_level|ClockGeneration:INST_CLK_GEN|n3[3]~_Duplicate_3  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level:Inst_top_level|ClockGeneration:INST_CLK_GEN|lpm_mult:Mult0|mult_b3t:auto_generated|mac_mult1 ; DATAA            ;                       ;
+---------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+--------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                              ;
+--------------+----------------+--------------+------------------+---------------+----------------+
; Name         ; Ignored Entity ; Ignored From ; Ignored To       ; Ignored Value ; Ignored Source ;
+--------------+----------------+--------------+------------------+---------------+----------------+
; Location     ;                ;              ; EEP_I2C_SCLK     ; PIN_D14       ; QSF Assignment ;
; Location     ;                ;              ; EEP_I2C_SDAT     ; PIN_E14       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_GTX_CLK    ; PIN_A17       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_INT_N      ; PIN_A21       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_LINK100    ; PIN_C14       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_MDC        ; PIN_C20       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_MDIO       ; PIN_B21       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_RST_N      ; PIN_C19       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_RX_CLK     ; PIN_A15       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_RX_COL     ; PIN_E15       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_RX_CRS     ; PIN_D15       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_RX_DATA[0] ; PIN_C16       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_RX_DATA[1] ; PIN_D16       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_RX_DATA[2] ; PIN_D17       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_RX_DATA[3] ; PIN_C15       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_RX_DV      ; PIN_C17       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_RX_ER      ; PIN_D18       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_TX_CLK     ; PIN_B17       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_TX_DATA[0] ; PIN_C18       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_TX_DATA[1] ; PIN_D19       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_TX_DATA[2] ; PIN_A19       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_TX_DATA[3] ; PIN_B19       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_TX_EN      ; PIN_A18       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_TX_ER      ; PIN_B18       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_GTX_CLK    ; PIN_C23       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_INT_N      ; PIN_D24       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_LINK100    ; PIN_D13       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_MDC        ; PIN_D23       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_MDIO       ; PIN_D25       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_RST_N      ; PIN_D22       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_RX_CLK     ; PIN_B15       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_RX_COL     ; PIN_B22       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_RX_CRS     ; PIN_D20       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_RX_DATA[0] ; PIN_B23       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_RX_DATA[1] ; PIN_C21       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_RX_DATA[2] ; PIN_A23       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_RX_DATA[3] ; PIN_D21       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_RX_DV      ; PIN_A22       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_RX_ER      ; PIN_C24       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_TX_CLK     ; PIN_C22       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_TX_DATA[0] ; PIN_C25       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_TX_DATA[1] ; PIN_A26       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_TX_DATA[2] ; PIN_B26       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_TX_DATA[3] ; PIN_C26       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_TX_EN      ; PIN_B25       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_TX_ER      ; PIN_A25       ; QSF Assignment ;
; Location     ;                ;              ; ENETCLK_25       ; PIN_A14       ; QSF Assignment ;
; Location     ;                ;              ; EX_IO[0]         ; PIN_J10       ; QSF Assignment ;
; Location     ;                ;              ; EX_IO[1]         ; PIN_J14       ; QSF Assignment ;
; Location     ;                ;              ; EX_IO[2]         ; PIN_H13       ; QSF Assignment ;
; Location     ;                ;              ; EX_IO[3]         ; PIN_H14       ; QSF Assignment ;
; Location     ;                ;              ; EX_IO[4]         ; PIN_F14       ; QSF Assignment ;
; Location     ;                ;              ; EX_IO[5]         ; PIN_E10       ; QSF Assignment ;
; Location     ;                ;              ; EX_IO[6]         ; PIN_D9        ; QSF Assignment ;
; Location     ;                ;              ; FL_RY            ; PIN_Y1        ; QSF Assignment ;
; Location     ;                ;              ; HSMC_CLKIN0      ; PIN_AH15      ; QSF Assignment ;
; Location     ;                ;              ; HSMC_CLKIN_N1    ; PIN_J28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_CLKIN_N2    ; PIN_Y28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_CLKIN_P1    ; PIN_J27       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_CLKIN_P2    ; PIN_Y27       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_CLKOUT0     ; PIN_AD28      ; QSF Assignment ;
; Location     ;                ;              ; HSMC_CLKOUT_N1   ; PIN_G24       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_CLKOUT_N2   ; PIN_V24       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_CLKOUT_P1   ; PIN_G23       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_CLKOUT_P2   ; PIN_V23       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_D[0]        ; PIN_AE26      ; QSF Assignment ;
; Location     ;                ;              ; HSMC_D[1]        ; PIN_AE28      ; QSF Assignment ;
; Location     ;                ;              ; HSMC_D[2]        ; PIN_AE27      ; QSF Assignment ;
; Location     ;                ;              ; HSMC_D[3]        ; PIN_AF27      ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[0]   ; PIN_F25       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[10]  ; PIN_U26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[11]  ; PIN_L22       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[12]  ; PIN_N26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[13]  ; PIN_P26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[14]  ; PIN_R21       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[15]  ; PIN_R23       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[16]  ; PIN_T22       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[1]   ; PIN_C27       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[2]   ; PIN_E26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[3]   ; PIN_G26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[4]   ; PIN_H26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[5]   ; PIN_K26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[6]   ; PIN_L24       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[7]   ; PIN_M26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[8]   ; PIN_R26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[9]   ; PIN_T26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[0]   ; PIN_F24       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[10]  ; PIN_U25       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[11]  ; PIN_L21       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[12]  ; PIN_N25       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[13]  ; PIN_P25       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[14]  ; PIN_P21       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[15]  ; PIN_R22       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[16]  ; PIN_T21       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[1]   ; PIN_D26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[2]   ; PIN_F26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[3]   ; PIN_G25       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[4]   ; PIN_H25       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[5]   ; PIN_K25       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[6]   ; PIN_L23       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[7]   ; PIN_M25       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[8]   ; PIN_R25       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[9]   ; PIN_T25       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[0]   ; PIN_D28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[10]  ; PIN_J26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[11]  ; PIN_L28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[12]  ; PIN_V26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[13]  ; PIN_R28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[14]  ; PIN_U28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[15]  ; PIN_V28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[16]  ; PIN_V22       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[1]   ; PIN_E28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[2]   ; PIN_F28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[3]   ; PIN_G28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[4]   ; PIN_K28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[5]   ; PIN_M28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[6]   ; PIN_K22       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[7]   ; PIN_H24       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[8]   ; PIN_J24       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[9]   ; PIN_P28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[0]   ; PIN_D27       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[10]  ; PIN_J25       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[11]  ; PIN_L27       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[12]  ; PIN_V25       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[13]  ; PIN_R27       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[14]  ; PIN_U27       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[15]  ; PIN_V27       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[16]  ; PIN_U22       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[1]   ; PIN_E27       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[2]   ; PIN_F27       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[3]   ; PIN_G27       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[4]   ; PIN_K27       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[5]   ; PIN_M27       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[6]   ; PIN_K21       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[7]   ; PIN_H23       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[8]   ; PIN_J23       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[9]   ; PIN_P27       ; QSF Assignment ;
; Location     ;                ;              ; SMA_CLKIN        ; PIN_AH14      ; QSF Assignment ;
; Location     ;                ;              ; SMA_CLKOUT       ; PIN_AE23      ; QSF Assignment ;
; I/O Standard ;                ;              ; EEP_I2C_SCLK     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ;                ;              ; EEP_I2C_SDAT     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ;                ;              ; ENET0_GTX_CLK    ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; ENET0_INT_N      ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; ENET0_LINK100    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ;                ;              ; ENET0_MDC        ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; ENET0_MDIO       ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; ENET0_RST_N      ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; ENET0_RX_CLK     ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; ENET0_RX_COL     ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; ENET0_RX_CRS     ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; ENET0_RX_DATA[0] ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; ENET0_RX_DATA[1] ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; ENET0_RX_DATA[2] ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; ENET0_RX_DATA[3] ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; ENET0_RX_DV      ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; ENET0_RX_ER      ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; ENET0_TX_CLK     ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; ENET0_TX_DATA[0] ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; ENET0_TX_DATA[1] ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; ENET0_TX_DATA[2] ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; ENET0_TX_DATA[3] ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; ENET0_TX_EN      ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; ENET0_TX_ER      ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; ENET1_GTX_CLK    ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; ENET1_INT_N      ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; ENET1_LINK100    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ;                ;              ; ENET1_MDC        ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; ENET1_MDIO       ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; ENET1_RST_N      ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; ENET1_RX_CLK     ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; ENET1_RX_COL     ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; ENET1_RX_CRS     ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; ENET1_RX_DATA[0] ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; ENET1_RX_DATA[1] ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; ENET1_RX_DATA[2] ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; ENET1_RX_DATA[3] ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; ENET1_RX_DV      ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; ENET1_RX_ER      ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; ENET1_TX_CLK     ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; ENET1_TX_DATA[0] ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; ENET1_TX_DATA[1] ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; ENET1_TX_DATA[2] ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; ENET1_TX_DATA[3] ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; ENET1_TX_EN      ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; ENET1_TX_ER      ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; ENETCLK_25       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ;                ;              ; EX_IO[0]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ;                ;              ; EX_IO[1]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ;                ;              ; EX_IO[2]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ;                ;              ; EX_IO[3]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ;                ;              ; EX_IO[4]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ;                ;              ; EX_IO[5]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ;                ;              ; EX_IO[6]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ;                ;              ; FL_RY            ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ;                ;              ; HSMC_CLKIN0      ; 3.0-V LVTTL   ; QSF Assignment ;
; I/O Standard ;                ;              ; HSMC_CLKIN_N1    ; LVDS          ; QSF Assignment ;
; I/O Standard ;                ;              ; HSMC_CLKIN_N2    ; LVDS          ; QSF Assignment ;
; I/O Standard ;                ;              ; HSMC_CLKIN_P1    ; LVDS          ; QSF Assignment ;
; I/O Standard ;                ;              ; HSMC_CLKIN_P2    ; LVDS          ; QSF Assignment ;
; I/O Standard ;                ;              ; HSMC_CLKOUT0     ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; HSMC_CLKOUT_N1   ; LVDS          ; QSF Assignment ;
; I/O Standard ;                ;              ; HSMC_CLKOUT_N2   ; LVDS          ; QSF Assignment ;
; I/O Standard ;                ;              ; HSMC_CLKOUT_P1   ; LVDS          ; QSF Assignment ;
; I/O Standard ;                ;              ; HSMC_CLKOUT_P2   ; LVDS          ; QSF Assignment ;
; I/O Standard ;                ;              ; HSMC_D[0]        ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; HSMC_D[1]        ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; HSMC_D[2]        ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; HSMC_D[3]        ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; HSMC_RX_D_N[0]   ; LVDS          ; QSF Assignment ;
; I/O Standard ;                ;              ; HSMC_RX_D_N[10]  ; LVDS          ; QSF Assignment ;
; I/O Standard ;                ;              ; HSMC_RX_D_N[11]  ; LVDS          ; QSF Assignment ;
; I/O Standard ;                ;              ; HSMC_RX_D_N[12]  ; LVDS          ; QSF Assignment ;
; I/O Standard ;                ;              ; HSMC_RX_D_N[13]  ; LVDS          ; QSF Assignment ;
; I/O Standard ;                ;              ; HSMC_RX_D_N[14]  ; LVDS          ; QSF Assignment ;
; I/O Standard ;                ;              ; HSMC_RX_D_N[15]  ; LVDS          ; QSF Assignment ;
; I/O Standard ;                ;              ; HSMC_RX_D_N[16]  ; LVDS          ; QSF Assignment ;
; I/O Standard ;                ;              ; HSMC_RX_D_N[1]   ; LVDS          ; QSF Assignment ;
; I/O Standard ;                ;              ; HSMC_RX_D_N[2]   ; LVDS          ; QSF Assignment ;
; I/O Standard ;                ;              ; HSMC_RX_D_N[3]   ; LVDS          ; QSF Assignment ;
; I/O Standard ;                ;              ; HSMC_RX_D_N[4]   ; LVDS          ; QSF Assignment ;
; I/O Standard ;                ;              ; HSMC_RX_D_N[5]   ; LVDS          ; QSF Assignment ;
; I/O Standard ;                ;              ; HSMC_RX_D_N[6]   ; LVDS          ; QSF Assignment ;
; I/O Standard ;                ;              ; HSMC_RX_D_N[7]   ; LVDS          ; QSF Assignment ;
; I/O Standard ;                ;              ; HSMC_RX_D_N[8]   ; LVDS          ; QSF Assignment ;
; I/O Standard ;                ;              ; HSMC_RX_D_N[9]   ; LVDS          ; QSF Assignment ;
; I/O Standard ;                ;              ; HSMC_RX_D_P[0]   ; LVDS          ; QSF Assignment ;
; I/O Standard ;                ;              ; HSMC_RX_D_P[10]  ; LVDS          ; QSF Assignment ;
; I/O Standard ;                ;              ; HSMC_RX_D_P[11]  ; LVDS          ; QSF Assignment ;
; I/O Standard ;                ;              ; HSMC_RX_D_P[12]  ; LVDS          ; QSF Assignment ;
; I/O Standard ;                ;              ; HSMC_RX_D_P[13]  ; LVDS          ; QSF Assignment ;
; I/O Standard ;                ;              ; HSMC_RX_D_P[14]  ; LVDS          ; QSF Assignment ;
; I/O Standard ;                ;              ; HSMC_RX_D_P[15]  ; LVDS          ; QSF Assignment ;
; I/O Standard ;                ;              ; HSMC_RX_D_P[16]  ; LVDS          ; QSF Assignment ;
; I/O Standard ;                ;              ; HSMC_RX_D_P[1]   ; LVDS          ; QSF Assignment ;
; I/O Standard ;                ;              ; HSMC_RX_D_P[2]   ; LVDS          ; QSF Assignment ;
; I/O Standard ;                ;              ; HSMC_RX_D_P[3]   ; LVDS          ; QSF Assignment ;
; I/O Standard ;                ;              ; HSMC_RX_D_P[4]   ; LVDS          ; QSF Assignment ;
; I/O Standard ;                ;              ; HSMC_RX_D_P[5]   ; LVDS          ; QSF Assignment ;
; I/O Standard ;                ;              ; HSMC_RX_D_P[6]   ; LVDS          ; QSF Assignment ;
; I/O Standard ;                ;              ; HSMC_RX_D_P[7]   ; LVDS          ; QSF Assignment ;
; I/O Standard ;                ;              ; HSMC_RX_D_P[8]   ; LVDS          ; QSF Assignment ;
; I/O Standard ;                ;              ; HSMC_RX_D_P[9]   ; LVDS          ; QSF Assignment ;
; I/O Standard ;                ;              ; HSMC_TX_D_N[0]   ; LVDS          ; QSF Assignment ;
; I/O Standard ;                ;              ; HSMC_TX_D_N[10]  ; LVDS          ; QSF Assignment ;
; I/O Standard ;                ;              ; HSMC_TX_D_N[11]  ; LVDS          ; QSF Assignment ;
; I/O Standard ;                ;              ; HSMC_TX_D_N[12]  ; LVDS          ; QSF Assignment ;
; I/O Standard ;                ;              ; HSMC_TX_D_N[13]  ; LVDS          ; QSF Assignment ;
; I/O Standard ;                ;              ; HSMC_TX_D_N[14]  ; LVDS          ; QSF Assignment ;
; I/O Standard ;                ;              ; HSMC_TX_D_N[15]  ; LVDS          ; QSF Assignment ;
; I/O Standard ;                ;              ; HSMC_TX_D_N[16]  ; LVDS          ; QSF Assignment ;
; I/O Standard ;                ;              ; HSMC_TX_D_N[1]   ; LVDS          ; QSF Assignment ;
; I/O Standard ;                ;              ; HSMC_TX_D_N[2]   ; LVDS          ; QSF Assignment ;
; I/O Standard ;                ;              ; HSMC_TX_D_N[3]   ; LVDS          ; QSF Assignment ;
; I/O Standard ;                ;              ; HSMC_TX_D_N[4]   ; LVDS          ; QSF Assignment ;
; I/O Standard ;                ;              ; HSMC_TX_D_N[5]   ; LVDS          ; QSF Assignment ;
; I/O Standard ;                ;              ; HSMC_TX_D_N[6]   ; LVDS          ; QSF Assignment ;
; I/O Standard ;                ;              ; HSMC_TX_D_N[7]   ; LVDS          ; QSF Assignment ;
; I/O Standard ;                ;              ; HSMC_TX_D_N[8]   ; LVDS          ; QSF Assignment ;
; I/O Standard ;                ;              ; HSMC_TX_D_N[9]   ; LVDS          ; QSF Assignment ;
; I/O Standard ;                ;              ; HSMC_TX_D_P[0]   ; LVDS          ; QSF Assignment ;
; I/O Standard ;                ;              ; HSMC_TX_D_P[10]  ; LVDS          ; QSF Assignment ;
; I/O Standard ;                ;              ; HSMC_TX_D_P[11]  ; LVDS          ; QSF Assignment ;
; I/O Standard ;                ;              ; HSMC_TX_D_P[12]  ; LVDS          ; QSF Assignment ;
; I/O Standard ;                ;              ; HSMC_TX_D_P[13]  ; LVDS          ; QSF Assignment ;
; I/O Standard ;                ;              ; HSMC_TX_D_P[14]  ; LVDS          ; QSF Assignment ;
; I/O Standard ;                ;              ; HSMC_TX_D_P[15]  ; LVDS          ; QSF Assignment ;
; I/O Standard ;                ;              ; HSMC_TX_D_P[16]  ; LVDS          ; QSF Assignment ;
; I/O Standard ;                ;              ; HSMC_TX_D_P[1]   ; LVDS          ; QSF Assignment ;
; I/O Standard ;                ;              ; HSMC_TX_D_P[2]   ; LVDS          ; QSF Assignment ;
; I/O Standard ;                ;              ; HSMC_TX_D_P[3]   ; LVDS          ; QSF Assignment ;
; I/O Standard ;                ;              ; HSMC_TX_D_P[4]   ; LVDS          ; QSF Assignment ;
; I/O Standard ;                ;              ; HSMC_TX_D_P[5]   ; LVDS          ; QSF Assignment ;
; I/O Standard ;                ;              ; HSMC_TX_D_P[6]   ; LVDS          ; QSF Assignment ;
; I/O Standard ;                ;              ; HSMC_TX_D_P[7]   ; LVDS          ; QSF Assignment ;
; I/O Standard ;                ;              ; HSMC_TX_D_P[8]   ; LVDS          ; QSF Assignment ;
; I/O Standard ;                ;              ; HSMC_TX_D_P[9]   ; LVDS          ; QSF Assignment ;
; I/O Standard ;                ;              ; SMA_CLKIN        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ;                ;              ; SMA_CLKOUT       ; 3.3-V LVTTL   ; QSF Assignment ;
+--------------+----------------+--------------+------------------+---------------+----------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 2238 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 2238 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Post-Fit               ; Placement and Routing        ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 2228    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 10      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in U:/Project3/output_files/EE316Project3.pin.


+-----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                         ;
+---------------------------------------------+-------------------------+
; Resource                                    ; Usage                   ;
+---------------------------------------------+-------------------------+
; Total logic elements                        ; 879 / 114,480 ( < 1 % ) ;
;     -- Combinational with no register       ; 478                     ;
;     -- Register only                        ; 38                      ;
;     -- Combinational with a register        ; 363                     ;
;                                             ;                         ;
; Logic element usage by number of LUT inputs ;                         ;
;     -- 4 input functions                    ; 444                     ;
;     -- 3 input functions                    ; 107                     ;
;     -- <=2 input functions                  ; 290                     ;
;     -- Register only                        ; 38                      ;
;                                             ;                         ;
; Logic elements by mode                      ;                         ;
;     -- normal mode                          ; 648                     ;
;     -- arithmetic mode                      ; 193                     ;
;                                             ;                         ;
; Total registers*                            ; 401 / 117,053 ( < 1 % ) ;
;     -- Dedicated logic registers            ; 401 / 114,480 ( < 1 % ) ;
;     -- I/O registers                        ; 0 / 2,573 ( 0 % )       ;
;                                             ;                         ;
; Total LABs:  partially or completely used   ; 67 / 7,155 ( < 1 % )    ;
; Virtual pins                                ; 0                       ;
; I/O pins                                    ; 411 / 529 ( 78 % )      ;
;     -- Clock pins                           ; 5 / 7 ( 71 % )          ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )           ;
;                                             ;                         ;
; Global signals                              ; 4                       ;
; M9Ks                                        ; 0 / 432 ( 0 % )         ;
; Total block memory bits                     ; 0 / 3,981,312 ( 0 % )   ;
; Total block memory implementation bits      ; 0 / 3,981,312 ( 0 % )   ;
; Embedded Multiplier 9-bit elements          ; 1 / 532 ( < 1 % )       ;
; PLLs                                        ; 0 / 4 ( 0 % )           ;
; Global clocks                               ; 4 / 20 ( 20 % )         ;
; JTAGs                                       ; 0 / 1 ( 0 % )           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )           ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )           ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )           ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%            ;
; Peak interconnect usage (total/H/V)         ; 8% / 8% / 9%            ;
; Maximum fan-out                             ; 380                     ;
; Highest non-global fan-out                  ; 100                     ;
; Total fan-out                               ; 4451                    ;
; Average fan-out                             ; 1.96                    ;
+---------------------------------------------+-------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                           ;
+---------------------------------------------+------------------------+--------------------------------+
; Statistic                                   ; Top                    ; hard_block:auto_generated_inst ;
+---------------------------------------------+------------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                    ; Low                            ;
;                                             ;                        ;                                ;
; Total logic elements                        ; 879 / 114480 ( < 1 % ) ; 0 / 114480 ( 0 % )             ;
;     -- Combinational with no register       ; 478                    ; 0                              ;
;     -- Register only                        ; 38                     ; 0                              ;
;     -- Combinational with a register        ; 363                    ; 0                              ;
;                                             ;                        ;                                ;
; Logic element usage by number of LUT inputs ;                        ;                                ;
;     -- 4 input functions                    ; 444                    ; 0                              ;
;     -- 3 input functions                    ; 107                    ; 0                              ;
;     -- <=2 input functions                  ; 290                    ; 0                              ;
;     -- Register only                        ; 38                     ; 0                              ;
;                                             ;                        ;                                ;
; Logic elements by mode                      ;                        ;                                ;
;     -- normal mode                          ; 648                    ; 0                              ;
;     -- arithmetic mode                      ; 193                    ; 0                              ;
;                                             ;                        ;                                ;
; Total registers                             ; 401                    ; 0                              ;
;     -- Dedicated logic registers            ; 401 / 114480 ( < 1 % ) ; 0 / 114480 ( 0 % )             ;
;                                             ;                        ;                                ;
; Total LABs:  partially or completely used   ; 67 / 7155 ( < 1 % )    ; 0 / 7155 ( 0 % )               ;
;                                             ;                        ;                                ;
; Virtual pins                                ; 0                      ; 0                              ;
; I/O pins                                    ; 411                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 1 / 532 ( < 1 % )      ; 0 / 532 ( 0 % )                ;
; Total memory bits                           ; 0                      ; 0                              ;
; Total RAM block bits                        ; 0                      ; 0                              ;
; Clock control block                         ; 4 / 24 ( 16 % )        ; 0 / 24 ( 0 % )                 ;
;                                             ;                        ;                                ;
; Connections                                 ;                        ;                                ;
;     -- Input Connections                    ; 148                    ; 0                              ;
;     -- Registered Input Connections         ; 0                      ; 0                              ;
;     -- Output Connections                   ; 148                    ; 0                              ;
;     -- Registered Output Connections        ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Internal Connections                        ;                        ;                                ;
;     -- Total Connections                    ; 4463                   ; 5                              ;
;     -- Registered Connections               ; 1611                   ; 0                              ;
;                                             ;                        ;                                ;
; External Connections                        ;                        ;                                ;
;     -- Top                                  ; 296                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Partition Interface                         ;                        ;                                ;
;     -- Input Ports                          ; 47                     ; 0                              ;
;     -- Output Ports                         ; 216                    ; 0                              ;
;     -- Bidir Ports                          ; 148                    ; 0                              ;
;                                             ;                        ;                                ;
; Registered Ports                            ;                        ;                                ;
;     -- Registered Input Ports               ; 0                      ; 0                              ;
;     -- Registered Output Ports              ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Port Connectivity                           ;                        ;                                ;
;     -- Input Ports driven by GND            ; 0                      ; 0                              ;
;     -- Output Ports driven by GND           ; 0                      ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                      ; 0                              ;
;     -- Input Ports with no Source           ; 0                      ; 0                              ;
;     -- Output Ports with no Source          ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                      ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                      ; 0                              ;
+---------------------------------------------+------------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                       ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; AUD_ADCDAT  ; D2    ; 1        ; 0            ; 68           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; CLOCK2_50   ; AG14  ; 3        ; 58           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; CLOCK3_50   ; AG15  ; 4        ; 58           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; CLOCK_50    ; Y2    ; 2        ; 0            ; 36           ; 14           ; 382                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; ENET_INT    ; D17   ; 7        ; 81           ; 73           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; FL_FY       ; D9    ; 8        ; 23           ; 73           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; IRDA_RXD    ; Y15   ; 3        ; 56           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; KEY[0]      ; M23   ; 6        ; 115          ; 40           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; KEY[1]      ; M21   ; 6        ; 115          ; 53           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; KEY[2]      ; N21   ; 6        ; 115          ; 42           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; KEY[3]      ; R24   ; 5        ; 115          ; 35           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; OTG_DREQ[0] ; J1    ; 1        ; 0            ; 36           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; OTG_DREQ[1] ; B4    ; 8        ; 7            ; 73           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; OTG_INT[0]  ; A6    ; 8        ; 27           ; 73           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; OTG_INT[1]  ; D5    ; 8        ; 3            ; 73           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SD_WP_N     ; AF14  ; 3        ; 49           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[0]       ; AB28  ; 5        ; 115          ; 17           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[10]      ; AC24  ; 5        ; 115          ; 4            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[11]      ; AB24  ; 5        ; 115          ; 5            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[12]      ; AB23  ; 5        ; 115          ; 7            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[13]      ; AA24  ; 5        ; 115          ; 9            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[14]      ; AA23  ; 5        ; 115          ; 10           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[15]      ; AA22  ; 5        ; 115          ; 6            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[16]      ; Y24   ; 5        ; 115          ; 13           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[17]      ; Y23   ; 5        ; 115          ; 14           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[1]       ; AC28  ; 5        ; 115          ; 14           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[2]       ; AC27  ; 5        ; 115          ; 15           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[3]       ; AD27  ; 5        ; 115          ; 13           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[4]       ; AB27  ; 5        ; 115          ; 18           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[5]       ; AC26  ; 5        ; 115          ; 11           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[6]       ; AD26  ; 5        ; 115          ; 10           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[7]       ; AB26  ; 5        ; 115          ; 15           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[8]       ; AC25  ; 5        ; 115          ; 4            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[9]       ; AB25  ; 5        ; 115          ; 16           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; TD_CLK27    ; B14   ; 8        ; 56           ; 73           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; TD_DATA[0]  ; E8    ; 8        ; 11           ; 73           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; TD_DATA[1]  ; A7    ; 8        ; 29           ; 73           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; TD_DATA[2]  ; D8    ; 8        ; 16           ; 73           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; TD_DATA[3]  ; C7    ; 8        ; 16           ; 73           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; TD_DATA[4]  ; D7    ; 8        ; 13           ; 73           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; TD_DATA[5]  ; D6    ; 8        ; 13           ; 73           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; TD_DATA[6]  ; E7    ; 8        ; 13           ; 73           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; TD_DATA[7]  ; F7    ; 8        ; 9            ; 73           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; TD_HS       ; E5    ; 8        ; 1            ; 73           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; TD_VS       ; E4    ; 8        ; 1            ; 73           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; UART_RTS    ; J13   ; 8        ; 40           ; 73           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; UART_RXD    ; G12   ; 8        ; 27           ; 73           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; AUD_DACDAT    ; D1    ; 1        ; 0            ; 68           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; AUD_XCK       ; E1    ; 1        ; 0            ; 61           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[0]  ; R6    ; 2        ; 0            ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[10] ; R5    ; 2        ; 0            ; 32           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[11] ; AA5   ; 2        ; 0            ; 10           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[12] ; Y7    ; 2        ; 0            ; 11           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[1]  ; V8    ; 2        ; 0            ; 15           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[2]  ; U8    ; 2        ; 0            ; 18           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[3]  ; P1    ; 1        ; 0            ; 42           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[4]  ; V5    ; 2        ; 0            ; 15           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[5]  ; W8    ; 2        ; 0            ; 11           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[6]  ; W7    ; 2        ; 0            ; 12           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[7]  ; AA7   ; 2        ; 0            ; 9            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[8]  ; Y5    ; 2        ; 0            ; 12           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[9]  ; Y6    ; 2        ; 0            ; 13           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_BA[0]    ; U7    ; 2        ; 0            ; 18           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_BA[1]    ; R4    ; 2        ; 0            ; 33           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CAS_N    ; V7    ; 2        ; 0            ; 14           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CKE      ; AA6   ; 2        ; 0            ; 10           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CLK      ; AE5   ; 3        ; 5            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CS_N     ; T4    ; 2        ; 0            ; 33           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[0]   ; U2    ; 2        ; 0            ; 30           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[1]   ; W4    ; 2        ; 0            ; 14           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[2]   ; K8    ; 1        ; 0            ; 48           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[3]   ; N8    ; 1        ; 0            ; 42           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_RAS_N    ; U6    ; 2        ; 0            ; 25           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_WE_N     ; V6    ; 2        ; 0            ; 16           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET_CLK      ; E15   ; 7        ; 58           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ENET_CMD      ; C24   ; 7        ; 98           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ENET_CS_N     ; C22   ; 7        ; 96           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ENET_RD_N     ; C19   ; 7        ; 83           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ENET_RST_N    ; D18   ; 7        ; 85           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ENET_WR_N     ; L24   ; 6        ; 115          ; 48           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; FL_ADDR[0]    ; AG12  ; 3        ; 54           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[10]   ; AE9   ; 3        ; 27           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[11]   ; AF9   ; 3        ; 20           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[12]   ; AA10  ; 3        ; 18           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[13]   ; AD8   ; 3        ; 9            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[14]   ; AC8   ; 3        ; 18           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[15]   ; Y10   ; 3        ; 7            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[16]   ; AA8   ; 3        ; 18           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[17]   ; AH12  ; 3        ; 54           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[18]   ; AC12  ; 3        ; 45           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[19]   ; AD12  ; 3        ; 47           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[1]    ; AH7   ; 3        ; 16           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[20]   ; AE10  ; 3        ; 29           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[21]   ; AD10  ; 3        ; 13           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[22]   ; AD11  ; 3        ; 49           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[2]    ; Y13   ; 3        ; 52           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[3]    ; Y14   ; 3        ; 56           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[4]    ; Y12   ; 3        ; 52           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[5]    ; AA13  ; 3        ; 52           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[6]    ; AA12  ; 3        ; 52           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[7]    ; AB13  ; 3        ; 47           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[8]    ; AB12  ; 3        ; 45           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[9]    ; AB10  ; 3        ; 38           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_CE_N       ; AG7   ; 3        ; 16           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_OE_N       ; AG8   ; 3        ; 18           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_RST_N      ; AE11  ; 3        ; 35           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_WE_N       ; AC10  ; 3        ; 38           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_WP_N       ; AE12  ; 3        ; 33           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[0]       ; G18   ; 7        ; 69           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[1]       ; F22   ; 7        ; 107          ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[2]       ; E17   ; 7        ; 67           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[3]       ; L26   ; 6        ; 115          ; 50           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[4]       ; L25   ; 6        ; 115          ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[5]       ; J22   ; 6        ; 115          ; 67           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[6]       ; H22   ; 6        ; 115          ; 69           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[0]       ; M24   ; 6        ; 115          ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[1]       ; Y22   ; 5        ; 115          ; 30           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[2]       ; W21   ; 5        ; 115          ; 25           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[3]       ; W22   ; 5        ; 115          ; 30           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[4]       ; W25   ; 5        ; 115          ; 20           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[5]       ; U23   ; 5        ; 115          ; 22           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[6]       ; U24   ; 5        ; 115          ; 28           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[0]       ; AA25  ; 5        ; 115          ; 17           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[1]       ; AA26  ; 5        ; 115          ; 16           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[2]       ; Y25   ; 5        ; 115          ; 19           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[3]       ; W26   ; 5        ; 115          ; 19           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[4]       ; Y26   ; 5        ; 115          ; 18           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[5]       ; W27   ; 5        ; 115          ; 20           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[6]       ; W28   ; 5        ; 115          ; 21           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[0]       ; V21   ; 5        ; 115          ; 25           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[1]       ; U21   ; 5        ; 115          ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[2]       ; AB20  ; 4        ; 100          ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[3]       ; AA21  ; 4        ; 111          ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[4]       ; AD24  ; 4        ; 105          ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[5]       ; AF23  ; 4        ; 105          ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[6]       ; Y19   ; 4        ; 105          ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[0]       ; AB19  ; 4        ; 98           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[1]       ; AA19  ; 4        ; 107          ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[2]       ; AG21  ; 4        ; 74           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[3]       ; AH21  ; 4        ; 74           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[4]       ; AE19  ; 4        ; 83           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[5]       ; AF19  ; 4        ; 83           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[6]       ; AE18  ; 4        ; 79           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[0]       ; AD18  ; 4        ; 85           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[1]       ; AC18  ; 4        ; 87           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[2]       ; AB18  ; 4        ; 98           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[3]       ; AH19  ; 4        ; 72           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[4]       ; AG19  ; 4        ; 72           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[5]       ; AF18  ; 4        ; 79           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[6]       ; AH18  ; 4        ; 69           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[0]       ; AA17  ; 4        ; 89           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[1]       ; AB16  ; 4        ; 65           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[2]       ; AA16  ; 4        ; 65           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[3]       ; AB17  ; 4        ; 89           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[4]       ; AB15  ; 4        ; 67           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[5]       ; AA15  ; 4        ; 67           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[6]       ; AC17  ; 4        ; 74           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[0]       ; AD17  ; 4        ; 74           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[1]       ; AE17  ; 4        ; 67           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[2]       ; AG17  ; 4        ; 62           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[3]       ; AH17  ; 4        ; 62           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[4]       ; AF17  ; 4        ; 67           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[5]       ; AG18  ; 4        ; 69           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[6]       ; AA14  ; 3        ; 54           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; I2C_SCLK      ; B7    ; 8        ; 29           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; IRDA_TXD      ; B25   ; 7        ; 107          ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LCD_BLON      ; L6    ; 1        ; 0            ; 47           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_EN        ; L4    ; 1        ; 0            ; 52           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_ON        ; L5    ; 1        ; 0            ; 58           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_RS        ; M2    ; 1        ; 0            ; 44           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_RW        ; M1    ; 1        ; 0            ; 44           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[0]       ; E21   ; 7        ; 107          ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[1]       ; E22   ; 7        ; 111          ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[2]       ; E25   ; 7        ; 83           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[3]       ; E24   ; 7        ; 85           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[4]       ; H21   ; 7        ; 72           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[5]       ; G20   ; 7        ; 74           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[6]       ; G22   ; 7        ; 72           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[7]       ; G21   ; 7        ; 74           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[8]       ; F17   ; 7        ; 67           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[0]       ; G19   ; 7        ; 69           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[10]      ; J15   ; 7        ; 60           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[11]      ; H16   ; 7        ; 65           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[12]      ; J16   ; 7        ; 65           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[13]      ; H17   ; 7        ; 67           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[14]      ; F15   ; 7        ; 58           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[15]      ; G15   ; 7        ; 65           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[16]      ; G16   ; 7        ; 67           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[17]      ; H15   ; 7        ; 60           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[1]       ; F19   ; 7        ; 94           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[2]       ; E19   ; 7        ; 94           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[3]       ; F21   ; 7        ; 107          ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[4]       ; F18   ; 7        ; 87           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[5]       ; E18   ; 7        ; 87           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[6]       ; J19   ; 7        ; 72           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[7]       ; H19   ; 7        ; 72           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[8]       ; J17   ; 7        ; 69           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[9]       ; G17   ; 7        ; 83           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; OTG_ADDR[0]   ; H7    ; 1        ; 0            ; 68           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; OTG_ADDR[1]   ; C3    ; 8        ; 1            ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; OTG_CS_N      ; A3    ; 8        ; 5            ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; OTG_DACK_N[0] ; C4    ; 8        ; 3            ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; OTG_DACK_N[1] ; D4    ; 8        ; 1            ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; OTG_RD_N      ; B3    ; 8        ; 5            ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; OTG_RST_N     ; C5    ; 8        ; 3            ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; OTG_WR_N      ; A4    ; 8        ; 7            ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[0]  ; AB7   ; 3        ; 16           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[10] ; AF2   ; 2        ; 0            ; 6            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[11] ; AD3   ; 2        ; 0            ; 22           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[12] ; AB4   ; 2        ; 0            ; 8            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[13] ; AC3   ; 2        ; 0            ; 23           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[14] ; AA4   ; 2        ; 0            ; 19           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[15] ; AB11  ; 3        ; 27           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[16] ; AC11  ; 3        ; 49           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[17] ; AB9   ; 3        ; 11           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[18] ; AB8   ; 3        ; 11           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[19] ; T8    ; 2        ; 0            ; 20           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[1]  ; AD7   ; 3        ; 3            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[2]  ; AE7   ; 3        ; 20           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[3]  ; AC7   ; 3        ; 9            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[4]  ; AB6   ; 2        ; 0            ; 4            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[5]  ; AE6   ; 3        ; 1            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[6]  ; AB5   ; 2        ; 0            ; 4            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[7]  ; AC5   ; 2        ; 0            ; 5            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[8]  ; AF5   ; 3        ; 5            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[9]  ; T7    ; 2        ; 0            ; 31           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_CE_N     ; AF8   ; 3        ; 23           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_LB_N     ; AD4   ; 3        ; 1            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_OE_N     ; AD5   ; 3        ; 1            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_UB_N     ; AC4   ; 2        ; 0            ; 4            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_WE_N     ; AE8   ; 3        ; 23           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; TD_RESET_N    ; G7    ; 8        ; 9            ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; UART_CTS      ; G14   ; 8        ; 47           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; UART_TXD      ; G9    ; 8        ; 13           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_BLANK_N   ; F11   ; 8        ; 31           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[0]      ; B10   ; 8        ; 38           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[1]      ; A10   ; 8        ; 38           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[2]      ; C11   ; 8        ; 23           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[3]      ; B11   ; 8        ; 42           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[4]      ; A11   ; 8        ; 42           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[5]      ; C12   ; 8        ; 52           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[6]      ; D11   ; 8        ; 23           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[7]      ; D12   ; 8        ; 52           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_CLK       ; A12   ; 8        ; 47           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[0]      ; G8    ; 8        ; 11           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[1]      ; G11   ; 8        ; 25           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[2]      ; F8    ; 8        ; 11           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[3]      ; H12   ; 8        ; 25           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[4]      ; C8    ; 8        ; 16           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[5]      ; B8    ; 8        ; 16           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[6]      ; F10   ; 8        ; 20           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[7]      ; C9    ; 8        ; 23           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_HS        ; G13   ; 8        ; 38           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[0]      ; E12   ; 8        ; 33           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[1]      ; E11   ; 8        ; 31           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[2]      ; D10   ; 8        ; 35           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[3]      ; F12   ; 8        ; 33           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[4]      ; G10   ; 8        ; 20           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[5]      ; J12   ; 8        ; 40           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[6]      ; H8    ; 8        ; 11           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[7]      ; H10   ; 8        ; 20           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_SYNC_N    ; C10   ; 8        ; 35           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_VS        ; C13   ; 8        ; 54           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+----------------------------------------------------------------------------------------------------------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination                ; Termination Control Block ; Location assigned by ; Load ; Output Enable Source                                                                                                 ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+----------------------------------------------------------------------------------------------------------------------+---------------------+
; AUD_ADCLRCK   ; C2    ; 1        ; 0            ; 69           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; AUD_BCLK      ; F2    ; 1        ; 0            ; 60           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; AUD_DACLRCK   ; E3    ; 1        ; 0            ; 66           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; DRAM_DQ[0]    ; W3    ; 2        ; 0            ; 13           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; DRAM_DQ[10]   ; AB1   ; 2        ; 0            ; 27           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; DRAM_DQ[11]   ; AA3   ; 2        ; 0            ; 19           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; DRAM_DQ[12]   ; AB2   ; 2        ; 0            ; 27           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; DRAM_DQ[13]   ; AC1   ; 2        ; 0            ; 23           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; DRAM_DQ[14]   ; AB3   ; 2        ; 0            ; 21           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; DRAM_DQ[15]   ; AC2   ; 2        ; 0            ; 24           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; DRAM_DQ[16]   ; M8    ; 1        ; 0            ; 45           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; DRAM_DQ[17]   ; L8    ; 1        ; 0            ; 48           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; DRAM_DQ[18]   ; P2    ; 1        ; 0            ; 43           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; DRAM_DQ[19]   ; N3    ; 1        ; 0            ; 46           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; DRAM_DQ[1]    ; W2    ; 2        ; 0            ; 26           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; DRAM_DQ[20]   ; N4    ; 1        ; 0            ; 46           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; DRAM_DQ[21]   ; M4    ; 1        ; 0            ; 52           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; DRAM_DQ[22]   ; M7    ; 1        ; 0            ; 45           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; DRAM_DQ[23]   ; L7    ; 1        ; 0            ; 47           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; DRAM_DQ[24]   ; U5    ; 2        ; 0            ; 24           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; DRAM_DQ[25]   ; R7    ; 2        ; 0            ; 35           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; DRAM_DQ[26]   ; R1    ; 2        ; 0            ; 35           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; DRAM_DQ[27]   ; R2    ; 2        ; 0            ; 35           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; DRAM_DQ[28]   ; R3    ; 2        ; 0            ; 34           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; DRAM_DQ[29]   ; T3    ; 2        ; 0            ; 32           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; DRAM_DQ[2]    ; V4    ; 2        ; 0            ; 29           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; DRAM_DQ[30]   ; U4    ; 2        ; 0            ; 34           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; DRAM_DQ[31]   ; U1    ; 2        ; 0            ; 30           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; DRAM_DQ[3]    ; W1    ; 2        ; 0            ; 25           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; DRAM_DQ[4]    ; V3    ; 2        ; 0            ; 29           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; DRAM_DQ[5]    ; V2    ; 2        ; 0            ; 28           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; DRAM_DQ[6]    ; V1    ; 2        ; 0            ; 28           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; DRAM_DQ[7]    ; U3    ; 2        ; 0            ; 34           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; DRAM_DQ[8]    ; Y3    ; 2        ; 0            ; 24           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; DRAM_DQ[9]    ; Y4    ; 2        ; 0            ; 24           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; ENET_DATA[0]  ; B23   ; 7        ; 102          ; 73           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; Fitter               ; 0 pF ; -                                                                                                                    ; -                   ;
; ENET_DATA[10] ; C16   ; 7        ; 62           ; 73           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; Fitter               ; 0 pF ; -                                                                                                                    ; -                   ;
; ENET_DATA[11] ; AD28  ; 5        ; 115          ; 12           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; Fitter               ; 0 pF ; -                                                                                                                    ; -                   ;
; ENET_DATA[12] ; V22   ; 5        ; 115          ; 26           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; Fitter               ; 0 pF ; -                                                                                                                    ; -                   ;
; ENET_DATA[13] ; D24   ; 7        ; 98           ; 73           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; Fitter               ; 0 pF ; -                                                                                                                    ; -                   ;
; ENET_DATA[14] ; T26   ; 5        ; 115          ; 31           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; Fitter               ; 0 pF ; -                                                                                                                    ; -                   ;
; ENET_DATA[15] ; C26   ; 7        ; 113          ; 73           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; Fitter               ; 0 pF ; -                                                                                                                    ; -                   ;
; ENET_DATA[1]  ; D27   ; 6        ; 115          ; 61           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; Fitter               ; 0 pF ; -                                                                                                                    ; -                   ;
; ENET_DATA[2]  ; E26   ; 6        ; 115          ; 59           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; Fitter               ; 0 pF ; -                                                                                                                    ; -                   ;
; ENET_DATA[3]  ; C15   ; 7        ; 58           ; 73           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; Fitter               ; 0 pF ; -                                                                                                                    ; -                   ;
; ENET_DATA[4]  ; R28   ; 5        ; 115          ; 34           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; Fitter               ; 0 pF ; -                                                                                                                    ; -                   ;
; ENET_DATA[5]  ; J24   ; 6        ; 115          ; 63           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; Fitter               ; 0 pF ; -                                                                                                                    ; -                   ;
; ENET_DATA[6]  ; AE26  ; 5        ; 115          ; 8            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; Fitter               ; 0 pF ; -                                                                                                                    ; -                   ;
; ENET_DATA[7]  ; B21   ; 7        ; 87           ; 73           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; Fitter               ; 0 pF ; -                                                                                                                    ; -                   ;
; ENET_DATA[8]  ; D16   ; 7        ; 62           ; 73           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; Fitter               ; 0 pF ; -                                                                                                                    ; -                   ;
; ENET_DATA[9]  ; K22   ; 6        ; 115          ; 64           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; Fitter               ; 0 pF ; -                                                                                                                    ; -                   ;
; FL_DQ[0]      ; AH8   ; 3        ; 20           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; FL_DQ[1]      ; AF10  ; 3        ; 29           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; FL_DQ[2]      ; AG10  ; 3        ; 31           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; FL_DQ[3]      ; AH10  ; 3        ; 31           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; FL_DQ[4]      ; AF11  ; 3        ; 35           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; FL_DQ[5]      ; AG11  ; 3        ; 40           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; FL_DQ[6]      ; AH11  ; 3        ; 40           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; FL_DQ[7]      ; AF12  ; 3        ; 33           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; GPIO[0]       ; AB22  ; 4        ; 107          ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; GPIO[10]      ; AC19  ; 4        ; 94           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; GPIO[11]      ; AF16  ; 4        ; 65           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; GPIO[12]      ; AD19  ; 4        ; 94           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; GPIO[13]      ; AF15  ; 4        ; 60           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; GPIO[14]      ; AF24  ; 4        ; 83           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; GPIO[15]      ; AE21  ; 4        ; 85           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; GPIO[16]      ; AF25  ; 4        ; 83           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; GPIO[17]      ; AC22  ; 4        ; 109          ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; GPIO[18]      ; AE22  ; 4        ; 96           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; GPIO[19]      ; AF21  ; 4        ; 87           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; GPIO[1]       ; AC15  ; 4        ; 60           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|Selector29~1 (inverted)  ; -                   ;
; GPIO[20]      ; AF22  ; 4        ; 96           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; GPIO[21]      ; AD22  ; 4        ; 111          ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; GPIO[22]      ; AG25  ; 4        ; 91           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; GPIO[23]      ; AD25  ; 4        ; 100          ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; GPIO[24]      ; AH25  ; 4        ; 91           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; GPIO[25]      ; AE25  ; 4        ; 89           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; GPIO[26]      ; AG22  ; 4        ; 79           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; GPIO[27]      ; AE24  ; 4        ; 100          ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; GPIO[28]      ; AH22  ; 4        ; 79           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; GPIO[29]      ; AF26  ; 4        ; 89           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; GPIO[2]       ; AB21  ; 4        ; 109          ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; GPIO[30]      ; AE20  ; 4        ; 85           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; GPIO[31]      ; AG23  ; 4        ; 81           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; GPIO[32]      ; AF20  ; 4        ; 85           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; GPIO[33]      ; AH26  ; 4        ; 113          ; 0            ; 0            ; 8                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|Selector29~1 (inverted) ; -                   ;
; GPIO[34]      ; AH23  ; 4        ; 81           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; GPIO[35]      ; AG26  ; 4        ; 113          ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|scl~1 (inverted)        ; -                   ;
; GPIO[3]       ; Y17   ; 4        ; 96           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|scl~1 (inverted)         ; -                   ;
; GPIO[4]       ; AC21  ; 4        ; 102          ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; GPIO[5]       ; Y16   ; 4        ; 96           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; GPIO[6]       ; AD21  ; 4        ; 102          ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; GPIO[7]       ; AE16  ; 4        ; 65           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; GPIO[8]       ; AD15  ; 4        ; 60           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; GPIO[9]       ; AE15  ; 4        ; 60           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; I2C_SDAT      ; A8    ; 8        ; 18           ; 73           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; LCD_DATA[0]   ; L3    ; 1        ; 0            ; 52           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; LCD_DATA[1]   ; L1    ; 1        ; 0            ; 44           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; LCD_DATA[2]   ; L2    ; 1        ; 0            ; 44           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; LCD_DATA[3]   ; K7    ; 1        ; 0            ; 49           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; LCD_DATA[4]   ; K1    ; 1        ; 0            ; 54           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; LCD_DATA[5]   ; K2    ; 1        ; 0            ; 55           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; LCD_DATA[6]   ; M3    ; 1        ; 0            ; 51           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; LCD_DATA[7]   ; M5    ; 1        ; 0            ; 47           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; OTG_DATA[0]   ; J6    ; 1        ; 0            ; 50           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; OTG_DATA[10]  ; G1    ; 1        ; 0            ; 55           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; OTG_DATA[11]  ; G2    ; 1        ; 0            ; 55           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; OTG_DATA[12]  ; G3    ; 1        ; 0            ; 63           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; OTG_DATA[13]  ; F1    ; 1        ; 0            ; 59           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; OTG_DATA[14]  ; F3    ; 1        ; 0            ; 66           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; OTG_DATA[15]  ; G4    ; 1        ; 0            ; 63           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; OTG_DATA[1]   ; K4    ; 1        ; 0            ; 53           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; OTG_DATA[2]   ; J5    ; 1        ; 0            ; 50           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; OTG_DATA[3]   ; K3    ; 1        ; 0            ; 53           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; OTG_DATA[4]   ; J4    ; 1        ; 0            ; 57           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; OTG_DATA[5]   ; J3    ; 1        ; 0            ; 57           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; OTG_DATA[6]   ; J7    ; 1        ; 0            ; 49           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; OTG_DATA[7]   ; H6    ; 1        ; 0            ; 64           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; OTG_DATA[8]   ; H3    ; 1        ; 0            ; 62           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; OTG_DATA[9]   ; H4    ; 1        ; 0            ; 62           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; OTG_FSPEED    ; C6    ; 8        ; 5            ; 73           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; OTG_LSPEED    ; B6    ; 8        ; 27           ; 73           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; PS2_CLK       ; G6    ; 1        ; 0            ; 67           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; PS2_CLK2      ; G5    ; 1        ; 0            ; 67           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; PS2_DAT       ; H5    ; 1        ; 0            ; 59           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; PS2_DAT2      ; F5    ; 1        ; 0            ; 65           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; SD_CLK        ; AE13  ; 3        ; 42           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; SD_CMD        ; AD14  ; 3        ; 56           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; SD_DAT[0]     ; AE14  ; 3        ; 49           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; SD_DAT[1]     ; AF13  ; 3        ; 42           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; SD_DAT[2]     ; AB14  ; 3        ; 54           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; SD_DAT[3]     ; AC14  ; 3        ; 56           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; SRAM_DQ[0]    ; AH3   ; 3        ; 5            ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; SRAM_DQ[10]   ; AE2   ; 2        ; 0            ; 17           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; SRAM_DQ[11]   ; AE1   ; 2        ; 0            ; 16           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; SRAM_DQ[12]   ; AE3   ; 2        ; 0            ; 7            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; SRAM_DQ[13]   ; AE4   ; 3        ; 3            ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; SRAM_DQ[14]   ; AF3   ; 3        ; 7            ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; SRAM_DQ[15]   ; AG3   ; 3        ; 3            ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; SRAM_DQ[1]    ; AF4   ; 3        ; 1            ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; SRAM_DQ[2]    ; AG4   ; 3        ; 9            ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; SRAM_DQ[3]    ; AH4   ; 3        ; 9            ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; SRAM_DQ[4]    ; AF6   ; 3        ; 7            ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; SRAM_DQ[5]    ; AG6   ; 3        ; 11           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; SRAM_DQ[6]    ; AH6   ; 3        ; 11           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; SRAM_DQ[7]    ; AF7   ; 3        ; 20           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; SRAM_DQ[8]    ; AD1   ; 2        ; 0            ; 21           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
; SRAM_DQ[9]    ; AD2   ; 2        ; 0            ; 22           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+----------------------------------------------------------------------------------------------------------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                      ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; G6       ; DIFFIO_L3p, nRESET                       ; Use as regular IO        ; PS2_CLK                 ; Dual Purpose Pin          ;
; F4       ; DIFFIO_L5n, DATA1, ASDO                  ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L8p, FLASH_nCE, nCSO              ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; M6       ; nSTATUS                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; P3       ; DCLK                                     ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; N7       ; DATA0                                    ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; P4       ; nCONFIG                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; R8       ; nCE                                      ; -                        ; -                       ; Dedicated Programming Pin ;
; P24      ; CONF_DONE                                ; -                        ; -                       ; Dedicated Programming Pin ;
; N22      ; MSEL0                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; P23      ; MSEL1                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; M22      ; MSEL2                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; P22      ; MSEL3                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; P28      ; DIFFIO_R23n, nCEO                        ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; D27      ; DIFFIO_R9p, PADD21                       ; Use as regular IO        ; ENET_DATA[1]            ; Dual Purpose Pin          ;
; D18      ; DIFFIO_T50p, PADD2                       ; Use as regular IO        ; ENET_RST_N              ; Dual Purpose Pin          ;
; D17      ; DIFFIO_T46p, PADD4, DQS2T/CQ3T,DPCLK8    ; Use as regular IO        ; ENET_INT                ; Dual Purpose Pin          ;
; C16      ; DIFFIO_T36n, PADD9                       ; Use as regular IO        ; ENET_DATA[10]           ; Dual Purpose Pin          ;
; D16      ; DIFFIO_T36p, PADD10                      ; Use as regular IO        ; ENET_DATA[8]            ; Dual Purpose Pin          ;
; C15      ; DIFFIO_T32n, PADD13                      ; Use as regular IO        ; ENET_DATA[3]            ; Dual Purpose Pin          ;
; C12      ; DIFFIO_T29n, PADD16                      ; Use as regular IO        ; VGA_B[5]                ; Dual Purpose Pin          ;
; D12      ; DIFFIO_T29p, PADD17, DQS5T/CQ5T#,DPCLK10 ; Use as regular IO        ; VGA_B[7]                ; Dual Purpose Pin          ;
; A11      ; DIFFIO_T25n, DATA2                       ; Use as regular IO        ; VGA_B[4]                ; Dual Purpose Pin          ;
; B11      ; DIFFIO_T25p, DATA3                       ; Use as regular IO        ; VGA_B[3]                ; Dual Purpose Pin          ;
; A10      ; DIFFIO_T23n, PADD18                      ; Use as regular IO        ; VGA_B[1]                ; Dual Purpose Pin          ;
; B10      ; DIFFIO_T23p, DATA4                       ; Use as regular IO        ; VGA_B[0]                ; Dual Purpose Pin          ;
; G13      ; DIFFIO_T22n, PADD19                      ; Use as regular IO        ; VGA_HS                  ; Dual Purpose Pin          ;
; E12      ; DIFFIO_T20n, DATA14, DQS3T/CQ3T#,DPCLK11 ; Use as regular IO        ; VGA_R[0]                ; Dual Purpose Pin          ;
; F12      ; DIFFIO_T20p, DATA13                      ; Use as regular IO        ; VGA_R[3]                ; Dual Purpose Pin          ;
; B7       ; DIFFIO_T18p, DATA5                       ; Use as regular IO        ; I2C_SCLK                ; Dual Purpose Pin          ;
; B6       ; DIFFIO_T17p, DATA6                       ; Use as regular IO        ; OTG_LSPEED              ; Dual Purpose Pin          ;
; C11      ; DIFFIO_T15n, DATA7                       ; Use as regular IO        ; VGA_B[2]                ; Dual Purpose Pin          ;
; D9       ; DIFFIO_T14p, DATA8                       ; Use as regular IO        ; FL_FY                   ; Dual Purpose Pin          ;
; A8       ; DIFFIO_T11n, DATA9                       ; Use as regular IO        ; I2C_SDAT                ; Dual Purpose Pin          ;
; C7       ; DIFFIO_T9n, DATA10                       ; Use as regular IO        ; TD_DATA[3]              ; Dual Purpose Pin          ;
; D7       ; DIFFIO_T9p, DATA11                       ; Use as regular IO        ; TD_DATA[4]              ; Dual Purpose Pin          ;
; B4       ; DIFFIO_T4p, DATA12, DQS1T/CQ1T#,CDPCLK7  ; Use as regular IO        ; OTG_DREQ[1]             ; Dual Purpose Pin          ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1        ; 56 / 56 ( 100 % ) ; 3.3V          ; --           ;
; 2        ; 62 / 63 ( 98 % )  ; 3.3V          ; --           ;
; 3        ; 72 / 73 ( 99 % )  ; 3.3V          ; --           ;
; 4        ; 69 / 71 ( 97 % )  ; 3.3V          ; --           ;
; 5        ; 39 / 65 ( 60 % )  ; 2.5V          ; --           ;
; 6        ; 14 / 58 ( 24 % )  ; 2.5V          ; --           ;
; 7        ; 44 / 72 ( 61 % )  ; 2.5V          ; --           ;
; 8        ; 60 / 71 ( 85 % )  ; 3.3V          ; --           ;
+----------+-------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 535        ; 8        ; OTG_CS_N                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A4       ; 532        ; 8        ; OTG_WR_N                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A6       ; 504        ; 8        ; OTG_INT[0]                                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 501        ; 8        ; TD_DATA[1]                                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 517        ; 8        ; I2C_SDAT                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A10      ; 491        ; 8        ; VGA_B[1]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 487        ; 8        ; VGA_B[4]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 482        ; 8        ; VGA_CLK                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A14      ; 472        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A15      ; 470        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A17      ; 462        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 442        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 440        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A21      ; 425        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A22      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A23      ; 412        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A24      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A25      ; 405        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A26      ; 404        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A27      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 102        ; 2        ; DRAM_DQ[11]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA4      ; 101        ; 2        ; SRAM_ADDR[14]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA5      ; 119        ; 2        ; DRAM_ADDR[11]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA6      ; 118        ; 2        ; DRAM_CKE                                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA7      ; 120        ; 2        ; DRAM_ADDR[7]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA8      ; 154        ; 3        ; FL_ADDR[16]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA9      ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA10     ; 155        ; 3        ; FL_ADDR[12]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA11     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA12     ; 188        ; 3        ; FL_ADDR[6]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA13     ; 190        ; 3        ; FL_ADDR[5]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA14     ; 191        ; 3        ; HEX7[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA15     ; 213        ; 4        ; HEX6[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA16     ; 211        ; 4        ; HEX6[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA17     ; 241        ; 4        ; HEX6[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA18     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA19     ; 264        ; 4        ; HEX4[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA20     ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA21     ; 269        ; 4        ; HEX3[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA22     ; 275        ; 5        ; SW[15]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA23     ; 280        ; 5        ; SW[14]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA24     ; 279        ; 5        ; SW[13]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA25     ; 294        ; 5        ; HEX2[0]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA26     ; 293        ; 5        ; HEX2[1]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB1      ; 86         ; 2        ; DRAM_DQ[10]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB2      ; 85         ; 2        ; DRAM_DQ[12]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB3      ; 99         ; 2        ; DRAM_DQ[14]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB4      ; 121        ; 2        ; SRAM_ADDR[12]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB5      ; 127        ; 2        ; SRAM_ADDR[6]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB6      ; 126        ; 2        ; SRAM_ADDR[4]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB7      ; 152        ; 3        ; SRAM_ADDR[0]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB8      ; 148        ; 3        ; SRAM_ADDR[18]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB9      ; 147        ; 3        ; SRAM_ADDR[17]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB10     ; 173        ; 3        ; FL_ADDR[9]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB11     ; 164        ; 3        ; SRAM_ADDR[15]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB12     ; 180        ; 3        ; FL_ADDR[8]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB13     ; 181        ; 3        ; FL_ADDR[7]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB14     ; 192        ; 3        ; SD_DAT[2]                                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB15     ; 214        ; 4        ; HEX6[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB16     ; 212        ; 4        ; HEX6[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB17     ; 242        ; 4        ; HEX6[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB18     ; 254        ; 4        ; HEX5[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB19     ; 253        ; 4        ; HEX4[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB20     ; 257        ; 4        ; HEX3[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB21     ; 266        ; 4        ; GPIO[2]                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB22     ; 265        ; 4        ; GPIO[0]                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB23     ; 276        ; 5        ; SW[12]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB24     ; 274        ; 5        ; SW[11]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB25     ; 292        ; 5        ; SW[9]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB26     ; 291        ; 5        ; SW[7]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB27     ; 296        ; 5        ; SW[4]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB28     ; 295        ; 5        ; SW[0]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC1      ; 94         ; 2        ; DRAM_DQ[13]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC2      ; 93         ; 2        ; DRAM_DQ[15]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC3      ; 95         ; 2        ; SRAM_ADDR[13]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC4      ; 125        ; 2        ; SRAM_UB_N                                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC5      ; 124        ; 2        ; SRAM_ADDR[7]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC7      ; 144        ; 3        ; SRAM_ADDR[3]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC8      ; 153        ; 3        ; FL_ADDR[14]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC10     ; 174        ; 3        ; FL_WE_N                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC11     ; 185        ; 3        ; SRAM_ADDR[16]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC12     ; 179        ; 3        ; FL_ADDR[18]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC14     ; 195        ; 3        ; SD_DAT[3]                                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC15     ; 203        ; 4        ; GPIO[1]                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; AC16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC17     ; 221        ; 4        ; HEX6[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC18     ; 240        ; 4        ; HEX5[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC19     ; 247        ; 4        ; GPIO[10]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC21     ; 258        ; 4        ; GPIO[4]                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC22     ; 267        ; 4        ; GPIO[17]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC23     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC24     ; 273        ; 5        ; SW[10]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC25     ; 272        ; 5        ; SW[8]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC26     ; 282        ; 5        ; SW[5]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC27     ; 290        ; 5        ; SW[2]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC28     ; 289        ; 5        ; SW[1]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD1      ; 98         ; 2        ; SRAM_DQ[8]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD2      ; 97         ; 2        ; SRAM_DQ[9]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD3      ; 96         ; 2        ; SRAM_ADDR[11]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD4      ; 130        ; 3        ; SRAM_LB_N                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD5      ; 128        ; 3        ; SRAM_OE_N                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD7      ; 134        ; 3        ; SRAM_ADDR[1]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD8      ; 143        ; 3        ; FL_ADDR[13]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD10     ; 149        ; 3        ; FL_ADDR[21]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD11     ; 186        ; 3        ; FL_ADDR[22]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD12     ; 182        ; 3        ; FL_ADDR[19]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD14     ; 196        ; 3        ; SD_CMD                                                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD15     ; 204        ; 4        ; GPIO[8]                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD17     ; 222        ; 4        ; HEX7[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD18     ; 237        ; 4        ; HEX5[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD19     ; 248        ; 4        ; GPIO[12]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 259        ; 4        ; GPIO[6]                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD22     ; 268        ; 4        ; GPIO[21]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD23     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD24     ; 260        ; 4        ; HEX3[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD25     ; 255        ; 4        ; GPIO[23]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD26     ; 281        ; 5        ; SW[6]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD27     ; 286        ; 5        ; SW[3]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD28     ; 285        ; 5        ; ENET_DATA[11]                                             ; bidir  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; AE1      ; 106        ; 2        ; SRAM_DQ[11]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE2      ; 105        ; 2        ; SRAM_DQ[10]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE3      ; 122        ; 2        ; SRAM_DQ[12]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE4      ; 132        ; 3        ; SRAM_DQ[13]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE5      ; 135        ; 3        ; DRAM_CLK                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE6      ; 129        ; 3        ; SRAM_ADDR[5]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE7      ; 158        ; 3        ; SRAM_ADDR[2]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE8      ; 161        ; 3        ; SRAM_WE_N                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE9      ; 163        ; 3        ; FL_ADDR[10]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE10     ; 165        ; 3        ; FL_ADDR[20]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE11     ; 171        ; 3        ; FL_RST_N                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE12     ; 169        ; 3        ; FL_WP_N                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE13     ; 177        ; 3        ; SD_CLK                                                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE14     ; 183        ; 3        ; SD_DAT[0]                                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE15     ; 205        ; 4        ; GPIO[9]                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE16     ; 209        ; 4        ; GPIO[7]                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE17     ; 215        ; 4        ; HEX7[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE18     ; 225        ; 4        ; HEX4[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE19     ; 231        ; 4        ; HEX4[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE20     ; 235        ; 4        ; GPIO[30]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE21     ; 238        ; 4        ; GPIO[15]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE22     ; 251        ; 4        ; GPIO[18]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE23     ; 261        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE24     ; 256        ; 4        ; GPIO[27]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE25     ; 243        ; 4        ; GPIO[25]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE26     ; 278        ; 5        ; ENET_DATA[6]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; AE27     ; 284        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE28     ; 283        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ; 123        ; 2        ; SRAM_ADDR[10]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AF3      ; 138        ; 3        ; SRAM_DQ[14]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF4      ; 131        ; 3        ; SRAM_DQ[1]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF5      ; 136        ; 3        ; SRAM_ADDR[8]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF6      ; 139        ; 3        ; SRAM_DQ[4]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF7      ; 159        ; 3        ; SRAM_DQ[7]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF8      ; 162        ; 3        ; SRAM_CE_N                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF9      ; 160        ; 3        ; FL_ADDR[11]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF10     ; 166        ; 3        ; FL_DQ[1]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF11     ; 172        ; 3        ; FL_DQ[4]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF12     ; 170        ; 3        ; FL_DQ[7]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF13     ; 178        ; 3        ; SD_DAT[1]                                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF14     ; 184        ; 3        ; SD_WP_N                                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF15     ; 206        ; 4        ; GPIO[13]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF16     ; 210        ; 4        ; GPIO[11]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF17     ; 216        ; 4        ; HEX7[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF18     ; 226        ; 4        ; HEX5[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF19     ; 232        ; 4        ; HEX4[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF20     ; 236        ; 4        ; GPIO[32]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF21     ; 239        ; 4        ; GPIO[19]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF22     ; 252        ; 4        ; GPIO[20]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF23     ; 262        ; 4        ; HEX3[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF24     ; 233        ; 4        ; GPIO[14]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF25     ; 234        ; 4        ; GPIO[16]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF26     ; 244        ; 4        ; GPIO[29]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF27     ; 277        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF28     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AG2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG3      ; 133        ; 3        ; SRAM_DQ[15]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG4      ; 141        ; 3        ; SRAM_DQ[2]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG5      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG6      ; 145        ; 3        ; SRAM_DQ[5]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG7      ; 150        ; 3        ; FL_CE_N                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG8      ; 156        ; 3        ; FL_OE_N                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG10     ; 167        ; 3        ; FL_DQ[2]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG11     ; 175        ; 3        ; FL_DQ[5]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG12     ; 193        ; 3        ; FL_ADDR[0]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG14     ; 199        ; 3        ; CLOCK2_50                                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG15     ; 201        ; 4        ; CLOCK3_50                                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG17     ; 207        ; 4        ; HEX7[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG18     ; 217        ; 4        ; HEX7[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG19     ; 219        ; 4        ; HEX5[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG21     ; 223        ; 4        ; HEX4[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG22     ; 227        ; 4        ; GPIO[26]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG23     ; 229        ; 4        ; GPIO[31]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG24     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG25     ; 245        ; 4        ; GPIO[22]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG26     ; 270        ; 4        ; GPIO[35]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; AG27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH3      ; 137        ; 3        ; SRAM_DQ[0]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH4      ; 142        ; 3        ; SRAM_DQ[3]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH5      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH6      ; 146        ; 3        ; SRAM_DQ[6]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH7      ; 151        ; 3        ; FL_ADDR[1]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH8      ; 157        ; 3        ; FL_DQ[0]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH10     ; 168        ; 3        ; FL_DQ[3]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH11     ; 176        ; 3        ; FL_DQ[6]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH12     ; 194        ; 3        ; FL_ADDR[17]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH14     ; 200        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH15     ; 202        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH17     ; 208        ; 4        ; HEX7[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH18     ; 218        ; 4        ; HEX5[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH19     ; 220        ; 4        ; HEX5[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH21     ; 224        ; 4        ; HEX4[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH22     ; 228        ; 4        ; GPIO[28]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH23     ; 230        ; 4        ; GPIO[34]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH24     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH25     ; 246        ; 4        ; GPIO[24]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH26     ; 271        ; 4        ; GPIO[33]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; AH27     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 534        ; 8        ; OTG_RD_N                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B4       ; 533        ; 8        ; OTG_DREQ[1]                                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B6       ; 505        ; 8        ; OTG_LSPEED                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 502        ; 8        ; I2C_SCLK                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 518        ; 8        ; VGA_G[5]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B10      ; 492        ; 8        ; VGA_B[0]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 488        ; 8        ; VGA_B[3]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B14      ; 473        ; 8        ; TD_CLK27                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 471        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B17      ; 463        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ; 443        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 441        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B21      ; 426        ; 7        ; ENET_DATA[7]                                              ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B22      ; 424        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B23      ; 413        ; 7        ; ENET_DATA[0]                                              ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B24      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B25      ; 406        ; 7        ; IRDA_TXD                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B26      ; 401        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ; 1          ; 1        ; AUD_ADCLRCK                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 543        ; 8        ; OTG_ADDR[1]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C4       ; 539        ; 8        ; OTG_DACK_N[0]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C5       ; 538        ; 8        ; OTG_RST_N                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C6       ; 536        ; 8        ; OTG_FSPEED                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C7       ; 521        ; 8        ; TD_DATA[3]                                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C8       ; 519        ; 8        ; VGA_G[4]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ; 510        ; 8        ; VGA_G[7]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ; 495        ; 8        ; VGA_SYNC_N                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ; 508        ; 8        ; VGA_B[2]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ; 478        ; 8        ; VGA_B[5]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C13      ; 474        ; 8        ; VGA_VS                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 468        ; 7        ; ENET_DATA[3]                                              ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C16      ; 460        ; 7        ; ENET_DATA[10]                                             ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C17      ; 438        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 435        ; 7        ; ENET_RD_N                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C20      ; 431        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C21      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C22      ; 418        ; 7        ; ENET_CS_N                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C23      ; 415        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C24      ; 416        ; 7        ; ENET_CMD                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C25      ; 411        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C26      ; 400        ; 7        ; ENET_DATA[15]                                             ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C27      ; 382        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C28      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D1       ; 3          ; 1        ; AUD_DACDAT                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 2          ; 1        ; AUD_ADCDAT                                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ; 540        ; 8        ; OTG_DACK_N[1]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D5       ; 537        ; 8        ; OTG_INT[1]                                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D6       ; 524        ; 8        ; TD_DATA[5]                                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D7       ; 522        ; 8        ; TD_DATA[4]                                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D8       ; 520        ; 8        ; TD_DATA[2]                                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D9       ; 511        ; 8        ; FL_FY                                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D10      ; 496        ; 8        ; VGA_R[2]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D11      ; 509        ; 8        ; VGA_B[6]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ; 479        ; 8        ; VGA_B[7]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ; 475        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 469        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ; 461        ; 7        ; ENET_DATA[8]                                              ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D17      ; 439        ; 7        ; ENET_INT                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D18      ; 430        ; 7        ; ENET_RST_N                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D19      ; 436        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D21      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D22      ; 402        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D23      ; 414        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D24      ; 417        ; 7        ; ENET_DATA[13]                                             ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D25      ; 410        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D26      ; 383        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D27      ; 381        ; 6        ; ENET_DATA[1]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; D28      ; 380        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 17         ; 1        ; AUD_XCK                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 16         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 7          ; 1        ; AUD_DACLRCK                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E4       ; 541        ; 8        ; TD_VS                                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E5       ; 542        ; 8        ; TD_HS                                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E6       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ; 523        ; 8        ; TD_DATA[6]                                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E8       ; 526        ; 8        ; TD_DATA[0]                                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 516        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 499        ; 8        ; VGA_R[1]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E12      ; 497        ; 8        ; VGA_R[0]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 467        ; 7        ; ENET_CLK                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E17      ; 456        ; 7        ; HEX0[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E18      ; 427        ; 7        ; LEDR[5]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E19      ; 421        ; 7        ; LEDR[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E21      ; 407        ; 7        ; LEDG[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E22      ; 403        ; 7        ; LEDG[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E23      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E24      ; 433        ; 7        ; LEDG[3]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E25      ; 434        ; 7        ; LEDG[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E26      ; 378        ; 6        ; ENET_DATA[2]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E27      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E28      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 19         ; 1        ; OTG_DATA[13]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 18         ; 1        ; AUD_BCLK                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ; 8          ; 1        ; OTG_DATA[14]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 10         ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; F5       ; 9          ; 1        ; PS2_DAT2                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ; 531        ; 8        ; TD_DATA[7]                                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F8       ; 527        ; 8        ; VGA_G[2]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F10      ; 512        ; 8        ; VGA_G[6]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F11      ; 500        ; 8        ; VGA_BLANK_N                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F12      ; 498        ; 8        ; VGA_R[3]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 466        ; 7        ; LEDR[14]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F17      ; 455        ; 7        ; LEDG[8]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F18      ; 428        ; 7        ; LEDR[4]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F19      ; 420        ; 7        ; LEDR[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F21      ; 408        ; 7        ; LEDR[3]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F22      ; 409        ; 7        ; HEX0[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F24      ; 396        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F25      ; 395        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F26      ; 379        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F27      ; 373        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F28      ; 372        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 26         ; 1        ; OTG_DATA[10]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G2       ; 25         ; 1        ; OTG_DATA[11]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G3       ; 13         ; 1        ; OTG_DATA[12]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ; 12         ; 1        ; OTG_DATA[15]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G5       ; 6          ; 1        ; PS2_CLK2                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ; 5          ; 1        ; PS2_CLK                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G7       ; 530        ; 8        ; TD_RESET_N                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G8       ; 528        ; 8        ; VGA_G[0]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G9       ; 525        ; 8        ; UART_TXD                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G10      ; 513        ; 8        ; VGA_R[4]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G11      ; 506        ; 8        ; VGA_G[1]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G12      ; 503        ; 8        ; UART_RXD                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G13      ; 493        ; 8        ; VGA_HS                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G14      ; 484        ; 8        ; UART_CTS                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G15      ; 457        ; 7        ; LEDR[15]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G16      ; 453        ; 7        ; LEDR[16]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G17      ; 437        ; 7        ; LEDR[9]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G18      ; 452        ; 7        ; HEX0[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G19      ; 451        ; 7        ; LEDR[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G20      ; 444        ; 7        ; LEDG[5]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G21      ; 445        ; 7        ; LEDG[7]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G22      ; 449        ; 7        ; LEDG[6]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G23      ; 398        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G24      ; 397        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G25      ; 393        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G26      ; 392        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G27      ; 367        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G28      ; 366        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ; 15         ; 1        ; OTG_DATA[8]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H4       ; 14         ; 1        ; OTG_DATA[9]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H5       ; 20         ; 1        ; PS2_DAT                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 11         ; 1        ; OTG_DATA[7]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ; 4          ; 1        ; OTG_ADDR[0]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H8       ; 529        ; 8        ; VGA_R[6]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H9       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ; 514        ; 8        ; VGA_R[7]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H12      ; 507        ; 8        ; VGA_G[3]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H13      ; 494        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 480        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 464        ; 7        ; LEDR[17]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H16      ; 459        ; 7        ; LEDR[11]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H17      ; 454        ; 7        ; LEDR[13]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H19      ; 446        ; 7        ; LEDR[7]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H20      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ; 448        ; 7        ; LEDG[4]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H22      ; 399        ; 6        ; HEX0[6]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H23      ; 391        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H24      ; 390        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H25      ; 377        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H26      ; 376        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J1       ; 64         ; 1        ; OTG_DREQ[0]                                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ; 23         ; 1        ; OTG_DATA[5]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J4       ; 22         ; 1        ; OTG_DATA[4]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J5       ; 36         ; 1        ; OTG_DATA[2]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J6       ; 35         ; 1        ; OTG_DATA[0]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J7       ; 37         ; 1        ; OTG_DATA[6]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J8       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J10      ; 515        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ; 490        ; 8        ; VGA_R[5]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J13      ; 489        ; 8        ; UART_RTS                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J14      ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J15      ; 465        ; 7        ; LEDR[10]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J16      ; 458        ; 7        ; LEDR[12]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J17      ; 450        ; 7        ; LEDR[8]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J19      ; 447        ; 7        ; LEDR[6]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J20      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J21      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J22      ; 394        ; 6        ; HEX0[5]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J23      ; 387        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J24      ; 386        ; 6        ; ENET_DATA[5]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J25      ; 365        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J26      ; 364        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J27      ; 338        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J28      ; 337        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K1       ; 28         ; 1        ; LCD_DATA[4]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K2       ; 27         ; 1        ; LCD_DATA[5]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K3       ; 30         ; 1        ; OTG_DATA[3]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K4       ; 29         ; 1        ; OTG_DATA[1]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 38         ; 1        ; LCD_DATA[3]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K8       ; 39         ; 1        ; DRAM_DQM[2]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 389        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 388        ; 6        ; ENET_DATA[9]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K25      ; 371        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K26      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K27      ; 362        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K28      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 49         ; 1        ; LCD_DATA[1]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 48         ; 1        ; LCD_DATA[2]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ; 32         ; 1        ; LCD_DATA[0]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ; 31         ; 1        ; LCD_EN                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L5       ; 21         ; 1        ; LCD_ON                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L6       ; 43         ; 1        ; LCD_BLON                                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L7       ; 42         ; 1        ; DRAM_DQ[23]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L8       ; 40         ; 1        ; DRAM_DQ[17]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L21      ; 385        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L23      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L24      ; 359        ; 6        ; ENET_WR_N                                                 ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L25      ; 369        ; 6        ; HEX0[4]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L26      ; 363        ; 6        ; HEX0[3]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L27      ; 358        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L28      ; 357        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 51         ; 1        ; LCD_RW                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 50         ; 1        ; LCD_RS                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ; 34         ; 1        ; LCD_DATA[6]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M4       ; 33         ; 1        ; DRAM_DQ[21]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M5       ; 41         ; 1        ; LCD_DATA[7]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M6       ; 24         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 47         ; 1        ; DRAM_DQ[22]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M8       ; 46         ; 1        ; DRAM_DQ[16]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M21      ; 368        ; 6        ; KEY[1]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M22      ; 342        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M23      ; 344        ; 6        ; KEY[0]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M24      ; 347        ; 6        ; HEX1[0]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M25      ; 356        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M26      ; 355        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M27      ; 354        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M28      ; 353        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ; 45         ; 1        ; DRAM_DQ[19]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N4       ; 44         ; 1        ; DRAM_DQ[20]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 56         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; N8       ; 54         ; 1        ; DRAM_DQM[3]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N21      ; 348        ; 6        ; KEY[2]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N22      ; 340        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N25      ; 352        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N26      ; 351        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P1       ; 53         ; 1        ; DRAM_ADDR[3]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 52         ; 1        ; DRAM_DQ[18]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 55         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; P4       ; 57         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 59         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 61         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; P7       ; 58         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P8       ; 60         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 334        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 343        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P23      ; 341        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P24      ; 339        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P25      ; 346        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P26      ; 345        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P27      ; 350        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P28      ; 349        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R1       ; 68         ; 2        ; DRAM_DQ[26]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ; 67         ; 2        ; DRAM_DQ[27]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ; 73         ; 2        ; DRAM_DQ[28]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R4       ; 74         ; 2        ; DRAM_BA[1]                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R5       ; 77         ; 2        ; DRAM_ADDR[10]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R6       ; 70         ; 2        ; DRAM_ADDR[0]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R7       ; 69         ; 2        ; DRAM_DQ[25]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R8       ; 62         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R21      ; 333        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 332        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R23      ; 331        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R24      ; 330        ; 5        ; KEY[3]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R25      ; 327        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R26      ; 326        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R27      ; 329        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R28      ; 328        ; 5        ; ENET_DATA[4]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T1       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ; 76         ; 2        ; DRAM_DQ[29]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T4       ; 75         ; 2        ; DRAM_CS_N                                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T7       ; 78         ; 2        ; SRAM_ADDR[9]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T8       ; 100        ; 2        ; SRAM_ADDR[19]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 325        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 324        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T25      ; 323        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T26      ; 322        ; 5        ; ENET_DATA[14]                                             ; bidir  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T28      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U1       ; 80         ; 2        ; DRAM_DQ[31]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U2       ; 79         ; 2        ; DRAM_DQM[0]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ; 71         ; 2        ; DRAM_DQ[7]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U4       ; 72         ; 2        ; DRAM_DQ[30]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U5       ; 90         ; 2        ; DRAM_DQ[24]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U6       ; 89         ; 2        ; DRAM_RAS_N                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U7       ; 103        ; 2        ; DRAM_BA[0]                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U8       ; 104        ; 2        ; DRAM_ADDR[2]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U21      ; 319        ; 5        ; HEX3[1]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 313        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U23      ; 305        ; 5        ; HEX1[5]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U24      ; 316        ; 5        ; HEX1[6]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U25      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U26      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U27      ; 318        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U28      ; 317        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 84         ; 2        ; DRAM_DQ[6]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ; 83         ; 2        ; DRAM_DQ[5]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ; 82         ; 2        ; DRAM_DQ[4]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V4       ; 81         ; 2        ; DRAM_DQ[2]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V5       ; 108        ; 2        ; DRAM_ADDR[4]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V6       ; 107        ; 2        ; DRAM_WE_N                                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V7       ; 110        ; 2        ; DRAM_CAS_N                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V8       ; 109        ; 2        ; DRAM_ADDR[1]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 311        ; 5        ; HEX3[0]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 312        ; 5        ; ENET_DATA[12]                                             ; bidir  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; V23      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V24      ; 308        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V25      ; 307        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V26      ; 306        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V27      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V28      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 88         ; 2        ; DRAM_DQ[3]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 87         ; 2        ; DRAM_DQ[1]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W3       ; 112        ; 2        ; DRAM_DQ[0]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W4       ; 111        ; 2        ; DRAM_DQM[1]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W7       ; 115        ; 2        ; DRAM_ADDR[6]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W8       ; 116        ; 2        ; DRAM_ADDR[5]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W21      ; 310        ; 5        ; HEX1[2]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ; 321        ; 5        ; HEX1[3]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W25      ; 300        ; 5        ; HEX1[4]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W26      ; 299        ; 5        ; HEX2[3]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W27      ; 301        ; 5        ; HEX2[5]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W28      ; 302        ; 5        ; HEX2[6]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 66         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y2       ; 65         ; 2        ; CLOCK_50                                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y3       ; 92         ; 2        ; DRAM_DQ[8]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y4       ; 91         ; 2        ; DRAM_DQ[9]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y5       ; 114        ; 2        ; DRAM_ADDR[8]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y6       ; 113        ; 2        ; DRAM_ADDR[9]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y7       ; 117        ; 2        ; DRAM_ADDR[12]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y8       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y10      ; 140        ; 3        ; FL_ADDR[15]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ; 187        ; 3        ; FL_ADDR[4]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y13      ; 189        ; 3        ; FL_ADDR[2]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y14      ; 197        ; 3        ; FL_ADDR[3]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y15      ; 198        ; 3        ; IRDA_RXD                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y16      ; 250        ; 4        ; GPIO[5]                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y17      ; 249        ; 4        ; GPIO[3]                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ; 263        ; 4        ; HEX3[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y20      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y22      ; 320        ; 5        ; HEX1[1]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y23      ; 288        ; 5        ; SW[17]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y24      ; 287        ; 5        ; SW[16]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y25      ; 298        ; 5        ; HEX2[2]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y26      ; 297        ; 5        ; HEX2[4]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y27      ; 336        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y28      ; 335        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                   ;
+--------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                       ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                   ; Library Name ;
+--------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------+--------------+
; |DE2_115                                         ; 879 (0)     ; 401 (0)                   ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 411  ; 0            ; 478 (0)      ; 38 (0)            ; 363 (0)          ; |DE2_115                                                                                              ; work         ;
;    |top_level:Inst_top_level|                    ; 879 (86)    ; 401 (26)                  ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 478 (52)     ; 38 (0)            ; 363 (40)         ; |DE2_115|top_level:Inst_top_level                                                                     ; work         ;
;       |ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC| ; 159 (48)    ; 70 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 89 (25)      ; 4 (1)             ; 66 (22)          ; |DE2_115|top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC                            ; work         ;
;          |i2c_master:INST_I2C_master|            ; 111 (111)   ; 47 (47)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (64)      ; 3 (3)             ; 44 (44)          ; |DE2_115|top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master ; work         ;
;       |ClockGeneration:INST_CLK_GEN|             ; 44 (44)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 33 (33)          ; |DE2_115|top_level:Inst_top_level|ClockGeneration:INST_CLK_GEN                                        ; work         ;
;          |lpm_mult:Mult0|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|top_level:Inst_top_level|ClockGeneration:INST_CLK_GEN|lpm_mult:Mult0                         ; work         ;
;             |mult_b3t:auto_generated|            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|top_level:Inst_top_level|ClockGeneration:INST_CLK_GEN|lpm_mult:Mult0|mult_b3t:auto_generated ; work         ;
;       |LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|  ; 449 (359)   ; 158 (124)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 289 (229)    ; 31 (29)           ; 129 (102)        ; |DE2_115|top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic                             ; work         ;
;          |i2c_master:INST_I2C_master|            ; 94 (94)     ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (60)      ; 2 (2)             ; 32 (32)          ; |DE2_115|top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master  ; work         ;
;       |Main2State_Machine:INST_StateMachine|     ; 18 (18)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 12 (12)          ; |DE2_115|top_level:Inst_top_level|Main2State_Machine:INST_StateMachine                                ; work         ;
;       |PWM:INST_PWM0|                            ; 16 (16)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |DE2_115|top_level:Inst_top_level|PWM:INST_PWM0                                                       ; work         ;
;       |Reset_Delay:Inst_clk_Reset_Delay|         ; 28 (28)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 1 (1)             ; 20 (20)          ; |DE2_115|top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay                                    ; work         ;
;       |btn_debounce_toggle:INST_BTN1Pulse|       ; 26 (26)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 1 (1)             ; 19 (19)          ; |DE2_115|top_level:Inst_top_level|btn_debounce_toggle:INST_BTN1Pulse                                  ; work         ;
;       |btn_debounce_toggle:INST_DebouncedKey0|   ; 26 (26)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 1 (1)             ; 19 (19)          ; |DE2_115|top_level:Inst_top_level|btn_debounce_toggle:INST_DebouncedKey0                              ; work         ;
;       |btn_debounce_toggle:Inst_Key0|            ; 23 (23)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 17 (17)          ; |DE2_115|top_level:Inst_top_level|btn_debounce_toggle:Inst_Key0                                       ; work         ;
;       |btn_debounce_toggle:Inst_Key2|            ; 23 (23)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 17 (17)          ; |DE2_115|top_level:Inst_top_level|btn_debounce_toggle:Inst_Key2                                       ; work         ;
+--------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                           ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; CLOCK2_50     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; CLOCK3_50     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; KEY[0]        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; KEY[1]        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; KEY[2]        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; KEY[3]        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[0]         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[1]         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[2]         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[3]         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[4]         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[5]         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[6]         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[7]         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[8]         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[9]         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[10]        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[11]        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[12]        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[13]        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[14]        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[15]        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[16]        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[17]        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX7[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX7[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX7[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX7[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX7[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX7[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX7[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[7]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[8]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[7]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[8]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[9]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[10]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[11]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[12]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[13]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[14]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[15]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[16]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[17]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; UART_CTS      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; UART_RTS      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; UART_TXD      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; UART_RXD      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; IRDA_TXD      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; IRDA_RXD      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[10] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[11] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[12] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQM[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQM[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQM[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQM[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_WE_N     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_CAS_N    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_RAS_N    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_CS_N     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_BA[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_BA[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_CLK      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_CKE      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_ADDR[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_ADDR[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_ADDR[2]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_ADDR[3]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_ADDR[4]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_ADDR[5]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_ADDR[6]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_ADDR[7]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_ADDR[8]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_ADDR[9]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_ADDR[10]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_ADDR[11]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_ADDR[12]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_ADDR[13]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_ADDR[14]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_ADDR[15]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_ADDR[16]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_ADDR[17]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_ADDR[18]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_ADDR[19]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_ADDR[20]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_ADDR[21]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_ADDR[22]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_WE_N       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_RST_N      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_OE_N       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_CE_N       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_FY         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; FL_WP_N       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[10] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[11] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[12] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[13] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[14] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[15] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[16] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[17] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[18] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[19] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_UB_N     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_LB_N     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_WE_N     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_CE_N     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_OE_N     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OTG_ADDR[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OTG_ADDR[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OTG_CS_N      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OTG_RD_N      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OTG_WR_N      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OTG_RST_N     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OTG_INT[0]    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; OTG_INT[1]    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; OTG_DREQ[0]   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; OTG_DREQ[1]   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; OTG_DACK_N[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OTG_DACK_N[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_ON        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_BLON      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_RW        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_EN        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_RS        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SD_WP_N       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; I2C_SCLK      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_CLK       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_HS        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_VS        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_BLANK_N   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_SYNC_N    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[2]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[3]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[4]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[5]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[6]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[7]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[2]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[3]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[4]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[5]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[6]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[7]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[2]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[3]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[4]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[5]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[6]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[7]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ENET_CMD      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ENET_CS_N     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ENET_WR_N     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ENET_RD_N     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ENET_RST_N    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ENET_INT      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ENET_CLK      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; AUD_ADCDAT    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; AUD_DACDAT    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; AUD_XCK       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; TD_CLK27      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; TD_DATA[0]    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; TD_DATA[1]    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; TD_DATA[2]    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; TD_DATA[3]    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; TD_DATA[4]    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; TD_DATA[5]    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; TD_DATA[6]    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; TD_DATA[7]    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; TD_HS         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; TD_VS         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; TD_RESET_N    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[0]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[1]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[2]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[3]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[4]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[5]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[6]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[7]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[8]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[9]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[10]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[11]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[12]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[13]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[14]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[15]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[16]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[17]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[18]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[19]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[20]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[21]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[22]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[23]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[24]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[25]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[26]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[27]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[28]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[29]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[30]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[31]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; FL_DQ[0]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; FL_DQ[1]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; FL_DQ[2]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; FL_DQ[3]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; FL_DQ[4]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; FL_DQ[5]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; FL_DQ[6]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; FL_DQ[7]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[0]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[1]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[2]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[3]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[4]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[5]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[6]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[7]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[8]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[9]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[10]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[11]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[12]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[13]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[14]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[15]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; OTG_DATA[0]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; OTG_DATA[1]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; OTG_DATA[2]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; OTG_DATA[3]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; OTG_DATA[4]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; OTG_DATA[5]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; OTG_DATA[6]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; OTG_DATA[7]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; OTG_DATA[8]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; OTG_DATA[9]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; OTG_DATA[10]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; OTG_DATA[11]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; OTG_DATA[12]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; OTG_DATA[13]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; OTG_DATA[14]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; OTG_DATA[15]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; OTG_FSPEED    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; OTG_LSPEED    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; LCD_DATA[0]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; LCD_DATA[1]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; LCD_DATA[2]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; LCD_DATA[3]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; LCD_DATA[4]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; LCD_DATA[5]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; LCD_DATA[6]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; LCD_DATA[7]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SD_DAT[0]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SD_DAT[1]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SD_DAT[2]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SD_DAT[3]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SD_CMD        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SD_CLK        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; I2C_SDAT      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; PS2_DAT       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; PS2_CLK       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; PS2_DAT2      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; PS2_CLK2      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; ENET_DATA[0]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; ENET_DATA[1]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; ENET_DATA[2]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; ENET_DATA[3]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; ENET_DATA[4]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; ENET_DATA[5]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; ENET_DATA[6]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; ENET_DATA[7]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; ENET_DATA[8]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; ENET_DATA[9]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; ENET_DATA[10] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; ENET_DATA[11] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; ENET_DATA[12] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; ENET_DATA[13] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; ENET_DATA[14] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; ENET_DATA[15] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; AUD_ADCLRCK   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; AUD_DACLRCK   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; AUD_BCLK      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[5]       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[6]       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[7]       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[8]       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[9]       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[10]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[11]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[12]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[13]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[14]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[15]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[16]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[17]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[18]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[19]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[20]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[21]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[22]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[23]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[24]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[25]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[26]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[31]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[0]       ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; GPIO[1]       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[2]       ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; GPIO[3]       ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; GPIO[4]       ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; GPIO[27]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[28]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[29]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[30]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[32]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[33]      ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; GPIO[34]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[35]      ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; CLOCK_50      ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                 ;
+------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                              ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; CLOCK2_50                                                                                                        ;                   ;         ;
; CLOCK3_50                                                                                                        ;                   ;         ;
; KEY[0]                                                                                                           ;                   ;         ;
; KEY[1]                                                                                                           ;                   ;         ;
; KEY[2]                                                                                                           ;                   ;         ;
; KEY[3]                                                                                                           ;                   ;         ;
; SW[0]                                                                                                            ;                   ;         ;
; SW[1]                                                                                                            ;                   ;         ;
; SW[2]                                                                                                            ;                   ;         ;
; SW[3]                                                                                                            ;                   ;         ;
; SW[4]                                                                                                            ;                   ;         ;
; SW[5]                                                                                                            ;                   ;         ;
; SW[6]                                                                                                            ;                   ;         ;
; SW[7]                                                                                                            ;                   ;         ;
; SW[8]                                                                                                            ;                   ;         ;
; SW[9]                                                                                                            ;                   ;         ;
; SW[10]                                                                                                           ;                   ;         ;
; SW[11]                                                                                                           ;                   ;         ;
; SW[12]                                                                                                           ;                   ;         ;
; SW[13]                                                                                                           ;                   ;         ;
; SW[14]                                                                                                           ;                   ;         ;
; SW[15]                                                                                                           ;                   ;         ;
; SW[16]                                                                                                           ;                   ;         ;
; SW[17]                                                                                                           ;                   ;         ;
; UART_RTS                                                                                                         ;                   ;         ;
; UART_RXD                                                                                                         ;                   ;         ;
; IRDA_RXD                                                                                                         ;                   ;         ;
; FL_FY                                                                                                            ;                   ;         ;
; OTG_INT[0]                                                                                                       ;                   ;         ;
; OTG_INT[1]                                                                                                       ;                   ;         ;
; OTG_DREQ[0]                                                                                                      ;                   ;         ;
; OTG_DREQ[1]                                                                                                      ;                   ;         ;
; SD_WP_N                                                                                                          ;                   ;         ;
; ENET_INT                                                                                                         ;                   ;         ;
; AUD_ADCDAT                                                                                                       ;                   ;         ;
; TD_CLK27                                                                                                         ;                   ;         ;
; TD_DATA[0]                                                                                                       ;                   ;         ;
; TD_DATA[1]                                                                                                       ;                   ;         ;
; TD_DATA[2]                                                                                                       ;                   ;         ;
; TD_DATA[3]                                                                                                       ;                   ;         ;
; TD_DATA[4]                                                                                                       ;                   ;         ;
; TD_DATA[5]                                                                                                       ;                   ;         ;
; TD_DATA[6]                                                                                                       ;                   ;         ;
; TD_DATA[7]                                                                                                       ;                   ;         ;
; TD_HS                                                                                                            ;                   ;         ;
; TD_VS                                                                                                            ;                   ;         ;
; DRAM_DQ[0]                                                                                                       ;                   ;         ;
; DRAM_DQ[1]                                                                                                       ;                   ;         ;
; DRAM_DQ[2]                                                                                                       ;                   ;         ;
; DRAM_DQ[3]                                                                                                       ;                   ;         ;
; DRAM_DQ[4]                                                                                                       ;                   ;         ;
; DRAM_DQ[5]                                                                                                       ;                   ;         ;
; DRAM_DQ[6]                                                                                                       ;                   ;         ;
; DRAM_DQ[7]                                                                                                       ;                   ;         ;
; DRAM_DQ[8]                                                                                                       ;                   ;         ;
; DRAM_DQ[9]                                                                                                       ;                   ;         ;
; DRAM_DQ[10]                                                                                                      ;                   ;         ;
; DRAM_DQ[11]                                                                                                      ;                   ;         ;
; DRAM_DQ[12]                                                                                                      ;                   ;         ;
; DRAM_DQ[13]                                                                                                      ;                   ;         ;
; DRAM_DQ[14]                                                                                                      ;                   ;         ;
; DRAM_DQ[15]                                                                                                      ;                   ;         ;
; DRAM_DQ[16]                                                                                                      ;                   ;         ;
; DRAM_DQ[17]                                                                                                      ;                   ;         ;
; DRAM_DQ[18]                                                                                                      ;                   ;         ;
; DRAM_DQ[19]                                                                                                      ;                   ;         ;
; DRAM_DQ[20]                                                                                                      ;                   ;         ;
; DRAM_DQ[21]                                                                                                      ;                   ;         ;
; DRAM_DQ[22]                                                                                                      ;                   ;         ;
; DRAM_DQ[23]                                                                                                      ;                   ;         ;
; DRAM_DQ[24]                                                                                                      ;                   ;         ;
; DRAM_DQ[25]                                                                                                      ;                   ;         ;
; DRAM_DQ[26]                                                                                                      ;                   ;         ;
; DRAM_DQ[27]                                                                                                      ;                   ;         ;
; DRAM_DQ[28]                                                                                                      ;                   ;         ;
; DRAM_DQ[29]                                                                                                      ;                   ;         ;
; DRAM_DQ[30]                                                                                                      ;                   ;         ;
; DRAM_DQ[31]                                                                                                      ;                   ;         ;
; FL_DQ[0]                                                                                                         ;                   ;         ;
; FL_DQ[1]                                                                                                         ;                   ;         ;
; FL_DQ[2]                                                                                                         ;                   ;         ;
; FL_DQ[3]                                                                                                         ;                   ;         ;
; FL_DQ[4]                                                                                                         ;                   ;         ;
; FL_DQ[5]                                                                                                         ;                   ;         ;
; FL_DQ[6]                                                                                                         ;                   ;         ;
; FL_DQ[7]                                                                                                         ;                   ;         ;
; SRAM_DQ[0]                                                                                                       ;                   ;         ;
; SRAM_DQ[1]                                                                                                       ;                   ;         ;
; SRAM_DQ[2]                                                                                                       ;                   ;         ;
; SRAM_DQ[3]                                                                                                       ;                   ;         ;
; SRAM_DQ[4]                                                                                                       ;                   ;         ;
; SRAM_DQ[5]                                                                                                       ;                   ;         ;
; SRAM_DQ[6]                                                                                                       ;                   ;         ;
; SRAM_DQ[7]                                                                                                       ;                   ;         ;
; SRAM_DQ[8]                                                                                                       ;                   ;         ;
; SRAM_DQ[9]                                                                                                       ;                   ;         ;
; SRAM_DQ[10]                                                                                                      ;                   ;         ;
; SRAM_DQ[11]                                                                                                      ;                   ;         ;
; SRAM_DQ[12]                                                                                                      ;                   ;         ;
; SRAM_DQ[13]                                                                                                      ;                   ;         ;
; SRAM_DQ[14]                                                                                                      ;                   ;         ;
; SRAM_DQ[15]                                                                                                      ;                   ;         ;
; OTG_DATA[0]                                                                                                      ;                   ;         ;
; OTG_DATA[1]                                                                                                      ;                   ;         ;
; OTG_DATA[2]                                                                                                      ;                   ;         ;
; OTG_DATA[3]                                                                                                      ;                   ;         ;
; OTG_DATA[4]                                                                                                      ;                   ;         ;
; OTG_DATA[5]                                                                                                      ;                   ;         ;
; OTG_DATA[6]                                                                                                      ;                   ;         ;
; OTG_DATA[7]                                                                                                      ;                   ;         ;
; OTG_DATA[8]                                                                                                      ;                   ;         ;
; OTG_DATA[9]                                                                                                      ;                   ;         ;
; OTG_DATA[10]                                                                                                     ;                   ;         ;
; OTG_DATA[11]                                                                                                     ;                   ;         ;
; OTG_DATA[12]                                                                                                     ;                   ;         ;
; OTG_DATA[13]                                                                                                     ;                   ;         ;
; OTG_DATA[14]                                                                                                     ;                   ;         ;
; OTG_DATA[15]                                                                                                     ;                   ;         ;
; OTG_FSPEED                                                                                                       ;                   ;         ;
; OTG_LSPEED                                                                                                       ;                   ;         ;
; LCD_DATA[0]                                                                                                      ;                   ;         ;
; LCD_DATA[1]                                                                                                      ;                   ;         ;
; LCD_DATA[2]                                                                                                      ;                   ;         ;
; LCD_DATA[3]                                                                                                      ;                   ;         ;
; LCD_DATA[4]                                                                                                      ;                   ;         ;
; LCD_DATA[5]                                                                                                      ;                   ;         ;
; LCD_DATA[6]                                                                                                      ;                   ;         ;
; LCD_DATA[7]                                                                                                      ;                   ;         ;
; SD_DAT[0]                                                                                                        ;                   ;         ;
; SD_DAT[1]                                                                                                        ;                   ;         ;
; SD_DAT[2]                                                                                                        ;                   ;         ;
; SD_DAT[3]                                                                                                        ;                   ;         ;
; SD_CMD                                                                                                           ;                   ;         ;
; SD_CLK                                                                                                           ;                   ;         ;
; I2C_SDAT                                                                                                         ;                   ;         ;
; PS2_DAT                                                                                                          ;                   ;         ;
; PS2_CLK                                                                                                          ;                   ;         ;
; PS2_DAT2                                                                                                         ;                   ;         ;
; PS2_CLK2                                                                                                         ;                   ;         ;
; ENET_DATA[0]                                                                                                     ;                   ;         ;
; ENET_DATA[1]                                                                                                     ;                   ;         ;
; ENET_DATA[2]                                                                                                     ;                   ;         ;
; ENET_DATA[3]                                                                                                     ;                   ;         ;
; ENET_DATA[4]                                                                                                     ;                   ;         ;
; ENET_DATA[5]                                                                                                     ;                   ;         ;
; ENET_DATA[6]                                                                                                     ;                   ;         ;
; ENET_DATA[7]                                                                                                     ;                   ;         ;
; ENET_DATA[8]                                                                                                     ;                   ;         ;
; ENET_DATA[9]                                                                                                     ;                   ;         ;
; ENET_DATA[10]                                                                                                    ;                   ;         ;
; ENET_DATA[11]                                                                                                    ;                   ;         ;
; ENET_DATA[12]                                                                                                    ;                   ;         ;
; ENET_DATA[13]                                                                                                    ;                   ;         ;
; ENET_DATA[14]                                                                                                    ;                   ;         ;
; ENET_DATA[15]                                                                                                    ;                   ;         ;
; AUD_ADCLRCK                                                                                                      ;                   ;         ;
; AUD_DACLRCK                                                                                                      ;                   ;         ;
; AUD_BCLK                                                                                                         ;                   ;         ;
; GPIO[5]                                                                                                          ;                   ;         ;
; GPIO[6]                                                                                                          ;                   ;         ;
; GPIO[7]                                                                                                          ;                   ;         ;
; GPIO[8]                                                                                                          ;                   ;         ;
; GPIO[9]                                                                                                          ;                   ;         ;
; GPIO[10]                                                                                                         ;                   ;         ;
; GPIO[11]                                                                                                         ;                   ;         ;
; GPIO[12]                                                                                                         ;                   ;         ;
; GPIO[13]                                                                                                         ;                   ;         ;
; GPIO[14]                                                                                                         ;                   ;         ;
; GPIO[15]                                                                                                         ;                   ;         ;
; GPIO[16]                                                                                                         ;                   ;         ;
; GPIO[17]                                                                                                         ;                   ;         ;
; GPIO[18]                                                                                                         ;                   ;         ;
; GPIO[19]                                                                                                         ;                   ;         ;
; GPIO[20]                                                                                                         ;                   ;         ;
; GPIO[21]                                                                                                         ;                   ;         ;
; GPIO[22]                                                                                                         ;                   ;         ;
; GPIO[23]                                                                                                         ;                   ;         ;
; GPIO[24]                                                                                                         ;                   ;         ;
; GPIO[25]                                                                                                         ;                   ;         ;
; GPIO[26]                                                                                                         ;                   ;         ;
; GPIO[31]                                                                                                         ;                   ;         ;
; GPIO[0]                                                                                                          ;                   ;         ;
;      - top_level:Inst_top_level|btn_debounce_toggle:Inst_Key0|btn_cntr[15]~18                                    ; 0                 ; 6       ;
; GPIO[1]                                                                                                          ;                   ;         ;
; GPIO[2]                                                                                                          ;                   ;         ;
;      - top_level:Inst_top_level|btn_debounce_toggle:INST_BTN1Pulse|btn_cntr[14]~18                               ; 1                 ; 6       ;
; GPIO[3]                                                                                                          ;                   ;         ;
;      - top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|stretch~0     ; 0                 ; 6       ;
; GPIO[4]                                                                                                          ;                   ;         ;
;      - top_level:Inst_top_level|btn_debounce_toggle:Inst_Key2|btn_cntr[2]~18                                     ; 1                 ; 6       ;
; GPIO[27]                                                                                                         ;                   ;         ;
; GPIO[28]                                                                                                         ;                   ;         ;
; GPIO[29]                                                                                                         ;                   ;         ;
; GPIO[30]                                                                                                         ;                   ;         ;
; GPIO[32]                                                                                                         ;                   ;         ;
; GPIO[33]                                                                                                         ;                   ;         ;
;      - top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|data_rx[7]~0 ; 0                 ; 6       ;
;      - top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|data_rx[6]~1 ; 0                 ; 6       ;
;      - top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|data_rx[5]~2 ; 0                 ; 6       ;
;      - top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|data_rx[4]~3 ; 0                 ; 6       ;
;      - top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|data_rx[3]~4 ; 0                 ; 6       ;
;      - top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|data_rx[2]~5 ; 0                 ; 6       ;
;      - top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|data_rx[1]~6 ; 0                 ; 6       ;
;      - top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|data_rx[0]~7 ; 0                 ; 6       ;
; GPIO[34]                                                                                                         ;                   ;         ;
; GPIO[35]                                                                                                         ;                   ;         ;
;      - top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|stretch~0    ; 0                 ; 6       ;
; CLOCK_50                                                                                                         ;                   ;         ;
+------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                      ;
+-----------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                      ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                  ; PIN_Y2             ; 3       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; CLOCK_50                                                                                                  ; PIN_Y2             ; 380     ; Clock                      ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|Counter[4]~1                            ; LCCOMB_X92_Y1_N10  ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|byteSel_prev[1]~0                       ; LCCOMB_X92_Y1_N28  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|addr_rw[0]~3 ; LCCOMB_X94_Y3_N24  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|bit_cnt[2]~0 ; LCCOMB_X95_Y3_N12  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|data_rd[7]~3 ; LCCOMB_X94_Y3_N6   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|process_1~0  ; LCCOMB_X94_Y3_N14  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|reset                                   ; FF_X96_Y3_N1       ; 39      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; top_level:Inst_top_level|BIGReset                                                                         ; LCCOMB_X66_Y10_N20 ; 19      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; top_level:Inst_top_level|ClockGeneration:INST_CLK_GEN|Equal0~10                                           ; LCCOMB_X90_Y3_N22  ; 18      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Counter[0]~1                             ; LCCOMB_X90_Y2_N30  ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|State.write                              ; FF_X89_Y2_N3       ; 100     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|byteSel[7]~0                             ; LCCOMB_X89_Y2_N14  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|bit_cnt[2]~0  ; LCCOMB_X89_Y6_N20  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|data_tx[0]~3  ; LCCOMB_X89_Y5_N10  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|process_1~0   ; LCCOMB_X89_Y6_N2   ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|reset                                    ; FF_X90_Y5_N7       ; 30      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; top_level:Inst_top_level|Main2State_Machine:INST_StateMachine|Equal0~2                                    ; LCCOMB_X85_Y4_N30  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Equal0~6                                        ; LCCOMB_X66_Y10_N22 ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top_level:Inst_top_level|btn_debounce_toggle:INST_BTN1Pulse|btn_cntr[14]~18                               ; LCCOMB_X65_Y14_N6  ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; top_level:Inst_top_level|btn_debounce_toggle:INST_DebouncedKey0|btn_cntr[6]~20                            ; LCCOMB_X63_Y20_N28 ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; top_level:Inst_top_level|btn_debounce_toggle:Inst_Key0|btn_cntr[15]~18                                    ; LCCOMB_X63_Y17_N6  ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; top_level:Inst_top_level|btn_debounce_toggle:Inst_Key0|btn_reg                                            ; FF_X65_Y14_N13     ; 7       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; top_level:Inst_top_level|btn_debounce_toggle:Inst_Key2|btn_cntr[2]~18                                     ; LCCOMB_X70_Y14_N2  ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; top_level:Inst_top_level|clock_en5ms                                                                      ; FF_X67_Y6_N15      ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top_level:Inst_top_level|clock_en5ms                                                                      ; FF_X67_Y6_N15      ; 20      ; Clock                      ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; top_level:Inst_top_level|next_clkgenstate.Module2~0                                                       ; LCCOMB_X85_Y3_N10  ; 3       ; Latch enable               ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; top_level:Inst_top_level|next_pwmstate.PModule2~0                                                         ; LCCOMB_X85_Y3_N22  ; 4       ; Latch enable               ; yes    ; Global Clock         ; GCLK18           ; --                        ;
+-----------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                    ;
+-----------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                ; Location          ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; CLOCK_50                                            ; PIN_Y2            ; 380     ; 29                                   ; Global Clock         ; GCLK4            ; --                        ;
; top_level:Inst_top_level|clock_en5ms                ; FF_X67_Y6_N15     ; 20      ; 12                                   ; Global Clock         ; GCLK15           ; --                        ;
; top_level:Inst_top_level|next_clkgenstate.Module2~0 ; LCCOMB_X85_Y3_N10 ; 3       ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
; top_level:Inst_top_level|next_pwmstate.PModule2~0   ; LCCOMB_X85_Y3_N22 ; 4       ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
+-----------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                       ;
+-------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                        ; Fan-Out ;
+-------------------------------------------------------------------------------------------------------------+---------+
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|State.write                                ; 100     ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|byteSel[1]                                 ; 89      ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|byteSel[0]                                 ; 87      ;
; top_level:Inst_top_level|oLed2~0                                                                            ; 64      ;
; top_level:Inst_top_level|Main2State_Machine:INST_StateMachine|current_state.INIT                            ; 60      ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|byteSel[2]                                 ; 54      ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|byteSel[3]                                 ; 51      ;
; top_level:Inst_top_level|PWN_module[1]~1                                                                    ; 40      ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|reset                                     ; 39      ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|byteSel[4]                                 ; 33      ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|reset                                      ; 30      ;
; top_level:Inst_top_level|Equal2~0                                                                           ; 29      ;
; top_level:Inst_top_level|SecondLine[86]~12                                                                  ; 28      ;
; top_level:Inst_top_level|Main2State_Machine:INST_StateMachine|current_state.PWM_mode                        ; 24      ;
; top_level:Inst_top_level|Main2State_Machine:INST_StateMachine|current_state.CLOCK_GEN_MODE                  ; 23      ;
; top_level:Inst_top_level|oLed3~2                                                                            ; 22      ;
; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Equal0~6                                          ; 21      ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux3~34                                    ; 20      ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|State.read                                ; 19      ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|bit_cnt[1]     ; 19      ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|bit_cnt[0]     ; 19      ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|bit_cnt[0]      ; 19      ;
; top_level:Inst_top_level|BIGReset                                                                           ; 19      ;
; top_level:Inst_top_level|ClockGeneration:INST_CLK_GEN|Equal0~10                                             ; 18      ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|bit_cnt[2]     ; 17      ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|byteSel[7]                                 ; 17      ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|byteSel[5]                                 ; 17      ;
; top_level:Inst_top_level|btn_debounce_toggle:INST_DebouncedKey0|btn_cntr[6]~20                              ; 16      ;
; top_level:Inst_top_level|btn_debounce_toggle:INST_BTN1Pulse|btn_cntr[14]~18                                 ; 16      ;
; top_level:Inst_top_level|btn_debounce_toggle:Inst_Key2|btn_cntr[2]~18                                       ; 16      ;
; top_level:Inst_top_level|btn_debounce_toggle:Inst_Key0|btn_cntr[15]~18                                      ; 16      ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|Counter[4]~1                              ; 15      ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux1~40                                    ; 15      ;
; top_level:Inst_top_level|SecondLine[42]~8                                                                   ; 14      ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Counter[0]~1                               ; 13      ;
; top_level:Inst_top_level|oLed3~3                                                                            ; 13      ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|bit_cnt[1]      ; 13      ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|count[0]       ; 12      ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|process_1~0    ; 12      ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|byteSel[6]                                 ; 12      ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|process_1~0     ; 12      ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|enable                                     ; 12      ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|count[0]        ; 12      ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|Equal0~1       ; 11      ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|Equal0~0       ; 11      ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|bit_cnt[2]      ; 11      ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|Equal0~1        ; 11      ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|Equal0~0        ; 11      ;
; top_level:Inst_top_level|current_PWMState.PModule1                                                          ; 11      ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|enable                                    ; 10      ;
; top_level:Inst_top_level|SecondLine[34]~9                                                                   ; 10      ;
; top_level:Inst_top_level|oLed3~1                                                                            ; 10      ;
; top_level:Inst_top_level|oLed3~0                                                                            ; 10      ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|byteSel[7]~0                               ; 9       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|addr_rw[0]     ; 9       ;
; top_level:Inst_top_level|cnt_5MS[1]                                                                         ; 9       ;
; top_level:Inst_top_level|cnt_5MS[2]                                                                         ; 9       ;
; top_level:Inst_top_level|clock_en5ms                                                                        ; 9       ;
; GPIO[33]~input                                                                                              ; 8       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|data_rd[7]~3   ; 8       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|Decoder0~1     ; 8       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|state.rd       ; 8       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|data_clk       ; 8       ;
; top_level:Inst_top_level|oLed0~0                                                                            ; 8       ;
; top_level:Inst_top_level|Equal3~4                                                                           ; 8       ;
; top_level:Inst_top_level|PWN_module[0]~0                                                                    ; 8       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|state.command  ; 7       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|state.wr       ; 7       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|rw_sig                                    ; 7       ;
; top_level:Inst_top_level|SecondLine[58]~14                                                                  ; 7       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|state.command   ; 7       ;
; top_level:Inst_top_level|Main2State_Machine:INST_StateMachine|Equal0~2                                      ; 7       ;
; top_level:Inst_top_level|btn_debounce_toggle:Inst_Key0|btn_reg                                              ; 7       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|data_tx[0]~3    ; 6       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|busy           ; 6       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|State.start                               ; 6       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|State.start                                ; 6       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Equal0~4                                   ; 6       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|state.mstr_ack ; 6       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|state.slv_ack2 ; 6       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|Equal1~0       ; 6       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|state.wr        ; 6       ;
; top_level:Inst_top_level|SecondLine[117]~16                                                                 ; 6       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Equal1~5                                   ; 6       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|state.mstr_ack  ; 6       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|state.slv_ack2  ; 6       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|state.start    ; 6       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|data_clk_prev  ; 6       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|state.start     ; 6       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|data_clk        ; 6       ;
; top_level:Inst_top_level|current_ClkGenState.Module4                                                        ; 6       ;
; top_level:Inst_top_level|current_ClkGenState.Module1                                                        ; 6       ;
; top_level:Inst_top_level|current_PWMState.PModule3                                                          ; 6       ;
; top_level:Inst_top_level|FirstLine[83]                                                                      ; 5       ;
; top_level:Inst_top_level|FirstLine[51]                                                                      ; 5       ;
; top_level:Inst_top_level|FirstLine[88]                                                                      ; 5       ;
; top_level:Inst_top_level|FirstLine[32]                                                                      ; 5       ;
; top_level:Inst_top_level|FirstLine[64]                                                                      ; 5       ;
; top_level:Inst_top_level|FirstLine[89]                                                                      ; 5       ;
; top_level:Inst_top_level|FirstLine[65]                                                                      ; 5       ;
; top_level:Inst_top_level|FirstLine[66]                                                                      ; 5       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|StateChange~0                             ; 5       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|State.write                               ; 5       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|busy            ; 5       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|state.ready    ; 5       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|state.slv_ack1 ; 5       ;
; top_level:Inst_top_level|SecondLine[54]                                                                     ; 5       ;
; top_level:Inst_top_level|oLed0~1                                                                            ; 5       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux2~14                                    ; 5       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Equal1~4                                   ; 5       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|state.rd        ; 5       ;
; top_level:Inst_top_level|current_ClkGenState.Module2                                                        ; 5       ;
; top_level:Inst_top_level|current_PWMState.PModule2                                                          ; 5       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|Add0~14        ; 5       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|Add0~14         ; 5       ;
; top_level:Inst_top_level|FirstLine[36]                                                                      ; 4       ;
; top_level:Inst_top_level|FirstLine[68]                                                                      ; 4       ;
; top_level:Inst_top_level|FirstLine[69]                                                                      ; 4       ;
; top_level:Inst_top_level|FirstLine[70]                                                                      ; 4       ;
; top_level:Inst_top_level|FirstLine[74]                                                                      ; 4       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|Selector18~1                              ; 4       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|regBusy                                   ; 4       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|Equal0~4                                  ; 4       ;
; top_level:Inst_top_level|comb~0                                                                             ; 4       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Equal1~6                                   ; 4       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|Add1~0         ; 4       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|Add1~0          ; 4       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|Equal1~0        ; 4       ;
; top_level:Inst_top_level|SecondLine[59]                                                                     ; 4       ;
; top_level:Inst_top_level|SecondLine[82]~11                                                                  ; 4       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|state.ready     ; 4       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux0~34                                    ; 4       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|state.stop     ; 4       ;
; top_level:Inst_top_level|oLed1                                                                              ; 4       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|data_clk_prev   ; 4       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|state.stop      ; 4       ;
; top_level:Inst_top_level|current_PWMState.PModule4                                                          ; 4       ;
; top_level:Inst_top_level|Main2State_Machine:INST_StateMachine|Equal0~1                                      ; 4       ;
; top_level:Inst_top_level|Main2State_Machine:INST_StateMachine|Equal0~0                                      ; 4       ;
; top_level:Inst_top_level|btn_debounce_toggle:INST_BTN1Pulse|btn_reg                                         ; 4       ;
; top_level:Inst_top_level|btn_debounce_toggle:Inst_Key2|btn_reg                                              ; 4       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|Add0~2         ; 4       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|Add0~2          ; 4       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|addr_rw[0]~3   ; 3       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|bit_cnt[2]~0   ; 3       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|bit_cnt[2]~0    ; 3       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Counter[0]                                 ; 3       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|Selector20~0   ; 3       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|count~3        ; 3       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|process_0~0    ; 3       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|data_tx[0]      ; 3       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|state.slv_ack1  ; 3       ;
; top_level:Inst_top_level|SecondLine[52]~18                                                                  ; 3       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux0~37                                    ; 3       ;
; top_level:Inst_top_level|SecondLine[74]~13                                                                  ; 3       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|count~3         ; 3       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|process_0~0     ; 3       ;
; top_level:Inst_top_level|btn_debounce_toggle:INST_DebouncedKey0|btn_reg                                     ; 3       ;
; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[0]                                           ; 3       ;
; top_level:Inst_top_level|PWM:INST_PWM0|counter[0]                                                           ; 3       ;
; top_level:Inst_top_level|Main2State_Machine:INST_StateMachine|counter[0]                                    ; 3       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|Add0~16        ; 3       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|Add0~12        ; 3       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|Add0~10        ; 3       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|Add0~8         ; 3       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|Add0~4         ; 3       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|Add0~0         ; 3       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|Add0~16         ; 3       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|Add0~12         ; 3       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|Add0~10         ; 3       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|Add0~8          ; 3       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|Add0~4          ; 3       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|Add0~0          ; 3       ;
; CLOCK_50~input                                                                                              ; 2       ;
; top_level:Inst_top_level|next_clkgenstate.Module2_1909                                                      ; 2       ;
; top_level:Inst_top_level|next_pwmstate.PModule4_1935                                                        ; 2       ;
; top_level:Inst_top_level|next_clkgenstate.Module4_1895                                                      ; 2       ;
; top_level:Inst_top_level|next_pwmstate.PModule2_1959                                                        ; 2       ;
; top_level:Inst_top_level|next_clkgenstate.Module1_1923                                                      ; 2       ;
; top_level:Inst_top_level|next_pwmstate.PModule3_1947                                                        ; 2       ;
; top_level:Inst_top_level|next_pwmstate.PModule1_1971                                                        ; 2       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Equal1~7                                   ; 2       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux1~85                                    ; 2       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux2~54                                    ; 2       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux0~62                                    ; 2       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|byteSel_prev[1]~0                         ; 2       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|StateChange~55                             ; 2       ;
; top_level:Inst_top_level|SecondLine[74]~19                                                                  ; 2       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|State.stop                                 ; 2       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|Counter[4]~0                              ; 2       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|Counter[13]                               ; 2       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|Counter[12]                               ; 2       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|Counter[11]                               ; 2       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|Counter[10]                               ; 2       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|Counter[9]                                ; 2       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|Counter[8]                                ; 2       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|Counter[7]                                ; 2       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|Counter[6]                                ; 2       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|Counter[5]                                ; 2       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|Counter[4]                                ; 2       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|Counter[3]                                ; 2       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|Counter[2]                                ; 2       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|Counter[1]                                ; 2       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|Counter[0]                                ; 2       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|regBusy                                    ; 2       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Counter[13]                                ; 2       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Counter[12]                                ; 2       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Counter[11]                                ; 2       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Counter[10]                                ; 2       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Counter[9]                                 ; 2       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Counter[8]                                 ; 2       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Counter[7]                                 ; 2       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Counter[6]                                 ; 2       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Counter[5]                                 ; 2       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Counter[4]                                 ; 2       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Counter[3]                                 ; 2       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Counter[2]                                 ; 2       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Counter[1]                                 ; 2       ;
; top_level:Inst_top_level|btn_debounce_toggle:INST_DebouncedKey0|Equal0~4                                    ; 2       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|Selector21~0   ; 2       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|process_1~1    ; 2       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|data_tx[0]     ; 2       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|Selector25~0   ; 2       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|data_tx[1]     ; 2       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|LessThan1~0    ; 2       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|process_0~8    ; 2       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|process_0~7    ; 2       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|process_0~4    ; 2       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|count~4        ; 2       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|count~2        ; 2       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|count~1        ; 2       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|count~0        ; 2       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|count[8]       ; 2       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|count[3]       ; 2       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|count[4]       ; 2       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|count[5]       ; 2       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|count[6]       ; 2       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|count[7]       ; 2       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|count[2]       ; 2       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|stretch        ; 2       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|count[1]       ; 2       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|data_rx[0]     ; 2       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|data_rx[1]     ; 2       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|data_rx[2]     ; 2       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|data_rx[3]     ; 2       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|data_rx[4]     ; 2       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|data_rx[5]     ; 2       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|data_rx[6]     ; 2       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|data_rx[7]     ; 2       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|Selector18~0    ; 2       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|Mux3~0          ; 2       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|Selector25~0    ; 2       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|data_tx[7]      ; 2       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|data_tx[6]      ; 2       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|data_tx[2]      ; 2       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|data_tx[5]      ; 2       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|data_tx[4]      ; 2       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux0~61                                    ; 2       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux0~53                                    ; 2       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux3~70                                    ; 2       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux2~49                                    ; 2       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux0~36                                    ; 2       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux0~35                                    ; 2       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux1~68                                    ; 2       ;
; top_level:Inst_top_level|SecondLine[82]~10                                                                  ; 2       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux1~55                                    ; 2       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux1~39                                    ; 2       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|Selector21~0    ; 2       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|Selector20~0    ; 2       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux4~2                                     ; 2       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|LessThan1~0     ; 2       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|process_0~8     ; 2       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|process_0~7     ; 2       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|process_0~4     ; 2       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|count~4         ; 2       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|count~2         ; 2       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|count~1         ; 2       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|count~0         ; 2       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|count[8]        ; 2       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|count[3]        ; 2       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|count[4]        ; 2       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|count[5]        ; 2       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|count[6]        ; 2       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|count[7]        ; 2       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|count[2]        ; 2       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|stretch         ; 2       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|count[1]        ; 2       ;
; top_level:Inst_top_level|btn_debounce_toggle:INST_BTN1Pulse|btn_sync[0]                                     ; 2       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|scl_ena        ; 2       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|sda_int        ; 2       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|data_rd[0]     ; 2       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|data_rd[1]     ; 2       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|data_rd[2]     ; 2       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|data_rd[3]     ; 2       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|data_rd[4]     ; 2       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|data_rd[5]     ; 2       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|data_rd[6]     ; 2       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|data_rd[7]     ; 2       ;
; top_level:Inst_top_level|ClockGeneration:INST_CLK_GEN|CLOCK_OUT                                             ; 2       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|scl_ena         ; 2       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|sda_int         ; 2       ;
; top_level:Inst_top_level|btn_debounce_toggle:INST_BTN1Pulse|btn_pulse                                       ; 2       ;
; top_level:Inst_top_level|btn_debounce_toggle:INST_DebouncedKey0|btn_sync[0]                                 ; 2       ;
; top_level:Inst_top_level|cnt_5MS[4]                                                                         ; 2       ;
; top_level:Inst_top_level|cnt_5MS[5]                                                                         ; 2       ;
; top_level:Inst_top_level|cnt_5MS[6]                                                                         ; 2       ;
; top_level:Inst_top_level|cnt_5MS[3]                                                                         ; 2       ;
; top_level:Inst_top_level|cnt_5MS[8]                                                                         ; 2       ;
; top_level:Inst_top_level|cnt_5MS[9]                                                                         ; 2       ;
; top_level:Inst_top_level|cnt_5MS[10]                                                                        ; 2       ;
; top_level:Inst_top_level|cnt_5MS[7]                                                                         ; 2       ;
; top_level:Inst_top_level|cnt_5MS[11]                                                                        ; 2       ;
; top_level:Inst_top_level|cnt_5MS[13]                                                                        ; 2       ;
; top_level:Inst_top_level|cnt_5MS[12]                                                                        ; 2       ;
; top_level:Inst_top_level|cnt_5MS[14]                                                                        ; 2       ;
; top_level:Inst_top_level|cnt_5MS[15]                                                                        ; 2       ;
; top_level:Inst_top_level|cnt_5MS[16]                                                                        ; 2       ;
; top_level:Inst_top_level|cnt_5MS[17]                                                                        ; 2       ;
; top_level:Inst_top_level|cnt_5MS[0]                                                                         ; 2       ;
; top_level:Inst_top_level|btn_debounce_toggle:INST_BTN1Pulse|Equal0~4                                        ; 2       ;
; top_level:Inst_top_level|btn_debounce_toggle:Inst_Key2|Equal0~4                                             ; 2       ;
; top_level:Inst_top_level|btn_debounce_toggle:Inst_Key0|Equal0~4                                             ; 2       ;
; top_level:Inst_top_level|Main2State_Machine:INST_StateMachine|current_state.PWM_mode~1                      ; 2       ;
; top_level:Inst_top_level|kp~0                                                                               ; 2       ;
; top_level:Inst_top_level|Mux0~0                                                                             ; 2       ;
; top_level:Inst_top_level|SecondLine[38]~7                                                                   ; 2       ;
; top_level:Inst_top_level|SecondLine[74]~6                                                                   ; 2       ;
; top_level:Inst_top_level|btn_debounce_toggle:INST_DebouncedKey0|btn_cntr[15]                                ; 2       ;
; top_level:Inst_top_level|btn_debounce_toggle:INST_DebouncedKey0|btn_cntr[14]                                ; 2       ;
; top_level:Inst_top_level|btn_debounce_toggle:INST_DebouncedKey0|btn_cntr[13]                                ; 2       ;
; top_level:Inst_top_level|btn_debounce_toggle:INST_DebouncedKey0|btn_cntr[12]                                ; 2       ;
; top_level:Inst_top_level|btn_debounce_toggle:INST_DebouncedKey0|btn_cntr[11]                                ; 2       ;
; top_level:Inst_top_level|btn_debounce_toggle:INST_DebouncedKey0|btn_cntr[10]                                ; 2       ;
; top_level:Inst_top_level|btn_debounce_toggle:INST_DebouncedKey0|btn_cntr[9]                                 ; 2       ;
; top_level:Inst_top_level|btn_debounce_toggle:INST_DebouncedKey0|btn_cntr[8]                                 ; 2       ;
; top_level:Inst_top_level|btn_debounce_toggle:INST_DebouncedKey0|btn_cntr[7]                                 ; 2       ;
; top_level:Inst_top_level|btn_debounce_toggle:INST_DebouncedKey0|btn_cntr[6]                                 ; 2       ;
; top_level:Inst_top_level|btn_debounce_toggle:INST_DebouncedKey0|btn_cntr[5]                                 ; 2       ;
; top_level:Inst_top_level|btn_debounce_toggle:INST_DebouncedKey0|btn_cntr[4]                                 ; 2       ;
; top_level:Inst_top_level|btn_debounce_toggle:INST_DebouncedKey0|btn_cntr[0]                                 ; 2       ;
; top_level:Inst_top_level|btn_debounce_toggle:INST_DebouncedKey0|btn_cntr[3]                                 ; 2       ;
; top_level:Inst_top_level|btn_debounce_toggle:INST_DebouncedKey0|btn_cntr[2]                                 ; 2       ;
; top_level:Inst_top_level|btn_debounce_toggle:INST_DebouncedKey0|btn_cntr[1]                                 ; 2       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|Add0~6         ; 2       ;
; top_level:Inst_top_level|ClockGeneration:INST_CLK_GEN|counter[2]                                            ; 2       ;
; top_level:Inst_top_level|ClockGeneration:INST_CLK_GEN|counter[1]                                            ; 2       ;
; top_level:Inst_top_level|ClockGeneration:INST_CLK_GEN|counter[0]                                            ; 2       ;
; top_level:Inst_top_level|ClockGeneration:INST_CLK_GEN|counter[15]                                           ; 2       ;
; top_level:Inst_top_level|ClockGeneration:INST_CLK_GEN|counter[16]                                           ; 2       ;
; top_level:Inst_top_level|ClockGeneration:INST_CLK_GEN|counter[13]                                           ; 2       ;
; top_level:Inst_top_level|ClockGeneration:INST_CLK_GEN|counter[14]                                           ; 2       ;
; top_level:Inst_top_level|ClockGeneration:INST_CLK_GEN|counter[11]                                           ; 2       ;
; top_level:Inst_top_level|ClockGeneration:INST_CLK_GEN|counter[12]                                           ; 2       ;
; top_level:Inst_top_level|ClockGeneration:INST_CLK_GEN|counter[9]                                            ; 2       ;
; top_level:Inst_top_level|ClockGeneration:INST_CLK_GEN|counter[10]                                           ; 2       ;
; top_level:Inst_top_level|ClockGeneration:INST_CLK_GEN|counter[7]                                            ; 2       ;
; top_level:Inst_top_level|ClockGeneration:INST_CLK_GEN|counter[8]                                            ; 2       ;
; top_level:Inst_top_level|ClockGeneration:INST_CLK_GEN|counter[5]                                            ; 2       ;
; top_level:Inst_top_level|ClockGeneration:INST_CLK_GEN|counter[6]                                            ; 2       ;
; top_level:Inst_top_level|ClockGeneration:INST_CLK_GEN|counter[3]                                            ; 2       ;
; top_level:Inst_top_level|ClockGeneration:INST_CLK_GEN|counter[4]                                            ; 2       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|Add0~6          ; 2       ;
; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[15]                                          ; 2       ;
; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[14]                                          ; 2       ;
; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[13]                                          ; 2       ;
; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[12]                                          ; 2       ;
; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[11]                                          ; 2       ;
; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[10]                                          ; 2       ;
; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[9]                                           ; 2       ;
; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[8]                                           ; 2       ;
; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[7]                                           ; 2       ;
; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[6]                                           ; 2       ;
; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[5]                                           ; 2       ;
; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[4]                                           ; 2       ;
; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[3]                                           ; 2       ;
; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[2]                                           ; 2       ;
; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[1]                                           ; 2       ;
; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[19]                                          ; 2       ;
; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[18]                                          ; 2       ;
; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[17]                                          ; 2       ;
; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[16]                                          ; 2       ;
; top_level:Inst_top_level|PWM:INST_PWM0|counter[1]                                                           ; 2       ;
; top_level:Inst_top_level|PWM:INST_PWM0|counter[2]                                                           ; 2       ;
; top_level:Inst_top_level|PWM:INST_PWM0|counter[3]                                                           ; 2       ;
; top_level:Inst_top_level|PWM:INST_PWM0|counter[4]                                                           ; 2       ;
; top_level:Inst_top_level|PWM:INST_PWM0|counter[5]                                                           ; 2       ;
; top_level:Inst_top_level|PWM:INST_PWM0|counter[6]                                                           ; 2       ;
; top_level:Inst_top_level|PWM:INST_PWM0|counter[7]                                                           ; 2       ;
; top_level:Inst_top_level|btn_debounce_toggle:INST_BTN1Pulse|btn_cntr[15]                                    ; 2       ;
; top_level:Inst_top_level|btn_debounce_toggle:INST_BTN1Pulse|btn_cntr[14]                                    ; 2       ;
; top_level:Inst_top_level|btn_debounce_toggle:INST_BTN1Pulse|btn_cntr[13]                                    ; 2       ;
; top_level:Inst_top_level|btn_debounce_toggle:INST_BTN1Pulse|btn_cntr[12]                                    ; 2       ;
; top_level:Inst_top_level|btn_debounce_toggle:INST_BTN1Pulse|btn_cntr[11]                                    ; 2       ;
; top_level:Inst_top_level|btn_debounce_toggle:INST_BTN1Pulse|btn_cntr[10]                                    ; 2       ;
; top_level:Inst_top_level|btn_debounce_toggle:INST_BTN1Pulse|btn_cntr[9]                                     ; 2       ;
; top_level:Inst_top_level|btn_debounce_toggle:INST_BTN1Pulse|btn_cntr[8]                                     ; 2       ;
; top_level:Inst_top_level|btn_debounce_toggle:INST_BTN1Pulse|btn_cntr[7]                                     ; 2       ;
; top_level:Inst_top_level|btn_debounce_toggle:INST_BTN1Pulse|btn_cntr[6]                                     ; 2       ;
; top_level:Inst_top_level|btn_debounce_toggle:INST_BTN1Pulse|btn_cntr[5]                                     ; 2       ;
; top_level:Inst_top_level|btn_debounce_toggle:INST_BTN1Pulse|btn_cntr[4]                                     ; 2       ;
; top_level:Inst_top_level|btn_debounce_toggle:INST_BTN1Pulse|btn_cntr[3]                                     ; 2       ;
; top_level:Inst_top_level|btn_debounce_toggle:INST_BTN1Pulse|btn_cntr[2]                                     ; 2       ;
; top_level:Inst_top_level|btn_debounce_toggle:INST_BTN1Pulse|btn_cntr[1]                                     ; 2       ;
; top_level:Inst_top_level|btn_debounce_toggle:INST_BTN1Pulse|btn_cntr[0]                                     ; 2       ;
; top_level:Inst_top_level|btn_debounce_toggle:Inst_Key2|btn_cntr[15]                                         ; 2       ;
; top_level:Inst_top_level|btn_debounce_toggle:Inst_Key2|btn_cntr[14]                                         ; 2       ;
; top_level:Inst_top_level|btn_debounce_toggle:Inst_Key2|btn_cntr[13]                                         ; 2       ;
; top_level:Inst_top_level|btn_debounce_toggle:Inst_Key2|btn_cntr[12]                                         ; 2       ;
; top_level:Inst_top_level|btn_debounce_toggle:Inst_Key2|btn_cntr[11]                                         ; 2       ;
; top_level:Inst_top_level|btn_debounce_toggle:Inst_Key2|btn_cntr[10]                                         ; 2       ;
; top_level:Inst_top_level|btn_debounce_toggle:Inst_Key2|btn_cntr[9]                                          ; 2       ;
; top_level:Inst_top_level|btn_debounce_toggle:Inst_Key2|btn_cntr[8]                                          ; 2       ;
; top_level:Inst_top_level|btn_debounce_toggle:Inst_Key2|btn_cntr[7]                                          ; 2       ;
; top_level:Inst_top_level|btn_debounce_toggle:Inst_Key2|btn_cntr[6]                                          ; 2       ;
; top_level:Inst_top_level|btn_debounce_toggle:Inst_Key2|btn_cntr[5]                                          ; 2       ;
; top_level:Inst_top_level|btn_debounce_toggle:Inst_Key2|btn_cntr[4]                                          ; 2       ;
; top_level:Inst_top_level|btn_debounce_toggle:Inst_Key2|btn_cntr[3]                                          ; 2       ;
; top_level:Inst_top_level|btn_debounce_toggle:Inst_Key2|btn_cntr[2]                                          ; 2       ;
; top_level:Inst_top_level|btn_debounce_toggle:Inst_Key2|btn_cntr[1]                                          ; 2       ;
; top_level:Inst_top_level|btn_debounce_toggle:Inst_Key2|btn_cntr[0]                                          ; 2       ;
; top_level:Inst_top_level|btn_debounce_toggle:Inst_Key0|btn_cntr[15]                                         ; 2       ;
; top_level:Inst_top_level|btn_debounce_toggle:Inst_Key0|btn_cntr[14]                                         ; 2       ;
; top_level:Inst_top_level|btn_debounce_toggle:Inst_Key0|btn_cntr[13]                                         ; 2       ;
; top_level:Inst_top_level|btn_debounce_toggle:Inst_Key0|btn_cntr[12]                                         ; 2       ;
; top_level:Inst_top_level|btn_debounce_toggle:Inst_Key0|btn_cntr[11]                                         ; 2       ;
; top_level:Inst_top_level|btn_debounce_toggle:Inst_Key0|btn_cntr[10]                                         ; 2       ;
; top_level:Inst_top_level|btn_debounce_toggle:Inst_Key0|btn_cntr[9]                                          ; 2       ;
; top_level:Inst_top_level|btn_debounce_toggle:Inst_Key0|btn_cntr[8]                                          ; 2       ;
; top_level:Inst_top_level|btn_debounce_toggle:Inst_Key0|btn_cntr[7]                                          ; 2       ;
; top_level:Inst_top_level|btn_debounce_toggle:Inst_Key0|btn_cntr[6]                                          ; 2       ;
; top_level:Inst_top_level|btn_debounce_toggle:Inst_Key0|btn_cntr[5]                                          ; 2       ;
; top_level:Inst_top_level|btn_debounce_toggle:Inst_Key0|btn_cntr[4]                                          ; 2       ;
; top_level:Inst_top_level|btn_debounce_toggle:Inst_Key0|btn_cntr[3]                                          ; 2       ;
; top_level:Inst_top_level|btn_debounce_toggle:Inst_Key0|btn_cntr[2]                                          ; 2       ;
; top_level:Inst_top_level|btn_debounce_toggle:Inst_Key0|btn_cntr[1]                                          ; 2       ;
; top_level:Inst_top_level|btn_debounce_toggle:Inst_Key0|btn_cntr[0]                                          ; 2       ;
; top_level:Inst_top_level|Main2State_Machine:INST_StateMachine|counter[7]                                    ; 2       ;
; top_level:Inst_top_level|Main2State_Machine:INST_StateMachine|counter[6]                                    ; 2       ;
; top_level:Inst_top_level|Main2State_Machine:INST_StateMachine|counter[5]                                    ; 2       ;
; top_level:Inst_top_level|Main2State_Machine:INST_StateMachine|counter[4]                                    ; 2       ;
; top_level:Inst_top_level|Main2State_Machine:INST_StateMachine|counter[3]                                    ; 2       ;
; top_level:Inst_top_level|Main2State_Machine:INST_StateMachine|counter[2]                                    ; 2       ;
; top_level:Inst_top_level|Main2State_Machine:INST_StateMachine|counter[1]                                    ; 2       ;
; GPIO[35]~input                                                                                              ; 1       ;
; GPIO[4]~input                                                                                               ; 1       ;
; GPIO[3]~input                                                                                               ; 1       ;
; GPIO[2]~input                                                                                               ; 1       ;
; GPIO[0]~input                                                                                               ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[125]~11                          ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[109]~10                          ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[78]~9                            ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[41]~8                            ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[43]~7                            ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[40]~6                            ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[33]~5                            ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[29]~4                            ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[32]~3                            ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[21]~2                            ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[75]~1                            ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[48]~0                            ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|regBusy~0                                  ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Counter[13]~14                             ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Counter[12]~13                             ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Counter[11]~12                             ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Counter[10]~11                             ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Counter[9]~10                              ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Counter[8]~9                               ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Counter[7]~8                               ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Counter[6]~7                               ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Counter[5]~6                               ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Counter[4]~5                               ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Counter[3]~4                               ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Counter[2]~3                               ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Counter[1]~2                               ; 1       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|bit_cnt[0]~1   ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|bit_cnt[0]~1    ; 1       ;
; top_level:Inst_top_level|PWM:INST_PWM0|counter[0]~21                                                        ; 1       ;
; top_level:Inst_top_level|current_ClkGenState.Module1~0                                                      ; 1       ;
; top_level:Inst_top_level|current_PWMState.PModule1~0                                                        ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux0~79                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux0~78                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|Mux3~2          ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|Mux3~1          ; 1       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|Selector23~17  ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux0~77                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux0~76                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux0~75                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux0~74                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux0~73                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux0~72                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux0~71                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux0~70                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux0~69                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux0~68                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux0~67                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux0~66                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux0~65                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux0~64                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux0~63                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux3~85                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux3~84                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux3~83                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux3~82                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux3~81                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux3~80                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux3~79                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux3~78                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux1~86                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux3~77                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux3~76                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux3~75                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux3~74                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux3~73                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux3~72                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux3~71                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux2~56                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux2~55                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux2~53                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux2~52                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux2~51                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux2~50                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux1~84                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux1~83                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux1~82                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux1~81                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux1~80                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux1~79                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux1~78                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux1~77                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux1~76                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux1~75                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux1~74                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux1~73                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux1~72                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux1~71                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux1~70                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux1~69                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|Selector23~14   ; 1       ;
; top_level:Inst_top_level|FinaloPWM                                                                          ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Selector2~0                                ; 1       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|Selector0~4    ; 1       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|Selector0~3    ; 1       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|Selector0~2    ; 1       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|Selector0~1    ; 1       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|Selector0~0    ; 1       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|regBusy~0                                 ; 1       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|Selector16~0                              ; 1       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|Selector15~0                              ; 1       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|Add0~41                                   ; 1       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|Add0~38                                   ; 1       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|Add0~35                                   ; 1       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|Add0~32                                   ; 1       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|Add0~29                                   ; 1       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|Add0~26                                   ; 1       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|Add0~23                                   ; 1       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|Add0~20                                   ; 1       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|Add0~17                                   ; 1       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|Add0~14                                   ; 1       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|Add0~11                                   ; 1       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|Add0~8                                    ; 1       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|Add0~5                                    ; 1       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|Add0~2                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|Selector0~3     ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|Selector0~2     ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|Selector0~1     ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|Selector0~0     ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Selector1~1                                ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Selector1~0                                ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Selector0~0                                ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|StateChange~54                             ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|StateChange~53                             ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[85]                              ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|StateChange~52                             ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data1[92]                             ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|StateChange~51                             ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data1[88]                             ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data1[89]                             ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|StateChange~50                             ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[126]                             ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[125]                             ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|StateChange~49                             ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data1[83]                             ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data1[74]                             ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|StateChange~48                             ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data1[69]                             ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data1[70]                             ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|StateChange~47                             ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[74]                              ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|StateChange~46                             ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data1[68]                             ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data1[66]                             ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|StateChange~45                             ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[67]                              ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|StateChange~44                             ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data1[64]                             ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data1[65]                             ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|StateChange~43                             ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[60]                              ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|StateChange~42                             ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[66]                              ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|StateChange~41                             ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data1[51]                             ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data1[36]                             ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|StateChange~40                             ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data1[32]                             ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[77]                              ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|StateChange~39                             ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|StateChange~38                             ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|StateChange~37                             ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[123]                             ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[120]                             ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[114]                             ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|StateChange~36                             ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[99]                              ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[96]                              ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[109]                             ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|StateChange~35                             ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[86]                              ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[92]                              ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|StateChange~34                             ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[91]                              ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[84]                              ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[78]                              ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|StateChange~33                             ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[41]                              ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|StateChange~32                             ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[83]                              ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[70]                              ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[64]                              ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|StateChange~31                             ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[61]                              ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[43]                              ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|StateChange~30                             ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[40]                              ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[33]                              ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|StateChange~29                             ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[29]                              ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[32]                              ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|StateChange~28                             ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|StateChange~27                             ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|StateChange~26                             ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[28]                              ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[27]                              ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[25]                              ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|StateChange~25                             ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[18]                              ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[16]                              ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[21]                              ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|StateChange~24                             ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[14]                              ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[10]                              ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[6]                               ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|StateChange~23                             ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[3]                               ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[2]                               ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[1]                               ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|StateChange~22                             ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[116]                             ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[105]                             ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|StateChange~21                             ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[117]                             ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[72]                              ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|StateChange~20                             ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[104]                             ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[102]                             ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|StateChange~19                             ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[100]                             ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[94]                              ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|StateChange~18                             ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|StateChange~17                             ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[90]                              ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[88]                              ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|StateChange~16                             ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[81]                              ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[56]                              ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|StateChange~15                             ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[58]                              ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[75]                              ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|StateChange~14                             ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[76]                              ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[57]                              ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|StateChange~13                             ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[54]                              ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[50]                              ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|StateChange~12                             ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[48]                              ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[65]                              ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|StateChange~11                             ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[46]                              ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[42]                              ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|StateChange~10                             ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[51]                              ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[34]                              ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|StateChange~9                              ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|StateChange~8                              ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[118]                             ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|StateChange~7                              ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[36]                              ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[20]                              ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|StateChange~6                              ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[110]                             ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[107]                             ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|StateChange~5                              ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[106]                             ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[98]                              ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|StateChange~4                              ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[59]                              ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[82]                              ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|StateChange~3                              ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[30]                              ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[26]                              ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|StateChange~2                              ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[52]                              ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[38]                              ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|StateChange~1                              ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[24]                              ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[22]                              ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|StateChange~0                              ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[17]                              ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[8]                               ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Counter[0]~0                               ; 1       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|Selector17~0   ; 1       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|Selector19~0   ; 1       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|Selector20~2   ; 1       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|Selector20~1   ; 1       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|Selector19~2                              ; 1       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|Selector19~1                              ; 1       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|Selector19~0                              ; 1       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|addr_rw[0]~2   ; 1       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|state~14       ; 1       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|Selector18~2                              ; 1       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|byteSel_prev[0]                           ; 1       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|byteSel_prev[1]                           ; 1       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|Selector18~0                              ; 1       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|data_rd[7]~2   ; 1       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|state~13       ; 1       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|count~8        ; 1       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|count~7        ; 1       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|count~6        ; 1       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|count~5        ; 1       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|stretch~0      ; 1       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|data_rx[0]~7   ; 1       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|Decoder0~9     ; 1       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|data_rx[1]~6   ; 1       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|Decoder0~8     ; 1       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|data_rx[2]~5   ; 1       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|Decoder0~7     ; 1       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|data_rx[3]~4   ; 1       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|Decoder0~6     ; 1       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|data_rx[4]~3   ; 1       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|Decoder0~5     ; 1       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|data_rx[5]~2   ; 1       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|Decoder0~4     ; 1       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|data_rx[6]~1   ; 1       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|Decoder0~3     ; 1       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|Selector21~1   ; 1       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|reset~0                                   ; 1       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|Equal0~3                                  ; 1       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|Equal0~2                                  ; 1       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|Equal0~1                                  ; 1       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|Equal0~0                                  ; 1       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|data_rx[7]~0   ; 1       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|Decoder0~2     ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|Selector20~1    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|data_tx[0]~2    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|state~15        ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|Selector19~0    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|Selector17~0    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|Selector21~1    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|byteSel~3                                  ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|byteSel~2                                  ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|byteSel~1                                  ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Selector3~0                                ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|state~14        ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|state~13        ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|reset~0                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Equal0~3                                   ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Equal0~2                                   ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Equal0~1                                   ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Equal0~0                                   ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|count~8         ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|count~7         ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|count~6         ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|count~5         ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|stretch~0       ; 1       ;
; top_level:Inst_top_level|btn_debounce_toggle:INST_DebouncedKey0|btn_reg~0                                   ; 1       ;
; top_level:Inst_top_level|btn_debounce_toggle:INST_DebouncedKey0|Equal0~3                                    ; 1       ;
; top_level:Inst_top_level|btn_debounce_toggle:INST_DebouncedKey0|Equal0~2                                    ; 1       ;
; top_level:Inst_top_level|btn_debounce_toggle:INST_DebouncedKey0|Equal0~1                                    ; 1       ;
; top_level:Inst_top_level|btn_debounce_toggle:INST_DebouncedKey0|Equal0~0                                    ; 1       ;
; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[0]~57                                        ; 1       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|scl_clk~0      ; 1       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|scl_ena~0      ; 1       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|Decoder0~0     ; 1       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|Selector18~1   ; 1       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|Selector18~0   ; 1       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|Selector23~16  ; 1       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|Selector23~15  ; 1       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|Selector23~14  ; 1       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|Selector23~13  ; 1       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|Selector23~12  ; 1       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|Selector23~11  ; 1       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|Selector23~10  ; 1       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|Selector23~9   ; 1       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|Selector23~8   ; 1       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|Selector23~7   ; 1       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|Selector23~6   ; 1       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|Selector23~5   ; 1       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|Selector23~4   ; 1       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|Selector23~3   ; 1       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|Selector23~2   ; 1       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|Selector22~0   ; 1       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|data_clk~0     ; 1       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|Equal0~2       ; 1       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|process_0~6    ; 1       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|process_0~5    ; 1       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|process_0~3    ; 1       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|process_0~2    ; 1       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|process_0~1    ; 1       ;
; top_level:Inst_top_level|ClockGeneration:INST_CLK_GEN|CLOCK_OUT~0                                           ; 1       ;
; top_level:Inst_top_level|ClockGeneration:INST_CLK_GEN|Equal0~9                                              ; 1       ;
; top_level:Inst_top_level|ClockGeneration:INST_CLK_GEN|Equal0~8                                              ; 1       ;
; top_level:Inst_top_level|ClockGeneration:INST_CLK_GEN|Equal0~7                                              ; 1       ;
; top_level:Inst_top_level|ClockGeneration:INST_CLK_GEN|Equal0~6                                              ; 1       ;
; top_level:Inst_top_level|ClockGeneration:INST_CLK_GEN|Equal0~5                                              ; 1       ;
; top_level:Inst_top_level|ClockGeneration:INST_CLK_GEN|Equal0~4                                              ; 1       ;
; top_level:Inst_top_level|ClockGeneration:INST_CLK_GEN|Equal0~3                                              ; 1       ;
; top_level:Inst_top_level|ClockGeneration:INST_CLK_GEN|Equal0~2                                              ; 1       ;
; top_level:Inst_top_level|ClockGeneration:INST_CLK_GEN|Equal0~1                                              ; 1       ;
; top_level:Inst_top_level|ClockGeneration:INST_CLK_GEN|Equal0~0                                              ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|scl_clk~0       ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|scl_ena~1       ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|scl_ena~0       ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|Selector23~13   ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|Selector23~12   ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|Selector23~11   ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|Selector23~10   ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|Selector23~9    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|Mux0~3          ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|Mux0~2          ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|Selector23~8    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|Mux2~2          ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|Mux0~1          ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|Mux2~1          ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|Mux2~0          ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|Mux0~0          ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|Selector23~7    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|Mux4~1          ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux0~60                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux0~59                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux0~58                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux0~57                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux0~56                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux0~55                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux0~54                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux0~52                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux0~51                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux0~50                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux0~49                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux0~48                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux0~47                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux0~46                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux0~45                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux0~44                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux0~43                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux0~42                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux0~41                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux0~40                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux0~39                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux0~38                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|Mux4~0          ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux3~69                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux3~68                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux3~67                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux3~66                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux3~65                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux3~64                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux3~63                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux3~62                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux3~61                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux3~60                                    ; 1       ;
; top_level:Inst_top_level|SecondLine[52]~17                                                                  ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux3~59                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux3~58                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux3~57                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux3~56                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux3~55                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux3~54                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux3~53                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux3~52                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux3~51                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux3~50                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux3~49                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux3~48                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux3~47                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux3~46                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux3~45                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux3~44                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux3~43                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux3~42                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux3~41                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux3~40                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux3~39                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux3~38                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux3~37                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux3~36                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux3~35                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux2~48                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux2~47                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux2~46                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux2~45                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux2~44                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux2~43                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux2~42                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux2~41                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux2~40                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux2~39                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux2~38                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux2~37                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux2~36                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux2~35                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux2~34                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux2~33                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux2~32                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux2~31                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux2~30                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux2~29                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux2~28                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux2~27                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux2~26                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux2~25                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux2~24                                    ; 1       ;
; top_level:Inst_top_level|SecondLine[117]~15                                                                 ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux2~23                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux2~22                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux2~21                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux2~20                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux2~19                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux2~18                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux2~17                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux2~16                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux2~15                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux1~67                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux1~66                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux1~65                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux1~64                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux1~63                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux1~62                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux1~61                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux1~60                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux1~59                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux1~58                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux1~57                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux1~56                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux1~54                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux1~53                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux1~52                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux1~51                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux1~50                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux1~49                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux1~48                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux1~47                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux1~46                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux1~45                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux1~44                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux1~43                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux1~42                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux1~41                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux1~38                                    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|Selector23~6    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|Selector23~5    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|Selector23~4    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|Selector23~3    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|Selector23~2    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux4~1                                     ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|Mux4~0                                     ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|Selector22~0    ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|data_clk~0      ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|Equal0~2        ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|process_0~6     ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|process_0~5     ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|process_0~3     ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|process_0~2     ; 1       ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|process_0~1     ; 1       ;
; top_level:Inst_top_level|btn_debounce_toggle:INST_BTN1Pulse|btn_pulse~0                                     ; 1       ;
; top_level:Inst_top_level|btn_debounce_toggle:INST_BTN1Pulse|btn_sync[1]                                     ; 1       ;
; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Equal0~5                                          ; 1       ;
; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Equal0~4                                          ; 1       ;
; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Equal0~3                                          ; 1       ;
; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Equal0~2                                          ; 1       ;
; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Equal0~1                                          ; 1       ;
; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Equal0~0                                          ; 1       ;
; top_level:Inst_top_level|cnt_5MS~6                                                                          ; 1       ;
; top_level:Inst_top_level|cnt_5MS~5                                                                          ; 1       ;
; top_level:Inst_top_level|cnt_5MS~4                                                                          ; 1       ;
; top_level:Inst_top_level|cnt_5MS~3                                                                          ; 1       ;
; top_level:Inst_top_level|cnt_5MS~2                                                                          ; 1       ;
; top_level:Inst_top_level|cnt_5MS~1                                                                          ; 1       ;
; top_level:Inst_top_level|cnt_5MS~0                                                                          ; 1       ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|scl~1          ; 1       ;
+-------------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 1           ; 2                   ; 532               ;
; Simple Multipliers (18-bit)           ; 0           ; 1                   ; 266               ;
; Embedded Multiplier Blocks            ; 1           ; --                  ; 266               ;
; Embedded Multiplier 9-bit elements    ; 1           ; 2                   ; 532               ;
; Signed Embedded Multipliers           ; 1           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 0           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                      ;
+-----------------------------------------------------------------------------------------------------------+---------------------------+-------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                      ; Mode                      ; Location          ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-----------------------------------------------------------------------------------------------------------+---------------------------+-------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; top_level:Inst_top_level|ClockGeneration:INST_CLK_GEN|lpm_mult:Mult0|mult_b3t:auto_generated|mac_out2     ; Simple Multiplier (9-bit) ; DSPOUT_X93_Y3_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    top_level:Inst_top_level|ClockGeneration:INST_CLK_GEN|lpm_mult:Mult0|mult_b3t:auto_generated|mac_mult1 ;                           ; DSPMULT_X93_Y3_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
+-----------------------------------------------------------------------------------------------------------+---------------------------+-------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+---------------------------------------------------------+
; Other Routing Usage Summary                             ;
+-----------------------------+---------------------------+
; Other Routing Resource Type ; Usage                     ;
+-----------------------------+---------------------------+
; Block interconnects         ; 1,115 / 342,891 ( < 1 % ) ;
; C16 interconnects           ; 17 / 10,120 ( < 1 % )     ;
; C4 interconnects            ; 445 / 209,544 ( < 1 % )   ;
; Direct links                ; 360 / 342,891 ( < 1 % )   ;
; Global clocks               ; 4 / 20 ( 20 % )           ;
; Local interconnects         ; 577 / 119,088 ( < 1 % )   ;
; R24 interconnects           ; 33 / 9,963 ( < 1 % )      ;
; R4 interconnects            ; 525 / 289,782 ( < 1 % )   ;
+-----------------------------+---------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 13.12) ; Number of LABs  (Total = 67) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 1                            ;
; 2                                           ; 3                            ;
; 3                                           ; 1                            ;
; 4                                           ; 1                            ;
; 5                                           ; 0                            ;
; 6                                           ; 2                            ;
; 7                                           ; 2                            ;
; 8                                           ; 1                            ;
; 9                                           ; 1                            ;
; 10                                          ; 1                            ;
; 11                                          ; 2                            ;
; 12                                          ; 3                            ;
; 13                                          ; 6                            ;
; 14                                          ; 2                            ;
; 15                                          ; 8                            ;
; 16                                          ; 33                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.39) ; Number of LABs  (Total = 67) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 10                           ;
; 1 Clock                            ; 48                           ;
; 1 Clock enable                     ; 23                           ;
; 1 Sync. clear                      ; 5                            ;
; 2 Clock enables                    ; 4                            ;
; 2 Clocks                           ; 3                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 18.99) ; Number of LABs  (Total = 67) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 2                            ;
; 3                                            ; 0                            ;
; 4                                            ; 3                            ;
; 5                                            ; 0                            ;
; 6                                            ; 3                            ;
; 7                                            ; 1                            ;
; 8                                            ; 2                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 1                            ;
; 12                                           ; 1                            ;
; 13                                           ; 3                            ;
; 14                                           ; 3                            ;
; 15                                           ; 2                            ;
; 16                                           ; 6                            ;
; 17                                           ; 4                            ;
; 18                                           ; 1                            ;
; 19                                           ; 2                            ;
; 20                                           ; 1                            ;
; 21                                           ; 3                            ;
; 22                                           ; 2                            ;
; 23                                           ; 4                            ;
; 24                                           ; 4                            ;
; 25                                           ; 3                            ;
; 26                                           ; 0                            ;
; 27                                           ; 3                            ;
; 28                                           ; 4                            ;
; 29                                           ; 1                            ;
; 30                                           ; 3                            ;
; 31                                           ; 1                            ;
; 32                                           ; 4                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 7.78) ; Number of LABs  (Total = 67) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 3                            ;
; 2                                               ; 10                           ;
; 3                                               ; 6                            ;
; 4                                               ; 6                            ;
; 5                                               ; 5                            ;
; 6                                               ; 6                            ;
; 7                                               ; 2                            ;
; 8                                               ; 3                            ;
; 9                                               ; 2                            ;
; 10                                              ; 3                            ;
; 11                                              ; 4                            ;
; 12                                              ; 0                            ;
; 13                                              ; 2                            ;
; 14                                              ; 2                            ;
; 15                                              ; 4                            ;
; 16                                              ; 6                            ;
; 17                                              ; 1                            ;
; 18                                              ; 0                            ;
; 19                                              ; 2                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 13.18) ; Number of LABs  (Total = 67) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 6                            ;
; 3                                            ; 3                            ;
; 4                                            ; 2                            ;
; 5                                            ; 2                            ;
; 6                                            ; 4                            ;
; 7                                            ; 2                            ;
; 8                                            ; 4                            ;
; 9                                            ; 0                            ;
; 10                                           ; 3                            ;
; 11                                           ; 2                            ;
; 12                                           ; 3                            ;
; 13                                           ; 3                            ;
; 14                                           ; 1                            ;
; 15                                           ; 4                            ;
; 16                                           ; 7                            ;
; 17                                           ; 2                            ;
; 18                                           ; 5                            ;
; 19                                           ; 3                            ;
; 20                                           ; 3                            ;
; 21                                           ; 2                            ;
; 22                                           ; 0                            ;
; 23                                           ; 1                            ;
; 24                                           ; 0                            ;
; 25                                           ; 0                            ;
; 26                                           ; 0                            ;
; 27                                           ; 0                            ;
; 28                                           ; 2                            ;
; 29                                           ; 0                            ;
; 30                                           ; 0                            ;
; 31                                           ; 0                            ;
; 32                                           ; 0                            ;
; 33                                           ; 3                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 15    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 15    ;
+----------------------------------+-------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                          ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                     ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.             ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.              ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.         ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.             ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.          ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O                 ;                   ;
; Pass         ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.          ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O                 ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.          ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                 ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                 ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                 ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.         ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                            ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 386          ; 0            ; 386          ; 0            ; 0            ; 411       ; 386          ; 0            ; 411       ; 411       ; 0            ; 73           ; 0            ; 4            ; 195          ; 0            ; 73           ; 195          ; 4            ; 0            ; 142          ; 73           ; 0            ; 0            ; 0            ; 0            ; 0            ; 411       ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 25           ; 411          ; 25           ; 411          ; 411          ; 0         ; 25           ; 411          ; 0         ; 0         ; 411          ; 338          ; 411          ; 407          ; 216          ; 411          ; 338          ; 216          ; 407          ; 411          ; 269          ; 338          ; 411          ; 411          ; 411          ; 411          ; 411          ; 0         ; 411          ; 411          ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; CLOCK2_50          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLOCK3_50          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[3]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[4]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[5]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[6]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[7]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[8]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[9]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[10]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[11]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[12]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[13]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[14]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[15]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[16]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[17]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[8]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[8]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[9]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[10]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[11]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[12]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[13]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[14]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[15]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[16]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[17]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; UART_CTS           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; UART_RTS           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; UART_TXD           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; UART_RXD           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IRDA_TXD           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IRDA_RXD           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[0]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[1]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[2]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[3]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[4]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[5]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[6]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[7]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[8]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[9]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[10]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[11]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[12]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQM[0]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQM[1]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQM[2]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQM[3]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_WE_N          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CAS_N         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_RAS_N         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CS_N          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_BA[0]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_BA[1]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CLK           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CKE           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[0]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[1]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[2]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[3]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[4]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[5]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[6]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[7]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[8]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[9]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[10]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[11]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[12]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[13]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[14]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[15]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[16]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[17]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[18]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[19]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[20]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[21]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[22]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_WE_N            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_RST_N           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_OE_N            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_CE_N            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_FY              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_WP_N            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[0]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[1]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[2]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[3]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[4]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[5]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[6]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[7]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[8]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[9]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[10]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[11]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[12]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[13]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[14]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[15]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[16]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[17]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[18]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[19]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_UB_N          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_LB_N          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_WE_N          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_CE_N          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_OE_N          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_ADDR[0]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_ADDR[1]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_CS_N           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_RD_N           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_WR_N           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_RST_N          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_INT[0]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_INT[1]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_DREQ[0]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_DREQ[1]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_DACK_N[0]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_DACK_N[1]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_ON             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_BLON           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_RW             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_EN             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_RS             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SD_WP_N            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; I2C_SCLK           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_CLK            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_HS             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_VS             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_BLANK_N        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_SYNC_N         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[6]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[7]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[6]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[7]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[6]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[7]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET_CMD           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET_CS_N          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET_WR_N          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET_RD_N          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET_RST_N         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET_INT           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET_CLK           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AUD_ADCDAT         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AUD_DACDAT         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AUD_XCK            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TD_CLK27           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TD_DATA[0]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TD_DATA[1]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TD_DATA[2]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TD_DATA[3]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TD_DATA[4]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TD_DATA[5]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TD_DATA[6]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TD_DATA[7]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TD_HS              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TD_VS              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TD_RESET_N         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[0]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[1]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[2]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[3]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[4]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[5]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[6]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[7]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[8]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[9]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[10]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[11]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[12]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[13]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[14]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[15]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[16]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[17]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[18]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[19]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[20]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[21]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[22]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[23]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[24]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[25]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[26]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[27]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[28]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[29]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[30]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[31]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_DQ[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_DQ[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_DQ[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_DQ[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_DQ[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_DQ[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_DQ[6]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_DQ[7]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[0]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[1]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[2]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[3]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[4]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[5]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[6]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[7]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[8]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[9]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[10]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[11]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[12]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[13]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[14]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[15]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_DATA[0]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_DATA[1]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_DATA[2]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_DATA[3]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_DATA[4]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_DATA[5]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_DATA[6]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_DATA[7]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_DATA[8]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_DATA[9]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_DATA[10]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_DATA[11]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_DATA[12]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_DATA[13]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_DATA[14]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_DATA[15]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_FSPEED         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_LSPEED         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[0]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[1]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[2]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[3]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[4]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[5]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[6]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[7]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SD_DAT[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SD_DAT[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SD_DAT[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SD_DAT[3]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SD_CMD             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SD_CLK             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; I2C_SDAT           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PS2_DAT            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PS2_CLK            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PS2_DAT2           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PS2_CLK2           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET_DATA[0]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET_DATA[1]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET_DATA[2]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET_DATA[3]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET_DATA[4]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET_DATA[5]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET_DATA[6]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET_DATA[7]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET_DATA[8]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET_DATA[9]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET_DATA[10]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET_DATA[11]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET_DATA[12]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET_DATA[13]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET_DATA[14]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET_DATA[15]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AUD_ADCLRCK        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AUD_DACLRCK        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AUD_BCLK           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[8]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[9]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[10]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[11]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[12]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[13]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[14]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[15]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[16]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[17]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[18]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[19]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[20]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[21]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[22]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[23]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[24]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[25]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[26]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[31]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[27]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[28]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[29]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[30]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[32]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[33]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[34]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[35]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLOCK_50           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; CLOCK_50        ; CLOCK_50             ; 221.6             ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                            ;
+-------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                             ; Destination Register                                                                                   ; Delay Added in ns ;
+-------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------+-------------------+
; top_level:Inst_top_level|Main2State_Machine:INST_StateMachine|current_state.CLOCK_GEN_MODE                  ; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[32]                         ; 3.185             ;
; top_level:Inst_top_level|current_PWMState.PModule3                                                          ; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[32]                         ; 2.836             ;
; top_level:Inst_top_level|Main2State_Machine:INST_StateMachine|current_state.PWM_mode                        ; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[32]                         ; 2.836             ;
; top_level:Inst_top_level|Main2State_Machine:INST_StateMachine|current_state.INIT                            ; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[32]                         ; 2.836             ;
; top_level:Inst_top_level|current_ClkGenState.Module4                                                        ; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[81]                         ; 2.088             ;
; top_level:Inst_top_level|current_PWMState.PModule1                                                          ; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[48]                         ; 2.070             ;
; top_level:Inst_top_level|current_ClkGenState.Module1                                                        ; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[48]                         ; 2.070             ;
; top_level:Inst_top_level|current_PWMState.PModule4                                                          ; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[81]                         ; 2.066             ;
; top_level:Inst_top_level|current_PWMState.PModule2                                                          ; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[17]                         ; 1.878             ;
; top_level:Inst_top_level|current_ClkGenState.Module2                                                        ; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[50]                         ; 1.426             ;
; top_level:Inst_top_level|clock_en5ms                                                                        ; top_level:Inst_top_level|current_ClkGenState.Module1                                                   ; 1.248             ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|byteSel[1]                                 ; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|data_tx[6] ; 1.009             ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|byteSel[0]                                 ; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|data_tx[6] ; 1.009             ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|byteSel[3]                                 ; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|data_tx[6] ; 0.972             ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|byteSel[2]                                 ; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|data_tx[6] ; 0.972             ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[33]                              ; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|State.stop                            ; 0.884             ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[40]                              ; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|State.stop                            ; 0.884             ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[32]                              ; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|State.stop                            ; 0.882             ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[29]                              ; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|State.stop                            ; 0.882             ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|data_tx[1]     ; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|sda_int   ; 0.822             ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|rw_sig                                    ; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|sda_int   ; 0.822             ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|state.slv_ack1 ; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|sda_int   ; 0.822             ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|state.slv_ack2 ; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|sda_int   ; 0.822             ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|addr_rw[0]     ; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|sda_int   ; 0.822             ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|enable                                    ; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|sda_int   ; 0.822             ;
; top_level:Inst_top_level|btn_debounce_toggle:INST_BTN1Pulse|btn_sync[0]                                     ; top_level:Inst_top_level|next_clkgenstate.Module1_1923                                                 ; 0.760             ;
; top_level:Inst_top_level|btn_debounce_toggle:INST_BTN1Pulse|btn_sync[1]                                     ; top_level:Inst_top_level|next_clkgenstate.Module1_1923                                                 ; 0.728             ;
; top_level:Inst_top_level|FirstLine[88]                                                                      ; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|data_tx[4] ; 0.707             ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data1[36]                             ; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|State.stop                            ; 0.684             ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data1[51]                             ; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|State.stop                            ; 0.684             ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[66]                              ; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|State.stop                            ; 0.684             ;
; top_level:Inst_top_level|FirstLine[36]                                                                      ; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|State.stop                            ; 0.684             ;
; top_level:Inst_top_level|FirstLine[51]                                                                      ; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|State.stop                            ; 0.684             ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[92]                              ; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|State.stop                            ; 0.643             ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[86]                              ; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|State.stop                            ; 0.643             ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|byteSel_prev[1]                           ; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|State.read                           ; 0.615             ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|byteSel_prev[0]                           ; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|State.read                           ; 0.615             ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data1[74]                             ; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|State.stop                            ; 0.612             ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data1[83]                             ; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|State.stop                            ; 0.612             ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[125]                             ; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|State.stop                            ; 0.612             ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[126]                             ; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|State.stop                            ; 0.612             ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data1[89]                             ; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|State.stop                            ; 0.612             ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data1[88]                             ; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|State.stop                            ; 0.612             ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data1[92]                             ; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|State.stop                            ; 0.612             ;
; top_level:Inst_top_level|FirstLine[74]                                                                      ; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|State.stop                            ; 0.612             ;
; top_level:Inst_top_level|FirstLine[83]                                                                      ; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|State.stop                            ; 0.612             ;
; top_level:Inst_top_level|FirstLine[89]                                                                      ; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|State.stop                            ; 0.612             ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[43]                              ; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|State.stop                            ; 0.590             ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[61]                              ; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|State.stop                            ; 0.590             ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[64]                              ; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|State.stop                            ; 0.590             ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[70]                              ; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|State.stop                            ; 0.590             ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[83]                              ; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|State.stop                            ; 0.590             ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[41]                              ; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|State.stop                            ; 0.590             ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[94]                              ; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|State.stop                            ; 0.557             ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[100]                             ; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|State.stop                            ; 0.557             ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|state.start    ; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|sda_int   ; 0.548             ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|bit_cnt[2]     ; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|sda_int   ; 0.548             ;
; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|bit_cnt[1]     ; top_level:Inst_top_level|ADC_I2C_user_logic:INST_ADC_I2C_USRLOGIC|i2c_master:INST_I2C_master|sda_int   ; 0.548             ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data1[66]                             ; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|State.stop                            ; 0.547             ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data1[68]                             ; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|State.stop                            ; 0.547             ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[74]                              ; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|State.stop                            ; 0.547             ;
; top_level:Inst_top_level|FirstLine[66]                                                                      ; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|State.stop                            ; 0.547             ;
; top_level:Inst_top_level|FirstLine[68]                                                                      ; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|State.stop                            ; 0.547             ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|byteSel[4]                                 ; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|data_tx[4] ; 0.524             ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|byteSel[7]                                 ; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|data_tx[4] ; 0.524             ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[78]                              ; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|State.stop                            ; 0.521             ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[84]                              ; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|State.stop                            ; 0.521             ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[91]                              ; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|State.stop                            ; 0.521             ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[109]                             ; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|State.stop                            ; 0.521             ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[96]                              ; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|State.stop                            ; 0.521             ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[99]                              ; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|State.stop                            ; 0.521             ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[114]                             ; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|State.stop                            ; 0.521             ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[120]                             ; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|State.stop                            ; 0.521             ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[123]                             ; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|State.stop                            ; 0.521             ;
; top_level:Inst_top_level|Main2State_Machine:INST_StateMachine|counter[6]                                    ; top_level:Inst_top_level|Main2State_Machine:INST_StateMachine|current_state.INIT                       ; 0.498             ;
; top_level:Inst_top_level|Main2State_Machine:INST_StateMachine|counter[5]                                    ; top_level:Inst_top_level|Main2State_Machine:INST_StateMachine|current_state.INIT                       ; 0.498             ;
; top_level:Inst_top_level|Main2State_Machine:INST_StateMachine|counter[4]                                    ; top_level:Inst_top_level|Main2State_Machine:INST_StateMachine|current_state.INIT                       ; 0.498             ;
; top_level:Inst_top_level|Main2State_Machine:INST_StateMachine|counter[2]                                    ; top_level:Inst_top_level|Main2State_Machine:INST_StateMachine|current_state.INIT                       ; 0.498             ;
; top_level:Inst_top_level|Main2State_Machine:INST_StateMachine|counter[3]                                    ; top_level:Inst_top_level|Main2State_Machine:INST_StateMachine|current_state.INIT                       ; 0.498             ;
; top_level:Inst_top_level|Main2State_Machine:INST_StateMachine|counter[0]                                    ; top_level:Inst_top_level|Main2State_Machine:INST_StateMachine|current_state.INIT                       ; 0.498             ;
; top_level:Inst_top_level|Main2State_Machine:INST_StateMachine|counter[7]                                    ; top_level:Inst_top_level|Main2State_Machine:INST_StateMachine|current_state.INIT                       ; 0.498             ;
; top_level:Inst_top_level|Main2State_Machine:INST_StateMachine|counter[1]                                    ; top_level:Inst_top_level|Main2State_Machine:INST_StateMachine|current_state.INIT                       ; 0.498             ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[77]                              ; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|State.stop                            ; 0.490             ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data1[32]                             ; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|State.stop                            ; 0.490             ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[60]                              ; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|State.stop                            ; 0.490             ;
; top_level:Inst_top_level|FirstLine[32]                                                                      ; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|State.stop                            ; 0.490             ;
; top_level:Inst_top_level|FirstLine[65]                                                                      ; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|data_tx[5] ; 0.479             ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data1[70]                             ; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|State.stop                            ; 0.469             ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data1[69]                             ; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|State.stop                            ; 0.469             ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[85]                              ; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|State.stop                            ; 0.469             ;
; top_level:Inst_top_level|FirstLine[70]                                                                      ; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|State.stop                            ; 0.469             ;
; top_level:Inst_top_level|FirstLine[69]                                                                      ; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|State.stop                            ; 0.469             ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[20]                              ; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|State.stop                            ; 0.460             ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[36]                              ; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|State.stop                            ; 0.460             ;
; top_level:Inst_top_level|FirstLine[64]                                                                      ; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|data_tx[4] ; 0.446             ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|byteSel[5]                                 ; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|i2c_master:INST_I2C_master|data_tx[7] ; 0.373             ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data1[65]                             ; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|State.stop                            ; 0.330             ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data1[64]                             ; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|State.stop                            ; 0.330             ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[67]                              ; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|State.stop                            ; 0.330             ;
; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|prev_data[107]                             ; top_level:Inst_top_level|LCDI2C_user_logic:INST_LCD_I2C_UsrLogic|State.stop                            ; 0.329             ;
+-------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 12 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 6 of the 6 physical processors detected instead.
Info (119006): Selected device EP4CE115F29C7 for design "EE316Project3"
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE40F29C7 is compatible
    Info (176445): Device EP4CE40F29I7 is compatible
    Info (176445): Device EP4CE30F29C7 is compatible
    Info (176445): Device EP4CE30F29I7 is compatible
    Info (176445): Device EP4CE55F29C7 is compatible
    Info (176445): Device EP4CE55F29I7 is compatible
    Info (176445): Device EP4CE75F29C7 is compatible
    Info (176445): Device EP4CE75F29I7 is compatible
    Info (176445): Device EP4CE115F29I7 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location F4
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location P3
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location N7
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location P28
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 25 pins of 411 total pins
    Info (169086): Pin IRDA_TXD not assigned to an exact location on the device
    Info (169086): Pin FL_FY not assigned to an exact location on the device
    Info (169086): Pin ENET_CMD not assigned to an exact location on the device
    Info (169086): Pin ENET_CS_N not assigned to an exact location on the device
    Info (169086): Pin ENET_WR_N not assigned to an exact location on the device
    Info (169086): Pin ENET_RD_N not assigned to an exact location on the device
    Info (169086): Pin ENET_RST_N not assigned to an exact location on the device
    Info (169086): Pin ENET_INT not assigned to an exact location on the device
    Info (169086): Pin ENET_CLK not assigned to an exact location on the device
    Info (169086): Pin ENET_DATA[0] not assigned to an exact location on the device
    Info (169086): Pin ENET_DATA[1] not assigned to an exact location on the device
    Info (169086): Pin ENET_DATA[2] not assigned to an exact location on the device
    Info (169086): Pin ENET_DATA[3] not assigned to an exact location on the device
    Info (169086): Pin ENET_DATA[4] not assigned to an exact location on the device
    Info (169086): Pin ENET_DATA[5] not assigned to an exact location on the device
    Info (169086): Pin ENET_DATA[6] not assigned to an exact location on the device
    Info (169086): Pin ENET_DATA[7] not assigned to an exact location on the device
    Info (169086): Pin ENET_DATA[8] not assigned to an exact location on the device
    Info (169086): Pin ENET_DATA[9] not assigned to an exact location on the device
    Info (169086): Pin ENET_DATA[10] not assigned to an exact location on the device
    Info (169086): Pin ENET_DATA[11] not assigned to an exact location on the device
    Info (169086): Pin ENET_DATA[12] not assigned to an exact location on the device
    Info (169086): Pin ENET_DATA[13] not assigned to an exact location on the device
    Info (169086): Pin ENET_DATA[14] not assigned to an exact location on the device
    Info (169086): Pin ENET_DATA[15] not assigned to an exact location on the device
Warning (335093): TimeQuest Timing Analyzer is analyzing 20 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'EE316Project3.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node CLOCK_50~input (placed in PIN Y2 (CLK2, DIFFCLK_1p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node top_level:Inst_top_level|Main2State_Machine:INST_StateMachine|current_state.PWM_mode
        Info (176357): Destination node top_level:Inst_top_level|btn_debounce_toggle:INST_BTN1Pulse|btn_pulse
Info (176353): Automatically promoted node top_level:Inst_top_level|clock_en5ms 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node top_level:Inst_top_level|current_ClkGenState.Module1
        Info (176357): Destination node top_level:Inst_top_level|current_ClkGenState.Module4
        Info (176357): Destination node top_level:Inst_top_level|current_PWMState.PModule1
        Info (176357): Destination node top_level:Inst_top_level|current_PWMState.PModule2
        Info (176357): Destination node top_level:Inst_top_level|current_PWMState.PModule3
        Info (176357): Destination node top_level:Inst_top_level|Main2State_Machine:INST_StateMachine|current_state.INIT~0
        Info (176357): Destination node top_level:Inst_top_level|Main2State_Machine:INST_StateMachine|current_state.PWM_mode~1
        Info (176357): Destination node top_level:Inst_top_level|current_PWMState.PModule4
        Info (176357): Destination node top_level:Inst_top_level|current_ClkGenState.Module2
Info (176353): Automatically promoted node top_level:Inst_top_level|next_pwmstate.PModule2~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node top_level:Inst_top_level|next_clkgenstate.Module2~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 12 registers into blocks of type Embedded multiplier block
    Extra Info (176220): Created 3 register duplicates
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 25 (unused VREF, 2.5V VCCIO, 2 input, 7 output, 16 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has 3.3V VCCIO pins. 56 total pin(s) used --  0 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has 3.3V VCCIO pins. 62 total pin(s) used --  1 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has 3.3V VCCIO pins. 72 total pin(s) used --  1 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has 3.3V VCCIO pins. 69 total pin(s) used --  2 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has 2.5V VCCIO pins. 34 total pin(s) used --  31 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has 2.5V VCCIO pins. 9 total pin(s) used --  49 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has 2.5V VCCIO pins. 30 total pin(s) used --  42 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has 3.3V VCCIO pins. 59 total pin(s) used --  12 pins available
Warning (15709): Ignored I/O standard assignments to the following nodes
    Warning (15710): Ignored I/O standard assignment to node "EEP_I2C_SCLK"
    Warning (15710): Ignored I/O standard assignment to node "EEP_I2C_SDAT"
    Warning (15710): Ignored I/O standard assignment to node "ENET0_GTX_CLK"
    Warning (15710): Ignored I/O standard assignment to node "ENET0_INT_N"
    Warning (15710): Ignored I/O standard assignment to node "ENET0_LINK100"
    Warning (15710): Ignored I/O standard assignment to node "ENET0_MDC"
    Warning (15710): Ignored I/O standard assignment to node "ENET0_MDIO"
    Warning (15710): Ignored I/O standard assignment to node "ENET0_RST_N"
    Warning (15710): Ignored I/O standard assignment to node "ENET0_RX_CLK"
    Warning (15710): Ignored I/O standard assignment to node "ENET0_RX_COL"
    Warning (15710): Ignored I/O standard assignment to node "ENET0_RX_CRS"
    Warning (15710): Ignored I/O standard assignment to node "ENET0_RX_DATA[0]"
    Warning (15710): Ignored I/O standard assignment to node "ENET0_RX_DATA[1]"
    Warning (15710): Ignored I/O standard assignment to node "ENET0_RX_DATA[2]"
    Warning (15710): Ignored I/O standard assignment to node "ENET0_RX_DATA[3]"
    Warning (15710): Ignored I/O standard assignment to node "ENET0_RX_DV"
    Warning (15710): Ignored I/O standard assignment to node "ENET0_RX_ER"
    Warning (15710): Ignored I/O standard assignment to node "ENET0_TX_CLK"
    Warning (15710): Ignored I/O standard assignment to node "ENET0_TX_DATA[0]"
    Warning (15710): Ignored I/O standard assignment to node "ENET0_TX_DATA[1]"
    Warning (15710): Ignored I/O standard assignment to node "ENET0_TX_DATA[2]"
    Warning (15710): Ignored I/O standard assignment to node "ENET0_TX_DATA[3]"
    Warning (15710): Ignored I/O standard assignment to node "ENET0_TX_EN"
    Warning (15710): Ignored I/O standard assignment to node "ENET0_TX_ER"
    Warning (15710): Ignored I/O standard assignment to node "ENET1_GTX_CLK"
    Warning (15710): Ignored I/O standard assignment to node "ENET1_INT_N"
    Warning (15710): Ignored I/O standard assignment to node "ENET1_LINK100"
    Warning (15710): Ignored I/O standard assignment to node "ENET1_MDC"
    Warning (15710): Ignored I/O standard assignment to node "ENET1_MDIO"
    Warning (15710): Ignored I/O standard assignment to node "ENET1_RST_N"
    Warning (15710): Ignored I/O standard assignment to node "ENET1_RX_CLK"
    Warning (15710): Ignored I/O standard assignment to node "ENET1_RX_COL"
    Warning (15710): Ignored I/O standard assignment to node "ENET1_RX_CRS"
    Warning (15710): Ignored I/O standard assignment to node "ENET1_RX_DATA[0]"
    Warning (15710): Ignored I/O standard assignment to node "ENET1_RX_DATA[1]"
    Warning (15710): Ignored I/O standard assignment to node "ENET1_RX_DATA[2]"
    Warning (15710): Ignored I/O standard assignment to node "ENET1_RX_DATA[3]"
    Warning (15710): Ignored I/O standard assignment to node "ENET1_RX_DV"
    Warning (15710): Ignored I/O standard assignment to node "ENET1_RX_ER"
    Warning (15710): Ignored I/O standard assignment to node "ENET1_TX_CLK"
    Warning (15710): Ignored I/O standard assignment to node "ENET1_TX_DATA[0]"
    Warning (15710): Ignored I/O standard assignment to node "ENET1_TX_DATA[1]"
    Warning (15710): Ignored I/O standard assignment to node "ENET1_TX_DATA[2]"
    Warning (15710): Ignored I/O standard assignment to node "ENET1_TX_DATA[3]"
    Warning (15710): Ignored I/O standard assignment to node "ENET1_TX_EN"
    Warning (15710): Ignored I/O standard assignment to node "ENET1_TX_ER"
    Warning (15710): Ignored I/O standard assignment to node "ENETCLK_25"
    Warning (15710): Ignored I/O standard assignment to node "EX_IO[0]"
    Warning (15710): Ignored I/O standard assignment to node "EX_IO[1]"
    Warning (15710): Ignored I/O standard assignment to node "EX_IO[2]"
    Warning (15710): Ignored I/O standard assignment to node "EX_IO[3]"
    Warning (15710): Ignored I/O standard assignment to node "EX_IO[4]"
    Warning (15710): Ignored I/O standard assignment to node "EX_IO[5]"
    Warning (15710): Ignored I/O standard assignment to node "EX_IO[6]"
    Warning (15710): Ignored I/O standard assignment to node "FL_RY"
    Warning (15710): Ignored I/O standard assignment to node "HSMC_CLKIN0"
    Warning (15710): Ignored I/O standard assignment to node "HSMC_CLKIN_N1"
    Warning (15710): Ignored I/O standard assignment to node "HSMC_CLKIN_N2"
    Warning (15710): Ignored I/O standard assignment to node "HSMC_CLKIN_P1"
    Warning (15710): Ignored I/O standard assignment to node "HSMC_CLKIN_P2"
    Warning (15710): Ignored I/O standard assignment to node "HSMC_CLKOUT0"
    Warning (15710): Ignored I/O standard assignment to node "HSMC_CLKOUT_N1"
    Warning (15710): Ignored I/O standard assignment to node "HSMC_CLKOUT_N2"
    Warning (15710): Ignored I/O standard assignment to node "HSMC_CLKOUT_P1"
    Warning (15710): Ignored I/O standard assignment to node "HSMC_CLKOUT_P2"
    Warning (15710): Ignored I/O standard assignment to node "HSMC_D[0]"
    Warning (15710): Ignored I/O standard assignment to node "HSMC_D[1]"
    Warning (15710): Ignored I/O standard assignment to node "HSMC_D[2]"
    Warning (15710): Ignored I/O standard assignment to node "HSMC_D[3]"
    Warning (15710): Ignored I/O standard assignment to node "HSMC_RX_D_N[0]"
    Warning (15710): Ignored I/O standard assignment to node "HSMC_RX_D_N[10]"
    Warning (15710): Ignored I/O standard assignment to node "HSMC_RX_D_N[11]"
    Warning (15710): Ignored I/O standard assignment to node "HSMC_RX_D_N[12]"
    Warning (15710): Ignored I/O standard assignment to node "HSMC_RX_D_N[13]"
    Warning (15710): Ignored I/O standard assignment to node "HSMC_RX_D_N[14]"
    Warning (15710): Ignored I/O standard assignment to node "HSMC_RX_D_N[15]"
    Warning (15710): Ignored I/O standard assignment to node "HSMC_RX_D_N[16]"
    Warning (15710): Ignored I/O standard assignment to node "HSMC_RX_D_N[1]"
    Warning (15710): Ignored I/O standard assignment to node "HSMC_RX_D_N[2]"
    Warning (15710): Ignored I/O standard assignment to node "HSMC_RX_D_N[3]"
    Warning (15710): Ignored I/O standard assignment to node "HSMC_RX_D_N[4]"
    Warning (15710): Ignored I/O standard assignment to node "HSMC_RX_D_N[5]"
    Warning (15710): Ignored I/O standard assignment to node "HSMC_RX_D_N[6]"
    Warning (15710): Ignored I/O standard assignment to node "HSMC_RX_D_N[7]"
    Warning (15710): Ignored I/O standard assignment to node "HSMC_RX_D_N[8]"
    Warning (15710): Ignored I/O standard assignment to node "HSMC_RX_D_N[9]"
    Warning (15710): Ignored I/O standard assignment to node "HSMC_RX_D_P[0]"
    Warning (15710): Ignored I/O standard assignment to node "HSMC_RX_D_P[10]"
    Warning (15710): Ignored I/O standard assignment to node "HSMC_RX_D_P[11]"
    Warning (15710): Ignored I/O standard assignment to node "HSMC_RX_D_P[12]"
    Warning (15710): Ignored I/O standard assignment to node "HSMC_RX_D_P[13]"
    Warning (15710): Ignored I/O standard assignment to node "HSMC_RX_D_P[14]"
    Warning (15710): Ignored I/O standard assignment to node "HSMC_RX_D_P[15]"
    Warning (15710): Ignored I/O standard assignment to node "HSMC_RX_D_P[16]"
    Warning (15710): Ignored I/O standard assignment to node "HSMC_RX_D_P[1]"
    Warning (15710): Ignored I/O standard assignment to node "HSMC_RX_D_P[2]"
    Warning (15710): Ignored I/O standard assignment to node "HSMC_RX_D_P[3]"
    Warning (15710): Ignored I/O standard assignment to node "HSMC_RX_D_P[4]"
    Warning (15710): Ignored I/O standard assignment to node "HSMC_RX_D_P[5]"
    Warning (15710): Ignored I/O standard assignment to node "HSMC_RX_D_P[6]"
    Warning (15710): Ignored I/O standard assignment to node "HSMC_RX_D_P[7]"
    Warning (15710): Ignored I/O standard assignment to node "HSMC_RX_D_P[8]"
    Warning (15710): Ignored I/O standard assignment to node "HSMC_RX_D_P[9]"
    Warning (15710): Ignored I/O standard assignment to node "HSMC_TX_D_N[0]"
    Warning (15710): Ignored I/O standard assignment to node "HSMC_TX_D_N[10]"
    Warning (15710): Ignored I/O standard assignment to node "HSMC_TX_D_N[11]"
    Warning (15710): Ignored I/O standard assignment to node "HSMC_TX_D_N[12]"
    Warning (15710): Ignored I/O standard assignment to node "HSMC_TX_D_N[13]"
    Warning (15710): Ignored I/O standard assignment to node "HSMC_TX_D_N[14]"
    Warning (15710): Ignored I/O standard assignment to node "HSMC_TX_D_N[15]"
    Warning (15710): Ignored I/O standard assignment to node "HSMC_TX_D_N[16]"
    Warning (15710): Ignored I/O standard assignment to node "HSMC_TX_D_N[1]"
    Warning (15710): Ignored I/O standard assignment to node "HSMC_TX_D_N[2]"
    Warning (15710): Ignored I/O standard assignment to node "HSMC_TX_D_N[3]"
    Warning (15710): Ignored I/O standard assignment to node "HSMC_TX_D_N[4]"
    Warning (15710): Ignored I/O standard assignment to node "HSMC_TX_D_N[5]"
    Warning (15710): Ignored I/O standard assignment to node "HSMC_TX_D_N[6]"
    Warning (15710): Ignored I/O standard assignment to node "HSMC_TX_D_N[7]"
    Warning (15710): Ignored I/O standard assignment to node "HSMC_TX_D_N[8]"
    Warning (15710): Ignored I/O standard assignment to node "HSMC_TX_D_N[9]"
    Warning (15710): Ignored I/O standard assignment to node "HSMC_TX_D_P[0]"
    Warning (15710): Ignored I/O standard assignment to node "HSMC_TX_D_P[10]"
    Warning (15710): Ignored I/O standard assignment to node "HSMC_TX_D_P[11]"
    Warning (15710): Ignored I/O standard assignment to node "HSMC_TX_D_P[12]"
    Warning (15710): Ignored I/O standard assignment to node "HSMC_TX_D_P[13]"
    Warning (15710): Ignored I/O standard assignment to node "HSMC_TX_D_P[14]"
    Warning (15710): Ignored I/O standard assignment to node "HSMC_TX_D_P[15]"
    Warning (15710): Ignored I/O standard assignment to node "HSMC_TX_D_P[16]"
    Warning (15710): Ignored I/O standard assignment to node "HSMC_TX_D_P[1]"
    Warning (15710): Ignored I/O standard assignment to node "HSMC_TX_D_P[2]"
    Warning (15710): Ignored I/O standard assignment to node "HSMC_TX_D_P[3]"
    Warning (15710): Ignored I/O standard assignment to node "HSMC_TX_D_P[4]"
    Warning (15710): Ignored I/O standard assignment to node "HSMC_TX_D_P[5]"
    Warning (15710): Ignored I/O standard assignment to node "HSMC_TX_D_P[6]"
    Warning (15710): Ignored I/O standard assignment to node "HSMC_TX_D_P[7]"
    Warning (15710): Ignored I/O standard assignment to node "HSMC_TX_D_P[8]"
    Warning (15710): Ignored I/O standard assignment to node "HSMC_TX_D_P[9]"
    Warning (15710): Ignored I/O standard assignment to node "SMA_CLKIN"
    Warning (15710): Ignored I/O standard assignment to node "SMA_CLKOUT"
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "EEP_I2C_SCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EEP_I2C_SDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_GTX_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_INT_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_LINK100" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_MDC" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_MDIO" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RST_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RX_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RX_COL" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RX_CRS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RX_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RX_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RX_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RX_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RX_DV" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RX_ER" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_TX_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_TX_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_TX_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_TX_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_TX_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_TX_EN" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_TX_ER" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_GTX_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_INT_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_LINK100" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_MDC" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_MDIO" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RST_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RX_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RX_COL" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RX_CRS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RX_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RX_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RX_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RX_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RX_DV" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RX_ER" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_TX_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_TX_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_TX_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_TX_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_TX_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_TX_EN" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_TX_ER" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENETCLK_25" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EX_IO[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EX_IO[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EX_IO[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EX_IO[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EX_IO[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EX_IO[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EX_IO[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_RY" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKIN0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKIN_N1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKIN_N2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKIN_P1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKIN_P2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKOUT0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKOUT_N1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKOUT_N2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKOUT_P1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKOUT_P2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_D[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_D[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_D[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_D[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SMA_CLKIN" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SMA_CLKOUT" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:03
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:03
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 5% of the available device resources in the region that extends from location X81_Y0 to location X91_Y11
Info (170194): Fitter routing operations ending: elapsed time is 00:00:04
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.89 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169177): 156 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV E Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin CLOCK2_50 uses I/O standard 3.3-V LVTTL at AG14
    Info (169178): Pin CLOCK3_50 uses I/O standard 3.3-V LVTTL at AG15
    Info (169178): Pin UART_RTS uses I/O standard 3.3-V LVTTL at J13
    Info (169178): Pin UART_RXD uses I/O standard 3.3-V LVTTL at G12
    Info (169178): Pin IRDA_RXD uses I/O standard 3.3-V LVTTL at Y15
    Info (169178): Pin FL_FY uses I/O standard 2.5 V at D9
    Info (169178): Pin OTG_INT[0] uses I/O standard 3.3-V LVTTL at A6
    Info (169178): Pin OTG_INT[1] uses I/O standard 3.3-V LVTTL at D5
    Info (169178): Pin OTG_DREQ[0] uses I/O standard 3.3-V LVTTL at J1
    Info (169178): Pin OTG_DREQ[1] uses I/O standard 3.3-V LVTTL at B4
    Info (169178): Pin SD_WP_N uses I/O standard 3.3-V LVTTL at AF14
    Info (169178): Pin AUD_ADCDAT uses I/O standard 3.3-V LVTTL at D2
    Info (169178): Pin TD_CLK27 uses I/O standard 3.3-V LVTTL at B14
    Info (169178): Pin TD_DATA[0] uses I/O standard 3.3-V LVTTL at E8
    Info (169178): Pin TD_DATA[1] uses I/O standard 3.3-V LVTTL at A7
    Info (169178): Pin TD_DATA[2] uses I/O standard 3.3-V LVTTL at D8
    Info (169178): Pin TD_DATA[3] uses I/O standard 3.3-V LVTTL at C7
    Info (169178): Pin TD_DATA[4] uses I/O standard 3.3-V LVTTL at D7
    Info (169178): Pin TD_DATA[5] uses I/O standard 3.3-V LVTTL at D6
    Info (169178): Pin TD_DATA[6] uses I/O standard 3.3-V LVTTL at E7
    Info (169178): Pin TD_DATA[7] uses I/O standard 3.3-V LVTTL at F7
    Info (169178): Pin TD_HS uses I/O standard 3.3-V LVTTL at E5
    Info (169178): Pin TD_VS uses I/O standard 3.3-V LVTTL at E4
    Info (169178): Pin DRAM_DQ[0] uses I/O standard 3.3-V LVTTL at W3
    Info (169178): Pin DRAM_DQ[1] uses I/O standard 3.3-V LVTTL at W2
    Info (169178): Pin DRAM_DQ[2] uses I/O standard 3.3-V LVTTL at V4
    Info (169178): Pin DRAM_DQ[3] uses I/O standard 3.3-V LVTTL at W1
    Info (169178): Pin DRAM_DQ[4] uses I/O standard 3.3-V LVTTL at V3
    Info (169178): Pin DRAM_DQ[5] uses I/O standard 3.3-V LVTTL at V2
    Info (169178): Pin DRAM_DQ[6] uses I/O standard 3.3-V LVTTL at V1
    Info (169178): Pin DRAM_DQ[7] uses I/O standard 3.3-V LVTTL at U3
    Info (169178): Pin DRAM_DQ[8] uses I/O standard 3.3-V LVTTL at Y3
    Info (169178): Pin DRAM_DQ[9] uses I/O standard 3.3-V LVTTL at Y4
    Info (169178): Pin DRAM_DQ[10] uses I/O standard 3.3-V LVTTL at AB1
    Info (169178): Pin DRAM_DQ[11] uses I/O standard 3.3-V LVTTL at AA3
    Info (169178): Pin DRAM_DQ[12] uses I/O standard 3.3-V LVTTL at AB2
    Info (169178): Pin DRAM_DQ[13] uses I/O standard 3.3-V LVTTL at AC1
    Info (169178): Pin DRAM_DQ[14] uses I/O standard 3.3-V LVTTL at AB3
    Info (169178): Pin DRAM_DQ[15] uses I/O standard 3.3-V LVTTL at AC2
    Info (169178): Pin DRAM_DQ[16] uses I/O standard 3.3-V LVTTL at M8
    Info (169178): Pin DRAM_DQ[17] uses I/O standard 3.3-V LVTTL at L8
    Info (169178): Pin DRAM_DQ[18] uses I/O standard 3.3-V LVTTL at P2
    Info (169178): Pin DRAM_DQ[19] uses I/O standard 3.3-V LVTTL at N3
    Info (169178): Pin DRAM_DQ[20] uses I/O standard 3.3-V LVTTL at N4
    Info (169178): Pin DRAM_DQ[21] uses I/O standard 3.3-V LVTTL at M4
    Info (169178): Pin DRAM_DQ[22] uses I/O standard 3.3-V LVTTL at M7
    Info (169178): Pin DRAM_DQ[23] uses I/O standard 3.3-V LVTTL at L7
    Info (169178): Pin DRAM_DQ[24] uses I/O standard 3.3-V LVTTL at U5
    Info (169178): Pin DRAM_DQ[25] uses I/O standard 3.3-V LVTTL at R7
    Info (169178): Pin DRAM_DQ[26] uses I/O standard 3.3-V LVTTL at R1
    Info (169178): Pin DRAM_DQ[27] uses I/O standard 3.3-V LVTTL at R2
    Info (169178): Pin DRAM_DQ[28] uses I/O standard 3.3-V LVTTL at R3
    Info (169178): Pin DRAM_DQ[29] uses I/O standard 3.3-V LVTTL at T3
    Info (169178): Pin DRAM_DQ[30] uses I/O standard 3.3-V LVTTL at U4
    Info (169178): Pin DRAM_DQ[31] uses I/O standard 3.3-V LVTTL at U1
    Info (169178): Pin FL_DQ[0] uses I/O standard 3.3-V LVTTL at AH8
    Info (169178): Pin FL_DQ[1] uses I/O standard 3.3-V LVTTL at AF10
    Info (169178): Pin FL_DQ[2] uses I/O standard 3.3-V LVTTL at AG10
    Info (169178): Pin FL_DQ[3] uses I/O standard 3.3-V LVTTL at AH10
    Info (169178): Pin FL_DQ[4] uses I/O standard 3.3-V LVTTL at AF11
    Info (169178): Pin FL_DQ[5] uses I/O standard 3.3-V LVTTL at AG11
    Info (169178): Pin FL_DQ[6] uses I/O standard 3.3-V LVTTL at AH11
    Info (169178): Pin FL_DQ[7] uses I/O standard 3.3-V LVTTL at AF12
    Info (169178): Pin SRAM_DQ[0] uses I/O standard 3.3-V LVTTL at AH3
    Info (169178): Pin SRAM_DQ[1] uses I/O standard 3.3-V LVTTL at AF4
    Info (169178): Pin SRAM_DQ[2] uses I/O standard 3.3-V LVTTL at AG4
    Info (169178): Pin SRAM_DQ[3] uses I/O standard 3.3-V LVTTL at AH4
    Info (169178): Pin SRAM_DQ[4] uses I/O standard 3.3-V LVTTL at AF6
    Info (169178): Pin SRAM_DQ[5] uses I/O standard 3.3-V LVTTL at AG6
    Info (169178): Pin SRAM_DQ[6] uses I/O standard 3.3-V LVTTL at AH6
    Info (169178): Pin SRAM_DQ[7] uses I/O standard 3.3-V LVTTL at AF7
    Info (169178): Pin SRAM_DQ[8] uses I/O standard 3.3-V LVTTL at AD1
    Info (169178): Pin SRAM_DQ[9] uses I/O standard 3.3-V LVTTL at AD2
    Info (169178): Pin SRAM_DQ[10] uses I/O standard 3.3-V LVTTL at AE2
    Info (169178): Pin SRAM_DQ[11] uses I/O standard 3.3-V LVTTL at AE1
    Info (169178): Pin SRAM_DQ[12] uses I/O standard 3.3-V LVTTL at AE3
    Info (169178): Pin SRAM_DQ[13] uses I/O standard 3.3-V LVTTL at AE4
    Info (169178): Pin SRAM_DQ[14] uses I/O standard 3.3-V LVTTL at AF3
    Info (169178): Pin SRAM_DQ[15] uses I/O standard 3.3-V LVTTL at AG3
    Info (169178): Pin OTG_DATA[0] uses I/O standard 3.3-V LVTTL at J6
    Info (169178): Pin OTG_DATA[1] uses I/O standard 3.3-V LVTTL at K4
    Info (169178): Pin OTG_DATA[2] uses I/O standard 3.3-V LVTTL at J5
    Info (169178): Pin OTG_DATA[3] uses I/O standard 3.3-V LVTTL at K3
    Info (169178): Pin OTG_DATA[4] uses I/O standard 3.3-V LVTTL at J4
    Info (169178): Pin OTG_DATA[5] uses I/O standard 3.3-V LVTTL at J3
    Info (169178): Pin OTG_DATA[6] uses I/O standard 3.3-V LVTTL at J7
    Info (169178): Pin OTG_DATA[7] uses I/O standard 3.3-V LVTTL at H6
    Info (169178): Pin OTG_DATA[8] uses I/O standard 3.3-V LVTTL at H3
    Info (169178): Pin OTG_DATA[9] uses I/O standard 3.3-V LVTTL at H4
    Info (169178): Pin OTG_DATA[10] uses I/O standard 3.3-V LVTTL at G1
    Info (169178): Pin OTG_DATA[11] uses I/O standard 3.3-V LVTTL at G2
    Info (169178): Pin OTG_DATA[12] uses I/O standard 3.3-V LVTTL at G3
    Info (169178): Pin OTG_DATA[13] uses I/O standard 3.3-V LVTTL at F1
    Info (169178): Pin OTG_DATA[14] uses I/O standard 3.3-V LVTTL at F3
    Info (169178): Pin OTG_DATA[15] uses I/O standard 3.3-V LVTTL at G4
    Info (169178): Pin OTG_FSPEED uses I/O standard 3.3-V LVTTL at C6
    Info (169178): Pin OTG_LSPEED uses I/O standard 3.3-V LVTTL at B6
    Info (169178): Pin LCD_DATA[0] uses I/O standard 3.3-V LVTTL at L3
    Info (169178): Pin LCD_DATA[1] uses I/O standard 3.3-V LVTTL at L1
    Info (169178): Pin LCD_DATA[2] uses I/O standard 3.3-V LVTTL at L2
    Info (169178): Pin LCD_DATA[3] uses I/O standard 3.3-V LVTTL at K7
    Info (169178): Pin LCD_DATA[4] uses I/O standard 3.3-V LVTTL at K1
    Info (169178): Pin LCD_DATA[5] uses I/O standard 3.3-V LVTTL at K2
    Info (169178): Pin LCD_DATA[6] uses I/O standard 3.3-V LVTTL at M3
    Info (169178): Pin LCD_DATA[7] uses I/O standard 3.3-V LVTTL at M5
    Info (169178): Pin SD_DAT[0] uses I/O standard 3.3-V LVTTL at AE14
    Info (169178): Pin SD_DAT[1] uses I/O standard 3.3-V LVTTL at AF13
    Info (169178): Pin SD_DAT[2] uses I/O standard 3.3-V LVTTL at AB14
    Info (169178): Pin SD_DAT[3] uses I/O standard 3.3-V LVTTL at AC14
    Info (169178): Pin SD_CMD uses I/O standard 3.3-V LVTTL at AD14
    Info (169178): Pin SD_CLK uses I/O standard 3.3-V LVTTL at AE13
    Info (169178): Pin I2C_SDAT uses I/O standard 3.3-V LVTTL at A8
    Info (169178): Pin PS2_DAT uses I/O standard 3.3-V LVTTL at H5
    Info (169178): Pin PS2_CLK uses I/O standard 3.3-V LVTTL at G6
    Info (169178): Pin PS2_DAT2 uses I/O standard 3.3-V LVTTL at F5
    Info (169178): Pin PS2_CLK2 uses I/O standard 3.3-V LVTTL at G5
    Info (169178): Pin AUD_ADCLRCK uses I/O standard 3.3-V LVTTL at C2
    Info (169178): Pin AUD_DACLRCK uses I/O standard 3.3-V LVTTL at E3
    Info (169178): Pin AUD_BCLK uses I/O standard 3.3-V LVTTL at F2
    Info (169178): Pin GPIO[5] uses I/O standard 3.3-V LVTTL at Y16
    Info (169178): Pin GPIO[6] uses I/O standard 3.3-V LVTTL at AD21
    Info (169178): Pin GPIO[7] uses I/O standard 3.3-V LVTTL at AE16
    Info (169178): Pin GPIO[8] uses I/O standard 3.3-V LVTTL at AD15
    Info (169178): Pin GPIO[9] uses I/O standard 3.3-V LVTTL at AE15
    Info (169178): Pin GPIO[10] uses I/O standard 3.3-V LVTTL at AC19
    Info (169178): Pin GPIO[11] uses I/O standard 3.3-V LVTTL at AF16
    Info (169178): Pin GPIO[12] uses I/O standard 3.3-V LVTTL at AD19
    Info (169178): Pin GPIO[13] uses I/O standard 3.3-V LVTTL at AF15
    Info (169178): Pin GPIO[14] uses I/O standard 3.3-V LVTTL at AF24
    Info (169178): Pin GPIO[15] uses I/O standard 3.3-V LVTTL at AE21
    Info (169178): Pin GPIO[16] uses I/O standard 3.3-V LVTTL at AF25
    Info (169178): Pin GPIO[17] uses I/O standard 3.3-V LVTTL at AC22
    Info (169178): Pin GPIO[18] uses I/O standard 3.3-V LVTTL at AE22
    Info (169178): Pin GPIO[19] uses I/O standard 3.3-V LVTTL at AF21
    Info (169178): Pin GPIO[20] uses I/O standard 3.3-V LVTTL at AF22
    Info (169178): Pin GPIO[21] uses I/O standard 3.3-V LVTTL at AD22
    Info (169178): Pin GPIO[22] uses I/O standard 3.3-V LVTTL at AG25
    Info (169178): Pin GPIO[23] uses I/O standard 3.3-V LVTTL at AD25
    Info (169178): Pin GPIO[24] uses I/O standard 3.3-V LVTTL at AH25
    Info (169178): Pin GPIO[25] uses I/O standard 3.3-V LVTTL at AE25
    Info (169178): Pin GPIO[26] uses I/O standard 3.3-V LVTTL at AG22
    Info (169178): Pin GPIO[31] uses I/O standard 3.3-V LVTTL at AG23
    Info (169178): Pin GPIO[0] uses I/O standard 3.3-V LVTTL at AB22
    Info (169178): Pin GPIO[1] uses I/O standard 3.3-V LVTTL at AC15
    Info (169178): Pin GPIO[2] uses I/O standard 3.3-V LVTTL at AB21
    Info (169178): Pin GPIO[3] uses I/O standard 3.3-V LVTTL at Y17
    Info (169178): Pin GPIO[4] uses I/O standard 3.3-V LVTTL at AC21
    Info (169178): Pin GPIO[27] uses I/O standard 3.3-V LVTTL at AE24
    Info (169178): Pin GPIO[28] uses I/O standard 3.3-V LVTTL at AH22
    Info (169178): Pin GPIO[29] uses I/O standard 3.3-V LVTTL at AF26
    Info (169178): Pin GPIO[30] uses I/O standard 3.3-V LVTTL at AE20
    Info (169178): Pin GPIO[32] uses I/O standard 3.3-V LVTTL at AF20
    Info (169178): Pin GPIO[33] uses I/O standard 3.3-V LVTTL at AH26
    Info (169178): Pin GPIO[34] uses I/O standard 3.3-V LVTTL at AH23
    Info (169178): Pin GPIO[35] uses I/O standard 3.3-V LVTTL at AG26
    Info (169178): Pin CLOCK_50 uses I/O standard 3.3-V LVTTL at Y2
Warning (169064): Following 144 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin DRAM_DQ[0] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[1] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[2] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[3] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[4] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[5] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[6] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[7] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[8] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[9] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[10] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[11] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[12] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[13] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[14] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[15] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[16] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[17] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[18] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[19] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[20] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[21] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[22] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[23] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[24] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[25] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[26] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[27] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[28] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[29] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[30] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[31] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[0] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[1] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[2] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[3] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[4] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[5] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[6] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[7] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[0] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[1] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[2] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[3] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[4] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[5] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[6] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[7] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[8] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[9] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[10] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[11] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[12] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[13] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[14] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[15] has a permanently disabled output enable
    Info (169065): Pin OTG_DATA[0] has a permanently disabled output enable
    Info (169065): Pin OTG_DATA[1] has a permanently disabled output enable
    Info (169065): Pin OTG_DATA[2] has a permanently disabled output enable
    Info (169065): Pin OTG_DATA[3] has a permanently disabled output enable
    Info (169065): Pin OTG_DATA[4] has a permanently disabled output enable
    Info (169065): Pin OTG_DATA[5] has a permanently disabled output enable
    Info (169065): Pin OTG_DATA[6] has a permanently disabled output enable
    Info (169065): Pin OTG_DATA[7] has a permanently disabled output enable
    Info (169065): Pin OTG_DATA[8] has a permanently disabled output enable
    Info (169065): Pin OTG_DATA[9] has a permanently disabled output enable
    Info (169065): Pin OTG_DATA[10] has a permanently disabled output enable
    Info (169065): Pin OTG_DATA[11] has a permanently disabled output enable
    Info (169065): Pin OTG_DATA[12] has a permanently disabled output enable
    Info (169065): Pin OTG_DATA[13] has a permanently disabled output enable
    Info (169065): Pin OTG_DATA[14] has a permanently disabled output enable
    Info (169065): Pin OTG_DATA[15] has a permanently disabled output enable
    Info (169065): Pin OTG_FSPEED has a permanently disabled output enable
    Info (169065): Pin OTG_LSPEED has a permanently disabled output enable
    Info (169065): Pin LCD_DATA[0] has a permanently disabled output enable
    Info (169065): Pin LCD_DATA[1] has a permanently disabled output enable
    Info (169065): Pin LCD_DATA[2] has a permanently disabled output enable
    Info (169065): Pin LCD_DATA[3] has a permanently disabled output enable
    Info (169065): Pin LCD_DATA[4] has a permanently disabled output enable
    Info (169065): Pin LCD_DATA[5] has a permanently disabled output enable
    Info (169065): Pin LCD_DATA[6] has a permanently disabled output enable
    Info (169065): Pin LCD_DATA[7] has a permanently disabled output enable
    Info (169065): Pin SD_DAT[0] has a permanently disabled output enable
    Info (169065): Pin SD_DAT[1] has a permanently disabled output enable
    Info (169065): Pin SD_DAT[2] has a permanently disabled output enable
    Info (169065): Pin SD_DAT[3] has a permanently disabled output enable
    Info (169065): Pin SD_CMD has a permanently disabled output enable
    Info (169065): Pin SD_CLK has a permanently disabled output enable
    Info (169065): Pin I2C_SDAT has a permanently disabled output enable
    Info (169065): Pin PS2_DAT has a permanently disabled output enable
    Info (169065): Pin PS2_CLK has a permanently disabled output enable
    Info (169065): Pin PS2_DAT2 has a permanently disabled output enable
    Info (169065): Pin PS2_CLK2 has a permanently disabled output enable
    Info (169065): Pin ENET_DATA[0] has a permanently disabled output enable
    Info (169065): Pin ENET_DATA[1] has a permanently disabled output enable
    Info (169065): Pin ENET_DATA[2] has a permanently disabled output enable
    Info (169065): Pin ENET_DATA[3] has a permanently disabled output enable
    Info (169065): Pin ENET_DATA[4] has a permanently disabled output enable
    Info (169065): Pin ENET_DATA[5] has a permanently disabled output enable
    Info (169065): Pin ENET_DATA[6] has a permanently disabled output enable
    Info (169065): Pin ENET_DATA[7] has a permanently disabled output enable
    Info (169065): Pin ENET_DATA[8] has a permanently disabled output enable
    Info (169065): Pin ENET_DATA[9] has a permanently disabled output enable
    Info (169065): Pin ENET_DATA[10] has a permanently disabled output enable
    Info (169065): Pin ENET_DATA[11] has a permanently disabled output enable
    Info (169065): Pin ENET_DATA[12] has a permanently disabled output enable
    Info (169065): Pin ENET_DATA[13] has a permanently disabled output enable
    Info (169065): Pin ENET_DATA[14] has a permanently disabled output enable
    Info (169065): Pin ENET_DATA[15] has a permanently disabled output enable
    Info (169065): Pin AUD_ADCLRCK has a permanently disabled output enable
    Info (169065): Pin AUD_DACLRCK has a permanently disabled output enable
    Info (169065): Pin AUD_BCLK has a permanently disabled output enable
    Info (169065): Pin GPIO[5] has a permanently disabled output enable
    Info (169065): Pin GPIO[6] has a permanently disabled output enable
    Info (169065): Pin GPIO[7] has a permanently disabled output enable
    Info (169065): Pin GPIO[8] has a permanently disabled output enable
    Info (169065): Pin GPIO[9] has a permanently disabled output enable
    Info (169065): Pin GPIO[10] has a permanently disabled output enable
    Info (169065): Pin GPIO[11] has a permanently disabled output enable
    Info (169065): Pin GPIO[12] has a permanently disabled output enable
    Info (169065): Pin GPIO[13] has a permanently disabled output enable
    Info (169065): Pin GPIO[14] has a permanently disabled output enable
    Info (169065): Pin GPIO[15] has a permanently disabled output enable
    Info (169065): Pin GPIO[16] has a permanently disabled output enable
    Info (169065): Pin GPIO[17] has a permanently disabled output enable
    Info (169065): Pin GPIO[18] has a permanently disabled output enable
    Info (169065): Pin GPIO[19] has a permanently disabled output enable
    Info (169065): Pin GPIO[20] has a permanently disabled output enable
    Info (169065): Pin GPIO[21] has a permanently disabled output enable
    Info (169065): Pin GPIO[22] has a permanently disabled output enable
    Info (169065): Pin GPIO[23] has a permanently disabled output enable
    Info (169065): Pin GPIO[24] has a permanently disabled output enable
    Info (169065): Pin GPIO[25] has a permanently disabled output enable
    Info (169065): Pin GPIO[26] has a permanently disabled output enable
    Info (169065): Pin GPIO[31] has a permanently disabled output enable
    Info (169065): Pin GPIO[0] has a permanently disabled output enable
    Info (169065): Pin GPIO[2] has a permanently disabled output enable
    Info (169065): Pin GPIO[4] has a permanently disabled output enable
    Info (169065): Pin GPIO[27] has a permanently enabled output enable
    Info (169065): Pin GPIO[28] has a permanently enabled output enable
    Info (169065): Pin GPIO[29] has a permanently enabled output enable
    Info (169065): Pin GPIO[30] has a permanently enabled output enable
    Info (169065): Pin GPIO[32] has a permanently enabled output enable
    Info (169065): Pin GPIO[34] has a permanently enabled output enable
Info (144001): Generated suppressed messages file U:/Project3/output_files/EE316Project3.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 287 warnings
    Info: Peak virtual memory: 5725 megabytes
    Info: Processing ended: Tue Feb 20 14:29:55 2024
    Info: Elapsed time: 00:00:20
    Info: Total CPU time (on all processors): 00:00:31


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in U:/Project3/output_files/EE316Project3.fit.smsg.


