% Copyright (c) 2016 Grigory Rechistov <grigory.rechistov@phystech.edu>
% This work is licensed under the Creative Commons Attribution-NonCommercial-ShareAlike 4.0 Worldwide.
% To view a copy of this license, visit http://creativecommons.org/licenses/by-nc-sa/4.0/.

\chapter{Потактовая симуляция}\label{cycle}

\dictum[Враги — Танго]{Вот эту руку — сюда, эту — сюда, \\ Ногу вот так. \\ Вот эту голову так, смотри на меня, \\ Двигайся в такт.}

\section[Мотивация]{Мотивация к созданию ещё одного подхода к моделированию систем}

В предыдущих главах мы рассмотрели сценарии моделирования, которые условно можно классифицировать по соотношению количества независимых агентов в системе и частоте возникновения событий.

\begin{enumerate}
    \item Одно устройство; события на каждом шаге симуляции. Характерная ситуация для моделирования процессора.
    \item Много устройств; события возникают редко (значительно реже, чем на каждом такте). Ситуация возникает при симуляции системы дискретных событий.
    \item Мало устройств; мало событий. При использовании аналитических методов и теории массового обслуживания (см. приложение~\ref{alternatives}) мы имеем максимально простую модель системы, зачастую не требующую компьютерной симуляции.
\end{enumerate}

В данной классификации не хватает последней, четвёртой, возможности.

\begin{enumerate}[resume] % NOT Do not use starred version (enumerate*) here - it won't work.
    \item Много устройств; события на каждом такте.
\end{enumerate}

В действительности такая ситуация возникает в симуляторах, создаваемых для потактового моделирования  цифровых схем. Они наиболее точно отражают процессы, происходящие в аппаратуре, и потому каждый внутренний блок некоторого кристалла имеет своё отображение на часть модели. Принципиально ничто не мешает использовать схему DES и здесь — она будет корректно работать. Однако при этом она не будет давать наилучшую визуализацию процессов, происходящих в системе, — симулятор вынужден постоянно обрабатывать длинные очереди событий, привязанных к одному симулируемому такту (рис.~\ref{fig:des-long}), тогда как чаще всего от такой модели требуется выдавать информацию о потоках данных между узлами, детали их коммуникаций. Кроме того, DES не позволяет построить эффективный симулятор с точки зрения скорости исполнения.

\begin{figure}[htbp]
    \centering
	\inputpicture{drawings/des-long}
    \caption[Потактовая симуляция с DES]{Потактовая симуляция с DES. Длинные цепочки событий, ожидающих обработки на каждом такте, замедляют симуляцию. Кроме того, это усложняет понимание связей между происходящими в системе процессами}
    \label{fig:des-long}
\end{figure}

Современные цифровые схемы являются синхронными — темп вычислений задаётся единым\footnote{Или группой нескольких тесно связанных.}  тактовым генератором. Состояния всех составляющих систему логических элементов изменяются одновременно по его сигналу. Кроме того, результаты вычислений с текущего такта работы некоторого узла не будут переданы и доступны получателю до наступления следующего такта. Необходимо отразить эти факты при моделировании.

\section{Сложности моделирования}

При проектировании схемы работы симулятора необходимо учесть ряд дополнительных усложняющих факторов (рис.~\ref{fig:features}).

\begin{itemize*}
    \item Узлы реальной схемы работают параллельно, тогда как симулятор должен допускать последовательную реализацию, в которой одновременные события будут обрабатываться в некотором порядке.
    \item Субмодули могут иметь много входов и выходов, соединённых сложным образом.
    \item Выдаваемые узлом данные часто меняют состояние не только последующих за ним, но и предыдущих узлов (и даже самого себя, как будет показано далее).
    \item Вычисление некоторых операций может составлять несколько тактов; результат их вычислений выдаётся с задержкой по отношению к моменту прибытия входных данных.
    \item Узлы могут состоять из более мелких единиц. Если на первоначальных этапах они могут представлены как чёрный ящик, на более поздних стадиях проектирования и исследований, при  уточнении модели, потребуется симулировать и их.
\end{itemize*}

\begin{figure}[htbp]
    \centering
	\inputpicture{drawings/features}
    \caption[Пример соединения узлов]{Пример соединения узлов в некоторой синхронной цифровой схеме}
    \label{fig:features}
\end{figure}

\subsection{Зависимости между узлами}

На каждом такте работы узлы реальной схемы обрабатывают данные, полученные в результате операций предыдущего такта. При построении последовательной потактовой модели возникает ситуация, когда часть узлов уже закончила выполнять свой такт, а часть ещё не начала и находится на предыдущем. Как обеспечить изоляцию данных между тактами? При непосредственном соединении модулей то, какие данные будут на входе устройства, зависит от того, отработал ли предыдущий в цепочке соединения узел свой текущий такт, и на его выходе уже новое значение, или нет, и тогда значения относятся к предыдущему такту. 

Можно попытаться обеспечить корректность с помощью установки глобального порядка симуляции. В этом случае первыми симулируются узлы, результаты которых потребляются в работе остальных. При больших масштабах и частых изменениях в соединениях между узлами за этим порядком становится сложно следить. Это приводит к существенным сложностям поддержки модели и массе трудноуловимых ошибок. Кроме того, если в системе присутствуют циклические зависимости, т.е. часть данных с выхода схемы поступает на её вход, то установка глобального порядка невозможна.

\section{Схема симуляции}

Необходим масштабируемый и достаточно простой подход. Решение заключается в отделении временных аспектов моделирования от функциональных, а также в вынесении состояния системы контролируемым и иерархическим образом. 

\begin{itemize*}
    \item Функции узлов являются функциями в математическом смысле — они дают результат мгновенно, без побочных эффектов, и их результат зависит только от входных данных (рис.~\ref{fig:pure-function}. При наличии у узла множественных входов или выходов они объединяются в один логический с соответствующей суммарной шириной в битах.
    \item Время, затрачиваемое на выполнение операции, представлено в виде устройства линии задержки с фиксированными длиной и пропускной способностью (рис.~\ref{fig:delay-line}.
    \item Состояние узлов не хранится внутри блоков (подробнее — в секции~\ref{sec:state}).
\end{itemize*}

\begin{figure}[htbp]
\centering
\subfigure[Функциональный блок]{
	\inputpicture{drawings/pure-function}
    \label{fig:pure-function}
}
\subfigure[Порт — линия задержки]{
	\inputpicture{drawings/delay-line}
    \label{fig:delay-line}
}
\caption{Два класса элементов, используемых при тактовой симуляции}
\end{figure}

Моделирование в потактовых моделях ненулевой длительности передачи сигналов линиями задержки широко принято, эта абстракция имеет название \textit{порт}~\cite{asim}.

\subsection{Алгоритм работы}

Главное правило соединения двух типов элементов состоит в том, что нельзя напрямую соединять два функциональных элемента — между ними должен находиться как минимум один порт. Каждый такт симуляции состоит из двух стадий, в течение которых изменяется состояние только одного класса объектов. Таким образом, они изолированы друг от друга.

\paragraph{Вычисление функций.} Вычисляются все функциональные блоки (рис.~\ref{fig:cycle-phase1}. Результаты вычислений помещаются на их выходы. Порядок обхода блоков и вызова их функций неважен, т.к. на этой стадии каждый из них отделён от результатов работы остальных с помощью портов.

\paragraph{Передача данных.} Активны объекты портов. При этом каждый переносит значение со своего входа на свой выход (рис.~\ref{fig:cycle-phase2}.

\begin{figure}[htbp]
\centering
\subfigure[Вычисление функциональных блоков]{
\scalebox{0.6}{
    \inputpicture{drawings/cycle-phase1}
} % scalebox
    \label{fig:cycle-phase1}
}
\subfigure[Передача данных портами]{
\scalebox{0.6}{
    \inputpicture{drawings/cycle-phase2}
} % scalebox
    \label{fig:cycle-phase2}
}
\caption[Две фазы работы потактовой симуляции с использованием портов]{Две фазы работы симуляции с использованием портов для одного симулируемого такта}
% Тёмными точками показано положение новых данных, созданных или передаваемых в течение текущего такта. Светлым кружком показаны данные, находящиеся в транзите с предыдущего такта 
\end{figure}


\section{Замечания к реализации схемы}

Обозначенный в этой главе подход является достаточно универсальным, чтобы быть использованным для построения потактовых моделей. Рассмотрим теперь  некоторые дополнительные детали, полезные для практической реализации.

\subsection{Готовность данных}

Как уже было отмечено, длительность операций может превышать один такт; в таком случае на выходе соответствующего порта не должно быть выходного результата в течение некоторого времени. Тем не менее каждый порт читает значение на своём входе и передаёт его на выход на каждом такте, не анализируя, корректно ли значение. Для унификации указанных двух ситуаций к входным и выходным данным добавляется ещё один бит «данные валидны» (рис.~\ref{fig:valid}). Функциональные блоки имеют доступ к этому биту и могут помечать выходное значение как правильное или как пустое в зависимости от реализуемой в них логики.

\begin{figure}[htbp]
    \centering
	\inputpicture{drawings/valid}
    \caption[Бит валидности]{Бит валидности. Если он равен нулю, значение, передаваемое в поле данных, не имеет смысла}
    \label{fig:valid}
\end{figure}

Отметим, что такой подход напоминает реализацию, используемую в реальной аппаратуре, например, при обращении к медленной памяти: после подачи запроса на шину адреса считывание результата с шины данных не будет производиться до тех пор, пока на отдельном контакте готовности не появится соответствующий сигнал.

\subsection{Латентность и пропускная способность портов}

На рис.~\ref{fig:latency-bandwidth} показано, как выражаются понятия латентности $\lambda$ (такт) и пропускной способности $X$ (бит/такт) некоторого узла в модели, использующей порты. Обработка одного блока информации целиком требует количество тактов, равное числу последовательных узлов. Однако одновременно в обработке на разных стадиях может находиться более одного такого блока, и количество выдаваемых данных за каждый такт (темп передачи)  определяется шириной портов и степенью утилизации канала.

\begin{figure}[htbp]
    \centering
	\inputpicture{drawings/latency-bandwidth}
    \caption[Латентность и пропускная способность порта]{Различие между латентностью и пропускной способностью порта. Тёмными блоками обозначены валидные данные. В одной линии задержки могут одновременно находиться несколько транзакций на различных стадиях своего пути от отправителя к получателю}
    \label{fig:latency-bandwidth}
\end{figure}


\subsection{Последовательное соединение портов}

Используя порты, конструкторы новых систем могут изучать изменения в производительности моделируемого устройства в зависимости от длин задержек, для этого им достаточно варьировать параметры соответствующих линий.

Однако возникает проблема: корректно ли соединять порты непосредственно друг с другом? Ведь это нарушает принцип изолированности стадий симуляции. 
Можно предложить три способа решения данной проблемы.

\begin{enumerate*}
    \item Разделять однотактовые порты простыми функциональными устройствами — повторителями сигнала. В данном случае мы запрещаем непосредственное соединение портов так же, как это сделано для функциональных элементов.
    \item В отличие от функциональных элементов, порты всегда имеют ровно один вход и выход и потому могут быть относительно легко упорядочены внутри группы при последовательном соединении и соответсвенно симулироваться в порядке, приводящем к правильному потоку данных.
    \item Можно обеспечивать длинные задержки не однотактными портами, а реализовать многотактный вариант, имеющий внутреннее состояние и самостоятельно следящий за всеми транзакциями, находящимися внутри него.
\end{enumerate*}

\begin{digression}%{Философское отступление}

В физике для описания волновых процессов~\cite{sivukhin-vol5} существуют понятия «фазовой скорости» для движения фазового фронта (поверхности постоянной фазы) и «групповой скорости» для максимума амплитудной огибающей квазимонохроматического волнового пакета. Оба они характеризуют один периодический процесс, однако относятся к разным типам возмущения. Проводя аналогию между этими понятиями и пропускной способностью с латентностью\footnote{Точнее, с величиной, обратной латентности — $\frac{1}{\lambda}$, имеющей размерность частоты.} некоторой системы, можно сказать, что первая величина характеризует темп обработки в установившемся, непрерывном режиме подачи данных на вход, тогда как вторая характеризует реакцию системы на внезапное изменение внешних условий.
\end{digression}


\subsection{Композиция узлов}

На рис.~\ref{fig:ports-compose} показано, каким образом можно скрывать части симулируемой системы внутри одного блока на примере последовательного соединения. Если для нас не представляют интереса внутренние процессы, мы можем заменить несколько мелких блоков одним, выполняющим их функцию. При этом его задержка будет равна суммарной длине цепочки портов исходной системы.

\begin{figure}[htbp]
    \centering
	\inputpicture{drawings/ports-compose}
    \caption[Использование композиции устройств в модели]{Использование композиции устройств в потактовой модели, построенной с помощью портов. Два последовательно соединённых узла можно заменить одним, совмещающим функции обоих. Порты заменяются одним с задержкой, равной сумме исходных}
    \label{fig:ports-compose}
\end{figure}


\subsection[Хранение состояния узлов]{Хранение состояния узлов}\label{sec:state}

В предложенном ранее дизайне функционального элемента не предусмотрена возможность хранения им внутреннего состояния. Однако оно необходимо для моделирования многих устройств, например триггеров, регистров, кэшей. Решение заключается в вынесении внутреннего состояния на текущем такте как части выходного результата и передачи его на вход того же устройства через порт на следующий такт (рис.~\ref{fig:state-storing}).

\begin{figure}[htbp]
    \centering
	\inputpicture{drawings/state-storing}
    \caption[Хранение состояния узла]{Хранение состояния узла с помощью задержки на один такт}
    \label{fig:state-storing}
\end{figure}

Однако в случае, когда архитектурное состояние узла содержит большое число элементов, передача данных таким образом может оказаться нерациональной как с точки зрения производительности (необходимо часто перекачивать большой массив данных), так и с точки зрения требуемой памяти (в любой момент на входе и выхода порта хранится две копии состояния узла). 

Как правило, только относительно небольшая часть состояния меняется на каждом такте. Поэтому оптимизация данной схемы состоит в том, чтобы на выходе узла отмечать изменившиеся в процессе вычисления данные. Затем, при выполнении их передачи по линии порта на выходе следует изменить только часть.

%\subsection{Нулевые задержки}
%В некоторых случаях оказывается удобным \cite{baida-thesis2013}


\section{Параллельные потактовые модели}

Все узлы синхронной потактовой схемы работают одновременно, что приводит к мысли о возможности построения эффективной параллельной симуляции. Чем больше независимых узлов содержит моделируемое устройство, тем на большее число потоков она может быть распределена. С другой стороны, синхронизация узлов происходит на каждом такте моделируемой системы, и связанные с ней накладные расходы могут уничтожить потенциал ускорения.

Число одновременно работающих в симуляции узлов может значительно превышать число доступных на современных компьютерах ядер, что означает, что весь потенциал параллелизма в потактовой модели такой системы нереализуем.


\section{Реализация потактовых моделей на~ПЛИС}

Из-за необходимости симулирования в потактовых моделях большого числа деталей поведения реальной системы скорость работы программной реализации модели на обычных рабочих станциях или серверах крайне низка — замедление относительно теоретических значений, полученных при использовании прямого исполнения, может достигать сотен тысяч раз. Поэтому довольно популярным является решение, при котором модель переносится на специальный ускоритель — вычислительное устройство на основе FPGA\footnote{\textit{англ.} Field Programmable Gate Array, что приблизительно соответствует понятию ПЛИС — программируемые логические интегральные схемы.}. Их особенностью является высокая частота внутреннего тактового генератора и возможность реализации модели с высокой степенью параллельности — как уже было описано ранее, внутри своей фазы симуляции отдельные функциональные узлы и порты могут исполняться независимо друг от друга. Недостатком метода является относительная сложность программирования этих устройств, а также их высокая цена. Кроме того, масштабы моделей некоторых устройств могут оказаться таковы, что их затруднительно разместить целиком на одной плате с FPGA-чипом; при этом приходится идти на всевозможные ухищрения.

Примеры использования FPGA для потактовых моделей можно найти в работах~\cite{a-ports, hasim}.

\section{Взаимодействие функциональной и~потактовой моделей}

Создание потактового симулятора некоторого устройства часто начинается после того, как в наличии имеется его рабочий функциональный вариант модели. При этом желательно переиспользовать часть функциональности для того, чтобы уменьшить объём работы,  а также избавиться от необходимости его отлаживать. Поэтому разумным решением является написание потактовой части как \emph{модели задержек} (\textit{англ.} timing model), отвечающей лишь за определение того, сколько времени займёт на аппаратуре тот или иной процесс, например исполнение очередной инструкции. Тем, какая это будет инструкция и какие связанные с ней архитектурные эффекты будут наблюдаться, т.е. декодирование и исполнение, занимается функциональная модель. 

\input{cycle-questions}

\iftoggle{webpaper}{
    \printbibliography[title={Литература}]
}{}

