---
layout: post
title: "DDR3入门系列二-DDR3硬件电路及Xilinx-MIG-IP核介绍"
date: 2025-08-25T20:47:38+0800
description: "本文介绍了基于FPGA的DDR3硬件设计方法，重点讲解了Xilinx MIG IP核的配置流程。主要内容包括：DDR3与FPGA的硬件连接参考电路，以及MIG IP核在Vivado中的详细配置步骤，涉及时钟频率设置、存储器类型选择、引脚配置等关键参数。特别说明了时钟系统（系统时钟和参考时钟）的设置方法，以及不同配置选项对DDR控制器性能的影响。该方案为FPGA与DDR3存储器的接口设计提供了完整的实现指导。"
keywords: "DDR3入门系列（二）------DDR3硬件电路及Xilinx MIG IP核介绍"
categories: ['Fpga']
tags: ['网络协议', 'Tcp', 'Fpga']
artid: "150780679"
arturl: "https://blog.csdn.net/wqsdqw/article/details/150780679"
image:
    path: https://api.vvhan.com/api/bing?rand=sj&artid=150780679
    alt: "DDR3入门系列二-DDR3硬件电路及Xilinx-MIG-IP核介绍"
render_with_liquid: false
featuredImage: https://bing.ee123.net/img/rand?artid=150780679
featuredImagePreview: https://bing.ee123.net/img/rand?artid=150780679
cover: https://bing.ee123.net/img/rand?artid=150780679
image: https://bing.ee123.net/img/rand?artid=150780679
img: https://bing.ee123.net/img/rand?artid=150780679
---



# DDR3入门系列（二）------DDR3硬件电路及Xilinx MIG IP核介绍



## 1. 以FPGA作为控制器的DDR硬件电路

下图提供一种DDR3与FPGA硬件连接的参考电路，DDR3型号为MT41K256M16xx。

![](https://i-blog.csdnimg.cn/img_convert/af0d4f6e35d9a42680e88e9b1e5e5e7e.png)

### 2. 赛灵思（Xilinx）MIG IP核的介绍

Mig（memory interface generator）IP核，是Xilinx官方提供的存储器接口控制器IP核，在Vivado软件的IP Catalog界面中可以搜索得到。双击进入该IP核GUI界面之后，先确认好FPGA型号。这里可以自己在电脑上对照着学。

![](https://i-blog.csdnimg.cn/img_convert/dfe96e53b18ac89f0664837350d5ed5f.png)

点击Next后看到下一个界面：

* **MIG Output Options**：输出选项，一般选择Create Design就行。
* **Component Name**：组件名称，设置该界面下生成的模块的名称。
* **Multi-Controller**：支持多个DDR控制器，根据实际需要选择。
* **AXI4 Interface**：选择启用AXI4接口，适合CPU随机访问存储器里的地址。

  ![](https://i-blog.csdnimg.cn/img_convert/47b2927aee16dcef0f0758e6d6048fc5.png)

点击Next后看到下一个界面：

* **Pin Compatible FPGAs**：可以勾选一些兼容的型号器件，一般直接跳过。

![](https://i-blog.csdnimg.cn/img_convert/dab211d0475f2666c759cf35a806e975.png)

点击Next后看到下一个界面：

* **Memory Selection**：选择存储器类型。

![](https://i-blog.csdnimg.cn/img_convert/1a231eca93a3230ad7097c4aa6ab2e3d.png)

点击Next后看到下一个界面：

* **Clock Period**：接口时钟频率，用于FPGA输出给到DDR存储器时钟管脚的时钟，对于7系列的FPGA而言，这里最大可以设置到400MHz；
* **PHY to Controller Clock Ratio**：DDR时钟频率与FPGA用户逻辑时钟频率的比值；如果它的值是4：1，且DDR接口时钟频率为400MHz，那么FPGA逻辑读写的频率就是100MHz。
* **Vccaux_io**：电压电平，这个可以不用管；
* **Memory Type**：存储器类型，一般就选择Components，表示单颗粒的结构；
* **Memory Part**：存储器型号，每一种存储器型号的参数（频率、位宽、时序）都不一样，这个根据实际情况去选择；
* **Memory Voltage**：保持默认即可；
* **Data Width**：设置成存储器实际的数据位宽；
* **ECC**：不用管；
* **Data Mask**：使能Data Mask引脚，当Data Mask电平置高，数据无法写入；
* **Number of Bank Machines**：DDR控制器的Bank Machines个数设置，不一定与DDR存储器的Bank数量一致，可以保持默认；
* **ORDERING**：模式设置，如果是Normal模式，会允许控制器对用户发出的指令进行排序，从而得到更高效的利用，一般选择Strict模式，即不改变用户发出的指令顺序。

![](https://i-blog.csdnimg.cn/img_convert/6c218866c75195a86f823a77f5d2e25b.png)

点击Next后看到下一个界面：

* **Input Clock Period**：输入系统时钟频率设置，这个时钟是提供给MIG IP的时钟；
* 其余按照默认即可。

![](https://i-blog.csdnimg.cn/img_convert/1a46d20c8e27e7928f66d5d6bd4b0afc.png)

这里扩展说明一下，MIG IP核使用需要提供的时钟有两种，一个是Reference Clock；一种是System Clock。

![](https://i-blog.csdnimg.cn/img_convert/4906e4f76e9524a2cbe63b7ec94c67a2.png)

点击Next后看到下一个界面：

* **System Clock**：系统时钟，这里不是外部输入的时钟，因此只能选择No Buffer模式；
* **Reference Clock**：参考时钟。
* **System Reset Polarity**：复位的极性；
* **Debug Signal for Memory Controller**：调试信号，默认关掉就行；
* 其余保持默认即可。

![](https://i-blog.csdnimg.cn/img_convert/6aa845af7ef1298d48e2a30141b3ea29.png)

点击Next后看到下一个界面：

* **Internal Termination Impedance**：内部阻抗匹配。

![](https://i-blog.csdnimg.cn/img_convert/59cb3d642bbc3159b5a73739403efd60.png)

点击Next后看到下一个界面：

* **Pin/Bank Selection Mode**：引脚模式选择，一种是New Design模式，系统会帮你选择一个最佳的引脚设置；另一种是Fixed Pin Out模式，自定义选择引脚。

![](https://i-blog.csdnimg.cn/img_convert/54dac7fae123e9e1c8444779680ca457.png)

点击Next后看到下一个界面：

* **Pin Selection For Controller**：管脚选择。

![](https://i-blog.csdnimg.cn/img_convert/421ce5e05406f250ff00f0872e4c0027.png)

后面的界面直接保持默认，最后选择Generate就可以了。

本期分享结束，感谢大家看完，私信我可获取相关详细资料！



