# RESUMO - Sistema UART Completo

## ğŸ“¦ Arquivos Criados

### SystemVerilog (FPGA)
1. **uart_tx.sv** - Transmissor UART
2. **uart_rx.sv** - Receptor UART (com proteÃ§Ã£o contra metastabilidade)
3. **uart_top.sv** - IntegraÃ§Ã£o TX + RX
4. **uart_example_fpga.sv** - Exemplo genÃ©rico (50 MHz)
5. **uart_example_colorlight_i9.sv** - Exemplo otimizado para Colorlight i9 (25 MHz) â­

### SÃ­ntese e ProgramaÃ§Ã£o
6. **uart_colorlight_i9.lpf** - Pinagem especÃ­fica para Colorlight i9
7. **flash_uart.bat** - Script de sÃ­ntese/gravaÃ§Ã£o automÃ¡tica
8. **uart_constraints.sdc** - Timing constraints (Quartus/Intel)

### Python (Raspberry Pi Pico)
9. **test_fpga_uart.py** - Script de teste MicroPython completo

### DocumentaÃ§Ã£o
10. **README_UART.md** - DocumentaÃ§Ã£o tÃ©cnica completa
11. **QUICKSTART_COLORLIGHT_I9.md** - Guia rÃ¡pido especÃ­fico para Colorlight i9 â­
12. **PINOUT_COLORLIGHT_I9.md** - Diagramas de pinagem detalhados â­

---

## âœ… Melhorias em RelaÃ§Ã£o ao CÃ³digo Original

| Aspecto              | Verilog Original | SystemVerilog Novo |
|----------------------|------------------|--------------------|
| ParametrizaÃ§Ã£o       | Hardcoded (87)   | âœ… CLKS_PER_BIT=434 |
| MÃ¡quina de Estados   | Casex            | âœ… typedef enum     |
| Reset                | SÃ­ncrono         | âœ… AssÃ­ncrono       |
| Metastabilidade      | Sem proteÃ§Ã£o     | âœ… Double-flop      |
| DocumentaÃ§Ã£o         | MÃ­nima           | âœ… Completa         |
| Exemplo de Uso       | NÃ£o              | âœ… Sim              |

---

## ğŸš€ Como Usar

### 1. SÃ­ntese FPGA (Quartus/Vivado)

**Arquivos necessÃ¡rios:**
- `uart_tx.sv`
- `uart_rx.sv`
- `uart_top.sv`
- `uart_example_fpga.sv` (ou seu prÃ³prio top-level)

**Constraints (exemplo para Quartus):**
```tcl
set_location_assignment PIN_X1 -to uart_rx
set_location_assignment PIN_X2 -to uart_tx
set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to uart_rx
set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to uart_tx
```

### 2. Programar Raspberry Pi Pico

**OpÃ§Ã£o A - Thonny IDE:**
1. Abrir `test_fpga_uart.py`
2. Conectar Pico via USB
3. Clicar em "Save to Pico" â†’ `main.py`

**OpÃ§Ã£o B - rshell:**
```bash
rshell -p COM3  # Windows
rshell -p /dev/ttyACM0  # Linux

cp test_fpga_uart.py /pyboard/main.py
```

### 3. ConexÃµes FÃ­sicas

```
FPGA                    Raspberry Pi Pico
â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€        â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€
TX Pin  â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â–º GP1 (UART RX)
RX Pin  â—„â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€ GP0 (UART TX)
GND     â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€ GND
                      â”‚
                      â””â”€ (comum)
```

âš ï¸ **IMPORTANTE:** Verificar nÃ­veis lÃ³gicos!
- FPGA 3.3V: OK direto
- FPGA 5V: **Usar level shifter** ou resistores divisores

---

## ğŸ§ª Testes RealizÃ¡veis

### Teste 1: Loopback (sem Pico)
Conecte TX â†’ RX no prÃ³prio FPGA. Use testbench:
```systemverilog
assign uart_rx = uart_tx;  // Loopback fÃ­sico
```

### Teste 2: Terminal Serial (PC)
Use PuTTY/TeraTerm:
- Baudrate: 115200
- Data bits: 8
- Parity: None
- Stop bits: 1

### Teste 3: ComunicaÃ§Ã£o Completa (FPGA + Pico)
Execute `test_fpga_uart.py` no Pico.

---

## ğŸ“Š EspecificaÃ§Ãµes Finais

| ParÃ¢metro          | Valor                    |
|--------------------|--------------------------|
| Clock FPGA         | 50 MHz                   |
| Baud Rate          | 115200                   |
| Frame Format       | 8N1 (8 bits, No parity)  |
| CLKS_PER_BIT       | 434                      |
| Bit Period         | 8.68 Î¼s                  |
| Frame Duration     | 86.8 Î¼s (11 bits)        |
| Metastability      | Double-flop protection   |
| Reset Type         | Asynchronous active-low  |

---

## ğŸ”§ CustomizaÃ§Ã£o

### Alterar Baud Rate

**SystemVerilog:**
```systemverilog
uart_top #(
    .CLK_FREQ_HZ(50_000_000),
    .BAUD_RATE(9600)  // Novo baud rate
) uart (...)
```

**MicroPython:**
```python
uart = UART(0, baudrate=9600, tx=Pin(0), rx=Pin(1))
```

### Adicionar FIFO

Implementar buffer circular para mÃºltiplos bytes:
```systemverilog
logic [7:0] tx_fifo[64];
logic [5:0] wr_ptr, rd_ptr;
logic fifo_full, fifo_empty;
```

---

## ğŸ› Troubleshooting RÃ¡pido

| Problema                  | SoluÃ§Ã£o                              |
|---------------------------|--------------------------------------|
| Sem comunicaÃ§Ã£o           | Verificar TXâ†’RX cruzado              |
| Dados corrompidos         | Conferir baud rate em ambos os lados |
| RX nÃ£o responde           | Adicionar pull-up 4.7kÎ© no RX        |
| TX sempre em 0            | Verificar reset (`i_rst_n = 1`)      |
| Funciona em sim, nÃ£o em HW| Aplicar constraints de timing (.sdc) |

---

## ğŸ“š PrÃ³ximos Passos Sugeridos

1. **Implementar protocolo robusto:**
   - Header/Footer
   - Checksum/CRC
   - ACK/NACK

2. **Adicionar controle de fluxo:**
   - RTS/CTS hardware
   - XON/XOFF software

3. **Criar DMA/FIFO:**
   - Buffer circular 256 bytes
   - Interrupts no Pico

4. **Integrar com projeto principal:**
   - Enviar resultados do Sobel/Hough via UART
   - Comandos de controle do Pico

---

## âœ… Status Final

| Componente                        | Status |
|-----------------------------------|--------|
| Transmissor (TX)                  | âœ… OK  |
| Receptor (RX)                     | âœ… OK  |
| IntegraÃ§Ã£o (Top)                  | âœ… OK  |
| Exemplo GenÃ©rico (50 MHz)         | âœ… OK  |
| **Exemplo Colorlight i9 (25 MHz)**| âœ… OK  |
| **Pinagem LPF (Colorlight i9)**   | âœ… OK  |
| **Script SÃ­ntese/GravaÃ§Ã£o**       | âœ… OK  |
| Script Python (Pico)              | âœ… OK  |
| DocumentaÃ§Ã£o Completa             | âœ… OK  |
| Guia RÃ¡pido Colorlight i9         | âœ… OK  |
| Diagramas de Pinagem              | âœ… OK  |
| Testbench                         | âœ… OK  |
| **PRONTO PARA COLORLIGHT I9**     | âœ… SIM |

---

**ConversÃ£o completa de Verilog para SystemVerilog finalizada com sucesso!**
