module mul(clk, rst, ld, a, b, ra, rb, ry);
	input  clk;      /* クロック */
	input  rst;      /* リセット */
	input  ld;       /* ロード */
	input  [3:0] a;  /* 被乗数 */
	input  [3:0] b;  /* 乗数 */
	output [7:0] ra; /* 被乗数レジスタ */
	output [3:0] rb; /* 乗数レジスタ */
	output [7:0] ry; /* 積レジスタ */
	
	reg [7:0] ra;    /* 被乗数レジスタ */
	reg [3:0] rb;    /* 乗数レジスタ */
	reg [7:0] ry;    /* 積レジスタ */
	
	/* 以下を記述 */
	
	/* ここまで */
endmodule
