标题title
基于模拟存内计算的调制、解调方法及系统
摘要abst
本发明公开了一种基于模拟存内计算的调制、解调方法及系统，本发明先将需要调制的二进制码流转换为IQ符号流，然后根据IQ符号流为构建的模拟存内计算阵列赋电导值，从而使得模拟存内计算阵列的输出实现调制；在解调中，通过离散傅里叶变换原理为模拟存内计算阵列赋电导值，再将待解调信号通过模拟存内计算阵列后的信号积分和模数转换为IQ符号，将IQ符号转换为二进制码，从而实现解调。本发明功耗低、时延小。
权利要求书clms
1.一种基于模拟存内计算的调制方法，其特征在于包括：按照二进制码和IQ符号的映射关系将需要调制的二进制码流转换为IQ符号流；构建模拟存内计算阵列，所述模拟存内计算阵列包括m个按行排列连接的时段子阵列，每个时段子阵列为2n×2个存内计算单元连接而成的阵列；n为载波频率数，m为时段数；从IQ符号流中提取2nm个未调制的IQ符号，按照IQ调制原理根据提取的IQ符号给模拟存内计算阵列的存内计算单元设置电导值；将电压信号从模拟存内计算阵列的行输入，将模拟存内计算阵列的列输出信号经处理后输出，从而将2nm个IQ符号调制完成；返回执行步骤，直至IQ符号流调制完毕。2.根据权利要求1所述的基于模拟存内计算的调制方法，其特征在于：所述每个时段子阵列的列输出均通过一差分放大器连接至一多路复用器上。3.根据权利要求1所述的基于模拟存内计算的调制方法，其特征在于：所述按照IQ调制原理根据提取的IQ符号给模拟存内计算阵列的存内计算单元设置电导值，具体包括：按照预设优先级每次从模拟存内计算阵列中选取一个2×2的存内计算单元小阵列，并从提取的IQ符号中按照从前到后顺序每次选取2个IQ符号进行电导赋值，具体为：存内计算单元小阵列第一行的两个存内计算单元的电导的差为选取的2个符号中的第1个符号对应的电导值，第二行的两个存内计算单元的电导的差为选取的2个符号中的第2个符号对应的电导值。4.根据权利要求3所述的基于模拟存内计算的调制方法，其特征在于：所述预设优先级具体为：时段从前到后、载波频率从低到高、I优先于Q的优先级。5.根据权利要求1所述的基于模拟存内计算的调制方法，其特征在于：所述从模拟存内计算阵列的行输入电压信号，具体包括：从模拟存内计算阵列的第2i-1行输入cosiωt电压，第2i行输入-siniωt电压，i＝1,…,n,ω为载波基准频率,t为时间。6.根据权利要求2所述的基于模拟存内计算的调制方法，其特征在于：为了连续不间断地完成2nm个IQ符号的调制，控制多路复用器按照时序依次选通m个时段子阵列。7.一种基于模拟存内计算的调制系统，其特征在于包括：编码模块，用于按照二进制码和IQ符号的映射关系将需要调制的二进制码流转换为IQ符号流；模拟存内计算阵列，包括m个按行排列连接的时段子阵列，每个时段子阵列为2n×2个存内计算单元连接而成的阵列；n为载波频率数量，m为发射时段数；电导赋值模块，用于从IQ符号流中每次提取2nm个未调制的IQ符号，按照IQ调制原理根据提取的IQ符号给模拟存内计算阵列的存内计算单元设置电导值，直至调制完毕；电压源阵列，用于向模拟存内计算阵列的行输入电压信号；处理模块，用于将模拟存内计算阵列的列输出信号经处理后输出，从而将2nm个IQ符号调制完成。8.一种基于模拟存内计算的解调方法，其特征在于包括：构建模拟存内计算阵列，所述模拟存内计算阵列包括一解调阵列和一连接在解调阵列上方的偏置电阻阵列，所述解调阵列为×2n的存内计算单元连接而成的阵列，所述偏置电阻阵列为1×2n的存内计算单元连接而成的阵列；n为载波频率数量；按照离散傅里叶变换运算原理对模拟存内计算阵列设置电导值；将待解调信号经过处理后输入至模拟存内计算阵列的行进行计算，将模拟存内计算阵列的列输出经过处理后输出至解码模块；解码模块按照二进制码和IQ符号的映射关系将接收的信号转换为二进制码流。9.根据权利要求8所述的基于模拟存内计算的解调方法，其特征在于：所述按照离散傅里叶变换运算原理对模拟存内计算阵列设置电导值的方法为：Goffset＝Gcenter式中，Goffset为所述偏置电阻阵列的每个存内计算单元的电导值，Gcenter为选取的存内计算单元电导范围的中心电导值，G*,#为所述解调阵列的第*行第#列的存内计算单元的电导值，r为一大于1的正的常数。10.根据权利要求8所述的基于模拟存内计算的解调方法，其特征在于：所述将待解调信号经过处理后输入至模拟存内计算阵列的行进行计算，模拟存内计算阵列的列输出经过处理后输出至解码模块具体包括：将待解调信号输入至采样保持器进行采样，采样信号分别通过多路复用器和反相器输入模拟存内计算阵列进行计算，模拟存内计算阵列的列输出经积分器积分、模数转换器模数转换后输出至解码模块，其中，所述反相器和多路复用器的输入端均连接至采样保持器的输出端，解调阵列的每行连接至多路复用器的输出端，偏置电阻阵列连接至反相器的输出端，所述模拟存内计算阵列的每一列通过一个积分器连接至一个模数转换器的输入端。11.根据权利要求10所述的基于模拟存内计算的解调方法，其特征在于：所述采样保持器的采样信号的方法为：以的采样间隔对输入信号在一个周期/＞内进行次等间距采样，采样电压保持/＞的时间，采样信号按照时序依次输入到多路复用器和反相器输入端。12.根据权利要求10所述的基于模拟存内计算的解调方法，其特征在于：所述多路复用器在第p个采样电压保持时间内选通第p个输出端口，p＝1,…,2n+2。13.一种基于模拟存内计算的解调系统，其特征在于包括：模拟存内计算阵列，包括一解调阵列和一连接在解调阵列上方的偏置电阻阵列，所述解调阵列由×2n的存内计算单元连接而成，所述偏置电阻阵列由1×2n的存内计算单元连接而成，n为载波频率数量；第一处理模块，连接模拟存内计算阵列，用于将待解调信号经过处理后输入至模拟存内计算阵列的行；电导设置模块，用于按照离散傅里叶变换原理对模拟存内计算阵列设置电导值；第二处理模块，用于将模拟存内计算阵列的列输出经过处理后输出至解码模块；控制器，用于控制第一处理模块和第二处理模块；解码模块，连接第二处理模块，用于按照二进制码和IQ符号的映射关系将接收的信号转换为二进制码流。
说明书desc
技术领域本发明涉及通信技术，尤其涉及一种基于模拟存内计算的调制、解调方法及系统。背景技术调制和解调是通信系统中的重要环节。调制过程一般用于通信系统的信源端，将数字基带信号转换成适于信道传输的数字调制信号；在信宿端则需将已调信号还原成传输的原始信号，也就是将基带信号从载波中提取出来以便信宿处理，此过程就称为解调。解调是调制的逆过程，解调方法和调制方法相对应，传统方式中，调制和解调均在数字域实现，对DAC、ADC要求较高，功耗大。存内计算其主要目的是为了解决内存墙问题。如今最常见的计算机架构是冯诺伊曼架构，而在冯诺伊曼架构中，计算单元和内存单元完全分离，计算单元需要根据指令从内存中读取数据，在计算单元中完成计算，计算结果再存回内存中去。冯诺伊曼架构虽然经典，但是数据在计算单元和内存单元之间频繁的传输造成了内存墙问题。存内计算就是为了解决内存墙问题而提出的方案，存内计算的基本思路就是把计算和存储合二为一，从而减少处理器访问存储器的频率，因为计算已经在存储器内完成了大部分。发明内容发明目的：本发明针对现有技术存在的问题，将存内计算应用于调制和解调中，提供一种功耗低、时延小的基于模拟存内计算的调制、解调方法及系统。技术方案：本发明所述的基于模拟存内计算的调制方法包括：按照二进制码和IQ符号的映射关系将需要调制的二进制码流转换为IQ符号流；构建模拟存内计算阵列，所述模拟存内计算阵列包括m个按行排列连接的时段子阵列，每个时段子阵列为2n×2个存内计算单元连接而成的阵列；n为载波频率数，m为时段数；从IQ符号流中提取2nm个未调制的IQ符号，按照IQ调制原理根据提取的IQ符号给模拟存内计算阵列的存内计算单元设置电导值；将电压信号从模拟存内计算阵列的行输入，将模拟存内计算阵列的列输出信号经处理后输出，从而将2nm个IQ符号调制完成；返回执行步骤，直至IQ符号流调制完毕。进一步的，所述每个时段子阵列的列输出均通过一差分放大器连接至一多路复用器上。进一步的，所述按照IQ调制原理根据提取的IQ符号给模拟存内计算阵列的存内计算单元设置电导值，具体包括：按照预设优先级每次从模拟存内计算阵列中选取一个2×2的存内计算单元小阵列，并从提取的IQ符号中按照从前到后顺序每次选取2个IQ符号进行电导赋值，具体为：存内计算单元小阵列第一行的两个存内计算单元的电导的差为选取的2个符号中的第1个符号对应的电导值，第二行的两个存内计算单元的电导的差为选取的2个符号中的第2个符号对应的电导值。进一步的，所述预设优先级具体为：时段从前到后、载波频率从低到高、I优先于Q的优先级。进一步的，所述从模拟存内计算阵列的行输入电压信号，具体包括：从模拟存内计算阵列的第2i-1行输入cosiωt电压，第2i行输入-siniωt电压，i＝1,…,n,ω为载波基准频率,t为时间。进一步的，为了连续不间断地完成2nm个IQ符号的调制，控制多路复用器按照时序依次选通m个时段子阵列。本发明所述的基于模拟存内计算的调制系统包括：编码模块，用于按照二进制码和IQ符号的映射关系将需要调制的二进制码流转换为IQ符号流；模拟存内计算阵列，包括m个按行排列连接的时段子阵列，每个时段子阵列为2n×2个存内计算单元连接而成的阵列；n为载波频率数量，m为发射时段数；电导赋值模块，用于从IQ符号流中每次提取2nm个未调制的IQ符号，按照IQ调制原理根据提取的IQ符号给模拟存内计算阵列的存内计算单元设置电导值，直至调制完毕；电压源阵列，用于向模拟存内计算阵列的行输入电压信号；处理模块，用于将模拟存内计算阵列的列输出信号经处理后输出，从而将2nm个IQ符号调制完成。本发明所述的基于模拟存内计算的解调方法包括：构建模拟存内计算阵列，所述模拟存内计算阵列包括一解调阵列和一连接在解调阵列上方的偏置电阻阵列，所述解调阵列为×2n的存内计算单元连接而成的阵列，所述偏置电阻阵列为1×2n的存内计算单元连接而成的阵列；n为载波频率数量；按照离散傅里叶变换运算原理对模拟存内计算阵列设置电导值；将待解调信号经过处理后输入至模拟存内计算阵列的行进行计算，将模拟存内计算阵列的列输出经过处理后输出至解码模块；解码模块按照二进制码和IQ符号的映射关系将接收的信号转换为二进制码流。进一步的，所述按照离散傅里叶变换运算原理对模拟存内计算阵列设置电导值的方法为：Goffset＝Gcenter式中，Goffset为所述偏置电阻阵列的每个存内计算单元的电导值，Gcenter为选取的存内计算单元电导范围的中心电导值，G*,#为所述解调阵列的第*行第#列的存内计算单元的电导值，r为一大于1的正的常数。进一步的，所述将待解调信号经过处理后输入至模拟存内计算阵列的行进行计算，模拟存内计算阵列的列输出经过处理后输出至解码模块具体包括：将待解调信号输入至采样保持器进行采样，采样信号分别通过多路复用器和反相器输入模拟存内计算阵列进行计算，模拟存内计算阵列的列输出经积分器积分、模数转换器模数转换后输出至解码模块，其中，所述反相器和多路复用器的输入端均连接至采样保持器的输出端，解调阵列的每行连接至多路复用器的输出端，偏置电阻阵列连接至反相器的输出端，所述模拟存内计算阵列的每一列通过一个积分器连接至一个模数转换器的输入端。进一步的，所述采样保持器的采样信号的方法为：以的采样间隔对输入信号在一个周期/＞内进行次等间距采样，采样电压保持/＞的时间，采样信号按照时序依次输入到多路复用器和反相器输入端。进一步的，所述多路复用器在第p个采样电压保持时间内选通第p个输出端口，p＝1,…,2n+2。本发明所述的基于模拟存内计算的解调系统包括：模拟存内计算阵列，包括一解调阵列和一连接在解调阵列上方的偏置电阻阵列，所述解调阵列由×2n的存内计算单元连接而成，所述偏置电阻阵列由1×2n的存内计算单元连接而成，n为载波频率数量；第一处理模块，连接模拟存内计算阵列，用于将待解调信号经过处理后输入至模拟存内计算阵列的行；电导设置模块，用于按照离散傅里叶变换原理对模拟存内计算阵列设置电导值；第二处理模块，用于将模拟存内计算阵列的列输出经过处理后输出至解码模块；控制器，用于控制第一处理模块和第二处理模块；解码模块，连接第二处理模块，用于按照二进制码和IQ符号的映射关系将接收的信号转换为二进制码流。有益效果：本发明与现有技术相比，其显著优点是：本发明将存内计算应用在通信领域，其高集成度特性可以提高通信设备的便携性，其并行计算能力可以加速信息处理，其低功耗特性可以减小通信设备的耗电量以提高续航时间，从而使得设计的调制解调技术功耗低、时延小。附图说明图1是本发明提供的基于模拟存内计算的调制方法中的模拟存内计算阵列的示意图；图2是图1中模拟存内计算单元为忆阻器时模拟存内计算阵列的电路连接示意图；图3是图1中模拟存内计算阵列的电导示意图；图4是本发明提供的基于模拟存内计算的解调方法中的模拟存内计算阵列的示意图；图5是图4中模拟存内计算单元为忆阻器时模拟存内计算阵列的电路连接示意图；图6是图4中解调阵列的电导示意图，Gcenter＝400μS，r＝2。具体实施方式本实施例提供了一种基于模拟存内计算的调制方法，包括以下步骤：按照二进制码和IQ符号的映射关系将需要调制的二进制码流转换为IQ符号流。二进制码和IQ符号的映射关系与选用的调制方式有关，以下以4-QAM和16-QAM调制方式为例进行说明，但本发明还支持其他调制方式，例如BPSK、64QAM等。表1为4-QAM的二进制码和IQ符号的映射关系表，IQ调制信号为Icosiωt-Qsiniωt，其中I为同相余弦载波cosiωt的振幅，Q为正交正弦载波-siniωt的振幅，单位为G0,G0为选取的基准电导，本实施例选为500μS。每两位二进制码对应一个I符号和一个Q符号，I符号和Q符号可取1和-1，IQ符号对应的电导为G0或-G0。表2为16-QAM的二进制码和IQ符号的映射关系表，每四位二进制码对应一个I符号和一个Q符号，I和Q可取3、1、-1和-3。二进制码流转换为IQ符号流后，是以IQI Q…这样排列的。表1 4-QAM的二进制码和IQ符号的映射关系表二进制码IQ符号IQ符号对应电导值1111G0G0101-1G001-11G000-1-1表2 16-QAM的二进制码和IQ符号的映射关系表二进制码IQ符号IQ符号对应电导值100033100131G010113-110103-3110013G0110111G0G011111-1G011101-3G00100-130101-11G00111-1-10110-1-30000-330001-31G00011-3-10010-3-3)例如，假设采用4-QAM调制，要发送的二进制码流为110001010011100011…，则转换后的IQ符号流为：11-1-1-11-11-1-1111-1-1-111…，对应的电导值流为：G0G0G0G0G0G0G0G0G0…。构建模拟存内计算阵列。其中，构建的模拟存内计算阵列包括m个按行排列连接的时段子阵列，每个时段子阵列的列输出均通过一差分放大器连接至多路复用器上，每个时段子阵列为2n×2个存内计算单元连接而成的阵列；n为载波频率数，m为时段数。为了方便识别，对每个存内计算单元进行标号，其中，第j个时段子阵列的第行第1列的存内计算单元标为第2列的存内计算单元标为/＞第2i行第1列的存内计算单元标为/＞第2列的存内计算单元标为该标号既表示单元编号也表示其电导值，i为载波频率序号，j为时段序号，i＝1,…,n，j＝1,…,m。此处的存内计算单元包括但不限于阻变存储器、相变存储器、忆阻器、闪存等，若选用忆阻器，则对应模拟存内计算阵列如图2所示。例如，假设载波频率数量为15个，时段数为16段，采用的存内计算单元为忆阻器，忆阻器阵列总规模为30×32，根据时段数量将忆阻器阵列按列平均划分为16个时段子阵列，每个时段子阵列为30×2的忆阻器阵列。从IQ符号流中提取2nm个未调制的IQ符号，按照IQ调制原理根据提取的IQ符号给模拟存内计算阵列的存内计算单元设置电导值。其中，设置电导值的具体步骤为：按照预设优先级每次从模拟存内计算阵列中选取一个2×2的存内计算单元小阵列，并从提取的IQ符号中按照从前到后顺序每次选取2个IQ符号进行电导赋值，具体为：存内计算单元小阵列第一行的两个存内计算单元的电导的差为选取的2个符号中的第1个符号对应的电导值，第二行的两个存内计算单元的电导的差为选取的2个符号中的第2个符号对应的电导值。所述预设优先级具体为时段从前到后、载波频率从低到高、I优先于Q的优先级，即对于下标为ij的存内计算单元形成的小阵列，先设置时段序号j＝1，然后将载波序号i值为从1到n的存内计算单元形成的小阵列依次赋值，赋值时I优先于Q，再设置时段序号j＝2，将所有时段序号为2的小阵列完成赋值，直至所有时段的小阵列完成赋值。例如，接上例，假设IQ符号流为：11-1-1-11-11-1-1111-1-1-111…，提取2×15×16＝480个IQ符号，为11-1-1-11-11-1-1111-1-1-111…。按照优先级先从存内计算阵列中选取一个2×2的存内计算单元小阵列，即先选择组成的小阵列，然后从480个IQ符号中提取两个符号，即11来进行电导赋值。赋值方法为使得下式成立：/＞为了实现该式，可以根据存内计算单元的电导范围选取合适的中心电导值Gcenter和基准电导值G0，设置：选取的Gcenter和G0应满足/＞接下来，按照优先级选取另一个2×2的存内计算单元小阵列，即/＞组成的小阵列，然后从480个IQ符号中接着提取下两个符号，即-1-1来进行电导赋值，具体的，再接着按照优先级对其他小阵列赋值，具体顺序是：下标为31,41,…,1,12,22,…,2,13,23,…,3,…,1,2,…,，直至赋值完成。某次赋值后的模拟存内计算阵列的电导值如图3所示。将电压信号从模拟存内计算阵列的行输入，将模拟存内计算阵列的列输出信号经处理后输出，从而将2nm个IQ符号调制完成。其中，从模拟存内计算阵列的第2i-1行输入cosiωt电压，第2i行输入-siniωt电压，i＝1,…,n，在输入电压后，对同一个载波频率，完成了QAM调制方式。以t1时段举例说明：对第一列来说，第一行输入电压为cosωt，ω为载波基准频率,此处选为2000π，经过一电导为的存算单元，根据欧姆定律，在第一列上产生的电流大小为第二行输入电压为-sinωt，经过一电导为/＞的存算单元，根据欧姆定律，在第一列上产生的电流大小为/＞再根据基尔霍夫电流定律，两路电流合成为总电流对第二列来说，第一行输入电压为cosωt，经过一电导为/＞的存算单元，根据欧姆定律，在第二列上产生的电流大小为/＞第二行输入电压为-sinωt，经过一电导为/＞的存算单元，根据欧姆定律，在第二列上产生的电流大小为再根据基尔霍夫电流定律，两路电流合成为总电流/＞第一列和第二列的电流通过下方的差分放大器，合成为一路电流至此，完成了ω频率载波的QAM调制，其他频率以此类推。对不同的载波频率，完成了OFDM调制方式，即采用倍频的电压信号进行输入。最终第一时段的差分放大器的输出端得到含有n个频率的QAM-OFDM调制信号，即调制信号携带了n个I符号和n个Q符号，共2n个IQ符号。其他时段的原理相同。最后，为了实现信息的连续调制，用控制器控制多路复用器按照t1～tm时段依次选通m个通道，就可以完成信息的连续、不间断调制。存内计算单元通过欧姆定律和基尔霍夫电流定律，实现了存储和计算，运算结果可以直接从阵列的输出电流中获得。基于欧姆定律和基尔霍夫电流定律，阵列能够在一个周期内完成矢量与矩阵的乘累加运算，乘法的因子直接存储在阵列中，不需要单独的存储单元，从而绕过了冯·诺依曼瓶颈。返回执行步骤，直至IQ符号流发射完毕。其中，每次模拟存内计算阵列的电导赋值后可以调制2nm个IQ符号，因此，发射一次后，就再次根据下一批2nm个IQ符号进行电导赋值，然后再进行调制。若从IQ符号流中提取的未调制的IQ符号不满2nm个，则采用0补足2nm个。本实施例还提供了一种基于模拟存内计算的调制系统，包括：编码模块，用于按照二进制码和IQ符号的映射关系将需要调制的二进制码流转换为IQ符号流；模拟存内计算阵列，包括m个按行排列连接的时段子阵列，每个时段子阵列为2n×2个存内计算单元连接而成的阵列；n为载波频率数量，m为发射时段数；电导赋值模块，用于从IQ符号流中每次提取2nm个未调制的IQ符号，按照IQ调制原理根据提取的IQ符号给模拟存内计算阵列的存内计算单元设置电导值，直至调制完毕；电压源阵列，用于向模拟存内计算阵列的行输入电压信号；具体包括2n个电压源，对应连接至模拟存内计算阵列的2n行，其中，第2i-1个电压源输出cosiωt电压，第2i个电压源输出-siniωt电压，i＝1,…,n,ω为载波基准频率,t为时间；处理模块，用于将模拟存内计算阵列的列输出信号经处理后输出，从而将2nm个IQ符号调制完成，具体包括m个差分放大器和一个多路复用器，每个差分放大器的输入端连接一个时段子阵列的列输出；多路复用器连接m个差分放大器的输出端；控制器，连接多路复用器，用于控制多路复用器按照时序依次选通m个时段。本实施例的装置与上述方法一一对应，未详尽之处参照方法描述，不再赘述。本实施例还提供了一种基于模拟存内计算的解调方法，如图4所示，包括：构建模拟存内计算阵列。其中，所述模拟存内计算阵列包括一解调阵列和一连接在解调阵列上方的偏置电阻阵列，所述解调阵列为×2n的存内计算单元连接而成的阵列，所述偏置电阻阵列为1×2n的存内计算单元连接而成的阵列，将模拟存内计算阵列的每一列通过一个积分器连接至一个模数转换器的输入端，将解调阵列的每行连接至一多路复用器的输出端，偏置电阻阵列连接至一反相器的输出端，所述反相器和多路复用器的输入端均连接至一采样保持器的输出端；n为载波频率数量。此处的存内计算单元包括但不限于阻变存储器、相变存储器、忆阻器、闪存等，若选用忆阻器，则对应模拟存内计算阵列如图5所示。按照离散傅里叶变换运算原理对模拟存内计算阵列设置电导值。其中，对模拟存内计算阵列写入DFT运算所需的电导矩阵，方法为：Goffset＝Gcenter式中，Goffset为所述偏置电阻阵列的每个存内计算单元的电导值，Gcenter为选取的存内计算单元电导范围的中心电导值，本实施例为400μS，本实施例中r＝2，G*,#为所述解调阵列的第*行第#列的存内计算单元的电导值。解调阵列的部分电导值如图6所示。将待解调信号经过处理后输入至模拟存内计算阵列的行进行计算，模拟存内计算阵列的列输出经过处理后输出至解码模块。其中，待解调信号的处理具体为：将待解调信号输入至采样保持器进行采样，再将采样信号分别通过多路复用器和反相器输入模拟存内计算阵列。控制器控制采样保持器采样，方法为：以的采样间隔对输入信号在一个周期/＞内进行次等间距采样，采样电压保持/＞的时间，采样信号按照时序依次输入到多路复用器和反相器输入端。控制器控制多路复用器在第p个采样电压保持时间内选通第p个输出端口，p＝1,…,2n+2。第p个输出端口连接对应的解调阵列的第p行，第p行的存内计算单元，根据欧姆定律产生电流；采样保持器的采样电压还会经过反相器之后作用在各列的偏置电阻上，根据欧姆定律产生电流；两路电流根据基尔霍夫电流定律进行合成，总电流流向各列下方的积分器进行积分。模拟存内计算阵列的列输出具体为；经积分器积分和模数转换器模数转换，控制器控制各列的积分器，在一个周期/＞内进行积分，积分结果在周期结束时输出至ADC输入端，并归零，开始下一周期的积分。周期结束时，利用n比特模数转换器，转换为数字符号。解码模块按照二进制码和IQ符号的映射关系将接收的信号转换为二进制码流。本实施例还提供一种基于模拟存内计算的解调系统，包括：模拟存内计算阵列，包括一解调阵列和一连接在解调阵列上方的偏置电阻阵列，所述解调阵列由×2n的存内计算单元连接而成，所述偏置电阻阵列由1×2n的存内计算单元连接而成，n为载波频率数量；第一处理模块，连接模拟存内计算阵列，用于将待解调信号经过处理后输入至模拟存内计算阵列的行；具体包括采样保持器、反相器、多路复用器，反相器连接所述偏置电阻阵列；多路复用器连接所述解调阵列；采样保持器连接所述反相器和多路复用器；电导设置模块，用于按照傅里叶变换原理对模拟存内计算阵列设置电导值；第二处理模块，用于将模拟存内计算阵列的列输出经过处理后输出至解码模块；具体包括2n个积分器和2n个模数转换器，每个积分器连接模拟存内计算阵列的一列输出；每个模数转换器连接一个积分器；控制器，用于控制第一处理模块和第二处理模块的多路复用器、采样保持器和积分器；解码模块，连接第二处理模块的所有模数转换器，用于按照二进制码和IQ符号的映射关系将接收的信号转换为二进制码流。本实施例的装置与上述解调方法一一对应，未详尽之处参考方法的描述，不再赘述。以上所揭露的仅为本发明一种较佳实施例而已，不能以此来限定本发明之权利范围，因此依本发明权利要求所作的等同变化，仍属本发明所涵盖的范围。
