`timescale 1ns / 1ps

module if_module_test(
    input             clk_i     ,
    input             rst_n_i   ,

    output reg [31:0] debug_pc_o
    // TODO:
);

endmodule
