#############################################
#	Synopsys Design Constraints (SDC)
#	For FPGA fabric 
#	Description: Timing constraints for Grid logical_tile_mult_36_mode_mult_36x36__mult_36x36_slice in PnR
#	Author: Xifan TANG 
#	Organization: University of Utah 
#	Date: Wed Jul  9 19:06:53 2025
#############################################

#############################################
#	Define time unit 
#############################################
set_units -time s

