TimeQuest Timing Analyzer report for Oscilloscope
Wed May 24 16:31:17 2017
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLK'
 13. Slow 1200mV 85C Model Hold: 'CLK'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'CLK'
 27. Slow 1200mV 0C Model Hold: 'CLK'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Report
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'CLK'
 40. Fast 1200mV 0C Model Hold: 'CLK'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Slow Corner Signal Integrity Metrics
 55. Fast Corner Signal Integrity Metrics
 56. Setup Transfers
 57. Hold Transfers
 58. Report TCCS
 59. Report RSKM
 60. Unconstrained Paths
 61. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; Oscilloscope                                       ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C10E144C8                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.20        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  20.0%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary             ;
+----------+-----------------+------------+------+
; Fmax     ; Restricted Fmax ; Clock Name ; Note ;
+----------+-----------------+------------+------+
; 19.1 MHz ; 19.1 MHz        ; CLK        ;      ;
+----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+---------+-------------------+
; Clock ; Slack   ; End Point TNS     ;
+-------+---------+-------------------+
; CLK   ; -51.358 ; -2272.441         ;
+-------+---------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; CLK   ; 0.435 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; CLK   ; -3.000 ; -483.301                         ;
+-------+--------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                                                                                             ;
+---------+------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                      ; To Node                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -51.358 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[3]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[0] ; CLK          ; CLK         ; 1.000        ; 0.375      ; 52.734     ;
; -51.317 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[3]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[0]  ; CLK          ; CLK         ; 1.000        ; 0.414      ; 52.732     ;
; -51.205 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[1]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[0] ; CLK          ; CLK         ; 1.000        ; 0.375      ; 52.581     ;
; -51.191 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[2]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[0] ; CLK          ; CLK         ; 1.000        ; 0.375      ; 52.567     ;
; -51.164 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[1]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[0]  ; CLK          ; CLK         ; 1.000        ; 0.414      ; 52.579     ;
; -51.150 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[2]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[0]  ; CLK          ; CLK         ; 1.000        ; 0.414      ; 52.565     ;
; -51.136 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[0]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[0] ; CLK          ; CLK         ; 1.000        ; 0.375      ; 52.512     ;
; -51.095 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[0]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[0]  ; CLK          ; CLK         ; 1.000        ; 0.414      ; 52.510     ;
; -50.867 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[7]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[0] ; CLK          ; CLK         ; 1.000        ; 0.376      ; 52.244     ;
; -50.826 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[7]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[0]  ; CLK          ; CLK         ; 1.000        ; 0.415      ; 52.242     ;
; -50.769 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[5]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[0] ; CLK          ; CLK         ; 1.000        ; 0.376      ; 52.146     ;
; -50.728 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[5]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[0]  ; CLK          ; CLK         ; 1.000        ; 0.415      ; 52.144     ;
; -50.677 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[4]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[0] ; CLK          ; CLK         ; 1.000        ; 0.376      ; 52.054     ;
; -50.636 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[4]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[0]  ; CLK          ; CLK         ; 1.000        ; 0.415      ; 52.052     ;
; -50.475 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[6]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[0] ; CLK          ; CLK         ; 1.000        ; 0.376      ; 51.852     ;
; -50.434 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[6]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[0]  ; CLK          ; CLK         ; 1.000        ; 0.415      ; 51.850     ;
; -49.439 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[3]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[1] ; CLK          ; CLK         ; 1.000        ; 0.375      ; 50.815     ;
; -49.400 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[3]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[1]  ; CLK          ; CLK         ; 1.000        ; 0.414      ; 50.815     ;
; -49.286 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[1]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[1] ; CLK          ; CLK         ; 1.000        ; 0.375      ; 50.662     ;
; -49.272 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[2]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[1] ; CLK          ; CLK         ; 1.000        ; 0.375      ; 50.648     ;
; -49.247 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[1]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[1]  ; CLK          ; CLK         ; 1.000        ; 0.414      ; 50.662     ;
; -49.233 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[2]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[1]  ; CLK          ; CLK         ; 1.000        ; 0.414      ; 50.648     ;
; -49.217 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[0]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[1] ; CLK          ; CLK         ; 1.000        ; 0.375      ; 50.593     ;
; -49.178 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[0]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[1]  ; CLK          ; CLK         ; 1.000        ; 0.414      ; 50.593     ;
; -48.948 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[7]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[1] ; CLK          ; CLK         ; 1.000        ; 0.376      ; 50.325     ;
; -48.909 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[7]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[1]  ; CLK          ; CLK         ; 1.000        ; 0.415      ; 50.325     ;
; -48.850 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[5]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[1] ; CLK          ; CLK         ; 1.000        ; 0.376      ; 50.227     ;
; -48.811 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[5]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[1]  ; CLK          ; CLK         ; 1.000        ; 0.415      ; 50.227     ;
; -48.769 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[10] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[0] ; CLK          ; CLK         ; 1.000        ; 0.376      ; 50.146     ;
; -48.763 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[11] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[0] ; CLK          ; CLK         ; 1.000        ; 0.376      ; 50.140     ;
; -48.762 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[9]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[0] ; CLK          ; CLK         ; 1.000        ; 0.376      ; 50.139     ;
; -48.758 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[4]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[1] ; CLK          ; CLK         ; 1.000        ; 0.376      ; 50.135     ;
; -48.728 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[10] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[0]  ; CLK          ; CLK         ; 1.000        ; 0.415      ; 50.144     ;
; -48.722 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[11] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[0]  ; CLK          ; CLK         ; 1.000        ; 0.415      ; 50.138     ;
; -48.721 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[9]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[0]  ; CLK          ; CLK         ; 1.000        ; 0.415      ; 50.137     ;
; -48.719 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[4]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[1]  ; CLK          ; CLK         ; 1.000        ; 0.415      ; 50.135     ;
; -48.600 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[8]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[0] ; CLK          ; CLK         ; 1.000        ; 0.376      ; 49.977     ;
; -48.559 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[8]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[0]  ; CLK          ; CLK         ; 1.000        ; 0.415      ; 49.975     ;
; -48.556 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[6]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[1] ; CLK          ; CLK         ; 1.000        ; 0.376      ; 49.933     ;
; -48.517 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[6]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[1]  ; CLK          ; CLK         ; 1.000        ; 0.415      ; 49.933     ;
; -48.042 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[3]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[2]  ; CLK          ; CLK         ; 1.000        ; -0.085     ; 48.958     ;
; -47.889 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[1]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[2]  ; CLK          ; CLK         ; 1.000        ; -0.085     ; 48.805     ;
; -47.875 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[2]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[2]  ; CLK          ; CLK         ; 1.000        ; -0.085     ; 48.791     ;
; -47.820 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[0]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[2]  ; CLK          ; CLK         ; 1.000        ; -0.085     ; 48.736     ;
; -47.551 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[7]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[2]  ; CLK          ; CLK         ; 1.000        ; -0.084     ; 48.468     ;
; -47.453 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[5]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[2]  ; CLK          ; CLK         ; 1.000        ; -0.084     ; 48.370     ;
; -47.361 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[4]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[2]  ; CLK          ; CLK         ; 1.000        ; -0.084     ; 48.278     ;
; -47.264 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[3]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[2] ; CLK          ; CLK         ; 1.000        ; -0.085     ; 48.180     ;
; -47.159 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[6]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[2]  ; CLK          ; CLK         ; 1.000        ; -0.084     ; 48.076     ;
; -47.111 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[1]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[2] ; CLK          ; CLK         ; 1.000        ; -0.085     ; 48.027     ;
; -47.097 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[2]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[2] ; CLK          ; CLK         ; 1.000        ; -0.085     ; 48.013     ;
; -47.042 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[0]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[2] ; CLK          ; CLK         ; 1.000        ; -0.085     ; 47.958     ;
; -46.850 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[10] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[1] ; CLK          ; CLK         ; 1.000        ; 0.376      ; 48.227     ;
; -46.844 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[11] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[1] ; CLK          ; CLK         ; 1.000        ; 0.376      ; 48.221     ;
; -46.843 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[9]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[1] ; CLK          ; CLK         ; 1.000        ; 0.376      ; 48.220     ;
; -46.811 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[10] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[1]  ; CLK          ; CLK         ; 1.000        ; 0.415      ; 48.227     ;
; -46.805 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[11] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[1]  ; CLK          ; CLK         ; 1.000        ; 0.415      ; 48.221     ;
; -46.804 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[9]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[1]  ; CLK          ; CLK         ; 1.000        ; 0.415      ; 48.220     ;
; -46.773 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[7]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[2] ; CLK          ; CLK         ; 1.000        ; -0.084     ; 47.690     ;
; -46.681 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[8]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[1] ; CLK          ; CLK         ; 1.000        ; 0.376      ; 48.058     ;
; -46.675 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[5]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[2] ; CLK          ; CLK         ; 1.000        ; -0.084     ; 47.592     ;
; -46.642 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[8]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[1]  ; CLK          ; CLK         ; 1.000        ; 0.415      ; 48.058     ;
; -46.583 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[4]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[2] ; CLK          ; CLK         ; 1.000        ; -0.084     ; 47.500     ;
; -46.381 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[6]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[2] ; CLK          ; CLK         ; 1.000        ; -0.084     ; 47.298     ;
; -45.453 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[10] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[2]  ; CLK          ; CLK         ; 1.000        ; -0.084     ; 46.370     ;
; -45.447 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[11] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[2]  ; CLK          ; CLK         ; 1.000        ; -0.084     ; 46.364     ;
; -45.446 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[9]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[2]  ; CLK          ; CLK         ; 1.000        ; -0.084     ; 46.363     ;
; -45.284 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[8]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[2]  ; CLK          ; CLK         ; 1.000        ; -0.084     ; 46.201     ;
; -44.675 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[10] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[2] ; CLK          ; CLK         ; 1.000        ; -0.084     ; 45.592     ;
; -44.669 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[11] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[2] ; CLK          ; CLK         ; 1.000        ; -0.084     ; 45.586     ;
; -44.668 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[9]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[2] ; CLK          ; CLK         ; 1.000        ; -0.084     ; 45.585     ;
; -44.506 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[8]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[2] ; CLK          ; CLK         ; 1.000        ; -0.084     ; 45.423     ;
; -44.368 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[3]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[3] ; CLK          ; CLK         ; 1.000        ; -0.085     ; 45.284     ;
; -44.294 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[3]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[3]  ; CLK          ; CLK         ; 1.000        ; -0.082     ; 45.213     ;
; -44.215 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[1]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[3] ; CLK          ; CLK         ; 1.000        ; -0.085     ; 45.131     ;
; -44.201 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[2]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[3] ; CLK          ; CLK         ; 1.000        ; -0.085     ; 45.117     ;
; -44.146 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[0]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[3] ; CLK          ; CLK         ; 1.000        ; -0.085     ; 45.062     ;
; -44.141 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[1]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[3]  ; CLK          ; CLK         ; 1.000        ; -0.082     ; 45.060     ;
; -44.127 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[2]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[3]  ; CLK          ; CLK         ; 1.000        ; -0.082     ; 45.046     ;
; -44.072 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[0]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[3]  ; CLK          ; CLK         ; 1.000        ; -0.082     ; 44.991     ;
; -43.877 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[7]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[3] ; CLK          ; CLK         ; 1.000        ; -0.084     ; 44.794     ;
; -43.803 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[7]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[3]  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 44.723     ;
; -43.779 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[5]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[3] ; CLK          ; CLK         ; 1.000        ; -0.084     ; 44.696     ;
; -43.705 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[5]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[3]  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 44.625     ;
; -43.687 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[4]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[3] ; CLK          ; CLK         ; 1.000        ; -0.084     ; 44.604     ;
; -43.613 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[4]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[3]  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 44.533     ;
; -43.485 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[6]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[3] ; CLK          ; CLK         ; 1.000        ; -0.084     ; 44.402     ;
; -43.411 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[6]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[3]  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 44.331     ;
; -41.779 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[10] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[3] ; CLK          ; CLK         ; 1.000        ; -0.084     ; 42.696     ;
; -41.773 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[11] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[3] ; CLK          ; CLK         ; 1.000        ; -0.084     ; 42.690     ;
; -41.772 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[9]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[3] ; CLK          ; CLK         ; 1.000        ; -0.084     ; 42.689     ;
; -41.705 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[10] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[3]  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 42.625     ;
; -41.699 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[11] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[3]  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 42.619     ;
; -41.698 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[9]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[3]  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 42.618     ;
; -41.610 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[8]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[3] ; CLK          ; CLK         ; 1.000        ; -0.084     ; 42.527     ;
; -41.536 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[8]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[3]  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 42.456     ;
; -40.797 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[3]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[4] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 41.726     ;
; -40.644 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[1]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[4] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 41.573     ;
; -40.630 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[2]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[4] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 41.559     ;
; -40.575 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[0]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[4] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 41.504     ;
+---------+------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                                                                                                                                       ;
+-------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                           ; To Node                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.435 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[10]                                       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[10]                                       ; CLK          ; CLK         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[9]                                        ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[9]                                        ; CLK          ; CLK         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[6]                                        ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[6]                                        ; CLK          ; CLK         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[5]                                        ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[5]                                        ; CLK          ; CLK         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[3]                                        ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[3]                                        ; CLK          ; CLK         ; 0.000        ; 0.099      ; 0.746      ;
; 0.452 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|bit_counter[2]                                  ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|bit_counter[2]                                  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|bit_counter[1]                                  ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|bit_counter[1]                                  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|bit_counter[0]                                  ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|bit_counter[0]                                  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; LCD_Control:CtrlLcdRx|Control:U0|sleep                                              ; LCD_Control:CtrlLcdRx|Control:U0|sleep                                              ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.WAIT_SETUP_H  ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.WAIT_SETUP_H  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|ptr[1]                 ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|ptr[1]                 ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|ptr[3]                 ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|ptr[3]                 ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.CONFIG           ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.CONFIG           ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.WRITE_LINE2      ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.WRITE_LINE2      ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.WRITE_LINE1      ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.WRITE_LINE1      ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.SELECT_LINE2     ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.SELECT_LINE2     ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|ptr[0]                 ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|ptr[0]                 ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_DONE_CH2_DUAL               ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_DONE_CH2_DUAL               ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_DONE_CH1_DUAL               ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_DONE_CH1_DUAL               ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_DONE_SINGLE                 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_DONE_SINGLE                 ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.REQ_VOLTAGE_CH2_DUAL             ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.REQ_VOLTAGE_CH2_DUAL             ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; LCD_Control:CtrlLcdRx|Control:U0|state                                              ; LCD_Control:CtrlLcdRx|Control:U0|state                                              ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|state.wait_for_rx_start                           ; LCD_Control:CtrlLcdRx|rs232_rx:U2|state.wait_for_rx_start                           ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|state.receive_bits                                ; LCD_Control:CtrlLcdRx|rs232_rx:U2|state.receive_bits                                ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|baudrate_counter[7]                               ; LCD_Control:CtrlLcdRx|rs232_rx:U2|baudrate_counter[7]                               ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|bit_counter[0]                                    ; LCD_Control:CtrlLcdRx|rs232_rx:U2|bit_counter[0]                                    ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|bit_counter[1]                                    ; LCD_Control:CtrlLcdRx|rs232_rx:U2|bit_counter[1]                                    ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|bit_counter[2]                                    ; LCD_Control:CtrlLcdRx|rs232_rx:U2|bit_counter[2]                                    ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_CH2_PART1_DUAL ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_CH2_PART1_DUAL ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_CH1_PART2_DUAL ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_CH1_PART2_DUAL ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_CH1_PART1_DUAL ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_CH1_PART1_DUAL ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_PART2_SINGLE   ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_PART2_SINGLE   ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_PART1_SINGLE   ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_PART1_SINGLE   ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.453 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|shift_reg[7]                                    ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|shift_reg[7]                                    ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|state.WAIT_FOR_REQ                              ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|state.WAIT_FOR_REQ                              ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|state.SEND_BITS                                 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|state.SEND_BITS                                 ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|state.SEND_STOP_BIT                             ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|state.SEND_STOP_BIT                             ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|state.SEND_START_BIT                            ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|state.SEND_START_BIT                            ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|ack_o                                           ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|ack_o                                           ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_CH2_PART2_DUAL ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_CH2_PART2_DUAL ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|sreg[1]                                        ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|sreg[1]                                        ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[11]                                       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[11]                                       ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[1]                                        ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[1]                                        ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[0]                                        ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[0]                                        ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[2]                                        ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[2]                                        ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|DONE                                           ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|DONE                                           ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S0                                       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S0                                       ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_resive[1]                                ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_resive[1]                                ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_resive[2]                                ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_resive[2]                                ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_resive[3]                                ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_resive[3]                                ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_resive[0]                                ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_resive[0]                                ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_send[0]                                  ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_send[0]                                  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_send[1]                                  ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_send[1]                                  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_send[2]                                  ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_send[2]                                  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_send[3]                                  ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_send[3]                                  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|START                                  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|START                                  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_TIME_REQ                    ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_TIME_REQ                    ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|req_o                                             ; LCD_Control:CtrlLcdRx|rs232_rx:U2|req_o                                             ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|baudrate_counter[1]                               ; LCD_Control:CtrlLcdRx|rs232_rx:U2|baudrate_counter[1]                               ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|baudrate_counter[4]                               ; LCD_Control:CtrlLcdRx|rs232_rx:U2|baudrate_counter[4]                               ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|baudrate_counter[2]                               ; LCD_Control:CtrlLcdRx|rs232_rx:U2|baudrate_counter[2]                               ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|baudrate_counter[3]                               ; LCD_Control:CtrlLcdRx|rs232_rx:U2|baudrate_counter[3]                               ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|baudrate_counter[6]                               ; LCD_Control:CtrlLcdRx|rs232_rx:U2|baudrate_counter[6]                               ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|state.wait_half_bit                               ; LCD_Control:CtrlLcdRx|rs232_rx:U2|state.wait_half_bit                               ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_MODE_DUAL              ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_MODE_DUAL              ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|SPI_SS_N                                       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|SPI_SS_N                                       ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S5                                       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S5                                       ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S2                                       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S2                                       ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.746      ;
; 0.500 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|shift_reg[3]                                    ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|shift_reg[2]                                    ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.794      ;
; 0.501 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|shift_reg[4]                                    ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|shift_reg[3]                                    ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.795      ;
; 0.502 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|shift_reg[5]                                    ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|shift_reg[4]                                    ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.796      ;
; 0.508 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|shift_reg[1]                                    ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|shift_reg[0]                                    ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.802      ;
; 0.508 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|baudrate_counter[8]                             ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|baudrate_counter[8]                             ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.801      ;
; 0.510 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S3                                       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S4                                       ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.802      ;
; 0.510 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|shift_register[3]                                 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|shift_register[2]                                 ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.804      ;
; 0.511 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|shift_register[5]                                 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|shift_register[4]                                 ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.805      ;
; 0.517 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.SEND_VOLTAGE_CH1_PART2_DUAL      ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_CH1_PART2_DUAL ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.811      ;
; 0.525 ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.SELECT_LINE1     ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.WRITE_LINE1      ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.819      ;
; 0.525 ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.WRITE_LINE1      ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.SELECT_LINE2     ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.819      ;
; 0.526 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|mode_buffer[1]                         ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.REQ_VOLTAGE_SINGLE               ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.819      ;
; 0.527 ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.CONFIG           ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.SELECT_LINE1     ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.821      ;
; 0.534 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_CH1_PART1_DUAL ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.SEND_VOLTAGE_CH1_PART2_DUAL      ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.828      ;
; 0.535 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_MODE_DUAL              ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.SEND_VOLTAGE_CH1_PART1_DUAL      ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.828      ;
; 0.543 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S0                                       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S1                                       ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.836      ;
; 0.544 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S0                                       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|DONE                                           ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.837      ;
; 0.544 ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.SELECT_LINE2     ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.WRITE_LINE2      ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.838      ;
; 0.554 ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.DONE          ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.IDLE          ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.848      ;
; 0.556 ; LCD_Control:CtrlLcdRx|Control:U0|state                                              ; LCD_Control:CtrlLcdRx|Control:U0|mode_data[1]                                       ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.850      ;
; 0.640 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|shift_reg[6]                                    ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|shift_reg[5]                                    ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.934      ;
; 0.649 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|shift_register[2]                                 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|data_o[2]                                         ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.943      ;
; 0.649 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|shift_register[7]                                 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|data_o[7]                                         ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.943      ;
; 0.650 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|shift_register[1]                                 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|data_o[1]                                         ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.944      ;
; 0.651 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|shift_register[4]                                 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|data_o[4]                                         ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.945      ;
; 0.681 ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.WAIT_DELAY_H  ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.WAIT_SETUP_L  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.975      ;
; 0.682 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.REQ_VOLTAGE_SINGLE               ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|MOSI[1]                                ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.975      ;
; 0.682 ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.WAIT_HOLD_H   ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.WAIT_DELAY_H  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.976      ;
; 0.687 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S5                                       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|SPI_SCK                                        ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.979      ;
; 0.702 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|shift_register[6]                                 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|data_o[6]                                         ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.996      ;
; 0.702 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|shift_register[6]                                 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|shift_register[5]                                 ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.996      ;
; 0.702 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S6                                       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_resive[0]                                ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.994      ;
+-------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'                                                                                                              ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                             ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLK   ; Rise       ; CLK                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[0]                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[10]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[11]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[12]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[13]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[14]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[15]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[16]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[17]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[18]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[19]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[1]                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[20]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[21]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[22]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[23]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[24]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[25]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[26]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[27]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[28]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[29]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[2]                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[30]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[31]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[3]                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[4]                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[5]                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[6]                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[7]                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[8]                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[9]                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|mode_data[0]                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|mode_data[1]                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|sleep                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|state                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[0]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[10]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[11]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[12]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[13]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[14]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[15]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[16]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[17]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[18]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[19]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[1]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[20]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[2]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[3]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[4]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[5]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[6]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[7]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[8]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[9]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.DONE         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.ENABLE_H     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.ENABLE_L     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.IDLE         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.WAIT_DELAY_H ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.WAIT_DELAY_L ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.WAIT_HOLD_H  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.WAIT_HOLD_L  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.WAIT_SETUP_H ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.WAIT_SETUP_L ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|ptr[0]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|ptr[1]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|ptr[2]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|ptr[3]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.CONFIG          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.RESET           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.SELECT_LINE1    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.SELECT_LINE2    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.WRITE_LINE1     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.WRITE_LINE2     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|line2[24]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|line2[25]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|line2[27]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|line2[28]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|line2[29]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|line2[32]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|line2[34]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|line2[51]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|line2[53]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|line2[81]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|line2[89]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|line2[8]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|line2[9]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|timer[0]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|timer[10]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|timer[11]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|timer[12]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|timer[13]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|timer[14]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|timer[15]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|timer[16]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|timer[17]                              ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RST_N     ; CLK        ; 4.551 ; 4.559 ; Rise       ; CLK             ;
; SPI_MISO  ; CLK        ; 4.466 ; 4.553 ; Rise       ; CLK             ;
; rx        ; CLK        ; 4.158 ; 4.382 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; RST_N     ; CLK        ; 0.545  ; 0.462  ; Rise       ; CLK             ;
; SPI_MISO  ; CLK        ; -1.994 ; -2.243 ; Rise       ; CLK             ;
; rx        ; CLK        ; -1.781 ; -1.981 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; LCD_DB[*]  ; CLK        ; 15.147 ; 14.980 ; Rise       ; CLK             ;
;  LCD_DB[4] ; CLK        ; 12.956 ; 12.532 ; Rise       ; CLK             ;
;  LCD_DB[5] ; CLK        ; 15.147 ; 14.980 ; Rise       ; CLK             ;
;  LCD_DB[6] ; CLK        ; 13.215 ; 12.818 ; Rise       ; CLK             ;
;  LCD_DB[7] ; CLK        ; 13.952 ; 13.692 ; Rise       ; CLK             ;
; LCD_E      ; CLK        ; 8.162  ; 8.474  ; Rise       ; CLK             ;
; LCD_RS     ; CLK        ; 10.863 ; 10.543 ; Rise       ; CLK             ;
; SPI_MOSI   ; CLK        ; 7.256  ; 7.367  ; Rise       ; CLK             ;
; SPI_SCK    ; CLK        ; 9.168  ; 9.152  ; Rise       ; CLK             ;
; SPI_SS_N   ; CLK        ; 6.777  ; 6.912  ; Rise       ; CLK             ;
; tx         ; CLK        ; 7.992  ; 7.791  ; Rise       ; CLK             ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; LCD_DB[*]  ; CLK        ; 8.410  ; 8.352  ; Rise       ; CLK             ;
;  LCD_DB[4] ; CLK        ; 8.624  ; 8.352  ; Rise       ; CLK             ;
;  LCD_DB[5] ; CLK        ; 10.253 ; 10.033 ; Rise       ; CLK             ;
;  LCD_DB[6] ; CLK        ; 8.684  ; 8.471  ; Rise       ; CLK             ;
;  LCD_DB[7] ; CLK        ; 8.410  ; 8.367  ; Rise       ; CLK             ;
; LCD_E      ; CLK        ; 7.585  ; 7.900  ; Rise       ; CLK             ;
; LCD_RS     ; CLK        ; 7.969  ; 7.612  ; Rise       ; CLK             ;
; SPI_MOSI   ; CLK        ; 7.086  ; 7.193  ; Rise       ; CLK             ;
; SPI_SCK    ; CLK        ; 8.976  ; 8.965  ; Rise       ; CLK             ;
; SPI_SS_N   ; CLK        ; 6.627  ; 6.757  ; Rise       ; CLK             ;
; tx         ; CLK        ; 7.790  ; 7.596  ; Rise       ; CLK             ;
+------------+------------+--------+--------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 20.88 MHz ; 20.88 MHz       ; CLK        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+---------+------------------+
; Clock ; Slack   ; End Point TNS    ;
+-------+---------+------------------+
; CLK   ; -46.884 ; -2080.292        ;
+-------+---------+------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.384 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -483.301                        ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                                                                                              ;
+---------+------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                      ; To Node                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -46.884 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[3]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[0] ; CLK          ; CLK         ; 1.000        ; 0.353      ; 48.239     ;
; -46.839 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[3]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[0]  ; CLK          ; CLK         ; 1.000        ; 0.395      ; 48.236     ;
; -46.756 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[2]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[0] ; CLK          ; CLK         ; 1.000        ; 0.353      ; 48.111     ;
; -46.754 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[1]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[0] ; CLK          ; CLK         ; 1.000        ; 0.353      ; 48.109     ;
; -46.711 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[2]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[0]  ; CLK          ; CLK         ; 1.000        ; 0.395      ; 48.108     ;
; -46.709 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[1]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[0]  ; CLK          ; CLK         ; 1.000        ; 0.395      ; 48.106     ;
; -46.692 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[0]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[0] ; CLK          ; CLK         ; 1.000        ; 0.353      ; 48.047     ;
; -46.647 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[0]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[0]  ; CLK          ; CLK         ; 1.000        ; 0.395      ; 48.044     ;
; -46.467 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[7]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[0] ; CLK          ; CLK         ; 1.000        ; 0.354      ; 47.823     ;
; -46.422 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[7]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[0]  ; CLK          ; CLK         ; 1.000        ; 0.396      ; 47.820     ;
; -46.379 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[5]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[0] ; CLK          ; CLK         ; 1.000        ; 0.354      ; 47.735     ;
; -46.334 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[5]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[0]  ; CLK          ; CLK         ; 1.000        ; 0.396      ; 47.732     ;
; -46.263 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[4]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[0] ; CLK          ; CLK         ; 1.000        ; 0.354      ; 47.619     ;
; -46.218 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[4]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[0]  ; CLK          ; CLK         ; 1.000        ; 0.396      ; 47.616     ;
; -46.110 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[6]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[0] ; CLK          ; CLK         ; 1.000        ; 0.354      ; 47.466     ;
; -46.065 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[6]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[0]  ; CLK          ; CLK         ; 1.000        ; 0.396      ; 47.463     ;
; -45.126 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[3]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[1] ; CLK          ; CLK         ; 1.000        ; 0.353      ; 46.481     ;
; -45.083 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[3]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[1]  ; CLK          ; CLK         ; 1.000        ; 0.395      ; 46.480     ;
; -44.998 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[2]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[1] ; CLK          ; CLK         ; 1.000        ; 0.353      ; 46.353     ;
; -44.996 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[1]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[1] ; CLK          ; CLK         ; 1.000        ; 0.353      ; 46.351     ;
; -44.955 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[2]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[1]  ; CLK          ; CLK         ; 1.000        ; 0.395      ; 46.352     ;
; -44.953 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[1]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[1]  ; CLK          ; CLK         ; 1.000        ; 0.395      ; 46.350     ;
; -44.934 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[0]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[1] ; CLK          ; CLK         ; 1.000        ; 0.353      ; 46.289     ;
; -44.891 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[0]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[1]  ; CLK          ; CLK         ; 1.000        ; 0.395      ; 46.288     ;
; -44.709 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[7]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[1] ; CLK          ; CLK         ; 1.000        ; 0.354      ; 46.065     ;
; -44.666 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[7]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[1]  ; CLK          ; CLK         ; 1.000        ; 0.396      ; 46.064     ;
; -44.623 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[10] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[0] ; CLK          ; CLK         ; 1.000        ; 0.356      ; 45.981     ;
; -44.621 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[5]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[1] ; CLK          ; CLK         ; 1.000        ; 0.354      ; 45.977     ;
; -44.619 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[9]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[0] ; CLK          ; CLK         ; 1.000        ; 0.356      ; 45.977     ;
; -44.591 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[11] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[0] ; CLK          ; CLK         ; 1.000        ; 0.356      ; 45.949     ;
; -44.578 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[10] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[0]  ; CLK          ; CLK         ; 1.000        ; 0.398      ; 45.978     ;
; -44.578 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[5]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[1]  ; CLK          ; CLK         ; 1.000        ; 0.396      ; 45.976     ;
; -44.574 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[9]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[0]  ; CLK          ; CLK         ; 1.000        ; 0.398      ; 45.974     ;
; -44.546 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[11] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[0]  ; CLK          ; CLK         ; 1.000        ; 0.398      ; 45.946     ;
; -44.505 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[4]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[1] ; CLK          ; CLK         ; 1.000        ; 0.354      ; 45.861     ;
; -44.470 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[8]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[0] ; CLK          ; CLK         ; 1.000        ; 0.356      ; 45.828     ;
; -44.462 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[4]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[1]  ; CLK          ; CLK         ; 1.000        ; 0.396      ; 45.860     ;
; -44.425 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[8]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[0]  ; CLK          ; CLK         ; 1.000        ; 0.398      ; 45.825     ;
; -44.352 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[6]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[1] ; CLK          ; CLK         ; 1.000        ; 0.354      ; 45.708     ;
; -44.309 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[6]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[1]  ; CLK          ; CLK         ; 1.000        ; 0.396      ; 45.707     ;
; -43.805 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[3]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[2]  ; CLK          ; CLK         ; 1.000        ; -0.079     ; 44.728     ;
; -43.677 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[2]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[2]  ; CLK          ; CLK         ; 1.000        ; -0.079     ; 44.600     ;
; -43.675 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[1]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[2]  ; CLK          ; CLK         ; 1.000        ; -0.079     ; 44.598     ;
; -43.613 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[0]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[2]  ; CLK          ; CLK         ; 1.000        ; -0.079     ; 44.536     ;
; -43.388 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[7]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[2]  ; CLK          ; CLK         ; 1.000        ; -0.078     ; 44.312     ;
; -43.300 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[5]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[2]  ; CLK          ; CLK         ; 1.000        ; -0.078     ; 44.224     ;
; -43.184 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[4]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[2]  ; CLK          ; CLK         ; 1.000        ; -0.078     ; 44.108     ;
; -43.088 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[3]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[2] ; CLK          ; CLK         ; 1.000        ; -0.079     ; 44.011     ;
; -43.031 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[6]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[2]  ; CLK          ; CLK         ; 1.000        ; -0.078     ; 43.955     ;
; -42.960 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[2]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[2] ; CLK          ; CLK         ; 1.000        ; -0.079     ; 43.883     ;
; -42.958 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[1]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[2] ; CLK          ; CLK         ; 1.000        ; -0.079     ; 43.881     ;
; -42.896 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[0]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[2] ; CLK          ; CLK         ; 1.000        ; -0.079     ; 43.819     ;
; -42.865 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[10] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[1] ; CLK          ; CLK         ; 1.000        ; 0.356      ; 44.223     ;
; -42.861 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[9]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[1] ; CLK          ; CLK         ; 1.000        ; 0.356      ; 44.219     ;
; -42.833 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[11] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[1] ; CLK          ; CLK         ; 1.000        ; 0.356      ; 44.191     ;
; -42.822 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[10] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[1]  ; CLK          ; CLK         ; 1.000        ; 0.398      ; 44.222     ;
; -42.818 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[9]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[1]  ; CLK          ; CLK         ; 1.000        ; 0.398      ; 44.218     ;
; -42.790 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[11] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[1]  ; CLK          ; CLK         ; 1.000        ; 0.398      ; 44.190     ;
; -42.712 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[8]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[1] ; CLK          ; CLK         ; 1.000        ; 0.356      ; 44.070     ;
; -42.671 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[7]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[2] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 43.595     ;
; -42.669 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[8]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[1]  ; CLK          ; CLK         ; 1.000        ; 0.398      ; 44.069     ;
; -42.583 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[5]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[2] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 43.507     ;
; -42.467 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[4]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[2] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 43.391     ;
; -42.314 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[6]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[2] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 43.238     ;
; -41.544 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[10] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[2]  ; CLK          ; CLK         ; 1.000        ; -0.076     ; 42.470     ;
; -41.540 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[9]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[2]  ; CLK          ; CLK         ; 1.000        ; -0.076     ; 42.466     ;
; -41.512 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[11] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[2]  ; CLK          ; CLK         ; 1.000        ; -0.076     ; 42.438     ;
; -41.391 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[8]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[2]  ; CLK          ; CLK         ; 1.000        ; -0.076     ; 42.317     ;
; -40.827 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[10] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[2] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 41.753     ;
; -40.823 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[9]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[2] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 41.749     ;
; -40.795 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[11] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[2] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 41.721     ;
; -40.674 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[8]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[2] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 41.600     ;
; -40.456 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[3]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[3] ; CLK          ; CLK         ; 1.000        ; -0.079     ; 41.379     ;
; -40.393 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[3]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[3]  ; CLK          ; CLK         ; 1.000        ; -0.076     ; 41.319     ;
; -40.328 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[2]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[3] ; CLK          ; CLK         ; 1.000        ; -0.079     ; 41.251     ;
; -40.326 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[1]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[3] ; CLK          ; CLK         ; 1.000        ; -0.079     ; 41.249     ;
; -40.265 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[2]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[3]  ; CLK          ; CLK         ; 1.000        ; -0.076     ; 41.191     ;
; -40.264 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[0]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[3] ; CLK          ; CLK         ; 1.000        ; -0.079     ; 41.187     ;
; -40.263 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[1]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[3]  ; CLK          ; CLK         ; 1.000        ; -0.076     ; 41.189     ;
; -40.201 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[0]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[3]  ; CLK          ; CLK         ; 1.000        ; -0.076     ; 41.127     ;
; -40.039 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[7]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[3] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 40.963     ;
; -39.976 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[7]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[3]  ; CLK          ; CLK         ; 1.000        ; -0.075     ; 40.903     ;
; -39.951 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[5]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[3] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 40.875     ;
; -39.888 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[5]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[3]  ; CLK          ; CLK         ; 1.000        ; -0.075     ; 40.815     ;
; -39.835 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[4]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[3] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 40.759     ;
; -39.772 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[4]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[3]  ; CLK          ; CLK         ; 1.000        ; -0.075     ; 40.699     ;
; -39.682 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[6]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[3] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 40.606     ;
; -39.619 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[6]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[3]  ; CLK          ; CLK         ; 1.000        ; -0.075     ; 40.546     ;
; -38.195 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[10] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[3] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 39.121     ;
; -38.191 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[9]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[3] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 39.117     ;
; -38.163 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[11] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[3] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 39.089     ;
; -38.132 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[10] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[3]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 39.061     ;
; -38.128 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[9]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[3]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 39.057     ;
; -38.100 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[11] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[3]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 39.029     ;
; -38.042 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[8]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[3] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 38.968     ;
; -37.979 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[8]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[3]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 38.908     ;
; -37.193 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[3]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[4] ; CLK          ; CLK         ; 1.000        ; -0.067     ; 38.128     ;
; -37.065 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[2]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[4] ; CLK          ; CLK         ; 1.000        ; -0.067     ; 38.000     ;
; -37.063 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[1]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[4] ; CLK          ; CLK         ; 1.000        ; -0.067     ; 37.998     ;
; -37.001 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[0]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[4] ; CLK          ; CLK         ; 1.000        ; -0.067     ; 37.936     ;
+---------+------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                                                                                                                                        ;
+-------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                           ; To Node                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.384 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[10]                                       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[10]                                       ; CLK          ; CLK         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[9]                                        ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[9]                                        ; CLK          ; CLK         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[6]                                        ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[6]                                        ; CLK          ; CLK         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[5]                                        ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[5]                                        ; CLK          ; CLK         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[3]                                        ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[3]                                        ; CLK          ; CLK         ; 0.000        ; 0.090      ; 0.669      ;
; 0.400 ; LCD_Control:CtrlLcdRx|Control:U0|state                                              ; LCD_Control:CtrlLcdRx|Control:U0|state                                              ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|baudrate_counter[1]                               ; LCD_Control:CtrlLcdRx|rs232_rx:U2|baudrate_counter[1]                               ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|baudrate_counter[4]                               ; LCD_Control:CtrlLcdRx|rs232_rx:U2|baudrate_counter[4]                               ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|baudrate_counter[2]                               ; LCD_Control:CtrlLcdRx|rs232_rx:U2|baudrate_counter[2]                               ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|baudrate_counter[3]                               ; LCD_Control:CtrlLcdRx|rs232_rx:U2|baudrate_counter[3]                               ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|baudrate_counter[6]                               ; LCD_Control:CtrlLcdRx|rs232_rx:U2|baudrate_counter[6]                               ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.401 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|bit_counter[2]                                  ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|bit_counter[2]                                  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|bit_counter[1]                                  ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|bit_counter[1]                                  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|bit_counter[0]                                  ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|bit_counter[0]                                  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|state.WAIT_FOR_REQ                              ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|state.WAIT_FOR_REQ                              ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|state.SEND_BITS                                 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|state.SEND_BITS                                 ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|state.SEND_STOP_BIT                             ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|state.SEND_STOP_BIT                             ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|state.SEND_START_BIT                            ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|state.SEND_START_BIT                            ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|ack_o                                           ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|ack_o                                           ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; LCD_Control:CtrlLcdRx|Control:U0|sleep                                              ; LCD_Control:CtrlLcdRx|Control:U0|sleep                                              ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.WAIT_SETUP_H  ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.WAIT_SETUP_H  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|ptr[1]                 ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|ptr[1]                 ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|ptr[3]                 ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|ptr[3]                 ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.CONFIG           ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.CONFIG           ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.WRITE_LINE2      ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.WRITE_LINE2      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.WRITE_LINE1      ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.WRITE_LINE1      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.SELECT_LINE2     ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.SELECT_LINE2     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|ptr[0]                 ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|ptr[0]                 ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[11]                                       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[11]                                       ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[1]                                        ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[1]                                        ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[0]                                        ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[0]                                        ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[2]                                        ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[2]                                        ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_DONE_CH2_DUAL               ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_DONE_CH2_DUAL               ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_DONE_CH1_DUAL               ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_DONE_CH1_DUAL               ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_DONE_SINGLE                 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_DONE_SINGLE                 ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.REQ_VOLTAGE_CH2_DUAL             ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.REQ_VOLTAGE_CH2_DUAL             ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_resive[1]                                ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_resive[1]                                ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_resive[2]                                ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_resive[2]                                ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_resive[3]                                ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_resive[3]                                ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|req_o                                             ; LCD_Control:CtrlLcdRx|rs232_rx:U2|req_o                                             ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|state.wait_for_rx_start                           ; LCD_Control:CtrlLcdRx|rs232_rx:U2|state.wait_for_rx_start                           ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|state.receive_bits                                ; LCD_Control:CtrlLcdRx|rs232_rx:U2|state.receive_bits                                ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|baudrate_counter[7]                               ; LCD_Control:CtrlLcdRx|rs232_rx:U2|baudrate_counter[7]                               ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|state.wait_half_bit                               ; LCD_Control:CtrlLcdRx|rs232_rx:U2|state.wait_half_bit                               ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|bit_counter[0]                                    ; LCD_Control:CtrlLcdRx|rs232_rx:U2|bit_counter[0]                                    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|bit_counter[1]                                    ; LCD_Control:CtrlLcdRx|rs232_rx:U2|bit_counter[1]                                    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|bit_counter[2]                                    ; LCD_Control:CtrlLcdRx|rs232_rx:U2|bit_counter[2]                                    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_CH2_PART1_DUAL ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_CH2_PART1_DUAL ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_CH1_PART2_DUAL ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_CH1_PART2_DUAL ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_CH1_PART1_DUAL ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_CH1_PART1_DUAL ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_PART2_SINGLE   ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_PART2_SINGLE   ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_PART1_SINGLE   ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_PART1_SINGLE   ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|shift_reg[7]                                    ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|shift_reg[7]                                    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_CH2_PART2_DUAL ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_CH2_PART2_DUAL ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|SPI_SS_N                                       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|SPI_SS_N                                       ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|sreg[1]                                        ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|sreg[1]                                        ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|DONE                                           ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|DONE                                           ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S0                                       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S0                                       ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_resive[0]                                ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_resive[0]                                ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_send[0]                                  ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_send[0]                                  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_send[1]                                  ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_send[1]                                  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_send[2]                                  ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_send[2]                                  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_send[3]                                  ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_send[3]                                  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S5                                       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S5                                       ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S2                                       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S2                                       ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|START                                  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|START                                  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_TIME_REQ                    ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_TIME_REQ                    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_MODE_DUAL              ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_MODE_DUAL              ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.469 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|shift_reg[3]                                    ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|shift_reg[2]                                    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.737      ;
; 0.469 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|shift_reg[4]                                    ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|shift_reg[3]                                    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.737      ;
; 0.470 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|shift_reg[5]                                    ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|shift_reg[4]                                    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.738      ;
; 0.473 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|baudrate_counter[8]                             ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|baudrate_counter[8]                             ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.741      ;
; 0.476 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|shift_register[3]                                 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|shift_register[2]                                 ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.745      ;
; 0.479 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|shift_reg[1]                                    ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|shift_reg[0]                                    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.747      ;
; 0.479 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S3                                       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S4                                       ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.746      ;
; 0.480 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|shift_register[5]                                 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|shift_register[4]                                 ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.749      ;
; 0.486 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.SEND_VOLTAGE_CH1_PART2_DUAL      ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_CH1_PART2_DUAL ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.754      ;
; 0.488 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|mode_buffer[1]                         ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.REQ_VOLTAGE_SINGLE               ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.755      ;
; 0.491 ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.WRITE_LINE1      ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.SELECT_LINE2     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.759      ;
; 0.493 ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.CONFIG           ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.SELECT_LINE1     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.761      ;
; 0.496 ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.SELECT_LINE1     ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.WRITE_LINE1      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.764      ;
; 0.499 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_MODE_DUAL              ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.SEND_VOLTAGE_CH1_PART1_DUAL      ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.766      ;
; 0.502 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_CH1_PART1_DUAL ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.SEND_VOLTAGE_CH1_PART2_DUAL      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.770      ;
; 0.505 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S0                                       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S1                                       ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.772      ;
; 0.505 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S0                                       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|DONE                                           ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.772      ;
; 0.510 ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.SELECT_LINE2     ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.WRITE_LINE2      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.778      ;
; 0.515 ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.DONE          ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.IDLE          ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.783      ;
; 0.521 ; LCD_Control:CtrlLcdRx|Control:U0|state                                              ; LCD_Control:CtrlLcdRx|Control:U0|mode_data[1]                                       ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.790      ;
; 0.598 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|shift_reg[6]                                    ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|shift_reg[5]                                    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.866      ;
; 0.605 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|shift_register[1]                                 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|data_o[1]                                         ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.874      ;
; 0.606 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|shift_register[4]                                 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|data_o[4]                                         ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.875      ;
; 0.606 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|shift_register[7]                                 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|data_o[7]                                         ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.875      ;
; 0.607 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|shift_register[2]                                 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|data_o[2]                                         ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.876      ;
; 0.623 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|shift_register[6]                                 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|data_o[6]                                         ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.892      ;
; 0.623 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|shift_register[6]                                 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|shift_register[5]                                 ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.892      ;
; 0.633 ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.WAIT_DELAY_H  ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.WAIT_SETUP_L  ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.902      ;
; 0.634 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S6                                       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_resive[0]                                ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.900      ;
; 0.635 ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.WAIT_HOLD_H   ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.WAIT_DELAY_H  ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.904      ;
; 0.636 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.REQ_VOLTAGE_SINGLE               ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|MOSI[1]                                ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.903      ;
; 0.640 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|data_to_tx[5]                          ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|shift_reg[5]                                    ; CLK          ; CLK         ; 0.000        ; 0.075      ; 0.910      ;
+-------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                                                               ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                             ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLK   ; Rise       ; CLK                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[0]                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[10]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[11]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[12]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[13]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[14]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[15]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[16]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[17]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[18]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[19]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[1]                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[20]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[21]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[22]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[23]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[24]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[25]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[26]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[27]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[28]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[29]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[2]                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[30]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[31]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[3]                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[4]                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[5]                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[6]                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[7]                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[8]                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[9]                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|mode_data[0]                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|mode_data[1]                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|sleep                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|state                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[0]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[10]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[11]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[12]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[13]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[14]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[15]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[16]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[17]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[18]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[19]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[1]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[20]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[2]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[3]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[4]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[5]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[6]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[7]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[8]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[9]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.DONE         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.ENABLE_H     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.ENABLE_L     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.IDLE         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.WAIT_DELAY_H ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.WAIT_DELAY_L ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.WAIT_HOLD_H  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.WAIT_HOLD_L  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.WAIT_SETUP_H ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.WAIT_SETUP_L ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|ptr[0]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|ptr[1]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|ptr[2]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|ptr[3]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.CONFIG          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.RESET           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.SELECT_LINE1    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.SELECT_LINE2    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.WRITE_LINE1     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.WRITE_LINE2     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|line2[24]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|line2[25]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|line2[27]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|line2[28]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|line2[29]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|line2[32]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|line2[34]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|line2[51]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|line2[53]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|line2[81]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|line2[89]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|line2[8]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|line2[9]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|timer[0]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|timer[10]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|timer[11]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|timer[12]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|timer[13]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|timer[14]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|timer[15]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|timer[16]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|timer[17]                              ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RST_N     ; CLK        ; 4.367 ; 4.320 ; Rise       ; CLK             ;
; SPI_MISO  ; CLK        ; 4.140 ; 3.931 ; Rise       ; CLK             ;
; rx        ; CLK        ; 3.816 ; 3.894 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; RST_N     ; CLK        ; 0.492  ; 0.323  ; Rise       ; CLK             ;
; SPI_MISO  ; CLK        ; -1.786 ; -1.860 ; Rise       ; CLK             ;
; rx        ; CLK        ; -1.571 ; -1.657 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; LCD_DB[*]  ; CLK        ; 14.506 ; 14.068 ; Rise       ; CLK             ;
;  LCD_DB[4] ; CLK        ; 12.481 ; 11.706 ; Rise       ; CLK             ;
;  LCD_DB[5] ; CLK        ; 14.506 ; 14.068 ; Rise       ; CLK             ;
;  LCD_DB[6] ; CLK        ; 12.638 ; 11.886 ; Rise       ; CLK             ;
;  LCD_DB[7] ; CLK        ; 13.349 ; 12.729 ; Rise       ; CLK             ;
; LCD_E      ; CLK        ; 7.682  ; 8.097  ; Rise       ; CLK             ;
; LCD_RS     ; CLK        ; 10.452 ; 9.925  ; Rise       ; CLK             ;
; SPI_MOSI   ; CLK        ; 6.875  ; 7.063  ; Rise       ; CLK             ;
; SPI_SCK    ; CLK        ; 8.847  ; 8.722  ; Rise       ; CLK             ;
; SPI_SS_N   ; CLK        ; 6.413  ; 6.644  ; Rise       ; CLK             ;
; tx         ; CLK        ; 7.677  ; 7.344  ; Rise       ; CLK             ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; LCD_DB[*]  ; CLK        ; 8.017 ; 7.820 ; Rise       ; CLK             ;
;  LCD_DB[4] ; CLK        ; 8.346 ; 7.820 ; Rise       ; CLK             ;
;  LCD_DB[5] ; CLK        ; 9.911 ; 9.512 ; Rise       ; CLK             ;
;  LCD_DB[6] ; CLK        ; 8.345 ; 7.958 ; Rise       ; CLK             ;
;  LCD_DB[7] ; CLK        ; 8.017 ; 7.919 ; Rise       ; CLK             ;
; LCD_E      ; CLK        ; 7.156 ; 7.585 ; Rise       ; CLK             ;
; LCD_RS     ; CLK        ; 7.627 ; 7.214 ; Rise       ; CLK             ;
; SPI_MOSI   ; CLK        ; 6.722 ; 6.902 ; Rise       ; CLK             ;
; SPI_SCK    ; CLK        ; 8.670 ; 8.553 ; Rise       ; CLK             ;
; SPI_SS_N   ; CLK        ; 6.279 ; 6.501 ; Rise       ; CLK             ;
; tx         ; CLK        ; 7.488 ; 7.169 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+---------+------------------+
; Clock ; Slack   ; End Point TNS    ;
+-------+---------+------------------+
; CLK   ; -21.502 ; -802.613         ;
+-------+---------+------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.179 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -346.103                        ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                                                                                              ;
+---------+------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                      ; To Node                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -21.502 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[3]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[0] ; CLK          ; CLK         ; 1.000        ; 0.151      ; 22.640     ;
; -21.494 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[2]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[0] ; CLK          ; CLK         ; 1.000        ; 0.151      ; 22.632     ;
; -21.490 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[1]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[0] ; CLK          ; CLK         ; 1.000        ; 0.151      ; 22.628     ;
; -21.485 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[3]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[0]  ; CLK          ; CLK         ; 1.000        ; 0.165      ; 22.637     ;
; -21.477 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[2]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[0]  ; CLK          ; CLK         ; 1.000        ; 0.165      ; 22.629     ;
; -21.473 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[1]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[0]  ; CLK          ; CLK         ; 1.000        ; 0.165      ; 22.625     ;
; -21.394 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[0]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[0] ; CLK          ; CLK         ; 1.000        ; 0.151      ; 22.532     ;
; -21.377 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[0]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[0]  ; CLK          ; CLK         ; 1.000        ; 0.165      ; 22.529     ;
; -21.363 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[7]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[0] ; CLK          ; CLK         ; 1.000        ; 0.152      ; 22.502     ;
; -21.346 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[7]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[0]  ; CLK          ; CLK         ; 1.000        ; 0.166      ; 22.499     ;
; -21.320 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[5]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[0] ; CLK          ; CLK         ; 1.000        ; 0.152      ; 22.459     ;
; -21.303 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[5]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[0]  ; CLK          ; CLK         ; 1.000        ; 0.166      ; 22.456     ;
; -21.237 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[4]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[0] ; CLK          ; CLK         ; 1.000        ; 0.152      ; 22.376     ;
; -21.220 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[4]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[0]  ; CLK          ; CLK         ; 1.000        ; 0.166      ; 22.373     ;
; -21.139 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[6]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[0] ; CLK          ; CLK         ; 1.000        ; 0.152      ; 22.278     ;
; -21.122 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[6]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[0]  ; CLK          ; CLK         ; 1.000        ; 0.166      ; 22.275     ;
; -20.728 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[3]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[1] ; CLK          ; CLK         ; 1.000        ; 0.151      ; 21.866     ;
; -20.720 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[2]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[1] ; CLK          ; CLK         ; 1.000        ; 0.151      ; 21.858     ;
; -20.716 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[3]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[1]  ; CLK          ; CLK         ; 1.000        ; 0.165      ; 21.868     ;
; -20.716 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[1]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[1] ; CLK          ; CLK         ; 1.000        ; 0.151      ; 21.854     ;
; -20.708 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[2]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[1]  ; CLK          ; CLK         ; 1.000        ; 0.165      ; 21.860     ;
; -20.704 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[1]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[1]  ; CLK          ; CLK         ; 1.000        ; 0.165      ; 21.856     ;
; -20.620 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[0]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[1] ; CLK          ; CLK         ; 1.000        ; 0.151      ; 21.758     ;
; -20.608 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[0]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[1]  ; CLK          ; CLK         ; 1.000        ; 0.165      ; 21.760     ;
; -20.589 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[7]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[1] ; CLK          ; CLK         ; 1.000        ; 0.152      ; 21.728     ;
; -20.577 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[7]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[1]  ; CLK          ; CLK         ; 1.000        ; 0.166      ; 21.730     ;
; -20.546 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[5]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[1] ; CLK          ; CLK         ; 1.000        ; 0.152      ; 21.685     ;
; -20.534 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[5]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[1]  ; CLK          ; CLK         ; 1.000        ; 0.166      ; 21.687     ;
; -20.463 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[4]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[1] ; CLK          ; CLK         ; 1.000        ; 0.152      ; 21.602     ;
; -20.451 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[4]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[1]  ; CLK          ; CLK         ; 1.000        ; 0.166      ; 21.604     ;
; -20.434 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[10] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[0] ; CLK          ; CLK         ; 1.000        ; 0.153      ; 21.574     ;
; -20.421 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[9]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[0] ; CLK          ; CLK         ; 1.000        ; 0.153      ; 21.561     ;
; -20.417 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[10] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[0]  ; CLK          ; CLK         ; 1.000        ; 0.167      ; 21.571     ;
; -20.404 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[9]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[0]  ; CLK          ; CLK         ; 1.000        ; 0.167      ; 21.558     ;
; -20.365 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[6]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[1] ; CLK          ; CLK         ; 1.000        ; 0.152      ; 21.504     ;
; -20.353 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[6]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[1]  ; CLK          ; CLK         ; 1.000        ; 0.166      ; 21.506     ;
; -20.341 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[11] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[0] ; CLK          ; CLK         ; 1.000        ; 0.153      ; 21.481     ;
; -20.334 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[8]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[0] ; CLK          ; CLK         ; 1.000        ; 0.153      ; 21.474     ;
; -20.324 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[11] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[0]  ; CLK          ; CLK         ; 1.000        ; 0.167      ; 21.478     ;
; -20.317 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[8]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[0]  ; CLK          ; CLK         ; 1.000        ; 0.167      ; 21.471     ;
; -20.255 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[3]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[2]  ; CLK          ; CLK         ; 1.000        ; -0.042     ; 21.200     ;
; -20.247 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[2]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[2]  ; CLK          ; CLK         ; 1.000        ; -0.042     ; 21.192     ;
; -20.243 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[1]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[2]  ; CLK          ; CLK         ; 1.000        ; -0.042     ; 21.188     ;
; -20.147 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[0]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[2]  ; CLK          ; CLK         ; 1.000        ; -0.042     ; 21.092     ;
; -20.116 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[7]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[2]  ; CLK          ; CLK         ; 1.000        ; -0.041     ; 21.062     ;
; -20.073 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[5]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[2]  ; CLK          ; CLK         ; 1.000        ; -0.041     ; 21.019     ;
; -19.990 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[4]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[2]  ; CLK          ; CLK         ; 1.000        ; -0.041     ; 20.936     ;
; -19.892 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[6]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[2]  ; CLK          ; CLK         ; 1.000        ; -0.041     ; 20.838     ;
; -19.870 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[3]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[2] ; CLK          ; CLK         ; 1.000        ; -0.043     ; 20.814     ;
; -19.862 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[2]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[2] ; CLK          ; CLK         ; 1.000        ; -0.043     ; 20.806     ;
; -19.858 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[1]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[2] ; CLK          ; CLK         ; 1.000        ; -0.043     ; 20.802     ;
; -19.762 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[0]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[2] ; CLK          ; CLK         ; 1.000        ; -0.043     ; 20.706     ;
; -19.731 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[7]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[2] ; CLK          ; CLK         ; 1.000        ; -0.042     ; 20.676     ;
; -19.688 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[5]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[2] ; CLK          ; CLK         ; 1.000        ; -0.042     ; 20.633     ;
; -19.660 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[10] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[1] ; CLK          ; CLK         ; 1.000        ; 0.153      ; 20.800     ;
; -19.648 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[10] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[1]  ; CLK          ; CLK         ; 1.000        ; 0.167      ; 20.802     ;
; -19.647 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[9]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[1] ; CLK          ; CLK         ; 1.000        ; 0.153      ; 20.787     ;
; -19.635 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[9]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[1]  ; CLK          ; CLK         ; 1.000        ; 0.167      ; 20.789     ;
; -19.605 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[4]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[2] ; CLK          ; CLK         ; 1.000        ; -0.042     ; 20.550     ;
; -19.567 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[11] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[1] ; CLK          ; CLK         ; 1.000        ; 0.153      ; 20.707     ;
; -19.560 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[8]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[1] ; CLK          ; CLK         ; 1.000        ; 0.153      ; 20.700     ;
; -19.555 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[11] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[1]  ; CLK          ; CLK         ; 1.000        ; 0.167      ; 20.709     ;
; -19.548 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[8]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[1]  ; CLK          ; CLK         ; 1.000        ; 0.167      ; 20.702     ;
; -19.507 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[6]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[2] ; CLK          ; CLK         ; 1.000        ; -0.042     ; 20.452     ;
; -19.187 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[10] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[2]  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 20.134     ;
; -19.174 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[9]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[2]  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 20.121     ;
; -19.094 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[11] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[2]  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 20.041     ;
; -19.087 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[8]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[2]  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 20.034     ;
; -18.802 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[10] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[2] ; CLK          ; CLK         ; 1.000        ; -0.041     ; 19.748     ;
; -18.789 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[9]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[2] ; CLK          ; CLK         ; 1.000        ; -0.041     ; 19.735     ;
; -18.709 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[11] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[2] ; CLK          ; CLK         ; 1.000        ; -0.041     ; 19.655     ;
; -18.702 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[8]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[2] ; CLK          ; CLK         ; 1.000        ; -0.041     ; 19.648     ;
; -18.650 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[3]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[3] ; CLK          ; CLK         ; 1.000        ; -0.043     ; 19.594     ;
; -18.642 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[2]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[3] ; CLK          ; CLK         ; 1.000        ; -0.043     ; 19.586     ;
; -18.638 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[1]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[3] ; CLK          ; CLK         ; 1.000        ; -0.043     ; 19.582     ;
; -18.608 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[3]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[3]  ; CLK          ; CLK         ; 1.000        ; -0.038     ; 19.557     ;
; -18.600 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[2]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[3]  ; CLK          ; CLK         ; 1.000        ; -0.038     ; 19.549     ;
; -18.596 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[1]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[3]  ; CLK          ; CLK         ; 1.000        ; -0.038     ; 19.545     ;
; -18.542 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[0]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[3] ; CLK          ; CLK         ; 1.000        ; -0.043     ; 19.486     ;
; -18.511 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[7]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[3] ; CLK          ; CLK         ; 1.000        ; -0.042     ; 19.456     ;
; -18.500 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[0]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[3]  ; CLK          ; CLK         ; 1.000        ; -0.038     ; 19.449     ;
; -18.469 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[7]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[3]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 19.419     ;
; -18.468 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[5]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[3] ; CLK          ; CLK         ; 1.000        ; -0.042     ; 19.413     ;
; -18.426 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[5]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[3]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 19.376     ;
; -18.385 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[4]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[3] ; CLK          ; CLK         ; 1.000        ; -0.042     ; 19.330     ;
; -18.343 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[4]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[3]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 19.293     ;
; -18.287 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[6]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[3] ; CLK          ; CLK         ; 1.000        ; -0.042     ; 19.232     ;
; -18.245 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[6]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[3]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 19.195     ;
; -17.582 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[10] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[3] ; CLK          ; CLK         ; 1.000        ; -0.041     ; 18.528     ;
; -17.569 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[9]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[3] ; CLK          ; CLK         ; 1.000        ; -0.041     ; 18.515     ;
; -17.540 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[10] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[3]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 18.491     ;
; -17.527 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[9]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[3]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 18.478     ;
; -17.489 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[11] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[3] ; CLK          ; CLK         ; 1.000        ; -0.041     ; 18.435     ;
; -17.482 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[8]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[3] ; CLK          ; CLK         ; 1.000        ; -0.041     ; 18.428     ;
; -17.447 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[11] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[3]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 18.398     ;
; -17.440 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[8]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[3]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 18.391     ;
; -17.092 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[3]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[4] ; CLK          ; CLK         ; 1.000        ; -0.033     ; 18.046     ;
; -17.084 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[2]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[4] ; CLK          ; CLK         ; 1.000        ; -0.033     ; 18.038     ;
; -17.080 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[1]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[4] ; CLK          ; CLK         ; 1.000        ; -0.033     ; 18.034     ;
; -16.984 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[0]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[4] ; CLK          ; CLK         ; 1.000        ; -0.033     ; 17.938     ;
+---------+------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                                                                                                                                        ;
+-------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                           ; To Node                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.179 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[10]                                       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[10]                                       ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[9]                                        ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[9]                                        ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.180 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[6]                                        ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[6]                                        ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[5]                                        ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[5]                                        ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[3]                                        ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[3]                                        ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.307      ;
; 0.186 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|bit_counter[2]                                  ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|bit_counter[2]                                  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|bit_counter[1]                                  ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|bit_counter[1]                                  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|bit_counter[0]                                  ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|bit_counter[0]                                  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; LCD_Control:CtrlLcdRx|Control:U0|sleep                                              ; LCD_Control:CtrlLcdRx|Control:U0|sleep                                              ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.WAIT_SETUP_H  ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.WAIT_SETUP_H  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_DONE_CH2_DUAL               ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_DONE_CH2_DUAL               ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_DONE_CH1_DUAL               ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_DONE_CH1_DUAL               ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_DONE_SINGLE                 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_DONE_SINGLE                 ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.REQ_VOLTAGE_CH2_DUAL             ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.REQ_VOLTAGE_CH2_DUAL             ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; LCD_Control:CtrlLcdRx|Control:U0|state                                              ; LCD_Control:CtrlLcdRx|Control:U0|state                                              ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|state.wait_for_rx_start                           ; LCD_Control:CtrlLcdRx|rs232_rx:U2|state.wait_for_rx_start                           ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|state.receive_bits                                ; LCD_Control:CtrlLcdRx|rs232_rx:U2|state.receive_bits                                ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|bit_counter[0]                                    ; LCD_Control:CtrlLcdRx|rs232_rx:U2|bit_counter[0]                                    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|bit_counter[1]                                    ; LCD_Control:CtrlLcdRx|rs232_rx:U2|bit_counter[1]                                    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|bit_counter[2]                                    ; LCD_Control:CtrlLcdRx|rs232_rx:U2|bit_counter[2]                                    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_CH2_PART1_DUAL ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_CH2_PART1_DUAL ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_CH1_PART2_DUAL ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_CH1_PART2_DUAL ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_CH1_PART1_DUAL ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_CH1_PART1_DUAL ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_MODE_DUAL              ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_MODE_DUAL              ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_PART2_SINGLE   ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_PART2_SINGLE   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_PART1_SINGLE   ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_PART1_SINGLE   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|shift_reg[7]                                    ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|shift_reg[7]                                    ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|state.WAIT_FOR_REQ                              ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|state.WAIT_FOR_REQ                              ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|state.SEND_BITS                                 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|state.SEND_BITS                                 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|state.SEND_STOP_BIT                             ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|state.SEND_STOP_BIT                             ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|state.SEND_START_BIT                            ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|state.SEND_START_BIT                            ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|ack_o                                           ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|ack_o                                           ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_CH2_PART2_DUAL ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_CH2_PART2_DUAL ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|SPI_SS_N                                       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|SPI_SS_N                                       ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|sreg[1]                                        ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|sreg[1]                                        ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|ptr[1]                 ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|ptr[1]                 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|ptr[3]                 ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|ptr[3]                 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.CONFIG           ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.CONFIG           ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.WRITE_LINE2      ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.WRITE_LINE2      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.WRITE_LINE1      ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.WRITE_LINE1      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.SELECT_LINE2     ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.SELECT_LINE2     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|ptr[0]                 ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|ptr[0]                 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[11]                                       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[11]                                       ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[1]                                        ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[1]                                        ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[0]                                        ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[0]                                        ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[2]                                        ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[2]                                        ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|DONE                                           ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|DONE                                           ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S0                                       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S0                                       ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_resive[1]                                ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_resive[1]                                ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_resive[2]                                ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_resive[2]                                ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_resive[3]                                ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_resive[3]                                ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_resive[0]                                ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_resive[0]                                ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_send[0]                                  ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_send[0]                                  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_send[1]                                  ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_send[1]                                  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_send[2]                                  ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_send[2]                                  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_send[3]                                  ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_send[3]                                  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S5                                       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S5                                       ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S2                                       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S2                                       ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|START                                  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|START                                  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_TIME_REQ                    ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_TIME_REQ                    ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|req_o                                             ; LCD_Control:CtrlLcdRx|rs232_rx:U2|req_o                                             ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|baudrate_counter[1]                               ; LCD_Control:CtrlLcdRx|rs232_rx:U2|baudrate_counter[1]                               ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|baudrate_counter[4]                               ; LCD_Control:CtrlLcdRx|rs232_rx:U2|baudrate_counter[4]                               ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|baudrate_counter[2]                               ; LCD_Control:CtrlLcdRx|rs232_rx:U2|baudrate_counter[2]                               ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|baudrate_counter[3]                               ; LCD_Control:CtrlLcdRx|rs232_rx:U2|baudrate_counter[3]                               ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|baudrate_counter[6]                               ; LCD_Control:CtrlLcdRx|rs232_rx:U2|baudrate_counter[6]                               ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|baudrate_counter[7]                               ; LCD_Control:CtrlLcdRx|rs232_rx:U2|baudrate_counter[7]                               ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|state.wait_half_bit                               ; LCD_Control:CtrlLcdRx|rs232_rx:U2|state.wait_half_bit                               ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.192 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|shift_reg[4]                                    ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|shift_reg[3]                                    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.313      ;
; 0.193 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|shift_reg[3]                                    ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|shift_reg[2]                                    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.314      ;
; 0.195 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|shift_reg[5]                                    ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|shift_reg[4]                                    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.316      ;
; 0.197 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|shift_reg[1]                                    ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|shift_reg[0]                                    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|shift_register[3]                                 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|shift_register[2]                                 ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.318      ;
; 0.198 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S3                                       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S4                                       ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.318      ;
; 0.201 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|shift_register[5]                                 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|shift_register[4]                                 ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.322      ;
; 0.201 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.SEND_VOLTAGE_CH1_PART2_DUAL      ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_CH1_PART2_DUAL ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.322      ;
; 0.205 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|baudrate_counter[8]                             ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|baudrate_counter[8]                             ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.326      ;
; 0.205 ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.WRITE_LINE1      ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.SELECT_LINE2     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.325      ;
; 0.207 ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.CONFIG           ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.SELECT_LINE1     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.327      ;
; 0.207 ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.SELECT_LINE1     ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.WRITE_LINE1      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.327      ;
; 0.209 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_MODE_DUAL              ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.SEND_VOLTAGE_CH1_PART1_DUAL      ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.330      ;
; 0.211 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_CH1_PART1_DUAL ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.SEND_VOLTAGE_CH1_PART2_DUAL      ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.332      ;
; 0.217 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|mode_buffer[1]                         ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.REQ_VOLTAGE_SINGLE               ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.337      ;
; 0.218 ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.SELECT_LINE2     ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.WRITE_LINE2      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.338      ;
; 0.220 ; LCD_Control:CtrlLcdRx|Control:U0|state                                              ; LCD_Control:CtrlLcdRx|Control:U0|mode_data[1]                                       ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.341      ;
; 0.226 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S0                                       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S1                                       ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.346      ;
; 0.228 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S0                                       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|DONE                                           ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.348      ;
; 0.231 ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.DONE          ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.IDLE          ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.352      ;
; 0.252 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|shift_reg[6]                                    ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|shift_reg[5]                                    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.373      ;
; 0.256 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|shift_register[1]                                 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|data_o[1]                                         ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.377      ;
; 0.257 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|shift_register[7]                                 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|data_o[7]                                         ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.378      ;
; 0.258 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|shift_register[2]                                 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|data_o[2]                                         ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.379      ;
; 0.259 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|shift_register[4]                                 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|data_o[4]                                         ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.380      ;
; 0.265 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|shift_register[6]                                 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|data_o[6]                                         ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.386      ;
; 0.266 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|shift_register[6]                                 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|shift_register[5]                                 ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.387      ;
; 0.269 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|data_to_tx[5]                          ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|shift_reg[5]                                    ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.391      ;
; 0.270 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S6                                       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_resive[0]                                ; CLK          ; CLK         ; 0.000        ; 0.034      ; 0.388      ;
; 0.271 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|shift_register[4]                                 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|shift_register[3]                                 ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.392      ;
; 0.272 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.REQ_VOLTAGE_SINGLE               ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|MOSI[1]                                ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.392      ;
; 0.272 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|shift_register[1]                                 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|shift_register[0]                                 ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.393      ;
+-------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                                                               ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                             ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLK   ; Rise       ; CLK                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[0]                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[10]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[11]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[12]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[13]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[14]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[15]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[16]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[17]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[18]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[19]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[1]                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[20]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[21]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[22]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[23]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[24]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[25]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[26]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[27]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[28]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[29]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[2]                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[30]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[31]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[3]                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[4]                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[5]                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[6]                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[7]                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[8]                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[9]                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|mode_data[0]                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|mode_data[1]                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|sleep                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|state                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[10]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[11]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[12]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[13]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[14]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[15]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[16]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[17]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[18]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[19]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[20]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[2]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[3]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[4]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[5]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[6]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[7]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[8]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[9]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.DONE         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.ENABLE_H     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.ENABLE_L     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.IDLE         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.WAIT_DELAY_H ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.WAIT_DELAY_L ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.WAIT_HOLD_H  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.WAIT_HOLD_L  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.WAIT_SETUP_H ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.WAIT_SETUP_L ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|ptr[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|ptr[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|ptr[2]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|ptr[3]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.CONFIG          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.RESET           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.SELECT_LINE1    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.SELECT_LINE2    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.WRITE_LINE1     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.WRITE_LINE2     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|line2[24]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|line2[25]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|line2[27]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|line2[28]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|line2[29]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|line2[32]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|line2[34]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|line2[51]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|line2[53]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|line2[81]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|line2[89]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|line2[8]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|line2[9]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|timer[0]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|timer[10]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|timer[11]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|timer[12]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|timer[13]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|timer[14]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|timer[15]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|timer[16]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|timer[17]                              ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RST_N     ; CLK        ; 1.933 ; 2.319 ; Rise       ; CLK             ;
; SPI_MISO  ; CLK        ; 1.957 ; 2.663 ; Rise       ; CLK             ;
; rx        ; CLK        ; 1.890 ; 2.488 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; RST_N     ; CLK        ; 0.198  ; -0.101 ; Rise       ; CLK             ;
; SPI_MISO  ; CLK        ; -0.966 ; -1.590 ; Rise       ; CLK             ;
; rx        ; CLK        ; -0.863 ; -1.439 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; LCD_DB[*]  ; CLK        ; 7.037 ; 7.347 ; Rise       ; CLK             ;
;  LCD_DB[4] ; CLK        ; 5.672 ; 5.993 ; Rise       ; CLK             ;
;  LCD_DB[5] ; CLK        ; 7.037 ; 7.347 ; Rise       ; CLK             ;
;  LCD_DB[6] ; CLK        ; 5.775 ; 6.156 ; Rise       ; CLK             ;
;  LCD_DB[7] ; CLK        ; 6.179 ; 6.454 ; Rise       ; CLK             ;
; LCD_E      ; CLK        ; 3.976 ; 3.916 ; Rise       ; CLK             ;
; LCD_RS     ; CLK        ; 4.943 ; 5.093 ; Rise       ; CLK             ;
; SPI_MOSI   ; CLK        ; 3.606 ; 3.466 ; Rise       ; CLK             ;
; SPI_SCK    ; CLK        ; 4.541 ; 4.747 ; Rise       ; CLK             ;
; SPI_SS_N   ; CLK        ; 3.362 ; 3.247 ; Rise       ; CLK             ;
; tx         ; CLK        ; 3.703 ; 3.868 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; LCD_DB[*]  ; CLK        ; 3.884 ; 3.997 ; Rise       ; CLK             ;
;  LCD_DB[4] ; CLK        ; 3.884 ; 4.066 ; Rise       ; CLK             ;
;  LCD_DB[5] ; CLK        ; 4.936 ; 5.169 ; Rise       ; CLK             ;
;  LCD_DB[6] ; CLK        ; 3.958 ; 4.157 ; Rise       ; CLK             ;
;  LCD_DB[7] ; CLK        ; 3.895 ; 3.997 ; Rise       ; CLK             ;
; LCD_E      ; CLK        ; 3.728 ; 3.656 ; Rise       ; CLK             ;
; LCD_RS     ; CLK        ; 3.699 ; 3.751 ; Rise       ; CLK             ;
; SPI_MOSI   ; CLK        ; 3.525 ; 3.389 ; Rise       ; CLK             ;
; SPI_SCK    ; CLK        ; 4.456 ; 4.657 ; Rise       ; CLK             ;
; SPI_SS_N   ; CLK        ; 3.291 ; 3.179 ; Rise       ; CLK             ;
; tx         ; CLK        ; 3.615 ; 3.774 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -51.358   ; 0.179 ; N/A      ; N/A     ; -3.000              ;
;  CLK             ; -51.358   ; 0.179 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -2272.441 ; 0.0   ; 0.0      ; 0.0     ; -483.301            ;
;  CLK             ; -2272.441 ; 0.000 ; N/A      ; N/A     ; -483.301            ;
+------------------+-----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RST_N     ; CLK        ; 4.551 ; 4.559 ; Rise       ; CLK             ;
; SPI_MISO  ; CLK        ; 4.466 ; 4.553 ; Rise       ; CLK             ;
; rx        ; CLK        ; 4.158 ; 4.382 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; RST_N     ; CLK        ; 0.545  ; 0.462  ; Rise       ; CLK             ;
; SPI_MISO  ; CLK        ; -0.966 ; -1.590 ; Rise       ; CLK             ;
; rx        ; CLK        ; -0.863 ; -1.439 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; LCD_DB[*]  ; CLK        ; 15.147 ; 14.980 ; Rise       ; CLK             ;
;  LCD_DB[4] ; CLK        ; 12.956 ; 12.532 ; Rise       ; CLK             ;
;  LCD_DB[5] ; CLK        ; 15.147 ; 14.980 ; Rise       ; CLK             ;
;  LCD_DB[6] ; CLK        ; 13.215 ; 12.818 ; Rise       ; CLK             ;
;  LCD_DB[7] ; CLK        ; 13.952 ; 13.692 ; Rise       ; CLK             ;
; LCD_E      ; CLK        ; 8.162  ; 8.474  ; Rise       ; CLK             ;
; LCD_RS     ; CLK        ; 10.863 ; 10.543 ; Rise       ; CLK             ;
; SPI_MOSI   ; CLK        ; 7.256  ; 7.367  ; Rise       ; CLK             ;
; SPI_SCK    ; CLK        ; 9.168  ; 9.152  ; Rise       ; CLK             ;
; SPI_SS_N   ; CLK        ; 6.777  ; 6.912  ; Rise       ; CLK             ;
; tx         ; CLK        ; 7.992  ; 7.791  ; Rise       ; CLK             ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; LCD_DB[*]  ; CLK        ; 3.884 ; 3.997 ; Rise       ; CLK             ;
;  LCD_DB[4] ; CLK        ; 3.884 ; 4.066 ; Rise       ; CLK             ;
;  LCD_DB[5] ; CLK        ; 4.936 ; 5.169 ; Rise       ; CLK             ;
;  LCD_DB[6] ; CLK        ; 3.958 ; 4.157 ; Rise       ; CLK             ;
;  LCD_DB[7] ; CLK        ; 3.895 ; 3.997 ; Rise       ; CLK             ;
; LCD_E      ; CLK        ; 3.728 ; 3.656 ; Rise       ; CLK             ;
; LCD_RS     ; CLK        ; 3.699 ; 3.751 ; Rise       ; CLK             ;
; SPI_MOSI   ; CLK        ; 3.525 ; 3.389 ; Rise       ; CLK             ;
; SPI_SCK    ; CLK        ; 4.456 ; 4.657 ; Rise       ; CLK             ;
; SPI_SS_N   ; CLK        ; 3.291 ; 3.179 ; Rise       ; CLK             ;
; tx         ; CLK        ; 3.615 ; 3.774 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; tx            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_E         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_RS        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_RW        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DB[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DB[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DB[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DB[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SPI_SCK       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SPI_MOSI      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SPI_SS_N      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; CLK                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RST_N                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rx                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SPI_MISO                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tx            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.35 V              ; -0.00711 V          ; 0.126 V                              ; 0.012 V                              ; 4.7e-10 s                   ; 4.63e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.35 V             ; -0.00711 V         ; 0.126 V                             ; 0.012 V                             ; 4.7e-10 s                  ; 4.63e-10 s                 ; Yes                       ; Yes                       ;
; LCD_E         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LCD_RS        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LCD_RW        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LCD_DB[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LCD_DB[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.091 V                              ; 0.044 V                              ; 3.77e-09 s                  ; 3.49e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.091 V                             ; 0.044 V                             ; 3.77e-09 s                 ; 3.49e-09 s                 ; Yes                       ; Yes                       ;
; LCD_DB[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LCD_DB[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; SPI_SCK       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.33 V              ; -0.00219 V          ; 0.108 V                              ; 0.043 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.33 V             ; -0.00219 V         ; 0.108 V                             ; 0.043 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; SPI_MOSI      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.34 V              ; -0.00824 V          ; 0.139 V                              ; 0.044 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.34 V             ; -0.00824 V         ; 0.139 V                             ; 0.044 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; SPI_SS_N      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.34 V              ; -0.00824 V          ; 0.139 V                              ; 0.044 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.34 V             ; -0.00824 V         ; 0.139 V                             ; 0.044 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.53e-07 V                   ; 2.35 V              ; -0.00333 V          ; 0.096 V                              ; 0.006 V                              ; 4.5e-10 s                   ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.53e-07 V                  ; 2.35 V             ; -0.00333 V         ; 0.096 V                             ; 0.006 V                             ; 4.5e-10 s                  ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.51e-07 V                   ; 2.34 V              ; -0.00699 V          ; 0.108 V                              ; 0.027 V                              ; 6.58e-10 s                  ; 8.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.51e-07 V                  ; 2.34 V             ; -0.00699 V         ; 0.108 V                             ; 0.027 V                             ; 6.58e-10 s                 ; 8.2e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tx            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; LCD_E         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LCD_RS        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LCD_RW        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LCD_DB[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LCD_DB[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.64 V              ; -0.0115 V           ; 0.204 V                              ; 0.12 V                               ; 2.38e-09 s                  ; 2.24e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.64 V             ; -0.0115 V          ; 0.204 V                             ; 0.12 V                              ; 2.38e-09 s                 ; 2.24e-09 s                 ; No                        ; Yes                       ;
; LCD_DB[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LCD_DB[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SPI_SCK       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.64 V              ; -0.0118 V           ; 0.201 V                              ; 0.175 V                              ; 2.38e-09 s                  ; 2.21e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.64 V             ; -0.0118 V          ; 0.201 V                             ; 0.175 V                             ; 2.38e-09 s                 ; 2.21e-09 s                 ; No                        ; Yes                       ;
; SPI_MOSI      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; SPI_SS_N      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.2e-08 V                    ; 2.74 V              ; -0.061 V            ; 0.159 V                              ; 0.078 V                              ; 2.7e-10 s                   ; 2.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.2e-08 V                   ; 2.74 V             ; -0.061 V           ; 0.159 V                             ; 0.078 V                             ; 2.7e-10 s                  ; 2.2e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-08 V                   ; 2.7 V               ; -0.0121 V           ; 0.274 V                              ; 0.034 V                              ; 3.18e-10 s                  ; 4.96e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.52e-08 V                  ; 2.7 V              ; -0.0121 V          ; 0.274 V                             ; 0.034 V                             ; 3.18e-10 s                 ; 4.96e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; CLK        ; CLK      ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; CLK        ; CLK      ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 183   ; 183  ;
; Unconstrained Output Ports      ; 10    ; 10   ;
; Unconstrained Output Port Paths ; 102   ; 102  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Wed May 24 16:31:06 2017
Info: Command: quartus_sta Oscilloscope -c Oscilloscope
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Oscilloscope.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -51.358
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -51.358           -2272.441 CLK 
Info (332146): Worst-case hold slack is 0.435
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.435               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -483.301 CLK 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -46.884
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -46.884           -2080.292 CLK 
Info (332146): Worst-case hold slack is 0.384
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.384               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -483.301 CLK 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -21.502
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -21.502            -802.613 CLK 
Info (332146): Worst-case hold slack is 0.179
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.179               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -346.103 CLK 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 596 megabytes
    Info: Processing ended: Wed May 24 16:31:17 2017
    Info: Elapsed time: 00:00:11
    Info: Total CPU time (on all processors): 00:00:07


