<!doctype html>
<html class="no-js" lang="en">

<head>
  <!-- Global site tag (gtag.js) - Google Analytics -->
  <script async src="https://www.googletagmanager.com/gtag/js?id=UA-134228602-6"></script>
  <script>
    window.dataLayer = window.dataLayer || [];
    function gtag(){dataLayer.push(arguments);}
    gtag('js', new Date());

    gtag('config', 'UA-134228602-6');
  </script>

  <meta charset="utf-8">
  <meta http-equiv="x-ua-compatible" content="ie=edge">
  <title>üö∂üèΩ üö∏ ü¶Ñ A corre√ß√£o pol√≠tica penetra na R√∫ssia atrav√©s de livros sobre como projetar chips no SystemVerilog para n√£o iniciantes üë≤üèº üêÑ üéº</title>
  <link rel="icon" type="image/x-icon" href="/favicon.ico" />
  <meta name="description" content="Por fim, um livro sobre o SystemVerilog foi lan√ßado na R√∫ssia em um n√≠vel superior ao dos iniciantes . O livro descreve as tecnologias e t√©cnicas soli...">
  <meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no">

  <link rel="stylesheet" href="../../css/main.css">

  <link href="https://fonts.googleapis.com/css?family=Quicksand&display=swap" rel="stylesheet">

  <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.3.1/jquery.min.js"></script>
  <script>window.jQuery || document.write('<script src="../../js/vendors/jquery-3.3.1.min.js"><\/script>')</script>

  <script>document.write('<script src="//pagea' + 'd2.googles' + 'yndication.com/pagea' + 'd/js/a' + 'dsby' + 'google.js"><\/script>')</script>
  <script>
        var superSpecialObject = {};
        superSpecialObject['google_a' + 'd_client'] = 'ca-p' + 'ub-6974184241884155';
        superSpecialObject['enable_page_level_a' + 'ds'] = true;
       (window['a' + 'dsbygoogle'] = window['a' + 'dsbygoogle'] || []).push(superSpecialObject);
  </script>
</head>

<body>
  <!--[if lte IE 9]>
    <p class="browserupgrade">You are using an <strong>outdated</strong> browser. Please <a href="https://browsehappy.com/">upgrade your browser</a> to improve your experience and security.</p>
  <![endif]-->
  <header class="page-header js-page-header">
    <a class="page-header-logo-container" href="https://weekly-geekly-es.github.io/index.html"></a>
    <div class="page-header-text">Geekly articles weekly</div>
  </header>
  <section class="page js-page"><h1>A corre√ß√£o pol√≠tica penetra na R√∫ssia atrav√©s de livros sobre como projetar chips no SystemVerilog para n√£o iniciantes</h1><div class="post__body post__body_full"><div class="post__text post__text-html" id="post-content-body" data-io-article-url="https://habr.com/ru/post/465969/">  Por fim, um <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">livro sobre o SystemVerilog</a> foi lan√ßado na R√∫ssia <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">em um n√≠vel superior ao dos iniciantes</a> .  O livro descreve as tecnologias e t√©cnicas solicitadas para entrevistas na NVidia, Intel, AMD, Apple e outras empresas eletr√¥nicas: o uso de afirma√ß√µes simult√¢neas e cobertura funcional, que agora exigem n√£o apenas engenheiros de verifica√ß√£o, mas tamb√©m designers de chips;  o algoritmo do simulador com ciclos delta;  explica√ß√£o s√£ da an√°lise de tempo est√°tico;  diagramas de comunica√ß√£o de unidades de hardware atrav√©s de filas de hardware;  a implementa√ß√£o dessas comunica√ß√µes usando m√°quinas de estados finitos com caminhos de dados, etc. <br><br>  No cap√≠tulo sobre este √∫ltimo, o leitor russo pode ficar intrigado com a men√ß√£o de um "sistema politicamente correto".  O que isso significa?  Provavelmente, isso √© uma alus√£o ao <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">incidente ocorrido no condado de Los Angeles</a> em 2003.  As autoridades de Los Angeles pediram aos fabricantes, fornecedores e prestadores de servi√ßo que parassem de usar os termos "mestre / escravo" para equipamentos de inform√°tica, pois um dos funcion√°rios do condado era lembrado do passado dos escravos. <br><br>  Agora, os autores da literatura t√©cnica est√£o evitando os termos mestre / escravo.  Os engenheiros afro-americanos tamb√©m trabalham na Am√©rica moderna (por exemplo, Sofia Mvokani, dos Camar√µes - na foto √† esquerda), e o uso de termos antigos parece arcaico, como os termos ‚Äúpan / slave‚Äù na literatura t√©cnica ucraniana pareceriam em vez do ‚Äúlead / lead‚Äù aceito ( ‚ÄúL√≠der / escravo‚Äù russo). <br><br>  N√£o √© a primeira vez que o tema da luta dos afro-americanos pelos direitos civis aparece na educa√ß√£o eletr√¥nica russa.  Por exemplo, Tatyana Volkova, uma renomada especialista em educa√ß√£o em eletr√¥nica, veste uma camiseta com o emblema de "Panteras Negras", o movimento da Calif√≥rnia, que ao mesmo tempo considerou insuficiente o protesto pac√≠fico e participou de protestos armados. <br><br><img src="https://habrastorage.org/getpro/habr/post_images/e44/fc8/a9b/e44fc8a9b5614dd32d1a56b95b59d0c0.png"><br><br>  A imagem completa do emblema sob a pele de Tatyana Alexandrovna est√° oculta, mas principalmente vou falar sobre ciclos delta e m√°quinas de estado: <br><a name="habracut"></a><br>  Abaixo est√° uma captura de tela do artigo sobre mestre / escravo e o prometido emblema Pantera Negra, ap√≥s o qual passamos ao livro como tal. <br><br><img src="https://habrastorage.org/getpro/habr/post_images/104/787/ae1/104787ae1b99067326d842310345408d.png"><br><br>  Antes de tudo, Donald Thomas, autor do livro <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">‚ÄúDesign L√≥gico e Verifica√ß√£o de Sistemas no SystemVerilog‚Äù</a> (2019 em russo pela DMK-Press, 2016 em ingl√™s) √© o mesmo Donald Thomas, que √© coautor de Philip Murbi e escreveu um livro em 1991 O Verilog Hardware Description Language de Donald Thomas e Philip Moorby.  Ent√£o, em 1991, muitas empresas de eletr√¥nicos ainda projetavam microchips √† moda antiga, desenhando-os com o mouse na tela;  as tecnologias de s√≠ntese l√≥gica acabam de sair do laborat√≥rio para produ√ß√£o;  as linguagens de descri√ß√£o de hardware foram consideradas destinadas a escrever modelos e testes, e n√£o c√≥digos-fonte para a cria√ß√£o de circuitos finais;  al√©m do VHDL e do Verilog fechados naquela √©poca, havia muitas linguagens pequenas e propriet√°rias, como Abel, CUPL, PALASM;  e Intel e MIPS tinham linguagens de descri√ß√£o de hardware internas. <br><br>  Nesse ambiente, foi lan√ßado o livro de Thomas e Murbi, que se tornou o mesmo para os projetistas de circuitos digitais dos anos 90, como o livro de Kernigan-Richie para os programadores de C e os livros de Bjarni Straustrup para os programadores de C ++.  O livro sobreviveu a cinco edi√ß√µes - de 1991 a 2002, mas para a era dos iPhones era claramente insuficiente.  E em 2016, Donald Thomas decidiu acompanhar e lan√ßar um novo livro, no qual descreveu as principais inova√ß√µes na linguagem e metodologia ao longo de 25 anos.  Nos 25 anos em que a Verilog se tornou uma base comum para toda a ind√∫stria, foram escritos esquemas para tudo, desde os not√≥rios iPhones e computadores de controle em Tesla at√© helic√≥pteros militares russos. <br><br><img src="https://habrastorage.org/getpro/habr/post_images/ed9/5cf/d8c/ed95cfd8c3790757cd7d549273dd75a4.png"><br><br>  A seguir, destacarei meus coment√°rios com texto azul para separ√°-los das figuras do livro. <br><br>  <font color="blue">Mesmo antes do texto principal do livro, existe o pr√©-cap√≠tulo "Contexto: Design no n√≠vel das transfer√™ncias de registros", para que um programador, aluno de escola ou, digamos, um amante de exerc√≠cios com placas de prototipagem, tire este livro da prateleira e entenda imediatamente o que est√° sendo dito e como ele pode us√°-lo.</font>  <font color="blue">Diz:</font> <br><br><blockquote>  Os sistemas digitais est√£o sendo produzidos com bilh√µes de transistores em um chip.  Um amador, √© claro, pode desenhar v√°rias portas l√≥gicas e conect√°-las aos fios como uma especifica√ß√£o (para implementa√ß√£o em uma placa de ensaio), mas para projetos comerciais essa √© uma hist√≥ria antiga ... Os sistemas modernos s√£o especificados em linguagens de descri√ß√£o de hardware, como o SystemVerilog. <br></blockquote><br><br>  <font color="blue">Ao mesmo tempo, aqui est√° uma figura t√£o simplificada para ilustrar como o texto no verbo se transforma em trilhas e transistores do microcircuito na f√°brica:</font> <font color="blue"><br><br><img width="400" src="https://habrastorage.org/getpro/habr/post_images/da7/45e/179/da745e179c2d2239202a224fd8428d8d.png"><br><br></font>  <font color="blue">A primeira palavra no livro ap√≥s o pref√°cio √© "simulador".</font>  <font color="blue">Para entender as linguagens de descri√ß√£o de hardware, voc√™ precisa estar ciente de que o subconjunto sintetizado do ver√≠logo n√£o √© uma linguagem de programa√ß√£o, mas uma linguagem para descrever circuitos el√©tricos.</font>  <font color="blue">Como, digamos, HTML n√£o √© uma linguagem de programa√ß√£o, mas uma linguagem para descrever p√°ginas da web.</font>  <font color="blue">Enquanto uma linguagem de programa√ß√£o deve ser compilada em uma cadeia de instru√ß√µes do processador, uma linguagem de descri√ß√£o de hardware deve ser convertida (em particular) em ferro de processador, como tal.</font>  <font color="blue">Nesse caso, antes de passar para o ferro, o c√≥digo na linguagem de descri√ß√£o de hardware precisa ser verificado, para qual finalidade um int√©rprete especializado, chamado simulador, serve.</font> <font color="blue"><br><br></font>  <font color="blue">No in√≠cio do livro, Donald Thomas mostra uma imagem simplificada do simulador e, no final do livro, esclarece e complementa:</font> <font color="blue"><br><br><img src="https://habrastorage.org/getpro/habr/post_images/9ae/c23/cce/9aec23cce03c84424f268adc5baf4742.png"><br><br></font>  <font color="blue">O simulador possui filas de eventos e tempo simulado:</font> <font color="blue"><br><br><img src="https://habrastorage.org/getpro/habr/post_images/d88/f4c/882/d88f4c88260895554e428c63d6bac46d.png"><br><br></font>  <font color="blue">Um evento pode dar origem a um novo evento, tanto no momento atual da simula√ß√£o (no ciclo delta atual) quanto no tempo futuro.</font>  <font color="blue">No ciclo delta atual, todos os eventos gerados pelas chamadas atribui√ß√µes de bloqueio s√£o processados ‚Äã‚Äãprimeiro e, em seguida, os eventos gerados pelas atribui√ß√µes sem bloqueio s√£o processados.</font>  <font color="blue">Isso √© necess√°rio para a simula√ß√£o correta da sem√¢ntica paralela da propaga√ß√£o de sinais el√©tricos no ferro:</font> <font color="blue"><br><br><img src="https://habrastorage.org/getpro/habr/post_images/4c7/d0b/26c/4c7d0b26c6be8b118d89daad8630164f.png"><br><br></font>  <font color="blue">Al√©m do subconjunto sintetizado do ver√≠logo, h√° tamb√©m um subconjunto n√£o sintetizado.</font>  <font color="blue">Pretende-se descrever o ambiente de teste e os testes, e agora pode ser considerado como um tipo de linguagem de programa√ß√£o.</font>  <font color="blue">Para eventos e monitores do ambiente de teste, etapas adicionais do simulador s√£o introduzidas:</font> <font color="blue"><br><br><img src="https://habrastorage.org/getpro/habr/post_images/364/724/1cb/3647241cbc77d4b796f323e41489bf81.png"><br><br></font>  <font color="blue">O conhecimento exato do algoritmo do simulador √© muito √∫til para evitar uma variedade de erros associados √† chamada corrida (condi√ß√£o da corrida).</font>  <font color="blue">Quando intervenho engenheiros, sempre pe√ßo que d√™em um exemplo de condi√ß√£o de corrida em Verilog.</font>  <font color="blue">Al√©m disso, se para os jovens engenheiros de RTL Design e Design Verification, esse conhecimento √© muito desej√°vel, mas nem todos os aspectos s√£o 100% necess√°rios, ou seja, profiss√µes nas quais o dinheiro √© pago diretamente por esse conhecimento.</font>  <font color="blue">Estou falando de programadores que trabalham nas equipes Synopsys VCS, Cadence IES e Mentor ModelSim.</font> <font color="blue"><br><br></font>  <font color="blue">Synopsys e Cadence s√£o duas empresas localizadas na Calif√≥rnia a 15 minutos de carro uma da outra.</font>  <font color="blue">Eles empregam apenas alguns milhares de pessoas, mas controlam o desenvolvimento de microcircuitos em todo o mundo - na Intel, Apple, Samsung, Huawei, mesmo em institutos secretos russos que fabricam chips para equipamentos militares.</font> <font color="blue"><br><br></font>  <font color="blue">Se os camaradas Putin, Rogozin e Vekselberg realmente querem introduzir a substitui√ß√£o de importa√ß√µes na R√∫ssia, eles poderiam financiar o desenvolvimento do anal√≥gico russo Synopsys VCS (para simular o ver√≠logo), do Synopsys Design Compiler (para a s√≠ntese l√≥gica do verilogo) e do Synopsys IC Compiler (para a coloca√ß√£o f√≠sica dos resultados da s√≠ntese l√≥gica) )</font>  <font color="blue">Provavelmente existem v√°rios milhares de programadores matematicamente experientes na R√∫ssia.</font> <font color="blue"><br><br></font>  <font color="blue">Embora as licen√ßas para esses produtos de software sejam bastante f√°ceis de serem quebradas, √© dif√≠cil us√°-las sem suporte.</font>  <font color="blue">Se a Huawei estiver desconectada da Synopsys e da Cadence, elas ter√£o, em certo sentido, pior do que quando desconectadas do Android e at√© dos n√∫cleos ARM.</font> <font color="blue"><br><br></font>  <font color="blue">Sim, ent√£o aqui est√° o algoritmo refinado no final do livro de Donald Thomas.</font>  <font color="blue">Se voc√™ n√£o aprender de cor, √© in√∫til intervir nos grupos de simula√ß√£o da Synopsys, Cadence, Siemens / Mentor, Xilinx, e eles solicitar√£o que voc√™ o desenhe no quadro e sugira como otimizar um caso espec√≠fico:</font> <font color="blue"><br><br><img src="https://habrastorage.org/getpro/habr/post_images/eaa/35e/e8f/eaa35ee8f5df3ecc02cee34319b1ff4d.png"><br><br></font>  <font color="blue">Ap√≥s esclarecer a simula√ß√£o no in√≠cio do livro, Donald Thomas descreve a linguagem SystemVerilog como tal.</font>  <font color="blue">Essa linguagem surgiu como o superconjunto Verilog em 2002, como resultado da fus√£o das linguagens Verilog-2001, Vera e Superlog, e com a adi√ß√£o de id√©ias da PSL (Property Specification Language), que foram transformadas em SystemVerilog Assertions (SVA).</font> <font color="blue"><br><br></font>  <font color="blue">Donald Thomas acredita que voc√™ j√° aprendeu o b√°sico do design digital em algum lugar e, portanto, tece no tecido narrativo v√°rias pe√ßas conhecidas, como os cart√µes Carnot.</font>  <font color="blue">Os mapas de Carnot foram utilizados para o design manual de circuitos na d√©cada de 1960, ap√≥s o qual esse m√©todo foi substitu√≠do pela otimiza√ß√£o autom√°tica da l√≥gica, usando o algoritmo Quine-McClusky e o otimizador autom√°tico de l√≥gica Espresso.</font>  <font color="blue">Portanto, os cart√µes Carnot est√£o presentes em todos os livros did√°ticos da universidade sobre o design da l√≥gica digital, mas parecem pairar no ar.</font>  <font color="blue">E aqui Donald Thomas anexa os mapas de Carnot √† vida de um designer em um verilo do s√©culo XXI:</font> <font color="blue"><br><br><img width="500" src="https://habrastorage.org/getpro/habr/post_images/52c/9e1/21d/52c9e121d8f25d78b989c6f506220b30.png"><br><br></font>  <font color="blue">Al√©m disso, Donald Thomas escreve sobre m√°quinas de estados finitos e fornece 1) uma defini√ß√£o matem√°tica estrita;</font>  <font color="blue">2) diagramas;</font>  <font color="blue">3) c√≥digo;</font>  <font color="blue">4) ap√≥s o qual come√ßa a expandi-las para m√°quinas de estados finitos com um caminho de dados - fluxos de hardware;</font>  <font color="blue">5) ap√≥s o qual esses fluxos come√ßam a interagir com ele, de acordo com protocolos simples "politicamente corretos" (veja acima) e usando filas de hardware.</font> <font color="blue"><br><br><img src="https://habrastorage.org/getpro/habr/post_images/f15/fc4/f9e/f15fc4f9e341beb44e5dd43186d07e33.png"><br><img src="https://habrastorage.org/getpro/habr/post_images/5a8/b9b/4d9/5a8b9b4d9804354d029d66ab0b93e55e.png"><br><br></font>  <font color="blue">Aqui est√° o c√≥digo para um aut√¥mato simples com um caminho de dados que Thomas cita como primeiro exemplo:</font> <font color="blue"><br><br><img src="https://habrastorage.org/getpro/habr/post_images/64a/bc8/4d8/64abc84d89ea080b40877f71e258d5e7.png"><br><img src="https://habrastorage.org/getpro/habr/post_images/a25/63b/052/a2563b052a3fc77a6d0f94f9bbfeb3b1.png"><br><br></font>  <font color="blue">Em seguida, Thomas tem um cap√≠tulo sobre an√°lise de tempo est√°tico.</font>  <font color="blue">Nada de especial, mas mais limpo do que em muitos sites populares da √çndia, "Como passar pela entrevista do VLSI".</font>  <font color="blue">E tamb√©m mais completamente do que em alguns livros sobre veril, que tediosamente mastigam a sintaxe da linguagem, mas realmente n√£o mostram como us√°-la.</font> <font color="blue"><br><br></font>  <font color="blue">Por que precisamos de an√°lise de tempo est√°tico?</font>  <font color="blue">Em hardware real, em contraste com a ilus√£o de que o processador mostra ao programador, cada c√°lculo passa por um intervalo de tempo em que todo o lixo est√° nos fios - n√£o apenas zeros e uns claramente calculados, mas tamb√©m quaisquer falhas aleat√≥rias, ou seja, falhas e geralmente valores n√£o digitais na zona proibida.</font>  <font color="blue">Por exemplo, se voc√™ tiver todas as tens√µes acima de 0,7 volts consideradas como uma unidade digital e todas as tens√µes abaixo de 0,3 volts como um zero digital, poder√£o aparecer 0,4 volts no fio.</font> <font color="blue"><br><br></font>  <font color="blue">No final, todos os sinais no circuito seguem seu pr√≥prio caminho e a situa√ß√£o se acalma, mas esse "no final" deve ser menor que o ciclo do sinal do rel√≥gio (rel√≥gio).</font>  <font color="blue">Este ciclo √© inversamente proporcional √† frequ√™ncia na qual o circuito opera (gigahertz, megahertz).</font> <font color="blue"><br><br></font>  <font color="blue">Se o resultado estabelecido de c√°lculos ou opera√ß√µes l√≥gicas n√£o cair no gatilho D (elemento m√≠nimo de mem√≥ria) no momento da abertura (intervalo em torno da mudan√ßa de um sinal), o estado do circuito se tornar√° lixo - o sat√©lite ou o reator explodir√°, o iPhone ir√° parar de atender as chamadas.</font>  <font color="blue">Todo o projetista de equipamentos precisa conhecer n√£o menos ironicamente que a l√≥gica.</font> <font color="blue"><br><br></font>  <font color="blue">Por que a an√°lise √© est√°tica?</font>  <font color="blue">Nos anos 80, foi din√¢mico - os atrasos foram esclarecidos por meio de simula√ß√£o.</font>  <font color="blue">Isso acabou n√£o sendo confi√°vel para circuitos com centenas de milhares, milh√µes e bilh√µes de transistores, e agora todos os atrasos s√£o calculados estaticamente, com base na an√°lise dos caminhos dos sinais ap√≥s a s√≠ntese.</font> <font color="blue"><br><br><img src="https://habrastorage.org/getpro/habr/post_images/19f/88a/31a/19f88a31afeb1014b5ab54b08bb471ba.png"><br><br></font>  <font color="blue">O sinal de clock tamb√©m pode chegar a diferentes partes do chip com algum atraso, o que adiciona outra incerteza a essa cozinha que precisa ser eliminada (felizmente, n√£o manualmente, mas com a ajuda de programas de √°rvore de s√≠ntese de clock e outros m√©todos):</font> <font color="blue"><br><br><img src="https://habrastorage.org/getpro/habr/post_images/78e/928/0be/78e9280befef5b4d59ed2ab47cbe09e4.png"><br><br></font>  <font color="blue">No cap√≠tulo sobre fluxos, Thomas discute v√°rias op√ß√µes b√°sicas de como m√°quinas de estados operacionais paralelos com caminhos de dados podem trocar informa√ß√µes, incluindo o uso de buffers e filas.</font>  <font color="blue">Assim como no pr√≥prio projeto / circuito, no n√≠vel das transfer√™ncias de registros, no modelo comportamental ou no ambiente de teste do circuito.</font>  <font color="blue">Ao ler Thomas, √© bom escrever e depurar exemplos para todos os casos dos protocolos descritos por ele.</font>  <font color="blue">O fato √© que eles gostam de escrever c√≥digo sobre esses t√≥picos (uma pequena m√°quina de controle de estados finitos, fluxo de dados entre dois m√≥dulos, caminhos de dados em pipeline ou apenas codificar para uma fila de hardware) em um quadro negro ou em um computador durante uma entrevista de segundo n√≠vel em empresas eletr√¥nicas.</font>  <font color="blue">Se voc√™ puder escrever um exemplo para qualquer uma das combina√ß√µes descritas por Thomas em 20 minutos com um c√≥digo de 30 a 50 linhas, causar√° uma boa impress√£o.</font>  <font color="blue">Dif√≠cil de aprender - f√°cil na batalha.</font> <font color="blue"><br><br></font>  <font color="blue">O ambiente de teste para roteadores (Fig. 8.3) com filas para v√°rias portas √© um exemplo popular usado para explicar as metodologias de verifica√ß√£o.</font>  <font color="blue">Provavelmente porque algumas dessas metodologias foram inventadas pela Cisco e outras empresas que projetam chips para hardware de rede.</font> <font color="blue"><br><br><img src="https://habrastorage.org/getpro/habr/post_images/2ac/dca/f87/2acdcaf87461f42dace506171a9b5b8d.png"><br><br></font>  <font color="blue">No cap√≠tulo 6.2.2.</font>  <font color="blue">Thomas descreve uma das op√ß√µes para a intera√ß√£o de threads - sincroniza√ß√£o passo a passo (Lock-step).</font>  <font color="blue">Uma das aplica√ß√µes de bloqueio √© o sistema de alta confiabilidade, por exemplo, em eletr√¥nicos automotivos.</font>  <font color="blue">Um caso especial: dois processadores podem executar o mesmo programa com um atraso de v√°rios ciclos e, durante essa execu√ß√£o, um circuito especial pode verificar se eles t√™m os mesmos resultados.</font> <font color="blue"><br><br><img width="500" src="https://habrastorage.org/getpro/habr/post_images/025/8c4/9d4/0258c49d4062e138ba35c9b95ea22203.png"><br><img width="500" src="https://habrastorage.org/getpro/habr/post_images/71a/469/9a4/71a4699a4785bf19d020223cae755fd9.png"><br><br></font>  <font color="blue">Thomas estava claramente preocupado com a confiabilidade, pois al√©m do bloqueio, ele cita o uso do CRC, um c√≥digo ciclicamente redundante para detectar erros na transfer√™ncia de dados.</font>  <font color="blue">Ao mesmo tempo, Thomas explica como calcular o CRC usando o LFSR, um registro de troca de feedback linear.</font>  <font color="blue">Isso e outro precisam ser capazes de um jovem engenheiro.</font>  <font color="blue">Essa √© a vantagem do livro de Thomas - embora nem sempre seja profundo, ele aborda muitos t√≥picos e mostra onde cavar:</font> <font color="blue"><br><br><img width="500" src="https://habrastorage.org/getpro/habr/post_images/f09/6ce/00c/f096ce00c923d579fbf5248873633338.png"><br><img src="https://habrastorage.org/getpro/habr/post_images/641/e42/c1c/641e42c1cea5c43b4f347ea571e1c497.png"><br><br></font>  <font color="blue">Ao descrever a CRC, Thomas se refere a um livro muito interessante e incompreendido na R√∫ssia por <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">Hacker's Delight</a> :</font> <font color="blue"><br><br><img width="600" src="https://habrastorage.org/getpro/habr/post_images/b74/43f/0ff/b7443f0ffb768250e141a6a62b272bcd.png"><br><br></font>  <font color="blue">Donald Thomas, em seu novo livro, aborda tr√™s tecnologias que n√£o estavam no livro antigo:</font> <font color="blue"><br><br></font> <ol><li>  Gera√ß√£o autom√°tica de transa√ß√µes pseudo-aleat√≥rias com regras restritas (transa√ß√µes aleat√≥rias restritas / solucionadores de restri√ß√µes). </li><li>  Contabilizando a cobertura de cen√°rios interessantes que surgem durante o bombardeio de um projeto por transa√ß√µes aleat√≥rias limitadas, cobertura funcional. </li><li>  A linguagem das declara√ß√µes da l√≥gica temporal (asser√ß√µes simult√¢neas) e seu uso na simula√ß√£o e na prova autom√°tica das propriedades do projeto usando programas formais de verifica√ß√£o. </li></ol><br><br>  Essas tr√™s tecnologias entraram no setor de maneira positiva apenas no s√©culo 21, mas entraram com firmeza.  No in√≠cio, todos eles eram usados ‚Äã‚Äãpara criar ambientes de teste por engenheiros de verifica√ß√£o, mas agora o conhecimento da cobertura funcional e da Linguagem de asser√ß√£o temporal (SystemVerilog Assertions - SVA) tamb√©m exige designers.  Thomas tem um certo m√≠nimo que o ajudar√° a n√£o ser cortado em uma entrevista por telefone, mas, para o trabalho real, voc√™ precisa saber muito mais.  Al√©m disso, n√£o apenas a linguagem das declara√ß√µes temporais como tal, mas tamb√©m a pr√°tica de depurar com sua ajuda as m√°quinas de estados finitos paralelos geradas pelo simulador para cada declara√ß√£o, bem como o uso de programas formais de verifica√ß√£o.  A verifica√ß√£o formal baseada em asser√ß√£o nos √∫ltimos anos foi fortemente implementada na Apple, AMD e outras empresas desse tipo. <br><br>  Tenho um amigo que baixou <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">este livro sobre a linguagem das declara√ß√µes temporais</a> e o estudou todas as f√©rias de Ano Novo, em vez de uma viagem ao Hava√≠ com meninas.  A partir daqui, voc√™ pode entender como as SystemVerilog Assertions (SVA) s√£o importantes para a carreira e a ind√∫stria.  √â verdade que, para completar, devo mencionar que ele √© filho de emigrantes de Taiwan, e eles t√™m uma atitude mais severa em rela√ß√£o a essas coisas do que os russos. <br><br>  Eis como Thomas lida com a gera√ß√£o de transa√ß√µes pseudo-aleat√≥rias (uma transa√ß√£o com campos de margem e sua restri√ß√£o usando a constru√ß√£o de restri√ß√£o): <br><br><img src="https://habrastorage.org/getpro/habr/post_images/efd/b59/285/efdb59285ac580a1153611e9b1aee3fd.png"><br><br>  E aqui est√° como Thomas se relaciona √† cobertura funcional - grupo de cobertura / ponto de cobertura / bandejas, levando em considera√ß√£o combina√ß√µes de v√°rias coberturas vari√°veis ‚Äã‚Äã(cruzadas), usando bandejas curinga, intervalos de valores e cobertura de transi√ß√£o em m√°quinas de estado: <br><br><img src="https://habrastorage.org/getpro/habr/post_images/2aa/85c/f2f/2aa85cf2f04b2dd2b90a386939b2032e.png"><br><br>  Aqui est√° um exemplo da declara√ß√£o temporal mais simples "se q for verdadeiro na extremidade positiva do sinal do rel√≥gio, a sequ√™ncia s2 deve ser executada atrav√©s do ciclo, no qual r √© verdadeiro primeiro e s est√° em mais tr√™s ciclos": <br><br><img width="350" src="https://habrastorage.org/getpro/habr/post_images/3af/a3e/a0d/3afa3ea0d3de0afc4d93a3a6ee6fb3b4.png"><br><br>  O que ler antes e depois do livro ‚ÄúProjeto L√≥gico e Verifica√ß√£o de Sistemas no SystemVerilog‚Äù de Donald Thomas? <br><br><br>  Se voc√™ n√£o entende nada do meu post, tente ler o livro <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">‚ÄúCircuitos Digitais e Arquitetura de Computadores‚Äù de David Harris e Sarah Harris</a> .  O livro Harris &amp; Harris pode ser entendido por todos que sabem ler e contar, desde que o leitor tenha motiva√ß√£o.  O livro come√ßa no ensino m√©dio - voltagens, n√∫meros bin√°rios - e termina com o design de seu pr√≥prio processador em risco. <br><br>  Spoiler: David Harris e Sarah Harris n√£o s√£o marido e mulher, nem mesmo irm√£o e irm√£.  S√£o apenas nomes que acidentalmente come√ßaram a trabalhar como professores na mesma universidade, durante a qual escreveram um livro. <br><br>  Aqui √† esquerda na foto est√° a garota Irina, do Novosibirsk Academgorodok, segurando a edi√ß√£o em ingl√™s da Harris &amp; Harris, e √† direita est√° a edi√ß√£o em russo. <br><br><img src="https://habrastorage.org/getpro/habr/post_images/b26/a14/e77/b26a14e7736c027d09d48a32b98c2abd.png"><br><br>  Ap√≥s o livro de Donald Thomas, recomendo o download de artigos de Cliff Cummings.  Ele √© o treinador de verbos mais famoso para s√≠ntese e verifica√ß√£o.  Ao ler o livro de Donald Thomas, tive a id√©ia de "muitas vezes seria bom inserir tal e tal pe√ßa de Cliff Cummings" para completar.<font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Cliff leva de US $ 1.000 a US $ 3.000 para cada aluno nos semin√°rios, dependendo da dura√ß√£o do semin√°rio (do dia para a semana), e as empresas eletr√¥nicas pagam para melhorar a qualidade de seus engenheiros que n√£o s√£o bem treinados nas universidades. Mesmo em Stanford, infelizmente, nem todo mundo aprende isso - eu tinha um estagi√°rio em Stanford, eu sei disso por ele. Se voc√™ baixar todos os artigos gratuitos de Cliff Cummings depois de ler Donald Thomas, economizar√° todo esse dinheiro. </font></font><br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Esses dois artigos s√£o obrigat√≥rios - eles gostam de perguntar em todos os lugares da entrevista: </font></font><br><br> <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u="><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">T√©cnicas de Design e Verifica√ß√£o do Clock Domain Crossing (CDC) Usando T√©cnicas de </font></font></a> <font style="vertical-align: inherit;"><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u="><font style="vertical-align: inherit;">Simula√ß√£o e Simula√ß√£o de </font></a><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u="><font style="vertical-align: inherit;">Verilog do Sistema </font></a></font><br><br> <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u="><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">e T√©cnicas de S√≠ntese para Projeto FIFO Ass√≠ncrono com Compara√ß√µes de Ponteiros Ass√≠ncronos</font></font></a> <br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">√â aconselh√°vel ler estes tr√™s artigos, especialmente sobre a remo√ß√£o de uma redefini√ß√£o ass√≠ncrona, a recodifica√ß√£o de estados FSM e o estilo FSM "case (1'b1) // synopsys parallel_case ... state [STATE_N]: ...", que h√° muito tempo √© usado em chips de alta velocidade. Sun Microsystems, e continua a ser usada hoje: </font></font><br><br> <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u="><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Asynchronous &amp; Synchronous as t√©cnicas de projeto reset - Part Deux </font></font></a> <br><br> <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u="><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">codifica√ß√£o e as t√©cnicas de script para o FSM Designs a S√≠ntese, com-otimizado, Glitch-the Free the Sa√≠das </font></font></a> <br><br> <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u="><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">sintetiz√Ø¬ø¬Ωeis the Machine Solution design Estado Finite: Usando as t√©cnicas a nova SystemVerilog 3,0 Melhorias</font></font></a> <br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">E aqui est√° um artigo curioso, onde voc√™ ver√° a falta de pensamento do ver√≠logo, que permanece desde a d√©cada de 1980. </font><font style="vertical-align: inherit;">Embora agora, na era da an√°lise de tempo est√°tico, isso n√£o seja t√£o relevante, mas os atrasos inerciais e de transporte √†s vezes s√£o mencionados na literatura e no c√≥digo, e voc√™ deve saber como model√°-los: </font></font><br><br> <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u="><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">M√©todos corretos para adicionar atrasos a modelos comportamentais da Verilog</font></font></a> <br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> Esse sou eu com Cliff Cummings:</font></font><br><br><img src="https://habrastorage.org/getpro/habr/post_images/c8b/2a3/f34/c8b2a3f34b423c695917e5ded854127e.jpg"></div></div><p>Source: <a rel="nofollow" href="https://habr.com/ru/post/pt465969/">https://habr.com/ru/post/pt465969/</a></p>
<section class="more-articles-navigation-panel js-more-articles-navigation-panel">
<h4>More articles:</h4>
<nav class="list-of-articles-container js-list-of-articles-container"><ul class="list-of-pages js-list-of-pages">
<li><a href="../pt465953/index.html">Bem-vindo ao Wrike Open House Day</a></li>
<li><a href="../pt465957/index.html">Semana 36 de seguran√ßa: Vida √∫til da vulnerabilidade em smartphones</a></li>
<li><a href="../pt465959/index.html">√Årvore geneal√≥gica dentro de git</a></li>
<li><a href="../pt465961/index.html">Aprenda Internet Marketing por conta pr√≥pria: mais de 50 cursos gratuitos</a></li>
<li><a href="../pt465963/index.html">Biografia de sal√°rios na Alemanha 2019</a></li>
<li><a href="../pt465973/index.html">10 reportagens em v√≠deo mais populares do 404fest 2018</a></li>
<li><a href="../pt465975/index.html">Guia SQL: Como escrever consultas melhor (parte 2)</a></li>
<li><a href="../pt465977/index.html">Treinamento Cisco 200-125 CCNA v3.0. Dia 31. CDP, Syslog e NTP</a></li>
<li><a href="../pt465979/index.html">Lembre-se de que ^ W √© exatamente o que voc√™ precisa. Experi√™ncia usando Anki. Parte 1 (introdut√≥ria, pen√∫ltima)</a></li>
<li><a href="../pt465981/index.html">Minha experi√™ncia em administra√ß√£o do IBM DB2 Express-C quando usada com 1C: Enterprise</a></li>
</ul></nav>
</section><br />
<a href="../../allArticles.html"><strong>All Articles</strong></a>
<script src="../../js/main.js"></script>

<!-- Yandex.Metrika counter -->
<script type="text/javascript" >
  (function (d, w, c) {
      (w[c] = w[c] || []).push(function() {
          try {
              w.yaCounter57283870 = new Ya.Metrika({
                  id:57283870,
                  clickmap:true,
                  trackLinks:true,
                  accurateTrackBounce:true,
                  webvisor:true
              });
          } catch(e) { }
      });

      var n = d.getElementsByTagName("script")[0],
          s = d.createElement("script"),
          f = function () { n.parentNode.insertBefore(s, n); };
      s.type = "text/javascript";
      s.async = true;
      s.src = "https://mc.yandex.ru/metrika/watch.js";

      if (w.opera == "[object Opera]") {
          d.addEventListener("DOMContentLoaded", f, false);
      } else { f(); }
  })(document, window, "yandex_metrika_callbacks");
</script>
<noscript><div><img src="https://mc.yandex.ru/watch/57283870" style="position:absolute; left:-9999px;" alt="" /></div></noscript>

<!-- Google Analytics -->
  <script>
    window.ga = function () { ga.q.push(arguments) }; ga.q = []; ga.l = +new Date;
    ga('create', 'UA-134228602-6', 'auto'); ga('send', 'pageview')
  </script>
  <script src="https://www.google-analytics.com/analytics.js" async defer></script>

</section>

<footer class="page-footer">
  <div class="page-footer-legal-info-container page-footer-element">
    <p>
      Weekly-Geekly ES | <span class="page-footer-legal-info-year js-page-footer-legal-info-year">2019</span>
    </p>
  </div>
  <div class="page-footer-counters-container page-footer-element">
    <a class="page-footer-counter-clustrmap" href='#'  title='Visit tracker'><img src='https://clustrmaps.com/map_v2.png?cl=698e5a&w=271&t=t&d=9uU9J9pq8z7k8xEBHYSfs6DenIBAHs3vLIHcPIJW9d0&co=3a3a3a&ct=ffffff'/></a>
  </div>
</footer>
  
</body>

</html>