

================================================================
== Vivado HLS Report for 'FC_1u_1024u_64u_s'
================================================================
* Date:           Mon Jan  6 15:37:35 2020

* Version:        2018.3 (Build 2405991 on Thu Dec 06 23:56:15 MST 2018)
* Project:        CIFAR_10
* Solution:       solution1
* Product family: zynq
* Target device:  xc7z020clg484-1


================================================================
== Performance Estimates
================================================================
+ Timing (ns): 
    * Summary: 
    +--------+-------+----------+------------+
    |  Clock | Target| Estimated| Uncertainty|
    +--------+-------+----------+------------+
    |ap_clk  |  10.00|    12.592|        1.25|
    +--------+-------+----------+------------+

+ Latency (clock cycles): 
    * Summary: 
    +-----+-----+-----+-----+---------+
    |  Latency  |  Interval | Pipeline|
    | min | max | min | max |   Type  |
    +-----+-----+-----+-----+---------+
    |    ?|    ?|    ?|    ?|   none  |
    +-----+-----+-----+-----+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +------------+-------+-------+----------+-----------+-----------+-------+----------+
        |            |    Latency    | Iteration|  Initiation Interval  |  Trip |          |
        |  Loop Name |  min  |  max  |  Latency |  achieved |   target  | Count | Pipelined|
        +------------+-------+-------+----------+-----------+-----------+-------+----------+
        |- Loop 1    |  65536|  65536|         2|          1|          1|  65536|    yes   |
        |- Loop 2    |      ?|      ?|         ?|          -|          -|      ?|    no    |
        | + L1       |      ?|      ?|         ?|          -|          -|      ?|    no    |
        |  ++ L1.1   |   1024|   1024|         2|          1|          1|   1024|    yes   |
        |  ++ L2_L3  |      ?|      ?|         7|          1|          1|      ?|    yes   |
        |- Loop 3    |      ?|      ?|         2|          1|          1|      ?|    yes   |
        +------------+-------+-------+----------+-----------+-----------+-------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-------+--------+-------+
|       Name      | BRAM_18K| DSP48E|   FF   |  LUT  |
+-----------------+---------+-------+--------+-------+
|DSP              |        -|     32|       -|      -|
|Expression       |        -|      9|       0|   1497|
|FIFO             |        -|      -|       -|      -|
|Instance         |        -|      0|       0|   3126|
|Memory           |       64|      -|    1024|    256|
|Multiplexer      |        -|      -|       -|   2274|
|Register         |        0|      -|    2924|     96|
+-----------------+---------+-------+--------+-------+
|Total            |       64|     41|    3948|   7249|
+-----------------+---------+-------+--------+-------+
|Available        |      280|    220|  106400|  53200|
+-----------------+---------+-------+--------+-------+
|Utilization (%)  |       22|     18|       3|     13|
+-----------------+---------+-------+--------+-------+

+ Detail: 
    * Instance: 
    +---------------------------+----------------------+---------+-------+---+------+
    |          Instance         |        Module        | BRAM_18K| DSP48E| FF|  LUT |
    +---------------------------+----------------------+---------+-------+---+------+
    |cifar_10_mul_32s_bkb_U153  |cifar_10_mul_32s_bkb  |        0|      0|  0|  1042|
    |cifar_10_mul_32s_bkb_U154  |cifar_10_mul_32s_bkb  |        0|      0|  0|  1042|
    |cifar_10_mul_32s_bkb_U155  |cifar_10_mul_32s_bkb  |        0|      0|  0|  1042|
    +---------------------------+----------------------+---------+-------+---+------+
    |Total                      |                      |        0|      0|  0|  3126|
    +---------------------------+----------------------+---------+-------+---+------+

    * DSP48: 
    +---------------------------+----------------------+--------------+
    |          Instance         |        Module        |  Expression  |
    +---------------------------+----------------------+--------------+
    |cifar_10_mac_mula3i2_U172  |cifar_10_mac_mula3i2  | i0 + i1 * i2 |
    |cifar_10_mac_mula3i2_U173  |cifar_10_mac_mula3i2  | i0 + i1 * i2 |
    |cifar_10_mac_mula3i2_U174  |cifar_10_mac_mula3i2  | i0 + i1 * i2 |
    |cifar_10_mac_mula3i2_U175  |cifar_10_mac_mula3i2  | i0 + i1 * i2 |
    |cifar_10_mac_mula3i2_U176  |cifar_10_mac_mula3i2  | i0 + i1 * i2 |
    |cifar_10_mac_mula3i2_U177  |cifar_10_mac_mula3i2  | i0 + i1 * i2 |
    |cifar_10_mac_mula3i2_U178  |cifar_10_mac_mula3i2  | i0 + i1 * i2 |
    |cifar_10_mac_mula3i2_U179  |cifar_10_mac_mula3i2  | i0 + i1 * i2 |
    |cifar_10_mac_mula3i2_U180  |cifar_10_mac_mula3i2  | i0 + i1 * i2 |
    |cifar_10_mac_mula3i2_U181  |cifar_10_mac_mula3i2  | i0 + i1 * i2 |
    |cifar_10_mac_mula3i2_U182  |cifar_10_mac_mula3i2  | i0 + i1 * i2 |
    |cifar_10_mac_mula3i2_U183  |cifar_10_mac_mula3i2  | i0 + i1 * i2 |
    |cifar_10_mac_mula3i2_U184  |cifar_10_mac_mula3i2  | i0 + i1 * i2 |
    |cifar_10_mac_mula3i2_U185  |cifar_10_mac_mula3i2  | i0 + i1 * i2 |
    |cifar_10_mac_mula3i2_U186  |cifar_10_mac_mula3i2  | i0 + i1 * i2 |
    |cifar_10_mac_mula3i2_U187  |cifar_10_mac_mula3i2  | i0 + i1 * i2 |
    |cifar_10_mul_mul_2iS_U156  |cifar_10_mul_mul_2iS  |    i0 * i1   |
    |cifar_10_mul_mul_2iS_U157  |cifar_10_mul_mul_2iS  |    i0 * i1   |
    |cifar_10_mul_mul_2iS_U158  |cifar_10_mul_mul_2iS  |    i0 * i1   |
    |cifar_10_mul_mul_2iS_U159  |cifar_10_mul_mul_2iS  |    i0 * i1   |
    |cifar_10_mul_mul_2iS_U160  |cifar_10_mul_mul_2iS  |    i0 * i1   |
    |cifar_10_mul_mul_2iS_U161  |cifar_10_mul_mul_2iS  |    i0 * i1   |
    |cifar_10_mul_mul_2iS_U162  |cifar_10_mul_mul_2iS  |    i0 * i1   |
    |cifar_10_mul_mul_2iS_U163  |cifar_10_mul_mul_2iS  |    i0 * i1   |
    |cifar_10_mul_mul_2iS_U164  |cifar_10_mul_mul_2iS  |    i0 * i1   |
    |cifar_10_mul_mul_2iS_U165  |cifar_10_mul_mul_2iS  |    i0 * i1   |
    |cifar_10_mul_mul_2iS_U166  |cifar_10_mul_mul_2iS  |    i0 * i1   |
    |cifar_10_mul_mul_2iS_U167  |cifar_10_mul_mul_2iS  |    i0 * i1   |
    |cifar_10_mul_mul_2iS_U168  |cifar_10_mul_mul_2iS  |    i0 * i1   |
    |cifar_10_mul_mul_2iS_U169  |cifar_10_mul_mul_2iS  |    i0 * i1   |
    |cifar_10_mul_mul_2iS_U170  |cifar_10_mul_mul_2iS  |    i0 * i1   |
    |cifar_10_mul_mul_2iS_U171  |cifar_10_mul_mul_2iS  |    i0 * i1   |
    +---------------------------+----------------------+--------------+

    * Memory: 
    +------------+----------------------+---------+----+----+------+-----+------+-------------+
    |   Memory   |        Module        | BRAM_18K| FF | LUT| Words| Bits| Banks| W*Bits*Banks|
    +------------+----------------------+---------+----+----+------+-----+------+-------------+
    |A_V_0_U     |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    32|   16|     1|          512|
    |A_V_1123_U  |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    32|   16|     1|          512|
    |A_V_2124_U  |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    32|   16|     1|          512|
    |A_V_3125_U  |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    32|   16|     1|          512|
    |A_V_4126_U  |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    32|   16|     1|          512|
    |A_V_5_U     |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    32|   16|     1|          512|
    |A_V_6_U     |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    32|   16|     1|          512|
    |A_V_7_U     |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    32|   16|     1|          512|
    |A_V_8_U     |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    32|   16|     1|          512|
    |A_V_9_U     |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    32|   16|     1|          512|
    |A_V_10_U    |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    32|   16|     1|          512|
    |A_V_11_U    |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    32|   16|     1|          512|
    |A_V_12_U    |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    32|   16|     1|          512|
    |A_V_13_U    |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    32|   16|     1|          512|
    |A_V_14_U    |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    32|   16|     1|          512|
    |A_V_15_U    |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    32|   16|     1|          512|
    |A_V_16_U    |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    32|   16|     1|          512|
    |A_V_17_U    |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    32|   16|     1|          512|
    |A_V_18_U    |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    32|   16|     1|          512|
    |A_V_19_U    |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    32|   16|     1|          512|
    |A_V_20_U    |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    32|   16|     1|          512|
    |A_V_21_U    |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    32|   16|     1|          512|
    |A_V_22_U    |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    32|   16|     1|          512|
    |A_V_23_U    |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    32|   16|     1|          512|
    |A_V_24_U    |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    32|   16|     1|          512|
    |A_V_25_U    |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    32|   16|     1|          512|
    |A_V_26_U    |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    32|   16|     1|          512|
    |A_V_27_U    |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    32|   16|     1|          512|
    |A_V_28_U    |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    32|   16|     1|          512|
    |A_V_29_U    |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    32|   16|     1|          512|
    |A_V_30_U    |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    32|   16|     1|          512|
    |A_V_31_U    |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    32|   16|     1|          512|
    |B_V_0_U     |SMM_1u_800u_64u_sbZs  |        2|   0|   0|  2048|   16|     1|        32768|
    |B_V_1127_U  |SMM_1u_800u_64u_sbZs  |        2|   0|   0|  2048|   16|     1|        32768|
    |B_V_2128_U  |SMM_1u_800u_64u_sbZs  |        2|   0|   0|  2048|   16|     1|        32768|
    |B_V_3129_U  |SMM_1u_800u_64u_sbZs  |        2|   0|   0|  2048|   16|     1|        32768|
    |B_V_4130_U  |SMM_1u_800u_64u_sbZs  |        2|   0|   0|  2048|   16|     1|        32768|
    |B_V_5_U     |SMM_1u_800u_64u_sbZs  |        2|   0|   0|  2048|   16|     1|        32768|
    |B_V_6_U     |SMM_1u_800u_64u_sbZs  |        2|   0|   0|  2048|   16|     1|        32768|
    |B_V_7_U     |SMM_1u_800u_64u_sbZs  |        2|   0|   0|  2048|   16|     1|        32768|
    |B_V_8_U     |SMM_1u_800u_64u_sbZs  |        2|   0|   0|  2048|   16|     1|        32768|
    |B_V_9_U     |SMM_1u_800u_64u_sbZs  |        2|   0|   0|  2048|   16|     1|        32768|
    |B_V_10_U    |SMM_1u_800u_64u_sbZs  |        2|   0|   0|  2048|   16|     1|        32768|
    |B_V_11_U    |SMM_1u_800u_64u_sbZs  |        2|   0|   0|  2048|   16|     1|        32768|
    |B_V_12_U    |SMM_1u_800u_64u_sbZs  |        2|   0|   0|  2048|   16|     1|        32768|
    |B_V_13_U    |SMM_1u_800u_64u_sbZs  |        2|   0|   0|  2048|   16|     1|        32768|
    |B_V_14_U    |SMM_1u_800u_64u_sbZs  |        2|   0|   0|  2048|   16|     1|        32768|
    |B_V_15_U    |SMM_1u_800u_64u_sbZs  |        2|   0|   0|  2048|   16|     1|        32768|
    |B_V_16_U    |SMM_1u_800u_64u_sbZs  |        2|   0|   0|  2048|   16|     1|        32768|
    |B_V_17_U    |SMM_1u_800u_64u_sbZs  |        2|   0|   0|  2048|   16|     1|        32768|
    |B_V_18_U    |SMM_1u_800u_64u_sbZs  |        2|   0|   0|  2048|   16|     1|        32768|
    |B_V_19_U    |SMM_1u_800u_64u_sbZs  |        2|   0|   0|  2048|   16|     1|        32768|
    |B_V_20_U    |SMM_1u_800u_64u_sbZs  |        2|   0|   0|  2048|   16|     1|        32768|
    |B_V_21_U    |SMM_1u_800u_64u_sbZs  |        2|   0|   0|  2048|   16|     1|        32768|
    |B_V_22_U    |SMM_1u_800u_64u_sbZs  |        2|   0|   0|  2048|   16|     1|        32768|
    |B_V_23_U    |SMM_1u_800u_64u_sbZs  |        2|   0|   0|  2048|   16|     1|        32768|
    |B_V_24_U    |SMM_1u_800u_64u_sbZs  |        2|   0|   0|  2048|   16|     1|        32768|
    |B_V_25_U    |SMM_1u_800u_64u_sbZs  |        2|   0|   0|  2048|   16|     1|        32768|
    |B_V_26_U    |SMM_1u_800u_64u_sbZs  |        2|   0|   0|  2048|   16|     1|        32768|
    |B_V_27_U    |SMM_1u_800u_64u_sbZs  |        2|   0|   0|  2048|   16|     1|        32768|
    |B_V_28_U    |SMM_1u_800u_64u_sbZs  |        2|   0|   0|  2048|   16|     1|        32768|
    |B_V_29_U    |SMM_1u_800u_64u_sbZs  |        2|   0|   0|  2048|   16|     1|        32768|
    |B_V_30_U    |SMM_1u_800u_64u_sbZs  |        2|   0|   0|  2048|   16|     1|        32768|
    |B_V_31_U    |SMM_1u_800u_64u_sbZs  |        2|   0|   0|  2048|   16|     1|        32768|
    +------------+----------------------+---------+----+----+------+-----+------+-------------+
    |Total       |                      |       64|1024| 256| 66560| 1024|    64|      1064960|
    +------------+----------------------+---------+----+----+------+-----+------+-------------+

    * FIFO: 
    N/A

    * Expression: 
    +-----------------------------------+----------+-------+---+----+------------+------------+
    |           Variable Name           | Operation| DSP48E| FF| LUT| Bitwidth P0| Bitwidth P1|
    +-----------------------------------+----------+-------+---+----+------------+------------+
    |A_COL_ITER_fu_2755_p2              |     *    |      3|  0|  20|          32|          32|
    |tmp1_fu_2712_p2                    |     *    |      3|  0|  20|          32|          32|
    |tmp_124_fu_3397_p2                 |     *    |      3|  0|  20|          32|          32|
    |i_15_fu_3428_p2                    |     +    |      0|  0|  15|           7|           1|
    |i_16_fu_2734_p2                    |     +    |      0|  0|  39|          32|           1|
    |ib_5_fu_2932_p2                    |     +    |      0|  0|  39|           1|          32|
    |ic_5_fu_3002_p2                    |     +    |      0|  0|  15|           1|           6|
    |indvar_flatten_next7_fu_2926_p2    |     +    |      0|  0|  44|          37|           1|
    |indvar_flatten_next_fu_3422_p2     |     +    |      0|  0|  24|          17|           1|
    |iter_5_fu_2775_p2                  |     +    |      0|  0|  38|          31|           1|
    |j_12_fu_3497_p2                    |     +    |      0|  0|  13|          11|           1|
    |j_13_fu_2787_p2                    |     +    |      0|  0|  13|          11|           1|
    |num_imag_5_fu_2745_p2              |     +    |      0|  0|  39|          32|           1|
    |sum_V_s_fu_3333_p2                 |     +    |      0|  0|  32|          32|          32|
    |tmp10_fu_3281_p2                   |     +    |      0|  0|  32|          32|          32|
    |tmp11_fu_3273_p2                   |     +    |      0|  0|  39|          32|          32|
    |tmp14_fu_3277_p2                   |     +    |      0|  0|  39|          32|          32|
    |tmp17_fu_3316_p2                   |     +    |      0|  0|  32|          32|          32|
    |tmp18_fu_3297_p2                   |     +    |      0|  0|  32|          32|          32|
    |tmp19_fu_3260_p2                   |     +    |      0|  0|  39|          32|          32|
    |tmp22_fu_3293_p2                   |     +    |      0|  0|  32|          32|          32|
    |tmp25_fu_3310_p2                   |     +    |      0|  0|  32|          32|          32|
    |tmp26_fu_3302_p2                   |     +    |      0|  0|  39|          32|          32|
    |tmp29_fu_3306_p2                   |     +    |      0|  0|  39|          32|          32|
    |tmp2_fu_3287_p2                    |     +    |      0|  0|  32|          32|          32|
    |tmp3_fu_3268_p2                    |     +    |      0|  0|  32|          32|          32|
    |tmp4_fu_3256_p2                    |     +    |      0|  0|  39|          32|          32|
    |tmp7_fu_3264_p2                    |     +    |      0|  0|  32|          32|          32|
    |tmp_153_fu_2976_p2                 |     +    |      0|  0|  17|          13|          13|
    |tmp_32_fu_3329_p2                  |     +    |      0|  0|  32|          32|          32|
    |p_neg_fu_3339_p2                   |     -    |      0|  0|  39|           1|          32|
    |p_neg_t_fu_3365_p2                 |     -    |      0|  0|  25|           1|          18|
    |ap_block_pp0_stage0_01001          |    and   |      0|  0|   2|           1|           1|
    |ap_block_pp1_stage0_11001          |    and   |      0|  0|   2|           1|           1|
    |ap_block_pp2_stage0_01001          |    and   |      0|  0|   2|           1|           1|
    |ap_block_pp3_stage0_01001          |    and   |      0|  0|   2|           1|           1|
    |ap_block_state17_pp1_stage0_iter1  |    and   |      0|  0|   2|           1|           1|
    |ap_block_state25_pp2_stage0_iter6  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3128                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3131                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3134                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3137                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3140                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3143                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3146                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3149                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3152                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3155                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3158                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3161                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3164                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3167                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3170                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3173                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3176                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3179                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3182                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3185                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3188                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3191                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3194                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3197                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3200                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3233                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3236                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3239                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3242                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3245                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3248                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3251                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3254                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3257                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3260                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3263                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3266                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3269                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3272                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3275                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3278                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3281                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3284                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3287                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3290                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3293                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3296                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3299                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3302                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3305                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3308                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3311                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3314                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3317                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3320                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3323                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3326                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3359                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3362                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3365                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3368                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3371                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3374                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_3377                  |    and   |      0|  0|   2|           1|           1|
    |or_cond_fu_3483_p2                 |    and   |      0|  0|   2|           1|           1|
    |exitcond11_fu_2938_p2              |   icmp   |      0|  0|  11|           6|           7|
    |exitcond3_fu_2729_p2               |   icmp   |      0|  0|  18|          32|          32|
    |exitcond_flatten8_fu_2921_p2       |   icmp   |      0|  0|  21|          37|          37|
    |exitcond_flatten_fu_3416_p2        |   icmp   |      0|  0|  18|          17|          18|
    |exitcond_fu_2740_p2                |   icmp   |      0|  0|  18|          32|          32|
    |ifzero_fu_3031_p2                  |   icmp   |      0|  0|  11|           6|           7|
    |tmp_125_fu_2690_p2                 |   icmp   |      0|  0|  18|          32|           1|
    |tmp_126_fu_3411_p2                 |   icmp   |      0|  0|  18|          32|          32|
    |tmp_128_fu_3478_p2                 |   icmp   |      0|  0|  18|          32|          32|
    |tmp_129_fu_2770_p2                 |   icmp   |      0|  0|  18|          32|          32|
    |tmp_130_fu_2781_p2                 |   icmp   |      0|  0|  13|          11|          12|
    |tmp_131_fu_2801_p2                 |   icmp   |      0|  0|  18|          32|          32|
    |tmp_147_mid1_fu_3461_p2            |   icmp   |      0|  0|  18|          32|          32|
    |tmp_148_fu_3434_p2                 |   icmp   |      0|  0|  13|          11|          12|
    |tmp_s_fu_2677_p2                   |   icmp   |      0|  0|  18|          32|           3|
    |ap_block_state1                    |    or    |      0|  0|   2|           1|           1|
    |ap_block_state12_pp0_stage0_iter1  |    or    |      0|  0|   2|           1|           1|
    |ap_block_state2                    |    or    |      0|  0|   2|           1|           1|
    |ap_block_state29_pp3_stage0_iter1  |    or    |      0|  0|   2|           1|           1|
    |ic_mid2_fu_2944_p3                 |  select  |      0|  0|   6|           1|           1|
    |j_mid2_fu_3440_p3                  |  select  |      0|  0|  11|           1|           1|
    |output_data_fu_3384_p3             |  select  |      0|  0|  18|           1|          18|
    |p_4_mid2_fu_3322_p3                |  select  |      0|  0|  32|           1|           1|
    |tmp_146_mid2_v_fu_3453_p3          |  select  |      0|  0|   7|           1|           7|
    |tmp_147_mid2_fu_3466_p3            |  select  |      0|  0|   2|           1|           1|
    |tmp_153_mid2_v_fu_2952_p3          |  select  |      0|  0|  32|           1|          32|
    |ap_enable_pp0                      |    xor   |      0|  0|   2|           1|           2|
    |ap_enable_pp1                      |    xor   |      0|  0|   2|           1|           2|
    |ap_enable_pp2                      |    xor   |      0|  0|   2|           1|           2|
    |ap_enable_pp3                      |    xor   |      0|  0|   2|           1|           2|
    |ap_enable_reg_pp0_iter1            |    xor   |      0|  0|   2|           2|           1|
    |ap_enable_reg_pp1_iter1            |    xor   |      0|  0|   2|           2|           1|
    |ap_enable_reg_pp2_iter1            |    xor   |      0|  0|   2|           2|           1|
    |ap_enable_reg_pp3_iter1            |    xor   |      0|  0|   2|           2|           1|
    +-----------------------------------+----------+-------+---+----+------------+------------+
    |Total                              |          |      9|  0|1497|        1273|        1186|
    +-----------------------------------+----------+-------+---+----+------------+------------+

    * Multiplexer: 
    +-------------------------------+-----+-----------+-----+-----------+
    |              Name             | LUT | Input Size| Bits| Total Bits|
    +-------------------------------+-----+-----------+-----+-----------+
    |A_V_0_address1                 |   15|          3|    5|         15|
    |A_V_0_d1                       |   15|          3|   16|         48|
    |A_V_10_address1                |   15|          3|    5|         15|
    |A_V_10_d1                      |   15|          3|   16|         48|
    |A_V_1123_address1              |   15|          3|    5|         15|
    |A_V_1123_d1                    |   15|          3|   16|         48|
    |A_V_11_address1                |   15|          3|    5|         15|
    |A_V_11_d1                      |   15|          3|   16|         48|
    |A_V_12_address1                |   15|          3|    5|         15|
    |A_V_12_d1                      |   15|          3|   16|         48|
    |A_V_13_address1                |   15|          3|    5|         15|
    |A_V_13_d1                      |   15|          3|   16|         48|
    |A_V_14_address1                |   15|          3|    5|         15|
    |A_V_14_d1                      |   15|          3|   16|         48|
    |A_V_15_address1                |   15|          3|    5|         15|
    |A_V_15_d1                      |   15|          3|   16|         48|
    |A_V_16_address1                |   15|          3|    5|         15|
    |A_V_16_d1                      |   15|          3|   16|         48|
    |A_V_17_address1                |   15|          3|    5|         15|
    |A_V_17_d1                      |   15|          3|   16|         48|
    |A_V_18_address1                |   15|          3|    5|         15|
    |A_V_18_d1                      |   15|          3|   16|         48|
    |A_V_19_address1                |   15|          3|    5|         15|
    |A_V_19_d1                      |   15|          3|   16|         48|
    |A_V_20_address1                |   15|          3|    5|         15|
    |A_V_20_d1                      |   15|          3|   16|         48|
    |A_V_2124_address1              |   15|          3|    5|         15|
    |A_V_2124_d1                    |   15|          3|   16|         48|
    |A_V_21_address1                |   15|          3|    5|         15|
    |A_V_21_d1                      |   15|          3|   16|         48|
    |A_V_22_address1                |   15|          3|    5|         15|
    |A_V_22_d1                      |   15|          3|   16|         48|
    |A_V_23_address1                |   15|          3|    5|         15|
    |A_V_23_d1                      |   15|          3|   16|         48|
    |A_V_24_address1                |   15|          3|    5|         15|
    |A_V_24_d1                      |   15|          3|   16|         48|
    |A_V_25_address1                |   15|          3|    5|         15|
    |A_V_25_d1                      |   15|          3|   16|         48|
    |A_V_26_address1                |   15|          3|    5|         15|
    |A_V_26_d1                      |   15|          3|   16|         48|
    |A_V_27_address1                |   15|          3|    5|         15|
    |A_V_27_d1                      |   15|          3|   16|         48|
    |A_V_28_address1                |   15|          3|    5|         15|
    |A_V_28_d1                      |   15|          3|   16|         48|
    |A_V_29_address1                |   15|          3|    5|         15|
    |A_V_29_d1                      |   15|          3|   16|         48|
    |A_V_30_address1                |   15|          3|    5|         15|
    |A_V_30_d1                      |   15|          3|   16|         48|
    |A_V_3125_address1              |   15|          3|    5|         15|
    |A_V_3125_d1                    |   15|          3|   16|         48|
    |A_V_31_address1                |   15|          3|    5|         15|
    |A_V_31_d1                      |   15|          3|   16|         48|
    |A_V_4126_address1              |   15|          3|    5|         15|
    |A_V_4126_d1                    |   15|          3|   16|         48|
    |A_V_5_address1                 |   15|          3|    5|         15|
    |A_V_5_d1                       |   15|          3|   16|         48|
    |A_V_6_address1                 |   15|          3|    5|         15|
    |A_V_6_d1                       |   15|          3|   16|         48|
    |A_V_7_address1                 |   15|          3|    5|         15|
    |A_V_7_d1                       |   15|          3|   16|         48|
    |A_V_8_address1                 |   15|          3|    5|         15|
    |A_V_8_d1                       |   15|          3|   16|         48|
    |A_V_9_address1                 |   15|          3|    5|         15|
    |A_V_9_d1                       |   15|          3|   16|         48|
    |B_V_0_address1                 |   15|          3|   11|         33|
    |B_V_0_d1                       |   15|          3|   16|         48|
    |B_V_10_address1                |   15|          3|   11|         33|
    |B_V_10_d1                      |   15|          3|   16|         48|
    |B_V_1127_address1              |   15|          3|   11|         33|
    |B_V_1127_d1                    |   15|          3|   16|         48|
    |B_V_11_address1                |   15|          3|   11|         33|
    |B_V_11_d1                      |   15|          3|   16|         48|
    |B_V_12_address1                |   15|          3|   11|         33|
    |B_V_12_d1                      |   15|          3|   16|         48|
    |B_V_13_address1                |   15|          3|   11|         33|
    |B_V_13_d1                      |   15|          3|   16|         48|
    |B_V_14_address1                |   15|          3|   11|         33|
    |B_V_14_d1                      |   15|          3|   16|         48|
    |B_V_15_address1                |   15|          3|   11|         33|
    |B_V_15_d1                      |   15|          3|   16|         48|
    |B_V_16_address1                |   15|          3|   11|         33|
    |B_V_16_d1                      |   15|          3|   16|         48|
    |B_V_17_address1                |   15|          3|   11|         33|
    |B_V_17_d1                      |   15|          3|   16|         48|
    |B_V_18_address1                |   15|          3|   11|         33|
    |B_V_18_d1                      |   15|          3|   16|         48|
    |B_V_19_address1                |   15|          3|   11|         33|
    |B_V_19_d1                      |   15|          3|   16|         48|
    |B_V_20_address1                |   15|          3|   11|         33|
    |B_V_20_d1                      |   15|          3|   16|         48|
    |B_V_2128_address1              |   15|          3|   11|         33|
    |B_V_2128_d1                    |   15|          3|   16|         48|
    |B_V_21_address1                |   15|          3|   11|         33|
    |B_V_21_d1                      |   15|          3|   16|         48|
    |B_V_22_address1                |   15|          3|   11|         33|
    |B_V_22_d1                      |   15|          3|   16|         48|
    |B_V_23_address1                |   15|          3|   11|         33|
    |B_V_23_d1                      |   15|          3|   16|         48|
    |B_V_24_address1                |   15|          3|   11|         33|
    |B_V_24_d1                      |   15|          3|   16|         48|
    |B_V_25_address1                |   15|          3|   11|         33|
    |B_V_25_d1                      |   15|          3|   16|         48|
    |B_V_26_address1                |   15|          3|   11|         33|
    |B_V_26_d1                      |   15|          3|   16|         48|
    |B_V_27_address1                |   15|          3|   11|         33|
    |B_V_27_d1                      |   15|          3|   16|         48|
    |B_V_28_address1                |   15|          3|   11|         33|
    |B_V_28_d1                      |   15|          3|   16|         48|
    |B_V_29_address1                |   15|          3|   11|         33|
    |B_V_29_d1                      |   15|          3|   16|         48|
    |B_V_30_address1                |   15|          3|   11|         33|
    |B_V_30_d1                      |   15|          3|   16|         48|
    |B_V_3129_address1              |   15|          3|   11|         33|
    |B_V_3129_d1                    |   15|          3|   16|         48|
    |B_V_31_address1                |   15|          3|   11|         33|
    |B_V_31_d1                      |   15|          3|   16|         48|
    |B_V_4130_address1              |   15|          3|   11|         33|
    |B_V_4130_d1                    |   15|          3|   16|         48|
    |B_V_5_address1                 |   15|          3|   11|         33|
    |B_V_5_d1                       |   15|          3|   16|         48|
    |B_V_6_address1                 |   15|          3|   11|         33|
    |B_V_6_d1                       |   15|          3|   16|         48|
    |B_V_7_address1                 |   15|          3|   11|         33|
    |B_V_7_d1                       |   15|          3|   16|         48|
    |B_V_8_address1                 |   15|          3|   11|         33|
    |B_V_8_d1                       |   15|          3|   16|         48|
    |B_V_9_address1                 |   15|          3|   11|         33|
    |B_V_9_d1                       |   15|          3|   16|         48|
    |ap_NS_fsm                      |  105|         22|    1|         22|
    |ap_done                        |    9|          2|    1|          2|
    |ap_enable_reg_pp0_iter1        |   15|          3|    1|          3|
    |ap_enable_reg_pp1_iter1        |   15|          3|    1|          3|
    |ap_enable_reg_pp2_iter1        |    9|          2|    1|          2|
    |ap_enable_reg_pp2_iter6        |    9|          2|    1|          2|
    |ap_enable_reg_pp3_iter1        |   15|          3|    1|          3|
    |ap_phi_mux_i_phi_fu_2632_p4    |    9|          2|    7|         14|
    |ap_phi_mux_ib_phi_fu_2587_p4   |    9|          2|   32|         64|
    |ap_phi_mux_ic_phi_fu_2610_p4   |    9|          2|    6|         12|
    |ap_phi_mux_p_4_phi_fu_2598_p4  |    9|          2|   32|         64|
    |i3_reg_2528                    |    9|          2|   32|         64|
    |i_reg_2628                     |    9|          2|    7|         14|
    |ib_reg_2583                    |    9|          2|   32|         64|
    |ic_reg_2606                    |    9|          2|    6|         12|
    |in_stream_a_V_V_blk_n          |    9|          2|    1|          2|
    |indvar_flatten6_reg_2572       |    9|          2|   37|         74|
    |indvar_flatten_reg_2617        |    9|          2|   17|         34|
    |iter_reg_2550                  |    9|          2|   31|         62|
    |j2_reg_2561                    |    9|          2|   11|         22|
    |j_reg_2639                     |    9|          2|   11|         22|
    |num_imag_reg_2539              |    9|          2|   32|         64|
    |out_stream_V_V_blk_n           |    9|          2|    1|          2|
    |out_stream_V_V_din             |   15|          3|   32|         96|
    |p_4_reg_2594                   |    9|          2|   32|         64|
    |real_start                     |    9|          2|    1|          2|
    +-------------------------------+-----+-----------+-----+-----------+
    |Total                          | 2274|        460| 1903|       5397|
    +-------------------------------+-----+-----------+-----+-----------+

    * Register: 
    +----------------------------+----+----+-----+-----------+
    |            Name            | FF | LUT| Bits| Const Bits|
    +----------------------------+----+----+-----+-----------+
    |A_COL_ITER_reg_3928         |  32|   0|   32|          0|
    |A_ROW_4                     |  32|   0|   32|          0|
    |A_V_0_load_reg_4435         |  16|   0|   16|          0|
    |A_V_16_load_reg_4525        |  16|   0|   16|          0|
    |A_V_18_load_reg_4540        |  16|   0|   16|          0|
    |A_V_2124_load_reg_4450      |  16|   0|   16|          0|
    |B_COL_4                     |  32|   0|   32|          0|
    |B_ROW_4                     |  32|   0|   32|          0|
    |B_ROW_4_load_reg_3877       |  32|   0|   32|          0|
    |B_V_0_load_reg_4440         |  16|   0|   16|          0|
    |B_V_10_load_reg_4495        |  16|   0|   16|          0|
    |B_V_1127_load_reg_4291      |  16|   0|   16|          0|
    |B_V_11_load_reg_4316        |  16|   0|   16|          0|
    |B_V_12_load_reg_4505        |  16|   0|   16|          0|
    |B_V_13_load_reg_4321        |  16|   0|   16|          0|
    |B_V_14_load_reg_4515        |  16|   0|   16|          0|
    |B_V_15_load_reg_4326        |  16|   0|   16|          0|
    |B_V_16_load_reg_4530        |  16|   0|   16|          0|
    |B_V_17_load_reg_4331        |  16|   0|   16|          0|
    |B_V_18_load_reg_4545        |  16|   0|   16|          0|
    |B_V_19_load_reg_4336        |  16|   0|   16|          0|
    |B_V_20_load_reg_4555        |  16|   0|   16|          0|
    |B_V_2128_load_reg_4455      |  16|   0|   16|          0|
    |B_V_21_load_reg_4341        |  16|   0|   16|          0|
    |B_V_22_load_reg_4565        |  16|   0|   16|          0|
    |B_V_23_load_reg_4346        |  16|   0|   16|          0|
    |B_V_24_load_reg_4575        |  16|   0|   16|          0|
    |B_V_25_load_reg_4351        |  16|   0|   16|          0|
    |B_V_26_load_reg_4585        |  16|   0|   16|          0|
    |B_V_27_load_reg_4356        |  16|   0|   16|          0|
    |B_V_28_load_reg_4595        |  16|   0|   16|          0|
    |B_V_29_load_reg_4361        |  16|   0|   16|          0|
    |B_V_30_load_reg_4605        |  16|   0|   16|          0|
    |B_V_3129_load_reg_4296      |  16|   0|   16|          0|
    |B_V_31_load_reg_4366        |  16|   0|   16|          0|
    |B_V_4130_load_reg_4465      |  16|   0|   16|          0|
    |B_V_5_load_reg_4301         |  16|   0|   16|          0|
    |B_V_6_load_reg_4475         |  16|   0|   16|          0|
    |B_V_7_load_reg_4306         |  16|   0|   16|          0|
    |B_V_8_load_reg_4485         |  16|   0|   16|          0|
    |B_V_9_load_reg_4311         |  16|   0|   16|          0|
    |KER_bound_reg_3906          |  32|   0|   32|          0|
    |KER_size_0_reg_3886         |  32|   0|   32|          0|
    |KER_size_1_reg_3901         |  32|   0|   32|          0|
    |OFMDim_current_4            |  32|   0|   32|          0|
    |ap_CS_fsm                   |  21|   0|   21|          0|
    |ap_done_reg                 |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter0     |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1     |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter0     |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter1     |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter0     |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter1     |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter2     |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter3     |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter4     |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter5     |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter6     |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter0     |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter1     |   1|   0|    1|          0|
    |exitcond11_reg_3974         |   1|   0|    1|          0|
    |exitcond3_reg_3911          |   1|   0|    1|          0|
    |exitcond_flatten8_reg_3965  |   1|   0|    1|          0|
    |exitcond_flatten_reg_4712   |   1|   0|    1|          0|
    |i3_reg_2528                 |  32|   0|   32|          0|
    |i_reg_2628                  |   7|   0|    7|          0|
    |ib_reg_2583                 |  32|   0|   32|          0|
    |ic5_reg_4095                |   6|   0|   64|         58|
    |ic_5_reg_4089               |   6|   0|    6|          0|
    |ic_mid2_reg_3979            |   6|   0|    6|          0|
    |ic_reg_2606                 |   6|   0|    6|          0|
    |ifzero_reg_4371             |   1|   0|    1|          0|
    |indvar_flatten6_reg_2572    |  37|   0|   37|          0|
    |indvar_flatten_reg_2617     |  17|   0|   17|          0|
    |iter_5_reg_3937             |  31|   0|   31|          0|
    |iter_reg_2550               |  31|   0|   31|          0|
    |j2_reg_2561                 |  11|   0|   11|          0|
    |j_reg_2639                  |  11|   0|   11|          0|
    |num_imag_5_reg_3923         |  32|   0|   32|          0|
    |num_imag_reg_2539           |  32|   0|   32|          0|
    |or_cond_reg_4728            |   1|   0|    1|          0|
    |p_4_reg_2594                |  32|   0|   32|          0|
    |reg_2669                    |   6|   0|    6|          0|
    |reg_2673                    |   6|   0|    6|          0|
    |ret_V_11_reg_4500           |  32|   0|   32|          0|
    |ret_V_13_reg_4510           |  32|   0|   32|          0|
    |ret_V_15_reg_4520           |  32|   0|   32|          0|
    |ret_V_17_reg_4535           |  32|   0|   32|          0|
    |ret_V_19_reg_4550           |  32|   0|   32|          0|
    |ret_V_1_reg_4445            |  32|   0|   32|          0|
    |ret_V_21_reg_4560           |  32|   0|   32|          0|
    |ret_V_23_reg_4570           |  32|   0|   32|          0|
    |ret_V_24_reg_4580           |  32|   0|   32|          0|
    |ret_V_26_reg_4590           |  32|   0|   32|          0|
    |ret_V_28_reg_4600           |  32|   0|   32|          0|
    |ret_V_30_reg_4610           |  32|   0|   32|          0|
    |ret_V_3_reg_4460            |  32|   0|   32|          0|
    |ret_V_5_reg_4470            |  32|   0|   32|          0|
    |ret_V_7_reg_4480            |  32|   0|   32|          0|
    |ret_V_9_reg_4490            |  32|   0|   32|          0|
    |start_once_reg              |   1|   0|    1|          0|
    |sum_V_s_reg_4695            |  32|   0|   32|          0|
    |tmp12_reg_4630              |  32|   0|   32|          0|
    |tmp13_reg_4635              |  32|   0|   32|          0|
    |tmp15_reg_4640              |  32|   0|   32|          0|
    |tmp16_reg_4645              |  32|   0|   32|          0|
    |tmp17_reg_4690              |  32|   0|   32|          0|
    |tmp19_reg_4650              |  32|   0|   32|          0|
    |tmp1_reg_3896               |  32|   0|   32|          0|
    |tmp23_reg_4655              |  32|   0|   32|          0|
    |tmp24_reg_4660              |  32|   0|   32|          0|
    |tmp27_reg_4665              |  32|   0|   32|          0|
    |tmp28_reg_4670              |  32|   0|   32|          0|
    |tmp2_reg_4685               |  32|   0|   32|          0|
    |tmp30_reg_4675              |  32|   0|   32|          0|
    |tmp31_reg_4680              |  32|   0|   32|          0|
    |tmp4_reg_4615               |  32|   0|   32|          0|
    |tmp8_reg_4620               |  32|   0|   32|          0|
    |tmp9_reg_4625               |  32|   0|   32|          0|
    |tmp_124_reg_4707            |  32|   0|   32|          0|
    |tmp_131_reg_3951            |   1|   0|    1|          0|
    |tmp_146_mid2_v_reg_4721     |   7|   0|    7|          0|
    |tmp_147_reg_3891            |  32|   0|   37|          5|
    |tmp_153_mid2_v_reg_3984     |  32|   0|   32|          0|
    |tmp_154_reg_4702            |  17|   0|   17|          0|
    |tmp_165_cast_reg_3989       |  64|   0|   64|          0|
    |tmp_255_reg_4737            |   5|   0|    5|          0|
    |tmp_256_reg_4732            |   5|   0|    5|          0|
    |tmp_258_reg_3960            |   5|   0|    5|          0|
    |tmp_259_reg_3955            |   5|   0|    5|          0|
    |tmp_V_327_reg_3841          |  32|   0|   32|          0|
    |tmp_V_329_reg_3846          |  32|   0|   32|          0|
    |tmp_V_331_reg_3854          |  32|   0|   32|          0|
    |tmp_V_335_reg_3860          |  32|   0|   32|          0|
    |tmp_V_337_reg_3868          |  32|   0|   32|          0|
    |tmp_V_reg_3835              |  32|   0|   32|          0|
    |exitcond11_reg_3974         |  64|  32|    1|          0|
    |exitcond_flatten8_reg_3965  |  64|  32|    1|          0|
    |ifzero_reg_4371             |  64|  32|    1|          0|
    +----------------------------+----+----+-----+-----------+
    |Total                       |2924|  96| 2798|         63|
    +----------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+-------------------------+-----+-----+------------+--------------------+--------------+
|        RTL Ports        | Dir | Bits|  Protocol  |    Source Object   |    C Type    |
+-------------------------+-----+-----+------------+--------------------+--------------+
|ap_clk                   |  in |    1| ap_ctrl_hs | FC<1u, 1024u, 64u> | return value |
|ap_rst                   |  in |    1| ap_ctrl_hs | FC<1u, 1024u, 64u> | return value |
|ap_start                 |  in |    1| ap_ctrl_hs | FC<1u, 1024u, 64u> | return value |
|start_full_n             |  in |    1| ap_ctrl_hs | FC<1u, 1024u, 64u> | return value |
|ap_done                  | out |    1| ap_ctrl_hs | FC<1u, 1024u, 64u> | return value |
|ap_continue              |  in |    1| ap_ctrl_hs | FC<1u, 1024u, 64u> | return value |
|ap_idle                  | out |    1| ap_ctrl_hs | FC<1u, 1024u, 64u> | return value |
|ap_ready                 | out |    1| ap_ctrl_hs | FC<1u, 1024u, 64u> | return value |
|start_out                | out |    1| ap_ctrl_hs | FC<1u, 1024u, 64u> | return value |
|start_write              | out |    1| ap_ctrl_hs | FC<1u, 1024u, 64u> | return value |
|in_stream_a_V_V_dout     |  in |   32|   ap_fifo  |   in_stream_a_V_V  |    pointer   |
|in_stream_a_V_V_empty_n  |  in |    1|   ap_fifo  |   in_stream_a_V_V  |    pointer   |
|in_stream_a_V_V_read     | out |    1|   ap_fifo  |   in_stream_a_V_V  |    pointer   |
|out_stream_V_V_din       | out |   32|   ap_fifo  |   out_stream_V_V   |    pointer   |
|out_stream_V_V_full_n    |  in |    1|   ap_fifo  |   out_stream_V_V   |    pointer   |
|out_stream_V_V_write     | out |    1|   ap_fifo  |   out_stream_V_V   |    pointer   |
+-------------------------+-----+-----+------------+--------------------+--------------+

