version 3
C:/Magic-1_FPGA/Magic_1/ALU.vhd
ALU
VHDL
VHDL
C:/Magic-1_FPGA/Magic_1/test_ALU.xwv
Comb
50000000
50000000
1000000000
ns
GSR:true
PRLD:false
100000000
CLOCK_LIST_BEGIN
CLOCK_LIST_END
SIGNAL_LIST_BEGIN
SIGNAL_LIST_END
SIGNALS_NOT_ON_DISPLAY
ALUC_DIFF
ALUS_DIFF
ALUV_DIFF
ALUZ_DIFF
Z_DIFF
SIGNALS_NOT_ON_DISPLAY_END
MARKER_LIST_BEGIN
MARKER_LIST_END
MEASURE_LIST_BEGIN
MEASURE_LIST_END
SIGNAL_ORDER_BEGIN
SIGNAL_ORDER_END
DIFFERENTIAL_CLKS_BEGIN
DIFFERENTIAL_CLKS_END
DIVIDERS_BEGIN
DIVIDERS_END
SIGPROPS_BEGIN
/ALU/ALUC
2
2
/ALU/ALUOP
2
2
/ALU/ALUOP_SZ
2
2
/ALU/ALUS
2
2
/ALU/ALUV
2
2
/ALU/ALUZ
2
2
/ALU/DO_RSHIFT
2
2
/ALU/IR
0
2
/ALU/L
2
2
/ALU/MSWC
2
2
/ALU/R
2
2
/ALU/USE_CARRY
2
2
/ALU/Z
2
2
SIGPROPS_END
GROUPS_HIER_BEGIN
GROUPS_HIER_END
GROUPS_CHILDREN_BEGIN
GROUPS_CHILDREN_END
