$comment
	File created using the following command:
		vcd file ProcessadorMIPS.msim.vcd -direction
$end
$date
	Tue Dec 08 23:30:25 2020
$end
$version
	ModelSim Version 2020.1
$end
$timescale
	1ps
$end

$scope module processadormips_vhd_vec_tst $end
$var wire 1 ! CLOCK_50 $end
$var wire 1 " jr_out $end
$var wire 1 # monitora_flag_z $end
$var wire 1 $ mux_imed_saida [31] $end
$var wire 1 % mux_imed_saida [30] $end
$var wire 1 & mux_imed_saida [29] $end
$var wire 1 ' mux_imed_saida [28] $end
$var wire 1 ( mux_imed_saida [27] $end
$var wire 1 ) mux_imed_saida [26] $end
$var wire 1 * mux_imed_saida [25] $end
$var wire 1 + mux_imed_saida [24] $end
$var wire 1 , mux_imed_saida [23] $end
$var wire 1 - mux_imed_saida [22] $end
$var wire 1 . mux_imed_saida [21] $end
$var wire 1 / mux_imed_saida [20] $end
$var wire 1 0 mux_imed_saida [19] $end
$var wire 1 1 mux_imed_saida [18] $end
$var wire 1 2 mux_imed_saida [17] $end
$var wire 1 3 mux_imed_saida [16] $end
$var wire 1 4 mux_imed_saida [15] $end
$var wire 1 5 mux_imed_saida [14] $end
$var wire 1 6 mux_imed_saida [13] $end
$var wire 1 7 mux_imed_saida [12] $end
$var wire 1 8 mux_imed_saida [11] $end
$var wire 1 9 mux_imed_saida [10] $end
$var wire 1 : mux_imed_saida [9] $end
$var wire 1 ; mux_imed_saida [8] $end
$var wire 1 < mux_imed_saida [7] $end
$var wire 1 = mux_imed_saida [6] $end
$var wire 1 > mux_imed_saida [5] $end
$var wire 1 ? mux_imed_saida [4] $end
$var wire 1 @ mux_imed_saida [3] $end
$var wire 1 A mux_imed_saida [2] $end
$var wire 1 B mux_imed_saida [1] $end
$var wire 1 C mux_imed_saida [0] $end
$var wire 1 D overflow $end
$var wire 1 E PC_saida [31] $end
$var wire 1 F PC_saida [30] $end
$var wire 1 G PC_saida [29] $end
$var wire 1 H PC_saida [28] $end
$var wire 1 I PC_saida [27] $end
$var wire 1 J PC_saida [26] $end
$var wire 1 K PC_saida [25] $end
$var wire 1 L PC_saida [24] $end
$var wire 1 M PC_saida [23] $end
$var wire 1 N PC_saida [22] $end
$var wire 1 O PC_saida [21] $end
$var wire 1 P PC_saida [20] $end
$var wire 1 Q PC_saida [19] $end
$var wire 1 R PC_saida [18] $end
$var wire 1 S PC_saida [17] $end
$var wire 1 T PC_saida [16] $end
$var wire 1 U PC_saida [15] $end
$var wire 1 V PC_saida [14] $end
$var wire 1 W PC_saida [13] $end
$var wire 1 X PC_saida [12] $end
$var wire 1 Y PC_saida [11] $end
$var wire 1 Z PC_saida [10] $end
$var wire 1 [ PC_saida [9] $end
$var wire 1 \ PC_saida [8] $end
$var wire 1 ] PC_saida [7] $end
$var wire 1 ^ PC_saida [6] $end
$var wire 1 _ PC_saida [5] $end
$var wire 1 ` PC_saida [4] $end
$var wire 1 a PC_saida [3] $end
$var wire 1 b PC_saida [2] $end
$var wire 1 c PC_saida [1] $end
$var wire 1 d PC_saida [0] $end
$var wire 1 e saidaA_ULA [31] $end
$var wire 1 f saidaA_ULA [30] $end
$var wire 1 g saidaA_ULA [29] $end
$var wire 1 h saidaA_ULA [28] $end
$var wire 1 i saidaA_ULA [27] $end
$var wire 1 j saidaA_ULA [26] $end
$var wire 1 k saidaA_ULA [25] $end
$var wire 1 l saidaA_ULA [24] $end
$var wire 1 m saidaA_ULA [23] $end
$var wire 1 n saidaA_ULA [22] $end
$var wire 1 o saidaA_ULA [21] $end
$var wire 1 p saidaA_ULA [20] $end
$var wire 1 q saidaA_ULA [19] $end
$var wire 1 r saidaA_ULA [18] $end
$var wire 1 s saidaA_ULA [17] $end
$var wire 1 t saidaA_ULA [16] $end
$var wire 1 u saidaA_ULA [15] $end
$var wire 1 v saidaA_ULA [14] $end
$var wire 1 w saidaA_ULA [13] $end
$var wire 1 x saidaA_ULA [12] $end
$var wire 1 y saidaA_ULA [11] $end
$var wire 1 z saidaA_ULA [10] $end
$var wire 1 { saidaA_ULA [9] $end
$var wire 1 | saidaA_ULA [8] $end
$var wire 1 } saidaA_ULA [7] $end
$var wire 1 ~ saidaA_ULA [6] $end
$var wire 1 !! saidaA_ULA [5] $end
$var wire 1 "! saidaA_ULA [4] $end
$var wire 1 #! saidaA_ULA [3] $end
$var wire 1 $! saidaA_ULA [2] $end
$var wire 1 %! saidaA_ULA [1] $end
$var wire 1 &! saidaA_ULA [0] $end
$var wire 1 '! ULA_saida [31] $end
$var wire 1 (! ULA_saida [30] $end
$var wire 1 )! ULA_saida [29] $end
$var wire 1 *! ULA_saida [28] $end
$var wire 1 +! ULA_saida [27] $end
$var wire 1 ,! ULA_saida [26] $end
$var wire 1 -! ULA_saida [25] $end
$var wire 1 .! ULA_saida [24] $end
$var wire 1 /! ULA_saida [23] $end
$var wire 1 0! ULA_saida [22] $end
$var wire 1 1! ULA_saida [21] $end
$var wire 1 2! ULA_saida [20] $end
$var wire 1 3! ULA_saida [19] $end
$var wire 1 4! ULA_saida [18] $end
$var wire 1 5! ULA_saida [17] $end
$var wire 1 6! ULA_saida [16] $end
$var wire 1 7! ULA_saida [15] $end
$var wire 1 8! ULA_saida [14] $end
$var wire 1 9! ULA_saida [13] $end
$var wire 1 :! ULA_saida [12] $end
$var wire 1 ;! ULA_saida [11] $end
$var wire 1 <! ULA_saida [10] $end
$var wire 1 =! ULA_saida [9] $end
$var wire 1 >! ULA_saida [8] $end
$var wire 1 ?! ULA_saida [7] $end
$var wire 1 @! ULA_saida [6] $end
$var wire 1 A! ULA_saida [5] $end
$var wire 1 B! ULA_saida [4] $end
$var wire 1 C! ULA_saida [3] $end
$var wire 1 D! ULA_saida [2] $end
$var wire 1 E! ULA_saida [1] $end
$var wire 1 F! ULA_saida [0] $end

$scope module i1 $end
$var wire 1 G! gnd $end
$var wire 1 H! vcc $end
$var wire 1 I! unknown $end
$var wire 1 J! devoe $end
$var wire 1 K! devclrn $end
$var wire 1 L! devpor $end
$var wire 1 M! ww_devoe $end
$var wire 1 N! ww_devclrn $end
$var wire 1 O! ww_devpor $end
$var wire 1 P! ww_CLOCK_50 $end
$var wire 1 Q! ww_ULA_saida [31] $end
$var wire 1 R! ww_ULA_saida [30] $end
$var wire 1 S! ww_ULA_saida [29] $end
$var wire 1 T! ww_ULA_saida [28] $end
$var wire 1 U! ww_ULA_saida [27] $end
$var wire 1 V! ww_ULA_saida [26] $end
$var wire 1 W! ww_ULA_saida [25] $end
$var wire 1 X! ww_ULA_saida [24] $end
$var wire 1 Y! ww_ULA_saida [23] $end
$var wire 1 Z! ww_ULA_saida [22] $end
$var wire 1 [! ww_ULA_saida [21] $end
$var wire 1 \! ww_ULA_saida [20] $end
$var wire 1 ]! ww_ULA_saida [19] $end
$var wire 1 ^! ww_ULA_saida [18] $end
$var wire 1 _! ww_ULA_saida [17] $end
$var wire 1 `! ww_ULA_saida [16] $end
$var wire 1 a! ww_ULA_saida [15] $end
$var wire 1 b! ww_ULA_saida [14] $end
$var wire 1 c! ww_ULA_saida [13] $end
$var wire 1 d! ww_ULA_saida [12] $end
$var wire 1 e! ww_ULA_saida [11] $end
$var wire 1 f! ww_ULA_saida [10] $end
$var wire 1 g! ww_ULA_saida [9] $end
$var wire 1 h! ww_ULA_saida [8] $end
$var wire 1 i! ww_ULA_saida [7] $end
$var wire 1 j! ww_ULA_saida [6] $end
$var wire 1 k! ww_ULA_saida [5] $end
$var wire 1 l! ww_ULA_saida [4] $end
$var wire 1 m! ww_ULA_saida [3] $end
$var wire 1 n! ww_ULA_saida [2] $end
$var wire 1 o! ww_ULA_saida [1] $end
$var wire 1 p! ww_ULA_saida [0] $end
$var wire 1 q! ww_mux_imed_saida [31] $end
$var wire 1 r! ww_mux_imed_saida [30] $end
$var wire 1 s! ww_mux_imed_saida [29] $end
$var wire 1 t! ww_mux_imed_saida [28] $end
$var wire 1 u! ww_mux_imed_saida [27] $end
$var wire 1 v! ww_mux_imed_saida [26] $end
$var wire 1 w! ww_mux_imed_saida [25] $end
$var wire 1 x! ww_mux_imed_saida [24] $end
$var wire 1 y! ww_mux_imed_saida [23] $end
$var wire 1 z! ww_mux_imed_saida [22] $end
$var wire 1 {! ww_mux_imed_saida [21] $end
$var wire 1 |! ww_mux_imed_saida [20] $end
$var wire 1 }! ww_mux_imed_saida [19] $end
$var wire 1 ~! ww_mux_imed_saida [18] $end
$var wire 1 !" ww_mux_imed_saida [17] $end
$var wire 1 "" ww_mux_imed_saida [16] $end
$var wire 1 #" ww_mux_imed_saida [15] $end
$var wire 1 $" ww_mux_imed_saida [14] $end
$var wire 1 %" ww_mux_imed_saida [13] $end
$var wire 1 &" ww_mux_imed_saida [12] $end
$var wire 1 '" ww_mux_imed_saida [11] $end
$var wire 1 (" ww_mux_imed_saida [10] $end
$var wire 1 )" ww_mux_imed_saida [9] $end
$var wire 1 *" ww_mux_imed_saida [8] $end
$var wire 1 +" ww_mux_imed_saida [7] $end
$var wire 1 ," ww_mux_imed_saida [6] $end
$var wire 1 -" ww_mux_imed_saida [5] $end
$var wire 1 ." ww_mux_imed_saida [4] $end
$var wire 1 /" ww_mux_imed_saida [3] $end
$var wire 1 0" ww_mux_imed_saida [2] $end
$var wire 1 1" ww_mux_imed_saida [1] $end
$var wire 1 2" ww_mux_imed_saida [0] $end
$var wire 1 3" ww_saidaA_ULA [31] $end
$var wire 1 4" ww_saidaA_ULA [30] $end
$var wire 1 5" ww_saidaA_ULA [29] $end
$var wire 1 6" ww_saidaA_ULA [28] $end
$var wire 1 7" ww_saidaA_ULA [27] $end
$var wire 1 8" ww_saidaA_ULA [26] $end
$var wire 1 9" ww_saidaA_ULA [25] $end
$var wire 1 :" ww_saidaA_ULA [24] $end
$var wire 1 ;" ww_saidaA_ULA [23] $end
$var wire 1 <" ww_saidaA_ULA [22] $end
$var wire 1 =" ww_saidaA_ULA [21] $end
$var wire 1 >" ww_saidaA_ULA [20] $end
$var wire 1 ?" ww_saidaA_ULA [19] $end
$var wire 1 @" ww_saidaA_ULA [18] $end
$var wire 1 A" ww_saidaA_ULA [17] $end
$var wire 1 B" ww_saidaA_ULA [16] $end
$var wire 1 C" ww_saidaA_ULA [15] $end
$var wire 1 D" ww_saidaA_ULA [14] $end
$var wire 1 E" ww_saidaA_ULA [13] $end
$var wire 1 F" ww_saidaA_ULA [12] $end
$var wire 1 G" ww_saidaA_ULA [11] $end
$var wire 1 H" ww_saidaA_ULA [10] $end
$var wire 1 I" ww_saidaA_ULA [9] $end
$var wire 1 J" ww_saidaA_ULA [8] $end
$var wire 1 K" ww_saidaA_ULA [7] $end
$var wire 1 L" ww_saidaA_ULA [6] $end
$var wire 1 M" ww_saidaA_ULA [5] $end
$var wire 1 N" ww_saidaA_ULA [4] $end
$var wire 1 O" ww_saidaA_ULA [3] $end
$var wire 1 P" ww_saidaA_ULA [2] $end
$var wire 1 Q" ww_saidaA_ULA [1] $end
$var wire 1 R" ww_saidaA_ULA [0] $end
$var wire 1 S" ww_PC_saida [31] $end
$var wire 1 T" ww_PC_saida [30] $end
$var wire 1 U" ww_PC_saida [29] $end
$var wire 1 V" ww_PC_saida [28] $end
$var wire 1 W" ww_PC_saida [27] $end
$var wire 1 X" ww_PC_saida [26] $end
$var wire 1 Y" ww_PC_saida [25] $end
$var wire 1 Z" ww_PC_saida [24] $end
$var wire 1 [" ww_PC_saida [23] $end
$var wire 1 \" ww_PC_saida [22] $end
$var wire 1 ]" ww_PC_saida [21] $end
$var wire 1 ^" ww_PC_saida [20] $end
$var wire 1 _" ww_PC_saida [19] $end
$var wire 1 `" ww_PC_saida [18] $end
$var wire 1 a" ww_PC_saida [17] $end
$var wire 1 b" ww_PC_saida [16] $end
$var wire 1 c" ww_PC_saida [15] $end
$var wire 1 d" ww_PC_saida [14] $end
$var wire 1 e" ww_PC_saida [13] $end
$var wire 1 f" ww_PC_saida [12] $end
$var wire 1 g" ww_PC_saida [11] $end
$var wire 1 h" ww_PC_saida [10] $end
$var wire 1 i" ww_PC_saida [9] $end
$var wire 1 j" ww_PC_saida [8] $end
$var wire 1 k" ww_PC_saida [7] $end
$var wire 1 l" ww_PC_saida [6] $end
$var wire 1 m" ww_PC_saida [5] $end
$var wire 1 n" ww_PC_saida [4] $end
$var wire 1 o" ww_PC_saida [3] $end
$var wire 1 p" ww_PC_saida [2] $end
$var wire 1 q" ww_PC_saida [1] $end
$var wire 1 r" ww_PC_saida [0] $end
$var wire 1 s" ww_overflow $end
$var wire 1 t" ww_monitora_flag_z $end
$var wire 1 u" ww_jr_out $end
$var wire 1 v" \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a1_PORTADATAIN_bus\ [0] $end
$var wire 1 w" \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a1_PORTAADDR_bus\ [4] $end
$var wire 1 x" \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a1_PORTAADDR_bus\ [3] $end
$var wire 1 y" \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a1_PORTAADDR_bus\ [2] $end
$var wire 1 z" \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a1_PORTAADDR_bus\ [1] $end
$var wire 1 {" \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a1_PORTAADDR_bus\ [0] $end
$var wire 1 |" \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a1_PORTBADDR_bus\ [4] $end
$var wire 1 }" \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a1_PORTBADDR_bus\ [3] $end
$var wire 1 ~" \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a1_PORTBADDR_bus\ [2] $end
$var wire 1 !# \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a1_PORTBADDR_bus\ [1] $end
$var wire 1 "# \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a1_PORTBADDR_bus\ [0] $end
$var wire 1 ## \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a1_PORTBDATAOUT_bus\ [0] $end
$var wire 1 $# \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a1_PORTADATAIN_bus\ [0] $end
$var wire 1 %# \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a1_PORTAADDR_bus\ [4] $end
$var wire 1 &# \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a1_PORTAADDR_bus\ [3] $end
$var wire 1 '# \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a1_PORTAADDR_bus\ [2] $end
$var wire 1 (# \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a1_PORTAADDR_bus\ [1] $end
$var wire 1 )# \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a1_PORTAADDR_bus\ [0] $end
$var wire 1 *# \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a1_PORTBADDR_bus\ [4] $end
$var wire 1 +# \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a1_PORTBADDR_bus\ [3] $end
$var wire 1 ,# \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a1_PORTBADDR_bus\ [2] $end
$var wire 1 -# \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a1_PORTBADDR_bus\ [1] $end
$var wire 1 .# \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a1_PORTBADDR_bus\ [0] $end
$var wire 1 /# \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a1_PORTBDATAOUT_bus\ [0] $end
$var wire 1 0# \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a0_PORTADATAIN_bus\ [0] $end
$var wire 1 1# \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a0_PORTAADDR_bus\ [4] $end
$var wire 1 2# \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a0_PORTAADDR_bus\ [3] $end
$var wire 1 3# \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a0_PORTAADDR_bus\ [2] $end
$var wire 1 4# \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a0_PORTAADDR_bus\ [1] $end
$var wire 1 5# \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a0_PORTAADDR_bus\ [0] $end
$var wire 1 6# \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a0_PORTBADDR_bus\ [4] $end
$var wire 1 7# \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a0_PORTBADDR_bus\ [3] $end
$var wire 1 8# \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a0_PORTBADDR_bus\ [2] $end
$var wire 1 9# \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a0_PORTBADDR_bus\ [1] $end
$var wire 1 :# \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a0_PORTBADDR_bus\ [0] $end
$var wire 1 ;# \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a0_PORTBDATAOUT_bus\ [0] $end
$var wire 1 <# \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a0_PORTADATAIN_bus\ [0] $end
$var wire 1 =# \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a0_PORTAADDR_bus\ [4] $end
$var wire 1 ># \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a0_PORTAADDR_bus\ [3] $end
$var wire 1 ?# \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a0_PORTAADDR_bus\ [2] $end
$var wire 1 @# \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a0_PORTAADDR_bus\ [1] $end
$var wire 1 A# \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a0_PORTAADDR_bus\ [0] $end
$var wire 1 B# \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a0_PORTBADDR_bus\ [4] $end
$var wire 1 C# \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a0_PORTBADDR_bus\ [3] $end
$var wire 1 D# \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a0_PORTBADDR_bus\ [2] $end
$var wire 1 E# \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a0_PORTBADDR_bus\ [1] $end
$var wire 1 F# \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a0_PORTBADDR_bus\ [0] $end
$var wire 1 G# \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a0_PORTBDATAOUT_bus\ [0] $end
$var wire 1 H# \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a2_PORTADATAIN_bus\ [0] $end
$var wire 1 I# \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a2_PORTAADDR_bus\ [4] $end
$var wire 1 J# \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a2_PORTAADDR_bus\ [3] $end
$var wire 1 K# \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a2_PORTAADDR_bus\ [2] $end
$var wire 1 L# \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a2_PORTAADDR_bus\ [1] $end
$var wire 1 M# \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a2_PORTAADDR_bus\ [0] $end
$var wire 1 N# \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a2_PORTBADDR_bus\ [4] $end
$var wire 1 O# \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a2_PORTBADDR_bus\ [3] $end
$var wire 1 P# \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a2_PORTBADDR_bus\ [2] $end
$var wire 1 Q# \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a2_PORTBADDR_bus\ [1] $end
$var wire 1 R# \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a2_PORTBADDR_bus\ [0] $end
$var wire 1 S# \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a2_PORTBDATAOUT_bus\ [0] $end
$var wire 1 T# \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a2_PORTADATAIN_bus\ [0] $end
$var wire 1 U# \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a2_PORTAADDR_bus\ [4] $end
$var wire 1 V# \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a2_PORTAADDR_bus\ [3] $end
$var wire 1 W# \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a2_PORTAADDR_bus\ [2] $end
$var wire 1 X# \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a2_PORTAADDR_bus\ [1] $end
$var wire 1 Y# \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a2_PORTAADDR_bus\ [0] $end
$var wire 1 Z# \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a2_PORTBADDR_bus\ [4] $end
$var wire 1 [# \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a2_PORTBADDR_bus\ [3] $end
$var wire 1 \# \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a2_PORTBADDR_bus\ [2] $end
$var wire 1 ]# \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a2_PORTBADDR_bus\ [1] $end
$var wire 1 ^# \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a2_PORTBADDR_bus\ [0] $end
$var wire 1 _# \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a2_PORTBDATAOUT_bus\ [0] $end
$var wire 1 `# \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a3_PORTADATAIN_bus\ [0] $end
$var wire 1 a# \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a3_PORTAADDR_bus\ [4] $end
$var wire 1 b# \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a3_PORTAADDR_bus\ [3] $end
$var wire 1 c# \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a3_PORTAADDR_bus\ [2] $end
$var wire 1 d# \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a3_PORTAADDR_bus\ [1] $end
$var wire 1 e# \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a3_PORTAADDR_bus\ [0] $end
$var wire 1 f# \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a3_PORTBADDR_bus\ [4] $end
$var wire 1 g# \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a3_PORTBADDR_bus\ [3] $end
$var wire 1 h# \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a3_PORTBADDR_bus\ [2] $end
$var wire 1 i# \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a3_PORTBADDR_bus\ [1] $end
$var wire 1 j# \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a3_PORTBADDR_bus\ [0] $end
$var wire 1 k# \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a3_PORTBDATAOUT_bus\ [0] $end
$var wire 1 l# \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a3_PORTADATAIN_bus\ [0] $end
$var wire 1 m# \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a3_PORTAADDR_bus\ [4] $end
$var wire 1 n# \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a3_PORTAADDR_bus\ [3] $end
$var wire 1 o# \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a3_PORTAADDR_bus\ [2] $end
$var wire 1 p# \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a3_PORTAADDR_bus\ [1] $end
$var wire 1 q# \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a3_PORTAADDR_bus\ [0] $end
$var wire 1 r# \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a3_PORTBADDR_bus\ [4] $end
$var wire 1 s# \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a3_PORTBADDR_bus\ [3] $end
$var wire 1 t# \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a3_PORTBADDR_bus\ [2] $end
$var wire 1 u# \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a3_PORTBADDR_bus\ [1] $end
$var wire 1 v# \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a3_PORTBADDR_bus\ [0] $end
$var wire 1 w# \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a3_PORTBDATAOUT_bus\ [0] $end
$var wire 1 x# \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a4_PORTADATAIN_bus\ [0] $end
$var wire 1 y# \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a4_PORTAADDR_bus\ [4] $end
$var wire 1 z# \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a4_PORTAADDR_bus\ [3] $end
$var wire 1 {# \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a4_PORTAADDR_bus\ [2] $end
$var wire 1 |# \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a4_PORTAADDR_bus\ [1] $end
$var wire 1 }# \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a4_PORTAADDR_bus\ [0] $end
$var wire 1 ~# \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a4_PORTBADDR_bus\ [4] $end
$var wire 1 !$ \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a4_PORTBADDR_bus\ [3] $end
$var wire 1 "$ \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a4_PORTBADDR_bus\ [2] $end
$var wire 1 #$ \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a4_PORTBADDR_bus\ [1] $end
$var wire 1 $$ \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a4_PORTBADDR_bus\ [0] $end
$var wire 1 %$ \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a4_PORTBDATAOUT_bus\ [0] $end
$var wire 1 &$ \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a4_PORTADATAIN_bus\ [0] $end
$var wire 1 '$ \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a4_PORTAADDR_bus\ [4] $end
$var wire 1 ($ \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a4_PORTAADDR_bus\ [3] $end
$var wire 1 )$ \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a4_PORTAADDR_bus\ [2] $end
$var wire 1 *$ \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a4_PORTAADDR_bus\ [1] $end
$var wire 1 +$ \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a4_PORTAADDR_bus\ [0] $end
$var wire 1 ,$ \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a4_PORTBADDR_bus\ [4] $end
$var wire 1 -$ \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a4_PORTBADDR_bus\ [3] $end
$var wire 1 .$ \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a4_PORTBADDR_bus\ [2] $end
$var wire 1 /$ \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a4_PORTBADDR_bus\ [1] $end
$var wire 1 0$ \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a4_PORTBADDR_bus\ [0] $end
$var wire 1 1$ \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a4_PORTBDATAOUT_bus\ [0] $end
$var wire 1 2$ \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a5_PORTADATAIN_bus\ [0] $end
$var wire 1 3$ \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a5_PORTAADDR_bus\ [4] $end
$var wire 1 4$ \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a5_PORTAADDR_bus\ [3] $end
$var wire 1 5$ \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a5_PORTAADDR_bus\ [2] $end
$var wire 1 6$ \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a5_PORTAADDR_bus\ [1] $end
$var wire 1 7$ \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a5_PORTAADDR_bus\ [0] $end
$var wire 1 8$ \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a5_PORTBADDR_bus\ [4] $end
$var wire 1 9$ \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a5_PORTBADDR_bus\ [3] $end
$var wire 1 :$ \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a5_PORTBADDR_bus\ [2] $end
$var wire 1 ;$ \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a5_PORTBADDR_bus\ [1] $end
$var wire 1 <$ \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a5_PORTBADDR_bus\ [0] $end
$var wire 1 =$ \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a5_PORTBDATAOUT_bus\ [0] $end
$var wire 1 >$ \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a5_PORTADATAIN_bus\ [0] $end
$var wire 1 ?$ \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a5_PORTAADDR_bus\ [4] $end
$var wire 1 @$ \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a5_PORTAADDR_bus\ [3] $end
$var wire 1 A$ \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a5_PORTAADDR_bus\ [2] $end
$var wire 1 B$ \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a5_PORTAADDR_bus\ [1] $end
$var wire 1 C$ \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a5_PORTAADDR_bus\ [0] $end
$var wire 1 D$ \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a5_PORTBADDR_bus\ [4] $end
$var wire 1 E$ \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a5_PORTBADDR_bus\ [3] $end
$var wire 1 F$ \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a5_PORTBADDR_bus\ [2] $end
$var wire 1 G$ \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a5_PORTBADDR_bus\ [1] $end
$var wire 1 H$ \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a5_PORTBADDR_bus\ [0] $end
$var wire 1 I$ \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a5_PORTBDATAOUT_bus\ [0] $end
$var wire 1 J$ \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a6_PORTADATAIN_bus\ [0] $end
$var wire 1 K$ \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a6_PORTAADDR_bus\ [4] $end
$var wire 1 L$ \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a6_PORTAADDR_bus\ [3] $end
$var wire 1 M$ \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a6_PORTAADDR_bus\ [2] $end
$var wire 1 N$ \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a6_PORTAADDR_bus\ [1] $end
$var wire 1 O$ \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a6_PORTAADDR_bus\ [0] $end
$var wire 1 P$ \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a6_PORTBADDR_bus\ [4] $end
$var wire 1 Q$ \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a6_PORTBADDR_bus\ [3] $end
$var wire 1 R$ \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a6_PORTBADDR_bus\ [2] $end
$var wire 1 S$ \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a6_PORTBADDR_bus\ [1] $end
$var wire 1 T$ \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a6_PORTBADDR_bus\ [0] $end
$var wire 1 U$ \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a6_PORTBDATAOUT_bus\ [0] $end
$var wire 1 V$ \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a6_PORTADATAIN_bus\ [0] $end
$var wire 1 W$ \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a6_PORTAADDR_bus\ [4] $end
$var wire 1 X$ \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a6_PORTAADDR_bus\ [3] $end
$var wire 1 Y$ \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a6_PORTAADDR_bus\ [2] $end
$var wire 1 Z$ \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a6_PORTAADDR_bus\ [1] $end
$var wire 1 [$ \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a6_PORTAADDR_bus\ [0] $end
$var wire 1 \$ \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a6_PORTBADDR_bus\ [4] $end
$var wire 1 ]$ \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a6_PORTBADDR_bus\ [3] $end
$var wire 1 ^$ \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a6_PORTBADDR_bus\ [2] $end
$var wire 1 _$ \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a6_PORTBADDR_bus\ [1] $end
$var wire 1 `$ \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a6_PORTBADDR_bus\ [0] $end
$var wire 1 a$ \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a6_PORTBDATAOUT_bus\ [0] $end
$var wire 1 b$ \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a7_PORTADATAIN_bus\ [0] $end
$var wire 1 c$ \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a7_PORTAADDR_bus\ [4] $end
$var wire 1 d$ \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a7_PORTAADDR_bus\ [3] $end
$var wire 1 e$ \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a7_PORTAADDR_bus\ [2] $end
$var wire 1 f$ \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a7_PORTAADDR_bus\ [1] $end
$var wire 1 g$ \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a7_PORTAADDR_bus\ [0] $end
$var wire 1 h$ \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a7_PORTBADDR_bus\ [4] $end
$var wire 1 i$ \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a7_PORTBADDR_bus\ [3] $end
$var wire 1 j$ \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a7_PORTBADDR_bus\ [2] $end
$var wire 1 k$ \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a7_PORTBADDR_bus\ [1] $end
$var wire 1 l$ \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a7_PORTBADDR_bus\ [0] $end
$var wire 1 m$ \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a7_PORTBDATAOUT_bus\ [0] $end
$var wire 1 n$ \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a7_PORTADATAIN_bus\ [0] $end
$var wire 1 o$ \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a7_PORTAADDR_bus\ [4] $end
$var wire 1 p$ \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a7_PORTAADDR_bus\ [3] $end
$var wire 1 q$ \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a7_PORTAADDR_bus\ [2] $end
$var wire 1 r$ \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a7_PORTAADDR_bus\ [1] $end
$var wire 1 s$ \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a7_PORTAADDR_bus\ [0] $end
$var wire 1 t$ \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a7_PORTBADDR_bus\ [4] $end
$var wire 1 u$ \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a7_PORTBADDR_bus\ [3] $end
$var wire 1 v$ \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a7_PORTBADDR_bus\ [2] $end
$var wire 1 w$ \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a7_PORTBADDR_bus\ [1] $end
$var wire 1 x$ \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a7_PORTBADDR_bus\ [0] $end
$var wire 1 y$ \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a7_PORTBDATAOUT_bus\ [0] $end
$var wire 1 z$ \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a8_PORTADATAIN_bus\ [0] $end
$var wire 1 {$ \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a8_PORTAADDR_bus\ [4] $end
$var wire 1 |$ \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a8_PORTAADDR_bus\ [3] $end
$var wire 1 }$ \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a8_PORTAADDR_bus\ [2] $end
$var wire 1 ~$ \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a8_PORTAADDR_bus\ [1] $end
$var wire 1 !% \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a8_PORTAADDR_bus\ [0] $end
$var wire 1 "% \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a8_PORTBADDR_bus\ [4] $end
$var wire 1 #% \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a8_PORTBADDR_bus\ [3] $end
$var wire 1 $% \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a8_PORTBADDR_bus\ [2] $end
$var wire 1 %% \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a8_PORTBADDR_bus\ [1] $end
$var wire 1 &% \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a8_PORTBADDR_bus\ [0] $end
$var wire 1 '% \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a8_PORTBDATAOUT_bus\ [0] $end
$var wire 1 (% \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a8_PORTADATAIN_bus\ [0] $end
$var wire 1 )% \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a8_PORTAADDR_bus\ [4] $end
$var wire 1 *% \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a8_PORTAADDR_bus\ [3] $end
$var wire 1 +% \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a8_PORTAADDR_bus\ [2] $end
$var wire 1 ,% \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a8_PORTAADDR_bus\ [1] $end
$var wire 1 -% \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a8_PORTAADDR_bus\ [0] $end
$var wire 1 .% \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a8_PORTBADDR_bus\ [4] $end
$var wire 1 /% \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a8_PORTBADDR_bus\ [3] $end
$var wire 1 0% \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a8_PORTBADDR_bus\ [2] $end
$var wire 1 1% \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a8_PORTBADDR_bus\ [1] $end
$var wire 1 2% \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a8_PORTBADDR_bus\ [0] $end
$var wire 1 3% \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a8_PORTBDATAOUT_bus\ [0] $end
$var wire 1 4% \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a9_PORTADATAIN_bus\ [0] $end
$var wire 1 5% \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a9_PORTAADDR_bus\ [4] $end
$var wire 1 6% \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a9_PORTAADDR_bus\ [3] $end
$var wire 1 7% \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a9_PORTAADDR_bus\ [2] $end
$var wire 1 8% \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a9_PORTAADDR_bus\ [1] $end
$var wire 1 9% \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a9_PORTAADDR_bus\ [0] $end
$var wire 1 :% \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a9_PORTBADDR_bus\ [4] $end
$var wire 1 ;% \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a9_PORTBADDR_bus\ [3] $end
$var wire 1 <% \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a9_PORTBADDR_bus\ [2] $end
$var wire 1 =% \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a9_PORTBADDR_bus\ [1] $end
$var wire 1 >% \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a9_PORTBADDR_bus\ [0] $end
$var wire 1 ?% \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a9_PORTBDATAOUT_bus\ [0] $end
$var wire 1 @% \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a9_PORTADATAIN_bus\ [0] $end
$var wire 1 A% \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a9_PORTAADDR_bus\ [4] $end
$var wire 1 B% \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a9_PORTAADDR_bus\ [3] $end
$var wire 1 C% \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a9_PORTAADDR_bus\ [2] $end
$var wire 1 D% \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a9_PORTAADDR_bus\ [1] $end
$var wire 1 E% \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a9_PORTAADDR_bus\ [0] $end
$var wire 1 F% \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a9_PORTBADDR_bus\ [4] $end
$var wire 1 G% \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a9_PORTBADDR_bus\ [3] $end
$var wire 1 H% \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a9_PORTBADDR_bus\ [2] $end
$var wire 1 I% \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a9_PORTBADDR_bus\ [1] $end
$var wire 1 J% \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a9_PORTBADDR_bus\ [0] $end
$var wire 1 K% \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a9_PORTBDATAOUT_bus\ [0] $end
$var wire 1 L% \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a10_PORTADATAIN_bus\ [0] $end
$var wire 1 M% \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a10_PORTAADDR_bus\ [4] $end
$var wire 1 N% \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a10_PORTAADDR_bus\ [3] $end
$var wire 1 O% \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a10_PORTAADDR_bus\ [2] $end
$var wire 1 P% \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a10_PORTAADDR_bus\ [1] $end
$var wire 1 Q% \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a10_PORTAADDR_bus\ [0] $end
$var wire 1 R% \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a10_PORTBADDR_bus\ [4] $end
$var wire 1 S% \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a10_PORTBADDR_bus\ [3] $end
$var wire 1 T% \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a10_PORTBADDR_bus\ [2] $end
$var wire 1 U% \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a10_PORTBADDR_bus\ [1] $end
$var wire 1 V% \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a10_PORTBADDR_bus\ [0] $end
$var wire 1 W% \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a10_PORTBDATAOUT_bus\ [0] $end
$var wire 1 X% \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a10_PORTADATAIN_bus\ [0] $end
$var wire 1 Y% \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a10_PORTAADDR_bus\ [4] $end
$var wire 1 Z% \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a10_PORTAADDR_bus\ [3] $end
$var wire 1 [% \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a10_PORTAADDR_bus\ [2] $end
$var wire 1 \% \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a10_PORTAADDR_bus\ [1] $end
$var wire 1 ]% \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a10_PORTAADDR_bus\ [0] $end
$var wire 1 ^% \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a10_PORTBADDR_bus\ [4] $end
$var wire 1 _% \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a10_PORTBADDR_bus\ [3] $end
$var wire 1 `% \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a10_PORTBADDR_bus\ [2] $end
$var wire 1 a% \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a10_PORTBADDR_bus\ [1] $end
$var wire 1 b% \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a10_PORTBADDR_bus\ [0] $end
$var wire 1 c% \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a10_PORTBDATAOUT_bus\ [0] $end
$var wire 1 d% \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a11_PORTADATAIN_bus\ [0] $end
$var wire 1 e% \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a11_PORTAADDR_bus\ [4] $end
$var wire 1 f% \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a11_PORTAADDR_bus\ [3] $end
$var wire 1 g% \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a11_PORTAADDR_bus\ [2] $end
$var wire 1 h% \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a11_PORTAADDR_bus\ [1] $end
$var wire 1 i% \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a11_PORTAADDR_bus\ [0] $end
$var wire 1 j% \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a11_PORTBADDR_bus\ [4] $end
$var wire 1 k% \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a11_PORTBADDR_bus\ [3] $end
$var wire 1 l% \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a11_PORTBADDR_bus\ [2] $end
$var wire 1 m% \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a11_PORTBADDR_bus\ [1] $end
$var wire 1 n% \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a11_PORTBADDR_bus\ [0] $end
$var wire 1 o% \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a11_PORTBDATAOUT_bus\ [0] $end
$var wire 1 p% \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a11_PORTADATAIN_bus\ [0] $end
$var wire 1 q% \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a11_PORTAADDR_bus\ [4] $end
$var wire 1 r% \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a11_PORTAADDR_bus\ [3] $end
$var wire 1 s% \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a11_PORTAADDR_bus\ [2] $end
$var wire 1 t% \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a11_PORTAADDR_bus\ [1] $end
$var wire 1 u% \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a11_PORTAADDR_bus\ [0] $end
$var wire 1 v% \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a11_PORTBADDR_bus\ [4] $end
$var wire 1 w% \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a11_PORTBADDR_bus\ [3] $end
$var wire 1 x% \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a11_PORTBADDR_bus\ [2] $end
$var wire 1 y% \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a11_PORTBADDR_bus\ [1] $end
$var wire 1 z% \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a11_PORTBADDR_bus\ [0] $end
$var wire 1 {% \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a11_PORTBDATAOUT_bus\ [0] $end
$var wire 1 |% \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a12_PORTADATAIN_bus\ [0] $end
$var wire 1 }% \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a12_PORTAADDR_bus\ [4] $end
$var wire 1 ~% \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a12_PORTAADDR_bus\ [3] $end
$var wire 1 !& \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a12_PORTAADDR_bus\ [2] $end
$var wire 1 "& \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a12_PORTAADDR_bus\ [1] $end
$var wire 1 #& \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a12_PORTAADDR_bus\ [0] $end
$var wire 1 $& \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a12_PORTBADDR_bus\ [4] $end
$var wire 1 %& \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a12_PORTBADDR_bus\ [3] $end
$var wire 1 && \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a12_PORTBADDR_bus\ [2] $end
$var wire 1 '& \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a12_PORTBADDR_bus\ [1] $end
$var wire 1 (& \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a12_PORTBADDR_bus\ [0] $end
$var wire 1 )& \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a12_PORTBDATAOUT_bus\ [0] $end
$var wire 1 *& \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a12_PORTADATAIN_bus\ [0] $end
$var wire 1 +& \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a12_PORTAADDR_bus\ [4] $end
$var wire 1 ,& \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a12_PORTAADDR_bus\ [3] $end
$var wire 1 -& \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a12_PORTAADDR_bus\ [2] $end
$var wire 1 .& \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a12_PORTAADDR_bus\ [1] $end
$var wire 1 /& \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a12_PORTAADDR_bus\ [0] $end
$var wire 1 0& \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a12_PORTBADDR_bus\ [4] $end
$var wire 1 1& \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a12_PORTBADDR_bus\ [3] $end
$var wire 1 2& \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a12_PORTBADDR_bus\ [2] $end
$var wire 1 3& \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a12_PORTBADDR_bus\ [1] $end
$var wire 1 4& \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a12_PORTBADDR_bus\ [0] $end
$var wire 1 5& \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a12_PORTBDATAOUT_bus\ [0] $end
$var wire 1 6& \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a13_PORTADATAIN_bus\ [0] $end
$var wire 1 7& \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a13_PORTAADDR_bus\ [4] $end
$var wire 1 8& \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a13_PORTAADDR_bus\ [3] $end
$var wire 1 9& \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a13_PORTAADDR_bus\ [2] $end
$var wire 1 :& \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a13_PORTAADDR_bus\ [1] $end
$var wire 1 ;& \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a13_PORTAADDR_bus\ [0] $end
$var wire 1 <& \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a13_PORTBADDR_bus\ [4] $end
$var wire 1 =& \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a13_PORTBADDR_bus\ [3] $end
$var wire 1 >& \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a13_PORTBADDR_bus\ [2] $end
$var wire 1 ?& \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a13_PORTBADDR_bus\ [1] $end
$var wire 1 @& \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a13_PORTBADDR_bus\ [0] $end
$var wire 1 A& \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a13_PORTBDATAOUT_bus\ [0] $end
$var wire 1 B& \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a13_PORTADATAIN_bus\ [0] $end
$var wire 1 C& \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a13_PORTAADDR_bus\ [4] $end
$var wire 1 D& \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a13_PORTAADDR_bus\ [3] $end
$var wire 1 E& \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a13_PORTAADDR_bus\ [2] $end
$var wire 1 F& \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a13_PORTAADDR_bus\ [1] $end
$var wire 1 G& \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a13_PORTAADDR_bus\ [0] $end
$var wire 1 H& \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a13_PORTBADDR_bus\ [4] $end
$var wire 1 I& \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a13_PORTBADDR_bus\ [3] $end
$var wire 1 J& \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a13_PORTBADDR_bus\ [2] $end
$var wire 1 K& \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a13_PORTBADDR_bus\ [1] $end
$var wire 1 L& \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a13_PORTBADDR_bus\ [0] $end
$var wire 1 M& \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a13_PORTBDATAOUT_bus\ [0] $end
$var wire 1 N& \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a14_PORTADATAIN_bus\ [0] $end
$var wire 1 O& \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a14_PORTAADDR_bus\ [4] $end
$var wire 1 P& \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a14_PORTAADDR_bus\ [3] $end
$var wire 1 Q& \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a14_PORTAADDR_bus\ [2] $end
$var wire 1 R& \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a14_PORTAADDR_bus\ [1] $end
$var wire 1 S& \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a14_PORTAADDR_bus\ [0] $end
$var wire 1 T& \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a14_PORTBADDR_bus\ [4] $end
$var wire 1 U& \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a14_PORTBADDR_bus\ [3] $end
$var wire 1 V& \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a14_PORTBADDR_bus\ [2] $end
$var wire 1 W& \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a14_PORTBADDR_bus\ [1] $end
$var wire 1 X& \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a14_PORTBADDR_bus\ [0] $end
$var wire 1 Y& \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a14_PORTBDATAOUT_bus\ [0] $end
$var wire 1 Z& \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a14_PORTADATAIN_bus\ [0] $end
$var wire 1 [& \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a14_PORTAADDR_bus\ [4] $end
$var wire 1 \& \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a14_PORTAADDR_bus\ [3] $end
$var wire 1 ]& \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a14_PORTAADDR_bus\ [2] $end
$var wire 1 ^& \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a14_PORTAADDR_bus\ [1] $end
$var wire 1 _& \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a14_PORTAADDR_bus\ [0] $end
$var wire 1 `& \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a14_PORTBADDR_bus\ [4] $end
$var wire 1 a& \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a14_PORTBADDR_bus\ [3] $end
$var wire 1 b& \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a14_PORTBADDR_bus\ [2] $end
$var wire 1 c& \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a14_PORTBADDR_bus\ [1] $end
$var wire 1 d& \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a14_PORTBADDR_bus\ [0] $end
$var wire 1 e& \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a14_PORTBDATAOUT_bus\ [0] $end
$var wire 1 f& \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a15_PORTADATAIN_bus\ [0] $end
$var wire 1 g& \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a15_PORTAADDR_bus\ [4] $end
$var wire 1 h& \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a15_PORTAADDR_bus\ [3] $end
$var wire 1 i& \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a15_PORTAADDR_bus\ [2] $end
$var wire 1 j& \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a15_PORTAADDR_bus\ [1] $end
$var wire 1 k& \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a15_PORTAADDR_bus\ [0] $end
$var wire 1 l& \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a15_PORTBADDR_bus\ [4] $end
$var wire 1 m& \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a15_PORTBADDR_bus\ [3] $end
$var wire 1 n& \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a15_PORTBADDR_bus\ [2] $end
$var wire 1 o& \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a15_PORTBADDR_bus\ [1] $end
$var wire 1 p& \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a15_PORTBADDR_bus\ [0] $end
$var wire 1 q& \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a15_PORTBDATAOUT_bus\ [0] $end
$var wire 1 r& \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a15_PORTADATAIN_bus\ [0] $end
$var wire 1 s& \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a15_PORTAADDR_bus\ [4] $end
$var wire 1 t& \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a15_PORTAADDR_bus\ [3] $end
$var wire 1 u& \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a15_PORTAADDR_bus\ [2] $end
$var wire 1 v& \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a15_PORTAADDR_bus\ [1] $end
$var wire 1 w& \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a15_PORTAADDR_bus\ [0] $end
$var wire 1 x& \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a15_PORTBADDR_bus\ [4] $end
$var wire 1 y& \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a15_PORTBADDR_bus\ [3] $end
$var wire 1 z& \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a15_PORTBADDR_bus\ [2] $end
$var wire 1 {& \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a15_PORTBADDR_bus\ [1] $end
$var wire 1 |& \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a15_PORTBADDR_bus\ [0] $end
$var wire 1 }& \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a15_PORTBDATAOUT_bus\ [0] $end
$var wire 1 ~& \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a16_PORTADATAIN_bus\ [0] $end
$var wire 1 !' \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a16_PORTAADDR_bus\ [4] $end
$var wire 1 "' \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a16_PORTAADDR_bus\ [3] $end
$var wire 1 #' \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a16_PORTAADDR_bus\ [2] $end
$var wire 1 $' \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a16_PORTAADDR_bus\ [1] $end
$var wire 1 %' \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a16_PORTAADDR_bus\ [0] $end
$var wire 1 &' \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a16_PORTBADDR_bus\ [4] $end
$var wire 1 '' \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a16_PORTBADDR_bus\ [3] $end
$var wire 1 (' \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a16_PORTBADDR_bus\ [2] $end
$var wire 1 )' \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a16_PORTBADDR_bus\ [1] $end
$var wire 1 *' \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a16_PORTBADDR_bus\ [0] $end
$var wire 1 +' \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a16_PORTBDATAOUT_bus\ [0] $end
$var wire 1 ,' \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a16_PORTADATAIN_bus\ [0] $end
$var wire 1 -' \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a16_PORTAADDR_bus\ [4] $end
$var wire 1 .' \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a16_PORTAADDR_bus\ [3] $end
$var wire 1 /' \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a16_PORTAADDR_bus\ [2] $end
$var wire 1 0' \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a16_PORTAADDR_bus\ [1] $end
$var wire 1 1' \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a16_PORTAADDR_bus\ [0] $end
$var wire 1 2' \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a16_PORTBADDR_bus\ [4] $end
$var wire 1 3' \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a16_PORTBADDR_bus\ [3] $end
$var wire 1 4' \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a16_PORTBADDR_bus\ [2] $end
$var wire 1 5' \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a16_PORTBADDR_bus\ [1] $end
$var wire 1 6' \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a16_PORTBADDR_bus\ [0] $end
$var wire 1 7' \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a16_PORTBDATAOUT_bus\ [0] $end
$var wire 1 8' \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a17_PORTADATAIN_bus\ [0] $end
$var wire 1 9' \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a17_PORTAADDR_bus\ [4] $end
$var wire 1 :' \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a17_PORTAADDR_bus\ [3] $end
$var wire 1 ;' \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a17_PORTAADDR_bus\ [2] $end
$var wire 1 <' \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a17_PORTAADDR_bus\ [1] $end
$var wire 1 =' \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a17_PORTAADDR_bus\ [0] $end
$var wire 1 >' \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a17_PORTBADDR_bus\ [4] $end
$var wire 1 ?' \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a17_PORTBADDR_bus\ [3] $end
$var wire 1 @' \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a17_PORTBADDR_bus\ [2] $end
$var wire 1 A' \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a17_PORTBADDR_bus\ [1] $end
$var wire 1 B' \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a17_PORTBADDR_bus\ [0] $end
$var wire 1 C' \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a17_PORTBDATAOUT_bus\ [0] $end
$var wire 1 D' \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a17_PORTADATAIN_bus\ [0] $end
$var wire 1 E' \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a17_PORTAADDR_bus\ [4] $end
$var wire 1 F' \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a17_PORTAADDR_bus\ [3] $end
$var wire 1 G' \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a17_PORTAADDR_bus\ [2] $end
$var wire 1 H' \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a17_PORTAADDR_bus\ [1] $end
$var wire 1 I' \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a17_PORTAADDR_bus\ [0] $end
$var wire 1 J' \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a17_PORTBADDR_bus\ [4] $end
$var wire 1 K' \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a17_PORTBADDR_bus\ [3] $end
$var wire 1 L' \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a17_PORTBADDR_bus\ [2] $end
$var wire 1 M' \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a17_PORTBADDR_bus\ [1] $end
$var wire 1 N' \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a17_PORTBADDR_bus\ [0] $end
$var wire 1 O' \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a17_PORTBDATAOUT_bus\ [0] $end
$var wire 1 P' \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a18_PORTADATAIN_bus\ [0] $end
$var wire 1 Q' \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a18_PORTAADDR_bus\ [4] $end
$var wire 1 R' \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a18_PORTAADDR_bus\ [3] $end
$var wire 1 S' \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a18_PORTAADDR_bus\ [2] $end
$var wire 1 T' \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a18_PORTAADDR_bus\ [1] $end
$var wire 1 U' \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a18_PORTAADDR_bus\ [0] $end
$var wire 1 V' \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a18_PORTBADDR_bus\ [4] $end
$var wire 1 W' \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a18_PORTBADDR_bus\ [3] $end
$var wire 1 X' \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a18_PORTBADDR_bus\ [2] $end
$var wire 1 Y' \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a18_PORTBADDR_bus\ [1] $end
$var wire 1 Z' \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a18_PORTBADDR_bus\ [0] $end
$var wire 1 [' \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a18_PORTBDATAOUT_bus\ [0] $end
$var wire 1 \' \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a18_PORTADATAIN_bus\ [0] $end
$var wire 1 ]' \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a18_PORTAADDR_bus\ [4] $end
$var wire 1 ^' \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a18_PORTAADDR_bus\ [3] $end
$var wire 1 _' \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a18_PORTAADDR_bus\ [2] $end
$var wire 1 `' \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a18_PORTAADDR_bus\ [1] $end
$var wire 1 a' \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a18_PORTAADDR_bus\ [0] $end
$var wire 1 b' \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a18_PORTBADDR_bus\ [4] $end
$var wire 1 c' \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a18_PORTBADDR_bus\ [3] $end
$var wire 1 d' \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a18_PORTBADDR_bus\ [2] $end
$var wire 1 e' \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a18_PORTBADDR_bus\ [1] $end
$var wire 1 f' \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a18_PORTBADDR_bus\ [0] $end
$var wire 1 g' \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a18_PORTBDATAOUT_bus\ [0] $end
$var wire 1 h' \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a19_PORTADATAIN_bus\ [0] $end
$var wire 1 i' \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a19_PORTAADDR_bus\ [4] $end
$var wire 1 j' \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a19_PORTAADDR_bus\ [3] $end
$var wire 1 k' \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a19_PORTAADDR_bus\ [2] $end
$var wire 1 l' \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a19_PORTAADDR_bus\ [1] $end
$var wire 1 m' \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a19_PORTAADDR_bus\ [0] $end
$var wire 1 n' \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a19_PORTBADDR_bus\ [4] $end
$var wire 1 o' \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a19_PORTBADDR_bus\ [3] $end
$var wire 1 p' \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a19_PORTBADDR_bus\ [2] $end
$var wire 1 q' \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a19_PORTBADDR_bus\ [1] $end
$var wire 1 r' \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a19_PORTBADDR_bus\ [0] $end
$var wire 1 s' \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a19_PORTBDATAOUT_bus\ [0] $end
$var wire 1 t' \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a19_PORTADATAIN_bus\ [0] $end
$var wire 1 u' \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a19_PORTAADDR_bus\ [4] $end
$var wire 1 v' \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a19_PORTAADDR_bus\ [3] $end
$var wire 1 w' \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a19_PORTAADDR_bus\ [2] $end
$var wire 1 x' \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a19_PORTAADDR_bus\ [1] $end
$var wire 1 y' \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a19_PORTAADDR_bus\ [0] $end
$var wire 1 z' \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a19_PORTBADDR_bus\ [4] $end
$var wire 1 {' \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a19_PORTBADDR_bus\ [3] $end
$var wire 1 |' \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a19_PORTBADDR_bus\ [2] $end
$var wire 1 }' \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a19_PORTBADDR_bus\ [1] $end
$var wire 1 ~' \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a19_PORTBADDR_bus\ [0] $end
$var wire 1 !( \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a19_PORTBDATAOUT_bus\ [0] $end
$var wire 1 "( \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a20_PORTADATAIN_bus\ [0] $end
$var wire 1 #( \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a20_PORTAADDR_bus\ [4] $end
$var wire 1 $( \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a20_PORTAADDR_bus\ [3] $end
$var wire 1 %( \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a20_PORTAADDR_bus\ [2] $end
$var wire 1 &( \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a20_PORTAADDR_bus\ [1] $end
$var wire 1 '( \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a20_PORTAADDR_bus\ [0] $end
$var wire 1 (( \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a20_PORTBADDR_bus\ [4] $end
$var wire 1 )( \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a20_PORTBADDR_bus\ [3] $end
$var wire 1 *( \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a20_PORTBADDR_bus\ [2] $end
$var wire 1 +( \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a20_PORTBADDR_bus\ [1] $end
$var wire 1 ,( \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a20_PORTBADDR_bus\ [0] $end
$var wire 1 -( \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a20_PORTBDATAOUT_bus\ [0] $end
$var wire 1 .( \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a20_PORTADATAIN_bus\ [0] $end
$var wire 1 /( \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a20_PORTAADDR_bus\ [4] $end
$var wire 1 0( \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a20_PORTAADDR_bus\ [3] $end
$var wire 1 1( \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a20_PORTAADDR_bus\ [2] $end
$var wire 1 2( \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a20_PORTAADDR_bus\ [1] $end
$var wire 1 3( \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a20_PORTAADDR_bus\ [0] $end
$var wire 1 4( \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a20_PORTBADDR_bus\ [4] $end
$var wire 1 5( \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a20_PORTBADDR_bus\ [3] $end
$var wire 1 6( \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a20_PORTBADDR_bus\ [2] $end
$var wire 1 7( \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a20_PORTBADDR_bus\ [1] $end
$var wire 1 8( \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a20_PORTBADDR_bus\ [0] $end
$var wire 1 9( \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a20_PORTBDATAOUT_bus\ [0] $end
$var wire 1 :( \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a21_PORTADATAIN_bus\ [0] $end
$var wire 1 ;( \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a21_PORTAADDR_bus\ [4] $end
$var wire 1 <( \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a21_PORTAADDR_bus\ [3] $end
$var wire 1 =( \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a21_PORTAADDR_bus\ [2] $end
$var wire 1 >( \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a21_PORTAADDR_bus\ [1] $end
$var wire 1 ?( \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a21_PORTAADDR_bus\ [0] $end
$var wire 1 @( \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a21_PORTBADDR_bus\ [4] $end
$var wire 1 A( \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a21_PORTBADDR_bus\ [3] $end
$var wire 1 B( \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a21_PORTBADDR_bus\ [2] $end
$var wire 1 C( \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a21_PORTBADDR_bus\ [1] $end
$var wire 1 D( \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a21_PORTBADDR_bus\ [0] $end
$var wire 1 E( \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a21_PORTBDATAOUT_bus\ [0] $end
$var wire 1 F( \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a21_PORTADATAIN_bus\ [0] $end
$var wire 1 G( \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a21_PORTAADDR_bus\ [4] $end
$var wire 1 H( \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a21_PORTAADDR_bus\ [3] $end
$var wire 1 I( \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a21_PORTAADDR_bus\ [2] $end
$var wire 1 J( \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a21_PORTAADDR_bus\ [1] $end
$var wire 1 K( \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a21_PORTAADDR_bus\ [0] $end
$var wire 1 L( \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a21_PORTBADDR_bus\ [4] $end
$var wire 1 M( \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a21_PORTBADDR_bus\ [3] $end
$var wire 1 N( \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a21_PORTBADDR_bus\ [2] $end
$var wire 1 O( \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a21_PORTBADDR_bus\ [1] $end
$var wire 1 P( \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a21_PORTBADDR_bus\ [0] $end
$var wire 1 Q( \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a21_PORTBDATAOUT_bus\ [0] $end
$var wire 1 R( \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a22_PORTADATAIN_bus\ [0] $end
$var wire 1 S( \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a22_PORTAADDR_bus\ [4] $end
$var wire 1 T( \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a22_PORTAADDR_bus\ [3] $end
$var wire 1 U( \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a22_PORTAADDR_bus\ [2] $end
$var wire 1 V( \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a22_PORTAADDR_bus\ [1] $end
$var wire 1 W( \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a22_PORTAADDR_bus\ [0] $end
$var wire 1 X( \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a22_PORTBADDR_bus\ [4] $end
$var wire 1 Y( \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a22_PORTBADDR_bus\ [3] $end
$var wire 1 Z( \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a22_PORTBADDR_bus\ [2] $end
$var wire 1 [( \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a22_PORTBADDR_bus\ [1] $end
$var wire 1 \( \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a22_PORTBADDR_bus\ [0] $end
$var wire 1 ]( \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a22_PORTBDATAOUT_bus\ [0] $end
$var wire 1 ^( \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a22_PORTADATAIN_bus\ [0] $end
$var wire 1 _( \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a22_PORTAADDR_bus\ [4] $end
$var wire 1 `( \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a22_PORTAADDR_bus\ [3] $end
$var wire 1 a( \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a22_PORTAADDR_bus\ [2] $end
$var wire 1 b( \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a22_PORTAADDR_bus\ [1] $end
$var wire 1 c( \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a22_PORTAADDR_bus\ [0] $end
$var wire 1 d( \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a22_PORTBADDR_bus\ [4] $end
$var wire 1 e( \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a22_PORTBADDR_bus\ [3] $end
$var wire 1 f( \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a22_PORTBADDR_bus\ [2] $end
$var wire 1 g( \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a22_PORTBADDR_bus\ [1] $end
$var wire 1 h( \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a22_PORTBADDR_bus\ [0] $end
$var wire 1 i( \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a22_PORTBDATAOUT_bus\ [0] $end
$var wire 1 j( \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a23_PORTADATAIN_bus\ [0] $end
$var wire 1 k( \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a23_PORTAADDR_bus\ [4] $end
$var wire 1 l( \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a23_PORTAADDR_bus\ [3] $end
$var wire 1 m( \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a23_PORTAADDR_bus\ [2] $end
$var wire 1 n( \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a23_PORTAADDR_bus\ [1] $end
$var wire 1 o( \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a23_PORTAADDR_bus\ [0] $end
$var wire 1 p( \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a23_PORTBADDR_bus\ [4] $end
$var wire 1 q( \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a23_PORTBADDR_bus\ [3] $end
$var wire 1 r( \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a23_PORTBADDR_bus\ [2] $end
$var wire 1 s( \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a23_PORTBADDR_bus\ [1] $end
$var wire 1 t( \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a23_PORTBADDR_bus\ [0] $end
$var wire 1 u( \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a23_PORTBDATAOUT_bus\ [0] $end
$var wire 1 v( \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a23_PORTADATAIN_bus\ [0] $end
$var wire 1 w( \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a23_PORTAADDR_bus\ [4] $end
$var wire 1 x( \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a23_PORTAADDR_bus\ [3] $end
$var wire 1 y( \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a23_PORTAADDR_bus\ [2] $end
$var wire 1 z( \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a23_PORTAADDR_bus\ [1] $end
$var wire 1 {( \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a23_PORTAADDR_bus\ [0] $end
$var wire 1 |( \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a23_PORTBADDR_bus\ [4] $end
$var wire 1 }( \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a23_PORTBADDR_bus\ [3] $end
$var wire 1 ~( \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a23_PORTBADDR_bus\ [2] $end
$var wire 1 !) \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a23_PORTBADDR_bus\ [1] $end
$var wire 1 ") \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a23_PORTBADDR_bus\ [0] $end
$var wire 1 #) \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a23_PORTBDATAOUT_bus\ [0] $end
$var wire 1 $) \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a24_PORTADATAIN_bus\ [0] $end
$var wire 1 %) \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a24_PORTAADDR_bus\ [4] $end
$var wire 1 &) \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a24_PORTAADDR_bus\ [3] $end
$var wire 1 ') \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a24_PORTAADDR_bus\ [2] $end
$var wire 1 () \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a24_PORTAADDR_bus\ [1] $end
$var wire 1 )) \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a24_PORTAADDR_bus\ [0] $end
$var wire 1 *) \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a24_PORTBADDR_bus\ [4] $end
$var wire 1 +) \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a24_PORTBADDR_bus\ [3] $end
$var wire 1 ,) \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a24_PORTBADDR_bus\ [2] $end
$var wire 1 -) \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a24_PORTBADDR_bus\ [1] $end
$var wire 1 .) \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a24_PORTBADDR_bus\ [0] $end
$var wire 1 /) \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a24_PORTBDATAOUT_bus\ [0] $end
$var wire 1 0) \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a24_PORTADATAIN_bus\ [0] $end
$var wire 1 1) \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a24_PORTAADDR_bus\ [4] $end
$var wire 1 2) \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a24_PORTAADDR_bus\ [3] $end
$var wire 1 3) \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a24_PORTAADDR_bus\ [2] $end
$var wire 1 4) \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a24_PORTAADDR_bus\ [1] $end
$var wire 1 5) \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a24_PORTAADDR_bus\ [0] $end
$var wire 1 6) \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a24_PORTBADDR_bus\ [4] $end
$var wire 1 7) \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a24_PORTBADDR_bus\ [3] $end
$var wire 1 8) \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a24_PORTBADDR_bus\ [2] $end
$var wire 1 9) \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a24_PORTBADDR_bus\ [1] $end
$var wire 1 :) \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a24_PORTBADDR_bus\ [0] $end
$var wire 1 ;) \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a24_PORTBDATAOUT_bus\ [0] $end
$var wire 1 <) \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a25_PORTADATAIN_bus\ [0] $end
$var wire 1 =) \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a25_PORTAADDR_bus\ [4] $end
$var wire 1 >) \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a25_PORTAADDR_bus\ [3] $end
$var wire 1 ?) \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a25_PORTAADDR_bus\ [2] $end
$var wire 1 @) \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a25_PORTAADDR_bus\ [1] $end
$var wire 1 A) \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a25_PORTAADDR_bus\ [0] $end
$var wire 1 B) \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a25_PORTBADDR_bus\ [4] $end
$var wire 1 C) \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a25_PORTBADDR_bus\ [3] $end
$var wire 1 D) \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a25_PORTBADDR_bus\ [2] $end
$var wire 1 E) \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a25_PORTBADDR_bus\ [1] $end
$var wire 1 F) \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a25_PORTBADDR_bus\ [0] $end
$var wire 1 G) \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a25_PORTBDATAOUT_bus\ [0] $end
$var wire 1 H) \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a25_PORTADATAIN_bus\ [0] $end
$var wire 1 I) \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a25_PORTAADDR_bus\ [4] $end
$var wire 1 J) \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a25_PORTAADDR_bus\ [3] $end
$var wire 1 K) \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a25_PORTAADDR_bus\ [2] $end
$var wire 1 L) \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a25_PORTAADDR_bus\ [1] $end
$var wire 1 M) \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a25_PORTAADDR_bus\ [0] $end
$var wire 1 N) \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a25_PORTBADDR_bus\ [4] $end
$var wire 1 O) \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a25_PORTBADDR_bus\ [3] $end
$var wire 1 P) \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a25_PORTBADDR_bus\ [2] $end
$var wire 1 Q) \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a25_PORTBADDR_bus\ [1] $end
$var wire 1 R) \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a25_PORTBADDR_bus\ [0] $end
$var wire 1 S) \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a25_PORTBDATAOUT_bus\ [0] $end
$var wire 1 T) \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a26_PORTADATAIN_bus\ [0] $end
$var wire 1 U) \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a26_PORTAADDR_bus\ [4] $end
$var wire 1 V) \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a26_PORTAADDR_bus\ [3] $end
$var wire 1 W) \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a26_PORTAADDR_bus\ [2] $end
$var wire 1 X) \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a26_PORTAADDR_bus\ [1] $end
$var wire 1 Y) \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a26_PORTAADDR_bus\ [0] $end
$var wire 1 Z) \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a26_PORTBADDR_bus\ [4] $end
$var wire 1 [) \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a26_PORTBADDR_bus\ [3] $end
$var wire 1 \) \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a26_PORTBADDR_bus\ [2] $end
$var wire 1 ]) \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a26_PORTBADDR_bus\ [1] $end
$var wire 1 ^) \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a26_PORTBADDR_bus\ [0] $end
$var wire 1 _) \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a26_PORTBDATAOUT_bus\ [0] $end
$var wire 1 `) \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a26_PORTADATAIN_bus\ [0] $end
$var wire 1 a) \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a26_PORTAADDR_bus\ [4] $end
$var wire 1 b) \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a26_PORTAADDR_bus\ [3] $end
$var wire 1 c) \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a26_PORTAADDR_bus\ [2] $end
$var wire 1 d) \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a26_PORTAADDR_bus\ [1] $end
$var wire 1 e) \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a26_PORTAADDR_bus\ [0] $end
$var wire 1 f) \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a26_PORTBADDR_bus\ [4] $end
$var wire 1 g) \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a26_PORTBADDR_bus\ [3] $end
$var wire 1 h) \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a26_PORTBADDR_bus\ [2] $end
$var wire 1 i) \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a26_PORTBADDR_bus\ [1] $end
$var wire 1 j) \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a26_PORTBADDR_bus\ [0] $end
$var wire 1 k) \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a26_PORTBDATAOUT_bus\ [0] $end
$var wire 1 l) \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a27_PORTADATAIN_bus\ [0] $end
$var wire 1 m) \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a27_PORTAADDR_bus\ [4] $end
$var wire 1 n) \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a27_PORTAADDR_bus\ [3] $end
$var wire 1 o) \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a27_PORTAADDR_bus\ [2] $end
$var wire 1 p) \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a27_PORTAADDR_bus\ [1] $end
$var wire 1 q) \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a27_PORTAADDR_bus\ [0] $end
$var wire 1 r) \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a27_PORTBADDR_bus\ [4] $end
$var wire 1 s) \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a27_PORTBADDR_bus\ [3] $end
$var wire 1 t) \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a27_PORTBADDR_bus\ [2] $end
$var wire 1 u) \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a27_PORTBADDR_bus\ [1] $end
$var wire 1 v) \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a27_PORTBADDR_bus\ [0] $end
$var wire 1 w) \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a27_PORTBDATAOUT_bus\ [0] $end
$var wire 1 x) \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a27_PORTADATAIN_bus\ [0] $end
$var wire 1 y) \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a27_PORTAADDR_bus\ [4] $end
$var wire 1 z) \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a27_PORTAADDR_bus\ [3] $end
$var wire 1 {) \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a27_PORTAADDR_bus\ [2] $end
$var wire 1 |) \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a27_PORTAADDR_bus\ [1] $end
$var wire 1 }) \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a27_PORTAADDR_bus\ [0] $end
$var wire 1 ~) \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a27_PORTBADDR_bus\ [4] $end
$var wire 1 !* \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a27_PORTBADDR_bus\ [3] $end
$var wire 1 "* \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a27_PORTBADDR_bus\ [2] $end
$var wire 1 #* \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a27_PORTBADDR_bus\ [1] $end
$var wire 1 $* \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a27_PORTBADDR_bus\ [0] $end
$var wire 1 %* \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a27_PORTBDATAOUT_bus\ [0] $end
$var wire 1 &* \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a28_PORTADATAIN_bus\ [0] $end
$var wire 1 '* \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a28_PORTAADDR_bus\ [4] $end
$var wire 1 (* \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a28_PORTAADDR_bus\ [3] $end
$var wire 1 )* \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a28_PORTAADDR_bus\ [2] $end
$var wire 1 ** \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a28_PORTAADDR_bus\ [1] $end
$var wire 1 +* \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a28_PORTAADDR_bus\ [0] $end
$var wire 1 ,* \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a28_PORTBADDR_bus\ [4] $end
$var wire 1 -* \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a28_PORTBADDR_bus\ [3] $end
$var wire 1 .* \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a28_PORTBADDR_bus\ [2] $end
$var wire 1 /* \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a28_PORTBADDR_bus\ [1] $end
$var wire 1 0* \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a28_PORTBADDR_bus\ [0] $end
$var wire 1 1* \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a28_PORTBDATAOUT_bus\ [0] $end
$var wire 1 2* \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a28_PORTADATAIN_bus\ [0] $end
$var wire 1 3* \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a28_PORTAADDR_bus\ [4] $end
$var wire 1 4* \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a28_PORTAADDR_bus\ [3] $end
$var wire 1 5* \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a28_PORTAADDR_bus\ [2] $end
$var wire 1 6* \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a28_PORTAADDR_bus\ [1] $end
$var wire 1 7* \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a28_PORTAADDR_bus\ [0] $end
$var wire 1 8* \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a28_PORTBADDR_bus\ [4] $end
$var wire 1 9* \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a28_PORTBADDR_bus\ [3] $end
$var wire 1 :* \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a28_PORTBADDR_bus\ [2] $end
$var wire 1 ;* \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a28_PORTBADDR_bus\ [1] $end
$var wire 1 <* \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a28_PORTBADDR_bus\ [0] $end
$var wire 1 =* \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a28_PORTBDATAOUT_bus\ [0] $end
$var wire 1 >* \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a29_PORTADATAIN_bus\ [0] $end
$var wire 1 ?* \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a29_PORTAADDR_bus\ [4] $end
$var wire 1 @* \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a29_PORTAADDR_bus\ [3] $end
$var wire 1 A* \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a29_PORTAADDR_bus\ [2] $end
$var wire 1 B* \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a29_PORTAADDR_bus\ [1] $end
$var wire 1 C* \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a29_PORTAADDR_bus\ [0] $end
$var wire 1 D* \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a29_PORTBADDR_bus\ [4] $end
$var wire 1 E* \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a29_PORTBADDR_bus\ [3] $end
$var wire 1 F* \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a29_PORTBADDR_bus\ [2] $end
$var wire 1 G* \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a29_PORTBADDR_bus\ [1] $end
$var wire 1 H* \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a29_PORTBADDR_bus\ [0] $end
$var wire 1 I* \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a29_PORTBDATAOUT_bus\ [0] $end
$var wire 1 J* \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a29_PORTADATAIN_bus\ [0] $end
$var wire 1 K* \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a29_PORTAADDR_bus\ [4] $end
$var wire 1 L* \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a29_PORTAADDR_bus\ [3] $end
$var wire 1 M* \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a29_PORTAADDR_bus\ [2] $end
$var wire 1 N* \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a29_PORTAADDR_bus\ [1] $end
$var wire 1 O* \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a29_PORTAADDR_bus\ [0] $end
$var wire 1 P* \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a29_PORTBADDR_bus\ [4] $end
$var wire 1 Q* \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a29_PORTBADDR_bus\ [3] $end
$var wire 1 R* \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a29_PORTBADDR_bus\ [2] $end
$var wire 1 S* \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a29_PORTBADDR_bus\ [1] $end
$var wire 1 T* \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a29_PORTBADDR_bus\ [0] $end
$var wire 1 U* \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a29_PORTBDATAOUT_bus\ [0] $end
$var wire 1 V* \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a30_PORTADATAIN_bus\ [0] $end
$var wire 1 W* \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a30_PORTAADDR_bus\ [4] $end
$var wire 1 X* \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a30_PORTAADDR_bus\ [3] $end
$var wire 1 Y* \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a30_PORTAADDR_bus\ [2] $end
$var wire 1 Z* \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a30_PORTAADDR_bus\ [1] $end
$var wire 1 [* \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a30_PORTAADDR_bus\ [0] $end
$var wire 1 \* \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a30_PORTBADDR_bus\ [4] $end
$var wire 1 ]* \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a30_PORTBADDR_bus\ [3] $end
$var wire 1 ^* \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a30_PORTBADDR_bus\ [2] $end
$var wire 1 _* \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a30_PORTBADDR_bus\ [1] $end
$var wire 1 `* \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a30_PORTBADDR_bus\ [0] $end
$var wire 1 a* \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a30_PORTBDATAOUT_bus\ [0] $end
$var wire 1 b* \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a30_PORTADATAIN_bus\ [0] $end
$var wire 1 c* \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a30_PORTAADDR_bus\ [4] $end
$var wire 1 d* \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a30_PORTAADDR_bus\ [3] $end
$var wire 1 e* \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a30_PORTAADDR_bus\ [2] $end
$var wire 1 f* \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a30_PORTAADDR_bus\ [1] $end
$var wire 1 g* \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a30_PORTAADDR_bus\ [0] $end
$var wire 1 h* \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a30_PORTBADDR_bus\ [4] $end
$var wire 1 i* \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a30_PORTBADDR_bus\ [3] $end
$var wire 1 j* \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a30_PORTBADDR_bus\ [2] $end
$var wire 1 k* \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a30_PORTBADDR_bus\ [1] $end
$var wire 1 l* \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a30_PORTBADDR_bus\ [0] $end
$var wire 1 m* \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a30_PORTBDATAOUT_bus\ [0] $end
$var wire 1 n* \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a31_PORTADATAIN_bus\ [0] $end
$var wire 1 o* \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a31_PORTAADDR_bus\ [4] $end
$var wire 1 p* \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a31_PORTAADDR_bus\ [3] $end
$var wire 1 q* \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a31_PORTAADDR_bus\ [2] $end
$var wire 1 r* \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a31_PORTAADDR_bus\ [1] $end
$var wire 1 s* \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a31_PORTAADDR_bus\ [0] $end
$var wire 1 t* \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a31_PORTBADDR_bus\ [4] $end
$var wire 1 u* \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a31_PORTBADDR_bus\ [3] $end
$var wire 1 v* \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a31_PORTBADDR_bus\ [2] $end
$var wire 1 w* \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a31_PORTBADDR_bus\ [1] $end
$var wire 1 x* \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a31_PORTBADDR_bus\ [0] $end
$var wire 1 y* \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a31_PORTBDATAOUT_bus\ [0] $end
$var wire 1 z* \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a31_PORTADATAIN_bus\ [0] $end
$var wire 1 {* \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a31_PORTAADDR_bus\ [4] $end
$var wire 1 |* \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a31_PORTAADDR_bus\ [3] $end
$var wire 1 }* \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a31_PORTAADDR_bus\ [2] $end
$var wire 1 ~* \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a31_PORTAADDR_bus\ [1] $end
$var wire 1 !+ \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a31_PORTAADDR_bus\ [0] $end
$var wire 1 "+ \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a31_PORTBADDR_bus\ [4] $end
$var wire 1 #+ \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a31_PORTBADDR_bus\ [3] $end
$var wire 1 $+ \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a31_PORTBADDR_bus\ [2] $end
$var wire 1 %+ \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a31_PORTBADDR_bus\ [1] $end
$var wire 1 &+ \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a31_PORTBADDR_bus\ [0] $end
$var wire 1 '+ \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a31_PORTBDATAOUT_bus\ [0] $end
$var wire 1 (+ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a1_PORTADATAIN_bus\ [0] $end
$var wire 1 )+ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a1_PORTAADDR_bus\ [5] $end
$var wire 1 *+ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a1_PORTAADDR_bus\ [4] $end
$var wire 1 ++ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a1_PORTAADDR_bus\ [3] $end
$var wire 1 ,+ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a1_PORTAADDR_bus\ [2] $end
$var wire 1 -+ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a1_PORTAADDR_bus\ [1] $end
$var wire 1 .+ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a1_PORTAADDR_bus\ [0] $end
$var wire 1 /+ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a1_PORTBADDR_bus\ [5] $end
$var wire 1 0+ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a1_PORTBADDR_bus\ [4] $end
$var wire 1 1+ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a1_PORTBADDR_bus\ [3] $end
$var wire 1 2+ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a1_PORTBADDR_bus\ [2] $end
$var wire 1 3+ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a1_PORTBADDR_bus\ [1] $end
$var wire 1 4+ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a1_PORTBADDR_bus\ [0] $end
$var wire 1 5+ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a1_PORTBDATAOUT_bus\ [0] $end
$var wire 1 6+ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a0_PORTADATAIN_bus\ [0] $end
$var wire 1 7+ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a0_PORTAADDR_bus\ [5] $end
$var wire 1 8+ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a0_PORTAADDR_bus\ [4] $end
$var wire 1 9+ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a0_PORTAADDR_bus\ [3] $end
$var wire 1 :+ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a0_PORTAADDR_bus\ [2] $end
$var wire 1 ;+ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a0_PORTAADDR_bus\ [1] $end
$var wire 1 <+ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a0_PORTAADDR_bus\ [0] $end
$var wire 1 =+ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a0_PORTBADDR_bus\ [5] $end
$var wire 1 >+ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a0_PORTBADDR_bus\ [4] $end
$var wire 1 ?+ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a0_PORTBADDR_bus\ [3] $end
$var wire 1 @+ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a0_PORTBADDR_bus\ [2] $end
$var wire 1 A+ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a0_PORTBADDR_bus\ [1] $end
$var wire 1 B+ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a0_PORTBADDR_bus\ [0] $end
$var wire 1 C+ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a0_PORTBDATAOUT_bus\ [0] $end
$var wire 1 D+ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a2_PORTADATAIN_bus\ [0] $end
$var wire 1 E+ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a2_PORTAADDR_bus\ [5] $end
$var wire 1 F+ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a2_PORTAADDR_bus\ [4] $end
$var wire 1 G+ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a2_PORTAADDR_bus\ [3] $end
$var wire 1 H+ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a2_PORTAADDR_bus\ [2] $end
$var wire 1 I+ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a2_PORTAADDR_bus\ [1] $end
$var wire 1 J+ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a2_PORTAADDR_bus\ [0] $end
$var wire 1 K+ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a2_PORTBADDR_bus\ [5] $end
$var wire 1 L+ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a2_PORTBADDR_bus\ [4] $end
$var wire 1 M+ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a2_PORTBADDR_bus\ [3] $end
$var wire 1 N+ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a2_PORTBADDR_bus\ [2] $end
$var wire 1 O+ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a2_PORTBADDR_bus\ [1] $end
$var wire 1 P+ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a2_PORTBADDR_bus\ [0] $end
$var wire 1 Q+ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a2_PORTBDATAOUT_bus\ [0] $end
$var wire 1 R+ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a3_PORTADATAIN_bus\ [0] $end
$var wire 1 S+ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a3_PORTAADDR_bus\ [5] $end
$var wire 1 T+ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a3_PORTAADDR_bus\ [4] $end
$var wire 1 U+ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a3_PORTAADDR_bus\ [3] $end
$var wire 1 V+ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a3_PORTAADDR_bus\ [2] $end
$var wire 1 W+ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a3_PORTAADDR_bus\ [1] $end
$var wire 1 X+ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a3_PORTAADDR_bus\ [0] $end
$var wire 1 Y+ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a3_PORTBADDR_bus\ [5] $end
$var wire 1 Z+ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a3_PORTBADDR_bus\ [4] $end
$var wire 1 [+ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a3_PORTBADDR_bus\ [3] $end
$var wire 1 \+ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a3_PORTBADDR_bus\ [2] $end
$var wire 1 ]+ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a3_PORTBADDR_bus\ [1] $end
$var wire 1 ^+ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a3_PORTBADDR_bus\ [0] $end
$var wire 1 _+ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a3_PORTBDATAOUT_bus\ [0] $end
$var wire 1 `+ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a4_PORTADATAIN_bus\ [0] $end
$var wire 1 a+ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a4_PORTAADDR_bus\ [5] $end
$var wire 1 b+ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a4_PORTAADDR_bus\ [4] $end
$var wire 1 c+ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a4_PORTAADDR_bus\ [3] $end
$var wire 1 d+ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a4_PORTAADDR_bus\ [2] $end
$var wire 1 e+ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a4_PORTAADDR_bus\ [1] $end
$var wire 1 f+ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a4_PORTAADDR_bus\ [0] $end
$var wire 1 g+ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a4_PORTBADDR_bus\ [5] $end
$var wire 1 h+ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a4_PORTBADDR_bus\ [4] $end
$var wire 1 i+ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a4_PORTBADDR_bus\ [3] $end
$var wire 1 j+ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a4_PORTBADDR_bus\ [2] $end
$var wire 1 k+ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a4_PORTBADDR_bus\ [1] $end
$var wire 1 l+ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a4_PORTBADDR_bus\ [0] $end
$var wire 1 m+ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a4_PORTBDATAOUT_bus\ [0] $end
$var wire 1 n+ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a5_PORTADATAIN_bus\ [0] $end
$var wire 1 o+ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a5_PORTAADDR_bus\ [5] $end
$var wire 1 p+ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a5_PORTAADDR_bus\ [4] $end
$var wire 1 q+ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a5_PORTAADDR_bus\ [3] $end
$var wire 1 r+ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a5_PORTAADDR_bus\ [2] $end
$var wire 1 s+ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a5_PORTAADDR_bus\ [1] $end
$var wire 1 t+ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a5_PORTAADDR_bus\ [0] $end
$var wire 1 u+ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a5_PORTBADDR_bus\ [5] $end
$var wire 1 v+ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a5_PORTBADDR_bus\ [4] $end
$var wire 1 w+ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a5_PORTBADDR_bus\ [3] $end
$var wire 1 x+ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a5_PORTBADDR_bus\ [2] $end
$var wire 1 y+ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a5_PORTBADDR_bus\ [1] $end
$var wire 1 z+ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a5_PORTBADDR_bus\ [0] $end
$var wire 1 {+ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a5_PORTBDATAOUT_bus\ [0] $end
$var wire 1 |+ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a6_PORTADATAIN_bus\ [0] $end
$var wire 1 }+ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a6_PORTAADDR_bus\ [5] $end
$var wire 1 ~+ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a6_PORTAADDR_bus\ [4] $end
$var wire 1 !, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a6_PORTAADDR_bus\ [3] $end
$var wire 1 ", \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a6_PORTAADDR_bus\ [2] $end
$var wire 1 #, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a6_PORTAADDR_bus\ [1] $end
$var wire 1 $, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a6_PORTAADDR_bus\ [0] $end
$var wire 1 %, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a6_PORTBADDR_bus\ [5] $end
$var wire 1 &, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a6_PORTBADDR_bus\ [4] $end
$var wire 1 ', \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a6_PORTBADDR_bus\ [3] $end
$var wire 1 (, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a6_PORTBADDR_bus\ [2] $end
$var wire 1 ), \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a6_PORTBADDR_bus\ [1] $end
$var wire 1 *, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a6_PORTBADDR_bus\ [0] $end
$var wire 1 +, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a6_PORTBDATAOUT_bus\ [0] $end
$var wire 1 ,, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a7_PORTADATAIN_bus\ [0] $end
$var wire 1 -, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a7_PORTAADDR_bus\ [5] $end
$var wire 1 ., \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a7_PORTAADDR_bus\ [4] $end
$var wire 1 /, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a7_PORTAADDR_bus\ [3] $end
$var wire 1 0, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a7_PORTAADDR_bus\ [2] $end
$var wire 1 1, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a7_PORTAADDR_bus\ [1] $end
$var wire 1 2, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a7_PORTAADDR_bus\ [0] $end
$var wire 1 3, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a7_PORTBADDR_bus\ [5] $end
$var wire 1 4, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a7_PORTBADDR_bus\ [4] $end
$var wire 1 5, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a7_PORTBADDR_bus\ [3] $end
$var wire 1 6, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a7_PORTBADDR_bus\ [2] $end
$var wire 1 7, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a7_PORTBADDR_bus\ [1] $end
$var wire 1 8, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a7_PORTBADDR_bus\ [0] $end
$var wire 1 9, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a7_PORTBDATAOUT_bus\ [0] $end
$var wire 1 :, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a8_PORTADATAIN_bus\ [0] $end
$var wire 1 ;, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a8_PORTAADDR_bus\ [5] $end
$var wire 1 <, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a8_PORTAADDR_bus\ [4] $end
$var wire 1 =, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a8_PORTAADDR_bus\ [3] $end
$var wire 1 >, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a8_PORTAADDR_bus\ [2] $end
$var wire 1 ?, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a8_PORTAADDR_bus\ [1] $end
$var wire 1 @, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a8_PORTAADDR_bus\ [0] $end
$var wire 1 A, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a8_PORTBADDR_bus\ [5] $end
$var wire 1 B, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a8_PORTBADDR_bus\ [4] $end
$var wire 1 C, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a8_PORTBADDR_bus\ [3] $end
$var wire 1 D, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a8_PORTBADDR_bus\ [2] $end
$var wire 1 E, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a8_PORTBADDR_bus\ [1] $end
$var wire 1 F, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a8_PORTBADDR_bus\ [0] $end
$var wire 1 G, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a8_PORTBDATAOUT_bus\ [0] $end
$var wire 1 H, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a9_PORTADATAIN_bus\ [0] $end
$var wire 1 I, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a9_PORTAADDR_bus\ [5] $end
$var wire 1 J, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a9_PORTAADDR_bus\ [4] $end
$var wire 1 K, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a9_PORTAADDR_bus\ [3] $end
$var wire 1 L, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a9_PORTAADDR_bus\ [2] $end
$var wire 1 M, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a9_PORTAADDR_bus\ [1] $end
$var wire 1 N, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a9_PORTAADDR_bus\ [0] $end
$var wire 1 O, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a9_PORTBADDR_bus\ [5] $end
$var wire 1 P, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a9_PORTBADDR_bus\ [4] $end
$var wire 1 Q, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a9_PORTBADDR_bus\ [3] $end
$var wire 1 R, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a9_PORTBADDR_bus\ [2] $end
$var wire 1 S, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a9_PORTBADDR_bus\ [1] $end
$var wire 1 T, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a9_PORTBADDR_bus\ [0] $end
$var wire 1 U, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a9_PORTBDATAOUT_bus\ [0] $end
$var wire 1 V, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a10_PORTADATAIN_bus\ [0] $end
$var wire 1 W, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a10_PORTAADDR_bus\ [5] $end
$var wire 1 X, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a10_PORTAADDR_bus\ [4] $end
$var wire 1 Y, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a10_PORTAADDR_bus\ [3] $end
$var wire 1 Z, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a10_PORTAADDR_bus\ [2] $end
$var wire 1 [, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a10_PORTAADDR_bus\ [1] $end
$var wire 1 \, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a10_PORTAADDR_bus\ [0] $end
$var wire 1 ], \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a10_PORTBADDR_bus\ [5] $end
$var wire 1 ^, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a10_PORTBADDR_bus\ [4] $end
$var wire 1 _, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a10_PORTBADDR_bus\ [3] $end
$var wire 1 `, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a10_PORTBADDR_bus\ [2] $end
$var wire 1 a, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a10_PORTBADDR_bus\ [1] $end
$var wire 1 b, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a10_PORTBADDR_bus\ [0] $end
$var wire 1 c, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a10_PORTBDATAOUT_bus\ [0] $end
$var wire 1 d, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a11_PORTADATAIN_bus\ [0] $end
$var wire 1 e, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a11_PORTAADDR_bus\ [5] $end
$var wire 1 f, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a11_PORTAADDR_bus\ [4] $end
$var wire 1 g, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a11_PORTAADDR_bus\ [3] $end
$var wire 1 h, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a11_PORTAADDR_bus\ [2] $end
$var wire 1 i, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a11_PORTAADDR_bus\ [1] $end
$var wire 1 j, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a11_PORTAADDR_bus\ [0] $end
$var wire 1 k, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a11_PORTBADDR_bus\ [5] $end
$var wire 1 l, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a11_PORTBADDR_bus\ [4] $end
$var wire 1 m, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a11_PORTBADDR_bus\ [3] $end
$var wire 1 n, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a11_PORTBADDR_bus\ [2] $end
$var wire 1 o, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a11_PORTBADDR_bus\ [1] $end
$var wire 1 p, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a11_PORTBADDR_bus\ [0] $end
$var wire 1 q, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a11_PORTBDATAOUT_bus\ [0] $end
$var wire 1 r, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a12_PORTADATAIN_bus\ [0] $end
$var wire 1 s, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a12_PORTAADDR_bus\ [5] $end
$var wire 1 t, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a12_PORTAADDR_bus\ [4] $end
$var wire 1 u, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a12_PORTAADDR_bus\ [3] $end
$var wire 1 v, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a12_PORTAADDR_bus\ [2] $end
$var wire 1 w, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a12_PORTAADDR_bus\ [1] $end
$var wire 1 x, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a12_PORTAADDR_bus\ [0] $end
$var wire 1 y, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a12_PORTBADDR_bus\ [5] $end
$var wire 1 z, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a12_PORTBADDR_bus\ [4] $end
$var wire 1 {, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a12_PORTBADDR_bus\ [3] $end
$var wire 1 |, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a12_PORTBADDR_bus\ [2] $end
$var wire 1 }, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a12_PORTBADDR_bus\ [1] $end
$var wire 1 ~, \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a12_PORTBADDR_bus\ [0] $end
$var wire 1 !- \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a12_PORTBDATAOUT_bus\ [0] $end
$var wire 1 "- \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a13_PORTADATAIN_bus\ [0] $end
$var wire 1 #- \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a13_PORTAADDR_bus\ [5] $end
$var wire 1 $- \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a13_PORTAADDR_bus\ [4] $end
$var wire 1 %- \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a13_PORTAADDR_bus\ [3] $end
$var wire 1 &- \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a13_PORTAADDR_bus\ [2] $end
$var wire 1 '- \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a13_PORTAADDR_bus\ [1] $end
$var wire 1 (- \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a13_PORTAADDR_bus\ [0] $end
$var wire 1 )- \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a13_PORTBADDR_bus\ [5] $end
$var wire 1 *- \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a13_PORTBADDR_bus\ [4] $end
$var wire 1 +- \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a13_PORTBADDR_bus\ [3] $end
$var wire 1 ,- \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a13_PORTBADDR_bus\ [2] $end
$var wire 1 -- \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a13_PORTBADDR_bus\ [1] $end
$var wire 1 .- \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a13_PORTBADDR_bus\ [0] $end
$var wire 1 /- \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a13_PORTBDATAOUT_bus\ [0] $end
$var wire 1 0- \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a14_PORTADATAIN_bus\ [0] $end
$var wire 1 1- \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a14_PORTAADDR_bus\ [5] $end
$var wire 1 2- \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a14_PORTAADDR_bus\ [4] $end
$var wire 1 3- \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a14_PORTAADDR_bus\ [3] $end
$var wire 1 4- \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a14_PORTAADDR_bus\ [2] $end
$var wire 1 5- \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a14_PORTAADDR_bus\ [1] $end
$var wire 1 6- \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a14_PORTAADDR_bus\ [0] $end
$var wire 1 7- \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a14_PORTBADDR_bus\ [5] $end
$var wire 1 8- \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a14_PORTBADDR_bus\ [4] $end
$var wire 1 9- \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a14_PORTBADDR_bus\ [3] $end
$var wire 1 :- \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a14_PORTBADDR_bus\ [2] $end
$var wire 1 ;- \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a14_PORTBADDR_bus\ [1] $end
$var wire 1 <- \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a14_PORTBADDR_bus\ [0] $end
$var wire 1 =- \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a14_PORTBDATAOUT_bus\ [0] $end
$var wire 1 >- \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a15_PORTADATAIN_bus\ [0] $end
$var wire 1 ?- \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a15_PORTAADDR_bus\ [5] $end
$var wire 1 @- \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a15_PORTAADDR_bus\ [4] $end
$var wire 1 A- \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a15_PORTAADDR_bus\ [3] $end
$var wire 1 B- \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a15_PORTAADDR_bus\ [2] $end
$var wire 1 C- \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a15_PORTAADDR_bus\ [1] $end
$var wire 1 D- \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a15_PORTAADDR_bus\ [0] $end
$var wire 1 E- \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a15_PORTBADDR_bus\ [5] $end
$var wire 1 F- \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a15_PORTBADDR_bus\ [4] $end
$var wire 1 G- \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a15_PORTBADDR_bus\ [3] $end
$var wire 1 H- \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a15_PORTBADDR_bus\ [2] $end
$var wire 1 I- \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a15_PORTBADDR_bus\ [1] $end
$var wire 1 J- \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a15_PORTBADDR_bus\ [0] $end
$var wire 1 K- \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a15_PORTBDATAOUT_bus\ [0] $end
$var wire 1 L- \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a16_PORTADATAIN_bus\ [0] $end
$var wire 1 M- \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a16_PORTAADDR_bus\ [5] $end
$var wire 1 N- \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a16_PORTAADDR_bus\ [4] $end
$var wire 1 O- \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a16_PORTAADDR_bus\ [3] $end
$var wire 1 P- \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a16_PORTAADDR_bus\ [2] $end
$var wire 1 Q- \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a16_PORTAADDR_bus\ [1] $end
$var wire 1 R- \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a16_PORTAADDR_bus\ [0] $end
$var wire 1 S- \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a16_PORTBADDR_bus\ [5] $end
$var wire 1 T- \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a16_PORTBADDR_bus\ [4] $end
$var wire 1 U- \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a16_PORTBADDR_bus\ [3] $end
$var wire 1 V- \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a16_PORTBADDR_bus\ [2] $end
$var wire 1 W- \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a16_PORTBADDR_bus\ [1] $end
$var wire 1 X- \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a16_PORTBADDR_bus\ [0] $end
$var wire 1 Y- \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a16_PORTBDATAOUT_bus\ [0] $end
$var wire 1 Z- \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a17_PORTADATAIN_bus\ [0] $end
$var wire 1 [- \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a17_PORTAADDR_bus\ [5] $end
$var wire 1 \- \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a17_PORTAADDR_bus\ [4] $end
$var wire 1 ]- \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a17_PORTAADDR_bus\ [3] $end
$var wire 1 ^- \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a17_PORTAADDR_bus\ [2] $end
$var wire 1 _- \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a17_PORTAADDR_bus\ [1] $end
$var wire 1 `- \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a17_PORTAADDR_bus\ [0] $end
$var wire 1 a- \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a17_PORTBADDR_bus\ [5] $end
$var wire 1 b- \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a17_PORTBADDR_bus\ [4] $end
$var wire 1 c- \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a17_PORTBADDR_bus\ [3] $end
$var wire 1 d- \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a17_PORTBADDR_bus\ [2] $end
$var wire 1 e- \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a17_PORTBADDR_bus\ [1] $end
$var wire 1 f- \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a17_PORTBADDR_bus\ [0] $end
$var wire 1 g- \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a17_PORTBDATAOUT_bus\ [0] $end
$var wire 1 h- \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a18_PORTADATAIN_bus\ [0] $end
$var wire 1 i- \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a18_PORTAADDR_bus\ [5] $end
$var wire 1 j- \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a18_PORTAADDR_bus\ [4] $end
$var wire 1 k- \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a18_PORTAADDR_bus\ [3] $end
$var wire 1 l- \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a18_PORTAADDR_bus\ [2] $end
$var wire 1 m- \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a18_PORTAADDR_bus\ [1] $end
$var wire 1 n- \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a18_PORTAADDR_bus\ [0] $end
$var wire 1 o- \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a18_PORTBADDR_bus\ [5] $end
$var wire 1 p- \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a18_PORTBADDR_bus\ [4] $end
$var wire 1 q- \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a18_PORTBADDR_bus\ [3] $end
$var wire 1 r- \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a18_PORTBADDR_bus\ [2] $end
$var wire 1 s- \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a18_PORTBADDR_bus\ [1] $end
$var wire 1 t- \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a18_PORTBADDR_bus\ [0] $end
$var wire 1 u- \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a18_PORTBDATAOUT_bus\ [0] $end
$var wire 1 v- \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a19_PORTADATAIN_bus\ [0] $end
$var wire 1 w- \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a19_PORTAADDR_bus\ [5] $end
$var wire 1 x- \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a19_PORTAADDR_bus\ [4] $end
$var wire 1 y- \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a19_PORTAADDR_bus\ [3] $end
$var wire 1 z- \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a19_PORTAADDR_bus\ [2] $end
$var wire 1 {- \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a19_PORTAADDR_bus\ [1] $end
$var wire 1 |- \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a19_PORTAADDR_bus\ [0] $end
$var wire 1 }- \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a19_PORTBADDR_bus\ [5] $end
$var wire 1 ~- \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a19_PORTBADDR_bus\ [4] $end
$var wire 1 !. \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a19_PORTBADDR_bus\ [3] $end
$var wire 1 ". \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a19_PORTBADDR_bus\ [2] $end
$var wire 1 #. \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a19_PORTBADDR_bus\ [1] $end
$var wire 1 $. \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a19_PORTBADDR_bus\ [0] $end
$var wire 1 %. \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a19_PORTBDATAOUT_bus\ [0] $end
$var wire 1 &. \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a20_PORTADATAIN_bus\ [0] $end
$var wire 1 '. \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a20_PORTAADDR_bus\ [5] $end
$var wire 1 (. \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a20_PORTAADDR_bus\ [4] $end
$var wire 1 ). \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a20_PORTAADDR_bus\ [3] $end
$var wire 1 *. \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a20_PORTAADDR_bus\ [2] $end
$var wire 1 +. \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a20_PORTAADDR_bus\ [1] $end
$var wire 1 ,. \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a20_PORTAADDR_bus\ [0] $end
$var wire 1 -. \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a20_PORTBADDR_bus\ [5] $end
$var wire 1 .. \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a20_PORTBADDR_bus\ [4] $end
$var wire 1 /. \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a20_PORTBADDR_bus\ [3] $end
$var wire 1 0. \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a20_PORTBADDR_bus\ [2] $end
$var wire 1 1. \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a20_PORTBADDR_bus\ [1] $end
$var wire 1 2. \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a20_PORTBADDR_bus\ [0] $end
$var wire 1 3. \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a20_PORTBDATAOUT_bus\ [0] $end
$var wire 1 4. \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a21_PORTADATAIN_bus\ [0] $end
$var wire 1 5. \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a21_PORTAADDR_bus\ [5] $end
$var wire 1 6. \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a21_PORTAADDR_bus\ [4] $end
$var wire 1 7. \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a21_PORTAADDR_bus\ [3] $end
$var wire 1 8. \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a21_PORTAADDR_bus\ [2] $end
$var wire 1 9. \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a21_PORTAADDR_bus\ [1] $end
$var wire 1 :. \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a21_PORTAADDR_bus\ [0] $end
$var wire 1 ;. \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a21_PORTBADDR_bus\ [5] $end
$var wire 1 <. \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a21_PORTBADDR_bus\ [4] $end
$var wire 1 =. \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a21_PORTBADDR_bus\ [3] $end
$var wire 1 >. \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a21_PORTBADDR_bus\ [2] $end
$var wire 1 ?. \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a21_PORTBADDR_bus\ [1] $end
$var wire 1 @. \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a21_PORTBADDR_bus\ [0] $end
$var wire 1 A. \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a21_PORTBDATAOUT_bus\ [0] $end
$var wire 1 B. \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a22_PORTADATAIN_bus\ [0] $end
$var wire 1 C. \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a22_PORTAADDR_bus\ [5] $end
$var wire 1 D. \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a22_PORTAADDR_bus\ [4] $end
$var wire 1 E. \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a22_PORTAADDR_bus\ [3] $end
$var wire 1 F. \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a22_PORTAADDR_bus\ [2] $end
$var wire 1 G. \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a22_PORTAADDR_bus\ [1] $end
$var wire 1 H. \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a22_PORTAADDR_bus\ [0] $end
$var wire 1 I. \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a22_PORTBADDR_bus\ [5] $end
$var wire 1 J. \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a22_PORTBADDR_bus\ [4] $end
$var wire 1 K. \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a22_PORTBADDR_bus\ [3] $end
$var wire 1 L. \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a22_PORTBADDR_bus\ [2] $end
$var wire 1 M. \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a22_PORTBADDR_bus\ [1] $end
$var wire 1 N. \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a22_PORTBADDR_bus\ [0] $end
$var wire 1 O. \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a22_PORTBDATAOUT_bus\ [0] $end
$var wire 1 P. \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a23_PORTADATAIN_bus\ [0] $end
$var wire 1 Q. \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a23_PORTAADDR_bus\ [5] $end
$var wire 1 R. \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a23_PORTAADDR_bus\ [4] $end
$var wire 1 S. \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a23_PORTAADDR_bus\ [3] $end
$var wire 1 T. \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a23_PORTAADDR_bus\ [2] $end
$var wire 1 U. \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a23_PORTAADDR_bus\ [1] $end
$var wire 1 V. \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a23_PORTAADDR_bus\ [0] $end
$var wire 1 W. \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a23_PORTBADDR_bus\ [5] $end
$var wire 1 X. \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a23_PORTBADDR_bus\ [4] $end
$var wire 1 Y. \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a23_PORTBADDR_bus\ [3] $end
$var wire 1 Z. \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a23_PORTBADDR_bus\ [2] $end
$var wire 1 [. \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a23_PORTBADDR_bus\ [1] $end
$var wire 1 \. \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a23_PORTBADDR_bus\ [0] $end
$var wire 1 ]. \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a23_PORTBDATAOUT_bus\ [0] $end
$var wire 1 ^. \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a24_PORTADATAIN_bus\ [0] $end
$var wire 1 _. \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a24_PORTAADDR_bus\ [5] $end
$var wire 1 `. \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a24_PORTAADDR_bus\ [4] $end
$var wire 1 a. \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a24_PORTAADDR_bus\ [3] $end
$var wire 1 b. \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a24_PORTAADDR_bus\ [2] $end
$var wire 1 c. \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a24_PORTAADDR_bus\ [1] $end
$var wire 1 d. \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a24_PORTAADDR_bus\ [0] $end
$var wire 1 e. \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a24_PORTBADDR_bus\ [5] $end
$var wire 1 f. \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a24_PORTBADDR_bus\ [4] $end
$var wire 1 g. \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a24_PORTBADDR_bus\ [3] $end
$var wire 1 h. \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a24_PORTBADDR_bus\ [2] $end
$var wire 1 i. \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a24_PORTBADDR_bus\ [1] $end
$var wire 1 j. \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a24_PORTBADDR_bus\ [0] $end
$var wire 1 k. \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a24_PORTBDATAOUT_bus\ [0] $end
$var wire 1 l. \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a25_PORTADATAIN_bus\ [0] $end
$var wire 1 m. \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a25_PORTAADDR_bus\ [5] $end
$var wire 1 n. \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a25_PORTAADDR_bus\ [4] $end
$var wire 1 o. \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a25_PORTAADDR_bus\ [3] $end
$var wire 1 p. \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a25_PORTAADDR_bus\ [2] $end
$var wire 1 q. \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a25_PORTAADDR_bus\ [1] $end
$var wire 1 r. \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a25_PORTAADDR_bus\ [0] $end
$var wire 1 s. \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a25_PORTBADDR_bus\ [5] $end
$var wire 1 t. \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a25_PORTBADDR_bus\ [4] $end
$var wire 1 u. \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a25_PORTBADDR_bus\ [3] $end
$var wire 1 v. \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a25_PORTBADDR_bus\ [2] $end
$var wire 1 w. \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a25_PORTBADDR_bus\ [1] $end
$var wire 1 x. \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a25_PORTBADDR_bus\ [0] $end
$var wire 1 y. \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a25_PORTBDATAOUT_bus\ [0] $end
$var wire 1 z. \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a26_PORTADATAIN_bus\ [0] $end
$var wire 1 {. \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a26_PORTAADDR_bus\ [5] $end
$var wire 1 |. \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a26_PORTAADDR_bus\ [4] $end
$var wire 1 }. \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a26_PORTAADDR_bus\ [3] $end
$var wire 1 ~. \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a26_PORTAADDR_bus\ [2] $end
$var wire 1 !/ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a26_PORTAADDR_bus\ [1] $end
$var wire 1 "/ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a26_PORTAADDR_bus\ [0] $end
$var wire 1 #/ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a26_PORTBADDR_bus\ [5] $end
$var wire 1 $/ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a26_PORTBADDR_bus\ [4] $end
$var wire 1 %/ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a26_PORTBADDR_bus\ [3] $end
$var wire 1 &/ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a26_PORTBADDR_bus\ [2] $end
$var wire 1 '/ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a26_PORTBADDR_bus\ [1] $end
$var wire 1 (/ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a26_PORTBADDR_bus\ [0] $end
$var wire 1 )/ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a26_PORTBDATAOUT_bus\ [0] $end
$var wire 1 */ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a27_PORTADATAIN_bus\ [0] $end
$var wire 1 +/ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a27_PORTAADDR_bus\ [5] $end
$var wire 1 ,/ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a27_PORTAADDR_bus\ [4] $end
$var wire 1 -/ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a27_PORTAADDR_bus\ [3] $end
$var wire 1 ./ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a27_PORTAADDR_bus\ [2] $end
$var wire 1 // \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a27_PORTAADDR_bus\ [1] $end
$var wire 1 0/ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a27_PORTAADDR_bus\ [0] $end
$var wire 1 1/ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a27_PORTBADDR_bus\ [5] $end
$var wire 1 2/ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a27_PORTBADDR_bus\ [4] $end
$var wire 1 3/ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a27_PORTBADDR_bus\ [3] $end
$var wire 1 4/ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a27_PORTBADDR_bus\ [2] $end
$var wire 1 5/ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a27_PORTBADDR_bus\ [1] $end
$var wire 1 6/ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a27_PORTBADDR_bus\ [0] $end
$var wire 1 7/ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a27_PORTBDATAOUT_bus\ [0] $end
$var wire 1 8/ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a28_PORTADATAIN_bus\ [0] $end
$var wire 1 9/ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a28_PORTAADDR_bus\ [5] $end
$var wire 1 :/ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a28_PORTAADDR_bus\ [4] $end
$var wire 1 ;/ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a28_PORTAADDR_bus\ [3] $end
$var wire 1 </ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a28_PORTAADDR_bus\ [2] $end
$var wire 1 =/ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a28_PORTAADDR_bus\ [1] $end
$var wire 1 >/ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a28_PORTAADDR_bus\ [0] $end
$var wire 1 ?/ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a28_PORTBADDR_bus\ [5] $end
$var wire 1 @/ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a28_PORTBADDR_bus\ [4] $end
$var wire 1 A/ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a28_PORTBADDR_bus\ [3] $end
$var wire 1 B/ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a28_PORTBADDR_bus\ [2] $end
$var wire 1 C/ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a28_PORTBADDR_bus\ [1] $end
$var wire 1 D/ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a28_PORTBADDR_bus\ [0] $end
$var wire 1 E/ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a28_PORTBDATAOUT_bus\ [0] $end
$var wire 1 F/ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a29_PORTADATAIN_bus\ [0] $end
$var wire 1 G/ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a29_PORTAADDR_bus\ [5] $end
$var wire 1 H/ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a29_PORTAADDR_bus\ [4] $end
$var wire 1 I/ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a29_PORTAADDR_bus\ [3] $end
$var wire 1 J/ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a29_PORTAADDR_bus\ [2] $end
$var wire 1 K/ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a29_PORTAADDR_bus\ [1] $end
$var wire 1 L/ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a29_PORTAADDR_bus\ [0] $end
$var wire 1 M/ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a29_PORTBADDR_bus\ [5] $end
$var wire 1 N/ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a29_PORTBADDR_bus\ [4] $end
$var wire 1 O/ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a29_PORTBADDR_bus\ [3] $end
$var wire 1 P/ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a29_PORTBADDR_bus\ [2] $end
$var wire 1 Q/ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a29_PORTBADDR_bus\ [1] $end
$var wire 1 R/ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a29_PORTBADDR_bus\ [0] $end
$var wire 1 S/ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a29_PORTBDATAOUT_bus\ [0] $end
$var wire 1 T/ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a30_PORTADATAIN_bus\ [0] $end
$var wire 1 U/ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a30_PORTAADDR_bus\ [5] $end
$var wire 1 V/ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a30_PORTAADDR_bus\ [4] $end
$var wire 1 W/ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a30_PORTAADDR_bus\ [3] $end
$var wire 1 X/ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a30_PORTAADDR_bus\ [2] $end
$var wire 1 Y/ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a30_PORTAADDR_bus\ [1] $end
$var wire 1 Z/ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a30_PORTAADDR_bus\ [0] $end
$var wire 1 [/ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a30_PORTBADDR_bus\ [5] $end
$var wire 1 \/ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a30_PORTBADDR_bus\ [4] $end
$var wire 1 ]/ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a30_PORTBADDR_bus\ [3] $end
$var wire 1 ^/ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a30_PORTBADDR_bus\ [2] $end
$var wire 1 _/ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a30_PORTBADDR_bus\ [1] $end
$var wire 1 `/ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a30_PORTBADDR_bus\ [0] $end
$var wire 1 a/ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a30_PORTBDATAOUT_bus\ [0] $end
$var wire 1 b/ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a31_PORTADATAIN_bus\ [0] $end
$var wire 1 c/ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a31_PORTAADDR_bus\ [5] $end
$var wire 1 d/ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a31_PORTAADDR_bus\ [4] $end
$var wire 1 e/ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a31_PORTAADDR_bus\ [3] $end
$var wire 1 f/ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a31_PORTAADDR_bus\ [2] $end
$var wire 1 g/ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a31_PORTAADDR_bus\ [1] $end
$var wire 1 h/ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a31_PORTAADDR_bus\ [0] $end
$var wire 1 i/ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a31_PORTBADDR_bus\ [5] $end
$var wire 1 j/ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a31_PORTBADDR_bus\ [4] $end
$var wire 1 k/ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a31_PORTBADDR_bus\ [3] $end
$var wire 1 l/ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a31_PORTBADDR_bus\ [2] $end
$var wire 1 m/ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a31_PORTBADDR_bus\ [1] $end
$var wire 1 n/ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a31_PORTBADDR_bus\ [0] $end
$var wire 1 o/ \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a31_PORTBDATAOUT_bus\ [0] $end
$var wire 1 p/ \CLOCK_50~input_o\ $end
$var wire 1 q/ \fluxo_dados|PC_Soma_Constante|Add0~1_sumout\ $end
$var wire 1 r/ \fluxo_dados|PC_Soma_Constante|Add0~18\ $end
$var wire 1 s/ \fluxo_dados|PC_Soma_Constante|Add0~21_sumout\ $end
$var wire 1 t/ \fluxo_dados|ROM|memROM~11_combout\ $end
$var wire 1 u/ \fluxo_dados|ROM|memROM~9_combout\ $end
$var wire 1 v/ \fluxo_dados|ROM|memROM~12_combout\ $end
$var wire 1 w/ \fluxo_dados|ROM|memROM~10_combout\ $end
$var wire 1 x/ \fluxo_dados|ROM|memROM~5_combout\ $end
$var wire 1 y/ \fluxo_dados|Add0~2\ $end
$var wire 1 z/ \fluxo_dados|Add0~6\ $end
$var wire 1 {/ \fluxo_dados|Add0~10\ $end
$var wire 1 |/ \fluxo_dados|Add0~14\ $end
$var wire 1 }/ \fluxo_dados|Add0~18\ $end
$var wire 1 ~/ \fluxo_dados|Add0~21_sumout\ $end
$var wire 1 !0 \fluxo_dados|ROM|memROM~13_combout\ $end
$var wire 1 "0 \fluxo_dados|ROM|memROM~1_combout\ $end
$var wire 1 #0 \fluxo_dados|ROM|memROM~20_combout\ $end
$var wire 1 $0 \fluxo_dados|ROM|memROM~19_combout\ $end
$var wire 1 %0 \fluxo_dados|ROM|memROM~18_combout\ $end
$var wire 1 &0 \UC|Equal8~0_combout\ $end
$var wire 1 '0 \UC|Equal9~0_combout\ $end
$var wire 1 (0 \fluxo_dados|mux_rt_rd|saida_MUX[4]~0_combout\ $end
$var wire 1 )0 \fluxo_dados|ROM|memROM~2_combout\ $end
$var wire 1 *0 \fluxo_dados|ROM|memROM~16_combout\ $end
$var wire 1 +0 \fluxo_dados|mux_rt_rd|saida_MUX[0]~1_combout\ $end
$var wire 1 ,0 \fluxo_dados|ROM|memROM~17_combout\ $end
$var wire 1 -0 \fluxo_dados|ROM|memROM~6_combout\ $end
$var wire 1 .0 \fluxo_dados|mux_rt_rd|saida_MUX[1]~2_combout\ $end
$var wire 1 /0 \fluxo_dados|bancoRegs|registrador~38_combout\ $end
$var wire 1 00 \fluxo_dados|ROM|memROM~7_combout\ $end
$var wire 1 10 \fluxo_dados|mux_rt_rd|saida_MUX[2]~3_combout\ $end
$var wire 1 20 \fluxo_dados|ROM|memROM~3_combout\ $end
$var wire 1 30 \fluxo_dados|ROM|memROM~14_combout\ $end
$var wire 1 40 \fluxo_dados|ROM|memROM~8_combout\ $end
$var wire 1 50 \fluxo_dados|mux_rt_rd|saida_MUX[3]~4_combout\ $end
$var wire 1 60 \fluxo_dados|ROM|memROM~4_combout\ $end
$var wire 1 70 \fluxo_dados|bancoRegs|registrador~39_combout\ $end
$var wire 1 80 \fluxo_dados|bancoRegs|registrador~40_combout\ $end
$var wire 1 90 \fluxo_dados|bancoRegs|Equal1~0_combout\ $end
$var wire 1 :0 \UC|Equal5~0_combout\ $end
$var wire 1 ;0 \UC|Equal14~0_combout\ $end
$var wire 1 <0 \fluxo_dados|bancoRegs|registrador~41_combout\ $end
$var wire 1 =0 \fluxo_dados|bancoRegs|registrador~42_combout\ $end
$var wire 1 >0 \fluxo_dados|bancoRegs|registrador~43_combout\ $end
$var wire 1 ?0 \fluxo_dados|bancoRegs|Equal0~0_combout\ $end
$var wire 1 @0 \~GND~combout\ $end
$var wire 1 A0 \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a7~portbdataout\ $end
$var wire 1 B0 \fluxo_dados|bancoRegs|saidaB[7]~7_combout\ $end
$var wire 1 C0 \UC|palavraControle[10]~1_combout\ $end
$var wire 1 D0 \UC|palavraControle[8]~2_combout\ $end
$var wire 1 E0 \fluxo_dados|UC_ULA|jr~0_combout\ $end
$var wire 1 F0 \fluxo_dados|UC_ULA|ula_ctrl[3]~1_combout\ $end
$var wire 1 G0 \fluxo_dados|UC_ULA|ula_ctrl~2_combout\ $end
$var wire 1 H0 \fluxo_dados|UC_ULA|ula_ctrl[1]~7_combout\ $end
$var wire 1 I0 \fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\ $end
$var wire 1 J0 \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a0~portbdataout\ $end
$var wire 1 K0 \fluxo_dados|bancoRegs|saidaB[0]~1_combout\ $end
$var wire 1 L0 \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a1~portbdataout\ $end
$var wire 1 M0 \fluxo_dados|bancoRegs|saidaB[1]~0_combout\ $end
$var wire 1 N0 \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a2~portbdataout\ $end
$var wire 1 O0 \fluxo_dados|bancoRegs|saidaB[2]~2_combout\ $end
$var wire 1 P0 \fluxo_dados|UC_ULA|ula_ctrl[3]~3_combout\ $end
$var wire 1 Q0 \fluxo_dados|ULA|ula1|mux_inverteB|saida_MUX~0_combout\ $end
$var wire 1 R0 \fluxo_dados|ULA|ula0|soma_sub|carry_out~0_combout\ $end
$var wire 1 S0 \fluxo_dados|ULA|ula2|mux_inverteB|saida_MUX~0_combout\ $end
$var wire 1 T0 \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a3~portbdataout\ $end
$var wire 1 U0 \fluxo_dados|bancoRegs|saidaB[3]~3_combout\ $end
$var wire 1 V0 \fluxo_dados|ULA|ula3|mux_ula|saida_MUX~0_combout\ $end
$var wire 1 W0 \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a4~portbdataout\ $end
$var wire 1 X0 \fluxo_dados|bancoRegs|saidaB[4]~4_combout\ $end
$var wire 1 Y0 \fluxo_dados|ULA|ula3|mux_inverteB|saida_MUX~0_combout\ $end
$var wire 1 Z0 \fluxo_dados|ULA|ula4|soma_sub|saida_xor~combout\ $end
$var wire 1 [0 \fluxo_dados|ULA|ula4|soma_sub|saida_xor2~combout\ $end
$var wire 1 \0 \fluxo_dados|ULA|ula4|mux_ula|saida_MUX~1_combout\ $end
$var wire 1 ]0 \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a5~portbdataout\ $end
$var wire 1 ^0 \fluxo_dados|bancoRegs|saidaB[5]~5_combout\ $end
$var wire 1 _0 \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a5~portbdataout\ $end
$var wire 1 `0 \fluxo_dados|mux_ULA_mem|saida_MUX[5]~5_combout\ $end
$var wire 1 a0 \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a5~portbdataout\ $end
$var wire 1 b0 \fluxo_dados|bancoRegs|saidaA[5]~5_combout\ $end
$var wire 1 c0 \fluxo_dados|ULA|ula5|mux_inverteB|saida_MUX~0_combout\ $end
$var wire 1 d0 \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a6~portbdataout\ $end
$var wire 1 e0 \fluxo_dados|bancoRegs|saidaB[6]~6_combout\ $end
$var wire 1 f0 \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a6~portbdataout\ $end
$var wire 1 g0 \fluxo_dados|mux_ULA_mem|saida_MUX[6]~6_combout\ $end
$var wire 1 h0 \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a6~portbdataout\ $end
$var wire 1 i0 \fluxo_dados|bancoRegs|saidaA[6]~6_combout\ $end
$var wire 1 j0 \fluxo_dados|ULA|ula6|mux_inverteB|saida_MUX~0_combout\ $end
$var wire 1 k0 \fluxo_dados|ULA|ula6|soma_sub|carry_out~combout\ $end
$var wire 1 l0 \fluxo_dados|ULA|ula7|mux_inverteB|saida_MUX~0_combout\ $end
$var wire 1 m0 \fluxo_dados|UC_ULA|ula_ctrl~4_combout\ $end
$var wire 1 n0 \fluxo_dados|UC_ULA|ula_ctrl~5_combout\ $end
$var wire 1 o0 \fluxo_dados|UC_ULA|ula_ctrl[3]~8_combout\ $end
$var wire 1 p0 \fluxo_dados|UC_ULA|ula_ctrl~9_combout\ $end
$var wire 1 q0 \fluxo_dados|ULA|ula20|mux_ula|saida_MUX~0_combout\ $end
$var wire 1 r0 \fluxo_dados|ULA|ula20|mux_ula|saida_MUX~1_combout\ $end
$var wire 1 s0 \fluxo_dados|ULA|ula7|mux_ula|saida_MUX~0_combout\ $end
$var wire 1 t0 \fluxo_dados|ULA|resultado_final[7]~7_combout\ $end
$var wire 1 u0 \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a4~portbdataout\ $end
$var wire 1 v0 \fluxo_dados|mux_ULA_mem|saida_MUX[4]~4_combout\ $end
$var wire 1 w0 \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a4~portbdataout\ $end
$var wire 1 x0 \fluxo_dados|bancoRegs|saidaA[4]~4_combout\ $end
$var wire 1 y0 \fluxo_dados|ULA|ula4|mux_inverteB|saida_MUX~0_combout\ $end
$var wire 1 z0 \fluxo_dados|ULA|ula5|soma_sub|carry_out~combout\ $end
$var wire 1 {0 \fluxo_dados|ULA|ula6|mux_ula|saida_MUX~0_combout\ $end
$var wire 1 |0 \fluxo_dados|ULA|resultado_final[6]~6_combout\ $end
$var wire 1 }0 \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a3~portbdataout\ $end
$var wire 1 ~0 \fluxo_dados|mux_ULA_mem|saida_MUX[3]~3_combout\ $end
$var wire 1 !1 \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a3~portbdataout\ $end
$var wire 1 "1 \fluxo_dados|bancoRegs|saidaA[3]~3_combout\ $end
$var wire 1 #1 \fluxo_dados|ULA|ula3|soma_sub|saida_xor~combout\ $end
$var wire 1 $1 \fluxo_dados|ULA|ula3|soma_sub|saida_xor2~combout\ $end
$var wire 1 %1 \fluxo_dados|ULA|ula4|soma_sub|carry_out~combout\ $end
$var wire 1 &1 \fluxo_dados|ULA|ula5|mux_ula|saida_MUX~0_combout\ $end
$var wire 1 '1 \fluxo_dados|ULA|resultado_final[5]~5_combout\ $end
$var wire 1 (1 \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a2~portbdataout\ $end
$var wire 1 )1 \fluxo_dados|mux_ULA_mem|saida_MUX[2]~2_combout\ $end
$var wire 1 *1 \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a2~portbdataout\ $end
$var wire 1 +1 \fluxo_dados|bancoRegs|saidaA[2]~2_combout\ $end
$var wire 1 ,1 \fluxo_dados|ULA|ula3|soma_sub|carry_out~combout\ $end
$var wire 1 -1 \fluxo_dados|ULA|ula4|mux_ula|saida_MUX~0_combout\ $end
$var wire 1 .1 \fluxo_dados|ULA|resultado_final[4]~4_combout\ $end
$var wire 1 /1 \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a1~portbdataout\ $end
$var wire 1 01 \fluxo_dados|UC_ULA|jr~1_combout\ $end
$var wire 1 11 \fluxo_dados|mux_PC|saida_MUX[22]~0_combout\ $end
$var wire 1 21 \fluxo_dados|mux_PC|saida_MUX[1]~4_combout\ $end
$var wire 1 31 \UC|Equal12~0_combout\ $end
$var wire 1 41 \fluxo_dados|ULA|ula20|mux_ula|saida_MUX~3_combout\ $end
$var wire 1 51 \fluxo_dados|ULA|ula24|mux_ula|saida_MUX~0_combout\ $end
$var wire 1 61 \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a8~portbdataout\ $end
$var wire 1 71 \fluxo_dados|bancoRegs|saidaB[8]~8_combout\ $end
$var wire 1 81 \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a8~portbdataout\ $end
$var wire 1 91 \fluxo_dados|Add0~22\ $end
$var wire 1 :1 \fluxo_dados|Add0~25_sumout\ $end
$var wire 1 ;1 \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a26~portbdataout\ $end
$var wire 1 <1 \fluxo_dados|bancoRegs|saidaB[26]~26_combout\ $end
$var wire 1 =1 \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a26~portbdataout\ $end
$var wire 1 >1 \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a22~portbdataout\ $end
$var wire 1 ?1 \fluxo_dados|bancoRegs|saidaB[22]~22_combout\ $end
$var wire 1 @1 \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a22~portbdataout\ $end
$var wire 1 A1 \fluxo_dados|mux_rt_imediato|saida_MUX[22]~9_combout\ $end
$var wire 1 B1 \fluxo_dados|ULA|ula22|mux_inverteB|saida_MUX~0_combout\ $end
$var wire 1 C1 \fluxo_dados|ULA|ula22|mux_ula|saida_MUX~1_combout\ $end
$var wire 1 D1 \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a21~portbdataout\ $end
$var wire 1 E1 \fluxo_dados|bancoRegs|saidaB[21]~21_combout\ $end
$var wire 1 F1 \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a21~portbdataout\ $end
$var wire 1 G1 \fluxo_dados|Add0~26\ $end
$var wire 1 H1 \fluxo_dados|Add0~29_sumout\ $end
$var wire 1 I1 \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a9~portbdataout\ $end
$var wire 1 J1 \fluxo_dados|bancoRegs|saidaB[9]~9_combout\ $end
$var wire 1 K1 \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a9~portbdataout\ $end
$var wire 1 L1 \fluxo_dados|ULA|ula8|mux_inverteB|saida_MUX~0_combout\ $end
$var wire 1 M1 \fluxo_dados|ULA|ula8|soma_sub|carry_out~combout\ $end
$var wire 1 N1 \fluxo_dados|ULA|ula9|mux_inverteB|saida_MUX~0_combout\ $end
$var wire 1 O1 \fluxo_dados|ULA|ula9|mux_ula|saida_MUX~0_combout\ $end
$var wire 1 P1 \fluxo_dados|ULA|resultado_final[9]~9_combout\ $end
$var wire 1 Q1 \fluxo_dados|mux_ULA_mem|saida_MUX[9]~9_combout\ $end
$var wire 1 R1 \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a9~portbdataout\ $end
$var wire 1 S1 \fluxo_dados|bancoRegs|saidaA[9]~9_combout\ $end
$var wire 1 T1 \fluxo_dados|mux_PC|saida_MUX[22]~2_combout\ $end
$var wire 1 U1 \fluxo_dados|mux_PC|saida_MUX[9]~12_combout\ $end
$var wire 1 V1 \fluxo_dados|PC_Soma_Constante|Add0~22\ $end
$var wire 1 W1 \fluxo_dados|PC_Soma_Constante|Add0~26\ $end
$var wire 1 X1 \fluxo_dados|PC_Soma_Constante|Add0~29_sumout\ $end
$var wire 1 Y1 \fluxo_dados|Add0~30\ $end
$var wire 1 Z1 \fluxo_dados|Add0~33_sumout\ $end
$var wire 1 [1 \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a10~portbdataout\ $end
$var wire 1 \1 \fluxo_dados|bancoRegs|saidaB[10]~10_combout\ $end
$var wire 1 ]1 \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a10~portbdataout\ $end
$var wire 1 ^1 \fluxo_dados|ULA|ula8|mux_ula|saida_MUX~0_combout\ $end
$var wire 1 _1 \fluxo_dados|ULA|ula9|soma_sub|carry_out~combout\ $end
$var wire 1 `1 \fluxo_dados|ULA|ula10|mux_inverteB|saida_MUX~0_combout\ $end
$var wire 1 a1 \fluxo_dados|ULA|ula10|mux_ula|saida_MUX~0_combout\ $end
$var wire 1 b1 \fluxo_dados|ULA|resultado_final[10]~10_combout\ $end
$var wire 1 c1 \fluxo_dados|mux_ULA_mem|saida_MUX[10]~10_combout\ $end
$var wire 1 d1 \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a10~portbdataout\ $end
$var wire 1 e1 \fluxo_dados|bancoRegs|saidaA[10]~10_combout\ $end
$var wire 1 f1 \fluxo_dados|mux_PC|saida_MUX[10]~13_combout\ $end
$var wire 1 g1 \fluxo_dados|PC_Soma_Constante|Add0~30\ $end
$var wire 1 h1 \fluxo_dados|PC_Soma_Constante|Add0~33_sumout\ $end
$var wire 1 i1 \fluxo_dados|Add0~34\ $end
$var wire 1 j1 \fluxo_dados|Add0~37_sumout\ $end
$var wire 1 k1 \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a11~portbdataout\ $end
$var wire 1 l1 \fluxo_dados|bancoRegs|saidaB[11]~11_combout\ $end
$var wire 1 m1 \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a11~portbdataout\ $end
$var wire 1 n1 \fluxo_dados|ULA|ula11|mux_inverteB|saida_MUX~0_combout\ $end
$var wire 1 o1 \fluxo_dados|ULA|ula11|mux_ula|saida_MUX~0_combout\ $end
$var wire 1 p1 \fluxo_dados|ULA|resultado_final[11]~11_combout\ $end
$var wire 1 q1 \fluxo_dados|mux_ULA_mem|saida_MUX[11]~11_combout\ $end
$var wire 1 r1 \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a11~portbdataout\ $end
$var wire 1 s1 \fluxo_dados|bancoRegs|saidaA[11]~11_combout\ $end
$var wire 1 t1 \fluxo_dados|mux_PC|saida_MUX[11]~14_combout\ $end
$var wire 1 u1 \fluxo_dados|PC_Soma_Constante|Add0~34\ $end
$var wire 1 v1 \fluxo_dados|PC_Soma_Constante|Add0~37_sumout\ $end
$var wire 1 w1 \fluxo_dados|Add0~38\ $end
$var wire 1 x1 \fluxo_dados|Add0~41_sumout\ $end
$var wire 1 y1 \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a12~portbdataout\ $end
$var wire 1 z1 \fluxo_dados|bancoRegs|saidaB[12]~12_combout\ $end
$var wire 1 {1 \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a12~portbdataout\ $end
$var wire 1 |1 \fluxo_dados|ULA|ula9|soma_sub|saida_xor~combout\ $end
$var wire 1 }1 \fluxo_dados|ULA|ula9|soma_sub|saida_xor2~combout\ $end
$var wire 1 ~1 \fluxo_dados|ULA|ula9|mux_ula|saida_MUX~1_combout\ $end
$var wire 1 !2 \fluxo_dados|ULA|ula11|soma_sub|carry_out~combout\ $end
$var wire 1 "2 \fluxo_dados|ULA|ula12|mux_inverteB|saida_MUX~0_combout\ $end
$var wire 1 #2 \fluxo_dados|ULA|ula12|mux_ula|saida_MUX~0_combout\ $end
$var wire 1 $2 \fluxo_dados|ULA|resultado_final[12]~12_combout\ $end
$var wire 1 %2 \fluxo_dados|mux_ULA_mem|saida_MUX[12]~12_combout\ $end
$var wire 1 &2 \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a12~portbdataout\ $end
$var wire 1 '2 \fluxo_dados|bancoRegs|saidaA[12]~12_combout\ $end
$var wire 1 (2 \fluxo_dados|mux_PC|saida_MUX[12]~15_combout\ $end
$var wire 1 )2 \fluxo_dados|PC_Soma_Constante|Add0~38\ $end
$var wire 1 *2 \fluxo_dados|PC_Soma_Constante|Add0~41_sumout\ $end
$var wire 1 +2 \fluxo_dados|Add0~42\ $end
$var wire 1 ,2 \fluxo_dados|Add0~45_sumout\ $end
$var wire 1 -2 \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a13~portbdataout\ $end
$var wire 1 .2 \fluxo_dados|bancoRegs|saidaB[13]~13_combout\ $end
$var wire 1 /2 \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a13~portbdataout\ $end
$var wire 1 02 \fluxo_dados|ULA|ula12|soma_sub|carry_out~combout\ $end
$var wire 1 12 \fluxo_dados|mux_rt_imediato|saida_MUX[13]~0_combout\ $end
$var wire 1 22 \fluxo_dados|ULA|ula13|mux_inverteB|saida_MUX~0_combout\ $end
$var wire 1 32 \fluxo_dados|ULA|ula13|mux_ula|saida_MUX~1_combout\ $end
$var wire 1 42 \fluxo_dados|ULA|resultado_final[13]~13_combout\ $end
$var wire 1 52 \fluxo_dados|mux_ULA_mem|saida_MUX[13]~13_combout\ $end
$var wire 1 62 \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a13~portbdataout\ $end
$var wire 1 72 \fluxo_dados|bancoRegs|saidaA[13]~13_combout\ $end
$var wire 1 82 \fluxo_dados|mux_PC|saida_MUX[13]~16_combout\ $end
$var wire 1 92 \fluxo_dados|PC_Soma_Constante|Add0~42\ $end
$var wire 1 :2 \fluxo_dados|PC_Soma_Constante|Add0~45_sumout\ $end
$var wire 1 ;2 \fluxo_dados|Add0~46\ $end
$var wire 1 <2 \fluxo_dados|Add0~49_sumout\ $end
$var wire 1 =2 \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a14~portbdataout\ $end
$var wire 1 >2 \fluxo_dados|bancoRegs|saidaB[14]~14_combout\ $end
$var wire 1 ?2 \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a14~portbdataout\ $end
$var wire 1 @2 \fluxo_dados|ULA|ula13|soma_sub|carry_out~combout\ $end
$var wire 1 A2 \fluxo_dados|mux_rt_imediato|saida_MUX[14]~1_combout\ $end
$var wire 1 B2 \fluxo_dados|ULA|ula14|mux_inverteB|saida_MUX~0_combout\ $end
$var wire 1 C2 \fluxo_dados|ULA|ula14|mux_ula|saida_MUX~0_combout\ $end
$var wire 1 D2 \fluxo_dados|ULA|resultado_final[14]~14_combout\ $end
$var wire 1 E2 \fluxo_dados|mux_ULA_mem|saida_MUX[14]~14_combout\ $end
$var wire 1 F2 \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a14~portbdataout\ $end
$var wire 1 G2 \fluxo_dados|bancoRegs|saidaA[14]~14_combout\ $end
$var wire 1 H2 \fluxo_dados|mux_PC|saida_MUX[14]~17_combout\ $end
$var wire 1 I2 \fluxo_dados|PC_Soma_Constante|Add0~46\ $end
$var wire 1 J2 \fluxo_dados|PC_Soma_Constante|Add0~49_sumout\ $end
$var wire 1 K2 \fluxo_dados|Add0~50\ $end
$var wire 1 L2 \fluxo_dados|Add0~53_sumout\ $end
$var wire 1 M2 \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a15~portbdataout\ $end
$var wire 1 N2 \fluxo_dados|bancoRegs|saidaB[15]~15_combout\ $end
$var wire 1 O2 \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a15~portbdataout\ $end
$var wire 1 P2 \fluxo_dados|ULA|ula13|mux_ula|saida_MUX~0_combout\ $end
$var wire 1 Q2 \fluxo_dados|ULA|ula14|soma_sub|carry_out~combout\ $end
$var wire 1 R2 \fluxo_dados|mux_rt_imediato|saida_MUX[15]~2_combout\ $end
$var wire 1 S2 \fluxo_dados|ULA|ula15|mux_inverteB|saida_MUX~0_combout\ $end
$var wire 1 T2 \fluxo_dados|ULA|ula15|mux_ula|saida_MUX~0_combout\ $end
$var wire 1 U2 \fluxo_dados|ULA|resultado_final[15]~15_combout\ $end
$var wire 1 V2 \fluxo_dados|mux_ULA_mem|saida_MUX[15]~15_combout\ $end
$var wire 1 W2 \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a15~portbdataout\ $end
$var wire 1 X2 \fluxo_dados|bancoRegs|saidaA[15]~15_combout\ $end
$var wire 1 Y2 \fluxo_dados|mux_PC|saida_MUX[15]~18_combout\ $end
$var wire 1 Z2 \fluxo_dados|PC_Soma_Constante|Add0~50\ $end
$var wire 1 [2 \fluxo_dados|PC_Soma_Constante|Add0~53_sumout\ $end
$var wire 1 \2 \fluxo_dados|Add0~54\ $end
$var wire 1 ]2 \fluxo_dados|Add0~57_sumout\ $end
$var wire 1 ^2 \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a16~portbdataout\ $end
$var wire 1 _2 \fluxo_dados|bancoRegs|saidaB[16]~16_combout\ $end
$var wire 1 `2 \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a16~portbdataout\ $end
$var wire 1 a2 \fluxo_dados|mux_rt_imediato|saida_MUX[16]~3_combout\ $end
$var wire 1 b2 \fluxo_dados|ULA|ula16|mux_inverteB|saida_MUX~0_combout\ $end
$var wire 1 c2 \fluxo_dados|ULA|ula16|mux_ula|saida_MUX~0_combout\ $end
$var wire 1 d2 \fluxo_dados|UC_ULA|ula_ctrl[0]~6_combout\ $end
$var wire 1 e2 \fluxo_dados|mux_rt_imediato|saida_MUX[0]~19_combout\ $end
$var wire 1 f2 \fluxo_dados|ULA|ula0|mux_ula|saida_MUX~1_combout\ $end
$var wire 1 g2 \fluxo_dados|ULA|resultado_final[16]~37_combout\ $end
$var wire 1 h2 \fluxo_dados|mux_ULA_mem|saida_MUX[16]~16_combout\ $end
$var wire 1 i2 \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a16~portbdataout\ $end
$var wire 1 j2 \fluxo_dados|bancoRegs|saidaA[16]~16_combout\ $end
$var wire 1 k2 \fluxo_dados|mux_PC|saida_MUX[16]~19_combout\ $end
$var wire 1 l2 \fluxo_dados|PC_Soma_Constante|Add0~54\ $end
$var wire 1 m2 \fluxo_dados|PC_Soma_Constante|Add0~57_sumout\ $end
$var wire 1 n2 \fluxo_dados|Add0~58\ $end
$var wire 1 o2 \fluxo_dados|Add0~61_sumout\ $end
$var wire 1 p2 \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a17~portbdataout\ $end
$var wire 1 q2 \fluxo_dados|bancoRegs|saidaB[17]~17_combout\ $end
$var wire 1 r2 \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a17~portbdataout\ $end
$var wire 1 s2 \fluxo_dados|ULA|ula1|mux_ula|saida_MUX~0_combout\ $end
$var wire 1 t2 \fluxo_dados|ULA|ula14|soma_sub|saida_xor~combout\ $end
$var wire 1 u2 \fluxo_dados|ULA|ula14|soma_sub|saida_xor2~combout\ $end
$var wire 1 v2 \fluxo_dados|ULA|ula14|mux_ula|saida_MUX~1_combout\ $end
$var wire 1 w2 \fluxo_dados|ULA|ula16|soma_sub|carry_out~combout\ $end
$var wire 1 x2 \fluxo_dados|mux_rt_imediato|saida_MUX[17]~4_combout\ $end
$var wire 1 y2 \fluxo_dados|ULA|ula17|mux_inverteB|saida_MUX~0_combout\ $end
$var wire 1 z2 \fluxo_dados|ULA|ula17|mux_ula|saida_MUX~0_combout\ $end
$var wire 1 {2 \fluxo_dados|ULA|resultado_final[17]~16_combout\ $end
$var wire 1 |2 \fluxo_dados|mux_ULA_mem|saida_MUX[17]~17_combout\ $end
$var wire 1 }2 \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a17~portbdataout\ $end
$var wire 1 ~2 \fluxo_dados|bancoRegs|saidaA[17]~17_combout\ $end
$var wire 1 !3 \fluxo_dados|mux_PC|saida_MUX[17]~20_combout\ $end
$var wire 1 "3 \fluxo_dados|PC_Soma_Constante|Add0~58\ $end
$var wire 1 #3 \fluxo_dados|PC_Soma_Constante|Add0~61_sumout\ $end
$var wire 1 $3 \fluxo_dados|Add0~62\ $end
$var wire 1 %3 \fluxo_dados|Add0~65_sumout\ $end
$var wire 1 &3 \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a18~portbdataout\ $end
$var wire 1 '3 \fluxo_dados|bancoRegs|saidaB[18]~18_combout\ $end
$var wire 1 (3 \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a18~portbdataout\ $end
$var wire 1 )3 \fluxo_dados|ULA|ula17|soma_sub|carry_out~combout\ $end
$var wire 1 *3 \fluxo_dados|mux_rt_imediato|saida_MUX[18]~5_combout\ $end
$var wire 1 +3 \fluxo_dados|ULA|ula18|mux_inverteB|saida_MUX~0_combout\ $end
$var wire 1 ,3 \fluxo_dados|ULA|ula18|mux_ula|saida_MUX~1_combout\ $end
$var wire 1 -3 \fluxo_dados|ULA|resultado_final[18]~17_combout\ $end
$var wire 1 .3 \fluxo_dados|mux_ULA_mem|saida_MUX[18]~18_combout\ $end
$var wire 1 /3 \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a18~portbdataout\ $end
$var wire 1 03 \fluxo_dados|bancoRegs|saidaA[18]~18_combout\ $end
$var wire 1 13 \fluxo_dados|mux_PC|saida_MUX[18]~21_combout\ $end
$var wire 1 23 \fluxo_dados|PC_Soma_Constante|Add0~62\ $end
$var wire 1 33 \fluxo_dados|PC_Soma_Constante|Add0~65_sumout\ $end
$var wire 1 43 \fluxo_dados|Add0~66\ $end
$var wire 1 53 \fluxo_dados|Add0~69_sumout\ $end
$var wire 1 63 \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a19~portbdataout\ $end
$var wire 1 73 \fluxo_dados|bancoRegs|saidaB[19]~19_combout\ $end
$var wire 1 83 \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a19~portbdataout\ $end
$var wire 1 93 \fluxo_dados|ULA|ula18|soma_sub|carry_out~combout\ $end
$var wire 1 :3 \fluxo_dados|mux_rt_imediato|saida_MUX[19]~6_combout\ $end
$var wire 1 ;3 \fluxo_dados|ULA|ula19|mux_inverteB|saida_MUX~0_combout\ $end
$var wire 1 <3 \fluxo_dados|ULA|ula19|mux_ula|saida_MUX~0_combout\ $end
$var wire 1 =3 \fluxo_dados|ULA|resultado_final[19]~18_combout\ $end
$var wire 1 >3 \fluxo_dados|mux_ULA_mem|saida_MUX[19]~19_combout\ $end
$var wire 1 ?3 \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a19~portbdataout\ $end
$var wire 1 @3 \fluxo_dados|bancoRegs|saidaA[19]~19_combout\ $end
$var wire 1 A3 \fluxo_dados|mux_PC|saida_MUX[19]~22_combout\ $end
$var wire 1 B3 \fluxo_dados|PC_Soma_Constante|Add0~66\ $end
$var wire 1 C3 \fluxo_dados|PC_Soma_Constante|Add0~69_sumout\ $end
$var wire 1 D3 \fluxo_dados|Add0~70\ $end
$var wire 1 E3 \fluxo_dados|Add0~73_sumout\ $end
$var wire 1 F3 \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a20~portbdataout\ $end
$var wire 1 G3 \fluxo_dados|bancoRegs|saidaB[20]~20_combout\ $end
$var wire 1 H3 \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a20~portbdataout\ $end
$var wire 1 I3 \fluxo_dados|mux_rt_imediato|saida_MUX[20]~7_combout\ $end
$var wire 1 J3 \fluxo_dados|ULA|ula20|mux_inverteB|saida_MUX~0_combout\ $end
$var wire 1 K3 \fluxo_dados|ULA|ula20|mux_ula|saida_MUX~2_combout\ $end
$var wire 1 L3 \fluxo_dados|ULA|ula19|soma_sub|saida_xor~combout\ $end
$var wire 1 M3 \fluxo_dados|ULA|ula19|soma_sub|saida_xor2~combout\ $end
$var wire 1 N3 \fluxo_dados|ULA|ula19|mux_ula|saida_MUX~1_combout\ $end
$var wire 1 O3 \fluxo_dados|ULA|ula20|soma_sub|saida_xor~combout\ $end
$var wire 1 P3 \fluxo_dados|ULA|ula20|mux_ula|saida_MUX~4_combout\ $end
$var wire 1 Q3 \fluxo_dados|ULA|ula20|mux_ula|saida_MUX~5_combout\ $end
$var wire 1 R3 \fluxo_dados|ULA|resultado_final[20]~19_combout\ $end
$var wire 1 S3 \fluxo_dados|mux_ULA_mem|saida_MUX[20]~20_combout\ $end
$var wire 1 T3 \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a20~portbdataout\ $end
$var wire 1 U3 \fluxo_dados|bancoRegs|saidaA[20]~20_combout\ $end
$var wire 1 V3 \fluxo_dados|mux_PC|saida_MUX[20]~23_combout\ $end
$var wire 1 W3 \fluxo_dados|PC_Soma_Constante|Add0~70\ $end
$var wire 1 X3 \fluxo_dados|PC_Soma_Constante|Add0~73_sumout\ $end
$var wire 1 Y3 \fluxo_dados|Add0~74\ $end
$var wire 1 Z3 \fluxo_dados|Add0~77_sumout\ $end
$var wire 1 [3 \fluxo_dados|mux_PC|saida_MUX[21]~24_combout\ $end
$var wire 1 \3 \fluxo_dados|PC_Soma_Constante|Add0~74\ $end
$var wire 1 ]3 \fluxo_dados|PC_Soma_Constante|Add0~77_sumout\ $end
$var wire 1 ^3 \fluxo_dados|mux_rt_imediato|saida_MUX[21]~8_combout\ $end
$var wire 1 _3 \fluxo_dados|ULA|ula21|mux_inverteB|saida_MUX~0_combout\ $end
$var wire 1 `3 \fluxo_dados|ULA|ula21|mux_ula|saida_MUX~1_combout\ $end
$var wire 1 a3 \fluxo_dados|ULA|ula21|soma_sub|saida_xor~combout\ $end
$var wire 1 b3 \fluxo_dados|ULA|ula21|mux_ula|saida_MUX~0_combout\ $end
$var wire 1 c3 \fluxo_dados|ULA|resultado_final[21]~33_combout\ $end
$var wire 1 d3 \fluxo_dados|mux_ULA_mem|saida_MUX[21]~21_combout\ $end
$var wire 1 e3 \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a21~portbdataout\ $end
$var wire 1 f3 \fluxo_dados|bancoRegs|saidaA[21]~21_combout\ $end
$var wire 1 g3 \fluxo_dados|ULA|ula22|mux_ula|saida_MUX~0_combout\ $end
$var wire 1 h3 \fluxo_dados|ULA|resultado_final[22]~29_combout\ $end
$var wire 1 i3 \fluxo_dados|mux_ULA_mem|saida_MUX[22]~22_combout\ $end
$var wire 1 j3 \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a22~portbdataout\ $end
$var wire 1 k3 \fluxo_dados|bancoRegs|saidaA[22]~22_combout\ $end
$var wire 1 l3 \fluxo_dados|ULA|ula21|soma_sub|carry_out~combout\ $end
$var wire 1 m3 \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a23~portbdataout\ $end
$var wire 1 n3 \fluxo_dados|bancoRegs|saidaB[23]~23_combout\ $end
$var wire 1 o3 \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a23~portbdataout\ $end
$var wire 1 p3 \fluxo_dados|mux_rt_imediato|saida_MUX[23]~10_combout\ $end
$var wire 1 q3 \fluxo_dados|ULA|ula23|mux_inverteB|saida_MUX~0_combout\ $end
$var wire 1 r3 \fluxo_dados|ULA|ula23|mux_ula|saida_MUX~0_combout\ $end
$var wire 1 s3 \fluxo_dados|ULA|ula23|soma_sub|saida_xor~combout\ $end
$var wire 1 t3 \fluxo_dados|ULA|ula23|mux_ula|saida_MUX~1_combout\ $end
$var wire 1 u3 \fluxo_dados|ULA|ula23|mux_ula|saida_MUX~2_combout\ $end
$var wire 1 v3 \fluxo_dados|ULA|resultado_final[23]~20_combout\ $end
$var wire 1 w3 \fluxo_dados|mux_ULA_mem|saida_MUX[23]~23_combout\ $end
$var wire 1 x3 \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a23~portbdataout\ $end
$var wire 1 y3 \fluxo_dados|bancoRegs|saidaA[23]~23_combout\ $end
$var wire 1 z3 \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a24~portbdataout\ $end
$var wire 1 {3 \fluxo_dados|bancoRegs|saidaB[24]~24_combout\ $end
$var wire 1 |3 \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a24~portbdataout\ $end
$var wire 1 }3 \fluxo_dados|ULA|ula7|soma_sub|carry_out~combout\ $end
$var wire 1 ~3 \fluxo_dados|ULA|ula8|mux_ula|saida_MUX~1_combout\ $end
$var wire 1 !4 \fluxo_dados|ULA|ula24|soma_sub|saida~combout\ $end
$var wire 1 "4 \fluxo_dados|mux_rt_imediato|saida_MUX[24]~11_combout\ $end
$var wire 1 #4 \fluxo_dados|ULA|ula24|mux_inverteB|saida_MUX~0_combout\ $end
$var wire 1 $4 \fluxo_dados|ULA|ula24|mux_ula|saida_MUX~1_combout\ $end
$var wire 1 %4 \fluxo_dados|ULA|resultado_final[24]~21_combout\ $end
$var wire 1 &4 \fluxo_dados|mux_ULA_mem|saida_MUX[24]~24_combout\ $end
$var wire 1 '4 \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a24~portbdataout\ $end
$var wire 1 (4 \fluxo_dados|bancoRegs|saidaA[24]~24_combout\ $end
$var wire 1 )4 \fluxo_dados|ULA|ula24|soma_sub|saida_xor~combout\ $end
$var wire 1 *4 \fluxo_dados|ULA|ula24|soma_sub|saida_xor2~combout\ $end
$var wire 1 +4 \fluxo_dados|ULA|ula24|mux_ula|saida_MUX~2_combout\ $end
$var wire 1 ,4 \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a25~portbdataout\ $end
$var wire 1 -4 \fluxo_dados|bancoRegs|saidaB[25]~25_combout\ $end
$var wire 1 .4 \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a25~portbdataout\ $end
$var wire 1 /4 \fluxo_dados|mux_rt_imediato|saida_MUX[25]~12_combout\ $end
$var wire 1 04 \fluxo_dados|ULA|ula25|mux_inverteB|saida_MUX~0_combout\ $end
$var wire 1 14 \fluxo_dados|ULA|ula25|soma_sub|saida_xor~combout\ $end
$var wire 1 24 \fluxo_dados|ULA|ula25|soma_sub|saida~combout\ $end
$var wire 1 34 \fluxo_dados|ULA|ula25|mux_ula|saida_MUX~0_combout\ $end
$var wire 1 44 \fluxo_dados|ULA|resultado_final[25]~22_combout\ $end
$var wire 1 54 \fluxo_dados|mux_ULA_mem|saida_MUX[25]~25_combout\ $end
$var wire 1 64 \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a25~portbdataout\ $end
$var wire 1 74 \fluxo_dados|bancoRegs|saidaA[25]~25_combout\ $end
$var wire 1 84 \fluxo_dados|mux_rt_imediato|saida_MUX[26]~13_combout\ $end
$var wire 1 94 \fluxo_dados|ULA|ula26|mux_inverteB|saida_MUX~0_combout\ $end
$var wire 1 :4 \fluxo_dados|ULA|ula26|soma_sub|carry_out~combout\ $end
$var wire 1 ;4 \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a27~portbdataout\ $end
$var wire 1 <4 \fluxo_dados|bancoRegs|saidaB[27]~27_combout\ $end
$var wire 1 =4 \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a27~portbdataout\ $end
$var wire 1 >4 \fluxo_dados|Add0~98\ $end
$var wire 1 ?4 \fluxo_dados|Add0~101_sumout\ $end
$var wire 1 @4 \fluxo_dados|mux_PC|saida_MUX[27]~30_combout\ $end
$var wire 1 A4 \fluxo_dados|PC_Soma_Constante|Add0~78\ $end
$var wire 1 B4 \fluxo_dados|PC_Soma_Constante|Add0~82\ $end
$var wire 1 C4 \fluxo_dados|PC_Soma_Constante|Add0~86\ $end
$var wire 1 D4 \fluxo_dados|PC_Soma_Constante|Add0~90\ $end
$var wire 1 E4 \fluxo_dados|PC_Soma_Constante|Add0~94\ $end
$var wire 1 F4 \fluxo_dados|PC_Soma_Constante|Add0~98\ $end
$var wire 1 G4 \fluxo_dados|PC_Soma_Constante|Add0~101_sumout\ $end
$var wire 1 H4 \fluxo_dados|mux_rt_imediato|saida_MUX[27]~14_combout\ $end
$var wire 1 I4 \fluxo_dados|ULA|ula27|mux_inverteB|saida_MUX~0_combout\ $end
$var wire 1 J4 \fluxo_dados|ULA|ula27|soma_sub|saida_xor~combout\ $end
$var wire 1 K4 \fluxo_dados|ULA|ula27|mux_ula|saida_MUX~0_combout\ $end
$var wire 1 L4 \fluxo_dados|ULA|resultado_final[27]~24_combout\ $end
$var wire 1 M4 \fluxo_dados|mux_ULA_mem|saida_MUX[27]~27_combout\ $end
$var wire 1 N4 \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a27~portbdataout\ $end
$var wire 1 O4 \fluxo_dados|bancoRegs|saidaA[27]~27_combout\ $end
$var wire 1 P4 \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a28~portbdataout\ $end
$var wire 1 Q4 \fluxo_dados|bancoRegs|saidaB[28]~28_combout\ $end
$var wire 1 R4 \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a28~portbdataout\ $end
$var wire 1 S4 \fluxo_dados|Add0~102\ $end
$var wire 1 T4 \fluxo_dados|Add0~105_sumout\ $end
$var wire 1 U4 \fluxo_dados|mux_PC|saida_MUX[28]~31_combout\ $end
$var wire 1 V4 \fluxo_dados|PC_Soma_Constante|Add0~102\ $end
$var wire 1 W4 \fluxo_dados|PC_Soma_Constante|Add0~105_sumout\ $end
$var wire 1 X4 \fluxo_dados|ULA|ula27|soma_sub|carry_out~combout\ $end
$var wire 1 Y4 \fluxo_dados|mux_rt_imediato|saida_MUX[28]~15_combout\ $end
$var wire 1 Z4 \fluxo_dados|ULA|ula28|mux_inverteB|saida_MUX~0_combout\ $end
$var wire 1 [4 \fluxo_dados|ULA|ula28|soma_sub|saida_xor~combout\ $end
$var wire 1 \4 \fluxo_dados|ULA|ula28|mux_ula|saida_MUX~1_combout\ $end
$var wire 1 ]4 \fluxo_dados|ULA|resultado_final[28]~25_combout\ $end
$var wire 1 ^4 \fluxo_dados|mux_ULA_mem|saida_MUX[28]~28_combout\ $end
$var wire 1 _4 \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a28~portbdataout\ $end
$var wire 1 `4 \fluxo_dados|bancoRegs|saidaA[28]~28_combout\ $end
$var wire 1 a4 \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a29~portbdataout\ $end
$var wire 1 b4 \fluxo_dados|bancoRegs|saidaB[29]~29_combout\ $end
$var wire 1 c4 \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a29~portbdataout\ $end
$var wire 1 d4 \fluxo_dados|Add0~106\ $end
$var wire 1 e4 \fluxo_dados|Add0~109_sumout\ $end
$var wire 1 f4 \fluxo_dados|mux_PC|saida_MUX[29]~32_combout\ $end
$var wire 1 g4 \fluxo_dados|PC_Soma_Constante|Add0~106\ $end
$var wire 1 h4 \fluxo_dados|PC_Soma_Constante|Add0~109_sumout\ $end
$var wire 1 i4 \fluxo_dados|ULA|ula29|soma_sub|saida~combout\ $end
$var wire 1 j4 \fluxo_dados|mux_rt_imediato|saida_MUX[29]~16_combout\ $end
$var wire 1 k4 \fluxo_dados|ULA|ula29|mux_inverteB|saida_MUX~0_combout\ $end
$var wire 1 l4 \fluxo_dados|ULA|ula29|mux_ula|saida_MUX~0_combout\ $end
$var wire 1 m4 \fluxo_dados|ULA|resultado_final[29]~26_combout\ $end
$var wire 1 n4 \fluxo_dados|mux_ULA_mem|saida_MUX[29]~29_combout\ $end
$var wire 1 o4 \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a29~portbdataout\ $end
$var wire 1 p4 \fluxo_dados|bancoRegs|saidaA[29]~29_combout\ $end
$var wire 1 q4 \fluxo_dados|ULA|ula29|soma_sub|saida_xor~combout\ $end
$var wire 1 r4 \fluxo_dados|ULA|ula29|soma_sub|saida_xor2~combout\ $end
$var wire 1 s4 \fluxo_dados|ULA|ula29|mux_ula|saida_MUX~1_combout\ $end
$var wire 1 t4 \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a30~portbdataout\ $end
$var wire 1 u4 \fluxo_dados|bancoRegs|saidaB[30]~30_combout\ $end
$var wire 1 v4 \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a30~portbdataout\ $end
$var wire 1 w4 \fluxo_dados|Add0~110\ $end
$var wire 1 x4 \fluxo_dados|Add0~113_sumout\ $end
$var wire 1 y4 \fluxo_dados|mux_PC|saida_MUX[30]~33_combout\ $end
$var wire 1 z4 \fluxo_dados|PC_Soma_Constante|Add0~110\ $end
$var wire 1 {4 \fluxo_dados|PC_Soma_Constante|Add0~113_sumout\ $end
$var wire 1 |4 \fluxo_dados|ULA|ula28|mux_ula|saida_MUX~0_combout\ $end
$var wire 1 }4 \fluxo_dados|mux_rt_imediato|saida_MUX[30]~17_combout\ $end
$var wire 1 ~4 \fluxo_dados|ULA|ula30|mux_inverteB|saida_MUX~0_combout\ $end
$var wire 1 !5 \fluxo_dados|ULA|ula30|soma_sub|saida_xor~combout\ $end
$var wire 1 "5 \fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ $end
$var wire 1 #5 \fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\ $end
$var wire 1 $5 \fluxo_dados|ULA|resultado_final[30]~27_combout\ $end
$var wire 1 %5 \fluxo_dados|mux_ULA_mem|saida_MUX[30]~30_combout\ $end
$var wire 1 &5 \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a30~portbdataout\ $end
$var wire 1 '5 \fluxo_dados|bancoRegs|saidaA[30]~30_combout\ $end
$var wire 1 (5 \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a31~portbdataout\ $end
$var wire 1 )5 \fluxo_dados|bancoRegs|saidaB[31]~31_combout\ $end
$var wire 1 *5 \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a31~portbdataout\ $end
$var wire 1 +5 \fluxo_dados|Add0~114\ $end
$var wire 1 ,5 \fluxo_dados|Add0~117_sumout\ $end
$var wire 1 -5 \fluxo_dados|mux_PC|saida_MUX[31]~34_combout\ $end
$var wire 1 .5 \fluxo_dados|PC_Soma_Constante|Add0~114\ $end
$var wire 1 /5 \fluxo_dados|PC_Soma_Constante|Add0~117_sumout\ $end
$var wire 1 05 \fluxo_dados|ULA|ula31|mux_ula|saida_MUX~0_combout\ $end
$var wire 1 15 \fluxo_dados|mux_rt_imediato|saida_MUX[31]~18_combout\ $end
$var wire 1 25 \fluxo_dados|ULA|ula31|mux_ula|saida_MUX~1_combout\ $end
$var wire 1 35 \fluxo_dados|ULA|ula31|mux_ula|saida_MUX~2_combout\ $end
$var wire 1 45 \fluxo_dados|ULA|resultado_final[31]~28_combout\ $end
$var wire 1 55 \fluxo_dados|mux_ULA_mem|saida_MUX[31]~31_combout\ $end
$var wire 1 65 \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a31~portbdataout\ $end
$var wire 1 75 \fluxo_dados|bancoRegs|saidaA[31]~31_combout\ $end
$var wire 1 85 \fluxo_dados|ULA|ula31|soma_sub|saida~0_combout\ $end
$var wire 1 95 \fluxo_dados|ULA|ula0|mux_ula|saida_MUX~0_combout\ $end
$var wire 1 :5 \fluxo_dados|ULA|ula0|mux_ula|saida_MUX~2_combout\ $end
$var wire 1 ;5 \fluxo_dados|ULA|ula30|mux_ula|saida_MUX~2_combout\ $end
$var wire 1 <5 \UC|Equal13~0_combout\ $end
$var wire 1 =5 \fluxo_dados|selmuxBeq~0_combout\ $end
$var wire 1 >5 \fluxo_dados|Add0~78\ $end
$var wire 1 ?5 \fluxo_dados|Add0~81_sumout\ $end
$var wire 1 @5 \fluxo_dados|mux_PC|saida_MUX[22]~25_combout\ $end
$var wire 1 A5 \fluxo_dados|PC_Soma_Constante|Add0~81_sumout\ $end
$var wire 1 B5 \fluxo_dados|Add0~82\ $end
$var wire 1 C5 \fluxo_dados|Add0~85_sumout\ $end
$var wire 1 D5 \fluxo_dados|mux_PC|saida_MUX[23]~26_combout\ $end
$var wire 1 E5 \fluxo_dados|PC_Soma_Constante|Add0~85_sumout\ $end
$var wire 1 F5 \fluxo_dados|Add0~86\ $end
$var wire 1 G5 \fluxo_dados|Add0~89_sumout\ $end
$var wire 1 H5 \fluxo_dados|mux_PC|saida_MUX[24]~27_combout\ $end
$var wire 1 I5 \fluxo_dados|PC_Soma_Constante|Add0~89_sumout\ $end
$var wire 1 J5 \fluxo_dados|Add0~90\ $end
$var wire 1 K5 \fluxo_dados|Add0~93_sumout\ $end
$var wire 1 L5 \fluxo_dados|mux_PC|saida_MUX[25]~28_combout\ $end
$var wire 1 M5 \fluxo_dados|PC_Soma_Constante|Add0~93_sumout\ $end
$var wire 1 N5 \fluxo_dados|Add0~94\ $end
$var wire 1 O5 \fluxo_dados|Add0~97_sumout\ $end
$var wire 1 P5 \fluxo_dados|mux_PC|saida_MUX[26]~29_combout\ $end
$var wire 1 Q5 \fluxo_dados|PC_Soma_Constante|Add0~97_sumout\ $end
$var wire 1 R5 \fluxo_dados|ULA|ula26|soma_sub|saida_xor~combout\ $end
$var wire 1 S5 \fluxo_dados|ULA|ula26|mux_ula|saida_MUX~0_combout\ $end
$var wire 1 T5 \fluxo_dados|ULA|resultado_final[26]~23_combout\ $end
$var wire 1 U5 \fluxo_dados|mux_ULA_mem|saida_MUX[26]~26_combout\ $end
$var wire 1 V5 \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a26~portbdataout\ $end
$var wire 1 W5 \fluxo_dados|bancoRegs|saidaA[26]~26_combout\ $end
$var wire 1 X5 \fluxo_dados|ULA|ula28|soma_sub|saida_xor2~combout\ $end
$var wire 1 Y5 \fluxo_dados|ULA|ula30|soma_sub|carry_out~combout\ $end
$var wire 1 Z5 \fluxo_dados|ULA|flag_zero~7_combout\ $end
$var wire 1 [5 \fluxo_dados|PC_entity|DOUT[11]~0_combout\ $end
$var wire 1 \5 \fluxo_dados|mux_PC|saida_MUX[8]~11_combout\ $end
$var wire 1 ]5 \fluxo_dados|PC_Soma_Constante|Add0~25_sumout\ $end
$var wire 1 ^5 \fluxo_dados|ULA|resultado_final[8]~8_combout\ $end
$var wire 1 _5 \fluxo_dados|mux_ULA_mem|saida_MUX[8]~8_combout\ $end
$var wire 1 `5 \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a8~portbdataout\ $end
$var wire 1 a5 \fluxo_dados|bancoRegs|saidaA[8]~8_combout\ $end
$var wire 1 b5 \fluxo_dados|ULA|ula8|soma_sub|saida_xor~combout\ $end
$var wire 1 c5 \fluxo_dados|ULA|ula8|soma_sub|saida_xor2~combout\ $end
$var wire 1 d5 \fluxo_dados|ULA|ula10|soma_sub|carry_out~combout\ $end
$var wire 1 e5 \fluxo_dados|ULA|ula13|soma_sub|saida_xor~combout\ $end
$var wire 1 f5 \fluxo_dados|ULA|ula13|soma_sub|saida_xor2~combout\ $end
$var wire 1 g5 \fluxo_dados|ULA|ula15|soma_sub|carry_out~combout\ $end
$var wire 1 h5 \fluxo_dados|ULA|ula18|soma_sub|saida_xor~combout\ $end
$var wire 1 i5 \fluxo_dados|ULA|ula18|soma_sub|saida_xor2~combout\ $end
$var wire 1 j5 \fluxo_dados|ULA|ula18|mux_ula|saida_MUX~0_combout\ $end
$var wire 1 k5 \fluxo_dados|ULA|ula20|soma_sub|carry_out~combout\ $end
$var wire 1 l5 \fluxo_dados|ULA|ula23|soma_sub|saida_xor2~combout\ $end
$var wire 1 m5 \fluxo_dados|ULA|ula25|soma_sub|carry_out~combout\ $end
$var wire 1 n5 \fluxo_dados|ULA|ula27|mux_ula|saida_MUX~1_combout\ $end
$var wire 1 o5 \fluxo_dados|ULA|ula28|mux_ula|saida_MUX~2_combout\ $end
$var wire 1 p5 \fluxo_dados|ULA|ula22|soma_sub|carry_out~combout\ $end
$var wire 1 q5 \fluxo_dados|ULA|ula23|mux_ula|saida_MUX~3_combout\ $end
$var wire 1 r5 \fluxo_dados|ULA|ula25|mux_ula|saida_MUX~1_combout\ $end
$var wire 1 s5 \fluxo_dados|ULA|ula26|mux_ula|saida_MUX~1_combout\ $end
$var wire 1 t5 \fluxo_dados|ULA|flag_zero~0_combout\ $end
$var wire 1 u5 \fluxo_dados|ULA|flag_zero~1_combout\ $end
$var wire 1 v5 \fluxo_dados|ULA|flag_zero~2_combout\ $end
$var wire 1 w5 \fluxo_dados|ULA|flag_zero~3_combout\ $end
$var wire 1 x5 \fluxo_dados|ULA|ula21|mux_ula|saida_MUX~2_combout\ $end
$var wire 1 y5 \fluxo_dados|ULA|ula22|mux_ula|saida_MUX~2_combout\ $end
$var wire 1 z5 \fluxo_dados|ULA|flag_zero~4_combout\ $end
$var wire 1 {5 \fluxo_dados|ULA|flag_zero~5_combout\ $end
$var wire 1 |5 \fluxo_dados|ULA|flag_zero~6_combout\ $end
$var wire 1 }5 \fluxo_dados|mux_PC|saida_MUX[22]~3_combout\ $end
$var wire 1 ~5 \fluxo_dados|ULA|resultado_final[1]~1_combout\ $end
$var wire 1 !6 \fluxo_dados|mux_ULA_mem|saida_MUX[1]~0_combout\ $end
$var wire 1 "6 \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a1~portbdataout\ $end
$var wire 1 #6 \fluxo_dados|bancoRegs|saidaA[1]~0_combout\ $end
$var wire 1 $6 \fluxo_dados|ULA|ula2|soma_sub|carry_out~combout\ $end
$var wire 1 %6 \fluxo_dados|ULA|ula3|mux_ula|saida_MUX~1_combout\ $end
$var wire 1 &6 \fluxo_dados|ULA|resultado_final[3]~3_combout\ $end
$var wire 1 '6 \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a0~portbdataout\ $end
$var wire 1 (6 \fluxo_dados|mux_PC|saida_MUX[0]~1_combout\ $end
$var wire 1 )6 \fluxo_dados|mux_ULA_mem|saida_MUX[0]~1_combout\ $end
$var wire 1 *6 \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a0~portbdataout\ $end
$var wire 1 +6 \fluxo_dados|bancoRegs|saidaA[0]~1_combout\ $end
$var wire 1 ,6 \fluxo_dados|mux_rt_imediato|saida_MUX[1]~20_combout\ $end
$var wire 1 -6 \fluxo_dados|ULA|ula1|soma_sub|carry_out~combout\ $end
$var wire 1 .6 \fluxo_dados|ULA|ula2|mux_ula|saida_MUX~0_combout\ $end
$var wire 1 /6 \fluxo_dados|ULA|resultado_final[2]~2_combout\ $end
$var wire 1 06 \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a7~portbdataout\ $end
$var wire 1 16 \fluxo_dados|mux_ULA_mem|saida_MUX[7]~7_combout\ $end
$var wire 1 26 \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a7~portbdataout\ $end
$var wire 1 36 \fluxo_dados|bancoRegs|saidaA[7]~7_combout\ $end
$var wire 1 46 \fluxo_dados|mux_PC|saida_MUX[7]~10_combout\ $end
$var wire 1 56 \fluxo_dados|ROM|memROM~15_combout\ $end
$var wire 1 66 \fluxo_dados|Add0~1_sumout\ $end
$var wire 1 76 \fluxo_dados|mux_PC|saida_MUX[2]~5_combout\ $end
$var wire 1 86 \fluxo_dados|PC_Soma_Constante|Add0~2\ $end
$var wire 1 96 \fluxo_dados|PC_Soma_Constante|Add0~5_sumout\ $end
$var wire 1 :6 \fluxo_dados|Add0~5_sumout\ $end
$var wire 1 ;6 \fluxo_dados|mux_PC|saida_MUX[3]~6_combout\ $end
$var wire 1 <6 \fluxo_dados|PC_Soma_Constante|Add0~6\ $end
$var wire 1 =6 \fluxo_dados|PC_Soma_Constante|Add0~9_sumout\ $end
$var wire 1 >6 \fluxo_dados|Add0~9_sumout\ $end
$var wire 1 ?6 \fluxo_dados|mux_PC|saida_MUX[4]~7_combout\ $end
$var wire 1 @6 \fluxo_dados|PC_Soma_Constante|Add0~10\ $end
$var wire 1 A6 \fluxo_dados|PC_Soma_Constante|Add0~13_sumout\ $end
$var wire 1 B6 \fluxo_dados|Add0~13_sumout\ $end
$var wire 1 C6 \fluxo_dados|mux_PC|saida_MUX[5]~8_combout\ $end
$var wire 1 D6 \fluxo_dados|PC_Soma_Constante|Add0~14\ $end
$var wire 1 E6 \fluxo_dados|PC_Soma_Constante|Add0~17_sumout\ $end
$var wire 1 F6 \fluxo_dados|Add0~17_sumout\ $end
$var wire 1 G6 \fluxo_dados|mux_PC|saida_MUX[6]~9_combout\ $end
$var wire 1 H6 \fluxo_dados|ROM|memROM~0_combout\ $end
$var wire 1 I6 \UC|palavraControle[9]~0_combout\ $end
$var wire 1 J6 \fluxo_dados|UC_ULA|ula_ctrl[2]~0_combout\ $end
$var wire 1 K6 \fluxo_dados|ULA|resultado_final[0]~0_combout\ $end
$var wire 1 L6 \fluxo_dados|mux_rt_imediato|saida_MUX[2]~21_combout\ $end
$var wire 1 M6 \fluxo_dados|mux_rt_imediato|saida_MUX[3]~22_combout\ $end
$var wire 1 N6 \fluxo_dados|mux_rt_imediato|saida_MUX[4]~23_combout\ $end
$var wire 1 O6 \fluxo_dados|mux_rt_imediato|saida_MUX[5]~24_combout\ $end
$var wire 1 P6 \fluxo_dados|mux_rt_imediato|saida_MUX[6]~25_combout\ $end
$var wire 1 Q6 \fluxo_dados|mux_rt_imediato|saida_MUX[7]~26_combout\ $end
$var wire 1 R6 \fluxo_dados|mux_rt_imediato|saida_MUX[8]~27_combout\ $end
$var wire 1 S6 \fluxo_dados|mux_rt_imediato|saida_MUX[9]~28_combout\ $end
$var wire 1 T6 \fluxo_dados|mux_rt_imediato|saida_MUX[10]~29_combout\ $end
$var wire 1 U6 \fluxo_dados|mux_rt_imediato|saida_MUX[11]~30_combout\ $end
$var wire 1 V6 \fluxo_dados|mux_rt_imediato|saida_MUX[12]~31_combout\ $end
$var wire 1 W6 \fluxo_dados|ULA|ula31|Overflow_exists|overflow~0_combout\ $end
$var wire 1 X6 \fluxo_dados|monitora_flag_z~combout\ $end
$var wire 1 Y6 \fluxo_dados|regIFID1|DOUT\ [63] $end
$var wire 1 Z6 \fluxo_dados|regIFID1|DOUT\ [62] $end
$var wire 1 [6 \fluxo_dados|regIFID1|DOUT\ [61] $end
$var wire 1 \6 \fluxo_dados|regIFID1|DOUT\ [60] $end
$var wire 1 ]6 \fluxo_dados|regIFID1|DOUT\ [59] $end
$var wire 1 ^6 \fluxo_dados|regIFID1|DOUT\ [58] $end
$var wire 1 _6 \fluxo_dados|regIFID1|DOUT\ [57] $end
$var wire 1 `6 \fluxo_dados|regIFID1|DOUT\ [56] $end
$var wire 1 a6 \fluxo_dados|regIFID1|DOUT\ [55] $end
$var wire 1 b6 \fluxo_dados|regIFID1|DOUT\ [54] $end
$var wire 1 c6 \fluxo_dados|regIFID1|DOUT\ [53] $end
$var wire 1 d6 \fluxo_dados|regIFID1|DOUT\ [52] $end
$var wire 1 e6 \fluxo_dados|regIFID1|DOUT\ [51] $end
$var wire 1 f6 \fluxo_dados|regIFID1|DOUT\ [50] $end
$var wire 1 g6 \fluxo_dados|regIFID1|DOUT\ [49] $end
$var wire 1 h6 \fluxo_dados|regIFID1|DOUT\ [48] $end
$var wire 1 i6 \fluxo_dados|regIFID1|DOUT\ [47] $end
$var wire 1 j6 \fluxo_dados|regIFID1|DOUT\ [46] $end
$var wire 1 k6 \fluxo_dados|regIFID1|DOUT\ [45] $end
$var wire 1 l6 \fluxo_dados|regIFID1|DOUT\ [44] $end
$var wire 1 m6 \fluxo_dados|regIFID1|DOUT\ [43] $end
$var wire 1 n6 \fluxo_dados|regIFID1|DOUT\ [42] $end
$var wire 1 o6 \fluxo_dados|regIFID1|DOUT\ [41] $end
$var wire 1 p6 \fluxo_dados|regIFID1|DOUT\ [40] $end
$var wire 1 q6 \fluxo_dados|regIFID1|DOUT\ [39] $end
$var wire 1 r6 \fluxo_dados|regIFID1|DOUT\ [38] $end
$var wire 1 s6 \fluxo_dados|regIFID1|DOUT\ [37] $end
$var wire 1 t6 \fluxo_dados|regIFID1|DOUT\ [36] $end
$var wire 1 u6 \fluxo_dados|regIFID1|DOUT\ [35] $end
$var wire 1 v6 \fluxo_dados|regIFID1|DOUT\ [34] $end
$var wire 1 w6 \fluxo_dados|regIFID1|DOUT\ [33] $end
$var wire 1 x6 \fluxo_dados|regIFID1|DOUT\ [32] $end
$var wire 1 y6 \fluxo_dados|regIFID1|DOUT\ [31] $end
$var wire 1 z6 \fluxo_dados|regIFID1|DOUT\ [30] $end
$var wire 1 {6 \fluxo_dados|regIFID1|DOUT\ [29] $end
$var wire 1 |6 \fluxo_dados|regIFID1|DOUT\ [28] $end
$var wire 1 }6 \fluxo_dados|regIFID1|DOUT\ [27] $end
$var wire 1 ~6 \fluxo_dados|regIFID1|DOUT\ [26] $end
$var wire 1 !7 \fluxo_dados|regIFID1|DOUT\ [25] $end
$var wire 1 "7 \fluxo_dados|regIFID1|DOUT\ [24] $end
$var wire 1 #7 \fluxo_dados|regIFID1|DOUT\ [23] $end
$var wire 1 $7 \fluxo_dados|regIFID1|DOUT\ [22] $end
$var wire 1 %7 \fluxo_dados|regIFID1|DOUT\ [21] $end
$var wire 1 &7 \fluxo_dados|regIFID1|DOUT\ [20] $end
$var wire 1 '7 \fluxo_dados|regIFID1|DOUT\ [19] $end
$var wire 1 (7 \fluxo_dados|regIFID1|DOUT\ [18] $end
$var wire 1 )7 \fluxo_dados|regIFID1|DOUT\ [17] $end
$var wire 1 *7 \fluxo_dados|regIFID1|DOUT\ [16] $end
$var wire 1 +7 \fluxo_dados|regIFID1|DOUT\ [15] $end
$var wire 1 ,7 \fluxo_dados|regIFID1|DOUT\ [14] $end
$var wire 1 -7 \fluxo_dados|regIFID1|DOUT\ [13] $end
$var wire 1 .7 \fluxo_dados|regIFID1|DOUT\ [12] $end
$var wire 1 /7 \fluxo_dados|regIFID1|DOUT\ [11] $end
$var wire 1 07 \fluxo_dados|regIFID1|DOUT\ [10] $end
$var wire 1 17 \fluxo_dados|regIFID1|DOUT\ [9] $end
$var wire 1 27 \fluxo_dados|regIFID1|DOUT\ [8] $end
$var wire 1 37 \fluxo_dados|regIFID1|DOUT\ [7] $end
$var wire 1 47 \fluxo_dados|regIFID1|DOUT\ [6] $end
$var wire 1 57 \fluxo_dados|regIFID1|DOUT\ [5] $end
$var wire 1 67 \fluxo_dados|regIFID1|DOUT\ [4] $end
$var wire 1 77 \fluxo_dados|regIFID1|DOUT\ [3] $end
$var wire 1 87 \fluxo_dados|regIFID1|DOUT\ [2] $end
$var wire 1 97 \fluxo_dados|regIFID1|DOUT\ [1] $end
$var wire 1 :7 \fluxo_dados|regIFID1|DOUT\ [0] $end
$var wire 1 ;7 \fluxo_dados|PC_entity|DOUT\ [31] $end
$var wire 1 <7 \fluxo_dados|PC_entity|DOUT\ [30] $end
$var wire 1 =7 \fluxo_dados|PC_entity|DOUT\ [29] $end
$var wire 1 >7 \fluxo_dados|PC_entity|DOUT\ [28] $end
$var wire 1 ?7 \fluxo_dados|PC_entity|DOUT\ [27] $end
$var wire 1 @7 \fluxo_dados|PC_entity|DOUT\ [26] $end
$var wire 1 A7 \fluxo_dados|PC_entity|DOUT\ [25] $end
$var wire 1 B7 \fluxo_dados|PC_entity|DOUT\ [24] $end
$var wire 1 C7 \fluxo_dados|PC_entity|DOUT\ [23] $end
$var wire 1 D7 \fluxo_dados|PC_entity|DOUT\ [22] $end
$var wire 1 E7 \fluxo_dados|PC_entity|DOUT\ [21] $end
$var wire 1 F7 \fluxo_dados|PC_entity|DOUT\ [20] $end
$var wire 1 G7 \fluxo_dados|PC_entity|DOUT\ [19] $end
$var wire 1 H7 \fluxo_dados|PC_entity|DOUT\ [18] $end
$var wire 1 I7 \fluxo_dados|PC_entity|DOUT\ [17] $end
$var wire 1 J7 \fluxo_dados|PC_entity|DOUT\ [16] $end
$var wire 1 K7 \fluxo_dados|PC_entity|DOUT\ [15] $end
$var wire 1 L7 \fluxo_dados|PC_entity|DOUT\ [14] $end
$var wire 1 M7 \fluxo_dados|PC_entity|DOUT\ [13] $end
$var wire 1 N7 \fluxo_dados|PC_entity|DOUT\ [12] $end
$var wire 1 O7 \fluxo_dados|PC_entity|DOUT\ [11] $end
$var wire 1 P7 \fluxo_dados|PC_entity|DOUT\ [10] $end
$var wire 1 Q7 \fluxo_dados|PC_entity|DOUT\ [9] $end
$var wire 1 R7 \fluxo_dados|PC_entity|DOUT\ [8] $end
$var wire 1 S7 \fluxo_dados|PC_entity|DOUT\ [7] $end
$var wire 1 T7 \fluxo_dados|PC_entity|DOUT\ [6] $end
$var wire 1 U7 \fluxo_dados|PC_entity|DOUT\ [5] $end
$var wire 1 V7 \fluxo_dados|PC_entity|DOUT\ [4] $end
$var wire 1 W7 \fluxo_dados|PC_entity|DOUT\ [3] $end
$var wire 1 X7 \fluxo_dados|PC_entity|DOUT\ [2] $end
$var wire 1 Y7 \fluxo_dados|PC_entity|DOUT\ [1] $end
$var wire 1 Z7 \fluxo_dados|PC_entity|DOUT\ [0] $end
$var wire 1 [7 \fluxo_dados|regIDEX1|DOUT\ [156] $end
$var wire 1 \7 \fluxo_dados|regIDEX1|DOUT\ [155] $end
$var wire 1 ]7 \fluxo_dados|regIDEX1|DOUT\ [154] $end
$var wire 1 ^7 \fluxo_dados|regIDEX1|DOUT\ [153] $end
$var wire 1 _7 \fluxo_dados|regIDEX1|DOUT\ [152] $end
$var wire 1 `7 \fluxo_dados|regIDEX1|DOUT\ [151] $end
$var wire 1 a7 \fluxo_dados|regIDEX1|DOUT\ [150] $end
$var wire 1 b7 \fluxo_dados|regIDEX1|DOUT\ [149] $end
$var wire 1 c7 \fluxo_dados|regIDEX1|DOUT\ [148] $end
$var wire 1 d7 \fluxo_dados|regIDEX1|DOUT\ [147] $end
$var wire 1 e7 \fluxo_dados|regIDEX1|DOUT\ [146] $end
$var wire 1 f7 \fluxo_dados|regIDEX1|DOUT\ [145] $end
$var wire 1 g7 \fluxo_dados|regIDEX1|DOUT\ [144] $end
$var wire 1 h7 \fluxo_dados|regIDEX1|DOUT\ [143] $end
$var wire 1 i7 \fluxo_dados|regIDEX1|DOUT\ [142] $end
$var wire 1 j7 \fluxo_dados|regIDEX1|DOUT\ [141] $end
$var wire 1 k7 \fluxo_dados|regIDEX1|DOUT\ [140] $end
$var wire 1 l7 \fluxo_dados|regIDEX1|DOUT\ [139] $end
$var wire 1 m7 \fluxo_dados|regIDEX1|DOUT\ [138] $end
$var wire 1 n7 \fluxo_dados|regIDEX1|DOUT\ [137] $end
$var wire 1 o7 \fluxo_dados|regIDEX1|DOUT\ [136] $end
$var wire 1 p7 \fluxo_dados|regIDEX1|DOUT\ [135] $end
$var wire 1 q7 \fluxo_dados|regIDEX1|DOUT\ [134] $end
$var wire 1 r7 \fluxo_dados|regIDEX1|DOUT\ [133] $end
$var wire 1 s7 \fluxo_dados|regIDEX1|DOUT\ [132] $end
$var wire 1 t7 \fluxo_dados|regIDEX1|DOUT\ [131] $end
$var wire 1 u7 \fluxo_dados|regIDEX1|DOUT\ [130] $end
$var wire 1 v7 \fluxo_dados|regIDEX1|DOUT\ [129] $end
$var wire 1 w7 \fluxo_dados|regIDEX1|DOUT\ [128] $end
$var wire 1 x7 \fluxo_dados|regIDEX1|DOUT\ [127] $end
$var wire 1 y7 \fluxo_dados|regIDEX1|DOUT\ [126] $end
$var wire 1 z7 \fluxo_dados|regIDEX1|DOUT\ [125] $end
$var wire 1 {7 \fluxo_dados|regIDEX1|DOUT\ [124] $end
$var wire 1 |7 \fluxo_dados|regIDEX1|DOUT\ [123] $end
$var wire 1 }7 \fluxo_dados|regIDEX1|DOUT\ [122] $end
$var wire 1 ~7 \fluxo_dados|regIDEX1|DOUT\ [121] $end
$var wire 1 !8 \fluxo_dados|regIDEX1|DOUT\ [120] $end
$var wire 1 "8 \fluxo_dados|regIDEX1|DOUT\ [119] $end
$var wire 1 #8 \fluxo_dados|regIDEX1|DOUT\ [118] $end
$var wire 1 $8 \fluxo_dados|regIDEX1|DOUT\ [117] $end
$var wire 1 %8 \fluxo_dados|regIDEX1|DOUT\ [116] $end
$var wire 1 &8 \fluxo_dados|regIDEX1|DOUT\ [115] $end
$var wire 1 '8 \fluxo_dados|regIDEX1|DOUT\ [114] $end
$var wire 1 (8 \fluxo_dados|regIDEX1|DOUT\ [113] $end
$var wire 1 )8 \fluxo_dados|regIDEX1|DOUT\ [112] $end
$var wire 1 *8 \fluxo_dados|regIDEX1|DOUT\ [111] $end
$var wire 1 +8 \fluxo_dados|regIDEX1|DOUT\ [110] $end
$var wire 1 ,8 \fluxo_dados|regIDEX1|DOUT\ [109] $end
$var wire 1 -8 \fluxo_dados|regIDEX1|DOUT\ [108] $end
$var wire 1 .8 \fluxo_dados|regIDEX1|DOUT\ [107] $end
$var wire 1 /8 \fluxo_dados|regIDEX1|DOUT\ [106] $end
$var wire 1 08 \fluxo_dados|regIDEX1|DOUT\ [105] $end
$var wire 1 18 \fluxo_dados|regIDEX1|DOUT\ [104] $end
$var wire 1 28 \fluxo_dados|regIDEX1|DOUT\ [103] $end
$var wire 1 38 \fluxo_dados|regIDEX1|DOUT\ [102] $end
$var wire 1 48 \fluxo_dados|regIDEX1|DOUT\ [101] $end
$var wire 1 58 \fluxo_dados|regIDEX1|DOUT\ [100] $end
$var wire 1 68 \fluxo_dados|regIDEX1|DOUT\ [99] $end
$var wire 1 78 \fluxo_dados|regIDEX1|DOUT\ [98] $end
$var wire 1 88 \fluxo_dados|regIDEX1|DOUT\ [97] $end
$var wire 1 98 \fluxo_dados|regIDEX1|DOUT\ [96] $end
$var wire 1 :8 \fluxo_dados|regIDEX1|DOUT\ [95] $end
$var wire 1 ;8 \fluxo_dados|regIDEX1|DOUT\ [94] $end
$var wire 1 <8 \fluxo_dados|regIDEX1|DOUT\ [93] $end
$var wire 1 =8 \fluxo_dados|regIDEX1|DOUT\ [92] $end
$var wire 1 >8 \fluxo_dados|regIDEX1|DOUT\ [91] $end
$var wire 1 ?8 \fluxo_dados|regIDEX1|DOUT\ [90] $end
$var wire 1 @8 \fluxo_dados|regIDEX1|DOUT\ [89] $end
$var wire 1 A8 \fluxo_dados|regIDEX1|DOUT\ [88] $end
$var wire 1 B8 \fluxo_dados|regIDEX1|DOUT\ [87] $end
$var wire 1 C8 \fluxo_dados|regIDEX1|DOUT\ [86] $end
$var wire 1 D8 \fluxo_dados|regIDEX1|DOUT\ [85] $end
$var wire 1 E8 \fluxo_dados|regIDEX1|DOUT\ [84] $end
$var wire 1 F8 \fluxo_dados|regIDEX1|DOUT\ [83] $end
$var wire 1 G8 \fluxo_dados|regIDEX1|DOUT\ [82] $end
$var wire 1 H8 \fluxo_dados|regIDEX1|DOUT\ [81] $end
$var wire 1 I8 \fluxo_dados|regIDEX1|DOUT\ [80] $end
$var wire 1 J8 \fluxo_dados|regIDEX1|DOUT\ [79] $end
$var wire 1 K8 \fluxo_dados|regIDEX1|DOUT\ [78] $end
$var wire 1 L8 \fluxo_dados|regIDEX1|DOUT\ [77] $end
$var wire 1 M8 \fluxo_dados|regIDEX1|DOUT\ [76] $end
$var wire 1 N8 \fluxo_dados|regIDEX1|DOUT\ [75] $end
$var wire 1 O8 \fluxo_dados|regIDEX1|DOUT\ [74] $end
$var wire 1 P8 \fluxo_dados|regIDEX1|DOUT\ [73] $end
$var wire 1 Q8 \fluxo_dados|regIDEX1|DOUT\ [72] $end
$var wire 1 R8 \fluxo_dados|regIDEX1|DOUT\ [71] $end
$var wire 1 S8 \fluxo_dados|regIDEX1|DOUT\ [70] $end
$var wire 1 T8 \fluxo_dados|regIDEX1|DOUT\ [69] $end
$var wire 1 U8 \fluxo_dados|regIDEX1|DOUT\ [68] $end
$var wire 1 V8 \fluxo_dados|regIDEX1|DOUT\ [67] $end
$var wire 1 W8 \fluxo_dados|regIDEX1|DOUT\ [66] $end
$var wire 1 X8 \fluxo_dados|regIDEX1|DOUT\ [65] $end
$var wire 1 Y8 \fluxo_dados|regIDEX1|DOUT\ [64] $end
$var wire 1 Z8 \fluxo_dados|regIDEX1|DOUT\ [63] $end
$var wire 1 [8 \fluxo_dados|regIDEX1|DOUT\ [62] $end
$var wire 1 \8 \fluxo_dados|regIDEX1|DOUT\ [61] $end
$var wire 1 ]8 \fluxo_dados|regIDEX1|DOUT\ [60] $end
$var wire 1 ^8 \fluxo_dados|regIDEX1|DOUT\ [59] $end
$var wire 1 _8 \fluxo_dados|regIDEX1|DOUT\ [58] $end
$var wire 1 `8 \fluxo_dados|regIDEX1|DOUT\ [57] $end
$var wire 1 a8 \fluxo_dados|regIDEX1|DOUT\ [56] $end
$var wire 1 b8 \fluxo_dados|regIDEX1|DOUT\ [55] $end
$var wire 1 c8 \fluxo_dados|regIDEX1|DOUT\ [54] $end
$var wire 1 d8 \fluxo_dados|regIDEX1|DOUT\ [53] $end
$var wire 1 e8 \fluxo_dados|regIDEX1|DOUT\ [52] $end
$var wire 1 f8 \fluxo_dados|regIDEX1|DOUT\ [51] $end
$var wire 1 g8 \fluxo_dados|regIDEX1|DOUT\ [50] $end
$var wire 1 h8 \fluxo_dados|regIDEX1|DOUT\ [49] $end
$var wire 1 i8 \fluxo_dados|regIDEX1|DOUT\ [48] $end
$var wire 1 j8 \fluxo_dados|regIDEX1|DOUT\ [47] $end
$var wire 1 k8 \fluxo_dados|regIDEX1|DOUT\ [46] $end
$var wire 1 l8 \fluxo_dados|regIDEX1|DOUT\ [45] $end
$var wire 1 m8 \fluxo_dados|regIDEX1|DOUT\ [44] $end
$var wire 1 n8 \fluxo_dados|regIDEX1|DOUT\ [43] $end
$var wire 1 o8 \fluxo_dados|regIDEX1|DOUT\ [42] $end
$var wire 1 p8 \fluxo_dados|regIDEX1|DOUT\ [41] $end
$var wire 1 q8 \fluxo_dados|regIDEX1|DOUT\ [40] $end
$var wire 1 r8 \fluxo_dados|regIDEX1|DOUT\ [39] $end
$var wire 1 s8 \fluxo_dados|regIDEX1|DOUT\ [38] $end
$var wire 1 t8 \fluxo_dados|regIDEX1|DOUT\ [37] $end
$var wire 1 u8 \fluxo_dados|regIDEX1|DOUT\ [36] $end
$var wire 1 v8 \fluxo_dados|regIDEX1|DOUT\ [35] $end
$var wire 1 w8 \fluxo_dados|regIDEX1|DOUT\ [34] $end
$var wire 1 x8 \fluxo_dados|regIDEX1|DOUT\ [33] $end
$var wire 1 y8 \fluxo_dados|regIDEX1|DOUT\ [32] $end
$var wire 1 z8 \fluxo_dados|regIDEX1|DOUT\ [31] $end
$var wire 1 {8 \fluxo_dados|regIDEX1|DOUT\ [30] $end
$var wire 1 |8 \fluxo_dados|regIDEX1|DOUT\ [29] $end
$var wire 1 }8 \fluxo_dados|regIDEX1|DOUT\ [28] $end
$var wire 1 ~8 \fluxo_dados|regIDEX1|DOUT\ [27] $end
$var wire 1 !9 \fluxo_dados|regIDEX1|DOUT\ [26] $end
$var wire 1 "9 \fluxo_dados|regIDEX1|DOUT\ [25] $end
$var wire 1 #9 \fluxo_dados|regIDEX1|DOUT\ [24] $end
$var wire 1 $9 \fluxo_dados|regIDEX1|DOUT\ [23] $end
$var wire 1 %9 \fluxo_dados|regIDEX1|DOUT\ [22] $end
$var wire 1 &9 \fluxo_dados|regIDEX1|DOUT\ [21] $end
$var wire 1 '9 \fluxo_dados|regIDEX1|DOUT\ [20] $end
$var wire 1 (9 \fluxo_dados|regIDEX1|DOUT\ [19] $end
$var wire 1 )9 \fluxo_dados|regIDEX1|DOUT\ [18] $end
$var wire 1 *9 \fluxo_dados|regIDEX1|DOUT\ [17] $end
$var wire 1 +9 \fluxo_dados|regIDEX1|DOUT\ [16] $end
$var wire 1 ,9 \fluxo_dados|regIDEX1|DOUT\ [15] $end
$var wire 1 -9 \fluxo_dados|regIDEX1|DOUT\ [14] $end
$var wire 1 .9 \fluxo_dados|regIDEX1|DOUT\ [13] $end
$var wire 1 /9 \fluxo_dados|regIDEX1|DOUT\ [12] $end
$var wire 1 09 \fluxo_dados|regIDEX1|DOUT\ [11] $end
$var wire 1 19 \fluxo_dados|regIDEX1|DOUT\ [10] $end
$var wire 1 29 \fluxo_dados|regIDEX1|DOUT\ [9] $end
$var wire 1 39 \fluxo_dados|regIDEX1|DOUT\ [8] $end
$var wire 1 49 \fluxo_dados|regIDEX1|DOUT\ [7] $end
$var wire 1 59 \fluxo_dados|regIDEX1|DOUT\ [6] $end
$var wire 1 69 \fluxo_dados|regIDEX1|DOUT\ [5] $end
$var wire 1 79 \fluxo_dados|regIDEX1|DOUT\ [4] $end
$var wire 1 89 \fluxo_dados|regIDEX1|DOUT\ [3] $end
$var wire 1 99 \fluxo_dados|regIDEX1|DOUT\ [2] $end
$var wire 1 :9 \fluxo_dados|regIDEX1|DOUT\ [1] $end
$var wire 1 ;9 \fluxo_dados|regIDEX1|DOUT\ [0] $end
$var wire 1 <9 \UC|palavraControle\ [14] $end
$var wire 1 =9 \UC|palavraControle\ [13] $end
$var wire 1 >9 \UC|palavraControle\ [12] $end
$var wire 1 ?9 \UC|palavraControle\ [11] $end
$var wire 1 @9 \UC|palavraControle\ [10] $end
$var wire 1 A9 \UC|palavraControle\ [9] $end
$var wire 1 B9 \UC|palavraControle\ [8] $end
$var wire 1 C9 \UC|palavraControle\ [7] $end
$var wire 1 D9 \UC|palavraControle\ [6] $end
$var wire 1 E9 \UC|palavraControle\ [5] $end
$var wire 1 F9 \UC|palavraControle\ [4] $end
$var wire 1 G9 \UC|palavraControle\ [3] $end
$var wire 1 H9 \UC|palavraControle\ [2] $end
$var wire 1 I9 \UC|palavraControle\ [1] $end
$var wire 1 J9 \UC|palavraControle\ [0] $end
$var wire 1 K9 \fluxo_dados|regMEMWB1|DOUT\ [103] $end
$var wire 1 L9 \fluxo_dados|regMEMWB1|DOUT\ [102] $end
$var wire 1 M9 \fluxo_dados|regMEMWB1|DOUT\ [101] $end
$var wire 1 N9 \fluxo_dados|regMEMWB1|DOUT\ [100] $end
$var wire 1 O9 \fluxo_dados|regMEMWB1|DOUT\ [99] $end
$var wire 1 P9 \fluxo_dados|regMEMWB1|DOUT\ [98] $end
$var wire 1 Q9 \fluxo_dados|regMEMWB1|DOUT\ [97] $end
$var wire 1 R9 \fluxo_dados|regMEMWB1|DOUT\ [96] $end
$var wire 1 S9 \fluxo_dados|regMEMWB1|DOUT\ [95] $end
$var wire 1 T9 \fluxo_dados|regMEMWB1|DOUT\ [94] $end
$var wire 1 U9 \fluxo_dados|regMEMWB1|DOUT\ [93] $end
$var wire 1 V9 \fluxo_dados|regMEMWB1|DOUT\ [92] $end
$var wire 1 W9 \fluxo_dados|regMEMWB1|DOUT\ [91] $end
$var wire 1 X9 \fluxo_dados|regMEMWB1|DOUT\ [90] $end
$var wire 1 Y9 \fluxo_dados|regMEMWB1|DOUT\ [89] $end
$var wire 1 Z9 \fluxo_dados|regMEMWB1|DOUT\ [88] $end
$var wire 1 [9 \fluxo_dados|regMEMWB1|DOUT\ [87] $end
$var wire 1 \9 \fluxo_dados|regMEMWB1|DOUT\ [86] $end
$var wire 1 ]9 \fluxo_dados|regMEMWB1|DOUT\ [85] $end
$var wire 1 ^9 \fluxo_dados|regMEMWB1|DOUT\ [84] $end
$var wire 1 _9 \fluxo_dados|regMEMWB1|DOUT\ [83] $end
$var wire 1 `9 \fluxo_dados|regMEMWB1|DOUT\ [82] $end
$var wire 1 a9 \fluxo_dados|regMEMWB1|DOUT\ [81] $end
$var wire 1 b9 \fluxo_dados|regMEMWB1|DOUT\ [80] $end
$var wire 1 c9 \fluxo_dados|regMEMWB1|DOUT\ [79] $end
$var wire 1 d9 \fluxo_dados|regMEMWB1|DOUT\ [78] $end
$var wire 1 e9 \fluxo_dados|regMEMWB1|DOUT\ [77] $end
$var wire 1 f9 \fluxo_dados|regMEMWB1|DOUT\ [76] $end
$var wire 1 g9 \fluxo_dados|regMEMWB1|DOUT\ [75] $end
$var wire 1 h9 \fluxo_dados|regMEMWB1|DOUT\ [74] $end
$var wire 1 i9 \fluxo_dados|regMEMWB1|DOUT\ [73] $end
$var wire 1 j9 \fluxo_dados|regMEMWB1|DOUT\ [72] $end
$var wire 1 k9 \fluxo_dados|regMEMWB1|DOUT\ [71] $end
$var wire 1 l9 \fluxo_dados|regMEMWB1|DOUT\ [70] $end
$var wire 1 m9 \fluxo_dados|regMEMWB1|DOUT\ [69] $end
$var wire 1 n9 \fluxo_dados|regMEMWB1|DOUT\ [68] $end
$var wire 1 o9 \fluxo_dados|regMEMWB1|DOUT\ [67] $end
$var wire 1 p9 \fluxo_dados|regMEMWB1|DOUT\ [66] $end
$var wire 1 q9 \fluxo_dados|regMEMWB1|DOUT\ [65] $end
$var wire 1 r9 \fluxo_dados|regMEMWB1|DOUT\ [64] $end
$var wire 1 s9 \fluxo_dados|regMEMWB1|DOUT\ [63] $end
$var wire 1 t9 \fluxo_dados|regMEMWB1|DOUT\ [62] $end
$var wire 1 u9 \fluxo_dados|regMEMWB1|DOUT\ [61] $end
$var wire 1 v9 \fluxo_dados|regMEMWB1|DOUT\ [60] $end
$var wire 1 w9 \fluxo_dados|regMEMWB1|DOUT\ [59] $end
$var wire 1 x9 \fluxo_dados|regMEMWB1|DOUT\ [58] $end
$var wire 1 y9 \fluxo_dados|regMEMWB1|DOUT\ [57] $end
$var wire 1 z9 \fluxo_dados|regMEMWB1|DOUT\ [56] $end
$var wire 1 {9 \fluxo_dados|regMEMWB1|DOUT\ [55] $end
$var wire 1 |9 \fluxo_dados|regMEMWB1|DOUT\ [54] $end
$var wire 1 }9 \fluxo_dados|regMEMWB1|DOUT\ [53] $end
$var wire 1 ~9 \fluxo_dados|regMEMWB1|DOUT\ [52] $end
$var wire 1 !: \fluxo_dados|regMEMWB1|DOUT\ [51] $end
$var wire 1 ": \fluxo_dados|regMEMWB1|DOUT\ [50] $end
$var wire 1 #: \fluxo_dados|regMEMWB1|DOUT\ [49] $end
$var wire 1 $: \fluxo_dados|regMEMWB1|DOUT\ [48] $end
$var wire 1 %: \fluxo_dados|regMEMWB1|DOUT\ [47] $end
$var wire 1 &: \fluxo_dados|regMEMWB1|DOUT\ [46] $end
$var wire 1 ': \fluxo_dados|regMEMWB1|DOUT\ [45] $end
$var wire 1 (: \fluxo_dados|regMEMWB1|DOUT\ [44] $end
$var wire 1 ): \fluxo_dados|regMEMWB1|DOUT\ [43] $end
$var wire 1 *: \fluxo_dados|regMEMWB1|DOUT\ [42] $end
$var wire 1 +: \fluxo_dados|regMEMWB1|DOUT\ [41] $end
$var wire 1 ,: \fluxo_dados|regMEMWB1|DOUT\ [40] $end
$var wire 1 -: \fluxo_dados|regMEMWB1|DOUT\ [39] $end
$var wire 1 .: \fluxo_dados|regMEMWB1|DOUT\ [38] $end
$var wire 1 /: \fluxo_dados|regMEMWB1|DOUT\ [37] $end
$var wire 1 0: \fluxo_dados|regMEMWB1|DOUT\ [36] $end
$var wire 1 1: \fluxo_dados|regMEMWB1|DOUT\ [35] $end
$var wire 1 2: \fluxo_dados|regMEMWB1|DOUT\ [34] $end
$var wire 1 3: \fluxo_dados|regMEMWB1|DOUT\ [33] $end
$var wire 1 4: \fluxo_dados|regMEMWB1|DOUT\ [32] $end
$var wire 1 5: \fluxo_dados|regMEMWB1|DOUT\ [31] $end
$var wire 1 6: \fluxo_dados|regMEMWB1|DOUT\ [30] $end
$var wire 1 7: \fluxo_dados|regMEMWB1|DOUT\ [29] $end
$var wire 1 8: \fluxo_dados|regMEMWB1|DOUT\ [28] $end
$var wire 1 9: \fluxo_dados|regMEMWB1|DOUT\ [27] $end
$var wire 1 :: \fluxo_dados|regMEMWB1|DOUT\ [26] $end
$var wire 1 ;: \fluxo_dados|regMEMWB1|DOUT\ [25] $end
$var wire 1 <: \fluxo_dados|regMEMWB1|DOUT\ [24] $end
$var wire 1 =: \fluxo_dados|regMEMWB1|DOUT\ [23] $end
$var wire 1 >: \fluxo_dados|regMEMWB1|DOUT\ [22] $end
$var wire 1 ?: \fluxo_dados|regMEMWB1|DOUT\ [21] $end
$var wire 1 @: \fluxo_dados|regMEMWB1|DOUT\ [20] $end
$var wire 1 A: \fluxo_dados|regMEMWB1|DOUT\ [19] $end
$var wire 1 B: \fluxo_dados|regMEMWB1|DOUT\ [18] $end
$var wire 1 C: \fluxo_dados|regMEMWB1|DOUT\ [17] $end
$var wire 1 D: \fluxo_dados|regMEMWB1|DOUT\ [16] $end
$var wire 1 E: \fluxo_dados|regMEMWB1|DOUT\ [15] $end
$var wire 1 F: \fluxo_dados|regMEMWB1|DOUT\ [14] $end
$var wire 1 G: \fluxo_dados|regMEMWB1|DOUT\ [13] $end
$var wire 1 H: \fluxo_dados|regMEMWB1|DOUT\ [12] $end
$var wire 1 I: \fluxo_dados|regMEMWB1|DOUT\ [11] $end
$var wire 1 J: \fluxo_dados|regMEMWB1|DOUT\ [10] $end
$var wire 1 K: \fluxo_dados|regMEMWB1|DOUT\ [9] $end
$var wire 1 L: \fluxo_dados|regMEMWB1|DOUT\ [8] $end
$var wire 1 M: \fluxo_dados|regMEMWB1|DOUT\ [7] $end
$var wire 1 N: \fluxo_dados|regMEMWB1|DOUT\ [6] $end
$var wire 1 O: \fluxo_dados|regMEMWB1|DOUT\ [5] $end
$var wire 1 P: \fluxo_dados|regMEMWB1|DOUT\ [4] $end
$var wire 1 Q: \fluxo_dados|regMEMWB1|DOUT\ [3] $end
$var wire 1 R: \fluxo_dados|regMEMWB1|DOUT\ [2] $end
$var wire 1 S: \fluxo_dados|regMEMWB1|DOUT\ [1] $end
$var wire 1 T: \fluxo_dados|regMEMWB1|DOUT\ [0] $end
$var wire 1 U: \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\ [0] $end
$var wire 1 V: \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\ [1] $end
$var wire 1 W: \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\ [2] $end
$var wire 1 X: \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\ [3] $end
$var wire 1 Y: \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\ [4] $end
$var wire 1 Z: \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\ [5] $end
$var wire 1 [: \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\ [6] $end
$var wire 1 \: \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\ [7] $end
$var wire 1 ]: \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\ [8] $end
$var wire 1 ^: \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\ [9] $end
$var wire 1 _: \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\ [10] $end
$var wire 1 `: \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\ [11] $end
$var wire 1 a: \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\ [12] $end
$var wire 1 b: \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\ [13] $end
$var wire 1 c: \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\ [14] $end
$var wire 1 d: \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\ [15] $end
$var wire 1 e: \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\ [16] $end
$var wire 1 f: \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\ [17] $end
$var wire 1 g: \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\ [18] $end
$var wire 1 h: \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\ [19] $end
$var wire 1 i: \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\ [20] $end
$var wire 1 j: \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\ [21] $end
$var wire 1 k: \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\ [22] $end
$var wire 1 l: \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\ [23] $end
$var wire 1 m: \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\ [24] $end
$var wire 1 n: \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\ [25] $end
$var wire 1 o: \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\ [26] $end
$var wire 1 p: \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\ [27] $end
$var wire 1 q: \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\ [28] $end
$var wire 1 r: \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\ [29] $end
$var wire 1 s: \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\ [30] $end
$var wire 1 t: \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\ [31] $end
$var wire 1 u: \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\ [32] $end
$var wire 1 v: \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\ [33] $end
$var wire 1 w: \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\ [34] $end
$var wire 1 x: \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\ [35] $end
$var wire 1 y: \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\ [36] $end
$var wire 1 z: \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\ [37] $end
$var wire 1 {: \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\ [38] $end
$var wire 1 |: \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\ [39] $end
$var wire 1 }: \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\ [40] $end
$var wire 1 ~: \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\ [41] $end
$var wire 1 !; \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\ [42] $end
$var wire 1 "; \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\ [43] $end
$var wire 1 #; \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\ [44] $end
$var wire 1 $; \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\ [45] $end
$var wire 1 %; \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\ [46] $end
$var wire 1 &; \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\ [47] $end
$var wire 1 '; \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\ [48] $end
$var wire 1 (; \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\ [49] $end
$var wire 1 ); \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\ [50] $end
$var wire 1 *; \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\ [51] $end
$var wire 1 +; \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\ [52] $end
$var wire 1 ,; \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\ [53] $end
$var wire 1 -; \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\ [54] $end
$var wire 1 .; \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\ [55] $end
$var wire 1 /; \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\ [56] $end
$var wire 1 0; \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\ [57] $end
$var wire 1 1; \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\ [58] $end
$var wire 1 2; \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\ [59] $end
$var wire 1 3; \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\ [60] $end
$var wire 1 4; \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\ [61] $end
$var wire 1 5; \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\ [62] $end
$var wire 1 6; \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\ [63] $end
$var wire 1 7; \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\ [64] $end
$var wire 1 8; \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\ [65] $end
$var wire 1 9; \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\ [66] $end
$var wire 1 :; \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\ [67] $end
$var wire 1 ;; \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\ [68] $end
$var wire 1 <; \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\ [69] $end
$var wire 1 =; \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\ [70] $end
$var wire 1 >; \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\ [71] $end
$var wire 1 ?; \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\ [72] $end
$var wire 1 @; \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\ [73] $end
$var wire 1 A; \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\ [74] $end
$var wire 1 B; \fluxo_dados|regEXMEM1|DOUT\ [105] $end
$var wire 1 C; \fluxo_dados|regEXMEM1|DOUT\ [104] $end
$var wire 1 D; \fluxo_dados|regEXMEM1|DOUT\ [103] $end
$var wire 1 E; \fluxo_dados|regEXMEM1|DOUT\ [102] $end
$var wire 1 F; \fluxo_dados|regEXMEM1|DOUT\ [101] $end
$var wire 1 G; \fluxo_dados|regEXMEM1|DOUT\ [100] $end
$var wire 1 H; \fluxo_dados|regEXMEM1|DOUT\ [99] $end
$var wire 1 I; \fluxo_dados|regEXMEM1|DOUT\ [98] $end
$var wire 1 J; \fluxo_dados|regEXMEM1|DOUT\ [97] $end
$var wire 1 K; \fluxo_dados|regEXMEM1|DOUT\ [96] $end
$var wire 1 L; \fluxo_dados|regEXMEM1|DOUT\ [95] $end
$var wire 1 M; \fluxo_dados|regEXMEM1|DOUT\ [94] $end
$var wire 1 N; \fluxo_dados|regEXMEM1|DOUT\ [93] $end
$var wire 1 O; \fluxo_dados|regEXMEM1|DOUT\ [92] $end
$var wire 1 P; \fluxo_dados|regEXMEM1|DOUT\ [91] $end
$var wire 1 Q; \fluxo_dados|regEXMEM1|DOUT\ [90] $end
$var wire 1 R; \fluxo_dados|regEXMEM1|DOUT\ [89] $end
$var wire 1 S; \fluxo_dados|regEXMEM1|DOUT\ [88] $end
$var wire 1 T; \fluxo_dados|regEXMEM1|DOUT\ [87] $end
$var wire 1 U; \fluxo_dados|regEXMEM1|DOUT\ [86] $end
$var wire 1 V; \fluxo_dados|regEXMEM1|DOUT\ [85] $end
$var wire 1 W; \fluxo_dados|regEXMEM1|DOUT\ [84] $end
$var wire 1 X; \fluxo_dados|regEXMEM1|DOUT\ [83] $end
$var wire 1 Y; \fluxo_dados|regEXMEM1|DOUT\ [82] $end
$var wire 1 Z; \fluxo_dados|regEXMEM1|DOUT\ [81] $end
$var wire 1 [; \fluxo_dados|regEXMEM1|DOUT\ [80] $end
$var wire 1 \; \fluxo_dados|regEXMEM1|DOUT\ [79] $end
$var wire 1 ]; \fluxo_dados|regEXMEM1|DOUT\ [78] $end
$var wire 1 ^; \fluxo_dados|regEXMEM1|DOUT\ [77] $end
$var wire 1 _; \fluxo_dados|regEXMEM1|DOUT\ [76] $end
$var wire 1 `; \fluxo_dados|regEXMEM1|DOUT\ [75] $end
$var wire 1 a; \fluxo_dados|regEXMEM1|DOUT\ [74] $end
$var wire 1 b; \fluxo_dados|regEXMEM1|DOUT\ [73] $end
$var wire 1 c; \fluxo_dados|regEXMEM1|DOUT\ [72] $end
$var wire 1 d; \fluxo_dados|regEXMEM1|DOUT\ [71] $end
$var wire 1 e; \fluxo_dados|regEXMEM1|DOUT\ [70] $end
$var wire 1 f; \fluxo_dados|regEXMEM1|DOUT\ [69] $end
$var wire 1 g; \fluxo_dados|regEXMEM1|DOUT\ [68] $end
$var wire 1 h; \fluxo_dados|regEXMEM1|DOUT\ [67] $end
$var wire 1 i; \fluxo_dados|regEXMEM1|DOUT\ [66] $end
$var wire 1 j; \fluxo_dados|regEXMEM1|DOUT\ [65] $end
$var wire 1 k; \fluxo_dados|regEXMEM1|DOUT\ [64] $end
$var wire 1 l; \fluxo_dados|regEXMEM1|DOUT\ [63] $end
$var wire 1 m; \fluxo_dados|regEXMEM1|DOUT\ [62] $end
$var wire 1 n; \fluxo_dados|regEXMEM1|DOUT\ [61] $end
$var wire 1 o; \fluxo_dados|regEXMEM1|DOUT\ [60] $end
$var wire 1 p; \fluxo_dados|regEXMEM1|DOUT\ [59] $end
$var wire 1 q; \fluxo_dados|regEXMEM1|DOUT\ [58] $end
$var wire 1 r; \fluxo_dados|regEXMEM1|DOUT\ [57] $end
$var wire 1 s; \fluxo_dados|regEXMEM1|DOUT\ [56] $end
$var wire 1 t; \fluxo_dados|regEXMEM1|DOUT\ [55] $end
$var wire 1 u; \fluxo_dados|regEXMEM1|DOUT\ [54] $end
$var wire 1 v; \fluxo_dados|regEXMEM1|DOUT\ [53] $end
$var wire 1 w; \fluxo_dados|regEXMEM1|DOUT\ [52] $end
$var wire 1 x; \fluxo_dados|regEXMEM1|DOUT\ [51] $end
$var wire 1 y; \fluxo_dados|regEXMEM1|DOUT\ [50] $end
$var wire 1 z; \fluxo_dados|regEXMEM1|DOUT\ [49] $end
$var wire 1 {; \fluxo_dados|regEXMEM1|DOUT\ [48] $end
$var wire 1 |; \fluxo_dados|regEXMEM1|DOUT\ [47] $end
$var wire 1 }; \fluxo_dados|regEXMEM1|DOUT\ [46] $end
$var wire 1 ~; \fluxo_dados|regEXMEM1|DOUT\ [45] $end
$var wire 1 !< \fluxo_dados|regEXMEM1|DOUT\ [44] $end
$var wire 1 "< \fluxo_dados|regEXMEM1|DOUT\ [43] $end
$var wire 1 #< \fluxo_dados|regEXMEM1|DOUT\ [42] $end
$var wire 1 $< \fluxo_dados|regEXMEM1|DOUT\ [41] $end
$var wire 1 %< \fluxo_dados|regEXMEM1|DOUT\ [40] $end
$var wire 1 &< \fluxo_dados|regEXMEM1|DOUT\ [39] $end
$var wire 1 '< \fluxo_dados|regEXMEM1|DOUT\ [38] $end
$var wire 1 (< \fluxo_dados|regEXMEM1|DOUT\ [37] $end
$var wire 1 )< \fluxo_dados|regEXMEM1|DOUT\ [36] $end
$var wire 1 *< \fluxo_dados|regEXMEM1|DOUT\ [35] $end
$var wire 1 +< \fluxo_dados|regEXMEM1|DOUT\ [34] $end
$var wire 1 ,< \fluxo_dados|regEXMEM1|DOUT\ [33] $end
$var wire 1 -< \fluxo_dados|regEXMEM1|DOUT\ [32] $end
$var wire 1 .< \fluxo_dados|regEXMEM1|DOUT\ [31] $end
$var wire 1 /< \fluxo_dados|regEXMEM1|DOUT\ [30] $end
$var wire 1 0< \fluxo_dados|regEXMEM1|DOUT\ [29] $end
$var wire 1 1< \fluxo_dados|regEXMEM1|DOUT\ [28] $end
$var wire 1 2< \fluxo_dados|regEXMEM1|DOUT\ [27] $end
$var wire 1 3< \fluxo_dados|regEXMEM1|DOUT\ [26] $end
$var wire 1 4< \fluxo_dados|regEXMEM1|DOUT\ [25] $end
$var wire 1 5< \fluxo_dados|regEXMEM1|DOUT\ [24] $end
$var wire 1 6< \fluxo_dados|regEXMEM1|DOUT\ [23] $end
$var wire 1 7< \fluxo_dados|regEXMEM1|DOUT\ [22] $end
$var wire 1 8< \fluxo_dados|regEXMEM1|DOUT\ [21] $end
$var wire 1 9< \fluxo_dados|regEXMEM1|DOUT\ [20] $end
$var wire 1 :< \fluxo_dados|regEXMEM1|DOUT\ [19] $end
$var wire 1 ;< \fluxo_dados|regEXMEM1|DOUT\ [18] $end
$var wire 1 << \fluxo_dados|regEXMEM1|DOUT\ [17] $end
$var wire 1 =< \fluxo_dados|regEXMEM1|DOUT\ [16] $end
$var wire 1 >< \fluxo_dados|regEXMEM1|DOUT\ [15] $end
$var wire 1 ?< \fluxo_dados|regEXMEM1|DOUT\ [14] $end
$var wire 1 @< \fluxo_dados|regEXMEM1|DOUT\ [13] $end
$var wire 1 A< \fluxo_dados|regEXMEM1|DOUT\ [12] $end
$var wire 1 B< \fluxo_dados|regEXMEM1|DOUT\ [11] $end
$var wire 1 C< \fluxo_dados|regEXMEM1|DOUT\ [10] $end
$var wire 1 D< \fluxo_dados|regEXMEM1|DOUT\ [9] $end
$var wire 1 E< \fluxo_dados|regEXMEM1|DOUT\ [8] $end
$var wire 1 F< \fluxo_dados|regEXMEM1|DOUT\ [7] $end
$var wire 1 G< \fluxo_dados|regEXMEM1|DOUT\ [6] $end
$var wire 1 H< \fluxo_dados|regEXMEM1|DOUT\ [5] $end
$var wire 1 I< \fluxo_dados|regEXMEM1|DOUT\ [4] $end
$var wire 1 J< \fluxo_dados|regEXMEM1|DOUT\ [3] $end
$var wire 1 K< \fluxo_dados|regEXMEM1|DOUT\ [2] $end
$var wire 1 L< \fluxo_dados|regEXMEM1|DOUT\ [1] $end
$var wire 1 M< \fluxo_dados|regEXMEM1|DOUT\ [0] $end
$var wire 1 N< \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\ [0] $end
$var wire 1 O< \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\ [1] $end
$var wire 1 P< \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\ [2] $end
$var wire 1 Q< \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\ [3] $end
$var wire 1 R< \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\ [4] $end
$var wire 1 S< \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\ [5] $end
$var wire 1 T< \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\ [6] $end
$var wire 1 U< \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\ [7] $end
$var wire 1 V< \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\ [8] $end
$var wire 1 W< \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\ [9] $end
$var wire 1 X< \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\ [10] $end
$var wire 1 Y< \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\ [11] $end
$var wire 1 Z< \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\ [12] $end
$var wire 1 [< \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\ [13] $end
$var wire 1 \< \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\ [14] $end
$var wire 1 ]< \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\ [15] $end
$var wire 1 ^< \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\ [16] $end
$var wire 1 _< \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\ [17] $end
$var wire 1 `< \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\ [18] $end
$var wire 1 a< \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\ [19] $end
$var wire 1 b< \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\ [20] $end
$var wire 1 c< \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\ [21] $end
$var wire 1 d< \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\ [22] $end
$var wire 1 e< \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\ [23] $end
$var wire 1 f< \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\ [24] $end
$var wire 1 g< \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\ [25] $end
$var wire 1 h< \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\ [26] $end
$var wire 1 i< \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\ [27] $end
$var wire 1 j< \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\ [28] $end
$var wire 1 k< \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\ [29] $end
$var wire 1 l< \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\ [30] $end
$var wire 1 m< \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\ [31] $end
$var wire 1 n< \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\ [32] $end
$var wire 1 o< \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\ [33] $end
$var wire 1 p< \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\ [34] $end
$var wire 1 q< \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\ [35] $end
$var wire 1 r< \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\ [36] $end
$var wire 1 s< \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\ [37] $end
$var wire 1 t< \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\ [38] $end
$var wire 1 u< \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\ [39] $end
$var wire 1 v< \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\ [40] $end
$var wire 1 w< \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\ [41] $end
$var wire 1 x< \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\ [42] $end
$var wire 1 y< \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\ [43] $end
$var wire 1 z< \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\ [44] $end
$var wire 1 {< \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\ [45] $end
$var wire 1 |< \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\ [46] $end
$var wire 1 }< \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\ [47] $end
$var wire 1 ~< \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\ [48] $end
$var wire 1 != \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\ [49] $end
$var wire 1 "= \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\ [50] $end
$var wire 1 #= \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\ [51] $end
$var wire 1 $= \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\ [52] $end
$var wire 1 %= \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\ [53] $end
$var wire 1 &= \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\ [54] $end
$var wire 1 '= \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\ [55] $end
$var wire 1 (= \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\ [56] $end
$var wire 1 )= \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\ [57] $end
$var wire 1 *= \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\ [58] $end
$var wire 1 += \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\ [59] $end
$var wire 1 ,= \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\ [60] $end
$var wire 1 -= \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\ [61] $end
$var wire 1 .= \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\ [62] $end
$var wire 1 /= \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\ [63] $end
$var wire 1 0= \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\ [64] $end
$var wire 1 1= \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\ [65] $end
$var wire 1 2= \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\ [66] $end
$var wire 1 3= \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\ [67] $end
$var wire 1 4= \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\ [68] $end
$var wire 1 5= \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\ [69] $end
$var wire 1 6= \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\ [70] $end
$var wire 1 7= \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\ [71] $end
$var wire 1 8= \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\ [72] $end
$var wire 1 9= \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\ [73] $end
$var wire 1 := \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\ [74] $end
$var wire 1 ;= \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a16~portbdataout\ $end
$var wire 1 <= \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a15~portbdataout\ $end
$var wire 1 == \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a15~portbdataout\ $end
$var wire 1 >= \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a14~portbdataout\ $end
$var wire 1 ?= \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a14~portbdataout\ $end
$var wire 1 @= \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a13~portbdataout\ $end
$var wire 1 A= \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a13~portbdataout\ $end
$var wire 1 B= \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a12~portbdataout\ $end
$var wire 1 C= \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a12~portbdataout\ $end
$var wire 1 D= \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a11~portbdataout\ $end
$var wire 1 E= \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a11~portbdataout\ $end
$var wire 1 F= \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a10~portbdataout\ $end
$var wire 1 G= \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a10~portbdataout\ $end
$var wire 1 H= \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a9~portbdataout\ $end
$var wire 1 I= \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a9~portbdataout\ $end
$var wire 1 J= \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a8~portbdataout\ $end
$var wire 1 K= \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a8~portbdataout\ $end
$var wire 1 L= \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a7~portbdataout\ $end
$var wire 1 M= \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a7~portbdataout\ $end
$var wire 1 N= \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a6~portbdataout\ $end
$var wire 1 O= \fluxo_dados|regIFID1|ALT_INV_DOUT\ [31] $end
$var wire 1 P= \fluxo_dados|regIFID1|ALT_INV_DOUT\ [30] $end
$var wire 1 Q= \fluxo_dados|regIFID1|ALT_INV_DOUT\ [29] $end
$var wire 1 R= \fluxo_dados|regIFID1|ALT_INV_DOUT\ [28] $end
$var wire 1 S= \fluxo_dados|regIFID1|ALT_INV_DOUT\ [27] $end
$var wire 1 T= \fluxo_dados|regIFID1|ALT_INV_DOUT\ [26] $end
$var wire 1 U= \fluxo_dados|regIFID1|ALT_INV_DOUT\ [25] $end
$var wire 1 V= \fluxo_dados|regIFID1|ALT_INV_DOUT\ [24] $end
$var wire 1 W= \fluxo_dados|regIFID1|ALT_INV_DOUT\ [23] $end
$var wire 1 X= \fluxo_dados|regIFID1|ALT_INV_DOUT\ [22] $end
$var wire 1 Y= \fluxo_dados|regIFID1|ALT_INV_DOUT\ [21] $end
$var wire 1 Z= \fluxo_dados|regIFID1|ALT_INV_DOUT\ [20] $end
$var wire 1 [= \fluxo_dados|regIFID1|ALT_INV_DOUT\ [19] $end
$var wire 1 \= \fluxo_dados|regIFID1|ALT_INV_DOUT\ [18] $end
$var wire 1 ]= \fluxo_dados|regIFID1|ALT_INV_DOUT\ [17] $end
$var wire 1 ^= \fluxo_dados|regIFID1|ALT_INV_DOUT\ [16] $end
$var wire 1 _= \fluxo_dados|regIFID1|ALT_INV_DOUT\ [15] $end
$var wire 1 `= \fluxo_dados|regIFID1|ALT_INV_DOUT\ [14] $end
$var wire 1 a= \fluxo_dados|regIFID1|ALT_INV_DOUT\ [13] $end
$var wire 1 b= \fluxo_dados|regIFID1|ALT_INV_DOUT\ [12] $end
$var wire 1 c= \fluxo_dados|regIFID1|ALT_INV_DOUT\ [11] $end
$var wire 1 d= \fluxo_dados|regIFID1|ALT_INV_DOUT\ [10] $end
$var wire 1 e= \fluxo_dados|regIFID1|ALT_INV_DOUT\ [9] $end
$var wire 1 f= \fluxo_dados|regIFID1|ALT_INV_DOUT\ [8] $end
$var wire 1 g= \fluxo_dados|regIFID1|ALT_INV_DOUT\ [7] $end
$var wire 1 h= \fluxo_dados|regIFID1|ALT_INV_DOUT\ [6] $end
$var wire 1 i= \fluxo_dados|regIFID1|ALT_INV_DOUT\ [5] $end
$var wire 1 j= \fluxo_dados|regIFID1|ALT_INV_DOUT\ [4] $end
$var wire 1 k= \fluxo_dados|regIFID1|ALT_INV_DOUT\ [3] $end
$var wire 1 l= \fluxo_dados|regIFID1|ALT_INV_DOUT\ [2] $end
$var wire 1 m= \fluxo_dados|regIFID1|ALT_INV_DOUT\ [1] $end
$var wire 1 n= \fluxo_dados|regIFID1|ALT_INV_DOUT\ [0] $end
$var wire 1 o= \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a6~portbdataout\ $end
$var wire 1 p= \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a5~portbdataout\ $end
$var wire 1 q= \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a5~portbdataout\ $end
$var wire 1 r= \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a4~portbdataout\ $end
$var wire 1 s= \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a4~portbdataout\ $end
$var wire 1 t= \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a3~portbdataout\ $end
$var wire 1 u= \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a3~portbdataout\ $end
$var wire 1 v= \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a2~portbdataout\ $end
$var wire 1 w= \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a2~portbdataout\ $end
$var wire 1 x= \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a0~portbdataout\ $end
$var wire 1 y= \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a0~portbdataout\ $end
$var wire 1 z= \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a1~portbdataout\ $end
$var wire 1 {= \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a1~portbdataout\ $end
$var wire 1 |= \fluxo_dados|ALT_INV_Add0~93_sumout\ $end
$var wire 1 }= \fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~93_sumout\ $end
$var wire 1 ~= \fluxo_dados|ALT_INV_Add0~89_sumout\ $end
$var wire 1 !> \fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~89_sumout\ $end
$var wire 1 "> \fluxo_dados|ALT_INV_Add0~85_sumout\ $end
$var wire 1 #> \fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~85_sumout\ $end
$var wire 1 $> \fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~81_sumout\ $end
$var wire 1 %> \fluxo_dados|ALT_INV_Add0~81_sumout\ $end
$var wire 1 &> \fluxo_dados|ALT_INV_Add0~77_sumout\ $end
$var wire 1 '> \fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~77_sumout\ $end
$var wire 1 (> \fluxo_dados|ALT_INV_Add0~73_sumout\ $end
$var wire 1 )> \fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~73_sumout\ $end
$var wire 1 *> \fluxo_dados|ALT_INV_Add0~69_sumout\ $end
$var wire 1 +> \fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~69_sumout\ $end
$var wire 1 ,> \fluxo_dados|ALT_INV_Add0~65_sumout\ $end
$var wire 1 -> \fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~65_sumout\ $end
$var wire 1 .> \fluxo_dados|ALT_INV_Add0~61_sumout\ $end
$var wire 1 /> \fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~61_sumout\ $end
$var wire 1 0> \fluxo_dados|ALT_INV_Add0~57_sumout\ $end
$var wire 1 1> \fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~57_sumout\ $end
$var wire 1 2> \fluxo_dados|ALT_INV_Add0~53_sumout\ $end
$var wire 1 3> \fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~53_sumout\ $end
$var wire 1 4> \fluxo_dados|ALT_INV_Add0~49_sumout\ $end
$var wire 1 5> \fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~49_sumout\ $end
$var wire 1 6> \fluxo_dados|ALT_INV_Add0~45_sumout\ $end
$var wire 1 7> \fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~45_sumout\ $end
$var wire 1 8> \fluxo_dados|ALT_INV_Add0~41_sumout\ $end
$var wire 1 9> \fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~41_sumout\ $end
$var wire 1 :> \fluxo_dados|ALT_INV_Add0~37_sumout\ $end
$var wire 1 ;> \fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~37_sumout\ $end
$var wire 1 <> \fluxo_dados|ALT_INV_Add0~33_sumout\ $end
$var wire 1 => \fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~33_sumout\ $end
$var wire 1 >> \fluxo_dados|ALT_INV_Add0~29_sumout\ $end
$var wire 1 ?> \fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~29_sumout\ $end
$var wire 1 @> \fluxo_dados|ALT_INV_Add0~25_sumout\ $end
$var wire 1 A> \fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~25_sumout\ $end
$var wire 1 B> \fluxo_dados|ALT_INV_Add0~21_sumout\ $end
$var wire 1 C> \fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~21_sumout\ $end
$var wire 1 D> \fluxo_dados|ALT_INV_Add0~17_sumout\ $end
$var wire 1 E> \fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~17_sumout\ $end
$var wire 1 F> \fluxo_dados|ALT_INV_Add0~13_sumout\ $end
$var wire 1 G> \fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~13_sumout\ $end
$var wire 1 H> \fluxo_dados|ALT_INV_Add0~9_sumout\ $end
$var wire 1 I> \fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~9_sumout\ $end
$var wire 1 J> \fluxo_dados|ALT_INV_Add0~5_sumout\ $end
$var wire 1 K> \fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~5_sumout\ $end
$var wire 1 L> \fluxo_dados|ALT_INV_Add0~1_sumout\ $end
$var wire 1 M> \fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~1_sumout\ $end
$var wire 1 N> \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a31~portbdataout\ $end
$var wire 1 O> \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a31~portbdataout\ $end
$var wire 1 P> \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a30~portbdataout\ $end
$var wire 1 Q> \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a30~portbdataout\ $end
$var wire 1 R> \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a29~portbdataout\ $end
$var wire 1 S> \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a29~portbdataout\ $end
$var wire 1 T> \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a28~portbdataout\ $end
$var wire 1 U> \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a28~portbdataout\ $end
$var wire 1 V> \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a27~portbdataout\ $end
$var wire 1 W> \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a27~portbdataout\ $end
$var wire 1 X> \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a26~portbdataout\ $end
$var wire 1 Y> \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a26~portbdataout\ $end
$var wire 1 Z> \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a25~portbdataout\ $end
$var wire 1 [> \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a25~portbdataout\ $end
$var wire 1 \> \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a24~portbdataout\ $end
$var wire 1 ]> \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a24~portbdataout\ $end
$var wire 1 ^> \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a23~portbdataout\ $end
$var wire 1 _> \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a23~portbdataout\ $end
$var wire 1 `> \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a22~portbdataout\ $end
$var wire 1 a> \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a22~portbdataout\ $end
$var wire 1 b> \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a21~portbdataout\ $end
$var wire 1 c> \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a21~portbdataout\ $end
$var wire 1 d> \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a20~portbdataout\ $end
$var wire 1 e> \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a20~portbdataout\ $end
$var wire 1 f> \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a19~portbdataout\ $end
$var wire 1 g> \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a19~portbdataout\ $end
$var wire 1 h> \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a18~portbdataout\ $end
$var wire 1 i> \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a18~portbdataout\ $end
$var wire 1 j> \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a17~portbdataout\ $end
$var wire 1 k> \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a17~portbdataout\ $end
$var wire 1 l> \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a16~portbdataout\ $end
$var wire 1 m> \fluxo_dados|ULA|ula13|soma_sub|ALT_INV_saida_xor2~combout\ $end
$var wire 1 n> \fluxo_dados|ULA|ula13|soma_sub|ALT_INV_saida_xor~combout\ $end
$var wire 1 o> \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [156] $end
$var wire 1 p> \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [155] $end
$var wire 1 q> \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [154] $end
$var wire 1 r> \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [153] $end
$var wire 1 s> \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [152] $end
$var wire 1 t> \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [151] $end
$var wire 1 u> \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [150] $end
$var wire 1 v> \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [149] $end
$var wire 1 w> \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [148] $end
$var wire 1 x> \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [147] $end
$var wire 1 y> \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [146] $end
$var wire 1 z> \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [145] $end
$var wire 1 {> \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [144] $end
$var wire 1 |> \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [143] $end
$var wire 1 }> \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [142] $end
$var wire 1 ~> \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [141] $end
$var wire 1 !? \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [140] $end
$var wire 1 "? \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [139] $end
$var wire 1 #? \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [138] $end
$var wire 1 $? \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [137] $end
$var wire 1 %? \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [136] $end
$var wire 1 &? \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [135] $end
$var wire 1 '? \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [134] $end
$var wire 1 (? \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [133] $end
$var wire 1 )? \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [132] $end
$var wire 1 *? \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [131] $end
$var wire 1 +? \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [130] $end
$var wire 1 ,? \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [129] $end
$var wire 1 -? \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [128] $end
$var wire 1 .? \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [127] $end
$var wire 1 /? \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [126] $end
$var wire 1 0? \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [125] $end
$var wire 1 1? \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [124] $end
$var wire 1 2? \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [123] $end
$var wire 1 3? \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [122] $end
$var wire 1 4? \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [121] $end
$var wire 1 5? \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [120] $end
$var wire 1 6? \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [119] $end
$var wire 1 7? \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [118] $end
$var wire 1 8? \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [117] $end
$var wire 1 9? \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [116] $end
$var wire 1 :? \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [115] $end
$var wire 1 ;? \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [114] $end
$var wire 1 <? \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [113] $end
$var wire 1 =? \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [112] $end
$var wire 1 >? \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [111] $end
$var wire 1 ?? \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [110] $end
$var wire 1 @? \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [109] $end
$var wire 1 A? \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [108] $end
$var wire 1 B? \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [107] $end
$var wire 1 C? \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [106] $end
$var wire 1 D? \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [105] $end
$var wire 1 E? \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [104] $end
$var wire 1 F? \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [103] $end
$var wire 1 G? \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [102] $end
$var wire 1 H? \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [101] $end
$var wire 1 I? \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [100] $end
$var wire 1 J? \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [99] $end
$var wire 1 K? \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [98] $end
$var wire 1 L? \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [97] $end
$var wire 1 M? \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [96] $end
$var wire 1 N? \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [95] $end
$var wire 1 O? \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [94] $end
$var wire 1 P? \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [93] $end
$var wire 1 Q? \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [92] $end
$var wire 1 R? \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [91] $end
$var wire 1 S? \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [90] $end
$var wire 1 T? \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [89] $end
$var wire 1 U? \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [88] $end
$var wire 1 V? \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [87] $end
$var wire 1 W? \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [86] $end
$var wire 1 X? \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [85] $end
$var wire 1 Y? \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [84] $end
$var wire 1 Z? \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [83] $end
$var wire 1 [? \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [82] $end
$var wire 1 \? \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [81] $end
$var wire 1 ]? \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [80] $end
$var wire 1 ^? \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [79] $end
$var wire 1 _? \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [78] $end
$var wire 1 `? \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [77] $end
$var wire 1 a? \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [76] $end
$var wire 1 b? \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [75] $end
$var wire 1 c? \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [74] $end
$var wire 1 d? \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [73] $end
$var wire 1 e? \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [72] $end
$var wire 1 f? \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [71] $end
$var wire 1 g? \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [70] $end
$var wire 1 h? \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [69] $end
$var wire 1 i? \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [68] $end
$var wire 1 j? \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [67] $end
$var wire 1 k? \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [66] $end
$var wire 1 l? \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [65] $end
$var wire 1 m? \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [64] $end
$var wire 1 n? \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [63] $end
$var wire 1 o? \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [62] $end
$var wire 1 p? \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [61] $end
$var wire 1 q? \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [60] $end
$var wire 1 r? \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [59] $end
$var wire 1 s? \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [58] $end
$var wire 1 t? \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [57] $end
$var wire 1 u? \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [56] $end
$var wire 1 v? \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [55] $end
$var wire 1 w? \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [54] $end
$var wire 1 x? \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [53] $end
$var wire 1 y? \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [52] $end
$var wire 1 z? \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [51] $end
$var wire 1 {? \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [50] $end
$var wire 1 |? \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [49] $end
$var wire 1 }? \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [48] $end
$var wire 1 ~? \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [47] $end
$var wire 1 !@ \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [46] $end
$var wire 1 "@ \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [45] $end
$var wire 1 #@ \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [44] $end
$var wire 1 $@ \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [43] $end
$var wire 1 %@ \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [42] $end
$var wire 1 &@ \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [41] $end
$var wire 1 '@ \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [40] $end
$var wire 1 (@ \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [39] $end
$var wire 1 )@ \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [38] $end
$var wire 1 *@ \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [37] $end
$var wire 1 +@ \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [36] $end
$var wire 1 ,@ \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [35] $end
$var wire 1 -@ \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [34] $end
$var wire 1 .@ \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [33] $end
$var wire 1 /@ \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [32] $end
$var wire 1 0@ \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [31] $end
$var wire 1 1@ \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [30] $end
$var wire 1 2@ \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [29] $end
$var wire 1 3@ \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [28] $end
$var wire 1 4@ \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [27] $end
$var wire 1 5@ \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [26] $end
$var wire 1 6@ \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [25] $end
$var wire 1 7@ \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [24] $end
$var wire 1 8@ \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [23] $end
$var wire 1 9@ \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [22] $end
$var wire 1 :@ \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [21] $end
$var wire 1 ;@ \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [20] $end
$var wire 1 <@ \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [19] $end
$var wire 1 =@ \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [18] $end
$var wire 1 >@ \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [17] $end
$var wire 1 ?@ \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [16] $end
$var wire 1 @@ \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [15] $end
$var wire 1 A@ \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [14] $end
$var wire 1 B@ \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [13] $end
$var wire 1 C@ \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [12] $end
$var wire 1 D@ \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [11] $end
$var wire 1 E@ \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [10] $end
$var wire 1 F@ \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [9] $end
$var wire 1 G@ \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [8] $end
$var wire 1 H@ \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [7] $end
$var wire 1 I@ \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [6] $end
$var wire 1 J@ \fluxo_dados|regIDEX1|ALT_INV_DOUT\ [5] $end
$var wire 1 K@ \fluxo_dados|ULA|ula12|mux_inverteB|ALT_INV_saida_MUX~0_combout\ $end
$var wire 1 L@ \fluxo_dados|ULA|ula11|mux_inverteB|ALT_INV_saida_MUX~0_combout\ $end
$var wire 1 M@ \fluxo_dados|ULA|ula10|soma_sub|ALT_INV_carry_out~combout\ $end
$var wire 1 N@ \fluxo_dados|ULA|ula10|mux_inverteB|ALT_INV_saida_MUX~0_combout\ $end
$var wire 1 O@ \fluxo_dados|ULA|ula9|mux_inverteB|ALT_INV_saida_MUX~0_combout\ $end
$var wire 1 P@ \fluxo_dados|ULA|ula8|mux_ula|ALT_INV_saida_MUX~0_combout\ $end
$var wire 1 Q@ \fluxo_dados|ULA|ula8|soma_sub|ALT_INV_saida_xor2~combout\ $end
$var wire 1 R@ \fluxo_dados|ULA|ula8|soma_sub|ALT_INV_saida_xor~combout\ $end
$var wire 1 S@ \fluxo_dados|ULA|ula7|mux_inverteB|ALT_INV_saida_MUX~0_combout\ $end
$var wire 1 T@ \fluxo_dados|ULA|ula6|mux_inverteB|ALT_INV_saida_MUX~0_combout\ $end
$var wire 1 U@ \fluxo_dados|ULA|ula5|soma_sub|ALT_INV_carry_out~combout\ $end
$var wire 1 V@ \fluxo_dados|ULA|ula5|mux_inverteB|ALT_INV_saida_MUX~0_combout\ $end
$var wire 1 W@ \fluxo_dados|ULA|ula4|mux_inverteB|ALT_INV_saida_MUX~0_combout\ $end
$var wire 1 X@ \fluxo_dados|ULA|ula3|mux_ula|ALT_INV_saida_MUX~0_combout\ $end
$var wire 1 Y@ \fluxo_dados|ULA|ula3|soma_sub|ALT_INV_saida_xor2~combout\ $end
$var wire 1 Z@ \fluxo_dados|ULA|ula3|soma_sub|ALT_INV_saida_xor~combout\ $end
$var wire 1 [@ \fluxo_dados|ULA|ula2|mux_inverteB|ALT_INV_saida_MUX~0_combout\ $end
$var wire 1 \@ \fluxo_dados|ULA|ula0|soma_sub|ALT_INV_carry_out~0_combout\ $end
$var wire 1 ]@ \fluxo_dados|ULA|ula1|mux_inverteB|ALT_INV_saida_MUX~0_combout\ $end
$var wire 1 ^@ \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl[3]~3_combout\ $end
$var wire 1 _@ \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl~2_combout\ $end
$var wire 1 `@ \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl[3]~1_combout\ $end
$var wire 1 a@ \fluxo_dados|UC_ULA|ALT_INV_jr~0_combout\ $end
$var wire 1 b@ \UC|ALT_INV_palavraControle\ [3] $end
$var wire 1 c@ \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl[2]~0_combout\ $end
$var wire 1 d@ \fluxo_dados|ALT_INV_Add0~117_sumout\ $end
$var wire 1 e@ \fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~117_sumout\ $end
$var wire 1 f@ \fluxo_dados|ALT_INV_Add0~113_sumout\ $end
$var wire 1 g@ \fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~113_sumout\ $end
$var wire 1 h@ \fluxo_dados|ALT_INV_Add0~109_sumout\ $end
$var wire 1 i@ \fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~109_sumout\ $end
$var wire 1 j@ \fluxo_dados|ALT_INV_Add0~105_sumout\ $end
$var wire 1 k@ \fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~105_sumout\ $end
$var wire 1 l@ \fluxo_dados|ALT_INV_Add0~101_sumout\ $end
$var wire 1 m@ \fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~101_sumout\ $end
$var wire 1 n@ \fluxo_dados|ALT_INV_Add0~97_sumout\ $end
$var wire 1 o@ \fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~97_sumout\ $end
$var wire 1 p@ \fluxo_dados|ULA|ula8|mux_inverteB|ALT_INV_saida_MUX~0_combout\ $end
$var wire 1 q@ \fluxo_dados|ULA|ula7|soma_sub|ALT_INV_carry_out~combout\ $end
$var wire 1 r@ \fluxo_dados|ULA|ula7|mux_ula|ALT_INV_saida_MUX~0_combout\ $end
$var wire 1 s@ \fluxo_dados|ULA|ula6|soma_sub|ALT_INV_carry_out~combout\ $end
$var wire 1 t@ \fluxo_dados|ULA|ula4|mux_ula|ALT_INV_saida_MUX~1_combout\ $end
$var wire 1 u@ \fluxo_dados|ULA|ula4|soma_sub|ALT_INV_saida_xor2~combout\ $end
$var wire 1 v@ \fluxo_dados|ULA|ula4|soma_sub|ALT_INV_saida_xor~combout\ $end
$var wire 1 w@ \fluxo_dados|ULA|ula6|mux_ula|ALT_INV_saida_MUX~0_combout\ $end
$var wire 1 x@ \fluxo_dados|ULA|ula5|mux_ula|ALT_INV_saida_MUX~0_combout\ $end
$var wire 1 y@ \fluxo_dados|ULA|ula4|soma_sub|ALT_INV_carry_out~combout\ $end
$var wire 1 z@ \fluxo_dados|ULA|ula4|mux_ula|ALT_INV_saida_MUX~0_combout\ $end
$var wire 1 {@ \fluxo_dados|ULA|ula3|soma_sub|ALT_INV_carry_out~combout\ $end
$var wire 1 |@ \fluxo_dados|ULA|ula3|mux_ula|ALT_INV_saida_MUX~1_combout\ $end
$var wire 1 }@ \fluxo_dados|ULA|ula3|mux_inverteB|ALT_INV_saida_MUX~0_combout\ $end
$var wire 1 ~@ \fluxo_dados|ULA|ula2|soma_sub|ALT_INV_carry_out~combout\ $end
$var wire 1 !A \fluxo_dados|ULA|ula2|mux_ula|ALT_INV_saida_MUX~0_combout\ $end
$var wire 1 "A \fluxo_dados|ULA|ula1|soma_sub|ALT_INV_carry_out~combout\ $end
$var wire 1 #A \fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[1]~20_combout\ $end
$var wire 1 $A \fluxo_dados|ULA|ula1|mux_ula|ALT_INV_saida_MUX~0_combout\ $end
$var wire 1 %A \fluxo_dados|ULA|ula20|mux_ula|ALT_INV_saida_MUX~1_combout\ $end
$var wire 1 &A \fluxo_dados|ULA|ula20|mux_ula|ALT_INV_saida_MUX~0_combout\ $end
$var wire 1 'A \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl~9_combout\ $end
$var wire 1 (A \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl[3]~8_combout\ $end
$var wire 1 )A \fluxo_dados|ULA|ula0|mux_ula|ALT_INV_Equal0~0_combout\ $end
$var wire 1 *A \fluxo_dados|ULA|ula0|mux_ula|ALT_INV_saida_MUX~1_combout\ $end
$var wire 1 +A \fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[0]~19_combout\ $end
$var wire 1 ,A \fluxo_dados|ULA|ula0|mux_ula|ALT_INV_saida_MUX~0_combout\ $end
$var wire 1 -A \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl[1]~7_combout\ $end
$var wire 1 .A \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl[0]~6_combout\ $end
$var wire 1 /A \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl~5_combout\ $end
$var wire 1 0A \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl~4_combout\ $end
$var wire 1 1A \fluxo_dados|ULA|ula31|soma_sub|ALT_INV_saida~0_combout\ $end
$var wire 1 2A \fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[31]~18_combout\ $end
$var wire 1 3A \fluxo_dados|ULA|ula30|soma_sub|ALT_INV_carry_out~combout\ $end
$var wire 1 4A \fluxo_dados|ULA|ula30|mux_inverteB|ALT_INV_saida_MUX~0_combout\ $end
$var wire 1 5A \fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[30]~17_combout\ $end
$var wire 1 6A \fluxo_dados|ULA|ula29|mux_inverteB|ALT_INV_saida_MUX~0_combout\ $end
$var wire 1 7A \fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[29]~16_combout\ $end
$var wire 1 8A \fluxo_dados|ULA|ula28|mux_ula|ALT_INV_saida_MUX~0_combout\ $end
$var wire 1 9A \fluxo_dados|ULA|ula28|soma_sub|ALT_INV_saida_xor2~combout\ $end
$var wire 1 :A \fluxo_dados|ULA|ula28|soma_sub|ALT_INV_saida_xor~combout\ $end
$var wire 1 ;A \fluxo_dados|ULA|ula28|mux_inverteB|ALT_INV_saida_MUX~0_combout\ $end
$var wire 1 <A \fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[28]~15_combout\ $end
$var wire 1 =A \fluxo_dados|ULA|ula27|mux_inverteB|ALT_INV_saida_MUX~0_combout\ $end
$var wire 1 >A \fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[27]~14_combout\ $end
$var wire 1 ?A \fluxo_dados|ULA|ula26|mux_inverteB|ALT_INV_saida_MUX~0_combout\ $end
$var wire 1 @A \fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[26]~13_combout\ $end
$var wire 1 AA \fluxo_dados|ULA|ula25|soma_sub|ALT_INV_carry_out~combout\ $end
$var wire 1 BA \fluxo_dados|ULA|ula25|mux_inverteB|ALT_INV_saida_MUX~0_combout\ $end
$var wire 1 CA \fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[25]~12_combout\ $end
$var wire 1 DA \fluxo_dados|ULA|ula24|mux_inverteB|ALT_INV_saida_MUX~0_combout\ $end
$var wire 1 EA \fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[24]~11_combout\ $end
$var wire 1 FA \fluxo_dados|ULA|ula23|mux_ula|ALT_INV_saida_MUX~0_combout\ $end
$var wire 1 GA \fluxo_dados|ULA|ula23|soma_sub|ALT_INV_saida_xor2~combout\ $end
$var wire 1 HA \fluxo_dados|ULA|ula23|soma_sub|ALT_INV_saida_xor~combout\ $end
$var wire 1 IA \fluxo_dados|ULA|ula23|mux_inverteB|ALT_INV_saida_MUX~0_combout\ $end
$var wire 1 JA \fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[23]~10_combout\ $end
$var wire 1 KA \fluxo_dados|ULA|ula22|mux_inverteB|ALT_INV_saida_MUX~0_combout\ $end
$var wire 1 LA \fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[22]~9_combout\ $end
$var wire 1 MA \fluxo_dados|ULA|ula21|mux_inverteB|ALT_INV_saida_MUX~0_combout\ $end
$var wire 1 NA \fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[21]~8_combout\ $end
$var wire 1 OA \fluxo_dados|ULA|ula20|soma_sub|ALT_INV_carry_out~combout\ $end
$var wire 1 PA \fluxo_dados|ULA|ula20|mux_inverteB|ALT_INV_saida_MUX~0_combout\ $end
$var wire 1 QA \fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[20]~7_combout\ $end
$var wire 1 RA \fluxo_dados|ULA|ula19|mux_inverteB|ALT_INV_saida_MUX~0_combout\ $end
$var wire 1 SA \fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[19]~6_combout\ $end
$var wire 1 TA \fluxo_dados|ULA|ula18|mux_ula|ALT_INV_saida_MUX~0_combout\ $end
$var wire 1 UA \fluxo_dados|ULA|ula18|soma_sub|ALT_INV_saida_xor2~combout\ $end
$var wire 1 VA \fluxo_dados|ULA|ula18|soma_sub|ALT_INV_saida_xor~combout\ $end
$var wire 1 WA \fluxo_dados|ULA|ula18|mux_inverteB|ALT_INV_saida_MUX~0_combout\ $end
$var wire 1 XA \fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[18]~5_combout\ $end
$var wire 1 YA \fluxo_dados|ULA|ula17|mux_inverteB|ALT_INV_saida_MUX~0_combout\ $end
$var wire 1 ZA \fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[17]~4_combout\ $end
$var wire 1 [A \fluxo_dados|ULA|ula16|mux_inverteB|ALT_INV_saida_MUX~0_combout\ $end
$var wire 1 \A \fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[16]~3_combout\ $end
$var wire 1 ]A \fluxo_dados|ULA|ula15|soma_sub|ALT_INV_carry_out~combout\ $end
$var wire 1 ^A \fluxo_dados|ULA|ula15|mux_inverteB|ALT_INV_saida_MUX~0_combout\ $end
$var wire 1 _A \fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[15]~2_combout\ $end
$var wire 1 `A \fluxo_dados|ULA|ula14|mux_inverteB|ALT_INV_saida_MUX~0_combout\ $end
$var wire 1 aA \fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[14]~1_combout\ $end
$var wire 1 bA \fluxo_dados|ULA|ula13|mux_ula|ALT_INV_saida_MUX~0_combout\ $end
$var wire 1 cA \fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[13]~0_combout\ $end
$var wire 1 dA \fluxo_dados|PC_entity|ALT_INV_DOUT\ [31] $end
$var wire 1 eA \fluxo_dados|PC_entity|ALT_INV_DOUT\ [30] $end
$var wire 1 fA \fluxo_dados|PC_entity|ALT_INV_DOUT\ [29] $end
$var wire 1 gA \fluxo_dados|PC_entity|ALT_INV_DOUT\ [28] $end
$var wire 1 hA \fluxo_dados|PC_entity|ALT_INV_DOUT\ [27] $end
$var wire 1 iA \fluxo_dados|PC_entity|ALT_INV_DOUT\ [26] $end
$var wire 1 jA \fluxo_dados|PC_entity|ALT_INV_DOUT\ [25] $end
$var wire 1 kA \fluxo_dados|PC_entity|ALT_INV_DOUT\ [24] $end
$var wire 1 lA \fluxo_dados|PC_entity|ALT_INV_DOUT\ [23] $end
$var wire 1 mA \fluxo_dados|PC_entity|ALT_INV_DOUT\ [22] $end
$var wire 1 nA \fluxo_dados|PC_entity|ALT_INV_DOUT\ [21] $end
$var wire 1 oA \fluxo_dados|PC_entity|ALT_INV_DOUT\ [20] $end
$var wire 1 pA \fluxo_dados|PC_entity|ALT_INV_DOUT\ [19] $end
$var wire 1 qA \fluxo_dados|PC_entity|ALT_INV_DOUT\ [18] $end
$var wire 1 rA \fluxo_dados|PC_entity|ALT_INV_DOUT\ [17] $end
$var wire 1 sA \fluxo_dados|PC_entity|ALT_INV_DOUT\ [16] $end
$var wire 1 tA \fluxo_dados|PC_entity|ALT_INV_DOUT\ [15] $end
$var wire 1 uA \fluxo_dados|PC_entity|ALT_INV_DOUT\ [14] $end
$var wire 1 vA \fluxo_dados|PC_entity|ALT_INV_DOUT\ [13] $end
$var wire 1 wA \fluxo_dados|PC_entity|ALT_INV_DOUT\ [12] $end
$var wire 1 xA \fluxo_dados|PC_entity|ALT_INV_DOUT\ [11] $end
$var wire 1 yA \fluxo_dados|PC_entity|ALT_INV_DOUT\ [10] $end
$var wire 1 zA \fluxo_dados|PC_entity|ALT_INV_DOUT\ [9] $end
$var wire 1 {A \fluxo_dados|PC_entity|ALT_INV_DOUT\ [8] $end
$var wire 1 |A \fluxo_dados|PC_entity|ALT_INV_DOUT\ [7] $end
$var wire 1 }A \fluxo_dados|PC_entity|ALT_INV_DOUT\ [6] $end
$var wire 1 ~A \fluxo_dados|PC_entity|ALT_INV_DOUT\ [5] $end
$var wire 1 !B \fluxo_dados|PC_entity|ALT_INV_DOUT\ [4] $end
$var wire 1 "B \fluxo_dados|PC_entity|ALT_INV_DOUT\ [3] $end
$var wire 1 #B \fluxo_dados|PC_entity|ALT_INV_DOUT\ [2] $end
$var wire 1 $B \fluxo_dados|ULA|ula31|mux_ula|ALT_INV_saida_MUX~2_combout\ $end
$var wire 1 %B \fluxo_dados|ULA|ula31|mux_ula|ALT_INV_saida_MUX~1_combout\ $end
$var wire 1 &B \fluxo_dados|ULA|ula31|mux_ula|ALT_INV_saida_MUX~0_combout\ $end
$var wire 1 'B \fluxo_dados|ULA|ula29|mux_ula|ALT_INV_saida_MUX~1_combout\ $end
$var wire 1 (B \fluxo_dados|ULA|ula29|soma_sub|ALT_INV_saida_xor2~combout\ $end
$var wire 1 )B \fluxo_dados|ULA|ula30|mux_ula|ALT_INV_saida_MUX~1_combout\ $end
$var wire 1 *B \fluxo_dados|ULA|ula30|mux_ula|ALT_INV_saida_MUX~0_combout\ $end
$var wire 1 +B \fluxo_dados|ULA|ula30|soma_sub|ALT_INV_saida_xor~combout\ $end
$var wire 1 ,B \fluxo_dados|ULA|ula29|mux_ula|ALT_INV_saida_MUX~0_combout\ $end
$var wire 1 -B \fluxo_dados|ULA|ula29|soma_sub|ALT_INV_saida~combout\ $end
$var wire 1 .B \fluxo_dados|ULA|ula29|soma_sub|ALT_INV_saida_xor~combout\ $end
$var wire 1 /B \fluxo_dados|ULA|ula28|mux_ula|ALT_INV_saida_MUX~1_combout\ $end
$var wire 1 0B \fluxo_dados|ULA|ula27|soma_sub|ALT_INV_carry_out~combout\ $end
$var wire 1 1B \fluxo_dados|ULA|ula27|mux_ula|ALT_INV_saida_MUX~0_combout\ $end
$var wire 1 2B \fluxo_dados|ULA|ula27|soma_sub|ALT_INV_saida_xor~combout\ $end
$var wire 1 3B \fluxo_dados|ULA|ula26|soma_sub|ALT_INV_carry_out~combout\ $end
$var wire 1 4B \fluxo_dados|ULA|ula24|mux_ula|ALT_INV_saida_MUX~2_combout\ $end
$var wire 1 5B \fluxo_dados|ULA|ula24|soma_sub|ALT_INV_saida_xor2~combout\ $end
$var wire 1 6B \fluxo_dados|ULA|ula26|mux_ula|ALT_INV_saida_MUX~0_combout\ $end
$var wire 1 7B \fluxo_dados|ULA|ula26|soma_sub|ALT_INV_saida_xor~combout\ $end
$var wire 1 8B \fluxo_dados|ULA|ula25|mux_ula|ALT_INV_saida_MUX~0_combout\ $end
$var wire 1 9B \fluxo_dados|ULA|ula25|soma_sub|ALT_INV_saida~combout\ $end
$var wire 1 :B \fluxo_dados|ULA|ula25|soma_sub|ALT_INV_saida_xor~combout\ $end
$var wire 1 ;B \fluxo_dados|ULA|ula24|mux_ula|ALT_INV_saida_MUX~1_combout\ $end
$var wire 1 <B \fluxo_dados|ULA|ula24|mux_ula|ALT_INV_saida_MUX~0_combout\ $end
$var wire 1 =B \fluxo_dados|ULA|ula24|soma_sub|ALT_INV_saida~combout\ $end
$var wire 1 >B \fluxo_dados|ULA|ula24|soma_sub|ALT_INV_saida_xor~combout\ $end
$var wire 1 ?B \fluxo_dados|ULA|ula23|mux_ula|ALT_INV_saida_MUX~2_combout\ $end
$var wire 1 @B \fluxo_dados|ULA|ula23|mux_ula|ALT_INV_saida_MUX~1_combout\ $end
$var wire 1 AB \fluxo_dados|ULA|ula21|soma_sub|ALT_INV_carry_out~combout\ $end
$var wire 1 BB \fluxo_dados|ULA|ula22|mux_ula|ALT_INV_saida_MUX~1_combout\ $end
$var wire 1 CB \fluxo_dados|ULA|ula22|mux_ula|ALT_INV_saida_MUX~0_combout\ $end
$var wire 1 DB \fluxo_dados|ULA|ula21|mux_ula|ALT_INV_saida_MUX~1_combout\ $end
$var wire 1 EB \fluxo_dados|ULA|ula21|mux_ula|ALT_INV_saida_MUX~0_combout\ $end
$var wire 1 FB \fluxo_dados|ULA|ula21|soma_sub|ALT_INV_saida_xor~combout\ $end
$var wire 1 GB \fluxo_dados|ULA|ula20|mux_ula|ALT_INV_saida_MUX~5_combout\ $end
$var wire 1 HB \fluxo_dados|ULA|ula20|mux_ula|ALT_INV_saida_MUX~4_combout\ $end
$var wire 1 IB \fluxo_dados|ULA|ula20|mux_ula|ALT_INV_saida_MUX~3_combout\ $end
$var wire 1 JB \fluxo_dados|ULA|ula20|soma_sub|ALT_INV_saida_xor~combout\ $end
$var wire 1 KB \fluxo_dados|ULA|ula19|mux_ula|ALT_INV_saida_MUX~1_combout\ $end
$var wire 1 LB \fluxo_dados|ULA|ula19|soma_sub|ALT_INV_saida_xor2~combout\ $end
$var wire 1 MB \fluxo_dados|ULA|ula19|soma_sub|ALT_INV_saida_xor~combout\ $end
$var wire 1 NB \fluxo_dados|ULA|ula20|mux_ula|ALT_INV_saida_MUX~2_combout\ $end
$var wire 1 OB \fluxo_dados|ULA|ula19|mux_ula|ALT_INV_saida_MUX~0_combout\ $end
$var wire 1 PB \fluxo_dados|ULA|ula18|soma_sub|ALT_INV_carry_out~combout\ $end
$var wire 1 QB \fluxo_dados|ULA|ula18|mux_ula|ALT_INV_saida_MUX~1_combout\ $end
$var wire 1 RB \fluxo_dados|ULA|ula17|soma_sub|ALT_INV_carry_out~combout\ $end
$var wire 1 SB \fluxo_dados|ULA|ula17|mux_ula|ALT_INV_saida_MUX~0_combout\ $end
$var wire 1 TB \fluxo_dados|ULA|ula16|soma_sub|ALT_INV_carry_out~combout\ $end
$var wire 1 UB \fluxo_dados|ULA|ula14|mux_ula|ALT_INV_saida_MUX~1_combout\ $end
$var wire 1 VB \fluxo_dados|ULA|ula14|soma_sub|ALT_INV_saida_xor2~combout\ $end
$var wire 1 WB \fluxo_dados|ULA|ula14|soma_sub|ALT_INV_saida_xor~combout\ $end
$var wire 1 XB \fluxo_dados|ULA|ula16|mux_ula|ALT_INV_saida_MUX~0_combout\ $end
$var wire 1 YB \fluxo_dados|ULA|ula15|mux_ula|ALT_INV_saida_MUX~0_combout\ $end
$var wire 1 ZB \fluxo_dados|ULA|ula14|soma_sub|ALT_INV_carry_out~combout\ $end
$var wire 1 [B \fluxo_dados|ULA|ula14|mux_ula|ALT_INV_saida_MUX~0_combout\ $end
$var wire 1 \B \fluxo_dados|ULA|ula13|soma_sub|ALT_INV_carry_out~combout\ $end
$var wire 1 ]B \fluxo_dados|ULA|ula13|mux_ula|ALT_INV_saida_MUX~1_combout\ $end
$var wire 1 ^B \fluxo_dados|ULA|ula13|mux_inverteB|ALT_INV_saida_MUX~0_combout\ $end
$var wire 1 _B \fluxo_dados|ULA|ula12|soma_sub|ALT_INV_carry_out~combout\ $end
$var wire 1 `B \fluxo_dados|ULA|ula12|mux_ula|ALT_INV_saida_MUX~0_combout\ $end
$var wire 1 aB \fluxo_dados|ULA|ula11|soma_sub|ALT_INV_carry_out~combout\ $end
$var wire 1 bB \fluxo_dados|ULA|ula9|mux_ula|ALT_INV_saida_MUX~1_combout\ $end
$var wire 1 cB \fluxo_dados|ULA|ula9|soma_sub|ALT_INV_saida_xor2~combout\ $end
$var wire 1 dB \fluxo_dados|ULA|ula9|soma_sub|ALT_INV_saida_xor~combout\ $end
$var wire 1 eB \fluxo_dados|ULA|ula11|mux_ula|ALT_INV_saida_MUX~0_combout\ $end
$var wire 1 fB \fluxo_dados|ULA|ula10|mux_ula|ALT_INV_saida_MUX~0_combout\ $end
$var wire 1 gB \fluxo_dados|ULA|ula9|soma_sub|ALT_INV_carry_out~combout\ $end
$var wire 1 hB \fluxo_dados|ULA|ula9|mux_ula|ALT_INV_saida_MUX~0_combout\ $end
$var wire 1 iB \fluxo_dados|ULA|ula8|soma_sub|ALT_INV_carry_out~combout\ $end
$var wire 1 jB \fluxo_dados|ULA|ula8|mux_ula|ALT_INV_saida_MUX~1_combout\ $end
$var wire 1 kB \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\ [74] $end
$var wire 1 lB \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\ [73] $end
$var wire 1 mB \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\ [72] $end
$var wire 1 nB \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\ [71] $end
$var wire 1 oB \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\ [70] $end
$var wire 1 pB \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\ [69] $end
$var wire 1 qB \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\ [68] $end
$var wire 1 rB \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\ [67] $end
$var wire 1 sB \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\ [66] $end
$var wire 1 tB \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\ [65] $end
$var wire 1 uB \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\ [64] $end
$var wire 1 vB \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\ [63] $end
$var wire 1 wB \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\ [62] $end
$var wire 1 xB \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\ [61] $end
$var wire 1 yB \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\ [60] $end
$var wire 1 zB \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\ [59] $end
$var wire 1 {B \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\ [58] $end
$var wire 1 |B \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\ [57] $end
$var wire 1 }B \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\ [56] $end
$var wire 1 ~B \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\ [55] $end
$var wire 1 !C \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\ [54] $end
$var wire 1 "C \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\ [53] $end
$var wire 1 #C \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\ [52] $end
$var wire 1 $C \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\ [51] $end
$var wire 1 %C \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\ [50] $end
$var wire 1 &C \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\ [49] $end
$var wire 1 'C \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\ [48] $end
$var wire 1 (C \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\ [47] $end
$var wire 1 )C \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\ [46] $end
$var wire 1 *C \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\ [45] $end
$var wire 1 +C \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\ [44] $end
$var wire 1 ,C \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\ [43] $end
$var wire 1 -C \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\ [42] $end
$var wire 1 .C \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\ [41] $end
$var wire 1 /C \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\ [40] $end
$var wire 1 0C \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\ [39] $end
$var wire 1 1C \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\ [38] $end
$var wire 1 2C \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\ [37] $end
$var wire 1 3C \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\ [36] $end
$var wire 1 4C \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\ [35] $end
$var wire 1 5C \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\ [34] $end
$var wire 1 6C \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\ [33] $end
$var wire 1 7C \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\ [32] $end
$var wire 1 8C \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\ [31] $end
$var wire 1 9C \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\ [30] $end
$var wire 1 :C \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\ [29] $end
$var wire 1 ;C \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\ [28] $end
$var wire 1 <C \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\ [27] $end
$var wire 1 =C \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\ [26] $end
$var wire 1 >C \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\ [25] $end
$var wire 1 ?C \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\ [24] $end
$var wire 1 @C \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\ [23] $end
$var wire 1 AC \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\ [22] $end
$var wire 1 BC \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\ [21] $end
$var wire 1 CC \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\ [20] $end
$var wire 1 DC \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\ [19] $end
$var wire 1 EC \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\ [18] $end
$var wire 1 FC \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\ [17] $end
$var wire 1 GC \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\ [16] $end
$var wire 1 HC \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\ [15] $end
$var wire 1 IC \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\ [14] $end
$var wire 1 JC \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\ [13] $end
$var wire 1 KC \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\ [12] $end
$var wire 1 LC \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\ [11] $end
$var wire 1 MC \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\ [10] $end
$var wire 1 NC \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\ [9] $end
$var wire 1 OC \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\ [8] $end
$var wire 1 PC \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\ [7] $end
$var wire 1 QC \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\ [6] $end
$var wire 1 RC \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\ [5] $end
$var wire 1 SC \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\ [4] $end
$var wire 1 TC \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\ [3] $end
$var wire 1 UC \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\ [2] $end
$var wire 1 VC \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\ [1] $end
$var wire 1 WC \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\ [0] $end
$var wire 1 XC \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\ [74] $end
$var wire 1 YC \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\ [73] $end
$var wire 1 ZC \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\ [72] $end
$var wire 1 [C \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\ [71] $end
$var wire 1 \C \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\ [70] $end
$var wire 1 ]C \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\ [69] $end
$var wire 1 ^C \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\ [68] $end
$var wire 1 _C \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\ [67] $end
$var wire 1 `C \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\ [66] $end
$var wire 1 aC \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\ [65] $end
$var wire 1 bC \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\ [64] $end
$var wire 1 cC \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\ [63] $end
$var wire 1 dC \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\ [62] $end
$var wire 1 eC \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\ [61] $end
$var wire 1 fC \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\ [60] $end
$var wire 1 gC \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\ [59] $end
$var wire 1 hC \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\ [58] $end
$var wire 1 iC \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\ [57] $end
$var wire 1 jC \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\ [56] $end
$var wire 1 kC \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\ [55] $end
$var wire 1 lC \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\ [54] $end
$var wire 1 mC \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\ [53] $end
$var wire 1 nC \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\ [52] $end
$var wire 1 oC \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\ [51] $end
$var wire 1 pC \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\ [50] $end
$var wire 1 qC \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\ [49] $end
$var wire 1 rC \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\ [48] $end
$var wire 1 sC \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\ [47] $end
$var wire 1 tC \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\ [46] $end
$var wire 1 uC \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\ [45] $end
$var wire 1 vC \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\ [44] $end
$var wire 1 wC \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\ [43] $end
$var wire 1 xC \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\ [42] $end
$var wire 1 yC \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\ [41] $end
$var wire 1 zC \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\ [40] $end
$var wire 1 {C \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\ [39] $end
$var wire 1 |C \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\ [38] $end
$var wire 1 }C \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\ [37] $end
$var wire 1 ~C \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\ [36] $end
$var wire 1 !D \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\ [35] $end
$var wire 1 "D \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\ [34] $end
$var wire 1 #D \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\ [33] $end
$var wire 1 $D \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\ [32] $end
$var wire 1 %D \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\ [31] $end
$var wire 1 &D \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\ [30] $end
$var wire 1 'D \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\ [29] $end
$var wire 1 (D \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\ [28] $end
$var wire 1 )D \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\ [27] $end
$var wire 1 *D \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\ [26] $end
$var wire 1 +D \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\ [25] $end
$var wire 1 ,D \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\ [24] $end
$var wire 1 -D \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\ [23] $end
$var wire 1 .D \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\ [22] $end
$var wire 1 /D \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\ [21] $end
$var wire 1 0D \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\ [20] $end
$var wire 1 1D \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\ [19] $end
$var wire 1 2D \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\ [18] $end
$var wire 1 3D \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\ [17] $end
$var wire 1 4D \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\ [16] $end
$var wire 1 5D \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\ [15] $end
$var wire 1 6D \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\ [14] $end
$var wire 1 7D \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\ [13] $end
$var wire 1 8D \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\ [12] $end
$var wire 1 9D \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\ [11] $end
$var wire 1 :D \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\ [10] $end
$var wire 1 ;D \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\ [9] $end
$var wire 1 <D \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\ [8] $end
$var wire 1 =D \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\ [7] $end
$var wire 1 >D \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\ [6] $end
$var wire 1 ?D \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\ [5] $end
$var wire 1 @D \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\ [4] $end
$var wire 1 AD \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\ [3] $end
$var wire 1 BD \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\ [2] $end
$var wire 1 CD \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\ [1] $end
$var wire 1 DD \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\ [0] $end
$var wire 1 ED \fluxo_dados|bancoRegs|ALT_INV_Equal0~0_combout\ $end
$var wire 1 FD \fluxo_dados|bancoRegs|ALT_INV_registrador~43_combout\ $end
$var wire 1 GD \fluxo_dados|bancoRegs|ALT_INV_registrador~42_combout\ $end
$var wire 1 HD \fluxo_dados|bancoRegs|ALT_INV_registrador~41_combout\ $end
$var wire 1 ID \fluxo_dados|bancoRegs|ALT_INV_Equal1~0_combout\ $end
$var wire 1 JD \fluxo_dados|bancoRegs|ALT_INV_registrador~40_combout\ $end
$var wire 1 KD \fluxo_dados|bancoRegs|ALT_INV_registrador~39_combout\ $end
$var wire 1 LD \fluxo_dados|bancoRegs|ALT_INV_registrador~38_combout\ $end
$var wire 1 MD \fluxo_dados|UC_ULA|ALT_INV_jr~1_combout\ $end
$var wire 1 ND \fluxo_dados|ULA|ALT_INV_flag_zero~6_combout\ $end
$var wire 1 OD \fluxo_dados|ULA|ALT_INV_flag_zero~5_combout\ $end
$var wire 1 PD \fluxo_dados|ULA|ALT_INV_flag_zero~4_combout\ $end
$var wire 1 QD \fluxo_dados|ULA|ula22|mux_ula|ALT_INV_saida_MUX~2_combout\ $end
$var wire 1 RD \fluxo_dados|ULA|ula21|mux_ula|ALT_INV_saida_MUX~2_combout\ $end
$var wire 1 SD \fluxo_dados|ULA|ALT_INV_flag_zero~3_combout\ $end
$var wire 1 TD \fluxo_dados|ULA|ALT_INV_flag_zero~2_combout\ $end
$var wire 1 UD \fluxo_dados|ULA|ALT_INV_flag_zero~1_combout\ $end
$var wire 1 VD \fluxo_dados|ULA|ALT_INV_flag_zero~0_combout\ $end
$var wire 1 WD \fluxo_dados|ULA|ula26|mux_ula|ALT_INV_saida_MUX~1_combout\ $end
$var wire 1 XD \fluxo_dados|ULA|ula25|mux_ula|ALT_INV_saida_MUX~1_combout\ $end
$var wire 1 YD \fluxo_dados|ULA|ula23|mux_ula|ALT_INV_saida_MUX~3_combout\ $end
$var wire 1 ZD \fluxo_dados|ULA|ula22|soma_sub|ALT_INV_carry_out~combout\ $end
$var wire 1 [D \fluxo_dados|ULA|ula28|mux_ula|ALT_INV_saida_MUX~2_combout\ $end
$var wire 1 \D \fluxo_dados|ULA|ula27|mux_ula|ALT_INV_saida_MUX~1_combout\ $end
$var wire 1 ]D \UC|ALT_INV_Equal12~0_combout\ $end
$var wire 1 ^D \fluxo_dados|ULA|ula30|mux_ula|ALT_INV_saida_MUX~2_combout\ $end
$var wire 1 _D \fluxo_dados|ULA|ula0|mux_ula|ALT_INV_saida_MUX~2_combout\ $end
$var wire 1 `D \fluxo_dados|ULA|ula31|Overflow_exists|ALT_INV_overflow~0_combout\ $end
$var wire 1 aD \UC|ALT_INV_Equal9~0_combout\ $end
$var wire 1 bD \fluxo_dados|regMEMWB1|ALT_INV_DOUT\ [100] $end
$var wire 1 cD \fluxo_dados|regMEMWB1|ALT_INV_DOUT\ [99] $end
$var wire 1 dD \fluxo_dados|regMEMWB1|ALT_INV_DOUT\ [98] $end
$var wire 1 eD \fluxo_dados|regMEMWB1|ALT_INV_DOUT\ [97] $end
$var wire 1 fD \fluxo_dados|regMEMWB1|ALT_INV_DOUT\ [96] $end
$var wire 1 gD \fluxo_dados|regMEMWB1|ALT_INV_DOUT\ [95] $end
$var wire 1 hD \fluxo_dados|regMEMWB1|ALT_INV_DOUT\ [94] $end
$var wire 1 iD \fluxo_dados|regMEMWB1|ALT_INV_DOUT\ [93] $end
$var wire 1 jD \fluxo_dados|regMEMWB1|ALT_INV_DOUT\ [92] $end
$var wire 1 kD \fluxo_dados|regMEMWB1|ALT_INV_DOUT\ [91] $end
$var wire 1 lD \fluxo_dados|regMEMWB1|ALT_INV_DOUT\ [90] $end
$var wire 1 mD \fluxo_dados|regMEMWB1|ALT_INV_DOUT\ [89] $end
$var wire 1 nD \fluxo_dados|regMEMWB1|ALT_INV_DOUT\ [88] $end
$var wire 1 oD \fluxo_dados|regMEMWB1|ALT_INV_DOUT\ [87] $end
$var wire 1 pD \fluxo_dados|regMEMWB1|ALT_INV_DOUT\ [86] $end
$var wire 1 qD \fluxo_dados|regMEMWB1|ALT_INV_DOUT\ [85] $end
$var wire 1 rD \fluxo_dados|regMEMWB1|ALT_INV_DOUT\ [84] $end
$var wire 1 sD \fluxo_dados|regMEMWB1|ALT_INV_DOUT\ [83] $end
$var wire 1 tD \fluxo_dados|regMEMWB1|ALT_INV_DOUT\ [82] $end
$var wire 1 uD \fluxo_dados|regMEMWB1|ALT_INV_DOUT\ [81] $end
$var wire 1 vD \fluxo_dados|regMEMWB1|ALT_INV_DOUT\ [80] $end
$var wire 1 wD \fluxo_dados|regMEMWB1|ALT_INV_DOUT\ [79] $end
$var wire 1 xD \fluxo_dados|regMEMWB1|ALT_INV_DOUT\ [78] $end
$var wire 1 yD \fluxo_dados|regMEMWB1|ALT_INV_DOUT\ [77] $end
$var wire 1 zD \fluxo_dados|regMEMWB1|ALT_INV_DOUT\ [76] $end
$var wire 1 {D \fluxo_dados|regMEMWB1|ALT_INV_DOUT\ [75] $end
$var wire 1 |D \fluxo_dados|regMEMWB1|ALT_INV_DOUT\ [74] $end
$var wire 1 }D \fluxo_dados|regMEMWB1|ALT_INV_DOUT\ [73] $end
$var wire 1 ~D \fluxo_dados|regMEMWB1|ALT_INV_DOUT\ [72] $end
$var wire 1 !E \fluxo_dados|regMEMWB1|ALT_INV_DOUT\ [71] $end
$var wire 1 "E \fluxo_dados|regMEMWB1|ALT_INV_DOUT\ [70] $end
$var wire 1 #E \fluxo_dados|regMEMWB1|ALT_INV_DOUT\ [69] $end
$var wire 1 $E \fluxo_dados|regMEMWB1|ALT_INV_DOUT\ [68] $end
$var wire 1 %E \fluxo_dados|regMEMWB1|ALT_INV_DOUT\ [67] $end
$var wire 1 &E \fluxo_dados|regMEMWB1|ALT_INV_DOUT\ [66] $end
$var wire 1 'E \fluxo_dados|regMEMWB1|ALT_INV_DOUT\ [65] $end
$var wire 1 (E \fluxo_dados|regMEMWB1|ALT_INV_DOUT\ [64] $end
$var wire 1 )E \fluxo_dados|regMEMWB1|ALT_INV_DOUT\ [63] $end
$var wire 1 *E \fluxo_dados|regMEMWB1|ALT_INV_DOUT\ [62] $end
$var wire 1 +E \fluxo_dados|regMEMWB1|ALT_INV_DOUT\ [61] $end
$var wire 1 ,E \fluxo_dados|regMEMWB1|ALT_INV_DOUT\ [60] $end
$var wire 1 -E \fluxo_dados|regMEMWB1|ALT_INV_DOUT\ [59] $end
$var wire 1 .E \fluxo_dados|regMEMWB1|ALT_INV_DOUT\ [58] $end
$var wire 1 /E \fluxo_dados|regMEMWB1|ALT_INV_DOUT\ [57] $end
$var wire 1 0E \fluxo_dados|regMEMWB1|ALT_INV_DOUT\ [56] $end
$var wire 1 1E \fluxo_dados|regMEMWB1|ALT_INV_DOUT\ [55] $end
$var wire 1 2E \fluxo_dados|regMEMWB1|ALT_INV_DOUT\ [54] $end
$var wire 1 3E \fluxo_dados|regMEMWB1|ALT_INV_DOUT\ [53] $end
$var wire 1 4E \fluxo_dados|regMEMWB1|ALT_INV_DOUT\ [52] $end
$var wire 1 5E \fluxo_dados|regMEMWB1|ALT_INV_DOUT\ [51] $end
$var wire 1 6E \fluxo_dados|regMEMWB1|ALT_INV_DOUT\ [50] $end
$var wire 1 7E \fluxo_dados|regMEMWB1|ALT_INV_DOUT\ [49] $end
$var wire 1 8E \fluxo_dados|regMEMWB1|ALT_INV_DOUT\ [48] $end
$var wire 1 9E \fluxo_dados|regMEMWB1|ALT_INV_DOUT\ [47] $end
$var wire 1 :E \fluxo_dados|regMEMWB1|ALT_INV_DOUT\ [46] $end
$var wire 1 ;E \fluxo_dados|regMEMWB1|ALT_INV_DOUT\ [45] $end
$var wire 1 <E \fluxo_dados|regMEMWB1|ALT_INV_DOUT\ [44] $end
$var wire 1 =E \fluxo_dados|regMEMWB1|ALT_INV_DOUT\ [43] $end
$var wire 1 >E \fluxo_dados|regMEMWB1|ALT_INV_DOUT\ [42] $end
$var wire 1 ?E \fluxo_dados|regMEMWB1|ALT_INV_DOUT\ [41] $end
$var wire 1 @E \fluxo_dados|regMEMWB1|ALT_INV_DOUT\ [40] $end
$var wire 1 AE \fluxo_dados|regMEMWB1|ALT_INV_DOUT\ [39] $end
$var wire 1 BE \fluxo_dados|regMEMWB1|ALT_INV_DOUT\ [38] $end
$var wire 1 CE \fluxo_dados|regMEMWB1|ALT_INV_DOUT\ [37] $end
$var wire 1 DE \fluxo_dados|regMEMWB1|ALT_INV_DOUT\ [36] $end
$var wire 1 EE \fluxo_dados|regMEMWB1|ALT_INV_DOUT\ [35] $end
$var wire 1 FE \fluxo_dados|regMEMWB1|ALT_INV_DOUT\ [34] $end
$var wire 1 GE \fluxo_dados|regMEMWB1|ALT_INV_DOUT\ [33] $end
$var wire 1 HE \fluxo_dados|regMEMWB1|ALT_INV_DOUT\ [32] $end
$var wire 1 IE \fluxo_dados|regMEMWB1|ALT_INV_DOUT\ [31] $end
$var wire 1 JE \fluxo_dados|regMEMWB1|ALT_INV_DOUT\ [30] $end
$var wire 1 KE \fluxo_dados|regMEMWB1|ALT_INV_DOUT\ [29] $end
$var wire 1 LE \fluxo_dados|regMEMWB1|ALT_INV_DOUT\ [28] $end
$var wire 1 ME \fluxo_dados|regMEMWB1|ALT_INV_DOUT\ [27] $end
$var wire 1 NE \fluxo_dados|regMEMWB1|ALT_INV_DOUT\ [26] $end
$var wire 1 OE \fluxo_dados|regMEMWB1|ALT_INV_DOUT\ [25] $end
$var wire 1 PE \fluxo_dados|regMEMWB1|ALT_INV_DOUT\ [24] $end
$var wire 1 QE \fluxo_dados|regMEMWB1|ALT_INV_DOUT\ [23] $end
$var wire 1 RE \fluxo_dados|regMEMWB1|ALT_INV_DOUT\ [22] $end
$var wire 1 SE \fluxo_dados|regMEMWB1|ALT_INV_DOUT\ [21] $end
$var wire 1 TE \fluxo_dados|regMEMWB1|ALT_INV_DOUT\ [20] $end
$var wire 1 UE \fluxo_dados|regMEMWB1|ALT_INV_DOUT\ [19] $end
$var wire 1 VE \fluxo_dados|regMEMWB1|ALT_INV_DOUT\ [18] $end
$var wire 1 WE \fluxo_dados|regMEMWB1|ALT_INV_DOUT\ [17] $end
$var wire 1 XE \fluxo_dados|regMEMWB1|ALT_INV_DOUT\ [16] $end
$var wire 1 YE \fluxo_dados|regMEMWB1|ALT_INV_DOUT\ [15] $end
$var wire 1 ZE \fluxo_dados|regMEMWB1|ALT_INV_DOUT\ [14] $end
$var wire 1 [E \fluxo_dados|regMEMWB1|ALT_INV_DOUT\ [13] $end
$var wire 1 \E \fluxo_dados|regMEMWB1|ALT_INV_DOUT\ [12] $end
$var wire 1 ]E \fluxo_dados|regMEMWB1|ALT_INV_DOUT\ [11] $end
$var wire 1 ^E \fluxo_dados|regMEMWB1|ALT_INV_DOUT\ [10] $end
$var wire 1 _E \fluxo_dados|regMEMWB1|ALT_INV_DOUT\ [9] $end
$var wire 1 `E \fluxo_dados|regMEMWB1|ALT_INV_DOUT\ [8] $end
$var wire 1 aE \fluxo_dados|regMEMWB1|ALT_INV_DOUT\ [7] $end
$var wire 1 bE \fluxo_dados|regMEMWB1|ALT_INV_DOUT\ [6] $end
$var wire 1 cE \fluxo_dados|regMEMWB1|ALT_INV_DOUT\ [5] $end
$var wire 1 dE \UC|ALT_INV_Equal8~0_combout\ $end
$var wire 1 eE \UC|ALT_INV_Equal5~0_combout\ $end
$var wire 1 fE \fluxo_dados|ALT_INV_selmuxBeq~0_combout\ $end
$var wire 1 gE \fluxo_dados|PC_entity|ALT_INV_DOUT[11]~0_combout\ $end
$var wire 1 hE \fluxo_dados|mux_PC|ALT_INV_saida_MUX[22]~2_combout\ $end
$var wire 1 iE \UC|ALT_INV_Equal13~0_combout\ $end
$var wire 1 jE \fluxo_dados|ULA|ALT_INV_flag_zero~7_combout\ $end
$var wire 1 kE \fluxo_dados|mux_PC|ALT_INV_saida_MUX[22]~0_combout\ $end
$upscope $end
$upscope $end
$enddefinitions $end
#0
$dumpvars
0$
0%
0&
0'
0(
0)
0*
0+
0,
0-
0.
0/
00
01
02
03
04
05
06
07
08
09
0:
0;
0<
0=
0>
0?
0@
0A
0B
0C
0E
0F
0G
0H
0I
0J
0K
0L
0M
0N
0O
0P
0Q
0R
0S
0T
0U
0V
0W
0X
0Y
0Z
0[
0\
0]
0^
0_
0`
0a
0b
0c
0d
0e
0f
0g
0h
0i
0j
0k
0l
0m
0n
0o
0p
0q
0r
0s
0t
0u
0v
0w
0x
0y
0z
0{
0|
0}
0~
0!!
0"!
0#!
0$!
0%!
0&!
0'!
0(!
0)!
0*!
0+!
0,!
0-!
0.!
0/!
00!
01!
02!
03!
04!
05!
06!
07!
08!
09!
0:!
0;!
0<!
0=!
0>!
0?!
0@!
0A!
0B!
0C!
0D!
0E!
0F!
0{.
0|.
0}.
0~.
0!/
0"/
0#/
0$/
0%/
0&/
0'/
0(/
0_(
0`(
0a(
0b(
0c(
0d(
1e(
0f(
0g(
1h(
0C.
0D.
0E.
0F.
0G.
0H.
0I.
0J.
0K.
0L.
0M.
0N.
0G(
0H(
0I(
0J(
0K(
0L(
1M(
0N(
0O(
1P(
05.
06.
07.
08.
09.
0:.
0;.
0<.
0=.
0>.
0?.
0@.
0A%
0B%
0C%
0D%
0E%
0F%
1G%
0H%
0I%
1J%
0I,
0J,
0K,
0L,
0M,
0N,
0O,
0P,
0Q,
0R,
0S,
0T,
05%
06%
07%
08%
09%
0:%
0;%
0<%
0=%
0>%
0Y%
0Z%
0[%
0\%
0]%
0^%
1_%
0`%
0a%
1b%
0W,
0X,
0Y,
0Z,
0[,
0\,
0],
0^,
0_,
0`,
0a,
0b,
0M%
0N%
0O%
0P%
0Q%
0R%
0S%
0T%
0U%
0V%
0q%
0r%
0s%
0t%
0u%
0v%
1w%
0x%
0y%
1z%
0e,
0f,
0g,
0h,
0i,
0j,
0k,
0l,
0m,
0n,
0o,
0p,
0e%
0f%
0g%
0h%
0i%
0j%
0k%
0l%
0m%
0n%
0+&
0,&
0-&
0.&
0/&
00&
11&
02&
03&
14&
0s,
0t,
0u,
0v,
0w,
0x,
0y,
0z,
0{,
0|,
0},
0~,
0}%
0~%
0!&
0"&
0#&
0$&
0%&
0&&
0'&
0(&
0C&
0D&
0E&
0F&
0G&
0H&
1I&
0J&
0K&
1L&
0#-
0$-
0%-
0&-
0'-
0(-
0)-
0*-
0+-
0,-
0--
0.-
07&
08&
09&
0:&
0;&
0<&
0=&
0>&
0?&
0@&
0[&
0\&
0]&
0^&
0_&
0`&
1a&
0b&
0c&
1d&
01-
02-
03-
04-
05-
06-
07-
08-
09-
0:-
0;-
0<-
0O&
0P&
0Q&
0R&
0S&
0T&
0U&
0V&
0W&
0X&
0s&
0t&
0u&
0v&
0w&
0x&
1y&
0z&
0{&
1|&
0?-
0@-
0A-
0B-
0C-
0D-
0E-
0F-
0G-
0H-
0I-
0J-
0g&
0h&
0i&
0j&
0k&
0l&
0m&
0n&
0o&
0p&
0-'
0.'
0/'
00'
01'
02'
13'
04'
05'
16'
0M-
0N-
0O-
0P-
0Q-
0R-
0S-
0T-
0U-
0V-
0W-
0X-
0!'
0"'
0#'
0$'
0%'
0&'
0''
0('
0)'
0*'
0E'
0F'
0G'
0H'
0I'
0J'
1K'
0L'
0M'
1N'
0[-
0\-
0]-
0^-
0_-
0`-
0a-
0b-
0c-
0d-
0e-
0f-
09'
0:'
0;'
0<'
0='
0>'
0?'
0@'
0A'
0B'
0]'
0^'
0_'
0`'
0a'
0b'
1c'
0d'
0e'
1f'
0i-
0j-
0k-
0l-
0m-
0n-
0o-
0p-
0q-
0r-
0s-
0t-
0Q'
0R'
0S'
0T'
0U'
0V'
0W'
0X'
0Y'
0Z'
0u'
0v'
0w'
0x'
0y'
0z'
1{'
0|'
0}'
1~'
0w-
0x-
0y-
0z-
0{-
0|-
0}-
0~-
0!.
0".
0#.
0$.
0i'
0j'
0k'
0l'
0m'
0n'
0o'
0p'
0q'
0r'
0/(
00(
01(
02(
03(
04(
15(
06(
07(
18(
0'.
0(.
0).
0*.
0+.
0,.
0-.
0..
0/.
00.
01.
02.
0#(
0$(
0%(
0&(
0'(
0((
0)(
0*(
0+(
0,(
0;(
0<(
0=(
0>(
0?(
0@(
0A(
0B(
0C(
0D(
0S(
0T(
0U(
0V(
0W(
0X(
0Y(
0Z(
0[(
0\(
0w(
0x(
0y(
0z(
0{(
0|(
1}(
0~(
0!)
1")
0Q.
0R.
0S.
0T.
0U.
0V.
0W.
0X.
0Y.
0Z.
0[.
0\.
0k(
0l(
0m(
0n(
0o(
0p(
0q(
0r(
0s(
0t(
01)
02)
03)
04)
05)
06)
17)
08)
09)
1:)
0_.
0`.
0a.
0b.
0c.
0d.
0e.
0f.
0g.
0h.
0i.
0j.
0%)
0&)
0')
0()
0))
0*)
0+)
0,)
0-)
0.)
0I)
0J)
0K)
0L)
0M)
0N)
1O)
0P)
0Q)
1R)
0m.
0n.
0o.
0p.
0q.
0r.
0s.
0t.
0u.
0v.
0w.
0x.
0=)
0>)
0?)
0@)
0A)
0B)
0C)
0D)
0E)
0F)
0y)
0z)
0{)
0|)
0})
0~)
1!*
0"*
0#*
1$*
0+/
0,/
0-/
0./
0//
00/
01/
02/
03/
04/
05/
06/
0m)
0n)
0o)
0p)
0q)
0r)
0s)
0t)
0u)
0v)
03*
04*
05*
06*
07*
08*
19*
0:*
0;*
1<*
09/
0:/
0;/
0</
0=/
0>/
0?/
0@/
0A/
0B/
0C/
0D/
0'*
0(*
0)*
0**
0+*
0,*
0-*
0.*
0/*
00*
0K*
0L*
0M*
0N*
0O*
0P*
1Q*
0R*
0S*
1T*
0G/
0H/
0I/
0J/
0K/
0L/
0M/
0N/
0O/
0P/
0Q/
0R/
0?*
0@*
0A*
0B*
0C*
0D*
0E*
0F*
0G*
0H*
0c*
0d*
0e*
0f*
0g*
0h*
1i*
0j*
0k*
1l*
0U/
0V/
0W/
0X/
0Y/
0Z/
0[/
0\/
0]/
0^/
0_/
0`/
0W*
0X*
0Y*
0Z*
0[*
0\*
0]*
0^*
0_*
0`*
0{*
0|*
0}*
0~*
0!+
0"+
1#+
0$+
0%+
1&+
0c/
0d/
0e/
0f/
0g/
0h/
0i/
0j/
0k/
0l/
0m/
0n/
0o*
0p*
0q*
0r*
0s*
0t*
0u*
0v*
0w*
0x*
0U)
0V)
0W)
0X)
0Y)
0Z)
0[)
0\)
0])
0^)
0{$
0|$
0}$
0~$
0!%
0"%
0#%
0$%
0%%
0&%
0w"
0x"
0y"
0z"
0{"
0|"
0}"
0~"
0!#
0"#
07+
08+
09+
0:+
0;+
0<+
0=+
0>+
0?+
0@+
0A+
0B+
01#
02#
03#
04#
05#
06#
07#
08#
09#
0:#
0-,
0.,
0/,
00,
01,
02,
03,
04,
05,
06,
07,
08,
0c$
0d$
0e$
0f$
0g$
0h$
0i$
0j$
0k$
0l$
0Q!
0R!
0S!
0T!
0U!
0V!
0W!
0X!
0Y!
0Z!
0[!
0\!
0]!
0^!
0_!
0`!
0a!
0b!
0c!
0d!
0e!
0f!
0g!
0h!
0i!
0j!
0k!
0l!
0m!
0n!
0o!
0p!
0q!
0r!
0s!
0t!
0u!
0v!
0w!
0x!
0y!
0z!
0{!
0|!
0}!
0~!
0!"
0""
0#"
0$"
0%"
0&"
0'"
0("
0)"
0*"
0+"
0,"
0-"
0."
0/"
00"
01"
02"
03"
04"
05"
06"
07"
08"
09"
0:"
0;"
0<"
0="
0>"
0?"
0@"
0A"
0B"
0C"
0D"
0E"
0F"
0G"
0H"
0I"
0J"
0K"
0L"
0M"
0N"
0O"
0P"
0Q"
0R"
0S"
0T"
0U"
0V"
0W"
0X"
0Y"
0Z"
0["
0\"
0]"
0^"
0_"
0`"
0a"
0b"
0c"
0d"
0e"
0f"
0g"
0h"
0i"
0j"
0k"
0l"
0m"
0n"
0o"
0p"
0q"
0r"
0v"
0##
0$#
0/#
00#
0;#
0<#
0G#
0H#
0S#
0T#
0_#
0`#
0k#
0l#
0w#
0x#
0%$
0&$
01$
02$
0=$
0>$
0I$
0J$
0U$
0V$
0a$
0b$
0m$
0n$
0y$
0z$
0'%
0(%
03%
04%
0?%
0@%
0K%
0L%
0W%
0X%
0c%
0d%
0o%
0p%
0{%
0|%
0)&
0*&
05&
06&
0A&
0B&
0M&
0N&
0Y&
0Z&
0e&
0f&
0q&
0r&
0}&
0~&
0+'
0,'
07'
08'
0C'
0D'
0O'
0P'
0['
0\'
0g'
0h'
0s'
0t'
0!(
0"(
0-(
0.(
09(
0:(
0E(
0F(
0Q(
0R(
0](
0^(
0i(
0j(
0u(
0v(
0#)
0$)
0/)
00)
0;)
0<)
0G)
0H)
0S)
0T)
0_)
0`)
0k)
0l)
0w)
0x)
0%*
0&*
01*
02*
0=*
0>*
0I*
0J*
0U*
0V*
0a*
0b*
0m*
0n*
0y*
0z*
0'+
0(+
05+
06+
0C+
0D+
0Q+
0R+
0_+
0`+
0m+
0n+
0{+
0|+
0+,
0,,
09,
0:,
0G,
0H,
0U,
0V,
0c,
0d,
0q,
0r,
0!-
0"-
0/-
00-
0=-
0>-
0K-
0L-
0Y-
0Z-
0g-
0h-
0u-
0v-
0%.
0&.
03.
04.
0A.
0B.
0O.
0P.
0].
0^.
0k.
0l.
0y.
0z.
0)/
0*/
07/
08/
0E/
0F/
0S/
0T/
0a/
0b/
0o/
0Y6
0Z6
0[6
0\6
0]6
0^6
0_6
0`6
0a6
0b6
0c6
0d6
0e6
0f6
0g6
0h6
0i6
0j6
0k6
0l6
0m6
0n6
0o6
0p6
0q6
0r6
0s6
0t6
0u6
0v6
0w6
0x6
0y6
xz6
0{6
0|6
0}6
0~6
0!7
0"7
0#7
x$7
0%7
x&7
0'7
0(7
0)7
0*7
0+7
0,7
x-7
x.7
x/7
x07
x17
x27
x37
x47
057
067
077
087
097
0:7
0;7
0<7
0=7
0>7
0?7
0@7
0A7
0B7
0C7
0D7
0E7
0F7
0G7
0H7
0I7
0J7
0K7
0L7
0M7
0N7
0O7
0P7
0Q7
0R7
0S7
0T7
0U7
0V7
0W7
0X7
0Y7
0Z7
0[7
0\7
0]7
0^7
0_7
0`7
0a7
0b7
0c7
xd7
xe7
0f7
xg7
xh7
xi7
xj7
xk7
xl7
xm7
0n7
0o7
0p7
0q7
0r7
0s7
0t7
0u7
0v7
0w7
0x7
0y7
0z7
0{7
0|7
0}7
0~7
0!8
0"8
0#8
0$8
0%8
0&8
0'8
0(8
0)8
0*8
0+8
0,8
0-8
0.8
0/8
008
018
028
038
048
058
068
078
088
098
0:8
0;8
0<8
0=8
0>8
0?8
0@8
0A8
0B8
0C8
0D8
0E8
0F8
0G8
0H8
0I8
0J8
0K8
0L8
0M8
0N8
0O8
0P8
0Q8
0R8
0S8
0T8
0U8
0V8
0W8
0X8
0Y8
0Z8
0[8
0\8
0]8
0^8
0_8
0`8
0a8
0b8
0c8
0d8
0e8
0f8
0g8
0h8
0i8
0j8
0k8
0l8
0m8
0n8
0o8
0p8
xq8
xr8
xs8
xt8
xu8
xv8
xw8
xx8
xy8
xz8
x{8
x|8
x}8
x~8
x!9
x"9
0#9
x$9
x%9
x&9
x'9
x(9
x)9
x*9
x+9
x,9
x-9
x.9
x/9
x09
x19
x29
039
049
059
069
x79
x89
x99
x:9
x;9
x<9
x=9
x>9
x?9
x@9
xA9
xB9
xC9
xD9
xE9
xF9
0G9
xH9
xI9
1J9
xK9
xL9
0M9
0N9
0O9
0P9
0Q9
0R9
0S9
0T9
0U9
0V9
0W9
0X9
0Y9
0Z9
0[9
0\9
0]9
0^9
0_9
0`9
0a9
0b9
0c9
0d9
0e9
0f9
0g9
0h9
0i9
0j9
0k9
0l9
0m9
0n9
0o9
0p9
0q9
0r9
0s9
0t9
0u9
0v9
0w9
0x9
0y9
0z9
0{9
0|9
0}9
0~9
0!:
0":
0#:
0$:
0%:
0&:
0':
0(:
0):
0*:
0+:
0,:
0-:
0.:
0/:
00:
01:
02:
03:
04:
05:
06:
07:
08:
09:
0::
0;:
0<:
0=:
0>:
0?:
0@:
0A:
0B:
0C:
0D:
0E:
0F:
0G:
0H:
0I:
0J:
0K:
0L:
0M:
0N:
0O:
0P:
0Q:
0R:
0S:
0T:
0U:
0V:
0W:
0X:
0Y:
0Z:
0[:
0\:
0]:
0^:
0_:
0`:
0a:
0b:
0c:
0d:
0e:
0f:
0g:
0h:
0i:
0j:
0k:
0l:
0m:
0n:
0o:
0p:
0q:
0r:
0s:
0t:
0u:
0v:
0w:
0x:
0y:
0z:
0{:
0|:
0}:
0~:
0!;
0";
0#;
0$;
0%;
0&;
0';
0(;
0);
0*;
0+;
0,;
0-;
0.;
0/;
00;
01;
02;
03;
04;
05;
06;
07;
08;
09;
0:;
0;;
0<;
0=;
0>;
0?;
0@;
0A;
xB;
xC;
0D;
xE;
xF;
0G;
0H;
0I;
0J;
0K;
0L;
0M;
0N;
0O;
0P;
0Q;
0R;
0S;
0T;
0U;
0V;
0W;
0X;
0Y;
0Z;
0[;
0\;
0];
0^;
0_;
0`;
0a;
0b;
0c;
0d;
0e;
0f;
0g;
0h;
0i;
0j;
0k;
0l;
0m;
0n;
0o;
0p;
0q;
0r;
0s;
0t;
0u;
0v;
0w;
0x;
0y;
0z;
0{;
0|;
0};
0~;
0!<
0"<
0#<
0$<
0%<
0&<
0'<
0(<
0)<
0*<
0+<
0,<
0-<
0.<
0/<
00<
01<
02<
03<
04<
05<
06<
07<
08<
09<
0:<
0;<
0<<
0=<
0><
0?<
0@<
0A<
0B<
0C<
0D<
0E<
0F<
0G<
0H<
0I<
0J<
0K<
0L<
0M<
0N<
0O<
0P<
0Q<
0R<
0S<
0T<
0U<
0V<
0W<
xX<
0Y<
0Z<
0[<
0\<
0]<
0^<
0_<
0`<
0a<
0b<
0c<
0d<
0e<
0f<
0g<
0h<
0i<
0j<
0k<
0l<
0m<
0n<
0o<
0p<
0q<
0r<
0s<
0t<
0u<
0v<
0w<
0x<
0y<
0z<
0{<
0|<
0}<
0~<
0!=
0"=
0#=
0$=
0%=
0&=
0'=
0(=
0)=
0*=
0+=
0,=
0-=
0.=
0/=
00=
01=
02=
03=
04=
05=
06=
07=
08=
09=
0:=
1O=
xP=
1Q=
1R=
1S=
1T=
1U=
1V=
1W=
xX=
1Y=
xZ=
1[=
1\=
1]=
1^=
1_=
1`=
xa=
xb=
xc=
xd=
xe=
xf=
xg=
xh=
1i=
1j=
1k=
1l=
1m=
1n=
1o>
1p>
1q>
1r>
1s>
1t>
1u>
1v>
1w>
xx>
xy>
xz>
x{>
x|>
x}>
x~>
x!?
x"?
x#?
1$?
1%?
1&?
1'?
1(?
1)?
1*?
1+?
1,?
1-?
1.?
1/?
10?
11?
12?
13?
14?
15?
16?
17?
18?
19?
1:?
1;?
1<?
1=?
1>?
1??
1@?
1A?
1B?
1C?
1D?
1E?
1F?
1G?
1H?
1I?
1J?
1K?
1L?
1M?
1N?
1O?
1P?
1Q?
1R?
1S?
1T?
1U?
1V?
1W?
1X?
1Y?
1Z?
1[?
1\?
1]?
1^?
1_?
1`?
1a?
1b?
1c?
1d?
1e?
1f?
1g?
1h?
1i?
1j?
1k?
1l?
1m?
1n?
1o?
1p?
1q?
1r?
1s?
1t?
1u?
1v?
1w?
1x?
1y?
1z?
1{?
1|?
1}?
1~?
1!@
1"@
1#@
1$@
1%@
1&@
x'@
x(@
x)@
x*@
x+@
x,@
x-@
x.@
x/@
x0@
x1@
x2@
x3@
x4@
x5@
x6@
17@
x8@
x9@
x:@
x;@
x<@
x=@
x>@
x?@
x@@
xA@
xB@
xC@
xD@
xE@
xF@
1G@
1H@
1I@
1J@
1b@
1dA
1eA
1fA
1gA
1hA
1iA
1jA
1kA
1lA
1mA
1nA
1oA
1pA
1qA
1rA
1sA
1tA
1uA
1vA
1wA
1xA
1yA
1zA
1{A
1|A
1}A
1~A
1!B
1"B
1#B
1kB
1lB
1mB
1nB
1oB
1pB
1qB
1rB
1sB
1tB
1uB
1vB
1wB
1xB
1yB
1zB
1{B
1|B
1}B
1~B
1!C
1"C
1#C
1$C
1%C
1&C
1'C
1(C
1)C
1*C
1+C
1,C
1-C
1.C
1/C
10C
11C
12C
13C
14C
15C
16C
17C
18C
19C
1:C
1;C
1<C
1=C
1>C
1?C
1@C
1AC
1BC
1CC
1DC
1EC
1FC
1GC
1HC
1IC
1JC
1KC
1LC
xMC
1NC
1OC
1PC
1QC
1RC
1SC
1TC
1UC
1VC
1WC
1XC
1YC
1ZC
1[C
1\C
1]C
1^C
1_C
1`C
1aC
1bC
1cC
1dC
1eC
1fC
1gC
1hC
1iC
1jC
1kC
1lC
1mC
1nC
1oC
1pC
1qC
1rC
1sC
1tC
1uC
1vC
1wC
1xC
1yC
1zC
1{C
1|C
1}C
1~C
1!D
1"D
1#D
1$D
1%D
1&D
1'D
1(D
1)D
1*D
1+D
1,D
1-D
1.D
1/D
10D
11D
12D
13D
14D
15D
16D
17D
18D
19D
1:D
1;D
1<D
1=D
1>D
1?D
1@D
1AD
1BD
1CD
1DD
1bD
1cD
1dD
1eD
1fD
1gD
1hD
1iD
1jD
1kD
1lD
1mD
1nD
1oD
1pD
1qD
1rD
1sD
1tD
1uD
1vD
1wD
1xD
1yD
1zD
1{D
1|D
1}D
1~D
1!E
1"E
1#E
1$E
1%E
1&E
1'E
1(E
1)E
1*E
1+E
1,E
1-E
1.E
1/E
10E
11E
12E
13E
14E
15E
16E
17E
18E
19E
1:E
1;E
1<E
1=E
1>E
1?E
1@E
1AE
1BE
1CE
1DE
1EE
1FE
1GE
1HE
1IE
1JE
1KE
1LE
1ME
1NE
1OE
1PE
1QE
1RE
1SE
1TE
1UE
1VE
1WE
1XE
1YE
1ZE
1[E
1\E
1]E
1^E
1_E
1`E
1aE
1bE
1cE
0o$
0p$
0q$
0r$
0s$
0t$
1u$
0v$
0w$
1x$
0=#
0>#
0?#
0@#
0A#
0B#
1C#
0D#
0E#
1F#
0%#
0&#
0'#
0(#
0)#
0*#
1+#
0,#
0-#
1.#
0U#
0V#
0W#
0X#
0Y#
0Z#
1[#
0\#
0]#
1^#
0m#
0n#
0o#
0p#
0q#
0r#
1s#
0t#
0u#
1v#
0'$
0($
0)$
0*$
0+$
0,$
1-$
0.$
0/$
10$
0?$
0@$
0A$
0B$
0C$
0D$
1E$
0F$
0G$
1H$
0o+
0p+
0q+
0r+
0s+
0t+
0u+
0v+
0w+
0x+
0y+
0z+
03$
04$
05$
06$
07$
08$
09$
0:$
0;$
0<$
0W$
0X$
0Y$
0Z$
0[$
0\$
1]$
0^$
0_$
1`$
0}+
0~+
0!,
0",
0#,
0$,
0%,
0&,
0',
0(,
0),
0*,
0K$
0L$
0M$
0N$
0O$
0P$
0Q$
0R$
0S$
0T$
0a+
0b+
0c+
0d+
0e+
0f+
0g+
0h+
0i+
0j+
0k+
0l+
0y#
0z#
0{#
0|#
0}#
0~#
0!$
0"$
0#$
0$$
0S+
0T+
0U+
0V+
0W+
0X+
0Y+
0Z+
0[+
0\+
0]+
0^+
0a#
0b#
0c#
0d#
0e#
0f#
0g#
0h#
0i#
0j#
0E+
0F+
0G+
0H+
0I+
0J+
0K+
0L+
0M+
0N+
0O+
0P+
0I#
0J#
0K#
0L#
0M#
0N#
0O#
0P#
0Q#
0R#
0)+
0*+
0++
0,+
0-+
0.+
0/+
00+
01+
02+
03+
04+
0)%
0*%
0+%
0,%
0-%
0.%
1/%
00%
01%
12%
0;,
0<,
0=,
0>,
0?,
0@,
0A,
0B,
0C,
0D,
0E,
0F,
0a)
0b)
0c)
0d)
0e)
0f)
1g)
0h)
0i)
1j)
0!
0"
0#
0D
0G!
1H!
xI!
1J!
1K!
1L!
1M!
1N!
1O!
0P!
0s"
0t"
0u"
0p/
1q/
0r/
0s/
0t/
0u/
1v/
0w/
0x/
0y/
0z/
0{/
0|/
0}/
0~/
0!0
1"0
0#0
1$0
1%0
0&0
1'0
0(0
0)0
1*0
0+0
0,0
0-0
0.0
0/0
000
010
020
030
140
050
060
170
080
190
0:0
0;0
0<0
1=0
0>0
1?0
0@0
0A0
0B0
0C0
0D0
0E0
0F0
0G0
0H0
1I0
0J0
0K0
0L0
0M0
0N0
0O0
0P0
0Q0
0R0
0S0
0T0
0U0
0V0
0W0
0X0
0Y0
0Z0
0[0
0\0
0]0
0^0
0_0
0`0
0a0
0b0
0c0
0d0
0e0
0f0
0g0
0h0
0i0
0j0
1k0
0l0
0m0
0n0
1o0
0p0
0q0
0r0
0s0
0t0
0u0
0v0
0w0
0x0
0y0
1z0
0{0
0|0
0}0
0~0
0!1
0"1
0#1
0$1
1%1
0&1
0'1
0(1
0)1
0*1
0+1
0,1
0-1
0.1
0/1
001
011
021
031
141
151
061
071
081
091
0:1
0;1
0<1
0=1
0>1
0?1
0@1
0A1
0B1
0C1
0D1
0E1
0F1
0G1
0H1
0I1
0J1
0K1
0L1
0M1
0N1
0O1
0P1
0Q1
0R1
0S1
1T1
0U1
0V1
0W1
0X1
0Y1
0Z1
0[1
0\1
0]1
0^1
1_1
0`1
0a1
0b1
0c1
0d1
0e1
0f1
0g1
0h1
0i1
0j1
0k1
0l1
0m1
0n1
0o1
0p1
0q1
0r1
0s1
0t1
0u1
0v1
0w1
0x1
0y1
0z1
0{1
0|1
0}1
0~1
1!2
0"2
0#2
0$2
0%2
0&2
0'2
0(2
0)2
0*2
0+2
0,2
0-2
0.2
0/2
002
012
022
032
042
052
062
072
082
092
0:2
0;2
0<2
0=2
0>2
0?2
0@2
0A2
0B2
0C2
0D2
0E2
0F2
0G2
0H2
0I2
0J2
0K2
0L2
0M2
0N2
0O2
0P2
1Q2
0R2
0S2
0T2
0U2
0V2
0W2
0X2
0Y2
0Z2
0[2
0\2
0]2
0^2
0_2
0`2
0a2
0b2
0c2
0d2
0e2
0f2
0g2
0h2
0i2
0j2
0k2
0l2
0m2
0n2
0o2
0p2
0q2
0r2
0s2
0t2
0u2
0v2
1w2
0x2
0y2
0z2
0{2
0|2
0}2
0~2
0!3
0"3
0#3
0$3
0%3
0&3
0'3
0(3
0)3
0*3
0+3
0,3
0-3
0.3
0/3
003
013
023
033
043
053
063
073
083
093
0:3
0;3
0<3
0=3
0>3
0?3
0@3
0A3
0B3
0C3
0D3
0E3
0F3
0G3
0H3
0I3
0J3
0K3
0L3
0M3
0N3
0O3
0P3
0Q3
0R3
0S3
0T3
0U3
0V3
0W3
0X3
0Y3
0Z3
0[3
0\3
0]3
0^3
0_3
0`3
0a3
0b3
0c3
0d3
0e3
0f3
0g3
0h3
0i3
0j3
0k3
1l3
0m3
0n3
0o3
0p3
0q3
0r3
0s3
0t3
0u3
0v3
0w3
0x3
0y3
0z3
0{3
0|3
0}3
0~3
0!4
0"4
0#4
0$4
0%4
0&4
0'4
0(4
0)4
0*4
0+4
0,4
0-4
0.4
0/4
004
014
024
034
044
054
064
074
084
094
1:4
0;4
0<4
0=4
0>4
0?4
0@4
0A4
0B4
0C4
0D4
0E4
0F4
0G4
0H4
0I4
0J4
0K4
0L4
0M4
0N4
0O4
0P4
0Q4
0R4
0S4
0T4
0U4
0V4
0W4
0X4
0Y4
0Z4
0[4
0\4
0]4
0^4
0_4
0`4
0a4
0b4
0c4
0d4
0e4
0f4
0g4
0h4
0i4
0j4
0k4
0l4
0m4
0n4
0o4
0p4
0q4
0r4
0s4
0t4
0u4
0v4
0w4
0x4
0y4
0z4
0{4
0|4
0}4
0~4
0!5
0"5
0#5
0$5
0%5
0&5
0'5
0(5
0)5
0*5
0+5
0,5
0-5
0.5
0/5
005
015
025
035
045
055
065
075
085
095
0:5
1;5
0<5
0=5
0>5
0?5
0@5
0A5
0B5
0C5
0D5
0E5
0F5
0G5
0H5
0I5
0J5
0K5
0L5
0M5
0N5
0O5
0P5
0Q5
0R5
0S5
0T5
0U5
0V5
0W5
0X5
1Y5
1Z5
0[5
0\5
0]5
0^5
0_5
0`5
0a5
0b5
0c5
1d5
0e5
0f5
1g5
0h5
0i5
0j5
1k5
0l5
1m5
1n5
1o5
0p5
0q5
1r5
0s5
1t5
1u5
1v5
1w5
0x5
0y5
1z5
1{5
1|5
0}5
0~5
0!6
0"6
0#6
0$6
0%6
0&6
0'6
0(6
0)6
0*6
0+6
0,6
0-6
0.6
0/6
006
016
026
036
046
056
066
176
086
096
0:6
0;6
0<6
0=6
0>6
0?6
0@6
0A6
0B6
0C6
0D6
0E6
0F6
0G6
1H6
1I6
0J6
0K6
0L6
0M6
0N6
0O6
0P6
0Q6
0R6
0S6
0T6
0U6
0V6
1W6
0X6
1;=
1<=
1==
1>=
1?=
1@=
1A=
1B=
1C=
1D=
1E=
1F=
1G=
1H=
1I=
1J=
1K=
1L=
1M=
1N=
1o=
1p=
1q=
1r=
1s=
1t=
1u=
1v=
1w=
1x=
1y=
1z=
1{=
1|=
1}=
1~=
1!>
1">
1#>
1$>
1%>
1&>
1'>
1(>
1)>
1*>
1+>
1,>
1->
1.>
1/>
10>
11>
12>
13>
14>
15>
16>
17>
18>
19>
1:>
1;>
1<>
1=>
1>>
1?>
1@>
1A>
1B>
1C>
1D>
1E>
1F>
1G>
1H>
1I>
1J>
1K>
1L>
0M>
1N>
1O>
1P>
1Q>
1R>
1S>
1T>
1U>
1V>
1W>
1X>
1Y>
1Z>
1[>
1\>
1]>
1^>
1_>
1`>
1a>
1b>
1c>
1d>
1e>
1f>
1g>
1h>
1i>
1j>
1k>
1l>
1m>
1n>
1K@
1L@
0M@
1N@
1O@
1P@
1Q@
1R@
1S@
1T@
0U@
1V@
1W@
1X@
1Y@
1Z@
1[@
1\@
1]@
1^@
1_@
1`@
1a@
1c@
1d@
1e@
1f@
1g@
1h@
1i@
1j@
1k@
1l@
1m@
1n@
1o@
1p@
1q@
1r@
0s@
1t@
1u@
1v@
1w@
1x@
0y@
1z@
1{@
1|@
1}@
1~@
1!A
1"A
1#A
1$A
1%A
1&A
1'A
0(A
0)A
1*A
1+A
1,A
1-A
1.A
1/A
10A
11A
12A
03A
14A
15A
16A
17A
18A
19A
1:A
1;A
1<A
1=A
1>A
1?A
1@A
0AA
1BA
1CA
1DA
1EA
1FA
1GA
1HA
1IA
1JA
1KA
1LA
1MA
1NA
0OA
1PA
1QA
1RA
1SA
1TA
1UA
1VA
1WA
1XA
1YA
1ZA
1[A
1\A
0]A
1^A
1_A
1`A
1aA
1bA
1cA
1$B
1%B
1&B
1'B
1(B
1)B
1*B
1+B
1,B
1-B
1.B
1/B
10B
11B
12B
03B
14B
15B
16B
17B
18B
19B
1:B
1;B
0<B
1=B
1>B
1?B
1@B
0AB
1BB
1CB
1DB
1EB
1FB
1GB
1HB
0IB
1JB
1KB
1LB
1MB
1NB
1OB
1PB
1QB
1RB
1SB
0TB
1UB
1VB
1WB
1XB
1YB
0ZB
1[B
1\B
1]B
1^B
1_B
1`B
0aB
1bB
1cB
1dB
1eB
1fB
0gB
1hB
1iB
1jB
0ED
1FD
0GD
1HD
0ID
1JD
0KD
1LD
1MD
0ND
0OD
0PD
1QD
1RD
0SD
0TD
0UD
0VD
1WD
0XD
1YD
1ZD
0[D
0\D
1]D
0^D
1_D
0`D
0aD
1dE
1eE
1fE
1gE
0hE
1iE
0jE
1kE
$end
#10000
1!
1P!
1p/
1v6
177
1y6
1}6
1~6
1f7
1*7
1'7
1P<
1V<
1h<
1Z<
1\<
1^<
1`<
1b<
1d<
1k:
1f<
1m:
1i:
1g:
1e:
1j<
10=
1(=
1&=
1l<
1s:
1n<
1u:
1p<
1w:
1r<
1y:
1t<
1{:
1v<
1}:
1x<
1!;
1z<
1#;
1|<
1%;
1~<
1';
1"=
1);
1$=
1+;
1-;
1/;
1*=
11;
1,=
13;
1.=
15;
12=
19;
14=
1;;
16=
1=;
18=
1?;
1:=
1A;
17;
1q:
1c:
1a:
1o:
1X7
1{6
1b7
0v>
0Q=
0#B
0*D
08D
06D
0(D
0bC
0XC
0kB
0ZC
0mB
0\C
0oB
0^C
0qB
0`C
0sB
0dC
0wB
0fC
0yB
0hC
0{B
0jC
0lC
0nC
0#C
0pC
0%C
0rC
0'C
0tC
0)C
0vC
0+C
0xC
0-C
0zC
0/C
0|C
01C
0~C
03C
0"D
05C
0$D
07C
0&D
09C
0!C
0}B
0uB
0;C
04D
02D
00D
0,D
0?C
0.D
0AC
0CC
0EC
0GC
0IC
0KC
0=C
0OC
0UC
0[=
0^=
0T=
0S=
0O=
0k=
0?0
0=0
0q/
186
0*0
0H6
0'0
0J9
1G9
0I6
1E0
1H0
1q0
1r0
0%A
0&A
0-A
0a@
0b@
1aD
1M>
1GD
1ED
0&+
0l*
0T*
0<*
0$*
0j)
0R)
0:)
0")
0h(
0P(
08(
0~'
0f'
0N'
06'
0|&
0d&
0L&
04&
0z%
0b%
0J%
02%
0x$
0`$
0H$
00$
0v#
0^#
0F#
0.#
1p"
196
076
0I0
051
041
0K>
1b
1IB
1<B
1)A
1;6
#10001
1/#
1w#
1L0
1T0
0t=
0z=
1M0
1U0
#20000
0!
0P!
0p/
#30000
1!
1P!
1p/
0v6
1-8
1]7
1u6
0f7
1D;
0*7
169
139
0P<
1n8
1l8
0X7
1W7
0{6
0b7
1v>
1Q=
0"B
1#B
0"@
0$@
1UC
0G@
0J@
1^=
0q>
0A?
166
1B6
101
1+0
150
1Y0
1#1
1M6
1q/
086
1t/
0v/
1x/
0"0
0$0
0%0
1,0
1-0
130
160
096
1<6
1J9
1:0
0E0
0H0
0q0
0r0
1%A
1&A
1-A
1a@
0eE
1K>
0M>
0Z@
0}@
0MD
0F>
0L>
1x*
1u*
1`*
1]*
1H*
1E*
10*
1-*
1v)
1s)
1^)
1[)
1F)
1C)
1.)
1+)
1t(
1q(
1\(
1Y(
1D(
1A(
1,(
1)(
1r'
1o'
1Z'
1W'
1B'
1?'
1*'
1''
1p&
1m&
1X&
1U&
1@&
1=&
1(&
1%&
1n%
1k%
1V%
1S%
1>%
1;%
1&%
1#%
1l$
1i$
1T$
1Q$
1<$
19$
1$$
1!$
1j#
1g#
1R#
1O#
1:#
17#
1"#
1}"
1%+
1k*
1S*
1;*
1#*
1i)
1Q)
19)
1!)
1g(
1O(
17(
1}'
1e'
1M'
15'
1{&
1c&
1K&
13&
1y%
1a%
1I%
11%
1w$
1_$
1G$
1/$
1u#
1]#
1E#
1-#
1o"
0p"
1=6
196
0<6
0T1
1[5
176
0;6
001
1I0
1%6
0K>
0I>
0b
1a
0=6
0|@
0)A
1MD
0gE
1hE
1/"
1u"
1?6
1;6
1I>
1}5
076
0;6
0?6
1T1
0[5
141
0t5
1&6
1@
1"
1VD
0IB
1gE
0hE
0u"
0}5
176
1;6
151
0u5
0"
1UD
0<B
1m!
0v5
1C!
1TD
0w5
1SD
0{5
1OD
0|5
1ND
#30001
0/#
0w#
0L0
0T0
1t=
1z=
0M0
0U0
#40000
0!
0P!
0p/
#50000
1!
1P!
1p/
1v6
0-8
157
077
1,8
197
0y6
0}6
0~6
1f7
0D;
1M9
069
1M<
1W:
1)7
1,7
1J<
1]:
1"7
1%7
1R<
0n8
1G<
0l8
1E<
1d;
1%<
1X7
0#B
1"@
1$@
0SC
0Y=
0V=
0<D
0`=
0]=
0BD
1J@
1T=
1S=
1O=
0m=
0@?
1k=
0i=
1A?
1(+
1R+
1m/
1g/
1_/
1Y/
1Q/
1K/
1C/
1=/
15/
1//
1'/
1!/
1w.
1q.
1i.
1c.
1[.
1U.
1M.
1G.
1?.
19.
11.
1+.
1#.
1{-
1s-
1m-
1e-
1_-
1W-
1Q-
1I-
1C-
1;-
15-
1--
1'-
1},
1w,
1o,
1i,
1a,
1[,
1S,
1M,
1E,
1?,
17,
11,
1),
1#,
1y+
1s+
1k+
1e+
1]+
1W+
1O+
1I+
1A+
1;+
13+
1-+
066
1:6
1'0
0:0
0G9
1I6
0+0
070
090
0q/
186
1w/
0x/
1M>
1ID
1KD
1b@
1eE
0aD
0J>
1L>
1p"
096
1<6
050
0Y0
0#1
0M6
076
1K>
1b
1=6
1Z@
1}@
0;6
0I>
0%6
1?6
1|@
0/"
1t5
0&6
0@
0VD
1u5
0UD
0m!
1v5
0C!
0TD
1w5
0SD
1{5
0OD
1|5
0ND
#50001
1G#
1/#
1w#
1k#
1##
1J0
1L0
1T0
1!1
1"6
0{=
0u=
0t=
0z=
0x=
1K0
1M0
1U0
1"1
1#6
#60000
0!
0P!
0p/
#70000
1!
1P!
1p/
0v6
1-8
1[7
0]7
1t6
187
0u6
097
1_7
1D;
0M9
1U:
0M<
1T:
159
1#9
0J<
1Q:
1N<
1o8
1n8
0G<
1l8
0E<
1c;
1L:
1L8
0d;
1k9
1N8
0%<
0X7
0W7
1V7
1b7
0v>
0!B
1"B
1#B
0b?
0!E
0`?
0`E
0"@
0$@
0%@
0WC
07@
0I@
0DD
0s>
1m=
0l=
1q>
0o>
0A?
1!+
1|*
1s*
1p*
1g*
1d*
1[*
1X*
1O*
1L*
1C*
1@*
17*
14*
1+*
1(*
1})
1z)
1q)
1n)
1e)
1b)
1Y)
1V)
1M)
1J)
1A)
1>)
15)
12)
1))
1&)
1{(
1x(
1o(
1l(
1c(
1`(
1W(
1T(
1K(
1H(
1?(
1<(
13(
10(
1'(
1$(
1y'
1v'
1m'
1j'
1a'
1^'
1U'
1R'
1I'
1F'
1='
1:'
11'
1.'
1%'
1"'
1w&
1t&
1k&
1h&
1_&
1\&
1S&
1P&
1G&
1D&
1;&
18&
1/&
1,&
1#&
1~%
1u%
1r%
1i%
1f%
1]%
1Z%
1Q%
1N%
1E%
1B%
19%
16%
1-%
1*%
1!%
1|$
1s$
1p$
1g$
1d$
1[$
1X$
1O$
1L$
1C$
1@$
17$
14$
1+$
1($
1}#
1z#
1q#
1n#
1e#
1b#
1Y#
1V#
1M#
1J#
1A#
1>#
15#
12#
1)#
1&#
1{"
1x"
0(+
0R+
0m/
0g/
0_/
0Y/
0Q/
0K/
0C/
0=/
05/
0//
0'/
0!/
0w.
0q.
0i.
0c.
0[.
0U.
0M.
0G.
0?.
09.
01.
0+.
0#.
0{-
0s-
0m-
0e-
0_-
0W-
0Q-
0I-
0C-
0;-
05-
0--
0'-
0},
0w,
0o,
0i,
0a,
0[,
0S,
0M,
0E,
0?,
07,
01,
0),
0#,
0y+
0s+
0k+
0e+
0]+
0W+
0O+
0I+
0A+
0;+
03+
0-+
166
1~/
0B6
0:6
1z/
1G0
150
1]2
1<0
1e2
1Q0
1,6
1Y0
1M6
1~0
1V0
1%6
1s2
1q/
086
196
0<6
156
0=6
1@6
1E0
1H0
1q0
1r0
0%A
0&A
0-A
0a@
1I>
0K>
0M>
0$A
0|@
0X@
0}@
0#A
0]@
0+A
0HD
00>
0_@
1J>
1F>
0B>
0L>
1l#
1`#
1n"
0o"
0p"
1Q"
1O"
1A6
1=6
0@6
096
1>6
1-6
1,1
1&6
0t5
1~5
176
1;6
0?6
0H0
1P0
1p0
0I0
051
041
0H>
1K>
0I>
0G>
0b
0a
1`
1%!
1#!
0A6
1IB
1<B
1)A
0'A
0^@
1-A
1VD
0{@
0"A
1/"
11"
12"
1C6
0;6
1?6
1G>
0u5
1I0
0Q0
1S0
0V0
0Y0
1Z0
1c0
1j0
1l0
1y0
1#1
1B1
1L1
1N1
1`1
1n1
1|1
1"2
122
1B2
1S2
1b2
1f2
1t2
1y2
1+3
1;3
1J3
1_3
1a3
1q3
1#4
104
194
1I4
1Z4
1k4
1~4
185
1b5
1e5
0-6
0q0
0r0
125
1C
1B
1@
0C6
0%B
1%A
1&A
1"A
0n>
0R@
01A
04A
06A
0;A
0=A
0?A
0BA
0DA
0IA
0FB
0MA
0PA
0RA
0WA
0YA
0WB
0*A
0[A
0^A
0`A
0^B
0K@
0dB
0L@
0N@
0O@
0p@
0KA
0Z@
0W@
0S@
0T@
0V@
0v@
1}@
1X@
0[@
1]@
0)A
1UD
1o!
1m!
0v5
1h5
1L3
1O3
1s3
1)4
114
1R5
1J4
1[4
1q4
1!5
0Z5
1K6
0,1
1s0
1{0
1&1
141
1O1
1a1
1o1
1#2
132
1C2
1T2
1c2
1z2
1,3
1<3
1~3
025
1q5
1x5
1y5
1.6
145
0W6
1E!
1C!
1`D
0!A
0QD
0RD
0YD
1%B
0jB
0OB
0QB
0SB
0XB
0YB
0[B
0]B
0`B
0eB
0fB
0hB
0IB
0x@
0w@
0r@
1{@
1jE
0+B
0.B
0:A
02B
07B
0:B
0>B
0HA
0JB
0MB
0VA
1TD
1!4
124
1i4
1-1
1t0
1|0
1'1
151
1Q3
1b3
1g3
1t3
105
1P1
1b1
1p1
1$2
142
1D2
1U2
1g2
1{2
1=3
0w5
1^5
045
1W6
0{5
0z5
1-3
1/6
1PD
1OD
0`D
1SD
0&B
0@B
0CB
0EB
0GB
0<B
0z@
0-B
09B
0=B
1Q!
1p!
1s"
1.1
1%4
144
1L4
1]4
1m4
1"5
0;5
1T5
0n5
0o5
0r5
1s5
1R3
1v3
145
0W6
0|5
1F!
1'!
1c3
1h3
1ND
1`D
0WD
1XD
1[D
1\D
1^D
0*B
1D
1n!
1^!
0Q!
1h!
1]!
1_!
1`!
1a!
1b!
1c!
1d!
1e!
1f!
1g!
1k!
1j!
1i!
0s"
1$5
1D!
1A!
1@!
1?!
1>!
1=!
1<!
1;!
1:!
19!
18!
17!
16!
15!
14!
13!
0'!
0D
1Q!
1Y!
1\!
1V!
1S!
1T!
1U!
1W!
1X!
1l!
1s"
1Z!
1[!
1B!
12!
1/!
1.!
1-!
1,!
1+!
1*!
1)!
1'!
1D
11!
10!
1R!
1(!
#80000
0!
0P!
0p/
#90000
1!
1P!
1p/
1v6
0-8
1+8
1^7
0,8
0_7
1M9
0U:
0T:
1V:
1J<
0Q:
1\:
0N<
1O<
1U<
1H<
1G<
1_<
1E<
1!<
1"<
1j9
0L:
1f:
1#<
1d;
0k9
1$<
1};
1|;
1{;
1z;
1y;
1x;
1w;
1v;
1u;
1t;
1s;
1r;
1q;
1p;
1o;
1n;
1m;
1k;
1j;
1i;
1h;
1g;
1l;
1~;
1'<
1%<
1(<
1&<
1:7
1X7
0#B
0n=
1!E
03D
1`E
0~D
0FC
0PC
0VC
1WC
0=D
0CD
1DD
1s>
1@?
0r>
0??
1A?
0!+
0|*
0s*
0p*
0g*
0d*
0[*
0X*
0O*
0L*
0C*
0@*
07*
04*
0+*
0(*
0})
0z)
0q)
0n)
0e)
0b)
0Y)
0V)
0M)
0J)
0A)
0>)
05)
02)
0))
0&)
0{(
0x(
0o(
0l(
0c(
0`(
0W(
0T(
0K(
0H(
0?(
0<(
03(
00(
0'(
0$(
0y'
0v'
0m'
0j'
0a'
0^'
0U'
0R'
0I'
0F'
0='
0:'
01'
0.'
0%'
0"'
0w&
0t&
0k&
0h&
0_&
0\&
0S&
0P&
0G&
0D&
0;&
08&
0/&
0,&
0#&
0~%
0u%
0r%
0i%
0f%
0]%
0Z%
0Q%
0N%
0E%
0B%
09%
06%
0-%
0*%
0!%
0|$
0s$
0p$
0g$
0d$
0[$
0X$
0O$
0L$
0C$
0@$
07$
04$
0+$
0($
0}#
0z#
0q#
0n#
0e#
0b#
0Y#
0V#
0M#
0J#
0A#
0>#
05#
02#
0)#
0&#
0{"
0x"
16+
1(+
1R+
1n/
1m/
1l/
1k/
1j/
1i/
1h/
1g/
1f/
1e/
1d/
1c/
1`/
1_/
1^/
1]/
1\/
1[/
1Z/
1Y/
1X/
1W/
1V/
1U/
1R/
1Q/
1P/
1O/
1N/
1M/
1L/
1K/
1J/
1I/
1H/
1G/
1D/
1C/
1B/
1A/
1@/
1?/
1>/
1=/
1</
1;/
1:/
19/
16/
15/
14/
13/
12/
11/
10/
1//
1./
1-/
1,/
1+/
1(/
1'/
1&/
1%/
1$/
1#/
1"/
1!/
1~.
1}.
1|.
1{.
1x.
1w.
1v.
1u.
1t.
1s.
1r.
1q.
1p.
1o.
1n.
1m.
1j.
1i.
1h.
1g.
1f.
1e.
1d.
1c.
1b.
1a.
1`.
1_.
1\.
1[.
1Z.
1Y.
1X.
1W.
1V.
1U.
1T.
1S.
1R.
1Q.
1N.
1M.
1L.
1K.
1J.
1I.
1H.
1G.
1F.
1E.
1D.
1C.
1@.
1?.
1>.
1=.
1<.
1;.
1:.
19.
18.
17.
16.
15.
12.
11.
10.
1/.
1..
1-.
1,.
1+.
1*.
1).
1(.
1'.
1$.
1#.
1".
1!.
1~-
1}-
1|-
1{-
1z-
1y-
1x-
1w-
1t-
1s-
1r-
1q-
1p-
1o-
1n-
1m-
1l-
1k-
1j-
1i-
1f-
1e-
1d-
1c-
1b-
1a-
1`-
1_-
1^-
1]-
1\-
1[-
1X-
1W-
1V-
1U-
1T-
1S-
1R-
1Q-
1P-
1O-
1N-
1M-
1J-
1I-
1H-
1G-
1F-
1E-
1D-
1C-
1B-
1A-
1@-
1?-
1<-
1;-
1:-
19-
18-
17-
16-
15-
14-
13-
12-
11-
1.-
1--
1,-
1+-
1*-
1)-
1(-
1'-
1&-
1%-
1$-
1#-
1~,
1},
1|,
1{,
1z,
1y,
1x,
1w,
1v,
1u,
1t,
1s,
1p,
1o,
1n,
1m,
1l,
1k,
1j,
1i,
1h,
1g,
1f,
1e,
1b,
1a,
1`,
1_,
1^,
1],
1\,
1[,
1Z,
1Y,
1X,
1W,
1T,
1S,
1R,
1Q,
1P,
1O,
1N,
1M,
1L,
1K,
1J,
1I,
1F,
1E,
1D,
1C,
1B,
1A,
1@,
1?,
1>,
1=,
1<,
1;,
18,
17,
16,
15,
14,
13,
12,
11,
10,
1/,
1.,
1-,
1*,
1),
1(,
1',
1&,
1%,
1$,
1#,
1",
1!,
1~+
1}+
1z+
1y+
1x+
1w+
1v+
1u+
1t+
1s+
1r+
1q+
1p+
1o+
1l+
1k+
1j+
1i+
1h+
1g+
1f+
1e+
1d+
1c+
1b+
1a+
1^+
1]+
1\+
1[+
1Z+
1Y+
1X+
1W+
1V+
1U+
1T+
1S+
1P+
1O+
1N+
1M+
1L+
1K+
1J+
1I+
1H+
1G+
1F+
1E+
1B+
1A+
1@+
1?+
1>+
1=+
1<+
1;+
1:+
19+
18+
17+
14+
13+
12+
11+
10+
1/+
1.+
1-+
1,+
1++
1*+
1)+
066
1{/
0E0
0z/
1F0
0G0
170
0<0
1=0
0~0
0q/
186
1u/
1v/
1x/
1!0
1#0
1$0
1%0
0,0
0-0
060
1H6
1M>
0GD
1HD
0KD
1_@
0`@
1a@
1L>
0l#
0`#
0x*
0u*
0`*
0]*
0H*
0E*
00*
0-*
0v)
0s)
0^)
0[)
0F)
0C)
0.)
0+)
0t(
0q(
0\(
0Y(
0D(
0A(
0,(
0)(
0r'
0o'
0Z'
0W'
0B'
0?'
0*'
0''
0p&
0m&
0X&
0U&
0@&
0=&
0(&
0%&
0n%
0k%
0V%
0S%
0>%
0;%
0&%
0#%
0l$
0i$
0T$
0Q$
0<$
09$
0$$
0!$
0j#
0g#
0R#
0O#
0:#
07#
0"#
0}"
0%+
0k*
0S*
0;*
0#*
0i)
0Q)
09)
0!)
0g(
0O(
07(
0}'
0e'
0M'
05'
0{&
0c&
0K&
03&
0y%
0a%
0I%
01%
0w$
0_$
0G$
0/$
0u#
0]#
0E#
0-#
1p"
196
0>6
1B6
1H0
0P0
0p0
076
0F>
1H>
0K>
1b
1'A
1^@
0-A
1;6
0I0
1Q0
0S0
1V0
1Y0
0Z0
0c0
0j0
0l0
0y0
0#1
0B1
0L1
0N1
0`1
0n1
0|1
0"2
022
0B2
0S2
0b2
0f2
0t2
0y2
0+3
0;3
0J3
0_3
0a3
0q3
0#4
004
094
0I4
0Z4
0k4
0~4
085
0b5
0e5
1-6
1q0
1r0
0%A
0&A
0"A
1n>
1R@
11A
14A
16A
1;A
1=A
1?A
1BA
1DA
1IA
1FB
1MA
1PA
1RA
1WA
1YA
1WB
1*A
1[A
1^A
1`A
1^B
1K@
1dB
1L@
1N@
1O@
1p@
1KA
1Z@
1W@
1S@
1T@
1V@
1v@
0}@
0X@
1[@
0]@
1)A
0h5
0L3
0O3
0g3
0b3
0s3
0)4
014
0R5
0J4
0[4
0q4
0!5
005
0K6
1,1
051
0Q3
0c3
0h3
0v3
045
1W6
0s0
0{0
0&1
0-1
041
0O1
0a1
0o1
0#2
032
0C2
0T2
0c2
0z2
0,3
0<3
0~3
0q5
0x5
0y5
0.6
1!A
1QD
1RD
1YD
1jB
1OB
1QB
1SB
1XB
1YB
1[B
1]B
1`B
1eB
1fB
1hB
1IB
1z@
1x@
1w@
1r@
0`D
1GB
1<B
0{@
1&B
1+B
1.B
1:A
12B
17B
1:B
1>B
1HA
1EB
1CB
1JB
1MB
1VA
0!4
024
0i4
0"5
1;5
1n5
1o5
1r5
0s5
0t0
0|0
0'1
0.1
0R3
0t3
0P1
044
0b1
0T5
0p1
0L4
0$2
0]4
042
0m4
0D2
0U2
0g2
0{2
0=3
0%4
0^5
1z5
0-3
0/6
0PD
1@B
1WD
0XD
0[D
0\D
0^D
1*B
1-B
19B
1=B
0Q!
0Y!
0Z!
0[!
0p!
0s"
0$5
1Z5
0F!
01!
00!
0/!
0'!
0jE
0D
0n!
0^!
0h!
0X!
0]!
0_!
0`!
0a!
0b!
0S!
0c!
0T!
0d!
0U!
0e!
0V!
0f!
0W!
0g!
0\!
0l!
0k!
0j!
0i!
0D!
0B!
0A!
0@!
0?!
0>!
0=!
0<!
0;!
0:!
09!
08!
07!
06!
05!
04!
03!
02!
0.!
0-!
0,!
0+!
0*!
0)!
0R!
0(!
#100000
0!
0P!
0p/
#110000
1!
1P!
1p/
0v6
1-8
167
177
1u6
197
1+7
1|6
1}6
1~6
1U:
0V:
0W:
0)7
1Q:
0\:
0]:
0"7
0%7
0R<
1N<
0O<
0U<
0_<
1J:
1I:
0!<
1b;
1K:
0"<
0c;
1L:
0f:
0#<
0d;
1k9
1M:
0$<
0};
1F:
0|;
1E:
0{;
1D:
0z;
1C:
0y;
1B:
0x;
1A:
0w;
1@:
0v;
1?:
0u;
1>:
0t;
1=:
0s;
1<:
0r;
1;:
0q;
1::
0p;
19:
0o;
18:
0n;
17:
0m;
16:
0k;
14:
0j;
13:
0i;
12:
0h;
11:
0g;
10:
0l;
15:
0~;
1G:
1N:
0(<
1O:
0&<
1H:
1`7
0X7
1W7
1{6
0Q=
0"B
1#B
0t>
0\E
0cE
0bE
0[E
0IE
0DE
0EE
0FE
0GE
0HE
0JE
0KE
0LE
0ME
0NE
0OE
0PE
0QE
0RE
0SE
0TE
0UE
0VE
0WE
0XE
0YE
0ZE
0aE
0!E
13D
0`E
0_E
0]E
0^E
1FC
1PC
1VC
0WC
1SC
1Y=
1V=
1<D
1=D
1]=
1BD
1CD
0DD
0T=
0S=
0R=
0_=
0m=
0k=
0j=
0A?
1|*
1p*
1d*
1X*
1L*
1@*
14*
1(*
1z)
1n)
1b)
1V)
1J)
1>)
12)
1&)
1x(
1l(
1`(
1T(
1H(
1<(
10(
1$(
1v'
1j'
1^'
1R'
1F'
1:'
1.'
1"'
1t&
1h&
1\&
1P&
1D&
18&
1,&
1~%
1r%
1f%
1Z%
1N%
1B%
16%
1*%
1|$
1p$
1d$
1X$
1L$
1@$
14$
1($
1z#
1n#
1b#
1V#
1J#
1>#
12#
1&#
1x"
0n/
0l/
0k/
0j/
0i/
0h/
0f/
0e/
0d/
0c/
0`/
0^/
0]/
0\/
0[/
0Z/
0X/
0W/
0V/
0U/
0R/
0P/
0O/
0N/
0M/
0L/
0J/
0I/
0H/
0G/
0D/
0B/
0A/
0@/
0?/
0>/
0</
0;/
0:/
09/
06/
04/
03/
02/
01/
00/
0./
0-/
0,/
0+/
0(/
0&/
0%/
0$/
0#/
0"/
0~.
0}.
0|.
0{.
0x.
0v.
0u.
0t.
0s.
0r.
0p.
0o.
0n.
0m.
0j.
0h.
0g.
0f.
0e.
0d.
0b.
0a.
0`.
0_.
0\.
0Z.
0Y.
0X.
0W.
0V.
0T.
0S.
0R.
0Q.
0N.
0L.
0K.
0J.
0I.
0H.
0F.
0E.
0D.
0C.
0@.
0>.
0=.
0<.
0;.
0:.
08.
07.
06.
05.
02.
00.
0/.
0..
0-.
0,.
0*.
0).
0(.
0'.
0$.
0".
0!.
0~-
0}-
0|-
0z-
0y-
0x-
0w-
0t-
0r-
0q-
0p-
0o-
0n-
0l-
0k-
0j-
0i-
0f-
0d-
0c-
0b-
0a-
0`-
0^-
0]-
0\-
0[-
0X-
0V-
0U-
0T-
0S-
0R-
0P-
0O-
0N-
0M-
0J-
0H-
0G-
0F-
0E-
0D-
0B-
0A-
0@-
0?-
0<-
0:-
09-
08-
07-
06-
04-
03-
02-
01-
0.-
0,-
0+-
0*-
0)-
0(-
0&-
0%-
0$-
0#-
0~,
0|,
0{,
0z,
0y,
0x,
0v,
0u,
0t,
0s,
0p,
0n,
0m,
0l,
0k,
0j,
0h,
0g,
0f,
0e,
0b,
0`,
0_,
0^,
0],
0\,
0Z,
0Y,
0X,
0W,
0T,
0R,
0Q,
0P,
0O,
0N,
0L,
0K,
0J,
0I,
0F,
0D,
0C,
0B,
0A,
0@,
0>,
0=,
0<,
0;,
08,
06,
05,
04,
03,
02,
00,
0/,
0.,
0-,
0*,
0(,
0',
0&,
0%,
0$,
0",
0!,
0~+
0}+
0z+
0x+
0w+
0v+
0u+
0t+
0r+
0q+
0p+
0o+
0l+
0j+
0i+
0h+
0g+
0f+
0d+
0c+
0b+
0a+
0^+
0\+
0[+
0Z+
0Y+
0X+
0V+
0U+
0T+
0S+
0P+
0N+
0M+
0L+
0K+
0J+
0H+
0G+
0F+
0E+
0B+
0@+
0?+
0>+
0=+
0<+
0:+
09+
08+
07+
04+
02+
01+
00+
0/+
0.+
0,+
0++
0*+
0)+
1/0
190
1<0
0=0
1`0
1g0
1v0
1~0
1)1
1Q1
1c1
1q1
1%2
152
1E2
1V2
1h2
1|2
1.3
1>3
1S3
1d3
1i3
1w3
1&4
154
1M4
1^4
1n4
1%5
155
1U5
1_5
1!6
1)6
116
1y/
1m0
1q/
086
0!0
0t/
0u/
0w/
0#0
0$0
0%0
1,0
030
160
056
096
1<6
0'0
1C0
1G9
0I6
0b@
1aD
1K>
0M>
00A
1GD
0HD
0ID
0LD
1>$
12$
1V$
1J$
1&$
1x#
1l#
1`#
1T#
1H#
1@%
14%
1X%
1L%
1p%
1d%
1*&
1|%
1B&
16&
1Z&
1N&
1r&
1f&
1,'
1~&
1D'
18'
1\'
1P'
1t'
1h'
1.(
1"(
1F(
1:(
1^(
1R(
1v(
1j(
10)
1$)
1H)
1<)
1x)
1l)
12*
1&*
1J*
1>*
1b*
1V*
1z*
1n*
1`)
1T)
1(%
1z$
1$#
1v"
1<#
10#
1n$
1b$
1x*
1u*
1`*
1]*
1H*
1E*
10*
1-*
1v)
1s)
1^)
1[)
1F)
1C)
1.)
1+)
1t(
1q(
1\(
1Y(
1D(
1A(
1,(
1)(
1r'
1o'
1Z'
1W'
1B'
1?'
1*'
1''
1p&
1m&
1X&
1U&
1@&
1=&
1(&
1%&
1n%
1k%
1V%
1S%
1>%
1;%
1&%
1#%
1l$
1i$
1T$
1Q$
1<$
19$
1$$
1!$
1j#
1g#
1R#
1O#
1:#
17#
1"#
1}"
1o"
0p"
0=6
1@6
196
0<6
1:6
180
0"1
0#6
1n0
176
0;6
1.0
0Q0
1S0
0V0
0Y0
1c0
1#1
1A2
0,6
1L6
0M6
1O6
0J>
0K>
1I>
0b
1a
1=6
0@6
1A6
1#A
0aA
0Z@
0V@
1}@
1X@
0[@
1]@
0/A
0JD
0?6
1;6
0G>
0I>
0q0
0r0
1d2
0s2
0%6
1B2
1t2
0-6
0A6
1?6
1C6
1G>
1"A
0WB
0`A
1|@
1$A
0.A
1%A
1&A
1-"
0/"
10"
01"
1$"
1&1
1s2
1%6
1f2
0~5
1t5
0&6
1C2
0,1
1.6
0C6
0B
1A
0@
1>
15
0!A
1{@
0[B
0VD
0*A
0|@
0$A
0x@
1'1
1~5
1&6
0Z5
1K6
1u5
1D2
0t5
1/6
1VD
0UD
1jE
0m!
0o!
0u5
0E!
0C!
1UD
1n!
1b!
1p!
1m!
1o!
1k!
1F!
1E!
1D!
1C!
1A!
18!
#110001
0G#
0/#
0w#
x=$
xU$
x%$
xk#
xS#
x?%
xW%
xo%
x)&
xA&
xY&
xq&
x+'
xC'
x['
xs'
x-(
xE(
x](
xu(
x/)
xG)
xw)
x1*
xI*
xa*
xy*
x_)
x'%
x##
x;#
xm$
0J0
0L0
0T0
xa0
xh0
xw0
x!1
x*1
xR1
xd1
xr1
x&2
x62
xF2
xW2
xi2
x}2
x/3
x?3
xT3
xe3
xj3
xx3
x'4
x64
xN4
x_4
xo4
x&5
x65
xV5
x`5
x"6
x*6
x26
xM=
xy=
x{=
xK=
xY>
xO>
xQ>
xS>
xU>
xW>
x[>
x]>
x_>
xa>
xc>
xe>
xg>
xi>
xk>
x;=
x==
x?=
xA=
xC=
xE=
xG=
xI=
xw=
xu=
xs=
xo=
xq=
1t=
1z=
1x=
0K0
0M0
0U0
#120000
0!
0P!
0p/
#130000
1!
1P!
1p/
1v6
0-8
057
067
1\7
1]7
087
1,8
1_7
0+7
1p8
0|6
0}6
0~6
1W:
059
1L<
0,7
1\:
1]:
1"7
1%7
1U<
1g<
1a7
1Y<
0o8
1[<
0n8
1]<
1_<
0l8
1a<
1c<
0J:
1j:
1e<
0I:
1l:
1i9
0K:
1h:
0j9
1f:
0L8
1#<
1d;
0k9
0M:
1d:
1i<
1/=
1'=
1%=
1k<
0F:
1r:
1m<
0E:
1t:
1o<
0D:
1v:
1q<
0C:
1x:
1s<
0B:
1z:
1u<
1x;
0A:
1|:
1w<
0@:
1~:
1y<
0?:
1";
1{<
0>:
1$;
1}<
0=:
1&;
1!=
0<:
1(;
1#=
0;:
1*;
0::
1,;
09:
1.;
1)=
08:
10;
1+=
07:
12;
1-=
06:
14;
11=
04:
18;
13=
03:
1:;
15=
02:
1<;
17=
01:
1>;
19=
00:
1@;
05:
16;
0G:
1p:
1b:
0N8
1(<
0O:
1`:
1&<
0H:
1n:
0:7
1X7
0b7
1v>
0#B
1n=
0+D
1\E
09D
1cE
1b?
07D
0)D
1[E
0cC
1IE
0YC
1DE
0lB
0[C
1EE
0nB
0]C
1FE
0pB
0_C
1GE
0rB
0aC
1HE
0tB
0eC
1JE
0xB
0gC
1KE
0zB
0iC
1LE
0|B
0kC
1ME
0mC
1NE
0oC
1OE
0$C
0qC
1PE
0&C
0sC
1QE
0(C
0uC
1RE
0*C
0wC
1SE
0,C
0yC
1TE
0.C
0{C
1UE
00C
0}C
1VE
02C
0!D
1WE
04C
0#D
1XE
06C
0%D
1YE
08C
0'D
1ZE
0:C
0"C
0~B
0vB
0<C
05D
1aE
1!E
1`?
03D
1~D
01D
1_E
0}D
0-D
1]E
0@C
0/D
1^E
0BC
0DC
1"@
0FC
0HC
1$@
0JC
1%@
0LC
0u>
0>C
0PC
0Y=
0V=
0<D
0=D
1`=
1I@
0BD
1T=
1S=
1R=
0&@
1_=
0s>
0@?
1l=
0q>
0p>
1j=
1i=
1A?
1n/
1k/
1h/
1e/
1`/
1]/
1Z/
1W/
1R/
1O/
1L/
1I/
1D/
1A/
1>/
1;/
16/
13/
10/
1-/
1(/
1%/
1"/
1}.
1x.
1u.
1r.
1o.
1j.
1g.
1d.
1a.
1\.
1Y.
1V.
1S.
1N.
1K.
1H.
1E.
1@.
1=.
1:.
17.
12.
1/.
1,.
1).
1$.
1!.
1|-
1y-
1t-
1q-
1n-
1k-
1f-
1c-
1`-
1]-
1X-
1U-
1R-
1O-
1J-
1G-
1D-
1A-
1<-
19-
16-
13-
1.-
1+-
1(-
1%-
1~,
1{,
1x,
1u,
1p,
1m,
1j,
1g,
1b,
1_,
1\,
1Y,
1T,
1Q,
1N,
1K,
1F,
1C,
1@,
1=,
18,
15,
12,
1/,
1*,
1',
1$,
1!,
1z+
1w+
1t+
1q+
1l+
1i+
1f+
1c+
1^+
1[+
1X+
1U+
1P+
1M+
1J+
1G+
1B+
1?+
1<+
19+
14+
11+
1.+
1++
166
0y/
1F6
1Z0
1y0
1N6
0B6
1|/
1z/
0F0
1G0
0m0
1j0
1l0
1:1
1A1
1H1
1L1
1N1
1Z1
1`1
1j1
1n1
1x1
1|1
1"2
1,2
112
1<2
1L2
1R2
1a2
1o2
1x2
1%3
1*3
153
1:3
1E3
1I3
1Z3
1^3
1p3
1"4
1/4
184
1O5
1?4
1H4
1T4
1Y4
1e4
1j4
1x4
1}4
1,5
115
1?5
1C5
1G5
1K5
1b5
1e5
1P6
1Q6
1R6
1S6
1T6
1U6
1V6
1D0
0/0
0.0
090
1=0
1Q0
1,6
1Y0
1M6
0`0
0g0
0v0
0%6
0)1
0Q1
0c1
0q1
0%2
052
0E2
0V2
0h2
0|2
0.3
0>3
0S3
0d3
0i3
0w3
0&4
054
0M4
0^4
0n4
0%5
055
0U5
0_5
0s2
0)6
016
0q/
186
1u/
0v/
1!0
1#0
0,0
156
0n0
0o0
1r0
1J6
0c@
0%A
1(A
1/A
1M>
1$A
1|@
0}@
0#A
0]@
0GD
1ID
1LD
0n>
0R@
0|=
0~=
0">
0%>
02A
0d@
05A
0f@
07A
0h@
0<A
0j@
0>A
0l@
0n@
0@A
0CA
0EA
0JA
0NA
0&>
0QA
0(>
0SA
0*>
0XA
0,>
0ZA
0.>
0\A
0_A
02>
04>
0cA
06>
0K@
0dB
08>
0L@
0:>
0N@
0<>
0O@
0p@
0>>
0LA
0@>
0S@
0T@
10A
0_@
1`@
1F>
0W@
0v@
0D>
0L>
0>$
02$
0V$
0J$
0&$
0x#
0T#
0H#
0@%
04%
0X%
0L%
0p%
0d%
0*&
0|%
0B&
06&
0Z&
0N&
0r&
0f&
0,'
0~&
0D'
08'
0\'
0P'
0t'
0h'
0.(
0"(
0F(
0:(
0^(
0R(
0v(
0j(
00)
0$)
0H)
0<)
0x)
0l)
02*
0&*
0J*
0>*
0b*
0V*
0z*
0n*
0`)
0T)
0(%
0z$
0<#
00#
0n$
0b$
0x*
0`*
0H*
00*
0v)
0^)
0F)
0.)
0t(
0\(
0D(
0,(
0r'
0Z'
0B'
0*'
0p&
0X&
0@&
0(&
0n%
0V%
0>%
0&%
0l$
0T$
0<$
0$$
0j#
0R#
0:#
0"#
1p"
0Q"
0O"
096
1<6
1>6
0F6
1}/
0:6
1B1
122
1S2
1b2
1y2
1+3
1;3
1J3
1_3
1a3
1q3
1#4
104
194
1I4
1Z4
1k4
1~4
185
080
1b0
1i0
1x0
1"1
1+1
1S1
1e1
1s1
1'2
172
1G2
1X2
1j2
1~2
103
1@3
1U3
1f3
1k3
1y3
1(4
174
1O4
1`4
1p4
1'5
175
1W5
1a5
1#6
1+6
136
1>0
076
0d2
1s0
1{0
1-1
1O1
1a1
1o1
1#2
1s2
1~3
125
1%6
0'1
0D2
1g2
1-3
1c3
1$5
0~5
0&6
0/6
0K6
1J>
1D>
0H>
1K>
1b
0%!
0#!
0~/
191
0=6
1@6
0|@
0%B
0jB
0$A
0`B
0eB
0fB
0hB
0z@
0w@
0r@
1.A
0FD
1JD
01A
04A
06A
0;A
0=A
0?A
0BA
0DA
0IA
0FB
0MA
0PA
0RA
0WA
0YA
0[A
0^A
0^B
0KA
1/"
11"
1&"
1'"
1("
1)"
1*"
1+"
1,"
1q!
1r!
1s!
1t!
1u!
1v!
1w!
1x!
1y!
1{!
1|!
1}!
1~!
1!"
1""
1#"
1%"
1z!
1."
0;6
1I>
1B>
1C1
1y5
132
1T2
1c2
1z2
1,3
1h5
1<3
1L3
1O3
1P3
1`3
1x5
1s3
1u3
1q5
1$4
1)4
114
134
1R5
1S5
1J4
1K4
1[4
1\4
1l4
1q4
1!5
1#5
xb0
xi0
xx0
x"1
x+1
xS1
xe1
xs1
x'2
x72
xG2
xX2
xj2
x~2
x03
x@3
xU3
xf3
xk3
xy3
x(4
x74
xO4
x`4
xp4
x'5
x75
xW5
xa5
x#6
x+6
x36
1B0
1K0
1M0
1O0
1U0
1X0
1^0
1e0
171
1<1
1?1
1E1
1J1
1\1
1l1
1z1
1.2
1>2
1N2
1_2
1q2
1'3
173
1G3
1n3
1{3
1-4
1<4
1Q4
1b4
1u4
1)5
1v3
1h3
1R3
144
1T5
1L4
1]4
1{2
1%4
1=3
1A6
0:1
1G1
1B
1@
1?
1=
1<
1;
1:
19
18
17
16
14
13
12
11
10
1/
1.
1-
1,
1+
1*
1)
1(
1'
1&
1%
1$
0?6
1@>
0G>
0)B
0+B
0.B
0,B
0/B
0:A
01B
02B
06B
07B
08B
0:B
0>B
0;B
0YD
0?B
0HA
0RD
0DB
0HB
0JB
0MB
0OB
0VA
0QB
0SB
0XB
0YB
0]B
0QD
0BB
0p!
0n!
0m!
0o!
1R!
1[!
1^!
1`!
0b!
0k!
0H1
1Y1
145
1Q3
0z5
1!4
124
0r5
0n5
0o5
1m4
1i4
0;5
1C6
1>>
0F!
0E!
0D!
0C!
0A!
08!
16!
14!
11!
1(!
0Z1
1i1
1^D
0-B
1[D
1\D
1XD
09B
0=B
1PD
0GB
1]!
1X!
1_!
1T!
1U!
1V!
1W!
1\!
1Z!
1Y!
1<>
0j1
1w1
15!
13!
12!
10!
1/!
1.!
1-!
1,!
1+!
1*!
1:>
1S!
1Q!
0x1
1+2
18>
1)!
1'!
0,2
1;2
16>
0<2
1K2
14>
0L2
1\2
12>
0]2
1n2
10>
0o2
1$3
1.>
0%3
143
1,>
053
1D3
1*>
0E3
1Y3
1(>
0Z3
1>5
1&>
0?5
1B5
1%>
0C5
1F5
1">
0G5
1J5
1~=
0K5
1N5
1|=
0O5
1>4
1n@
0?4
1S4
1l@
0T4
1d4
1j@
0e4
1w4
1h@
0x4
1+5
1f@
0,5
1d@
#130001
xy$
xG#
x/#
x_#
xw#
x1$
xI$
0=$
xa$
0U$
0%$
1k#
0S#
x3%
xk)
xi(
xQ(
xK%
0?%
xc%
0W%
x{%
0o%
x5&
0)&
xM&
0A&
xe&
0Y&
x}&
0q&
x7'
0+'
xO'
0C'
xg'
0['
x!(
0s'
x9(
0-(
0E(
0](
x#)
0u(
x;)
0/)
xS)
0G)
x%*
0w)
x=*
01*
xU*
0I*
xm*
0a*
x'+
0y*
0_)
0'%
1##
0;#
0m$
xA0
xJ0
xL0
xN0
xT0
xW0
x]0
0a0
xd0
0h0
0w0
1!1
0*1
x61
x;1
x>1
xD1
xI1
0R1
x[1
0d1
xk1
0r1
xy1
0&2
x-2
062
x=2
0F2
xM2
0W2
x^2
0i2
xp2
0}2
x&3
0/3
x63
0?3
xF3
0T3
0e3
0j3
xm3
0x3
xz3
0'4
x,4
064
x;4
0N4
xP4
0_4
xa4
0o4
xt4
0&5
x(5
065
0V5
0`5
1"6
0*6
026
1M=
1y=
0{=
1K=
1Y>
1O>
xN>
1Q>
xP>
1S>
xR>
1U>
xT>
1W>
xV>
1[>
xZ>
1]>
x\>
1_>
x^>
1a>
1c>
1e>
xd>
1g>
xf>
1i>
xh>
1k>
xj>
1;=
xl>
1==
x<=
1?=
x>=
1A=
x@=
1C=
xB=
1E=
xD=
1G=
xF=
1I=
xH=
xb>
x`>
xX>
xJ=
1w=
0u=
1s=
1o=
xN=
1q=
xp=
xr=
xt=
xv=
xz=
xx=
xL=
0b0
0i0
0x0
1"1
0+1
0S1
0e1
0s1
0'2
072
0G2
0X2
0j2
0~2
003
0@3
0U3
0f3
0k3
0y3
0(4
074
0O4
0`4
0p4
0'5
075
0W5
0a5
1#6
0+6
036
#140000
0!
0P!
0p/
#150000
1!
1P!
1p/
0v6
1-8
0[7
167
0\7
1s6
077
0t6
0^7
0u6
0p8
1|6
0W:
0L<
1S:
0#9
0%7
0g<
1h8
1c7
0Y<
1o8
0H<
1n8
0G<
0]<
1m8
1l8
0E<
0a<
1k8
0c<
1j8
1J:
0j:
0e<
1i8
0l:
0h:
1c;
1L8
0#<
0d;
1k9
1M:
0d:
0i<
1g8
0/=
1U8
0'=
1Y8
0%=
1Z8
0k<
1f8
0r:
0m<
1e8
0t:
0o<
1d8
0v:
0q<
1c8
0x:
0s<
1b8
0z:
0u<
1a8
0x;
1A:
0|:
0w<
1`8
0~:
0y<
1_8
1v;
0";
0{<
1^8
1u;
0$;
0}<
1]8
1t;
0&;
0!=
1\8
1s;
0(;
0#=
1[8
1r;
0*;
1q;
0,;
1p;
0.;
0)=
1X8
1o;
00;
0+=
1W8
1n;
02;
0-=
1V8
1m;
04;
01=
1T8
1k;
08;
03=
1S8
1j;
0:;
05=
1R8
1i;
0<;
07=
1Q8
1h;
0>;
09=
1P8
1g;
0@;
1l;
06;
0p:
0'<
1N8
0%<
0(<
1O:
0`:
0&<
0n:
1:7
0`7
0X7
0W7
0V7
1U7
0~A
1!B
1"B
1#B
1t>
0n=
1+D
19D
0cE
0b?
1)D
1cC
1YC
0d?
1lB
1[C
0e?
1nB
1]C
0f?
1pB
1_C
0g?
1rB
1aC
0h?
1tB
1eC
0j?
1xB
1gC
0k?
1zB
1iC
0l?
1|B
1kC
1mC
1oC
0o?
1$C
1qC
0p?
1&C
1sC
0q?
1(C
1uC
0r?
1*C
1wC
0s?
1,C
1yC
0t?
1.C
1{C
0UE
0u?
10C
1}C
0v?
12C
1!D
0w?
14C
1#D
0x?
16C
1%D
0y?
18C
1'D
0z?
1:C
0n?
1"C
0m?
1~B
0i?
1vB
0{?
1<C
15D
0aE
0!E
0`?
11D
1-D
0}?
1@C
1/D
0^E
0~?
1BC
0!@
1DC
0"@
0#@
1HC
0$@
0%@
1LC
0w>
0|?
1>C
1Y=
17@
1BD
0R=
1&@
1r>
1k=
1p>
0j=
1o>
0A?
1~*
1r*
1f*
1Z*
1N*
1B*
16*
1**
1|)
1p)
1d)
1X)
1L)
1@)
14)
1()
1z(
1n(
1b(
1V(
1J(
1>(
12(
1&(
1x'
1l'
1`'
1T'
1H'
1<'
10'
1$'
1v&
1j&
1^&
1R&
1F&
1:&
1.&
1"&
1t%
1h%
1\%
1P%
1D%
18%
1,%
1~$
1r$
1f$
1Z$
1N$
1B$
16$
1*$
1|#
1p#
1d#
1X#
1L#
1@#
14#
1(#
1z"
06+
0(+
0R+
0n/
0m/
0k/
0h/
0g/
0e/
0`/
0_/
0]/
0Z/
0Y/
0W/
0R/
0Q/
0O/
0L/
0K/
0I/
0D/
0C/
0A/
0>/
0=/
0;/
06/
05/
03/
00/
0//
0-/
0(/
0'/
0%/
0"/
0!/
0}.
0x.
0w.
0u.
0r.
0q.
0o.
0j.
0i.
0g.
0d.
0c.
0a.
0\.
0[.
0Y.
0V.
0U.
0S.
0N.
0M.
0K.
0H.
0G.
0E.
0@.
0?.
0=.
0:.
09.
07.
02.
01.
0/.
0,.
0+.
0).
0$.
0#.
0!.
0|-
0{-
0y-
0t-
0s-
0q-
0n-
0m-
0k-
0f-
0e-
0c-
0`-
0_-
0]-
0X-
0W-
0U-
0R-
0Q-
0O-
0J-
0I-
0G-
0D-
0C-
0A-
0<-
0;-
09-
06-
05-
03-
0.-
0--
0+-
0(-
0'-
0%-
0~,
0},
0{,
0x,
0w,
0u,
0p,
0o,
0m,
0j,
0i,
0g,
0b,
0a,
0_,
0\,
0[,
0Y,
0T,
0S,
0Q,
0N,
0M,
0K,
0F,
0E,
0C,
0@,
0?,
0=,
08,
07,
05,
02,
01,
0/,
0*,
0),
0',
0$,
0#,
0!,
0z+
0y+
0w+
0t+
0s+
0q+
0l+
0k+
0i+
0f+
0e+
0c+
0^+
0]+
0[+
0X+
0W+
0U+
0P+
0O+
0M+
0J+
0I+
0G+
0B+
0A+
0?+
0<+
0;+
09+
04+
03+
01+
0.+
0-+
0++
1~/
091
0G0
1F6
0}/
0>6
1:1
0G1
1H1
0Y1
1Z1
0i1
1j1
0w1
1x1
0+2
1,2
0;2
1<2
0K2
1L2
0\2
1o2
0$3
1%3
043
153
0D3
1E3
0Y3
1Z3
0>5
1O5
0>4
1?4
0S4
1T4
0d4
1e4
0w4
1x4
0+5
1,5
1?5
0B5
1C5
0F5
1G5
0J5
1K5
0N5
0D0
1I6
1/0
1]2
0n2
0B0
0l0
0Q6
0H0
1o0
0r0
0J6
0K0
0O0
0S0
0L6
0X0
0Z0
0y0
0N6
0^0
0c0
0O6
1`0
0e0
0j0
0P6
1V0
1[0
0#1
1,1
1)1
071
0L1
0b5
0R6
0<1
084
0?1
0A1
0E1
0^3
0J1
0N1
0|1
0S6
0\1
0`1
0T6
0l1
0n1
0U6
0z1
0"2
0V6
0.2
012
0e5
0>2
0A2
1E2
0N2
0R2
0_2
0a2
0q2
0x2
0'3
0*3
073
0:3
0G3
0I3
0n3
0p3
0{3
0"4
0-4
0/4
0<4
0H4
0Q4
0Y4
0b4
0j4
0u4
0}4
0)5
015
1$1
1$6
1-6
1)6
1m0
0e2
1q/
086
196
0<6
1=6
0@6
0u/
1w/
0!0
1%0
120
0A6
1D6
1G>
0I>
0K>
0M>
1+A
00A
0"A
0~@
0Y@
12A
15A
17A
1<A
1>A
1CA
1EA
1JA
1QA
1SA
1XA
1ZA
1\A
1_A
1aA
1n>
1cA
1K@
1L@
1N@
1dB
1O@
1NA
1LA
1@A
1R@
1p@
0{@
1Z@
0u@
0X@
1T@
1V@
1W@
1v@
1[@
1c@
1%A
0(A
1-A
1S@
00>
0LD
0|=
0~=
0">
0%>
0d@
0f@
0h@
0j@
0l@
0n@
0&>
0(>
0*>
0,>
0.>
02>
04>
06>
08>
0:>
0<>
0>>
0@>
1H>
0D>
1_@
0B>
1>$
12$
1T#
1H#
1Z&
1N&
1<#
10#
1v*
1^*
1F*
1.*
1t)
1\)
1D)
1,)
1r(
1Z(
1B(
1*(
1p'
1X'
1@'
1('
1n&
1V&
1>&
1&&
1l%
1T%
1<%
1$%
1j$
1R$
1:$
1"$
1h#
1P#
18#
1~"
1m"
0n"
0o"
0p"
1Q"
1O"
1E6
1A6
0D6
0=6
096
0o2
0O5
0K5
0G5
0C5
0,5
0x4
0e4
0T4
0?4
0?5
0Z3
0E3
053
0%3
0]2
0L2
0<2
0,2
0x1
0j1
0Z1
0H1
0~/
0:1
180
0s0
1I0
1t0
1|0
1'1
1.1
1P1
1b1
1p1
1$2
142
1D2
1U2
1^5
1~5
1&6
1/6
1K6
0$6
0&1
0{0
0$1
0-1
0~3
094
0B1
0_3
0a3
0O1
0a1
0o1
0#2
022
0B2
0t2
0S2
0b2
0y2
0+3
0;3
0J3
0q3
0#4
004
0I4
0Z4
0k4
0~4
025
085
0W6
0[0
0.6
0f2
176
1;6
1?6
0C6
1@>
1B>
1>>
1<>
1:>
18>
16>
14>
12>
10>
1,>
1*>
1(>
1&>
1%>
1l@
1j@
1h@
1f@
1d@
1">
1~=
1|=
1n@
1.>
1K>
1I>
0G>
0E>
0b
0a
0`
1_
1%!
1#!
0E6
1*A
1!A
1u@
1`D
11A
1%B
14A
16A
1;A
1=A
1BA
1DA
1IA
1PA
1RA
1WA
1YA
1[A
1^A
1WB
1`A
1^B
1`B
1eB
1fB
1hB
1FB
1MA
1KA
1?A
1jB
1z@
1Y@
1w@
1x@
1~@
0)A
1r@
0JD
02"
0q!
0r!
0s!
0t!
0u!
0w!
0x!
0y!
0|!
0}!
0~!
0!"
0""
0#"
0$"
0%"
0&"
0'"
0("
0)"
0{!
0z!
0v!
0*"
0,"
0-"
0."
00"
0+"
1G6
1C6
0?6
0;6
1E>
0t0
1-1
141
0s2
1.6
0%6
0'1
0|0
0.1
0^5
0R5
0S5
0C1
0y5
0`3
0x5
0P1
0b1
0p1
0$2
032
0C2
0T2
0c2
0z2
0,3
0h5
0<3
0L3
0O3
0P3
0s3
0u3
0q5
0$4
0)4
014
034
0J4
0K4
0[4
0\4
0l4
0q4
0!5
0#5
045
1W6
0/6
0K6
0C
0A
0?
0>
0=
0<
0;
0:
09
08
07
06
05
04
03
02
01
00
0/
0.
0-
0,
0+
0*
0)
0(
0'
0&
0%
0$
0G6
0`D
1)B
1+B
1.B
1,B
1/B
1:A
11B
12B
18B
1:B
1>B
1;B
1YD
1?B
1HA
1HB
1JB
1MB
1OB
1VA
1QB
1SB
1XB
1YB
1[B
1]B
1RD
1DB
1QD
1BB
16B
17B
1|@
0!A
1$A
0IB
0z@
1p!
1n!
1m!
1o!
1h!
1a!
1b!
1c!
1d!
1e!
1f!
1g!
1l!
1k!
1j!
1i!
1s"
1.1
151
0~5
1/6
0&6
0T5
0h3
0c3
042
0D2
0U2
0g2
0{2
0-3
0=3
0Q3
0v3
0%4
1z5
0!4
024
044
1r5
0L4
1n5
0]4
1o5
0m4
0i4
0$5
1;5
1Z5
1F!
1E!
1D!
1C!
1B!
1A!
1@!
1?!
1>!
1=!
1<!
1;!
1:!
19!
18!
17!
0jE
0^D
1-B
0[D
0\D
0XD
19B
1=B
0PD
1GB
0<B
1D
0p!
0n!
0Q!
0d!
0e!
0f!
0g!
0h!
0l!
0j!
0k!
0i!
0s"
0R3
0F!
0D!
0B!
0A!
0@!
0?!
0>!
0=!
0<!
0;!
0:!
0'!
0D
0R!
0S!
0T!
0U!
0W!
0X!
0Y!
0]!
0^!
0_!
0`!
0a!
0b!
0c!
0[!
0Z!
0V!
0m!
1n!
0o!
1l!
0E!
1D!
0C!
1B!
09!
08!
07!
06!
05!
04!
03!
01!
00!
0/!
0.!
0-!
0,!
0+!
0*!
0)!
0(!
0\!
02!
#150001
x=$
xU$
x%$
xk#
xS#
x?%
xW%
xo%
x)&
xA&
xY&
xq&
x+'
xC'
x['
xs'
x-(
xE(
x](
xu(
x/)
xG)
xw)
x1*
xI*
xa*
xy*
x_)
x'%
x##
x;#
xm$
xa0
xh0
xw0
x!1
x*1
xR1
xd1
xr1
x&2
x62
xF2
xW2
xi2
x}2
x/3
x?3
xT3
xe3
xj3
xx3
x'4
x64
xN4
x_4
xo4
x&5
x65
xV5
x`5
x"6
x*6
x26
xM=
xy=
x{=
xK=
xY>
xO>
xQ>
xS>
xU>
xW>
x[>
x]>
x_>
xa>
xc>
xe>
xg>
xi>
xk>
x;=
x==
x?=
xA=
xC=
xE=
xG=
xI=
xw=
xu=
xs=
xo=
xq=
#160000
0!
0P!
0p/
#170000
1!
1P!
1p/
1v6
0-8
067
1\7
1*8
0]7
0+8
187
0,8
1~6
0S:
1X:
1[:
1#7
1Q<
0h8
1A<
0c7
1Y<
0o8
1H<
1G<
1]<
0m8
1F<
1E<
0k8
1D<
1c<
0j8
1C<
0J:
1j:
0i8
1B<
1j9
0L:
1d;
0k9
0M:
1d:
1$<
0g8
1@<
0U8
1.<
0Y8
12<
0Z8
13<
0f8
1?<
0e8
1><
0d8
1=<
0c8
1<<
0b8
1;<
1u<
0a8
1:<
0A:
1|:
0`8
19<
0_8
18<
0v;
1?:
0^8
17<
0u;
1>:
0]8
16<
0t;
1=:
0\8
15<
0s;
1<:
0[8
14<
0r;
1;:
0q;
1::
0p;
19:
0X8
11<
0o;
18:
0W8
10<
0n;
17:
0V8
1/<
0m;
16:
0T8
1-<
0k;
14:
0S8
1,<
0j;
13:
0R8
1+<
0i;
12:
0Q8
1*<
0h;
11:
0P8
1)<
0g;
10:
0l;
15:
0N:
0O:
1`:
1&<
1`7
1X7
1b7
0v>
0#B
0t>
09D
1cE
1bE
0IE
0DE
1d?
0EE
1e?
0FE
1f?
0GE
1g?
0HE
1h?
0JE
1j?
0KE
1k?
0LE
1l?
0ME
0NE
0OE
1o?
0PE
1p?
0QE
1q?
0RE
1r?
0SE
1s?
1t?
0{C
1UE
1u?
00C
1v?
1w?
1x?
1y?
1z?
1n?
1m?
1i?
1{?
05D
1aE
1!E
1`E
0~D
1}?
0/D
1^E
1~?
0BC
1!@
1#@
0HC
1%@
0LC
1w>
1|?
0TC
0W=
0>D
0AD
0T=
1@?
0l=
1??
1q>
0>?
0p>
1j=
1A?
0~*
0r*
0f*
0Z*
0N*
0B*
06*
0**
0|)
0p)
0d)
0X)
0L)
0@)
04)
0()
0z(
0n(
0b(
0V(
0J(
0>(
02(
0&(
0x'
0l'
0`'
0T'
0H'
0<'
00'
0$'
0v&
0j&
0^&
0R&
0F&
0:&
0.&
0"&
0t%
0h%
0\%
0P%
0D%
08%
0,%
0~$
0r$
0f$
0Z$
0N$
0B$
06$
0*$
0|#
0p#
0d#
0X#
0L#
0@#
04#
0(#
0z"
1,,
16+
1(+
1D+
1R+
1`+
1n+
1|+
1n/
1l/
1h/
1f/
1`/
1^/
1Z/
1X/
1R/
1P/
1L/
1J/
1D/
1B/
1>/
1</
16/
14/
10/
1./
1(/
1&/
1"/
1~.
1x.
1v.
1r.
1p.
1j.
1h.
1d.
1b.
1\.
1Z.
1V.
1T.
1N.
1L.
1H.
1F.
1@.
1>.
1:.
18.
12.
10.
1,.
1*.
1$.
1".
1|-
1z-
1t-
1r-
1n-
1l-
1f-
1d-
1`-
1^-
1X-
1V-
1R-
1P-
1J-
1H-
1D-
1B-
1<-
1:-
16-
14-
1.-
1,-
1(-
1&-
1~,
1|,
1x,
1v,
1p,
1n,
1j,
1h,
1b,
1`,
1\,
1Z,
1T,
1R,
1N,
1L,
1F,
1D,
1@,
1>,
18,
16,
12,
10,
1*,
1(,
1$,
1",
1z+
1x+
1t+
1r+
1l+
1j+
1f+
1d+
1^+
1\+
1X+
1V+
1P+
1N+
1J+
1H+
1B+
1@+
1<+
1:+
14+
12+
1.+
1,+
1:,
1z.
1B.
14.
1H,
1V,
1d,
1r,
1"-
10-
1>-
1L-
1Z-
1h-
1v-
1&.
1P.
1^.
1l.
1*/
18/
1F/
1T/
1b/
0F6
1}/
0V0
0Y0
1#1
0M6
1>6
0{/
1:6
0z/
0C0
1D0
0/0
070
0>0
1K0
1O0
1Z0
1y0
1N6
1^0
0`0
1b0
0~0
0)1
1+1
1>2
0E2
1G2
1h2
1|2
1.3
1>3
1S3
1d3
1i3
1w3
1&4
154
1M4
1^4
1n4
1%5
155
1U5
0!6
0)6
1+6
0m0
1e2
0q/
186
1t/
1u/
1v/
1!0
0#0
1$0
0%0
1,0
020
130
1H0
0o0
1q0
1r0
0%A
0&A
1(A
0-A
1M>
0+A
10A
0W@
0v@
1FD
1KD
1LD
0J>
0H>
0Z@
1}@
1X@
1D>
0>$
02$
0l#
0`#
0T#
0H#
0Z&
0N&
1,'
1~&
1D'
18'
1\'
1P'
1t'
1h'
1.(
1"(
1F(
1:(
1^(
1R(
1v(
1j(
10)
1$)
1H)
1<)
1x)
1l)
12*
1&*
1J*
1>*
1b*
1V*
1z*
1n*
1`)
1T)
0$#
0v"
0<#
00#
1x*
0v*
1`*
0^*
1H*
0F*
10*
0.*
1v)
0t)
1^)
0\)
1F)
0D)
1.)
0,)
1t(
0r(
1\(
0Z(
1D(
0B(
1,(
0*(
1r'
0p'
1Z'
0X'
1B'
0@'
1*'
0('
1p&
0n&
1X&
0V&
1@&
0>&
1(&
0&&
1n%
0l%
1V%
0T%
1>%
0<%
1&%
0$%
1l$
0j$
1T$
0R$
1<$
0:$
1$$
0"$
1j#
0h#
1R#
0P#
1:#
08#
1"#
0~"
1p"
196
0>6
1B6
0|/
1~/
0,1
080
xB0
xK0
xM0
xO0
xU0
xX0
x^0
xe0
x71
x<1
x?1
xE1
xJ1
x\1
xl1
xz1
x.2
x>2
xN2
x_2
xq2
x'3
x73
xG3
xn3
x{3
x-4
x<4
xQ4
xb4
xu4
x)5
076
0I0
051
0-1
041
1s2
0.6
0B>
0F>
1H>
0K>
1b
1F6
0}/
1!A
0$A
1IB
1z@
1<B
1)A
1JD
1{@
12"
1."
0/"
1;6
0D>
xb0
xi0
xx0
x"1
x+1
xS1
xe1
xs1
x'2
x72
xG2
xX2
xj2
x~2
x03
x@3
xU3
xf3
xk3
xy3
x(4
x74
xO4
x`4
xp4
x'5
x75
xW5
xa5
x#6
x+6
x36
0.1
1~5
0/6
0~/
1C
0@
1?
1B>
0n!
1o!
0l!
1E!
0D!
0B!
#170001
0y$
0G#
1/#
0_#
1w#
01$
0I$
0=$
0a$
0U$
0%$
1k#
1S#
03%
0k)
0i(
0Q(
0K%
0?%
0c%
0W%
0{%
0o%
05&
0)&
0M&
0A&
0e&
0Y&
0}&
0q&
07'
0+'
0O'
0C'
0g'
0['
0!(
0s'
09(
0-(
0E(
0](
0#)
0u(
0;)
0/)
0S)
0G)
0%*
0w)
0=*
01*
0U*
0I*
0m*
0a*
0'+
0y*
0_)
0'%
0##
1;#
0m$
0A0
0J0
1L0
0N0
1T0
0W0
0]0
0a0
0d0
0h0
0w0
1!1
1*1
061
0;1
0>1
0D1
0I1
0R1
0[1
0d1
0k1
0r1
0y1
0&2
0-2
062
0=2
0F2
0M2
0W2
0^2
0i2
0p2
0}2
0&3
0/3
063
0?3
0F3
0T3
0e3
0j3
0m3
0x3
0z3
0'4
0,4
064
0;4
0N4
0P4
0_4
0a4
0o4
0t4
0&5
0(5
065
0V5
0`5
0"6
1*6
026
1M=
0y=
1{=
1K=
1Y>
1O>
1N>
1Q>
1P>
1S>
1R>
1U>
1T>
1W>
1V>
1[>
1Z>
1]>
1\>
1_>
1^>
1a>
1c>
1e>
1d>
1g>
1f>
1i>
1h>
1k>
1j>
1;=
1l>
1==
1<=
1?=
1>=
1A=
1@=
1C=
1B=
1E=
1D=
1G=
1F=
1I=
1H=
1b>
1`>
1X>
1J=
0w=
0u=
1s=
1o=
1N=
1q=
1p=
1r=
0t=
1v=
0z=
1x=
1L=
0B0
0K0
1M0
0O0
1U0
0X0
0^0
0b0
0e0
0i0
0x0
1"1
1+1
071
0<1
0?1
0E1
0J1
0S1
0\1
0e1
0l1
0s1
0z1
0'2
0.2
072
0>2
0G2
0N2
0X2
0_2
0j2
0q2
0~2
0'3
003
073
0@3
0G3
0U3
0f3
0k3
0n3
0y3
0{3
0(4
0-4
074
0<4
0O4
0Q4
0`4
0b4
0p4
0u4
0'5
0)5
075
0W5
0a5
0#6
1+6
036
#180000
0!
0P!
0p/
#190000
1!
1P!
1p/
0v6
1-8
157
167
0\7
177
1^7
1u6
1+7
0|6
1}6
0~6
1W:
0X:
0[:
1,7
0#7
1%7
0Q<
0A<
0a7
1c7
0Y<
0H<
0[<
0]<
0F<
0_<
0D<
0c<
0C<
1a;
0j:
0B<
0b;
1K:
0c;
0f:
0d;
1k9
1M:
0d:
1M8
0$<
0@<
1/=
0.<
1'=
02<
1%=
03<
0?<
0><
0=<
0<<
0;<
0u<
0:<
0|:
09<
1y<
08<
0?:
1";
1{<
07<
0>:
1$;
1}<
06<
0=:
1&;
1!=
05<
0<:
1(;
1#=
04<
0;:
1*;
0::
1,;
09:
1.;
1)=
01<
08:
10;
1+=
00<
07:
12;
1-=
0/<
06:
14;
11=
0-<
04:
18;
13=
0,<
03:
1:;
15=
0+<
02:
1<;
17=
0*<
01:
1>;
19=
0)<
00:
1@;
05:
16;
1'<
0b:
0N8
0`:
1O8
0&<
0X7
1W7
0"B
1#B
0c?
19D
1b?
17D
0cC
1IE
0YC
1DE
0lB
0[C
1EE
0nB
0]C
1FE
0pB
0_C
1GE
0rB
0aC
1HE
0tB
0eC
1JE
0xB
0gC
1KE
0zB
0iC
1LE
0|B
0kC
1ME
0mC
1NE
0oC
1OE
0$C
0qC
1PE
0&C
0sC
1QE
0(C
0uC
1RE
0*C
0wC
1SE
0,C
1{C
10C
0"C
0~B
0vB
0a?
15D
0aE
0!E
13D
0_E
1/D
1BC
1FC
1HC
1JC
1LC
0w>
1u>
1TC
0Y=
1W=
0`=
1>D
1AD
0BD
1T=
0S=
1R=
0_=
0r>
0k=
1p>
0j=
0i=
0A?
0,,
06+
0D+
0`+
0n+
0|+
0n/
0l/
0h/
0f/
0`/
0^/
0Z/
0X/
0R/
0P/
0L/
0J/
0D/
0B/
0>/
0</
06/
04/
00/
0./
0(/
0&/
0"/
0~.
0x.
0v.
0r.
0p.
0j.
0h.
0d.
0b.
0\.
0Z.
0V.
0T.
0N.
0L.
0H.
0F.
0@.
0>.
0:.
08.
02.
00.
0,.
0*.
0$.
0".
0|-
0z-
0t-
0r-
0n-
0l-
0f-
0d-
0`-
0^-
0X-
0V-
0R-
0P-
0J-
0H-
0D-
0B-
0<-
0:-
06-
04-
0.-
0,-
0(-
0&-
0~,
0|,
0x,
0v,
0p,
0n,
0j,
0h,
0b,
0`,
0\,
0Z,
0T,
0R,
0N,
0L,
0F,
0D,
0@,
0>,
08,
06,
02,
00,
0*,
0(,
0$,
0",
0z+
0x+
0t+
0r+
0l+
0j+
0f+
0d+
0^+
0\+
0X+
0V+
0P+
0N+
0J+
0H+
0B+
0@+
0<+
0:+
04+
02+
0.+
0,+
0:,
0z.
0B.
04.
0H,
0V,
0d,
0r,
0"-
00-
0>-
0L-
0Z-
0h-
0v-
0&.
0P.
0^.
0l.
0*/
08/
0F/
0T/
0b/
066
1y/
0F6
0Z0
0y0
0N6
1>6
1S0
1L6
1C0
170
1>0
1n0
1v0
1)1
1[0
1,1
0h2
0|2
0.3
0>3
0S3
0d3
0i3
0w3
0&4
054
0M4
0^4
0n4
0%5
055
0U5
0s2
1R0
1f2
1q/
086
0!0
0u/
0w/
0$0
1-0
056
096
1<6
0H6
1K>
0M>
0*A
0\@
1$A
0{@
0u@
0/A
0FD
0KD
0[@
0H>
1W@
1v@
1D>
1L>
1&$
1x#
1T#
1H#
0,'
0~&
0D'
08'
0\'
0P'
0t'
0h'
0.(
0"(
0F(
0:(
0^(
0R(
0v(
0j(
00)
0$)
0H)
0<)
0x)
0l)
02*
0&*
0J*
0>*
0b*
0V*
0z*
0n*
0`)
0T)
1%+
1k*
1S*
1;*
1#*
1i)
1Q)
19)
1!)
1g(
1O(
17(
1}'
1e'
1M'
15'
1{&
1c&
1K&
13&
1y%
1a%
1I%
11%
1w$
1_$
1G$
1/$
1u#
1]#
1E#
1-#
1o"
0p"
1R"
0Q"
1P"
1=6
196
0<6
0:6
1z/
0[0
1.6
0M0
0U0
1<1
1?1
1E1
1_2
1q2
1'3
173
1G3
1n3
1{3
1-4
1<4
1Q4
1b4
1u4
1)5
0q0
0r0
1d2
1t5
0~5
1$1
1$6
0Z5
1K6
176
0;6
1J>
0K>
0I>
0b
1a
1&!
0%!
1$!
0>6
1{/
0=6
1jE
0~@
0Y@
0VD
0.A
1%A
1&A
0!A
1u@
10"
0."
1?6
1;6
1I>
1H>
0t5
1/6
1s2
1u5
1%6
0B6
1|/
1A
0?
0?6
1F>
0|@
0UD
0$A
1VD
1p!
0o!
1F6
0u5
1~5
1v5
1&6
0D>
1F!
0E!
0TD
1UD
1n!
0v5
1w5
1D!
0SD
1TD
1m!
1o!
0w5
1{5
1E!
1C!
0OD
1SD
0{5
1|5
0ND
1OD
0|5
1ND
#190001
xy$
xG#
x/#
x_#
xw#
x1$
xI$
xa$
0S#
x3%
xk)
xi(
xQ(
xK%
xc%
x{%
x5&
xM&
xe&
x}&
x7'
xO'
xg'
x!(
x9(
x#)
x;)
xS)
x%*
x=*
xU*
xm*
x'+
1##
0;#
xA0
xJ0
xL0
xN0
xT0
xW0
x]0
xd0
0*1
x61
x;1
x>1
xD1
xI1
x[1
xk1
xy1
x-2
x=2
xM2
x^2
xp2
x&3
x63
xF3
xm3
xz3
x,4
x;4
xP4
xa4
xt4
x(5
1"6
0*6
1y=
0{=
xN>
xP>
xR>
xT>
xV>
xZ>
x\>
x^>
xd>
xf>
xh>
xj>
xl>
x<=
x>=
x@=
xB=
xD=
xF=
xH=
xb>
x`>
xX>
xJ=
1w=
xN=
xp=
xr=
xt=
xv=
xz=
xx=
xL=
0+1
1#6
0+6
#200000
0!
0P!
0p/
#210000
1!
1P!
1p/
1v6
0-8
1[7
067
1\7
1]7
087
1,8
0+7
1p8
0}6
1)7
1#9
1R<
1a7
0n8
1]<
0l8
1a<
1h9
0i9
0K:
1h:
0j9
1d;
0k9
0M:
1d:
0M8
0/=
1U8
0'=
1Y8
0%=
1Z8
0y<
1_8
0";
0{<
1^8
0$;
0}<
1]8
0&;
0!=
1\8
0(;
0#=
1[8
0*;
0,;
0.;
0)=
1X8
00;
0+=
1W8
02;
0-=
1V8
04;
01=
1T8
08;
03=
1S8
0:;
05=
1R8
0<;
07=
1Q8
0>;
09=
1P8
0@;
06;
1N:
1N8
1%<
1(<
0O8
1&<
0:7
1X7
0{6
1Q=
0#B
1n=
1c?
0b?
0bE
1cC
1YC
0d?
1lB
1[C
0e?
1nB
1]C
0f?
1pB
1_C
0g?
1rB
1aC
0h?
1tB
1eC
0j?
1xB
1gC
0k?
1zB
1iC
0l?
1|B
1kC
1mC
1oC
0o?
1$C
1qC
0p?
1&C
1sC
0q?
1(C
1uC
0r?
1*C
1wC
0s?
1,C
0n?
1"C
0m?
1~B
0i?
1vB
1a?
05D
1aE
1!E
1~D
01D
1_E
1}D
0|D
0DC
1"@
0HC
1$@
0u>
0SC
07@
0]=
1S=
0&@
1_=
0@?
1l=
0q>
0p>
1j=
0o>
1A?
1n/
1m/
1h/
1g/
1`/
1_/
1Z/
1Y/
1R/
1Q/
1L/
1K/
1D/
1C/
1>/
1=/
16/
15/
10/
1//
1(/
1'/
1"/
1!/
1x.
1w.
1r.
1q.
1j.
1i.
1d.
1c.
1\.
1[.
1V.
1U.
1N.
1M.
1H.
1G.
1@.
1?.
1:.
19.
12.
11.
1,.
1+.
1$.
1#.
1|-
1{-
1t-
1s-
1n-
1m-
1f-
1e-
1`-
1_-
1X-
1W-
1R-
1Q-
1J-
1I-
1D-
1C-
1<-
1;-
16-
15-
1.-
1--
1(-
1'-
1~,
1},
1x,
1w,
1p,
1o,
1j,
1i,
1b,
1a,
1\,
1[,
1T,
1S,
1N,
1M,
1F,
1E,
1@,
1?,
18,
17,
12,
11,
1*,
1),
1$,
1#,
1z+
1y+
1t+
1s+
1l+
1k+
1f+
1e+
1^+
1]+
1X+
1W+
1P+
1O+
1J+
1I+
1B+
1A+
1<+
1;+
14+
13+
1.+
1-+
166
0y/
1~/
1G0
1c0
1O6
0F6
1}/
1Z0
1y0
1N6
1B6
1:6
1j0
1l0
1:1
1H1
1L1
1N1
1Z1
1`1
1j1
1n1
1x1
1|1
1"2
1,2
112
1<2
1L2
1R2
1o2
1%3
153
1E3
1Z3
1O5
1?4
1T4
1e4
1x4
1,5
1?5
1C5
1G5
1K5
1b5
1e5
1P6
1Q6
1R6
1S6
1T6
1U6
1V6
1A2
1]2
0>0
0H0
1P0
1r0
1O0
1V0
1Y0
0#1
1M6
1X0
0v0
0)1
0<1
184
0?1
1A1
0E1
1^3
0_2
1a2
0q2
1x2
0'3
1*3
073
1:3
0G3
1I3
0n3
1p3
0{3
1"4
0-4
1/4
0<4
1H4
0Q4
1Y4
0b4
1j4
0u4
1}4
0)5
115
1!6
0R0
0q/
186
0v/
0x/
1!0
0,0
1'0
0C0
0D0
0G9
1b@
0aD
1M>
1\@
02A
05A
07A
0<A
0>A
0CA
0EA
0JA
0QA
0SA
0XA
0ZA
0\A
0NA
0LA
0@A
1Z@
0}@
0X@
0%A
0^@
1-A
1FD
00>
0aA
0n>
0R@
0|=
0~=
0">
0%>
0d@
0f@
0h@
0j@
0l@
0n@
0&>
0(>
0*>
0,>
0.>
0_A
02>
04>
0cA
06>
0K@
0dB
08>
0L@
0:>
0N@
0<>
0O@
0p@
0>>
0@>
0S@
0T@
0J>
0F>
0W@
0v@
1D>
0V@
0_@
0B>
0L>
0&$
0x#
0T#
0H#
1$#
1v"
0x*
0`*
0H*
00*
0v)
0^)
0F)
0.)
0t(
0\(
0D(
0,(
0r'
0Z'
0B'
0*'
0p&
0X&
0@&
0(&
0n%
0V%
0>%
0&%
0l$
0T$
0<$
0$$
0j#
0R#
0:#
0"#
1p"
0R"
1Q"
0P"
096
1<6
0~/
191
0:6
xB0
xK0
xM0
xO0
xU0
xX0
x^0
xe0
x71
x<1
x?1
xE1
xJ1
x\1
xl1
xz1
x.2
x>2
xN2
x_2
xq2
x'3
x73
xG3
xn3
x{3
x-4
x<4
xQ4
xb4
xu4
x)5
1I0
195
0f2
0-6
1s0
1{0
1&1
1-1
1O1
1a1
1o1
1#2
1~3
0z0
0%1
1[0
0$1
076
1(0
1+0
1.0
110
1R0
012
0A2
0R2
0e2
0,6
0L6
0M6
0N6
0O6
0P6
0Q6
0R6
0S6
0T6
0U6
0V6
1J>
1B>
1K>
1b
0&!
1%!
0$!
0:1
1G1
1=6
1#A
1+A
1_A
1aA
1cA
0\@
1Y@
0u@
1y@
1U@
0jB
0`B
0eB
0fB
0hB
0z@
0x@
0w@
0r@
1"A
1*A
0,A
0)A
1q!
1r!
1s!
1t!
1u!
1w!
1x!
1y!
1|!
1}!
1~!
1!"
1""
1{!
1z!
1v!
1/"
1$"
1&"
1'"
1("
1)"
1*"
1+"
1,"
1#"
1%"
1."
1-"
0;6
0I>
1@>
0s0
0-1
0O1
0a1
0o1
0#2
0~3
0%6
1Z5
0K6
0.6
1t0
1|0
1'1
1.1
1P1
1b1
1p1
1$2
1^5
0{0
1}3
1c5
0&1
0k0
0s2
122
1B2
1t2
1S2
1-6
0H1
1Y1
1@
1?
1>
1=
1<
1;
1:
19
18
17
16
15
14
13
12
11
10
1/
1.
1-
1,
1+
1*
1)
1(
1'
1&
1%
1$
1?6
1>>
0"A
0^A
0WB
0`A
0^B
1$A
1s@
1x@
0Q@
0q@
1w@
1!A
0jE
1|@
1jB
1`B
1eB
1fB
1hB
1z@
1r@
0&"
0'"
0("
0)"
0*"
0+"
0,"
0-"
0."
0/"
00"
01"
02"
0#"
0$"
0%"
0Z1
1i1
0t0
0.1
0P1
0b1
0p1
0$2
0^5
0&6
0/6
0|0
0_1
0d5
0'1
1M1
1}1
1t5
0~5
1<>
0C
0B
0A
0@
0?
0>
0=
0<
0;
0:
09
08
07
06
05
04
0j1
1w1
0VD
0cB
0iB
1M@
1gB
1h!
1d!
1e!
1f!
1g!
1l!
1k!
1j!
1i!
0p!
1:>
102
1f5
0!2
1u5
0x1
1+2
0F!
1B!
1A!
1@!
1?!
1>!
1=!
1<!
1;!
1:!
18>
0UD
1aB
0m>
0_B
0o!
0k!
0j!
0n!
0m!
0h!
0d!
0e!
0f!
0g!
0l!
0i!
0,2
1;2
0Q2
0g5
1@2
1u2
1v5
16>
0E!
0D!
0C!
0B!
0A!
0@!
0?!
0>!
0=!
0<!
0;!
0:!
0<2
1K2
0TD
0VB
0\B
1]A
1ZB
14>
1w5
0L2
1\2
12>
0SD
0]2
1n2
1{5
10>
0o2
1$3
0OD
1.>
1|5
0%3
143
1,>
0ND
053
1D3
1*>
0E3
1Y3
1(>
0Z3
1>5
1&>
0?5
1B5
1%>
0C5
1F5
1">
0G5
1J5
1~=
0K5
1N5
1|=
0O5
1>4
1n@
0?4
1S4
1l@
0T4
1d4
1j@
0e4
1w4
1h@
0x4
1+5
1f@
0,5
1d@
#210001
0y$
1G#
1/#
1_#
1w#
01$
1I$
0a$
03%
0k)
0i(
0Q(
0K%
0c%
0{%
05&
0M&
1e&
0}&
07'
0O'
0g'
0!(
09(
0#)
0;)
0S)
0%*
0=*
0U*
0m*
0'+
0A0
1J0
1L0
1N0
1T0
0W0
1]0
0d0
061
0;1
0>1
0D1
0I1
0[1
0k1
0y1
0-2
1=2
0M2
0^2
0p2
0&3
063
0F3
0m3
0z3
0,4
0;4
0P4
0a4
0t4
0(5
1N>
1P>
1R>
1T>
1V>
1Z>
1\>
1^>
1d>
1f>
1h>
1j>
1l>
1<=
0>=
1@=
1B=
1D=
1F=
1H=
1b>
1`>
1X>
1J=
1N=
0p=
1r=
0t=
0v=
0z=
0x=
1L=
0B0
1K0
1M0
1O0
1U0
0X0
1^0
0e0
071
0<1
0?1
0E1
0J1
0\1
0l1
0z1
0.2
1>2
0N2
0_2
0q2
0'3
073
0G3
0n3
0{3
0-4
0<4
0Q4
0b4
0u4
0)5
#220000
0!
0P!
0p/
#230000
1!
1P!
1p/
0v6
1-8
0\7
077
1t6
0^7
0u6
097
0p8
1I<
1M<
0W:
159
1L<
1K<
0%7
0a7
0c7
1o8
1[<
1n8
0G<
0]<
1m8
1l8
0E<
0a<
1j8
0h:
1c;
1L:
0d;
1k9
1M:
0d:
0U8
1.<
0Y8
12<
0Z8
13<
1a8
0_8
18<
0^8
17<
0]8
16<
0\8
15<
0[8
14<
0X8
11<
0W8
10<
0V8
1/<
0T8
1-<
0S8
1,<
0R8
1+<
0Q8
1*<
0P8
1)<
0'<
1b:
0%<
0(<
1O:
0&<
0`7
0X7
0W7
1V7
0!B
1"B
1#B
1t>
0cE
07D
1d?
1e?
1f?
1g?
1h?
1j?
1k?
1l?
1o?
1p?
1q?
1r?
1s?
0u?
1n?
1m?
1i?
15D
0aE
0!E
0`E
11D
0~?
1DC
0"@
0#@
1HC
0$@
0JC
0%@
1w>
1u>
1Y=
0I@
1BD
1&@
1m=
1r>
1k=
1p>
0A?
0(+
0R+
1z.
1B.
14.
1L-
1Z-
1h-
1v-
1&.
1P.
1^.
1l.
1*/
18/
1F/
1T/
1b/
0n/
0m/
0h/
0g/
0`/
0_/
0Z/
0Y/
0R/
0Q/
0L/
0K/
0D/
0C/
0>/
0=/
06/
05/
00/
0//
0(/
0'/
0"/
0!/
0x.
0w.
0r.
0q.
0j.
0i.
0d.
0c.
0\.
0[.
0V.
0U.
0N.
0M.
0H.
0G.
0@.
0?.
0:.
09.
02.
01.
0,.
0+.
0$.
0#.
0|-
0{-
0t-
0s-
0n-
0m-
0f-
0e-
0`-
0_-
0X-
0W-
0R-
0Q-
0J-
0I-
0D-
0C-
0<-
0;-
06-
05-
0.-
0--
0(-
0'-
0~,
0},
0x,
0w,
0p,
0o,
0j,
0i,
0b,
0a,
0\,
0[,
0T,
0S,
0N,
0M,
0F,
0E,
0@,
0?,
08,
07,
02,
01,
0*,
0),
0$,
0#,
0z+
0y+
0t+
0s+
0l+
0k+
0f+
0e+
0^+
0]+
0X+
0W+
0P+
0O+
0J+
0I+
0B+
0A+
0<+
0;+
04+
03+
0.+
0-+
1F6
0}/
1>6
0{/
0(0
0+0
010
1:1
0G1
1H1
0Y1
1Z1
0i1
1j1
0w1
1x1
0+2
1,2
0;2
1<2
0K2
1L2
0\2
1o2
0$3
1%3
043
153
0D3
1E3
0Y3
1Z3
0>5
1O5
0>4
1?4
0S4
1T4
0d4
1e4
0w4
1x4
0+5
1,5
1?5
0B5
1C5
0F5
1G5
0J5
1K5
0N5
1/0
0.0
1H0
0P0
0n0
1o0
0Q0
1,6
0S0
1L6
0V0
0Y0
1#1
1M6
0c0
1O6
1~0
1)1
084
0A1
0^3
1A2
0a2
0x2
0*3
0:3
0I3
0p3
0"4
0/4
0H4
0Y4
0j4
0}4
015
1)6
1E0
0R0
1m0
1e2
1q/
086
196
0<6
1u/
1v/
1w/
1x/
1#0
1*0
0=6
1@6
1I>
0K>
0M>
0+A
00A
1\@
0a@
12A
15A
17A
1<A
1>A
1CA
1EA
1JA
1QA
1SA
1XA
1ZA
1\A
0aA
1NA
1LA
1@A
1V@
0Z@
1}@
1X@
1[@
0#A
1]@
0(A
1/A
1^@
0-A
0LD
0|=
0~=
0">
0%>
0d@
0f@
0h@
0j@
0l@
0n@
0&>
0(>
0*>
0,>
0.>
02>
04>
06>
08>
0:>
0<>
0>>
0@>
0H>
0D>
1l#
1`#
1T#
1H#
1<#
10#
1&+
1l*
1T*
1<*
1$*
1j)
1R)
1:)
1")
1h(
1P(
18(
1~'
1f'
1N'
16'
1|&
1d&
1L&
14&
1z%
1b%
1J%
12%
1x$
1`$
1H$
10$
1v#
1^#
1F#
1.#
1n"
0o"
0p"
0A6
1D6
1=6
0@6
096
0O5
0K5
0G5
0C5
0,5
0x4
0e4
0T4
0?4
0?5
0Z3
0E3
053
0%3
1]2
0n2
0L2
0<2
0,2
0x1
0j1
0Z1
0H1
0B6
1~/
091
180
0I0
095
1Q0
1S0
1V0
1Y0
0Z0
1c0
0j0
0l0
0y0
0#1
0L1
0N1
0`1
0n1
0|1
0"2
022
0S2
0b5
0e5
0d2
1q0
1%1
0[0
0,1
1k0
1z0
0H0
1P0
1p0
0$6
1n0
1f2
176
1;6
0?6
0B>
1F>
1>>
1<>
1:>
18>
16>
14>
12>
00>
1,>
1*>
1(>
1&>
1%>
1l@
1j@
1h@
1f@
1d@
1">
1~=
1|=
1n@
1K>
0I>
1G>
0b
0a
1`
0:1
0o2
1A6
0D6
1E6
0*A
0/A
1~@
0'A
0^@
1-A
0U@
0s@
1{@
1u@
0y@
0&A
1.A
1n>
1R@
1^A
1^B
1K@
1dB
1L@
1N@
1O@
1p@
1Z@
1W@
1S@
1T@
0V@
1v@
0}@
0X@
0[@
0]@
1,A
1)A
0JD
12"
0q!
0r!
0s!
0t!
0u!
0w!
0x!
0y!
0|!
0}!
0~!
0!"
0""
1$"
0{!
0z!
0v!
1-"
1/"
10"
11"
1?6
0;6
0C6
0E>
0G>
1.>
1@>
0"1
1$6
1,1
1_1
1d5
1!2
002
0@2
0u2
1g5
0f5
1s2
0M1
0}1
0}3
0c5
1I0
0Q0
0S0
0V0
0Y0
1Z0
0c0
1j0
1l0
1y0
1#1
1B1
1L1
1N1
1`1
1n1
1|1
1"2
122
0B2
1S2
1b2
0t2
1y2
1+3
1;3
1J3
1_3
1a3
1q3
1#4
104
194
1I4
1Z4
1k4
1~4
125
185
1b5
1e5
0-6
1%6
0q0
1d2
0Z5
1K6
0E6
1C
1B
1A
1@
1>
15
03
02
01
00
0/
0.
0-
0,
0+
0*
0)
0(
0'
0&
0%
0$
1C6
1G6
1E>
1jE
0.A
1&A
0|@
1"A
0n>
0R@
01A
0%B
04A
06A
0;A
0=A
0?A
0BA
0DA
0IA
0FB
0MA
0PA
0RA
0WA
0YA
1WB
0[A
0^A
1`A
0^B
0K@
0dB
0L@
0N@
0O@
0p@
0KA
0Z@
0W@
0S@
0T@
1V@
0v@
1}@
1X@
1[@
1]@
0)A
1Q@
1q@
1cB
1iB
0$A
1m>
0]A
1VB
1\B
1_B
0aB
0M@
0gB
0{@
0~@
1~5
025
0$6
1Q2
1h5
1L3
1O3
1s3
1)4
114
1R5
1J4
1[4
1q4
1!5
0,1
0t5
1&6
0s2
145
0%6
0W6
0f2
195
0G6
0,A
1*A
1`D
1|@
1$A
1VD
1{@
0+B
0.B
0:A
02B
07B
0:B
0>B
0HA
0JB
0MB
0VA
0ZB
1~@
1%B
1p!
045
1W6
1!4
124
1i4
0u5
0~5
1t5
0&6
1:5
1F!
0_D
0VD
1UD
0-B
09B
0=B
0`D
1Q!
1m!
1o!
1s"
0v5
1u5
1E!
1C!
1'!
0UD
1TD
1D
0m!
0o!
0Q!
0s"
0w5
1v5
0E!
0C!
0'!
0TD
1SD
0D
0{5
1w5
0SD
1OD
0|5
1{5
0OD
1ND
1|5
0ND
#230001
x=$
xU$
x%$
xk#
xS#
x?%
xW%
xo%
x)&
xA&
xY&
xq&
x+'
xC'
x['
xs'
x-(
xE(
x](
xu(
x/)
xG)
xw)
x1*
xI*
xa*
xy*
x_)
x'%
x##
x;#
xm$
xa0
xh0
xw0
x!1
x*1
xR1
xd1
xr1
x&2
x62
xF2
xW2
xi2
x}2
x/3
x?3
xT3
xe3
xj3
xx3
x'4
x64
xN4
x_4
xo4
x&5
x65
xV5
x`5
x"6
x*6
x26
xM=
xy=
x{=
xK=
xY>
xO>
xQ>
xS>
xU>
xW>
x[>
x]>
x_>
xa>
xc>
xe>
xg>
xi>
xk>
x;=
x==
x?=
xA=
xC=
xE=
xG=
xI=
xw=
xu=
xs=
xo=
xq=
#240000
0!
0P!
0p/
#250000
1!
1P!
1p/
1v6
0-8
167
177
0]7
1+8
187
0,8
197
0_7
1+7
1|6
0I<
1P:
1*7
0M<
1T:
0L<
1S:
0K<
1R:
1P<
1Y<
1H<
1G<
1]<
1F<
1_<
1E<
1C<
1j9
0L:
1f:
0L8
1d;
0k9
0M:
1d:
0.<
02<
03<
1:<
08<
07<
06<
05<
04<
01<
00<
0/<
0-<
0,<
0+<
0*<
0)<
0N:
1(<
0O:
1`:
1X7
0#B
09D
1cE
1bE
05D
1aE
1!E
1`?
03D
1`E
0~D
0FC
0HC
0LC
0UC
0^=
0R=
0_=
1s>
0m=
1@?
0l=
0??
1q>
0k=
0j=
1A?
1!+
1~*
1}*
1{*
1s*
1r*
1q*
1o*
1g*
1f*
1e*
1c*
1[*
1Z*
1Y*
1W*
1O*
1N*
1M*
1K*
1C*
1B*
1A*
1?*
17*
16*
15*
13*
1+*
1**
1)*
1'*
1})
1|)
1{)
1y)
1q)
1p)
1o)
1m)
1e)
1d)
1c)
1a)
1Y)
1X)
1W)
1U)
1M)
1L)
1K)
1I)
1A)
1@)
1?)
1=)
15)
14)
13)
11)
1))
1()
1')
1%)
1{(
1z(
1y(
1w(
1o(
1n(
1m(
1k(
1c(
1b(
1a(
1_(
1W(
1V(
1U(
1S(
1K(
1J(
1I(
1G(
1?(
1>(
1=(
1;(
13(
12(
11(
1/(
1'(
1&(
1%(
1#(
1y'
1x'
1w'
1u'
1m'
1l'
1k'
1i'
1a'
1`'
1_'
1]'
1U'
1T'
1S'
1Q'
1I'
1H'
1G'
1E'
1='
1<'
1;'
19'
11'
10'
1/'
1-'
1%'
1$'
1#'
1!'
1w&
1v&
1u&
1s&
1k&
1j&
1i&
1g&
1_&
1^&
1]&
1[&
1S&
1R&
1Q&
1O&
1G&
1F&
1E&
1C&
1;&
1:&
19&
17&
1/&
1.&
1-&
1+&
1#&
1"&
1!&
1}%
1u%
1t%
1s%
1q%
1i%
1h%
1g%
1e%
1]%
1\%
1[%
1Y%
1Q%
1P%
1O%
1M%
1E%
1D%
1C%
1A%
19%
18%
17%
15%
1-%
1,%
1+%
1)%
1!%
1~$
1}$
1{$
1s$
1r$
1q$
1o$
1g$
1f$
1e$
1c$
1[$
1Z$
1Y$
1W$
1O$
1N$
1M$
1K$
1C$
1B$
1A$
1?$
17$
16$
15$
13$
1+$
1*$
1)$
1'$
1}#
1|#
1{#
1y#
1q#
1p#
1o#
1m#
1e#
1d#
1c#
1a#
1Y#
1X#
1W#
1U#
1M#
1L#
1K#
1I#
1A#
1@#
1?#
1=#
15#
14#
13#
11#
1)#
1(#
1'#
1%#
1{"
1z"
1y"
1w"
16+
1(+
1D+
1R+
1n+
0z.
0B.
04.
10-
0L-
0Z-
0h-
0v-
0&.
0P.
0^.
0l.
0*/
08/
0F/
0T/
0b/
066
1B6
0|/
0>6
1{/
0z/
1F0
0G0
0m0
0'0
0J9
1D0
131
0I6
0<0
0~0
1"1
0#1
0)1
1+1
0!6
0)6
1+6
0q/
186
0t/
0v/
0w/
0x/
0!0
0#0
1$0
0*0
0-0
030
040
060
1M>
1Z@
1HD
0]D
1aD
10A
1_@
0`@
1H>
0F>
1L>
0l#
0`#
0T#
0H#
0$#
0v"
0<#
00#
0&+
0%+
0#+
0l*
0k*
0i*
0T*
0S*
0Q*
0<*
0;*
09*
0$*
0#*
0!*
0j)
0i)
0g)
0R)
0Q)
0O)
0:)
09)
07)
0")
0!)
0}(
0h(
0g(
0e(
0P(
0O(
0M(
08(
07(
05(
0~'
0}'
0{'
0f'
0e'
0c'
0N'
0M'
0K'
06'
05'
03'
0|&
0{&
0y&
0d&
0c&
0a&
0L&
0K&
0I&
04&
03&
01&
0z%
0y%
0w%
0b%
0a%
0_%
0J%
0I%
0G%
02%
01%
0/%
0x$
0w$
0u$
0`$
0_$
0]$
0H$
0G$
0E$
00$
0/$
0-$
0v#
0u#
0s#
0^#
0]#
0[#
0F#
0E#
0C#
0.#
0-#
0+#
0u*
0]*
0E*
0-*
0s)
0[)
0C)
0+)
0q(
0Y(
0A(
0)(
0o'
0W'
0?'
0''
0m&
0U&
0=&
0%&
0k%
0S%
0;%
0#%
0i$
0Q$
09$
0!$
0g#
0O#
07#
0}"
1p"
0O"
196
1>6
0{/
0B6
1|/
0F6
0o0
0P0
0p0
0n0
1.0
076
1D>
1F>
0H>
0K>
1b
0#!
1F6
1B6
0|/
1/A
1'A
1^@
1(A
1;6
0F>
0D>
1Q0
1S0
1Y0
0Z0
1c0
0j0
0l0
0y0
1#1
0B1
0L1
0N1
0`1
0n1
0|1
0"2
022
1B2
0S2
0b2
1t2
0y2
0+3
0;3
0J3
0_3
0a3
0q3
0#4
004
094
0I4
0Z4
0k4
0~4
085
0b5
0e5
1-6
0r0
0d2
0F6
1D>
1.A
1%A
0"A
1n>
1R@
11A
14A
16A
1;A
1=A
1?A
1BA
1DA
1IA
1FB
1MA
1PA
1RA
1WA
1YA
0WB
1[A
1^A
0`A
1^B
1K@
1dB
1L@
1N@
1O@
1p@
1KA
0Z@
1W@
1S@
1T@
0V@
1v@
0}@
0[@
0]@
1$6
1$1
0h5
0L3
0O3
0s3
0)4
014
0R5
0J4
0[4
0q4
0!5
0:5
1Z5
0K6
1,1
1&1
141
1C2
1%6
1f2
095
1,A
0*A
0|@
0[B
0IB
0x@
0{@
0jE
1_D
1+B
1.B
1:A
12B
17B
1:B
1>B
1HA
1JB
1MB
1VA
0Y@
0~@
0%6
0!4
024
0i4
1[5
1}5
1-1
1'1
151
1D2
0v5
0t5
1&6
0Z5
1K6
1jE
1VD
1TD
0<B
0z@
0gE
1-B
19B
1=B
1|@
0p!
0&6
1k2
146
0;6
1.1
0w5
0u5
0[5
0}5
0F!
1gE
1UD
1SD
1p!
1m!
1b!
1k!
0{5
0k2
046
1;6
1F!
1C!
1A!
18!
1OD
1l!
0m!
0|5
0C!
1B!
1ND
#250001
0G#
0/#
0I$
0e&
0J0
0L0
0]0
0=2
1>=
1p=
1z=
1x=
0K0
0M0
0^0
0>2
#260000
0!
0P!
0p/
#270000
1!
1P!
1p/
0v6
1-8
057
1\7
077
1]7
087
1^7
1u6
097
1_7
0+7
1p8
0|6
1}6
0P:
1^:
0f7
0*7
169
0T:
1V:
0)7
1L<
0S:
1X:
0R:
1Z:
0,7
0'7
0]:
0"7
1Q<
0R<
1O<
0P<
1W<
1S<
0V<
1c7
0Y<
0o8
0[<
0n8
0]<
0_<
0j8
1b;
0c;
0f:
1L8
1#<
0d;
1k9
0d:
1M8
1$<
0a8
1x;
0b:
1O:
0`:
1O8
0X7
1W7
0b7
1v>
0"B
1#B
0c?
19D
0cE
17D
1u?
0a?
15D
0!E
0`?
13D
1~?
1FC
1HC
1$@
1JC
1%@
1LC
0w>
1OC
0RC
0NC
1UC
0VC
1SC
0TC
1V=
1<D
1[=
1`=
0?D
0AD
1]=
0CD
0J@
1^=
0;D
0S=
1R=
0&@
1_=
0s>
1m=
0r>
1l=
0q>
1k=
0p>
1i=
0A?
0!+
0~*
0}*
0{*
0s*
0r*
0q*
0o*
0g*
0f*
0e*
0c*
0[*
0Z*
0Y*
0W*
0O*
0N*
0M*
0K*
0C*
0B*
0A*
0?*
07*
06*
05*
03*
0+*
0**
0)*
0'*
0})
0|)
0{)
0y)
0q)
0p)
0o)
0m)
0e)
0d)
0c)
0a)
0Y)
0X)
0W)
0U)
0M)
0L)
0K)
0I)
0A)
0@)
0?)
0=)
05)
04)
03)
01)
0))
0()
0')
0%)
0{(
0z(
0y(
0w(
0o(
0n(
0m(
0k(
0c(
0b(
0a(
0_(
0W(
0V(
0U(
0S(
0K(
0J(
0I(
0G(
0?(
0>(
0=(
0;(
03(
02(
01(
0/(
0'(
0&(
0%(
0#(
0y'
0x'
0w'
0u'
0m'
0l'
0k'
0i'
0a'
0`'
0_'
0]'
0U'
0T'
0S'
0Q'
0I'
0H'
0G'
0E'
0='
0<'
0;'
09'
01'
00'
0/'
0-'
0%'
0$'
0#'
0!'
0w&
0v&
0u&
0s&
0k&
0j&
0i&
0g&
0_&
0^&
0]&
0[&
0S&
0R&
0Q&
0O&
0G&
0F&
0E&
0C&
0;&
0:&
09&
07&
0/&
0.&
0-&
0+&
0#&
0"&
0!&
0}%
0u%
0t%
0s%
0q%
0i%
0h%
0g%
0e%
0]%
0\%
0[%
0Y%
0Q%
0P%
0O%
0M%
0E%
0D%
0C%
0A%
09%
08%
07%
05%
0-%
0,%
0+%
0)%
0!%
0~$
0}$
0{$
0s$
0r$
0q$
0o$
0g$
0f$
0e$
0c$
0[$
0Z$
0Y$
0W$
0O$
0N$
0M$
0K$
0C$
0B$
0A$
0?$
07$
06$
05$
03$
0+$
0*$
0)$
0'$
0}#
0|#
0{#
0y#
0q#
0p#
0o#
0m#
0e#
0d#
0c#
0a#
0Y#
0X#
0W#
0U#
0M#
0L#
0K#
0I#
0A#
0@#
0?#
0=#
05#
04#
03#
01#
0)#
0(#
0'#
0%#
0{"
0z"
0y"
0w"
1l/
1k/
1f/
1e/
1^/
1]/
1X/
1W/
1P/
1O/
1J/
1I/
1B/
1A/
1</
1;/
14/
13/
1./
1-/
1&/
1%/
1~.
1}.
1v.
1u.
1p.
1o.
1h.
1g.
1b.
1a.
1Z.
1Y.
1T.
1S.
1L.
1K.
1F.
1E.
1>.
1=.
18.
17.
10.
1/.
1*.
1).
1".
1!.
1z-
1y-
1r-
1q-
1l-
1k-
1d-
1c-
1^-
1]-
1V-
1U-
1P-
1O-
1H-
1G-
1B-
1A-
1:-
19-
14-
13-
1,-
1+-
1&-
1%-
1|,
1{,
1v,
1u,
1n,
1m,
1h,
1g,
1`,
1_,
1Z,
1Y,
1R,
1Q,
1L,
1K,
1D,
1C,
1>,
1=,
16,
15,
10,
1/,
1(,
1',
1",
1!,
1x+
1w+
1r+
1q+
1j+
1i+
1d+
1c+
1\+
1[+
1V+
1U+
1N+
1M+
1H+
1G+
1@+
1?+
1:+
19+
12+
11+
1,+
1++
166
1F6
0B6
1|/
0>6
1{/
1:6
0F0
1G0
1:1
1H1
1Z1
1j1
1x1
1,2
1<2
1L2
1o2
1%3
153
1E3
1Z3
1O5
1?4
1T4
1e4
1x4
1,5
1?5
1C5
1G5
1K5
0D0
111
031
1I6
080
1+0
0/0
1?0
070
190
0=0
0e2
0Q0
0,6
0c0
0O6
0"1
1V0
0#1
1%6
0+1
1.6
0A2
0#6
1)6
0+6
0f2
1q/
086
1!0
0u/
0$0
096
1<6
0E0
1P0
0^@
1a@
1K>
0M>
1*A
1aA
0!A
0|@
1Z@
0X@
1V@
1#A
1]@
1+A
1GD
0ID
1KD
0ED
1LD
1JD
1]D
0kE
0|=
0~=
0">
0%>
0d@
0f@
0h@
0j@
0l@
0n@
0&>
0(>
0*>
0,>
0.>
02>
04>
06>
08>
0:>
0<>
0>>
0@>
0_@
1`@
0J>
1H>
1F>
0D>
0L>
1<#
10#
1o"
0p"
1R"
1P"
1O"
0=6
1@6
196
0<6
1B6
0F6
1}/
0T1
0O0
0U0
1s2
0&1
0$1
1&6
1/6
1Z5
0K6
176
0;6
1Q0
1R0
0S0
0V0
0Y0
1Z0
1c0
1j0
1l0
1y0
1#1
1B1
1L1
1N1
1`1
1n1
1|1
1"2
122
1S2
1b2
1f2
1y2
1+3
1;3
1J3
1_3
1a3
1q3
1#4
104
194
1I4
1Z4
1k4
1~4
185
1b5
1e5
1D>
0F>
0K>
1I>
0b
1a
1&!
1$!
1#!
0~/
191
1=6
0@6
0A6
1D6
0n>
0R@
01A
04A
06A
0;A
0=A
0?A
0BA
0DA
0IA
0FB
0MA
0PA
0RA
0WA
0YA
0*A
0[A
0^A
0^B
0K@
0dB
0L@
0N@
0O@
0p@
0KA
0Z@
0W@
0S@
0T@
0V@
0v@
1}@
1X@
1[@
0\@
0]@
0jE
1Y@
1x@
0$A
1hE
0$"
0-"
01"
02"
0?6
1;6
1G>
0I>
1B>
076
0;6
0C6
1G6
1~5
0'1
1}5
0.6
0%6
1[0
1&1
1{0
1s0
0-1
1$1
1y5
1~3
1O1
1a1
1o1
1#2
132
1T2
1c2
1z2
1,3
1h5
1<3
1L3
1O3
1g3
1x5
1b3
1s3
1q5
1)4
114
1R5
1J4
1[4
1q4
1!5
105
0Z5
1K6
1E6
1A6
0D6
0:1
1G1
0C
0B
0>
05
1@>
0G>
0E>
1jE
0&B
0+B
0.B
0:A
02B
07B
0:B
0>B
0YD
0HA
0EB
0RD
0CB
0JB
0MB
0OB
0VA
0QB
0SB
0XB
0YB
0]B
0`B
0eB
0fB
0hB
0jB
0QD
0Y@
1z@
0r@
0w@
0x@
0u@
1|@
1!A
0p!
1n!
1m!
0H1
1Y1
0E6
0/6
0&6
0k0
1'1
1|0
1t0
0.1
0z0
0%1
1^5
1P1
1b1
1p1
1$2
142
1U2
1g2
1{2
1-3
1=3
1Q3
0z5
1t3
1!4
124
0r5
1T5
1s5
1L4
0n5
1]4
0o5
1i4
1"5
0;5
145
0W6
1E>
1>>
0F!
1D!
1C!
1h3
1c3
0Z1
1i1
1`D
1^D
0*B
0-B
1[D
1\D
0WD
1XD
09B
0=B
0@B
1PD
0GB
1y@
1U@
1s@
1p!
0k!
1o!
1<>
0s0
1M1
1}1
0{0
1}3
1c5
0&1
1R3
1v3
1%4
144
1m4
1$5
0j1
1w1
1F!
1E!
0A!
1:>
1x@
0Q@
0q@
1w@
0cB
0iB
1r@
1Q!
1T!
1U!
1V!
1]!
1^!
1_!
1`!
1a!
1c!
1d!
1e!
1f!
1g!
1h!
0l!
1i!
1j!
1k!
0m!
0n!
0x1
1+2
1s"
1[!
1Z!
0t0
0O1
0!2
0|0
0~3
0_1
0d5
0'1
18>
0D!
0C!
0B!
1A!
1@!
1?!
1>!
1=!
1<!
1;!
1:!
19!
17!
16!
15!
14!
13!
1,!
1+!
1*!
1'!
0,2
1;2
1M@
1gB
1jB
1aB
1hB
1D
11!
10!
1R!
1S!
1W!
1X!
1Y!
1\!
16>
0P1
0#2
1@2
1u2
0^5
0a1
0o1
102
1f5
0<2
1K2
12!
1/!
1.!
1-!
1)!
1(!
14>
0m>
0_B
1eB
1fB
0VB
0\B
1`B
0k!
0j!
0i!
0L2
1\2
0$2
0C2
0w2
0b1
0p1
032
0Q2
0g5
12>
0A!
0@!
0?!
0]2
1n2
1]A
1ZB
1]B
1TB
1[B
0h!
0g!
10>
0D2
0z2
193
1M3
042
0T2
0c2
1)3
1i5
0o2
1$3
0>!
0=!
1.>
0UA
0RB
1XB
1YB
0LB
0PB
1SB
0e!
0f!
0d!
0%3
143
0{2
0<3
0Q3
0b3
0l3
0U2
0g2
0,3
0k5
1,>
0<!
0;!
0:!
053
1D3
1OA
1QB
1AB
1EB
1GB
1OB
0c!
0b!
1*>
0=3
0R3
0t3
0!4
1*4
0y5
0-3
0g3
1l5
1p5
0x5
0E3
1Y3
09!
08!
0c3
1(>
1RD
0ZD
0GA
1CB
1QD
05B
1=B
1@B
0`!
0a!
0_!
0Z3
1>5
0v3
0%4
0:4
1r5
0s5
024
0m5
0q5
1z5
1&>
07!
06!
05!
0h3
0?5
1B5
0PD
1YD
1AA
19B
1WD
0XD
13B
0^!
0\!
0]!
1%>
0[!
0L4
0i4
1r4
1o5
044
1X4
0T5
1X5
1n5
0C5
1F5
04!
03!
02!
1">
0\D
09A
00B
0[D
0(B
1-B
01!
0X!
0Y!
0G5
1J5
0Z!
0m4
005
1;5
0]4
0"5
0Y5
1~=
0/!
0.!
0K5
1N5
13A
1*B
0^D
1&B
00!
0V!
0W!
0U!
1|=
045
1W6
0$5
0O5
1>4
0-!
0,!
0+!
1n@
0`D
0T!
0S!
0?4
1S4
1l@
0*!
0)!
0T4
1d4
0R!
0Q!
1j@
0s"
0e4
1w4
0(!
0'!
1h@
0D
0x4
1+5
1f@
0,5
1d@
#270001
0_#
0w#
0=$
0U$
0%$
0k#
0S#
0?%
0W%
0o%
0)&
0A&
0Y&
0q&
0+'
0C'
0['
0s'
0-(
0E(
0](
0u(
0/)
0G)
0w)
01*
0I*
0a*
0y*
0_)
0'%
0##
0;#
0m$
0N0
0T0
0a0
0h0
0w0
0!1
0*1
0R1
0d1
0r1
0&2
062
0F2
0W2
0i2
0}2
0/3
0?3
0T3
0e3
0j3
0x3
0'4
064
0N4
0_4
0o4
0&5
065
0V5
0`5
0"6
0*6
026
1M=
1y=
1{=
1K=
1Y>
1O>
1Q>
1S>
1U>
1W>
1[>
1]>
1_>
1a>
1c>
1e>
1g>
1i>
1k>
1;=
1==
1?=
1A=
1C=
1E=
1G=
1I=
1w=
1u=
1s=
1o=
1q=
1t=
1v=
#280000
0!
0P!
0p/
#290000
1!
1P!
1p/
1v6
0-8
0[7
067
0]7
0^7
1,8
0_7
0p8
0}6
0^:
0D;
069
1M<
0V:
059
1S:
0X:
0Z:
0#9
039
0Q<
0O<
0W<
0S<
0c7
1Y<
0H<
0G<
0m8
0l8
0C<
1J:
1i9
1K:
0j9
0L8
0#<
1d;
0k9
0M8
0$<
0:<
0x;
1A:
1'<
0N8
1`:
0O8
0W7
0V7
0U7
1T7
1b7
0v>
0}A
1~A
1!B
1"B
1c?
09D
1b?
0UE
1a?
1!E
1`?
1~D
0_E
0}D
0^E
1"@
1#@
0LC
1w>
1RC
1NC
1VC
1TC
1G@
17@
1?D
1AD
1I@
1CD
1J@
1;D
1S=
1&@
1s>
0@?
1r>
1q>
1j=
1o>
1A?
1~*
1r*
1f*
1Z*
1N*
1B*
16*
1**
1|)
1p)
1d)
1X)
1L)
1@)
14)
1()
1z(
1n(
1b(
1V(
1J(
1>(
12(
1&(
1x'
1l'
1`'
1T'
1H'
1<'
10'
1$'
1v&
1j&
1^&
1R&
1F&
1:&
1.&
1"&
1t%
1h%
1\%
1P%
1D%
18%
1,%
1~$
1r$
1f$
1Z$
1N$
1B$
16$
1*$
1|#
1p#
1d#
1X#
1L#
1@#
14#
1(#
1z"
06+
0(+
0n+
0l/
0k/
0f/
0e/
0^/
0]/
0X/
0W/
0P/
0O/
0J/
0I/
0B/
0A/
0</
0;/
04/
03/
0./
0-/
0&/
0%/
0~.
0}.
0v.
0u.
0p.
0o.
0h.
0g.
0b.
0a.
0Z.
0Y.
0T.
0S.
0L.
0K.
0F.
0E.
0>.
0=.
08.
07.
00.
0/.
0*.
0).
0".
0!.
0z-
0y-
0r-
0q-
0l-
0k-
0d-
0c-
0^-
0]-
0V-
0U-
0P-
0O-
0H-
0G-
0B-
0A-
0:-
09-
04-
03-
0,-
0+-
0&-
0%-
0|,
0{,
0v,
0u,
0n,
0m,
0h,
0g,
0`,
0_,
0Z,
0Y,
0R,
0Q,
0L,
0K,
0D,
0C,
0>,
0=,
06,
05,
00,
0/,
0(,
0',
0",
0!,
0x+
0w+
0r+
0q+
0j+
0i+
0d+
0c+
0\+
0[+
0V+
0U+
0N+
0M+
0H+
0G+
0@+
0?+
0:+
09+
02+
01+
0,+
0++
00-
066
1~/
091
0G6
0B6
1>6
0{/
0G0
1:1
0G1
1H1
0Y1
1Z1
0i1
1j1
0w1
1x1
0+2
1,2
0;2
1<2
0K2
1L2
0\2
1o2
0$3
1%3
043
153
0D3
1E3
0Y3
1Z3
0>5
1O5
0>4
1?4
0S4
1T4
0d4
1e4
0w4
1x4
0+5
1,5
1?5
0B5
1C5
0F5
1G5
0J5
1K5
0N5
1'0
1J9
011
0+0
0.0
1/0
1]2
0n2
050
1<0
1S0
0L6
1Y0
0M6
1`0
1v0
1%6
0[0
0,1
1.6
1E2
0$1
0s2
0$6
0f2
096
0=6
1"0
0A6
1E6
1v/
0!0
1$0
1%0
1*0
140
1H6
1H0
0P0
1o0
0(A
1^@
0-A
0E>
1G>
1I>
1K>
1*A
1~@
1$A
1Y@
0!A
1{@
1u@
0|@
0}@
0[@
0HD
00>
0LD
1kE
0aD
0|=
0~=
0">
0%>
0d@
0f@
0h@
0j@
0l@
0n@
0&>
0(>
0*>
0,>
0.>
02>
04>
06>
08>
0:>
0<>
0>>
0@>
1_@
0H>
1F>
0B>
1L>
1>$
12$
1&$
1x#
1Z&
1N&
1&+
1#+
1l*
1i*
1T*
1Q*
1<*
19*
1$*
1!*
1j)
1g)
1R)
1O)
1:)
17)
1")
1}(
1h(
1e(
1P(
1M(
18(
15(
1~'
1{'
1f'
1c'
1N'
1K'
16'
13'
1|&
1y&
1d&
1a&
1L&
1I&
14&
11&
1z%
1w%
1b%
1_%
1J%
1G%
12%
1/%
1x$
1u$
1`$
1]$
1H$
1E$
10$
1-$
1v#
1s#
1^#
1[#
1F#
1C#
1.#
1+#
1l"
0m"
0n"
0o"
0R"
0Q"
0P"
0O"
0o2
0O5
0K5
0G5
0C5
0,5
0x4
0e4
0T4
0?4
0?5
0Z3
0E3
053
0%3
0]2
0L2
0<2
0,2
0x1
0j1
0Z1
0H1
1B6
0|/
0:1
1T1
1$1
1$6
0.6
1[0
1,1
1&6
1k0
1-1
1/6
1z0
1%1
0~5
1Z5
0K6
0I0
0Q0
0R0
0S0
0Y0
0Z0
0c0
0j0
0l0
0y0
0#1
0B1
0L1
0N1
0`1
0n1
0|1
0"2
022
0B2
0S2
0b2
0t2
0y2
0+3
0;3
0J3
0_3
0a3
0q3
0#4
004
094
0I4
0Z4
0k4
0~4
085
0b5
0e5
0-6
1q0
1r0
1@>
0F>
1>>
1<>
1:>
18>
16>
14>
12>
10>
1,>
1*>
1(>
1&>
1%>
1l@
1j@
1h@
1f@
1d@
1">
1~=
1|=
1n@
1.>
0a
0`
0_
1^
0&!
0%!
0$!
0#!
1F6
0}/
0%A
0&A
1"A
1n>
1R@
11A
14A
16A
1;A
1=A
1?A
1BA
1DA
1IA
1FB
1MA
1PA
1RA
1WA
1YA
1WB
1[A
1^A
1`A
1^B
1K@
1dB
1L@
1N@
1O@
1p@
1KA
1Z@
1W@
1S@
1T@
1V@
1v@
1}@
1[@
1\@
1]@
1)A
0jE
0y@
0U@
0z@
0s@
0{@
0u@
1!A
0~@
0Y@
0hE
0/"
00"
0D>
176
1G6
0/6
1.1
0}5
0$6
0}3
0$1
1t3
0M1
1_1
1d5
1!2
0}1
002
0@2
1Q2
1g5
1w2
0u2
0)3
0i5
093
0M3
0h5
0L3
0O3
1k5
1l3
0l5
0p5
0s3
1!4
0*4
0)4
124
014
1m5
1s5
1:4
0R5
0n5
0J4
0X4
0X5
0o5
0[4
1i4
0r4
0q4
1"5
0!5
1Y5
0c5
0f5
0[0
0,1
051
0-1
041
0%6
0~/
0A
0@
1B>
1|@
1IB
1z@
1<B
1{@
1u@
1m>
1Q@
03A
1+B
0*B
1.B
1(B
0-B
1:A
1[D
19A
10B
12B
1\D
17B
03B
0WD
0AA
1:B
09B
1>B
15B
0=B
1HA
1ZD
1GA
0AB
0OA
1JB
1MB
1VA
1LB
1PB
1UA
1RB
1VB
0TB
0]A
0ZB
1\B
1_B
1cB
0aB
0M@
0gB
1iB
0@B
1Y@
1q@
1~@
0p!
0o!
1n!
1m!
0!4
024
0i4
1$5
0Z5
0"5
1n5
1o5
0s5
0.1
0t3
1t5
0&6
0F!
0E!
1D!
1C!
0VD
1@B
1WD
0[D
0\D
1*B
1jE
1-B
19B
1=B
1l!
0n!
0$5
1Z5
1u5
0D!
1B!
0UD
0jE
0m!
0l!
1R!
1v5
0C!
0B!
1(!
0TD
0R!
1w5
0(!
0SD
1{5
0OD
1|5
0ND
#300000
0!
0P!
0p/
#310000
1!
1P!
1p/
1-8
1r6
0\7
0s6
177
0t6
0u6
1y6
1}6
1~6
1f7
0M9
1*7
0M<
1T:
0L<
1X:
1'7
0J<
1Q<
1P<
1V<
0F<
0E<
1a<
1c<
0J:
1j:
0K:
1h:
1c;
0d;
1k9
1u<
0A:
1|:
0'<
1N:
0(<
1X7
1{6
0Q=
0#B
0bE
0{C
1UE
00C
0!E
01D
1_E
0/D
1^E
0BC
0DC
0OC
0UC
0TC
0[=
0AD
0^=
0T=
0S=
0O=
0k=
1p>
0A?
1!+
1s*
1g*
1[*
1O*
1C*
17*
1+*
1})
1q)
1e)
1Y)
1M)
1A)
15)
1))
1{(
1o(
1c(
1W(
1K(
1?(
13(
1'(
1y'
1m'
1a'
1U'
1I'
1='
11'
1%'
1w&
1k&
1_&
1S&
1G&
1;&
1/&
1#&
1u%
1i%
1]%
1Q%
1E%
19%
1-%
1!%
1s$
1g$
1[$
1O$
1C$
17$
1+$
1}#
1q#
1e#
1Y#
1M#
1A#
15#
1)#
1{"
0D+
0R+
166
0F6
1E0
0/0
0?0
0<0
1=0
0`0
0v0
0E2
1!6
0q/
186
0*0
0H6
0'0
0J9
1G9
0I6
0b@
1aD
1M>
0GD
1HD
1ED
1LD
0a@
1D>
0L>
0>$
02$
0&$
0x#
0Z&
0N&
1$#
1v"
0&+
0l*
0T*
0<*
0$*
0j)
0R)
0:)
0")
0h(
0P(
08(
0~'
0f'
0N'
06'
0|&
0d&
0L&
04&
0z%
0b%
0J%
02%
0x$
0`$
0H$
00$
0v#
0^#
0F#
0.#
1p"
196
076
0K>
1b
1;6
#310001
1/#
1w#
1L0
1T0
0t=
0z=
1M0
1U0
#320000
0!
0P!
0p/
#330000
1!
1P!
1p/
0v6
1)8
0*8
1]7
0+8
1u6
0,8
0f7
1D;
0U:
0*7
169
0T:
1V:
0S:
139
0Q:
0N<
1O<
0P<
1[<
1n8
1l8
0a<
0c<
0j:
0h:
1j9
1d;
0k9
0u<
0|:
0N:
1b:
0O:
0X7
1W7
0{6
0b7
1v>
1Q=
0"B
1#B
1cE
07D
1bE
1{C
10C
1!E
0~D
11D
1/D
1BC
1DC
0"@
0$@
0JC
1UC
0VC
1WC
0G@
0CD
0J@
1^=
1DD
1@?
1??
0q>
1>?
0=?
0!+
0~*
0|*
0s*
0r*
0p*
0g*
0f*
0d*
0[*
0Z*
0X*
0O*
0N*
0L*
0C*
0B*
0@*
07*
06*
04*
0+*
0**
0(*
0})
0|)
0z)
0q)
0p)
0n)
0e)
0d)
0b)
0Y)
0X)
0V)
0M)
0L)
0J)
0A)
0@)
0>)
05)
04)
02)
0))
0()
0&)
0{(
0z(
0x(
0o(
0n(
0l(
0c(
0b(
0`(
0W(
0V(
0T(
0K(
0J(
0H(
0?(
0>(
0<(
03(
02(
00(
0'(
0&(
0$(
0y'
0x'
0v'
0m'
0l'
0j'
0a'
0`'
0^'
0U'
0T'
0R'
0I'
0H'
0F'
0='
0<'
0:'
01'
00'
0.'
0%'
0$'
0"'
0w&
0v&
0t&
0k&
0j&
0h&
0_&
0^&
0\&
0S&
0R&
0P&
0G&
0F&
0D&
0;&
0:&
08&
0/&
0.&
0,&
0#&
0"&
0~%
0u%
0t%
0r%
0i%
0h%
0f%
0]%
0\%
0Z%
0Q%
0P%
0N%
0E%
0D%
0B%
09%
08%
06%
0-%
0,%
0*%
0!%
0~$
0|$
0s$
0r$
0p$
0g$
0f$
0d$
0[$
0Z$
0X$
0O$
0N$
0L$
0C$
0B$
0@$
07$
06$
04$
0+$
0*$
0($
0}#
0|#
0z#
0q#
0p#
0n#
0e#
0d#
0b#
0Y#
0X#
0V#
0M#
0L#
0J#
0A#
0@#
0>#
05#
04#
02#
0)#
0(#
0&#
0{"
0z"
0x"
1F6
101
0>6
0:6
1+0
150
1Y0
1#1
1M6
0!6
0)6
1q/
086
1t/
0v/
1x/
0"0
0$0
0%0
1,0
1-0
130
160
096
1<6
1J9
1:0
0E0
0H0
0q0
0r0
1%A
1&A
1-A
1a@
0eE
1K>
0M>
0Z@
0}@
1J>
1H>
0MD
0D>
0$#
0v"
0<#
00#
1x*
1u*
1`*
1]*
1H*
1E*
10*
1-*
1v)
1s)
1^)
1[)
1F)
1C)
1.)
1+)
1t(
1q(
1\(
1Y(
1D(
1A(
1,(
1)(
1r'
1o'
1Z'
1W'
1B'
1?'
1*'
1''
1p&
1m&
1X&
1U&
1@&
1=&
1(&
1%&
1n%
1k%
1V%
1S%
1>%
1;%
1&%
1#%
1l$
1i$
1T$
1Q$
1<$
19$
1$$
1!$
1j#
1g#
1R#
1O#
1:#
17#
1"#
1}"
1%+
1k*
1S*
1;*
1#*
1i)
1Q)
19)
1!)
1g(
1O(
17(
1}'
1e'
1M'
15'
1{&
1c&
1K&
13&
1y%
1a%
1I%
11%
1w$
1_$
1G$
1/$
1u#
1]#
1E#
1-#
1o"
0p"
1=6
196
0<6
0T1
1[5
176
0;6
001
1I0
1%6
0K>
0I>
0b
1a
0=6
0|@
0)A
1MD
0gE
1hE
1/"
1u"
1?6
1;6
1I>
1}5
076
0;6
0?6
0G6
1T1
0[5
141
0t5
1&6
1@
1"
1VD
0IB
1gE
0hE
0u"
0}5
176
1;6
1G6
151
0u5
0"
1UD
0<B
1m!
0v5
1C!
1TD
0w5
1SD
0{5
1OD
0|5
1ND
#330001
1G#
0/#
0w#
1J0
0L0
0T0
1t=
1z=
0x=
1K0
0M0
0U0
#340000
0!
0P!
0p/
#350000
1!
1P!
1p/
1v6
0-8
157
077
1,8
197
0y6
0}6
0~6
1f7
0D;
1M9
069
1M<
0V:
1W:
1)7
0X:
1,7
1J<
0\:
1]:
1"7
1%7
0Q<
1R<
0O<
0U<
0Y<
1o8
0[<
0n8
1G<
0l8
1E<
0a;
1`;
0b;
0c;
1k9
0b:
1%<
0`:
1X7
0#B
19D
17D
0!E
1"@
1$@
1JC
0%@
1LC
1PC
1VC
0SC
1TC
0Y=
0V=
0<D
1=D
0`=
1AD
0]=
0BD
1CD
1J@
1T=
1S=
1O=
0m=
0@?
1k=
0i=
1A?
1(+
1R+
1m/
1g/
1_/
1Y/
1Q/
1K/
1C/
1=/
15/
1//
1'/
1!/
1w.
1q.
1i.
1c.
1[.
1U.
1M.
1G.
1?.
19.
11.
1+.
1#.
1{-
1s-
1m-
1e-
1_-
1W-
1Q-
1I-
1C-
1;-
15-
1--
1'-
1},
1w,
1o,
1i,
1a,
1[,
1S,
1M,
1E,
1?,
17,
11,
1),
1#,
1y+
1s+
1k+
1e+
1]+
1W+
1O+
1I+
1A+
1;+
13+
1-+
066
1:6
1'0
0:0
0G9
1I6
0+0
090
0=0
0q/
186
1w/
0x/
1M>
1GD
1ID
1b@
1eE
0aD
0J>
1L>
1p"
096
1<6
050
0Y0
0#1
1e2
0M6
076
1K>
1b
1=6
0+A
1Z@
1}@
0;6
0I>
0%6
1f2
1?6
0*A
1|@
0/"
12"
1t5
0&6
0Z5
1K6
1C
0@
1jE
0VD
1u5
0UD
1p!
0m!
1v5
1F!
0C!
0TD
1w5
0SD
1{5
0OD
1|5
0ND
#350001
11$
1I$
1k#
1e&
1##
1W0
1]0
1!1
1=2
1"6
0{=
0>=
0u=
0p=
0r=
1X0
1^0
1"1
1>2
1#6
#360000
0!
0P!
0p/
#370000
1!
1P!
1p/
0v6
1-8
1[7
0]7
1t6
187
0u6
097
1_7
1D;
0M9
1U:
0M<
1T:
159
1#9
0J<
1Q:
1N<
1H<
0G<
0E<
1k8
1j8
0h9
1g9
0i9
1c;
0j9
1L:
1L8
0d;
1a8
1N8
0%<
1(<
0X7
0W7
1V7
1b7
0v>
0!B
1"B
1#B
0b?
0u?
0`?
0`E
1~D
1}D
0{D
1|D
0~?
0!@
0WC
07@
0I@
0DD
0s>
1m=
0l=
1q>
0o>
0A?
1!+
1|*
1s*
1p*
1g*
1d*
1[*
1X*
1O*
1L*
1C*
1@*
17*
14*
1+*
1(*
1})
1z)
1q)
1n)
1e)
1b)
1Y)
1V)
1M)
1J)
1A)
1>)
15)
12)
1))
1&)
1{(
1x(
1o(
1l(
1c(
1`(
1W(
1T(
1K(
1H(
1?(
1<(
13(
10(
1'(
1$(
1y'
1v'
1m'
1j'
1a'
1^'
1U'
1R'
1I'
1F'
1='
1:'
11'
1.'
1%'
1"'
1w&
1t&
1k&
1h&
1_&
1\&
1S&
1P&
1G&
1D&
1;&
18&
1/&
1,&
1#&
1~%
1u%
1r%
1i%
1f%
1]%
1Z%
1Q%
1N%
1E%
1B%
19%
16%
1-%
1*%
1!%
1|$
1s$
1p$
1g$
1d$
1[$
1X$
1O$
1L$
1C$
1@$
17$
14$
1+$
1($
1}#
1z#
1q#
1n#
1e#
1b#
1Y#
1V#
1M#
1J#
1A#
1>#
15#
12#
1)#
1&#
1{"
1x"
16+
0(+
0R+
0m/
0g/
0_/
0Y/
0Q/
0K/
0C/
0=/
05/
0//
0'/
0!/
0w.
0q.
0i.
0c.
0[.
0U.
0M.
0G.
0?.
09.
01.
0+.
0#.
0{-
0s-
0m-
0e-
0_-
0W-
0Q-
0I-
0C-
0;-
05-
0--
0'-
0},
0w,
0o,
0i,
0a,
0[,
0S,
0M,
0E,
0?,
07,
01,
0),
0#,
0y+
0s+
0k+
0e+
0]+
0W+
0O+
0I+
0A+
0;+
03+
0-+
166
1~/
0B6
0:6
1z/
1G0
150
1]2
1<0
1Z0
1y0
1N6
1c0
1O6
1~0
1#1
1%6
1A2
1s2
1q/
086
196
0<6
156
0=6
1@6
1E0
1H0
1q0
1r0
0%A
0&A
0-A
0a@
1I>
0K>
0M>
0$A
0aA
0|@
0Z@
0V@
0W@
0v@
0HD
00>
0_@
1J>
1F>
0B>
0L>
1l#
1`#
1n"
0o"
0p"
1Q"
1O"
1A6
1=6
0@6
096
1>6
1&6
1B2
1t2
0t5
1~5
176
1;6
0?6
0H0
1P0
1p0
0I0
0f2
051
041
0s2
0%6
0H>
1K>
0I>
0G>
0b
0a
1`
1%!
1#!
0A6
1|@
1$A
1IB
1<B
1*A
1)A
0'A
0^@
1-A
1VD
0WB
0`A
1$"
1-"
1."
1C6
0;6
1?6
1G>
0u5
1I0
1Q0
1S0
1V0
1Y0
0Z0
0c0
1j0
1l0
0y0
0#1
1B1
1L1
1N1
1`1
1n1
1|1
1"2
122
0B2
1S2
1b2
1f2
0t2
1y2
1+3
1;3
1J3
1_3
1a3
1q3
1#4
104
194
1I4
1Z4
1k4
1~4
185
1b5
1e5
1-6
0q0
0r0
125
1Z5
0K6
0~5
1t5
0&6
1?
1>
15
0C6
0VD
0jE
0%B
1%A
1&A
0"A
0n>
0R@
01A
04A
06A
0;A
0=A
0?A
0BA
0DA
0IA
0FB
0MA
0PA
0RA
0WA
0YA
1WB
0*A
0[A
0^A
1`A
0^B
0K@
0dB
0L@
0N@
0O@
0p@
0KA
1Z@
1W@
0S@
0T@
1V@
1v@
0}@
0X@
0[@
0]@
0)A
1UD
1o!
1m!
0v5
1$6
1h5
1L3
1O3
1s3
1)4
114
1R5
1J4
1[4
1q4
1!5
0Z5
1K6
1,1
1s0
1{0
141
1O1
1a1
1o1
1#2
132
1T2
1c2
1z2
1,3
1<3
1~3
025
1q5
1x5
1y5
145
0W6
1u5
1E!
1C!
0UD
1`D
0QD
0RD
0YD
1%B
0jB
0OB
0QB
0SB
0XB
0YB
0]B
0`B
0eB
0fB
0hB
0IB
0w@
0r@
0{@
1jE
0+B
0.B
0:A
02B
07B
0:B
0>B
0HA
0JB
0MB
0VA
0~@
1TD
0m!
0o!
0p!
1%6
1!4
124
1i4
1-1
1t0
1|0
0t5
151
1Q3
1b3
1g3
1t3
105
1P1
1b1
1p1
1$2
142
1U2
1g2
1{2
1-3
1=3
0w5
1^5
0u5
045
1W6
0{5
0z5
0F!
0E!
0C!
1PD
1OD
0`D
1UD
1SD
0&B
0@B
0CB
0EB
0GB
0<B
1VD
0z@
0-B
09B
0=B
0|@
1Q!
1p!
1s"
1&6
1.1
1%4
144
1L4
1]4
1m4
1"5
0;5
1T5
0n5
0o5
0r5
1s5
1R3
1v3
145
0W6
0|5
1F!
1'!
1c3
1h3
1ND
1`D
0WD
1XD
1[D
1\D
1^D
0*B
1D
0Q!
1h!
1]!
1^!
1_!
1`!
1a!
1c!
1d!
1e!
1f!
1g!
1j!
1i!
0s"
1$5
1@!
1?!
1>!
1=!
1<!
1;!
1:!
19!
17!
16!
15!
14!
13!
0'!
0D
1Q!
1Y!
1\!
1V!
1S!
1T!
1U!
1W!
1X!
1l!
1m!
1s"
1Z!
1[!
1C!
1B!
12!
1/!
1.!
1-!
1,!
1+!
1*!
1)!
1'!
1D
11!
10!
1R!
1(!
#380000
0!
0P!
0p/
#390000
1!
1P!
1p/
1v6
0-8
1+8
1^7
0,8
0_7
1M9
0U:
0T:
1V:
1J<
0Q:
1\:
0N<
1O<
1U<
1_<
1D<
1C<
1!<
1"<
1j9
0L:
1f:
1d;
0k9
1$<
1};
1|;
1{;
1z;
1y;
1:<
1w;
1v;
1u;
1t;
1s;
1r;
1q;
1p;
1o;
1n;
1m;
1k;
1j;
1i;
1h;
1g;
1l;
1~;
1%<
1O:
1:7
1X7
0#B
0n=
0cE
1!E
03D
1`E
0~D
0FC
0PC
0VC
1WC
0=D
0CD
1DD
1s>
1@?
0r>
0??
1A?
0!+
0|*
0s*
0p*
0g*
0d*
0[*
0X*
0O*
0L*
0C*
0@*
07*
04*
0+*
0(*
0})
0z)
0q)
0n)
0e)
0b)
0Y)
0V)
0M)
0J)
0A)
0>)
05)
02)
0))
0&)
0{(
0x(
0o(
0l(
0c(
0`(
0W(
0T(
0K(
0H(
0?(
0<(
03(
00(
0'(
0$(
0y'
0v'
0m'
0j'
0a'
0^'
0U'
0R'
0I'
0F'
0='
0:'
01'
0.'
0%'
0"'
0w&
0t&
0k&
0h&
0_&
0\&
0S&
0P&
0G&
0D&
0;&
08&
0/&
0,&
0#&
0~%
0u%
0r%
0i%
0f%
0]%
0Z%
0Q%
0N%
0E%
0B%
09%
06%
0-%
0*%
0!%
0|$
0s$
0p$
0g$
0d$
0[$
0X$
0O$
0L$
0C$
0@$
07$
04$
0+$
0($
0}#
0z#
0q#
0n#
0e#
0b#
0Y#
0V#
0M#
0J#
0A#
0>#
05#
02#
0)#
0&#
0{"
0x"
1`+
1n+
1m/
1l/
1j/
1i/
1g/
1f/
1d/
1c/
1_/
1^/
1\/
1[/
1Y/
1X/
1V/
1U/
1Q/
1P/
1N/
1M/
1K/
1J/
1H/
1G/
1C/
1B/
1@/
1?/
1=/
1</
1:/
19/
15/
14/
12/
11/
1//
1./
1,/
1+/
1'/
1&/
1$/
1#/
1!/
1~.
1|.
1{.
1w.
1v.
1t.
1s.
1q.
1p.
1n.
1m.
1i.
1h.
1f.
1e.
1c.
1b.
1`.
1_.
1[.
1Z.
1X.
1W.
1U.
1T.
1R.
1Q.
1M.
1L.
1J.
1I.
1G.
1F.
1D.
1C.
1?.
1>.
1<.
1;.
19.
18.
16.
15.
11.
10.
1..
1-.
1+.
1*.
1(.
1'.
1#.
1".
1~-
1}-
1{-
1z-
1x-
1w-
1s-
1r-
1p-
1o-
1m-
1l-
1j-
1i-
1e-
1d-
1b-
1a-
1_-
1^-
1\-
1[-
1W-
1V-
1T-
1S-
1Q-
1P-
1N-
1M-
1I-
1H-
1F-
1E-
1C-
1B-
1@-
1?-
1;-
1:-
18-
17-
15-
14-
12-
11-
1--
1,-
1*-
1)-
1'-
1&-
1$-
1#-
1},
1|,
1z,
1y,
1w,
1v,
1t,
1s,
1o,
1n,
1l,
1k,
1i,
1h,
1f,
1e,
1a,
1`,
1^,
1],
1[,
1Z,
1X,
1W,
1S,
1R,
1P,
1O,
1M,
1L,
1J,
1I,
1E,
1D,
1B,
1A,
1?,
1>,
1<,
1;,
17,
16,
14,
13,
11,
10,
1.,
1-,
1),
1(,
1&,
1%,
1#,
1",
1~+
1}+
1y+
1x+
1v+
1u+
1s+
1r+
1p+
1o+
1k+
1j+
1h+
1g+
1e+
1d+
1b+
1a+
1]+
1\+
1Z+
1Y+
1W+
1V+
1T+
1S+
1O+
1N+
1L+
1K+
1I+
1H+
1F+
1E+
1A+
1@+
1>+
1=+
1;+
1:+
18+
17+
13+
12+
10+
1/+
1-+
1,+
1*+
1)+
10-
066
1{/
0E0
0z/
1F0
0G0
170
0<0
1=0
0~0
1)6
0q/
186
1u/
1v/
1x/
1!0
1#0
1$0
1%0
0,0
0-0
060
1H6
1M>
0GD
1HD
0KD
1_@
0`@
1a@
1L>
0l#
0`#
1<#
10#
0x*
0u*
0`*
0]*
0H*
0E*
00*
0-*
0v)
0s)
0^)
0[)
0F)
0C)
0.)
0+)
0t(
0q(
0\(
0Y(
0D(
0A(
0,(
0)(
0r'
0o'
0Z'
0W'
0B'
0?'
0*'
0''
0p&
0m&
0X&
0U&
0@&
0=&
0(&
0%&
0n%
0k%
0V%
0S%
0>%
0;%
0&%
0#%
0l$
0i$
0T$
0Q$
0<$
09$
0$$
0!$
0j#
0g#
0R#
0O#
0:#
07#
0"#
0}"
0%+
0k*
0S*
0;*
0#*
0i)
0Q)
09)
0!)
0g(
0O(
07(
0}'
0e'
0M'
05'
0{&
0c&
0K&
03&
0y%
0a%
0I%
01%
0w$
0_$
0G$
0/$
0u#
0]#
0E#
0-#
1p"
196
0>6
1B6
1H0
0P0
0p0
076
0F>
1H>
0K>
1b
1'A
1^@
0-A
1;6
0I0
0Q0
0S0
0V0
0Y0
1Z0
1c0
0j0
0l0
1y0
1#1
0B1
0L1
0N1
0`1
0n1
0|1
0"2
022
1B2
0S2
0b2
0f2
1t2
0y2
0+3
0;3
0J3
0_3
0a3
0q3
0#4
004
094
0I4
0Z4
0k4
0~4
085
0b5
0e5
0-6
1q0
1r0
0%A
0&A
1"A
1n>
1R@
11A
14A
16A
1;A
1=A
1?A
1BA
1DA
1IA
1FB
1MA
1PA
1RA
1WA
1YA
0WB
1*A
1[A
1^A
0`A
1^B
1K@
1dB
1L@
1N@
1O@
1p@
1KA
0Z@
0W@
1S@
1T@
0V@
0v@
1}@
1X@
1[@
1]@
1)A
0$6
0h5
0L3
0O3
0g3
0b3
0s3
0)4
014
0R5
0J4
0[4
0q4
0!5
005
0K6
0,1
051
0Q3
0c3
0h3
0v3
045
1W6
0s0
0{0
0-1
041
0O1
0a1
0o1
0#2
032
0T2
0c2
0z2
0,3
0<3
0~3
0q5
0x5
0y5
0%6
1|@
1QD
1RD
1YD
1jB
1OB
1QB
1SB
1XB
1YB
1]B
1`B
1eB
1fB
1hB
1IB
1z@
1w@
1r@
0`D
1GB
1<B
1{@
1&B
1+B
1.B
1:A
12B
17B
1:B
1>B
1HA
1EB
1CB
1JB
1MB
1VA
1~@
0!4
024
0i4
0"5
1;5
1n5
1o5
1r5
0s5
0t0
0|0
0.1
0R3
0t3
0P1
044
0b1
0T5
0p1
0L4
0$2
0]4
042
0m4
0U2
0g2
0{2
0-3
0%4
0^5
1z5
0=3
1t5
0&6
0VD
0PD
1@B
1WD
0XD
0[D
0\D
0^D
1*B
1-B
19B
1=B
0Q!
0Y!
0Z!
0[!
0p!
0s"
0$5
1Z5
1u5
0F!
01!
00!
0/!
0'!
0UD
0jE
0D
0m!
0]!
0h!
0X!
0^!
0_!
0`!
0a!
0S!
0c!
0T!
0d!
0U!
0e!
0V!
0f!
0W!
0g!
0\!
0l!
0j!
0i!
1v5
0C!
0B!
0@!
0?!
0>!
0=!
0<!
0;!
0:!
09!
07!
06!
05!
04!
03!
02!
0.!
0-!
0,!
0+!
0*!
0)!
0TD
0R!
1w5
0(!
0SD
1{5
0OD
1|5
0ND
#400000
0!
0P!
0p/
#410000
1!
1P!
1p/
0v6
1-8
167
177
1u6
197
1+7
1|6
1}6
1~6
1U:
0V:
0W:
0)7
1Q:
0\:
0]:
0"7
0%7
0R<
1N<
0O<
0U<
1Y<
0_<
1I:
0!<
1b;
1K:
0"<
0c;
1L:
0f:
0d;
1k9
0$<
0};
1F:
0|;
1E:
0{;
1D:
0z;
1C:
0y;
1B:
0w;
1@:
0v;
1?:
0u;
1>:
0t;
1=:
0s;
1<:
0r;
1;:
0q;
1::
0p;
19:
0o;
18:
0n;
17:
0m;
16:
0k;
14:
0j;
13:
0i;
12:
0h;
11:
0g;
10:
0l;
15:
0~;
1G:
0%<
0(<
1`:
1H:
1`7
0X7
1W7
1{6
0Q=
0"B
1#B
0t>
0\E
09D
0[E
0IE
0DE
0EE
0FE
0GE
0HE
0JE
0KE
0LE
0ME
0NE
0OE
0PE
0QE
0RE
0SE
0TE
0VE
0WE
0XE
0YE
0ZE
0!E
13D
0`E
0_E
0]E
1FC
0LC
1PC
1VC
0WC
1SC
1Y=
1V=
1<D
1=D
1]=
1BD
1CD
0DD
0T=
0S=
0R=
0_=
0m=
0k=
0j=
0A?
1|*
1p*
1d*
1X*
1L*
1@*
14*
1(*
1z)
1n)
1b)
1V)
1J)
1>)
12)
1&)
1x(
1l(
1`(
1T(
1H(
1<(
10(
1$(
1v'
1j'
1^'
1R'
1F'
1:'
1.'
1"'
1t&
1h&
1\&
1P&
1D&
18&
1,&
1~%
1r%
1f%
1Z%
1N%
1B%
16%
1*%
1|$
1p$
1d$
1X$
1L$
1@$
14$
1($
1z#
1n#
1b#
1V#
1J#
1>#
12#
1&#
1x"
0m/
0l/
0j/
0i/
0g/
0f/
0d/
0c/
0_/
0^/
0\/
0[/
0Y/
0X/
0V/
0U/
0Q/
0P/
0N/
0M/
0K/
0J/
0H/
0G/
0C/
0B/
0@/
0?/
0=/
0</
0:/
09/
05/
04/
02/
01/
0//
0./
0,/
0+/
0'/
0&/
0$/
0#/
0!/
0~.
0|.
0{.
0w.
0v.
0t.
0s.
0q.
0p.
0n.
0m.
0i.
0h.
0f.
0e.
0c.
0b.
0`.
0_.
0[.
0Z.
0X.
0W.
0U.
0T.
0R.
0Q.
0M.
0L.
0J.
0I.
0G.
0F.
0D.
0C.
0?.
0>.
0<.
0;.
09.
08.
06.
05.
01.
00.
0..
0-.
0+.
0*.
0(.
0'.
0#.
0".
0~-
0}-
0{-
0z-
0x-
0w-
0s-
0r-
0p-
0o-
0m-
0l-
0j-
0i-
0e-
0d-
0b-
0a-
0_-
0^-
0\-
0[-
0W-
0V-
0T-
0S-
0Q-
0P-
0N-
0M-
0I-
0H-
0F-
0E-
0C-
0B-
0@-
0?-
0;-
0:-
08-
07-
05-
04-
02-
01-
0--
0,-
0*-
0)-
0'-
0&-
0$-
0#-
0},
0|,
0z,
0y,
0w,
0v,
0t,
0s,
0o,
0n,
0l,
0k,
0i,
0h,
0f,
0e,
0a,
0`,
0^,
0],
0[,
0Z,
0X,
0W,
0S,
0R,
0P,
0O,
0M,
0L,
0J,
0I,
0E,
0D,
0B,
0A,
0?,
0>,
0<,
0;,
07,
06,
04,
03,
01,
00,
0.,
0-,
0),
0(,
0&,
0%,
0#,
0",
0~+
0}+
0y+
0x+
0v+
0u+
0s+
0r+
0p+
0o+
0k+
0j+
0h+
0g+
0e+
0d+
0b+
0a+
0]+
0\+
0Z+
0Y+
0W+
0V+
0T+
0S+
0O+
0N+
0L+
0K+
0I+
0H+
0F+
0E+
0A+
0@+
0>+
0=+
0;+
0:+
08+
07+
03+
02+
00+
0/+
0-+
0,+
0*+
0)+
1/0
190
1<0
0=0
1g0
1v0
1~0
1Q1
1c1
1q1
1%2
152
1V2
1h2
1|2
1.3
1>3
1S3
1d3
1i3
1w3
1&4
154
1M4
1^4
1n4
1%5
155
1U5
1_5
116
1y/
1m0
1q/
086
0!0
0t/
0u/
0w/
0#0
0$0
0%0
1,0
030
160
056
096
1<6
0'0
1C0
1G9
0I6
0b@
1aD
1K>
0M>
00A
1GD
0HD
0ID
0LD
1V$
1J$
1&$
1x#
1l#
1`#
1@%
14%
1X%
1L%
1p%
1d%
1*&
1|%
1B&
16&
1r&
1f&
1,'
1~&
1D'
18'
1\'
1P'
1t'
1h'
1.(
1"(
1F(
1:(
1^(
1R(
1v(
1j(
10)
1$)
1H)
1<)
1x)
1l)
12*
1&*
1J*
1>*
1b*
1V*
1z*
1n*
1`)
1T)
1(%
1z$
1n$
1b$
1x*
1u*
1`*
1]*
1H*
1E*
10*
1-*
1v)
1s)
1^)
1[)
1F)
1C)
1.)
1+)
1t(
1q(
1\(
1Y(
1D(
1A(
1,(
1)(
1r'
1o'
1Z'
1W'
1B'
1?'
1*'
1''
1p&
1m&
1X&
1U&
1@&
1=&
1(&
1%&
1n%
1k%
1V%
1S%
1>%
1;%
1&%
1#%
1l$
1i$
1T$
1Q$
1<$
19$
1$$
1!$
1j#
1g#
1R#
1O#
1:#
17#
1"#
1}"
1o"
0p"
0=6
1@6
196
0<6
1:6
180
0"1
0#6
1n0
176
0;6
1.0
1S0
0Z0
0y0
1L6
0N6
0J>
0K>
1I>
0b
1a
1=6
0@6
1A6
1W@
1v@
0[@
0/A
0JD
0?6
1;6
0G>
0I>
0q0
0r0
1d2
0A6
1?6
1C6
1G>
0.A
1%A
1&A
0."
10"
1&1
1C2
1s2
1%6
1.6
1f2
0C6
1A
0?
0*A
0!A
0|@
0$A
0[B
0x@
1'1
1D2
0v5
1~5
1&6
0t5
1/6
0Z5
1K6
1jE
1VD
1TD
0w5
0u5
1UD
1SD
1p!
1n!
1m!
1o!
1b!
1k!
0{5
1F!
1E!
1D!
1C!
1A!
18!
1OD
0|5
1ND
#410001
01$
0I$
x=$
xU$
x%$
xk#
xS#
x?%
xW%
xo%
x)&
xA&
0e&
xY&
xq&
x+'
xC'
x['
xs'
x-(
xE(
x](
xu(
x/)
xG)
xw)
x1*
xI*
xa*
xy*
x_)
x'%
x##
x;#
xm$
0W0
0]0
xa0
xh0
xw0
x!1
x*1
xR1
xd1
xr1
x&2
x62
0=2
xF2
xW2
xi2
x}2
x/3
x?3
xT3
xe3
xj3
xx3
x'4
x64
xN4
x_4
xo4
x&5
x65
xV5
x`5
x"6
x*6
x26
xM=
xy=
x{=
xK=
xY>
xO>
xQ>
xS>
xU>
xW>
x[>
x]>
x_>
xa>
xc>
xe>
xg>
xi>
xk>
x;=
x==
x?=
1>=
xA=
xC=
xE=
xG=
xI=
xw=
xu=
xs=
xo=
xq=
1p=
1r=
0X0
0^0
0>2
#420000
0!
0P!
0p/
#430000
1!
1P!
1p/
1v6
0-8
057
067
1\7
1]7
087
1,8
1_7
0+7
1p8
0|6
0}6
0~6
1W:
059
1L<
0,7
1\:
1]:
1"7
1%7
1U<
1g<
1a7
1_<
1a<
0k8
0j8
1e<
0I:
1l:
1i9
0K:
1h:
0j9
0L:
1f:
0L8
1#<
1d;
0k9
1i<
1/=
1'=
1%=
1k<
0F:
1r:
1m<
0E:
1t:
1o<
0D:
1v:
1q<
0C:
1x:
1s<
0B:
1z:
0a8
1x;
1w<
0@:
1~:
1y<
0?:
1";
1{<
0>:
1$;
1}<
0=:
1&;
1!=
0<:
1(;
1#=
0;:
1*;
0::
1,;
09:
1.;
1)=
08:
10;
1+=
07:
12;
1-=
06:
14;
11=
04:
18;
13=
03:
1:;
15=
02:
1<;
17=
01:
1>;
19=
00:
1@;
05:
16;
0G:
1p:
1'<
0N8
1%<
1(<
0O:
1&<
0H:
1n:
0:7
1X7
0b7
1v>
0#B
1n=
0+D
1\E
1cE
1b?
0)D
1[E
0cC
1IE
0YC
1DE
0lB
0[C
1EE
0nB
0]C
1FE
0pB
0_C
1GE
0rB
0aC
1HE
0tB
0eC
1JE
0xB
0gC
1KE
0zB
0iC
1LE
0|B
0kC
1ME
0mC
1NE
0oC
1OE
0$C
0qC
1PE
0&C
0sC
1QE
0(C
0uC
1RE
0*C
0wC
1SE
0,C
0yC
1TE
0.C
1u?
0}C
1VE
02C
0!D
1WE
04C
0#D
1XE
06C
0%D
1YE
08C
0'D
1ZE
0:C
0"C
0~B
0vB
0<C
1!E
1`?
03D
1`E
1~D
01D
1_E
0}D
0-D
1]E
0@C
1~?
1!@
0DC
0FC
0u>
0>C
0PC
0Y=
0V=
0<D
0=D
1`=
1I@
0BD
1T=
1S=
1R=
0&@
1_=
0s>
0@?
1l=
0q>
0p>
1j=
1i=
1A?
1n/
1m/
1k/
1h/
1g/
1e/
1`/
1_/
1]/
1Z/
1Y/
1W/
1R/
1Q/
1O/
1L/
1K/
1I/
1D/
1C/
1A/
1>/
1=/
1;/
16/
15/
13/
10/
1//
1-/
1(/
1'/
1%/
1"/
1!/
1}.
1x.
1w.
1u.
1r.
1q.
1o.
1j.
1i.
1g.
1d.
1c.
1a.
1\.
1[.
1Y.
1V.
1U.
1S.
1N.
1M.
1K.
1H.
1G.
1E.
1@.
1?.
1=.
1:.
19.
17.
12.
11.
1/.
1,.
1+.
1).
1$.
1#.
1!.
1|-
1{-
1y-
1t-
1s-
1q-
1n-
1m-
1k-
1f-
1e-
1c-
1`-
1_-
1]-
1X-
1W-
1U-
1R-
1Q-
1O-
1J-
1I-
1G-
1D-
1C-
1A-
1<-
1;-
19-
16-
15-
13-
1.-
1--
1+-
1(-
1'-
1%-
1~,
1},
1{,
1x,
1w,
1u,
1p,
1o,
1m,
1j,
1i,
1g,
1b,
1a,
1_,
1\,
1[,
1Y,
1T,
1S,
1Q,
1N,
1M,
1K,
1F,
1E,
1C,
1@,
1?,
1=,
18,
17,
15,
12,
11,
1/,
1*,
1),
1',
1$,
1#,
1!,
1z+
1y+
1w+
1t+
1s+
1q+
1l+
1k+
1i+
1f+
1e+
1c+
1^+
1]+
1[+
1X+
1W+
1U+
1P+
1O+
1M+
1J+
1I+
1G+
1B+
1A+
1?+
1<+
1;+
19+
14+
13+
11+
1.+
1-+
1++
166
0y/
0F6
1}/
0B6
1|/
1Y0
1M6
1z/
0F0
1G0
1Q0
0m0
1,6
1j0
1l0
1:1
1A1
1H1
1L1
1N1
1Z1
1`1
1j1
1n1
1x1
1|1
1"2
1,2
112
1<2
1L2
1R2
1a2
1o2
1x2
1%3
1*3
153
1:3
1E3
1I3
1Z3
1^3
1p3
1"4
1/4
184
1O5
1?4
1H4
1T4
1Y4
1e4
1j4
1x4
1}4
1,5
115
1?5
1C5
1G5
1K5
1b5
1e5
1P6
1Q6
1R6
1S6
1T6
1U6
1V6
1D0
0/0
0.0
090
1=0
1Z0
1y0
1N6
0g0
0v0
0~0
0%6
0Q1
0c1
0q1
0%2
052
0V2
0h2
0|2
0.3
0>3
0S3
0d3
0i3
0w3
0&4
054
0M4
0^4
0n4
0%5
055
0U5
0_5
0s2
0)6
016
0q/
186
0v/
0x/
1!0
0,0
040
060
0H6
0n0
0o0
1r0
1J6
0c@
0%A
1(A
1/A
1M>
1$A
1|@
0W@
0v@
0GD
1ID
1LD
0n>
0R@
0|=
0~=
0">
0%>
02A
0d@
05A
0f@
07A
0h@
0<A
0j@
0>A
0l@
0n@
0@A
0CA
0EA
0JA
0NA
0&>
0QA
0(>
0SA
0*>
0XA
0,>
0ZA
0.>
0\A
0_A
02>
04>
0cA
06>
0K@
0dB
08>
0L@
0:>
0N@
0<>
0O@
0p@
0>>
0LA
0@>
0S@
0T@
0#A
10A
0]@
0_@
1`@
0}@
1F>
1D>
0L>
0V$
0J$
0&$
0x#
0l#
0`#
0@%
04%
0X%
0L%
0p%
0d%
0*&
0|%
0B&
06&
0r&
0f&
0,'
0~&
0D'
08'
0\'
0P'
0t'
0h'
0.(
0"(
0F(
0:(
0^(
0R(
0v(
0j(
00)
0$)
0H)
0<)
0x)
0l)
02*
0&*
0J*
0>*
0b*
0V*
0z*
0n*
0`)
0T)
0(%
0z$
0<#
00#
0n$
0b$
0x*
0u*
0`*
0]*
0H*
0E*
00*
0-*
0v)
0s)
0^)
0[)
0F)
0C)
0.)
0+)
0t(
0q(
0\(
0Y(
0D(
0A(
0,(
0)(
0r'
0o'
0Z'
0W'
0B'
0?'
0*'
0''
0p&
0m&
0X&
0U&
0@&
0=&
0(&
0%&
0n%
0k%
0V%
0S%
0>%
0;%
0&%
0#%
0l$
0i$
0T$
0Q$
0<$
09$
0$$
0!$
0j#
0g#
0R#
0O#
0:#
07#
0"#
0}"
0#+
0i*
0Q*
09*
0!*
0g)
0O)
07)
0}(
0e(
0M(
05(
0{'
0c'
0K'
03'
0y&
0a&
0I&
01&
0w%
0_%
0G%
0/%
0u$
0]$
0E$
0-$
0s#
0[#
0C#
0+#
1p"
0Q"
0O"
096
1<6
1>6
1F6
0~/
191
0:6
1B1
122
1S2
1b2
1y2
1+3
1;3
1J3
1_3
1a3
1q3
1#4
104
194
1I4
1Z4
1k4
1~4
185
080
1i0
1x0
1"1
1S1
1e1
1s1
1'2
172
1X2
1j2
1~2
103
1@3
1U3
1f3
1k3
1y3
1(4
174
1O4
1`4
1p4
1'5
175
1W5
1a5
1+6
136
1>0
076
0d2
1s0
1{0
1-1
1O1
1a1
1o1
1#2
1s2
1~3
125
1%6
0'1
0D2
1g2
1-3
1c3
1$5
0~5
0&6
0/6
0K6
1J>
1B>
0D>
0H>
1K>
1b
0%!
0#!
0:1
1G1
0=6
1@6
0|@
0%B
0jB
0$A
0`B
0eB
0fB
0hB
0z@
0w@
0r@
1.A
0FD
1JD
01A
04A
06A
0;A
0=A
0?A
0BA
0DA
0IA
0FB
0MA
0PA
0RA
0WA
0YA
0[A
0^A
0^B
0KA
1."
1&"
1'"
1("
1)"
1*"
1+"
1,"
1q!
1r!
1s!
1t!
1u!
1v!
1w!
1x!
1y!
1{!
1|!
1}!
1~!
1!"
1""
1#"
1%"
1z!
11"
1/"
0;6
1I>
1@>
1C1
1y5
132
1T2
1c2
1z2
1,3
1h5
1<3
1L3
1O3
1P3
1`3
1x5
1s3
1u3
1q5
1$4
1)4
114
134
1R5
1S5
1J4
1K4
1[4
1\4
1l4
1q4
1!5
1#5
xb0
xi0
xx0
x"1
x+1
xS1
xe1
xs1
x'2
x72
xG2
xX2
xj2
x~2
x03
x@3
xU3
xf3
xk3
xy3
x(4
x74
xO4
x`4
xp4
x'5
x75
xW5
xa5
x#6
x+6
x36
1B0
1U0
1X0
1e0
171
1<1
1?1
1E1
1J1
1\1
1l1
1z1
1.2
1N2
1_2
1q2
1'3
173
1G3
1n3
1{3
1-4
1<4
1Q4
1b4
1u4
1)5
1v3
1h3
1R3
144
1T5
1L4
1]4
1{2
1%4
1=3
1A6
0H1
1Y1
1B
1@
1?
1=
1<
1;
1:
19
18
17
16
14
13
12
11
10
1/
1.
1-
1,
1+
1*
1)
1(
1'
1&
1%
1$
0?6
1>>
0G>
0)B
0+B
0.B
0,B
0/B
0:A
01B
02B
06B
07B
08B
0:B
0>B
0;B
0YD
0?B
0HA
0RD
0DB
0HB
0JB
0MB
0OB
0VA
0QB
0SB
0XB
0YB
0]B
0QD
0BB
0p!
0n!
0m!
0o!
1R!
1[!
1^!
1`!
0b!
0k!
0Z1
1i1
145
1Q3
0z5
1!4
124
0r5
0n5
0o5
1m4
1i4
0;5
1C6
1<>
0F!
0E!
0D!
0C!
0A!
08!
16!
14!
11!
1(!
0j1
1w1
1^D
0-B
1[D
1\D
1XD
09B
0=B
1PD
0GB
1]!
1X!
1_!
1T!
1U!
1V!
1W!
1\!
1Z!
1Y!
1:>
0x1
1+2
15!
13!
12!
10!
1/!
1.!
1-!
1,!
1+!
1*!
18>
1S!
1Q!
0,2
1;2
16>
1)!
1'!
0<2
1K2
14>
0L2
1\2
12>
0]2
1n2
10>
0o2
1$3
1.>
0%3
143
1,>
053
1D3
1*>
0E3
1Y3
1(>
0Z3
1>5
1&>
0?5
1B5
1%>
0C5
1F5
1">
0G5
1J5
1~=
0K5
1N5
1|=
0O5
1>4
1n@
0?4
1S4
1l@
0T4
1d4
1j@
0e4
1w4
1h@
0x4
1+5
1f@
0,5
1d@
#430001
xy$
xG#
x/#
x_#
xw#
x1$
xI$
0=$
xa$
0U$
0%$
1k#
0S#
x3%
xk)
xi(
xQ(
xK%
0?%
xc%
0W%
x{%
0o%
x5&
0)&
xM&
0A&
xe&
0Y&
x}&
0q&
x7'
0+'
xO'
0C'
xg'
0['
x!(
0s'
x9(
0-(
0E(
0](
x#)
0u(
x;)
0/)
xS)
0G)
x%*
0w)
x=*
01*
xU*
0I*
xm*
0a*
x'+
0y*
0_)
0'%
1##
0;#
0m$
xA0
xJ0
xL0
xN0
xT0
xW0
x]0
0a0
xd0
0h0
0w0
1!1
0*1
x61
x;1
x>1
xD1
xI1
0R1
x[1
0d1
xk1
0r1
xy1
0&2
x-2
062
x=2
0F2
xM2
0W2
x^2
0i2
xp2
0}2
x&3
0/3
x63
0?3
xF3
0T3
0e3
0j3
xm3
0x3
xz3
0'4
x,4
064
x;4
0N4
xP4
0_4
xa4
0o4
xt4
0&5
x(5
065
0V5
0`5
1"6
0*6
026
1M=
1y=
0{=
1K=
1Y>
1O>
xN>
1Q>
xP>
1S>
xR>
1U>
xT>
1W>
xV>
1[>
xZ>
1]>
x\>
1_>
x^>
1a>
1c>
1e>
xd>
1g>
xf>
1i>
xh>
1k>
xj>
1;=
xl>
1==
x<=
1?=
x>=
1A=
x@=
1C=
xB=
1E=
xD=
1G=
xF=
1I=
xH=
xb>
x`>
xX>
xJ=
1w=
0u=
1s=
1o=
xN=
1q=
xp=
xr=
xt=
xv=
xz=
xx=
xL=
0b0
0i0
0x0
1"1
0+1
0S1
0e1
0s1
0'2
072
0G2
0X2
0j2
0~2
003
0@3
0U3
0f3
0k3
0y3
0(4
074
0O4
0`4
0p4
0'5
075
0W5
0a5
1#6
0+6
036
#440000
0!
0P!
0p/
#450000
1!
1P!
1p/
0v6
1-8
0[7
0\7
1s6
077
0t6
0^7
0u6
097
0p8
0W:
0L<
1S:
0#9
0'7
0]:
0"7
0%7
0V<
0g<
1h8
1c7
0Y<
0_<
1l8
0a<
1k8
0D<
0C<
1J:
0e<
1i8
0l:
0h:
1c;
1L:
0f:
1L8
0#<
0d;
1k9
1M:
0i<
1g8
0/=
1U8
0'=
1Y8
0%=
1Z8
0k<
1f8
0r:
0m<
1e8
0t:
0o<
1d8
0v:
0q<
1c8
0x:
0s<
1b8
0z:
0:<
0x;
1A:
0w<
1`8
0~:
0y<
1_8
1v;
0";
0{<
1^8
1u;
0$;
0}<
1]8
1t;
0&;
0!=
1\8
1s;
0(;
0#=
1[8
1r;
0*;
1q;
0,;
1p;
0.;
0)=
1X8
1o;
00;
0+=
1W8
1n;
02;
0-=
1V8
1m;
04;
01=
1T8
1k;
08;
03=
1S8
1j;
0:;
05=
1R8
1i;
0<;
07=
1Q8
1h;
0>;
09=
1P8
1g;
0@;
1l;
06;
0p:
0'<
1N:
1N8
0%<
0(<
1O:
0`:
0&<
0n:
0`7
0X7
0W7
0V7
1U7
0{6
1Q=
0~A
1!B
1"B
1#B
1t>
1+D
19D
0cE
0b?
0bE
1)D
1cC
1YC
0d?
1lB
1[C
0e?
1nB
1]C
0f?
1pB
1_C
0g?
1rB
1aC
0h?
1tB
1eC
0j?
1xB
1gC
0k?
1zB
1iC
0l?
1|B
1kC
1mC
1oC
0o?
1$C
1qC
0p?
1&C
1sC
0q?
1(C
1uC
0r?
1*C
1wC
0s?
1,C
1yC
0t?
1.C
0UE
1}C
0v?
12C
1!D
0w?
14C
1#D
0x?
16C
1%D
0y?
18C
1'D
0z?
1:C
0n?
1"C
0m?
1~B
0i?
1vB
0{?
1<C
0aE
0!E
0`?
13D
0`E
11D
1-D
0}?
1@C
0^E
0!@
1DC
0"@
1FC
1LC
0w>
0|?
1>C
1OC
1Y=
1V=
1<D
1[=
17@
1BD
1&@
1m=
1r>
1k=
1p>
1o>
0A?
1~*
1r*
1f*
1Z*
1N*
1B*
16*
1**
1|)
1p)
1d)
1X)
1L)
1@)
14)
1()
1z(
1n(
1b(
1V(
1J(
1>(
12(
1&(
1x'
1l'
1`'
1T'
1H'
1<'
10'
1$'
1v&
1j&
1^&
1R&
1F&
1:&
1.&
1"&
1t%
1h%
1\%
1P%
1D%
18%
1,%
1~$
1r$
1f$
1Z$
1N$
1B$
16$
1*$
1|#
1p#
1d#
1X#
1L#
1@#
14#
1(#
1z"
0`+
0n+
0n/
0m/
0k/
0h/
0g/
0e/
0`/
0_/
0]/
0Z/
0Y/
0W/
0R/
0Q/
0O/
0L/
0K/
0I/
0D/
0C/
0A/
0>/
0=/
0;/
06/
05/
03/
00/
0//
0-/
0(/
0'/
0%/
0"/
0!/
0}.
0x.
0w.
0u.
0r.
0q.
0o.
0j.
0i.
0g.
0d.
0c.
0a.
0\.
0[.
0Y.
0V.
0U.
0S.
0N.
0M.
0K.
0H.
0G.
0E.
0@.
0?.
0=.
0:.
09.
07.
02.
01.
0/.
0,.
0+.
0).
0$.
0#.
0!.
0|-
0{-
0y-
0t-
0s-
0q-
0n-
0m-
0k-
0f-
0e-
0c-
0`-
0_-
0]-
0X-
0W-
0U-
0R-
0Q-
0O-
0J-
0I-
0G-
0D-
0C-
0A-
0<-
0;-
09-
06-
05-
03-
0.-
0--
0+-
0(-
0'-
0%-
0~,
0},
0{,
0x,
0w,
0u,
0p,
0o,
0m,
0j,
0i,
0g,
0b,
0a,
0_,
0\,
0[,
0Y,
0T,
0S,
0Q,
0N,
0M,
0K,
0F,
0E,
0C,
0@,
0?,
0=,
08,
07,
05,
02,
01,
0/,
0*,
0),
0',
0$,
0#,
0!,
0z+
0y+
0w+
0t+
0s+
0q+
0l+
0k+
0i+
0f+
0e+
0c+
0^+
0]+
0[+
0X+
0W+
0U+
0P+
0O+
0M+
0J+
0I+
0G+
0B+
0A+
0?+
0<+
0;+
09+
04+
03+
01+
0.+
0-+
0++
00-
1~/
091
0G0
0c0
0O6
0F6
0>6
0S0
0L6
1:1
0G1
1H1
0Y1
1Z1
0i1
1j1
0w1
1x1
0+2
1,2
0;2
1<2
0K2
1L2
0\2
1o2
0$3
1%3
043
153
0D3
1E3
0Y3
1Z3
0>5
1O5
0>4
1?4
0S4
1T4
0d4
1e4
0w4
1x4
0+5
1,5
1?5
0B5
1C5
0F5
1G5
0J5
1K5
0N5
1/0
0A2
1]2
0n2
1?0
070
190
0=0
0B0
0l0
0Q6
0H0
1o0
0r0
0J6
0K0
0U0
0X0
0Z0
0y0
0N6
1`0
0e0
0j0
0P6
1~0
1V0
1[0
0#1
1,1
1)1
071
0L1
0b5
0R6
0<1
084
0?1
0A1
0E1
0^3
0J1
0N1
0|1
0S6
0\1
0`1
0T6
0l1
0n1
0U6
0z1
0"2
0V6
0.2
012
0e5
1E2
0N2
0R2
0_2
0a2
0q2
0x2
0'3
0*3
073
0:3
0G3
0I3
0n3
0p3
0{3
0"4
0-4
0/4
0<4
0H4
0Q4
0Y4
0b4
0j4
0u4
0}4
0)5
015
1!6
1$1
1$6
1-6
1)6
1m0
0e2
1q/
086
196
0<6
1=6
0@6
0!0
0A6
1D6
1'0
0C0
0D0
0G9
1I6
1b@
0aD
1G>
0I>
0K>
0M>
1+A
00A
0"A
0~@
0Y@
12A
15A
17A
1<A
1>A
1CA
1EA
1JA
1QA
1SA
1XA
1ZA
1\A
1_A
1n>
1cA
1K@
1L@
1N@
1dB
1O@
1NA
1LA
1@A
1R@
1p@
0{@
1Z@
0u@
0X@
1T@
1W@
1v@
1c@
1%A
0(A
1-A
1S@
1GD
0ID
1KD
0ED
00>
1aA
0LD
0|=
0~=
0">
0%>
0d@
0f@
0h@
0j@
0l@
0n@
0&>
0(>
0*>
0,>
0.>
02>
04>
06>
08>
0:>
0<>
0>>
0@>
1[@
1H>
1D>
1V@
1_@
0B>
1>$
12$
1l#
1`#
1T#
1H#
1Z&
1N&
1$#
1v"
1<#
10#
1m"
0n"
0o"
0p"
1Q"
1O"
0E6
1r/
1A6
0D6
0=6
096
0o2
0O5
0K5
0G5
0C5
0,5
0x4
0e4
0T4
0?4
0?5
0Z3
0E3
053
0%3
0]2
0L2
0<2
0,2
0x1
0j1
0Z1
0H1
0:1
0$6
0B2
0t2
0"1
0#6
0>0
0s0
0&1
1I0
1t0
1|0
1'1
1.1
1P1
1b1
1p1
1$2
142
1D2
1U2
1^5
1~5
1&6
1/6
1K6
0{0
0$1
0-1
0~3
094
0B1
0_3
0a3
0O1
0a1
0o1
0#2
022
0S2
0b2
0y2
0+3
0;3
0J3
0q3
0#4
004
0I4
0Z4
0k4
0~4
025
085
0W6
0[0
0.6
0f2
176
1;6
1?6
0C6
050
0Q0
1Z0
1j0
1l0
1y0
1A1
1L1
1N1
1`1
1n1
1|1
1"2
112
1R2
1a2
1e2
1x2
1*3
1:3
1I3
1^3
1p3
1"4
1/4
184
1H4
1Y4
1j4
1}4
115
1b5
1e5
0,6
1N6
1P6
1Q6
1R6
1S6
1T6
1U6
1V6
1@>
1>>
1<>
1:>
18>
16>
14>
12>
10>
1,>
1*>
1(>
1&>
1%>
1l@
1j@
1h@
1f@
1d@
1">
1~=
1|=
1n@
1.>
1K>
1I>
0G>
1E>
0b
0a
0`
1_
1%!
1#!
1E6
0r/
1s/
1#A
0n>
0R@
02A
05A
07A
0<A
0>A
0@A
0CA
0EA
0JA
0NA
0QA
0SA
0XA
0ZA
0+A
0\A
0_A
0cA
0K@
0dB
0L@
0N@
0O@
0p@
0LA
0W@
0S@
0T@
0v@
1]@
1*A
1!A
1u@
1`D
11A
1%B
14A
16A
1;A
1=A
1BA
1DA
1IA
1PA
1RA
1WA
1YA
1[A
1^A
1^B
1`B
1eB
1fB
1hB
1FB
1MA
1KA
1?A
1jB
1z@
1Y@
1w@
0)A
1x@
1r@
1FD
1WB
1`A
1~@
02"
0q!
0r!
0s!
0t!
0u!
0w!
0x!
0y!
0|!
0}!
0~!
0!"
0""
0#"
0%"
0&"
0'"
0("
0)"
0{!
0z!
0v!
0*"
0,"
0."
0+"
0$"
00"
0-"
0G6
1C6
0?6
0;6
0C>
0E>
0t0
0'1
141
0C2
0%6
1.6
0|0
0.1
0^5
0R5
0S5
0C1
0y5
0`3
0x5
0P1
0b1
0p1
0$2
032
0T2
0c2
0z2
0,3
0h5
0<3
0L3
0O3
0P3
0s3
0u3
0q5
0$4
0)4
014
034
0J4
0K4
0[4
0\4
0l4
0q4
0!5
0#5
045
0/6
0K6
1[0
1{0
1s0
0%1
1B1
1~3
1O1
1a1
1o1
1#2
122
1S2
1b2
1f2
1y2
1+3
1;3
1J3
1_3
1a3
1q3
1#4
104
194
1I4
1Z4
1k4
1~4
185
1W6
0-6
0s/
0C
0A
0?
0>
0=
0<
0;
0:
09
08
07
06
05
04
03
02
01
00
0/
0.
0-
0,
0+
0*
0)
0(
0'
0&
0%
0$
1G6
146
1C>
1"A
0`D
01A
04A
06A
0;A
0=A
0?A
0BA
0DA
0IA
0FB
0MA
0PA
0RA
0WA
0YA
0*A
0[A
0^A
0^B
0`B
0eB
0fB
0hB
0jB
0KA
1y@
0r@
0w@
0u@
1)B
1+B
1.B
1,B
1/B
1:A
11B
12B
18B
1:B
1>B
1;B
1YD
1?B
1HA
1HB
1JB
1MB
1OB
1VA
1QB
1SB
1XB
1YB
1]B
1RD
1DB
1QD
1BB
16B
17B
0!A
1|@
1[B
0IB
1&"
1'"
1("
1)"
1*"
1+"
1,"
1."
01"
1q!
1r!
1s!
1t!
1u!
1v!
1w!
1x!
1y!
1{!
1|!
1}!
1~!
1!"
12"
1""
1#"
1%"
1z!
1p!
1n!
1m!
1o!
1h!
1a!
1b!
1c!
1d!
1e!
1f!
1g!
1l!
1k!
1j!
1i!
1s"
151
0D2
0&6
1/6
042
0U2
0{2
0-3
0=3
0Q3
1z5
1r5
0m4
0$5
1;5
1|0
1t0
0v3
1&1
0h3
1y5
0%4
1^5
1P1
044
1b1
0T5
1p1
0L4
1$2
0]4
132
1T2
1c2
0g2
1z2
1,3
1h5
1<3
1L3
1O3
0c3
1g3
1x5
1b3
1s3
0!4
1q5
1)4
024
114
1R5
1n5
1J4
1o5
1[4
0i4
1q4
1!5
105
1K6
0.6
046
1C
0B
1?
1=
1<
1;
1:
19
18
17
16
14
13
12
11
10
1/
1.
1-
1,
1+
1*
1)
1(
1'
1&
1%
1$
1F!
1E!
1D!
1C!
1B!
1A!
1@!
1?!
1>!
1=!
1<!
1;!
1:!
19!
18!
17!
1!A
0&B
0+B
0.B
1-B
0:A
0[D
02B
0\D
07B
0:B
19B
0>B
0YD
1=B
0HA
0EB
0RD
0CB
0JB
0MB
0OB
0VA
0QB
0SB
0XB
0YB
0]B
0QD
0x@
0^D
0XD
0PD
1GB
0<B
1D
0p!
0n!
0Q!
0d!
0e!
0f!
0g!
0h!
0l!
0j!
0k!
0i!
0s"
0R3
1'1
142
1U2
1g2
1{2
1=3
1Q3
1t3
0z5
1!4
124
0r5
1T5
1s5
1L4
0n5
1]4
0o5
1i4
1"5
0;5
145
1-3
0/6
0F!
0D!
0B!
0A!
0@!
0?!
0>!
0=!
0<!
0;!
0:!
0'!
1h3
1c3
1^D
0*B
0-B
1[D
1\D
0WD
1XD
09B
0=B
1PD
0@B
0GB
0D
1p!
0[!
0`!
0T!
1d!
0U!
1e!
0V!
1f!
0W!
1g!
1h!
0X!
0Z!
0Y!
1i!
1j!
0R!
0S!
0]!
0^!
0_!
0a!
0c!
1n!
0m!
0b!
1R3
1v3
1%4
144
1m4
1$5
1F!
1D!
0C!
1@!
1?!
1>!
1=!
1<!
1;!
1:!
09!
08!
07!
06!
05!
04!
03!
01!
00!
0/!
0.!
0-!
0,!
0+!
0*!
0)!
0(!
0n!
1^!
1Q!
1T!
1U!
1V!
1]!
1_!
1`!
1a!
1c!
1k!
0\!
1[!
1Z!
0D!
1A!
19!
17!
16!
15!
14!
13!
02!
1,!
1+!
1*!
1'!
11!
10!
1R!
1S!
1W!
1X!
1Y!
1\!
12!
1/!
1.!
1-!
1)!
1(!
#450001
0y$
1G#
0/#
0_#
0w#
01$
0I$
0a$
0k#
03%
0k)
0i(
0Q(
0K%
0c%
0{%
05&
0M&
0e&
0}&
07'
0O'
0g'
0!(
09(
0#)
0;)
0S)
0%*
0=*
0U*
0m*
0'+
0##
1;#
0A0
1J0
0L0
0N0
0T0
0W0
0]0
0d0
0!1
061
0;1
0>1
0D1
0I1
0[1
0k1
0y1
0-2
0=2
0M2
0^2
0p2
0&3
063
0F3
0m3
0z3
0,4
0;4
0P4
0a4
0t4
0(5
0"6
1*6
0y=
1{=
1N>
1P>
1R>
1T>
1V>
1Z>
1\>
1^>
1d>
1f>
1h>
1j>
1l>
1<=
1>=
1@=
1B=
1D=
1F=
1H=
1b>
1`>
1X>
1J=
1u=
1N=
1p=
1r=
1t=
1v=
1z=
0x=
1L=
#460000
0!
0P!
0p/
#470000
1!
1P!
1p/
1v6
0-8
1*8
0]7
0+8
0,8
0_7
0S:
1X:
039
0J<
1Q<
0h8
1A<
0a7
0c7
1Y<
0o8
1[<
1]<
1_<
0l8
1E<
0k8
1D<
1c<
0J:
1j:
0i8
1B<
1!<
1"<
1j9
0L:
1f:
0L8
1#<
1d;
0k9
0M:
1d:
0g8
1@<
0U8
1.<
0Y8
12<
0Z8
13<
0f8
1?<
1};
0e8
1><
1|;
0d8
1=<
1{;
0c8
1<<
1z;
0b8
1;<
1y;
1u<
0A:
1|:
0`8
19<
1w;
0_8
18<
1?:
0^8
17<
1>:
0]8
16<
1=:
0\8
15<
1<:
0[8
14<
1;:
1::
19:
0X8
11<
18:
0W8
10<
17:
0V8
1/<
16:
0T8
1-<
14:
0S8
1,<
13:
0R8
1+<
12:
0Q8
1*<
11:
0P8
1)<
10:
15:
1~;
1'<
0N:
1b:
0N8
1(<
0O:
1`:
1X7
1b7
0v>
0#B
09D
1cE
1b?
07D
1bE
0IE
0DE
1d?
0EE
1e?
0FE
1f?
0GE
1g?
0HE
1h?
0JE
1j?
0KE
1k?
0LE
1l?
0ME
0NE
0OE
1o?
0PE
1p?
0QE
1q?
0RE
1r?
0SE
1s?
1t?
0{C
1UE
00C
1v?
1w?
1x?
1y?
1z?
1n?
1m?
1i?
1{?
05D
1aE
1!E
1`?
03D
1`E
0~D
1}?
0/D
1^E
0BC
1!@
1"@
0FC
0HC
0JC
1%@
0LC
1w>
1u>
1|?
0TC
1G@
0AD
1s>
1@?
1??
1q>
0>?
1A?
0~*
0r*
0f*
0Z*
0N*
0B*
06*
0**
0|)
0p)
0d)
0X)
0L)
0@)
04)
0()
0z(
0n(
0b(
0V(
0J(
0>(
02(
0&(
0x'
0l'
0`'
0T'
0H'
0<'
00'
0$'
0v&
0j&
0^&
0R&
0F&
0:&
0.&
0"&
0t%
0h%
0\%
0P%
0D%
08%
0,%
0~$
0r$
0f$
0Z$
0N$
0B$
06$
0*$
0|#
0p#
0d#
0X#
0L#
0@#
04#
0(#
0z"
1,,
1R+
1`+
1|+
1k/
1j/
1i/
1e/
1d/
1c/
1]/
1\/
1[/
1W/
1V/
1U/
1O/
1N/
1M/
1I/
1H/
1G/
1A/
1@/
1?/
1;/
1:/
19/
13/
12/
11/
1-/
1,/
1+/
1%/
1$/
1#/
1}.
1|.
1{.
1u.
1t.
1s.
1o.
1n.
1m.
1g.
1f.
1e.
1a.
1`.
1_.
1Y.
1X.
1W.
1S.
1R.
1Q.
1K.
1J.
1I.
1E.
1D.
1C.
1=.
1<.
1;.
17.
16.
15.
1/.
1..
1-.
1).
1(.
1'.
1!.
1~-
1}-
1y-
1x-
1w-
1q-
1p-
1o-
1k-
1j-
1i-
1c-
1b-
1a-
1]-
1\-
1[-
1U-
1T-
1S-
1O-
1N-
1M-
1G-
1F-
1E-
1A-
1@-
1?-
19-
18-
17-
13-
12-
11-
1+-
1*-
1)-
1%-
1$-
1#-
1{,
1z,
1y,
1u,
1t,
1s,
1m,
1l,
1k,
1g,
1f,
1e,
1_,
1^,
1],
1Y,
1X,
1W,
1Q,
1P,
1O,
1K,
1J,
1I,
1C,
1B,
1A,
1=,
1<,
1;,
15,
14,
13,
1/,
1.,
1-,
1',
1&,
1%,
1!,
1~+
1}+
1w+
1v+
1u+
1q+
1p+
1o+
1i+
1h+
1g+
1c+
1b+
1a+
1[+
1Z+
1Y+
1U+
1T+
1S+
1M+
1L+
1K+
1G+
1F+
1E+
1?+
1>+
1=+
19+
18+
17+
11+
10+
1/+
1++
1*+
1)+
1:,
1z.
1B.
14.
1H,
1V,
1d,
1r,
1"-
1>-
1L-
1Z-
1h-
1v-
1&.
1P.
1^.
1l.
1*/
18/
1F/
1T/
1b/
066
1>6
0{/
0z/
0m0
0/0
0l0
0Q6
0e2
0Y0
0M6
0Z0
0y0
0N6
0`0
0j0
0P6
0~0
0V0
0[0
0,1
1%6
0)1
0L1
0b5
0R6
084
0A1
0^3
0N1
0|1
0S6
0`1
0T6
0n1
0U6
0"2
0V6
012
0e5
0E2
0R2
0a2
1h2
0x2
1|2
0*3
1.3
0:3
1>3
0I3
1S3
1d3
1i3
0p3
1w3
0"4
1&4
0/4
154
0H4
1M4
0Y4
1^4
0j4
1n4
0}4
1%5
015
155
1U5
0!6
0s2
0)6
0q/
186
1E0
1H0
1q0
1r0
0%A
0&A
0-A
0a@
1M>
1$A
12A
15A
17A
1<A
1>A
1CA
1EA
1JA
1QA
1SA
1XA
1ZA
1\A
1_A
1n>
1cA
1K@
1L@
1N@
1dB
1O@
1NA
1LA
1@A
1R@
1p@
0|@
1{@
1u@
1X@
1T@
1W@
1v@
1}@
1+A
1S@
1LD
10A
0H>
1L>
0>$
02$
0l#
0`#
0T#
0H#
0Z&
0N&
1,'
1~&
1D'
18'
1\'
1P'
1t'
1h'
1.(
1"(
1F(
1:(
1^(
1R(
1v(
1j(
10)
1$)
1H)
1<)
1x)
1l)
12*
1&*
1J*
1>*
1b*
1V*
1z*
1n*
1`)
1T)
0$#
0v"
0<#
00#
1p"
0Q"
0O"
196
0>6
1B6
0|/
1%1
1&6
094
0B1
0_3
0a3
022
0S2
0b2
0y2
0+3
0;3
0J3
0q3
0#4
004
0I4
0Z4
0k4
0~4
085
0~5
076
0I0
0f2
051
0Q3
0c3
0h3
0v3
045
0s0
0{0
0&1
041
0O1
0a1
0o1
0#2
032
0T2
0c2
0z2
0,3
0<3
0~3
0q5
0x5
0y5
0%6
0F>
1H>
0K>
1b
0%!
0#!
1F6
0}/
1|@
1QD
1RD
1YD
1jB
1OB
1QB
1SB
1XB
1YB
1]B
1`B
1eB
1fB
1hB
1IB
1x@
1w@
1r@
1GB
1<B
1*A
1)A
11A
14A
16A
1;A
1=A
1BA
1DA
1IA
1PA
1RA
1WA
1YA
1[A
1^A
1^B
1FB
1MA
1KA
1?A
0y@
0q!
0r!
0s!
0t!
0u!
0w!
0x!
0y!
0|!
0}!
0~!
0!"
0""
0#"
0%"
0&"
0'"
0("
0)"
0{!
0z!
0v!
0*"
0,"
0."
0/"
02"
0+"
1;6
0D>
0R5
0h5
0L3
0O3
0s3
0)4
014
0J4
0[4
0q4
0!5
0K6
0"5
1;5
1n5
1o5
1r5
0s5
0R3
0t0
0|0
0'1
0b3
0g3
0t3
005
0P1
044
0b1
0T5
0p1
0L4
0$2
0]4
042
0m4
0U2
0g2
0{2
0-3
0%4
0^5
1z5
0=3
1t5
0&6
0~/
0C
0@
0?
0=
0<
0;
0:
09
08
07
06
04
03
02
01
00
0/
0.
0-
0,
0+
0*
0)
0(
0'
0&
0%
0$
1B>
0VD
0PD
1&B
1@B
1CB
1EB
1WD
0XD
0[D
0\D
0^D
1*B
1+B
1.B
1:A
12B
1:B
1>B
1HA
1JB
1MB
1VA
17B
0Q!
0Y!
0Z!
0[!
0o!
1m!
0!4
024
0i4
0$5
1Z5
1u5
0E!
1C!
01!
00!
0/!
0'!
0UD
0jE
1-B
19B
1=B
0m!
0]!
0h!
0X!
0^!
0_!
0`!
0a!
0S!
0c!
0T!
0d!
0U!
0e!
0V!
0f!
0W!
0g!
0k!
0j!
0i!
0\!
0p!
1v5
0F!
0C!
0A!
0@!
0?!
0>!
0=!
0<!
0;!
0:!
09!
07!
06!
05!
04!
03!
02!
0.!
0-!
0,!
0+!
0*!
0)!
0TD
0R!
1w5
0(!
0SD
1{5
0OD
1|5
0ND
#480000
0!
0P!
0p/
#490000
1!
1P!
1p/
0v6
1-8
1u6
0X:
0Q:
0Q<
0A<
0Y<
0H<
0[<
0]<
0_<
0E<
0D<
0c<
1a;
1J:
0j:
0B<
1I:
0!<
0b;
0"<
0c;
0f:
0#<
0d;
1k9
0d:
0@<
1/=
0.<
1'=
02<
1%=
03<
0?<
0};
1F:
0><
0|;
1E:
0=<
0{;
1D:
0<<
0z;
1C:
0;<
0y;
1B:
0u<
0|:
09<
0w;
1@:
1y<
08<
0v;
1";
1{<
07<
0u;
1$;
1}<
06<
0t;
1&;
1!=
05<
0s;
1(;
1#=
04<
0r;
1*;
0q;
1,;
0p;
1.;
1)=
01<
0o;
10;
1+=
00<
0n;
12;
1-=
0/<
0m;
14;
11=
0-<
0k;
18;
13=
0,<
0j;
1:;
15=
0+<
0i;
1<;
17=
0*<
0h;
1>;
19=
0)<
0g;
1@;
0l;
16;
0~;
1G:
0'<
1N:
0b:
0(<
1O:
0`:
1H:
0X7
1W7
0"B
1#B
0\E
19D
0cE
17D
0bE
0[E
0cC
0YC
0lB
0[C
0nB
0]C
0pB
0_C
0rB
0aC
0tB
0eC
0xB
0gC
0zB
0iC
0|B
0kC
0mC
0oC
0$C
0qC
0&C
0sC
0(C
0uC
0*C
0wC
0,C
0TE
1{C
10C
0VE
0WE
0XE
0YE
0ZE
0"C
0~B
0vB
15D
0!E
13D
0]E
1/D
0^E
1BC
1FC
1HC
1JC
1LC
1TC
1AD
0A?
0|*
0p*
0d*
0X*
0L*
0@*
04*
0(*
0z)
0n)
0b)
0V)
0J)
0>)
02)
0&)
0x(
0l(
0`(
0T(
0H(
0<(
00(
0$(
0v'
0j'
0^'
0R'
0F'
0:'
0.'
0"'
0t&
0h&
0\&
0P&
0D&
08&
0,&
0~%
0r%
0f%
0Z%
0N%
0B%
06%
0*%
0|$
0p$
0d$
0X$
0L$
0@$
04$
0($
0z#
0n#
0b#
0V#
0J#
0>#
02#
0&#
0x"
0,,
06+
0R+
0`+
0|+
0k/
0j/
0i/
0e/
0d/
0c/
0]/
0\/
0[/
0W/
0V/
0U/
0O/
0N/
0M/
0I/
0H/
0G/
0A/
0@/
0?/
0;/
0:/
09/
03/
02/
01/
0-/
0,/
0+/
0%/
0$/
0#/
0}.
0|.
0{.
0u.
0t.
0s.
0o.
0n.
0m.
0g.
0f.
0e.
0a.
0`.
0_.
0Y.
0X.
0W.
0S.
0R.
0Q.
0K.
0J.
0I.
0E.
0D.
0C.
0=.
0<.
0;.
07.
06.
05.
0/.
0..
0-.
0).
0(.
0'.
0!.
0~-
0}-
0y-
0x-
0w-
0q-
0p-
0o-
0k-
0j-
0i-
0c-
0b-
0a-
0]-
0\-
0[-
0U-
0T-
0S-
0O-
0N-
0M-
0G-
0F-
0E-
0A-
0@-
0?-
09-
08-
07-
03-
02-
01-
0+-
0*-
0)-
0%-
0$-
0#-
0{,
0z,
0y,
0u,
0t,
0s,
0m,
0l,
0k,
0g,
0f,
0e,
0_,
0^,
0],
0Y,
0X,
0W,
0Q,
0P,
0O,
0K,
0J,
0I,
0C,
0B,
0A,
0=,
0<,
0;,
05,
04,
03,
0/,
0.,
0-,
0',
0&,
0%,
0!,
0~+
0}+
0w+
0v+
0u+
0q+
0p+
0o+
0i+
0h+
0g+
0c+
0b+
0a+
0[+
0Z+
0Y+
0U+
0T+
0S+
0M+
0L+
0K+
0G+
0F+
0E+
0?+
0>+
0=+
09+
08+
07+
01+
00+
0/+
0++
0*+
0)+
0:,
0z.
0B.
04.
0H,
0V,
0d,
0r,
0"-
0>-
0L-
0Z-
0h-
0v-
0&.
0P.
0^.
0l.
0*/
08/
0F/
0T/
0b/
166
1/0
1`0
1g0
1Q1
1c1
1q1
1%2
152
1V2
1_5
1!6
1)6
116
1q/
086
1u/
1x/
1#0
140
160
156
096
1<6
1H6
1K>
0M>
0LD
0L>
1>$
12$
1V$
1J$
1@%
14%
1X%
1L%
1p%
1d%
1*&
1|%
1B&
16&
1r&
1f&
1(%
1z$
1$#
1v"
1<#
10#
1n$
1b$
1#+
1i*
1Q*
19*
1!*
1g)
1O)
17)
1}(
1e(
1M(
15(
1{'
1c'
1K'
13'
1y&
1a&
1I&
11&
1w%
1_%
1G%
1/%
1u$
1]$
1E$
1-$
1s#
1[#
1C#
1+#
1u*
1]*
1E*
1-*
1s)
1[)
1C)
1+)
1q(
1Y(
1A(
1)(
1o'
1W'
1?'
1''
1m&
1U&
1=&
1%&
1k%
1S%
1;%
1#%
1i$
1Q$
19$
1!$
1g#
1O#
17#
1}"
1o"
0p"
1=6
196
0<6
176
0;6
0K>
0I>
0b
1a
0=6
1?6
1;6
1I>
0?6
#500000
0!
0P!
0p/
#510000
1!
1P!
1p/
1v6
0-8
167
1,8
197
1|6
1'7
0\:
1]:
1"7
0U<
1V<
1g<
1Y<
1[<
1c<
1h9
0J:
1j:
1e<
0I:
1l:
0i9
0j9
1d;
0k9
1i<
1k<
0F:
1r:
1m<
0E:
1t:
1o<
0D:
1v:
1q<
0C:
1x:
1s<
0B:
1z:
1w<
0@:
1~:
0?:
0>:
0=:
0<:
0;:
0::
09:
08:
07:
06:
04:
03:
02:
01:
00:
05:
0G:
1p:
0N:
1b:
0O:
1`:
0H:
1n:
1:7
1X7
1{6
0Q=
0#B
0n=
0+D
1\E
09D
1cE
07D
1bE
0)D
1[E
1IE
1DE
1EE
1FE
1GE
1HE
1JE
1KE
1LE
1ME
1NE
1OE
1PE
1QE
1RE
1SE
0yC
1TE
0.C
0}C
1VE
02C
0!D
1WE
04C
0#D
1XE
06C
0%D
1YE
08C
0'D
1ZE
0:C
0<C
1!E
1~D
1}D
0-D
1]E
0@C
0/D
1^E
0|D
0BC
0JC
0LC
0>C
0OC
1PC
0V=
0<D
1=D
0[=
0R=
0m=
0@?
0j=
1A?
066
1:6
0?0
090
0`0
0g0
0Q1
0c1
0q1
0%2
052
0V2
0h2
0|2
0.3
0>3
0S3
0d3
0i3
0w3
0&4
054
0M4
0^4
0n4
0%5
055
0U5
0_5
0!6
0)6
016
0q/
186
0u/
1w/
1%0
120
0'0
1C0
1G9
0b@
1aD
1M>
1ID
1ED
0J>
1L>
0>$
02$
0V$
0J$
0@%
04%
0X%
0L%
0p%
0d%
0*&
0|%
0B&
06&
0r&
0f&
0,'
0~&
0D'
08'
0\'
0P'
0t'
0h'
0.(
0"(
0F(
0:(
0^(
0R(
0v(
0j(
00)
0$)
0H)
0<)
0x)
0l)
02*
0&*
0J*
0>*
0b*
0V*
0z*
0n*
0`)
0T)
0(%
0z$
0$#
0v"
0<#
00#
0n$
0b$
1v*
1^*
1F*
1.*
1t)
1\)
1D)
1,)
1r(
1Z(
1B(
1*(
1p'
1X'
1@'
1('
1n&
1V&
1>&
1&&
1l%
1T%
1<%
1$%
1j$
1R$
1:$
1"$
1h#
1P#
18#
1~"
1p"
096
1<6
1K0
1+6
076
1K>
1b
1=6
0;6
0I>
1?6
#510001
0G#
1k)
1i(
1Q(
17'
1+'
1O'
1C'
1g'
1['
1!(
1s'
19(
1-(
1E(
1](
1#)
1u(
1;)
1/)
1S)
1G)
1%*
1w)
1=*
11*
1U*
1I*
1m*
1a*
1'+
1y*
1_)
0;#
0J0
1;1
1>1
1D1
1^2
1i2
1p2
1}2
1&3
1/3
163
1?3
1F3
1T3
1e3
1j3
1m3
1x3
1z3
1'4
1,4
164
1;4
1N4
1P4
1_4
1a4
1o4
1t4
1&5
1(5
165
1V5
0*6
1y=
0Y>
0O>
0N>
0Q>
0P>
0S>
0R>
0U>
0T>
0W>
0V>
0[>
0Z>
0]>
0\>
0_>
0^>
0a>
0c>
0e>
0d>
0g>
0f>
0i>
0h>
0k>
0j>
0;=
0l>
0b>
0`>
0X>
1x=
0K0
1<1
1?1
1E1
1_2
1j2
1q2
1~2
1'3
103
173
1@3
1G3
1U3
1f3
1k3
1n3
1y3
1{3
1(4
1-4
174
1<4
1O4
1Q4
1`4
1b4
1p4
1u4
1'5
1)5
175
1W5
0+6
#520000
0!
0P!
0p/
#530000
1!
1P!
1p/
0v6
1-8
067
1\7
1t6
187
0u6
1_7
1~6
1[:
139
1#7
0g<
1a7
0Y<
0[<
0c<
0j:
0e<
0l:
1c;
0d;
1k9
0i<
0/=
1U8
0'=
1Y8
0%=
1Z8
0k<
0r:
0m<
0t:
0o<
0v:
0q<
0x:
0s<
0z:
0w<
0~:
0y<
1_8
0";
1?8
0{<
1^8
0$;
1>8
0}<
1]8
0&;
1=8
0!=
1\8
0(;
1<8
0#=
1[8
0*;
1;8
0,;
1:8
0.;
198
0)=
1X8
00;
188
0+=
1W8
02;
178
0-=
1V8
04;
168
01=
1T8
08;
148
03=
1S8
0:;
138
05=
1R8
0<;
128
07=
1Q8
0>;
118
09=
1P8
0@;
108
06;
158
0p:
0b:
0`:
0n:
1`7
0X7
0W7
1V7
0!B
1"B
1#B
0t>
1+D
19D
17D
1)D
0I?
1cC
0D?
1YC
0d?
1lB
0E?
1[C
0e?
1nB
0F?
1]C
0f?
1pB
0G?
1_C
0g?
1rB
0H?
1aC
0h?
1tB
0J?
1eC
0j?
1xB
0K?
1gC
0k?
1zB
0L?
1iC
0l?
1|B
0M?
1kC
0N?
1mC
0O?
1oC
0o?
1$C
0P?
1qC
0p?
1&C
0Q?
1sC
0q?
1(C
0R?
1uC
0r?
1*C
0S?
1wC
0s?
1,C
1yC
1.C
1}C
12C
1!D
14C
1#D
16C
1%D
18C
1'D
1:C
0n?
1"C
0m?
1~B
0i?
1vB
1<C
0!E
1-D
1@C
1/D
1BC
1JC
1LC
0u>
1>C
0W=
0G@
0>D
0T=
0s>
0l=
0p>
1j=
0A?
0F6
1}/
1Z0
1y0
1N6
0:6
1z/
1Q0
1,6
0C0
1D0
150
0o0
1h5
1L3
1O3
1a3
1s3
1)4
114
1J4
1[4
1q4
1!5
185
1R5
1y/
0E0
1e2
1q/
086
196
0<6
1t/
1u/
1v/
1!0
0#0
1$0
0%0
1,0
020
130
0=6
1@6
1I>
0K>
0M>
0+A
1a@
07B
01A
0+B
0.B
0:A
02B
0:B
0>B
0HA
0FB
0JB
0MB
0VA
1(A
0#A
0]@
1J>
0W@
0v@
1D>
1x*
0v*
1`*
0^*
1H*
0F*
10*
0.*
1v)
0t)
1^)
0\)
1F)
0D)
1.)
0,)
1t(
0r(
1\(
0Z(
1D(
0B(
1,(
0*(
1r'
0p'
1Z'
0X'
1B'
0@'
1*'
0('
1p&
0n&
1X&
0V&
1@&
0>&
1(&
0&&
1n%
0l%
1V%
0T%
1>%
0<%
1&%
0$%
1l$
0j$
1T$
0R$
1<$
0:$
1$$
0"$
1j#
0h#
1R#
0P#
1:#
08#
1"#
0~"
1n"
0o"
0p"
18"
13"
14"
15"
16"
17"
19"
1:"
1;"
1<"
1="
1>"
1?"
1@"
1A"
1B"
0A6
1D6
1=6
0@6
096
1:6
1>6
1~/
1!4
124
1i4
176
1;6
0?6
0B>
0H>
0J>
1K>
0I>
1G>
0b
0a
1`
1t
1s
1r
1q
1p
1o
1n
1m
1l
1k
1j
1i
1h
1g
1f
1e
1A6
0D6
0E6
1r/
0-B
09B
0=B
12"
11"
1."
0C6
0;6
1?6
1E>
0G>
1s/
1E6
0r/
1C
1B
1?
1C6
0G6
0E>
0C>
0s/
146
1G6
1C>
046
#530001
1k#
1S#
0+'
0C'
0['
0s'
0-(
0E(
0](
0u(
0/)
0G)
0w)
01*
0I*
0a*
0y*
0_)
1;#
1!1
1*1
0i2
0}2
0/3
0?3
0T3
0e3
0j3
0x3
0'4
064
0N4
0_4
0o4
0&5
065
0V5
1*6
0y=
1Y>
1O>
1Q>
1S>
1U>
1W>
1[>
1]>
1_>
1a>
1c>
1e>
1g>
1i>
1k>
1;=
0w=
0u=
1"1
1+1
0j2
0~2
003
0@3
0U3
0f3
0k3
0y3
0(4
074
0O4
0`4
0p4
0'5
075
0W5
1+6
#540000
0!
0P!
0p/
#550000
1!
1P!
1p/
1v6
0-8
157
167
0\7
177
1+8
1^7
0,8
1+7
0|6
1}6
0~6
1W:
0[:
1,7
1J<
0#7
1%7
0a7
1c7
1j9
1L8
1d;
0k9
1M8
1.<
12<
13<
18<
0?8
17<
0>8
16<
0=8
15<
0<8
14<
0;8
0:8
098
11<
088
10<
078
1/<
068
1-<
048
1,<
038
1+<
028
1*<
018
1)<
008
058
1O8
1X7
0#B
0c?
1I?
1D?
1E?
1F?
1G?
1H?
1J?
1K?
1L?
1M?
1N?
1O?
1P?
1Q?
1R?
1S?
0a?
1!E
0`?
0~D
0w>
1u>
0Y=
1W=
0`=
1>D
0BD
1T=
0S=
1R=
0_=
1@?
0r>
0??
0k=
1p>
0j=
0i=
1A?
1z.
1B.
14.
1L-
1Z-
1h-
1v-
1&.
1P.
1^.
1l.
1*/
18/
1F/
1T/
1b/
166
0y/
1F6
0}/
0Z0
0y0
0N6
1{/
1S0
1L6
0:6
1C0
0/0
1n0
1#1
0h5
0L3
0O3
0a3
0s3
0)4
014
0J4
0[4
0q4
0!5
085
0R5
1R0
1f2
1-6
0q/
186
0t/
0u/
0v/
0w/
0x/
0!0
0$0
0,0
030
040
060
056
0H6
1M>
0"A
0*A
0\@
17B
11A
1+B
1.B
1:A
12B
1:B
1>B
1HA
1FB
1JB
1MB
1VA
0Z@
0/A
1LD
1J>
0[@
1W@
1v@
0D>
0L>
0x*
0u*
0`*
0]*
0H*
0E*
00*
0-*
0v)
0s)
0^)
0[)
0F)
0C)
0.)
0+)
0t(
0q(
0\(
0Y(
0D(
0A(
0,(
0)(
0r'
0o'
0Z'
0W'
0B'
0?'
0*'
0''
0p&
0m&
0X&
0U&
0@&
0=&
0(&
0%&
0n%
0k%
0V%
0S%
0>%
0;%
0&%
0#%
0l$
0i$
0T$
0Q$
0<$
09$
0$$
0!$
0j#
0g#
0R#
0O#
0:#
07#
0"#
0}"
0#+
0i*
0Q*
09*
0!*
0g)
0O)
07)
0}(
0e(
0M(
05(
0{'
0c'
0K'
03'
0y&
0a&
0I&
01&
0w%
0_%
0G%
0/%
0u$
0]$
0E$
0-$
0s#
0[#
0C#
0+#
1p"
1R"
08"
03"
04"
05"
06"
07"
09"
0:"
0;"
0<"
0="
0>"
0?"
0@"
0A"
0B"
1P"
1O"
196
0B6
1|/
0~/
1:6
0z/
0q0
0r0
1d2
0!4
024
0i4
1$1
1$6
0Z5
1K6
1,1
1.6
076
0J>
1B>
1F>
0K>
1b
1&!
1$!
1#!
0t
0s
0r
0q
0p
0o
0n
0m
0l
0k
0j
0i
0h
0g
0f
0e
0>6
0F6
1}/
0!A
0{@
1jE
0~@
0Y@
1-B
19B
1=B
0.A
1%A
1&A
10"
0."
1;6
1D>
1H>
1s2
1%6
0t5
1/6
1~/
1A
0?
0B>
1VD
0|@
0$A
1p!
1~5
1&6
0u5
1F!
1UD
1n!
0v5
1D!
1TD
1m!
1o!
0w5
1E!
1C!
1SD
0{5
1OD
0|5
1ND
#550001
0S#
1##
0;#
0*1
1"6
0*6
1y=
0{=
1w=
0+1
1#6
0+6
#560000
0!
0P!
0p/
#570000
1!
1P!
1p/
0v6
1-8
057
1[7
067
1\7
077
1]7
087
1u6
097
0+7
1p8
0}6
0W:
0,7
1#9
0'7
1Q:
0]:
0"7
0%7
0V<
1a7
1b;
0c;
0d;
1k9
0M8
1'<
1N8
1%<
1(<
0O8
1&<
0:7
0X7
1W7
0{6
1Q=
0"B
1#B
1n=
1c?
0b?
1a?
0!E
0u>
1OC
1Y=
1V=
1<D
1[=
07@
1`=
1BD
1S=
0&@
1_=
1m=
1l=
0q>
1k=
0p>
1j=
0o>
1i=
0A?
1|*
1p*
1d*
1X*
1L*
1@*
14*
1(*
1z)
1n)
1b)
1V)
1J)
1>)
12)
1&)
1x(
1l(
1`(
1T(
1H(
1<(
10(
1$(
1v'
1j'
1^'
1R'
1F'
1:'
1.'
1"'
1t&
1h&
1\&
1P&
1D&
18&
1,&
1~%
1r%
1f%
1Z%
1N%
1B%
16%
1*%
1|$
1p$
1d$
1X$
1L$
1@$
14$
1($
1z#
1n#
1b#
1V#
1J#
1>#
12#
1&#
1x"
1n/
1m/
1h/
1g/
1`/
1_/
1Z/
1Y/
1R/
1Q/
1L/
1K/
1D/
1C/
1>/
1=/
16/
15/
10/
1//
1(/
1'/
1"/
1!/
1x.
1w.
1r.
1q.
1j.
1i.
1d.
1c.
1\.
1[.
1V.
1U.
1N.
1M.
1H.
1G.
1@.
1?.
1:.
19.
12.
11.
1,.
1+.
1$.
1#.
1|-
1{-
1t-
1s-
1n-
1m-
1f-
1e-
1`-
1_-
1X-
1W-
1R-
1Q-
1J-
1I-
1D-
1C-
1<-
1;-
16-
15-
1.-
1--
1(-
1'-
1~,
1},
1x,
1w,
1p,
1o,
1j,
1i,
1b,
1a,
1\,
1[,
1T,
1S,
1N,
1M,
1F,
1E,
1@,
1?,
18,
17,
12,
11,
1*,
1),
1$,
1#,
1z+
1y+
1t+
1s+
1l+
1k+
1f+
1e+
1^+
1]+
1X+
1W+
1P+
1O+
1J+
1I+
1B+
1A+
1<+
1;+
14+
13+
1.+
1-+
066
1y/
0~/
191
1G0
1c0
1O6
1F6
1Z0
1y0
1N6
1B6
1V0
1Y0
0#1
1M6
1j0
1l0
1:1
1A1
1H1
1L1
1N1
1Z1
1`1
1j1
1n1
1x1
1|1
1"2
1,2
112
1<2
1L2
1R2
1a2
1o2
1x2
1%3
1*3
153
1:3
1E3
1I3
1Z3
1^3
1p3
1"4
1/4
184
1O5
1?4
1H4
1T4
1Y4
1e4
1j4
1x4
1}4
1,5
115
1?5
1C5
1G5
1K5
1b5
1e5
1P6
1Q6
1R6
1S6
1T6
1U6
1V6
1/0
1A2
1]2
1?0
170
190
1=0
0H0
1P0
1r0
0R0
1q/
086
1!0
096
1<6
1'0
0C0
0D0
0G9
1b@
0aD
1K>
0M>
1\@
0%A
0^@
1-A
0GD
0ID
0KD
0ED
00>
0aA
0LD
0n>
0R@
0|=
0~=
0">
0%>
02A
0d@
05A
0f@
07A
0h@
0<A
0j@
0>A
0l@
0n@
0@A
0CA
0EA
0JA
0NA
0&>
0QA
0(>
0SA
0*>
0XA
0,>
0ZA
0.>
0\A
0_A
02>
04>
0cA
06>
0K@
0dB
08>
0L@
0:>
0N@
0<>
0O@
0p@
0>>
0LA
0@>
0S@
0T@
1Z@
0}@
0X@
0F>
0W@
0v@
0D>
0V@
0_@
1B>
1L>
1o"
0p"
0R"
1Q"
0P"
0=6
1@6
196
0<6
0:1
1G1
0:6
1z/
0z0
0%1
1[0
0<1
0?1
0E1
0_2
0q2
0'3
073
0G3
0n3
0{3
0-4
0<4
0Q4
0b4
0u4
0)5
180
0"1
0#6
1>0
1I0
195
0f2
0-6
1s0
1{0
1&1
1-1
1O1
1a1
1o1
1#2
1~3
0$1
176
0;6
1(0
1+0
1.0
110
1R0
012
0A2
0R2
0e2
0,6
0L6
0M6
0N6
0O6
0P6
0Q6
0R6
0S6
0T6
0U6
0V6
1J>
1@>
0K>
1I>
0b
1a
0&!
1%!
0$!
1>6
0H1
1Y1
1=6
0@6
0A6
1D6
1#A
1+A
1_A
1aA
1cA
0\@
1Y@
0jB
0`B
0eB
0fB
0hB
0z@
0x@
0w@
0r@
1"A
1*A
0,A
0)A
0FD
0JD
0u@
1y@
1U@
1$"
1&"
1'"
1("
1)"
1*"
1+"
1,"
1q!
1r!
1s!
1t!
1u!
1v!
1w!
1x!
1y!
1{!
1|!
1}!
1~!
1!"
1""
1#"
1%"
1z!
1/"
1."
1-"
0?6
1;6
1G>
0I>
1>>
0H>
1}3
1c5
0k0
0s0
0{0
0&1
0-1
0O1
0a1
0o1
0#2
0~3
0%6
1Z5
0K6
0.6
1t0
1|0
1'1
1.1
1P1
1b1
1p1
1$2
1^5
0s2
122
1B2
1t2
1S2
1-6
0E6
1r/
1A6
0D6
0Z1
1i1
1@
1?
1>
1=
1<
1;
1:
19
18
17
16
15
14
13
12
11
10
1/
1.
1-
1,
1+
1*
1)
1(
1'
1&
1%
1$
1?6
0C6
1<>
0G>
1E>
0"A
0^A
0WB
0`A
0^B
1$A
1!A
0jE
1|@
1jB
1`B
1eB
1fB
1hB
1z@
1x@
1w@
1r@
1s@
0Q@
0q@
0&"
0'"
0("
0)"
0*"
0+"
0,"
0-"
0."
0/"
00"
01"
02"
0#"
0$"
0%"
0j1
1w1
1E6
0r/
1s/
0_1
0d5
1M1
1}1
0t0
0|0
0'1
0.1
0P1
0b1
0p1
0$2
0^5
0&6
0/6
1t5
0~5
0G6
1C6
0C>
0E>
1:>
0C
0B
0A
0@
0?
0>
0=
0<
0;
0:
09
08
07
06
05
04
0s/
0x1
1+2
0VD
0cB
0iB
1M@
1gB
1h!
1d!
1e!
1f!
1g!
1l!
1k!
1j!
1i!
0p!
1G6
146
18>
1C>
102
1f5
0!2
1u5
0,2
1;2
0F!
1B!
1A!
1@!
1?!
1>!
1=!
1<!
1;!
1:!
046
16>
0UD
1aB
0m>
0_B
0o!
0n!
0m!
0h!
0d!
0e!
0f!
0g!
0l!
0k!
0j!
0i!
0<2
1K2
0Q2
0g5
1@2
1u2
1v5
14>
0E!
0D!
0C!
0B!
0A!
0@!
0?!
0>!
0=!
0<!
0;!
0:!
0L2
1\2
0TD
0VB
0\B
1]A
1ZB
12>
1w5
0]2
1n2
10>
0SD
0o2
1$3
1{5
1.>
0%3
143
0OD
1,>
1|5
053
1D3
1*>
0ND
0E3
1Y3
1(>
0Z3
1>5
1&>
0?5
1B5
1%>
0C5
1F5
1">
0G5
1J5
1~=
0K5
1N5
1|=
0O5
1>4
1n@
0?4
1S4
1l@
0T4
1d4
1j@
0e4
1w4
1h@
0x4
1+5
1f@
0,5
1d@
#570001
xy$
xG#
x/#
x_#
xw#
x1$
xI$
x=$
xa$
xU$
x%$
xk#
xS#
x3%
xk)
xi(
xQ(
xK%
x?%
xc%
xW%
x{%
xo%
x5&
x)&
xM&
xA&
xe&
xY&
x}&
xq&
x7'
x+'
xO'
xC'
xg'
x['
x!(
xs'
x9(
x-(
xE(
x](
x#)
xu(
x;)
x/)
xS)
xG)
x%*
xw)
x=*
x1*
xU*
xI*
xm*
xa*
x'+
xy*
x_)
x'%
x##
x;#
xm$
xA0
xJ0
xL0
xN0
xT0
xW0
x]0
xa0
xd0
xh0
xw0
x!1
x*1
x61
x;1
x>1
xD1
xI1
xR1
x[1
xd1
xk1
xr1
xy1
x&2
x-2
x62
x=2
xF2
xM2
xW2
x^2
xi2
xp2
x}2
x&3
x/3
x63
x?3
xF3
xT3
xe3
xj3
xm3
xx3
xz3
x'4
x,4
x64
x;4
xN4
xP4
x_4
xa4
xo4
xt4
x&5
x(5
x65
xV5
x`5
x"6
x*6
x26
xM=
xy=
x{=
xK=
xY>
xO>
xN>
xQ>
xP>
xS>
xR>
xU>
xT>
xW>
xV>
x[>
xZ>
x]>
x\>
x_>
x^>
xa>
xc>
xe>
xd>
xg>
xf>
xi>
xh>
xk>
xj>
x;=
xl>
x==
x<=
x?=
x>=
xA=
x@=
xC=
xB=
xE=
xD=
xG=
xF=
xI=
xH=
xb>
x`>
xX>
xJ=
xw=
xu=
xs=
xo=
xN=
xq=
xp=
xr=
xt=
xv=
xz=
xx=
xL=
#580000
0!
0P!
0p/
#590000
1!
1P!
1p/
1v6
0-8
0[7
0\7
0]7
0^7
1,8
0_7
0p8
1I<
1M<
1L<
1K<
0#9
039
1\:
1U<
0a7
0c7
1i9
0j9
1L:
0L8
1d;
0k9
1M:
0U8
0Y8
0Z8
0_8
0^8
0]8
0\8
0[8
0X8
0W8
0V8
0T8
0S8
0R8
0Q8
0P8
0'<
1N:
0N8
0%<
0(<
1O:
0&<
0`7
1X7
0#B
1t>
0cE
1b?
0bE
1d?
1e?
1f?
1g?
1h?
1j?
1k?
1l?
1o?
1p?
1q?
1r?
1s?
1n?
1m?
1i?
0aE
1!E
1`?
0`E
1~D
0}D
1w>
1u>
0PC
0=D
1G@
17@
1&@
1s>
0@?
1r>
1q>
1p>
1o>
1A?
0n/
0m/
0h/
0g/
0`/
0_/
0Z/
0Y/
0R/
0Q/
0L/
0K/
0D/
0C/
0>/
0=/
06/
05/
00/
0//
0(/
0'/
0"/
0!/
0x.
0w.
0r.
0q.
0j.
0i.
0d.
0c.
0\.
0[.
0V.
0U.
0N.
0M.
0H.
0G.
0@.
0?.
0:.
09.
02.
01.
0,.
0+.
0$.
0#.
0|-
0{-
0t-
0s-
0n-
0m-
0f-
0e-
0`-
0_-
0X-
0W-
0R-
0Q-
0J-
0I-
0D-
0C-
0<-
0;-
06-
05-
0.-
0--
0(-
0'-
0~,
0},
0x,
0w,
0p,
0o,
0j,
0i,
0b,
0a,
0\,
0[,
0T,
0S,
0N,
0M,
0F,
0E,
0@,
0?,
08,
07,
02,
01,
0*,
0),
0$,
0#,
0z+
0y+
0t+
0s+
0l+
0k+
0f+
0e+
0^+
0]+
0X+
0W+
0P+
0O+
0J+
0I+
0B+
0A+
0<+
0;+
04+
03+
0.+
0-+
1~/
091
0F6
0B6
0>6
0G0
0(0
0+0
0.0
010
1:1
0G1
1H1
0Y1
1Z1
0i1
1j1
0w1
1x1
0+2
1,2
0;2
1<2
0K2
1L2
0\2
1o2
0$3
1%3
043
153
0D3
1E3
0Y3
1Z3
0>5
1O5
0>4
1?4
0S4
1T4
0d4
1e4
0w4
1x4
0+5
1,5
1?5
0B5
1C5
0F5
1G5
0J5
1K5
0N5
1]2
0n2
050
070
0=0
1H0
0P0
0n0
1o0
1~0
0V0
1#1
1)1
084
0A1
0^3
0a2
0x2
0*3
0:3
0I3
0p3
0"4
0/4
0H4
0Y4
0j4
0}4
015
1!6
1)6
0y/
1E0
0q/
186
0!0
1M>
0a@
12A
15A
17A
1<A
1>A
1CA
1EA
1JA
1QA
1SA
1XA
1ZA
1\A
1NA
1LA
1@A
0Z@
1X@
0(A
1/A
1^@
0-A
1GD
1KD
00>
0|=
0~=
0">
0%>
0d@
0f@
0h@
0j@
0l@
0n@
0&>
0(>
0*>
0,>
0.>
02>
04>
06>
08>
0:>
0<>
0>>
0@>
1_@
1H>
1F>
1D>
0B>
1l#
1`#
1T#
1H#
1$#
1v"
1<#
10#
1p"
0Q"
0O"
096
1<6
1:6
0z/
0o2
0O5
0K5
0G5
0C5
0,5
0x4
0e4
0T4
0?4
0?5
0Z3
0E3
053
0%3
0]2
0L2
0<2
0,2
0x1
0j1
0Z1
0H1
0:1
080
0>0
0I0
095
0Q0
0R0
0S0
0Y0
0Z0
0c0
0j0
0l0
0y0
0#1
0L1
0N1
0`1
0n1
0|1
0"2
022
0B2
0S2
0t2
0b5
0e5
0-6
0d2
1q0
1z0
1%1
1$1
076
1@>
1>>
1<>
1:>
18>
16>
14>
12>
10>
1,>
1*>
1(>
1&>
1%>
1l@
1j@
1h@
1f@
1d@
1">
1~=
1|=
1n@
1.>
0J>
1K>
1b
0%!
0#!
1>6
0{/
0=6
1@6
0Y@
0y@
0U@
0&A
1.A
1"A
1n>
1R@
1WB
1^A
1`A
1^B
1K@
1dB
1L@
1N@
1O@
1p@
1Z@
1W@
1S@
1T@
1V@
1v@
1}@
1[@
1\@
1]@
1,A
1)A
1FD
1JD
0q!
0r!
0s!
0t!
0u!
0w!
0x!
0y!
0|!
0}!
0~!
0!"
0""
0{!
0z!
0v!
0;6
1I>
0H>
0$6
1k0
0$1
0M1
1_1
1d5
1!2
0}1
002
0@2
1Q2
1g5
0u2
0f5
0[0
0,1
0}3
0c5
0A6
1D6
1B6
0|/
03
02
01
00
0/
0.
0-
0,
0+
0*
0)
0(
0'
0&
0%
0$
0?6
0F>
1G>
1Q@
1q@
1{@
1u@
1m>
1VB
0]A
0ZB
1\B
1_B
1cB
0aB
0M@
0gB
1iB
1Y@
0s@
1~@
1F6
0}/
0E6
1r/
0C6
1E>
0D>
1s/
0~/
0G6
1B>
0C>
146
#590001
0y$
0G#
0/#
0_#
0w#
01$
0I$
0=$
0a$
0U$
0%$
0k#
0S#
03%
0k)
0i(
0Q(
0K%
0?%
0c%
0W%
0{%
0o%
05&
0)&
0M&
0A&
0e&
0Y&
0}&
0q&
07'
0+'
0O'
0C'
0g'
0['
0!(
0s'
09(
0-(
0E(
0](
0#)
0u(
0;)
0/)
0S)
0G)
0%*
0w)
0=*
01*
0U*
0I*
0m*
0a*
0'+
0y*
0_)
0'%
0##
0;#
0m$
0A0
0J0
0L0
0N0
0T0
0W0
0]0
0a0
0d0
0h0
0w0
0!1
0*1
061
0;1
0>1
0D1
0I1
0R1
0[1
0d1
0k1
0r1
0y1
0&2
0-2
062
0=2
0F2
0M2
0W2
0^2
0i2
0p2
0}2
0&3
0/3
063
0?3
0F3
0T3
0e3
0j3
0m3
0x3
0z3
0'4
0,4
064
0;4
0N4
0P4
0_4
0a4
0o4
0t4
0&5
0(5
065
0V5
0`5
0"6
0*6
026
1M=
1y=
1{=
1K=
1Y>
1O>
1N>
1Q>
1P>
1S>
1R>
1U>
1T>
1W>
1V>
1[>
1Z>
1]>
1\>
1_>
1^>
1a>
1c>
1e>
1d>
1g>
1f>
1i>
1h>
1k>
1j>
1;=
1l>
1==
1<=
1?=
1>=
1A=
1@=
1C=
1B=
1E=
1D=
1G=
1F=
1I=
1H=
1b>
1`>
1X>
1J=
1w=
1u=
1s=
1o=
1N=
1q=
1p=
1r=
1t=
1v=
1z=
1x=
1L=
#600000
0!
0P!
0p/
#610000
1!
1P!
1p/
0v6
1-8
1q6
0r6
0s6
0t6
0u6
0I<
1P:
0M<
1T:
0L<
1S:
0K<
1R:
0J<
1Y<
1[<
1]<
1_<
1c;
0L:
1f:
0d;
1k9
0M:
1d:
0.<
02<
03<
08<
07<
06<
05<
04<
01<
00<
0/<
0-<
0,<
0+<
0*<
0)<
0N:
1b:
0O:
1`:
1S7
0X7
0W7
0V7
0U7
0T7
1}A
1~A
1!B
1"B
1#B
0|A
09D
1cE
07D
1bE
05D
1aE
0!E
03D
1`E
0FC
0HC
0JC
0LC
0A?
1!+
1~*
1}*
1{*
1s*
1r*
1q*
1o*
1g*
1f*
1e*
1c*
1[*
1Z*
1Y*
1W*
1O*
1N*
1M*
1K*
1C*
1B*
1A*
1?*
17*
16*
15*
13*
1+*
1**
1)*
1'*
1})
1|)
1{)
1y)
1q)
1p)
1o)
1m)
1e)
1d)
1c)
1a)
1Y)
1X)
1W)
1U)
1M)
1L)
1K)
1I)
1A)
1@)
1?)
1=)
15)
14)
13)
11)
1))
1()
1')
1%)
1{(
1z(
1y(
1w(
1o(
1n(
1m(
1k(
1c(
1b(
1a(
1_(
1W(
1V(
1U(
1S(
1K(
1J(
1I(
1G(
1?(
1>(
1=(
1;(
13(
12(
11(
1/(
1'(
1&(
1%(
1#(
1y'
1x'
1w'
1u'
1m'
1l'
1k'
1i'
1a'
1`'
1_'
1]'
1U'
1T'
1S'
1Q'
1I'
1H'
1G'
1E'
1='
1<'
1;'
19'
11'
10'
1/'
1-'
1%'
1$'
1#'
1!'
1w&
1v&
1u&
1s&
1k&
1j&
1i&
1g&
1_&
1^&
1]&
1[&
1S&
1R&
1Q&
1O&
1G&
1F&
1E&
1C&
1;&
1:&
19&
17&
1/&
1.&
1-&
1+&
1#&
1"&
1!&
1}%
1u%
1t%
1s%
1q%
1i%
1h%
1g%
1e%
1]%
1\%
1[%
1Y%
1Q%
1P%
1O%
1M%
1E%
1D%
1C%
1A%
19%
18%
17%
15%
1-%
1,%
1+%
1)%
1!%
1~$
1}$
1{$
1s$
1r$
1q$
1o$
1g$
1f$
1e$
1c$
1[$
1Z$
1Y$
1W$
1O$
1N$
1M$
1K$
1C$
1B$
1A$
1?$
17$
16$
15$
13$
1+$
1*$
1)$
1'$
1}#
1|#
1{#
1y#
1q#
1p#
1o#
1m#
1e#
1d#
1c#
1a#
1Y#
1X#
1W#
1U#
1M#
1L#
1K#
1I#
1A#
1@#
1?#
1=#
15#
14#
13#
11#
1)#
1(#
1'#
1%#
1{"
1z"
1y"
1w"
0z.
0B.
04.
0L-
0Z-
0h-
0v-
0&.
0P.
0^.
0l.
0*/
08/
0F/
0T/
0b/
166
0~0
0)1
0!6
0)6
0s/
1V1
1q/
086
196
0<6
1=6
0@6
1A6
0D6
1E6
0r/
1t/
1-0
130
140
160
1H6
0E>
0G>
0I>
0K>
0M>
1C>
0L>
0l#
0`#
0T#
0H#
0$#
0v"
0<#
00#
1%+
1#+
1k*
1i*
1S*
1Q*
1;*
19*
1#*
1!*
1i)
1g)
1Q)
1O)
19)
17)
1!)
1}(
1g(
1e(
1O(
1M(
17(
15(
1}'
1{'
1e'
1c'
1M'
1K'
15'
13'
1{&
1y&
1c&
1a&
1K&
1I&
13&
11&
1y%
1w%
1a%
1_%
1I%
1G%
11%
1/%
1w$
1u$
1_$
1]$
1G$
1E$
1/$
1-$
1u#
1s#
1]#
1[#
1E#
1C#
1-#
1+#
1u*
1]*
1E*
1-*
1s)
1[)
1C)
1+)
1q(
1Y(
1A(
1)(
1o'
1W'
1?'
1''
1m&
1U&
1=&
1%&
1k%
1S%
1;%
1#%
1i$
1Q$
19$
1!$
1g#
1O#
17#
1}"
0l"
0m"
0n"
0o"
0p"
1k"
1s/
0V1
0E6
0A6
0=6
096
1]5
046
176
1;6
1?6
1C6
1G6
0A>
1K>
1I>
1G>
1E>
0C>
0b
0a
0`
0_
0^
1]
0]5
146
0G6
0C6
0?6
0;6
1\5
1A>
0\5
#620000
0!
0P!
0p/
#630000
1!
1P!
1p/
1v6
0-8
1(8
157
0)8
0*8
0+8
0,8
0P:
1^:
0T:
1V:
1)7
0S:
1X:
0R:
1Z:
1,7
1'7
0Q:
1]:
1"7
1Q<
1R<
1O<
1W<
1S<
1V<
0Y<
0[<
0]<
0_<
1j9
0f:
1d;
0k9
0d:
0b:
0`:
1X7
0#B
19D
17D
15D
1!E
13D
0~D
1FC
1HC
1JC
1LC
0OC
0RC
0NC
0VC
0SC
0TC
0V=
0<D
0[=
0`=
0?D
0AD
0]=
0CD
0;D
1@?
1??
1>?
1=?
0i=
0<?
1A?
0!+
0~*
0}*
0|*
0{*
0s*
0r*
0q*
0p*
0o*
0g*
0f*
0e*
0d*
0c*
0[*
0Z*
0Y*
0X*
0W*
0O*
0N*
0M*
0L*
0K*
0C*
0B*
0A*
0@*
0?*
07*
06*
05*
04*
03*
0+*
0**
0)*
0(*
0'*
0})
0|)
0{)
0z)
0y)
0q)
0p)
0o)
0n)
0m)
0e)
0d)
0c)
0b)
0a)
0Y)
0X)
0W)
0V)
0U)
0M)
0L)
0K)
0J)
0I)
0A)
0@)
0?)
0>)
0=)
05)
04)
03)
02)
01)
0))
0()
0')
0&)
0%)
0{(
0z(
0y(
0x(
0w(
0o(
0n(
0m(
0l(
0k(
0c(
0b(
0a(
0`(
0_(
0W(
0V(
0U(
0T(
0S(
0K(
0J(
0I(
0H(
0G(
0?(
0>(
0=(
0<(
0;(
03(
02(
01(
00(
0/(
0'(
0&(
0%(
0$(
0#(
0y'
0x'
0w'
0v'
0u'
0m'
0l'
0k'
0j'
0i'
0a'
0`'
0_'
0^'
0]'
0U'
0T'
0S'
0R'
0Q'
0I'
0H'
0G'
0F'
0E'
0='
0<'
0;'
0:'
09'
01'
00'
0/'
0.'
0-'
0%'
0$'
0#'
0"'
0!'
0w&
0v&
0u&
0t&
0s&
0k&
0j&
0i&
0h&
0g&
0_&
0^&
0]&
0\&
0[&
0S&
0R&
0Q&
0P&
0O&
0G&
0F&
0E&
0D&
0C&
0;&
0:&
09&
08&
07&
0/&
0.&
0-&
0,&
0+&
0#&
0"&
0!&
0~%
0}%
0u%
0t%
0s%
0r%
0q%
0i%
0h%
0g%
0f%
0e%
0]%
0\%
0[%
0Z%
0Y%
0Q%
0P%
0O%
0N%
0M%
0E%
0D%
0C%
0B%
0A%
09%
08%
07%
06%
05%
0-%
0,%
0+%
0*%
0)%
0!%
0~$
0}$
0|$
0{$
0s$
0r$
0q$
0p$
0o$
0g$
0f$
0e$
0d$
0c$
0[$
0Z$
0Y$
0X$
0W$
0O$
0N$
0M$
0L$
0K$
0C$
0B$
0A$
0@$
0?$
07$
06$
05$
04$
03$
0+$
0*$
0)$
0($
0'$
0}#
0|#
0{#
0z#
0y#
0q#
0p#
0o#
0n#
0m#
0e#
0d#
0c#
0b#
0a#
0Y#
0X#
0W#
0V#
0U#
0M#
0L#
0K#
0J#
0I#
0A#
0@#
0?#
0>#
0=#
05#
04#
03#
02#
01#
0)#
0(#
0'#
0&#
0%#
0{"
0z"
0y"
0x"
0w"
066
1~/
0F6
0B6
0>6
0:6
0/0
0?0
090
0<0
0q/
186
0t/
0-0
030
040
060
0H6
1M>
1HD
1ID
1ED
1LD
1J>
1H>
1F>
1D>
0B>
1L>
0%+
0#+
0k*
0i*
0S*
0Q*
0;*
09*
0#*
0!*
0i)
0g)
0Q)
0O)
09)
07)
0!)
0}(
0g(
0e(
0O(
0M(
07(
05(
0}'
0{'
0e'
0c'
0M'
0K'
05'
03'
0{&
0y&
0c&
0a&
0K&
0I&
03&
01&
0y%
0w%
0a%
0_%
0I%
0G%
01%
0/%
0w$
0u$
0_$
0]$
0G$
0E$
0/$
0-$
0u#
0s#
0]#
0[#
0E#
0C#
0-#
0+#
0u*
0]*
0E*
0-*
0s)
0[)
0C)
0+)
0q(
0Y(
0A(
0)(
0o'
0W'
0?'
0''
0m&
0U&
0=&
0%&
0k%
0S%
0;%
0#%
0i$
0Q$
09$
0!$
0g#
0O#
07#
0}"
1p"
196
076
0K>
1b
1;6
#630001
1G#
1/#
1_#
1w#
1I$
1k#
1S#
1e&
1##
1;#
1J0
1L0
1N0
1T0
1]0
1!1
1*1
1=2
1"6
1*6
0y=
0{=
0>=
0w=
0u=
0p=
0t=
0v=
0z=
0x=
1K0
1M0
1O0
1U0
1^0
1"1
1+1
1>2
1#6
1+6
#640000
0!
0P!
0p/
#650000
1!
1P!
1p/
0v6
1-8
057
1[7
1u6
0^:
0V:
0)7
159
0X:
0Z:
0,7
1#9
0'7
139
0\:
0]:
0"7
0Q<
0R<
0O<
0W<
0S<
0U<
0V<
1o8
1n8
1m8
1l8
1j8
0a;
0`;
0b;
0c;
1L8
0d;
1k9
1M8
1a8
1N8
1O8
1_;
0X7
1W7
0"B
1#B
0c?
0b?
0u?
0a?
0!E
0`?
0~?
0"@
0#@
0$@
0%@
1OC
1PC
1RC
1NC
1VC
1SC
1TC
1V=
1<D
1=D
0G@
1[=
07@
1`=
1?D
1AD
0I@
1]=
1CD
1;D
0o>
1i=
0A?
166
0~/
191
1F0
1/0
1]2
1?0
150
170
190
1<0
1=0
1e2
1Q0
1,6
1S0
1L6
1Y0
1M6
1c0
1O6
1V0
1A2
1R0
1q/
086
096
1<6
1K>
0M>
0\@
0aA
0X@
0V@
0}@
0[@
0#A
0]@
0+A
0GD
0HD
0ID
0KD
0ED
00>
0LD
0`@
1B>
0L>
1o"
0p"
1R"
1Q"
1P"
1O"
1=6
196
0<6
1:1
0H0
0o0
0K0
0M0
0O0
0U0
0^0
0>2
180
0"1
0+1
0#6
0+6
1>0
1f2
1-6
1.6
1,1
1%6
1B2
1t2
1s2
1$6
176
0;6
0@>
0K>
0I>
0b
1a
1&!
1%!
1$!
1#!
0=6
0~@
0$A
0WB
0`A
0|@
0{@
0!A
0"A
0*A
0FD
0JD
1(A
1-A
1$"
1-"
1/"
10"
11"
12"
1?6
1;6
1I>
1I0
0f2
0q0
0r0
0Z5
1K6
1/6
1&6
0t5
1~5
1C
1B
1A
1@
1>
15
0?6
1VD
1jE
1%A
1&A
1*A
0)A
1Z5
0K6
1&1
1-1
141
1C2
0u5
1UD
0[B
0IB
0z@
0x@
0jE
1o!
1m!
1n!
1p!
1'1
1.1
151
1D2
0v5
1F!
1E!
1D!
1C!
1TD
0<B
0p!
0w5
0F!
1SD
1b!
1l!
1k!
0{5
1B!
1A!
18!
1OD
0|5
1ND
#650001
xy$
xG#
x/#
x_#
xw#
x1$
xI$
x=$
xa$
xU$
x%$
xk#
xS#
x3%
xk)
xi(
xQ(
xK%
x?%
xc%
xW%
x{%
xo%
x5&
x)&
xM&
xA&
xe&
xY&
x}&
xq&
x7'
x+'
xO'
xC'
xg'
x['
x!(
xs'
x9(
x-(
xE(
x](
x#)
xu(
x;)
x/)
xS)
xG)
x%*
xw)
x=*
x1*
xU*
xI*
xm*
xa*
x'+
xy*
x_)
x'%
x##
x;#
xm$
xA0
xJ0
xL0
xN0
xT0
xW0
x]0
xa0
xd0
xh0
xw0
x!1
x*1
x61
x;1
x>1
xD1
xI1
xR1
x[1
xd1
xk1
xr1
xy1
x&2
x-2
x62
x=2
xF2
xM2
xW2
x^2
xi2
xp2
x}2
x&3
x/3
x63
x?3
xF3
xT3
xe3
xj3
xm3
xx3
xz3
x'4
x,4
x64
x;4
xN4
xP4
x_4
xa4
xo4
xt4
x&5
x(5
x65
xV5
x`5
x"6
x*6
x26
xM=
xy=
x{=
xK=
xY>
xO>
xN>
xQ>
xP>
xS>
xR>
xU>
xT>
xW>
xV>
x[>
xZ>
x]>
x\>
x_>
x^>
xa>
xc>
xe>
xd>
xg>
xf>
xi>
xh>
xk>
xj>
x;=
xl>
x==
x<=
x?=
x>=
xA=
x@=
xC=
xB=
xE=
xD=
xG=
xF=
xI=
xH=
xb>
x`>
xX>
xJ=
xw=
xu=
xs=
xo=
xN=
xq=
xp=
xr=
xt=
xv=
xz=
xx=
xL=
#660000
0!
0P!
0p/
#670000
1!
1P!
1p/
1v6
0-8
0[7
1,8
059
0#9
039
1J<
0o8
1H<
0n8
1G<
0m8
1F<
0l8
1E<
0j8
1C<
0h9
0g9
0i9
0j9
0L8
1#<
1d;
0k9
0M8
1$<
0a8
1:<
1x;
1'<
0N8
1%<
0O8
1&<
1f9
1X7
0#B
0zD
1c?
1b?
1u?
1a?
1!E
1`?
1~D
1}D
1{D
1|D
1~?
1"@
1#@
1$@
1%@
1G@
17@
1I@
0@?
1o>
1A?
16+
1(+
1D+
1R+
1n+
1n/
1m/
1l/
1k/
1h/
1g/
1f/
1e/
1`/
1_/
1^/
1]/
1Z/
1Y/
1X/
1W/
1R/
1Q/
1P/
1O/
1L/
1K/
1J/
1I/
1D/
1C/
1B/
1A/
1>/
1=/
1</
1;/
16/
15/
14/
13/
10/
1//
1./
1-/
1(/
1'/
1&/
1%/
1"/
1!/
1~.
1}.
1x.
1w.
1v.
1u.
1r.
1q.
1p.
1o.
1j.
1i.
1h.
1g.
1d.
1c.
1b.
1a.
1\.
1[.
1Z.
1Y.
1V.
1U.
1T.
1S.
1N.
1M.
1L.
1K.
1H.
1G.
1F.
1E.
1@.
1?.
1>.
1=.
1:.
19.
18.
17.
12.
11.
10.
1/.
1,.
1+.
1*.
1).
1$.
1#.
1".
1!.
1|-
1{-
1z-
1y-
1t-
1s-
1r-
1q-
1n-
1m-
1l-
1k-
1f-
1e-
1d-
1c-
1`-
1_-
1^-
1]-
1X-
1W-
1V-
1U-
1R-
1Q-
1P-
1O-
1J-
1I-
1H-
1G-
1D-
1C-
1B-
1A-
1<-
1;-
1:-
19-
16-
15-
14-
13-
1.-
1--
1,-
1+-
1(-
1'-
1&-
1%-
1~,
1},
1|,
1{,
1x,
1w,
1v,
1u,
1p,
1o,
1n,
1m,
1j,
1i,
1h,
1g,
1b,
1a,
1`,
1_,
1\,
1[,
1Z,
1Y,
1T,
1S,
1R,
1Q,
1N,
1M,
1L,
1K,
1F,
1E,
1D,
1C,
1@,
1?,
1>,
1=,
18,
17,
16,
15,
12,
11,
10,
1/,
1*,
1),
1(,
1',
1$,
1#,
1",
1!,
1z+
1y+
1x+
1w+
1t+
1s+
1r+
1q+
1l+
1k+
1j+
1i+
1f+
1e+
1d+
1c+
1^+
1]+
1\+
1[+
1X+
1W+
1V+
1U+
1P+
1O+
1N+
1M+
1J+
1I+
1H+
1G+
1B+
1A+
1@+
1?+
1<+
1;+
1:+
19+
14+
13+
12+
11+
1.+
1-+
1,+
1++
10-
066
1~/
091
0F0
1:6
0]2
050
0e2
0Q0
0,6
0S0
0L6
0Y0
0M6
0c0
0O6
0V0
0%6
0.6
0A2
0s2
0R0
1f2
0-6
0q/
186
1w/
1M>
1"A
0*A
1\@
1$A
1aA
1!A
1|@
1X@
1V@
1}@
1[@
1#A
1]@
1+A
10>
0J>
1`@
0B>
1L>
1p"
0R"
0Q"
0P"
0O"
096
1<6
0:1
1H0
1o0
0f2
1%6
0&1
0&6
0/6
0B2
0t2
0~5
0$6
0Z5
1K6
0,1
076
1@>
1K>
1b
0&!
0%!
0$!
0#!
1=6
1{@
1jE
1~@
1WB
1`A
1x@
0|@
1*A
0(A
0-A
0$"
0-"
0/"
00"
01"
02"
0;6
0I>
0I0
1q0
1r0
1Z5
0K6
1&6
0'1
0C2
0%6
0-1
0C
0B
0A
0@
0>
05
1?6
1z@
1|@
1[B
0jE
0%A
0&A
1)A
1p!
0o!
0n!
0m!
051
041
0D2
0&6
0.1
1t5
1F!
0E!
0D!
0C!
0VD
1IB
1<B
0k!
1m!
0p!
1u5
0F!
1C!
0A!
0UD
0l!
0m!
0b!
1v5
0C!
0B!
08!
0TD
1w5
0SD
1{5
0OD
1|5
0ND
#680000
0!
0P!
0p/
#690000
1!
1P!
1p/
0v6
1-8
1t6
0u6
0J<
1Q:
0H<
0G<
0F<
0E<
0C<
1J:
1K:
1c;
1L:
0#<
0d;
1k9
1M:
0$<
0:<
0x;
1A:
0'<
1N:
0%<
0&<
0X7
0W7
1V7
0!B
1"B
1#B
0bE
0UE
0aE
0!E
0`E
0_E
0^E
0A?
1|*
1p*
1d*
1X*
1L*
1@*
14*
1(*
1z)
1n)
1b)
1V)
1J)
1>)
12)
1&)
1x(
1l(
1`(
1T(
1H(
1<(
10(
1$(
1v'
1j'
1^'
1R'
1F'
1:'
1.'
1"'
1t&
1h&
1\&
1P&
1D&
18&
1,&
1~%
1r%
1f%
1Z%
1N%
1B%
16%
1*%
1|$
1p$
1d$
1X$
1L$
1@$
14$
1($
1z#
1n#
1b#
1V#
1J#
1>#
12#
1&#
1x"
06+
0(+
0D+
0R+
0n+
0n/
0m/
0l/
0k/
0h/
0g/
0f/
0e/
0`/
0_/
0^/
0]/
0Z/
0Y/
0X/
0W/
0R/
0Q/
0P/
0O/
0L/
0K/
0J/
0I/
0D/
0C/
0B/
0A/
0>/
0=/
0</
0;/
06/
05/
04/
03/
00/
0//
0./
0-/
0(/
0'/
0&/
0%/
0"/
0!/
0~.
0}.
0x.
0w.
0v.
0u.
0r.
0q.
0p.
0o.
0j.
0i.
0h.
0g.
0d.
0c.
0b.
0a.
0\.
0[.
0Z.
0Y.
0V.
0U.
0T.
0S.
0N.
0M.
0L.
0K.
0H.
0G.
0F.
0E.
0@.
0?.
0>.
0=.
0:.
09.
08.
07.
02.
01.
00.
0/.
0,.
0+.
0*.
0).
0$.
0#.
0".
0!.
0|-
0{-
0z-
0y-
0t-
0s-
0r-
0q-
0n-
0m-
0l-
0k-
0f-
0e-
0d-
0c-
0`-
0_-
0^-
0]-
0X-
0W-
0V-
0U-
0R-
0Q-
0P-
0O-
0J-
0I-
0H-
0G-
0D-
0C-
0B-
0A-
0<-
0;-
0:-
09-
06-
05-
04-
03-
0.-
0--
0,-
0+-
0(-
0'-
0&-
0%-
0~,
0},
0|,
0{,
0x,
0w,
0v,
0u,
0p,
0o,
0n,
0m,
0j,
0i,
0h,
0g,
0b,
0a,
0`,
0_,
0\,
0[,
0Z,
0Y,
0T,
0S,
0R,
0Q,
0N,
0M,
0L,
0K,
0F,
0E,
0D,
0C,
0@,
0?,
0>,
0=,
08,
07,
06,
05,
02,
01,
00,
0/,
0*,
0),
0(,
0',
0$,
0#,
0",
0!,
0z+
0y+
0x+
0w+
0t+
0s+
0r+
0q+
0l+
0k+
0j+
0i+
0f+
0e+
0d+
0c+
0^+
0]+
0\+
0[+
0X+
0W+
0V+
0U+
0P+
0O+
0N+
0M+
0J+
0I+
0H+
0G+
0B+
0A+
0@+
0?+
0<+
0;+
0:+
09+
04+
03+
02+
01+
0.+
0-+
0,+
0++
00-
166
1`0
1v0
1~0
1)1
1E2
1!6
1q/
086
196
0<6
1t/
1u/
1v/
1x/
1!0
1#0
1%0
1*0
100
130
140
160
156
0=6
1@6
1I>
0K>
0M>
0L>
1>$
12$
1&$
1x#
1l#
1`#
1T#
1H#
1Z&
1N&
1$#
1v"
1&+
1$+
1#+
1l*
1j*
1i*
1T*
1R*
1Q*
1<*
1:*
19*
1$*
1"*
1!*
1j)
1h)
1g)
1R)
1P)
1O)
1:)
18)
17)
1")
1~(
1}(
1h(
1f(
1e(
1P(
1N(
1M(
18(
16(
15(
1~'
1|'
1{'
1f'
1d'
1c'
1N'
1L'
1K'
16'
14'
13'
1|&
1z&
1y&
1d&
1b&
1a&
1L&
1J&
1I&
14&
12&
11&
1z%
1x%
1w%
1b%
1`%
1_%
1J%
1H%
1G%
12%
10%
1/%
1x$
1v$
1u$
1`$
1^$
1]$
1H$
1F$
1E$
10$
1.$
1-$
1v#
1t#
1s#
1^#
1\#
1[#
1F#
1D#
1C#
1.#
1,#
1+#
1u*
1]*
1E*
1-*
1s)
1[)
1C)
1+)
1q(
1Y(
1A(
1)(
1o'
1W'
1?'
1''
1m&
1U&
1=&
1%&
1k%
1S%
1;%
1#%
1i$
1Q$
19$
1!$
1g#
1O#
17#
1}"
1n"
0o"
0p"
1A6
1=6
0@6
096
176
1;6
0?6
1K>
0I>
0G>
0b
0a
1`
0A6
1C6
1?6
0;6
1G>
0C6
#700000
0!
0P!
0p/
#710000
1!
1P!
1p/
1v6
0-8
157
167
177
1+8
0,8
197
1+7
1|6
1~6
1*7
1(7
1,7
1'7
0Q:
1\:
1]:
1"7
1P<
1T<
1U<
1V<
1[<
1]<
1_<
1a<
1c<
0J:
1j:
0K:
1h:
1j9
0L:
1f:
1d;
0k9
0M:
1d:
1u<
0A:
1|:
0N:
1b:
1:7
1X7
0#B
0n=
07D
1bE
0{C
1UE
00C
05D
1aE
1!E
03D
1`E
0~D
01D
1_E
0/D
1^E
0BC
0DC
0FC
0HC
0JC
0OC
0PC
0QC
0UC
0V=
0<D
0=D
0[=
0`=
0\=
0^=
0T=
0R=
0_=
0m=
1@?
0??
0k=
0j=
0i=
1A?
0|*
0p*
0d*
0X*
0L*
0@*
04*
0(*
0z)
0n)
0b)
0V)
0J)
0>)
02)
0&)
0x(
0l(
0`(
0T(
0H(
0<(
00(
0$(
0v'
0j'
0^'
0R'
0F'
0:'
0.'
0"'
0t&
0h&
0\&
0P&
0D&
08&
0,&
0~%
0r%
0f%
0Z%
0N%
0B%
06%
0*%
0|$
0p$
0d$
0X$
0L$
0@$
04$
0($
0z#
0n#
0b#
0V#
0J#
0>#
02#
0&#
0x"
066
1>6
0:6
0'0
0J9
1D0
1<5
0I6
0?0
090
0<0
0=0
0`0
0v0
0~0
0)1
0E2
0!6
0q/
186
0t/
0u/
0v/
0x/
0!0
0#0
0%0
0*0
000
030
040
060
056
1H6
1M>
1GD
1HD
1ID
1ED
0iE
1aD
1J>
0H>
1L>
0>$
02$
0&$
0x#
0l#
0`#
0T#
0H#
0Z&
0N&
0$#
0v"
0&+
0$+
0#+
0l*
0j*
0i*
0T*
0R*
0Q*
0<*
0:*
09*
0$*
0"*
0!*
0j)
0h)
0g)
0R)
0P)
0O)
0:)
08)
07)
0")
0~(
0}(
0h(
0f(
0e(
0P(
0N(
0M(
08(
06(
05(
0~'
0|'
0{'
0f'
0d'
0c'
0N'
0L'
0K'
06'
04'
03'
0|&
0z&
0y&
0d&
0b&
0a&
0L&
0J&
0I&
04&
02&
01&
0z%
0x%
0w%
0b%
0`%
0_%
0J%
0H%
0G%
02%
00%
0/%
0x$
0v$
0u$
0`$
0^$
0]$
0H$
0F$
0E$
00$
0.$
0-$
0v#
0t#
0s#
0^#
0\#
0[#
0F#
0D#
0C#
0.#
0,#
0+#
0u*
0]*
0E*
0-*
0s)
0[)
0C)
0+)
0q(
0Y(
0A(
0)(
0o'
0W'
0?'
0''
0m&
0U&
0=&
0%&
0k%
0S%
0;%
0#%
0i$
0Q$
09$
0!$
0g#
0O#
07#
0}"
1p"
196
1M0
1O0
1U0
1X0
1^0
1>2
1b0
1x0
1"1
1+1
1G2
1#6
0>0
076
0K>
1b
1FD
1;6
xB0
xK0
xM0
xO0
xU0
xX0
x^0
xe0
x71
x<1
x?1
xE1
xJ1
x\1
xl1
xz1
x.2
x>2
xN2
x_2
xq2
x'3
x73
xG3
xn3
x{3
x-4
x<4
xQ4
xb4
xu4
x)5
#710001
0y$
0G#
1/#
1_#
0w#
11$
0I$
0a$
03%
0k)
0i(
0Q(
0K%
0c%
0{%
05&
0M&
0e&
0}&
07'
0O'
0g'
0!(
09(
0#)
0;)
0S)
0%*
0=*
0U*
0m*
0'+
0A0
0J0
1L0
1N0
0T0
1W0
0]0
0d0
061
0;1
0>1
0D1
0I1
0[1
0k1
0y1
0-2
0=2
0M2
0^2
0p2
0&3
063
0F3
0m3
0z3
0,4
0;4
0P4
0a4
0t4
0(5
1N>
1P>
1R>
1T>
1V>
1Z>
1\>
1^>
1d>
1f>
1h>
1j>
1l>
1<=
1>=
1@=
1B=
1D=
1F=
1H=
1b>
1`>
1X>
1J=
1N=
1p=
0r=
1t=
0v=
0z=
1x=
1L=
0B0
0K0
1M0
1O0
0U0
1X0
0^0
0e0
071
0<1
0?1
0E1
0J1
0\1
0l1
0z1
0.2
0>2
0N2
0_2
0q2
0'3
073
0G3
0n3
0{3
0-4
0<4
0Q4
0b4
0u4
0)5
#720000
0!
0P!
0p/
#730000
1!
1P!
1p/
0v6
1-8
057
1[7
067
1\7
077
1]7
1u6
097
1_7
0+7
1p8
0|6
0~6
0f7
0*7
169
0(7
149
0,7
1#9
0'7
139
0\:
0]:
0"7
0P<
0T<
0U<
0V<
1c7
0[<
1n8
0]<
1m8
0_<
0a<
1k8
0c<
0j:
1J8
1b;
0h:
1K8
0c;
0f:
1L8
0d;
1k9
0d:
1M8
0u<
0|:
1A8
0b:
1N8
0:7
1`7
0X7
1W7
0b7
1v>
0"B
1#B
0t>
1n=
0b?
17D
0U?
1{C
10C
0a?
15D
0!E
0`?
13D
0_?
11D
0^?
1/D
1BC
0!@
1DC
1FC
0#@
1HC
0$@
1JC
0w>
1OC
1PC
1QC
1UC
1V=
1<D
1=D
0G@
1[=
07@
1`=
0H@
1\=
0J@
1^=
1T=
1R=
0&@
1_=
0s>
1m=
0q>
1k=
0p>
1j=
0o>
1i=
0A?
0~/
191
1F6
1B6
1:6
1G0
1:1
1H1
1Z1
1j1
1x1
1,2
1<2
1L2
1o2
1%3
153
1E3
1Z3
1O5
1?4
1T4
1e4
1x4
1,5
1?5
1C5
1G5
1K5
1'0
1J9
0D0
0<5
1I6
1+0
110
1]2
1?0
150
190
1<0
1=0
1Q0
1,6
1S0
1L6
1y0
1N6
0b0
0x0
1\0
0"1
1#1
0+1
0G2
1t2
0#6
1y/
1q/
086
1!0
0w/
096
1<6
0E0
0H0
1P0
0o0
1(A
0^@
1-A
1a@
1K>
0M>
0WB
0Z@
0t@
0W@
0[@
0#A
0]@
0GD
0HD
0ID
0ED
00>
1iE
0aD
0|=
0~=
0">
0%>
0d@
0f@
0h@
0j@
0l@
0n@
0&>
0(>
0*>
0,>
0.>
02>
04>
06>
08>
0:>
0<>
0>>
0@>
0_@
0J>
0F>
0D>
1B>
1o"
0p"
1Q"
1D"
1P"
1O"
1N"
1M"
0=6
1@6
196
0<6
0:6
1z/
0:1
1G1
1(0
1.0
0M0
0O0
0X0
1>0
1s2
1,1
1$6
1.6
0z0
0%1
1-1
1$1
176
0;6
1I0
0Q0
1R0
0S0
1V0
1Y0
1Z0
0\0
1c0
1j0
1l0
0y0
0#1
1B1
1L1
1N1
1`1
1n1
1|1
1"2
122
1B2
1S2
1b2
0t2
1y2
1+3
1;3
1J3
1_3
1a3
1q3
1#4
104
194
1I4
1Z4
1k4
1~4
125
185
1b5
1e5
1-6
0q0
0r0
1@>
1J>
0K>
1I>
0b
1a
1%!
1$!
1#!
1"!
1!!
1v
0H1
1Y1
0>6
1{/
1=6
0@6
1A6
1%A
1&A
0"A
0n>
0R@
01A
0%B
04A
06A
0;A
0=A
0?A
0BA
0DA
0IA
0FB
0MA
0PA
0RA
0WA
0YA
1WB
0[A
0^A
0`A
0^B
0K@
0dB
0L@
0N@
0O@
0p@
0KA
1Z@
1W@
0S@
0T@
0V@
1t@
0v@
0}@
0X@
1[@
0\@
1]@
0)A
0Y@
0z@
1y@
1U@
0!A
0~@
0{@
0$A
0FD
1."
10"
11"
0?6
1;6
0G>
0I>
1H>
1>>
1~5
1/6
1.1
0t5
0k0
1}3
0$1
0Q2
1v2
0g5
1h5
1L3
1O3
1s3
1)4
114
1R5
1J4
1[4
1q4
1!5
1c5
1[0
145
0W6
1s0
1&1
0-1
141
1O1
1a1
1o1
1#2
132
1T2
1c2
0s2
1z2
1,3
1<3
1~3
025
1q5
1x5
1y5
1%6
0.6
0A6
0B6
1|/
0Z1
1i1
1B
1A
1?
1?6
1C6
1<>
1F>
1G>
1!A
0|@
0QD
0RD
0YD
1%B
0jB
0OB
0QB
0SB
1$A
0XB
0YB
0]B
0`B
0eB
0fB
0hB
0IB
1z@
0x@
0r@
1`D
0u@
0Q@
0+B
0.B
0:A
02B
07B
0:B
0>B
0HA
0JB
0MB
0VA
1]A
0UB
1ZB
1Y@
0q@
1s@
1VD
0j1
1w1
0F6
1}/
0s0
1M1
1}1
0~3
0T2
0w2
0c2
1)3
1i5
1!4
124
1i4
0_1
0d5
1t0
1'1
0.1
151
1Q3
1b3
1g3
1t3
105
1P1
1b1
1p1
1$2
142
1U2
1g2
0v5
0~5
1{2
0w5
1^5
0u5
045
1W6
0{5
0z5
1=3
1&6
1-3
0/6
0C6
1D>
1:>
1~/
0x1
1+2
1PD
1OD
0`D
1UD
1SD
1TD
0&B
0@B
0CB
0EB
0GB
0<B
1M@
1gB
0-B
09B
0=B
0UA
0RB
1XB
1TB
1YB
1jB
0cB
0iB
1r@
1Q!
1l!
1n!
1o!
18>
0B>
1s"
0t0
0O1
0!2
0^5
0U2
0z2
193
1M3
0g2
0,3
0k5
0a1
0o1
102
1f5
1%4
144
1L4
1]4
1m4
1"5
0;5
1T5
0n5
0o5
0r5
1s5
1R3
1v3
145
0W6
0|5
0,2
1;2
1E!
1D!
1B!
1'!
1c3
1h3
16>
1ND
1`D
0WD
1XD
1[D
1\D
1^D
0*B
0m>
0_B
1eB
1fB
1OA
1QB
0LB
0PB
1SB
1aB
1hB
1D
0n!
1^!
1m!
1]!
0Q!
1h!
1_!
0o!
1`!
1a!
1c!
1d!
1e!
1f!
1g!
0l!
1k!
1i!
0<2
1K2
0s"
0P1
0#2
1@2
0{2
0<3
0Q3
0b3
0l3
0-3
0g3
1l5
1p5
0x5
0b1
0p1
032
1$5
0Z5
14>
0E!
0D!
1C!
0B!
1A!
1?!
1>!
1=!
1<!
1;!
1:!
19!
17!
16!
15!
14!
13!
0'!
0L2
1\2
1jE
1]B
1RD
0ZD
0GA
1CB
1AB
1EB
1GB
1OB
0\B
1`B
0D
1Q!
1Y!
1\!
1V!
1S!
1T!
1U!
1W!
1X!
0`!
0a!
0h!
0i!
12>
1s"
1Z!
1[!
0$2
1C2
0=3
0R3
0t3
0!4
1*4
0y5
024
0m5
0q5
042
0]2
1n2
0?!
0>!
07!
06!
12!
1/!
1.!
1-!
1,!
1+!
1*!
1)!
1'!
0c3
0h3
10>
1YD
1AA
19B
1QD
05B
1=B
1@B
0[B
1D
11!
10!
1R!
0e!
0f!
0^!
0_!
0g!
0o2
1$3
1D2
0v3
0%4
0:4
1r5
0s5
1z5
044
1X4
0T5
1X5
1n5
1.>
0=!
0<!
0;!
05!
04!
1(!
0%3
143
0\D
09A
00B
0PD
1WD
0XD
13B
0c!
0\!
0]!
0d!
1,>
0Z!
0[!
0L4
0i4
1r4
1o5
0]4
0"5
0Y5
053
1D3
0:!
09!
03!
02!
1*>
13A
1*B
0[D
0(B
1-B
01!
00!
0V!
0W!
0X!
0Y!
1b!
0E3
1Y3
0m4
005
1;5
0$5
1Z5
1(>
18!
0/!
0.!
0-!
0,!
0Z3
1>5
0jE
0^D
1&B
0T!
0U!
1&>
045
1W6
0?5
1B5
0+!
0*!
1%>
0`D
0R!
0S!
0C5
1F5
1">
0)!
0(!
0G5
1J5
0Q!
1~=
0s"
0K5
1N5
0'!
1|=
0D
0O5
1>4
1n@
0?4
1S4
1l@
0T4
1d4
1j@
0e4
1w4
1h@
0x4
1+5
1f@
0,5
1d@
#730001
xy$
xG#
x/#
x_#
xw#
x1$
xI$
xa$
x3%
xk)
xi(
xQ(
xK%
xc%
x{%
x5&
xM&
xe&
x}&
x7'
xO'
xg'
x!(
x9(
x#)
x;)
xS)
x%*
x=*
xU*
xm*
x'+
xA0
xJ0
xL0
xN0
xT0
xW0
x]0
xd0
x61
x;1
x>1
xD1
xI1
x[1
xk1
xy1
x-2
x=2
xM2
x^2
xp2
x&3
x63
xF3
xm3
xz3
x,4
x;4
xP4
xa4
xt4
x(5
xN>
xP>
xR>
xT>
xV>
xZ>
x\>
x^>
xd>
xf>
xh>
xj>
xl>
x<=
x>=
x@=
xB=
xD=
xF=
xH=
xb>
x`>
xX>
xJ=
xN=
xp=
xr=
xt=
xv=
xz=
xx=
xL=
#740000
0!
0P!
0p/
#750000
1!
1P!
1p/
1v6
0-8
0[7
0\7
0]7
1,8
0_7
0p8
1I<
1f7
0D;
069
1M<
1L<
049
1K<
0#9
039
1J<
0c7
0n8
1G<
0m8
1F<
0k8
1D<
0J8
1i9
0K8
0j9
0L8
1#<
1d;
0k9
0M8
1x;
0A8
0N8
1%<
0`7
1X7
1b7
0v>
0#B
1t>
1b?
1U?
1a?
1!E
1`?
1~D
1_?
0}D
1^?
1!@
1#@
1$@
1w>
1G@
17@
1H@
1J@
1&@
1s>
0@?
1q>
1p>
1o>
1A?
1(+
1D+
1`+
1m/
1k/
1g/
1e/
1_/
1]/
1Y/
1W/
1Q/
1O/
1K/
1I/
1C/
1A/
1=/
1;/
15/
13/
1//
1-/
1'/
1%/
1!/
1}.
1w.
1u.
1q.
1o.
1i.
1g.
1c.
1a.
1[.
1Y.
1U.
1S.
1M.
1K.
1G.
1E.
1?.
1=.
19.
17.
11.
1/.
1+.
1).
1#.
1!.
1{-
1y-
1s-
1q-
1m-
1k-
1e-
1c-
1_-
1]-
1W-
1U-
1Q-
1O-
1I-
1G-
1C-
1A-
1;-
19-
15-
13-
1--
1+-
1'-
1%-
1},
1{,
1w,
1u,
1o,
1m,
1i,
1g,
1a,
1_,
1[,
1Y,
1S,
1Q,
1M,
1K,
1E,
1C,
1?,
1=,
17,
15,
11,
1/,
1),
1',
1#,
1!,
1y+
1w+
1s+
1q+
1k+
1i+
1e+
1c+
1]+
1[+
1W+
1U+
1O+
1M+
1I+
1G+
1A+
1?+
1;+
19+
13+
11+
1-+
1++
0~/
1F6
0}/
1B6
0|/
0G0
0(0
0.0
1:1
0G1
1H1
0Y1
1Z1
0i1
1j1
0w1
1x1
0+2
1,2
0;2
1<2
0K2
1L2
0\2
1o2
0$3
1%3
043
153
0D3
1E3
0Y3
1Z3
0>5
1O5
0>4
1?4
0S4
1T4
0d4
1e4
0w4
1x4
0+5
1,5
1?5
0B5
1C5
0F5
1G5
0J5
1K5
0N5
0+0
010
1]2
0n2
050
1Q0
0,6
1S0
0L6
1y0
0N6
0&1
1z0
1%1
1-1
0V0
1#1
0%6
0[0
0,1
1.6
0C2
1t2
0v2
1s2
0$6
0-6
0y/
0q/
186
0!0
1E0
1H0
0P0
1o0
0(A
1^@
0-A
0a@
1M>
1"A
1~@
0$A
1UB
0WB
1[B
0!A
1{@
1u@
1|@
0Z@
1X@
0z@
0y@
0U@
1x@
0W@
0[@
1#A
0]@
00>
0|=
0~=
0">
0%>
0d@
0f@
0h@
0j@
0l@
0n@
0&>
0(>
0*>
0,>
0.>
02>
04>
06>
08>
0:>
0<>
0>>
0@>
1_@
0F>
0D>
1B>
1p"
0Q"
0D"
0P"
0O"
0N"
0M"
096
1<6
1:6
0z/
0o2
0O5
0K5
0G5
0C5
0,5
0x4
0e4
0T4
0?4
0?5
0Z3
0E3
053
0%3
0]2
0L2
0<2
0,2
0x1
0j1
0Z1
0H1
0F6
1~/
091
0s2
1$6
0'1
1{0
0}3
0c5
1&1
1.1
1$1
0&6
1k0
1/6
0D2
1u2
1w2
1~5
1%6
076
0I0
0Q0
0R0
0S0
0Y0
0Z0
0c0
0j0
0l0
0y0
0#1
0B1
0L1
0N1
0`1
0n1
0|1
0"2
022
0B2
0S2
0b2
0t2
0y2
0+3
0;3
0J3
0_3
0a3
0q3
0#4
004
094
0I4
0Z4
0k4
0~4
085
0b5
0e5
1q0
1r0
0B>
1D>
1>>
1<>
1:>
18>
16>
14>
12>
10>
1,>
1*>
1(>
1&>
1%>
1l@
1j@
1h@
1f@
1d@
1">
1~=
1|=
1n@
1.>
0J>
1K>
1b
0%!
0$!
0#!
0"!
0!!
0v
0:1
1>6
0{/
0=6
1@6
0%A
0&A
1n>
1R@
11A
14A
16A
1;A
1=A
1?A
1BA
1DA
1IA
1FB
1MA
1PA
1RA
1WA
1YA
1WB
1[A
1^A
1`A
1^B
1K@
1dB
1L@
1N@
1O@
1p@
1KA
1Z@
1W@
1S@
1T@
1V@
1v@
1}@
1[@
1\@
1]@
1)A
0|@
0TB
0VB
0s@
0Y@
0x@
1Q@
1q@
0w@
0~@
1$A
0."
00"
01"
0;6
1I>
0H>
1@>
0~5
1|0
1'1
1&6
0$6
0$1
1t3
0M1
1_1
1d5
1!2
0}1
002
0@2
1Q2
1g5
0u2
0)3
0i5
093
0M3
0h5
0L3
0O3
1k5
1l3
0l5
0p5
0s3
1!4
0*4
0)4
124
014
1m5
1s5
1:4
0R5
0n5
0J4
0X4
0X5
0o5
0[4
1i4
0r4
0q4
1"5
0!5
1Y5
0f5
051
0{0
0&1
0-1
041
0%6
0.6
1A6
0B6
0B
0A
0?
0?6
1F>
0G>
1!A
1|@
1IB
1z@
1x@
1w@
1<B
1m>
03A
1+B
0*B
1.B
1(B
0-B
1:A
1[D
19A
10B
12B
1\D
17B
03B
0WD
0AA
1:B
09B
1>B
15B
0=B
1HA
1ZD
1GA
0AB
0OA
1JB
1MB
1VA
1LB
1PB
1UA
1RB
1VB
0]A
0ZB
1\B
1_B
1cB
0aB
0M@
0gB
1iB
0@B
1Y@
1~@
1o!
0b!
1n!
0m!
1l!
0k!
0!4
024
0i4
1$5
0Z5
0"5
1n5
1o5
0s5
0|0
0'1
0.1
0t3
0&6
1t5
0/6
1C6
1E!
1D!
0C!
1B!
0A!
08!
0VD
1@B
1WD
0[D
0\D
1*B
1jE
1-B
19B
1=B
1m!
1k!
1j!
0o!
0$5
1Z5
1u5
0E!
1C!
1A!
1@!
0UD
0jE
0n!
0m!
0l!
0k!
0j!
1R!
1v5
0D!
0C!
0B!
0A!
0@!
1(!
0TD
0R!
1w5
0(!
0SD
1{5
0OD
1|5
0ND
#760000
0!
0P!
0p/
#770000
1!
1P!
1p/
0v6
1-8
1s6
0t6
0u6
0I<
1P:
1D;
0M9
0M<
1T:
0L<
1S:
0K<
1R:
0J<
1Q:
0G<
0F<
0D<
1J:
1c;
1L:
0#<
0d;
1k9
0x;
1A:
0%<
0X7
0W7
0V7
1U7
0~A
1!B
1"B
1#B
0UE
0!E
0`E
0^E
0A?
1!+
1~*
1}*
1|*
1{*
1s*
1r*
1q*
1p*
1o*
1g*
1f*
1e*
1d*
1c*
1[*
1Z*
1Y*
1X*
1W*
1O*
1N*
1M*
1L*
1K*
1C*
1B*
1A*
1@*
1?*
17*
16*
15*
14*
13*
1+*
1**
1)*
1(*
1'*
1})
1|)
1{)
1z)
1y)
1q)
1p)
1o)
1n)
1m)
1e)
1d)
1c)
1b)
1a)
1Y)
1X)
1W)
1V)
1U)
1M)
1L)
1K)
1J)
1I)
1A)
1@)
1?)
1>)
1=)
15)
14)
13)
12)
11)
1))
1()
1')
1&)
1%)
1{(
1z(
1y(
1x(
1w(
1o(
1n(
1m(
1l(
1k(
1c(
1b(
1a(
1`(
1_(
1W(
1V(
1U(
1T(
1S(
1K(
1J(
1I(
1H(
1G(
1?(
1>(
1=(
1<(
1;(
13(
12(
11(
10(
1/(
1'(
1&(
1%(
1$(
1#(
1y'
1x'
1w'
1v'
1u'
1m'
1l'
1k'
1j'
1i'
1a'
1`'
1_'
1^'
1]'
1U'
1T'
1S'
1R'
1Q'
1I'
1H'
1G'
1F'
1E'
1='
1<'
1;'
1:'
19'
11'
10'
1/'
1.'
1-'
1%'
1$'
1#'
1"'
1!'
1w&
1v&
1u&
1t&
1s&
1k&
1j&
1i&
1h&
1g&
1_&
1^&
1]&
1\&
1[&
1S&
1R&
1Q&
1P&
1O&
1G&
1F&
1E&
1D&
1C&
1;&
1:&
19&
18&
17&
1/&
1.&
1-&
1,&
1+&
1#&
1"&
1!&
1~%
1}%
1u%
1t%
1s%
1r%
1q%
1i%
1h%
1g%
1f%
1e%
1]%
1\%
1[%
1Z%
1Y%
1Q%
1P%
1O%
1N%
1M%
1E%
1D%
1C%
1B%
1A%
19%
18%
17%
16%
15%
1-%
1,%
1+%
1*%
1)%
1!%
1~$
1}$
1|$
1{$
1s$
1r$
1q$
1p$
1o$
1g$
1f$
1e$
1d$
1c$
1[$
1Z$
1Y$
1X$
1W$
1O$
1N$
1M$
1L$
1K$
1C$
1B$
1A$
1@$
1?$
17$
16$
15$
14$
13$
1+$
1*$
1)$
1($
1'$
1}#
1|#
1{#
1z#
1y#
1q#
1p#
1o#
1n#
1m#
1e#
1d#
1c#
1b#
1a#
1Y#
1X#
1W#
1V#
1U#
1M#
1L#
1K#
1J#
1I#
1A#
1@#
1?#
1>#
1=#
15#
14#
13#
12#
11#
1)#
1(#
1'#
1&#
1%#
1{"
1z"
1y"
1x"
1w"
0(+
0D+
0`+
0m/
0k/
0g/
0e/
0_/
0]/
0Y/
0W/
0Q/
0O/
0K/
0I/
0C/
0A/
0=/
0;/
05/
03/
0//
0-/
0'/
0%/
0!/
0}.
0w.
0u.
0q.
0o.
0i.
0g.
0c.
0a.
0[.
0Y.
0U.
0S.
0M.
0K.
0G.
0E.
0?.
0=.
09.
07.
01.
0/.
0+.
0).
0#.
0!.
0{-
0y-
0s-
0q-
0m-
0k-
0e-
0c-
0_-
0]-
0W-
0U-
0Q-
0O-
0I-
0G-
0C-
0A-
0;-
09-
05-
03-
0--
0+-
0'-
0%-
0},
0{,
0w,
0u,
0o,
0m,
0i,
0g,
0a,
0_,
0[,
0Y,
0S,
0Q,
0M,
0K,
0E,
0C,
0?,
0=,
07,
05,
01,
0/,
0),
0',
0#,
0!,
0y+
0w+
0s+
0q+
0k+
0i+
0e+
0c+
0]+
0[+
0W+
0U+
0O+
0M+
0I+
0G+
0A+
0?+
0;+
09+
03+
01+
0-+
0++
166
1`0
1~0
1E2
1q/
086
196
0<6
1=6
0@6
1t/
1v/
1w/
1x/
1,0
1-0
130
140
160
0A6
1D6
1G>
0I>
0K>
0M>
0L>
1>$
12$
1l#
1`#
1Z&
1N&
1x*
1u*
1`*
1]*
1H*
1E*
10*
1-*
1v)
1s)
1^)
1[)
1F)
1C)
1.)
1+)
1t(
1q(
1\(
1Y(
1D(
1A(
1,(
1)(
1r'
1o'
1Z'
1W'
1B'
1?'
1*'
1''
1p&
1m&
1X&
1U&
1@&
1=&
1(&
1%&
1n%
1k%
1V%
1S%
1>%
1;%
1&%
1#%
1l$
1i$
1T$
1Q$
1<$
19$
1$$
1!$
1j#
1g#
1R#
1O#
1:#
17#
1"#
1}"
1%+
1#+
1k*
1i*
1S*
1Q*
1;*
19*
1#*
1!*
1i)
1g)
1Q)
1O)
19)
17)
1!)
1}(
1g(
1e(
1O(
1M(
17(
15(
1}'
1{'
1e'
1c'
1M'
1K'
15'
13'
1{&
1y&
1c&
1a&
1K&
1I&
13&
11&
1y%
1w%
1a%
1_%
1I%
1G%
11%
1/%
1w$
1u$
1_$
1]$
1G$
1E$
1/$
1-$
1u#
1s#
1]#
1[#
1E#
1C#
1-#
1+#
1m"
0n"
0o"
0p"
1E6
1A6
0D6
0=6
096
176
1;6
1?6
0C6
1K>
1I>
0G>
0E>
0b
0a
0`
1_
0E6
1G6
1C6
0?6
0;6
1E>
0G6
#780000
0!
0P!
0p/
#790000
1!
1P!
1p/
1v6
0-8
157
1*8
177
0+8
0,8
197
0P:
1^:
1M9
0U:
0T:
1V:
1W:
1)7
0S:
1X:
0R:
1Z:
1,7
1'7
0Q:
1\:
1]:
1"7
1%7
1Q<
1R<
0N<
1O<
1W<
1S<
1U<
1V<
1_<
1c<
0J:
1j:
1j9
0L:
1f:
1d;
0k9
1u<
0A:
1|:
1X7
0#B
0{C
1UE
00C
1!E
03D
1`E
0~D
0/D
1^E
0BC
0FC
0OC
0PC
0RC
0NC
0VC
1WC
0SC
0TC
0Y=
0V=
0<D
0=D
0[=
0`=
0?D
0AD
0]=
0BD
0CD
1DD
0;D
0m=
1@?
1??
0k=
0>?
0i=
1A?
0!+
0~*
0}*
0|*
0{*
0s*
0r*
0q*
0p*
0o*
0g*
0f*
0e*
0d*
0c*
0[*
0Z*
0Y*
0X*
0W*
0O*
0N*
0M*
0L*
0K*
0C*
0B*
0A*
0@*
0?*
07*
06*
05*
04*
03*
0+*
0**
0)*
0(*
0'*
0})
0|)
0{)
0z)
0y)
0q)
0p)
0o)
0n)
0m)
0e)
0d)
0c)
0b)
0a)
0Y)
0X)
0W)
0V)
0U)
0M)
0L)
0K)
0J)
0I)
0A)
0@)
0?)
0>)
0=)
05)
04)
03)
02)
01)
0))
0()
0')
0&)
0%)
0{(
0z(
0y(
0x(
0w(
0o(
0n(
0m(
0l(
0k(
0c(
0b(
0a(
0`(
0_(
0W(
0V(
0U(
0T(
0S(
0K(
0J(
0I(
0H(
0G(
0?(
0>(
0=(
0<(
0;(
03(
02(
01(
00(
0/(
0'(
0&(
0%(
0$(
0#(
0y'
0x'
0w'
0v'
0u'
0m'
0l'
0k'
0j'
0i'
0a'
0`'
0_'
0^'
0]'
0U'
0T'
0S'
0R'
0Q'
0I'
0H'
0G'
0F'
0E'
0='
0<'
0;'
0:'
09'
01'
00'
0/'
0.'
0-'
0%'
0$'
0#'
0"'
0!'
0w&
0v&
0u&
0t&
0s&
0k&
0j&
0i&
0h&
0g&
0_&
0^&
0]&
0\&
0[&
0S&
0R&
0Q&
0P&
0O&
0G&
0F&
0E&
0D&
0C&
0;&
0:&
09&
08&
07&
0/&
0.&
0-&
0,&
0+&
0#&
0"&
0!&
0~%
0}%
0u%
0t%
0s%
0r%
0q%
0i%
0h%
0g%
0f%
0e%
0]%
0\%
0[%
0Z%
0Y%
0Q%
0P%
0O%
0N%
0M%
0E%
0D%
0C%
0B%
0A%
09%
08%
07%
06%
05%
0-%
0,%
0+%
0*%
0)%
0!%
0~$
0}$
0|$
0{$
0s$
0r$
0q$
0p$
0o$
0g$
0f$
0e$
0d$
0c$
0[$
0Z$
0Y$
0X$
0W$
0O$
0N$
0M$
0L$
0K$
0C$
0B$
0A$
0@$
0?$
07$
06$
05$
04$
03$
0+$
0*$
0)$
0($
0'$
0}#
0|#
0{#
0z#
0y#
0q#
0p#
0o#
0n#
0m#
0e#
0d#
0c#
0b#
0a#
0Y#
0X#
0W#
0V#
0U#
0M#
0L#
0K#
0J#
0I#
0A#
0@#
0?#
0>#
0=#
05#
04#
03#
02#
01#
0)#
0(#
0'#
0&#
0%#
0{"
0z"
0y"
0x"
0w"
066
1B6
0>6
0:6
080
0/0
0?0
070
090
0<0
0=0
0`0
0~0
0E2
0q/
186
0t/
0v/
0x/
0,0
0-0
030
040
060
1M>
1GD
1HD
1ID
1KD
1ED
1LD
1JD
1J>
1H>
0F>
1L>
0>$
02$
0l#
0`#
0Z&
0N&
0x*
0u*
0`*
0]*
0H*
0E*
00*
0-*
0v)
0s)
0^)
0[)
0F)
0C)
0.)
0+)
0t(
0q(
0\(
0Y(
0D(
0A(
0,(
0)(
0r'
0o'
0Z'
0W'
0B'
0?'
0*'
0''
0p&
0m&
0X&
0U&
0@&
0=&
0(&
0%&
0n%
0k%
0V%
0S%
0>%
0;%
0&%
0#%
0l$
0i$
0T$
0Q$
0<$
09$
0$$
0!$
0j#
0g#
0R#
0O#
0:#
07#
0"#
0}"
0%+
0#+
0k*
0i*
0S*
0Q*
0;*
09*
0#*
0!*
0i)
0g)
0Q)
0O)
09)
07)
0!)
0}(
0g(
0e(
0O(
0M(
07(
05(
0}'
0{'
0e'
0c'
0M'
0K'
05'
03'
0{&
0y&
0c&
0a&
0K&
0I&
03&
01&
0y%
0w%
0a%
0_%
0I%
0G%
01%
0/%
0w$
0u$
0_$
0]$
0G$
0E$
0/$
0-$
0u#
0s#
0]#
0[#
0E#
0C#
0-#
0+#
1p"
196
1U0
1^0
1>2
xb0
xi0
xx0
x"1
x+1
xS1
xe1
xs1
x'2
x72
xG2
xX2
xj2
x~2
x03
x@3
xU3
xf3
xk3
xy3
x(4
x74
xO4
x`4
xp4
x'5
x75
xW5
xa5
x#6
x+6
x36
0>0
076
0K>
1b
1FD
1;6
xB0
xK0
xM0
xO0
xU0
xX0
x^0
xe0
x71
x<1
x?1
xE1
xJ1
x\1
xl1
xz1
x.2
x>2
xN2
x_2
xq2
x'3
x73
xG3
xn3
x{3
x-4
x<4
xQ4
xb4
xu4
x)5
#790001
0y$
1G#
1/#
1_#
1w#
01$
1I$
0=$
0a$
0U$
0%$
1k#
0S#
03%
0k)
0i(
0Q(
0K%
0?%
0c%
0W%
0{%
0o%
05&
0)&
0M&
0A&
1e&
0Y&
0}&
0q&
07'
0+'
0O'
0C'
0g'
0['
0!(
0s'
09(
0-(
0E(
0](
0#)
0u(
0;)
0/)
0S)
0G)
0%*
0w)
0=*
01*
0U*
0I*
0m*
0a*
0'+
0y*
0_)
0'%
1##
0;#
0m$
0A0
1J0
1L0
1N0
1T0
0W0
1]0
0a0
0d0
0h0
0w0
1!1
0*1
061
0;1
0>1
0D1
0I1
0R1
0[1
0d1
0k1
0r1
0y1
0&2
0-2
062
1=2
0F2
0M2
0W2
0^2
0i2
0p2
0}2
0&3
0/3
063
0?3
0F3
0T3
0e3
0j3
0m3
0x3
0z3
0'4
0,4
064
0;4
0N4
0P4
0_4
0a4
0o4
0t4
0&5
0(5
065
0V5
0`5
1"6
0*6
026
1M=
1y=
0{=
1K=
1Y>
1O>
1N>
1Q>
1P>
1S>
1R>
1U>
1T>
1W>
1V>
1[>
1Z>
1]>
1\>
1_>
1^>
1a>
1c>
1e>
1d>
1g>
1f>
1i>
1h>
1k>
1j>
1;=
1l>
1==
1<=
1?=
0>=
1A=
1@=
1C=
1B=
1E=
1D=
1G=
1F=
1I=
1H=
1b>
1`>
1X>
1J=
1w=
0u=
1s=
1o=
1N=
1q=
0p=
1r=
0t=
0v=
0z=
0x=
1L=
0B0
1K0
1M0
1O0
1U0
0X0
1^0
0b0
0e0
0i0
0x0
1"1
0+1
071
0<1
0?1
0E1
0J1
0S1
0\1
0e1
0l1
0s1
0z1
0'2
0.2
072
1>2
0G2
0N2
0X2
0_2
0j2
0q2
0~2
0'3
003
073
0@3
0G3
0U3
0f3
0k3
0n3
0y3
0{3
0(4
0-4
074
0<4
0O4
0Q4
0`4
0b4
0p4
0u4
0'5
0)5
075
0W5
0a5
1#6
0+6
036
#800000
0!
0P!
0p/
#810000
1!
1P!
1p/
0v6
1-8
057
1[7
077
1]7
1u6
097
1_7
0^:
1U:
0V:
0W:
0)7
159
0X:
0Z:
0,7
1#9
0'7
139
0\:
0]:
0"7
0%7
0Q<
0R<
1N<
0O<
0W<
0S<
0U<
0V<
1o8
1n8
1m8
0_<
1l8
0c<
1j8
1a;
0j:
0b;
0c;
0f:
1L8
0d;
1k9
0u<
1a8
0|:
1N8
0X7
1W7
0"B
1#B
0b?
1{C
0u?
10C
0!E
0`?
13D
1/D
0~?
1BC
0"@
1FC
0#@
0$@
0%@
1OC
1PC
1RC
1NC
1VC
0WC
1SC
1TC
1Y=
1V=
1<D
1=D
0G@
1[=
07@
1`=
1?D
1AD
0I@
1]=
1BD
1CD
0DD
1;D
0s>
1m=
0q>
1k=
0o>
1i=
0A?
166
0~/
191
0B6
1|/
1:6
1G0
1m0
1/0
1]2
1?0
150
170
190
1<0
1=0
1e2
1Q0
1,6
1S0
1L6
1Y0
1M6
1c0
1O6
1V0
1A2
1q/
086
0w/
096
1<6
0H6
1K>
0M>
0aA
0X@
0V@
0}@
0[@
0#A
0]@
0+A
0GD
0HD
0ID
0KD
0ED
00>
0LD
00A
0_@
0J>
1F>
1B>
0L>
1o"
0p"
1Q"
1O"
1=6
196
0<6
1F6
1:1
0H0
1P0
1p0
1n0
0K0
0M0
0O0
0U0
0^0
0>2
180
0"1
0#6
1>0
1s2
1-6
1$6
1,1
1%6
1B2
1t2
176
0;6
0@>
0D>
0K>
0I>
0b
1a
1%!
1#!
0=6
0WB
0`A
0|@
0{@
0~@
0"A
0$A
0FD
0JD
0/A
0'A
0^@
1-A
1$"
1-"
1/"
10"
11"
12"
1?6
1;6
1I>
1I0
0Q0
0S0
0V0
0Y0
1Z0
0c0
1j0
1l0
1y0
1#1
1B1
1L1
1N1
1`1
1n1
1|1
1"2
122
0B2
1S2
1b2
1f2
0t2
1y2
1+3
1;3
1J3
1_3
1a3
1q3
1#4
104
194
1I4
1Z4
1k4
1~4
125
185
1b5
1e5
0-6
0q0
1d2
1~5
0t5
1&6
1C
1B
1A
1@
1>
15
0?6
1VD
0.A
1&A
1"A
0n>
0R@
01A
0%B
04A
06A
0;A
0=A
0?A
0BA
0DA
0IA
0FB
0MA
0PA
0RA
0WA
0YA
1WB
0*A
0[A
0^A
1`A
0^B
0K@
0dB
0L@
0N@
0O@
0p@
0KA
0Z@
0W@
0S@
0T@
1V@
0v@
1}@
1X@
1[@
1]@
0)A
025
0$6
1h5
1L3
1O3
1s3
1)4
114
1R5
1J4
1[4
1q4
1!5
0Z5
1K6
0,1
0s2
145
0%6
0W6
0f2
195
0u5
1UD
0,A
1*A
1`D
1|@
1$A
1{@
1jE
0+B
0.B
0:A
02B
07B
0:B
0>B
0HA
0JB
0MB
0VA
1~@
1%B
1m!
1o!
045
1W6
1!4
124
1i4
0~5
1t5
0&6
1:5
0v5
1E!
1C!
1TD
0_D
0VD
0-B
09B
0=B
0`D
1Q!
1p!
1s"
1u5
0w5
1F!
1'!
1SD
0UD
1D
0m!
0o!
0Q!
0s"
1v5
0{5
0E!
0C!
0'!
1OD
0TD
0D
1w5
0|5
1ND
0SD
1{5
0OD
1|5
0ND
#810001
xy$
xG#
x/#
x_#
xw#
x1$
xI$
x=$
xa$
xU$
x%$
xk#
xS#
x3%
xk)
xi(
xQ(
xK%
x?%
xc%
xW%
x{%
xo%
x5&
x)&
xM&
xA&
xe&
xY&
x}&
xq&
x7'
x+'
xO'
xC'
xg'
x['
x!(
xs'
x9(
x-(
xE(
x](
x#)
xu(
x;)
x/)
xS)
xG)
x%*
xw)
x=*
x1*
xU*
xI*
xm*
xa*
x'+
xy*
x_)
x'%
x##
x;#
xm$
xA0
xJ0
xL0
xN0
xT0
xW0
x]0
xa0
xd0
xh0
xw0
x!1
x*1
x61
x;1
x>1
xD1
xI1
xR1
x[1
xd1
xk1
xr1
xy1
x&2
x-2
x62
x=2
xF2
xM2
xW2
x^2
xi2
xp2
x}2
x&3
x/3
x63
x?3
xF3
xT3
xe3
xj3
xm3
xx3
xz3
x'4
x,4
x64
x;4
xN4
xP4
x_4
xa4
xo4
xt4
x&5
x(5
x65
xV5
x`5
x"6
x*6
x26
xM=
xy=
x{=
xK=
xY>
xO>
xN>
xQ>
xP>
xS>
xR>
xU>
xT>
xW>
xV>
x[>
xZ>
x]>
x\>
x_>
x^>
xa>
xc>
xe>
xd>
xg>
xf>
xi>
xh>
xk>
xj>
x;=
xl>
x==
x<=
x?=
x>=
xA=
x@=
xC=
xB=
xE=
xD=
xG=
xF=
xI=
xH=
xb>
x`>
xX>
xJ=
xw=
xu=
xs=
xo=
xN=
xq=
xp=
xr=
xt=
xv=
xz=
xx=
xL=
#820000
0!
0P!
0p/
#830000
1!
1P!
1p/
1v6
0-8
0[7
0]7
1,8
0_7
059
0#9
039
1J<
0o8
1H<
0n8
1G<
0m8
1F<
0l8
1E<
0j8
1C<
1h9
0i9
0j9
0L8
1d;
0k9
0a8
1:<
0N8
1(<
1X7
0#B
1b?
1u?
1!E
1`?
1~D
1}D
0|D
1~?
1"@
1#@
1$@
1%@
1G@
17@
1I@
1s>
0@?
1q>
1o>
1A?
16+
1(+
1D+
1R+
1n+
10-
066
1~/
091
0n0
1B6
0|/
0G0
0m0
0]2
050
1R0
0e2
1Q0
0,6
1S0
0L6
1Y0
0M6
1c0
0O6
0A2
0q/
186
1M>
1aA
0V@
0}@
0[@
1#A
0]@
1+A
0\@
10>
10A
1_@
0F>
1/A
0B>
1L>
1p"
0Q"
0O"
096
1<6
0F6
0:1
0r0
0d2
1H0
0P0
0p0
1-6
1$1
1$6
1B2
1t2
076
1@>
1D>
1K>
1b
0%!
0#!
1=6
0WB
0`A
0~@
0Y@
0"A
1'A
1^@
0-A
1.A
1%A
0$"
0-"
0/"
00"
01"
02"
0;6
0I>
1s0
1{0
1&1
1-1
141
1O1
1a1
1o1
1#2
132
1T2
1c2
1z2
1,3
1<3
1~3
1q5
1x5
1y5
0I0
095
0Q0
0R0
0S0
0Y0
0Z0
0c0
0j0
0l0
0y0
0#1
0B1
0L1
0N1
0`1
0n1
0|1
0"2
022
0B2
0S2
0b2
0t2
0y2
0+3
0;3
0J3
0_3
0a3
0q3
0#4
004
094
0I4
0Z4
0k4
0~4
085
0b5
0e5
0-6
1q0
1r0
1[0
1,1
0z0
0%1
1C2
0C
0B
0A
0@
0>
05
1?6
0[B
1y@
1U@
0{@
0u@
0%A
0&A
1"A
1n>
1R@
11A
14A
16A
1;A
1=A
1?A
1BA
1DA
1IA
1FB
1MA
1PA
1RA
1WA
1YA
1WB
1[A
1^A
1`A
1^B
1K@
1dB
1L@
1N@
1O@
1p@
1KA
1Z@
1W@
1S@
1T@
1V@
1v@
1}@
1[@
1\@
1]@
1,A
1)A
0QD
0RD
0YD
0jB
0OB
0QB
0SB
0XB
0YB
0]B
0`B
0eB
0fB
0hB
0IB
0z@
0x@
0w@
0r@
1t0
1|0
1'1
1.1
0t5
1P1
1b1
1p1
1$2
142
1U2
1g2
1{2
1-3
1=3
0w5
1^5
0u5
0{5
0z5
0$6
1z0
1%1
0$1
1t3
0h5
0L3
0O3
0s3
0)4
014
0R5
0J4
0[4
0q4
0!5
0:5
1Z5
0K6
0[0
0,1
0s0
041
0O1
0a1
0o1
0#2
032
0C2
0T2
0c2
0z2
0,3
0<3
0~3
0q5
0x5
0y5
0-1
0{0
0&1
1D2
0v5
1TD
1x@
1w@
1z@
1QD
1RD
1YD
1jB
1OB
1QB
1SB
1XB
1YB
1[B
1]B
1`B
1eB
1fB
1hB
1IB
1r@
1{@
1u@
0jE
1_D
1+B
1.B
1:A
12B
17B
1:B
1>B
1HA
1JB
1MB
1VA
0@B
1Y@
0y@
0U@
1~@
1PD
1OD
1UD
1SD
1VD
0|5
0!4
024
0i4
0t0
0t3
0P1
0b1
0p1
0$2
042
0D2
0U2
0g2
0{2
0-3
0=3
0^5
1z5
0.1
0|0
0'1
1t5
0VD
0PD
1@B
1-B
19B
1=B
1ND
1b!
0p!
1h!
1]!
1^!
1_!
1`!
1a!
1c!
1d!
1e!
1f!
1g!
1l!
1k!
1j!
1i!
1u5
0F!
1B!
1A!
1@!
1?!
1>!
1=!
1<!
1;!
1:!
19!
18!
17!
16!
15!
14!
13!
0UD
0k!
0j!
0l!
0h!
0]!
0^!
0_!
0`!
0a!
0b!
0c!
0d!
0e!
0f!
0g!
0i!
1v5
0B!
0A!
0@!
0?!
0>!
0=!
0<!
0;!
0:!
09!
08!
07!
06!
05!
04!
03!
0TD
1w5
0SD
1{5
0OD
1|5
0ND
#840000
0!
0P!
0p/
#850000
1!
1P!
1p/
0v6
1-8
1t6
0u6
0J<
1Q:
0H<
0G<
0F<
0E<
0C<
1c;
0d;
1k9
0:<
0(<
1O:
0X7
0W7
1V7
0!B
1"B
1#B
0cE
0!E
0A?
1|*
1p*
1d*
1X*
1L*
1@*
14*
1(*
1z)
1n)
1b)
1V)
1J)
1>)
12)
1&)
1x(
1l(
1`(
1T(
1H(
1<(
10(
1$(
1v'
1j'
1^'
1R'
1F'
1:'
1.'
1"'
1t&
1h&
1\&
1P&
1D&
18&
1,&
1~%
1r%
1f%
1Z%
1N%
1B%
16%
1*%
1|$
1p$
1d$
1X$
1L$
1@$
14$
1($
1z#
1n#
1b#
1V#
1J#
1>#
12#
1&#
1x"
06+
0(+
0D+
0R+
0n+
00-
166
1)6
1q/
086
196
0<6
1t/
1w/
1-0
130
140
160
0=6
1@6
1I>
0K>
0M>
0L>
1<#
10#
1%+
1#+
1k*
1i*
1S*
1Q*
1;*
19*
1#*
1!*
1i)
1g)
1Q)
1O)
19)
17)
1!)
1}(
1g(
1e(
1O(
1M(
17(
15(
1}'
1{'
1e'
1c'
1M'
1K'
15'
13'
1{&
1y&
1c&
1a&
1K&
1I&
13&
11&
1y%
1w%
1a%
1_%
1I%
1G%
11%
1/%
1w$
1u$
1_$
1]$
1G$
1E$
1/$
1-$
1u#
1s#
1]#
1[#
1E#
1C#
1-#
1+#
1u*
1]*
1E*
1-*
1s)
1[)
1C)
1+)
1q(
1Y(
1A(
1)(
1o'
1W'
1?'
1''
1m&
1U&
1=&
1%&
1k%
1S%
1;%
1#%
1i$
1Q$
19$
1!$
1g#
1O#
17#
1}"
1n"
0o"
0p"
0A6
1D6
1=6
0@6
096
176
1;6
0?6
1K>
0I>
1G>
0b
0a
1`
1A6
0D6
1E6
0C6
1?6
0;6
0E>
0G>
0E6
1C6
1G6
1E>
0G6
#860000
0!
0P!
0p/
#870000
1!
1P!
1p/
1v6
0-8
157
1+8
0,8
1)7
1,7
1'7
0Q:
1\:
1]:
1"7
1R<
1U<
1V<
1Y<
1j9
1d;
0k9
0O:
1`:
1X7
0#B
09D
1cE
1!E
0~D
0LC
0OC
0PC
0SC
0V=
0<D
0=D
0[=
0`=
0]=
1@?
0??
0i=
1A?
0|*
0p*
0d*
0X*
0L*
0@*
04*
0(*
0z)
0n)
0b)
0V)
0J)
0>)
02)
0&)
0x(
0l(
0`(
0T(
0H(
0<(
00(
0$(
0v'
0j'
0^'
0R'
0F'
0:'
0.'
0"'
0t&
0h&
0\&
0P&
0D&
08&
0,&
0~%
0r%
0f%
0Z%
0N%
0B%
06%
0*%
0|$
0p$
0d$
0X$
0L$
0@$
04$
0($
0z#
0n#
0b#
0V#
0J#
0>#
02#
0&#
0x"
066
1>6
0:6
0?0
090
0>0
0)6
0q/
186
0t/
0w/
0-0
030
040
060
1M>
1FD
1ID
1ED
1J>
0H>
1L>
0<#
00#
0%+
0#+
0k*
0i*
0S*
0Q*
0;*
09*
0#*
0!*
0i)
0g)
0Q)
0O)
09)
07)
0!)
0}(
0g(
0e(
0O(
0M(
07(
05(
0}'
0{'
0e'
0c'
0M'
0K'
05'
03'
0{&
0y&
0c&
0a&
0K&
0I&
03&
01&
0y%
0w%
0a%
0_%
0I%
0G%
01%
0/%
0w$
0u$
0_$
0]$
0G$
0E$
0/$
0-$
0u#
0s#
0]#
0[#
0E#
0C#
0-#
0+#
0u*
0]*
0E*
0-*
0s)
0[)
0C)
0+)
0q(
0Y(
0A(
0)(
0o'
0W'
0?'
0''
0m&
0U&
0=&
0%&
0k%
0S%
0;%
0#%
0i$
0Q$
09$
0!$
0g#
0O#
07#
0}"
1p"
196
1+6
xB0
xK0
xM0
xO0
xU0
xX0
x^0
xe0
x71
x<1
x?1
xE1
xJ1
x\1
xl1
xz1
x.2
x>2
xN2
x_2
xq2
x'3
x73
xG3
xn3
x{3
x-4
x<4
xQ4
xb4
xu4
x)5
076
0K>
1b
1;6
#870001
0y$
1G#
1/#
1_#
1w#
01$
1I$
0a$
03%
0k)
0i(
0Q(
0K%
0c%
0{%
05&
0M&
1e&
0}&
07'
0O'
0g'
0!(
09(
0#)
0;)
0S)
0%*
0=*
0U*
0m*
0'+
0A0
1J0
1L0
1N0
1T0
0W0
1]0
0d0
061
0;1
0>1
0D1
0I1
0[1
0k1
0y1
0-2
1=2
0M2
0^2
0p2
0&3
063
0F3
0m3
0z3
0,4
0;4
0P4
0a4
0t4
0(5
1N>
1P>
1R>
1T>
1V>
1Z>
1\>
1^>
1d>
1f>
1h>
1j>
1l>
1<=
0>=
1@=
1B=
1D=
1F=
1H=
1b>
1`>
1X>
1J=
1N=
0p=
1r=
0t=
0v=
0z=
0x=
1L=
0B0
1K0
1M0
1O0
1U0
0X0
1^0
0e0
071
0<1
0?1
0E1
0J1
0\1
0l1
0z1
0.2
1>2
0N2
0_2
0q2
0'3
073
0G3
0n3
0{3
0-4
0<4
0Q4
0b4
0u4
0)5
#880000
0!
0P!
0p/
#890000
1!
1P!
1p/
0v6
1-8
057
1[7
1u6
0)7
159
0,7
1#9
0'7
139
0\:
0]:
0"7
0R<
0U<
0V<
0Y<
1o8
1n8
1m8
1l8
1j8
1b;
0c;
0d;
1k9
1a8
0`:
1O8
0X7
1W7
0"B
1#B
0c?
19D
0u?
0!E
0~?
0"@
0#@
0$@
0%@
1LC
1OC
1PC
1SC
1V=
1<D
1=D
0G@
1[=
07@
1`=
0I@
1]=
0o>
1i=
0A?
166
0~/
191
1F0
1]2
1?0
150
190
1>0
1e2
1Q0
1,6
1S0
1L6
1Y0
1#1
1M6
1c0
1O6
1A2
0+6
1R0
1q/
086
096
1<6
1K>
0M>
0\@
0aA
0V@
0Z@
0}@
0[@
0#A
0]@
0+A
0FD
0ID
0ED
00>
0`@
1B>
0L>
1o"
0p"
1R"
0=6
1@6
196
0<6
1:1
0H0
0o0
0K0
0M0
0O0
0U0
0^0
0>2
1f2
1-6
1B2
1t2
1$1
1$6
176
0;6
0@>
0K>
1I>
0b
1a
1&!
1=6
0@6
0A6
1D6
0~@
0Y@
0WB
0`A
0"A
0*A
1(A
1-A
1$"
1-"
1/"
10"
11"
12"
0?6
1;6
1G>
0I>
1I0
0f2
0q0
0r0
0Z5
1K6
1,1
1E6
1A6
0D6
1C
1B
1A
1@
1>
15
1?6
0C6
0G>
0E>
0{@
1jE
1%A
1&A
1*A
0)A
0E6
1Z5
0K6
1&1
141
1C2
1-1
1G6
1C6
1E>
0z@
0[B
0IB
0x@
0jE
1p!
0G6
1'1
151
1D2
0v5
1.1
0t5
1F!
1VD
1TD
0<B
0p!
0w5
0u5
0F!
1UD
1SD
1l!
1b!
1k!
0{5
1B!
1A!
18!
1OD
0|5
1ND
#890001
xy$
xG#
x/#
x_#
xw#
x1$
xI$
xa$
x3%
xk)
xi(
xQ(
xK%
xc%
x{%
x5&
xM&
xe&
x}&
x7'
xO'
xg'
x!(
x9(
x#)
x;)
xS)
x%*
x=*
xU*
xm*
x'+
xA0
xJ0
xL0
xN0
xT0
xW0
x]0
xd0
x61
x;1
x>1
xD1
xI1
x[1
xk1
xy1
x-2
x=2
xM2
x^2
xp2
x&3
x63
xF3
xm3
xz3
x,4
x;4
xP4
xa4
xt4
x(5
xN>
xP>
xR>
xT>
xV>
xZ>
x\>
x^>
xd>
xf>
xh>
xj>
xl>
x<=
x>=
x@=
xB=
xD=
xF=
xH=
xb>
x`>
xX>
xJ=
xN=
xp=
xr=
xt=
xv=
xz=
xx=
xL=
#900000
0!
0P!
0p/
#910000
1!
1P!
1p/
1v6
0-8
0[7
1,8
059
0#9
039
1J<
0o8
1H<
0n8
1G<
0m8
1F<
0l8
1E<
0j8
1C<
1i9
0j9
1#<
1d;
0k9
1$<
0a8
1:<
1x;
0O8
1X7
0#B
1c?
1u?
1!E
1~D
0}D
1~?
1"@
1#@
1$@
1%@
1G@
17@
1I@
0@?
1o>
1A?
16+
1(+
1D+
1R+
1n+
1l/
1k/
1f/
1e/
1^/
1]/
1X/
1W/
1P/
1O/
1J/
1I/
1B/
1A/
1</
1;/
14/
13/
1./
1-/
1&/
1%/
1~.
1}.
1v.
1u.
1p.
1o.
1h.
1g.
1b.
1a.
1Z.
1Y.
1T.
1S.
1L.
1K.
1F.
1E.
1>.
1=.
18.
17.
10.
1/.
1*.
1).
1".
1!.
1z-
1y-
1r-
1q-
1l-
1k-
1d-
1c-
1^-
1]-
1V-
1U-
1P-
1O-
1H-
1G-
1B-
1A-
1:-
19-
14-
13-
1,-
1+-
1&-
1%-
1|,
1{,
1v,
1u,
1n,
1m,
1h,
1g,
1`,
1_,
1Z,
1Y,
1R,
1Q,
1L,
1K,
1D,
1C,
1>,
1=,
16,
15,
10,
1/,
1(,
1',
1",
1!,
1x+
1w+
1r+
1q+
1j+
1i+
1d+
1c+
1\+
1[+
1V+
1U+
1N+
1M+
1H+
1G+
1@+
1?+
1:+
19+
12+
11+
1,+
1++
10-
066
1~/
091
0F0
1:6
0]2
050
0e2
0Q0
0,6
0S0
0L6
0Y0
0#1
0M6
0c0
0O6
0A2
0R0
1f2
0-6
0q/
186
1M>
1"A
0*A
1\@
1aA
1V@
1Z@
1}@
1[@
1#A
1]@
1+A
10>
0J>
1`@
0B>
1L>
1p"
0R"
096
1<6
0:1
1H0
1o0
0f2
1%6
0&1
0B2
0t2
0$1
0$6
0Z5
1K6
0,1
076
1@>
1K>
1b
0&!
0=6
1@6
1{@
1jE
1~@
1Y@
1WB
1`A
1x@
0|@
1*A
0(A
0-A
0$"
0-"
0/"
00"
01"
02"
0;6
1I>
0I0
1q0
1r0
1Z5
0K6
1&6
0'1
0C2
0%6
0-1
0A6
1D6
0C
0B
0A
0@
0>
05
0?6
1G>
1z@
1|@
1[B
0jE
0%A
0&A
1)A
1p!
1E6
051
041
0D2
0&6
0.1
1t5
0C6
0E>
1F!
0VD
1IB
1<B
0k!
1m!
0p!
1G6
1u5
0F!
1C!
0A!
0UD
0l!
0m!
0b!
1v5
0C!
0B!
08!
0TD
1w5
0SD
1{5
0OD
1|5
0ND
#920000
0!
0P!
0p/
#930000
1!
1P!
1p/
0v6
1-8
1r6
0s6
0t6
0u6
0J<
1Q:
0H<
0G<
0F<
0E<
0C<
1J:
1K:
1c;
0#<
0d;
1k9
0$<
0:<
0x;
1A:
0X7
0W7
0V7
0U7
1T7
0}A
1~A
1!B
1"B
1#B
0UE
0!E
0_E
0^E
0A?
1|*
1p*
1d*
1X*
1L*
1@*
14*
1(*
1z)
1n)
1b)
1V)
1J)
1>)
12)
1&)
1x(
1l(
1`(
1T(
1H(
1<(
10(
1$(
1v'
1j'
1^'
1R'
1F'
1:'
1.'
1"'
1t&
1h&
1\&
1P&
1D&
18&
1,&
1~%
1r%
1f%
1Z%
1N%
1B%
16%
1*%
1|$
1p$
1d$
1X$
1L$
1@$
14$
1($
1z#
1n#
1b#
1V#
1J#
1>#
12#
1&#
1x"
06+
0(+
0D+
0R+
0n+
0l/
0k/
0f/
0e/
0^/
0]/
0X/
0W/
0P/
0O/
0J/
0I/
0B/
0A/
0</
0;/
04/
03/
0./
0-/
0&/
0%/
0~.
0}.
0v.
0u.
0p.
0o.
0h.
0g.
0b.
0a.
0Z.
0Y.
0T.
0S.
0L.
0K.
0F.
0E.
0>.
0=.
08.
07.
00.
0/.
0*.
0).
0".
0!.
0z-
0y-
0r-
0q-
0l-
0k-
0d-
0c-
0^-
0]-
0V-
0U-
0P-
0O-
0H-
0G-
0B-
0A-
0:-
09-
04-
03-
0,-
0+-
0&-
0%-
0|,
0{,
0v,
0u,
0n,
0m,
0h,
0g,
0`,
0_,
0Z,
0Y,
0R,
0Q,
0L,
0K,
0D,
0C,
0>,
0=,
06,
05,
00,
0/,
0(,
0',
0",
0!,
0x+
0w+
0r+
0q+
0j+
0i+
0d+
0c+
0\+
0[+
0V+
0U+
0N+
0M+
0H+
0G+
0@+
0?+
0:+
09+
02+
01+
0,+
0++
00-
166
1`0
1v0
1E2
1q/
086
196
0<6
1=6
0@6
1A6
0D6
0E6
1r/
1t/
1u/
1v/
1x/
1!0
1#0
1*0
1-0
130
140
160
156
1H6
1E>
0G>
0I>
0K>
0M>
0L>
1>$
12$
1&$
1x#
1Z&
1N&
1&+
1%+
1#+
1l*
1k*
1i*
1T*
1S*
1Q*
1<*
1;*
19*
1$*
1#*
1!*
1j)
1i)
1g)
1R)
1Q)
1O)
1:)
19)
17)
1")
1!)
1}(
1h(
1g(
1e(
1P(
1O(
1M(
18(
17(
15(
1~'
1}'
1{'
1f'
1e'
1c'
1N'
1M'
1K'
16'
15'
13'
1|&
1{&
1y&
1d&
1c&
1a&
1L&
1K&
1I&
14&
13&
11&
1z%
1y%
1w%
1b%
1a%
1_%
1J%
1I%
1G%
12%
11%
1/%
1x$
1w$
1u$
1`$
1_$
1]$
1H$
1G$
1E$
10$
1/$
1-$
1v#
1u#
1s#
1^#
1]#
1[#
1F#
1E#
1C#
1.#
1-#
1+#
1u*
1]*
1E*
1-*
1s)
1[)
1C)
1+)
1q(
1Y(
1A(
1)(
1o'
1W'
1?'
1''
1m&
1U&
1=&
1%&
1k%
1S%
1;%
1#%
1i$
1Q$
19$
1!$
1g#
1O#
17#
1}"
1l"
0m"
0n"
0o"
0p"
0s/
1V1
1E6
0r/
0A6
0=6
096
176
1;6
1?6
1C6
0G6
1K>
1I>
1G>
0E>
1C>
0b
0a
0`
0_
1^
1s/
0V1
1]5
046
1G6
0C6
0?6
0;6
0A>
0C>
0]5
146
1\5
1A>
0\5
#940000
0!
0P!
0p/
#950000
1!
1P!
1p/
1v6
0-8
157
1)8
167
0*8
177
0+8
0,8
197
1+7
1|6
1*7
1)7
1,7
1'7
0Q:
1\:
1]:
1"7
1R<
1P<
1U<
1V<
1a<
1c<
0J:
1j:
0K:
1h:
1j9
1d;
0k9
1u<
0A:
1|:
1:7
1X7
0#B
0n=
0{C
1UE
00C
1!E
0~D
01D
1_E
0/D
1^E
0BC
0DC
0OC
0PC
0UC
0SC
0V=
0<D
0=D
0[=
0`=
0]=
0^=
0R=
0_=
0m=
1@?
1??
0k=
1>?
0j=
0=?
0i=
1A?
0|*
0p*
0d*
0X*
0L*
0@*
04*
0(*
0z)
0n)
0b)
0V)
0J)
0>)
02)
0&)
0x(
0l(
0`(
0T(
0H(
0<(
00(
0$(
0v'
0j'
0^'
0R'
0F'
0:'
0.'
0"'
0t&
0h&
0\&
0P&
0D&
08&
0,&
0~%
0r%
0f%
0Z%
0N%
0B%
06%
0*%
0|$
0p$
0d$
0X$
0L$
0@$
04$
0($
0z#
0n#
0b#
0V#
0J#
0>#
02#
0&#
0x"
066
1F6
0B6
0>6
0:6
0'0
0J9
1D0
131
0I6
0?0
090
0>0
0<0
0`0
0v0
0E2
0q/
186
0t/
0u/
0v/
0x/
0!0
0#0
0*0
0-0
030
040
060
056
0H6
1M>
1HD
1FD
1ID
1ED
0]D
1aD
1J>
1H>
1F>
0D>
1L>
0>$
02$
0&$
0x#
0Z&
0N&
0&+
0%+
0#+
0l*
0k*
0i*
0T*
0S*
0Q*
0<*
0;*
09*
0$*
0#*
0!*
0j)
0i)
0g)
0R)
0Q)
0O)
0:)
09)
07)
0")
0!)
0}(
0h(
0g(
0e(
0P(
0O(
0M(
08(
07(
05(
0~'
0}'
0{'
0f'
0e'
0c'
0N'
0M'
0K'
06'
05'
03'
0|&
0{&
0y&
0d&
0c&
0a&
0L&
0K&
0I&
04&
03&
01&
0z%
0y%
0w%
0b%
0a%
0_%
0J%
0I%
0G%
02%
01%
0/%
0x$
0w$
0u$
0`$
0_$
0]$
0H$
0G$
0E$
00$
0/$
0-$
0v#
0u#
0s#
0^#
0]#
0[#
0F#
0E#
0C#
0.#
0-#
0+#
0u*
0]*
0E*
0-*
0s)
0[)
0C)
0+)
0q(
0Y(
0A(
0)(
0o'
0W'
0?'
0''
0m&
0U&
0=&
0%&
0k%
0S%
0;%
0#%
0i$
0Q$
09$
0!$
0g#
0O#
07#
0}"
1p"
196
1=5
1[5
1}5
1X6
1b0
1x0
1G2
xB0
xK0
xM0
xO0
xU0
xX0
x^0
xe0
x71
x<1
x?1
xE1
xJ1
x\1
xl1
xz1
x.2
x>2
xN2
x_2
xq2
x'3
x73
xG3
xn3
x{3
x-4
x<4
xQ4
xb4
xu4
x)5
076
0K>
1b
0gE
0fE
1;6
0;6
1t"
1#
#950001
0y$
0G#
0/#
1_#
1w#
01$
0I$
0a$
03%
0k)
0i(
0Q(
0K%
0c%
0{%
05&
0M&
0e&
0}&
07'
0O'
0g'
0!(
09(
0#)
0;)
0S)
0%*
0=*
0U*
0m*
0'+
0A0
0J0
0L0
1N0
1T0
0W0
0]0
0d0
061
0;1
0>1
0D1
0I1
0[1
0k1
0y1
0-2
0=2
0M2
0^2
0p2
0&3
063
0F3
0m3
0z3
0,4
0;4
0P4
0a4
0t4
0(5
1N>
1P>
1R>
1T>
1V>
1Z>
1\>
1^>
1d>
1f>
1h>
1j>
1l>
1<=
1>=
1@=
1B=
1D=
1F=
1H=
1b>
1`>
1X>
1J=
1N=
1p=
1r=
0t=
0v=
1z=
1x=
1L=
0B0
0K0
0M0
1O0
1U0
0X0
0^0
0e0
071
0<1
0?1
0E1
0J1
0\1
0l1
0z1
0.2
0>2
0N2
0_2
0q2
0'3
073
0G3
0n3
0{3
0-4
0<4
0Q4
0b4
0u4
0)5
#960000
0!
0P!
0p/
#970000
1!
1P!
1p/
0v6
1-8
057
1[7
067
1\7
077
1]7
1u6
097
1_7
0+7
1p8
0|6
0f7
0*7
169
0)7
159
0,7
1#9
0'7
139
0\:
0]:
0"7
0R<
0P<
0U<
0V<
1c7
1m8
1l8
0a<
0c<
0a;
0j:
1J8
1`;
0b;
0h:
1K8
0c;
0d;
1k9
0u<
0|:
1A8
0:7
1`7
0X7
0b7
1v>
1#B
0t>
1n=
0U?
1{C
10C
0!E
0_?
11D
0^?
1/D
1BC
1DC
0"@
0#@
0w>
1OC
1PC
1UC
1SC
1V=
1<D
1=D
0G@
1[=
07@
1`=
0I@
1]=
0J@
1^=
1R=
0&@
1_=
0s>
1m=
0q>
1k=
0p>
1j=
0o>
1i=
0A?
0~/
191
0F6
1}/
1B6
1:6
1G0
1:1
1H1
1Z1
1j1
1x1
1,2
1<2
1L2
1o2
1%3
153
1E3
1Z3
1O5
1?4
1T4
1e4
1x4
1,5
1?5
1C5
1G5
1K5
1'0
1J9
0D0
031
1I6
1+0
1.0
1]2
1?0
150
190
1<0
1S0
1L6
1Y0
1#1
1M6
0b0
0x0
1Z0
0G2
1t2
1y/
1q/
086
1t/
1u/
1v/
1x/
1!0
1#0
1*0
1-0
130
140
160
156
1H6
0E0
0H0
1P0
0o0
1(A
0^@
1-A
1a@
0M>
0WB
0v@
0Z@
0}@
0[@
0HD
0ID
0ED
00>
1]D
0aD
0|=
0~=
0">
0%>
0d@
0f@
0h@
0j@
0l@
0n@
0&>
0(>
0*>
0,>
0.>
02>
04>
06>
08>
0:>
0<>
0>>
0@>
0_@
0J>
0F>
1D>
1B>
1&+
1%+
1#+
1l*
1k*
1i*
1T*
1S*
1Q*
1<*
1;*
19*
1$*
1#*
1!*
1j)
1i)
1g)
1R)
1Q)
1O)
1:)
19)
17)
1")
1!)
1}(
1h(
1g(
1e(
1P(
1O(
1M(
18(
17(
15(
1~'
1}'
1{'
1f'
1e'
1c'
1N'
1M'
1K'
16'
15'
13'
1|&
1{&
1y&
1d&
1c&
1a&
1L&
1K&
1I&
14&
13&
11&
1z%
1y%
1w%
1b%
1a%
1_%
1J%
1I%
1G%
12%
11%
1/%
1x$
1w$
1u$
1`$
1_$
1]$
1H$
1G$
1E$
10$
1/$
1-$
1v#
1u#
1s#
1^#
1]#
1[#
1F#
1E#
1C#
1.#
1-#
1+#
1u*
1]*
1E*
1-*
1s)
1[)
1C)
1+)
1q(
1Y(
1A(
1)(
1o'
1W'
1?'
1''
1m&
1U&
1=&
1%&
1k%
1S%
1;%
1#%
1i$
1Q$
19$
1!$
1g#
1O#
17#
1}"
0p"
1D"
1N"
1M"
096
0:6
1z/
1~/
0:1
1G1
046
0G6
1C6
1;6
1\5
1U1
1f1
1t1
1(2
182
1H2
1Y2
1!3
113
1A3
1V3
1[3
1P5
1@4
1U4
1f4
1y4
1-5
1@5
1D5
1H5
1L5
1(0
110
0=5
0[5
0}5
0X6
1k2
0O0
0U0
1>0
1I0
1Q0
1R0
0S0
0Y0
0Z0
1\0
1c0
1j0
1l0
1y0
0#1
1B1
1L1
1N1
1`1
1n1
1|1
1"2
122
1B2
1S2
1b2
0t2
1y2
1+3
1;3
1J3
1_3
1a3
1q3
1#4
104
194
1I4
1Z4
1k4
1~4
125
185
1b5
1e5
1-6
0q0
0r0
1@>
0B>
1J>
1K>
0b
1"!
1!!
1v
0H1
1Y1
1>6
1%A
1&A
0"A
0n>
0R@
01A
0%B
04A
06A
0;A
0=A
0?A
0BA
0DA
0IA
0FB
0MA
0PA
0RA
0WA
0YA
1WB
0[A
0^A
0`A
0^B
0K@
0dB
0L@
0N@
0O@
0p@
0KA
1Z@
0W@
0S@
0T@
0V@
0t@
1v@
1}@
1[@
0\@
0]@
0)A
0FD
1gE
1fE
1/"
10"
0;6
146
0\5
0H>
1>>
0U4
0f4
0y4
0-5
0@5
0U1
0f1
0t1
0(2
082
0H2
0Y2
0k2
0!3
013
0A3
0V3
0[3
0@4
0D5
0H5
0L5
0P5
176
0C6
1G6
0k0
0z0
0%1
0Q2
1v2
0g5
1h5
1L3
1O3
1s3
1)4
114
1R5
1J4
1[4
1q4
1!5
145
0W6
1s0
1{0
141
1O1
1a1
1o1
1#2
132
1T2
1c2
1z2
1,3
1<3
1~3
025
1q5
1x5
1y5
1.6
0Z1
1i1
1A
1@
1<>
0!A
0QD
0RD
0YD
1%B
0jB
0OB
0QB
0SB
0XB
0YB
0]B
0`B
0eB
0fB
0hB
0IB
0w@
0r@
1`D
0+B
0.B
0:A
02B
07B
0:B
0>B
0HA
0JB
0MB
0VA
1]A
0UB
1ZB
1y@
1U@
1s@
0t"
0j1
1w1
0s0
1M1
1}1
0{0
1}3
1c5
1&1
0T2
0w2
0c2
1)3
1i5
1!4
124
1i4
1t0
1|0
151
1Q3
1b3
1g3
1t3
105
1P1
1b1
1p1
1$2
142
1U2
1g2
0v5
1{2
1=3
0w5
1^5
0u5
045
1W6
0{5
0z5
1-3
0t5
1/6
1:>
0#
0x1
1+2
1VD
1PD
1OD
0`D
1UD
1SD
1TD
0&B
0@B
0CB
0EB
0GB
0<B
0-B
09B
0=B
0UA
0RB
1XB
1TB
1YB
0x@
0Q@
0q@
1w@
0cB
0iB
1r@
1Q!
18>
1s"
0t0
0O1
0!2
0|0
0~3
0_1
0d5
1'1
0U2
0z2
193
1M3
0g2
0,3
0k5
1%4
144
1L4
1]4
1m4
1"5
0;5
1T5
0n5
0o5
0r5
1s5
1R3
1v3
145
0W6
0|5
0,2
1;2
1'!
1c3
1h3
16>
1ND
1`D
0WD
1XD
1[D
1\D
1^D
0*B
1OA
1QB
0LB
0PB
1SB
1M@
1gB
1jB
1aB
1hB
1D
1n!
1^!
0Q!
1h!
1]!
1_!
1`!
1a!
1c!
1d!
1e!
1f!
1g!
1j!
1i!
0<2
1K2
0s"
0P1
0#2
1@2
0^5
0a1
0o1
102
1f5
0{2
0<3
0Q3
0b3
0l3
0-3
0g3
1l5
1p5
0x5
1$5
0Z5
14>
1D!
1@!
1?!
1>!
1=!
1<!
1;!
1:!
19!
17!
16!
15!
14!
13!
0'!
0L2
1\2
1jE
1RD
0ZD
0GA
1CB
1AB
1EB
1GB
1OB
0m>
0_B
1eB
1fB
0\B
1`B
0D
1Q!
1Y!
1\!
1V!
1S!
1T!
1U!
1W!
1X!
0`!
0a!
1k!
0j!
0i!
12>
1s"
1Z!
1[!
0$2
1C2
0b1
0p1
032
0=3
0R3
0t3
0!4
1*4
0y5
024
0m5
0q5
0]2
1n2
1A!
0@!
0?!
07!
06!
12!
1/!
1.!
1-!
1,!
1+!
1*!
1)!
1'!
0c3
0h3
10>
1YD
1AA
19B
1QD
05B
1=B
1@B
1]B
0[B
1D
11!
10!
1R!
0^!
0_!
0h!
0g!
0o2
1$3
1D2
042
0v3
0%4
0:4
1r5
0s5
1z5
044
1X4
0T5
1X5
1n5
1.>
0>!
0=!
05!
04!
1(!
0%3
143
0\D
09A
00B
0PD
1WD
0XD
13B
0\!
0]!
0e!
0f!
0d!
1,>
0Z!
0[!
0L4
0i4
1r4
1o5
0]4
0"5
0Y5
053
1D3
0<!
0;!
0:!
03!
02!
1*>
13A
1*B
0[D
0(B
1-B
01!
00!
0V!
0W!
0X!
0Y!
0c!
1b!
0E3
1Y3
0m4
005
1;5
0$5
1Z5
1(>
09!
18!
0/!
0.!
0-!
0,!
0Z3
1>5
0jE
0^D
1&B
0T!
0U!
1&>
045
1W6
0?5
1B5
0+!
0*!
1%>
0`D
0R!
0S!
0C5
1F5
1">
0)!
0(!
0G5
1J5
0Q!
1~=
0s"
0K5
1N5
0'!
1|=
0D
0O5
1>4
1n@
0?4
1S4
1l@
0T4
1d4
1j@
0e4
1w4
1h@
0x4
1+5
1f@
0,5
1d@
#970001
xy$
xG#
x/#
x_#
xw#
x1$
xI$
xa$
x3%
xk)
xi(
xQ(
xK%
xc%
x{%
x5&
xM&
xe&
x}&
x7'
xO'
xg'
x!(
x9(
x#)
x;)
xS)
x%*
x=*
xU*
xm*
x'+
xA0
xJ0
xL0
xN0
xT0
xW0
x]0
xd0
x61
x;1
x>1
xD1
xI1
x[1
xk1
xy1
x-2
x=2
xM2
x^2
xp2
x&3
x63
xF3
xm3
xz3
x,4
x;4
xP4
xa4
xt4
x(5
xN>
xP>
xR>
xT>
xV>
xZ>
x\>
x^>
xd>
xf>
xh>
xj>
xl>
x<=
x>=
x@=
xB=
xD=
xF=
xH=
xb>
x`>
xX>
xJ=
xN=
xp=
xr=
xt=
xv=
xz=
xx=
xL=
#980000
0!
0P!
0p/
#990000
1!
1P!
1p/
1v6
0-8
157
0[7
167
0\7
177
0]7
0u6
1,8
197
0_7
1+7
0p8
1|6
1I<
1f7
0D;
1*7
069
1M<
1)7
059
1L<
1K<
1,7
0#9
1'7
039
1J<
1]:
1"7
1R<
1P<
1V<
0c7
0m8
1F<
0l8
1E<
0h9
0J8
1g9
0i9
0K8
0j9
1#<
1d;
0k9
1x;
0A8
1&<
1:7
0`7
1X7
1b7
0v>
0#B
1t>
0n=
1U?
1!E
1~D
1_?
1}D
0{D
1^?
1|D
1"@
1#@
1w>
0OC
0UC
0SC
0V=
0<D
1G@
0[=
17@
0`=
1I@
0]=
1J@
0^=
0R=
1&@
0_=
1s>
0m=
0@?
1q>
0k=
1p>
0j=
1o>
0i=
1A?
1D+
1R+
1n/
1k/
1h/
1e/
1`/
1]/
1Z/
1W/
1R/
1O/
1L/
1I/
1D/
1A/
1>/
1;/
16/
13/
10/
1-/
1(/
1%/
1"/
1}.
1x.
1u.
1r.
1o.
1j.
1g.
1d.
1a.
1\.
1Y.
1V.
1S.
1N.
1K.
1H.
1E.
1@.
1=.
1:.
17.
12.
1/.
1,.
1).
1$.
1!.
1|-
1y-
1t-
1q-
1n-
1k-
1f-
1c-
1`-
1]-
1X-
1U-
1R-
1O-
1J-
1G-
1D-
1A-
1<-
19-
16-
13-
1.-
1+-
1(-
1%-
1~,
1{,
1x,
1u,
1p,
1m,
1j,
1g,
1b,
1_,
1\,
1Y,
1T,
1Q,
1N,
1K,
1F,
1C,
1@,
1=,
18,
15,
12,
1/,
1*,
1',
1$,
1!,
1z+
1w+
1t+
1q+
1l+
1i+
1f+
1c+
1^+
1[+
1X+
1U+
1P+
1M+
1J+
1G+
1B+
1?+
1<+
19+
14+
11+
1.+
1++
0~/
1F6
0}/
0B6
0G0
0(0
010
1:1
0G1
1H1
0Y1
1Z1
0i1
1j1
0w1
1x1
0+2
1,2
0;2
1<2
0K2
1L2
0\2
1o2
0$3
1%3
043
153
0D3
1E3
0Y3
1Z3
0>5
1O5
0>4
1?4
0S4
1T4
0d4
1e4
0w4
1x4
0+5
1,5
1?5
0B5
1C5
0F5
1G5
0J5
1K5
0N5
0'0
0J9
1D0
131
0I6
0+0
0.0
1]2
0n2
0?0
050
070
090
0>0
0<0
0=0
1S0
0L6
1Y0
1#1
0M6
0&1
1Z0
0\0
1z0
1%1
1-1
0C2
1t2
0v2
0y/
0q/
186
0t/
0u/
0v/
0x/
0!0
0#0
0*0
0-0
030
040
060
056
0H6
1E0
1H0
0P0
1o0
0(A
1^@
0-A
0a@
1M>
1UB
0WB
1[B
0z@
0y@
0U@
1t@
0v@
1x@
0Z@
0}@
0[@
1GD
1HD
1FD
1ID
1KD
1ED
00>
0]D
1aD
0|=
0~=
0">
0%>
0d@
0f@
0h@
0j@
0l@
0n@
0&>
0(>
0*>
0,>
0.>
02>
04>
06>
08>
0:>
0<>
0>>
0@>
1_@
1F>
0D>
1B>
0&+
0%+
0#+
0l*
0k*
0i*
0T*
0S*
0Q*
0<*
0;*
09*
0$*
0#*
0!*
0j)
0i)
0g)
0R)
0Q)
0O)
0:)
09)
07)
0")
0!)
0}(
0h(
0g(
0e(
0P(
0O(
0M(
08(
07(
05(
0~'
0}'
0{'
0f'
0e'
0c'
0N'
0M'
0K'
06'
05'
03'
0|&
0{&
0y&
0d&
0c&
0a&
0L&
0K&
0I&
04&
03&
01&
0z%
0y%
0w%
0b%
0a%
0_%
0J%
0I%
0G%
02%
01%
0/%
0x$
0w$
0u$
0`$
0_$
0]$
0H$
0G$
0E$
00$
0/$
0-$
0v#
0u#
0s#
0^#
0]#
0[#
0F#
0E#
0C#
0.#
0-#
0+#
0u*
0]*
0E*
0-*
0s)
0[)
0C)
0+)
0q(
0Y(
0A(
0)(
0o'
0W'
0?'
0''
0m&
0U&
0=&
0%&
0k%
0S%
0;%
0#%
0i$
0Q$
09$
0!$
0g#
0O#
07#
0}"
1p"
0D"
0N"
0M"
196
1:6
0z/
0o2
0O5
0K5
0G5
0C5
0,5
0x4
0e4
0T4
0?4
0?5
0Z3
0E3
053
0%3
0]2
0L2
0<2
0,2
0x1
0j1
0Z1
0H1
1~/
091
080
xB0
xK0
xM0
xO0
xU0
xX0
x^0
xe0
x71
x<1
x?1
xE1
xJ1
x\1
xl1
xz1
x.2
x>2
xN2
x_2
xq2
x'3
x73
xG3
xn3
x{3
x-4
x<4
xQ4
xb4
xu4
x)5
1$6
0.6
1,1
1%6
1$1
0'1
1[0
1k0
1{0
0}3
0c5
1&1
1.1
0D2
1u2
1w2
076
0I0
0Q0
0R0
0S0
0Y0
0Z0
0c0
0j0
0l0
0y0
0#1
0B1
0L1
0N1
0`1
0n1
0|1
0"2
022
0B2
0S2
0b2
0t2
0y2
0+3
0;3
0J3
0_3
0a3
0q3
0#4
004
094
0I4
0Z4
0k4
0~4
085
0b5
0e5
0-6
1q0
1r0
0B>
1>>
1<>
1:>
18>
16>
14>
12>
10>
1,>
1*>
1(>
1&>
1%>
1l@
1j@
1h@
1f@
1d@
1">
1~=
1|=
1n@
1.>
0J>
0K>
1b
0"!
0!!
0v
0:1
0>6
0%A
0&A
1"A
1n>
1R@
11A
14A
16A
1;A
1=A
1?A
1BA
1DA
1IA
1FB
1MA
1PA
1RA
1WA
1YA
1WB
1[A
1^A
1`A
1^B
1K@
1dB
1L@
1N@
1O@
1p@
1KA
1Z@
1W@
1S@
1T@
1V@
1v@
1}@
1[@
1\@
1]@
1)A
0TB
0VB
0x@
1Q@
1q@
0w@
0s@
0u@
0Y@
0|@
0{@
1!A
0~@
1JD
0/"
00"
1;6
1H>
1@>
xb0
xi0
xx0
x"1
x+1
xS1
xe1
xs1
x'2
x72
xG2
xX2
xj2
x~2
x03
x@3
xU3
xf3
xk3
xy3
x(4
x74
xO4
x`4
xp4
x'5
x75
xW5
xa5
x#6
x+6
x36
0/6
1&6
1|0
1'1
0$6
0$1
1t3
0M1
1_1
1d5
1!2
0}1
002
0@2
1Q2
1g5
0u2
0)3
0i5
093
0M3
0h5
0L3
0O3
1k5
1l3
0l5
0p5
0s3
1!4
0*4
0)4
124
014
1m5
1s5
1:4
0R5
0n5
0J4
0X4
0X5
0o5
0[4
1i4
0r4
0q4
1"5
0!5
1Y5
0f5
0[0
0,1
051
0{0
0&1
0-1
041
0%6
0A
0@
1|@
1IB
1z@
1x@
1w@
1<B
1{@
1u@
1m>
03A
1+B
0*B
1.B
1(B
0-B
1:A
1[D
19A
10B
12B
1\D
17B
03B
0WD
0AA
1:B
09B
1>B
15B
0=B
1HA
1ZD
1GA
0AB
0OA
1JB
1MB
1VA
1LB
1PB
1UA
1RB
1VB
0]A
0ZB
1\B
1_B
1cB
0aB
0M@
0gB
1iB
0@B
1Y@
1~@
0b!
1l!
0k!
0!4
024
0i4
1$5
0Z5
0"5
1n5
1o5
0s5
0|0
0'1
0.1
0t3
1t5
0&6
1B!
0A!
08!
0VD
1@B
1WD
0[D
0\D
1*B
1jE
1-B
19B
1=B
1k!
1j!
1m!
0n!
0$5
1Z5
1u5
0D!
1C!
1A!
1@!
0UD
0jE
0m!
0l!
0k!
0j!
1R!
1v5
0C!
0B!
0A!
0@!
1(!
0TD
0R!
1w5
0(!
0SD
1{5
0OD
1|5
0ND
1=5
1[5
1}5
1X6
0gE
0fE
1t"
1#
#990001
0y$
0G#
0/#
1_#
1w#
01$
0I$
1=$
0a$
0U$
1%$
0k#
0S#
03%
0k)
0i(
0Q(
0K%
0?%
0c%
0W%
0{%
0o%
05&
0)&
0M&
0A&
0e&
1Y&
0}&
0q&
07'
0+'
0O'
0C'
0g'
0['
0!(
0s'
09(
0-(
0E(
0](
0#)
0u(
0;)
0/)
0S)
0G)
0%*
0w)
0=*
01*
0U*
0I*
0m*
0a*
0'+
0y*
0_)
0'%
0##
0;#
0m$
0A0
0J0
0L0
1N0
1T0
0W0
0]0
1a0
0d0
0h0
1w0
0!1
0*1
061
0;1
0>1
0D1
0I1
0R1
0[1
0d1
0k1
0r1
0y1
0&2
0-2
062
0=2
1F2
0M2
0W2
0^2
0i2
0p2
0}2
0&3
0/3
063
0?3
0F3
0T3
0e3
0j3
0m3
0x3
0z3
0'4
0,4
064
0;4
0N4
0P4
0_4
0a4
0o4
0t4
0&5
0(5
065
0V5
0`5
0"6
0*6
026
1M=
1y=
1{=
1K=
1Y>
1O>
1N>
1Q>
1P>
1S>
1R>
1U>
1T>
1W>
1V>
1[>
1Z>
1]>
1\>
1_>
1^>
1a>
1c>
1e>
1d>
1g>
1f>
1i>
1h>
1k>
1j>
1;=
1l>
1==
1<=
0?=
1>=
1A=
1@=
1C=
1B=
1E=
1D=
1G=
1F=
1I=
1H=
1b>
1`>
1X>
1J=
1w=
1u=
0s=
1o=
1N=
0q=
1p=
1r=
0t=
0v=
1z=
1x=
1L=
0B0
0K0
0M0
1O0
1U0
0X0
0^0
1b0
0e0
0i0
1x0
0"1
0+1
071
0<1
0?1
0E1
0J1
0S1
0\1
0e1
0l1
0s1
0z1
0'2
0.2
072
0>2
1G2
0N2
0X2
0_2
0j2
0q2
0~2
0'3
003
073
0@3
0G3
0U3
0f3
0k3
0n3
0y3
0{3
0(4
0-4
074
0<4
0O4
0Q4
0`4
0b4
0p4
0u4
0'5
0)5
075
0W5
0a5
0#6
0+6
036
#1000000
