《x86汇编语言：从实模式到保护模式（第2版）》

李忠 王晓波 余洁
398个笔记

第一十四章 2.3　具有记忆功能的器件——寄存器

◆ 如果需要，寄存器可以随时锁存新的数字，以前锁存的数字会被新的数字冲掉。从这个意义上来说，任何数字都是临时被保存在这里的，不会长久，属于临时性寄存。这就是“寄存器”一词的由来。


第一十八章 2.7　内存

◆ 8根地址线只能访问256个内存单元

◆ 如果地址线的数量是N，那么，可以通过它访问的内存单元的数量是2的N次方，即2N。


第一十九章 2.8　自动计算

◆ 为了跟踪每条需要执行的指令，运算器内部有一个指令指针寄存器，这个寄存器保存着指令的地址。

◆ 如果这个数已经在指令中给出了，不需要再次访问内存，那这个数就是立即数，比如第一条指令中的207；相反，如果指令中给出的是地址，真正的数还需要用这个地址访问内存才能得到，那它就不能称为立即数，比如这条指令中的12，它只是一个地址，并不是最终要操作的数字，最终要操作的数字还需要用这个地址再次访问内存才能得到。


第二十章 2.9　处理器

◆ 处理器的工作是自动取指令并执行指令。对于任何一款处理器来说，它可以识别哪些指令，是在设计和制造的时候就已经决定了的。任何一款处理器，它可以识别的所有指令的集合，叫作这款处理器的指令集。

◆ 对于任何一款处理器来说，它所包含的指令都可以分为以下几种：算术运算指令、逻辑运算指令、数据传送指令和处理器状态控制指令。


第二十五章 3.2　内存访问和字节序

◆ 内存用于保存更多的比特。对于用得最多的个人计算机来说，内存按字节来组织，单次访问的最小单位是1字节，这是最基本的存储单元。

◆ 内存中的每字节都对应着一个地址


第二十六章 3.3　古老的INTEL 8086处理器

◆ 数据段可以起始于内存中的任何位置

◆ 为了让你写的程序在卖给别人之后，可以在内存中的任何地方正确执行，就只能在编写程序的时候使用相对地址或者逻辑地址，而不能使用真实的物理地址。当加载程序时，这些相对地址还要根据程序实际被加载的位置重新计算。

◆ 为了在硬件一级提供对“段地址:偏移地址”内存访问模式的支持，处理器至少要提供两个段寄存器，分别是代码段寄存器(Code Segment, CS)和数据段寄存器(Data Segment, DS)。

◆ CS是代码段寄存器，DS是数据段寄存器，ES是附加段(Extra Segment)寄存器。附加段的意思是，它是额外赠送的礼物，当需要在程序中同时使用两个数据段时，DS指向一个，ES指向另一个。可以在指令中指定使用DS和ES中的哪一个，如果没有指定，则默认使用DS。SS是栈段(Stack Segment)寄存器

◆ IP是指令指针(Instruction Pointer)寄存器，它只和CS一起使用，而且只有处理器才能直接改变它的内容。当一段代码开始执行时，CS保存代码段的段地址，IP则指向段内偏移。这样，由CS和IP共同形成逻辑地址，并由总线接口部件变换成物理地址来取得指令。然后，处理器会自动根据当前指令的长度来改变IP的值，使它指向下一条指令。

◆ 段只能起始于那些能够被16整除的物理内存地址。对8086处理器来说，将这样的内存地址除以16或者右移4位，得到的结果就是逻辑段地址，简称段地址。要访问一个段，需要将段地址传送到段寄存器。

◆ 每个段正好16字节，偏移地址从0000H到000FH。

◆ 同样在不允许段之间重叠的情况下，每个段的最大长度是64KB，因为偏移地址也是16位的，从0000H到FFFFH。在这种情况下，1MB的内存，最多只能划分成16个段，每段长64KB，段地址分别是0000H、1000H、2000H、3000H，…，F000H。

◆ 段地址的选择取决于内存中哪些区域是空闲的。举个例子来说，假如从物理地址00000H开始，一直到82251H处都被其他程序占用着，而后面一直到FFFFFH的地址空间都是自由的，那么，你可以从物理内存地址82251H之后的地方加载你的程序。

◆ 8086处理器的逻辑分段，起始地址都是16的倍数，这称为是按16字节对齐的。

◆ 段的划分是自由的，它可以起始于任何16字节对齐的内存地址，也可以是任意长度，只要不超过64KB。


第三十五章 5.1　计算机的启动过程

◆ 在处理器众多的引脚中，有一个是RESET，用于接受复位信号。每当处理器加电，或者RESET引脚的电平由低变高时[插图]，处理器都会执行硬件初始化，以及一个可选的内部自测试(Build-in Self-Test,BIST)，然后将内部所有寄存器的内容初始化到预置的状态。

◆ 处理器取指令执行的自然顺序是从内存的低地址往高地址推进。如果从0xFFFF0开始执行，这个位置离1MB内存的顶端（物理地址0xFFFFF）只有16字节的长度，一旦IP寄存器的值超过0x000F，比如IP=0x0011，那么，它与CS一起形成的物理地址将因为溢出而变成0x00001，这将回绕到1MB内存的最底端。

◆ 设备当然是很多的，所以这块ROM芯片只针对那些最基本的、对于使用计算机而言最重要的设备，而它所提供的软件例程，也只包含最基本、最常规的功能。正因为如此，这块芯片又叫基本输入输出系统(Base Input ＆ Output System, BIOS)ROM，简称ROM-BIOS。

◆ 在硬盘上，数据的访问是以柱面来组织的。

◆ ROM-BIOS将读取硬盘主引导扇区的内容，将它加载到内存地址0x0000:0x7c00（也就是物理地址0x07C00），然后用一个jmp指令跳到那里接着执行


第三十六章 5.2　创建和使用虚拟机

◆ LBA模式由硬盘控制器在硬件一级上提供支持，所以效率很高，兼容性很好。LBA模式不考虑扇区的物理位置（磁头号、磁道号），而是把它们全部组织起来统一编号。在这种编址方式下，原先的物理扇区被组织成逻辑扇区，且都有唯一的逻辑扇区号。

◆ 扇区在编号时，是以柱面为单位的。即，先是0面0道，接着是1面0道，直到把所有盘面上的0磁道处理完，再接着处理下一个柱面。之所以这样做，是因为我们讲过，要加速硬盘的访问速度，最好不移动磁头。

◆ [插图]这里，LBA是逻辑扇区号，C、H、S是想求得逻辑扇区号的那个物理扇区所在的磁道、磁头和扇区号。


第三十九章 6.2　欢迎来到主引导扇区

◆ 一个有效的主引导扇区，其最后2字节应当是0x55和0xAA。ROM-BIOS程序首先检测这两个标志，如果主引导扇区有效，则以一个段间转移指令jmp 0x0000:0x7c00跳到那里继续执行。


第四十一章 6.4　在屏幕上显示文字

◆ 传统上，这种专门用于显示字符的工作方式称为文本模式。文本模式和图形模式是显卡的两种基本工作模式，可以用指令访问显卡，设置它的显示模式。在不同的工作模式下，显卡对显存内容的解释是不同的。

◆ 8086可以访问1MB内存。其中，0x00000～9FFFF属于常规内存，由内存条提供；0xF0000～0xFFFFF由主板上的一个芯片提供，即ROM-BIOS。这样一来，中间还有一个320KB的空洞，即0xA0000～0xEFFFF。传统上，这段地址空间由特定的外围设备来提供，其中就包括显卡。

◆ 一直以来，0xB8000～0xBFFFF这段物理地址空间，是留给显卡的，由显卡来提供，用来显示文本。

◆ 为了访问显存，也需要使用逻辑地址，也就是采用“段地址:偏移地址”的形式，这是处理器的要求。考虑到文本模式下显存的起始物理地址是0xB8000，这块内存可以看成段地址为0xB800，偏移地址从0x0000延伸到0xFFFF的区域，因此我们可以把段地址定为0xB800。

◆ INTEL处理器不允许将一个立即数传送到段寄存器，它只允许这样的指令：[插图]

◆ 数字5和字符5是不同的，显卡在任何时候都认为你发送的是ASCII码。所以，你不应该发送0x05，而应该发送0x35。

◆ 屏幕上的每个字符对应着显存中连续2字节，前一个是字符的ASCII代码，后面是字符的显示属性，包括字符颜色（前景色）和底色（背景色）。

◆ 字符的显示属性（1字节）分为两部分，低4位定义的是前景色，高4位定义的是背景色。色彩主要由R、G、B这3位决定，毕竟我们知道，可以由红(R)、绿(G)、蓝(B)三原色来配出其他所有颜色。K是闪烁位，为0时不闪烁，为1时闪烁；I是亮度位，为0时正常亮度，为1时呈高亮。表6-2给出了背景色和前景色的所有可能值。

◆ 一般情况下，如果没有附加任何指示，段地址默认在段寄存器DS中。

◆ 段超越前缀“es:”。这就是说，我们明确要求处理器在生成物理地址时，使用段寄存器ES，而不是默认情况下的段寄存器DS。

◆ 一旦目的操作数被指明是“byte”的，那么，源操作数的宽度也就明确了。相反地，下面的指令就不需要任何修饰：[插图]

◆ 目的操作数的作用应该相当于一个“容器”，故必须是通用寄存器或者内存单元；源操作数呢，也可以是和目的操作数具有相同数据宽度的通用寄存器和内存单元，还可以是立即数。

◆ mov指令的目的操作数不允许为立即数，而且，目的操作数和源操作数不允许同时为内存单元。

◆ 不单是mov指令，其他指令都不支持在两个内存单元之间直接进行操作，包括加、减、乘、除和逻辑运算等指令。事情是明摆着的，既然增加了处理器的复杂性和用两条指令没什么区别，干脆就用两条指令好了。


第四十二章 6.5　显示标号的汇编地址

◆ 处理器访问内存时，采用的是“段地址:偏移地址”的模式。对于任何一个内存段来说，段地址可以开始于任何16字节对齐的地方，偏移地址则总是从0x0000开始递增的。

◆ 汇编地址是在源程序编译期间，编译器为每条指令确定的汇编位置(Assembly Position)，指示该指令相对于程序或者段起始处的距离，以字节计。当编译后的程序装入物理内存后，它又是该指令在内存段内的偏移地址。

◆ 在编译阶段，每条指令都被计算并赋予了一个汇编地址，就像它们已经被加载到内存中的某个段里一样。

◆ 源程序的编译是从上往下的，而内存地址的增长是从下往上的（从低地址往高地址方向增长）。

◆ 标号代表并指示它所在位置处的汇编地址

◆ DW(Declare Word)用于声明字数据，DD(Declare Double Word)用于声明双字（两个字）数据，DQ(Declare Quad Word)用于声明四字数据。DB、DW、DD和DQ并不是处理器指令，它只是编译器提供的汇编指令，所以称作伪指令(Pseudo Instruction)

◆ 2024/01/16发表想法

第一种除法

原文：第一种类型是用16位的二进制数除以8位的二进制数。在这种情况下，被除数必须在寄存器AX中，必须事先传送到寄存器AX里。除数可以由8位的通用寄存器或者内存单元提供。指令执行后，商在寄存器AL中，余数在寄存器AH中。

◆ 第一种类型是用16位的二进制数除以8位的二进制数。在这种情况下，被除数必须在寄存器AX中，必须事先传送到寄存器AX里。除数可以由8位的通用寄存器或者内存单元提供。指令执行后，商在寄存器AL中，余数在寄存器AH中。

◆ 任何时候，只要是在指令中涉及内存地址的，都允许使用段超越前缀

◆ 2024/01/16发表想法

第二种除法

原文：第二种类型是用32位的二进制数除以16位的二进制数。在这种情况下，因为16位的处理器无法直接提供32位的被除数，故要求被除数的高16位在寄存器DX中，低16位在寄存器AX中。

◆ 指令中的目的操作数是在编译阶段确定的

◆ xor，在数字逻辑里是异或(eXclusive OR)的意思，或者叫互斥或、互斥的或运算。

◆ xor指令的目的操作数可以是通用寄存器和内存单元，源操作数可以是通用寄存器、内存单元和立即数（不允许两个操作数同时为内存单元）。而且，异或操作是在两个操作数相对应的比特之间单独进行的。一般地，xor指令的两个操作数应当具有相同的数据宽度。

◆ 两条指令的源操作数都采用了二进制数的写法，NASM编译器允许使用下划线来分开它们，好处是可以更清楚地观察到那些我们感兴趣的比特。

◆ add指令需要两个操作数，目的操作数可以是8位或者16位的通用寄存器，或者指向8位或者16位实际操作数的内存地址；源操作数可以是相同数据宽度的8位或者16位通用寄存器、指向8位或者16位实际操作数的内存地址，或者立即数，但不允许两个操作数同时为内存单元。相加后，结果保存在目的操作数中。


第四十三章 6.6　使程序进入无限循环状态

◆ 编译器是如何区分这两种不同的转移方式呢？很简单，当它看到jmp之后是一个绝对地址，如0xF000:0x2000时，它就知道应当编译成使用操作码0xEA的直接绝对转移指令。相反地，如果它发现jmp之后是一个标号，那么，它就会编译成使用操作码为0xE9的相对转移指令。关键字“near”不是最主要的，它仅仅用于指示相对量是16位的。


第四十四章 6.7　完成并编译主引导扇区代码

◆ 一个有效的主引导扇区，其最后2字节的数据必须是0x55和0xAA。

◆ 在INTEL处理器上，将一个字写入内存时，是采用低端字节序的，低字节0x55置入低地址端（在前），高字节0xAA置入高地址端（在后）。

◆ 伪指令times可用于重复它后面的指令若干次。


第五十章 7.2　跳过非指令的数据区

◆ jmp near start这种指令，机器指令的操作码是0xE9，操作数是一个16位的相对偏移量，这叫作相对近转移


第五十一章 7.3　在数据声明中使用字面值

◆ 在NASM里，“\”是续行符，当一行写不下时，可以在行尾使用这个符号，以表明下一行与当前行应该合并为一行。和上一章相同，在用伪指令db声明字符的ASCII码数据时也可以使用字面值。在编译阶段，编译器将把“L”“a”等转换成与它们等价的ASCII代码。除了ASCII码，这里还声明了每个字符的显示属性值0x07，都是已经讲过的知识，相信很好理解。


第五十二章 7.4　段地址的初始化

◆ 我们可以把这512字节的区域看成一个单独的段，段的基地址是0x07C0，段长512字节。


第五十三章 7.5　段之间的批量数据传送

◆ movsb或者movsw指令。这两个指令通常用于把数据从内存中的一个地方批量地传送（复制）到另一个地方，处理器把它们看成数据串。但是，movsb的传送是以字节为单位的，而movsw的传送是以字为单位的。

◆ movsb和movsw指令执行时，原始数据串的段地址由DS指定，偏移地址由SI指定，简写为DS:SI；要传送到的目的地址由ES:DI指定；传送的字节数(movsb)或者字数(movsw)由CX指定。

◆ 正向传送是指传送操作的方向是从内存区域的低地址端到高地址端；反向传送则正好相反。正向传送时，每传送一字节(movsb)或者一个字(movsw)，SI和DI加1或者加2；反向传送时，每传送一字节(movsb)或者一个字(movsw)时，SI和DI减去1或者减去2。不管是正向传送还是反向传送，也不管每次传送的是字节还是字，每传送一次，CX的内容自动减1，因为CX用来指定传送的次数。

◆ 在8086处理器里，有一个特殊的寄存器，叫作FLAGS，翻译过来叫标志寄存器，用来存放各种标志信息。

◆ 位10是方向标志DF(Direction Flag)，通过将这一位清0或者置1，就能控制movsb和movsw的传送方向。

◆ 源程序第19行是方向标志清0指令cld。这是个无操作数指令，与其相反的是置方向标志指令std。cld指令将DF标志清0，以指示传送是正方向的。和cld功能相反的是std指令，它将DF标志置位(1)。此时，传送的方向是从高地址到低地址。

◆ movsw指令，操作码是0xA5，该指令没有操作数。使用movsw而不是movsb的原因是按字操作比按字节操作要快。

◆ 单纯的movsb和movsw只能执行一次，如果希望处理器自动地反复执行，需要加上指令前缀rep(repeat)，意思是CX不为零则重复。rep movsw的操作码是0xF3 0xA5，它将重复执行movsw直到CX的内容为零。


第五十四章 7.6　使用循环分解数位

◆ 循环依靠的是循环指令loop

◆ loop digit指令也是颇具迷惑性的指令，它的机器指令操作码是0xE2，后面跟着一字节的操作数，而且也是相对于标号处的偏移量，是在编译阶段，编译器用标号digit所在位置的汇编地址减去loop指令的下一条指令的汇编地址得到的。

◆ mov［bx］，dl做相同的事情，那就是把寄存器DL中的内容，传送到以寄存器DS的内容为段地址，以寄存器BX的内容为偏移地址的内存单元中去

◆ 指令中的中括号是必需的，否则就是传送到寄存器BX中，而不是寄存器BX的内容所指示的内存单元了。

◆ 在8086处理器上，如果要用寄存器来提供偏移地址，只能使用寄存器BX、SI、DI、BP，不能使用其他寄存器。

◆ 寄存器BX最初的功能之一就是用来提供数据访问的基地址，所以又叫基址寄存器(Base Address Register)。之所以不能用寄存器SP、IP、AX、CX、DX，这是一种硬性规定，说不上有什么特别的理由。

◆ 可以在任何带有内存操作数的指令中使用寄存器BX、SI或者DI提供偏移地址。

◆ inc是加1指令，操作数可以是8位或者16位的寄存器，也可以是字节或者字内存单元。

◆ 和inc指令相对的是dec指令，用于将目标操作数的内容减1

◆ 在指令的地址部分使用寄存器，而不是数值或者标号（其实标号是数值的等价形式，在编译后也是数值）有一个明显的好处，那就是可以在循环体里方便地改变偏移地址，如果使用数值就做不到这一点。


第五十五章 7.7　计算机中的负数

◆ 十进制数-1在寄存器AL中的二进制形式是[插图]即0xFF；十进制数-2在寄存器AL中的二进制形式是[插图]即0xFE。如果是16位的寄存器，则相应地，要保留相减结果的最右边16位。因此，十进制数-1在寄存器AX中的二进制形式是[插图]即0xFFFF；十进制数-2在寄存器AX中的二进制形式是[插图]即0xFFFE。

◆ 有符号数是分正负的，而且规定，数的正负要通过它的最高位来辨别。如果最高位是0，它就是正数；如果是1，就是负数。如此一来，在8位的字节运算环境中，正数的范围是00000000～01111111，即十进制的0～127；负数的范围是10000000～11111111，即十进制的-128～-1。

◆ 因为“负数的负数”是正数，所以只需要用0减去这个负数就行。

◆ 在8086处理器中，有一条指令专门做这件事，它就是neg。neg指令带有一个操作数，可以是8位或者16位的寄存器，或者内存单元。如[插图]它的功能很简单，用0减去指令中指定的操作数

◆ cbw没有操作数，操作码为98。它的功能是，将寄存器AL中的有符号数扩展到整个寄存器AX。举个例子，如果寄存器AL中的内容为01001111，那么执行该指令后，寄存器AX中的内容为0000000001001111；如果寄存器AL中的内容为10001101，执行该指令后，寄存器AX中的内容为1111111110001101。

◆ cwd也没有操作数，操作码为99。它的功能是，将寄存器AX中的有符号数扩展到DX:AX。举个例子，如果寄存器AX中的内容为0100111101111001，那么执行该指令后，寄存器DX中的内容为0000000000000000，寄存器AX中的内容不变；如果寄存器AX中的内容为1000110110001011，那么执行该指令后，寄存器DX中的内容为1111111111111111，寄存器AX中的内容同样不变。

◆ 很多处理器内部不构造减法电路，而是使用加法电路来做减法。

◆ 减法指令sub，该指令和加法指令add相似，目的操作数可以是8位或者16位通用寄存器，也可以是8位或者16位的内存单元；源操作数可以是通用寄存器，也可以是内存单元或者立即数（不允许两个操作数同时为内存单元）。

◆ 指令div。严格地说，它应该叫作无符号除法指令(Unsigned Divide)，因为这条指令只能工作于无符号数。

◆ 处理器专门提供了一个有符号数除法指令idiv(Signed Divide)。idiv的指令格式和div相同，除了它是专门用于计算有符号数的。

◆ 如果是无符号数计算，必须使用div指令；如果你是在做有符号数计算，就应当使用idiv指令。


第五十六章 7.8　数位的显示

◆ 寄存器SI的作用相当于索引，因此它被称为索引寄存器(Index Register)，或者叫变址寄存器。另一个常用的变址寄存器是DI。

◆ 数据的传送是按低端字节序的，寄存器的低字节传送到显示缓冲区的低地址部分（字节），寄存器的高字节传送到显示缓冲区的高地址部分（字节）。

◆ 指令jns show的意思是，如果未设置符号位，则转移到标号“show”所在的位置处执行。

◆ INTEL处理器的标志寄存器里有符号位SF(Sign Flag)，很多算术逻辑运算都会影响到该位，比如这里的dec指令。如果计算结果的最高位是比特“0”，处理器把SF位置“0”，否则SF位置“1”。


第五十七章 7.9　其他标志位和条件转移指令

◆ 奇偶标志位PF当运算结果出来后，如果最低8位中，有偶数个为1的比特，则PF=1；否则PF=0。

◆ 当处理器进行算术操作时，如果最高位有向前进位或借位的情况发生，则CF=1；否则CF=0。

◆ 溢出标志OF，该标志的意思是，假定你进行的是有符号数运算，如果运算结果是正确的，那么OF=0，否则OF=1。

◆ 简单地说，OF标志用于指示两个有符号数的运算结果是否错误。

◆ [插图]

◆ 条件转移指令的操作数是标号。编译成机器码后，操作数是一个立即数，是相对于目标指令的偏移量。在16位处理器上，偏移量可以是8位（短转移）或者16位（相对近转移）。

◆ jz的意思是结果为零（ZF标志为1）则转移；jnz的意思是结果不为零（ZF标志为0）则转移。

◆ jo的意思是结果溢出（OF标志为1）则转移，jno的意思是结果未溢出（OF标志为0）则转移。

◆ jc的意思是有进位（CF标志为1）则转移，jnc的意思是没有进位（CF标志为0）则转移。

◆ jp的意思是如果PF标志为1则转移，jnp的意思是如果PF标志不为1（为0）则转移。

◆ 比较指令cmp，它需要两个操作数，目的操作数可以是8位或者16位通用寄存器，也可以是8位或者16位内存单元；源操作数可以是与目的操作数宽度一致的通用寄存器、内存单元或者立即数，但两个操作数同时为内存单元的情况除外。

◆ cmp指令在功能上和sub指令相同，唯一不同之处在于，cmp指令仅仅根据计算的结果设置相应的标志位，而不保留计算结果，因此也就不会改变两个操作数的原有内容。cmp指令将会影响到CF、OF、SF、ZF、AF和PF标志位。

◆ 条件转移指令是jcxz(jump if CX is zero)，意思是当寄存器CX的内容为零时则转移。执行这条指令时，处理器先测试寄存器CX是否为零。


第五十八章 7.10　NASM编译器的$和$$标记

◆ NASM编译器提供了一个标记“$”，该标记等同于标号，你可以把它看成一个隐藏在当前行行首的标号。因此，jmp near $的意思是，转移到当前指令继续执行，它和[插图]是一样的，没有区别，但不需要使用标号，更不必为给标号起一个有意义的名字而伤脑筋。

◆ $是当前位置的汇编地址

◆ $$是NASM编译器提供的另一个标记，代表当前汇编节（段）的起始汇编地址。当前程序没有定义节或段，就默认地自成一个汇编段，而且起始的汇编地址是0（程序起始处）。这样，用当前汇编地址减去程序开头的汇编地址(0)，就是程序实体的大小。


第六十六章 8.5　累加和各个数位的分解与显示

◆ 栈也被定义成一个内存段，叫栈段(Stack Segment)，由段寄存器SS指向。

◆ 栈指针寄存器SP(Stack Pointer)来指示下一个数据应当压入栈内的什么位置，或者数据从哪里出栈。

◆ 定义栈需要两个连续的步骤，即初始化段寄存器SS和栈指针SP的内容。

◆ ，or执行的是逻辑“或”。数字逻辑中的“或”用于表示两个命题并列的情况。如果0代表假，1代表真

◆ or指令的目的操作数可以是8位或者16位的通用寄存器，或者包含8/16位实际操作数的内存单元，源操作数可以是与目的操作数数据宽度相同的通用寄存器、内存单元或者立即数。

◆ or指令不允许目的操作数和源操作数都是内存单元的情况出现。当or指令执行时，两个操作数相对应的比特之间分别进行各自的逻辑“或”运算，结果位于目的操作数中。

◆ or指令对标志寄存器的影响是：OF和CF位被清零，SF、ZF、PF位的状态依计算结果而定，AF位的状态未定义。

◆ 在16位处理器上，and指令的两个操作数都应当是字节或者字。其中，目的操作数可以是通用寄存器和内存单元；源操作数可以是通用寄存器、内存单元或者立即数，但不允许两个操作数同时为内存单元，而且它们在数据宽度上应当一致。

◆ and指令执行后，OF和CF位被清零，SF、ZF、PF位的状态依计算结果而定，AF位的状态未定义。

◆ push指令只接受16位的操作数，为什么要对内存操作数使用关键字“word”。事实上，8086处理器只能压入一个字；但其后的32位和64位处理器允许压入字、双字或者四字，因此，关键字是必不可少的。

◆ 代码段在处理器上执行时，是由低地址端向高地址端推进的，而压栈操作则正好相反，是从高地址端向低地址端推进的。

◆ push指令不影响任何标志位。

◆ 2024/01/30发表想法

数值入栈，寄存器中的值不变

原文：push指令的操作数可以是16位寄存器或者16位内存单元，push指令执行后，压入栈中的仅仅是该寄存器或者内存单元里的数值，与该寄存器或内存单元不再相干。

◆ 栈在本质上也只是普通的内存区域，之所以要用push和pop指令来访问，是因为你把它看成栈而已。实际上，如果你把它看成普通的数据段而忘掉它是一个栈，那么它将不再神秘。

◆ 要注意保持栈平衡。如果在做某件事的时候要使用栈，那么，栈指针寄存器SP在做这件事之前的值，应当和这件事做完后的值相同。就是说，push指令和pop指令的数量应当是相同的。

◆ 在编写程序前，必须充分估计所需要的栈空间，以防止破坏有用的数据。特别是在栈段和其他段属于同一个段的时候。

◆ 尽管不能完全阻止程序中的错误，但是，通过将栈定义到一个单独的64KB段，可以使错误仅局限于栈，而不破坏其他段的有用数据。假如栈的段地址是0x0000，大小是64KB，那么，无论SP怎样变化，压栈和出栈操作始终会在该段内进行，而不会影响到其他无关的内存区域。


第六十八章 8.7　8086处理器的寻址方式

◆ 寻址方式就是如何找到要操作的数据，以及如何找到存放操作结果的地方。

◆ 8086处理器访问内存时，采用的是段地址左移4位，然后加上偏移地址，来形成20位物理地址的模式，段地址由4个段寄存器之一来提供，偏移地址要由指令来提供。

◆ 所谓的内存寻址方式，就是如何在指令中指定操作数的偏移地址，供处理器访问内存时使用，这个偏移地址也叫有效地址(Effective Address, EA)。换句话说，内存寻址方式就是在指令中指定偏移地址（有效地址）如何计算。

◆ 基址寻址，就是先指定一个基准位置，数据的偏移地址（有效地址）取决于它到基准位置的位移或者说距离(Displacement)。

◆ 要使用基址寻址的话，必须在指令的地址部分使用基址寄存器BX或者BP来提供一个基准地址。

◆ 它采用是基址寄存器BP，在形成20位的物理地址时，默认的段寄存器是SS。也就是说，它经常用于访问栈。这条指令执行时，处理器将栈段寄存器SS的内容左移4位，加上寄存器BP的内容，形成20位的物理地址，并将该地址处的一个字传送到寄存器AX中。

◆ 变址寻址类似于基址寻址，唯一不同之处在于这种寻址方式使用的是变址寄存器（或称索引寄存器）SI和DI。

◆ 和基址寻址一样，当带有这种操作数的指令执行时，除非使用了段超越前缀，处理器会访问由段寄存器DS指向的数据段，偏移地址由寄存器SI或者DI提供。

◆ 使用基址变址的操作数可以使用一个基址寄存器（BX或者BP），外加一个变址寄存器（SI或者DI）。在这种寻址方式下，基址寄存器BX或者BP是固定不变的，是真正作为基地址来使用的；变址寄存器SI或者DI是可变的，用来提供位移。

◆ 基址变址寻址允许在基址寄存器和变址寄存器的基础上再带一个位移，但它必须是一个数值。


第七十二章 9.2　用户程序的结构

◆ INTEL 8086处理器的工作模式是将内存分成逻辑上的段，指令的获取和数据的访问一律按“段地址:偏移地址”的方式进行。

◆ INTEL处理器要求段在内存中的起始物理地址起码是16字节对齐的，或者说必须是16的倍数，能被16整除。编写程序时定义的段迟早要加载到内存中，成为内存中的段，所以在编写源程序时定义的段也必须至少按16字节对齐。

◆ 要在编写程序时指定段的对齐方式，应该使用“align=”子句，并指定一个具体的对齐。比如说，“align=16”就表示段是16字节对齐的，“align=32”就表示段是32字节对齐的。

◆ 段的汇编地址其实就是段内第一个元素（数据、指令）到整个程序起始处的距离。

◆ 为了将一个段对齐于特定的汇编地址，可能需要在它前面的那个段内填充数据。

◆ 2024/02/01发表想法

section.段名称.start

原文：每个段都有一个汇编地址，它是相对于整个程序开头(0)的。为了方便取得该段的汇编地址，NASM编译器提供了以下的表达式，可以用在你的程序中

◆ 段定义语句还可以包含“vstart=”子句。在没有vstart子句的时候，尽管定义了段，但是，引用某个标号时，该标号处的汇编地址依然是从整个程序的开头计算的，而不是从段的开头处计算的，这就很麻烦（有时候也很有用）。因此，vstart可以解决这个问题。

◆ “putch”是段code中的一个标号，原则上，该标号代表的汇编地址应该从程序开头计算，而不是从它所在的段开始计算。但是，因为段code的定义中有“vstart=0”子句，所以，标号“putch”的汇编地址要从它所在段的开头计算，而且从0开始计算。

◆ 2024/02/01发表想法

程序头部必须信息1

原文：①用户程序的尺寸，即以字节为单位的大小。这对加载器来说是很重要的，加载器需要根据这一信息来决定读取多少个逻辑扇区（在本书中，所有程序在硬盘上所占用的逻辑扇区都是连续的）。

◆ 该段并没有vstart子句，所以，标号“program_end”所代表的汇编地址是从整个程序的开头计算的。换句话说，program_end所代表的汇编地址，在数值上等于整个程序的长度。

◆ 2024/02/01发表想法

程序头部必需信息2

原文：②应用程序的入口点，包括段地址和偏移地址。加载器并不清楚用户程序的分段情况，更不知道第一条要执行的指令在用户程序中的位置。因此，必须在头部给出第一条指令的段地址和偏移地址，这就是所谓的应用程序入口点(Entry Point)。

◆ 2024/02/01发表想法

程序头部必需信息3

原文：③段重定位表。用户程序可能包含不止一个段，比较大的程序可能会包含多个代码段和多个数据段。这些段如何使用是用户程序自己的事，但前提是程序加载到内存后，每个段的地址必须重新确定一下。

◆ 段的重定位是加载器的工作，它需要知道每个段在用户程序内的位置，即它们分别位于用户程序内的多少字节处。为此，需要在用户程序头部建立一张段重定位表。


第七十三章 9.3　加载程序（器）的工作流程

◆ 从大的方面来说，加载器要加载一个用户程序，并使之开始执行，需要决定两件事。第一，看看内存中的什么地方是空闲的，即从哪个物理内存地址开始加载用户程序；第二，用户程序位于硬盘上的什么位置，它的起始逻辑扇区号是多少。

◆ 常数是用伪指令equ声明的，它的意思是“等于”。本语句的意思是，用标号app_lba_start来代表数值100

◆ 物理地址0x0FFFF以下，是加载器及其栈的势力范围；物理地址A0000以上，是BIOS和外围设备的势力范围，有很多传统的老式设备将自己的存储器和只读存储器映射到这个空间。

◆ 因为该定义中有“vstart=0x7c00”子句，所以，它就不那么多余了。一旦有了该子句，段内所有元素的汇编地址都将从0x7c00开始计算。否则，因为主引导程序的实际加载地址是0x0000:0x7c00，当我们引用一个标号时，还得手工加上那个落差0x7c00。

◆ 使用输入输出控制设备集中器(I/O Controller Hub, ICH)芯片，该芯片的作用是连接不同的总线，并协调各个I/O接口对处理器的访问。在个人计算机上，这块芯片就是所谓的南桥。

◆ 处理器通过局部总线连接到ICH内部的处理接口电路。然后，在ICH内部，又通过总线与各个I/O接口相连。在ICH内部，集成了一些常规的外围设备接口，如USB、PATA(IDE)、SATA、老式总线接口(LPC)、时钟等，这些东西对计算机来说必不可少，故直接集成在ICH内，我们后面还会详细介绍它们的功能。

◆ [插图]

◆ ICH还提供了对PCI或者PCI Express总线的支持，该总线向外延伸，连接着主板上的若干个扩展槽，就是刚才说的插槽。举个实例，如果你想连接显示器，那么就要先插入显卡，然后再把显示器接到显卡上。

◆ 处理器是通过端口(Port)来和外围设备打交道的。本质上，端口就是一些寄存器，类似于处理器内部的寄存器。不同之处仅仅在于，这些叫作端口的寄存器位于I/O接口电路中。

◆ PATA/SATA接口就有几个端口，分别是命令端口（当向该端口写入0x20时，表明是从硬盘读数据；写入0x30时，表明是向硬盘写数据）、状态端口（处理器根据这个端口的数据来判断硬盘工作是否正常，操作是否成功，发生了哪种错误）、参数端口（处理器通过这些端口告诉硬盘读写的扇区数量，以及起始的逻辑扇区号）和数据端口（通过这个端口连续地取得要读出的数据，或者通过这个端口连续地发送要写入硬盘的数据）。

◆ ICH芯片内部通常集成了两个PATA/SATA接口，分别是主硬盘接口和副硬盘接口。这样一来，主硬盘接口分配的端口号是0x1f0～0x1f7，副硬盘接口分配的端口号是0x170～0x177。

◆ 在INTEL的系统中，只允许65536（十进制数）个端口存在，端口号从0到65535(0x0000～0xffff)。因为是独立编址，所以，端口的访问不能使用类似于mov这样的指令，取而代之的是in和out指令。

◆ in指令的目的操作数必须是寄存器AL或者AX，当访问8位的端口时，使用寄存器AL；访问16位的端口时，使用AX。in指令的源操作数应当是寄存器DX，用来指定端口号。

◆ in al，dx的机器指令码是0xEC，in ax，dx的机器指令码是0xED，都是一字节的。之所以如此简短，是因为in指令不允许使用别的通用寄存器，也不允许使用内存地址作为操作数。

◆ in指令不影响任何标志位。

◆ out指令正好和in指令相反，目的操作数可以是8位立即数或者寄存器DX，源操作数必须是寄存器AL或者AX。

◆ out指令不影响任何标志位。

◆ 硬盘读写的基本单位是扇区。就是说，要读就至少读一个扇区，要写就至少写一个扇区，不可能仅读写一个扇区中的几个字节。这样一来，就使得主机和硬盘之间的数据交换是成块的，所以硬盘是典型的块设备。

◆ 从硬盘读写数据，最经典的方式是向硬盘控制器分别发送磁头号、柱面号和扇区号（扇区在某个柱面上的编号），这称为CHS模式。

◆ 最早的逻辑扇区编址方法是LBA28，使用28比特来表示逻辑扇区号，从逻辑扇区0x0000000到0xFFFFFFF，共可以表示228=268435456个扇区。每个扇区有512字节，所以LBA28可以管理128 GB的硬盘。

◆ LBA48，采用48比特来表示逻辑扇区号。如此一来，就可以管理131072 TB的硬盘容量了。

◆ 个人计算机上的主硬盘控制器被分配了8位端口，端口号从0x1f0到0x1f7。

◆ 2024/02/02发表想法

读取硬盘扇区第一步

原文：第1步，设置要读取的扇区数量。这个数值要写入0x1f2端口。这是个8位端口，因此每次只能读写255个扇区

◆ 2024/02/02发表想法

读取硬盘扇区第二步

原文：第2步，设置起始LBA扇区号。扇区的读写是连续的，因此只需要给出第一个扇区的编号就可以了。28位的扇区号太长，需要将其分成4段，分别写入端口0x1f3、0x1f4、0x1f5和0x1f6。其中，0x1f3号端口存放的是0～7位；0x1f4号端口存放的是8～15位；0x1f5号端口存放的是16～23位，最后4位在0x1f6号端口。

◆ 在现行的体系下，每个PATA/SATA接口允许挂接两块硬盘，分别是主盘(Master)和从盘(Slave)。如图9-11所示，0x1f6端口的低4位用于存放逻辑扇区号的24～27位，第4位用于指示硬盘号，0表示主盘，1表示从盘。高3位是“111”，表示LBA模式。

◆ 2024/02/02发表想法

读取硬盘扇区第三步

原文：第3步，向端口0x1f7写入0x20，请求硬盘读。

◆ 2024/02/02发表想法

读取硬盘扇区第四步

原文：第4步，等待读写操作完成。端口0x1f7既是命令端口，又是状态端口。在通过这个端口发送读写命令之后，硬盘就忙乎开了。如图9-12所示，在它内部操作期间，它将0x1f7端口的第7位置“1”，表明自己很忙。一旦硬盘系统准备就绪，它再将此位清零，说明自己已经忙完了，同时将第3位置“1”，意思是准备好了，请求主机发送或者接收数据。

◆ 来看看指令and al，0x88。0x88的二进制形式是10001000，这意味着我们想用这条指令保留住寄存器AL中的第7位和第3位，其他无关的位都清零。此时，如果寄存器AL中的二进制数是00001000(0x08)，那就说明可以退出等待状态，继续往下操作，否则继续等待。

◆ 2024/02/02发表想法

读取硬盘扇区第五步

原文：第5步，连续取出数据。0x1f0是硬盘接口的数据端口，而且还是一个16位端口。一旦硬盘控制器空闲，且准备就绪，就可以连续从这个端口写入或者读取数据。

◆ 0x1f1端口是错误寄存器，包含硬盘驱动器最后一次执行命令后的状态（错误原因）。

◆ 过程(Procedure)又叫例程，或者子程序、子过程、子例程(Sub-routine)，不管怎么称呼，实质都一样，都是一段普通的代码。处理器可以用过程调用指令转移到这段代码执行，在遇到过程返回指令时重新返回到调用处的下一条指令接着执行。

◆ 要调用过程，需要该过程的地址。一般来说，过程的第一条指令需要一个标号，以方便引用该过程。

◆ 编写过程的好处是只用编写一次，以后只需要“调用”即可。所以，代码的灵活性和通用性尤其重要。具体到这里，就是每次读硬盘时的起始逻辑扇区号和数据保存位置都不相同，这就涉及所谓的参数传递。

◆ 参数传递最简单的办法是通过寄存器。在这里，LBA扇区号是28位的，但寄存器的长度都是16位的，所以，主程序把起始逻辑扇区号分成高12位和低16位两部分，高12位左侧加0扩展到16位，存放在寄存器DI中，低16位存放在寄存器SI中，并约定将读出来的数据存放到由段寄存器DS指向的数据段中，起始偏移地址在寄存器BX中。

◆ 为了让主程序的执行不失连续性，在过程的开头，应当将本过程要用到（内容肯定会被破坏）的寄存器临时压栈，并在返回到调用点之前出栈恢复。

◆ 我们将把过程所在的标号作为过程的名字，即过程名。但是我们知道，它实际上代表过程的起始汇编地址。

◆ 第一种是16位相对近调用。近调用的意思是被调用的目标过程位于当前代码段内，而非另一个不同的代码段，所以只需要得到偏移地址即可。16位相对近调用是三字节指令，操作码为0xE8，后跟16位的操作数，因为是相对调用，故该操作数是当前call指令相对于目标过程的偏移量。计算过程如下：用目标过程的汇编地址减去当前call指令的下一条指令的汇编地址，保留16位的结果。

◆ 近调用的特征是在指令中使用关键字“near”。

◆ 因为16位相对近调用的操作数是两个汇编地址相减的相对量，所以，如果被调用过程在当前指令的前方（指令执行的方向），也就是说，论汇编地址，它比call指令的要大，那么该相对量是一个正数；反之，就是一个负数。所以，它的机器指令操作数是一个16位的有符号数。换句话说，被调用过程的首地址必须位于距离当前call指令-32768～32767字节的地方。

◆ 标号是数值的等价形式，是代表标号处的汇编地址。在指令编译阶段，它首先会被转化成数值。

◆ 第二种是16位间接绝对近调用。这种调用也是近调用，只能调用当前代码段内的过程，指令中的操作数不是偏移量，而是被调用过程的真实偏移地址，故称为绝对地址。不过，这个偏移地址不是直接出现在指令中的，而是由16位的通用寄存器或者16位的内存单元间接给出的。

◆ 第一条指令的机器码为FF D1，被调用过程的偏移地址位于寄存器CX内，在指令执行的时候由处理器从该寄存器取得，并直接取代指令指针寄存器IP原有的内容。第二条指令的机器码为FF 16 00 30。当这条指令执行时，处理器访问数据段（使用段寄存器DS），从偏移地址0x3000处取得一个字，作为目标过程的真实偏移地址，并用它取代指令指针寄存器IP原有的内容。

◆ 间接绝对近调用指令在执行时，处理器首先按以上的方法计算被调用过程的偏移地址，然后将指令指针寄存器IP的当前值压栈，最后用计算出来的偏移地址取代寄存器IP原有的内容。

◆ 由于间接绝对近调用的机器指令操作数是16位的绝对地址，因此，它可以调用当前代码段任何位置处的过程。

◆ 第三种是16位直接绝对远调用。这种调用属于段间调用，即调用另一个代码段内的过程，所以称为远调用(far call)。很容易想到，远调用既需要被调用过程所在的段地址，也需要该过程在段内的偏移地址。

◆ “16位”是针对偏移地址来说的，而不是限定段地址，尽管段地址事实上也是16位的；“直接”的意思是，段地址和偏移地址直接在call指令中给出了。当然，这里的地址也是绝对地址。

◆ 这条指令编译后的机器码为9A 30 00 00 20，0x9A是操作码，后面跟着的两个字分别是偏移地址和段地址，按规定，偏移地址在前，段地址在后。

◆ 处理器在执行时，首先将代码段寄存器CS的当前内容压栈，接着再把指令指针寄存器IP的当前内容压栈。紧接着，用指令中给出的段地址代替CS原有的内容，用指令中给出的偏移地址代替指令指针寄存器IP原有的内容。这直接导致处理器从新的位置开始执行。

◆ 第四种是16位间接绝对远调用。这也属于段间调用，被调用过程位于另一个代码段内，而且，被调用过程所在的段地址和偏移地址是间接给出的。还有，这里的“16位”同样是用来限定偏移地址的。

◆ 间接远调用必须使用关键字“far”，这一点务必牢记。因为是远调用，也就是段间调用，所以，必须给出被调用过程的段地址和偏移地址。但是，段地址和偏移地址在内存中的其他位置，指令中仅仅给出的是该位置的偏移地址，需要处理器在执行指令的时候自行按图索骥，找到它们。

◆ “过程”就是例行公事，可以随时根据需要调用，但过程执行完了呢，还得返回到调用点继续执行下一条指令，这称为过程返回(Procedure Return)。

◆ ret和retf经常用作call和call far的配对指令。ret是近返回指令，当它执行时，处理器只做一件事，那就是从栈中弹出一个字到指令指针寄存器IP中。

◆ retf是远返回指令(return far)，它的工作稍微复杂一点点。当它执行时，处理器分别从栈中弹出两个字到指令指针寄存器IP和代码段寄存器CS中。

◆ call指令在执行过程调用时不影响任何标志位，ret/retf指令对标志位也没有任何影响。

◆ [插图]

◆ [插图]图9-17　逻辑右移

◆ shr指令的目的操作数可以是8位或16位的通用寄存器或者内存单元，源操作数可以是数字1、8位立即数或者寄存器CL。

◆ ror的配对指令是循环左移指令rol(ROtate Left)。ror、rol、shl、shr的指令格式都是相同的。

◆ [插图]图9-18　循环右移

◆ 2024/02/03发表想法

无条件转移指令

原文：(1)相对短转移
相对短转移的操作码为0xEB，操作数是相对于目标位置的偏移量，仅1字节，是个有符号数。由于这个原因，该指令属于段内转移指令，而且只允许转移到距离当前指令-128～127字节的地方。相对短转移指令必须使用关键字“short”。

◆ 相对短转移指令的汇编语言操作数只能是标号和数值。

◆ 在指令执行时，处理器把指令中的操作数加到指令指针寄存器IP上，这会导致指令的执行流程转向目标地址处。

◆ 2024/02/03发表想法

无条件转移指令

原文：(2)16位相对近转移
和相对短转移不同，16位相对近转移指令的转移范围稍大一些。它的机器指令操作码为0xE9，而且，该指令的长度为3字节，操作码0xE9后面还有一个16位（2字节）的操作数。
因为是近转移，故其属于段内转移。“相对”的意思同样是指它的操作数是一个相对量，是相对于目标位置处的偏移量。在源程序编译阶段，编译器用目标位置的汇编地址减去当前指令的下一条指令的汇编地址，保留16位的结果，作为机器指令的操作数。由于这是一个16位的有符号数，故可以转移到距离当前指令-32768～32767字节的地方。
16位相对近转移指令应当使用关键字“near”

◆ 2024/02/03发表想法

无条件转移指令

原文：(3)16位间接绝对近转移
这种转移方式也是近转移，即只在段内转移。但是，转移到的目标偏移地址不是在指令中直接给出的，而是用一个16位的通用寄存器或者内存地址来间接给出的。

◆ 注意，jmp bx和jmp［bx］是完全不同的，不要犯迷糊。前者，要转移的绝对偏移地址位于寄存器BX中；后者，偏移地址位于由BX所指向的内存字单元中。

◆ 2024/02/03发表想法

无条件转移指令

原文：像这种直接在指令中给出段地址和偏移地址的转移指令，就是直接绝对远转移指令。“16位”仅仅用来限定偏移地址部分，指偏移地址是16位的。

◆ 2024/02/04发表想法

无条件转移指令

原文：(5)16位间接绝对远转移(jmp far)
远转移的目标地址可以通过访问内存来间接得到，这叫间接远转移，但是要使用关键字“far”。

◆ 关键字“far”的作用是告诉编译器，该指令应当编译成一个远转移。处理器执行这条指令后，访问段寄存器DS所指向的数据段，从指令中给出的偏移地址处取出两个字，分别用来替代段寄存器CS和指令指针寄存器IP的内容。


第七十四章 9.4　用户程序的工作流程

◆ 允许在一个过程中调用另一个过程，这称为过程嵌套。因为每次调用过程时，处理器都把返回地址压在栈中，返回时从栈中取得返回地址，所以，只要栈是安全的，嵌套的过程都能层层返回。

◆ 光标(Cursor)是在屏幕上有规律地闪动的一条小横线，通常用于指示下一个要显示的字符位置，这对很多年龄比较大的人来说很熟悉（前提是他们以前也用过计算机）。在那个时代，还没有基于图形显示技术的Windows，所有的软件都在文本模式下工作，而基于硬件的光标只在文本模式下才会出现。

◆ 光标在屏幕上的位置保存在显卡内部的两个光标寄存器中，每个寄存器是8位的，合起来形成一个16位的数值。比如，0表示光标在屏幕上第0行第0列，80表示它在第1行第0列，因为标准VGA文本模式是25行，每行80个字符。这样算来，当光标在屏幕右下角时，该值为25×80-1=1999。光标寄存器是可读可写的。你可以从中读出光标的位置，也可以通过它设置光标的位置。能够通过写入一个数值来设定光标的位置，这不是恩赐，而是责任，因为显卡从来不自动移动光标位置，这个任务是你的。现在你总算明白为什么它是可写的了吧？

◆ 显卡的操作非常复杂，内部的寄存器也不是一般的多。为了不过多占用主机的I/O空间，很多寄存器只能通过索引寄存器间接访问。

◆ 索引寄存器的端口号是0x3d4，可以向它写入一个值，用来指定内部的某个寄存器。比如，两个8位的光标寄存器，其索引值分别是14(0x0e)和15(0x0f)，分别用于提供光标位置的高8位和低8位。

◆ 指定了寄存器之后，要对它进行读写，这可以通过数据端口0x3d5来进行。

◆ mul指令可以用8位的通用寄存器或者内存单元中的数和寄存器AL中的内容相乘，结果是16位，在AX寄存器中；也可以用16位的通用寄存器或者内存单元中的数和寄存器AX中的内容相乘，结果是32位，高16位和低16位分别在DX和AX中。

◆ mul指令执行后，要是结果的高一半为全0，则OF和CF清零，否则置1。对SF、ZF、AF和PF标志的影响未定义。

◆ 滚动屏幕内容，实质上就是将屏幕上第2～25行的内容整体往上提一行，最后用黑底白字的空白字符填充第25行，使这一行什么也不显示。


第七十八章 第10章　中断和动态时钟显示

◆ 为了分享计算能力，处理器应当能够为多用户多任务提供硬件一级的支持。在单处理器的系统中，允许同时有多个程序在内存中等待处理器的执行。

◆ 为了在需要的时候打断处理器当前的执行流程，去做另外的事情，执行别的代码，或者去执行另一个程序，中断(Interrupt)这种工作机制就应运而生了。


第七十九章 10.1　外部硬件中断

◆ 外部硬件中断是通过两个信号线引入处理器内部的。从很早的时候起，也就是8086处理器的时代，这两根线的名字就叫NMI和INTR。[插图]图10-1　INTEL处理器上的非屏蔽中断

◆ 处理器的设计者希望通过两个引脚来区别对待不同的中断信号。对于那些不紧急，不用着急处理的中断信号，应该从INTR引脚输入。在处理器内部，根据需要，可以屏蔽掉从这个引脚来的中断信号，不对它们进行处理。因此，从INTR输入的中断信号叫作可屏蔽中断。

◆ 所有严重事件都必须无条件地加以处理，由这类事件引发的中断信号应当通过NMI引脚送入处理器，这些严重的事件包括不间断电源的后备电池即将耗尽、内存校验错误、I/O检验错误，等等。在处理器内部，对于从NMI引脚来的中断信号不会作屏蔽和过滤，而是必须进行处理。因为这个原因，从NMI引脚来的中断信号称为非屏蔽中断(Non Maskable Interrupt, NMI)。

◆ NTEL处理器规定，NMI中断信号由0跳变到1后，至少要维持4个以上的时钟周期才算是有效的，才能被识别。

◆ 当一个中断发生时，处理器将会通过中断引脚NMI和INTR得到通知。除此之外，它还应当知道发生了什么事，以便采取适当的处理措施。每种类型的中断都被统一编号，这称为中断类型号、中断向量或者中断号。

◆ 在实模式下，NMI被赋予了统一的中断号2，不再进行细分。一旦发生2号中断，处理器和软件系统通常会放弃继续正常工作的“念头”，也不会试图纠正已经发生的问题和错误，很可能只是由软件系统给出一个提示信息。

◆ 可屏蔽中断是通过INTR引脚进入处理器内部的。像NMI一样，不可能为每一个中断源都提供一个引脚，但与NMI不同的是，需要区分中断的类型和来源。在这种情况下，需要一个代理，来接受外部设备发出的中断信号。还有，多个设备同时发出中断请求的概率也是很高的，所以该代理的任务还包括对它们进行仲裁，以决定让它们中的哪一个优先向处理器提出服务请求。

◆ INTEL处理器允许256个中断，中断号的范围是0～255，8259负责提供其中的15个，但中断号并不固定。之所以不固定，是因为当初设计的时候，允许软件根据自己的需要灵活设置中断号，以防止发生冲突。该中断控制器芯片有自己的端口号，可以像访问其他外部设备一样用in和out指令来改变它的状态，包括各引脚的中断号。正是因为这样，它又叫可编程中断控制器(Programmable Interrupt Controller, PIC)。

◆ 如图10-2所示，第一块8259芯片的代理输出INT直接送到处理器的INTR引脚，这是主片(Master)；第二块8259芯片的INT输出送到第一块的引脚2上，是从片(Slave)，两块芯片之间形成级联(Cascade)关系。

◆ 两块8259芯片可以向处理器提供15个中断信号。

◆ [插图]图10-2　单处理器系统的中断机制

◆ 8259主片的引脚0(IR0)接的是系统定时器/计数器芯片；从片的引脚0(IR0)接的是实时时钟芯片RTC，该芯片是本章的主角，很快就会讲到。总之，这两块芯片的固定连接即使是在硬件更新换代非常频繁的今天，也依然没有改变。

◆ 在8259芯片内部，有中断屏蔽寄存器(Interrupt Mask Register, IMR)，这是个8位寄存器，对应着该芯片的8个中断输入引脚，对应的位是0还是1，决定了从该引脚来的中断信号是否能够通过8259送往处理器（0表示允许，1表示阻断，这可能出乎你的意料）。当外部设备通过某个引脚送来一个中断请求信号时，如果它没有被IMR阻断，那么，它可以被送往处理器。

◆ 8259芯片是可编程的，主片的端口号是0x20和0x21，从片的端口号是0xa0和0xa1，可以通过这些端口访问8259芯片，设置它的工作方式，包括IMR的内容。

◆ 在处理器内部，标志寄存器有一个标志位IF，这就是中断标志(Interrupt Flag)。当IF为0时，所有从处理器INTR引脚来的中断信号都被忽略掉；当其为1时，处理器可以接受和响应中断。

◆ IF标志位可以通过两条指令cli和sti来改变。这两条指令都没有操作数，cli(CLear Interrupt flag)用于清除IF标志位；sti(SeT Interrupt flag)用于置位IF标志。

◆ 中断信号的来源，或者说，产生中断的设备，称为中断源。在计算机内部，中断发生得非常频繁，当一个中断正在处理时，其他中断也会陆续到来，甚至会有多个中断同时发生的情况，这都无法预料。不过不用担心，8259芯片会记住它们，并按一定的策略决定先为谁服务。总体上来说，中断的优先级和引脚是相关的，主片的IR0引脚优先级最高，IR7引脚优先级最低，从片也是如此。当然，还要考虑到从片是级联在主片的IR2引脚上的。

◆ 当一个中断事件正在处理时，如果来了一个优先级更高的中断事件时，允许暂时中止当前的中断处理，先为优先级较高的中断事件服务，这称为中断嵌套。

◆ 中断处理，归根结底就是处理器要执行一段与该中断有关的程序（指令）。处理器可以识别256个中断，那么理论上就需要256段程序。这些程序的位置并不重要，重要的是，在实模式下，处理器要求将它们的入口点集中存放到内存中从物理地址0x00000开始到0x003ff结束，共1KB的空间内，这就是所谓的中断向量表(Interrupt Vector Table, IVT)。

◆ 每个中断在中断向量表中占2个字，分别是中断处理程序的偏移地址和逻辑段地址。中断0的入口点位于物理地址0x00000处，也就是逻辑地址0x0000:0x0000；中断1的入口点位于物理地址0x00004处，即逻辑地址0x0000:0x0004；其他中断依次类推，总之是按顺序的。

◆ 在8259芯片那里，每个中断输入引脚都赋予了一个中断号。而且，这些中断号是可以改变的，可以对8259编程来灵活设置，但不能单独进行，只能以芯片为单位进行。比如，可以指定主片的中断号从0x28开始，那么它每个引脚IR0～IR7所对应的中断号分别是0x28～0x2f。

◆ 2024/02/04发表想法

硬件中断处理过程

原文：①保护断点的现场。首先要将标志寄存器FLAGS压栈，然后清除它的IF位和TF位。TF是陷阱标志，这个以后再讲。接着，再将当前的代码段寄存器CS和指令指针寄存器IP压栈。
②执行中断处理程序。由于处理器已经拿到了中断号，它将该号码乘以4（毕竟每个中断在中断向量表中占4字节），就得到了该中断入口点在中断向量表中的偏移地址。接着，从表中依次取出中断程序的偏移地址和段地址，并分别传送到IP和CS，处理器就开始执行中断处理程序了。
注意，由于IF标志被清除，在中断处理过程中，处理器将不再响应硬件中断。如果希望更高优先级的中断嵌套，可以在编写中断处理程序时，适时用sti指令开放中断。
③返回到断点接着执行。所有中断处理程序的最后一条指令必须是中断返回指令iret。这将导致处理器依次从栈中弹出（恢复）IP、CS和FLAGS的原始内容，于是转到主程序接着执行。
iret同样没有操作数，执行这条指令时，处理器依次从栈中弹出数值到IP、CS和标志寄存器。如果没有这条指令，处理器将无法返回到被中断的位置。

◆ 和可屏蔽中断不同，NMI发生时，处理器不会从外部获得中断号，它自动生成中断号码2，其他处理过程和可屏蔽中断相同。

◆ 中断向量表的建立和初始化工作是由BIOS在计算机启动时负责完成的。BIOS为每个中断号填写入口地址，因为它不知道多数中断处理程序的位置，所以，一律将它们指向一个相同的入口地址，在那里，只有一条指令：iret。也就是说，当这些中断发生时，只做一件事，那就是立即返回。当计算机启动后，操作系统和用户程序再根据自己的需要，来修改某些中断的入口地址，使它指向自己的代码。

◆ 图10-2所示，在外围设备控制器芯片ICH内部，集成了实时时钟电路(Real Time Clock, RTC)和两小块由互补金属氧化物(CMOS)材料组成的静态存储器(CMOS RAM)。实时时钟电路负责计时，而日期和时间的数值则存储在这块存储器中。

◆ 日期和时间信息是保存在CMOS RAM中的，通常有128字节，而日期和时间信息只占了一小部分容量，其他空间则用于保存整机的配置信息，比如各种硬件的类型和工作参数、开机密码和辅助存储设备的启动顺序等。这些参数的修改通常在BIOS SETUP开机程序中进行。要进入该程序，一般需要在开机时按DEL、ESC、F1、F2或者F10键。具体按哪个键，视计算机的厂家和品牌而定。

◆ RTC芯片由一个振荡频率为32.768kHz的石英晶体振荡器（晶振）驱动，经分频后，用于对CMOS RAM进行每秒一次的时间刷新。

◆ 表10-1　CMOS RAM中的时间信息[插图]

◆ CMOS RAM的访问，需要通过两个端口来进行。0x70或者0x74是索引端口，用来指定CMOS RAM内的单元；0x71或者0x75是数据端口，用来读写相应单元里的内容。

◆ 从很早的时候开始，端口0x70的最高位(bit 7)是控制NMI中断的开关。当它为0时，允许NMI中断到达处理器，为1时，则阻断所有的NMI信号，其他7个比特，即0～6位，则实际上用于指定CMOS RAM单元的索引号，这种规定直到现在也没有改变。为了方便记忆，你可以形象化地认为，如果0x70号端口的位7是1，则图中的开关被“顶开”，断开了NMI引脚的输入；如果这一位是0，则开关“落下”，接通NMI引脚的输入。

◆ [插图]图10-4　端口0x70的位7用于禁止或允许NMI（仅为示意图）

◆ NMI中断应当始终是允许的，在访问RTC时，我们直接关闭NMI，访问结束后，再打开NMI，而不管它以前到底是什么样子。

◆ CMOS RAM中保存的日期和时间通常是以二进制编码的十进制数(Binary Coded Decimal, BCD)，这是默认状态，如果需要，也可以设置成按正常的二进制数来表示。

◆ 单元0x0A～0x0D不是普通的存储单元，而是4个寄存器，而且用A、B、C和D命名，这4个寄存器也是通过0x70和0x71这两个端口访问的，用于设置实时时钟电路的参数和工作状态。

◆ 实时时钟RTC电路可以产生三种中断信号，分别是：周期性中断(Periodic Interrupt, PF)、更新周期结束中断(Update-ended Interrupt, UI)和闹钟中断(Alarm Interrupt, AI)。

◆ 2024/02/04发表想法

调节周期性中断时间

原文：首先，在计算机里，振荡器是很重要的，实时时钟电路RTC是由振荡器来驱动的，有三种频率可供选择，分别是4.194304MHz、1.048576MHz和32.768kHz。所以，我们需要先进行时基选择，选择这三种外部频率中的一个。
时基选择之后，还需要用分频器来分频，将它们变成较低的频率，分频之后得到的频率就是周期性中断发生的间隔时间，或者说每隔多久发生一次周期性中断。

◆ 寄存器A用来控制时基选择和周期性中断发生的速率，其各位的含义和用途如表10-2所示。

◆ 表10-2　寄存器A各位功能说明[插图]续表[插图]

◆ 周期性中断是否允许发生，是由寄存器B的位6控制。这一位是周期性中断允许位(Periodic Interrupt Enable, PIE)。如果此位是0，表示不允许周期性中断；如果是1，表示允许发生周期性中断信号。表10-3　寄存器B各位功能说明[插图]续表[插图]

◆ 如果寄存器B的PIE位是1，允许周期性中断，且可以通过寄存器A选择周期性中断信号发生的速率。但如果选择的是0000，则寄存器B的PIE位被自动置0。

◆ 每隔一秒，实时时钟电路将更新CMOS RAM里面的时间和日期。更新操作包括很多步骤，主要是读取并增加日期和时间、检查数据是否因超出范围而溢出（比如，31号之后是下月1号，而不是32号），还要检查是否到了闹钟时间，设置相关寄存器的状态，最后，更新之后的数据还要写回原来的位置，这些步骤和这个过程叫作更新周期。

◆ 在每个更新周期结束时，如果允许的话，实时时钟电路可以发出一个中断信号，表示本次更新周期已经结束，这就叫更新周期结束中断。

◆ 更新周期是否会进行，是由寄存器B的最高位，也就是位7来控制的。这一位叫作SET，用来允许或者禁止更新周期

◆ 实时时钟电路RTC可以产生的第三种中断信号是闹钟中断，类似于我们日常用的闹钟，当实时时钟到达指定的闹点时，如果允许的话，将产生闹钟中断信号。

◆ 闹钟中断信号是否会产生，是由寄存器B的位5来控制的，这一位叫作闹钟中断允许(Alarm Interrupt Enable, AIE)位。如果此位是0，意味着不产生闹钟中断；如果此位是1，意味着允许产生闹钟中断信号。

◆ 要想知道中断是否发生，以及发生的是什么中断，可以通过读寄存器C来做出判断。

◆ 寄存器C的位7是中断请求标志(Interrupt Request Flag, IRQF)，如果有中断发生，则位7是1，否则是0。如果位7是1，有中断发生，则还需要判断位4、位5和位6来检查是哪种中断。对寄存器C的读操作将导致此位清零。寄存器C的位6是周期性中断标志(Periodic Interrupt Flag, PF)，如果此位是1，意味着发生了周期性中断；0意味着不是周期性中断。对寄存器C的读操作将导致此位清零。寄存器C的位5是闹钟标志(Alarm Flag, AF)，如果此位是1，意味着发生了闹钟中断；0意味着不是闹钟中断。对寄存器C的读操作将导致此位清零。寄存器C的位4是更新结束标志(Update-ended Flag, UF)。如果此位是1，意味着发生了更新周期结束中断；0意味着不是更新周期结束中断。对寄存器C的读操作将导致此位清零。寄存器C的低4位，即位0到位3是保留的，始终为0。注意，寄存器C是只读的，不能写入。寄存器C对读操作是敏感的，读操作将导致所有比特清零。

◆ 寄存器C和D是标志寄存器，这些标志反映了RTC的工作状态，寄存器C是只读的，寄存器D则可读可写，它们也都是8位寄存器，其各位的含义如表10-4和表10-5所示。特别是寄存器C，因为RTC可以产生中断，当中断产生时，可以通过该寄存器来识别中断的原因

◆ 表10-4　寄存器C各位功能说明[插图]表10-5　寄存器D各位功能说明[插图]

◆ 当处理器执行任何一条改变栈段寄存器SS的指令时，它会在这条指令和下一条指令执行完期间禁止中断。

◆ 换句话说，你应该在修改段寄存器SS的指令之后，紧跟着一条修改栈指针SP的指令。

◆ RTC芯片的中断信号，通向中断控制器8259从片的第1个中断引脚IR0。在计算机启动期间，BIOS会初始化中断控制器，将主片的中断号设为从0x08开始，将从片的中断号设为从0x70开始。所以，计算机启动后，RTC芯片的中断号默认是0x70。尽管我们可以通过对8259编程来改变它，但是没有必要。

◆ hlt指令使处理器停止执行指令，并处于停机状态，这将降低处理器的功耗。处于停机状态的处理器可以被外部中断唤醒并恢复执行，而且会继续执行hlt后面的指令。

◆ not指令不影响任何标志位。

◆ 相对于jmp $指令，使用hlt指令会大大降低处理器的占用率。Windows 7操作系统有一个叫作CPU仪表盘的小工具，当使用jmp $指令时，你会看到处理器占用率是100%；而在一个循环中使用hlt指令时，该占用率马上降到10%左右，这还是在虚拟机环境下，毕竟宿主操作系统还要占用处理器时间。

◆ “test”的意思是“测试”。顾名思义，可以用这条指令来测试某个寄存器，或者内存单元里的内容是否带有某个特征。

◆ test指令在功能上和and指令是一样的，都是将两个操作数按位进行逻辑“与”，并根据结果设置相应的标志位。但是，test指令执行后，运算结果被丢弃（不改变或破坏两个操作数的内容）。

◆ 和and指令一样，test指令执行后，OF=CF=0；对ZF、SF和PF的影响视测试结果而定；对AF的影响未定义。

◆ [插图]图10-5　更新周期的时间线

◆ 在8259芯片内部，有一个中断服务寄存器(Interrupt Service Register, ISR)，这是一个8位寄存器，每一位都对应着一个中断输入引脚。当中断处理过程开始时，8259芯片会将相应的位置1，表明正在服务从该引脚来的中断。

◆ 一旦响应了中断，8259中断控制器无法知道该中断什么时候才能处理结束。同时，如果不清除相应的位，下次从同一个引脚出现的中断将得不到处理。在这种情况下，需要程序在中断处理过程的结尾，显式地对8259芯片编程来清除该标志，方法是向8259芯片发送中断结束命令(End Of Interrupt, EOI)。

◆ 中断结束命令的代码是0x20。代码清单10-1第92～94行就用来做这件事。需要注意的是，如果外部中断是8259主片处理的，那么，EOI命令仅发送给主片即可，端口号是0x20；如果外部中断是由从片处理的，就像本章的例子，那么，EOI命令既要发往从片（端口号0xa0），也要发往主片。

◆ 中断返回指令iret回到中断之前的地方继续执行。iret的意思是Interrupt Return。


第八十章 10.2　内部中断

◆ 内部中断发生在处理器内部，是在执行指令的过程中出现了问题或者故障引起的。比如，当处理器检测到div或者idiv指令的除数为0时，或者除法的结果溢出时，将产生中断0（0号中断），这就是除法错中断。


第八十一章 10.3　软中断

◆ 在编写程序的时候，我们可以随时用指令来产生中断，这种类型的中断叫作软中断。软中断也不需要中断识别总线周期，中断号在指令中给出。

◆ int3是断点中断指令，机器指令码为0xCC。这条指令在调试程序的时候很有用，当程序运行不正常时，多数时候希望在某个地方设置一个检查点，也称断点，来查看寄存器、内存单元或者标志寄存器的内容，这条指令就是为这个目的而设的。

◆ int3和int 3是不同的指令，它们的机器码不同，前者是0xCC，后者是0xCD 0x03，但它们都会产生3号中断。换句话说，它们的中断处理过程是相同的。

◆ into是溢出中断指令，机器码为0xCE，也是单字节指令。当处理器执行这条指令时，如果标志寄存器的OF位是1，那么，将产生4号中断。否则，这条指令什么也不做。

◆ 最有名的软中断是BIOS中断，之所以称为BIOS中断，是因为这些中断功能是在计算机加电之后，BIOS程序执行期间建立起来的。换句话说，这些中断功能在加载和执行主引导扇区之前，就已经可以使用了。

◆ BIOS中断，又称BIOS功能调用，主要是为了方便地使用最基本的硬件访问功能。不同的硬件使用不同的中断号，比如，使用键盘服务时，中断号是0x16

◆ 当寄存器AH的内容是0x00时，执行int 0x16后，中断服务例程会监视键盘动作。当它返回时，会在寄存器AL中存放按键的ASCII码。

◆ 每个外部设备接口，包括各种板卡，如网卡、显卡、键盘接口电路、硬件控制器等，都有自己的只读存储器(Read Only Memory, ROM)，类似于BIOS芯片，在这些ROM中有它自己的功能调用例程，以及本设备的初始化代码。按照规范，前两个单元的内容是0x55和0xAA，第三个单元是本ROM中以512字节为单位的代码长度；从第四个单元开始，就是实际的ROM代码。

◆ 在计算机启动期间，BIOS程序会以2KB为单位搜索内存地址C0000～E0000之间的区域。当它发现某个区域的头2字节是0x55和0xAA时，那意味着该区域有ROM代码存在，是有效的。接着，它对该区域做累加和检查，看结果是否和第三个单元相符。如果相符，就从第四个单元进入。这时，处理器执行的是硬件自带的程序指令，这些指令初始化外部设备的相关寄存器和工作状态，最后，填写相关的中断向量表，使它们指向自带的中断处理过程。


第八十三章 第11章　32位x86处理器编程架构

◆ 32位的处理器有32根数据线，以及至少32根地址线。因此，它至少可以访问232，即4GB的内存，而且每次可以读写连续的4字节，这称为双字(Double Word)。当然，如果你希望像8086处理器那样，按字节或者字来访问内存，也是允许的。


第八十四章 11.1　IA-32架构的基本执行环境

◆ 在16位处理器内，有8个通用寄存器AX、BX、CX、DX、SI、DI、BP和SP，其中，前4个还可以拆分成两个独立的8位寄存器来用，即AH、AL、BH、BL、CH、CL、DH和DL。

◆ 32位处理器在16位处理器的基础上，扩展了这8个通用寄存器的长度，使之达到32位。

◆ [插图]图11-1　32位处理器内部的通用寄存器

◆ 为了在汇编语言程序中使用经过扩展(Extend)的寄存器，需要给它们命名，它们的名字分别是EAX、EBX、ECX、EDX、ESI、EDI、ESP和EBP。

◆ 如果目的操作数是32位寄存器，源操作数是立即数，那么，立即数被视为32位的

◆ 32位通用寄存器的高16位是不可独立使用的，但低16位保持同16位处理器的兼容性。因此，在任何时候它们都可以像往常一样使用

◆ 可以在32位处理器上按照8086的实模式来运行，执行16位处理器上的软件。但是，它并不是16位处理器的简单增强。事实上，32位处理器有自己的32位工作模式，在本书中，32位模式特指32位保护模式。在这种模式下，可以完全、充分地发挥处理器的性能。同时，在这种模式下，处理器可以使用它全部的32根地址线，能够访问4GB内存。

◆ 在32位模式下，为了生成32位物理地址，处理器需要使用32位的指令指针寄存器。为此，32位处理器扩展了IP，使之达到32位，即EIP。当它工作在16位模式下时，依然使用16位的IP；工作在32位模式下时，使用的是全部的32位EIP。和往常一样，即使是在32位模式下，EIP寄存器也只由处理器内部使用，程序中是无法直接访问的。对IP和EIP的修改通常是用某些指令隐式进行的，此指令包括jmp、call、ret和iret等。

◆ [插图]图11-2　32位处理器的指令指针、标志和段寄存器

◆ 在32位模式下，对内存的访问从理论上来说不需要再分段，因为它有32根地址线，可以自由访问任何一个内存位置。但是，IA-32架构的处理器是基于分段模型的，因此，32位处理器依然需要以段为单位访问内存，即使它工作在32位模式下。

◆ 它也提供了一种变通的方案，即只分一个段，段的基地址是0x00000000，段的长度（大小）是4GB。在这种情况下，可以视为不分段，即平坦模型(Flat Mode)。

◆ 每个程序都有属于自己的内存空间。在16位模式下，一个程序可以自由地访问不属于它的内存位置，甚至可以对那些地方的内容进行修改。这当然是不安全的，也不合法，但却没有任何机制来限制这种行为。在32位模式下，处理器要求在加载程序时，先定义该程序所拥有的段，然后才允许使用这些段。定义段时，除基地址（起始地址）外，还附加了段界限、特权级别、类型等属性。当程序访问一个段时，处理器将用固件实施各种检查工作，以防止对内存的违规访问。

◆ 在32位模式下，传统的段寄存器，如CS、SS、DS、ES，保存的不再是16位逻辑段地址，而是段的选择子，即用于选择所要访问的段，因此，这一部分也叫作段选择器。除段选择器外，每个段寄存器还包括一个不可见部分，称为描述符高速缓存器，里面有段的基地址和各种访问属性。这部分内容程序不可访问，由处理器自动使用。

◆ 32位处理器增加了两个额外的段寄存器FS和GS。

◆ 8086具有16位的段寄存器、指令指针寄存器和通用寄存器(CS、SS、DS、ES、IP、AX、BX、CX、DX、SI、DI、BP、SP)，因此，我们称它为16位的处理器。尽管它可以访问1MB的内存，但是只能分段进行，而且由于只能使用16位的段内偏移量，故段的长度最大只能是64KB。8086只有一种工作模式，即实模式。

◆ 和8086、80286不同，80386处理器的寄存器是32位的，而且拥有32根地址线，可以访问232，即4GB的内存。

◆ 32位处理器还提供虚拟8086模式（V86模式），在这种模式下，IA-32处理器被模拟成多个8086处理器并行工作。V86模式是保护模式的一种，可以在保护模式下执行多个8086程序。传统上，要执行8086程序，处理器必须工作在实模式下。在这种情况下，为32位保护模式写的程序就不能运行。但是，V86模式提供了让它们在一起同时运行的条件。

◆ 32位模式特指IA-32处理器上的32位保护模式。不存在所谓的32位实模式，实模式的概念实质上就是8086模式。

◆ 为IA-32处理器编程，访问内存时，需要在程序中给出段地址和偏移量，因为分段是IA-32架构的基本特征之一。传统上，段地址和偏移地址称为逻辑地址，偏移地址叫作有效地址(Effective Address, EA)，在指令中给出有效地址的方式叫作寻址方式(Addressing Mode)。

◆ 段的管理是由处理器的段部件负责进行的，段部件将段地址和偏移地址相加，得到访问内存的地址。一般来说，段部件产生的地址就是物理地址

◆ IA-32处理器支持分页功能，分页功能将物理内存空间划分成逻辑上的页。页的大小一般为4KB，通过使用页，可以简化内存管理。

◆ IA-32处理器上的每个任务都拥有4GB的虚拟内存空间，这是一段长4GB的平坦空间，就像一段平直的线段，因此叫线性地址空间。相应的，由段部件产生的地址，就对应着这条线段上的每个点，这就是线性地址。


第八十五章 11.2　现代处理器的结构和特点

◆ 早在8086时代，处理器就已经有了指令预取队列。当指令执行时，如果总线是空闲的（没有访问内存的操作），就可以在指令执行的同时预取指令并提前译码，这种做法是有效的，能大大加快程序的执行速度。

◆ 为了提高处理器的执行效率和速度，可以把一条指令的执行过程分解成若干个细小的步骤，并分配给相应的单元来完成。各个单元的执行是独立的、并行的。如此一来，各个步骤的执行在时间上就会重叠起来，这种执行指令的方法就是流水线(Pipe-Line)技术。

◆ [插图]图11-4　流水线的基本原理

◆ 触发器的工作速度是纳秒(ns)级别的，当然也可以用来作为内存的基本单元，即静态存储器(SRAM)，缺点是成本太高，价格也不菲。所以，制作内存芯片的材料一般是电容和单个的晶体管，由于电容需要定时刷新，使得它的访问速度变得很慢，通常是几十纳秒。因此，它也获得了一个恰当的名字：动态存储器(DRAM)，我们所用的内存芯片，大部分都是DRAM。最后，硬盘是机电设备，是机械和电子的混合体，它的速度最慢，通常在毫秒级(ms)。

◆ 高速缓存是处理器与内存(DRAM)之间的一个静态存储器，容量较小，但速度可以与处理器匹配。

◆ 利用程序运行时的局部性原理，可以把处理器正在访问和即将访问的指令和数据块从内存调入高速缓存中。于是，每当处理器要访问内存时，首先检索高速缓存。如果要访问的内容已经在高速缓存中，那么，很好，可以用极快的速度直接从高速缓存中取得，这称为命中(Hit)；否则，称为不中(miss)。在不中的情况下，处理器在取得需要的内容之前必须重新装载高速缓存，而不只是直接到内存中去取那个内容。高速缓存的装载是以块为单位的，包括那个所需数据的邻近内容。为此，需要额外的时间来等待块从内存载入高速缓存，在该过程中所损失的时间称为不中惩罚(miss penalty)。

◆ 为了实现流水线技术，需要将指令拆分成更小的可独立执行部分，即拆分成微操作(micro-operations)，简写为μops。

◆ 一旦将指令拆分成微操作，处理器就可以在必要的时候乱序执行(Out-Of-Order Execution)程序。

◆ IA-32架构的处理器只有8个32位通用寄存器，但通常都会被我们全部派上用场（甚至还觉得不够）。因此，我们不能奢望在每个计算当中都使用新的寄存器。不过，在处理器内部，却有大量的临时寄存器可用，处理器可以重命名这些寄存器以代表一个逻辑寄存器，比如EAX。

◆ 在所有的操作都完成之后，那个代表寄存器EAX最终结果的临时寄存器的内容被写入真实的寄存器EAX中，该处理过程称为引退(Retirement)。

◆ 在处理器内部，有一个小容量的高速缓存器，叫分支目标缓存器(Branch Target Buffer, BTB)。当处理器执行了一条分支语句后，它会在BTB中记录当前指令的地址、分支目标的地址，以及本次分支预测的结果。下一次，在那条转移指令实际执行前，处理器会查找BTB，看有没有最近的转移记录。如果能找到对应的条目，则推测执行和上一次相同的分支，把该分支的指令送入流水线。当该指令实际执行时，如果预测是失败的，那么，清空流水线，同时刷新BTB中的记录。这个代价较大。


第八十六章 11.3　32位处理器的寻址方式

◆ 32位处理器也有自己独立的内存寻址方式。如图11-6所示，指定有效地址可以使用全部的32位通用寄存器作为基址寄存器。同时，还可以再加上一个除ESP外的32位通用寄存器作为变址寄存器。变址寄存器还允许乘以1、2、4或者8作为比例因子。最后，还允许加上一个8位或者32位的位移。[插图]图11-6　32位处理器的内存寻址方式

◆ 值得说明的是，16位处理器的内存寻址方式不允许在指令中使用栈指针寄存器SP。

◆ 在32位处理器上，允许在内存操作数中使用栈指针寄存器ESP。


第八十九章 12.2　全局描述符表

◆ 在保护模式下，对内存的访问仍然使用段地址和偏移地址，但是，在每个段能够访问之前，必须先进行登记。

◆ 和一个段有关的信息需要8字节来描述，所以称为段描述符(Segment Descriptor)，每个段都需要一个描述符。为了存放这些描述符，需要在内存中开辟出一段空间。在这段空间里，所有的描述符都是挨在一起集中存放的，这就构成了一个描述符表。

◆ 最主要的描述符表是全局描述符表(Global Descriptor Table, GDT)，所谓全局，意味着该表是为整个软硬件系统服务的。在进入保护模式前，必须要定义全局描述符表。

◆ 为了跟踪全局描述符表，处理器内部有一个48位的寄存器，称为全局描述符表寄存器(GDTR)。该寄存器分为两部分，分别是32位的线性地址和16位的边界。32位的处理器具有32根地址线，可以访问的地址范围是0x00000000到0xFFFFFFFF，共232字节的内存，即4GB内存。所以，GDTR的32位线性基地址部分保存的是全局描述符表在内存中的起始线性地址，16位边界部分保存的是全局描述符表的边界（界限），其在数值上等于表的大小（总字节数）减一。

◆ 因为GDT的界限是16位的，所以，该表最大是216字节，也就是65536字节(64KB)。又因为一个描述符占8字节，故最多可以定义8192个描述符。实际上，不一定非得这么多，到底有多少，视需要而定，但最多不能超过8192个。

◆ 由于在实模式下只能访问1MB的内存，故GDT通常都定义在1MB以下的内存范围中。当然，允许在进入保护模式之后换个位置重新定义GDT。


第九十章 12.3　存储器的段描述符

◆ ，在实模式下，主引导程序的加载位置是0x0000:0x7c00，也就是物理地址0x07c00。因为现在的地址是32位的，所以它现在对应着物理地址0x00007c00。主引导扇区程序共512(0x200)字节，所以，我们决定把GDT设在主引导程序之后，也就是物理地址0x00007e00处。因为GDT最大可以为64KB，所以，理论上，它的尺寸可以扩展到物理地址0x00017dff处。

◆ [插图]

◆ 一旦确定了GDT在内存中的起始位置，下一步的工作就是确定要访问的段，并在GDT中为这些段创建各自的描述符。

◆ 每个描述符在GDT中占8字节，也就是2个双字，或者说是64位。图中，下面是低32位（低双字），上面是高32位（高双字）。[插图]图12-4　存储器的段描述符格式

◆ 描述符中指定了32位的段起始地址，以及20位的段边界。在实模式下，段地址并非真实的物理地址，在计算物理地址时，还要左移4位（乘以16）。和实模式不同，在32位保护模式下，段地址是32位的线性地址，如果未开启分页功能，该线性地址就是物理地址。

◆ 描述符中的段基地址和段界限不是连续的，把它们分成几段似乎不科学。但这也是没有办法的事，这是从80286处理器上带来的后遗症。80286也是16位的处理器，也有保护模式，但属于16位的保护模式。而且，其地址是24位的，允许访问最多16MB的内存。尽管80286的16位保护模式从来也没形成气候，但是，32位处理器为了保持同80286的兼容，只能在旧描述符的格式上进行扩充，这是不得已的做法。

◆ 段基地址可以是0～4GB范围内的任意地址，不过，还是建议应当选取那些16字节对齐的地址。

◆ 20位的段界限用来指定段的边界，实际上也决定了段的大小。因为访问内存的方法是用段基地址加上偏移量，所以，这里有两种决定段大小的方法。一种是规定偏移量从0开始，那么偏移量的最大值就是段边界。这种方法适用于任何类型的段，包括代码段、数据段和栈段。另一种决定段大小的方法则正好相反，段内偏移量是从最大值开始往下递减的，而且这种方法是为栈段设计的。访问栈段时，取决于段描述符中的B位（马上就要讲到），可能使用SP，也可能使用ESP。如果是使用SP，段内偏移量的最大值是0xFFFF；如果是使用ESP，段内偏移量的最大值是0xFFFFFFFF。无论如何，对于这种段，描述符中的段界限就是段内不可使用的最小偏移量。

◆ G位是粒度(Granularity)位，用于解释段界限的含义。当G位是“0”时，段界限以字节为单位。此时，段的扩展范围是从1字节到1兆字节(1B～1MB)，因为描述符中的界限值是20位的。相反，如果该位是“1”，那么，段界限是以4KB为单位的。这样，段的扩展范围（段的大小）是从4KB到4GB。S位用于指定描述符的类型(Descriptor Type)。当该位是“0”时，表示是一个系统段；为“1”时，表示是一个代码段或者数据段（栈段也是特殊的数据段）。系统段将在以后介绍。

◆ DPL表示描述符的特权级(Descriptor Privilege Level, DPL)。共有4种处理器支持的特权级别，分别是0、1、2、3，其中0是最高特权级别，3是最低特权级别。

◆ 刚进入保护模式时执行的代码具有最高特权级0（可以看成从实模式那里继承来的），这些代码通常都是操作系统代码，因此它的特权级别最高。每当操作系统加载一个用户程序时，它通常都会指定一个稍低的特权级，比如3特权级。不同特权级别的程序是互相隔离的，其互访是严格限制的，而且有些处理器指令（特权指令）只能由0特权级的程序来执行，为的就是安全。

◆ 描述符的特权级用于指定要访问该段所必须具有的最低特权级。如果这里的数值是2，那么，只有特权级别为0、1和2的程序才能访问该段，而特权级为3的程序访问该段时，处理器会予以阻止。

◆ P是段存在位(Segment Present)。P位用于指示描述符所对应的段是否存在。一般来说，描述符所指示的段都位于内存中。

◆ P位是由处理器负责检查的。每当通过描述符访问内存中的段时，如果P位是“0”，处理器就会产生一个异常中断。通常，该中断处理过程是由操作系统提供的，该处理过程的任务是负责将该段从硬盘换回内存，并将P位置1。

◆ D/B位是“默认操作尺寸”(Default Operation Size)或者“默认的栈指针尺寸”(Default Stack Pointer Size)，又或者“上部边界”(Upper Bound)标志。设立该标志位，主要是为了能够在32位处理器上兼容运行16位保护模式的程序。尽管这种程序现在已经非常罕见了，但它毕竟存在过。

◆ 该标志位对不同的段有不同的效果。对于代码段，此位称作“D”位，用于指示指令中默认的有效地址和操作数尺寸。D=0表示指令中的有效地址或者操作数是16位的；D=1，指示32位的有效地址或者操作数。

◆ 对于栈段和向下扩展的数据段来说，该位被叫作“B”位，用于指定在进行隐式的栈操作时，是使用寄存器SP还是寄存器ESP，隐式的栈操作指令包括push、pop和call等。如果该位是“0”，在访问那个段时，使用寄存器SP，否则就是使用寄存器ESP。

◆ 对于向下扩展的段来说，如果B位是0，段的下部边界由前面所说的段界限确定，段的上部边界是0xFFFF；如果B位是1，段的下部边界也由前面所说的段界限确定，段的上部边界是0xFFFFFFFF。

◆ L位是64位代码段标志(64-bit Code Segment)，保留此位给64位处理器使用。目前，我们将此位置“0”即可。

◆ TYPE字段共4位，用于指示描述符的子类型，或者说是类别。如表12-1所示，对于数据段来说，这4位分别是X、E、W、A位；而对于代码段来说，这4位则分别是X、C、R、A位。

◆ 表12-1　代码段和数据段描述符的TYPE字段[插图]在表12-1中，X表示是否可以执行(eXecutable)。数据段总是不可执行的，X=0；代码段总是可以执行的，X=1。对于数据段来说，E位指示段的扩展方向。E=0是向上扩展的，也就是向高地址方向扩展的，是普通的数据段；E=1是向下扩展的，也就是向低地址方向扩展的，通常是栈段。

◆ 段的扩展方向和栈的推进方向不是一回事。栈始终是从高地址方向往低地址方向推进的，这一点没有改变。但是，可以使用向上扩展的段作为栈段，也可以使用向下扩展的段作为栈段。段的扩展方向仅仅用来决定段界限的含义，同时也决定了段内偏移量的范围。

◆ W位指示段的读写属性，或者说段是否可写，W=0的段是不允许写入的，否则会引发处理器异常中断；W=1的段是可以正常写入的。

◆ 对于代码段来说，C位指示段是否为特权级依从的(Conforming)。C=0表示非依从的代码段，这样的代码段可以从与它特权级相同的代码段调用，或者通过门调用；C=1表示允许从低特权级的程序转移到该段执行。

◆ R位指示代码段是否允许读出。代码段总是可以执行的，但是，为了防止程序被破坏，它是不能写入的。至于是否有读出的可能，由R位指定。R=0表示不能读出，如果企图去读一个R=0的代码段，会引发处理器异常中断；如果R=1，则代码段是可以读出的，即可以把这个段的内容当成ROM一样使用。

◆ 数据段和代码段的A位是已访问(Accessed)位，用于指示它所指向的段最近是否被访问过。在描述符创建的时候，应该清零。之后，每当该段被访问时，处理器自动将该位置“1”。

◆ AVL是软件可以使用的位(Available)，通常由操作系统来用，处理器并不使用它。如果你把它理解成“好吧，该安排的都安排了，最后多出这么一位，不知道干什么用好，就给软件用吧”，我也不反对，也许INTEL公司也不会说些什么。


第九十一章 12.4　安装存储器的段描述符并加载GDTR

◆ 处理器规定，GDT中的第一个描述符必须是空描述符，或者叫“哑描述符”、NULL描述符，相信后者对于有C语言经历的读者来说更容易接受。

◆ 描述符选择子包含了描述符在描述符表中的序号（索引号），如果选择的是GDT中的第一个描述符（0号描述符），则选择子为0。但是，一个未初始化的选择子往往也是0，使用这样的描述符将默认选择GDT中的0号描述符，但未必是我们的本意。因此，处理器要求将第一个描述符定义成空描述符。

◆ INTEL处理器是低端字节序的，所以低双字在低地址端，高双字在高地址端；低字在低地址端，高字在高地址端；低字节在低地址端，高字节在高地址端。

◆ 加载描述符表的线性基地址和界限到寄存器GDTR，这要使用lgdt指令

◆ lgdt指令从指定的内存地址处加载6字节的数据到寄存器GDTR，其中包括32位的GDT线性地址及16位的界限值。该指令在实模式和保护模式下都可以执行，但是在实模式下使用16位的有效地址m访问内存；在32位保护模式下使用32位的有效地址m访问内存。

◆ 在这6字节的内存区域中，要求前（低）16位是GDT的界限值，后（高）32位是GDT的基地址。在初始状态下（计算机启动之后），寄存器GDTR的基地址被初始化为0x00000000；界限值为0xFFFF。

◆ GDT的界限值是表的总字节数减去1


第九十二章 12.5　关于第21条地址线A20的问题

◆ IBM公司使用一个与门来控制第21根地址线A20，并把这个与门的控制阀门放在键盘控制器内，端口号是0x60。向该端口写入数据时，如果第1位是“1”，那么，键盘控制器通向与门的输出就为“1”，与门的输出就取决于处理器A20是“0”还是“1”。[插图]图12-6　早期的A20控制策略

◆ 输入输出控制器集中芯片ICH的处理器接口部分，有一个用于兼容老式设备的端口0x92，第7～2位保留未用，第0位叫作INIT_NOW，意思是“现在初始化”，用于初始化处理器，当它从0过渡到1时，ICH芯片会使处理器INIT#引脚的电平变低（有效），并保持至少16个PCI时钟周期。通俗地说，向这个端口写1，将会使处理器复位，导致计算机重新启动。[插图]图12-7　改进后的A20控制策略

◆ 端口0x92的位1用于控制A20，叫作替代的A20门控制(Alternate A20 Gate, ALT_A20_GATE)，它和来自键盘控制器的A20控制线一起，通过或门连接到处理器的A20M#引脚。和使用键盘控制器的端口不同，通过0x92端口显得非常迅速，也非常方便快捷，因此称为Fast A20。当INIT_NOW从0过渡到1时，ALT_A20_GATE将被置“1”。这就是说，计算机启动时，第21根地址线是自动启用的。A20M#信号仅用于单处理器系统，多核处理器一般不用。特别是考虑到传统的键盘控制器正逐渐被USB键盘代替，这些老式设备也许很快就会消失。


第九十三章 12.6　保护模式下的内存访问

◆ CR0是32位的寄存器，包含了一系列用于控制处理器操作模式和运行状态的标志位。如图12-8所示，它的第1位（位0）是保护模式允许位(Protection Enable, PE)，是开启保护模式大门的门把手，如果把该位置“1”，则处理器进入保护模式

◆ 在保护模式下，BIOS中断都不能再用，因为它们是16位的代码。在重新设置保护模式下的中断环境之前，必须关中断

◆ 在实模式下，处理器访问内存的方式是将段寄存器的内容左移4位，再加上偏移地址，以形成20位的物理地址。

◆ 8086处理器的段寄存器是16位的，共有4个：CS、DS、ES和SS。而在32位处理器内，在原先的基础上又增加了两个段寄存器FS和GS。

◆ 在32位处理器上，这6个段寄存器还各自包括一个不可见的部分，叫作描述符高速缓存器，用来存放段的线性基地址、段界限和段属性。既然不可见，那就是处理器不希望我们访问它。事实上，我们也没有任何办法来访问这些不可见的部分，它是由处理器内部使用的。[插图]图12-9　32位处理器内的段寄存器

◆ 在实模式下，段寄存器描述符高速缓存器的内容仅低20位有效，高12位全部是零。

◆ 在保护模式下，段寄存器CS、DS、ES、FS、GS和SS用作段选择器。在保护模式下，尽管访问内存时也需要指定一个段，但传送到段寄存器的内容不是逻辑段地址，而是段描述符在描述符表中的索引号。

◆ 在保护模式下访问一个段时，传送到段寄存器的是段选择子。它由三部分组成，第一部分是描述符的索引号，用来在描述符表中选择一个段描述符。TI是描述符表指示器(Table Indicator)，TI=0时，表示描述符在GDT中；TI=1时，描述符在LDT中。LDT的知识将在后面进行介绍，它也是一个描述符表，和GDT类似。RPL是请求特权级，表示给出当前选择子的那个程序的特权级别，正是该程序要求访问这个内存段。每个程序都有特权级别，也将在后面慢慢介绍，现在只需要将这两位置成“00”即可。

◆ 当处理器在执行任何改变段选择器的指令时（比如pop、mov、jmp far、call far、iret、retf），就将指令中提供的索引号乘以8作为偏移地址，同GDTR中提供的线性基地址相加，以访问GDT。如果没有发现什么问题（比如超出了GDT的界限），就自动将找到的描述符加载到不可见的描述符高速缓存部分。

◆ [插图]图12-11　段选择器和描述符高速缓存器的加载过程

◆ 在32位处理器上，即使是在实模式下，在执行访问内存的指令时（包括取指令时）也并非是将逻辑段地址左移4位，加上指令中提供的有效地址。相反，它同样是用段描述符高速缓存器中的32位线性基地址加上指令中提供的有效地址。至于说段描述符高速缓存器中的基地址是怎么来的，那是在我们访问内存之前，通常要执行一条将逻辑段地址代入段寄存器的指令。此时，处理器将逻辑段地址左移4次，形成20位地址，左侧补0，补足32位后再传送到段描述符高速缓存器。此后，就直接使用这个32位的段地址访问内存（包括取指令）。


第九十九章 13.3　指令的操作尺寸

◆ 处理器的多数指令用来访问内存并操作数据，所谓操作尺寸(Operation Size)，是指令操作的数据长度及指令在访问内存时的有效地址长度。因为处理器使用段地址加段内偏移量来访问内存，所以有效地址也是段内偏移量。

