BUG_ON,FUNC_0
SSB_CHIPCO_CLKCTLST,VAR_0
SSB_CHIPCO_CLKCTLST_HAVEHT,VAR_1
SSB_CHIPCO_PMU_CTL,VAR_2
SSB_CHIPCO_PMU_CTL_ILP_DIV,VAR_3
SSB_CHIPCO_PMU_CTL_ILP_DIV_SHIFT,VAR_4
SSB_CHIPCO_PMU_CTL_XTALFREQ,VAR_5
SSB_CHIPCO_PMU_CTL_XTALFREQ_SHIFT,VAR_6
SSB_CHIPCO_PMU_MAXRES_MSK,VAR_7
SSB_CHIPCO_PMU_MINRES_MSK,VAR_8
SSB_PMU0_DEFAULT_XTALFREQ,VAR_9
SSB_PMU0_PLLCTL0,VAR_10
SSB_PMU0_PLLCTL0_PDIV_FREQ,VAR_11
SSB_PMU0_PLLCTL0_PDIV_MSK,VAR_12
SSB_PMU0_PLLCTL1,VAR_13
SSB_PMU0_PLLCTL1_STOPMOD,VAR_14
SSB_PMU0_PLLCTL1_WILD_FMSK,VAR_15
SSB_PMU0_PLLCTL1_WILD_FMSK_SHIFT,VAR_16
SSB_PMU0_PLLCTL1_WILD_IMSK,VAR_17
SSB_PMU0_PLLCTL1_WILD_IMSK_SHIFT,VAR_18
SSB_PMU0_PLLCTL2,VAR_19
SSB_PMU0_PLLCTL2_WILD_IMSKHI,VAR_20
SSB_PMU0_PLLCTL2_WILD_IMSKHI_SHIFT,VAR_21
SSB_PMURES_4328_BB_PLL_PU,VAR_22
SSB_PMURES_5354_BB_PLL_PU,VAR_23
WARN_ON,FUNC_1
chipco_mask32,FUNC_2
chipco_read32,FUNC_3
chipco_write32,FUNC_4
dev_emerg,FUNC_5
dev_info,FUNC_6
pmu0_plltab_find_entry,FUNC_7
ssb_chipco_pll_read,FUNC_8
ssb_chipco_pll_write,FUNC_9
udelay,FUNC_10
ssb_pmu0_pllinit_r0,FUNC_11
cc,VAR_24
crystalfreq,VAR_25
bus,VAR_26
e,VAR_27
pmuctl,VAR_28
tmp,VAR_29
pllctl,VAR_30
i,VAR_31
