Partition Merge report for Project3
Tue Sep 10 14:27:55 2019
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Partition Merge Summary
  3. Partition Merge Netlist Types Used
  4. Connections to In-System Debugging Instance "auto_signaltap_0"
  5. Partition Merge Partition Statistics
  6. Partition Merge Partition Pin Processing
  7. Partition Merge Resource Usage Summary
  8. Partition Merge RAM Summary
  9. Partition Merge DSP Block Usage Summary
 10. Partition Merge Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Partition Merge Summary                                                              ;
+------------------------------------+-------------------------------------------------+
; Partition Merge Status             ; Successful - Tue Sep 10 14:27:55 2019           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; Project3                                        ;
; Top-level Entity Name              ; Pong                                            ;
; Family                             ; Cyclone IV E                                    ;
; Total logic elements               ; 6,670                                           ;
;     Total combinational functions  ; 5,900                                           ;
;     Dedicated logic registers      ; 2,826                                           ;
; Total registers                    ; 2826                                            ;
; Total pins                         ; 40                                              ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 83,200                                          ;
; Embedded Multiplier 9-bit elements ; 4                                               ;
; Total PLLs                         ; 0                                               ;
+------------------------------------+-------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Netlist Types Used                                                                                            ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Netlist Type Requested ; Partition Contents             ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; Source File            ;                                ;
; pzdyqx:nabboc                  ; Auto-generated ; Source File       ; Source File            ; pzdyqx:nabboc                  ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; Source File            ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Connections to In-System Debugging Instance "auto_signaltap_0"                                                                  ;
+---------------------------+--------------+-----------+----------------+-------------------+---------------------------+---------+
; Name                      ; Type         ; Status    ; Partition Name ; Netlist Type Used ; Actual Connection         ; Details ;
+---------------------------+--------------+-----------+----------------+-------------------+---------------------------+---------+
; ADC_OUT[0]                ; post-fitting ; connected ; Top            ; post-synthesis    ; ADC_OUT[0]                ; N/A     ;
; ADC_OUT[0]                ; post-fitting ; connected ; Top            ; post-synthesis    ; ADC_OUT[0]                ; N/A     ;
; ADC_OUT[1]                ; post-fitting ; connected ; Top            ; post-synthesis    ; ADC_OUT[1]                ; N/A     ;
; ADC_OUT[1]                ; post-fitting ; connected ; Top            ; post-synthesis    ; ADC_OUT[1]                ; N/A     ;
; ADMAX1379:inst9|ADC_CNVST ; post-fitting ; connected ; Top            ; post-synthesis    ; ADMAX1379:inst9|ADC_CNVST ; N/A     ;
; ADMAX1379:inst9|ADC_CNVST ; post-fitting ; connected ; Top            ; post-synthesis    ; ADMAX1379:inst9|ADC_CNVST ; N/A     ;
; ADMAX1379:inst9|ADC_SCLK  ; post-fitting ; connected ; Top            ; post-synthesis    ; ADMAX1379:inst9|ADC_SCLK  ; N/A     ;
; ADMAX1379:inst9|ADC_SCLK  ; post-fitting ; connected ; Top            ; post-synthesis    ; ADMAX1379:inst9|ADC_SCLK  ; N/A     ;
; Clock                     ; post-fitting ; connected ; Top            ; post-synthesis    ; Clock                     ; N/A     ;
; Clock                     ; post-fitting ; connected ; Top            ; post-synthesis    ; Clock                     ; N/A     ;
; auto_stp_external_clock_0 ; dynamic pin  ; connected ; Top            ; post-synthesis    ; auto_stp_external_clock_0 ; N/A     ;
+---------------------------+--------------+-----------+----------------+-------------------+---------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Statistics                                                                                                                     ;
+---------------------------------------------+-------+---------------+------------------+--------------------------------+--------------------------------+
; Statistic                                   ; Top   ; pzdyqx:nabboc ; sld_hub:auto_hub ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+---------------------------------------------+-------+---------------+------------------+--------------------------------+--------------------------------+
; Estimated Total logic elements              ; 5819  ; 126           ; 248              ; 477                            ; 0                              ;
;                                             ;       ;               ;                  ;                                ;                                ;
; Total combinational functions               ; 5265  ; 123           ; 230              ; 282                            ; 0                              ;
; Logic element usage by number of LUT inputs ;       ;               ;                  ;                                ;                                ;
;     -- 4 input functions                    ; 2978  ; 57            ; 84               ; 135                            ; 0                              ;
;     -- 3 input functions                    ; 1311  ; 19            ; 107              ; 70                             ; 0                              ;
;     -- <=2 input functions                  ; 976   ; 47            ; 39               ; 77                             ; 0                              ;
;                                             ;       ;               ;                  ;                                ;                                ;
; Logic elements by mode                      ;       ;               ;                  ;                                ;                                ;
;     -- normal mode                          ; 4441  ; 119           ; 221              ; 236                            ; 0                              ;
;     -- arithmetic mode                      ; 824   ; 4             ; 9                ; 46                             ; 0                              ;
;                                             ;       ;               ;                  ;                                ;                                ;
; Total registers                             ; 2248  ; 72            ; 148              ; 358                            ; 0                              ;
;     -- Dedicated logic registers            ; 2248  ; 72            ; 148              ; 358                            ; 0                              ;
;                                             ;       ;               ;                  ;                                ;                                ;
; Virtual pins                                ; 0     ; 0             ; 0                ; 0                              ; 0                              ;
; I/O pins                                    ; 40    ; 0             ; 0                ; 0                              ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 4     ; 0             ; 0                ; 0                              ; 0                              ;
; Total memory bits                           ; 78080 ; 0             ; 0                ; 5120                           ; 0                              ;
; Total RAM block bits                        ; 0     ; 0             ; 0                ; 0                              ; 0                              ;
; JTAG                                        ; 1     ; 0             ; 0                ; 0                              ; 0                              ;
;                                             ;       ;               ;                  ;                                ;                                ;
; Connections                                 ;       ;               ;                  ;                                ;                                ;
;     -- Input Connections                    ; 269   ; 74            ; 221              ; 491                            ; 0                              ;
;     -- Registered Input Connections         ; 132   ; 30            ; 158              ; 391                            ; 0                              ;
;     -- Output Connections                   ; 716   ; 4             ; 334              ; 1                              ; 0                              ;
;     -- Registered Output Connections        ; 8     ; 3             ; 333              ; 0                              ; 0                              ;
;                                             ;       ;               ;                  ;                                ;                                ;
; Internal Connections                        ;       ;               ;                  ;                                ;                                ;
;     -- Total Connections                    ; 28942 ; 566           ; 1606             ; 2181                           ; 0                              ;
;     -- Registered Connections               ; 12181 ; 317           ; 1133             ; 1336                           ; 0                              ;
;                                             ;       ;               ;                  ;                                ;                                ;
; External Connections                        ;       ;               ;                  ;                                ;                                ;
;     -- Top                                  ; 192   ; 31            ; 380              ; 382                            ; 0                              ;
;     -- pzdyqx:nabboc                        ; 31    ; 0             ; 47               ; 0                              ; 0                              ;
;     -- sld_hub:auto_hub                     ; 380   ; 47            ; 18               ; 110                            ; 0                              ;
;     -- sld_signaltap:auto_signaltap_0       ; 382   ; 0             ; 110              ; 0                              ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0     ; 0             ; 0                ; 0                              ; 0                              ;
;                                             ;       ;               ;                  ;                                ;                                ;
; Partition Interface                         ;       ;               ;                  ;                                ;                                ;
;     -- Input Ports                          ; 47    ; 11            ; 49               ; 67                             ; 0                              ;
;     -- Output Ports                         ; 41    ; 4             ; 64               ; 20                             ; 0                              ;
;     -- Bidir Ports                          ; 0     ; 0             ; 0                ; 0                              ; 0                              ;
;                                             ;       ;               ;                  ;                                ;                                ;
; Registered Ports                            ;       ;               ;                  ;                                ;                                ;
;     -- Registered Input Ports               ; 0     ; 3             ; 3                ; 14                             ; 0                              ;
;     -- Registered Output Ports              ; 0     ; 3             ; 53               ; 11                             ; 0                              ;
;                                             ;       ;               ;                  ;                                ;                                ;
; Port Connectivity                           ;       ;               ;                  ;                                ;                                ;
;     -- Input Ports driven by GND            ; 0     ; 0             ; 23               ; 0                              ; 0                              ;
;     -- Output Ports driven by GND           ; 0     ; 0             ; 1                ; 0                              ; 0                              ;
;     -- Input Ports driven by VCC            ; 0     ; 0             ; 0                ; 0                              ; 0                              ;
;     -- Output Ports driven by VCC           ; 0     ; 0             ; 0                ; 0                              ; 0                              ;
;     -- Input Ports with no Source           ; 0     ; 0             ; 1                ; 35                             ; 0                              ;
;     -- Output Ports with no Source          ; 0     ; 0             ; 0                ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout           ; 0     ; 2             ; 2                ; 40                             ; 0                              ;
;     -- Output Ports with no Fanout          ; 0     ; 0             ; 33               ; 11                             ; 0                              ;
+---------------------------------------------+-------+---------------+------------------+--------------------------------+--------------------------------+
Note: Resource usage numbers presented for Partitions containing post-synthesis logic are estimates.  For Partitions containing post-fit logic, resource usage numbers are accurate based on previous placement information.  Actual Fitter results may vary depending on current Fitter Preservation Level assignments.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Pin Processing                                                                                                                                                                                                                    ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+---------------+----------+-------------+
; Name                                                                                                                                                                              ; Partition                      ; Type          ; Location ; Status      ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+---------------+----------+-------------+
; ADC_CNVST                                                                                                                                                                         ; Top                            ; Output Port   ; n/a      ;             ;
;     -- ADC_CNVST                                                                                                                                                                  ; Top                            ; Output Pad    ; Unplaced ; Synthesized ;
;     -- ADC_CNVST~output                                                                                                                                                           ; Top                            ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                                                                                                   ;                                ;               ;          ;             ;
; ADC_CS_N                                                                                                                                                                          ; Top                            ; Output Port   ; n/a      ;             ;
;     -- ADC_CS_N                                                                                                                                                                   ; Top                            ; Output Pad    ; Unplaced ; Synthesized ;
;     -- ADC_CS_N~output                                                                                                                                                            ; Top                            ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                                                                                                   ;                                ;               ;          ;             ;
; ADC_OUT[0]                                                                                                                                                                        ; Top                            ; Input Port    ; n/a      ;             ;
;     -- ADC_OUT[0]                                                                                                                                                                 ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- ADC_OUT[0]~input                                                                                                                                                           ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                                                                                                                                   ;                                ;               ;          ;             ;
; ADC_OUT[1]                                                                                                                                                                        ; Top                            ; Input Port    ; n/a      ;             ;
;     -- ADC_OUT[1]                                                                                                                                                                 ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- ADC_OUT[1]~input                                                                                                                                                           ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                                                                                                                                   ;                                ;               ;          ;             ;
; ADC_REFSEL                                                                                                                                                                        ; Top                            ; Output Port   ; n/a      ;             ;
;     -- ADC_REFSEL                                                                                                                                                                 ; Top                            ; Output Pad    ; Unplaced ; Synthesized ;
;     -- ADC_REFSEL~output                                                                                                                                                          ; Top                            ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                                                                                                   ;                                ;               ;          ;             ;
; ADC_SCLK                                                                                                                                                                          ; Top                            ; Output Port   ; n/a      ;             ;
;     -- ADC_SCLK                                                                                                                                                                   ; Top                            ; Output Pad    ; Unplaced ; Synthesized ;
;     -- ADC_SCLK~output                                                                                                                                                            ; Top                            ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                                                                                                   ;                                ;               ;          ;             ;
; ADC_SD                                                                                                                                                                            ; Top                            ; Output Port   ; n/a      ;             ;
;     -- ADC_SD                                                                                                                                                                     ; Top                            ; Output Pad    ; Unplaced ; Synthesized ;
;     -- ADC_SD~output                                                                                                                                                              ; Top                            ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                                                                                                   ;                                ;               ;          ;             ;
; ADC_SEL                                                                                                                                                                           ; Top                            ; Output Port   ; n/a      ;             ;
;     -- ADC_SEL                                                                                                                                                                    ; Top                            ; Output Pad    ; Unplaced ; Synthesized ;
;     -- ADC_SEL~output                                                                                                                                                             ; Top                            ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                                                                                                   ;                                ;               ;          ;             ;
; ADC_UB                                                                                                                                                                            ; Top                            ; Output Port   ; n/a      ;             ;
;     -- ADC_UB                                                                                                                                                                     ; Top                            ; Output Pad    ; Unplaced ; Synthesized ;
;     -- ADC_UB~output                                                                                                                                                              ; Top                            ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                                                                                                   ;                                ;               ;          ;             ;
; B0                                                                                                                                                                                ; Top                            ; Output Port   ; n/a      ;             ;
;     -- B0                                                                                                                                                                         ; Top                            ; Output Pad    ; Unplaced ; Synthesized ;
;     -- B0~output                                                                                                                                                                  ; Top                            ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                                                                                                   ;                                ;               ;          ;             ;
; B1                                                                                                                                                                                ; Top                            ; Output Port   ; n/a      ;             ;
;     -- B1                                                                                                                                                                         ; Top                            ; Output Pad    ; Unplaced ; Synthesized ;
;     -- B1~output                                                                                                                                                                  ; Top                            ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                                                                                                   ;                                ;               ;          ;             ;
; B2                                                                                                                                                                                ; Top                            ; Output Port   ; n/a      ;             ;
;     -- B2                                                                                                                                                                         ; Top                            ; Output Pad    ; Unplaced ; Synthesized ;
;     -- B2~output                                                                                                                                                                  ; Top                            ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                                                                                                   ;                                ;               ;          ;             ;
; B3                                                                                                                                                                                ; Top                            ; Output Port   ; n/a      ;             ;
;     -- B3                                                                                                                                                                         ; Top                            ; Output Pad    ; Unplaced ; Synthesized ;
;     -- B3~output                                                                                                                                                                  ; Top                            ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                                                                                                   ;                                ;               ;          ;             ;
; Clock                                                                                                                                                                             ; Top                            ; Input Port    ; n/a      ;             ;
;     -- Clock                                                                                                                                                                      ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- Clock~input                                                                                                                                                                ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                                                                                                                                   ;                                ;               ;          ;             ;
; G0                                                                                                                                                                                ; Top                            ; Output Port   ; n/a      ;             ;
;     -- G0                                                                                                                                                                         ; Top                            ; Output Pad    ; Unplaced ; Synthesized ;
;     -- G0~output                                                                                                                                                                  ; Top                            ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                                                                                                   ;                                ;               ;          ;             ;
; G1                                                                                                                                                                                ; Top                            ; Output Port   ; n/a      ;             ;
;     -- G1                                                                                                                                                                         ; Top                            ; Output Pad    ; Unplaced ; Synthesized ;
;     -- G1~output                                                                                                                                                                  ; Top                            ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                                                                                                   ;                                ;               ;          ;             ;
; G2                                                                                                                                                                                ; Top                            ; Output Port   ; n/a      ;             ;
;     -- G2                                                                                                                                                                         ; Top                            ; Output Pad    ; Unplaced ; Synthesized ;
;     -- G2~output                                                                                                                                                                  ; Top                            ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                                                                                                   ;                                ;               ;          ;             ;
; G3                                                                                                                                                                                ; Top                            ; Output Port   ; n/a      ;             ;
;     -- G3                                                                                                                                                                         ; Top                            ; Output Pad    ; Unplaced ; Synthesized ;
;     -- G3~output                                                                                                                                                                  ; Top                            ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                                                                                                   ;                                ;               ;          ;             ;
; Led                                                                                                                                                                               ; Top                            ; Output Port   ; n/a      ;             ;
;     -- Led                                                                                                                                                                        ; Top                            ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Led~output                                                                                                                                                                 ; Top                            ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                                                                                                   ;                                ;               ;          ;             ;
; R0                                                                                                                                                                                ; Top                            ; Output Port   ; n/a      ;             ;
;     -- R0                                                                                                                                                                         ; Top                            ; Output Pad    ; Unplaced ; Synthesized ;
;     -- R0~output                                                                                                                                                                  ; Top                            ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                                                                                                   ;                                ;               ;          ;             ;
; R1                                                                                                                                                                                ; Top                            ; Output Port   ; n/a      ;             ;
;     -- R1                                                                                                                                                                         ; Top                            ; Output Pad    ; Unplaced ; Synthesized ;
;     -- R1~output                                                                                                                                                                  ; Top                            ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                                                                                                   ;                                ;               ;          ;             ;
; R2                                                                                                                                                                                ; Top                            ; Output Port   ; n/a      ;             ;
;     -- R2                                                                                                                                                                         ; Top                            ; Output Pad    ; Unplaced ; Synthesized ;
;     -- R2~output                                                                                                                                                                  ; Top                            ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                                                                                                   ;                                ;               ;          ;             ;
; R3                                                                                                                                                                                ; Top                            ; Output Port   ; n/a      ;             ;
;     -- R3                                                                                                                                                                         ; Top                            ; Output Pad    ; Unplaced ; Synthesized ;
;     -- R3~output                                                                                                                                                                  ; Top                            ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                                                                                                   ;                                ;               ;          ;             ;
; RESET_n                                                                                                                                                                           ; Top                            ; Input Port    ; n/a      ;             ;
;     -- RESET_n                                                                                                                                                                    ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- RESET_n~input                                                                                                                                                              ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                                                                                                                                   ;                                ;               ;          ;             ;
; Reset                                                                                                                                                                             ; Top                            ; Input Port    ; n/a      ;             ;
;     -- Reset                                                                                                                                                                      ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- Reset~input                                                                                                                                                                ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                                                                                                                                   ;                                ;               ;          ;             ;
; altera_reserved_tck                                                                                                                                                               ; Top                            ; Input Port    ; n/a      ;             ;
;     -- altera_reserved_tck                                                                                                                                                        ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- altera_reserved_tck~input                                                                                                                                                  ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                                                                                                                                   ;                                ;               ;          ;             ;
; altera_reserved_tdi                                                                                                                                                               ; Top                            ; Input Port    ; n/a      ;             ;
;     -- altera_reserved_tdi                                                                                                                                                        ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- altera_reserved_tdi~input                                                                                                                                                  ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                                                                                                                                   ;                                ;               ;          ;             ;
; altera_reserved_tdo                                                                                                                                                               ; Top                            ; Output Port   ; n/a      ;             ;
;     -- altera_reserved_tdo                                                                                                                                                        ; Top                            ; Output Pad    ; Unplaced ; Synthesized ;
;     -- altera_reserved_tdo~output                                                                                                                                                 ; Top                            ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                                                                                                   ;                                ;               ;          ;             ;
; altera_reserved_tms                                                                                                                                                               ; Top                            ; Input Port    ; n/a      ;             ;
;     -- altera_reserved_tms                                                                                                                                                        ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- altera_reserved_tms~input                                                                                                                                                  ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                                                                                                                                   ;                                ;               ;          ;             ;
; auto_stp_external_clock_0                                                                                                                                                         ; Top                            ; Input Port    ; n/a      ;             ;
;     -- auto_stp_external_clock_0                                                                                                                                                  ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- auto_stp_external_clock_0~input                                                                                                                                            ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;     -- sld_signaltap:auto_signaltap_0|acq_clk                                                                                                                                     ; sld_signaltap:auto_signaltap_0 ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                   ;                                ;               ;          ;             ;
; bl                                                                                                                                                                                ; Top                            ; Output Port   ; n/a      ;             ;
;     -- bl                                                                                                                                                                         ; Top                            ; Output Pad    ; Unplaced ; Synthesized ;
;     -- bl~output                                                                                                                                                                  ; Top                            ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                                                                                                   ;                                ;               ;          ;             ;
; db[0]                                                                                                                                                                             ; Top                            ; Output Port   ; n/a      ;             ;
;     -- db[0]                                                                                                                                                                      ; Top                            ; Output Pad    ; Unplaced ; Synthesized ;
;     -- db[0]~output                                                                                                                                                               ; Top                            ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                                                                                                   ;                                ;               ;          ;             ;
; db[1]                                                                                                                                                                             ; Top                            ; Output Port   ; n/a      ;             ;
;     -- db[1]                                                                                                                                                                      ; Top                            ; Output Pad    ; Unplaced ; Synthesized ;
;     -- db[1]~output                                                                                                                                                               ; Top                            ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                                                                                                   ;                                ;               ;          ;             ;
; db[2]                                                                                                                                                                             ; Top                            ; Output Port   ; n/a      ;             ;
;     -- db[2]                                                                                                                                                                      ; Top                            ; Output Pad    ; Unplaced ; Synthesized ;
;     -- db[2]~output                                                                                                                                                               ; Top                            ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                                                                                                   ;                                ;               ;          ;             ;
; db[3]                                                                                                                                                                             ; Top                            ; Output Port   ; n/a      ;             ;
;     -- db[3]                                                                                                                                                                      ; Top                            ; Output Pad    ; Unplaced ; Synthesized ;
;     -- db[3]~output                                                                                                                                                               ; Top                            ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                                                                                                   ;                                ;               ;          ;             ;
; db[4]                                                                                                                                                                             ; Top                            ; Output Port   ; n/a      ;             ;
;     -- db[4]                                                                                                                                                                      ; Top                            ; Output Pad    ; Unplaced ; Synthesized ;
;     -- db[4]~output                                                                                                                                                               ; Top                            ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                                                                                                   ;                                ;               ;          ;             ;
; db[5]                                                                                                                                                                             ; Top                            ; Output Port   ; n/a      ;             ;
;     -- db[5]                                                                                                                                                                      ; Top                            ; Output Pad    ; Unplaced ; Synthesized ;
;     -- db[5]~output                                                                                                                                                               ; Top                            ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                                                                                                   ;                                ;               ;          ;             ;
; db[6]                                                                                                                                                                             ; Top                            ; Output Port   ; n/a      ;             ;
;     -- db[6]                                                                                                                                                                      ; Top                            ; Output Pad    ; Unplaced ; Synthesized ;
;     -- db[6]~output                                                                                                                                                               ; Top                            ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                                                                                                   ;                                ;               ;          ;             ;
; db[7]                                                                                                                                                                             ; Top                            ; Output Port   ; n/a      ;             ;
;     -- db[7]                                                                                                                                                                      ; Top                            ; Output Pad    ; Unplaced ; Synthesized ;
;     -- db[7]~output                                                                                                                                                               ; Top                            ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                                                                                                   ;                                ;               ;          ;             ;
; en                                                                                                                                                                                ; Top                            ; Output Port   ; n/a      ;             ;
;     -- en                                                                                                                                                                         ; Top                            ; Output Pad    ; Unplaced ; Synthesized ;
;     -- en~output                                                                                                                                                                  ; Top                            ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                                                                                                   ;                                ;               ;          ;             ;
; hsync                                                                                                                                                                             ; Top                            ; Output Port   ; n/a      ;             ;
;     -- hsync                                                                                                                                                                      ; Top                            ; Output Pad    ; Unplaced ; Synthesized ;
;     -- hsync~output                                                                                                                                                               ; Top                            ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                                                                                                   ;                                ;               ;          ;             ;
; jtag.bp.inst58888_jtag_uart_Project3_jtag_uart_alt_jtag_atlantic_clr                                                                                                              ; Top                            ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                   ;                                ;               ;          ;             ;
; jtag.bp.inst58888_jtag_uart_Project3_jtag_uart_alt_jtag_atlantic_ena                                                                                                              ; Top                            ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                   ;                                ;               ;          ;             ;
; jtag.bp.inst58888_jtag_uart_Project3_jtag_uart_alt_jtag_atlantic_ir_in_0_                                                                                                         ; Top                            ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                   ;                                ;               ;          ;             ;
; jtag.bp.inst58888_jtag_uart_Project3_jtag_uart_alt_jtag_atlantic_ir_out_0_                                                                                                        ; Top                            ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                   ;                                ;               ;          ;             ;
; jtag.bp.inst58888_jtag_uart_Project3_jtag_uart_alt_jtag_atlantic_irq                                                                                                              ; Top                            ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                   ;                                ;               ;          ;             ;
; jtag.bp.inst58888_jtag_uart_Project3_jtag_uart_alt_jtag_atlantic_jtag_state_cdr                                                                                                   ; Top                            ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                   ;                                ;               ;          ;             ;
; jtag.bp.inst58888_jtag_uart_Project3_jtag_uart_alt_jtag_atlantic_jtag_state_sdr                                                                                                   ; Top                            ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                   ;                                ;               ;          ;             ;
; jtag.bp.inst58888_jtag_uart_Project3_jtag_uart_alt_jtag_atlantic_jtag_state_udr                                                                                                   ; Top                            ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                   ;                                ;               ;          ;             ;
; jtag.bp.inst58888_jtag_uart_Project3_jtag_uart_alt_jtag_atlantic_raw_tck                                                                                                          ; Top                            ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                   ;                                ;               ;          ;             ;
; jtag.bp.inst58888_jtag_uart_Project3_jtag_uart_alt_jtag_atlantic_rti                                                                                                              ; Top                            ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                   ;                                ;               ;          ;             ;
; jtag.bp.inst58888_jtag_uart_Project3_jtag_uart_alt_jtag_atlantic_shift                                                                                                            ; Top                            ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                   ;                                ;               ;          ;             ;
; jtag.bp.inst58888_jtag_uart_Project3_jtag_uart_alt_jtag_atlantic_tck                                                                                                              ; Top                            ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                   ;                                ;               ;          ;             ;
; jtag.bp.inst58888_jtag_uart_Project3_jtag_uart_alt_jtag_atlantic_tdi                                                                                                              ; Top                            ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                   ;                                ;               ;          ;             ;
; jtag.bp.inst58888_jtag_uart_Project3_jtag_uart_alt_jtag_atlantic_tdo                                                                                                              ; Top                            ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                   ;                                ;               ;          ;             ;
; jtag.bp.inst58888_jtag_uart_Project3_jtag_uart_alt_jtag_atlantic_update                                                                                                           ; Top                            ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                   ;                                ;               ;          ;             ;
; jtag.bp.inst58888_jtag_uart_Project3_jtag_uart_alt_jtag_atlantic_usr1                                                                                                             ; Top                            ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                   ;                                ;               ;          ;             ;
; jtag.bp.inst58888_nios2_the_Project3_nios2_nios2_oci_the_Project3_nios2_jtag_debug_module_wrapper_Project3_nios2_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_clr             ; Top                            ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                   ;                                ;               ;          ;             ;
; jtag.bp.inst58888_nios2_the_Project3_nios2_nios2_oci_the_Project3_nios2_jtag_debug_module_wrapper_Project3_nios2_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_ena             ; Top                            ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                   ;                                ;               ;          ;             ;
; jtag.bp.inst58888_nios2_the_Project3_nios2_nios2_oci_the_Project3_nios2_jtag_debug_module_wrapper_Project3_nios2_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_ir_in_0_        ; Top                            ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                   ;                                ;               ;          ;             ;
; jtag.bp.inst58888_nios2_the_Project3_nios2_nios2_oci_the_Project3_nios2_jtag_debug_module_wrapper_Project3_nios2_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_ir_in_1_        ; Top                            ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                   ;                                ;               ;          ;             ;
; jtag.bp.inst58888_nios2_the_Project3_nios2_nios2_oci_the_Project3_nios2_jtag_debug_module_wrapper_Project3_nios2_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_ir_out_0_       ; Top                            ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                   ;                                ;               ;          ;             ;
; jtag.bp.inst58888_nios2_the_Project3_nios2_nios2_oci_the_Project3_nios2_jtag_debug_module_wrapper_Project3_nios2_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_ir_out_1_       ; Top                            ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                   ;                                ;               ;          ;             ;
; jtag.bp.inst58888_nios2_the_Project3_nios2_nios2_oci_the_Project3_nios2_jtag_debug_module_wrapper_Project3_nios2_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_cdr  ; Top                            ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                   ;                                ;               ;          ;             ;
; jtag.bp.inst58888_nios2_the_Project3_nios2_nios2_oci_the_Project3_nios2_jtag_debug_module_wrapper_Project3_nios2_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_cir  ; Top                            ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                   ;                                ;               ;          ;             ;
; jtag.bp.inst58888_nios2_the_Project3_nios2_nios2_oci_the_Project3_nios2_jtag_debug_module_wrapper_Project3_nios2_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_e1dr ; Top                            ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                   ;                                ;               ;          ;             ;
; jtag.bp.inst58888_nios2_the_Project3_nios2_nios2_oci_the_Project3_nios2_jtag_debug_module_wrapper_Project3_nios2_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_e1ir ; Top                            ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                   ;                                ;               ;          ;             ;
; jtag.bp.inst58888_nios2_the_Project3_nios2_nios2_oci_the_Project3_nios2_jtag_debug_module_wrapper_Project3_nios2_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_e2dr ; Top                            ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                   ;                                ;               ;          ;             ;
; jtag.bp.inst58888_nios2_the_Project3_nios2_nios2_oci_the_Project3_nios2_jtag_debug_module_wrapper_Project3_nios2_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_e2ir ; Top                            ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                   ;                                ;               ;          ;             ;
; jtag.bp.inst58888_nios2_the_Project3_nios2_nios2_oci_the_Project3_nios2_jtag_debug_module_wrapper_Project3_nios2_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_pdr  ; Top                            ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                   ;                                ;               ;          ;             ;
; jtag.bp.inst58888_nios2_the_Project3_nios2_nios2_oci_the_Project3_nios2_jtag_debug_module_wrapper_Project3_nios2_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_pir  ; Top                            ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                   ;                                ;               ;          ;             ;
; jtag.bp.inst58888_nios2_the_Project3_nios2_nios2_oci_the_Project3_nios2_jtag_debug_module_wrapper_Project3_nios2_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_rti  ; Top                            ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                   ;                                ;               ;          ;             ;
; jtag.bp.inst58888_nios2_the_Project3_nios2_nios2_oci_the_Project3_nios2_jtag_debug_module_wrapper_Project3_nios2_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_sdr  ; Top                            ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                   ;                                ;               ;          ;             ;
; jtag.bp.inst58888_nios2_the_Project3_nios2_nios2_oci_the_Project3_nios2_jtag_debug_module_wrapper_Project3_nios2_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_sdrs ; Top                            ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                   ;                                ;               ;          ;             ;
; jtag.bp.inst58888_nios2_the_Project3_nios2_nios2_oci_the_Project3_nios2_jtag_debug_module_wrapper_Project3_nios2_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_sir  ; Top                            ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                   ;                                ;               ;          ;             ;
; jtag.bp.inst58888_nios2_the_Project3_nios2_nios2_oci_the_Project3_nios2_jtag_debug_module_wrapper_Project3_nios2_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_sirs ; Top                            ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                   ;                                ;               ;          ;             ;
; jtag.bp.inst58888_nios2_the_Project3_nios2_nios2_oci_the_Project3_nios2_jtag_debug_module_wrapper_Project3_nios2_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_tlr  ; Top                            ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                   ;                                ;               ;          ;             ;
; jtag.bp.inst58888_nios2_the_Project3_nios2_nios2_oci_the_Project3_nios2_jtag_debug_module_wrapper_Project3_nios2_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_udr  ; Top                            ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                   ;                                ;               ;          ;             ;
; jtag.bp.inst58888_nios2_the_Project3_nios2_nios2_oci_the_Project3_nios2_jtag_debug_module_wrapper_Project3_nios2_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_uir  ; Top                            ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                   ;                                ;               ;          ;             ;
; jtag.bp.inst58888_nios2_the_Project3_nios2_nios2_oci_the_Project3_nios2_jtag_debug_module_wrapper_Project3_nios2_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_raw_tck         ; Top                            ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                   ;                                ;               ;          ;             ;
; jtag.bp.inst58888_nios2_the_Project3_nios2_nios2_oci_the_Project3_nios2_jtag_debug_module_wrapper_Project3_nios2_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_raw_tms         ; Top                            ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                   ;                                ;               ;          ;             ;
; jtag.bp.inst58888_nios2_the_Project3_nios2_nios2_oci_the_Project3_nios2_jtag_debug_module_wrapper_Project3_nios2_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_tdi             ; Top                            ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                   ;                                ;               ;          ;             ;
; jtag.bp.inst58888_nios2_the_Project3_nios2_nios2_oci_the_Project3_nios2_jtag_debug_module_wrapper_Project3_nios2_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_tdo             ; Top                            ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                   ;                                ;               ;          ;             ;
; jtag.bp.inst58888_nios2_the_Project3_nios2_nios2_oci_the_Project3_nios2_jtag_debug_module_wrapper_Project3_nios2_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_usr1            ; Top                            ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                   ;                                ;               ;          ;             ;
; laejrgibqjgjcajif0v92jmfv                                                                                                                                                         ; Top                            ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                   ;                                ;               ;          ;             ;
; rs                                                                                                                                                                                ; Top                            ; Output Port   ; n/a      ;             ;
;     -- rs                                                                                                                                                                         ; Top                            ; Output Pad    ; Unplaced ; Synthesized ;
;     -- rs~output                                                                                                                                                                  ; Top                            ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                                                                                                   ;                                ;               ;          ;             ;
; rw                                                                                                                                                                                ; Top                            ; Output Port   ; n/a      ;             ;
;     -- rw                                                                                                                                                                         ; Top                            ; Output Pad    ; Unplaced ; Synthesized ;
;     -- rw~output                                                                                                                                                                  ; Top                            ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                                                                                                   ;                                ;               ;          ;             ;
; vsync                                                                                                                                                                             ; Top                            ; Output Port   ; n/a      ;             ;
;     -- vsync                                                                                                                                                                      ; Top                            ; Output Pad    ; Unplaced ; Synthesized ;
;     -- vsync~output                                                                                                                                                               ; Top                            ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                                                                                                   ;                                ;               ;          ;             ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+---------------+----------+-------------+


+-----------------------------------------------------------+
; Partition Merge Resource Usage Summary                    ;
+---------------------------------------------+-------------+
; Resource                                    ; Usage       ;
+---------------------------------------------+-------------+
; Estimated Total logic elements              ; 6,670       ;
;                                             ;             ;
; Total combinational functions               ; 5900        ;
; Logic element usage by number of LUT inputs ;             ;
;     -- 4 input functions                    ; 3254        ;
;     -- 3 input functions                    ; 1507        ;
;     -- <=2 input functions                  ; 1139        ;
;                                             ;             ;
; Logic elements by mode                      ;             ;
;     -- normal mode                          ; 5017        ;
;     -- arithmetic mode                      ; 883         ;
;                                             ;             ;
; Total registers                             ; 2826        ;
;     -- Dedicated logic registers            ; 2826        ;
;     -- I/O registers                        ; 0           ;
;                                             ;             ;
; I/O pins                                    ; 40          ;
; Total memory bits                           ; 83200       ;
; Embedded Multiplier 9-bit elements          ; 4           ;
; Maximum fan-out node                        ; Clock~input ;
; Maximum fan-out                             ; 2156        ;
; Total fan-out                               ; 32157       ;
; Average fan-out                             ; 3.57        ;
+---------------------------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                               ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+-------+--------------------------------------------+
; Name                                                                                                                                                                                                                                                                                           ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size  ; MIF                                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+-------+--------------------------------------------+
; Project3:inst58888|Project3_jtag_uart:jtag_uart|Project3_jtag_uart_scfifo_r:the_Project3_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ALTSYNCRAM                                                             ; AUTO ; Simple Dual Port ; 64           ; 8            ; 64           ; 8            ; 512   ; None                                       ;
; Project3:inst58888|Project3_jtag_uart:jtag_uart|Project3_jtag_uart_scfifo_w:the_Project3_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ALTSYNCRAM                                                             ; AUTO ; Simple Dual Port ; 64           ; 8            ; 64           ; 8            ; 512   ; None                                       ;
; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_ic_data_module:Project3_nios2_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|ALTSYNCRAM                                                                                                                               ; AUTO ; Simple Dual Port ; 1024         ; 32           ; 1024         ; 32           ; 32768 ; None                                       ;
; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_ic_tag_module:Project3_nios2_ic_tag|altsyncram:the_altsyncram|altsyncram_o6h1:auto_generated|ALTSYNCRAM                                                                                                                                 ; AUTO ; Simple Dual Port ; 128          ; 10           ; 128          ; 10           ; 1280  ; Project3_nios2_ic_tag_ram.mif              ;
; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_nios2_oci:the_Project3_nios2_nios2_oci|Project3_nios2_nios2_ocimem:the_Project3_nios2_nios2_ocimem|Project3_nios2_ociram_sp_ram_module:Project3_nios2_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_ip71:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; 256          ; 32           ; --           ; --           ; 8192  ; Project3_nios2_ociram_default_contents.mif ;
; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_register_bank_a_module:Project3_nios2_register_bank_a|altsyncram:the_altsyncram|altsyncram_1tg1:auto_generated|ALTSYNCRAM                                                                                                               ; AUTO ; Simple Dual Port ; 32           ; 32           ; 32           ; 32           ; 1024  ; Project3_nios2_rf_ram_a.mif                ;
; Project3:inst58888|Project3_nios2:nios2|Project3_nios2_register_bank_b_module:Project3_nios2_register_bank_b|altsyncram:the_altsyncram|altsyncram_2tg1:auto_generated|ALTSYNCRAM                                                                                                               ; AUTO ; Simple Dual Port ; 32           ; 32           ; 32           ; 32           ; 1024  ; Project3_nios2_rf_ram_b.mif                ;
; Project3:inst58888|Project3_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_9uc1:auto_generated|ALTSYNCRAM                                                                                                                                                                    ; AUTO ; Single Port      ; 1024         ; 32           ; --           ; --           ; 32768 ; Project3_onchip_memory.hex                 ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ut14:auto_generated|ALTSYNCRAM                                                                                          ; AUTO ; Simple Dual Port ; 1024         ; 5            ; 1024         ; 5            ; 5120  ; None                                       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+-------+--------------------------------------------+


+-----------------------------------------------------+
; Partition Merge DSP Block Usage Summary             ;
+---------------------------------------+-------------+
; Statistic                             ; Number Used ;
+---------------------------------------+-------------+
; Simple Multipliers (9-bit)            ; 0           ;
; Simple Multipliers (18-bit)           ; 2           ;
; Embedded Multiplier Blocks            ; --          ;
; Embedded Multiplier 9-bit elements    ; 4           ;
; Signed Embedded Multipliers           ; 1           ;
; Unsigned Embedded Multipliers         ; 1           ;
; Mixed Sign Embedded Multipliers       ; 0           ;
; Variable Sign Embedded Multipliers    ; 0           ;
; Dedicated Input Shift Register Chains ; 0           ;
+---------------------------------------+-------------+
Note: number of Embedded Multiplier Blocks used is only available after a successful fit.


+--------------------------+
; Partition Merge Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Partition Merge
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Sep 10 14:27:50 2019
Info: Command: quartus_cdb --read_settings_files=off --write_settings_files=off Project3 -c Project3 --merge=on
Info (35007): Using synthesis netlist for partition "Top"
Info (35007): Using synthesis netlist for partition "pzdyqx:nabboc"
Info (35007): Using synthesis netlist for partition "sld_hub:auto_hub"
Info (35007): Using synthesis netlist for partition "sld_signaltap:auto_signaltap_0"
Info (35024): Succesfully connected in-system debug instance "auto_signaltap_0" to all 11 required data inputs, trigger inputs, acquisition clocks, and dynamic pins
Info (35002): Resolved and merged 4 partition(s)
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 0 node(s), including 0 DDIO, 0 PLL, 0 transceiver and 0 LCELL
Info (21057): Implemented 7215 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 9 input pins
    Info (21059): Implemented 35 output pins
    Info (21061): Implemented 6975 logic cells
    Info (21064): Implemented 191 RAM segments
    Info (21062): Implemented 4 DSP elements
Info: Quartus II 64-Bit Partition Merge was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 4653 megabytes
    Info: Processing ended: Tue Sep 10 14:27:56 2019
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:05


