<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:29:09.299</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2025.01.14</applicationDate><applicationFlag>특허</applicationFlag><applicationNumber>10-2025-0005167</applicationNumber><claimCount>6</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 장치</inventionTitle><inventionTitleEng>SEMICONDUCTOR DEVICE</inventionTitleEng><openDate>2025.01.22</openDate><openNumber>10-2025-0011999</openNumber><originalApplicationDate>2024.03.11</originalApplicationDate><originalApplicationKind>국내출원/분할</originalApplicationKind><originalApplicationNumber>10-2024-0033633</originalApplicationNumber><originalExaminationRequestDate>2025.01.14</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/67</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 86/40</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/68</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 86/60</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 87/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 62/17</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10F 39/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/121</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 41/70</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo><familyApplicationNumber>1020240033633</familyApplicationNumber></familyInfo></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 발명은 고신뢰성・고속 동작에 적합한 반도체 장치를 제공한다. 제 1 도전체와, 제 2 도전체와, 제 1 절연체와, 제 2 절연체와, 제 3 절연체와, 반도체와, 전자 포획층을 갖고, 반도체는 채널 형성 영역을 갖고, 전자 포획층은 제 2 절연체를 개재하여 채널 형성 영역과 서로 중첩되는 영역을 갖고, 제 1 도전체는 제 1 절연체를 개재하여 채널 형성 영역과 서로 중첩되는 영역을 갖고, 제 2 도전체는 제 3 절연체를 개재하여 전자 포획층과 서로 중첩되는 영역을 갖고, 제 2 도전체는 채널 형성 영역과 중첩되는 영역을 갖지 않는 반도체 장치이다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 제 1 채널 형성 영역을 갖는 제 1 트랜지스터와, 제 2 채널 형성 영역을 갖는 제 2 트랜지스터를 갖고,상기 제 1 트랜지스터의 소스 전극 및 드레인 전극 중 한쪽은 상기 제 2 트랜지스터의 게이트 전극과 전기적으로 접속되고,상기 제 1 채널 형성 영역은 산화물 반도체를 갖고,상기 제 2 채널 형성 영역은 실리콘을 갖는 반도체 장치로서,상기 제 1 채널 형성 영역을 갖는 산화물 반도체층과,상기 산화물 반도체층의 상면과 접하는 영역을 갖는 제 1 절연층과,상기 제 1 절연층을 개재하여 산화물 반도체층의 위쪽에 위치하는 영역을 갖고, 또한 상기 제 1 트랜지스터의 게이트 전극으로서의 기능을 갖는 제 1 도전층과,상기 산화물 반도체층의 하면과 접하는 영역을 갖는 제 2 절연층과,상기 제 2 절연층을 개재하여 상기 산화물 반도체층의 아래쪽에 위치하는 영역을 갖는 제 2 도전층과,상기 제 2 도전층의 하면과 접하는 영역을 갖는 제 3 절연층과,상기 제 3 절연층의 아래쪽에 위치하고, 또한 상기 제 2 도전층과의 중첩을 갖는 제 3 도전층과,상기 제 1 트랜지스터의 아래쪽에 위치하는 영역을 갖는 제 4 절연층과,상기 제 4 절연층의 아래쪽이고, 상기 제 2 채널 형성 영역의 위쪽에 위치하는 영역을 갖고, 또한 상기 제 2 트랜지스터의 게이트 전극으로서의 기능을 갖는 제 4 도전층을 갖고,상기 제 2 도전층은 상기 제 1 채널 형성 영역과의 중첩을 갖고,상기 제 3 도전층은 상기 제 2 도전층을 개재하여 상기 산화물 반도체층과의 중첩을 갖고, 또한 상기 제 1 채널 형성 영역과의 중첩을 갖지 않는, 반도체 장치.</claim></claimInfo><claimInfo><claim>2. 제 1 채널 형성 영역을 갖는 제 1 트랜지스터와, 제 2 채널 형성 영역을 갖는 제 2 트랜지스터를 갖고,상기 제 1 트랜지스터의 소스 전극 및 드레인 전극 중 한쪽은 상기 제 2 트랜지스터의 게이트 전극과 전기적으로 접속되고,상기 제 1 채널 형성 영역은 산화물 반도체를 갖고,상기 제 2 채널 형성 영역은 실리콘을 갖는 반도체 장치로서,상기 제 1 채널 형성 영역을 갖는 산화물 반도체층과,상기 산화물 반도체층의 상면과 접하는 영역을 갖는 제 1 절연층과,상기 제 1 절연층을 개재하여 산화물 반도체층의 위쪽에 위치하는 영역을 갖고, 또한 상기 제 1 트랜지스터의 게이트 전극으로서의 기능을 갖는 제 1 도전층과,상기 산화물 반도체층의 하면과 접하는 영역을 갖는 제 2 절연층과,상기 제 2 절연층을 개재하여 상기 산화물 반도체층의 아래쪽에 위치하는 영역을 갖는 제 2 도전층과,상기 제 2 도전층의 아래쪽에 위치하는 영역을 갖는 제 3 절연층과,상기 제 3 절연층의 하면과 접하는 영역을 갖고, 또한 상기 제 2 도전층과의 중첩을 갖는 제 3 도전층과,상기 제 1 트랜지스터의 아래쪽에 위치하는 영역을 갖는 제 4 절연층과,상기 제 4 절연층의 아래쪽이고, 상기 제 2 채널 형성 영역의 위쪽에 위치하는 영역을 갖고, 또한 상기 제 2 트랜지스터의 게이트 전극으로서의 기능을 갖는 제 4 도전층과,상기 산화물 반도체층의 상면과 접하는 영역을 갖고, 또한 상기 제 1 트랜지스터의 소스 전극 및 드레인 전극 중 한쪽으로서의 기능을 갖는 제 5 도전층을 갖고,상기 제 2 도전층은 상기 제 1 채널 형성 영역과의 중첩을 갖고,상기 제 3 도전층은 상기 제 2 도전층을 개재하여 상기 산화물 반도체층과의 중첩을 갖고, 또한 상기 제 1 채널 형성 영역과의 중첩을 갖지 않고,상기 제 5 도전층은 상기 제 1 도전층과 중첩되는 영역과, 상기 제 2 도전층과 중첩되는 영역과, 상기 제 4 도전층과 중첩되는 영역을 갖는, 반도체 장치.</claim></claimInfo><claimInfo><claim>3. 제 1 채널 형성 영역을 갖는 제 1 트랜지스터와, 제 2 채널 형성 영역을 갖는 제 2 트랜지스터와, 용량 소자를 갖고,상기 제 1 트랜지스터의 소스 전극 및 드레인 전극 중 한쪽은 상기 제 2 트랜지스터의 게이트 전극과, 상기 용량 소자의 한쪽 전극과 각각 전기적으로 접속되고,상기 제 1 채널 형성 영역은 산화물 반도체를 갖고,상기 제 2 채널 형성 영역은 실리콘을 갖는 반도체 장치로서,상기 제 1 채널 형성 영역을 갖는 산화물 반도체층과,상기 산화물 반도체층의 상면과 접하는 영역을 갖는 제 1 절연층과,상기 제 1 절연층을 개재하여 산화물 반도체층의 위쪽에 위치하는 영역을 갖고, 또한 상기 제 1 트랜지스터의 게이트 전극으로서의 기능을 갖는 제 1 도전층과,상기 산화물 반도체층의 하면과 접하는 영역을 갖는 제 2 절연층과,상기 제 2 절연층을 개재하여 상기 산화물 반도체층의 아래쪽에 위치하는 영역을 갖는 제 2 도전층과,상기 제 2 도전층의 하면과 접하는 영역을 갖는 제 3 절연층과,상기 제 3 절연층의 아래쪽에 위치하고, 또한 상기 제 2 도전층과의 중첩을 갖는 제 3 도전층과,상기 제 1 트랜지스터의 아래쪽에 위치하는 영역을 갖는 제 4 절연층과,상기 제 4 절연층의 아래쪽이고, 상기 제 2 채널 형성 영역의 위쪽에 위치하는 영역을 갖고, 또한 상기 제 2 트랜지스터의 게이트 전극으로서의 기능을 갖는 제 4 도전층을 갖고,상기 제 2 도전층은 상기 제 1 채널 형성 영역과의 중첩을 갖고,상기 제 3 도전층은 상기 제 2 도전층을 개재하여 상기 산화물 반도체층과의 중첩을 갖고, 또한 상기 제 1 채널 형성 영역과의 중첩을 갖지 않는, 반도체 장치.</claim></claimInfo><claimInfo><claim>4. 제 1 채널 형성 영역을 갖는 제 1 트랜지스터와, 제 2 채널 형성 영역을 갖는 제 2 트랜지스터와, 용량 소자를 갖고,상기 제 1 트랜지스터의 소스 전극 및 드레인 전극 중 한쪽은 상기 제 2 트랜지스터의 게이트 전극과, 상기 용량 소자의 한쪽 전극과 각각 전기적으로 접속되고,상기 제 1 채널 형성 영역은 산화물 반도체를 갖고,상기 제 2 채널 형성 영역은 실리콘을 갖는 반도체 장치로서,상기 제 1 채널 형성 영역을 갖는 산화물 반도체층과,상기 산화물 반도체층의 상면과 접하는 영역을 갖는 제 1 절연층과,상기 제 1 절연층을 개재하여 산화물 반도체층의 위쪽에 위치하는 영역을 갖고, 또한 상기 제 1 트랜지스터의 게이트 전극으로서의 기능을 갖는 제 1 도전층과,상기 산화물 반도체층의 하면과 접하는 영역을 갖는 제 2 절연층과,상기 제 2 절연층을 개재하여 상기 산화물 반도체층의 아래쪽에 위치하는 영역을 갖는 제 2 도전층과,상기 제 2 도전층의 아래쪽에 위치하는 영역을 갖는 제 3 절연층과,상기 제 3 절연층의 하면과 접하는 영역을 갖고, 또한 상기 제 2 도전층과의 중첩을 갖는 제 3 도전층과,상기 제 1 트랜지스터의 아래쪽에 위치하는 영역을 갖는 제 4 절연층과,상기 제 4 절연층의 아래쪽이고, 상기 제 2 채널 형성 영역의 위쪽에 위치하는 영역을 갖고, 또한 상기 제 2 트랜지스터의 게이트 전극으로서의 기능을 갖는 제 4 도전층과,상기 산화물 반도체층의 상면과 접하는 영역을 갖고, 또한 상기 제 1 트랜지스터의 소스 전극 및 드레인 전극 중 한쪽으로서의 기능을 갖는 제 5 도전층을 갖고,상기 제 2 도전층은 상기 제 1 채널 형성 영역과의 중첩을 갖고,상기 제 3 도전층은 상기 제 2 도전층을 개재하여 상기 산화물 반도체층과의 중첩을 갖고, 또한 상기 제 1 채널 형성 영역과의 중첩을 갖지 않고,상기 제 5 도전층은 상기 제 1 도전층과 중첩되는 영역과, 상기 제 2 도전층과 중첩되는 영역과, 상기 제 4 도전층과 중첩되는 영역을 갖는, 반도체 장치.</claim></claimInfo><claimInfo><claim>5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,상기 제 1 트랜지스터는 n채널형 트랜지스터이고,상기 제 2 트랜지스터는 p채널형 트랜지스터인, 반도체 장치.</claim></claimInfo><claimInfo><claim>6. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,상기 제 2 도전층은 몰리브데넘을 갖는, 반도체 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>일본국 가나가와켄 아쓰기시 하세 ***</address><code>519980839048</code><country>일본</country><engName>SEMICONDUCTOR ENERGY LABORATORY CO., LTD.</engName><name>가부시키가이샤 한도오따이 에네루기 켄큐쇼</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>일본 ***-**** 도쿄...</address><code> </code><country>일본</country><engName>TANAKA, Tetsuhiro</engName><name>다나카 테츠히로</name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country>일본</country><engName>MATSUBAYASHI, Daisuke</engName><name>마츠바야시 다이스케</name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country>일본</country><engName>TANEMURA, Kazuki</engName><name>타네무라 가즈키</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 종로구 세종대로 ***, **층 (세종로, 광화문빌딩)(법무법인센트럴)</address><code>919990006014</code><country>대한민국</country><engName>HOON CHANG</engName><name>장훈</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2014.11.21</priorityApplicationDate><priorityApplicationNumber>JP-P-2014-236313</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Divisional Application] Patent Application</documentEngName><documentName>[분할출원]특허출원서</documentName><receiptDate>2025.01.14</receiptDate><receiptNumber>1-1-2025-0049013-31</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2025.09.25</receiptDate><receiptNumber>9-5-2025-0933396-95</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020250005167.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c9308783dbc8e763530712d91fe128a0c8513b99615e935a7e6964c9ff76e070bac4aba8f3e150bb5494932c32bc857aa5164fe6f662910707b</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf1eb579bf81ebf2bbd98e7e2f1b3a6ed820950912db0473dcf25534b7ad5a9705850f17e6387ed75b7ce2496ed078e45d5ce5f2ecfbbcfbc0</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>