{
    "std": [
        "std",
        "reYIK",
        "module",
        1
    ],
    "MuxParam_0000": [
        "MuxParam_0000",
        "G8BQV",
        "module",
        2
    ],
    "hotbit_0000": [
        "hotbit_0000",
        "Yfz3H",
        "module",
        3
    ],
    "BancoRegistros_0000": [
        "BancoRegistros_0000",
        "Dxh1u",
        "module",
        4
    ],
    "BancoRegistros_tb": [
        "BancoRegistros_tb",
        "VCAgC",
        "module",
        5
    ],
    "...MASTER...": [
        "SIM",
        "amcQw",
        "module",
        6
    ]
}