Fitter report for zhaguo
Wed Mar 15 01:07:43 2023
Quartus II Version 9.1 Build 222 10/21/2009 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Pin-Out File
  6. Fitter Resource Usage Summary
  7. Input Pins
  8. Output Pins
  9. I/O Bank Usage
 10. All Package Pins
 11. Output Pin Default Load For Reported TCO
 12. Fitter Resource Utilization by Entity
 13. Delay Chain Summary
 14. Control Signals
 15. Global & Other Fast Signals
 16. Non-Global High Fan-Out Signals
 17. Interconnect Usage Summary
 18. LAB Logic Elements
 19. LAB-wide Signals
 20. LAB Signals Sourced
 21. LAB Signals Sourced Out
 22. LAB Distinct Inputs
 23. Fitter Device Options
 24. Estimated Delay Added for Hold Timing
 25. Fitter Messages
 26. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------+
; Fitter Summary                                                   ;
+-----------------------+------------------------------------------+
; Fitter Status         ; Successful - Wed Mar 15 01:07:43 2023    ;
; Quartus II Version    ; 9.1 Build 222 10/21/2009 SJ Full Version ;
; Revision Name         ; zhaguo                                   ;
; Top-level Entity Name ; zhaguo                                   ;
; Family                ; MAX II                                   ;
; Device                ; EPM1270T144C5                            ;
; Timing Models         ; Final                                    ;
; Total logic elements  ; 667 / 1,270 ( 53 % )                     ;
; Total pins            ; 57 / 116 ( 49 % )                        ;
; Total virtual pins    ; 0                                        ;
; UFM blocks            ; 0 / 1 ( 0 % )                            ;
+-----------------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EPM1270T144C5                  ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Use TimeQuest Timing Analyzer                                              ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; Off                            ; Off                            ;
; Guarantee I/O Paths Have Zero Hold Time at Fast Corner                     ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; On                             ; On                             ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; Slow Slew Rate                                                             ; Off                            ; Off                            ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                           ; Auto                           ;
; Auto Register Duplication                                                  ; Auto                           ; Auto                           ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Stop After Congestion Map Generation                                       ; Off                            ; Off                            ;
; Save Intermediate Fitting Results                                          ; Off                            ; Off                            ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
; Use Best Effort Settings for Compilation                                   ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ; < 0.1%      ;
;     5-8 processors         ;   0.0%      ;
+----------------------------+-------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Administrator/Desktop/新建文件夹 (2)/zhaguo.pin.


+--------------------------------------------------------------------+
; Fitter Resource Usage Summary                                      ;
+---------------------------------------------+----------------------+
; Resource                                    ; Usage                ;
+---------------------------------------------+----------------------+
; Total logic elements                        ; 667 / 1,270 ( 53 % ) ;
;     -- Combinational with no register       ; 426                  ;
;     -- Register only                        ; 26                   ;
;     -- Combinational with a register        ; 215                  ;
;                                             ;                      ;
; Logic element usage by number of LUT inputs ;                      ;
;     -- 4 input functions                    ; 145                  ;
;     -- 3 input functions                    ; 116                  ;
;     -- 2 input functions                    ; 290                  ;
;     -- 1 input functions                    ; 89                   ;
;     -- 0 input functions                    ; 1                    ;
;                                             ;                      ;
; Logic elements by mode                      ;                      ;
;     -- normal mode                          ; 415                  ;
;     -- arithmetic mode                      ; 252                  ;
;     -- qfbk mode                            ; 13                   ;
;     -- register cascade mode                ; 0                    ;
;     -- synchronous clear/load mode          ; 143                  ;
;     -- asynchronous clear/load mode         ; 99                   ;
;                                             ;                      ;
; Total registers                             ; 241 / 1,270 ( 19 % ) ;
; Total LABs                                  ; 91 / 127 ( 72 % )    ;
; Logic elements in carry chains              ; 305                  ;
; User inserted logic elements                ; 0                    ;
; Virtual pins                                ; 0                    ;
; I/O pins                                    ; 57 / 116 ( 49 % )    ;
;     -- Clock pins                           ; 2 / 4 ( 50 % )       ;
; Global signals                              ; 4                    ;
; UFM blocks                                  ; 0 / 1 ( 0 % )        ;
; Global clocks                               ; 4 / 4 ( 100 % )      ;
; JTAGs                                       ; 0 / 1 ( 0 % )        ;
; Average interconnect usage (total/H/V)      ; 14% / 15% / 14%      ;
; Peak interconnect usage (total/H/V)         ; 19% / 19% / 19%      ;
; Maximum fan-out node                        ; clk                  ;
; Maximum fan-out                             ; 185                  ;
; Highest non-global fan-out signal           ; debounce:a1|key_out  ;
; Highest non-global fan-out                  ; 24                   ;
; Total fan-out                               ; 2285                 ;
; Average fan-out                             ; 3.16                 ;
+---------------------------------------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                  ;
+------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+----------------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Location assigned by ;
+------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+----------------------+
; BTN0 ; 61    ; 4        ; 10           ; 3            ; 3           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; BTN4 ; 121   ; 2        ; 10           ; 11           ; 1           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; BTN6 ; 123   ; 2        ; 9            ; 11           ; 0           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; BTN7 ; 124   ; 2        ; 9            ; 11           ; 1           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; BTNR ; 20    ; 1        ; 0            ; 7            ; 6           ; 105                   ; 0                  ; yes    ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; SW3  ; 131   ; 2        ; 8            ; 11           ; 2           ; 15                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; clk  ; 18    ; 1        ; 0            ; 7            ; 5           ; 185                   ; 0                  ; yes    ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ;
+------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                ;
+----------+-------+----------+--------------+--------------+-------------+-----------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+------------------------+----------------------+-------+----------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Fast Output Connection ; Location assigned by ; Load  ; Output Enable Source ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+-------------+-----------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+------------------------+----------------------+-------+----------------------+---------------------+
; BEEP     ; 60    ; 4        ; 9            ; 3            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; DISP[0]  ; 62    ; 4        ; 10           ; 3            ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; DISP[1]  ; 59    ; 4        ; 9            ; 3            ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; DISP[2]  ; 58    ; 4        ; 9            ; 3            ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; DISP[3]  ; 57    ; 4        ; 8            ; 3            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; yes                    ; User                 ; 10 pF ; -                    ; -                   ;
; DISP[4]  ; 55    ; 4        ; 8            ; 3            ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; DISP[5]  ; 53    ; 4        ; 8            ; 3            ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; yes                    ; User                 ; 10 pF ; -                    ; -                   ;
; DISP[6]  ; 52    ; 4        ; 8            ; 3            ; 3           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; yes                    ; User                 ; 10 pF ; -                    ; -                   ;
; DISP[7]  ; 51    ; 4        ; 7            ; 3            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; LD15     ; 137   ; 2        ; 6            ; 11           ; 3           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; yes                    ; User                 ; 10 pF ; -                    ; -                   ;
; cat[0]   ; 63    ; 4        ; 10           ; 3            ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; cat[1]   ; 66    ; 4        ; 12           ; 0            ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; cat[2]   ; 67    ; 4        ; 12           ; 0            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; cat[3]   ; 68    ; 4        ; 13           ; 0            ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; cat[4]   ; 69    ; 4        ; 14           ; 0            ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; cat[5]   ; 70    ; 4        ; 15           ; 0            ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; cat[6]   ; 30    ; 1        ; 0            ; 5            ; 6           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; cat[7]   ; 31    ; 1        ; 0            ; 4            ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; yes                    ; User                 ; 10 pF ; -                    ; -                   ;
; color[0] ; 45    ; 4        ; 6            ; 3            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; color[1] ; 44    ; 4        ; 5            ; 3            ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; color[2] ; 43    ; 4        ; 5            ; 3            ; 3           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; color[3] ; 42    ; 4        ; 4            ; 3            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; color[4] ; 41    ; 4        ; 3            ; 3            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; color[5] ; 40    ; 4        ; 3            ; 3            ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; color[6] ; 39    ; 4        ; 2            ; 3            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; color[7] ; 38    ; 4        ; 2            ; 3            ; 3           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; cow[0]   ; 8     ; 1        ; 0            ; 8            ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; cow[1]   ; 7     ; 1        ; 0            ; 8            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; cow[2]   ; 6     ; 1        ; 0            ; 9            ; 3           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; cow[3]   ; 5     ; 1        ; 0            ; 9            ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; cow[4]   ; 4     ; 1        ; 0            ; 9            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; cow[5]   ; 3     ; 1        ; 0            ; 10           ; 5           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; yes                    ; User                 ; 10 pF ; -                    ; -                   ;
; cow[6]   ; 2     ; 1        ; 0            ; 10           ; 3           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; yes                    ; User                 ; 10 pF ; -                    ; -                   ;
; cow[7]   ; 1     ; 1        ; 0            ; 10           ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; yes                    ; User                 ; 10 pF ; -                    ; -                   ;
; green[0] ; 22    ; 1        ; 0            ; 6            ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; green[1] ; 21    ; 1        ; 0            ; 6            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; green[2] ; 16    ; 1        ; 0            ; 7            ; 4           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; green[3] ; 15    ; 1        ; 0            ; 7            ; 3           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; green[4] ; 14    ; 1        ; 0            ; 7            ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; green[5] ; 13    ; 1        ; 0            ; 7            ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; green[6] ; 12    ; 1        ; 0            ; 7            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; green[7] ; 11    ; 1        ; 0            ; 8            ; 6           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; led[0]   ; 80    ; 3        ; 17           ; 3            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; yes                    ; User                 ; 10 pF ; -                    ; -                   ;
; led[1]   ; 79    ; 3        ; 17           ; 3            ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; yes                    ; User                 ; 10 pF ; -                    ; -                   ;
; led[2]   ; 78    ; 3        ; 17           ; 3            ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; yes                    ; User                 ; 10 pF ; -                    ; -                   ;
; led[3]   ; 77    ; 3        ; 17           ; 2            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; led[4]   ; 76    ; 3        ; 17           ; 2            ; 3           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; led[5]   ; 75    ; 3        ; 17           ; 1            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; yes                    ; User                 ; 10 pF ; -                    ; -                   ;
; led[6]   ; 74    ; 3        ; 17           ; 1            ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; led[7]   ; 73    ; 3        ; 17           ; 1            ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; yes                    ; User                 ; 10 pF ; -                    ; -                   ;
+----------+-------+----------+--------------+--------------+-------------+-----------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+------------------------+----------------------+-------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 20 / 26 ( 77 % ) ; 3.3V          ; --           ;
; 2        ; 5 / 30 ( 17 % )  ; 3.3V          ; --           ;
; 3        ; 8 / 30 ( 27 % )  ; 3.3V          ; --           ;
; 4        ; 24 / 30 ( 80 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                               ;
+----------+------------+----------+----------------+--------+--------------+-----------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir.   ; I/O Standard ; Voltage   ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+----------------+--------+--------------+-----------+------------+-----------------+----------+--------------+
; 1        ; 2          ; 1        ; cow[7]         ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 2        ; 3          ; 1        ; cow[6]         ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 3        ; 5          ; 1        ; cow[5]         ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 4        ; 7          ; 1        ; cow[4]         ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 5        ; 9          ; 1        ; cow[3]         ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 6        ; 10         ; 1        ; cow[2]         ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 7        ; 14         ; 1        ; cow[1]         ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 8        ; 15         ; 1        ; cow[0]         ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 9        ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 10       ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 11       ; 20         ; 1        ; green[7]       ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 12       ; 21         ; 1        ; green[6]       ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 13       ; 22         ; 1        ; green[5]       ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 14       ; 23         ; 1        ; green[4]       ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 15       ; 24         ; 1        ; green[3]       ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 16       ; 25         ; 1        ; green[2]       ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 17       ;            ;          ; GNDINT         ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 18       ; 26         ; 1        ; clk            ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; N               ; no       ; Off          ;
; 19       ;            ;          ; VCCINT         ; power  ;              ; 2.5V/3.3V ; --         ;                 ; --       ; --           ;
; 20       ; 27         ; 1        ; BTNR           ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 21       ; 28         ; 1        ; green[1]       ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 22       ; 29         ; 1        ; green[0]       ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 23       ; 30         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 24       ; 31         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 25       ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 26       ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 27       ; 33         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 28       ; 36         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 29       ; 37         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 30       ; 41         ; 1        ; cat[6]         ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 31       ; 44         ; 1        ; cat[7]         ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 32       ; 47         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 33       ; 50         ; 1        ; #TMS           ; input  ;              ;           ; --         ;                 ; --       ; --           ;
; 34       ; 51         ; 1        ; #TDI           ; input  ;              ;           ; --         ;                 ; --       ; --           ;
; 35       ; 52         ; 1        ; #TCK           ; input  ;              ;           ; --         ;                 ; --       ; --           ;
; 36       ; 53         ; 1        ; #TDO           ; output ;              ;           ; --         ;                 ; --       ; --           ;
; 37       ; 56         ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 38       ; 57         ; 4        ; color[7]       ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 39       ; 60         ; 4        ; color[6]       ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 40       ; 62         ; 4        ; color[5]       ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 41       ; 63         ; 4        ; color[4]       ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 42       ; 67         ; 4        ; color[3]       ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 43       ; 68         ; 4        ; color[2]       ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 44       ; 69         ; 4        ; color[1]       ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 45       ; 74         ; 4        ; color[0]       ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 46       ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 47       ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 48       ; 75         ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 49       ; 76         ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 50       ; 77         ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 51       ; 78         ; 4        ; DISP[7]        ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 52       ; 79         ; 4        ; DISP[6]        ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 53       ; 80         ; 4        ; DISP[5]        ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 54       ;            ;          ; GNDINT         ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 55       ; 81         ; 4        ; DISP[4]        ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 56       ;            ;          ; VCCINT         ; power  ;              ; 2.5V/3.3V ; --         ;                 ; --       ; --           ;
; 57       ; 82         ; 4        ; DISP[3]        ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 58       ; 83         ; 4        ; DISP[2]        ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 59       ; 84         ; 4        ; DISP[1]        ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 60       ; 85         ; 4        ; BEEP           ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 61       ; 86         ; 4        ; BTN0           ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 62       ; 87         ; 4        ; DISP[0]        ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 63       ; 88         ; 4        ; cat[0]         ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 64       ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 65       ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 66       ; 91         ; 4        ; cat[1]         ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 67       ; 92         ; 4        ; cat[2]         ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 68       ; 95         ; 4        ; cat[3]         ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 69       ; 98         ; 4        ; cat[4]         ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 70       ; 101        ; 4        ; cat[5]         ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 71       ; 104        ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 72       ; 107        ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 73       ; 111        ; 3        ; led[7]         ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 74       ; 112        ; 3        ; led[6]         ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 75       ; 113        ; 3        ; led[5]         ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 76       ; 115        ; 3        ; led[4]         ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 77       ; 118        ; 3        ; led[3]         ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 78       ; 122        ; 3        ; led[2]         ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 79       ; 123        ; 3        ; led[1]         ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 80       ; 124        ; 3        ; led[0]         ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 81       ; 127        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 82       ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 83       ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 84       ; 129        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 85       ; 130        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 86       ; 131        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 87       ; 132        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 88       ; 133        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 89       ; 134        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 90       ;            ;          ; VCCINT         ; power  ;              ; 2.5V/3.3V ; --         ;                 ; --       ; --           ;
; 91       ; 135        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 92       ;            ;          ; GNDINT         ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 93       ; 136        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 94       ; 137        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 95       ; 138        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 96       ; 139        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 97       ; 140        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 98       ; 141        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 99       ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 100      ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 101      ; 142        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 102      ; 146        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 103      ; 147        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 104      ; 151        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 105      ; 152        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 106      ; 154        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 107      ; 156        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 108      ; 158        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 109      ; 164        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 110      ; 165        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 111      ; 166        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 112      ; 171        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 113      ; 174        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 114      ; 177        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 115      ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 116      ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 117      ; 180        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 118      ; 181        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 119      ; 182        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 120      ; 183        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 121      ; 184        ; 2        ; BTN4           ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 122      ; 185        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 123      ; 186        ; 2        ; BTN6           ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 124      ; 187        ; 2        ; BTN7           ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 125      ; 188        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 126      ;            ;          ; VCCINT         ; power  ;              ; 2.5V/3.3V ; --         ;                 ; --       ; --           ;
; 127      ; 189        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 128      ;            ;          ; GNDINT         ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 129      ; 190        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 130      ; 191        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 131      ; 192        ; 2        ; SW3            ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 132      ; 193        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 133      ; 194        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 134      ; 195        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 135      ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 136      ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 137      ; 199        ; 2        ; LD15           ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 138      ; 200        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 139      ; 201        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 140      ; 204        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 141      ; 205        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 142      ; 208        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 143      ; 212        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 144      ; 215        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
+----------+------------+----------+----------------+--------+--------------+-----------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                    ;
+----------------------------+-------+------------------------+
; I/O Standard               ; Load  ; Termination Resistance ;
+----------------------------+-------+------------------------+
; 3.3-V LVTTL                ; 10 pF ; Not Available          ;
; 3.3-V LVCMOS               ; 10 pF ; Not Available          ;
; 2.5 V                      ; 10 pF ; Not Available          ;
; 1.8 V                      ; 10 pF ; Not Available          ;
; 1.5 V                      ; 10 pF ; Not Available          ;
; 3.3V Schmitt Trigger Input ; 10 pF ; Not Available          ;
; 2.5V Schmitt Trigger Input ; 10 pF ; Not Available          ;
; 3.3-V PCI                  ; 10 pF ; 25 Ohm (Parallel)      ;
+----------------------------+-------+------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                    ;
+----------------------------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                   ; Logic Cells ; LC Registers ; UFM Blocks ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                                                                                                                   ; Library Name ;
+----------------------------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |zhaguo                                      ; 667 (2)     ; 241          ; 0          ; 57   ; 0            ; 426 (1)      ; 26 (1)            ; 215 (0)          ; 305 (0)         ; 13 (0)     ; |zhaguo                                                                                                                                               ; work         ;
;    |COUNTER:s1|                              ; 541 (0)     ; 148          ; 0          ; 0    ; 0            ; 393 (0)      ; 25 (0)            ; 123 (0)          ; 221 (0)         ; 13 (0)     ; |zhaguo|COUNTER:s1                                                                                                                                    ; work         ;
;       |_COUNTER1:a2|                         ; 541 (190)   ; 148          ; 0          ; 0    ; 0            ; 393 (96)     ; 25 (5)            ; 123 (89)         ; 221 (44)        ; 13 (5)     ; |zhaguo|COUNTER:s1|_COUNTER1:a2                                                                                                                       ; work         ;
;          |dianzhen1:c1|                      ; 94 (29)     ; 53           ; 0          ; 0    ; 0            ; 41 (9)       ; 20 (2)            ; 33 (18)          ; 36 (4)          ; 0 (0)      ; |zhaguo|COUNTER:s1|_COUNTER1:a2|dianzhen1:c1                                                                                                          ; work         ;
;             |division:division0|             ; 65 (65)     ; 33           ; 0          ; 0    ; 0            ; 32 (32)      ; 18 (18)           ; 15 (15)          ; 32 (32)         ; 0 (0)      ; |zhaguo|COUNTER:s1|_COUNTER1:a2|dianzhen1:c1|division:division0                                                                                       ; work         ;
;          |division:division0|                ; 4 (4)       ; 1            ; 0          ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 8 (8)      ; |zhaguo|COUNTER:s1|_COUNTER1:a2|division:division0                                                                                                    ; work         ;
;          |lpm_divide:Div0|                   ; 53 (0)      ; 0            ; 0          ; 0    ; 0            ; 53 (0)       ; 0 (0)             ; 0 (0)            ; 27 (0)          ; 0 (0)      ; |zhaguo|COUNTER:s1|_COUNTER1:a2|lpm_divide:Div0                                                                                                       ; work         ;
;             |lpm_divide_rvl:auto_generated|  ; 53 (0)      ; 0            ; 0          ; 0    ; 0            ; 53 (0)       ; 0 (0)             ; 0 (0)            ; 27 (0)          ; 0 (0)      ; |zhaguo|COUNTER:s1|_COUNTER1:a2|lpm_divide:Div0|lpm_divide_rvl:auto_generated                                                                         ; work         ;
;                |sign_div_unsign_ckh:divider| ; 53 (0)      ; 0            ; 0          ; 0    ; 0            ; 53 (0)       ; 0 (0)             ; 0 (0)            ; 27 (0)          ; 0 (0)      ; |zhaguo|COUNTER:s1|_COUNTER1:a2|lpm_divide:Div0|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider                                             ; work         ;
;                   |alt_u_div_jie:divider|    ; 53 (26)     ; 0            ; 0          ; 0    ; 0            ; 53 (26)      ; 0 (0)             ; 0 (0)            ; 27 (0)          ; 0 (0)      ; |zhaguo|COUNTER:s1|_COUNTER1:a2|lpm_divide:Div0|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_jie:divider                       ; work         ;
;                      |add_sub_i7c:add_sub_4| ; 6 (6)       ; 0            ; 0          ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 6 (6)           ; 0 (0)      ; |zhaguo|COUNTER:s1|_COUNTER1:a2|lpm_divide:Div0|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_jie:divider|add_sub_i7c:add_sub_4 ; work         ;
;                      |add_sub_i7c:add_sub_5| ; 7 (7)       ; 0            ; 0          ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |zhaguo|COUNTER:s1|_COUNTER1:a2|lpm_divide:Div0|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_jie:divider|add_sub_i7c:add_sub_5 ; work         ;
;                      |add_sub_i7c:add_sub_6| ; 7 (7)       ; 0            ; 0          ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |zhaguo|COUNTER:s1|_COUNTER1:a2|lpm_divide:Div0|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_jie:divider|add_sub_i7c:add_sub_6 ; work         ;
;                      |add_sub_i7c:add_sub_7| ; 7 (7)       ; 0            ; 0          ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |zhaguo|COUNTER:s1|_COUNTER1:a2|lpm_divide:Div0|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_jie:divider|add_sub_i7c:add_sub_7 ; work         ;
;          |lpm_divide:Div1|                   ; 71 (0)      ; 0            ; 0          ; 0    ; 0            ; 71 (0)       ; 0 (0)             ; 0 (0)            ; 39 (0)          ; 0 (0)      ; |zhaguo|COUNTER:s1|_COUNTER1:a2|lpm_divide:Div1                                                                                                       ; work         ;
;             |lpm_divide_rvl:auto_generated|  ; 71 (0)      ; 0            ; 0          ; 0    ; 0            ; 71 (0)       ; 0 (0)             ; 0 (0)            ; 39 (0)          ; 0 (0)      ; |zhaguo|COUNTER:s1|_COUNTER1:a2|lpm_divide:Div1|lpm_divide_rvl:auto_generated                                                                         ; work         ;
;                |sign_div_unsign_ckh:divider| ; 71 (0)      ; 0            ; 0          ; 0    ; 0            ; 71 (0)       ; 0 (0)             ; 0 (0)            ; 39 (0)          ; 0 (0)      ; |zhaguo|COUNTER:s1|_COUNTER1:a2|lpm_divide:Div1|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider                                             ; work         ;
;                   |alt_u_div_jie:divider|    ; 71 (32)     ; 0            ; 0          ; 0    ; 0            ; 71 (32)      ; 0 (0)             ; 0 (0)            ; 39 (0)          ; 0 (0)      ; |zhaguo|COUNTER:s1|_COUNTER1:a2|lpm_divide:Div1|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_jie:divider                       ; work         ;
;                      |add_sub_h7c:add_sub_3| ; 6 (6)       ; 0            ; 0          ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 6 (6)           ; 0 (0)      ; |zhaguo|COUNTER:s1|_COUNTER1:a2|lpm_divide:Div1|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_jie:divider|add_sub_h7c:add_sub_3 ; work         ;
;                      |add_sub_i7c:add_sub_4| ; 7 (7)       ; 0            ; 0          ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |zhaguo|COUNTER:s1|_COUNTER1:a2|lpm_divide:Div1|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_jie:divider|add_sub_i7c:add_sub_4 ; work         ;
;                      |add_sub_i7c:add_sub_5| ; 7 (7)       ; 0            ; 0          ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |zhaguo|COUNTER:s1|_COUNTER1:a2|lpm_divide:Div1|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_jie:divider|add_sub_i7c:add_sub_5 ; work         ;
;                      |add_sub_i7c:add_sub_6| ; 7 (7)       ; 0            ; 0          ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |zhaguo|COUNTER:s1|_COUNTER1:a2|lpm_divide:Div1|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_jie:divider|add_sub_i7c:add_sub_6 ; work         ;
;                      |add_sub_i7c:add_sub_7| ; 7 (7)       ; 0            ; 0          ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |zhaguo|COUNTER:s1|_COUNTER1:a2|lpm_divide:Div1|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_jie:divider|add_sub_i7c:add_sub_7 ; work         ;
;                      |add_sub_i7c:add_sub_8| ; 5 (5)       ; 0            ; 0          ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |zhaguo|COUNTER:s1|_COUNTER1:a2|lpm_divide:Div1|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_jie:divider|add_sub_i7c:add_sub_8 ; work         ;
;          |lpm_divide:Mod0|                   ; 58 (0)      ; 0            ; 0          ; 0    ; 0            ; 58 (0)       ; 0 (0)             ; 0 (0)            ; 34 (0)          ; 0 (0)      ; |zhaguo|COUNTER:s1|_COUNTER1:a2|lpm_divide:Mod0                                                                                                       ; work         ;
;             |lpm_divide_unl:auto_generated|  ; 58 (0)      ; 0            ; 0          ; 0    ; 0            ; 58 (0)       ; 0 (0)             ; 0 (0)            ; 34 (0)          ; 0 (0)      ; |zhaguo|COUNTER:s1|_COUNTER1:a2|lpm_divide:Mod0|lpm_divide_unl:auto_generated                                                                         ; work         ;
;                |sign_div_unsign_ckh:divider| ; 58 (0)      ; 0            ; 0          ; 0    ; 0            ; 58 (0)       ; 0 (0)             ; 0 (0)            ; 34 (0)          ; 0 (0)      ; |zhaguo|COUNTER:s1|_COUNTER1:a2|lpm_divide:Mod0|lpm_divide_unl:auto_generated|sign_div_unsign_ckh:divider                                             ; work         ;
;                   |alt_u_div_jie:divider|    ; 58 (24)     ; 0            ; 0          ; 0    ; 0            ; 58 (24)      ; 0 (0)             ; 0 (0)            ; 34 (0)          ; 0 (0)      ; |zhaguo|COUNTER:s1|_COUNTER1:a2|lpm_divide:Mod0|lpm_divide_unl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_jie:divider                       ; work         ;
;                      |add_sub_i7c:add_sub_4| ; 6 (6)       ; 0            ; 0          ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 6 (6)           ; 0 (0)      ; |zhaguo|COUNTER:s1|_COUNTER1:a2|lpm_divide:Mod0|lpm_divide_unl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_jie:divider|add_sub_i7c:add_sub_4 ; work         ;
;                      |add_sub_i7c:add_sub_5| ; 7 (7)       ; 0            ; 0          ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |zhaguo|COUNTER:s1|_COUNTER1:a2|lpm_divide:Mod0|lpm_divide_unl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_jie:divider|add_sub_i7c:add_sub_5 ; work         ;
;                      |add_sub_i7c:add_sub_6| ; 7 (7)       ; 0            ; 0          ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |zhaguo|COUNTER:s1|_COUNTER1:a2|lpm_divide:Mod0|lpm_divide_unl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_jie:divider|add_sub_i7c:add_sub_6 ; work         ;
;                      |add_sub_i7c:add_sub_7| ; 7 (7)       ; 0            ; 0          ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |zhaguo|COUNTER:s1|_COUNTER1:a2|lpm_divide:Mod0|lpm_divide_unl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_jie:divider|add_sub_i7c:add_sub_7 ; work         ;
;                      |add_sub_i7c:add_sub_8| ; 7 (7)       ; 0            ; 0          ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |zhaguo|COUNTER:s1|_COUNTER1:a2|lpm_divide:Mod0|lpm_divide_unl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_jie:divider|add_sub_i7c:add_sub_8 ; work         ;
;          |lpm_divide:Mod1|                   ; 71 (0)      ; 0            ; 0          ; 0    ; 0            ; 71 (0)       ; 0 (0)             ; 0 (0)            ; 41 (0)          ; 0 (0)      ; |zhaguo|COUNTER:s1|_COUNTER1:a2|lpm_divide:Mod1                                                                                                       ; work         ;
;             |lpm_divide_unl:auto_generated|  ; 71 (0)      ; 0            ; 0          ; 0    ; 0            ; 71 (0)       ; 0 (0)             ; 0 (0)            ; 41 (0)          ; 0 (0)      ; |zhaguo|COUNTER:s1|_COUNTER1:a2|lpm_divide:Mod1|lpm_divide_unl:auto_generated                                                                         ; work         ;
;                |sign_div_unsign_ckh:divider| ; 71 (0)      ; 0            ; 0          ; 0    ; 0            ; 71 (0)       ; 0 (0)             ; 0 (0)            ; 41 (0)          ; 0 (0)      ; |zhaguo|COUNTER:s1|_COUNTER1:a2|lpm_divide:Mod1|lpm_divide_unl:auto_generated|sign_div_unsign_ckh:divider                                             ; work         ;
;                   |alt_u_div_jie:divider|    ; 71 (30)     ; 0            ; 0          ; 0    ; 0            ; 71 (30)      ; 0 (0)             ; 0 (0)            ; 41 (0)          ; 0 (0)      ; |zhaguo|COUNTER:s1|_COUNTER1:a2|lpm_divide:Mod1|lpm_divide_unl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_jie:divider                       ; work         ;
;                      |add_sub_h7c:add_sub_3| ; 6 (6)       ; 0            ; 0          ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 6 (6)           ; 0 (0)      ; |zhaguo|COUNTER:s1|_COUNTER1:a2|lpm_divide:Mod1|lpm_divide_unl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_jie:divider|add_sub_h7c:add_sub_3 ; work         ;
;                      |add_sub_i7c:add_sub_4| ; 7 (7)       ; 0            ; 0          ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |zhaguo|COUNTER:s1|_COUNTER1:a2|lpm_divide:Mod1|lpm_divide_unl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_jie:divider|add_sub_i7c:add_sub_4 ; work         ;
;                      |add_sub_i7c:add_sub_5| ; 7 (7)       ; 0            ; 0          ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |zhaguo|COUNTER:s1|_COUNTER1:a2|lpm_divide:Mod1|lpm_divide_unl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_jie:divider|add_sub_i7c:add_sub_5 ; work         ;
;                      |add_sub_i7c:add_sub_6| ; 7 (7)       ; 0            ; 0          ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |zhaguo|COUNTER:s1|_COUNTER1:a2|lpm_divide:Mod1|lpm_divide_unl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_jie:divider|add_sub_i7c:add_sub_6 ; work         ;
;                      |add_sub_i7c:add_sub_7| ; 7 (7)       ; 0            ; 0          ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |zhaguo|COUNTER:s1|_COUNTER1:a2|lpm_divide:Mod1|lpm_divide_unl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_jie:divider|add_sub_i7c:add_sub_7 ; work         ;
;                      |add_sub_i7c:add_sub_8| ; 7 (7)       ; 0            ; 0          ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |zhaguo|COUNTER:s1|_COUNTER1:a2|lpm_divide:Mod1|lpm_divide_unl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_jie:divider|add_sub_i7c:add_sub_8 ; work         ;
;    |debounce:a1|                             ; 31 (31)     ; 23           ; 0          ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 23 (23)          ; 21 (21)         ; 0 (0)      ; |zhaguo|debounce:a1                                                                                                                                   ; work         ;
;    |debounce:a2|                             ; 31 (31)     ; 23           ; 0          ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 23 (23)          ; 21 (21)         ; 0 (0)      ; |zhaguo|debounce:a2                                                                                                                                   ; work         ;
;    |debounce:a3|                             ; 31 (31)     ; 23           ; 0          ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 23 (23)          ; 21 (21)         ; 0 (0)      ; |zhaguo|debounce:a3                                                                                                                                   ; work         ;
;    |debounce:a4|                             ; 31 (31)     ; 23           ; 0          ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 23 (23)          ; 21 (21)         ; 0 (0)      ; |zhaguo|debounce:a4                                                                                                                                   ; work         ;
+----------------------------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------+
; Delay Chain Summary                 ;
+----------+----------+---------------+
; Name     ; Pin Type ; Pad to Core 0 ;
+----------+----------+---------------+
; clk      ; Input    ; (0)           ;
; BTNR     ; Input    ; (0)           ;
; SW3      ; Input    ; (0)           ;
; BTN4     ; Input    ; (0)           ;
; BTN0     ; Input    ; (0)           ;
; BTN6     ; Input    ; (0)           ;
; BTN7     ; Input    ; (0)           ;
; DISP[0]  ; Output   ; --            ;
; DISP[1]  ; Output   ; --            ;
; DISP[2]  ; Output   ; --            ;
; DISP[3]  ; Output   ; --            ;
; DISP[4]  ; Output   ; --            ;
; DISP[5]  ; Output   ; --            ;
; DISP[6]  ; Output   ; --            ;
; DISP[7]  ; Output   ; --            ;
; LD15     ; Output   ; --            ;
; color[0] ; Output   ; --            ;
; color[1] ; Output   ; --            ;
; color[2] ; Output   ; --            ;
; color[3] ; Output   ; --            ;
; color[4] ; Output   ; --            ;
; color[5] ; Output   ; --            ;
; color[6] ; Output   ; --            ;
; color[7] ; Output   ; --            ;
; cat[0]   ; Output   ; --            ;
; cat[1]   ; Output   ; --            ;
; cat[2]   ; Output   ; --            ;
; cat[3]   ; Output   ; --            ;
; cat[4]   ; Output   ; --            ;
; cat[5]   ; Output   ; --            ;
; cat[6]   ; Output   ; --            ;
; cat[7]   ; Output   ; --            ;
; green[0] ; Output   ; --            ;
; green[1] ; Output   ; --            ;
; green[2] ; Output   ; --            ;
; green[3] ; Output   ; --            ;
; green[4] ; Output   ; --            ;
; green[5] ; Output   ; --            ;
; green[6] ; Output   ; --            ;
; green[7] ; Output   ; --            ;
; BEEP     ; Output   ; --            ;
; cow[0]   ; Output   ; --            ;
; cow[1]   ; Output   ; --            ;
; cow[2]   ; Output   ; --            ;
; cow[3]   ; Output   ; --            ;
; cow[4]   ; Output   ; --            ;
; cow[5]   ; Output   ; --            ;
; cow[6]   ; Output   ; --            ;
; cow[7]   ; Output   ; --            ;
; led[0]   ; Output   ; --            ;
; led[1]   ; Output   ; --            ;
; led[2]   ; Output   ; --            ;
; led[3]   ; Output   ; --            ;
; led[4]   ; Output   ; --            ;
; led[5]   ; Output   ; --            ;
; led[6]   ; Output   ; --            ;
; led[7]   ; Output   ; --            ;
+----------+----------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                              ;
+---------------------------------------------------------------------+---------------+---------+---------------------------+--------+----------------------+------------------+
; Name                                                                ; Location      ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ;
+---------------------------------------------------------------------+---------------+---------+---------------------------+--------+----------------------+------------------+
; BTNR                                                                ; PIN_20        ; 105     ; Async. clear              ; yes    ; Global Clock         ; GCLK1            ;
; COUNTER:s1|_COUNTER1:a2|Equal11~0                                   ; LC_X1_Y4_N7   ; 7       ; Sync. load                ; no     ; --                   ; --               ;
; COUNTER:s1|_COUNTER1:a2|cat[7]~1                                    ; LC_X1_Y4_N2   ; 3       ; Clock enable              ; no     ; --                   ; --               ;
; COUNTER:s1|_COUNTER1:a2|counters[7]~3                               ; LC_X4_Y8_N5   ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; COUNTER:s1|_COUNTER1:a2|dianzhen1:c1|ap[2]~8                        ; LC_X6_Y10_N4  ; 4       ; Sync. clear               ; no     ; --                   ; --               ;
; COUNTER:s1|_COUNTER1:a2|dianzhen1:c1|division:division0|CLK_div_N_1 ; LC_X10_Y5_N8  ; 5       ; Clock                     ; yes    ; Global Clock         ; GCLK3            ;
; COUNTER:s1|_COUNTER1:a2|dianzhen1:c1|gre[6]~0                       ; LC_X6_Y10_N3  ; 17      ; Clock enable              ; no     ; --                   ; --               ;
; COUNTER:s1|_COUNTER1:a2|division:division0|CLK_div_N_1              ; LC_X10_Y5_N5  ; 53      ; Clock                     ; yes    ; Global Clock         ; GCLK2            ;
; COUNTER:s1|_COUNTER1:a2|division:division0|Equal1~10                ; LC_X9_Y8_N2   ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; COUNTER:s1|_COUNTER1:a2|ge1[1]~0                                    ; LC_X7_Y5_N8   ; 4       ; Clock enable              ; no     ; --                   ; --               ;
; COUNTER:s1|_COUNTER1:a2|gw[1]~0                                     ; LC_X4_Y6_N7   ; 4       ; Clock enable              ; no     ; --                   ; --               ;
; COUNTER:s1|_COUNTER1:a2|jgs[0]~18                                   ; LC_X2_Y7_N0   ; 9       ; Sync. load                ; no     ; --                   ; --               ;
; COUNTER:s1|_COUNTER1:a2|seg[6]~2                                    ; LC_X8_Y4_N3   ; 7       ; Sync. clear               ; no     ; --                   ; --               ;
; COUNTER:s1|_COUNTER1:a2|seg[6]~6                                    ; LC_X8_Y4_N2   ; 6       ; Clock enable              ; no     ; --                   ; --               ;
; COUNTER:s1|_COUNTER1:a2|segs[5]~0                                   ; LC_X16_Y3_N5  ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; COUNTER:s1|_COUNTER1:a2|sw[0]~1                                     ; LC_X3_Y10_N1  ; 4       ; Clock enable              ; no     ; --                   ; --               ;
; COUNTER:s1|_COUNTER1:a2|x                                           ; LC_X4_Y6_N8   ; 23      ; Sync. clear, Sync. load   ; no     ; --                   ; --               ;
; COUNTER:s1|_COUNTER1:a2|z                                           ; LC_X7_Y8_N7   ; 12      ; Clock enable              ; no     ; --                   ; --               ;
; SW3                                                                 ; PIN_131       ; 15      ; Clock enable, Sync. clear ; no     ; --                   ; --               ;
; clk                                                                 ; PIN_18        ; 185     ; Clock                     ; yes    ; Global Clock         ; GCLK0            ;
; debounce:a1|cnt[1]~42                                               ; LC_X11_Y4_N4  ; 21      ; Sync. clear               ; no     ; --                   ; --               ;
; debounce:a1|key_out                                                 ; LC_X11_Y4_N3  ; 24      ; Sync. load                ; no     ; --                   ; --               ;
; debounce:a2|cnt[10]~42                                              ; LC_X11_Y5_N4  ; 21      ; Sync. clear               ; no     ; --                   ; --               ;
; debounce:a3|cnt[20]~42                                              ; LC_X9_Y10_N4  ; 21      ; Sync. clear               ; no     ; --                   ; --               ;
; debounce:a4|cnt[3]~42                                               ; LC_X13_Y10_N4 ; 21      ; Sync. clear               ; no     ; --                   ; --               ;
+---------------------------------------------------------------------+---------------+---------+---------------------------+--------+----------------------+------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                            ;
+---------------------------------------------------------------------+--------------+---------+----------------------+------------------+
; Name                                                                ; Location     ; Fan-Out ; Global Resource Used ; Global Line Name ;
+---------------------------------------------------------------------+--------------+---------+----------------------+------------------+
; BTNR                                                                ; PIN_20       ; 105     ; Global Clock         ; GCLK1            ;
; COUNTER:s1|_COUNTER1:a2|dianzhen1:c1|division:division0|CLK_div_N_1 ; LC_X10_Y5_N8 ; 5       ; Global Clock         ; GCLK3            ;
; COUNTER:s1|_COUNTER1:a2|division:division0|CLK_div_N_1              ; LC_X10_Y5_N5 ; 53      ; Global Clock         ; GCLK2            ;
; clk                                                                 ; PIN_18       ; 185     ; Global Clock         ; GCLK0            ;
+---------------------------------------------------------------------+--------------+---------+----------------------+------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                            ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                             ; Fan-Out ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; debounce:a1|key_out                                                                                                                                              ; 24      ;
; COUNTER:s1|_COUNTER1:a2|x                                                                                                                                        ; 23      ;
; debounce:a4|cnt[3]~42                                                                                                                                            ; 21      ;
; debounce:a3|cnt[20]~42                                                                                                                                           ; 21      ;
; debounce:a1|cnt[1]~42                                                                                                                                            ; 21      ;
; debounce:a2|cnt[10]~42                                                                                                                                           ; 21      ;
; COUNTER:s1|_COUNTER1:a2|dianzhen1:c1|gre[6]~0                                                                                                                    ; 17      ;
; SW3                                                                                                                                                              ; 15      ;
; COUNTER:s1|_COUNTER1:a2|dianzhen1:c1|counter[0]                                                                                                                  ; 14      ;
; COUNTER:s1|_COUNTER1:a2|dianzhen1:c1|counter[1]                                                                                                                  ; 14      ;
; COUNTER:s1|_COUNTER1:a2|Equal1~2                                                                                                                                 ; 13      ;
; COUNTER:s1|_COUNTER1:a2|dianzhen1:c1|counter[2]                                                                                                                  ; 13      ;
; COUNTER:s1|_COUNTER1:a2|z                                                                                                                                        ; 12      ;
; COUNTER:s1|_COUNTER1:a2|lpm_divide:Mod1|lpm_divide_unl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_jie:divider|add_sub_i7c:add_sub_6|add_sub_cella[1]   ; 11      ;
; debounce:a2|key_out                                                                                                                                              ; 11      ;
; COUNTER:s1|_COUNTER1:a2|lpm_divide:Div1|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_jie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]   ; 10      ;
; COUNTER:s1|_COUNTER1:a2|jg[3]                                                                                                                                    ; 10      ;
; COUNTER:s1|_COUNTER1:a2|jgs[0]~18                                                                                                                                ; 9       ;
; COUNTER:s1|_COUNTER1:a2|sw[2]                                                                                                                                    ; 9       ;
; COUNTER:s1|_COUNTER1:a2|sw[0]                                                                                                                                    ; 9       ;
; COUNTER:s1|_COUNTER1:a2|counters[7]                                                                                                                              ; 9       ;
; COUNTER:s1|_COUNTER1:a2|lpm_divide:Div1|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_jie:divider|add_sub_i7c:add_sub_5|add_sub_cella[1]   ; 9       ;
; COUNTER:s1|_COUNTER1:a2|lpm_divide:Div1|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_jie:divider|add_sub_i7c:add_sub_4|add_sub_cella[1]   ; 9       ;
; COUNTER:s1|_COUNTER1:a2|lpm_divide:Mod1|lpm_divide_unl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_jie:divider|add_sub_i7c:add_sub_6|add_sub_cella[2]~0 ; 9       ;
; COUNTER:s1|_COUNTER1:a2|lpm_divide:Div0|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_jie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~0 ; 9       ;
; COUNTER:s1|_COUNTER1:a2|lpm_divide:Div1|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_jie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~0 ; 9       ;
; COUNTER:s1|_COUNTER1:a2|lpm_divide:Div0|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_jie:divider|add_sub_i7c:add_sub_6|add_sub_cella[2]~0 ; 9       ;
; COUNTER:s1|_COUNTER1:a2|lpm_divide:Div1|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_jie:divider|add_sub_i7c:add_sub_6|add_sub_cella[2]~0 ; 9       ;
; COUNTER:s1|_COUNTER1:a2|lpm_divide:Div0|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_jie:divider|add_sub_i7c:add_sub_7|add_sub_cella[2]~0 ; 9       ;
; COUNTER:s1|_COUNTER1:a2|lpm_divide:Div1|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_jie:divider|add_sub_i7c:add_sub_7|add_sub_cella[2]~0 ; 9       ;
; COUNTER:s1|_COUNTER1:a2|jg[2]                                                                                                                                    ; 9       ;
; COUNTER:s1|_COUNTER1:a2|ze[0]                                                                                                                                    ; 9       ;
; ~GND                                                                                                                                                             ; 8       ;
; COUNTER:s1|_COUNTER1:a2|lpm_divide:Mod1|lpm_divide_unl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_jie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~0 ; 8       ;
; COUNTER:s1|_COUNTER1:a2|lpm_divide:Mod0|lpm_divide_unl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_jie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~0 ; 8       ;
; COUNTER:s1|_COUNTER1:a2|lpm_divide:Mod1|lpm_divide_unl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_jie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~0 ; 8       ;
; COUNTER:s1|_COUNTER1:a2|lpm_divide:Mod0|lpm_divide_unl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_jie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~0 ; 8       ;
; COUNTER:s1|_COUNTER1:a2|lpm_divide:Mod1|lpm_divide_unl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_jie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~0 ; 8       ;
; COUNTER:s1|_COUNTER1:a2|lpm_divide:Div1|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_jie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~0 ; 8       ;
; COUNTER:s1|_COUNTER1:a2|lpm_divide:Div0|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_jie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~0 ; 8       ;
; COUNTER:s1|_COUNTER1:a2|lpm_divide:Div1|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_jie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~0 ; 8       ;
; COUNTER:s1|_COUNTER1:a2|sw[3]                                                                                                                                    ; 8       ;
; COUNTER:s1|_COUNTER1:a2|counter[6]                                                                                                                               ; 8       ;
; COUNTER:s1|_COUNTER1:a2|counter[5]                                                                                                                               ; 8       ;
; COUNTER:s1|_COUNTER1:a2|sw[1]                                                                                                                                    ; 8       ;
; COUNTER:s1|_COUNTER1:a2|counters[7]~3                                                                                                                            ; 8       ;
; COUNTER:s1|_COUNTER1:a2|counter[4]                                                                                                                               ; 8       ;
; COUNTER:s1|_COUNTER1:a2|division:division0|Equal1~10                                                                                                             ; 8       ;
; COUNTER:s1|_COUNTER1:a2|counters[8]                                                                                                                              ; 8       ;
; COUNTER:s1|_COUNTER1:a2|lpm_divide:Mod0|lpm_divide_unl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_jie:divider|add_sub_i7c:add_sub_6|add_sub_cella[2]~0 ; 8       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+---------------------------------------------------+
; Interconnect Usage Summary                        ;
+----------------------------+----------------------+
; Interconnect Resource Type ; Usage                ;
+----------------------------+----------------------+
; C4s                        ; 335 / 2,870 ( 12 % ) ;
; Direct links               ; 131 / 3,938 ( 3 % )  ;
; Global clocks              ; 4 / 4 ( 100 % )      ;
; LAB clocks                 ; 37 / 72 ( 51 % )     ;
; LUT chains                 ; 20 / 1,143 ( 2 % )   ;
; Local interconnects        ; 674 / 3,938 ( 17 % ) ;
; R4s                        ; 370 / 2,832 ( 13 % ) ;
+----------------------------+----------------------+


+---------------------------------------------------------------------------+
; LAB Logic Elements                                                        ;
+--------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 7.33) ; Number of LABs  (Total = 91) ;
+--------------------------------------------+------------------------------+
; 1                                          ; 11                           ;
; 2                                          ; 10                           ;
; 3                                          ; 3                            ;
; 4                                          ; 5                            ;
; 5                                          ; 1                            ;
; 6                                          ; 0                            ;
; 7                                          ; 1                            ;
; 8                                          ; 1                            ;
; 9                                          ; 3                            ;
; 10                                         ; 56                           ;
+--------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.07) ; Number of LABs  (Total = 91) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 14                           ;
; 1 Clock                            ; 51                           ;
; 1 Clock enable                     ; 11                           ;
; 1 Sync. clear                      ; 12                           ;
; 1 Sync. load                       ; 6                            ;
; 2 Clocks                           ; 3                            ;
+------------------------------------+------------------------------+


+----------------------------------------------------------------------------+
; LAB Signals Sourced                                                        ;
+---------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 6.98) ; Number of LABs  (Total = 91) ;
+---------------------------------------------+------------------------------+
; 0                                           ; 0                            ;
; 1                                           ; 11                           ;
; 2                                           ; 11                           ;
; 3                                           ; 3                            ;
; 4                                           ; 3                            ;
; 5                                           ; 3                            ;
; 6                                           ; 0                            ;
; 7                                           ; 1                            ;
; 8                                           ; 17                           ;
; 9                                           ; 7                            ;
; 10                                          ; 29                           ;
; 11                                          ; 3                            ;
; 12                                          ; 2                            ;
; 13                                          ; 1                            ;
+---------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 5.01) ; Number of LABs  (Total = 91) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 13                           ;
; 2                                               ; 10                           ;
; 3                                               ; 9                            ;
; 4                                               ; 10                           ;
; 5                                               ; 15                           ;
; 6                                               ; 2                            ;
; 7                                               ; 12                           ;
; 8                                               ; 5                            ;
; 9                                               ; 5                            ;
; 10                                              ; 10                           ;
+-------------------------------------------------+------------------------------+


+----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                        ;
+---------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 7.52) ; Number of LABs  (Total = 91) ;
+---------------------------------------------+------------------------------+
; 0                                           ; 0                            ;
; 1                                           ; 8                            ;
; 2                                           ; 9                            ;
; 3                                           ; 4                            ;
; 4                                           ; 13                           ;
; 5                                           ; 7                            ;
; 6                                           ; 5                            ;
; 7                                           ; 3                            ;
; 8                                           ; 3                            ;
; 9                                           ; 6                            ;
; 10                                          ; 9                            ;
; 11                                          ; 2                            ;
; 12                                          ; 7                            ;
; 13                                          ; 5                            ;
; 14                                          ; 2                            ;
; 15                                          ; 3                            ;
; 16                                          ; 1                            ;
; 17                                          ; 0                            ;
; 18                                          ; 2                            ;
; 19                                          ; 0                            ;
; 20                                          ; 0                            ;
; 21                                          ; 0                            ;
; 22                                          ; 2                            ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Passive Serial           ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing                      ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 9.1 Build 222 10/21/2009 SJ Full Version
    Info: Processing started: Wed Mar 15 01:07:42 2023
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off zhaguo -c zhaguo
Info: Parallel compilation is enabled and will use 8 of the 8 processors detected
Info: Selected device EPM1270T144C5 for design "zhaguo"
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EPM570T144C5 is compatible
    Info: Device EPM570T144I5 is compatible
    Info: Device EPM570T144A5 is compatible
    Info: Device EPM1270T144I5 is compatible
    Info: Device EPM1270T144A5 is compatible
Critical Warning: No exact pin location assignment(s) for 1 pins of 57 total pins
    Info: Pin clk not assigned to an exact location on the device
Info: Timing-driven compilation is using the Classic Timing Analyzer
Info: Timing requirements not specified -- optimizing circuit to achieve the following default global requirements
    Info: Assuming a global fmax requirement of 1000 MHz
    Info: Assuming a global tsu requirement of 2.0 ns
    Info: Assuming a global tco requirement of 1.0 ns
    Info: Assuming a global tpd requirement of 1.0 ns
Info: Completed User Assigned Global Signals Promotion Operation
Info: Automatically promoted signal "clk" to use Global clock in PIN 18
Info: Automatically promoted some destinations of signal "COUNTER:s1|_COUNTER1:a2|division:division0|CLK_div_N_1" to use Global clock
    Info: Destination "COUNTER:s1|_COUNTER1:a2|division:division0|CLK_div_N_1" may be non-global or may not use global clock
Info: Automatically promoted some destinations of signal "COUNTER:s1|_COUNTER1:a2|dianzhen1:c1|division:division0|CLK_div_N_1" to use Global clock
    Info: Destination "COUNTER:s1|_COUNTER1:a2|dianzhen1:c1|division:division0|CLK_div_N_1" may be non-global or may not use global clock
Info: Automatically promoted some destinations of signal "BTNR" to use Global clock in PIN 20
    Info: Destination "COUNTER:s1|_COUNTER1:a2|ye" may be non-global or may not use global clock
    Info: Destination "COUNTER:s1|_COUNTER1:a2|x" may be non-global or may not use global clock
    Info: Destination "COUNTER:s1|_COUNTER1:a2|buzzer_TIME[0]~0" may be non-global or may not use global clock
    Info: Destination "COUNTER:s1|_COUNTER1:a2|z~0" may be non-global or may not use global clock
    Info: Destination "COUNTER:s1|_COUNTER1:a2|counters[7]~2" may be non-global or may not use global clock
    Info: Destination "COUNTER:s1|_COUNTER1:a2|counters[8]~5" may be non-global or may not use global clock
Info: Completed Auto Global Promotion Operation
Info: Starting register packing
Info: Fitter is using Normal packing mode for logic elements with Auto setting for Auto Packed Registers logic option
Info: Started processing fast register assignments
Info: Finished processing fast register assignments
Info: Finished register packing
Info: Fitter preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:00
Info: Estimated most critical path is register to register delay of 37.821 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LAB_X11_Y6; Fanout = 1; REG Node = 'COUNTER:s1|_COUNTER1:a2|counters[6]'
    Info: 2: + IC(1.124 ns) + CELL(0.740 ns) = 1.864 ns; Loc. = LAB_X11_Y6; Fanout = 15; COMB Node = 'COUNTER:s1|_COUNTER1:a2|lpm_divide:Div1|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_jie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]'
    Info: 3: + IC(0.773 ns) + CELL(0.978 ns) = 3.615 ns; Loc. = LAB_X11_Y6; Fanout = 1; COMB Node = 'COUNTER:s1|_COUNTER1:a2|lpm_divide:Mod1|lpm_divide_unl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_jie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]~COUT'
    Info: 4: + IC(0.000 ns) + CELL(0.815 ns) = 4.430 ns; Loc. = LAB_X11_Y6; Fanout = 2; COMB Node = 'COUNTER:s1|_COUNTER1:a2|lpm_divide:Mod1|lpm_divide_unl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_jie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~22'
    Info: 5: + IC(0.773 ns) + CELL(0.978 ns) = 6.181 ns; Loc. = LAB_X11_Y6; Fanout = 2; COMB Node = 'COUNTER:s1|_COUNTER1:a2|lpm_divide:Mod1|lpm_divide_unl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_jie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17'
    Info: 6: + IC(0.000 ns) + CELL(0.123 ns) = 6.304 ns; Loc. = LAB_X11_Y6; Fanout = 2; COMB Node = 'COUNTER:s1|_COUNTER1:a2|lpm_divide:Mod1|lpm_divide_unl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_jie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~12'
    Info: 7: + IC(0.000 ns) + CELL(0.123 ns) = 6.427 ns; Loc. = LAB_X11_Y6; Fanout = 1; COMB Node = 'COUNTER:s1|_COUNTER1:a2|lpm_divide:Mod1|lpm_divide_unl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_jie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~7'
    Info: 8: + IC(0.000 ns) + CELL(0.815 ns) = 7.242 ns; Loc. = LAB_X11_Y6; Fanout = 8; COMB Node = 'COUNTER:s1|_COUNTER1:a2|lpm_divide:Mod1|lpm_divide_unl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_jie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~0'
    Info: 9: + IC(2.126 ns) + CELL(0.200 ns) = 9.568 ns; Loc. = LAB_X12_Y7; Fanout = 3; COMB Node = 'COUNTER:s1|_COUNTER1:a2|lpm_divide:Mod1|lpm_divide_unl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_jie:divider|StageOut[17]~28'
    Info: 10: + IC(1.945 ns) + CELL(0.978 ns) = 12.491 ns; Loc. = LAB_X12_Y9; Fanout = 1; COMB Node = 'COUNTER:s1|_COUNTER1:a2|lpm_divide:Mod1|lpm_divide_unl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_jie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22'
    Info: 11: + IC(0.000 ns) + CELL(0.123 ns) = 12.614 ns; Loc. = LAB_X12_Y9; Fanout = 1; COMB Node = 'COUNTER:s1|_COUNTER1:a2|lpm_divide:Mod1|lpm_divide_unl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_jie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~12'
    Info: 12: + IC(0.000 ns) + CELL(0.815 ns) = 13.429 ns; Loc. = LAB_X12_Y9; Fanout = 8; COMB Node = 'COUNTER:s1|_COUNTER1:a2|lpm_divide:Mod1|lpm_divide_unl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_jie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~0'
    Info: 13: + IC(2.155 ns) + CELL(0.200 ns) = 15.784 ns; Loc. = LAB_X12_Y7; Fanout = 2; COMB Node = 'COUNTER:s1|_COUNTER1:a2|lpm_divide:Mod1|lpm_divide_unl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_jie:divider|StageOut[23]~24'
    Info: 14: + IC(1.945 ns) + CELL(0.978 ns) = 18.707 ns; Loc. = LAB_X13_Y9; Fanout = 1; COMB Node = 'COUNTER:s1|_COUNTER1:a2|lpm_divide:Mod1|lpm_divide_unl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_jie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~17'
    Info: 15: + IC(0.000 ns) + CELL(0.815 ns) = 19.522 ns; Loc. = LAB_X13_Y9; Fanout = 8; COMB Node = 'COUNTER:s1|_COUNTER1:a2|lpm_divide:Mod1|lpm_divide_unl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_jie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~0'
    Info: 16: + IC(2.131 ns) + CELL(0.200 ns) = 21.853 ns; Loc. = LAB_X12_Y7; Fanout = 2; COMB Node = 'COUNTER:s1|_COUNTER1:a2|lpm_divide:Mod1|lpm_divide_unl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_jie:divider|StageOut[28]~13'
    Info: 17: + IC(1.197 ns) + CELL(0.978 ns) = 24.028 ns; Loc. = LAB_X13_Y7; Fanout = 1; COMB Node = 'COUNTER:s1|_COUNTER1:a2|lpm_divide:Mod1|lpm_divide_unl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_jie:divider|add_sub_i7c:add_sub_6|add_sub_cella[2]~7'
    Info: 18: + IC(0.000 ns) + CELL(0.815 ns) = 24.843 ns; Loc. = LAB_X13_Y7; Fanout = 9; COMB Node = 'COUNTER:s1|_COUNTER1:a2|lpm_divide:Mod1|lpm_divide_unl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_jie:divider|add_sub_i7c:add_sub_6|add_sub_cella[2]~0'
    Info: 19: + IC(0.983 ns) + CELL(0.200 ns) = 26.026 ns; Loc. = LAB_X13_Y7; Fanout = 3; COMB Node = 'COUNTER:s1|_COUNTER1:a2|lpm_divide:Mod1|lpm_divide_unl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_jie:divider|StageOut[31]~4'
    Info: 20: + IC(1.823 ns) + CELL(0.978 ns) = 28.827 ns; Loc. = LAB_X11_Y7; Fanout = 2; COMB Node = 'COUNTER:s1|_COUNTER1:a2|lpm_divide:Mod1|lpm_divide_unl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_jie:divider|add_sub_i7c:add_sub_7|add_sub_cella[2]~7'
    Info: 21: + IC(0.000 ns) + CELL(0.123 ns) = 28.950 ns; Loc. = LAB_X11_Y7; Fanout = 1; COMB Node = 'COUNTER:s1|_COUNTER1:a2|lpm_divide:Mod1|lpm_divide_unl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_jie:divider|add_sub_i7c:add_sub_7|add_sub_cella[2]~22'
    Info: 22: + IC(0.000 ns) + CELL(0.123 ns) = 29.073 ns; Loc. = LAB_X11_Y7; Fanout = 1; COMB Node = 'COUNTER:s1|_COUNTER1:a2|lpm_divide:Mod1|lpm_divide_unl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_jie:divider|add_sub_i7c:add_sub_7|add_sub_cella[2]~12'
    Info: 23: + IC(0.000 ns) + CELL(0.815 ns) = 29.888 ns; Loc. = LAB_X11_Y7; Fanout = 8; COMB Node = 'COUNTER:s1|_COUNTER1:a2|lpm_divide:Mod1|lpm_divide_unl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_jie:divider|add_sub_i7c:add_sub_7|add_sub_cella[2]~0'
    Info: 24: + IC(1.406 ns) + CELL(0.200 ns) = 31.494 ns; Loc. = LAB_X12_Y7; Fanout = 2; COMB Node = 'COUNTER:s1|_COUNTER1:a2|lpm_divide:Mod1|lpm_divide_unl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_jie:divider|StageOut[38]~7'
    Info: 25: + IC(1.847 ns) + CELL(0.978 ns) = 34.319 ns; Loc. = LAB_X10_Y7; Fanout = 1; COMB Node = 'COUNTER:s1|_COUNTER1:a2|lpm_divide:Mod1|lpm_divide_unl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_jie:divider|add_sub_i7c:add_sub_8|add_sub_cella[2]~17'
    Info: 26: + IC(0.000 ns) + CELL(0.815 ns) = 35.134 ns; Loc. = LAB_X10_Y7; Fanout = 3; COMB Node = 'COUNTER:s1|_COUNTER1:a2|lpm_divide:Mod1|lpm_divide_unl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_jie:divider|add_sub_i7c:add_sub_8|add_sub_cella[2]~0'
    Info: 27: + IC(0.269 ns) + CELL(0.914 ns) = 36.317 ns; Loc. = LAB_X10_Y7; Fanout = 1; COMB Node = 'COUNTER:s1|_COUNTER1:a2|Selector4~2'
    Info: 28: + IC(0.443 ns) + CELL(1.061 ns) = 37.821 ns; Loc. = LAB_X10_Y7; Fanout = 7; REG Node = 'COUNTER:s1|_COUNTER1:a2|ge[3]'
    Info: Total cell delay = 16.881 ns ( 44.63 % )
    Info: Total interconnect delay = 20.940 ns ( 55.37 % )
Info: Fitter routing operations beginning
Info: Average interconnect usage is 13% of the available device resources
    Info: Peak interconnect usage is 17% of the available device resources in the region that extends from location X0_Y0 to location X8_Y11
Info: Fitter routing operations ending: elapsed time is 00:00:00
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Warning: The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info: Generated suppressed messages file C:/Users/Administrator/Desktop/新建文件夹 (2)/zhaguo.fit.smsg
Info: Quartus II Fitter was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 286 megabytes
    Info: Processing ended: Wed Mar 15 01:07:43 2023
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Administrator/Desktop/新建文件夹 (2)/zhaguo.fit.smsg.


