TimeQuest Timing Analyzer report for AudioBoard
Fri Sep 07 08:53:10 2018
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'ClkSys'
 13. Slow 1200mV 85C Model Hold: 'ClkSys'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'ClkSys'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Propagation Delay
 20. Minimum Propagation Delay
 21. Slow 1200mV 85C Model Metastability Report
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'ClkSys'
 29. Slow 1200mV 0C Model Hold: 'ClkSys'
 30. Slow 1200mV 0C Model Minimum Pulse Width: 'ClkSys'
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Propagation Delay
 36. Minimum Propagation Delay
 37. Slow 1200mV 0C Model Metastability Report
 38. Fast 1200mV 0C Model Setup Summary
 39. Fast 1200mV 0C Model Hold Summary
 40. Fast 1200mV 0C Model Recovery Summary
 41. Fast 1200mV 0C Model Removal Summary
 42. Fast 1200mV 0C Model Minimum Pulse Width Summary
 43. Fast 1200mV 0C Model Setup: 'ClkSys'
 44. Fast 1200mV 0C Model Hold: 'ClkSys'
 45. Fast 1200mV 0C Model Minimum Pulse Width: 'ClkSys'
 46. Setup Times
 47. Hold Times
 48. Clock to Output Times
 49. Minimum Clock to Output Times
 50. Propagation Delay
 51. Minimum Propagation Delay
 52. Fast 1200mV 0C Model Metastability Report
 53. Multicorner Timing Analysis Summary
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Propagation Delay
 59. Minimum Propagation Delay
 60. Board Trace Model Assignments
 61. Input Transition Times
 62. Signal Integrity Metrics (Slow 1200mv 0c Model)
 63. Signal Integrity Metrics (Slow 1200mv 85c Model)
 64. Signal Integrity Metrics (Fast 1200mv 0c Model)
 65. Setup Transfers
 66. Hold Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; AudioBoard                                         ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE10E22C8                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 8           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-8         ; < 0.1%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                             ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets    ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; ClkSys     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ClkSys } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 204.08 MHz ; 204.08 MHz      ; ClkSys     ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+--------+--------+-------------------+
; Clock  ; Slack  ; End Point TNS     ;
+--------+--------+-------------------+
; ClkSys ; -3.900 ; -233.543          ;
+--------+--------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+--------+-------+-------------------+
; Clock  ; Slack ; End Point TNS     ;
+--------+-------+-------------------+
; ClkSys ; 0.453 ; 0.000             ;
+--------+-------+-------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+--------+--------+---------------------------------+
; Clock  ; Slack  ; End Point TNS                   ;
+--------+--------+---------------------------------+
; ClkSys ; -3.000 ; -185.901                        ;
+--------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ClkSys'                                                                                                                          ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.900 ; uart:serial_simple|rx_symbol_count[13] ; uart:serial_simple|rx_gen_state[1]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.083     ; 4.818      ;
; -3.900 ; uart:serial_simple|rx_symbol_count[10] ; uart:serial_simple|rx_gen_state[1]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.083     ; 4.818      ;
; -3.890 ; uart:serial_simple|rx_symbol_count[12] ; uart:serial_simple|rx_gen_state[1]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.083     ; 4.808      ;
; -3.685 ; uart:serial_simple|rx_symbol_count[9]  ; uart:serial_simple|rx_gen_state[1]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.083     ; 4.603      ;
; -3.627 ; uart:serial_simple|rx_symbol_count[4]  ; uart:serial_simple|rx_gen_state[1]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.083     ; 4.545      ;
; -3.580 ; uart:serial_simple|rx_symbol_count[13] ; uart:serial_simple|rx_gen_state[2]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.083     ; 4.498      ;
; -3.580 ; uart:serial_simple|rx_symbol_count[10] ; uart:serial_simple|rx_gen_state[2]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.083     ; 4.498      ;
; -3.570 ; uart:serial_simple|rx_symbol_count[12] ; uart:serial_simple|rx_gen_state[2]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.083     ; 4.488      ;
; -3.539 ; uart:serial_simple|rx_symbol_count[9]  ; uart:serial_simple|rx_gen_state[2]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.083     ; 4.457      ;
; -3.521 ; uart:serial_simple|rx_symbol_count[11] ; uart:serial_simple|rx_gen_state[1]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.083     ; 4.439      ;
; -3.506 ; uart:serial_simple|rx_symbol_count[2]  ; uart:serial_simple|rx_gen_state[1]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.083     ; 4.424      ;
; -3.500 ; uart:serial_simple|rx_symbol_count[3]  ; uart:serial_simple|rx_gen_state[1]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.083     ; 4.418      ;
; -3.498 ; uart:serial_simple|rx_symbol_count[5]  ; uart:serial_simple|rx_gen_state[1]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.083     ; 4.416      ;
; -3.494 ; uart:serial_simple|rx_symbol_count[14] ; uart:serial_simple|rx_gen_state[1]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.083     ; 4.412      ;
; -3.493 ; uart:serial_simple|rx_symbol_count[6]  ; uart:serial_simple|rx_gen_state[2]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.083     ; 4.411      ;
; -3.483 ; uart:serial_simple|rx_symbol_count[14] ; uart:serial_simple|rx_gen_state[2]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.083     ; 4.401      ;
; -3.481 ; uart:serial_simple|rx_symbol_count[4]  ; uart:serial_simple|rx_gen_state[2]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.083     ; 4.399      ;
; -3.460 ; uart:serial_simple|rx_symbol_count[1]  ; uart:serial_simple|rx_gen_state[1]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.083     ; 4.378      ;
; -3.450 ; uart:serial_simple|rx_symbol_count[3]  ; uart:serial_simple|rx_gen_state[2]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.083     ; 4.368      ;
; -3.448 ; uart:serial_simple|rx_symbol_count[5]  ; uart:serial_simple|rx_gen_state[2]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.083     ; 4.366      ;
; -3.387 ; uart:serial_simple|rx_symbol_count[8]  ; uart:serial_simple|rx_gen_state[1]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.083     ; 4.305      ;
; -3.372 ; uart:serial_simple|rx_symbol_count[7]  ; uart:serial_simple|rx_gen_state[1]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.083     ; 4.290      ;
; -3.360 ; uart:serial_simple|rx_symbol_count[2]  ; uart:serial_simple|rx_gen_state[2]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.083     ; 4.278      ;
; -3.345 ; uart:serial_simple|rx_symbol_count[0]  ; uart:serial_simple|rx_gen_state[1]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.083     ; 4.263      ;
; -3.333 ; uart:serial_simple|rx_symbol_count[10] ; uart:serial_simple|rx_gen_state[10]    ; ClkSys       ; ClkSys      ; 1.000        ; -0.083     ; 4.251      ;
; -3.330 ; uart:serial_simple|rx_symbol_count[13] ; uart:serial_simple|rx_gen_state[10]    ; ClkSys       ; ClkSys      ; 1.000        ; -0.083     ; 4.248      ;
; -3.330 ; uart:serial_simple|rx_symbol_count[8]  ; uart:serial_simple|rx_gen_state[2]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.083     ; 4.248      ;
; -3.320 ; uart:serial_simple|rx_symbol_count[12] ; uart:serial_simple|rx_gen_state[10]    ; ClkSys       ; ClkSys      ; 1.000        ; -0.083     ; 4.238      ;
; -3.295 ; uart:serial_simple|rx_symbol_count[0]  ; uart:serial_simple|rx_gen_state[2]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.083     ; 4.213      ;
; -3.289 ; uart:serial_simple|rx_symbol_count[13] ; uart:serial_simple|rx_gen_state[0]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.080     ; 4.210      ;
; -3.289 ; uart:serial_simple|rx_symbol_count[10] ; uart:serial_simple|rx_gen_state[0]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.080     ; 4.210      ;
; -3.279 ; uart:serial_simple|rx_symbol_count[12] ; uart:serial_simple|rx_gen_state[0]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.080     ; 4.200      ;
; -3.252 ; uart:serial_simple|rx_gen_state[1]     ; uart:serial_simple|rx_gen_state[1]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.081     ; 4.172      ;
; -3.233 ; uart:serial_simple|rx_symbol_count[6]  ; uart:serial_simple|rx_gen_state[1]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.083     ; 4.151      ;
; -3.226 ; uart:serial_simple|rx_symbol_count[7]  ; uart:serial_simple|rx_gen_state[2]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.083     ; 4.144      ;
; -3.207 ; uart:serial_simple|rx_symbol_count[15] ; uart:serial_simple|rx_gen_state[1]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.083     ; 4.125      ;
; -3.201 ; uart:serial_simple|rx_symbol_count[11] ; uart:serial_simple|rx_gen_state[2]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.083     ; 4.119      ;
; -3.196 ; uart:serial_simple|rx_gen_state[3]     ; uart:serial_simple|rx_gen_state[2]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.081     ; 4.116      ;
; -3.180 ; uart:serial_simple|rx_symbol_count[9]  ; uart:serial_simple|rx_gen_state[10]    ; ClkSys       ; ClkSys      ; 1.000        ; -0.083     ; 4.098      ;
; -3.149 ; uart:serial_simple|rx_symbol_count[1]  ; uart:serial_simple|rx_gen_state[2]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.083     ; 4.067      ;
; -3.132 ; uart:serial_simple|rx_symbol_count[6]  ; uart:serial_simple|rx_gen_state[10]    ; ClkSys       ; ClkSys      ; 1.000        ; -0.083     ; 4.050      ;
; -3.122 ; uart:serial_simple|rx_symbol_count[4]  ; uart:serial_simple|rx_gen_state[10]    ; ClkSys       ; ClkSys      ; 1.000        ; -0.083     ; 4.040      ;
; -3.105 ; uart:serial_simple|rx_symbol_count[9]  ; uart:serial_simple|rx_symbol_count[7]  ; ClkSys       ; ClkSys      ; 1.000        ; -0.081     ; 4.025      ;
; -3.105 ; uart:serial_simple|rx_symbol_count[9]  ; uart:serial_simple|rx_symbol_count[11] ; ClkSys       ; ClkSys      ; 1.000        ; -0.081     ; 4.025      ;
; -3.105 ; uart:serial_simple|rx_symbol_count[9]  ; uart:serial_simple|rx_symbol_count[1]  ; ClkSys       ; ClkSys      ; 1.000        ; -0.081     ; 4.025      ;
; -3.105 ; uart:serial_simple|rx_symbol_count[9]  ; uart:serial_simple|rx_symbol_count[0]  ; ClkSys       ; ClkSys      ; 1.000        ; -0.081     ; 4.025      ;
; -3.105 ; uart:serial_simple|rx_symbol_count[9]  ; uart:serial_simple|rx_symbol_count[3]  ; ClkSys       ; ClkSys      ; 1.000        ; -0.081     ; 4.025      ;
; -3.105 ; uart:serial_simple|rx_symbol_count[9]  ; uart:serial_simple|rx_symbol_count[2]  ; ClkSys       ; ClkSys      ; 1.000        ; -0.081     ; 4.025      ;
; -3.105 ; uart:serial_simple|rx_symbol_count[9]  ; uart:serial_simple|rx_symbol_count[5]  ; ClkSys       ; ClkSys      ; 1.000        ; -0.081     ; 4.025      ;
; -3.105 ; uart:serial_simple|rx_symbol_count[9]  ; uart:serial_simple|rx_symbol_count[4]  ; ClkSys       ; ClkSys      ; 1.000        ; -0.081     ; 4.025      ;
; -3.105 ; uart:serial_simple|rx_symbol_count[9]  ; uart:serial_simple|rx_symbol_count[6]  ; ClkSys       ; ClkSys      ; 1.000        ; -0.081     ; 4.025      ;
; -3.105 ; uart:serial_simple|rx_symbol_count[9]  ; uart:serial_simple|rx_symbol_count[8]  ; ClkSys       ; ClkSys      ; 1.000        ; -0.081     ; 4.025      ;
; -3.105 ; uart:serial_simple|rx_symbol_count[9]  ; uart:serial_simple|rx_symbol_count[9]  ; ClkSys       ; ClkSys      ; 1.000        ; -0.081     ; 4.025      ;
; -3.105 ; uart:serial_simple|rx_symbol_count[9]  ; uart:serial_simple|rx_symbol_count[10] ; ClkSys       ; ClkSys      ; 1.000        ; -0.081     ; 4.025      ;
; -3.105 ; uart:serial_simple|rx_symbol_count[9]  ; uart:serial_simple|rx_symbol_count[12] ; ClkSys       ; ClkSys      ; 1.000        ; -0.081     ; 4.025      ;
; -3.105 ; uart:serial_simple|rx_symbol_count[9]  ; uart:serial_simple|rx_symbol_count[13] ; ClkSys       ; ClkSys      ; 1.000        ; -0.081     ; 4.025      ;
; -3.105 ; uart:serial_simple|rx_symbol_count[9]  ; uart:serial_simple|rx_symbol_count[15] ; ClkSys       ; ClkSys      ; 1.000        ; -0.081     ; 4.025      ;
; -3.105 ; uart:serial_simple|rx_symbol_count[9]  ; uart:serial_simple|rx_symbol_count[14] ; ClkSys       ; ClkSys      ; 1.000        ; -0.081     ; 4.025      ;
; -3.105 ; uart:serial_simple|rx_symbol_count[15] ; uart:serial_simple|rx_gen_state[2]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.083     ; 4.023      ;
; -3.098 ; uart:serial_simple|rx_symbol_count[14] ; uart:serial_simple|rx_gen_state[10]    ; ClkSys       ; ClkSys      ; 1.000        ; -0.083     ; 4.016      ;
; -3.091 ; uart:serial_simple|rx_symbol_count[3]  ; uart:serial_simple|rx_gen_state[10]    ; ClkSys       ; ClkSys      ; 1.000        ; -0.083     ; 4.009      ;
; -3.089 ; uart:serial_simple|rx_symbol_count[5]  ; uart:serial_simple|rx_gen_state[10]    ; ClkSys       ; ClkSys      ; 1.000        ; -0.083     ; 4.007      ;
; -3.074 ; uart:serial_simple|rx_symbol_count[9]  ; uart:serial_simple|rx_gen_state[0]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.080     ; 3.995      ;
; -3.072 ; uart:serial_simple|tx_symbol_ce        ; uart:serial_simple|uart_tx             ; ClkSys       ; ClkSys      ; 1.000        ; -0.077     ; 3.996      ;
; -3.064 ; uart:serial_simple|rx_symbol_count[13] ; uart:serial_simple|rx_gen_state[3]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.083     ; 3.982      ;
; -3.064 ; uart:serial_simple|rx_symbol_count[10] ; uart:serial_simple|rx_gen_state[3]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.083     ; 3.982      ;
; -3.057 ; uart:serial_simple|rx_symbol_count[6]  ; uart:serial_simple|rx_symbol_count[7]  ; ClkSys       ; ClkSys      ; 1.000        ; -0.081     ; 3.977      ;
; -3.057 ; uart:serial_simple|rx_symbol_count[6]  ; uart:serial_simple|rx_symbol_count[11] ; ClkSys       ; ClkSys      ; 1.000        ; -0.081     ; 3.977      ;
; -3.057 ; uart:serial_simple|rx_symbol_count[6]  ; uart:serial_simple|rx_symbol_count[1]  ; ClkSys       ; ClkSys      ; 1.000        ; -0.081     ; 3.977      ;
; -3.057 ; uart:serial_simple|rx_symbol_count[6]  ; uart:serial_simple|rx_symbol_count[0]  ; ClkSys       ; ClkSys      ; 1.000        ; -0.081     ; 3.977      ;
; -3.057 ; uart:serial_simple|rx_symbol_count[6]  ; uart:serial_simple|rx_symbol_count[3]  ; ClkSys       ; ClkSys      ; 1.000        ; -0.081     ; 3.977      ;
; -3.057 ; uart:serial_simple|rx_symbol_count[6]  ; uart:serial_simple|rx_symbol_count[2]  ; ClkSys       ; ClkSys      ; 1.000        ; -0.081     ; 3.977      ;
; -3.057 ; uart:serial_simple|rx_symbol_count[6]  ; uart:serial_simple|rx_symbol_count[5]  ; ClkSys       ; ClkSys      ; 1.000        ; -0.081     ; 3.977      ;
; -3.057 ; uart:serial_simple|rx_symbol_count[6]  ; uart:serial_simple|rx_symbol_count[4]  ; ClkSys       ; ClkSys      ; 1.000        ; -0.081     ; 3.977      ;
; -3.057 ; uart:serial_simple|rx_symbol_count[6]  ; uart:serial_simple|rx_symbol_count[6]  ; ClkSys       ; ClkSys      ; 1.000        ; -0.081     ; 3.977      ;
; -3.057 ; uart:serial_simple|rx_symbol_count[6]  ; uart:serial_simple|rx_symbol_count[8]  ; ClkSys       ; ClkSys      ; 1.000        ; -0.081     ; 3.977      ;
; -3.057 ; uart:serial_simple|rx_symbol_count[6]  ; uart:serial_simple|rx_symbol_count[9]  ; ClkSys       ; ClkSys      ; 1.000        ; -0.081     ; 3.977      ;
; -3.057 ; uart:serial_simple|rx_symbol_count[6]  ; uart:serial_simple|rx_symbol_count[10] ; ClkSys       ; ClkSys      ; 1.000        ; -0.081     ; 3.977      ;
; -3.057 ; uart:serial_simple|rx_symbol_count[6]  ; uart:serial_simple|rx_symbol_count[12] ; ClkSys       ; ClkSys      ; 1.000        ; -0.081     ; 3.977      ;
; -3.057 ; uart:serial_simple|rx_symbol_count[6]  ; uart:serial_simple|rx_symbol_count[13] ; ClkSys       ; ClkSys      ; 1.000        ; -0.081     ; 3.977      ;
; -3.057 ; uart:serial_simple|rx_symbol_count[6]  ; uart:serial_simple|rx_symbol_count[15] ; ClkSys       ; ClkSys      ; 1.000        ; -0.081     ; 3.977      ;
; -3.057 ; uart:serial_simple|rx_symbol_count[6]  ; uart:serial_simple|rx_symbol_count[14] ; ClkSys       ; ClkSys      ; 1.000        ; -0.081     ; 3.977      ;
; -3.056 ; uart:serial_simple|rx_symbol_count[13] ; uart:serial_simple|rx_symbol_count[7]  ; ClkSys       ; ClkSys      ; 1.000        ; -0.081     ; 3.976      ;
; -3.056 ; uart:serial_simple|rx_symbol_count[13] ; uart:serial_simple|rx_symbol_count[11] ; ClkSys       ; ClkSys      ; 1.000        ; -0.081     ; 3.976      ;
; -3.056 ; uart:serial_simple|rx_symbol_count[13] ; uart:serial_simple|rx_symbol_count[1]  ; ClkSys       ; ClkSys      ; 1.000        ; -0.081     ; 3.976      ;
; -3.056 ; uart:serial_simple|rx_symbol_count[13] ; uart:serial_simple|rx_symbol_count[0]  ; ClkSys       ; ClkSys      ; 1.000        ; -0.081     ; 3.976      ;
; -3.056 ; uart:serial_simple|rx_symbol_count[13] ; uart:serial_simple|rx_symbol_count[3]  ; ClkSys       ; ClkSys      ; 1.000        ; -0.081     ; 3.976      ;
; -3.056 ; uart:serial_simple|rx_symbol_count[13] ; uart:serial_simple|rx_symbol_count[2]  ; ClkSys       ; ClkSys      ; 1.000        ; -0.081     ; 3.976      ;
; -3.056 ; uart:serial_simple|rx_symbol_count[13] ; uart:serial_simple|rx_symbol_count[5]  ; ClkSys       ; ClkSys      ; 1.000        ; -0.081     ; 3.976      ;
; -3.056 ; uart:serial_simple|rx_symbol_count[13] ; uart:serial_simple|rx_symbol_count[4]  ; ClkSys       ; ClkSys      ; 1.000        ; -0.081     ; 3.976      ;
; -3.056 ; uart:serial_simple|rx_symbol_count[13] ; uart:serial_simple|rx_symbol_count[6]  ; ClkSys       ; ClkSys      ; 1.000        ; -0.081     ; 3.976      ;
; -3.056 ; uart:serial_simple|rx_symbol_count[13] ; uart:serial_simple|rx_symbol_count[8]  ; ClkSys       ; ClkSys      ; 1.000        ; -0.081     ; 3.976      ;
; -3.056 ; uart:serial_simple|rx_symbol_count[13] ; uart:serial_simple|rx_symbol_count[9]  ; ClkSys       ; ClkSys      ; 1.000        ; -0.081     ; 3.976      ;
; -3.056 ; uart:serial_simple|rx_symbol_count[13] ; uart:serial_simple|rx_symbol_count[10] ; ClkSys       ; ClkSys      ; 1.000        ; -0.081     ; 3.976      ;
; -3.056 ; uart:serial_simple|rx_symbol_count[13] ; uart:serial_simple|rx_symbol_count[12] ; ClkSys       ; ClkSys      ; 1.000        ; -0.081     ; 3.976      ;
; -3.056 ; uart:serial_simple|rx_symbol_count[13] ; uart:serial_simple|rx_symbol_count[13] ; ClkSys       ; ClkSys      ; 1.000        ; -0.081     ; 3.976      ;
; -3.056 ; uart:serial_simple|rx_symbol_count[13] ; uart:serial_simple|rx_symbol_count[15] ; ClkSys       ; ClkSys      ; 1.000        ; -0.081     ; 3.976      ;
; -3.056 ; uart:serial_simple|rx_symbol_count[13] ; uart:serial_simple|rx_symbol_count[14] ; ClkSys       ; ClkSys      ; 1.000        ; -0.081     ; 3.976      ;
; -3.056 ; uart:serial_simple|rx_symbol_count[10] ; uart:serial_simple|rx_symbol_count[7]  ; ClkSys       ; ClkSys      ; 1.000        ; -0.081     ; 3.976      ;
; -3.056 ; uart:serial_simple|rx_symbol_count[10] ; uart:serial_simple|rx_symbol_count[11] ; ClkSys       ; ClkSys      ; 1.000        ; -0.081     ; 3.976      ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ClkSys'                                                                                                                            ;
+-------+------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.453 ; uart:serial_simple|tx_byte_valid         ; uart:serial_simple|tx_byte_valid       ; ClkSys       ; ClkSys      ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:serial_simple|rx_symbol_ce          ; uart:serial_simple|rx_symbol_ce        ; ClkSys       ; ClkSys      ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:serial_simple|rx_symbol_complete    ; uart:serial_simple|rx_symbol_complete  ; ClkSys       ; ClkSys      ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:serial_simple|rx_gen_state[10]      ; uart:serial_simple|rx_gen_state[10]    ; ClkSys       ; ClkSys      ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:serial_simple|rx_gen_state[2]       ; uart:serial_simple|rx_gen_state[2]     ; ClkSys       ; ClkSys      ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:serial_simple|rx_gen_state[3]       ; uart:serial_simple|rx_gen_state[3]     ; ClkSys       ; ClkSys      ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; uart:serial_simple|rx_byte_last_valid    ; uart:serial_simple|rx_byte_last_valid  ; ClkSys       ; ClkSys      ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart2reg:registers|State.S_IDLE          ; uart2reg:registers|State.S_IDLE        ; ClkSys       ; ClkSys      ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart:serial_simple|tx_active             ; uart:serial_simple|tx_active           ; ClkSys       ; ClkSys      ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart:serial_simple|tx_gen_state[2]       ; uart:serial_simple|tx_gen_state[2]     ; ClkSys       ; ClkSys      ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart:serial_simple|tx_gen_state[3]       ; uart:serial_simple|tx_gen_state[3]     ; ClkSys       ; ClkSys      ; 0.000        ; 0.080      ; 0.746      ;
; 0.465 ; uart:serial_simple|uart_rx               ; uart:serial_simple|uart_rx_d1          ; ClkSys       ; ClkSys      ; 0.000        ; 0.578      ; 1.255      ;
; 0.503 ; uart:serial_simple|rx_byte_working[0]    ; uart:serial_simple|rx_byte_last[0]     ; ClkSys       ; ClkSys      ; 0.000        ; 0.080      ; 0.795      ;
; 0.509 ; uart:serial_simple|rx_byte_working[1]    ; uart:serial_simple|rx_byte_last[1]     ; ClkSys       ; ClkSys      ; 0.000        ; 0.080      ; 0.801      ;
; 0.509 ; uart:serial_simple|rx_byte_working[2]    ; uart:serial_simple|rx_byte_last[2]     ; ClkSys       ; ClkSys      ; 0.000        ; 0.080      ; 0.801      ;
; 0.509 ; uart:serial_simple|rx_byte_working[5]    ; uart:serial_simple|rx_byte_working[4]  ; ClkSys       ; ClkSys      ; 0.000        ; 0.080      ; 0.801      ;
; 0.510 ; uart:serial_simple|rx_byte_working[1]    ; uart:serial_simple|rx_byte_working[0]  ; ClkSys       ; ClkSys      ; 0.000        ; 0.080      ; 0.802      ;
; 0.511 ; uart:serial_simple|rx_byte_working[3]    ; uart:serial_simple|rx_byte_last[3]     ; ClkSys       ; ClkSys      ; 0.000        ; 0.080      ; 0.803      ;
; 0.511 ; uart:serial_simple|rx_byte_working[3]    ; uart:serial_simple|rx_byte_working[2]  ; ClkSys       ; ClkSys      ; 0.000        ; 0.080      ; 0.803      ;
; 0.511 ; uart:serial_simple|rx_byte_working[5]    ; uart:serial_simple|rx_byte_last[5]     ; ClkSys       ; ClkSys      ; 0.000        ; 0.080      ; 0.803      ;
; 0.512 ; uart:serial_simple|rx_byte_working[2]    ; uart:serial_simple|rx_byte_working[1]  ; ClkSys       ; ClkSys      ; 0.000        ; 0.080      ; 0.804      ;
; 0.512 ; uart:serial_simple|rx_byte_working[6]    ; uart:serial_simple|rx_byte_working[5]  ; ClkSys       ; ClkSys      ; 0.000        ; 0.080      ; 0.804      ;
; 0.513 ; uart:serial_simple|rx_byte_working[6]    ; uart:serial_simple|rx_byte_last[6]     ; ClkSys       ; ClkSys      ; 0.000        ; 0.080      ; 0.805      ;
; 0.525 ; uart:serial_simple|tx_gen_state[3]       ; uart:serial_simple|tx_gen_state[1]     ; ClkSys       ; ClkSys      ; 0.000        ; 0.080      ; 0.817      ;
; 0.527 ; uart2reg:registers|Reg_Write[0][7]       ; uart2reg:registers|UartTx_data[7]      ; ClkSys       ; ClkSys      ; 0.000        ; 0.081      ; 0.820      ;
; 0.527 ; uart2reg:registers|Reg_Write[0][6]       ; uart2reg:registers|UartTx_data[6]      ; ClkSys       ; ClkSys      ; 0.000        ; 0.081      ; 0.820      ;
; 0.527 ; uart2reg:registers|Reg_Write[0][5]       ; uart2reg:registers|UartTx_data[5]      ; ClkSys       ; ClkSys      ; 0.000        ; 0.081      ; 0.820      ;
; 0.528 ; uart:serial_simple|tx_gen_state[3]       ; uart:serial_simple|tx_gen_state[2]     ; ClkSys       ; ClkSys      ; 0.000        ; 0.080      ; 0.820      ;
; 0.550 ; uart:serial_simple|rx_byte_last_valid    ; uart2reg:registers|valid_cpy           ; ClkSys       ; ClkSys      ; 0.000        ; 0.080      ; 0.842      ;
; 0.650 ; uart:serial_simple|rx_byte_working[4]    ; uart:serial_simple|rx_byte_last[4]     ; ClkSys       ; ClkSys      ; 0.000        ; 0.080      ; 0.942      ;
; 0.651 ; uart:serial_simple|rx_byte_working[4]    ; uart:serial_simple|rx_byte_working[3]  ; ClkSys       ; ClkSys      ; 0.000        ; 0.080      ; 0.943      ;
; 0.669 ; uart2reg:registers|Reg_Write[0][3]       ; uart2reg:registers|UartTx_data[3]      ; ClkSys       ; ClkSys      ; 0.000        ; 0.081      ; 0.962      ;
; 0.676 ; uart2reg:registers|RxData[1]             ; uart2reg:registers|Reg_Write[0][1]     ; ClkSys       ; ClkSys      ; 0.000        ; 0.082      ; 0.970      ;
; 0.681 ; uart2reg:registers|RxData[3]             ; uart2reg:registers|Reg_Write[0][3]     ; ClkSys       ; ClkSys      ; 0.000        ; 0.082      ; 0.975      ;
; 0.683 ; uart2reg:registers|RxData[5]             ; uart2reg:registers|Reg_Write[0][5]     ; ClkSys       ; ClkSys      ; 0.000        ; 0.082      ; 0.977      ;
; 0.703 ; uart:serial_simple|rx_byte_last[5]       ; uart2reg:registers|RxData[5]           ; ClkSys       ; ClkSys      ; 0.000        ; 0.083      ; 0.998      ;
; 0.704 ; uart:serial_simple|rx_byte_last[4]       ; uart2reg:registers|RxData[4]           ; ClkSys       ; ClkSys      ; 0.000        ; 0.083      ; 0.999      ;
; 0.704 ; uart:serial_simple|rx_byte_last[7]       ; uart2reg:registers|State.S_READ_REG    ; ClkSys       ; ClkSys      ; 0.000        ; 0.083      ; 0.999      ;
; 0.706 ; uart:serial_simple|rx_byte_last[1]       ; uart2reg:registers|Address[1]          ; ClkSys       ; ClkSys      ; 0.000        ; 0.079      ; 0.997      ;
; 0.707 ; uart:serial_simple|rx_byte_last[7]       ; uart2reg:registers|RxData[7]           ; ClkSys       ; ClkSys      ; 0.000        ; 0.083      ; 1.002      ;
; 0.707 ; uart:serial_simple|rx_byte_last[7]       ; uart2reg:registers|State.S_WRITE_REG   ; ClkSys       ; ClkSys      ; 0.000        ; 0.083      ; 1.002      ;
; 0.710 ; uart2reg:registers|RxData[2]             ; uart2reg:registers|Reg_Write[0][2]     ; ClkSys       ; ClkSys      ; 0.000        ; 0.082      ; 1.004      ;
; 0.712 ; uart2reg:registers|RxData[4]             ; uart2reg:registers|Reg_Write[0][4]     ; ClkSys       ; ClkSys      ; 0.000        ; 0.082      ; 1.006      ;
; 0.719 ; uart:serial_simple|rx_byte_last[0]       ; uart2reg:registers|Address[0]          ; ClkSys       ; ClkSys      ; 0.000        ; 0.079      ; 1.010      ;
; 0.722 ; uart:serial_simple|rx_byte_last[2]       ; uart2reg:registers|Address[2]          ; ClkSys       ; ClkSys      ; 0.000        ; 0.079      ; 1.013      ;
; 0.727 ; uart:serial_simple|tx_active             ; uart:serial_simple|tx_byte_valid       ; ClkSys       ; ClkSys      ; 0.000        ; 0.079      ; 1.018      ;
; 0.728 ; uart:serial_simple|rx_byte_last[2]       ; uart2reg:registers|RxData[2]           ; ClkSys       ; ClkSys      ; 0.000        ; 0.083      ; 1.023      ;
; 0.749 ; uart:serial_simple|rx_byte_last[5]       ; uart2reg:registers|Address[5]          ; ClkSys       ; ClkSys      ; 0.000        ; 0.079      ; 1.040      ;
; 0.750 ; uart:serial_simple|rx_byte_last[3]       ; uart2reg:registers|Address[3]          ; ClkSys       ; ClkSys      ; 0.000        ; 0.079      ; 1.041      ;
; 0.761 ; uart:serial_simple|rx_symbol_count[3]    ; uart:serial_simple|rx_symbol_count[3]  ; ClkSys       ; ClkSys      ; 0.000        ; 0.081      ; 1.054      ;
; 0.762 ; uart:serial_simple|rx_symbol_count[11]   ; uart:serial_simple|rx_symbol_count[11] ; ClkSys       ; ClkSys      ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; uart:serial_simple|rx_symbol_count[1]    ; uart:serial_simple|rx_symbol_count[1]  ; ClkSys       ; ClkSys      ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; uart:serial_simple|rx_symbol_count[5]    ; uart:serial_simple|rx_symbol_count[5]  ; ClkSys       ; ClkSys      ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; uart:serial_simple|rx_symbol_count[13]   ; uart:serial_simple|rx_symbol_count[13] ; ClkSys       ; ClkSys      ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; uart:serial_simple|tx_symbol_count[3]    ; uart:serial_simple|tx_symbol_count[3]  ; ClkSys       ; ClkSys      ; 0.000        ; 0.080      ; 1.054      ;
; 0.763 ; uart:serial_simple|rx_symbol_count[15]   ; uart:serial_simple|rx_symbol_count[15] ; ClkSys       ; ClkSys      ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; uart:serial_simple|tx_symbol_count[13]   ; uart:serial_simple|tx_symbol_count[13] ; ClkSys       ; ClkSys      ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; uart:serial_simple|tx_symbol_count[11]   ; uart:serial_simple|tx_symbol_count[11] ; ClkSys       ; ClkSys      ; 0.000        ; 0.080      ; 1.055      ;
; 0.764 ; uart:serial_simple|rx_symbol_count[7]    ; uart:serial_simple|rx_symbol_count[7]  ; ClkSys       ; ClkSys      ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; uart:serial_simple|rx_symbol_count[2]    ; uart:serial_simple|rx_symbol_count[2]  ; ClkSys       ; ClkSys      ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; uart:serial_simple|rx_symbol_count[6]    ; uart:serial_simple|rx_symbol_count[6]  ; ClkSys       ; ClkSys      ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; uart:serial_simple|rx_symbol_count[9]    ; uart:serial_simple|rx_symbol_count[9]  ; ClkSys       ; ClkSys      ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; uart:serial_simple|tx_symbol_count[15]   ; uart:serial_simple|tx_symbol_count[15] ; ClkSys       ; ClkSys      ; 0.000        ; 0.080      ; 1.056      ;
; 0.765 ; uart:serial_simple|rx_symbol_count[4]    ; uart:serial_simple|rx_symbol_count[4]  ; ClkSys       ; ClkSys      ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; uart:serial_simple|rx_symbol_count[14]   ; uart:serial_simple|rx_symbol_count[14] ; ClkSys       ; ClkSys      ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; uart:serial_simple|tx_symbol_count[9]    ; uart:serial_simple|tx_symbol_count[9]  ; ClkSys       ; ClkSys      ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; uart:serial_simple|tx_symbol_count[6]    ; uart:serial_simple|tx_symbol_count[6]  ; ClkSys       ; ClkSys      ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; uart:serial_simple|tx_symbol_count[2]    ; uart:serial_simple|tx_symbol_count[2]  ; ClkSys       ; ClkSys      ; 0.000        ; 0.080      ; 1.057      ;
; 0.766 ; uart:serial_simple|rx_symbol_count[8]    ; uart:serial_simple|rx_symbol_count[8]  ; ClkSys       ; ClkSys      ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; uart:serial_simple|rx_symbol_count[10]   ; uart:serial_simple|rx_symbol_count[10] ; ClkSys       ; ClkSys      ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; uart:serial_simple|rx_symbol_count[12]   ; uart:serial_simple|rx_symbol_count[12] ; ClkSys       ; ClkSys      ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; uart:serial_simple|tx_symbol_count[14]   ; uart:serial_simple|tx_symbol_count[14] ; ClkSys       ; ClkSys      ; 0.000        ; 0.080      ; 1.058      ;
; 0.767 ; uart:serial_simple|tx_symbol_count[12]   ; uart:serial_simple|tx_symbol_count[12] ; ClkSys       ; ClkSys      ; 0.000        ; 0.080      ; 1.059      ;
; 0.767 ; uart:serial_simple|tx_symbol_count[10]   ; uart:serial_simple|tx_symbol_count[10] ; ClkSys       ; ClkSys      ; 0.000        ; 0.080      ; 1.059      ;
; 0.768 ; uart2reg:registers|Reg_Write[0][0]       ; uart2reg:registers|UartTx_data[0]      ; ClkSys       ; ClkSys      ; 0.000        ; 0.081      ; 1.061      ;
; 0.768 ; uart:serial_simple|rx_symbol_complete_d1 ; uart:serial_simple|rx_byte_last_valid  ; ClkSys       ; ClkSys      ; 0.000        ; 0.080      ; 1.060      ;
; 0.769 ; uart2reg:registers|Reg_Write[0][1]       ; uart2reg:registers|UartTx_data[1]      ; ClkSys       ; ClkSys      ; 0.000        ; 0.081      ; 1.062      ;
; 0.769 ; uart2reg:registers|UartRx_read           ; uart:serial_simple|rx_byte_last_valid  ; ClkSys       ; ClkSys      ; 0.000        ; 0.080      ; 1.061      ;
; 0.777 ; uart:serial_simple|tx_byte_valid         ; uart:serial_simple|tx_active           ; ClkSys       ; ClkSys      ; 0.000        ; 0.082      ; 1.071      ;
; 0.784 ; uart:serial_simple|tx_gen_state[3]       ; uart:serial_simple|tx_gen_state[0]     ; ClkSys       ; ClkSys      ; 0.000        ; 0.080      ; 1.076      ;
; 0.786 ; uart:serial_simple|rx_symbol_count[0]    ; uart:serial_simple|rx_symbol_count[0]  ; ClkSys       ; ClkSys      ; 0.000        ; 0.081      ; 1.079      ;
; 0.788 ; uart2reg:registers|Reg_Write[0][2]       ; uart2reg:registers|UartTx_data[2]      ; ClkSys       ; ClkSys      ; 0.000        ; 0.081      ; 1.081      ;
; 0.794 ; uart:serial_simple|tx_gen_state[2]       ; uart:serial_simple|tx_gen_state[3]     ; ClkSys       ; ClkSys      ; 0.000        ; 0.080      ; 1.086      ;
; 0.797 ; uart:serial_simple|tx_gen_state[2]       ; uart:serial_simple|tx_gen_state[0]     ; ClkSys       ; ClkSys      ; 0.000        ; 0.080      ; 1.089      ;
; 0.812 ; uart:serial_simple|tx_gen_state[2]       ; uart:serial_simple|tx_gen_state[1]     ; ClkSys       ; ClkSys      ; 0.000        ; 0.080      ; 1.104      ;
; 0.814 ; uart:serial_simple|rx_byte_last_valid    ; uart2reg:registers|UartRx_read         ; ClkSys       ; ClkSys      ; 0.000        ; 0.080      ; 1.106      ;
; 0.814 ; uart:serial_simple|rx_gen_state[3]       ; uart:serial_simple|rx_gen_state[2]     ; ClkSys       ; ClkSys      ; 0.000        ; 0.081      ; 1.107      ;
; 0.820 ; uart2reg:registers|valid_cpy             ; uart2reg:registers|UartRx_read         ; ClkSys       ; ClkSys      ; 0.000        ; 0.080      ; 1.112      ;
; 0.845 ; uart:serial_simple|rx_gen_state[2]       ; uart:serial_simple|rx_gen_state[10]    ; ClkSys       ; ClkSys      ; 0.000        ; 0.081      ; 1.138      ;
; 0.886 ; uart2reg:registers|RxData[6]             ; uart2reg:registers|Reg_Write[0][6]     ; ClkSys       ; ClkSys      ; 0.000        ; 0.082      ; 1.180      ;
; 0.893 ; uart:serial_simple|rx_byte_last[6]       ; uart2reg:registers|RxData[6]           ; ClkSys       ; ClkSys      ; 0.000        ; 0.083      ; 1.188      ;
; 0.899 ; uart:serial_simple|rx_byte_last[3]       ; uart2reg:registers|RxData[3]           ; ClkSys       ; ClkSys      ; 0.000        ; 0.083      ; 1.194      ;
; 0.904 ; uart2reg:registers|RxData[0]             ; uart2reg:registers|Reg_Write[0][0]     ; ClkSys       ; ClkSys      ; 0.000        ; 0.082      ; 1.198      ;
; 0.908 ; uart2reg:registers|UartTx_data[1]        ; uart:serial_simple|tx_byte_next[1]     ; ClkSys       ; ClkSys      ; 0.000        ; 0.076      ; 1.196      ;
; 0.919 ; uart2reg:registers|UartTx_data[5]        ; uart:serial_simple|tx_byte_next[5]     ; ClkSys       ; ClkSys      ; 0.000        ; 0.076      ; 1.207      ;
; 0.920 ; uart2reg:registers|UartTx_data[4]        ; uart:serial_simple|tx_byte_next[4]     ; ClkSys       ; ClkSys      ; 0.000        ; 0.076      ; 1.208      ;
; 0.929 ; uart:serial_simple|rx_byte_last[0]       ; uart2reg:registers|RxData[0]           ; ClkSys       ; ClkSys      ; 0.000        ; 0.083      ; 1.224      ;
; 0.929 ; uart:serial_simple|rx_byte_last[1]       ; uart2reg:registers|RxData[1]           ; ClkSys       ; ClkSys      ; 0.000        ; 0.083      ; 1.224      ;
; 0.935 ; uart2reg:registers|RxData[7]             ; uart2reg:registers|Reg_Write[0][7]     ; ClkSys       ; ClkSys      ; 0.000        ; 0.082      ; 1.229      ;
; 0.938 ; uart:serial_simple|rx_gen_state[10]      ; uart:serial_simple|rx_gen_state[2]     ; ClkSys       ; ClkSys      ; 0.000        ; 0.081      ; 1.231      ;
+-------+------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ClkSys'                                                                  ;
+--------+--------------+----------------+------------+--------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock  ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------+--------+------------+------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; ClkSys ; Rise       ; ClkSys                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart2reg:registers|Address[0]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart2reg:registers|Address[1]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart2reg:registers|Address[2]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart2reg:registers|Address[3]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart2reg:registers|Address[4]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart2reg:registers|Address[5]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart2reg:registers|Address[6]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart2reg:registers|Reg_Write[0][0]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart2reg:registers|Reg_Write[0][1]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart2reg:registers|Reg_Write[0][2]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart2reg:registers|Reg_Write[0][3]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart2reg:registers|Reg_Write[0][4]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart2reg:registers|Reg_Write[0][5]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart2reg:registers|Reg_Write[0][6]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart2reg:registers|Reg_Write[0][7]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart2reg:registers|RxDataValid           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart2reg:registers|RxData[0]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart2reg:registers|RxData[1]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart2reg:registers|RxData[2]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart2reg:registers|RxData[3]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart2reg:registers|RxData[4]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart2reg:registers|RxData[5]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart2reg:registers|RxData[6]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart2reg:registers|RxData[7]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart2reg:registers|State.S_IDLE          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart2reg:registers|State.S_READ_REG      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart2reg:registers|State.S_WRITE_REG     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart2reg:registers|UartRx_read           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart2reg:registers|UartTx_data[0]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart2reg:registers|UartTx_data[1]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart2reg:registers|UartTx_data[2]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart2reg:registers|UartTx_data[3]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart2reg:registers|UartTx_data[4]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart2reg:registers|UartTx_data[5]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart2reg:registers|UartTx_data[6]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart2reg:registers|UartTx_data[7]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart2reg:registers|UartTx_write          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart2reg:registers|valid_cpy             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_byte_last[0]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_byte_last[1]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_byte_last[2]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_byte_last[3]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_byte_last[4]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_byte_last[5]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_byte_last[6]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_byte_last[7]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_byte_last_valid    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_byte_working[0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_byte_working[1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_byte_working[2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_byte_working[3]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_byte_working[4]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_byte_working[5]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_byte_working[6]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_byte_working[7]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_gen_state[0]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_gen_state[10]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_gen_state[1]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_gen_state[2]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_gen_state[3]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_start_det          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_symbol_ce          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_symbol_complete    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_symbol_complete_d1 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_symbol_count[0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_symbol_count[10]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_symbol_count[11]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_symbol_count[12]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_symbol_count[13]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_symbol_count[14]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_symbol_count[15]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_symbol_count[1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_symbol_count[2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_symbol_count[3]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_symbol_count[4]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_symbol_count[5]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_symbol_count[6]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_symbol_count[7]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_symbol_count[8]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_symbol_count[9]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|tx_active             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|tx_byte_next[0]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|tx_byte_next[1]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|tx_byte_next[2]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|tx_byte_next[3]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|tx_byte_next[4]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|tx_byte_next[5]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|tx_byte_next[6]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|tx_byte_next[7]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|tx_byte_valid         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|tx_byte_working[0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|tx_byte_working[1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|tx_byte_working[2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|tx_byte_working[3]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|tx_byte_working[4]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|tx_byte_working[5]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|tx_byte_working[6]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|tx_byte_working[7]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|tx_gen_state[0]       ;
+--------+--------------+----------------+------------+--------+------------+------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY0      ; ClkSys     ; 2.689 ; 3.008 ; Rise       ; ClkSys          ;
; KEY1      ; ClkSys     ; 2.721 ; 3.042 ; Rise       ; ClkSys          ;
; UartRx    ; ClkSys     ; 2.981 ; 3.250 ; Rise       ; ClkSys          ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY0      ; ClkSys     ; -2.192 ; -2.509 ; Rise       ; ClkSys          ;
; KEY1      ; ClkSys     ; -2.223 ; -2.542 ; Rise       ; ClkSys          ;
; UartRx    ; ClkSys     ; -2.479 ; -2.728 ; Rise       ; ClkSys          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LED0      ; ClkSys     ; 8.897 ; 8.579 ; Rise       ; ClkSys          ;
; LED1      ; ClkSys     ; 9.522 ; 9.089 ; Rise       ; ClkSys          ;
; LED2      ; ClkSys     ; 8.187 ; 8.459 ; Rise       ; ClkSys          ;
; LED3      ; ClkSys     ; 8.178 ; 8.462 ; Rise       ; ClkSys          ;
; LED4      ; ClkSys     ; 8.092 ; 8.364 ; Rise       ; ClkSys          ;
; LED5      ; ClkSys     ; 7.876 ; 8.114 ; Rise       ; ClkSys          ;
; LED6      ; ClkSys     ; 7.710 ; 7.900 ; Rise       ; ClkSys          ;
; LED7      ; ClkSys     ; 7.865 ; 8.043 ; Rise       ; ClkSys          ;
; UartTx    ; ClkSys     ; 8.326 ; 8.084 ; Rise       ; ClkSys          ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LED0      ; ClkSys     ; 8.531 ; 8.238 ; Rise       ; ClkSys          ;
; LED1      ; ClkSys     ; 9.131 ; 8.729 ; Rise       ; ClkSys          ;
; LED2      ; ClkSys     ; 7.885 ; 8.151 ; Rise       ; ClkSys          ;
; LED3      ; ClkSys     ; 7.877 ; 8.154 ; Rise       ; ClkSys          ;
; LED4      ; ClkSys     ; 7.795 ; 8.060 ; Rise       ; ClkSys          ;
; LED5      ; ClkSys     ; 7.587 ; 7.819 ; Rise       ; ClkSys          ;
; LED6      ; ClkSys     ; 7.434 ; 7.621 ; Rise       ; ClkSys          ;
; LED7      ; ClkSys     ; 7.582 ; 7.758 ; Rise       ; ClkSys          ;
; UartTx    ; ClkSys     ; 8.029 ; 7.791 ; Rise       ; ClkSys          ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------+
; Propagation Delay                                    ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; KEY0       ; LED0        ; 10.296 ;    ;    ; 10.346 ;
; KEY1       ; LED1        ; 10.955 ;    ;    ; 10.892 ;
+------------+-------------+--------+----+----+--------+


+------------------------------------------------------+
; Minimum Propagation Delay                            ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; KEY0       ; LED0        ; 9.921  ;    ;    ; 9.965  ;
; KEY1       ; LED1        ; 10.554 ;    ;    ; 10.489 ;
+------------+-------------+--------+----+----+--------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 217.39 MHz ; 217.39 MHz      ; ClkSys     ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+--------+--------+------------------+
; Clock  ; Slack  ; End Point TNS    ;
+--------+--------+------------------+
; ClkSys ; -3.600 ; -208.816         ;
+--------+--------+------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+--------+-------+------------------+
; Clock  ; Slack ; End Point TNS    ;
+--------+-------+------------------+
; ClkSys ; 0.393 ; 0.000            ;
+--------+-------+------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+--------+--------+--------------------------------+
; Clock  ; Slack  ; End Point TNS                  ;
+--------+--------+--------------------------------+
; ClkSys ; -3.000 ; -185.901                       ;
+--------+--------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ClkSys'                                                                                                                           ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.600 ; uart:serial_simple|rx_symbol_count[10] ; uart:serial_simple|rx_gen_state[1]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.075     ; 4.527      ;
; -3.583 ; uart:serial_simple|rx_symbol_count[13] ; uart:serial_simple|rx_gen_state[1]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.075     ; 4.510      ;
; -3.575 ; uart:serial_simple|rx_symbol_count[12] ; uart:serial_simple|rx_gen_state[1]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.075     ; 4.502      ;
; -3.403 ; uart:serial_simple|rx_symbol_count[4]  ; uart:serial_simple|rx_gen_state[1]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.075     ; 4.330      ;
; -3.391 ; uart:serial_simple|rx_symbol_count[9]  ; uart:serial_simple|rx_gen_state[1]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.075     ; 4.318      ;
; -3.298 ; uart:serial_simple|rx_symbol_count[5]  ; uart:serial_simple|rx_gen_state[1]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.075     ; 4.225      ;
; -3.265 ; uart:serial_simple|rx_symbol_count[10] ; uart:serial_simple|rx_gen_state[2]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.075     ; 4.192      ;
; -3.253 ; uart:serial_simple|rx_symbol_count[11] ; uart:serial_simple|rx_gen_state[1]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.075     ; 4.180      ;
; -3.248 ; uart:serial_simple|rx_symbol_count[13] ; uart:serial_simple|rx_gen_state[2]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.075     ; 4.175      ;
; -3.242 ; uart:serial_simple|rx_symbol_count[2]  ; uart:serial_simple|rx_gen_state[1]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.075     ; 4.169      ;
; -3.240 ; uart:serial_simple|rx_symbol_count[12] ; uart:serial_simple|rx_gen_state[2]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.075     ; 4.167      ;
; -3.228 ; uart:serial_simple|rx_symbol_count[3]  ; uart:serial_simple|rx_gen_state[1]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.075     ; 4.155      ;
; -3.215 ; uart:serial_simple|rx_symbol_count[4]  ; uart:serial_simple|rx_gen_state[2]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.075     ; 4.142      ;
; -3.203 ; uart:serial_simple|rx_symbol_count[9]  ; uart:serial_simple|rx_gen_state[2]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.075     ; 4.130      ;
; -3.197 ; uart:serial_simple|rx_symbol_count[14] ; uart:serial_simple|rx_gen_state[1]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.075     ; 4.124      ;
; -3.174 ; uart:serial_simple|rx_symbol_count[5]  ; uart:serial_simple|rx_gen_state[2]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.075     ; 4.101      ;
; -3.174 ; uart:serial_simple|rx_symbol_count[1]  ; uart:serial_simple|rx_gen_state[1]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.075     ; 4.101      ;
; -3.161 ; uart:serial_simple|rx_symbol_count[7]  ; uart:serial_simple|rx_gen_state[1]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.075     ; 4.088      ;
; -3.158 ; uart:serial_simple|rx_symbol_count[6]  ; uart:serial_simple|rx_gen_state[2]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.075     ; 4.085      ;
; -3.142 ; uart:serial_simple|rx_symbol_count[14] ; uart:serial_simple|rx_gen_state[2]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.075     ; 4.069      ;
; -3.125 ; uart:serial_simple|rx_symbol_count[8]  ; uart:serial_simple|rx_gen_state[1]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.075     ; 4.052      ;
; -3.104 ; uart:serial_simple|rx_symbol_count[3]  ; uart:serial_simple|rx_gen_state[2]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.075     ; 4.031      ;
; -3.099 ; uart:serial_simple|rx_symbol_count[0]  ; uart:serial_simple|rx_gen_state[1]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.075     ; 4.026      ;
; -3.064 ; uart:serial_simple|rx_gen_state[1]     ; uart:serial_simple|rx_gen_state[1]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.073     ; 3.993      ;
; -3.054 ; uart:serial_simple|rx_symbol_count[2]  ; uart:serial_simple|rx_gen_state[2]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.075     ; 3.981      ;
; -3.042 ; uart:serial_simple|rx_symbol_count[6]  ; uart:serial_simple|rx_gen_state[1]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.075     ; 3.969      ;
; -3.034 ; uart:serial_simple|rx_symbol_count[8]  ; uart:serial_simple|rx_gen_state[2]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.075     ; 3.961      ;
; -3.011 ; uart:serial_simple|rx_symbol_count[10] ; uart:serial_simple|rx_gen_state[10]    ; ClkSys       ; ClkSys      ; 1.000        ; -0.075     ; 3.938      ;
; -3.003 ; uart:serial_simple|rx_symbol_count[10] ; uart:serial_simple|rx_gen_state[0]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.072     ; 3.933      ;
; -2.994 ; uart:serial_simple|rx_symbol_count[13] ; uart:serial_simple|rx_gen_state[10]    ; ClkSys       ; ClkSys      ; 1.000        ; -0.075     ; 3.921      ;
; -2.986 ; uart:serial_simple|rx_symbol_count[12] ; uart:serial_simple|rx_gen_state[10]    ; ClkSys       ; ClkSys      ; 1.000        ; -0.075     ; 3.913      ;
; -2.986 ; uart:serial_simple|rx_symbol_count[13] ; uart:serial_simple|rx_gen_state[0]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.072     ; 3.916      ;
; -2.978 ; uart:serial_simple|rx_symbol_count[12] ; uart:serial_simple|rx_gen_state[0]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.072     ; 3.908      ;
; -2.975 ; uart:serial_simple|rx_symbol_count[0]  ; uart:serial_simple|rx_gen_state[2]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.075     ; 3.902      ;
; -2.973 ; uart:serial_simple|rx_symbol_count[7]  ; uart:serial_simple|rx_gen_state[2]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.075     ; 3.900      ;
; -2.947 ; uart:serial_simple|rx_symbol_count[15] ; uart:serial_simple|rx_gen_state[1]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.075     ; 3.874      ;
; -2.918 ; uart:serial_simple|rx_symbol_count[11] ; uart:serial_simple|rx_gen_state[2]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.075     ; 3.845      ;
; -2.898 ; uart:serial_simple|rx_symbol_count[1]  ; uart:serial_simple|rx_gen_state[2]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.075     ; 3.825      ;
; -2.897 ; uart:serial_simple|rx_gen_state[3]     ; uart:serial_simple|rx_gen_state[2]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.073     ; 3.826      ;
; -2.875 ; uart:serial_simple|rx_symbol_count[4]  ; uart:serial_simple|rx_gen_state[10]    ; ClkSys       ; ClkSys      ; 1.000        ; -0.075     ; 3.802      ;
; -2.863 ; uart:serial_simple|rx_symbol_count[9]  ; uart:serial_simple|rx_gen_state[10]    ; ClkSys       ; ClkSys      ; 1.000        ; -0.075     ; 3.790      ;
; -2.834 ; uart:serial_simple|rx_symbol_count[4]  ; uart:serial_simple|rx_symbol_count[7]  ; ClkSys       ; ClkSys      ; 1.000        ; -0.073     ; 3.763      ;
; -2.834 ; uart:serial_simple|rx_symbol_count[4]  ; uart:serial_simple|rx_symbol_count[11] ; ClkSys       ; ClkSys      ; 1.000        ; -0.073     ; 3.763      ;
; -2.834 ; uart:serial_simple|rx_symbol_count[4]  ; uart:serial_simple|rx_symbol_count[1]  ; ClkSys       ; ClkSys      ; 1.000        ; -0.073     ; 3.763      ;
; -2.834 ; uart:serial_simple|rx_symbol_count[4]  ; uart:serial_simple|rx_symbol_count[0]  ; ClkSys       ; ClkSys      ; 1.000        ; -0.073     ; 3.763      ;
; -2.834 ; uart:serial_simple|rx_symbol_count[4]  ; uart:serial_simple|rx_symbol_count[3]  ; ClkSys       ; ClkSys      ; 1.000        ; -0.073     ; 3.763      ;
; -2.834 ; uart:serial_simple|rx_symbol_count[4]  ; uart:serial_simple|rx_symbol_count[2]  ; ClkSys       ; ClkSys      ; 1.000        ; -0.073     ; 3.763      ;
; -2.834 ; uart:serial_simple|rx_symbol_count[4]  ; uart:serial_simple|rx_symbol_count[5]  ; ClkSys       ; ClkSys      ; 1.000        ; -0.073     ; 3.763      ;
; -2.834 ; uart:serial_simple|rx_symbol_count[4]  ; uart:serial_simple|rx_symbol_count[4]  ; ClkSys       ; ClkSys      ; 1.000        ; -0.073     ; 3.763      ;
; -2.834 ; uart:serial_simple|rx_symbol_count[4]  ; uart:serial_simple|rx_symbol_count[6]  ; ClkSys       ; ClkSys      ; 1.000        ; -0.073     ; 3.763      ;
; -2.834 ; uart:serial_simple|rx_symbol_count[4]  ; uart:serial_simple|rx_symbol_count[8]  ; ClkSys       ; ClkSys      ; 1.000        ; -0.073     ; 3.763      ;
; -2.834 ; uart:serial_simple|rx_symbol_count[4]  ; uart:serial_simple|rx_symbol_count[9]  ; ClkSys       ; ClkSys      ; 1.000        ; -0.073     ; 3.763      ;
; -2.834 ; uart:serial_simple|rx_symbol_count[4]  ; uart:serial_simple|rx_symbol_count[10] ; ClkSys       ; ClkSys      ; 1.000        ; -0.073     ; 3.763      ;
; -2.834 ; uart:serial_simple|rx_symbol_count[4]  ; uart:serial_simple|rx_symbol_count[12] ; ClkSys       ; ClkSys      ; 1.000        ; -0.073     ; 3.763      ;
; -2.834 ; uart:serial_simple|rx_symbol_count[4]  ; uart:serial_simple|rx_symbol_count[13] ; ClkSys       ; ClkSys      ; 1.000        ; -0.073     ; 3.763      ;
; -2.834 ; uart:serial_simple|rx_symbol_count[4]  ; uart:serial_simple|rx_symbol_count[15] ; ClkSys       ; ClkSys      ; 1.000        ; -0.073     ; 3.763      ;
; -2.834 ; uart:serial_simple|rx_symbol_count[4]  ; uart:serial_simple|rx_symbol_count[14] ; ClkSys       ; ClkSys      ; 1.000        ; -0.073     ; 3.763      ;
; -2.834 ; uart:serial_simple|rx_symbol_count[5]  ; uart:serial_simple|rx_gen_state[10]    ; ClkSys       ; ClkSys      ; 1.000        ; -0.075     ; 3.761      ;
; -2.831 ; uart:serial_simple|tx_symbol_ce        ; uart:serial_simple|uart_tx             ; ClkSys       ; ClkSys      ; 1.000        ; -0.070     ; 3.763      ;
; -2.822 ; uart:serial_simple|rx_symbol_count[9]  ; uart:serial_simple|rx_symbol_count[7]  ; ClkSys       ; ClkSys      ; 1.000        ; -0.073     ; 3.751      ;
; -2.822 ; uart:serial_simple|rx_symbol_count[9]  ; uart:serial_simple|rx_symbol_count[11] ; ClkSys       ; ClkSys      ; 1.000        ; -0.073     ; 3.751      ;
; -2.822 ; uart:serial_simple|rx_symbol_count[9]  ; uart:serial_simple|rx_symbol_count[1]  ; ClkSys       ; ClkSys      ; 1.000        ; -0.073     ; 3.751      ;
; -2.822 ; uart:serial_simple|rx_symbol_count[9]  ; uart:serial_simple|rx_symbol_count[0]  ; ClkSys       ; ClkSys      ; 1.000        ; -0.073     ; 3.751      ;
; -2.822 ; uart:serial_simple|rx_symbol_count[9]  ; uart:serial_simple|rx_symbol_count[3]  ; ClkSys       ; ClkSys      ; 1.000        ; -0.073     ; 3.751      ;
; -2.822 ; uart:serial_simple|rx_symbol_count[9]  ; uart:serial_simple|rx_symbol_count[2]  ; ClkSys       ; ClkSys      ; 1.000        ; -0.073     ; 3.751      ;
; -2.822 ; uart:serial_simple|rx_symbol_count[9]  ; uart:serial_simple|rx_symbol_count[5]  ; ClkSys       ; ClkSys      ; 1.000        ; -0.073     ; 3.751      ;
; -2.822 ; uart:serial_simple|rx_symbol_count[9]  ; uart:serial_simple|rx_symbol_count[4]  ; ClkSys       ; ClkSys      ; 1.000        ; -0.073     ; 3.751      ;
; -2.822 ; uart:serial_simple|rx_symbol_count[9]  ; uart:serial_simple|rx_symbol_count[6]  ; ClkSys       ; ClkSys      ; 1.000        ; -0.073     ; 3.751      ;
; -2.822 ; uart:serial_simple|rx_symbol_count[9]  ; uart:serial_simple|rx_symbol_count[8]  ; ClkSys       ; ClkSys      ; 1.000        ; -0.073     ; 3.751      ;
; -2.822 ; uart:serial_simple|rx_symbol_count[9]  ; uart:serial_simple|rx_symbol_count[9]  ; ClkSys       ; ClkSys      ; 1.000        ; -0.073     ; 3.751      ;
; -2.822 ; uart:serial_simple|rx_symbol_count[9]  ; uart:serial_simple|rx_symbol_count[10] ; ClkSys       ; ClkSys      ; 1.000        ; -0.073     ; 3.751      ;
; -2.822 ; uart:serial_simple|rx_symbol_count[9]  ; uart:serial_simple|rx_symbol_count[12] ; ClkSys       ; ClkSys      ; 1.000        ; -0.073     ; 3.751      ;
; -2.822 ; uart:serial_simple|rx_symbol_count[9]  ; uart:serial_simple|rx_symbol_count[13] ; ClkSys       ; ClkSys      ; 1.000        ; -0.073     ; 3.751      ;
; -2.822 ; uart:serial_simple|rx_symbol_count[9]  ; uart:serial_simple|rx_symbol_count[15] ; ClkSys       ; ClkSys      ; 1.000        ; -0.073     ; 3.751      ;
; -2.822 ; uart:serial_simple|rx_symbol_count[9]  ; uart:serial_simple|rx_symbol_count[14] ; ClkSys       ; ClkSys      ; 1.000        ; -0.073     ; 3.751      ;
; -2.806 ; uart:serial_simple|rx_symbol_count[4]  ; uart:serial_simple|rx_gen_state[0]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.072     ; 3.736      ;
; -2.802 ; uart:serial_simple|rx_symbol_count[15] ; uart:serial_simple|rx_gen_state[2]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.075     ; 3.729      ;
; -2.802 ; uart:serial_simple|rx_symbol_count[6]  ; uart:serial_simple|rx_gen_state[10]    ; ClkSys       ; ClkSys      ; 1.000        ; -0.075     ; 3.729      ;
; -2.794 ; uart:serial_simple|rx_symbol_count[9]  ; uart:serial_simple|rx_gen_state[0]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.072     ; 3.724      ;
; -2.793 ; uart:serial_simple|rx_symbol_count[5]  ; uart:serial_simple|rx_symbol_count[7]  ; ClkSys       ; ClkSys      ; 1.000        ; -0.073     ; 3.722      ;
; -2.793 ; uart:serial_simple|rx_symbol_count[5]  ; uart:serial_simple|rx_symbol_count[11] ; ClkSys       ; ClkSys      ; 1.000        ; -0.073     ; 3.722      ;
; -2.793 ; uart:serial_simple|rx_symbol_count[5]  ; uart:serial_simple|rx_symbol_count[1]  ; ClkSys       ; ClkSys      ; 1.000        ; -0.073     ; 3.722      ;
; -2.793 ; uart:serial_simple|rx_symbol_count[5]  ; uart:serial_simple|rx_symbol_count[0]  ; ClkSys       ; ClkSys      ; 1.000        ; -0.073     ; 3.722      ;
; -2.793 ; uart:serial_simple|rx_symbol_count[5]  ; uart:serial_simple|rx_symbol_count[3]  ; ClkSys       ; ClkSys      ; 1.000        ; -0.073     ; 3.722      ;
; -2.793 ; uart:serial_simple|rx_symbol_count[5]  ; uart:serial_simple|rx_symbol_count[2]  ; ClkSys       ; ClkSys      ; 1.000        ; -0.073     ; 3.722      ;
; -2.793 ; uart:serial_simple|rx_symbol_count[5]  ; uart:serial_simple|rx_symbol_count[5]  ; ClkSys       ; ClkSys      ; 1.000        ; -0.073     ; 3.722      ;
; -2.793 ; uart:serial_simple|rx_symbol_count[5]  ; uart:serial_simple|rx_symbol_count[4]  ; ClkSys       ; ClkSys      ; 1.000        ; -0.073     ; 3.722      ;
; -2.793 ; uart:serial_simple|rx_symbol_count[5]  ; uart:serial_simple|rx_symbol_count[6]  ; ClkSys       ; ClkSys      ; 1.000        ; -0.073     ; 3.722      ;
; -2.793 ; uart:serial_simple|rx_symbol_count[5]  ; uart:serial_simple|rx_symbol_count[8]  ; ClkSys       ; ClkSys      ; 1.000        ; -0.073     ; 3.722      ;
; -2.793 ; uart:serial_simple|rx_symbol_count[5]  ; uart:serial_simple|rx_symbol_count[9]  ; ClkSys       ; ClkSys      ; 1.000        ; -0.073     ; 3.722      ;
; -2.793 ; uart:serial_simple|rx_symbol_count[5]  ; uart:serial_simple|rx_symbol_count[10] ; ClkSys       ; ClkSys      ; 1.000        ; -0.073     ; 3.722      ;
; -2.793 ; uart:serial_simple|rx_symbol_count[5]  ; uart:serial_simple|rx_symbol_count[12] ; ClkSys       ; ClkSys      ; 1.000        ; -0.073     ; 3.722      ;
; -2.793 ; uart:serial_simple|rx_symbol_count[5]  ; uart:serial_simple|rx_symbol_count[13] ; ClkSys       ; ClkSys      ; 1.000        ; -0.073     ; 3.722      ;
; -2.793 ; uart:serial_simple|rx_symbol_count[5]  ; uart:serial_simple|rx_symbol_count[15] ; ClkSys       ; ClkSys      ; 1.000        ; -0.073     ; 3.722      ;
; -2.793 ; uart:serial_simple|rx_symbol_count[5]  ; uart:serial_simple|rx_symbol_count[14] ; ClkSys       ; ClkSys      ; 1.000        ; -0.073     ; 3.722      ;
; -2.786 ; uart:serial_simple|rx_symbol_count[10] ; uart:serial_simple|rx_gen_state[3]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.075     ; 3.713      ;
; -2.783 ; uart:serial_simple|rx_symbol_count[14] ; uart:serial_simple|rx_gen_state[10]    ; ClkSys       ; ClkSys      ; 1.000        ; -0.075     ; 3.710      ;
; -2.781 ; uart:serial_simple|rx_symbol_count[10] ; uart:serial_simple|rx_symbol_count[7]  ; ClkSys       ; ClkSys      ; 1.000        ; -0.073     ; 3.710      ;
; -2.781 ; uart:serial_simple|rx_symbol_count[10] ; uart:serial_simple|rx_symbol_count[11] ; ClkSys       ; ClkSys      ; 1.000        ; -0.073     ; 3.710      ;
; -2.781 ; uart:serial_simple|rx_symbol_count[10] ; uart:serial_simple|rx_symbol_count[1]  ; ClkSys       ; ClkSys      ; 1.000        ; -0.073     ; 3.710      ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ClkSys'                                                                                                                             ;
+-------+------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.393 ; uart:serial_simple|uart_rx               ; uart:serial_simple|uart_rx_d1          ; ClkSys       ; ClkSys      ; 0.000        ; 0.536      ; 1.124      ;
; 0.401 ; uart:serial_simple|rx_gen_state[10]      ; uart:serial_simple|rx_gen_state[10]    ; ClkSys       ; ClkSys      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:serial_simple|rx_gen_state[2]       ; uart:serial_simple|rx_gen_state[2]     ; ClkSys       ; ClkSys      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:serial_simple|rx_gen_state[3]       ; uart:serial_simple|rx_gen_state[3]     ; ClkSys       ; ClkSys      ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; uart:serial_simple|rx_byte_last_valid    ; uart:serial_simple|rx_byte_last_valid  ; ClkSys       ; ClkSys      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart2reg:registers|State.S_IDLE          ; uart2reg:registers|State.S_IDLE        ; ClkSys       ; ClkSys      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:serial_simple|tx_byte_valid         ; uart:serial_simple|tx_byte_valid       ; ClkSys       ; ClkSys      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:serial_simple|tx_active             ; uart:serial_simple|tx_active           ; ClkSys       ; ClkSys      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:serial_simple|tx_gen_state[2]       ; uart:serial_simple|tx_gen_state[2]     ; ClkSys       ; ClkSys      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:serial_simple|tx_gen_state[3]       ; uart:serial_simple|tx_gen_state[3]     ; ClkSys       ; ClkSys      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:serial_simple|rx_symbol_ce          ; uart:serial_simple|rx_symbol_ce        ; ClkSys       ; ClkSys      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:serial_simple|rx_symbol_complete    ; uart:serial_simple|rx_symbol_complete  ; ClkSys       ; ClkSys      ; 0.000        ; 0.072      ; 0.669      ;
; 0.470 ; uart:serial_simple|rx_byte_working[0]    ; uart:serial_simple|rx_byte_last[0]     ; ClkSys       ; ClkSys      ; 0.000        ; 0.073      ; 0.738      ;
; 0.476 ; uart:serial_simple|rx_byte_working[1]    ; uart:serial_simple|rx_byte_working[0]  ; ClkSys       ; ClkSys      ; 0.000        ; 0.073      ; 0.744      ;
; 0.476 ; uart:serial_simple|rx_byte_working[1]    ; uart:serial_simple|rx_byte_last[1]     ; ClkSys       ; ClkSys      ; 0.000        ; 0.073      ; 0.744      ;
; 0.476 ; uart:serial_simple|rx_byte_working[2]    ; uart:serial_simple|rx_byte_last[2]     ; ClkSys       ; ClkSys      ; 0.000        ; 0.073      ; 0.744      ;
; 0.476 ; uart:serial_simple|rx_byte_working[5]    ; uart:serial_simple|rx_byte_working[4]  ; ClkSys       ; ClkSys      ; 0.000        ; 0.073      ; 0.744      ;
; 0.477 ; uart:serial_simple|rx_byte_working[3]    ; uart:serial_simple|rx_byte_last[3]     ; ClkSys       ; ClkSys      ; 0.000        ; 0.073      ; 0.745      ;
; 0.477 ; uart:serial_simple|rx_byte_working[3]    ; uart:serial_simple|rx_byte_working[2]  ; ClkSys       ; ClkSys      ; 0.000        ; 0.073      ; 0.745      ;
; 0.477 ; uart:serial_simple|rx_byte_working[5]    ; uart:serial_simple|rx_byte_last[5]     ; ClkSys       ; ClkSys      ; 0.000        ; 0.073      ; 0.745      ;
; 0.478 ; uart:serial_simple|rx_byte_working[2]    ; uart:serial_simple|rx_byte_working[1]  ; ClkSys       ; ClkSys      ; 0.000        ; 0.073      ; 0.746      ;
; 0.478 ; uart:serial_simple|rx_byte_working[6]    ; uart:serial_simple|rx_byte_working[5]  ; ClkSys       ; ClkSys      ; 0.000        ; 0.073      ; 0.746      ;
; 0.480 ; uart:serial_simple|rx_byte_working[6]    ; uart:serial_simple|rx_byte_last[6]     ; ClkSys       ; ClkSys      ; 0.000        ; 0.073      ; 0.748      ;
; 0.484 ; uart:serial_simple|tx_gen_state[3]       ; uart:serial_simple|tx_gen_state[1]     ; ClkSys       ; ClkSys      ; 0.000        ; 0.072      ; 0.751      ;
; 0.487 ; uart:serial_simple|tx_gen_state[3]       ; uart:serial_simple|tx_gen_state[2]     ; ClkSys       ; ClkSys      ; 0.000        ; 0.072      ; 0.754      ;
; 0.493 ; uart2reg:registers|Reg_Write[0][7]       ; uart2reg:registers|UartTx_data[7]      ; ClkSys       ; ClkSys      ; 0.000        ; 0.072      ; 0.760      ;
; 0.493 ; uart2reg:registers|Reg_Write[0][6]       ; uart2reg:registers|UartTx_data[6]      ; ClkSys       ; ClkSys      ; 0.000        ; 0.072      ; 0.760      ;
; 0.493 ; uart2reg:registers|Reg_Write[0][5]       ; uart2reg:registers|UartTx_data[5]      ; ClkSys       ; ClkSys      ; 0.000        ; 0.072      ; 0.760      ;
; 0.512 ; uart:serial_simple|rx_byte_last_valid    ; uart2reg:registers|valid_cpy           ; ClkSys       ; ClkSys      ; 0.000        ; 0.072      ; 0.779      ;
; 0.599 ; uart2reg:registers|RxData[1]             ; uart2reg:registers|Reg_Write[0][1]     ; ClkSys       ; ClkSys      ; 0.000        ; 0.073      ; 0.867      ;
; 0.604 ; uart2reg:registers|RxData[3]             ; uart2reg:registers|Reg_Write[0][3]     ; ClkSys       ; ClkSys      ; 0.000        ; 0.073      ; 0.872      ;
; 0.605 ; uart:serial_simple|rx_byte_working[4]    ; uart:serial_simple|rx_byte_last[4]     ; ClkSys       ; ClkSys      ; 0.000        ; 0.073      ; 0.873      ;
; 0.606 ; uart2reg:registers|RxData[5]             ; uart2reg:registers|Reg_Write[0][5]     ; ClkSys       ; ClkSys      ; 0.000        ; 0.073      ; 0.874      ;
; 0.607 ; uart:serial_simple|rx_byte_working[4]    ; uart:serial_simple|rx_byte_working[3]  ; ClkSys       ; ClkSys      ; 0.000        ; 0.073      ; 0.875      ;
; 0.622 ; uart2reg:registers|Reg_Write[0][3]       ; uart2reg:registers|UartTx_data[3]      ; ClkSys       ; ClkSys      ; 0.000        ; 0.072      ; 0.889      ;
; 0.625 ; uart:serial_simple|rx_byte_last[5]       ; uart2reg:registers|RxData[5]           ; ClkSys       ; ClkSys      ; 0.000        ; 0.073      ; 0.893      ;
; 0.626 ; uart:serial_simple|rx_byte_last[4]       ; uart2reg:registers|RxData[4]           ; ClkSys       ; ClkSys      ; 0.000        ; 0.073      ; 0.894      ;
; 0.628 ; uart2reg:registers|RxData[2]             ; uart2reg:registers|Reg_Write[0][2]     ; ClkSys       ; ClkSys      ; 0.000        ; 0.073      ; 0.896      ;
; 0.628 ; uart:serial_simple|rx_byte_last[1]       ; uart2reg:registers|Address[1]          ; ClkSys       ; ClkSys      ; 0.000        ; 0.072      ; 0.895      ;
; 0.628 ; uart:serial_simple|rx_byte_last[7]       ; uart2reg:registers|RxData[7]           ; ClkSys       ; ClkSys      ; 0.000        ; 0.073      ; 0.896      ;
; 0.628 ; uart:serial_simple|rx_byte_last[7]       ; uart2reg:registers|State.S_WRITE_REG   ; ClkSys       ; ClkSys      ; 0.000        ; 0.073      ; 0.896      ;
; 0.630 ; uart2reg:registers|RxData[4]             ; uart2reg:registers|Reg_Write[0][4]     ; ClkSys       ; ClkSys      ; 0.000        ; 0.073      ; 0.898      ;
; 0.642 ; uart:serial_simple|rx_byte_last[0]       ; uart2reg:registers|Address[0]          ; ClkSys       ; ClkSys      ; 0.000        ; 0.072      ; 0.909      ;
; 0.644 ; uart:serial_simple|rx_byte_last[2]       ; uart2reg:registers|Address[2]          ; ClkSys       ; ClkSys      ; 0.000        ; 0.072      ; 0.911      ;
; 0.645 ; uart:serial_simple|rx_byte_last[2]       ; uart2reg:registers|RxData[2]           ; ClkSys       ; ClkSys      ; 0.000        ; 0.073      ; 0.913      ;
; 0.654 ; uart:serial_simple|rx_byte_last[7]       ; uart2reg:registers|State.S_READ_REG    ; ClkSys       ; ClkSys      ; 0.000        ; 0.073      ; 0.922      ;
; 0.666 ; uart:serial_simple|rx_byte_last[5]       ; uart2reg:registers|Address[5]          ; ClkSys       ; ClkSys      ; 0.000        ; 0.072      ; 0.933      ;
; 0.667 ; uart:serial_simple|rx_byte_last[3]       ; uart2reg:registers|Address[3]          ; ClkSys       ; ClkSys      ; 0.000        ; 0.072      ; 0.934      ;
; 0.676 ; uart:serial_simple|tx_active             ; uart:serial_simple|tx_byte_valid       ; ClkSys       ; ClkSys      ; 0.000        ; 0.069      ; 0.940      ;
; 0.687 ; uart:serial_simple|tx_byte_valid         ; uart:serial_simple|tx_active           ; ClkSys       ; ClkSys      ; 0.000        ; 0.075      ; 0.957      ;
; 0.705 ; uart:serial_simple|rx_symbol_count[3]    ; uart:serial_simple|rx_symbol_count[3]  ; ClkSys       ; ClkSys      ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; uart:serial_simple|rx_symbol_count[5]    ; uart:serial_simple|rx_symbol_count[5]  ; ClkSys       ; ClkSys      ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; uart:serial_simple|rx_symbol_count[13]   ; uart:serial_simple|rx_symbol_count[13] ; ClkSys       ; ClkSys      ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; uart:serial_simple|tx_symbol_count[3]    ; uart:serial_simple|tx_symbol_count[3]  ; ClkSys       ; ClkSys      ; 0.000        ; 0.072      ; 0.972      ;
; 0.706 ; uart:serial_simple|rx_symbol_count[11]   ; uart:serial_simple|rx_symbol_count[11] ; ClkSys       ; ClkSys      ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; uart:serial_simple|rx_symbol_count[1]    ; uart:serial_simple|rx_symbol_count[1]  ; ClkSys       ; ClkSys      ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; uart:serial_simple|tx_symbol_count[13]   ; uart:serial_simple|tx_symbol_count[13] ; ClkSys       ; ClkSys      ; 0.000        ; 0.072      ; 0.973      ;
; 0.707 ; uart:serial_simple|rx_symbol_count[6]    ; uart:serial_simple|rx_symbol_count[6]  ; ClkSys       ; ClkSys      ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; uart:serial_simple|rx_symbol_count[15]   ; uart:serial_simple|rx_symbol_count[15] ; ClkSys       ; ClkSys      ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; uart:serial_simple|tx_symbol_count[11]   ; uart:serial_simple|tx_symbol_count[11] ; ClkSys       ; ClkSys      ; 0.000        ; 0.072      ; 0.974      ;
; 0.708 ; uart:serial_simple|rx_symbol_count[7]    ; uart:serial_simple|rx_symbol_count[7]  ; ClkSys       ; ClkSys      ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; uart:serial_simple|rx_symbol_count[9]    ; uart:serial_simple|rx_symbol_count[9]  ; ClkSys       ; ClkSys      ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; uart:serial_simple|tx_symbol_count[15]   ; uart:serial_simple|tx_symbol_count[15] ; ClkSys       ; ClkSys      ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; uart:serial_simple|tx_symbol_count[6]    ; uart:serial_simple|tx_symbol_count[6]  ; ClkSys       ; ClkSys      ; 0.000        ; 0.072      ; 0.975      ;
; 0.709 ; uart:serial_simple|tx_symbol_count[9]    ; uart:serial_simple|tx_symbol_count[9]  ; ClkSys       ; ClkSys      ; 0.000        ; 0.072      ; 0.976      ;
; 0.710 ; uart:serial_simple|rx_symbol_count[2]    ; uart:serial_simple|rx_symbol_count[2]  ; ClkSys       ; ClkSys      ; 0.000        ; 0.073      ; 0.978      ;
; 0.711 ; uart:serial_simple|rx_symbol_count[4]    ; uart:serial_simple|rx_symbol_count[4]  ; ClkSys       ; ClkSys      ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; uart:serial_simple|rx_symbol_count[10]   ; uart:serial_simple|rx_symbol_count[10] ; ClkSys       ; ClkSys      ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; uart:serial_simple|rx_symbol_count[12]   ; uart:serial_simple|rx_symbol_count[12] ; ClkSys       ; ClkSys      ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; uart:serial_simple|rx_symbol_count[14]   ; uart:serial_simple|rx_symbol_count[14] ; ClkSys       ; ClkSys      ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; uart:serial_simple|tx_symbol_count[2]    ; uart:serial_simple|tx_symbol_count[2]  ; ClkSys       ; ClkSys      ; 0.000        ; 0.072      ; 0.978      ;
; 0.711 ; uart:serial_simple|rx_symbol_complete_d1 ; uart:serial_simple|rx_byte_last_valid  ; ClkSys       ; ClkSys      ; 0.000        ; 0.072      ; 0.978      ;
; 0.712 ; uart:serial_simple|rx_symbol_count[8]    ; uart:serial_simple|rx_symbol_count[8]  ; ClkSys       ; ClkSys      ; 0.000        ; 0.073      ; 0.980      ;
; 0.712 ; uart:serial_simple|tx_symbol_count[14]   ; uart:serial_simple|tx_symbol_count[14] ; ClkSys       ; ClkSys      ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; uart:serial_simple|tx_symbol_count[12]   ; uart:serial_simple|tx_symbol_count[12] ; ClkSys       ; ClkSys      ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; uart:serial_simple|tx_symbol_count[10]   ; uart:serial_simple|tx_symbol_count[10] ; ClkSys       ; ClkSys      ; 0.000        ; 0.072      ; 0.979      ;
; 0.719 ; uart2reg:registers|UartRx_read           ; uart:serial_simple|rx_byte_last_valid  ; ClkSys       ; ClkSys      ; 0.000        ; 0.072      ; 0.986      ;
; 0.720 ; uart2reg:registers|Reg_Write[0][0]       ; uart2reg:registers|UartTx_data[0]      ; ClkSys       ; ClkSys      ; 0.000        ; 0.072      ; 0.987      ;
; 0.721 ; uart2reg:registers|Reg_Write[0][1]       ; uart2reg:registers|UartTx_data[1]      ; ClkSys       ; ClkSys      ; 0.000        ; 0.072      ; 0.988      ;
; 0.727 ; uart:serial_simple|tx_gen_state[3]       ; uart:serial_simple|tx_gen_state[0]     ; ClkSys       ; ClkSys      ; 0.000        ; 0.072      ; 0.994      ;
; 0.733 ; uart:serial_simple|rx_symbol_count[0]    ; uart:serial_simple|rx_symbol_count[0]  ; ClkSys       ; ClkSys      ; 0.000        ; 0.073      ; 1.001      ;
; 0.736 ; uart2reg:registers|Reg_Write[0][2]       ; uart2reg:registers|UartTx_data[2]      ; ClkSys       ; ClkSys      ; 0.000        ; 0.072      ; 1.003      ;
; 0.738 ; uart:serial_simple|tx_gen_state[2]       ; uart:serial_simple|tx_gen_state[3]     ; ClkSys       ; ClkSys      ; 0.000        ; 0.072      ; 1.005      ;
; 0.741 ; uart:serial_simple|tx_gen_state[2]       ; uart:serial_simple|tx_gen_state[0]     ; ClkSys       ; ClkSys      ; 0.000        ; 0.072      ; 1.008      ;
; 0.757 ; uart:serial_simple|rx_byte_last_valid    ; uart2reg:registers|UartRx_read         ; ClkSys       ; ClkSys      ; 0.000        ; 0.072      ; 1.024      ;
; 0.760 ; uart2reg:registers|valid_cpy             ; uart2reg:registers|UartRx_read         ; ClkSys       ; ClkSys      ; 0.000        ; 0.072      ; 1.027      ;
; 0.760 ; uart:serial_simple|tx_gen_state[2]       ; uart:serial_simple|tx_gen_state[1]     ; ClkSys       ; ClkSys      ; 0.000        ; 0.072      ; 1.027      ;
; 0.764 ; uart:serial_simple|rx_gen_state[3]       ; uart:serial_simple|rx_gen_state[2]     ; ClkSys       ; ClkSys      ; 0.000        ; 0.073      ; 1.032      ;
; 0.790 ; uart:serial_simple|rx_gen_state[2]       ; uart:serial_simple|rx_gen_state[10]    ; ClkSys       ; ClkSys      ; 0.000        ; 0.073      ; 1.058      ;
; 0.805 ; uart2reg:registers|UartTx_data[1]        ; uart:serial_simple|tx_byte_next[1]     ; ClkSys       ; ClkSys      ; 0.000        ; 0.069      ; 1.069      ;
; 0.808 ; uart:serial_simple|rx_byte_last[6]       ; uart2reg:registers|RxData[6]           ; ClkSys       ; ClkSys      ; 0.000        ; 0.073      ; 1.076      ;
; 0.812 ; uart:serial_simple|rx_byte_last[3]       ; uart2reg:registers|RxData[3]           ; ClkSys       ; ClkSys      ; 0.000        ; 0.073      ; 1.080      ;
; 0.814 ; uart2reg:registers|UartTx_data[5]        ; uart:serial_simple|tx_byte_next[5]     ; ClkSys       ; ClkSys      ; 0.000        ; 0.069      ; 1.078      ;
; 0.816 ; uart2reg:registers|UartTx_data[4]        ; uart:serial_simple|tx_byte_next[4]     ; ClkSys       ; ClkSys      ; 0.000        ; 0.069      ; 1.080      ;
; 0.825 ; uart:serial_simple|rx_byte_last[1]       ; uart2reg:registers|RxData[1]           ; ClkSys       ; ClkSys      ; 0.000        ; 0.073      ; 1.093      ;
; 0.827 ; uart2reg:registers|RxData[6]             ; uart2reg:registers|Reg_Write[0][6]     ; ClkSys       ; ClkSys      ; 0.000        ; 0.073      ; 1.095      ;
; 0.831 ; uart2reg:registers|RxData[0]             ; uart2reg:registers|Reg_Write[0][0]     ; ClkSys       ; ClkSys      ; 0.000        ; 0.073      ; 1.099      ;
; 0.837 ; uart:serial_simple|tx_byte_next[1]       ; uart:serial_simple|tx_byte_working[1]  ; ClkSys       ; ClkSys      ; 0.000        ; 0.069      ; 1.101      ;
; 0.841 ; uart2reg:registers|UartTx_data[0]        ; uart:serial_simple|tx_byte_next[0]     ; ClkSys       ; ClkSys      ; 0.000        ; 0.069      ; 1.105      ;
; 0.843 ; uart2reg:registers|UartTx_data[7]        ; uart:serial_simple|tx_byte_next[7]     ; ClkSys       ; ClkSys      ; 0.000        ; 0.069      ; 1.107      ;
+-------+------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ClkSys'                                                                   ;
+--------+--------------+----------------+------------+--------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock  ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------+--------+------------+------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; ClkSys ; Rise       ; ClkSys                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart2reg:registers|Address[0]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart2reg:registers|Address[1]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart2reg:registers|Address[2]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart2reg:registers|Address[3]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart2reg:registers|Address[4]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart2reg:registers|Address[5]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart2reg:registers|Address[6]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart2reg:registers|Reg_Write[0][0]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart2reg:registers|Reg_Write[0][1]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart2reg:registers|Reg_Write[0][2]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart2reg:registers|Reg_Write[0][3]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart2reg:registers|Reg_Write[0][4]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart2reg:registers|Reg_Write[0][5]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart2reg:registers|Reg_Write[0][6]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart2reg:registers|Reg_Write[0][7]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart2reg:registers|RxDataValid           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart2reg:registers|RxData[0]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart2reg:registers|RxData[1]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart2reg:registers|RxData[2]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart2reg:registers|RxData[3]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart2reg:registers|RxData[4]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart2reg:registers|RxData[5]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart2reg:registers|RxData[6]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart2reg:registers|RxData[7]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart2reg:registers|State.S_IDLE          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart2reg:registers|State.S_READ_REG      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart2reg:registers|State.S_WRITE_REG     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart2reg:registers|UartRx_read           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart2reg:registers|UartTx_data[0]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart2reg:registers|UartTx_data[1]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart2reg:registers|UartTx_data[2]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart2reg:registers|UartTx_data[3]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart2reg:registers|UartTx_data[4]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart2reg:registers|UartTx_data[5]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart2reg:registers|UartTx_data[6]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart2reg:registers|UartTx_data[7]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart2reg:registers|UartTx_write          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart2reg:registers|valid_cpy             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_byte_last[0]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_byte_last[1]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_byte_last[2]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_byte_last[3]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_byte_last[4]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_byte_last[5]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_byte_last[6]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_byte_last[7]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_byte_last_valid    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_byte_working[0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_byte_working[1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_byte_working[2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_byte_working[3]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_byte_working[4]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_byte_working[5]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_byte_working[6]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_byte_working[7]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_gen_state[0]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_gen_state[10]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_gen_state[1]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_gen_state[2]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_gen_state[3]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_start_det          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_symbol_ce          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_symbol_complete    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_symbol_complete_d1 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_symbol_count[0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_symbol_count[10]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_symbol_count[11]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_symbol_count[12]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_symbol_count[13]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_symbol_count[14]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_symbol_count[15]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_symbol_count[1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_symbol_count[2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_symbol_count[3]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_symbol_count[4]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_symbol_count[5]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_symbol_count[6]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_symbol_count[7]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_symbol_count[8]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_symbol_count[9]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|tx_active             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|tx_byte_next[0]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|tx_byte_next[1]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|tx_byte_next[2]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|tx_byte_next[3]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|tx_byte_next[4]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|tx_byte_next[5]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|tx_byte_next[6]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|tx_byte_next[7]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|tx_byte_valid         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|tx_byte_working[0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|tx_byte_working[1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|tx_byte_working[2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|tx_byte_working[3]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|tx_byte_working[4]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|tx_byte_working[5]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|tx_byte_working[6]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|tx_byte_working[7]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|tx_gen_state[0]       ;
+--------+--------------+----------------+------------+--------+------------+------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY0      ; ClkSys     ; 2.408 ; 2.554 ; Rise       ; ClkSys          ;
; KEY1      ; ClkSys     ; 2.433 ; 2.589 ; Rise       ; ClkSys          ;
; UartRx    ; ClkSys     ; 2.694 ; 2.763 ; Rise       ; ClkSys          ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY0      ; ClkSys     ; -1.961 ; -2.110 ; Rise       ; ClkSys          ;
; KEY1      ; ClkSys     ; -1.985 ; -2.144 ; Rise       ; ClkSys          ;
; UartRx    ; ClkSys     ; -2.242 ; -2.302 ; Rise       ; ClkSys          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LED0      ; ClkSys     ; 8.205 ; 7.779 ; Rise       ; ClkSys          ;
; LED1      ; ClkSys     ; 8.806 ; 8.238 ; Rise       ; ClkSys          ;
; LED2      ; ClkSys     ; 7.411 ; 7.813 ; Rise       ; ClkSys          ;
; LED3      ; ClkSys     ; 7.403 ; 7.824 ; Rise       ; ClkSys          ;
; LED4      ; ClkSys     ; 7.324 ; 7.728 ; Rise       ; ClkSys          ;
; LED5      ; ClkSys     ; 7.126 ; 7.492 ; Rise       ; ClkSys          ;
; LED6      ; ClkSys     ; 6.901 ; 7.256 ; Rise       ; ClkSys          ;
; LED7      ; ClkSys     ; 7.038 ; 7.382 ; Rise       ; ClkSys          ;
; UartTx    ; ClkSys     ; 7.695 ; 7.308 ; Rise       ; ClkSys          ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LED0      ; ClkSys     ; 7.855 ; 7.459 ; Rise       ; ClkSys          ;
; LED1      ; ClkSys     ; 8.432 ; 7.899 ; Rise       ; ClkSys          ;
; LED2      ; ClkSys     ; 7.123 ; 7.512 ; Rise       ; ClkSys          ;
; LED3      ; ClkSys     ; 7.115 ; 7.523 ; Rise       ; ClkSys          ;
; LED4      ; ClkSys     ; 7.039 ; 7.431 ; Rise       ; ClkSys          ;
; LED5      ; ClkSys     ; 6.849 ; 7.204 ; Rise       ; ClkSys          ;
; LED6      ; ClkSys     ; 6.636 ; 6.981 ; Rise       ; ClkSys          ;
; LED7      ; ClkSys     ; 6.767 ; 7.103 ; Rise       ; ClkSys          ;
; UartTx    ; ClkSys     ; 7.403 ; 7.026 ; Rise       ; ClkSys          ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------+
; Propagation Delay                                   ;
+------------+-------------+--------+----+----+-------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF    ;
+------------+-------------+--------+----+----+-------+
; KEY0       ; LED0        ; 9.465  ;    ;    ; 9.184 ;
; KEY1       ; LED1        ; 10.092 ;    ;    ; 9.679 ;
+------------+-------------+--------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; KEY0       ; LED0        ; 9.104 ;    ;    ; 8.830 ;
; KEY1       ; LED1        ; 9.705 ;    ;    ; 9.305 ;
+------------+-------------+-------+----+----+-------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+--------+--------+------------------+
; Clock  ; Slack  ; End Point TNS    ;
+--------+--------+------------------+
; ClkSys ; -1.065 ; -37.904          ;
+--------+--------+------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+--------+-------+------------------+
; Clock  ; Slack ; End Point TNS    ;
+--------+-------+------------------+
; ClkSys ; 0.185 ; 0.000            ;
+--------+-------+------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+--------+--------+--------------------------------+
; Clock  ; Slack  ; End Point TNS                  ;
+--------+--------+--------------------------------+
; ClkSys ; -3.000 ; -161.974                       ;
+--------+--------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ClkSys'                                                                                                                           ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.065 ; uart:serial_simple|rx_symbol_count[10] ; uart:serial_simple|rx_gen_state[1]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.039     ; 2.013      ;
; -1.057 ; uart:serial_simple|rx_symbol_count[13] ; uart:serial_simple|rx_gen_state[1]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.039     ; 2.005      ;
; -1.055 ; uart:serial_simple|rx_symbol_count[12] ; uart:serial_simple|rx_gen_state[1]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.039     ; 2.003      ;
; -0.981 ; uart:serial_simple|rx_symbol_count[4]  ; uart:serial_simple|rx_gen_state[1]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.039     ; 1.929      ;
; -0.942 ; uart:serial_simple|rx_symbol_count[9]  ; uart:serial_simple|rx_gen_state[1]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.039     ; 1.890      ;
; -0.919 ; uart:serial_simple|rx_symbol_count[5]  ; uart:serial_simple|rx_gen_state[2]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.039     ; 1.867      ;
; -0.917 ; uart:serial_simple|rx_symbol_count[4]  ; uart:serial_simple|rx_gen_state[2]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.039     ; 1.865      ;
; -0.906 ; uart:serial_simple|rx_symbol_count[5]  ; uart:serial_simple|rx_gen_state[1]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.039     ; 1.854      ;
; -0.903 ; uart:serial_simple|rx_symbol_count[10] ; uart:serial_simple|rx_gen_state[2]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.039     ; 1.851      ;
; -0.898 ; uart:serial_simple|rx_symbol_count[6]  ; uart:serial_simple|rx_gen_state[2]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.039     ; 1.846      ;
; -0.898 ; uart:serial_simple|rx_symbol_count[9]  ; uart:serial_simple|rx_gen_state[2]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.039     ; 1.846      ;
; -0.897 ; uart:serial_simple|rx_symbol_count[13] ; uart:serial_simple|rx_gen_state[2]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.039     ; 1.845      ;
; -0.895 ; uart:serial_simple|rx_symbol_count[11] ; uart:serial_simple|rx_gen_state[1]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.039     ; 1.843      ;
; -0.893 ; uart:serial_simple|rx_symbol_count[12] ; uart:serial_simple|rx_gen_state[2]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.039     ; 1.841      ;
; -0.885 ; uart:serial_simple|rx_symbol_count[3]  ; uart:serial_simple|rx_gen_state[1]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.039     ; 1.833      ;
; -0.881 ; uart:serial_simple|rx_symbol_count[14] ; uart:serial_simple|rx_gen_state[2]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.039     ; 1.829      ;
; -0.880 ; uart:serial_simple|rx_symbol_count[8]  ; uart:serial_simple|rx_gen_state[2]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.039     ; 1.828      ;
; -0.878 ; uart:serial_simple|rx_symbol_count[3]  ; uart:serial_simple|rx_gen_state[2]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.039     ; 1.826      ;
; -0.877 ; uart:serial_simple|rx_symbol_count[2]  ; uart:serial_simple|rx_gen_state[1]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.039     ; 1.825      ;
; -0.873 ; uart:serial_simple|rx_symbol_count[1]  ; uart:serial_simple|rx_gen_state[1]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.039     ; 1.821      ;
; -0.868 ; uart:serial_simple|rx_symbol_count[14] ; uart:serial_simple|rx_gen_state[1]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.039     ; 1.816      ;
; -0.865 ; uart:serial_simple|rx_gen_state[1]     ; uart:serial_simple|rx_gen_state[1]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.036     ; 1.816      ;
; -0.859 ; uart:serial_simple|rx_symbol_count[7]  ; uart:serial_simple|rx_gen_state[1]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.039     ; 1.807      ;
; -0.835 ; uart:serial_simple|rx_symbol_count[8]  ; uart:serial_simple|rx_gen_state[1]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.039     ; 1.783      ;
; -0.834 ; uart:serial_simple|rx_symbol_count[0]  ; uart:serial_simple|rx_gen_state[1]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.039     ; 1.782      ;
; -0.821 ; uart:serial_simple|rx_symbol_count[6]  ; uart:serial_simple|rx_gen_state[1]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.039     ; 1.769      ;
; -0.813 ; uart:serial_simple|rx_symbol_count[2]  ; uart:serial_simple|rx_gen_state[2]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.039     ; 1.761      ;
; -0.809 ; uart:serial_simple|rx_symbol_count[0]  ; uart:serial_simple|rx_gen_state[2]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.039     ; 1.757      ;
; -0.803 ; uart:serial_simple|rx_symbol_count[10] ; uart:serial_simple|rx_gen_state[10]    ; ClkSys       ; ClkSys      ; 1.000        ; -0.039     ; 1.751      ;
; -0.796 ; uart:serial_simple|rx_symbol_count[13] ; uart:serial_simple|rx_gen_state[10]    ; ClkSys       ; ClkSys      ; 1.000        ; -0.039     ; 1.744      ;
; -0.795 ; uart:serial_simple|rx_symbol_count[7]  ; uart:serial_simple|rx_gen_state[2]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.039     ; 1.743      ;
; -0.794 ; uart:serial_simple|rx_symbol_count[1]  ; uart:serial_simple|rx_gen_state[2]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.039     ; 1.742      ;
; -0.793 ; uart:serial_simple|rx_symbol_count[12] ; uart:serial_simple|rx_gen_state[10]    ; ClkSys       ; ClkSys      ; 1.000        ; -0.039     ; 1.741      ;
; -0.784 ; uart:serial_simple|rx_symbol_count[10] ; uart:serial_simple|rx_gen_state[0]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.035     ; 1.736      ;
; -0.783 ; uart:serial_simple|tx_symbol_ce        ; uart:serial_simple|uart_tx             ; ClkSys       ; ClkSys      ; 1.000        ; -0.031     ; 1.739      ;
; -0.776 ; uart:serial_simple|rx_symbol_count[13] ; uart:serial_simple|rx_gen_state[0]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.035     ; 1.728      ;
; -0.774 ; uart:serial_simple|rx_symbol_count[12] ; uart:serial_simple|rx_gen_state[0]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.035     ; 1.726      ;
; -0.759 ; uart:serial_simple|rx_gen_state[3]     ; uart:serial_simple|rx_gen_state[2]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.036     ; 1.710      ;
; -0.751 ; uart:serial_simple|rx_symbol_count[15] ; uart:serial_simple|rx_gen_state[1]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.039     ; 1.699      ;
; -0.745 ; uart:serial_simple|rx_symbol_count[5]  ; uart:serial_simple|rx_gen_state[10]    ; ClkSys       ; ClkSys      ; 1.000        ; -0.039     ; 1.693      ;
; -0.744 ; uart2reg:registers|Address[3]          ; uart2reg:registers|Reg_Write[0][7]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.033     ; 1.698      ;
; -0.744 ; uart2reg:registers|Address[3]          ; uart2reg:registers|Reg_Write[0][6]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.033     ; 1.698      ;
; -0.744 ; uart2reg:registers|Address[3]          ; uart2reg:registers|Reg_Write[0][5]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.033     ; 1.698      ;
; -0.744 ; uart2reg:registers|Address[3]          ; uart2reg:registers|Reg_Write[0][4]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.033     ; 1.698      ;
; -0.744 ; uart2reg:registers|Address[3]          ; uart2reg:registers|Reg_Write[0][3]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.033     ; 1.698      ;
; -0.744 ; uart2reg:registers|Address[3]          ; uart2reg:registers|Reg_Write[0][2]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.033     ; 1.698      ;
; -0.744 ; uart2reg:registers|Address[3]          ; uart2reg:registers|Reg_Write[0][1]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.033     ; 1.698      ;
; -0.744 ; uart2reg:registers|Address[3]          ; uart2reg:registers|Reg_Write[0][0]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.033     ; 1.698      ;
; -0.743 ; uart:serial_simple|rx_symbol_count[4]  ; uart:serial_simple|rx_gen_state[10]    ; ClkSys       ; ClkSys      ; 1.000        ; -0.039     ; 1.691      ;
; -0.742 ; uart:serial_simple|rx_symbol_count[6]  ; uart:serial_simple|rx_gen_state[10]    ; ClkSys       ; ClkSys      ; 1.000        ; -0.039     ; 1.690      ;
; -0.742 ; uart:serial_simple|rx_symbol_count[9]  ; uart:serial_simple|rx_gen_state[10]    ; ClkSys       ; ClkSys      ; 1.000        ; -0.039     ; 1.690      ;
; -0.740 ; uart2reg:registers|Address[2]          ; uart2reg:registers|Reg_Write[0][7]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.033     ; 1.694      ;
; -0.740 ; uart2reg:registers|Address[2]          ; uart2reg:registers|Reg_Write[0][6]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.033     ; 1.694      ;
; -0.740 ; uart2reg:registers|Address[2]          ; uart2reg:registers|Reg_Write[0][5]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.033     ; 1.694      ;
; -0.740 ; uart2reg:registers|Address[2]          ; uart2reg:registers|Reg_Write[0][4]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.033     ; 1.694      ;
; -0.740 ; uart2reg:registers|Address[2]          ; uart2reg:registers|Reg_Write[0][3]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.033     ; 1.694      ;
; -0.740 ; uart2reg:registers|Address[2]          ; uart2reg:registers|Reg_Write[0][2]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.033     ; 1.694      ;
; -0.740 ; uart2reg:registers|Address[2]          ; uart2reg:registers|Reg_Write[0][1]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.033     ; 1.694      ;
; -0.740 ; uart2reg:registers|Address[2]          ; uart2reg:registers|Reg_Write[0][0]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.033     ; 1.694      ;
; -0.733 ; uart:serial_simple|rx_symbol_count[11] ; uart:serial_simple|rx_gen_state[2]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.039     ; 1.681      ;
; -0.732 ; uart:serial_simple|rx_symbol_count[15] ; uart:serial_simple|rx_gen_state[2]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.039     ; 1.680      ;
; -0.724 ; uart:serial_simple|rx_symbol_count[14] ; uart:serial_simple|rx_gen_state[10]    ; ClkSys       ; ClkSys      ; 1.000        ; -0.039     ; 1.672      ;
; -0.722 ; uart:serial_simple|rx_symbol_count[3]  ; uart:serial_simple|rx_gen_state[10]    ; ClkSys       ; ClkSys      ; 1.000        ; -0.039     ; 1.670      ;
; -0.716 ; uart:serial_simple|rx_symbol_count[5]  ; uart:serial_simple|rx_symbol_count[7]  ; ClkSys       ; ClkSys      ; 1.000        ; -0.036     ; 1.667      ;
; -0.716 ; uart:serial_simple|rx_symbol_count[5]  ; uart:serial_simple|rx_symbol_count[11] ; ClkSys       ; ClkSys      ; 1.000        ; -0.036     ; 1.667      ;
; -0.716 ; uart:serial_simple|rx_symbol_count[5]  ; uart:serial_simple|rx_symbol_count[1]  ; ClkSys       ; ClkSys      ; 1.000        ; -0.036     ; 1.667      ;
; -0.716 ; uart:serial_simple|rx_symbol_count[5]  ; uart:serial_simple|rx_symbol_count[0]  ; ClkSys       ; ClkSys      ; 1.000        ; -0.036     ; 1.667      ;
; -0.716 ; uart:serial_simple|rx_symbol_count[5]  ; uart:serial_simple|rx_symbol_count[3]  ; ClkSys       ; ClkSys      ; 1.000        ; -0.036     ; 1.667      ;
; -0.716 ; uart:serial_simple|rx_symbol_count[5]  ; uart:serial_simple|rx_symbol_count[2]  ; ClkSys       ; ClkSys      ; 1.000        ; -0.036     ; 1.667      ;
; -0.716 ; uart:serial_simple|rx_symbol_count[5]  ; uart:serial_simple|rx_symbol_count[5]  ; ClkSys       ; ClkSys      ; 1.000        ; -0.036     ; 1.667      ;
; -0.716 ; uart:serial_simple|rx_symbol_count[5]  ; uart:serial_simple|rx_symbol_count[4]  ; ClkSys       ; ClkSys      ; 1.000        ; -0.036     ; 1.667      ;
; -0.716 ; uart:serial_simple|rx_symbol_count[5]  ; uart:serial_simple|rx_symbol_count[6]  ; ClkSys       ; ClkSys      ; 1.000        ; -0.036     ; 1.667      ;
; -0.716 ; uart:serial_simple|rx_symbol_count[5]  ; uart:serial_simple|rx_symbol_count[8]  ; ClkSys       ; ClkSys      ; 1.000        ; -0.036     ; 1.667      ;
; -0.716 ; uart:serial_simple|rx_symbol_count[5]  ; uart:serial_simple|rx_symbol_count[9]  ; ClkSys       ; ClkSys      ; 1.000        ; -0.036     ; 1.667      ;
; -0.716 ; uart:serial_simple|rx_symbol_count[5]  ; uart:serial_simple|rx_symbol_count[10] ; ClkSys       ; ClkSys      ; 1.000        ; -0.036     ; 1.667      ;
; -0.716 ; uart:serial_simple|rx_symbol_count[5]  ; uart:serial_simple|rx_symbol_count[12] ; ClkSys       ; ClkSys      ; 1.000        ; -0.036     ; 1.667      ;
; -0.716 ; uart:serial_simple|rx_symbol_count[5]  ; uart:serial_simple|rx_symbol_count[13] ; ClkSys       ; ClkSys      ; 1.000        ; -0.036     ; 1.667      ;
; -0.716 ; uart:serial_simple|rx_symbol_count[5]  ; uart:serial_simple|rx_symbol_count[15] ; ClkSys       ; ClkSys      ; 1.000        ; -0.036     ; 1.667      ;
; -0.716 ; uart:serial_simple|rx_symbol_count[5]  ; uart:serial_simple|rx_symbol_count[14] ; ClkSys       ; ClkSys      ; 1.000        ; -0.036     ; 1.667      ;
; -0.714 ; uart:serial_simple|rx_symbol_count[4]  ; uart:serial_simple|rx_symbol_count[7]  ; ClkSys       ; ClkSys      ; 1.000        ; -0.036     ; 1.665      ;
; -0.714 ; uart:serial_simple|rx_symbol_count[4]  ; uart:serial_simple|rx_symbol_count[11] ; ClkSys       ; ClkSys      ; 1.000        ; -0.036     ; 1.665      ;
; -0.714 ; uart:serial_simple|rx_symbol_count[4]  ; uart:serial_simple|rx_symbol_count[1]  ; ClkSys       ; ClkSys      ; 1.000        ; -0.036     ; 1.665      ;
; -0.714 ; uart:serial_simple|rx_symbol_count[4]  ; uart:serial_simple|rx_symbol_count[0]  ; ClkSys       ; ClkSys      ; 1.000        ; -0.036     ; 1.665      ;
; -0.714 ; uart:serial_simple|rx_symbol_count[4]  ; uart:serial_simple|rx_symbol_count[3]  ; ClkSys       ; ClkSys      ; 1.000        ; -0.036     ; 1.665      ;
; -0.714 ; uart:serial_simple|rx_symbol_count[4]  ; uart:serial_simple|rx_symbol_count[2]  ; ClkSys       ; ClkSys      ; 1.000        ; -0.036     ; 1.665      ;
; -0.714 ; uart:serial_simple|rx_symbol_count[4]  ; uart:serial_simple|rx_symbol_count[5]  ; ClkSys       ; ClkSys      ; 1.000        ; -0.036     ; 1.665      ;
; -0.714 ; uart:serial_simple|rx_symbol_count[4]  ; uart:serial_simple|rx_symbol_count[4]  ; ClkSys       ; ClkSys      ; 1.000        ; -0.036     ; 1.665      ;
; -0.714 ; uart:serial_simple|rx_symbol_count[4]  ; uart:serial_simple|rx_symbol_count[6]  ; ClkSys       ; ClkSys      ; 1.000        ; -0.036     ; 1.665      ;
; -0.714 ; uart:serial_simple|rx_symbol_count[4]  ; uart:serial_simple|rx_symbol_count[8]  ; ClkSys       ; ClkSys      ; 1.000        ; -0.036     ; 1.665      ;
; -0.714 ; uart:serial_simple|rx_symbol_count[4]  ; uart:serial_simple|rx_symbol_count[9]  ; ClkSys       ; ClkSys      ; 1.000        ; -0.036     ; 1.665      ;
; -0.714 ; uart:serial_simple|rx_symbol_count[4]  ; uart:serial_simple|rx_symbol_count[10] ; ClkSys       ; ClkSys      ; 1.000        ; -0.036     ; 1.665      ;
; -0.714 ; uart:serial_simple|rx_symbol_count[4]  ; uart:serial_simple|rx_symbol_count[12] ; ClkSys       ; ClkSys      ; 1.000        ; -0.036     ; 1.665      ;
; -0.714 ; uart:serial_simple|rx_symbol_count[4]  ; uart:serial_simple|rx_symbol_count[13] ; ClkSys       ; ClkSys      ; 1.000        ; -0.036     ; 1.665      ;
; -0.714 ; uart:serial_simple|rx_symbol_count[4]  ; uart:serial_simple|rx_symbol_count[15] ; ClkSys       ; ClkSys      ; 1.000        ; -0.036     ; 1.665      ;
; -0.714 ; uart:serial_simple|rx_symbol_count[4]  ; uart:serial_simple|rx_symbol_count[14] ; ClkSys       ; ClkSys      ; 1.000        ; -0.036     ; 1.665      ;
; -0.706 ; uart:serial_simple|rx_symbol_count[8]  ; uart:serial_simple|rx_gen_state[10]    ; ClkSys       ; ClkSys      ; 1.000        ; -0.039     ; 1.654      ;
; -0.701 ; uart:serial_simple|rx_symbol_count[5]  ; uart:serial_simple|rx_gen_state[3]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.039     ; 1.649      ;
; -0.700 ; uart:serial_simple|rx_symbol_count[4]  ; uart:serial_simple|rx_gen_state[0]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.035     ; 1.652      ;
; -0.699 ; uart:serial_simple|rx_symbol_count[4]  ; uart:serial_simple|rx_gen_state[3]     ; ClkSys       ; ClkSys      ; 1.000        ; -0.039     ; 1.647      ;
; -0.691 ; uart:serial_simple|tx_gen_state[0]     ; uart:serial_simple|uart_tx             ; ClkSys       ; ClkSys      ; 1.000        ; -0.037     ; 1.641      ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ClkSys'                                                                                                                             ;
+-------+------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.185 ; uart:serial_simple|uart_rx               ; uart:serial_simple|uart_rx_d1          ; ClkSys       ; ClkSys      ; 0.000        ; 0.239      ; 0.508      ;
; 0.186 ; uart:serial_simple|rx_symbol_ce          ; uart:serial_simple|rx_symbol_ce        ; ClkSys       ; ClkSys      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:serial_simple|rx_symbol_complete    ; uart:serial_simple|rx_symbol_complete  ; ClkSys       ; ClkSys      ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; uart:serial_simple|rx_byte_last_valid    ; uart:serial_simple|rx_byte_last_valid  ; ClkSys       ; ClkSys      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart2reg:registers|State.S_IDLE          ; uart2reg:registers|State.S_IDLE        ; ClkSys       ; ClkSys      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:serial_simple|tx_active             ; uart:serial_simple|tx_active           ; ClkSys       ; ClkSys      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:serial_simple|tx_gen_state[2]       ; uart:serial_simple|tx_gen_state[2]     ; ClkSys       ; ClkSys      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:serial_simple|tx_gen_state[3]       ; uart:serial_simple|tx_gen_state[3]     ; ClkSys       ; ClkSys      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:serial_simple|rx_gen_state[10]      ; uart:serial_simple|rx_gen_state[10]    ; ClkSys       ; ClkSys      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:serial_simple|rx_gen_state[2]       ; uart:serial_simple|rx_gen_state[2]     ; ClkSys       ; ClkSys      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:serial_simple|rx_gen_state[3]       ; uart:serial_simple|rx_gen_state[3]     ; ClkSys       ; ClkSys      ; 0.000        ; 0.036      ; 0.307      ;
; 0.188 ; uart:serial_simple|tx_byte_valid         ; uart:serial_simple|tx_byte_valid       ; ClkSys       ; ClkSys      ; 0.000        ; 0.035      ; 0.307      ;
; 0.194 ; uart:serial_simple|rx_byte_working[0]    ; uart:serial_simple|rx_byte_last[0]     ; ClkSys       ; ClkSys      ; 0.000        ; 0.036      ; 0.314      ;
; 0.197 ; uart:serial_simple|rx_byte_working[1]    ; uart:serial_simple|rx_byte_last[1]     ; ClkSys       ; ClkSys      ; 0.000        ; 0.036      ; 0.317      ;
; 0.197 ; uart:serial_simple|rx_byte_working[2]    ; uart:serial_simple|rx_byte_last[2]     ; ClkSys       ; ClkSys      ; 0.000        ; 0.036      ; 0.317      ;
; 0.197 ; uart:serial_simple|rx_byte_working[5]    ; uart:serial_simple|rx_byte_working[4]  ; ClkSys       ; ClkSys      ; 0.000        ; 0.036      ; 0.317      ;
; 0.198 ; uart:serial_simple|rx_byte_working[1]    ; uart:serial_simple|rx_byte_working[0]  ; ClkSys       ; ClkSys      ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; uart:serial_simple|rx_byte_working[3]    ; uart:serial_simple|rx_byte_last[3]     ; ClkSys       ; ClkSys      ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; uart:serial_simple|rx_byte_working[3]    ; uart:serial_simple|rx_byte_working[2]  ; ClkSys       ; ClkSys      ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; uart:serial_simple|rx_byte_working[5]    ; uart:serial_simple|rx_byte_last[5]     ; ClkSys       ; ClkSys      ; 0.000        ; 0.036      ; 0.318      ;
; 0.199 ; uart:serial_simple|rx_byte_working[2]    ; uart:serial_simple|rx_byte_working[1]  ; ClkSys       ; ClkSys      ; 0.000        ; 0.036      ; 0.319      ;
; 0.199 ; uart:serial_simple|rx_byte_working[6]    ; uart:serial_simple|rx_byte_working[5]  ; ClkSys       ; ClkSys      ; 0.000        ; 0.036      ; 0.319      ;
; 0.201 ; uart:serial_simple|rx_byte_working[6]    ; uart:serial_simple|rx_byte_last[6]     ; ClkSys       ; ClkSys      ; 0.000        ; 0.036      ; 0.321      ;
; 0.206 ; uart2reg:registers|Reg_Write[0][7]       ; uart2reg:registers|UartTx_data[7]      ; ClkSys       ; ClkSys      ; 0.000        ; 0.036      ; 0.326      ;
; 0.206 ; uart2reg:registers|Reg_Write[0][6]       ; uart2reg:registers|UartTx_data[6]      ; ClkSys       ; ClkSys      ; 0.000        ; 0.036      ; 0.326      ;
; 0.207 ; uart2reg:registers|Reg_Write[0][5]       ; uart2reg:registers|UartTx_data[5]      ; ClkSys       ; ClkSys      ; 0.000        ; 0.036      ; 0.327      ;
; 0.216 ; uart:serial_simple|rx_byte_last_valid    ; uart2reg:registers|valid_cpy           ; ClkSys       ; ClkSys      ; 0.000        ; 0.036      ; 0.336      ;
; 0.217 ; uart:serial_simple|tx_gen_state[3]       ; uart:serial_simple|tx_gen_state[1]     ; ClkSys       ; ClkSys      ; 0.000        ; 0.036      ; 0.337      ;
; 0.220 ; uart:serial_simple|tx_gen_state[3]       ; uart:serial_simple|tx_gen_state[2]     ; ClkSys       ; ClkSys      ; 0.000        ; 0.036      ; 0.340      ;
; 0.255 ; uart2reg:registers|RxData[1]             ; uart2reg:registers|Reg_Write[0][1]     ; ClkSys       ; ClkSys      ; 0.000        ; 0.037      ; 0.376      ;
; 0.257 ; uart:serial_simple|rx_byte_working[4]    ; uart:serial_simple|rx_byte_last[4]     ; ClkSys       ; ClkSys      ; 0.000        ; 0.036      ; 0.377      ;
; 0.258 ; uart2reg:registers|RxData[3]             ; uart2reg:registers|Reg_Write[0][3]     ; ClkSys       ; ClkSys      ; 0.000        ; 0.037      ; 0.379      ;
; 0.259 ; uart2reg:registers|RxData[5]             ; uart2reg:registers|Reg_Write[0][5]     ; ClkSys       ; ClkSys      ; 0.000        ; 0.037      ; 0.380      ;
; 0.259 ; uart:serial_simple|rx_byte_working[4]    ; uart:serial_simple|rx_byte_working[3]  ; ClkSys       ; ClkSys      ; 0.000        ; 0.036      ; 0.379      ;
; 0.267 ; uart2reg:registers|Reg_Write[0][3]       ; uart2reg:registers|UartTx_data[3]      ; ClkSys       ; ClkSys      ; 0.000        ; 0.036      ; 0.387      ;
; 0.267 ; uart:serial_simple|rx_byte_last[1]       ; uart2reg:registers|Address[1]          ; ClkSys       ; ClkSys      ; 0.000        ; 0.035      ; 0.386      ;
; 0.268 ; uart2reg:registers|RxData[2]             ; uart2reg:registers|Reg_Write[0][2]     ; ClkSys       ; ClkSys      ; 0.000        ; 0.037      ; 0.389      ;
; 0.268 ; uart:serial_simple|rx_byte_last[5]       ; uart2reg:registers|RxData[5]           ; ClkSys       ; ClkSys      ; 0.000        ; 0.038      ; 0.390      ;
; 0.268 ; uart:serial_simple|rx_byte_last[4]       ; uart2reg:registers|RxData[4]           ; ClkSys       ; ClkSys      ; 0.000        ; 0.038      ; 0.390      ;
; 0.268 ; uart:serial_simple|rx_byte_last[7]       ; uart2reg:registers|RxData[7]           ; ClkSys       ; ClkSys      ; 0.000        ; 0.038      ; 0.390      ;
; 0.268 ; uart:serial_simple|rx_byte_last[7]       ; uart2reg:registers|State.S_WRITE_REG   ; ClkSys       ; ClkSys      ; 0.000        ; 0.038      ; 0.390      ;
; 0.269 ; uart2reg:registers|RxData[4]             ; uart2reg:registers|Reg_Write[0][4]     ; ClkSys       ; ClkSys      ; 0.000        ; 0.037      ; 0.390      ;
; 0.271 ; uart:serial_simple|rx_byte_last[7]       ; uart2reg:registers|State.S_READ_REG    ; ClkSys       ; ClkSys      ; 0.000        ; 0.038      ; 0.393      ;
; 0.274 ; uart:serial_simple|rx_byte_last[0]       ; uart2reg:registers|Address[0]          ; ClkSys       ; ClkSys      ; 0.000        ; 0.035      ; 0.393      ;
; 0.275 ; uart:serial_simple|rx_byte_last[2]       ; uart2reg:registers|Address[2]          ; ClkSys       ; ClkSys      ; 0.000        ; 0.035      ; 0.394      ;
; 0.276 ; uart:serial_simple|rx_byte_last[2]       ; uart2reg:registers|RxData[2]           ; ClkSys       ; ClkSys      ; 0.000        ; 0.038      ; 0.398      ;
; 0.279 ; uart:serial_simple|tx_active             ; uart:serial_simple|tx_byte_valid       ; ClkSys       ; ClkSys      ; 0.000        ; 0.034      ; 0.397      ;
; 0.284 ; uart:serial_simple|rx_byte_last[5]       ; uart2reg:registers|Address[5]          ; ClkSys       ; ClkSys      ; 0.000        ; 0.035      ; 0.403      ;
; 0.285 ; uart:serial_simple|rx_byte_last[3]       ; uart2reg:registers|Address[3]          ; ClkSys       ; ClkSys      ; 0.000        ; 0.035      ; 0.404      ;
; 0.300 ; uart:serial_simple|tx_byte_valid         ; uart:serial_simple|tx_active           ; ClkSys       ; ClkSys      ; 0.000        ; 0.037      ; 0.421      ;
; 0.304 ; uart:serial_simple|rx_symbol_count[15]   ; uart:serial_simple|rx_symbol_count[15] ; ClkSys       ; ClkSys      ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; uart:serial_simple|tx_symbol_count[15]   ; uart:serial_simple|tx_symbol_count[15] ; ClkSys       ; ClkSys      ; 0.000        ; 0.036      ; 0.424      ;
; 0.305 ; uart:serial_simple|rx_symbol_count[11]   ; uart:serial_simple|rx_symbol_count[11] ; ClkSys       ; ClkSys      ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart:serial_simple|rx_symbol_count[1]    ; uart:serial_simple|rx_symbol_count[1]  ; ClkSys       ; ClkSys      ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart:serial_simple|rx_symbol_count[3]    ; uart:serial_simple|rx_symbol_count[3]  ; ClkSys       ; ClkSys      ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart:serial_simple|rx_symbol_count[5]    ; uart:serial_simple|rx_symbol_count[5]  ; ClkSys       ; ClkSys      ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart:serial_simple|rx_symbol_count[13]   ; uart:serial_simple|rx_symbol_count[13] ; ClkSys       ; ClkSys      ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart:serial_simple|tx_symbol_count[13]   ; uart:serial_simple|tx_symbol_count[13] ; ClkSys       ; ClkSys      ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart:serial_simple|tx_symbol_count[11]   ; uart:serial_simple|tx_symbol_count[11] ; ClkSys       ; ClkSys      ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart:serial_simple|tx_symbol_count[3]    ; uart:serial_simple|tx_symbol_count[3]  ; ClkSys       ; ClkSys      ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; uart2reg:registers|Reg_Write[0][0]       ; uart2reg:registers|UartTx_data[0]      ; ClkSys       ; ClkSys      ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; uart:serial_simple|rx_symbol_count[7]    ; uart:serial_simple|rx_symbol_count[7]  ; ClkSys       ; ClkSys      ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; uart:serial_simple|rx_symbol_count[6]    ; uart:serial_simple|rx_symbol_count[6]  ; ClkSys       ; ClkSys      ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; uart:serial_simple|rx_symbol_count[9]    ; uart:serial_simple|rx_symbol_count[9]  ; ClkSys       ; ClkSys      ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; uart:serial_simple|tx_symbol_count[9]    ; uart:serial_simple|tx_symbol_count[9]  ; ClkSys       ; ClkSys      ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; uart:serial_simple|tx_symbol_count[6]    ; uart:serial_simple|tx_symbol_count[6]  ; ClkSys       ; ClkSys      ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; uart2reg:registers|Reg_Write[0][1]       ; uart2reg:registers|UartTx_data[1]      ; ClkSys       ; ClkSys      ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; uart:serial_simple|rx_symbol_count[2]    ; uart:serial_simple|rx_symbol_count[2]  ; ClkSys       ; ClkSys      ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; uart:serial_simple|rx_symbol_count[4]    ; uart:serial_simple|rx_symbol_count[4]  ; ClkSys       ; ClkSys      ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; uart:serial_simple|rx_symbol_count[8]    ; uart:serial_simple|rx_symbol_count[8]  ; ClkSys       ; ClkSys      ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; uart:serial_simple|rx_symbol_count[14]   ; uart:serial_simple|rx_symbol_count[14] ; ClkSys       ; ClkSys      ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; uart:serial_simple|tx_symbol_count[14]   ; uart:serial_simple|tx_symbol_count[14] ; ClkSys       ; ClkSys      ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; uart:serial_simple|tx_symbol_count[2]    ; uart:serial_simple|tx_symbol_count[2]  ; ClkSys       ; ClkSys      ; 0.000        ; 0.036      ; 0.427      ;
; 0.308 ; uart:serial_simple|rx_symbol_count[10]   ; uart:serial_simple|rx_symbol_count[10] ; ClkSys       ; ClkSys      ; 0.000        ; 0.036      ; 0.428      ;
; 0.308 ; uart:serial_simple|rx_symbol_count[12]   ; uart:serial_simple|rx_symbol_count[12] ; ClkSys       ; ClkSys      ; 0.000        ; 0.036      ; 0.428      ;
; 0.308 ; uart:serial_simple|tx_symbol_count[12]   ; uart:serial_simple|tx_symbol_count[12] ; ClkSys       ; ClkSys      ; 0.000        ; 0.036      ; 0.428      ;
; 0.308 ; uart:serial_simple|tx_symbol_count[10]   ; uart:serial_simple|tx_symbol_count[10] ; ClkSys       ; ClkSys      ; 0.000        ; 0.036      ; 0.428      ;
; 0.308 ; uart:serial_simple|rx_symbol_complete_d1 ; uart:serial_simple|rx_byte_last_valid  ; ClkSys       ; ClkSys      ; 0.000        ; 0.036      ; 0.428      ;
; 0.309 ; uart2reg:registers|UartRx_read           ; uart:serial_simple|rx_byte_last_valid  ; ClkSys       ; ClkSys      ; 0.000        ; 0.036      ; 0.429      ;
; 0.314 ; uart:serial_simple|tx_gen_state[3]       ; uart:serial_simple|tx_gen_state[0]     ; ClkSys       ; ClkSys      ; 0.000        ; 0.036      ; 0.434      ;
; 0.315 ; uart2reg:registers|Reg_Write[0][2]       ; uart2reg:registers|UartTx_data[2]      ; ClkSys       ; ClkSys      ; 0.000        ; 0.036      ; 0.435      ;
; 0.317 ; uart:serial_simple|rx_symbol_count[0]    ; uart:serial_simple|rx_symbol_count[0]  ; ClkSys       ; ClkSys      ; 0.000        ; 0.036      ; 0.437      ;
; 0.324 ; uart:serial_simple|tx_gen_state[2]       ; uart:serial_simple|tx_gen_state[3]     ; ClkSys       ; ClkSys      ; 0.000        ; 0.036      ; 0.444      ;
; 0.326 ; uart:serial_simple|tx_gen_state[2]       ; uart:serial_simple|tx_gen_state[0]     ; ClkSys       ; ClkSys      ; 0.000        ; 0.036      ; 0.446      ;
; 0.328 ; uart:serial_simple|rx_byte_last_valid    ; uart2reg:registers|UartRx_read         ; ClkSys       ; ClkSys      ; 0.000        ; 0.036      ; 0.448      ;
; 0.330 ; uart2reg:registers|RxData[6]             ; uart2reg:registers|Reg_Write[0][6]     ; ClkSys       ; ClkSys      ; 0.000        ; 0.037      ; 0.451      ;
; 0.333 ; uart:serial_simple|tx_gen_state[2]       ; uart:serial_simple|tx_gen_state[1]     ; ClkSys       ; ClkSys      ; 0.000        ; 0.036      ; 0.453      ;
; 0.334 ; uart2reg:registers|RxData[0]             ; uart2reg:registers|Reg_Write[0][0]     ; ClkSys       ; ClkSys      ; 0.000        ; 0.037      ; 0.455      ;
; 0.335 ; uart:serial_simple|rx_gen_state[3]       ; uart:serial_simple|rx_gen_state[2]     ; ClkSys       ; ClkSys      ; 0.000        ; 0.036      ; 0.455      ;
; 0.336 ; uart:serial_simple|rx_byte_last[6]       ; uart2reg:registers|RxData[6]           ; ClkSys       ; ClkSys      ; 0.000        ; 0.038      ; 0.458      ;
; 0.338 ; uart2reg:registers|valid_cpy             ; uart2reg:registers|UartRx_read         ; ClkSys       ; ClkSys      ; 0.000        ; 0.036      ; 0.458      ;
; 0.339 ; uart:serial_simple|rx_byte_last[3]       ; uart2reg:registers|RxData[3]           ; ClkSys       ; ClkSys      ; 0.000        ; 0.038      ; 0.461      ;
; 0.344 ; uart2reg:registers|RxData[7]             ; uart2reg:registers|Reg_Write[0][7]     ; ClkSys       ; ClkSys      ; 0.000        ; 0.037      ; 0.465      ;
; 0.344 ; uart:serial_simple|rx_byte_last[0]       ; uart2reg:registers|RxData[0]           ; ClkSys       ; ClkSys      ; 0.000        ; 0.038      ; 0.466      ;
; 0.348 ; uart:serial_simple|rx_gen_state[2]       ; uart:serial_simple|rx_gen_state[10]    ; ClkSys       ; ClkSys      ; 0.000        ; 0.036      ; 0.468      ;
; 0.360 ; uart:serial_simple|rx_byte_last[6]       ; uart2reg:registers|Address[6]          ; ClkSys       ; ClkSys      ; 0.000        ; 0.035      ; 0.479      ;
; 0.360 ; uart:serial_simple|rx_byte_last[4]       ; uart2reg:registers|Address[4]          ; ClkSys       ; ClkSys      ; 0.000        ; 0.035      ; 0.479      ;
; 0.365 ; uart2reg:registers|UartTx_data[1]        ; uart:serial_simple|tx_byte_next[1]     ; ClkSys       ; ClkSys      ; 0.000        ; 0.032      ; 0.481      ;
; 0.366 ; uart:serial_simple|rx_byte_last[1]       ; uart2reg:registers|RxData[1]           ; ClkSys       ; ClkSys      ; 0.000        ; 0.038      ; 0.488      ;
; 0.368 ; uart2reg:registers|UartTx_data[5]        ; uart:serial_simple|tx_byte_next[5]     ; ClkSys       ; ClkSys      ; 0.000        ; 0.032      ; 0.484      ;
+-------+------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ClkSys'                                                                   ;
+--------+--------------+----------------+------------+--------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock  ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------+--------+------------+------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; ClkSys ; Rise       ; ClkSys                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ClkSys ; Rise       ; uart2reg:registers|Address[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ClkSys ; Rise       ; uart2reg:registers|Address[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ClkSys ; Rise       ; uart2reg:registers|Address[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ClkSys ; Rise       ; uart2reg:registers|Address[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ClkSys ; Rise       ; uart2reg:registers|Address[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ClkSys ; Rise       ; uart2reg:registers|Address[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ClkSys ; Rise       ; uart2reg:registers|Address[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ClkSys ; Rise       ; uart2reg:registers|Reg_Write[0][0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ClkSys ; Rise       ; uart2reg:registers|Reg_Write[0][1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ClkSys ; Rise       ; uart2reg:registers|Reg_Write[0][2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ClkSys ; Rise       ; uart2reg:registers|Reg_Write[0][3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ClkSys ; Rise       ; uart2reg:registers|Reg_Write[0][4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ClkSys ; Rise       ; uart2reg:registers|Reg_Write[0][5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ClkSys ; Rise       ; uart2reg:registers|Reg_Write[0][6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ClkSys ; Rise       ; uart2reg:registers|Reg_Write[0][7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ClkSys ; Rise       ; uart2reg:registers|RxDataValid           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ClkSys ; Rise       ; uart2reg:registers|RxData[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ClkSys ; Rise       ; uart2reg:registers|RxData[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ClkSys ; Rise       ; uart2reg:registers|RxData[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ClkSys ; Rise       ; uart2reg:registers|RxData[3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ClkSys ; Rise       ; uart2reg:registers|RxData[4]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ClkSys ; Rise       ; uart2reg:registers|RxData[5]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ClkSys ; Rise       ; uart2reg:registers|RxData[6]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ClkSys ; Rise       ; uart2reg:registers|RxData[7]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ClkSys ; Rise       ; uart2reg:registers|State.S_IDLE          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ClkSys ; Rise       ; uart2reg:registers|State.S_READ_REG      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ClkSys ; Rise       ; uart2reg:registers|State.S_WRITE_REG     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ClkSys ; Rise       ; uart2reg:registers|UartRx_read           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ClkSys ; Rise       ; uart2reg:registers|UartTx_data[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ClkSys ; Rise       ; uart2reg:registers|UartTx_data[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ClkSys ; Rise       ; uart2reg:registers|UartTx_data[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ClkSys ; Rise       ; uart2reg:registers|UartTx_data[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ClkSys ; Rise       ; uart2reg:registers|UartTx_data[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ClkSys ; Rise       ; uart2reg:registers|UartTx_data[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ClkSys ; Rise       ; uart2reg:registers|UartTx_data[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ClkSys ; Rise       ; uart2reg:registers|UartTx_data[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ClkSys ; Rise       ; uart2reg:registers|UartTx_write          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ClkSys ; Rise       ; uart2reg:registers|valid_cpy             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_byte_last[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_byte_last[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_byte_last[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_byte_last[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_byte_last[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_byte_last[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_byte_last[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_byte_last[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_byte_last_valid    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_byte_working[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_byte_working[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_byte_working[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_byte_working[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_byte_working[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_byte_working[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_byte_working[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_byte_working[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_gen_state[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_gen_state[10]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_gen_state[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_gen_state[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_gen_state[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_start_det          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_symbol_ce          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_symbol_complete    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_symbol_complete_d1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_symbol_count[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_symbol_count[10]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_symbol_count[11]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_symbol_count[12]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_symbol_count[13]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_symbol_count[14]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_symbol_count[15]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_symbol_count[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_symbol_count[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_symbol_count[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_symbol_count[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_symbol_count[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_symbol_count[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_symbol_count[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_symbol_count[8]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|rx_symbol_count[9]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|tx_active             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|tx_byte_next[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|tx_byte_next[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|tx_byte_next[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|tx_byte_next[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|tx_byte_next[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|tx_byte_next[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|tx_byte_next[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|tx_byte_next[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|tx_byte_valid         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|tx_byte_working[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|tx_byte_working[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|tx_byte_working[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|tx_byte_working[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|tx_byte_working[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|tx_byte_working[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|tx_byte_working[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|tx_byte_working[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ClkSys ; Rise       ; uart:serial_simple|tx_gen_state[0]       ;
+--------+--------------+----------------+------------+--------+------------+------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY0      ; ClkSys     ; 1.257 ; 2.044 ; Rise       ; ClkSys          ;
; KEY1      ; ClkSys     ; 1.276 ; 2.063 ; Rise       ; ClkSys          ;
; UartRx    ; ClkSys     ; 1.370 ; 2.199 ; Rise       ; ClkSys          ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY0      ; ClkSys     ; -1.036 ; -1.822 ; Rise       ; ClkSys          ;
; KEY1      ; ClkSys     ; -1.054 ; -1.841 ; Rise       ; ClkSys          ;
; UartRx    ; ClkSys     ; -1.153 ; -1.964 ; Rise       ; ClkSys          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LED0      ; ClkSys     ; 4.104 ; 4.118 ; Rise       ; ClkSys          ;
; LED1      ; ClkSys     ; 4.353 ; 4.385 ; Rise       ; ClkSys          ;
; LED2      ; ClkSys     ; 4.013 ; 3.915 ; Rise       ; ClkSys          ;
; LED3      ; ClkSys     ; 4.006 ; 3.910 ; Rise       ; ClkSys          ;
; LED4      ; ClkSys     ; 3.964 ; 3.868 ; Rise       ; ClkSys          ;
; LED5      ; ClkSys     ; 3.826 ; 3.748 ; Rise       ; ClkSys          ;
; LED6      ; ClkSys     ; 3.715 ; 3.659 ; Rise       ; ClkSys          ;
; LED7      ; ClkSys     ; 3.799 ; 3.736 ; Rise       ; ClkSys          ;
; UartTx    ; ClkSys     ; 3.847 ; 3.949 ; Rise       ; ClkSys          ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LED0      ; ClkSys     ; 3.942 ; 3.966 ; Rise       ; ClkSys          ;
; LED1      ; ClkSys     ; 4.182 ; 4.221 ; Rise       ; ClkSys          ;
; LED2      ; ClkSys     ; 3.877 ; 3.784 ; Rise       ; ClkSys          ;
; LED3      ; ClkSys     ; 3.870 ; 3.780 ; Rise       ; ClkSys          ;
; LED4      ; ClkSys     ; 3.830 ; 3.740 ; Rise       ; ClkSys          ;
; LED5      ; ClkSys     ; 3.697 ; 3.624 ; Rise       ; ClkSys          ;
; LED6      ; ClkSys     ; 3.593 ; 3.542 ; Rise       ; ClkSys          ;
; LED7      ; ClkSys     ; 3.673 ; 3.615 ; Rise       ; ClkSys          ;
; UartTx    ; ClkSys     ; 3.719 ; 3.815 ; Rise       ; ClkSys          ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; KEY0       ; LED0        ; 4.791 ;    ;    ; 5.655 ;
; KEY1       ; LED1        ; 5.059 ;    ;    ; 5.943 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; KEY0       ; LED0        ; 4.625 ;    ;    ; 5.479 ;
; KEY1       ; LED1        ; 4.883 ;    ;    ; 5.753 ;
+------------+-------------+-------+----+----+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.900   ; 0.185 ; N/A      ; N/A     ; -3.000              ;
;  ClkSys          ; -3.900   ; 0.185 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -233.543 ; 0.0   ; 0.0      ; 0.0     ; -185.901            ;
;  ClkSys          ; -233.543 ; 0.000 ; N/A      ; N/A     ; -185.901            ;
+------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY0      ; ClkSys     ; 2.689 ; 3.008 ; Rise       ; ClkSys          ;
; KEY1      ; ClkSys     ; 2.721 ; 3.042 ; Rise       ; ClkSys          ;
; UartRx    ; ClkSys     ; 2.981 ; 3.250 ; Rise       ; ClkSys          ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY0      ; ClkSys     ; -1.036 ; -1.822 ; Rise       ; ClkSys          ;
; KEY1      ; ClkSys     ; -1.054 ; -1.841 ; Rise       ; ClkSys          ;
; UartRx    ; ClkSys     ; -1.153 ; -1.964 ; Rise       ; ClkSys          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LED0      ; ClkSys     ; 8.897 ; 8.579 ; Rise       ; ClkSys          ;
; LED1      ; ClkSys     ; 9.522 ; 9.089 ; Rise       ; ClkSys          ;
; LED2      ; ClkSys     ; 8.187 ; 8.459 ; Rise       ; ClkSys          ;
; LED3      ; ClkSys     ; 8.178 ; 8.462 ; Rise       ; ClkSys          ;
; LED4      ; ClkSys     ; 8.092 ; 8.364 ; Rise       ; ClkSys          ;
; LED5      ; ClkSys     ; 7.876 ; 8.114 ; Rise       ; ClkSys          ;
; LED6      ; ClkSys     ; 7.710 ; 7.900 ; Rise       ; ClkSys          ;
; LED7      ; ClkSys     ; 7.865 ; 8.043 ; Rise       ; ClkSys          ;
; UartTx    ; ClkSys     ; 8.326 ; 8.084 ; Rise       ; ClkSys          ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LED0      ; ClkSys     ; 3.942 ; 3.966 ; Rise       ; ClkSys          ;
; LED1      ; ClkSys     ; 4.182 ; 4.221 ; Rise       ; ClkSys          ;
; LED2      ; ClkSys     ; 3.877 ; 3.784 ; Rise       ; ClkSys          ;
; LED3      ; ClkSys     ; 3.870 ; 3.780 ; Rise       ; ClkSys          ;
; LED4      ; ClkSys     ; 3.830 ; 3.740 ; Rise       ; ClkSys          ;
; LED5      ; ClkSys     ; 3.697 ; 3.624 ; Rise       ; ClkSys          ;
; LED6      ; ClkSys     ; 3.593 ; 3.542 ; Rise       ; ClkSys          ;
; LED7      ; ClkSys     ; 3.673 ; 3.615 ; Rise       ; ClkSys          ;
; UartTx    ; ClkSys     ; 3.719 ; 3.815 ; Rise       ; ClkSys          ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------+
; Propagation Delay                                    ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; KEY0       ; LED0        ; 10.296 ;    ;    ; 10.346 ;
; KEY1       ; LED1        ; 10.955 ;    ;    ; 10.892 ;
+------------+-------------+--------+----+----+--------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; KEY0       ; LED0        ; 4.625 ;    ;    ; 5.479 ;
; KEY1       ; LED1        ; 4.883 ;    ;    ; 5.753 ;
+------------+-------------+-------+----+----+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LED0          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED1          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED2          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED3          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED4          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED5          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED6          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED7          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; UartTx        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; ClkUser                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KEY0                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KEY1                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ClkSys                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; UartRx                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED0          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; LED1          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; LED2          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; LED3          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; LED4          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; LED5          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; LED6          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; LED7          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; UartTx        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.51e-09 V                   ; 3.18 V              ; -0.157 V            ; 0.147 V                              ; 0.259 V                              ; 2.81e-10 s                  ; 2.53e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.51e-09 V                  ; 3.18 V             ; -0.157 V           ; 0.147 V                             ; 0.259 V                             ; 2.81e-10 s                 ; 2.53e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED0          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; LED1          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; LED2          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; LED3          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; LED4          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; LED5          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; LED6          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; LED7          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; UartTx        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.6e-07 V                    ; 3.13 V              ; -0.103 V            ; 0.164 V                              ; 0.134 V                              ; 3.14e-10 s                  ; 4.05e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.6e-07 V                   ; 3.13 V             ; -0.103 V           ; 0.164 V                             ; 0.134 V                             ; 3.14e-10 s                 ; 4.05e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED0          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; LED1          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; LED2          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; LED3          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; LED4          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; LED5          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; LED6          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LED7          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; UartTx        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; ClkSys     ; ClkSys   ; 1826     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; ClkSys     ; ClkSys   ; 1826     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 5     ; 5    ;
; Unconstrained Output Ports      ; 9     ; 9    ;
; Unconstrained Output Port Paths ; 11    ; 11   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Fri Sep 07 08:53:06 2018
Info: Command: quartus_sta AudioBoard -c AudioBoard
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'AudioBoard.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name ClkSys ClkSys
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.900
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.900            -233.543 ClkSys 
Info (332146): Worst-case hold slack is 0.453
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.453               0.000 ClkSys 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -185.901 ClkSys 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.600
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.600            -208.816 ClkSys 
Info (332146): Worst-case hold slack is 0.393
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.393               0.000 ClkSys 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -185.901 ClkSys 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.065
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.065             -37.904 ClkSys 
Info (332146): Worst-case hold slack is 0.185
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.185               0.000 ClkSys 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -161.974 ClkSys 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4712 megabytes
    Info: Processing ended: Fri Sep 07 08:53:10 2018
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:04


