create_clock -name {eth_rxc} [get_ports {eth_rxc}] -period {8} -waveform {0.000 4.000}
create_clock -name {sys_clk} [get_ports {sys_clk}] -period {20} -waveform {0.000 10.000}
#define_attribute {i:u_gmii_to_rgmii/u_rgmii_rx/U_pll_phase_shift/u_pll_e3} {PAP_LOC} {PLL_122_199}

define_attribute {p:eth_txd[3]} {PAP_IO_DIRECTION} {OUTPUT}
define_attribute {p:eth_txd[3]} {PAP_IO_LOC} {A14}
define_attribute {p:eth_txd[3]} {PAP_IO_VCCIO} {1.8}
define_attribute {p:eth_txd[3]} {PAP_IO_STANDARD} {LVCMOS18}
define_attribute {p:eth_txd[3]} {PAP_IO_DRIVE} {8}
define_attribute {p:eth_txd[3]} {PAP_IO_NONE} {TRUE}
define_attribute {p:eth_txd[3]} {PAP_IO_SLEW} {SLOW}
define_attribute {p:eth_txd[2]} {PAP_IO_DIRECTION} {OUTPUT}
define_attribute {p:eth_txd[2]} {PAP_IO_LOC} {B14}
define_attribute {p:eth_txd[2]} {PAP_IO_VCCIO} {1.8}
define_attribute {p:eth_txd[2]} {PAP_IO_STANDARD} {LVCMOS18}
define_attribute {p:eth_txd[2]} {PAP_IO_DRIVE} {8}
define_attribute {p:eth_txd[2]} {PAP_IO_NONE} {TRUE}
define_attribute {p:eth_txd[2]} {PAP_IO_SLEW} {SLOW}
define_attribute {p:eth_txd[1]} {PAP_IO_DIRECTION} {OUTPUT}
define_attribute {p:eth_txd[1]} {PAP_IO_LOC} {E13}
define_attribute {p:eth_txd[1]} {PAP_IO_VCCIO} {1.8}
define_attribute {p:eth_txd[1]} {PAP_IO_STANDARD} {LVCMOS18}
define_attribute {p:eth_txd[1]} {PAP_IO_DRIVE} {8}
define_attribute {p:eth_txd[1]} {PAP_IO_NONE} {TRUE}
define_attribute {p:eth_txd[1]} {PAP_IO_SLEW} {SLOW}
define_attribute {p:eth_txd[0]} {PAP_IO_DIRECTION} {OUTPUT}
define_attribute {p:eth_txd[0]} {PAP_IO_LOC} {F13}
define_attribute {p:eth_txd[0]} {PAP_IO_VCCIO} {1.8}
define_attribute {p:eth_txd[0]} {PAP_IO_STANDARD} {LVCMOS18}
define_attribute {p:eth_txd[0]} {PAP_IO_DRIVE} {8}
define_attribute {p:eth_txd[0]} {PAP_IO_NONE} {TRUE}
define_attribute {p:eth_txd[0]} {PAP_IO_SLEW} {SLOW}
define_attribute {p:eth_rxd[3]} {PAP_IO_DIRECTION} {INPUT}
define_attribute {p:eth_rxd[3]} {PAP_IO_LOC} {C14}
define_attribute {p:eth_rxd[3]} {PAP_IO_VCCIO} {1.8}
define_attribute {p:eth_rxd[3]} {PAP_IO_STANDARD} {LVCMOS18}
define_attribute {p:eth_rxd[3]} {PAP_IO_NONE} {TRUE}
define_attribute {p:eth_rxd[2]} {PAP_IO_DIRECTION} {INPUT}
define_attribute {p:eth_rxd[2]} {PAP_IO_LOC} {D14}
define_attribute {p:eth_rxd[2]} {PAP_IO_VCCIO} {1.8}
define_attribute {p:eth_rxd[2]} {PAP_IO_STANDARD} {LVCMOS18}
define_attribute {p:eth_rxd[2]} {PAP_IO_NONE} {TRUE}
define_attribute {p:eth_rxd[1]} {PAP_IO_DIRECTION} {INPUT}
define_attribute {p:eth_rxd[1]} {PAP_IO_LOC} {A16}
define_attribute {p:eth_rxd[1]} {PAP_IO_VCCIO} {1.8}
define_attribute {p:eth_rxd[1]} {PAP_IO_STANDARD} {LVCMOS18}
define_attribute {p:eth_rxd[1]} {PAP_IO_NONE} {TRUE}
define_attribute {p:eth_rxd[0]} {PAP_IO_DIRECTION} {INPUT}
define_attribute {p:eth_rxd[0]} {PAP_IO_LOC} {B16}
define_attribute {p:eth_rxd[0]} {PAP_IO_VCCIO} {1.8}
define_attribute {p:eth_rxd[0]} {PAP_IO_STANDARD} {LVCMOS18}
define_attribute {p:eth_rxd[0]} {PAP_IO_NONE} {TRUE}
define_attribute {p:eth_rst_n} {PAP_IO_DIRECTION} {OUTPUT}
define_attribute {p:eth_rst_n} {PAP_IO_LOC} {B6}
define_attribute {p:eth_rst_n} {PAP_IO_VCCIO} {1.8}
define_attribute {p:eth_rst_n} {PAP_IO_STANDARD} {LVCMOS18}
define_attribute {p:eth_rst_n} {PAP_IO_DRIVE} {8}
define_attribute {p:eth_rst_n} {PAP_IO_NONE} {TRUE}
define_attribute {p:eth_rst_n} {PAP_IO_SLEW} {SLOW}
define_attribute {p:eth_tx_ctl} {PAP_IO_DIRECTION} {OUTPUT}
define_attribute {p:eth_tx_ctl} {PAP_IO_LOC} {F9}
define_attribute {p:eth_tx_ctl} {PAP_IO_VCCIO} {1.8}
define_attribute {p:eth_tx_ctl} {PAP_IO_STANDARD} {LVCMOS18}
define_attribute {p:eth_tx_ctl} {PAP_IO_DRIVE} {8}
define_attribute {p:eth_tx_ctl} {PAP_IO_NONE} {TRUE}
define_attribute {p:eth_tx_ctl} {PAP_IO_SLEW} {SLOW}
define_attribute {p:eth_txc} {PAP_IO_DIRECTION} {OUTPUT}
define_attribute {p:eth_txc} {PAP_IO_LOC} {G9}
define_attribute {p:eth_txc} {PAP_IO_VCCIO} {1.8}
define_attribute {p:eth_txc} {PAP_IO_STANDARD} {LVCMOS18}
define_attribute {p:eth_txc} {PAP_IO_DRIVE} {8}
define_attribute {p:eth_txc} {PAP_IO_NONE} {TRUE}
define_attribute {p:eth_txc} {PAP_IO_SLEW} {SLOW}
define_attribute {p:eth_rx_ctl} {PAP_IO_DIRECTION} {INPUT}
define_attribute {p:eth_rx_ctl} {PAP_IO_LOC} {D11}
define_attribute {p:eth_rx_ctl} {PAP_IO_VCCIO} {1.8}
define_attribute {p:eth_rx_ctl} {PAP_IO_STANDARD} {LVCMOS18}
define_attribute {p:eth_rx_ctl} {PAP_IO_NONE} {TRUE}
define_attribute {p:eth_rxc} {PAP_IO_DIRECTION} {INPUT}
define_attribute {p:eth_rxc} {PAP_IO_LOC} {C11}
define_attribute {p:eth_rxc} {PAP_IO_VCCIO} {1.8}
define_attribute {p:eth_rxc} {PAP_IO_STANDARD} {LVCMOS18}
define_attribute {p:eth_rxc} {PAP_IO_NONE} {TRUE}
define_attribute {p:sys_clk} {PAP_IO_DIRECTION} {INPUT}
define_attribute {p:sys_clk} {PAP_IO_LOC} {V9}
define_attribute {p:sys_clk} {PAP_IO_VCCIO} {3.3}
define_attribute {p:sys_clk} {PAP_IO_STANDARD} {LVCMOS33}
define_attribute {p:sys_clk} {PAP_IO_NONE} {TRUE}
define_attribute {p:sys_rst_n} {PAP_IO_DIRECTION} {INPUT}
define_attribute {p:sys_rst_n} {PAP_IO_LOC} {C4}
define_attribute {p:sys_rst_n} {PAP_IO_VCCIO} {1.8}
define_attribute {p:sys_rst_n} {PAP_IO_STANDARD} {LVCMOS18}
define_attribute {p:sys_rst_n} {PAP_IO_NONE} {TRUE}
define_attribute {p:touch_key} {PAP_IO_DIRECTION} {INPUT}
define_attribute {p:touch_key} {PAP_IO_LOC} {D9}
define_attribute {p:touch_key} {PAP_IO_VCCIO} {1.8}
define_attribute {p:touch_key} {PAP_IO_STANDARD} {LVCMOS18}
define_attribute {p:touch_key} {PAP_IO_NONE} {TRUE}
