Timing Analyzer report for DrinksMachine
Tue May 09 15:44:35 2023
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLOCK_50'
 13. Slow 1200mV 85C Model Setup: 'ClkDividerN:inst|clkOut'
 14. Slow 1200mV 85C Model Hold: 'ClkDividerN:inst|clkOut'
 15. Slow 1200mV 85C Model Hold: 'CLOCK_50'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'CLOCK_50'
 24. Slow 1200mV 0C Model Setup: 'ClkDividerN:inst|clkOut'
 25. Slow 1200mV 0C Model Hold: 'ClkDividerN:inst|clkOut'
 26. Slow 1200mV 0C Model Hold: 'CLOCK_50'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'CLOCK_50'
 34. Fast 1200mV 0C Model Setup: 'ClkDividerN:inst|clkOut'
 35. Fast 1200mV 0C Model Hold: 'ClkDividerN:inst|clkOut'
 36. Fast 1200mV 0C Model Hold: 'CLOCK_50'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Input Ports
 51. Unconstrained Output Ports
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; DrinksMachine                                       ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 12          ;
;                            ;             ;
; Average used               ; 1.04        ;
; Maximum used               ; 12          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-12        ;   0.4%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                           ;
+-------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------+
; Clock Name              ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                     ;
+-------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------+
; ClkDividerN:inst|clkOut ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ClkDividerN:inst|clkOut } ;
; CLOCK_50                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                ;
+-------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                      ;
+------------+-----------------+-------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name              ; Note                                           ;
+------------+-----------------+-------------------------+------------------------------------------------+
; 212.72 MHz ; 212.72 MHz      ; CLOCK_50                ;                                                ;
; 632.91 MHz ; 437.64 MHz      ; ClkDividerN:inst|clkOut ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+-------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary              ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; CLOCK_50                ; -3.701 ; -76.787       ;
; ClkDividerN:inst|clkOut ; -0.580 ; -1.195        ;
+-------------------------+--------+---------------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary              ;
+-------------------------+-------+---------------+
; Clock                   ; Slack ; End Point TNS ;
+-------------------------+-------+---------------+
; ClkDividerN:inst|clkOut ; 0.404 ; 0.000         ;
; CLOCK_50                ; 0.450 ; 0.000         ;
+-------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------------------------+--------+----------------+
; Clock                   ; Slack  ; End Point TNS  ;
+-------------------------+--------+----------------+
; CLOCK_50                ; -3.000 ; -37.695        ;
; ClkDividerN:inst|clkOut ; -1.285 ; -8.995         ;
+-------------------------+--------+----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_50'                                                                                                              ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -3.701 ; ClkDividerN:inst|s_divCounter[16] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.618      ;
; -3.699 ; ClkDividerN:inst|s_divCounter[19] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.616      ;
; -3.686 ; ClkDividerN:inst|s_divCounter[22] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.603      ;
; -3.638 ; ClkDividerN:inst|s_divCounter[23] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.555      ;
; -3.587 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.504      ;
; -3.582 ; ClkDividerN:inst|s_divCounter[20] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.499      ;
; -3.556 ; ClkDividerN:inst|s_divCounter[17] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.473      ;
; -3.547 ; ClkDividerN:inst|s_divCounter[11] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.466      ;
; -3.463 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.382      ;
; -3.441 ; ClkDividerN:inst|s_divCounter[15] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.359      ;
; -3.439 ; ClkDividerN:inst|s_divCounter[24] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.356      ;
; -3.429 ; ClkDividerN:inst|s_divCounter[3]  ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.348      ;
; -3.419 ; ClkDividerN:inst|s_divCounter[21] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.336      ;
; -3.417 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.336      ;
; -3.361 ; ClkDividerN:inst|s_divCounter[8]  ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.280      ;
; -3.352 ; ClkDividerN:inst|s_divCounter[7]  ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.271      ;
; -3.333 ; ClkDividerN:inst|s_divCounter[25] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.250      ;
; -3.199 ; ClkDividerN:inst|s_divCounter[6]  ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.118      ;
; -3.172 ; ClkDividerN:inst|s_divCounter[10] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.091      ;
; -3.151 ; ClkDividerN:inst|s_divCounter[2]  ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.070      ;
; -3.068 ; ClkDividerN:inst|s_divCounter[5]  ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.987      ;
; -3.054 ; ClkDividerN:inst|s_divCounter[9]  ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.973      ;
; -2.967 ; ClkDividerN:inst|s_divCounter[14] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.885      ;
; -2.961 ; ClkDividerN:inst|s_divCounter[4]  ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.880      ;
; -2.923 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.841      ;
; -2.923 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.841      ;
; -2.923 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.841      ;
; -2.923 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.841      ;
; -2.923 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.841      ;
; -2.923 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.841      ;
; -2.923 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.841      ;
; -2.923 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.841      ;
; -2.923 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.841      ;
; -2.923 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.841      ;
; -2.880 ; ClkDividerN:inst|s_divCounter[13] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.798      ;
; -2.857 ; ClkDividerN:inst|s_divCounter[15] ; ClkDividerN:inst|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.776      ;
; -2.857 ; ClkDividerN:inst|s_divCounter[15] ; ClkDividerN:inst|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.776      ;
; -2.857 ; ClkDividerN:inst|s_divCounter[15] ; ClkDividerN:inst|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.776      ;
; -2.857 ; ClkDividerN:inst|s_divCounter[15] ; ClkDividerN:inst|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.776      ;
; -2.857 ; ClkDividerN:inst|s_divCounter[15] ; ClkDividerN:inst|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.776      ;
; -2.857 ; ClkDividerN:inst|s_divCounter[15] ; ClkDividerN:inst|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.776      ;
; -2.857 ; ClkDividerN:inst|s_divCounter[15] ; ClkDividerN:inst|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.776      ;
; -2.857 ; ClkDividerN:inst|s_divCounter[15] ; ClkDividerN:inst|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.776      ;
; -2.857 ; ClkDividerN:inst|s_divCounter[15] ; ClkDividerN:inst|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.776      ;
; -2.857 ; ClkDividerN:inst|s_divCounter[15] ; ClkDividerN:inst|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.776      ;
; -2.854 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.773      ;
; -2.799 ; ClkDividerN:inst|s_divCounter[16] ; ClkDividerN:inst|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.717      ;
; -2.799 ; ClkDividerN:inst|s_divCounter[16] ; ClkDividerN:inst|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.717      ;
; -2.799 ; ClkDividerN:inst|s_divCounter[16] ; ClkDividerN:inst|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.717      ;
; -2.799 ; ClkDividerN:inst|s_divCounter[16] ; ClkDividerN:inst|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.717      ;
; -2.799 ; ClkDividerN:inst|s_divCounter[16] ; ClkDividerN:inst|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.717      ;
; -2.799 ; ClkDividerN:inst|s_divCounter[16] ; ClkDividerN:inst|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.717      ;
; -2.799 ; ClkDividerN:inst|s_divCounter[16] ; ClkDividerN:inst|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.717      ;
; -2.799 ; ClkDividerN:inst|s_divCounter[16] ; ClkDividerN:inst|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.717      ;
; -2.799 ; ClkDividerN:inst|s_divCounter[16] ; ClkDividerN:inst|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.717      ;
; -2.799 ; ClkDividerN:inst|s_divCounter[16] ; ClkDividerN:inst|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.717      ;
; -2.771 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.690      ;
; -2.757 ; ClkDividerN:inst|s_divCounter[12] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.676      ;
; -2.746 ; ClkDividerN:inst|s_divCounter[17] ; ClkDividerN:inst|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.664      ;
; -2.746 ; ClkDividerN:inst|s_divCounter[17] ; ClkDividerN:inst|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.664      ;
; -2.746 ; ClkDividerN:inst|s_divCounter[17] ; ClkDividerN:inst|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.664      ;
; -2.746 ; ClkDividerN:inst|s_divCounter[17] ; ClkDividerN:inst|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.664      ;
; -2.746 ; ClkDividerN:inst|s_divCounter[17] ; ClkDividerN:inst|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.664      ;
; -2.746 ; ClkDividerN:inst|s_divCounter[17] ; ClkDividerN:inst|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.664      ;
; -2.746 ; ClkDividerN:inst|s_divCounter[17] ; ClkDividerN:inst|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.664      ;
; -2.746 ; ClkDividerN:inst|s_divCounter[17] ; ClkDividerN:inst|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.664      ;
; -2.746 ; ClkDividerN:inst|s_divCounter[17] ; ClkDividerN:inst|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.664      ;
; -2.746 ; ClkDividerN:inst|s_divCounter[17] ; ClkDividerN:inst|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.664      ;
; -2.744 ; ClkDividerN:inst|s_divCounter[24] ; ClkDividerN:inst|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.662      ;
; -2.744 ; ClkDividerN:inst|s_divCounter[24] ; ClkDividerN:inst|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.662      ;
; -2.744 ; ClkDividerN:inst|s_divCounter[24] ; ClkDividerN:inst|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.662      ;
; -2.744 ; ClkDividerN:inst|s_divCounter[24] ; ClkDividerN:inst|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.662      ;
; -2.744 ; ClkDividerN:inst|s_divCounter[24] ; ClkDividerN:inst|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.662      ;
; -2.744 ; ClkDividerN:inst|s_divCounter[24] ; ClkDividerN:inst|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.662      ;
; -2.744 ; ClkDividerN:inst|s_divCounter[24] ; ClkDividerN:inst|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.662      ;
; -2.744 ; ClkDividerN:inst|s_divCounter[24] ; ClkDividerN:inst|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.662      ;
; -2.744 ; ClkDividerN:inst|s_divCounter[24] ; ClkDividerN:inst|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.662      ;
; -2.744 ; ClkDividerN:inst|s_divCounter[24] ; ClkDividerN:inst|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.662      ;
; -2.742 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.658      ;
; -2.742 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.658      ;
; -2.742 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.658      ;
; -2.742 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.658      ;
; -2.742 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.658      ;
; -2.742 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.658      ;
; -2.742 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.658      ;
; -2.742 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.658      ;
; -2.742 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.658      ;
; -2.742 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.658      ;
; -2.742 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.658      ;
; -2.742 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.658      ;
; -2.742 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.658      ;
; -2.717 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.636      ;
; -2.709 ; ClkDividerN:inst|s_divCounter[19] ; ClkDividerN:inst|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.627      ;
; -2.709 ; ClkDividerN:inst|s_divCounter[19] ; ClkDividerN:inst|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.627      ;
; -2.709 ; ClkDividerN:inst|s_divCounter[19] ; ClkDividerN:inst|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.627      ;
; -2.709 ; ClkDividerN:inst|s_divCounter[19] ; ClkDividerN:inst|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.627      ;
; -2.709 ; ClkDividerN:inst|s_divCounter[19] ; ClkDividerN:inst|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.627      ;
; -2.709 ; ClkDividerN:inst|s_divCounter[19] ; ClkDividerN:inst|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.627      ;
; -2.709 ; ClkDividerN:inst|s_divCounter[19] ; ClkDividerN:inst|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.627      ;
; -2.709 ; ClkDividerN:inst|s_divCounter[19] ; ClkDividerN:inst|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.627      ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ClkDividerN:inst|clkOut'                                                                                                                ;
+--------+--------------------------------+--------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -0.580 ; DrinksFSM:inst1|fstate.E50     ; DrinksFSM:inst1|fstate.E7080   ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.079     ; 1.499      ;
; -0.570 ; DrinksFSM:inst1|fstate.E7080   ; DrinksFSM:inst1|fstate.E90Plus ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.079     ; 1.489      ;
; -0.568 ; DrinksFSM:inst1|fstate.E60     ; DrinksFSM:inst1|fstate.E90Plus ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.079     ; 1.487      ;
; -0.400 ; DrinksFSM:inst1|fstate.E60     ; DrinksFSM:inst1|fstate.E7080   ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.079     ; 1.319      ;
; -0.396 ; DrinksFSM:inst1|fstate.E50     ; DrinksFSM:inst1|fstate.E90Plus ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.079     ; 1.315      ;
; -0.247 ; DrinksFSM:inst1|fstate.E7080   ; DrinksFSM:inst1|fstate.E7080   ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.079     ; 1.166      ;
; -0.235 ; DrinksFSM:inst1|fstate.E40     ; DrinksFSM:inst1|fstate.E90Plus ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.079     ; 1.154      ;
; -0.047 ; DrinksFSM:inst1|fstate.E20     ; DrinksFSM:inst1|fstate.E7080   ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.079     ; 0.966      ;
; -0.045 ; DrinksFSM:inst1|fstate.E20     ; DrinksFSM:inst1|fstate.E40     ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.079     ; 0.964      ;
; 0.108  ; DrinksFSM:inst1|fstate.E90Plus ; DrinksFSM:inst1|fstate.E0      ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.079     ; 0.811      ;
; 0.109  ; DrinksFSM:inst1|fstate.E0      ; DrinksFSM:inst1|fstate.E50     ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.079     ; 0.810      ;
; 0.109  ; DrinksFSM:inst1|fstate.E0      ; DrinksFSM:inst1|fstate.E20     ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.079     ; 0.810      ;
; 0.120  ; DrinksFSM:inst1|fstate.E40     ; DrinksFSM:inst1|fstate.E60     ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.079     ; 0.799      ;
; 0.185  ; DrinksFSM:inst1|fstate.E0      ; DrinksFSM:inst1|fstate.E0      ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.079     ; 0.734      ;
+--------+--------------------------------+--------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ClkDividerN:inst|clkOut'                                                                                                                ;
+-------+--------------------------------+--------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.404 ; DrinksFSM:inst1|fstate.E0      ; DrinksFSM:inst1|fstate.E0      ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.079      ; 0.669      ;
; 0.430 ; DrinksFSM:inst1|fstate.E90Plus ; DrinksFSM:inst1|fstate.E0      ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.079      ; 0.695      ;
; 0.431 ; DrinksFSM:inst1|fstate.E0      ; DrinksFSM:inst1|fstate.E50     ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.079      ; 0.696      ;
; 0.431 ; DrinksFSM:inst1|fstate.E0      ; DrinksFSM:inst1|fstate.E20     ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.079      ; 0.696      ;
; 0.438 ; DrinksFSM:inst1|fstate.E40     ; DrinksFSM:inst1|fstate.E60     ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.079      ; 0.703      ;
; 0.564 ; DrinksFSM:inst1|fstate.E20     ; DrinksFSM:inst1|fstate.E7080   ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.079      ; 0.829      ;
; 0.565 ; DrinksFSM:inst1|fstate.E20     ; DrinksFSM:inst1|fstate.E40     ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.079      ; 0.830      ;
; 0.785 ; DrinksFSM:inst1|fstate.E40     ; DrinksFSM:inst1|fstate.E90Plus ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.079      ; 1.050      ;
; 0.792 ; DrinksFSM:inst1|fstate.E7080   ; DrinksFSM:inst1|fstate.E7080   ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.079      ; 1.057      ;
; 0.908 ; DrinksFSM:inst1|fstate.E50     ; DrinksFSM:inst1|fstate.E90Plus ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.079      ; 1.173      ;
; 0.908 ; DrinksFSM:inst1|fstate.E60     ; DrinksFSM:inst1|fstate.E7080   ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.079      ; 1.173      ;
; 0.914 ; DrinksFSM:inst1|fstate.E7080   ; DrinksFSM:inst1|fstate.E90Plus ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.079      ; 1.179      ;
; 0.995 ; DrinksFSM:inst1|fstate.E50     ; DrinksFSM:inst1|fstate.E7080   ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.079      ; 1.260      ;
; 1.069 ; DrinksFSM:inst1|fstate.E60     ; DrinksFSM:inst1|fstate.E90Plus ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.079      ; 1.334      ;
+-------+--------------------------------+--------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_50'                                                                                                              ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.450 ; ClkDividerN:inst|s_divCounter[25] ; ClkDividerN:inst|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.716      ;
; 0.642 ; ClkDividerN:inst|s_divCounter[3]  ; ClkDividerN:inst|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.908      ;
; 0.642 ; ClkDividerN:inst|s_divCounter[9]  ; ClkDividerN:inst|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.908      ;
; 0.642 ; ClkDividerN:inst|s_divCounter[10] ; ClkDividerN:inst|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.908      ;
; 0.642 ; ClkDividerN:inst|s_divCounter[19] ; ClkDividerN:inst|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.908      ;
; 0.643 ; ClkDividerN:inst|s_divCounter[8]  ; ClkDividerN:inst|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.909      ;
; 0.644 ; ClkDividerN:inst|s_divCounter[2]  ; ClkDividerN:inst|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.910      ;
; 0.644 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.910      ;
; 0.644 ; ClkDividerN:inst|s_divCounter[5]  ; ClkDividerN:inst|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.910      ;
; 0.644 ; ClkDividerN:inst|s_divCounter[7]  ; ClkDividerN:inst|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.910      ;
; 0.645 ; ClkDividerN:inst|s_divCounter[21] ; ClkDividerN:inst|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.911      ;
; 0.648 ; ClkDividerN:inst|s_divCounter[4]  ; ClkDividerN:inst|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.914      ;
; 0.648 ; ClkDividerN:inst|s_divCounter[22] ; ClkDividerN:inst|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.914      ;
; 0.649 ; ClkDividerN:inst|s_divCounter[20] ; ClkDividerN:inst|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.915      ;
; 0.654 ; ClkDividerN:inst|s_divCounter[23] ; ClkDividerN:inst|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.920      ;
; 0.657 ; ClkDividerN:inst|s_divCounter[11] ; ClkDividerN:inst|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.923      ;
; 0.657 ; ClkDividerN:inst|s_divCounter[12] ; ClkDividerN:inst|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.923      ;
; 0.666 ; ClkDividerN:inst|s_divCounter[17] ; ClkDividerN:inst|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.932      ;
; 0.667 ; ClkDividerN:inst|s_divCounter[24] ; ClkDividerN:inst|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.933      ;
; 0.674 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.940      ;
; 0.676 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.942      ;
; 0.680 ; ClkDividerN:inst|s_divCounter[16] ; ClkDividerN:inst|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.946      ;
; 0.683 ; ClkDividerN:inst|s_divCounter[6]  ; ClkDividerN:inst|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.949      ;
; 0.959 ; ClkDividerN:inst|s_divCounter[9]  ; ClkDividerN:inst|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.225      ;
; 0.960 ; ClkDividerN:inst|s_divCounter[3]  ; ClkDividerN:inst|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.226      ;
; 0.960 ; ClkDividerN:inst|s_divCounter[19] ; ClkDividerN:inst|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.226      ;
; 0.961 ; ClkDividerN:inst|s_divCounter[7]  ; ClkDividerN:inst|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.227      ;
; 0.961 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.227      ;
; 0.961 ; ClkDividerN:inst|s_divCounter[5]  ; ClkDividerN:inst|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.227      ;
; 0.962 ; ClkDividerN:inst|s_divCounter[21] ; ClkDividerN:inst|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.228      ;
; 0.969 ; ClkDividerN:inst|s_divCounter[10] ; ClkDividerN:inst|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.235      ;
; 0.970 ; ClkDividerN:inst|s_divCounter[8]  ; ClkDividerN:inst|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.236      ;
; 0.971 ; ClkDividerN:inst|s_divCounter[2]  ; ClkDividerN:inst|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.237      ;
; 0.971 ; ClkDividerN:inst|s_divCounter[23] ; ClkDividerN:inst|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.237      ;
; 0.974 ; ClkDividerN:inst|s_divCounter[11] ; ClkDividerN:inst|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.240      ;
; 0.974 ; ClkDividerN:inst|s_divCounter[10] ; ClkDividerN:inst|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.240      ;
; 0.975 ; ClkDividerN:inst|s_divCounter[4]  ; ClkDividerN:inst|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.241      ;
; 0.975 ; ClkDividerN:inst|s_divCounter[22] ; ClkDividerN:inst|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.241      ;
; 0.975 ; ClkDividerN:inst|s_divCounter[8]  ; ClkDividerN:inst|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.241      ;
; 0.976 ; ClkDividerN:inst|s_divCounter[20] ; ClkDividerN:inst|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.242      ;
; 0.976 ; ClkDividerN:inst|s_divCounter[2]  ; ClkDividerN:inst|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.242      ;
; 0.980 ; ClkDividerN:inst|s_divCounter[4]  ; ClkDividerN:inst|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.246      ;
; 0.980 ; ClkDividerN:inst|s_divCounter[22] ; ClkDividerN:inst|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.246      ;
; 0.981 ; ClkDividerN:inst|s_divCounter[20] ; ClkDividerN:inst|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.247      ;
; 0.983 ; ClkDividerN:inst|s_divCounter[17] ; ClkDividerN:inst|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.249      ;
; 0.984 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.250      ;
; 0.989 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.255      ;
; 0.994 ; ClkDividerN:inst|s_divCounter[24] ; ClkDividerN:inst|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.260      ;
; 1.001 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.267      ;
; 1.006 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.272      ;
; 1.007 ; ClkDividerN:inst|s_divCounter[16] ; ClkDividerN:inst|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.273      ;
; 1.010 ; ClkDividerN:inst|s_divCounter[6]  ; ClkDividerN:inst|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.276      ;
; 1.012 ; ClkDividerN:inst|s_divCounter[16] ; ClkDividerN:inst|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.278      ;
; 1.015 ; ClkDividerN:inst|s_divCounter[6]  ; ClkDividerN:inst|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.281      ;
; 1.080 ; ClkDividerN:inst|s_divCounter[9]  ; ClkDividerN:inst|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.346      ;
; 1.081 ; ClkDividerN:inst|s_divCounter[3]  ; ClkDividerN:inst|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.347      ;
; 1.081 ; ClkDividerN:inst|s_divCounter[19] ; ClkDividerN:inst|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.347      ;
; 1.082 ; ClkDividerN:inst|s_divCounter[7]  ; ClkDividerN:inst|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.348      ;
; 1.082 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.348      ;
; 1.082 ; ClkDividerN:inst|s_divCounter[5]  ; ClkDividerN:inst|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.348      ;
; 1.083 ; ClkDividerN:inst|s_divCounter[21] ; ClkDividerN:inst|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.349      ;
; 1.085 ; ClkDividerN:inst|s_divCounter[9]  ; ClkDividerN:inst|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.351      ;
; 1.086 ; ClkDividerN:inst|s_divCounter[3]  ; ClkDividerN:inst|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.352      ;
; 1.086 ; ClkDividerN:inst|s_divCounter[19] ; ClkDividerN:inst|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.352      ;
; 1.087 ; ClkDividerN:inst|s_divCounter[7]  ; ClkDividerN:inst|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.353      ;
; 1.087 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.353      ;
; 1.087 ; ClkDividerN:inst|s_divCounter[5]  ; ClkDividerN:inst|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.353      ;
; 1.088 ; ClkDividerN:inst|s_divCounter[21] ; ClkDividerN:inst|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.354      ;
; 1.092 ; ClkDividerN:inst|s_divCounter[23] ; ClkDividerN:inst|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.358      ;
; 1.096 ; ClkDividerN:inst|s_divCounter[8]  ; ClkDividerN:inst|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.362      ;
; 1.097 ; ClkDividerN:inst|s_divCounter[2]  ; ClkDividerN:inst|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.363      ;
; 1.101 ; ClkDividerN:inst|s_divCounter[4]  ; ClkDividerN:inst|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.367      ;
; 1.101 ; ClkDividerN:inst|s_divCounter[8]  ; ClkDividerN:inst|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.367      ;
; 1.101 ; ClkDividerN:inst|s_divCounter[22] ; ClkDividerN:inst|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.367      ;
; 1.102 ; ClkDividerN:inst|s_divCounter[20] ; ClkDividerN:inst|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.368      ;
; 1.102 ; ClkDividerN:inst|s_divCounter[2]  ; ClkDividerN:inst|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.368      ;
; 1.104 ; ClkDividerN:inst|s_divCounter[17] ; ClkDividerN:inst|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.370      ;
; 1.106 ; ClkDividerN:inst|s_divCounter[4]  ; ClkDividerN:inst|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.372      ;
; 1.107 ; ClkDividerN:inst|s_divCounter[20] ; ClkDividerN:inst|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.373      ;
; 1.109 ; ClkDividerN:inst|s_divCounter[17] ; ClkDividerN:inst|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.375      ;
; 1.110 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.376      ;
; 1.113 ; ClkDividerN:inst|s_divCounter[12] ; ClkDividerN:inst|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.381      ;
; 1.115 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.381      ;
; 1.127 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.393      ;
; 1.132 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.398      ;
; 1.133 ; ClkDividerN:inst|s_divCounter[16] ; ClkDividerN:inst|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.399      ;
; 1.136 ; ClkDividerN:inst|s_divCounter[6]  ; ClkDividerN:inst|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.402      ;
; 1.138 ; ClkDividerN:inst|s_divCounter[16] ; ClkDividerN:inst|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.404      ;
; 1.141 ; ClkDividerN:inst|s_divCounter[6]  ; ClkDividerN:inst|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.407      ;
; 1.207 ; ClkDividerN:inst|s_divCounter[3]  ; ClkDividerN:inst|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.473      ;
; 1.207 ; ClkDividerN:inst|s_divCounter[19] ; ClkDividerN:inst|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.473      ;
; 1.208 ; ClkDividerN:inst|s_divCounter[7]  ; ClkDividerN:inst|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.474      ;
; 1.208 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.474      ;
; 1.208 ; ClkDividerN:inst|s_divCounter[5]  ; ClkDividerN:inst|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.474      ;
; 1.209 ; ClkDividerN:inst|s_divCounter[21] ; ClkDividerN:inst|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.475      ;
; 1.212 ; ClkDividerN:inst|s_divCounter[3]  ; ClkDividerN:inst|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.478      ;
; 1.212 ; ClkDividerN:inst|s_divCounter[19] ; ClkDividerN:inst|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.478      ;
; 1.213 ; ClkDividerN:inst|s_divCounter[7]  ; ClkDividerN:inst|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.479      ;
; 1.213 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.479      ;
; 1.213 ; ClkDividerN:inst|s_divCounter[5]  ; ClkDividerN:inst|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.479      ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                       ;
+------------+-----------------+-------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name              ; Note                                           ;
+------------+-----------------+-------------------------+------------------------------------------------+
; 228.21 MHz ; 228.21 MHz      ; CLOCK_50                ;                                                ;
; 705.22 MHz ; 437.64 MHz      ; ClkDividerN:inst|clkOut ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+-------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary               ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; CLOCK_50                ; -3.382 ; -68.073       ;
; ClkDividerN:inst|clkOut ; -0.418 ; -0.829        ;
+-------------------------+--------+---------------+


+-------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary               ;
+-------------------------+-------+---------------+
; Clock                   ; Slack ; End Point TNS ;
+-------------------------+-------+---------------+
; ClkDividerN:inst|clkOut ; 0.355 ; 0.000         ;
; CLOCK_50                ; 0.407 ; 0.000         ;
+-------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; CLOCK_50                ; -3.000 ; -37.695       ;
; ClkDividerN:inst|clkOut ; -1.285 ; -8.995        ;
+-------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                               ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -3.382 ; ClkDividerN:inst|s_divCounter[16] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 4.307      ;
; -3.311 ; ClkDividerN:inst|s_divCounter[23] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 4.236      ;
; -3.283 ; ClkDividerN:inst|s_divCounter[22] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 4.208      ;
; -3.281 ; ClkDividerN:inst|s_divCounter[19] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 4.206      ;
; -3.252 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 4.177      ;
; -3.237 ; ClkDividerN:inst|s_divCounter[11] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.165      ;
; -3.215 ; ClkDividerN:inst|s_divCounter[17] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 4.140      ;
; -3.201 ; ClkDividerN:inst|s_divCounter[20] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 4.126      ;
; -3.136 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.064      ;
; -3.112 ; ClkDividerN:inst|s_divCounter[15] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.039      ;
; -3.105 ; ClkDividerN:inst|s_divCounter[24] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 4.030      ;
; -3.084 ; ClkDividerN:inst|s_divCounter[21] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 4.009      ;
; -3.041 ; ClkDividerN:inst|s_divCounter[8]  ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.969      ;
; -3.040 ; ClkDividerN:inst|s_divCounter[25] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.965      ;
; -3.035 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.963      ;
; -3.034 ; ClkDividerN:inst|s_divCounter[7]  ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.962      ;
; -3.032 ; ClkDividerN:inst|s_divCounter[3]  ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.960      ;
; -2.882 ; ClkDividerN:inst|s_divCounter[10] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.810      ;
; -2.880 ; ClkDividerN:inst|s_divCounter[6]  ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.808      ;
; -2.837 ; ClkDividerN:inst|s_divCounter[2]  ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.765      ;
; -2.770 ; ClkDividerN:inst|s_divCounter[9]  ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.698      ;
; -2.723 ; ClkDividerN:inst|s_divCounter[5]  ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.651      ;
; -2.669 ; ClkDividerN:inst|s_divCounter[14] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.596      ;
; -2.621 ; ClkDividerN:inst|s_divCounter[4]  ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.549      ;
; -2.593 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.521      ;
; -2.593 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.521      ;
; -2.593 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.521      ;
; -2.593 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.521      ;
; -2.593 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.521      ;
; -2.593 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.521      ;
; -2.593 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.521      ;
; -2.593 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.521      ;
; -2.593 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.521      ;
; -2.593 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.521      ;
; -2.569 ; ClkDividerN:inst|s_divCounter[13] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.496      ;
; -2.540 ; ClkDividerN:inst|s_divCounter[15] ; ClkDividerN:inst|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 3.470      ;
; -2.540 ; ClkDividerN:inst|s_divCounter[15] ; ClkDividerN:inst|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 3.470      ;
; -2.540 ; ClkDividerN:inst|s_divCounter[15] ; ClkDividerN:inst|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 3.470      ;
; -2.540 ; ClkDividerN:inst|s_divCounter[15] ; ClkDividerN:inst|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 3.470      ;
; -2.540 ; ClkDividerN:inst|s_divCounter[15] ; ClkDividerN:inst|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 3.470      ;
; -2.540 ; ClkDividerN:inst|s_divCounter[15] ; ClkDividerN:inst|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 3.470      ;
; -2.540 ; ClkDividerN:inst|s_divCounter[15] ; ClkDividerN:inst|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 3.470      ;
; -2.540 ; ClkDividerN:inst|s_divCounter[15] ; ClkDividerN:inst|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 3.470      ;
; -2.540 ; ClkDividerN:inst|s_divCounter[15] ; ClkDividerN:inst|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 3.470      ;
; -2.540 ; ClkDividerN:inst|s_divCounter[15] ; ClkDividerN:inst|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 3.470      ;
; -2.510 ; ClkDividerN:inst|s_divCounter[16] ; ClkDividerN:inst|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.438      ;
; -2.510 ; ClkDividerN:inst|s_divCounter[16] ; ClkDividerN:inst|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.438      ;
; -2.510 ; ClkDividerN:inst|s_divCounter[16] ; ClkDividerN:inst|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.438      ;
; -2.510 ; ClkDividerN:inst|s_divCounter[16] ; ClkDividerN:inst|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.438      ;
; -2.510 ; ClkDividerN:inst|s_divCounter[16] ; ClkDividerN:inst|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.438      ;
; -2.510 ; ClkDividerN:inst|s_divCounter[16] ; ClkDividerN:inst|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.438      ;
; -2.510 ; ClkDividerN:inst|s_divCounter[16] ; ClkDividerN:inst|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.438      ;
; -2.510 ; ClkDividerN:inst|s_divCounter[16] ; ClkDividerN:inst|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.438      ;
; -2.510 ; ClkDividerN:inst|s_divCounter[16] ; ClkDividerN:inst|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.438      ;
; -2.510 ; ClkDividerN:inst|s_divCounter[16] ; ClkDividerN:inst|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.438      ;
; -2.492 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.420      ;
; -2.474 ; ClkDividerN:inst|s_divCounter[12] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.402      ;
; -2.465 ; ClkDividerN:inst|s_divCounter[24] ; ClkDividerN:inst|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.393      ;
; -2.465 ; ClkDividerN:inst|s_divCounter[24] ; ClkDividerN:inst|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.393      ;
; -2.465 ; ClkDividerN:inst|s_divCounter[24] ; ClkDividerN:inst|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.393      ;
; -2.465 ; ClkDividerN:inst|s_divCounter[24] ; ClkDividerN:inst|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.393      ;
; -2.465 ; ClkDividerN:inst|s_divCounter[24] ; ClkDividerN:inst|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.393      ;
; -2.465 ; ClkDividerN:inst|s_divCounter[24] ; ClkDividerN:inst|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.393      ;
; -2.465 ; ClkDividerN:inst|s_divCounter[24] ; ClkDividerN:inst|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.393      ;
; -2.465 ; ClkDividerN:inst|s_divCounter[24] ; ClkDividerN:inst|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.393      ;
; -2.465 ; ClkDividerN:inst|s_divCounter[24] ; ClkDividerN:inst|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.393      ;
; -2.465 ; ClkDividerN:inst|s_divCounter[24] ; ClkDividerN:inst|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.393      ;
; -2.443 ; ClkDividerN:inst|s_divCounter[17] ; ClkDividerN:inst|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.371      ;
; -2.443 ; ClkDividerN:inst|s_divCounter[17] ; ClkDividerN:inst|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.371      ;
; -2.443 ; ClkDividerN:inst|s_divCounter[17] ; ClkDividerN:inst|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.371      ;
; -2.443 ; ClkDividerN:inst|s_divCounter[17] ; ClkDividerN:inst|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.371      ;
; -2.443 ; ClkDividerN:inst|s_divCounter[17] ; ClkDividerN:inst|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.371      ;
; -2.443 ; ClkDividerN:inst|s_divCounter[17] ; ClkDividerN:inst|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.371      ;
; -2.443 ; ClkDividerN:inst|s_divCounter[17] ; ClkDividerN:inst|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.371      ;
; -2.443 ; ClkDividerN:inst|s_divCounter[17] ; ClkDividerN:inst|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.371      ;
; -2.443 ; ClkDividerN:inst|s_divCounter[17] ; ClkDividerN:inst|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.371      ;
; -2.443 ; ClkDividerN:inst|s_divCounter[17] ; ClkDividerN:inst|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.371      ;
; -2.432 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.356      ;
; -2.432 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.356      ;
; -2.432 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.356      ;
; -2.432 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.356      ;
; -2.432 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.356      ;
; -2.432 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.356      ;
; -2.432 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.356      ;
; -2.432 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.356      ;
; -2.432 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.356      ;
; -2.432 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.356      ;
; -2.432 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.356      ;
; -2.432 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.356      ;
; -2.432 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.356      ;
; -2.408 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.336      ;
; -2.403 ; ClkDividerN:inst|s_divCounter[22] ; ClkDividerN:inst|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.331      ;
; -2.403 ; ClkDividerN:inst|s_divCounter[22] ; ClkDividerN:inst|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.331      ;
; -2.403 ; ClkDividerN:inst|s_divCounter[22] ; ClkDividerN:inst|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.331      ;
; -2.403 ; ClkDividerN:inst|s_divCounter[22] ; ClkDividerN:inst|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.331      ;
; -2.403 ; ClkDividerN:inst|s_divCounter[22] ; ClkDividerN:inst|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.331      ;
; -2.403 ; ClkDividerN:inst|s_divCounter[22] ; ClkDividerN:inst|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.331      ;
; -2.403 ; ClkDividerN:inst|s_divCounter[22] ; ClkDividerN:inst|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.331      ;
; -2.403 ; ClkDividerN:inst|s_divCounter[22] ; ClkDividerN:inst|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.331      ;
; -2.403 ; ClkDividerN:inst|s_divCounter[22] ; ClkDividerN:inst|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.331      ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ClkDividerN:inst|clkOut'                                                                                                                 ;
+--------+--------------------------------+--------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -0.418 ; DrinksFSM:inst1|fstate.E50     ; DrinksFSM:inst1|fstate.E7080   ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.071     ; 1.346      ;
; -0.411 ; DrinksFSM:inst1|fstate.E7080   ; DrinksFSM:inst1|fstate.E90Plus ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.071     ; 1.339      ;
; -0.407 ; DrinksFSM:inst1|fstate.E60     ; DrinksFSM:inst1|fstate.E90Plus ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.071     ; 1.335      ;
; -0.262 ; DrinksFSM:inst1|fstate.E60     ; DrinksFSM:inst1|fstate.E7080   ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.071     ; 1.190      ;
; -0.256 ; DrinksFSM:inst1|fstate.E50     ; DrinksFSM:inst1|fstate.E90Plus ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.071     ; 1.184      ;
; -0.120 ; DrinksFSM:inst1|fstate.E7080   ; DrinksFSM:inst1|fstate.E7080   ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.071     ; 1.048      ;
; -0.110 ; DrinksFSM:inst1|fstate.E40     ; DrinksFSM:inst1|fstate.E90Plus ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.071     ; 1.038      ;
; 0.057  ; DrinksFSM:inst1|fstate.E20     ; DrinksFSM:inst1|fstate.E7080   ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.071     ; 0.871      ;
; 0.059  ; DrinksFSM:inst1|fstate.E20     ; DrinksFSM:inst1|fstate.E40     ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.071     ; 0.869      ;
; 0.190  ; DrinksFSM:inst1|fstate.E90Plus ; DrinksFSM:inst1|fstate.E0      ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.071     ; 0.738      ;
; 0.192  ; DrinksFSM:inst1|fstate.E0      ; DrinksFSM:inst1|fstate.E50     ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.071     ; 0.736      ;
; 0.193  ; DrinksFSM:inst1|fstate.E0      ; DrinksFSM:inst1|fstate.E20     ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.071     ; 0.735      ;
; 0.209  ; DrinksFSM:inst1|fstate.E40     ; DrinksFSM:inst1|fstate.E60     ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.071     ; 0.719      ;
; 0.269  ; DrinksFSM:inst1|fstate.E0      ; DrinksFSM:inst1|fstate.E0      ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.071     ; 0.659      ;
+--------+--------------------------------+--------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ClkDividerN:inst|clkOut'                                                                                                                 ;
+-------+--------------------------------+--------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.355 ; DrinksFSM:inst1|fstate.E0      ; DrinksFSM:inst1|fstate.E0      ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.071      ; 0.597      ;
; 0.389 ; DrinksFSM:inst1|fstate.E0      ; DrinksFSM:inst1|fstate.E20     ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.071      ; 0.631      ;
; 0.390 ; DrinksFSM:inst1|fstate.E0      ; DrinksFSM:inst1|fstate.E50     ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.071      ; 0.632      ;
; 0.390 ; DrinksFSM:inst1|fstate.E90Plus ; DrinksFSM:inst1|fstate.E0      ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.071      ; 0.632      ;
; 0.404 ; DrinksFSM:inst1|fstate.E40     ; DrinksFSM:inst1|fstate.E60     ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.071      ; 0.646      ;
; 0.517 ; DrinksFSM:inst1|fstate.E20     ; DrinksFSM:inst1|fstate.E7080   ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.071      ; 0.759      ;
; 0.517 ; DrinksFSM:inst1|fstate.E20     ; DrinksFSM:inst1|fstate.E40     ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.071      ; 0.759      ;
; 0.725 ; DrinksFSM:inst1|fstate.E40     ; DrinksFSM:inst1|fstate.E90Plus ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.071      ; 0.967      ;
; 0.731 ; DrinksFSM:inst1|fstate.E7080   ; DrinksFSM:inst1|fstate.E7080   ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.071      ; 0.973      ;
; 0.836 ; DrinksFSM:inst1|fstate.E50     ; DrinksFSM:inst1|fstate.E90Plus ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.071      ; 1.078      ;
; 0.836 ; DrinksFSM:inst1|fstate.E60     ; DrinksFSM:inst1|fstate.E7080   ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.071      ; 1.078      ;
; 0.841 ; DrinksFSM:inst1|fstate.E7080   ; DrinksFSM:inst1|fstate.E90Plus ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.071      ; 1.083      ;
; 0.914 ; DrinksFSM:inst1|fstate.E50     ; DrinksFSM:inst1|fstate.E7080   ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.071      ; 1.156      ;
; 0.984 ; DrinksFSM:inst1|fstate.E60     ; DrinksFSM:inst1|fstate.E90Plus ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.071      ; 1.226      ;
+-------+--------------------------------+--------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                               ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.407 ; ClkDividerN:inst|s_divCounter[25] ; ClkDividerN:inst|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.649      ;
; 0.585 ; ClkDividerN:inst|s_divCounter[10] ; ClkDividerN:inst|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.828      ;
; 0.587 ; ClkDividerN:inst|s_divCounter[2]  ; ClkDividerN:inst|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.830      ;
; 0.587 ; ClkDividerN:inst|s_divCounter[3]  ; ClkDividerN:inst|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.830      ;
; 0.587 ; ClkDividerN:inst|s_divCounter[8]  ; ClkDividerN:inst|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.830      ;
; 0.587 ; ClkDividerN:inst|s_divCounter[9]  ; ClkDividerN:inst|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.830      ;
; 0.588 ; ClkDividerN:inst|s_divCounter[7]  ; ClkDividerN:inst|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.831      ;
; 0.588 ; ClkDividerN:inst|s_divCounter[19] ; ClkDividerN:inst|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.830      ;
; 0.589 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.832      ;
; 0.589 ; ClkDividerN:inst|s_divCounter[5]  ; ClkDividerN:inst|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.832      ;
; 0.591 ; ClkDividerN:inst|s_divCounter[21] ; ClkDividerN:inst|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.833      ;
; 0.592 ; ClkDividerN:inst|s_divCounter[4]  ; ClkDividerN:inst|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.835      ;
; 0.593 ; ClkDividerN:inst|s_divCounter[20] ; ClkDividerN:inst|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.835      ;
; 0.593 ; ClkDividerN:inst|s_divCounter[22] ; ClkDividerN:inst|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.835      ;
; 0.598 ; ClkDividerN:inst|s_divCounter[23] ; ClkDividerN:inst|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.840      ;
; 0.599 ; ClkDividerN:inst|s_divCounter[12] ; ClkDividerN:inst|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.842      ;
; 0.601 ; ClkDividerN:inst|s_divCounter[11] ; ClkDividerN:inst|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.844      ;
; 0.609 ; ClkDividerN:inst|s_divCounter[24] ; ClkDividerN:inst|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.851      ;
; 0.610 ; ClkDividerN:inst|s_divCounter[17] ; ClkDividerN:inst|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.852      ;
; 0.616 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.858      ;
; 0.618 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.861      ;
; 0.620 ; ClkDividerN:inst|s_divCounter[16] ; ClkDividerN:inst|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.862      ;
; 0.623 ; ClkDividerN:inst|s_divCounter[6]  ; ClkDividerN:inst|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.866      ;
; 0.873 ; ClkDividerN:inst|s_divCounter[3]  ; ClkDividerN:inst|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.116      ;
; 0.873 ; ClkDividerN:inst|s_divCounter[10] ; ClkDividerN:inst|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.116      ;
; 0.874 ; ClkDividerN:inst|s_divCounter[9]  ; ClkDividerN:inst|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.117      ;
; 0.874 ; ClkDividerN:inst|s_divCounter[19] ; ClkDividerN:inst|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.116      ;
; 0.875 ; ClkDividerN:inst|s_divCounter[7]  ; ClkDividerN:inst|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.118      ;
; 0.875 ; ClkDividerN:inst|s_divCounter[2]  ; ClkDividerN:inst|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.118      ;
; 0.875 ; ClkDividerN:inst|s_divCounter[8]  ; ClkDividerN:inst|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.118      ;
; 0.876 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.119      ;
; 0.876 ; ClkDividerN:inst|s_divCounter[5]  ; ClkDividerN:inst|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.119      ;
; 0.878 ; ClkDividerN:inst|s_divCounter[21] ; ClkDividerN:inst|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.120      ;
; 0.880 ; ClkDividerN:inst|s_divCounter[4]  ; ClkDividerN:inst|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.123      ;
; 0.881 ; ClkDividerN:inst|s_divCounter[20] ; ClkDividerN:inst|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.123      ;
; 0.881 ; ClkDividerN:inst|s_divCounter[22] ; ClkDividerN:inst|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.123      ;
; 0.884 ; ClkDividerN:inst|s_divCounter[10] ; ClkDividerN:inst|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.127      ;
; 0.885 ; ClkDividerN:inst|s_divCounter[23] ; ClkDividerN:inst|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.127      ;
; 0.886 ; ClkDividerN:inst|s_divCounter[2]  ; ClkDividerN:inst|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.129      ;
; 0.886 ; ClkDividerN:inst|s_divCounter[8]  ; ClkDividerN:inst|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.129      ;
; 0.887 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.130      ;
; 0.888 ; ClkDividerN:inst|s_divCounter[11] ; ClkDividerN:inst|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.131      ;
; 0.891 ; ClkDividerN:inst|s_divCounter[4]  ; ClkDividerN:inst|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.134      ;
; 0.892 ; ClkDividerN:inst|s_divCounter[20] ; ClkDividerN:inst|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.134      ;
; 0.892 ; ClkDividerN:inst|s_divCounter[22] ; ClkDividerN:inst|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.134      ;
; 0.897 ; ClkDividerN:inst|s_divCounter[24] ; ClkDividerN:inst|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.139      ;
; 0.897 ; ClkDividerN:inst|s_divCounter[17] ; ClkDividerN:inst|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.139      ;
; 0.898 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.141      ;
; 0.904 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.146      ;
; 0.908 ; ClkDividerN:inst|s_divCounter[16] ; ClkDividerN:inst|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.150      ;
; 0.911 ; ClkDividerN:inst|s_divCounter[6]  ; ClkDividerN:inst|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.154      ;
; 0.915 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.157      ;
; 0.919 ; ClkDividerN:inst|s_divCounter[16] ; ClkDividerN:inst|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.161      ;
; 0.922 ; ClkDividerN:inst|s_divCounter[6]  ; ClkDividerN:inst|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.165      ;
; 0.972 ; ClkDividerN:inst|s_divCounter[3]  ; ClkDividerN:inst|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.215      ;
; 0.973 ; ClkDividerN:inst|s_divCounter[9]  ; ClkDividerN:inst|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.216      ;
; 0.973 ; ClkDividerN:inst|s_divCounter[19] ; ClkDividerN:inst|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.215      ;
; 0.974 ; ClkDividerN:inst|s_divCounter[7]  ; ClkDividerN:inst|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.217      ;
; 0.975 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.218      ;
; 0.975 ; ClkDividerN:inst|s_divCounter[5]  ; ClkDividerN:inst|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.218      ;
; 0.977 ; ClkDividerN:inst|s_divCounter[21] ; ClkDividerN:inst|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.219      ;
; 0.983 ; ClkDividerN:inst|s_divCounter[3]  ; ClkDividerN:inst|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.226      ;
; 0.984 ; ClkDividerN:inst|s_divCounter[9]  ; ClkDividerN:inst|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.227      ;
; 0.984 ; ClkDividerN:inst|s_divCounter[19] ; ClkDividerN:inst|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.226      ;
; 0.984 ; ClkDividerN:inst|s_divCounter[23] ; ClkDividerN:inst|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.226      ;
; 0.985 ; ClkDividerN:inst|s_divCounter[7]  ; ClkDividerN:inst|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.228      ;
; 0.985 ; ClkDividerN:inst|s_divCounter[2]  ; ClkDividerN:inst|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.228      ;
; 0.985 ; ClkDividerN:inst|s_divCounter[8]  ; ClkDividerN:inst|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.228      ;
; 0.986 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.229      ;
; 0.986 ; ClkDividerN:inst|s_divCounter[5]  ; ClkDividerN:inst|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.229      ;
; 0.988 ; ClkDividerN:inst|s_divCounter[21] ; ClkDividerN:inst|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.230      ;
; 0.990 ; ClkDividerN:inst|s_divCounter[4]  ; ClkDividerN:inst|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.233      ;
; 0.991 ; ClkDividerN:inst|s_divCounter[20] ; ClkDividerN:inst|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.233      ;
; 0.991 ; ClkDividerN:inst|s_divCounter[22] ; ClkDividerN:inst|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.233      ;
; 0.996 ; ClkDividerN:inst|s_divCounter[17] ; ClkDividerN:inst|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.238      ;
; 0.996 ; ClkDividerN:inst|s_divCounter[2]  ; ClkDividerN:inst|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.239      ;
; 0.996 ; ClkDividerN:inst|s_divCounter[8]  ; ClkDividerN:inst|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.239      ;
; 0.997 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.240      ;
; 1.001 ; ClkDividerN:inst|s_divCounter[4]  ; ClkDividerN:inst|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.244      ;
; 1.002 ; ClkDividerN:inst|s_divCounter[20] ; ClkDividerN:inst|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.244      ;
; 1.005 ; ClkDividerN:inst|s_divCounter[12] ; ClkDividerN:inst|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.075      ; 1.251      ;
; 1.007 ; ClkDividerN:inst|s_divCounter[17] ; ClkDividerN:inst|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.249      ;
; 1.008 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.251      ;
; 1.014 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.256      ;
; 1.018 ; ClkDividerN:inst|s_divCounter[16] ; ClkDividerN:inst|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.260      ;
; 1.021 ; ClkDividerN:inst|s_divCounter[6]  ; ClkDividerN:inst|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.264      ;
; 1.025 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.267      ;
; 1.029 ; ClkDividerN:inst|s_divCounter[16] ; ClkDividerN:inst|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.271      ;
; 1.032 ; ClkDividerN:inst|s_divCounter[6]  ; ClkDividerN:inst|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.275      ;
; 1.082 ; ClkDividerN:inst|s_divCounter[3]  ; ClkDividerN:inst|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.325      ;
; 1.083 ; ClkDividerN:inst|s_divCounter[19] ; ClkDividerN:inst|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.325      ;
; 1.084 ; ClkDividerN:inst|s_divCounter[7]  ; ClkDividerN:inst|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.327      ;
; 1.085 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.328      ;
; 1.085 ; ClkDividerN:inst|s_divCounter[5]  ; ClkDividerN:inst|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.328      ;
; 1.087 ; ClkDividerN:inst|s_divCounter[21] ; ClkDividerN:inst|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.329      ;
; 1.093 ; ClkDividerN:inst|s_divCounter[3]  ; ClkDividerN:inst|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.336      ;
; 1.094 ; ClkDividerN:inst|s_divCounter[19] ; ClkDividerN:inst|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.336      ;
; 1.095 ; ClkDividerN:inst|s_divCounter[7]  ; ClkDividerN:inst|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.338      ;
; 1.095 ; ClkDividerN:inst|s_divCounter[2]  ; ClkDividerN:inst|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.338      ;
; 1.096 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.339      ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary               ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; CLOCK_50                ; -1.447 ; -22.207       ;
; ClkDividerN:inst|clkOut ; 0.225  ; 0.000         ;
+-------------------------+--------+---------------+


+-------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary               ;
+-------------------------+-------+---------------+
; Clock                   ; Slack ; End Point TNS ;
+-------------------------+-------+---------------+
; ClkDividerN:inst|clkOut ; 0.183 ; 0.000         ;
; CLOCK_50                ; 0.204 ; 0.000         ;
+-------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; CLOCK_50                ; -3.000 ; -31.687       ;
; ClkDividerN:inst|clkOut ; -1.000 ; -7.000        ;
+-------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                               ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -1.447 ; ClkDividerN:inst|s_divCounter[19] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 2.390      ;
; -1.442 ; ClkDividerN:inst|s_divCounter[22] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 2.385      ;
; -1.432 ; ClkDividerN:inst|s_divCounter[16] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 2.375      ;
; -1.404 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 2.347      ;
; -1.381 ; ClkDividerN:inst|s_divCounter[20] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 2.324      ;
; -1.358 ; ClkDividerN:inst|s_divCounter[23] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 2.301      ;
; -1.326 ; ClkDividerN:inst|s_divCounter[11] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.272      ;
; -1.322 ; ClkDividerN:inst|s_divCounter[24] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 2.265      ;
; -1.308 ; ClkDividerN:inst|s_divCounter[21] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 2.251      ;
; -1.307 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.253      ;
; -1.293 ; ClkDividerN:inst|s_divCounter[3]  ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.239      ;
; -1.289 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.235      ;
; -1.282 ; ClkDividerN:inst|s_divCounter[17] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 2.225      ;
; -1.217 ; ClkDividerN:inst|s_divCounter[15] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.162      ;
; -1.213 ; ClkDividerN:inst|s_divCounter[25] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 2.156      ;
; -1.185 ; ClkDividerN:inst|s_divCounter[8]  ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.131      ;
; -1.185 ; ClkDividerN:inst|s_divCounter[7]  ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.131      ;
; -1.155 ; ClkDividerN:inst|s_divCounter[2]  ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.101      ;
; -1.121 ; ClkDividerN:inst|s_divCounter[5]  ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.067      ;
; -1.099 ; ClkDividerN:inst|s_divCounter[10] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.045      ;
; -1.096 ; ClkDividerN:inst|s_divCounter[6]  ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.042      ;
; -1.058 ; ClkDividerN:inst|s_divCounter[4]  ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.004      ;
; -1.053 ; ClkDividerN:inst|s_divCounter[14] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.998      ;
; -1.041 ; ClkDividerN:inst|s_divCounter[9]  ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.987      ;
; -1.006 ; ClkDividerN:inst|s_divCounter[13] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.951      ;
; -0.962 ; ClkDividerN:inst|s_divCounter[12] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.908      ;
; -0.873 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.819      ;
; -0.864 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.810      ;
; -0.849 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.795      ;
; -0.849 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.795      ;
; -0.849 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.795      ;
; -0.849 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.795      ;
; -0.849 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.795      ;
; -0.849 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.795      ;
; -0.849 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.795      ;
; -0.849 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.795      ;
; -0.849 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.795      ;
; -0.849 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.795      ;
; -0.825 ; ClkDividerN:inst|s_divCounter[15] ; ClkDividerN:inst|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.773      ;
; -0.825 ; ClkDividerN:inst|s_divCounter[15] ; ClkDividerN:inst|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.773      ;
; -0.825 ; ClkDividerN:inst|s_divCounter[15] ; ClkDividerN:inst|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.773      ;
; -0.825 ; ClkDividerN:inst|s_divCounter[15] ; ClkDividerN:inst|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.773      ;
; -0.825 ; ClkDividerN:inst|s_divCounter[15] ; ClkDividerN:inst|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.773      ;
; -0.825 ; ClkDividerN:inst|s_divCounter[15] ; ClkDividerN:inst|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.773      ;
; -0.825 ; ClkDividerN:inst|s_divCounter[15] ; ClkDividerN:inst|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.773      ;
; -0.825 ; ClkDividerN:inst|s_divCounter[15] ; ClkDividerN:inst|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.773      ;
; -0.825 ; ClkDividerN:inst|s_divCounter[15] ; ClkDividerN:inst|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.773      ;
; -0.825 ; ClkDividerN:inst|s_divCounter[15] ; ClkDividerN:inst|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.773      ;
; -0.813 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.759      ;
; -0.805 ; ClkDividerN:inst|s_divCounter[19] ; ClkDividerN:inst|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.751      ;
; -0.805 ; ClkDividerN:inst|s_divCounter[19] ; ClkDividerN:inst|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.751      ;
; -0.805 ; ClkDividerN:inst|s_divCounter[19] ; ClkDividerN:inst|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.751      ;
; -0.805 ; ClkDividerN:inst|s_divCounter[19] ; ClkDividerN:inst|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.751      ;
; -0.805 ; ClkDividerN:inst|s_divCounter[19] ; ClkDividerN:inst|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.751      ;
; -0.805 ; ClkDividerN:inst|s_divCounter[19] ; ClkDividerN:inst|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.751      ;
; -0.805 ; ClkDividerN:inst|s_divCounter[19] ; ClkDividerN:inst|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.751      ;
; -0.805 ; ClkDividerN:inst|s_divCounter[19] ; ClkDividerN:inst|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.751      ;
; -0.805 ; ClkDividerN:inst|s_divCounter[19] ; ClkDividerN:inst|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.751      ;
; -0.805 ; ClkDividerN:inst|s_divCounter[19] ; ClkDividerN:inst|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.751      ;
; -0.804 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.750      ;
; -0.801 ; ClkDividerN:inst|s_divCounter[3]  ; ClkDividerN:inst|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.747      ;
; -0.801 ; ClkDividerN:inst|s_divCounter[16] ; ClkDividerN:inst|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.747      ;
; -0.801 ; ClkDividerN:inst|s_divCounter[16] ; ClkDividerN:inst|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.747      ;
; -0.801 ; ClkDividerN:inst|s_divCounter[16] ; ClkDividerN:inst|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.747      ;
; -0.801 ; ClkDividerN:inst|s_divCounter[16] ; ClkDividerN:inst|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.747      ;
; -0.801 ; ClkDividerN:inst|s_divCounter[16] ; ClkDividerN:inst|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.747      ;
; -0.801 ; ClkDividerN:inst|s_divCounter[16] ; ClkDividerN:inst|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.747      ;
; -0.801 ; ClkDividerN:inst|s_divCounter[16] ; ClkDividerN:inst|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.747      ;
; -0.801 ; ClkDividerN:inst|s_divCounter[16] ; ClkDividerN:inst|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.747      ;
; -0.801 ; ClkDividerN:inst|s_divCounter[16] ; ClkDividerN:inst|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.747      ;
; -0.801 ; ClkDividerN:inst|s_divCounter[16] ; ClkDividerN:inst|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.747      ;
; -0.800 ; ClkDividerN:inst|s_divCounter[22] ; ClkDividerN:inst|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.746      ;
; -0.800 ; ClkDividerN:inst|s_divCounter[22] ; ClkDividerN:inst|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.746      ;
; -0.800 ; ClkDividerN:inst|s_divCounter[22] ; ClkDividerN:inst|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.746      ;
; -0.800 ; ClkDividerN:inst|s_divCounter[22] ; ClkDividerN:inst|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.746      ;
; -0.800 ; ClkDividerN:inst|s_divCounter[22] ; ClkDividerN:inst|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.746      ;
; -0.800 ; ClkDividerN:inst|s_divCounter[22] ; ClkDividerN:inst|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.746      ;
; -0.800 ; ClkDividerN:inst|s_divCounter[22] ; ClkDividerN:inst|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.746      ;
; -0.800 ; ClkDividerN:inst|s_divCounter[22] ; ClkDividerN:inst|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.746      ;
; -0.800 ; ClkDividerN:inst|s_divCounter[22] ; ClkDividerN:inst|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.746      ;
; -0.800 ; ClkDividerN:inst|s_divCounter[22] ; ClkDividerN:inst|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.746      ;
; -0.789 ; ClkDividerN:inst|s_divCounter[2]  ; ClkDividerN:inst|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.735      ;
; -0.782 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.728      ;
; -0.779 ; ClkDividerN:inst|s_divCounter[24] ; ClkDividerN:inst|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.725      ;
; -0.779 ; ClkDividerN:inst|s_divCounter[24] ; ClkDividerN:inst|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.725      ;
; -0.779 ; ClkDividerN:inst|s_divCounter[24] ; ClkDividerN:inst|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.725      ;
; -0.779 ; ClkDividerN:inst|s_divCounter[24] ; ClkDividerN:inst|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.725      ;
; -0.779 ; ClkDividerN:inst|s_divCounter[24] ; ClkDividerN:inst|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.725      ;
; -0.779 ; ClkDividerN:inst|s_divCounter[24] ; ClkDividerN:inst|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.725      ;
; -0.779 ; ClkDividerN:inst|s_divCounter[24] ; ClkDividerN:inst|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.725      ;
; -0.779 ; ClkDividerN:inst|s_divCounter[24] ; ClkDividerN:inst|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.725      ;
; -0.779 ; ClkDividerN:inst|s_divCounter[24] ; ClkDividerN:inst|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.725      ;
; -0.779 ; ClkDividerN:inst|s_divCounter[24] ; ClkDividerN:inst|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.725      ;
; -0.760 ; ClkDividerN:inst|s_divCounter[17] ; ClkDividerN:inst|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.706      ;
; -0.760 ; ClkDividerN:inst|s_divCounter[17] ; ClkDividerN:inst|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.706      ;
; -0.760 ; ClkDividerN:inst|s_divCounter[17] ; ClkDividerN:inst|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.706      ;
; -0.760 ; ClkDividerN:inst|s_divCounter[17] ; ClkDividerN:inst|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.706      ;
; -0.760 ; ClkDividerN:inst|s_divCounter[17] ; ClkDividerN:inst|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.706      ;
; -0.760 ; ClkDividerN:inst|s_divCounter[17] ; ClkDividerN:inst|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.706      ;
; -0.760 ; ClkDividerN:inst|s_divCounter[17] ; ClkDividerN:inst|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.706      ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ClkDividerN:inst|clkOut'                                                                                                                ;
+-------+--------------------------------+--------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.225 ; DrinksFSM:inst1|fstate.E50     ; DrinksFSM:inst1|fstate.E7080   ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.040     ; 0.722      ;
; 0.234 ; DrinksFSM:inst1|fstate.E60     ; DrinksFSM:inst1|fstate.E90Plus ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.040     ; 0.713      ;
; 0.234 ; DrinksFSM:inst1|fstate.E7080   ; DrinksFSM:inst1|fstate.E90Plus ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.040     ; 0.713      ;
; 0.321 ; DrinksFSM:inst1|fstate.E60     ; DrinksFSM:inst1|fstate.E7080   ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.040     ; 0.626      ;
; 0.324 ; DrinksFSM:inst1|fstate.E50     ; DrinksFSM:inst1|fstate.E90Plus ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.040     ; 0.623      ;
; 0.389 ; DrinksFSM:inst1|fstate.E7080   ; DrinksFSM:inst1|fstate.E7080   ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.040     ; 0.558      ;
; 0.396 ; DrinksFSM:inst1|fstate.E40     ; DrinksFSM:inst1|fstate.E90Plus ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.040     ; 0.551      ;
; 0.491 ; DrinksFSM:inst1|fstate.E20     ; DrinksFSM:inst1|fstate.E7080   ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.040     ; 0.456      ;
; 0.493 ; DrinksFSM:inst1|fstate.E20     ; DrinksFSM:inst1|fstate.E40     ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.040     ; 0.454      ;
; 0.569 ; DrinksFSM:inst1|fstate.E40     ; DrinksFSM:inst1|fstate.E60     ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.040     ; 0.378      ;
; 0.570 ; DrinksFSM:inst1|fstate.E90Plus ; DrinksFSM:inst1|fstate.E0      ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.040     ; 0.377      ;
; 0.570 ; DrinksFSM:inst1|fstate.E0      ; DrinksFSM:inst1|fstate.E50     ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.040     ; 0.377      ;
; 0.571 ; DrinksFSM:inst1|fstate.E0      ; DrinksFSM:inst1|fstate.E20     ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.040     ; 0.376      ;
; 0.597 ; DrinksFSM:inst1|fstate.E0      ; DrinksFSM:inst1|fstate.E0      ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.040     ; 0.350      ;
+-------+--------------------------------+--------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ClkDividerN:inst|clkOut'                                                                                                                 ;
+-------+--------------------------------+--------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.183 ; DrinksFSM:inst1|fstate.E0      ; DrinksFSM:inst1|fstate.E0      ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.040      ; 0.307      ;
; 0.193 ; DrinksFSM:inst1|fstate.E40     ; DrinksFSM:inst1|fstate.E60     ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.040      ; 0.317      ;
; 0.199 ; DrinksFSM:inst1|fstate.E0      ; DrinksFSM:inst1|fstate.E50     ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.040      ; 0.323      ;
; 0.199 ; DrinksFSM:inst1|fstate.E0      ; DrinksFSM:inst1|fstate.E20     ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.040      ; 0.323      ;
; 0.199 ; DrinksFSM:inst1|fstate.E90Plus ; DrinksFSM:inst1|fstate.E0      ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.040      ; 0.323      ;
; 0.254 ; DrinksFSM:inst1|fstate.E20     ; DrinksFSM:inst1|fstate.E40     ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.040      ; 0.378      ;
; 0.256 ; DrinksFSM:inst1|fstate.E20     ; DrinksFSM:inst1|fstate.E7080   ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.040      ; 0.380      ;
; 0.347 ; DrinksFSM:inst1|fstate.E40     ; DrinksFSM:inst1|fstate.E90Plus ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.040      ; 0.471      ;
; 0.350 ; DrinksFSM:inst1|fstate.E7080   ; DrinksFSM:inst1|fstate.E7080   ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.040      ; 0.474      ;
; 0.405 ; DrinksFSM:inst1|fstate.E50     ; DrinksFSM:inst1|fstate.E90Plus ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.040      ; 0.529      ;
; 0.406 ; DrinksFSM:inst1|fstate.E60     ; DrinksFSM:inst1|fstate.E7080   ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.040      ; 0.530      ;
; 0.409 ; DrinksFSM:inst1|fstate.E7080   ; DrinksFSM:inst1|fstate.E90Plus ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.040      ; 0.533      ;
; 0.450 ; DrinksFSM:inst1|fstate.E50     ; DrinksFSM:inst1|fstate.E7080   ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.040      ; 0.574      ;
; 0.487 ; DrinksFSM:inst1|fstate.E60     ; DrinksFSM:inst1|fstate.E90Plus ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.040      ; 0.611      ;
+-------+--------------------------------+--------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                               ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.204 ; ClkDividerN:inst|s_divCounter[25] ; ClkDividerN:inst|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.329      ;
; 0.293 ; ClkDividerN:inst|s_divCounter[2]  ; ClkDividerN:inst|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.418      ;
; 0.293 ; ClkDividerN:inst|s_divCounter[3]  ; ClkDividerN:inst|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.418      ;
; 0.293 ; ClkDividerN:inst|s_divCounter[9]  ; ClkDividerN:inst|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.418      ;
; 0.293 ; ClkDividerN:inst|s_divCounter[10] ; ClkDividerN:inst|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.418      ;
; 0.294 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.419      ;
; 0.294 ; ClkDividerN:inst|s_divCounter[5]  ; ClkDividerN:inst|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.419      ;
; 0.294 ; ClkDividerN:inst|s_divCounter[7]  ; ClkDividerN:inst|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.419      ;
; 0.294 ; ClkDividerN:inst|s_divCounter[8]  ; ClkDividerN:inst|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.419      ;
; 0.294 ; ClkDividerN:inst|s_divCounter[19] ; ClkDividerN:inst|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.419      ;
; 0.294 ; ClkDividerN:inst|s_divCounter[21] ; ClkDividerN:inst|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.419      ;
; 0.295 ; ClkDividerN:inst|s_divCounter[4]  ; ClkDividerN:inst|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.420      ;
; 0.295 ; ClkDividerN:inst|s_divCounter[20] ; ClkDividerN:inst|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.420      ;
; 0.296 ; ClkDividerN:inst|s_divCounter[22] ; ClkDividerN:inst|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.421      ;
; 0.299 ; ClkDividerN:inst|s_divCounter[12] ; ClkDividerN:inst|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.424      ;
; 0.300 ; ClkDividerN:inst|s_divCounter[11] ; ClkDividerN:inst|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; ClkDividerN:inst|s_divCounter[23] ; ClkDividerN:inst|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.425      ;
; 0.306 ; ClkDividerN:inst|s_divCounter[17] ; ClkDividerN:inst|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.431      ;
; 0.306 ; ClkDividerN:inst|s_divCounter[24] ; ClkDividerN:inst|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.431      ;
; 0.309 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.434      ;
; 0.311 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.436      ;
; 0.312 ; ClkDividerN:inst|s_divCounter[16] ; ClkDividerN:inst|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.437      ;
; 0.313 ; ClkDividerN:inst|s_divCounter[6]  ; ClkDividerN:inst|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.438      ;
; 0.442 ; ClkDividerN:inst|s_divCounter[9]  ; ClkDividerN:inst|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.567      ;
; 0.442 ; ClkDividerN:inst|s_divCounter[3]  ; ClkDividerN:inst|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.567      ;
; 0.443 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.568      ;
; 0.443 ; ClkDividerN:inst|s_divCounter[7]  ; ClkDividerN:inst|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.568      ;
; 0.443 ; ClkDividerN:inst|s_divCounter[19] ; ClkDividerN:inst|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.568      ;
; 0.443 ; ClkDividerN:inst|s_divCounter[21] ; ClkDividerN:inst|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.568      ;
; 0.443 ; ClkDividerN:inst|s_divCounter[5]  ; ClkDividerN:inst|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.568      ;
; 0.449 ; ClkDividerN:inst|s_divCounter[11] ; ClkDividerN:inst|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.574      ;
; 0.449 ; ClkDividerN:inst|s_divCounter[23] ; ClkDividerN:inst|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.574      ;
; 0.451 ; ClkDividerN:inst|s_divCounter[2]  ; ClkDividerN:inst|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.576      ;
; 0.451 ; ClkDividerN:inst|s_divCounter[10] ; ClkDividerN:inst|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.576      ;
; 0.452 ; ClkDividerN:inst|s_divCounter[8]  ; ClkDividerN:inst|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.577      ;
; 0.453 ; ClkDividerN:inst|s_divCounter[4]  ; ClkDividerN:inst|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.578      ;
; 0.453 ; ClkDividerN:inst|s_divCounter[20] ; ClkDividerN:inst|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.578      ;
; 0.454 ; ClkDividerN:inst|s_divCounter[22] ; ClkDividerN:inst|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.579      ;
; 0.454 ; ClkDividerN:inst|s_divCounter[2]  ; ClkDividerN:inst|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.579      ;
; 0.454 ; ClkDividerN:inst|s_divCounter[10] ; ClkDividerN:inst|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.579      ;
; 0.455 ; ClkDividerN:inst|s_divCounter[17] ; ClkDividerN:inst|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.580      ;
; 0.455 ; ClkDividerN:inst|s_divCounter[8]  ; ClkDividerN:inst|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.580      ;
; 0.456 ; ClkDividerN:inst|s_divCounter[20] ; ClkDividerN:inst|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.581      ;
; 0.456 ; ClkDividerN:inst|s_divCounter[4]  ; ClkDividerN:inst|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.581      ;
; 0.457 ; ClkDividerN:inst|s_divCounter[22] ; ClkDividerN:inst|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.582      ;
; 0.458 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.583      ;
; 0.461 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.586      ;
; 0.464 ; ClkDividerN:inst|s_divCounter[24] ; ClkDividerN:inst|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.589      ;
; 0.469 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.594      ;
; 0.470 ; ClkDividerN:inst|s_divCounter[16] ; ClkDividerN:inst|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.595      ;
; 0.471 ; ClkDividerN:inst|s_divCounter[6]  ; ClkDividerN:inst|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.596      ;
; 0.472 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.597      ;
; 0.473 ; ClkDividerN:inst|s_divCounter[16] ; ClkDividerN:inst|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.598      ;
; 0.474 ; ClkDividerN:inst|s_divCounter[6]  ; ClkDividerN:inst|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.599      ;
; 0.505 ; ClkDividerN:inst|s_divCounter[9]  ; ClkDividerN:inst|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.630      ;
; 0.505 ; ClkDividerN:inst|s_divCounter[3]  ; ClkDividerN:inst|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.630      ;
; 0.506 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.631      ;
; 0.506 ; ClkDividerN:inst|s_divCounter[7]  ; ClkDividerN:inst|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.631      ;
; 0.506 ; ClkDividerN:inst|s_divCounter[19] ; ClkDividerN:inst|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.631      ;
; 0.506 ; ClkDividerN:inst|s_divCounter[21] ; ClkDividerN:inst|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.631      ;
; 0.506 ; ClkDividerN:inst|s_divCounter[5]  ; ClkDividerN:inst|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.631      ;
; 0.508 ; ClkDividerN:inst|s_divCounter[9]  ; ClkDividerN:inst|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.633      ;
; 0.508 ; ClkDividerN:inst|s_divCounter[3]  ; ClkDividerN:inst|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.633      ;
; 0.509 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.634      ;
; 0.509 ; ClkDividerN:inst|s_divCounter[7]  ; ClkDividerN:inst|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.634      ;
; 0.509 ; ClkDividerN:inst|s_divCounter[19] ; ClkDividerN:inst|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.634      ;
; 0.509 ; ClkDividerN:inst|s_divCounter[21] ; ClkDividerN:inst|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.634      ;
; 0.509 ; ClkDividerN:inst|s_divCounter[5]  ; ClkDividerN:inst|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.634      ;
; 0.512 ; ClkDividerN:inst|s_divCounter[23] ; ClkDividerN:inst|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.637      ;
; 0.517 ; ClkDividerN:inst|s_divCounter[2]  ; ClkDividerN:inst|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.642      ;
; 0.518 ; ClkDividerN:inst|s_divCounter[17] ; ClkDividerN:inst|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.643      ;
; 0.518 ; ClkDividerN:inst|s_divCounter[8]  ; ClkDividerN:inst|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.643      ;
; 0.519 ; ClkDividerN:inst|s_divCounter[20] ; ClkDividerN:inst|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.644      ;
; 0.519 ; ClkDividerN:inst|s_divCounter[4]  ; ClkDividerN:inst|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.644      ;
; 0.520 ; ClkDividerN:inst|s_divCounter[2]  ; ClkDividerN:inst|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.645      ;
; 0.520 ; ClkDividerN:inst|s_divCounter[22] ; ClkDividerN:inst|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.645      ;
; 0.521 ; ClkDividerN:inst|s_divCounter[17] ; ClkDividerN:inst|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.646      ;
; 0.521 ; ClkDividerN:inst|s_divCounter[8]  ; ClkDividerN:inst|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.646      ;
; 0.522 ; ClkDividerN:inst|s_divCounter[20] ; ClkDividerN:inst|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.647      ;
; 0.522 ; ClkDividerN:inst|s_divCounter[4]  ; ClkDividerN:inst|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.647      ;
; 0.523 ; ClkDividerN:inst|s_divCounter[12] ; ClkDividerN:inst|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.044      ; 0.651      ;
; 0.524 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.649      ;
; 0.527 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.652      ;
; 0.535 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.660      ;
; 0.536 ; ClkDividerN:inst|s_divCounter[16] ; ClkDividerN:inst|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.661      ;
; 0.537 ; ClkDividerN:inst|s_divCounter[6]  ; ClkDividerN:inst|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.662      ;
; 0.538 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.663      ;
; 0.539 ; ClkDividerN:inst|s_divCounter[16] ; ClkDividerN:inst|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.664      ;
; 0.540 ; ClkDividerN:inst|s_divCounter[6]  ; ClkDividerN:inst|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.665      ;
; 0.571 ; ClkDividerN:inst|s_divCounter[3]  ; ClkDividerN:inst|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.696      ;
; 0.572 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.697      ;
; 0.572 ; ClkDividerN:inst|s_divCounter[7]  ; ClkDividerN:inst|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.697      ;
; 0.572 ; ClkDividerN:inst|s_divCounter[19] ; ClkDividerN:inst|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.697      ;
; 0.572 ; ClkDividerN:inst|s_divCounter[21] ; ClkDividerN:inst|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.697      ;
; 0.572 ; ClkDividerN:inst|s_divCounter[5]  ; ClkDividerN:inst|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.697      ;
; 0.574 ; ClkDividerN:inst|s_divCounter[3]  ; ClkDividerN:inst|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.699      ;
; 0.575 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.700      ;
; 0.575 ; ClkDividerN:inst|s_divCounter[7]  ; ClkDividerN:inst|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.700      ;
; 0.575 ; ClkDividerN:inst|s_divCounter[19] ; ClkDividerN:inst|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.700      ;
; 0.575 ; ClkDividerN:inst|s_divCounter[5]  ; ClkDividerN:inst|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.700      ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                   ;
+--------------------------+---------+-------+----------+---------+---------------------+
; Clock                    ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack         ; -3.701  ; 0.183 ; N/A      ; N/A     ; -3.000              ;
;  CLOCK_50                ; -3.701  ; 0.204 ; N/A      ; N/A     ; -3.000              ;
;  ClkDividerN:inst|clkOut ; -0.580  ; 0.183 ; N/A      ; N/A     ; -1.285              ;
; Design-wide TNS          ; -77.982 ; 0.0   ; 0.0      ; 0.0     ; -46.69              ;
;  CLOCK_50                ; -76.787 ; 0.000 ; N/A      ; N/A     ; -37.695             ;
;  ClkDividerN:inst|clkOut ; -1.195  ; 0.000 ; N/A      ; N/A     ; -8.995              ;
+--------------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LEDG[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; KEY[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLOCK_50                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDG[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDG[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDG[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------+
; Setup Transfers                                                                               ;
+-------------------------+-------------------------+----------+----------+----------+----------+
; From Clock              ; To Clock                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------+-------------------------+----------+----------+----------+----------+
; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 15       ; 0        ; 0        ; 0        ;
; ClkDividerN:inst|clkOut ; CLOCK_50                ; 1        ; 1        ; 0        ; 0        ;
; CLOCK_50                ; CLOCK_50                ; 1214     ; 0        ; 0        ; 0        ;
+-------------------------+-------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                ;
+-------------------------+-------------------------+----------+----------+----------+----------+
; From Clock              ; To Clock                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------+-------------------------+----------+----------+----------+----------+
; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 15       ; 0        ; 0        ; 0        ;
; ClkDividerN:inst|clkOut ; CLOCK_50                ; 1        ; 1        ; 0        ; 0        ;
; CLOCK_50                ; CLOCK_50                ; 1214     ; 0        ; 0        ; 0        ;
+-------------------------+-------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 22    ; 22   ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 2     ; 2    ;
+---------------------------------+-------+------+


+------------------------------------------------------------------------+
; Clock Status Summary                                                   ;
+-------------------------+-------------------------+------+-------------+
; Target                  ; Clock                   ; Type ; Status      ;
+-------------------------+-------------------------+------+-------------+
; CLOCK_50                ; CLOCK_50                ; Base ; Constrained ;
; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; Base ; Constrained ;
+-------------------------+-------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; KEY[0]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDG[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; KEY[0]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDG[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Tue May 09 15:44:33 2023
Info: Command: quartus_sta DrinksMachine -c DrinksMachine
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 12 of the 12 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'DrinksMachine.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name ClkDividerN:inst|clkOut ClkDividerN:inst|clkOut
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.701
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.701             -76.787 CLOCK_50 
    Info (332119):    -0.580              -1.195 ClkDividerN:inst|clkOut 
Info (332146): Worst-case hold slack is 0.404
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.404               0.000 ClkDividerN:inst|clkOut 
    Info (332119):     0.450               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -37.695 CLOCK_50 
    Info (332119):    -1.285              -8.995 ClkDividerN:inst|clkOut 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.382
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.382             -68.073 CLOCK_50 
    Info (332119):    -0.418              -0.829 ClkDividerN:inst|clkOut 
Info (332146): Worst-case hold slack is 0.355
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.355               0.000 ClkDividerN:inst|clkOut 
    Info (332119):     0.407               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -37.695 CLOCK_50 
    Info (332119):    -1.285              -8.995 ClkDividerN:inst|clkOut 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.447
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.447             -22.207 CLOCK_50 
    Info (332119):     0.225               0.000 ClkDividerN:inst|clkOut 
Info (332146): Worst-case hold slack is 0.183
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.183               0.000 ClkDividerN:inst|clkOut 
    Info (332119):     0.204               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -31.687 CLOCK_50 
    Info (332119):    -1.000              -7.000 ClkDividerN:inst|clkOut 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4940 megabytes
    Info: Processing ended: Tue May 09 15:44:35 2023
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


