---
publish: true
tags: 
aliases: 
finished: true
title: 题15
created: "2024-11-21 07:26"
updated: "2024-11-21 07:40"
---
## 题15
### 题目
> [!question]+
> 下列关于 TLB 和 Cache 的叙述中，错误的是（ ）。
> 
> A. 命中率都与程序局部性有关
> 
> B. 缺失后都需要去访问主存
> 
> C. 缺失处理都可以由硬件实现
> 
> D. 都由 DRAM 存储器组成
### 解
> [!done]+
> TLB 是页表的缓存，Cache 是主存的缓存，都是基于局部性原理设计的。A 正确。
> 
> TLB 和 Cache 缓存的都是主存中的信息，区别在于 TLB 缓存的是虚页号和页框号，用于加速虚拟地址到物理地址的转换的高速缓存，Cache 缓存的是主存块，用于存储最近访问的数据副本，以提高数据的访问速度和效率。两者缺失后都需要去访问主存。B 正确。
> 
> Cache 缺失，CPU 会处理该缺失，该处理通常由硬件实现。TLB 缺失后，如果目标页在内存中，TLB 失效表明缺少该地址转换。在这种情况下，CPU 可以将（最后一级）页表中的地址转换加载到 TLB 中，并重新访问来处理失效。如果目标页不在内存中，那么 TLB 缺失意味着真正的缺页。在这种情况下，**产生**[[缺页]]中断，缺页中断通常由硬件实现。C 正确。
> 
> [[Cache]] 通常由 [[内存|SRAM]] 组成；[[TLB]] 通常由相联存储器组成，也可由 SRAM 组成。Cache 和 SRAM 都是高速缓存，对数据访问的效率要求极高。相比 DRAM，SRAM 能够提供更快的访问速度和更低的访问延迟。DRAM 需要不断刷新，性能偏低，不适合组成 TLB 和 Cache。D 错误。
> 
> 本题选 D。