% File: intro.tex
% Date: Sun Oct 27 10:53:39 2013 +0800
% Author: Yuxin Wu <ppwwyyxxc@gmail.com>

\section{实验工具及环境}
\begin{description}
  \item[操作系统] Windows XP (虚拟机)
  \item[软件] Xilinx ISE 14.6
  \item[语言] Verilog
\end{description}

\section{模块设计}


\section{实验过程}
首先测试发现三个人的Linux系统上的Xilinx软件都无法正常连接实验平台,
于是开始安装Windows XP虚拟机并安装Xilinx, 之后开始代码调试.

代码烧入后实验机上没有任何反应, 经过分析后认为应该是Reset的状态不对.
通过修改代码输出Reset值, 发现Reset按下为0, 与代码期待行为相反, 因而实验平台一直处于Reset状态.



\section{经验及总结}
