[*]
[*] GTKWave Analyzer v3.3.107 (w)1999-2020 BSI
[*] Sat Mar 27 13:08:48 2021
[*]
[dumpfile] "/Users/damien/workspace/hdl/friscv/test/base_testsuite/friscv_rv32i_testbench.vcd"
[dumpfile_mtime] "Sat Mar 27 12:49:03 2021"
[dumpfile_size] 10131
[savefile] "/Users/damien/workspace/hdl/friscv/test/base_testsuite/friscv_rv32i_testbench.gtkw"
[timestart] 0
[size] 2560 1440
[pos] -1 -26
*-13.012033 7680 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1
[treeopen] dut.
[treeopen] friscv_rv32i_testbench.
[sst_width] 193
[signals_width] 378
[sst_expanded] 1
[sst_vpaned_height] 462
@c00200
-testbench
@28
friscv_rv32i_testbench.aclk
friscv_rv32i_testbench.aresetn
friscv_rv32i_testbench.enable
@420
friscv_rv32i_testbench.i
@22
friscv_rv32i_testbench.inst_addr[15:0]
@28
friscv_rv32i_testbench.inst_en
@22
friscv_rv32i_testbench.inst_rdata[31:0]
@28
friscv_rv32i_testbench.inst_ready
@22
friscv_rv32i_testbench.mem_addr[15:0]
@28
friscv_rv32i_testbench.mem_en
@22
friscv_rv32i_testbench.mem_rdata[31:0]
@28
friscv_rv32i_testbench.mem_ready
@22
friscv_rv32i_testbench.mem_strb[3:0]
friscv_rv32i_testbench.mem_wdata[31:0]
@28
friscv_rv32i_testbench.mem_wr
friscv_rv32i_testbench.srst
@420
friscv_rv32i_testbench.svut_critical
friscv_rv32i_testbench.svut_error
friscv_rv32i_testbench.svut_error_total
friscv_rv32i_testbench.svut_nb_test
friscv_rv32i_testbench.svut_nb_test_success
friscv_rv32i_testbench.svut_status
friscv_rv32i_testbench.svut_test_number
friscv_rv32i_testbench.svut_warning
@1401200
-testbench
@c00200
-friscv
@28
dut.aclk
dut.aresetn
dut.srst
dut.enable
@200
-
@c00200
-memories interfaces
@28
dut.inst_en
@22
dut.inst_addr[15:0]
@28
dut.inst_ready
@22
dut.inst_rdata[31:0]
@200
-
@28
dut.mem_en
@22
dut.mem_addr[15:0]
dut.mem_strb[3:0]
dut.mem_wdata[31:0]
@28
dut.mem_wr
dut.mem_ready
@22
dut.mem_rdata[31:0]
@1401200
-memories interfaces
@200
-
@c00200
-instructions
@28
dut.alu_en
dut.alu_ready
@22
dut.opcode[6:0]
dut.zimm[4:0]
dut.rd[4:0]
dut.rs1[4:0]
dut.rs2[4:0]
dut.shamt[4:0]
@28
dut.funct3[2:0]
@22
dut.funct7[6:0]
dut.imm12[11:0]
dut.imm20[19:0]
dut.csr[11:0]
@1401200
-instructions
@200
-
@c00200
-isa registers
@22
dut.alu_rs1_addr[4:0]
dut.alu_rs1_val[31:0]
dut.alu_rs2_addr[4:0]
dut.alu_rs2_val[31:0]
dut.ctrl_rs1_addr[4:0]
dut.ctrl_rs1_val[31:0]
dut.ctrl_rs2_addr[4:0]
dut.ctrl_rs2_val[31:0]
@28
dut.alu_rd_wr
@22
dut.alu_rd_addr[4:0]
dut.alu_rd_val[31:0]
@200
-
@22
dut.x0[31:0]
dut.x1[31:0]
dut.x2[31:0]
dut.x3[31:0]
dut.x4[31:0]
dut.x5[31:0]
dut.x6[31:0]
dut.x7[31:0]
dut.x8[31:0]
dut.x9[31:0]
dut.x10[31:0]
dut.x11[31:0]
dut.x12[31:0]
dut.x13[31:0]
dut.x14[31:0]
dut.x15[31:0]
dut.x16[31:0]
dut.x17[31:0]
dut.x18[31:0]
dut.x19[31:0]
dut.x20[31:0]
dut.x21[31:0]
dut.x22[31:0]
dut.x23[31:0]
dut.x24[31:0]
dut.x25[31:0]
dut.x26[31:0]
dut.x27[31:0]
dut.x28[31:0]
dut.x29[31:0]
dut.x30[31:0]
dut.x31[31:0]
@1401200
-isa registers
-friscv
@c00200
-control unit
@28
dut.control_unit.aclk
dut.control_unit.aresetn
dut.control_unit.srst
@200
-
@28
dut.control_unit.inst_en
@22
dut.control_unit.inst_addr[15:0]
dut.control_unit.inst_rdata[31:0]
@28
dut.control_unit.inst_ready
@22
dut.control_unit.inst_store[31:0]
@200
-
@22
dut.control_unit.cfsm[3:0]
@800200
-instructions
@28
dut.control_unit.inst_error
dut.control_unit.branching
dut.control_unit.jumping
dut.control_unit.processing
dut.control_unit.system
dut.control_unit.alu_en
dut.control_unit.alu_ready
@22
dut.control_unit.csr[11:0]
@28
dut.control_unit.funct3[2:0]
@22
dut.control_unit.funct7[6:0]
dut.control_unit.imm12[11:0]
dut.control_unit.imm20[19:0]
dut.control_unit.opcode[6:0]
dut.control_unit.pc[17:0]
dut.control_unit.pred[3:0]
dut.control_unit.rs1[4:0]
dut.control_unit.rs2[4:0]
dut.control_unit.shamt[4:0]
dut.control_unit.succ[3:0]
dut.control_unit.zimm[4:0]
dut.control_unit.rd[4:0]
@1000200
-instructions
@c00200
-registers
@22
dut.control_unit.regs_rs1_addr[4:0]
dut.control_unit.regs_rs1_val[31:0]
dut.control_unit.regs_rs2_addr[4:0]
dut.control_unit.regs_rs2_val[31:0]
@1401200
-registers
-control unit
[pattern_trace] 1
[pattern_trace] 0
