TimeQuest Timing Analyzer report for lab_4_2
Mon Oct 27 14:00:13 2014
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLOCK_50'
 12. Slow Model Setup: 'KEY[1]'
 13. Slow Model Setup: 'clk_div:comb_5|clock_10Hz_reg'
 14. Slow Model Setup: 'clk_div:comb_5|clock_100Khz_reg'
 15. Slow Model Setup: 'clk_div:comb_5|clock_10Khz_reg'
 16. Slow Model Setup: 'clk_div:comb_5|clock_100hz_reg'
 17. Slow Model Setup: 'clk_div:comb_5|clock_1Khz_reg'
 18. Slow Model Setup: 'clk_div:comb_5|clock_1Mhz_reg'
 19. Slow Model Hold: 'CLOCK_50'
 20. Slow Model Hold: 'clk_div:comb_5|clock_100Khz_reg'
 21. Slow Model Hold: 'clk_div:comb_5|clock_100hz_reg'
 22. Slow Model Hold: 'clk_div:comb_5|clock_10Hz_reg'
 23. Slow Model Hold: 'clk_div:comb_5|clock_10Khz_reg'
 24. Slow Model Hold: 'clk_div:comb_5|clock_1Khz_reg'
 25. Slow Model Hold: 'clk_div:comb_5|clock_1Mhz_reg'
 26. Slow Model Hold: 'KEY[1]'
 27. Slow Model Minimum Pulse Width: 'KEY[1]'
 28. Slow Model Minimum Pulse Width: 'CLOCK_50'
 29. Slow Model Minimum Pulse Width: 'clk_div:comb_5|clock_100Khz_reg'
 30. Slow Model Minimum Pulse Width: 'clk_div:comb_5|clock_100hz_reg'
 31. Slow Model Minimum Pulse Width: 'clk_div:comb_5|clock_10Hz_reg'
 32. Slow Model Minimum Pulse Width: 'clk_div:comb_5|clock_10Khz_reg'
 33. Slow Model Minimum Pulse Width: 'clk_div:comb_5|clock_1Khz_reg'
 34. Slow Model Minimum Pulse Width: 'clk_div:comb_5|clock_1Mhz_reg'
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Fast Model Setup Summary
 40. Fast Model Hold Summary
 41. Fast Model Recovery Summary
 42. Fast Model Removal Summary
 43. Fast Model Minimum Pulse Width Summary
 44. Fast Model Setup: 'CLOCK_50'
 45. Fast Model Setup: 'KEY[1]'
 46. Fast Model Setup: 'clk_div:comb_5|clock_100Khz_reg'
 47. Fast Model Setup: 'clk_div:comb_5|clock_10Hz_reg'
 48. Fast Model Setup: 'clk_div:comb_5|clock_100hz_reg'
 49. Fast Model Setup: 'clk_div:comb_5|clock_10Khz_reg'
 50. Fast Model Setup: 'clk_div:comb_5|clock_1Mhz_reg'
 51. Fast Model Setup: 'clk_div:comb_5|clock_1Khz_reg'
 52. Fast Model Hold: 'CLOCK_50'
 53. Fast Model Hold: 'clk_div:comb_5|clock_100Khz_reg'
 54. Fast Model Hold: 'clk_div:comb_5|clock_100hz_reg'
 55. Fast Model Hold: 'clk_div:comb_5|clock_10Hz_reg'
 56. Fast Model Hold: 'clk_div:comb_5|clock_10Khz_reg'
 57. Fast Model Hold: 'clk_div:comb_5|clock_1Khz_reg'
 58. Fast Model Hold: 'clk_div:comb_5|clock_1Mhz_reg'
 59. Fast Model Hold: 'KEY[1]'
 60. Fast Model Minimum Pulse Width: 'KEY[1]'
 61. Fast Model Minimum Pulse Width: 'CLOCK_50'
 62. Fast Model Minimum Pulse Width: 'clk_div:comb_5|clock_100Khz_reg'
 63. Fast Model Minimum Pulse Width: 'clk_div:comb_5|clock_100hz_reg'
 64. Fast Model Minimum Pulse Width: 'clk_div:comb_5|clock_10Hz_reg'
 65. Fast Model Minimum Pulse Width: 'clk_div:comb_5|clock_10Khz_reg'
 66. Fast Model Minimum Pulse Width: 'clk_div:comb_5|clock_1Khz_reg'
 67. Fast Model Minimum Pulse Width: 'clk_div:comb_5|clock_1Mhz_reg'
 68. Setup Times
 69. Hold Times
 70. Clock to Output Times
 71. Minimum Clock to Output Times
 72. Multicorner Timing Analysis Summary
 73. Setup Times
 74. Hold Times
 75. Clock to Output Times
 76. Minimum Clock to Output Times
 77. Setup Transfers
 78. Hold Transfers
 79. Report TCCS
 80. Report RSKM
 81. Unconstrained Paths
 82. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; lab_4_2                                                           ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                           ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+
; Clock Name                      ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                             ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+
; clk_div:comb_5|clock_1Khz_reg   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:comb_5|clock_1Khz_reg }   ;
; clk_div:comb_5|clock_1Mhz_reg   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:comb_5|clock_1Mhz_reg }   ;
; clk_div:comb_5|clock_10Hz_reg   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:comb_5|clock_10Hz_reg }   ;
; clk_div:comb_5|clock_10Khz_reg  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:comb_5|clock_10Khz_reg }  ;
; clk_div:comb_5|clock_100hz_reg  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:comb_5|clock_100hz_reg }  ;
; clk_div:comb_5|clock_100Khz_reg ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:comb_5|clock_100Khz_reg } ;
; CLOCK_50                        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                        ;
; KEY[1]                          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { KEY[1] }                          ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                ;
+------------+-----------------+---------------------------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                      ; Note                                                  ;
+------------+-----------------+---------------------------------+-------------------------------------------------------+
; 107.2 MHz  ; 107.2 MHz       ; KEY[1]                          ;                                                       ;
; 192.12 MHz ; 192.12 MHz      ; CLOCK_50                        ;                                                       ;
; 805.8 MHz  ; 500.0 MHz       ; clk_div:comb_5|clock_10Hz_reg   ; limit due to high minimum pulse width violation (tch) ;
; 807.75 MHz ; 500.0 MHz       ; clk_div:comb_5|clock_100Khz_reg ; limit due to high minimum pulse width violation (tch) ;
; 935.45 MHz ; 500.0 MHz       ; clk_div:comb_5|clock_100hz_reg  ; limit due to high minimum pulse width violation (tch) ;
; 935.45 MHz ; 500.0 MHz       ; clk_div:comb_5|clock_10Khz_reg  ; limit due to high minimum pulse width violation (tch) ;
; 940.73 MHz ; 500.0 MHz       ; clk_div:comb_5|clock_1Khz_reg   ; limit due to high minimum pulse width violation (tch) ;
; 941.62 MHz ; 500.0 MHz       ; clk_div:comb_5|clock_1Mhz_reg   ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+---------------------------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------+
; Slow Model Setup Summary                                 ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; CLOCK_50                        ; -6.904 ; -146.116      ;
; KEY[1]                          ; -5.016 ; -4984.346     ;
; clk_div:comb_5|clock_10Hz_reg   ; -0.241 ; -0.287        ;
; clk_div:comb_5|clock_100Khz_reg ; -0.238 ; -0.307        ;
; clk_div:comb_5|clock_10Khz_reg  ; -0.069 ; -0.149        ;
; clk_div:comb_5|clock_100hz_reg  ; -0.069 ; -0.146        ;
; clk_div:comb_5|clock_1Khz_reg   ; -0.063 ; -0.134        ;
; clk_div:comb_5|clock_1Mhz_reg   ; -0.062 ; -0.143        ;
+---------------------------------+--------+---------------+


+---------------------------------------------------------+
; Slow Model Hold Summary                                 ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; CLOCK_50                        ; 0.133 ; 0.000         ;
; clk_div:comb_5|clock_100Khz_reg ; 0.391 ; 0.000         ;
; clk_div:comb_5|clock_100hz_reg  ; 0.391 ; 0.000         ;
; clk_div:comb_5|clock_10Hz_reg   ; 0.391 ; 0.000         ;
; clk_div:comb_5|clock_10Khz_reg  ; 0.391 ; 0.000         ;
; clk_div:comb_5|clock_1Khz_reg   ; 0.391 ; 0.000         ;
; clk_div:comb_5|clock_1Mhz_reg   ; 0.391 ; 0.000         ;
; KEY[1]                          ; 0.516 ; 0.000         ;
+---------------------------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                   ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; KEY[1]                          ; -2.000 ; -1901.524     ;
; CLOCK_50                        ; -1.380 ; -76.380       ;
; clk_div:comb_5|clock_100Khz_reg ; -0.500 ; -4.000        ;
; clk_div:comb_5|clock_100hz_reg  ; -0.500 ; -4.000        ;
; clk_div:comb_5|clock_10Hz_reg   ; -0.500 ; -4.000        ;
; clk_div:comb_5|clock_10Khz_reg  ; -0.500 ; -4.000        ;
; clk_div:comb_5|clock_1Khz_reg   ; -0.500 ; -4.000        ;
; clk_div:comb_5|clock_1Mhz_reg   ; -0.500 ; -4.000        ;
+---------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                                          ;
+--------+-------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -6.904 ; data_select:comb_214|DATA[29] ; LCD_Display:comb_215|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.165     ; 4.775      ;
; -6.850 ; data_select:comb_214|DATA[11] ; LCD_Display:comb_215|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.170     ; 4.716      ;
; -6.848 ; data_select:comb_214|DATA[11] ; LCD_Display:comb_215|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.170     ; 4.714      ;
; -6.842 ; data_select:comb_214|DATA[28] ; LCD_Display:comb_215|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.167     ; 4.711      ;
; -6.803 ; data_select:comb_214|DATA[29] ; LCD_Display:comb_215|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.165     ; 4.674      ;
; -6.801 ; data_select:comb_214|DATA[29] ; LCD_Display:comb_215|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.168     ; 4.669      ;
; -6.787 ; data_select:comb_214|DATA[6]  ; LCD_Display:comb_215|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.162     ; 4.661      ;
; -6.761 ; data_select:comb_214|DATA[6]  ; LCD_Display:comb_215|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.162     ; 4.635      ;
; -6.759 ; data_select:comb_214|DATA[6]  ; LCD_Display:comb_215|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.165     ; 4.630      ;
; -6.734 ; data_select:comb_214|DATA[28] ; LCD_Display:comb_215|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.167     ; 4.603      ;
; -6.732 ; data_select:comb_214|DATA[28] ; LCD_Display:comb_215|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.167     ; 4.601      ;
; -6.726 ; data_select:comb_214|DATA[25] ; LCD_Display:comb_215|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.165     ; 4.597      ;
; -6.704 ; data_select:comb_214|DATA[6]  ; LCD_Display:comb_215|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.165     ; 4.575      ;
; -6.703 ; data_select:comb_214|DATA[6]  ; LCD_Display:comb_215|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.165     ; 4.574      ;
; -6.694 ; data_select:comb_214|DATA[11] ; LCD_Display:comb_215|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.173     ; 4.557      ;
; -6.684 ; data_select:comb_214|DATA[4]  ; LCD_Display:comb_215|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.167     ; 4.553      ;
; -6.681 ; data_select:comb_214|DATA[24] ; LCD_Display:comb_215|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.167     ; 4.550      ;
; -6.671 ; data_select:comb_214|DATA[11] ; LCD_Display:comb_215|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.170     ; 4.537      ;
; -6.637 ; data_select:comb_214|DATA[26] ; LCD_Display:comb_215|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.162     ; 4.511      ;
; -6.635 ; data_select:comb_214|DATA[11] ; LCD_Display:comb_215|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.173     ; 4.498      ;
; -6.634 ; data_select:comb_214|DATA[11] ; LCD_Display:comb_215|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.173     ; 4.497      ;
; -6.625 ; data_select:comb_214|DATA[25] ; LCD_Display:comb_215|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.165     ; 4.496      ;
; -6.623 ; data_select:comb_214|DATA[25] ; LCD_Display:comb_215|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.168     ; 4.491      ;
; -6.617 ; data_select:comb_214|DATA[9]  ; LCD_Display:comb_215|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.167     ; 4.486      ;
; -6.611 ; data_select:comb_214|DATA[26] ; LCD_Display:comb_215|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.162     ; 4.485      ;
; -6.609 ; data_select:comb_214|DATA[26] ; LCD_Display:comb_215|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.165     ; 4.480      ;
; -6.595 ; data_select:comb_214|DATA[20] ; LCD_Display:comb_215|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.167     ; 4.464      ;
; -6.579 ; data_select:comb_214|DATA[12] ; LCD_Display:comb_215|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.167     ; 4.448      ;
; -6.576 ; data_select:comb_214|DATA[4]  ; LCD_Display:comb_215|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.167     ; 4.445      ;
; -6.575 ; data_select:comb_214|DATA[15] ; LCD_Display:comb_215|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.170     ; 4.441      ;
; -6.574 ; data_select:comb_214|DATA[4]  ; LCD_Display:comb_215|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.167     ; 4.443      ;
; -6.573 ; data_select:comb_214|DATA[15] ; LCD_Display:comb_215|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.170     ; 4.439      ;
; -6.573 ; data_select:comb_214|DATA[24] ; LCD_Display:comb_215|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.167     ; 4.442      ;
; -6.573 ; data_select:comb_214|DATA[29] ; LCD_Display:comb_215|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.168     ; 4.441      ;
; -6.572 ; data_select:comb_214|DATA[29] ; LCD_Display:comb_215|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.168     ; 4.440      ;
; -6.571 ; data_select:comb_214|DATA[24] ; LCD_Display:comb_215|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.167     ; 4.440      ;
; -6.554 ; data_select:comb_214|DATA[26] ; LCD_Display:comb_215|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.165     ; 4.425      ;
; -6.553 ; data_select:comb_214|DATA[26] ; LCD_Display:comb_215|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.165     ; 4.424      ;
; -6.521 ; data_select:comb_214|DATA[21] ; LCD_Display:comb_215|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.170     ; 4.387      ;
; -6.516 ; data_select:comb_214|DATA[9]  ; LCD_Display:comb_215|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.167     ; 4.385      ;
; -6.514 ; data_select:comb_214|DATA[9]  ; LCD_Display:comb_215|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.170     ; 4.380      ;
; -6.508 ; data_select:comb_214|DATA[14] ; LCD_Display:comb_215|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.162     ; 4.382      ;
; -6.505 ; data_select:comb_214|DATA[30] ; LCD_Display:comb_215|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.162     ; 4.379      ;
; -6.500 ; data_select:comb_214|DATA[13] ; LCD_Display:comb_215|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.165     ; 4.371      ;
; -6.487 ; data_select:comb_214|DATA[20] ; LCD_Display:comb_215|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.167     ; 4.356      ;
; -6.485 ; data_select:comb_214|DATA[20] ; LCD_Display:comb_215|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.167     ; 4.354      ;
; -6.482 ; data_select:comb_214|DATA[14] ; LCD_Display:comb_215|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.162     ; 4.356      ;
; -6.480 ; data_select:comb_214|DATA[14] ; LCD_Display:comb_215|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.165     ; 4.351      ;
; -6.479 ; data_select:comb_214|DATA[30] ; LCD_Display:comb_215|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.162     ; 4.353      ;
; -6.477 ; data_select:comb_214|DATA[30] ; LCD_Display:comb_215|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.165     ; 4.348      ;
; -6.471 ; data_select:comb_214|DATA[12] ; LCD_Display:comb_215|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.167     ; 4.340      ;
; -6.469 ; data_select:comb_214|DATA[12] ; LCD_Display:comb_215|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.167     ; 4.338      ;
; -6.462 ; data_select:comb_214|DATA[3]  ; LCD_Display:comb_215|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.170     ; 4.328      ;
; -6.460 ; data_select:comb_214|DATA[3]  ; LCD_Display:comb_215|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.170     ; 4.326      ;
; -6.458 ; data_select:comb_214|DATA[28] ; LCD_Display:comb_215|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.170     ; 4.324      ;
; -6.456 ; data_select:comb_214|DATA[8]  ; LCD_Display:comb_215|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.167     ; 4.325      ;
; -6.455 ; data_select:comb_214|DATA[16] ; LCD_Display:comb_215|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.167     ; 4.324      ;
; -6.425 ; data_select:comb_214|DATA[14] ; LCD_Display:comb_215|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.165     ; 4.296      ;
; -6.424 ; data_select:comb_214|DATA[14] ; LCD_Display:comb_215|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.165     ; 4.295      ;
; -6.422 ; data_select:comb_214|DATA[30] ; LCD_Display:comb_215|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.165     ; 4.293      ;
; -6.421 ; data_select:comb_214|DATA[30] ; LCD_Display:comb_215|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.165     ; 4.292      ;
; -6.420 ; data_select:comb_214|DATA[21] ; LCD_Display:comb_215|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.170     ; 4.286      ;
; -6.419 ; data_select:comb_214|DATA[15] ; LCD_Display:comb_215|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.173     ; 4.282      ;
; -6.418 ; data_select:comb_214|DATA[21] ; LCD_Display:comb_215|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.173     ; 4.281      ;
; -6.410 ; data_select:comb_214|DATA[29] ; LCD_Display:comb_215|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.165     ; 4.281      ;
; -6.399 ; data_select:comb_214|DATA[13] ; LCD_Display:comb_215|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.165     ; 4.270      ;
; -6.397 ; data_select:comb_214|DATA[13] ; LCD_Display:comb_215|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.168     ; 4.265      ;
; -6.396 ; data_select:comb_214|DATA[15] ; LCD_Display:comb_215|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.170     ; 4.262      ;
; -6.395 ; data_select:comb_214|DATA[25] ; LCD_Display:comb_215|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.168     ; 4.263      ;
; -6.394 ; data_select:comb_214|DATA[25] ; LCD_Display:comb_215|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.168     ; 4.262      ;
; -6.392 ; data_select:comb_214|DATA[2]  ; LCD_Display:comb_215|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.162     ; 4.266      ;
; -6.388 ; data_select:comb_214|MEM[4]   ; LCD_Display:comb_215|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.171     ; 4.253      ;
; -6.382 ; data_select:comb_214|DATA[23] ; LCD_Display:comb_215|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.163     ; 4.255      ;
; -6.380 ; data_select:comb_214|DATA[23] ; LCD_Display:comb_215|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.163     ; 4.253      ;
; -6.378 ; data_select:comb_214|DATA[29] ; LCD_Display:comb_215|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.165     ; 4.249      ;
; -6.377 ; data_select:comb_214|DATA[5]  ; LCD_Display:comb_215|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.170     ; 4.243      ;
; -6.372 ; data_select:comb_214|DATA[6]  ; LCD_Display:comb_215|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.162     ; 4.246      ;
; -6.371 ; data_select:comb_214|DATA[17] ; LCD_Display:comb_215|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.165     ; 4.242      ;
; -6.368 ; data_select:comb_214|DATA[6]  ; LCD_Display:comb_215|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.162     ; 4.242      ;
; -6.366 ; data_select:comb_214|DATA[2]  ; LCD_Display:comb_215|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.162     ; 4.240      ;
; -6.364 ; data_select:comb_214|MEM[6]   ; LCD_Display:comb_215|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.171     ; 4.229      ;
; -6.364 ; data_select:comb_214|DATA[2]  ; LCD_Display:comb_215|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.165     ; 4.235      ;
; -6.360 ; data_select:comb_214|DATA[15] ; LCD_Display:comb_215|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.173     ; 4.223      ;
; -6.359 ; data_select:comb_214|DATA[15] ; LCD_Display:comb_215|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.173     ; 4.222      ;
; -6.349 ; data_select:comb_214|DATA[31] ; LCD_Display:comb_215|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.163     ; 4.222      ;
; -6.348 ; data_select:comb_214|DATA[8]  ; LCD_Display:comb_215|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.167     ; 4.217      ;
; -6.347 ; data_select:comb_214|DATA[16] ; LCD_Display:comb_215|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.167     ; 4.216      ;
; -6.347 ; data_select:comb_214|DATA[31] ; LCD_Display:comb_215|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.163     ; 4.220      ;
; -6.346 ; data_select:comb_214|DATA[8]  ; LCD_Display:comb_215|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.167     ; 4.215      ;
; -6.345 ; data_select:comb_214|DATA[16] ; LCD_Display:comb_215|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.167     ; 4.214      ;
; -6.338 ; data_select:comb_214|MEM[6]   ; LCD_Display:comb_215|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.171     ; 4.203      ;
; -6.336 ; data_select:comb_214|MEM[6]   ; LCD_Display:comb_215|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.174     ; 4.198      ;
; -6.320 ; data_select:comb_214|DATA[7]  ; LCD_Display:comb_215|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.170     ; 4.186      ;
; -6.318 ; data_select:comb_214|DATA[7]  ; LCD_Display:comb_215|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.170     ; 4.184      ;
; -6.315 ; data_select:comb_214|DATA[0]  ; LCD_Display:comb_215|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.167     ; 4.184      ;
; -6.309 ; data_select:comb_214|DATA[2]  ; LCD_Display:comb_215|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.165     ; 4.180      ;
; -6.308 ; data_select:comb_214|DATA[2]  ; LCD_Display:comb_215|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.165     ; 4.179      ;
; -6.306 ; data_select:comb_214|DATA[3]  ; LCD_Display:comb_215|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.173     ; 4.169      ;
; -6.303 ; data_select:comb_214|DATA[11] ; LCD_Display:comb_215|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.170     ; 4.169      ;
; -6.300 ; data_select:comb_214|DATA[4]  ; LCD_Display:comb_215|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.170     ; 4.166      ;
+--------+-------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'KEY[1]'                                                                                                                    ;
+--------+---------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.016 ; MEM_WB:comb_212|MEM_WB[1] ; reg_file:comb_207|register[12][5]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.031     ; 6.021      ;
; -5.016 ; MEM_WB:comb_212|MEM_WB[1] ; reg_file:comb_207|register[12][21] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.031     ; 6.021      ;
; -5.016 ; MEM_WB:comb_212|MEM_WB[1] ; reg_file:comb_207|register[12][25] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.031     ; 6.021      ;
; -5.001 ; MEM_WB:comb_212|MEM_WB[0] ; reg_file:comb_207|register[12][5]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.033     ; 6.004      ;
; -5.001 ; MEM_WB:comb_212|MEM_WB[0] ; reg_file:comb_207|register[12][21] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.033     ; 6.004      ;
; -5.001 ; MEM_WB:comb_212|MEM_WB[0] ; reg_file:comb_207|register[12][25] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.033     ; 6.004      ;
; -4.994 ; MEM_WB:comb_212|MEM_WB[3] ; reg_file:comb_207|register[2][2]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.003     ; 6.027      ;
; -4.994 ; MEM_WB:comb_212|MEM_WB[3] ; reg_file:comb_207|register[2][3]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.003     ; 6.027      ;
; -4.994 ; MEM_WB:comb_212|MEM_WB[3] ; reg_file:comb_207|register[2][5]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.003     ; 6.027      ;
; -4.994 ; MEM_WB:comb_212|MEM_WB[3] ; reg_file:comb_207|register[2][9]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.003     ; 6.027      ;
; -4.994 ; MEM_WB:comb_212|MEM_WB[3] ; reg_file:comb_207|register[2][11]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.003     ; 6.027      ;
; -4.994 ; MEM_WB:comb_212|MEM_WB[3] ; reg_file:comb_207|register[2][13]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.003     ; 6.027      ;
; -4.994 ; MEM_WB:comb_212|MEM_WB[3] ; reg_file:comb_207|register[2][14]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.003     ; 6.027      ;
; -4.994 ; MEM_WB:comb_212|MEM_WB[3] ; reg_file:comb_207|register[2][15]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.003     ; 6.027      ;
; -4.994 ; MEM_WB:comb_212|MEM_WB[3] ; reg_file:comb_207|register[2][19]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.003     ; 6.027      ;
; -4.994 ; MEM_WB:comb_212|MEM_WB[3] ; reg_file:comb_207|register[2][21]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.003     ; 6.027      ;
; -4.994 ; MEM_WB:comb_212|MEM_WB[3] ; reg_file:comb_207|register[2][23]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.003     ; 6.027      ;
; -4.994 ; MEM_WB:comb_212|MEM_WB[3] ; reg_file:comb_207|register[2][25]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.003     ; 6.027      ;
; -4.946 ; MEM_WB:comb_212|MEM_WB[0] ; reg_file:comb_207|register[1][7]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.016     ; 5.966      ;
; -4.946 ; MEM_WB:comb_212|MEM_WB[0] ; reg_file:comb_207|register[1][12]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.016     ; 5.966      ;
; -4.946 ; MEM_WB:comb_212|MEM_WB[0] ; reg_file:comb_207|register[1][17]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.016     ; 5.966      ;
; -4.946 ; MEM_WB:comb_212|MEM_WB[0] ; reg_file:comb_207|register[1][18]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.016     ; 5.966      ;
; -4.914 ; MEM_WB:comb_212|MEM_WB[1] ; reg_file:comb_207|register[1][7]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.014     ; 5.936      ;
; -4.914 ; MEM_WB:comb_212|MEM_WB[1] ; reg_file:comb_207|register[1][12]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.014     ; 5.936      ;
; -4.914 ; MEM_WB:comb_212|MEM_WB[1] ; reg_file:comb_207|register[1][17]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.014     ; 5.936      ;
; -4.914 ; MEM_WB:comb_212|MEM_WB[1] ; reg_file:comb_207|register[1][18]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.014     ; 5.936      ;
; -4.897 ; MEM_WB:comb_212|MEM_WB[1] ; reg_file:comb_207|register[12][18] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.017     ; 5.916      ;
; -4.897 ; MEM_WB:comb_212|MEM_WB[1] ; reg_file:comb_207|register[12][28] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.017     ; 5.916      ;
; -4.896 ; MEM_WB:comb_212|MEM_WB[0] ; reg_file:comb_207|register[1][4]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.013     ; 5.919      ;
; -4.896 ; MEM_WB:comb_212|MEM_WB[0] ; reg_file:comb_207|register[1][8]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.013     ; 5.919      ;
; -4.896 ; MEM_WB:comb_212|MEM_WB[0] ; reg_file:comb_207|register[1][24]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.013     ; 5.919      ;
; -4.885 ; MEM_WB:comb_212|MEM_WB[2] ; reg_file:comb_207|register[12][5]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.033     ; 5.888      ;
; -4.885 ; MEM_WB:comb_212|MEM_WB[2] ; reg_file:comb_207|register[12][21] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.033     ; 5.888      ;
; -4.885 ; MEM_WB:comb_212|MEM_WB[2] ; reg_file:comb_207|register[12][25] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.033     ; 5.888      ;
; -4.883 ; MEM_WB:comb_212|MEM_WB[1] ; reg_file:comb_207|register[12][12] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.019     ; 5.900      ;
; -4.883 ; MEM_WB:comb_212|MEM_WB[1] ; reg_file:comb_207|register[12][30] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.019     ; 5.900      ;
; -4.882 ; MEM_WB:comb_212|MEM_WB[0] ; reg_file:comb_207|register[12][18] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.019     ; 5.899      ;
; -4.882 ; MEM_WB:comb_212|MEM_WB[0] ; reg_file:comb_207|register[12][28] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.019     ; 5.899      ;
; -4.875 ; MEM_WB:comb_212|MEM_WB[0] ; reg_file:comb_207|register[6][21]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.007     ; 5.904      ;
; -4.872 ; MEM_WB:comb_212|MEM_WB[0] ; reg_file:comb_207|register[6][2]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.002     ; 5.906      ;
; -4.872 ; MEM_WB:comb_212|MEM_WB[0] ; reg_file:comb_207|register[6][9]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.002     ; 5.906      ;
; -4.872 ; MEM_WB:comb_212|MEM_WB[0] ; reg_file:comb_207|register[6][29]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.002     ; 5.906      ;
; -4.868 ; MEM_WB:comb_212|MEM_WB[0] ; reg_file:comb_207|register[12][12] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.021     ; 5.883      ;
; -4.868 ; MEM_WB:comb_212|MEM_WB[0] ; reg_file:comb_207|register[12][30] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.021     ; 5.883      ;
; -4.864 ; MEM_WB:comb_212|MEM_WB[1] ; reg_file:comb_207|register[1][4]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.011     ; 5.889      ;
; -4.864 ; MEM_WB:comb_212|MEM_WB[1] ; reg_file:comb_207|register[1][8]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.011     ; 5.889      ;
; -4.864 ; MEM_WB:comb_212|MEM_WB[1] ; reg_file:comb_207|register[1][24]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.011     ; 5.889      ;
; -4.852 ; MEM_WB:comb_212|MEM_WB[3] ; reg_file:comb_207|register[2][22]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.035     ; 5.853      ;
; -4.852 ; MEM_WB:comb_212|MEM_WB[1] ; reg_file:comb_207|register[12][29] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 5.888      ;
; -4.845 ; MEM_WB:comb_212|MEM_WB[3] ; reg_file:comb_207|register[2][26]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.018     ; 5.863      ;
; -4.845 ; MEM_WB:comb_212|MEM_WB[3] ; reg_file:comb_207|register[2][30]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.018     ; 5.863      ;
; -4.842 ; MEM_WB:comb_212|MEM_WB[0] ; reg_file:comb_207|register[1][21]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.036     ; 5.842      ;
; -4.842 ; MEM_WB:comb_212|MEM_WB[0] ; reg_file:comb_207|register[1][30]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.036     ; 5.842      ;
; -4.838 ; MEM_WB:comb_212|MEM_WB[4] ; reg_file:comb_207|register[30][19] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.057     ; 5.817      ;
; -4.837 ; MEM_WB:comb_212|MEM_WB[0] ; reg_file:comb_207|register[12][29] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.002     ; 5.871      ;
; -4.830 ; MEM_WB:comb_212|MEM_WB[1] ; reg_file:comb_207|register[12][2]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.002      ; 5.868      ;
; -4.830 ; MEM_WB:comb_212|MEM_WB[1] ; reg_file:comb_207|register[12][6]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.002      ; 5.868      ;
; -4.830 ; MEM_WB:comb_212|MEM_WB[1] ; reg_file:comb_207|register[12][8]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.002      ; 5.868      ;
; -4.824 ; MEM_WB:comb_212|MEM_WB[0] ; reg_file:comb_207|register[1][13]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.023     ; 5.837      ;
; -4.824 ; MEM_WB:comb_212|MEM_WB[0] ; reg_file:comb_207|register[1][19]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.023     ; 5.837      ;
; -4.815 ; MEM_WB:comb_212|MEM_WB[0] ; reg_file:comb_207|register[12][2]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 5.851      ;
; -4.815 ; MEM_WB:comb_212|MEM_WB[0] ; reg_file:comb_207|register[12][6]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 5.851      ;
; -4.815 ; MEM_WB:comb_212|MEM_WB[0] ; reg_file:comb_207|register[12][8]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 5.851      ;
; -4.813 ; MEM_WB:comb_212|MEM_WB[3] ; reg_file:comb_207|register[6][21]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.003     ; 5.846      ;
; -4.812 ; MEM_WB:comb_212|MEM_WB[0] ; reg_file:comb_207|register[19][11] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.050     ; 5.798      ;
; -4.812 ; MEM_WB:comb_212|MEM_WB[0] ; reg_file:comb_207|register[19][25] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.050     ; 5.798      ;
; -4.810 ; MEM_WB:comb_212|MEM_WB[3] ; reg_file:comb_207|register[6][2]   ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.002      ; 5.848      ;
; -4.810 ; MEM_WB:comb_212|MEM_WB[3] ; reg_file:comb_207|register[6][9]   ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.002      ; 5.848      ;
; -4.810 ; MEM_WB:comb_212|MEM_WB[3] ; reg_file:comb_207|register[6][29]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.002      ; 5.848      ;
; -4.810 ; MEM_WB:comb_212|MEM_WB[1] ; reg_file:comb_207|register[1][21]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.034     ; 5.812      ;
; -4.810 ; MEM_WB:comb_212|MEM_WB[1] ; reg_file:comb_207|register[1][30]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.034     ; 5.812      ;
; -4.809 ; MEM_WB:comb_212|MEM_WB[1] ; reg_file:comb_207|register[2][2]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.005     ; 5.840      ;
; -4.809 ; MEM_WB:comb_212|MEM_WB[1] ; reg_file:comb_207|register[2][3]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.005     ; 5.840      ;
; -4.809 ; MEM_WB:comb_212|MEM_WB[1] ; reg_file:comb_207|register[2][5]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.005     ; 5.840      ;
; -4.809 ; MEM_WB:comb_212|MEM_WB[1] ; reg_file:comb_207|register[2][9]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.005     ; 5.840      ;
; -4.809 ; MEM_WB:comb_212|MEM_WB[1] ; reg_file:comb_207|register[2][11]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.005     ; 5.840      ;
; -4.809 ; MEM_WB:comb_212|MEM_WB[1] ; reg_file:comb_207|register[2][13]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.005     ; 5.840      ;
; -4.809 ; MEM_WB:comb_212|MEM_WB[1] ; reg_file:comb_207|register[2][14]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.005     ; 5.840      ;
; -4.809 ; MEM_WB:comb_212|MEM_WB[1] ; reg_file:comb_207|register[2][15]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.005     ; 5.840      ;
; -4.809 ; MEM_WB:comb_212|MEM_WB[1] ; reg_file:comb_207|register[2][19]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.005     ; 5.840      ;
; -4.809 ; MEM_WB:comb_212|MEM_WB[1] ; reg_file:comb_207|register[2][21]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.005     ; 5.840      ;
; -4.809 ; MEM_WB:comb_212|MEM_WB[1] ; reg_file:comb_207|register[2][23]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.005     ; 5.840      ;
; -4.809 ; MEM_WB:comb_212|MEM_WB[1] ; reg_file:comb_207|register[2][25]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.005     ; 5.840      ;
; -4.806 ; MEM_WB:comb_212|MEM_WB[1] ; reg_file:comb_207|register[12][9]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.005     ; 5.837      ;
; -4.806 ; MEM_WB:comb_212|MEM_WB[1] ; reg_file:comb_207|register[12][19] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.005     ; 5.837      ;
; -4.801 ; MEM_WB:comb_212|MEM_WB[1] ; reg_file:comb_207|register[19][11] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.048     ; 5.789      ;
; -4.801 ; MEM_WB:comb_212|MEM_WB[1] ; reg_file:comb_207|register[19][25] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.048     ; 5.789      ;
; -4.795 ; MEM_WB:comb_212|MEM_WB[1] ; reg_file:comb_207|register[24][3]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.041     ; 5.790      ;
; -4.795 ; MEM_WB:comb_212|MEM_WB[1] ; reg_file:comb_207|register[24][6]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.041     ; 5.790      ;
; -4.795 ; MEM_WB:comb_212|MEM_WB[1] ; reg_file:comb_207|register[24][10] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.041     ; 5.790      ;
; -4.795 ; MEM_WB:comb_212|MEM_WB[1] ; reg_file:comb_207|register[24][11] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.041     ; 5.790      ;
; -4.795 ; MEM_WB:comb_212|MEM_WB[1] ; reg_file:comb_207|register[24][13] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.041     ; 5.790      ;
; -4.795 ; MEM_WB:comb_212|MEM_WB[1] ; reg_file:comb_207|register[24][22] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.041     ; 5.790      ;
; -4.795 ; MEM_WB:comb_212|MEM_WB[1] ; reg_file:comb_207|register[24][23] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.041     ; 5.790      ;
; -4.792 ; MEM_WB:comb_212|MEM_WB[1] ; reg_file:comb_207|register[1][13]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.021     ; 5.807      ;
; -4.792 ; MEM_WB:comb_212|MEM_WB[1] ; reg_file:comb_207|register[1][19]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.021     ; 5.807      ;
; -4.791 ; MEM_WB:comb_212|MEM_WB[0] ; reg_file:comb_207|register[12][9]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.007     ; 5.820      ;
; -4.791 ; MEM_WB:comb_212|MEM_WB[0] ; reg_file:comb_207|register[12][19] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.007     ; 5.820      ;
; -4.789 ; MEM_WB:comb_212|MEM_WB[1] ; reg_file:comb_207|register[12][1]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.033     ; 5.792      ;
; -4.789 ; MEM_WB:comb_212|MEM_WB[1] ; reg_file:comb_207|register[12][14] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.033     ; 5.792      ;
+--------+---------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:comb_5|clock_10Hz_reg'                                                                                                                             ;
+--------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -0.241 ; clk_div:comb_5|count_1hz[0]  ; clk_div:comb_5|clock_1Hz_int ; clk_div:comb_5|clock_10Hz_reg ; clk_div:comb_5|clock_10Hz_reg ; 1.000        ; 0.000      ; 1.277      ;
; -0.046 ; clk_div:comb_5|count_1hz[0]  ; clk_div:comb_5|count_1hz[2]  ; clk_div:comb_5|clock_10Hz_reg ; clk_div:comb_5|clock_10Hz_reg ; 1.000        ; 0.000      ; 1.082      ;
; -0.027 ; clk_div:comb_5|count_1hz[2]  ; clk_div:comb_5|clock_1Hz_int ; clk_div:comb_5|clock_10Hz_reg ; clk_div:comb_5|clock_10Hz_reg ; 1.000        ; 0.000      ; 1.063      ;
; 0.003  ; clk_div:comb_5|count_1hz[2]  ; clk_div:comb_5|count_1hz[0]  ; clk_div:comb_5|clock_10Hz_reg ; clk_div:comb_5|clock_10Hz_reg ; 1.000        ; 0.000      ; 1.033      ;
; 0.229  ; clk_div:comb_5|count_1hz[0]  ; clk_div:comb_5|count_1hz[1]  ; clk_div:comb_5|clock_10Hz_reg ; clk_div:comb_5|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.807      ;
; 0.232  ; clk_div:comb_5|count_1hz[1]  ; clk_div:comb_5|clock_1Hz_int ; clk_div:comb_5|clock_10Hz_reg ; clk_div:comb_5|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.804      ;
; 0.232  ; clk_div:comb_5|count_1hz[1]  ; clk_div:comb_5|count_1hz[2]  ; clk_div:comb_5|clock_10Hz_reg ; clk_div:comb_5|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.804      ;
; 0.233  ; clk_div:comb_5|count_1hz[1]  ; clk_div:comb_5|count_1hz[0]  ; clk_div:comb_5|clock_10Hz_reg ; clk_div:comb_5|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.803      ;
; 0.379  ; clk_div:comb_5|clock_1Hz_int ; clk_div:comb_5|clock_1Hz_int ; clk_div:comb_5|clock_10Hz_reg ; clk_div:comb_5|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_5|count_1hz[2]  ; clk_div:comb_5|count_1hz[2]  ; clk_div:comb_5|clock_10Hz_reg ; clk_div:comb_5|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_5|count_1hz[0]  ; clk_div:comb_5|count_1hz[0]  ; clk_div:comb_5|clock_10Hz_reg ; clk_div:comb_5|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_5|count_1hz[1]  ; clk_div:comb_5|count_1hz[1]  ; clk_div:comb_5|clock_10Hz_reg ; clk_div:comb_5|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:comb_5|clock_100Khz_reg'                                                                                                                                   ;
+--------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -0.238 ; clk_div:comb_5|count_10Khz[0]  ; clk_div:comb_5|clock_10Khz_int ; clk_div:comb_5|clock_100Khz_reg ; clk_div:comb_5|clock_100Khz_reg ; 1.000        ; 0.000      ; 1.274      ;
; -0.052 ; clk_div:comb_5|count_10Khz[1]  ; clk_div:comb_5|count_10Khz[2]  ; clk_div:comb_5|clock_100Khz_reg ; clk_div:comb_5|clock_100Khz_reg ; 1.000        ; 0.000      ; 1.088      ;
; -0.051 ; clk_div:comb_5|count_10Khz[1]  ; clk_div:comb_5|clock_10Khz_int ; clk_div:comb_5|clock_100Khz_reg ; clk_div:comb_5|clock_100Khz_reg ; 1.000        ; 0.000      ; 1.087      ;
; -0.017 ; clk_div:comb_5|count_10Khz[2]  ; clk_div:comb_5|count_10Khz[0]  ; clk_div:comb_5|clock_100Khz_reg ; clk_div:comb_5|clock_100Khz_reg ; 1.000        ; 0.000      ; 1.053      ;
; 0.218  ; clk_div:comb_5|count_10Khz[0]  ; clk_div:comb_5|count_10Khz[2]  ; clk_div:comb_5|clock_100Khz_reg ; clk_div:comb_5|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.818      ;
; 0.219  ; clk_div:comb_5|count_10Khz[0]  ; clk_div:comb_5|count_10Khz[1]  ; clk_div:comb_5|clock_100Khz_reg ; clk_div:comb_5|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.817      ;
; 0.224  ; clk_div:comb_5|count_10Khz[1]  ; clk_div:comb_5|count_10Khz[0]  ; clk_div:comb_5|clock_100Khz_reg ; clk_div:comb_5|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.812      ;
; 0.225  ; clk_div:comb_5|count_10Khz[2]  ; clk_div:comb_5|clock_10Khz_int ; clk_div:comb_5|clock_100Khz_reg ; clk_div:comb_5|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.811      ;
; 0.379  ; clk_div:comb_5|clock_10Khz_int ; clk_div:comb_5|clock_10Khz_int ; clk_div:comb_5|clock_100Khz_reg ; clk_div:comb_5|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_5|count_10Khz[2]  ; clk_div:comb_5|count_10Khz[2]  ; clk_div:comb_5|clock_100Khz_reg ; clk_div:comb_5|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_5|count_10Khz[0]  ; clk_div:comb_5|count_10Khz[0]  ; clk_div:comb_5|clock_100Khz_reg ; clk_div:comb_5|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_5|count_10Khz[1]  ; clk_div:comb_5|count_10Khz[1]  ; clk_div:comb_5|clock_100Khz_reg ; clk_div:comb_5|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:comb_5|clock_10Khz_reg'                                                                                                                                ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.069 ; clk_div:comb_5|count_1Khz[0]  ; clk_div:comb_5|clock_1Khz_int ; clk_div:comb_5|clock_10Khz_reg ; clk_div:comb_5|clock_10Khz_reg ; 1.000        ; 0.000      ; 1.105      ;
; -0.068 ; clk_div:comb_5|count_1Khz[0]  ; clk_div:comb_5|count_1Khz[2]  ; clk_div:comb_5|clock_10Khz_reg ; clk_div:comb_5|clock_10Khz_reg ; 1.000        ; 0.000      ; 1.104      ;
; -0.043 ; clk_div:comb_5|count_1Khz[2]  ; clk_div:comb_5|clock_1Khz_int ; clk_div:comb_5|clock_10Khz_reg ; clk_div:comb_5|clock_10Khz_reg ; 1.000        ; 0.000      ; 1.079      ;
; -0.012 ; clk_div:comb_5|count_1Khz[2]  ; clk_div:comb_5|count_1Khz[0]  ; clk_div:comb_5|clock_10Khz_reg ; clk_div:comb_5|clock_10Khz_reg ; 1.000        ; 0.000      ; 1.048      ;
; 0.066  ; clk_div:comb_5|count_1Khz[0]  ; clk_div:comb_5|count_1Khz[1]  ; clk_div:comb_5|clock_10Khz_reg ; clk_div:comb_5|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.970      ;
; 0.227  ; clk_div:comb_5|count_1Khz[1]  ; clk_div:comb_5|clock_1Khz_int ; clk_div:comb_5|clock_10Khz_reg ; clk_div:comb_5|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.809      ;
; 0.227  ; clk_div:comb_5|count_1Khz[1]  ; clk_div:comb_5|count_1Khz[0]  ; clk_div:comb_5|clock_10Khz_reg ; clk_div:comb_5|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.809      ;
; 0.228  ; clk_div:comb_5|count_1Khz[1]  ; clk_div:comb_5|count_1Khz[2]  ; clk_div:comb_5|clock_10Khz_reg ; clk_div:comb_5|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.808      ;
; 0.379  ; clk_div:comb_5|clock_1Khz_int ; clk_div:comb_5|clock_1Khz_int ; clk_div:comb_5|clock_10Khz_reg ; clk_div:comb_5|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_5|count_1Khz[2]  ; clk_div:comb_5|count_1Khz[2]  ; clk_div:comb_5|clock_10Khz_reg ; clk_div:comb_5|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_5|count_1Khz[0]  ; clk_div:comb_5|count_1Khz[0]  ; clk_div:comb_5|clock_10Khz_reg ; clk_div:comb_5|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_5|count_1Khz[1]  ; clk_div:comb_5|count_1Khz[1]  ; clk_div:comb_5|clock_10Khz_reg ; clk_div:comb_5|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:comb_5|clock_100hz_reg'                                                                                                                                ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.069 ; clk_div:comb_5|count_10hz[0]  ; clk_div:comb_5|count_10hz[2]  ; clk_div:comb_5|clock_100hz_reg ; clk_div:comb_5|clock_100hz_reg ; 1.000        ; 0.000      ; 1.105      ;
; -0.068 ; clk_div:comb_5|count_10hz[0]  ; clk_div:comb_5|clock_10Hz_int ; clk_div:comb_5|clock_100hz_reg ; clk_div:comb_5|clock_100hz_reg ; 1.000        ; 0.000      ; 1.104      ;
; -0.043 ; clk_div:comb_5|count_10hz[1]  ; clk_div:comb_5|clock_10Hz_int ; clk_div:comb_5|clock_100hz_reg ; clk_div:comb_5|clock_100hz_reg ; 1.000        ; 0.000      ; 1.079      ;
; -0.009 ; clk_div:comb_5|count_10hz[2]  ; clk_div:comb_5|count_10hz[0]  ; clk_div:comb_5|clock_100hz_reg ; clk_div:comb_5|clock_100hz_reg ; 1.000        ; 0.000      ; 1.045      ;
; 0.066  ; clk_div:comb_5|count_10hz[0]  ; clk_div:comb_5|count_10hz[1]  ; clk_div:comb_5|clock_100hz_reg ; clk_div:comb_5|clock_100hz_reg ; 1.000        ; 0.000      ; 0.970      ;
; 0.231  ; clk_div:comb_5|count_10hz[1]  ; clk_div:comb_5|count_10hz[0]  ; clk_div:comb_5|clock_100hz_reg ; clk_div:comb_5|clock_100hz_reg ; 1.000        ; 0.000      ; 0.805      ;
; 0.232  ; clk_div:comb_5|count_10hz[1]  ; clk_div:comb_5|count_10hz[2]  ; clk_div:comb_5|clock_100hz_reg ; clk_div:comb_5|clock_100hz_reg ; 1.000        ; 0.000      ; 0.804      ;
; 0.235  ; clk_div:comb_5|count_10hz[2]  ; clk_div:comb_5|clock_10Hz_int ; clk_div:comb_5|clock_100hz_reg ; clk_div:comb_5|clock_100hz_reg ; 1.000        ; 0.000      ; 0.801      ;
; 0.379  ; clk_div:comb_5|count_10hz[2]  ; clk_div:comb_5|count_10hz[2]  ; clk_div:comb_5|clock_100hz_reg ; clk_div:comb_5|clock_100hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_5|clock_10Hz_int ; clk_div:comb_5|clock_10Hz_int ; clk_div:comb_5|clock_100hz_reg ; clk_div:comb_5|clock_100hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_5|count_10hz[0]  ; clk_div:comb_5|count_10hz[0]  ; clk_div:comb_5|clock_100hz_reg ; clk_div:comb_5|clock_100hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_5|count_10hz[1]  ; clk_div:comb_5|count_10hz[1]  ; clk_div:comb_5|clock_100hz_reg ; clk_div:comb_5|clock_100hz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:comb_5|clock_1Khz_reg'                                                                                                                                 ;
+--------+--------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -0.063 ; clk_div:comb_5|count_100hz[2]  ; clk_div:comb_5|clock_100hz_int ; clk_div:comb_5|clock_1Khz_reg ; clk_div:comb_5|clock_1Khz_reg ; 1.000        ; 0.000      ; 1.099      ;
; -0.039 ; clk_div:comb_5|count_100hz[0]  ; clk_div:comb_5|count_100hz[2]  ; clk_div:comb_5|clock_1Khz_reg ; clk_div:comb_5|clock_1Khz_reg ; 1.000        ; 0.000      ; 1.075      ;
; -0.038 ; clk_div:comb_5|count_100hz[0]  ; clk_div:comb_5|clock_100hz_int ; clk_div:comb_5|clock_1Khz_reg ; clk_div:comb_5|clock_1Khz_reg ; 1.000        ; 0.000      ; 1.074      ;
; -0.032 ; clk_div:comb_5|count_100hz[2]  ; clk_div:comb_5|count_100hz[0]  ; clk_div:comb_5|clock_1Khz_reg ; clk_div:comb_5|clock_1Khz_reg ; 1.000        ; 0.000      ; 1.068      ;
; 0.235  ; clk_div:comb_5|count_100hz[0]  ; clk_div:comb_5|count_100hz[1]  ; clk_div:comb_5|clock_1Khz_reg ; clk_div:comb_5|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.801      ;
; 0.239  ; clk_div:comb_5|count_100hz[1]  ; clk_div:comb_5|clock_100hz_int ; clk_div:comb_5|clock_1Khz_reg ; clk_div:comb_5|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.797      ;
; 0.240  ; clk_div:comb_5|count_100hz[1]  ; clk_div:comb_5|count_100hz[0]  ; clk_div:comb_5|clock_1Khz_reg ; clk_div:comb_5|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.796      ;
; 0.241  ; clk_div:comb_5|count_100hz[1]  ; clk_div:comb_5|count_100hz[2]  ; clk_div:comb_5|clock_1Khz_reg ; clk_div:comb_5|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.795      ;
; 0.379  ; clk_div:comb_5|clock_100hz_int ; clk_div:comb_5|clock_100hz_int ; clk_div:comb_5|clock_1Khz_reg ; clk_div:comb_5|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_5|count_100hz[2]  ; clk_div:comb_5|count_100hz[2]  ; clk_div:comb_5|clock_1Khz_reg ; clk_div:comb_5|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_5|count_100hz[0]  ; clk_div:comb_5|count_100hz[0]  ; clk_div:comb_5|clock_1Khz_reg ; clk_div:comb_5|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_5|count_100hz[1]  ; clk_div:comb_5|count_100hz[1]  ; clk_div:comb_5|clock_1Khz_reg ; clk_div:comb_5|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+--------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:comb_5|clock_1Mhz_reg'                                                                                                                                   ;
+--------+---------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -0.062 ; clk_div:comb_5|count_100Khz[2]  ; clk_div:comb_5|clock_100Khz_int ; clk_div:comb_5|clock_1Mhz_reg ; clk_div:comb_5|clock_1Mhz_reg ; 1.000        ; 0.000      ; 1.098      ;
; -0.048 ; clk_div:comb_5|count_100Khz[0]  ; clk_div:comb_5|count_100Khz[2]  ; clk_div:comb_5|clock_1Mhz_reg ; clk_div:comb_5|clock_1Mhz_reg ; 1.000        ; 0.000      ; 1.084      ;
; -0.047 ; clk_div:comb_5|count_100Khz[0]  ; clk_div:comb_5|clock_100Khz_int ; clk_div:comb_5|clock_1Mhz_reg ; clk_div:comb_5|clock_1Mhz_reg ; 1.000        ; 0.000      ; 1.083      ;
; -0.033 ; clk_div:comb_5|count_100Khz[2]  ; clk_div:comb_5|count_100Khz[0]  ; clk_div:comb_5|clock_1Mhz_reg ; clk_div:comb_5|clock_1Mhz_reg ; 1.000        ; 0.000      ; 1.069      ;
; 0.226  ; clk_div:comb_5|count_100Khz[1]  ; clk_div:comb_5|count_100Khz[2]  ; clk_div:comb_5|clock_1Mhz_reg ; clk_div:comb_5|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.810      ;
; 0.227  ; clk_div:comb_5|count_100Khz[0]  ; clk_div:comb_5|count_100Khz[1]  ; clk_div:comb_5|clock_1Mhz_reg ; clk_div:comb_5|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.809      ;
; 0.227  ; clk_div:comb_5|count_100Khz[1]  ; clk_div:comb_5|clock_100Khz_int ; clk_div:comb_5|clock_1Mhz_reg ; clk_div:comb_5|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.809      ;
; 0.227  ; clk_div:comb_5|count_100Khz[1]  ; clk_div:comb_5|count_100Khz[0]  ; clk_div:comb_5|clock_1Mhz_reg ; clk_div:comb_5|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.809      ;
; 0.379  ; clk_div:comb_5|clock_100Khz_int ; clk_div:comb_5|clock_100Khz_int ; clk_div:comb_5|clock_1Mhz_reg ; clk_div:comb_5|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_5|count_100Khz[2]  ; clk_div:comb_5|count_100Khz[2]  ; clk_div:comb_5|clock_1Mhz_reg ; clk_div:comb_5|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_5|count_100Khz[0]  ; clk_div:comb_5|count_100Khz[0]  ; clk_div:comb_5|clock_1Mhz_reg ; clk_div:comb_5|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_5|count_100Khz[1]  ; clk_div:comb_5|count_100Khz[1]  ; clk_div:comb_5|clock_1Mhz_reg ; clk_div:comb_5|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+---------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                                                                                        ;
+-------+-------------------------------------------------+-------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                         ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; 0.133 ; clk_div:comb_5|clock_100hz_int                  ; clk_div:comb_5|clock_100hz_reg                  ; clk_div:comb_5|clock_1Khz_reg   ; CLOCK_50    ; 0.000        ; 0.396      ; 0.795      ;
; 0.142 ; clk_div:comb_5|clock_10Hz_int                   ; clk_div:comb_5|clock_10Hz_reg                   ; clk_div:comb_5|clock_100hz_reg  ; CLOCK_50    ; 0.000        ; 0.374      ; 0.782      ;
; 0.146 ; clk_div:comb_5|clock_1Khz_int                   ; clk_div:comb_5|clock_1Khz_reg                   ; clk_div:comb_5|clock_10Khz_reg  ; CLOCK_50    ; 0.000        ; 0.390      ; 0.802      ;
; 0.176 ; clk_div:comb_5|clock_1Hz_int                    ; clk_div:comb_5|clock_1Hz_reg                    ; clk_div:comb_5|clock_10Hz_reg   ; CLOCK_50    ; 0.000        ; 0.522      ; 0.964      ;
; 0.288 ; clk_div:comb_5|clock_100Khz_int                 ; clk_div:comb_5|clock_100Khz_reg                 ; clk_div:comb_5|clock_1Mhz_reg   ; CLOCK_50    ; 0.000        ; 0.229      ; 0.783      ;
; 0.306 ; clk_div:comb_5|clock_10Khz_int                  ; clk_div:comb_5|clock_10Khz_reg                  ; clk_div:comb_5|clock_100Khz_reg ; CLOCK_50    ; 0.000        ; 0.391      ; 0.963      ;
; 0.391 ; LCD_Display:comb_215|next_command.RETURN_HOME   ; LCD_Display:comb_215|next_command.RETURN_HOME   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:comb_215|next_command.RESET2        ; LCD_Display:comb_215|next_command.RESET2        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:comb_215|next_command.RESET3        ; LCD_Display:comb_215|next_command.RESET3        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:comb_215|next_command.FUNC_SET      ; LCD_Display:comb_215|next_command.FUNC_SET      ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:comb_215|next_command.DISPLAY_OFF   ; LCD_Display:comb_215|next_command.DISPLAY_OFF   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:comb_215|next_command.DISPLAY_CLEAR ; LCD_Display:comb_215|next_command.DISPLAY_CLEAR ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:comb_215|next_command.DISPLAY_ON    ; LCD_Display:comb_215|next_command.DISPLAY_ON    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:comb_215|next_command.MODE_SET      ; LCD_Display:comb_215|next_command.MODE_SET      ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:comb_215|next_command.Print_String  ; LCD_Display:comb_215|next_command.Print_String  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:comb_215|DATA_BUS_VALUE[7]          ; LCD_Display:comb_215|DATA_BUS_VALUE[7]          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:comb_215|LCD_RS                     ; LCD_Display:comb_215|LCD_RS                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:comb_215|LCD_EN                     ; LCD_Display:comb_215|LCD_EN                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.519 ; LCD_Display:comb_215|next_command.DISPLAY_OFF   ; LCD_Display:comb_215|state.DISPLAY_OFF          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.785      ;
; 0.522 ; LCD_Display:comb_215|next_command.DISPLAY_ON    ; LCD_Display:comb_215|state.DISPLAY_ON           ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.788      ;
; 0.525 ; LCD_Display:comb_215|next_command.DISPLAY_CLEAR ; LCD_Display:comb_215|state.DISPLAY_CLEAR        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.791      ;
; 0.525 ; LCD_Display:comb_215|next_command.MODE_SET      ; LCD_Display:comb_215|state.MODE_SET             ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.791      ;
; 0.533 ; LCD_Display:comb_215|CLK_COUNT_400HZ[19]        ; LCD_Display:comb_215|CLK_COUNT_400HZ[19]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.799      ;
; 0.534 ; LCD_Display:comb_215|state.RESET1               ; LCD_Display:comb_215|next_command.RESET2        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.800      ;
; 0.544 ; clk_div:comb_5|clock_1Mhz_int                   ; clk_div:comb_5|clock_1Mhz_reg                   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.810      ;
; 0.557 ; LCD_Display:comb_215|state.HOLD                 ; LCD_Display:comb_215|state.LINE2                ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.823      ;
; 0.558 ; LCD_Display:comb_215|state.HOLD                 ; LCD_Display:comb_215|LCD_RS                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.824      ;
; 0.559 ; LCD_Display:comb_215|state.HOLD                 ; LCD_Display:comb_215|state.Print_String         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.825      ;
; 0.568 ; LCD_Display:comb_215|CHAR_COUNT[4]              ; LCD_Display:comb_215|CHAR_COUNT[4]              ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.834      ;
; 0.650 ; LCD_Display:comb_215|next_command.Print_String  ; LCD_Display:comb_215|state.Print_String         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.916      ;
; 0.653 ; LCD_Display:comb_215|next_command.LINE2         ; LCD_Display:comb_215|state.LINE2                ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.919      ;
; 0.665 ; LCD_Display:comb_215|next_command.RETURN_HOME   ; LCD_Display:comb_215|state.RETURN_HOME          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; -0.002     ; 0.929      ;
; 0.692 ; LCD_Display:comb_215|next_command.RESET3        ; LCD_Display:comb_215|state.RESET3               ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; -0.001     ; 0.957      ;
; 0.694 ; clk_div:comb_5|count_1Mhz[4]                    ; clk_div:comb_5|clock_1Mhz_int                   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.960      ;
; 0.701 ; LCD_Display:comb_215|next_command.RESET2        ; LCD_Display:comb_215|state.RESET2               ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; -0.003     ; 0.964      ;
; 0.703 ; LCD_Display:comb_215|state.RESET2               ; LCD_Display:comb_215|next_command.RESET3        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.969      ;
; 0.745 ; LCD_Display:comb_215|state.DROP_LCD_EN          ; LCD_Display:comb_215|next_command.MODE_SET      ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.002      ; 1.013      ;
; 0.755 ; LCD_Display:comb_215|state.Print_String         ; LCD_Display:comb_215|next_command.LINE2         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.021      ;
; 0.779 ; LCD_Display:comb_215|next_command.FUNC_SET      ; LCD_Display:comb_215|state.FUNC_SET             ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.045      ;
; 0.788 ; LCD_Display:comb_215|CLK_COUNT_400HZ[1]         ; LCD_Display:comb_215|CLK_COUNT_400HZ[1]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.054      ;
; 0.795 ; clk_div:comb_5|count_1Mhz[1]                    ; clk_div:comb_5|count_1Mhz[1]                    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.061      ;
; 0.797 ; LCD_Display:comb_215|CLK_COUNT_400HZ[10]        ; LCD_Display:comb_215|CLK_COUNT_400HZ[10]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.063      ;
; 0.798 ; LCD_Display:comb_215|CLK_COUNT_400HZ[3]         ; LCD_Display:comb_215|CLK_COUNT_400HZ[3]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.064      ;
; 0.801 ; LCD_Display:comb_215|CLK_COUNT_400HZ[5]         ; LCD_Display:comb_215|CLK_COUNT_400HZ[5]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.067      ;
; 0.802 ; LCD_Display:comb_215|CLK_COUNT_400HZ[8]         ; LCD_Display:comb_215|CLK_COUNT_400HZ[8]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.068      ;
; 0.806 ; LCD_Display:comb_215|CLK_COUNT_400HZ[9]         ; LCD_Display:comb_215|CLK_COUNT_400HZ[9]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.807 ; LCD_Display:comb_215|CLK_COUNT_400HZ[11]        ; LCD_Display:comb_215|CLK_COUNT_400HZ[11]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.073      ;
; 0.807 ; LCD_Display:comb_215|state.RESET3               ; LCD_Display:comb_215|next_command.FUNC_SET      ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.073      ;
; 0.813 ; LCD_Display:comb_215|CLK_COUNT_400HZ[12]        ; LCD_Display:comb_215|CLK_COUNT_400HZ[12]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.079      ;
; 0.813 ; LCD_Display:comb_215|state.LINE2                ; LCD_Display:comb_215|DATA_BUS_VALUE[7]          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.079      ;
; 0.814 ; LCD_Display:comb_215|CLK_COUNT_400HZ[14]        ; LCD_Display:comb_215|CLK_COUNT_400HZ[14]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.080      ;
; 0.814 ; LCD_Display:comb_215|CLK_COUNT_400HZ[17]        ; LCD_Display:comb_215|CLK_COUNT_400HZ[17]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.080      ;
; 0.820 ; clk_div:comb_5|count_1Mhz[3]                    ; clk_div:comb_5|count_1Mhz[3]                    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.086      ;
; 0.821 ; clk_div:comb_5|count_1Mhz[5]                    ; clk_div:comb_5|count_1Mhz[5]                    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.087      ;
; 0.821 ; LCD_Display:comb_215|CLK_COUNT_400HZ[0]         ; LCD_Display:comb_215|CLK_COUNT_400HZ[0]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.087      ;
; 0.827 ; LCD_Display:comb_215|CHAR_COUNT[0]              ; LCD_Display:comb_215|CHAR_COUNT[0]              ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.093      ;
; 0.828 ; clk_div:comb_5|count_1Mhz[5]                    ; clk_div:comb_5|clock_1Mhz_int                   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.094      ;
; 0.834 ; LCD_Display:comb_215|CLK_COUNT_400HZ[2]         ; LCD_Display:comb_215|CLK_COUNT_400HZ[2]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.100      ;
; 0.834 ; LCD_Display:comb_215|CLK_COUNT_400HZ[18]        ; LCD_Display:comb_215|CLK_COUNT_400HZ[18]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.100      ;
; 0.834 ; LCD_Display:comb_215|CHAR_COUNT[2]              ; LCD_Display:comb_215|CHAR_COUNT[2]              ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.100      ;
; 0.835 ; LCD_Display:comb_215|CLK_COUNT_400HZ[4]         ; LCD_Display:comb_215|CLK_COUNT_400HZ[4]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.101      ;
; 0.835 ; LCD_Display:comb_215|state.DISPLAY_OFF          ; LCD_Display:comb_215|next_command.DISPLAY_CLEAR ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.101      ;
; 0.836 ; LCD_Display:comb_215|state.HOLD                 ; LCD_Display:comb_215|state.RETURN_HOME          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.102      ;
; 0.838 ; LCD_Display:comb_215|CLK_COUNT_400HZ[6]         ; LCD_Display:comb_215|CLK_COUNT_400HZ[6]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; LCD_Display:comb_215|state.FUNC_SET             ; LCD_Display:comb_215|next_command.DISPLAY_OFF   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.104      ;
; 0.842 ; clk_div:comb_5|count_1Mhz[0]                    ; clk_div:comb_5|count_1Mhz[0]                    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.108      ;
; 0.845 ; LCD_Display:comb_215|CLK_COUNT_400HZ[13]        ; LCD_Display:comb_215|CLK_COUNT_400HZ[13]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.111      ;
; 0.846 ; LCD_Display:comb_215|CLK_COUNT_400HZ[15]        ; LCD_Display:comb_215|CLK_COUNT_400HZ[15]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.112      ;
; 0.847 ; LCD_Display:comb_215|CLK_COUNT_400HZ[16]        ; LCD_Display:comb_215|CLK_COUNT_400HZ[16]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.113      ;
; 0.858 ; clk_div:comb_5|count_1Mhz[2]                    ; clk_div:comb_5|count_1Mhz[2]                    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.124      ;
; 0.859 ; clk_div:comb_5|count_1Mhz[4]                    ; clk_div:comb_5|count_1Mhz[4]                    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.125      ;
; 0.860 ; clk_div:comb_5|count_1Mhz[6]                    ; clk_div:comb_5|count_1Mhz[6]                    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.126      ;
; 0.869 ; clk_div:comb_5|count_1Mhz[6]                    ; clk_div:comb_5|clock_1Mhz_int                   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.135      ;
; 0.881 ; LCD_Display:comb_215|CHAR_COUNT[1]              ; LCD_Display:comb_215|CHAR_COUNT[1]              ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.147      ;
; 0.994 ; LCD_Display:comb_215|state.DROP_LCD_EN          ; LCD_Display:comb_215|next_command.RESET2        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.002      ; 1.262      ;
; 1.008 ; LCD_Display:comb_215|state.DISPLAY_CLEAR        ; LCD_Display:comb_215|next_command.DISPLAY_ON    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.274      ;
; 1.011 ; LCD_Display:comb_215|CLK_COUNT_400HZ[7]         ; LCD_Display:comb_215|CLK_COUNT_400HZ[7]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.277      ;
; 1.013 ; LCD_Display:comb_215|state.RETURN_HOME          ; LCD_Display:comb_215|DATA_BUS_VALUE[7]          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.279      ;
; 1.029 ; LCD_Display:comb_215|state.Print_String         ; LCD_Display:comb_215|LCD_RS                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.295      ;
; 1.047 ; LCD_Display:comb_215|state.Print_String         ; LCD_Display:comb_215|next_command.RETURN_HOME   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.002      ; 1.315      ;
; 1.062 ; LCD_Display:comb_215|state.HOLD                 ; LCD_Display:comb_215|state.FUNC_SET             ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; -0.002     ; 1.326      ;
; 1.093 ; clk_div:comb_5|count_1Mhz[2]                    ; clk_div:comb_5|clock_1Mhz_int                   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.359      ;
; 1.104 ; clk_div:comb_5|count_1Mhz[1]                    ; clk_div:comb_5|clock_1Mhz_int                   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.370      ;
; 1.120 ; LCD_Display:comb_215|state.DROP_LCD_EN          ; LCD_Display:comb_215|state.HOLD                 ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.386      ;
; 1.145 ; LCD_Display:comb_215|state.Print_String         ; LCD_Display:comb_215|next_command.Print_String  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.411      ;
; 1.180 ; LCD_Display:comb_215|CLK_COUNT_400HZ[10]        ; LCD_Display:comb_215|CLK_COUNT_400HZ[11]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.446      ;
; 1.181 ; LCD_Display:comb_215|CLK_COUNT_400HZ[3]         ; LCD_Display:comb_215|CLK_COUNT_400HZ[4]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.447      ;
; 1.184 ; LCD_Display:comb_215|CLK_COUNT_400HZ[5]         ; LCD_Display:comb_215|CLK_COUNT_400HZ[6]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.450      ;
; 1.185 ; LCD_Display:comb_215|CLK_COUNT_400HZ[8]         ; LCD_Display:comb_215|CLK_COUNT_400HZ[9]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.451      ;
; 1.190 ; LCD_Display:comb_215|CLK_COUNT_400HZ[11]        ; LCD_Display:comb_215|CLK_COUNT_400HZ[12]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.456      ;
; 1.196 ; LCD_Display:comb_215|CLK_COUNT_400HZ[12]        ; LCD_Display:comb_215|CLK_COUNT_400HZ[13]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.462      ;
; 1.197 ; LCD_Display:comb_215|CLK_COUNT_400HZ[14]        ; LCD_Display:comb_215|CLK_COUNT_400HZ[15]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.463      ;
; 1.203 ; clk_div:comb_5|count_1Mhz[3]                    ; clk_div:comb_5|count_1Mhz[4]                    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.469      ;
; 1.204 ; clk_div:comb_5|count_1Mhz[5]                    ; clk_div:comb_5|count_1Mhz[6]                    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.470      ;
; 1.207 ; LCD_Display:comb_215|state.HOLD                 ; LCD_Display:comb_215|state.DROP_LCD_EN          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.473      ;
; 1.207 ; LCD_Display:comb_215|CLK_COUNT_400HZ[0]         ; LCD_Display:comb_215|CLK_COUNT_400HZ[1]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.473      ;
; 1.209 ; LCD_Display:comb_215|state.HOLD                 ; LCD_Display:comb_215|DATA_BUS_VALUE[7]          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.475      ;
; 1.210 ; LCD_Display:comb_215|CHAR_COUNT[0]              ; LCD_Display:comb_215|CHAR_COUNT[1]              ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.476      ;
; 1.217 ; LCD_Display:comb_215|CHAR_COUNT[2]              ; LCD_Display:comb_215|CHAR_COUNT[3]              ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.483      ;
; 1.220 ; LCD_Display:comb_215|CLK_COUNT_400HZ[18]        ; LCD_Display:comb_215|CLK_COUNT_400HZ[19]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.486      ;
+-------+-------------------------------------------------+-------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:comb_5|clock_100Khz_reg'                                                                                                                                   ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:comb_5|count_10Khz[1]  ; clk_div:comb_5|count_10Khz[1]  ; clk_div:comb_5|clock_100Khz_reg ; clk_div:comb_5|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_5|count_10Khz[0]  ; clk_div:comb_5|count_10Khz[0]  ; clk_div:comb_5|clock_100Khz_reg ; clk_div:comb_5|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_5|count_10Khz[2]  ; clk_div:comb_5|count_10Khz[2]  ; clk_div:comb_5|clock_100Khz_reg ; clk_div:comb_5|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_5|clock_10Khz_int ; clk_div:comb_5|clock_10Khz_int ; clk_div:comb_5|clock_100Khz_reg ; clk_div:comb_5|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.545 ; clk_div:comb_5|count_10Khz[2]  ; clk_div:comb_5|clock_10Khz_int ; clk_div:comb_5|clock_100Khz_reg ; clk_div:comb_5|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.811      ;
; 0.546 ; clk_div:comb_5|count_10Khz[1]  ; clk_div:comb_5|count_10Khz[0]  ; clk_div:comb_5|clock_100Khz_reg ; clk_div:comb_5|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.812      ;
; 0.551 ; clk_div:comb_5|count_10Khz[0]  ; clk_div:comb_5|count_10Khz[1]  ; clk_div:comb_5|clock_100Khz_reg ; clk_div:comb_5|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.817      ;
; 0.552 ; clk_div:comb_5|count_10Khz[0]  ; clk_div:comb_5|count_10Khz[2]  ; clk_div:comb_5|clock_100Khz_reg ; clk_div:comb_5|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.818      ;
; 0.787 ; clk_div:comb_5|count_10Khz[2]  ; clk_div:comb_5|count_10Khz[0]  ; clk_div:comb_5|clock_100Khz_reg ; clk_div:comb_5|clock_100Khz_reg ; 0.000        ; 0.000      ; 1.053      ;
; 0.821 ; clk_div:comb_5|count_10Khz[1]  ; clk_div:comb_5|clock_10Khz_int ; clk_div:comb_5|clock_100Khz_reg ; clk_div:comb_5|clock_100Khz_reg ; 0.000        ; 0.000      ; 1.087      ;
; 0.822 ; clk_div:comb_5|count_10Khz[1]  ; clk_div:comb_5|count_10Khz[2]  ; clk_div:comb_5|clock_100Khz_reg ; clk_div:comb_5|clock_100Khz_reg ; 0.000        ; 0.000      ; 1.088      ;
; 1.008 ; clk_div:comb_5|count_10Khz[0]  ; clk_div:comb_5|clock_10Khz_int ; clk_div:comb_5|clock_100Khz_reg ; clk_div:comb_5|clock_100Khz_reg ; 0.000        ; 0.000      ; 1.274      ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:comb_5|clock_100hz_reg'                                                                                                                                ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:comb_5|count_10hz[0]  ; clk_div:comb_5|count_10hz[0]  ; clk_div:comb_5|clock_100hz_reg ; clk_div:comb_5|clock_100hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_5|count_10hz[1]  ; clk_div:comb_5|count_10hz[1]  ; clk_div:comb_5|clock_100hz_reg ; clk_div:comb_5|clock_100hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_5|count_10hz[2]  ; clk_div:comb_5|count_10hz[2]  ; clk_div:comb_5|clock_100hz_reg ; clk_div:comb_5|clock_100hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_5|clock_10Hz_int ; clk_div:comb_5|clock_10Hz_int ; clk_div:comb_5|clock_100hz_reg ; clk_div:comb_5|clock_100hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.535 ; clk_div:comb_5|count_10hz[2]  ; clk_div:comb_5|clock_10Hz_int ; clk_div:comb_5|clock_100hz_reg ; clk_div:comb_5|clock_100hz_reg ; 0.000        ; 0.000      ; 0.801      ;
; 0.538 ; clk_div:comb_5|count_10hz[1]  ; clk_div:comb_5|count_10hz[2]  ; clk_div:comb_5|clock_100hz_reg ; clk_div:comb_5|clock_100hz_reg ; 0.000        ; 0.000      ; 0.804      ;
; 0.539 ; clk_div:comb_5|count_10hz[1]  ; clk_div:comb_5|count_10hz[0]  ; clk_div:comb_5|clock_100hz_reg ; clk_div:comb_5|clock_100hz_reg ; 0.000        ; 0.000      ; 0.805      ;
; 0.704 ; clk_div:comb_5|count_10hz[0]  ; clk_div:comb_5|count_10hz[1]  ; clk_div:comb_5|clock_100hz_reg ; clk_div:comb_5|clock_100hz_reg ; 0.000        ; 0.000      ; 0.970      ;
; 0.779 ; clk_div:comb_5|count_10hz[2]  ; clk_div:comb_5|count_10hz[0]  ; clk_div:comb_5|clock_100hz_reg ; clk_div:comb_5|clock_100hz_reg ; 0.000        ; 0.000      ; 1.045      ;
; 0.813 ; clk_div:comb_5|count_10hz[1]  ; clk_div:comb_5|clock_10Hz_int ; clk_div:comb_5|clock_100hz_reg ; clk_div:comb_5|clock_100hz_reg ; 0.000        ; 0.000      ; 1.079      ;
; 0.838 ; clk_div:comb_5|count_10hz[0]  ; clk_div:comb_5|clock_10Hz_int ; clk_div:comb_5|clock_100hz_reg ; clk_div:comb_5|clock_100hz_reg ; 0.000        ; 0.000      ; 1.104      ;
; 0.839 ; clk_div:comb_5|count_10hz[0]  ; clk_div:comb_5|count_10hz[2]  ; clk_div:comb_5|clock_100hz_reg ; clk_div:comb_5|clock_100hz_reg ; 0.000        ; 0.000      ; 1.105      ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:comb_5|clock_10Hz_reg'                                                                                                                             ;
+-------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:comb_5|count_1hz[2]  ; clk_div:comb_5|count_1hz[2]  ; clk_div:comb_5|clock_10Hz_reg ; clk_div:comb_5|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_5|count_1hz[0]  ; clk_div:comb_5|count_1hz[0]  ; clk_div:comb_5|clock_10Hz_reg ; clk_div:comb_5|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_5|count_1hz[1]  ; clk_div:comb_5|count_1hz[1]  ; clk_div:comb_5|clock_10Hz_reg ; clk_div:comb_5|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_5|clock_1Hz_int ; clk_div:comb_5|clock_1Hz_int ; clk_div:comb_5|clock_10Hz_reg ; clk_div:comb_5|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.537 ; clk_div:comb_5|count_1hz[1]  ; clk_div:comb_5|count_1hz[0]  ; clk_div:comb_5|clock_10Hz_reg ; clk_div:comb_5|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.803      ;
; 0.538 ; clk_div:comb_5|count_1hz[1]  ; clk_div:comb_5|count_1hz[2]  ; clk_div:comb_5|clock_10Hz_reg ; clk_div:comb_5|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.804      ;
; 0.538 ; clk_div:comb_5|count_1hz[1]  ; clk_div:comb_5|clock_1Hz_int ; clk_div:comb_5|clock_10Hz_reg ; clk_div:comb_5|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.804      ;
; 0.541 ; clk_div:comb_5|count_1hz[0]  ; clk_div:comb_5|count_1hz[1]  ; clk_div:comb_5|clock_10Hz_reg ; clk_div:comb_5|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.807      ;
; 0.767 ; clk_div:comb_5|count_1hz[2]  ; clk_div:comb_5|count_1hz[0]  ; clk_div:comb_5|clock_10Hz_reg ; clk_div:comb_5|clock_10Hz_reg ; 0.000        ; 0.000      ; 1.033      ;
; 0.797 ; clk_div:comb_5|count_1hz[2]  ; clk_div:comb_5|clock_1Hz_int ; clk_div:comb_5|clock_10Hz_reg ; clk_div:comb_5|clock_10Hz_reg ; 0.000        ; 0.000      ; 1.063      ;
; 0.816 ; clk_div:comb_5|count_1hz[0]  ; clk_div:comb_5|count_1hz[2]  ; clk_div:comb_5|clock_10Hz_reg ; clk_div:comb_5|clock_10Hz_reg ; 0.000        ; 0.000      ; 1.082      ;
; 1.011 ; clk_div:comb_5|count_1hz[0]  ; clk_div:comb_5|clock_1Hz_int ; clk_div:comb_5|clock_10Hz_reg ; clk_div:comb_5|clock_10Hz_reg ; 0.000        ; 0.000      ; 1.277      ;
+-------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:comb_5|clock_10Khz_reg'                                                                                                                                ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:comb_5|count_1Khz[2]  ; clk_div:comb_5|count_1Khz[2]  ; clk_div:comb_5|clock_10Khz_reg ; clk_div:comb_5|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_5|count_1Khz[0]  ; clk_div:comb_5|count_1Khz[0]  ; clk_div:comb_5|clock_10Khz_reg ; clk_div:comb_5|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_5|count_1Khz[1]  ; clk_div:comb_5|count_1Khz[1]  ; clk_div:comb_5|clock_10Khz_reg ; clk_div:comb_5|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_5|clock_1Khz_int ; clk_div:comb_5|clock_1Khz_int ; clk_div:comb_5|clock_10Khz_reg ; clk_div:comb_5|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.542 ; clk_div:comb_5|count_1Khz[1]  ; clk_div:comb_5|count_1Khz[2]  ; clk_div:comb_5|clock_10Khz_reg ; clk_div:comb_5|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.808      ;
; 0.543 ; clk_div:comb_5|count_1Khz[1]  ; clk_div:comb_5|count_1Khz[0]  ; clk_div:comb_5|clock_10Khz_reg ; clk_div:comb_5|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.809      ;
; 0.543 ; clk_div:comb_5|count_1Khz[1]  ; clk_div:comb_5|clock_1Khz_int ; clk_div:comb_5|clock_10Khz_reg ; clk_div:comb_5|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.809      ;
; 0.704 ; clk_div:comb_5|count_1Khz[0]  ; clk_div:comb_5|count_1Khz[1]  ; clk_div:comb_5|clock_10Khz_reg ; clk_div:comb_5|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.970      ;
; 0.782 ; clk_div:comb_5|count_1Khz[2]  ; clk_div:comb_5|count_1Khz[0]  ; clk_div:comb_5|clock_10Khz_reg ; clk_div:comb_5|clock_10Khz_reg ; 0.000        ; 0.000      ; 1.048      ;
; 0.813 ; clk_div:comb_5|count_1Khz[2]  ; clk_div:comb_5|clock_1Khz_int ; clk_div:comb_5|clock_10Khz_reg ; clk_div:comb_5|clock_10Khz_reg ; 0.000        ; 0.000      ; 1.079      ;
; 0.838 ; clk_div:comb_5|count_1Khz[0]  ; clk_div:comb_5|count_1Khz[2]  ; clk_div:comb_5|clock_10Khz_reg ; clk_div:comb_5|clock_10Khz_reg ; 0.000        ; 0.000      ; 1.104      ;
; 0.839 ; clk_div:comb_5|count_1Khz[0]  ; clk_div:comb_5|clock_1Khz_int ; clk_div:comb_5|clock_10Khz_reg ; clk_div:comb_5|clock_10Khz_reg ; 0.000        ; 0.000      ; 1.105      ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:comb_5|clock_1Khz_reg'                                                                                                                                 ;
+-------+--------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:comb_5|count_100hz[2]  ; clk_div:comb_5|count_100hz[2]  ; clk_div:comb_5|clock_1Khz_reg ; clk_div:comb_5|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_5|count_100hz[0]  ; clk_div:comb_5|count_100hz[0]  ; clk_div:comb_5|clock_1Khz_reg ; clk_div:comb_5|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_5|count_100hz[1]  ; clk_div:comb_5|count_100hz[1]  ; clk_div:comb_5|clock_1Khz_reg ; clk_div:comb_5|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_5|clock_100hz_int ; clk_div:comb_5|clock_100hz_int ; clk_div:comb_5|clock_1Khz_reg ; clk_div:comb_5|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.529 ; clk_div:comb_5|count_100hz[1]  ; clk_div:comb_5|count_100hz[2]  ; clk_div:comb_5|clock_1Khz_reg ; clk_div:comb_5|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.795      ;
; 0.530 ; clk_div:comb_5|count_100hz[1]  ; clk_div:comb_5|count_100hz[0]  ; clk_div:comb_5|clock_1Khz_reg ; clk_div:comb_5|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.796      ;
; 0.531 ; clk_div:comb_5|count_100hz[1]  ; clk_div:comb_5|clock_100hz_int ; clk_div:comb_5|clock_1Khz_reg ; clk_div:comb_5|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.797      ;
; 0.535 ; clk_div:comb_5|count_100hz[0]  ; clk_div:comb_5|count_100hz[1]  ; clk_div:comb_5|clock_1Khz_reg ; clk_div:comb_5|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.801      ;
; 0.802 ; clk_div:comb_5|count_100hz[2]  ; clk_div:comb_5|count_100hz[0]  ; clk_div:comb_5|clock_1Khz_reg ; clk_div:comb_5|clock_1Khz_reg ; 0.000        ; 0.000      ; 1.068      ;
; 0.808 ; clk_div:comb_5|count_100hz[0]  ; clk_div:comb_5|clock_100hz_int ; clk_div:comb_5|clock_1Khz_reg ; clk_div:comb_5|clock_1Khz_reg ; 0.000        ; 0.000      ; 1.074      ;
; 0.809 ; clk_div:comb_5|count_100hz[0]  ; clk_div:comb_5|count_100hz[2]  ; clk_div:comb_5|clock_1Khz_reg ; clk_div:comb_5|clock_1Khz_reg ; 0.000        ; 0.000      ; 1.075      ;
; 0.833 ; clk_div:comb_5|count_100hz[2]  ; clk_div:comb_5|clock_100hz_int ; clk_div:comb_5|clock_1Khz_reg ; clk_div:comb_5|clock_1Khz_reg ; 0.000        ; 0.000      ; 1.099      ;
+-------+--------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:comb_5|clock_1Mhz_reg'                                                                                                                                   ;
+-------+---------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:comb_5|count_100Khz[2]  ; clk_div:comb_5|count_100Khz[2]  ; clk_div:comb_5|clock_1Mhz_reg ; clk_div:comb_5|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_5|count_100Khz[0]  ; clk_div:comb_5|count_100Khz[0]  ; clk_div:comb_5|clock_1Mhz_reg ; clk_div:comb_5|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_5|count_100Khz[1]  ; clk_div:comb_5|count_100Khz[1]  ; clk_div:comb_5|clock_1Mhz_reg ; clk_div:comb_5|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_5|clock_100Khz_int ; clk_div:comb_5|clock_100Khz_int ; clk_div:comb_5|clock_1Mhz_reg ; clk_div:comb_5|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.543 ; clk_div:comb_5|count_100Khz[1]  ; clk_div:comb_5|count_100Khz[0]  ; clk_div:comb_5|clock_1Mhz_reg ; clk_div:comb_5|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.809      ;
; 0.543 ; clk_div:comb_5|count_100Khz[0]  ; clk_div:comb_5|count_100Khz[1]  ; clk_div:comb_5|clock_1Mhz_reg ; clk_div:comb_5|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.809      ;
; 0.543 ; clk_div:comb_5|count_100Khz[1]  ; clk_div:comb_5|clock_100Khz_int ; clk_div:comb_5|clock_1Mhz_reg ; clk_div:comb_5|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.809      ;
; 0.544 ; clk_div:comb_5|count_100Khz[1]  ; clk_div:comb_5|count_100Khz[2]  ; clk_div:comb_5|clock_1Mhz_reg ; clk_div:comb_5|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.810      ;
; 0.803 ; clk_div:comb_5|count_100Khz[2]  ; clk_div:comb_5|count_100Khz[0]  ; clk_div:comb_5|clock_1Mhz_reg ; clk_div:comb_5|clock_1Mhz_reg ; 0.000        ; 0.000      ; 1.069      ;
; 0.817 ; clk_div:comb_5|count_100Khz[0]  ; clk_div:comb_5|clock_100Khz_int ; clk_div:comb_5|clock_1Mhz_reg ; clk_div:comb_5|clock_1Mhz_reg ; 0.000        ; 0.000      ; 1.083      ;
; 0.818 ; clk_div:comb_5|count_100Khz[0]  ; clk_div:comb_5|count_100Khz[2]  ; clk_div:comb_5|clock_1Mhz_reg ; clk_div:comb_5|clock_1Mhz_reg ; 0.000        ; 0.000      ; 1.084      ;
; 0.832 ; clk_div:comb_5|count_100Khz[2]  ; clk_div:comb_5|clock_100Khz_int ; clk_div:comb_5|clock_1Mhz_reg ; clk_div:comb_5|clock_1Mhz_reg ; 0.000        ; 0.000      ; 1.098      ;
+-------+---------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'KEY[1]'                                                                                                                                                                                                                                                                       ;
+-------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                   ; To Node                                                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.516 ; IF_ID:comb_206|IF_ID[13]                                                                    ; ID_EX:comb_208|ID_EX[2]                                                                                             ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.782      ;
; 0.516 ; ID_EX:comb_208|ID_EX[2]                                                                     ; EX_MEM:comb_210|EX_MEM[2]                                                                                           ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.782      ;
; 0.517 ; EX_MEM:comb_210|EX_MEM[4]                                                                   ; MEM_WB:comb_212|MEM_WB[4]                                                                                           ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.783      ;
; 0.518 ; ID_EX:comb_208|ID_EX[1]                                                                     ; EX_MEM:comb_210|EX_MEM[1]                                                                                           ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.784      ;
; 0.519 ; EX_MEM:comb_210|EX_MEM[2]                                                                   ; MEM_WB:comb_212|MEM_WB[2]                                                                                           ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.785      ;
; 0.519 ; IF_ID:comb_206|IF_ID[14]                                                                    ; ID_EX:comb_208|ID_EX[3]                                                                                             ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.785      ;
; 0.521 ; ID_EX:comb_208|ID_EX[4]                                                                     ; EX_MEM:comb_210|EX_MEM[4]                                                                                           ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.787      ;
; 0.522 ; IF_ID:comb_206|IF_ID[15]                                                                    ; ID_EX:comb_208|ID_EX[4]                                                                                             ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.788      ;
; 0.523 ; ID_EX:comb_208|ID_EX[61]                                                                    ; EX_MEM:comb_210|EX_MEM[61]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.789      ;
; 0.523 ; ID_EX:comb_208|ID_EX[51]                                                                    ; EX_MEM:comb_210|EX_MEM[51]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.789      ;
; 0.523 ; ID_EX:comb_208|ID_EX[47]                                                                    ; EX_MEM:comb_210|EX_MEM[47]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.789      ;
; 0.523 ; ID_EX:comb_208|ID_EX[42]                                                                    ; EX_MEM:comb_210|EX_MEM[42]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.789      ;
; 0.524 ; MEM_WB:comb_212|MEM_WB[11]                                                                  ; reg_file:comb_207|register[27][6]                                                                                   ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.790      ;
; 0.524 ; ID_EX:comb_208|ID_EX[40]                                                                    ; EX_MEM:comb_210|EX_MEM[40]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.790      ;
; 0.525 ; ID_EX:comb_208|ID_EX[37]                                                                    ; EX_MEM:comb_210|EX_MEM[37]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.791      ;
; 0.527 ; MEM_WB:comb_212|MEM_WB[7]                                                                   ; reg_file:comb_207|register[0][2]                                                                                    ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.793      ;
; 0.528 ; ID_EX:comb_208|ID_EX[48]                                                                    ; EX_MEM:comb_210|EX_MEM[48]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.794      ;
; 0.529 ; ID_EX:comb_208|ID_EX[66]                                                                    ; EX_MEM:comb_210|EX_MEM[66]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.795      ;
; 0.531 ; CLK_CNT:comb_213|counter[15]                                                                ; CLK_CNT:comb_213|counter[15]                                                                                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.797      ;
; 0.653 ; MEM_WB:comb_212|MEM_WB[10]                                                                  ; reg_file:comb_207|register[15][5]                                                                                   ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.919      ;
; 0.659 ; EX_MEM:comb_210|EX_MEM[1]                                                                   ; MEM_WB:comb_212|MEM_WB[1]                                                                                           ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.925      ;
; 0.660 ; EX_MEM:comb_210|EX_MEM[0]                                                                   ; MEM_WB:comb_212|MEM_WB[0]                                                                                           ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.001      ; 0.927      ;
; 0.663 ; ID_EX:comb_208|ID_EX[50]                                                                    ; EX_MEM:comb_210|EX_MEM[50]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.929      ;
; 0.665 ; MEM_WB:comb_212|MEM_WB[14]                                                                  ; reg_file:comb_207|register[5][9]                                                                                    ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.931      ;
; 0.665 ; ID_EX:comb_208|ID_EX[64]                                                                    ; EX_MEM:comb_210|EX_MEM[64]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.931      ;
; 0.667 ; ID_EX:comb_208|ID_EX[46]                                                                    ; EX_MEM:comb_210|EX_MEM[46]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.933      ;
; 0.667 ; ID_EX:comb_208|ID_EX[43]                                                                    ; EX_MEM:comb_210|EX_MEM[43]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.933      ;
; 0.668 ; MEM_WB:comb_212|MEM_WB[5]                                                                   ; reg_file:comb_207|register[1][0]                                                                                    ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.934      ;
; 0.668 ; ID_EX:comb_208|ID_EX[59]                                                                    ; EX_MEM:comb_210|EX_MEM[59]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.934      ;
; 0.669 ; ID_EX:comb_208|ID_EX[63]                                                                    ; EX_MEM:comb_210|EX_MEM[63]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.935      ;
; 0.695 ; EX_MEM:comb_210|EX_MEM[3]                                                                   ; MEM_WB:comb_212|MEM_WB[3]                                                                                           ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.001      ; 0.962      ;
; 0.697 ; ID_EX:comb_208|ID_EX[0]                                                                     ; EX_MEM:comb_210|EX_MEM[0]                                                                                           ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.963      ;
; 0.710 ; MEM_WB:comb_212|MEM_WB[5]                                                                   ; reg_file:comb_207|register[18][0]                                                                                   ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.976      ;
; 0.712 ; MEM_WB:comb_212|MEM_WB[5]                                                                   ; reg_file:comb_207|register[22][0]                                                                                   ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.978      ;
; 0.720 ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[9]  ; data_select:comb_214|DATA[9]                                                                                        ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.030     ; 0.956      ;
; 0.736 ; MEM_WB:comb_212|MEM_WB[14]                                                                  ; reg_file:comb_207|register[17][9]                                                                                   ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.001      ; 1.003      ;
; 0.738 ; MEM_WB:comb_212|MEM_WB[14]                                                                  ; reg_file:comb_207|register[21][9]                                                                                   ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.001      ; 1.005      ;
; 0.766 ; MEM_WB:comb_212|MEM_WB[26]                                                                  ; reg_file:comb_207|register[15][21]                                                                                  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.032      ;
; 0.771 ; MEM_WB:comb_212|MEM_WB[19]                                                                  ; reg_file:comb_207|register[24][14]                                                                                  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.037      ;
; 0.774 ; MEM_WB:comb_212|MEM_WB[26]                                                                  ; reg_file:comb_207|register[4][21]                                                                                   ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.029     ; 1.011      ;
; 0.775 ; MEM_WB:comb_212|MEM_WB[26]                                                                  ; reg_file:comb_207|register[20][21]                                                                                  ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.029     ; 1.012      ;
; 0.784 ; MEM_WB:comb_212|MEM_WB[10]                                                                  ; reg_file:comb_207|register[4][5]                                                                                    ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.029     ; 1.021      ;
; 0.795 ; CLK_CNT:comb_213|counter[0]                                                                 ; CLK_CNT:comb_213|counter[0]                                                                                         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.061      ;
; 0.802 ; ID_EX:comb_208|ID_EX[39]                                                                    ; EX_MEM:comb_210|EX_MEM[7]                                                                                           ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.068      ;
; 0.805 ; CLK_CNT:comb_213|counter[1]                                                                 ; CLK_CNT:comb_213|counter[1]                                                                                         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.071      ;
; 0.806 ; CLK_CNT:comb_213|counter[2]                                                                 ; CLK_CNT:comb_213|counter[2]                                                                                         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; CLK_CNT:comb_213|counter[4]                                                                 ; CLK_CNT:comb_213|counter[4]                                                                                         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; CLK_CNT:comb_213|counter[7]                                                                 ; CLK_CNT:comb_213|counter[7]                                                                                         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; CLK_CNT:comb_213|counter[9]                                                                 ; CLK_CNT:comb_213|counter[9]                                                                                         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; CLK_CNT:comb_213|counter[11]                                                                ; CLK_CNT:comb_213|counter[11]                                                                                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; CLK_CNT:comb_213|counter[13]                                                                ; CLK_CNT:comb_213|counter[13]                                                                                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; CLK_CNT:comb_213|counter[14]                                                                ; CLK_CNT:comb_213|counter[14]                                                                                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.072      ;
; 0.807 ; MEM_WB:comb_212|MEM_WB[24]                                                                  ; reg_file:comb_207|register[24][19]                                                                                  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.073      ;
; 0.838 ; CLK_CNT:comb_213|counter[3]                                                                 ; CLK_CNT:comb_213|counter[3]                                                                                         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; CLK_CNT:comb_213|counter[8]                                                                 ; CLK_CNT:comb_213|counter[8]                                                                                         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; CLK_CNT:comb_213|counter[10]                                                                ; CLK_CNT:comb_213|counter[10]                                                                                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; CLK_CNT:comb_213|counter[12]                                                                ; CLK_CNT:comb_213|counter[12]                                                                                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.104      ;
; 0.839 ; CLK_CNT:comb_213|counter[5]                                                                 ; CLK_CNT:comb_213|counter[5]                                                                                         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.105      ;
; 0.839 ; CLK_CNT:comb_213|counter[6]                                                                 ; CLK_CNT:comb_213|counter[6]                                                                                         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.105      ;
; 0.846 ; ID_EX:comb_208|ID_EX[39]                                                                    ; EX_MEM:comb_210|EX_MEM[39]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.112      ;
; 0.865 ; MEM_WB:comb_212|MEM_WB[29]                                                                  ; reg_file:comb_207|register[3][24]                                                                                   ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.002      ; 1.133      ;
; 0.882 ; MEM_WB:comb_212|MEM_WB[4]                                                                   ; reg_file:comb_207|register[0][2]                                                                                    ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.001      ; 1.149      ;
; 0.888 ; EX_MEM:comb_210|EX_MEM[65]                                                                  ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg12 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.052      ; 1.174      ;
; 0.895 ; EX_MEM:comb_210|EX_MEM[68]                                                                  ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg13 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.051      ; 1.180      ;
; 0.904 ; EX_MEM:comb_210|EX_MEM[45]                                                                  ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg3  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.051      ; 1.189      ;
; 0.906 ; EX_MEM:comb_210|EX_MEM[67]                                                                  ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a1~porta_datain_reg17 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.051      ; 1.191      ;
; 0.911 ; EX_MEM:comb_210|EX_MEM[62]                                                                  ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a1~porta_datain_reg14 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.051      ; 1.196      ;
; 0.913 ; EX_MEM:comb_210|EX_MEM[66]                                                                  ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a1~porta_datain_reg16 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.051      ; 1.198      ;
; 0.915 ; EX_MEM:comb_210|EX_MEM[56]                                                                  ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg7  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.051      ; 1.200      ;
; 0.915 ; EX_MEM:comb_210|EX_MEM[53]                                                                  ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg6  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.051      ; 1.200      ;
; 0.916 ; EX_MEM:comb_210|EX_MEM[55]                                                                  ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a1~porta_datain_reg11 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.052      ; 1.202      ;
; 0.927 ; EX_MEM:comb_210|EX_MEM[35]                                                                  ; MEM_WB:comb_212|MEM_WB[35]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.001      ; 1.194      ;
; 0.927 ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[24] ; data_select:comb_214|DATA[24]                                                                                       ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.030     ; 1.163      ;
; 0.927 ; EX_MEM:comb_210|EX_MEM[54]                                                                  ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a1~porta_datain_reg10 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.051      ; 1.212      ;
; 0.932 ; EX_MEM:comb_210|EX_MEM[24]                                                                  ; MEM_WB:comb_212|MEM_WB[24]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.001      ; 1.199      ;
; 0.932 ; EX_MEM:comb_210|EX_MEM[33]                                                                  ; MEM_WB:comb_212|MEM_WB[33]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.001      ; 1.199      ;
; 0.940 ; EX_MEM:comb_210|EX_MEM[30]                                                                  ; MEM_WB:comb_212|MEM_WB[30]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.001      ; 1.207      ;
; 0.942 ; EX_MEM:comb_210|EX_MEM[28]                                                                  ; MEM_WB:comb_212|MEM_WB[28]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.001      ; 1.209      ;
; 0.944 ; EX_MEM:comb_210|EX_MEM[25]                                                                  ; MEM_WB:comb_212|MEM_WB[25]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.001      ; 1.211      ;
; 0.945 ; EX_MEM:comb_210|EX_MEM[60]                                                                  ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg9  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.051      ; 1.230      ;
; 0.948 ; MEM_WB:comb_212|MEM_WB[36]                                                                  ; reg_file:comb_207|register[28][31]                                                                                  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.006      ; 1.220      ;
; 0.949 ; EX_MEM:comb_210|EX_MEM[47]                                                                  ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a1~porta_datain_reg6  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.051      ; 1.234      ;
; 0.953 ; MEM_WB:comb_212|MEM_WB[7]                                                                   ; reg_file:comb_207|register[29][2]                                                                                   ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.219      ;
; 0.961 ; ID_EX:comb_208|ID_EX[54]                                                                    ; EX_MEM:comb_210|EX_MEM[54]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.001     ; 1.226      ;
; 0.972 ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[16] ; data_select:comb_214|DATA[16]                                                                                       ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.030     ; 1.208      ;
; 0.975 ; EX_MEM:comb_210|EX_MEM[16]                                                                  ; MEM_WB:comb_212|MEM_WB[16]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.005      ; 1.246      ;
; 0.976 ; EX_MEM:comb_210|EX_MEM[34]                                                                  ; MEM_WB:comb_212|MEM_WB[34]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.007     ; 1.235      ;
; 0.979 ; ID_EX:comb_208|ID_EX[29]                                                                    ; EX_MEM:comb_210|EX_MEM[29]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.245      ;
; 0.982 ; IF_ID:comb_206|IF_ID[11]                                                                    ; ID_EX:comb_208|ID_EX[0]                                                                                             ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.003      ; 1.251      ;
; 0.982 ; ID_EX:comb_208|ID_EX[59]                                                                    ; EX_MEM:comb_210|EX_MEM[27]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.248      ;
; 0.982 ; EX_MEM:comb_210|EX_MEM[58]                                                                  ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a1~porta_datain_reg12 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.051      ; 1.267      ;
; 0.983 ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[11] ; data_select:comb_214|DATA[11]                                                                                       ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.027     ; 1.222      ;
; 0.983 ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[15] ; data_select:comb_214|DATA[15]                                                                                       ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.027     ; 1.222      ;
; 0.984 ; ID_EX:comb_208|ID_EX[61]                                                                    ; EX_MEM:comb_210|EX_MEM[29]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.250      ;
; 0.985 ; ID_EX:comb_208|ID_EX[66]                                                                    ; EX_MEM:comb_210|EX_MEM[34]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.002     ; 1.249      ;
; 0.987 ; ID_EX:comb_208|ID_EX[40]                                                                    ; EX_MEM:comb_210|EX_MEM[8]                                                                                           ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.253      ;
; 0.988 ; ID_EX:comb_208|ID_EX[46]                                                                    ; EX_MEM:comb_210|EX_MEM[14]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.254      ;
; 0.988 ; ID_EX:comb_208|ID_EX[64]                                                                    ; EX_MEM:comb_210|EX_MEM[32]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.254      ;
; 0.988 ; ID_EX:comb_208|ID_EX[62]                                                                    ; EX_MEM:comb_210|EX_MEM[62]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.003     ; 1.251      ;
; 0.993 ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[20] ; data_select:comb_214|DATA[20]                                                                                       ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.030     ; 1.229      ;
+-------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'KEY[1]'                                                                                                                                                              ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                              ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[0]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[0]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[10]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[10]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[11]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[11]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[12]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[12]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[13]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[13]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[14]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[14]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[15]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[15]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[16]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[16]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[17]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[17]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[18]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[18]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[19]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[19]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[1]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[1]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[20]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[20]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[21]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[21]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[22]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[22]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[23]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[23]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[24]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[24]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[25]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[25]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[26]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[26]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[27]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[27]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[28]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[28]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[29]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[29]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[2]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[2]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[30]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[30]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[31]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[31]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[3]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[3]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[4]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[4]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[5]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[5]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[6]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[6]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[7]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[7]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[8]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[8]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[9]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[9]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg8  ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                                          ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                          ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|CHAR_COUNT[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|CHAR_COUNT[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|CHAR_COUNT[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|CHAR_COUNT[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|CHAR_COUNT[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|CHAR_COUNT[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|CHAR_COUNT[3]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|CHAR_COUNT[3]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|CHAR_COUNT[4]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|CHAR_COUNT[4]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|CLK_400HZ_Enable           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|CLK_400HZ_Enable           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|CLK_COUNT_400HZ[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|CLK_COUNT_400HZ[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|CLK_COUNT_400HZ[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|CLK_COUNT_400HZ[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|CLK_COUNT_400HZ[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|CLK_COUNT_400HZ[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|CLK_COUNT_400HZ[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|CLK_COUNT_400HZ[12]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|CLK_COUNT_400HZ[13]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|CLK_COUNT_400HZ[13]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|CLK_COUNT_400HZ[14]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|CLK_COUNT_400HZ[14]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|CLK_COUNT_400HZ[15]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|CLK_COUNT_400HZ[15]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|CLK_COUNT_400HZ[16]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|CLK_COUNT_400HZ[16]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|CLK_COUNT_400HZ[17]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|CLK_COUNT_400HZ[17]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|CLK_COUNT_400HZ[18]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|CLK_COUNT_400HZ[18]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|CLK_COUNT_400HZ[19]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|CLK_COUNT_400HZ[19]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|CLK_COUNT_400HZ[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|CLK_COUNT_400HZ[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|CLK_COUNT_400HZ[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|CLK_COUNT_400HZ[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|CLK_COUNT_400HZ[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|CLK_COUNT_400HZ[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|CLK_COUNT_400HZ[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|CLK_COUNT_400HZ[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|CLK_COUNT_400HZ[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|CLK_COUNT_400HZ[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|CLK_COUNT_400HZ[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|CLK_COUNT_400HZ[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|CLK_COUNT_400HZ[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|CLK_COUNT_400HZ[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|CLK_COUNT_400HZ[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|CLK_COUNT_400HZ[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|CLK_COUNT_400HZ[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|CLK_COUNT_400HZ[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|DATA_BUS_VALUE[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|DATA_BUS_VALUE[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|DATA_BUS_VALUE[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|DATA_BUS_VALUE[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|DATA_BUS_VALUE[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|DATA_BUS_VALUE[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|DATA_BUS_VALUE[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|DATA_BUS_VALUE[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|DATA_BUS_VALUE[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|DATA_BUS_VALUE[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|DATA_BUS_VALUE[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|DATA_BUS_VALUE[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|DATA_BUS_VALUE[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|DATA_BUS_VALUE[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|DATA_BUS_VALUE[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|DATA_BUS_VALUE[7]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|LCD_EN                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|LCD_EN                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|LCD_RS                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|LCD_RS                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|next_command.DISPLAY_CLEAR ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|next_command.DISPLAY_CLEAR ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|next_command.DISPLAY_OFF   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|next_command.DISPLAY_OFF   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|next_command.DISPLAY_ON    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|next_command.DISPLAY_ON    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|next_command.FUNC_SET      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|next_command.FUNC_SET      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|next_command.LINE2         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|next_command.LINE2         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|next_command.MODE_SET      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|next_command.MODE_SET      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|next_command.Print_String  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|next_command.Print_String  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|next_command.RESET2        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|next_command.RESET2        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|next_command.RESET3        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|next_command.RESET3        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|next_command.RETURN_HOME   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|next_command.RETURN_HOME   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|state.DISPLAY_CLEAR        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|state.DISPLAY_CLEAR        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|state.DISPLAY_OFF          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|state.DISPLAY_OFF          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|state.DISPLAY_ON           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|state.DISPLAY_ON           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|state.DROP_LCD_EN          ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:comb_5|clock_100Khz_reg'                                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_5|clock_100Khz_reg ; Rise       ; clk_div:comb_5|clock_10Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_5|clock_100Khz_reg ; Rise       ; clk_div:comb_5|clock_10Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_5|clock_100Khz_reg ; Rise       ; clk_div:comb_5|count_10Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_5|clock_100Khz_reg ; Rise       ; clk_div:comb_5|count_10Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_5|clock_100Khz_reg ; Rise       ; clk_div:comb_5|count_10Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_5|clock_100Khz_reg ; Rise       ; clk_div:comb_5|count_10Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_5|clock_100Khz_reg ; Rise       ; clk_div:comb_5|count_10Khz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_5|clock_100Khz_reg ; Rise       ; clk_div:comb_5|count_10Khz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_100Khz_reg ; Rise       ; comb_5|clock_100Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_100Khz_reg ; Rise       ; comb_5|clock_100Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_100Khz_reg ; Rise       ; comb_5|clock_100Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_100Khz_reg ; Rise       ; comb_5|clock_100Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_100Khz_reg ; Rise       ; comb_5|clock_100Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_100Khz_reg ; Rise       ; comb_5|clock_100Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_100Khz_reg ; Rise       ; comb_5|clock_10Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_100Khz_reg ; Rise       ; comb_5|clock_10Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_100Khz_reg ; Rise       ; comb_5|count_10Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_100Khz_reg ; Rise       ; comb_5|count_10Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_100Khz_reg ; Rise       ; comb_5|count_10Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_100Khz_reg ; Rise       ; comb_5|count_10Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_100Khz_reg ; Rise       ; comb_5|count_10Khz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_100Khz_reg ; Rise       ; comb_5|count_10Khz[2]|clk                ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:comb_5|clock_100hz_reg'                                                                                  ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_5|clock_100hz_reg ; Rise       ; clk_div:comb_5|clock_10Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_5|clock_100hz_reg ; Rise       ; clk_div:comb_5|clock_10Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_5|clock_100hz_reg ; Rise       ; clk_div:comb_5|count_10hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_5|clock_100hz_reg ; Rise       ; clk_div:comb_5|count_10hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_5|clock_100hz_reg ; Rise       ; clk_div:comb_5|count_10hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_5|clock_100hz_reg ; Rise       ; clk_div:comb_5|count_10hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_5|clock_100hz_reg ; Rise       ; clk_div:comb_5|count_10hz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_5|clock_100hz_reg ; Rise       ; clk_div:comb_5|count_10hz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_100hz_reg ; Rise       ; comb_5|clock_100hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_100hz_reg ; Rise       ; comb_5|clock_100hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_100hz_reg ; Rise       ; comb_5|clock_100hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_100hz_reg ; Rise       ; comb_5|clock_100hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_100hz_reg ; Rise       ; comb_5|clock_100hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_100hz_reg ; Rise       ; comb_5|clock_100hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_100hz_reg ; Rise       ; comb_5|clock_10Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_100hz_reg ; Rise       ; comb_5|clock_10Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_100hz_reg ; Rise       ; comb_5|count_10hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_100hz_reg ; Rise       ; comb_5|count_10hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_100hz_reg ; Rise       ; comb_5|count_10hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_100hz_reg ; Rise       ; comb_5|count_10hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_100hz_reg ; Rise       ; comb_5|count_10hz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_100hz_reg ; Rise       ; comb_5|count_10hz[2]|clk                ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:comb_5|clock_10Hz_reg'                                                                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_5|clock_10Hz_reg ; Rise       ; clk_div:comb_5|clock_1Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_5|clock_10Hz_reg ; Rise       ; clk_div:comb_5|clock_1Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_5|clock_10Hz_reg ; Rise       ; clk_div:comb_5|count_1hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_5|clock_10Hz_reg ; Rise       ; clk_div:comb_5|count_1hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_5|clock_10Hz_reg ; Rise       ; clk_div:comb_5|count_1hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_5|clock_10Hz_reg ; Rise       ; clk_div:comb_5|count_1hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_5|clock_10Hz_reg ; Rise       ; clk_div:comb_5|count_1hz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_5|clock_10Hz_reg ; Rise       ; clk_div:comb_5|count_1hz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_10Hz_reg ; Rise       ; comb_5|clock_10Hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_10Hz_reg ; Rise       ; comb_5|clock_10Hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_10Hz_reg ; Rise       ; comb_5|clock_10Hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_10Hz_reg ; Rise       ; comb_5|clock_10Hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_10Hz_reg ; Rise       ; comb_5|clock_10Hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_10Hz_reg ; Rise       ; comb_5|clock_10Hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_10Hz_reg ; Rise       ; comb_5|clock_1Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_10Hz_reg ; Rise       ; comb_5|clock_1Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_10Hz_reg ; Rise       ; comb_5|count_1hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_10Hz_reg ; Rise       ; comb_5|count_1hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_10Hz_reg ; Rise       ; comb_5|count_1hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_10Hz_reg ; Rise       ; comb_5|count_1hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_10Hz_reg ; Rise       ; comb_5|count_1hz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_10Hz_reg ; Rise       ; comb_5|count_1hz[2]|clk                ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:comb_5|clock_10Khz_reg'                                                                                  ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_5|clock_10Khz_reg ; Rise       ; clk_div:comb_5|clock_1Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_5|clock_10Khz_reg ; Rise       ; clk_div:comb_5|clock_1Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_5|clock_10Khz_reg ; Rise       ; clk_div:comb_5|count_1Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_5|clock_10Khz_reg ; Rise       ; clk_div:comb_5|count_1Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_5|clock_10Khz_reg ; Rise       ; clk_div:comb_5|count_1Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_5|clock_10Khz_reg ; Rise       ; clk_div:comb_5|count_1Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_5|clock_10Khz_reg ; Rise       ; clk_div:comb_5|count_1Khz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_5|clock_10Khz_reg ; Rise       ; clk_div:comb_5|count_1Khz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_10Khz_reg ; Rise       ; comb_5|clock_10Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_10Khz_reg ; Rise       ; comb_5|clock_10Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_10Khz_reg ; Rise       ; comb_5|clock_10Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_10Khz_reg ; Rise       ; comb_5|clock_10Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_10Khz_reg ; Rise       ; comb_5|clock_10Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_10Khz_reg ; Rise       ; comb_5|clock_10Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_10Khz_reg ; Rise       ; comb_5|clock_1Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_10Khz_reg ; Rise       ; comb_5|clock_1Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_10Khz_reg ; Rise       ; comb_5|count_1Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_10Khz_reg ; Rise       ; comb_5|count_1Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_10Khz_reg ; Rise       ; comb_5|count_1Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_10Khz_reg ; Rise       ; comb_5|count_1Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_10Khz_reg ; Rise       ; comb_5|count_1Khz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_10Khz_reg ; Rise       ; comb_5|count_1Khz[2]|clk                ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:comb_5|clock_1Khz_reg'                                                                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_5|clock_1Khz_reg ; Rise       ; clk_div:comb_5|clock_100hz_int         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_5|clock_1Khz_reg ; Rise       ; clk_div:comb_5|clock_100hz_int         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_5|clock_1Khz_reg ; Rise       ; clk_div:comb_5|count_100hz[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_5|clock_1Khz_reg ; Rise       ; clk_div:comb_5|count_100hz[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_5|clock_1Khz_reg ; Rise       ; clk_div:comb_5|count_100hz[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_5|clock_1Khz_reg ; Rise       ; clk_div:comb_5|count_100hz[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_5|clock_1Khz_reg ; Rise       ; clk_div:comb_5|count_100hz[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_5|clock_1Khz_reg ; Rise       ; clk_div:comb_5|count_100hz[2]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_1Khz_reg ; Rise       ; comb_5|clock_100hz_int|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_1Khz_reg ; Rise       ; comb_5|clock_100hz_int|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_1Khz_reg ; Rise       ; comb_5|clock_1Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_1Khz_reg ; Rise       ; comb_5|clock_1Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_1Khz_reg ; Rise       ; comb_5|clock_1Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_1Khz_reg ; Rise       ; comb_5|clock_1Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_1Khz_reg ; Rise       ; comb_5|clock_1Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_1Khz_reg ; Rise       ; comb_5|clock_1Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_1Khz_reg ; Rise       ; comb_5|count_100hz[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_1Khz_reg ; Rise       ; comb_5|count_100hz[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_1Khz_reg ; Rise       ; comb_5|count_100hz[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_1Khz_reg ; Rise       ; comb_5|count_100hz[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_1Khz_reg ; Rise       ; comb_5|count_100hz[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_1Khz_reg ; Rise       ; comb_5|count_100hz[2]|clk              ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:comb_5|clock_1Mhz_reg'                                                                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_5|clock_1Mhz_reg ; Rise       ; clk_div:comb_5|clock_100Khz_int        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_5|clock_1Mhz_reg ; Rise       ; clk_div:comb_5|clock_100Khz_int        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_5|clock_1Mhz_reg ; Rise       ; clk_div:comb_5|count_100Khz[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_5|clock_1Mhz_reg ; Rise       ; clk_div:comb_5|count_100Khz[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_5|clock_1Mhz_reg ; Rise       ; clk_div:comb_5|count_100Khz[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_5|clock_1Mhz_reg ; Rise       ; clk_div:comb_5|count_100Khz[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_5|clock_1Mhz_reg ; Rise       ; clk_div:comb_5|count_100Khz[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_5|clock_1Mhz_reg ; Rise       ; clk_div:comb_5|count_100Khz[2]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_1Mhz_reg ; Rise       ; comb_5|clock_100Khz_int|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_1Mhz_reg ; Rise       ; comb_5|clock_100Khz_int|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_1Mhz_reg ; Rise       ; comb_5|clock_1Mhz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_1Mhz_reg ; Rise       ; comb_5|clock_1Mhz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_1Mhz_reg ; Rise       ; comb_5|clock_1Mhz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_1Mhz_reg ; Rise       ; comb_5|clock_1Mhz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_1Mhz_reg ; Rise       ; comb_5|clock_1Mhz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_1Mhz_reg ; Rise       ; comb_5|clock_1Mhz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_1Mhz_reg ; Rise       ; comb_5|count_100Khz[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_1Mhz_reg ; Rise       ; comb_5|count_100Khz[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_1Mhz_reg ; Rise       ; comb_5|count_100Khz[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_1Mhz_reg ; Rise       ; comb_5|count_100Khz[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_1Mhz_reg ; Rise       ; comb_5|count_100Khz[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_1Mhz_reg ; Rise       ; comb_5|count_100Khz[2]|clk             ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; KEY[1]     ; 4.900  ; 4.900  ; Rise       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; 4.900  ; 4.900  ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 3.814  ; 3.814  ; Rise       ; KEY[1]          ;
;  SW[0]    ; KEY[1]     ; -0.908 ; -0.908 ; Rise       ; KEY[1]          ;
;  SW[1]    ; KEY[1]     ; -0.957 ; -0.957 ; Rise       ; KEY[1]          ;
;  SW[2]    ; KEY[1]     ; -3.079 ; -3.079 ; Rise       ; KEY[1]          ;
;  SW[3]    ; KEY[1]     ; -1.455 ; -1.455 ; Rise       ; KEY[1]          ;
;  SW[4]    ; KEY[1]     ; -2.419 ; -2.419 ; Rise       ; KEY[1]          ;
;  SW[5]    ; KEY[1]     ; -2.284 ; -2.284 ; Rise       ; KEY[1]          ;
;  SW[6]    ; KEY[1]     ; -2.763 ; -2.763 ; Rise       ; KEY[1]          ;
;  SW[7]    ; KEY[1]     ; -3.058 ; -3.058 ; Rise       ; KEY[1]          ;
;  SW[8]    ; KEY[1]     ; -2.711 ; -2.711 ; Rise       ; KEY[1]          ;
;  SW[9]    ; KEY[1]     ; -3.233 ; -3.233 ; Rise       ; KEY[1]          ;
;  SW[10]   ; KEY[1]     ; -3.027 ; -3.027 ; Rise       ; KEY[1]          ;
;  SW[11]   ; KEY[1]     ; -3.022 ; -3.022 ; Rise       ; KEY[1]          ;
;  SW[12]   ; KEY[1]     ; -2.956 ; -2.956 ; Rise       ; KEY[1]          ;
;  SW[13]   ; KEY[1]     ; 1.373  ; 1.373  ; Rise       ; KEY[1]          ;
;  SW[14]   ; KEY[1]     ; 1.380  ; 1.380  ; Rise       ; KEY[1]          ;
;  SW[15]   ; KEY[1]     ; 3.814  ; 3.814  ; Rise       ; KEY[1]          ;
;  SW[16]   ; KEY[1]     ; 2.980  ; 2.980  ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 4.138  ; 4.138  ; Fall       ; KEY[1]          ;
;  SW[0]    ; KEY[1]     ; 4.138  ; 4.138  ; Fall       ; KEY[1]          ;
;  SW[1]    ; KEY[1]     ; 3.036  ; 3.036  ; Fall       ; KEY[1]          ;
;  SW[2]    ; KEY[1]     ; 3.120  ; 3.120  ; Fall       ; KEY[1]          ;
;  SW[3]    ; KEY[1]     ; 1.911  ; 1.911  ; Fall       ; KEY[1]          ;
;  SW[4]    ; KEY[1]     ; -0.315 ; -0.315 ; Fall       ; KEY[1]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; KEY[1]     ; -0.918 ; -0.918 ; Rise       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; -0.918 ; -0.918 ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 3.463  ; 3.463  ; Rise       ; KEY[1]          ;
;  SW[0]    ; KEY[1]     ; 1.138  ; 1.138  ; Rise       ; KEY[1]          ;
;  SW[1]    ; KEY[1]     ; 1.187  ; 1.187  ; Rise       ; KEY[1]          ;
;  SW[2]    ; KEY[1]     ; 3.309  ; 3.309  ; Rise       ; KEY[1]          ;
;  SW[3]    ; KEY[1]     ; 1.685  ; 1.685  ; Rise       ; KEY[1]          ;
;  SW[4]    ; KEY[1]     ; 2.649  ; 2.649  ; Rise       ; KEY[1]          ;
;  SW[5]    ; KEY[1]     ; 2.514  ; 2.514  ; Rise       ; KEY[1]          ;
;  SW[6]    ; KEY[1]     ; 2.993  ; 2.993  ; Rise       ; KEY[1]          ;
;  SW[7]    ; KEY[1]     ; 3.288  ; 3.288  ; Rise       ; KEY[1]          ;
;  SW[8]    ; KEY[1]     ; 2.941  ; 2.941  ; Rise       ; KEY[1]          ;
;  SW[9]    ; KEY[1]     ; 3.463  ; 3.463  ; Rise       ; KEY[1]          ;
;  SW[10]   ; KEY[1]     ; 3.257  ; 3.257  ; Rise       ; KEY[1]          ;
;  SW[11]   ; KEY[1]     ; 3.252  ; 3.252  ; Rise       ; KEY[1]          ;
;  SW[12]   ; KEY[1]     ; 3.186  ; 3.186  ; Rise       ; KEY[1]          ;
;  SW[13]   ; KEY[1]     ; -1.143 ; -1.143 ; Rise       ; KEY[1]          ;
;  SW[14]   ; KEY[1]     ; -1.150 ; -1.150 ; Rise       ; KEY[1]          ;
;  SW[15]   ; KEY[1]     ; -1.161 ; -1.161 ; Rise       ; KEY[1]          ;
;  SW[16]   ; KEY[1]     ; -1.116 ; -1.116 ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 3.106  ; 3.106  ; Fall       ; KEY[1]          ;
;  SW[0]    ; KEY[1]     ; 1.553  ; 1.553  ; Fall       ; KEY[1]          ;
;  SW[1]    ; KEY[1]     ; 3.106  ; 3.106  ; Fall       ; KEY[1]          ;
;  SW[2]    ; KEY[1]     ; 3.048  ; 3.048  ; Fall       ; KEY[1]          ;
;  SW[3]    ; KEY[1]     ; 2.763  ; 2.763  ; Fall       ; KEY[1]          ;
;  SW[4]    ; KEY[1]     ; 2.915  ; 2.915  ; Fall       ; KEY[1]          ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; LCD_DATA[*]  ; CLOCK_50   ; 8.297  ; 8.297  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0] ; CLOCK_50   ; 7.847  ; 7.847  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1] ; CLOCK_50   ; 8.297  ; 8.297  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2] ; CLOCK_50   ; 8.067  ; 8.067  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3] ; CLOCK_50   ; 8.225  ; 8.225  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4] ; CLOCK_50   ; 7.844  ; 7.844  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5] ; CLOCK_50   ; 7.833  ; 7.833  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6] ; CLOCK_50   ; 7.387  ; 7.387  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7] ; CLOCK_50   ; 7.867  ; 7.867  ; Rise       ; CLOCK_50        ;
; LCD_EN       ; CLOCK_50   ; 7.543  ; 7.543  ; Rise       ; CLOCK_50        ;
; LCD_RS       ; CLOCK_50   ; 7.278  ; 7.278  ; Rise       ; CLOCK_50        ;
; HEX0[*]      ; KEY[1]     ; 12.932 ; 12.932 ; Rise       ; KEY[1]          ;
;  HEX0[0]     ; KEY[1]     ; 12.932 ; 12.932 ; Rise       ; KEY[1]          ;
;  HEX0[1]     ; KEY[1]     ; 12.911 ; 12.911 ; Rise       ; KEY[1]          ;
;  HEX0[2]     ; KEY[1]     ; 12.907 ; 12.907 ; Rise       ; KEY[1]          ;
;  HEX0[3]     ; KEY[1]     ; 12.679 ; 12.679 ; Rise       ; KEY[1]          ;
;  HEX0[4]     ; KEY[1]     ; 12.703 ; 12.703 ; Rise       ; KEY[1]          ;
;  HEX0[5]     ; KEY[1]     ; 12.664 ; 12.664 ; Rise       ; KEY[1]          ;
;  HEX0[6]     ; KEY[1]     ; 12.670 ; 12.670 ; Rise       ; KEY[1]          ;
; HEX1[*]      ; KEY[1]     ; 10.913 ; 10.913 ; Rise       ; KEY[1]          ;
;  HEX1[0]     ; KEY[1]     ; 10.811 ; 10.811 ; Rise       ; KEY[1]          ;
;  HEX1[1]     ; KEY[1]     ; 10.913 ; 10.913 ; Rise       ; KEY[1]          ;
;  HEX1[2]     ; KEY[1]     ; 10.505 ; 10.505 ; Rise       ; KEY[1]          ;
;  HEX1[3]     ; KEY[1]     ; 10.463 ; 10.463 ; Rise       ; KEY[1]          ;
;  HEX1[4]     ; KEY[1]     ; 10.526 ; 10.526 ; Rise       ; KEY[1]          ;
;  HEX1[5]     ; KEY[1]     ; 10.750 ; 10.750 ; Rise       ; KEY[1]          ;
;  HEX1[6]     ; KEY[1]     ; 10.772 ; 10.772 ; Rise       ; KEY[1]          ;
; HEX2[*]      ; KEY[1]     ; 10.649 ; 10.649 ; Rise       ; KEY[1]          ;
;  HEX2[0]     ; KEY[1]     ; 10.622 ; 10.622 ; Rise       ; KEY[1]          ;
;  HEX2[1]     ; KEY[1]     ; 10.649 ; 10.649 ; Rise       ; KEY[1]          ;
;  HEX2[2]     ; KEY[1]     ; 10.574 ; 10.574 ; Rise       ; KEY[1]          ;
;  HEX2[3]     ; KEY[1]     ; 10.645 ; 10.645 ; Rise       ; KEY[1]          ;
;  HEX2[4]     ; KEY[1]     ; 10.369 ; 10.369 ; Rise       ; KEY[1]          ;
;  HEX2[5]     ; KEY[1]     ; 10.328 ; 10.328 ; Rise       ; KEY[1]          ;
;  HEX2[6]     ; KEY[1]     ; 10.388 ; 10.388 ; Rise       ; KEY[1]          ;
; HEX3[*]      ; KEY[1]     ; 10.754 ; 10.754 ; Rise       ; KEY[1]          ;
;  HEX3[0]     ; KEY[1]     ; 10.653 ; 10.653 ; Rise       ; KEY[1]          ;
;  HEX3[1]     ; KEY[1]     ; 10.494 ; 10.494 ; Rise       ; KEY[1]          ;
;  HEX3[2]     ; KEY[1]     ; 10.510 ; 10.510 ; Rise       ; KEY[1]          ;
;  HEX3[3]     ; KEY[1]     ; 10.493 ; 10.493 ; Rise       ; KEY[1]          ;
;  HEX3[4]     ; KEY[1]     ; 10.537 ; 10.537 ; Rise       ; KEY[1]          ;
;  HEX3[5]     ; KEY[1]     ; 10.709 ; 10.709 ; Rise       ; KEY[1]          ;
;  HEX3[6]     ; KEY[1]     ; 10.754 ; 10.754 ; Rise       ; KEY[1]          ;
; HEX4[*]      ; KEY[1]     ; 12.191 ; 12.191 ; Rise       ; KEY[1]          ;
;  HEX4[0]     ; KEY[1]     ; 11.859 ; 11.859 ; Rise       ; KEY[1]          ;
;  HEX4[1]     ; KEY[1]     ; 11.869 ; 11.869 ; Rise       ; KEY[1]          ;
;  HEX4[2]     ; KEY[1]     ; 11.869 ; 11.869 ; Rise       ; KEY[1]          ;
;  HEX4[3]     ; KEY[1]     ; 12.010 ; 12.010 ; Rise       ; KEY[1]          ;
;  HEX4[4]     ; KEY[1]     ; 12.030 ; 12.030 ; Rise       ; KEY[1]          ;
;  HEX4[6]     ; KEY[1]     ; 12.191 ; 12.191 ; Rise       ; KEY[1]          ;
; HEX5[*]      ; KEY[1]     ; 11.938 ; 11.938 ; Rise       ; KEY[1]          ;
;  HEX5[0]     ; KEY[1]     ; 11.938 ; 11.938 ; Rise       ; KEY[1]          ;
;  HEX5[1]     ; KEY[1]     ; 11.916 ; 11.916 ; Rise       ; KEY[1]          ;
;  HEX5[2]     ; KEY[1]     ; 11.873 ; 11.873 ; Rise       ; KEY[1]          ;
;  HEX5[3]     ; KEY[1]     ; 11.909 ; 11.909 ; Rise       ; KEY[1]          ;
;  HEX5[4]     ; KEY[1]     ; 11.768 ; 11.768 ; Rise       ; KEY[1]          ;
;  HEX5[5]     ; KEY[1]     ; 11.865 ; 11.865 ; Rise       ; KEY[1]          ;
;  HEX5[6]     ; KEY[1]     ; 11.622 ; 11.622 ; Rise       ; KEY[1]          ;
; HEX6[*]      ; KEY[1]     ; 12.660 ; 12.660 ; Rise       ; KEY[1]          ;
;  HEX6[0]     ; KEY[1]     ; 12.644 ; 12.644 ; Rise       ; KEY[1]          ;
;  HEX6[1]     ; KEY[1]     ; 12.659 ; 12.659 ; Rise       ; KEY[1]          ;
;  HEX6[2]     ; KEY[1]     ; 12.660 ; 12.660 ; Rise       ; KEY[1]          ;
;  HEX6[3]     ; KEY[1]     ; 12.074 ; 12.074 ; Rise       ; KEY[1]          ;
;  HEX6[4]     ; KEY[1]     ; 12.061 ; 12.061 ; Rise       ; KEY[1]          ;
;  HEX6[5]     ; KEY[1]     ; 12.033 ; 12.033 ; Rise       ; KEY[1]          ;
;  HEX6[6]     ; KEY[1]     ; 12.042 ; 12.042 ; Rise       ; KEY[1]          ;
; HEX7[*]      ; KEY[1]     ; 13.182 ; 13.182 ; Rise       ; KEY[1]          ;
;  HEX7[0]     ; KEY[1]     ; 12.362 ; 12.362 ; Rise       ; KEY[1]          ;
;  HEX7[1]     ; KEY[1]     ; 11.934 ; 11.934 ; Rise       ; KEY[1]          ;
;  HEX7[2]     ; KEY[1]     ; 12.385 ; 12.385 ; Rise       ; KEY[1]          ;
;  HEX7[3]     ; KEY[1]     ; 11.689 ; 11.689 ; Rise       ; KEY[1]          ;
;  HEX7[4]     ; KEY[1]     ; 11.832 ; 11.832 ; Rise       ; KEY[1]          ;
;  HEX7[5]     ; KEY[1]     ; 11.921 ; 11.921 ; Rise       ; KEY[1]          ;
;  HEX7[6]     ; KEY[1]     ; 13.182 ; 13.182 ; Rise       ; KEY[1]          ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; LCD_DATA[*]  ; CLOCK_50   ; 7.387  ; 7.387  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0] ; CLOCK_50   ; 7.847  ; 7.847  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1] ; CLOCK_50   ; 8.297  ; 8.297  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2] ; CLOCK_50   ; 8.067  ; 8.067  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3] ; CLOCK_50   ; 8.225  ; 8.225  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4] ; CLOCK_50   ; 7.844  ; 7.844  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5] ; CLOCK_50   ; 7.833  ; 7.833  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6] ; CLOCK_50   ; 7.387  ; 7.387  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7] ; CLOCK_50   ; 7.867  ; 7.867  ; Rise       ; CLOCK_50        ;
; LCD_EN       ; CLOCK_50   ; 7.543  ; 7.543  ; Rise       ; CLOCK_50        ;
; LCD_RS       ; CLOCK_50   ; 7.278  ; 7.278  ; Rise       ; CLOCK_50        ;
; HEX0[*]      ; KEY[1]     ; 11.660 ; 11.660 ; Rise       ; KEY[1]          ;
;  HEX0[0]     ; KEY[1]     ; 11.928 ; 11.928 ; Rise       ; KEY[1]          ;
;  HEX0[1]     ; KEY[1]     ; 11.907 ; 11.907 ; Rise       ; KEY[1]          ;
;  HEX0[2]     ; KEY[1]     ; 11.902 ; 11.902 ; Rise       ; KEY[1]          ;
;  HEX0[3]     ; KEY[1]     ; 11.674 ; 11.674 ; Rise       ; KEY[1]          ;
;  HEX0[4]     ; KEY[1]     ; 11.698 ; 11.698 ; Rise       ; KEY[1]          ;
;  HEX0[5]     ; KEY[1]     ; 11.660 ; 11.660 ; Rise       ; KEY[1]          ;
;  HEX0[6]     ; KEY[1]     ; 11.666 ; 11.666 ; Rise       ; KEY[1]          ;
; HEX1[*]      ; KEY[1]     ; 10.134 ; 10.134 ; Rise       ; KEY[1]          ;
;  HEX1[0]     ; KEY[1]     ; 10.481 ; 10.481 ; Rise       ; KEY[1]          ;
;  HEX1[1]     ; KEY[1]     ; 10.582 ; 10.582 ; Rise       ; KEY[1]          ;
;  HEX1[2]     ; KEY[1]     ; 10.176 ; 10.176 ; Rise       ; KEY[1]          ;
;  HEX1[3]     ; KEY[1]     ; 10.134 ; 10.134 ; Rise       ; KEY[1]          ;
;  HEX1[4]     ; KEY[1]     ; 10.197 ; 10.197 ; Rise       ; KEY[1]          ;
;  HEX1[5]     ; KEY[1]     ; 10.421 ; 10.421 ; Rise       ; KEY[1]          ;
;  HEX1[6]     ; KEY[1]     ; 10.445 ; 10.445 ; Rise       ; KEY[1]          ;
; HEX2[*]      ; KEY[1]     ; 9.858  ; 9.858  ; Rise       ; KEY[1]          ;
;  HEX2[0]     ; KEY[1]     ; 10.151 ; 10.151 ; Rise       ; KEY[1]          ;
;  HEX2[1]     ; KEY[1]     ; 10.154 ; 10.154 ; Rise       ; KEY[1]          ;
;  HEX2[2]     ; KEY[1]     ; 10.073 ; 10.073 ; Rise       ; KEY[1]          ;
;  HEX2[3]     ; KEY[1]     ; 10.147 ; 10.147 ; Rise       ; KEY[1]          ;
;  HEX2[4]     ; KEY[1]     ; 9.903  ; 9.903  ; Rise       ; KEY[1]          ;
;  HEX2[5]     ; KEY[1]     ; 9.858  ; 9.858  ; Rise       ; KEY[1]          ;
;  HEX2[6]     ; KEY[1]     ; 9.892  ; 9.892  ; Rise       ; KEY[1]          ;
; HEX3[*]      ; KEY[1]     ; 10.178 ; 10.178 ; Rise       ; KEY[1]          ;
;  HEX3[0]     ; KEY[1]     ; 10.340 ; 10.340 ; Rise       ; KEY[1]          ;
;  HEX3[1]     ; KEY[1]     ; 10.181 ; 10.181 ; Rise       ; KEY[1]          ;
;  HEX3[2]     ; KEY[1]     ; 10.220 ; 10.220 ; Rise       ; KEY[1]          ;
;  HEX3[3]     ; KEY[1]     ; 10.178 ; 10.178 ; Rise       ; KEY[1]          ;
;  HEX3[4]     ; KEY[1]     ; 10.224 ; 10.224 ; Rise       ; KEY[1]          ;
;  HEX3[5]     ; KEY[1]     ; 10.425 ; 10.425 ; Rise       ; KEY[1]          ;
;  HEX3[6]     ; KEY[1]     ; 10.438 ; 10.438 ; Rise       ; KEY[1]          ;
; HEX4[*]      ; KEY[1]     ; 11.314 ; 11.314 ; Rise       ; KEY[1]          ;
;  HEX4[0]     ; KEY[1]     ; 11.314 ; 11.314 ; Rise       ; KEY[1]          ;
;  HEX4[1]     ; KEY[1]     ; 11.326 ; 11.326 ; Rise       ; KEY[1]          ;
;  HEX4[2]     ; KEY[1]     ; 11.326 ; 11.326 ; Rise       ; KEY[1]          ;
;  HEX4[3]     ; KEY[1]     ; 11.465 ; 11.465 ; Rise       ; KEY[1]          ;
;  HEX4[4]     ; KEY[1]     ; 11.485 ; 11.485 ; Rise       ; KEY[1]          ;
;  HEX4[6]     ; KEY[1]     ; 11.608 ; 11.608 ; Rise       ; KEY[1]          ;
; HEX5[*]      ; KEY[1]     ; 11.292 ; 11.292 ; Rise       ; KEY[1]          ;
;  HEX5[0]     ; KEY[1]     ; 11.603 ; 11.603 ; Rise       ; KEY[1]          ;
;  HEX5[1]     ; KEY[1]     ; 11.583 ; 11.583 ; Rise       ; KEY[1]          ;
;  HEX5[2]     ; KEY[1]     ; 11.581 ; 11.581 ; Rise       ; KEY[1]          ;
;  HEX5[3]     ; KEY[1]     ; 11.593 ; 11.593 ; Rise       ; KEY[1]          ;
;  HEX5[4]     ; KEY[1]     ; 11.458 ; 11.458 ; Rise       ; KEY[1]          ;
;  HEX5[5]     ; KEY[1]     ; 11.571 ; 11.571 ; Rise       ; KEY[1]          ;
;  HEX5[6]     ; KEY[1]     ; 11.292 ; 11.292 ; Rise       ; KEY[1]          ;
; HEX6[*]      ; KEY[1]     ; 11.831 ; 11.831 ; Rise       ; KEY[1]          ;
;  HEX6[0]     ; KEY[1]     ; 12.431 ; 12.431 ; Rise       ; KEY[1]          ;
;  HEX6[1]     ; KEY[1]     ; 12.449 ; 12.449 ; Rise       ; KEY[1]          ;
;  HEX6[2]     ; KEY[1]     ; 12.439 ; 12.439 ; Rise       ; KEY[1]          ;
;  HEX6[3]     ; KEY[1]     ; 11.861 ; 11.861 ; Rise       ; KEY[1]          ;
;  HEX6[4]     ; KEY[1]     ; 11.849 ; 11.849 ; Rise       ; KEY[1]          ;
;  HEX6[5]     ; KEY[1]     ; 11.838 ; 11.838 ; Rise       ; KEY[1]          ;
;  HEX6[6]     ; KEY[1]     ; 11.831 ; 11.831 ; Rise       ; KEY[1]          ;
; HEX7[*]      ; KEY[1]     ; 11.121 ; 11.121 ; Rise       ; KEY[1]          ;
;  HEX7[0]     ; KEY[1]     ; 11.785 ; 11.785 ; Rise       ; KEY[1]          ;
;  HEX7[1]     ; KEY[1]     ; 11.357 ; 11.357 ; Rise       ; KEY[1]          ;
;  HEX7[2]     ; KEY[1]     ; 11.818 ; 11.818 ; Rise       ; KEY[1]          ;
;  HEX7[3]     ; KEY[1]     ; 11.121 ; 11.121 ; Rise       ; KEY[1]          ;
;  HEX7[4]     ; KEY[1]     ; 11.240 ; 11.240 ; Rise       ; KEY[1]          ;
;  HEX7[5]     ; KEY[1]     ; 11.354 ; 11.354 ; Rise       ; KEY[1]          ;
;  HEX7[6]     ; KEY[1]     ; 12.621 ; 12.621 ; Rise       ; KEY[1]          ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------+
; Fast Model Setup Summary                                 ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; CLOCK_50                        ; -2.619 ; -35.346       ;
; KEY[1]                          ; -1.975 ; -1778.512     ;
; clk_div:comb_5|clock_100Khz_reg ; 0.432  ; 0.000         ;
; clk_div:comb_5|clock_10Hz_reg   ; 0.432  ; 0.000         ;
; clk_div:comb_5|clock_100hz_reg  ; 0.508  ; 0.000         ;
; clk_div:comb_5|clock_10Khz_reg  ; 0.508  ; 0.000         ;
; clk_div:comb_5|clock_1Mhz_reg   ; 0.508  ; 0.000         ;
; clk_div:comb_5|clock_1Khz_reg   ; 0.509  ; 0.000         ;
+---------------------------------+--------+---------------+


+----------------------------------------------------------+
; Fast Model Hold Summary                                  ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; CLOCK_50                        ; -0.028 ; -0.065        ;
; clk_div:comb_5|clock_100Khz_reg ; 0.215  ; 0.000         ;
; clk_div:comb_5|clock_100hz_reg  ; 0.215  ; 0.000         ;
; clk_div:comb_5|clock_10Hz_reg   ; 0.215  ; 0.000         ;
; clk_div:comb_5|clock_10Khz_reg  ; 0.215  ; 0.000         ;
; clk_div:comb_5|clock_1Khz_reg   ; 0.215  ; 0.000         ;
; clk_div:comb_5|clock_1Mhz_reg   ; 0.215  ; 0.000         ;
; KEY[1]                          ; 0.237  ; 0.000         ;
+---------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                   ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; KEY[1]                          ; -2.000 ; -1901.524     ;
; CLOCK_50                        ; -1.380 ; -76.380       ;
; clk_div:comb_5|clock_100Khz_reg ; -0.500 ; -4.000        ;
; clk_div:comb_5|clock_100hz_reg  ; -0.500 ; -4.000        ;
; clk_div:comb_5|clock_10Hz_reg   ; -0.500 ; -4.000        ;
; clk_div:comb_5|clock_10Khz_reg  ; -0.500 ; -4.000        ;
; clk_div:comb_5|clock_1Khz_reg   ; -0.500 ; -4.000        ;
; clk_div:comb_5|clock_1Mhz_reg   ; -0.500 ; -4.000        ;
+---------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                                          ;
+--------+-------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.619 ; data_select:comb_214|DATA[29] ; LCD_Display:comb_215|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.573     ; 2.078      ;
; -2.616 ; data_select:comb_214|DATA[11] ; LCD_Display:comb_215|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.579     ; 2.069      ;
; -2.614 ; data_select:comb_214|DATA[11] ; LCD_Display:comb_215|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.579     ; 2.067      ;
; -2.588 ; data_select:comb_214|DATA[29] ; LCD_Display:comb_215|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.573     ; 2.047      ;
; -2.581 ; data_select:comb_214|DATA[28] ; LCD_Display:comb_215|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.575     ; 2.038      ;
; -2.571 ; data_select:comb_214|DATA[29] ; LCD_Display:comb_215|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.576     ; 2.027      ;
; -2.570 ; data_select:comb_214|DATA[6]  ; LCD_Display:comb_215|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.570     ; 2.032      ;
; -2.560 ; data_select:comb_214|DATA[6]  ; LCD_Display:comb_215|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.573     ; 2.019      ;
; -2.553 ; data_select:comb_214|DATA[6]  ; LCD_Display:comb_215|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.570     ; 2.015      ;
; -2.550 ; data_select:comb_214|DATA[11] ; LCD_Display:comb_215|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.582     ; 2.000      ;
; -2.545 ; data_select:comb_214|DATA[28] ; LCD_Display:comb_215|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.575     ; 2.002      ;
; -2.543 ; data_select:comb_214|DATA[28] ; LCD_Display:comb_215|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.575     ; 2.000      ;
; -2.542 ; data_select:comb_214|DATA[6]  ; LCD_Display:comb_215|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.573     ; 2.001      ;
; -2.541 ; data_select:comb_214|DATA[6]  ; LCD_Display:comb_215|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.573     ; 2.000      ;
; -2.537 ; data_select:comb_214|DATA[25] ; LCD_Display:comb_215|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.573     ; 1.996      ;
; -2.532 ; data_select:comb_214|DATA[11] ; LCD_Display:comb_215|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.582     ; 1.982      ;
; -2.531 ; data_select:comb_214|DATA[11] ; LCD_Display:comb_215|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.579     ; 1.984      ;
; -2.531 ; data_select:comb_214|DATA[11] ; LCD_Display:comb_215|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.582     ; 1.981      ;
; -2.530 ; data_select:comb_214|DATA[9]  ; LCD_Display:comb_215|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.575     ; 1.987      ;
; -2.530 ; data_select:comb_214|DATA[4]  ; LCD_Display:comb_215|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.575     ; 1.987      ;
; -2.526 ; data_select:comb_214|DATA[24] ; LCD_Display:comb_215|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.575     ; 1.983      ;
; -2.513 ; data_select:comb_214|DATA[26] ; LCD_Display:comb_215|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.570     ; 1.975      ;
; -2.506 ; data_select:comb_214|DATA[25] ; LCD_Display:comb_215|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.573     ; 1.965      ;
; -2.503 ; data_select:comb_214|DATA[26] ; LCD_Display:comb_215|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.573     ; 1.962      ;
; -2.499 ; data_select:comb_214|DATA[15] ; LCD_Display:comb_215|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.579     ; 1.952      ;
; -2.499 ; data_select:comb_214|DATA[9]  ; LCD_Display:comb_215|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.575     ; 1.956      ;
; -2.497 ; data_select:comb_214|DATA[15] ; LCD_Display:comb_215|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.579     ; 1.950      ;
; -2.496 ; data_select:comb_214|DATA[26] ; LCD_Display:comb_215|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.570     ; 1.958      ;
; -2.494 ; data_select:comb_214|DATA[4]  ; LCD_Display:comb_215|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.575     ; 1.951      ;
; -2.492 ; data_select:comb_214|DATA[4]  ; LCD_Display:comb_215|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.575     ; 1.949      ;
; -2.490 ; data_select:comb_214|DATA[24] ; LCD_Display:comb_215|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.575     ; 1.947      ;
; -2.489 ; data_select:comb_214|DATA[21] ; LCD_Display:comb_215|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.579     ; 1.942      ;
; -2.489 ; data_select:comb_214|DATA[20] ; LCD_Display:comb_215|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.575     ; 1.946      ;
; -2.489 ; data_select:comb_214|DATA[25] ; LCD_Display:comb_215|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.576     ; 1.945      ;
; -2.488 ; data_select:comb_214|DATA[24] ; LCD_Display:comb_215|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.575     ; 1.945      ;
; -2.485 ; data_select:comb_214|DATA[26] ; LCD_Display:comb_215|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.573     ; 1.944      ;
; -2.484 ; data_select:comb_214|DATA[26] ; LCD_Display:comb_215|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.573     ; 1.943      ;
; -2.483 ; data_select:comb_214|DATA[12] ; LCD_Display:comb_215|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.575     ; 1.940      ;
; -2.482 ; data_select:comb_214|DATA[9]  ; LCD_Display:comb_215|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.578     ; 1.936      ;
; -2.468 ; data_select:comb_214|DATA[29] ; LCD_Display:comb_215|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.576     ; 1.924      ;
; -2.467 ; data_select:comb_214|DATA[29] ; LCD_Display:comb_215|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.576     ; 1.923      ;
; -2.458 ; data_select:comb_214|DATA[3]  ; LCD_Display:comb_215|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.579     ; 1.911      ;
; -2.458 ; data_select:comb_214|DATA[21] ; LCD_Display:comb_215|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.579     ; 1.911      ;
; -2.456 ; data_select:comb_214|DATA[3]  ; LCD_Display:comb_215|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.579     ; 1.909      ;
; -2.454 ; data_select:comb_214|DATA[13] ; LCD_Display:comb_215|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.573     ; 1.913      ;
; -2.453 ; data_select:comb_214|DATA[20] ; LCD_Display:comb_215|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.575     ; 1.910      ;
; -2.451 ; data_select:comb_214|DATA[20] ; LCD_Display:comb_215|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.575     ; 1.908      ;
; -2.449 ; data_select:comb_214|DATA[14] ; LCD_Display:comb_215|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.570     ; 1.911      ;
; -2.448 ; data_select:comb_214|DATA[30] ; LCD_Display:comb_215|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.570     ; 1.910      ;
; -2.447 ; data_select:comb_214|DATA[12] ; LCD_Display:comb_215|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.575     ; 1.904      ;
; -2.445 ; data_select:comb_214|DATA[12] ; LCD_Display:comb_215|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.575     ; 1.902      ;
; -2.441 ; data_select:comb_214|DATA[21] ; LCD_Display:comb_215|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.582     ; 1.891      ;
; -2.439 ; data_select:comb_214|DATA[14] ; LCD_Display:comb_215|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.573     ; 1.898      ;
; -2.438 ; data_select:comb_214|DATA[30] ; LCD_Display:comb_215|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.573     ; 1.897      ;
; -2.436 ; data_select:comb_214|DATA[8]  ; LCD_Display:comb_215|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.575     ; 1.893      ;
; -2.433 ; data_select:comb_214|DATA[15] ; LCD_Display:comb_215|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.582     ; 1.883      ;
; -2.432 ; data_select:comb_214|MEM[6]   ; LCD_Display:comb_215|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.580     ; 1.884      ;
; -2.432 ; data_select:comb_214|DATA[14] ; LCD_Display:comb_215|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.570     ; 1.894      ;
; -2.431 ; data_select:comb_214|DATA[30] ; LCD_Display:comb_215|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.570     ; 1.893      ;
; -2.428 ; data_select:comb_214|DATA[28] ; LCD_Display:comb_215|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.578     ; 1.882      ;
; -2.426 ; data_select:comb_214|MEM[4]   ; LCD_Display:comb_215|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.580     ; 1.878      ;
; -2.426 ; data_select:comb_214|DATA[16] ; LCD_Display:comb_215|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.575     ; 1.883      ;
; -2.423 ; data_select:comb_214|DATA[5]  ; LCD_Display:comb_215|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.579     ; 1.876      ;
; -2.423 ; data_select:comb_214|DATA[13] ; LCD_Display:comb_215|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.573     ; 1.882      ;
; -2.422 ; data_select:comb_214|MEM[6]   ; LCD_Display:comb_215|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.583     ; 1.871      ;
; -2.421 ; data_select:comb_214|DATA[23] ; LCD_Display:comb_215|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.571     ; 1.882      ;
; -2.421 ; data_select:comb_214|DATA[14] ; LCD_Display:comb_215|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.573     ; 1.880      ;
; -2.420 ; data_select:comb_214|DATA[14] ; LCD_Display:comb_215|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.573     ; 1.879      ;
; -2.420 ; data_select:comb_214|DATA[30] ; LCD_Display:comb_215|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.573     ; 1.879      ;
; -2.419 ; data_select:comb_214|DATA[23] ; LCD_Display:comb_215|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.571     ; 1.880      ;
; -2.419 ; data_select:comb_214|DATA[30] ; LCD_Display:comb_215|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.573     ; 1.878      ;
; -2.415 ; data_select:comb_214|MEM[6]   ; LCD_Display:comb_215|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.580     ; 1.867      ;
; -2.415 ; data_select:comb_214|DATA[15] ; LCD_Display:comb_215|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.582     ; 1.865      ;
; -2.414 ; data_select:comb_214|DATA[15] ; LCD_Display:comb_215|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.579     ; 1.867      ;
; -2.414 ; data_select:comb_214|DATA[15] ; LCD_Display:comb_215|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.582     ; 1.864      ;
; -2.410 ; data_select:comb_214|DATA[31] ; LCD_Display:comb_215|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.571     ; 1.871      ;
; -2.408 ; data_select:comb_214|DATA[31] ; LCD_Display:comb_215|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.571     ; 1.869      ;
; -2.407 ; data_select:comb_214|DATA[2]  ; LCD_Display:comb_215|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.570     ; 1.869      ;
; -2.406 ; data_select:comb_214|DATA[13] ; LCD_Display:comb_215|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.576     ; 1.862      ;
; -2.404 ; data_select:comb_214|MEM[6]   ; LCD_Display:comb_215|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.583     ; 1.853      ;
; -2.403 ; data_select:comb_214|MEM[6]   ; LCD_Display:comb_215|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.583     ; 1.852      ;
; -2.402 ; data_select:comb_214|DATA[29] ; LCD_Display:comb_215|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.573     ; 1.861      ;
; -2.401 ; data_select:comb_214|DATA[17] ; LCD_Display:comb_215|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.573     ; 1.860      ;
; -2.400 ; data_select:comb_214|DATA[8]  ; LCD_Display:comb_215|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.575     ; 1.857      ;
; -2.398 ; data_select:comb_214|DATA[8]  ; LCD_Display:comb_215|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.575     ; 1.855      ;
; -2.397 ; data_select:comb_214|DATA[2]  ; LCD_Display:comb_215|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.573     ; 1.856      ;
; -2.392 ; data_select:comb_214|DATA[3]  ; LCD_Display:comb_215|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.582     ; 1.842      ;
; -2.392 ; data_select:comb_214|DATA[5]  ; LCD_Display:comb_215|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.579     ; 1.845      ;
; -2.391 ; data_select:comb_214|DATA[6]  ; LCD_Display:comb_215|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.570     ; 1.853      ;
; -2.390 ; data_select:comb_214|DATA[2]  ; LCD_Display:comb_215|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.570     ; 1.852      ;
; -2.390 ; data_select:comb_214|MEM[4]   ; LCD_Display:comb_215|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.580     ; 1.842      ;
; -2.390 ; data_select:comb_214|DATA[16] ; LCD_Display:comb_215|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.575     ; 1.847      ;
; -2.389 ; data_select:comb_214|DATA[7]  ; LCD_Display:comb_215|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.579     ; 1.842      ;
; -2.388 ; data_select:comb_214|MEM[4]   ; LCD_Display:comb_215|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.580     ; 1.840      ;
; -2.388 ; data_select:comb_214|DATA[16] ; LCD_Display:comb_215|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.575     ; 1.845      ;
; -2.387 ; data_select:comb_214|DATA[7]  ; LCD_Display:comb_215|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.579     ; 1.840      ;
; -2.387 ; data_select:comb_214|DATA[6]  ; LCD_Display:comb_215|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.570     ; 1.849      ;
; -2.386 ; data_select:comb_214|DATA[25] ; LCD_Display:comb_215|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.576     ; 1.842      ;
; -2.385 ; data_select:comb_214|DATA[25] ; LCD_Display:comb_215|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.576     ; 1.841      ;
; -2.382 ; data_select:comb_214|DATA[29] ; LCD_Display:comb_215|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.573     ; 1.841      ;
+--------+-------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'KEY[1]'                                                                                                                    ;
+--------+---------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.975 ; MEM_WB:comb_212|MEM_WB[0] ; reg_file:comb_207|register[12][5]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.027     ; 2.980      ;
; -1.975 ; MEM_WB:comb_212|MEM_WB[0] ; reg_file:comb_207|register[12][21] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.027     ; 2.980      ;
; -1.975 ; MEM_WB:comb_212|MEM_WB[0] ; reg_file:comb_207|register[12][25] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.027     ; 2.980      ;
; -1.974 ; MEM_WB:comb_212|MEM_WB[1] ; reg_file:comb_207|register[12][5]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.025     ; 2.981      ;
; -1.974 ; MEM_WB:comb_212|MEM_WB[1] ; reg_file:comb_207|register[12][21] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.025     ; 2.981      ;
; -1.974 ; MEM_WB:comb_212|MEM_WB[1] ; reg_file:comb_207|register[12][25] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.025     ; 2.981      ;
; -1.933 ; MEM_WB:comb_212|MEM_WB[2] ; reg_file:comb_207|register[12][5]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.027     ; 2.938      ;
; -1.933 ; MEM_WB:comb_212|MEM_WB[2] ; reg_file:comb_207|register[12][21] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.027     ; 2.938      ;
; -1.933 ; MEM_WB:comb_212|MEM_WB[2] ; reg_file:comb_207|register[12][25] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.027     ; 2.938      ;
; -1.914 ; MEM_WB:comb_212|MEM_WB[4] ; reg_file:comb_207|register[30][19] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.051     ; 2.895      ;
; -1.884 ; MEM_WB:comb_212|MEM_WB[0] ; reg_file:comb_207|register[12][29] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.001     ; 2.915      ;
; -1.883 ; MEM_WB:comb_212|MEM_WB[1] ; reg_file:comb_207|register[12][29] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.001      ; 2.916      ;
; -1.880 ; MEM_WB:comb_212|MEM_WB[0] ; reg_file:comb_207|register[1][7]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.011     ; 2.901      ;
; -1.880 ; MEM_WB:comb_212|MEM_WB[0] ; reg_file:comb_207|register[1][12]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.011     ; 2.901      ;
; -1.880 ; MEM_WB:comb_212|MEM_WB[0] ; reg_file:comb_207|register[1][17]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.011     ; 2.901      ;
; -1.880 ; MEM_WB:comb_212|MEM_WB[0] ; reg_file:comb_207|register[1][18]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.011     ; 2.901      ;
; -1.877 ; MEM_WB:comb_212|MEM_WB[0] ; reg_file:comb_207|register[12][18] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.015     ; 2.894      ;
; -1.877 ; MEM_WB:comb_212|MEM_WB[0] ; reg_file:comb_207|register[12][28] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.015     ; 2.894      ;
; -1.876 ; MEM_WB:comb_212|MEM_WB[1] ; reg_file:comb_207|register[12][18] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.013     ; 2.895      ;
; -1.876 ; MEM_WB:comb_212|MEM_WB[1] ; reg_file:comb_207|register[12][28] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.013     ; 2.895      ;
; -1.875 ; MEM_WB:comb_212|MEM_WB[0] ; reg_file:comb_207|register[12][12] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.016     ; 2.891      ;
; -1.875 ; MEM_WB:comb_212|MEM_WB[0] ; reg_file:comb_207|register[12][30] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.016     ; 2.891      ;
; -1.875 ; MEM_WB:comb_212|MEM_WB[1] ; reg_file:comb_207|register[1][7]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.009     ; 2.898      ;
; -1.875 ; MEM_WB:comb_212|MEM_WB[1] ; reg_file:comb_207|register[1][12]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.009     ; 2.898      ;
; -1.875 ; MEM_WB:comb_212|MEM_WB[1] ; reg_file:comb_207|register[1][17]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.009     ; 2.898      ;
; -1.875 ; MEM_WB:comb_212|MEM_WB[1] ; reg_file:comb_207|register[1][18]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.009     ; 2.898      ;
; -1.874 ; MEM_WB:comb_212|MEM_WB[1] ; reg_file:comb_207|register[12][12] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.014     ; 2.892      ;
; -1.874 ; MEM_WB:comb_212|MEM_WB[1] ; reg_file:comb_207|register[12][30] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.014     ; 2.892      ;
; -1.871 ; MEM_WB:comb_212|MEM_WB[0] ; reg_file:comb_207|register[12][2]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.001      ; 2.904      ;
; -1.871 ; MEM_WB:comb_212|MEM_WB[0] ; reg_file:comb_207|register[12][6]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.001      ; 2.904      ;
; -1.871 ; MEM_WB:comb_212|MEM_WB[0] ; reg_file:comb_207|register[12][8]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.001      ; 2.904      ;
; -1.870 ; MEM_WB:comb_212|MEM_WB[1] ; reg_file:comb_207|register[24][3]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.037     ; 2.865      ;
; -1.870 ; MEM_WB:comb_212|MEM_WB[1] ; reg_file:comb_207|register[24][6]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.037     ; 2.865      ;
; -1.870 ; MEM_WB:comb_212|MEM_WB[1] ; reg_file:comb_207|register[24][10] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.037     ; 2.865      ;
; -1.870 ; MEM_WB:comb_212|MEM_WB[1] ; reg_file:comb_207|register[24][11] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.037     ; 2.865      ;
; -1.870 ; MEM_WB:comb_212|MEM_WB[1] ; reg_file:comb_207|register[24][13] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.037     ; 2.865      ;
; -1.870 ; MEM_WB:comb_212|MEM_WB[1] ; reg_file:comb_207|register[24][22] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.037     ; 2.865      ;
; -1.870 ; MEM_WB:comb_212|MEM_WB[1] ; reg_file:comb_207|register[24][23] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.037     ; 2.865      ;
; -1.870 ; MEM_WB:comb_212|MEM_WB[1] ; reg_file:comb_207|register[12][2]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.003      ; 2.905      ;
; -1.870 ; MEM_WB:comb_212|MEM_WB[1] ; reg_file:comb_207|register[12][6]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.003      ; 2.905      ;
; -1.870 ; MEM_WB:comb_212|MEM_WB[1] ; reg_file:comb_207|register[12][8]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.003      ; 2.905      ;
; -1.869 ; MEM_WB:comb_212|MEM_WB[0] ; reg_file:comb_207|register[24][3]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.039     ; 2.862      ;
; -1.869 ; MEM_WB:comb_212|MEM_WB[0] ; reg_file:comb_207|register[24][6]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.039     ; 2.862      ;
; -1.869 ; MEM_WB:comb_212|MEM_WB[0] ; reg_file:comb_207|register[24][10] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.039     ; 2.862      ;
; -1.869 ; MEM_WB:comb_212|MEM_WB[0] ; reg_file:comb_207|register[24][11] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.039     ; 2.862      ;
; -1.869 ; MEM_WB:comb_212|MEM_WB[0] ; reg_file:comb_207|register[24][13] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.039     ; 2.862      ;
; -1.869 ; MEM_WB:comb_212|MEM_WB[0] ; reg_file:comb_207|register[24][22] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.039     ; 2.862      ;
; -1.869 ; MEM_WB:comb_212|MEM_WB[0] ; reg_file:comb_207|register[24][23] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.039     ; 2.862      ;
; -1.861 ; MEM_WB:comb_212|MEM_WB[0] ; reg_file:comb_207|register[12][9]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.006     ; 2.887      ;
; -1.861 ; MEM_WB:comb_212|MEM_WB[0] ; reg_file:comb_207|register[12][19] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.006     ; 2.887      ;
; -1.860 ; MEM_WB:comb_212|MEM_WB[1] ; reg_file:comb_207|register[12][9]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.004     ; 2.888      ;
; -1.860 ; MEM_WB:comb_212|MEM_WB[1] ; reg_file:comb_207|register[12][19] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.004     ; 2.888      ;
; -1.858 ; MEM_WB:comb_212|MEM_WB[0] ; reg_file:comb_207|register[1][4]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.008     ; 2.882      ;
; -1.858 ; MEM_WB:comb_212|MEM_WB[0] ; reg_file:comb_207|register[1][8]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.008     ; 2.882      ;
; -1.858 ; MEM_WB:comb_212|MEM_WB[0] ; reg_file:comb_207|register[1][24]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.008     ; 2.882      ;
; -1.856 ; MEM_WB:comb_212|MEM_WB[0] ; reg_file:comb_207|register[12][1]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.029     ; 2.859      ;
; -1.856 ; MEM_WB:comb_212|MEM_WB[4] ; reg_file:comb_207|register[16][13] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.021     ; 2.867      ;
; -1.856 ; MEM_WB:comb_212|MEM_WB[0] ; reg_file:comb_207|register[12][14] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.029     ; 2.859      ;
; -1.855 ; MEM_WB:comb_212|MEM_WB[1] ; reg_file:comb_207|register[12][1]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.027     ; 2.860      ;
; -1.855 ; MEM_WB:comb_212|MEM_WB[1] ; reg_file:comb_207|register[12][14] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.027     ; 2.860      ;
; -1.853 ; MEM_WB:comb_212|MEM_WB[4] ; reg_file:comb_207|register[16][16] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.020     ; 2.865      ;
; -1.853 ; MEM_WB:comb_212|MEM_WB[1] ; reg_file:comb_207|register[1][4]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.006     ; 2.879      ;
; -1.853 ; MEM_WB:comb_212|MEM_WB[1] ; reg_file:comb_207|register[1][8]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.006     ; 2.879      ;
; -1.853 ; MEM_WB:comb_212|MEM_WB[1] ; reg_file:comb_207|register[1][24]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.006     ; 2.879      ;
; -1.849 ; MEM_WB:comb_212|MEM_WB[0] ; reg_file:comb_207|register[19][11] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.043     ; 2.838      ;
; -1.849 ; MEM_WB:comb_212|MEM_WB[0] ; reg_file:comb_207|register[19][25] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.043     ; 2.838      ;
; -1.842 ; MEM_WB:comb_212|MEM_WB[2] ; reg_file:comb_207|register[12][29] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.001     ; 2.873      ;
; -1.839 ; MEM_WB:comb_212|MEM_WB[4] ; reg_file:comb_207|register[30][9]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.021     ; 2.850      ;
; -1.837 ; MEM_WB:comb_212|MEM_WB[3] ; reg_file:comb_207|register[2][2]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.003     ; 2.866      ;
; -1.837 ; MEM_WB:comb_212|MEM_WB[3] ; reg_file:comb_207|register[2][3]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.003     ; 2.866      ;
; -1.837 ; MEM_WB:comb_212|MEM_WB[3] ; reg_file:comb_207|register[2][5]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.003     ; 2.866      ;
; -1.837 ; MEM_WB:comb_212|MEM_WB[3] ; reg_file:comb_207|register[2][9]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.003     ; 2.866      ;
; -1.837 ; MEM_WB:comb_212|MEM_WB[3] ; reg_file:comb_207|register[2][11]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.003     ; 2.866      ;
; -1.837 ; MEM_WB:comb_212|MEM_WB[3] ; reg_file:comb_207|register[2][13]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.003     ; 2.866      ;
; -1.837 ; MEM_WB:comb_212|MEM_WB[3] ; reg_file:comb_207|register[2][14]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.003     ; 2.866      ;
; -1.837 ; MEM_WB:comb_212|MEM_WB[3] ; reg_file:comb_207|register[2][15]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.003     ; 2.866      ;
; -1.837 ; MEM_WB:comb_212|MEM_WB[3] ; reg_file:comb_207|register[2][19]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.003     ; 2.866      ;
; -1.837 ; MEM_WB:comb_212|MEM_WB[3] ; reg_file:comb_207|register[2][21]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.003     ; 2.866      ;
; -1.837 ; MEM_WB:comb_212|MEM_WB[3] ; reg_file:comb_207|register[2][23]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.003     ; 2.866      ;
; -1.837 ; MEM_WB:comb_212|MEM_WB[3] ; reg_file:comb_207|register[2][25]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.003     ; 2.866      ;
; -1.837 ; MEM_WB:comb_212|MEM_WB[1] ; reg_file:comb_207|register[19][11] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.041     ; 2.828      ;
; -1.837 ; MEM_WB:comb_212|MEM_WB[1] ; reg_file:comb_207|register[19][25] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.041     ; 2.828      ;
; -1.836 ; MEM_WB:comb_212|MEM_WB[1] ; reg_file:comb_207|register[30][19] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.049     ; 2.819      ;
; -1.835 ; MEM_WB:comb_212|MEM_WB[2] ; reg_file:comb_207|register[12][18] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.015     ; 2.852      ;
; -1.835 ; MEM_WB:comb_212|MEM_WB[2] ; reg_file:comb_207|register[12][28] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.015     ; 2.852      ;
; -1.833 ; MEM_WB:comb_212|MEM_WB[2] ; reg_file:comb_207|register[12][12] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.016     ; 2.849      ;
; -1.833 ; MEM_WB:comb_212|MEM_WB[2] ; reg_file:comb_207|register[12][30] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.016     ; 2.849      ;
; -1.829 ; MEM_WB:comb_212|MEM_WB[2] ; reg_file:comb_207|register[12][2]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.001      ; 2.862      ;
; -1.829 ; MEM_WB:comb_212|MEM_WB[2] ; reg_file:comb_207|register[12][6]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.001      ; 2.862      ;
; -1.829 ; MEM_WB:comb_212|MEM_WB[2] ; reg_file:comb_207|register[12][8]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.001      ; 2.862      ;
; -1.828 ; MEM_WB:comb_212|MEM_WB[1] ; reg_file:comb_207|register[24][5]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.003     ; 2.857      ;
; -1.828 ; MEM_WB:comb_212|MEM_WB[1] ; reg_file:comb_207|register[24][21] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.003     ; 2.857      ;
; -1.828 ; MEM_WB:comb_212|MEM_WB[1] ; reg_file:comb_207|register[24][29] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.003     ; 2.857      ;
; -1.828 ; MEM_WB:comb_212|MEM_WB[1] ; reg_file:comb_207|register[24][30] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.003     ; 2.857      ;
; -1.828 ; MEM_WB:comb_212|MEM_WB[3] ; reg_file:comb_207|register[30][19] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.048     ; 2.812      ;
; -1.827 ; MEM_WB:comb_212|MEM_WB[0] ; reg_file:comb_207|register[24][5]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.005     ; 2.854      ;
; -1.827 ; MEM_WB:comb_212|MEM_WB[0] ; reg_file:comb_207|register[24][21] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.005     ; 2.854      ;
; -1.827 ; MEM_WB:comb_212|MEM_WB[0] ; reg_file:comb_207|register[24][29] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.005     ; 2.854      ;
; -1.827 ; MEM_WB:comb_212|MEM_WB[0] ; reg_file:comb_207|register[24][30] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.005     ; 2.854      ;
; -1.823 ; MEM_WB:comb_212|MEM_WB[2] ; reg_file:comb_207|register[30][19] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.051     ; 2.804      ;
+--------+---------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:comb_5|clock_100Khz_reg'                                                                                                                                  ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.432 ; clk_div:comb_5|count_10Khz[0]  ; clk_div:comb_5|clock_10Khz_int ; clk_div:comb_5|clock_100Khz_reg ; clk_div:comb_5|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.600      ;
; 0.507 ; clk_div:comb_5|count_10Khz[1]  ; clk_div:comb_5|count_10Khz[2]  ; clk_div:comb_5|clock_100Khz_reg ; clk_div:comb_5|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.525      ;
; 0.508 ; clk_div:comb_5|count_10Khz[1]  ; clk_div:comb_5|clock_10Khz_int ; clk_div:comb_5|clock_100Khz_reg ; clk_div:comb_5|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.524      ;
; 0.509 ; clk_div:comb_5|count_10Khz[2]  ; clk_div:comb_5|count_10Khz[0]  ; clk_div:comb_5|clock_100Khz_reg ; clk_div:comb_5|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.523      ;
; 0.625 ; clk_div:comb_5|count_10Khz[0]  ; clk_div:comb_5|count_10Khz[2]  ; clk_div:comb_5|clock_100Khz_reg ; clk_div:comb_5|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.407      ;
; 0.626 ; clk_div:comb_5|count_10Khz[0]  ; clk_div:comb_5|count_10Khz[1]  ; clk_div:comb_5|clock_100Khz_reg ; clk_div:comb_5|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.406      ;
; 0.626 ; clk_div:comb_5|count_10Khz[2]  ; clk_div:comb_5|clock_10Khz_int ; clk_div:comb_5|clock_100Khz_reg ; clk_div:comb_5|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.406      ;
; 0.626 ; clk_div:comb_5|count_10Khz[1]  ; clk_div:comb_5|count_10Khz[0]  ; clk_div:comb_5|clock_100Khz_reg ; clk_div:comb_5|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.406      ;
; 0.665 ; clk_div:comb_5|clock_10Khz_int ; clk_div:comb_5|clock_10Khz_int ; clk_div:comb_5|clock_100Khz_reg ; clk_div:comb_5|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_5|count_10Khz[2]  ; clk_div:comb_5|count_10Khz[2]  ; clk_div:comb_5|clock_100Khz_reg ; clk_div:comb_5|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_5|count_10Khz[0]  ; clk_div:comb_5|count_10Khz[0]  ; clk_div:comb_5|clock_100Khz_reg ; clk_div:comb_5|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_5|count_10Khz[1]  ; clk_div:comb_5|count_10Khz[1]  ; clk_div:comb_5|clock_100Khz_reg ; clk_div:comb_5|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:comb_5|clock_10Hz_reg'                                                                                                                            ;
+-------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.432 ; clk_div:comb_5|count_1hz[0]  ; clk_div:comb_5|clock_1Hz_int ; clk_div:comb_5|clock_10Hz_reg ; clk_div:comb_5|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.600      ;
; 0.512 ; clk_div:comb_5|count_1hz[0]  ; clk_div:comb_5|count_1hz[2]  ; clk_div:comb_5|clock_10Hz_reg ; clk_div:comb_5|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.520      ;
; 0.521 ; clk_div:comb_5|count_1hz[2]  ; clk_div:comb_5|count_1hz[0]  ; clk_div:comb_5|clock_10Hz_reg ; clk_div:comb_5|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.511      ;
; 0.522 ; clk_div:comb_5|count_1hz[2]  ; clk_div:comb_5|clock_1Hz_int ; clk_div:comb_5|clock_10Hz_reg ; clk_div:comb_5|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.510      ;
; 0.630 ; clk_div:comb_5|count_1hz[1]  ; clk_div:comb_5|clock_1Hz_int ; clk_div:comb_5|clock_10Hz_reg ; clk_div:comb_5|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.402      ;
; 0.630 ; clk_div:comb_5|count_1hz[1]  ; clk_div:comb_5|count_1hz[2]  ; clk_div:comb_5|clock_10Hz_reg ; clk_div:comb_5|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.402      ;
; 0.631 ; clk_div:comb_5|count_1hz[0]  ; clk_div:comb_5|count_1hz[1]  ; clk_div:comb_5|clock_10Hz_reg ; clk_div:comb_5|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.401      ;
; 0.631 ; clk_div:comb_5|count_1hz[1]  ; clk_div:comb_5|count_1hz[0]  ; clk_div:comb_5|clock_10Hz_reg ; clk_div:comb_5|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.401      ;
; 0.665 ; clk_div:comb_5|clock_1Hz_int ; clk_div:comb_5|clock_1Hz_int ; clk_div:comb_5|clock_10Hz_reg ; clk_div:comb_5|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_5|count_1hz[2]  ; clk_div:comb_5|count_1hz[2]  ; clk_div:comb_5|clock_10Hz_reg ; clk_div:comb_5|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_5|count_1hz[0]  ; clk_div:comb_5|count_1hz[0]  ; clk_div:comb_5|clock_10Hz_reg ; clk_div:comb_5|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_5|count_1hz[1]  ; clk_div:comb_5|count_1hz[1]  ; clk_div:comb_5|clock_10Hz_reg ; clk_div:comb_5|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:comb_5|clock_100hz_reg'                                                                                                                               ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.508 ; clk_div:comb_5|count_10hz[0]  ; clk_div:comb_5|count_10hz[2]  ; clk_div:comb_5|clock_100hz_reg ; clk_div:comb_5|clock_100hz_reg ; 1.000        ; 0.000      ; 0.524      ;
; 0.509 ; clk_div:comb_5|count_10hz[0]  ; clk_div:comb_5|clock_10Hz_int ; clk_div:comb_5|clock_100hz_reg ; clk_div:comb_5|clock_100hz_reg ; 1.000        ; 0.000      ; 0.523      ;
; 0.512 ; clk_div:comb_5|count_10hz[1]  ; clk_div:comb_5|clock_10Hz_int ; clk_div:comb_5|clock_100hz_reg ; clk_div:comb_5|clock_100hz_reg ; 1.000        ; 0.000      ; 0.520      ;
; 0.513 ; clk_div:comb_5|count_10hz[2]  ; clk_div:comb_5|count_10hz[0]  ; clk_div:comb_5|clock_100hz_reg ; clk_div:comb_5|clock_100hz_reg ; 1.000        ; 0.000      ; 0.519      ;
; 0.560 ; clk_div:comb_5|count_10hz[0]  ; clk_div:comb_5|count_10hz[1]  ; clk_div:comb_5|clock_100hz_reg ; clk_div:comb_5|clock_100hz_reg ; 1.000        ; 0.000      ; 0.472      ;
; 0.629 ; clk_div:comb_5|count_10hz[1]  ; clk_div:comb_5|count_10hz[0]  ; clk_div:comb_5|clock_100hz_reg ; clk_div:comb_5|clock_100hz_reg ; 1.000        ; 0.000      ; 0.403      ;
; 0.631 ; clk_div:comb_5|count_10hz[1]  ; clk_div:comb_5|count_10hz[2]  ; clk_div:comb_5|clock_100hz_reg ; clk_div:comb_5|clock_100hz_reg ; 1.000        ; 0.000      ; 0.401      ;
; 0.632 ; clk_div:comb_5|count_10hz[2]  ; clk_div:comb_5|clock_10Hz_int ; clk_div:comb_5|clock_100hz_reg ; clk_div:comb_5|clock_100hz_reg ; 1.000        ; 0.000      ; 0.400      ;
; 0.665 ; clk_div:comb_5|count_10hz[2]  ; clk_div:comb_5|count_10hz[2]  ; clk_div:comb_5|clock_100hz_reg ; clk_div:comb_5|clock_100hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_5|clock_10Hz_int ; clk_div:comb_5|clock_10Hz_int ; clk_div:comb_5|clock_100hz_reg ; clk_div:comb_5|clock_100hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_5|count_10hz[0]  ; clk_div:comb_5|count_10hz[0]  ; clk_div:comb_5|clock_100hz_reg ; clk_div:comb_5|clock_100hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_5|count_10hz[1]  ; clk_div:comb_5|count_10hz[1]  ; clk_div:comb_5|clock_100hz_reg ; clk_div:comb_5|clock_100hz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:comb_5|clock_10Khz_reg'                                                                                                                               ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.508 ; clk_div:comb_5|count_1Khz[0]  ; clk_div:comb_5|count_1Khz[2]  ; clk_div:comb_5|clock_10Khz_reg ; clk_div:comb_5|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.524      ;
; 0.508 ; clk_div:comb_5|count_1Khz[0]  ; clk_div:comb_5|clock_1Khz_int ; clk_div:comb_5|clock_10Khz_reg ; clk_div:comb_5|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.524      ;
; 0.512 ; clk_div:comb_5|count_1Khz[2]  ; clk_div:comb_5|count_1Khz[0]  ; clk_div:comb_5|clock_10Khz_reg ; clk_div:comb_5|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.520      ;
; 0.512 ; clk_div:comb_5|count_1Khz[2]  ; clk_div:comb_5|clock_1Khz_int ; clk_div:comb_5|clock_10Khz_reg ; clk_div:comb_5|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.520      ;
; 0.561 ; clk_div:comb_5|count_1Khz[0]  ; clk_div:comb_5|count_1Khz[1]  ; clk_div:comb_5|clock_10Khz_reg ; clk_div:comb_5|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.471      ;
; 0.627 ; clk_div:comb_5|count_1Khz[1]  ; clk_div:comb_5|clock_1Khz_int ; clk_div:comb_5|clock_10Khz_reg ; clk_div:comb_5|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.405      ;
; 0.627 ; clk_div:comb_5|count_1Khz[1]  ; clk_div:comb_5|count_1Khz[0]  ; clk_div:comb_5|clock_10Khz_reg ; clk_div:comb_5|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.405      ;
; 0.628 ; clk_div:comb_5|count_1Khz[1]  ; clk_div:comb_5|count_1Khz[2]  ; clk_div:comb_5|clock_10Khz_reg ; clk_div:comb_5|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.404      ;
; 0.665 ; clk_div:comb_5|count_1Khz[2]  ; clk_div:comb_5|count_1Khz[2]  ; clk_div:comb_5|clock_10Khz_reg ; clk_div:comb_5|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_5|clock_1Khz_int ; clk_div:comb_5|clock_1Khz_int ; clk_div:comb_5|clock_10Khz_reg ; clk_div:comb_5|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_5|count_1Khz[0]  ; clk_div:comb_5|count_1Khz[0]  ; clk_div:comb_5|clock_10Khz_reg ; clk_div:comb_5|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_5|count_1Khz[1]  ; clk_div:comb_5|count_1Khz[1]  ; clk_div:comb_5|clock_10Khz_reg ; clk_div:comb_5|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:comb_5|clock_1Mhz_reg'                                                                                                                                  ;
+-------+---------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.508 ; clk_div:comb_5|count_100Khz[0]  ; clk_div:comb_5|count_100Khz[2]  ; clk_div:comb_5|clock_1Mhz_reg ; clk_div:comb_5|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.524      ;
; 0.509 ; clk_div:comb_5|count_100Khz[2]  ; clk_div:comb_5|count_100Khz[0]  ; clk_div:comb_5|clock_1Mhz_reg ; clk_div:comb_5|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.523      ;
; 0.509 ; clk_div:comb_5|count_100Khz[0]  ; clk_div:comb_5|clock_100Khz_int ; clk_div:comb_5|clock_1Mhz_reg ; clk_div:comb_5|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.523      ;
; 0.510 ; clk_div:comb_5|count_100Khz[2]  ; clk_div:comb_5|clock_100Khz_int ; clk_div:comb_5|clock_1Mhz_reg ; clk_div:comb_5|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.522      ;
; 0.626 ; clk_div:comb_5|count_100Khz[1]  ; clk_div:comb_5|count_100Khz[2]  ; clk_div:comb_5|clock_1Mhz_reg ; clk_div:comb_5|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.406      ;
; 0.627 ; clk_div:comb_5|count_100Khz[1]  ; clk_div:comb_5|count_100Khz[0]  ; clk_div:comb_5|clock_1Mhz_reg ; clk_div:comb_5|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.405      ;
; 0.627 ; clk_div:comb_5|count_100Khz[1]  ; clk_div:comb_5|clock_100Khz_int ; clk_div:comb_5|clock_1Mhz_reg ; clk_div:comb_5|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.405      ;
; 0.628 ; clk_div:comb_5|count_100Khz[0]  ; clk_div:comb_5|count_100Khz[1]  ; clk_div:comb_5|clock_1Mhz_reg ; clk_div:comb_5|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.404      ;
; 0.665 ; clk_div:comb_5|count_100Khz[2]  ; clk_div:comb_5|count_100Khz[2]  ; clk_div:comb_5|clock_1Mhz_reg ; clk_div:comb_5|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_5|count_100Khz[0]  ; clk_div:comb_5|count_100Khz[0]  ; clk_div:comb_5|clock_1Mhz_reg ; clk_div:comb_5|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_5|clock_100Khz_int ; clk_div:comb_5|clock_100Khz_int ; clk_div:comb_5|clock_1Mhz_reg ; clk_div:comb_5|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_5|count_100Khz[1]  ; clk_div:comb_5|count_100Khz[1]  ; clk_div:comb_5|clock_1Mhz_reg ; clk_div:comb_5|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+---------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:comb_5|clock_1Khz_reg'                                                                                                                                ;
+-------+--------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.509 ; clk_div:comb_5|count_100hz[2]  ; clk_div:comb_5|count_100hz[0]  ; clk_div:comb_5|clock_1Khz_reg ; clk_div:comb_5|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.523      ;
; 0.509 ; clk_div:comb_5|count_100hz[2]  ; clk_div:comb_5|clock_100hz_int ; clk_div:comb_5|clock_1Khz_reg ; clk_div:comb_5|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.523      ;
; 0.514 ; clk_div:comb_5|count_100hz[0]  ; clk_div:comb_5|count_100hz[2]  ; clk_div:comb_5|clock_1Khz_reg ; clk_div:comb_5|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.518      ;
; 0.515 ; clk_div:comb_5|count_100hz[0]  ; clk_div:comb_5|clock_100hz_int ; clk_div:comb_5|clock_1Khz_reg ; clk_div:comb_5|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.517      ;
; 0.633 ; clk_div:comb_5|count_100hz[0]  ; clk_div:comb_5|count_100hz[1]  ; clk_div:comb_5|clock_1Khz_reg ; clk_div:comb_5|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.399      ;
; 0.634 ; clk_div:comb_5|count_100hz[1]  ; clk_div:comb_5|clock_100hz_int ; clk_div:comb_5|clock_1Khz_reg ; clk_div:comb_5|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.398      ;
; 0.635 ; clk_div:comb_5|count_100hz[1]  ; clk_div:comb_5|count_100hz[0]  ; clk_div:comb_5|clock_1Khz_reg ; clk_div:comb_5|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.397      ;
; 0.635 ; clk_div:comb_5|count_100hz[1]  ; clk_div:comb_5|count_100hz[2]  ; clk_div:comb_5|clock_1Khz_reg ; clk_div:comb_5|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.397      ;
; 0.665 ; clk_div:comb_5|count_100hz[0]  ; clk_div:comb_5|count_100hz[0]  ; clk_div:comb_5|clock_1Khz_reg ; clk_div:comb_5|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_5|clock_100hz_int ; clk_div:comb_5|clock_100hz_int ; clk_div:comb_5|clock_1Khz_reg ; clk_div:comb_5|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_5|count_100hz[2]  ; clk_div:comb_5|count_100hz[2]  ; clk_div:comb_5|clock_1Khz_reg ; clk_div:comb_5|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_5|count_100hz[1]  ; clk_div:comb_5|count_100hz[1]  ; clk_div:comb_5|clock_1Khz_reg ; clk_div:comb_5|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+--------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                                                                                         ;
+--------+-------------------------------------------------+-------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                         ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+-------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -0.028 ; clk_div:comb_5|clock_100hz_int                  ; clk_div:comb_5|clock_100hz_reg                  ; clk_div:comb_5|clock_1Khz_reg   ; CLOCK_50    ; 0.000        ; 0.273      ; 0.397      ;
; -0.021 ; clk_div:comb_5|clock_10Hz_int                   ; clk_div:comb_5|clock_10Hz_reg                   ; clk_div:comb_5|clock_100hz_reg  ; CLOCK_50    ; 0.000        ; 0.258      ; 0.389      ;
; -0.016 ; clk_div:comb_5|clock_1Khz_int                   ; clk_div:comb_5|clock_1Khz_reg                   ; clk_div:comb_5|clock_10Khz_reg  ; CLOCK_50    ; 0.000        ; 0.266      ; 0.402      ;
; 0.005  ; clk_div:comb_5|clock_1Hz_int                    ; clk_div:comb_5|clock_1Hz_reg                    ; clk_div:comb_5|clock_10Hz_reg   ; CLOCK_50    ; 0.000        ; 0.313      ; 0.470      ;
; 0.052  ; clk_div:comb_5|clock_10Khz_int                  ; clk_div:comb_5|clock_10Khz_reg                  ; clk_div:comb_5|clock_100Khz_reg ; CLOCK_50    ; 0.000        ; 0.266      ; 0.470      ;
; 0.077  ; clk_div:comb_5|clock_100Khz_int                 ; clk_div:comb_5|clock_100Khz_reg                 ; clk_div:comb_5|clock_1Mhz_reg   ; CLOCK_50    ; 0.000        ; 0.162      ; 0.391      ;
; 0.215  ; LCD_Display:comb_215|next_command.RETURN_HOME   ; LCD_Display:comb_215|next_command.RETURN_HOME   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:comb_215|next_command.RESET2        ; LCD_Display:comb_215|next_command.RESET2        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:comb_215|next_command.RESET3        ; LCD_Display:comb_215|next_command.RESET3        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:comb_215|next_command.FUNC_SET      ; LCD_Display:comb_215|next_command.FUNC_SET      ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:comb_215|next_command.DISPLAY_OFF   ; LCD_Display:comb_215|next_command.DISPLAY_OFF   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:comb_215|next_command.DISPLAY_CLEAR ; LCD_Display:comb_215|next_command.DISPLAY_CLEAR ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:comb_215|next_command.DISPLAY_ON    ; LCD_Display:comb_215|next_command.DISPLAY_ON    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:comb_215|next_command.MODE_SET      ; LCD_Display:comb_215|next_command.MODE_SET      ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:comb_215|next_command.Print_String  ; LCD_Display:comb_215|next_command.Print_String  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:comb_215|DATA_BUS_VALUE[7]          ; LCD_Display:comb_215|DATA_BUS_VALUE[7]          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:comb_215|LCD_RS                     ; LCD_Display:comb_215|LCD_RS                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:comb_215|LCD_EN                     ; LCD_Display:comb_215|LCD_EN                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.239  ; LCD_Display:comb_215|next_command.DISPLAY_OFF   ; LCD_Display:comb_215|state.DISPLAY_OFF          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.391      ;
; 0.241  ; LCD_Display:comb_215|next_command.DISPLAY_ON    ; LCD_Display:comb_215|state.DISPLAY_ON           ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.393      ;
; 0.243  ; LCD_Display:comb_215|next_command.DISPLAY_CLEAR ; LCD_Display:comb_215|state.DISPLAY_CLEAR        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.395      ;
; 0.243  ; LCD_Display:comb_215|next_command.MODE_SET      ; LCD_Display:comb_215|state.MODE_SET             ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.395      ;
; 0.245  ; LCD_Display:comb_215|state.RESET1               ; LCD_Display:comb_215|next_command.RESET2        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.397      ;
; 0.247  ; LCD_Display:comb_215|CLK_COUNT_400HZ[19]        ; LCD_Display:comb_215|CLK_COUNT_400HZ[19]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.399      ;
; 0.255  ; clk_div:comb_5|clock_1Mhz_int                   ; clk_div:comb_5|clock_1Mhz_reg                   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.407      ;
; 0.260  ; LCD_Display:comb_215|state.HOLD                 ; LCD_Display:comb_215|state.LINE2                ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.412      ;
; 0.261  ; LCD_Display:comb_215|state.HOLD                 ; LCD_Display:comb_215|state.Print_String         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.413      ;
; 0.261  ; LCD_Display:comb_215|state.HOLD                 ; LCD_Display:comb_215|LCD_RS                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.413      ;
; 0.262  ; LCD_Display:comb_215|CHAR_COUNT[4]              ; LCD_Display:comb_215|CHAR_COUNT[4]              ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.414      ;
; 0.311  ; LCD_Display:comb_215|next_command.RETURN_HOME   ; LCD_Display:comb_215|state.RETURN_HOME          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; -0.001     ; 0.462      ;
; 0.316  ; clk_div:comb_5|count_1Mhz[4]                    ; clk_div:comb_5|clock_1Mhz_int                   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.468      ;
; 0.316  ; LCD_Display:comb_215|next_command.Print_String  ; LCD_Display:comb_215|state.Print_String         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.468      ;
; 0.318  ; LCD_Display:comb_215|next_command.LINE2         ; LCD_Display:comb_215|state.LINE2                ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.470      ;
; 0.321  ; LCD_Display:comb_215|next_command.RESET2        ; LCD_Display:comb_215|state.RESET2               ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; -0.003     ; 0.470      ;
; 0.321  ; LCD_Display:comb_215|state.RESET2               ; LCD_Display:comb_215|next_command.RESET3        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.473      ;
; 0.328  ; LCD_Display:comb_215|next_command.RESET3        ; LCD_Display:comb_215|state.RESET3               ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; -0.001     ; 0.479      ;
; 0.343  ; LCD_Display:comb_215|state.DROP_LCD_EN          ; LCD_Display:comb_215|next_command.MODE_SET      ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.001      ; 0.496      ;
; 0.349  ; LCD_Display:comb_215|state.Print_String         ; LCD_Display:comb_215|next_command.LINE2         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.501      ;
; 0.354  ; LCD_Display:comb_215|CLK_COUNT_400HZ[1]         ; LCD_Display:comb_215|CLK_COUNT_400HZ[1]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.506      ;
; 0.356  ; clk_div:comb_5|count_1Mhz[1]                    ; clk_div:comb_5|count_1Mhz[1]                    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.508      ;
; 0.357  ; LCD_Display:comb_215|CLK_COUNT_400HZ[10]        ; LCD_Display:comb_215|CLK_COUNT_400HZ[10]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.509      ;
; 0.358  ; LCD_Display:comb_215|CLK_COUNT_400HZ[3]         ; LCD_Display:comb_215|CLK_COUNT_400HZ[3]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.360  ; LCD_Display:comb_215|CLK_COUNT_400HZ[5]         ; LCD_Display:comb_215|CLK_COUNT_400HZ[5]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; LCD_Display:comb_215|CLK_COUNT_400HZ[8]         ; LCD_Display:comb_215|CLK_COUNT_400HZ[8]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.361  ; LCD_Display:comb_215|CLK_COUNT_400HZ[9]         ; LCD_Display:comb_215|CLK_COUNT_400HZ[9]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.363  ; LCD_Display:comb_215|CLK_COUNT_400HZ[11]        ; LCD_Display:comb_215|CLK_COUNT_400HZ[11]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.515      ;
; 0.363  ; LCD_Display:comb_215|state.RESET3               ; LCD_Display:comb_215|next_command.FUNC_SET      ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.515      ;
; 0.365  ; LCD_Display:comb_215|CLK_COUNT_400HZ[0]         ; LCD_Display:comb_215|CLK_COUNT_400HZ[0]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.517      ;
; 0.367  ; LCD_Display:comb_215|CLK_COUNT_400HZ[12]        ; LCD_Display:comb_215|CLK_COUNT_400HZ[12]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.519      ;
; 0.368  ; LCD_Display:comb_215|CLK_COUNT_400HZ[14]        ; LCD_Display:comb_215|CLK_COUNT_400HZ[14]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.520      ;
; 0.368  ; LCD_Display:comb_215|CLK_COUNT_400HZ[17]        ; LCD_Display:comb_215|CLK_COUNT_400HZ[17]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.520      ;
; 0.368  ; LCD_Display:comb_215|state.LINE2                ; LCD_Display:comb_215|DATA_BUS_VALUE[7]          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.520      ;
; 0.370  ; clk_div:comb_5|count_1Mhz[3]                    ; clk_div:comb_5|count_1Mhz[3]                    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.522      ;
; 0.370  ; clk_div:comb_5|count_1Mhz[5]                    ; clk_div:comb_5|count_1Mhz[5]                    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.522      ;
; 0.370  ; LCD_Display:comb_215|next_command.FUNC_SET      ; LCD_Display:comb_215|state.FUNC_SET             ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.522      ;
; 0.371  ; LCD_Display:comb_215|CLK_COUNT_400HZ[2]         ; LCD_Display:comb_215|CLK_COUNT_400HZ[2]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; LCD_Display:comb_215|CLK_COUNT_400HZ[18]        ; LCD_Display:comb_215|CLK_COUNT_400HZ[18]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; LCD_Display:comb_215|CHAR_COUNT[0]              ; LCD_Display:comb_215|CHAR_COUNT[0]              ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.372  ; LCD_Display:comb_215|CLK_COUNT_400HZ[4]         ; LCD_Display:comb_215|CLK_COUNT_400HZ[4]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; LCD_Display:comb_215|state.DISPLAY_OFF          ; LCD_Display:comb_215|next_command.DISPLAY_CLEAR ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.374  ; LCD_Display:comb_215|CLK_COUNT_400HZ[6]         ; LCD_Display:comb_215|CLK_COUNT_400HZ[6]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.526      ;
; 0.375  ; LCD_Display:comb_215|state.FUNC_SET             ; LCD_Display:comb_215|next_command.DISPLAY_OFF   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.527      ;
; 0.376  ; clk_div:comb_5|count_1Mhz[0]                    ; clk_div:comb_5|count_1Mhz[0]                    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.528      ;
; 0.377  ; LCD_Display:comb_215|CHAR_COUNT[2]              ; LCD_Display:comb_215|CHAR_COUNT[2]              ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.529      ;
; 0.378  ; LCD_Display:comb_215|CLK_COUNT_400HZ[13]        ; LCD_Display:comb_215|CLK_COUNT_400HZ[13]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.378  ; LCD_Display:comb_215|CLK_COUNT_400HZ[15]        ; LCD_Display:comb_215|CLK_COUNT_400HZ[15]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.378  ; LCD_Display:comb_215|CLK_COUNT_400HZ[16]        ; LCD_Display:comb_215|CLK_COUNT_400HZ[16]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.380  ; clk_div:comb_5|count_1Mhz[5]                    ; clk_div:comb_5|clock_1Mhz_int                   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.532      ;
; 0.385  ; clk_div:comb_5|count_1Mhz[2]                    ; clk_div:comb_5|count_1Mhz[2]                    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.537      ;
; 0.386  ; clk_div:comb_5|count_1Mhz[4]                    ; clk_div:comb_5|count_1Mhz[4]                    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.538      ;
; 0.386  ; clk_div:comb_5|count_1Mhz[6]                    ; clk_div:comb_5|count_1Mhz[6]                    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.538      ;
; 0.392  ; LCD_Display:comb_215|state.HOLD                 ; LCD_Display:comb_215|state.RETURN_HOME          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.544      ;
; 0.394  ; LCD_Display:comb_215|CHAR_COUNT[1]              ; LCD_Display:comb_215|CHAR_COUNT[1]              ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.546      ;
; 0.394  ; clk_div:comb_5|count_1Mhz[6]                    ; clk_div:comb_5|clock_1Mhz_int                   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.546      ;
; 0.448  ; LCD_Display:comb_215|state.DISPLAY_CLEAR        ; LCD_Display:comb_215|next_command.DISPLAY_ON    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.600      ;
; 0.449  ; LCD_Display:comb_215|state.RETURN_HOME          ; LCD_Display:comb_215|DATA_BUS_VALUE[7]          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.601      ;
; 0.451  ; LCD_Display:comb_215|CLK_COUNT_400HZ[7]         ; LCD_Display:comb_215|CLK_COUNT_400HZ[7]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.603      ;
; 0.462  ; LCD_Display:comb_215|state.DROP_LCD_EN          ; LCD_Display:comb_215|next_command.RESET2        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.001      ; 0.615      ;
; 0.468  ; LCD_Display:comb_215|state.Print_String         ; LCD_Display:comb_215|LCD_RS                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.620      ;
; 0.477  ; LCD_Display:comb_215|state.Print_String         ; LCD_Display:comb_215|next_command.RETURN_HOME   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.001      ; 0.630      ;
; 0.483  ; clk_div:comb_5|count_1Mhz[2]                    ; clk_div:comb_5|clock_1Mhz_int                   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.635      ;
; 0.490  ; LCD_Display:comb_215|state.HOLD                 ; LCD_Display:comb_215|state.FUNC_SET             ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; -0.003     ; 0.639      ;
; 0.495  ; LCD_Display:comb_215|CLK_COUNT_400HZ[10]        ; LCD_Display:comb_215|CLK_COUNT_400HZ[11]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.647      ;
; 0.496  ; LCD_Display:comb_215|CLK_COUNT_400HZ[3]         ; LCD_Display:comb_215|CLK_COUNT_400HZ[4]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.648      ;
; 0.498  ; LCD_Display:comb_215|CLK_COUNT_400HZ[8]         ; LCD_Display:comb_215|CLK_COUNT_400HZ[9]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.650      ;
; 0.498  ; LCD_Display:comb_215|CLK_COUNT_400HZ[5]         ; LCD_Display:comb_215|CLK_COUNT_400HZ[6]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.650      ;
; 0.499  ; clk_div:comb_5|count_1Mhz[1]                    ; clk_div:comb_5|clock_1Mhz_int                   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.651      ;
; 0.501  ; LCD_Display:comb_215|CLK_COUNT_400HZ[11]        ; LCD_Display:comb_215|CLK_COUNT_400HZ[12]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.653      ;
; 0.505  ; LCD_Display:comb_215|CLK_COUNT_400HZ[0]         ; LCD_Display:comb_215|CLK_COUNT_400HZ[1]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.505  ; LCD_Display:comb_215|CLK_COUNT_400HZ[12]        ; LCD_Display:comb_215|CLK_COUNT_400HZ[13]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.506  ; LCD_Display:comb_215|CLK_COUNT_400HZ[14]        ; LCD_Display:comb_215|CLK_COUNT_400HZ[15]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.658      ;
; 0.508  ; clk_div:comb_5|count_1Mhz[3]                    ; clk_div:comb_5|count_1Mhz[4]                    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.660      ;
; 0.508  ; clk_div:comb_5|count_1Mhz[5]                    ; clk_div:comb_5|count_1Mhz[6]                    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.660      ;
; 0.509  ; LCD_Display:comb_215|CHAR_COUNT[0]              ; LCD_Display:comb_215|CHAR_COUNT[1]              ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.661      ;
; 0.511  ; LCD_Display:comb_215|state.Print_String         ; LCD_Display:comb_215|next_command.Print_String  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.663      ;
; 0.511  ; LCD_Display:comb_215|CLK_COUNT_400HZ[18]        ; LCD_Display:comb_215|CLK_COUNT_400HZ[19]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.663      ;
; 0.511  ; LCD_Display:comb_215|CLK_COUNT_400HZ[2]         ; LCD_Display:comb_215|CLK_COUNT_400HZ[3]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.663      ;
; 0.512  ; LCD_Display:comb_215|CLK_COUNT_400HZ[4]         ; LCD_Display:comb_215|CLK_COUNT_400HZ[5]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.664      ;
; 0.514  ; LCD_Display:comb_215|CLK_COUNT_400HZ[6]         ; LCD_Display:comb_215|CLK_COUNT_400HZ[7]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.666      ;
; 0.515  ; LCD_Display:comb_215|CHAR_COUNT[2]              ; LCD_Display:comb_215|CHAR_COUNT[3]              ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.667      ;
+--------+-------------------------------------------------+-------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:comb_5|clock_100Khz_reg'                                                                                                                                   ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:comb_5|count_10Khz[1]  ; clk_div:comb_5|count_10Khz[1]  ; clk_div:comb_5|clock_100Khz_reg ; clk_div:comb_5|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_5|count_10Khz[0]  ; clk_div:comb_5|count_10Khz[0]  ; clk_div:comb_5|clock_100Khz_reg ; clk_div:comb_5|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_5|count_10Khz[2]  ; clk_div:comb_5|count_10Khz[2]  ; clk_div:comb_5|clock_100Khz_reg ; clk_div:comb_5|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_5|clock_10Khz_int ; clk_div:comb_5|clock_10Khz_int ; clk_div:comb_5|clock_100Khz_reg ; clk_div:comb_5|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.254 ; clk_div:comb_5|count_10Khz[0]  ; clk_div:comb_5|count_10Khz[1]  ; clk_div:comb_5|clock_100Khz_reg ; clk_div:comb_5|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.406      ;
; 0.254 ; clk_div:comb_5|count_10Khz[1]  ; clk_div:comb_5|count_10Khz[0]  ; clk_div:comb_5|clock_100Khz_reg ; clk_div:comb_5|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.406      ;
; 0.254 ; clk_div:comb_5|count_10Khz[2]  ; clk_div:comb_5|clock_10Khz_int ; clk_div:comb_5|clock_100Khz_reg ; clk_div:comb_5|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.406      ;
; 0.255 ; clk_div:comb_5|count_10Khz[0]  ; clk_div:comb_5|count_10Khz[2]  ; clk_div:comb_5|clock_100Khz_reg ; clk_div:comb_5|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.407      ;
; 0.371 ; clk_div:comb_5|count_10Khz[2]  ; clk_div:comb_5|count_10Khz[0]  ; clk_div:comb_5|clock_100Khz_reg ; clk_div:comb_5|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; clk_div:comb_5|count_10Khz[1]  ; clk_div:comb_5|clock_10Khz_int ; clk_div:comb_5|clock_100Khz_reg ; clk_div:comb_5|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; clk_div:comb_5|count_10Khz[1]  ; clk_div:comb_5|count_10Khz[2]  ; clk_div:comb_5|clock_100Khz_reg ; clk_div:comb_5|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.525      ;
; 0.448 ; clk_div:comb_5|count_10Khz[0]  ; clk_div:comb_5|clock_10Khz_int ; clk_div:comb_5|clock_100Khz_reg ; clk_div:comb_5|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.600      ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:comb_5|clock_100hz_reg'                                                                                                                                ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:comb_5|count_10hz[0]  ; clk_div:comb_5|count_10hz[0]  ; clk_div:comb_5|clock_100hz_reg ; clk_div:comb_5|clock_100hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_5|count_10hz[1]  ; clk_div:comb_5|count_10hz[1]  ; clk_div:comb_5|clock_100hz_reg ; clk_div:comb_5|clock_100hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_5|count_10hz[2]  ; clk_div:comb_5|count_10hz[2]  ; clk_div:comb_5|clock_100hz_reg ; clk_div:comb_5|clock_100hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_5|clock_10Hz_int ; clk_div:comb_5|clock_10Hz_int ; clk_div:comb_5|clock_100hz_reg ; clk_div:comb_5|clock_100hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.248 ; clk_div:comb_5|count_10hz[2]  ; clk_div:comb_5|clock_10Hz_int ; clk_div:comb_5|clock_100hz_reg ; clk_div:comb_5|clock_100hz_reg ; 0.000        ; 0.000      ; 0.400      ;
; 0.249 ; clk_div:comb_5|count_10hz[1]  ; clk_div:comb_5|count_10hz[2]  ; clk_div:comb_5|clock_100hz_reg ; clk_div:comb_5|clock_100hz_reg ; 0.000        ; 0.000      ; 0.401      ;
; 0.251 ; clk_div:comb_5|count_10hz[1]  ; clk_div:comb_5|count_10hz[0]  ; clk_div:comb_5|clock_100hz_reg ; clk_div:comb_5|clock_100hz_reg ; 0.000        ; 0.000      ; 0.403      ;
; 0.320 ; clk_div:comb_5|count_10hz[0]  ; clk_div:comb_5|count_10hz[1]  ; clk_div:comb_5|clock_100hz_reg ; clk_div:comb_5|clock_100hz_reg ; 0.000        ; 0.000      ; 0.472      ;
; 0.367 ; clk_div:comb_5|count_10hz[2]  ; clk_div:comb_5|count_10hz[0]  ; clk_div:comb_5|clock_100hz_reg ; clk_div:comb_5|clock_100hz_reg ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; clk_div:comb_5|count_10hz[1]  ; clk_div:comb_5|clock_10Hz_int ; clk_div:comb_5|clock_100hz_reg ; clk_div:comb_5|clock_100hz_reg ; 0.000        ; 0.000      ; 0.520      ;
; 0.371 ; clk_div:comb_5|count_10hz[0]  ; clk_div:comb_5|clock_10Hz_int ; clk_div:comb_5|clock_100hz_reg ; clk_div:comb_5|clock_100hz_reg ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; clk_div:comb_5|count_10hz[0]  ; clk_div:comb_5|count_10hz[2]  ; clk_div:comb_5|clock_100hz_reg ; clk_div:comb_5|clock_100hz_reg ; 0.000        ; 0.000      ; 0.524      ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:comb_5|clock_10Hz_reg'                                                                                                                             ;
+-------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:comb_5|count_1hz[2]  ; clk_div:comb_5|count_1hz[2]  ; clk_div:comb_5|clock_10Hz_reg ; clk_div:comb_5|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_5|count_1hz[0]  ; clk_div:comb_5|count_1hz[0]  ; clk_div:comb_5|clock_10Hz_reg ; clk_div:comb_5|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_5|count_1hz[1]  ; clk_div:comb_5|count_1hz[1]  ; clk_div:comb_5|clock_10Hz_reg ; clk_div:comb_5|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_5|clock_1Hz_int ; clk_div:comb_5|clock_1Hz_int ; clk_div:comb_5|clock_10Hz_reg ; clk_div:comb_5|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.249 ; clk_div:comb_5|count_1hz[1]  ; clk_div:comb_5|count_1hz[0]  ; clk_div:comb_5|clock_10Hz_reg ; clk_div:comb_5|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.401      ;
; 0.249 ; clk_div:comb_5|count_1hz[0]  ; clk_div:comb_5|count_1hz[1]  ; clk_div:comb_5|clock_10Hz_reg ; clk_div:comb_5|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.401      ;
; 0.250 ; clk_div:comb_5|count_1hz[1]  ; clk_div:comb_5|count_1hz[2]  ; clk_div:comb_5|clock_10Hz_reg ; clk_div:comb_5|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.402      ;
; 0.250 ; clk_div:comb_5|count_1hz[1]  ; clk_div:comb_5|clock_1Hz_int ; clk_div:comb_5|clock_10Hz_reg ; clk_div:comb_5|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.402      ;
; 0.358 ; clk_div:comb_5|count_1hz[2]  ; clk_div:comb_5|clock_1Hz_int ; clk_div:comb_5|clock_10Hz_reg ; clk_div:comb_5|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; clk_div:comb_5|count_1hz[2]  ; clk_div:comb_5|count_1hz[0]  ; clk_div:comb_5|clock_10Hz_reg ; clk_div:comb_5|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.511      ;
; 0.368 ; clk_div:comb_5|count_1hz[0]  ; clk_div:comb_5|count_1hz[2]  ; clk_div:comb_5|clock_10Hz_reg ; clk_div:comb_5|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.520      ;
; 0.448 ; clk_div:comb_5|count_1hz[0]  ; clk_div:comb_5|clock_1Hz_int ; clk_div:comb_5|clock_10Hz_reg ; clk_div:comb_5|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.600      ;
+-------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:comb_5|clock_10Khz_reg'                                                                                                                                ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:comb_5|count_1Khz[2]  ; clk_div:comb_5|count_1Khz[2]  ; clk_div:comb_5|clock_10Khz_reg ; clk_div:comb_5|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_5|count_1Khz[0]  ; clk_div:comb_5|count_1Khz[0]  ; clk_div:comb_5|clock_10Khz_reg ; clk_div:comb_5|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_5|count_1Khz[1]  ; clk_div:comb_5|count_1Khz[1]  ; clk_div:comb_5|clock_10Khz_reg ; clk_div:comb_5|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_5|clock_1Khz_int ; clk_div:comb_5|clock_1Khz_int ; clk_div:comb_5|clock_10Khz_reg ; clk_div:comb_5|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.252 ; clk_div:comb_5|count_1Khz[1]  ; clk_div:comb_5|count_1Khz[2]  ; clk_div:comb_5|clock_10Khz_reg ; clk_div:comb_5|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.404      ;
; 0.253 ; clk_div:comb_5|count_1Khz[1]  ; clk_div:comb_5|count_1Khz[0]  ; clk_div:comb_5|clock_10Khz_reg ; clk_div:comb_5|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.405      ;
; 0.253 ; clk_div:comb_5|count_1Khz[1]  ; clk_div:comb_5|clock_1Khz_int ; clk_div:comb_5|clock_10Khz_reg ; clk_div:comb_5|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.405      ;
; 0.319 ; clk_div:comb_5|count_1Khz[0]  ; clk_div:comb_5|count_1Khz[1]  ; clk_div:comb_5|clock_10Khz_reg ; clk_div:comb_5|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.471      ;
; 0.368 ; clk_div:comb_5|count_1Khz[2]  ; clk_div:comb_5|count_1Khz[0]  ; clk_div:comb_5|clock_10Khz_reg ; clk_div:comb_5|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; clk_div:comb_5|count_1Khz[2]  ; clk_div:comb_5|clock_1Khz_int ; clk_div:comb_5|clock_10Khz_reg ; clk_div:comb_5|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.520      ;
; 0.372 ; clk_div:comb_5|count_1Khz[0]  ; clk_div:comb_5|count_1Khz[2]  ; clk_div:comb_5|clock_10Khz_reg ; clk_div:comb_5|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; clk_div:comb_5|count_1Khz[0]  ; clk_div:comb_5|clock_1Khz_int ; clk_div:comb_5|clock_10Khz_reg ; clk_div:comb_5|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.524      ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:comb_5|clock_1Khz_reg'                                                                                                                                 ;
+-------+--------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:comb_5|count_100hz[2]  ; clk_div:comb_5|count_100hz[2]  ; clk_div:comb_5|clock_1Khz_reg ; clk_div:comb_5|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_5|count_100hz[0]  ; clk_div:comb_5|count_100hz[0]  ; clk_div:comb_5|clock_1Khz_reg ; clk_div:comb_5|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_5|count_100hz[1]  ; clk_div:comb_5|count_100hz[1]  ; clk_div:comb_5|clock_1Khz_reg ; clk_div:comb_5|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_5|clock_100hz_int ; clk_div:comb_5|clock_100hz_int ; clk_div:comb_5|clock_1Khz_reg ; clk_div:comb_5|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.245 ; clk_div:comb_5|count_100hz[1]  ; clk_div:comb_5|count_100hz[2]  ; clk_div:comb_5|clock_1Khz_reg ; clk_div:comb_5|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; clk_div:comb_5|count_100hz[1]  ; clk_div:comb_5|count_100hz[0]  ; clk_div:comb_5|clock_1Khz_reg ; clk_div:comb_5|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.397      ;
; 0.246 ; clk_div:comb_5|count_100hz[1]  ; clk_div:comb_5|clock_100hz_int ; clk_div:comb_5|clock_1Khz_reg ; clk_div:comb_5|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.398      ;
; 0.247 ; clk_div:comb_5|count_100hz[0]  ; clk_div:comb_5|count_100hz[1]  ; clk_div:comb_5|clock_1Khz_reg ; clk_div:comb_5|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.399      ;
; 0.365 ; clk_div:comb_5|count_100hz[0]  ; clk_div:comb_5|clock_100hz_int ; clk_div:comb_5|clock_1Khz_reg ; clk_div:comb_5|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; clk_div:comb_5|count_100hz[0]  ; clk_div:comb_5|count_100hz[2]  ; clk_div:comb_5|clock_1Khz_reg ; clk_div:comb_5|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.518      ;
; 0.371 ; clk_div:comb_5|count_100hz[2]  ; clk_div:comb_5|count_100hz[0]  ; clk_div:comb_5|clock_1Khz_reg ; clk_div:comb_5|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; clk_div:comb_5|count_100hz[2]  ; clk_div:comb_5|clock_100hz_int ; clk_div:comb_5|clock_1Khz_reg ; clk_div:comb_5|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.523      ;
+-------+--------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:comb_5|clock_1Mhz_reg'                                                                                                                                   ;
+-------+---------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:comb_5|count_100Khz[2]  ; clk_div:comb_5|count_100Khz[2]  ; clk_div:comb_5|clock_1Mhz_reg ; clk_div:comb_5|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_5|count_100Khz[0]  ; clk_div:comb_5|count_100Khz[0]  ; clk_div:comb_5|clock_1Mhz_reg ; clk_div:comb_5|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_5|count_100Khz[1]  ; clk_div:comb_5|count_100Khz[1]  ; clk_div:comb_5|clock_1Mhz_reg ; clk_div:comb_5|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_5|clock_100Khz_int ; clk_div:comb_5|clock_100Khz_int ; clk_div:comb_5|clock_1Mhz_reg ; clk_div:comb_5|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.252 ; clk_div:comb_5|count_100Khz[0]  ; clk_div:comb_5|count_100Khz[1]  ; clk_div:comb_5|clock_1Mhz_reg ; clk_div:comb_5|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.404      ;
; 0.253 ; clk_div:comb_5|count_100Khz[1]  ; clk_div:comb_5|count_100Khz[0]  ; clk_div:comb_5|clock_1Mhz_reg ; clk_div:comb_5|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.405      ;
; 0.253 ; clk_div:comb_5|count_100Khz[1]  ; clk_div:comb_5|clock_100Khz_int ; clk_div:comb_5|clock_1Mhz_reg ; clk_div:comb_5|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.405      ;
; 0.254 ; clk_div:comb_5|count_100Khz[1]  ; clk_div:comb_5|count_100Khz[2]  ; clk_div:comb_5|clock_1Mhz_reg ; clk_div:comb_5|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.406      ;
; 0.370 ; clk_div:comb_5|count_100Khz[2]  ; clk_div:comb_5|clock_100Khz_int ; clk_div:comb_5|clock_1Mhz_reg ; clk_div:comb_5|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; clk_div:comb_5|count_100Khz[2]  ; clk_div:comb_5|count_100Khz[0]  ; clk_div:comb_5|clock_1Mhz_reg ; clk_div:comb_5|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; clk_div:comb_5|count_100Khz[0]  ; clk_div:comb_5|clock_100Khz_int ; clk_div:comb_5|clock_1Mhz_reg ; clk_div:comb_5|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; clk_div:comb_5|count_100Khz[0]  ; clk_div:comb_5|count_100Khz[2]  ; clk_div:comb_5|clock_1Mhz_reg ; clk_div:comb_5|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.524      ;
+-------+---------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'KEY[1]'                                                                                                                                                                                                                                                                       ;
+-------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                   ; To Node                                                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.237 ; IF_ID:comb_206|IF_ID[13]                                                                    ; ID_EX:comb_208|ID_EX[2]                                                                                             ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.389      ;
; 0.238 ; ID_EX:comb_208|ID_EX[1]                                                                     ; EX_MEM:comb_210|EX_MEM[1]                                                                                           ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; ID_EX:comb_208|ID_EX[2]                                                                     ; EX_MEM:comb_210|EX_MEM[2]                                                                                           ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.390      ;
; 0.239 ; EX_MEM:comb_210|EX_MEM[2]                                                                   ; MEM_WB:comb_212|MEM_WB[2]                                                                                           ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; IF_ID:comb_206|IF_ID[14]                                                                    ; ID_EX:comb_208|ID_EX[3]                                                                                             ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; EX_MEM:comb_210|EX_MEM[4]                                                                   ; MEM_WB:comb_212|MEM_WB[4]                                                                                           ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; MEM_WB:comb_212|MEM_WB[11]                                                                  ; reg_file:comb_207|register[27][6]                                                                                   ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; ID_EX:comb_208|ID_EX[61]                                                                    ; EX_MEM:comb_210|EX_MEM[61]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; ID_EX:comb_208|ID_EX[42]                                                                    ; EX_MEM:comb_210|EX_MEM[42]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; MEM_WB:comb_212|MEM_WB[7]                                                                   ; reg_file:comb_207|register[0][2]                                                                                    ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; ID_EX:comb_208|ID_EX[37]                                                                    ; EX_MEM:comb_210|EX_MEM[37]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; ID_EX:comb_208|ID_EX[51]                                                                    ; EX_MEM:comb_210|EX_MEM[51]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; ID_EX:comb_208|ID_EX[47]                                                                    ; EX_MEM:comb_210|EX_MEM[47]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; ID_EX:comb_208|ID_EX[40]                                                                    ; EX_MEM:comb_210|EX_MEM[40]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; IF_ID:comb_206|IF_ID[15]                                                                    ; ID_EX:comb_208|ID_EX[4]                                                                                             ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; ID_EX:comb_208|ID_EX[4]                                                                     ; EX_MEM:comb_210|EX_MEM[4]                                                                                           ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; CLK_CNT:comb_213|counter[15]                                                                ; CLK_CNT:comb_213|counter[15]                                                                                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; ID_EX:comb_208|ID_EX[48]                                                                    ; EX_MEM:comb_210|EX_MEM[48]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.395      ;
; 0.245 ; ID_EX:comb_208|ID_EX[66]                                                                    ; EX_MEM:comb_210|EX_MEM[66]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.397      ;
; 0.294 ; MEM_WB:comb_212|MEM_WB[5]                                                                   ; reg_file:comb_207|register[1][0]                                                                                    ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.446      ;
; 0.311 ; EX_MEM:comb_210|EX_MEM[0]                                                                   ; MEM_WB:comb_212|MEM_WB[0]                                                                                           ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.463      ;
; 0.314 ; MEM_WB:comb_212|MEM_WB[10]                                                                  ; reg_file:comb_207|register[15][5]                                                                                   ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.466      ;
; 0.315 ; EX_MEM:comb_210|EX_MEM[3]                                                                   ; MEM_WB:comb_212|MEM_WB[3]                                                                                           ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.467      ;
; 0.316 ; ID_EX:comb_208|ID_EX[0]                                                                     ; EX_MEM:comb_210|EX_MEM[0]                                                                                           ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.001      ; 0.469      ;
; 0.319 ; MEM_WB:comb_212|MEM_WB[14]                                                                  ; reg_file:comb_207|register[5][9]                                                                                    ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.471      ;
; 0.324 ; ID_EX:comb_208|ID_EX[50]                                                                    ; EX_MEM:comb_210|EX_MEM[50]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.476      ;
; 0.325 ; EX_MEM:comb_210|EX_MEM[1]                                                                   ; MEM_WB:comb_212|MEM_WB[1]                                                                                           ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.477      ;
; 0.326 ; ID_EX:comb_208|ID_EX[64]                                                                    ; EX_MEM:comb_210|EX_MEM[64]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.478      ;
; 0.327 ; ID_EX:comb_208|ID_EX[46]                                                                    ; EX_MEM:comb_210|EX_MEM[46]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; ID_EX:comb_208|ID_EX[43]                                                                    ; EX_MEM:comb_210|EX_MEM[43]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.479      ;
; 0.328 ; ID_EX:comb_208|ID_EX[59]                                                                    ; EX_MEM:comb_210|EX_MEM[59]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.480      ;
; 0.329 ; ID_EX:comb_208|ID_EX[63]                                                                    ; EX_MEM:comb_210|EX_MEM[63]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.481      ;
; 0.335 ; MEM_WB:comb_212|MEM_WB[5]                                                                   ; reg_file:comb_207|register[18][0]                                                                                   ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.487      ;
; 0.336 ; MEM_WB:comb_212|MEM_WB[14]                                                                  ; reg_file:comb_207|register[17][9]                                                                                   ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.488      ;
; 0.337 ; MEM_WB:comb_212|MEM_WB[5]                                                                   ; reg_file:comb_207|register[22][0]                                                                                   ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.489      ;
; 0.339 ; MEM_WB:comb_212|MEM_WB[14]                                                                  ; reg_file:comb_207|register[21][9]                                                                                   ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.491      ;
; 0.355 ; CLK_CNT:comb_213|counter[0]                                                                 ; CLK_CNT:comb_213|counter[0]                                                                                         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.507      ;
; 0.358 ; ID_EX:comb_208|ID_EX[39]                                                                    ; EX_MEM:comb_210|EX_MEM[7]                                                                                           ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; CLK_CNT:comb_213|counter[1]                                                                 ; CLK_CNT:comb_213|counter[1]                                                                                         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; CLK_CNT:comb_213|counter[2]                                                                 ; CLK_CNT:comb_213|counter[2]                                                                                         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; CLK_CNT:comb_213|counter[9]                                                                 ; CLK_CNT:comb_213|counter[9]                                                                                         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; CLK_CNT:comb_213|counter[11]                                                                ; CLK_CNT:comb_213|counter[11]                                                                                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; CLK_CNT:comb_213|counter[4]                                                                 ; CLK_CNT:comb_213|counter[4]                                                                                         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; CLK_CNT:comb_213|counter[7]                                                                 ; CLK_CNT:comb_213|counter[7]                                                                                         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; CLK_CNT:comb_213|counter[13]                                                                ; CLK_CNT:comb_213|counter[13]                                                                                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; CLK_CNT:comb_213|counter[14]                                                                ; CLK_CNT:comb_213|counter[14]                                                                                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; MEM_WB:comb_212|MEM_WB[19]                                                                  ; reg_file:comb_207|register[24][14]                                                                                  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; MEM_WB:comb_212|MEM_WB[26]                                                                  ; reg_file:comb_207|register[15][21]                                                                                  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.514      ;
; 0.368 ; MEM_WB:comb_212|MEM_WB[26]                                                                  ; reg_file:comb_207|register[4][21]                                                                                   ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.024     ; 0.496      ;
; 0.368 ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[9]  ; data_select:comb_214|DATA[9]                                                                                        ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.045     ; 0.475      ;
; 0.369 ; MEM_WB:comb_212|MEM_WB[26]                                                                  ; reg_file:comb_207|register[20][21]                                                                                  ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.024     ; 0.497      ;
; 0.371 ; CLK_CNT:comb_213|counter[3]                                                                 ; CLK_CNT:comb_213|counter[3]                                                                                         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; CLK_CNT:comb_213|counter[8]                                                                 ; CLK_CNT:comb_213|counter[8]                                                                                         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; CLK_CNT:comb_213|counter[10]                                                                ; CLK_CNT:comb_213|counter[10]                                                                                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; CLK_CNT:comb_213|counter[5]                                                                 ; CLK_CNT:comb_213|counter[5]                                                                                         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; CLK_CNT:comb_213|counter[6]                                                                 ; CLK_CNT:comb_213|counter[6]                                                                                         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; CLK_CNT:comb_213|counter[12]                                                                ; CLK_CNT:comb_213|counter[12]                                                                                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.524      ;
; 0.375 ; EX_MEM:comb_210|EX_MEM[65]                                                                  ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg12 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.058      ; 0.571      ;
; 0.376 ; MEM_WB:comb_212|MEM_WB[10]                                                                  ; reg_file:comb_207|register[4][5]                                                                                    ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.024     ; 0.504      ;
; 0.376 ; MEM_WB:comb_212|MEM_WB[24]                                                                  ; reg_file:comb_207|register[24][19]                                                                                  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.528      ;
; 0.378 ; EX_MEM:comb_210|EX_MEM[68]                                                                  ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg13 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.057      ; 0.573      ;
; 0.384 ; EX_MEM:comb_210|EX_MEM[67]                                                                  ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a1~porta_datain_reg17 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.057      ; 0.579      ;
; 0.385 ; EX_MEM:comb_210|EX_MEM[45]                                                                  ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg3  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.057      ; 0.580      ;
; 0.389 ; EX_MEM:comb_210|EX_MEM[56]                                                                  ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg7  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.057      ; 0.584      ;
; 0.389 ; EX_MEM:comb_210|EX_MEM[62]                                                                  ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a1~porta_datain_reg14 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.057      ; 0.584      ;
; 0.389 ; EX_MEM:comb_210|EX_MEM[55]                                                                  ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a1~porta_datain_reg11 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.058      ; 0.585      ;
; 0.390 ; EX_MEM:comb_210|EX_MEM[53]                                                                  ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg6  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.057      ; 0.585      ;
; 0.390 ; EX_MEM:comb_210|EX_MEM[66]                                                                  ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a1~porta_datain_reg16 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.057      ; 0.585      ;
; 0.397 ; EX_MEM:comb_210|EX_MEM[54]                                                                  ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a1~porta_datain_reg10 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.057      ; 0.592      ;
; 0.398 ; MEM_WB:comb_212|MEM_WB[4]                                                                   ; reg_file:comb_207|register[0][2]                                                                                    ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.550      ;
; 0.407 ; ID_EX:comb_208|ID_EX[39]                                                                    ; EX_MEM:comb_210|EX_MEM[39]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.559      ;
; 0.407 ; EX_MEM:comb_210|EX_MEM[60]                                                                  ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg9  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.057      ; 0.602      ;
; 0.411 ; EX_MEM:comb_210|EX_MEM[47]                                                                  ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a1~porta_datain_reg6  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.057      ; 0.606      ;
; 0.414 ; MEM_WB:comb_212|MEM_WB[29]                                                                  ; reg_file:comb_207|register[3][24]                                                                                   ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.002      ; 0.568      ;
; 0.420 ; EX_MEM:comb_210|EX_MEM[35]                                                                  ; MEM_WB:comb_212|MEM_WB[35]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.001      ; 0.573      ;
; 0.422 ; EX_MEM:comb_210|EX_MEM[24]                                                                  ; MEM_WB:comb_212|MEM_WB[24]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.001      ; 0.575      ;
; 0.422 ; EX_MEM:comb_210|EX_MEM[33]                                                                  ; MEM_WB:comb_212|MEM_WB[33]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.001      ; 0.575      ;
; 0.427 ; EX_MEM:comb_210|EX_MEM[30]                                                                  ; MEM_WB:comb_212|MEM_WB[30]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.001      ; 0.580      ;
; 0.429 ; EX_MEM:comb_210|EX_MEM[58]                                                                  ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a1~porta_datain_reg12 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.057      ; 0.624      ;
; 0.430 ; EX_MEM:comb_210|EX_MEM[25]                                                                  ; MEM_WB:comb_212|MEM_WB[25]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.001      ; 0.583      ;
; 0.430 ; MEM_WB:comb_212|MEM_WB[36]                                                                  ; reg_file:comb_207|register[28][31]                                                                                  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.006      ; 0.588      ;
; 0.438 ; ID_EX:comb_208|ID_EX[54]                                                                    ; EX_MEM:comb_210|EX_MEM[54]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.590      ;
; 0.439 ; ID_EX:comb_208|ID_EX[29]                                                                    ; EX_MEM:comb_210|EX_MEM[29]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.591      ;
; 0.442 ; EX_MEM:comb_210|EX_MEM[28]                                                                  ; MEM_WB:comb_212|MEM_WB[28]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.001      ; 0.595      ;
; 0.443 ; IF_ID:comb_206|IF_ID[11]                                                                    ; ID_EX:comb_208|ID_EX[0]                                                                                             ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.002      ; 0.597      ;
; 0.443 ; ID_EX:comb_208|ID_EX[59]                                                                    ; EX_MEM:comb_210|EX_MEM[27]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.595      ;
; 0.443 ; ID_EX:comb_208|ID_EX[66]                                                                    ; EX_MEM:comb_210|EX_MEM[34]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.002     ; 0.593      ;
; 0.444 ; ID_EX:comb_208|ID_EX[46]                                                                    ; EX_MEM:comb_210|EX_MEM[14]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.596      ;
; 0.444 ; ID_EX:comb_208|ID_EX[64]                                                                    ; EX_MEM:comb_210|EX_MEM[32]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.596      ;
; 0.445 ; ID_EX:comb_208|ID_EX[40]                                                                    ; EX_MEM:comb_210|EX_MEM[8]                                                                                           ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.597      ;
; 0.445 ; ID_EX:comb_208|ID_EX[43]                                                                    ; EX_MEM:comb_210|EX_MEM[11]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.597      ;
; 0.445 ; ID_EX:comb_208|ID_EX[61]                                                                    ; EX_MEM:comb_210|EX_MEM[29]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.597      ;
; 0.447 ; ID_EX:comb_208|ID_EX[62]                                                                    ; EX_MEM:comb_210|EX_MEM[62]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.002     ; 0.597      ;
; 0.447 ; EX_MEM:comb_210|EX_MEM[42]                                                                  ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a1~porta_datain_reg3  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.057      ; 0.642      ;
; 0.450 ; ID_EX:comb_208|ID_EX[10]                                                                    ; EX_MEM:comb_210|EX_MEM[10]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.602      ;
; 0.452 ; MEM_WB:comb_212|MEM_WB[7]                                                                   ; reg_file:comb_207|register[29][2]                                                                                   ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.604      ;
; 0.454 ; EX_MEM:comb_210|EX_MEM[16]                                                                  ; MEM_WB:comb_212|MEM_WB[16]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.005      ; 0.611      ;
; 0.454 ; ID_EX:comb_208|ID_EX[63]                                                                    ; EX_MEM:comb_210|EX_MEM[31]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.606      ;
; 0.454 ; ID_EX:comb_208|ID_EX[34]                                                                    ; EX_MEM:comb_210|EX_MEM[34]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.606      ;
; 0.455 ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[24] ; data_select:comb_214|DATA[24]                                                                                       ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.045     ; 0.562      ;
+-------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'KEY[1]'                                                                                                                                                              ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                              ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[0]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[0]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[10]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[10]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[11]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[11]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[12]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[12]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[13]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[13]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[14]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[14]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[15]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[15]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[16]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[16]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[17]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[17]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[18]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[18]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[19]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[19]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[1]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[1]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[20]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[20]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[21]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[21]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[22]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[22]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[23]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[23]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[24]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[24]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[25]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[25]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[26]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[26]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[27]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[27]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[28]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[28]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[29]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[29]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[2]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[2]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[30]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[30]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[31]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[31]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[3]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[3]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[4]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[4]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[5]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[5]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[6]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[6]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[7]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[7]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[8]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[8]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[9]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|q_a[9]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; data_memory:comb_211|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg8  ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                                          ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                          ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|CHAR_COUNT[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|CHAR_COUNT[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|CHAR_COUNT[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|CHAR_COUNT[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|CHAR_COUNT[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|CHAR_COUNT[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|CHAR_COUNT[3]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|CHAR_COUNT[3]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|CHAR_COUNT[4]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|CHAR_COUNT[4]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|CLK_400HZ_Enable           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|CLK_400HZ_Enable           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|CLK_COUNT_400HZ[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|CLK_COUNT_400HZ[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|CLK_COUNT_400HZ[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|CLK_COUNT_400HZ[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|CLK_COUNT_400HZ[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|CLK_COUNT_400HZ[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|CLK_COUNT_400HZ[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|CLK_COUNT_400HZ[12]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|CLK_COUNT_400HZ[13]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|CLK_COUNT_400HZ[13]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|CLK_COUNT_400HZ[14]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|CLK_COUNT_400HZ[14]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|CLK_COUNT_400HZ[15]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|CLK_COUNT_400HZ[15]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|CLK_COUNT_400HZ[16]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|CLK_COUNT_400HZ[16]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|CLK_COUNT_400HZ[17]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|CLK_COUNT_400HZ[17]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|CLK_COUNT_400HZ[18]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|CLK_COUNT_400HZ[18]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|CLK_COUNT_400HZ[19]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|CLK_COUNT_400HZ[19]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|CLK_COUNT_400HZ[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|CLK_COUNT_400HZ[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|CLK_COUNT_400HZ[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|CLK_COUNT_400HZ[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|CLK_COUNT_400HZ[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|CLK_COUNT_400HZ[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|CLK_COUNT_400HZ[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|CLK_COUNT_400HZ[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|CLK_COUNT_400HZ[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|CLK_COUNT_400HZ[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|CLK_COUNT_400HZ[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|CLK_COUNT_400HZ[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|CLK_COUNT_400HZ[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|CLK_COUNT_400HZ[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|CLK_COUNT_400HZ[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|CLK_COUNT_400HZ[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|CLK_COUNT_400HZ[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|CLK_COUNT_400HZ[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|DATA_BUS_VALUE[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|DATA_BUS_VALUE[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|DATA_BUS_VALUE[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|DATA_BUS_VALUE[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|DATA_BUS_VALUE[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|DATA_BUS_VALUE[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|DATA_BUS_VALUE[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|DATA_BUS_VALUE[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|DATA_BUS_VALUE[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|DATA_BUS_VALUE[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|DATA_BUS_VALUE[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|DATA_BUS_VALUE[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|DATA_BUS_VALUE[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|DATA_BUS_VALUE[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|DATA_BUS_VALUE[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|DATA_BUS_VALUE[7]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|LCD_EN                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|LCD_EN                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|LCD_RS                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|LCD_RS                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|next_command.DISPLAY_CLEAR ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|next_command.DISPLAY_CLEAR ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|next_command.DISPLAY_OFF   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|next_command.DISPLAY_OFF   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|next_command.DISPLAY_ON    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|next_command.DISPLAY_ON    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|next_command.FUNC_SET      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|next_command.FUNC_SET      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|next_command.LINE2         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|next_command.LINE2         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|next_command.MODE_SET      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|next_command.MODE_SET      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|next_command.Print_String  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|next_command.Print_String  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|next_command.RESET2        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|next_command.RESET2        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|next_command.RESET3        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|next_command.RESET3        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|next_command.RETURN_HOME   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|next_command.RETURN_HOME   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|state.DISPLAY_CLEAR        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|state.DISPLAY_CLEAR        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|state.DISPLAY_OFF          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|state.DISPLAY_OFF          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|state.DISPLAY_ON           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|state.DISPLAY_ON           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_215|state.DROP_LCD_EN          ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:comb_5|clock_100Khz_reg'                                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_5|clock_100Khz_reg ; Rise       ; clk_div:comb_5|clock_10Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_5|clock_100Khz_reg ; Rise       ; clk_div:comb_5|clock_10Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_5|clock_100Khz_reg ; Rise       ; clk_div:comb_5|count_10Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_5|clock_100Khz_reg ; Rise       ; clk_div:comb_5|count_10Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_5|clock_100Khz_reg ; Rise       ; clk_div:comb_5|count_10Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_5|clock_100Khz_reg ; Rise       ; clk_div:comb_5|count_10Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_5|clock_100Khz_reg ; Rise       ; clk_div:comb_5|count_10Khz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_5|clock_100Khz_reg ; Rise       ; clk_div:comb_5|count_10Khz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_100Khz_reg ; Rise       ; comb_5|clock_100Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_100Khz_reg ; Rise       ; comb_5|clock_100Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_100Khz_reg ; Rise       ; comb_5|clock_100Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_100Khz_reg ; Rise       ; comb_5|clock_100Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_100Khz_reg ; Rise       ; comb_5|clock_100Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_100Khz_reg ; Rise       ; comb_5|clock_100Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_100Khz_reg ; Rise       ; comb_5|clock_10Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_100Khz_reg ; Rise       ; comb_5|clock_10Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_100Khz_reg ; Rise       ; comb_5|count_10Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_100Khz_reg ; Rise       ; comb_5|count_10Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_100Khz_reg ; Rise       ; comb_5|count_10Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_100Khz_reg ; Rise       ; comb_5|count_10Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_100Khz_reg ; Rise       ; comb_5|count_10Khz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_100Khz_reg ; Rise       ; comb_5|count_10Khz[2]|clk                ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:comb_5|clock_100hz_reg'                                                                                  ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_5|clock_100hz_reg ; Rise       ; clk_div:comb_5|clock_10Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_5|clock_100hz_reg ; Rise       ; clk_div:comb_5|clock_10Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_5|clock_100hz_reg ; Rise       ; clk_div:comb_5|count_10hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_5|clock_100hz_reg ; Rise       ; clk_div:comb_5|count_10hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_5|clock_100hz_reg ; Rise       ; clk_div:comb_5|count_10hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_5|clock_100hz_reg ; Rise       ; clk_div:comb_5|count_10hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_5|clock_100hz_reg ; Rise       ; clk_div:comb_5|count_10hz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_5|clock_100hz_reg ; Rise       ; clk_div:comb_5|count_10hz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_100hz_reg ; Rise       ; comb_5|clock_100hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_100hz_reg ; Rise       ; comb_5|clock_100hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_100hz_reg ; Rise       ; comb_5|clock_100hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_100hz_reg ; Rise       ; comb_5|clock_100hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_100hz_reg ; Rise       ; comb_5|clock_100hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_100hz_reg ; Rise       ; comb_5|clock_100hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_100hz_reg ; Rise       ; comb_5|clock_10Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_100hz_reg ; Rise       ; comb_5|clock_10Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_100hz_reg ; Rise       ; comb_5|count_10hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_100hz_reg ; Rise       ; comb_5|count_10hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_100hz_reg ; Rise       ; comb_5|count_10hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_100hz_reg ; Rise       ; comb_5|count_10hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_100hz_reg ; Rise       ; comb_5|count_10hz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_100hz_reg ; Rise       ; comb_5|count_10hz[2]|clk                ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:comb_5|clock_10Hz_reg'                                                                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_5|clock_10Hz_reg ; Rise       ; clk_div:comb_5|clock_1Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_5|clock_10Hz_reg ; Rise       ; clk_div:comb_5|clock_1Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_5|clock_10Hz_reg ; Rise       ; clk_div:comb_5|count_1hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_5|clock_10Hz_reg ; Rise       ; clk_div:comb_5|count_1hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_5|clock_10Hz_reg ; Rise       ; clk_div:comb_5|count_1hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_5|clock_10Hz_reg ; Rise       ; clk_div:comb_5|count_1hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_5|clock_10Hz_reg ; Rise       ; clk_div:comb_5|count_1hz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_5|clock_10Hz_reg ; Rise       ; clk_div:comb_5|count_1hz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_10Hz_reg ; Rise       ; comb_5|clock_10Hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_10Hz_reg ; Rise       ; comb_5|clock_10Hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_10Hz_reg ; Rise       ; comb_5|clock_10Hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_10Hz_reg ; Rise       ; comb_5|clock_10Hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_10Hz_reg ; Rise       ; comb_5|clock_10Hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_10Hz_reg ; Rise       ; comb_5|clock_10Hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_10Hz_reg ; Rise       ; comb_5|clock_1Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_10Hz_reg ; Rise       ; comb_5|clock_1Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_10Hz_reg ; Rise       ; comb_5|count_1hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_10Hz_reg ; Rise       ; comb_5|count_1hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_10Hz_reg ; Rise       ; comb_5|count_1hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_10Hz_reg ; Rise       ; comb_5|count_1hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_10Hz_reg ; Rise       ; comb_5|count_1hz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_10Hz_reg ; Rise       ; comb_5|count_1hz[2]|clk                ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:comb_5|clock_10Khz_reg'                                                                                  ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_5|clock_10Khz_reg ; Rise       ; clk_div:comb_5|clock_1Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_5|clock_10Khz_reg ; Rise       ; clk_div:comb_5|clock_1Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_5|clock_10Khz_reg ; Rise       ; clk_div:comb_5|count_1Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_5|clock_10Khz_reg ; Rise       ; clk_div:comb_5|count_1Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_5|clock_10Khz_reg ; Rise       ; clk_div:comb_5|count_1Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_5|clock_10Khz_reg ; Rise       ; clk_div:comb_5|count_1Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_5|clock_10Khz_reg ; Rise       ; clk_div:comb_5|count_1Khz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_5|clock_10Khz_reg ; Rise       ; clk_div:comb_5|count_1Khz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_10Khz_reg ; Rise       ; comb_5|clock_10Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_10Khz_reg ; Rise       ; comb_5|clock_10Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_10Khz_reg ; Rise       ; comb_5|clock_10Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_10Khz_reg ; Rise       ; comb_5|clock_10Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_10Khz_reg ; Rise       ; comb_5|clock_10Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_10Khz_reg ; Rise       ; comb_5|clock_10Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_10Khz_reg ; Rise       ; comb_5|clock_1Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_10Khz_reg ; Rise       ; comb_5|clock_1Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_10Khz_reg ; Rise       ; comb_5|count_1Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_10Khz_reg ; Rise       ; comb_5|count_1Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_10Khz_reg ; Rise       ; comb_5|count_1Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_10Khz_reg ; Rise       ; comb_5|count_1Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_10Khz_reg ; Rise       ; comb_5|count_1Khz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_10Khz_reg ; Rise       ; comb_5|count_1Khz[2]|clk                ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:comb_5|clock_1Khz_reg'                                                                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_5|clock_1Khz_reg ; Rise       ; clk_div:comb_5|clock_100hz_int         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_5|clock_1Khz_reg ; Rise       ; clk_div:comb_5|clock_100hz_int         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_5|clock_1Khz_reg ; Rise       ; clk_div:comb_5|count_100hz[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_5|clock_1Khz_reg ; Rise       ; clk_div:comb_5|count_100hz[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_5|clock_1Khz_reg ; Rise       ; clk_div:comb_5|count_100hz[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_5|clock_1Khz_reg ; Rise       ; clk_div:comb_5|count_100hz[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_5|clock_1Khz_reg ; Rise       ; clk_div:comb_5|count_100hz[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_5|clock_1Khz_reg ; Rise       ; clk_div:comb_5|count_100hz[2]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_1Khz_reg ; Rise       ; comb_5|clock_100hz_int|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_1Khz_reg ; Rise       ; comb_5|clock_100hz_int|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_1Khz_reg ; Rise       ; comb_5|clock_1Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_1Khz_reg ; Rise       ; comb_5|clock_1Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_1Khz_reg ; Rise       ; comb_5|clock_1Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_1Khz_reg ; Rise       ; comb_5|clock_1Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_1Khz_reg ; Rise       ; comb_5|clock_1Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_1Khz_reg ; Rise       ; comb_5|clock_1Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_1Khz_reg ; Rise       ; comb_5|count_100hz[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_1Khz_reg ; Rise       ; comb_5|count_100hz[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_1Khz_reg ; Rise       ; comb_5|count_100hz[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_1Khz_reg ; Rise       ; comb_5|count_100hz[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_1Khz_reg ; Rise       ; comb_5|count_100hz[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_1Khz_reg ; Rise       ; comb_5|count_100hz[2]|clk              ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:comb_5|clock_1Mhz_reg'                                                                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_5|clock_1Mhz_reg ; Rise       ; clk_div:comb_5|clock_100Khz_int        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_5|clock_1Mhz_reg ; Rise       ; clk_div:comb_5|clock_100Khz_int        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_5|clock_1Mhz_reg ; Rise       ; clk_div:comb_5|count_100Khz[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_5|clock_1Mhz_reg ; Rise       ; clk_div:comb_5|count_100Khz[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_5|clock_1Mhz_reg ; Rise       ; clk_div:comb_5|count_100Khz[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_5|clock_1Mhz_reg ; Rise       ; clk_div:comb_5|count_100Khz[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_5|clock_1Mhz_reg ; Rise       ; clk_div:comb_5|count_100Khz[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_5|clock_1Mhz_reg ; Rise       ; clk_div:comb_5|count_100Khz[2]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_1Mhz_reg ; Rise       ; comb_5|clock_100Khz_int|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_1Mhz_reg ; Rise       ; comb_5|clock_100Khz_int|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_1Mhz_reg ; Rise       ; comb_5|clock_1Mhz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_1Mhz_reg ; Rise       ; comb_5|clock_1Mhz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_1Mhz_reg ; Rise       ; comb_5|clock_1Mhz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_1Mhz_reg ; Rise       ; comb_5|clock_1Mhz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_1Mhz_reg ; Rise       ; comb_5|clock_1Mhz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_1Mhz_reg ; Rise       ; comb_5|clock_1Mhz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_1Mhz_reg ; Rise       ; comb_5|count_100Khz[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_1Mhz_reg ; Rise       ; comb_5|count_100Khz[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_1Mhz_reg ; Rise       ; comb_5|count_100Khz[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_1Mhz_reg ; Rise       ; comb_5|count_100Khz[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_5|clock_1Mhz_reg ; Rise       ; comb_5|count_100Khz[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_5|clock_1Mhz_reg ; Rise       ; comb_5|count_100Khz[2]|clk             ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; KEY[1]     ; 2.695  ; 2.695  ; Rise       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; 2.695  ; 2.695  ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 2.064  ; 2.064  ; Rise       ; KEY[1]          ;
;  SW[0]    ; KEY[1]     ; -0.818 ; -0.818 ; Rise       ; KEY[1]          ;
;  SW[1]    ; KEY[1]     ; -0.862 ; -0.862 ; Rise       ; KEY[1]          ;
;  SW[2]    ; KEY[1]     ; -1.806 ; -1.806 ; Rise       ; KEY[1]          ;
;  SW[3]    ; KEY[1]     ; -0.934 ; -0.934 ; Rise       ; KEY[1]          ;
;  SW[4]    ; KEY[1]     ; -1.431 ; -1.431 ; Rise       ; KEY[1]          ;
;  SW[5]    ; KEY[1]     ; -1.364 ; -1.364 ; Rise       ; KEY[1]          ;
;  SW[6]    ; KEY[1]     ; -1.679 ; -1.679 ; Rise       ; KEY[1]          ;
;  SW[7]    ; KEY[1]     ; -1.838 ; -1.838 ; Rise       ; KEY[1]          ;
;  SW[8]    ; KEY[1]     ; -1.611 ; -1.611 ; Rise       ; KEY[1]          ;
;  SW[9]    ; KEY[1]     ; -1.871 ; -1.871 ; Rise       ; KEY[1]          ;
;  SW[10]   ; KEY[1]     ; -1.770 ; -1.770 ; Rise       ; KEY[1]          ;
;  SW[11]   ; KEY[1]     ; -1.769 ; -1.769 ; Rise       ; KEY[1]          ;
;  SW[12]   ; KEY[1]     ; -1.763 ; -1.763 ; Rise       ; KEY[1]          ;
;  SW[13]   ; KEY[1]     ; 0.897  ; 0.897  ; Rise       ; KEY[1]          ;
;  SW[14]   ; KEY[1]     ; 0.904  ; 0.904  ; Rise       ; KEY[1]          ;
;  SW[15]   ; KEY[1]     ; 2.064  ; 2.064  ; Rise       ; KEY[1]          ;
;  SW[16]   ; KEY[1]     ; 1.697  ; 1.697  ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 1.436  ; 1.436  ; Fall       ; KEY[1]          ;
;  SW[0]    ; KEY[1]     ; 1.436  ; 1.436  ; Fall       ; KEY[1]          ;
;  SW[1]    ; KEY[1]     ; 0.996  ; 0.996  ; Fall       ; KEY[1]          ;
;  SW[2]    ; KEY[1]     ; 1.033  ; 1.033  ; Fall       ; KEY[1]          ;
;  SW[3]    ; KEY[1]     ; 0.491  ; 0.491  ; Fall       ; KEY[1]          ;
;  SW[4]    ; KEY[1]     ; -0.402 ; -0.402 ; Fall       ; KEY[1]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; KEY[1]     ; -0.733 ; -0.733 ; Rise       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; -0.733 ; -0.733 ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 1.991  ; 1.991  ; Rise       ; KEY[1]          ;
;  SW[0]    ; KEY[1]     ; 0.938  ; 0.938  ; Rise       ; KEY[1]          ;
;  SW[1]    ; KEY[1]     ; 0.982  ; 0.982  ; Rise       ; KEY[1]          ;
;  SW[2]    ; KEY[1]     ; 1.926  ; 1.926  ; Rise       ; KEY[1]          ;
;  SW[3]    ; KEY[1]     ; 1.054  ; 1.054  ; Rise       ; KEY[1]          ;
;  SW[4]    ; KEY[1]     ; 1.551  ; 1.551  ; Rise       ; KEY[1]          ;
;  SW[5]    ; KEY[1]     ; 1.484  ; 1.484  ; Rise       ; KEY[1]          ;
;  SW[6]    ; KEY[1]     ; 1.799  ; 1.799  ; Rise       ; KEY[1]          ;
;  SW[7]    ; KEY[1]     ; 1.958  ; 1.958  ; Rise       ; KEY[1]          ;
;  SW[8]    ; KEY[1]     ; 1.731  ; 1.731  ; Rise       ; KEY[1]          ;
;  SW[9]    ; KEY[1]     ; 1.991  ; 1.991  ; Rise       ; KEY[1]          ;
;  SW[10]   ; KEY[1]     ; 1.890  ; 1.890  ; Rise       ; KEY[1]          ;
;  SW[11]   ; KEY[1]     ; 1.889  ; 1.889  ; Rise       ; KEY[1]          ;
;  SW[12]   ; KEY[1]     ; 1.883  ; 1.883  ; Rise       ; KEY[1]          ;
;  SW[13]   ; KEY[1]     ; -0.777 ; -0.777 ; Rise       ; KEY[1]          ;
;  SW[14]   ; KEY[1]     ; -0.784 ; -0.784 ; Rise       ; KEY[1]          ;
;  SW[15]   ; KEY[1]     ; -0.761 ; -0.761 ; Rise       ; KEY[1]          ;
;  SW[16]   ; KEY[1]     ; -0.764 ; -0.764 ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 1.889  ; 1.889  ; Fall       ; KEY[1]          ;
;  SW[0]    ; KEY[1]     ; 1.200  ; 1.200  ; Fall       ; KEY[1]          ;
;  SW[1]    ; KEY[1]     ; 1.889  ; 1.889  ; Fall       ; KEY[1]          ;
;  SW[2]    ; KEY[1]     ; 1.859  ; 1.859  ; Fall       ; KEY[1]          ;
;  SW[3]    ; KEY[1]     ; 1.697  ; 1.697  ; Fall       ; KEY[1]          ;
;  SW[4]    ; KEY[1]     ; 1.679  ; 1.679  ; Fall       ; KEY[1]          ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; LCD_DATA[*]  ; CLOCK_50   ; 4.537 ; 4.537 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0] ; CLOCK_50   ; 4.290 ; 4.290 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1] ; CLOCK_50   ; 4.537 ; 4.537 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2] ; CLOCK_50   ; 4.395 ; 4.395 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3] ; CLOCK_50   ; 4.522 ; 4.522 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4] ; CLOCK_50   ; 4.286 ; 4.286 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5] ; CLOCK_50   ; 4.284 ; 4.284 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6] ; CLOCK_50   ; 4.126 ; 4.126 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7] ; CLOCK_50   ; 4.308 ; 4.308 ; Rise       ; CLOCK_50        ;
; LCD_EN       ; CLOCK_50   ; 4.140 ; 4.140 ; Rise       ; CLOCK_50        ;
; LCD_RS       ; CLOCK_50   ; 4.049 ; 4.049 ; Rise       ; CLOCK_50        ;
; HEX0[*]      ; KEY[1]     ; 6.796 ; 6.796 ; Rise       ; KEY[1]          ;
;  HEX0[0]     ; KEY[1]     ; 6.796 ; 6.796 ; Rise       ; KEY[1]          ;
;  HEX0[1]     ; KEY[1]     ; 6.772 ; 6.772 ; Rise       ; KEY[1]          ;
;  HEX0[2]     ; KEY[1]     ; 6.775 ; 6.775 ; Rise       ; KEY[1]          ;
;  HEX0[3]     ; KEY[1]     ; 6.676 ; 6.676 ; Rise       ; KEY[1]          ;
;  HEX0[4]     ; KEY[1]     ; 6.689 ; 6.689 ; Rise       ; KEY[1]          ;
;  HEX0[5]     ; KEY[1]     ; 6.664 ; 6.664 ; Rise       ; KEY[1]          ;
;  HEX0[6]     ; KEY[1]     ; 6.668 ; 6.668 ; Rise       ; KEY[1]          ;
; HEX1[*]      ; KEY[1]     ; 5.838 ; 5.838 ; Rise       ; KEY[1]          ;
;  HEX1[0]     ; KEY[1]     ; 5.786 ; 5.786 ; Rise       ; KEY[1]          ;
;  HEX1[1]     ; KEY[1]     ; 5.838 ; 5.838 ; Rise       ; KEY[1]          ;
;  HEX1[2]     ; KEY[1]     ; 5.604 ; 5.604 ; Rise       ; KEY[1]          ;
;  HEX1[3]     ; KEY[1]     ; 5.579 ; 5.579 ; Rise       ; KEY[1]          ;
;  HEX1[4]     ; KEY[1]     ; 5.623 ; 5.623 ; Rise       ; KEY[1]          ;
;  HEX1[5]     ; KEY[1]     ; 5.714 ; 5.714 ; Rise       ; KEY[1]          ;
;  HEX1[6]     ; KEY[1]     ; 5.737 ; 5.737 ; Rise       ; KEY[1]          ;
; HEX2[*]      ; KEY[1]     ; 5.661 ; 5.661 ; Rise       ; KEY[1]          ;
;  HEX2[0]     ; KEY[1]     ; 5.661 ; 5.661 ; Rise       ; KEY[1]          ;
;  HEX2[1]     ; KEY[1]     ; 5.644 ; 5.644 ; Rise       ; KEY[1]          ;
;  HEX2[2]     ; KEY[1]     ; 5.633 ; 5.633 ; Rise       ; KEY[1]          ;
;  HEX2[3]     ; KEY[1]     ; 5.660 ; 5.660 ; Rise       ; KEY[1]          ;
;  HEX2[4]     ; KEY[1]     ; 5.548 ; 5.548 ; Rise       ; KEY[1]          ;
;  HEX2[5]     ; KEY[1]     ; 5.521 ; 5.521 ; Rise       ; KEY[1]          ;
;  HEX2[6]     ; KEY[1]     ; 5.538 ; 5.538 ; Rise       ; KEY[1]          ;
; HEX3[*]      ; KEY[1]     ; 5.714 ; 5.714 ; Rise       ; KEY[1]          ;
;  HEX3[0]     ; KEY[1]     ; 5.665 ; 5.665 ; Rise       ; KEY[1]          ;
;  HEX3[1]     ; KEY[1]     ; 5.609 ; 5.609 ; Rise       ; KEY[1]          ;
;  HEX3[2]     ; KEY[1]     ; 5.641 ; 5.641 ; Rise       ; KEY[1]          ;
;  HEX3[3]     ; KEY[1]     ; 5.608 ; 5.608 ; Rise       ; KEY[1]          ;
;  HEX3[4]     ; KEY[1]     ; 5.635 ; 5.635 ; Rise       ; KEY[1]          ;
;  HEX3[5]     ; KEY[1]     ; 5.704 ; 5.704 ; Rise       ; KEY[1]          ;
;  HEX3[6]     ; KEY[1]     ; 5.714 ; 5.714 ; Rise       ; KEY[1]          ;
; HEX4[*]      ; KEY[1]     ; 6.370 ; 6.370 ; Rise       ; KEY[1]          ;
;  HEX4[0]     ; KEY[1]     ; 6.228 ; 6.228 ; Rise       ; KEY[1]          ;
;  HEX4[1]     ; KEY[1]     ; 6.246 ; 6.246 ; Rise       ; KEY[1]          ;
;  HEX4[2]     ; KEY[1]     ; 6.246 ; 6.246 ; Rise       ; KEY[1]          ;
;  HEX4[3]     ; KEY[1]     ; 6.292 ; 6.292 ; Rise       ; KEY[1]          ;
;  HEX4[4]     ; KEY[1]     ; 6.312 ; 6.312 ; Rise       ; KEY[1]          ;
;  HEX4[6]     ; KEY[1]     ; 6.370 ; 6.370 ; Rise       ; KEY[1]          ;
; HEX5[*]      ; KEY[1]     ; 6.253 ; 6.253 ; Rise       ; KEY[1]          ;
;  HEX5[0]     ; KEY[1]     ; 6.253 ; 6.253 ; Rise       ; KEY[1]          ;
;  HEX5[1]     ; KEY[1]     ; 6.227 ; 6.227 ; Rise       ; KEY[1]          ;
;  HEX5[2]     ; KEY[1]     ; 6.221 ; 6.221 ; Rise       ; KEY[1]          ;
;  HEX5[3]     ; KEY[1]     ; 6.231 ; 6.231 ; Rise       ; KEY[1]          ;
;  HEX5[4]     ; KEY[1]     ; 6.158 ; 6.158 ; Rise       ; KEY[1]          ;
;  HEX5[5]     ; KEY[1]     ; 6.213 ; 6.213 ; Rise       ; KEY[1]          ;
;  HEX5[6]     ; KEY[1]     ; 6.102 ; 6.102 ; Rise       ; KEY[1]          ;
; HEX6[*]      ; KEY[1]     ; 6.658 ; 6.658 ; Rise       ; KEY[1]          ;
;  HEX6[0]     ; KEY[1]     ; 6.652 ; 6.652 ; Rise       ; KEY[1]          ;
;  HEX6[1]     ; KEY[1]     ; 6.658 ; 6.658 ; Rise       ; KEY[1]          ;
;  HEX6[2]     ; KEY[1]     ; 6.653 ; 6.653 ; Rise       ; KEY[1]          ;
;  HEX6[3]     ; KEY[1]     ; 6.368 ; 6.368 ; Rise       ; KEY[1]          ;
;  HEX6[4]     ; KEY[1]     ; 6.365 ; 6.365 ; Rise       ; KEY[1]          ;
;  HEX6[5]     ; KEY[1]     ; 6.345 ; 6.345 ; Rise       ; KEY[1]          ;
;  HEX6[6]     ; KEY[1]     ; 6.346 ; 6.346 ; Rise       ; KEY[1]          ;
; HEX7[*]      ; KEY[1]     ; 7.026 ; 7.026 ; Rise       ; KEY[1]          ;
;  HEX7[0]     ; KEY[1]     ; 6.481 ; 6.481 ; Rise       ; KEY[1]          ;
;  HEX7[1]     ; KEY[1]     ; 6.321 ; 6.321 ; Rise       ; KEY[1]          ;
;  HEX7[2]     ; KEY[1]     ; 6.481 ; 6.481 ; Rise       ; KEY[1]          ;
;  HEX7[3]     ; KEY[1]     ; 6.200 ; 6.200 ; Rise       ; KEY[1]          ;
;  HEX7[4]     ; KEY[1]     ; 6.247 ; 6.247 ; Rise       ; KEY[1]          ;
;  HEX7[5]     ; KEY[1]     ; 6.312 ; 6.312 ; Rise       ; KEY[1]          ;
;  HEX7[6]     ; KEY[1]     ; 7.026 ; 7.026 ; Rise       ; KEY[1]          ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; LCD_DATA[*]  ; CLOCK_50   ; 4.126 ; 4.126 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0] ; CLOCK_50   ; 4.290 ; 4.290 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1] ; CLOCK_50   ; 4.537 ; 4.537 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2] ; CLOCK_50   ; 4.395 ; 4.395 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3] ; CLOCK_50   ; 4.522 ; 4.522 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4] ; CLOCK_50   ; 4.286 ; 4.286 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5] ; CLOCK_50   ; 4.284 ; 4.284 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6] ; CLOCK_50   ; 4.126 ; 4.126 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7] ; CLOCK_50   ; 4.308 ; 4.308 ; Rise       ; CLOCK_50        ;
; LCD_EN       ; CLOCK_50   ; 4.140 ; 4.140 ; Rise       ; CLOCK_50        ;
; LCD_RS       ; CLOCK_50   ; 4.049 ; 4.049 ; Rise       ; CLOCK_50        ;
; HEX0[*]      ; KEY[1]     ; 6.258 ; 6.258 ; Rise       ; KEY[1]          ;
;  HEX0[0]     ; KEY[1]     ; 6.390 ; 6.390 ; Rise       ; KEY[1]          ;
;  HEX0[1]     ; KEY[1]     ; 6.367 ; 6.367 ; Rise       ; KEY[1]          ;
;  HEX0[2]     ; KEY[1]     ; 6.369 ; 6.369 ; Rise       ; KEY[1]          ;
;  HEX0[3]     ; KEY[1]     ; 6.271 ; 6.271 ; Rise       ; KEY[1]          ;
;  HEX0[4]     ; KEY[1]     ; 6.283 ; 6.283 ; Rise       ; KEY[1]          ;
;  HEX0[5]     ; KEY[1]     ; 6.258 ; 6.258 ; Rise       ; KEY[1]          ;
;  HEX0[6]     ; KEY[1]     ; 6.263 ; 6.263 ; Rise       ; KEY[1]          ;
; HEX1[*]      ; KEY[1]     ; 5.433 ; 5.433 ; Rise       ; KEY[1]          ;
;  HEX1[0]     ; KEY[1]     ; 5.638 ; 5.638 ; Rise       ; KEY[1]          ;
;  HEX1[1]     ; KEY[1]     ; 5.690 ; 5.690 ; Rise       ; KEY[1]          ;
;  HEX1[2]     ; KEY[1]     ; 5.455 ; 5.455 ; Rise       ; KEY[1]          ;
;  HEX1[3]     ; KEY[1]     ; 5.433 ; 5.433 ; Rise       ; KEY[1]          ;
;  HEX1[4]     ; KEY[1]     ; 5.477 ; 5.477 ; Rise       ; KEY[1]          ;
;  HEX1[5]     ; KEY[1]     ; 5.565 ; 5.565 ; Rise       ; KEY[1]          ;
;  HEX1[6]     ; KEY[1]     ; 5.589 ; 5.589 ; Rise       ; KEY[1]          ;
; HEX2[*]      ; KEY[1]     ; 5.315 ; 5.315 ; Rise       ; KEY[1]          ;
;  HEX2[0]     ; KEY[1]     ; 5.452 ; 5.452 ; Rise       ; KEY[1]          ;
;  HEX2[1]     ; KEY[1]     ; 5.436 ; 5.436 ; Rise       ; KEY[1]          ;
;  HEX2[2]     ; KEY[1]     ; 5.415 ; 5.415 ; Rise       ; KEY[1]          ;
;  HEX2[3]     ; KEY[1]     ; 5.452 ; 5.452 ; Rise       ; KEY[1]          ;
;  HEX2[4]     ; KEY[1]     ; 5.340 ; 5.340 ; Rise       ; KEY[1]          ;
;  HEX2[5]     ; KEY[1]     ; 5.315 ; 5.315 ; Rise       ; KEY[1]          ;
;  HEX2[6]     ; KEY[1]     ; 5.331 ; 5.331 ; Rise       ; KEY[1]          ;
; HEX3[*]      ; KEY[1]     ; 5.466 ; 5.466 ; Rise       ; KEY[1]          ;
;  HEX3[0]     ; KEY[1]     ; 5.522 ; 5.522 ; Rise       ; KEY[1]          ;
;  HEX3[1]     ; KEY[1]     ; 5.466 ; 5.466 ; Rise       ; KEY[1]          ;
;  HEX3[2]     ; KEY[1]     ; 5.489 ; 5.489 ; Rise       ; KEY[1]          ;
;  HEX3[3]     ; KEY[1]     ; 5.466 ; 5.466 ; Rise       ; KEY[1]          ;
;  HEX3[4]     ; KEY[1]     ; 5.491 ; 5.491 ; Rise       ; KEY[1]          ;
;  HEX3[5]     ; KEY[1]     ; 5.559 ; 5.559 ; Rise       ; KEY[1]          ;
;  HEX3[6]     ; KEY[1]     ; 5.572 ; 5.572 ; Rise       ; KEY[1]          ;
; HEX4[*]      ; KEY[1]     ; 5.999 ; 5.999 ; Rise       ; KEY[1]          ;
;  HEX4[0]     ; KEY[1]     ; 5.999 ; 5.999 ; Rise       ; KEY[1]          ;
;  HEX4[1]     ; KEY[1]     ; 6.012 ; 6.012 ; Rise       ; KEY[1]          ;
;  HEX4[2]     ; KEY[1]     ; 6.012 ; 6.012 ; Rise       ; KEY[1]          ;
;  HEX4[3]     ; KEY[1]     ; 6.063 ; 6.063 ; Rise       ; KEY[1]          ;
;  HEX4[4]     ; KEY[1]     ; 6.083 ; 6.083 ; Rise       ; KEY[1]          ;
;  HEX4[6]     ; KEY[1]     ; 6.143 ; 6.143 ; Rise       ; KEY[1]          ;
; HEX5[*]      ; KEY[1]     ; 5.959 ; 5.959 ; Rise       ; KEY[1]          ;
;  HEX5[0]     ; KEY[1]     ; 6.104 ; 6.104 ; Rise       ; KEY[1]          ;
;  HEX5[1]     ; KEY[1]     ; 6.083 ; 6.083 ; Rise       ; KEY[1]          ;
;  HEX5[2]     ; KEY[1]     ; 6.083 ; 6.083 ; Rise       ; KEY[1]          ;
;  HEX5[3]     ; KEY[1]     ; 6.100 ; 6.100 ; Rise       ; KEY[1]          ;
;  HEX5[4]     ; KEY[1]     ; 6.031 ; 6.031 ; Rise       ; KEY[1]          ;
;  HEX5[5]     ; KEY[1]     ; 6.079 ; 6.079 ; Rise       ; KEY[1]          ;
;  HEX5[6]     ; KEY[1]     ; 5.959 ; 5.959 ; Rise       ; KEY[1]          ;
; HEX6[*]      ; KEY[1]     ; 6.259 ; 6.259 ; Rise       ; KEY[1]          ;
;  HEX6[0]     ; KEY[1]     ; 6.564 ; 6.564 ; Rise       ; KEY[1]          ;
;  HEX6[1]     ; KEY[1]     ; 6.575 ; 6.575 ; Rise       ; KEY[1]          ;
;  HEX6[2]     ; KEY[1]     ; 6.578 ; 6.578 ; Rise       ; KEY[1]          ;
;  HEX6[3]     ; KEY[1]     ; 6.286 ; 6.286 ; Rise       ; KEY[1]          ;
;  HEX6[4]     ; KEY[1]     ; 6.282 ; 6.282 ; Rise       ; KEY[1]          ;
;  HEX6[5]     ; KEY[1]     ; 6.267 ; 6.267 ; Rise       ; KEY[1]          ;
;  HEX6[6]     ; KEY[1]     ; 6.259 ; 6.259 ; Rise       ; KEY[1]          ;
; HEX7[*]      ; KEY[1]     ; 5.937 ; 5.937 ; Rise       ; KEY[1]          ;
;  HEX7[0]     ; KEY[1]     ; 6.209 ; 6.209 ; Rise       ; KEY[1]          ;
;  HEX7[1]     ; KEY[1]     ; 6.045 ; 6.045 ; Rise       ; KEY[1]          ;
;  HEX7[2]     ; KEY[1]     ; 6.216 ; 6.216 ; Rise       ; KEY[1]          ;
;  HEX7[3]     ; KEY[1]     ; 5.937 ; 5.937 ; Rise       ; KEY[1]          ;
;  HEX7[4]     ; KEY[1]     ; 5.990 ; 5.990 ; Rise       ; KEY[1]          ;
;  HEX7[5]     ; KEY[1]     ; 6.051 ; 6.051 ; Rise       ; KEY[1]          ;
;  HEX7[6]     ; KEY[1]     ; 6.770 ; 6.770 ; Rise       ; KEY[1]          ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                              ;
+----------------------------------+-----------+--------+----------+---------+---------------------+
; Clock                            ; Setup     ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------+-----------+--------+----------+---------+---------------------+
; Worst-case Slack                 ; -6.904    ; -0.028 ; N/A      ; N/A     ; -2.000              ;
;  CLOCK_50                        ; -6.904    ; -0.028 ; N/A      ; N/A     ; -1.380              ;
;  KEY[1]                          ; -5.016    ; 0.237  ; N/A      ; N/A     ; -2.000              ;
;  clk_div:comb_5|clock_100Khz_reg ; -0.238    ; 0.215  ; N/A      ; N/A     ; -0.500              ;
;  clk_div:comb_5|clock_100hz_reg  ; -0.069    ; 0.215  ; N/A      ; N/A     ; -0.500              ;
;  clk_div:comb_5|clock_10Hz_reg   ; -0.241    ; 0.215  ; N/A      ; N/A     ; -0.500              ;
;  clk_div:comb_5|clock_10Khz_reg  ; -0.069    ; 0.215  ; N/A      ; N/A     ; -0.500              ;
;  clk_div:comb_5|clock_1Khz_reg   ; -0.063    ; 0.215  ; N/A      ; N/A     ; -0.500              ;
;  clk_div:comb_5|clock_1Mhz_reg   ; -0.062    ; 0.215  ; N/A      ; N/A     ; -0.500              ;
; Design-wide TNS                  ; -5131.628 ; -0.065 ; 0.0      ; 0.0     ; -2001.904           ;
;  CLOCK_50                        ; -146.116  ; -0.065 ; N/A      ; N/A     ; -76.380             ;
;  KEY[1]                          ; -4984.346 ; 0.000  ; N/A      ; N/A     ; -1901.524           ;
;  clk_div:comb_5|clock_100Khz_reg ; -0.307    ; 0.000  ; N/A      ; N/A     ; -4.000              ;
;  clk_div:comb_5|clock_100hz_reg  ; -0.146    ; 0.000  ; N/A      ; N/A     ; -4.000              ;
;  clk_div:comb_5|clock_10Hz_reg   ; -0.287    ; 0.000  ; N/A      ; N/A     ; -4.000              ;
;  clk_div:comb_5|clock_10Khz_reg  ; -0.149    ; 0.000  ; N/A      ; N/A     ; -4.000              ;
;  clk_div:comb_5|clock_1Khz_reg   ; -0.134    ; 0.000  ; N/A      ; N/A     ; -4.000              ;
;  clk_div:comb_5|clock_1Mhz_reg   ; -0.143    ; 0.000  ; N/A      ; N/A     ; -4.000              ;
+----------------------------------+-----------+--------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; KEY[1]     ; 4.900  ; 4.900  ; Rise       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; 4.900  ; 4.900  ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 3.814  ; 3.814  ; Rise       ; KEY[1]          ;
;  SW[0]    ; KEY[1]     ; -0.818 ; -0.818 ; Rise       ; KEY[1]          ;
;  SW[1]    ; KEY[1]     ; -0.862 ; -0.862 ; Rise       ; KEY[1]          ;
;  SW[2]    ; KEY[1]     ; -1.806 ; -1.806 ; Rise       ; KEY[1]          ;
;  SW[3]    ; KEY[1]     ; -0.934 ; -0.934 ; Rise       ; KEY[1]          ;
;  SW[4]    ; KEY[1]     ; -1.431 ; -1.431 ; Rise       ; KEY[1]          ;
;  SW[5]    ; KEY[1]     ; -1.364 ; -1.364 ; Rise       ; KEY[1]          ;
;  SW[6]    ; KEY[1]     ; -1.679 ; -1.679 ; Rise       ; KEY[1]          ;
;  SW[7]    ; KEY[1]     ; -1.838 ; -1.838 ; Rise       ; KEY[1]          ;
;  SW[8]    ; KEY[1]     ; -1.611 ; -1.611 ; Rise       ; KEY[1]          ;
;  SW[9]    ; KEY[1]     ; -1.871 ; -1.871 ; Rise       ; KEY[1]          ;
;  SW[10]   ; KEY[1]     ; -1.770 ; -1.770 ; Rise       ; KEY[1]          ;
;  SW[11]   ; KEY[1]     ; -1.769 ; -1.769 ; Rise       ; KEY[1]          ;
;  SW[12]   ; KEY[1]     ; -1.763 ; -1.763 ; Rise       ; KEY[1]          ;
;  SW[13]   ; KEY[1]     ; 1.373  ; 1.373  ; Rise       ; KEY[1]          ;
;  SW[14]   ; KEY[1]     ; 1.380  ; 1.380  ; Rise       ; KEY[1]          ;
;  SW[15]   ; KEY[1]     ; 3.814  ; 3.814  ; Rise       ; KEY[1]          ;
;  SW[16]   ; KEY[1]     ; 2.980  ; 2.980  ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 4.138  ; 4.138  ; Fall       ; KEY[1]          ;
;  SW[0]    ; KEY[1]     ; 4.138  ; 4.138  ; Fall       ; KEY[1]          ;
;  SW[1]    ; KEY[1]     ; 3.036  ; 3.036  ; Fall       ; KEY[1]          ;
;  SW[2]    ; KEY[1]     ; 3.120  ; 3.120  ; Fall       ; KEY[1]          ;
;  SW[3]    ; KEY[1]     ; 1.911  ; 1.911  ; Fall       ; KEY[1]          ;
;  SW[4]    ; KEY[1]     ; -0.315 ; -0.315 ; Fall       ; KEY[1]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; KEY[1]     ; -0.733 ; -0.733 ; Rise       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; -0.733 ; -0.733 ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 3.463  ; 3.463  ; Rise       ; KEY[1]          ;
;  SW[0]    ; KEY[1]     ; 1.138  ; 1.138  ; Rise       ; KEY[1]          ;
;  SW[1]    ; KEY[1]     ; 1.187  ; 1.187  ; Rise       ; KEY[1]          ;
;  SW[2]    ; KEY[1]     ; 3.309  ; 3.309  ; Rise       ; KEY[1]          ;
;  SW[3]    ; KEY[1]     ; 1.685  ; 1.685  ; Rise       ; KEY[1]          ;
;  SW[4]    ; KEY[1]     ; 2.649  ; 2.649  ; Rise       ; KEY[1]          ;
;  SW[5]    ; KEY[1]     ; 2.514  ; 2.514  ; Rise       ; KEY[1]          ;
;  SW[6]    ; KEY[1]     ; 2.993  ; 2.993  ; Rise       ; KEY[1]          ;
;  SW[7]    ; KEY[1]     ; 3.288  ; 3.288  ; Rise       ; KEY[1]          ;
;  SW[8]    ; KEY[1]     ; 2.941  ; 2.941  ; Rise       ; KEY[1]          ;
;  SW[9]    ; KEY[1]     ; 3.463  ; 3.463  ; Rise       ; KEY[1]          ;
;  SW[10]   ; KEY[1]     ; 3.257  ; 3.257  ; Rise       ; KEY[1]          ;
;  SW[11]   ; KEY[1]     ; 3.252  ; 3.252  ; Rise       ; KEY[1]          ;
;  SW[12]   ; KEY[1]     ; 3.186  ; 3.186  ; Rise       ; KEY[1]          ;
;  SW[13]   ; KEY[1]     ; -0.777 ; -0.777 ; Rise       ; KEY[1]          ;
;  SW[14]   ; KEY[1]     ; -0.784 ; -0.784 ; Rise       ; KEY[1]          ;
;  SW[15]   ; KEY[1]     ; -0.761 ; -0.761 ; Rise       ; KEY[1]          ;
;  SW[16]   ; KEY[1]     ; -0.764 ; -0.764 ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 3.106  ; 3.106  ; Fall       ; KEY[1]          ;
;  SW[0]    ; KEY[1]     ; 1.553  ; 1.553  ; Fall       ; KEY[1]          ;
;  SW[1]    ; KEY[1]     ; 3.106  ; 3.106  ; Fall       ; KEY[1]          ;
;  SW[2]    ; KEY[1]     ; 3.048  ; 3.048  ; Fall       ; KEY[1]          ;
;  SW[3]    ; KEY[1]     ; 2.763  ; 2.763  ; Fall       ; KEY[1]          ;
;  SW[4]    ; KEY[1]     ; 2.915  ; 2.915  ; Fall       ; KEY[1]          ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; LCD_DATA[*]  ; CLOCK_50   ; 8.297  ; 8.297  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0] ; CLOCK_50   ; 7.847  ; 7.847  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1] ; CLOCK_50   ; 8.297  ; 8.297  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2] ; CLOCK_50   ; 8.067  ; 8.067  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3] ; CLOCK_50   ; 8.225  ; 8.225  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4] ; CLOCK_50   ; 7.844  ; 7.844  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5] ; CLOCK_50   ; 7.833  ; 7.833  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6] ; CLOCK_50   ; 7.387  ; 7.387  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7] ; CLOCK_50   ; 7.867  ; 7.867  ; Rise       ; CLOCK_50        ;
; LCD_EN       ; CLOCK_50   ; 7.543  ; 7.543  ; Rise       ; CLOCK_50        ;
; LCD_RS       ; CLOCK_50   ; 7.278  ; 7.278  ; Rise       ; CLOCK_50        ;
; HEX0[*]      ; KEY[1]     ; 12.932 ; 12.932 ; Rise       ; KEY[1]          ;
;  HEX0[0]     ; KEY[1]     ; 12.932 ; 12.932 ; Rise       ; KEY[1]          ;
;  HEX0[1]     ; KEY[1]     ; 12.911 ; 12.911 ; Rise       ; KEY[1]          ;
;  HEX0[2]     ; KEY[1]     ; 12.907 ; 12.907 ; Rise       ; KEY[1]          ;
;  HEX0[3]     ; KEY[1]     ; 12.679 ; 12.679 ; Rise       ; KEY[1]          ;
;  HEX0[4]     ; KEY[1]     ; 12.703 ; 12.703 ; Rise       ; KEY[1]          ;
;  HEX0[5]     ; KEY[1]     ; 12.664 ; 12.664 ; Rise       ; KEY[1]          ;
;  HEX0[6]     ; KEY[1]     ; 12.670 ; 12.670 ; Rise       ; KEY[1]          ;
; HEX1[*]      ; KEY[1]     ; 10.913 ; 10.913 ; Rise       ; KEY[1]          ;
;  HEX1[0]     ; KEY[1]     ; 10.811 ; 10.811 ; Rise       ; KEY[1]          ;
;  HEX1[1]     ; KEY[1]     ; 10.913 ; 10.913 ; Rise       ; KEY[1]          ;
;  HEX1[2]     ; KEY[1]     ; 10.505 ; 10.505 ; Rise       ; KEY[1]          ;
;  HEX1[3]     ; KEY[1]     ; 10.463 ; 10.463 ; Rise       ; KEY[1]          ;
;  HEX1[4]     ; KEY[1]     ; 10.526 ; 10.526 ; Rise       ; KEY[1]          ;
;  HEX1[5]     ; KEY[1]     ; 10.750 ; 10.750 ; Rise       ; KEY[1]          ;
;  HEX1[6]     ; KEY[1]     ; 10.772 ; 10.772 ; Rise       ; KEY[1]          ;
; HEX2[*]      ; KEY[1]     ; 10.649 ; 10.649 ; Rise       ; KEY[1]          ;
;  HEX2[0]     ; KEY[1]     ; 10.622 ; 10.622 ; Rise       ; KEY[1]          ;
;  HEX2[1]     ; KEY[1]     ; 10.649 ; 10.649 ; Rise       ; KEY[1]          ;
;  HEX2[2]     ; KEY[1]     ; 10.574 ; 10.574 ; Rise       ; KEY[1]          ;
;  HEX2[3]     ; KEY[1]     ; 10.645 ; 10.645 ; Rise       ; KEY[1]          ;
;  HEX2[4]     ; KEY[1]     ; 10.369 ; 10.369 ; Rise       ; KEY[1]          ;
;  HEX2[5]     ; KEY[1]     ; 10.328 ; 10.328 ; Rise       ; KEY[1]          ;
;  HEX2[6]     ; KEY[1]     ; 10.388 ; 10.388 ; Rise       ; KEY[1]          ;
; HEX3[*]      ; KEY[1]     ; 10.754 ; 10.754 ; Rise       ; KEY[1]          ;
;  HEX3[0]     ; KEY[1]     ; 10.653 ; 10.653 ; Rise       ; KEY[1]          ;
;  HEX3[1]     ; KEY[1]     ; 10.494 ; 10.494 ; Rise       ; KEY[1]          ;
;  HEX3[2]     ; KEY[1]     ; 10.510 ; 10.510 ; Rise       ; KEY[1]          ;
;  HEX3[3]     ; KEY[1]     ; 10.493 ; 10.493 ; Rise       ; KEY[1]          ;
;  HEX3[4]     ; KEY[1]     ; 10.537 ; 10.537 ; Rise       ; KEY[1]          ;
;  HEX3[5]     ; KEY[1]     ; 10.709 ; 10.709 ; Rise       ; KEY[1]          ;
;  HEX3[6]     ; KEY[1]     ; 10.754 ; 10.754 ; Rise       ; KEY[1]          ;
; HEX4[*]      ; KEY[1]     ; 12.191 ; 12.191 ; Rise       ; KEY[1]          ;
;  HEX4[0]     ; KEY[1]     ; 11.859 ; 11.859 ; Rise       ; KEY[1]          ;
;  HEX4[1]     ; KEY[1]     ; 11.869 ; 11.869 ; Rise       ; KEY[1]          ;
;  HEX4[2]     ; KEY[1]     ; 11.869 ; 11.869 ; Rise       ; KEY[1]          ;
;  HEX4[3]     ; KEY[1]     ; 12.010 ; 12.010 ; Rise       ; KEY[1]          ;
;  HEX4[4]     ; KEY[1]     ; 12.030 ; 12.030 ; Rise       ; KEY[1]          ;
;  HEX4[6]     ; KEY[1]     ; 12.191 ; 12.191 ; Rise       ; KEY[1]          ;
; HEX5[*]      ; KEY[1]     ; 11.938 ; 11.938 ; Rise       ; KEY[1]          ;
;  HEX5[0]     ; KEY[1]     ; 11.938 ; 11.938 ; Rise       ; KEY[1]          ;
;  HEX5[1]     ; KEY[1]     ; 11.916 ; 11.916 ; Rise       ; KEY[1]          ;
;  HEX5[2]     ; KEY[1]     ; 11.873 ; 11.873 ; Rise       ; KEY[1]          ;
;  HEX5[3]     ; KEY[1]     ; 11.909 ; 11.909 ; Rise       ; KEY[1]          ;
;  HEX5[4]     ; KEY[1]     ; 11.768 ; 11.768 ; Rise       ; KEY[1]          ;
;  HEX5[5]     ; KEY[1]     ; 11.865 ; 11.865 ; Rise       ; KEY[1]          ;
;  HEX5[6]     ; KEY[1]     ; 11.622 ; 11.622 ; Rise       ; KEY[1]          ;
; HEX6[*]      ; KEY[1]     ; 12.660 ; 12.660 ; Rise       ; KEY[1]          ;
;  HEX6[0]     ; KEY[1]     ; 12.644 ; 12.644 ; Rise       ; KEY[1]          ;
;  HEX6[1]     ; KEY[1]     ; 12.659 ; 12.659 ; Rise       ; KEY[1]          ;
;  HEX6[2]     ; KEY[1]     ; 12.660 ; 12.660 ; Rise       ; KEY[1]          ;
;  HEX6[3]     ; KEY[1]     ; 12.074 ; 12.074 ; Rise       ; KEY[1]          ;
;  HEX6[4]     ; KEY[1]     ; 12.061 ; 12.061 ; Rise       ; KEY[1]          ;
;  HEX6[5]     ; KEY[1]     ; 12.033 ; 12.033 ; Rise       ; KEY[1]          ;
;  HEX6[6]     ; KEY[1]     ; 12.042 ; 12.042 ; Rise       ; KEY[1]          ;
; HEX7[*]      ; KEY[1]     ; 13.182 ; 13.182 ; Rise       ; KEY[1]          ;
;  HEX7[0]     ; KEY[1]     ; 12.362 ; 12.362 ; Rise       ; KEY[1]          ;
;  HEX7[1]     ; KEY[1]     ; 11.934 ; 11.934 ; Rise       ; KEY[1]          ;
;  HEX7[2]     ; KEY[1]     ; 12.385 ; 12.385 ; Rise       ; KEY[1]          ;
;  HEX7[3]     ; KEY[1]     ; 11.689 ; 11.689 ; Rise       ; KEY[1]          ;
;  HEX7[4]     ; KEY[1]     ; 11.832 ; 11.832 ; Rise       ; KEY[1]          ;
;  HEX7[5]     ; KEY[1]     ; 11.921 ; 11.921 ; Rise       ; KEY[1]          ;
;  HEX7[6]     ; KEY[1]     ; 13.182 ; 13.182 ; Rise       ; KEY[1]          ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; LCD_DATA[*]  ; CLOCK_50   ; 4.126 ; 4.126 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0] ; CLOCK_50   ; 4.290 ; 4.290 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1] ; CLOCK_50   ; 4.537 ; 4.537 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2] ; CLOCK_50   ; 4.395 ; 4.395 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3] ; CLOCK_50   ; 4.522 ; 4.522 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4] ; CLOCK_50   ; 4.286 ; 4.286 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5] ; CLOCK_50   ; 4.284 ; 4.284 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6] ; CLOCK_50   ; 4.126 ; 4.126 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7] ; CLOCK_50   ; 4.308 ; 4.308 ; Rise       ; CLOCK_50        ;
; LCD_EN       ; CLOCK_50   ; 4.140 ; 4.140 ; Rise       ; CLOCK_50        ;
; LCD_RS       ; CLOCK_50   ; 4.049 ; 4.049 ; Rise       ; CLOCK_50        ;
; HEX0[*]      ; KEY[1]     ; 6.258 ; 6.258 ; Rise       ; KEY[1]          ;
;  HEX0[0]     ; KEY[1]     ; 6.390 ; 6.390 ; Rise       ; KEY[1]          ;
;  HEX0[1]     ; KEY[1]     ; 6.367 ; 6.367 ; Rise       ; KEY[1]          ;
;  HEX0[2]     ; KEY[1]     ; 6.369 ; 6.369 ; Rise       ; KEY[1]          ;
;  HEX0[3]     ; KEY[1]     ; 6.271 ; 6.271 ; Rise       ; KEY[1]          ;
;  HEX0[4]     ; KEY[1]     ; 6.283 ; 6.283 ; Rise       ; KEY[1]          ;
;  HEX0[5]     ; KEY[1]     ; 6.258 ; 6.258 ; Rise       ; KEY[1]          ;
;  HEX0[6]     ; KEY[1]     ; 6.263 ; 6.263 ; Rise       ; KEY[1]          ;
; HEX1[*]      ; KEY[1]     ; 5.433 ; 5.433 ; Rise       ; KEY[1]          ;
;  HEX1[0]     ; KEY[1]     ; 5.638 ; 5.638 ; Rise       ; KEY[1]          ;
;  HEX1[1]     ; KEY[1]     ; 5.690 ; 5.690 ; Rise       ; KEY[1]          ;
;  HEX1[2]     ; KEY[1]     ; 5.455 ; 5.455 ; Rise       ; KEY[1]          ;
;  HEX1[3]     ; KEY[1]     ; 5.433 ; 5.433 ; Rise       ; KEY[1]          ;
;  HEX1[4]     ; KEY[1]     ; 5.477 ; 5.477 ; Rise       ; KEY[1]          ;
;  HEX1[5]     ; KEY[1]     ; 5.565 ; 5.565 ; Rise       ; KEY[1]          ;
;  HEX1[6]     ; KEY[1]     ; 5.589 ; 5.589 ; Rise       ; KEY[1]          ;
; HEX2[*]      ; KEY[1]     ; 5.315 ; 5.315 ; Rise       ; KEY[1]          ;
;  HEX2[0]     ; KEY[1]     ; 5.452 ; 5.452 ; Rise       ; KEY[1]          ;
;  HEX2[1]     ; KEY[1]     ; 5.436 ; 5.436 ; Rise       ; KEY[1]          ;
;  HEX2[2]     ; KEY[1]     ; 5.415 ; 5.415 ; Rise       ; KEY[1]          ;
;  HEX2[3]     ; KEY[1]     ; 5.452 ; 5.452 ; Rise       ; KEY[1]          ;
;  HEX2[4]     ; KEY[1]     ; 5.340 ; 5.340 ; Rise       ; KEY[1]          ;
;  HEX2[5]     ; KEY[1]     ; 5.315 ; 5.315 ; Rise       ; KEY[1]          ;
;  HEX2[6]     ; KEY[1]     ; 5.331 ; 5.331 ; Rise       ; KEY[1]          ;
; HEX3[*]      ; KEY[1]     ; 5.466 ; 5.466 ; Rise       ; KEY[1]          ;
;  HEX3[0]     ; KEY[1]     ; 5.522 ; 5.522 ; Rise       ; KEY[1]          ;
;  HEX3[1]     ; KEY[1]     ; 5.466 ; 5.466 ; Rise       ; KEY[1]          ;
;  HEX3[2]     ; KEY[1]     ; 5.489 ; 5.489 ; Rise       ; KEY[1]          ;
;  HEX3[3]     ; KEY[1]     ; 5.466 ; 5.466 ; Rise       ; KEY[1]          ;
;  HEX3[4]     ; KEY[1]     ; 5.491 ; 5.491 ; Rise       ; KEY[1]          ;
;  HEX3[5]     ; KEY[1]     ; 5.559 ; 5.559 ; Rise       ; KEY[1]          ;
;  HEX3[6]     ; KEY[1]     ; 5.572 ; 5.572 ; Rise       ; KEY[1]          ;
; HEX4[*]      ; KEY[1]     ; 5.999 ; 5.999 ; Rise       ; KEY[1]          ;
;  HEX4[0]     ; KEY[1]     ; 5.999 ; 5.999 ; Rise       ; KEY[1]          ;
;  HEX4[1]     ; KEY[1]     ; 6.012 ; 6.012 ; Rise       ; KEY[1]          ;
;  HEX4[2]     ; KEY[1]     ; 6.012 ; 6.012 ; Rise       ; KEY[1]          ;
;  HEX4[3]     ; KEY[1]     ; 6.063 ; 6.063 ; Rise       ; KEY[1]          ;
;  HEX4[4]     ; KEY[1]     ; 6.083 ; 6.083 ; Rise       ; KEY[1]          ;
;  HEX4[6]     ; KEY[1]     ; 6.143 ; 6.143 ; Rise       ; KEY[1]          ;
; HEX5[*]      ; KEY[1]     ; 5.959 ; 5.959 ; Rise       ; KEY[1]          ;
;  HEX5[0]     ; KEY[1]     ; 6.104 ; 6.104 ; Rise       ; KEY[1]          ;
;  HEX5[1]     ; KEY[1]     ; 6.083 ; 6.083 ; Rise       ; KEY[1]          ;
;  HEX5[2]     ; KEY[1]     ; 6.083 ; 6.083 ; Rise       ; KEY[1]          ;
;  HEX5[3]     ; KEY[1]     ; 6.100 ; 6.100 ; Rise       ; KEY[1]          ;
;  HEX5[4]     ; KEY[1]     ; 6.031 ; 6.031 ; Rise       ; KEY[1]          ;
;  HEX5[5]     ; KEY[1]     ; 6.079 ; 6.079 ; Rise       ; KEY[1]          ;
;  HEX5[6]     ; KEY[1]     ; 5.959 ; 5.959 ; Rise       ; KEY[1]          ;
; HEX6[*]      ; KEY[1]     ; 6.259 ; 6.259 ; Rise       ; KEY[1]          ;
;  HEX6[0]     ; KEY[1]     ; 6.564 ; 6.564 ; Rise       ; KEY[1]          ;
;  HEX6[1]     ; KEY[1]     ; 6.575 ; 6.575 ; Rise       ; KEY[1]          ;
;  HEX6[2]     ; KEY[1]     ; 6.578 ; 6.578 ; Rise       ; KEY[1]          ;
;  HEX6[3]     ; KEY[1]     ; 6.286 ; 6.286 ; Rise       ; KEY[1]          ;
;  HEX6[4]     ; KEY[1]     ; 6.282 ; 6.282 ; Rise       ; KEY[1]          ;
;  HEX6[5]     ; KEY[1]     ; 6.267 ; 6.267 ; Rise       ; KEY[1]          ;
;  HEX6[6]     ; KEY[1]     ; 6.259 ; 6.259 ; Rise       ; KEY[1]          ;
; HEX7[*]      ; KEY[1]     ; 5.937 ; 5.937 ; Rise       ; KEY[1]          ;
;  HEX7[0]     ; KEY[1]     ; 6.209 ; 6.209 ; Rise       ; KEY[1]          ;
;  HEX7[1]     ; KEY[1]     ; 6.045 ; 6.045 ; Rise       ; KEY[1]          ;
;  HEX7[2]     ; KEY[1]     ; 6.216 ; 6.216 ; Rise       ; KEY[1]          ;
;  HEX7[3]     ; KEY[1]     ; 5.937 ; 5.937 ; Rise       ; KEY[1]          ;
;  HEX7[4]     ; KEY[1]     ; 5.990 ; 5.990 ; Rise       ; KEY[1]          ;
;  HEX7[5]     ; KEY[1]     ; 6.051 ; 6.051 ; Rise       ; KEY[1]          ;
;  HEX7[6]     ; KEY[1]     ; 6.770 ; 6.770 ; Rise       ; KEY[1]          ;
+--------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                               ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; clk_div:comb_5|clock_1Khz_reg   ; clk_div:comb_5|clock_1Khz_reg   ; 12       ; 0        ; 0        ; 0        ;
; clk_div:comb_5|clock_1Mhz_reg   ; clk_div:comb_5|clock_1Mhz_reg   ; 12       ; 0        ; 0        ; 0        ;
; clk_div:comb_5|clock_10Hz_reg   ; clk_div:comb_5|clock_10Hz_reg   ; 12       ; 0        ; 0        ; 0        ;
; clk_div:comb_5|clock_10Khz_reg  ; clk_div:comb_5|clock_10Khz_reg  ; 12       ; 0        ; 0        ; 0        ;
; clk_div:comb_5|clock_100hz_reg  ; clk_div:comb_5|clock_100hz_reg  ; 12       ; 0        ; 0        ; 0        ;
; clk_div:comb_5|clock_100Khz_reg ; clk_div:comb_5|clock_100Khz_reg ; 12       ; 0        ; 0        ; 0        ;
; clk_div:comb_5|clock_1Khz_reg   ; CLOCK_50                        ; 1        ; 0        ; 0        ; 0        ;
; clk_div:comb_5|clock_1Mhz_reg   ; CLOCK_50                        ; 1        ; 0        ; 0        ; 0        ;
; clk_div:comb_5|clock_10Hz_reg   ; CLOCK_50                        ; 1        ; 0        ; 0        ; 0        ;
; clk_div:comb_5|clock_10Khz_reg  ; CLOCK_50                        ; 1        ; 0        ; 0        ; 0        ;
; clk_div:comb_5|clock_100hz_reg  ; CLOCK_50                        ; 1        ; 0        ; 0        ; 0        ;
; clk_div:comb_5|clock_100Khz_reg ; CLOCK_50                        ; 1        ; 0        ; 0        ; 0        ;
; CLOCK_50                        ; CLOCK_50                        ; 1827     ; 0        ; 0        ; 0        ;
; KEY[1]                          ; CLOCK_50                        ; 399      ; 0        ; 0        ; 0        ;
; KEY[1]                          ; KEY[1]                          ; 12852    ; 96       ; 5056     ; 0        ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; clk_div:comb_5|clock_1Khz_reg   ; clk_div:comb_5|clock_1Khz_reg   ; 12       ; 0        ; 0        ; 0        ;
; clk_div:comb_5|clock_1Mhz_reg   ; clk_div:comb_5|clock_1Mhz_reg   ; 12       ; 0        ; 0        ; 0        ;
; clk_div:comb_5|clock_10Hz_reg   ; clk_div:comb_5|clock_10Hz_reg   ; 12       ; 0        ; 0        ; 0        ;
; clk_div:comb_5|clock_10Khz_reg  ; clk_div:comb_5|clock_10Khz_reg  ; 12       ; 0        ; 0        ; 0        ;
; clk_div:comb_5|clock_100hz_reg  ; clk_div:comb_5|clock_100hz_reg  ; 12       ; 0        ; 0        ; 0        ;
; clk_div:comb_5|clock_100Khz_reg ; clk_div:comb_5|clock_100Khz_reg ; 12       ; 0        ; 0        ; 0        ;
; clk_div:comb_5|clock_1Khz_reg   ; CLOCK_50                        ; 1        ; 0        ; 0        ; 0        ;
; clk_div:comb_5|clock_1Mhz_reg   ; CLOCK_50                        ; 1        ; 0        ; 0        ; 0        ;
; clk_div:comb_5|clock_10Hz_reg   ; CLOCK_50                        ; 1        ; 0        ; 0        ; 0        ;
; clk_div:comb_5|clock_10Khz_reg  ; CLOCK_50                        ; 1        ; 0        ; 0        ; 0        ;
; clk_div:comb_5|clock_100hz_reg  ; CLOCK_50                        ; 1        ; 0        ; 0        ; 0        ;
; clk_div:comb_5|clock_100Khz_reg ; CLOCK_50                        ; 1        ; 0        ; 0        ; 0        ;
; CLOCK_50                        ; CLOCK_50                        ; 1827     ; 0        ; 0        ; 0        ;
; KEY[1]                          ; CLOCK_50                        ; 399      ; 0        ; 0        ; 0        ;
; KEY[1]                          ; KEY[1]                          ; 12852    ; 96       ; 5056     ; 0        ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 18    ; 18   ;
; Unconstrained Input Port Paths  ; 1267  ; 1267 ;
; Unconstrained Output Ports      ; 65    ; 65   ;
; Unconstrained Output Port Paths ; 211   ; 211  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Oct 27 14:00:11 2014
Info: Command: quartus_sta lab_4_2 -c lab_4_2
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'lab_4_2.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name KEY[1] KEY[1]
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name clk_div:comb_5|clock_10Hz_reg clk_div:comb_5|clock_10Hz_reg
    Info (332105): create_clock -period 1.000 -name clk_div:comb_5|clock_100hz_reg clk_div:comb_5|clock_100hz_reg
    Info (332105): create_clock -period 1.000 -name clk_div:comb_5|clock_1Khz_reg clk_div:comb_5|clock_1Khz_reg
    Info (332105): create_clock -period 1.000 -name clk_div:comb_5|clock_10Khz_reg clk_div:comb_5|clock_10Khz_reg
    Info (332105): create_clock -period 1.000 -name clk_div:comb_5|clock_100Khz_reg clk_div:comb_5|clock_100Khz_reg
    Info (332105): create_clock -period 1.000 -name clk_div:comb_5|clock_1Mhz_reg clk_div:comb_5|clock_1Mhz_reg
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -6.904
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.904      -146.116 CLOCK_50 
    Info (332119):    -5.016     -4984.346 KEY[1] 
    Info (332119):    -0.241        -0.287 clk_div:comb_5|clock_10Hz_reg 
    Info (332119):    -0.238        -0.307 clk_div:comb_5|clock_100Khz_reg 
    Info (332119):    -0.069        -0.149 clk_div:comb_5|clock_10Khz_reg 
    Info (332119):    -0.069        -0.146 clk_div:comb_5|clock_100hz_reg 
    Info (332119):    -0.063        -0.134 clk_div:comb_5|clock_1Khz_reg 
    Info (332119):    -0.062        -0.143 clk_div:comb_5|clock_1Mhz_reg 
Info (332146): Worst-case hold slack is 0.133
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.133         0.000 CLOCK_50 
    Info (332119):     0.391         0.000 clk_div:comb_5|clock_100Khz_reg 
    Info (332119):     0.391         0.000 clk_div:comb_5|clock_100hz_reg 
    Info (332119):     0.391         0.000 clk_div:comb_5|clock_10Hz_reg 
    Info (332119):     0.391         0.000 clk_div:comb_5|clock_10Khz_reg 
    Info (332119):     0.391         0.000 clk_div:comb_5|clock_1Khz_reg 
    Info (332119):     0.391         0.000 clk_div:comb_5|clock_1Mhz_reg 
    Info (332119):     0.516         0.000 KEY[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -1901.524 KEY[1] 
    Info (332119):    -1.380       -76.380 CLOCK_50 
    Info (332119):    -0.500        -4.000 clk_div:comb_5|clock_100Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:comb_5|clock_100hz_reg 
    Info (332119):    -0.500        -4.000 clk_div:comb_5|clock_10Hz_reg 
    Info (332119):    -0.500        -4.000 clk_div:comb_5|clock_10Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:comb_5|clock_1Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:comb_5|clock_1Mhz_reg 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.619
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.619       -35.346 CLOCK_50 
    Info (332119):    -1.975     -1778.512 KEY[1] 
    Info (332119):     0.432         0.000 clk_div:comb_5|clock_100Khz_reg 
    Info (332119):     0.432         0.000 clk_div:comb_5|clock_10Hz_reg 
    Info (332119):     0.508         0.000 clk_div:comb_5|clock_100hz_reg 
    Info (332119):     0.508         0.000 clk_div:comb_5|clock_10Khz_reg 
    Info (332119):     0.508         0.000 clk_div:comb_5|clock_1Mhz_reg 
    Info (332119):     0.509         0.000 clk_div:comb_5|clock_1Khz_reg 
Info (332146): Worst-case hold slack is -0.028
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.028        -0.065 CLOCK_50 
    Info (332119):     0.215         0.000 clk_div:comb_5|clock_100Khz_reg 
    Info (332119):     0.215         0.000 clk_div:comb_5|clock_100hz_reg 
    Info (332119):     0.215         0.000 clk_div:comb_5|clock_10Hz_reg 
    Info (332119):     0.215         0.000 clk_div:comb_5|clock_10Khz_reg 
    Info (332119):     0.215         0.000 clk_div:comb_5|clock_1Khz_reg 
    Info (332119):     0.215         0.000 clk_div:comb_5|clock_1Mhz_reg 
    Info (332119):     0.237         0.000 KEY[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -1901.524 KEY[1] 
    Info (332119):    -1.380       -76.380 CLOCK_50 
    Info (332119):    -0.500        -4.000 clk_div:comb_5|clock_100Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:comb_5|clock_100hz_reg 
    Info (332119):    -0.500        -4.000 clk_div:comb_5|clock_10Hz_reg 
    Info (332119):    -0.500        -4.000 clk_div:comb_5|clock_10Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:comb_5|clock_1Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:comb_5|clock_1Mhz_reg 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 454 megabytes
    Info: Processing ended: Mon Oct 27 14:00:13 2014
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


