{"patent_id": "10-2023-0169845", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2024-0117996", "출원번호": "10-2023-0169845", "발명의 명칭": "멀티 비트를 구현하는 메모리 소자 및 이를 포함하는 메모리 장치", "출원인": "삼성전자주식회사", "발명자": "최덕현"}}
{"patent_id": "10-2023-0169845", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "반도체 기판;상기 반도체 기판의 상부에 마련되는 게이트 전극; 및 상기 반도체 기판과 상기 게이트 전극 사이에 상기 기판에 수직인 제1 방향으로 적층되는 것으로, 적어도 하나의 제1 강유전체층과 적어도 하나의 제2 강유전체층을 포함하는 복수의 강유전체층;을 포함하고,상기 제1 강유전체층은 상기 제1 방향으로 도핑 농도가 증가하는 도핑 농도 구배(gradient)를 가지며, 상기 제2강유전체층은 상기 제1 방향으로 도핑 농도가 감소하는 도핑 농도 구배를 가지며,동작 전압에 따라 멀티 비트를 구현하도록 구성된 메모리 소자."}
{"patent_id": "10-2023-0169845", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제 1 항에 있어서,상기 제1 및 제2 강유전체층은 각각 (+) 및 (-) 전압 방향으로 임프린트된 메모리 소자."}
{"patent_id": "10-2023-0169845", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제 1 항에 있어서,상기 복수의 강유전체층은 n개의 강유전체층을 포함하여 (n+1)개 이상의 멀티 레벨(multi-levels)을 가지는 멀티 비트를 구현하도록 구성된 메모리 소자."}
{"patent_id": "10-2023-0169845", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제 1 항에 있어서,상기 복수의 강유전체층 사이에 마련되는 상유전체층을 더 포함하는 메모리 소자."}
{"patent_id": "10-2023-0169845", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제 4 항에 있어서,상기 상유전체층은 SiO2, Al2O3, La2O3 및 Y2O3 중 적어도 하나를 포함하는 메모리 소자."}
{"patent_id": "10-2023-0169845", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제 1 항에 있어서,상기 제1 강유전체층의 상면 및 하면에 각각 마련되며 서로 다른 상유전 물질을 포함하는 제1 및 제2 계면층;및상기 제2 강유전체층의 상면 및 하면에 각각 마련되며 서로 다른 상유전 물질을 포함하는 제3 및 제4 계면층;을더 포함하는 메모리 소자."}
{"patent_id": "10-2023-0169845", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제 6 항에 있어서,상기 제1 및 제4 계면층은 동일한 물질을 포함하고, 상기 제2 및 제3 계면층은 동일한 물질을 포함하는 메모리소자."}
{"patent_id": "10-2023-0169845", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "공개특허 10-2024-0117996-3-제 1 항에 있어서,상기 제1 및 제2 강유전체층은 각각 하프늄 산화물에 소정 도펀트가 삽입된 물질을 포함하는 메모리 소자."}
{"patent_id": "10-2023-0169845", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제 8 항에 있어서,상기 도펀트는 Zr, La, Al, Si 및 Y 중 적어도 하나를 포함하는 메모리 소자."}
{"patent_id": "10-2023-0169845", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제 1 항에 있어서,상기 제1 및 제2 강유전체층은 알루미늄 질화물에 소정 도펀트가 삽입된 물질을 포함하는 메모리 소자."}
{"patent_id": "10-2023-0169845", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제 10 항에 있어서,상기 도펀트는 B 및 Sc 중 적어도 하나를 포함하는 반도체 소자."}
{"patent_id": "10-2023-0169845", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제 1 항에 있어서,상기 복수의 강유전체층은 상기 제1 강유전체층과 상기 제2 강유전체층 사이에 마련되며 임프린트되지 않은 제3강유전체층을 더 포함하는 메모리 소자."}
{"patent_id": "10-2023-0169845", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "반도체 기판;상기 반도체 기판의 상부에 마련되는 게이트 전극; 및 상기 반도체 기판과 상기 게이트 전극 사이에 상기 기판에 수직인 제1 방향으로 적층되는 것으로, 적어도 하나의 제1 강유전체층과 적어도 하나의 제2 강유전체층을 포함하는 복수의 강유전체층;을 포함하고,상기 제1 강유전체층은 상기 제1 방향으로 도핑 농도가 증가하는 도핑 농도 구배를 가지며, 상기 제2 강유전체층은 상기 제1 방향으로 도핑 농도가 감소하는 도핑 농도 구배를 가지는 메모리 소자의 구동방법에 있어서,상기 복수의 강유전체층에 의해 형성되는 히스테리시스 곡선을 토대로 동작 전압을 조절함으로써 서로 다른 분극 상태의 멀티 레벨을 획득하는 메모리 소자의 구동방법."}
{"patent_id": "10-2023-0169845", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제 13 항에 있어서,상기 동작 전압의 조절은 최대 인가 전압을 변화시킴으로써 이루어지는 메모리 소자의 구동방법."}
{"patent_id": "10-2023-0169845", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "제 13 항에 있어서,상기 복수의 강유전체층은 n개의 강유전체층을 포함하여 (n+1)개 이상의 멀티 레벨을 가지는 멀티 비트를 구현하도록 구성된 메모리 소자의 구동방법."}
{"patent_id": "10-2023-0169845", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "기판에 수직인 방향으로 적층된 복수의 게이트 전극;상기 복수의 게이트 전극에 마련되며, 적어도 하나의 제1 강유전체층과 적어도 하나의 제2 강유전체층을 포함하는 복수의 강유전체층; 및상기 복수의 강유전체층에 마련되는 채널층;을 포함하고, 공개특허 10-2024-0117996-4-상기 제1 강유전체층은 상기 제1 방향으로 도핑 농도가 증가하는 도핑 농도 구배를 가지며, 상기 제2 강유전체층은 상기 제1 방향으로 도핑 농도가 감소하는 도핑 농도 구배를 가지며,동작 전압에 따라 멀티 비트를 구현하도록 구성된 메모리 장치."}
{"patent_id": "10-2023-0169845", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "제 16 항에 있어서,상기 복수의 게이트 전극에는 상기 기판에 수직인 방향으로 관통홀이 형성되고, 상기 관통홀의 내벽에 상기 복수의 강유전체층 및 상기 채널층이 상기 기판에 나란한 방향으로 순차적으로 마련되는 메모리 장치."}
{"patent_id": "10-2023-0169845", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "제 17 항에 있어서,상기 제1 및 제2 강유전체층은 각각 상기 기판에 수직인 방향으로 연장되며, 상기 제1 방향은 상기 기판에 나란한 방향인 메모리 장치."}
{"patent_id": "10-2023-0169845", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_19", "content": "제 16 항에 있어서,상기 복수의 강유전체층 사이에 마련되는 상유전체층을 더 포함하는 메모리 장치."}
{"patent_id": "10-2023-0169845", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_20", "content": "제 16 항에 있어서,상기 제1 강유전체층의 일면 및 타면에 각각 마련되며 서로 다른 상유전 물질을 포함하는 제1 및 제2 계면층;및상기 제2 강유전체층의 일면 및 타면에 각각 마련되며 서로 다른 상유전 물질을 포함하는 제3 및 제4 계면층;을더 포함하는 메모리 장치."}
{"patent_id": "10-2023-0169845", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "멀티 비트를 구현하는 메모리 소자 및 이를 포함하는 메모리 장치가 개시된다. 개시된 메모리 소자는 반도체 기 판; 상기 반도체 기판의 상부에 마련되는 게이트 전극; 및 상기 반도체 기판과 상기 게이트 전극 사이에 상기 기 판에 수직인 제1 방향으로 적층되는 것으로, 적어도 하나의 제1 강유전체층과 적어도 하나의 제2 강유전체층을 포함하는 복수의 강유전체층;을 포함한다. 상기 제1 강유전체층은 상기 제1 방향으로 도핑 농도가 증가하는 도핑 농도 구배(gradient)를 가지며, 상기 제2 강유전체층은 상기 제1 방향으로 도핑 농도가 감소하는 도핑 농도 구배 를 가진다. 상기 메모리 소자는 동작 전압에 따라 멀티 비트를 구현하도록 구성된다."}
{"patent_id": "10-2023-0169845", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 개시는 멀티 비트를 구현하는 메모리 소자 및 이를 포함하는 메모리 장치 에 관한 것이다."}
{"patent_id": "10-2023-0169845", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "강유전체(ferroelectrics)는 외부에서 전기장이 가해지지 않아도 내부의 전기 쌍극자 모멘트가 정렬하여 자발적 인 분극(polarizatiion)을 유지하는 강유전성(ferroelectricity)을 갖는 물질이다. 최근에는 강유전체를 메모리 소자에 적용하여 멀티 비트(multi-bit)를 구현하기 위한 연구가 이루어지고 있다."}
{"patent_id": "10-2023-0169845", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "예시적인 실시예는 멀티 비트를 구현하는 메모리 소자 및 이를 포함하는 메모리 장치를 제공한다."}
{"patent_id": "10-2023-0169845", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "일측면에 있어서, 반도체 기판; 상기 반도체 기판의 상부에 마련되는 게이트 전극; 및 상기 반도체 기판과 상기 게이트 전극 사이에 상기 기판에 수직인 제1 방향으로 적층되는 것으로, 적어도 하나 의 제1 강유전체층과 적어도 하나의 제2 강유전체층을 포함하는 복수의 강유전체층;을 포함하고,상기 제1 강유전체층은 상기 제1 방향으로 도핑 농도가 증가하는 도핑 농도 구배(gradient)를 가지며, 상기 제2 강유전체층은 상기 제1 방향으로 도핑 농도가 감소하는 도핑 농도 구배를 가지며, 동작 전압에 따라 멀티 비트를 구현하도록 구성된 메모리 소자가 제공된다. 상기 제1 및 제2 강유전체층은 각각 (+) 및 (-) 전압 방향으로 임프린트될 수 있다. 상기 복수의 강유전체층은 n개의 강유전체층을 포함하여 (n+1)개 이상의 멀티 레벨(multi-levels)을 가지는 멀 티 비트를 구현하도록 구성될 수 있다. 상기 메모리 소자는 상기 복수의 강유전체층 사이에 마련되는 상유전체층을 더 포함할 수 있다. 상기 상유전체층은 SiO2, Al2O3, La2O3 및 Y2O3 중 적어도 하나를 포함할 수 있다. 상기 메모리 소자는, 상기 제1 강유전체층의 상면 및 하면에 각각 마련되며 서로 다른 상유전 물질을 포함하는 제1 및 제2 계면층; 및 상기 제2 강유전체층의 상면 및 하면에 각각 마련되며 서로 다른 상유전 물질을 포함하 는 제3 및 제4 계면층;을 더 포함할 수 있다. 상기 제1 및 제4 계면층은 동일한 물질을 포함하고, 상기 제2 및 제3 계면층은 동일한 물질을 포함할 수 있다. 상기 제1 및 제2 강유전체층은 각각 하프늄 산화물에 소정 도펀트가 삽입된 물질을 포함할 수 있다. 여기서, 상기 도펀트는 Zr, La, Al, Si 및 Y 중 적어도 하나를 포함할 수 있다. 상기 제1 및 제2 강유전체층은 알루미늄 질화물에 소정 도펀트가 삽입된 물질을 포함할 수 있다. 여기서, 상기 도펀트는 B 및 Sc 중 적어도 하나를 포함할 수 있다. 상기 복수의 강유전체층은 상기 제1 강유전체층과 상기 제2 강유전체층 사이에 마련되며 임프린트되지 않은 제3 강유전체층을 더 포함할 수 있다. 다른 측면에 있어서, 반도체 기판; 상기 반도체 기판의 상부에 마련되는 게이트 전극; 및 상기 반도체 기판과 상기 게이트 전극 사이에 상기 기판에 수직인 제1 방향으로 적층되는 것으로, 적어도 하나 의 제1 강유전체층과 적어도 하나의 제2 강유전체층을 포함하는 복수의 강유전체층;을 포함하고, 상기 제1 강유전체층은 상기 제1 방향으로 도핑 농도가 증가하는 도핑 농도 구배를 가지며, 상기 제2 강유전체 층은 상기 제1 방향으로 도핑 농도가 감소하는 도핑 농도 구배를 가지는 메모리 소자의 구동방법에 있어서, 상기 복수의 강유전체층에 의해 형성되는 히스테리시스 곡선을 토대로 동작 전압을 조절함으로써 서로 다른 분 극 상태의 멀티 레벨을 획득하는 메모리 소자의 구동방법이 제공된다. 상기 동작 전압의 조절은 최대 인가 전압을 변화시킴으로써 이루어질 수 있다. 상기 복수의 강유전체층은 n개의 강유전체층을 포함하여 (n+1)개 이상의 멀티 레벨을 가지는 멀티 비트를 구현 하도록 구성될 수 있다. 또 다른 측면에 있어서, 기판에 수직인 방향으로 적층된 복수의 게이트 전극; 상기 복수의 게이트 전극에 마련되며, 적어도 하나의 제1 강유전체층과 적어도 하나의 제2 강유전체층을 포함하 는 복수의 강유전체층; 및 상기 복수의 강유전체층에 마련되는 채널층;을 포함하고, 상기 제1 강유전체층은 상기 제1 방향으로 도핑 농도가 증가하는 도핑 농도 구배를 가지며, 상기 제2 강유전체 층은 상기 제1 방향으로 도핑 농도가 감소하는 도핑 농도 구배를 가지며, 동작 전압에 따라 멀티 비트를 구현하도록 구성된 메모리 장치가 제공된다. 상기 복수의 게이트 전극에는 상기 기판에 수직인 방향으로 관통홀이 형성되고, 상기 관통홀의 내벽에 상기 복 수의 강유전체층 및 상기 채널층이 상기 기판에 나란한 방향으로 순차적으로 마련될 수 있다.상기 제1 및 제2 강유전체층은 각각 상기 기판에 수직인 방향으로 연장되며, 상기 제1 방향은 상기 기판에 나란 한 방향이 될 수 있다. 상기 메모리 장치는 상기 복수의 강유전체층 사이에 마련되는 상유전체층을 더 포함할 수 있다. 상기 메모리 장치는, 상기 제1 강유전체층의 일면 및 타면에 각각 마련되며 서로 다른 상유전 물질을 포함하는 제1 및 제2 계면층; 및 상기 제2 강유전체층의 일면 및 타면에 각각 마련되며 서로 다른 상유전 물질을 포함하 는 제3 및 제4 계면층;을 더 포함할 수 있다."}
{"patent_id": "10-2023-0169845", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "예시적인 실시예에 의하면, 메모리 소자는 서로 반대 방향으로 임프린트된 복수의 강유전체층(또는 반강유전체 층)이 반도체 기판에 수직인 방향으로 라미네이션된 적층 구조체를 포함함으로써 3-levels 이상의 멀티-레벨 특 성을 가지는 멀티 비트를 구현할 수 있다."}
{"patent_id": "10-2023-0169845", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "이하, 첨부된 도면을 참조하여 예시적인 실시예들에 대해 상세히 설명하기로 한다. 이하의 도면들에서 동일한 참조부호는 동일한 구성요소를 지칭하며, 도면상에서 각 구성요소의 크기는 설명의 명료성과 편의상 과장되어 있을 수 있다. 한편, 이하에 설명되는 실시예는 단지 예시적인 것에 불과하며, 이러한 실시예들로부터 다양한 변형이 가능하다. 이하에서, \"상부\" 나 \"상\"이라고 기재된 것은 접촉하여 바로 위, 아래, 좌, 우에 있는 것뿐만 아니라 비접촉으 로 위, 아래, 좌, 우에 있는 것도 포함할 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복 수의 표현을 포함한다. 또한 어떤 부분이 어떤 구성요소를 \"포함\"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. “상기”의 용어 및 이와 유사한 지시 용어의 사용은 단수 및 복수 모두에 해당하는 것일 수 있다. 방법을 구성 하는 단계들에 대하여 명백하게 순서를 기재하거나 반하는 기재가 없다면, 이러한 단계들은 적당한 순서로 행해 질 수 있으며, 반드시 기재된 순서에 한정되는 것은 아니다. 또한, 명세서에 기재된 “...부”, “모듈” 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미 하며, 이는 하드웨어 또는 소프트웨어로 구현되거나 하드웨어와 소프트웨어의 결합으로 구현될 수 있다. 도면에 도시된 구성 요소들 간의 선들의 연결 또는 연결 부재들은 기능적인 연결 및/또는 물리적 또는 회로적 연결들을 예시적으로 나타낸 것으로서, 실제 장치에서는 대체 가능하거나 추가의 다양한 기능적인 연결, 물리적 인 연결, 또는 회로 연결들로서 나타내어질 수 있다. 모든 예들 또는 예시적인 용어의 사용은 단순히 기술적 사상을 상세히 설명하기 위한 것으로서 청구범위에 의해 한정되지 않는 이상 이러한 예들 또는 예시적인 용어로 인해 범위가 한정되는 것은 아니다. 도 1은 예시적인 실시예에 따른 메모리 소자를 도시한 단면도이다. 도 1에 도시된 메모리 소자는 강 유전체 전계효과 트랜지스터(FEFET; Ferroelectric Field Effect Transistor)가 될 수 있다. 도 1을 참조하면, 메모리 소자는 반도체 기판, 게이트 전극 및 반도체 기판과 게이트 전극 사이에 적층된(laminated) 제1 및 제2 강유전체층(120,130)을 포함한다. 반도체 기판의 상부에는 채 널 영역이 게이트 전극에 대응하여 형성될 수 있으며, 이 채널 영역의 양측에는 각각 소스 영역 및 드레인 영역이 형성될 수 있다. 반도체 기판은 소정 극성의 도펀트로 도핑된 Ⅳ족 반도체 물질을 포함할 수 있다. 여기서,Ⅳ족 반도체 물 질은 예를 들어, Si, Ge 또는 SiGe를 포함할 수 있다. 하지만 이에 한정되는 것은 아니다. Ⅳ족 반도체 물질에 도핑된 도펀트는 p형 도펀트 또는 n형 도펀트가 될 수 있다. p형 도펀트는 예를 들면, B, Al, Ga, In 등을 포함할 수 있으며, n형 도펀트는 예를 들면, P, As 등을 포함할 수 있다. 구체적인 예를 들면, 반도체 기판은 Si에 p형 도펀트가 도핑된 p-Si 기판 또는 Si에 n형 도펀트가 도핑된 n-Si 기판이 될 수 있다. 하지만 이는 단지 예시적인 것이다. 반도체 기판에 도핑되는 도펀트의 도핑 농도는 예를 들면, 대략 1015 ~ 1020 cm-3 정도가 될 수 있다. 하지만, 반드시 이에 한정되는 것은 아니다. 반도체 기판의 표면에는 절연층이 더 마련될 수 있다. 이 절연층은 Ⅳ족 반도체 물질의 산화물 (oxide) 또는 산화질화물(oxynitride)을 포함할 수 있다. 예를 들면, 절연층은 SiO2, GeO2, SiGeO4, SiON, GeON, SiGeON 등을 포함할 수 있다. 하지만, 이는 단지 예시적인 것이다. 반도체 기판의 상부에는 게이트 전극이 마련되어 있다. 게이트 전극은 예를 들어 금속 또는 금 속 질화물을 포함할 수 있다. 금속은 예를 들면, 알루미늄(Al), 텅스텐(W), 몰리브덴(Mo), 티타늄(Ti), 또는 탄 탈륨(Ta)을 포함할 수 있으며, 금속 질화물은 예를 들면, 티타늄 질화물(TiN) 또는 탄탈 질화물(TaN)을 포함할 수 있다. 게이트 전극은 금속 카바이드, 폴리실리콘, 또는 이차원 도전성 물질을 포함할 수도 있다. 금속 카바이드 는 알루미늄 또는 실리콘이 도핑된 금속 카바이드일 수 있다. 구체적인 예로서 금속 카바이드는 TiAlC, TaAlC, TiSiC 또는 TaSiC를 포함할 수 있다. 게이트 전극은 복수개의 물질이 적층된 구조를 가질 수도 있다. 예를 들어, TiN/Al 등과 같이 금속 질화물층/금속층의 적층 구조 또는 TiN/TiAlC/W과 같이 금속 질화물층/금속 카바 이드층/금속층의 적층 구조를 가질 수 있다. 반도체 기판과 게이트 전극 사이에는 반도체 기판에 수직한 방향으로 제1 및 제2 강유전체층 (120,130)이 적층되어 있다. 제1 및 제2 강유전체층(120,130)은 각각 소정의 도펀트를 포함하는 강유전체를 포 함할 수 있다. 제1 및 제2 강유전체층(120,130)은 동일한 물질을 포함할 수 있지만, 이에 한정되지 않고 제1 및 제2 강유전체층(120,130)은 서로 다른 물질을 포함할 수도 있다. 강유전체(ferroelectric material)는 내부의 전기 쌍극자 모멘트가 정렬하여 자발적인 분극(polarizatiion)을 유지하는 강유전성(ferroelectricity)을 갖는 물질이다. 이러한 강유전체는 외부에서 전기장이 가해지지 않는 상태에서도 dipole에 의한 잔류 분극(remnant polarization)을 갖는다. 그리고, 강유전체에서는 외부 전기장에 의해 분극의 방향이 도메인(domain) 단위로 바뀔(switching) 수 있다. 제1 및 제2 강유전체층(120,130)은 각각 예를 들면, 질화물계 물질 또는 페로브스카이트(perovskite), 플로라이 트(fluorite)계 물질 등을 포함할 수 있다. 질화물계 물질은 예를 들면, AlScN을 포함할 수 있으며, 페로브스카 이트는 예를 들면, PZT, BaTiO3, PbTiO3 등을 포함할 수 있다. 하지만, 이에 한정되는 것은 아니다. 플로라이트 계 물질은 예를 들면, Hf. Si, Al, Zr, Y, La, Gd 및 Sr 중에서 선택된 적어도 하나의 산화물을 포함할 수 있다. 구체적인 예로서, 플로라이트계 물질은 하프늄 산화물(HfO), 지르코늄 산화물(ZrO) 및 하프늄-지르코늄 산화물(HfZrO) 중 적어도 하나를 포함할 수 있다. 제1 및 제2 강유전체층은 각각 소정의 도펀트를 포함할 수 있다. 예를 들면, 제1 및 제2 강유전체층(120,130)은 각각 하프늄 산화물(Hafnium Oxide)에 소정 도펀트가 삽입된 물질을 포함할 수 있다. 여기서, 소정의 도펀트는 예를 들면, Zr, La, Al, Si 및 Y 중 적어도 하나를 포함할 수 있다. 하지만, 이에 한정되는 것은 아니다. 예를 들면, 제1 및 제2 강유전체층(120,130)은 각각 알루미늄 질화물(Alnuminum Nitride)에 소정 도펀트가 삽입된 물 질을 포함할 수 있다. 여기서, 소정의 도펀트는 예를 들면, B 및 Sc 중 적어도 하나를 포함할 수 있지만, 이에 한정되는 것은 아니다. 한편, 상기 제1 강유전체층과 상기 제2 강유전체층은 서로 다른 도펀트를 포 함할 수도 있다. 제1 및 제2 강유전체층(120,130)은 각각 임프린트된(imprinted) 강유전체를 포함할 수 있다. '강유전체의 임프 린트'라 함은 강유전체에 대한 분극(P)-전압(V) 특성 곡선에서 강유전체의 히스테리시스 특성이 전압축을 따라 이동하는 현상을 말한다. 강유전체의 임프린트에는 강유전체의 히스테리시스 특성이 (-) 전압 방향으로 이동하 는 (-) 임프린트와 강유전체의 히스테리시스 특성이 (+) 전압 방향으로 이동하는 (+) 임프린트가 있다. 이러한 강유전체의 임프린트는 강유전체에 강유전성의 비대칭성(asymmetry)이 발생함으로써 일어날 수 있다. 강유전성 의 비대칭성은 예를 들면 강유전체의 내부에서 위치에 따라 도펀트의 농도가 변화하여 도핑 농도구배가 생기거 나 또는 강유전체의 상하부 계면에 서로 다른 물질층들이 형성됨으로써 발생될 수 있다. 강유전체에서 강유전성 의 비대칭성이 커질수록 강유전체의 임프린트는 커질 수 있다. 제1 및 제2 강유전체층(120,130)은 서로 반대 방향으로 임프린트된 강유전체를 포함할 수 있다. 구체적으로 제1 강유전체층은 (-) 전압 방향으로 임프린트된 강유전체를 포함하고, 제2 강유전체층은 (+) 전압 방향 으로 임프린트된 강유전체를 포함할 수 있다. 후술하는 바와 같이, 반도체 기판과 게이트 전극 사이에 서로 반대 방향으로 임프린트된 제1 및 제2 강유전체층(120,130)의 적층 구조체가 마련됨으로서 3 레벨 이상 의 멀티-레벨 을 가지는 멀티 비트를 구현할 수 있다. 도 2a에는 (-) 전압 방향으로 임프린트된 강유전체층(120')를 포함하는 커패시터가 도시되어 있으며, 도 2b에는 도 2a에 도시된 커패시터의 강유전체층(120')에 대한 분극(P)-전압(V) 특성이 예시적으도 도시되어 있다. 도 2a를 참조하면, 2개의 금속 전극(11,12) 사이에 (-) 전압 방향으로 임프린트된 강유전체층(120')이 마련되어 있다. (-) 전압 방향으로 임프린트된 강유전체층(120')은 강유전체층(120')의 두께 방향으로 도펀트의 농도가 변화하는 도핑 농도 구배를 가질 수 있다. 예를 들어, (-) 전압 방향으로 임프린트된 강유전체층(120')은 강유 전체층(120')의 하부에서 상부로 갈수록 도펀트의 농도가 점점 증가하는 도핑 농도 구배를 가질 수 있다. 한편, (-) 전압 방향으로 임프린트된 강유전체층(120')은 강유전 물질층과 이 강유전 물질층의 상하부 계면에 서로 다 른 물질을 포함하는 계면층들을 포함할 수도 있다. 도 2b를 참조하면, \"h0\"는 임프린트되지 않은 강유전체층의 히스테리시스 곡선을 나타내며, \"h1\",h2\" 및 \"h3\" 는 (-) 전압 방향으로 임프린트된 강유전체층(120')의 히스테리시스 곡선들을 나타낸다. 강유전체층이 (-) 전압 방향으로 임프린트되는 정도가 커질수록 강유전체층(120')의 히스테리시스 곡선은 \"h3\"쪽으로 이동할 수 있다. 도 3a에는 (+) 전압 방향으로 임프린트된 강유전체층(130')를 포함하는 커패시터가 도시되어 있으며, 도 3b에는 도 3a에 도시된 커패시터의 강유전체층(130')에 대한 분극(P)-전압(V) 특성이 예시적으도 도시되어 있다. 도 3a를 참조하면, 2개의 금속 전극(11,12) 사이에 (+) 전압 방향으로 임프린트된 강유전체층(130')이 마련되어 있다. (+) 전압 방향으로 임프린트된 강유전체층(130')은 강유전체층(130')의 두께 방향으로 도펀트의 농도가 변화하는 도핑 농도 구배를 가질 수 있다. (+) 전압 방향으로 임프린트된 강유전체층(130')은 전술한 (-) 전압 방향으로 임프린트된 강유전체층(120')과는 반대되는 도핑 농도 구배를 가질 수 있다. 예를 들어, (+) 전압 방 향으로 임프린트된 강유전체층(130')은 강유전체층(130')의 하부에서 상부로 갈수록 도펀트의 농도가 점점 감소 하는 도핑 농도 구배를 가질 수 있다. 한편, (+) 전압 방향으로 임프린트된 강유전체층(130')은 강유전 물질층 과 이 강유전 물질층의 상하부 계면에 서로 다른 물질을 포함하는 계면층들을 포함할 수도 있다. 도 3b를 참조하면, \"h0\"는 임프린트되지 않은 강유전체층의 히스테리시스 곡선을 나타내며, \"h1\", \"h2\" 및 \"h3\" 는 (+) 전압 방향으로 임프린트된 강유전체층(130')의 히스테리시스 곡선들을 나타낸다. 강유전체층(130')이 (+) 전압 방향으로 임프린트되는 정도가 커질수록 강유전체층의 히스테리시스 곡선은 \"h3\"쪽으로 이동할 수 있 다. 도 4a에는 (-) 전압 방향으로 임프린트된 제1 강유전체층 및 (+) 전압 방향으로 임프린트된 제2 강유전체 층의 적층 구조체를 포함하는 커패시터가 도시되어 있다. 도 4a에 도시된 제1 및 제2 강유전체층(120,13 0)은 도 1에 도시된 제1 및 제2 강유전체층(120,130)과 동일하다. 도 4a를 참조하면, 2개의 금속 전극(11,12) 사이에 제1 강유전체층과 제2 강유전체층이 금속 전극들 (11,12)에 수직한 방향으로 적층되어 있다. 여기서, 제1 및 제2 강유전체층(120,130)은 서로 반대 방향으로 임 프린트되어 있다. 구체적으로, 제1 강유전체층은 (-) 전압 방향으로 임프린트되어 있으며, 제2 강유전체층 은 (+) 전압 방향으로 임프린트되어 있다. 제1 및 제2 강유전체층(120,130)은 각각 그 두께 방향으로 도펀트의 농도가 변화하는 도핑 농도 구배를 가질 수 있다. 구체적으로, (-) 전압 방향으로 임프린트된 제1 강유전체층은 제1 강유전체층의 하부에서 상부 쪽으로 갈수록 도펀트의 도핑 농도가 증가하는 농도 구배를 가질 수 있으며, (+) 전압 방향으로 임프린트된 제2 강유전체층은 제2 강유전체층의 하부에서 상부 쪽으로 갈수록 도펀트의 도핑 농도가 감소하는 농도 구배를 가질 수 있다. 도 5a에는 (-) 전압 방향으로 임프린트된 예시적인 제1 강유전체층(120a)이 도시되어 있다. 도 5a에서 \"MO\"는 금속 산화물을 나타내며, 'M'은 하프늄 산화물(HfO)에 포함되는 금속 도펀트이다. 도 5a를 참조하면, 하프늄 산 화물(HfO) 층의 두께는 제1 강유전체층의 하부 쪽으로 갈수록 두꺼워지며, 금속 도펀트를 포함하는 금속 산화물 (MO) 층의 두께는 제1 강유전체층(120a)의 상부 쪽으로 갈수록 두꺼워질 수 있다. 이에 따라, (-) 전압 방향으 로 임프린트된 제1 강유전체층(120a)는 하부에서 상부로 갈수록 도펀트의 농도가 증가하는 농도 구배를 가질 수 있다. 도 5b에는 (-) 전압 방향으로 임프린트된 다른 예시적인 제1 강유전체층(120b)이 도시되어 있다. 도 5b에 도시 된 (-) 전압 방향으로 임프린트된 제1 강유전체층(120b)는 도펀트의 농도가 제1 강유전체층(120b)의 하부에서 상부로 갈수록 연속적으로 증가하는 농도 구배를 가질 수 있다. 도 5b에 도시된 제1 강유전체층(120b)은 도 5a 에 도시된 제1 강유전체층(120a)을 어닐링함으로써 형성될 수 있다. 도 6a에는 (+) 전압 방향으로 임프린트된 예시적인 제2 강유전체층(130a)이 도시되어 있다. 도 6a를 참조하면, 하프늄 산화물(HfO) 층의 두께는 제2 강유전체층의 상부 쪽으로 갈수록 두꺼워지며, 금속 도펀트를 포함하는 금 속 산화물(MO) 층의 두께는 제2 강유전체층(130a)의 하부 쪽으로 갈수록 두꺼워질 수 있다. 이에 따라, (+) 전 압 방향으로 임프린트된 제2 강유전체층(130a)는 하부에서 상부로 갈수록 도펀트의 농도가 감소하는 농도 구배 를 가질 수 있다. 도 6b에는 (+) 전압 방향으로 임프린트된 다른 예시적인 제2 강유전체층(130b)이 도시되어 있다. 도 6b에 도시 된 (+) 전압 방향으로 임프린트된 제2 강유전체층(130b)는 도펀트의 농도가 제2 강유전체층(130b)의 하부에서 상부로 갈수록 연속적으로 감소하는 농도 구배를 가질 수 있다. 도 6b에 도시된 제2 강유전체층(130b)은 도 6a 에 도시된 제2 강유전체층(130a)을 어닐링함으로써 형성될 수 있다. 이상에서는 (-) 전압 방향으로 임프린트된 제1 강유전체층(120a,120b)에서는 도펀트의 도핑 농도는 제1 강유전 체층(120a,120b)의 하부에서 상부 쪽으로 갈수록 증가하고, (+) 전압 방향으로 임프린트된 제2 강유전체층 (130a,130b)는 도펀트의 도핑 농도가 제2 강유전체층(120a,120b)의 하부에서 상부 쪽으로 갈수록 감소하는 경우 가 설명되었다. 그러나, 이에 한정되는 것은 아니며, 도펀트의 전하 상태에 따라 (-) 전압 방향으로 임프린트된 제1 강유전체층에서 도펀트의 도핑 농도가 제1 강유전체층의 하부에서 상부 쪽으로 갈수록 감소하고, (+) 전압 방향으로 임프린트된 제2 강유전체층에서 도펀트의 도핑 농도가 제2 강유전체층의 하부에서 상부 쪽으로 갈수록 증가할 수도 있다. 도 7에는 (-) 전압 방향으로 임프린트된 다른 예시적인 제1 강유전체층이 도시되어 있으며, 도 8에는 (+) 전압 방향으로 임프린트된 다른 예시적인 제2 강유전체층이 도시되어 있다. 도 7을 참조하면, 제1 강유전체층은 제1 강유전 물질층과, 이 제1 강유전 물질층의 상면 및 하 면에 각각 마련되는 제1 및 제2 계면층(221,222)을 포함한다. 여기서, 제1 강유전 물질층은 예를 들면, 예 를 들면, 질화물계 물질 또는 페로브스카이트, 플로라이트계 물질 등을 포함할 수 있으며, 소정의 도펀트를 더 포함할 수도 있다. 제1 강유전 물질층의 상면에 마련되는 제1 계면층과 제1 강유전 물질층의 하 면에 마련되는 제2 계면층은 서로 다른 물질을 포함할 수 있다. 제1 및 제2 계면층(221,223)은 각각 예를 들어 SiO2, Al2O3, La2O3 및 Y2O3 중 적어도 하나를 포함할 수 있다. 예를 들어, 제1 및 제2 계면층(221,222) 중 하나는 Al2O3을 포함하고 다른 하나는 SiO2을 포함할 수 있다. 하지만, 이는 단지 예시적인 것이다. 제1 강유전 물질층의 상하면에 서로 다른 물질을 포함하는 제1 및 제2 계면층(221,222)을 형성함으로써 강 유전성의 비대칭성이 발생하게 되고, 이에 따라, (-) 전압 방향으로 임프린트된 제1 강유전체층이 형성될 수 있다. 도 8을 참조하면, 제2 강유전체층은 제2 강유전 물질층과, 이 제2 강유전 물질층의 상면 및 하 면에 각각 마련되는 제3 및 제4 계면층(231,232)을 포함한다. 여기서, 제2 강유전 물질층은 제1 강유전 물 질층과 동일하거나 또는 다른 물질을 포함할 수 있다. 제2 강유전 물질층의 상면에 마련되는 제3 계 면층과 제2 강유전 물질층의 하면에 마련되는 제4 계면층은 서로 다른 물질을 포함할 수 있다. 제3 및 제4 계면층(231,232)은 각각 예를 들어, SiO2, Al2O3, La2O3 및 Y2O3 중 적어도 하나를 포함할 수 있다. 제2 강유전 물질층의 하면에 형성되는 제4 계면층과 제1 강유전 물질층의 상면에 형성되는 제1 계면층은 서로 동일한 물질을 포함할 수 있다. 또한, 제2 강유전 물질층의 상면에 형성되는 제3 계면 층과 제1 강유전 물질층의 하면에 형성되는 제2 계면층은 서로 동일한 물질을 포함할 수 있다. 제2 강유전 물질층의 상하면에 서로 다른 물질을 포함하는 제3 및 제4 계면층(231,232)을 형성함으로써 강 유전성의 비대칭성이 발생하게 되고, 이에 따라, (+) 전압 방향으로 임프린트된 제2 강유전체층이 형성될 수 있다. 한편, 전술한 도 1에서의 제1 및 제2 강유전체층(120,130)과 유사하게, 제1 및 제2 강유전 물질층(223,233)이 각각 그 두께 방향으로 도펀트의 농도가 변화하는 도핑 농도 구배를 가짐으로써 강유전성의 비대칭성을 보다 증 가시킬 수 있다. 예를 들어, 제1 강유전 물질층은 제1 강유전 물질층의 하부에서 상부 쪽으로 갈수록 도펀트의 도핑 농도가 증가하는 농도 구배를 가질 수 있으며, 제2 강유전 물질층은 제2 강유전 물질층의 하부에서 상부 쪽으로 갈수록 도펀트의 도핑 농도가 감소하는 농도 구배를 가질 수 있다. 도 4b에는 도 4a에 도시된 커패시터에서 제1 및 제2 강유전체층(120,130)의 적층 구조체(lamination structure)에 대한 분극(P)-전압(V) 특성들이 예시적으로 도시되어 있다. 도 4b를 참조하면, (-) 전압 방향으로 임프린트된 제1 강유전체층과 (+) 전압 방향으로 임프린트된 제2 강 유전체층의 적층 구조체에 대한 히스테리시스 곡선들(H1,H2,H3)이 도시되어 있다. 여기서, 각 히스테리시 스 곡선은 (-) 전압 방향으로 임프린트된 제1 강유전체층의 히스테리시스 특성과 (+) 전압 방향으로 임프 린트된 제2 강유전체층의 히스테리시스 특성이 결합된 특성을 가지고 있다. 제1 및 제2 강유전체층 (120,130)의 적층 구조체에서 제1 및 제2 강유전체(120,130)층이 임프린트된 정도가 증가할수록 제1 및 제2 강 유전체층(120,130)의 적층 구조체의 히스테리시스 곡선은 \"H3\"쪽으로 이동할 수 있다. 도 9는 도 4b에 도시된 분극(P)-전압(V) 특성들 중 하나를 예시적으로 도시한 것이다. 도 9를 참조하면, 인가 전압이 0V 인 경우에 서로 다른 분극 상태의3개의 레벨 즉, A, B, 및 C 레벨을 가지는 멀티 비트가 구현될 수 있는 것을 알 수 있다. 도 9에는 각 레벨(A,B,C)에서의 제1 및 제2 강유전체층(120,130) 내부에서의 분극 상태가 예시적으로 도시되어 있다. 예를 들어, A 레벨에서는 제1 및 제2 강유전체층(120,130) 이 모두 상방향의 분극 방향을 가질 수 있다. 그리고, B 레벨에서는 제1 강유전제층은 상방향의 분극 방향 을 가지며, 제2 강유전체층은 하방향의 분극 방향을 가질 수 있다. 또한, C 레벨에서는 제1 및 제2 강유전 제층(120,130)은 모두 하방향의 분극 방향을 가질 수 있다. 이와 같이, 반도체 기판과 게이트 전극 사이에 (-) 전압 방향으로 임프린트된 제1 강유전체층과 (+) 전압 방향으로 임프린트된 제2 강유전체층의 적층 구조체를 마련함으로써 서로 다른 분극 상태의 3개 의 레벨을 가지는 멀티 비트가 구현될 수 있음을 수 있다. 도 10은 도 4a에 도시된 제1 및 제2 강유전체층(120,130)의 적층 구조체에 대하여 임프린트 전압에 따라 구현될 수 있는 레벨 수(number of levels)를 예시적으로 도시한 것이다. 도 10에서 '임프린트 전압(imprint voltage)\"은 히스테리시스 곡선이 전압축을 따라 이동한 전압의 크기를 의미하며, 이하에서도 동일하다. 도 10을 참조하면, 임프린트 전압이 대략 1.8V 보다 작은 경우에는 2-levels 특성을 보이지만, 임프린트 전압이 대략 1.8V ~ 3V 사이에 있는 경우에는 3-levels 특성이 구현될 수 있음을 알 수 있다. 그리고, 임프린트 전압이 대략 3V 보다 큰 경우에는 1-level 특성을 나타내어 비휘발 특성을 잃게 된다. 이상과 같이, 반도체 기판과 게이트 전극 사이에 (-) 전압 방향으로 임프린트된 제1 강유전체층(12 0)과 (+) 전압 방향으로 임프린트된 제2 강유전체층의 적층 구조체를 마련함으로써 3-levels의 멀티-레벨 을 가지는 멀티 비트가 구현할 수 있다. 도 11은 다른 예시적인 실시예에 따른 메모리 소자를 도시한 단면도이다. 이하에서는 전술한 실시예와 다 른 점을 중심으로 설명한다. 도 11을 참조하면, 메모리 소자는 반도체 기판, 게이트 전극, 반도체 기판과 게이트 전극 사이에 적층된 제1 및 제2 강유전체층(120,130), 제1 및 제2 강유전체층(120,130) 사이에 마련되는 상유 전체층을 포함한다. 반도체 기판과 게이트 전극 사이에는 반도체 기판에 수직한 방향으로 제1 및 제2 강유전체층 (120,130)이 적층되어 있다. 제1 및 제2 강유전체층(120,130)은 서로 반대 방향으로 임프린트된 강유전체를 포 함할 수 있다. 예를 들어, 제1 강유전체층은 (-) 전압 방향으로 임프린트된 강유전체를 포함하고, 제2 강 유전체층은 (+) 전압 방향으로 임프린트된 강유전체를 포함할 수 있다. 제1 및 제2 강유전체층(120,130)에 대해서는 전술하였으므로 이에 대한 상세한 설명은 생략한다. 제1 및 제2 강유전체층(120,130) 사이에는 상유전체층이 마련될 수 있다. 여기서, 상유전체층은 제1 및 제2 강유전체층(120,130)의 강유전 특성을 조절하기 위해 마련될 수 있다. 이러한 상유전체층은 예를 들면, SiO2, Al2O3, La2O3 및 Y2O3 중 적어도 하나를 포함할 수 있다. 하지만, 이는 단지 예시적인 것으로 이외에 도 상유전체층은 다른 다양한 유전 물질을 포함할 수 있다. 한편, 게이트 전극과 제1 강유전체층 사이에도 상유전체층이 마련될 수 있다. 도 12는 또 다른 예시적인 실시예에 따른 메모리 소자를 도시한 단면도이다. 이하에서는 전술한 실시예와 다른 점을 중심으로 설명한다.도 12를 참조하면, 메모리 소자는 반도체 기판, 게이트 전극 및 반도체 기판과 게이트 전 극 사이에 적층된 제1 및 제2 반강유전체층(420,430)을 포함한다. 반도체 기판의 표면에는 절연층 이 더 마련될 수 있다. 반도체 기판의 상부에는 게이트 전극이 마련되어 있다. 반도체 기판과 게이트 전극 사이에는 반도체 기판에 수직한 방향으로 제1 및 제2 반강유전체층 (420,430)이 적층되어 있다. 제1 및 제2 반강유전체층(420,430)은 각각 소정의 도펀트를 포함하는 반강유전체를 포함할 수 있다. 반강유전체(anti-ferroelectric material) 물질은 전기적 dipole들의 어레이를 포함할 수 있지만, 잔류 분극 (remnant polarization)이 0 이거나 0에 가까울 수 있다. 전기장이 없는 상태에서 인접한 dipole들의 방향이 반 대가 되어 분극이 상쇄되므로, 전체적인 자발 분극 및 잔류 분극은 0 이거나 0에 가까울 수 있다. 하지만, 외부 전기장이 인가된 상태에서는 분극 특성 및 스위칭 특성을 나타낼 수 있다. 제1 및 제2 반강유전체층(420,430)은 각각 예를 들면, 질화물계 물질 또는 페로브스카이트(perovskite), 플로라 이트(fluorite)계 물질 등을 포함할 수 있다. 반강유전체는 강유전체와는 다른 결정 구조를 가질 수 있다. 예를 들어, 정방정계(tetragonal system)의 결정 구조는 반강유전성을 가질 수 있으며, 사방정계(orthorhombic system)의 결정 구조는 강유전성을 가질 수 있다. 예를 들면, 제1 및 제2 반강유전체층(420,430)은 각각 지르코늄 산화물에 소정 도펀트가 삽입된 물질을 포함할 수 있다. 여기서 도펀트는 예를 들면 Al, Ga, Co, Ni, Mg, In, La, Y, Nd, Sm, Er, Sr, Ba, Gd. Ge, N 및 Si 중 적어도 하나를 포함할 수 있다. 하지만 이는 단지 예시적인 것이다. 제1 및 제2 반강유전체층(420,430)은 각각 임프린트된 반강유전체를 포함할 수 있다. '반강유전체의 임프린트' 라 함은 반강유전체에 대한 분극(P)-전압(V) 특성 곡선에서 반강유전체의 히스테리시스 특성이 전압축을 따라 이동하는 현상을 말한다. 반강유전체의 임프린트에는 반강유전체의 히스테리시스 특성이 (-) 전압 방향으로 이 동하는 (-) 임프린트와 반강유전체의 히스테리시스 특성이 (+) 전압 방향으로 이동하는 (+) 임프린트가 있다. 이러한 반강유전체의 임프린트는 반강유전체에 반강유전성의 비대칭성(asymmetry)이 발생함으로써 일어날 수 있 다. 반강유전성의 비대칭성은 예를 들면 반강유전체의 내부에서 위치에 따라 도펀트의 농도가 변화하여 도핑 농 도구배가 생기거나 또는 반강유전체의 상하부 계면에 서로 다른 물질층들이 형성됨으로써 발생될 수 있다. 반강 유전체에서 반강유전성의 비대칭성이 커질수록 강유전체의 임프린트는 커질 수 있다. 제1 및 제2 반강유전체층(420,430)은 서로 반대 방향으로 임프린트된 반강유전체를 포함할 수 있다. 구체적으로 제1 반강유전체층은 (-) 전압 방향으로 임프린트된 반강유전체를 포함하고, 제2 반강유전체층은 (+) 전압 방향으로 임프린트된 반강유전체를 포함할 수 있다. 이와 같이, 반도체 기판과 게이트 전극 사 이에 서로 반대 방향으로 임프린트된 제1 및 제2 반강유전체층(420,430)의 적층 구조체가 마련됨으로써 멀티 비 트가 구현할 수 있다. 한편, 도면에는 도시되어 있지 않으나, 제1 및 제2 반강유전체층(420,430) 사이에는 반강유전 특성을 조절하기 위한 상유전체층이 더 마련될 수도 있으며, 게이트 전극과 제1 반강유전체층 사이에도 상유전체층이 마련될 수 있다. 도 13은 또 다른 예시적인 실시예에 따른 메모리 소자를 도시한 단면도이다. 이하에서는 전술한 실시예와 다른 점을 중심으로 설명한다. 도 13을 참조하면, 반도체 소자는 반도체 기판, 게이트 전극, 반도체 기판과 게이트 전극 사이에 적층된 제1, 제2 및 제3 강유전체층(520,530,540)을 포함한다. 반도체 기판과 게이트 전극 사이에는 반도체 기판의 수직 방향으로 적층된 제1, 제2 및 제3 강유전체층(520,530,540)이 마련되 어 있다. 제3 강유전체층의 상하면에 각각 마련된 제1 및 제2 강유전체층(520,530)은 서로 반대 방향으로 임프린트 된 강유전체를 포함할 수 있다. 예를 들어, 제1 강유전체층은 (-) 전압 방향으로 임프린트된 강유전체를 포함하고, 제2 강유전체층은 (+) 전압 방향으로 임프린트된 강유전체를 포함할 수 있다. 제3 강유전체층 은 임프린트되지 않은 강유전체를 포함할 수 있다. 도 13에는 제1, 제2 및 제3 강유전체층(520,530,540)이 게이트 전극의 하면에 순차적으로 적층된 경우가 도시되어 있으나, 이는 단지 예시적인 것으로 제1, 제2 및 제3 강유전체층(520,530,540)의 적층 순서는 다양하게 변형될 수 있다. 이와 같이, 메모리 소자가 서로 반대 방향으로 임프린트된 제1 및 제2 강유전체층(520,530)와, 임프린트되 지 않은 제3 강유전체층을 포함하는 3개의 강유전체층(520,530,540)으로 구성된 적층 구조체를 포함함으로 써 최대 4 levels의 멀티-레벨 특성을 가지는 멜티 비트를 구현될 수 있다. 따라서, 메모리 소자에 보다 많은 정보(즉, level)를 저장할 수 있다. 도 14a는 도 13에 도시된 제1,제2 및 제3 강유전체층(520,530,540)의 적층 구조체을 포함하는 커패시터를 도시 한 것이다. 도 14a를 참조하면, 2개의 금속 전극(11,12) 사이에 (-) 전압 방향으로 임프린트된 제1 강유전체층, (+) 전압 방향으로 임프린트된 제2 강유전체층 및 임프린트되지 않은 제3 강유전체층의 적층 구조체를 포 함하는 커패시터가 도시되어 있다. 도 14b는 도 14a에 도시된 제1,제2 및 제3 강유전체층(520,530,540)의 적층 구조체에 대한 분극(P)-전압(V) 특 성을 예시적으로 도시한 것이다. 도 14b에서 \"L1\"은 최대 인가 전압을 대략 2V으로 하였을 때 얻을 수 있는 히 스테리시스 곡선을 나타낸 것이며, \"L2\"는 최대 인가 전압을 대략 1V로 하였을 때 얻을 수 있는 히스테리시스 곡선을 나타낸 것이다. 도 14b를 참조하면, 도 14a에 도시된 커패시터에서는 인가 전압이 0V 인 경우에 서로 다른 분극 상태를 가지는 4개의 레벨 즉, A, B, C, 및 D 레벨이 구현될 수 있음을 알 수 있다. 구체적으로, 인가 전압을 2V 에서 0V로 하 였을 때 \"L1\" 히스테리시스 곡선에 의해 A 및 D 레벨이 구현될 수 있으며, 인가 전압을 1V에서 0V로 하였을 때 \"L2\" 히스테리시스 곡선에 의해 B 및 C 레벨이 구현될 수 있음을 알 수 있다. 도 14b에서는 각 레벨(A,B,C,D)에 서의 제1, 제2 및 제3 강유전체층(520,530,540) 내부에서의 분극 상태가 예시적으로 도시되어 있다. 이와 같이, 3개의 강유전체층(520,530,540)을 포함하는 적층 구조체에서는 최대 인가 전압을 조절함으로써 서로 다른 분극 상태를 가지는 총 4개의 레벨이 구현될 수 있음을 알 수 있다. 도 15는 도 14a에 도시된 제1, 제2 및 제3 강유전체층(520,530,540)의 적층 구조체에서 임프린트 전압에 따라 구현될 수 있는 레벨 수(number of levels)를 예시적으로 도시한 것이다. 도 15를 참조하면, 임프린트 전압이 대략 2.8V 보다 작은 경우에는 2-levels 특성을 보이지만, 임프린트 전압이 대략 2.8V ~ 3.5V 사이에 있는 경우에는 4-levels 특성이 구현될 수 있음을 알 수 있다. 그리고, 임프린트 전압 이 대략 3.5V 보다 큰 경우에는 2-levels 특성을 보인다. 따라서, 3개의 제1, 제2 및 제3 강유전체층 (520,530,540)로 구성된 적층 구조체를 포함하는 메모리 소자에서는 임프린트 전압을 조절함으로써 4- levels 특성을 구현할 수 있다. 이상에서는 메모리 소자가 제1, 제2 및 제3 강유전체층(520,530,540)의 적층 구조체를 포함하는 경우가 설 명되었으나, 반도체 소자는 제1, 제2 및 제3 반강유전체층의 적층 구조체를 포함할 수도 있다. 여기서, 제 1 및 제2 반강유전체층은 서로 반대 방향으로 임프린트된 반강유전체를 포함하고, 제3 반강유전체층은 임프린트 되지 않은 반강유전체를 포함할 수 있다. 도 16은 또 다른 예시적인 실시예에 따른 메모리 소자를 도시한 단면도이다. 도 16을 참조하면, 반도체 소자는 반도체 기판, 게이트 전극, 반도체 기판과 게이트 전극 사이에 적층된 제1, 제2 및 제3 강유전체층(520,530,540), 제1, 제2 및 제3 강유전체층(520,530,540) 사 이에 마련되는 상유전체층(561,562)을 포함한다. 제1, 제2 및 제3 강유전체층(520,530,540)은 도 13에 도시되어 있는 제1, 제2 및 제3 강유체층(520,530,540)과 동일하다. 제1 및 제2 강유전체층(520,530)은 서로 반대 방향으로 임프린트된 강유전체를 포함하고, 제3 강유전 체층은 임프린트되지 않은 강유전체를 포함할 수 있다. 제1 및 제2 강유전체층(520,530) 사이와 제2 및 제3 강유전체층(530,540) 사이에 각각 강유전 특성을 조절하기 위한 상유전체층(561,562)이 마련될 수 있다. 상유전체층(561,562)은 예를 들면, SiO2, Al2O3, La2O3 및 Y2O3 중 적어도 하나를 포함할 수 있다. 게이트 전극과 제1 강유전체층 사이에도 상유전체층이 마련될 수 있다. 이상에서는 인접한 강유전체층들(520,530,540) 사이에 모두 상유전체층(561,562)이 마련되는 경우가 설명되었으나, 인접한 강유전체층들(520,530,540) 사이 중 어느 하나에만 상유전체층이 마련될 수도 있다. 도 17은 또 다른 예시적인 실시예에 따른 메모리 소자를 도시한 단면도이다. 도 17에는 편의상 반도체 기 판과 게이트 전극 사이에 마련된 적층 구조체만이 도시되어 있다. 도 17을 참조하면, 메모리 소자는 반도체 기판과 게이트 전극 사이에 적층된 복수의 강유전체층 을 포함한다. 복수의 강유전체층은 복수의 제1 강유전체층(720-1,720-2,..720-n), 복수의 제2 강유전체층(730- 1,730-2,..730-n) 및 제3 강유전체층을 포함한다. 제1 강유전체층들(720-1,720-2,..720-n)과 제2 강유전체층들(730-1,730-2,..730-n)은 서로 반대 방향으로 임프 린트된 강유전체를 포함한다. 예를 들어, 제1 강유전체층들(720-1,720-2,..720-n)은 (-) 전압 방향으로 임프린 트되어 있으며, 임프린트 정도가 서로 다른 강유전체들을 포함한다. 그리고, 제2 강유전체층들(730-1,730- 2,..730-n)은 (+) 전압 방향으로 임프린트되어 있으며, 임프린트 정도가 서로 다른 강유전체들을 포함한다. 그 리고, 제3 강유전체층는 임프린트되지 않은 강유전체를 포함한다. 도 17에는 n개의 제1 강유전체층(720-1,720-2,..720-n), n개의 제2 강유전체층(730-1,730-2,..730-n) 및 하나 의 제3 강유전체층을 포함하는 총 (2n+1)개의 강유전체층들을 포함하는 적층 구조체가 예시적으로 도시되 어 있다. 따라서, 도 17에 도시된 적층 구조체를 포함하는 메모리 소자는 최대 (2n+2)개의 levels을 구현 할 수 있다. 한편, 메모리 소자가 전술한 강유전체층들 외에 다른 추가 물질층을 더 포함하는 경우에는 (2n+2)개 보다 많은 개수를 levels를 구현할 수도 있다. 도 17에 도시된 강유전체층들의 적층 순서는 단지 예시적인 것으로 이외에도 강유전체층들의 적층 순서는 다양 하게 변형될 수 있다. 이상에서는 메모리 소자가 복수의 강유전체층을 포함하는 경우가 예시적으로 설명되 었으나, 메모리 소자는 복수의 반강유전체층을 포함할 수도 있다. 도 18은 또 다른 예시적인 실시예에 따른 메모리 소자를 도시한 단면도이다. 도 18에는 편의상 반도체 기 판과 게이트 전극 사이에 마련된 적층 구조체만이 도시되어 있다. 도 18을 참조하면, 메모리 소자는 반도체 기판과 게이트 전극 사이에 적층된 복수의 강유전체층 및 복수의 상유전체층을 포함한다. 복수의 강유전체층은 복수의 제1 강유전체층(720-1,720-2,..720-n), 복 수의 제2 강유전체층(730-1,730-2,..730-n) 및 제3 강유전체층을 포함하며, 이에 대해서는 전술한 실시예 에서 설명되었다. 복수의 상유전체층은 강유전 특성을 조절하기 위해 복수의 강유전체층 사이에 마련될 수 있다. 상유전체층 은 예를 들면, SiO2, Al2O3, La2O3 및 Y2O3 중 적어도 하나를 포함할 수 있지만, 이에 한정되는 것은 아니다. 도 18에는 인접한 강유전체층들 사이 모두에 상유전체층이 마련되는 경우가 예시적으로 도시되어 있다. 그 러나, 이에 한정되지 않고, 상유전체층 인접한 강유전체층들 사이 중 일부에만 마련될 수도 있다. 상술한 메모리 소자들(즉, 강유전체 전계효과 트랜지스터(FEFET)는 다양한 전자 장치에 채용될 수 있다. 예를 들어, 상술한 메모리 소자들은 메모리 셀로 활용될 수 있고, 복수의 메모리 셀이 2차원적으로 배열되거나, 수직 또는 수평의 일 방향으로 배열되거나, 또는 일 방향으로 배열되어 메모리 스트링 셀을 형성하고 복수의 메모리 스트링 셀들이 이차원 배열되는 형태 등으로 메모리 셀 어레이를 이룰 수도 있다. 또한, 상술한 메모리 소자들 은 다른 회로 요소들과 함께 전자 장치를 구성하는 전자 회로의 일부를 이룰 수 있다. 도 19는 예시적인 실시예에 따른 메모리 장치를 개략적으로 도시한 사시도이다. 도 19에 도시된 메모리 장치는 수직형 비휘발성 메모리 장치(예를 들어 VNAND 메모리 장치)가 될 수 있다. 도 20은 도 19에 도시 된 메모리 장치의 셀 스트링(CS)의 단면을 도시한 것이다. 도 19 및 도 20을 참조하면, 메모리 장치는 기판에 배치되는 복수의 셀 스트링(CS)을 포함한다. 여 기서, 각 셀 스트링(CS)은 기판에 수직인 방향(z축 방향)으로 연장되게 마련될 수 있다. 복수의 셀 스트 링(CS)은 기판 상에 다양한 형태로 배치될 수 있다. 각 셀 스트링(CS)은 기판에 수직인 방향(z축 방향)으로 적층된 복수의 메모리 셀(MC)을 포함한다. 여기서, 각 메모리 셀(MC)은 전술한 예시적인 실시예에 따른 메모리 소자(100,300,400,500,600,700)와 동일한 구성을 가질 수 있다. 기판은 다양한 재질을 포함할 수 있다. 예를 들면, 기판은 단결정 실리콘 기판, 화합물 반도체 기 판 또는 SOI(Silicon on Insulator) 기판을 포함할 수 있지만, 이에 한정되는 것은 아니다. 또한 기판에 는 예를 들어 도핑에 의한 불순물 영역, 트랜지스터 등과 같은 전자 소자, 또는 데이터를 저장하는 메모리 셀들 을 선택하고 제어하는 주변 회로(periphery circuit) 등이 더 포함될 수 있다. 복수의 게이트 전극은 기판에 수직인 방향으로 서로 이격되어 적층되어 있다. 각 게이트 전극(371 0)은 기판에 나란한 방향으로 연장되어 있다. 게이트 전극은 대응하는 채널층을 제어하는 것으로, 이 게이트 전극에는 워드 라인(word line)이 전기적으로 연결될 수 있다. 게이트 전극에는 대응하는 채널층을 온/오프하는 전압이 선택적으로 인가될 수 있다. 게이트 전극은 예를 들면, 금속, 금속 질화물, 금속 산화물, 폴리 실리콘 등과 같은 도전성 물질을 포함 할 수 있다. 하지만 이는 단지 예시적인 것으로, 이외에도 게이트 전극은 다른 다양한 도전성 물질을 포 함할 수 있다. 게이트 전극들 사이에는 복수의 층간 절연층이 기판에 수직인 방향으로 적층 되어 있다. 층간 절연층은 게이트 전극들 사이의 절연을 위한 스페이서층으로의 역할을 할 수 있다. 층간 절연층은 예를 들면, 실리콘 산화물, 실리콘 질화물 등을 포함할 수 있지만 이에 한정되는 것 은 아니다. 게이트 전극들의 내측에는 복수의 강유전체층(3730,3740)과, 채널층이 순차적으로 마련되어 있다. 복수의 강유전체층(3730,3740) 및 채널층은 각각 기판에 수직으로 연장되게 마련되어 있으며 복수 의 메모리 셀(MC)에 의해 공유될 수 있다. 채널층의 하단부 및 상단부에는 소스 및 드레인이 마련될 수 있으며, 이 소스 및 드레인은 공통 소스 라인 및 비트 라인에 연결될 수 있다. 게이트 전극들 및 층간 절연층들을 관통하는 관통홀이 기판에 수직인 방향으로 형성되어 있 으며, 이 관통홀은 예를 들면, 원형의 단면을 가지도록 형성될 수 있다. 관통홀의 내벽에는 기판에 나란 한 방향으로 ㅂ복수의 강유전체층(3730,3740)과 채널층이 순차적으로 마련되어 있다. 복수의 강유전체층 (3730,3740)과 채널층은 각각 기판에 수직인 방향으로 연장된 원통 형상을 가지도록 형성될 수 있 다. 채널층은 반도체 물질을 포함할 수 있다. 예를 들면, 채널층은 Si, Ge, SiGe 등과 같은 IV 족 반도 체를 포함하거나 또는 Ⅲ-Ⅴ족 반도체 화합물을 포함할 수 있다. 채널층은 예를 들면, 산화물 반도체, 질 화물 반도체, 질산화물 반도체, 이차원 반도체 물질, 양자점, 또는 유기 반도체를 포함할 수도 있다. 여기서, 산화물 반도체는, 예컨대, InGaZnO 등을 포함할 수 있고, 이차원 반도체 물질은 예컨대, TMD나 그래핀을 포함할 수 있으며, 양자점은 콜로이달 양자점, 나노결정 구조체 등을 포함할 수 있다. 하지만, 이는 단지 예시적인 것 에 불과하고, 본 실시예는 이에 한정되지 않는다. 채널층은 도펀트를 더 포함할 수 있다. 여기서, 도펀트는 p형 도펀트 또는 n형 도펀트를 포함할 수 있다. p형 도펀트는 예를 들면, B, Al, Ga, In 등과 같은 Ⅲ족 원소를 포함할 수 있으며, n형 도펀트는 예를 들면, P, As, Sb 등과 같은 Ⅴ족 원소를 포함할 수 있다. 채널층의 내측에는 충진 절연층(filing insulating layer,3760)이 관통홀을 채우도록 마련될 수 있다. 충진 절연층은 예를 들면 실리콘 산화물 또는 공기 등 을 포함할 수 있지만 이에 한정되지는 않는다. 게이트 전극과 채널층 사이에는 복수의 강유전체층(3730,3740)이 마련되어 있다. 복수의 강유전체 층(3730,3740)은 기판에 나란한 방향으로 적층된 제1 및 제2 강유전체층(3730,3740)을 포함할 수 있다. 여기서, 제1 및 제2 강유전체층(3730,3740)은 도 1에 도시된 제1 및 제2 강유전체층(120,130)이 될 수 있다. 따 라서, 이에 대한 상세한 설명은 생략한다. 제1 및 제2 강유전체층(3730,3740)은 각각 예를 들면, 질화물계 물질 또는 페로브스카이트, 플로라이트계 물질 등을 포함할 수 있다. 제1 및 제2 강유전체층(3730,3740)은 각각 소정의 도펀트를 포함할 수 있다. 예를 들면, 제1 및 제2 강유전체층(3730,3740)은 각각 하프늄 산화물(Hafnium Oxide)에 Zr, La, Al, Si 및 Y 중 적어도 하 나를 포함하는 도펀트가 삽입된 물질을 포함할 수 있다. 예를 들면, 제1 및 제2 강유전체층(3730,3740)은 각각 알루미늄 질화물(Alnuminum Nitride)에 B 및 Sc 중 적어도 하나를 포함하는 도펀트가 삽입된 물질을 포함할 수 있다. 제1 및 제2 강유전체층(3730,3740)은 각각 임프린트된(imprinted) 강유전체를 포함할 수 있다. 제1 및 제2 강유 전체층(3730,3740)은 서로 반대 방향으로 임프린트된 강유전체를 포함할 수 있다. 예를 들어, 제1 강유전체층 은 (-) 전압 방향으로 임프린트된 강유전체를 포함하고, 제2 강유전체층은 (+) 전압 방향으로 임프 린트된 강유전체를 포함할 수 있다. 이와 같이, 채널층과 게이트 전극 사이에 서로 반대 방향으로 임프린트된 제1 및 제2 강유전체층(3730,3740)의 적층 구조체가 마련됨으로서 각 메모리 셀(MC)은 3 레벨 이상 의 멀티-레벨 을 가지는 멀티 비트를 구현할 수 있다. 한편, 도 7 및 도 8과 유사하게, 제1 강유전체층은 제1 강유전 물질층과 이 제1 강유전 물질층의 상면 및 하면에 각각 마련되는 제1 및 제2 계면층을 포함하고, 제2 강유전체층은 제2 강유전 물질층과 이 제2 강유전 물질층의 상면 및 하면에 각각 마련되는 제3 및 제4 계면층을 포함할 수도 있다. 채널층과 게이트 전극 사이에 마련되는 적층 구조체는 복수의 제1 강유전체층 및 복수의 제2 강유전체층을 포함할 수도 있 으며, 또한, 이 적층 구조체는 상유전체층을 포함하거나 또는 임프린트되지 않은 제3 강유전체층을 포함할 수도 있다.도 21은 예시적인 실시예에 따른 메모리 장치의 개략적인 회로도를 예시적으로 도시한 것이다. 도 21을 참조하면, 메모리 장치는 2차원 배열된 복수의 메모리 소자의 어레이를 포함할 수 있다. 각 메모리 소자는 메모리 장치에서 하나의 메모리 셀이 될 수 있다. 여기서, 메모리 소자( 강유전 체 전계효과 트랜지스터 )는 전술한 실시예들에 따른 메모리 소자들 중 하나가 될 수 있다. 또한, 메모리 장치 는 복수의 비트 라인(BL0, BL1), 복수의 선택 라인(SL0, SL1), 및 복수의 워드 라인(WL0, WL1)을 포함할 수 있다. 선택 라인(SL0, SL1)은 메모리 소자의 제1 소스/드레인 영역에 전기적으로 연결되고, 비트 라인 (BL0, BL1)은 메모리 소자의 제2 소스/드레인 영역에 전기적으로 연결되고, 복수의 워드 라인(WL0, WL1)은 메모리 소자의 게이트 전극에 전기적으로 연결될 수 있다. 또한, 메모리 장치는 비트 라인(BL0, BL 1)으로부터 출력되는 신호를 증폭하기 위한 증폭기를 더 포함할 수 있다. 도 21에는 편의상 2차원 평면이 도시되었지만, 메모리 장치는 2단 이상의 적층된 구조를 가질 수 있다. 예 를 들어, 수직(vertical) 방향으로 연장된 복수의 비트 라인(BL0, BL1)과 복수의 선택 라인(SL0, SL1)이 2차원 배열되고, 수평 방향으로 연장된 복수의 워드 라인(WL0, WL1)이 복수의 층에 각각 배열될 수 있다. 그러나, 반 드시 이에 한정되는 것은 아니며, 다양한 방식으로 메모리 셀을 3차원 배열할 수 있다. 상술한 메모리 소자들(강유전 전계효과 트랜지스터)는 도 22에 도시된 인공지능 소자에 응용될 수도 있다. 인공지능 소자를 구성하는 각 메모리 셀은 1개의 전계효과 트랜지스터(FET)와 1개의 강유전 전계효과 트랜 지스터(FEFET)를 포함한다. 여기서, 강유전 전계효과 트랜지스터(FEFET)는 전술한 실시예들에 따른 메모리 소자 들 중 하나가 될 수 있다. Synaptic weight를 트랜지스터에 인가함에 따라 포텐셜이 강유전체에 전달됨으로써 메모리 상태를 변화시킬 수 있다. 이때 문턱 전압보다 큰 포텐셜이 강유전체에 가해지게 되면, pre-synaptic neuron의 포텐셜이 post-synaptic neuron으로 전달되는 뉴런-시냅스 동작이 일어날 수 있다. 도 23은 예시적인 실시예에 따른 디스플레이 구동 집적회로(display driver IC; DDI)를 구비하는 디스플 레이 장치의 개략적인 블록 다이어그램이다. 도 23을 참조하면, DDI는 제어기, 전력 공급 회로, 드라이버 블록(driver block), 및 메모리 블록(memory block)을 포함할 수 있다. 제어기는 중앙 처리 장치(main processing unit, MPU)로부터 인가되는 명령을 수신하여 디코딩하고, 상기 명령에 따른 동작을 구현하기 위해 DDI의 각 블록들을 제어한다. 전력 공급 회로는 제어기의 제어에 응답하여 구동 전압을 생성한다. 드라이 버 블록은 제어기의 제어에 응답하여 전력 공급 회로에서 생성된 구동 전압을 이용하여 디스 플레이 패널을 구동한다. 디스플레이 패널은, 예를 들어, 액정 디스플레이 패널(liquid crystal display panel), 유기 발광 소자(organic light emitting device; OLED) 디스플레이 패널, 또는 플라즈마 디스 플레이 패널(plasma display panel)일 수 있다. 메모리 블록은 제어기로 입력되는 명령 또는 제어 기로부터 출력되는 제어 신호들을 일시적으로 저장하거나, 필요한 데이터들을 저장하는 블록으로서, RAM, ROM 등의 메모리를 포함할 수 있다. 예를 들어, 메모리 블록은 상술한 실시예들에 따른 메모리 소자들을 포함할 수 있다. 도 24는 예시적인 실시예에 따른 전자 장치의 블록 다이어그램이다. 도 24를 참조하면, 전자 장치는 메모리 및 메모리 제어기를 포함한다. 메모리 제어기 는 호스트의 요청에 응답하여 메모리로부터의 데이터 독출 및/또는 상기 메모리로의 데이터 기입을 위하여 메모리를 제어할 수 있다. 메모리는 상술한 실시예들에 따른 메모리 소자들을 포함 할 수 있다. 도 25는 예시적인 실시예에 따른 전자 장치의 블록 다이어그램이다. 도 25를 참조하면, 전자 장치는 무선 통신 장치, 또는 무선 환경 하에서 정보를 전송 및/또는 수신할 수 있는 장치를 구성할 수 있다. 전자 장치는 제어기, 입출력 장치(I/O), 메모리, 및 무 선 인터페이스를 포함하며, 이들은 각각 버스를 통해 상호 연결되어 있다. 제어기는 마이크로프로세서(microprocessor), 디지털 신호 프로세서, 또는 이들과 유사한 처리 장치 중 적어도 하나를 포함할 수 있다. 입출력 장치는 키패드(keypad), 키보드(keyboard), 또는 디스플레이 중 적어도 하나를 포함할 수 있다. 메모리는 제어기에 의해 실행된 명령을 저장하는 데 사용될 수 있다. 예를 들면, 메모리는 사용자 데이터를 저장하는 데 사용될 수 있다. 전자 장치는 무선 커뮤니 케이션 네트워크를 통해 데이터를 전송/수신하기 위하여 상기 무선 인터페이스를 이용할 수 있다. 무선 인터페이스는 안테나 및/또는 무선 트랜시버(wireless transceiver)를 포함할 수 있다. 일부 실시예에서, 전자 장치는 제3 세대 통신 시스템, 예컨대 CDMA(code division multiple access), GSM (global system for mobile communications), NADC (north American digital cellular), E-TDMA (extended-time division multiple access), 및/또는 WCDMA (wide band code division multiple access)와 같은 제3 세대 통신 시스템의 통신 인터페이스 프로토콜에 사용될 수 있다. 전자 장치의 메모리는 상술한 실시예들에 따른 메모 리 소자를 포함할 수 있다. 도 26 및 도 27은 실시예에 따른 전자 장치에 적용될 수 있는 소자 아키텍쳐(architecture)를 개략적으로 보여 주는 개념도이다. 도 26을 참고하면, 전자 소자 아키텍쳐(architecture)는 메모리 유닛(memory unit) 및 제어 유닛 (control unit)을 포함할 수 있고, 산술 논리 유닛(arithmetic logic unit, ALU)을 더 포함할 수 있다. 메모리 유닛, ALU 및 제어 유닛은 전기적으로 연결될 수 있다. 예를 들어, 전자 소자 아키텍쳐(architecture)는 메모리 유닛, ALU 및 제어 유닛를 포함하는 하나의 칩으로 구현될 수 있다. 구체적으로, 메모리 유닛, ALU 및 제어 유닛은 온-칩(on-chip)에서 메탈 라인(metal line)으로 상호 연결되어 직접 통신할 수 있다. 메모리 유닛, ALU 및 제어 유닛(103 0)은 하나의 기판 상에 모놀리식(monolithic)하게 집적되어 하나의 칩을 구성할 수도 있다. 전자 소자 아키텍쳐 (칩)에는 입출력 소자가 연결될 수 있다. 또한, 메모리 유닛은 메인 메모리 및 캐시 메모리 를 모두 포함할 수 있다. 이러한 전자 소자 아키텍쳐(칩)는 on-chip memory processing unit일 수 있다. 메모리 유닛, ALU 및/또는 제어 유닛은 각각 독립적으로 상술한 실시예들에 따른 메모리 소 자를 포함할 수 있다. 도 27을 참고하면, 캐시 메모리(cache memory), ALU 및 제어 유닛이 중앙 처리 장치 (Central Processing Unit, CPU)을 구성할 수 있고, 캐시 메모리는 예를 들어 SRAM(static random access memory)으로 이루어질 수 있다. CPU와 별개로, 메인 메모리 및 보조 스토리지가 구 비될 수도 있고, 또한, 입출력 소자가 구비될 수 있다. 메인 메모리는, 예를 들어, 상술한 실시예 들에 따른 반도체 소자를 포함할 수 있다. 경우에 따라, 전자 소자 아키텍쳐(architecture)는 서브-유닛들(sub-units)의 구분없이, 하나의 칩에서 컴퓨팅 (computing) 단위 소자들과 메모리 단위 소자들이 상호 인접하는 형태로 구현될 수도 있다. 상술한 메모리 소자 및 이를 포함하는 전자 장치들은 도면에 도시된 실시예를 참고로 설명되었으나, 이는 예시 적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 그러므로 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려 되어야 한다. 권리범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모 든 차이점은 권리범위에 포함된 것으로 해석되어야 할 것이다."}
{"patent_id": "10-2023-0169845", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 예시적인 실시예에 따른 메모리 소자를 도시한 단면도이다. 도 2a는 (-) 전압 방향으로 임프린트된 강유전체층를 포함하는 커패시터를 도시한 것이다. 도 2b는 도 2a에 도시된 커패시터의 강유전체층에 대한 분극(P)-전압(V) 특성을 도시한 것이다. 도 3a는 (+) 전압 방향으로 임프린트된 강유전체층를 포함하는 커패시터를 도시한 것이다. 도 3b는 도 3a에 도시된 커패시터의 강유전체층에 대한 분극(P)-전압(V) 특성을 예시적으로 도시한 것이다. 도 4a는 (-) 전압 방향으로 임프린트된 제1 강유전체층 및 (+) 전압 방향으로 임프린트된 제2 강유전체층의 적 층 구조체를 포함하는 커패시터를 도시한 것이다. 도 4b는 도 4a에 도시된 커패시터의 제1 및 제2 강유전체층의 적층 구조체에 대한 분극(P)-전압(V) 특성을 예시 적으로 도시한 것이다. 도 5a는 도 1에 도시된 메모리 소자에 적용될 수 있는 제1 강유전체층의 예시적인 단면을 도시한 것이다. 도 5b는 도 1에 도시된 메모리 소자에 적용될 수 있는 제1 강유전체층의 다른 예시적인 단면을 도시한 것이다. 도 6a는 도 1에 도시된 메모리 소자에 적용될 수 있는 제2 강유전체층의 예시적인 단면을 도시한 것이다. 도 6b는 도 1에 도시된 메모리 소자에 적용될 수 있는 제2 강유전체층의 다른 예시적인 단면을 도시한 것이다. 도 7은 도 1에 도시된 메모리 소자에 적용될 수 있는 제1 강유전체층의 다른 예시적인 단면을 도시한 것이다. 도 8은 도 1에 도시된 메모리 소자에 적용될 수 있는 제2 강유전체층의 다른 예시적인 단면을 도시한 것이다. 도 9는 도 4b에 도시된 분극(P)-전압(V) 특성들 중 하나를 예시적으로 도시한 것이다. 도 10은 도 4a에 도시된 제1 및 제2 강유전체층의 적층 구조체에 대하여 임프린트 전압에 따라 구현될 수 있는 레벨 수(number of levels)를 예시적으로 도시한 것이다. 도 11은 다른 예시적인 실시예에 따른 메모리 소자를 도시한 단면도이다. 도 12는 또 다른 예시적인 실시예에 따른 메모리 소자를 도시한 단면도이다. 도 13은 또 다른 예시적인 실시예에 따른 메모리 소자를 도시한 단면도이다. 도 14a는 도 13에 도시된 제1,제2 및 제3 강유전체층의 적층 구조체을 포함하는 커패시터를 도시한 것이다. 도 14b는 도 14a에 도시된 제1,제2 및 제3 강유전체층의 적층 구조체에 대한 분극(P)-전압(V) 특성을 예시적으 로 도시한 것이다. 도 15는 도 14a에 도시된 제1,제2 및 제3 강유전체층의 적층 구조체에 임프린트 전압에 따라 구현될 수 있는 레 벨 수(number of levels)를 예시적으로 도시한 것이다. 도 16은 또 다른 예시적인 실시예에 따른 메모리 소자를 도시한 단면도이다.도 17은 또 다른 예시적인 실시예에 따른 메모리 소자를 도시한 단면도이다. 도 18은 또 다른 예시적인 실시예에 따른 메모리 소자를 도시한 단면도이다. 도 19는 예시적인 실시예에 따른 메모리 장치를 개략적으로 도시한 사시도이다. 도 20은 도 19에 도시된 메모리 장치의 셀 스트링(CS)의 단면을 도시한 것이다. 도 21은 예시적인 실시예에 따른 메모리 장치의 개략적인 회로도이다. 도 22는 예시적인 실시예에 따른 인공지능 소자의 개략적인 회로도이다. 도 23은 예시적인 실시예에 따른 디스플레이 구동 집적회로(display driver IC: DDI) 및 DDI를 구비하는 디스플 레이 장치의 개략적인 블록 다이어그램이다. 도 24는 예시적인 실시예에 따른 전자 장치의 블록 다이어그램이다. 도 25는 다른 예시적인 실시예에 따른 전자 장치의 블록 다이어그램이다. 도 26 및 도 27은 예시적인 실시예에 따른 전자 장치에 적용될 수 있는 소자 아키텍쳐(architecture)를 개략적 으로 보여주는 개념도이다."}
