TimeQuest Timing Analyzer report for pinta_barras
Wed Sep 13 11:24:02 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'sincro_vga:bloque1|aux_hsynch'
 12. Slow Model Setup: 'blique3|altpll_0|sd1|pll|clk[0]'
 13. Slow Model Hold: 'blique3|altpll_0|sd1|pll|clk[0]'
 14. Slow Model Hold: 'sincro_vga:bloque1|aux_hsynch'
 15. Slow Model Minimum Pulse Width: 'sincro_vga:bloque1|aux_hsynch'
 16. Slow Model Minimum Pulse Width: 'blique3|altpll_0|sd1|pll|clk[0]'
 17. Slow Model Minimum Pulse Width: 'clk'
 18. Clock to Output Times
 19. Minimum Clock to Output Times
 20. Fast Model Setup Summary
 21. Fast Model Hold Summary
 22. Fast Model Recovery Summary
 23. Fast Model Removal Summary
 24. Fast Model Minimum Pulse Width Summary
 25. Fast Model Setup: 'sincro_vga:bloque1|aux_hsynch'
 26. Fast Model Setup: 'blique3|altpll_0|sd1|pll|clk[0]'
 27. Fast Model Hold: 'blique3|altpll_0|sd1|pll|clk[0]'
 28. Fast Model Hold: 'sincro_vga:bloque1|aux_hsynch'
 29. Fast Model Minimum Pulse Width: 'sincro_vga:bloque1|aux_hsynch'
 30. Fast Model Minimum Pulse Width: 'blique3|altpll_0|sd1|pll|clk[0]'
 31. Fast Model Minimum Pulse Width: 'clk'
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Multicorner Timing Analysis Summary
 35. Clock to Output Times
 36. Minimum Clock to Output Times
 37. Setup Transfers
 38. Hold Transfers
 39. Report TCCS
 40. Report RSKM
 41. Unconstrained Paths
 42. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; pinta_barras                                                      ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                            ;
+---------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-----------------------------------+-------------------------------------+
; Clock Name                      ; Type      ; Period ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                            ; Targets                             ;
+---------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-----------------------------------+-------------------------------------+
; blique3|altpll_0|sd1|pll|clk[0] ; Generated ; 9.259  ; 108.0 MHz  ; 0.000 ; 4.629  ; 50.00      ; 1         ; 4           ;       ;        ;           ;            ; false    ; clk    ; blique3|altpll_0|sd1|pll|inclk[0] ; { blique3|altpll_0|sd1|pll|clk[0] } ;
; clk                             ; Base      ; 37.037 ; 27.0 MHz   ; 0.000 ; 18.518 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                   ; { clk }                             ;
; sincro_vga:bloque1|aux_hsynch   ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                   ; { sincro_vga:bloque1|aux_hsynch }   ;
+---------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-----------------------------------+-------------------------------------+


+-----------------------------------------------------------------------+
; Slow Model Fmax Summary                                               ;
+------------+-----------------+---------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                      ; Note ;
+------------+-----------------+---------------------------------+------+
; 222.37 MHz ; 222.37 MHz      ; blique3|altpll_0|sd1|pll|clk[0] ;      ;
; 367.51 MHz ; 367.51 MHz      ; sincro_vga:bloque1|aux_hsynch   ;      ;
+------------+-----------------+---------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------+
; Slow Model Setup Summary                                 ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; sincro_vga:bloque1|aux_hsynch   ; -1.721 ; -18.625       ;
; blique3|altpll_0|sd1|pll|clk[0] ; -0.106 ; -0.106        ;
+---------------------------------+--------+---------------+


+----------------------------------------------------------+
; Slow Model Hold Summary                                  ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; blique3|altpll_0|sd1|pll|clk[0] ; -0.123 ; -0.123        ;
; sincro_vga:bloque1|aux_hsynch   ; 0.391  ; 0.000         ;
+---------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                   ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; sincro_vga:bloque1|aux_hsynch   ; -0.500 ; -13.000       ;
; blique3|altpll_0|sd1|pll|clk[0] ; 3.629  ; 0.000         ;
; clk                             ; 18.518 ; 0.000         ;
+---------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'sincro_vga:bloque1|aux_hsynch'                                                                                                                                     ;
+--------+----------------------------------+----------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -1.721 ; sincro_vga:bloque1|cont_line[4]  ; sincro_vga:bloque1|aux_vsynch    ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.002      ; 2.759      ;
; -1.713 ; sincro_vga:bloque1|cont_line[3]  ; sincro_vga:bloque1|aux_vsynch    ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.002      ; 2.751      ;
; -1.665 ; sincro_vga:bloque1|cont_line[0]  ; sincro_vga:bloque1|aux_vsynch    ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.002      ; 2.703      ;
; -1.657 ; sincro_vga:bloque1|cont_line[1]  ; sincro_vga:bloque1|aux_vsynch    ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.002      ; 2.695      ;
; -1.620 ; sincro_vga:bloque1|cont_line[5]  ; sincro_vga:bloque1|aux_vsynch    ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.002      ; 2.658      ;
; -1.603 ; sincro_vga:bloque1|cont_line[4]  ; sincro_vga:bloque1|visible_line  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.002      ; 2.641      ;
; -1.577 ; sincro_vga:bloque1|cont_line[6]  ; sincro_vga:bloque1|aux_vsynch    ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.002      ; 2.615      ;
; -1.570 ; sincro_vga:bloque1|cont_line[7]  ; sincro_vga:bloque1|aux_vsynch    ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.002      ; 2.608      ;
; -1.555 ; sincro_vga:bloque1|cont_line[2]  ; sincro_vga:bloque1|aux_vsynch    ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.002      ; 2.593      ;
; -1.547 ; sincro_vga:bloque1|cont_line[0]  ; sincro_vga:bloque1|visible_line  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.002      ; 2.585      ;
; -1.462 ; sincro_vga:bloque1|cont_line[1]  ; sincro_vga:bloque1|visible_line  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.002      ; 2.500      ;
; -1.452 ; sincro_vga:bloque1|cont_line[7]  ; sincro_vga:bloque1|visible_line  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.002      ; 2.490      ;
; -1.431 ; sincro_vga:bloque1|cont_line[9]  ; sincro_vga:bloque1|aux_vsynch    ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.002      ; 2.469      ;
; -1.420 ; sincro_vga:bloque1|cont_line[6]  ; sincro_vga:bloque1|visible_line  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.002      ; 2.458      ;
; -1.391 ; sincro_vga:bloque1|cont_line[4]  ; sincro_vga:bloque1|cont_line[0]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 2.427      ;
; -1.391 ; sincro_vga:bloque1|cont_line[4]  ; sincro_vga:bloque1|cont_line[1]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 2.427      ;
; -1.391 ; sincro_vga:bloque1|cont_line[4]  ; sincro_vga:bloque1|cont_line[2]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 2.427      ;
; -1.391 ; sincro_vga:bloque1|cont_line[4]  ; sincro_vga:bloque1|cont_line[3]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 2.427      ;
; -1.391 ; sincro_vga:bloque1|cont_line[4]  ; sincro_vga:bloque1|cont_line[4]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 2.427      ;
; -1.391 ; sincro_vga:bloque1|cont_line[4]  ; sincro_vga:bloque1|cont_line[5]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 2.427      ;
; -1.391 ; sincro_vga:bloque1|cont_line[4]  ; sincro_vga:bloque1|cont_line[6]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 2.427      ;
; -1.391 ; sincro_vga:bloque1|cont_line[4]  ; sincro_vga:bloque1|cont_line[7]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 2.427      ;
; -1.391 ; sincro_vga:bloque1|cont_line[4]  ; sincro_vga:bloque1|cont_line[8]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 2.427      ;
; -1.391 ; sincro_vga:bloque1|cont_line[4]  ; sincro_vga:bloque1|cont_line[9]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 2.427      ;
; -1.391 ; sincro_vga:bloque1|cont_line[4]  ; sincro_vga:bloque1|cont_line[10] ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 2.427      ;
; -1.380 ; sincro_vga:bloque1|cont_line[3]  ; sincro_vga:bloque1|visible_line  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.002      ; 2.418      ;
; -1.335 ; sincro_vga:bloque1|cont_line[0]  ; sincro_vga:bloque1|cont_line[0]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 2.371      ;
; -1.335 ; sincro_vga:bloque1|cont_line[0]  ; sincro_vga:bloque1|cont_line[1]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 2.371      ;
; -1.335 ; sincro_vga:bloque1|cont_line[0]  ; sincro_vga:bloque1|cont_line[2]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 2.371      ;
; -1.335 ; sincro_vga:bloque1|cont_line[0]  ; sincro_vga:bloque1|cont_line[3]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 2.371      ;
; -1.335 ; sincro_vga:bloque1|cont_line[0]  ; sincro_vga:bloque1|cont_line[4]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 2.371      ;
; -1.335 ; sincro_vga:bloque1|cont_line[0]  ; sincro_vga:bloque1|cont_line[5]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 2.371      ;
; -1.335 ; sincro_vga:bloque1|cont_line[0]  ; sincro_vga:bloque1|cont_line[6]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 2.371      ;
; -1.335 ; sincro_vga:bloque1|cont_line[0]  ; sincro_vga:bloque1|cont_line[7]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 2.371      ;
; -1.335 ; sincro_vga:bloque1|cont_line[0]  ; sincro_vga:bloque1|cont_line[8]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 2.371      ;
; -1.335 ; sincro_vga:bloque1|cont_line[0]  ; sincro_vga:bloque1|cont_line[9]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 2.371      ;
; -1.335 ; sincro_vga:bloque1|cont_line[0]  ; sincro_vga:bloque1|cont_line[10] ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 2.371      ;
; -1.333 ; sincro_vga:bloque1|cont_line[2]  ; sincro_vga:bloque1|visible_line  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.002      ; 2.371      ;
; -1.313 ; sincro_vga:bloque1|cont_line[9]  ; sincro_vga:bloque1|visible_line  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.002      ; 2.351      ;
; -1.310 ; sincro_vga:bloque1|cont_line[8]  ; sincro_vga:bloque1|aux_vsynch    ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.002      ; 2.348      ;
; -1.287 ; sincro_vga:bloque1|cont_line[5]  ; sincro_vga:bloque1|visible_line  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.002      ; 2.325      ;
; -1.250 ; sincro_vga:bloque1|cont_line[1]  ; sincro_vga:bloque1|cont_line[0]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 2.286      ;
; -1.250 ; sincro_vga:bloque1|cont_line[1]  ; sincro_vga:bloque1|cont_line[1]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 2.286      ;
; -1.250 ; sincro_vga:bloque1|cont_line[1]  ; sincro_vga:bloque1|cont_line[2]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 2.286      ;
; -1.250 ; sincro_vga:bloque1|cont_line[1]  ; sincro_vga:bloque1|cont_line[3]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 2.286      ;
; -1.250 ; sincro_vga:bloque1|cont_line[1]  ; sincro_vga:bloque1|cont_line[4]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 2.286      ;
; -1.250 ; sincro_vga:bloque1|cont_line[1]  ; sincro_vga:bloque1|cont_line[5]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 2.286      ;
; -1.250 ; sincro_vga:bloque1|cont_line[1]  ; sincro_vga:bloque1|cont_line[6]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 2.286      ;
; -1.250 ; sincro_vga:bloque1|cont_line[1]  ; sincro_vga:bloque1|cont_line[7]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 2.286      ;
; -1.250 ; sincro_vga:bloque1|cont_line[1]  ; sincro_vga:bloque1|cont_line[8]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 2.286      ;
; -1.250 ; sincro_vga:bloque1|cont_line[1]  ; sincro_vga:bloque1|cont_line[9]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 2.286      ;
; -1.250 ; sincro_vga:bloque1|cont_line[1]  ; sincro_vga:bloque1|cont_line[10] ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 2.286      ;
; -1.247 ; sincro_vga:bloque1|cont_line[10] ; sincro_vga:bloque1|aux_vsynch    ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.002      ; 2.285      ;
; -1.240 ; sincro_vga:bloque1|cont_line[7]  ; sincro_vga:bloque1|cont_line[0]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 2.276      ;
; -1.240 ; sincro_vga:bloque1|cont_line[7]  ; sincro_vga:bloque1|cont_line[1]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 2.276      ;
; -1.240 ; sincro_vga:bloque1|cont_line[7]  ; sincro_vga:bloque1|cont_line[2]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 2.276      ;
; -1.240 ; sincro_vga:bloque1|cont_line[7]  ; sincro_vga:bloque1|cont_line[3]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 2.276      ;
; -1.240 ; sincro_vga:bloque1|cont_line[7]  ; sincro_vga:bloque1|cont_line[4]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 2.276      ;
; -1.240 ; sincro_vga:bloque1|cont_line[7]  ; sincro_vga:bloque1|cont_line[5]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 2.276      ;
; -1.240 ; sincro_vga:bloque1|cont_line[7]  ; sincro_vga:bloque1|cont_line[6]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 2.276      ;
; -1.240 ; sincro_vga:bloque1|cont_line[7]  ; sincro_vga:bloque1|cont_line[7]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 2.276      ;
; -1.240 ; sincro_vga:bloque1|cont_line[7]  ; sincro_vga:bloque1|cont_line[8]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 2.276      ;
; -1.240 ; sincro_vga:bloque1|cont_line[7]  ; sincro_vga:bloque1|cont_line[9]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 2.276      ;
; -1.240 ; sincro_vga:bloque1|cont_line[7]  ; sincro_vga:bloque1|cont_line[10] ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 2.276      ;
; -1.208 ; sincro_vga:bloque1|cont_line[6]  ; sincro_vga:bloque1|cont_line[0]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 2.244      ;
; -1.208 ; sincro_vga:bloque1|cont_line[6]  ; sincro_vga:bloque1|cont_line[1]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 2.244      ;
; -1.208 ; sincro_vga:bloque1|cont_line[6]  ; sincro_vga:bloque1|cont_line[2]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 2.244      ;
; -1.208 ; sincro_vga:bloque1|cont_line[6]  ; sincro_vga:bloque1|cont_line[3]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 2.244      ;
; -1.208 ; sincro_vga:bloque1|cont_line[6]  ; sincro_vga:bloque1|cont_line[4]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 2.244      ;
; -1.208 ; sincro_vga:bloque1|cont_line[6]  ; sincro_vga:bloque1|cont_line[5]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 2.244      ;
; -1.208 ; sincro_vga:bloque1|cont_line[6]  ; sincro_vga:bloque1|cont_line[6]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 2.244      ;
; -1.208 ; sincro_vga:bloque1|cont_line[6]  ; sincro_vga:bloque1|cont_line[7]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 2.244      ;
; -1.208 ; sincro_vga:bloque1|cont_line[6]  ; sincro_vga:bloque1|cont_line[8]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 2.244      ;
; -1.208 ; sincro_vga:bloque1|cont_line[6]  ; sincro_vga:bloque1|cont_line[9]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 2.244      ;
; -1.208 ; sincro_vga:bloque1|cont_line[6]  ; sincro_vga:bloque1|cont_line[10] ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 2.244      ;
; -1.192 ; sincro_vga:bloque1|cont_line[8]  ; sincro_vga:bloque1|visible_line  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.002      ; 2.230      ;
; -1.186 ; sincro_vga:bloque1|cont_line[2]  ; sincro_vga:bloque1|cont_line[10] ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 2.222      ;
; -1.129 ; sincro_vga:bloque1|cont_line[10] ; sincro_vga:bloque1|visible_line  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.002      ; 2.167      ;
; -1.121 ; sincro_vga:bloque1|cont_line[2]  ; sincro_vga:bloque1|cont_line[0]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 2.157      ;
; -1.121 ; sincro_vga:bloque1|cont_line[2]  ; sincro_vga:bloque1|cont_line[1]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 2.157      ;
; -1.121 ; sincro_vga:bloque1|cont_line[2]  ; sincro_vga:bloque1|cont_line[2]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 2.157      ;
; -1.121 ; sincro_vga:bloque1|cont_line[2]  ; sincro_vga:bloque1|cont_line[3]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 2.157      ;
; -1.121 ; sincro_vga:bloque1|cont_line[2]  ; sincro_vga:bloque1|cont_line[4]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 2.157      ;
; -1.121 ; sincro_vga:bloque1|cont_line[2]  ; sincro_vga:bloque1|cont_line[5]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 2.157      ;
; -1.121 ; sincro_vga:bloque1|cont_line[2]  ; sincro_vga:bloque1|cont_line[6]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 2.157      ;
; -1.121 ; sincro_vga:bloque1|cont_line[2]  ; sincro_vga:bloque1|cont_line[7]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 2.157      ;
; -1.121 ; sincro_vga:bloque1|cont_line[2]  ; sincro_vga:bloque1|cont_line[8]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 2.157      ;
; -1.121 ; sincro_vga:bloque1|cont_line[2]  ; sincro_vga:bloque1|cont_line[9]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 2.157      ;
; -1.101 ; sincro_vga:bloque1|cont_line[9]  ; sincro_vga:bloque1|cont_line[0]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 2.137      ;
; -1.101 ; sincro_vga:bloque1|cont_line[9]  ; sincro_vga:bloque1|cont_line[1]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 2.137      ;
; -1.101 ; sincro_vga:bloque1|cont_line[9]  ; sincro_vga:bloque1|cont_line[2]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 2.137      ;
; -1.101 ; sincro_vga:bloque1|cont_line[9]  ; sincro_vga:bloque1|cont_line[3]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 2.137      ;
; -1.101 ; sincro_vga:bloque1|cont_line[9]  ; sincro_vga:bloque1|cont_line[4]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 2.137      ;
; -1.101 ; sincro_vga:bloque1|cont_line[9]  ; sincro_vga:bloque1|cont_line[5]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 2.137      ;
; -1.101 ; sincro_vga:bloque1|cont_line[9]  ; sincro_vga:bloque1|cont_line[6]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 2.137      ;
; -1.101 ; sincro_vga:bloque1|cont_line[9]  ; sincro_vga:bloque1|cont_line[7]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 2.137      ;
; -1.101 ; sincro_vga:bloque1|cont_line[9]  ; sincro_vga:bloque1|cont_line[8]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 2.137      ;
; -1.101 ; sincro_vga:bloque1|cont_line[9]  ; sincro_vga:bloque1|cont_line[9]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 2.137      ;
; -1.101 ; sincro_vga:bloque1|cont_line[9]  ; sincro_vga:bloque1|cont_line[10] ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 2.137      ;
; -0.980 ; sincro_vga:bloque1|cont_line[8]  ; sincro_vga:bloque1|cont_line[0]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 2.016      ;
+--------+----------------------------------+----------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'blique3|altpll_0|sd1|pll|clk[0]'                                                                                                                                     ;
+--------+---------------------------------+---------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -0.106 ; sincro_vga:bloque1|aux_hsynch   ; sincro_vga:bloque1|aux_hsynch   ; sincro_vga:bloque1|aux_hsynch   ; blique3|altpll_0|sd1|pll|clk[0] ; 0.001        ; 0.264      ; 0.657      ;
; -0.106 ; sincro_vga:bloque1|aux_hsynch   ; sincro_vga:bloque1|aux_hsynch   ; sincro_vga:bloque1|aux_hsynch   ; blique3|altpll_0|sd1|pll|clk[0] ; 0.001        ; 0.264      ; 0.657      ;
; 4.762  ; sincro_vga:bloque1|cont_pxl[9]  ; sincro_vga:bloque1|aux_hsynch   ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.012      ; 4.545      ;
; 4.906  ; sincro_vga:bloque1|cont_pxl[8]  ; sincro_vga:bloque1|aux_hsynch   ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.012      ; 4.401      ;
; 5.018  ; sincro_vga:bloque1|cont_pxl[2]  ; sincro_vga:bloque1|aux_hsynch   ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.012      ; 4.289      ;
; 5.056  ; sincro_vga:bloque1|cont_pxl[1]  ; sincro_vga:bloque1|aux_hsynch   ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.012      ; 4.251      ;
; 5.087  ; sincro_vga:bloque1|cont_pxl[7]  ; sincro_vga:bloque1|aux_hsynch   ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.012      ; 4.220      ;
; 5.116  ; sincro_vga:bloque1|cont_pxl[4]  ; sincro_vga:bloque1|aux_hsynch   ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.012      ; 4.191      ;
; 5.214  ; sincro_vga:bloque1|cont_pxl[2]  ; sincro_vga:bloque1|cont_pxl[0]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 4.081      ;
; 5.214  ; sincro_vga:bloque1|cont_pxl[2]  ; sincro_vga:bloque1|cont_pxl[1]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 4.081      ;
; 5.214  ; sincro_vga:bloque1|cont_pxl[2]  ; sincro_vga:bloque1|cont_pxl[2]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 4.081      ;
; 5.214  ; sincro_vga:bloque1|cont_pxl[2]  ; sincro_vga:bloque1|cont_pxl[3]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 4.081      ;
; 5.214  ; sincro_vga:bloque1|cont_pxl[2]  ; sincro_vga:bloque1|cont_pxl[4]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 4.081      ;
; 5.214  ; sincro_vga:bloque1|cont_pxl[2]  ; sincro_vga:bloque1|cont_pxl[5]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 4.081      ;
; 5.214  ; sincro_vga:bloque1|cont_pxl[2]  ; sincro_vga:bloque1|cont_pxl[6]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 4.081      ;
; 5.214  ; sincro_vga:bloque1|cont_pxl[2]  ; sincro_vga:bloque1|cont_pxl[7]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 4.081      ;
; 5.214  ; sincro_vga:bloque1|cont_pxl[2]  ; sincro_vga:bloque1|cont_pxl[9]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 4.081      ;
; 5.214  ; sincro_vga:bloque1|cont_pxl[2]  ; sincro_vga:bloque1|cont_pxl[10] ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 4.081      ;
; 5.214  ; sincro_vga:bloque1|cont_pxl[2]  ; sincro_vga:bloque1|cont_pxl[8]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 4.081      ;
; 5.252  ; sincro_vga:bloque1|cont_pxl[1]  ; sincro_vga:bloque1|cont_pxl[0]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 4.043      ;
; 5.252  ; sincro_vga:bloque1|cont_pxl[1]  ; sincro_vga:bloque1|cont_pxl[1]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 4.043      ;
; 5.252  ; sincro_vga:bloque1|cont_pxl[1]  ; sincro_vga:bloque1|cont_pxl[2]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 4.043      ;
; 5.252  ; sincro_vga:bloque1|cont_pxl[1]  ; sincro_vga:bloque1|cont_pxl[3]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 4.043      ;
; 5.252  ; sincro_vga:bloque1|cont_pxl[1]  ; sincro_vga:bloque1|cont_pxl[4]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 4.043      ;
; 5.252  ; sincro_vga:bloque1|cont_pxl[1]  ; sincro_vga:bloque1|cont_pxl[5]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 4.043      ;
; 5.252  ; sincro_vga:bloque1|cont_pxl[1]  ; sincro_vga:bloque1|cont_pxl[6]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 4.043      ;
; 5.252  ; sincro_vga:bloque1|cont_pxl[1]  ; sincro_vga:bloque1|cont_pxl[7]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 4.043      ;
; 5.252  ; sincro_vga:bloque1|cont_pxl[1]  ; sincro_vga:bloque1|cont_pxl[9]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 4.043      ;
; 5.252  ; sincro_vga:bloque1|cont_pxl[1]  ; sincro_vga:bloque1|cont_pxl[10] ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 4.043      ;
; 5.252  ; sincro_vga:bloque1|cont_pxl[1]  ; sincro_vga:bloque1|cont_pxl[8]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 4.043      ;
; 5.269  ; sincro_vga:bloque1|cont_pxl[3]  ; sincro_vga:bloque1|aux_hsynch   ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.012      ; 4.038      ;
; 5.312  ; sincro_vga:bloque1|cont_pxl[4]  ; sincro_vga:bloque1|cont_pxl[0]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 3.983      ;
; 5.312  ; sincro_vga:bloque1|cont_pxl[4]  ; sincro_vga:bloque1|cont_pxl[1]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 3.983      ;
; 5.312  ; sincro_vga:bloque1|cont_pxl[4]  ; sincro_vga:bloque1|cont_pxl[2]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 3.983      ;
; 5.312  ; sincro_vga:bloque1|cont_pxl[4]  ; sincro_vga:bloque1|cont_pxl[3]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 3.983      ;
; 5.312  ; sincro_vga:bloque1|cont_pxl[4]  ; sincro_vga:bloque1|cont_pxl[4]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 3.983      ;
; 5.312  ; sincro_vga:bloque1|cont_pxl[4]  ; sincro_vga:bloque1|cont_pxl[5]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 3.983      ;
; 5.312  ; sincro_vga:bloque1|cont_pxl[4]  ; sincro_vga:bloque1|cont_pxl[6]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 3.983      ;
; 5.312  ; sincro_vga:bloque1|cont_pxl[4]  ; sincro_vga:bloque1|cont_pxl[7]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 3.983      ;
; 5.312  ; sincro_vga:bloque1|cont_pxl[4]  ; sincro_vga:bloque1|cont_pxl[9]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 3.983      ;
; 5.312  ; sincro_vga:bloque1|cont_pxl[4]  ; sincro_vga:bloque1|cont_pxl[10] ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 3.983      ;
; 5.312  ; sincro_vga:bloque1|cont_pxl[4]  ; sincro_vga:bloque1|cont_pxl[8]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 3.983      ;
; 5.332  ; sincro_vga:bloque1|cont_pxl[6]  ; sincro_vga:bloque1|aux_hsynch   ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.012      ; 3.975      ;
; 5.426  ; sincro_vga:bloque1|cont_pxl[5]  ; sincro_vga:bloque1|aux_hsynch   ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.012      ; 3.881      ;
; 5.448  ; sincro_vga:bloque1|cont_pxl[2]  ; sincro_vga:bloque1|visible_pxl  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.003      ; 3.850      ;
; 5.486  ; sincro_vga:bloque1|cont_pxl[1]  ; sincro_vga:bloque1|visible_pxl  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.003      ; 3.812      ;
; 5.546  ; sincro_vga:bloque1|cont_pxl[4]  ; sincro_vga:bloque1|visible_pxl  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.003      ; 3.752      ;
; 5.572  ; sincro_vga:bloque1|cont_pxl[3]  ; sincro_vga:bloque1|cont_pxl[0]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 3.723      ;
; 5.572  ; sincro_vga:bloque1|cont_pxl[3]  ; sincro_vga:bloque1|cont_pxl[1]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 3.723      ;
; 5.572  ; sincro_vga:bloque1|cont_pxl[3]  ; sincro_vga:bloque1|cont_pxl[2]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 3.723      ;
; 5.572  ; sincro_vga:bloque1|cont_pxl[3]  ; sincro_vga:bloque1|cont_pxl[3]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 3.723      ;
; 5.572  ; sincro_vga:bloque1|cont_pxl[3]  ; sincro_vga:bloque1|cont_pxl[4]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 3.723      ;
; 5.572  ; sincro_vga:bloque1|cont_pxl[3]  ; sincro_vga:bloque1|cont_pxl[5]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 3.723      ;
; 5.572  ; sincro_vga:bloque1|cont_pxl[3]  ; sincro_vga:bloque1|cont_pxl[6]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 3.723      ;
; 5.572  ; sincro_vga:bloque1|cont_pxl[3]  ; sincro_vga:bloque1|cont_pxl[7]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 3.723      ;
; 5.572  ; sincro_vga:bloque1|cont_pxl[3]  ; sincro_vga:bloque1|cont_pxl[9]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 3.723      ;
; 5.572  ; sincro_vga:bloque1|cont_pxl[3]  ; sincro_vga:bloque1|cont_pxl[10] ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 3.723      ;
; 5.572  ; sincro_vga:bloque1|cont_pxl[3]  ; sincro_vga:bloque1|cont_pxl[8]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 3.723      ;
; 5.634  ; sincro_vga:bloque1|cont_pxl[9]  ; sincro_vga:bloque1|visible_pxl  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.003      ; 3.664      ;
; 5.778  ; sincro_vga:bloque1|cont_pxl[8]  ; sincro_vga:bloque1|visible_pxl  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.003      ; 3.520      ;
; 5.806  ; sincro_vga:bloque1|cont_pxl[3]  ; sincro_vga:bloque1|visible_pxl  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.003      ; 3.492      ;
; 5.851  ; sincro_vga:bloque1|cont_pxl[0]  ; sincro_vga:bloque1|aux_hsynch   ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.012      ; 3.456      ;
; 5.959  ; sincro_vga:bloque1|cont_pxl[7]  ; sincro_vga:bloque1|visible_pxl  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.003      ; 3.339      ;
; 6.006  ; sincro_vga:bloque1|cont_pxl[6]  ; sincro_vga:bloque1|cont_pxl[0]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 3.289      ;
; 6.006  ; sincro_vga:bloque1|cont_pxl[6]  ; sincro_vga:bloque1|cont_pxl[1]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 3.289      ;
; 6.006  ; sincro_vga:bloque1|cont_pxl[6]  ; sincro_vga:bloque1|cont_pxl[2]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 3.289      ;
; 6.006  ; sincro_vga:bloque1|cont_pxl[6]  ; sincro_vga:bloque1|cont_pxl[3]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 3.289      ;
; 6.006  ; sincro_vga:bloque1|cont_pxl[6]  ; sincro_vga:bloque1|cont_pxl[4]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 3.289      ;
; 6.006  ; sincro_vga:bloque1|cont_pxl[6]  ; sincro_vga:bloque1|cont_pxl[5]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 3.289      ;
; 6.006  ; sincro_vga:bloque1|cont_pxl[6]  ; sincro_vga:bloque1|cont_pxl[6]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 3.289      ;
; 6.006  ; sincro_vga:bloque1|cont_pxl[6]  ; sincro_vga:bloque1|cont_pxl[7]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 3.289      ;
; 6.006  ; sincro_vga:bloque1|cont_pxl[6]  ; sincro_vga:bloque1|cont_pxl[9]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 3.289      ;
; 6.006  ; sincro_vga:bloque1|cont_pxl[6]  ; sincro_vga:bloque1|cont_pxl[10] ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 3.289      ;
; 6.006  ; sincro_vga:bloque1|cont_pxl[6]  ; sincro_vga:bloque1|cont_pxl[8]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 3.289      ;
; 6.126  ; sincro_vga:bloque1|cont_pxl[5]  ; sincro_vga:bloque1|cont_pxl[0]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 3.169      ;
; 6.126  ; sincro_vga:bloque1|cont_pxl[5]  ; sincro_vga:bloque1|cont_pxl[1]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 3.169      ;
; 6.126  ; sincro_vga:bloque1|cont_pxl[5]  ; sincro_vga:bloque1|cont_pxl[2]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 3.169      ;
; 6.126  ; sincro_vga:bloque1|cont_pxl[5]  ; sincro_vga:bloque1|cont_pxl[3]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 3.169      ;
; 6.126  ; sincro_vga:bloque1|cont_pxl[5]  ; sincro_vga:bloque1|cont_pxl[4]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 3.169      ;
; 6.126  ; sincro_vga:bloque1|cont_pxl[5]  ; sincro_vga:bloque1|cont_pxl[5]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 3.169      ;
; 6.126  ; sincro_vga:bloque1|cont_pxl[5]  ; sincro_vga:bloque1|cont_pxl[6]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 3.169      ;
; 6.126  ; sincro_vga:bloque1|cont_pxl[5]  ; sincro_vga:bloque1|cont_pxl[7]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 3.169      ;
; 6.126  ; sincro_vga:bloque1|cont_pxl[5]  ; sincro_vga:bloque1|cont_pxl[9]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 3.169      ;
; 6.126  ; sincro_vga:bloque1|cont_pxl[5]  ; sincro_vga:bloque1|cont_pxl[10] ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 3.169      ;
; 6.126  ; sincro_vga:bloque1|cont_pxl[5]  ; sincro_vga:bloque1|cont_pxl[8]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 3.169      ;
; 6.204  ; sincro_vga:bloque1|cont_pxl[6]  ; sincro_vga:bloque1|visible_pxl  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.003      ; 3.094      ;
; 6.251  ; sincro_vga:bloque1|cont_pxl[7]  ; sincro_vga:bloque1|cont_pxl[0]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 3.044      ;
; 6.251  ; sincro_vga:bloque1|cont_pxl[7]  ; sincro_vga:bloque1|cont_pxl[1]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 3.044      ;
; 6.251  ; sincro_vga:bloque1|cont_pxl[7]  ; sincro_vga:bloque1|cont_pxl[2]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 3.044      ;
; 6.251  ; sincro_vga:bloque1|cont_pxl[7]  ; sincro_vga:bloque1|cont_pxl[3]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 3.044      ;
; 6.251  ; sincro_vga:bloque1|cont_pxl[7]  ; sincro_vga:bloque1|cont_pxl[4]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 3.044      ;
; 6.251  ; sincro_vga:bloque1|cont_pxl[7]  ; sincro_vga:bloque1|cont_pxl[5]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 3.044      ;
; 6.251  ; sincro_vga:bloque1|cont_pxl[7]  ; sincro_vga:bloque1|cont_pxl[6]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 3.044      ;
; 6.251  ; sincro_vga:bloque1|cont_pxl[7]  ; sincro_vga:bloque1|cont_pxl[7]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 3.044      ;
; 6.251  ; sincro_vga:bloque1|cont_pxl[7]  ; sincro_vga:bloque1|cont_pxl[9]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 3.044      ;
; 6.251  ; sincro_vga:bloque1|cont_pxl[7]  ; sincro_vga:bloque1|cont_pxl[10] ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 3.044      ;
; 6.251  ; sincro_vga:bloque1|cont_pxl[7]  ; sincro_vga:bloque1|cont_pxl[8]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 3.044      ;
; 6.298  ; sincro_vga:bloque1|cont_pxl[5]  ; sincro_vga:bloque1|visible_pxl  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.003      ; 3.000      ;
; 6.491  ; sincro_vga:bloque1|cont_pxl[10] ; sincro_vga:bloque1|aux_hsynch   ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.012      ; 2.816      ;
; 6.610  ; sincro_vga:bloque1|cont_pxl[9]  ; sincro_vga:bloque1|cont_pxl[0]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 2.685      ;
+--------+---------------------------------+---------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'blique3|altpll_0|sd1|pll|clk[0]'                                                                                                                                      ;
+--------+---------------------------------+---------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -0.123 ; sincro_vga:bloque1|aux_hsynch   ; sincro_vga:bloque1|aux_hsynch   ; sincro_vga:bloque1|aux_hsynch   ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.264      ; 0.657      ;
; -0.123 ; sincro_vga:bloque1|aux_hsynch   ; sincro_vga:bloque1|aux_hsynch   ; sincro_vga:bloque1|aux_hsynch   ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.264      ; 0.657      ;
; 0.391  ; sincro_vga:bloque1|visible_pxl  ; sincro_vga:bloque1|visible_pxl  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.555  ; sincro_vga:bloque1|cont_pxl[10] ; sincro_vga:bloque1|cont_pxl[10] ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.821      ;
; 0.806  ; sincro_vga:bloque1|cont_pxl[4]  ; sincro_vga:bloque1|cont_pxl[4]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.072      ;
; 0.809  ; sincro_vga:bloque1|cont_pxl[6]  ; sincro_vga:bloque1|cont_pxl[6]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.075      ;
; 0.813  ; sincro_vga:bloque1|cont_pxl[2]  ; sincro_vga:bloque1|cont_pxl[2]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.079      ;
; 0.821  ; sincro_vga:bloque1|cont_pxl[9]  ; sincro_vga:bloque1|cont_pxl[9]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.087      ;
; 0.824  ; sincro_vga:bloque1|cont_pxl[8]  ; sincro_vga:bloque1|cont_pxl[8]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.090      ;
; 0.850  ; sincro_vga:bloque1|cont_pxl[1]  ; sincro_vga:bloque1|cont_pxl[1]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.116      ;
; 0.851  ; sincro_vga:bloque1|cont_pxl[3]  ; sincro_vga:bloque1|cont_pxl[3]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.117      ;
; 0.852  ; sincro_vga:bloque1|cont_pxl[5]  ; sincro_vga:bloque1|cont_pxl[5]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.118      ;
; 0.852  ; sincro_vga:bloque1|cont_pxl[7]  ; sincro_vga:bloque1|cont_pxl[7]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.118      ;
; 0.853  ; sincro_vga:bloque1|cont_pxl[0]  ; sincro_vga:bloque1|cont_pxl[0]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.119      ;
; 1.189  ; sincro_vga:bloque1|cont_pxl[4]  ; sincro_vga:bloque1|cont_pxl[5]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.455      ;
; 1.192  ; sincro_vga:bloque1|cont_pxl[6]  ; sincro_vga:bloque1|cont_pxl[7]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.458      ;
; 1.204  ; sincro_vga:bloque1|cont_pxl[9]  ; sincro_vga:bloque1|cont_pxl[10] ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.470      ;
; 1.207  ; sincro_vga:bloque1|cont_pxl[8]  ; sincro_vga:bloque1|cont_pxl[9]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.473      ;
; 1.236  ; sincro_vga:bloque1|cont_pxl[1]  ; sincro_vga:bloque1|cont_pxl[2]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.502      ;
; 1.237  ; sincro_vga:bloque1|cont_pxl[3]  ; sincro_vga:bloque1|cont_pxl[4]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.503      ;
; 1.238  ; sincro_vga:bloque1|cont_pxl[5]  ; sincro_vga:bloque1|cont_pxl[6]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.504      ;
; 1.238  ; sincro_vga:bloque1|cont_pxl[7]  ; sincro_vga:bloque1|cont_pxl[8]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.504      ;
; 1.239  ; sincro_vga:bloque1|cont_pxl[0]  ; sincro_vga:bloque1|cont_pxl[1]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.505      ;
; 1.260  ; sincro_vga:bloque1|cont_pxl[4]  ; sincro_vga:bloque1|cont_pxl[6]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.526      ;
; 1.263  ; sincro_vga:bloque1|cont_pxl[6]  ; sincro_vga:bloque1|cont_pxl[8]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.529      ;
; 1.278  ; sincro_vga:bloque1|cont_pxl[8]  ; sincro_vga:bloque1|cont_pxl[10] ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.544      ;
; 1.288  ; sincro_vga:bloque1|cont_pxl[2]  ; sincro_vga:bloque1|cont_pxl[3]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.554      ;
; 1.308  ; sincro_vga:bloque1|cont_pxl[3]  ; sincro_vga:bloque1|cont_pxl[5]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.574      ;
; 1.309  ; sincro_vga:bloque1|cont_pxl[5]  ; sincro_vga:bloque1|cont_pxl[7]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.575      ;
; 1.309  ; sincro_vga:bloque1|cont_pxl[7]  ; sincro_vga:bloque1|cont_pxl[9]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.575      ;
; 1.310  ; sincro_vga:bloque1|cont_pxl[0]  ; sincro_vga:bloque1|cont_pxl[2]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.576      ;
; 1.331  ; sincro_vga:bloque1|cont_pxl[4]  ; sincro_vga:bloque1|cont_pxl[7]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.597      ;
; 1.334  ; sincro_vga:bloque1|cont_pxl[6]  ; sincro_vga:bloque1|cont_pxl[9]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.600      ;
; 1.359  ; sincro_vga:bloque1|cont_pxl[2]  ; sincro_vga:bloque1|cont_pxl[4]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.625      ;
; 1.379  ; sincro_vga:bloque1|cont_pxl[3]  ; sincro_vga:bloque1|cont_pxl[6]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.645      ;
; 1.380  ; sincro_vga:bloque1|cont_pxl[5]  ; sincro_vga:bloque1|cont_pxl[8]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.646      ;
; 1.380  ; sincro_vga:bloque1|cont_pxl[7]  ; sincro_vga:bloque1|cont_pxl[10] ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.646      ;
; 1.395  ; sincro_vga:bloque1|cont_pxl[1]  ; sincro_vga:bloque1|cont_pxl[3]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.661      ;
; 1.402  ; sincro_vga:bloque1|cont_pxl[4]  ; sincro_vga:bloque1|cont_pxl[8]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.668      ;
; 1.405  ; sincro_vga:bloque1|cont_pxl[6]  ; sincro_vga:bloque1|cont_pxl[10] ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.671      ;
; 1.430  ; sincro_vga:bloque1|cont_pxl[2]  ; sincro_vga:bloque1|cont_pxl[5]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.696      ;
; 1.450  ; sincro_vga:bloque1|cont_pxl[3]  ; sincro_vga:bloque1|cont_pxl[7]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.716      ;
; 1.451  ; sincro_vga:bloque1|cont_pxl[5]  ; sincro_vga:bloque1|cont_pxl[9]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.717      ;
; 1.466  ; sincro_vga:bloque1|cont_pxl[1]  ; sincro_vga:bloque1|cont_pxl[4]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.732      ;
; 1.469  ; sincro_vga:bloque1|cont_pxl[0]  ; sincro_vga:bloque1|cont_pxl[3]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.735      ;
; 1.473  ; sincro_vga:bloque1|cont_pxl[4]  ; sincro_vga:bloque1|cont_pxl[9]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.739      ;
; 1.501  ; sincro_vga:bloque1|cont_pxl[2]  ; sincro_vga:bloque1|cont_pxl[6]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.767      ;
; 1.521  ; sincro_vga:bloque1|cont_pxl[3]  ; sincro_vga:bloque1|cont_pxl[8]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.787      ;
; 1.522  ; sincro_vga:bloque1|cont_pxl[5]  ; sincro_vga:bloque1|cont_pxl[10] ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.788      ;
; 1.537  ; sincro_vga:bloque1|cont_pxl[1]  ; sincro_vga:bloque1|cont_pxl[5]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.803      ;
; 1.540  ; sincro_vga:bloque1|cont_pxl[0]  ; sincro_vga:bloque1|cont_pxl[4]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.806      ;
; 1.544  ; sincro_vga:bloque1|cont_pxl[4]  ; sincro_vga:bloque1|cont_pxl[10] ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.810      ;
; 1.572  ; sincro_vga:bloque1|cont_pxl[2]  ; sincro_vga:bloque1|cont_pxl[7]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.838      ;
; 1.592  ; sincro_vga:bloque1|cont_pxl[3]  ; sincro_vga:bloque1|cont_pxl[9]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.858      ;
; 1.608  ; sincro_vga:bloque1|cont_pxl[1]  ; sincro_vga:bloque1|cont_pxl[6]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.874      ;
; 1.611  ; sincro_vga:bloque1|cont_pxl[0]  ; sincro_vga:bloque1|cont_pxl[5]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.877      ;
; 1.643  ; sincro_vga:bloque1|cont_pxl[2]  ; sincro_vga:bloque1|cont_pxl[8]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.909      ;
; 1.663  ; sincro_vga:bloque1|cont_pxl[3]  ; sincro_vga:bloque1|cont_pxl[10] ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.929      ;
; 1.666  ; sincro_vga:bloque1|cont_pxl[10] ; sincro_vga:bloque1|visible_pxl  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.003      ; 1.935      ;
; 1.679  ; sincro_vga:bloque1|cont_pxl[1]  ; sincro_vga:bloque1|cont_pxl[7]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.945      ;
; 1.682  ; sincro_vga:bloque1|cont_pxl[0]  ; sincro_vga:bloque1|cont_pxl[6]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.948      ;
; 1.714  ; sincro_vga:bloque1|cont_pxl[2]  ; sincro_vga:bloque1|cont_pxl[9]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.980      ;
; 1.750  ; sincro_vga:bloque1|cont_pxl[1]  ; sincro_vga:bloque1|cont_pxl[8]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 2.016      ;
; 1.753  ; sincro_vga:bloque1|cont_pxl[0]  ; sincro_vga:bloque1|cont_pxl[7]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 2.019      ;
; 1.785  ; sincro_vga:bloque1|cont_pxl[2]  ; sincro_vga:bloque1|cont_pxl[10] ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 2.051      ;
; 1.821  ; sincro_vga:bloque1|cont_pxl[1]  ; sincro_vga:bloque1|cont_pxl[9]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 2.087      ;
; 1.824  ; sincro_vga:bloque1|cont_pxl[0]  ; sincro_vga:bloque1|cont_pxl[8]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 2.090      ;
; 1.868  ; sincro_vga:bloque1|cont_pxl[8]  ; sincro_vga:bloque1|visible_pxl  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.003      ; 2.137      ;
; 1.892  ; sincro_vga:bloque1|cont_pxl[1]  ; sincro_vga:bloque1|cont_pxl[10] ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 2.158      ;
; 1.895  ; sincro_vga:bloque1|cont_pxl[0]  ; sincro_vga:bloque1|cont_pxl[9]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 2.161      ;
; 1.966  ; sincro_vga:bloque1|cont_pxl[0]  ; sincro_vga:bloque1|cont_pxl[10] ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 2.232      ;
; 2.087  ; sincro_vga:bloque1|cont_pxl[8]  ; sincro_vga:bloque1|aux_hsynch   ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.012      ; 2.365      ;
; 2.102  ; sincro_vga:bloque1|cont_pxl[8]  ; sincro_vga:bloque1|cont_pxl[0]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 2.368      ;
; 2.102  ; sincro_vga:bloque1|cont_pxl[8]  ; sincro_vga:bloque1|cont_pxl[1]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 2.368      ;
; 2.102  ; sincro_vga:bloque1|cont_pxl[8]  ; sincro_vga:bloque1|cont_pxl[2]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 2.368      ;
; 2.102  ; sincro_vga:bloque1|cont_pxl[8]  ; sincro_vga:bloque1|cont_pxl[3]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 2.368      ;
; 2.102  ; sincro_vga:bloque1|cont_pxl[8]  ; sincro_vga:bloque1|cont_pxl[4]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 2.368      ;
; 2.102  ; sincro_vga:bloque1|cont_pxl[8]  ; sincro_vga:bloque1|cont_pxl[5]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 2.368      ;
; 2.102  ; sincro_vga:bloque1|cont_pxl[8]  ; sincro_vga:bloque1|cont_pxl[6]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 2.368      ;
; 2.102  ; sincro_vga:bloque1|cont_pxl[8]  ; sincro_vga:bloque1|cont_pxl[7]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 2.368      ;
; 2.185  ; sincro_vga:bloque1|cont_pxl[9]  ; sincro_vga:bloque1|visible_pxl  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.003      ; 2.454      ;
; 2.283  ; sincro_vga:bloque1|cont_pxl[7]  ; sincro_vga:bloque1|aux_hsynch   ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.012      ; 2.561      ;
; 2.306  ; sincro_vga:bloque1|cont_pxl[0]  ; sincro_vga:bloque1|visible_pxl  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.003      ; 2.575      ;
; 2.341  ; sincro_vga:bloque1|cont_pxl[10] ; sincro_vga:bloque1|cont_pxl[0]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 2.607      ;
; 2.341  ; sincro_vga:bloque1|cont_pxl[10] ; sincro_vga:bloque1|cont_pxl[1]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 2.607      ;
; 2.341  ; sincro_vga:bloque1|cont_pxl[10] ; sincro_vga:bloque1|cont_pxl[2]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 2.607      ;
; 2.341  ; sincro_vga:bloque1|cont_pxl[10] ; sincro_vga:bloque1|cont_pxl[3]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 2.607      ;
; 2.341  ; sincro_vga:bloque1|cont_pxl[10] ; sincro_vga:bloque1|cont_pxl[4]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 2.607      ;
; 2.341  ; sincro_vga:bloque1|cont_pxl[10] ; sincro_vga:bloque1|cont_pxl[5]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 2.607      ;
; 2.341  ; sincro_vga:bloque1|cont_pxl[10] ; sincro_vga:bloque1|cont_pxl[6]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 2.607      ;
; 2.341  ; sincro_vga:bloque1|cont_pxl[10] ; sincro_vga:bloque1|cont_pxl[7]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 2.607      ;
; 2.341  ; sincro_vga:bloque1|cont_pxl[10] ; sincro_vga:bloque1|cont_pxl[9]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 2.607      ;
; 2.341  ; sincro_vga:bloque1|cont_pxl[10] ; sincro_vga:bloque1|cont_pxl[8]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 2.607      ;
; 2.403  ; sincro_vga:bloque1|cont_pxl[5]  ; sincro_vga:bloque1|aux_hsynch   ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.012      ; 2.681      ;
; 2.405  ; sincro_vga:bloque1|cont_pxl[9]  ; sincro_vga:bloque1|aux_hsynch   ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.012      ; 2.683      ;
; 2.419  ; sincro_vga:bloque1|cont_pxl[9]  ; sincro_vga:bloque1|cont_pxl[0]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 2.685      ;
; 2.419  ; sincro_vga:bloque1|cont_pxl[9]  ; sincro_vga:bloque1|cont_pxl[1]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 2.685      ;
; 2.419  ; sincro_vga:bloque1|cont_pxl[9]  ; sincro_vga:bloque1|cont_pxl[2]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 2.685      ;
; 2.419  ; sincro_vga:bloque1|cont_pxl[9]  ; sincro_vga:bloque1|cont_pxl[3]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 2.685      ;
; 2.419  ; sincro_vga:bloque1|cont_pxl[9]  ; sincro_vga:bloque1|cont_pxl[4]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 2.685      ;
+--------+---------------------------------+---------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'sincro_vga:bloque1|aux_hsynch'                                                                                                                                     ;
+-------+----------------------------------+----------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.391 ; sincro_vga:bloque1|visible_line  ; sincro_vga:bloque1|visible_line  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sincro_vga:bloque1|aux_vsynch    ; sincro_vga:bloque1|aux_vsynch    ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 0.657      ;
; 0.819 ; sincro_vga:bloque1|cont_line[0]  ; sincro_vga:bloque1|cont_line[0]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 1.085      ;
; 0.820 ; sincro_vga:bloque1|cont_line[8]  ; sincro_vga:bloque1|cont_line[8]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 1.086      ;
; 0.821 ; sincro_vga:bloque1|cont_line[3]  ; sincro_vga:bloque1|cont_line[3]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 1.087      ;
; 0.829 ; sincro_vga:bloque1|cont_line[1]  ; sincro_vga:bloque1|cont_line[1]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 1.095      ;
; 0.865 ; sincro_vga:bloque1|cont_line[5]  ; sincro_vga:bloque1|cont_line[5]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 1.131      ;
; 0.868 ; sincro_vga:bloque1|cont_line[4]  ; sincro_vga:bloque1|cont_line[4]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 1.134      ;
; 0.978 ; sincro_vga:bloque1|cont_line[6]  ; sincro_vga:bloque1|cont_line[6]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 1.244      ;
; 0.985 ; sincro_vga:bloque1|cont_line[7]  ; sincro_vga:bloque1|cont_line[7]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 1.251      ;
; 0.985 ; sincro_vga:bloque1|cont_line[9]  ; sincro_vga:bloque1|cont_line[9]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 1.251      ;
; 0.988 ; sincro_vga:bloque1|cont_line[2]  ; sincro_vga:bloque1|cont_line[2]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 1.254      ;
; 1.025 ; sincro_vga:bloque1|cont_line[10] ; sincro_vga:bloque1|cont_line[10] ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 1.291      ;
; 1.202 ; sincro_vga:bloque1|cont_line[0]  ; sincro_vga:bloque1|cont_line[1]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 1.468      ;
; 1.203 ; sincro_vga:bloque1|cont_line[8]  ; sincro_vga:bloque1|cont_line[9]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 1.469      ;
; 1.204 ; sincro_vga:bloque1|cont_line[3]  ; sincro_vga:bloque1|cont_line[4]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 1.470      ;
; 1.212 ; sincro_vga:bloque1|cont_line[1]  ; sincro_vga:bloque1|cont_line[2]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 1.478      ;
; 1.235 ; sincro_vga:bloque1|cont_line[10] ; sincro_vga:bloque1|visible_line  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.002      ; 1.503      ;
; 1.251 ; sincro_vga:bloque1|cont_line[5]  ; sincro_vga:bloque1|cont_line[6]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 1.517      ;
; 1.254 ; sincro_vga:bloque1|cont_line[4]  ; sincro_vga:bloque1|cont_line[5]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 1.520      ;
; 1.273 ; sincro_vga:bloque1|cont_line[0]  ; sincro_vga:bloque1|cont_line[2]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 1.539      ;
; 1.274 ; sincro_vga:bloque1|cont_line[8]  ; sincro_vga:bloque1|cont_line[10] ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 1.540      ;
; 1.275 ; sincro_vga:bloque1|cont_line[3]  ; sincro_vga:bloque1|cont_line[5]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 1.541      ;
; 1.283 ; sincro_vga:bloque1|cont_line[1]  ; sincro_vga:bloque1|cont_line[3]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 1.549      ;
; 1.325 ; sincro_vga:bloque1|cont_line[4]  ; sincro_vga:bloque1|cont_line[6]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 1.591      ;
; 1.344 ; sincro_vga:bloque1|cont_line[0]  ; sincro_vga:bloque1|cont_line[3]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 1.610      ;
; 1.346 ; sincro_vga:bloque1|cont_line[3]  ; sincro_vga:bloque1|cont_line[6]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 1.612      ;
; 1.354 ; sincro_vga:bloque1|cont_line[1]  ; sincro_vga:bloque1|cont_line[4]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 1.620      ;
; 1.368 ; sincro_vga:bloque1|cont_line[7]  ; sincro_vga:bloque1|cont_line[8]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 1.634      ;
; 1.368 ; sincro_vga:bloque1|cont_line[9]  ; sincro_vga:bloque1|cont_line[10] ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 1.634      ;
; 1.371 ; sincro_vga:bloque1|cont_line[2]  ; sincro_vga:bloque1|cont_line[3]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 1.637      ;
; 1.410 ; sincro_vga:bloque1|cont_line[5]  ; sincro_vga:bloque1|cont_line[7]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 1.676      ;
; 1.415 ; sincro_vga:bloque1|cont_line[0]  ; sincro_vga:bloque1|cont_line[4]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 1.681      ;
; 1.425 ; sincro_vga:bloque1|cont_line[1]  ; sincro_vga:bloque1|cont_line[5]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 1.691      ;
; 1.436 ; sincro_vga:bloque1|cont_line[10] ; sincro_vga:bloque1|aux_vsynch    ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.002      ; 1.704      ;
; 1.439 ; sincro_vga:bloque1|cont_line[7]  ; sincro_vga:bloque1|cont_line[9]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 1.705      ;
; 1.442 ; sincro_vga:bloque1|cont_line[2]  ; sincro_vga:bloque1|cont_line[4]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 1.708      ;
; 1.454 ; sincro_vga:bloque1|cont_line[6]  ; sincro_vga:bloque1|cont_line[7]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 1.720      ;
; 1.481 ; sincro_vga:bloque1|cont_line[5]  ; sincro_vga:bloque1|cont_line[8]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 1.747      ;
; 1.484 ; sincro_vga:bloque1|cont_line[4]  ; sincro_vga:bloque1|cont_line[7]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 1.750      ;
; 1.486 ; sincro_vga:bloque1|cont_line[0]  ; sincro_vga:bloque1|cont_line[5]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 1.752      ;
; 1.496 ; sincro_vga:bloque1|cont_line[1]  ; sincro_vga:bloque1|cont_line[6]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 1.762      ;
; 1.505 ; sincro_vga:bloque1|cont_line[3]  ; sincro_vga:bloque1|cont_line[7]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 1.771      ;
; 1.510 ; sincro_vga:bloque1|cont_line[7]  ; sincro_vga:bloque1|cont_line[10] ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 1.776      ;
; 1.513 ; sincro_vga:bloque1|cont_line[2]  ; sincro_vga:bloque1|cont_line[5]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 1.779      ;
; 1.525 ; sincro_vga:bloque1|cont_line[6]  ; sincro_vga:bloque1|cont_line[8]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 1.791      ;
; 1.552 ; sincro_vga:bloque1|cont_line[5]  ; sincro_vga:bloque1|cont_line[9]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 1.818      ;
; 1.555 ; sincro_vga:bloque1|cont_line[4]  ; sincro_vga:bloque1|cont_line[8]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 1.821      ;
; 1.557 ; sincro_vga:bloque1|cont_line[0]  ; sincro_vga:bloque1|cont_line[6]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 1.823      ;
; 1.576 ; sincro_vga:bloque1|cont_line[3]  ; sincro_vga:bloque1|cont_line[8]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 1.842      ;
; 1.583 ; sincro_vga:bloque1|cont_line[8]  ; sincro_vga:bloque1|visible_line  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.002      ; 1.851      ;
; 1.584 ; sincro_vga:bloque1|cont_line[2]  ; sincro_vga:bloque1|cont_line[6]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 1.850      ;
; 1.596 ; sincro_vga:bloque1|cont_line[6]  ; sincro_vga:bloque1|cont_line[9]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 1.862      ;
; 1.612 ; sincro_vga:bloque1|cont_line[5]  ; sincro_vga:bloque1|cont_line[0]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 1.878      ;
; 1.612 ; sincro_vga:bloque1|cont_line[5]  ; sincro_vga:bloque1|cont_line[1]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 1.878      ;
; 1.612 ; sincro_vga:bloque1|cont_line[5]  ; sincro_vga:bloque1|cont_line[2]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 1.878      ;
; 1.612 ; sincro_vga:bloque1|cont_line[5]  ; sincro_vga:bloque1|cont_line[3]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 1.878      ;
; 1.612 ; sincro_vga:bloque1|cont_line[5]  ; sincro_vga:bloque1|cont_line[4]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 1.878      ;
; 1.612 ; sincro_vga:bloque1|cont_line[5]  ; sincro_vga:bloque1|cont_line[10] ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 1.878      ;
; 1.626 ; sincro_vga:bloque1|cont_line[4]  ; sincro_vga:bloque1|cont_line[9]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 1.892      ;
; 1.626 ; sincro_vga:bloque1|cont_line[9]  ; sincro_vga:bloque1|visible_line  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.002      ; 1.894      ;
; 1.647 ; sincro_vga:bloque1|cont_line[3]  ; sincro_vga:bloque1|cont_line[9]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 1.913      ;
; 1.655 ; sincro_vga:bloque1|cont_line[1]  ; sincro_vga:bloque1|cont_line[7]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 1.921      ;
; 1.667 ; sincro_vga:bloque1|cont_line[6]  ; sincro_vga:bloque1|cont_line[10] ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 1.933      ;
; 1.687 ; sincro_vga:bloque1|cont_line[10] ; sincro_vga:bloque1|cont_line[0]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 1.953      ;
; 1.687 ; sincro_vga:bloque1|cont_line[10] ; sincro_vga:bloque1|cont_line[1]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 1.953      ;
; 1.687 ; sincro_vga:bloque1|cont_line[10] ; sincro_vga:bloque1|cont_line[2]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 1.953      ;
; 1.687 ; sincro_vga:bloque1|cont_line[10] ; sincro_vga:bloque1|cont_line[3]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 1.953      ;
; 1.687 ; sincro_vga:bloque1|cont_line[10] ; sincro_vga:bloque1|cont_line[4]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 1.953      ;
; 1.687 ; sincro_vga:bloque1|cont_line[10] ; sincro_vga:bloque1|cont_line[5]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 1.953      ;
; 1.687 ; sincro_vga:bloque1|cont_line[10] ; sincro_vga:bloque1|cont_line[6]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 1.953      ;
; 1.687 ; sincro_vga:bloque1|cont_line[10] ; sincro_vga:bloque1|cont_line[7]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 1.953      ;
; 1.687 ; sincro_vga:bloque1|cont_line[10] ; sincro_vga:bloque1|cont_line[8]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 1.953      ;
; 1.687 ; sincro_vga:bloque1|cont_line[10] ; sincro_vga:bloque1|cont_line[9]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 1.953      ;
; 1.697 ; sincro_vga:bloque1|cont_line[4]  ; sincro_vga:bloque1|cont_line[10] ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 1.963      ;
; 1.716 ; sincro_vga:bloque1|cont_line[0]  ; sincro_vga:bloque1|cont_line[7]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 1.982      ;
; 1.718 ; sincro_vga:bloque1|cont_line[3]  ; sincro_vga:bloque1|cont_line[10] ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 1.984      ;
; 1.726 ; sincro_vga:bloque1|cont_line[1]  ; sincro_vga:bloque1|cont_line[8]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 1.992      ;
; 1.733 ; sincro_vga:bloque1|cont_line[3]  ; sincro_vga:bloque1|cont_line[0]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 1.999      ;
; 1.733 ; sincro_vga:bloque1|cont_line[3]  ; sincro_vga:bloque1|cont_line[1]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 1.999      ;
; 1.733 ; sincro_vga:bloque1|cont_line[3]  ; sincro_vga:bloque1|cont_line[2]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 1.999      ;
; 1.735 ; sincro_vga:bloque1|cont_line[0]  ; sincro_vga:bloque1|aux_vsynch    ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.002      ; 2.003      ;
; 1.743 ; sincro_vga:bloque1|cont_line[2]  ; sincro_vga:bloque1|cont_line[7]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 2.009      ;
; 1.750 ; sincro_vga:bloque1|cont_line[8]  ; sincro_vga:bloque1|cont_line[0]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 2.016      ;
; 1.750 ; sincro_vga:bloque1|cont_line[8]  ; sincro_vga:bloque1|cont_line[1]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 2.016      ;
; 1.750 ; sincro_vga:bloque1|cont_line[8]  ; sincro_vga:bloque1|cont_line[2]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 2.016      ;
; 1.750 ; sincro_vga:bloque1|cont_line[8]  ; sincro_vga:bloque1|cont_line[3]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 2.016      ;
; 1.750 ; sincro_vga:bloque1|cont_line[8]  ; sincro_vga:bloque1|cont_line[4]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 2.016      ;
; 1.750 ; sincro_vga:bloque1|cont_line[8]  ; sincro_vga:bloque1|cont_line[5]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 2.016      ;
; 1.750 ; sincro_vga:bloque1|cont_line[8]  ; sincro_vga:bloque1|cont_line[6]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 2.016      ;
; 1.750 ; sincro_vga:bloque1|cont_line[8]  ; sincro_vga:bloque1|cont_line[7]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 2.016      ;
; 1.782 ; sincro_vga:bloque1|cont_line[4]  ; sincro_vga:bloque1|visible_line  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.002      ; 2.050      ;
; 1.787 ; sincro_vga:bloque1|cont_line[0]  ; sincro_vga:bloque1|cont_line[8]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 2.053      ;
; 1.793 ; sincro_vga:bloque1|cont_line[1]  ; sincro_vga:bloque1|aux_vsynch    ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.002      ; 2.061      ;
; 1.797 ; sincro_vga:bloque1|cont_line[1]  ; sincro_vga:bloque1|cont_line[9]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 2.063      ;
; 1.814 ; sincro_vga:bloque1|cont_line[2]  ; sincro_vga:bloque1|cont_line[8]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 2.080      ;
; 1.818 ; sincro_vga:bloque1|cont_line[8]  ; sincro_vga:bloque1|aux_vsynch    ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.002      ; 2.086      ;
; 1.824 ; sincro_vga:bloque1|cont_line[5]  ; sincro_vga:bloque1|visible_line  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.002      ; 2.092      ;
; 1.858 ; sincro_vga:bloque1|cont_line[0]  ; sincro_vga:bloque1|cont_line[9]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 2.124      ;
; 1.868 ; sincro_vga:bloque1|cont_line[1]  ; sincro_vga:bloque1|cont_line[10] ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 2.134      ;
+-------+----------------------------------+----------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'sincro_vga:bloque1|aux_hsynch'                                                                              ;
+--------+--------------+----------------+------------------+-------------------------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+-------------------------------+------------+-------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sincro_vga:bloque1|aux_hsynch ; Fall       ; sincro_vga:bloque1|aux_vsynch       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sincro_vga:bloque1|aux_hsynch ; Fall       ; sincro_vga:bloque1|aux_vsynch       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sincro_vga:bloque1|aux_hsynch ; Fall       ; sincro_vga:bloque1|cont_line[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sincro_vga:bloque1|aux_hsynch ; Fall       ; sincro_vga:bloque1|cont_line[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sincro_vga:bloque1|aux_hsynch ; Fall       ; sincro_vga:bloque1|cont_line[10]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sincro_vga:bloque1|aux_hsynch ; Fall       ; sincro_vga:bloque1|cont_line[10]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sincro_vga:bloque1|aux_hsynch ; Fall       ; sincro_vga:bloque1|cont_line[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sincro_vga:bloque1|aux_hsynch ; Fall       ; sincro_vga:bloque1|cont_line[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sincro_vga:bloque1|aux_hsynch ; Fall       ; sincro_vga:bloque1|cont_line[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sincro_vga:bloque1|aux_hsynch ; Fall       ; sincro_vga:bloque1|cont_line[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sincro_vga:bloque1|aux_hsynch ; Fall       ; sincro_vga:bloque1|cont_line[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sincro_vga:bloque1|aux_hsynch ; Fall       ; sincro_vga:bloque1|cont_line[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sincro_vga:bloque1|aux_hsynch ; Fall       ; sincro_vga:bloque1|cont_line[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sincro_vga:bloque1|aux_hsynch ; Fall       ; sincro_vga:bloque1|cont_line[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sincro_vga:bloque1|aux_hsynch ; Fall       ; sincro_vga:bloque1|cont_line[5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sincro_vga:bloque1|aux_hsynch ; Fall       ; sincro_vga:bloque1|cont_line[5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sincro_vga:bloque1|aux_hsynch ; Fall       ; sincro_vga:bloque1|cont_line[6]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sincro_vga:bloque1|aux_hsynch ; Fall       ; sincro_vga:bloque1|cont_line[6]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sincro_vga:bloque1|aux_hsynch ; Fall       ; sincro_vga:bloque1|cont_line[7]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sincro_vga:bloque1|aux_hsynch ; Fall       ; sincro_vga:bloque1|cont_line[7]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sincro_vga:bloque1|aux_hsynch ; Fall       ; sincro_vga:bloque1|cont_line[8]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sincro_vga:bloque1|aux_hsynch ; Fall       ; sincro_vga:bloque1|cont_line[8]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sincro_vga:bloque1|aux_hsynch ; Fall       ; sincro_vga:bloque1|cont_line[9]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sincro_vga:bloque1|aux_hsynch ; Fall       ; sincro_vga:bloque1|cont_line[9]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sincro_vga:bloque1|aux_hsynch ; Fall       ; sincro_vga:bloque1|visible_line     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sincro_vga:bloque1|aux_hsynch ; Fall       ; sincro_vga:bloque1|visible_line     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sincro_vga:bloque1|aux_hsynch ; Rise       ; bloque1|aux_hsynch|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sincro_vga:bloque1|aux_hsynch ; Rise       ; bloque1|aux_hsynch|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sincro_vga:bloque1|aux_hsynch ; Rise       ; bloque1|aux_hsynch~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sincro_vga:bloque1|aux_hsynch ; Rise       ; bloque1|aux_hsynch~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sincro_vga:bloque1|aux_hsynch ; Rise       ; bloque1|aux_hsynch~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sincro_vga:bloque1|aux_hsynch ; Rise       ; bloque1|aux_hsynch~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sincro_vga:bloque1|aux_hsynch ; Rise       ; bloque1|aux_vsynch|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sincro_vga:bloque1|aux_hsynch ; Rise       ; bloque1|aux_vsynch|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sincro_vga:bloque1|aux_hsynch ; Rise       ; bloque1|cont_line[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sincro_vga:bloque1|aux_hsynch ; Rise       ; bloque1|cont_line[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sincro_vga:bloque1|aux_hsynch ; Rise       ; bloque1|cont_line[10]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sincro_vga:bloque1|aux_hsynch ; Rise       ; bloque1|cont_line[10]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sincro_vga:bloque1|aux_hsynch ; Rise       ; bloque1|cont_line[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sincro_vga:bloque1|aux_hsynch ; Rise       ; bloque1|cont_line[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sincro_vga:bloque1|aux_hsynch ; Rise       ; bloque1|cont_line[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sincro_vga:bloque1|aux_hsynch ; Rise       ; bloque1|cont_line[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sincro_vga:bloque1|aux_hsynch ; Rise       ; bloque1|cont_line[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sincro_vga:bloque1|aux_hsynch ; Rise       ; bloque1|cont_line[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sincro_vga:bloque1|aux_hsynch ; Rise       ; bloque1|cont_line[4]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sincro_vga:bloque1|aux_hsynch ; Rise       ; bloque1|cont_line[4]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sincro_vga:bloque1|aux_hsynch ; Rise       ; bloque1|cont_line[5]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sincro_vga:bloque1|aux_hsynch ; Rise       ; bloque1|cont_line[5]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sincro_vga:bloque1|aux_hsynch ; Rise       ; bloque1|cont_line[6]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sincro_vga:bloque1|aux_hsynch ; Rise       ; bloque1|cont_line[6]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sincro_vga:bloque1|aux_hsynch ; Rise       ; bloque1|cont_line[7]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sincro_vga:bloque1|aux_hsynch ; Rise       ; bloque1|cont_line[7]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sincro_vga:bloque1|aux_hsynch ; Rise       ; bloque1|cont_line[8]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sincro_vga:bloque1|aux_hsynch ; Rise       ; bloque1|cont_line[8]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sincro_vga:bloque1|aux_hsynch ; Rise       ; bloque1|cont_line[9]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sincro_vga:bloque1|aux_hsynch ; Rise       ; bloque1|cont_line[9]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sincro_vga:bloque1|aux_hsynch ; Rise       ; bloque1|visible_line|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sincro_vga:bloque1|aux_hsynch ; Rise       ; bloque1|visible_line|clk            ;
+--------+--------------+----------------+------------------+-------------------------------+------------+-------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'blique3|altpll_0|sd1|pll|clk[0]'                                                                                     ;
+-------+--------------+----------------+------------------+---------------------------------+------------+---------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                      ;
+-------+--------------+----------------+------------------+---------------------------------+------------+---------------------------------------------+
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; blique3|altpll_0|sd1|pll|clk[0] ; Rise       ; sincro_vga:bloque1|aux_hsynch               ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; blique3|altpll_0|sd1|pll|clk[0] ; Rise       ; sincro_vga:bloque1|cont_pxl[0]              ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; blique3|altpll_0|sd1|pll|clk[0] ; Rise       ; sincro_vga:bloque1|cont_pxl[10]             ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; blique3|altpll_0|sd1|pll|clk[0] ; Rise       ; sincro_vga:bloque1|cont_pxl[1]              ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; blique3|altpll_0|sd1|pll|clk[0] ; Rise       ; sincro_vga:bloque1|cont_pxl[2]              ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; blique3|altpll_0|sd1|pll|clk[0] ; Rise       ; sincro_vga:bloque1|cont_pxl[3]              ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; blique3|altpll_0|sd1|pll|clk[0] ; Rise       ; sincro_vga:bloque1|cont_pxl[4]              ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; blique3|altpll_0|sd1|pll|clk[0] ; Rise       ; sincro_vga:bloque1|cont_pxl[5]              ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; blique3|altpll_0|sd1|pll|clk[0] ; Rise       ; sincro_vga:bloque1|cont_pxl[6]              ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; blique3|altpll_0|sd1|pll|clk[0] ; Rise       ; sincro_vga:bloque1|cont_pxl[7]              ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; blique3|altpll_0|sd1|pll|clk[0] ; Rise       ; sincro_vga:bloque1|cont_pxl[8]              ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; blique3|altpll_0|sd1|pll|clk[0] ; Rise       ; sincro_vga:bloque1|cont_pxl[9]              ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; blique3|altpll_0|sd1|pll|clk[0] ; Rise       ; sincro_vga:bloque1|visible_pxl              ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; blique3|altpll_0|sd1|pll|clk[0] ; Rise       ; sincro_vga:bloque1|aux_hsynch               ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; blique3|altpll_0|sd1|pll|clk[0] ; Rise       ; sincro_vga:bloque1|cont_pxl[0]              ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; blique3|altpll_0|sd1|pll|clk[0] ; Rise       ; sincro_vga:bloque1|cont_pxl[10]             ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; blique3|altpll_0|sd1|pll|clk[0] ; Rise       ; sincro_vga:bloque1|cont_pxl[1]              ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; blique3|altpll_0|sd1|pll|clk[0] ; Rise       ; sincro_vga:bloque1|cont_pxl[2]              ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; blique3|altpll_0|sd1|pll|clk[0] ; Rise       ; sincro_vga:bloque1|cont_pxl[3]              ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; blique3|altpll_0|sd1|pll|clk[0] ; Rise       ; sincro_vga:bloque1|cont_pxl[4]              ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; blique3|altpll_0|sd1|pll|clk[0] ; Rise       ; sincro_vga:bloque1|cont_pxl[5]              ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; blique3|altpll_0|sd1|pll|clk[0] ; Rise       ; sincro_vga:bloque1|cont_pxl[6]              ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; blique3|altpll_0|sd1|pll|clk[0] ; Rise       ; sincro_vga:bloque1|cont_pxl[7]              ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; blique3|altpll_0|sd1|pll|clk[0] ; Rise       ; sincro_vga:bloque1|cont_pxl[8]              ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; blique3|altpll_0|sd1|pll|clk[0] ; Rise       ; sincro_vga:bloque1|cont_pxl[9]              ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; blique3|altpll_0|sd1|pll|clk[0] ; Rise       ; sincro_vga:bloque1|visible_pxl              ;
; 4.629 ; 4.629        ; 0.000          ; High Pulse Width ; blique3|altpll_0|sd1|pll|clk[0] ; Rise       ; blique3|altpll_0|sd1|_clk0~clkctrl|inclk[0] ;
; 4.629 ; 4.629        ; 0.000          ; High Pulse Width ; blique3|altpll_0|sd1|pll|clk[0] ; Rise       ; blique3|altpll_0|sd1|_clk0~clkctrl|outclk   ;
; 4.629 ; 4.629        ; 0.000          ; High Pulse Width ; blique3|altpll_0|sd1|pll|clk[0] ; Rise       ; bloque1|aux_hsynch|clk                      ;
; 4.629 ; 4.629        ; 0.000          ; High Pulse Width ; blique3|altpll_0|sd1|pll|clk[0] ; Rise       ; bloque1|cont_pxl[0]|clk                     ;
; 4.629 ; 4.629        ; 0.000          ; High Pulse Width ; blique3|altpll_0|sd1|pll|clk[0] ; Rise       ; bloque1|cont_pxl[10]|clk                    ;
; 4.629 ; 4.629        ; 0.000          ; High Pulse Width ; blique3|altpll_0|sd1|pll|clk[0] ; Rise       ; bloque1|cont_pxl[1]|clk                     ;
; 4.629 ; 4.629        ; 0.000          ; High Pulse Width ; blique3|altpll_0|sd1|pll|clk[0] ; Rise       ; bloque1|cont_pxl[2]|clk                     ;
; 4.629 ; 4.629        ; 0.000          ; High Pulse Width ; blique3|altpll_0|sd1|pll|clk[0] ; Rise       ; bloque1|cont_pxl[3]|clk                     ;
; 4.629 ; 4.629        ; 0.000          ; High Pulse Width ; blique3|altpll_0|sd1|pll|clk[0] ; Rise       ; bloque1|cont_pxl[4]|clk                     ;
; 4.629 ; 4.629        ; 0.000          ; High Pulse Width ; blique3|altpll_0|sd1|pll|clk[0] ; Rise       ; bloque1|cont_pxl[5]|clk                     ;
; 4.629 ; 4.629        ; 0.000          ; High Pulse Width ; blique3|altpll_0|sd1|pll|clk[0] ; Rise       ; bloque1|cont_pxl[6]|clk                     ;
; 4.629 ; 4.629        ; 0.000          ; High Pulse Width ; blique3|altpll_0|sd1|pll|clk[0] ; Rise       ; bloque1|cont_pxl[7]|clk                     ;
; 4.629 ; 4.629        ; 0.000          ; High Pulse Width ; blique3|altpll_0|sd1|pll|clk[0] ; Rise       ; bloque1|cont_pxl[8]|clk                     ;
; 4.629 ; 4.629        ; 0.000          ; High Pulse Width ; blique3|altpll_0|sd1|pll|clk[0] ; Rise       ; bloque1|cont_pxl[9]|clk                     ;
; 4.629 ; 4.629        ; 0.000          ; High Pulse Width ; blique3|altpll_0|sd1|pll|clk[0] ; Rise       ; bloque1|visible_pxl|clk                     ;
; 4.630 ; 4.630        ; 0.000          ; Low Pulse Width  ; blique3|altpll_0|sd1|pll|clk[0] ; Rise       ; blique3|altpll_0|sd1|_clk0~clkctrl|inclk[0] ;
; 4.630 ; 4.630        ; 0.000          ; Low Pulse Width  ; blique3|altpll_0|sd1|pll|clk[0] ; Rise       ; blique3|altpll_0|sd1|_clk0~clkctrl|outclk   ;
; 4.630 ; 4.630        ; 0.000          ; Low Pulse Width  ; blique3|altpll_0|sd1|pll|clk[0] ; Rise       ; bloque1|aux_hsynch|clk                      ;
; 4.630 ; 4.630        ; 0.000          ; Low Pulse Width  ; blique3|altpll_0|sd1|pll|clk[0] ; Rise       ; bloque1|cont_pxl[0]|clk                     ;
; 4.630 ; 4.630        ; 0.000          ; Low Pulse Width  ; blique3|altpll_0|sd1|pll|clk[0] ; Rise       ; bloque1|cont_pxl[10]|clk                    ;
; 4.630 ; 4.630        ; 0.000          ; Low Pulse Width  ; blique3|altpll_0|sd1|pll|clk[0] ; Rise       ; bloque1|cont_pxl[1]|clk                     ;
; 4.630 ; 4.630        ; 0.000          ; Low Pulse Width  ; blique3|altpll_0|sd1|pll|clk[0] ; Rise       ; bloque1|cont_pxl[2]|clk                     ;
; 4.630 ; 4.630        ; 0.000          ; Low Pulse Width  ; blique3|altpll_0|sd1|pll|clk[0] ; Rise       ; bloque1|cont_pxl[3]|clk                     ;
; 4.630 ; 4.630        ; 0.000          ; Low Pulse Width  ; blique3|altpll_0|sd1|pll|clk[0] ; Rise       ; bloque1|cont_pxl[4]|clk                     ;
; 4.630 ; 4.630        ; 0.000          ; Low Pulse Width  ; blique3|altpll_0|sd1|pll|clk[0] ; Rise       ; bloque1|cont_pxl[5]|clk                     ;
; 4.630 ; 4.630        ; 0.000          ; Low Pulse Width  ; blique3|altpll_0|sd1|pll|clk[0] ; Rise       ; bloque1|cont_pxl[6]|clk                     ;
; 4.630 ; 4.630        ; 0.000          ; Low Pulse Width  ; blique3|altpll_0|sd1|pll|clk[0] ; Rise       ; bloque1|cont_pxl[7]|clk                     ;
; 4.630 ; 4.630        ; 0.000          ; Low Pulse Width  ; blique3|altpll_0|sd1|pll|clk[0] ; Rise       ; bloque1|cont_pxl[8]|clk                     ;
; 4.630 ; 4.630        ; 0.000          ; Low Pulse Width  ; blique3|altpll_0|sd1|pll|clk[0] ; Rise       ; bloque1|cont_pxl[9]|clk                     ;
; 4.630 ; 4.630        ; 0.000          ; Low Pulse Width  ; blique3|altpll_0|sd1|pll|clk[0] ; Rise       ; bloque1|visible_pxl|clk                     ;
+-------+--------------+----------------+------------------+---------------------------------+------------+---------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; blique3|altpll_0|sd1|pll|clk[0]   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; blique3|altpll_0|sd1|pll|inclk[0] ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout                       ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; blique3|altpll_0|sd1|pll|clk[0]   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; blique3|altpll_0|sd1|pll|inclk[0] ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout                       ;
; 34.657 ; 37.037       ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                               ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                      ;
+-----------+-------------------------------+--------+--------+------------+---------------------------------+
; Data Port ; Clock Port                    ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-----------+-------------------------------+--------+--------+------------+---------------------------------+
; B[*]      ; clk                           ; 9.478  ; 9.478  ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  B[0]     ; clk                           ; 9.049  ; 9.049  ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  B[1]     ; clk                           ; 8.918  ; 8.918  ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  B[2]     ; clk                           ; 9.294  ; 9.294  ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  B[3]     ; clk                           ; 9.140  ; 9.140  ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  B[4]     ; clk                           ; 9.214  ; 9.214  ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  B[5]     ; clk                           ; 9.199  ; 9.199  ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  B[6]     ; clk                           ; 9.187  ; 9.187  ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  B[7]     ; clk                           ; 9.333  ; 9.333  ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  B[8]     ; clk                           ; 9.131  ; 9.131  ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  B[9]     ; clk                           ; 9.478  ; 9.478  ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
; G[*]      ; clk                           ; 9.354  ; 9.354  ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  G[0]     ; clk                           ; 9.347  ; 9.347  ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  G[1]     ; clk                           ; 8.458  ; 8.458  ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  G[2]     ; clk                           ; 8.691  ; 8.691  ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  G[3]     ; clk                           ; 8.446  ; 8.446  ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  G[4]     ; clk                           ; 8.450  ; 8.450  ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  G[5]     ; clk                           ; 9.354  ; 9.354  ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  G[6]     ; clk                           ; 8.643  ; 8.643  ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  G[7]     ; clk                           ; 9.117  ; 9.117  ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  G[8]     ; clk                           ; 8.879  ; 8.879  ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  G[9]     ; clk                           ; 8.881  ; 8.881  ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
; R[*]      ; clk                           ; 9.738  ; 9.738  ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  R[0]     ; clk                           ; 9.738  ; 9.738  ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  R[1]     ; clk                           ; 9.316  ; 9.316  ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  R[2]     ; clk                           ; 9.325  ; 9.325  ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  R[3]     ; clk                           ; 9.466  ; 9.466  ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  R[4]     ; clk                           ; 9.364  ; 9.364  ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  R[5]     ; clk                           ; 9.381  ; 9.381  ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  R[6]     ; clk                           ; 9.049  ; 9.049  ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  R[7]     ; clk                           ; 9.512  ; 9.512  ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  R[8]     ; clk                           ; 8.832  ; 8.832  ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  R[9]     ; clk                           ; 9.031  ; 9.031  ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
; VGA_BLANK ; clk                           ; 5.799  ; 5.799  ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
; VGA_CLK   ; clk                           ; 2.885  ;        ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
; VGA_CLK   ; clk                           ;        ; 2.885  ; Fall       ; blique3|altpll_0|sd1|pll|clk[0] ;
; VGA_HS    ; sincro_vga:bloque1|aux_hsynch ;        ; 4.680  ; Rise       ; sincro_vga:bloque1|aux_hsynch   ;
; B[*]      ; sincro_vga:bloque1|aux_hsynch ; 10.971 ; 10.971 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  B[0]     ; sincro_vga:bloque1|aux_hsynch ; 10.542 ; 10.542 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  B[1]     ; sincro_vga:bloque1|aux_hsynch ; 10.421 ; 10.421 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  B[2]     ; sincro_vga:bloque1|aux_hsynch ; 10.787 ; 10.787 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  B[3]     ; sincro_vga:bloque1|aux_hsynch ; 10.633 ; 10.633 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  B[4]     ; sincro_vga:bloque1|aux_hsynch ; 10.707 ; 10.707 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  B[5]     ; sincro_vga:bloque1|aux_hsynch ; 10.692 ; 10.692 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  B[6]     ; sincro_vga:bloque1|aux_hsynch ; 10.680 ; 10.680 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  B[7]     ; sincro_vga:bloque1|aux_hsynch ; 10.826 ; 10.826 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  B[8]     ; sincro_vga:bloque1|aux_hsynch ; 10.624 ; 10.624 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  B[9]     ; sincro_vga:bloque1|aux_hsynch ; 10.971 ; 10.971 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
; G[*]      ; sincro_vga:bloque1|aux_hsynch ; 10.530 ; 10.530 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  G[0]     ; sincro_vga:bloque1|aux_hsynch ; 10.523 ; 10.523 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  G[1]     ; sincro_vga:bloque1|aux_hsynch ; 9.990  ; 9.990  ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  G[2]     ; sincro_vga:bloque1|aux_hsynch ; 9.867  ; 9.867  ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  G[3]     ; sincro_vga:bloque1|aux_hsynch ; 9.666  ; 9.666  ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  G[4]     ; sincro_vga:bloque1|aux_hsynch ; 9.626  ; 9.626  ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  G[5]     ; sincro_vga:bloque1|aux_hsynch ; 10.530 ; 10.530 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  G[6]     ; sincro_vga:bloque1|aux_hsynch ; 9.956  ; 9.956  ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  G[7]     ; sincro_vga:bloque1|aux_hsynch ; 10.293 ; 10.293 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  G[8]     ; sincro_vga:bloque1|aux_hsynch ; 10.372 ; 10.372 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  G[9]     ; sincro_vga:bloque1|aux_hsynch ; 10.374 ; 10.374 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
; R[*]      ; sincro_vga:bloque1|aux_hsynch ; 11.231 ; 11.231 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  R[0]     ; sincro_vga:bloque1|aux_hsynch ; 11.231 ; 11.231 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  R[1]     ; sincro_vga:bloque1|aux_hsynch ; 10.809 ; 10.809 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  R[2]     ; sincro_vga:bloque1|aux_hsynch ; 10.818 ; 10.818 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  R[3]     ; sincro_vga:bloque1|aux_hsynch ; 10.959 ; 10.959 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  R[4]     ; sincro_vga:bloque1|aux_hsynch ; 10.857 ; 10.857 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  R[5]     ; sincro_vga:bloque1|aux_hsynch ; 10.874 ; 10.874 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  R[6]     ; sincro_vga:bloque1|aux_hsynch ; 10.542 ; 10.542 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  R[7]     ; sincro_vga:bloque1|aux_hsynch ; 11.005 ; 11.005 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  R[8]     ; sincro_vga:bloque1|aux_hsynch ; 10.325 ; 10.325 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  R[9]     ; sincro_vga:bloque1|aux_hsynch ; 10.524 ; 10.524 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
; VGA_BLANK ; sincro_vga:bloque1|aux_hsynch ; 8.490  ; 8.490  ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
; VGA_HS    ; sincro_vga:bloque1|aux_hsynch ; 4.680  ;        ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
; VGA_VS    ; sincro_vga:bloque1|aux_hsynch ; 6.205  ; 6.205  ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
+-----------+-------------------------------+--------+--------+------------+---------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                            ;
+-----------+-------------------------------+-------+-------+------------+---------------------------------+
; Data Port ; Clock Port                    ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------+-------------------------------+-------+-------+------------+---------------------------------+
; B[*]      ; clk                           ; 5.985 ; 5.985 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  B[0]     ; clk                           ; 6.097 ; 6.097 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  B[1]     ; clk                           ; 6.290 ; 6.290 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  B[2]     ; clk                           ; 6.359 ; 6.359 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  B[3]     ; clk                           ; 6.513 ; 6.513 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  B[4]     ; clk                           ; 6.586 ; 6.586 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  B[5]     ; clk                           ; 6.476 ; 6.476 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  B[6]     ; clk                           ; 6.558 ; 6.558 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  B[7]     ; clk                           ; 6.389 ; 6.389 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  B[8]     ; clk                           ; 6.203 ; 6.203 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  B[9]     ; clk                           ; 5.985 ; 5.985 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
; G[*]      ; clk                           ; 4.629 ; 4.629 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  G[0]     ; clk                           ; 5.252 ; 5.252 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  G[1]     ; clk                           ; 4.638 ; 4.638 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  G[2]     ; clk                           ; 4.629 ; 4.629 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  G[3]     ; clk                           ; 4.629 ; 4.629 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  G[4]     ; clk                           ; 4.636 ; 4.636 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  G[5]     ; clk                           ; 5.246 ; 5.246 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  G[6]     ; clk                           ; 4.812 ; 4.812 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  G[7]     ; clk                           ; 5.012 ; 5.012 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  G[8]     ; clk                           ; 5.767 ; 5.767 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  G[9]     ; clk                           ; 5.637 ; 5.637 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
; R[*]      ; clk                           ; 5.580 ; 5.580 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  R[0]     ; clk                           ; 6.314 ; 6.314 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  R[1]     ; clk                           ; 5.850 ; 5.850 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  R[2]     ; clk                           ; 5.855 ; 5.855 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  R[3]     ; clk                           ; 6.178 ; 6.178 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  R[4]     ; clk                           ; 6.079 ; 6.079 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  R[5]     ; clk                           ; 6.093 ; 6.093 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  R[6]     ; clk                           ; 5.580 ; 5.580 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  R[7]     ; clk                           ; 6.088 ; 6.088 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  R[8]     ; clk                           ; 6.178 ; 6.178 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  R[9]     ; clk                           ; 6.264 ; 6.264 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
; VGA_BLANK ; clk                           ; 5.799 ; 5.799 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
; VGA_CLK   ; clk                           ; 2.885 ;       ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
; VGA_CLK   ; clk                           ;       ; 2.885 ; Fall       ; blique3|altpll_0|sd1|pll|clk[0] ;
; VGA_HS    ; sincro_vga:bloque1|aux_hsynch ;       ; 4.680 ; Rise       ; sincro_vga:bloque1|aux_hsynch   ;
; B[*]      ; sincro_vga:bloque1|aux_hsynch ; 8.067 ; 8.067 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  B[0]     ; sincro_vga:bloque1|aux_hsynch ; 8.272 ; 8.272 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  B[1]     ; sincro_vga:bloque1|aux_hsynch ; 8.156 ; 8.156 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  B[2]     ; sincro_vga:bloque1|aux_hsynch ; 8.532 ; 8.532 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  B[3]     ; sincro_vga:bloque1|aux_hsynch ; 8.378 ; 8.378 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  B[4]     ; sincro_vga:bloque1|aux_hsynch ; 8.452 ; 8.452 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  B[5]     ; sincro_vga:bloque1|aux_hsynch ; 8.437 ; 8.437 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  B[6]     ; sincro_vga:bloque1|aux_hsynch ; 8.425 ; 8.425 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  B[7]     ; sincro_vga:bloque1|aux_hsynch ; 8.571 ; 8.571 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  B[8]     ; sincro_vga:bloque1|aux_hsynch ; 8.326 ; 8.326 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  B[9]     ; sincro_vga:bloque1|aux_hsynch ; 8.067 ; 8.067 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
; G[*]      ; sincro_vga:bloque1|aux_hsynch ; 7.518 ; 7.518 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  G[0]     ; sincro_vga:bloque1|aux_hsynch ; 7.936 ; 7.936 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  G[1]     ; sincro_vga:bloque1|aux_hsynch ; 7.528 ; 7.528 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  G[2]     ; sincro_vga:bloque1|aux_hsynch ; 7.520 ; 7.520 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  G[3]     ; sincro_vga:bloque1|aux_hsynch ; 7.518 ; 7.518 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  G[4]     ; sincro_vga:bloque1|aux_hsynch ; 7.525 ; 7.525 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  G[5]     ; sincro_vga:bloque1|aux_hsynch ; 7.939 ; 7.939 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  G[6]     ; sincro_vga:bloque1|aux_hsynch ; 7.703 ; 7.703 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  G[7]     ; sincro_vga:bloque1|aux_hsynch ; 7.703 ; 7.703 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  G[8]     ; sincro_vga:bloque1|aux_hsynch ; 7.890 ; 7.890 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  G[9]     ; sincro_vga:bloque1|aux_hsynch ; 7.755 ; 7.755 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
; R[*]      ; sincro_vga:bloque1|aux_hsynch ; 8.070 ; 8.070 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  R[0]     ; sincro_vga:bloque1|aux_hsynch ; 8.962 ; 8.962 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  R[1]     ; sincro_vga:bloque1|aux_hsynch ; 8.554 ; 8.554 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  R[2]     ; sincro_vga:bloque1|aux_hsynch ; 8.525 ; 8.525 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  R[3]     ; sincro_vga:bloque1|aux_hsynch ; 8.704 ; 8.704 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  R[4]     ; sincro_vga:bloque1|aux_hsynch ; 8.602 ; 8.602 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  R[5]     ; sincro_vga:bloque1|aux_hsynch ; 8.619 ; 8.619 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  R[6]     ; sincro_vga:bloque1|aux_hsynch ; 8.214 ; 8.214 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  R[7]     ; sincro_vga:bloque1|aux_hsynch ; 8.750 ; 8.750 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  R[8]     ; sincro_vga:bloque1|aux_hsynch ; 8.070 ; 8.070 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  R[9]     ; sincro_vga:bloque1|aux_hsynch ; 8.234 ; 8.234 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
; VGA_BLANK ; sincro_vga:bloque1|aux_hsynch ; 8.490 ; 8.490 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
; VGA_HS    ; sincro_vga:bloque1|aux_hsynch ; 4.680 ;       ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
; VGA_VS    ; sincro_vga:bloque1|aux_hsynch ; 6.205 ; 6.205 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
+-----------+-------------------------------+-------+-------+------------+---------------------------------+


+----------------------------------------------------------+
; Fast Model Setup Summary                                 ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; sincro_vga:bloque1|aux_hsynch   ; -0.222 ; -2.059        ;
; blique3|altpll_0|sd1|pll|clk[0] ; -0.167 ; -0.167        ;
+---------------------------------+--------+---------------+


+---------------------------------------------------------+
; Fast Model Hold Summary                                 ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; blique3|altpll_0|sd1|pll|clk[0] ; 0.048 ; 0.000         ;
; sincro_vga:bloque1|aux_hsynch   ; 0.215 ; 0.000         ;
+---------------------------------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                   ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; sincro_vga:bloque1|aux_hsynch   ; -0.500 ; -13.000       ;
; blique3|altpll_0|sd1|pll|clk[0] ; 3.629  ; 0.000         ;
; clk                             ; 18.518 ; 0.000         ;
+---------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'sincro_vga:bloque1|aux_hsynch'                                                                                                                                     ;
+--------+----------------------------------+----------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -0.222 ; sincro_vga:bloque1|cont_line[3]  ; sincro_vga:bloque1|aux_vsynch    ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.002      ; 1.256      ;
; -0.218 ; sincro_vga:bloque1|cont_line[4]  ; sincro_vga:bloque1|aux_vsynch    ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.002      ; 1.252      ;
; -0.196 ; sincro_vga:bloque1|cont_line[0]  ; sincro_vga:bloque1|aux_vsynch    ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.002      ; 1.230      ;
; -0.195 ; sincro_vga:bloque1|cont_line[1]  ; sincro_vga:bloque1|aux_vsynch    ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.002      ; 1.229      ;
; -0.176 ; sincro_vga:bloque1|cont_line[4]  ; sincro_vga:bloque1|visible_line  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.002      ; 1.210      ;
; -0.168 ; sincro_vga:bloque1|cont_line[5]  ; sincro_vga:bloque1|aux_vsynch    ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.002      ; 1.202      ;
; -0.155 ; sincro_vga:bloque1|cont_line[2]  ; sincro_vga:bloque1|aux_vsynch    ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.002      ; 1.189      ;
; -0.154 ; sincro_vga:bloque1|cont_line[0]  ; sincro_vga:bloque1|visible_line  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.002      ; 1.188      ;
; -0.151 ; sincro_vga:bloque1|cont_line[4]  ; sincro_vga:bloque1|cont_line[0]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 1.183      ;
; -0.151 ; sincro_vga:bloque1|cont_line[4]  ; sincro_vga:bloque1|cont_line[1]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 1.183      ;
; -0.151 ; sincro_vga:bloque1|cont_line[4]  ; sincro_vga:bloque1|cont_line[2]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 1.183      ;
; -0.151 ; sincro_vga:bloque1|cont_line[4]  ; sincro_vga:bloque1|cont_line[3]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 1.183      ;
; -0.151 ; sincro_vga:bloque1|cont_line[4]  ; sincro_vga:bloque1|cont_line[4]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 1.183      ;
; -0.151 ; sincro_vga:bloque1|cont_line[4]  ; sincro_vga:bloque1|cont_line[5]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 1.183      ;
; -0.151 ; sincro_vga:bloque1|cont_line[4]  ; sincro_vga:bloque1|cont_line[6]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 1.183      ;
; -0.151 ; sincro_vga:bloque1|cont_line[4]  ; sincro_vga:bloque1|cont_line[7]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 1.183      ;
; -0.151 ; sincro_vga:bloque1|cont_line[4]  ; sincro_vga:bloque1|cont_line[8]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 1.183      ;
; -0.151 ; sincro_vga:bloque1|cont_line[4]  ; sincro_vga:bloque1|cont_line[9]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 1.183      ;
; -0.151 ; sincro_vga:bloque1|cont_line[4]  ; sincro_vga:bloque1|cont_line[10] ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 1.183      ;
; -0.149 ; sincro_vga:bloque1|cont_line[6]  ; sincro_vga:bloque1|aux_vsynch    ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.002      ; 1.183      ;
; -0.141 ; sincro_vga:bloque1|cont_line[7]  ; sincro_vga:bloque1|aux_vsynch    ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.002      ; 1.175      ;
; -0.129 ; sincro_vga:bloque1|cont_line[0]  ; sincro_vga:bloque1|cont_line[0]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 1.161      ;
; -0.129 ; sincro_vga:bloque1|cont_line[0]  ; sincro_vga:bloque1|cont_line[1]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 1.161      ;
; -0.129 ; sincro_vga:bloque1|cont_line[0]  ; sincro_vga:bloque1|cont_line[2]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 1.161      ;
; -0.129 ; sincro_vga:bloque1|cont_line[0]  ; sincro_vga:bloque1|cont_line[3]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 1.161      ;
; -0.129 ; sincro_vga:bloque1|cont_line[0]  ; sincro_vga:bloque1|cont_line[4]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 1.161      ;
; -0.129 ; sincro_vga:bloque1|cont_line[0]  ; sincro_vga:bloque1|cont_line[5]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 1.161      ;
; -0.129 ; sincro_vga:bloque1|cont_line[0]  ; sincro_vga:bloque1|cont_line[6]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 1.161      ;
; -0.129 ; sincro_vga:bloque1|cont_line[0]  ; sincro_vga:bloque1|cont_line[7]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 1.161      ;
; -0.129 ; sincro_vga:bloque1|cont_line[0]  ; sincro_vga:bloque1|cont_line[8]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 1.161      ;
; -0.129 ; sincro_vga:bloque1|cont_line[0]  ; sincro_vga:bloque1|cont_line[9]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 1.161      ;
; -0.129 ; sincro_vga:bloque1|cont_line[0]  ; sincro_vga:bloque1|cont_line[10] ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 1.161      ;
; -0.099 ; sincro_vga:bloque1|cont_line[7]  ; sincro_vga:bloque1|visible_line  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.002      ; 1.133      ;
; -0.091 ; sincro_vga:bloque1|cont_line[3]  ; sincro_vga:bloque1|visible_line  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.002      ; 1.125      ;
; -0.091 ; sincro_vga:bloque1|cont_line[6]  ; sincro_vga:bloque1|visible_line  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.002      ; 1.125      ;
; -0.088 ; sincro_vga:bloque1|cont_line[1]  ; sincro_vga:bloque1|visible_line  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.002      ; 1.122      ;
; -0.074 ; sincro_vga:bloque1|cont_line[7]  ; sincro_vga:bloque1|cont_line[0]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 1.106      ;
; -0.074 ; sincro_vga:bloque1|cont_line[7]  ; sincro_vga:bloque1|cont_line[1]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 1.106      ;
; -0.074 ; sincro_vga:bloque1|cont_line[7]  ; sincro_vga:bloque1|cont_line[2]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 1.106      ;
; -0.074 ; sincro_vga:bloque1|cont_line[7]  ; sincro_vga:bloque1|cont_line[3]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 1.106      ;
; -0.074 ; sincro_vga:bloque1|cont_line[7]  ; sincro_vga:bloque1|cont_line[4]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 1.106      ;
; -0.074 ; sincro_vga:bloque1|cont_line[7]  ; sincro_vga:bloque1|cont_line[5]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 1.106      ;
; -0.074 ; sincro_vga:bloque1|cont_line[7]  ; sincro_vga:bloque1|cont_line[6]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 1.106      ;
; -0.074 ; sincro_vga:bloque1|cont_line[7]  ; sincro_vga:bloque1|cont_line[7]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 1.106      ;
; -0.074 ; sincro_vga:bloque1|cont_line[7]  ; sincro_vga:bloque1|cont_line[8]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 1.106      ;
; -0.074 ; sincro_vga:bloque1|cont_line[7]  ; sincro_vga:bloque1|cont_line[9]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 1.106      ;
; -0.074 ; sincro_vga:bloque1|cont_line[7]  ; sincro_vga:bloque1|cont_line[10] ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 1.106      ;
; -0.066 ; sincro_vga:bloque1|cont_line[6]  ; sincro_vga:bloque1|cont_line[0]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 1.098      ;
; -0.066 ; sincro_vga:bloque1|cont_line[6]  ; sincro_vga:bloque1|cont_line[1]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 1.098      ;
; -0.066 ; sincro_vga:bloque1|cont_line[6]  ; sincro_vga:bloque1|cont_line[2]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 1.098      ;
; -0.066 ; sincro_vga:bloque1|cont_line[6]  ; sincro_vga:bloque1|cont_line[3]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 1.098      ;
; -0.066 ; sincro_vga:bloque1|cont_line[6]  ; sincro_vga:bloque1|cont_line[4]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 1.098      ;
; -0.066 ; sincro_vga:bloque1|cont_line[6]  ; sincro_vga:bloque1|cont_line[5]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 1.098      ;
; -0.066 ; sincro_vga:bloque1|cont_line[6]  ; sincro_vga:bloque1|cont_line[6]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 1.098      ;
; -0.066 ; sincro_vga:bloque1|cont_line[6]  ; sincro_vga:bloque1|cont_line[7]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 1.098      ;
; -0.066 ; sincro_vga:bloque1|cont_line[6]  ; sincro_vga:bloque1|cont_line[8]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 1.098      ;
; -0.066 ; sincro_vga:bloque1|cont_line[6]  ; sincro_vga:bloque1|cont_line[9]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 1.098      ;
; -0.066 ; sincro_vga:bloque1|cont_line[6]  ; sincro_vga:bloque1|cont_line[10] ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 1.098      ;
; -0.063 ; sincro_vga:bloque1|cont_line[1]  ; sincro_vga:bloque1|cont_line[0]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 1.095      ;
; -0.063 ; sincro_vga:bloque1|cont_line[1]  ; sincro_vga:bloque1|cont_line[1]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 1.095      ;
; -0.063 ; sincro_vga:bloque1|cont_line[1]  ; sincro_vga:bloque1|cont_line[2]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 1.095      ;
; -0.063 ; sincro_vga:bloque1|cont_line[1]  ; sincro_vga:bloque1|cont_line[3]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 1.095      ;
; -0.063 ; sincro_vga:bloque1|cont_line[1]  ; sincro_vga:bloque1|cont_line[4]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 1.095      ;
; -0.063 ; sincro_vga:bloque1|cont_line[1]  ; sincro_vga:bloque1|cont_line[5]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 1.095      ;
; -0.063 ; sincro_vga:bloque1|cont_line[1]  ; sincro_vga:bloque1|cont_line[6]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 1.095      ;
; -0.063 ; sincro_vga:bloque1|cont_line[1]  ; sincro_vga:bloque1|cont_line[7]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 1.095      ;
; -0.063 ; sincro_vga:bloque1|cont_line[1]  ; sincro_vga:bloque1|cont_line[8]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 1.095      ;
; -0.063 ; sincro_vga:bloque1|cont_line[1]  ; sincro_vga:bloque1|cont_line[9]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 1.095      ;
; -0.063 ; sincro_vga:bloque1|cont_line[1]  ; sincro_vga:bloque1|cont_line[10] ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 1.095      ;
; -0.055 ; sincro_vga:bloque1|cont_line[9]  ; sincro_vga:bloque1|aux_vsynch    ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.002      ; 1.089      ;
; -0.039 ; sincro_vga:bloque1|cont_line[2]  ; sincro_vga:bloque1|visible_line  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.002      ; 1.073      ;
; -0.037 ; sincro_vga:bloque1|cont_line[5]  ; sincro_vga:bloque1|visible_line  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.002      ; 1.071      ;
; -0.014 ; sincro_vga:bloque1|cont_line[2]  ; sincro_vga:bloque1|cont_line[0]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 1.046      ;
; -0.014 ; sincro_vga:bloque1|cont_line[2]  ; sincro_vga:bloque1|cont_line[1]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 1.046      ;
; -0.014 ; sincro_vga:bloque1|cont_line[2]  ; sincro_vga:bloque1|cont_line[2]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 1.046      ;
; -0.014 ; sincro_vga:bloque1|cont_line[2]  ; sincro_vga:bloque1|cont_line[3]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 1.046      ;
; -0.014 ; sincro_vga:bloque1|cont_line[2]  ; sincro_vga:bloque1|cont_line[4]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 1.046      ;
; -0.014 ; sincro_vga:bloque1|cont_line[2]  ; sincro_vga:bloque1|cont_line[5]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 1.046      ;
; -0.014 ; sincro_vga:bloque1|cont_line[2]  ; sincro_vga:bloque1|cont_line[6]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 1.046      ;
; -0.014 ; sincro_vga:bloque1|cont_line[2]  ; sincro_vga:bloque1|cont_line[7]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 1.046      ;
; -0.014 ; sincro_vga:bloque1|cont_line[2]  ; sincro_vga:bloque1|cont_line[8]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 1.046      ;
; -0.014 ; sincro_vga:bloque1|cont_line[2]  ; sincro_vga:bloque1|cont_line[9]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 1.046      ;
; -0.014 ; sincro_vga:bloque1|cont_line[2]  ; sincro_vga:bloque1|cont_line[10] ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 1.046      ;
; -0.013 ; sincro_vga:bloque1|cont_line[9]  ; sincro_vga:bloque1|visible_line  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.002      ; 1.047      ;
; -0.006 ; sincro_vga:bloque1|cont_line[8]  ; sincro_vga:bloque1|aux_vsynch    ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.002      ; 1.040      ;
; 0.000  ; sincro_vga:bloque1|cont_line[10] ; sincro_vga:bloque1|aux_vsynch    ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.002      ; 1.034      ;
; 0.012  ; sincro_vga:bloque1|cont_line[9]  ; sincro_vga:bloque1|cont_line[0]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 1.020      ;
; 0.012  ; sincro_vga:bloque1|cont_line[9]  ; sincro_vga:bloque1|cont_line[1]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 1.020      ;
; 0.012  ; sincro_vga:bloque1|cont_line[9]  ; sincro_vga:bloque1|cont_line[2]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 1.020      ;
; 0.012  ; sincro_vga:bloque1|cont_line[9]  ; sincro_vga:bloque1|cont_line[3]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 1.020      ;
; 0.012  ; sincro_vga:bloque1|cont_line[9]  ; sincro_vga:bloque1|cont_line[4]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 1.020      ;
; 0.012  ; sincro_vga:bloque1|cont_line[9]  ; sincro_vga:bloque1|cont_line[5]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 1.020      ;
; 0.012  ; sincro_vga:bloque1|cont_line[9]  ; sincro_vga:bloque1|cont_line[6]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 1.020      ;
; 0.012  ; sincro_vga:bloque1|cont_line[9]  ; sincro_vga:bloque1|cont_line[7]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 1.020      ;
; 0.012  ; sincro_vga:bloque1|cont_line[9]  ; sincro_vga:bloque1|cont_line[8]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 1.020      ;
; 0.012  ; sincro_vga:bloque1|cont_line[9]  ; sincro_vga:bloque1|cont_line[9]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 1.020      ;
; 0.012  ; sincro_vga:bloque1|cont_line[9]  ; sincro_vga:bloque1|cont_line[10] ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 1.020      ;
; 0.036  ; sincro_vga:bloque1|cont_line[8]  ; sincro_vga:bloque1|visible_line  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.002      ; 0.998      ;
; 0.042  ; sincro_vga:bloque1|cont_line[10] ; sincro_vga:bloque1|visible_line  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.002      ; 0.992      ;
; 0.061  ; sincro_vga:bloque1|cont_line[8]  ; sincro_vga:bloque1|cont_line[0]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 1.000        ; 0.000      ; 0.971      ;
+--------+----------------------------------+----------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'blique3|altpll_0|sd1|pll|clk[0]'                                                                                                                                    ;
+--------+--------------------------------+---------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                         ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+---------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -0.167 ; sincro_vga:bloque1|aux_hsynch  ; sincro_vga:bloque1|aux_hsynch   ; sincro_vga:bloque1|aux_hsynch   ; blique3|altpll_0|sd1|pll|clk[0] ; 0.001        ; 0.026      ; 0.367      ;
; -0.167 ; sincro_vga:bloque1|aux_hsynch  ; sincro_vga:bloque1|aux_hsynch   ; sincro_vga:bloque1|aux_hsynch   ; blique3|altpll_0|sd1|pll|clk[0] ; 0.001        ; 0.026      ; 0.367      ;
; 7.249  ; sincro_vga:bloque1|cont_pxl[9] ; sincro_vga:bloque1|aux_hsynch   ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.012      ; 2.054      ;
; 7.326  ; sincro_vga:bloque1|cont_pxl[8] ; sincro_vga:bloque1|aux_hsynch   ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.012      ; 1.977      ;
; 7.383  ; sincro_vga:bloque1|cont_pxl[2] ; sincro_vga:bloque1|aux_hsynch   ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.012      ; 1.920      ;
; 7.398  ; sincro_vga:bloque1|cont_pxl[1] ; sincro_vga:bloque1|aux_hsynch   ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.012      ; 1.905      ;
; 7.402  ; sincro_vga:bloque1|cont_pxl[4] ; sincro_vga:bloque1|aux_hsynch   ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.012      ; 1.901      ;
; 7.416  ; sincro_vga:bloque1|cont_pxl[2] ; sincro_vga:bloque1|cont_pxl[0]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 1.875      ;
; 7.416  ; sincro_vga:bloque1|cont_pxl[2] ; sincro_vga:bloque1|cont_pxl[1]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 1.875      ;
; 7.416  ; sincro_vga:bloque1|cont_pxl[2] ; sincro_vga:bloque1|cont_pxl[2]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 1.875      ;
; 7.416  ; sincro_vga:bloque1|cont_pxl[2] ; sincro_vga:bloque1|cont_pxl[3]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 1.875      ;
; 7.416  ; sincro_vga:bloque1|cont_pxl[2] ; sincro_vga:bloque1|cont_pxl[4]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 1.875      ;
; 7.416  ; sincro_vga:bloque1|cont_pxl[2] ; sincro_vga:bloque1|cont_pxl[5]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 1.875      ;
; 7.416  ; sincro_vga:bloque1|cont_pxl[2] ; sincro_vga:bloque1|cont_pxl[6]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 1.875      ;
; 7.416  ; sincro_vga:bloque1|cont_pxl[2] ; sincro_vga:bloque1|cont_pxl[7]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 1.875      ;
; 7.416  ; sincro_vga:bloque1|cont_pxl[2] ; sincro_vga:bloque1|cont_pxl[9]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 1.875      ;
; 7.416  ; sincro_vga:bloque1|cont_pxl[2] ; sincro_vga:bloque1|cont_pxl[10] ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 1.875      ;
; 7.416  ; sincro_vga:bloque1|cont_pxl[2] ; sincro_vga:bloque1|cont_pxl[8]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 1.875      ;
; 7.419  ; sincro_vga:bloque1|cont_pxl[7] ; sincro_vga:bloque1|aux_hsynch   ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.012      ; 1.884      ;
; 7.431  ; sincro_vga:bloque1|cont_pxl[1] ; sincro_vga:bloque1|cont_pxl[0]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 1.860      ;
; 7.431  ; sincro_vga:bloque1|cont_pxl[1] ; sincro_vga:bloque1|cont_pxl[1]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 1.860      ;
; 7.431  ; sincro_vga:bloque1|cont_pxl[1] ; sincro_vga:bloque1|cont_pxl[2]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 1.860      ;
; 7.431  ; sincro_vga:bloque1|cont_pxl[1] ; sincro_vga:bloque1|cont_pxl[3]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 1.860      ;
; 7.431  ; sincro_vga:bloque1|cont_pxl[1] ; sincro_vga:bloque1|cont_pxl[4]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 1.860      ;
; 7.431  ; sincro_vga:bloque1|cont_pxl[1] ; sincro_vga:bloque1|cont_pxl[5]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 1.860      ;
; 7.431  ; sincro_vga:bloque1|cont_pxl[1] ; sincro_vga:bloque1|cont_pxl[6]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 1.860      ;
; 7.431  ; sincro_vga:bloque1|cont_pxl[1] ; sincro_vga:bloque1|cont_pxl[7]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 1.860      ;
; 7.431  ; sincro_vga:bloque1|cont_pxl[1] ; sincro_vga:bloque1|cont_pxl[9]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 1.860      ;
; 7.431  ; sincro_vga:bloque1|cont_pxl[1] ; sincro_vga:bloque1|cont_pxl[10] ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 1.860      ;
; 7.431  ; sincro_vga:bloque1|cont_pxl[1] ; sincro_vga:bloque1|cont_pxl[8]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 1.860      ;
; 7.435  ; sincro_vga:bloque1|cont_pxl[4] ; sincro_vga:bloque1|cont_pxl[0]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 1.856      ;
; 7.435  ; sincro_vga:bloque1|cont_pxl[4] ; sincro_vga:bloque1|cont_pxl[1]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 1.856      ;
; 7.435  ; sincro_vga:bloque1|cont_pxl[4] ; sincro_vga:bloque1|cont_pxl[2]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 1.856      ;
; 7.435  ; sincro_vga:bloque1|cont_pxl[4] ; sincro_vga:bloque1|cont_pxl[3]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 1.856      ;
; 7.435  ; sincro_vga:bloque1|cont_pxl[4] ; sincro_vga:bloque1|cont_pxl[4]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 1.856      ;
; 7.435  ; sincro_vga:bloque1|cont_pxl[4] ; sincro_vga:bloque1|cont_pxl[5]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 1.856      ;
; 7.435  ; sincro_vga:bloque1|cont_pxl[4] ; sincro_vga:bloque1|cont_pxl[6]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 1.856      ;
; 7.435  ; sincro_vga:bloque1|cont_pxl[4] ; sincro_vga:bloque1|cont_pxl[7]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 1.856      ;
; 7.435  ; sincro_vga:bloque1|cont_pxl[4] ; sincro_vga:bloque1|cont_pxl[9]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 1.856      ;
; 7.435  ; sincro_vga:bloque1|cont_pxl[4] ; sincro_vga:bloque1|cont_pxl[10] ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 1.856      ;
; 7.435  ; sincro_vga:bloque1|cont_pxl[4] ; sincro_vga:bloque1|cont_pxl[8]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 1.856      ;
; 7.497  ; sincro_vga:bloque1|cont_pxl[3] ; sincro_vga:bloque1|aux_hsynch   ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.012      ; 1.806      ;
; 7.524  ; sincro_vga:bloque1|cont_pxl[6] ; sincro_vga:bloque1|aux_hsynch   ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.012      ; 1.779      ;
; 7.556  ; sincro_vga:bloque1|cont_pxl[5] ; sincro_vga:bloque1|aux_hsynch   ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.012      ; 1.747      ;
; 7.572  ; sincro_vga:bloque1|cont_pxl[3] ; sincro_vga:bloque1|cont_pxl[0]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 1.719      ;
; 7.572  ; sincro_vga:bloque1|cont_pxl[3] ; sincro_vga:bloque1|cont_pxl[1]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 1.719      ;
; 7.572  ; sincro_vga:bloque1|cont_pxl[3] ; sincro_vga:bloque1|cont_pxl[2]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 1.719      ;
; 7.572  ; sincro_vga:bloque1|cont_pxl[3] ; sincro_vga:bloque1|cont_pxl[3]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 1.719      ;
; 7.572  ; sincro_vga:bloque1|cont_pxl[3] ; sincro_vga:bloque1|cont_pxl[4]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 1.719      ;
; 7.572  ; sincro_vga:bloque1|cont_pxl[3] ; sincro_vga:bloque1|cont_pxl[5]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 1.719      ;
; 7.572  ; sincro_vga:bloque1|cont_pxl[3] ; sincro_vga:bloque1|cont_pxl[6]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 1.719      ;
; 7.572  ; sincro_vga:bloque1|cont_pxl[3] ; sincro_vga:bloque1|cont_pxl[7]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 1.719      ;
; 7.572  ; sincro_vga:bloque1|cont_pxl[3] ; sincro_vga:bloque1|cont_pxl[9]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 1.719      ;
; 7.572  ; sincro_vga:bloque1|cont_pxl[3] ; sincro_vga:bloque1|cont_pxl[10] ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 1.719      ;
; 7.572  ; sincro_vga:bloque1|cont_pxl[3] ; sincro_vga:bloque1|cont_pxl[8]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 1.719      ;
; 7.587  ; sincro_vga:bloque1|cont_pxl[2] ; sincro_vga:bloque1|visible_pxl  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.003      ; 1.707      ;
; 7.602  ; sincro_vga:bloque1|cont_pxl[1] ; sincro_vga:bloque1|visible_pxl  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.003      ; 1.692      ;
; 7.606  ; sincro_vga:bloque1|cont_pxl[4] ; sincro_vga:bloque1|visible_pxl  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.003      ; 1.688      ;
; 7.614  ; sincro_vga:bloque1|cont_pxl[9] ; sincro_vga:bloque1|visible_pxl  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.003      ; 1.680      ;
; 7.691  ; sincro_vga:bloque1|cont_pxl[8] ; sincro_vga:bloque1|visible_pxl  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.003      ; 1.603      ;
; 7.743  ; sincro_vga:bloque1|cont_pxl[3] ; sincro_vga:bloque1|visible_pxl  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.003      ; 1.551      ;
; 7.749  ; sincro_vga:bloque1|cont_pxl[6] ; sincro_vga:bloque1|cont_pxl[0]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 1.542      ;
; 7.749  ; sincro_vga:bloque1|cont_pxl[6] ; sincro_vga:bloque1|cont_pxl[1]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 1.542      ;
; 7.749  ; sincro_vga:bloque1|cont_pxl[6] ; sincro_vga:bloque1|cont_pxl[2]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 1.542      ;
; 7.749  ; sincro_vga:bloque1|cont_pxl[6] ; sincro_vga:bloque1|cont_pxl[3]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 1.542      ;
; 7.749  ; sincro_vga:bloque1|cont_pxl[6] ; sincro_vga:bloque1|cont_pxl[4]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 1.542      ;
; 7.749  ; sincro_vga:bloque1|cont_pxl[6] ; sincro_vga:bloque1|cont_pxl[5]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 1.542      ;
; 7.749  ; sincro_vga:bloque1|cont_pxl[6] ; sincro_vga:bloque1|cont_pxl[6]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 1.542      ;
; 7.749  ; sincro_vga:bloque1|cont_pxl[6] ; sincro_vga:bloque1|cont_pxl[7]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 1.542      ;
; 7.749  ; sincro_vga:bloque1|cont_pxl[6] ; sincro_vga:bloque1|cont_pxl[9]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 1.542      ;
; 7.749  ; sincro_vga:bloque1|cont_pxl[6] ; sincro_vga:bloque1|cont_pxl[10] ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 1.542      ;
; 7.749  ; sincro_vga:bloque1|cont_pxl[6] ; sincro_vga:bloque1|cont_pxl[8]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 1.542      ;
; 7.755  ; sincro_vga:bloque1|cont_pxl[0] ; sincro_vga:bloque1|aux_hsynch   ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.012      ; 1.548      ;
; 7.784  ; sincro_vga:bloque1|cont_pxl[7] ; sincro_vga:bloque1|visible_pxl  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.003      ; 1.510      ;
; 7.808  ; sincro_vga:bloque1|cont_pxl[5] ; sincro_vga:bloque1|cont_pxl[0]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 1.483      ;
; 7.808  ; sincro_vga:bloque1|cont_pxl[5] ; sincro_vga:bloque1|cont_pxl[1]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 1.483      ;
; 7.808  ; sincro_vga:bloque1|cont_pxl[5] ; sincro_vga:bloque1|cont_pxl[2]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 1.483      ;
; 7.808  ; sincro_vga:bloque1|cont_pxl[5] ; sincro_vga:bloque1|cont_pxl[3]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 1.483      ;
; 7.808  ; sincro_vga:bloque1|cont_pxl[5] ; sincro_vga:bloque1|cont_pxl[4]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 1.483      ;
; 7.808  ; sincro_vga:bloque1|cont_pxl[5] ; sincro_vga:bloque1|cont_pxl[5]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 1.483      ;
; 7.808  ; sincro_vga:bloque1|cont_pxl[5] ; sincro_vga:bloque1|cont_pxl[6]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 1.483      ;
; 7.808  ; sincro_vga:bloque1|cont_pxl[5] ; sincro_vga:bloque1|cont_pxl[7]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 1.483      ;
; 7.808  ; sincro_vga:bloque1|cont_pxl[5] ; sincro_vga:bloque1|cont_pxl[9]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 1.483      ;
; 7.808  ; sincro_vga:bloque1|cont_pxl[5] ; sincro_vga:bloque1|cont_pxl[10] ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 1.483      ;
; 7.808  ; sincro_vga:bloque1|cont_pxl[5] ; sincro_vga:bloque1|cont_pxl[8]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 1.483      ;
; 7.834  ; sincro_vga:bloque1|cont_pxl[7] ; sincro_vga:bloque1|cont_pxl[0]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 1.457      ;
; 7.834  ; sincro_vga:bloque1|cont_pxl[7] ; sincro_vga:bloque1|cont_pxl[1]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 1.457      ;
; 7.834  ; sincro_vga:bloque1|cont_pxl[7] ; sincro_vga:bloque1|cont_pxl[2]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 1.457      ;
; 7.834  ; sincro_vga:bloque1|cont_pxl[7] ; sincro_vga:bloque1|cont_pxl[3]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 1.457      ;
; 7.834  ; sincro_vga:bloque1|cont_pxl[7] ; sincro_vga:bloque1|cont_pxl[4]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 1.457      ;
; 7.834  ; sincro_vga:bloque1|cont_pxl[7] ; sincro_vga:bloque1|cont_pxl[5]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 1.457      ;
; 7.834  ; sincro_vga:bloque1|cont_pxl[7] ; sincro_vga:bloque1|cont_pxl[6]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 1.457      ;
; 7.834  ; sincro_vga:bloque1|cont_pxl[7] ; sincro_vga:bloque1|cont_pxl[7]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 1.457      ;
; 7.834  ; sincro_vga:bloque1|cont_pxl[7] ; sincro_vga:bloque1|cont_pxl[9]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 1.457      ;
; 7.834  ; sincro_vga:bloque1|cont_pxl[7] ; sincro_vga:bloque1|cont_pxl[10] ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 1.457      ;
; 7.834  ; sincro_vga:bloque1|cont_pxl[7] ; sincro_vga:bloque1|cont_pxl[8]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 1.457      ;
; 7.889  ; sincro_vga:bloque1|cont_pxl[6] ; sincro_vga:bloque1|visible_pxl  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.003      ; 1.405      ;
; 7.921  ; sincro_vga:bloque1|cont_pxl[5] ; sincro_vga:bloque1|visible_pxl  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.003      ; 1.373      ;
; 7.963  ; sincro_vga:bloque1|cont_pxl[9] ; sincro_vga:bloque1|cont_pxl[0]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 1.328      ;
; 7.963  ; sincro_vga:bloque1|cont_pxl[9] ; sincro_vga:bloque1|cont_pxl[1]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 9.259        ; 0.000      ; 1.328      ;
+--------+--------------------------------+---------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'blique3|altpll_0|sd1|pll|clk[0]'                                                                                                                                     ;
+-------+---------------------------------+---------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.048 ; sincro_vga:bloque1|aux_hsynch   ; sincro_vga:bloque1|aux_hsynch   ; sincro_vga:bloque1|aux_hsynch   ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.026      ; 0.367      ;
; 0.048 ; sincro_vga:bloque1|aux_hsynch   ; sincro_vga:bloque1|aux_hsynch   ; sincro_vga:bloque1|aux_hsynch   ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.026      ; 0.367      ;
; 0.215 ; sincro_vga:bloque1|visible_pxl  ; sincro_vga:bloque1|visible_pxl  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.257 ; sincro_vga:bloque1|cont_pxl[10] ; sincro_vga:bloque1|cont_pxl[10] ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.409      ;
; 0.360 ; sincro_vga:bloque1|cont_pxl[4]  ; sincro_vga:bloque1|cont_pxl[4]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.362 ; sincro_vga:bloque1|cont_pxl[6]  ; sincro_vga:bloque1|cont_pxl[6]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.514      ;
; 0.365 ; sincro_vga:bloque1|cont_pxl[2]  ; sincro_vga:bloque1|cont_pxl[2]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.517      ;
; 0.369 ; sincro_vga:bloque1|cont_pxl[9]  ; sincro_vga:bloque1|cont_pxl[9]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.371 ; sincro_vga:bloque1|cont_pxl[8]  ; sincro_vga:bloque1|cont_pxl[8]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.378 ; sincro_vga:bloque1|cont_pxl[1]  ; sincro_vga:bloque1|cont_pxl[1]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.530      ;
; 0.379 ; sincro_vga:bloque1|cont_pxl[3]  ; sincro_vga:bloque1|cont_pxl[3]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.531      ;
; 0.379 ; sincro_vga:bloque1|cont_pxl[5]  ; sincro_vga:bloque1|cont_pxl[5]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.531      ;
; 0.380 ; sincro_vga:bloque1|cont_pxl[0]  ; sincro_vga:bloque1|cont_pxl[0]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.532      ;
; 0.380 ; sincro_vga:bloque1|cont_pxl[7]  ; sincro_vga:bloque1|cont_pxl[7]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.532      ;
; 0.498 ; sincro_vga:bloque1|cont_pxl[4]  ; sincro_vga:bloque1|cont_pxl[5]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.650      ;
; 0.500 ; sincro_vga:bloque1|cont_pxl[6]  ; sincro_vga:bloque1|cont_pxl[7]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.652      ;
; 0.507 ; sincro_vga:bloque1|cont_pxl[9]  ; sincro_vga:bloque1|cont_pxl[10] ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.659      ;
; 0.509 ; sincro_vga:bloque1|cont_pxl[8]  ; sincro_vga:bloque1|cont_pxl[9]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.661      ;
; 0.518 ; sincro_vga:bloque1|cont_pxl[1]  ; sincro_vga:bloque1|cont_pxl[2]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.670      ;
; 0.519 ; sincro_vga:bloque1|cont_pxl[3]  ; sincro_vga:bloque1|cont_pxl[4]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.671      ;
; 0.519 ; sincro_vga:bloque1|cont_pxl[5]  ; sincro_vga:bloque1|cont_pxl[6]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.671      ;
; 0.520 ; sincro_vga:bloque1|cont_pxl[7]  ; sincro_vga:bloque1|cont_pxl[8]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.672      ;
; 0.520 ; sincro_vga:bloque1|cont_pxl[0]  ; sincro_vga:bloque1|cont_pxl[1]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.672      ;
; 0.533 ; sincro_vga:bloque1|cont_pxl[4]  ; sincro_vga:bloque1|cont_pxl[6]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.685      ;
; 0.535 ; sincro_vga:bloque1|cont_pxl[6]  ; sincro_vga:bloque1|cont_pxl[8]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.687      ;
; 0.544 ; sincro_vga:bloque1|cont_pxl[8]  ; sincro_vga:bloque1|cont_pxl[10] ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.696      ;
; 0.554 ; sincro_vga:bloque1|cont_pxl[3]  ; sincro_vga:bloque1|cont_pxl[5]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.706      ;
; 0.554 ; sincro_vga:bloque1|cont_pxl[5]  ; sincro_vga:bloque1|cont_pxl[7]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.706      ;
; 0.555 ; sincro_vga:bloque1|cont_pxl[7]  ; sincro_vga:bloque1|cont_pxl[9]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.707      ;
; 0.555 ; sincro_vga:bloque1|cont_pxl[0]  ; sincro_vga:bloque1|cont_pxl[2]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.707      ;
; 0.558 ; sincro_vga:bloque1|cont_pxl[2]  ; sincro_vga:bloque1|cont_pxl[3]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.710      ;
; 0.568 ; sincro_vga:bloque1|cont_pxl[4]  ; sincro_vga:bloque1|cont_pxl[7]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.720      ;
; 0.570 ; sincro_vga:bloque1|cont_pxl[6]  ; sincro_vga:bloque1|cont_pxl[9]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.722      ;
; 0.589 ; sincro_vga:bloque1|cont_pxl[3]  ; sincro_vga:bloque1|cont_pxl[6]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.741      ;
; 0.589 ; sincro_vga:bloque1|cont_pxl[5]  ; sincro_vga:bloque1|cont_pxl[8]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.741      ;
; 0.590 ; sincro_vga:bloque1|cont_pxl[7]  ; sincro_vga:bloque1|cont_pxl[10] ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.742      ;
; 0.593 ; sincro_vga:bloque1|cont_pxl[2]  ; sincro_vga:bloque1|cont_pxl[4]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.745      ;
; 0.603 ; sincro_vga:bloque1|cont_pxl[4]  ; sincro_vga:bloque1|cont_pxl[8]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.755      ;
; 0.605 ; sincro_vga:bloque1|cont_pxl[6]  ; sincro_vga:bloque1|cont_pxl[10] ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.757      ;
; 0.612 ; sincro_vga:bloque1|cont_pxl[1]  ; sincro_vga:bloque1|cont_pxl[3]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.764      ;
; 0.624 ; sincro_vga:bloque1|cont_pxl[3]  ; sincro_vga:bloque1|cont_pxl[7]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.776      ;
; 0.624 ; sincro_vga:bloque1|cont_pxl[5]  ; sincro_vga:bloque1|cont_pxl[9]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.776      ;
; 0.628 ; sincro_vga:bloque1|cont_pxl[2]  ; sincro_vga:bloque1|cont_pxl[5]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.780      ;
; 0.638 ; sincro_vga:bloque1|cont_pxl[4]  ; sincro_vga:bloque1|cont_pxl[9]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.790      ;
; 0.647 ; sincro_vga:bloque1|cont_pxl[1]  ; sincro_vga:bloque1|cont_pxl[4]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.799      ;
; 0.649 ; sincro_vga:bloque1|cont_pxl[0]  ; sincro_vga:bloque1|cont_pxl[3]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.801      ;
; 0.659 ; sincro_vga:bloque1|cont_pxl[3]  ; sincro_vga:bloque1|cont_pxl[8]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.811      ;
; 0.659 ; sincro_vga:bloque1|cont_pxl[5]  ; sincro_vga:bloque1|cont_pxl[10] ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.811      ;
; 0.663 ; sincro_vga:bloque1|cont_pxl[2]  ; sincro_vga:bloque1|cont_pxl[6]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.815      ;
; 0.673 ; sincro_vga:bloque1|cont_pxl[4]  ; sincro_vga:bloque1|cont_pxl[10] ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.825      ;
; 0.682 ; sincro_vga:bloque1|cont_pxl[1]  ; sincro_vga:bloque1|cont_pxl[5]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.834      ;
; 0.684 ; sincro_vga:bloque1|cont_pxl[0]  ; sincro_vga:bloque1|cont_pxl[4]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.836      ;
; 0.694 ; sincro_vga:bloque1|cont_pxl[3]  ; sincro_vga:bloque1|cont_pxl[9]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.846      ;
; 0.698 ; sincro_vga:bloque1|cont_pxl[2]  ; sincro_vga:bloque1|cont_pxl[7]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.850      ;
; 0.717 ; sincro_vga:bloque1|cont_pxl[1]  ; sincro_vga:bloque1|cont_pxl[6]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.869      ;
; 0.719 ; sincro_vga:bloque1|cont_pxl[0]  ; sincro_vga:bloque1|cont_pxl[5]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.871      ;
; 0.729 ; sincro_vga:bloque1|cont_pxl[3]  ; sincro_vga:bloque1|cont_pxl[10] ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.881      ;
; 0.733 ; sincro_vga:bloque1|cont_pxl[2]  ; sincro_vga:bloque1|cont_pxl[8]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.885      ;
; 0.741 ; sincro_vga:bloque1|cont_pxl[10] ; sincro_vga:bloque1|visible_pxl  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.003      ; 0.896      ;
; 0.752 ; sincro_vga:bloque1|cont_pxl[1]  ; sincro_vga:bloque1|cont_pxl[7]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.904      ;
; 0.754 ; sincro_vga:bloque1|cont_pxl[0]  ; sincro_vga:bloque1|cont_pxl[6]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.906      ;
; 0.768 ; sincro_vga:bloque1|cont_pxl[2]  ; sincro_vga:bloque1|cont_pxl[9]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.920      ;
; 0.787 ; sincro_vga:bloque1|cont_pxl[1]  ; sincro_vga:bloque1|cont_pxl[8]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.939      ;
; 0.789 ; sincro_vga:bloque1|cont_pxl[0]  ; sincro_vga:bloque1|cont_pxl[7]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.941      ;
; 0.803 ; sincro_vga:bloque1|cont_pxl[2]  ; sincro_vga:bloque1|cont_pxl[10] ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.955      ;
; 0.822 ; sincro_vga:bloque1|cont_pxl[1]  ; sincro_vga:bloque1|cont_pxl[9]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.974      ;
; 0.824 ; sincro_vga:bloque1|cont_pxl[0]  ; sincro_vga:bloque1|cont_pxl[8]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.976      ;
; 0.842 ; sincro_vga:bloque1|cont_pxl[8]  ; sincro_vga:bloque1|visible_pxl  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.003      ; 0.997      ;
; 0.857 ; sincro_vga:bloque1|cont_pxl[1]  ; sincro_vga:bloque1|cont_pxl[10] ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.009      ;
; 0.859 ; sincro_vga:bloque1|cont_pxl[0]  ; sincro_vga:bloque1|cont_pxl[9]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.011      ;
; 0.894 ; sincro_vga:bloque1|cont_pxl[0]  ; sincro_vga:bloque1|cont_pxl[10] ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.046      ;
; 0.937 ; sincro_vga:bloque1|cont_pxl[8]  ; sincro_vga:bloque1|aux_hsynch   ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.012      ; 1.101      ;
; 1.005 ; sincro_vga:bloque1|cont_pxl[9]  ; sincro_vga:bloque1|visible_pxl  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.003      ; 1.160      ;
; 1.013 ; sincro_vga:bloque1|cont_pxl[8]  ; sincro_vga:bloque1|cont_pxl[0]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.165      ;
; 1.013 ; sincro_vga:bloque1|cont_pxl[8]  ; sincro_vga:bloque1|cont_pxl[1]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.165      ;
; 1.013 ; sincro_vga:bloque1|cont_pxl[8]  ; sincro_vga:bloque1|cont_pxl[2]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.165      ;
; 1.013 ; sincro_vga:bloque1|cont_pxl[8]  ; sincro_vga:bloque1|cont_pxl[3]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.165      ;
; 1.013 ; sincro_vga:bloque1|cont_pxl[8]  ; sincro_vga:bloque1|cont_pxl[4]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.165      ;
; 1.013 ; sincro_vga:bloque1|cont_pxl[8]  ; sincro_vga:bloque1|cont_pxl[5]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.165      ;
; 1.013 ; sincro_vga:bloque1|cont_pxl[8]  ; sincro_vga:bloque1|cont_pxl[6]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.165      ;
; 1.013 ; sincro_vga:bloque1|cont_pxl[8]  ; sincro_vga:bloque1|cont_pxl[7]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.165      ;
; 1.019 ; sincro_vga:bloque1|cont_pxl[0]  ; sincro_vga:bloque1|visible_pxl  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.003      ; 1.174      ;
; 1.023 ; sincro_vga:bloque1|cont_pxl[7]  ; sincro_vga:bloque1|aux_hsynch   ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.012      ; 1.187      ;
; 1.070 ; sincro_vga:bloque1|cont_pxl[5]  ; sincro_vga:bloque1|aux_hsynch   ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.012      ; 1.234      ;
; 1.091 ; sincro_vga:bloque1|cont_pxl[9]  ; sincro_vga:bloque1|aux_hsynch   ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.012      ; 1.255      ;
; 1.100 ; sincro_vga:bloque1|cont_pxl[3]  ; sincro_vga:bloque1|visible_pxl  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.003      ; 1.255      ;
; 1.106 ; sincro_vga:bloque1|cont_pxl[10] ; sincro_vga:bloque1|aux_hsynch   ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.012      ; 1.270      ;
; 1.119 ; sincro_vga:bloque1|cont_pxl[10] ; sincro_vga:bloque1|cont_pxl[0]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.271      ;
; 1.119 ; sincro_vga:bloque1|cont_pxl[10] ; sincro_vga:bloque1|cont_pxl[1]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.271      ;
; 1.119 ; sincro_vga:bloque1|cont_pxl[10] ; sincro_vga:bloque1|cont_pxl[2]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.271      ;
; 1.119 ; sincro_vga:bloque1|cont_pxl[10] ; sincro_vga:bloque1|cont_pxl[3]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.271      ;
; 1.119 ; sincro_vga:bloque1|cont_pxl[10] ; sincro_vga:bloque1|cont_pxl[4]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.271      ;
; 1.119 ; sincro_vga:bloque1|cont_pxl[10] ; sincro_vga:bloque1|cont_pxl[5]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.271      ;
; 1.119 ; sincro_vga:bloque1|cont_pxl[10] ; sincro_vga:bloque1|cont_pxl[6]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.271      ;
; 1.119 ; sincro_vga:bloque1|cont_pxl[10] ; sincro_vga:bloque1|cont_pxl[7]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.271      ;
; 1.119 ; sincro_vga:bloque1|cont_pxl[10] ; sincro_vga:bloque1|cont_pxl[9]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.271      ;
; 1.119 ; sincro_vga:bloque1|cont_pxl[10] ; sincro_vga:bloque1|cont_pxl[8]  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 1.271      ;
; 1.134 ; sincro_vga:bloque1|cont_pxl[7]  ; sincro_vga:bloque1|visible_pxl  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.003      ; 1.289      ;
; 1.138 ; sincro_vga:bloque1|cont_pxl[2]  ; sincro_vga:bloque1|visible_pxl  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.003      ; 1.293      ;
; 1.153 ; sincro_vga:bloque1|cont_pxl[4]  ; sincro_vga:bloque1|visible_pxl  ; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.003      ; 1.308      ;
+-------+---------------------------------+---------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'sincro_vga:bloque1|aux_hsynch'                                                                                                                                     ;
+-------+----------------------------------+----------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.215 ; sincro_vga:bloque1|visible_line  ; sincro_vga:bloque1|visible_line  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sincro_vga:bloque1|aux_vsynch    ; sincro_vga:bloque1|aux_vsynch    ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 0.367      ;
; 0.366 ; sincro_vga:bloque1|cont_line[0]  ; sincro_vga:bloque1|cont_line[0]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 0.518      ;
; 0.367 ; sincro_vga:bloque1|cont_line[8]  ; sincro_vga:bloque1|cont_line[8]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 0.519      ;
; 0.370 ; sincro_vga:bloque1|cont_line[3]  ; sincro_vga:bloque1|cont_line[3]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 0.522      ;
; 0.373 ; sincro_vga:bloque1|cont_line[1]  ; sincro_vga:bloque1|cont_line[1]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 0.525      ;
; 0.387 ; sincro_vga:bloque1|cont_line[5]  ; sincro_vga:bloque1|cont_line[5]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 0.539      ;
; 0.388 ; sincro_vga:bloque1|cont_line[4]  ; sincro_vga:bloque1|cont_line[4]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 0.540      ;
; 0.439 ; sincro_vga:bloque1|cont_line[7]  ; sincro_vga:bloque1|cont_line[7]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 0.591      ;
; 0.440 ; sincro_vga:bloque1|cont_line[6]  ; sincro_vga:bloque1|cont_line[6]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 0.592      ;
; 0.440 ; sincro_vga:bloque1|cont_line[9]  ; sincro_vga:bloque1|cont_line[9]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 0.592      ;
; 0.442 ; sincro_vga:bloque1|cont_line[2]  ; sincro_vga:bloque1|cont_line[2]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 0.594      ;
; 0.456 ; sincro_vga:bloque1|cont_line[10] ; sincro_vga:bloque1|cont_line[10] ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 0.608      ;
; 0.504 ; sincro_vga:bloque1|cont_line[0]  ; sincro_vga:bloque1|cont_line[1]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 0.656      ;
; 0.505 ; sincro_vga:bloque1|cont_line[8]  ; sincro_vga:bloque1|cont_line[9]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 0.657      ;
; 0.508 ; sincro_vga:bloque1|cont_line[3]  ; sincro_vga:bloque1|cont_line[4]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 0.660      ;
; 0.511 ; sincro_vga:bloque1|cont_line[1]  ; sincro_vga:bloque1|cont_line[2]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 0.663      ;
; 0.527 ; sincro_vga:bloque1|cont_line[5]  ; sincro_vga:bloque1|cont_line[6]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 0.679      ;
; 0.528 ; sincro_vga:bloque1|cont_line[4]  ; sincro_vga:bloque1|cont_line[5]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 0.680      ;
; 0.539 ; sincro_vga:bloque1|cont_line[0]  ; sincro_vga:bloque1|cont_line[2]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 0.691      ;
; 0.540 ; sincro_vga:bloque1|cont_line[8]  ; sincro_vga:bloque1|cont_line[10] ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 0.692      ;
; 0.543 ; sincro_vga:bloque1|cont_line[3]  ; sincro_vga:bloque1|cont_line[5]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 0.695      ;
; 0.546 ; sincro_vga:bloque1|cont_line[1]  ; sincro_vga:bloque1|cont_line[3]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 0.698      ;
; 0.547 ; sincro_vga:bloque1|cont_line[10] ; sincro_vga:bloque1|visible_line  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.002      ; 0.701      ;
; 0.563 ; sincro_vga:bloque1|cont_line[4]  ; sincro_vga:bloque1|cont_line[6]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 0.715      ;
; 0.574 ; sincro_vga:bloque1|cont_line[0]  ; sincro_vga:bloque1|cont_line[3]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 0.726      ;
; 0.577 ; sincro_vga:bloque1|cont_line[7]  ; sincro_vga:bloque1|cont_line[8]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 0.729      ;
; 0.578 ; sincro_vga:bloque1|cont_line[9]  ; sincro_vga:bloque1|cont_line[10] ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 0.730      ;
; 0.578 ; sincro_vga:bloque1|cont_line[3]  ; sincro_vga:bloque1|cont_line[6]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 0.730      ;
; 0.580 ; sincro_vga:bloque1|cont_line[2]  ; sincro_vga:bloque1|cont_line[3]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 0.732      ;
; 0.581 ; sincro_vga:bloque1|cont_line[1]  ; sincro_vga:bloque1|cont_line[4]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 0.733      ;
; 0.609 ; sincro_vga:bloque1|cont_line[0]  ; sincro_vga:bloque1|cont_line[4]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 0.761      ;
; 0.612 ; sincro_vga:bloque1|cont_line[7]  ; sincro_vga:bloque1|cont_line[9]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 0.764      ;
; 0.615 ; sincro_vga:bloque1|cont_line[2]  ; sincro_vga:bloque1|cont_line[4]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 0.767      ;
; 0.616 ; sincro_vga:bloque1|cont_line[1]  ; sincro_vga:bloque1|cont_line[5]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 0.768      ;
; 0.621 ; sincro_vga:bloque1|cont_line[5]  ; sincro_vga:bloque1|cont_line[7]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 0.773      ;
; 0.634 ; sincro_vga:bloque1|cont_line[6]  ; sincro_vga:bloque1|cont_line[7]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 0.786      ;
; 0.644 ; sincro_vga:bloque1|cont_line[10] ; sincro_vga:bloque1|aux_vsynch    ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.002      ; 0.798      ;
; 0.644 ; sincro_vga:bloque1|cont_line[0]  ; sincro_vga:bloque1|cont_line[5]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 0.796      ;
; 0.647 ; sincro_vga:bloque1|cont_line[7]  ; sincro_vga:bloque1|cont_line[10] ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 0.799      ;
; 0.650 ; sincro_vga:bloque1|cont_line[2]  ; sincro_vga:bloque1|cont_line[5]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 0.802      ;
; 0.651 ; sincro_vga:bloque1|cont_line[1]  ; sincro_vga:bloque1|cont_line[6]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 0.803      ;
; 0.656 ; sincro_vga:bloque1|cont_line[5]  ; sincro_vga:bloque1|cont_line[8]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 0.808      ;
; 0.657 ; sincro_vga:bloque1|cont_line[4]  ; sincro_vga:bloque1|cont_line[7]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 0.809      ;
; 0.669 ; sincro_vga:bloque1|cont_line[6]  ; sincro_vga:bloque1|cont_line[8]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 0.821      ;
; 0.672 ; sincro_vga:bloque1|cont_line[3]  ; sincro_vga:bloque1|cont_line[7]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 0.824      ;
; 0.679 ; sincro_vga:bloque1|cont_line[0]  ; sincro_vga:bloque1|cont_line[6]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 0.831      ;
; 0.685 ; sincro_vga:bloque1|cont_line[2]  ; sincro_vga:bloque1|cont_line[6]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 0.837      ;
; 0.691 ; sincro_vga:bloque1|cont_line[5]  ; sincro_vga:bloque1|cont_line[9]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 0.843      ;
; 0.692 ; sincro_vga:bloque1|cont_line[4]  ; sincro_vga:bloque1|cont_line[8]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 0.844      ;
; 0.704 ; sincro_vga:bloque1|cont_line[6]  ; sincro_vga:bloque1|cont_line[9]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 0.856      ;
; 0.707 ; sincro_vga:bloque1|cont_line[3]  ; sincro_vga:bloque1|cont_line[8]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 0.859      ;
; 0.712 ; sincro_vga:bloque1|cont_line[8]  ; sincro_vga:bloque1|visible_line  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.002      ; 0.866      ;
; 0.726 ; sincro_vga:bloque1|cont_line[5]  ; sincro_vga:bloque1|cont_line[10] ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 0.878      ;
; 0.727 ; sincro_vga:bloque1|cont_line[4]  ; sincro_vga:bloque1|cont_line[9]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 0.879      ;
; 0.737 ; sincro_vga:bloque1|cont_line[9]  ; sincro_vga:bloque1|visible_line  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.002      ; 0.891      ;
; 0.739 ; sincro_vga:bloque1|cont_line[6]  ; sincro_vga:bloque1|cont_line[10] ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 0.891      ;
; 0.742 ; sincro_vga:bloque1|cont_line[3]  ; sincro_vga:bloque1|cont_line[9]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 0.894      ;
; 0.745 ; sincro_vga:bloque1|cont_line[1]  ; sincro_vga:bloque1|cont_line[7]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 0.897      ;
; 0.762 ; sincro_vga:bloque1|cont_line[4]  ; sincro_vga:bloque1|cont_line[10] ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 0.914      ;
; 0.773 ; sincro_vga:bloque1|cont_line[0]  ; sincro_vga:bloque1|cont_line[7]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 0.925      ;
; 0.777 ; sincro_vga:bloque1|cont_line[0]  ; sincro_vga:bloque1|aux_vsynch    ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.002      ; 0.931      ;
; 0.777 ; sincro_vga:bloque1|cont_line[3]  ; sincro_vga:bloque1|cont_line[10] ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 0.929      ;
; 0.779 ; sincro_vga:bloque1|cont_line[2]  ; sincro_vga:bloque1|cont_line[7]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 0.931      ;
; 0.780 ; sincro_vga:bloque1|cont_line[1]  ; sincro_vga:bloque1|cont_line[8]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 0.932      ;
; 0.784 ; sincro_vga:bloque1|cont_line[4]  ; sincro_vga:bloque1|visible_line  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.002      ; 0.938      ;
; 0.785 ; sincro_vga:bloque1|cont_line[1]  ; sincro_vga:bloque1|aux_vsynch    ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.002      ; 0.939      ;
; 0.791 ; sincro_vga:bloque1|cont_line[5]  ; sincro_vga:bloque1|cont_line[0]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 0.943      ;
; 0.791 ; sincro_vga:bloque1|cont_line[5]  ; sincro_vga:bloque1|cont_line[1]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 0.943      ;
; 0.791 ; sincro_vga:bloque1|cont_line[5]  ; sincro_vga:bloque1|cont_line[2]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 0.943      ;
; 0.791 ; sincro_vga:bloque1|cont_line[5]  ; sincro_vga:bloque1|cont_line[3]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 0.943      ;
; 0.791 ; sincro_vga:bloque1|cont_line[5]  ; sincro_vga:bloque1|cont_line[4]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 0.943      ;
; 0.792 ; sincro_vga:bloque1|cont_line[8]  ; sincro_vga:bloque1|aux_vsynch    ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.002      ; 0.946      ;
; 0.808 ; sincro_vga:bloque1|cont_line[0]  ; sincro_vga:bloque1|cont_line[8]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 0.960      ;
; 0.813 ; sincro_vga:bloque1|cont_line[10] ; sincro_vga:bloque1|cont_line[0]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 0.965      ;
; 0.813 ; sincro_vga:bloque1|cont_line[3]  ; sincro_vga:bloque1|cont_line[0]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 0.965      ;
; 0.813 ; sincro_vga:bloque1|cont_line[10] ; sincro_vga:bloque1|cont_line[1]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 0.965      ;
; 0.813 ; sincro_vga:bloque1|cont_line[3]  ; sincro_vga:bloque1|cont_line[1]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 0.965      ;
; 0.813 ; sincro_vga:bloque1|cont_line[10] ; sincro_vga:bloque1|cont_line[2]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 0.965      ;
; 0.813 ; sincro_vga:bloque1|cont_line[3]  ; sincro_vga:bloque1|cont_line[2]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 0.965      ;
; 0.813 ; sincro_vga:bloque1|cont_line[10] ; sincro_vga:bloque1|cont_line[3]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 0.965      ;
; 0.813 ; sincro_vga:bloque1|cont_line[10] ; sincro_vga:bloque1|cont_line[4]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 0.965      ;
; 0.813 ; sincro_vga:bloque1|cont_line[10] ; sincro_vga:bloque1|cont_line[5]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 0.965      ;
; 0.813 ; sincro_vga:bloque1|cont_line[10] ; sincro_vga:bloque1|cont_line[6]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 0.965      ;
; 0.813 ; sincro_vga:bloque1|cont_line[10] ; sincro_vga:bloque1|cont_line[7]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 0.965      ;
; 0.813 ; sincro_vga:bloque1|cont_line[10] ; sincro_vga:bloque1|cont_line[8]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 0.965      ;
; 0.813 ; sincro_vga:bloque1|cont_line[10] ; sincro_vga:bloque1|cont_line[9]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 0.965      ;
; 0.814 ; sincro_vga:bloque1|cont_line[2]  ; sincro_vga:bloque1|cont_line[8]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 0.966      ;
; 0.815 ; sincro_vga:bloque1|cont_line[1]  ; sincro_vga:bloque1|cont_line[9]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 0.967      ;
; 0.816 ; sincro_vga:bloque1|cont_line[5]  ; sincro_vga:bloque1|visible_line  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.002      ; 0.970      ;
; 0.819 ; sincro_vga:bloque1|cont_line[8]  ; sincro_vga:bloque1|cont_line[0]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 0.971      ;
; 0.819 ; sincro_vga:bloque1|cont_line[8]  ; sincro_vga:bloque1|cont_line[1]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 0.971      ;
; 0.819 ; sincro_vga:bloque1|cont_line[8]  ; sincro_vga:bloque1|cont_line[2]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 0.971      ;
; 0.819 ; sincro_vga:bloque1|cont_line[8]  ; sincro_vga:bloque1|cont_line[3]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 0.971      ;
; 0.819 ; sincro_vga:bloque1|cont_line[8]  ; sincro_vga:bloque1|cont_line[4]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 0.971      ;
; 0.819 ; sincro_vga:bloque1|cont_line[8]  ; sincro_vga:bloque1|cont_line[5]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 0.971      ;
; 0.819 ; sincro_vga:bloque1|cont_line[8]  ; sincro_vga:bloque1|cont_line[6]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 0.971      ;
; 0.819 ; sincro_vga:bloque1|cont_line[8]  ; sincro_vga:bloque1|cont_line[7]  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.000      ; 0.971      ;
; 0.838 ; sincro_vga:bloque1|cont_line[3]  ; sincro_vga:bloque1|visible_line  ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.002      ; 0.992      ;
; 0.841 ; sincro_vga:bloque1|cont_line[9]  ; sincro_vga:bloque1|aux_vsynch    ; sincro_vga:bloque1|aux_hsynch ; sincro_vga:bloque1|aux_hsynch ; 0.000        ; 0.002      ; 0.995      ;
+-------+----------------------------------+----------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'sincro_vga:bloque1|aux_hsynch'                                                                              ;
+--------+--------------+----------------+------------------+-------------------------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+-------------------------------+------------+-------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sincro_vga:bloque1|aux_hsynch ; Fall       ; sincro_vga:bloque1|aux_vsynch       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sincro_vga:bloque1|aux_hsynch ; Fall       ; sincro_vga:bloque1|aux_vsynch       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sincro_vga:bloque1|aux_hsynch ; Fall       ; sincro_vga:bloque1|cont_line[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sincro_vga:bloque1|aux_hsynch ; Fall       ; sincro_vga:bloque1|cont_line[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sincro_vga:bloque1|aux_hsynch ; Fall       ; sincro_vga:bloque1|cont_line[10]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sincro_vga:bloque1|aux_hsynch ; Fall       ; sincro_vga:bloque1|cont_line[10]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sincro_vga:bloque1|aux_hsynch ; Fall       ; sincro_vga:bloque1|cont_line[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sincro_vga:bloque1|aux_hsynch ; Fall       ; sincro_vga:bloque1|cont_line[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sincro_vga:bloque1|aux_hsynch ; Fall       ; sincro_vga:bloque1|cont_line[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sincro_vga:bloque1|aux_hsynch ; Fall       ; sincro_vga:bloque1|cont_line[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sincro_vga:bloque1|aux_hsynch ; Fall       ; sincro_vga:bloque1|cont_line[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sincro_vga:bloque1|aux_hsynch ; Fall       ; sincro_vga:bloque1|cont_line[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sincro_vga:bloque1|aux_hsynch ; Fall       ; sincro_vga:bloque1|cont_line[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sincro_vga:bloque1|aux_hsynch ; Fall       ; sincro_vga:bloque1|cont_line[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sincro_vga:bloque1|aux_hsynch ; Fall       ; sincro_vga:bloque1|cont_line[5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sincro_vga:bloque1|aux_hsynch ; Fall       ; sincro_vga:bloque1|cont_line[5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sincro_vga:bloque1|aux_hsynch ; Fall       ; sincro_vga:bloque1|cont_line[6]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sincro_vga:bloque1|aux_hsynch ; Fall       ; sincro_vga:bloque1|cont_line[6]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sincro_vga:bloque1|aux_hsynch ; Fall       ; sincro_vga:bloque1|cont_line[7]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sincro_vga:bloque1|aux_hsynch ; Fall       ; sincro_vga:bloque1|cont_line[7]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sincro_vga:bloque1|aux_hsynch ; Fall       ; sincro_vga:bloque1|cont_line[8]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sincro_vga:bloque1|aux_hsynch ; Fall       ; sincro_vga:bloque1|cont_line[8]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sincro_vga:bloque1|aux_hsynch ; Fall       ; sincro_vga:bloque1|cont_line[9]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sincro_vga:bloque1|aux_hsynch ; Fall       ; sincro_vga:bloque1|cont_line[9]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sincro_vga:bloque1|aux_hsynch ; Fall       ; sincro_vga:bloque1|visible_line     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sincro_vga:bloque1|aux_hsynch ; Fall       ; sincro_vga:bloque1|visible_line     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sincro_vga:bloque1|aux_hsynch ; Rise       ; bloque1|aux_hsynch|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sincro_vga:bloque1|aux_hsynch ; Rise       ; bloque1|aux_hsynch|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sincro_vga:bloque1|aux_hsynch ; Rise       ; bloque1|aux_hsynch~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sincro_vga:bloque1|aux_hsynch ; Rise       ; bloque1|aux_hsynch~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sincro_vga:bloque1|aux_hsynch ; Rise       ; bloque1|aux_hsynch~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sincro_vga:bloque1|aux_hsynch ; Rise       ; bloque1|aux_hsynch~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sincro_vga:bloque1|aux_hsynch ; Rise       ; bloque1|aux_vsynch|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sincro_vga:bloque1|aux_hsynch ; Rise       ; bloque1|aux_vsynch|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sincro_vga:bloque1|aux_hsynch ; Rise       ; bloque1|cont_line[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sincro_vga:bloque1|aux_hsynch ; Rise       ; bloque1|cont_line[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sincro_vga:bloque1|aux_hsynch ; Rise       ; bloque1|cont_line[10]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sincro_vga:bloque1|aux_hsynch ; Rise       ; bloque1|cont_line[10]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sincro_vga:bloque1|aux_hsynch ; Rise       ; bloque1|cont_line[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sincro_vga:bloque1|aux_hsynch ; Rise       ; bloque1|cont_line[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sincro_vga:bloque1|aux_hsynch ; Rise       ; bloque1|cont_line[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sincro_vga:bloque1|aux_hsynch ; Rise       ; bloque1|cont_line[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sincro_vga:bloque1|aux_hsynch ; Rise       ; bloque1|cont_line[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sincro_vga:bloque1|aux_hsynch ; Rise       ; bloque1|cont_line[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sincro_vga:bloque1|aux_hsynch ; Rise       ; bloque1|cont_line[4]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sincro_vga:bloque1|aux_hsynch ; Rise       ; bloque1|cont_line[4]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sincro_vga:bloque1|aux_hsynch ; Rise       ; bloque1|cont_line[5]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sincro_vga:bloque1|aux_hsynch ; Rise       ; bloque1|cont_line[5]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sincro_vga:bloque1|aux_hsynch ; Rise       ; bloque1|cont_line[6]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sincro_vga:bloque1|aux_hsynch ; Rise       ; bloque1|cont_line[6]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sincro_vga:bloque1|aux_hsynch ; Rise       ; bloque1|cont_line[7]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sincro_vga:bloque1|aux_hsynch ; Rise       ; bloque1|cont_line[7]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sincro_vga:bloque1|aux_hsynch ; Rise       ; bloque1|cont_line[8]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sincro_vga:bloque1|aux_hsynch ; Rise       ; bloque1|cont_line[8]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sincro_vga:bloque1|aux_hsynch ; Rise       ; bloque1|cont_line[9]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sincro_vga:bloque1|aux_hsynch ; Rise       ; bloque1|cont_line[9]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sincro_vga:bloque1|aux_hsynch ; Rise       ; bloque1|visible_line|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sincro_vga:bloque1|aux_hsynch ; Rise       ; bloque1|visible_line|clk            ;
+--------+--------------+----------------+------------------+-------------------------------+------------+-------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'blique3|altpll_0|sd1|pll|clk[0]'                                                                                     ;
+-------+--------------+----------------+------------------+---------------------------------+------------+---------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                      ;
+-------+--------------+----------------+------------------+---------------------------------+------------+---------------------------------------------+
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; blique3|altpll_0|sd1|pll|clk[0] ; Rise       ; sincro_vga:bloque1|aux_hsynch               ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; blique3|altpll_0|sd1|pll|clk[0] ; Rise       ; sincro_vga:bloque1|cont_pxl[0]              ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; blique3|altpll_0|sd1|pll|clk[0] ; Rise       ; sincro_vga:bloque1|cont_pxl[10]             ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; blique3|altpll_0|sd1|pll|clk[0] ; Rise       ; sincro_vga:bloque1|cont_pxl[1]              ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; blique3|altpll_0|sd1|pll|clk[0] ; Rise       ; sincro_vga:bloque1|cont_pxl[2]              ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; blique3|altpll_0|sd1|pll|clk[0] ; Rise       ; sincro_vga:bloque1|cont_pxl[3]              ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; blique3|altpll_0|sd1|pll|clk[0] ; Rise       ; sincro_vga:bloque1|cont_pxl[4]              ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; blique3|altpll_0|sd1|pll|clk[0] ; Rise       ; sincro_vga:bloque1|cont_pxl[5]              ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; blique3|altpll_0|sd1|pll|clk[0] ; Rise       ; sincro_vga:bloque1|cont_pxl[6]              ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; blique3|altpll_0|sd1|pll|clk[0] ; Rise       ; sincro_vga:bloque1|cont_pxl[7]              ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; blique3|altpll_0|sd1|pll|clk[0] ; Rise       ; sincro_vga:bloque1|cont_pxl[8]              ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; blique3|altpll_0|sd1|pll|clk[0] ; Rise       ; sincro_vga:bloque1|cont_pxl[9]              ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; blique3|altpll_0|sd1|pll|clk[0] ; Rise       ; sincro_vga:bloque1|visible_pxl              ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; blique3|altpll_0|sd1|pll|clk[0] ; Rise       ; sincro_vga:bloque1|aux_hsynch               ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; blique3|altpll_0|sd1|pll|clk[0] ; Rise       ; sincro_vga:bloque1|cont_pxl[0]              ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; blique3|altpll_0|sd1|pll|clk[0] ; Rise       ; sincro_vga:bloque1|cont_pxl[10]             ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; blique3|altpll_0|sd1|pll|clk[0] ; Rise       ; sincro_vga:bloque1|cont_pxl[1]              ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; blique3|altpll_0|sd1|pll|clk[0] ; Rise       ; sincro_vga:bloque1|cont_pxl[2]              ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; blique3|altpll_0|sd1|pll|clk[0] ; Rise       ; sincro_vga:bloque1|cont_pxl[3]              ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; blique3|altpll_0|sd1|pll|clk[0] ; Rise       ; sincro_vga:bloque1|cont_pxl[4]              ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; blique3|altpll_0|sd1|pll|clk[0] ; Rise       ; sincro_vga:bloque1|cont_pxl[5]              ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; blique3|altpll_0|sd1|pll|clk[0] ; Rise       ; sincro_vga:bloque1|cont_pxl[6]              ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; blique3|altpll_0|sd1|pll|clk[0] ; Rise       ; sincro_vga:bloque1|cont_pxl[7]              ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; blique3|altpll_0|sd1|pll|clk[0] ; Rise       ; sincro_vga:bloque1|cont_pxl[8]              ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; blique3|altpll_0|sd1|pll|clk[0] ; Rise       ; sincro_vga:bloque1|cont_pxl[9]              ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; blique3|altpll_0|sd1|pll|clk[0] ; Rise       ; sincro_vga:bloque1|visible_pxl              ;
; 4.629 ; 4.629        ; 0.000          ; High Pulse Width ; blique3|altpll_0|sd1|pll|clk[0] ; Rise       ; blique3|altpll_0|sd1|_clk0~clkctrl|inclk[0] ;
; 4.629 ; 4.629        ; 0.000          ; High Pulse Width ; blique3|altpll_0|sd1|pll|clk[0] ; Rise       ; blique3|altpll_0|sd1|_clk0~clkctrl|outclk   ;
; 4.629 ; 4.629        ; 0.000          ; High Pulse Width ; blique3|altpll_0|sd1|pll|clk[0] ; Rise       ; bloque1|aux_hsynch|clk                      ;
; 4.629 ; 4.629        ; 0.000          ; High Pulse Width ; blique3|altpll_0|sd1|pll|clk[0] ; Rise       ; bloque1|cont_pxl[0]|clk                     ;
; 4.629 ; 4.629        ; 0.000          ; High Pulse Width ; blique3|altpll_0|sd1|pll|clk[0] ; Rise       ; bloque1|cont_pxl[10]|clk                    ;
; 4.629 ; 4.629        ; 0.000          ; High Pulse Width ; blique3|altpll_0|sd1|pll|clk[0] ; Rise       ; bloque1|cont_pxl[1]|clk                     ;
; 4.629 ; 4.629        ; 0.000          ; High Pulse Width ; blique3|altpll_0|sd1|pll|clk[0] ; Rise       ; bloque1|cont_pxl[2]|clk                     ;
; 4.629 ; 4.629        ; 0.000          ; High Pulse Width ; blique3|altpll_0|sd1|pll|clk[0] ; Rise       ; bloque1|cont_pxl[3]|clk                     ;
; 4.629 ; 4.629        ; 0.000          ; High Pulse Width ; blique3|altpll_0|sd1|pll|clk[0] ; Rise       ; bloque1|cont_pxl[4]|clk                     ;
; 4.629 ; 4.629        ; 0.000          ; High Pulse Width ; blique3|altpll_0|sd1|pll|clk[0] ; Rise       ; bloque1|cont_pxl[5]|clk                     ;
; 4.629 ; 4.629        ; 0.000          ; High Pulse Width ; blique3|altpll_0|sd1|pll|clk[0] ; Rise       ; bloque1|cont_pxl[6]|clk                     ;
; 4.629 ; 4.629        ; 0.000          ; High Pulse Width ; blique3|altpll_0|sd1|pll|clk[0] ; Rise       ; bloque1|cont_pxl[7]|clk                     ;
; 4.629 ; 4.629        ; 0.000          ; High Pulse Width ; blique3|altpll_0|sd1|pll|clk[0] ; Rise       ; bloque1|cont_pxl[8]|clk                     ;
; 4.629 ; 4.629        ; 0.000          ; High Pulse Width ; blique3|altpll_0|sd1|pll|clk[0] ; Rise       ; bloque1|cont_pxl[9]|clk                     ;
; 4.629 ; 4.629        ; 0.000          ; High Pulse Width ; blique3|altpll_0|sd1|pll|clk[0] ; Rise       ; bloque1|visible_pxl|clk                     ;
; 4.630 ; 4.630        ; 0.000          ; Low Pulse Width  ; blique3|altpll_0|sd1|pll|clk[0] ; Rise       ; blique3|altpll_0|sd1|_clk0~clkctrl|inclk[0] ;
; 4.630 ; 4.630        ; 0.000          ; Low Pulse Width  ; blique3|altpll_0|sd1|pll|clk[0] ; Rise       ; blique3|altpll_0|sd1|_clk0~clkctrl|outclk   ;
; 4.630 ; 4.630        ; 0.000          ; Low Pulse Width  ; blique3|altpll_0|sd1|pll|clk[0] ; Rise       ; bloque1|aux_hsynch|clk                      ;
; 4.630 ; 4.630        ; 0.000          ; Low Pulse Width  ; blique3|altpll_0|sd1|pll|clk[0] ; Rise       ; bloque1|cont_pxl[0]|clk                     ;
; 4.630 ; 4.630        ; 0.000          ; Low Pulse Width  ; blique3|altpll_0|sd1|pll|clk[0] ; Rise       ; bloque1|cont_pxl[10]|clk                    ;
; 4.630 ; 4.630        ; 0.000          ; Low Pulse Width  ; blique3|altpll_0|sd1|pll|clk[0] ; Rise       ; bloque1|cont_pxl[1]|clk                     ;
; 4.630 ; 4.630        ; 0.000          ; Low Pulse Width  ; blique3|altpll_0|sd1|pll|clk[0] ; Rise       ; bloque1|cont_pxl[2]|clk                     ;
; 4.630 ; 4.630        ; 0.000          ; Low Pulse Width  ; blique3|altpll_0|sd1|pll|clk[0] ; Rise       ; bloque1|cont_pxl[3]|clk                     ;
; 4.630 ; 4.630        ; 0.000          ; Low Pulse Width  ; blique3|altpll_0|sd1|pll|clk[0] ; Rise       ; bloque1|cont_pxl[4]|clk                     ;
; 4.630 ; 4.630        ; 0.000          ; Low Pulse Width  ; blique3|altpll_0|sd1|pll|clk[0] ; Rise       ; bloque1|cont_pxl[5]|clk                     ;
; 4.630 ; 4.630        ; 0.000          ; Low Pulse Width  ; blique3|altpll_0|sd1|pll|clk[0] ; Rise       ; bloque1|cont_pxl[6]|clk                     ;
; 4.630 ; 4.630        ; 0.000          ; Low Pulse Width  ; blique3|altpll_0|sd1|pll|clk[0] ; Rise       ; bloque1|cont_pxl[7]|clk                     ;
; 4.630 ; 4.630        ; 0.000          ; Low Pulse Width  ; blique3|altpll_0|sd1|pll|clk[0] ; Rise       ; bloque1|cont_pxl[8]|clk                     ;
; 4.630 ; 4.630        ; 0.000          ; Low Pulse Width  ; blique3|altpll_0|sd1|pll|clk[0] ; Rise       ; bloque1|cont_pxl[9]|clk                     ;
; 4.630 ; 4.630        ; 0.000          ; Low Pulse Width  ; blique3|altpll_0|sd1|pll|clk[0] ; Rise       ; bloque1|visible_pxl|clk                     ;
+-------+--------------+----------------+------------------+---------------------------------+------------+---------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; blique3|altpll_0|sd1|pll|clk[0]   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; blique3|altpll_0|sd1|pll|inclk[0] ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout                       ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; blique3|altpll_0|sd1|pll|clk[0]   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; blique3|altpll_0|sd1|pll|inclk[0] ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout                       ;
; 34.657 ; 37.037       ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                               ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                    ;
+-----------+-------------------------------+-------+-------+------------+---------------------------------+
; Data Port ; Clock Port                    ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------+-------------------------------+-------+-------+------------+---------------------------------+
; B[*]      ; clk                           ; 4.387 ; 4.387 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  B[0]     ; clk                           ; 4.191 ; 4.191 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  B[1]     ; clk                           ; 4.153 ; 4.153 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  B[2]     ; clk                           ; 4.305 ; 4.305 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  B[3]     ; clk                           ; 4.245 ; 4.245 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  B[4]     ; clk                           ; 4.319 ; 4.319 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  B[5]     ; clk                           ; 4.300 ; 4.300 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  B[6]     ; clk                           ; 4.293 ; 4.293 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  B[7]     ; clk                           ; 4.343 ; 4.343 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  B[8]     ; clk                           ; 4.248 ; 4.248 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  B[9]     ; clk                           ; 4.387 ; 4.387 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
; G[*]      ; clk                           ; 4.430 ; 4.430 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  G[0]     ; clk                           ; 4.426 ; 4.426 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  G[1]     ; clk                           ; 4.016 ; 4.016 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  G[2]     ; clk                           ; 4.125 ; 4.125 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  G[3]     ; clk                           ; 4.003 ; 4.003 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  G[4]     ; clk                           ; 4.009 ; 4.009 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  G[5]     ; clk                           ; 4.430 ; 4.430 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  G[6]     ; clk                           ; 4.076 ; 4.076 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  G[7]     ; clk                           ; 4.316 ; 4.316 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  G[8]     ; clk                           ; 4.126 ; 4.126 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  G[9]     ; clk                           ; 4.129 ; 4.129 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
; R[*]      ; clk                           ; 4.510 ; 4.510 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  R[0]     ; clk                           ; 4.510 ; 4.510 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  R[1]     ; clk                           ; 4.322 ; 4.322 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  R[2]     ; clk                           ; 4.329 ; 4.329 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  R[3]     ; clk                           ; 4.417 ; 4.417 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  R[4]     ; clk                           ; 4.350 ; 4.350 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  R[5]     ; clk                           ; 4.367 ; 4.367 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  R[6]     ; clk                           ; 4.197 ; 4.197 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  R[7]     ; clk                           ; 4.408 ; 4.408 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  R[8]     ; clk                           ; 4.093 ; 4.093 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  R[9]     ; clk                           ; 4.177 ; 4.177 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
; VGA_BLANK ; clk                           ; 2.851 ; 2.851 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
; VGA_CLK   ; clk                           ; 1.432 ;       ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
; VGA_CLK   ; clk                           ;       ; 1.432 ; Fall       ; blique3|altpll_0|sd1|pll|clk[0] ;
; VGA_HS    ; sincro_vga:bloque1|aux_hsynch ;       ; 2.436 ; Rise       ; sincro_vga:bloque1|aux_hsynch   ;
; B[*]      ; sincro_vga:bloque1|aux_hsynch ; 5.542 ; 5.542 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  B[0]     ; sincro_vga:bloque1|aux_hsynch ; 5.346 ; 5.346 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  B[1]     ; sincro_vga:bloque1|aux_hsynch ; 5.308 ; 5.308 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  B[2]     ; sincro_vga:bloque1|aux_hsynch ; 5.460 ; 5.460 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  B[3]     ; sincro_vga:bloque1|aux_hsynch ; 5.400 ; 5.400 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  B[4]     ; sincro_vga:bloque1|aux_hsynch ; 5.474 ; 5.474 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  B[5]     ; sincro_vga:bloque1|aux_hsynch ; 5.455 ; 5.455 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  B[6]     ; sincro_vga:bloque1|aux_hsynch ; 5.448 ; 5.448 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  B[7]     ; sincro_vga:bloque1|aux_hsynch ; 5.498 ; 5.498 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  B[8]     ; sincro_vga:bloque1|aux_hsynch ; 5.403 ; 5.403 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  B[9]     ; sincro_vga:bloque1|aux_hsynch ; 5.542 ; 5.542 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
; G[*]      ; sincro_vga:bloque1|aux_hsynch ; 5.389 ; 5.389 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  G[0]     ; sincro_vga:bloque1|aux_hsynch ; 5.385 ; 5.385 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  G[1]     ; sincro_vga:bloque1|aux_hsynch ; 5.126 ; 5.126 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  G[2]     ; sincro_vga:bloque1|aux_hsynch ; 5.084 ; 5.084 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  G[3]     ; sincro_vga:bloque1|aux_hsynch ; 4.973 ; 4.973 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  G[4]     ; sincro_vga:bloque1|aux_hsynch ; 4.968 ; 4.968 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  G[5]     ; sincro_vga:bloque1|aux_hsynch ; 5.389 ; 5.389 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  G[6]     ; sincro_vga:bloque1|aux_hsynch ; 5.093 ; 5.093 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  G[7]     ; sincro_vga:bloque1|aux_hsynch ; 5.275 ; 5.275 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  G[8]     ; sincro_vga:bloque1|aux_hsynch ; 5.281 ; 5.281 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  G[9]     ; sincro_vga:bloque1|aux_hsynch ; 5.284 ; 5.284 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
; R[*]      ; sincro_vga:bloque1|aux_hsynch ; 5.665 ; 5.665 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  R[0]     ; sincro_vga:bloque1|aux_hsynch ; 5.665 ; 5.665 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  R[1]     ; sincro_vga:bloque1|aux_hsynch ; 5.477 ; 5.477 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  R[2]     ; sincro_vga:bloque1|aux_hsynch ; 5.484 ; 5.484 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  R[3]     ; sincro_vga:bloque1|aux_hsynch ; 5.572 ; 5.572 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  R[4]     ; sincro_vga:bloque1|aux_hsynch ; 5.505 ; 5.505 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  R[5]     ; sincro_vga:bloque1|aux_hsynch ; 5.522 ; 5.522 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  R[6]     ; sincro_vga:bloque1|aux_hsynch ; 5.352 ; 5.352 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  R[7]     ; sincro_vga:bloque1|aux_hsynch ; 5.563 ; 5.563 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  R[8]     ; sincro_vga:bloque1|aux_hsynch ; 5.248 ; 5.248 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  R[9]     ; sincro_vga:bloque1|aux_hsynch ; 5.332 ; 5.332 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
; VGA_BLANK ; sincro_vga:bloque1|aux_hsynch ; 4.509 ; 4.509 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
; VGA_HS    ; sincro_vga:bloque1|aux_hsynch ; 2.436 ;       ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
; VGA_VS    ; sincro_vga:bloque1|aux_hsynch ; 3.487 ; 3.487 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
+-----------+-------------------------------+-------+-------+------------+---------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                            ;
+-----------+-------------------------------+-------+-------+------------+---------------------------------+
; Data Port ; Clock Port                    ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------+-------------------------------+-------+-------+------------+---------------------------------+
; B[*]      ; clk                           ; 2.912 ; 2.912 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  B[0]     ; clk                           ; 2.953 ; 2.953 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  B[1]     ; clk                           ; 3.043 ; 3.043 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  B[2]     ; clk                           ; 3.076 ; 3.076 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  B[3]     ; clk                           ; 3.137 ; 3.137 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  B[4]     ; clk                           ; 3.210 ; 3.210 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  B[5]     ; clk                           ; 3.147 ; 3.147 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  B[6]     ; clk                           ; 3.183 ; 3.183 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  B[7]     ; clk                           ; 3.105 ; 3.105 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  B[8]     ; clk                           ; 3.009 ; 3.009 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  B[9]     ; clk                           ; 2.912 ; 2.912 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
; G[*]      ; clk                           ; 2.310 ; 2.310 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  G[0]     ; clk                           ; 2.593 ; 2.593 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  G[1]     ; clk                           ; 2.321 ; 2.321 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  G[2]     ; clk                           ; 2.310 ; 2.310 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  G[3]     ; clk                           ; 2.311 ; 2.311 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  G[4]     ; clk                           ; 2.319 ; 2.319 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  G[5]     ; clk                           ; 2.585 ; 2.585 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  G[6]     ; clk                           ; 2.371 ; 2.371 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  G[7]     ; clk                           ; 2.472 ; 2.472 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  G[8]     ; clk                           ; 2.801 ; 2.801 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  G[9]     ; clk                           ; 2.746 ; 2.746 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
; R[*]      ; clk                           ; 2.697 ; 2.697 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  R[0]     ; clk                           ; 3.042 ; 3.042 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  R[1]     ; clk                           ; 2.825 ; 2.825 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  R[2]     ; clk                           ; 2.829 ; 2.829 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  R[3]     ; clk                           ; 2.995 ; 2.995 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  R[4]     ; clk                           ; 2.933 ; 2.933 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  R[5]     ; clk                           ; 2.946 ; 2.946 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  R[6]     ; clk                           ; 2.697 ; 2.697 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  R[7]     ; clk                           ; 2.938 ; 2.938 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  R[8]     ; clk                           ; 2.976 ; 2.976 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  R[9]     ; clk                           ; 3.011 ; 3.011 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
; VGA_BLANK ; clk                           ; 2.851 ; 2.851 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
; VGA_CLK   ; clk                           ; 1.432 ;       ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
; VGA_CLK   ; clk                           ;       ; 1.432 ; Fall       ; blique3|altpll_0|sd1|pll|clk[0] ;
; VGA_HS    ; sincro_vga:bloque1|aux_hsynch ;       ; 2.436 ; Rise       ; sincro_vga:bloque1|aux_hsynch   ;
; B[*]      ; sincro_vga:bloque1|aux_hsynch ; 4.284 ; 4.284 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  B[0]     ; sincro_vga:bloque1|aux_hsynch ; 4.378 ; 4.378 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  B[1]     ; sincro_vga:bloque1|aux_hsynch ; 4.340 ; 4.340 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  B[2]     ; sincro_vga:bloque1|aux_hsynch ; 4.492 ; 4.492 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  B[3]     ; sincro_vga:bloque1|aux_hsynch ; 4.432 ; 4.432 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  B[4]     ; sincro_vga:bloque1|aux_hsynch ; 4.506 ; 4.506 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  B[5]     ; sincro_vga:bloque1|aux_hsynch ; 4.487 ; 4.487 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  B[6]     ; sincro_vga:bloque1|aux_hsynch ; 4.480 ; 4.480 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  B[7]     ; sincro_vga:bloque1|aux_hsynch ; 4.530 ; 4.530 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  B[8]     ; sincro_vga:bloque1|aux_hsynch ; 4.415 ; 4.415 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  B[9]     ; sincro_vga:bloque1|aux_hsynch ; 4.284 ; 4.284 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
; G[*]      ; sincro_vga:bloque1|aux_hsynch ; 4.064 ; 4.064 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  G[0]     ; sincro_vga:bloque1|aux_hsynch ; 4.241 ; 4.241 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  G[1]     ; sincro_vga:bloque1|aux_hsynch ; 4.074 ; 4.074 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  G[2]     ; sincro_vga:bloque1|aux_hsynch ; 4.064 ; 4.064 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  G[3]     ; sincro_vga:bloque1|aux_hsynch ; 4.064 ; 4.064 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  G[4]     ; sincro_vga:bloque1|aux_hsynch ; 4.073 ; 4.073 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  G[5]     ; sincro_vga:bloque1|aux_hsynch ; 4.243 ; 4.243 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  G[6]     ; sincro_vga:bloque1|aux_hsynch ; 4.125 ; 4.125 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  G[7]     ; sincro_vga:bloque1|aux_hsynch ; 4.130 ; 4.130 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  G[8]     ; sincro_vga:bloque1|aux_hsynch ; 4.207 ; 4.207 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  G[9]     ; sincro_vga:bloque1|aux_hsynch ; 4.153 ; 4.153 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
; R[*]      ; sincro_vga:bloque1|aux_hsynch ; 4.280 ; 4.280 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  R[0]     ; sincro_vga:bloque1|aux_hsynch ; 4.697 ; 4.697 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  R[1]     ; sincro_vga:bloque1|aux_hsynch ; 4.509 ; 4.509 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  R[2]     ; sincro_vga:bloque1|aux_hsynch ; 4.516 ; 4.516 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  R[3]     ; sincro_vga:bloque1|aux_hsynch ; 4.604 ; 4.604 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  R[4]     ; sincro_vga:bloque1|aux_hsynch ; 4.537 ; 4.537 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  R[5]     ; sincro_vga:bloque1|aux_hsynch ; 4.554 ; 4.554 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  R[6]     ; sincro_vga:bloque1|aux_hsynch ; 4.354 ; 4.354 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  R[7]     ; sincro_vga:bloque1|aux_hsynch ; 4.595 ; 4.595 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  R[8]     ; sincro_vga:bloque1|aux_hsynch ; 4.280 ; 4.280 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  R[9]     ; sincro_vga:bloque1|aux_hsynch ; 4.364 ; 4.364 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
; VGA_BLANK ; sincro_vga:bloque1|aux_hsynch ; 4.509 ; 4.509 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
; VGA_HS    ; sincro_vga:bloque1|aux_hsynch ; 2.436 ;       ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
; VGA_VS    ; sincro_vga:bloque1|aux_hsynch ; 3.487 ; 3.487 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
+-----------+-------------------------------+-------+-------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                            ;
+----------------------------------+---------+--------+----------+---------+---------------------+
; Clock                            ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack                 ; -1.721  ; -0.123 ; N/A      ; N/A     ; -0.500              ;
;  blique3|altpll_0|sd1|pll|clk[0] ; -0.167  ; -0.123 ; N/A      ; N/A     ; 3.629               ;
;  clk                             ; N/A     ; N/A    ; N/A      ; N/A     ; 18.518              ;
;  sincro_vga:bloque1|aux_hsynch   ; -1.721  ; 0.215  ; N/A      ; N/A     ; -0.500              ;
; Design-wide TNS                  ; -18.731 ; -0.123 ; 0.0      ; 0.0     ; -13.0               ;
;  blique3|altpll_0|sd1|pll|clk[0] ; -0.167  ; -0.123 ; N/A      ; N/A     ; 0.000               ;
;  clk                             ; N/A     ; N/A    ; N/A      ; N/A     ; 0.000               ;
;  sincro_vga:bloque1|aux_hsynch   ; -18.625 ; 0.000  ; N/A      ; N/A     ; -13.000             ;
+----------------------------------+---------+--------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                      ;
+-----------+-------------------------------+--------+--------+------------+---------------------------------+
; Data Port ; Clock Port                    ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-----------+-------------------------------+--------+--------+------------+---------------------------------+
; B[*]      ; clk                           ; 9.478  ; 9.478  ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  B[0]     ; clk                           ; 9.049  ; 9.049  ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  B[1]     ; clk                           ; 8.918  ; 8.918  ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  B[2]     ; clk                           ; 9.294  ; 9.294  ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  B[3]     ; clk                           ; 9.140  ; 9.140  ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  B[4]     ; clk                           ; 9.214  ; 9.214  ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  B[5]     ; clk                           ; 9.199  ; 9.199  ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  B[6]     ; clk                           ; 9.187  ; 9.187  ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  B[7]     ; clk                           ; 9.333  ; 9.333  ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  B[8]     ; clk                           ; 9.131  ; 9.131  ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  B[9]     ; clk                           ; 9.478  ; 9.478  ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
; G[*]      ; clk                           ; 9.354  ; 9.354  ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  G[0]     ; clk                           ; 9.347  ; 9.347  ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  G[1]     ; clk                           ; 8.458  ; 8.458  ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  G[2]     ; clk                           ; 8.691  ; 8.691  ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  G[3]     ; clk                           ; 8.446  ; 8.446  ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  G[4]     ; clk                           ; 8.450  ; 8.450  ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  G[5]     ; clk                           ; 9.354  ; 9.354  ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  G[6]     ; clk                           ; 8.643  ; 8.643  ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  G[7]     ; clk                           ; 9.117  ; 9.117  ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  G[8]     ; clk                           ; 8.879  ; 8.879  ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  G[9]     ; clk                           ; 8.881  ; 8.881  ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
; R[*]      ; clk                           ; 9.738  ; 9.738  ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  R[0]     ; clk                           ; 9.738  ; 9.738  ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  R[1]     ; clk                           ; 9.316  ; 9.316  ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  R[2]     ; clk                           ; 9.325  ; 9.325  ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  R[3]     ; clk                           ; 9.466  ; 9.466  ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  R[4]     ; clk                           ; 9.364  ; 9.364  ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  R[5]     ; clk                           ; 9.381  ; 9.381  ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  R[6]     ; clk                           ; 9.049  ; 9.049  ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  R[7]     ; clk                           ; 9.512  ; 9.512  ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  R[8]     ; clk                           ; 8.832  ; 8.832  ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  R[9]     ; clk                           ; 9.031  ; 9.031  ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
; VGA_BLANK ; clk                           ; 5.799  ; 5.799  ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
; VGA_CLK   ; clk                           ; 2.885  ;        ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
; VGA_CLK   ; clk                           ;        ; 2.885  ; Fall       ; blique3|altpll_0|sd1|pll|clk[0] ;
; VGA_HS    ; sincro_vga:bloque1|aux_hsynch ;        ; 4.680  ; Rise       ; sincro_vga:bloque1|aux_hsynch   ;
; B[*]      ; sincro_vga:bloque1|aux_hsynch ; 10.971 ; 10.971 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  B[0]     ; sincro_vga:bloque1|aux_hsynch ; 10.542 ; 10.542 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  B[1]     ; sincro_vga:bloque1|aux_hsynch ; 10.421 ; 10.421 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  B[2]     ; sincro_vga:bloque1|aux_hsynch ; 10.787 ; 10.787 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  B[3]     ; sincro_vga:bloque1|aux_hsynch ; 10.633 ; 10.633 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  B[4]     ; sincro_vga:bloque1|aux_hsynch ; 10.707 ; 10.707 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  B[5]     ; sincro_vga:bloque1|aux_hsynch ; 10.692 ; 10.692 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  B[6]     ; sincro_vga:bloque1|aux_hsynch ; 10.680 ; 10.680 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  B[7]     ; sincro_vga:bloque1|aux_hsynch ; 10.826 ; 10.826 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  B[8]     ; sincro_vga:bloque1|aux_hsynch ; 10.624 ; 10.624 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  B[9]     ; sincro_vga:bloque1|aux_hsynch ; 10.971 ; 10.971 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
; G[*]      ; sincro_vga:bloque1|aux_hsynch ; 10.530 ; 10.530 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  G[0]     ; sincro_vga:bloque1|aux_hsynch ; 10.523 ; 10.523 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  G[1]     ; sincro_vga:bloque1|aux_hsynch ; 9.990  ; 9.990  ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  G[2]     ; sincro_vga:bloque1|aux_hsynch ; 9.867  ; 9.867  ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  G[3]     ; sincro_vga:bloque1|aux_hsynch ; 9.666  ; 9.666  ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  G[4]     ; sincro_vga:bloque1|aux_hsynch ; 9.626  ; 9.626  ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  G[5]     ; sincro_vga:bloque1|aux_hsynch ; 10.530 ; 10.530 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  G[6]     ; sincro_vga:bloque1|aux_hsynch ; 9.956  ; 9.956  ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  G[7]     ; sincro_vga:bloque1|aux_hsynch ; 10.293 ; 10.293 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  G[8]     ; sincro_vga:bloque1|aux_hsynch ; 10.372 ; 10.372 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  G[9]     ; sincro_vga:bloque1|aux_hsynch ; 10.374 ; 10.374 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
; R[*]      ; sincro_vga:bloque1|aux_hsynch ; 11.231 ; 11.231 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  R[0]     ; sincro_vga:bloque1|aux_hsynch ; 11.231 ; 11.231 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  R[1]     ; sincro_vga:bloque1|aux_hsynch ; 10.809 ; 10.809 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  R[2]     ; sincro_vga:bloque1|aux_hsynch ; 10.818 ; 10.818 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  R[3]     ; sincro_vga:bloque1|aux_hsynch ; 10.959 ; 10.959 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  R[4]     ; sincro_vga:bloque1|aux_hsynch ; 10.857 ; 10.857 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  R[5]     ; sincro_vga:bloque1|aux_hsynch ; 10.874 ; 10.874 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  R[6]     ; sincro_vga:bloque1|aux_hsynch ; 10.542 ; 10.542 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  R[7]     ; sincro_vga:bloque1|aux_hsynch ; 11.005 ; 11.005 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  R[8]     ; sincro_vga:bloque1|aux_hsynch ; 10.325 ; 10.325 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  R[9]     ; sincro_vga:bloque1|aux_hsynch ; 10.524 ; 10.524 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
; VGA_BLANK ; sincro_vga:bloque1|aux_hsynch ; 8.490  ; 8.490  ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
; VGA_HS    ; sincro_vga:bloque1|aux_hsynch ; 4.680  ;        ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
; VGA_VS    ; sincro_vga:bloque1|aux_hsynch ; 6.205  ; 6.205  ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
+-----------+-------------------------------+--------+--------+------------+---------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                            ;
+-----------+-------------------------------+-------+-------+------------+---------------------------------+
; Data Port ; Clock Port                    ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------+-------------------------------+-------+-------+------------+---------------------------------+
; B[*]      ; clk                           ; 2.912 ; 2.912 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  B[0]     ; clk                           ; 2.953 ; 2.953 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  B[1]     ; clk                           ; 3.043 ; 3.043 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  B[2]     ; clk                           ; 3.076 ; 3.076 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  B[3]     ; clk                           ; 3.137 ; 3.137 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  B[4]     ; clk                           ; 3.210 ; 3.210 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  B[5]     ; clk                           ; 3.147 ; 3.147 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  B[6]     ; clk                           ; 3.183 ; 3.183 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  B[7]     ; clk                           ; 3.105 ; 3.105 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  B[8]     ; clk                           ; 3.009 ; 3.009 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  B[9]     ; clk                           ; 2.912 ; 2.912 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
; G[*]      ; clk                           ; 2.310 ; 2.310 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  G[0]     ; clk                           ; 2.593 ; 2.593 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  G[1]     ; clk                           ; 2.321 ; 2.321 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  G[2]     ; clk                           ; 2.310 ; 2.310 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  G[3]     ; clk                           ; 2.311 ; 2.311 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  G[4]     ; clk                           ; 2.319 ; 2.319 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  G[5]     ; clk                           ; 2.585 ; 2.585 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  G[6]     ; clk                           ; 2.371 ; 2.371 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  G[7]     ; clk                           ; 2.472 ; 2.472 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  G[8]     ; clk                           ; 2.801 ; 2.801 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  G[9]     ; clk                           ; 2.746 ; 2.746 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
; R[*]      ; clk                           ; 2.697 ; 2.697 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  R[0]     ; clk                           ; 3.042 ; 3.042 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  R[1]     ; clk                           ; 2.825 ; 2.825 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  R[2]     ; clk                           ; 2.829 ; 2.829 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  R[3]     ; clk                           ; 2.995 ; 2.995 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  R[4]     ; clk                           ; 2.933 ; 2.933 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  R[5]     ; clk                           ; 2.946 ; 2.946 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  R[6]     ; clk                           ; 2.697 ; 2.697 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  R[7]     ; clk                           ; 2.938 ; 2.938 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  R[8]     ; clk                           ; 2.976 ; 2.976 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
;  R[9]     ; clk                           ; 3.011 ; 3.011 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
; VGA_BLANK ; clk                           ; 2.851 ; 2.851 ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
; VGA_CLK   ; clk                           ; 1.432 ;       ; Rise       ; blique3|altpll_0|sd1|pll|clk[0] ;
; VGA_CLK   ; clk                           ;       ; 1.432 ; Fall       ; blique3|altpll_0|sd1|pll|clk[0] ;
; VGA_HS    ; sincro_vga:bloque1|aux_hsynch ;       ; 2.436 ; Rise       ; sincro_vga:bloque1|aux_hsynch   ;
; B[*]      ; sincro_vga:bloque1|aux_hsynch ; 4.284 ; 4.284 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  B[0]     ; sincro_vga:bloque1|aux_hsynch ; 4.378 ; 4.378 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  B[1]     ; sincro_vga:bloque1|aux_hsynch ; 4.340 ; 4.340 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  B[2]     ; sincro_vga:bloque1|aux_hsynch ; 4.492 ; 4.492 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  B[3]     ; sincro_vga:bloque1|aux_hsynch ; 4.432 ; 4.432 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  B[4]     ; sincro_vga:bloque1|aux_hsynch ; 4.506 ; 4.506 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  B[5]     ; sincro_vga:bloque1|aux_hsynch ; 4.487 ; 4.487 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  B[6]     ; sincro_vga:bloque1|aux_hsynch ; 4.480 ; 4.480 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  B[7]     ; sincro_vga:bloque1|aux_hsynch ; 4.530 ; 4.530 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  B[8]     ; sincro_vga:bloque1|aux_hsynch ; 4.415 ; 4.415 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  B[9]     ; sincro_vga:bloque1|aux_hsynch ; 4.284 ; 4.284 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
; G[*]      ; sincro_vga:bloque1|aux_hsynch ; 4.064 ; 4.064 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  G[0]     ; sincro_vga:bloque1|aux_hsynch ; 4.241 ; 4.241 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  G[1]     ; sincro_vga:bloque1|aux_hsynch ; 4.074 ; 4.074 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  G[2]     ; sincro_vga:bloque1|aux_hsynch ; 4.064 ; 4.064 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  G[3]     ; sincro_vga:bloque1|aux_hsynch ; 4.064 ; 4.064 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  G[4]     ; sincro_vga:bloque1|aux_hsynch ; 4.073 ; 4.073 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  G[5]     ; sincro_vga:bloque1|aux_hsynch ; 4.243 ; 4.243 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  G[6]     ; sincro_vga:bloque1|aux_hsynch ; 4.125 ; 4.125 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  G[7]     ; sincro_vga:bloque1|aux_hsynch ; 4.130 ; 4.130 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  G[8]     ; sincro_vga:bloque1|aux_hsynch ; 4.207 ; 4.207 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  G[9]     ; sincro_vga:bloque1|aux_hsynch ; 4.153 ; 4.153 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
; R[*]      ; sincro_vga:bloque1|aux_hsynch ; 4.280 ; 4.280 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  R[0]     ; sincro_vga:bloque1|aux_hsynch ; 4.697 ; 4.697 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  R[1]     ; sincro_vga:bloque1|aux_hsynch ; 4.509 ; 4.509 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  R[2]     ; sincro_vga:bloque1|aux_hsynch ; 4.516 ; 4.516 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  R[3]     ; sincro_vga:bloque1|aux_hsynch ; 4.604 ; 4.604 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  R[4]     ; sincro_vga:bloque1|aux_hsynch ; 4.537 ; 4.537 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  R[5]     ; sincro_vga:bloque1|aux_hsynch ; 4.554 ; 4.554 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  R[6]     ; sincro_vga:bloque1|aux_hsynch ; 4.354 ; 4.354 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  R[7]     ; sincro_vga:bloque1|aux_hsynch ; 4.595 ; 4.595 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  R[8]     ; sincro_vga:bloque1|aux_hsynch ; 4.280 ; 4.280 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
;  R[9]     ; sincro_vga:bloque1|aux_hsynch ; 4.364 ; 4.364 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
; VGA_BLANK ; sincro_vga:bloque1|aux_hsynch ; 4.509 ; 4.509 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
; VGA_HS    ; sincro_vga:bloque1|aux_hsynch ; 2.436 ;       ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
; VGA_VS    ; sincro_vga:bloque1|aux_hsynch ; 3.487 ; 3.487 ; Fall       ; sincro_vga:bloque1|aux_hsynch   ;
+-----------+-------------------------------+-------+-------+------------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                               ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 233      ; 0        ; 0        ; 0        ;
; sincro_vga:bloque1|aux_hsynch   ; blique3|altpll_0|sd1|pll|clk[0] ; 1        ; 1        ; 0        ; 0        ;
; sincro_vga:bloque1|aux_hsynch   ; sincro_vga:bloque1|aux_hsynch   ; 0        ; 0        ; 0        ; 257      ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; blique3|altpll_0|sd1|pll|clk[0] ; blique3|altpll_0|sd1|pll|clk[0] ; 233      ; 0        ; 0        ; 0        ;
; sincro_vga:bloque1|aux_hsynch   ; blique3|altpll_0|sd1|pll|clk[0] ; 1        ; 1        ; 0        ; 0        ;
; sincro_vga:bloque1|aux_hsynch   ; sincro_vga:bloque1|aux_hsynch   ; 0        ; 0        ; 0        ; 257      ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 34    ; 34   ;
; Unconstrained Output Port Paths ; 725   ; 725  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Sep 13 11:24:02 2023
Info: Command: quartus_sta pinta_barras -c pinta_barras
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'pinta_barras.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 37.037 -waveform {0.000 18.518} -name clk clk
    Info (332110): create_generated_clock -source {blique3|altpll_0|sd1|pll|inclk[0]} -multiply_by 4 -duty_cycle 50.00 -name {blique3|altpll_0|sd1|pll|clk[0]} {blique3|altpll_0|sd1|pll|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name sincro_vga:bloque1|aux_hsynch sincro_vga:bloque1|aux_hsynch
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.721
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.721       -18.625 sincro_vga:bloque1|aux_hsynch 
    Info (332119):    -0.106        -0.106 blique3|altpll_0|sd1|pll|clk[0] 
Info (332146): Worst-case hold slack is -0.123
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.123        -0.123 blique3|altpll_0|sd1|pll|clk[0] 
    Info (332119):     0.391         0.000 sincro_vga:bloque1|aux_hsynch 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -0.500
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.500       -13.000 sincro_vga:bloque1|aux_hsynch 
    Info (332119):     3.629         0.000 blique3|altpll_0|sd1|pll|clk[0] 
    Info (332119):    18.518         0.000 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.222        -2.059 sincro_vga:bloque1|aux_hsynch 
    Info (332119):    -0.167        -0.167 blique3|altpll_0|sd1|pll|clk[0] 
Info (332146): Worst-case hold slack is 0.048
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.048         0.000 blique3|altpll_0|sd1|pll|clk[0] 
    Info (332119):     0.215         0.000 sincro_vga:bloque1|aux_hsynch 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -0.500
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.500       -13.000 sincro_vga:bloque1|aux_hsynch 
    Info (332119):     3.629         0.000 blique3|altpll_0|sd1|pll|clk[0] 
    Info (332119):    18.518         0.000 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 489 megabytes
    Info: Processing ended: Wed Sep 13 11:24:02 2023
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


