============================================================
  Generated by:           Encounter(R) RTL Compiler RC14.28 - v14.20-s067_1
  Generated on:           Mar 22 2019  02:18:19 am
  Module:                 dsc_mul
  Technology library:     gscl45nm 
  Operating conditions:   typical (balanced_tree)
  Wireload mode:          enclosed
  Area mode:              timing library
============================================================

      Instance       Cells  Cell Area  Net Area  Total Area  Wireload     
--------------------------------------------------------------------------
dsc_mul                465       1766         0        1766    <none> (D) 
  stoch2bin_out        149        672         0         672    <none> (D) 
    inc_add_36_16_2     29        136         0         136    <none> (D) 
  prg_c                110        373         0         373    <none> (D) 
    ctr4                67        265         0         265    <none> (D) 
    comp10              43        108         0         108    <none> (D) 
      comp9              2          6         0           6    <none> (D) 
      comp8              2          6         0           6    <none> (D) 
      comp7              2          6         0           6    <none> (D) 
      comp6              2          6         0           6    <none> (D) 
      comp5              2          6         0           6    <none> (D) 
      comp4              2          6         0           6    <none> (D) 
      comp3              2          6         0           6    <none> (D) 
      comp2              2          6         0           6    <none> (D) 
      comp1              2          6         0           6    <none> (D) 
      comp0              2          4         0           4    <none> (D) 
  prg_b                109        371         0         371    <none> (D) 
    ctr4                66        262         0         262    <none> (D) 
    comp10              43        108         0         108    <none> (D) 
      comp9              2          6         0           6    <none> (D) 
      comp8              2          6         0           6    <none> (D) 
      comp7              2          6         0           6    <none> (D) 
      comp6              2          6         0           6    <none> (D) 
      comp5              2          6         0           6    <none> (D) 
      comp4              2          6         0           6    <none> (D) 
      comp3              2          6         0           6    <none> (D) 
      comp2              2          6         0           6    <none> (D) 
      comp1              2          6         0           6    <none> (D) 
      comp0              2          4         0           4    <none> (D) 
  prg_a                 95        345         0         345    <none> (D) 
    ctr4                52        237         0         237    <none> (D) 
    comp10              43        108         0         108    <none> (D) 
      comp9              2          6         0           6    <none> (D) 
      comp8              2          6         0           6    <none> (D) 
      comp7              2          6         0           6    <none> (D) 
      comp6              2          6         0           6    <none> (D) 
      comp5              2          6         0           6    <none> (D) 
      comp4              2          6         0           6    <none> (D) 
      comp3              2          6         0           6    <none> (D) 
      comp2              2          6         0           6    <none> (D) 
      comp1              2          6         0           6    <none> (D) 
      comp0              2          4         0           4    <none> (D) 

 (D) = wireload is default in technology library
