TimeQuest Timing Analyzer report for EP2C5
Thu Mar 03 00:03:32 2016
Quartus II 32-bit Version 11.1 Build 173 11/01/2011 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'clk50M'
 13. Slow Model Hold: 'clk50M'
 14. Slow Model Recovery: 'clk50M'
 15. Slow Model Removal: 'clk50M'
 16. Slow Model Minimum Pulse Width: 'clk50M'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Fast Model Setup Summary
 24. Fast Model Hold Summary
 25. Fast Model Recovery Summary
 26. Fast Model Removal Summary
 27. Fast Model Minimum Pulse Width Summary
 28. Fast Model Setup: 'clk50M'
 29. Fast Model Hold: 'clk50M'
 30. Fast Model Recovery: 'clk50M'
 31. Fast Model Removal: 'clk50M'
 32. Fast Model Minimum Pulse Width: 'clk50M'
 33. Setup Times
 34. Hold Times
 35. Clock to Output Times
 36. Minimum Clock to Output Times
 37. Propagation Delay
 38. Minimum Propagation Delay
 39. Multicorner Timing Analysis Summary
 40. Setup Times
 41. Hold Times
 42. Clock to Output Times
 43. Minimum Clock to Output Times
 44. Progagation Delay
 45. Minimum Progagation Delay
 46. Setup Transfers
 47. Hold Transfers
 48. Recovery Transfers
 49. Removal Transfers
 50. Report TCCS
 51. Report RSKM
 52. Unconstrained Paths
 53. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                      ;
+--------------------+---------------------------------------------------+
; Quartus II Version ; Version 11.1 Build 173 11/01/2011 SJ Full Version ;
; Revision Name      ; EP2C5                                             ;
; Device Family      ; Cyclone II                                        ;
; Device Name        ; EP2C5T144C7                                       ;
; Timing Models      ; Final                                             ;
; Delay Model        ; Combined                                          ;
; Rise/Fall Delays   ; Unavailable                                       ;
+--------------------+---------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 4.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1-4 processors         ; 100.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; EP2C5.sdc     ; OK     ; Thu Mar 03 00:03:30 2016 ;
+---------------+--------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                             ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets    ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; clk50M     ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk50M } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 87.76 MHz ; 87.76 MHz       ; clk50M     ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+--------+-------+---------------+
; Clock  ; Slack ; End Point TNS ;
+--------+-------+---------------+
; clk50M ; 8.605 ; 0.000         ;
+--------+-------+---------------+


+--------------------------------+
; Slow Model Hold Summary        ;
+--------+-------+---------------+
; Clock  ; Slack ; End Point TNS ;
+--------+-------+---------------+
; clk50M ; 0.445 ; 0.000         ;
+--------+-------+---------------+


+---------------------------------+
; Slow Model Recovery Summary     ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; clk50M ; 17.430 ; 0.000         ;
+--------+--------+---------------+


+--------------------------------+
; Slow Model Removal Summary     ;
+--------+-------+---------------+
; Clock  ; Slack ; End Point TNS ;
+--------+-------+---------------+
; clk50M ; 1.673 ; 0.000         ;
+--------+-------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+--------+-------+-----------------------+
; Clock  ; Slack ; End Point TNS         ;
+--------+-------+-----------------------+
; clk50M ; 8.889 ; 0.000                 ;
+--------+-------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk50M'                                                                                                             ;
+-------+-----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 8.605 ; note2dds:transl1|addr[0]    ; i2s_dco:iis_tx|DDS_acc[31] ; clk50M       ; clk50M      ; 20.000       ; -0.007     ; 11.426     ;
; 8.620 ; note2dds:transl1|addr[0]    ; dds:osc1|signal_out[31]    ; clk50M       ; clk50M      ; 20.000       ; -0.006     ; 11.412     ;
; 8.685 ; note2dds:transl1|addr[0]    ; i2s_dco:iis_tx|DDS_acc[30] ; clk50M       ; clk50M      ; 20.000       ; -0.007     ; 11.346     ;
; 8.700 ; note2dds:transl1|addr[0]    ; dds:osc1|signal_out[30]    ; clk50M       ; clk50M      ; 20.000       ; -0.006     ; 11.332     ;
; 8.765 ; note2dds:transl1|addr[0]    ; i2s_dco:iis_tx|DDS_acc[29] ; clk50M       ; clk50M      ; 20.000       ; -0.007     ; 11.266     ;
; 8.780 ; note2dds:transl1|addr[0]    ; dds:osc1|signal_out[29]    ; clk50M       ; clk50M      ; 20.000       ; -0.006     ; 11.252     ;
; 8.845 ; note2dds:transl1|addr[0]    ; i2s_dco:iis_tx|DDS_acc[28] ; clk50M       ; clk50M      ; 20.000       ; -0.007     ; 11.186     ;
; 8.860 ; note2dds:transl1|addr[0]    ; dds:osc1|signal_out[28]    ; clk50M       ; clk50M      ; 20.000       ; -0.006     ; 11.172     ;
; 8.925 ; note2dds:transl1|addr[0]    ; i2s_dco:iis_tx|DDS_acc[27] ; clk50M       ; clk50M      ; 20.000       ; -0.007     ; 11.106     ;
; 8.940 ; note2dds:transl1|addr[0]    ; dds:osc1|signal_out[27]    ; clk50M       ; clk50M      ; 20.000       ; -0.006     ; 11.092     ;
; 8.984 ; note2dds:transl1|addr[1]    ; i2s_dco:iis_tx|DDS_acc[31] ; clk50M       ; clk50M      ; 20.000       ; -0.007     ; 11.047     ;
; 8.999 ; note2dds:transl1|addr[1]    ; dds:osc1|signal_out[31]    ; clk50M       ; clk50M      ; 20.000       ; -0.006     ; 11.033     ;
; 9.005 ; note2dds:transl1|addr[0]    ; i2s_dco:iis_tx|DDS_acc[26] ; clk50M       ; clk50M      ; 20.000       ; -0.007     ; 11.026     ;
; 9.020 ; note2dds:transl1|addr[0]    ; dds:osc1|signal_out[26]    ; clk50M       ; clk50M      ; 20.000       ; -0.006     ; 11.012     ;
; 9.064 ; note2dds:transl1|addr[1]    ; i2s_dco:iis_tx|DDS_acc[30] ; clk50M       ; clk50M      ; 20.000       ; -0.007     ; 10.967     ;
; 9.079 ; note2dds:transl1|addr[1]    ; dds:osc1|signal_out[30]    ; clk50M       ; clk50M      ; 20.000       ; -0.006     ; 10.953     ;
; 9.085 ; note2dds:transl1|addr[0]    ; i2s_dco:iis_tx|DDS_acc[25] ; clk50M       ; clk50M      ; 20.000       ; -0.007     ; 10.946     ;
; 9.089 ; note2dds:transl1|divider[0] ; dds:osc1|signal_out[31]    ; clk50M       ; clk50M      ; 20.000       ; -0.007     ; 10.942     ;
; 9.093 ; note2dds:transl1|divider[0] ; i2s_dco:iis_tx|DDS_acc[31] ; clk50M       ; clk50M      ; 20.000       ; -0.008     ; 10.937     ;
; 9.100 ; note2dds:transl1|addr[0]    ; dds:osc1|signal_out[25]    ; clk50M       ; clk50M      ; 20.000       ; -0.006     ; 10.932     ;
; 9.144 ; note2dds:transl1|addr[1]    ; i2s_dco:iis_tx|DDS_acc[29] ; clk50M       ; clk50M      ; 20.000       ; -0.007     ; 10.887     ;
; 9.159 ; note2dds:transl1|addr[1]    ; dds:osc1|signal_out[29]    ; clk50M       ; clk50M      ; 20.000       ; -0.006     ; 10.873     ;
; 9.165 ; note2dds:transl1|addr[0]    ; i2s_dco:iis_tx|DDS_acc[24] ; clk50M       ; clk50M      ; 20.000       ; -0.007     ; 10.866     ;
; 9.169 ; note2dds:transl1|divider[0] ; dds:osc1|signal_out[30]    ; clk50M       ; clk50M      ; 20.000       ; -0.007     ; 10.862     ;
; 9.173 ; note2dds:transl1|divider[0] ; i2s_dco:iis_tx|DDS_acc[30] ; clk50M       ; clk50M      ; 20.000       ; -0.008     ; 10.857     ;
; 9.180 ; note2dds:transl1|addr[0]    ; dds:osc1|signal_out[24]    ; clk50M       ; clk50M      ; 20.000       ; -0.006     ; 10.852     ;
; 9.224 ; note2dds:transl1|addr[1]    ; i2s_dco:iis_tx|DDS_acc[28] ; clk50M       ; clk50M      ; 20.000       ; -0.007     ; 10.807     ;
; 9.239 ; note2dds:transl1|addr[1]    ; dds:osc1|signal_out[28]    ; clk50M       ; clk50M      ; 20.000       ; -0.006     ; 10.793     ;
; 9.249 ; note2dds:transl1|divider[0] ; dds:osc1|signal_out[29]    ; clk50M       ; clk50M      ; 20.000       ; -0.007     ; 10.782     ;
; 9.253 ; note2dds:transl1|divider[0] ; i2s_dco:iis_tx|DDS_acc[29] ; clk50M       ; clk50M      ; 20.000       ; -0.008     ; 10.777     ;
; 9.304 ; note2dds:transl1|addr[1]    ; i2s_dco:iis_tx|DDS_acc[27] ; clk50M       ; clk50M      ; 20.000       ; -0.007     ; 10.727     ;
; 9.305 ; note2dds:transl1|addr[3]    ; i2s_dco:iis_tx|DDS_acc[31] ; clk50M       ; clk50M      ; 20.000       ; -0.007     ; 10.726     ;
; 9.319 ; note2dds:transl1|addr[1]    ; dds:osc1|signal_out[27]    ; clk50M       ; clk50M      ; 20.000       ; -0.006     ; 10.713     ;
; 9.329 ; note2dds:transl1|divider[0] ; dds:osc1|signal_out[28]    ; clk50M       ; clk50M      ; 20.000       ; -0.007     ; 10.702     ;
; 9.333 ; note2dds:transl1|divider[0] ; i2s_dco:iis_tx|DDS_acc[28] ; clk50M       ; clk50M      ; 20.000       ; -0.008     ; 10.697     ;
; 9.339 ; note2dds:transl1|addr[0]    ; i2s_dco:iis_tx|DDS_acc[23] ; clk50M       ; clk50M      ; 20.000       ; -0.007     ; 10.692     ;
; 9.354 ; note2dds:transl1|addr[0]    ; dds:osc1|signal_out[23]    ; clk50M       ; clk50M      ; 20.000       ; -0.006     ; 10.678     ;
; 9.384 ; note2dds:transl1|addr[1]    ; i2s_dco:iis_tx|DDS_acc[26] ; clk50M       ; clk50M      ; 20.000       ; -0.007     ; 10.647     ;
; 9.385 ; note2dds:transl1|addr[3]    ; i2s_dco:iis_tx|DDS_acc[30] ; clk50M       ; clk50M      ; 20.000       ; -0.007     ; 10.646     ;
; 9.395 ; note2dds:transl1|addr[3]    ; dds:osc1|signal_out[31]    ; clk50M       ; clk50M      ; 20.000       ; -0.006     ; 10.637     ;
; 9.399 ; note2dds:transl1|addr[1]    ; dds:osc1|signal_out[26]    ; clk50M       ; clk50M      ; 20.000       ; -0.006     ; 10.633     ;
; 9.409 ; note2dds:transl1|divider[0] ; dds:osc1|signal_out[27]    ; clk50M       ; clk50M      ; 20.000       ; -0.007     ; 10.622     ;
; 9.413 ; note2dds:transl1|divider[0] ; i2s_dco:iis_tx|DDS_acc[27] ; clk50M       ; clk50M      ; 20.000       ; -0.008     ; 10.617     ;
; 9.418 ; note2dds:transl1|addr[2]    ; i2s_dco:iis_tx|DDS_acc[31] ; clk50M       ; clk50M      ; 20.000       ; -0.007     ; 10.613     ;
; 9.419 ; note2dds:transl1|addr[0]    ; i2s_dco:iis_tx|DDS_acc[22] ; clk50M       ; clk50M      ; 20.000       ; -0.007     ; 10.612     ;
; 9.433 ; note2dds:transl1|addr[2]    ; dds:osc1|signal_out[31]    ; clk50M       ; clk50M      ; 20.000       ; -0.006     ; 10.599     ;
; 9.434 ; note2dds:transl1|addr[0]    ; dds:osc1|signal_out[22]    ; clk50M       ; clk50M      ; 20.000       ; -0.006     ; 10.598     ;
; 9.464 ; note2dds:transl1|addr[1]    ; i2s_dco:iis_tx|DDS_acc[25] ; clk50M       ; clk50M      ; 20.000       ; -0.007     ; 10.567     ;
; 9.465 ; note2dds:transl1|addr[3]    ; i2s_dco:iis_tx|DDS_acc[29] ; clk50M       ; clk50M      ; 20.000       ; -0.007     ; 10.566     ;
; 9.475 ; note2dds:transl1|addr[3]    ; dds:osc1|signal_out[30]    ; clk50M       ; clk50M      ; 20.000       ; -0.006     ; 10.557     ;
; 9.479 ; note2dds:transl1|addr[1]    ; dds:osc1|signal_out[25]    ; clk50M       ; clk50M      ; 20.000       ; -0.006     ; 10.553     ;
; 9.489 ; note2dds:transl1|divider[0] ; dds:osc1|signal_out[26]    ; clk50M       ; clk50M      ; 20.000       ; -0.007     ; 10.542     ;
; 9.493 ; note2dds:transl1|divider[0] ; i2s_dco:iis_tx|DDS_acc[26] ; clk50M       ; clk50M      ; 20.000       ; -0.008     ; 10.537     ;
; 9.498 ; note2dds:transl1|addr[2]    ; i2s_dco:iis_tx|DDS_acc[30] ; clk50M       ; clk50M      ; 20.000       ; -0.007     ; 10.533     ;
; 9.499 ; note2dds:transl1|addr[0]    ; i2s_dco:iis_tx|DDS_acc[21] ; clk50M       ; clk50M      ; 20.000       ; -0.007     ; 10.532     ;
; 9.513 ; note2dds:transl1|addr[2]    ; dds:osc1|signal_out[30]    ; clk50M       ; clk50M      ; 20.000       ; -0.006     ; 10.519     ;
; 9.514 ; note2dds:transl1|addr[0]    ; dds:osc1|signal_out[21]    ; clk50M       ; clk50M      ; 20.000       ; -0.006     ; 10.518     ;
; 9.544 ; note2dds:transl1|addr[1]    ; i2s_dco:iis_tx|DDS_acc[24] ; clk50M       ; clk50M      ; 20.000       ; -0.007     ; 10.487     ;
; 9.545 ; note2dds:transl1|addr[3]    ; i2s_dco:iis_tx|DDS_acc[28] ; clk50M       ; clk50M      ; 20.000       ; -0.007     ; 10.486     ;
; 9.555 ; note2dds:transl1|addr[3]    ; dds:osc1|signal_out[29]    ; clk50M       ; clk50M      ; 20.000       ; -0.006     ; 10.477     ;
; 9.559 ; note2dds:transl1|addr[1]    ; dds:osc1|signal_out[24]    ; clk50M       ; clk50M      ; 20.000       ; -0.006     ; 10.473     ;
; 9.569 ; note2dds:transl1|divider[0] ; dds:osc1|signal_out[25]    ; clk50M       ; clk50M      ; 20.000       ; -0.007     ; 10.462     ;
; 9.573 ; note2dds:transl1|divider[0] ; i2s_dco:iis_tx|DDS_acc[25] ; clk50M       ; clk50M      ; 20.000       ; -0.008     ; 10.457     ;
; 9.578 ; note2dds:transl1|addr[2]    ; i2s_dco:iis_tx|DDS_acc[29] ; clk50M       ; clk50M      ; 20.000       ; -0.007     ; 10.453     ;
; 9.579 ; note2dds:transl1|addr[0]    ; i2s_dco:iis_tx|DDS_acc[20] ; clk50M       ; clk50M      ; 20.000       ; -0.007     ; 10.452     ;
; 9.593 ; note2dds:transl1|addr[2]    ; dds:osc1|signal_out[29]    ; clk50M       ; clk50M      ; 20.000       ; -0.006     ; 10.439     ;
; 9.594 ; note2dds:transl1|addr[0]    ; dds:osc1|signal_out[20]    ; clk50M       ; clk50M      ; 20.000       ; -0.006     ; 10.438     ;
; 9.604 ; note2dds:transl1|divider[2] ; i2s_dco:iis_tx|DDS_acc[31] ; clk50M       ; clk50M      ; 20.000       ; -0.006     ; 10.428     ;
; 9.619 ; note2dds:transl1|divider[2] ; dds:osc1|signal_out[31]    ; clk50M       ; clk50M      ; 20.000       ; -0.005     ; 10.414     ;
; 9.625 ; note2dds:transl1|addr[3]    ; i2s_dco:iis_tx|DDS_acc[27] ; clk50M       ; clk50M      ; 20.000       ; -0.007     ; 10.406     ;
; 9.635 ; note2dds:transl1|addr[3]    ; dds:osc1|signal_out[28]    ; clk50M       ; clk50M      ; 20.000       ; -0.006     ; 10.397     ;
; 9.649 ; note2dds:transl1|divider[0] ; dds:osc1|signal_out[24]    ; clk50M       ; clk50M      ; 20.000       ; -0.007     ; 10.382     ;
; 9.653 ; note2dds:transl1|divider[0] ; i2s_dco:iis_tx|DDS_acc[24] ; clk50M       ; clk50M      ; 20.000       ; -0.008     ; 10.377     ;
; 9.658 ; note2dds:transl1|addr[2]    ; i2s_dco:iis_tx|DDS_acc[28] ; clk50M       ; clk50M      ; 20.000       ; -0.007     ; 10.373     ;
; 9.659 ; note2dds:transl1|addr[0]    ; i2s_dco:iis_tx|DDS_acc[19] ; clk50M       ; clk50M      ; 20.000       ; -0.007     ; 10.372     ;
; 9.673 ; note2dds:transl1|addr[2]    ; dds:osc1|signal_out[28]    ; clk50M       ; clk50M      ; 20.000       ; -0.006     ; 10.359     ;
; 9.674 ; note2dds:transl1|addr[0]    ; dds:osc1|signal_out[19]    ; clk50M       ; clk50M      ; 20.000       ; -0.006     ; 10.358     ;
; 9.684 ; note2dds:transl1|divider[2] ; i2s_dco:iis_tx|DDS_acc[30] ; clk50M       ; clk50M      ; 20.000       ; -0.006     ; 10.348     ;
; 9.699 ; note2dds:transl1|divider[2] ; dds:osc1|signal_out[30]    ; clk50M       ; clk50M      ; 20.000       ; -0.005     ; 10.334     ;
; 9.705 ; note2dds:transl1|addr[3]    ; i2s_dco:iis_tx|DDS_acc[26] ; clk50M       ; clk50M      ; 20.000       ; -0.007     ; 10.326     ;
; 9.715 ; note2dds:transl1|addr[3]    ; dds:osc1|signal_out[27]    ; clk50M       ; clk50M      ; 20.000       ; -0.006     ; 10.317     ;
; 9.718 ; note2dds:transl1|addr[1]    ; i2s_dco:iis_tx|DDS_acc[23] ; clk50M       ; clk50M      ; 20.000       ; -0.007     ; 10.313     ;
; 9.733 ; note2dds:transl1|addr[1]    ; dds:osc1|signal_out[23]    ; clk50M       ; clk50M      ; 20.000       ; -0.006     ; 10.299     ;
; 9.738 ; note2dds:transl1|addr[2]    ; i2s_dco:iis_tx|DDS_acc[27] ; clk50M       ; clk50M      ; 20.000       ; -0.007     ; 10.293     ;
; 9.739 ; note2dds:transl1|addr[0]    ; i2s_dco:iis_tx|DDS_acc[18] ; clk50M       ; clk50M      ; 20.000       ; -0.007     ; 10.292     ;
; 9.753 ; note2dds:transl1|addr[2]    ; dds:osc1|signal_out[27]    ; clk50M       ; clk50M      ; 20.000       ; -0.006     ; 10.279     ;
; 9.754 ; note2dds:transl1|addr[0]    ; dds:osc1|signal_out[18]    ; clk50M       ; clk50M      ; 20.000       ; -0.006     ; 10.278     ;
; 9.764 ; note2dds:transl1|divider[2] ; i2s_dco:iis_tx|DDS_acc[29] ; clk50M       ; clk50M      ; 20.000       ; -0.006     ; 10.268     ;
; 9.779 ; note2dds:transl1|divider[2] ; dds:osc1|signal_out[29]    ; clk50M       ; clk50M      ; 20.000       ; -0.005     ; 10.254     ;
; 9.785 ; note2dds:transl1|addr[3]    ; i2s_dco:iis_tx|DDS_acc[25] ; clk50M       ; clk50M      ; 20.000       ; -0.007     ; 10.246     ;
; 9.795 ; note2dds:transl1|addr[3]    ; dds:osc1|signal_out[26]    ; clk50M       ; clk50M      ; 20.000       ; -0.006     ; 10.237     ;
; 9.798 ; note2dds:transl1|addr[1]    ; i2s_dco:iis_tx|DDS_acc[22] ; clk50M       ; clk50M      ; 20.000       ; -0.007     ; 10.233     ;
; 9.806 ; note2dds:transl1|divider[1] ; i2s_dco:iis_tx|DDS_acc[31] ; clk50M       ; clk50M      ; 20.000       ; -0.006     ; 10.226     ;
; 9.813 ; note2dds:transl1|addr[1]    ; dds:osc1|signal_out[22]    ; clk50M       ; clk50M      ; 20.000       ; -0.006     ; 10.219     ;
; 9.818 ; note2dds:transl1|addr[2]    ; i2s_dco:iis_tx|DDS_acc[26] ; clk50M       ; clk50M      ; 20.000       ; -0.007     ; 10.213     ;
; 9.819 ; note2dds:transl1|addr[0]    ; i2s_dco:iis_tx|DDS_acc[17] ; clk50M       ; clk50M      ; 20.000       ; -0.007     ; 10.212     ;
; 9.821 ; note2dds:transl1|divider[1] ; dds:osc1|signal_out[31]    ; clk50M       ; clk50M      ; 20.000       ; -0.005     ; 10.212     ;
; 9.823 ; note2dds:transl1|divider[0] ; dds:osc1|signal_out[23]    ; clk50M       ; clk50M      ; 20.000       ; -0.007     ; 10.208     ;
; 9.827 ; note2dds:transl1|divider[0] ; i2s_dco:iis_tx|DDS_acc[23] ; clk50M       ; clk50M      ; 20.000       ; -0.008     ; 10.203     ;
; 9.833 ; note2dds:transl1|addr[2]    ; dds:osc1|signal_out[26]    ; clk50M       ; clk50M      ; 20.000       ; -0.006     ; 10.199     ;
+-------+-----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk50M'                                                                                                                                             ;
+-------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.445 ; powerup_reset:res_gen|rst                  ; powerup_reset:res_gen|rst                  ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; midi_in:midi_in_0|rcv_state.00000000       ; midi_in:midi_in_0|rcv_state.00000000       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; midi_in:midi_in_0|rcv_state.00000010       ; midi_in:midi_in_0|rcv_state.00000010       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; midi_in:midi_in_0|rcv_state.00000001       ; midi_in:midi_in_0|rcv_state.00000001       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; powerup_reset:res_gen|tick_timer[2]        ; powerup_reset:res_gen|tick_timer[2]        ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; powerup_reset:res_gen|tick_timer[1]        ; powerup_reset:res_gen|tick_timer[1]        ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; powerup_reset:res_gen|tick_timer[0]        ; powerup_reset:res_gen|tick_timer[0]        ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; powerup_reset:res_gen|tick_timer[3]        ; powerup_reset:res_gen|tick_timer[3]        ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; midi_in:midi_in_0|uart_rx:URX|rx_busy      ; midi_in:midi_in_0|uart_rx:URX|rx_busy      ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; midi_in:midi_in_0|uart_rx:URX|count16[0]   ; midi_in:midi_in_0|uart_rx:URX|count16[0]   ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; midi_in:midi_in_0|uart_rx:URX|count16[2]   ; midi_in:midi_in_0|uart_rx:URX|count16[2]   ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; midi_in:midi_in_0|uart_rx:URX|count16[1]   ; midi_in:midi_in_0|uart_rx:URX|count16[1]   ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; i2s_dco:iis_tx|mck_div[0]                  ; i2s_dco:iis_tx|mck_div[0]                  ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; note_on_reg                                ; note_on_reg                                ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.612 ; i2s_dco:iis_tx|ch_data[1]                  ; i2s_dco:iis_tx|ch_data[2]                  ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.898      ;
; 0.620 ; midi_in:midi_in_0|uart_rx:URX|data_buf[3]  ; midi_in:midi_in_0|uart_rx:URX|data_buf[2]  ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.906      ;
; 0.620 ; midi_in:midi_in_0|uart_rx:URX|data_buf[1]  ; midi_in:midi_in_0|uart_rx:URX|data_buf[0]  ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.906      ;
; 0.621 ; i2s_dco:iis_tx|ch_data[12]                 ; i2s_dco:iis_tx|ch_data[13]                 ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.907      ;
; 0.621 ; powerup_reset:res_gen|tick_timer[2]        ; powerup_reset:res_gen|tick_timer[3]        ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.907      ;
; 0.624 ; midi_in:midi_in_0|uart_rx:URX|data_buf[4]  ; midi_in:midi_in_0|uart_rx:URX|data_buf[3]  ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.910      ;
; 0.625 ; i2s_dco:iis_tx|ch_data[31]                 ; i2s_dco:iis_tx|sdata                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.911      ;
; 0.625 ; i2s_dco:iis_tx|ch_data[6]                  ; i2s_dco:iis_tx|ch_data[7]                  ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.911      ;
; 0.627 ; midi_in:midi_in_0|uart_rx:URX|data_buf[6]  ; midi_in:midi_in_0|uart_rx:URX|data_buf[5]  ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.913      ;
; 0.627 ; midi_in:midi_in_0|uart_rx:URX|data_buf[2]  ; midi_in:midi_in_0|uart_rx:URX|data_buf[1]  ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.913      ;
; 0.628 ; midi_in:midi_in_0|uart_rx:URX|data_buf[5]  ; midi_in:midi_in_0|uart_rx:URX|data_buf[4]  ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.914      ;
; 0.629 ; dds:lvcf_osc1|signal_out[31]               ; dds:lvcf_osc1|signal_out[31]               ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.915      ;
; 0.629 ; dds:osc1|signal_out[31]                    ; dds:osc1|signal_out[31]                    ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.915      ;
; 0.629 ; i2s_dco:iis_tx|DDS_acc[31]                 ; i2s_dco:iis_tx|DDS_acc[31]                 ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.915      ;
; 0.631 ; midi_in:midi_in_0|uart_rx:URX|rx_data[6]   ; midi_in:midi_in_0|byte1[6]                 ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.917      ;
; 0.631 ; midi_in:midi_in_0|uart_rx:URX|rx_data[4]   ; midi_in:midi_in_0|byte1[4]                 ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.917      ;
; 0.633 ; midi_in:midi_in_0|uart_rx:URX|rx_data[5]   ; midi_in:midi_in_0|byte1[5]                 ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.919      ;
; 0.638 ; midi_in:midi_in_0|baud_gen:BG|counter[15]  ; midi_in:midi_in_0|baud_gen:BG|counter[15]  ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.924      ;
; 0.654 ; midi_in:midi_in_0|uart_rx:URX|bit_count[3] ; midi_in:midi_in_0|uart_rx:URX|bit_count[3] ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.940      ;
; 0.656 ; LAST_NOTE[4]                               ; note2dds:transl1|divider[2]                ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.942      ;
; 0.658 ; LAST_NOTE[4]                               ; note2dds:transl1|divider[3]                ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.944      ;
; 0.658 ; i2s_dco:iis_tx|ch_data[0]                  ; i2s_dco:iis_tx|ch_data[1]                  ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.944      ;
; 0.662 ; midi_in:midi_in_0|uart_rx:URX|bit_count[3] ; midi_in:midi_in_0|uart_rx:URX|rx_busy      ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.948      ;
; 0.667 ; i2s_dco:iis_tx|ch_data[7]                  ; i2s_dco:iis_tx|ch_data[8]                  ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.953      ;
; 0.672 ; i2s_dco:iis_tx|mck_div[7]                  ; i2s_dco:iis_tx|mck_div[7]                  ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.958      ;
; 0.677 ; i2s_dco:iis_tx|mck_div[7]                  ; i2s_dco:iis_tx|lrclk_prev                  ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.963      ;
; 0.681 ; midi_in:midi_in_0|uart_rx:URX|rx_busy      ; midi_in:midi_in_0|uart_rx:URX|count16[1]   ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.967      ;
; 0.768 ; midi_in:midi_in_0|uart_rx:URX|data_buf[7]  ; midi_in:midi_in_0|uart_rx:URX|data_buf[6]  ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.054      ;
; 0.773 ; i2s_dco:iis_tx|ch_data[24]                 ; i2s_dco:iis_tx|ch_data[25]                 ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.059      ;
; 0.774 ; midi_in:midi_in_0|uart_rx:URX|in_sync[1]   ; midi_in:midi_in_0|uart_rx:URX|data_buf[7]  ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.060      ;
; 0.774 ; i2s_dco:iis_tx|ch_data[27]                 ; i2s_dco:iis_tx|ch_data[28]                 ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.060      ;
; 0.776 ; i2s_dco:iis_tx|ch_data[25]                 ; i2s_dco:iis_tx|ch_data[26]                 ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.062      ;
; 0.786 ; i2s_dco:iis_tx|ch_data[2]                  ; i2s_dco:iis_tx|ch_data[3]                  ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.072      ;
; 0.790 ; midi_in:midi_in_0|uart_rx:URX|rx_data[7]   ; midi_in:midi_in_0|byte1[7]                 ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.076      ;
; 0.792 ; midi_in:midi_in_0|uart_rx:URX|rx_data[7]   ; midi_in:midi_in_0|byte1[4]                 ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.078      ;
; 0.795 ; midi_in:midi_in_0|rcv_state.00000000       ; midi_in:midi_in_0|byte3[1]                 ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.081      ;
; 0.795 ; midi_in:midi_in_0|uart_rx:URX|rx_data[7]   ; midi_in:midi_in_0|byte1[5]                 ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.081      ;
; 0.796 ; midi_in:midi_in_0|rcv_state.00000000       ; midi_in:midi_in_0|byte3[3]                 ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.082      ;
; 0.796 ; midi_in:midi_in_0|uart_rx:URX|rx_data[7]   ; midi_in:midi_in_0|byte1[6]                 ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.082      ;
; 0.797 ; midi_in:midi_in_0|rcv_state.00000000       ; midi_in:midi_in_0|byte3[4]                 ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.083      ;
; 0.800 ; i2s_dco:iis_tx|mck_div[1]                  ; i2s_dco:iis_tx|sck_prev                    ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.086      ;
; 0.811 ; i2s_dco:iis_tx|DDS_acc[15]                 ; i2s_dco:iis_tx|ch_data[15]                 ; clk50M       ; clk50M      ; 0.000        ; -0.002     ; 1.095      ;
; 0.849 ; i2s_dco:iis_tx|ch_data[15]                 ; i2s_dco:iis_tx|ch_data[16]                 ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.135      ;
; 0.860 ; i2s_dco:iis_tx|DDS_acc[10]                 ; i2s_dco:iis_tx|ch_data[10]                 ; clk50M       ; clk50M      ; 0.000        ; -0.002     ; 1.144      ;
; 0.863 ; i2s_dco:iis_tx|DDS_acc[9]                  ; i2s_dco:iis_tx|ch_data[9]                  ; clk50M       ; clk50M      ; 0.000        ; -0.002     ; 1.147      ;
; 0.864 ; midi_in:midi_in_0|uart_rx:URX|rx_data[0]   ; midi_in:midi_in_0|byte2[0]                 ; clk50M       ; clk50M      ; 0.000        ; 0.001      ; 1.151      ;
; 0.865 ; midi_in:midi_in_0|uart_rx:URX|rx_data[6]   ; midi_in:midi_in_0|byte2[6]                 ; clk50M       ; clk50M      ; 0.000        ; 0.001      ; 1.152      ;
; 0.869 ; midi_in:midi_in_0|uart_rx:URX|rx_data[2]   ; midi_in:midi_in_0|byte2[2]                 ; clk50M       ; clk50M      ; 0.000        ; 0.001      ; 1.156      ;
; 0.907 ; reg7:C1_reg|data_out[0]                    ; vcf_adder[6]                               ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.193      ;
; 0.928 ; midi_in:midi_in_0|uart_rx:URX|in_sync[0]   ; midi_in:midi_in_0|uart_rx:URX|in_sync[1]   ; clk50M       ; clk50M      ; 0.000        ; 0.001      ; 1.215      ;
; 0.946 ; LAST_NOTE[5]                               ; note2dds:transl1|divider[1]                ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.232      ;
; 0.957 ; i2s_dco:iis_tx|DDS_acc[23]                 ; i2s_dco:iis_tx|ch_data[23]                 ; clk50M       ; clk50M      ; 0.000        ; -0.002     ; 1.241      ;
; 0.958 ; dds:lvcf_osc1|signal_out[17]               ; dds:lvcf_osc1|signal_out[17]               ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.244      ;
; 0.959 ; dds:lvcf_osc1|signal_out[27]               ; dds:lvcf_osc1|signal_out[27]               ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.245      ;
; 0.959 ; dds:osc1|signal_out[23]                    ; dds:osc1|signal_out[23]                    ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.245      ;
; 0.960 ; dds:lvcf_osc1|signal_out[16]               ; dds:lvcf_osc1|signal_out[16]               ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.246      ;
; 0.960 ; dds:osc1|signal_out[16]                    ; dds:osc1|signal_out[16]                    ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.246      ;
; 0.960 ; dds:osc1|signal_out[0]                     ; dds:osc1|signal_out[0]                     ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.246      ;
; 0.960 ; i2s_dco:iis_tx|ch_data[20]                 ; i2s_dco:iis_tx|ch_data[21]                 ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.246      ;
; 0.962 ; dds:osc1|signal_out[17]                    ; dds:osc1|signal_out[17]                    ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.248      ;
; 0.962 ; dds:osc1|signal_out[1]                     ; dds:osc1|signal_out[1]                     ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.248      ;
; 0.962 ; i2s_dco:iis_tx|ch_data[9]                  ; i2s_dco:iis_tx|ch_data[10]                 ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.248      ;
; 0.963 ; dds:lvcf_osc1|signal_out[9]                ; dds:lvcf_osc1|signal_out[9]                ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.249      ;
; 0.963 ; dds:osc1|signal_out[9]                     ; dds:osc1|signal_out[9]                     ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.249      ;
; 0.963 ; i2s_dco:iis_tx|DDS_acc[17]                 ; i2s_dco:iis_tx|DDS_acc[17]                 ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.249      ;
; 0.963 ; i2s_dco:iis_tx|ch_data[22]                 ; i2s_dco:iis_tx|ch_data[23]                 ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.249      ;
; 0.964 ; dds:lvcf_osc1|signal_out[23]               ; dds:lvcf_osc1|signal_out[23]               ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.250      ;
; 0.964 ; midi_in:midi_in_0|uart_rx:URX|rx_busy      ; midi_in:midi_in_0|uart_rx:URX|bit_count[3] ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.250      ;
; 0.964 ; midi_in:midi_in_0|uart_rx:URX|rx_busy      ; midi_in:midi_in_0|uart_rx:URX|bit_count[2] ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.250      ;
; 0.964 ; midi_in:midi_in_0|uart_rx:URX|rx_busy      ; midi_in:midi_in_0|uart_rx:URX|bit_count[0] ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.250      ;
; 0.964 ; midi_in:midi_in_0|uart_rx:URX|rx_busy      ; midi_in:midi_in_0|uart_rx:URX|bit_count[1] ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.250      ;
; 0.964 ; dds:lvcf_osc1|signal_out[11]               ; dds:lvcf_osc1|signal_out[11]               ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.250      ;
; 0.964 ; dds:lvcf_osc1|signal_out[7]                ; dds:lvcf_osc1|signal_out[7]                ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.250      ;
; 0.964 ; dds:osc1|signal_out[18]                    ; dds:osc1|signal_out[18]                    ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.250      ;
; 0.964 ; dds:osc1|signal_out[15]                    ; dds:osc1|signal_out[15]                    ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.250      ;
; 0.964 ; dds:osc1|signal_out[13]                    ; dds:osc1|signal_out[13]                    ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.250      ;
; 0.964 ; dds:osc1|signal_out[11]                    ; dds:osc1|signal_out[11]                    ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.250      ;
; 0.964 ; dds:osc1|signal_out[7]                     ; dds:osc1|signal_out[7]                     ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.250      ;
; 0.964 ; i2s_dco:iis_tx|ch_data[28]                 ; i2s_dco:iis_tx|ch_data[29]                 ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.250      ;
; 0.965 ; i2s_dco:iis_tx|ch_data[18]                 ; i2s_dco:iis_tx|ch_data[19]                 ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.251      ;
; 0.965 ; midi_in:midi_in_0|rcv_state.00000000       ; midi_in:midi_in_0|rcv_state.00000001       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.251      ;
; 0.965 ; i2s_dco:iis_tx|ch_data[8]                  ; i2s_dco:iis_tx|ch_data[9]                  ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.251      ;
; 0.967 ; dds:lvcf_osc1|signal_out[1]                ; dds:lvcf_osc1|signal_out[1]                ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.253      ;
; 0.967 ; i2s_dco:iis_tx|DDS_acc[15]                 ; i2s_dco:iis_tx|DDS_acc[15]                 ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.253      ;
; 0.967 ; i2s_dco:iis_tx|DDS_acc[13]                 ; i2s_dco:iis_tx|DDS_acc[13]                 ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.253      ;
; 0.967 ; i2s_dco:iis_tx|ch_data[21]                 ; i2s_dco:iis_tx|ch_data[22]                 ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.253      ;
+-------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clk50M'                                                                                                                         ;
+--------+---------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; 17.430 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|rx_data[7]   ; clk50M       ; clk50M      ; 20.000       ; -0.001     ; 2.607      ;
; 17.430 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|rx_data[6]   ; clk50M       ; clk50M      ; 20.000       ; -0.001     ; 2.607      ;
; 17.430 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|rx_data[4]   ; clk50M       ; clk50M      ; 20.000       ; -0.001     ; 2.607      ;
; 17.430 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|rx_data[5]   ; clk50M       ; clk50M      ; 20.000       ; -0.001     ; 2.607      ;
; 17.430 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|rx_data[3]   ; clk50M       ; clk50M      ; 20.000       ; -0.001     ; 2.607      ;
; 17.430 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|rx_data[2]   ; clk50M       ; clk50M      ; 20.000       ; -0.001     ; 2.607      ;
; 17.430 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|rx_data[0]   ; clk50M       ; clk50M      ; 20.000       ; -0.001     ; 2.607      ;
; 17.430 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|rx_data[1]   ; clk50M       ; clk50M      ; 20.000       ; -0.001     ; 2.607      ;
; 17.742 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|data_buf[7]  ; clk50M       ; clk50M      ; 20.000       ; 0.006      ; 2.302      ;
; 17.742 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|data_buf[6]  ; clk50M       ; clk50M      ; 20.000       ; 0.006      ; 2.302      ;
; 17.742 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|data_buf[4]  ; clk50M       ; clk50M      ; 20.000       ; 0.006      ; 2.302      ;
; 17.742 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|data_buf[5]  ; clk50M       ; clk50M      ; 20.000       ; 0.006      ; 2.302      ;
; 17.742 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|in_sync[1]   ; clk50M       ; clk50M      ; 20.000       ; 0.006      ; 2.302      ;
; 17.742 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|data_buf[3]  ; clk50M       ; clk50M      ; 20.000       ; 0.006      ; 2.302      ;
; 17.742 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|data_buf[2]  ; clk50M       ; clk50M      ; 20.000       ; 0.006      ; 2.302      ;
; 17.742 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|data_buf[0]  ; clk50M       ; clk50M      ; 20.000       ; 0.006      ; 2.302      ;
; 17.742 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|data_buf[1]  ; clk50M       ; clk50M      ; 20.000       ; 0.006      ; 2.302      ;
; 17.743 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|new_rx_data  ; clk50M       ; clk50M      ; 20.000       ; 0.005      ; 2.300      ;
; 17.743 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|count16[3]   ; clk50M       ; clk50M      ; 20.000       ; 0.005      ; 2.300      ;
; 17.743 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|bit_count[3] ; clk50M       ; clk50M      ; 20.000       ; 0.005      ; 2.300      ;
; 17.743 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|rx_busy      ; clk50M       ; clk50M      ; 20.000       ; 0.005      ; 2.300      ;
; 17.743 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|bit_count[2] ; clk50M       ; clk50M      ; 20.000       ; 0.005      ; 2.300      ;
; 17.743 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|bit_count[0] ; clk50M       ; clk50M      ; 20.000       ; 0.005      ; 2.300      ;
; 17.743 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|bit_count[1] ; clk50M       ; clk50M      ; 20.000       ; 0.005      ; 2.300      ;
; 17.743 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|count16[0]   ; clk50M       ; clk50M      ; 20.000       ; 0.005      ; 2.300      ;
; 17.743 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|count16[2]   ; clk50M       ; clk50M      ; 20.000       ; 0.005      ; 2.300      ;
; 17.743 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|count16[1]   ; clk50M       ; clk50M      ; 20.000       ; 0.005      ; 2.300      ;
; 17.743 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|in_sync[0]   ; clk50M       ; clk50M      ; 20.000       ; 0.005      ; 2.300      ;
; 17.795 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[15]  ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 2.243      ;
; 17.795 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[4]   ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 2.243      ;
; 17.795 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[6]   ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 2.243      ;
; 17.795 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[5]   ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 2.243      ;
; 17.795 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[7]   ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 2.243      ;
; 17.795 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[8]   ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 2.243      ;
; 17.795 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[10]  ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 2.243      ;
; 17.795 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[9]   ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 2.243      ;
; 17.795 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[14]  ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 2.243      ;
; 17.795 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[13]  ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 2.243      ;
; 17.795 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[11]  ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 2.243      ;
; 17.795 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[12]  ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 2.243      ;
; 17.795 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[3]   ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 2.243      ;
; 17.795 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[2]   ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 2.243      ;
; 17.795 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[0]   ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 2.243      ;
; 17.795 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[1]   ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 2.243      ;
; 18.079 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|ce_16        ; clk50M       ; clk50M      ; 20.000       ; 0.001      ; 1.960      ;
+--------+---------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clk50M'                                                                                                                         ;
+-------+---------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.673 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|ce_16        ; clk50M       ; clk50M      ; 0.000        ; 0.001      ; 1.960      ;
; 1.957 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[15]  ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 2.243      ;
; 1.957 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[4]   ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 2.243      ;
; 1.957 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[6]   ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 2.243      ;
; 1.957 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[5]   ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 2.243      ;
; 1.957 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[7]   ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 2.243      ;
; 1.957 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[8]   ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 2.243      ;
; 1.957 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[10]  ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 2.243      ;
; 1.957 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[9]   ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 2.243      ;
; 1.957 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[14]  ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 2.243      ;
; 1.957 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[13]  ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 2.243      ;
; 1.957 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[11]  ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 2.243      ;
; 1.957 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[12]  ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 2.243      ;
; 1.957 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[3]   ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 2.243      ;
; 1.957 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[2]   ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 2.243      ;
; 1.957 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[0]   ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 2.243      ;
; 1.957 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[1]   ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 2.243      ;
; 2.009 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|new_rx_data  ; clk50M       ; clk50M      ; 0.000        ; 0.005      ; 2.300      ;
; 2.009 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|count16[3]   ; clk50M       ; clk50M      ; 0.000        ; 0.005      ; 2.300      ;
; 2.009 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|bit_count[3] ; clk50M       ; clk50M      ; 0.000        ; 0.005      ; 2.300      ;
; 2.009 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|rx_busy      ; clk50M       ; clk50M      ; 0.000        ; 0.005      ; 2.300      ;
; 2.009 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|bit_count[2] ; clk50M       ; clk50M      ; 0.000        ; 0.005      ; 2.300      ;
; 2.009 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|bit_count[0] ; clk50M       ; clk50M      ; 0.000        ; 0.005      ; 2.300      ;
; 2.009 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|bit_count[1] ; clk50M       ; clk50M      ; 0.000        ; 0.005      ; 2.300      ;
; 2.009 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|count16[0]   ; clk50M       ; clk50M      ; 0.000        ; 0.005      ; 2.300      ;
; 2.009 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|count16[2]   ; clk50M       ; clk50M      ; 0.000        ; 0.005      ; 2.300      ;
; 2.009 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|count16[1]   ; clk50M       ; clk50M      ; 0.000        ; 0.005      ; 2.300      ;
; 2.009 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|in_sync[0]   ; clk50M       ; clk50M      ; 0.000        ; 0.005      ; 2.300      ;
; 2.010 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|data_buf[7]  ; clk50M       ; clk50M      ; 0.000        ; 0.006      ; 2.302      ;
; 2.010 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|data_buf[6]  ; clk50M       ; clk50M      ; 0.000        ; 0.006      ; 2.302      ;
; 2.010 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|data_buf[4]  ; clk50M       ; clk50M      ; 0.000        ; 0.006      ; 2.302      ;
; 2.010 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|data_buf[5]  ; clk50M       ; clk50M      ; 0.000        ; 0.006      ; 2.302      ;
; 2.010 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|in_sync[1]   ; clk50M       ; clk50M      ; 0.000        ; 0.006      ; 2.302      ;
; 2.010 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|data_buf[3]  ; clk50M       ; clk50M      ; 0.000        ; 0.006      ; 2.302      ;
; 2.010 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|data_buf[2]  ; clk50M       ; clk50M      ; 0.000        ; 0.006      ; 2.302      ;
; 2.010 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|data_buf[0]  ; clk50M       ; clk50M      ; 0.000        ; 0.006      ; 2.302      ;
; 2.010 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|data_buf[1]  ; clk50M       ; clk50M      ; 0.000        ; 0.006      ; 2.302      ;
; 2.322 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|rx_data[7]   ; clk50M       ; clk50M      ; 0.000        ; -0.001     ; 2.607      ;
; 2.322 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|rx_data[6]   ; clk50M       ; clk50M      ; 0.000        ; -0.001     ; 2.607      ;
; 2.322 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|rx_data[4]   ; clk50M       ; clk50M      ; 0.000        ; -0.001     ; 2.607      ;
; 2.322 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|rx_data[5]   ; clk50M       ; clk50M      ; 0.000        ; -0.001     ; 2.607      ;
; 2.322 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|rx_data[3]   ; clk50M       ; clk50M      ; 0.000        ; -0.001     ; 2.607      ;
; 2.322 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|rx_data[2]   ; clk50M       ; clk50M      ; 0.000        ; -0.001     ; 2.607      ;
; 2.322 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|rx_data[0]   ; clk50M       ; clk50M      ; 0.000        ; -0.001     ; 2.607      ;
; 2.322 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|rx_data[1]   ; clk50M       ; clk50M      ; 0.000        ; -0.001     ; 2.607      ;
+-------+---------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk50M'                                                                      ;
+-------+--------------+----------------+------------------+--------+------------+------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                       ;
+-------+--------------+----------------+------------------+--------+------------+------------------------------+
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Rise       ; LAST_NOTE[0]                 ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Rise       ; LAST_NOTE[0]                 ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Rise       ; LAST_NOTE[1]                 ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Rise       ; LAST_NOTE[1]                 ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Rise       ; LAST_NOTE[2]                 ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Rise       ; LAST_NOTE[2]                 ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Rise       ; LAST_NOTE[3]                 ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Rise       ; LAST_NOTE[3]                 ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Rise       ; LAST_NOTE[4]                 ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Rise       ; LAST_NOTE[4]                 ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Rise       ; LAST_NOTE[5]                 ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Rise       ; LAST_NOTE[5]                 ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Rise       ; LAST_NOTE[6]                 ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Rise       ; LAST_NOTE[6]                 ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[10] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[10] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[11] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[11] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[12] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[12] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[13] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[13] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[14] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[14] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[15] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[15] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[16] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[16] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[17] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[17] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[18] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[18] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[19] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[19] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[1]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[1]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[20] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[20] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[21] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[21] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[22] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[22] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[23] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[23] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[24] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[24] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[25] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[25] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[26] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[26] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[27] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[27] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[28] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[28] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[29] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[29] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[2]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[2]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[30] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[30] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[31] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[31] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[3]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[3]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[4]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[4]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[5]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[5]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[6]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[6]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[7]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[7]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[8]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[8]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[9]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[9]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Rise       ; dds:osc1|signal_out[0]       ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Rise       ; dds:osc1|signal_out[0]       ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Rise       ; dds:osc1|signal_out[10]      ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Rise       ; dds:osc1|signal_out[10]      ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Rise       ; dds:osc1|signal_out[11]      ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Rise       ; dds:osc1|signal_out[11]      ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Rise       ; dds:osc1|signal_out[12]      ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Rise       ; dds:osc1|signal_out[12]      ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Rise       ; dds:osc1|signal_out[13]      ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Rise       ; dds:osc1|signal_out[13]      ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Rise       ; dds:osc1|signal_out[14]      ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Rise       ; dds:osc1|signal_out[14]      ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Rise       ; dds:osc1|signal_out[15]      ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Rise       ; dds:osc1|signal_out[15]      ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Rise       ; dds:osc1|signal_out[16]      ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Rise       ; dds:osc1|signal_out[16]      ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Rise       ; dds:osc1|signal_out[17]      ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Rise       ; dds:osc1|signal_out[17]      ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Rise       ; dds:osc1|signal_out[18]      ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Rise       ; dds:osc1|signal_out[18]      ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Rise       ; dds:osc1|signal_out[19]      ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Rise       ; dds:osc1|signal_out[19]      ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Rise       ; dds:osc1|signal_out[1]       ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Rise       ; dds:osc1|signal_out[1]       ;
+-------+--------------+----------------+------------------+--------+------------+------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; MIDI_IN   ; clk50M     ; 4.700 ; 4.700 ; Rise       ; clk50M          ;
; key0      ; clk50M     ; 4.790 ; 4.790 ; Rise       ; clk50M          ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; MIDI_IN   ; clk50M     ; -4.452 ; -4.452 ; Rise       ; clk50M          ;
; key0      ; clk50M     ; -4.535 ; -4.535 ; Rise       ; clk50M          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DAT       ; clk50M     ; 7.228 ; 7.228 ; Rise       ; clk50M          ;
; LRCK      ; clk50M     ; 7.826 ; 7.826 ; Rise       ; clk50M          ;
; MCK       ; clk50M     ; 8.120 ; 8.120 ; Rise       ; clk50M          ;
; PWM       ; clk50M     ; 8.131 ; 8.131 ; Rise       ; clk50M          ;
; SCK       ; clk50M     ; 7.490 ; 7.490 ; Rise       ; clk50M          ;
; led1      ; clk50M     ; 7.525 ; 7.525 ; Rise       ; clk50M          ;
; n_vcf_out ; clk50M     ; 8.352 ; 8.352 ; Rise       ; clk50M          ;
; vcf_out   ; clk50M     ; 8.352 ; 8.352 ; Rise       ; clk50M          ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DAT       ; clk50M     ; 7.228 ; 7.228 ; Rise       ; clk50M          ;
; LRCK      ; clk50M     ; 7.826 ; 7.826 ; Rise       ; clk50M          ;
; MCK       ; clk50M     ; 8.120 ; 8.120 ; Rise       ; clk50M          ;
; PWM       ; clk50M     ; 8.131 ; 8.131 ; Rise       ; clk50M          ;
; SCK       ; clk50M     ; 7.490 ; 7.490 ; Rise       ; clk50M          ;
; led1      ; clk50M     ; 7.525 ; 7.525 ; Rise       ; clk50M          ;
; n_vcf_out ; clk50M     ; 8.352 ; 8.352 ; Rise       ; clk50M          ;
; vcf_out   ; clk50M     ; 8.352 ; 8.352 ; Rise       ; clk50M          ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------+
; Propagation Delay                                    ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; MIDI_IN    ; led0        ; 10.564 ;    ;    ; 10.564 ;
+------------+-------------+--------+----+----+--------+


+------------------------------------------------------+
; Minimum Propagation Delay                            ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; MIDI_IN    ; led0        ; 10.564 ;    ;    ; 10.564 ;
+------------+-------------+--------+----+----+--------+


+---------------------------------+
; Fast Model Setup Summary        ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; clk50M ; 15.584 ; 0.000         ;
+--------+--------+---------------+


+--------------------------------+
; Fast Model Hold Summary        ;
+--------+-------+---------------+
; Clock  ; Slack ; End Point TNS ;
+--------+-------+---------------+
; clk50M ; 0.215 ; 0.000         ;
+--------+-------+---------------+


+---------------------------------+
; Fast Model Recovery Summary     ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; clk50M ; 18.846 ; 0.000         ;
+--------+--------+---------------+


+--------------------------------+
; Fast Model Removal Summary     ;
+--------+-------+---------------+
; Clock  ; Slack ; End Point TNS ;
+--------+-------+---------------+
; clk50M ; 0.764 ; 0.000         ;
+--------+-------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+--------+-------+-----------------------+
; Clock  ; Slack ; End Point TNS         ;
+--------+-------+-----------------------+
; clk50M ; 9.000 ; 0.000                 ;
+--------+-------+-----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk50M'                                                                                                              ;
+--------+-----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 15.584 ; note2dds:transl1|addr[0]    ; i2s_dco:iis_tx|DDS_acc[31] ; clk50M       ; clk50M      ; 20.000       ; -0.010     ; 4.438      ;
; 15.593 ; note2dds:transl1|addr[0]    ; dds:osc1|signal_out[31]    ; clk50M       ; clk50M      ; 20.000       ; -0.009     ; 4.430      ;
; 15.619 ; note2dds:transl1|addr[0]    ; i2s_dco:iis_tx|DDS_acc[30] ; clk50M       ; clk50M      ; 20.000       ; -0.010     ; 4.403      ;
; 15.628 ; note2dds:transl1|addr[0]    ; dds:osc1|signal_out[30]    ; clk50M       ; clk50M      ; 20.000       ; -0.009     ; 4.395      ;
; 15.654 ; note2dds:transl1|addr[0]    ; i2s_dco:iis_tx|DDS_acc[29] ; clk50M       ; clk50M      ; 20.000       ; -0.010     ; 4.368      ;
; 15.663 ; note2dds:transl1|addr[0]    ; dds:osc1|signal_out[29]    ; clk50M       ; clk50M      ; 20.000       ; -0.009     ; 4.360      ;
; 15.689 ; note2dds:transl1|addr[0]    ; i2s_dco:iis_tx|DDS_acc[28] ; clk50M       ; clk50M      ; 20.000       ; -0.010     ; 4.333      ;
; 15.698 ; note2dds:transl1|addr[0]    ; dds:osc1|signal_out[28]    ; clk50M       ; clk50M      ; 20.000       ; -0.009     ; 4.325      ;
; 15.724 ; note2dds:transl1|addr[0]    ; i2s_dco:iis_tx|DDS_acc[27] ; clk50M       ; clk50M      ; 20.000       ; -0.010     ; 4.298      ;
; 15.733 ; note2dds:transl1|addr[0]    ; dds:osc1|signal_out[27]    ; clk50M       ; clk50M      ; 20.000       ; -0.009     ; 4.290      ;
; 15.738 ; note2dds:transl1|addr[1]    ; i2s_dco:iis_tx|DDS_acc[31] ; clk50M       ; clk50M      ; 20.000       ; -0.010     ; 4.284      ;
; 15.740 ; note2dds:transl1|divider[0] ; dds:osc1|signal_out[31]    ; clk50M       ; clk50M      ; 20.000       ; -0.010     ; 4.282      ;
; 15.742 ; note2dds:transl1|divider[0] ; i2s_dco:iis_tx|DDS_acc[31] ; clk50M       ; clk50M      ; 20.000       ; -0.011     ; 4.279      ;
; 15.747 ; note2dds:transl1|addr[1]    ; dds:osc1|signal_out[31]    ; clk50M       ; clk50M      ; 20.000       ; -0.009     ; 4.276      ;
; 15.759 ; note2dds:transl1|addr[0]    ; i2s_dco:iis_tx|DDS_acc[26] ; clk50M       ; clk50M      ; 20.000       ; -0.010     ; 4.263      ;
; 15.768 ; note2dds:transl1|addr[0]    ; dds:osc1|signal_out[26]    ; clk50M       ; clk50M      ; 20.000       ; -0.009     ; 4.255      ;
; 15.773 ; note2dds:transl1|addr[1]    ; i2s_dco:iis_tx|DDS_acc[30] ; clk50M       ; clk50M      ; 20.000       ; -0.010     ; 4.249      ;
; 15.775 ; note2dds:transl1|divider[0] ; dds:osc1|signal_out[30]    ; clk50M       ; clk50M      ; 20.000       ; -0.010     ; 4.247      ;
; 15.777 ; note2dds:transl1|divider[0] ; i2s_dco:iis_tx|DDS_acc[30] ; clk50M       ; clk50M      ; 20.000       ; -0.011     ; 4.244      ;
; 15.782 ; note2dds:transl1|addr[1]    ; dds:osc1|signal_out[30]    ; clk50M       ; clk50M      ; 20.000       ; -0.009     ; 4.241      ;
; 15.794 ; note2dds:transl1|addr[0]    ; i2s_dco:iis_tx|DDS_acc[25] ; clk50M       ; clk50M      ; 20.000       ; -0.010     ; 4.228      ;
; 15.803 ; note2dds:transl1|addr[0]    ; dds:osc1|signal_out[25]    ; clk50M       ; clk50M      ; 20.000       ; -0.009     ; 4.220      ;
; 15.808 ; note2dds:transl1|addr[1]    ; i2s_dco:iis_tx|DDS_acc[29] ; clk50M       ; clk50M      ; 20.000       ; -0.010     ; 4.214      ;
; 15.810 ; note2dds:transl1|divider[0] ; dds:osc1|signal_out[29]    ; clk50M       ; clk50M      ; 20.000       ; -0.010     ; 4.212      ;
; 15.812 ; note2dds:transl1|divider[0] ; i2s_dco:iis_tx|DDS_acc[29] ; clk50M       ; clk50M      ; 20.000       ; -0.011     ; 4.209      ;
; 15.817 ; note2dds:transl1|addr[1]    ; dds:osc1|signal_out[29]    ; clk50M       ; clk50M      ; 20.000       ; -0.009     ; 4.206      ;
; 15.829 ; note2dds:transl1|addr[0]    ; i2s_dco:iis_tx|DDS_acc[24] ; clk50M       ; clk50M      ; 20.000       ; -0.010     ; 4.193      ;
; 15.838 ; note2dds:transl1|addr[0]    ; dds:osc1|signal_out[24]    ; clk50M       ; clk50M      ; 20.000       ; -0.009     ; 4.185      ;
; 15.843 ; note2dds:transl1|addr[1]    ; i2s_dco:iis_tx|DDS_acc[28] ; clk50M       ; clk50M      ; 20.000       ; -0.010     ; 4.179      ;
; 15.844 ; note2dds:transl1|addr[3]    ; i2s_dco:iis_tx|DDS_acc[31] ; clk50M       ; clk50M      ; 20.000       ; -0.010     ; 4.178      ;
; 15.845 ; note2dds:transl1|divider[0] ; dds:osc1|signal_out[28]    ; clk50M       ; clk50M      ; 20.000       ; -0.010     ; 4.177      ;
; 15.847 ; note2dds:transl1|divider[0] ; i2s_dco:iis_tx|DDS_acc[28] ; clk50M       ; clk50M      ; 20.000       ; -0.011     ; 4.174      ;
; 15.852 ; note2dds:transl1|addr[1]    ; dds:osc1|signal_out[28]    ; clk50M       ; clk50M      ; 20.000       ; -0.009     ; 4.171      ;
; 15.873 ; note2dds:transl1|addr[2]    ; i2s_dco:iis_tx|DDS_acc[31] ; clk50M       ; clk50M      ; 20.000       ; -0.010     ; 4.149      ;
; 15.878 ; note2dds:transl1|addr[1]    ; i2s_dco:iis_tx|DDS_acc[27] ; clk50M       ; clk50M      ; 20.000       ; -0.010     ; 4.144      ;
; 15.879 ; note2dds:transl1|addr[3]    ; i2s_dco:iis_tx|DDS_acc[30] ; clk50M       ; clk50M      ; 20.000       ; -0.010     ; 4.143      ;
; 15.880 ; note2dds:transl1|divider[0] ; dds:osc1|signal_out[27]    ; clk50M       ; clk50M      ; 20.000       ; -0.010     ; 4.142      ;
; 15.882 ; note2dds:transl1|divider[0] ; i2s_dco:iis_tx|DDS_acc[27] ; clk50M       ; clk50M      ; 20.000       ; -0.011     ; 4.139      ;
; 15.882 ; note2dds:transl1|addr[2]    ; dds:osc1|signal_out[31]    ; clk50M       ; clk50M      ; 20.000       ; -0.009     ; 4.141      ;
; 15.887 ; note2dds:transl1|addr[1]    ; dds:osc1|signal_out[27]    ; clk50M       ; clk50M      ; 20.000       ; -0.009     ; 4.136      ;
; 15.902 ; note2dds:transl1|addr[3]    ; dds:osc1|signal_out[31]    ; clk50M       ; clk50M      ; 20.000       ; -0.009     ; 4.121      ;
; 15.908 ; note2dds:transl1|addr[2]    ; i2s_dco:iis_tx|DDS_acc[30] ; clk50M       ; clk50M      ; 20.000       ; -0.010     ; 4.114      ;
; 15.913 ; note2dds:transl1|addr[1]    ; i2s_dco:iis_tx|DDS_acc[26] ; clk50M       ; clk50M      ; 20.000       ; -0.010     ; 4.109      ;
; 15.914 ; note2dds:transl1|addr[3]    ; i2s_dco:iis_tx|DDS_acc[29] ; clk50M       ; clk50M      ; 20.000       ; -0.010     ; 4.108      ;
; 15.915 ; note2dds:transl1|divider[0] ; dds:osc1|signal_out[26]    ; clk50M       ; clk50M      ; 20.000       ; -0.010     ; 4.107      ;
; 15.917 ; note2dds:transl1|divider[0] ; i2s_dco:iis_tx|DDS_acc[26] ; clk50M       ; clk50M      ; 20.000       ; -0.011     ; 4.104      ;
; 15.917 ; note2dds:transl1|addr[2]    ; dds:osc1|signal_out[30]    ; clk50M       ; clk50M      ; 20.000       ; -0.009     ; 4.106      ;
; 15.922 ; note2dds:transl1|addr[1]    ; dds:osc1|signal_out[26]    ; clk50M       ; clk50M      ; 20.000       ; -0.009     ; 4.101      ;
; 15.923 ; note2dds:transl1|addr[0]    ; i2s_dco:iis_tx|DDS_acc[23] ; clk50M       ; clk50M      ; 20.000       ; -0.010     ; 4.099      ;
; 15.932 ; note2dds:transl1|addr[0]    ; dds:osc1|signal_out[23]    ; clk50M       ; clk50M      ; 20.000       ; -0.009     ; 4.091      ;
; 15.937 ; note2dds:transl1|addr[3]    ; dds:osc1|signal_out[30]    ; clk50M       ; clk50M      ; 20.000       ; -0.009     ; 4.086      ;
; 15.943 ; note2dds:transl1|addr[2]    ; i2s_dco:iis_tx|DDS_acc[29] ; clk50M       ; clk50M      ; 20.000       ; -0.010     ; 4.079      ;
; 15.948 ; note2dds:transl1|addr[1]    ; i2s_dco:iis_tx|DDS_acc[25] ; clk50M       ; clk50M      ; 20.000       ; -0.010     ; 4.074      ;
; 15.949 ; note2dds:transl1|addr[3]    ; i2s_dco:iis_tx|DDS_acc[28] ; clk50M       ; clk50M      ; 20.000       ; -0.010     ; 4.073      ;
; 15.950 ; note2dds:transl1|divider[0] ; dds:osc1|signal_out[25]    ; clk50M       ; clk50M      ; 20.000       ; -0.010     ; 4.072      ;
; 15.951 ; note2dds:transl1|divider[2] ; i2s_dco:iis_tx|DDS_acc[31] ; clk50M       ; clk50M      ; 20.000       ; -0.009     ; 4.072      ;
; 15.952 ; note2dds:transl1|divider[0] ; i2s_dco:iis_tx|DDS_acc[25] ; clk50M       ; clk50M      ; 20.000       ; -0.011     ; 4.069      ;
; 15.952 ; note2dds:transl1|addr[2]    ; dds:osc1|signal_out[29]    ; clk50M       ; clk50M      ; 20.000       ; -0.009     ; 4.071      ;
; 15.957 ; note2dds:transl1|addr[1]    ; dds:osc1|signal_out[25]    ; clk50M       ; clk50M      ; 20.000       ; -0.009     ; 4.066      ;
; 15.958 ; note2dds:transl1|addr[0]    ; i2s_dco:iis_tx|DDS_acc[22] ; clk50M       ; clk50M      ; 20.000       ; -0.010     ; 4.064      ;
; 15.960 ; note2dds:transl1|divider[2] ; dds:osc1|signal_out[31]    ; clk50M       ; clk50M      ; 20.000       ; -0.008     ; 4.064      ;
; 15.967 ; note2dds:transl1|addr[0]    ; dds:osc1|signal_out[22]    ; clk50M       ; clk50M      ; 20.000       ; -0.009     ; 4.056      ;
; 15.972 ; note2dds:transl1|addr[3]    ; dds:osc1|signal_out[29]    ; clk50M       ; clk50M      ; 20.000       ; -0.009     ; 4.051      ;
; 15.978 ; note2dds:transl1|addr[2]    ; i2s_dco:iis_tx|DDS_acc[28] ; clk50M       ; clk50M      ; 20.000       ; -0.010     ; 4.044      ;
; 15.983 ; note2dds:transl1|addr[1]    ; i2s_dco:iis_tx|DDS_acc[24] ; clk50M       ; clk50M      ; 20.000       ; -0.010     ; 4.039      ;
; 15.984 ; note2dds:transl1|addr[3]    ; i2s_dco:iis_tx|DDS_acc[27] ; clk50M       ; clk50M      ; 20.000       ; -0.010     ; 4.038      ;
; 15.985 ; note2dds:transl1|divider[0] ; dds:osc1|signal_out[24]    ; clk50M       ; clk50M      ; 20.000       ; -0.010     ; 4.037      ;
; 15.986 ; note2dds:transl1|divider[2] ; i2s_dco:iis_tx|DDS_acc[30] ; clk50M       ; clk50M      ; 20.000       ; -0.009     ; 4.037      ;
; 15.987 ; note2dds:transl1|divider[0] ; i2s_dco:iis_tx|DDS_acc[24] ; clk50M       ; clk50M      ; 20.000       ; -0.011     ; 4.034      ;
; 15.987 ; note2dds:transl1|addr[2]    ; dds:osc1|signal_out[28]    ; clk50M       ; clk50M      ; 20.000       ; -0.009     ; 4.036      ;
; 15.992 ; note2dds:transl1|addr[1]    ; dds:osc1|signal_out[24]    ; clk50M       ; clk50M      ; 20.000       ; -0.009     ; 4.031      ;
; 15.993 ; note2dds:transl1|addr[0]    ; i2s_dco:iis_tx|DDS_acc[21] ; clk50M       ; clk50M      ; 20.000       ; -0.010     ; 4.029      ;
; 15.995 ; note2dds:transl1|divider[2] ; dds:osc1|signal_out[30]    ; clk50M       ; clk50M      ; 20.000       ; -0.008     ; 4.029      ;
; 16.002 ; note2dds:transl1|addr[0]    ; dds:osc1|signal_out[21]    ; clk50M       ; clk50M      ; 20.000       ; -0.009     ; 4.021      ;
; 16.007 ; note2dds:transl1|addr[3]    ; dds:osc1|signal_out[28]    ; clk50M       ; clk50M      ; 20.000       ; -0.009     ; 4.016      ;
; 16.013 ; note2dds:transl1|addr[2]    ; i2s_dco:iis_tx|DDS_acc[27] ; clk50M       ; clk50M      ; 20.000       ; -0.010     ; 4.009      ;
; 16.018 ; note2dds:transl1|divider[1] ; i2s_dco:iis_tx|DDS_acc[31] ; clk50M       ; clk50M      ; 20.000       ; -0.009     ; 4.005      ;
; 16.019 ; note2dds:transl1|addr[3]    ; i2s_dco:iis_tx|DDS_acc[26] ; clk50M       ; clk50M      ; 20.000       ; -0.010     ; 4.003      ;
; 16.021 ; note2dds:transl1|divider[2] ; i2s_dco:iis_tx|DDS_acc[29] ; clk50M       ; clk50M      ; 20.000       ; -0.009     ; 4.002      ;
; 16.022 ; note2dds:transl1|addr[2]    ; dds:osc1|signal_out[27]    ; clk50M       ; clk50M      ; 20.000       ; -0.009     ; 4.001      ;
; 16.027 ; note2dds:transl1|divider[1] ; dds:osc1|signal_out[31]    ; clk50M       ; clk50M      ; 20.000       ; -0.008     ; 3.997      ;
; 16.028 ; note2dds:transl1|addr[0]    ; i2s_dco:iis_tx|DDS_acc[20] ; clk50M       ; clk50M      ; 20.000       ; -0.010     ; 3.994      ;
; 16.030 ; note2dds:transl1|divider[2] ; dds:osc1|signal_out[29]    ; clk50M       ; clk50M      ; 20.000       ; -0.008     ; 3.994      ;
; 16.037 ; note2dds:transl1|addr[0]    ; dds:osc1|signal_out[20]    ; clk50M       ; clk50M      ; 20.000       ; -0.009     ; 3.986      ;
; 16.042 ; note2dds:transl1|addr[3]    ; dds:osc1|signal_out[27]    ; clk50M       ; clk50M      ; 20.000       ; -0.009     ; 3.981      ;
; 16.048 ; note2dds:transl1|addr[2]    ; i2s_dco:iis_tx|DDS_acc[26] ; clk50M       ; clk50M      ; 20.000       ; -0.010     ; 3.974      ;
; 16.053 ; note2dds:transl1|divider[1] ; i2s_dco:iis_tx|DDS_acc[30] ; clk50M       ; clk50M      ; 20.000       ; -0.009     ; 3.970      ;
; 16.054 ; note2dds:transl1|addr[3]    ; i2s_dco:iis_tx|DDS_acc[25] ; clk50M       ; clk50M      ; 20.000       ; -0.010     ; 3.968      ;
; 16.056 ; note2dds:transl1|divider[2] ; i2s_dco:iis_tx|DDS_acc[28] ; clk50M       ; clk50M      ; 20.000       ; -0.009     ; 3.967      ;
; 16.057 ; note2dds:transl1|addr[2]    ; dds:osc1|signal_out[26]    ; clk50M       ; clk50M      ; 20.000       ; -0.009     ; 3.966      ;
; 16.062 ; note2dds:transl1|divider[1] ; dds:osc1|signal_out[30]    ; clk50M       ; clk50M      ; 20.000       ; -0.008     ; 3.962      ;
; 16.063 ; note2dds:transl1|addr[0]    ; i2s_dco:iis_tx|DDS_acc[19] ; clk50M       ; clk50M      ; 20.000       ; -0.010     ; 3.959      ;
; 16.065 ; note2dds:transl1|divider[2] ; dds:osc1|signal_out[28]    ; clk50M       ; clk50M      ; 20.000       ; -0.008     ; 3.959      ;
; 16.072 ; note2dds:transl1|addr[0]    ; dds:osc1|signal_out[19]    ; clk50M       ; clk50M      ; 20.000       ; -0.009     ; 3.951      ;
; 16.077 ; note2dds:transl1|addr[1]    ; i2s_dco:iis_tx|DDS_acc[23] ; clk50M       ; clk50M      ; 20.000       ; -0.010     ; 3.945      ;
; 16.077 ; note2dds:transl1|addr[3]    ; dds:osc1|signal_out[26]    ; clk50M       ; clk50M      ; 20.000       ; -0.009     ; 3.946      ;
; 16.079 ; note2dds:transl1|divider[0] ; dds:osc1|signal_out[23]    ; clk50M       ; clk50M      ; 20.000       ; -0.010     ; 3.943      ;
; 16.081 ; note2dds:transl1|divider[0] ; i2s_dco:iis_tx|DDS_acc[23] ; clk50M       ; clk50M      ; 20.000       ; -0.011     ; 3.940      ;
; 16.083 ; note2dds:transl1|addr[2]    ; i2s_dco:iis_tx|DDS_acc[25] ; clk50M       ; clk50M      ; 20.000       ; -0.010     ; 3.939      ;
; 16.086 ; note2dds:transl1|addr[1]    ; dds:osc1|signal_out[23]    ; clk50M       ; clk50M      ; 20.000       ; -0.009     ; 3.937      ;
+--------+-----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk50M'                                                                                                                                             ;
+-------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; powerup_reset:res_gen|rst                  ; powerup_reset:res_gen|rst                  ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; midi_in:midi_in_0|rcv_state.00000000       ; midi_in:midi_in_0|rcv_state.00000000       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; midi_in:midi_in_0|rcv_state.00000010       ; midi_in:midi_in_0|rcv_state.00000010       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; midi_in:midi_in_0|rcv_state.00000001       ; midi_in:midi_in_0|rcv_state.00000001       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; powerup_reset:res_gen|tick_timer[2]        ; powerup_reset:res_gen|tick_timer[2]        ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; powerup_reset:res_gen|tick_timer[1]        ; powerup_reset:res_gen|tick_timer[1]        ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; powerup_reset:res_gen|tick_timer[0]        ; powerup_reset:res_gen|tick_timer[0]        ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; powerup_reset:res_gen|tick_timer[3]        ; powerup_reset:res_gen|tick_timer[3]        ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; midi_in:midi_in_0|uart_rx:URX|rx_busy      ; midi_in:midi_in_0|uart_rx:URX|rx_busy      ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; midi_in:midi_in_0|uart_rx:URX|count16[0]   ; midi_in:midi_in_0|uart_rx:URX|count16[0]   ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; midi_in:midi_in_0|uart_rx:URX|count16[2]   ; midi_in:midi_in_0|uart_rx:URX|count16[2]   ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; midi_in:midi_in_0|uart_rx:URX|count16[1]   ; midi_in:midi_in_0|uart_rx:URX|count16[1]   ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; i2s_dco:iis_tx|mck_div[0]                  ; i2s_dco:iis_tx|mck_div[0]                  ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; note_on_reg                                ; note_on_reg                                ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.236 ; i2s_dco:iis_tx|ch_data[1]                  ; i2s_dco:iis_tx|ch_data[2]                  ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.388      ;
; 0.238 ; midi_in:midi_in_0|uart_rx:URX|data_buf[3]  ; midi_in:midi_in_0|uart_rx:URX|data_buf[2]  ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.390      ;
; 0.239 ; midi_in:midi_in_0|uart_rx:URX|data_buf[1]  ; midi_in:midi_in_0|uart_rx:URX|data_buf[0]  ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; midi_in:midi_in_0|uart_rx:URX|data_buf[4]  ; midi_in:midi_in_0|uart_rx:URX|data_buf[3]  ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; i2s_dco:iis_tx|ch_data[12]                 ; i2s_dco:iis_tx|ch_data[13]                 ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; powerup_reset:res_gen|tick_timer[2]        ; powerup_reset:res_gen|tick_timer[3]        ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; midi_in:midi_in_0|uart_rx:URX|data_buf[6]  ; midi_in:midi_in_0|uart_rx:URX|data_buf[5]  ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; dds:lvcf_osc1|signal_out[31]               ; dds:lvcf_osc1|signal_out[31]               ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; midi_in:midi_in_0|uart_rx:URX|data_buf[5]  ; midi_in:midi_in_0|uart_rx:URX|data_buf[4]  ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; midi_in:midi_in_0|uart_rx:URX|data_buf[2]  ; midi_in:midi_in_0|uart_rx:URX|data_buf[1]  ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; dds:osc1|signal_out[31]                    ; dds:osc1|signal_out[31]                    ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; i2s_dco:iis_tx|DDS_acc[31]                 ; i2s_dco:iis_tx|DDS_acc[31]                 ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.395      ;
; 0.244 ; i2s_dco:iis_tx|ch_data[31]                 ; i2s_dco:iis_tx|sdata                       ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.396      ;
; 0.245 ; midi_in:midi_in_0|uart_rx:URX|rx_data[5]   ; midi_in:midi_in_0|byte1[5]                 ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; midi_in:midi_in_0|uart_rx:URX|rx_data[6]   ; midi_in:midi_in_0|byte1[6]                 ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; midi_in:midi_in_0|uart_rx:URX|rx_data[4]   ; midi_in:midi_in_0|byte1[4]                 ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.397      ;
; 0.246 ; midi_in:midi_in_0|baud_gen:BG|counter[15]  ; midi_in:midi_in_0|baud_gen:BG|counter[15]  ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.398      ;
; 0.246 ; i2s_dco:iis_tx|ch_data[6]                  ; i2s_dco:iis_tx|ch_data[7]                  ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.398      ;
; 0.257 ; midi_in:midi_in_0|uart_rx:URX|bit_count[3] ; midi_in:midi_in_0|uart_rx:URX|bit_count[3] ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.409      ;
; 0.259 ; LAST_NOTE[4]                               ; note2dds:transl1|divider[2]                ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.411      ;
; 0.261 ; LAST_NOTE[4]                               ; note2dds:transl1|divider[3]                ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.413      ;
; 0.261 ; i2s_dco:iis_tx|ch_data[0]                  ; i2s_dco:iis_tx|ch_data[1]                  ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.413      ;
; 0.264 ; midi_in:midi_in_0|uart_rx:URX|bit_count[3] ; midi_in:midi_in_0|uart_rx:URX|rx_busy      ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.416      ;
; 0.265 ; i2s_dco:iis_tx|mck_div[7]                  ; i2s_dco:iis_tx|mck_div[7]                  ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.417      ;
; 0.267 ; i2s_dco:iis_tx|ch_data[7]                  ; i2s_dco:iis_tx|ch_data[8]                  ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.419      ;
; 0.271 ; midi_in:midi_in_0|uart_rx:URX|rx_busy      ; midi_in:midi_in_0|uart_rx:URX|count16[1]   ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.423      ;
; 0.290 ; midi_in:midi_in_0|uart_rx:URX|in_sync[1]   ; midi_in:midi_in_0|uart_rx:URX|data_buf[7]  ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.442      ;
; 0.291 ; i2s_dco:iis_tx|mck_div[7]                  ; i2s_dco:iis_tx|lrclk_prev                  ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.443      ;
; 0.292 ; i2s_dco:iis_tx|ch_data[27]                 ; i2s_dco:iis_tx|ch_data[28]                 ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.444      ;
; 0.292 ; i2s_dco:iis_tx|ch_data[24]                 ; i2s_dco:iis_tx|ch_data[25]                 ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.444      ;
; 0.294 ; i2s_dco:iis_tx|ch_data[25]                 ; i2s_dco:iis_tx|ch_data[26]                 ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.446      ;
; 0.299 ; i2s_dco:iis_tx|ch_data[2]                  ; i2s_dco:iis_tx|ch_data[3]                  ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.451      ;
; 0.320 ; i2s_dco:iis_tx|DDS_acc[15]                 ; i2s_dco:iis_tx|ch_data[15]                 ; clk50M       ; clk50M      ; 0.000        ; -0.001     ; 0.471      ;
; 0.322 ; i2s_dco:iis_tx|ch_data[15]                 ; i2s_dco:iis_tx|ch_data[16]                 ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.474      ;
; 0.324 ; midi_in:midi_in_0|uart_rx:URX|data_buf[7]  ; midi_in:midi_in_0|uart_rx:URX|data_buf[6]  ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.476      ;
; 0.325 ; i2s_dco:iis_tx|DDS_acc[10]                 ; i2s_dco:iis_tx|ch_data[10]                 ; clk50M       ; clk50M      ; 0.000        ; -0.001     ; 0.476      ;
; 0.326 ; midi_in:midi_in_0|uart_rx:URX|rx_data[6]   ; midi_in:midi_in_0|byte2[6]                 ; clk50M       ; clk50M      ; 0.000        ; 0.002      ; 0.480      ;
; 0.326 ; i2s_dco:iis_tx|DDS_acc[9]                  ; i2s_dco:iis_tx|ch_data[9]                  ; clk50M       ; clk50M      ; 0.000        ; -0.001     ; 0.477      ;
; 0.328 ; midi_in:midi_in_0|uart_rx:URX|rx_data[0]   ; midi_in:midi_in_0|byte2[0]                 ; clk50M       ; clk50M      ; 0.000        ; 0.002      ; 0.482      ;
; 0.329 ; midi_in:midi_in_0|rcv_state.00000000       ; midi_in:midi_in_0|byte3[4]                 ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.481      ;
; 0.329 ; midi_in:midi_in_0|uart_rx:URX|rx_data[7]   ; midi_in:midi_in_0|byte1[4]                 ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.481      ;
; 0.330 ; midi_in:midi_in_0|uart_rx:URX|rx_data[2]   ; midi_in:midi_in_0|byte2[2]                 ; clk50M       ; clk50M      ; 0.000        ; 0.002      ; 0.484      ;
; 0.331 ; midi_in:midi_in_0|rcv_state.00000000       ; midi_in:midi_in_0|byte3[1]                 ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.483      ;
; 0.331 ; midi_in:midi_in_0|uart_rx:URX|rx_data[7]   ; midi_in:midi_in_0|byte1[5]                 ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.483      ;
; 0.332 ; midi_in:midi_in_0|rcv_state.00000000       ; midi_in:midi_in_0|byte3[3]                 ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.484      ;
; 0.332 ; midi_in:midi_in_0|uart_rx:URX|rx_data[7]   ; midi_in:midi_in_0|byte1[6]                 ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.484      ;
; 0.338 ; midi_in:midi_in_0|uart_rx:URX|rx_data[7]   ; midi_in:midi_in_0|byte1[7]                 ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.490      ;
; 0.343 ; i2s_dco:iis_tx|mck_div[1]                  ; i2s_dco:iis_tx|sck_prev                    ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.495      ;
; 0.353 ; dds:lvcf_osc1|signal_out[16]               ; dds:lvcf_osc1|signal_out[16]               ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.505      ;
; 0.353 ; dds:osc1|signal_out[16]                    ; dds:osc1|signal_out[16]                    ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.505      ;
; 0.355 ; dds:lvcf_osc1|signal_out[17]               ; dds:lvcf_osc1|signal_out[17]               ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.507      ;
; 0.355 ; i2s_dco:iis_tx|DDS_acc[17]                 ; i2s_dco:iis_tx|DDS_acc[17]                 ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.507      ;
; 0.356 ; dds:lvcf_osc1|signal_out[27]               ; dds:lvcf_osc1|signal_out[27]               ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.508      ;
; 0.356 ; i2s_dco:iis_tx|mck_div[3]                  ; i2s_dco:iis_tx|mck_div[3]                  ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.508      ;
; 0.356 ; dds:osc1|signal_out[23]                    ; dds:osc1|signal_out[23]                    ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.508      ;
; 0.356 ; dds:osc1|signal_out[18]                    ; dds:osc1|signal_out[18]                    ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.508      ;
; 0.356 ; dds:osc1|signal_out[0]                     ; dds:osc1|signal_out[0]                     ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.508      ;
; 0.357 ; dds:lvcf_osc1|signal_out[1]                ; dds:lvcf_osc1|signal_out[1]                ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.509      ;
; 0.357 ; dds:osc1|signal_out[17]                    ; dds:osc1|signal_out[17]                    ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.509      ;
; 0.357 ; dds:osc1|signal_out[1]                     ; dds:osc1|signal_out[1]                     ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.509      ;
; 0.357 ; i2s_dco:iis_tx|DDS_acc[16]                 ; i2s_dco:iis_tx|DDS_acc[16]                 ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.509      ;
; 0.358 ; dds:lvcf_osc1|signal_out[18]               ; dds:lvcf_osc1|signal_out[18]               ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; dds:lvcf_osc1|signal_out[11]               ; dds:lvcf_osc1|signal_out[11]               ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; dds:lvcf_osc1|signal_out[9]                ; dds:lvcf_osc1|signal_out[9]                ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; dds:lvcf_osc1|signal_out[2]                ; dds:lvcf_osc1|signal_out[2]                ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; dds:osc1|signal_out[11]                    ; dds:osc1|signal_out[11]                    ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; dds:osc1|signal_out[9]                     ; dds:osc1|signal_out[9]                     ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; dds:osc1|signal_out[2]                     ; dds:osc1|signal_out[2]                     ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; i2s_dco:iis_tx|DDS_acc[15]                 ; i2s_dco:iis_tx|DDS_acc[15]                 ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; i2s_dco:iis_tx|DDS_acc[13]                 ; i2s_dco:iis_tx|DDS_acc[13]                 ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; i2s_dco:iis_tx|DDS_acc[0]                  ; i2s_dco:iis_tx|DDS_acc[0]                  ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; dds:lvcf_osc1|signal_out[30]               ; dds:lvcf_osc1|signal_out[30]               ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; dds:lvcf_osc1|signal_out[29]               ; dds:lvcf_osc1|signal_out[29]               ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; dds:lvcf_osc1|signal_out[23]               ; dds:lvcf_osc1|signal_out[23]               ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; dds:lvcf_osc1|signal_out[20]               ; dds:lvcf_osc1|signal_out[20]               ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; dds:lvcf_osc1|signal_out[15]               ; dds:lvcf_osc1|signal_out[15]               ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; dds:lvcf_osc1|signal_out[14]               ; dds:lvcf_osc1|signal_out[14]               ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; dds:lvcf_osc1|signal_out[13]               ; dds:lvcf_osc1|signal_out[13]               ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; dds:lvcf_osc1|signal_out[7]                ; dds:lvcf_osc1|signal_out[7]                ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; dds:lvcf_osc1|signal_out[4]                ; dds:lvcf_osc1|signal_out[4]                ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; dds:osc1|signal_out[15]                    ; dds:osc1|signal_out[15]                    ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; dds:osc1|signal_out[14]                    ; dds:osc1|signal_out[14]                    ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; dds:osc1|signal_out[13]                    ; dds:osc1|signal_out[13]                    ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; dds:osc1|signal_out[7]                     ; dds:osc1|signal_out[7]                     ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; dds:osc1|signal_out[4]                     ; dds:osc1|signal_out[4]                     ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; i2s_dco:iis_tx|DDS_acc[1]                  ; i2s_dco:iis_tx|DDS_acc[1]                  ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.511      ;
+-------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clk50M'                                                                                                                         ;
+--------+---------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; 18.846 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|rx_data[7]   ; clk50M       ; clk50M      ; 20.000       ; -0.001     ; 1.185      ;
; 18.846 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|rx_data[6]   ; clk50M       ; clk50M      ; 20.000       ; -0.001     ; 1.185      ;
; 18.846 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|rx_data[4]   ; clk50M       ; clk50M      ; 20.000       ; -0.001     ; 1.185      ;
; 18.846 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|rx_data[5]   ; clk50M       ; clk50M      ; 20.000       ; -0.001     ; 1.185      ;
; 18.846 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|rx_data[3]   ; clk50M       ; clk50M      ; 20.000       ; -0.001     ; 1.185      ;
; 18.846 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|rx_data[2]   ; clk50M       ; clk50M      ; 20.000       ; -0.001     ; 1.185      ;
; 18.846 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|rx_data[0]   ; clk50M       ; clk50M      ; 20.000       ; -0.001     ; 1.185      ;
; 18.846 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|rx_data[1]   ; clk50M       ; clk50M      ; 20.000       ; -0.001     ; 1.185      ;
; 18.974 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|data_buf[7]  ; clk50M       ; clk50M      ; 20.000       ; 0.006      ; 1.064      ;
; 18.974 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|data_buf[6]  ; clk50M       ; clk50M      ; 20.000       ; 0.006      ; 1.064      ;
; 18.974 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|data_buf[4]  ; clk50M       ; clk50M      ; 20.000       ; 0.006      ; 1.064      ;
; 18.974 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|data_buf[5]  ; clk50M       ; clk50M      ; 20.000       ; 0.006      ; 1.064      ;
; 18.974 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|in_sync[1]   ; clk50M       ; clk50M      ; 20.000       ; 0.006      ; 1.064      ;
; 18.974 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|data_buf[3]  ; clk50M       ; clk50M      ; 20.000       ; 0.006      ; 1.064      ;
; 18.974 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|data_buf[2]  ; clk50M       ; clk50M      ; 20.000       ; 0.006      ; 1.064      ;
; 18.974 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|data_buf[0]  ; clk50M       ; clk50M      ; 20.000       ; 0.006      ; 1.064      ;
; 18.974 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|data_buf[1]  ; clk50M       ; clk50M      ; 20.000       ; 0.006      ; 1.064      ;
; 18.978 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|new_rx_data  ; clk50M       ; clk50M      ; 20.000       ; 0.006      ; 1.060      ;
; 18.978 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|count16[3]   ; clk50M       ; clk50M      ; 20.000       ; 0.006      ; 1.060      ;
; 18.978 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|bit_count[3] ; clk50M       ; clk50M      ; 20.000       ; 0.006      ; 1.060      ;
; 18.978 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|rx_busy      ; clk50M       ; clk50M      ; 20.000       ; 0.006      ; 1.060      ;
; 18.978 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|bit_count[2] ; clk50M       ; clk50M      ; 20.000       ; 0.006      ; 1.060      ;
; 18.978 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|bit_count[0] ; clk50M       ; clk50M      ; 20.000       ; 0.006      ; 1.060      ;
; 18.978 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|bit_count[1] ; clk50M       ; clk50M      ; 20.000       ; 0.006      ; 1.060      ;
; 18.978 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|count16[0]   ; clk50M       ; clk50M      ; 20.000       ; 0.006      ; 1.060      ;
; 18.978 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|count16[2]   ; clk50M       ; clk50M      ; 20.000       ; 0.006      ; 1.060      ;
; 18.978 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|count16[1]   ; clk50M       ; clk50M      ; 20.000       ; 0.006      ; 1.060      ;
; 18.978 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|in_sync[0]   ; clk50M       ; clk50M      ; 20.000       ; 0.006      ; 1.060      ;
; 19.013 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[15]  ; clk50M       ; clk50M      ; 20.000       ; 0.002      ; 1.021      ;
; 19.013 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[4]   ; clk50M       ; clk50M      ; 20.000       ; 0.002      ; 1.021      ;
; 19.013 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[6]   ; clk50M       ; clk50M      ; 20.000       ; 0.002      ; 1.021      ;
; 19.013 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[5]   ; clk50M       ; clk50M      ; 20.000       ; 0.002      ; 1.021      ;
; 19.013 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[7]   ; clk50M       ; clk50M      ; 20.000       ; 0.002      ; 1.021      ;
; 19.013 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[8]   ; clk50M       ; clk50M      ; 20.000       ; 0.002      ; 1.021      ;
; 19.013 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[10]  ; clk50M       ; clk50M      ; 20.000       ; 0.002      ; 1.021      ;
; 19.013 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[9]   ; clk50M       ; clk50M      ; 20.000       ; 0.002      ; 1.021      ;
; 19.013 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[14]  ; clk50M       ; clk50M      ; 20.000       ; 0.002      ; 1.021      ;
; 19.013 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[13]  ; clk50M       ; clk50M      ; 20.000       ; 0.002      ; 1.021      ;
; 19.013 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[11]  ; clk50M       ; clk50M      ; 20.000       ; 0.002      ; 1.021      ;
; 19.013 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[12]  ; clk50M       ; clk50M      ; 20.000       ; 0.002      ; 1.021      ;
; 19.013 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[3]   ; clk50M       ; clk50M      ; 20.000       ; 0.002      ; 1.021      ;
; 19.013 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[2]   ; clk50M       ; clk50M      ; 20.000       ; 0.002      ; 1.021      ;
; 19.013 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[0]   ; clk50M       ; clk50M      ; 20.000       ; 0.002      ; 1.021      ;
; 19.013 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[1]   ; clk50M       ; clk50M      ; 20.000       ; 0.002      ; 1.021      ;
; 19.116 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|ce_16        ; clk50M       ; clk50M      ; 20.000       ; 0.003      ; 0.919      ;
+--------+---------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clk50M'                                                                                                                         ;
+-------+---------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.764 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|ce_16        ; clk50M       ; clk50M      ; 0.000        ; 0.003      ; 0.919      ;
; 0.867 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[15]  ; clk50M       ; clk50M      ; 0.000        ; 0.002      ; 1.021      ;
; 0.867 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[4]   ; clk50M       ; clk50M      ; 0.000        ; 0.002      ; 1.021      ;
; 0.867 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[6]   ; clk50M       ; clk50M      ; 0.000        ; 0.002      ; 1.021      ;
; 0.867 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[5]   ; clk50M       ; clk50M      ; 0.000        ; 0.002      ; 1.021      ;
; 0.867 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[7]   ; clk50M       ; clk50M      ; 0.000        ; 0.002      ; 1.021      ;
; 0.867 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[8]   ; clk50M       ; clk50M      ; 0.000        ; 0.002      ; 1.021      ;
; 0.867 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[10]  ; clk50M       ; clk50M      ; 0.000        ; 0.002      ; 1.021      ;
; 0.867 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[9]   ; clk50M       ; clk50M      ; 0.000        ; 0.002      ; 1.021      ;
; 0.867 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[14]  ; clk50M       ; clk50M      ; 0.000        ; 0.002      ; 1.021      ;
; 0.867 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[13]  ; clk50M       ; clk50M      ; 0.000        ; 0.002      ; 1.021      ;
; 0.867 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[11]  ; clk50M       ; clk50M      ; 0.000        ; 0.002      ; 1.021      ;
; 0.867 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[12]  ; clk50M       ; clk50M      ; 0.000        ; 0.002      ; 1.021      ;
; 0.867 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[3]   ; clk50M       ; clk50M      ; 0.000        ; 0.002      ; 1.021      ;
; 0.867 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[2]   ; clk50M       ; clk50M      ; 0.000        ; 0.002      ; 1.021      ;
; 0.867 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[0]   ; clk50M       ; clk50M      ; 0.000        ; 0.002      ; 1.021      ;
; 0.867 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[1]   ; clk50M       ; clk50M      ; 0.000        ; 0.002      ; 1.021      ;
; 0.902 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|new_rx_data  ; clk50M       ; clk50M      ; 0.000        ; 0.006      ; 1.060      ;
; 0.902 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|count16[3]   ; clk50M       ; clk50M      ; 0.000        ; 0.006      ; 1.060      ;
; 0.902 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|bit_count[3] ; clk50M       ; clk50M      ; 0.000        ; 0.006      ; 1.060      ;
; 0.902 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|rx_busy      ; clk50M       ; clk50M      ; 0.000        ; 0.006      ; 1.060      ;
; 0.902 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|bit_count[2] ; clk50M       ; clk50M      ; 0.000        ; 0.006      ; 1.060      ;
; 0.902 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|bit_count[0] ; clk50M       ; clk50M      ; 0.000        ; 0.006      ; 1.060      ;
; 0.902 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|bit_count[1] ; clk50M       ; clk50M      ; 0.000        ; 0.006      ; 1.060      ;
; 0.902 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|count16[0]   ; clk50M       ; clk50M      ; 0.000        ; 0.006      ; 1.060      ;
; 0.902 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|count16[2]   ; clk50M       ; clk50M      ; 0.000        ; 0.006      ; 1.060      ;
; 0.902 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|count16[1]   ; clk50M       ; clk50M      ; 0.000        ; 0.006      ; 1.060      ;
; 0.902 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|in_sync[0]   ; clk50M       ; clk50M      ; 0.000        ; 0.006      ; 1.060      ;
; 0.906 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|data_buf[7]  ; clk50M       ; clk50M      ; 0.000        ; 0.006      ; 1.064      ;
; 0.906 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|data_buf[6]  ; clk50M       ; clk50M      ; 0.000        ; 0.006      ; 1.064      ;
; 0.906 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|data_buf[4]  ; clk50M       ; clk50M      ; 0.000        ; 0.006      ; 1.064      ;
; 0.906 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|data_buf[5]  ; clk50M       ; clk50M      ; 0.000        ; 0.006      ; 1.064      ;
; 0.906 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|in_sync[1]   ; clk50M       ; clk50M      ; 0.000        ; 0.006      ; 1.064      ;
; 0.906 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|data_buf[3]  ; clk50M       ; clk50M      ; 0.000        ; 0.006      ; 1.064      ;
; 0.906 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|data_buf[2]  ; clk50M       ; clk50M      ; 0.000        ; 0.006      ; 1.064      ;
; 0.906 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|data_buf[0]  ; clk50M       ; clk50M      ; 0.000        ; 0.006      ; 1.064      ;
; 0.906 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|data_buf[1]  ; clk50M       ; clk50M      ; 0.000        ; 0.006      ; 1.064      ;
; 1.034 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|rx_data[7]   ; clk50M       ; clk50M      ; 0.000        ; -0.001     ; 1.185      ;
; 1.034 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|rx_data[6]   ; clk50M       ; clk50M      ; 0.000        ; -0.001     ; 1.185      ;
; 1.034 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|rx_data[4]   ; clk50M       ; clk50M      ; 0.000        ; -0.001     ; 1.185      ;
; 1.034 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|rx_data[5]   ; clk50M       ; clk50M      ; 0.000        ; -0.001     ; 1.185      ;
; 1.034 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|rx_data[3]   ; clk50M       ; clk50M      ; 0.000        ; -0.001     ; 1.185      ;
; 1.034 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|rx_data[2]   ; clk50M       ; clk50M      ; 0.000        ; -0.001     ; 1.185      ;
; 1.034 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|rx_data[0]   ; clk50M       ; clk50M      ; 0.000        ; -0.001     ; 1.185      ;
; 1.034 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|rx_data[1]   ; clk50M       ; clk50M      ; 0.000        ; -0.001     ; 1.185      ;
+-------+---------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk50M'                                                                      ;
+-------+--------------+----------------+------------------+--------+------------+------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                       ;
+-------+--------------+----------------+------------------+--------+------------+------------------------------+
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Rise       ; LAST_NOTE[0]                 ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Rise       ; LAST_NOTE[0]                 ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Rise       ; LAST_NOTE[1]                 ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Rise       ; LAST_NOTE[1]                 ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Rise       ; LAST_NOTE[2]                 ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Rise       ; LAST_NOTE[2]                 ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Rise       ; LAST_NOTE[3]                 ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Rise       ; LAST_NOTE[3]                 ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Rise       ; LAST_NOTE[4]                 ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Rise       ; LAST_NOTE[4]                 ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Rise       ; LAST_NOTE[5]                 ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Rise       ; LAST_NOTE[5]                 ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Rise       ; LAST_NOTE[6]                 ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Rise       ; LAST_NOTE[6]                 ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[10] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[10] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[11] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[11] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[12] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[12] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[13] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[13] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[14] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[14] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[15] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[15] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[16] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[16] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[17] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[17] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[18] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[18] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[19] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[19] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[1]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[1]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[20] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[20] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[21] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[21] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[22] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[22] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[23] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[23] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[24] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[24] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[25] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[25] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[26] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[26] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[27] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[27] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[28] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[28] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[29] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[29] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[2]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[2]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[30] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[30] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[31] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[31] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[3]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[3]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[4]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[4]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[5]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[5]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[6]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[6]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[7]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[7]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[8]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[8]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[9]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Rise       ; dds:lvcf_osc1|signal_out[9]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Rise       ; dds:osc1|signal_out[0]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Rise       ; dds:osc1|signal_out[0]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Rise       ; dds:osc1|signal_out[10]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Rise       ; dds:osc1|signal_out[10]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Rise       ; dds:osc1|signal_out[11]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Rise       ; dds:osc1|signal_out[11]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Rise       ; dds:osc1|signal_out[12]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Rise       ; dds:osc1|signal_out[12]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Rise       ; dds:osc1|signal_out[13]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Rise       ; dds:osc1|signal_out[13]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Rise       ; dds:osc1|signal_out[14]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Rise       ; dds:osc1|signal_out[14]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Rise       ; dds:osc1|signal_out[15]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Rise       ; dds:osc1|signal_out[15]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Rise       ; dds:osc1|signal_out[16]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Rise       ; dds:osc1|signal_out[16]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Rise       ; dds:osc1|signal_out[17]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Rise       ; dds:osc1|signal_out[17]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Rise       ; dds:osc1|signal_out[18]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Rise       ; dds:osc1|signal_out[18]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Rise       ; dds:osc1|signal_out[19]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Rise       ; dds:osc1|signal_out[19]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Rise       ; dds:osc1|signal_out[1]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Rise       ; dds:osc1|signal_out[1]       ;
+-------+--------------+----------------+------------------+--------+------------+------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; MIDI_IN   ; clk50M     ; 2.428 ; 2.428 ; Rise       ; clk50M          ;
; key0      ; clk50M     ; 2.316 ; 2.316 ; Rise       ; clk50M          ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; MIDI_IN   ; clk50M     ; -2.308 ; -2.308 ; Rise       ; clk50M          ;
; key0      ; clk50M     ; -2.191 ; -2.191 ; Rise       ; clk50M          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DAT       ; clk50M     ; 3.653 ; 3.653 ; Rise       ; clk50M          ;
; LRCK      ; clk50M     ; 3.877 ; 3.877 ; Rise       ; clk50M          ;
; MCK       ; clk50M     ; 3.994 ; 3.994 ; Rise       ; clk50M          ;
; PWM       ; clk50M     ; 4.043 ; 4.043 ; Rise       ; clk50M          ;
; SCK       ; clk50M     ; 3.747 ; 3.747 ; Rise       ; clk50M          ;
; led1      ; clk50M     ; 3.817 ; 3.817 ; Rise       ; clk50M          ;
; n_vcf_out ; clk50M     ; 4.155 ; 4.155 ; Rise       ; clk50M          ;
; vcf_out   ; clk50M     ; 4.155 ; 4.155 ; Rise       ; clk50M          ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DAT       ; clk50M     ; 3.653 ; 3.653 ; Rise       ; clk50M          ;
; LRCK      ; clk50M     ; 3.877 ; 3.877 ; Rise       ; clk50M          ;
; MCK       ; clk50M     ; 3.994 ; 3.994 ; Rise       ; clk50M          ;
; PWM       ; clk50M     ; 4.043 ; 4.043 ; Rise       ; clk50M          ;
; SCK       ; clk50M     ; 3.747 ; 3.747 ; Rise       ; clk50M          ;
; led1      ; clk50M     ; 3.817 ; 3.817 ; Rise       ; clk50M          ;
; n_vcf_out ; clk50M     ; 4.155 ; 4.155 ; Rise       ; clk50M          ;
; vcf_out   ; clk50M     ; 4.155 ; 4.155 ; Rise       ; clk50M          ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; MIDI_IN    ; led0        ; 5.545 ;    ;    ; 5.545 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; MIDI_IN    ; led0        ; 5.545 ;    ;    ; 5.545 ;
+------------+-------------+-------+----+----+-------+


+-----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                         ;
+------------------+-------+-------+----------+---------+---------------------+
; Clock            ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack ; 8.605 ; 0.215 ; 17.430   ; 0.764   ; 8.889               ;
;  clk50M          ; 8.605 ; 0.215 ; 17.430   ; 0.764   ; 8.889               ;
; Design-wide TNS  ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk50M          ; 0.000 ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
+------------------+-------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; MIDI_IN   ; clk50M     ; 4.700 ; 4.700 ; Rise       ; clk50M          ;
; key0      ; clk50M     ; 4.790 ; 4.790 ; Rise       ; clk50M          ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; MIDI_IN   ; clk50M     ; -2.308 ; -2.308 ; Rise       ; clk50M          ;
; key0      ; clk50M     ; -2.191 ; -2.191 ; Rise       ; clk50M          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DAT       ; clk50M     ; 7.228 ; 7.228 ; Rise       ; clk50M          ;
; LRCK      ; clk50M     ; 7.826 ; 7.826 ; Rise       ; clk50M          ;
; MCK       ; clk50M     ; 8.120 ; 8.120 ; Rise       ; clk50M          ;
; PWM       ; clk50M     ; 8.131 ; 8.131 ; Rise       ; clk50M          ;
; SCK       ; clk50M     ; 7.490 ; 7.490 ; Rise       ; clk50M          ;
; led1      ; clk50M     ; 7.525 ; 7.525 ; Rise       ; clk50M          ;
; n_vcf_out ; clk50M     ; 8.352 ; 8.352 ; Rise       ; clk50M          ;
; vcf_out   ; clk50M     ; 8.352 ; 8.352 ; Rise       ; clk50M          ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DAT       ; clk50M     ; 3.653 ; 3.653 ; Rise       ; clk50M          ;
; LRCK      ; clk50M     ; 3.877 ; 3.877 ; Rise       ; clk50M          ;
; MCK       ; clk50M     ; 3.994 ; 3.994 ; Rise       ; clk50M          ;
; PWM       ; clk50M     ; 4.043 ; 4.043 ; Rise       ; clk50M          ;
; SCK       ; clk50M     ; 3.747 ; 3.747 ; Rise       ; clk50M          ;
; led1      ; clk50M     ; 3.817 ; 3.817 ; Rise       ; clk50M          ;
; n_vcf_out ; clk50M     ; 4.155 ; 4.155 ; Rise       ; clk50M          ;
; vcf_out   ; clk50M     ; 4.155 ; 4.155 ; Rise       ; clk50M          ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------+
; Progagation Delay                                    ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; MIDI_IN    ; led0        ; 10.564 ;    ;    ; 10.564 ;
+------------+-------------+--------+----+----+--------+


+----------------------------------------------------+
; Minimum Progagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; MIDI_IN    ; led0        ; 5.545 ;    ;    ; 5.545 ;
+------------+-------------+-------+----+----+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk50M     ; clk50M   ; 88301    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk50M     ; clk50M   ; 88301    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk50M     ; clk50M   ; 45       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk50M     ; clk50M   ; 45       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 7     ; 7    ;
; Unconstrained Output Ports      ; 9     ; 9    ;
; Unconstrained Output Port Paths ; 9     ; 9    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 11.1 Build 173 11/01/2011 SJ Full Version
    Info: Processing started: Thu Mar 03 00:03:29 2016
Info: Command: quartus_sta EP2C5 -c EP2C5
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'EP2C5.sdc'
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 8.605
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     8.605         0.000 clk50M 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.445         0.000 clk50M 
Info (332146): Worst-case recovery slack is 17.430
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    17.430         0.000 clk50M 
Info (332146): Worst-case removal slack is 1.673
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.673         0.000 clk50M 
Info (332146): Worst-case minimum pulse width slack is 8.889
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     8.889         0.000 clk50M 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 10 output pins without output pin load capacitance assignment
    Info (306007): Pin "led0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led2" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "vcf_out" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "n_vcf_out" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LRCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PWM" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (332146): Worst-case setup slack is 15.584
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    15.584         0.000 clk50M 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clk50M 
Info (332146): Worst-case recovery slack is 18.846
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    18.846         0.000 clk50M 
Info (332146): Worst-case removal slack is 0.764
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.764         0.000 clk50M 
Info (332146): Worst-case minimum pulse width slack is 9.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     9.000         0.000 clk50M 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 294 megabytes
    Info: Processing ended: Thu Mar 03 00:03:32 2016
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:01


