TimeQuest Timing Analyzer report for Labfourwtf
Tue Oct 28 22:11:19 2014
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLOCK_50'
 12. Slow Model Setup: 'KEY[1]'
 13. Slow Model Setup: 'clk_div:comb_3|clock_1Mhz_reg'
 14. Slow Model Setup: 'clk_div:comb_3|clock_1Khz_reg'
 15. Slow Model Setup: 'clk_div:comb_3|clock_100Khz_reg'
 16. Slow Model Setup: 'clk_div:comb_3|clock_10Khz_reg'
 17. Slow Model Setup: 'clk_div:comb_3|clock_100hz_reg'
 18. Slow Model Setup: 'clk_div:comb_3|clock_10Hz_reg'
 19. Slow Model Hold: 'CLOCK_50'
 20. Slow Model Hold: 'KEY[1]'
 21. Slow Model Hold: 'clk_div:comb_3|clock_100Khz_reg'
 22. Slow Model Hold: 'clk_div:comb_3|clock_100hz_reg'
 23. Slow Model Hold: 'clk_div:comb_3|clock_10Hz_reg'
 24. Slow Model Hold: 'clk_div:comb_3|clock_10Khz_reg'
 25. Slow Model Hold: 'clk_div:comb_3|clock_1Khz_reg'
 26. Slow Model Hold: 'clk_div:comb_3|clock_1Mhz_reg'
 27. Slow Model Minimum Pulse Width: 'KEY[1]'
 28. Slow Model Minimum Pulse Width: 'CLOCK_50'
 29. Slow Model Minimum Pulse Width: 'clk_div:comb_3|clock_100Khz_reg'
 30. Slow Model Minimum Pulse Width: 'clk_div:comb_3|clock_100hz_reg'
 31. Slow Model Minimum Pulse Width: 'clk_div:comb_3|clock_10Hz_reg'
 32. Slow Model Minimum Pulse Width: 'clk_div:comb_3|clock_10Khz_reg'
 33. Slow Model Minimum Pulse Width: 'clk_div:comb_3|clock_1Khz_reg'
 34. Slow Model Minimum Pulse Width: 'clk_div:comb_3|clock_1Mhz_reg'
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Fast Model Setup Summary
 40. Fast Model Hold Summary
 41. Fast Model Recovery Summary
 42. Fast Model Removal Summary
 43. Fast Model Minimum Pulse Width Summary
 44. Fast Model Setup: 'CLOCK_50'
 45. Fast Model Setup: 'KEY[1]'
 46. Fast Model Setup: 'clk_div:comb_3|clock_1Mhz_reg'
 47. Fast Model Setup: 'clk_div:comb_3|clock_1Khz_reg'
 48. Fast Model Setup: 'clk_div:comb_3|clock_100Khz_reg'
 49. Fast Model Setup: 'clk_div:comb_3|clock_100hz_reg'
 50. Fast Model Setup: 'clk_div:comb_3|clock_10Khz_reg'
 51. Fast Model Setup: 'clk_div:comb_3|clock_10Hz_reg'
 52. Fast Model Hold: 'CLOCK_50'
 53. Fast Model Hold: 'KEY[1]'
 54. Fast Model Hold: 'clk_div:comb_3|clock_100Khz_reg'
 55. Fast Model Hold: 'clk_div:comb_3|clock_100hz_reg'
 56. Fast Model Hold: 'clk_div:comb_3|clock_10Hz_reg'
 57. Fast Model Hold: 'clk_div:comb_3|clock_10Khz_reg'
 58. Fast Model Hold: 'clk_div:comb_3|clock_1Khz_reg'
 59. Fast Model Hold: 'clk_div:comb_3|clock_1Mhz_reg'
 60. Fast Model Minimum Pulse Width: 'KEY[1]'
 61. Fast Model Minimum Pulse Width: 'CLOCK_50'
 62. Fast Model Minimum Pulse Width: 'clk_div:comb_3|clock_100Khz_reg'
 63. Fast Model Minimum Pulse Width: 'clk_div:comb_3|clock_100hz_reg'
 64. Fast Model Minimum Pulse Width: 'clk_div:comb_3|clock_10Hz_reg'
 65. Fast Model Minimum Pulse Width: 'clk_div:comb_3|clock_10Khz_reg'
 66. Fast Model Minimum Pulse Width: 'clk_div:comb_3|clock_1Khz_reg'
 67. Fast Model Minimum Pulse Width: 'clk_div:comb_3|clock_1Mhz_reg'
 68. Setup Times
 69. Hold Times
 70. Clock to Output Times
 71. Minimum Clock to Output Times
 72. Multicorner Timing Analysis Summary
 73. Setup Times
 74. Hold Times
 75. Clock to Output Times
 76. Minimum Clock to Output Times
 77. Setup Transfers
 78. Hold Transfers
 79. Report TCCS
 80. Report RSKM
 81. Unconstrained Paths
 82. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Labfourwtf                                                        ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                           ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+
; Clock Name                      ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                             ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+
; clk_div:comb_3|clock_1Khz_reg   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:comb_3|clock_1Khz_reg }   ;
; clk_div:comb_3|clock_1Mhz_reg   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:comb_3|clock_1Mhz_reg }   ;
; clk_div:comb_3|clock_10Hz_reg   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:comb_3|clock_10Hz_reg }   ;
; clk_div:comb_3|clock_10Khz_reg  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:comb_3|clock_10Khz_reg }  ;
; clk_div:comb_3|clock_100hz_reg  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:comb_3|clock_100hz_reg }  ;
; clk_div:comb_3|clock_100Khz_reg ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:comb_3|clock_100Khz_reg } ;
; CLOCK_50                        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                        ;
; KEY[1]                          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { KEY[1] }                          ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                ;
+------------+-----------------+---------------------------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                      ; Note                                                  ;
+------------+-----------------+---------------------------------+-------------------------------------------------------+
; 92.8 MHz   ; 92.8 MHz        ; KEY[1]                          ;                                                       ;
; 201.41 MHz ; 201.41 MHz      ; CLOCK_50                        ;                                                       ;
; 807.1 MHz  ; 500.0 MHz       ; clk_div:comb_3|clock_1Mhz_reg   ; limit due to high minimum pulse width violation (tch) ;
; 934.58 MHz ; 500.0 MHz       ; clk_div:comb_3|clock_1Khz_reg   ; limit due to high minimum pulse width violation (tch) ;
; 939.85 MHz ; 500.0 MHz       ; clk_div:comb_3|clock_100Khz_reg ; limit due to high minimum pulse width violation (tch) ;
; 941.62 MHz ; 500.0 MHz       ; clk_div:comb_3|clock_100hz_reg  ; limit due to high minimum pulse width violation (tch) ;
; 941.62 MHz ; 500.0 MHz       ; clk_div:comb_3|clock_10Hz_reg   ; limit due to high minimum pulse width violation (tch) ;
; 941.62 MHz ; 500.0 MHz       ; clk_div:comb_3|clock_10Khz_reg  ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+---------------------------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------+
; Slow Model Setup Summary                                 ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; CLOCK_50                        ; -6.938 ; -143.697      ;
; KEY[1]                          ; -5.397 ; -5305.230     ;
; clk_div:comb_3|clock_1Mhz_reg   ; -0.239 ; -0.310        ;
; clk_div:comb_3|clock_1Khz_reg   ; -0.070 ; -0.120        ;
; clk_div:comb_3|clock_100Khz_reg ; -0.064 ; -0.128        ;
; clk_div:comb_3|clock_10Khz_reg  ; -0.062 ; -0.129        ;
; clk_div:comb_3|clock_100hz_reg  ; -0.062 ; -0.127        ;
; clk_div:comb_3|clock_10Hz_reg   ; -0.062 ; -0.097        ;
+---------------------------------+--------+---------------+


+----------------------------------------------------------+
; Slow Model Hold Summary                                  ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; CLOCK_50                        ; -0.022 ; -0.036        ;
; KEY[1]                          ; 0.391  ; 0.000         ;
; clk_div:comb_3|clock_100Khz_reg ; 0.391  ; 0.000         ;
; clk_div:comb_3|clock_100hz_reg  ; 0.391  ; 0.000         ;
; clk_div:comb_3|clock_10Hz_reg   ; 0.391  ; 0.000         ;
; clk_div:comb_3|clock_10Khz_reg  ; 0.391  ; 0.000         ;
; clk_div:comb_3|clock_1Khz_reg   ; 0.391  ; 0.000         ;
; clk_div:comb_3|clock_1Mhz_reg   ; 0.391  ; 0.000         ;
+---------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                   ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; KEY[1]                          ; -2.000 ; -1903.524     ;
; CLOCK_50                        ; -1.380 ; -76.380       ;
; clk_div:comb_3|clock_100Khz_reg ; -0.500 ; -4.000        ;
; clk_div:comb_3|clock_100hz_reg  ; -0.500 ; -4.000        ;
; clk_div:comb_3|clock_10Hz_reg   ; -0.500 ; -4.000        ;
; clk_div:comb_3|clock_10Khz_reg  ; -0.500 ; -4.000        ;
; clk_div:comb_3|clock_1Khz_reg   ; -0.500 ; -4.000        ;
; clk_div:comb_3|clock_1Mhz_reg   ; -0.500 ; -4.000        ;
+---------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                                    ;
+--------+-------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -6.938 ; q[31]                   ; LCD_Display:comb_707|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.228     ; 4.746      ;
; -6.935 ; q[31]                   ; LCD_Display:comb_707|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.228     ; 4.743      ;
; -6.875 ; lcd_display_address[2]  ; LCD_Display:comb_707|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.219     ; 4.692      ;
; -6.872 ; lcd_display_address[2]  ; LCD_Display:comb_707|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.219     ; 4.689      ;
; -6.808 ; lcd_display_address[27] ; LCD_Display:comb_707|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.228     ; 4.616      ;
; -6.805 ; lcd_display_address[27] ; LCD_Display:comb_707|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.228     ; 4.613      ;
; -6.713 ; lcd_display_address[6]  ; LCD_Display:comb_707|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.219     ; 4.530      ;
; -6.710 ; lcd_display_address[6]  ; LCD_Display:comb_707|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.219     ; 4.527      ;
; -6.693 ; lcd_display_address[2]  ; LCD_Display:comb_707|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.219     ; 4.510      ;
; -6.691 ; lcd_display_address[28] ; LCD_Display:comb_707|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.211     ; 4.516      ;
; -6.650 ; lcd_display_address[26] ; LCD_Display:comb_707|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.218     ; 4.468      ;
; -6.647 ; lcd_display_address[26] ; LCD_Display:comb_707|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.218     ; 4.465      ;
; -6.620 ; lcd_display_address[28] ; LCD_Display:comb_707|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.211     ; 4.445      ;
; -6.616 ; lcd_display_address[28] ; LCD_Display:comb_707|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.211     ; 4.441      ;
; -6.599 ; lcd_display_address[5]  ; LCD_Display:comb_707|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.219     ; 4.416      ;
; -6.596 ; lcd_display_address[5]  ; LCD_Display:comb_707|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.219     ; 4.413      ;
; -6.596 ; q[31]                   ; LCD_Display:comb_707|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.228     ; 4.404      ;
; -6.592 ; lcd_display_address[5]  ; LCD_Display:comb_707|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.219     ; 4.409      ;
; -6.571 ; q[31]                   ; LCD_Display:comb_707|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.228     ; 4.379      ;
; -6.571 ; lcd_display_address[1]  ; LCD_Display:comb_707|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.219     ; 4.388      ;
; -6.568 ; lcd_display_address[1]  ; LCD_Display:comb_707|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.219     ; 4.385      ;
; -6.564 ; lcd_display_address[1]  ; LCD_Display:comb_707|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.219     ; 4.381      ;
; -6.559 ; lcd_display_address[30] ; LCD_Display:comb_707|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.211     ; 4.384      ;
; -6.556 ; lcd_display_address[30] ; LCD_Display:comb_707|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.211     ; 4.381      ;
; -6.552 ; lcd_display_address[24] ; LCD_Display:comb_707|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.211     ; 4.377      ;
; -6.541 ; q[31]                   ; LCD_Display:comb_707|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.228     ; 4.349      ;
; -6.536 ; lcd_display_address[31] ; LCD_Display:comb_707|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.228     ; 4.344      ;
; -6.533 ; lcd_display_address[31] ; LCD_Display:comb_707|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.228     ; 4.341      ;
; -6.531 ; lcd_display_address[6]  ; LCD_Display:comb_707|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.219     ; 4.348      ;
; -6.528 ; lcd_display_address[18] ; LCD_Display:comb_707|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.224     ; 4.340      ;
; -6.525 ; lcd_display_address[18] ; LCD_Display:comb_707|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.224     ; 4.337      ;
; -6.523 ; q[30]                   ; LCD_Display:comb_707|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.218     ; 4.341      ;
; -6.520 ; q[30]                   ; LCD_Display:comb_707|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.218     ; 4.338      ;
; -6.508 ; lcd_display_address[2]  ; LCD_Display:comb_707|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.219     ; 4.325      ;
; -6.494 ; lcd_display_address[22] ; LCD_Display:comb_707|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.224     ; 4.306      ;
; -6.491 ; lcd_display_address[22] ; LCD_Display:comb_707|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.224     ; 4.303      ;
; -6.481 ; lcd_display_address[24] ; LCD_Display:comb_707|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.211     ; 4.306      ;
; -6.480 ; q[6]                    ; LCD_Display:comb_707|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.219     ; 4.297      ;
; -6.478 ; lcd_display_address[2]  ; LCD_Display:comb_707|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.219     ; 4.295      ;
; -6.477 ; q[6]                    ; LCD_Display:comb_707|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.219     ; 4.294      ;
; -6.477 ; lcd_display_address[24] ; LCD_Display:comb_707|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.211     ; 4.302      ;
; -6.468 ; lcd_display_address[26] ; LCD_Display:comb_707|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.218     ; 4.286      ;
; -6.466 ; lcd_display_address[27] ; LCD_Display:comb_707|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.228     ; 4.274      ;
; -6.461 ; lcd_display_address[19] ; LCD_Display:comb_707|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.230     ; 4.267      ;
; -6.458 ; lcd_display_address[19] ; LCD_Display:comb_707|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.230     ; 4.264      ;
; -6.441 ; lcd_display_address[27] ; LCD_Display:comb_707|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.228     ; 4.249      ;
; -6.434 ; lcd_display_address[23] ; LCD_Display:comb_707|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.230     ; 4.240      ;
; -6.431 ; lcd_display_address[23] ; LCD_Display:comb_707|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.230     ; 4.237      ;
; -6.419 ; q[27]                   ; LCD_Display:comb_707|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.228     ; 4.227      ;
; -6.416 ; q[27]                   ; LCD_Display:comb_707|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.228     ; 4.224      ;
; -6.411 ; lcd_display_address[27] ; LCD_Display:comb_707|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.228     ; 4.219      ;
; -6.393 ; lcd_display_address[25] ; LCD_Display:comb_707|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.224     ; 4.205      ;
; -6.390 ; lcd_display_address[25] ; LCD_Display:comb_707|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.224     ; 4.202      ;
; -6.386 ; lcd_display_address[25] ; LCD_Display:comb_707|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.224     ; 4.198      ;
; -6.377 ; lcd_display_address[30] ; LCD_Display:comb_707|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.211     ; 4.202      ;
; -6.359 ; lcd_display_address[29] ; LCD_Display:comb_707|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.224     ; 4.171      ;
; -6.356 ; lcd_display_address[29] ; LCD_Display:comb_707|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.224     ; 4.168      ;
; -6.352 ; lcd_display_address[29] ; LCD_Display:comb_707|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.224     ; 4.164      ;
; -6.346 ; lcd_display_address[18] ; LCD_Display:comb_707|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.224     ; 4.158      ;
; -6.346 ; lcd_display_address[6]  ; LCD_Display:comb_707|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.219     ; 4.163      ;
; -6.341 ; q[30]                   ; LCD_Display:comb_707|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.218     ; 4.159      ;
; -6.316 ; lcd_display_address[6]  ; LCD_Display:comb_707|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.219     ; 4.133      ;
; -6.312 ; lcd_display_address[22] ; LCD_Display:comb_707|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.224     ; 4.124      ;
; -6.301 ; lcd_display_address[2]  ; LCD_Display:comb_707|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.219     ; 4.118      ;
; -6.300 ; lcd_display_address[2]  ; LCD_Display:comb_707|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.219     ; 4.117      ;
; -6.298 ; lcd_display_address[7]  ; LCD_Display:comb_707|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.224     ; 4.110      ;
; -6.298 ; q[6]                    ; LCD_Display:comb_707|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.219     ; 4.115      ;
; -6.295 ; lcd_display_address[7]  ; LCD_Display:comb_707|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.224     ; 4.107      ;
; -6.285 ; q[2]                    ; LCD_Display:comb_707|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.219     ; 4.102      ;
; -6.283 ; lcd_display_address[26] ; LCD_Display:comb_707|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.218     ; 4.101      ;
; -6.282 ; q[2]                    ; LCD_Display:comb_707|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.219     ; 4.099      ;
; -6.281 ; q[18]                   ; LCD_Display:comb_707|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.224     ; 4.093      ;
; -6.278 ; q[18]                   ; LCD_Display:comb_707|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.224     ; 4.090      ;
; -6.266 ; lcd_display_address[3]  ; LCD_Display:comb_707|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.224     ; 4.078      ;
; -6.263 ; lcd_display_address[3]  ; LCD_Display:comb_707|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.224     ; 4.075      ;
; -6.253 ; lcd_display_address[26] ; LCD_Display:comb_707|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.218     ; 4.071      ;
; -6.243 ; q[26]                   ; LCD_Display:comb_707|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.218     ; 4.061      ;
; -6.242 ; q[22]                   ; LCD_Display:comb_707|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.224     ; 4.054      ;
; -6.240 ; q[26]                   ; LCD_Display:comb_707|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.218     ; 4.058      ;
; -6.239 ; q[22]                   ; LCD_Display:comb_707|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.224     ; 4.051      ;
; -6.232 ; lcd_display_address[5]  ; LCD_Display:comb_707|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.219     ; 4.049      ;
; -6.217 ; q[5]                    ; LCD_Display:comb_707|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.219     ; 4.034      ;
; -6.214 ; q[5]                    ; LCD_Display:comb_707|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.219     ; 4.031      ;
; -6.210 ; q[5]                    ; LCD_Display:comb_707|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.219     ; 4.027      ;
; -6.205 ; q[31]                   ; LCD_Display:comb_707|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.228     ; 4.013      ;
; -6.204 ; q[31]                   ; LCD_Display:comb_707|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.228     ; 4.012      ;
; -6.204 ; lcd_display_address[1]  ; LCD_Display:comb_707|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.219     ; 4.021      ;
; -6.202 ; lcd_display_address[5]  ; LCD_Display:comb_707|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.219     ; 4.019      ;
; -6.200 ; lcd_display_address[5]  ; LCD_Display:comb_707|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.219     ; 4.017      ;
; -6.199 ; lcd_display_address[5]  ; LCD_Display:comb_707|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.219     ; 4.016      ;
; -6.195 ; q[19]                   ; LCD_Display:comb_707|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.230     ; 4.001      ;
; -6.195 ; q[28]                   ; LCD_Display:comb_707|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.228     ; 4.003      ;
; -6.194 ; lcd_display_address[31] ; LCD_Display:comb_707|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.228     ; 4.002      ;
; -6.192 ; q[19]                   ; LCD_Display:comb_707|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.230     ; 3.998      ;
; -6.192 ; lcd_display_address[30] ; LCD_Display:comb_707|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.211     ; 4.017      ;
; -6.180 ; q[21]                   ; LCD_Display:comb_707|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.212     ; 4.004      ;
; -6.177 ; q[21]                   ; LCD_Display:comb_707|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.212     ; 4.001      ;
; -6.174 ; lcd_display_address[1]  ; LCD_Display:comb_707|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.219     ; 3.991      ;
; -6.173 ; q[21]                   ; LCD_Display:comb_707|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.212     ; 3.997      ;
; -6.172 ; lcd_display_address[1]  ; LCD_Display:comb_707|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.219     ; 3.989      ;
+--------+-------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'KEY[1]'                                                                                                                                                                                  ;
+--------+---------------------------------------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                             ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.397 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[16] ; writeIF_ID:comb_43|rt[1]             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.031     ; 6.402      ;
; -5.397 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[16] ; writeIF_ID:comb_43|rs[0]             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.031     ; 6.402      ;
; -5.397 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[16] ; writeIF_ID:comb_43|rs[1]             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.031     ; 6.402      ;
; -5.282 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[21] ; writeIF_ID:comb_43|rt[1]             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.031     ; 6.287      ;
; -5.282 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[21] ; writeIF_ID:comb_43|rs[0]             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.031     ; 6.287      ;
; -5.282 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[21] ; writeIF_ID:comb_43|rs[1]             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.031     ; 6.287      ;
; -5.233 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[16] ; writeIF_ID:comb_43|rs[3]             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.051     ; 6.218      ;
; -5.233 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[16] ; writeIF_ID:comb_43|rt[0]             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.051     ; 6.218      ;
; -5.233 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[16] ; writeIF_ID:comb_43|rt[2]             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.051     ; 6.218      ;
; -5.233 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[16] ; writeIF_ID:comb_43|rt[3]             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.051     ; 6.218      ;
; -5.233 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[16] ; writeIF_ID:comb_43|rt[4]             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.051     ; 6.218      ;
; -5.233 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[16] ; writeIF_ID:comb_43|rs[2]             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.051     ; 6.218      ;
; -5.233 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[16] ; writeIF_ID:comb_43|rs[4]             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.051     ; 6.218      ;
; -5.187 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[22] ; writeIF_ID:comb_43|rt[1]             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.031     ; 6.192      ;
; -5.187 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[22] ; writeIF_ID:comb_43|rs[0]             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.031     ; 6.192      ;
; -5.187 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[22] ; writeIF_ID:comb_43|rs[1]             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.031     ; 6.192      ;
; -5.183 ; writeMem_WB:comb_38|rd_WB[3]                                                          ; regfile32x32:comb_37|regfile[0][2]   ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.008      ; 6.227      ;
; -5.183 ; writeMem_WB:comb_38|rd_WB[3]                                                          ; regfile32x32:comb_37|regfile[0][3]   ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.008      ; 6.227      ;
; -5.183 ; writeMem_WB:comb_38|rd_WB[3]                                                          ; regfile32x32:comb_37|regfile[0][4]   ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.008      ; 6.227      ;
; -5.183 ; writeMem_WB:comb_38|rd_WB[3]                                                          ; regfile32x32:comb_37|regfile[0][14]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.008      ; 6.227      ;
; -5.183 ; writeMem_WB:comb_38|rd_WB[3]                                                          ; regfile32x32:comb_37|regfile[0][27]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.008      ; 6.227      ;
; -5.183 ; writeMem_WB:comb_38|rd_WB[3]                                                          ; regfile32x32:comb_37|regfile[0][28]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.008      ; 6.227      ;
; -5.179 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[17] ; writeIF_ID:comb_43|rt[1]             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.031     ; 6.184      ;
; -5.179 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[17] ; writeIF_ID:comb_43|rs[0]             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.031     ; 6.184      ;
; -5.179 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[17] ; writeIF_ID:comb_43|rs[1]             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.031     ; 6.184      ;
; -5.118 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[21] ; writeIF_ID:comb_43|rs[3]             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.051     ; 6.103      ;
; -5.118 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[21] ; writeIF_ID:comb_43|rt[0]             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.051     ; 6.103      ;
; -5.118 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[21] ; writeIF_ID:comb_43|rt[2]             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.051     ; 6.103      ;
; -5.118 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[21] ; writeIF_ID:comb_43|rt[3]             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.051     ; 6.103      ;
; -5.118 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[21] ; writeIF_ID:comb_43|rt[4]             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.051     ; 6.103      ;
; -5.118 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[21] ; writeIF_ID:comb_43|rs[2]             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.051     ; 6.103      ;
; -5.118 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[21] ; writeIF_ID:comb_43|rs[4]             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.051     ; 6.103      ;
; -5.115 ; writeMem_WB:comb_38|rd_WB[3]                                                          ; regfile32x32:comb_37|regfile[0][31]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.001     ; 6.150      ;
; -5.114 ; writeMem_WB:comb_38|rd_WB[3]                                                          ; regfile32x32:comb_37|regfile[0][0]   ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.008      ; 6.158      ;
; -5.114 ; writeMem_WB:comb_38|rd_WB[3]                                                          ; regfile32x32:comb_37|regfile[0][1]   ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.008      ; 6.158      ;
; -5.114 ; writeMem_WB:comb_38|rd_WB[3]                                                          ; regfile32x32:comb_37|regfile[0][12]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.008      ; 6.158      ;
; -5.052 ; writeMem_WB:comb_38|rd_WB[2]                                                          ; regfile32x32:comb_37|regfile[0][2]   ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.008      ; 6.096      ;
; -5.052 ; writeMem_WB:comb_38|rd_WB[2]                                                          ; regfile32x32:comb_37|regfile[0][3]   ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.008      ; 6.096      ;
; -5.052 ; writeMem_WB:comb_38|rd_WB[2]                                                          ; regfile32x32:comb_37|regfile[0][4]   ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.008      ; 6.096      ;
; -5.052 ; writeMem_WB:comb_38|rd_WB[2]                                                          ; regfile32x32:comb_37|regfile[0][14]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.008      ; 6.096      ;
; -5.052 ; writeMem_WB:comb_38|rd_WB[2]                                                          ; regfile32x32:comb_37|regfile[0][27]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.008      ; 6.096      ;
; -5.052 ; writeMem_WB:comb_38|rd_WB[2]                                                          ; regfile32x32:comb_37|regfile[0][28]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.008      ; 6.096      ;
; -5.032 ; writeMem_WB:comb_38|rd_WB[3]                                                          ; regfile32x32:comb_37|regfile[0][6]   ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.007      ; 6.075      ;
; -5.032 ; writeMem_WB:comb_38|rd_WB[3]                                                          ; regfile32x32:comb_37|regfile[0][7]   ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.007      ; 6.075      ;
; -5.032 ; writeMem_WB:comb_38|rd_WB[3]                                                          ; regfile32x32:comb_37|regfile[0][10]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.007      ; 6.075      ;
; -5.032 ; writeMem_WB:comb_38|rd_WB[3]                                                          ; regfile32x32:comb_37|regfile[0][11]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.007      ; 6.075      ;
; -5.032 ; writeMem_WB:comb_38|rd_WB[3]                                                          ; regfile32x32:comb_37|regfile[0][29]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.007      ; 6.075      ;
; -5.023 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[22] ; writeIF_ID:comb_43|rs[3]             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.051     ; 6.008      ;
; -5.023 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[22] ; writeIF_ID:comb_43|rt[0]             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.051     ; 6.008      ;
; -5.023 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[22] ; writeIF_ID:comb_43|rt[2]             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.051     ; 6.008      ;
; -5.023 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[22] ; writeIF_ID:comb_43|rt[3]             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.051     ; 6.008      ;
; -5.023 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[22] ; writeIF_ID:comb_43|rt[4]             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.051     ; 6.008      ;
; -5.023 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[22] ; writeIF_ID:comb_43|rs[2]             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.051     ; 6.008      ;
; -5.023 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[22] ; writeIF_ID:comb_43|rs[4]             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.051     ; 6.008      ;
; -5.015 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[17] ; writeIF_ID:comb_43|rs[3]             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.051     ; 6.000      ;
; -5.015 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[17] ; writeIF_ID:comb_43|rt[0]             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.051     ; 6.000      ;
; -5.015 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[17] ; writeIF_ID:comb_43|rt[2]             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.051     ; 6.000      ;
; -5.015 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[17] ; writeIF_ID:comb_43|rt[3]             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.051     ; 6.000      ;
; -5.015 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[17] ; writeIF_ID:comb_43|rt[4]             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.051     ; 6.000      ;
; -5.015 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[17] ; writeIF_ID:comb_43|rs[2]             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.051     ; 6.000      ;
; -5.015 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[17] ; writeIF_ID:comb_43|rs[4]             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.051     ; 6.000      ;
; -5.004 ; writeMem_WB:comb_38|rd_WB[4]                                                          ; regfile32x32:comb_37|regfile[24][0]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.014     ; 6.026      ;
; -5.004 ; writeMem_WB:comb_38|rd_WB[4]                                                          ; regfile32x32:comb_37|regfile[24][20] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.014     ; 6.026      ;
; -4.990 ; writeMem_WB:comb_38|rd_WB[4]                                                          ; regfile32x32:comb_37|regfile[24][16] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.020     ; 6.006      ;
; -4.984 ; writeMem_WB:comb_38|rd_WB[2]                                                          ; regfile32x32:comb_37|regfile[0][31]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.001     ; 6.019      ;
; -4.983 ; writeMem_WB:comb_38|rd_WB[2]                                                          ; regfile32x32:comb_37|regfile[0][0]   ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.008      ; 6.027      ;
; -4.983 ; writeMem_WB:comb_38|rd_WB[2]                                                          ; regfile32x32:comb_37|regfile[0][1]   ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.008      ; 6.027      ;
; -4.983 ; writeMem_WB:comb_38|rd_WB[2]                                                          ; regfile32x32:comb_37|regfile[0][12]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.008      ; 6.027      ;
; -4.901 ; writeMem_WB:comb_38|rd_WB[2]                                                          ; regfile32x32:comb_37|regfile[0][6]   ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.007      ; 5.944      ;
; -4.901 ; writeMem_WB:comb_38|rd_WB[2]                                                          ; regfile32x32:comb_37|regfile[0][7]   ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.007      ; 5.944      ;
; -4.901 ; writeMem_WB:comb_38|rd_WB[2]                                                          ; regfile32x32:comb_37|regfile[0][10]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.007      ; 5.944      ;
; -4.901 ; writeMem_WB:comb_38|rd_WB[2]                                                          ; regfile32x32:comb_37|regfile[0][11]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.007      ; 5.944      ;
; -4.901 ; writeMem_WB:comb_38|rd_WB[2]                                                          ; regfile32x32:comb_37|regfile[0][29]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.007      ; 5.944      ;
; -4.888 ; writeIF_ID:comb_43|rs[2]                                                              ; regfile32x32:comb_37|data_out_1[7]   ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.017      ; 5.441      ;
; -4.852 ; writeIF_ID:comb_43|rs[2]                                                              ; regfile32x32:comb_37|data_out_1[10]  ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.017      ; 5.405      ;
; -4.846 ; writeMem_WB:comb_38|rd_WB[4]                                                          ; regfile32x32:comb_37|regfile[24][6]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.034     ; 5.848      ;
; -4.846 ; writeMem_WB:comb_38|rd_WB[4]                                                          ; regfile32x32:comb_37|regfile[24][28] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.034     ; 5.848      ;
; -4.839 ; writeMem_WB:comb_38|rd_WB[3]                                                          ; regfile32x32:comb_37|regfile[7][2]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.002     ; 5.873      ;
; -4.839 ; writeMem_WB:comb_38|rd_WB[3]                                                          ; regfile32x32:comb_37|regfile[7][5]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.002     ; 5.873      ;
; -4.839 ; writeMem_WB:comb_38|rd_WB[3]                                                          ; regfile32x32:comb_37|regfile[7][19]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.002     ; 5.873      ;
; -4.839 ; writeMem_WB:comb_38|rd_WB[3]                                                          ; regfile32x32:comb_37|regfile[7][27]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.002     ; 5.873      ;
; -4.839 ; writeMem_WB:comb_38|rd_WB[3]                                                          ; regfile32x32:comb_37|regfile[7][29]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.002     ; 5.873      ;
; -4.838 ; writeMem_WB:comb_38|rd_WB[3]                                                          ; regfile32x32:comb_37|regfile[0][26]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.020     ; 5.854      ;
; -4.836 ; writeMem_WB:comb_38|rd_WB[4]                                                          ; regfile32x32:comb_37|regfile[24][8]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.036     ; 5.836      ;
; -4.836 ; writeMem_WB:comb_38|rd_WB[4]                                                          ; regfile32x32:comb_37|regfile[24][22] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.036     ; 5.836      ;
; -4.834 ; writeMem_WB:comb_38|rd_WB[3]                                                          ; regfile32x32:comb_37|regfile[0][24]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.030     ; 5.840      ;
; -4.833 ; writeMem_WB:comb_38|rd_WB[3]                                                          ; regfile32x32:comb_37|regfile[7][3]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.007     ; 5.862      ;
; -4.833 ; writeMem_WB:comb_38|rd_WB[3]                                                          ; regfile32x32:comb_37|regfile[7][10]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.007     ; 5.862      ;
; -4.833 ; writeMem_WB:comb_38|rd_WB[3]                                                          ; regfile32x32:comb_37|regfile[7][12]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.007     ; 5.862      ;
; -4.833 ; writeMem_WB:comb_38|rd_WB[3]                                                          ; regfile32x32:comb_37|regfile[7][13]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.007     ; 5.862      ;
; -4.833 ; writeMem_WB:comb_38|rd_WB[3]                                                          ; regfile32x32:comb_37|regfile[7][23]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.007     ; 5.862      ;
; -4.833 ; writeMem_WB:comb_38|rd_WB[3]                                                          ; regfile32x32:comb_37|regfile[7][24]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.007     ; 5.862      ;
; -4.827 ; writeMem_WB:comb_38|rd_WB[4]                                                          ; regfile32x32:comb_37|regfile[22][5]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.042     ; 5.821      ;
; -4.827 ; writeMem_WB:comb_38|rd_WB[4]                                                          ; regfile32x32:comb_37|regfile[22][6]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.042     ; 5.821      ;
; -4.827 ; writeMem_WB:comb_38|rd_WB[4]                                                          ; regfile32x32:comb_37|regfile[22][7]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.042     ; 5.821      ;
; -4.827 ; writeMem_WB:comb_38|rd_WB[4]                                                          ; regfile32x32:comb_37|regfile[22][13] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.042     ; 5.821      ;
; -4.827 ; writeMem_WB:comb_38|rd_WB[4]                                                          ; regfile32x32:comb_37|regfile[22][14] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.042     ; 5.821      ;
; -4.827 ; writeMem_WB:comb_38|rd_WB[4]                                                          ; regfile32x32:comb_37|regfile[22][16] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.042     ; 5.821      ;
; -4.827 ; writeMem_WB:comb_38|rd_WB[4]                                                          ; regfile32x32:comb_37|regfile[22][20] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.042     ; 5.821      ;
; -4.827 ; writeMem_WB:comb_38|rd_WB[4]                                                          ; regfile32x32:comb_37|regfile[22][26] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.042     ; 5.821      ;
+--------+---------------------------------------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:comb_3|clock_1Mhz_reg'                                                                                                                                   ;
+--------+---------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -0.239 ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 1.275      ;
; -0.052 ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 1.088      ;
; -0.050 ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 1.086      ;
; -0.021 ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 1.057      ;
; 0.222  ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.814      ;
; 0.223  ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.813      ;
; 0.223  ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.813      ;
; 0.223  ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.813      ;
; 0.379  ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+---------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:comb_3|clock_1Khz_reg'                                                                                                                                 ;
+--------+--------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -0.070 ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 1.106      ;
; -0.042 ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 1.078      ;
; -0.040 ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 1.076      ;
; -0.008 ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 1.044      ;
; 0.230  ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.806      ;
; 0.230  ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.806      ;
; 0.239  ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.797      ;
; 0.239  ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.797      ;
; 0.379  ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+--------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:comb_3|clock_100Khz_reg'                                                                                                                                   ;
+--------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -0.064 ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 1.100      ;
; -0.036 ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 1.072      ;
; -0.034 ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 1.070      ;
; -0.030 ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 1.066      ;
; 0.238  ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.798      ;
; 0.239  ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.797      ;
; 0.240  ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.796      ;
; 0.242  ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.794      ;
; 0.379  ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:comb_3|clock_10Khz_reg'                                                                                                                                ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.062 ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 1.098      ;
; -0.036 ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 1.072      ;
; -0.035 ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 1.071      ;
; -0.031 ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 1.067      ;
; 0.236  ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.800      ;
; 0.237  ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.799      ;
; 0.238  ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.798      ;
; 0.238  ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.798      ;
; 0.379  ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:comb_3|clock_100hz_reg'                                                                                                                                ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.062 ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 1.098      ;
; -0.036 ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 1.072      ;
; -0.033 ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 1.069      ;
; -0.032 ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 1.068      ;
; 0.236  ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.800      ;
; 0.236  ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.800      ;
; 0.237  ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.799      ;
; 0.238  ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.798      ;
; 0.379  ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:comb_3|clock_10Hz_reg'                                                                                                                             ;
+--------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -0.062 ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 1.098      ;
; -0.035 ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 1.071      ;
; -0.035 ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 1.071      ;
; 0.000  ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 1.036      ;
; 0.054  ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.982      ;
; 0.055  ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.981      ;
; 0.240  ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.796      ;
; 0.244  ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.792      ;
; 0.379  ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                                                                                         ;
+--------+-------------------------------------------------+-------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                         ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+-------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -0.022 ; clk_div:comb_3|clock_10Hz_int                   ; clk_div:comb_3|clock_10Hz_reg                   ; clk_div:comb_3|clock_100hz_reg  ; CLOCK_50    ; 0.000        ; 0.548      ; 0.792      ;
; -0.014 ; clk_div:comb_3|clock_10Khz_int                  ; clk_div:comb_3|clock_10Khz_reg                  ; clk_div:comb_3|clock_100Khz_reg ; CLOCK_50    ; 0.000        ; 0.530      ; 0.782      ;
; 0.135  ; clk_div:comb_3|clock_100hz_int                  ; clk_div:comb_3|clock_100hz_reg                  ; clk_div:comb_3|clock_1Khz_reg   ; CLOCK_50    ; 0.000        ; 0.380      ; 0.781      ;
; 0.170  ; clk_div:comb_3|clock_1Hz_int                    ; clk_div:comb_3|clock_1Hz_reg                    ; clk_div:comb_3|clock_10Hz_reg   ; CLOCK_50    ; 0.000        ; 0.355      ; 0.791      ;
; 0.206  ; clk_div:comb_3|clock_100Khz_int                 ; clk_div:comb_3|clock_100Khz_reg                 ; clk_div:comb_3|clock_1Mhz_reg   ; CLOCK_50    ; 0.000        ; 0.491      ; 0.963      ;
; 0.271  ; clk_div:comb_3|clock_1Khz_int                   ; clk_div:comb_3|clock_1Khz_reg                   ; clk_div:comb_3|clock_10Khz_reg  ; CLOCK_50    ; 0.000        ; 0.256      ; 0.793      ;
; 0.391  ; LCD_Display:comb_707|state.DROP_LCD_EN          ; LCD_Display:comb_707|state.DROP_LCD_EN          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_Display:comb_707|next_command.RESET2        ; LCD_Display:comb_707|next_command.RESET2        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_Display:comb_707|next_command.RESET3        ; LCD_Display:comb_707|next_command.RESET3        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_Display:comb_707|next_command.FUNC_SET      ; LCD_Display:comb_707|next_command.FUNC_SET      ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_Display:comb_707|next_command.DISPLAY_OFF   ; LCD_Display:comb_707|next_command.DISPLAY_OFF   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_Display:comb_707|next_command.DISPLAY_CLEAR ; LCD_Display:comb_707|next_command.DISPLAY_CLEAR ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_Display:comb_707|next_command.DISPLAY_ON    ; LCD_Display:comb_707|next_command.DISPLAY_ON    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_Display:comb_707|next_command.MODE_SET      ; LCD_Display:comb_707|next_command.MODE_SET      ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_Display:comb_707|LCD_EN                     ; LCD_Display:comb_707|LCD_EN                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_Display:comb_707|LCD_RS                     ; LCD_Display:comb_707|LCD_RS                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_Display:comb_707|DATA_BUS_VALUE[1]          ; LCD_Display:comb_707|DATA_BUS_VALUE[1]          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_Display:comb_707|DATA_BUS_VALUE[7]          ; LCD_Display:comb_707|DATA_BUS_VALUE[7]          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.518  ; clk_div:comb_3|clock_1Mhz_int                   ; clk_div:comb_3|clock_1Mhz_reg                   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.784      ;
; 0.519  ; LCD_Display:comb_707|next_command.FUNC_SET      ; LCD_Display:comb_707|state.FUNC_SET             ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.785      ;
; 0.520  ; LCD_Display:comb_707|next_command.RESET3        ; LCD_Display:comb_707|state.RESET3               ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.786      ;
; 0.528  ; LCD_Display:comb_707|state.Print_String         ; LCD_Display:comb_707|next_command.LINE2         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.794      ;
; 0.530  ; LCD_Display:comb_707|next_command.DISPLAY_ON    ; LCD_Display:comb_707|state.DISPLAY_ON           ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.796      ;
; 0.534  ; LCD_Display:comb_707|CLK_COUNT_400HZ[19]        ; LCD_Display:comb_707|CLK_COUNT_400HZ[19]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.800      ;
; 0.541  ; clk_div:comb_3|count_1Mhz[6]                    ; clk_div:comb_3|count_1Mhz[6]                    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.807      ;
; 0.542  ; clk_div:comb_3|count_1Mhz[6]                    ; clk_div:comb_3|clock_1Mhz_int                   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.808      ;
; 0.542  ; LCD_Display:comb_707|state.DISPLAY_CLEAR        ; LCD_Display:comb_707|next_command.DISPLAY_ON    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.808      ;
; 0.643  ; clk_div:comb_3|count_1Mhz[5]                    ; clk_div:comb_3|clock_1Mhz_int                   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.909      ;
; 0.649  ; LCD_Display:comb_707|next_command.DISPLAY_CLEAR ; LCD_Display:comb_707|state.DISPLAY_CLEAR        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.915      ;
; 0.655  ; LCD_Display:comb_707|next_command.MODE_SET      ; LCD_Display:comb_707|state.MODE_SET             ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.921      ;
; 0.655  ; LCD_Display:comb_707|next_command.LINE2         ; LCD_Display:comb_707|state.LINE2                ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.921      ;
; 0.660  ; LCD_Display:comb_707|next_command.RETURN_HOME   ; LCD_Display:comb_707|state.RETURN_HOME          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.926      ;
; 0.770  ; LCD_Display:comb_707|next_command.DISPLAY_OFF   ; LCD_Display:comb_707|state.DISPLAY_OFF          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.036      ;
; 0.788  ; LCD_Display:comb_707|CLK_COUNT_400HZ[1]         ; LCD_Display:comb_707|CLK_COUNT_400HZ[1]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.054      ;
; 0.793  ; LCD_Display:comb_707|next_command.Print_String  ; LCD_Display:comb_707|state.Print_String         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.059      ;
; 0.794  ; LCD_Display:comb_707|CLK_COUNT_400HZ[3]         ; LCD_Display:comb_707|CLK_COUNT_400HZ[3]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.060      ;
; 0.794  ; LCD_Display:comb_707|state.HOLD                 ; LCD_Display:comb_707|state.MODE_SET             ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.060      ;
; 0.795  ; clk_div:comb_3|count_1Mhz[2]                    ; clk_div:comb_3|count_1Mhz[2]                    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.061      ;
; 0.797  ; LCD_Display:comb_707|CLK_COUNT_400HZ[10]        ; LCD_Display:comb_707|CLK_COUNT_400HZ[10]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.063      ;
; 0.800  ; LCD_Display:comb_707|state.HOLD                 ; LCD_Display:comb_707|state.Print_String         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.066      ;
; 0.802  ; LCD_Display:comb_707|CLK_COUNT_400HZ[5]         ; LCD_Display:comb_707|CLK_COUNT_400HZ[5]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.068      ;
; 0.804  ; LCD_Display:comb_707|state.HOLD                 ; LCD_Display:comb_707|LCD_RS                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.070      ;
; 0.804  ; LCD_Display:comb_707|state.HOLD                 ; LCD_Display:comb_707|state.LINE2                ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.070      ;
; 0.805  ; LCD_Display:comb_707|state.HOLD                 ; LCD_Display:comb_707|next_command.MODE_SET      ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.071      ;
; 0.806  ; LCD_Display:comb_707|state.HOLD                 ; LCD_Display:comb_707|state.DROP_LCD_EN          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; LCD_Display:comb_707|state.DROP_LCD_EN          ; LCD_Display:comb_707|DATA_BUS_VALUE[7]          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.807  ; LCD_Display:comb_707|CLK_COUNT_400HZ[11]        ; LCD_Display:comb_707|CLK_COUNT_400HZ[11]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.073      ;
; 0.808  ; LCD_Display:comb_707|state.HOLD                 ; LCD_Display:comb_707|LCD_EN                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.074      ;
; 0.808  ; LCD_Display:comb_707|state.HOLD                 ; LCD_Display:comb_707|state.RETURN_HOME          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.074      ;
; 0.810  ; LCD_Display:comb_707|CLK_COUNT_400HZ[7]         ; LCD_Display:comb_707|CLK_COUNT_400HZ[7]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.076      ;
; 0.810  ; LCD_Display:comb_707|CLK_COUNT_400HZ[8]         ; LCD_Display:comb_707|CLK_COUNT_400HZ[8]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.076      ;
; 0.810  ; LCD_Display:comb_707|state.DISPLAY_OFF          ; LCD_Display:comb_707|next_command.DISPLAY_CLEAR ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.076      ;
; 0.812  ; clk_div:comb_3|count_1Mhz[4]                    ; clk_div:comb_3|count_1Mhz[4]                    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.078      ;
; 0.813  ; LCD_Display:comb_707|CLK_COUNT_400HZ[12]        ; LCD_Display:comb_707|CLK_COUNT_400HZ[12]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.079      ;
; 0.813  ; clk_div:comb_3|count_1Mhz[4]                    ; clk_div:comb_3|clock_1Mhz_int                   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.079      ;
; 0.814  ; LCD_Display:comb_707|CLK_COUNT_400HZ[9]         ; LCD_Display:comb_707|CLK_COUNT_400HZ[9]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.080      ;
; 0.814  ; LCD_Display:comb_707|CLK_COUNT_400HZ[14]        ; LCD_Display:comb_707|CLK_COUNT_400HZ[14]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.080      ;
; 0.814  ; LCD_Display:comb_707|CLK_COUNT_400HZ[17]        ; LCD_Display:comb_707|CLK_COUNT_400HZ[17]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.080      ;
; 0.820  ; LCD_Display:comb_707|state.HOLD                 ; LCD_Display:comb_707|next_command.RESET2        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.086      ;
; 0.821  ; LCD_Display:comb_707|CLK_COUNT_400HZ[0]         ; LCD_Display:comb_707|CLK_COUNT_400HZ[0]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.087      ;
; 0.827  ; LCD_Display:comb_707|state.RETURN_HOME          ; LCD_Display:comb_707|next_command.Print_String  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.093      ;
; 0.827  ; LCD_Display:comb_707|state.RETURN_HOME          ; LCD_Display:comb_707|DATA_BUS_VALUE[7]          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.093      ;
; 0.828  ; LCD_Display:comb_707|state.HOLD                 ; LCD_Display:comb_707|next_command.RESET3        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.094      ;
; 0.834  ; LCD_Display:comb_707|CLK_COUNT_400HZ[2]         ; LCD_Display:comb_707|CLK_COUNT_400HZ[2]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.100      ;
; 0.834  ; LCD_Display:comb_707|CLK_COUNT_400HZ[18]        ; LCD_Display:comb_707|CLK_COUNT_400HZ[18]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.100      ;
; 0.834  ; LCD_Display:comb_707|state.HOLD                 ; LCD_Display:comb_707|state.DISPLAY_CLEAR        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.100      ;
; 0.835  ; LCD_Display:comb_707|CLK_COUNT_400HZ[4]         ; LCD_Display:comb_707|CLK_COUNT_400HZ[4]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.101      ;
; 0.836  ; LCD_Display:comb_707|state.HOLD                 ; LCD_Display:comb_707|next_command.DISPLAY_CLEAR ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.102      ;
; 0.837  ; LCD_Display:comb_707|state.HOLD                 ; LCD_Display:comb_707|state.DISPLAY_OFF          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.103      ;
; 0.838  ; LCD_Display:comb_707|CLK_COUNT_400HZ[6]         ; LCD_Display:comb_707|CLK_COUNT_400HZ[6]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.104      ;
; 0.844  ; LCD_Display:comb_707|state.FUNC_SET             ; LCD_Display:comb_707|next_command.DISPLAY_OFF   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.110      ;
; 0.845  ; LCD_Display:comb_707|CLK_COUNT_400HZ[13]        ; LCD_Display:comb_707|CLK_COUNT_400HZ[13]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.111      ;
; 0.845  ; LCD_Display:comb_707|CLK_COUNT_400HZ[15]        ; LCD_Display:comb_707|CLK_COUNT_400HZ[15]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.111      ;
; 0.846  ; LCD_Display:comb_707|CLK_COUNT_400HZ[16]        ; LCD_Display:comb_707|CLK_COUNT_400HZ[16]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.112      ;
; 0.847  ; clk_div:comb_3|count_1Mhz[3]                    ; clk_div:comb_3|count_1Mhz[3]                    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.113      ;
; 0.847  ; LCD_Display:comb_707|state.RESET3               ; LCD_Display:comb_707|next_command.FUNC_SET      ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.113      ;
; 0.848  ; LCD_Display:comb_707|state.LINE2                ; LCD_Display:comb_707|DATA_BUS_VALUE[7]          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.114      ;
; 0.849  ; clk_div:comb_3|count_1Mhz[5]                    ; clk_div:comb_3|count_1Mhz[5]                    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.115      ;
; 0.850  ; clk_div:comb_3|count_1Mhz[0]                    ; clk_div:comb_3|count_1Mhz[0]                    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.116      ;
; 0.850  ; clk_div:comb_3|count_1Mhz[1]                    ; clk_div:comb_3|count_1Mhz[1]                    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.116      ;
; 0.870  ; LCD_Display:comb_707|CHAR_COUNT[1]              ; LCD_Display:comb_707|CHAR_COUNT[1]              ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.136      ;
; 0.874  ; LCD_Display:comb_707|CHAR_COUNT[4]              ; LCD_Display:comb_707|CHAR_COUNT[4]              ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.140      ;
; 0.876  ; LCD_Display:comb_707|state.Print_String         ; LCD_Display:comb_707|next_command.Print_String  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.142      ;
; 0.886  ; LCD_Display:comb_707|CHAR_COUNT[2]              ; LCD_Display:comb_707|CHAR_COUNT[2]              ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.152      ;
; 0.888  ; LCD_Display:comb_707|CHAR_COUNT[0]              ; LCD_Display:comb_707|CHAR_COUNT[0]              ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.154      ;
; 0.990  ; LCD_Display:comb_707|state.DROP_LCD_EN          ; LCD_Display:comb_707|next_command.FUNC_SET      ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.256      ;
; 0.996  ; LCD_Display:comb_707|state.DROP_LCD_EN          ; LCD_Display:comb_707|next_command.DISPLAY_OFF   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.262      ;
; 0.999  ; LCD_Display:comb_707|state.RESET1               ; LCD_Display:comb_707|next_command.RESET2        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.003      ; 1.268      ;
; 1.001  ; LCD_Display:comb_707|CHAR_COUNT[3]              ; LCD_Display:comb_707|CHAR_COUNT[3]              ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.267      ;
; 1.014  ; LCD_Display:comb_707|state.DROP_LCD_EN          ; LCD_Display:comb_707|LCD_EN                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.280      ;
; 1.018  ; LCD_Display:comb_707|state.DROP_LCD_EN          ; LCD_Display:comb_707|next_command.MODE_SET      ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.284      ;
; 1.020  ; LCD_Display:comb_707|state.DROP_LCD_EN          ; LCD_Display:comb_707|LCD_RS                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.286      ;
; 1.029  ; LCD_Display:comb_707|DATA_BUS_VALUE[6]          ; LCD_Display:comb_707|DATA_BUS_VALUE[6]          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.295      ;
; 1.049  ; LCD_Display:comb_707|state.Print_String         ; LCD_Display:comb_707|next_command.RETURN_HOME   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.315      ;
; 1.051  ; LCD_Display:comb_707|state.Print_String         ; LCD_Display:comb_707|LCD_RS                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.317      ;
; 1.067  ; LCD_Display:comb_707|state.HOLD                 ; LCD_Display:comb_707|state.FUNC_SET             ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.333      ;
; 1.071  ; LCD_Display:comb_707|state.HOLD                 ; LCD_Display:comb_707|state.RESET3               ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.337      ;
; 1.079  ; LCD_Display:comb_707|state.HOLD                 ; LCD_Display:comb_707|state.DISPLAY_ON           ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.345      ;
; 1.081  ; LCD_Display:comb_707|CLK_COUNT_400HZ[12]        ; LCD_Display:comb_707|CLK_400HZ_Enable           ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.347      ;
; 1.083  ; LCD_Display:comb_707|state.RESET1               ; LCD_Display:comb_707|CHAR_COUNT[1]              ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.349      ;
+--------+-------------------------------------------------+-------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'KEY[1]'                                                                                                                                                                                                                                                           ;
+-------+---------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                             ; To Node                                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; regfile32x32:comb_37|clock_enable                                                     ; regfile32x32:comb_37|clock_enable                                                                             ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.657      ;
; 0.661 ; writeID_EX:comb_42|exec_rd[1]                                                         ; writeEX_MEM:comb_40|rd_mem[1]                                                                                 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.927      ;
; 0.708 ; writeEX_MEM:comb_40|mem_addr[0]                                                       ; writeMem_WB:comb_38|d2_WB[0]                                                                                  ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.002     ; 0.972      ;
; 0.741 ; writeMem_WB:comb_38|d2_WB[28]                                                         ; regfile32x32:comb_37|regfile[21][28]                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.002      ; 1.009      ;
; 0.765 ; writeIF_ID:comb_43|rd[2]                                                              ; writeID_EX:comb_42|exec_rd[2]                                                                                 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.031      ;
; 0.791 ; writeEX_MEM:comb_40|rd_mem[4]                                                         ; writeMem_WB:comb_38|rd_WB[4]                                                                                  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.057      ;
; 0.794 ; writeID_EX:comb_42|exec_rd[3]                                                         ; writeEX_MEM:comb_40|rd_mem[3]                                                                                 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.060      ;
; 0.797 ; writeIF_ID:comb_43|rd[3]                                                              ; writeID_EX:comb_42|exec_rd[3]                                                                                 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.063      ;
; 0.827 ; writeID_EX:comb_42|exec_rd[4]                                                         ; writeEX_MEM:comb_40|rd_mem[4]                                                                                 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.093      ;
; 0.833 ; writeEX_MEM:comb_40|mem_addr[10]                                                      ; writeMem_WB:comb_38|d2_WB[10]                                                                                 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.001      ; 1.100      ;
; 0.836 ; writeEX_MEM:comb_40|mem_addr[19]                                                      ; writeMem_WB:comb_38|d2_WB[19]                                                                                 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.001      ; 1.103      ;
; 0.848 ; writeEX_MEM:comb_40|mem_addr[31]                                                      ; writeMem_WB:comb_38|d2_WB[31]                                                                                 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.001      ; 1.115      ;
; 0.864 ; writeID_EX:comb_42|exec_rd[0]                                                         ; writeEX_MEM:comb_40|rd_mem[0]                                                                                 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.130      ;
; 0.920 ; pc[31]                                                                                ; pc[31]                                                                                                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.186      ;
; 0.941 ; writeEX_MEM:comb_40|mem_addr[27]                                                      ; writeMem_WB:comb_38|d2_WB[27]                                                                                 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.003      ; 1.210      ;
; 0.941 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[1]  ; q[1]                                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.030     ; 1.177      ;
; 0.942 ; writeEX_MEM:comb_40|mem_addr[4]                                                       ; writeMem_WB:comb_38|d2_WB[4]                                                                                  ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.002     ; 1.206      ;
; 0.945 ; pc[4]                                                                                 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|ram_block1a0~porta_address_reg4 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.057      ; 1.236      ;
; 0.951 ; pc[3]                                                                                 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|ram_block1a0~porta_address_reg3 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.057      ; 1.242      ;
; 0.956 ; writeIF_ID:comb_43|rd[4]                                                              ; writeID_EX:comb_42|exec_rd[4]                                                                                 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.222      ;
; 0.957 ; pc[2]                                                                                 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|ram_block1a0~porta_address_reg2 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.057      ; 1.248      ;
; 0.979 ; writeID_EX:comb_42|exec_data_2[28]                                                    ; writeEX_MEM:comb_40|mem_addr[28]                                                                              ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.001     ; 1.244      ;
; 0.981 ; writeID_EX:comb_42|exec_data_2[27]                                                    ; writeEX_MEM:comb_40|mem_addr[27]                                                                              ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.001     ; 1.246      ;
; 0.984 ; writeID_EX:comb_42|exec_data_2[11]                                                    ; writeEX_MEM:comb_40|mem_addr[11]                                                                              ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.001     ; 1.249      ;
; 0.985 ; writeID_EX:comb_42|exec_data_2[9]                                                     ; writeEX_MEM:comb_40|mem_addr[9]                                                                               ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.001     ; 1.250      ;
; 0.986 ; writeID_EX:comb_42|exec_data_2[12]                                                    ; writeEX_MEM:comb_40|mem_addr[12]                                                                              ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.001     ; 1.251      ;
; 0.987 ; writeID_EX:comb_42|exec_data_1[2]                                                     ; writeEX_MEM:comb_40|mem_addr[2]                                                                               ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.001     ; 1.252      ;
; 0.987 ; writeID_EX:comb_42|exec_data_2[21]                                                    ; writeEX_MEM:comb_40|mem_addr[21]                                                                              ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.001     ; 1.252      ;
; 0.990 ; writeID_EX:comb_42|exec_data_2[4]                                                     ; writeEX_MEM:comb_40|mem_addr[4]                                                                               ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.001     ; 1.255      ;
; 0.999 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[30] ; q[30]                                                                                                         ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.031     ; 1.234      ;
; 1.000 ; writeEX_MEM:comb_40|mem_addr[21]                                                      ; writeMem_WB:comb_38|d2_WB[21]                                                                                 ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.004     ; 1.262      ;
; 1.009 ; writeID_EX:comb_42|exec_rd[2]                                                         ; writeEX_MEM:comb_40|rd_mem[2]                                                                                 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.275      ;
; 1.015 ; writeID_EX:comb_42|exec_data_2[29]                                                    ; writeEX_MEM:comb_40|mem_addr[29]                                                                              ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.001     ; 1.280      ;
; 1.018 ; writeID_EX:comb_42|exec_data_1[18]                                                    ; writeEX_MEM:comb_40|mem_addr[18]                                                                              ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.001     ; 1.283      ;
; 1.020 ; writeID_EX:comb_42|exec_data_2[5]                                                     ; writeEX_MEM:comb_40|mem_addr[5]                                                                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.002      ; 1.288      ;
; 1.020 ; writeID_EX:comb_42|exec_data_2[13]                                                    ; writeEX_MEM:comb_40|mem_addr[13]                                                                              ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.001     ; 1.285      ;
; 1.021 ; writeID_EX:comb_42|exec_data_2[10]                                                    ; writeEX_MEM:comb_40|mem_addr[10]                                                                              ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.001     ; 1.286      ;
; 1.021 ; writeID_EX:comb_42|exec_data_2[2]                                                     ; writeEX_MEM:comb_40|mem_addr[2]                                                                               ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.001     ; 1.286      ;
; 1.022 ; regfile32x32:comb_37|data_out_1[8]                                                    ; writeID_EX:comb_42|exec_data_1[8]                                                                             ; KEY[1]       ; KEY[1]      ; -0.500       ; 0.000      ; 0.788      ;
; 1.024 ; regfile32x32:comb_37|data_out_1[7]                                                    ; writeID_EX:comb_42|exec_data_1[7]                                                                             ; KEY[1]       ; KEY[1]      ; -0.500       ; 0.000      ; 0.790      ;
; 1.038 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[4]  ; q[4]                                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.031     ; 1.273      ;
; 1.040 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[26] ; q[26]                                                                                                         ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.031     ; 1.275      ;
; 1.049 ; writeMem_WB:comb_38|d2_WB[2]                                                          ; regfile32x32:comb_37|regfile[4][2]                                                                            ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.315      ;
; 1.056 ; writeMem_WB:comb_38|d2_WB[21]                                                         ; regfile32x32:comb_37|regfile[22][21]                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.322      ;
; 1.058 ; writeMem_WB:comb_38|d2_WB[14]                                                         ; regfile32x32:comb_37|regfile[6][14]                                                                           ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.324      ;
; 1.064 ; writeEX_MEM:comb_40|mem_addr[6]                                                       ; writeMem_WB:comb_38|d2_WB[6]                                                                                  ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.002     ; 1.328      ;
; 1.071 ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[25] ; q[25]                                                                                                         ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.031     ; 1.306      ;
; 1.076 ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[27] ; q[27]                                                                                                         ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.027     ; 1.315      ;
; 1.076 ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[22] ; q[22]                                                                                                         ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.031     ; 1.311      ;
; 1.077 ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[3]  ; q[3]                                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.031     ; 1.312      ;
; 1.079 ; writeEX_MEM:comb_40|mem_addr[15]                                                      ; writeMem_WB:comb_38|d2_WB[15]                                                                                 ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.004     ; 1.341      ;
; 1.094 ; writeEX_MEM:comb_40|mem_addr[7]                                                       ; writeMem_WB:comb_38|d2_WB[7]                                                                                  ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.004     ; 1.356      ;
; 1.104 ; writeEX_MEM:comb_40|mem_addr[13]                                                      ; writeMem_WB:comb_38|d2_WB[13]                                                                                 ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.001     ; 1.369      ;
; 1.105 ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[29] ; q[29]                                                                                                         ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.031     ; 1.340      ;
; 1.109 ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[4]  ; q[4]                                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.037     ; 1.338      ;
; 1.136 ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[26] ; q[26]                                                                                                         ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.037     ; 1.365      ;
; 1.147 ; regfile32x32:comb_37|data_out_2[11]                                                   ; writeID_EX:comb_42|exec_data_2[11]                                                                            ; KEY[1]       ; KEY[1]      ; -0.500       ; 0.000      ; 0.913      ;
; 1.148 ; regfile32x32:comb_37|data_out_1[29]                                                   ; writeID_EX:comb_42|exec_data_1[29]                                                                            ; KEY[1]       ; KEY[1]      ; -0.500       ; 0.000      ; 0.914      ;
; 1.151 ; regfile32x32:comb_37|data_out_2[9]                                                    ; writeID_EX:comb_42|exec_data_2[9]                                                                             ; KEY[1]       ; KEY[1]      ; -0.500       ; 0.000      ; 0.917      ;
; 1.152 ; regfile32x32:comb_37|data_out_1[23]                                                   ; writeID_EX:comb_42|exec_data_1[23]                                                                            ; KEY[1]       ; KEY[1]      ; -0.500       ; 0.000      ; 0.918      ;
; 1.153 ; regfile32x32:comb_37|data_out_1[9]                                                    ; writeID_EX:comb_42|exec_data_1[9]                                                                             ; KEY[1]       ; KEY[1]      ; -0.500       ; 0.000      ; 0.919      ;
; 1.153 ; regfile32x32:comb_37|data_out_1[22]                                                   ; writeID_EX:comb_42|exec_data_1[22]                                                                            ; KEY[1]       ; KEY[1]      ; -0.500       ; 0.000      ; 0.919      ;
; 1.154 ; regfile32x32:comb_37|data_out_1[28]                                                   ; writeID_EX:comb_42|exec_data_1[28]                                                                            ; KEY[1]       ; KEY[1]      ; -0.500       ; 0.000      ; 0.920      ;
; 1.155 ; regfile32x32:comb_37|data_out_1[21]                                                   ; writeID_EX:comb_42|exec_data_1[21]                                                                            ; KEY[1]       ; KEY[1]      ; -0.500       ; 0.000      ; 0.921      ;
; 1.160 ; regfile32x32:comb_37|data_out_1[10]                                                   ; writeID_EX:comb_42|exec_data_1[10]                                                                            ; KEY[1]       ; KEY[1]      ; -0.500       ; 0.000      ; 0.926      ;
; 1.173 ; writeID_EX:comb_42|exec_data_2[31]                                                    ; writeEX_MEM:comb_40|mem_addr[31]                                                                              ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.004     ; 1.435      ;
; 1.184 ; writeEX_MEM:comb_40|mem_addr[26]                                                      ; writeMem_WB:comb_38|d2_WB[26]                                                                                 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.004      ; 1.454      ;
; 1.191 ; writeMem_WB:comb_38|d2_WB[1]                                                          ; regfile32x32:comb_37|regfile[2][1]                                                                            ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.457      ;
; 1.203 ; writeID_EX:comb_42|exec_data_1[26]                                                    ; writeEX_MEM:comb_40|mem_addr[26]                                                                              ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.001     ; 1.468      ;
; 1.206 ; regfile32x32:comb_37|data_out_2[14]                                                   ; writeID_EX:comb_42|exec_data_2[14]                                                                            ; KEY[1]       ; KEY[1]      ; -0.500       ; 0.002      ; 0.974      ;
; 1.209 ; writeID_EX:comb_42|exec_data_1[1]                                                     ; writeEX_MEM:comb_40|mem_addr[1]                                                                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.004      ; 1.479      ;
; 1.210 ; writeID_EX:comb_42|exec_data_1[3]                                                     ; writeEX_MEM:comb_40|mem_addr[3]                                                                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.004      ; 1.480      ;
; 1.210 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[9]  ; q[9]                                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.037     ; 1.439      ;
; 1.213 ; regfile32x32:comb_37|data_out_2[28]                                                   ; writeID_EX:comb_42|exec_data_2[28]                                                                            ; KEY[1]       ; KEY[1]      ; -0.500       ; -0.001     ; 0.978      ;
; 1.217 ; writeID_EX:comb_42|exec_data_1[14]                                                    ; writeEX_MEM:comb_40|mem_addr[14]                                                                              ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.004      ; 1.487      ;
; 1.220 ; writeEX_MEM:comb_40|mem_addr[1]                                                       ; writeMem_WB:comb_38|d2_WB[1]                                                                                  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.005      ; 1.491      ;
; 1.225 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[18] ; q[18]                                                                                                         ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.025     ; 1.466      ;
; 1.233 ; writeEX_MEM:comb_40|mem_addr[11]                                                      ; writeMem_WB:comb_38|d2_WB[11]                                                                                 ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.002     ; 1.497      ;
; 1.233 ; writeID_EX:comb_42|exec_data_2[3]                                                     ; writeEX_MEM:comb_40|mem_addr[3]                                                                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.004      ; 1.503      ;
; 1.236 ; writeID_EX:comb_42|exec_data_1[27]                                                    ; writeEX_MEM:comb_40|mem_addr[27]                                                                              ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.003     ; 1.499      ;
; 1.239 ; writeID_EX:comb_42|exec_data_2[8]                                                     ; writeEX_MEM:comb_40|mem_addr[8]                                                                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.004      ; 1.509      ;
; 1.242 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[8]  ; q[8]                                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.030     ; 1.478      ;
; 1.242 ; regfile32x32:comb_37|data_out_1[25]                                                   ; writeID_EX:comb_42|exec_data_1[25]                                                                            ; KEY[1]       ; KEY[1]      ; -0.500       ; 0.000      ; 1.008      ;
; 1.243 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[0]  ; q[0]                                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.031     ; 1.478      ;
; 1.243 ; writeMem_WB:comb_38|d2_WB[26]                                                         ; regfile32x32:comb_37|regfile[12][26]                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.509      ;
; 1.249 ; writeID_EX:comb_42|exec_data_1[5]                                                     ; writeEX_MEM:comb_40|mem_addr[5]                                                                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.001      ; 1.516      ;
; 1.250 ; writeID_EX:comb_42|exec_data_2[15]                                                    ; writeEX_MEM:comb_40|mem_addr[15]                                                                              ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.004      ; 1.520      ;
; 1.251 ; writeID_EX:comb_42|exec_data_1[4]                                                     ; writeEX_MEM:comb_40|mem_addr[4]                                                                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.004      ; 1.521      ;
; 1.253 ; writeID_EX:comb_42|exec_data_1[12]                                                    ; writeEX_MEM:comb_40|mem_addr[12]                                                                              ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.004      ; 1.523      ;
; 1.254 ; writeEX_MEM:comb_40|mem_addr[30]                                                      ; writeMem_WB:comb_38|d2_WB[30]                                                                                 ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.004     ; 1.516      ;
; 1.255 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[6]  ; q[6]                                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.030     ; 1.491      ;
; 1.256 ; regfile32x32:comb_37|regfile[16][4]                                                   ; regfile32x32:comb_37|regfile[16][4]                                                                           ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.522      ;
; 1.257 ; writeEX_MEM:comb_40|mem_addr[22]                                                      ; writeMem_WB:comb_38|d2_WB[22]                                                                                 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.004      ; 1.527      ;
; 1.258 ; writeID_EX:comb_42|exec_data_2[24]                                                    ; writeEX_MEM:comb_40|mem_addr[24]                                                                              ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.003     ; 1.521      ;
; 1.260 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[13] ; q[13]                                                                                                         ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.037     ; 1.489      ;
; 1.261 ; writeID_EX:comb_42|exec_data_2[6]                                                     ; writeEX_MEM:comb_40|mem_addr[6]                                                                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.002      ; 1.529      ;
; 1.261 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[20] ; q[20]                                                                                                         ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.030     ; 1.497      ;
; 1.265 ; writeEX_MEM:comb_40|mem_addr[3]                                                       ; writeMem_WB:comb_38|d2_WB[3]                                                                                  ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.002     ; 1.529      ;
; 1.265 ; writeID_EX:comb_42|exec_data_1[13]                                                    ; writeEX_MEM:comb_40|mem_addr[13]                                                                              ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.001      ; 1.532      ;
; 1.265 ; writeID_EX:comb_42|exec_data_1[15]                                                    ; writeEX_MEM:comb_40|mem_addr[15]                                                                              ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.002      ; 1.533      ;
+-------+---------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:comb_3|clock_100Khz_reg'                                                                                                                                   ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.528 ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.794      ;
; 0.530 ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.796      ;
; 0.531 ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.797      ;
; 0.532 ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.798      ;
; 0.800 ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 1.066      ;
; 0.804 ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 1.070      ;
; 0.806 ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 1.072      ;
; 0.834 ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 1.100      ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:comb_3|clock_100hz_reg'                                                                                                                                ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.532 ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.798      ;
; 0.533 ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.799      ;
; 0.534 ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.800      ;
; 0.534 ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.800      ;
; 0.802 ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 1.068      ;
; 0.803 ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 1.069      ;
; 0.806 ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 1.072      ;
; 0.832 ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 1.098      ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:comb_3|clock_10Hz_reg'                                                                                                                             ;
+-------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.526 ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.792      ;
; 0.530 ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.796      ;
; 0.715 ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.981      ;
; 0.716 ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.982      ;
; 0.770 ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 1.036      ;
; 0.805 ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 1.071      ;
; 0.805 ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 1.071      ;
; 0.832 ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 1.098      ;
+-------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:comb_3|clock_10Khz_reg'                                                                                                                                ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.532 ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.798      ;
; 0.532 ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.798      ;
; 0.533 ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.799      ;
; 0.534 ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.800      ;
; 0.801 ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 1.067      ;
; 0.805 ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 1.071      ;
; 0.806 ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 1.072      ;
; 0.832 ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 1.098      ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:comb_3|clock_1Khz_reg'                                                                                                                                 ;
+-------+--------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.531 ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.797      ;
; 0.531 ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.797      ;
; 0.540 ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.806      ;
; 0.540 ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.806      ;
; 0.778 ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 1.044      ;
; 0.810 ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 1.076      ;
; 0.812 ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 1.078      ;
; 0.840 ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 1.106      ;
+-------+--------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:comb_3|clock_1Mhz_reg'                                                                                                                                   ;
+-------+---------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.547 ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.813      ;
; 0.547 ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.813      ;
; 0.547 ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.813      ;
; 0.548 ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.814      ;
; 0.791 ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 1.057      ;
; 0.820 ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 1.086      ;
; 0.822 ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 1.088      ;
; 1.009 ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 1.275      ;
+-------+---------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'KEY[1]'                                                                                                                                                        ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                        ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[0]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[0]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[10]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[10]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[11]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[11]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[12]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[12]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[13]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[13]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[14]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[14]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[15]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[15]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[16]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[16]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[17]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[17]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[18]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[18]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[19]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[19]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[1]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[1]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[20]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[20]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[21]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[21]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[22]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[22]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[23]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[23]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[24]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[24]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[25]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[25]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[26]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[26]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[27]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[27]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[28]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[28]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[29]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[29]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[2]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[2]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[30]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[30]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[31]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[31]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[3]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[3]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[4]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[4]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[5]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[5]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[6]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[6]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[7]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[7]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[8]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[8]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[9]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[9]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg8  ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                                          ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                          ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|CHAR_COUNT[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|CHAR_COUNT[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|CHAR_COUNT[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|CHAR_COUNT[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|CHAR_COUNT[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|CHAR_COUNT[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|CHAR_COUNT[3]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|CHAR_COUNT[3]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|CHAR_COUNT[4]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|CHAR_COUNT[4]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|CLK_400HZ_Enable           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|CLK_400HZ_Enable           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|CLK_COUNT_400HZ[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|CLK_COUNT_400HZ[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|CLK_COUNT_400HZ[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|CLK_COUNT_400HZ[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|CLK_COUNT_400HZ[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|CLK_COUNT_400HZ[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|CLK_COUNT_400HZ[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|CLK_COUNT_400HZ[12]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|CLK_COUNT_400HZ[13]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|CLK_COUNT_400HZ[13]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|CLK_COUNT_400HZ[14]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|CLK_COUNT_400HZ[14]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|CLK_COUNT_400HZ[15]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|CLK_COUNT_400HZ[15]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|CLK_COUNT_400HZ[16]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|CLK_COUNT_400HZ[16]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|CLK_COUNT_400HZ[17]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|CLK_COUNT_400HZ[17]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|CLK_COUNT_400HZ[18]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|CLK_COUNT_400HZ[18]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|CLK_COUNT_400HZ[19]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|CLK_COUNT_400HZ[19]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|CLK_COUNT_400HZ[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|CLK_COUNT_400HZ[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|CLK_COUNT_400HZ[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|CLK_COUNT_400HZ[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|CLK_COUNT_400HZ[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|CLK_COUNT_400HZ[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|CLK_COUNT_400HZ[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|CLK_COUNT_400HZ[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|CLK_COUNT_400HZ[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|CLK_COUNT_400HZ[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|CLK_COUNT_400HZ[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|CLK_COUNT_400HZ[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|CLK_COUNT_400HZ[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|CLK_COUNT_400HZ[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|CLK_COUNT_400HZ[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|CLK_COUNT_400HZ[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|CLK_COUNT_400HZ[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|CLK_COUNT_400HZ[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|DATA_BUS_VALUE[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|DATA_BUS_VALUE[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|DATA_BUS_VALUE[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|DATA_BUS_VALUE[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|DATA_BUS_VALUE[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|DATA_BUS_VALUE[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|DATA_BUS_VALUE[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|DATA_BUS_VALUE[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|DATA_BUS_VALUE[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|DATA_BUS_VALUE[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|DATA_BUS_VALUE[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|DATA_BUS_VALUE[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|DATA_BUS_VALUE[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|DATA_BUS_VALUE[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|DATA_BUS_VALUE[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|DATA_BUS_VALUE[7]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|LCD_EN                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|LCD_EN                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|LCD_RS                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|LCD_RS                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|next_command.DISPLAY_CLEAR ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|next_command.DISPLAY_CLEAR ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|next_command.DISPLAY_OFF   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|next_command.DISPLAY_OFF   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|next_command.DISPLAY_ON    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|next_command.DISPLAY_ON    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|next_command.FUNC_SET      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|next_command.FUNC_SET      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|next_command.LINE2         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|next_command.LINE2         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|next_command.MODE_SET      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|next_command.MODE_SET      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|next_command.Print_String  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|next_command.Print_String  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|next_command.RESET2        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|next_command.RESET2        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|next_command.RESET3        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|next_command.RESET3        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|next_command.RETURN_HOME   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|next_command.RETURN_HOME   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|state.DISPLAY_CLEAR        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|state.DISPLAY_CLEAR        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|state.DISPLAY_OFF          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|state.DISPLAY_OFF          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|state.DISPLAY_ON           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|state.DISPLAY_ON           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|state.DROP_LCD_EN          ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:comb_3|clock_100Khz_reg'                                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; clk_div:comb_3|clock_10Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; clk_div:comb_3|clock_10Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; clk_div:comb_3|count_10Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; clk_div:comb_3|count_10Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; clk_div:comb_3|count_10Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; clk_div:comb_3|count_10Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; clk_div:comb_3|count_10Khz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; clk_div:comb_3|count_10Khz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|clock_100Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|clock_100Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|clock_100Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|clock_100Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|clock_100Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|clock_100Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|clock_10Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|clock_10Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|count_10Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|count_10Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|count_10Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|count_10Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|count_10Khz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|count_10Khz[2]|clk                ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:comb_3|clock_100hz_reg'                                                                                  ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; clk_div:comb_3|clock_10Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; clk_div:comb_3|clock_10Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; clk_div:comb_3|count_10hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; clk_div:comb_3|count_10hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; clk_div:comb_3|count_10hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; clk_div:comb_3|count_10hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; clk_div:comb_3|count_10hz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; clk_div:comb_3|count_10hz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|clock_100hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|clock_100hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|clock_100hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|clock_100hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|clock_100hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|clock_100hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|clock_10Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|clock_10Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|count_10hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|count_10hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|count_10hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|count_10hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|count_10hz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|count_10hz[2]|clk                ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:comb_3|clock_10Hz_reg'                                                                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; clk_div:comb_3|clock_1Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; clk_div:comb_3|clock_1Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; clk_div:comb_3|count_1hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; clk_div:comb_3|count_1hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; clk_div:comb_3|count_1hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; clk_div:comb_3|count_1hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; clk_div:comb_3|count_1hz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; clk_div:comb_3|count_1hz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|clock_10Hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|clock_10Hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|clock_10Hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|clock_10Hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|clock_10Hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|clock_10Hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|clock_1Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|clock_1Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|count_1hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|count_1hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|count_1hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|count_1hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|count_1hz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|count_1hz[2]|clk                ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:comb_3|clock_10Khz_reg'                                                                                  ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; clk_div:comb_3|clock_1Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; clk_div:comb_3|clock_1Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; clk_div:comb_3|count_1Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; clk_div:comb_3|count_1Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; clk_div:comb_3|count_1Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; clk_div:comb_3|count_1Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; clk_div:comb_3|count_1Khz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; clk_div:comb_3|count_1Khz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|clock_10Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|clock_10Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|clock_10Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|clock_10Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|clock_10Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|clock_10Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|clock_1Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|clock_1Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|count_1Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|count_1Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|count_1Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|count_1Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|count_1Khz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|count_1Khz[2]|clk                ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:comb_3|clock_1Khz_reg'                                                                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; clk_div:comb_3|clock_100hz_int         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; clk_div:comb_3|clock_100hz_int         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; clk_div:comb_3|count_100hz[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; clk_div:comb_3|count_100hz[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; clk_div:comb_3|count_100hz[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; clk_div:comb_3|count_100hz[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; clk_div:comb_3|count_100hz[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; clk_div:comb_3|count_100hz[2]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|clock_100hz_int|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|clock_100hz_int|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|clock_1Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|clock_1Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|clock_1Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|clock_1Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|clock_1Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|clock_1Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|count_100hz[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|count_100hz[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|count_100hz[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|count_100hz[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|count_100hz[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|count_100hz[2]|clk              ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:comb_3|clock_1Mhz_reg'                                                                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; clk_div:comb_3|clock_100Khz_int        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; clk_div:comb_3|clock_100Khz_int        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; clk_div:comb_3|count_100Khz[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; clk_div:comb_3|count_100Khz[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; clk_div:comb_3|count_100Khz[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; clk_div:comb_3|count_100Khz[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; clk_div:comb_3|count_100Khz[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; clk_div:comb_3|count_100Khz[2]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|clock_100Khz_int|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|clock_100Khz_int|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|clock_1Mhz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|clock_1Mhz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|clock_1Mhz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|clock_1Mhz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|clock_1Mhz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|clock_1Mhz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|count_100Khz[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|count_100Khz[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|count_100Khz[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|count_100Khz[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|count_100Khz[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|count_100Khz[2]|clk             ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; KEY[1]     ; 7.004  ; 7.004  ; Rise       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; 7.004  ; 7.004  ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 2.776  ; 2.776  ; Rise       ; KEY[1]          ;
;  SW[0]    ; KEY[1]     ; -0.783 ; -0.783 ; Rise       ; KEY[1]          ;
;  SW[1]    ; KEY[1]     ; -2.056 ; -2.056 ; Rise       ; KEY[1]          ;
;  SW[2]    ; KEY[1]     ; -0.752 ; -0.752 ; Rise       ; KEY[1]          ;
;  SW[3]    ; KEY[1]     ; -1.975 ; -1.975 ; Rise       ; KEY[1]          ;
;  SW[4]    ; KEY[1]     ; -2.483 ; -2.483 ; Rise       ; KEY[1]          ;
;  SW[5]    ; KEY[1]     ; -3.019 ; -3.019 ; Rise       ; KEY[1]          ;
;  SW[6]    ; KEY[1]     ; -3.130 ; -3.130 ; Rise       ; KEY[1]          ;
;  SW[7]    ; KEY[1]     ; -2.608 ; -2.608 ; Rise       ; KEY[1]          ;
;  SW[8]    ; KEY[1]     ; -2.477 ; -2.477 ; Rise       ; KEY[1]          ;
;  SW[9]    ; KEY[1]     ; -1.925 ; -1.925 ; Rise       ; KEY[1]          ;
;  SW[15]   ; KEY[1]     ; 2.776  ; 2.776  ; Rise       ; KEY[1]          ;
;  SW[16]   ; KEY[1]     ; 2.580  ; 2.580  ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 3.579  ; 3.579  ; Fall       ; KEY[1]          ;
;  SW[0]    ; KEY[1]     ; 3.192  ; 3.192  ; Fall       ; KEY[1]          ;
;  SW[1]    ; KEY[1]     ; 3.496  ; 3.496  ; Fall       ; KEY[1]          ;
;  SW[2]    ; KEY[1]     ; 3.579  ; 3.579  ; Fall       ; KEY[1]          ;
;  SW[3]    ; KEY[1]     ; 2.153  ; 2.153  ; Fall       ; KEY[1]          ;
;  SW[4]    ; KEY[1]     ; -1.639 ; -1.639 ; Fall       ; KEY[1]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; KEY[1]     ; -1.226 ; -1.226 ; Rise       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; -1.226 ; -1.226 ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 3.767  ; 3.767  ; Rise       ; KEY[1]          ;
;  SW[0]    ; KEY[1]     ; 1.013  ; 1.013  ; Rise       ; KEY[1]          ;
;  SW[1]    ; KEY[1]     ; 2.286  ; 2.286  ; Rise       ; KEY[1]          ;
;  SW[2]    ; KEY[1]     ; 0.982  ; 0.982  ; Rise       ; KEY[1]          ;
;  SW[3]    ; KEY[1]     ; 2.205  ; 2.205  ; Rise       ; KEY[1]          ;
;  SW[4]    ; KEY[1]     ; 2.713  ; 2.713  ; Rise       ; KEY[1]          ;
;  SW[5]    ; KEY[1]     ; 3.392  ; 3.392  ; Rise       ; KEY[1]          ;
;  SW[6]    ; KEY[1]     ; 3.767  ; 3.767  ; Rise       ; KEY[1]          ;
;  SW[7]    ; KEY[1]     ; 3.027  ; 3.027  ; Rise       ; KEY[1]          ;
;  SW[8]    ; KEY[1]     ; 2.848  ; 2.848  ; Rise       ; KEY[1]          ;
;  SW[9]    ; KEY[1]     ; 2.863  ; 2.863  ; Rise       ; KEY[1]          ;
;  SW[15]   ; KEY[1]     ; -0.633 ; -0.633 ; Rise       ; KEY[1]          ;
;  SW[16]   ; KEY[1]     ; -0.817 ; -0.817 ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 3.625  ; 3.625  ; Fall       ; KEY[1]          ;
;  SW[0]    ; KEY[1]     ; 2.618  ; 2.618  ; Fall       ; KEY[1]          ;
;  SW[1]    ; KEY[1]     ; 2.422  ; 2.422  ; Fall       ; KEY[1]          ;
;  SW[2]    ; KEY[1]     ; 3.040  ; 3.040  ; Fall       ; KEY[1]          ;
;  SW[3]    ; KEY[1]     ; 2.283  ; 2.283  ; Fall       ; KEY[1]          ;
;  SW[4]    ; KEY[1]     ; 3.625  ; 3.625  ; Fall       ; KEY[1]          ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; LCD_DATA[*]  ; CLOCK_50   ; 9.039  ; 9.039  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0] ; CLOCK_50   ; 8.018  ; 8.018  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1] ; CLOCK_50   ; 8.529  ; 8.529  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2] ; CLOCK_50   ; 8.667  ; 8.667  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3] ; CLOCK_50   ; 8.919  ; 8.919  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4] ; CLOCK_50   ; 9.039  ; 9.039  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5] ; CLOCK_50   ; 7.841  ; 7.841  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6] ; CLOCK_50   ; 8.257  ; 8.257  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7] ; CLOCK_50   ; 8.564  ; 8.564  ; Rise       ; CLOCK_50        ;
; LCD_EN       ; CLOCK_50   ; 8.373  ; 8.373  ; Rise       ; CLOCK_50        ;
; LCD_RS       ; CLOCK_50   ; 7.906  ; 7.906  ; Rise       ; CLOCK_50        ;
; HEX0[*]      ; KEY[1]     ; 11.779 ; 11.779 ; Rise       ; KEY[1]          ;
;  HEX0[0]     ; KEY[1]     ; 11.779 ; 11.779 ; Rise       ; KEY[1]          ;
;  HEX0[1]     ; KEY[1]     ; 11.755 ; 11.755 ; Rise       ; KEY[1]          ;
;  HEX0[2]     ; KEY[1]     ; 11.733 ; 11.733 ; Rise       ; KEY[1]          ;
;  HEX0[3]     ; KEY[1]     ; 11.532 ; 11.532 ; Rise       ; KEY[1]          ;
;  HEX0[4]     ; KEY[1]     ; 11.530 ; 11.530 ; Rise       ; KEY[1]          ;
;  HEX0[5]     ; KEY[1]     ; 11.504 ; 11.504 ; Rise       ; KEY[1]          ;
;  HEX0[6]     ; KEY[1]     ; 11.515 ; 11.515 ; Rise       ; KEY[1]          ;
; HEX1[*]      ; KEY[1]     ; 13.920 ; 13.920 ; Rise       ; KEY[1]          ;
;  HEX1[0]     ; KEY[1]     ; 13.768 ; 13.768 ; Rise       ; KEY[1]          ;
;  HEX1[1]     ; KEY[1]     ; 13.598 ; 13.598 ; Rise       ; KEY[1]          ;
;  HEX1[2]     ; KEY[1]     ; 13.425 ; 13.425 ; Rise       ; KEY[1]          ;
;  HEX1[3]     ; KEY[1]     ; 12.700 ; 12.700 ; Rise       ; KEY[1]          ;
;  HEX1[4]     ; KEY[1]     ; 13.920 ; 13.920 ; Rise       ; KEY[1]          ;
;  HEX1[5]     ; KEY[1]     ; 13.558 ; 13.558 ; Rise       ; KEY[1]          ;
;  HEX1[6]     ; KEY[1]     ; 13.374 ; 13.374 ; Rise       ; KEY[1]          ;
; HEX2[*]      ; KEY[1]     ; 13.261 ; 13.261 ; Rise       ; KEY[1]          ;
;  HEX2[0]     ; KEY[1]     ; 12.743 ; 12.743 ; Rise       ; KEY[1]          ;
;  HEX2[1]     ; KEY[1]     ; 13.261 ; 13.261 ; Rise       ; KEY[1]          ;
;  HEX2[2]     ; KEY[1]     ; 12.302 ; 12.302 ; Rise       ; KEY[1]          ;
;  HEX2[3]     ; KEY[1]     ; 13.207 ; 13.207 ; Rise       ; KEY[1]          ;
;  HEX2[4]     ; KEY[1]     ; 12.003 ; 12.003 ; Rise       ; KEY[1]          ;
;  HEX2[5]     ; KEY[1]     ; 12.735 ; 12.735 ; Rise       ; KEY[1]          ;
;  HEX2[6]     ; KEY[1]     ; 12.180 ; 12.180 ; Rise       ; KEY[1]          ;
; HEX3[*]      ; KEY[1]     ; 13.408 ; 13.408 ; Rise       ; KEY[1]          ;
;  HEX3[0]     ; KEY[1]     ; 13.361 ; 13.361 ; Rise       ; KEY[1]          ;
;  HEX3[1]     ; KEY[1]     ; 13.408 ; 13.408 ; Rise       ; KEY[1]          ;
;  HEX3[2]     ; KEY[1]     ; 13.366 ; 13.366 ; Rise       ; KEY[1]          ;
;  HEX3[3]     ; KEY[1]     ; 13.369 ; 13.369 ; Rise       ; KEY[1]          ;
;  HEX3[4]     ; KEY[1]     ; 13.407 ; 13.407 ; Rise       ; KEY[1]          ;
;  HEX3[5]     ; KEY[1]     ; 13.056 ; 13.056 ; Rise       ; KEY[1]          ;
;  HEX3[6]     ; KEY[1]     ; 13.109 ; 13.109 ; Rise       ; KEY[1]          ;
; HEX4[*]      ; KEY[1]     ; 12.081 ; 12.081 ; Rise       ; KEY[1]          ;
;  HEX4[0]     ; KEY[1]     ; 12.047 ; 12.047 ; Rise       ; KEY[1]          ;
;  HEX4[1]     ; KEY[1]     ; 11.757 ; 11.757 ; Rise       ; KEY[1]          ;
;  HEX4[2]     ; KEY[1]     ; 11.757 ; 11.757 ; Rise       ; KEY[1]          ;
;  HEX4[3]     ; KEY[1]     ; 11.757 ; 11.757 ; Rise       ; KEY[1]          ;
;  HEX4[4]     ; KEY[1]     ; 11.777 ; 11.777 ; Rise       ; KEY[1]          ;
;  HEX4[6]     ; KEY[1]     ; 12.081 ; 12.081 ; Rise       ; KEY[1]          ;
; HEX5[*]      ; KEY[1]     ; 13.365 ; 13.365 ; Rise       ; KEY[1]          ;
;  HEX5[0]     ; KEY[1]     ; 12.342 ; 12.342 ; Rise       ; KEY[1]          ;
;  HEX5[1]     ; KEY[1]     ; 12.109 ; 12.109 ; Rise       ; KEY[1]          ;
;  HEX5[2]     ; KEY[1]     ; 13.023 ; 13.023 ; Rise       ; KEY[1]          ;
;  HEX5[3]     ; KEY[1]     ; 13.279 ; 13.279 ; Rise       ; KEY[1]          ;
;  HEX5[4]     ; KEY[1]     ; 13.264 ; 13.264 ; Rise       ; KEY[1]          ;
;  HEX5[5]     ; KEY[1]     ; 12.831 ; 12.831 ; Rise       ; KEY[1]          ;
;  HEX5[6]     ; KEY[1]     ; 13.365 ; 13.365 ; Rise       ; KEY[1]          ;
; HEX6[*]      ; KEY[1]     ; 13.105 ; 13.105 ; Rise       ; KEY[1]          ;
;  HEX6[0]     ; KEY[1]     ; 12.573 ; 12.573 ; Rise       ; KEY[1]          ;
;  HEX6[1]     ; KEY[1]     ; 12.577 ; 12.577 ; Rise       ; KEY[1]          ;
;  HEX6[2]     ; KEY[1]     ; 12.572 ; 12.572 ; Rise       ; KEY[1]          ;
;  HEX6[3]     ; KEY[1]     ; 13.104 ; 13.104 ; Rise       ; KEY[1]          ;
;  HEX6[4]     ; KEY[1]     ; 13.105 ; 13.105 ; Rise       ; KEY[1]          ;
;  HEX6[5]     ; KEY[1]     ; 13.078 ; 13.078 ; Rise       ; KEY[1]          ;
;  HEX6[6]     ; KEY[1]     ; 13.075 ; 13.075 ; Rise       ; KEY[1]          ;
; HEX7[*]      ; KEY[1]     ; 13.029 ; 13.029 ; Rise       ; KEY[1]          ;
;  HEX7[0]     ; KEY[1]     ; 12.741 ; 12.741 ; Rise       ; KEY[1]          ;
;  HEX7[1]     ; KEY[1]     ; 12.760 ; 12.760 ; Rise       ; KEY[1]          ;
;  HEX7[2]     ; KEY[1]     ; 12.712 ; 12.712 ; Rise       ; KEY[1]          ;
;  HEX7[3]     ; KEY[1]     ; 12.726 ; 12.726 ; Rise       ; KEY[1]          ;
;  HEX7[4]     ; KEY[1]     ; 12.718 ; 12.718 ; Rise       ; KEY[1]          ;
;  HEX7[5]     ; KEY[1]     ; 13.029 ; 13.029 ; Rise       ; KEY[1]          ;
;  HEX7[6]     ; KEY[1]     ; 12.917 ; 12.917 ; Rise       ; KEY[1]          ;
; LEDG[*]      ; KEY[1]     ; 9.605  ; 9.605  ; Rise       ; KEY[1]          ;
;  LEDG[0]     ; KEY[1]     ; 9.605  ; 9.605  ; Rise       ; KEY[1]          ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; LCD_DATA[*]  ; CLOCK_50   ; 7.841  ; 7.841  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0] ; CLOCK_50   ; 8.018  ; 8.018  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1] ; CLOCK_50   ; 8.529  ; 8.529  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2] ; CLOCK_50   ; 8.667  ; 8.667  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3] ; CLOCK_50   ; 8.919  ; 8.919  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4] ; CLOCK_50   ; 9.039  ; 9.039  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5] ; CLOCK_50   ; 7.841  ; 7.841  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6] ; CLOCK_50   ; 8.257  ; 8.257  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7] ; CLOCK_50   ; 8.564  ; 8.564  ; Rise       ; CLOCK_50        ;
; LCD_EN       ; CLOCK_50   ; 8.373  ; 8.373  ; Rise       ; CLOCK_50        ;
; LCD_RS       ; CLOCK_50   ; 7.906  ; 7.906  ; Rise       ; CLOCK_50        ;
; HEX0[*]      ; KEY[1]     ; 11.222 ; 11.222 ; Rise       ; KEY[1]          ;
;  HEX0[0]     ; KEY[1]     ; 11.488 ; 11.488 ; Rise       ; KEY[1]          ;
;  HEX0[1]     ; KEY[1]     ; 11.463 ; 11.463 ; Rise       ; KEY[1]          ;
;  HEX0[2]     ; KEY[1]     ; 11.471 ; 11.471 ; Rise       ; KEY[1]          ;
;  HEX0[3]     ; KEY[1]     ; 11.241 ; 11.241 ; Rise       ; KEY[1]          ;
;  HEX0[4]     ; KEY[1]     ; 11.238 ; 11.238 ; Rise       ; KEY[1]          ;
;  HEX0[5]     ; KEY[1]     ; 11.222 ; 11.222 ; Rise       ; KEY[1]          ;
;  HEX0[6]     ; KEY[1]     ; 11.231 ; 11.231 ; Rise       ; KEY[1]          ;
; HEX1[*]      ; KEY[1]     ; 12.352 ; 12.352 ; Rise       ; KEY[1]          ;
;  HEX1[0]     ; KEY[1]     ; 13.419 ; 13.419 ; Rise       ; KEY[1]          ;
;  HEX1[1]     ; KEY[1]     ; 13.246 ; 13.246 ; Rise       ; KEY[1]          ;
;  HEX1[2]     ; KEY[1]     ; 13.103 ; 13.103 ; Rise       ; KEY[1]          ;
;  HEX1[3]     ; KEY[1]     ; 12.352 ; 12.352 ; Rise       ; KEY[1]          ;
;  HEX1[4]     ; KEY[1]     ; 13.566 ; 13.566 ; Rise       ; KEY[1]          ;
;  HEX1[5]     ; KEY[1]     ; 13.211 ; 13.211 ; Rise       ; KEY[1]          ;
;  HEX1[6]     ; KEY[1]     ; 13.021 ; 13.021 ; Rise       ; KEY[1]          ;
; HEX2[*]      ; KEY[1]     ; 11.636 ; 11.636 ; Rise       ; KEY[1]          ;
;  HEX2[0]     ; KEY[1]     ; 12.356 ; 12.356 ; Rise       ; KEY[1]          ;
;  HEX2[1]     ; KEY[1]     ; 12.876 ; 12.876 ; Rise       ; KEY[1]          ;
;  HEX2[2]     ; KEY[1]     ; 11.927 ; 11.927 ; Rise       ; KEY[1]          ;
;  HEX2[3]     ; KEY[1]     ; 12.818 ; 12.818 ; Rise       ; KEY[1]          ;
;  HEX2[4]     ; KEY[1]     ; 11.636 ; 11.636 ; Rise       ; KEY[1]          ;
;  HEX2[5]     ; KEY[1]     ; 12.343 ; 12.343 ; Rise       ; KEY[1]          ;
;  HEX2[6]     ; KEY[1]     ; 11.787 ; 11.787 ; Rise       ; KEY[1]          ;
; HEX3[*]      ; KEY[1]     ; 11.553 ; 11.553 ; Rise       ; KEY[1]          ;
;  HEX3[0]     ; KEY[1]     ; 11.850 ; 11.850 ; Rise       ; KEY[1]          ;
;  HEX3[1]     ; KEY[1]     ; 11.907 ; 11.907 ; Rise       ; KEY[1]          ;
;  HEX3[2]     ; KEY[1]     ; 11.838 ; 11.838 ; Rise       ; KEY[1]          ;
;  HEX3[3]     ; KEY[1]     ; 11.865 ; 11.865 ; Rise       ; KEY[1]          ;
;  HEX3[4]     ; KEY[1]     ; 11.905 ; 11.905 ; Rise       ; KEY[1]          ;
;  HEX3[5]     ; KEY[1]     ; 11.553 ; 11.553 ; Rise       ; KEY[1]          ;
;  HEX3[6]     ; KEY[1]     ; 11.596 ; 11.596 ; Rise       ; KEY[1]          ;
; HEX4[*]      ; KEY[1]     ; 11.417 ; 11.417 ; Rise       ; KEY[1]          ;
;  HEX4[0]     ; KEY[1]     ; 11.710 ; 11.710 ; Rise       ; KEY[1]          ;
;  HEX4[1]     ; KEY[1]     ; 11.417 ; 11.417 ; Rise       ; KEY[1]          ;
;  HEX4[2]     ; KEY[1]     ; 11.417 ; 11.417 ; Rise       ; KEY[1]          ;
;  HEX4[3]     ; KEY[1]     ; 11.420 ; 11.420 ; Rise       ; KEY[1]          ;
;  HEX4[4]     ; KEY[1]     ; 11.440 ; 11.440 ; Rise       ; KEY[1]          ;
;  HEX4[6]     ; KEY[1]     ; 11.743 ; 11.743 ; Rise       ; KEY[1]          ;
; HEX5[*]      ; KEY[1]     ; 11.774 ; 11.774 ; Rise       ; KEY[1]          ;
;  HEX5[0]     ; KEY[1]     ; 12.006 ; 12.006 ; Rise       ; KEY[1]          ;
;  HEX5[1]     ; KEY[1]     ; 11.774 ; 11.774 ; Rise       ; KEY[1]          ;
;  HEX5[2]     ; KEY[1]     ; 12.688 ; 12.688 ; Rise       ; KEY[1]          ;
;  HEX5[3]     ; KEY[1]     ; 12.943 ; 12.943 ; Rise       ; KEY[1]          ;
;  HEX5[4]     ; KEY[1]     ; 12.929 ; 12.929 ; Rise       ; KEY[1]          ;
;  HEX5[5]     ; KEY[1]     ; 12.496 ; 12.496 ; Rise       ; KEY[1]          ;
;  HEX5[6]     ; KEY[1]     ; 13.033 ; 13.033 ; Rise       ; KEY[1]          ;
; HEX6[*]      ; KEY[1]     ; 11.662 ; 11.662 ; Rise       ; KEY[1]          ;
;  HEX6[0]     ; KEY[1]     ; 11.669 ; 11.669 ; Rise       ; KEY[1]          ;
;  HEX6[1]     ; KEY[1]     ; 11.673 ; 11.673 ; Rise       ; KEY[1]          ;
;  HEX6[2]     ; KEY[1]     ; 11.662 ; 11.662 ; Rise       ; KEY[1]          ;
;  HEX6[3]     ; KEY[1]     ; 12.200 ; 12.200 ; Rise       ; KEY[1]          ;
;  HEX6[4]     ; KEY[1]     ; 12.199 ; 12.199 ; Rise       ; KEY[1]          ;
;  HEX6[5]     ; KEY[1]     ; 12.170 ; 12.170 ; Rise       ; KEY[1]          ;
;  HEX6[6]     ; KEY[1]     ; 12.172 ; 12.172 ; Rise       ; KEY[1]          ;
; HEX7[*]      ; KEY[1]     ; 12.291 ; 12.291 ; Rise       ; KEY[1]          ;
;  HEX7[0]     ; KEY[1]     ; 12.327 ; 12.327 ; Rise       ; KEY[1]          ;
;  HEX7[1]     ; KEY[1]     ; 12.346 ; 12.346 ; Rise       ; KEY[1]          ;
;  HEX7[2]     ; KEY[1]     ; 12.291 ; 12.291 ; Rise       ; KEY[1]          ;
;  HEX7[3]     ; KEY[1]     ; 12.311 ; 12.311 ; Rise       ; KEY[1]          ;
;  HEX7[4]     ; KEY[1]     ; 12.301 ; 12.301 ; Rise       ; KEY[1]          ;
;  HEX7[5]     ; KEY[1]     ; 12.613 ; 12.613 ; Rise       ; KEY[1]          ;
;  HEX7[6]     ; KEY[1]     ; 12.503 ; 12.503 ; Rise       ; KEY[1]          ;
; LEDG[*]      ; KEY[1]     ; 9.605  ; 9.605  ; Rise       ; KEY[1]          ;
;  LEDG[0]     ; KEY[1]     ; 9.605  ; 9.605  ; Rise       ; KEY[1]          ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------+
; Fast Model Setup Summary                                 ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; CLOCK_50                        ; -2.666 ; -33.467       ;
; KEY[1]                          ; -2.043 ; -1920.493     ;
; clk_div:comb_3|clock_1Mhz_reg   ; 0.432  ; 0.000         ;
; clk_div:comb_3|clock_1Khz_reg   ; 0.504  ; 0.000         ;
; clk_div:comb_3|clock_100Khz_reg ; 0.508  ; 0.000         ;
; clk_div:comb_3|clock_100hz_reg  ; 0.510  ; 0.000         ;
; clk_div:comb_3|clock_10Khz_reg  ; 0.510  ; 0.000         ;
; clk_div:comb_3|clock_10Hz_reg   ; 0.512  ; 0.000         ;
+---------------------------------+--------+---------------+


+----------------------------------------------------------+
; Fast Model Hold Summary                                  ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; CLOCK_50                        ; -0.089 ; -0.192        ;
; KEY[1]                          ; 0.215  ; 0.000         ;
; clk_div:comb_3|clock_100Khz_reg ; 0.215  ; 0.000         ;
; clk_div:comb_3|clock_100hz_reg  ; 0.215  ; 0.000         ;
; clk_div:comb_3|clock_10Hz_reg   ; 0.215  ; 0.000         ;
; clk_div:comb_3|clock_10Khz_reg  ; 0.215  ; 0.000         ;
; clk_div:comb_3|clock_1Khz_reg   ; 0.215  ; 0.000         ;
; clk_div:comb_3|clock_1Mhz_reg   ; 0.215  ; 0.000         ;
+---------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                   ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; KEY[1]                          ; -2.000 ; -1903.524     ;
; CLOCK_50                        ; -1.380 ; -76.380       ;
; clk_div:comb_3|clock_100Khz_reg ; -0.500 ; -4.000        ;
; clk_div:comb_3|clock_100hz_reg  ; -0.500 ; -4.000        ;
; clk_div:comb_3|clock_10Hz_reg   ; -0.500 ; -4.000        ;
; clk_div:comb_3|clock_10Khz_reg  ; -0.500 ; -4.000        ;
; clk_div:comb_3|clock_1Khz_reg   ; -0.500 ; -4.000        ;
; clk_div:comb_3|clock_1Mhz_reg   ; -0.500 ; -4.000        ;
+---------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                                    ;
+--------+-------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.666 ; q[31]                   ; LCD_Display:comb_707|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.597     ; 2.101      ;
; -2.660 ; q[31]                   ; LCD_Display:comb_707|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.597     ; 2.095      ;
; -2.606 ; lcd_display_address[2]  ; LCD_Display:comb_707|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.588     ; 2.050      ;
; -2.600 ; lcd_display_address[2]  ; LCD_Display:comb_707|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.588     ; 2.044      ;
; -2.591 ; lcd_display_address[27] ; LCD_Display:comb_707|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.597     ; 2.026      ;
; -2.585 ; lcd_display_address[27] ; LCD_Display:comb_707|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.597     ; 2.020      ;
; -2.544 ; lcd_display_address[2]  ; LCD_Display:comb_707|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.588     ; 1.988      ;
; -2.530 ; lcd_display_address[28] ; LCD_Display:comb_707|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.581     ; 1.981      ;
; -2.521 ; lcd_display_address[6]  ; LCD_Display:comb_707|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.588     ; 1.965      ;
; -2.515 ; lcd_display_address[6]  ; LCD_Display:comb_707|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.588     ; 1.959      ;
; -2.514 ; q[31]                   ; LCD_Display:comb_707|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.597     ; 1.949      ;
; -2.508 ; q[31]                   ; LCD_Display:comb_707|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.597     ; 1.943      ;
; -2.507 ; lcd_display_address[26] ; LCD_Display:comb_707|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.587     ; 1.952      ;
; -2.501 ; lcd_display_address[28] ; LCD_Display:comb_707|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.581     ; 1.952      ;
; -2.501 ; lcd_display_address[26] ; LCD_Display:comb_707|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.587     ; 1.946      ;
; -2.500 ; lcd_display_address[28] ; LCD_Display:comb_707|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.581     ; 1.951      ;
; -2.499 ; q[31]                   ; LCD_Display:comb_707|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.597     ; 1.934      ;
; -2.496 ; lcd_display_address[5]  ; LCD_Display:comb_707|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.588     ; 1.940      ;
; -2.486 ; lcd_display_address[5]  ; LCD_Display:comb_707|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.588     ; 1.930      ;
; -2.486 ; lcd_display_address[1]  ; LCD_Display:comb_707|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.588     ; 1.930      ;
; -2.480 ; lcd_display_address[5]  ; LCD_Display:comb_707|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.588     ; 1.924      ;
; -2.477 ; lcd_display_address[18] ; LCD_Display:comb_707|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.593     ; 1.916      ;
; -2.476 ; lcd_display_address[24] ; LCD_Display:comb_707|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.581     ; 1.927      ;
; -2.476 ; lcd_display_address[1]  ; LCD_Display:comb_707|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.588     ; 1.920      ;
; -2.474 ; lcd_display_address[31] ; LCD_Display:comb_707|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.597     ; 1.909      ;
; -2.471 ; lcd_display_address[18] ; LCD_Display:comb_707|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.593     ; 1.910      ;
; -2.470 ; lcd_display_address[1]  ; LCD_Display:comb_707|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.588     ; 1.914      ;
; -2.469 ; lcd_display_address[30] ; LCD_Display:comb_707|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.581     ; 1.920      ;
; -2.468 ; lcd_display_address[31] ; LCD_Display:comb_707|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.597     ; 1.903      ;
; -2.465 ; lcd_display_address[22] ; LCD_Display:comb_707|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.593     ; 1.904      ;
; -2.463 ; lcd_display_address[30] ; LCD_Display:comb_707|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.581     ; 1.914      ;
; -2.462 ; q[30]                   ; LCD_Display:comb_707|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.587     ; 1.907      ;
; -2.459 ; lcd_display_address[6]  ; LCD_Display:comb_707|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.588     ; 1.903      ;
; -2.459 ; lcd_display_address[22] ; LCD_Display:comb_707|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.593     ; 1.898      ;
; -2.456 ; q[30]                   ; LCD_Display:comb_707|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.587     ; 1.901      ;
; -2.454 ; lcd_display_address[2]  ; LCD_Display:comb_707|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.588     ; 1.898      ;
; -2.452 ; lcd_display_address[19] ; LCD_Display:comb_707|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.599     ; 1.885      ;
; -2.447 ; lcd_display_address[24] ; LCD_Display:comb_707|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.581     ; 1.898      ;
; -2.446 ; lcd_display_address[19] ; LCD_Display:comb_707|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.599     ; 1.879      ;
; -2.446 ; lcd_display_address[24] ; LCD_Display:comb_707|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.581     ; 1.897      ;
; -2.446 ; lcd_display_address[23] ; LCD_Display:comb_707|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.599     ; 1.879      ;
; -2.445 ; lcd_display_address[26] ; LCD_Display:comb_707|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.587     ; 1.890      ;
; -2.440 ; lcd_display_address[23] ; LCD_Display:comb_707|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.599     ; 1.873      ;
; -2.439 ; lcd_display_address[27] ; LCD_Display:comb_707|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.597     ; 1.874      ;
; -2.439 ; lcd_display_address[2]  ; LCD_Display:comb_707|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.588     ; 1.883      ;
; -2.438 ; q[6]                    ; LCD_Display:comb_707|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.588     ; 1.882      ;
; -2.433 ; lcd_display_address[27] ; LCD_Display:comb_707|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.597     ; 1.868      ;
; -2.432 ; q[6]                    ; LCD_Display:comb_707|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.588     ; 1.876      ;
; -2.431 ; q[27]                   ; LCD_Display:comb_707|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.597     ; 1.866      ;
; -2.425 ; q[27]                   ; LCD_Display:comb_707|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.597     ; 1.860      ;
; -2.424 ; lcd_display_address[27] ; LCD_Display:comb_707|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.597     ; 1.859      ;
; -2.415 ; lcd_display_address[18] ; LCD_Display:comb_707|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.593     ; 1.854      ;
; -2.407 ; lcd_display_address[30] ; LCD_Display:comb_707|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.581     ; 1.858      ;
; -2.403 ; lcd_display_address[25] ; LCD_Display:comb_707|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.593     ; 1.842      ;
; -2.403 ; lcd_display_address[22] ; LCD_Display:comb_707|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.593     ; 1.842      ;
; -2.400 ; q[30]                   ; LCD_Display:comb_707|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.587     ; 1.845      ;
; -2.393 ; lcd_display_address[25] ; LCD_Display:comb_707|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.593     ; 1.832      ;
; -2.391 ; lcd_display_address[29] ; LCD_Display:comb_707|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.593     ; 1.830      ;
; -2.387 ; lcd_display_address[25] ; LCD_Display:comb_707|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.593     ; 1.826      ;
; -2.381 ; lcd_display_address[2]  ; LCD_Display:comb_707|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.588     ; 1.825      ;
; -2.381 ; lcd_display_address[2]  ; LCD_Display:comb_707|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.588     ; 1.825      ;
; -2.381 ; lcd_display_address[29] ; LCD_Display:comb_707|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.593     ; 1.820      ;
; -2.376 ; q[6]                    ; LCD_Display:comb_707|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.588     ; 1.820      ;
; -2.375 ; lcd_display_address[29] ; LCD_Display:comb_707|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.593     ; 1.814      ;
; -2.369 ; lcd_display_address[6]  ; LCD_Display:comb_707|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.588     ; 1.813      ;
; -2.361 ; lcd_display_address[7]  ; LCD_Display:comb_707|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.593     ; 1.800      ;
; -2.355 ; lcd_display_address[7]  ; LCD_Display:comb_707|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.593     ; 1.794      ;
; -2.355 ; lcd_display_address[26] ; LCD_Display:comb_707|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.587     ; 1.800      ;
; -2.354 ; lcd_display_address[6]  ; LCD_Display:comb_707|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.588     ; 1.798      ;
; -2.352 ; lcd_display_address[3]  ; LCD_Display:comb_707|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.593     ; 1.791      ;
; -2.350 ; q[18]                   ; LCD_Display:comb_707|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.593     ; 1.789      ;
; -2.350 ; q[2]                    ; LCD_Display:comb_707|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.588     ; 1.794      ;
; -2.346 ; q[31]                   ; LCD_Display:comb_707|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.597     ; 1.781      ;
; -2.346 ; lcd_display_address[3]  ; LCD_Display:comb_707|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.593     ; 1.785      ;
; -2.345 ; q[31]                   ; LCD_Display:comb_707|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.597     ; 1.780      ;
; -2.344 ; q[18]                   ; LCD_Display:comb_707|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.593     ; 1.783      ;
; -2.344 ; q[2]                    ; LCD_Display:comb_707|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.588     ; 1.788      ;
; -2.342 ; q[26]                   ; LCD_Display:comb_707|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.587     ; 1.787      ;
; -2.340 ; q[5]                    ; LCD_Display:comb_707|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.588     ; 1.784      ;
; -2.340 ; lcd_display_address[26] ; LCD_Display:comb_707|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.587     ; 1.785      ;
; -2.336 ; q[26]                   ; LCD_Display:comb_707|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.587     ; 1.781      ;
; -2.336 ; q[22]                   ; LCD_Display:comb_707|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.593     ; 1.775      ;
; -2.334 ; q[19]                   ; LCD_Display:comb_707|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.599     ; 1.767      ;
; -2.334 ; lcd_display_address[5]  ; LCD_Display:comb_707|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.588     ; 1.778      ;
; -2.333 ; lcd_display_address[5]  ; LCD_Display:comb_707|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.588     ; 1.777      ;
; -2.333 ; lcd_display_address[5]  ; LCD_Display:comb_707|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.588     ; 1.777      ;
; -2.330 ; q[5]                    ; LCD_Display:comb_707|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.588     ; 1.774      ;
; -2.330 ; q[22]                   ; LCD_Display:comb_707|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.593     ; 1.769      ;
; -2.328 ; q[19]                   ; LCD_Display:comb_707|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.599     ; 1.761      ;
; -2.325 ; lcd_display_address[18] ; LCD_Display:comb_707|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.593     ; 1.764      ;
; -2.324 ; q[5]                    ; LCD_Display:comb_707|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.588     ; 1.768      ;
; -2.324 ; lcd_display_address[1]  ; LCD_Display:comb_707|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.588     ; 1.768      ;
; -2.323 ; q[1]                    ; LCD_Display:comb_707|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.588     ; 1.767      ;
; -2.323 ; q[23]                   ; LCD_Display:comb_707|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.599     ; 1.756      ;
; -2.323 ; lcd_display_address[1]  ; LCD_Display:comb_707|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.588     ; 1.767      ;
; -2.323 ; lcd_display_address[1]  ; LCD_Display:comb_707|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.588     ; 1.767      ;
; -2.322 ; q[28]                   ; LCD_Display:comb_707|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.597     ; 1.757      ;
; -2.322 ; lcd_display_address[31] ; LCD_Display:comb_707|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.597     ; 1.757      ;
; -2.319 ; lcd_display_address[5]  ; LCD_Display:comb_707|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.588     ; 1.763      ;
; -2.317 ; q[21]                   ; LCD_Display:comb_707|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.582     ; 1.767      ;
+--------+-------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'KEY[1]'                                                                                                                                                                                  ;
+--------+---------------------------------------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                             ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.043 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[16] ; writeIF_ID:comb_43|rt[1]             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.041     ; 3.034      ;
; -2.043 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[16] ; writeIF_ID:comb_43|rs[0]             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.041     ; 3.034      ;
; -2.043 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[16] ; writeIF_ID:comb_43|rs[1]             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.041     ; 3.034      ;
; -1.984 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[21] ; writeIF_ID:comb_43|rt[1]             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.041     ; 2.975      ;
; -1.984 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[21] ; writeIF_ID:comb_43|rs[0]             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.041     ; 2.975      ;
; -1.984 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[21] ; writeIF_ID:comb_43|rs[1]             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.041     ; 2.975      ;
; -1.981 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[16] ; writeIF_ID:comb_43|rs[3]             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.059     ; 2.954      ;
; -1.981 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[16] ; writeIF_ID:comb_43|rt[0]             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.059     ; 2.954      ;
; -1.981 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[16] ; writeIF_ID:comb_43|rt[2]             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.059     ; 2.954      ;
; -1.981 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[16] ; writeIF_ID:comb_43|rt[3]             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.059     ; 2.954      ;
; -1.981 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[16] ; writeIF_ID:comb_43|rt[4]             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.059     ; 2.954      ;
; -1.981 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[16] ; writeIF_ID:comb_43|rs[2]             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.059     ; 2.954      ;
; -1.981 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[16] ; writeIF_ID:comb_43|rs[4]             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.059     ; 2.954      ;
; -1.953 ; writeMem_WB:comb_38|rd_WB[4]                                                          ; regfile32x32:comb_37|regfile[24][0]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.012     ; 2.973      ;
; -1.953 ; writeMem_WB:comb_38|rd_WB[4]                                                          ; regfile32x32:comb_37|regfile[24][20] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.012     ; 2.973      ;
; -1.945 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[22] ; writeIF_ID:comb_43|rt[1]             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.041     ; 2.936      ;
; -1.945 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[22] ; writeIF_ID:comb_43|rs[0]             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.041     ; 2.936      ;
; -1.945 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[22] ; writeIF_ID:comb_43|rs[1]             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.041     ; 2.936      ;
; -1.943 ; writeMem_WB:comb_38|rd_WB[4]                                                          ; regfile32x32:comb_37|regfile[24][16] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.018     ; 2.957      ;
; -1.934 ; writeMem_WB:comb_38|rd_WB[3]                                                          ; regfile32x32:comb_37|regfile[0][2]   ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.010      ; 2.976      ;
; -1.934 ; writeMem_WB:comb_38|rd_WB[3]                                                          ; regfile32x32:comb_37|regfile[0][3]   ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.010      ; 2.976      ;
; -1.934 ; writeMem_WB:comb_38|rd_WB[3]                                                          ; regfile32x32:comb_37|regfile[0][4]   ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.010      ; 2.976      ;
; -1.934 ; writeMem_WB:comb_38|rd_WB[3]                                                          ; regfile32x32:comb_37|regfile[0][14]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.010      ; 2.976      ;
; -1.934 ; writeMem_WB:comb_38|rd_WB[3]                                                          ; regfile32x32:comb_37|regfile[0][27]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.010      ; 2.976      ;
; -1.934 ; writeMem_WB:comb_38|rd_WB[3]                                                          ; regfile32x32:comb_37|regfile[0][28]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.010      ; 2.976      ;
; -1.929 ; writeIF_ID:comb_43|rs[2]                                                              ; regfile32x32:comb_37|data_out_1[10]  ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.015      ; 2.476      ;
; -1.927 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[17] ; writeIF_ID:comb_43|rt[1]             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.041     ; 2.918      ;
; -1.927 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[17] ; writeIF_ID:comb_43|rs[0]             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.041     ; 2.918      ;
; -1.927 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[17] ; writeIF_ID:comb_43|rs[1]             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.041     ; 2.918      ;
; -1.922 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[21] ; writeIF_ID:comb_43|rs[3]             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.059     ; 2.895      ;
; -1.922 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[21] ; writeIF_ID:comb_43|rt[0]             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.059     ; 2.895      ;
; -1.922 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[21] ; writeIF_ID:comb_43|rt[2]             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.059     ; 2.895      ;
; -1.922 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[21] ; writeIF_ID:comb_43|rt[3]             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.059     ; 2.895      ;
; -1.922 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[21] ; writeIF_ID:comb_43|rt[4]             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.059     ; 2.895      ;
; -1.922 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[21] ; writeIF_ID:comb_43|rs[2]             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.059     ; 2.895      ;
; -1.922 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[21] ; writeIF_ID:comb_43|rs[4]             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.059     ; 2.895      ;
; -1.901 ; writeIF_ID:comb_43|rs[2]                                                              ; regfile32x32:comb_37|data_out_1[7]   ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.015      ; 2.448      ;
; -1.897 ; writeMem_WB:comb_38|rd_WB[4]                                                          ; regfile32x32:comb_37|regfile[20][6]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.043     ; 2.886      ;
; -1.897 ; writeMem_WB:comb_38|rd_WB[4]                                                          ; regfile32x32:comb_37|regfile[20][14] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.043     ; 2.886      ;
; -1.897 ; writeMem_WB:comb_38|rd_WB[4]                                                          ; regfile32x32:comb_37|regfile[20][16] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.043     ; 2.886      ;
; -1.897 ; writeMem_WB:comb_38|rd_WB[4]                                                          ; regfile32x32:comb_37|regfile[20][18] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.043     ; 2.886      ;
; -1.897 ; writeMem_WB:comb_38|rd_WB[4]                                                          ; regfile32x32:comb_37|regfile[20][30] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.043     ; 2.886      ;
; -1.893 ; writeMem_WB:comb_38|rd_WB[4]                                                          ; regfile32x32:comb_37|regfile[20][0]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.037     ; 2.888      ;
; -1.893 ; writeMem_WB:comb_38|rd_WB[4]                                                          ; regfile32x32:comb_37|regfile[20][20] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.037     ; 2.888      ;
; -1.893 ; writeMem_WB:comb_38|rd_WB[4]                                                          ; regfile32x32:comb_37|regfile[20][24] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.037     ; 2.888      ;
; -1.889 ; writeMem_WB:comb_38|rd_WB[4]                                                          ; regfile32x32:comb_37|regfile[24][8]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.032     ; 2.889      ;
; -1.889 ; writeMem_WB:comb_38|rd_WB[4]                                                          ; regfile32x32:comb_37|regfile[24][22] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.032     ; 2.889      ;
; -1.887 ; writeMem_WB:comb_38|rd_WB[4]                                                          ; regfile32x32:comb_37|regfile[1][25]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.050     ; 2.869      ;
; -1.884 ; writeMem_WB:comb_38|rd_WB[4]                                                          ; regfile32x32:comb_37|regfile[24][6]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.028     ; 2.888      ;
; -1.884 ; writeMem_WB:comb_38|rd_WB[4]                                                          ; regfile32x32:comb_37|regfile[24][28] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.028     ; 2.888      ;
; -1.883 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[22] ; writeIF_ID:comb_43|rs[3]             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.059     ; 2.856      ;
; -1.883 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[22] ; writeIF_ID:comb_43|rt[0]             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.059     ; 2.856      ;
; -1.883 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[22] ; writeIF_ID:comb_43|rt[2]             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.059     ; 2.856      ;
; -1.883 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[22] ; writeIF_ID:comb_43|rt[3]             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.059     ; 2.856      ;
; -1.883 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[22] ; writeIF_ID:comb_43|rt[4]             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.059     ; 2.856      ;
; -1.883 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[22] ; writeIF_ID:comb_43|rs[2]             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.059     ; 2.856      ;
; -1.883 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[22] ; writeIF_ID:comb_43|rs[4]             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.059     ; 2.856      ;
; -1.880 ; writeMem_WB:comb_38|rd_WB[3]                                                          ; regfile32x32:comb_37|regfile[0][31]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.001      ; 2.913      ;
; -1.879 ; writeMem_WB:comb_38|rd_WB[4]                                                          ; regfile32x32:comb_37|regfile[22][5]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.038     ; 2.873      ;
; -1.879 ; writeMem_WB:comb_38|rd_WB[4]                                                          ; regfile32x32:comb_37|regfile[22][6]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.038     ; 2.873      ;
; -1.879 ; writeMem_WB:comb_38|rd_WB[4]                                                          ; regfile32x32:comb_37|regfile[22][7]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.038     ; 2.873      ;
; -1.879 ; writeMem_WB:comb_38|rd_WB[4]                                                          ; regfile32x32:comb_37|regfile[22][13] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.038     ; 2.873      ;
; -1.879 ; writeMem_WB:comb_38|rd_WB[4]                                                          ; regfile32x32:comb_37|regfile[22][14] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.038     ; 2.873      ;
; -1.879 ; writeMem_WB:comb_38|rd_WB[4]                                                          ; regfile32x32:comb_37|regfile[22][16] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.038     ; 2.873      ;
; -1.879 ; writeMem_WB:comb_38|rd_WB[4]                                                          ; regfile32x32:comb_37|regfile[22][20] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.038     ; 2.873      ;
; -1.879 ; writeMem_WB:comb_38|rd_WB[4]                                                          ; regfile32x32:comb_37|regfile[22][26] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.038     ; 2.873      ;
; -1.879 ; writeMem_WB:comb_38|rd_WB[4]                                                          ; regfile32x32:comb_37|regfile[22][28] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.038     ; 2.873      ;
; -1.879 ; writeMem_WB:comb_38|rd_WB[4]                                                          ; regfile32x32:comb_37|regfile[22][30] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.038     ; 2.873      ;
; -1.878 ; writeIF_ID:comb_43|rs[3]                                                              ; regfile32x32:comb_37|data_out_1[10]  ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.015      ; 2.425      ;
; -1.875 ; writeMem_WB:comb_38|rd_WB[3]                                                          ; regfile32x32:comb_37|regfile[0][0]   ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.009      ; 2.916      ;
; -1.875 ; writeMem_WB:comb_38|rd_WB[3]                                                          ; regfile32x32:comb_37|regfile[0][1]   ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.009      ; 2.916      ;
; -1.875 ; writeMem_WB:comb_38|rd_WB[3]                                                          ; regfile32x32:comb_37|regfile[0][12]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.009      ; 2.916      ;
; -1.870 ; writeMem_WB:comb_38|rd_WB[4]                                                          ; regfile32x32:comb_37|regfile[24][12] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.032     ; 2.870      ;
; -1.870 ; writeMem_WB:comb_38|rd_WB[4]                                                          ; regfile32x32:comb_37|regfile[24][18] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.032     ; 2.870      ;
; -1.870 ; writeMem_WB:comb_38|rd_WB[4]                                                          ; regfile32x32:comb_37|regfile[24][23] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.032     ; 2.870      ;
; -1.870 ; writeMem_WB:comb_38|rd_WB[4]                                                          ; regfile32x32:comb_37|regfile[24][26] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.032     ; 2.870      ;
; -1.870 ; writeMem_WB:comb_38|rd_WB[4]                                                          ; regfile32x32:comb_37|regfile[24][29] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.032     ; 2.870      ;
; -1.865 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[17] ; writeIF_ID:comb_43|rs[3]             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.059     ; 2.838      ;
; -1.865 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[17] ; writeIF_ID:comb_43|rt[0]             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.059     ; 2.838      ;
; -1.865 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[17] ; writeIF_ID:comb_43|rt[2]             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.059     ; 2.838      ;
; -1.865 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[17] ; writeIF_ID:comb_43|rt[3]             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.059     ; 2.838      ;
; -1.865 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[17] ; writeIF_ID:comb_43|rt[4]             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.059     ; 2.838      ;
; -1.865 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[17] ; writeIF_ID:comb_43|rs[2]             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.059     ; 2.838      ;
; -1.865 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[17] ; writeIF_ID:comb_43|rs[4]             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.059     ; 2.838      ;
; -1.858 ; writeMem_WB:comb_38|rd_WB[2]                                                          ; regfile32x32:comb_37|regfile[0][2]   ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.010      ; 2.900      ;
; -1.858 ; writeMem_WB:comb_38|rd_WB[2]                                                          ; regfile32x32:comb_37|regfile[0][3]   ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.010      ; 2.900      ;
; -1.858 ; writeMem_WB:comb_38|rd_WB[2]                                                          ; regfile32x32:comb_37|regfile[0][4]   ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.010      ; 2.900      ;
; -1.858 ; writeMem_WB:comb_38|rd_WB[2]                                                          ; regfile32x32:comb_37|regfile[0][14]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.010      ; 2.900      ;
; -1.858 ; writeMem_WB:comb_38|rd_WB[2]                                                          ; regfile32x32:comb_37|regfile[0][27]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.010      ; 2.900      ;
; -1.858 ; writeMem_WB:comb_38|rd_WB[2]                                                          ; regfile32x32:comb_37|regfile[0][28]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.010      ; 2.900      ;
; -1.858 ; writeIF_ID:comb_43|rs[1]                                                              ; regfile32x32:comb_37|data_out_1[11]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.006     ; 2.384      ;
; -1.849 ; writeIF_ID:comb_43|rs[1]                                                              ; regfile32x32:comb_37|data_out_1[3]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.014     ; 2.367      ;
; -1.845 ; regfile32x32:comb_37|regfile[22][10]                                                  ; regfile32x32:comb_37|data_out_1[10]  ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.009      ; 2.386      ;
; -1.839 ; regfile32x32:comb_37|regfile[18][10]                                                  ; regfile32x32:comb_37|data_out_1[10]  ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.009      ; 2.380      ;
; -1.838 ; writeIF_ID:comb_43|rs[2]                                                              ; regfile32x32:comb_37|data_out_1[21]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.017     ; 2.353      ;
; -1.836 ; writeIF_ID:comb_43|rt[3]                                                              ; regfile32x32:comb_37|data_out_2[19]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.024     ; 2.344      ;
; -1.836 ; writeIF_ID:comb_43|rt[3]                                                              ; regfile32x32:comb_37|data_out_2[26]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.009     ; 2.359      ;
; -1.836 ; writeIF_ID:comb_43|rt[2]                                                              ; regfile32x32:comb_37|data_out_2[26]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.009     ; 2.359      ;
; -1.829 ; writeMem_WB:comb_38|rd_WB[4]                                                          ; regfile32x32:comb_37|regfile[24][1]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.008     ; 2.853      ;
; -1.829 ; writeMem_WB:comb_38|rd_WB[4]                                                          ; regfile32x32:comb_37|regfile[24][5]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.008     ; 2.853      ;
+--------+---------------------------------------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:comb_3|clock_1Mhz_reg'                                                                                                                                  ;
+-------+---------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.432 ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.600      ;
; 0.507 ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.525      ;
; 0.508 ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.524      ;
; 0.509 ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.523      ;
; 0.623 ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.409      ;
; 0.625 ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.407      ;
; 0.625 ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.407      ;
; 0.625 ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.407      ;
; 0.665 ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+---------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:comb_3|clock_1Khz_reg'                                                                                                                                ;
+-------+--------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.504 ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.528      ;
; 0.513 ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.519      ;
; 0.514 ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.518      ;
; 0.515 ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.517      ;
; 0.629 ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.403      ;
; 0.629 ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.403      ;
; 0.634 ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.398      ;
; 0.634 ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.398      ;
; 0.665 ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+--------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:comb_3|clock_100Khz_reg'                                                                                                                                  ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.508 ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.524      ;
; 0.512 ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.520      ;
; 0.516 ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.516      ;
; 0.517 ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.515      ;
; 0.632 ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.400      ;
; 0.635 ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.397      ;
; 0.635 ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.397      ;
; 0.636 ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.396      ;
; 0.665 ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:comb_3|clock_100hz_reg'                                                                                                                               ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.510 ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.522      ;
; 0.510 ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.522      ;
; 0.516 ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.516      ;
; 0.518 ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.514      ;
; 0.632 ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.400      ;
; 0.632 ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.400      ;
; 0.633 ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.399      ;
; 0.634 ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.398      ;
; 0.665 ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:comb_3|clock_10Khz_reg'                                                                                                                               ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.510 ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.522      ;
; 0.511 ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.521      ;
; 0.516 ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.516      ;
; 0.517 ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.515      ;
; 0.632 ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.400      ;
; 0.633 ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.399      ;
; 0.634 ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.398      ;
; 0.634 ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.398      ;
; 0.665 ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:comb_3|clock_10Hz_reg'                                                                                                                            ;
+-------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.512 ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.520      ;
; 0.517 ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.515      ;
; 0.517 ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.515      ;
; 0.519 ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.513      ;
; 0.553 ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.479      ;
; 0.555 ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.477      ;
; 0.635 ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.397      ;
; 0.637 ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.395      ;
; 0.665 ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                                                                                         ;
+--------+-------------------------------------------------+-------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                         ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+-------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -0.089 ; clk_div:comb_3|clock_10Hz_int                   ; clk_div:comb_3|clock_10Hz_reg                   ; clk_div:comb_3|clock_100hz_reg  ; CLOCK_50    ; 0.000        ; 0.333      ; 0.396      ;
; -0.077 ; clk_div:comb_3|clock_10Khz_int                  ; clk_div:comb_3|clock_10Khz_reg                  ; clk_div:comb_3|clock_100Khz_reg ; CLOCK_50    ; 0.000        ; 0.315      ; 0.390      ;
; -0.026 ; clk_div:comb_3|clock_100hz_int                  ; clk_div:comb_3|clock_100hz_reg                  ; clk_div:comb_3|clock_1Khz_reg   ; CLOCK_50    ; 0.000        ; 0.263      ; 0.389      ;
; 0.003  ; clk_div:comb_3|clock_1Hz_int                    ; clk_div:comb_3|clock_1Hz_reg                    ; clk_div:comb_3|clock_10Hz_reg   ; CLOCK_50    ; 0.000        ; 0.240      ; 0.395      ;
; 0.028  ; clk_div:comb_3|clock_100Khz_int                 ; clk_div:comb_3|clock_100Khz_reg                 ; clk_div:comb_3|clock_1Mhz_reg   ; CLOCK_50    ; 0.000        ; 0.289      ; 0.469      ;
; 0.046  ; clk_div:comb_3|clock_1Khz_int                   ; clk_div:comb_3|clock_1Khz_reg                   ; clk_div:comb_3|clock_10Khz_reg  ; CLOCK_50    ; 0.000        ; 0.199      ; 0.397      ;
; 0.215  ; LCD_Display:comb_707|state.DROP_LCD_EN          ; LCD_Display:comb_707|state.DROP_LCD_EN          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:comb_707|next_command.RESET2        ; LCD_Display:comb_707|next_command.RESET2        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:comb_707|next_command.RESET3        ; LCD_Display:comb_707|next_command.RESET3        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:comb_707|next_command.FUNC_SET      ; LCD_Display:comb_707|next_command.FUNC_SET      ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:comb_707|next_command.DISPLAY_OFF   ; LCD_Display:comb_707|next_command.DISPLAY_OFF   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:comb_707|next_command.DISPLAY_CLEAR ; LCD_Display:comb_707|next_command.DISPLAY_CLEAR ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:comb_707|next_command.DISPLAY_ON    ; LCD_Display:comb_707|next_command.DISPLAY_ON    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:comb_707|next_command.MODE_SET      ; LCD_Display:comb_707|next_command.MODE_SET      ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:comb_707|LCD_EN                     ; LCD_Display:comb_707|LCD_EN                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:comb_707|LCD_RS                     ; LCD_Display:comb_707|LCD_RS                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:comb_707|DATA_BUS_VALUE[1]          ; LCD_Display:comb_707|DATA_BUS_VALUE[1]          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:comb_707|DATA_BUS_VALUE[7]          ; LCD_Display:comb_707|DATA_BUS_VALUE[7]          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.239  ; clk_div:comb_3|clock_1Mhz_int                   ; clk_div:comb_3|clock_1Mhz_reg                   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.391      ;
; 0.239  ; LCD_Display:comb_707|next_command.RESET3        ; LCD_Display:comb_707|state.RESET3               ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.391      ;
; 0.239  ; LCD_Display:comb_707|next_command.FUNC_SET      ; LCD_Display:comb_707|state.FUNC_SET             ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.391      ;
; 0.242  ; LCD_Display:comb_707|state.Print_String         ; LCD_Display:comb_707|next_command.LINE2         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.394      ;
; 0.246  ; LCD_Display:comb_707|next_command.DISPLAY_ON    ; LCD_Display:comb_707|state.DISPLAY_ON           ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.398      ;
; 0.247  ; LCD_Display:comb_707|CLK_COUNT_400HZ[19]        ; LCD_Display:comb_707|CLK_COUNT_400HZ[19]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.399      ;
; 0.249  ; clk_div:comb_3|count_1Mhz[6]                    ; clk_div:comb_3|count_1Mhz[6]                    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.401      ;
; 0.250  ; clk_div:comb_3|count_1Mhz[6]                    ; clk_div:comb_3|clock_1Mhz_int                   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.402      ;
; 0.252  ; LCD_Display:comb_707|state.DISPLAY_CLEAR        ; LCD_Display:comb_707|next_command.DISPLAY_ON    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.404      ;
; 0.304  ; clk_div:comb_3|count_1Mhz[5]                    ; clk_div:comb_3|clock_1Mhz_int                   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.456      ;
; 0.315  ; LCD_Display:comb_707|next_command.DISPLAY_CLEAR ; LCD_Display:comb_707|state.DISPLAY_CLEAR        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.467      ;
; 0.319  ; LCD_Display:comb_707|next_command.LINE2         ; LCD_Display:comb_707|state.LINE2                ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.471      ;
; 0.320  ; LCD_Display:comb_707|next_command.MODE_SET      ; LCD_Display:comb_707|state.MODE_SET             ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.472      ;
; 0.324  ; LCD_Display:comb_707|next_command.RETURN_HOME   ; LCD_Display:comb_707|state.RETURN_HOME          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.476      ;
; 0.354  ; LCD_Display:comb_707|CLK_COUNT_400HZ[1]         ; LCD_Display:comb_707|CLK_COUNT_400HZ[1]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.506      ;
; 0.356  ; clk_div:comb_3|count_1Mhz[2]                    ; clk_div:comb_3|count_1Mhz[2]                    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.508      ;
; 0.356  ; LCD_Display:comb_707|CLK_COUNT_400HZ[3]         ; LCD_Display:comb_707|CLK_COUNT_400HZ[3]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.508      ;
; 0.357  ; LCD_Display:comb_707|CLK_COUNT_400HZ[10]        ; LCD_Display:comb_707|CLK_COUNT_400HZ[10]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.509      ;
; 0.358  ; LCD_Display:comb_707|CLK_COUNT_400HZ[5]         ; LCD_Display:comb_707|CLK_COUNT_400HZ[5]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.363  ; LCD_Display:comb_707|CLK_COUNT_400HZ[11]        ; LCD_Display:comb_707|CLK_COUNT_400HZ[11]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.515      ;
; 0.363  ; LCD_Display:comb_707|next_command.DISPLAY_OFF   ; LCD_Display:comb_707|state.DISPLAY_OFF          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.515      ;
; 0.365  ; LCD_Display:comb_707|CLK_COUNT_400HZ[0]         ; LCD_Display:comb_707|CLK_COUNT_400HZ[0]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.517      ;
; 0.365  ; LCD_Display:comb_707|CLK_COUNT_400HZ[7]         ; LCD_Display:comb_707|CLK_COUNT_400HZ[7]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.517      ;
; 0.365  ; LCD_Display:comb_707|CLK_COUNT_400HZ[8]         ; LCD_Display:comb_707|CLK_COUNT_400HZ[8]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.517      ;
; 0.365  ; LCD_Display:comb_707|CLK_COUNT_400HZ[9]         ; LCD_Display:comb_707|CLK_COUNT_400HZ[9]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.517      ;
; 0.365  ; LCD_Display:comb_707|state.DISPLAY_OFF          ; LCD_Display:comb_707|next_command.DISPLAY_CLEAR ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.517      ;
; 0.366  ; clk_div:comb_3|count_1Mhz[4]                    ; clk_div:comb_3|count_1Mhz[4]                    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.518      ;
; 0.367  ; LCD_Display:comb_707|CLK_COUNT_400HZ[12]        ; LCD_Display:comb_707|CLK_COUNT_400HZ[12]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.519      ;
; 0.368  ; LCD_Display:comb_707|CLK_COUNT_400HZ[14]        ; LCD_Display:comb_707|CLK_COUNT_400HZ[14]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.520      ;
; 0.368  ; LCD_Display:comb_707|CLK_COUNT_400HZ[17]        ; LCD_Display:comb_707|CLK_COUNT_400HZ[17]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.520      ;
; 0.368  ; clk_div:comb_3|count_1Mhz[4]                    ; clk_div:comb_3|clock_1Mhz_int                   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.520      ;
; 0.371  ; LCD_Display:comb_707|CLK_COUNT_400HZ[2]         ; LCD_Display:comb_707|CLK_COUNT_400HZ[2]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; LCD_Display:comb_707|CLK_COUNT_400HZ[18]        ; LCD_Display:comb_707|CLK_COUNT_400HZ[18]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.372  ; LCD_Display:comb_707|CLK_COUNT_400HZ[4]         ; LCD_Display:comb_707|CLK_COUNT_400HZ[4]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; LCD_Display:comb_707|state.HOLD                 ; LCD_Display:comb_707|state.MODE_SET             ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; -0.001     ; 0.523      ;
; 0.374  ; LCD_Display:comb_707|CLK_COUNT_400HZ[6]         ; LCD_Display:comb_707|CLK_COUNT_400HZ[6]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.526      ;
; 0.376  ; LCD_Display:comb_707|next_command.Print_String  ; LCD_Display:comb_707|state.Print_String         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.528      ;
; 0.377  ; LCD_Display:comb_707|CLK_COUNT_400HZ[13]        ; LCD_Display:comb_707|CLK_COUNT_400HZ[13]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.529      ;
; 0.378  ; clk_div:comb_3|count_1Mhz[0]                    ; clk_div:comb_3|count_1Mhz[0]                    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.378  ; clk_div:comb_3|count_1Mhz[1]                    ; clk_div:comb_3|count_1Mhz[1]                    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.378  ; LCD_Display:comb_707|CLK_COUNT_400HZ[15]        ; LCD_Display:comb_707|CLK_COUNT_400HZ[15]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.378  ; LCD_Display:comb_707|CLK_COUNT_400HZ[16]        ; LCD_Display:comb_707|CLK_COUNT_400HZ[16]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.378  ; LCD_Display:comb_707|state.FUNC_SET             ; LCD_Display:comb_707|next_command.DISPLAY_OFF   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.378  ; LCD_Display:comb_707|state.LINE2                ; LCD_Display:comb_707|DATA_BUS_VALUE[7]          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.380  ; clk_div:comb_3|count_1Mhz[3]                    ; clk_div:comb_3|count_1Mhz[3]                    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.532      ;
; 0.380  ; clk_div:comb_3|count_1Mhz[5]                    ; clk_div:comb_3|count_1Mhz[5]                    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.532      ;
; 0.380  ; LCD_Display:comb_707|state.RETURN_HOME          ; LCD_Display:comb_707|next_command.Print_String  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.532      ;
; 0.380  ; LCD_Display:comb_707|state.RETURN_HOME          ; LCD_Display:comb_707|DATA_BUS_VALUE[7]          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.532      ;
; 0.380  ; LCD_Display:comb_707|state.HOLD                 ; LCD_Display:comb_707|state.Print_String         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; -0.001     ; 0.531      ;
; 0.382  ; LCD_Display:comb_707|state.RESET3               ; LCD_Display:comb_707|next_command.FUNC_SET      ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.534      ;
; 0.383  ; LCD_Display:comb_707|state.HOLD                 ; LCD_Display:comb_707|state.LINE2                ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; -0.001     ; 0.534      ;
; 0.384  ; LCD_Display:comb_707|state.HOLD                 ; LCD_Display:comb_707|state.DROP_LCD_EN          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; -0.001     ; 0.535      ;
; 0.385  ; LCD_Display:comb_707|state.HOLD                 ; LCD_Display:comb_707|next_command.RESET2        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.537      ;
; 0.385  ; LCD_Display:comb_707|state.HOLD                 ; LCD_Display:comb_707|state.RETURN_HOME          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; -0.001     ; 0.536      ;
; 0.386  ; LCD_Display:comb_707|state.HOLD                 ; LCD_Display:comb_707|next_command.MODE_SET      ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; -0.001     ; 0.537      ;
; 0.386  ; LCD_Display:comb_707|state.HOLD                 ; LCD_Display:comb_707|LCD_EN                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; -0.001     ; 0.537      ;
; 0.386  ; LCD_Display:comb_707|state.HOLD                 ; LCD_Display:comb_707|LCD_RS                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; -0.001     ; 0.537      ;
; 0.390  ; LCD_Display:comb_707|state.DROP_LCD_EN          ; LCD_Display:comb_707|DATA_BUS_VALUE[7]          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.542      ;
; 0.392  ; LCD_Display:comb_707|state.Print_String         ; LCD_Display:comb_707|next_command.Print_String  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.544      ;
; 0.393  ; LCD_Display:comb_707|state.HOLD                 ; LCD_Display:comb_707|next_command.RESET3        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.545      ;
; 0.397  ; LCD_Display:comb_707|CHAR_COUNT[1]              ; LCD_Display:comb_707|CHAR_COUNT[1]              ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.549      ;
; 0.398  ; LCD_Display:comb_707|CHAR_COUNT[2]              ; LCD_Display:comb_707|CHAR_COUNT[2]              ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.550      ;
; 0.398  ; LCD_Display:comb_707|CHAR_COUNT[0]              ; LCD_Display:comb_707|CHAR_COUNT[0]              ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.550      ;
; 0.398  ; LCD_Display:comb_707|state.HOLD                 ; LCD_Display:comb_707|next_command.DISPLAY_CLEAR ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.550      ;
; 0.398  ; LCD_Display:comb_707|state.HOLD                 ; LCD_Display:comb_707|state.DISPLAY_CLEAR        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.550      ;
; 0.399  ; LCD_Display:comb_707|CHAR_COUNT[4]              ; LCD_Display:comb_707|CHAR_COUNT[4]              ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.551      ;
; 0.399  ; LCD_Display:comb_707|state.HOLD                 ; LCD_Display:comb_707|state.DISPLAY_OFF          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.551      ;
; 0.452  ; LCD_Display:comb_707|state.RESET1               ; LCD_Display:comb_707|next_command.RESET2        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.003      ; 0.607      ;
; 0.453  ; LCD_Display:comb_707|CHAR_COUNT[3]              ; LCD_Display:comb_707|CHAR_COUNT[3]              ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.605      ;
; 0.453  ; LCD_Display:comb_707|state.DROP_LCD_EN          ; LCD_Display:comb_707|next_command.FUNC_SET      ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.001      ; 0.606      ;
; 0.458  ; LCD_Display:comb_707|state.DROP_LCD_EN          ; LCD_Display:comb_707|next_command.DISPLAY_OFF   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.001      ; 0.611      ;
; 0.459  ; LCD_Display:comb_707|DATA_BUS_VALUE[6]          ; LCD_Display:comb_707|DATA_BUS_VALUE[6]          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.611      ;
; 0.462  ; LCD_Display:comb_707|state.DROP_LCD_EN          ; LCD_Display:comb_707|next_command.MODE_SET      ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.614      ;
; 0.462  ; LCD_Display:comb_707|state.DROP_LCD_EN          ; LCD_Display:comb_707|LCD_EN                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.614      ;
; 0.463  ; LCD_Display:comb_707|state.DROP_LCD_EN          ; LCD_Display:comb_707|LCD_RS                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.615      ;
; 0.473  ; LCD_Display:comb_707|state.Print_String         ; LCD_Display:comb_707|next_command.RETURN_HOME   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.625      ;
; 0.474  ; LCD_Display:comb_707|CLK_COUNT_400HZ[12]        ; LCD_Display:comb_707|CLK_400HZ_Enable           ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.626      ;
; 0.475  ; LCD_Display:comb_707|state.Print_String         ; LCD_Display:comb_707|LCD_RS                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.627      ;
; 0.494  ; LCD_Display:comb_707|CLK_COUNT_400HZ[3]         ; LCD_Display:comb_707|CLK_COUNT_400HZ[4]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.646      ;
; 0.495  ; LCD_Display:comb_707|CLK_COUNT_400HZ[10]        ; LCD_Display:comb_707|CLK_COUNT_400HZ[11]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.647      ;
; 0.496  ; LCD_Display:comb_707|CLK_COUNT_400HZ[5]         ; LCD_Display:comb_707|CLK_COUNT_400HZ[6]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.648      ;
; 0.501  ; LCD_Display:comb_707|CLK_COUNT_400HZ[11]        ; LCD_Display:comb_707|CLK_COUNT_400HZ[12]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.653      ;
+--------+-------------------------------------------------+-------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'KEY[1]'                                                                                                                                                                                                                                                           ;
+-------+---------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                             ; To Node                                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; regfile32x32:comb_37|clock_enable                                                     ; regfile32x32:comb_37|clock_enable                                                                             ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.322 ; writeID_EX:comb_42|exec_rd[1]                                                         ; writeEX_MEM:comb_40|rd_mem[1]                                                                                 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.474      ;
; 0.325 ; writeEX_MEM:comb_40|mem_addr[0]                                                       ; writeMem_WB:comb_38|d2_WB[0]                                                                                  ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.002     ; 0.475      ;
; 0.340 ; writeMem_WB:comb_38|d2_WB[28]                                                         ; regfile32x32:comb_37|regfile[21][28]                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.002      ; 0.494      ;
; 0.360 ; writeIF_ID:comb_43|rd[2]                                                              ; writeID_EX:comb_42|exec_rd[2]                                                                                 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.512      ;
; 0.375 ; writeEX_MEM:comb_40|rd_mem[4]                                                         ; writeMem_WB:comb_38|rd_WB[4]                                                                                  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.527      ;
; 0.379 ; writeID_EX:comb_42|exec_rd[3]                                                         ; writeEX_MEM:comb_40|rd_mem[3]                                                                                 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.531      ;
; 0.389 ; writeID_EX:comb_42|exec_rd[4]                                                         ; writeEX_MEM:comb_40|rd_mem[4]                                                                                 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.541      ;
; 0.390 ; writeIF_ID:comb_43|rd[3]                                                              ; writeID_EX:comb_42|exec_rd[3]                                                                                 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.542      ;
; 0.398 ; writeEX_MEM:comb_40|mem_addr[10]                                                      ; writeMem_WB:comb_38|d2_WB[10]                                                                                 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.001      ; 0.551      ;
; 0.400 ; writeEX_MEM:comb_40|mem_addr[19]                                                      ; writeMem_WB:comb_38|d2_WB[19]                                                                                 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.001      ; 0.553      ;
; 0.404 ; pc[31]                                                                                ; pc[31]                                                                                                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.556      ;
; 0.407 ; writeEX_MEM:comb_40|mem_addr[31]                                                      ; writeMem_WB:comb_38|d2_WB[31]                                                                                 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.001      ; 0.560      ;
; 0.413 ; pc[4]                                                                                 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|ram_block1a0~porta_address_reg4 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.061      ; 0.612      ;
; 0.415 ; pc[3]                                                                                 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|ram_block1a0~porta_address_reg3 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.061      ; 0.614      ;
; 0.416 ; writeID_EX:comb_42|exec_rd[0]                                                         ; writeEX_MEM:comb_40|rd_mem[0]                                                                                 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.568      ;
; 0.419 ; pc[2]                                                                                 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|ram_block1a0~porta_address_reg2 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.061      ; 0.618      ;
; 0.429 ; writeEX_MEM:comb_40|mem_addr[27]                                                      ; writeMem_WB:comb_38|d2_WB[27]                                                                                 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.002      ; 0.583      ;
; 0.434 ; writeEX_MEM:comb_40|mem_addr[4]                                                       ; writeMem_WB:comb_38|d2_WB[4]                                                                                  ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.002     ; 0.584      ;
; 0.439 ; writeID_EX:comb_42|exec_data_2[28]                                                    ; writeEX_MEM:comb_40|mem_addr[28]                                                                              ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.001     ; 0.590      ;
; 0.442 ; writeID_EX:comb_42|exec_data_2[27]                                                    ; writeEX_MEM:comb_40|mem_addr[27]                                                                              ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.001     ; 0.593      ;
; 0.443 ; writeID_EX:comb_42|exec_data_1[2]                                                     ; writeEX_MEM:comb_40|mem_addr[2]                                                                               ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.001     ; 0.594      ;
; 0.444 ; writeID_EX:comb_42|exec_data_2[9]                                                     ; writeEX_MEM:comb_40|mem_addr[9]                                                                               ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.001     ; 0.595      ;
; 0.444 ; writeID_EX:comb_42|exec_data_2[11]                                                    ; writeEX_MEM:comb_40|mem_addr[11]                                                                              ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.001     ; 0.595      ;
; 0.444 ; writeID_EX:comb_42|exec_data_2[12]                                                    ; writeEX_MEM:comb_40|mem_addr[12]                                                                              ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.001     ; 0.595      ;
; 0.446 ; writeID_EX:comb_42|exec_data_2[4]                                                     ; writeEX_MEM:comb_40|mem_addr[4]                                                                               ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.001     ; 0.597      ;
; 0.446 ; writeID_EX:comb_42|exec_data_2[21]                                                    ; writeEX_MEM:comb_40|mem_addr[21]                                                                              ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.001     ; 0.597      ;
; 0.452 ; writeIF_ID:comb_43|rd[4]                                                              ; writeID_EX:comb_42|exec_rd[4]                                                                                 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.604      ;
; 0.453 ; writeMem_WB:comb_38|d2_WB[2]                                                          ; regfile32x32:comb_37|regfile[4][2]                                                                            ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.605      ;
; 0.453 ; writeID_EX:comb_42|exec_data_1[18]                                                    ; writeEX_MEM:comb_40|mem_addr[18]                                                                              ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.001     ; 0.604      ;
; 0.453 ; writeID_EX:comb_42|exec_data_2[29]                                                    ; writeEX_MEM:comb_40|mem_addr[29]                                                                              ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.001     ; 0.604      ;
; 0.454 ; writeID_EX:comb_42|exec_data_2[5]                                                     ; writeEX_MEM:comb_40|mem_addr[5]                                                                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.002      ; 0.608      ;
; 0.455 ; writeID_EX:comb_42|exec_data_2[13]                                                    ; writeEX_MEM:comb_40|mem_addr[13]                                                                              ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.001     ; 0.606      ;
; 0.456 ; writeID_EX:comb_42|exec_data_2[10]                                                    ; writeEX_MEM:comb_40|mem_addr[10]                                                                              ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.001     ; 0.607      ;
; 0.456 ; writeID_EX:comb_42|exec_data_2[2]                                                     ; writeEX_MEM:comb_40|mem_addr[2]                                                                               ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.001     ; 0.607      ;
; 0.459 ; writeEX_MEM:comb_40|mem_addr[21]                                                      ; writeMem_WB:comb_38|d2_WB[21]                                                                                 ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.004     ; 0.607      ;
; 0.465 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[1]  ; q[1]                                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.043     ; 0.574      ;
; 0.469 ; writeID_EX:comb_42|exec_rd[2]                                                         ; writeEX_MEM:comb_40|rd_mem[2]                                                                                 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.621      ;
; 0.486 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[30] ; q[30]                                                                                                         ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.044     ; 0.594      ;
; 0.488 ; writeMem_WB:comb_38|d2_WB[14]                                                         ; regfile32x32:comb_37|regfile[6][14]                                                                           ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.640      ;
; 0.489 ; writeMem_WB:comb_38|d2_WB[21]                                                         ; regfile32x32:comb_37|regfile[22][21]                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.641      ;
; 0.494 ; writeEX_MEM:comb_40|mem_addr[6]                                                       ; writeMem_WB:comb_38|d2_WB[6]                                                                                  ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.002     ; 0.644      ;
; 0.509 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[4]  ; q[4]                                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.044     ; 0.617      ;
; 0.509 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[26] ; q[26]                                                                                                         ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.044     ; 0.617      ;
; 0.511 ; writeEX_MEM:comb_40|mem_addr[15]                                                      ; writeMem_WB:comb_38|d2_WB[15]                                                                                 ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.004     ; 0.659      ;
; 0.519 ; writeEX_MEM:comb_40|mem_addr[13]                                                      ; writeMem_WB:comb_38|d2_WB[13]                                                                                 ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.001     ; 0.670      ;
; 0.534 ; writeEX_MEM:comb_40|mem_addr[7]                                                       ; writeMem_WB:comb_38|d2_WB[7]                                                                                  ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.004     ; 0.682      ;
; 0.534 ; writeID_EX:comb_42|exec_data_2[31]                                                    ; writeEX_MEM:comb_40|mem_addr[31]                                                                              ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.004     ; 0.682      ;
; 0.536 ; writeID_EX:comb_42|exec_data_1[26]                                                    ; writeEX_MEM:comb_40|mem_addr[26]                                                                              ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.001     ; 0.687      ;
; 0.538 ; writeEX_MEM:comb_40|mem_addr[26]                                                      ; writeMem_WB:comb_38|d2_WB[26]                                                                                 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.004      ; 0.694      ;
; 0.542 ; writeID_EX:comb_42|exec_data_1[3]                                                     ; writeEX_MEM:comb_40|mem_addr[3]                                                                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.004      ; 0.698      ;
; 0.543 ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[27] ; q[27]                                                                                                         ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.039     ; 0.656      ;
; 0.544 ; writeMem_WB:comb_38|d2_WB[1]                                                          ; regfile32x32:comb_37|regfile[2][1]                                                                            ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.696      ;
; 0.544 ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[25] ; q[25]                                                                                                         ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.043     ; 0.653      ;
; 0.545 ; writeID_EX:comb_42|exec_data_1[1]                                                     ; writeEX_MEM:comb_40|mem_addr[1]                                                                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.004      ; 0.701      ;
; 0.545 ; writeID_EX:comb_42|exec_data_1[14]                                                    ; writeEX_MEM:comb_40|mem_addr[14]                                                                              ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.004      ; 0.701      ;
; 0.547 ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[3]  ; q[3]                                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.043     ; 0.656      ;
; 0.547 ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[22] ; q[22]                                                                                                         ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.043     ; 0.656      ;
; 0.551 ; writeEX_MEM:comb_40|mem_addr[1]                                                       ; writeMem_WB:comb_38|d2_WB[1]                                                                                  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.004      ; 0.707      ;
; 0.551 ; writeID_EX:comb_42|exec_data_2[8]                                                     ; writeEX_MEM:comb_40|mem_addr[8]                                                                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.004      ; 0.707      ;
; 0.556 ; writeID_EX:comb_42|exec_data_2[15]                                                    ; writeEX_MEM:comb_40|mem_addr[15]                                                                              ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.004      ; 0.712      ;
; 0.556 ; writeID_EX:comb_42|exec_data_1[4]                                                     ; writeEX_MEM:comb_40|mem_addr[4]                                                                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.004      ; 0.712      ;
; 0.558 ; writeID_EX:comb_42|exec_data_1[12]                                                    ; writeEX_MEM:comb_40|mem_addr[12]                                                                              ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.004      ; 0.714      ;
; 0.559 ; writeID_EX:comb_42|exec_data_2[3]                                                     ; writeEX_MEM:comb_40|mem_addr[3]                                                                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.004      ; 0.715      ;
; 0.562 ; writeID_EX:comb_42|exec_data_1[27]                                                    ; writeEX_MEM:comb_40|mem_addr[27]                                                                              ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.002     ; 0.712      ;
; 0.564 ; writeID_EX:comb_42|exec_data_2[6]                                                     ; writeEX_MEM:comb_40|mem_addr[6]                                                                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.002      ; 0.718      ;
; 0.564 ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[29] ; q[29]                                                                                                         ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.043     ; 0.673      ;
; 0.567 ; writeID_EX:comb_42|exec_data_1[13]                                                    ; writeEX_MEM:comb_40|mem_addr[13]                                                                              ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.001      ; 0.720      ;
; 0.568 ; writeID_EX:comb_42|exec_data_2[26]                                                    ; writeEX_MEM:comb_40|mem_addr[26]                                                                              ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.002     ; 0.718      ;
; 0.568 ; writeID_EX:comb_42|exec_data_1[15]                                                    ; writeEX_MEM:comb_40|mem_addr[15]                                                                              ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.002      ; 0.722      ;
; 0.570 ; regfile32x32:comb_37|regfile[16][4]                                                   ; regfile32x32:comb_37|regfile[16][4]                                                                           ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.722      ;
; 0.571 ; writeMem_WB:comb_38|d2_WB[26]                                                         ; regfile32x32:comb_37|regfile[12][26]                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.723      ;
; 0.571 ; writeID_EX:comb_42|exec_data_1[5]                                                     ; writeEX_MEM:comb_40|mem_addr[5]                                                                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.001      ; 0.724      ;
; 0.572 ; writeEX_MEM:comb_40|mem_addr[11]                                                      ; writeMem_WB:comb_38|d2_WB[11]                                                                                 ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.002     ; 0.722      ;
; 0.572 ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[4]  ; q[4]                                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.049     ; 0.675      ;
; 0.577 ; writeID_EX:comb_42|exec_data_2[28]                                                    ; writeEX_MEM:comb_40|mem_addr[29]                                                                              ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.001     ; 0.728      ;
; 0.578 ; writeID_EX:comb_42|exec_data_2[1]                                                     ; writeEX_MEM:comb_40|mem_addr[1]                                                                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.002      ; 0.732      ;
; 0.579 ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[26] ; q[26]                                                                                                         ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.049     ; 0.682      ;
; 0.580 ; writeEX_MEM:comb_40|mem_addr[3]                                                       ; writeMem_WB:comb_38|d2_WB[3]                                                                                  ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.002     ; 0.730      ;
; 0.580 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[9]  ; q[9]                                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.049     ; 0.683      ;
; 0.580 ; writeID_EX:comb_42|exec_data_2[27]                                                    ; writeEX_MEM:comb_40|mem_addr[28]                                                                              ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.001     ; 0.731      ;
; 0.581 ; writeID_EX:comb_42|exec_data_2[16]                                                    ; writeEX_MEM:comb_40|mem_addr[16]                                                                              ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.004      ; 0.737      ;
; 0.581 ; writeEX_MEM:comb_40|mem_addr[22]                                                      ; writeMem_WB:comb_38|d2_WB[22]                                                                                 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.004      ; 0.737      ;
; 0.581 ; regfile32x32:comb_37|regfile[4][2]                                                    ; regfile32x32:comb_37|regfile[4][2]                                                                            ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.733      ;
; 0.581 ; writeID_EX:comb_42|exec_data_1[2]                                                     ; writeEX_MEM:comb_40|mem_addr[3]                                                                               ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.001     ; 0.732      ;
; 0.582 ; writeID_EX:comb_42|exec_data_2[11]                                                    ; writeEX_MEM:comb_40|mem_addr[12]                                                                              ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.001     ; 0.733      ;
; 0.582 ; writeID_EX:comb_42|exec_data_2[12]                                                    ; writeEX_MEM:comb_40|mem_addr[13]                                                                              ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.001     ; 0.733      ;
; 0.582 ; writeID_EX:comb_42|exec_data_2[9]                                                     ; writeEX_MEM:comb_40|mem_addr[10]                                                                              ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.001     ; 0.733      ;
; 0.584 ; writeID_EX:comb_42|exec_data_2[21]                                                    ; writeEX_MEM:comb_40|mem_addr[22]                                                                              ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.001     ; 0.735      ;
; 0.584 ; writeID_EX:comb_42|exec_data_1[11]                                                    ; writeEX_MEM:comb_40|mem_addr[11]                                                                              ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.004      ; 0.740      ;
; 0.584 ; writeID_EX:comb_42|exec_data_2[4]                                                     ; writeEX_MEM:comb_40|mem_addr[5]                                                                               ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.001     ; 0.735      ;
; 0.585 ; writeID_EX:comb_42|exec_data_2[24]                                                    ; writeEX_MEM:comb_40|mem_addr[24]                                                                              ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.002     ; 0.735      ;
; 0.587 ; writeEX_MEM:comb_40|mem_addr[30]                                                      ; writeMem_WB:comb_38|d2_WB[30]                                                                                 ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.004     ; 0.735      ;
; 0.588 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[18] ; q[18]                                                                                                         ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.038     ; 0.702      ;
; 0.589 ; writeEX_MEM:comb_40|mem_addr[9]                                                       ; writeMem_WB:comb_38|d2_WB[9]                                                                                  ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.001     ; 0.740      ;
; 0.590 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[8]  ; q[8]                                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.043     ; 0.699      ;
; 0.593 ; writeID_EX:comb_42|exec_data_1[18]                                                    ; writeEX_MEM:comb_40|mem_addr[19]                                                                              ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.001     ; 0.744      ;
; 0.593 ; writeID_EX:comb_42|exec_data_2[29]                                                    ; writeEX_MEM:comb_40|mem_addr[30]                                                                              ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.001     ; 0.744      ;
; 0.594 ; writeID_EX:comb_42|exec_data_2[5]                                                     ; writeEX_MEM:comb_40|mem_addr[6]                                                                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.002      ; 0.748      ;
; 0.595 ; writeID_EX:comb_42|exec_data_2[13]                                                    ; writeEX_MEM:comb_40|mem_addr[14]                                                                              ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.001     ; 0.746      ;
+-------+---------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:comb_3|clock_100Khz_reg'                                                                                                                                   ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.244 ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.396      ;
; 0.245 ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.397      ;
; 0.248 ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.400      ;
; 0.363 ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.516      ;
; 0.368 ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.520      ;
; 0.372 ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.524      ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:comb_3|clock_100hz_reg'                                                                                                                                ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.246 ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.398      ;
; 0.247 ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.399      ;
; 0.248 ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.400      ;
; 0.248 ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.400      ;
; 0.362 ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.514      ;
; 0.364 ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.516      ;
; 0.370 ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.522      ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:comb_3|clock_10Hz_reg'                                                                                                                             ;
+-------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.243 ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.395      ;
; 0.245 ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.397      ;
; 0.325 ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.477      ;
; 0.327 ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.479      ;
; 0.361 ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.513      ;
; 0.363 ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.515      ;
; 0.368 ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.520      ;
+-------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:comb_3|clock_10Khz_reg'                                                                                                                                ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.246 ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.398      ;
; 0.246 ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.398      ;
; 0.247 ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.399      ;
; 0.248 ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.400      ;
; 0.363 ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.516      ;
; 0.369 ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.522      ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:comb_3|clock_1Khz_reg'                                                                                                                                 ;
+-------+--------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.246 ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.398      ;
; 0.246 ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.398      ;
; 0.251 ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.403      ;
; 0.251 ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.403      ;
; 0.365 ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.518      ;
; 0.367 ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.519      ;
; 0.376 ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.528      ;
+-------+--------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:comb_3|clock_1Mhz_reg'                                                                                                                                   ;
+-------+---------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.255 ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.407      ;
; 0.255 ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.407      ;
; 0.255 ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.407      ;
; 0.257 ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.409      ;
; 0.371 ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.525      ;
; 0.448 ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.600      ;
+-------+---------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'KEY[1]'                                                                                                                                                        ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                        ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[0]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[0]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[10]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[10]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[11]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[11]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[12]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[12]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[13]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[13]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[14]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[14]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[15]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[15]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[16]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[16]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[17]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[17]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[18]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[18]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[19]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[19]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[1]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[1]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[20]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[20]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[21]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[21]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[22]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[22]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[23]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[23]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[24]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[24]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[25]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[25]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[26]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[26]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[27]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[27]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[28]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[28]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[29]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[29]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[2]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[2]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[30]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[30]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[31]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[31]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[3]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[3]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[4]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[4]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[5]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[5]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[6]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[6]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[7]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[7]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[8]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[8]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[9]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[9]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg8  ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                                          ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                          ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|CHAR_COUNT[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|CHAR_COUNT[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|CHAR_COUNT[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|CHAR_COUNT[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|CHAR_COUNT[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|CHAR_COUNT[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|CHAR_COUNT[3]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|CHAR_COUNT[3]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|CHAR_COUNT[4]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|CHAR_COUNT[4]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|CLK_400HZ_Enable           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|CLK_400HZ_Enable           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|CLK_COUNT_400HZ[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|CLK_COUNT_400HZ[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|CLK_COUNT_400HZ[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|CLK_COUNT_400HZ[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|CLK_COUNT_400HZ[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|CLK_COUNT_400HZ[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|CLK_COUNT_400HZ[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|CLK_COUNT_400HZ[12]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|CLK_COUNT_400HZ[13]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|CLK_COUNT_400HZ[13]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|CLK_COUNT_400HZ[14]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|CLK_COUNT_400HZ[14]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|CLK_COUNT_400HZ[15]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|CLK_COUNT_400HZ[15]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|CLK_COUNT_400HZ[16]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|CLK_COUNT_400HZ[16]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|CLK_COUNT_400HZ[17]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|CLK_COUNT_400HZ[17]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|CLK_COUNT_400HZ[18]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|CLK_COUNT_400HZ[18]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|CLK_COUNT_400HZ[19]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|CLK_COUNT_400HZ[19]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|CLK_COUNT_400HZ[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|CLK_COUNT_400HZ[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|CLK_COUNT_400HZ[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|CLK_COUNT_400HZ[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|CLK_COUNT_400HZ[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|CLK_COUNT_400HZ[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|CLK_COUNT_400HZ[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|CLK_COUNT_400HZ[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|CLK_COUNT_400HZ[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|CLK_COUNT_400HZ[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|CLK_COUNT_400HZ[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|CLK_COUNT_400HZ[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|CLK_COUNT_400HZ[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|CLK_COUNT_400HZ[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|CLK_COUNT_400HZ[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|CLK_COUNT_400HZ[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|CLK_COUNT_400HZ[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|CLK_COUNT_400HZ[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|DATA_BUS_VALUE[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|DATA_BUS_VALUE[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|DATA_BUS_VALUE[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|DATA_BUS_VALUE[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|DATA_BUS_VALUE[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|DATA_BUS_VALUE[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|DATA_BUS_VALUE[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|DATA_BUS_VALUE[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|DATA_BUS_VALUE[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|DATA_BUS_VALUE[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|DATA_BUS_VALUE[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|DATA_BUS_VALUE[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|DATA_BUS_VALUE[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|DATA_BUS_VALUE[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|DATA_BUS_VALUE[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|DATA_BUS_VALUE[7]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|LCD_EN                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|LCD_EN                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|LCD_RS                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|LCD_RS                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|next_command.DISPLAY_CLEAR ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|next_command.DISPLAY_CLEAR ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|next_command.DISPLAY_OFF   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|next_command.DISPLAY_OFF   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|next_command.DISPLAY_ON    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|next_command.DISPLAY_ON    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|next_command.FUNC_SET      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|next_command.FUNC_SET      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|next_command.LINE2         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|next_command.LINE2         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|next_command.MODE_SET      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|next_command.MODE_SET      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|next_command.Print_String  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|next_command.Print_String  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|next_command.RESET2        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|next_command.RESET2        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|next_command.RESET3        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|next_command.RESET3        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|next_command.RETURN_HOME   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|next_command.RETURN_HOME   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|state.DISPLAY_CLEAR        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|state.DISPLAY_CLEAR        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|state.DISPLAY_OFF          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|state.DISPLAY_OFF          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|state.DISPLAY_ON           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|state.DISPLAY_ON           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_707|state.DROP_LCD_EN          ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:comb_3|clock_100Khz_reg'                                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; clk_div:comb_3|clock_10Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; clk_div:comb_3|clock_10Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; clk_div:comb_3|count_10Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; clk_div:comb_3|count_10Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; clk_div:comb_3|count_10Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; clk_div:comb_3|count_10Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; clk_div:comb_3|count_10Khz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; clk_div:comb_3|count_10Khz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|clock_100Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|clock_100Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|clock_100Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|clock_100Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|clock_100Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|clock_100Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|clock_10Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|clock_10Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|count_10Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|count_10Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|count_10Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|count_10Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|count_10Khz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|count_10Khz[2]|clk                ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:comb_3|clock_100hz_reg'                                                                                  ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; clk_div:comb_3|clock_10Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; clk_div:comb_3|clock_10Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; clk_div:comb_3|count_10hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; clk_div:comb_3|count_10hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; clk_div:comb_3|count_10hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; clk_div:comb_3|count_10hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; clk_div:comb_3|count_10hz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; clk_div:comb_3|count_10hz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|clock_100hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|clock_100hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|clock_100hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|clock_100hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|clock_100hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|clock_100hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|clock_10Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|clock_10Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|count_10hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|count_10hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|count_10hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|count_10hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|count_10hz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|count_10hz[2]|clk                ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:comb_3|clock_10Hz_reg'                                                                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; clk_div:comb_3|clock_1Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; clk_div:comb_3|clock_1Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; clk_div:comb_3|count_1hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; clk_div:comb_3|count_1hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; clk_div:comb_3|count_1hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; clk_div:comb_3|count_1hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; clk_div:comb_3|count_1hz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; clk_div:comb_3|count_1hz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|clock_10Hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|clock_10Hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|clock_10Hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|clock_10Hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|clock_10Hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|clock_10Hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|clock_1Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|clock_1Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|count_1hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|count_1hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|count_1hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|count_1hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|count_1hz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|count_1hz[2]|clk                ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:comb_3|clock_10Khz_reg'                                                                                  ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; clk_div:comb_3|clock_1Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; clk_div:comb_3|clock_1Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; clk_div:comb_3|count_1Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; clk_div:comb_3|count_1Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; clk_div:comb_3|count_1Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; clk_div:comb_3|count_1Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; clk_div:comb_3|count_1Khz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; clk_div:comb_3|count_1Khz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|clock_10Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|clock_10Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|clock_10Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|clock_10Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|clock_10Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|clock_10Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|clock_1Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|clock_1Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|count_1Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|count_1Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|count_1Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|count_1Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|count_1Khz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|count_1Khz[2]|clk                ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:comb_3|clock_1Khz_reg'                                                                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; clk_div:comb_3|clock_100hz_int         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; clk_div:comb_3|clock_100hz_int         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; clk_div:comb_3|count_100hz[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; clk_div:comb_3|count_100hz[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; clk_div:comb_3|count_100hz[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; clk_div:comb_3|count_100hz[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; clk_div:comb_3|count_100hz[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; clk_div:comb_3|count_100hz[2]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|clock_100hz_int|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|clock_100hz_int|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|clock_1Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|clock_1Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|clock_1Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|clock_1Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|clock_1Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|clock_1Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|count_100hz[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|count_100hz[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|count_100hz[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|count_100hz[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|count_100hz[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|count_100hz[2]|clk              ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:comb_3|clock_1Mhz_reg'                                                                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; clk_div:comb_3|clock_100Khz_int        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; clk_div:comb_3|clock_100Khz_int        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; clk_div:comb_3|count_100Khz[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; clk_div:comb_3|count_100Khz[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; clk_div:comb_3|count_100Khz[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; clk_div:comb_3|count_100Khz[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; clk_div:comb_3|count_100Khz[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; clk_div:comb_3|count_100Khz[2]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|clock_100Khz_int|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|clock_100Khz_int|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|clock_1Mhz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|clock_1Mhz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|clock_1Mhz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|clock_1Mhz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|clock_1Mhz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|clock_1Mhz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|count_100Khz[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|count_100Khz[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|count_100Khz[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|count_100Khz[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|count_100Khz[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|count_100Khz[2]|clk             ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; KEY[1]     ; 3.681  ; 3.681  ; Rise       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; 3.681  ; 3.681  ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 1.569  ; 1.569  ; Rise       ; KEY[1]          ;
;  SW[0]    ; KEY[1]     ; -0.663 ; -0.663 ; Rise       ; KEY[1]          ;
;  SW[1]    ; KEY[1]     ; -1.340 ; -1.340 ; Rise       ; KEY[1]          ;
;  SW[2]    ; KEY[1]     ; -0.751 ; -0.751 ; Rise       ; KEY[1]          ;
;  SW[3]    ; KEY[1]     ; -1.331 ; -1.331 ; Rise       ; KEY[1]          ;
;  SW[4]    ; KEY[1]     ; -1.536 ; -1.536 ; Rise       ; KEY[1]          ;
;  SW[5]    ; KEY[1]     ; -1.786 ; -1.786 ; Rise       ; KEY[1]          ;
;  SW[6]    ; KEY[1]     ; -1.875 ; -1.875 ; Rise       ; KEY[1]          ;
;  SW[7]    ; KEY[1]     ; -1.498 ; -1.498 ; Rise       ; KEY[1]          ;
;  SW[8]    ; KEY[1]     ; -1.501 ; -1.501 ; Rise       ; KEY[1]          ;
;  SW[9]    ; KEY[1]     ; -1.139 ; -1.139 ; Rise       ; KEY[1]          ;
;  SW[15]   ; KEY[1]     ; 1.569  ; 1.569  ; Rise       ; KEY[1]          ;
;  SW[16]   ; KEY[1]     ; 1.529  ; 1.529  ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 1.178  ; 1.178  ; Fall       ; KEY[1]          ;
;  SW[0]    ; KEY[1]     ; 1.101  ; 1.101  ; Fall       ; KEY[1]          ;
;  SW[1]    ; KEY[1]     ; 1.132  ; 1.132  ; Fall       ; KEY[1]          ;
;  SW[2]    ; KEY[1]     ; 1.178  ; 1.178  ; Fall       ; KEY[1]          ;
;  SW[3]    ; KEY[1]     ; 0.579  ; 0.579  ; Fall       ; KEY[1]          ;
;  SW[4]    ; KEY[1]     ; -1.096 ; -1.096 ; Fall       ; KEY[1]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; KEY[1]     ; -0.806 ; -0.806 ; Rise       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; -0.806 ; -0.806 ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 2.134  ; 2.134  ; Rise       ; KEY[1]          ;
;  SW[0]    ; KEY[1]     ; 0.783  ; 0.783  ; Rise       ; KEY[1]          ;
;  SW[1]    ; KEY[1]     ; 1.460  ; 1.460  ; Rise       ; KEY[1]          ;
;  SW[2]    ; KEY[1]     ; 0.871  ; 0.871  ; Rise       ; KEY[1]          ;
;  SW[3]    ; KEY[1]     ; 1.451  ; 1.451  ; Rise       ; KEY[1]          ;
;  SW[4]    ; KEY[1]     ; 1.656  ; 1.656  ; Rise       ; KEY[1]          ;
;  SW[5]    ; KEY[1]     ; 2.013  ; 2.013  ; Rise       ; KEY[1]          ;
;  SW[6]    ; KEY[1]     ; 2.134  ; 2.134  ; Rise       ; KEY[1]          ;
;  SW[7]    ; KEY[1]     ; 1.742  ; 1.742  ; Rise       ; KEY[1]          ;
;  SW[8]    ; KEY[1]     ; 1.645  ; 1.645  ; Rise       ; KEY[1]          ;
;  SW[9]    ; KEY[1]     ; 1.621  ; 1.621  ; Rise       ; KEY[1]          ;
;  SW[15]   ; KEY[1]     ; -0.519 ; -0.519 ; Rise       ; KEY[1]          ;
;  SW[16]   ; KEY[1]     ; -0.647 ; -0.647 ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 2.086  ; 2.086  ; Fall       ; KEY[1]          ;
;  SW[0]    ; KEY[1]     ; 1.685  ; 1.685  ; Fall       ; KEY[1]          ;
;  SW[1]    ; KEY[1]     ; 1.568  ; 1.568  ; Fall       ; KEY[1]          ;
;  SW[2]    ; KEY[1]     ; 1.875  ; 1.875  ; Fall       ; KEY[1]          ;
;  SW[3]    ; KEY[1]     ; 1.481  ; 1.481  ; Fall       ; KEY[1]          ;
;  SW[4]    ; KEY[1]     ; 2.086  ; 2.086  ; Fall       ; KEY[1]          ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; LCD_DATA[*]  ; CLOCK_50   ; 4.872 ; 4.872 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0] ; CLOCK_50   ; 4.442 ; 4.442 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1] ; CLOCK_50   ; 4.684 ; 4.684 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2] ; CLOCK_50   ; 4.712 ; 4.712 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3] ; CLOCK_50   ; 4.804 ; 4.804 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4] ; CLOCK_50   ; 4.872 ; 4.872 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5] ; CLOCK_50   ; 4.373 ; 4.373 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6] ; CLOCK_50   ; 4.544 ; 4.544 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7] ; CLOCK_50   ; 4.659 ; 4.659 ; Rise       ; CLOCK_50        ;
; LCD_EN       ; CLOCK_50   ; 4.571 ; 4.571 ; Rise       ; CLOCK_50        ;
; LCD_RS       ; CLOCK_50   ; 4.370 ; 4.370 ; Rise       ; CLOCK_50        ;
; HEX0[*]      ; KEY[1]     ; 6.255 ; 6.255 ; Rise       ; KEY[1]          ;
;  HEX0[0]     ; KEY[1]     ; 6.255 ; 6.255 ; Rise       ; KEY[1]          ;
;  HEX0[1]     ; KEY[1]     ; 6.228 ; 6.228 ; Rise       ; KEY[1]          ;
;  HEX0[2]     ; KEY[1]     ; 6.244 ; 6.244 ; Rise       ; KEY[1]          ;
;  HEX0[3]     ; KEY[1]     ; 6.137 ; 6.137 ; Rise       ; KEY[1]          ;
;  HEX0[4]     ; KEY[1]     ; 6.136 ; 6.136 ; Rise       ; KEY[1]          ;
;  HEX0[5]     ; KEY[1]     ; 6.125 ; 6.125 ; Rise       ; KEY[1]          ;
;  HEX0[6]     ; KEY[1]     ; 6.120 ; 6.120 ; Rise       ; KEY[1]          ;
; HEX1[*]      ; KEY[1]     ; 7.262 ; 7.262 ; Rise       ; KEY[1]          ;
;  HEX1[0]     ; KEY[1]     ; 7.256 ; 7.256 ; Rise       ; KEY[1]          ;
;  HEX1[1]     ; KEY[1]     ; 7.061 ; 7.061 ; Rise       ; KEY[1]          ;
;  HEX1[2]     ; KEY[1]     ; 6.945 ; 6.945 ; Rise       ; KEY[1]          ;
;  HEX1[3]     ; KEY[1]     ; 6.637 ; 6.637 ; Rise       ; KEY[1]          ;
;  HEX1[4]     ; KEY[1]     ; 7.262 ; 7.262 ; Rise       ; KEY[1]          ;
;  HEX1[5]     ; KEY[1]     ; 7.108 ; 7.108 ; Rise       ; KEY[1]          ;
;  HEX1[6]     ; KEY[1]     ; 6.932 ; 6.932 ; Rise       ; KEY[1]          ;
; HEX2[*]      ; KEY[1]     ; 7.004 ; 7.004 ; Rise       ; KEY[1]          ;
;  HEX2[0]     ; KEY[1]     ; 6.652 ; 6.652 ; Rise       ; KEY[1]          ;
;  HEX2[1]     ; KEY[1]     ; 7.004 ; 7.004 ; Rise       ; KEY[1]          ;
;  HEX2[2]     ; KEY[1]     ; 6.468 ; 6.468 ; Rise       ; KEY[1]          ;
;  HEX2[3]     ; KEY[1]     ; 6.836 ; 6.836 ; Rise       ; KEY[1]          ;
;  HEX2[4]     ; KEY[1]     ; 6.343 ; 6.343 ; Rise       ; KEY[1]          ;
;  HEX2[5]     ; KEY[1]     ; 6.648 ; 6.648 ; Rise       ; KEY[1]          ;
;  HEX2[6]     ; KEY[1]     ; 6.412 ; 6.412 ; Rise       ; KEY[1]          ;
; HEX3[*]      ; KEY[1]     ; 7.031 ; 7.031 ; Rise       ; KEY[1]          ;
;  HEX3[0]     ; KEY[1]     ; 7.000 ; 7.000 ; Rise       ; KEY[1]          ;
;  HEX3[1]     ; KEY[1]     ; 7.031 ; 7.031 ; Rise       ; KEY[1]          ;
;  HEX3[2]     ; KEY[1]     ; 7.006 ; 7.006 ; Rise       ; KEY[1]          ;
;  HEX3[3]     ; KEY[1]     ; 7.007 ; 7.007 ; Rise       ; KEY[1]          ;
;  HEX3[4]     ; KEY[1]     ; 7.031 ; 7.031 ; Rise       ; KEY[1]          ;
;  HEX3[5]     ; KEY[1]     ; 6.852 ; 6.852 ; Rise       ; KEY[1]          ;
;  HEX3[6]     ; KEY[1]     ; 6.887 ; 6.887 ; Rise       ; KEY[1]          ;
; HEX4[*]      ; KEY[1]     ; 6.318 ; 6.318 ; Rise       ; KEY[1]          ;
;  HEX4[0]     ; KEY[1]     ; 6.290 ; 6.290 ; Rise       ; KEY[1]          ;
;  HEX4[1]     ; KEY[1]     ; 6.167 ; 6.167 ; Rise       ; KEY[1]          ;
;  HEX4[2]     ; KEY[1]     ; 6.167 ; 6.167 ; Rise       ; KEY[1]          ;
;  HEX4[3]     ; KEY[1]     ; 6.156 ; 6.156 ; Rise       ; KEY[1]          ;
;  HEX4[4]     ; KEY[1]     ; 6.176 ; 6.176 ; Rise       ; KEY[1]          ;
;  HEX4[6]     ; KEY[1]     ; 6.318 ; 6.318 ; Rise       ; KEY[1]          ;
; HEX5[*]      ; KEY[1]     ; 7.060 ; 7.060 ; Rise       ; KEY[1]          ;
;  HEX5[0]     ; KEY[1]     ; 6.495 ; 6.495 ; Rise       ; KEY[1]          ;
;  HEX5[1]     ; KEY[1]     ; 6.378 ; 6.378 ; Rise       ; KEY[1]          ;
;  HEX5[2]     ; KEY[1]     ; 6.793 ; 6.793 ; Rise       ; KEY[1]          ;
;  HEX5[3]     ; KEY[1]     ; 6.917 ; 6.917 ; Rise       ; KEY[1]          ;
;  HEX5[4]     ; KEY[1]     ; 6.942 ; 6.942 ; Rise       ; KEY[1]          ;
;  HEX5[5]     ; KEY[1]     ; 6.673 ; 6.673 ; Rise       ; KEY[1]          ;
;  HEX5[6]     ; KEY[1]     ; 7.060 ; 7.060 ; Rise       ; KEY[1]          ;
; HEX6[*]      ; KEY[1]     ; 6.962 ; 6.962 ; Rise       ; KEY[1]          ;
;  HEX6[0]     ; KEY[1]     ; 6.680 ; 6.680 ; Rise       ; KEY[1]          ;
;  HEX6[1]     ; KEY[1]     ; 6.683 ; 6.683 ; Rise       ; KEY[1]          ;
;  HEX6[2]     ; KEY[1]     ; 6.679 ; 6.679 ; Rise       ; KEY[1]          ;
;  HEX6[3]     ; KEY[1]     ; 6.962 ; 6.962 ; Rise       ; KEY[1]          ;
;  HEX6[4]     ; KEY[1]     ; 6.957 ; 6.957 ; Rise       ; KEY[1]          ;
;  HEX6[5]     ; KEY[1]     ; 6.937 ; 6.937 ; Rise       ; KEY[1]          ;
;  HEX6[6]     ; KEY[1]     ; 6.937 ; 6.937 ; Rise       ; KEY[1]          ;
; HEX7[*]      ; KEY[1]     ; 6.793 ; 6.793 ; Rise       ; KEY[1]          ;
;  HEX7[0]     ; KEY[1]     ; 6.665 ; 6.665 ; Rise       ; KEY[1]          ;
;  HEX7[1]     ; KEY[1]     ; 6.670 ; 6.670 ; Rise       ; KEY[1]          ;
;  HEX7[2]     ; KEY[1]     ; 6.626 ; 6.626 ; Rise       ; KEY[1]          ;
;  HEX7[3]     ; KEY[1]     ; 6.635 ; 6.635 ; Rise       ; KEY[1]          ;
;  HEX7[4]     ; KEY[1]     ; 6.638 ; 6.638 ; Rise       ; KEY[1]          ;
;  HEX7[5]     ; KEY[1]     ; 6.793 ; 6.793 ; Rise       ; KEY[1]          ;
;  HEX7[6]     ; KEY[1]     ; 6.739 ; 6.739 ; Rise       ; KEY[1]          ;
; LEDG[*]      ; KEY[1]     ; 5.262 ; 5.262 ; Rise       ; KEY[1]          ;
;  LEDG[0]     ; KEY[1]     ; 5.262 ; 5.262 ; Rise       ; KEY[1]          ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; LCD_DATA[*]  ; CLOCK_50   ; 4.373 ; 4.373 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0] ; CLOCK_50   ; 4.442 ; 4.442 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1] ; CLOCK_50   ; 4.684 ; 4.684 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2] ; CLOCK_50   ; 4.712 ; 4.712 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3] ; CLOCK_50   ; 4.804 ; 4.804 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4] ; CLOCK_50   ; 4.872 ; 4.872 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5] ; CLOCK_50   ; 4.373 ; 4.373 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6] ; CLOCK_50   ; 4.544 ; 4.544 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7] ; CLOCK_50   ; 4.659 ; 4.659 ; Rise       ; CLOCK_50        ;
; LCD_EN       ; CLOCK_50   ; 4.571 ; 4.571 ; Rise       ; CLOCK_50        ;
; LCD_RS       ; CLOCK_50   ; 4.370 ; 4.370 ; Rise       ; CLOCK_50        ;
; HEX0[*]      ; KEY[1]     ; 6.009 ; 6.009 ; Rise       ; KEY[1]          ;
;  HEX0[0]     ; KEY[1]     ; 6.138 ; 6.138 ; Rise       ; KEY[1]          ;
;  HEX0[1]     ; KEY[1]     ; 6.112 ; 6.112 ; Rise       ; KEY[1]          ;
;  HEX0[2]     ; KEY[1]     ; 6.123 ; 6.123 ; Rise       ; KEY[1]          ;
;  HEX0[3]     ; KEY[1]     ; 6.022 ; 6.022 ; Rise       ; KEY[1]          ;
;  HEX0[4]     ; KEY[1]     ; 6.020 ; 6.020 ; Rise       ; KEY[1]          ;
;  HEX0[5]     ; KEY[1]     ; 6.009 ; 6.009 ; Rise       ; KEY[1]          ;
;  HEX0[6]     ; KEY[1]     ; 6.010 ; 6.010 ; Rise       ; KEY[1]          ;
; HEX1[*]      ; KEY[1]     ; 6.473 ; 6.473 ; Rise       ; KEY[1]          ;
;  HEX1[0]     ; KEY[1]     ; 7.093 ; 7.093 ; Rise       ; KEY[1]          ;
;  HEX1[1]     ; KEY[1]     ; 6.895 ; 6.895 ; Rise       ; KEY[1]          ;
;  HEX1[2]     ; KEY[1]     ; 6.778 ; 6.778 ; Rise       ; KEY[1]          ;
;  HEX1[3]     ; KEY[1]     ; 6.473 ; 6.473 ; Rise       ; KEY[1]          ;
;  HEX1[4]     ; KEY[1]     ; 7.096 ; 7.096 ; Rise       ; KEY[1]          ;
;  HEX1[5]     ; KEY[1]     ; 6.938 ; 6.938 ; Rise       ; KEY[1]          ;
;  HEX1[6]     ; KEY[1]     ; 6.767 ; 6.767 ; Rise       ; KEY[1]          ;
; HEX2[*]      ; KEY[1]     ; 6.189 ; 6.189 ; Rise       ; KEY[1]          ;
;  HEX2[0]     ; KEY[1]     ; 6.484 ; 6.484 ; Rise       ; KEY[1]          ;
;  HEX2[1]     ; KEY[1]     ; 6.838 ; 6.838 ; Rise       ; KEY[1]          ;
;  HEX2[2]     ; KEY[1]     ; 6.308 ; 6.308 ; Rise       ; KEY[1]          ;
;  HEX2[3]     ; KEY[1]     ; 6.667 ; 6.667 ; Rise       ; KEY[1]          ;
;  HEX2[4]     ; KEY[1]     ; 6.189 ; 6.189 ; Rise       ; KEY[1]          ;
;  HEX2[5]     ; KEY[1]     ; 6.476 ; 6.476 ; Rise       ; KEY[1]          ;
;  HEX2[6]     ; KEY[1]     ; 6.240 ; 6.240 ; Rise       ; KEY[1]          ;
; HEX3[*]      ; KEY[1]     ; 6.118 ; 6.118 ; Rise       ; KEY[1]          ;
;  HEX3[0]     ; KEY[1]     ; 6.255 ; 6.255 ; Rise       ; KEY[1]          ;
;  HEX3[1]     ; KEY[1]     ; 6.295 ; 6.295 ; Rise       ; KEY[1]          ;
;  HEX3[2]     ; KEY[1]     ; 6.270 ; 6.270 ; Rise       ; KEY[1]          ;
;  HEX3[3]     ; KEY[1]     ; 6.271 ; 6.271 ; Rise       ; KEY[1]          ;
;  HEX3[4]     ; KEY[1]     ; 6.292 ; 6.292 ; Rise       ; KEY[1]          ;
;  HEX3[5]     ; KEY[1]     ; 6.118 ; 6.118 ; Rise       ; KEY[1]          ;
;  HEX3[6]     ; KEY[1]     ; 6.141 ; 6.141 ; Rise       ; KEY[1]          ;
; HEX4[*]      ; KEY[1]     ; 6.062 ; 6.062 ; Rise       ; KEY[1]          ;
;  HEX4[0]     ; KEY[1]     ; 6.196 ; 6.196 ; Rise       ; KEY[1]          ;
;  HEX4[1]     ; KEY[1]     ; 6.071 ; 6.071 ; Rise       ; KEY[1]          ;
;  HEX4[2]     ; KEY[1]     ; 6.071 ; 6.071 ; Rise       ; KEY[1]          ;
;  HEX4[3]     ; KEY[1]     ; 6.062 ; 6.062 ; Rise       ; KEY[1]          ;
;  HEX4[4]     ; KEY[1]     ; 6.082 ; 6.082 ; Rise       ; KEY[1]          ;
;  HEX4[6]     ; KEY[1]     ; 6.195 ; 6.195 ; Rise       ; KEY[1]          ;
; HEX5[*]      ; KEY[1]     ; 6.228 ; 6.228 ; Rise       ; KEY[1]          ;
;  HEX5[0]     ; KEY[1]     ; 6.345 ; 6.345 ; Rise       ; KEY[1]          ;
;  HEX5[1]     ; KEY[1]     ; 6.228 ; 6.228 ; Rise       ; KEY[1]          ;
;  HEX5[2]     ; KEY[1]     ; 6.643 ; 6.643 ; Rise       ; KEY[1]          ;
;  HEX5[3]     ; KEY[1]     ; 6.768 ; 6.768 ; Rise       ; KEY[1]          ;
;  HEX5[4]     ; KEY[1]     ; 6.796 ; 6.796 ; Rise       ; KEY[1]          ;
;  HEX5[5]     ; KEY[1]     ; 6.523 ; 6.523 ; Rise       ; KEY[1]          ;
;  HEX5[6]     ; KEY[1]     ; 6.916 ; 6.916 ; Rise       ; KEY[1]          ;
; HEX6[*]      ; KEY[1]     ; 6.176 ; 6.176 ; Rise       ; KEY[1]          ;
;  HEX6[0]     ; KEY[1]     ; 6.178 ; 6.178 ; Rise       ; KEY[1]          ;
;  HEX6[1]     ; KEY[1]     ; 6.180 ; 6.180 ; Rise       ; KEY[1]          ;
;  HEX6[2]     ; KEY[1]     ; 6.176 ; 6.176 ; Rise       ; KEY[1]          ;
;  HEX6[3]     ; KEY[1]     ; 6.459 ; 6.459 ; Rise       ; KEY[1]          ;
;  HEX6[4]     ; KEY[1]     ; 6.454 ; 6.454 ; Rise       ; KEY[1]          ;
;  HEX6[5]     ; KEY[1]     ; 6.434 ; 6.434 ; Rise       ; KEY[1]          ;
;  HEX6[6]     ; KEY[1]     ; 6.435 ; 6.435 ; Rise       ; KEY[1]          ;
; HEX7[*]      ; KEY[1]     ; 6.482 ; 6.482 ; Rise       ; KEY[1]          ;
;  HEX7[0]     ; KEY[1]     ; 6.516 ; 6.516 ; Rise       ; KEY[1]          ;
;  HEX7[1]     ; KEY[1]     ; 6.523 ; 6.523 ; Rise       ; KEY[1]          ;
;  HEX7[2]     ; KEY[1]     ; 6.482 ; 6.482 ; Rise       ; KEY[1]          ;
;  HEX7[3]     ; KEY[1]     ; 6.491 ; 6.491 ; Rise       ; KEY[1]          ;
;  HEX7[4]     ; KEY[1]     ; 6.490 ; 6.490 ; Rise       ; KEY[1]          ;
;  HEX7[5]     ; KEY[1]     ; 6.653 ; 6.653 ; Rise       ; KEY[1]          ;
;  HEX7[6]     ; KEY[1]     ; 6.596 ; 6.596 ; Rise       ; KEY[1]          ;
; LEDG[*]      ; KEY[1]     ; 5.262 ; 5.262 ; Rise       ; KEY[1]          ;
;  LEDG[0]     ; KEY[1]     ; 5.262 ; 5.262 ; Rise       ; KEY[1]          ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                              ;
+----------------------------------+-----------+--------+----------+---------+---------------------+
; Clock                            ; Setup     ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------+-----------+--------+----------+---------+---------------------+
; Worst-case Slack                 ; -6.938    ; -0.089 ; N/A      ; N/A     ; -2.000              ;
;  CLOCK_50                        ; -6.938    ; -0.089 ; N/A      ; N/A     ; -1.380              ;
;  KEY[1]                          ; -5.397    ; 0.215  ; N/A      ; N/A     ; -2.000              ;
;  clk_div:comb_3|clock_100Khz_reg ; -0.064    ; 0.215  ; N/A      ; N/A     ; -0.500              ;
;  clk_div:comb_3|clock_100hz_reg  ; -0.062    ; 0.215  ; N/A      ; N/A     ; -0.500              ;
;  clk_div:comb_3|clock_10Hz_reg   ; -0.062    ; 0.215  ; N/A      ; N/A     ; -0.500              ;
;  clk_div:comb_3|clock_10Khz_reg  ; -0.062    ; 0.215  ; N/A      ; N/A     ; -0.500              ;
;  clk_div:comb_3|clock_1Khz_reg   ; -0.070    ; 0.215  ; N/A      ; N/A     ; -0.500              ;
;  clk_div:comb_3|clock_1Mhz_reg   ; -0.239    ; 0.215  ; N/A      ; N/A     ; -0.500              ;
; Design-wide TNS                  ; -5449.838 ; -0.192 ; 0.0      ; 0.0     ; -2003.904           ;
;  CLOCK_50                        ; -143.697  ; -0.192 ; N/A      ; N/A     ; -76.380             ;
;  KEY[1]                          ; -5305.230 ; 0.000  ; N/A      ; N/A     ; -1903.524           ;
;  clk_div:comb_3|clock_100Khz_reg ; -0.128    ; 0.000  ; N/A      ; N/A     ; -4.000              ;
;  clk_div:comb_3|clock_100hz_reg  ; -0.127    ; 0.000  ; N/A      ; N/A     ; -4.000              ;
;  clk_div:comb_3|clock_10Hz_reg   ; -0.097    ; 0.000  ; N/A      ; N/A     ; -4.000              ;
;  clk_div:comb_3|clock_10Khz_reg  ; -0.129    ; 0.000  ; N/A      ; N/A     ; -4.000              ;
;  clk_div:comb_3|clock_1Khz_reg   ; -0.120    ; 0.000  ; N/A      ; N/A     ; -4.000              ;
;  clk_div:comb_3|clock_1Mhz_reg   ; -0.310    ; 0.000  ; N/A      ; N/A     ; -4.000              ;
+----------------------------------+-----------+--------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; KEY[1]     ; 7.004  ; 7.004  ; Rise       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; 7.004  ; 7.004  ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 2.776  ; 2.776  ; Rise       ; KEY[1]          ;
;  SW[0]    ; KEY[1]     ; -0.663 ; -0.663 ; Rise       ; KEY[1]          ;
;  SW[1]    ; KEY[1]     ; -1.340 ; -1.340 ; Rise       ; KEY[1]          ;
;  SW[2]    ; KEY[1]     ; -0.751 ; -0.751 ; Rise       ; KEY[1]          ;
;  SW[3]    ; KEY[1]     ; -1.331 ; -1.331 ; Rise       ; KEY[1]          ;
;  SW[4]    ; KEY[1]     ; -1.536 ; -1.536 ; Rise       ; KEY[1]          ;
;  SW[5]    ; KEY[1]     ; -1.786 ; -1.786 ; Rise       ; KEY[1]          ;
;  SW[6]    ; KEY[1]     ; -1.875 ; -1.875 ; Rise       ; KEY[1]          ;
;  SW[7]    ; KEY[1]     ; -1.498 ; -1.498 ; Rise       ; KEY[1]          ;
;  SW[8]    ; KEY[1]     ; -1.501 ; -1.501 ; Rise       ; KEY[1]          ;
;  SW[9]    ; KEY[1]     ; -1.139 ; -1.139 ; Rise       ; KEY[1]          ;
;  SW[15]   ; KEY[1]     ; 2.776  ; 2.776  ; Rise       ; KEY[1]          ;
;  SW[16]   ; KEY[1]     ; 2.580  ; 2.580  ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 3.579  ; 3.579  ; Fall       ; KEY[1]          ;
;  SW[0]    ; KEY[1]     ; 3.192  ; 3.192  ; Fall       ; KEY[1]          ;
;  SW[1]    ; KEY[1]     ; 3.496  ; 3.496  ; Fall       ; KEY[1]          ;
;  SW[2]    ; KEY[1]     ; 3.579  ; 3.579  ; Fall       ; KEY[1]          ;
;  SW[3]    ; KEY[1]     ; 2.153  ; 2.153  ; Fall       ; KEY[1]          ;
;  SW[4]    ; KEY[1]     ; -1.096 ; -1.096 ; Fall       ; KEY[1]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; KEY[1]     ; -0.806 ; -0.806 ; Rise       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; -0.806 ; -0.806 ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 3.767  ; 3.767  ; Rise       ; KEY[1]          ;
;  SW[0]    ; KEY[1]     ; 1.013  ; 1.013  ; Rise       ; KEY[1]          ;
;  SW[1]    ; KEY[1]     ; 2.286  ; 2.286  ; Rise       ; KEY[1]          ;
;  SW[2]    ; KEY[1]     ; 0.982  ; 0.982  ; Rise       ; KEY[1]          ;
;  SW[3]    ; KEY[1]     ; 2.205  ; 2.205  ; Rise       ; KEY[1]          ;
;  SW[4]    ; KEY[1]     ; 2.713  ; 2.713  ; Rise       ; KEY[1]          ;
;  SW[5]    ; KEY[1]     ; 3.392  ; 3.392  ; Rise       ; KEY[1]          ;
;  SW[6]    ; KEY[1]     ; 3.767  ; 3.767  ; Rise       ; KEY[1]          ;
;  SW[7]    ; KEY[1]     ; 3.027  ; 3.027  ; Rise       ; KEY[1]          ;
;  SW[8]    ; KEY[1]     ; 2.848  ; 2.848  ; Rise       ; KEY[1]          ;
;  SW[9]    ; KEY[1]     ; 2.863  ; 2.863  ; Rise       ; KEY[1]          ;
;  SW[15]   ; KEY[1]     ; -0.519 ; -0.519 ; Rise       ; KEY[1]          ;
;  SW[16]   ; KEY[1]     ; -0.647 ; -0.647 ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 3.625  ; 3.625  ; Fall       ; KEY[1]          ;
;  SW[0]    ; KEY[1]     ; 2.618  ; 2.618  ; Fall       ; KEY[1]          ;
;  SW[1]    ; KEY[1]     ; 2.422  ; 2.422  ; Fall       ; KEY[1]          ;
;  SW[2]    ; KEY[1]     ; 3.040  ; 3.040  ; Fall       ; KEY[1]          ;
;  SW[3]    ; KEY[1]     ; 2.283  ; 2.283  ; Fall       ; KEY[1]          ;
;  SW[4]    ; KEY[1]     ; 3.625  ; 3.625  ; Fall       ; KEY[1]          ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; LCD_DATA[*]  ; CLOCK_50   ; 9.039  ; 9.039  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0] ; CLOCK_50   ; 8.018  ; 8.018  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1] ; CLOCK_50   ; 8.529  ; 8.529  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2] ; CLOCK_50   ; 8.667  ; 8.667  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3] ; CLOCK_50   ; 8.919  ; 8.919  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4] ; CLOCK_50   ; 9.039  ; 9.039  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5] ; CLOCK_50   ; 7.841  ; 7.841  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6] ; CLOCK_50   ; 8.257  ; 8.257  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7] ; CLOCK_50   ; 8.564  ; 8.564  ; Rise       ; CLOCK_50        ;
; LCD_EN       ; CLOCK_50   ; 8.373  ; 8.373  ; Rise       ; CLOCK_50        ;
; LCD_RS       ; CLOCK_50   ; 7.906  ; 7.906  ; Rise       ; CLOCK_50        ;
; HEX0[*]      ; KEY[1]     ; 11.779 ; 11.779 ; Rise       ; KEY[1]          ;
;  HEX0[0]     ; KEY[1]     ; 11.779 ; 11.779 ; Rise       ; KEY[1]          ;
;  HEX0[1]     ; KEY[1]     ; 11.755 ; 11.755 ; Rise       ; KEY[1]          ;
;  HEX0[2]     ; KEY[1]     ; 11.733 ; 11.733 ; Rise       ; KEY[1]          ;
;  HEX0[3]     ; KEY[1]     ; 11.532 ; 11.532 ; Rise       ; KEY[1]          ;
;  HEX0[4]     ; KEY[1]     ; 11.530 ; 11.530 ; Rise       ; KEY[1]          ;
;  HEX0[5]     ; KEY[1]     ; 11.504 ; 11.504 ; Rise       ; KEY[1]          ;
;  HEX0[6]     ; KEY[1]     ; 11.515 ; 11.515 ; Rise       ; KEY[1]          ;
; HEX1[*]      ; KEY[1]     ; 13.920 ; 13.920 ; Rise       ; KEY[1]          ;
;  HEX1[0]     ; KEY[1]     ; 13.768 ; 13.768 ; Rise       ; KEY[1]          ;
;  HEX1[1]     ; KEY[1]     ; 13.598 ; 13.598 ; Rise       ; KEY[1]          ;
;  HEX1[2]     ; KEY[1]     ; 13.425 ; 13.425 ; Rise       ; KEY[1]          ;
;  HEX1[3]     ; KEY[1]     ; 12.700 ; 12.700 ; Rise       ; KEY[1]          ;
;  HEX1[4]     ; KEY[1]     ; 13.920 ; 13.920 ; Rise       ; KEY[1]          ;
;  HEX1[5]     ; KEY[1]     ; 13.558 ; 13.558 ; Rise       ; KEY[1]          ;
;  HEX1[6]     ; KEY[1]     ; 13.374 ; 13.374 ; Rise       ; KEY[1]          ;
; HEX2[*]      ; KEY[1]     ; 13.261 ; 13.261 ; Rise       ; KEY[1]          ;
;  HEX2[0]     ; KEY[1]     ; 12.743 ; 12.743 ; Rise       ; KEY[1]          ;
;  HEX2[1]     ; KEY[1]     ; 13.261 ; 13.261 ; Rise       ; KEY[1]          ;
;  HEX2[2]     ; KEY[1]     ; 12.302 ; 12.302 ; Rise       ; KEY[1]          ;
;  HEX2[3]     ; KEY[1]     ; 13.207 ; 13.207 ; Rise       ; KEY[1]          ;
;  HEX2[4]     ; KEY[1]     ; 12.003 ; 12.003 ; Rise       ; KEY[1]          ;
;  HEX2[5]     ; KEY[1]     ; 12.735 ; 12.735 ; Rise       ; KEY[1]          ;
;  HEX2[6]     ; KEY[1]     ; 12.180 ; 12.180 ; Rise       ; KEY[1]          ;
; HEX3[*]      ; KEY[1]     ; 13.408 ; 13.408 ; Rise       ; KEY[1]          ;
;  HEX3[0]     ; KEY[1]     ; 13.361 ; 13.361 ; Rise       ; KEY[1]          ;
;  HEX3[1]     ; KEY[1]     ; 13.408 ; 13.408 ; Rise       ; KEY[1]          ;
;  HEX3[2]     ; KEY[1]     ; 13.366 ; 13.366 ; Rise       ; KEY[1]          ;
;  HEX3[3]     ; KEY[1]     ; 13.369 ; 13.369 ; Rise       ; KEY[1]          ;
;  HEX3[4]     ; KEY[1]     ; 13.407 ; 13.407 ; Rise       ; KEY[1]          ;
;  HEX3[5]     ; KEY[1]     ; 13.056 ; 13.056 ; Rise       ; KEY[1]          ;
;  HEX3[6]     ; KEY[1]     ; 13.109 ; 13.109 ; Rise       ; KEY[1]          ;
; HEX4[*]      ; KEY[1]     ; 12.081 ; 12.081 ; Rise       ; KEY[1]          ;
;  HEX4[0]     ; KEY[1]     ; 12.047 ; 12.047 ; Rise       ; KEY[1]          ;
;  HEX4[1]     ; KEY[1]     ; 11.757 ; 11.757 ; Rise       ; KEY[1]          ;
;  HEX4[2]     ; KEY[1]     ; 11.757 ; 11.757 ; Rise       ; KEY[1]          ;
;  HEX4[3]     ; KEY[1]     ; 11.757 ; 11.757 ; Rise       ; KEY[1]          ;
;  HEX4[4]     ; KEY[1]     ; 11.777 ; 11.777 ; Rise       ; KEY[1]          ;
;  HEX4[6]     ; KEY[1]     ; 12.081 ; 12.081 ; Rise       ; KEY[1]          ;
; HEX5[*]      ; KEY[1]     ; 13.365 ; 13.365 ; Rise       ; KEY[1]          ;
;  HEX5[0]     ; KEY[1]     ; 12.342 ; 12.342 ; Rise       ; KEY[1]          ;
;  HEX5[1]     ; KEY[1]     ; 12.109 ; 12.109 ; Rise       ; KEY[1]          ;
;  HEX5[2]     ; KEY[1]     ; 13.023 ; 13.023 ; Rise       ; KEY[1]          ;
;  HEX5[3]     ; KEY[1]     ; 13.279 ; 13.279 ; Rise       ; KEY[1]          ;
;  HEX5[4]     ; KEY[1]     ; 13.264 ; 13.264 ; Rise       ; KEY[1]          ;
;  HEX5[5]     ; KEY[1]     ; 12.831 ; 12.831 ; Rise       ; KEY[1]          ;
;  HEX5[6]     ; KEY[1]     ; 13.365 ; 13.365 ; Rise       ; KEY[1]          ;
; HEX6[*]      ; KEY[1]     ; 13.105 ; 13.105 ; Rise       ; KEY[1]          ;
;  HEX6[0]     ; KEY[1]     ; 12.573 ; 12.573 ; Rise       ; KEY[1]          ;
;  HEX6[1]     ; KEY[1]     ; 12.577 ; 12.577 ; Rise       ; KEY[1]          ;
;  HEX6[2]     ; KEY[1]     ; 12.572 ; 12.572 ; Rise       ; KEY[1]          ;
;  HEX6[3]     ; KEY[1]     ; 13.104 ; 13.104 ; Rise       ; KEY[1]          ;
;  HEX6[4]     ; KEY[1]     ; 13.105 ; 13.105 ; Rise       ; KEY[1]          ;
;  HEX6[5]     ; KEY[1]     ; 13.078 ; 13.078 ; Rise       ; KEY[1]          ;
;  HEX6[6]     ; KEY[1]     ; 13.075 ; 13.075 ; Rise       ; KEY[1]          ;
; HEX7[*]      ; KEY[1]     ; 13.029 ; 13.029 ; Rise       ; KEY[1]          ;
;  HEX7[0]     ; KEY[1]     ; 12.741 ; 12.741 ; Rise       ; KEY[1]          ;
;  HEX7[1]     ; KEY[1]     ; 12.760 ; 12.760 ; Rise       ; KEY[1]          ;
;  HEX7[2]     ; KEY[1]     ; 12.712 ; 12.712 ; Rise       ; KEY[1]          ;
;  HEX7[3]     ; KEY[1]     ; 12.726 ; 12.726 ; Rise       ; KEY[1]          ;
;  HEX7[4]     ; KEY[1]     ; 12.718 ; 12.718 ; Rise       ; KEY[1]          ;
;  HEX7[5]     ; KEY[1]     ; 13.029 ; 13.029 ; Rise       ; KEY[1]          ;
;  HEX7[6]     ; KEY[1]     ; 12.917 ; 12.917 ; Rise       ; KEY[1]          ;
; LEDG[*]      ; KEY[1]     ; 9.605  ; 9.605  ; Rise       ; KEY[1]          ;
;  LEDG[0]     ; KEY[1]     ; 9.605  ; 9.605  ; Rise       ; KEY[1]          ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; LCD_DATA[*]  ; CLOCK_50   ; 4.373 ; 4.373 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0] ; CLOCK_50   ; 4.442 ; 4.442 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1] ; CLOCK_50   ; 4.684 ; 4.684 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2] ; CLOCK_50   ; 4.712 ; 4.712 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3] ; CLOCK_50   ; 4.804 ; 4.804 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4] ; CLOCK_50   ; 4.872 ; 4.872 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5] ; CLOCK_50   ; 4.373 ; 4.373 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6] ; CLOCK_50   ; 4.544 ; 4.544 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7] ; CLOCK_50   ; 4.659 ; 4.659 ; Rise       ; CLOCK_50        ;
; LCD_EN       ; CLOCK_50   ; 4.571 ; 4.571 ; Rise       ; CLOCK_50        ;
; LCD_RS       ; CLOCK_50   ; 4.370 ; 4.370 ; Rise       ; CLOCK_50        ;
; HEX0[*]      ; KEY[1]     ; 6.009 ; 6.009 ; Rise       ; KEY[1]          ;
;  HEX0[0]     ; KEY[1]     ; 6.138 ; 6.138 ; Rise       ; KEY[1]          ;
;  HEX0[1]     ; KEY[1]     ; 6.112 ; 6.112 ; Rise       ; KEY[1]          ;
;  HEX0[2]     ; KEY[1]     ; 6.123 ; 6.123 ; Rise       ; KEY[1]          ;
;  HEX0[3]     ; KEY[1]     ; 6.022 ; 6.022 ; Rise       ; KEY[1]          ;
;  HEX0[4]     ; KEY[1]     ; 6.020 ; 6.020 ; Rise       ; KEY[1]          ;
;  HEX0[5]     ; KEY[1]     ; 6.009 ; 6.009 ; Rise       ; KEY[1]          ;
;  HEX0[6]     ; KEY[1]     ; 6.010 ; 6.010 ; Rise       ; KEY[1]          ;
; HEX1[*]      ; KEY[1]     ; 6.473 ; 6.473 ; Rise       ; KEY[1]          ;
;  HEX1[0]     ; KEY[1]     ; 7.093 ; 7.093 ; Rise       ; KEY[1]          ;
;  HEX1[1]     ; KEY[1]     ; 6.895 ; 6.895 ; Rise       ; KEY[1]          ;
;  HEX1[2]     ; KEY[1]     ; 6.778 ; 6.778 ; Rise       ; KEY[1]          ;
;  HEX1[3]     ; KEY[1]     ; 6.473 ; 6.473 ; Rise       ; KEY[1]          ;
;  HEX1[4]     ; KEY[1]     ; 7.096 ; 7.096 ; Rise       ; KEY[1]          ;
;  HEX1[5]     ; KEY[1]     ; 6.938 ; 6.938 ; Rise       ; KEY[1]          ;
;  HEX1[6]     ; KEY[1]     ; 6.767 ; 6.767 ; Rise       ; KEY[1]          ;
; HEX2[*]      ; KEY[1]     ; 6.189 ; 6.189 ; Rise       ; KEY[1]          ;
;  HEX2[0]     ; KEY[1]     ; 6.484 ; 6.484 ; Rise       ; KEY[1]          ;
;  HEX2[1]     ; KEY[1]     ; 6.838 ; 6.838 ; Rise       ; KEY[1]          ;
;  HEX2[2]     ; KEY[1]     ; 6.308 ; 6.308 ; Rise       ; KEY[1]          ;
;  HEX2[3]     ; KEY[1]     ; 6.667 ; 6.667 ; Rise       ; KEY[1]          ;
;  HEX2[4]     ; KEY[1]     ; 6.189 ; 6.189 ; Rise       ; KEY[1]          ;
;  HEX2[5]     ; KEY[1]     ; 6.476 ; 6.476 ; Rise       ; KEY[1]          ;
;  HEX2[6]     ; KEY[1]     ; 6.240 ; 6.240 ; Rise       ; KEY[1]          ;
; HEX3[*]      ; KEY[1]     ; 6.118 ; 6.118 ; Rise       ; KEY[1]          ;
;  HEX3[0]     ; KEY[1]     ; 6.255 ; 6.255 ; Rise       ; KEY[1]          ;
;  HEX3[1]     ; KEY[1]     ; 6.295 ; 6.295 ; Rise       ; KEY[1]          ;
;  HEX3[2]     ; KEY[1]     ; 6.270 ; 6.270 ; Rise       ; KEY[1]          ;
;  HEX3[3]     ; KEY[1]     ; 6.271 ; 6.271 ; Rise       ; KEY[1]          ;
;  HEX3[4]     ; KEY[1]     ; 6.292 ; 6.292 ; Rise       ; KEY[1]          ;
;  HEX3[5]     ; KEY[1]     ; 6.118 ; 6.118 ; Rise       ; KEY[1]          ;
;  HEX3[6]     ; KEY[1]     ; 6.141 ; 6.141 ; Rise       ; KEY[1]          ;
; HEX4[*]      ; KEY[1]     ; 6.062 ; 6.062 ; Rise       ; KEY[1]          ;
;  HEX4[0]     ; KEY[1]     ; 6.196 ; 6.196 ; Rise       ; KEY[1]          ;
;  HEX4[1]     ; KEY[1]     ; 6.071 ; 6.071 ; Rise       ; KEY[1]          ;
;  HEX4[2]     ; KEY[1]     ; 6.071 ; 6.071 ; Rise       ; KEY[1]          ;
;  HEX4[3]     ; KEY[1]     ; 6.062 ; 6.062 ; Rise       ; KEY[1]          ;
;  HEX4[4]     ; KEY[1]     ; 6.082 ; 6.082 ; Rise       ; KEY[1]          ;
;  HEX4[6]     ; KEY[1]     ; 6.195 ; 6.195 ; Rise       ; KEY[1]          ;
; HEX5[*]      ; KEY[1]     ; 6.228 ; 6.228 ; Rise       ; KEY[1]          ;
;  HEX5[0]     ; KEY[1]     ; 6.345 ; 6.345 ; Rise       ; KEY[1]          ;
;  HEX5[1]     ; KEY[1]     ; 6.228 ; 6.228 ; Rise       ; KEY[1]          ;
;  HEX5[2]     ; KEY[1]     ; 6.643 ; 6.643 ; Rise       ; KEY[1]          ;
;  HEX5[3]     ; KEY[1]     ; 6.768 ; 6.768 ; Rise       ; KEY[1]          ;
;  HEX5[4]     ; KEY[1]     ; 6.796 ; 6.796 ; Rise       ; KEY[1]          ;
;  HEX5[5]     ; KEY[1]     ; 6.523 ; 6.523 ; Rise       ; KEY[1]          ;
;  HEX5[6]     ; KEY[1]     ; 6.916 ; 6.916 ; Rise       ; KEY[1]          ;
; HEX6[*]      ; KEY[1]     ; 6.176 ; 6.176 ; Rise       ; KEY[1]          ;
;  HEX6[0]     ; KEY[1]     ; 6.178 ; 6.178 ; Rise       ; KEY[1]          ;
;  HEX6[1]     ; KEY[1]     ; 6.180 ; 6.180 ; Rise       ; KEY[1]          ;
;  HEX6[2]     ; KEY[1]     ; 6.176 ; 6.176 ; Rise       ; KEY[1]          ;
;  HEX6[3]     ; KEY[1]     ; 6.459 ; 6.459 ; Rise       ; KEY[1]          ;
;  HEX6[4]     ; KEY[1]     ; 6.454 ; 6.454 ; Rise       ; KEY[1]          ;
;  HEX6[5]     ; KEY[1]     ; 6.434 ; 6.434 ; Rise       ; KEY[1]          ;
;  HEX6[6]     ; KEY[1]     ; 6.435 ; 6.435 ; Rise       ; KEY[1]          ;
; HEX7[*]      ; KEY[1]     ; 6.482 ; 6.482 ; Rise       ; KEY[1]          ;
;  HEX7[0]     ; KEY[1]     ; 6.516 ; 6.516 ; Rise       ; KEY[1]          ;
;  HEX7[1]     ; KEY[1]     ; 6.523 ; 6.523 ; Rise       ; KEY[1]          ;
;  HEX7[2]     ; KEY[1]     ; 6.482 ; 6.482 ; Rise       ; KEY[1]          ;
;  HEX7[3]     ; KEY[1]     ; 6.491 ; 6.491 ; Rise       ; KEY[1]          ;
;  HEX7[4]     ; KEY[1]     ; 6.490 ; 6.490 ; Rise       ; KEY[1]          ;
;  HEX7[5]     ; KEY[1]     ; 6.653 ; 6.653 ; Rise       ; KEY[1]          ;
;  HEX7[6]     ; KEY[1]     ; 6.596 ; 6.596 ; Rise       ; KEY[1]          ;
; LEDG[*]      ; KEY[1]     ; 5.262 ; 5.262 ; Rise       ; KEY[1]          ;
;  LEDG[0]     ; KEY[1]     ; 5.262 ; 5.262 ; Rise       ; KEY[1]          ;
+--------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                               ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; clk_div:comb_3|clock_1Khz_reg   ; clk_div:comb_3|clock_1Khz_reg   ; 12       ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_1Mhz_reg   ; clk_div:comb_3|clock_1Mhz_reg   ; 12       ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_10Hz_reg   ; clk_div:comb_3|clock_10Hz_reg   ; 12       ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_10Khz_reg  ; clk_div:comb_3|clock_10Khz_reg  ; 12       ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_100hz_reg  ; clk_div:comb_3|clock_100hz_reg  ; 12       ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 12       ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_1Khz_reg   ; CLOCK_50                        ; 1        ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_1Mhz_reg   ; CLOCK_50                        ; 1        ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_10Hz_reg   ; CLOCK_50                        ; 1        ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_10Khz_reg  ; CLOCK_50                        ; 1        ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_100hz_reg  ; CLOCK_50                        ; 1        ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_100Khz_reg ; CLOCK_50                        ; 1        ; 0        ; 0        ; 0        ;
; CLOCK_50                        ; CLOCK_50                        ; 1755     ; 0        ; 0        ; 0        ;
; KEY[1]                          ; CLOCK_50                        ; 464      ; 0        ; 0        ; 0        ;
; KEY[1]                          ; KEY[1]                          ; 9217     ; 96       ; 5056     ; 0        ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; clk_div:comb_3|clock_1Khz_reg   ; clk_div:comb_3|clock_1Khz_reg   ; 12       ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_1Mhz_reg   ; clk_div:comb_3|clock_1Mhz_reg   ; 12       ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_10Hz_reg   ; clk_div:comb_3|clock_10Hz_reg   ; 12       ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_10Khz_reg  ; clk_div:comb_3|clock_10Khz_reg  ; 12       ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_100hz_reg  ; clk_div:comb_3|clock_100hz_reg  ; 12       ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 12       ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_1Khz_reg   ; CLOCK_50                        ; 1        ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_1Mhz_reg   ; CLOCK_50                        ; 1        ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_10Hz_reg   ; CLOCK_50                        ; 1        ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_10Khz_reg  ; CLOCK_50                        ; 1        ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_100hz_reg  ; CLOCK_50                        ; 1        ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_100Khz_reg ; CLOCK_50                        ; 1        ; 0        ; 0        ; 0        ;
; CLOCK_50                        ; CLOCK_50                        ; 1755     ; 0        ; 0        ; 0        ;
; KEY[1]                          ; CLOCK_50                        ; 464      ; 0        ; 0        ; 0        ;
; KEY[1]                          ; KEY[1]                          ; 9217     ; 96       ; 5056     ; 0        ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 13    ; 13   ;
; Unconstrained Input Port Paths  ; 1550  ; 1550 ;
; Unconstrained Output Ports      ; 66    ; 66   ;
; Unconstrained Output Port Paths ; 219   ; 219  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Oct 28 22:11:16 2014
Info: Command: quartus_sta Labfourwtf -c Labfourwtf
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Labfourwtf.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name KEY[1] KEY[1]
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name clk_div:comb_3|clock_10Hz_reg clk_div:comb_3|clock_10Hz_reg
    Info (332105): create_clock -period 1.000 -name clk_div:comb_3|clock_100hz_reg clk_div:comb_3|clock_100hz_reg
    Info (332105): create_clock -period 1.000 -name clk_div:comb_3|clock_1Khz_reg clk_div:comb_3|clock_1Khz_reg
    Info (332105): create_clock -period 1.000 -name clk_div:comb_3|clock_10Khz_reg clk_div:comb_3|clock_10Khz_reg
    Info (332105): create_clock -period 1.000 -name clk_div:comb_3|clock_100Khz_reg clk_div:comb_3|clock_100Khz_reg
    Info (332105): create_clock -period 1.000 -name clk_div:comb_3|clock_1Mhz_reg clk_div:comb_3|clock_1Mhz_reg
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -6.938
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.938      -143.697 CLOCK_50 
    Info (332119):    -5.397     -5305.230 KEY[1] 
    Info (332119):    -0.239        -0.310 clk_div:comb_3|clock_1Mhz_reg 
    Info (332119):    -0.070        -0.120 clk_div:comb_3|clock_1Khz_reg 
    Info (332119):    -0.064        -0.128 clk_div:comb_3|clock_100Khz_reg 
    Info (332119):    -0.062        -0.129 clk_div:comb_3|clock_10Khz_reg 
    Info (332119):    -0.062        -0.127 clk_div:comb_3|clock_100hz_reg 
    Info (332119):    -0.062        -0.097 clk_div:comb_3|clock_10Hz_reg 
Info (332146): Worst-case hold slack is -0.022
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.022        -0.036 CLOCK_50 
    Info (332119):     0.391         0.000 KEY[1] 
    Info (332119):     0.391         0.000 clk_div:comb_3|clock_100Khz_reg 
    Info (332119):     0.391         0.000 clk_div:comb_3|clock_100hz_reg 
    Info (332119):     0.391         0.000 clk_div:comb_3|clock_10Hz_reg 
    Info (332119):     0.391         0.000 clk_div:comb_3|clock_10Khz_reg 
    Info (332119):     0.391         0.000 clk_div:comb_3|clock_1Khz_reg 
    Info (332119):     0.391         0.000 clk_div:comb_3|clock_1Mhz_reg 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -1903.524 KEY[1] 
    Info (332119):    -1.380       -76.380 CLOCK_50 
    Info (332119):    -0.500        -4.000 clk_div:comb_3|clock_100Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:comb_3|clock_100hz_reg 
    Info (332119):    -0.500        -4.000 clk_div:comb_3|clock_10Hz_reg 
    Info (332119):    -0.500        -4.000 clk_div:comb_3|clock_10Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:comb_3|clock_1Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:comb_3|clock_1Mhz_reg 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.666
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.666       -33.467 CLOCK_50 
    Info (332119):    -2.043     -1920.493 KEY[1] 
    Info (332119):     0.432         0.000 clk_div:comb_3|clock_1Mhz_reg 
    Info (332119):     0.504         0.000 clk_div:comb_3|clock_1Khz_reg 
    Info (332119):     0.508         0.000 clk_div:comb_3|clock_100Khz_reg 
    Info (332119):     0.510         0.000 clk_div:comb_3|clock_100hz_reg 
    Info (332119):     0.510         0.000 clk_div:comb_3|clock_10Khz_reg 
    Info (332119):     0.512         0.000 clk_div:comb_3|clock_10Hz_reg 
Info (332146): Worst-case hold slack is -0.089
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.089        -0.192 CLOCK_50 
    Info (332119):     0.215         0.000 KEY[1] 
    Info (332119):     0.215         0.000 clk_div:comb_3|clock_100Khz_reg 
    Info (332119):     0.215         0.000 clk_div:comb_3|clock_100hz_reg 
    Info (332119):     0.215         0.000 clk_div:comb_3|clock_10Hz_reg 
    Info (332119):     0.215         0.000 clk_div:comb_3|clock_10Khz_reg 
    Info (332119):     0.215         0.000 clk_div:comb_3|clock_1Khz_reg 
    Info (332119):     0.215         0.000 clk_div:comb_3|clock_1Mhz_reg 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -1903.524 KEY[1] 
    Info (332119):    -1.380       -76.380 CLOCK_50 
    Info (332119):    -0.500        -4.000 clk_div:comb_3|clock_100Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:comb_3|clock_100hz_reg 
    Info (332119):    -0.500        -4.000 clk_div:comb_3|clock_10Hz_reg 
    Info (332119):    -0.500        -4.000 clk_div:comb_3|clock_10Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:comb_3|clock_1Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:comb_3|clock_1Mhz_reg 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 350 megabytes
    Info: Processing ended: Tue Oct 28 22:11:19 2014
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


