<html>
<head>
  <title>EECS 645</title>
</head>
<body>
  <meta charset="utf-8">
  <meta name="author" content="Qixiang Liu">
  <meta name = "viewport" content="width=device-width initial-scale=1.0">
</body>
  <h2>Computer Architecture</h2>
  <p>
    Intel 2004 取消了对4GHz单核CPU开发，转向多核，时钟频率上升开始缓慢。开始讨论线程级和数据级并行，减少指令级并行（ILP）<br>
    云计算很重要。Internet的无处不在和Web服务发展：超小型设备（智能手机）和超大型设备。<br>
    物理内存：内存条,当物理内存不够用时，在硬盘开辟一个虚拟内存来继续运行程序。
  </p>
  <h3>Chapter1:量化设计与分析基础</h3>
    <pre>
      1）第一个变化不再使用汇编语言编程，从而降低了对目标代码兼容性的要求，第二个变化独立于厂商的标准化操作系统（UNIX，Linux），
      降低了引入新体系结构的成本和风险。
      2）1980早期 RISC 体系结构（精简指令集计算机）== ARM（Advanced RISC Machine ）高级RISC机器
      3）1990后期 晶体管数目飞速增长，降低硬件开销
      4）硬件性能提升第4个影响：以性能换取生产效率；提高性能语言：C语言和C++；生产效率语言开始流行：Java 和 C#， Python，Ruby之类脚本语言
      5）软件即服务（Software as a Service SaaS）：应用：社交网络，视频分享，多人游戏
      6) 2003 硬件复兴结束了，风冷芯片最大功耗无法有效的开发更多指令级并行，单处理器性能提高速度下降。
      7）ILP 转向 DLP 和 TLP （本书重点），成本和能耗主要约束条件
      8）数据级并行：可以同时操作许多数据项
      9）任务级并行：
      10）计算机4种简单分类：SISD，SIMD，MISD，MIMD
      11）计算机体系结构：设计满足目标和功能需求的组成和硬件；计算机的实现：硬件和组成
      12）指令集体系结构（ISA）：程序员看到的实际指令集；同时是软件与硬件的界限
      13）技术趋势：
      14）性能趋势：带宽和吞吐量 与 延迟和响应时间；带宽完胜延迟；
      15）集成电路中的功率和能耗趋势：降低电压可以降低动态功率和能耗
      16）成本趋势： 晶圆
      17）可信任度：
          a）模块可靠性：初始时刻开始持续实现服务的度量；MTTF：平均值无故障时，FIT：故障率；MTTR：服务终端平均修复时间
          c）模块可用性：服务完成与服务中断两种状态之间切换，对服务完成的度量
      18）基准测试：采用实际应用程序测试
      19）Amdahl定律：加速比
          a）升级比例：可升级部分所占比例，始终小于1
          b）升级加速比：通过升级执行模式得到的改进：始终大于1
          c）总加速比：
  <h3>Chapter2:存储器层次结构设计</h3>
  <pre>
    <h4>缓存理解和优化</h4>
    存储器性能（Lower）和处理器性能（Higher）差距越来越大。运用局域性原理，硬件越小，速度越快。
    块或行(block): 一次移动多个字
    标记（Tag）：每个缓存块都一个标记，指名它与哪个存储器地址对应
    组相联（set associate):哪些块可以放到缓存中，把一堆块打包放入组中并行查找。
    只读简单，写入难。
    缓存写入和存储器中的副本怎么保持一致：1）直写缓存（write-through）2)回写（write-back）这两种办法准备了缓冲区
    存储器平均访问时间：=命中时间+缺失率*缺失代价（内存中替代块的时间，即趋缺失成本）
    缺失率：那些未找到预期目标的缓存访问所占的比例
    存储器平均访问时间：
    <h4>存储器性能优化</h4>
    1）主存储器（Main Memoory）满足缓存的需求，并充当I/O接口（输入的目的地，输出的源头）
    2）性能度量：延迟和带宽，延迟影响缓存缺失代价，带宽影响微处理器和I/O，但是带宽的提升比延迟降低更容易
    3）延迟：访问时间（发出读取请求到收到所需字之间的时间）和周期时间（存储器发出两次不相关请求之间的最短时间）
    4）DRAM作为主存储器，SRAM作为缓存
    SARM: static：六个晶体管保存一个数据，不需要刷新,防止读取信息时对其造成干扰
    DRAM: 读取数据之后将其写回（Write-back). dynamic：一个晶体管保存一个数据，信息的读取会破坏该信息，所以必须进行恢复，需要刷新
    DRAM：（06-10年）每4年容量提升一倍（比较缓慢）。
    DDR：标准序列，降低电压，提高时钟频率
    闪存：没有供电依然能保存内容，闪代表快速擦出。
    <h4>虚拟存储器和虚拟机：提高计算机系统安全性</h4>
    分页(Paging)虚拟存储器：将物理存储器化分为大小固定的块，每个进程有自己的地址空间。
    分页机制：固定大小的页面（4KB or 8 KB）通过一个页表由虚拟地址空间映射到物理地址空间。
    最流行保护性限制：1）包含在每个页表项，2）可以决定读写，执行代码。只有操作系统可以修改更新页表。
    TLB：因为分页虚拟器需要两次访问存储器，一次获取物理地址，一次获取数据，成本太高，我们需要把地址转化放在一个特殊的缓存中。
    虚拟机（virtual memory）：
    操作系统虚拟机（提供标准软件接口），一台电脑可以支持不同的操作系统
    VMM（虚拟监视器或管理程序）：为虚拟机提供支持的软件。核心技术。
  </pre>
  <h3>附录A：MIPS</h3>
  MIPS：64bit 载入-存储体系结构（Move/Copy data from/to memory）
  MIPS 是一种RISC处理器。
  MIPS指令格式：
  1）R格式用于整数寄存器至寄存器操作
  2）I格式用于数据传送，分支，和立即数指令
  3）J格式用于跳转指令
  <h3>附录B.4：虚拟存储器</h3>
    <pre>

      B.4 TLB的作用和步骤：
    </pre>
  <h3>附录C：流水线(Pipelining)</h3>
  <pre>
    流水线：一种将多条指令重叠执行的实现技术。一条指令的执行需要多个操作，流水线技术充分利用了这些操作之间的并行性。
    流水线用于加快CPU速度的关键实现技术。 流水线就像汽车的装配线一样。
    处理器周期的(Pocessor cycle)长度由最缓慢的流水线级(a pipe stage)所需时间决定。
    In a computer, this processor cycle is usually 1 clock cycle (sometimes it is 2, rarely more).
    流水线设计者的目标是平衡每条流水线的长度，相当于每条流水线完成时间差不多一样。理想状态下n个流水级的数目，可以提高n倍速度
    RISC（精简指令集计算机）（Reduced instruction set computer）默认的体系结构MIPS。RISC 几个关键属性：
      ■ All operations on data apply to data in registers and typically change the entire register (32 or 64 bits per register).
      ■ The only operations that affect memory are load and store operations that move data from memory to a register or to memory from a register, respec- tively.
        Load and store operations that load or store less than a full register (e.g., a byte, 16 bits, or 32 bits) are often available.
      ■ The instruction formats are few in number, with all instructions typically being one size.
    MIPS (3 classes of instructions) 3 类指令：
      1) ALU instructions
      2) Load and store instructions
      3) Branches and jumps
    Every instruction in this RISC subset can be implemented in at most 5 clock cycles.
      1) Instruction fetch cycle (IF):
          * Send the program counter (PC) to memory and fetch(取来) the current instruction from memory. Update the PC to the next sequential PC by adding 4 (since each MIPS
          instruction is 4 bytes) to the PC
      2) Instruction decode/register fetch cycle (ID):
          * Decode the instruction and read the registers corresponding to register source specifiers from the register file. Do the equality test on the registers as they
          are read, for a possible branch
      3) Execution/effective address cycle (EX):
          * Memory reference—The ALU adds the base register and the offset(抵消) to form the effective address
      4) Memory access (MEM):
          * If the instruction is a load, the memory does a read using the effective address computed in the previous cycle. If it is a store, then the memory writes the data
           from the second register read from the register file using the effective address
      5) Write-back cycle (WB):
          * Register-Register ALU instruction or load instruction:
              * Write the result into the register file, whether it comes from the memory system (for a load) or from the ALU (for an ALU instruction)
  </pre>
</html>
