<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:41:51.4151</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.08.10</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-0105162</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>다중 비트 누산기, 다중 비트 누산기를 포함하는 인 메모리 컴퓨팅(IN MEMORY COMPUTING) 프로세서 및 다중 비트 누산기의 동작 방법</inventionTitle><inventionTitleEng>MULTI-BIT ACCUMULATOR, IN MEMORY COMPUTING(IMC)  PROCESSOR INCLUDING MULTI-BIT ACCUMULATOR, AND OPERATING  METHOD OF MULTI-BIT ACCUMULATOR</inventionTitleEng><openDate>2024.03.21</openDate><openNumber>10-2024-0037146</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2017.01.01)</ipcDate><ipcNumber>G06F 7/544</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 7/53</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 7/62</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 15/78</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>G06N 3/063</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 일 실시예에 따른 다중 비트 누산기는 단일 비트의 입력 데이터들에 대한 합 연산을 수행하는 1-비트 월리스 트리들, 인에이블 신호에 따라, 1-비트 월리스 트리들의 합 연산 결과를 출력하는 트리-스테이트 논리 회로들, 및 클럭 신호에 기초한 쉬프트 연산에 의해 1-비트 월리스 트리들의 합 연산 결과에 대한 누적 연산을 수행하는 쉬프트 가산기를 포함할 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 다중 비트 누산기(multi-bit accumulator)에 있어서, 단일 비트의 입력 데이터들에 대한 합(add) 연산을 수행하는 1-비트(bit) 월리스 트리들(Wallace trees); 인에이블 신호(enable signal)에 따라, 상기 1-비트 월리스 트리들의 합 연산 결과를 출력하는 트리-스테이트 논리 회로들; 및 클럭 신호에 기초한 쉬프트(shift) 연산에 의해 상기 1-비트 월리스 트리들의 합 연산 결과에 대한 누적 연산을 수행하는 쉬프트 가산기(shift-adder)를 포함하는, 다중 비트 누산기.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 상기 1-비트 월리스 트리들 각각은 상기 합 연산을 위한 복수의 연산 스테이지들 중 최종 연산 스테이지에서 사용되는 전가산기들(full adders)로 구성된 가산기 어레이(adder arrays)를 포함하고, 상기 가산기 어레이는 상기 단일 비트의 입력 데이터들 간의 덧셈 연산 결과에 트리-스테이트 버퍼가 연결된 제1 유형의 전가산기들; 및 상기 최종 연산 스테이지의 연산 결과에 해당하는 덧셈 연산 결과 및 상기 덧셈 연산 결과에 대응하여 발생한 캐리(Carry) 연산 결과 각각에 트리-스테이트 버퍼가 연결되는 제2 유형의 전가산기를 포함하는, 다중 비트 누산기.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서, 상기 트리-스테이트 논리 회로들은 상기 인에이블 신호가 제1 논리 값을 갖는 경우, 고-임피던스 상태(high impedance state)를 출력하고, 상기 인에이블 신호가 상기 제1 논리 값에 상반되는 제2 논리 값을 갖는 경우, 상기 1-비트 월리스 트리들의 합 연산 결과를 상기 쉬프트 가산기로 출력하는, 다중 비트 누산기.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서,상기 다중 비트 누산기가 부호를 갖는 데이터(signed data)에 대한 부호 연산(signed operation)을 수행하는 경우, 상기 쉬프트 가산기의 누적 연산 결과 중 최상위 비트(most significant bit; MSB)와 상기 부호를 갖는 데이터 간의 논리 연산을 수행하는 논리 게이트를 더 포함하는, 다중 비트 누산기.</claim></claimInfo><claimInfo><claim>5. 제4항에 있어서, 상기 논리 게이트는 상기 최상위 비트(MSB)와 상기 부호를 갖는 데이터 간의 XOR 연산을 수행하는 XOR 게이트를 포함하는, 다중 비트 누산기.</claim></claimInfo><claimInfo><claim>6. 제1항에 있어서, 상기 클럭 신호를 인버팅(inverting)함으로써 상기 트리-스테이트 논리 회로들을 인에이블링(enabling)시키는 상기 인에이블 신호를 생성하는 신호 생성기를 더 포함하는, 다중 비트 누산기.</claim></claimInfo><claimInfo><claim>7. 제1항에 있어서, 상기 1-비트 월리스 트리들은제1 논리 값을 갖는 인에이블 신호에 따라 동작하고, 상기 쉬프트 가산기는 상기 제1 논리 값에 상반되는 제2 논리 값을 갖는 인에이블 신호에 따라 동작하는, 다중 비트 누산기.</claim></claimInfo><claimInfo><claim>8. 제1항에 있어서, 상기 1-비트 월리스 트리들과 상기 쉬프트 가산기 간의 파이프라인 동작을 위해 클럭 신호에 따라 상기 1-비트 월리스 트리들 각각의 출력값을 저장하여 상기 쉬프트 가산기로 전달하는 레지스터들(register)을 더 포함하는, 다중 비트 누산기.</claim></claimInfo><claimInfo><claim>9. 제8항에 있어서, 상기 레지스터들은 상기 트리-스테이트 논리 회로들에 의해 발생하는 기생 커패시턴스에 의해 구현되는, 다중 비트 누산기.</claim></claimInfo><claimInfo><claim>10. 인 메모리 컴퓨팅(IMC) 프로세서에 있어서,크로스바(cross bar) 구조의 복수의 컬럼들로 구성된 복수의 IMC 매크로들을 포함하는 인-메모리 컴퓨팅(IMC) 장치;상기 인-메모리 컴퓨팅(IMC) 장치에 다중 비트의 제1 값들을 한 비트씩 순차적으로 입력하는 입력 컨트롤러(input controller); 및 상기 복수의 IMC 매크로들의 연산 결과들을 통합한 다중 비트의 연산 결과를 출력하는 포스트 연산 회로를 포함하고, 상기 복수의 IMC 매크로들 각각은 상기 제1 값들 각각에 적용되는 제2 값을 저장하는 비트 셀들을 포함하는 메모리 어레이;상기 제1 값들과 상기 제2 값 간의 단일 비트의 MAC(Multiplying And Accumulator) 연산을 수행하는 연산 게이트들을 포함하는 이진 게이트 어레이(binary gate array); 및 상기 단일 비트의 MAC 연산 결과들에 대한 비트 와이즈(bit-wise) 연산을 수행하고, 클럭 신호에 기초한 쉬프트(shift) 연산을 통해 상기 복수의 컬럼들 중 어느 하나의 컬럼에 대응하는 상기 비트 와이즈 연산 결과에 대한 누적 연산을 수행하는 다중 비트 누산기를 포함하는, 인 메모리 컴퓨팅(IMC) 프로세서.</claim></claimInfo><claimInfo><claim>11. 제10항에 있어서, 상기 다중 비트 누산기는 상기 단일 비트의 MAC 연산 결과들에 대한 상기 비트 와이즈 연산을 수행하는 1-비트(bit) 월리스 트리들;인에이블 신호에 따라, 상기 1-비트 월리스 트리들의 비트 와이즈 연산 결과를 출력하는 트리-스테이트 논리 회로들; 및 클럭 신호에 기초한 쉬프트(shift) 연산에 의해 상기 복수의 컬럼들 중 어느 하나의 컬럼에 대응하는 상기 1-비트 월리스 트리들의 합 연산 결과에 대한 누적 연산을 수행하는 쉬프트 가산기(shift-adder)를 포함하는, 인 메모리 컴퓨팅(IMC) 프로세서.</claim></claimInfo><claimInfo><claim>12. 제11항에 있어서, 상기 1-비트 월리스 트리들 각각은 상기 합 연산을 위한 복수의 연산 스테이지들 중 최종 연산 스테이지에서 사용되는 전가산기들로 구성된 가산기 어레이를 포함하고, 상기 가산기 어레이는 상기 단일 비트의 MAC 연산 결과들에 상기 트리-스테이트 버퍼가 연결된 제1 유형의 전가산기들; 및 상기 최종 연산 스테이지의 연산 결과에 해당하는 덧셈 연산 결과 및 상기 덧셈 연산 결과에 대응하여 발생한 캐리(Carry) 연산 결과 각각에 트리-스테이트 버퍼가 연결되는 제2 유형의 전가산기를 포함하는, 인 메모리 컴퓨팅(IMC) 프로세서.</claim></claimInfo><claimInfo><claim>13. 제11항에 있어서, 상기 트리-스테이트 논리 회로로들은 상기 인에이블 신호가 제1 논리 값을 갖는 경우, 고-임피던스 상태(high impedance state)를 출력하고, 상기 인에이블 신호가 상기 제1 논리 값에 상반되는 제2 논리 값을 갖는 경우, 상기 1-비트 월리스 트리들의 비트 와이즈 연산 결과를 상기 쉬프트 가산기로 출력하는, 인 메모리 컴퓨팅(IMC) 프로세서.</claim></claimInfo><claimInfo><claim>14. 제11항에 있어서,상기 다중 비트 누산기가 부호를 갖는 데이터(signed data)에 대한 부호 연산(signed operation)을 수행하는 경우, 상기 쉬프트 가산기의 누적 연산 결과 중 최상위 비트(most significant bit; MSB)와 상기 부호를 갖는 데이터 간의 논리 연산을 수행하는 논리 게이트를 더 포함하는, 인 메모리 컴퓨팅(IMC) 프로세서.</claim></claimInfo><claimInfo><claim>15. 제14항에 있어서, 상기 논리 게이트는 상기 최상위 비트(MSB)와 상기 부호를 갖는 데이터 간의 XOR 연산을 수행하는 XOR 게이트를 포함하는, 인 메모리 컴퓨팅(IMC) 프로세서.</claim></claimInfo><claimInfo><claim>16. 제11항에 있어서, 상기 클럭 신호를 인버팅(inverting)함으로써 상기 트리-스테이트 논리 회로들을 인에이블링(enabling)시키는 상기 인에이블 신호를 생성하는 신호 생성기를 더 포함하는, 인 메모리 컴퓨팅(IMC) 프로세서.</claim></claimInfo><claimInfo><claim>17. 제11항에 있어서, 상기 1-비트 월리스 트리들은제1 논리 값을 갖는 인에이블 신호에 따라 동작하고, 상기 쉬프트 가산기는 상기 제1 논리 값에 상반되는 제2 논리 값을 갖는 인에이블 신호에 따라 동작하는, 인 메모리 컴퓨팅(IMC) 프로세서.</claim></claimInfo><claimInfo><claim>18. 제10항에 있어서,상기 인 메모리 컴퓨팅(IMC) 프로세서는 모바일 디바이스, 모바일 컴퓨팅 디바이스, 모바일 폰, 스마트폰, 개인용 디지털 어시스턴트(personal digital assistant), 고정 로케이션 단말, 태블릿 컴퓨터, 컴퓨터, 웨어러블(wearable) 디바이스, 랩탑 컴퓨터, 서버, 뮤직 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 네비게이션 디바이스, 통신 디바이스, 내비게이션 디바이스, GPS 장치, 텔레비전, 튜너, 자동차, 차량 부품, 항공 전자 시스템, 드론, 멀티콥터 및 의료 기기로 구성된 그룹에서 선택된 적어도 하나의 디바이스에 통합되는, 인 메모리 컴퓨팅(IMC) 프로세서.</claim></claimInfo><claimInfo><claim>19. 다중 비트 누산기의 동작 방법에 있어서,단일 비트의 입력 데이터들을 수신하는 단계;상기 입력 데이터들에 대해 1-비트 단위의 합 연산을 수행하는 단계;인에이블 신호(enable signal)에 기초하여, 상기 1-비트 단위의 합 연산의 결과를 출력하는 단계; 및 상기 1-비트 단위의 합 연산 결과를 쉬프트시켜 누적함으로써 상기 입력 데이터들에 대응하는 다중 비트의 연산 결과를 출력하는 단계를 포함하는, 다중 비트 누산기의 동작 방법.</claim></claimInfo><claimInfo><claim>20. 하드웨어와 결합되어 제19항의 방법을 실행시키기 위하여 컴퓨터로 판독 가능한 저장매체에 저장된 컴퓨터 프로그램.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기도 수원시 영통구...</address><code>119981042713</code><country>대한민국</country><engName>SAMSUNG ELECTRONICS CO., LTD.</engName><name>삼성전자주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 수원시 영통구...</address><code>420220235746</code><country>대한민국</country><engName>CHANG, Dong jin</engName><name>창동진</name></inventorInfo><inventorInfo><address>경기도 수원시 권선구...</address><code>420200130623</code><country>대한민국</country><engName>Myung SungMeen</engName><name>명성민</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code>420210513208</code><country>대한민국</country><engName>Lee, Jaehyuk</engName><name>이재혁</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code>420150209411</code><country>대한민국</country><engName>YOON DAEKUN</engName><name>윤대건</name></inventorInfo><inventorInfo><address>경기도 수원시 영통구...</address><code>420170497837</code><country>대한민국</country><engName>YUN, Seok Ju</engName><name>윤석주</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 언주로 ***, *층(역삼동,화물재단빌딩)</address><code>920071000614</code><country>대한민국</country><engName>MUHANN PATENT &amp; LAW FIRM</engName><name>특허법인무한</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>대한민국</priorityApplicationCountry><priorityApplicationDate>2022.09.14</priorityApplicationDate><priorityApplicationNumber>1020220115784</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2023.08.10</receiptDate><receiptNumber>1-1-2023-0884611-63</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020230105162.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=348aaf18c46825cf02d6c2de1c78338e7e8384424434c26b5bcdf8fa3d515f52b32d7f92906341329a16eb9d0682290f7480c81d2c4ba5a3effe70d890acaba9f2460acac42fbd85</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfdfc7ca85b2676c39926dcf128e02f9d6532609ca194b146f943cb2ab5456772aa372e5901f22bb07d94c7a455222d4a5dd5c49b38f6391f8</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>