TimeQuest Timing Analyzer report for alteratest
Tue Nov 08 19:25:00 2016
Quartus II 64-Bit Version 15.0.0 Build 145 04/22/2015 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'tx_clk'
 14. Slow 1200mV 85C Model Hold: 'tx_clk'
 15. Slow 1200mV 85C Model Minimum Pulse Width: 'rx_clk'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'tx_clk'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Slow 1200mV 85C Model Metastability Summary
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'tx_clk'
 29. Slow 1200mV 0C Model Hold: 'tx_clk'
 30. Slow 1200mV 0C Model Minimum Pulse Width: 'rx_clk'
 31. Slow 1200mV 0C Model Minimum Pulse Width: 'tx_clk'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Slow 1200mV 0C Model Metastability Summary
 37. Fast 1200mV 0C Model Setup Summary
 38. Fast 1200mV 0C Model Hold Summary
 39. Fast 1200mV 0C Model Recovery Summary
 40. Fast 1200mV 0C Model Removal Summary
 41. Fast 1200mV 0C Model Minimum Pulse Width Summary
 42. Fast 1200mV 0C Model Setup: 'tx_clk'
 43. Fast 1200mV 0C Model Hold: 'tx_clk'
 44. Fast 1200mV 0C Model Minimum Pulse Width: 'rx_clk'
 45. Fast 1200mV 0C Model Minimum Pulse Width: 'tx_clk'
 46. Setup Times
 47. Hold Times
 48. Clock to Output Times
 49. Minimum Clock to Output Times
 50. Fast 1200mV 0C Model Metastability Summary
 51. Multicorner Timing Analysis Summary
 52. Setup Times
 53. Hold Times
 54. Clock to Output Times
 55. Minimum Clock to Output Times
 56. Board Trace Model Assignments
 57. Input Transition Times
 58. Signal Integrity Metrics (Slow 1200mv 0c Model)
 59. Signal Integrity Metrics (Slow 1200mv 85c Model)
 60. Signal Integrity Metrics (Fast 1200mv 0c Model)
 61. Setup Transfers
 62. Hold Transfers
 63. Report TCCS
 64. Report RSKM
 65. Unconstrained Paths
 66. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 15.0.0 Build 145 04/22/2015 SJ Web Edition ;
; Revision Name      ; alteratest                                         ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE115F29C7                                      ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------+
; SDC File List                                                       ;
+---------------------------------+--------+--------------------------+
; SDC File Path                   ; Status ; Read at                  ;
+---------------------------------+--------+--------------------------+
; Ethernet/altera_eth_tse_mac.sdc ; OK     ; Tue Nov 08 19:24:58 2016 ;
+---------------------------------+--------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                             ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets    ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; rx_clk     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { rx_clk } ;
; tx_clk     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { tx_clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+


--------------------------------------
; Slow 1200mV 85C Model Fmax Summary ;
--------------------------------------
No paths to report.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+--------+--------+-------------------+
; Clock  ; Slack  ; End Point TNS     ;
+--------+--------+-------------------+
; tx_clk ; -0.020 ; -0.074            ;
+--------+--------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+--------+-------+-------------------+
; Clock  ; Slack ; End Point TNS     ;
+--------+-------+-------------------+
; tx_clk ; 0.411 ; 0.000             ;
+--------+-------+-------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+--------+--------+---------------------------------+
; Clock  ; Slack  ; End Point TNS                   ;
+--------+--------+---------------------------------+
; rx_clk ; -3.000 ; -8.140                          ;
; tx_clk ; -3.000 ; -8.140                          ;
+--------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'tx_clk'                                                                      ;
+--------+-----------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------+--------------+-------------+--------------+------------+------------+
; -0.020 ; data[0]   ; tx_data[0]~reg0 ; rx_clk       ; tx_clk      ; 1.000        ; -0.043     ; 0.955      ;
; -0.019 ; data[2]   ; tx_data[2]~reg0 ; rx_clk       ; tx_clk      ; 1.000        ; -0.042     ; 0.955      ;
; -0.018 ; data[1]   ; tx_data[1]~reg0 ; rx_clk       ; tx_clk      ; 1.000        ; -0.043     ; 0.953      ;
; -0.017 ; data[3]   ; tx_data[3]~reg0 ; rx_clk       ; tx_clk      ; 1.000        ; -0.042     ; 0.953      ;
+--------+-----------+-----------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'tx_clk'                                                                      ;
+-------+-----------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------------+--------------+-------------+--------------+------------+------------+
; 0.411 ; data[1]   ; tx_data[1]~reg0 ; rx_clk       ; tx_clk      ; 0.000        ; 0.184      ; 0.821      ;
; 0.412 ; data[3]   ; tx_data[3]~reg0 ; rx_clk       ; tx_clk      ; 0.000        ; 0.183      ; 0.821      ;
; 0.412 ; data[0]   ; tx_data[0]~reg0 ; rx_clk       ; tx_clk      ; 0.000        ; 0.184      ; 0.822      ;
; 0.413 ; data[2]   ; tx_data[2]~reg0 ; rx_clk       ; tx_clk      ; 0.000        ; 0.183      ; 0.822      ;
+-------+-----------+-----------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'rx_clk'                                                            ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; rx_clk ; Rise       ; rx_clk                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; rx_clk ; Rise       ; data[0]                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; rx_clk ; Rise       ; data[1]                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; rx_clk ; Rise       ; data[2]                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; rx_clk ; Rise       ; data[3]                      ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; rx_clk ; Rise       ; data[0]                      ;
; 0.262  ; 0.450        ; 0.188          ; Low Pulse Width  ; rx_clk ; Rise       ; data[1]                      ;
; 0.262  ; 0.450        ; 0.188          ; Low Pulse Width  ; rx_clk ; Rise       ; data[3]                      ;
; 0.263  ; 0.451        ; 0.188          ; Low Pulse Width  ; rx_clk ; Rise       ; data[2]                      ;
; 0.329  ; 0.549        ; 0.220          ; High Pulse Width ; rx_clk ; Rise       ; data[2]                      ;
; 0.329  ; 0.549        ; 0.220          ; High Pulse Width ; rx_clk ; Rise       ; data[3]                      ;
; 0.330  ; 0.550        ; 0.220          ; High Pulse Width ; rx_clk ; Rise       ; data[0]                      ;
; 0.330  ; 0.550        ; 0.220          ; High Pulse Width ; rx_clk ; Rise       ; data[1]                      ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; rx_clk ; Rise       ; rx_clk~input|o               ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; rx_clk ; Rise       ; rx_clk~inputclkctrl|inclk[0] ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; rx_clk ; Rise       ; rx_clk~inputclkctrl|outclk   ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; rx_clk ; Rise       ; data[0]|clk                  ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; rx_clk ; Rise       ; data[1]|clk                  ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; rx_clk ; Rise       ; data[2]|clk                  ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; rx_clk ; Rise       ; data[3]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rx_clk ; Rise       ; rx_clk~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rx_clk ; Rise       ; rx_clk~input|i               ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; rx_clk ; Rise       ; data[2]|clk                  ;
; 0.585  ; 0.585        ; 0.000          ; High Pulse Width ; rx_clk ; Rise       ; data[1]|clk                  ;
; 0.585  ; 0.585        ; 0.000          ; High Pulse Width ; rx_clk ; Rise       ; data[3]|clk                  ;
; 0.586  ; 0.586        ; 0.000          ; High Pulse Width ; rx_clk ; Rise       ; data[0]|clk                  ;
; 0.592  ; 0.592        ; 0.000          ; High Pulse Width ; rx_clk ; Rise       ; rx_clk~inputclkctrl|inclk[0] ;
; 0.592  ; 0.592        ; 0.000          ; High Pulse Width ; rx_clk ; Rise       ; rx_clk~inputclkctrl|outclk   ;
; 0.606  ; 0.606        ; 0.000          ; High Pulse Width ; rx_clk ; Rise       ; rx_clk~input|o               ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'tx_clk'                                                            ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; tx_clk ; Rise       ; tx_clk                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; tx_clk ; Rise       ; tx_data[0]~reg0              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; tx_clk ; Rise       ; tx_data[1]~reg0              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; tx_clk ; Rise       ; tx_data[2]~reg0              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; tx_clk ; Rise       ; tx_data[3]~reg0              ;
; 0.266  ; 0.454        ; 0.188          ; Low Pulse Width  ; tx_clk ; Rise       ; tx_data[0]~reg0              ;
; 0.267  ; 0.455        ; 0.188          ; Low Pulse Width  ; tx_clk ; Rise       ; tx_data[1]~reg0              ;
; 0.267  ; 0.455        ; 0.188          ; Low Pulse Width  ; tx_clk ; Rise       ; tx_data[3]~reg0              ;
; 0.268  ; 0.456        ; 0.188          ; Low Pulse Width  ; tx_clk ; Rise       ; tx_data[2]~reg0              ;
; 0.324  ; 0.544        ; 0.220          ; High Pulse Width ; tx_clk ; Rise       ; tx_data[2]~reg0              ;
; 0.324  ; 0.544        ; 0.220          ; High Pulse Width ; tx_clk ; Rise       ; tx_data[3]~reg0              ;
; 0.325  ; 0.545        ; 0.220          ; High Pulse Width ; tx_clk ; Rise       ; tx_data[0]~reg0              ;
; 0.325  ; 0.545        ; 0.220          ; High Pulse Width ; tx_clk ; Rise       ; tx_data[1]~reg0              ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; tx_clk ; Rise       ; tx_clk~inputclkctrl|inclk[0] ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; tx_clk ; Rise       ; tx_clk~input|o               ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; tx_clk ; Rise       ; tx_clk~inputclkctrl|outclk   ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; tx_clk ; Rise       ; tx_data[0]~reg0|clk          ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; tx_clk ; Rise       ; tx_data[1]~reg0|clk          ;
; 0.420  ; 0.420        ; 0.000          ; Low Pulse Width  ; tx_clk ; Rise       ; tx_data[2]~reg0|clk          ;
; 0.420  ; 0.420        ; 0.000          ; Low Pulse Width  ; tx_clk ; Rise       ; tx_data[3]~reg0|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; tx_clk ; Rise       ; tx_clk~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; tx_clk ; Rise       ; tx_clk~input|i               ;
; 0.579  ; 0.579        ; 0.000          ; High Pulse Width ; tx_clk ; Rise       ; tx_data[2]~reg0|clk          ;
; 0.580  ; 0.580        ; 0.000          ; High Pulse Width ; tx_clk ; Rise       ; tx_data[1]~reg0|clk          ;
; 0.580  ; 0.580        ; 0.000          ; High Pulse Width ; tx_clk ; Rise       ; tx_data[3]~reg0|clk          ;
; 0.581  ; 0.581        ; 0.000          ; High Pulse Width ; tx_clk ; Rise       ; tx_data[0]~reg0|clk          ;
; 0.587  ; 0.587        ; 0.000          ; High Pulse Width ; tx_clk ; Rise       ; tx_clk~inputclkctrl|outclk   ;
; 0.606  ; 0.606        ; 0.000          ; High Pulse Width ; tx_clk ; Rise       ; tx_clk~inputclkctrl|inclk[0] ;
; 0.606  ; 0.606        ; 0.000          ; High Pulse Width ; tx_clk ; Rise       ; tx_clk~input|o               ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; rx_data[*]  ; rx_clk     ; 1.717 ; 2.126 ; Rise       ; rx_clk          ;
;  rx_data[0] ; rx_clk     ; 1.012 ; 1.355 ; Rise       ; rx_clk          ;
;  rx_data[1] ; rx_clk     ; 1.307 ; 1.639 ; Rise       ; rx_clk          ;
;  rx_data[2] ; rx_clk     ; 1.032 ; 1.379 ; Rise       ; rx_clk          ;
;  rx_data[3] ; rx_clk     ; 1.717 ; 2.126 ; Rise       ; rx_clk          ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; rx_data[*]  ; rx_clk     ; -0.576 ; -0.903 ; Rise       ; rx_clk          ;
;  rx_data[0] ; rx_clk     ; -0.576 ; -0.903 ; Rise       ; rx_clk          ;
;  rx_data[1] ; rx_clk     ; -0.859 ; -1.175 ; Rise       ; rx_clk          ;
;  rx_data[2] ; rx_clk     ; -0.598 ; -0.927 ; Rise       ; rx_clk          ;
;  rx_data[3] ; rx_clk     ; -1.256 ; -1.645 ; Rise       ; rx_clk          ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; led[*]      ; tx_clk     ; 7.910 ; 7.846 ; Rise       ; tx_clk          ;
;  led[0]     ; tx_clk     ; 7.357 ; 7.281 ; Rise       ; tx_clk          ;
;  led[1]     ; tx_clk     ; 7.910 ; 7.846 ; Rise       ; tx_clk          ;
;  led[2]     ; tx_clk     ; 7.624 ; 7.584 ; Rise       ; tx_clk          ;
;  led[3]     ; tx_clk     ; 7.417 ; 7.389 ; Rise       ; tx_clk          ;
; tx_data[*]  ; tx_clk     ; 8.094 ; 8.040 ; Rise       ; tx_clk          ;
;  tx_data[0] ; tx_clk     ; 8.094 ; 8.040 ; Rise       ; tx_clk          ;
;  tx_data[1] ; tx_clk     ; 7.906 ; 7.843 ; Rise       ; tx_clk          ;
;  tx_data[2] ; tx_clk     ; 6.781 ; 6.746 ; Rise       ; tx_clk          ;
;  tx_data[3] ; tx_clk     ; 6.802 ; 6.763 ; Rise       ; tx_clk          ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; led[*]      ; tx_clk     ; 7.109 ; 7.035 ; Rise       ; tx_clk          ;
;  led[0]     ; tx_clk     ; 7.109 ; 7.035 ; Rise       ; tx_clk          ;
;  led[1]     ; tx_clk     ; 7.637 ; 7.575 ; Rise       ; tx_clk          ;
;  led[2]     ; tx_clk     ; 7.363 ; 7.322 ; Rise       ; tx_clk          ;
;  led[3]     ; tx_clk     ; 7.164 ; 7.135 ; Rise       ; tx_clk          ;
; tx_data[*]  ; tx_clk     ; 6.555 ; 6.521 ; Rise       ; tx_clk          ;
;  tx_data[0] ; tx_clk     ; 7.817 ; 7.764 ; Rise       ; tx_clk          ;
;  tx_data[1] ; tx_clk     ; 7.634 ; 7.572 ; Rise       ; tx_clk          ;
;  tx_data[2] ; tx_clk     ; 6.555 ; 6.521 ; Rise       ; tx_clk          ;
;  tx_data[3] ; tx_clk     ; 6.576 ; 6.537 ; Rise       ; tx_clk          ;
+-------------+------------+-------+-------+------------+-----------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


-------------------------------------
; Slow 1200mV 0C Model Fmax Summary ;
-------------------------------------
No paths to report.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+--------+-------+-------------------+
; Clock  ; Slack ; End Point TNS     ;
+--------+-------+-------------------+
; tx_clk ; 0.078 ; 0.000             ;
+--------+-------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+--------+-------+------------------+
; Clock  ; Slack ; End Point TNS    ;
+--------+-------+------------------+
; tx_clk ; 0.378 ; 0.000            ;
+--------+-------+------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+--------+--------+--------------------------------+
; Clock  ; Slack  ; End Point TNS                  ;
+--------+--------+--------------------------------+
; rx_clk ; -3.000 ; -8.140                         ;
; tx_clk ; -3.000 ; -8.140                         ;
+--------+--------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'tx_clk'                                                                      ;
+-------+-----------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------------+--------------+-------------+--------------+------------+------------+
; 0.078 ; data[0]   ; tx_data[0]~reg0 ; rx_clk       ; tx_clk      ; 1.000        ; -0.039     ; 0.862      ;
; 0.079 ; data[2]   ; tx_data[2]~reg0 ; rx_clk       ; tx_clk      ; 1.000        ; -0.038     ; 0.862      ;
; 0.080 ; data[1]   ; tx_data[1]~reg0 ; rx_clk       ; tx_clk      ; 1.000        ; -0.039     ; 0.860      ;
; 0.081 ; data[3]   ; tx_data[3]~reg0 ; rx_clk       ; tx_clk      ; 1.000        ; -0.038     ; 0.860      ;
+-------+-----------+-----------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'tx_clk'                                                                       ;
+-------+-----------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------------+--------------+-------------+--------------+------------+------------+
; 0.378 ; data[1]   ; tx_data[1]~reg0 ; rx_clk       ; tx_clk      ; 0.000        ; 0.162      ; 0.751      ;
; 0.379 ; data[3]   ; tx_data[3]~reg0 ; rx_clk       ; tx_clk      ; 0.000        ; 0.161      ; 0.751      ;
; 0.380 ; data[0]   ; tx_data[0]~reg0 ; rx_clk       ; tx_clk      ; 0.000        ; 0.162      ; 0.753      ;
; 0.381 ; data[2]   ; tx_data[2]~reg0 ; rx_clk       ; tx_clk      ; 0.000        ; 0.161      ; 0.753      ;
+-------+-----------+-----------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'rx_clk'                                                             ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; rx_clk ; Rise       ; rx_clk                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; rx_clk ; Rise       ; data[0]                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; rx_clk ; Rise       ; data[1]                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; rx_clk ; Rise       ; data[2]                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; rx_clk ; Rise       ; data[3]                      ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; rx_clk ; Rise       ; data[2]                      ;
; 0.280  ; 0.466        ; 0.186          ; Low Pulse Width  ; rx_clk ; Rise       ; data[0]                      ;
; 0.280  ; 0.466        ; 0.186          ; Low Pulse Width  ; rx_clk ; Rise       ; data[3]                      ;
; 0.281  ; 0.467        ; 0.186          ; Low Pulse Width  ; rx_clk ; Rise       ; data[1]                      ;
; 0.313  ; 0.531        ; 0.218          ; High Pulse Width ; rx_clk ; Rise       ; data[1]                      ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; rx_clk ; Rise       ; data[0]                      ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; rx_clk ; Rise       ; data[3]                      ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; rx_clk ; Rise       ; data[2]                      ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; rx_clk ; Rise       ; rx_clk~input|o               ;
; 0.421  ; 0.421        ; 0.000          ; Low Pulse Width  ; rx_clk ; Rise       ; rx_clk~inputclkctrl|inclk[0] ;
; 0.421  ; 0.421        ; 0.000          ; Low Pulse Width  ; rx_clk ; Rise       ; rx_clk~inputclkctrl|outclk   ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; rx_clk ; Rise       ; data[2]|clk                  ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; rx_clk ; Rise       ; data[0]|clk                  ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; rx_clk ; Rise       ; data[3]|clk                  ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; rx_clk ; Rise       ; data[1]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rx_clk ; Rise       ; rx_clk~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rx_clk ; Rise       ; rx_clk~input|i               ;
; 0.571  ; 0.571        ; 0.000          ; High Pulse Width ; rx_clk ; Rise       ; data[1]|clk                  ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; rx_clk ; Rise       ; data[0]|clk                  ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; rx_clk ; Rise       ; data[3]|clk                  ;
; 0.573  ; 0.573        ; 0.000          ; High Pulse Width ; rx_clk ; Rise       ; data[2]|clk                  ;
; 0.579  ; 0.579        ; 0.000          ; High Pulse Width ; rx_clk ; Rise       ; rx_clk~inputclkctrl|inclk[0] ;
; 0.579  ; 0.579        ; 0.000          ; High Pulse Width ; rx_clk ; Rise       ; rx_clk~inputclkctrl|outclk   ;
; 0.585  ; 0.585        ; 0.000          ; High Pulse Width ; rx_clk ; Rise       ; rx_clk~input|o               ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'tx_clk'                                                             ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; tx_clk ; Rise       ; tx_clk                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; tx_clk ; Rise       ; tx_data[0]~reg0              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; tx_clk ; Rise       ; tx_data[1]~reg0              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; tx_clk ; Rise       ; tx_data[2]~reg0              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; tx_clk ; Rise       ; tx_data[3]~reg0              ;
; 0.287  ; 0.473        ; 0.186          ; Low Pulse Width  ; tx_clk ; Rise       ; tx_data[2]~reg0              ;
; 0.288  ; 0.474        ; 0.186          ; Low Pulse Width  ; tx_clk ; Rise       ; tx_data[0]~reg0              ;
; 0.288  ; 0.474        ; 0.186          ; Low Pulse Width  ; tx_clk ; Rise       ; tx_data[3]~reg0              ;
; 0.289  ; 0.475        ; 0.186          ; Low Pulse Width  ; tx_clk ; Rise       ; tx_data[1]~reg0              ;
; 0.305  ; 0.523        ; 0.218          ; High Pulse Width ; tx_clk ; Rise       ; tx_data[1]~reg0              ;
; 0.306  ; 0.524        ; 0.218          ; High Pulse Width ; tx_clk ; Rise       ; tx_data[0]~reg0              ;
; 0.306  ; 0.524        ; 0.218          ; High Pulse Width ; tx_clk ; Rise       ; tx_data[3]~reg0              ;
; 0.307  ; 0.525        ; 0.218          ; High Pulse Width ; tx_clk ; Rise       ; tx_data[2]~reg0              ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; tx_clk ; Rise       ; tx_clk~inputclkctrl|inclk[0] ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; tx_clk ; Rise       ; tx_clk~input|o               ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; tx_clk ; Rise       ; tx_clk~inputclkctrl|outclk   ;
; 0.435  ; 0.435        ; 0.000          ; Low Pulse Width  ; tx_clk ; Rise       ; tx_data[2]~reg0|clk          ;
; 0.436  ; 0.436        ; 0.000          ; Low Pulse Width  ; tx_clk ; Rise       ; tx_data[0]~reg0|clk          ;
; 0.436  ; 0.436        ; 0.000          ; Low Pulse Width  ; tx_clk ; Rise       ; tx_data[3]~reg0|clk          ;
; 0.437  ; 0.437        ; 0.000          ; Low Pulse Width  ; tx_clk ; Rise       ; tx_data[1]~reg0|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; tx_clk ; Rise       ; tx_clk~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; tx_clk ; Rise       ; tx_clk~input|i               ;
; 0.563  ; 0.563        ; 0.000          ; High Pulse Width ; tx_clk ; Rise       ; tx_data[1]~reg0|clk          ;
; 0.564  ; 0.564        ; 0.000          ; High Pulse Width ; tx_clk ; Rise       ; tx_data[0]~reg0|clk          ;
; 0.564  ; 0.564        ; 0.000          ; High Pulse Width ; tx_clk ; Rise       ; tx_data[3]~reg0|clk          ;
; 0.565  ; 0.565        ; 0.000          ; High Pulse Width ; tx_clk ; Rise       ; tx_data[2]~reg0|clk          ;
; 0.571  ; 0.571        ; 0.000          ; High Pulse Width ; tx_clk ; Rise       ; tx_clk~inputclkctrl|outclk   ;
; 0.585  ; 0.585        ; 0.000          ; High Pulse Width ; tx_clk ; Rise       ; tx_clk~inputclkctrl|inclk[0] ;
; 0.585  ; 0.585        ; 0.000          ; High Pulse Width ; tx_clk ; Rise       ; tx_clk~input|o               ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; rx_data[*]  ; rx_clk     ; 1.505 ; 1.773 ; Rise       ; rx_clk          ;
;  rx_data[0] ; rx_clk     ; 0.828 ; 1.070 ; Rise       ; rx_clk          ;
;  rx_data[1] ; rx_clk     ; 1.103 ; 1.328 ; Rise       ; rx_clk          ;
;  rx_data[2] ; rx_clk     ; 0.853 ; 1.098 ; Rise       ; rx_clk          ;
;  rx_data[3] ; rx_clk     ; 1.505 ; 1.773 ; Rise       ; rx_clk          ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; rx_data[*]  ; rx_clk     ; -0.444 ; -0.670 ; Rise       ; rx_clk          ;
;  rx_data[0] ; rx_clk     ; -0.444 ; -0.670 ; Rise       ; rx_clk          ;
;  rx_data[1] ; rx_clk     ; -0.707 ; -0.916 ; Rise       ; rx_clk          ;
;  rx_data[2] ; rx_clk     ; -0.469 ; -0.699 ; Rise       ; rx_clk          ;
;  rx_data[3] ; rx_clk     ; -1.095 ; -1.347 ; Rise       ; rx_clk          ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; led[*]      ; tx_clk     ; 7.162 ; 7.043 ; Rise       ; tx_clk          ;
;  led[0]     ; tx_clk     ; 6.642 ; 6.545 ; Rise       ; tx_clk          ;
;  led[1]     ; tx_clk     ; 7.162 ; 7.043 ; Rise       ; tx_clk          ;
;  led[2]     ; tx_clk     ; 6.889 ; 6.801 ; Rise       ; tx_clk          ;
;  led[3]     ; tx_clk     ; 6.697 ; 6.633 ; Rise       ; tx_clk          ;
; tx_data[*]  ; tx_clk     ; 7.331 ; 7.225 ; Rise       ; tx_clk          ;
;  tx_data[0] ; tx_clk     ; 7.331 ; 7.225 ; Rise       ; tx_clk          ;
;  tx_data[1] ; tx_clk     ; 7.156 ; 7.039 ; Rise       ; tx_clk          ;
;  tx_data[2] ; tx_clk     ; 6.101 ; 6.056 ; Rise       ; tx_clk          ;
;  tx_data[3] ; tx_clk     ; 6.120 ; 6.072 ; Rise       ; tx_clk          ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; led[*]      ; tx_clk     ; 6.402 ; 6.308 ; Rise       ; tx_clk          ;
;  led[0]     ; tx_clk     ; 6.402 ; 6.308 ; Rise       ; tx_clk          ;
;  led[1]     ; tx_clk     ; 6.899 ; 6.784 ; Rise       ; tx_clk          ;
;  led[2]     ; tx_clk     ; 6.637 ; 6.551 ; Rise       ; tx_clk          ;
;  led[3]     ; tx_clk     ; 6.452 ; 6.390 ; Rise       ; tx_clk          ;
; tx_data[*]  ; tx_clk     ; 5.882 ; 5.838 ; Rise       ; tx_clk          ;
;  tx_data[0] ; tx_clk     ; 7.063 ; 6.961 ; Rise       ; tx_clk          ;
;  tx_data[1] ; tx_clk     ; 6.893 ; 6.780 ; Rise       ; tx_clk          ;
;  tx_data[2] ; tx_clk     ; 5.882 ; 5.838 ; Rise       ; tx_clk          ;
;  tx_data[3] ; tx_clk     ; 5.900 ; 5.853 ; Rise       ; tx_clk          ;
+-------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+--------+-------+-------------------+
; Clock  ; Slack ; End Point TNS     ;
+--------+-------+-------------------+
; tx_clk ; 0.506 ; 0.000             ;
+--------+-------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+--------+-------+------------------+
; Clock  ; Slack ; End Point TNS    ;
+--------+-------+------------------+
; tx_clk ; 0.137 ; 0.000            ;
+--------+-------+------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+--------+--------+--------------------------------+
; Clock  ; Slack  ; End Point TNS                  ;
+--------+--------+--------------------------------+
; rx_clk ; -3.000 ; -7.222                         ;
; tx_clk ; -3.000 ; -7.210                         ;
+--------+--------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'tx_clk'                                                                      ;
+-------+-----------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------------+--------------+-------------+--------------+------------+------------+
; 0.506 ; data[0]   ; tx_data[0]~reg0 ; rx_clk       ; tx_clk      ; 1.000        ; -0.011     ; 0.450      ;
; 0.508 ; data[1]   ; tx_data[1]~reg0 ; rx_clk       ; tx_clk      ; 1.000        ; -0.010     ; 0.449      ;
; 0.509 ; data[2]   ; tx_data[2]~reg0 ; rx_clk       ; tx_clk      ; 1.000        ; -0.008     ; 0.450      ;
; 0.510 ; data[3]   ; tx_data[3]~reg0 ; rx_clk       ; tx_clk      ; 1.000        ; -0.008     ; 0.449      ;
+-------+-----------+-----------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'tx_clk'                                                                       ;
+-------+-----------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------------+--------------+-------------+--------------+------------+------------+
; 0.137 ; data[1]   ; tx_data[1]~reg0 ; rx_clk       ; tx_clk      ; 0.000        ; 0.114      ; 0.375      ;
; 0.137 ; data[0]   ; tx_data[0]~reg0 ; rx_clk       ; tx_clk      ; 0.000        ; 0.115      ; 0.376      ;
; 0.139 ; data[3]   ; tx_data[3]~reg0 ; rx_clk       ; tx_clk      ; 0.000        ; 0.112      ; 0.375      ;
; 0.140 ; data[2]   ; tx_data[2]~reg0 ; rx_clk       ; tx_clk      ; 0.000        ; 0.112      ; 0.376      ;
+-------+-----------+-----------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'rx_clk'                                                             ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; rx_clk ; Rise       ; rx_clk                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rx_clk ; Rise       ; data[0]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rx_clk ; Rise       ; data[1]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rx_clk ; Rise       ; data[2]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rx_clk ; Rise       ; data[3]                      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; rx_clk ; Rise       ; data[1]                      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; rx_clk ; Rise       ; data[2]                      ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; rx_clk ; Rise       ; data[0]                      ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; rx_clk ; Rise       ; data[3]                      ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width  ; rx_clk ; Rise       ; rx_clk~input|o               ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; rx_clk ; Rise       ; data[0]|clk                  ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; rx_clk ; Rise       ; data[1]|clk                  ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; rx_clk ; Rise       ; data[2]|clk                  ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; rx_clk ; Rise       ; data[3]|clk                  ;
; 0.134  ; 0.134        ; 0.000          ; Low Pulse Width  ; rx_clk ; Rise       ; rx_clk~inputclkctrl|inclk[0] ;
; 0.134  ; 0.134        ; 0.000          ; Low Pulse Width  ; rx_clk ; Rise       ; rx_clk~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rx_clk ; Rise       ; rx_clk~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rx_clk ; Rise       ; rx_clk~input|i               ;
; 0.653  ; 0.869        ; 0.216          ; High Pulse Width ; rx_clk ; Rise       ; data[2]                      ;
; 0.653  ; 0.869        ; 0.216          ; High Pulse Width ; rx_clk ; Rise       ; data[3]                      ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; rx_clk ; Rise       ; data[1]                      ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; rx_clk ; Rise       ; data[0]                      ;
; 0.865  ; 0.865        ; 0.000          ; High Pulse Width ; rx_clk ; Rise       ; rx_clk~inputclkctrl|inclk[0] ;
; 0.865  ; 0.865        ; 0.000          ; High Pulse Width ; rx_clk ; Rise       ; rx_clk~inputclkctrl|outclk   ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; rx_clk ; Rise       ; data[0]|clk                  ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; rx_clk ; Rise       ; data[2]|clk                  ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; rx_clk ; Rise       ; data[3]|clk                  ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; rx_clk ; Rise       ; data[1]|clk                  ;
; 0.879  ; 0.879        ; 0.000          ; High Pulse Width ; rx_clk ; Rise       ; rx_clk~input|o               ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'tx_clk'                                                             ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; tx_clk ; Rise       ; tx_clk                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; tx_clk ; Rise       ; tx_data[0]~reg0              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; tx_clk ; Rise       ; tx_data[1]~reg0              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; tx_clk ; Rise       ; tx_data[2]~reg0              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; tx_clk ; Rise       ; tx_data[3]~reg0              ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width  ; tx_clk ; Rise       ; tx_data[1]~reg0              ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width  ; tx_clk ; Rise       ; tx_data[2]~reg0              ;
; -0.052 ; 0.132        ; 0.184          ; Low Pulse Width  ; tx_clk ; Rise       ; tx_data[0]~reg0              ;
; -0.052 ; 0.132        ; 0.184          ; Low Pulse Width  ; tx_clk ; Rise       ; tx_data[3]~reg0              ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width  ; tx_clk ; Rise       ; tx_clk~inputclkctrl|inclk[0] ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width  ; tx_clk ; Rise       ; tx_clk~input|o               ;
; 0.127  ; 0.127        ; 0.000          ; Low Pulse Width  ; tx_clk ; Rise       ; tx_data[0]~reg0|clk          ;
; 0.127  ; 0.127        ; 0.000          ; Low Pulse Width  ; tx_clk ; Rise       ; tx_data[1]~reg0|clk          ;
; 0.127  ; 0.127        ; 0.000          ; Low Pulse Width  ; tx_clk ; Rise       ; tx_data[2]~reg0|clk          ;
; 0.128  ; 0.128        ; 0.000          ; Low Pulse Width  ; tx_clk ; Rise       ; tx_data[3]~reg0|clk          ;
; 0.138  ; 0.138        ; 0.000          ; Low Pulse Width  ; tx_clk ; Rise       ; tx_clk~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; tx_clk ; Rise       ; tx_clk~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; tx_clk ; Rise       ; tx_clk~input|i               ;
; 0.649  ; 0.865        ; 0.216          ; High Pulse Width ; tx_clk ; Rise       ; tx_data[2]~reg0              ;
; 0.649  ; 0.865        ; 0.216          ; High Pulse Width ; tx_clk ; Rise       ; tx_data[3]~reg0              ;
; 0.650  ; 0.866        ; 0.216          ; High Pulse Width ; tx_clk ; Rise       ; tx_data[1]~reg0              ;
; 0.651  ; 0.867        ; 0.216          ; High Pulse Width ; tx_clk ; Rise       ; tx_data[0]~reg0              ;
; 0.862  ; 0.862        ; 0.000          ; High Pulse Width ; tx_clk ; Rise       ; tx_clk~inputclkctrl|outclk   ;
; 0.871  ; 0.871        ; 0.000          ; High Pulse Width ; tx_clk ; Rise       ; tx_data[2]~reg0|clk          ;
; 0.871  ; 0.871        ; 0.000          ; High Pulse Width ; tx_clk ; Rise       ; tx_data[3]~reg0|clk          ;
; 0.872  ; 0.872        ; 0.000          ; High Pulse Width ; tx_clk ; Rise       ; tx_data[0]~reg0|clk          ;
; 0.872  ; 0.872        ; 0.000          ; High Pulse Width ; tx_clk ; Rise       ; tx_data[1]~reg0|clk          ;
; 0.879  ; 0.879        ; 0.000          ; High Pulse Width ; tx_clk ; Rise       ; tx_clk~inputclkctrl|inclk[0] ;
; 0.879  ; 0.879        ; 0.000          ; High Pulse Width ; tx_clk ; Rise       ; tx_clk~input|o               ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; rx_data[*]  ; rx_clk     ; 0.845 ; 1.491 ; Rise       ; rx_clk          ;
;  rx_data[0] ; rx_clk     ; 0.458 ; 1.028 ; Rise       ; rx_clk          ;
;  rx_data[1] ; rx_clk     ; 0.602 ; 1.186 ; Rise       ; rx_clk          ;
;  rx_data[2] ; rx_clk     ; 0.490 ; 1.054 ; Rise       ; rx_clk          ;
;  rx_data[3] ; rx_clk     ; 0.845 ; 1.491 ; Rise       ; rx_clk          ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; rx_data[*]  ; rx_clk     ; -0.243 ; -0.798 ; Rise       ; rx_clk          ;
;  rx_data[0] ; rx_clk     ; -0.243 ; -0.798 ; Rise       ; rx_clk          ;
;  rx_data[1] ; rx_clk     ; -0.382 ; -0.951 ; Rise       ; rx_clk          ;
;  rx_data[2] ; rx_clk     ; -0.278 ; -0.828 ; Rise       ; rx_clk          ;
;  rx_data[3] ; rx_clk     ; -0.619 ; -1.247 ; Rise       ; rx_clk          ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; led[*]      ; tx_clk     ; 4.144 ; 4.258 ; Rise       ; tx_clk          ;
;  led[0]     ; tx_clk     ; 3.901 ; 3.969 ; Rise       ; tx_clk          ;
;  led[1]     ; tx_clk     ; 4.144 ; 4.258 ; Rise       ; tx_clk          ;
;  led[2]     ; tx_clk     ; 3.983 ; 4.087 ; Rise       ; tx_clk          ;
;  led[3]     ; tx_clk     ; 3.896 ; 3.986 ; Rise       ; tx_clk          ;
; tx_data[*]  ; tx_clk     ; 4.277 ; 4.405 ; Rise       ; tx_clk          ;
;  tx_data[0] ; tx_clk     ; 4.277 ; 4.405 ; Rise       ; tx_clk          ;
;  tx_data[1] ; tx_clk     ; 4.147 ; 4.259 ; Rise       ; tx_clk          ;
;  tx_data[2] ; tx_clk     ; 3.602 ; 3.646 ; Rise       ; tx_clk          ;
;  tx_data[3] ; tx_clk     ; 3.612 ; 3.652 ; Rise       ; tx_clk          ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; led[*]      ; tx_clk     ; 3.766 ; 3.837 ; Rise       ; tx_clk          ;
;  led[0]     ; tx_clk     ; 3.772 ; 3.837 ; Rise       ; tx_clk          ;
;  led[1]     ; tx_clk     ; 4.003 ; 4.113 ; Rise       ; tx_clk          ;
;  led[2]     ; tx_clk     ; 3.850 ; 3.949 ; Rise       ; tx_clk          ;
;  led[3]     ; tx_clk     ; 3.766 ; 3.853 ; Rise       ; tx_clk          ;
; tx_data[*]  ; tx_clk     ; 3.486 ; 3.528 ; Rise       ; tx_clk          ;
;  tx_data[0] ; tx_clk     ; 4.133 ; 4.256 ; Rise       ; tx_clk          ;
;  tx_data[1] ; tx_clk     ; 4.007 ; 4.115 ; Rise       ; tx_clk          ;
;  tx_data[2] ; tx_clk     ; 3.486 ; 3.528 ; Rise       ; tx_clk          ;
;  tx_data[3] ; tx_clk     ; 3.495 ; 3.534 ; Rise       ; tx_clk          ;
+-------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                          ;
+------------------+--------+-------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack ; -0.020 ; 0.137 ; N/A      ; N/A     ; -3.000              ;
;  rx_clk          ; N/A    ; N/A   ; N/A      ; N/A     ; -3.000              ;
;  tx_clk          ; -0.020 ; 0.137 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -0.074 ; 0.0   ; 0.0      ; 0.0     ; -16.28              ;
;  rx_clk          ; N/A    ; N/A   ; N/A      ; N/A     ; -8.140              ;
;  tx_clk          ; -0.074 ; 0.000 ; N/A      ; N/A     ; -8.140              ;
+------------------+--------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; rx_data[*]  ; rx_clk     ; 1.717 ; 2.126 ; Rise       ; rx_clk          ;
;  rx_data[0] ; rx_clk     ; 1.012 ; 1.355 ; Rise       ; rx_clk          ;
;  rx_data[1] ; rx_clk     ; 1.307 ; 1.639 ; Rise       ; rx_clk          ;
;  rx_data[2] ; rx_clk     ; 1.032 ; 1.379 ; Rise       ; rx_clk          ;
;  rx_data[3] ; rx_clk     ; 1.717 ; 2.126 ; Rise       ; rx_clk          ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; rx_data[*]  ; rx_clk     ; -0.243 ; -0.670 ; Rise       ; rx_clk          ;
;  rx_data[0] ; rx_clk     ; -0.243 ; -0.670 ; Rise       ; rx_clk          ;
;  rx_data[1] ; rx_clk     ; -0.382 ; -0.916 ; Rise       ; rx_clk          ;
;  rx_data[2] ; rx_clk     ; -0.278 ; -0.699 ; Rise       ; rx_clk          ;
;  rx_data[3] ; rx_clk     ; -0.619 ; -1.247 ; Rise       ; rx_clk          ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; led[*]      ; tx_clk     ; 7.910 ; 7.846 ; Rise       ; tx_clk          ;
;  led[0]     ; tx_clk     ; 7.357 ; 7.281 ; Rise       ; tx_clk          ;
;  led[1]     ; tx_clk     ; 7.910 ; 7.846 ; Rise       ; tx_clk          ;
;  led[2]     ; tx_clk     ; 7.624 ; 7.584 ; Rise       ; tx_clk          ;
;  led[3]     ; tx_clk     ; 7.417 ; 7.389 ; Rise       ; tx_clk          ;
; tx_data[*]  ; tx_clk     ; 8.094 ; 8.040 ; Rise       ; tx_clk          ;
;  tx_data[0] ; tx_clk     ; 8.094 ; 8.040 ; Rise       ; tx_clk          ;
;  tx_data[1] ; tx_clk     ; 7.906 ; 7.843 ; Rise       ; tx_clk          ;
;  tx_data[2] ; tx_clk     ; 6.781 ; 6.746 ; Rise       ; tx_clk          ;
;  tx_data[3] ; tx_clk     ; 6.802 ; 6.763 ; Rise       ; tx_clk          ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; led[*]      ; tx_clk     ; 3.766 ; 3.837 ; Rise       ; tx_clk          ;
;  led[0]     ; tx_clk     ; 3.772 ; 3.837 ; Rise       ; tx_clk          ;
;  led[1]     ; tx_clk     ; 4.003 ; 4.113 ; Rise       ; tx_clk          ;
;  led[2]     ; tx_clk     ; 3.850 ; 3.949 ; Rise       ; tx_clk          ;
;  led[3]     ; tx_clk     ; 3.766 ; 3.853 ; Rise       ; tx_clk          ;
; tx_data[*]  ; tx_clk     ; 3.486 ; 3.528 ; Rise       ; tx_clk          ;
;  tx_data[0] ; tx_clk     ; 4.133 ; 4.256 ; Rise       ; tx_clk          ;
;  tx_data[1] ; tx_clk     ; 4.007 ; 4.115 ; Rise       ; tx_clk          ;
;  tx_data[2] ; tx_clk     ; 3.486 ; 3.528 ; Rise       ; tx_clk          ;
;  tx_data[3] ; tx_clk     ; 3.495 ; 3.534 ; Rise       ; tx_clk          ;
+-------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; tx_data[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; tx_data[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; tx_data[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; tx_data[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; tx_clk                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rx_data[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rx_clk                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rx_data[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rx_data[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rx_data[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tx_data[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; tx_data[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; tx_data[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; tx_data[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tx_data[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; tx_data[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; tx_data[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; tx_data[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tx_data[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; tx_data[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; tx_data[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; tx_data[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; rx_clk     ; tx_clk   ; 4        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; rx_clk     ; tx_clk   ; 4        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 4     ; 4    ;
; Unconstrained Input Port Paths  ; 4     ; 4    ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 8     ; 8    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 15.0.0 Build 145 04/22/2015 SJ Web Edition
    Info: Processing started: Tue Nov 08 19:24:58 2016
Info: Command: quartus_sta alteratest -c alteratest
Info: qsta_default_script.tcl version: #11
Warning (20013): Ignored assignments for entity "Ethernet" -- entity does not exist in design
    Warning (20014): Assignment for entity set_global_assignment -name IP_GENERATED_DEVICE_FAMILY "\{Cyclone IV E\}" -entity Ethernet -qip Ethernet.qip -library Ethernet was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_TARGETED_DEVICE_FAMILY "Cyclone IV E" -entity Ethernet -qip Ethernet.qip -library Ethernet was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_QSYS_MODE UNKNOWN -entity Ethernet -qip Ethernet.qip -library Ethernet was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_NAME altera_eth_tse -entity Ethernet -sip Ethernet.sip -library lib_Ethernet was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_NAME altera_eth_tse -entity Ethernet -qip Ethernet.qip -library Ethernet was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_VERSION 15.0 -entity Ethernet -sip Ethernet.sip -library lib_Ethernet was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_VERSION 15.0 -entity Ethernet -qip Ethernet.qip -library Ethernet was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_ENV mwpim -entity Ethernet -sip Ethernet.sip -library lib_Ethernet was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_ENV mwpim -entity Ethernet -qip Ethernet.qip -library Ethernet was ignored
Warning (20013): Ignored assignments for entity "Ethernet_0002" -- entity does not exist in design
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_NAME altera_eth_tse -entity Ethernet_0002 -qip Ethernet.qip -library Ethernet was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_VERSION 15.0 -entity Ethernet_0002 -qip Ethernet.qip -library Ethernet was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_ENV mwpim -entity Ethernet_0002 -qip Ethernet.qip -library Ethernet was ignored
Warning (20013): Ignored assignments for entity "altera_eth_tse_mac" -- entity does not exist in design
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_NAME altera_eth_tse_mac -entity altera_eth_tse_mac -qip Ethernet.qip -library Ethernet was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_VERSION 15.0 -entity altera_eth_tse_mac -qip Ethernet.qip -library Ethernet was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_ENV mwpim -entity altera_eth_tse_mac -qip Ethernet.qip -library Ethernet was ignored
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'Ethernet/altera_eth_tse_mac.sdc'
Warning (332174): Ignored filter at altera_eth_tse_mac.sdc(34): *|altera_tse_register_map:U_REG|command_config[9] could not be matched with a register
Warning (332174): Ignored filter at altera_eth_tse_mac.sdc(34): *|altera_tse_mac_tx:U_TX|* could not be matched with a register
Warning (332049): Ignored set_false_path at altera_eth_tse_mac.sdc(34): Argument <from> is an empty collection
    Info (332050): set_false_path -from [get_registers {*|altera_tse_register_map:U_REG|command_config[9]}] -to [get_registers {*|altera_tse_mac_tx:U_TX|*}]
Warning (332049): Ignored set_false_path at altera_eth_tse_mac.sdc(34): Argument <to> is an empty collection
Warning (332174): Ignored filter at altera_eth_tse_mac.sdc(35): *|altera_tse_register_map:U_REG|mac_0[*] could not be matched with a register
Warning (332049): Ignored set_false_path at altera_eth_tse_mac.sdc(35): Argument <from> is an empty collection
    Info (332050): set_false_path -from [get_registers {*|altera_tse_register_map:U_REG|mac_0[*]}] -to [get_registers {*|altera_tse_mac_tx:U_TX|*}]
Warning (332049): Ignored set_false_path at altera_eth_tse_mac.sdc(35): Argument <to> is an empty collection
Warning (332174): Ignored filter at altera_eth_tse_mac.sdc(36): *|altera_tse_register_map:U_REG|mac_1[*] could not be matched with a register
Warning (332049): Ignored set_false_path at altera_eth_tse_mac.sdc(36): Argument <from> is an empty collection
    Info (332050): set_false_path -from [get_registers {*|altera_tse_register_map:U_REG|mac_1[*]}] -to [get_registers {*|altera_tse_mac_tx:U_TX|*}]
Warning (332049): Ignored set_false_path at altera_eth_tse_mac.sdc(36): Argument <to> is an empty collection
Warning (332174): Ignored filter at altera_eth_tse_mac.sdc(38): *|altera_tse_mac_rx:U_RX|* could not be matched with a register
Warning (332049): Ignored set_false_path at altera_eth_tse_mac.sdc(38): Argument <from> is an empty collection
    Info (332050): set_false_path -from [get_registers {*|altera_tse_register_map:U_REG|mac_0[*]}] -to [get_registers {*|altera_tse_mac_rx:U_RX|*}]
Warning (332049): Ignored set_false_path at altera_eth_tse_mac.sdc(38): Argument <to> is an empty collection
Warning (332049): Ignored set_false_path at altera_eth_tse_mac.sdc(39): Argument <from> is an empty collection
    Info (332050): set_false_path -from [get_registers {*|altera_tse_register_map:U_REG|mac_1[*]}] -to [get_registers {*|altera_tse_mac_rx:U_RX|*}]
Warning (332049): Ignored set_false_path at altera_eth_tse_mac.sdc(39): Argument <to> is an empty collection
Warning (332174): Ignored filter at altera_eth_tse_mac.sdc(40): *|altera_tse_register_map:U_REG|frm_length[*] could not be matched with a register
Warning (332049): Ignored set_false_path at altera_eth_tse_mac.sdc(40): Argument <from> is an empty collection
    Info (332050): set_false_path -from [get_registers {*|altera_tse_register_map:U_REG|frm_length[*]}] -to [get_registers {*|altera_tse_mac_rx:U_RX|*}]
Warning (332049): Ignored set_false_path at altera_eth_tse_mac.sdc(40): Argument <to> is an empty collection
Warning (332174): Ignored filter at altera_eth_tse_mac.sdc(68): *|altera_tse_magic_detection:U_MAGIC|* could not be matched with a register
Warning (332049): Ignored set_false_path at altera_eth_tse_mac.sdc(68): Argument <from> is an empty collection
    Info (332050): set_false_path -from [get_registers {*|altera_tse_register_map:U_REG|mac_0[*]}] -to [get_registers {*|altera_tse_magic_detection:U_MAGIC|*}]
Warning (332049): Ignored set_false_path at altera_eth_tse_mac.sdc(68): Argument <to> is an empty collection
Warning (332049): Ignored set_false_path at altera_eth_tse_mac.sdc(69): Argument <from> is an empty collection
    Info (332050): set_false_path -from [get_registers {*|altera_tse_register_map:U_REG|mac_1[*]}] -to [get_registers {*|altera_tse_magic_detection:U_MAGIC|*}]
Warning (332049): Ignored set_false_path at altera_eth_tse_mac.sdc(69): Argument <to> is an empty collection
Warning (332174): Ignored filter at altera_eth_tse_mac.sdc(81): *altera_tse_clock_crosser:*|in_data_buffer* could not be matched with a register
Warning (332174): Ignored filter at altera_eth_tse_mac.sdc(81): *altera_tse_clock_crosser:*|out_data_buffer* could not be matched with a register
Warning (332049): Ignored set_false_path at altera_eth_tse_mac.sdc(81): Argument <from> is an empty collection
    Info (332050): set_false_path -from [get_registers *altera_tse_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_tse_clock_crosser:*|out_data_buffer*]
Warning (332049): Ignored set_false_path at altera_eth_tse_mac.sdc(81): Argument <to> is an empty collection
Warning (332174): Ignored filter at altera_eth_tse_mac.sdc(86): *altera_tse_a_fifo_34:*|wr_g_rptr* could not be matched with a register
Warning (332049): Ignored set_false_path at altera_eth_tse_mac.sdc(86): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_registers *altera_tse_a_fifo_34:*|wr_g_rptr*]
Warning (332174): Ignored filter at altera_eth_tse_mac.sdc(113): *|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_altsyncram_dpm_fifo:U_RTSM|altsyncram* could not be matched with a register
Warning (332049): Ignored set_multicycle_path at altera_eth_tse_mac.sdc(113): Argument <from> is an empty collection
    Info (332050): set_multicycle_path -setup 5 -from [ get_registers *|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_altsyncram_dpm_fifo:U_RTSM|altsyncram*] -to [ get_registers *]
Warning (332174): Ignored filter at altera_eth_tse_mac.sdc(114): *|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|* could not be matched with a register
Warning (332049): Ignored set_multicycle_path at altera_eth_tse_mac.sdc(114): Argument <from> is an empty collection
    Info (332050): set_multicycle_path -setup 5 -from [ get_registers *|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|*] -to [ get_registers *]
Warning (332049): Ignored set_multicycle_path at altera_eth_tse_mac.sdc(115): Argument <to> is an empty collection
    Info (332050): set_multicycle_path -setup 5 -from [ get_registers *] -to [ get_registers *|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|*]
Warning (332049): Ignored set_multicycle_path at altera_eth_tse_mac.sdc(116): Argument <from> is an empty collection
    Info (332050): set_multicycle_path -hold 5 -from [ get_registers *|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_altsyncram_dpm_fifo:U_RTSM|altsyncram*] -to [ get_registers *]
Warning (332049): Ignored set_multicycle_path at altera_eth_tse_mac.sdc(117): Argument <from> is an empty collection
    Info (332050): set_multicycle_path -hold 5 -from [ get_registers *|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|*] -to [ get_registers *]
Warning (332049): Ignored set_multicycle_path at altera_eth_tse_mac.sdc(118): Argument <to> is an empty collection
    Info (332050): set_multicycle_path -hold 5 -from [ get_registers *] -to [ get_registers *|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|*]
Warning (332174): Ignored filter at altera_eth_tse_mac.sdc(119): *|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|dout_reg_sft* could not be matched with a register
Warning (332174): Ignored filter at altera_eth_tse_mac.sdc(119): *|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|* could not be matched with a register
Warning (332049): Ignored set_max_delay at altera_eth_tse_mac.sdc(119): Argument <from> is an empty collection
    Info (332050): set_max_delay 7 -from [get_registers *|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|dout_reg_sft*] -to [get_registers *|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|*]
Warning (332049): Ignored set_max_delay at altera_eth_tse_mac.sdc(119): Argument <to> is an empty collection
Warning (332174): Ignored filter at altera_eth_tse_mac.sdc(120): *|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|eop_sft* could not be matched with a register
Warning (332049): Ignored set_max_delay at altera_eth_tse_mac.sdc(120): Argument <from> is an empty collection
    Info (332050): set_max_delay 7 -from [get_registers *|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|eop_sft*] -to [get_registers *|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|*]
Warning (332049): Ignored set_max_delay at altera_eth_tse_mac.sdc(120): Argument <to> is an empty collection
Warning (332174): Ignored filter at altera_eth_tse_mac.sdc(121): *|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|sop_reg* could not be matched with a register
Warning (332049): Ignored set_max_delay at altera_eth_tse_mac.sdc(121): Argument <from> is an empty collection
    Info (332050): set_max_delay 7 -from [get_registers *|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|sop_reg*] -to [get_registers *|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|*]
Warning (332049): Ignored set_max_delay at altera_eth_tse_mac.sdc(121): Argument <to> is an empty collection
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name tx_clk tx_clk
    Info (332105): create_clock -period 1.000 -name rx_clk rx_clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332140): No fmax paths to report
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.020
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.020              -0.074 tx_clk 
Info (332146): Worst-case hold slack is 0.411
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.411               0.000 tx_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000              -8.140 rx_clk 
    Info (332119):    -3.000              -8.140 tx_clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332140): No fmax paths to report
Info (332146): Worst-case setup slack is 0.078
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.078               0.000 tx_clk 
Info (332146): Worst-case hold slack is 0.378
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.378               0.000 tx_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000              -8.140 rx_clk 
    Info (332119):    -3.000              -8.140 tx_clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 0.506
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.506               0.000 tx_clk 
Info (332146): Worst-case hold slack is 0.137
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.137               0.000 tx_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000              -7.222 rx_clk 
    Info (332119):    -3.000              -7.210 tx_clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 68 warnings
    Info: Peak virtual memory: 805 megabytes
    Info: Processing ended: Tue Nov 08 19:25:00 2016
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


