Simulator report for mux_4to1_32bit
Mon Nov 27 17:40:24 2023
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Simulator Summary
  3. Simulator Settings
  4. Simulation Waveforms
  5. Coverage Summary
  6. Complete 1/0-Value Coverage
  7. Missing 1-Value Coverage
  8. Missing 0-Value Coverage
  9. Simulator INI Usage
 10. Simulator Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------+
; Simulator Summary                          ;
+-----------------------------+--------------+
; Type                        ; Value        ;
+-----------------------------+--------------+
; Simulation Start Time       ; 0 ps         ;
; Simulation End Time         ; 1.0 us       ;
; Simulation Netlist Size     ; 261 nodes    ;
; Simulation Coverage         ;       0.00 % ;
; Total Number of Transitions ; 0            ;
; Simulation Breakpoints      ; 0            ;
; Family                      ; Cyclone III  ;
+-----------------------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Simulator Settings                                                                                                              ;
+--------------------------------------------------------------------------------------------+--------------------+---------------+
; Option                                                                                     ; Setting            ; Default Value ;
+--------------------------------------------------------------------------------------------+--------------------+---------------+
; Simulation mode                                                                            ; Functional         ; Timing        ;
; Start time                                                                                 ; 0 ns               ; 0 ns          ;
; Simulation results format                                                                  ; CVWF               ;               ;
; Vector input source                                                                        ; mux_4to1_32bit.vwf ;               ;
; Add pins automatically to simulation output waveforms                                      ; On                 ; On            ;
; Check outputs                                                                              ; Off                ; Off           ;
; Report simulation coverage                                                                 ; On                 ; On            ;
; Display complete 1/0 value coverage report                                                 ; On                 ; On            ;
; Display missing 1-value coverage report                                                    ; On                 ; On            ;
; Display missing 0-value coverage report                                                    ; On                 ; On            ;
; Detect setup and hold time violations                                                      ; Off                ; Off           ;
; Detect glitches                                                                            ; Off                ; Off           ;
; Disable timing delays in Timing Simulation                                                 ; Off                ; Off           ;
; Generate Signal Activity File                                                              ; Off                ; Off           ;
; Generate VCD File for PowerPlay Power Analyzer                                             ; Off                ; Off           ;
; Group bus channels in simulation results                                                   ; Off                ; Off           ;
; Preserve fewer signal transitions to reduce memory requirements                            ; On                 ; On            ;
; Trigger vector comparison with the specified mode                                          ; INPUT_EDGE         ; INPUT_EDGE    ;
; Disable setup and hold time violations detection in input registers of bi-directional pins ; Off                ; Off           ;
; Overwrite Waveform Inputs With Simulation Outputs                                          ; On                 ;               ;
; Perform Glitch Filtering in Timing Simulation                                              ; Auto               ; Auto          ;
; Interconnect Delay Model Type                                                              ; Transport          ; Transport     ;
; Cell Delay Model Type                                                                      ; Transport          ; Transport     ;
+--------------------------------------------------------------------------------------------+--------------------+---------------+


+----------------------+
; Simulation Waveforms ;
+----------------------+
Waveform report data cannot be output to ASCII.
Please use Quartus II to view the waveform report data.


+--------------------------------------------------------------------+
; Coverage Summary                                                   ;
+-----------------------------------------------------+--------------+
; Type                                                ; Value        ;
+-----------------------------------------------------+--------------+
; Total coverage as a percentage                      ;       0.00 % ;
; Total nodes checked                                 ; 261          ;
; Total output ports checked                          ; 261          ;
; Total output ports with complete 1/0-value coverage ; 0            ;
; Total output ports with no 1/0-value coverage       ; 261          ;
; Total output ports with no 1-value coverage         ; 261          ;
; Total output ports with no 0-value coverage         ; 261          ;
+-----------------------------------------------------+--------------+


The following table displays output ports that toggle between 1 and 0 during simulation.
+-------------------------------------------------+
; Complete 1/0-Value Coverage                     ;
+-----------+------------------+------------------+
; Node Name ; Output Port Name ; Output Port Type ;
+-----------+------------------+------------------+


The following table displays output ports that do not toggle to 1 during simulation.
+----------------------------------------------------------------------------+
; Missing 1-Value Coverage                                                   ;
+----------------------------+----------------------------+------------------+
; Node Name                  ; Output Port Name           ; Output Port Type ;
+----------------------------+----------------------------+------------------+
; |mux_4to1_32bit|OUTPUT~0   ; |mux_4to1_32bit|OUTPUT~0   ; out              ;
; |mux_4to1_32bit|OUTPUT~1   ; |mux_4to1_32bit|OUTPUT~1   ; out              ;
; |mux_4to1_32bit|OUTPUT~2   ; |mux_4to1_32bit|OUTPUT~2   ; out              ;
; |mux_4to1_32bit|OUTPUT~3   ; |mux_4to1_32bit|OUTPUT~3   ; out              ;
; |mux_4to1_32bit|OUTPUT~4   ; |mux_4to1_32bit|OUTPUT~4   ; out              ;
; |mux_4to1_32bit|OUTPUT~5   ; |mux_4to1_32bit|OUTPUT~5   ; out              ;
; |mux_4to1_32bit|OUTPUT~6   ; |mux_4to1_32bit|OUTPUT~6   ; out              ;
; |mux_4to1_32bit|OUTPUT~7   ; |mux_4to1_32bit|OUTPUT~7   ; out              ;
; |mux_4to1_32bit|OUTPUT~8   ; |mux_4to1_32bit|OUTPUT~8   ; out              ;
; |mux_4to1_32bit|OUTPUT~9   ; |mux_4to1_32bit|OUTPUT~9   ; out              ;
; |mux_4to1_32bit|OUTPUT~10  ; |mux_4to1_32bit|OUTPUT~10  ; out              ;
; |mux_4to1_32bit|OUTPUT~11  ; |mux_4to1_32bit|OUTPUT~11  ; out              ;
; |mux_4to1_32bit|OUTPUT~12  ; |mux_4to1_32bit|OUTPUT~12  ; out              ;
; |mux_4to1_32bit|OUTPUT~13  ; |mux_4to1_32bit|OUTPUT~13  ; out              ;
; |mux_4to1_32bit|OUTPUT~14  ; |mux_4to1_32bit|OUTPUT~14  ; out              ;
; |mux_4to1_32bit|OUTPUT~15  ; |mux_4to1_32bit|OUTPUT~15  ; out              ;
; |mux_4to1_32bit|OUTPUT~16  ; |mux_4to1_32bit|OUTPUT~16  ; out              ;
; |mux_4to1_32bit|OUTPUT~17  ; |mux_4to1_32bit|OUTPUT~17  ; out              ;
; |mux_4to1_32bit|OUTPUT~18  ; |mux_4to1_32bit|OUTPUT~18  ; out              ;
; |mux_4to1_32bit|OUTPUT~19  ; |mux_4to1_32bit|OUTPUT~19  ; out              ;
; |mux_4to1_32bit|OUTPUT~20  ; |mux_4to1_32bit|OUTPUT~20  ; out              ;
; |mux_4to1_32bit|OUTPUT~21  ; |mux_4to1_32bit|OUTPUT~21  ; out              ;
; |mux_4to1_32bit|OUTPUT~22  ; |mux_4to1_32bit|OUTPUT~22  ; out              ;
; |mux_4to1_32bit|OUTPUT~23  ; |mux_4to1_32bit|OUTPUT~23  ; out              ;
; |mux_4to1_32bit|OUTPUT~24  ; |mux_4to1_32bit|OUTPUT~24  ; out              ;
; |mux_4to1_32bit|OUTPUT~25  ; |mux_4to1_32bit|OUTPUT~25  ; out              ;
; |mux_4to1_32bit|OUTPUT~26  ; |mux_4to1_32bit|OUTPUT~26  ; out              ;
; |mux_4to1_32bit|OUTPUT~27  ; |mux_4to1_32bit|OUTPUT~27  ; out              ;
; |mux_4to1_32bit|OUTPUT~28  ; |mux_4to1_32bit|OUTPUT~28  ; out              ;
; |mux_4to1_32bit|OUTPUT~29  ; |mux_4to1_32bit|OUTPUT~29  ; out              ;
; |mux_4to1_32bit|OUTPUT~30  ; |mux_4to1_32bit|OUTPUT~30  ; out              ;
; |mux_4to1_32bit|OUTPUT~31  ; |mux_4to1_32bit|OUTPUT~31  ; out              ;
; |mux_4to1_32bit|OUTPUT~32  ; |mux_4to1_32bit|OUTPUT~32  ; out              ;
; |mux_4to1_32bit|OUTPUT~33  ; |mux_4to1_32bit|OUTPUT~33  ; out              ;
; |mux_4to1_32bit|OUTPUT~34  ; |mux_4to1_32bit|OUTPUT~34  ; out              ;
; |mux_4to1_32bit|OUTPUT~35  ; |mux_4to1_32bit|OUTPUT~35  ; out              ;
; |mux_4to1_32bit|OUTPUT~36  ; |mux_4to1_32bit|OUTPUT~36  ; out              ;
; |mux_4to1_32bit|OUTPUT~37  ; |mux_4to1_32bit|OUTPUT~37  ; out              ;
; |mux_4to1_32bit|OUTPUT~38  ; |mux_4to1_32bit|OUTPUT~38  ; out              ;
; |mux_4to1_32bit|OUTPUT~39  ; |mux_4to1_32bit|OUTPUT~39  ; out              ;
; |mux_4to1_32bit|OUTPUT~40  ; |mux_4to1_32bit|OUTPUT~40  ; out              ;
; |mux_4to1_32bit|OUTPUT~41  ; |mux_4to1_32bit|OUTPUT~41  ; out              ;
; |mux_4to1_32bit|OUTPUT~42  ; |mux_4to1_32bit|OUTPUT~42  ; out              ;
; |mux_4to1_32bit|OUTPUT~43  ; |mux_4to1_32bit|OUTPUT~43  ; out              ;
; |mux_4to1_32bit|OUTPUT~44  ; |mux_4to1_32bit|OUTPUT~44  ; out              ;
; |mux_4to1_32bit|OUTPUT~45  ; |mux_4to1_32bit|OUTPUT~45  ; out              ;
; |mux_4to1_32bit|OUTPUT~46  ; |mux_4to1_32bit|OUTPUT~46  ; out              ;
; |mux_4to1_32bit|OUTPUT~47  ; |mux_4to1_32bit|OUTPUT~47  ; out              ;
; |mux_4to1_32bit|OUTPUT~48  ; |mux_4to1_32bit|OUTPUT~48  ; out              ;
; |mux_4to1_32bit|OUTPUT~49  ; |mux_4to1_32bit|OUTPUT~49  ; out              ;
; |mux_4to1_32bit|OUTPUT~50  ; |mux_4to1_32bit|OUTPUT~50  ; out              ;
; |mux_4to1_32bit|OUTPUT~51  ; |mux_4to1_32bit|OUTPUT~51  ; out              ;
; |mux_4to1_32bit|OUTPUT~52  ; |mux_4to1_32bit|OUTPUT~52  ; out              ;
; |mux_4to1_32bit|OUTPUT~53  ; |mux_4to1_32bit|OUTPUT~53  ; out              ;
; |mux_4to1_32bit|OUTPUT~54  ; |mux_4to1_32bit|OUTPUT~54  ; out              ;
; |mux_4to1_32bit|OUTPUT~55  ; |mux_4to1_32bit|OUTPUT~55  ; out              ;
; |mux_4to1_32bit|OUTPUT~56  ; |mux_4to1_32bit|OUTPUT~56  ; out              ;
; |mux_4to1_32bit|OUTPUT~57  ; |mux_4to1_32bit|OUTPUT~57  ; out              ;
; |mux_4to1_32bit|OUTPUT~58  ; |mux_4to1_32bit|OUTPUT~58  ; out              ;
; |mux_4to1_32bit|OUTPUT~59  ; |mux_4to1_32bit|OUTPUT~59  ; out              ;
; |mux_4to1_32bit|OUTPUT~60  ; |mux_4to1_32bit|OUTPUT~60  ; out              ;
; |mux_4to1_32bit|OUTPUT~61  ; |mux_4to1_32bit|OUTPUT~61  ; out              ;
; |mux_4to1_32bit|OUTPUT~62  ; |mux_4to1_32bit|OUTPUT~62  ; out              ;
; |mux_4to1_32bit|OUTPUT~63  ; |mux_4to1_32bit|OUTPUT~63  ; out              ;
; |mux_4to1_32bit|OUTPUT~64  ; |mux_4to1_32bit|OUTPUT~64  ; out              ;
; |mux_4to1_32bit|OUTPUT~65  ; |mux_4to1_32bit|OUTPUT~65  ; out              ;
; |mux_4to1_32bit|OUTPUT~66  ; |mux_4to1_32bit|OUTPUT~66  ; out              ;
; |mux_4to1_32bit|OUTPUT~67  ; |mux_4to1_32bit|OUTPUT~67  ; out              ;
; |mux_4to1_32bit|OUTPUT~68  ; |mux_4to1_32bit|OUTPUT~68  ; out              ;
; |mux_4to1_32bit|OUTPUT~69  ; |mux_4to1_32bit|OUTPUT~69  ; out              ;
; |mux_4to1_32bit|OUTPUT~70  ; |mux_4to1_32bit|OUTPUT~70  ; out              ;
; |mux_4to1_32bit|OUTPUT~71  ; |mux_4to1_32bit|OUTPUT~71  ; out              ;
; |mux_4to1_32bit|OUTPUT~72  ; |mux_4to1_32bit|OUTPUT~72  ; out              ;
; |mux_4to1_32bit|OUTPUT~73  ; |mux_4to1_32bit|OUTPUT~73  ; out              ;
; |mux_4to1_32bit|OUTPUT~74  ; |mux_4to1_32bit|OUTPUT~74  ; out              ;
; |mux_4to1_32bit|OUTPUT~75  ; |mux_4to1_32bit|OUTPUT~75  ; out              ;
; |mux_4to1_32bit|OUTPUT~76  ; |mux_4to1_32bit|OUTPUT~76  ; out              ;
; |mux_4to1_32bit|OUTPUT~77  ; |mux_4to1_32bit|OUTPUT~77  ; out              ;
; |mux_4to1_32bit|OUTPUT~78  ; |mux_4to1_32bit|OUTPUT~78  ; out              ;
; |mux_4to1_32bit|OUTPUT~79  ; |mux_4to1_32bit|OUTPUT~79  ; out              ;
; |mux_4to1_32bit|OUTPUT~80  ; |mux_4to1_32bit|OUTPUT~80  ; out              ;
; |mux_4to1_32bit|OUTPUT~81  ; |mux_4to1_32bit|OUTPUT~81  ; out              ;
; |mux_4to1_32bit|OUTPUT~82  ; |mux_4to1_32bit|OUTPUT~82  ; out              ;
; |mux_4to1_32bit|OUTPUT~83  ; |mux_4to1_32bit|OUTPUT~83  ; out              ;
; |mux_4to1_32bit|OUTPUT~84  ; |mux_4to1_32bit|OUTPUT~84  ; out              ;
; |mux_4to1_32bit|OUTPUT~85  ; |mux_4to1_32bit|OUTPUT~85  ; out              ;
; |mux_4to1_32bit|OUTPUT~86  ; |mux_4to1_32bit|OUTPUT~86  ; out              ;
; |mux_4to1_32bit|OUTPUT~87  ; |mux_4to1_32bit|OUTPUT~87  ; out              ;
; |mux_4to1_32bit|OUTPUT~88  ; |mux_4to1_32bit|OUTPUT~88  ; out              ;
; |mux_4to1_32bit|OUTPUT~89  ; |mux_4to1_32bit|OUTPUT~89  ; out              ;
; |mux_4to1_32bit|OUTPUT~90  ; |mux_4to1_32bit|OUTPUT~90  ; out              ;
; |mux_4to1_32bit|OUTPUT~91  ; |mux_4to1_32bit|OUTPUT~91  ; out              ;
; |mux_4to1_32bit|OUTPUT~92  ; |mux_4to1_32bit|OUTPUT~92  ; out              ;
; |mux_4to1_32bit|OUTPUT~93  ; |mux_4to1_32bit|OUTPUT~93  ; out              ;
; |mux_4to1_32bit|OUTPUT~94  ; |mux_4to1_32bit|OUTPUT~94  ; out              ;
; |mux_4to1_32bit|OUTPUT~95  ; |mux_4to1_32bit|OUTPUT~95  ; out              ;
; |mux_4to1_32bit|IN1[0]     ; |mux_4to1_32bit|IN1[0]     ; out              ;
; |mux_4to1_32bit|IN1[1]     ; |mux_4to1_32bit|IN1[1]     ; out              ;
; |mux_4to1_32bit|IN1[2]     ; |mux_4to1_32bit|IN1[2]     ; out              ;
; |mux_4to1_32bit|IN1[3]     ; |mux_4to1_32bit|IN1[3]     ; out              ;
; |mux_4to1_32bit|IN1[4]     ; |mux_4to1_32bit|IN1[4]     ; out              ;
; |mux_4to1_32bit|IN1[5]     ; |mux_4to1_32bit|IN1[5]     ; out              ;
; |mux_4to1_32bit|IN1[6]     ; |mux_4to1_32bit|IN1[6]     ; out              ;
; |mux_4to1_32bit|IN1[7]     ; |mux_4to1_32bit|IN1[7]     ; out              ;
; |mux_4to1_32bit|IN1[8]     ; |mux_4to1_32bit|IN1[8]     ; out              ;
; |mux_4to1_32bit|IN1[9]     ; |mux_4to1_32bit|IN1[9]     ; out              ;
; |mux_4to1_32bit|IN1[10]    ; |mux_4to1_32bit|IN1[10]    ; out              ;
; |mux_4to1_32bit|IN1[11]    ; |mux_4to1_32bit|IN1[11]    ; out              ;
; |mux_4to1_32bit|IN1[12]    ; |mux_4to1_32bit|IN1[12]    ; out              ;
; |mux_4to1_32bit|IN1[13]    ; |mux_4to1_32bit|IN1[13]    ; out              ;
; |mux_4to1_32bit|IN1[14]    ; |mux_4to1_32bit|IN1[14]    ; out              ;
; |mux_4to1_32bit|IN1[15]    ; |mux_4to1_32bit|IN1[15]    ; out              ;
; |mux_4to1_32bit|IN1[16]    ; |mux_4to1_32bit|IN1[16]    ; out              ;
; |mux_4to1_32bit|IN1[17]    ; |mux_4to1_32bit|IN1[17]    ; out              ;
; |mux_4to1_32bit|IN1[18]    ; |mux_4to1_32bit|IN1[18]    ; out              ;
; |mux_4to1_32bit|IN1[19]    ; |mux_4to1_32bit|IN1[19]    ; out              ;
; |mux_4to1_32bit|IN1[20]    ; |mux_4to1_32bit|IN1[20]    ; out              ;
; |mux_4to1_32bit|IN1[21]    ; |mux_4to1_32bit|IN1[21]    ; out              ;
; |mux_4to1_32bit|IN1[22]    ; |mux_4to1_32bit|IN1[22]    ; out              ;
; |mux_4to1_32bit|IN1[23]    ; |mux_4to1_32bit|IN1[23]    ; out              ;
; |mux_4to1_32bit|IN1[24]    ; |mux_4to1_32bit|IN1[24]    ; out              ;
; |mux_4to1_32bit|IN1[25]    ; |mux_4to1_32bit|IN1[25]    ; out              ;
; |mux_4to1_32bit|IN1[26]    ; |mux_4to1_32bit|IN1[26]    ; out              ;
; |mux_4to1_32bit|IN1[27]    ; |mux_4to1_32bit|IN1[27]    ; out              ;
; |mux_4to1_32bit|IN1[28]    ; |mux_4to1_32bit|IN1[28]    ; out              ;
; |mux_4to1_32bit|IN1[29]    ; |mux_4to1_32bit|IN1[29]    ; out              ;
; |mux_4to1_32bit|IN1[30]    ; |mux_4to1_32bit|IN1[30]    ; out              ;
; |mux_4to1_32bit|IN1[31]    ; |mux_4to1_32bit|IN1[31]    ; out              ;
; |mux_4to1_32bit|IN2[0]     ; |mux_4to1_32bit|IN2[0]     ; out              ;
; |mux_4to1_32bit|IN2[1]     ; |mux_4to1_32bit|IN2[1]     ; out              ;
; |mux_4to1_32bit|IN2[2]     ; |mux_4to1_32bit|IN2[2]     ; out              ;
; |mux_4to1_32bit|IN2[3]     ; |mux_4to1_32bit|IN2[3]     ; out              ;
; |mux_4to1_32bit|IN2[4]     ; |mux_4to1_32bit|IN2[4]     ; out              ;
; |mux_4to1_32bit|IN2[5]     ; |mux_4to1_32bit|IN2[5]     ; out              ;
; |mux_4to1_32bit|IN2[6]     ; |mux_4to1_32bit|IN2[6]     ; out              ;
; |mux_4to1_32bit|IN2[7]     ; |mux_4to1_32bit|IN2[7]     ; out              ;
; |mux_4to1_32bit|IN2[8]     ; |mux_4to1_32bit|IN2[8]     ; out              ;
; |mux_4to1_32bit|IN2[9]     ; |mux_4to1_32bit|IN2[9]     ; out              ;
; |mux_4to1_32bit|IN2[10]    ; |mux_4to1_32bit|IN2[10]    ; out              ;
; |mux_4to1_32bit|IN2[11]    ; |mux_4to1_32bit|IN2[11]    ; out              ;
; |mux_4to1_32bit|IN2[12]    ; |mux_4to1_32bit|IN2[12]    ; out              ;
; |mux_4to1_32bit|IN2[13]    ; |mux_4to1_32bit|IN2[13]    ; out              ;
; |mux_4to1_32bit|IN2[14]    ; |mux_4to1_32bit|IN2[14]    ; out              ;
; |mux_4to1_32bit|IN2[15]    ; |mux_4to1_32bit|IN2[15]    ; out              ;
; |mux_4to1_32bit|IN2[16]    ; |mux_4to1_32bit|IN2[16]    ; out              ;
; |mux_4to1_32bit|IN2[17]    ; |mux_4to1_32bit|IN2[17]    ; out              ;
; |mux_4to1_32bit|IN2[18]    ; |mux_4to1_32bit|IN2[18]    ; out              ;
; |mux_4to1_32bit|IN2[19]    ; |mux_4to1_32bit|IN2[19]    ; out              ;
; |mux_4to1_32bit|IN2[20]    ; |mux_4to1_32bit|IN2[20]    ; out              ;
; |mux_4to1_32bit|IN2[21]    ; |mux_4to1_32bit|IN2[21]    ; out              ;
; |mux_4to1_32bit|IN2[22]    ; |mux_4to1_32bit|IN2[22]    ; out              ;
; |mux_4to1_32bit|IN2[23]    ; |mux_4to1_32bit|IN2[23]    ; out              ;
; |mux_4to1_32bit|IN2[24]    ; |mux_4to1_32bit|IN2[24]    ; out              ;
; |mux_4to1_32bit|IN2[25]    ; |mux_4to1_32bit|IN2[25]    ; out              ;
; |mux_4to1_32bit|IN2[26]    ; |mux_4to1_32bit|IN2[26]    ; out              ;
; |mux_4to1_32bit|IN2[27]    ; |mux_4to1_32bit|IN2[27]    ; out              ;
; |mux_4to1_32bit|IN2[28]    ; |mux_4to1_32bit|IN2[28]    ; out              ;
; |mux_4to1_32bit|IN2[29]    ; |mux_4to1_32bit|IN2[29]    ; out              ;
; |mux_4to1_32bit|IN2[30]    ; |mux_4to1_32bit|IN2[30]    ; out              ;
; |mux_4to1_32bit|IN2[31]    ; |mux_4to1_32bit|IN2[31]    ; out              ;
; |mux_4to1_32bit|IN3[0]     ; |mux_4to1_32bit|IN3[0]     ; out              ;
; |mux_4to1_32bit|IN3[1]     ; |mux_4to1_32bit|IN3[1]     ; out              ;
; |mux_4to1_32bit|IN3[2]     ; |mux_4to1_32bit|IN3[2]     ; out              ;
; |mux_4to1_32bit|IN3[3]     ; |mux_4to1_32bit|IN3[3]     ; out              ;
; |mux_4to1_32bit|IN3[4]     ; |mux_4to1_32bit|IN3[4]     ; out              ;
; |mux_4to1_32bit|IN3[5]     ; |mux_4to1_32bit|IN3[5]     ; out              ;
; |mux_4to1_32bit|IN3[6]     ; |mux_4to1_32bit|IN3[6]     ; out              ;
; |mux_4to1_32bit|IN3[7]     ; |mux_4to1_32bit|IN3[7]     ; out              ;
; |mux_4to1_32bit|IN3[8]     ; |mux_4to1_32bit|IN3[8]     ; out              ;
; |mux_4to1_32bit|IN3[9]     ; |mux_4to1_32bit|IN3[9]     ; out              ;
; |mux_4to1_32bit|IN3[10]    ; |mux_4to1_32bit|IN3[10]    ; out              ;
; |mux_4to1_32bit|IN3[11]    ; |mux_4to1_32bit|IN3[11]    ; out              ;
; |mux_4to1_32bit|IN3[12]    ; |mux_4to1_32bit|IN3[12]    ; out              ;
; |mux_4to1_32bit|IN3[13]    ; |mux_4to1_32bit|IN3[13]    ; out              ;
; |mux_4to1_32bit|IN3[14]    ; |mux_4to1_32bit|IN3[14]    ; out              ;
; |mux_4to1_32bit|IN3[15]    ; |mux_4to1_32bit|IN3[15]    ; out              ;
; |mux_4to1_32bit|IN3[16]    ; |mux_4to1_32bit|IN3[16]    ; out              ;
; |mux_4to1_32bit|IN3[17]    ; |mux_4to1_32bit|IN3[17]    ; out              ;
; |mux_4to1_32bit|IN3[18]    ; |mux_4to1_32bit|IN3[18]    ; out              ;
; |mux_4to1_32bit|IN3[19]    ; |mux_4to1_32bit|IN3[19]    ; out              ;
; |mux_4to1_32bit|IN3[20]    ; |mux_4to1_32bit|IN3[20]    ; out              ;
; |mux_4to1_32bit|IN3[21]    ; |mux_4to1_32bit|IN3[21]    ; out              ;
; |mux_4to1_32bit|IN3[22]    ; |mux_4to1_32bit|IN3[22]    ; out              ;
; |mux_4to1_32bit|IN3[23]    ; |mux_4to1_32bit|IN3[23]    ; out              ;
; |mux_4to1_32bit|IN3[24]    ; |mux_4to1_32bit|IN3[24]    ; out              ;
; |mux_4to1_32bit|IN3[25]    ; |mux_4to1_32bit|IN3[25]    ; out              ;
; |mux_4to1_32bit|IN3[26]    ; |mux_4to1_32bit|IN3[26]    ; out              ;
; |mux_4to1_32bit|IN3[27]    ; |mux_4to1_32bit|IN3[27]    ; out              ;
; |mux_4to1_32bit|IN3[28]    ; |mux_4to1_32bit|IN3[28]    ; out              ;
; |mux_4to1_32bit|IN3[29]    ; |mux_4to1_32bit|IN3[29]    ; out              ;
; |mux_4to1_32bit|IN3[30]    ; |mux_4to1_32bit|IN3[30]    ; out              ;
; |mux_4to1_32bit|IN3[31]    ; |mux_4to1_32bit|IN3[31]    ; out              ;
; |mux_4to1_32bit|IN4[0]     ; |mux_4to1_32bit|IN4[0]     ; out              ;
; |mux_4to1_32bit|IN4[1]     ; |mux_4to1_32bit|IN4[1]     ; out              ;
; |mux_4to1_32bit|IN4[2]     ; |mux_4to1_32bit|IN4[2]     ; out              ;
; |mux_4to1_32bit|IN4[3]     ; |mux_4to1_32bit|IN4[3]     ; out              ;
; |mux_4to1_32bit|IN4[4]     ; |mux_4to1_32bit|IN4[4]     ; out              ;
; |mux_4to1_32bit|IN4[5]     ; |mux_4to1_32bit|IN4[5]     ; out              ;
; |mux_4to1_32bit|IN4[6]     ; |mux_4to1_32bit|IN4[6]     ; out              ;
; |mux_4to1_32bit|IN4[7]     ; |mux_4to1_32bit|IN4[7]     ; out              ;
; |mux_4to1_32bit|IN4[8]     ; |mux_4to1_32bit|IN4[8]     ; out              ;
; |mux_4to1_32bit|IN4[9]     ; |mux_4to1_32bit|IN4[9]     ; out              ;
; |mux_4to1_32bit|IN4[10]    ; |mux_4to1_32bit|IN4[10]    ; out              ;
; |mux_4to1_32bit|IN4[11]    ; |mux_4to1_32bit|IN4[11]    ; out              ;
; |mux_4to1_32bit|IN4[12]    ; |mux_4to1_32bit|IN4[12]    ; out              ;
; |mux_4to1_32bit|IN4[13]    ; |mux_4to1_32bit|IN4[13]    ; out              ;
; |mux_4to1_32bit|IN4[14]    ; |mux_4to1_32bit|IN4[14]    ; out              ;
; |mux_4to1_32bit|IN4[15]    ; |mux_4to1_32bit|IN4[15]    ; out              ;
; |mux_4to1_32bit|IN4[16]    ; |mux_4to1_32bit|IN4[16]    ; out              ;
; |mux_4to1_32bit|IN4[17]    ; |mux_4to1_32bit|IN4[17]    ; out              ;
; |mux_4to1_32bit|IN4[18]    ; |mux_4to1_32bit|IN4[18]    ; out              ;
; |mux_4to1_32bit|IN4[19]    ; |mux_4to1_32bit|IN4[19]    ; out              ;
; |mux_4to1_32bit|IN4[20]    ; |mux_4to1_32bit|IN4[20]    ; out              ;
; |mux_4to1_32bit|IN4[21]    ; |mux_4to1_32bit|IN4[21]    ; out              ;
; |mux_4to1_32bit|IN4[22]    ; |mux_4to1_32bit|IN4[22]    ; out              ;
; |mux_4to1_32bit|IN4[23]    ; |mux_4to1_32bit|IN4[23]    ; out              ;
; |mux_4to1_32bit|IN4[24]    ; |mux_4to1_32bit|IN4[24]    ; out              ;
; |mux_4to1_32bit|IN4[25]    ; |mux_4to1_32bit|IN4[25]    ; out              ;
; |mux_4to1_32bit|IN4[26]    ; |mux_4to1_32bit|IN4[26]    ; out              ;
; |mux_4to1_32bit|IN4[27]    ; |mux_4to1_32bit|IN4[27]    ; out              ;
; |mux_4to1_32bit|IN4[28]    ; |mux_4to1_32bit|IN4[28]    ; out              ;
; |mux_4to1_32bit|IN4[29]    ; |mux_4to1_32bit|IN4[29]    ; out              ;
; |mux_4to1_32bit|IN4[30]    ; |mux_4to1_32bit|IN4[30]    ; out              ;
; |mux_4to1_32bit|IN4[31]    ; |mux_4to1_32bit|IN4[31]    ; out              ;
; |mux_4to1_32bit|s0[0]      ; |mux_4to1_32bit|s0[0]      ; out              ;
; |mux_4to1_32bit|s0[1]      ; |mux_4to1_32bit|s0[1]      ; out              ;
; |mux_4to1_32bit|OUTPUT[0]  ; |mux_4to1_32bit|OUTPUT[0]  ; pin_out          ;
; |mux_4to1_32bit|OUTPUT[1]  ; |mux_4to1_32bit|OUTPUT[1]  ; pin_out          ;
; |mux_4to1_32bit|OUTPUT[2]  ; |mux_4to1_32bit|OUTPUT[2]  ; pin_out          ;
; |mux_4to1_32bit|OUTPUT[3]  ; |mux_4to1_32bit|OUTPUT[3]  ; pin_out          ;
; |mux_4to1_32bit|OUTPUT[4]  ; |mux_4to1_32bit|OUTPUT[4]  ; pin_out          ;
; |mux_4to1_32bit|OUTPUT[5]  ; |mux_4to1_32bit|OUTPUT[5]  ; pin_out          ;
; |mux_4to1_32bit|OUTPUT[6]  ; |mux_4to1_32bit|OUTPUT[6]  ; pin_out          ;
; |mux_4to1_32bit|OUTPUT[7]  ; |mux_4to1_32bit|OUTPUT[7]  ; pin_out          ;
; |mux_4to1_32bit|OUTPUT[8]  ; |mux_4to1_32bit|OUTPUT[8]  ; pin_out          ;
; |mux_4to1_32bit|OUTPUT[9]  ; |mux_4to1_32bit|OUTPUT[9]  ; pin_out          ;
; |mux_4to1_32bit|OUTPUT[10] ; |mux_4to1_32bit|OUTPUT[10] ; pin_out          ;
; |mux_4to1_32bit|OUTPUT[11] ; |mux_4to1_32bit|OUTPUT[11] ; pin_out          ;
; |mux_4to1_32bit|OUTPUT[12] ; |mux_4to1_32bit|OUTPUT[12] ; pin_out          ;
; |mux_4to1_32bit|OUTPUT[13] ; |mux_4to1_32bit|OUTPUT[13] ; pin_out          ;
; |mux_4to1_32bit|OUTPUT[14] ; |mux_4to1_32bit|OUTPUT[14] ; pin_out          ;
; |mux_4to1_32bit|OUTPUT[15] ; |mux_4to1_32bit|OUTPUT[15] ; pin_out          ;
; |mux_4to1_32bit|OUTPUT[16] ; |mux_4to1_32bit|OUTPUT[16] ; pin_out          ;
; |mux_4to1_32bit|OUTPUT[17] ; |mux_4to1_32bit|OUTPUT[17] ; pin_out          ;
; |mux_4to1_32bit|OUTPUT[18] ; |mux_4to1_32bit|OUTPUT[18] ; pin_out          ;
; |mux_4to1_32bit|OUTPUT[19] ; |mux_4to1_32bit|OUTPUT[19] ; pin_out          ;
; |mux_4to1_32bit|OUTPUT[20] ; |mux_4to1_32bit|OUTPUT[20] ; pin_out          ;
; |mux_4to1_32bit|OUTPUT[21] ; |mux_4to1_32bit|OUTPUT[21] ; pin_out          ;
; |mux_4to1_32bit|OUTPUT[22] ; |mux_4to1_32bit|OUTPUT[22] ; pin_out          ;
; |mux_4to1_32bit|OUTPUT[23] ; |mux_4to1_32bit|OUTPUT[23] ; pin_out          ;
; |mux_4to1_32bit|OUTPUT[24] ; |mux_4to1_32bit|OUTPUT[24] ; pin_out          ;
; |mux_4to1_32bit|OUTPUT[25] ; |mux_4to1_32bit|OUTPUT[25] ; pin_out          ;
; |mux_4to1_32bit|OUTPUT[26] ; |mux_4to1_32bit|OUTPUT[26] ; pin_out          ;
; |mux_4to1_32bit|OUTPUT[27] ; |mux_4to1_32bit|OUTPUT[27] ; pin_out          ;
; |mux_4to1_32bit|OUTPUT[28] ; |mux_4to1_32bit|OUTPUT[28] ; pin_out          ;
; |mux_4to1_32bit|OUTPUT[29] ; |mux_4to1_32bit|OUTPUT[29] ; pin_out          ;
; |mux_4to1_32bit|OUTPUT[30] ; |mux_4to1_32bit|OUTPUT[30] ; pin_out          ;
; |mux_4to1_32bit|OUTPUT[31] ; |mux_4to1_32bit|OUTPUT[31] ; pin_out          ;
; |mux_4to1_32bit|Equal0~0   ; |mux_4to1_32bit|Equal0~0   ; out0             ;
; |mux_4to1_32bit|Equal1~0   ; |mux_4to1_32bit|Equal1~0   ; out0             ;
; |mux_4to1_32bit|Equal2~0   ; |mux_4to1_32bit|Equal2~0   ; out0             ;
+----------------------------+----------------------------+------------------+


The following table displays output ports that do not toggle to 0 during simulation.
+----------------------------------------------------------------------------+
; Missing 0-Value Coverage                                                   ;
+----------------------------+----------------------------+------------------+
; Node Name                  ; Output Port Name           ; Output Port Type ;
+----------------------------+----------------------------+------------------+
; |mux_4to1_32bit|OUTPUT~0   ; |mux_4to1_32bit|OUTPUT~0   ; out              ;
; |mux_4to1_32bit|OUTPUT~1   ; |mux_4to1_32bit|OUTPUT~1   ; out              ;
; |mux_4to1_32bit|OUTPUT~2   ; |mux_4to1_32bit|OUTPUT~2   ; out              ;
; |mux_4to1_32bit|OUTPUT~3   ; |mux_4to1_32bit|OUTPUT~3   ; out              ;
; |mux_4to1_32bit|OUTPUT~4   ; |mux_4to1_32bit|OUTPUT~4   ; out              ;
; |mux_4to1_32bit|OUTPUT~5   ; |mux_4to1_32bit|OUTPUT~5   ; out              ;
; |mux_4to1_32bit|OUTPUT~6   ; |mux_4to1_32bit|OUTPUT~6   ; out              ;
; |mux_4to1_32bit|OUTPUT~7   ; |mux_4to1_32bit|OUTPUT~7   ; out              ;
; |mux_4to1_32bit|OUTPUT~8   ; |mux_4to1_32bit|OUTPUT~8   ; out              ;
; |mux_4to1_32bit|OUTPUT~9   ; |mux_4to1_32bit|OUTPUT~9   ; out              ;
; |mux_4to1_32bit|OUTPUT~10  ; |mux_4to1_32bit|OUTPUT~10  ; out              ;
; |mux_4to1_32bit|OUTPUT~11  ; |mux_4to1_32bit|OUTPUT~11  ; out              ;
; |mux_4to1_32bit|OUTPUT~12  ; |mux_4to1_32bit|OUTPUT~12  ; out              ;
; |mux_4to1_32bit|OUTPUT~13  ; |mux_4to1_32bit|OUTPUT~13  ; out              ;
; |mux_4to1_32bit|OUTPUT~14  ; |mux_4to1_32bit|OUTPUT~14  ; out              ;
; |mux_4to1_32bit|OUTPUT~15  ; |mux_4to1_32bit|OUTPUT~15  ; out              ;
; |mux_4to1_32bit|OUTPUT~16  ; |mux_4to1_32bit|OUTPUT~16  ; out              ;
; |mux_4to1_32bit|OUTPUT~17  ; |mux_4to1_32bit|OUTPUT~17  ; out              ;
; |mux_4to1_32bit|OUTPUT~18  ; |mux_4to1_32bit|OUTPUT~18  ; out              ;
; |mux_4to1_32bit|OUTPUT~19  ; |mux_4to1_32bit|OUTPUT~19  ; out              ;
; |mux_4to1_32bit|OUTPUT~20  ; |mux_4to1_32bit|OUTPUT~20  ; out              ;
; |mux_4to1_32bit|OUTPUT~21  ; |mux_4to1_32bit|OUTPUT~21  ; out              ;
; |mux_4to1_32bit|OUTPUT~22  ; |mux_4to1_32bit|OUTPUT~22  ; out              ;
; |mux_4to1_32bit|OUTPUT~23  ; |mux_4to1_32bit|OUTPUT~23  ; out              ;
; |mux_4to1_32bit|OUTPUT~24  ; |mux_4to1_32bit|OUTPUT~24  ; out              ;
; |mux_4to1_32bit|OUTPUT~25  ; |mux_4to1_32bit|OUTPUT~25  ; out              ;
; |mux_4to1_32bit|OUTPUT~26  ; |mux_4to1_32bit|OUTPUT~26  ; out              ;
; |mux_4to1_32bit|OUTPUT~27  ; |mux_4to1_32bit|OUTPUT~27  ; out              ;
; |mux_4to1_32bit|OUTPUT~28  ; |mux_4to1_32bit|OUTPUT~28  ; out              ;
; |mux_4to1_32bit|OUTPUT~29  ; |mux_4to1_32bit|OUTPUT~29  ; out              ;
; |mux_4to1_32bit|OUTPUT~30  ; |mux_4to1_32bit|OUTPUT~30  ; out              ;
; |mux_4to1_32bit|OUTPUT~31  ; |mux_4to1_32bit|OUTPUT~31  ; out              ;
; |mux_4to1_32bit|OUTPUT~32  ; |mux_4to1_32bit|OUTPUT~32  ; out              ;
; |mux_4to1_32bit|OUTPUT~33  ; |mux_4to1_32bit|OUTPUT~33  ; out              ;
; |mux_4to1_32bit|OUTPUT~34  ; |mux_4to1_32bit|OUTPUT~34  ; out              ;
; |mux_4to1_32bit|OUTPUT~35  ; |mux_4to1_32bit|OUTPUT~35  ; out              ;
; |mux_4to1_32bit|OUTPUT~36  ; |mux_4to1_32bit|OUTPUT~36  ; out              ;
; |mux_4to1_32bit|OUTPUT~37  ; |mux_4to1_32bit|OUTPUT~37  ; out              ;
; |mux_4to1_32bit|OUTPUT~38  ; |mux_4to1_32bit|OUTPUT~38  ; out              ;
; |mux_4to1_32bit|OUTPUT~39  ; |mux_4to1_32bit|OUTPUT~39  ; out              ;
; |mux_4to1_32bit|OUTPUT~40  ; |mux_4to1_32bit|OUTPUT~40  ; out              ;
; |mux_4to1_32bit|OUTPUT~41  ; |mux_4to1_32bit|OUTPUT~41  ; out              ;
; |mux_4to1_32bit|OUTPUT~42  ; |mux_4to1_32bit|OUTPUT~42  ; out              ;
; |mux_4to1_32bit|OUTPUT~43  ; |mux_4to1_32bit|OUTPUT~43  ; out              ;
; |mux_4to1_32bit|OUTPUT~44  ; |mux_4to1_32bit|OUTPUT~44  ; out              ;
; |mux_4to1_32bit|OUTPUT~45  ; |mux_4to1_32bit|OUTPUT~45  ; out              ;
; |mux_4to1_32bit|OUTPUT~46  ; |mux_4to1_32bit|OUTPUT~46  ; out              ;
; |mux_4to1_32bit|OUTPUT~47  ; |mux_4to1_32bit|OUTPUT~47  ; out              ;
; |mux_4to1_32bit|OUTPUT~48  ; |mux_4to1_32bit|OUTPUT~48  ; out              ;
; |mux_4to1_32bit|OUTPUT~49  ; |mux_4to1_32bit|OUTPUT~49  ; out              ;
; |mux_4to1_32bit|OUTPUT~50  ; |mux_4to1_32bit|OUTPUT~50  ; out              ;
; |mux_4to1_32bit|OUTPUT~51  ; |mux_4to1_32bit|OUTPUT~51  ; out              ;
; |mux_4to1_32bit|OUTPUT~52  ; |mux_4to1_32bit|OUTPUT~52  ; out              ;
; |mux_4to1_32bit|OUTPUT~53  ; |mux_4to1_32bit|OUTPUT~53  ; out              ;
; |mux_4to1_32bit|OUTPUT~54  ; |mux_4to1_32bit|OUTPUT~54  ; out              ;
; |mux_4to1_32bit|OUTPUT~55  ; |mux_4to1_32bit|OUTPUT~55  ; out              ;
; |mux_4to1_32bit|OUTPUT~56  ; |mux_4to1_32bit|OUTPUT~56  ; out              ;
; |mux_4to1_32bit|OUTPUT~57  ; |mux_4to1_32bit|OUTPUT~57  ; out              ;
; |mux_4to1_32bit|OUTPUT~58  ; |mux_4to1_32bit|OUTPUT~58  ; out              ;
; |mux_4to1_32bit|OUTPUT~59  ; |mux_4to1_32bit|OUTPUT~59  ; out              ;
; |mux_4to1_32bit|OUTPUT~60  ; |mux_4to1_32bit|OUTPUT~60  ; out              ;
; |mux_4to1_32bit|OUTPUT~61  ; |mux_4to1_32bit|OUTPUT~61  ; out              ;
; |mux_4to1_32bit|OUTPUT~62  ; |mux_4to1_32bit|OUTPUT~62  ; out              ;
; |mux_4to1_32bit|OUTPUT~63  ; |mux_4to1_32bit|OUTPUT~63  ; out              ;
; |mux_4to1_32bit|OUTPUT~64  ; |mux_4to1_32bit|OUTPUT~64  ; out              ;
; |mux_4to1_32bit|OUTPUT~65  ; |mux_4to1_32bit|OUTPUT~65  ; out              ;
; |mux_4to1_32bit|OUTPUT~66  ; |mux_4to1_32bit|OUTPUT~66  ; out              ;
; |mux_4to1_32bit|OUTPUT~67  ; |mux_4to1_32bit|OUTPUT~67  ; out              ;
; |mux_4to1_32bit|OUTPUT~68  ; |mux_4to1_32bit|OUTPUT~68  ; out              ;
; |mux_4to1_32bit|OUTPUT~69  ; |mux_4to1_32bit|OUTPUT~69  ; out              ;
; |mux_4to1_32bit|OUTPUT~70  ; |mux_4to1_32bit|OUTPUT~70  ; out              ;
; |mux_4to1_32bit|OUTPUT~71  ; |mux_4to1_32bit|OUTPUT~71  ; out              ;
; |mux_4to1_32bit|OUTPUT~72  ; |mux_4to1_32bit|OUTPUT~72  ; out              ;
; |mux_4to1_32bit|OUTPUT~73  ; |mux_4to1_32bit|OUTPUT~73  ; out              ;
; |mux_4to1_32bit|OUTPUT~74  ; |mux_4to1_32bit|OUTPUT~74  ; out              ;
; |mux_4to1_32bit|OUTPUT~75  ; |mux_4to1_32bit|OUTPUT~75  ; out              ;
; |mux_4to1_32bit|OUTPUT~76  ; |mux_4to1_32bit|OUTPUT~76  ; out              ;
; |mux_4to1_32bit|OUTPUT~77  ; |mux_4to1_32bit|OUTPUT~77  ; out              ;
; |mux_4to1_32bit|OUTPUT~78  ; |mux_4to1_32bit|OUTPUT~78  ; out              ;
; |mux_4to1_32bit|OUTPUT~79  ; |mux_4to1_32bit|OUTPUT~79  ; out              ;
; |mux_4to1_32bit|OUTPUT~80  ; |mux_4to1_32bit|OUTPUT~80  ; out              ;
; |mux_4to1_32bit|OUTPUT~81  ; |mux_4to1_32bit|OUTPUT~81  ; out              ;
; |mux_4to1_32bit|OUTPUT~82  ; |mux_4to1_32bit|OUTPUT~82  ; out              ;
; |mux_4to1_32bit|OUTPUT~83  ; |mux_4to1_32bit|OUTPUT~83  ; out              ;
; |mux_4to1_32bit|OUTPUT~84  ; |mux_4to1_32bit|OUTPUT~84  ; out              ;
; |mux_4to1_32bit|OUTPUT~85  ; |mux_4to1_32bit|OUTPUT~85  ; out              ;
; |mux_4to1_32bit|OUTPUT~86  ; |mux_4to1_32bit|OUTPUT~86  ; out              ;
; |mux_4to1_32bit|OUTPUT~87  ; |mux_4to1_32bit|OUTPUT~87  ; out              ;
; |mux_4to1_32bit|OUTPUT~88  ; |mux_4to1_32bit|OUTPUT~88  ; out              ;
; |mux_4to1_32bit|OUTPUT~89  ; |mux_4to1_32bit|OUTPUT~89  ; out              ;
; |mux_4to1_32bit|OUTPUT~90  ; |mux_4to1_32bit|OUTPUT~90  ; out              ;
; |mux_4to1_32bit|OUTPUT~91  ; |mux_4to1_32bit|OUTPUT~91  ; out              ;
; |mux_4to1_32bit|OUTPUT~92  ; |mux_4to1_32bit|OUTPUT~92  ; out              ;
; |mux_4to1_32bit|OUTPUT~93  ; |mux_4to1_32bit|OUTPUT~93  ; out              ;
; |mux_4to1_32bit|OUTPUT~94  ; |mux_4to1_32bit|OUTPUT~94  ; out              ;
; |mux_4to1_32bit|OUTPUT~95  ; |mux_4to1_32bit|OUTPUT~95  ; out              ;
; |mux_4to1_32bit|IN1[0]     ; |mux_4to1_32bit|IN1[0]     ; out              ;
; |mux_4to1_32bit|IN1[1]     ; |mux_4to1_32bit|IN1[1]     ; out              ;
; |mux_4to1_32bit|IN1[2]     ; |mux_4to1_32bit|IN1[2]     ; out              ;
; |mux_4to1_32bit|IN1[3]     ; |mux_4to1_32bit|IN1[3]     ; out              ;
; |mux_4to1_32bit|IN1[4]     ; |mux_4to1_32bit|IN1[4]     ; out              ;
; |mux_4to1_32bit|IN1[5]     ; |mux_4to1_32bit|IN1[5]     ; out              ;
; |mux_4to1_32bit|IN1[6]     ; |mux_4to1_32bit|IN1[6]     ; out              ;
; |mux_4to1_32bit|IN1[7]     ; |mux_4to1_32bit|IN1[7]     ; out              ;
; |mux_4to1_32bit|IN1[8]     ; |mux_4to1_32bit|IN1[8]     ; out              ;
; |mux_4to1_32bit|IN1[9]     ; |mux_4to1_32bit|IN1[9]     ; out              ;
; |mux_4to1_32bit|IN1[10]    ; |mux_4to1_32bit|IN1[10]    ; out              ;
; |mux_4to1_32bit|IN1[11]    ; |mux_4to1_32bit|IN1[11]    ; out              ;
; |mux_4to1_32bit|IN1[12]    ; |mux_4to1_32bit|IN1[12]    ; out              ;
; |mux_4to1_32bit|IN1[13]    ; |mux_4to1_32bit|IN1[13]    ; out              ;
; |mux_4to1_32bit|IN1[14]    ; |mux_4to1_32bit|IN1[14]    ; out              ;
; |mux_4to1_32bit|IN1[15]    ; |mux_4to1_32bit|IN1[15]    ; out              ;
; |mux_4to1_32bit|IN1[16]    ; |mux_4to1_32bit|IN1[16]    ; out              ;
; |mux_4to1_32bit|IN1[17]    ; |mux_4to1_32bit|IN1[17]    ; out              ;
; |mux_4to1_32bit|IN1[18]    ; |mux_4to1_32bit|IN1[18]    ; out              ;
; |mux_4to1_32bit|IN1[19]    ; |mux_4to1_32bit|IN1[19]    ; out              ;
; |mux_4to1_32bit|IN1[20]    ; |mux_4to1_32bit|IN1[20]    ; out              ;
; |mux_4to1_32bit|IN1[21]    ; |mux_4to1_32bit|IN1[21]    ; out              ;
; |mux_4to1_32bit|IN1[22]    ; |mux_4to1_32bit|IN1[22]    ; out              ;
; |mux_4to1_32bit|IN1[23]    ; |mux_4to1_32bit|IN1[23]    ; out              ;
; |mux_4to1_32bit|IN1[24]    ; |mux_4to1_32bit|IN1[24]    ; out              ;
; |mux_4to1_32bit|IN1[25]    ; |mux_4to1_32bit|IN1[25]    ; out              ;
; |mux_4to1_32bit|IN1[26]    ; |mux_4to1_32bit|IN1[26]    ; out              ;
; |mux_4to1_32bit|IN1[27]    ; |mux_4to1_32bit|IN1[27]    ; out              ;
; |mux_4to1_32bit|IN1[28]    ; |mux_4to1_32bit|IN1[28]    ; out              ;
; |mux_4to1_32bit|IN1[29]    ; |mux_4to1_32bit|IN1[29]    ; out              ;
; |mux_4to1_32bit|IN1[30]    ; |mux_4to1_32bit|IN1[30]    ; out              ;
; |mux_4to1_32bit|IN1[31]    ; |mux_4to1_32bit|IN1[31]    ; out              ;
; |mux_4to1_32bit|IN2[0]     ; |mux_4to1_32bit|IN2[0]     ; out              ;
; |mux_4to1_32bit|IN2[1]     ; |mux_4to1_32bit|IN2[1]     ; out              ;
; |mux_4to1_32bit|IN2[2]     ; |mux_4to1_32bit|IN2[2]     ; out              ;
; |mux_4to1_32bit|IN2[3]     ; |mux_4to1_32bit|IN2[3]     ; out              ;
; |mux_4to1_32bit|IN2[4]     ; |mux_4to1_32bit|IN2[4]     ; out              ;
; |mux_4to1_32bit|IN2[5]     ; |mux_4to1_32bit|IN2[5]     ; out              ;
; |mux_4to1_32bit|IN2[6]     ; |mux_4to1_32bit|IN2[6]     ; out              ;
; |mux_4to1_32bit|IN2[7]     ; |mux_4to1_32bit|IN2[7]     ; out              ;
; |mux_4to1_32bit|IN2[8]     ; |mux_4to1_32bit|IN2[8]     ; out              ;
; |mux_4to1_32bit|IN2[9]     ; |mux_4to1_32bit|IN2[9]     ; out              ;
; |mux_4to1_32bit|IN2[10]    ; |mux_4to1_32bit|IN2[10]    ; out              ;
; |mux_4to1_32bit|IN2[11]    ; |mux_4to1_32bit|IN2[11]    ; out              ;
; |mux_4to1_32bit|IN2[12]    ; |mux_4to1_32bit|IN2[12]    ; out              ;
; |mux_4to1_32bit|IN2[13]    ; |mux_4to1_32bit|IN2[13]    ; out              ;
; |mux_4to1_32bit|IN2[14]    ; |mux_4to1_32bit|IN2[14]    ; out              ;
; |mux_4to1_32bit|IN2[15]    ; |mux_4to1_32bit|IN2[15]    ; out              ;
; |mux_4to1_32bit|IN2[16]    ; |mux_4to1_32bit|IN2[16]    ; out              ;
; |mux_4to1_32bit|IN2[17]    ; |mux_4to1_32bit|IN2[17]    ; out              ;
; |mux_4to1_32bit|IN2[18]    ; |mux_4to1_32bit|IN2[18]    ; out              ;
; |mux_4to1_32bit|IN2[19]    ; |mux_4to1_32bit|IN2[19]    ; out              ;
; |mux_4to1_32bit|IN2[20]    ; |mux_4to1_32bit|IN2[20]    ; out              ;
; |mux_4to1_32bit|IN2[21]    ; |mux_4to1_32bit|IN2[21]    ; out              ;
; |mux_4to1_32bit|IN2[22]    ; |mux_4to1_32bit|IN2[22]    ; out              ;
; |mux_4to1_32bit|IN2[23]    ; |mux_4to1_32bit|IN2[23]    ; out              ;
; |mux_4to1_32bit|IN2[24]    ; |mux_4to1_32bit|IN2[24]    ; out              ;
; |mux_4to1_32bit|IN2[25]    ; |mux_4to1_32bit|IN2[25]    ; out              ;
; |mux_4to1_32bit|IN2[26]    ; |mux_4to1_32bit|IN2[26]    ; out              ;
; |mux_4to1_32bit|IN2[27]    ; |mux_4to1_32bit|IN2[27]    ; out              ;
; |mux_4to1_32bit|IN2[28]    ; |mux_4to1_32bit|IN2[28]    ; out              ;
; |mux_4to1_32bit|IN2[29]    ; |mux_4to1_32bit|IN2[29]    ; out              ;
; |mux_4to1_32bit|IN2[30]    ; |mux_4to1_32bit|IN2[30]    ; out              ;
; |mux_4to1_32bit|IN2[31]    ; |mux_4to1_32bit|IN2[31]    ; out              ;
; |mux_4to1_32bit|IN3[0]     ; |mux_4to1_32bit|IN3[0]     ; out              ;
; |mux_4to1_32bit|IN3[1]     ; |mux_4to1_32bit|IN3[1]     ; out              ;
; |mux_4to1_32bit|IN3[2]     ; |mux_4to1_32bit|IN3[2]     ; out              ;
; |mux_4to1_32bit|IN3[3]     ; |mux_4to1_32bit|IN3[3]     ; out              ;
; |mux_4to1_32bit|IN3[4]     ; |mux_4to1_32bit|IN3[4]     ; out              ;
; |mux_4to1_32bit|IN3[5]     ; |mux_4to1_32bit|IN3[5]     ; out              ;
; |mux_4to1_32bit|IN3[6]     ; |mux_4to1_32bit|IN3[6]     ; out              ;
; |mux_4to1_32bit|IN3[7]     ; |mux_4to1_32bit|IN3[7]     ; out              ;
; |mux_4to1_32bit|IN3[8]     ; |mux_4to1_32bit|IN3[8]     ; out              ;
; |mux_4to1_32bit|IN3[9]     ; |mux_4to1_32bit|IN3[9]     ; out              ;
; |mux_4to1_32bit|IN3[10]    ; |mux_4to1_32bit|IN3[10]    ; out              ;
; |mux_4to1_32bit|IN3[11]    ; |mux_4to1_32bit|IN3[11]    ; out              ;
; |mux_4to1_32bit|IN3[12]    ; |mux_4to1_32bit|IN3[12]    ; out              ;
; |mux_4to1_32bit|IN3[13]    ; |mux_4to1_32bit|IN3[13]    ; out              ;
; |mux_4to1_32bit|IN3[14]    ; |mux_4to1_32bit|IN3[14]    ; out              ;
; |mux_4to1_32bit|IN3[15]    ; |mux_4to1_32bit|IN3[15]    ; out              ;
; |mux_4to1_32bit|IN3[16]    ; |mux_4to1_32bit|IN3[16]    ; out              ;
; |mux_4to1_32bit|IN3[17]    ; |mux_4to1_32bit|IN3[17]    ; out              ;
; |mux_4to1_32bit|IN3[18]    ; |mux_4to1_32bit|IN3[18]    ; out              ;
; |mux_4to1_32bit|IN3[19]    ; |mux_4to1_32bit|IN3[19]    ; out              ;
; |mux_4to1_32bit|IN3[20]    ; |mux_4to1_32bit|IN3[20]    ; out              ;
; |mux_4to1_32bit|IN3[21]    ; |mux_4to1_32bit|IN3[21]    ; out              ;
; |mux_4to1_32bit|IN3[22]    ; |mux_4to1_32bit|IN3[22]    ; out              ;
; |mux_4to1_32bit|IN3[23]    ; |mux_4to1_32bit|IN3[23]    ; out              ;
; |mux_4to1_32bit|IN3[24]    ; |mux_4to1_32bit|IN3[24]    ; out              ;
; |mux_4to1_32bit|IN3[25]    ; |mux_4to1_32bit|IN3[25]    ; out              ;
; |mux_4to1_32bit|IN3[26]    ; |mux_4to1_32bit|IN3[26]    ; out              ;
; |mux_4to1_32bit|IN3[27]    ; |mux_4to1_32bit|IN3[27]    ; out              ;
; |mux_4to1_32bit|IN3[28]    ; |mux_4to1_32bit|IN3[28]    ; out              ;
; |mux_4to1_32bit|IN3[29]    ; |mux_4to1_32bit|IN3[29]    ; out              ;
; |mux_4to1_32bit|IN3[30]    ; |mux_4to1_32bit|IN3[30]    ; out              ;
; |mux_4to1_32bit|IN3[31]    ; |mux_4to1_32bit|IN3[31]    ; out              ;
; |mux_4to1_32bit|IN4[0]     ; |mux_4to1_32bit|IN4[0]     ; out              ;
; |mux_4to1_32bit|IN4[1]     ; |mux_4to1_32bit|IN4[1]     ; out              ;
; |mux_4to1_32bit|IN4[2]     ; |mux_4to1_32bit|IN4[2]     ; out              ;
; |mux_4to1_32bit|IN4[3]     ; |mux_4to1_32bit|IN4[3]     ; out              ;
; |mux_4to1_32bit|IN4[4]     ; |mux_4to1_32bit|IN4[4]     ; out              ;
; |mux_4to1_32bit|IN4[5]     ; |mux_4to1_32bit|IN4[5]     ; out              ;
; |mux_4to1_32bit|IN4[6]     ; |mux_4to1_32bit|IN4[6]     ; out              ;
; |mux_4to1_32bit|IN4[7]     ; |mux_4to1_32bit|IN4[7]     ; out              ;
; |mux_4to1_32bit|IN4[8]     ; |mux_4to1_32bit|IN4[8]     ; out              ;
; |mux_4to1_32bit|IN4[9]     ; |mux_4to1_32bit|IN4[9]     ; out              ;
; |mux_4to1_32bit|IN4[10]    ; |mux_4to1_32bit|IN4[10]    ; out              ;
; |mux_4to1_32bit|IN4[11]    ; |mux_4to1_32bit|IN4[11]    ; out              ;
; |mux_4to1_32bit|IN4[12]    ; |mux_4to1_32bit|IN4[12]    ; out              ;
; |mux_4to1_32bit|IN4[13]    ; |mux_4to1_32bit|IN4[13]    ; out              ;
; |mux_4to1_32bit|IN4[14]    ; |mux_4to1_32bit|IN4[14]    ; out              ;
; |mux_4to1_32bit|IN4[15]    ; |mux_4to1_32bit|IN4[15]    ; out              ;
; |mux_4to1_32bit|IN4[16]    ; |mux_4to1_32bit|IN4[16]    ; out              ;
; |mux_4to1_32bit|IN4[17]    ; |mux_4to1_32bit|IN4[17]    ; out              ;
; |mux_4to1_32bit|IN4[18]    ; |mux_4to1_32bit|IN4[18]    ; out              ;
; |mux_4to1_32bit|IN4[19]    ; |mux_4to1_32bit|IN4[19]    ; out              ;
; |mux_4to1_32bit|IN4[20]    ; |mux_4to1_32bit|IN4[20]    ; out              ;
; |mux_4to1_32bit|IN4[21]    ; |mux_4to1_32bit|IN4[21]    ; out              ;
; |mux_4to1_32bit|IN4[22]    ; |mux_4to1_32bit|IN4[22]    ; out              ;
; |mux_4to1_32bit|IN4[23]    ; |mux_4to1_32bit|IN4[23]    ; out              ;
; |mux_4to1_32bit|IN4[24]    ; |mux_4to1_32bit|IN4[24]    ; out              ;
; |mux_4to1_32bit|IN4[25]    ; |mux_4to1_32bit|IN4[25]    ; out              ;
; |mux_4to1_32bit|IN4[26]    ; |mux_4to1_32bit|IN4[26]    ; out              ;
; |mux_4to1_32bit|IN4[27]    ; |mux_4to1_32bit|IN4[27]    ; out              ;
; |mux_4to1_32bit|IN4[28]    ; |mux_4to1_32bit|IN4[28]    ; out              ;
; |mux_4to1_32bit|IN4[29]    ; |mux_4to1_32bit|IN4[29]    ; out              ;
; |mux_4to1_32bit|IN4[30]    ; |mux_4to1_32bit|IN4[30]    ; out              ;
; |mux_4to1_32bit|IN4[31]    ; |mux_4to1_32bit|IN4[31]    ; out              ;
; |mux_4to1_32bit|s0[0]      ; |mux_4to1_32bit|s0[0]      ; out              ;
; |mux_4to1_32bit|s0[1]      ; |mux_4to1_32bit|s0[1]      ; out              ;
; |mux_4to1_32bit|OUTPUT[0]  ; |mux_4to1_32bit|OUTPUT[0]  ; pin_out          ;
; |mux_4to1_32bit|OUTPUT[1]  ; |mux_4to1_32bit|OUTPUT[1]  ; pin_out          ;
; |mux_4to1_32bit|OUTPUT[2]  ; |mux_4to1_32bit|OUTPUT[2]  ; pin_out          ;
; |mux_4to1_32bit|OUTPUT[3]  ; |mux_4to1_32bit|OUTPUT[3]  ; pin_out          ;
; |mux_4to1_32bit|OUTPUT[4]  ; |mux_4to1_32bit|OUTPUT[4]  ; pin_out          ;
; |mux_4to1_32bit|OUTPUT[5]  ; |mux_4to1_32bit|OUTPUT[5]  ; pin_out          ;
; |mux_4to1_32bit|OUTPUT[6]  ; |mux_4to1_32bit|OUTPUT[6]  ; pin_out          ;
; |mux_4to1_32bit|OUTPUT[7]  ; |mux_4to1_32bit|OUTPUT[7]  ; pin_out          ;
; |mux_4to1_32bit|OUTPUT[8]  ; |mux_4to1_32bit|OUTPUT[8]  ; pin_out          ;
; |mux_4to1_32bit|OUTPUT[9]  ; |mux_4to1_32bit|OUTPUT[9]  ; pin_out          ;
; |mux_4to1_32bit|OUTPUT[10] ; |mux_4to1_32bit|OUTPUT[10] ; pin_out          ;
; |mux_4to1_32bit|OUTPUT[11] ; |mux_4to1_32bit|OUTPUT[11] ; pin_out          ;
; |mux_4to1_32bit|OUTPUT[12] ; |mux_4to1_32bit|OUTPUT[12] ; pin_out          ;
; |mux_4to1_32bit|OUTPUT[13] ; |mux_4to1_32bit|OUTPUT[13] ; pin_out          ;
; |mux_4to1_32bit|OUTPUT[14] ; |mux_4to1_32bit|OUTPUT[14] ; pin_out          ;
; |mux_4to1_32bit|OUTPUT[15] ; |mux_4to1_32bit|OUTPUT[15] ; pin_out          ;
; |mux_4to1_32bit|OUTPUT[16] ; |mux_4to1_32bit|OUTPUT[16] ; pin_out          ;
; |mux_4to1_32bit|OUTPUT[17] ; |mux_4to1_32bit|OUTPUT[17] ; pin_out          ;
; |mux_4to1_32bit|OUTPUT[18] ; |mux_4to1_32bit|OUTPUT[18] ; pin_out          ;
; |mux_4to1_32bit|OUTPUT[19] ; |mux_4to1_32bit|OUTPUT[19] ; pin_out          ;
; |mux_4to1_32bit|OUTPUT[20] ; |mux_4to1_32bit|OUTPUT[20] ; pin_out          ;
; |mux_4to1_32bit|OUTPUT[21] ; |mux_4to1_32bit|OUTPUT[21] ; pin_out          ;
; |mux_4to1_32bit|OUTPUT[22] ; |mux_4to1_32bit|OUTPUT[22] ; pin_out          ;
; |mux_4to1_32bit|OUTPUT[23] ; |mux_4to1_32bit|OUTPUT[23] ; pin_out          ;
; |mux_4to1_32bit|OUTPUT[24] ; |mux_4to1_32bit|OUTPUT[24] ; pin_out          ;
; |mux_4to1_32bit|OUTPUT[25] ; |mux_4to1_32bit|OUTPUT[25] ; pin_out          ;
; |mux_4to1_32bit|OUTPUT[26] ; |mux_4to1_32bit|OUTPUT[26] ; pin_out          ;
; |mux_4to1_32bit|OUTPUT[27] ; |mux_4to1_32bit|OUTPUT[27] ; pin_out          ;
; |mux_4to1_32bit|OUTPUT[28] ; |mux_4to1_32bit|OUTPUT[28] ; pin_out          ;
; |mux_4to1_32bit|OUTPUT[29] ; |mux_4to1_32bit|OUTPUT[29] ; pin_out          ;
; |mux_4to1_32bit|OUTPUT[30] ; |mux_4to1_32bit|OUTPUT[30] ; pin_out          ;
; |mux_4to1_32bit|OUTPUT[31] ; |mux_4to1_32bit|OUTPUT[31] ; pin_out          ;
; |mux_4to1_32bit|Equal0~0   ; |mux_4to1_32bit|Equal0~0   ; out0             ;
; |mux_4to1_32bit|Equal1~0   ; |mux_4to1_32bit|Equal1~0   ; out0             ;
; |mux_4to1_32bit|Equal2~0   ; |mux_4to1_32bit|Equal2~0   ; out0             ;
+----------------------------+----------------------------+------------------+


+---------------------+
; Simulator INI Usage ;
+--------+------------+
; Option ; Usage      ;
+--------+------------+


+--------------------+
; Simulator Messages ;
+--------------------+
Info: *******************************************************************
Info: Running Quartus II Simulator
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Mon Nov 27 17:40:24 2023
Info: Command: quartus_sim --read_settings_files=on --write_settings_files=off mux_4to1_32bit -c mux_4to1_32bit
Info: Using vector source file "D:/Dimas Github/Praktikum-Arsikom/EL3111_05_20231124_13221076/Attempt/mux_4to1_32bit/mux_4to1_32bit.vwf"
Info: Overwriting simulation input file with simulation results
    Info: A backup of mux_4to1_32bit.vwf called mux_4to1_32bit.sim_ori.vwf has been created in the db folder
Info: Option to preserve fewer signal transitions to reduce memory requirements is enabled
    Info: Simulation has been partitioned into sub-simulations according to the maximum transition count determined by the engine. Transitions from memory will be flushed out to disk at the end of each sub-simulation to reduce memory requirements.
Info: Simulation partitioned into 1 sub-simulations
Info: Simulation coverage is       0.00 %
Info: Number of transitions in simulation is 0
Info: Vector file mux_4to1_32bit.vwf is saved in VWF text format. You can compress it into CVWF format in order to reduce file size. For more details please refer to the Quartus II Help.
Info: Quartus II Simulator was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 145 megabytes
    Info: Processing ended: Mon Nov 27 17:40:24 2023
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


