---
title: '布尔代数和Verilog HDL基础'
date: 2023-01-19
permalink: /posts/2023/01/blog-post-1/
tags:
  - Verilog
  - 数字电路
---

-----------

## 1.布尔代数

### 1.1 三种基本逻辑门

非门：Verilog HDL中，使用`~`作为取反运算符\\
与门：`&`\\
或门：`|`\\
