<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:25:11.2511</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2024.01.22</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2025-7015906</applicationNumber><claimCount>9</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>회로 기판, 회로 기판의 제조 방법 및 전자 기기</inventionTitle><inventionTitleEng>CIRCUIT BOARD, METHOD FOR MANUFACTURING CIRCUIT BOARD, AND ELECTRONIC DEVICE</inventionTitleEng><openDate>2025.06.20</openDate><openNumber>10-2025-0091251</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.05.14</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2025.05.14</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 3/46</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/11</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 접착층을 이용하지 않고, 또한 고신뢰성의 전기적 접속을 가능하게 하는 회로 기판, 회로 기판의 제조 방법 및 전자 기기를 제공하는 것을 과제로 한다. 해결 수단으로서, 제1 절연성 기재(14)와, 제1 절연성 기재(14)의 제1 표면(14a)에 패턴형으로 형성된 금속층(18)과, 제1 표면(14a)의 금속층(18)이 배치되지 않은 개소에서 금속층(18)과 동일한 두께를 가지고 적층된 제2 절연성 기재(20(40))와, 제1 절연성 기재(14)의 제1 표면(14a)과는 반대측의 제2 표면(14b)에 적층된 제3 절연성 기재(22)와, 제3 절연성 기재(22)의 제1 절연성 기재(14)측과는 반대측의 표면으로부터 금속층(18)에 이르기까지 형성된 비아(26)를 갖는 적층체(30)가 복수 적층되어 있는 것을 요건으로 한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2024.10.17</internationOpenDate><internationOpenNumber>WO2024214358</internationOpenNumber><internationalApplicationDate>2024.01.22</internationalApplicationDate><internationalApplicationNumber>PCT/JP2024/001575</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 회로 기판에 있어서,제1 절연성 기재와, 상기 제1 절연성 기재의 제1 표면에 패턴형으로 형성된 금속층과, 상기 제1 표면의 상기 금속층이 배치되지 않은 개소에서 상기 금속층과 동일한 두께를 가지고 적층된 제2 절연성 기재와, 상기 제1 절연성 기재의 상기 제1 표면과는 반대측의 제2 표면에 적층된 제3 절연성 기재와, 상기 제3 절연성 기재의 상기 제1 절연성 기재측과는 반대측의 표면으로부터 상기 금속층에 이르기까지 형성된 비아를 갖는 적층체가 복수 적층되는 것을 특징으로 하는 회로 기판.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 상기 금속층과 상기 비아는, 상기 제3 절연성 기재로부터 상기 제2 절연성 기재의 방향을 향해 단면적이 작아지도록 형성되는 것을 특징으로 하는 회로 기판.</claim></claimInfo><claimInfo><claim>3. 제1항 또는 제2항에 있어서, 상기 제2 절연성 기재는, 감광성 수지 필름, 또는 감광성 수지 바니시 중 어느 한쪽을 포함하는 것을 특징으로 하는 회로 기판.</claim></claimInfo><claimInfo><claim>4. 제1항 또는 제2항에 있어서, 각 상기 금속층에서의 상기 제2 표면측의 표면은, 산술 평균 거칠기(Ra)가 1.0 ㎛ 이상 2.0 ㎛ 이하가 되도록 조면화 처리되는 것을 특징으로 하는 회로 기판.</claim></claimInfo><claimInfo><claim>5. 회로 기판의 제조 방법에 있어서,제1 절연성 기재의 제1 표면에 금속층을 패턴형으로 형성하는 금속층 형성 공정과, 다음 공정으로서, 상기 제1 표면의 상기 금속층이 배치되지 않은 개소에서, 상기 금속층과 동일한 두께로 제2 절연성 기재를 적층하여, 상기 금속층의 표면을 노출시키는 제1 적층 공정과,다음 공정으로서, 상기 제1 절연성 기재의 상기 제1 표면과는 반대측의 제2 표면에 미경화(未硬化)의 제3 절연성 기재, 및 수지 필름을 이 순서로 적층하는 제2 적층 공정과, 다음 공정으로서, 상기 수지 필름의 상기 제1 절연성 기재측과는 반대측의 표면으로부터 상기 금속층에 이르기까지 비아를 형성하는 비아 형성 공정과, 다음 공정으로서, 상기 수지 필름을 박리하는 박리 공정에 의해 적층체를 형성하는 제1 공정과,복수의 상기 적층체를 적층하는 제2 공정을 포함하는 것을 특징으로 하는 회로 기판의 제조 방법.</claim></claimInfo><claimInfo><claim>6. 제5항에 있어서, 상기 제1 적층 공정의 다음 공정으로서, 상기 금속층에서 상기 제1 표면측과는 반대측의 표면을, 산술 평균 거칠기(Ra)가 1.0 ㎛ 이상 2.0 ㎛ 이하가 되도록 조면화 처리하는 조면화 공정을 포함하는 것을 특징으로 하는 회로 기판의 제조 방법.</claim></claimInfo><claimInfo><claim>7. 제5항 또는 제6항에 있어서, 상기 제2 절연성 기재는 감광성 수지 필름을 포함하고,상기 제1 적층 공정은, 상기 제1 표면측으로부터 상기 금속층을 덮도록 상기 감광성 수지 필름을 첩부하는 공정과, 상기 금속층 및 상기 감광성 수지 필름을 동일면으로 하는 공정을 포함하는 것을 특징으로 하는 회로 기판의 제조 방법.</claim></claimInfo><claimInfo><claim>8. 제5항 또는 제6항에 있어서, 상기 제2 절연성 기재는 감광성 수지 바니시를 포함하고,상기 제1 적층 공정은, 상기 제1 표면측으로부터 상기 금속층을 덮도록 상기 감광성 수지 바니시를 인쇄하는 공정과, 상기 금속층 및 상기 감광성 수지 바니시를 동일면으로 하는 공정을 포함하는 것을 특징으로 하는 회로 기판의 제조 방법.</claim></claimInfo><claimInfo><claim>9. 전자 기기에 있어서,제1항 또는 제2항에 기재된 회로 기판과, 전자 부품을 갖는 것을 특징으로 하는 전자 기기.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>일본국 나가노현 나가노시 오아자 키타오와리베 **번지</address><code>520050257731</code><country>일본</country><engName>FICT LIMITED</engName><name>에프아이씨티 가부시키가이샤</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>일본국 ******* 나가노켄 나가노시 ...</address><code> </code><country>일본</country><engName>IIDA, Kenji</engName><name>이이다 겐지</name></inventorInfo><inventorInfo><address>일본국 ******* 나가노켄 나가노시 ...</address><code> </code><country>일본</country><engName>OZAKI, Norikazu</engName><name>오자키 노리카즈</name></inventorInfo><inventorInfo><address>일본국 ******* 나가노켄 나가노시 ...</address><code> </code><country>일본</country><engName>SAKAI, Taiji</engName><name>사카이 다이지</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 서대문구 충정로 ** (충정로*가) 풍산빌딩 **층(리인터내셔널특허법률사무소)</address><code>919980001573</code><country>대한민국</country><engName>Kim Jin Hoe</engName><name>김진회</name></agentInfo><agentInfo><address>서울 서대문구 충정로 ** (충정로*가) 풍산빌딩 **층(리인터내셔널특허법률사무소)</address><code>919980001580</code><country>대한민국</country><engName>Kim Tae Hong</engName><name>김태홍</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2023.04.13</priorityApplicationDate><priorityApplicationNumber>JP-P-2023-065702</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2025.05.14</receiptDate><receiptNumber>1-1-2025-0540751-47</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2025.05.21</receiptDate><receiptNumber>1-5-2025-0084852-79</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Request for Prior Art Search</documentEngName><documentName>선행기술조사의뢰서</documentName><receiptDate>2025.09.10</receiptDate><receiptNumber>9-1-9999-9999999-89</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Report of Prior Art Search</documentEngName><documentName>선행기술조사보고서</documentName><receiptDate>2025.10.16</receiptDate><receiptNumber>9-6-2025-0202856-18</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2025.11.12</receiptDate><receiptNumber>9-5-2025-1100269-13</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020257015906.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93dd5ee96a5f8c074034bf4076ba89d5c39563ac9167b3af711df311878a9b3748a0f919dc9f62f999c8d34b47a0e21a61a2c282cc44dc5fe5</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf94c730609b01706bf7d61e4fe53b6db47372feea9cd0e0e56e3a23469846200a206717b8db12cad2d56ff6ac85226e1a4492951f741c631c</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>