# XilinxVerilogAsicSha256

Проект представляет собой аппаратную реализацию вычислителя SHA-256

## Исходные коды

- [Исходный код (папка) [Asic/source]](Asic/source)
- [Модуль верхнего уровня [Asic/source/asic_core.v]](Asic/source/asic_core.v)
- [Комбинаторный модуль [Asic/source/logic_module.v]](Asic/source/logic_module.v)
- [Генератор констант [Asic/source/k_generator.v]](Asic/source/k_generator.v)
- [Память [Asic/source/memory_switch.v]](Asic/source/memory_switch.v)
- [Тесты (папка) [Asic/testbench]](Asic/testbench)

## Документация

- [Документация (папка) [docs]](docs)

- ["Карта реализации" [docs/implementation_map.pdf]](docs/implementation_map.pdf)

  > Цветом выделены реализованные различными модулями части алгоритма SHA-256

- [Временная диаграмма тестирования [docs/diagram.pdf]](docs/diagram.pdf)

- [Схема верхнего уровня [docs/asic_core_modules.pdf]](docs/asic_core_modules.pdf)

- [Схема нижнего уровня [docs/asic_core_detailed.pdf]](docs/asic_core_detailed.pdf)

