TimeQuest Timing Analyzer report for UART
Fri May 17 11:36:52 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'pll|altpll_component|pll|clk[0]'
 12. Slow Model Hold: 'pll|altpll_component|pll|clk[0]'
 13. Slow Model Minimum Pulse Width: 'CLOCK_50'
 14. Slow Model Minimum Pulse Width: 'pll|altpll_component|pll|clk[0]'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Fast Model Setup Summary
 20. Fast Model Hold Summary
 21. Fast Model Recovery Summary
 22. Fast Model Removal Summary
 23. Fast Model Minimum Pulse Width Summary
 24. Fast Model Setup: 'pll|altpll_component|pll|clk[0]'
 25. Fast Model Hold: 'pll|altpll_component|pll|clk[0]'
 26. Fast Model Minimum Pulse Width: 'CLOCK_50'
 27. Fast Model Minimum Pulse Width: 'pll|altpll_component|pll|clk[0]'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Multicorner Timing Analysis Summary
 33. Setup Times
 34. Hold Times
 35. Clock to Output Times
 36. Minimum Clock to Output Times
 37. Setup Transfers
 38. Hold Transfers
 39. Report TCCS
 40. Report RSKM
 41. Unconstrained Paths
 42. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; UART                                                              ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-8         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                              ;
+---------------------------------+-----------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------+-------------------------------------+
; Clock Name                      ; Type      ; Period  ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master   ; Source                            ; Targets                             ;
+---------------------------------+-----------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------+-------------------------------------+
; CLOCK_50                        ; Base      ; 20.000  ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                   ; { CLOCK_50 }                        ;
; pll|altpll_component|pll|clk[0] ; Generated ; 100.000 ; 10.0 MHz  ; 0.000 ; 50.000 ; 50.00      ; 5         ; 1           ;       ;        ;           ;            ; false    ; CLOCK_50 ; pll|altpll_component|pll|inclk[0] ; { pll|altpll_component|pll|clk[0] } ;
+---------------------------------+-----------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------+-------------------------------------+


+----------------------------------------------------------------------+
; Slow Model Fmax Summary                                              ;
+-----------+-----------------+---------------------------------+------+
; Fmax      ; Restricted Fmax ; Clock Name                      ; Note ;
+-----------+-----------------+---------------------------------+------+
; 232.4 MHz ; 232.4 MHz       ; pll|altpll_component|pll|clk[0] ;      ;
+-----------+-----------------+---------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------+
; Slow Model Setup Summary                                 ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; pll|altpll_component|pll|clk[0] ; 95.697 ; 0.000         ;
+---------------------------------+--------+---------------+


+---------------------------------------------------------+
; Slow Model Hold Summary                                 ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; pll|altpll_component|pll|clk[0] ; 0.391 ; 0.000         ;
+---------------------------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                   ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; CLOCK_50                        ; 10.000 ; 0.000         ;
; pll|altpll_component|pll|clk[0] ; 49.000 ; 0.000         ;
+---------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'pll|altpll_component|pll|clk[0]'                                                                                                                     ;
+--------+-------------------------+-------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 95.697 ; uart_tx:tx|bit_index[0] ; uart_tx:tx|Tx_Data      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.004      ; 4.343      ;
; 95.996 ; uart_tx:tx|bit_index[1] ; uart_tx:tx|Tx_Data      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 4.040      ;
; 96.177 ; uart_rx:rx|clk_count[2] ; uart_rx:rx|clk_count[0] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.859      ;
; 96.177 ; uart_rx:rx|clk_count[2] ; uart_rx:rx|clk_count[1] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.859      ;
; 96.177 ; uart_rx:rx|clk_count[2] ; uart_rx:rx|clk_count[2] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.859      ;
; 96.177 ; uart_rx:rx|clk_count[2] ; uart_rx:rx|clk_count[3] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.859      ;
; 96.177 ; uart_rx:rx|clk_count[2] ; uart_rx:rx|clk_count[4] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.859      ;
; 96.177 ; uart_rx:rx|clk_count[2] ; uart_rx:rx|clk_count[5] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.859      ;
; 96.177 ; uart_rx:rx|clk_count[2] ; uart_rx:rx|clk_count[6] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.859      ;
; 96.219 ; uart_rx:rx|clk_count[4] ; uart_rx:rx|clk_count[0] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.817      ;
; 96.219 ; uart_rx:rx|clk_count[4] ; uart_rx:rx|clk_count[1] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.817      ;
; 96.219 ; uart_rx:rx|clk_count[4] ; uart_rx:rx|clk_count[2] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.817      ;
; 96.219 ; uart_rx:rx|clk_count[4] ; uart_rx:rx|clk_count[3] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.817      ;
; 96.219 ; uart_rx:rx|clk_count[4] ; uart_rx:rx|clk_count[4] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.817      ;
; 96.219 ; uart_rx:rx|clk_count[4] ; uart_rx:rx|clk_count[5] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.817      ;
; 96.219 ; uart_rx:rx|clk_count[4] ; uart_rx:rx|clk_count[6] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.817      ;
; 96.305 ; uart_rx:rx|clk_count[0] ; uart_rx:rx|clk_count[0] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.731      ;
; 96.305 ; uart_rx:rx|clk_count[0] ; uart_rx:rx|clk_count[1] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.731      ;
; 96.305 ; uart_rx:rx|clk_count[0] ; uart_rx:rx|clk_count[2] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.731      ;
; 96.305 ; uart_rx:rx|clk_count[0] ; uart_rx:rx|clk_count[3] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.731      ;
; 96.305 ; uart_rx:rx|clk_count[0] ; uart_rx:rx|clk_count[4] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.731      ;
; 96.305 ; uart_rx:rx|clk_count[0] ; uart_rx:rx|clk_count[5] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.731      ;
; 96.305 ; uart_rx:rx|clk_count[0] ; uart_rx:rx|clk_count[6] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.731      ;
; 96.316 ; uart_rx:rx|clk_count[1] ; uart_rx:rx|clk_count[0] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.720      ;
; 96.316 ; uart_rx:rx|clk_count[1] ; uart_rx:rx|clk_count[1] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.720      ;
; 96.316 ; uart_rx:rx|clk_count[1] ; uart_rx:rx|clk_count[2] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.720      ;
; 96.316 ; uart_rx:rx|clk_count[1] ; uart_rx:rx|clk_count[3] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.720      ;
; 96.316 ; uart_rx:rx|clk_count[1] ; uart_rx:rx|clk_count[4] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.720      ;
; 96.316 ; uart_rx:rx|clk_count[1] ; uart_rx:rx|clk_count[5] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.720      ;
; 96.316 ; uart_rx:rx|clk_count[1] ; uart_rx:rx|clk_count[6] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.720      ;
; 96.351 ; uart_rx:rx|clk_count[2] ; uart_rx:rx|buffer[2]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 3.686      ;
; 96.391 ; uart_rx:rx|clk_count[1] ; uart_rx:rx|buffer[2]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 3.646      ;
; 96.392 ; uart_rx:rx|clk_count[5] ; uart_rx:rx|buffer[2]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 3.645      ;
; 96.444 ; uart_rx:rx|clk_count[3] ; uart_rx:rx|clk_count[0] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.592      ;
; 96.444 ; uart_rx:rx|clk_count[3] ; uart_rx:rx|clk_count[1] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.592      ;
; 96.444 ; uart_rx:rx|clk_count[3] ; uart_rx:rx|clk_count[2] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.592      ;
; 96.444 ; uart_rx:rx|clk_count[3] ; uart_rx:rx|clk_count[3] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.592      ;
; 96.444 ; uart_rx:rx|clk_count[3] ; uart_rx:rx|clk_count[4] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.592      ;
; 96.444 ; uart_rx:rx|clk_count[3] ; uart_rx:rx|clk_count[5] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.592      ;
; 96.444 ; uart_rx:rx|clk_count[3] ; uart_rx:rx|clk_count[6] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.592      ;
; 96.484 ; uart_rx:rx|clk_count[5] ; uart_rx:rx|clk_count[0] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.552      ;
; 96.484 ; uart_rx:rx|clk_count[5] ; uart_rx:rx|clk_count[1] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.552      ;
; 96.484 ; uart_rx:rx|clk_count[5] ; uart_rx:rx|clk_count[2] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.552      ;
; 96.484 ; uart_rx:rx|clk_count[5] ; uart_rx:rx|clk_count[3] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.552      ;
; 96.484 ; uart_rx:rx|clk_count[5] ; uart_rx:rx|clk_count[4] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.552      ;
; 96.484 ; uart_rx:rx|clk_count[5] ; uart_rx:rx|clk_count[5] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.552      ;
; 96.484 ; uart_rx:rx|clk_count[5] ; uart_rx:rx|clk_count[6] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.552      ;
; 96.492 ; uart_tx:tx|clk_count[3] ; uart_tx:tx|bit_index[1] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.004      ; 3.548      ;
; 96.500 ; uart_rx:rx|clk_count[2] ; uart_rx:rx|buffer[4]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.536      ;
; 96.515 ; uart_tx:tx|clk_count[1] ; uart_tx:tx|bit_index[1] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.004      ; 3.525      ;
; 96.523 ; uart_rx:rx|clk_count[2] ; uart_rx:rx|buffer[6]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.513      ;
; 96.540 ; uart_rx:rx|clk_count[1] ; uart_rx:rx|buffer[4]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.496      ;
; 96.541 ; uart_rx:rx|clk_count[5] ; uart_rx:rx|buffer[4]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.495      ;
; 96.563 ; uart_rx:rx|clk_count[1] ; uart_rx:rx|buffer[6]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.473      ;
; 96.564 ; uart_rx:rx|clk_count[5] ; uart_rx:rx|buffer[6]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.472      ;
; 96.586 ; uart_rx:rx|clk_count[2] ; uart_rx:rx|state.IDLE   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.450      ;
; 96.603 ; uart_rx:rx|clk_count[4] ; uart_rx:rx|buffer[2]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 3.434      ;
; 96.628 ; uart_rx:rx|clk_count[4] ; uart_rx:rx|state.IDLE   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.408      ;
; 96.630 ; uart_rx:rx|clk_count[6] ; uart_rx:rx|clk_count[0] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.406      ;
; 96.630 ; uart_rx:rx|clk_count[6] ; uart_rx:rx|clk_count[1] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.406      ;
; 96.630 ; uart_rx:rx|clk_count[6] ; uart_rx:rx|clk_count[2] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.406      ;
; 96.630 ; uart_rx:rx|clk_count[6] ; uart_rx:rx|clk_count[3] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.406      ;
; 96.630 ; uart_rx:rx|clk_count[6] ; uart_rx:rx|clk_count[4] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.406      ;
; 96.630 ; uart_rx:rx|clk_count[6] ; uart_rx:rx|clk_count[5] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.406      ;
; 96.630 ; uart_rx:rx|clk_count[6] ; uart_rx:rx|clk_count[6] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.406      ;
; 96.647 ; uart_tx:tx|clk_count[2] ; uart_tx:tx|bit_index[1] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.004      ; 3.393      ;
; 96.653 ; uart_rx:rx|clk_count[2] ; uart_rx:rx|state.STOP   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.383      ;
; 96.660 ; uart_rx:rx|clk_count[3] ; uart_rx:rx|buffer[2]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 3.377      ;
; 96.669 ; uart_rx:rx|clk_count[2] ; uart_rx:rx|bit_index[2] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.367      ;
; 96.693 ; uart_tx:tx|clk_count[3] ; uart_tx:tx|Tx_Data      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.004      ; 3.347      ;
; 96.693 ; uart_rx:rx|clk_count[1] ; uart_rx:rx|state.STOP   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.343      ;
; 96.694 ; uart_rx:rx|clk_count[5] ; uart_rx:rx|state.STOP   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.342      ;
; 96.709 ; uart_rx:rx|clk_count[1] ; uart_rx:rx|bit_index[2] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.327      ;
; 96.710 ; uart_rx:rx|clk_count[5] ; uart_rx:rx|bit_index[2] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.326      ;
; 96.716 ; uart_tx:tx|clk_count[1] ; uart_tx:tx|Tx_Data      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.004      ; 3.324      ;
; 96.725 ; uart_rx:rx|clk_count[1] ; uart_rx:rx|state.IDLE   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.311      ;
; 96.748 ; uart_tx:tx|clk_count[5] ; uart_tx:tx|bit_index[1] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.004      ; 3.292      ;
; 96.752 ; uart_rx:rx|clk_count[4] ; uart_rx:rx|buffer[4]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.284      ;
; 96.775 ; uart_rx:rx|clk_count[4] ; uart_rx:rx|buffer[6]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.261      ;
; 96.794 ; uart_rx:rx|clk_count[2] ; uart_rx:rx|buffer[7]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.242      ;
; 96.800 ; uart_rx:rx|clk_count[2] ; uart_rx:rx|buffer[1]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.236      ;
; 96.804 ; uart_rx:rx|clk_count[2] ; uart_rx:rx|buffer[3]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.232      ;
; 96.804 ; uart_rx:rx|clk_count[2] ; uart_rx:rx|buffer[5]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.232      ;
; 96.806 ; uart_rx:rx|clk_count[2] ; uart_rx:rx|buffer[0]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.230      ;
; 96.809 ; uart_rx:rx|clk_count[3] ; uart_rx:rx|buffer[4]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.227      ;
; 96.832 ; uart_rx:rx|clk_count[3] ; uart_rx:rx|buffer[6]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.204      ;
; 96.834 ; uart_rx:rx|clk_count[1] ; uart_rx:rx|buffer[7]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.202      ;
; 96.835 ; uart_rx:rx|clk_count[5] ; uart_rx:rx|buffer[7]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.201      ;
; 96.840 ; uart_rx:rx|clk_count[1] ; uart_rx:rx|buffer[1]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.196      ;
; 96.841 ; uart_rx:rx|clk_count[5] ; uart_rx:rx|buffer[1]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.195      ;
; 96.844 ; uart_rx:rx|clk_count[1] ; uart_rx:rx|buffer[3]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.192      ;
; 96.844 ; uart_rx:rx|clk_count[1] ; uart_rx:rx|buffer[5]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.192      ;
; 96.845 ; uart_rx:rx|clk_count[5] ; uart_rx:rx|buffer[3]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.191      ;
; 96.845 ; uart_rx:rx|clk_count[5] ; uart_rx:rx|buffer[5]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.191      ;
; 96.846 ; uart_rx:rx|clk_count[1] ; uart_rx:rx|buffer[0]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.190      ;
; 96.847 ; uart_rx:rx|clk_count[5] ; uart_rx:rx|buffer[0]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.189      ;
; 96.848 ; uart_tx:tx|clk_count[2] ; uart_tx:tx|Tx_Data      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.004      ; 3.192      ;
; 96.853 ; uart_rx:rx|clk_count[3] ; uart_rx:rx|state.IDLE   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.183      ;
; 96.905 ; uart_rx:rx|clk_count[4] ; uart_rx:rx|state.STOP   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.131      ;
; 96.921 ; uart_rx:rx|clk_count[4] ; uart_rx:rx|bit_index[2] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.115      ;
+--------+-------------------------+-------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'pll|altpll_component|pll|clk[0]'                                                                                                                     ;
+-------+-------------------------+-------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.391 ; uart_tx:tx|state.000    ; uart_tx:tx|state.000    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart_tx:tx|bit_index[1] ; uart_tx:tx|bit_index[1] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart_tx:tx|state.T_DATA ; uart_tx:tx|state.T_DATA ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart_tx:tx|bit_index[0] ; uart_tx:tx|bit_index[0] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart_tx:tx|state.STOP   ; uart_tx:tx|state.STOP   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart_rx:rx|state.IDLE   ; uart_rx:rx|state.IDLE   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart_rx:rx|bit_index[1] ; uart_rx:rx|bit_index[1] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart_rx:rx|bit_index[2] ; uart_rx:rx|bit_index[2] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart_rx:rx|state.R_DATA ; uart_rx:rx|state.R_DATA ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart_rx:rx|bit_index[0] ; uart_rx:rx|bit_index[0] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart_rx:rx|state.STOP   ; uart_rx:rx|state.STOP   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart_rx:rx|state.START  ; uart_rx:rx|state.START  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart_rx:rx|buffer[0]    ; uart_rx:rx|buffer[0]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart_rx:rx|buffer[1]    ; uart_rx:rx|buffer[1]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart_rx:rx|buffer[2]    ; uart_rx:rx|buffer[2]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart_rx:rx|buffer[3]    ; uart_rx:rx|buffer[3]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart_rx:rx|buffer[4]    ; uart_rx:rx|buffer[4]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart_rx:rx|buffer[5]    ; uart_rx:rx|buffer[5]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart_rx:rx|buffer[6]    ; uart_rx:rx|buffer[6]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart_rx:rx|buffer[7]    ; uart_rx:rx|buffer[7]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.542 ; uart_rx:rx|clk_count[6] ; uart_rx:rx|clk_count[6] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.808      ;
; 0.552 ; uart_tx:tx|state.T_DATA ; uart_tx:tx|Tx_Data      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.818      ;
; 0.553 ; uart_tx:tx|state.STOP   ; uart_tx:tx|bit_index[1] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.819      ;
; 0.555 ; uart_tx:tx|state.STOP   ; uart_tx:tx|state.CLEAN  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.821      ;
; 0.556 ; uart_rx:rx|state.IDLE   ; uart_rx:rx|state.START  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.822      ;
; 0.564 ; uart_tx:tx|clk_count[6] ; uart_tx:tx|clk_count[6] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.830      ;
; 0.568 ; uart_rx:rx|state.IDLE   ; uart_rx:rx|bit_index[1] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.834      ;
; 0.568 ; uart_rx:rx|state.IDLE   ; uart_rx:rx|bit_index[0] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.834      ;
; 0.667 ; uart_rx:rx|state.STOP   ; uart_rx:rx|state.CLEAN  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.933      ;
; 0.716 ; uart_tx:tx|state.STOP   ; uart_tx:tx|bit_index[0] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.004     ; 0.978      ;
; 0.788 ; uart_tx:tx|clk_count[0] ; uart_tx:tx|clk_count[0] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.054      ;
; 0.805 ; uart_tx:tx|clk_count[1] ; uart_tx:tx|clk_count[1] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.071      ;
; 0.812 ; uart_tx:tx|clk_count[2] ; uart_tx:tx|clk_count[2] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.078      ;
; 0.819 ; uart_tx:tx|clk_count[4] ; uart_tx:tx|clk_count[4] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.085      ;
; 0.827 ; uart_rx:rx|clk_count[1] ; uart_rx:rx|clk_count[1] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.093      ;
; 0.828 ; uart_rx:rx|clk_count[4] ; uart_rx:rx|clk_count[4] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.094      ;
; 0.846 ; uart_rx:rx|Rx_Data      ; uart_rx:rx|state.IDLE   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.112      ;
; 0.862 ; uart_rx:rx|clk_count[0] ; uart_rx:rx|clk_count[0] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.128      ;
; 0.862 ; uart_rx:rx|clk_count[2] ; uart_rx:rx|clk_count[2] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.128      ;
; 0.862 ; uart_rx:rx|clk_count[3] ; uart_rx:rx|clk_count[3] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.128      ;
; 0.862 ; uart_rx:rx|clk_count[5] ; uart_rx:rx|clk_count[5] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.128      ;
; 0.863 ; uart_tx:tx|clk_count[3] ; uart_tx:tx|clk_count[3] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.129      ;
; 0.871 ; uart_rx:rx|Rx_Data      ; uart_rx:rx|state.START  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.137      ;
; 0.872 ; uart_tx:tx|clk_count[5] ; uart_tx:tx|clk_count[5] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.138      ;
; 0.883 ; uart_rx:rx|state.R_DATA ; uart_rx:rx|bit_index[1] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.149      ;
; 0.885 ; uart_rx:rx|state.R_DATA ; uart_rx:rx|bit_index[0] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.151      ;
; 0.932 ; uart_tx:tx|send_latch   ; uart_tx:tx|state.000    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.198      ;
; 0.932 ; uart_rx:rx|Rx_Data      ; uart_rx:rx|buffer[2]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.199      ;
; 0.947 ; uart_tx:tx|state.CLEAN  ; uart_tx:tx|state.000    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.214      ;
; 0.992 ; uart_tx:tx|state.CLEAN  ; uart_tx:tx|bit_index[1] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.258      ;
; 1.038 ; uart_tx:tx|state.CLEAN  ; uart_tx:tx|bit_index[0] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.004     ; 1.300      ;
; 1.047 ; uart_rx:rx|Rx_Data      ; uart_rx:rx|buffer[4]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.313      ;
; 1.055 ; uart_rx:rx|Rx_Data      ; uart_rx:rx|buffer[6]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.321      ;
; 1.057 ; uart_rx:rx|Rx_Data_R    ; uart_rx:rx|Rx_Data      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.322      ;
; 1.088 ; uart_rx:rx|bit_index[0] ; uart_rx:rx|state.R_DATA ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.354      ;
; 1.139 ; uart_tx:tx|state.CLEAN  ; uart_tx:tx|clk_count[0] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.004     ; 1.401      ;
; 1.139 ; uart_tx:tx|state.CLEAN  ; uart_tx:tx|clk_count[2] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.004     ; 1.401      ;
; 1.139 ; uart_tx:tx|state.CLEAN  ; uart_tx:tx|clk_count[3] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.004     ; 1.401      ;
; 1.139 ; uart_tx:tx|state.CLEAN  ; uart_tx:tx|clk_count[4] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.004     ; 1.401      ;
; 1.139 ; uart_tx:tx|state.CLEAN  ; uart_tx:tx|clk_count[5] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.004     ; 1.401      ;
; 1.139 ; uart_tx:tx|state.CLEAN  ; uart_tx:tx|clk_count[6] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.004     ; 1.401      ;
; 1.139 ; uart_tx:tx|state.CLEAN  ; uart_tx:tx|clk_count[1] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.004     ; 1.401      ;
; 1.147 ; uart_rx:rx|state.START  ; uart_rx:rx|state.IDLE   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.413      ;
; 1.161 ; uart_tx:tx|bit_index[0] ; uart_tx:tx|state.STOP   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.004      ; 1.431      ;
; 1.171 ; uart_tx:tx|clk_count[0] ; uart_tx:tx|clk_count[1] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.437      ;
; 1.172 ; uart_rx:rx|bit_index[0] ; uart_rx:rx|buffer[1]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.438      ;
; 1.174 ; uart_rx:rx|bit_index[0] ; uart_rx:rx|buffer[0]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.440      ;
; 1.175 ; uart_rx:rx|bit_index[0] ; uart_rx:rx|buffer[3]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.441      ;
; 1.176 ; uart_tx:tx|bit_index[0] ; uart_tx:tx|bit_index[2] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.004      ; 1.446      ;
; 1.176 ; uart_rx:rx|bit_index[0] ; uart_rx:rx|buffer[5]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.442      ;
; 1.183 ; uart_rx:rx|bit_index[0] ; uart_rx:rx|buffer[7]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.449      ;
; 1.188 ; uart_tx:tx|clk_count[1] ; uart_tx:tx|clk_count[2] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.454      ;
; 1.195 ; uart_tx:tx|clk_count[2] ; uart_tx:tx|clk_count[3] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.461      ;
; 1.199 ; uart_rx:rx|bit_index[1] ; uart_rx:rx|state.R_DATA ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.465      ;
; 1.202 ; uart_tx:tx|clk_count[4] ; uart_tx:tx|clk_count[5] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.468      ;
; 1.210 ; uart_rx:rx|clk_count[1] ; uart_rx:rx|clk_count[2] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.476      ;
; 1.214 ; uart_tx:tx|bit_index[2] ; uart_tx:tx|state.STOP   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.480      ;
; 1.219 ; uart_tx:tx|bit_index[2] ; uart_tx:tx|bit_index[2] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.485      ;
; 1.223 ; uart_tx:tx|state.STOP   ; uart_tx:tx|bit_index[2] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.489      ;
; 1.237 ; uart_rx:rx|bit_index[2] ; uart_rx:rx|state.R_DATA ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.503      ;
; 1.239 ; uart_tx:tx|state.STOP   ; uart_tx:tx|Tx_Data      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.505      ;
; 1.241 ; uart_tx:tx|send_latch   ; uart_tx:tx|state.T_DATA ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.506      ;
; 1.242 ; uart_tx:tx|clk_count[0] ; uart_tx:tx|clk_count[2] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.508      ;
; 1.244 ; uart_tx:tx|bit_index[2] ; uart_tx:tx|Tx_Data      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.510      ;
; 1.248 ; uart_rx:rx|clk_count[5] ; uart_rx:rx|clk_count[6] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.514      ;
; 1.248 ; uart_rx:rx|clk_count[0] ; uart_rx:rx|clk_count[1] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.514      ;
; 1.248 ; uart_rx:rx|clk_count[3] ; uart_rx:rx|clk_count[4] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.514      ;
; 1.248 ; uart_rx:rx|clk_count[2] ; uart_rx:rx|clk_count[3] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.514      ;
; 1.249 ; uart_tx:tx|clk_count[3] ; uart_tx:tx|clk_count[4] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.515      ;
; 1.251 ; uart_tx:tx|bit_index[1] ; uart_tx:tx|state.STOP   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.517      ;
; 1.255 ; uart_rx:rx|bit_index[1] ; uart_rx:rx|bit_index[2] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.521      ;
; 1.258 ; uart_tx:tx|clk_count[5] ; uart_tx:tx|clk_count[6] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.524      ;
; 1.259 ; uart_tx:tx|clk_count[1] ; uart_tx:tx|clk_count[3] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.525      ;
; 1.266 ; uart_tx:tx|bit_index[1] ; uart_tx:tx|bit_index[2] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.532      ;
; 1.266 ; uart_tx:tx|clk_count[2] ; uart_tx:tx|clk_count[4] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.532      ;
; 1.273 ; uart_tx:tx|clk_count[4] ; uart_tx:tx|clk_count[6] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.539      ;
; 1.281 ; uart_rx:rx|clk_count[1] ; uart_rx:rx|clk_count[3] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.547      ;
; 1.283 ; uart_tx:tx|Tx_Data      ; uart_tx:tx|Tx_Data      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.549      ;
; 1.287 ; uart_rx:rx|state.START  ; uart_rx:rx|state.R_DATA ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.553      ;
; 1.290 ; uart_rx:rx|bit_index[0] ; uart_rx:rx|bit_index[2] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.556      ;
+-------+-------------------------+-------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                            ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout                  ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout                  ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|inclk[0] ;
; 17.620 ; 20.000       ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                          ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'pll|altpll_component|pll|clk[0]'                                                                                      ;
+--------+--------------+----------------+------------------+---------------------------------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+------------------+---------------------------------+------------+---------------------------------------------+
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|Rx_Data                          ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|Rx_Data                          ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|Rx_Data_R                        ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|Rx_Data_R                        ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|bit_index[0]                     ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|bit_index[0]                     ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|bit_index[1]                     ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|bit_index[1]                     ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|bit_index[2]                     ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|bit_index[2]                     ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|buffer[0]                        ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|buffer[0]                        ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|buffer[1]                        ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|buffer[1]                        ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|buffer[2]                        ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|buffer[2]                        ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|buffer[3]                        ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|buffer[3]                        ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|buffer[4]                        ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|buffer[4]                        ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|buffer[5]                        ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|buffer[5]                        ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|buffer[6]                        ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|buffer[6]                        ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|buffer[7]                        ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|buffer[7]                        ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|clk_count[0]                     ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|clk_count[0]                     ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|clk_count[1]                     ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|clk_count[1]                     ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|clk_count[2]                     ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|clk_count[2]                     ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|clk_count[3]                     ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|clk_count[3]                     ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|clk_count[4]                     ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|clk_count[4]                     ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|clk_count[5]                     ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|clk_count[5]                     ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|clk_count[6]                     ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|clk_count[6]                     ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|state.CLEAN                      ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|state.CLEAN                      ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|state.IDLE                       ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|state.IDLE                       ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|state.R_DATA                     ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|state.R_DATA                     ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|state.START                      ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|state.START                      ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|state.STOP                       ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|state.STOP                       ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_tx:tx|Tx_Data                          ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_tx:tx|Tx_Data                          ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_tx:tx|bit_index[0]                     ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_tx:tx|bit_index[0]                     ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_tx:tx|bit_index[1]                     ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_tx:tx|bit_index[1]                     ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_tx:tx|bit_index[2]                     ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_tx:tx|bit_index[2]                     ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_tx:tx|clk_count[0]                     ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_tx:tx|clk_count[0]                     ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_tx:tx|clk_count[1]                     ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_tx:tx|clk_count[1]                     ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_tx:tx|clk_count[2]                     ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_tx:tx|clk_count[2]                     ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_tx:tx|clk_count[3]                     ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_tx:tx|clk_count[3]                     ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_tx:tx|clk_count[4]                     ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_tx:tx|clk_count[4]                     ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_tx:tx|clk_count[5]                     ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_tx:tx|clk_count[5]                     ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_tx:tx|clk_count[6]                     ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_tx:tx|clk_count[6]                     ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_tx:tx|send_latch                       ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_tx:tx|send_latch                       ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_tx:tx|state.000                        ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_tx:tx|state.000                        ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_tx:tx|state.CLEAN                      ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_tx:tx|state.CLEAN                      ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_tx:tx|state.STOP                       ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_tx:tx|state.STOP                       ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_tx:tx|state.T_DATA                     ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_tx:tx|state.T_DATA                     ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; pll|altpll_component|_clk0~clkctrl|inclk[0] ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; pll|altpll_component|_clk0~clkctrl|inclk[0] ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; pll|altpll_component|_clk0~clkctrl|outclk   ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; pll|altpll_component|_clk0~clkctrl|outclk   ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|Rx_Data_R|clk                            ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|Rx_Data_R|clk                            ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|Rx_Data|clk                              ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|Rx_Data|clk                              ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|bit_index[0]|clk                         ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|bit_index[0]|clk                         ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|bit_index[1]|clk                         ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|bit_index[1]|clk                         ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|bit_index[2]|clk                         ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|bit_index[2]|clk                         ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|buffer[0]|clk                            ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|buffer[0]|clk                            ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|buffer[1]|clk                            ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|buffer[1]|clk                            ;
+--------+--------------+----------------+------------------+---------------------------------+------------+---------------------------------------------+


+---------------------------------------------------------------------------------------+
; Setup Times                                                                           ;
+-----------+------------+-------+-------+------------+---------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------+------------+-------+-------+------------+---------------------------------+
; KEY[*]    ; CLOCK_50   ; 8.941 ; 8.941 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  KEY[0]   ; CLOCK_50   ; 8.941 ; 8.941 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; Rx        ; CLOCK_50   ; 6.600 ; 6.600 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; SW[*]     ; CLOCK_50   ; 5.204 ; 5.204 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[0]    ; CLOCK_50   ; 4.549 ; 4.549 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[1]    ; CLOCK_50   ; 4.391 ; 4.391 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[2]    ; CLOCK_50   ; 3.741 ; 3.741 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[3]    ; CLOCK_50   ; 3.887 ; 3.887 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[4]    ; CLOCK_50   ; 5.204 ; 5.204 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[5]    ; CLOCK_50   ; 4.991 ; 4.991 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[6]    ; CLOCK_50   ; 4.083 ; 4.083 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[7]    ; CLOCK_50   ; 4.288 ; 4.288 ; Rise       ; pll|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+---------------------------------+


+-----------------------------------------------------------------------------------------+
; Hold Times                                                                              ;
+-----------+------------+--------+--------+------------+---------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-----------+------------+--------+--------+------------+---------------------------------+
; KEY[*]    ; CLOCK_50   ; -6.552 ; -6.552 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  KEY[0]   ; CLOCK_50   ; -6.552 ; -6.552 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; Rx        ; CLOCK_50   ; -6.370 ; -6.370 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; SW[*]     ; CLOCK_50   ; -3.511 ; -3.511 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[0]    ; CLOCK_50   ; -4.319 ; -4.319 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[1]    ; CLOCK_50   ; -4.161 ; -4.161 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[2]    ; CLOCK_50   ; -3.511 ; -3.511 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[3]    ; CLOCK_50   ; -3.657 ; -3.657 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[4]    ; CLOCK_50   ; -4.974 ; -4.974 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[5]    ; CLOCK_50   ; -4.761 ; -4.761 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[6]    ; CLOCK_50   ; -3.853 ; -3.853 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[7]    ; CLOCK_50   ; -4.058 ; -4.058 ; Rise       ; pll|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+---------------------------------+


+---------------------------------------------------------------------------------------+
; Clock to Output Times                                                                 ;
+-----------+------------+-------+-------+------------+---------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------+------------+-------+-------+------------+---------------------------------+
; LEDR[*]   ; CLOCK_50   ; 4.268 ; 4.268 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  LEDR[0]  ; CLOCK_50   ; 4.268 ; 4.268 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  LEDR[1]  ; CLOCK_50   ; 4.268 ; 4.268 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  LEDR[2]  ; CLOCK_50   ; 4.026 ; 4.026 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  LEDR[3]  ; CLOCK_50   ; 4.026 ; 4.026 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  LEDR[4]  ; CLOCK_50   ; 4.049 ; 4.049 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  LEDR[5]  ; CLOCK_50   ; 4.046 ; 4.046 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  LEDR[6]  ; CLOCK_50   ; 4.038 ; 4.038 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  LEDR[7]  ; CLOCK_50   ; 4.038 ; 4.038 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; Tx        ; CLOCK_50   ; 5.303 ; 5.303 ; Rise       ; pll|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+---------------------------------+


+---------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                         ;
+-----------+------------+-------+-------+------------+---------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------+------------+-------+-------+------------+---------------------------------+
; LEDR[*]   ; CLOCK_50   ; 4.026 ; 4.026 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  LEDR[0]  ; CLOCK_50   ; 4.268 ; 4.268 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  LEDR[1]  ; CLOCK_50   ; 4.268 ; 4.268 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  LEDR[2]  ; CLOCK_50   ; 4.026 ; 4.026 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  LEDR[3]  ; CLOCK_50   ; 4.026 ; 4.026 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  LEDR[4]  ; CLOCK_50   ; 4.049 ; 4.049 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  LEDR[5]  ; CLOCK_50   ; 4.046 ; 4.046 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  LEDR[6]  ; CLOCK_50   ; 4.038 ; 4.038 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  LEDR[7]  ; CLOCK_50   ; 4.038 ; 4.038 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; Tx        ; CLOCK_50   ; 5.303 ; 5.303 ; Rise       ; pll|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+---------------------------------+


+----------------------------------------------------------+
; Fast Model Setup Summary                                 ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; pll|altpll_component|pll|clk[0] ; 98.097 ; 0.000         ;
+---------------------------------+--------+---------------+


+---------------------------------------------------------+
; Fast Model Hold Summary                                 ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; pll|altpll_component|pll|clk[0] ; 0.215 ; 0.000         ;
+---------------------------------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                   ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; CLOCK_50                        ; 10.000 ; 0.000         ;
; pll|altpll_component|pll|clk[0] ; 49.000 ; 0.000         ;
+---------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'pll|altpll_component|pll|clk[0]'                                                                                                                     ;
+--------+-------------------------+-------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 98.097 ; uart_tx:tx|bit_index[0] ; uart_tx:tx|Tx_Data      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 1.936      ;
; 98.212 ; uart_rx:rx|clk_count[2] ; uart_rx:rx|clk_count[0] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.820      ;
; 98.212 ; uart_rx:rx|clk_count[2] ; uart_rx:rx|clk_count[1] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.820      ;
; 98.212 ; uart_rx:rx|clk_count[2] ; uart_rx:rx|clk_count[2] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.820      ;
; 98.212 ; uart_rx:rx|clk_count[2] ; uart_rx:rx|clk_count[3] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.820      ;
; 98.212 ; uart_rx:rx|clk_count[2] ; uart_rx:rx|clk_count[4] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.820      ;
; 98.212 ; uart_rx:rx|clk_count[2] ; uart_rx:rx|clk_count[5] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.820      ;
; 98.212 ; uart_rx:rx|clk_count[2] ; uart_rx:rx|clk_count[6] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.820      ;
; 98.221 ; uart_rx:rx|clk_count[4] ; uart_rx:rx|clk_count[0] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.811      ;
; 98.221 ; uart_rx:rx|clk_count[4] ; uart_rx:rx|clk_count[1] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.811      ;
; 98.221 ; uart_rx:rx|clk_count[4] ; uart_rx:rx|clk_count[2] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.811      ;
; 98.221 ; uart_rx:rx|clk_count[4] ; uart_rx:rx|clk_count[3] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.811      ;
; 98.221 ; uart_rx:rx|clk_count[4] ; uart_rx:rx|clk_count[4] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.811      ;
; 98.221 ; uart_rx:rx|clk_count[4] ; uart_rx:rx|clk_count[5] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.811      ;
; 98.221 ; uart_rx:rx|clk_count[4] ; uart_rx:rx|clk_count[6] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.811      ;
; 98.223 ; uart_tx:tx|bit_index[1] ; uart_tx:tx|Tx_Data      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.809      ;
; 98.266 ; uart_rx:rx|clk_count[1] ; uart_rx:rx|clk_count[0] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.766      ;
; 98.266 ; uart_rx:rx|clk_count[1] ; uart_rx:rx|clk_count[1] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.766      ;
; 98.266 ; uart_rx:rx|clk_count[1] ; uart_rx:rx|clk_count[2] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.766      ;
; 98.266 ; uart_rx:rx|clk_count[1] ; uart_rx:rx|clk_count[3] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.766      ;
; 98.266 ; uart_rx:rx|clk_count[1] ; uart_rx:rx|clk_count[4] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.766      ;
; 98.266 ; uart_rx:rx|clk_count[1] ; uart_rx:rx|clk_count[5] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.766      ;
; 98.266 ; uart_rx:rx|clk_count[1] ; uart_rx:rx|clk_count[6] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.766      ;
; 98.294 ; uart_rx:rx|clk_count[0] ; uart_rx:rx|clk_count[0] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.738      ;
; 98.294 ; uart_rx:rx|clk_count[0] ; uart_rx:rx|clk_count[1] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.738      ;
; 98.294 ; uart_rx:rx|clk_count[0] ; uart_rx:rx|clk_count[2] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.738      ;
; 98.294 ; uart_rx:rx|clk_count[0] ; uart_rx:rx|clk_count[3] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.738      ;
; 98.294 ; uart_rx:rx|clk_count[0] ; uart_rx:rx|clk_count[4] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.738      ;
; 98.294 ; uart_rx:rx|clk_count[0] ; uart_rx:rx|clk_count[5] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.738      ;
; 98.294 ; uart_rx:rx|clk_count[0] ; uart_rx:rx|clk_count[6] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.738      ;
; 98.332 ; uart_rx:rx|clk_count[2] ; uart_rx:rx|buffer[2]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 1.701      ;
; 98.339 ; uart_rx:rx|clk_count[3] ; uart_rx:rx|clk_count[0] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.693      ;
; 98.339 ; uart_rx:rx|clk_count[3] ; uart_rx:rx|clk_count[1] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.693      ;
; 98.339 ; uart_rx:rx|clk_count[3] ; uart_rx:rx|clk_count[2] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.693      ;
; 98.339 ; uart_rx:rx|clk_count[3] ; uart_rx:rx|clk_count[3] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.693      ;
; 98.339 ; uart_rx:rx|clk_count[3] ; uart_rx:rx|clk_count[4] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.693      ;
; 98.339 ; uart_rx:rx|clk_count[3] ; uart_rx:rx|clk_count[5] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.693      ;
; 98.339 ; uart_rx:rx|clk_count[3] ; uart_rx:rx|clk_count[6] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.693      ;
; 98.347 ; uart_rx:rx|clk_count[1] ; uart_rx:rx|buffer[2]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 1.686      ;
; 98.354 ; uart_rx:rx|clk_count[5] ; uart_rx:rx|clk_count[0] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.678      ;
; 98.354 ; uart_rx:rx|clk_count[5] ; uart_rx:rx|clk_count[1] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.678      ;
; 98.354 ; uart_rx:rx|clk_count[5] ; uart_rx:rx|clk_count[2] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.678      ;
; 98.354 ; uart_rx:rx|clk_count[5] ; uart_rx:rx|clk_count[3] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.678      ;
; 98.354 ; uart_rx:rx|clk_count[5] ; uart_rx:rx|clk_count[4] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.678      ;
; 98.354 ; uart_rx:rx|clk_count[5] ; uart_rx:rx|clk_count[5] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.678      ;
; 98.354 ; uart_rx:rx|clk_count[5] ; uart_rx:rx|clk_count[6] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.678      ;
; 98.374 ; uart_rx:rx|clk_count[5] ; uart_rx:rx|buffer[2]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 1.659      ;
; 98.390 ; uart_rx:rx|clk_count[2] ; uart_rx:rx|buffer[4]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 1.643      ;
; 98.405 ; uart_rx:rx|clk_count[2] ; uart_rx:rx|buffer[6]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 1.628      ;
; 98.405 ; uart_rx:rx|clk_count[1] ; uart_rx:rx|buffer[4]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 1.628      ;
; 98.420 ; uart_rx:rx|clk_count[1] ; uart_rx:rx|buffer[6]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 1.613      ;
; 98.432 ; uart_rx:rx|clk_count[5] ; uart_rx:rx|buffer[4]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 1.601      ;
; 98.433 ; uart_tx:tx|clk_count[3] ; uart_tx:tx|bit_index[1] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 1.600      ;
; 98.442 ; uart_rx:rx|clk_count[6] ; uart_rx:rx|clk_count[0] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.590      ;
; 98.442 ; uart_rx:rx|clk_count[6] ; uart_rx:rx|clk_count[1] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.590      ;
; 98.442 ; uart_rx:rx|clk_count[6] ; uart_rx:rx|clk_count[2] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.590      ;
; 98.442 ; uart_rx:rx|clk_count[6] ; uart_rx:rx|clk_count[3] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.590      ;
; 98.442 ; uart_rx:rx|clk_count[6] ; uart_rx:rx|clk_count[4] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.590      ;
; 98.442 ; uart_rx:rx|clk_count[6] ; uart_rx:rx|clk_count[5] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.590      ;
; 98.442 ; uart_rx:rx|clk_count[6] ; uart_rx:rx|clk_count[6] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.590      ;
; 98.447 ; uart_rx:rx|clk_count[5] ; uart_rx:rx|buffer[6]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 1.586      ;
; 98.456 ; uart_rx:rx|clk_count[2] ; uart_rx:rx|state.STOP   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 1.577      ;
; 98.462 ; uart_rx:rx|clk_count[4] ; uart_rx:rx|buffer[2]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 1.571      ;
; 98.463 ; uart_tx:tx|clk_count[1] ; uart_tx:tx|bit_index[1] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 1.570      ;
; 98.465 ; uart_rx:rx|clk_count[2] ; uart_rx:rx|bit_index[2] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 1.568      ;
; 98.469 ; uart_rx:rx|clk_count[3] ; uart_rx:rx|buffer[2]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 1.564      ;
; 98.471 ; uart_rx:rx|clk_count[1] ; uart_rx:rx|state.STOP   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 1.562      ;
; 98.480 ; uart_tx:tx|clk_count[3] ; uart_tx:tx|Tx_Data      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 1.553      ;
; 98.480 ; uart_rx:rx|clk_count[1] ; uart_rx:rx|bit_index[2] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 1.553      ;
; 98.481 ; uart_rx:rx|clk_count[2] ; uart_rx:rx|state.IDLE   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 1.552      ;
; 98.490 ; uart_rx:rx|clk_count[4] ; uart_rx:rx|state.IDLE   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 1.543      ;
; 98.498 ; uart_rx:rx|clk_count[5] ; uart_rx:rx|state.STOP   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 1.535      ;
; 98.507 ; uart_rx:rx|clk_count[5] ; uart_rx:rx|bit_index[2] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 1.526      ;
; 98.510 ; uart_tx:tx|clk_count[1] ; uart_tx:tx|Tx_Data      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 1.523      ;
; 98.520 ; uart_rx:rx|clk_count[4] ; uart_rx:rx|buffer[4]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 1.513      ;
; 98.525 ; uart_rx:rx|clk_count[2] ; uart_rx:rx|buffer[7]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 1.508      ;
; 98.526 ; uart_rx:rx|clk_count[2] ; uart_rx:rx|buffer[1]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 1.507      ;
; 98.527 ; uart_rx:rx|clk_count[2] ; uart_rx:rx|buffer[0]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 1.506      ;
; 98.527 ; uart_rx:rx|clk_count[3] ; uart_rx:rx|buffer[4]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 1.506      ;
; 98.528 ; uart_rx:rx|clk_count[2] ; uart_rx:rx|buffer[5]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 1.505      ;
; 98.528 ; uart_tx:tx|clk_count[2] ; uart_tx:tx|bit_index[1] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 1.505      ;
; 98.529 ; uart_rx:rx|clk_count[2] ; uart_rx:rx|buffer[3]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 1.504      ;
; 98.535 ; uart_rx:rx|clk_count[4] ; uart_rx:rx|buffer[6]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 1.498      ;
; 98.535 ; uart_rx:rx|clk_count[1] ; uart_rx:rx|state.IDLE   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 1.498      ;
; 98.540 ; uart_rx:rx|clk_count[1] ; uart_rx:rx|buffer[7]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 1.493      ;
; 98.541 ; uart_rx:rx|clk_count[1] ; uart_rx:rx|buffer[1]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 1.492      ;
; 98.542 ; uart_rx:rx|clk_count[3] ; uart_rx:rx|buffer[6]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 1.491      ;
; 98.542 ; uart_rx:rx|clk_count[1] ; uart_rx:rx|buffer[0]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 1.491      ;
; 98.543 ; uart_rx:rx|clk_count[1] ; uart_rx:rx|buffer[5]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 1.490      ;
; 98.544 ; uart_rx:rx|clk_count[1] ; uart_rx:rx|buffer[3]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 1.489      ;
; 98.563 ; uart_tx:tx|clk_count[5] ; uart_tx:tx|bit_index[1] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 1.470      ;
; 98.567 ; uart_rx:rx|clk_count[5] ; uart_rx:rx|buffer[7]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 1.466      ;
; 98.568 ; uart_rx:rx|clk_count[5] ; uart_rx:rx|buffer[1]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 1.465      ;
; 98.569 ; uart_rx:rx|clk_count[5] ; uart_rx:rx|buffer[0]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 1.464      ;
; 98.570 ; uart_rx:rx|clk_count[5] ; uart_rx:rx|buffer[5]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 1.463      ;
; 98.571 ; uart_rx:rx|clk_count[5] ; uart_rx:rx|buffer[3]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 1.462      ;
; 98.575 ; uart_tx:tx|clk_count[2] ; uart_tx:tx|Tx_Data      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 1.458      ;
; 98.579 ; uart_tx:tx|clk_count[3] ; uart_tx:tx|bit_index[2] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 1.454      ;
; 98.586 ; uart_rx:rx|clk_count[4] ; uart_rx:rx|state.STOP   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 1.447      ;
; 98.587 ; uart_tx:tx|clk_count[3] ; uart_tx:tx|state.STOP   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 1.446      ;
+--------+-------------------------+-------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'pll|altpll_component|pll|clk[0]'                                                                                                                     ;
+-------+-------------------------+-------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.215 ; uart_tx:tx|state.000    ; uart_tx:tx|state.000    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart_tx:tx|bit_index[1] ; uart_tx:tx|bit_index[1] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart_tx:tx|state.T_DATA ; uart_tx:tx|state.T_DATA ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart_tx:tx|bit_index[0] ; uart_tx:tx|bit_index[0] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart_tx:tx|state.STOP   ; uart_tx:tx|state.STOP   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart_rx:rx|state.IDLE   ; uart_rx:rx|state.IDLE   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart_rx:rx|bit_index[1] ; uart_rx:rx|bit_index[1] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart_rx:rx|bit_index[2] ; uart_rx:rx|bit_index[2] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart_rx:rx|state.R_DATA ; uart_rx:rx|state.R_DATA ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart_rx:rx|bit_index[0] ; uart_rx:rx|bit_index[0] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart_rx:rx|state.STOP   ; uart_rx:rx|state.STOP   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart_rx:rx|state.START  ; uart_rx:rx|state.START  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart_rx:rx|buffer[0]    ; uart_rx:rx|buffer[0]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart_rx:rx|buffer[1]    ; uart_rx:rx|buffer[1]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart_rx:rx|buffer[2]    ; uart_rx:rx|buffer[2]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart_rx:rx|buffer[3]    ; uart_rx:rx|buffer[3]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart_rx:rx|buffer[4]    ; uart_rx:rx|buffer[4]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart_rx:rx|buffer[5]    ; uart_rx:rx|buffer[5]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart_rx:rx|buffer[6]    ; uart_rx:rx|buffer[6]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart_rx:rx|buffer[7]    ; uart_rx:rx|buffer[7]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.250 ; uart_rx:rx|clk_count[6] ; uart_rx:rx|clk_count[6] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.402      ;
; 0.256 ; uart_tx:tx|state.STOP   ; uart_tx:tx|bit_index[1] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.408      ;
; 0.258 ; uart_tx:tx|state.STOP   ; uart_tx:tx|state.CLEAN  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.410      ;
; 0.258 ; uart_tx:tx|state.T_DATA ; uart_tx:tx|Tx_Data      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.410      ;
; 0.258 ; uart_rx:rx|state.IDLE   ; uart_rx:rx|state.START  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.410      ;
; 0.264 ; uart_tx:tx|clk_count[6] ; uart_tx:tx|clk_count[6] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.416      ;
; 0.269 ; uart_rx:rx|state.IDLE   ; uart_rx:rx|bit_index[1] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.421      ;
; 0.270 ; uart_rx:rx|state.IDLE   ; uart_rx:rx|bit_index[0] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.422      ;
; 0.323 ; uart_tx:tx|state.STOP   ; uart_tx:tx|bit_index[0] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.474      ;
; 0.325 ; uart_rx:rx|state.STOP   ; uart_rx:rx|state.CLEAN  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.477      ;
; 0.353 ; uart_tx:tx|clk_count[0] ; uart_tx:tx|clk_count[0] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.505      ;
; 0.361 ; uart_tx:tx|clk_count[1] ; uart_tx:tx|clk_count[1] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.367 ; uart_tx:tx|clk_count[2] ; uart_tx:tx|clk_count[2] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.519      ;
; 0.371 ; uart_tx:tx|clk_count[4] ; uart_tx:tx|clk_count[4] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.374 ; uart_rx:rx|clk_count[1] ; uart_rx:rx|clk_count[1] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.526      ;
; 0.376 ; uart_rx:rx|clk_count[4] ; uart_rx:rx|clk_count[4] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.528      ;
; 0.387 ; uart_tx:tx|clk_count[3] ; uart_tx:tx|clk_count[3] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.539      ;
; 0.387 ; uart_rx:rx|clk_count[0] ; uart_rx:rx|clk_count[0] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.539      ;
; 0.387 ; uart_rx:rx|clk_count[2] ; uart_rx:rx|clk_count[2] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.539      ;
; 0.387 ; uart_rx:rx|clk_count[3] ; uart_rx:rx|clk_count[3] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.539      ;
; 0.387 ; uart_rx:rx|clk_count[5] ; uart_rx:rx|clk_count[5] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.539      ;
; 0.392 ; uart_rx:rx|Rx_Data      ; uart_rx:rx|state.IDLE   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.544      ;
; 0.392 ; uart_rx:rx|Rx_Data      ; uart_rx:rx|state.START  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.544      ;
; 0.393 ; uart_tx:tx|clk_count[5] ; uart_tx:tx|clk_count[5] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.545      ;
; 0.401 ; uart_rx:rx|state.R_DATA ; uart_rx:rx|bit_index[1] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.553      ;
; 0.401 ; uart_rx:rx|state.R_DATA ; uart_rx:rx|bit_index[0] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.553      ;
; 0.419 ; uart_tx:tx|send_latch   ; uart_tx:tx|state.000    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.571      ;
; 0.421 ; uart_rx:rx|Rx_Data      ; uart_rx:rx|buffer[2]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.573      ;
; 0.444 ; uart_tx:tx|state.CLEAN  ; uart_tx:tx|state.000    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 0.598      ;
; 0.447 ; uart_tx:tx|state.CLEAN  ; uart_tx:tx|bit_index[1] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.599      ;
; 0.463 ; uart_tx:tx|state.CLEAN  ; uart_tx:tx|bit_index[0] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.614      ;
; 0.478 ; uart_rx:rx|bit_index[0] ; uart_rx:rx|state.R_DATA ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.630      ;
; 0.484 ; uart_rx:rx|Rx_Data      ; uart_rx:rx|buffer[4]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.636      ;
; 0.491 ; uart_rx:rx|Rx_Data      ; uart_rx:rx|buffer[6]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.643      ;
; 0.491 ; uart_tx:tx|clk_count[0] ; uart_tx:tx|clk_count[1] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.643      ;
; 0.499 ; uart_tx:tx|clk_count[1] ; uart_tx:tx|clk_count[2] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.651      ;
; 0.500 ; uart_rx:rx|Rx_Data_R    ; uart_rx:rx|Rx_Data      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.652      ;
; 0.505 ; uart_tx:tx|clk_count[2] ; uart_tx:tx|clk_count[3] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.509 ; uart_tx:tx|clk_count[4] ; uart_tx:tx|clk_count[5] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.661      ;
; 0.512 ; uart_rx:rx|clk_count[1] ; uart_rx:rx|clk_count[2] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.664      ;
; 0.514 ; uart_rx:rx|state.START  ; uart_rx:rx|state.IDLE   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.666      ;
; 0.520 ; uart_tx:tx|bit_index[0] ; uart_tx:tx|state.STOP   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.673      ;
; 0.526 ; uart_tx:tx|clk_count[0] ; uart_tx:tx|clk_count[2] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.678      ;
; 0.527 ; uart_rx:rx|bit_index[0] ; uart_rx:rx|buffer[1]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.679      ;
; 0.527 ; uart_rx:rx|clk_count[5] ; uart_rx:rx|clk_count[6] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.679      ;
; 0.527 ; uart_tx:tx|clk_count[3] ; uart_tx:tx|clk_count[4] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.679      ;
; 0.527 ; uart_rx:rx|clk_count[0] ; uart_rx:rx|clk_count[1] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.679      ;
; 0.527 ; uart_rx:rx|clk_count[3] ; uart_rx:rx|clk_count[4] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.679      ;
; 0.527 ; uart_rx:rx|clk_count[2] ; uart_rx:rx|clk_count[3] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.679      ;
; 0.529 ; uart_tx:tx|bit_index[0] ; uart_tx:tx|bit_index[2] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.682      ;
; 0.531 ; uart_rx:rx|bit_index[0] ; uart_rx:rx|buffer[0]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.683      ;
; 0.531 ; uart_rx:rx|bit_index[0] ; uart_rx:rx|buffer[3]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.683      ;
; 0.531 ; uart_rx:rx|bit_index[0] ; uart_rx:rx|buffer[7]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.683      ;
; 0.532 ; uart_rx:rx|bit_index[0] ; uart_rx:rx|buffer[5]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.684      ;
; 0.533 ; uart_tx:tx|clk_count[5] ; uart_tx:tx|clk_count[6] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.685      ;
; 0.534 ; uart_tx:tx|clk_count[1] ; uart_tx:tx|clk_count[3] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.686      ;
; 0.538 ; uart_tx:tx|state.STOP   ; uart_tx:tx|bit_index[2] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.690      ;
; 0.540 ; uart_tx:tx|clk_count[2] ; uart_tx:tx|clk_count[4] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.692      ;
; 0.544 ; uart_rx:rx|bit_index[1] ; uart_rx:rx|state.R_DATA ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.696      ;
; 0.544 ; uart_tx:tx|clk_count[4] ; uart_tx:tx|clk_count[6] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.696      ;
; 0.547 ; uart_rx:rx|clk_count[1] ; uart_rx:rx|clk_count[3] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.699      ;
; 0.554 ; uart_tx:tx|bit_index[2] ; uart_tx:tx|Tx_Data      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.706      ;
; 0.555 ; uart_rx:rx|bit_index[2] ; uart_rx:rx|state.R_DATA ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.707      ;
; 0.556 ; uart_tx:tx|bit_index[2] ; uart_tx:tx|state.STOP   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.708      ;
; 0.558 ; uart_tx:tx|bit_index[2] ; uart_tx:tx|bit_index[2] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.710      ;
; 0.561 ; uart_tx:tx|clk_count[0] ; uart_tx:tx|clk_count[3] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.713      ;
; 0.562 ; uart_tx:tx|clk_count[3] ; uart_tx:tx|clk_count[5] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.714      ;
; 0.562 ; uart_rx:rx|clk_count[0] ; uart_rx:rx|clk_count[2] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.714      ;
; 0.562 ; uart_rx:rx|clk_count[2] ; uart_rx:rx|clk_count[4] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.714      ;
; 0.563 ; uart_tx:tx|state.STOP   ; uart_tx:tx|Tx_Data      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.715      ;
; 0.563 ; uart_rx:rx|bit_index[1] ; uart_rx:rx|bit_index[2] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.715      ;
; 0.569 ; uart_rx:rx|state.START  ; uart_rx:rx|state.R_DATA ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.721      ;
; 0.569 ; uart_rx:rx|clk_count[4] ; uart_rx:rx|clk_count[5] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.721      ;
; 0.569 ; uart_tx:tx|bit_index[1] ; uart_tx:tx|bit_index[2] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.721      ;
; 0.569 ; uart_tx:tx|clk_count[1] ; uart_tx:tx|clk_count[4] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.721      ;
; 0.570 ; uart_tx:tx|Tx_Data      ; uart_tx:tx|Tx_Data      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.722      ;
; 0.570 ; uart_tx:tx|bit_index[1] ; uart_tx:tx|state.STOP   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.722      ;
; 0.575 ; uart_tx:tx|clk_count[2] ; uart_tx:tx|clk_count[5] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.727      ;
; 0.578 ; uart_tx:tx|send_latch   ; uart_tx:tx|state.T_DATA ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 0.728      ;
; 0.580 ; uart_rx:rx|bit_index[0] ; uart_rx:rx|bit_index[2] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.732      ;
+-------+-------------------------+-------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                            ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout                  ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout                  ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|inclk[0] ;
; 17.620 ; 20.000       ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                          ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'pll|altpll_component|pll|clk[0]'                                                                                      ;
+--------+--------------+----------------+------------------+---------------------------------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+------------------+---------------------------------+------------+---------------------------------------------+
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|Rx_Data                          ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|Rx_Data                          ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|Rx_Data_R                        ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|Rx_Data_R                        ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|bit_index[0]                     ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|bit_index[0]                     ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|bit_index[1]                     ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|bit_index[1]                     ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|bit_index[2]                     ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|bit_index[2]                     ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|buffer[0]                        ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|buffer[0]                        ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|buffer[1]                        ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|buffer[1]                        ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|buffer[2]                        ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|buffer[2]                        ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|buffer[3]                        ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|buffer[3]                        ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|buffer[4]                        ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|buffer[4]                        ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|buffer[5]                        ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|buffer[5]                        ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|buffer[6]                        ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|buffer[6]                        ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|buffer[7]                        ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|buffer[7]                        ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|clk_count[0]                     ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|clk_count[0]                     ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|clk_count[1]                     ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|clk_count[1]                     ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|clk_count[2]                     ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|clk_count[2]                     ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|clk_count[3]                     ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|clk_count[3]                     ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|clk_count[4]                     ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|clk_count[4]                     ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|clk_count[5]                     ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|clk_count[5]                     ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|clk_count[6]                     ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|clk_count[6]                     ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|state.CLEAN                      ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|state.CLEAN                      ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|state.IDLE                       ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|state.IDLE                       ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|state.R_DATA                     ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|state.R_DATA                     ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|state.START                      ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|state.START                      ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|state.STOP                       ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|state.STOP                       ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_tx:tx|Tx_Data                          ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_tx:tx|Tx_Data                          ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_tx:tx|bit_index[0]                     ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_tx:tx|bit_index[0]                     ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_tx:tx|bit_index[1]                     ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_tx:tx|bit_index[1]                     ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_tx:tx|bit_index[2]                     ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_tx:tx|bit_index[2]                     ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_tx:tx|clk_count[0]                     ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_tx:tx|clk_count[0]                     ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_tx:tx|clk_count[1]                     ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_tx:tx|clk_count[1]                     ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_tx:tx|clk_count[2]                     ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_tx:tx|clk_count[2]                     ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_tx:tx|clk_count[3]                     ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_tx:tx|clk_count[3]                     ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_tx:tx|clk_count[4]                     ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_tx:tx|clk_count[4]                     ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_tx:tx|clk_count[5]                     ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_tx:tx|clk_count[5]                     ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_tx:tx|clk_count[6]                     ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_tx:tx|clk_count[6]                     ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_tx:tx|send_latch                       ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_tx:tx|send_latch                       ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_tx:tx|state.000                        ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_tx:tx|state.000                        ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_tx:tx|state.CLEAN                      ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_tx:tx|state.CLEAN                      ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_tx:tx|state.STOP                       ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_tx:tx|state.STOP                       ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_tx:tx|state.T_DATA                     ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_tx:tx|state.T_DATA                     ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; pll|altpll_component|_clk0~clkctrl|inclk[0] ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; pll|altpll_component|_clk0~clkctrl|inclk[0] ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; pll|altpll_component|_clk0~clkctrl|outclk   ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; pll|altpll_component|_clk0~clkctrl|outclk   ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|Rx_Data_R|clk                            ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|Rx_Data_R|clk                            ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|Rx_Data|clk                              ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|Rx_Data|clk                              ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|bit_index[0]|clk                         ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|bit_index[0]|clk                         ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|bit_index[1]|clk                         ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|bit_index[1]|clk                         ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|bit_index[2]|clk                         ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|bit_index[2]|clk                         ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|buffer[0]|clk                            ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|buffer[0]|clk                            ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|buffer[1]|clk                            ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|buffer[1]|clk                            ;
+--------+--------------+----------------+------------------+---------------------------------+------------+---------------------------------------------+


+---------------------------------------------------------------------------------------+
; Setup Times                                                                           ;
+-----------+------------+-------+-------+------------+---------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------+------------+-------+-------+------------+---------------------------------+
; KEY[*]    ; CLOCK_50   ; 4.884 ; 4.884 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  KEY[0]   ; CLOCK_50   ; 4.884 ; 4.884 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; Rx        ; CLOCK_50   ; 3.916 ; 3.916 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; SW[*]     ; CLOCK_50   ; 2.537 ; 2.537 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[0]    ; CLOCK_50   ; 2.231 ; 2.231 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[1]    ; CLOCK_50   ; 2.167 ; 2.167 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[2]    ; CLOCK_50   ; 1.890 ; 1.890 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[3]    ; CLOCK_50   ; 1.974 ; 1.974 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[4]    ; CLOCK_50   ; 2.537 ; 2.537 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[5]    ; CLOCK_50   ; 2.429 ; 2.429 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[6]    ; CLOCK_50   ; 2.048 ; 2.048 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[7]    ; CLOCK_50   ; 2.163 ; 2.163 ; Rise       ; pll|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+---------------------------------+


+-----------------------------------------------------------------------------------------+
; Hold Times                                                                              ;
+-----------+------------+--------+--------+------------+---------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-----------+------------+--------+--------+------------+---------------------------------+
; KEY[*]    ; CLOCK_50   ; -3.881 ; -3.881 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  KEY[0]   ; CLOCK_50   ; -3.881 ; -3.881 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; Rx        ; CLOCK_50   ; -3.796 ; -3.796 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; SW[*]     ; CLOCK_50   ; -1.770 ; -1.770 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[0]    ; CLOCK_50   ; -2.111 ; -2.111 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[1]    ; CLOCK_50   ; -2.047 ; -2.047 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[2]    ; CLOCK_50   ; -1.770 ; -1.770 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[3]    ; CLOCK_50   ; -1.854 ; -1.854 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[4]    ; CLOCK_50   ; -2.417 ; -2.417 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[5]    ; CLOCK_50   ; -2.309 ; -2.309 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[6]    ; CLOCK_50   ; -1.928 ; -1.928 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[7]    ; CLOCK_50   ; -2.043 ; -2.043 ; Rise       ; pll|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+---------------------------------+


+---------------------------------------------------------------------------------------+
; Clock to Output Times                                                                 ;
+-----------+------------+-------+-------+------------+---------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------+------------+-------+-------+------------+---------------------------------+
; LEDR[*]   ; CLOCK_50   ; 2.198 ; 2.198 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  LEDR[0]  ; CLOCK_50   ; 2.198 ; 2.198 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  LEDR[1]  ; CLOCK_50   ; 2.198 ; 2.198 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  LEDR[2]  ; CLOCK_50   ; 2.077 ; 2.077 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  LEDR[3]  ; CLOCK_50   ; 2.077 ; 2.077 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  LEDR[4]  ; CLOCK_50   ; 2.099 ; 2.099 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  LEDR[5]  ; CLOCK_50   ; 2.097 ; 2.097 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  LEDR[6]  ; CLOCK_50   ; 2.088 ; 2.088 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  LEDR[7]  ; CLOCK_50   ; 2.088 ; 2.088 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; Tx        ; CLOCK_50   ; 2.595 ; 2.595 ; Rise       ; pll|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+---------------------------------+


+---------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                         ;
+-----------+------------+-------+-------+------------+---------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------+------------+-------+-------+------------+---------------------------------+
; LEDR[*]   ; CLOCK_50   ; 2.077 ; 2.077 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  LEDR[0]  ; CLOCK_50   ; 2.198 ; 2.198 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  LEDR[1]  ; CLOCK_50   ; 2.198 ; 2.198 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  LEDR[2]  ; CLOCK_50   ; 2.077 ; 2.077 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  LEDR[3]  ; CLOCK_50   ; 2.077 ; 2.077 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  LEDR[4]  ; CLOCK_50   ; 2.099 ; 2.099 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  LEDR[5]  ; CLOCK_50   ; 2.097 ; 2.097 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  LEDR[6]  ; CLOCK_50   ; 2.088 ; 2.088 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  LEDR[7]  ; CLOCK_50   ; 2.088 ; 2.088 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; Tx        ; CLOCK_50   ; 2.595 ; 2.595 ; Rise       ; pll|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+---------------------------------+


+----------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                          ;
+----------------------------------+--------+-------+----------+---------+---------------------+
; Clock                            ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                 ; 95.697 ; 0.215 ; N/A      ; N/A     ; 10.000              ;
;  CLOCK_50                        ; N/A    ; N/A   ; N/A      ; N/A     ; 10.000              ;
;  pll|altpll_component|pll|clk[0] ; 95.697 ; 0.215 ; N/A      ; N/A     ; 49.000              ;
; Design-wide TNS                  ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLOCK_50                        ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  pll|altpll_component|pll|clk[0] ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+----------------------------------+--------+-------+----------+---------+---------------------+


+---------------------------------------------------------------------------------------+
; Setup Times                                                                           ;
+-----------+------------+-------+-------+------------+---------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------+------------+-------+-------+------------+---------------------------------+
; KEY[*]    ; CLOCK_50   ; 8.941 ; 8.941 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  KEY[0]   ; CLOCK_50   ; 8.941 ; 8.941 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; Rx        ; CLOCK_50   ; 6.600 ; 6.600 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; SW[*]     ; CLOCK_50   ; 5.204 ; 5.204 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[0]    ; CLOCK_50   ; 4.549 ; 4.549 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[1]    ; CLOCK_50   ; 4.391 ; 4.391 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[2]    ; CLOCK_50   ; 3.741 ; 3.741 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[3]    ; CLOCK_50   ; 3.887 ; 3.887 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[4]    ; CLOCK_50   ; 5.204 ; 5.204 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[5]    ; CLOCK_50   ; 4.991 ; 4.991 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[6]    ; CLOCK_50   ; 4.083 ; 4.083 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[7]    ; CLOCK_50   ; 4.288 ; 4.288 ; Rise       ; pll|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+---------------------------------+


+-----------------------------------------------------------------------------------------+
; Hold Times                                                                              ;
+-----------+------------+--------+--------+------------+---------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-----------+------------+--------+--------+------------+---------------------------------+
; KEY[*]    ; CLOCK_50   ; -3.881 ; -3.881 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  KEY[0]   ; CLOCK_50   ; -3.881 ; -3.881 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; Rx        ; CLOCK_50   ; -3.796 ; -3.796 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; SW[*]     ; CLOCK_50   ; -1.770 ; -1.770 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[0]    ; CLOCK_50   ; -2.111 ; -2.111 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[1]    ; CLOCK_50   ; -2.047 ; -2.047 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[2]    ; CLOCK_50   ; -1.770 ; -1.770 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[3]    ; CLOCK_50   ; -1.854 ; -1.854 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[4]    ; CLOCK_50   ; -2.417 ; -2.417 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[5]    ; CLOCK_50   ; -2.309 ; -2.309 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[6]    ; CLOCK_50   ; -1.928 ; -1.928 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[7]    ; CLOCK_50   ; -2.043 ; -2.043 ; Rise       ; pll|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+---------------------------------+


+---------------------------------------------------------------------------------------+
; Clock to Output Times                                                                 ;
+-----------+------------+-------+-------+------------+---------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------+------------+-------+-------+------------+---------------------------------+
; LEDR[*]   ; CLOCK_50   ; 4.268 ; 4.268 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  LEDR[0]  ; CLOCK_50   ; 4.268 ; 4.268 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  LEDR[1]  ; CLOCK_50   ; 4.268 ; 4.268 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  LEDR[2]  ; CLOCK_50   ; 4.026 ; 4.026 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  LEDR[3]  ; CLOCK_50   ; 4.026 ; 4.026 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  LEDR[4]  ; CLOCK_50   ; 4.049 ; 4.049 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  LEDR[5]  ; CLOCK_50   ; 4.046 ; 4.046 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  LEDR[6]  ; CLOCK_50   ; 4.038 ; 4.038 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  LEDR[7]  ; CLOCK_50   ; 4.038 ; 4.038 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; Tx        ; CLOCK_50   ; 5.303 ; 5.303 ; Rise       ; pll|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+---------------------------------+


+---------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                         ;
+-----------+------------+-------+-------+------------+---------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------+------------+-------+-------+------------+---------------------------------+
; LEDR[*]   ; CLOCK_50   ; 2.077 ; 2.077 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  LEDR[0]  ; CLOCK_50   ; 2.198 ; 2.198 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  LEDR[1]  ; CLOCK_50   ; 2.198 ; 2.198 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  LEDR[2]  ; CLOCK_50   ; 2.077 ; 2.077 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  LEDR[3]  ; CLOCK_50   ; 2.077 ; 2.077 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  LEDR[4]  ; CLOCK_50   ; 2.099 ; 2.099 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  LEDR[5]  ; CLOCK_50   ; 2.097 ; 2.097 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  LEDR[6]  ; CLOCK_50   ; 2.088 ; 2.088 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  LEDR[7]  ; CLOCK_50   ; 2.088 ; 2.088 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; Tx        ; CLOCK_50   ; 2.595 ; 2.595 ; Rise       ; pll|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                               ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 664      ; 0        ; 0        ; 0        ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 664      ; 0        ; 0        ; 0        ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 13    ; 13   ;
; Unconstrained Output Ports      ; 9     ; 9    ;
; Unconstrained Output Port Paths ; 9     ; 9    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri May 17 11:36:50 2024
Info: Command: quartus_sta UART -c UART
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'UART.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name CLOCK_50 CLOCK_50
    Info (332110): create_generated_clock -source {pll|altpll_component|pll|inclk[0]} -divide_by 5 -duty_cycle 50.00 -name {pll|altpll_component|pll|clk[0]} {pll|altpll_component|pll|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 95.697
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    95.697         0.000 pll|altpll_component|pll|clk[0] 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 pll|altpll_component|pll|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 10.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    10.000         0.000 CLOCK_50 
    Info (332119):    49.000         0.000 pll|altpll_component|pll|clk[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332146): Worst-case setup slack is 98.097
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    98.097         0.000 pll|altpll_component|pll|clk[0] 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 pll|altpll_component|pll|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 10.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    10.000         0.000 CLOCK_50 
    Info (332119):    49.000         0.000 pll|altpll_component|pll|clk[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 4635 megabytes
    Info: Processing ended: Fri May 17 11:36:51 2024
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


